Fitter report for ORAO
Thu Jan 09 07:11:19 2020
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Thu Jan 09 07:11:19 2020           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; ORAO                                            ;
; Top-level Entity Name           ; sys_top                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 5,461 / 32,070 ( 17 % )                         ;
; Total registers                 ; 6741                                            ;
; Total pins                      ; 145 / 457 ( 32 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 714,184 / 4,065,280 ( 18 % )                    ;
; Total RAM Blocks                ; 93 / 397 ( 23 % )                               ;
; Total DSP Blocks                ; 31 / 87 ( 36 % )                                ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.3%      ;
;     Processor 3            ;   6.8%      ;
;     Processor 4            ;   6.5%      ;
;     Processor 5            ;   5.9%      ;
;     Processor 6            ;   5.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                         ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; FPGA_CLK3_50~inputCLKENA0                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; VSET[0]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[0]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[0]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[1]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[1]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[1]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[2]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[2]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[2]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[3]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[3]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[3]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[4]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[4]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[4]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[5]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[5]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[5]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[6]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[6]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[6]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[7]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[7]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[7]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[8]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[8]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[8]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[9]                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[9]                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[9]~_Duplicate_1                                                                                                                                                                                                   ; Q                ;                       ;
; VSET[10]                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[10]                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[10]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; VSET[11]                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                                                                                                                ; AY               ;                       ;
; VSET[11]                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[11]~_Duplicate_1                                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[0]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_frac2[0]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[0]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[0]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[0]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[0]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[0]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[0]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[1]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[1]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[1]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[1]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[1]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[1]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[1]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[2]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[2]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[2]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[2]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[2]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[2]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[2]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[3]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[3]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[3]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[3]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_frac2[3]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_frac2[3]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_h_frac2[3]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_h_fracn2[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[1]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[1]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[1]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[1]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[2]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[2]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[2]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[2]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[3]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[3]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[3]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[3]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[4]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_h_fracn2[4]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_h_fracn2[4]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_h_fracn2[4]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[0]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[0]~0                                                                                                                                                                                      ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hdiv[1]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[2]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[3]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[4]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[5]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[6]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[7]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[8]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[9]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[10]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hdiv[11]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult0~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_hpix1.g[7]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_5                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_6                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_6                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_7                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.g[7]~_Duplicate_7                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.g[7]~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_5                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_6                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_6                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_7                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_7                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_8                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_8                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_9                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_9                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_9                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_10                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_10                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_10                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_11                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_11                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_11                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_12                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_12                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_12                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_13                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_13                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_13                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_14                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_14                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_14                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_15                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_15                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|i_hpix1.r[0]~_Duplicate_15                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix1.r[0]~_Duplicate_16                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_5                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_6                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_6                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_7                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add16~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_7                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_5                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_6                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_6                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_7                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add15~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_7                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_8                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_8                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_9                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_9                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_9                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_10                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_10                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_10                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_11                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_11                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_11                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_12                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_12                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_12                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_13                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_13                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_13                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_14                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_14                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_14                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_15                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_15                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add17~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|i_hpix2.r[0]~_Duplicate_15                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_16                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_frac2[0]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_frac2[0]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[0]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[0]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[0]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[0]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[0]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[0]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[1]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[1]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[1]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[1]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[1]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[1]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[1]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[2]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[2]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[2]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[2]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[2]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[2]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[2]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[3]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[3]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[3]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[3]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_frac2[3]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_frac2[3]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|i_v_frac2[3]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|i_v_fracn2[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[1]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[1]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[1]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[1]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[2]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[2]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[2]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[2]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[3]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[3]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[3]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[3]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add19~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[4]~_Duplicate_1                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add20~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|i_v_fracn2[4]~_Duplicate_1                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_v_fracn2[4]~_Duplicate_2                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|i_v_fracn2[4]~_Duplicate_2                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add21~8                                                                                                                                                                                                    ; AX               ;                       ;
; ascal:ascal|o_h_frac3[0]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_5                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_6                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_6                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_7                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_7                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_8                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_8                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_9                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_9                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_9                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_10                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_10                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_10                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac3[0]~_Duplicate_11                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_h_frac3[0]~_Duplicate_11                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add142~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add140~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add138~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_hburst[0]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; AX               ;                       ;
; ascal:ascal|o_hburst[0]                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[0]~_Duplicate_1                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[0]~_Duplicate_1                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; BY               ;                       ;
; ascal:ascal|o_hburst[0]~_Duplicate_1                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[0]~_Duplicate_2                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[1]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; AX               ;                       ;
; ascal:ascal|o_hburst[1]                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[1]~_Duplicate_1                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[1]~_Duplicate_1                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; BY               ;                       ;
; ascal:ascal|o_hburst[1]~_Duplicate_1                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[1]~_Duplicate_2                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[2]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; AX               ;                       ;
; ascal:ascal|o_hburst[2]                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[2]~_Duplicate_1                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[2]~_Duplicate_1                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; BY               ;                       ;
; ascal:ascal|o_hburst[2]~_Duplicate_1                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[2]~_Duplicate_2                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[3]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; AX               ;                       ;
; ascal:ascal|o_hburst[3]                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[3]~_Duplicate_1                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[3]~_Duplicate_1                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; BY               ;                       ;
; ascal:ascal|o_hburst[3]~_Duplicate_1                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[3]~_Duplicate_2                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[4]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; AX               ;                       ;
; ascal:ascal|o_hburst[4]                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[4]~_Duplicate_1                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hburst[4]~_Duplicate_1                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~mac                                                                                                                                                                                                 ; BY               ;                       ;
; ascal:ascal|o_hburst[4]~_Duplicate_1                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hburst[4]~_Duplicate_2                                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_hpix02.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix02.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix12.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix12.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_hpix13.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add141~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add139~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix13.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add137~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_hpix14.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix14.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpix22.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[0]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[0]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[5]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[5]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[6]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[6]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.b[7]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.b[7]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[0]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[0]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[5]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[5]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[6]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[6]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.g[7]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.g[7]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[0]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[0]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[5]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[5]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[6]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[6]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix22.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_hpix22.r[7]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpix22.r[7]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_hpix24.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add97~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add96~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix24.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add95~8                                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpix32.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hpix32.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_hs                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hs~_Duplicate_1                                                                                                                                                                                          ; Q                ;                       ;
; ascal:ascal|o_hs                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_HS~output                                                                                                                                                                                                      ; I                ;                       ;
; ascal:ascal|o_v_frac2[3]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_1                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_1                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_2                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_2                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_3                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_3                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_4                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_4                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_5                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_5                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_6                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_6                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_7                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_7                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_8                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_8                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_9                                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_9                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_9                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_10                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_10                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_10                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac2[3]~_Duplicate_11                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac2[3]~_Duplicate_11                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BX               ;                       ;
; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add200~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add198~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add196~8                                                                                                                                                                                                   ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; RESULTA          ;                       ;
; ascal:ascal|o_vpix03.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix03.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix04.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add199~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add197~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix04.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add195~8                                                                                                                                                                                                   ; SCANOUT          ;                       ;
; ascal:ascal|o_vpix05.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix05.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; AY               ;                       ;
; ascal:ascal|o_vpix13.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[0]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[0]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[5]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[5]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[6]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[6]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.b[7]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.b[7]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[0]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[0]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[5]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[5]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[6]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[6]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.g[7]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.g[7]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[0]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[0]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[1]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[1]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[2]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[2]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[3]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[3]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[4]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[4]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[5]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[5]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[6]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[6]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix13.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; BX               ;                       ;
; ascal:ascal|o_vpix13.r[7]                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpix13.r[7]~_Duplicate_1                                                                                                                                                                                 ; Q                ;                       ;
; ascal:ascal|o_vpix15.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add155~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add154~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix15.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                                                                                                                                                   ; BY               ;                       ;
; ascal:ascal|o_vpix23.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpix23.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.b[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.g[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[0]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[1]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[2]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[3]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[4]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[5]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[6]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vpixm3.r[7]                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                                           ; AX               ;                       ;
; ascal:ascal|o_vs                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vs~_Duplicate_1                                                                                                                                                                                          ; Q                ;                       ;
; ascal:ascal|o_vs                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_VS~output                                                                                                                                                                                                      ; I                ;                       ;
; audio_l[1]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[1]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[1]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[1]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[1]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[1]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[2]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[2]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[2]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[2]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[2]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[2]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[3]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[3]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[3]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[3]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[3]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[3]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[4]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[4]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[4]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[4]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[4]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[4]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[5]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[5]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[5]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[5]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[5]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[5]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[6]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[6]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[6]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[6]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[6]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[6]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[7]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[7]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[7]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[7]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[7]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[7]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[8]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[8]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[8]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[8]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[8]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[8]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[9]                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[9]                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[9]~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[9]~_Duplicate_1                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[9]~_Duplicate_1                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[9]~_Duplicate_2                                                                                                                                                                                                ; Q                ;                       ;
; audio_l[10]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[10]                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[10]~_Duplicate_1                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[10]~_Duplicate_1                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[10]~_Duplicate_1                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[10]~_Duplicate_2                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[11]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[11]                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[11]~_Duplicate_1                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[11]~_Duplicate_1                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[11]~_Duplicate_1                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[11]~_Duplicate_2                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[12]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[12]                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[12]~_Duplicate_1                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[12]~_Duplicate_1                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[12]~_Duplicate_1                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[12]~_Duplicate_2                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[13]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_l|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[13]                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[13]~_Duplicate_1                                                                                                                                                                                               ; Q                ;                       ;
; audio_l[13]~_Duplicate_1                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; spdif:toslink|lpf48k:lpf_r|W_DATA[0]                                                                                                                                                                                   ; AX               ;                       ;
; audio_l[13]~_Duplicate_1                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; audio_l[13]~_Duplicate_2                                                                                                                                                                                               ; Q                ;                       ;
; osd:hdmi_osd|de_out                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|de_out~_Duplicate_1                                                                                                                                                                                       ; Q                ;                       ;
; osd:hdmi_osd|de_out                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_DE~output                                                                                                                                                                                                      ; I                ;                       ;
; osd:hdmi_osd|rdout[0]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[0]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[0]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[0]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[0]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[1]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[1]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[1]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[1]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[1]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[2]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[2]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[2]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[2]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[2]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[3]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[3]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[3]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[3]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[3]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[4]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[4]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[4]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[4]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[4]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[5]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[5]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[5]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[5]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[6]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[6]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[6]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[6]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[6]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[7]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[7]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[7]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[7]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[7]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[8]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[8]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[8]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[8]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[8]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[9]                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[9]~_Duplicate_1                                                                                                                                                                                     ; Q                ;                       ;
; osd:hdmi_osd|rdout[9]                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[9]~output                                                                                                                                                                                                    ; I                ;                       ;
; osd:hdmi_osd|rdout[9]~SLOAD_MUX                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[10]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[10]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[10]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[10]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[10]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[11]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[11]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[11]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[11]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[11]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[12]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[12]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[12]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[12]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[12]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[13]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[13]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[13]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[13]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[14]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[14]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[14]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[14]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[14]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[15]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[15]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[15]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[15]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[15]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[16]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[16]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[16]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[16]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[16]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[17]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[17]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[17]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[17]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[17]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[18]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[18]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[18]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[18]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[18]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[19]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[19]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[19]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[19]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[19]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[20]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[20]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[20]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[20]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[20]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[21]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[21]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[21]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[21]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[22]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[22]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[22]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[22]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[22]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|rdout[23]                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|rdout[23]~_Duplicate_1                                                                                                                                                                                    ; Q                ;                       ;
; osd:hdmi_osd|rdout[23]                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_TX_D[23]~output                                                                                                                                                                                                   ; I                ;                       ;
; osd:hdmi_osd|rdout[23]~SLOAD_MUX                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; HBP[11]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HBP[11]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; HEIGHT[0]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[0]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[1]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[2]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[2]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[3]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[3]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[4]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[4]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[5]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[5]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[7]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[7]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[8]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[8]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[9]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[9]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; HEIGHT[10]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[10]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; HEIGHT[11]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[11]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; HFP[3]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[3]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; HFP[6]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[6]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; HFP[7]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[7]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; HFP[8]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[8]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; HS[4]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HS[4]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; VFP[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VFP[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; VSET[4]~_Duplicate_1                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VSET[4]~_Duplicate_1DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; VS[5]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[5]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; VS[7]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[7]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; VS[9]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[9]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; WIDTH[7]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; WIDTH[7]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|cntr_shf:cntr1|counter_reg_bit[2]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|cntr_shf:cntr1|counter_reg_bit[2]~DUPLICATE                                                                                                        ;                  ;                       ;
; ascal:ascal|avl_rad[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|avl_rad[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|avl_rad[3]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|avl_rad[3]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|avl_wad[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|avl_wad[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|avl_wad[2]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|avl_wad[2]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|avl_write_sr                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|avl_write_sr~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_adrsi[14]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_adrsi[14]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_adrsi[15]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_adrsi[15]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_bil                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_bil~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|i_divcpt[3]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_divcpt[3]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_hacc[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hacc[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hbcpt[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hbcpt[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hbcpt[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hbcpt[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hcpt[8]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hcpt[8]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hdivr[3]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hdivr[3]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hdivr[6]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hdivr[6]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hdivr[7]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hdivr[7]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hrsize[9]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hrsize[9]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_hrsize[11]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hrsize[11]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_hsize[8]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hsize[8]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hsize[10]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hsize[10]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_intercnt[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_intercnt[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|i_lwad[4]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_lwad[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_lwad[7]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_lwad[7]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_lwad[8]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_lwad[8]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_push                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_push~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|i_pushend                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_pushend~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_shift[25]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[25]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[27]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[27]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[31]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[31]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[32]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[32]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[33]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[33]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[43]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[43]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[45]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[45]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[52]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[52]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[59]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[59]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[63]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[63]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[93]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[93]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[108]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[108]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_shift[109]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[109]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_shift[110]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[110]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_shift[114]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[114]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_v_frac[11]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_v_frac[11]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_vacc[0]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vacc[0]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vacc[2]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vacc[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vacc[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vacc[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_vcpt[1]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vcpt[5]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[5]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vcpt[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_vdivr[10]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vdivr[10]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_vdivr[23]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vdivr[23]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_wad[0]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wad[0]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_wad[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wad[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_wad[2]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wad[2]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_acpt[0]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_acpt[0]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_b[6]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_b[6]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_bibu                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_bibu~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_dcpt1[4]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_dcpt1[4]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_dcpt1[8]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_dcpt1[8]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divcpt[0]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_divcpt[0]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_divcpt[3]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_divcpt[3]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_g[1]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_g[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_g[2]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_g[2]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_g[5]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_g[5]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_fracn3[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_h_fracn3[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_h_poly_t2.b[16]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_h_poly_t2.b[16]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|o_hbcpt[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hbcpt[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_hbcpt[3]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hbcpt[3]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_hbcpt[4]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hbcpt[4]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_hcpt[3]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hcpt[3]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hcpt[4]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hcpt[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hcpt[6]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hcpt[6]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hcpt[8]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hcpt[8]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hdelta[10]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hdelta[10]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_hpix0.b[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpix0.b[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_hpix1.b[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpix1.b[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_hpos_next[14]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpos_next[14]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hpos_next[15]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpos_next[15]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hpos_next[21]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpos_next[21]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hpos_next[22]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpos_next[22]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hs1                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hs1~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_hsize[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hsize[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_hsize[2]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hsize[2]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_primv[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_primv[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_r[5]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_r[5]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_readlev[0]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_readlev[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_state.sDISP                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_state.sDISP~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_state.sREAD                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_state.sREAD~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vcpt[0]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[0]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vcpt[2]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vcpt[9]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[9]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vcpt[10]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[10]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_vcpt_pre3[1]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre3[1]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|o_vcpt_pre3[2]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre3[2]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|o_vcpt_pre[8]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre[8]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vdelta[1]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdelta[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_vdelta[3]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdelta[3]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_vdelta[6]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdelta[6]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_vdelta[8]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdelta[8]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_vdelta[12]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdelta[12]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vdelta[13]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdelta[13]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vdivr[22]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdivr[22]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_vpos_a[12]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_a[12]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vpos_a[13]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_a[13]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vpos_a[14]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_a[14]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vpos_a[17]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_a[17]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vpos_a[21]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_a[21]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vpos_a[22]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_a[22]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vpos_next[8]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_next[8]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|o_vpos_next[12]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_next[12]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vpos_next[18]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vpos_next[18]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vsize[11]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vsize[11]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; audio_l[1]~_Duplicate_2                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_l[1]~_Duplicate_2DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; audio_l[2]~_Duplicate_2                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_l[2]~_Duplicate_2DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; cfg_custom_p2[2]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[2]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_p2[8]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[8]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; cfg_custom_p2[11]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[11]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; cfg_custom_p2[27]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[27]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; cfg_custom_p2[29]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[29]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; cmd[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmd[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; cnt[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; cnt[7]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[7]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; coef_data[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coef_data[1]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; coef_data[3]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coef_data[3]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; coef_data[8]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coef_data[8]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; deb_osd[5]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; deb_osd[5]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; div[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[1]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[1]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[2]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[4]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[4]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[5]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[5]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[6]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[6]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[7]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[7]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[8]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[8]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[9]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[9]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; div[10]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[10]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[11]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[11]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[12]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[12]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[13]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[13]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[14]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[14]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[15]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[15]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[17]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[17]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; div[31]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[31]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[2]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[3]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[4]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[5]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[5]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[6]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[6]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[7]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|S[3]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|S[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|S[7]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|S[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[4]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[7]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[5]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[5]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[7]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Z                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Z~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|opcInfo[15]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|opcInfo[15]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycle3                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycle3~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleBranchTaken                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleBranchTaken~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleIndirect                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleIndirect~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cyclePreRead                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cyclePreRead~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleStack2                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleStack2~DUPLICATE                                                                                                                                              ;                  ;                       ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleStack3                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theCpuCycle.cycleStack3~DUPLICATE                                                                                                                                              ;                  ;                       ;
; emu:emu|cpu_div[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu_div[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; emu:emu|cpu_div[4]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|cpu_div[4]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|addr[7]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|addr[7]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|addr[15]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|addr[15]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|addr[17]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|addr[17]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[1]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[1]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|clk_ps2                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|clk_ps2~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|cmd[1]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|cmd[1]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; emu:emu|hps_io:hps_io|cmd[3]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|cmd[3]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; emu:emu|hps_io:hps_io|cnt[1]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|cnt[1]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; emu:emu|hps_io:hps_io|cnt[13]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|cnt[13]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|cnt[20]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|cnt[20]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[0]~reg1                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[0]~reg1DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[1]~reg1                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[1]~reg1DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[6]~reg1                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[6]~reg1DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[11]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[11]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[12]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[12]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[13]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[13]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[14]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[14]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[15]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[15]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[25]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[25]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[26]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[26]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[26]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[26]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[27]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[27]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[28]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[28]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[31]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[31]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|hcnt[31]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|hcnt[31]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[1]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[1]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[3]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[3]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[4]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[4]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[5]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[5]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[6]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[6]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[7]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[7]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[8]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[8]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[12]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[12]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[13]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[13]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[19]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[19]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[24]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[24]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[29]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[29]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|htime[30]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|htime[30]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[24]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[24]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|ps2_device:keyboard|rx_state[1]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|ps2_device:keyboard|rx_state[1]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|ps2_key[4]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|ps2_key[4]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|ps2_key_raw[7]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|ps2_key_raw[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|ps2_key_raw[10]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|ps2_key_raw[10]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|status[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|status[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vcnt[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vcnt[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|vcnt[17]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vcnt[17]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|vcnt[27]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vcnt[27]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|vid_hcnt[3]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vid_hcnt[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|vid_hcnt[6]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vid_hcnt[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|vid_hcnt[16]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vid_hcnt[16]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vid_hcnt[18]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vid_hcnt[18]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vid_vcnt[19]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vid_vcnt[19]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[0]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[0]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[3]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[3]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[4]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[4]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[5]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[5]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[6]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[6]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[6]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[6]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[8]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[8]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[8]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[8]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[9]~reg1                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[9]~reg1DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[10]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[10]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[11]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[11]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[11]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[11]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[12]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[12]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[12]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[12]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[13]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[13]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[14]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[14]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[14]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[14]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[15]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[15]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[16]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[16]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[18]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[18]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[18]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[18]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[19]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[19]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[24]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[24]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[26]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[26]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[28]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[28]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[30]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[30]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[30]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[30]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[31]~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[31]~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; emu:emu|initRESET[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|initRESET[3]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[3]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|initRESET[5]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[5]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|initRESET[7]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[7]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|initRESET[8]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[8]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|initRESET[14]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[14]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; emu:emu|initRESET[17]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[17]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; emu:emu|initRESET[23]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|initRESET[23]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|ioctl_wait                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|ioctl_wait~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[5]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[7]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[7]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[11]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[11]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[12]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[12]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[14]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[14]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[15]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[15]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[16]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[16]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[18]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[18]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[20]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[20]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[23]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[23]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[24]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[24]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[27]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_io:io|timeout[27]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|hc[1]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|hc[1]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|hc[3]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|hc[3]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|hc[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|hc[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|hc[6]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|hc[6]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|hc[7]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|hc[7]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|vc[4]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|vc[4]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|vc[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|vc[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|orao_hw:hw|orao_video:vid|vc[7]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|orao_hw:hw|orao_video:vid|vc[7]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; emu:emu|reset_cnt[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|reset_cnt[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; has_cmd                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; has_cmd~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[3]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[3]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[5]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[5]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|mI2C_CLK_DIV[31]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|mI2C_CLK_DIV[31]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[20]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[20]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[32]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[32]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[35]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[35]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[59]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[59]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[70]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[70]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[85]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[85]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[88]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[88]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[89]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[89]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[124]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[124]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[131]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[131]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[137]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[137]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[151]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[151]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[169]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[169]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[180]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[180]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[184]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[184]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[208]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[208]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[228]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[228]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[273]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[273]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[280]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[280]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[309]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[309]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[322]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[322]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[332]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[332]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[375]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[375]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[376]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[376]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[409]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[409]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[434]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[434]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[435]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[435]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[467]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[467]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[474]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[474]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[480]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[480]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[483]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[483]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; i2s:i2s|lpf_i2s:lpf_l|acc[492]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2s:i2s|lpf_i2s:lpf_l|acc[492]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; osd:hdmi_osd|bcnt[5]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[5]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|bcnt[6]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[6]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|dsp_width[7]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[7]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:hdmi_osd|dsp_width[8]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[8]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:hdmi_osd|dsp_width[11]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[11]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|dsp_width[12]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[12]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|dsp_width[15]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[15]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|dsp_width[17]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[17]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|h_cnt[9]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[9]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[12]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[12]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|h_cnt[13]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[13]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|h_cnt[14]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[14]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|h_cnt[21]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[21]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|h_cnt[22]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[22]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|infoy[2]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|infoy[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|infoy[4]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|infoy[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt[6]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_hcnt[6]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt[7]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_hcnt[7]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt[12]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_hcnt[12]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt[7]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_vcnt[7]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt[9]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_vcnt[9]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt[18]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_vcnt[18]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:hdmi_osd|pixcnt[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[3]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[3]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[5]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[5]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[8]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[9]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[9]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[10]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[10]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[11]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[11]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[12]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[12]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[14]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[14]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[21]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[21]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[23]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[23]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[25]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[25]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[26]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[26]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[27]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[27]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[28]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[28]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|pixcnt[31]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[31]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[3]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[3]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|v_cnt[4]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|v_cnt[6]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[6]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|v_cnt[7]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[7]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|v_cnt[8]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[8]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|v_cnt[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|v_cnt[12]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[12]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|v_cnt[13]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[13]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|cmd[5]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|cmd[5]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; osd:vga_osd|dsp_width[6]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[6]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:vga_osd|dsp_width[14]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[14]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:vga_osd|dsp_width[15]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[15]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:vga_osd|dsp_width[21]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[21]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; osd:vga_osd|h_cnt[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|h_cnt[2]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[2]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|h_cnt[7]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[7]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|h_cnt[12]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[12]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[13]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[13]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[15]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[15]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[16]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[16]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[17]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[17]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[20]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[20]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[21]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[21]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|h_cnt[23]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[23]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|osd_div[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|osd_div[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|osd_vcnt[5]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|osd_vcnt[5]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:vga_osd|osd_vcnt[7]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|osd_vcnt[7]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; osd:vga_osd|osd_vcnt[10]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|osd_vcnt[10]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:vga_osd|osd_vcnt[13]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|osd_vcnt[13]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; osd:vga_osd|pixcnt[0]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[0]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[1]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[2]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[4]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[7]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[7]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|pixcnt[13]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[13]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|pixcnt[19]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[19]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|pixcnt[21]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[21]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|pixcnt[22]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[22]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; osd:vga_osd|rdout[11]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|rdout[11]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|rdout[13]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|rdout[13]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|rdout[20]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|rdout[20]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE ;                  ;                       ;
; scanlines:HDMI_scanlines|old_vs                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanlines:HDMI_scanlines|old_vs~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[0]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanlines:HDMI_scanlines|scanline[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanlines:HDMI_scanlines|scanline[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; spdif:toslink|count_q[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; spdif:toslink|count_q[3]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[3]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; spdif:toslink|count_q[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; spdif:toslink|count_q[11]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[11]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|count_q[13]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|count_q[16]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[16]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|count_q[17]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|count_q[17]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[2]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[2]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; spdif:toslink|error_q[7]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[7]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; spdif:toslink|error_q[9]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[9]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; spdif:toslink|error_q[10]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[10]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[11]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[11]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[13]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[15]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[15]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[17]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[17]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[18]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[18]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[19]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[19]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[25]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[25]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|error_q[29]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|error_q[29]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_ADDR[2]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_ADDR[2]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_ADDR[6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_ADDR[6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_INTEG[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_INTEG[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_INTEG[12]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_INTEG[12]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_INTEG[13]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_INTEG[13]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_INTEG[14]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_INTEG[14]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_INTEG[16]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_INTEG[16]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_l|FF_INTEG[22]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_l|FF_INTEG[22]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_r|FF_INTEG[10]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_r|FF_INTEG[10]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_r|FF_INTEG[13]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_r|FF_INTEG[13]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_r|FF_INTEG[14]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_r|FF_INTEG[14]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_r|FF_INTEG[17]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_r|FF_INTEG[17]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|lpf48k:lpf_r|FF_INTEG[21]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|lpf48k:lpf_r|FF_INTEG[21]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; spdif:toslink|spdif_core:u_core|bit_count_q[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|spdif_core:u_core|bit_count_q[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; spdif:toslink|spdif_core:u_core|bit_count_q[3]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|spdif_core:u_core|bit_count_q[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; spdif:toslink|spdif_core:u_core|bit_count_q[5]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|spdif_core:u_core|bit_count_q[5]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; spdif:toslink|spdif_core:u_core|spdif_out_q                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|spdif_core:u_core|spdif_out_q~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; spdif:toslink|spdif_core:u_core|subframe_count_q[3]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spdif:toslink|spdif_core:u_core|subframe_count_q[3]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; state[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; sync_fix:hdmi_sync_h|cnt[3]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_h|cnt[3]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sync_fix:hdmi_sync_h|cnt[15]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_h|cnt[15]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_h|cnt[16]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_h|cnt[16]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_h|cnt[26]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_h|cnt[26]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_h|cnt[27]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_h|cnt[27]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_h|cnt[31]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_h|cnt[31]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_v|cnt[6]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_v|cnt[6]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; sync_fix:hdmi_sync_v|cnt[11]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_v|cnt[11]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_v|cnt[13]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_v|cnt[13]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_v|cnt[15]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_v|cnt[15]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sync_fix:hdmi_sync_v|cnt[18]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_fix:hdmi_sync_v|cnt[18]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[7]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[7]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[8]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[8]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[9]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[9]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[10]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[10]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[15]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[15]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[16]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[16]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[18]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[18]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[30]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[30]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sysmem_lite:sysmem|reset_source:reset_source|timeout[31]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|reset_source:reset_source|timeout[31]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; videoh[7]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; videoh[7]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; videoh[8]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; videoh[8]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; vol_att[2]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vol_att[2]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; wcalc[9]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wcalc[9]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; wcalc[11]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wcalc[11]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                     ;
+---------------------------------------+----------------+--------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                                                                                                      ; Ignored Value                                ; Ignored Source                 ;
+---------------------------------------+----------------+--------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+
; Location                              ;                ;              ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ; FRACTIONALPLL_X89_Y1_N0                      ; QSF Assignment                 ;
; Fast Input Register                   ; sys_top        ;              ; SDRAM_DQ[*]                                                                                                                     ; ON                                           ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_*                                                                                                                         ; ON                                           ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; SDRAM_DQ[*]                                                                                                                     ; ON                                           ; QSF Assignment                 ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_hdmi_0002*|altera_pll:altera_pll_i*|*                                                                                      ; ON                                           ; sys/pll_hdmi/pll_hdmi_0002.qip ;
; Current Strength                      ; sys_top        ;              ; ARDUINO_IO[*]                                                                                                                   ; MAXIMUM CURRENT                              ; QSF Assignment                 ;
; Current Strength                      ; sys_top        ;              ; IO_S*                                                                                                                           ; MAXIMUM CURRENT                              ; QSF Assignment                 ;
; Current Strength                      ; sys_top        ;              ; SDCD_SPDIF                                                                                                                      ; MAXIMUM CURRENT                              ; QSF Assignment                 ;
; Current Strength                      ; sys_top        ;              ; SD_SPI*                                                                                                                         ; MAXIMUM CURRENT                              ; QSF Assignment                 ;
; Current Strength                      ; sys_top        ;              ; USER_IO[*]                                                                                                                      ; MAXIMUM CURRENT                              ; QSF Assignment                 ;
; HPS_LOCATION                          ; sys_top        ;              ; spi                                                                                                                             ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; QSF Assignment                 ;
; HPS_LOCATION                          ; sys_top        ;              ; uart                                                                                                                            ; HPSINTERFACEPERIPHERALUART_X52_Y67_N111      ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ADC_CONVST                                                                                                                      ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ADC_SCK                                                                                                                         ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ADC_SDI                                                                                                                         ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ADC_SDO                                                                                                                         ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ARDUINO_IO[*]                                                                                                                   ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; IO_S*                                                                                                                           ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; SDCD_SPDIF                                                                                                                      ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; SD_SPI*                                                                                                                         ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; USER_IO[*]                                                                                                                      ; 3.3-V LVTTL                                  ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; ARDUINO_IO[*]                                                                                                                   ; ON                                           ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; IO_S*                                                                                                                           ; ON                                           ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; SDCD_SPDIF                                                                                                                      ; ON                                           ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; SD_SPI*                                                                                                                         ; ON                                           ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; USER_IO[*]                                                                                                                      ; ON                                           ; QSF Assignment                 ;
+---------------------------------------+----------------+--------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16680 ) ; 0.00 % ( 0 / 16680 )       ; 0.00 % ( 0 / 16680 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16680 ) ; 0.00 % ( 0 / 16680 )       ; 0.00 % ( 0 / 16680 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16655 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 25 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Orao_MiSTer/output_files/ORAO.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,461 / 32,070        ; 17 %  ;
; ALMs needed [=A-B+C]                                        ; 5,461                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,317 / 32,070        ; 20 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,008                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,242                 ;       ;
;         [c] ALMs used for registers                         ; 1,067                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 889 / 32,070          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 33 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 33                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 880 / 3,207           ; 27 %  ;
;     -- Logic LABs                                           ; 880                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 9,051                 ;       ;
;     -- 7 input functions                                    ; 86                    ;       ;
;     -- 6 input functions                                    ; 1,542                 ;       ;
;     -- 5 input functions                                    ; 1,358                 ;       ;
;     -- 4 input functions                                    ; 1,382                 ;       ;
;     -- <=3 input functions                                  ; 4,683                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,031                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,714                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,150 / 64,140        ; 10 %  ;
;         -- Secondary logic registers                        ; 564 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,228                 ;       ;
;         -- Routing optimization registers                   ; 486                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 145 / 457             ; 32 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 27                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 93 / 397              ; 23 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 714,184 / 4,065,280   ; 18 %  ;
; Total block memory implementation bits                      ; 952,320 / 4,065,280   ; 23 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 31 / 87               ; 36 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 6                     ;       ;
;     -- Global clocks                                        ; 6 / 16                ; 38 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.0% / 5.1% / 4.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.6% / 25.8% / 25.2% ;       ;
; Maximum fan-out                                             ; 3667                  ;       ;
; Highest non-global fan-out                                  ; 1580                  ;       ;
; Total fan-out                                               ; 59621                 ;       ;
; Average fan-out                                             ; 3.45                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5461 / 32070 ( 17 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5461                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6317 / 32070 ( 20 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2008                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3242                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1067                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 889 / 32070 ( 3 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 33 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 33                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 880 / 3207 ( 27 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 880                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 9051                  ; 0                              ;
;     -- 7 input functions                                    ; 86                    ; 0                              ;
;     -- 6 input functions                                    ; 1542                  ; 0                              ;
;     -- 5 input functions                                    ; 1358                  ; 0                              ;
;     -- 4 input functions                                    ; 1382                  ; 0                              ;
;     -- <=3 input functions                                  ; 4683                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1031                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 6150 / 64140 ( 10 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 564 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 6228                  ; 0                              ;
;         -- Routing optimization registers                   ; 486                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 141                   ; 4                              ;
; I/O registers                                               ; 27                    ; 0                              ;
; Total block memory bits                                     ; 714184                ; 0                              ;
; Total block memory implementation bits                      ; 952320                ; 0                              ;
; M10K block                                                  ; 93 / 397 ( 23 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 31 / 87 ( 35 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 4 / 116 ( 3 % )                ;
; Double data rate I/O output circuitry                       ; 27 / 400 ( 6 % )      ; 0 / 400 ( 0 % )                ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS peripheral UART interface                               ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3422                  ; 206                            ;
;     -- Registered Input Connections                         ; 3180                  ; 0                              ;
;     -- Output Connections                                   ; 234                   ; 3394                           ;
;     -- Registered Output Connections                        ; 22                    ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 64143                 ; 3652                           ;
;     -- Registered Connections                               ; 26904                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 56                    ; 3600                           ;
;     -- hard_block:auto_generated_inst                       ; 3600                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 207                            ;
;     -- Output Ports                                         ; 102                   ; 178                            ;
;     -- Bidir Ports                                          ; 28                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT   ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_OSD      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_RESET    ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_USER     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 761                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 75                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 3667                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; KEY[0]       ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SDIO_CD      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[0]        ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; E6    ; 8A       ; 4            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[2]        ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[3]        ; W17   ; 4A       ; 60           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO_L       ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; AUDIO_R       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; AUDIO_SPDIF   ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2C_SCL  ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_I2S      ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_LRCLK    ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_MCLK     ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_SCLK     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_CLK   ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_DE    ; D5    ; 8A       ; 20           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[0]  ; C4    ; 8A       ; 20           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[10] ; A8    ; 8A       ; 34           ; 81           ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[11] ; C5    ; 8A       ; 22           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[12] ; D7    ; 8A       ; 18           ; 81           ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[13] ; B8    ; 8A       ; 30           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[14] ; B5    ; 8A       ; 14           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[15] ; B2    ; 8A       ; 16           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[16] ; K14   ; 8A       ; 32           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[17] ; B7    ; 8A       ; 32           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[18] ; E9    ; 8A       ; 30           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[19] ; C7    ; 8A       ; 32           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[1]  ; C8    ; 8A       ; 30           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[20] ; D9    ; 8A       ; 30           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[21] ; D10   ; 8A       ; 34           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[22] ; A9    ; 8A       ; 34           ; 81           ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[23] ; C9    ; 8A       ; 28           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[2]  ; D6    ; 8A       ; 22           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[3]  ; A3    ; 8A       ; 24           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[4]  ; A6    ; 8A       ; 26           ; 81           ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[5]  ; A5    ; 8A       ; 26           ; 81           ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[6]  ; G8    ; 8A       ; 24           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[7]  ; A4    ; 8A       ; 24           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[8]  ; B1    ; 8A       ; 16           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_D[9]  ; E8    ; 8A       ; 18           ; 81           ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_HS    ; A10   ; 8A       ; 38           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HDMI_TX_VS    ; H15   ; 8A       ; 40           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; I2C_SCLK      ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AK3   ; 3B       ; 20           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[2]        ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[3]        ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[4]        ; E2    ; 8A       ; 8            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[5]        ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[6]        ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[7]        ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED_HDD       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_POWER     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_USER      ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIO_CLK      ; AD9   ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SDRAM_A[0]    ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10]   ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11]   ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12]   ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]    ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]    ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]    ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]    ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]    ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]    ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]    ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]    ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]    ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]   ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]   ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE     ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK     ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH    ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML    ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------+
; AUD_ADCLRCK  ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; AUD_BCLK     ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; AUD_DACLRCK  ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; HDMI_I2C_SDA ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hdmi_config:hdmi_config|i2c:i2c_av|SDO ;
; I2C_SDAT     ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDIO_CMD     ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                      ;
; SDIO_DAT[0]  ; E7    ; 8A       ; 4            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                      ;
; SDIO_DAT[1]  ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                      ;
; SDIO_DAT[2]  ; E4    ; 8A       ; 10           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                      ;
; SDIO_DAT[3]  ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                      ;
; SDRAM_DQ[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; SDRAM_DQ[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
; VGA_EN       ; W19   ; 4A       ; 80           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                      ;
; VGA_HS       ; B11   ; 8A       ; 36           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 47 / 48 ( 98 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 16 / 80 ( 20 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 68 / 80 ( 85 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A5       ; 489        ; 8A             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; HDMI_SCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; BTN_USER                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AA16     ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SDIO_CD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; SDIO_DAT[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; SDIO_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; HDMI_I2S                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; SDIO_CMD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; HDMI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; SDIO_DAT[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; HDMI_LRCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; AUDIO_SPDIF                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C5       ; 497        ; 8A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D6       ; 495        ; 8A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 505        ; 8A             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; SDIO_DAT[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; SDIO_DAT[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; On           ;
; E8       ; 503        ; 8A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; I2C_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; I2C_SDAT                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LED_HDD                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LED_USER                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; BTN_OSD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; W16      ; 136        ; 4A             ; LED_POWER                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; VGA_EN                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; BTN_RESET                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing slew rate                    ;
; VGA_R[1]      ; Missing slew rate                    ;
; VGA_R[2]      ; Missing slew rate                    ;
; VGA_R[3]      ; Missing slew rate                    ;
; VGA_R[4]      ; Missing slew rate                    ;
; VGA_R[5]      ; Missing slew rate                    ;
; VGA_R[6]      ; Missing slew rate                    ;
; VGA_R[7]      ; Missing slew rate                    ;
; VGA_G[0]      ; Missing slew rate                    ;
; VGA_G[1]      ; Missing slew rate                    ;
; VGA_G[2]      ; Missing slew rate                    ;
; VGA_G[3]      ; Missing slew rate                    ;
; VGA_G[4]      ; Missing slew rate                    ;
; VGA_G[5]      ; Missing slew rate                    ;
; VGA_G[6]      ; Missing slew rate                    ;
; VGA_G[7]      ; Missing slew rate                    ;
; VGA_B[0]      ; Missing slew rate                    ;
; VGA_B[1]      ; Missing slew rate                    ;
; VGA_B[2]      ; Missing slew rate                    ;
; VGA_B[3]      ; Missing slew rate                    ;
; VGA_B[4]      ; Missing slew rate                    ;
; VGA_B[5]      ; Missing slew rate                    ;
; VGA_B[6]      ; Missing slew rate                    ;
; VGA_B[7]      ; Missing slew rate                    ;
; VGA_VS        ; Missing slew rate                    ;
; VGA_BLANK_N   ; Missing slew rate                    ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; LED_HDD       ; Missing drive strength and slew rate ;
; LED[7]        ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing slew rate                    ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; LED[0]        ; Missing drive strength and slew rate ;
; AUDIO_L       ; Missing slew rate                    ;
; AUDIO_R       ; Missing slew rate                    ;
; AUDIO_SPDIF   ; Missing slew rate                    ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; LED_USER      ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[4]        ; Missing drive strength and slew rate ;
; LED[5]        ; Missing drive strength and slew rate ;
; LED[6]        ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing slew rate                    ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; I2C_SCLK      ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; SDRAM_A[0]    ; Missing slew rate                    ;
; SDRAM_A[1]    ; Missing slew rate                    ;
; SDRAM_A[2]    ; Missing slew rate                    ;
; SDRAM_A[3]    ; Missing slew rate                    ;
; SDRAM_A[4]    ; Missing slew rate                    ;
; SDRAM_A[5]    ; Missing slew rate                    ;
; SDRAM_A[6]    ; Missing slew rate                    ;
; SDRAM_A[7]    ; Missing slew rate                    ;
; SDRAM_A[8]    ; Missing slew rate                    ;
; SDRAM_A[9]    ; Missing slew rate                    ;
; SDRAM_A[10]   ; Missing slew rate                    ;
; SDRAM_A[11]   ; Missing slew rate                    ;
; SDRAM_A[12]   ; Missing slew rate                    ;
; SDRAM_DQML    ; Missing slew rate                    ;
; SDRAM_DQMH    ; Missing slew rate                    ;
; SDRAM_nWE     ; Missing slew rate                    ;
; SDRAM_nCAS    ; Missing slew rate                    ;
; SDRAM_nRAS    ; Missing slew rate                    ;
; SDRAM_nCS     ; Missing slew rate                    ;
; SDRAM_BA[0]   ; Missing slew rate                    ;
; SDRAM_BA[1]   ; Missing slew rate                    ;
; SDRAM_CLK     ; Missing slew rate                    ;
; SDRAM_CKE     ; Missing slew rate                    ;
; LED_POWER     ; Missing drive strength and slew rate ;
; SDIO_CLK      ; Missing slew rate                    ;
; VGA_HS        ; Missing slew rate                    ;
; VGA_EN        ; Missing slew rate                    ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; SDIO_DAT[0]   ; Missing slew rate                    ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; I2C_SDAT      ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]   ; Missing slew rate                    ;
; SDRAM_DQ[1]   ; Missing slew rate                    ;
; SDRAM_DQ[2]   ; Missing slew rate                    ;
; SDRAM_DQ[3]   ; Missing slew rate                    ;
; SDRAM_DQ[4]   ; Missing slew rate                    ;
; SDRAM_DQ[5]   ; Missing slew rate                    ;
; SDRAM_DQ[6]   ; Missing slew rate                    ;
; SDRAM_DQ[7]   ; Missing slew rate                    ;
; SDRAM_DQ[8]   ; Missing slew rate                    ;
; SDRAM_DQ[9]   ; Missing slew rate                    ;
; SDRAM_DQ[10]  ; Missing slew rate                    ;
; SDRAM_DQ[11]  ; Missing slew rate                    ;
; SDRAM_DQ[12]  ; Missing slew rate                    ;
; SDRAM_DQ[13]  ; Missing slew rate                    ;
; SDRAM_DQ[14]  ; Missing slew rate                    ;
; SDRAM_DQ[15]  ; Missing slew rate                    ;
; SDIO_DAT[1]   ; Missing slew rate                    ;
; SDIO_DAT[2]   ; Missing slew rate                    ;
; SDIO_DAT[3]   ; Missing slew rate                    ;
; SDIO_CMD      ; Missing slew rate                    ;
; HDMI_TX_DE    ; Missing location assignment          ;
; HDMI_TX_D[0]  ; Missing location assignment          ;
; HDMI_TX_D[1]  ; Missing location assignment          ;
; HDMI_TX_D[2]  ; Missing location assignment          ;
; HDMI_TX_D[3]  ; Missing location assignment          ;
; HDMI_TX_D[4]  ; Missing location assignment          ;
; HDMI_TX_D[5]  ; Missing location assignment          ;
; HDMI_TX_D[6]  ; Missing location assignment          ;
; HDMI_TX_D[7]  ; Missing location assignment          ;
; HDMI_TX_D[8]  ; Missing location assignment          ;
; HDMI_TX_D[9]  ; Missing location assignment          ;
; HDMI_TX_D[10] ; Missing location assignment          ;
; HDMI_TX_D[11] ; Missing location assignment          ;
; HDMI_TX_D[12] ; Missing location assignment          ;
; HDMI_TX_D[13] ; Missing location assignment          ;
; HDMI_TX_D[14] ; Missing location assignment          ;
; HDMI_TX_D[15] ; Missing location assignment          ;
; HDMI_TX_D[16] ; Missing location assignment          ;
; HDMI_TX_D[17] ; Missing location assignment          ;
; HDMI_TX_D[18] ; Missing location assignment          ;
; HDMI_TX_D[19] ; Missing location assignment          ;
; HDMI_TX_D[20] ; Missing location assignment          ;
; HDMI_TX_D[21] ; Missing location assignment          ;
; HDMI_TX_D[22] ; Missing location assignment          ;
; HDMI_TX_D[23] ; Missing location assignment          ;
; HDMI_TX_HS    ; Missing location assignment          ;
; HDMI_TX_VS    ; Missing location assignment          ;
; LED[7]        ; Missing location assignment          ;
; HDMI_TX_CLK   ; Missing location assignment          ;
; AUDIO_L       ; Missing location assignment          ;
; AUDIO_R       ; Missing location assignment          ;
; AUDIO_SPDIF   ; Missing location assignment          ;
; HDMI_I2C_SCL  ; Missing location assignment          ;
; HDMI_SCLK     ; Missing location assignment          ;
; HDMI_LRCLK    ; Missing location assignment          ;
; HDMI_I2S      ; Missing location assignment          ;
; LED[1]        ; Missing location assignment          ;
; LED[2]        ; Missing location assignment          ;
; LED[3]        ; Missing location assignment          ;
; LED[4]        ; Missing location assignment          ;
; LED[5]        ; Missing location assignment          ;
; LED[6]        ; Missing location assignment          ;
; HDMI_MCLK     ; Missing location assignment          ;
; SDIO_CLK      ; Missing location assignment          ;
; SDIO_CD       ; Missing location assignment          ;
; SW[1]         ; Missing location assignment          ;
; SW[2]         ; Missing location assignment          ;
; SW[3]         ; Missing location assignment          ;
; VGA_EN        ; Missing location assignment          ;
; HDMI_I2C_SDA  ; Missing location assignment          ;
; SDIO_DAT[0]   ; Missing location assignment          ;
; SDIO_DAT[1]   ; Missing location assignment          ;
; SDIO_DAT[2]   ; Missing location assignment          ;
; SDIO_DAT[3]   ; Missing location assignment          ;
; SDIO_CMD      ; Missing location assignment          ;
; HDMI_TX_INT   ; Missing location assignment          ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 445.499998 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 89.786756 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 3908420153 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 148.499999 MHz             ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                      ; Entity Name                ; Library Name ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |sys_top                                                                                       ; 5461.0 (294.6)       ; 6317.0 (384.3)                   ; 888.5 (96.4)                                      ; 32.5 (6.7)                       ; 0.0 (0.0)            ; 9051 (534)          ; 6714 (545)                ; 27 (27)       ; 714184            ; 93    ; 31         ; 145  ; 0            ; |sys_top                                                                                                                                                                                                                                 ; sys_top                    ; work         ;
;    |ascal:ascal|                                                                               ; 1177.8 (1170.9)      ; 1613.0 (1606.0)                  ; 436.3 (436.2)                                     ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 1679 (1666)         ; 2467 (2460)               ; 0 (0)         ; 255176            ; 36    ; 26         ; 0    ; 0            ; |sys_top|ascal:ascal                                                                                                                                                                                                                     ; ascal                      ; work         ;
;       |altshift_taps:o_pe0_rtl_0|                                                              ; 6.8 (0.0)            ; 7.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 72                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_pe0_rtl_0                                                                                                                                                                                           ; altshift_taps              ; work         ;
;          |shift_taps_suu:auto_generated|                                                       ; 6.8 (2.8)            ; 7.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (6)              ; 7 (3)                     ; 0 (0)         ; 72                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated                                                                                                                                                             ; shift_taps_suu             ; work         ;
;             |altsyncram_jr91:altsyncram5|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 72                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|altsyncram_jr91:altsyncram5                                                                                                                                 ; altsyncram_jr91            ; work         ;
;             |cntr_shf:cntr1|                                                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|cntr_shf:cntr1                                                                                                                                              ; cntr_shf                   ; work         ;
;       |altsyncram:i_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0                                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_g9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated                                                                                                                                                             ; altsyncram_g9j1            ; work         ;
;       |altsyncram:i_line[0].r[7]__1|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_line[0].r[7]__1                                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_line[0].r[7]__1|altsyncram_ccn1:auto_generated                                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0                                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_32k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated                                                                                                                                                             ; altsyncram_32k1            ; work         ;
;       |altsyncram:o_h_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0                                                                                                                                                                                           ; altsyncram                 ; work         ;
;          |altsyncram_rim1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_rim1:auto_generated                                                                                                                                                            ; altsyncram_rim1            ; work         ;
;       |altsyncram:o_line0[0].r[7]__2|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2                                                                                                                                                                                       ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated                                                                                                                                                        ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line1[0].r[7]__3|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3                                                                                                                                                                                       ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated                                                                                                                                                        ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line2[0].r[7]__4|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4                                                                                                                                                                                       ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated                                                                                                                                                        ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line3[0].r[7]__5|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5                                                                                                                                                                                       ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated                                                                                                                                                        ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_v_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0                                                                                                                                                                                           ; altsyncram                 ; work         ;
;          |altsyncram_32o1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_32o1:auto_generated                                                                                                                                                            ; altsyncram_32o1            ; work         ;
;    |emu:emu|                                                                                   ; 883.0 (37.3)         ; 957.4 (37.3)                     ; 80.7 (0.0)                                        ; 6.3 (0.0)                        ; 0.0 (0.0)            ; 1466 (69)           ; 1144 (56)                 ; 0 (0)         ; 393472            ; 49    ; 0          ; 0    ; 0            ; |sys_top|emu:emu                                                                                                                                                                                                                         ; emu                        ; work         ;
;       |cpu6502:cpu|                                                                            ; 297.6 (0.0)          ; 309.0 (0.0)                      ; 14.9 (0.0)                                        ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 479 (0)             ; 175 (0)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|cpu6502:cpu                                                                                                                                                                                                             ; cpu6502                    ; work         ;
;          |cpu65xx:cpuInstance|                                                                 ; 297.6 (297.6)        ; 309.0 (309.0)                    ; 14.9 (14.9)                                       ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 479 (479)           ; 175 (175)                 ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|cpu6502:cpu|cpu65xx:cpuInstance                                                                                                                                                                                         ; cpu65xx                    ; work         ;
;             |altsyncram:Mux54_rtl_0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|altsyncram:Mux54_rtl_0                                                                                                                                                                  ; altsyncram                 ; work         ;
;                |altsyncram_ha61:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|altsyncram:Mux54_rtl_0|altsyncram_ha61:auto_generated                                                                                                                                   ; altsyncram_ha61            ; work         ;
;       |hps_io:hps_io|                                                                          ; 381.4 (375.1)        ; 431.8 (424.5)                    ; 51.7 (50.7)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 624 (613)           ; 689 (678)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io                                                                                                                                                                                                           ; hps_io                     ; work         ;
;          |ps2_device:keyboard|                                                                 ; 5.2 (5.2)            ; 6.3 (6.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|ps2_device:keyboard                                                                                                                                                                                       ; ps2_device                 ; work         ;
;          |ps2_device:mouse|                                                                    ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|ps2_device:mouse                                                                                                                                                                                          ; ps2_device                 ; work         ;
;       |orao_hw:hw|                                                                             ; 166.6 (14.6)         ; 179.3 (16.8)                     ; 14.2 (2.7)                                        ; 1.5 (0.5)                        ; 0.0 (0.0)            ; 294 (21)            ; 224 (0)                   ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw                                                                                                                                                                                                              ; orao_hw                    ; work         ;
;          |orao_io:io|                                                                          ; 115.4 (49.4)         ; 120.0 (53.0)                     ; 5.6 (4.3)                                         ; 1.0 (0.6)                        ; 0.0 (0.0)            ; 201 (76)            ; 161 (98)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_io:io                                                                                                                                                                                                   ; orao_io                    ; work         ;
;             |keyboard:keyboard|                                                                ; 66.0 (66.0)          ; 67.0 (67.0)                      ; 1.3 (1.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 125 (125)           ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_io:io|keyboard:keyboard                                                                                                                                                                                 ; keyboard                   ; work         ;
;          |orao_ram:ram|                                                                        ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_ram:ram                                                                                                                                                                                                 ; orao_ram                   ; work         ;
;             |altsyncram:altsyncram_component|                                                  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component                                                                                                                                                                 ; altsyncram                 ; work         ;
;                |altsyncram_rmq2:auto_generated|                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated                                                                                                                                  ; altsyncram_rmq2            ; work         ;
;                   |decode_01a:rden_decode_a|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_01a:rden_decode_a                                                                                                         ; decode_01a                 ; work         ;
;                   |decode_7la:decode2|                                                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_7la:decode2                                                                                                               ; decode_7la                 ; work         ;
;          |orao_rom:rom|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_rom:rom                                                                                                                                                                                                 ; orao_rom                   ; work         ;
;             |altsyncram:altsyncram_component|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_rom:rom|altsyncram:altsyncram_component                                                                                                                                                                 ; altsyncram                 ; work         ;
;                |altsyncram_b2a2:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_rom:rom|altsyncram:altsyncram_component|altsyncram_b2a2:auto_generated                                                                                                                                  ; altsyncram_b2a2            ; work         ;
;          |orao_video:vid|                                                                      ; 34.6 (34.6)          ; 40.5 (40.5)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_video:vid                                                                                                                                                                                               ; orao_video                 ; work         ;
;          |orao_vram:vidram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_vram:vidram                                                                                                                                                                                             ; orao_vram                  ; work         ;
;             |altsyncram:altsyncram_component|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_vram:vidram|altsyncram:altsyncram_component                                                                                                                                                             ; altsyncram                 ; work         ;
;                |altsyncram_son2:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|orao_hw:hw|orao_vram:vidram|altsyncram:altsyncram_component|altsyncram_son2:auto_generated                                                                                                                              ; altsyncram_son2            ; work         ;
;    |hdmi_config:hdmi_config|                                                                   ; 73.3 (26.3)          ; 76.6 (28.4)                      ; 3.2 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (42)            ; 74 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config                                                                                                                                                                                                         ; hdmi_config                ; work         ;
;       |i2c:i2c_av|                                                                             ; 47.0 (47.0)          ; 48.2 (48.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config|i2c:i2c_av                                                                                                                                                                                              ; i2c                        ; work         ;
;    |i2s:i2s|                                                                                   ; 400.8 (98.0)         ; 479.5 (104.2)                    ; 80.7 (7.3)                                        ; 1.9 (1.1)                        ; 0.0 (0.0)            ; 779 (177)           ; 589 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|i2s:i2s                                                                                                                                                                                                                         ; i2s                        ; work         ;
;       |lpf_i2s:lpf_l|                                                                          ; 155.0 (155.0)        ; 254.2 (254.2)                    ; 99.5 (99.5)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 301 (301)           ; 464 (464)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|i2s:i2s|lpf_i2s:lpf_l                                                                                                                                                                                                           ; lpf_i2s                    ; work         ;
;       |lpf_i2s:lpf_r|                                                                          ; 121.7 (121.7)        ; 121.2 (121.2)                    ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 301 (301)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|i2s:i2s|lpf_i2s:lpf_r                                                                                                                                                                                                           ; lpf_i2s                    ; work         ;
;    |lpm_divide:Div0|                                                                           ; 161.8 (0.0)          ; 168.3 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0                                                                                                                                                                                                                 ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 161.8 (0.0)          ; 168.3 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated                                                                                                                                                                                   ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 161.8 (0.0)          ; 168.3 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                       ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 161.8 (161.8)        ; 168.3 (168.3)                    ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (324)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                                 ; alt_u_div_ove              ; work         ;
;    |lpm_divide:Div1|                                                                           ; 162.8 (0.0)          ; 168.8 (0.0)                      ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1                                                                                                                                                                                                                 ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 162.8 (0.0)          ; 168.8 (0.0)                      ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated                                                                                                                                                                                   ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 162.8 (0.0)          ; 168.8 (0.0)                      ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                       ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 162.8 (162.8)        ; 168.8 (168.8)                    ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (324)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                                 ; alt_u_div_ove              ; work         ;
;    |lpm_divide:Div2|                                                                           ; 158.3 (0.0)          ; 158.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2                                                                                                                                                                                                                 ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 158.3 (0.0)          ; 158.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2|lpm_divide_jbm:auto_generated                                                                                                                                                                                   ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 158.3 (0.0)          ; 158.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                       ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 158.3 (158.3)        ; 158.3 (158.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (323)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                                 ; alt_u_div_ove              ; work         ;
;    |osd:hdmi_osd|                                                                              ; 364.6 (364.6)        ; 378.9 (378.9)                    ; 16.9 (16.9)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 591 (591)           ; 384 (384)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd                                                                                                                                                                                                                    ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                                                                                         ; altsyncram_i6k1            ; work         ;
;    |osd:vga_osd|                                                                               ; 311.6 (311.6)        ; 322.5 (322.5)                    ; 14.3 (14.3)                                       ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 541 (541)           ; 320 (320)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd                                                                                                                                                                                                                     ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                                         ; altsyncram                 ; work         ;
;          |altsyncram_o6q1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_o6q1:auto_generated                                                                                                                                                          ; altsyncram_o6q1            ; work         ;
;    |pll_hdmi:pll_hdmi|                                                                         ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi                                                                                                                                                                                                               ; pll_hdmi                   ; pll_hdmi     ;
;       |pll_hdmi_0002:pll_hdmi_inst|                                                            ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst                                                                                                                                                                                   ; pll_hdmi_0002              ; pll_hdmi     ;
;          |altera_pll:altera_pll_i|                                                             ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i                                                                                                                                                           ; altera_pll                 ; work         ;
;             |altera_cyclonev_pll:cyclonev_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                                          ; altera_cyclonev_pll        ; work         ;
;                |altera_cyclonev_pll_base:fpll_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                                          ; altera_cyclonev_pll_base   ; work         ;
;             |dps_extra_kick:dps_extra_inst|                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                                             ; dps_extra_kick             ; work         ;
;    |pll_hdmi_cfg:pll_hdmi_cfg|                                                                 ; 976.8 (0.0)          ; 1064.3 (0.0)                     ; 96.5 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 1527 (0)            ; 634 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg                                                                                                                                                                                                       ; pll_hdmi_cfg               ; pll_hdmi_cfg ;
;       |altera_pll_reconfig_top:pll_hdmi_cfg_inst|                                              ; 976.8 (0.0)          ; 1064.3 (0.0)                     ; 96.5 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 1527 (0)            ; 634 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst                                                                                                                                                             ; altera_pll_reconfig_top    ; pll_hdmi_cfg ;
;          |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0| ; 976.8 (871.9)        ; 1064.3 (956.5)                   ; 96.5 (92.9)                                       ; 9.0 (8.3)                        ; 0.0 (0.0)            ; 1527 (1333)         ; 634 (566)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; altera_pll_reconfig_core   ; pll_hdmi_cfg ;
;             |altera_std_synchronizer:altera_std_synchronizer_inst|                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer:altera_std_synchronizer_inst                    ; altera_std_synchronizer    ; work         ;
;             |dprio_mux:dprio_mux_inst|                                                         ; 47.5 (47.5)          ; 47.5 (47.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                ; dprio_mux                  ; pll_hdmi_cfg ;
;             |dyn_phase_shift:dyn_phase_shift_inst|                                             ; 37.6 (34.6)          ; 39.3 (36.0)                      ; 2.3 (2.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 74 (69)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                    ; dyn_phase_shift            ; pll_hdmi_cfg ;
;                |generic_lcell_comb:lcell_cnt_sel_0|                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0 ; generic_lcell_comb         ; pll_hdmi_cfg ;
;                |generic_lcell_comb:lcell_cnt_sel_1|                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1 ; generic_lcell_comb         ; pll_hdmi_cfg ;
;                |generic_lcell_comb:lcell_cnt_sel_2|                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2 ; generic_lcell_comb         ; pll_hdmi_cfg ;
;                |generic_lcell_comb:lcell_cnt_sel_3|                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3 ; generic_lcell_comb         ; pll_hdmi_cfg ;
;                |generic_lcell_comb:lcell_cnt_sel_4|                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4 ; generic_lcell_comb         ; pll_hdmi_cfg ;
;             |fpll_dprio_init:fpll_dprio_init_inst|                                             ; 6.4 (6.4)            ; 7.5 (7.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                    ; fpll_dprio_init            ; pll_hdmi_cfg ;
;             |generic_lcell_comb:lcell_dprio_read|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                     ; generic_lcell_comb         ; pll_hdmi_cfg ;
;             |generic_lcell_comb:lcell_fpll_0_1|                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                       ; generic_lcell_comb         ; pll_hdmi_cfg ;
;             |self_reset:self_reset_inst|                                                       ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                              ; self_reset                 ; pll_hdmi_cfg ;
;    |scanlines:HDMI_scanlines|                                                                  ; 23.3 (23.3)          ; 25.2 (25.2)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines                                                                                                                                                                                                        ; scanlines                  ; work         ;
;    |sigma_delta_dac:dac_l|                                                                     ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sigma_delta_dac:dac_l                                                                                                                                                                                                           ; sigma_delta_dac            ; work         ;
;    |sigma_delta_dac:dac_r|                                                                     ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sigma_delta_dac:dac_r                                                                                                                                                                                                           ; sigma_delta_dac            ; work         ;
;    |spdif:toslink|                                                                             ; 128.3 (57.2)         ; 151.2 (61.2)                     ; 22.8 (4.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 226 (113)           ; 252 (87)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|spdif:toslink                                                                                                                                                                                                                   ; spdif                      ; work         ;
;       |lpf48k:lpf_l|                                                                           ; 28.0 (28.0)          ; 34.3 (34.3)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |sys_top|spdif:toslink|lpf48k:lpf_l                                                                                                                                                                                                      ; lpf48k                     ; work         ;
;       |lpf48k:lpf_r|                                                                           ; 14.2 (14.2)          ; 19.3 (19.3)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |sys_top|spdif:toslink|lpf48k:lpf_r                                                                                                                                                                                                      ; lpf48k                     ; work         ;
;       |spdif_core:u_core|                                                                      ; 29.0 (29.0)          ; 36.4 (36.4)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|spdif:toslink|spdif_core:u_core                                                                                                                                                                                                 ; spdif_core                 ; work         ;
;    |sync_fix:hdmi_sync_h|                                                                      ; 24.4 (24.4)          ; 35.7 (35.7)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:hdmi_sync_h                                                                                                                                                                                                            ; sync_fix                   ; work         ;
;    |sync_fix:hdmi_sync_v|                                                                      ; 23.9 (23.9)          ; 35.9 (35.9)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:hdmi_sync_v                                                                                                                                                                                                            ; sync_fix                   ; work         ;
;    |sync_fix:sync_h|                                                                           ; 14.5 (14.5)          ; 15.3 (15.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_h                                                                                                                                                                                                                 ; sync_fix                   ; work         ;
;    |sync_fix:sync_v|                                                                           ; 14.6 (14.6)          ; 14.9 (14.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_v                                                                                                                                                                                                                 ; sync_fix                   ; work         ;
;    |sysmem_lite:sysmem|                                                                        ; 21.8 (0.0)           ; 21.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem                                                                                                                                                                                                              ; sysmem_lite                ; work         ;
;       |reset_source:reset_source|                                                              ; 21.3 (21.3)          ; 21.3 (21.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|reset_source:reset_source                                                                                                                                                                                    ; reset_source               ; work         ;
;       |sysmem_HPS_fpga_interfaces:fpga_interfaces|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                                   ; sysmem_HPS_fpga_interfaces ; work         ;
;    |vga_out:vga_out|                                                                           ; 219.7 (219.7)        ; 221.8 (221.8)                    ; 3.6 (3.6)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 362 (362)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out                                                                                                                                                                                                                 ; vga_out                    ; work         ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (4)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (1)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (2)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (2)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (1)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (1)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (4)  ; --    ; --     ; --                     ; --                       ;
; LED_HDD       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_L       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_SPDIF   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_USER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CKE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_POWER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CD       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_HS        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_EN        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDAT      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CMD      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_RESET     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_OSD       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_USER      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; AUD_ADCDAT                                      ;                   ;         ;
; SDIO_CD                                         ;                   ;         ;
; SW[1]                                           ;                   ;         ;
; SW[2]                                           ;                   ;         ;
; SW[3]                                           ;                   ;         ;
; VGA_HS                                          ;                   ;         ;
; VGA_EN                                          ;                   ;         ;
; HDMI_I2C_SDA                                    ;                   ;         ;
;      - hdmi_config:hdmi_config|i2c:i2c_av|ACK~1 ; 1                 ; 0       ;
; AUD_ADCLRCK                                     ;                   ;         ;
; SDIO_DAT[0]                                     ;                   ;         ;
; AUD_DACLRCK                                     ;                   ;         ;
; AUD_BCLK                                        ;                   ;         ;
; I2C_SDAT                                        ;                   ;         ;
; SDRAM_DQ[0]                                     ;                   ;         ;
; SDRAM_DQ[1]                                     ;                   ;         ;
; SDRAM_DQ[2]                                     ;                   ;         ;
; SDRAM_DQ[3]                                     ;                   ;         ;
; SDRAM_DQ[4]                                     ;                   ;         ;
; SDRAM_DQ[5]                                     ;                   ;         ;
; SDRAM_DQ[6]                                     ;                   ;         ;
; SDRAM_DQ[7]                                     ;                   ;         ;
; SDRAM_DQ[8]                                     ;                   ;         ;
; SDRAM_DQ[9]                                     ;                   ;         ;
; SDRAM_DQ[10]                                    ;                   ;         ;
; SDRAM_DQ[11]                                    ;                   ;         ;
; SDRAM_DQ[12]                                    ;                   ;         ;
; SDRAM_DQ[13]                                    ;                   ;         ;
; SDRAM_DQ[14]                                    ;                   ;         ;
; SDRAM_DQ[15]                                    ;                   ;         ;
; SDIO_DAT[1]                                     ;                   ;         ;
; SDIO_DAT[2]                                     ;                   ;         ;
; SDIO_DAT[3]                                     ;                   ;         ;
; SDIO_CMD                                        ;                   ;         ;
; SW[0]                                           ;                   ;         ;
;      - AUDIO_L~0                                ; 1                 ; 0       ;
;      - AUDIO_R~0                                ; 1                 ; 0       ;
;      - AUDIO_SPDIF~0                            ; 1                 ; 0       ;
; FPGA_CLK3_50                                    ;                   ;         ;
; FPGA_CLK2_50                                    ;                   ;         ;
; BTN_RESET                                       ;                   ;         ;
;      - btn_reset~0                              ; 1                 ; 0       ;
; FPGA_CLK1_50                                    ;                   ;         ;
; BTN_OSD                                         ;                   ;         ;
;      - deb_osd~0                                ; 1                 ; 0       ;
; KEY[0]                                          ;                   ;         ;
;      - deb_osd~0                                ; 1                 ; 0       ;
; BTN_USER                                        ;                   ;         ;
;      - deb_user~0                               ; 0                 ; 0       ;
; KEY[1]                                          ;                   ;         ;
;      - deb_user~0                               ; 0                 ; 0       ;
; HDMI_TX_INT                                     ;                   ;         ;
;      - comb~41                                  ; 0                 ; 0       ;
+-------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                  ; Location                              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Decoder1~0                                                                                                                                                                                                            ; MLABCELL_X28_Y52_N57                  ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~1                                                                                                                                                                                                            ; MLABCELL_X28_Y52_N51                  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~2                                                                                                                                                                                                            ; LABCELL_X24_Y52_N51                   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                                          ; PIN_AF14                              ; 760     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; FPGA_CLK2_50                                                                                                                                                                                                          ; PIN_AA16                              ; 75      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; FPGA_CLK3_50                                                                                                                                                                                                          ; PIN_Y26                               ; 3627    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; HBP[0]~0                                                                                                                                                                                                              ; LABCELL_X31_Y53_N57                   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; HEIGHT[0]~0                                                                                                                                                                                                           ; LABCELL_X31_Y49_N36                   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; HFP[0]~2                                                                                                                                                                                                              ; LABCELL_X31_Y53_N54                   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; HS[0]~0                                                                                                                                                                                                               ; LABCELL_X29_Y52_N30                   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LessThan0~2                                                                                                                                                                                                           ; LABCELL_X30_Y4_N30                    ; 49      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VBP[0]~1                                                                                                                                                                                                              ; LABCELL_X31_Y53_N48                   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VFP[0]~0                                                                                                                                                                                                              ; LABCELL_X31_Y53_N45                   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VSET[0]~0                                                                                                                                                                                                             ; LABCELL_X27_Y48_N51                   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VS[0]~0                                                                                                                                                                                                               ; LABCELL_X29_Y52_N57                   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; WIDTH[0]~1                                                                                                                                                                                                            ; LABCELL_X31_Y49_N33                   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; WideNor0                                                                                                                                                                                                              ; LABCELL_X30_Y4_N24                    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always2~0                                                                                                                                                                                                             ; MLABCELL_X25_Y50_N33                  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always5~0                                                                                                                                                                                                             ; MLABCELL_X28_Y48_N45                  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always8~1                                                                                                                                                                                                             ; LABCELL_X18_Y30_N48                   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always8~2                                                                                                                                                                                                             ; MLABCELL_X21_Y32_N27                  ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add153~20                                                                                                                                                                                                 ; DSP_X20_Y51_N0                        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add154~20                                                                                                                                                                                                 ; DSP_X32_Y53_N0                        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add155~20                                                                                                                                                                                                 ; DSP_X20_Y55_N0                        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add95~20                                                                                                                                                                                                  ; DSP_X32_Y39_N0                        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add96~20                                                                                                                                                                                                  ; DSP_X20_Y41_N0                        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add97~20                                                                                                                                                                                                  ; DSP_X20_Y37_N0                        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~0                                                                                                                                                                                                ; LABCELL_X24_Y43_N51                   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~1                                                                                                                                                                                                ; LABCELL_X24_Y43_N15                   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~2                                                                                                                                                                                                ; LABCELL_X24_Y43_N42                   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~3                                                                                                                                                                                                ; LABCELL_X24_Y43_N9                    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Equal26~4                                                                                                                                                                                                 ; LABCELL_X35_Y54_N24                   ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Equal41~0                                                                                                                                                                                                 ; LABCELL_X42_Y55_N21                   ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Equal8~0                                                                                                                                                                                                  ; MLABCELL_X39_Y62_N54                  ; 44      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|InAT~1                                                                                                                                                                                                    ; LABCELL_X40_Y63_N48                   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|InAT~3                                                                                                                                                                                                    ; LABCELL_X42_Y61_N45                   ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|LessThan24~10                                                                                                                                                                                             ; LABCELL_X35_Y53_N39                   ; 71      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|LessThan25~10                                                                                                                                                                                             ; LABCELL_X35_Y56_N45                   ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|LessThan37~10                                                                                                                                                                                             ; LABCELL_X29_Y58_N12                   ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|altsyncram_jr91:altsyncram5|ram_block6a0                                                                                                          ; M10K_X41_Y52_N0                       ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_address[4]~0                                                                                                                                                                                          ; MLABCELL_X47_Y61_N54                  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_reset_na                                                                                                                                                                                              ; FF_X46_Y55_N17                        ; 195     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_state.sIDLE                                                                                                                                                                                           ; FF_X47_Y61_N14                        ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_state.sREAD                                                                                                                                                                                           ; FF_X48_Y61_N17                        ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_wad[0]~3                                                                                                                                                                                              ; MLABCELL_X47_Y58_N33                  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_wr                                                                                                                                                                                                    ; FF_X47_Y58_N14                        ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_acpt[3]~0                                                                                                                                                                                               ; LABCELL_X42_Y63_N54                   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_adrs[20]~0                                                                                                                                                                                              ; LABCELL_X43_Y61_N45                   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_adrs[22]~1                                                                                                                                                                                              ; LABCELL_X46_Y60_N21                   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_adrsi[22]~5                                                                                                                                                                                             ; LABCELL_X43_Y61_N18                   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_adrsi[22]~6                                                                                                                                                                                             ; LABCELL_X42_Y61_N57                   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_dw[0]~2                                                                                                                                                                                                 ; LABCELL_X42_Y63_N39                   ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hacc[11]~1                                                                                                                                                                                              ; LABCELL_X36_Y61_N39                   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hbcpt[4]~2                                                                                                                                                                                              ; MLABCELL_X39_Y60_N57                  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hburst[4]~0                                                                                                                                                                                             ; LABCELL_X42_Y61_N27                   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hdown                                                                                                                                                                                                   ; FF_X36_Y61_N50                        ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_himax[11]~0                                                                                                                                                                                             ; LABCELL_X42_Y61_N42                   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hpix.b[3]~0                                                                                                                                                                                             ; MLABCELL_X28_Y65_N30                  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hpix.g[7]~0                                                                                                                                                                                             ; LABCELL_X31_Y63_N42                   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hpix.r[3]~0                                                                                                                                                                                             ; LABCELL_X30_Y65_N48                   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_inter                                                                                                                                                                                                   ; FF_X42_Y63_N20                        ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_intercnt[2]~0                                                                                                                                                                                           ; LABCELL_X42_Y61_N6                    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_lrad[10]~0                                                                                                                                                                                              ; LABCELL_X40_Y63_N54                   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_lwad[10]~0                                                                                                                                                                                              ; MLABCELL_X39_Y63_N54                  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_lwr                                                                                                                                                                                                     ; FF_X42_Y63_N32                        ; 20      ; Sync. clear, Write enable             ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pix.b[3]~0                                                                                                                                                                                              ; LABCELL_X37_Y63_N48                   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pix.g[0]~0                                                                                                                                                                                              ; MLABCELL_X34_Y66_N12                  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pix.r[5]~0                                                                                                                                                                                              ; LABCELL_X33_Y65_N15                   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pushhead                                                                                                                                                                                                ; FF_X42_Y61_N41                        ; 111     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_reset_na                                                                                                                                                                                                ; FF_X39_Y57_N14                        ; 368     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_shift[0]~0                                                                                                                                                                                              ; LABCELL_X42_Y63_N57                   ; 135     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_v_frac[8]~0                                                                                                                                                                                             ; LABCELL_X35_Y65_N48                   ; 54      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_v_frac[8]~1                                                                                                                                                                                             ; LABCELL_X35_Y65_N6                    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vacc[11]~2                                                                                                                                                                                              ; LABCELL_X42_Y61_N51                   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vacc[3]~1                                                                                                                                                                                               ; LABCELL_X42_Y61_N21                   ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vcpt[11]~0                                                                                                                                                                                              ; LABCELL_X42_Y61_N33                   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vdown                                                                                                                                                                                                   ; FF_X35_Y62_N50                        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vimax[11]~0                                                                                                                                                                                             ; LABCELL_X43_Y61_N3                    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vimaxc[11]~0                                                                                                                                                                                            ; LABCELL_X43_Y62_N54                   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wad[4]~1                                                                                                                                                                                                ; LABCELL_X43_Y63_N15                   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wr                                                                                                                                                                                                      ; FF_X43_Y63_N40                        ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_acpt[3]~1                                                                                                                                                                                               ; LABCELL_X42_Y55_N0                    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_adrs_pre[9]~5                                                                                                                                                                                           ; LABCELL_X33_Y59_N51                   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_bibu~0                                                                                                                                                                                                  ; MLABCELL_X39_Y59_N39                  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_bibv[0]~0                                                                                                                                                                                               ; LABCELL_X42_Y59_N36                   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_bibv[1]~1                                                                                                                                                                                               ; LABCELL_X42_Y59_N21                   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_bib~0                                                                                                                                                                                                   ; MLABCELL_X39_Y59_N3                   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_copy                                                                                                                                                                                                    ; FF_X37_Y57_N2                         ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_copylev~0                                                                                                                                                                                               ; LABCELL_X37_Y57_N3                    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_first                                                                                                                                                                                                   ; FF_X43_Y51_N14                        ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_h_poly_t2.b[17]                                                                                                                                                                                         ; FF_X31_Y43_N53                        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_h_poly_t2.g[17]                                                                                                                                                                                         ; FF_X21_Y45_N53                        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_h_poly_t2.r[17]                                                                                                                                                                                         ; FF_X33_Y45_N53                        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hdivr~0                                                                                                                                                                                                 ; LABCELL_X40_Y58_N21                   ; 74      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hmode[2]                                                                                                                                                                                                ; FF_X31_Y60_N38                        ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hpix0.r[7]~0                                                                                                                                                                                            ; LABCELL_X43_Y53_N3                    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hpix2.r[0]~0                                                                                                                                                                                            ; MLABCELL_X39_Y52_N54                  ; 193     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hpos_next[23]~0                                                                                                                                                                                         ; LABCELL_X42_Y55_N51                   ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_ibuf[1]~0                                                                                                                                                                                               ; MLABCELL_X39_Y59_N51                  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_last~1                                                                                                                                                                                                  ; LABCELL_X42_Y55_N54                   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_obuf[0]~0                                                                                                                                                                                               ; LABCELL_X40_Y58_N48                   ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_read_pre~0                                                                                                                                                                                              ; LABCELL_X42_Y59_N30                   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_reset_na                                                                                                                                                                                                ; FF_X39_Y52_N14                        ; 355     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_v_poly_t2.b[17]                                                                                                                                                                                         ; FF_X21_Y61_N53                        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_v_poly_t2.g[17]                                                                                                                                                                                         ; FF_X31_Y57_N53                        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_v_poly_t2.r[17]                                                                                                                                                                                         ; FF_X21_Y59_N53                        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vdelta[23]~0                                                                                                                                                                                            ; LABCELL_X37_Y57_N51                   ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vmode[2]                                                                                                                                                                                                ; FF_X31_Y60_N41                        ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vpos_a[8]~0                                                                                                                                                                                             ; LABCELL_X36_Y57_N45                   ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[0]                                                                                                                                                                                                   ; FF_X33_Y57_N10                        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[1]                                                                                                                                                                                                   ; FF_X33_Y57_N28                        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[2]                                                                                                                                                                                                   ; FF_X33_Y57_N20                        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[3]                                                                                                                                                                                                   ; FF_X33_Y57_N22                        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|poly_h_wr                                                                                                                                                                                                 ; FF_X27_Y48_N10                        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|poly_v_wr                                                                                                                                                                                                 ; FF_X27_Y48_N17                        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; cfg[2]~0                                                                                                                                                                                                              ; MLABCELL_X28_Y48_N15                  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cfg_data[9]~0                                                                                                                                                                                                         ; MLABCELL_X21_Y32_N33                  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cfg_ready                                                                                                                                                                                                             ; FF_X24_Y30_N17                        ; 46      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; cfg_set~0                                                                                                                                                                                                             ; MLABCELL_X28_Y48_N3                   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cmd[0]~0                                                                                                                                                                                                              ; MLABCELL_X28_Y48_N6                   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; coef_data[0]~0                                                                                                                                                                                                        ; LABCELL_X27_Y48_N6                    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; comb~41                                                                                                                                                                                                               ; MLABCELL_X34_Y38_N3                   ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|always0~6                                                                                                                                                                                                     ; LABCELL_X19_Y59_N24                   ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|ce_1m                                                                                                                                                                                                         ; FF_X34_Y45_N35                        ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|A[0]~0                                                                                                                                                                        ; MLABCELL_X21_Y53_N33                  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|N~0                                                                                                                                                                           ; LABCELL_X16_Y56_N39                   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|PC[13]~0                                                                                                                                                                      ; LABCELL_X22_Y54_N54                   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|PC[4]~1                                                                                                                                                                       ; LABCELL_X22_Y54_N27                   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|S[1]~3                                                                                                                                                                        ; LABCELL_X18_Y53_N9                    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|S~0                                                                                                                                                                           ; MLABCELL_X21_Y53_N6                   ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|T[0]~0                                                                                                                                                                        ; LABCELL_X19_Y53_N12                   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|V~0                                                                                                                                                                           ; MLABCELL_X21_Y53_N45                  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|X[0]~0                                                                                                                                                                        ; LABCELL_X18_Y56_N57                   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|Y[0]~0                                                                                                                                                                        ; LABCELL_X17_Y54_N39                   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|\calcNextOpcode:myNextOpcode[1]~0                                                                                                                                             ; MLABCELL_X21_Y54_N48                  ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|\calcNextOpcode:myNextOpcode[3]~0                                                                                                                                             ; LABCELL_X19_Y52_N48                   ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|\calcNextOpcode:myNextOpcode[4]~0                                                                                                                                             ; LABCELL_X19_Y51_N3                    ; 43      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|\calcNextOpcode:myNextOpcode[7]~0                                                                                                                                             ; LABCELL_X22_Y53_N12                   ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|myAddr[0]                                                                                                                                                                     ; FF_X21_Y50_N56                        ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|myAddr[13]                                                                                                                                                                    ; FF_X23_Y52_N58                        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|myAddr[15]~3                                                                                                                                                                  ; LABCELL_X22_Y52_N36                   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|myAddr[7]~8                                                                                                                                                                   ; LABCELL_X22_Y52_N30                   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|opcInfo[43]~0                                                                                                                                                                 ; LABCELL_X22_Y54_N33                   ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|theOpcode[5]~0                                                                                                                                                                ; LABCELL_X18_Y56_N27                   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|Equal12~2                                                                                                                                                                                       ; LABCELL_X35_Y67_N33                   ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|Equal57~6                                                                                                                                                                                       ; LABCELL_X43_Y44_N42                   ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|Equal63~0                                                                                                                                                                                       ; LABCELL_X27_Y60_N33                   ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|WideOr0                                                                                                                                                                                         ; LABCELL_X33_Y68_N51                   ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|addr[0]~3                                                                                                                                                                                       ; LABCELL_X23_Y60_N27                   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|addr[24]~2                                                                                                                                                                                      ; LABCELL_X27_Y60_N15                   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|always0~25                                                                                                                                                                                      ; LABCELL_X43_Y69_N15                   ; 72      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|always1~0                                                                                                                                                                                       ; LABCELL_X43_Y69_N12                   ; 104     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|always1~1                                                                                                                                                                                       ; MLABCELL_X39_Y69_N24                  ; 77      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|always1~2                                                                                                                                                                                       ; LABCELL_X43_Y69_N0                    ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|always2~0                                                                                                                                                                                       ; LABCELL_X36_Y72_N54                   ; 84      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|byte_cnt[9]~2                                                                                                                                                                                   ; MLABCELL_X34_Y67_N0                   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|cfg[1]~0                                                                                                                                                                                        ; LABCELL_X33_Y67_N6                    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|cmd[0]~1                                                                                                                                                                                        ; LABCELL_X27_Y60_N9                    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|cmd[10]~0                                                                                                                                                                                       ; MLABCELL_X28_Y63_N12                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|hcnt[23]~1                                                                                                                                                                                      ; LABCELL_X43_Y69_N54                   ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|hcnt[4]~0                                                                                                                                                                                       ; LABCELL_X43_Y69_N3                    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|io_dout[0]~16                                                                                                                                                                                   ; LABCELL_X35_Y67_N45                   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|io_dout[10]~17                                                                                                                                                                                  ; LABCELL_X35_Y67_N30                   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|ioctl_dout[7]~0                                                                                                                                                                                 ; MLABCELL_X25_Y55_N18                  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|ps2_device:keyboard|rx_cnt[3]~0                                                                                                                                                                 ; LABCELL_X36_Y64_N54                   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|ps2_key[0]~9                                                                                                                                                                                    ; LABCELL_X33_Y67_N54                   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|ps2_key_raw[0]~3                                                                                                                                                                                ; MLABCELL_X28_Y59_N6                   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|ps2_key_raw[12]~2                                                                                                                                                                               ; MLABCELL_X28_Y59_N36                  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|status[0]~0                                                                                                                                                                                     ; LABCELL_X33_Y67_N51                   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|vcnt[6]~0                                                                                                                                                                                       ; LABCELL_X43_Y69_N21                   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|vid_nres[0]~0                                                                                                                                                                                   ; LABCELL_X42_Y70_N30                   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|vid_vcnt[0]~0                                                                                                                                                                                   ; LABCELL_X43_Y69_N33                   ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_io:io|data_out[7]~2                                                                                                                                                                           ; LABCELL_X23_Y51_N54                   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_io:io|timeout[30]~0                                                                                                                                                                           ; MLABCELL_X25_Y55_N54                  ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_01a:rden_decode_a|w_anode379w[2]~0                                                                              ; LABCELL_X23_Y51_N3                    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_01a:rden_decode_a|w_anode393w[2]                                                                                ; LABCELL_X18_Y51_N51                   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_01a:rden_decode_a|w_anode402w[2]                                                                                ; LABCELL_X18_Y51_N42                   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_7la:decode2|w_anode341w[2]                                                                                      ; LABCELL_X18_Y51_N54                   ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_7la:decode2|w_anode354w[2]                                                                                      ; LABCELL_X18_Y51_N57                   ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|decode_7la:decode2|w_anode362w[2]                                                                                      ; LABCELL_X18_Y51_N39                   ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_video:vid|Equal0~1                                                                                                                                                                            ; LABCELL_X37_Y48_N39                   ; 30      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_video:vid|Equal1~2                                                                                                                                                                            ; LABCELL_X42_Y48_N45                   ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_video:vid|screen_x~0                                                                                                                                                                          ; MLABCELL_X39_Y48_N6                   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|orao_video:vid|screen_y~0                                                                                                                                                                          ; LABCELL_X40_Y48_N9                    ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|orao_hw:hw|vram_we                                                                                                                                                                                            ; LABCELL_X18_Y51_N36                   ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|LUT_INDEX[5]~1                                                                                                                                                                                ; LABCELL_X31_Y42_N54                   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|i2c:i2c_av|LessThan0~7                                                                                                                                                                        ; MLABCELL_X34_Y41_N36                  ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|i2c:i2c_av|always1~0                                                                                                                                                                          ; MLABCELL_X34_Y41_N27                  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|bit_cnt[3]~1                                                                                                                                                                                                  ; LABCELL_X31_Y33_N42                   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|bit_cnt[3]~2                                                                                                                                                                                                  ; LABCELL_X35_Y35_N36                   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|count_q[23]~8                                                                                                                                                                                                 ; MLABCELL_X34_Y37_N30                  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|error_q[2]~1                                                                                                                                                                                                  ; MLABCELL_X34_Y37_N0                   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|lpf_ce                                                                                                                                                                                                        ; FF_X35_Y36_N11                        ; 480     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|right[2]~1                                                                                                                                                                                                    ; LABCELL_X35_Y35_N33                   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2s:i2s|skip~0                                                                                                                                                                                                        ; LABCELL_X35_Y35_N0                    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; led_state[0]~1                                                                                                                                                                                                        ; LABCELL_X27_Y48_N54                   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|Equal12~10                                                                                                                                                                                               ; LABCELL_X24_Y64_N24                   ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|Equal9~10                                                                                                                                                                                                ; LABCELL_X23_Y67_N0                    ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|LessThan0~4                                                                                                                                                                                              ; MLABCELL_X25_Y69_N45                  ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|LessThan2~25                                                                                                                                                                                             ; LABCELL_X23_Y67_N24                   ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always1~0                                                                                                                                                                                                ; LABCELL_X24_Y68_N51                   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always1~1                                                                                                                                                                                                ; LABCELL_X24_Y68_N54                   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always2~0                                                                                                                                                                                                ; MLABCELL_X28_Y67_N36                  ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|bcnt[10]~0                                                                                                                                                                                               ; LABCELL_X23_Y62_N30                   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|ce_pix                                                                                                                                                                                                   ; FF_X27_Y67_N26                        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|dsp_width[0]~0                                                                                                                                                                                           ; LABCELL_X27_Y67_N12                   ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|h_cnt[2]~5                                                                                                                                                                                               ; LABCELL_X27_Y67_N6                    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|info                                                                                                                                                                                                     ; FF_X23_Y62_N2                         ; 150     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infoh[3]~0                                                                                                                                                                                               ; MLABCELL_X25_Y63_N0                   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infow[3]~0                                                                                                                                                                                               ; LABCELL_X19_Y66_N9                    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infox[0]~3                                                                                                                                                                                               ; LABCELL_X19_Y67_N21                   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infoy[0]~0                                                                                                                                                                                               ; LABCELL_X19_Y67_N54                   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|info~0                                                                                                                                                                                                   ; LABCELL_X23_Y62_N0                    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|osd_de[2]                                                                                                                                                                                                ; FF_X27_Y65_N38                        ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|osd_hcnt[0]~5                                                                                                                                                                                            ; LABCELL_X23_Y67_N3                    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|osd_vcnt[3]~5                                                                                                                                                                                            ; LABCELL_X24_Y64_N6                    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|pixcnt[7]~0                                                                                                                                                                                              ; LABCELL_X24_Y68_N39                   ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|v_cnt[0]~0                                                                                                                                                                                               ; LABCELL_X27_Y67_N15                   ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|v_osd_start[0]~0                                                                                                                                                                                         ; LABCELL_X23_Y67_N6                    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|Equal12~11                                                                                                                                                                                                ; LABCELL_X11_Y63_N36                   ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|Equal9~12                                                                                                                                                                                                 ; LABCELL_X17_Y67_N24                   ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|LessThan0~4                                                                                                                                                                                               ; LABCELL_X19_Y68_N54                   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|LessThan2~25                                                                                                                                                                                              ; LABCELL_X16_Y66_N42                   ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always1~0                                                                                                                                                                                                 ; LABCELL_X16_Y69_N27                   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always1~1                                                                                                                                                                                                 ; LABCELL_X16_Y69_N42                   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always2~0                                                                                                                                                                                                 ; LABCELL_X19_Y66_N0                    ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|ce_pix                                                                                                                                                                                                    ; FF_X16_Y69_N5                         ; 15      ; Clock enable, Read enable             ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|cmd[0]~1                                                                                                                                                                                                  ; LABCELL_X23_Y62_N12                   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|dsp_width[0]~0                                                                                                                                                                                            ; LABCELL_X19_Y66_N21                   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|h_cnt[2]~5                                                                                                                                                                                                ; MLABCELL_X15_Y67_N6                   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_buffer~0                                                                                                                                                                                              ; LABCELL_X23_Y62_N24                   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_buffer~1                                                                                                                                                                                              ; LABCELL_X23_Y62_N36                   ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_hcnt[0]~6                                                                                                                                                                                             ; LABCELL_X17_Y67_N54                   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_vcnt[4]~6                                                                                                                                                                                             ; LABCELL_X11_Y63_N24                   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_vcnt[4]~7                                                                                                                                                                                             ; LABCELL_X19_Y66_N51                   ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|pixcnt[1]~0                                                                                                                                                                                               ; LABCELL_X16_Y69_N6                    ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|v_osd_start[0]~0                                                                                                                                                                                          ; LABCELL_X16_Y66_N18                   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y20_N1            ; 1832    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[16]~1                                            ; LABCELL_X22_Y30_N54                   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~39                                            ; LABCELL_X13_Y29_N0                    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~40                                            ; LABCELL_X12_Y29_N18                   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[9]~0                            ; LABCELL_X13_Y29_N9                    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[8]~0                            ; LABCELL_X12_Y29_N21                   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[15]~0   ; LABCELL_X23_Y30_N39                   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[15]~1   ; LABCELL_X23_Y30_N21                   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[5]~0 ; LABCELL_X19_Y30_N54                   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[5]~1 ; LABCELL_X19_Y30_N48                   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0    ; LABCELL_X12_Y30_N30                   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                 ; FF_X13_Y28_N8                         ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[8]~0                       ; LABCELL_X11_Y32_N30                   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[8]~1                       ; LABCELL_X11_Y32_N57                   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                              ; LABCELL_X11_Y32_N39                   ; 512     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][6]~3                                        ; MLABCELL_X21_Y25_N33                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][6]~0                                         ; LABCELL_X19_Y25_N9                    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][1]~1                                         ; MLABCELL_X21_Y25_N54                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][1]~2                                         ; MLABCELL_X21_Y25_N3                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[0][2]~7                                         ; LABCELL_X19_Y25_N51                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[10][3]~2                                        ; MLABCELL_X21_Y25_N57                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[11][4]~11                                       ; MLABCELL_X21_Y25_N30                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][5]~10                                       ; MLABCELL_X21_Y25_N39                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[14][4]~12                                       ; LABCELL_X17_Y32_N51                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[15][2]~1                                        ; LABCELL_X19_Y25_N21                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[16][2]~0                                        ; LABCELL_X19_Y25_N57                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[17][2]~13                                       ; LABCELL_X19_Y25_N12                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[2][0]~6                                         ; MLABCELL_X21_Y25_N45                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[3][2]~8                                         ; LABCELL_X19_Y25_N18                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][1]~5                                         ; MLABCELL_X21_Y25_N27                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][3]~4                                         ; MLABCELL_X21_Y25_N42                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][4]~9                                         ; MLABCELL_X21_Y25_N21                  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[8][7]~3                                         ; MLABCELL_X21_Y25_N0                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[1]~0                                         ; LABCELL_X19_Y32_N6                    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_bypass_en~0                                         ; LABCELL_X18_Y30_N21                   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[0]~4                                              ; LABCELL_X19_Y32_N36                   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[2]~1                                     ; LABCELL_X19_Y32_N54                   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_dprio_writedata_0[8]~0                                    ; LABCELL_X18_Y30_N12                   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[31]~0                                             ; LABCELL_X18_Y30_N18                   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_lo[2]~0                                             ; LABCELL_X18_Y30_N3                    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_lo[2]~0                                             ; LABCELL_X18_Y30_N0                    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[5]~0                                           ; LABCELL_X18_Y30_N54                   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_req                                                                                                                                                                                                             ; FF_X24_Y45_N5                         ; 72      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; scaler_flt[0]~0                                                                                                                                                                                                       ; LABCELL_X27_Y48_N42                   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scanlines:HDMI_scanlines|scanline[1]~1                                                                                                                                                                                ; LABCELL_X30_Y72_N0                    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|Equal1~6                                                                                                                                                                                                ; LABCELL_X31_Y40_N33                   ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|LessThan0~7                                                                                                                                                                                             ; LABCELL_X27_Y42_N12                   ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|bit_clk_q                                                                                                                                                                                               ; FF_X31_Y40_N14                        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|count_q~1                                                                                                                                                                                               ; LABCELL_X31_Y40_N0                    ; 39      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|lpf48k:lpf_l|Equal0~1                                                                                                                                                                                   ; LABCELL_X30_Y38_N54                   ; 73      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|lpf48k:lpf_l|always2~0                                                                                                                                                                                  ; LABCELL_X30_Y38_N48                   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|lpf_ce                                                                                                                                                                                                  ; FF_X31_Y40_N26                        ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|spdif_core:u_core|Equal0~1                                                                                                                                                                              ; MLABCELL_X25_Y39_N12                  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|spdif_core:u_core|load_subframe_q                                                                                                                                                                       ; FF_X27_Y39_N11                        ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|spdif_core:u_core|sample_buf_q[15]~0                                                                                                                                                                    ; LABCELL_X29_Y39_N33                   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spdif:toslink|spdif_core:u_core|subframe_count_q[0]                                                                                                                                                                   ; FF_X25_Y39_N32                        ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sync_fix:hdmi_sync_h|always0~0                                                                                                                                                                                        ; MLABCELL_X39_Y68_N30                  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_fix:hdmi_sync_h|always0~1                                                                                                                                                                                        ; MLABCELL_X39_Y68_N33                  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_fix:hdmi_sync_h|always0~2                                                                                                                                                                                        ; MLABCELL_X39_Y68_N51                  ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sync_fix:hdmi_sync_v|always0~0                                                                                                                                                                                        ; MLABCELL_X47_Y63_N42                  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_fix:hdmi_sync_v|always0~1                                                                                                                                                                                        ; MLABCELL_X47_Y63_N45                  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_fix:hdmi_sync_v|always0~2                                                                                                                                                                                        ; MLABCELL_X47_Y63_N39                  ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sysmem_lite:sysmem|reset_source:reset_source|LessThan0~7                                                                                                                                                              ; LABCELL_X22_Y39_N57                   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sysmem_lite:sysmem|reset_source:reset_source|reset                                                                                                                                                                    ; LABCELL_X27_Y39_N33                   ; 286     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                                                                                                                        ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 587     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; videow~3                                                                                                                                                                                                              ; LABCELL_X13_Y50_N48                   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vol_att[0]~2                                                                                                                                                                                                          ; LABCELL_X27_Y48_N45                   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                             ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                     ; PIN_AF14                              ; 760     ; Global Clock         ; GCLK4            ; --                        ;
; FPGA_CLK2_50                                                                                                     ; PIN_AA16                              ; 75      ; Global Clock         ; GCLK7            ; --                        ;
; FPGA_CLK3_50                                                                                                     ; PIN_Y26                               ; 3627    ; Global Clock         ; GCLK11           ; --                        ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1            ; 1832    ; Global Clock         ; GCLK6            ; --                        ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 3       ; Global Clock         ; GCLK10           ; --                        ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 587     ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                                                                     ; 1580    ;
; pll_hdmi_cfg:pll_hdmi_cfg|altera_pll_reconfig_top:pll_hdmi_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset ; 512     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                 ; Location                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|altsyncram_jr91:altsyncram5|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 12           ; 6            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 72     ; 6                           ; 12                          ; 6                           ; 12                          ; 72                  ; 1           ; 0          ; None                                ; M10K_X41_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                ; M10K_X49_Y68_N0, M10K_X49_Y65_N0, M10K_X49_Y66_N0, M10K_X49_Y64_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:i_line[0].r[7]__1|altsyncram_ccn1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                ; M10K_X38_Y65_N0, M10K_X41_Y65_N0, M10K_X38_Y64_N0, M10K_X38_Y63_N0, M10K_X41_Y63_N0                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                ; M10K_X41_Y56_N0, M10K_X49_Y56_N0, M10K_X49_Y57_N0, M10K_X49_Y58_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_rim1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576    ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0          ; db/ORAO.ram0_ascal_a657b86d.hdl.mif ; M10K_X26_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                ; M10K_X38_Y53_N0, M10K_X38_Y51_N0, M10K_X38_Y57_N0, M10K_X26_Y54_N0, M10K_X26_Y51_N0                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                ; M10K_X41_Y54_N0, M10K_X41_Y53_N0, M10K_X41_Y58_N0, M10K_X26_Y58_N0, M10K_X26_Y53_N0                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                ; M10K_X38_Y52_N0, M10K_X38_Y55_N0, M10K_X38_Y56_N0, M10K_X26_Y55_N0, M10K_X26_Y52_N0                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                ; M10K_X38_Y54_N0, M10K_X41_Y55_N0, M10K_X38_Y58_N0, M10K_X26_Y56_N0, M10K_X26_Y50_N0                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_32o1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576    ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0          ; db/ORAO.ram1_ascal_a657b86d.hdl.mif ; M10K_X26_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; emu:emu|cpu6502:cpu|cpu65xx:cpuInstance|altsyncram:Mux54_rtl_0|altsyncram_ha61:auto_generated|ALTSYNCRAM      ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1           ; 0          ; ORAO.sys_top0.rtl.mif               ; M10K_X14_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; emu:emu|orao_hw:hw|orao_ram:ram|altsyncram:altsyncram_component|altsyncram_rmq2:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 24576        ; 8            ; 24576        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 196608 ; 24576                       ; 8                           ; 24576                       ; 8                           ; 196608              ; 24          ; 0          ; None                                ; M10K_X14_Y53_N0, M10K_X14_Y49_N0, M10K_X14_Y51_N0, M10K_X41_Y51_N0, M10K_X49_Y51_N0, M10K_X26_Y46_N0, M10K_X5_Y49_N0, M10K_X14_Y47_N0, M10K_X26_Y45_N0, M10K_X5_Y52_N0, M10K_X14_Y50_N0, M10K_X14_Y45_N0, M10K_X41_Y50_N0, M10K_X38_Y50_N0, M10K_X26_Y49_N0, M10K_X49_Y50_N0, M10K_X49_Y49_N0, M10K_X26_Y48_N0, M10K_X14_Y52_N0, M10K_X26_Y47_N0, M10K_X14_Y46_N0, M10K_X5_Y50_N0, M10K_X14_Y48_N0, M10K_X5_Y48_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; emu:emu|orao_hw:hw|orao_rom:rom|altsyncram:altsyncram_component|altsyncram_b2a2:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0          ; ./roms/orao.mif                     ; M10K_X5_Y51_N0, M10K_X49_Y52_N0, M10K_X49_Y46_N0, M10K_X5_Y46_N0, M10K_X5_Y43_N0, M10K_X49_Y45_N0, M10K_X5_Y45_N0, M10K_X38_Y44_N0, M10K_X26_Y44_N0, M10K_X41_Y43_N0, M10K_X41_Y45_N0, M10K_X38_Y45_N0, M10K_X14_Y43_N0, M10K_X49_Y47_N0, M10K_X38_Y43_N0, M10K_X5_Y47_N0                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; emu:emu|orao_hw:hw|orao_vram:vidram|altsyncram:altsyncram_component|altsyncram_son2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; None                                ; M10K_X38_Y48_N0, M10K_X41_Y48_N0, M10K_X38_Y47_N0, M10K_X38_Y46_N0, M10K_X38_Y49_N0, M10K_X41_Y47_N0, M10K_X41_Y46_N0, M10K_X41_Y49_N0                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                ; M10K_X26_Y65_N0, M10K_X26_Y63_N0, M10K_X26_Y64_N0, M10K_X26_Y62_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_o6q1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                ; M10K_X14_Y64_N0, M10K_X14_Y62_N0, M10K_X14_Y65_N0, M10K_X14_Y63_N0                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 4           ;
; Independent 18x18 plus 36         ; 1           ;
; Sum of two 18x18                  ; 24          ;
; Independent 27x27                 ; 2           ;
; Total number of DSP blocks        ; 31          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 31          ;
; Fixed Point Mixed Sign Multiplier ; 24          ;
+-----------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                 ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ascal:ascal|Add153~8                 ; Sum of two 18x18          ; DSP_X20_Y51_N0 ; Unsigned            ; no                     ; --                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add154~8                 ; Sum of two 18x18          ; DSP_X32_Y53_N0 ; Unsigned            ; no                     ; --                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add155~8                 ; Sum of two 18x18          ; DSP_X20_Y55_N0 ; Unsigned            ; no                     ; --                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add19~8                  ; Sum of two 18x18          ; DSP_X32_Y65_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add20~8                  ; Sum of two 18x18          ; DSP_X32_Y67_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add21~8                  ; Sum of two 18x18          ; DSP_X32_Y63_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add15~8                  ; Sum of two 18x18          ; DSP_X20_Y65_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add16~8                  ; Sum of two 18x18          ; DSP_X20_Y63_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add17~8                  ; Sum of two 18x18          ; DSP_X20_Y67_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult13~mac               ; Independent 18x18 plus 36 ; DSP_X32_Y59_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; spdif:toslink|lpf48k:lpf_l|Mult0~mac ; Independent 27x27         ; DSP_X32_Y35_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add196~8                 ; Sum of two 18x18          ; DSP_X20_Y59_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add195~8                 ; Sum of two 18x18          ; DSP_X20_Y53_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add197~8                 ; Sum of two 18x18          ; DSP_X32_Y55_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add198~8                 ; Sum of two 18x18          ; DSP_X32_Y57_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add199~8                 ; Sum of two 18x18          ; DSP_X20_Y57_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add200~8                 ; Sum of two 18x18          ; DSP_X20_Y61_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult0~8                  ; Two Independent 18x18     ; DSP_X32_Y61_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; spdif:toslink|lpf48k:lpf_r|Mult0~mac ; Independent 27x27         ; DSP_X32_Y37_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~8                              ; Two Independent 18x18     ; DSP_X32_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~8                              ; Two Independent 18x18     ; DSP_X32_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult2~8                              ; Two Independent 18x18     ; DSP_X32_Y47_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add95~8                  ; Sum of two 18x18          ; DSP_X32_Y39_N0 ; Unsigned            ; no                     ; --                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add96~8                  ; Sum of two 18x18          ; DSP_X20_Y41_N0 ; Unsigned            ; no                     ; --                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add97~8                  ; Sum of two 18x18          ; DSP_X20_Y37_N0 ; Unsigned            ; no                     ; --                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add137~8                 ; Sum of two 18x18          ; DSP_X32_Y41_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add138~8                 ; Sum of two 18x18          ; DSP_X32_Y45_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add139~8                 ; Sum of two 18x18          ; DSP_X20_Y43_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add140~8                 ; Sum of two 18x18          ; DSP_X20_Y45_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add141~8                 ; Sum of two 18x18          ; DSP_X20_Y39_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add142~8                 ; Sum of two 18x18          ; DSP_X32_Y43_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 20,901 / 289,320 ( 7 % ) ;
; C12 interconnects                           ; 197 / 13,420 ( 1 % )     ;
; C2 interconnects                            ; 5,778 / 119,108 ( 5 % )  ;
; C4 interconnects                            ; 3,501 / 56,300 ( 6 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 2,975 / 289,320 ( 1 % )  ;
; Global clocks                               ; 6 / 16 ( 38 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 1 / 7 ( 14 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 2 / 6 ( 33 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 153 / 852 ( 18 % )       ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 130 / 408 ( 32 % )       ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 24 / 32 ( 75 % )         ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 23 / 32 ( 72 % )         ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 4,534 / 84,580 ( 5 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 276 / 12,676 ( 2 % )     ;
; R14/C12 interconnect drivers                ; 408 / 20,720 ( 2 % )     ;
; R3 interconnects                            ; 7,931 / 130,992 ( 6 % )  ;
; R6 interconnects                            ; 11,628 / 266,960 ( 4 % ) ;
; Spine clocks                                ; 22 / 360 ( 6 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 89           ; 27           ; 89           ; 0            ; 0            ; 145       ; 89           ; 0            ; 145       ; 145       ; 79           ; 0            ; 0            ; 9            ; 0            ; 79           ; 0            ; 0            ; 9            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 56           ; 118          ; 56           ; 145          ; 145          ; 0         ; 56           ; 145          ; 0         ; 0         ; 66           ; 145          ; 145          ; 136          ; 145          ; 66           ; 145          ; 145          ; 136          ; 145          ; 93           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HDMI_TX_DE         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_HDD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_SPDIF        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_USER           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_POWER          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CLK           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CD            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_EN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CMD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_RESET          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_OSD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_USER           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 482.4             ;
; FPGA_CLK3_50                                                                      ; FPGA_CLK3_50                                                                      ; 350.0             ;
; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; 94.9              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                       ; Destination Register                                                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-------------------+
; emu:emu|hps_io:hps_io|cmd[15]~reg1                                                                    ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[3]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[4]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[5]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[6]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[7]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[8]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[9]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[10]~reg1                                                                    ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[11]~reg1                                                                    ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[12]~reg1                                                                    ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[13]~reg1                                                                    ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[14]~reg1                                                                    ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.094             ;
; emu:emu|hps_io:hps_io|cmd[0]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; emu:emu|hps_io:hps_io|cmd[1]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; emu:emu|hps_io:hps_io|cmd[2]~reg1                                                                     ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[5]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[0]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[1]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[2]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[3]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[4]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[6]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; gp_outr[7]                                                                                            ; emu:emu|hps_io:hps_io|ioctl_addr[0]                                                                     ; 1.022             ;
; ascal:ascal|i_divcpt[2]                                                                               ; ascal:ascal|i_divcpt[4]                                                                                 ; 0.937             ;
; ascal:ascal|i_divcpt[3]                                                                               ; ascal:ascal|i_divcpt[4]                                                                                 ; 0.914             ;
; osd:hdmi_osd|osd_vcnt[2]                                                                              ; osd:hdmi_osd|osd_pixel                                                                                  ; 0.835             ;
; ascal:ascal|i_divcpt[5]                                                                               ; ascal:ascal|i_divcpt[4]                                                                                 ; 0.828             ;
; vol_att[3]                                                                                            ; audio_l[6]                                                                                              ; 0.794             ;
; cfg[6]                                                                                                ; hdmi_config:hdmi_config|mSetup_ST.01                                                                    ; 0.763             ;
; ascal:ascal|o_hdelta[11]                                                                              ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.748             ;
; ascal:ascal|o_hdelta[1]                                                                               ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.748             ;
; ascal:ascal|o_hdelta[7]                                                                               ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.747             ;
; ascal:ascal|o_hpos_next[8]                                                                            ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.746             ;
; ascal:ascal|o_vdivr[30]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.746             ;
; ascal:ascal|o_hdivr[30]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.744             ;
; ascal:ascal|i_divcpt[4]                                                                               ; ascal:ascal|i_divcpt[4]                                                                                 ; 0.743             ;
; ascal:ascal|o_hdivr[32]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.738             ;
; ascal:ascal|o_hdivr[24]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.738             ;
; ascal:ascal|o_hpos_next[10]                                                                           ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.737             ;
; ascal:ascal|o_vdivr[32]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.737             ;
; ascal:ascal|o_hpos_next[2]                                                                            ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.736             ;
; ascal:ascal|o_vdivr[24]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.736             ;
; osd:hdmi_osd|osd_vcnt[4]                                                                              ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a3~portb_address_reg0 ; 0.731             ;
; hdmi_config:hdmi_config|LUT_INDEX[4]                                                                  ; hdmi_config:hdmi_config|mSetup_ST.01                                                                    ; 0.726             ;
; hdmi_config:hdmi_config|LUT_INDEX[3]                                                                  ; hdmi_config:hdmi_config|mSetup_ST.01                                                                    ; 0.726             ;
; hdmi_config:hdmi_config|LUT_INDEX[2]                                                                  ; hdmi_config:hdmi_config|mSetup_ST.01                                                                    ; 0.726             ;
; hdmi_config:hdmi_config|LUT_INDEX[0]                                                                  ; hdmi_config:hdmi_config|mSetup_ST.01                                                                    ; 0.726             ;
; hdmi_config:hdmi_config|LUT_INDEX[1]                                                                  ; hdmi_config:hdmi_config|mSetup_ST.01                                                                    ; 0.726             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3807                         ; ascal:ascal|avl_wad[4]                                                                                  ; 0.715             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3806                         ; ascal:ascal|avl_wad[4]                                                                                  ; 0.715             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3809                         ; ascal:ascal|avl_wad[4]                                                                                  ; 0.715             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3808                         ; ascal:ascal|avl_wad[4]                                                                                  ; 0.715             ;
; ascal:ascal|o_vdivr[25]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.704             ;
; ascal:ascal|o_hdivr[25]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.701             ;
; ascal:ascal|o_vdivr[33]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.700             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1867                         ; ascal:ascal|avl_dw[73]                                                                                  ; 0.700             ;
; ascal:ascal|o_vdivr[27]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.699             ;
; ascal:ascal|o_vdivr[34]                                                                               ; ascal:ascal|o_vdivr[35]                                                                                 ; 0.697             ;
; ascal:ascal|o_hpos_next[6]                                                                            ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.696             ;
; ascal:ascal|o_hdivr[33]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.696             ;
; ascal:ascal|o_hdivr[27]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.696             ;
; osd:hdmi_osd|osd_vcnt[6]                                                                              ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a3~portb_address_reg0 ; 0.696             ;
; ascal:ascal|o_hdivr[34]                                                                               ; ascal:ascal|o_hdivr[35]                                                                                 ; 0.695             ;
; osd:hdmi_osd|osd_vcnt[5]                                                                              ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a3~portb_address_reg0 ; 0.690             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1868                         ; ascal:ascal|avl_dw[72]                                                                                  ; 0.670             ;
; osd:hdmi_osd|bcnt[10]                                                                                 ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.666             ;
; osd:hdmi_osd|bcnt[2]                                                                                  ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.666             ;
; osd:hdmi_osd|bcnt[11]                                                                                 ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.666             ;
; ascal:ascal|o_bibv[0]                                                                                 ; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ram_block1a120~portb_address_reg0   ; 0.651             ;
; osd:hdmi_osd|osd_vcnt[3]                                                                              ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a3~portb_address_reg0 ; 0.644             ;
; ascal:ascal|poly_a2[0]                                                                                ; ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_rim1:auto_generated|ram_block1a35~porta_address_reg0   ; 0.639             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1742                         ; ascal:ascal|avl_dw[54]                                                                                  ; 0.638             ;
; ascal:ascal|i_divcpt[1]                                                                               ; ascal:ascal|i_divcpt[4]                                                                                 ; 0.637             ;
; ascal:ascal|i_divcpt[0]                                                                               ; ascal:ascal|i_divcpt[4]                                                                                 ; 0.637             ;
; osd:hdmi_osd|bcnt[3]                                                                                  ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.630             ;
; osd:hdmi_osd|bcnt[9]                                                                                  ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.624             ;
; osd:hdmi_osd|bcnt[8]                                                                                  ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.624             ;
; ascal:ascal|o_hpix21.r[0]                                                                             ; ascal:ascal|o_hpix22.r[0]                                                                               ; 0.621             ;
; ascal:ascal|o_divstart                                                                                ; ascal:ascal|o_divcpt[0]                                                                                 ; 0.621             ;
; ascal:ascal|o_hpix21.r[5]                                                                             ; ascal:ascal|o_hpix22.r[5]                                                                               ; 0.620             ;
; ascal:ascal|o_hdivr[26]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.618             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1869                         ; ascal:ascal|avl_dw[71]                                                                                  ; 0.615             ;
; osd:hdmi_osd|bcnt[1]                                                                                  ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.607             ;
; ascal:ascal|o_hpix21.b[4]                                                                             ; ascal:ascal|o_hpix22.b[4]                                                                               ; 0.604             ;
; ascal:ascal|o_hpos_next[4]                                                                            ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.601             ;
; ascal:ascal|o_vpixm2.b[0]                                                                             ; ascal:ascal|o_vpixm3.b[0]                                                                               ; 0.600             ;
; osd:hdmi_osd|osd_vcnt[1]                                                                              ; osd:hdmi_osd|osd_pixel                                                                                  ; 0.599             ;
; ascal:ascal|o_vpix12.g[5]                                                                             ; ascal:ascal|o_vpix13.g[5]                                                                               ; 0.588             ;
; osd:hdmi_osd|osd_vcnt[0]                                                                              ; osd:hdmi_osd|osd_pixel                                                                                  ; 0.581             ;
; osd:hdmi_osd|bcnt[0]                                                                                  ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.579             ;
; ascal:ascal|poly_tdw[6]                                                                               ; ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_rim1:auto_generated|ram_block1a6~porta_datain_reg0     ; 0.572             ;
; ascal:ascal|o_hpos_next[0]                                                                            ; ascal:ascal|o_hpos_next[23]                                                                             ; 0.571             ;
; ascal:ascal|o_vdivr[26]                                                                               ; ascal:ascal|o_vdivr[34]                                                                                 ; 0.566             ;
; ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|cntr_shf:cntr1|counter_reg_bit[2] ; ascal:ascal|altshift_taps:o_pe0_rtl_0|shift_taps_suu:auto_generated|dffe3a[1]                           ; 0.562             ;
; ascal:ascal|o_ad[2]                                                                                   ; ascal:ascal|o_adturn                                                                                    ; 0.561             ;
; ascal:ascal|o_divcpt[0]                                                                               ; ascal:ascal|o_divcpt[2]                                                                                 ; 0.561             ;
; ascal:ascal|o_hdivr[31]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.560             ;
; ascal:ascal|o_hdivr[29]                                                                               ; ascal:ascal|o_hdivr[34]                                                                                 ; 0.559             ;
; ascal:ascal|o_dshi[1]                                                                                 ; ascal:ascal|o_readlev[1]                                                                                ; 0.558             ;
+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "ORAO"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "emu:emu|orao_hw:hw|orao_rom:rom|altsyncram:altsyncram_component|altsyncram_b2a2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 3 fanout uses global clock CLKCTRL_G10
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0 with 772 fanout uses global clock CLKCTRL_G9
    Info (11162): pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 2485 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): FPGA_CLK3_50~inputCLKENA0 with 3613 fanout uses global clock CLKCTRL_G11
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 756 fanout uses global clock CLKCTRL_G4
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 57 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'sys/sys_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 512 -multiply_by 4563 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332054): Assignment set_clock_groups is accepted but has some problems at sys_top.sdc(31): Argument -group with value [get_clocks { *|pll|pll_inst|altera_pll_i|general[*].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/Orao_MiSTer/sys/sys_top.sdc Line: 31
    Info (332050): set_clock_groups -asynchronous \
   -group [get_clocks { *|pll|pll_inst|altera_pll_i|general[*].gpll~PLL_OUTPUT_COUNTER|divclk}] \
   -group [get_clocks { pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}] \
   -group [get_clocks { *|h2f_user0_clk}] \
   -group [get_clocks { FPGA_CLK1_50 FPGA_CLK2_50 FPGA_CLK3_50}] File: F:/Orao_MiSTer/sys/sys_top.sdc Line: 31
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_4498
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_7
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1875
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_2
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    6.732     HDMI_CLK
    Info (332111):    6.732 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    2.244 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   10.000 sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 738 registers into blocks of type DSP block
    Extra Info (176218): Packed 27 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 231 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 26.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:27
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 27 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin VGA_HS has a permanently enabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 38
    Info (169065): Pin VGA_EN has a permanently enabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 43
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 57
    Info (169065): Pin SDIO_DAT[0] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 108
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 59
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 61
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 65
    Info (169065): Pin SDRAM_DQ[0] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[1] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[2] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[3] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[4] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[5] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[6] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[7] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[8] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[9] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[10] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[11] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[12] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[13] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[14] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDRAM_DQ[15] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 88
    Info (169065): Pin SDIO_DAT[1] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 108
    Info (169065): Pin SDIO_DAT[2] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 108
    Info (169065): Pin SDIO_DAT[3] has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 108
    Info (169065): Pin SDIO_CMD has a permanently disabled output enable File: F:/Orao_MiSTer/sys/sys_top.v Line: 109
Info (144001): Generated suppressed messages file F:/Orao_MiSTer/output_files/ORAO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 7492 megabytes
    Info: Processing ended: Thu Jan 09 07:11:32 2020
    Info: Elapsed time: 00:03:29
    Info: Total CPU time (on all processors): 00:10:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Orao_MiSTer/output_files/ORAO.fit.smsg.


