lazy tlb

tss与pcb的关系

当任务上下文切换的时候，gdtr与idtr等寄存器都是存的线性地址，如何保证对应的页表缓存不被换出，因为就算tlb中有gblobal的标记，一样
难保cache中的被换出，cache似乎没有这种tag

接上面，上下文切换时候的具体场景分析

tlb与cache是如何协作的
	tlb是加速地址转换的 也就是一个地址落到哪一页，快速的把这个页的基地址找出来 cache是加速内存访问的，也就是页表的查询与数据访问都要经过cache。那tlb里有tag来防止一些共用数据在进程切换的时候被刷新，那cache有没有类似功能