// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module DelayReg(
  input         clock,
  input         reset,
  input         i_valid,
  input         i_skip,
  input         i_isRVC,
  input         i_rfwen,
  input         i_fpwen,
  input         i_vecwen,
  input         i_v0wen,
  input  [8:0]  i_wpdest,
  input  [7:0]  i_wdest,
  input  [8:0]  i_otherwpdest_0,
  input  [8:0]  i_otherwpdest_1,
  input  [8:0]  i_otherwpdest_2,
  input  [8:0]  i_otherwpdest_3,
  input  [8:0]  i_otherwpdest_4,
  input  [8:0]  i_otherwpdest_5,
  input  [8:0]  i_otherwpdest_6,
  input  [8:0]  i_otherwpdest_7,
  input  [8:0]  i_otherwpdest_8,
  input  [8:0]  i_otherwpdest_9,
  input  [8:0]  i_otherwpdest_10,
  input  [8:0]  i_otherwpdest_11,
  input  [8:0]  i_otherwpdest_12,
  input  [8:0]  i_otherwpdest_13,
  input  [8:0]  i_otherwpdest_14,
  input  [8:0]  i_otherwpdest_15,
  input  [63:0] i_pc,
  input  [31:0] i_instr,
  input  [9:0]  i_robIdx,
  input  [6:0]  i_lqIdx,
  input  [6:0]  i_sqIdx,
  input         i_isLoad,
  input         i_isStore,
  input  [7:0]  i_nFused,
  input  [7:0]  i_special,
  input  [7:0]  i_coreid,
  input  [7:0]  i_index,
  output        o_valid,
  output        o_skip,
  output        o_isRVC,
  output        o_rfwen,
  output        o_fpwen,
  output        o_vecwen,
  output        o_v0wen,
  output [8:0]  o_wpdest,
  output [7:0]  o_wdest,
  output [8:0]  o_otherwpdest_0,
  output [8:0]  o_otherwpdest_1,
  output [8:0]  o_otherwpdest_2,
  output [8:0]  o_otherwpdest_3,
  output [8:0]  o_otherwpdest_4,
  output [8:0]  o_otherwpdest_5,
  output [8:0]  o_otherwpdest_6,
  output [8:0]  o_otherwpdest_7,
  output [8:0]  o_otherwpdest_8,
  output [8:0]  o_otherwpdest_9,
  output [8:0]  o_otherwpdest_10,
  output [8:0]  o_otherwpdest_11,
  output [8:0]  o_otherwpdest_12,
  output [8:0]  o_otherwpdest_13,
  output [8:0]  o_otherwpdest_14,
  output [8:0]  o_otherwpdest_15,
  output [63:0] o_pc,
  output [31:0] o_instr,
  output [9:0]  o_robIdx,
  output [6:0]  o_lqIdx,
  output [6:0]  o_sqIdx,
  output        o_isLoad,
  output        o_isStore,
  output [7:0]  o_nFused,
  output [7:0]  o_special,
  output [7:0]  o_coreid,
  output [7:0]  o_index,
  input         enable
);

  reg        r_1_valid;
  reg        r_1_skip;
  reg        r_1_isRVC;
  reg        r_1_rfwen;
  reg        r_1_fpwen;
  reg        r_1_vecwen;
  reg        r_1_v0wen;
  reg [8:0]  r_1_wpdest;
  reg [7:0]  r_1_wdest;
  reg [8:0]  r_1_otherwpdest_0;
  reg [8:0]  r_1_otherwpdest_1;
  reg [8:0]  r_1_otherwpdest_2;
  reg [8:0]  r_1_otherwpdest_3;
  reg [8:0]  r_1_otherwpdest_4;
  reg [8:0]  r_1_otherwpdest_5;
  reg [8:0]  r_1_otherwpdest_6;
  reg [8:0]  r_1_otherwpdest_7;
  reg [8:0]  r_1_otherwpdest_8;
  reg [8:0]  r_1_otherwpdest_9;
  reg [8:0]  r_1_otherwpdest_10;
  reg [8:0]  r_1_otherwpdest_11;
  reg [8:0]  r_1_otherwpdest_12;
  reg [8:0]  r_1_otherwpdest_13;
  reg [8:0]  r_1_otherwpdest_14;
  reg [8:0]  r_1_otherwpdest_15;
  reg [63:0] r_1_pc;
  reg [31:0] r_1_instr;
  reg [9:0]  r_1_robIdx;
  reg [6:0]  r_1_lqIdx;
  reg [6:0]  r_1_sqIdx;
  reg        r_1_isLoad;
  reg        r_1_isStore;
  reg [7:0]  r_1_nFused;
  reg [7:0]  r_1_special;
  reg [7:0]  r_1_coreid;
  reg [7:0]  r_1_index;
  reg        r_2_valid;
  reg        r_2_skip;
  reg        r_2_isRVC;
  reg        r_2_rfwen;
  reg        r_2_fpwen;
  reg        r_2_vecwen;
  reg        r_2_v0wen;
  reg [8:0]  r_2_wpdest;
  reg [7:0]  r_2_wdest;
  reg [8:0]  r_2_otherwpdest_0;
  reg [8:0]  r_2_otherwpdest_1;
  reg [8:0]  r_2_otherwpdest_2;
  reg [8:0]  r_2_otherwpdest_3;
  reg [8:0]  r_2_otherwpdest_4;
  reg [8:0]  r_2_otherwpdest_5;
  reg [8:0]  r_2_otherwpdest_6;
  reg [8:0]  r_2_otherwpdest_7;
  reg [8:0]  r_2_otherwpdest_8;
  reg [8:0]  r_2_otherwpdest_9;
  reg [8:0]  r_2_otherwpdest_10;
  reg [8:0]  r_2_otherwpdest_11;
  reg [8:0]  r_2_otherwpdest_12;
  reg [8:0]  r_2_otherwpdest_13;
  reg [8:0]  r_2_otherwpdest_14;
  reg [8:0]  r_2_otherwpdest_15;
  reg [63:0] r_2_pc;
  reg [31:0] r_2_instr;
  reg [9:0]  r_2_robIdx;
  reg [6:0]  r_2_lqIdx;
  reg [6:0]  r_2_sqIdx;
  reg        r_2_isLoad;
  reg        r_2_isStore;
  reg [7:0]  r_2_nFused;
  reg [7:0]  r_2_special;
  reg [7:0]  r_2_coreid;
  reg [7:0]  r_2_index;
  reg        r_3_valid;
  reg        r_3_skip;
  reg        r_3_isRVC;
  reg        r_3_rfwen;
  reg        r_3_fpwen;
  reg        r_3_vecwen;
  reg        r_3_v0wen;
  reg [8:0]  r_3_wpdest;
  reg [7:0]  r_3_wdest;
  reg [8:0]  r_3_otherwpdest_0;
  reg [8:0]  r_3_otherwpdest_1;
  reg [8:0]  r_3_otherwpdest_2;
  reg [8:0]  r_3_otherwpdest_3;
  reg [8:0]  r_3_otherwpdest_4;
  reg [8:0]  r_3_otherwpdest_5;
  reg [8:0]  r_3_otherwpdest_6;
  reg [8:0]  r_3_otherwpdest_7;
  reg [8:0]  r_3_otherwpdest_8;
  reg [8:0]  r_3_otherwpdest_9;
  reg [8:0]  r_3_otherwpdest_10;
  reg [8:0]  r_3_otherwpdest_11;
  reg [8:0]  r_3_otherwpdest_12;
  reg [8:0]  r_3_otherwpdest_13;
  reg [8:0]  r_3_otherwpdest_14;
  reg [8:0]  r_3_otherwpdest_15;
  reg [63:0] r_3_pc;
  reg [31:0] r_3_instr;
  reg [9:0]  r_3_robIdx;
  reg [6:0]  r_3_lqIdx;
  reg [6:0]  r_3_sqIdx;
  reg        r_3_isLoad;
  reg        r_3_isStore;
  reg [7:0]  r_3_nFused;
  reg [7:0]  r_3_special;
  reg [7:0]  r_3_coreid;
  reg [7:0]  r_3_index;
  always @(posedge clock) begin
    if (reset) begin
      r_1_valid <= 1'h0;
      r_1_skip <= 1'h0;
      r_1_isRVC <= 1'h0;
      r_1_rfwen <= 1'h0;
      r_1_fpwen <= 1'h0;
      r_1_vecwen <= 1'h0;
      r_1_v0wen <= 1'h0;
      r_1_wpdest <= 9'h0;
      r_1_wdest <= 8'h0;
      r_1_otherwpdest_0 <= 9'h0;
      r_1_otherwpdest_1 <= 9'h0;
      r_1_otherwpdest_2 <= 9'h0;
      r_1_otherwpdest_3 <= 9'h0;
      r_1_otherwpdest_4 <= 9'h0;
      r_1_otherwpdest_5 <= 9'h0;
      r_1_otherwpdest_6 <= 9'h0;
      r_1_otherwpdest_7 <= 9'h0;
      r_1_otherwpdest_8 <= 9'h0;
      r_1_otherwpdest_9 <= 9'h0;
      r_1_otherwpdest_10 <= 9'h0;
      r_1_otherwpdest_11 <= 9'h0;
      r_1_otherwpdest_12 <= 9'h0;
      r_1_otherwpdest_13 <= 9'h0;
      r_1_otherwpdest_14 <= 9'h0;
      r_1_otherwpdest_15 <= 9'h0;
      r_1_pc <= 64'h0;
      r_1_instr <= 32'h0;
      r_1_robIdx <= 10'h0;
      r_1_lqIdx <= 7'h0;
      r_1_sqIdx <= 7'h0;
      r_1_isLoad <= 1'h0;
      r_1_isStore <= 1'h0;
      r_1_nFused <= 8'h0;
      r_1_special <= 8'h0;
      r_1_coreid <= 8'h0;
      r_1_index <= 8'h0;
      r_2_valid <= 1'h0;
      r_2_skip <= 1'h0;
      r_2_isRVC <= 1'h0;
      r_2_rfwen <= 1'h0;
      r_2_fpwen <= 1'h0;
      r_2_vecwen <= 1'h0;
      r_2_v0wen <= 1'h0;
      r_2_wpdest <= 9'h0;
      r_2_wdest <= 8'h0;
      r_2_otherwpdest_0 <= 9'h0;
      r_2_otherwpdest_1 <= 9'h0;
      r_2_otherwpdest_2 <= 9'h0;
      r_2_otherwpdest_3 <= 9'h0;
      r_2_otherwpdest_4 <= 9'h0;
      r_2_otherwpdest_5 <= 9'h0;
      r_2_otherwpdest_6 <= 9'h0;
      r_2_otherwpdest_7 <= 9'h0;
      r_2_otherwpdest_8 <= 9'h0;
      r_2_otherwpdest_9 <= 9'h0;
      r_2_otherwpdest_10 <= 9'h0;
      r_2_otherwpdest_11 <= 9'h0;
      r_2_otherwpdest_12 <= 9'h0;
      r_2_otherwpdest_13 <= 9'h0;
      r_2_otherwpdest_14 <= 9'h0;
      r_2_otherwpdest_15 <= 9'h0;
      r_2_pc <= 64'h0;
      r_2_instr <= 32'h0;
      r_2_robIdx <= 10'h0;
      r_2_lqIdx <= 7'h0;
      r_2_sqIdx <= 7'h0;
      r_2_isLoad <= 1'h0;
      r_2_isStore <= 1'h0;
      r_2_nFused <= 8'h0;
      r_2_special <= 8'h0;
      r_2_coreid <= 8'h0;
      r_2_index <= 8'h0;
      r_3_valid <= 1'h0;
      r_3_skip <= 1'h0;
      r_3_isRVC <= 1'h0;
      r_3_rfwen <= 1'h0;
      r_3_fpwen <= 1'h0;
      r_3_vecwen <= 1'h0;
      r_3_v0wen <= 1'h0;
      r_3_wpdest <= 9'h0;
      r_3_wdest <= 8'h0;
      r_3_otherwpdest_0 <= 9'h0;
      r_3_otherwpdest_1 <= 9'h0;
      r_3_otherwpdest_2 <= 9'h0;
      r_3_otherwpdest_3 <= 9'h0;
      r_3_otherwpdest_4 <= 9'h0;
      r_3_otherwpdest_5 <= 9'h0;
      r_3_otherwpdest_6 <= 9'h0;
      r_3_otherwpdest_7 <= 9'h0;
      r_3_otherwpdest_8 <= 9'h0;
      r_3_otherwpdest_9 <= 9'h0;
      r_3_otherwpdest_10 <= 9'h0;
      r_3_otherwpdest_11 <= 9'h0;
      r_3_otherwpdest_12 <= 9'h0;
      r_3_otherwpdest_13 <= 9'h0;
      r_3_otherwpdest_14 <= 9'h0;
      r_3_otherwpdest_15 <= 9'h0;
      r_3_pc <= 64'h0;
      r_3_instr <= 32'h0;
      r_3_robIdx <= 10'h0;
      r_3_lqIdx <= 7'h0;
      r_3_sqIdx <= 7'h0;
      r_3_isLoad <= 1'h0;
      r_3_isStore <= 1'h0;
      r_3_nFused <= 8'h0;
      r_3_special <= 8'h0;
      r_3_coreid <= 8'h0;
      r_3_index <= 8'h0;
    end
    else if (enable) begin
      r_1_valid <= i_valid;
      r_1_skip <= i_skip;
      r_1_isRVC <= i_isRVC;
      r_1_rfwen <= i_rfwen;
      r_1_fpwen <= i_fpwen;
      r_1_vecwen <= i_vecwen;
      r_1_v0wen <= i_v0wen;
      r_1_wpdest <= i_wpdest;
      r_1_wdest <= i_wdest;
      r_1_otherwpdest_0 <= i_otherwpdest_0;
      r_1_otherwpdest_1 <= i_otherwpdest_1;
      r_1_otherwpdest_2 <= i_otherwpdest_2;
      r_1_otherwpdest_3 <= i_otherwpdest_3;
      r_1_otherwpdest_4 <= i_otherwpdest_4;
      r_1_otherwpdest_5 <= i_otherwpdest_5;
      r_1_otherwpdest_6 <= i_otherwpdest_6;
      r_1_otherwpdest_7 <= i_otherwpdest_7;
      r_1_otherwpdest_8 <= i_otherwpdest_8;
      r_1_otherwpdest_9 <= i_otherwpdest_9;
      r_1_otherwpdest_10 <= i_otherwpdest_10;
      r_1_otherwpdest_11 <= i_otherwpdest_11;
      r_1_otherwpdest_12 <= i_otherwpdest_12;
      r_1_otherwpdest_13 <= i_otherwpdest_13;
      r_1_otherwpdest_14 <= i_otherwpdest_14;
      r_1_otherwpdest_15 <= i_otherwpdest_15;
      r_1_pc <= i_pc;
      r_1_instr <= i_instr;
      r_1_robIdx <= i_robIdx;
      r_1_lqIdx <= i_lqIdx;
      r_1_sqIdx <= i_sqIdx;
      r_1_isLoad <= i_isLoad;
      r_1_isStore <= i_isStore;
      r_1_nFused <= i_nFused;
      r_1_special <= i_special;
      r_1_coreid <= i_coreid;
      r_1_index <= i_index;
      r_2_valid <= r_1_valid;
      r_2_skip <= r_1_skip;
      r_2_isRVC <= r_1_isRVC;
      r_2_rfwen <= r_1_rfwen;
      r_2_fpwen <= r_1_fpwen;
      r_2_vecwen <= r_1_vecwen;
      r_2_v0wen <= r_1_v0wen;
      r_2_wpdest <= r_1_wpdest;
      r_2_wdest <= r_1_wdest;
      r_2_otherwpdest_0 <= r_1_otherwpdest_0;
      r_2_otherwpdest_1 <= r_1_otherwpdest_1;
      r_2_otherwpdest_2 <= r_1_otherwpdest_2;
      r_2_otherwpdest_3 <= r_1_otherwpdest_3;
      r_2_otherwpdest_4 <= r_1_otherwpdest_4;
      r_2_otherwpdest_5 <= r_1_otherwpdest_5;
      r_2_otherwpdest_6 <= r_1_otherwpdest_6;
      r_2_otherwpdest_7 <= r_1_otherwpdest_7;
      r_2_otherwpdest_8 <= r_1_otherwpdest_8;
      r_2_otherwpdest_9 <= r_1_otherwpdest_9;
      r_2_otherwpdest_10 <= r_1_otherwpdest_10;
      r_2_otherwpdest_11 <= r_1_otherwpdest_11;
      r_2_otherwpdest_12 <= r_1_otherwpdest_12;
      r_2_otherwpdest_13 <= r_1_otherwpdest_13;
      r_2_otherwpdest_14 <= r_1_otherwpdest_14;
      r_2_otherwpdest_15 <= r_1_otherwpdest_15;
      r_2_pc <= r_1_pc;
      r_2_instr <= r_1_instr;
      r_2_robIdx <= r_1_robIdx;
      r_2_lqIdx <= r_1_lqIdx;
      r_2_sqIdx <= r_1_sqIdx;
      r_2_isLoad <= r_1_isLoad;
      r_2_isStore <= r_1_isStore;
      r_2_nFused <= r_1_nFused;
      r_2_special <= r_1_special;
      r_2_coreid <= r_1_coreid;
      r_2_index <= r_1_index;
      r_3_valid <= r_2_valid;
      r_3_skip <= r_2_skip;
      r_3_isRVC <= r_2_isRVC;
      r_3_rfwen <= r_2_rfwen;
      r_3_fpwen <= r_2_fpwen;
      r_3_vecwen <= r_2_vecwen;
      r_3_v0wen <= r_2_v0wen;
      r_3_wpdest <= r_2_wpdest;
      r_3_wdest <= r_2_wdest;
      r_3_otherwpdest_0 <= r_2_otherwpdest_0;
      r_3_otherwpdest_1 <= r_2_otherwpdest_1;
      r_3_otherwpdest_2 <= r_2_otherwpdest_2;
      r_3_otherwpdest_3 <= r_2_otherwpdest_3;
      r_3_otherwpdest_4 <= r_2_otherwpdest_4;
      r_3_otherwpdest_5 <= r_2_otherwpdest_5;
      r_3_otherwpdest_6 <= r_2_otherwpdest_6;
      r_3_otherwpdest_7 <= r_2_otherwpdest_7;
      r_3_otherwpdest_8 <= r_2_otherwpdest_8;
      r_3_otherwpdest_9 <= r_2_otherwpdest_9;
      r_3_otherwpdest_10 <= r_2_otherwpdest_10;
      r_3_otherwpdest_11 <= r_2_otherwpdest_11;
      r_3_otherwpdest_12 <= r_2_otherwpdest_12;
      r_3_otherwpdest_13 <= r_2_otherwpdest_13;
      r_3_otherwpdest_14 <= r_2_otherwpdest_14;
      r_3_otherwpdest_15 <= r_2_otherwpdest_15;
      r_3_pc <= r_2_pc;
      r_3_instr <= r_2_instr;
      r_3_robIdx <= r_2_robIdx;
      r_3_lqIdx <= r_2_lqIdx;
      r_3_sqIdx <= r_2_sqIdx;
      r_3_isLoad <= r_2_isLoad;
      r_3_isStore <= r_2_isStore;
      r_3_nFused <= r_2_nFused;
      r_3_special <= r_2_special;
      r_3_coreid <= r_2_coreid;
      r_3_index <= r_2_index;
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:30];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [4:0] i = 5'h0; i < 5'h1F; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        r_1_valid = _RANDOM[5'h0][0];
        r_1_skip = _RANDOM[5'h0][1];
        r_1_isRVC = _RANDOM[5'h0][2];
        r_1_rfwen = _RANDOM[5'h0][3];
        r_1_fpwen = _RANDOM[5'h0][4];
        r_1_vecwen = _RANDOM[5'h0][5];
        r_1_v0wen = _RANDOM[5'h0][6];
        r_1_wpdest = _RANDOM[5'h0][15:7];
        r_1_wdest = _RANDOM[5'h0][23:16];
        r_1_otherwpdest_0 = {_RANDOM[5'h0][31:24], _RANDOM[5'h1][0]};
        r_1_otherwpdest_1 = _RANDOM[5'h1][9:1];
        r_1_otherwpdest_2 = _RANDOM[5'h1][18:10];
        r_1_otherwpdest_3 = _RANDOM[5'h1][27:19];
        r_1_otherwpdest_4 = {_RANDOM[5'h1][31:28], _RANDOM[5'h2][4:0]};
        r_1_otherwpdest_5 = _RANDOM[5'h2][13:5];
        r_1_otherwpdest_6 = _RANDOM[5'h2][22:14];
        r_1_otherwpdest_7 = _RANDOM[5'h2][31:23];
        r_1_otherwpdest_8 = _RANDOM[5'h3][8:0];
        r_1_otherwpdest_9 = _RANDOM[5'h3][17:9];
        r_1_otherwpdest_10 = _RANDOM[5'h3][26:18];
        r_1_otherwpdest_11 = {_RANDOM[5'h3][31:27], _RANDOM[5'h4][3:0]};
        r_1_otherwpdest_12 = _RANDOM[5'h4][12:4];
        r_1_otherwpdest_13 = _RANDOM[5'h4][21:13];
        r_1_otherwpdest_14 = _RANDOM[5'h4][30:22];
        r_1_otherwpdest_15 = {_RANDOM[5'h4][31], _RANDOM[5'h5][7:0]};
        r_1_pc = {_RANDOM[5'h5][31:8], _RANDOM[5'h6], _RANDOM[5'h7][7:0]};
        r_1_instr = {_RANDOM[5'h7][31:8], _RANDOM[5'h8][7:0]};
        r_1_robIdx = _RANDOM[5'h8][17:8];
        r_1_lqIdx = _RANDOM[5'h8][24:18];
        r_1_sqIdx = _RANDOM[5'h8][31:25];
        r_1_isLoad = _RANDOM[5'h9][0];
        r_1_isStore = _RANDOM[5'h9][1];
        r_1_nFused = _RANDOM[5'h9][9:2];
        r_1_special = _RANDOM[5'h9][17:10];
        r_1_coreid = _RANDOM[5'h9][25:18];
        r_1_index = {_RANDOM[5'h9][31:26], _RANDOM[5'hA][1:0]};
        r_2_valid = _RANDOM[5'hA][2];
        r_2_skip = _RANDOM[5'hA][3];
        r_2_isRVC = _RANDOM[5'hA][4];
        r_2_rfwen = _RANDOM[5'hA][5];
        r_2_fpwen = _RANDOM[5'hA][6];
        r_2_vecwen = _RANDOM[5'hA][7];
        r_2_v0wen = _RANDOM[5'hA][8];
        r_2_wpdest = _RANDOM[5'hA][17:9];
        r_2_wdest = _RANDOM[5'hA][25:18];
        r_2_otherwpdest_0 = {_RANDOM[5'hA][31:26], _RANDOM[5'hB][2:0]};
        r_2_otherwpdest_1 = _RANDOM[5'hB][11:3];
        r_2_otherwpdest_2 = _RANDOM[5'hB][20:12];
        r_2_otherwpdest_3 = _RANDOM[5'hB][29:21];
        r_2_otherwpdest_4 = {_RANDOM[5'hB][31:30], _RANDOM[5'hC][6:0]};
        r_2_otherwpdest_5 = _RANDOM[5'hC][15:7];
        r_2_otherwpdest_6 = _RANDOM[5'hC][24:16];
        r_2_otherwpdest_7 = {_RANDOM[5'hC][31:25], _RANDOM[5'hD][1:0]};
        r_2_otherwpdest_8 = _RANDOM[5'hD][10:2];
        r_2_otherwpdest_9 = _RANDOM[5'hD][19:11];
        r_2_otherwpdest_10 = _RANDOM[5'hD][28:20];
        r_2_otherwpdest_11 = {_RANDOM[5'hD][31:29], _RANDOM[5'hE][5:0]};
        r_2_otherwpdest_12 = _RANDOM[5'hE][14:6];
        r_2_otherwpdest_13 = _RANDOM[5'hE][23:15];
        r_2_otherwpdest_14 = {_RANDOM[5'hE][31:24], _RANDOM[5'hF][0]};
        r_2_otherwpdest_15 = _RANDOM[5'hF][9:1];
        r_2_pc = {_RANDOM[5'hF][31:10], _RANDOM[5'h10], _RANDOM[5'h11][9:0]};
        r_2_instr = {_RANDOM[5'h11][31:10], _RANDOM[5'h12][9:0]};
        r_2_robIdx = _RANDOM[5'h12][19:10];
        r_2_lqIdx = _RANDOM[5'h12][26:20];
        r_2_sqIdx = {_RANDOM[5'h12][31:27], _RANDOM[5'h13][1:0]};
        r_2_isLoad = _RANDOM[5'h13][2];
        r_2_isStore = _RANDOM[5'h13][3];
        r_2_nFused = _RANDOM[5'h13][11:4];
        r_2_special = _RANDOM[5'h13][19:12];
        r_2_coreid = _RANDOM[5'h13][27:20];
        r_2_index = {_RANDOM[5'h13][31:28], _RANDOM[5'h14][3:0]};
        r_3_valid = _RANDOM[5'h14][4];
        r_3_skip = _RANDOM[5'h14][5];
        r_3_isRVC = _RANDOM[5'h14][6];
        r_3_rfwen = _RANDOM[5'h14][7];
        r_3_fpwen = _RANDOM[5'h14][8];
        r_3_vecwen = _RANDOM[5'h14][9];
        r_3_v0wen = _RANDOM[5'h14][10];
        r_3_wpdest = _RANDOM[5'h14][19:11];
        r_3_wdest = _RANDOM[5'h14][27:20];
        r_3_otherwpdest_0 = {_RANDOM[5'h14][31:28], _RANDOM[5'h15][4:0]};
        r_3_otherwpdest_1 = _RANDOM[5'h15][13:5];
        r_3_otherwpdest_2 = _RANDOM[5'h15][22:14];
        r_3_otherwpdest_3 = _RANDOM[5'h15][31:23];
        r_3_otherwpdest_4 = _RANDOM[5'h16][8:0];
        r_3_otherwpdest_5 = _RANDOM[5'h16][17:9];
        r_3_otherwpdest_6 = _RANDOM[5'h16][26:18];
        r_3_otherwpdest_7 = {_RANDOM[5'h16][31:27], _RANDOM[5'h17][3:0]};
        r_3_otherwpdest_8 = _RANDOM[5'h17][12:4];
        r_3_otherwpdest_9 = _RANDOM[5'h17][21:13];
        r_3_otherwpdest_10 = _RANDOM[5'h17][30:22];
        r_3_otherwpdest_11 = {_RANDOM[5'h17][31], _RANDOM[5'h18][7:0]};
        r_3_otherwpdest_12 = _RANDOM[5'h18][16:8];
        r_3_otherwpdest_13 = _RANDOM[5'h18][25:17];
        r_3_otherwpdest_14 = {_RANDOM[5'h18][31:26], _RANDOM[5'h19][2:0]};
        r_3_otherwpdest_15 = _RANDOM[5'h19][11:3];
        r_3_pc = {_RANDOM[5'h19][31:12], _RANDOM[5'h1A], _RANDOM[5'h1B][11:0]};
        r_3_instr = {_RANDOM[5'h1B][31:12], _RANDOM[5'h1C][11:0]};
        r_3_robIdx = _RANDOM[5'h1C][21:12];
        r_3_lqIdx = _RANDOM[5'h1C][28:22];
        r_3_sqIdx = {_RANDOM[5'h1C][31:29], _RANDOM[5'h1D][3:0]};
        r_3_isLoad = _RANDOM[5'h1D][4];
        r_3_isStore = _RANDOM[5'h1D][5];
        r_3_nFused = _RANDOM[5'h1D][13:6];
        r_3_special = _RANDOM[5'h1D][21:14];
        r_3_coreid = _RANDOM[5'h1D][29:22];
        r_3_index = {_RANDOM[5'h1D][31:30], _RANDOM[5'h1E][5:0]};
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign o_valid = r_3_valid;
  assign o_skip = r_3_skip;
  assign o_isRVC = r_3_isRVC;
  assign o_rfwen = r_3_rfwen;
  assign o_fpwen = r_3_fpwen;
  assign o_vecwen = r_3_vecwen;
  assign o_v0wen = r_3_v0wen;
  assign o_wpdest = r_3_wpdest;
  assign o_wdest = r_3_wdest;
  assign o_otherwpdest_0 = r_3_otherwpdest_0;
  assign o_otherwpdest_1 = r_3_otherwpdest_1;
  assign o_otherwpdest_2 = r_3_otherwpdest_2;
  assign o_otherwpdest_3 = r_3_otherwpdest_3;
  assign o_otherwpdest_4 = r_3_otherwpdest_4;
  assign o_otherwpdest_5 = r_3_otherwpdest_5;
  assign o_otherwpdest_6 = r_3_otherwpdest_6;
  assign o_otherwpdest_7 = r_3_otherwpdest_7;
  assign o_otherwpdest_8 = r_3_otherwpdest_8;
  assign o_otherwpdest_9 = r_3_otherwpdest_9;
  assign o_otherwpdest_10 = r_3_otherwpdest_10;
  assign o_otherwpdest_11 = r_3_otherwpdest_11;
  assign o_otherwpdest_12 = r_3_otherwpdest_12;
  assign o_otherwpdest_13 = r_3_otherwpdest_13;
  assign o_otherwpdest_14 = r_3_otherwpdest_14;
  assign o_otherwpdest_15 = r_3_otherwpdest_15;
  assign o_pc = r_3_pc;
  assign o_instr = r_3_instr;
  assign o_robIdx = r_3_robIdx;
  assign o_lqIdx = r_3_lqIdx;
  assign o_sqIdx = r_3_sqIdx;
  assign o_isLoad = r_3_isLoad;
  assign o_isStore = r_3_isStore;
  assign o_nFused = r_3_nFused;
  assign o_special = r_3_special;
  assign o_coreid = r_3_coreid;
  assign o_index = r_3_index;
endmodule

