<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/fpu_cnt_lead0_lvl1.v.html" target="file-frame">third_party/tests/utd-sv/fpu_cnt_lead0_lvl1.v</a>
time_elapsed: 0.004s
ram usage: 9540 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e fpu_cnt_lead0_lvl1 <a href="../../../../third_party/tests/utd-sv/fpu_cnt_lead0_lvl1.v.html" target="file-frame">third_party/tests/utd-sv/fpu_cnt_lead0_lvl1.v</a>
entity @fpu_cnt_lead0_lvl1 (i4$ %din) -&gt; (i1$ %din_3_0_eq_0, i1$ %din_3_2_eq_0, i1$ %lead0_4b_0) {
    %0 = const i1 0
    %din_3_0_eq_01 = sig i1 %0
    %din_3_2_eq_01 = sig i1 %0
    %lead0_4b_01 = sig i1 %0
    %din1 = prb i4$ %din
    %1 = exts i1, i4 %din1, 0, 1
    %2 = exts i1, i4 %din1, 1, 1
    %3 = or i1 %1, %2
    %4 = exts i1, i4 %din1, 2, 1
    %5 = or i1 %3, %4
    %6 = exts i1, i4 %din1, 3, 1
    %7 = or i1 %5, %6
    %8 = neq i1 %7, %0
    %9 = not i1 %8
    %10 = const time 0s 1e
    drv i1$ %din_3_0_eq_01, %9, %10
    %11 = exts i2, i4 %din1, 2, 2
    %12 = const i4 0
    %13 = inss i4 %12, i2 %11, 0, 2
    %14 = exts i2, i4 %13, 0, 2
    %15 = exts i1, i2 %14, 0, 1
    %16 = exts i1, i2 %14, 1, 1
    %17 = or i1 %15, %16
    %18 = neq i1 %17, %0
    %19 = not i1 %18
    drv i1$ %din_3_2_eq_01, %19, %10
    %din_3_2_eq_02 = prb i1$ %din_3_2_eq_01
    %20 = neq i1 %din_3_2_eq_02, %0
    %21 = not i1 %20
    %22 = neq i1 %21, %0
    %23 = inss i4 %12, i1 %6, 0, 1
    %24 = exts i1, i4 %23, 0, 1
    %25 = neq i1 %24, %0
    %26 = not i1 %25
    %27 = neq i1 %26, %0
    %28 = and i1 %22, %27
    %29 = neq i1 %28, %0
    %30 = exts i3, i4 %din1, 1, 3
    %31 = inss i4 %12, i3 %30, 0, 3
    %32 = exts i1, i4 %31, 0, 1
    %33 = neq i1 %32, %0
    %34 = not i1 %33
    %35 = neq i1 %34, %0
    %36 = and i1 %20, %35
    %37 = neq i1 %36, %0
    %38 = or i1 %29, %37
    drv i1$ %lead0_4b_01, %38, %10
    %39 = const time 0s
    drv i1$ %din_3_0_eq_0, %0, %39
    drv i1$ %din_3_2_eq_0, %0, %39
    drv i1$ %lead0_4b_0, %0, %39
    halt
}

</pre>
</body>