<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="facing" val="north"/>
      <a name="size" val="20"/>
    </tool>
    <tool name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool name="OR Gate">
      <a name="size" val="30"/>
    </tool>
    <tool name="XOR Gate">
      <a name="size" val="30"/>
    </tool>
    <tool name="XNOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#add4bit_skeleton.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(960,500)" to="(960,510)"/>
    <wire from="(790,160)" to="(790,360)"/>
    <wire from="(740,360)" to="(790,360)"/>
    <wire from="(570,360)" to="(630,360)"/>
    <wire from="(550,360)" to="(550,430)"/>
    <wire from="(680,330)" to="(740,330)"/>
    <wire from="(130,380)" to="(240,380)"/>
    <wire from="(270,350)" to="(270,370)"/>
    <wire from="(350,100)" to="(650,100)"/>
    <wire from="(680,350)" to="(720,350)"/>
    <wire from="(760,490)" to="(800,490)"/>
    <wire from="(750,160)" to="(790,160)"/>
    <wire from="(550,130)" to="(650,130)"/>
    <wire from="(750,250)" to="(1040,250)"/>
    <wire from="(240,360)" to="(240,380)"/>
    <wire from="(780,130)" to="(780,340)"/>
    <wire from="(860,500)" to="(860,520)"/>
    <wire from="(950,370)" to="(950,390)"/>
    <wire from="(210,400)" to="(250,400)"/>
    <wire from="(350,520)" to="(350,610)"/>
    <wire from="(350,340)" to="(350,430)"/>
    <wire from="(860,370)" to="(880,370)"/>
    <wire from="(570,190)" to="(570,360)"/>
    <wire from="(960,510)" to="(980,510)"/>
    <wire from="(550,360)" to="(570,360)"/>
    <wire from="(160,110)" to="(250,110)"/>
    <wire from="(350,610)" to="(380,610)"/>
    <wire from="(980,380)" to="(980,420)"/>
    <wire from="(350,430)" to="(380,430)"/>
    <wire from="(730,60)" to="(750,60)"/>
    <wire from="(350,250)" to="(380,250)"/>
    <wire from="(1040,250)" to="(1040,480)"/>
    <wire from="(750,130)" to="(780,130)"/>
    <wire from="(740,360)" to="(740,520)"/>
    <wire from="(910,490)" to="(940,490)"/>
    <wire from="(520,520)" to="(740,520)"/>
    <wire from="(840,480)" to="(870,480)"/>
    <wire from="(210,350)" to="(210,400)"/>
    <wire from="(270,370)" to="(280,370)"/>
    <wire from="(720,350)" to="(720,470)"/>
    <wire from="(760,490)" to="(760,610)"/>
    <wire from="(970,480)" to="(1040,480)"/>
    <wire from="(250,430)" to="(260,430)"/>
    <wire from="(230,90)" to="(240,90)"/>
    <wire from="(570,190)" to="(650,190)"/>
    <wire from="(140,350)" to="(210,350)"/>
    <wire from="(180,390)" to="(250,390)"/>
    <wire from="(560,160)" to="(560,340)"/>
    <wire from="(740,330)" to="(740,340)"/>
    <wire from="(960,370)" to="(960,380)"/>
    <wire from="(990,220)" to="(990,350)"/>
    <wire from="(550,250)" to="(550,320)"/>
    <wire from="(520,340)" to="(560,340)"/>
    <wire from="(740,340)" to="(780,340)"/>
    <wire from="(350,100)" to="(350,250)"/>
    <wire from="(180,390)" to="(180,410)"/>
    <wire from="(520,610)" to="(760,610)"/>
    <wire from="(860,370)" to="(860,390)"/>
    <wire from="(950,500)" to="(950,520)"/>
    <wire from="(750,220)" to="(990,220)"/>
    <wire from="(130,380)" to="(130,410)"/>
    <wire from="(250,400)" to="(250,430)"/>
    <wire from="(250,360)" to="(250,390)"/>
    <wire from="(350,430)" to="(350,520)"/>
    <wire from="(350,250)" to="(350,340)"/>
    <wire from="(860,500)" to="(880,500)"/>
    <wire from="(260,340)" to="(350,340)"/>
    <wire from="(960,380)" to="(980,380)"/>
    <wire from="(970,350)" to="(990,350)"/>
    <wire from="(350,520)" to="(380,520)"/>
    <wire from="(780,340)" to="(800,340)"/>
    <wire from="(350,340)" to="(380,340)"/>
    <wire from="(980,510)" to="(980,550)"/>
    <wire from="(280,100)" to="(300,100)"/>
    <wire from="(520,430)" to="(550,430)"/>
    <wire from="(520,250)" to="(550,250)"/>
    <wire from="(840,350)" to="(870,350)"/>
    <wire from="(560,160)" to="(650,160)"/>
    <wire from="(910,360)" to="(940,360)"/>
    <wire from="(210,350)" to="(230,350)"/>
    <wire from="(550,130)" to="(550,250)"/>
    <wire from="(260,350)" to="(270,350)"/>
    <wire from="(560,340)" to="(630,340)"/>
    <wire from="(550,320)" to="(630,320)"/>
    <wire from="(790,360)" to="(800,360)"/>
    <wire from="(720,470)" to="(800,470)"/>
    <comp lib="1" loc="(910,360)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="negate0" val="true"/>
    </comp>
    <comp lib="0" loc="(750,250)" name="Probe">
      <a name="radix" val="10unsigned"/>
      <a name="label" val="failed_cout"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(180,410)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="rst_async"/>
    </comp>
    <comp lib="6" loc="(557,536)" name="Text">
      <a name="text" val="expect_sum"/>
    </comp>
    <comp lib="0" loc="(650,190)" name="Probe">
      <a name="facing" val="west"/>
      <a name="label" val="carryIn"/>
    </comp>
    <comp lib="7" loc="(680,330)" name="TOP_add4bit"/>
    <comp lib="0" loc="(750,130)" name="Probe">
      <a name="label" val="Computed"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(980,420)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="rst_async"/>
    </comp>
    <comp lib="1" loc="(280,100)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="negate0" val="true"/>
    </comp>
    <comp lib="6" loc="(541,445)" name="Text">
      <a name="text" val="carryIn"/>
    </comp>
    <comp lib="0" loc="(650,100)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
      <a name="label" val="test number"/>
    </comp>
    <comp lib="6" loc="(529,356)" name="Text">
      <a name="text" val="B"/>
    </comp>
    <comp lib="4" loc="(520,340)" name="ROM">
      <a name="addrWidth" val="9"/>
      <a name="dataWidth" val="4"/>
      <a name="contents">addr/data: 9 4
16*0 16*1 16*2 16*3 16*4 16*5 16*6 16*7
16*8 16*9 16*a 16*b 16*c 16*d 16*e 16*f
16*0 16*1 16*2 16*3 16*4 16*5 16*6 16*7
16*8 16*9 16*a 16*b 16*c 16*d 16*e 16*f
</a>
    </comp>
    <comp lib="3" loc="(840,350)" name="Comparator">
      <a name="width" val="4"/>
    </comp>
    <comp lib="6" loc="(557,626)" name="Text">
      <a name="text" val="expect_cout"/>
    </comp>
    <comp lib="0" loc="(140,350)" name="Constant"/>
    <comp lib="0" loc="(730,60)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="rst_async"/>
    </comp>
    <comp lib="4" loc="(970,350)" name="Counter">
      <a name="width" val="11"/>
      <a name="max" val="0x7ff"/>
    </comp>
    <comp lib="0" loc="(950,520)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(980,550)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="rst_async"/>
    </comp>
    <comp lib="4" loc="(970,480)" name="Counter">
      <a name="width" val="11"/>
      <a name="max" val="0x7ff"/>
    </comp>
    <comp lib="4" loc="(520,520)" name="ROM">
      <a name="addrWidth" val="9"/>
      <a name="dataWidth" val="4"/>
      <a name="contents">addr/data: 9 4
0 1 2 3 4 5 6 7
8 9 a b c d e f
1 2 3 4 5 6 7 8
9 a b c d e f 0
2 3 4 5 6 7 8 9
a b c d e f 0 1
3 4 5 6 7 8 9 a
b c d e f 0 1 2
4 5 6 7 8 9 a b
c d e f 0 1 2 3
5 6 7 8 9 a b c
d e f 0 1 2 3 4
6 7 8 9 a b c d
e f 0 1 2 3 4 5
7 8 9 a b c d e
f 0 1 2 3 4 5 6
8 9 a b c d e f
0 1 2 3 4 5 6 7
9 a b c d e f 0
1 2 3 4 5 6 7 8
a b c d e f 0 1
2 3 4 5 6 7 8 9
b c d e f 0 1 2
3 4 5 6 7 8 9 a
c d e f 0 1 2 3
4 5 6 7 8 9 a b
d e f 0 1 2 3 4
5 6 7 8 9 a b c
e f 0 1 2 3 4 5
6 7 8 9 a b c d
f 0 1 2 3 4 5 6
7 8 9 a b c d e
1 2 3 4 5 6 7 8
9 a b c d e f 0
2 3 4 5 6 7 8 9
a b c d e f 0 1
3 4 5 6 7 8 9 a
b c d e f 0 1 2
4 5 6 7 8 9 a b
c d e f 0 1 2 3
5 6 7 8 9 a b c
d e f 0 1 2 3 4
6 7 8 9 a b c d
e f 0 1 2 3 4 5
7 8 9 a b c d e
f 0 1 2 3 4 5 6
8 9 a b c d e f
0 1 2 3 4 5 6 7
9 a b c d e f 0
1 2 3 4 5 6 7 8
a b c d e f 0 1
2 3 4 5 6 7 8 9
b c d e f 0 1 2
3 4 5 6 7 8 9 a
c d e f 0 1 2 3
4 5 6 7 8 9 a b
d e f 0 1 2 3 4
5 6 7 8 9 a b c
e f 0 1 2 3 4 5
6 7 8 9 a b c d
f 0 1 2 3 4 5 6
7 8 9 a b c d e
0 1 2 3 4 5 6 7
8 9 a b c d e f
</a>
    </comp>
    <comp lib="0" loc="(300,100)" name="Tunnel">
      <a name="label" val="clk"/>
    </comp>
    <comp lib="6" loc="(755,331)" name="Text">
      <a name="text" val="sum"/>
    </comp>
    <comp lib="0" loc="(230,90)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="clk_gate"/>
    </comp>
    <comp lib="0" loc="(950,390)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(860,520)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="op_fin"/>
    </comp>
    <comp lib="4" loc="(520,250)" name="ROM">
      <a name="addrWidth" val="9"/>
      <a name="dataWidth" val="4"/>
      <a name="contents">addr/data: 9 4
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
0 1 2 3 4 5 6 7
8 9 a b c d e f
</a>
    </comp>
    <comp lib="4" loc="(520,430)" name="ROM">
      <a name="addrWidth" val="9"/>
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 9 1
256*0 256*1
</a>
    </comp>
    <comp lib="4" loc="(520,610)" name="ROM">
      <a name="addrWidth" val="9"/>
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 9 1
31*0 1 14*0 1 1 13*0 1 1
1 12*0 4*1 11*0 5*1 10*0 6*1 9*0
7*1 8*0 8*1 7*0 9*1 6*0 10*1 5*0
11*1 4*0 12*1 0 0 0 13*1 0
0 14*1 0 15*1 15*0 1 14*0 1
1 13*0 1 1 1 12*0 4*1 11*0
5*1 10*0 6*1 9*0 7*1 8*0 8*1 7*0
9*1 6*0 10*1 5*0 11*1 4*0 12*1 0
0 0 13*1 0 0 14*1 0 31*1
</a>
    </comp>
    <comp lib="3" loc="(840,480)" name="Comparator">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(280,370)" name="Tunnel">
      <a name="label" val="clk_gate"/>
    </comp>
    <comp lib="0" loc="(160,110)" name="Clock">
      <a name="label" val="clk"/>
    </comp>
    <comp lib="1" loc="(910,490)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="negate0" val="true"/>
    </comp>
    <comp lib="0" loc="(750,220)" name="Probe">
      <a name="radix" val="10unsigned"/>
      <a name="label" val="failed_sum"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(750,60)" name="Tunnel">
      <a name="label" val="rst_async"/>
    </comp>
    <comp lib="0" loc="(650,130)" name="Probe">
      <a name="facing" val="west"/>
      <a name="label" val="inA"/>
    </comp>
    <comp lib="4" loc="(260,340)" name="Counter">
      <a name="width" val="9"/>
      <a name="max" val="0x1ff"/>
      <a name="ongoal" val="stay"/>
    </comp>
    <comp lib="0" loc="(750,160)" name="Probe">
      <a name="label" val="Expected"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(650,160)" name="Probe">
      <a name="facing" val="west"/>
      <a name="label" val="inB"/>
    </comp>
    <comp lib="0" loc="(860,390)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="op_fin"/>
    </comp>
    <comp lib="0" loc="(260,430)" name="Tunnel">
      <a name="label" val="op_fin"/>
    </comp>
    <comp lib="6" loc="(528,267)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="0" loc="(130,410)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
  </circuit>
</project>
