{"Source Block": ["hdl/library/common/up_axi.v@160:189@HdlStmProcess", "\n  // read channel interface\n\n  assign up_axi_rresp = 2'd0;\n\n  always @(negedge up_rstn or posedge up_clk) begin\n    if (up_rstn == 1'b0) begin\n      up_axi_arready <= 'd0;\n      up_axi_rvalid <= 'd0;\n      up_axi_rdata <= 'd0;\n    end else begin\n      if (up_axi_arready == 1'b1) begin\n        up_axi_arready <= 1'b0;\n      end else if (up_rack_s == 1'b1) begin\n        up_axi_arready <= 1'b1;\n      end\n      if ((up_axi_rready == 1'b1) && (up_axi_rvalid == 1'b1)) begin\n        up_axi_rvalid <= 1'b0;\n        up_axi_rdata <= 32'd0;\n      end else if (up_rack_d == 1'b1) begin\n        up_axi_rvalid <= 1'b1;\n        up_axi_rdata <= up_rdata_d;\n      end\n    end\n  end\n\n  assign up_rack_s = (up_rcount == 5'h1f) ? 1'b1 : (up_rcount[4] & up_rack);\n  assign up_rdata_s = (up_rcount == 5'h1f) ? {2{16'hdead}} : up_rdata;\n\n  always @(negedge up_rstn or posedge up_clk) begin\n"], "Clone Blocks": [], "Diff Content": {"Delete": [[167, "      up_axi_arready <= 'd0;\n"], [168, "      up_axi_rvalid <= 'd0;\n"], [169, "      up_axi_rdata <= 'd0;\n"], [171, "      if (up_axi_arready == 1'b1) begin\n"], [172, "        up_axi_arready <= 1'b0;\n"], [174, "        up_axi_arready <= 1'b1;\n"], [176, "      if ((up_axi_rready == 1'b1) && (up_axi_rvalid == 1'b1)) begin\n"], [177, "        up_axi_rvalid <= 1'b0;\n"], [178, "        up_axi_rdata <= 32'd0;\n"], [180, "        up_axi_rvalid <= 1'b1;\n"], [181, "        up_axi_rdata <= up_rdata_d;\n"]], "Add": [[169, "      up_axi_arready_int <= 'd0;\n"], [169, "      up_axi_rvalid_int <= 'd0;\n"], [169, "      up_axi_rdata_int <= 'd0;\n"], [172, "      if (up_axi_arready_int == 1'b1) begin\n"], [172, "        up_axi_arready_int <= 1'b0;\n"], [174, "        up_axi_arready_int <= 1'b1;\n"], [178, "      if ((up_axi_rready == 1'b1) && (up_axi_rvalid_int == 1'b1)) begin\n"], [178, "        up_axi_rvalid_int <= 1'b0;\n"], [178, "        up_axi_rdata_int <= 32'd0;\n"], [181, "        up_axi_rvalid_int <= 1'b1;\n"], [181, "        up_axi_rdata_int <= up_rdata_d;\n"], [184, "  assign up_rreq = up_rreq_int;\n"], [184, "  assign up_raddr = up_raddr_int;\n"]]}}