<head>
<link rel="stylesheet" href="../../style.css" type="text/css">
</head>
<a href="javascript:history.go(-1)" onMouseOver="self.status=document.referrer;return true">Go Back</a>
<p align='right'><a href='phr.tar.gz'>Source code</a></p>
<body>
<div class="main">
 <div class="mid" id="dm">
  <div class="content" id="dmc">
   <h2>
    Details
   </h2>
   <p>
    Name: phr
    <br/>
    Created: Mar 29, 2012
    <br/>
    Updated: Mar 18, 2015
    <br/>
    SVN Updated: Mar 28, 2015
    
    
    
    
    
    
   </p>
   <h2>
    Other project properties
   </h2>
   <p>
    Category:
    
     Prototype board
    
    <br/>
    Language:
    
     Other
    
    <br/>
    Development status:
    
     Mature
    
    <br/>
    Additional info:
    <br/>
    WishBone Compliant: No
    <br/>
    License: GPL
   </p>
   <div id="d_Description">
    <h2>
     
     
     Description
    </h2>
    <p id="p_Description">
     <img width="100px" src="usercontent,img,1375295076" alt="logo_phr"/>
    </p>
    <p>
     La
     <em>
      <b>
       Plataforma de Hardware Reconfigurable
      </b>
     </em>
     persigue el fin de facilitar la ense&#241;anza de sistemas digitales  y fabricaci&#243;n de prototipos basados en FPGA. Utiliza el chip XC3S200A de Xilinx y posee los perif&#233;ricos cl&#225;sicos utilizados en los primeros cursos de electr&#243;nica, pero adem&#225;s deja disponibles para el usuario, conectores con acceso directo a los pines de la FPGA.
    </p>
    <p>
     
      <img src="usercontent,img,1399853125" alt="youtube"/>
     
    </p>
    <p>
     <hr/>
    </p>
    <p>
     <b>
      Caracter&#237;sticas
     </b>
    </p>
    <p>
     <ul>
      <li>
       <b>
        FPGA:
       </b>
       Xilinx Spartan-3A XC3S200A (encapsulado VQG100).
      </li>
      <li>
       <b>
        Memoria PROM:
       </b>
       Xilinx XCF02S.
      </li>
      <li>
       <b>
        Voltaje de entrada:
       </b>
       5V.
      </li>
      <li>
       <b>
        Relojes:
       </b>
       cuatro relojes en total:
      </li>
      <ul>
       <li>
        Clock 0: 50 MHz.
       </li>
       <li>
        Clock 1: Seleccionable entre 16 MHz, 1 MHz, 500 kHz y 250 kHz.
       </li>
       <li>
        Clock 2: Seleccionable entre 125 kHz, 62.5 kHz, 31.25 kHz, 15.625 kHz.
       </li>
       <li>
        Clock 3: Seleccionable entre 3.9062 kHz, 1.9531 kHz, 976,56251 Hz.
       </li>
      </ul>
      <li>
       <b>
        Conectores con Entradas/Salidas de prop&#243;sito general:
       </b>
       28 pines en total.
      </li>
      <li>
       <b>
        Perif&#233;ricos:
       </b>
       8 LEDs, 8 llaves (DIP switch), 4 pulsadores, Display de 7 segmentos cu&#225;druple, Puerto serie.
      </li>
     </ul>
    </p>
    <p>
     <hr/>
    </p>
    <p>
     <b>
      Placas
     </b>
    </p>
    <p>
     El proyecto comprende tres placas:
    </p>
    <p>
     <li>
      <b>
       Placa PHR:
      </b>
      Es la placa principal que tiene la FPGA, su memoria y perif&#233;ricos.
     </li>
     <li>
      <b>
       Placa S3Power:
      </b>
      Regula la energ&#237;a para alimentar la FPGA en forma adecuada.
     </li>
     <li>
      <b>
       Placa OOCDLink:
      </b>
      Forma un canal de comunicaci&#243;n para transferir los dise&#241;os de la computadora a la FPGA.
     </li>
    </p>
    <p>
     
      <img src="//opencores.org/websvn,filedetails?repname=phr&amp;path=%2Fphr%2Ftrunk%2Fdoc%2Fweb%2Fopencores%2Fphr_mini.jpg" alt="Placa PHR y S3Power"/>
     
     &#160; &#160;
     
      <img src="//opencores.org/websvn,filedetails?repname=phr&amp;path=%2Fphr%2Ftrunk%2Fdoc%2Fweb%2Fopencores%2Foocdlink_mini.jpg" alt="Placa OkCDLinl"/>
     
    </p>
    <p>
     <hr/>
    </p>
    <p>
     <b>
      Diagrama de bloques del hardware
     </b>
    </p>
    <p>
     <img src="//opencores.org/websvn,filedetails?repname=phr&amp;path=%2Fphr%2Ftrunk%2Fdoc%2Fweb%2Fopencores%2Fblock.png" alt="Diagrama de bloques"/>
    </p>
    <p>
     <hr/>
    </p>
    <p>
     <img src="usercontent,img,1396932495" alt="PHR GUI icon"/>
    </p>
    <p>
     <b>
      PHR GUI
     </b>
    </p>
    <p>
     Para transferir el dise&#241;o del usuario a la FPGA, PHR se sirve de las funciones de
     <b>
      xc3sprog
     </b>
     . No obstante su funcionalidad, xc3sprog puede resultar no intuitivo para el usuario principiante, por lo que se ofrece una interfaz gr&#225;fica para invocar a xc3sprog de una manera muy simple.
    </p>
    <p>
     El software
     <em>
      PHR GUI
     </em>
     se puede descargar de la secci&#243;n de
     
      Descargas
     
     . Asimismo se puede obtener la
     <em>
      Gu&#237;a de instalacion y uso
     </em>
     de la interfaz.
    </p>
    <p>
     <hr/>
    </p>
    <p>
     <b>
      Esquem&#225;ticos
     </b>
     <ul>
      <li>
       Placa PHR
      </li>
      <ul>
       <li>
        
         PHRboard.pdf
        
       </li>
       <li>
        
         PHRboard-Power.pdf
        
       </li>
       <li>
        
         PHRboard-IOports.pdf
        
       </li>
      </ul>
      <li>
       Placa OOCDLink
      </li>
      <ul>
       <li>
        
         OOCD_placa.pdf
        
       </li>
      </ul>
      <li>
       Placa S3Power
      </li>
      <ul>
       <li>
        
         S3Proto_Power.pdf
        
       </li>
      </ul>
     </ul>
    </p>
    <p>
     <hr/>
    </p>
   </div>
  </div>
  <div style="clear:both;margin-left:200px;">
  </div>
 </div>
</div>
</body>
<p id='foot'>Database updated on 10 June 2015</p>
