Fitter report for Phase1
Mon Apr 03 20:02:07 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |ControlUnitBus|Bus:B|Memory:memory|altsyncram:RAMregisters_rtl_0|altsyncram_nqg1:auto_generated|ALTSYNCRAM
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 03 20:02:07 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; Phase1                                           ;
; Top-level Entity Name              ; ControlUnitBus                                   ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 9,368 / 15,408 ( 61 % )                          ;
;     Total combinational functions  ; 8,976 / 15,408 ( 58 % )                          ;
;     Dedicated logic registers      ; 931 / 15,408 ( 6 % )                             ;
; Total registers                    ; 931                                              ;
; Total pins                         ; 67 / 347 ( 19 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 16,384 / 516,096 ( 3 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.89        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  63.2%      ;
;     Processors 3-4         ;  62.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; MDRMDataIn[0]  ; Incomplete set of assignments ;
; MDRMDataIn[1]  ; Incomplete set of assignments ;
; MDRMDataIn[2]  ; Incomplete set of assignments ;
; MDRMDataIn[3]  ; Incomplete set of assignments ;
; MDRMDataIn[4]  ; Incomplete set of assignments ;
; MDRMDataIn[5]  ; Incomplete set of assignments ;
; MDRMDataIn[6]  ; Incomplete set of assignments ;
; MDRMDataIn[7]  ; Incomplete set of assignments ;
; MDRMDataIn[8]  ; Incomplete set of assignments ;
; MDRMDataIn[9]  ; Incomplete set of assignments ;
; MDRMDataIn[10] ; Incomplete set of assignments ;
; MDRMDataIn[11] ; Incomplete set of assignments ;
; MDRMDataIn[12] ; Incomplete set of assignments ;
; MDRMDataIn[13] ; Incomplete set of assignments ;
; MDRMDataIn[14] ; Incomplete set of assignments ;
; MDRMDataIn[15] ; Incomplete set of assignments ;
; MDRMDataIn[16] ; Incomplete set of assignments ;
; MDRMDataIn[17] ; Incomplete set of assignments ;
; MDRMDataIn[18] ; Incomplete set of assignments ;
; MDRMDataIn[19] ; Incomplete set of assignments ;
; MDRMDataIn[20] ; Incomplete set of assignments ;
; MDRMDataIn[21] ; Incomplete set of assignments ;
; MDRMDataIn[22] ; Incomplete set of assignments ;
; MDRMDataIn[23] ; Incomplete set of assignments ;
; MDRMDataIn[24] ; Incomplete set of assignments ;
; MDRMDataIn[25] ; Incomplete set of assignments ;
; MDRMDataIn[26] ; Incomplete set of assignments ;
; MDRMDataIn[27] ; Incomplete set of assignments ;
; MDRMDataIn[28] ; Incomplete set of assignments ;
; MDRMDataIn[29] ; Incomplete set of assignments ;
; MDRMDataIn[30] ; Incomplete set of assignments ;
; MDRMDataIn[31] ; Incomplete set of assignments ;
; OutportOut[0]  ; Incomplete set of assignments ;
; OutportOut[1]  ; Incomplete set of assignments ;
; OutportOut[2]  ; Incomplete set of assignments ;
; OutportOut[3]  ; Incomplete set of assignments ;
; OutportOut[4]  ; Incomplete set of assignments ;
; OutportOut[5]  ; Incomplete set of assignments ;
; OutportOut[6]  ; Incomplete set of assignments ;
; OutportOut[7]  ; Incomplete set of assignments ;
; OutportOut[8]  ; Incomplete set of assignments ;
; OutportOut[9]  ; Incomplete set of assignments ;
; OutportOut[10] ; Incomplete set of assignments ;
; OutportOut[11] ; Incomplete set of assignments ;
; OutportOut[12] ; Incomplete set of assignments ;
; OutportOut[13] ; Incomplete set of assignments ;
; OutportOut[14] ; Incomplete set of assignments ;
; OutportOut[15] ; Incomplete set of assignments ;
; OutportOut[16] ; Incomplete set of assignments ;
; OutportOut[17] ; Incomplete set of assignments ;
; OutportOut[18] ; Incomplete set of assignments ;
; OutportOut[19] ; Incomplete set of assignments ;
; OutportOut[20] ; Incomplete set of assignments ;
; OutportOut[21] ; Incomplete set of assignments ;
; OutportOut[22] ; Incomplete set of assignments ;
; OutportOut[23] ; Incomplete set of assignments ;
; OutportOut[24] ; Incomplete set of assignments ;
; OutportOut[25] ; Incomplete set of assignments ;
; OutportOut[26] ; Incomplete set of assignments ;
; OutportOut[27] ; Incomplete set of assignments ;
; OutportOut[28] ; Incomplete set of assignments ;
; OutportOut[29] ; Incomplete set of assignments ;
; OutportOut[30] ; Incomplete set of assignments ;
; OutportOut[31] ; Incomplete set of assignments ;
; clr            ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; Halt           ; Incomplete set of assignments ;
+----------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10056 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10056 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10046   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/789wi/Videos/ELEC-374/output_files/Phase1.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 9,368 / 15,408 ( 61 % )  ;
;     -- Combinational with no register       ; 8437                     ;
;     -- Register only                        ; 392                      ;
;     -- Combinational with a register        ; 539                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2618                     ;
;     -- 3 input functions                    ; 5765                     ;
;     -- <=2 input functions                  ; 593                      ;
;     -- Register only                        ; 392                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 4917                     ;
;     -- arithmetic mode                      ; 4059                     ;
;                                             ;                          ;
; Total registers*                            ; 931 / 17,068 ( 5 % )     ;
;     -- Dedicated logic registers            ; 931 / 15,408 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 747 / 963 ( 78 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 67 / 347 ( 19 % )        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 16,384 / 516,096 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 38% / 36% / 41%          ;
; Peak interconnect usage (total/H/V)         ; 61% / 64% / 68%          ;
; Maximum fan-out                             ; 931                      ;
; Highest non-global fan-out                  ; 231                      ;
; Total fan-out                               ; 32016                    ;
; Average fan-out                             ; 3.07                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 9368 / 15408 ( 61 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 8437                  ; 0                              ;
;     -- Register only                        ; 392                   ; 0                              ;
;     -- Combinational with a register        ; 539                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2618                  ; 0                              ;
;     -- 3 input functions                    ; 5765                  ; 0                              ;
;     -- <=2 input functions                  ; 593                   ; 0                              ;
;     -- Register only                        ; 392                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4917                  ; 0                              ;
;     -- arithmetic mode                      ; 4059                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 931                   ; 0                              ;
;     -- Dedicated logic registers            ; 931 / 15408 ( 6 % )   ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 747 / 963 ( 78 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 67                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 16384                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 56 ( 3 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 32015                 ; 5                              ;
;     -- Registered Connections               ; 3462                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 35                    ; 0                              ;
;     -- Output Ports                         ; 32                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Halt           ; N21   ; 5        ; 41           ; 13           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[0]  ; G22   ; 6        ; 41           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[10] ; H14   ; 7        ; 35           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[11] ; B21   ; 6        ; 41           ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[12] ; V9    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[13] ; E6    ; 8        ; 1            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[14] ; B4    ; 8        ; 5            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[15] ; U22   ; 5        ; 41           ; 8            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[16] ; V6    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[17] ; D19   ; 7        ; 37           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[18] ; H21   ; 6        ; 41           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[19] ; D17   ; 7        ; 37           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[1]  ; G21   ; 6        ; 41           ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[20] ; R22   ; 5        ; 41           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[21] ; V13   ; 4        ; 30           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[22] ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[23] ; B5    ; 8        ; 7            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[24] ; D15   ; 7        ; 32           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[25] ; J15   ; 6        ; 41           ; 19           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[26] ; M15   ; 5        ; 41           ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[27] ; G17   ; 6        ; 41           ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[28] ; A5    ; 8        ; 7            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[29] ; R1    ; 2        ; 0            ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[2]  ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[30] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[31] ; H15   ; 7        ; 35           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[3]  ; F17   ; 6        ; 41           ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[4]  ; P1    ; 2        ; 0            ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[5]  ; E13   ; 7        ; 23           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[6]  ; R9    ; 3        ; 1            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[7]  ; R17   ; 5        ; 41           ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[8]  ; AB16  ; 4        ; 28           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDRMDataIn[9]  ; F16   ; 7        ; 39           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk            ; G2    ; 1        ; 0            ; 14           ; 0            ; 935                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clr            ; M16   ; 5        ; 41           ; 14           ; 0            ; 202                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; OutportOut[0]  ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[10] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[11] ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[12] ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[13] ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[14] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[15] ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[16] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[17] ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[18] ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[19] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[1]  ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[20] ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[21] ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[22] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[23] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[24] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[25] ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[26] ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[27] ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[28] ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[29] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[2]  ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[30] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[31] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[3]  ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[4]  ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[6]  ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[7]  ; K15   ; 6        ; 41           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[8]  ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OutportOut[9]  ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; N21      ; DIFFIO_R21p, DEV_CLRn                  ; Use as regular IO        ; Halt                    ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                    ; Use as regular IO        ; OutportOut[15]          ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                        ; Use as regular IO        ; OutportOut[1]           ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                        ; Use as regular IO        ; OutportOut[3]           ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                     ; Use as regular IO        ; MDRMDataIn[11]          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; OutportOut[24]          ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; OutportOut[2]           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; OutportOut[14]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; OutportOut[4]           ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; OutportOut[10]          ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; OutportOut[27]          ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; OutportOut[22]          ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; OutportOut[31]          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; OutportOut[30]          ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; OutportOut[29]          ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; OutportOut[16]          ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                    ; Use as regular IO        ; MDRMDataIn[30]          ; Dual Purpose Pin          ;
; A5       ; DATA5                                  ; Use as regular IO        ; MDRMDataIn[28]          ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                      ; Use as regular IO        ; MDRMDataIn[2]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                      ; Use as regular IO        ; MDRMDataIn[14]          ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 33 ( 15 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 46 ( 7 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 6 / 46 ( 13 % )  ; 2.5V          ; --           ;
; 6        ; 21 / 43 ( 49 % ) ; 2.5V          ; --           ;
; 7        ; 23 / 47 ( 49 % ) ; 2.5V          ; --           ;
; 8        ; 10 / 43 ( 23 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; MDRMDataIn[28]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; MDRMDataIn[30]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; OutportOut[31]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; OutportOut[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; OutportOut[23]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; OutportOut[24]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; MDRMDataIn[8]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; MDRMDataIn[14]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; MDRMDataIn[23]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; OutportOut[30]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; OutportOut[22]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; OutportOut[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; MDRMDataIn[11]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; OutportOut[10]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; OutportOut[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; OutportOut[28]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; OutportOut[27]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; MDRMDataIn[24]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; MDRMDataIn[19]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; MDRMDataIn[17]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; MDRMDataIn[13]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; OutportOut[13]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; OutportOut[29]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; OutportOut[11]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; MDRMDataIn[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; OutportOut[14]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; OutportOut[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 255        ; 6        ; OutportOut[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; MDRMDataIn[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; OutportOut[16]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; OutportOut[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; MDRMDataIn[9]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 272        ; 6        ; MDRMDataIn[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; OutportOut[18]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; MDRMDataIn[22]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; MDRMDataIn[27]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; MDRMDataIn[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 225        ; 6        ; MDRMDataIn[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; OutportOut[25]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; OutportOut[19]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; MDRMDataIn[10]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 287        ; 7        ; MDRMDataIn[31]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; OutportOut[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 253        ; 6        ; OutportOut[17]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 246        ; 6        ; MDRMDataIn[18]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 245        ; 6        ; OutportOut[26]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; MDRMDataIn[25]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; OutportOut[20]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; OutportOut[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; OutportOut[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; OutportOut[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; OutportOut[21]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 248        ; 6        ; OutportOut[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; OutportOut[15]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; MDRMDataIn[26]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 222        ; 5        ; clr                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; Halt                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; MDRMDataIn[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; MDRMDataIn[29]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; MDRMDataIn[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; MDRMDataIn[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; MDRMDataIn[20]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; MDRMDataIn[15]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; MDRMDataIn[16]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; MDRMDataIn[12]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; MDRMDataIn[21]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |ControlUnitBus                              ; 9368 (72)   ; 931 (29)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 67   ; 0            ; 8437 (43)    ; 392 (0)           ; 539 (29)         ; |ControlUnitBus                                                                                          ; work         ;
;    |Bus:B|                                   ; 9296 (687)  ; 902 (33)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8394 (605)   ; 392 (4)           ; 510 (252)        ; |ControlUnitBus|Bus:B                                                                                    ; work         ;
;       |ALU:Logic|                            ; 7652 (707)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7613 (700)   ; 0 (0)             ; 39 (7)           ; |ControlUnitBus|Bus:B|ALU:Logic                                                                          ; work         ;
;          |Hierarchical_CLA:add|              ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 4 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add                                                     ; work         ;
;             |CLA_8inputs_updated:b2v_inst38| ; 32 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 0 (0)             ; 1 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38                      ; work         ;
;                |P_G_block:b2v_inst35|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst35 ; work         ;
;                |P_G_block:b2v_inst36|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst36 ; work         ;
;                |P_G_block:b2v_inst37|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst37 ; work         ;
;                |P_G_block:b2v_inst38|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst38 ; work         ;
;                |P_G_block:b2v_inst39|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst39 ; work         ;
;                |P_G_block:b2v_inst40|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst40 ; work         ;
;                |P_G_block:b2v_inst41|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst41 ; work         ;
;             |CLA_8inputs_updated:b2v_inst39| ; 25 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (19)      ; 0 (0)             ; 1 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39                      ; work         ;
;                |P_G_block:b2v_inst35|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst35 ; work         ;
;                |P_G_block:b2v_inst36|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst36 ; work         ;
;                |P_G_block:b2v_inst37|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst37 ; work         ;
;                |P_G_block:b2v_inst38|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst38 ; work         ;
;                |P_G_block:b2v_inst39|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst39 ; work         ;
;                |P_G_block:b2v_inst|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst   ; work         ;
;             |CLA_8inputs_updated:b2v_inst40| ; 23 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (17)      ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40                      ; work         ;
;                |P_G_block:b2v_inst35|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst35 ; work         ;
;                |P_G_block:b2v_inst36|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst36 ; work         ;
;                |P_G_block:b2v_inst37|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst37 ; work         ;
;                |P_G_block:b2v_inst38|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst38 ; work         ;
;                |P_G_block:b2v_inst40|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst40 ; work         ;
;                |P_G_block:b2v_inst|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst   ; work         ;
;             |CLA_8inputs_updated:b2v_inst4|  ; 24 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (14)      ; 0 (0)             ; 2 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4                       ; work         ;
;                |P_G_block:b2v_inst35|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst35  ; work         ;
;                |P_G_block:b2v_inst36|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst36  ; work         ;
;                |P_G_block:b2v_inst37|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst37  ; work         ;
;                |P_G_block:b2v_inst38|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst38  ; work         ;
;                |P_G_block:b2v_inst39|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst39  ; work         ;
;                |P_G_block:b2v_inst40|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst40  ; work         ;
;                |P_G_block:b2v_inst41|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst41  ; work         ;
;                |P_G_block:b2v_inst|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst    ; work         ;
;          |Hierarchical_CLA:sub|              ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:sub                                                     ; work         ;
;             |CLA_8inputs_updated:b2v_inst38| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst38                      ; work         ;
;             |CLA_8inputs_updated:b2v_inst39| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst39                      ; work         ;
;             |CLA_8inputs_updated:b2v_inst40| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst40                      ; work         ;
;             |CLA_8inputs_updated:b2v_inst4|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst4                       ; work         ;
;          |boothMultiplier:mul|               ; 3478 (3478) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3475 (3475)  ; 0 (0)             ; 3 (3)            ; |ControlUnitBus|Bus:B|ALU:Logic|boothMultiplier:mul                                                      ; work         ;
;          |logical_and:log_and|               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |ControlUnitBus|Bus:B|ALU:Logic|logical_and:log_and                                                      ; work         ;
;          |nonRestoringDivisionPosiNeg:div|   ; 3303 (3271) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3280 (3252)  ; 0 (0)             ; 23 (19)          ; |ControlUnitBus|Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div                                          ; work         ;
;             |twoCompliment:two|              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; |ControlUnitBus|Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two                        ; work         ;
;          |twoCompliment:neg|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|ALU:Logic|twoCompliment:neg                                                        ; work         ;
;       |ALURegisters:LogicReg|                ; 528 (0)     ; 512 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 328 (0)           ; 184 (0)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg                                                              ; work         ;
;          |reg32bit:gr0|                      ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 19 (19)           ; 13 (13)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr0                                                 ; work         ;
;          |reg32bit:gr10|                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (23)           ; 9 (9)            ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr10                                                ; work         ;
;          |reg32bit:gr11|                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 18 (18)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr11                                                ; work         ;
;          |reg32bit:gr12|                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 17 (17)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr12                                                ; work         ;
;          |reg32bit:gr13|                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 3 (3)            ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr13                                                ; work         ;
;          |reg32bit:gr14|                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (24)           ; 8 (8)            ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr14                                                ; work         ;
;          |reg32bit:gr15|                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 12 (12)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr15                                                ; work         ;
;          |reg32bit:gr1|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 10 (10)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr1                                                 ; work         ;
;          |reg32bit:gr2|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 17 (17)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr2                                                 ; work         ;
;          |reg32bit:gr3|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 13 (13)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr3                                                 ; work         ;
;          |reg32bit:gr4|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 12 (12)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr4                                                 ; work         ;
;          |reg32bit:gr5|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 9 (9)            ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr5                                                 ; work         ;
;          |reg32bit:gr6|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 14 (14)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr6                                                 ; work         ;
;          |reg32bit:gr7|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 16 (16)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr7                                                 ; work         ;
;          |reg32bit:gr8|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 14 (14)          ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr8                                                 ; work         ;
;          |reg32bit:gr9|                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 3 (3)            ; |ControlUnitBus|Bus:B|ALURegisters:LogicReg|reg32bit:gr9                                                 ; work         ;
;       |MDRunit:mdr|                          ; 52 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |ControlUnitBus|Bus:B|MDRunit:mdr                                                                        ; work         ;
;          |reg32bit:MDR|                      ; 52 (52)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 33 (33)          ; |ControlUnitBus|Bus:B|MDRunit:mdr|reg32bit:MDR                                                           ; work         ;
;       |Memory:memory|                        ; 159 (159)   ; 124 (124)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 19 (19)           ; 105 (105)        ; |ControlUnitBus|Bus:B|Memory:memory                                                                      ; work         ;
;          |altsyncram:RAMregisters_rtl_0|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|Memory:memory|altsyncram:RAMregisters_rtl_0                                        ; work         ;
;             |altsyncram_nqg1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|Memory:memory|altsyncram:RAMregisters_rtl_0|altsyncram_nqg1:auto_generated         ; work         ;
;       |Multiplexer:Mux|                      ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 51 (51)          ; |ControlUnitBus|Bus:B|Multiplexer:Mux                                                                    ; work         ;
;       |encoder:EnO|                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ControlUnitBus|Bus:B|encoder:EnO                                                                        ; work         ;
;       |reg32bit:CHI|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ControlUnitBus|Bus:B|reg32bit:CHI                                                                       ; work         ;
;       |reg32bit:CLO|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; |ControlUnitBus|Bus:B|reg32bit:CLO                                                                       ; work         ;
;       |reg32bit:IR|                          ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 13 (13)           ; 19 (19)          ; |ControlUnitBus|Bus:B|reg32bit:IR                                                                        ; work         ;
;       |reg32bit:MAR|                         ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 0 (0)            ; |ControlUnitBus|Bus:B|reg32bit:MAR                                                                       ; work         ;
;       |reg32bit:OutPort|                     ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 31 (31)          ; |ControlUnitBus|Bus:B|reg32bit:OutPort                                                                   ; work         ;
;       |reg32bit:PC|                          ; 53 (53)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 33 (33)          ; |ControlUnitBus|Bus:B|reg32bit:PC                                                                        ; work         ;
;       |reg32bit:ZLO|                         ; 52 (52)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 34 (34)          ; |ControlUnitBus|Bus:B|reg32bit:ZLO                                                                       ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; MDRMDataIn[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[4]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[5]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[6]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[7]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[8]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[9]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[10] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[11] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[12] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[13] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[14] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[15] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[16] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[17] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[18] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[19] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[20] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[21] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[22] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[23] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[24] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[25] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[26] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[27] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[28] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[29] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[30] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MDRMDataIn[31] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutportOut[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clr            ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Halt           ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; MDRMDataIn[0]                                            ;                   ;         ;
; MDRMDataIn[1]                                            ;                   ;         ;
; MDRMDataIn[2]                                            ;                   ;         ;
; MDRMDataIn[3]                                            ;                   ;         ;
; MDRMDataIn[4]                                            ;                   ;         ;
; MDRMDataIn[5]                                            ;                   ;         ;
; MDRMDataIn[6]                                            ;                   ;         ;
; MDRMDataIn[7]                                            ;                   ;         ;
; MDRMDataIn[8]                                            ;                   ;         ;
; MDRMDataIn[9]                                            ;                   ;         ;
; MDRMDataIn[10]                                           ;                   ;         ;
; MDRMDataIn[11]                                           ;                   ;         ;
; MDRMDataIn[12]                                           ;                   ;         ;
; MDRMDataIn[13]                                           ;                   ;         ;
; MDRMDataIn[14]                                           ;                   ;         ;
; MDRMDataIn[15]                                           ;                   ;         ;
; MDRMDataIn[16]                                           ;                   ;         ;
; MDRMDataIn[17]                                           ;                   ;         ;
; MDRMDataIn[18]                                           ;                   ;         ;
; MDRMDataIn[19]                                           ;                   ;         ;
; MDRMDataIn[20]                                           ;                   ;         ;
; MDRMDataIn[21]                                           ;                   ;         ;
; MDRMDataIn[22]                                           ;                   ;         ;
; MDRMDataIn[23]                                           ;                   ;         ;
; MDRMDataIn[24]                                           ;                   ;         ;
; MDRMDataIn[25]                                           ;                   ;         ;
; MDRMDataIn[26]                                           ;                   ;         ;
; MDRMDataIn[27]                                           ;                   ;         ;
; MDRMDataIn[28]                                           ;                   ;         ;
; MDRMDataIn[29]                                           ;                   ;         ;
; MDRMDataIn[30]                                           ;                   ;         ;
; MDRMDataIn[31]                                           ;                   ;         ;
; clr                                                      ;                   ;         ;
;      - Bus:B|reg32bit:OutPort|r~0                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r[1]~1                     ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~2                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~3                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~4                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~5                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~6                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~7                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~8                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~9                        ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~10                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~11                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~12                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~13                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~14                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~15                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~16                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~17                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~18                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~19                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~20                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~21                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~22                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~23                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~24                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~25                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~26                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~27                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~28                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~29                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~30                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~31                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:OutPort|r~32                       ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~0                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r[12]~1                         ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~2                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~3                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~4                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~5                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~0                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~1                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~2                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~3                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~4                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~5                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~6                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~7                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:MAR|r~8                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~0                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~0                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r[16]~1                        ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~0                ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r[15]~1            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~0                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r[5]~1                          ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr5|r[20]~0  ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~6                             ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr9|r[25]~0  ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~7                             ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr1|r[26]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr13|r[24]~0 ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~8                             ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr10|r[10]~0 ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr6|r[21]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr2|r[15]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr14|r[14]~0 ; 0                 ; 6       ;
;      - Bus:B|reg32bit:IR|r~9                             ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr4|r[6]~0   ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr8|r[6]~0   ; 1                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r[21]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr12|r[6]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr11|r[23]~0 ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr7|r[19]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr3|r[12]~0  ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr15|r[19]~0 ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~2                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~3                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~4                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~5                            ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~1      ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~2      ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~3      ; 0                 ; 6       ;
;      - Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~4      ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~6                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~7                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~8                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~9                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~10                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~11                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~12                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~13                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~14                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~15                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~16                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~17                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~18                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:ZLO|r~19                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~1                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~2                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~3                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~4                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~5                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~6                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~7                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~8                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~9                             ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~10                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~11                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~12                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~13                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~2                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~14                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~3                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~15                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~4                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~16                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~5                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~17                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~6                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~18                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~7                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~19                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~8                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~20                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~9                ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~21                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~10               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~22                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~11               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~23                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~12               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~24                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~13               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~25                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~14               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~26                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~15               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~27                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~16               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~28                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~17               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~29                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~18               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~30                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~19               ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~31                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~2                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:PC|r~32                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~3                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~4                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~5                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~6                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~7                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~8                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~9                            ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~10                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~11                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~12                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~13                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~14                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~15                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~16                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~17                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~18                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~19                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~20                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~21                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~22                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~23                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~24                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~25                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~26                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~27                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~28                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~29                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~30                           ; 0                 ; 6       ;
;      - Bus:B|reg32bit:CHI|r~31                           ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~20               ; 0                 ; 6       ;
;      - AddressCounterEnable~0                            ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~21               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~22               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~23               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~24               ; 0                 ; 6       ;
;      - incPC                                             ; 1                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~25               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~26               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~27               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~28               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~29               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~30               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~31               ; 0                 ; 6       ;
;      - Bus:B|MDRunit:mdr|reg32bit:MDR|r~32               ; 0                 ; 6       ;
;      - PresentState[1]~6                                 ; 0                 ; 6       ;
;      - PresentState[2]~2                                 ; 0                 ; 6       ;
;      - PresentState[0]~4                                 ; 0                 ; 6       ;
;      - PresentState[2]~0                                 ; 0                 ; 6       ;
;      - PresentState[0]~15                                ; 0                 ; 6       ;
;      - StateHolder[2]~18                                 ; 1                 ; 6       ;
;      - r0ins~4                                           ; 0                 ; 6       ;
;      - MDRRead~4                                         ; 0                 ; 6       ;
;      - ZLOout~3                                          ; 1                 ; 6       ;
;      - PresentState[2]~1                                 ; 0                 ; 6       ;
; clk                                                      ;                   ;         ;
; Halt                                                     ;                   ;         ;
;      - AddressCounterEnable~0                            ; 0                 ; 0       ;
;      - PresentState[0]~15                                ; 1                 ; 0       ;
;      - r0ins~4                                           ; 0                 ; 0       ;
;      - MDRRead~4                                         ; 0                 ; 0       ;
;      - ZLOout~3                                          ; 0                 ; 0       ;
+----------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                              ;
+---------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Bus:B|ALU:Logic|regHI[31]~188                     ; LCCOMB_X21_Y21_N2  ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Bus:B|ALU:Logic|regLO[31]~38                      ; LCCOMB_X20_Y21_N10 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r[21]~0  ; LCCOMB_X31_Y13_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr10|r[10]~0 ; LCCOMB_X35_Y13_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr11|r[23]~0 ; LCCOMB_X33_Y9_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr12|r[6]~0  ; LCCOMB_X24_Y11_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr13|r[24]~0 ; LCCOMB_X31_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr14|r[14]~0 ; LCCOMB_X33_Y10_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr15|r[19]~0 ; LCCOMB_X24_Y11_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr1|r[26]~0  ; LCCOMB_X29_Y13_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr2|r[15]~0  ; LCCOMB_X27_Y11_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr3|r[12]~0  ; LCCOMB_X27_Y10_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr4|r[6]~0   ; LCCOMB_X35_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr5|r[20]~0  ; LCCOMB_X27_Y9_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr6|r[21]~0  ; LCCOMB_X27_Y10_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr7|r[19]~0  ; LCCOMB_X27_Y10_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr8|r[6]~0   ; LCCOMB_X33_Y13_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr9|r[25]~0  ; LCCOMB_X33_Y10_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|Equal16~5                                   ; LCCOMB_X20_Y21_N24 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[15]~1            ; LCCOMB_X40_Y17_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|Memory:memory|RAMregisters~11               ; LCCOMB_X17_Y21_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Bus:B|reg32bit:IR|r[12]~1                         ; LCCOMB_X35_Y12_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|reg32bit:OutPort|r[1]~1                     ; LCCOMB_X21_Y21_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|reg32bit:PC|r[5]~1                          ; LCCOMB_X24_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bus:B|reg32bit:ZLO|r[16]~1                        ; LCCOMB_X32_Y21_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PresentState[0]~15                                ; LCCOMB_X40_Y13_N12 ; 7       ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; PresentState[2]~0                                 ; LCCOMB_X40_Y13_N22 ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; StateHolder[2]~18                                 ; LCCOMB_X39_Y13_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                               ; PIN_G2             ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                               ; PIN_G2             ; 929     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clr                                               ; PIN_M16            ; 202     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; incPC                                             ; FF_X40_Y14_N7      ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; r0ins~2                                           ; LCCOMB_X39_Y13_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                               ;
+-------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Bus:B|ALU:Logic|regHI[31]~188 ; LCCOMB_X21_Y21_N2  ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Bus:B|ALU:Logic|regLO[31]~38  ; LCCOMB_X20_Y21_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; PresentState[0]~15            ; LCCOMB_X40_Y13_N12 ; 7       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; clk                           ; PIN_G2             ; 929     ; 98                                   ; Global Clock         ; GCLK4            ; --                        ;
+-------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                       ;
+---------------------------------------------------------------------------------------------+---------+
; Name                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------+---------+
; Bus:B|reg32bit:IR|r[27]                                                                     ; 231     ;
; Bus:B|reg32bit:IR|r[28]                                                                     ; 216     ;
; clr~input                                                                                   ; 202     ;
; Bus:B|reg32bit:IR|r[29]                                                                     ; 171     ;
; Bus:B|regB[0]~9                                                                             ; 140     ;
; Bus:B|reg32bit:IR|r[16]                                                                     ; 121     ;
; Bus:B|reg32bit:IR|r[15]                                                                     ; 121     ;
; Bus:B|reg32bit:IR|r[18]                                                                     ; 121     ;
; Bus:B|reg32bit:IR|r[17]                                                                     ; 121     ;
; Bus:B|reg32bit:IR|r[20]                                                                     ; 120     ;
; Bus:B|reg32bit:IR|r[19]                                                                     ; 120     ;
; Bus:B|reg32bit:IR|r[22]                                                                     ; 120     ;
; Bus:B|reg32bit:IR|r[21]                                                                     ; 120     ;
; Bus:B|regB[31]~319                                                                          ; 103     ;
; Bus:B|regA[1]~408                                                                           ; 88      ;
; Bus:B|regA[0]~16                                                                            ; 86      ;
; Bus:B|regB[27]~49                                                                           ; 78      ;
; Bus:B|regB[1]~309                                                                           ; 76      ;
; Bus:B|regB[2]~299                                                                           ; 76      ;
; Bus:B|regB[9]~229                                                                           ; 76      ;
; Bus:B|regB[17]~149                                                                          ; 76      ;
; Bus:B|regB[23]~89                                                                           ; 76      ;
; Bus:B|regB[24]~79                                                                           ; 76      ;
; Bus:B|regB[25]~69                                                                           ; 76      ;
; Bus:B|regB[30]~19                                                                           ; 76      ;
; Bus:B|regB[6]~259                                                                           ; 75      ;
; Bus:B|regB[8]~239                                                                           ; 75      ;
; Bus:B|regB[11]~209                                                                          ; 75      ;
; Bus:B|regB[16]~159                                                                          ; 75      ;
; Bus:B|regB[26]~59                                                                           ; 75      ;
; Bus:B|regB[28]~39                                                                           ; 75      ;
; Bus:B|regB[29]~29                                                                           ; 75      ;
; Bus:B|regB[3]~289                                                                           ; 74      ;
; Bus:B|regB[5]~269                                                                           ; 74      ;
; Bus:B|regB[13]~189                                                                          ; 74      ;
; Bus:B|regB[18]~139                                                                          ; 74      ;
; Bus:B|regB[19]~129                                                                          ; 74      ;
; Bus:B|regB[21]~109                                                                          ; 74      ;
; Bus:B|regB[22]~99                                                                           ; 74      ;
; Bus:B|regB[4]~279                                                                           ; 73      ;
; Bus:B|regB[12]~199                                                                          ; 73      ;
; Bus:B|regB[14]~179                                                                          ; 73      ;
; Bus:B|regB[15]~169                                                                          ; 73      ;
; Bus:B|regB[20]~119                                                                          ; 73      ;
; Bus:B|regB[10]~219                                                                          ; 72      ;
; Bus:B|regB[7]~249                                                                           ; 71      ;
; Bus:B|encoder:EnO|d[1]                                                                      ; 69      ;
; Bus:B|regA[27]~78                                                                           ; 68      ;
; Bus:B|regA[23]~126                                                                          ; 67      ;
; Bus:B|reg32bit:IR|r[31]                                                                     ; 67      ;
; Bus:B|regA[17]~200                                                                          ; 66      ;
; Bus:B|regA[25]~102                                                                          ; 66      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[30]~1                           ; 65      ;
; Bus:B|regA[21]~150                                                                          ; 64      ;
; Bus:B|reg32bit:IR|r[30]                                                                     ; 64      ;
; Bus:B|regA[29]~54                                                                           ; 63      ;
; Bus:B|regA[9]~304                                                                           ; 62      ;
; Bus:B|regA[3]~382                                                                           ; 61      ;
; Bus:B|regA[11]~278                                                                          ; 61      ;
; Bus:B|regA[13]~252                                                                          ; 61      ;
; Bus:B|regA[19]~174                                                                          ; 61      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~669                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~582                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~501                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~426                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~357                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~294                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~237                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~186                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~141                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~102                                                 ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~69                                                  ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~42                                                  ; 60      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~21                                                  ; 60      ;
; Bus:B|regA[5]~356                                                                           ; 60      ;
; Bus:B|regA[15]~226                                                                          ; 59      ;
; Bus:B|regA[31]~42                                                                           ; 59      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~6                                                   ; 58      ;
; Bus:B|regA[7]~330                                                                           ; 56      ;
; Bus:B|Multiplexer:Mux|BusMuxOutTemp~26                                                      ; 49      ;
; Bus:B|Multiplexer:Mux|BusMuxOutTemp~30                                                      ; 45      ;
; Bus:B|ALU:Logic|regHI[29]~33                                                                ; 44      ;
; Bus:B|ALU:Logic|regHI[29]~34                                                                ; 43      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|always0~0                                   ; 43      ;
; Bus:B|Equal16~6                                                                             ; 41      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add60~62                                    ; 36      ;
; incPC                                                                                       ; 35      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add58~92                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add56~91                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add54~90                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add52~89                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add50~88                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add48~87                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add46~86                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add44~85                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add42~84                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add40~83                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add38~82                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add36~81                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add34~80                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add32~79                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add30~78                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add28~77                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add26~76                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add24~75                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add22~74                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add20~73                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add18~72                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add16~71                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add14~70                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add12~69                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add10~68                                    ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add8~67                                     ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add6~66                                     ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add4~65                                     ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add2~64                                     ; 34      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[3]~29                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[4]~28                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[5]~27                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[6]~26                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[7]~25                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[8]~24                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[9]~23                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[10]~22                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[11]~21                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[12]~20                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[13]~19                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[14]~18                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[15]~17                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[16]~16                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[17]~15                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[18]~14                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[19]~13                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[20]~12                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[21]~11                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[22]~10                          ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[23]~9                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[24]~8                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[25]~7                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[26]~6                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[27]~5                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[28]~4                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[29]~3                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[2]~2                            ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[1]~0                            ; 33      ;
; Bus:B|regA[30]~30                                                                           ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[31]~62                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[30]~60                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[29]~58                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[28]~56                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[27]~54                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[26]~52                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[25]~50                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[24]~48                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[23]~46                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[22]~44                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[21]~42                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[20]~40                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[19]~38                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[18]~36                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[17]~34                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[16]~32                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[15]~30                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[14]~28                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[13]~26                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[12]~24                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[11]~22                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[10]~20                  ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[9]~18                   ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[8]~16                   ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[7]~14                   ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[6]~12                   ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[5]~10                   ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[4]~8                    ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[3]~6                    ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[2]~4                    ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|twoCompliment:two|q[1]~2                    ; 33      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add62~65                                    ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr15|r[19]~0                                           ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr3|r[12]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr7|r[19]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr11|r[23]~0                                           ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr12|r[6]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r[21]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr8|r[6]~0                                             ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr4|r[6]~0                                             ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr14|r[14]~0                                           ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr2|r[15]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr6|r[21]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr10|r[10]~0                                           ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr13|r[24]~0                                           ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr1|r[26]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr9|r[25]~0                                            ; 32      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr5|r[20]~0                                            ; 32      ;
; Bus:B|reg32bit:PC|r[5]~1                                                                    ; 32      ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[15]~1                                                      ; 32      ;
; Bus:B|reg32bit:ZLO|r[16]~1                                                                  ; 32      ;
; Bus:B|reg32bit:IR|r[12]~1                                                                   ; 32      ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|divisorTwos[31]~30                          ; 32      ;
; Bus:B|Memory:memory|RAMregisters~11                                                         ; 32      ;
; Bus:B|Memory:memory|RAMregisters~5                                                          ; 32      ;
; Bus:B|reg32bit:OutPort|r[1]~1                                                               ; 32      ;
; Bus:B|CLoIn[0]~0                                                                            ; 32      ;
; Bus:B|Equal16~11                                                                            ; 31      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~189                                                 ; 31      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~144                                                 ; 31      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~72                                                  ; 31      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~45                                                  ; 31      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~24                                                  ; 31      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~672                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~585                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~504                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~429                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~360                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~297                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~240                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~105                                                 ; 30      ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~9                                                   ; 30      ;
; Bus:B|regA[2]~395                                                                           ; 30      ;
; Bus:B|ALU:Logic|regHI[29]~42                                                                ; 29      ;
; Bus:B|ALU:Logic|regHI[29]~41                                                                ; 29      ;
; Bus:B|ALU:Logic|regHI[29]~38                                                                ; 29      ;
; Bus:B|ALU:Logic|regHI[29]~37                                                                ; 29      ;
; Bus:B|regA[8]~317                                                                           ; 29      ;
; Bus:B|regA[24]~114                                                                          ; 29      ;
; PresentState~12                                                                             ; 28      ;
; Bus:B|regA[16]~213                                                                          ; 28      ;
; Bus:B|regA[26]~90                                                                           ; 28      ;
; Bus:B|regA[28]~66                                                                           ; 28      ;
; Bus:B|regA[6]~343                                                                           ; 27      ;
; Bus:B|regA[22]~138                                                                          ; 27      ;
; Bus:B|regA[18]~187                                                                          ; 26      ;
; Bus:B|regA[4]~369                                                                           ; 25      ;
; Bus:B|regA[14]~239                                                                          ; 25      ;
; Bus:B|regA[20]~162                                                                          ; 25      ;
; Bus:B|regA[10]~291                                                                          ; 24      ;
; Bus:B|regA[12]~265                                                                          ; 24      ;
; Bus:B|encoder:EnO|d[0]                                                                      ; 22      ;
; Bus:B|encoder:EnO|d[2]                                                                      ; 22      ;
; Bus:B|Branch~5                                                                              ; 22      ;
; Bus:B|always2~0                                                                             ; 21      ;
; Bus:B|regA[0]~409                                                                           ; 20      ;
; Bus:B|regA[30]~28                                                                           ; 19      ;
; Bus:B|always1~1                                                                             ; 19      ;
; Bus:B|Equal16~4                                                                             ; 19      ;
; Bus:B|Equal16~2                                                                             ; 19      ;
; Bus:B|reg32bit:ZLO|r~19                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~18                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~17                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~16                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~15                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~14                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~13                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~12                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~11                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~10                                                                     ; 18      ;
; Bus:B|reg32bit:ZLO|r~9                                                                      ; 18      ;
; Bus:B|reg32bit:ZLO|r~8                                                                      ; 18      ;
; Bus:B|reg32bit:ZLO|r~7                                                                      ; 18      ;
; Bus:B|reg32bit:ZLO|r~6                                                                      ; 18      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~4                                                ; 18      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~3                                                ; 18      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~2                                                ; 18      ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r~1                                                ; 18      ;
; Bus:B|reg32bit:ZLO|r~5                                                                      ; 18      ;
; Bus:B|reg32bit:ZLO|r~4                                                                      ; 18      ;
; Bus:B|reg32bit:ZLO|r~3                                                                      ; 18      ;
; Bus:B|reg32bit:ZLO|r~2                                                                      ; 18      ;
; Bus:B|reg32bit:IR|r~9                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~8                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~7                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~6                                                                       ; 18      ;
; Bus:B|reg32bit:ZLO|r~0                                                                      ; 18      ;
; Bus:B|reg32bit:IR|r~5                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~4                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~3                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~2                                                                       ; 18      ;
; Bus:B|reg32bit:IR|r~0                                                                       ; 18      ;
; r0ins~2                                                                                     ; 16      ;
; Bus:B|reg32bit:IR|r[23]                                                                     ; 16      ;
; Bus:B|reg32bit:IR|r[24]                                                                     ; 16      ;
; Bus:B|reg32bit:IR|r[25]                                                                     ; 16      ;
; Bus:B|reg32bit:IR|r[26]                                                                     ; 16      ;
; PresentState~14                                                                             ; 15      ;
; PresentState~11                                                                             ; 15      ;
; AddressCounterEnable                                                                        ; 15      ;
; Bus:B|regA[0]~14                                                                            ; 15      ;
; Bus:B|regA[30]~27                                                                           ; 14      ;
; Bus:B|Branch~2                                                                              ; 12      ;
; Bus:B|Branch~4                                                                              ; 11      ;
; PresentState[0]~15                                                                          ; 8       ;
; PresentState[2]~1                                                                           ; 7       ;
; ZLOout                                                                                      ; 7       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~0                                               ; 7       ;
; PresentState[0]~4                                                                           ; 6       ;
; PresentState[2]~2                                                                           ; 6       ;
; PresentState[1]~6                                                                           ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~759                                                 ; 6       ;
; Bus:B|Equal16~9                                                                             ; 6       ;
; AddressCounterEnable~0                                                                      ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~717                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~5                                               ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~627                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~543                                                 ; 6       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst36|Pi ; 6       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst35|Pi ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~465                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~393                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~327                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~267                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~213                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[16]~35                                            ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~185                                                 ; 6       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst41|Gi ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~165                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[14]~30                                            ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~140                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~123                                                 ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[12]~25                                            ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~87                                                  ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[10]~20                                            ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~68                                                  ; 6       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst36|Pi ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~57                                                  ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[8]~15                                             ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~41                                                  ; 6       ;
; Bus:B|ALU:Logic|logical_and:log_and|C[7]                                                    ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~33                                                  ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[6]~10                                             ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~20                                                  ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~15                                                  ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[4]~5                                              ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~5                                                   ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~3                                                   ; 6       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[2]~0                                              ; 6       ;
; IRins                                                                                       ; 6       ;
; Bus:B|Equal16~5                                                                             ; 6       ;
; Halt~input                                                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1424                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1421                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1418                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1415                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1412                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1409                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1406                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1403                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1400                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1397                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1394                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1391                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1388                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1385                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1382                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1379                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1376                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1373                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1370                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1367                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1364                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1361                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1358                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1355                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1352                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1349                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1346                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1343                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1339                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1337                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1334                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1331                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1328                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1325                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1322                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1319                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1316                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1313                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1310                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1307                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1304                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1301                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1298                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1295                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1292                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1289                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1286                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1283                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1280                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1277                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1274                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1271                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1268                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1265                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1262                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1258                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1256                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1253                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1250                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1247                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1244                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1241                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1238                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1235                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1232                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1229                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1226                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1223                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1220                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1217                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1214                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1211                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1208                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1205                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1202                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1199                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1196                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1193                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1190                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1187                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1183                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1181                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1178                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1175                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1172                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1169                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1166                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1163                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1160                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1157                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1154                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1151                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1148                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1145                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1142                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1139                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1136                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1133                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1130                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1127                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1124                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1121                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1118                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1114                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1112                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1109                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1106                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1103                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1100                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1097                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1094                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1091                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1088                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1085                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1082                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1079                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1076                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1073                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1070                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1067                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1064                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1061                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1058                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1055                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1051                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1049                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1046                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1043                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1040                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1037                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1034                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1031                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1028                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1025                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1022                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1019                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1016                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1013                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1010                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1007                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1004                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1001                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~998                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~994                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~992                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~989                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~986                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~983                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~980                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~977                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~974                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~971                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~968                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~965                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~962                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~959                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~956                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~953                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~950                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~947                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~944                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~942                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~939                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~936                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~933                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~930                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~927                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~924                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~921                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~918                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~915                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~912                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~909                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~906                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~903                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~900                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~898                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~895                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~892                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~889                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~886                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~883                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~880                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~877                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~874                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~871                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~868                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~865                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~862                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~860                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~857                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~854                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~851                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~848                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~845                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~842                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~839                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~836                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~833                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~830                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~828                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~825                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~822                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~819                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~816                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~813                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~810                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~807                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~804                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~802                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~799                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~796                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~793                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~790                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~787                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~784                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~782                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~779                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~776                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~773                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~770                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~768                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~765                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~761                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~756                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~753                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~750                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~747                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~744                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~741                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~738                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~735                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~732                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~729                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~726                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~723                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~720                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~6                                               ; 5       ;
; Bus:B|reg32bit:MAR|r~8                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~7                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~6                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~5                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~4                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~3                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~2                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~1                                                                      ; 5       ;
; Bus:B|reg32bit:MAR|r~0                                                                      ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~714                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~711                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~708                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~705                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~702                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~699                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~696                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~693                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~690                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~687                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~684                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~681                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~678                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~675                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~668                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~665                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~662                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~659                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~656                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~653                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~650                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~647                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~644                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~641                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~638                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~635                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~632                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~629                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~624                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~621                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~618                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~615                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~612                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~609                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~606                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~603                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~600                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~597                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~594                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~591                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~588                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~581                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~578                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~575                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~572                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~569                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~566                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~563                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~560                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~557                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~554                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~551                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~548                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~545                                                 ; 5       ;
; Bus:B|ALU:Logic|regLO[28]~414                                                               ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~540                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~537                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~534                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~531                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~528                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~525                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~522                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~519                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~516                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~513                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~510                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~507                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~500                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~497                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~494                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~491                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~488                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~485                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~482                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~479                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~476                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~473                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~470                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~467                                                 ; 5       ;
; Bus:B|ALU:Logic|regLO[26]~380                                                               ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~462                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~459                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~456                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~453                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~450                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~447                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~444                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~441                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~438                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~435                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~432                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~425                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~422                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~419                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~416                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~413                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~410                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~407                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~404                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~401                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~398                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~395                                                 ; 5       ;
; Bus:B|ALU:Logic|regLO[24]~346                                                               ; 5       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|SYNTHESIZED_WIRE_19~1   ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~390                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~387                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~384                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~381                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~378                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~375                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~372                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~369                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~366                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~363                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~356                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~353                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~350                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~347                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~344                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~341                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~338                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~335                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~332                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~329                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~324                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~321                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~318                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~315                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~312                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~309                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~306                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~303                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~300                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~293                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~290                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~287                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~284                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~281                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~278                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~275                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~272                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~269                                                 ; 5       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst37|Pi ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~264                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~261                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~258                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~255                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~252                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~249                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~246                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~243                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~236                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~233                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~230                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~227                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~224                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~221                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~218                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~215                                                 ; 5       ;
; Bus:B|ALU:Logic|regLO[18]~252                                                               ; 5       ;
; Bus:B|ALU:Logic|regLO[17]~240                                                               ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~210                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~207                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~204                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~201                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~198                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~195                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~192                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~182                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~179                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~176                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~173                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~170                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~167                                                 ; 5       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|SYNTHESIZED_WIRE_11~2   ; 5       ;
; Bus:B|ALU:Logic|regLO[15]~217                                                               ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~162                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~159                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~156                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~153                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~150                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~147                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~137                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~134                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~131                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~128                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~125                                                 ; 5       ;
; Bus:B|ALU:Logic|regLO[13]~191                                                               ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~120                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~117                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~114                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~111                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~108                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~101                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~98                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~95                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~92                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~89                                                  ; 5       ;
; Bus:B|ALU:Logic|regLO[11]~164                                                               ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~84                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~81                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~78                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~75                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~65                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~62                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~59                                                  ; 5       ;
; Bus:B|ALU:Logic|regLO[10]~151                                                               ; 5       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst35|Pi ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~54                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~51                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~48                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~38                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~35                                                  ; 5       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|SYNTHESIZED_WIRE_11~2    ; 5       ;
; Bus:B|ALU:Logic|regLO[7]~118                                                                ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~30                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~27                                                  ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~17                                                  ; 5       ;
; Bus:B|ALU:Logic|regLO[5]~91                                                                 ; 5       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~12                                                  ; 5       ;
; Bus:B|ALU:Logic|regLO[3]~66                                                                 ; 5       ;
; Bus:B|reg32bit:MAR|r[8]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[7]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[6]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[5]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[4]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[3]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[2]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[1]                                                                     ; 5       ;
; Bus:B|reg32bit:MAR|r[0]                                                                     ; 5       ;
; clk~input                                                                                   ; 4       ;
; Bus:B|Equal16~10                                                                            ; 4       ;
; Cout                                                                                        ; 4       ;
; Bus:B|ALU:Logic|regLO[31]~464                                                               ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|SYNTHESIZED_WIRE_18~0   ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst38|Pi ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|SYNTHESIZED_WIRE_16~2   ; 4       ;
; Bus:B|ALU:Logic|regLO[27]~397                                                               ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|SYNTHESIZED_WIRE_13~0   ; 4       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~2                                               ; 4       ;
; Bus:B|ALU:Logic|regLO[23]~329                                                               ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|SYNTHESIZED_WIRE_16~2   ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|SYNTHESIZED_WIRE_13~0   ; 4       ;
; Bus:B|ALU:Logic|regLO[16]~228                                                               ; 4       ;
; Bus:B|ALU:Logic|regLO[14]~202                                                               ; 4       ;
; Bus:B|ALU:Logic|regLO[12]~176                                                               ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|SYNTHESIZED_WIRE_16~5   ; 4       ;
; Bus:B|ALU:Logic|regLO[9]~141                                                                ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|SYNTHESIZED_WIRE_13~0   ; 4       ;
; Bus:B|ALU:Logic|regLO[8]~129                                                                ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|SYNTHESIZED_WIRE_18~1    ; 4       ;
; Bus:B|ALU:Logic|regLO[6]~103                                                                ; 4       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|SYNTHESIZED_WIRE_26      ; 4       ;
; Bus:B|ALU:Logic|regLO[2]~60                                                                 ; 4       ;
; Bus:B|ALU:Logic|regLO[1]~40                                                                 ; 4       ;
; Bus:B|reg32bit:PC|r[1]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[2]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[3]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[4]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[5]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[6]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[7]                                                                      ; 4       ;
; Bus:B|reg32bit:PC|r[8]                                                                      ; 4       ;
; Bus:B|ALU:Logic|regLO[0]~26                                                                 ; 4       ;
; Bus:B|Equal16~3                                                                             ; 4       ;
; Bus:B|reg32bit:PC|r[0]                                                                      ; 4       ;
; StateHolder[0]~9                                                                            ; 3       ;
; StateHolder[2]~1                                                                            ; 3       ;
; StateHolder[1]~5                                                                            ; 3       ;
; StateHolder[2]~18                                                                           ; 3       ;
; PresentState[2]~0                                                                           ; 3       ;
; StateHolder[2]~2                                                                            ; 3       ;
; StateHolder[1]~6                                                                            ; 3       ;
; Bus:B|ALU:Logic|regHI[9]~22                                                                 ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[30]~61                                            ; 3       ;
; Bus:B|Equal16~8                                                                             ; 3       ;
; Bus:B|Equal16~7                                                                             ; 3       ;
; Mux3~0                                                                                      ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ansLO[30]~60                                            ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst40|SYNTHESIZED_WIRE_8~0    ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst40|SYNTHESIZED_WIRE_51~0   ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~673                                                 ; 3       ;
; Bus:B|ALU:Logic|regLO[30]~448                                                               ; 3       ;
; Bus:B|ALU:Logic|regLO[29]~431                                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~4                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~586                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst37|Pi ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~3                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~505                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|SYNTHESIZED_WIRE_14~0   ; 3       ;
; Bus:B|ALU:Logic|regLO[25]~364                                                               ; 3       ;
; Bus:B|ALU:Logic|regLO[24]~356                                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~430                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|c_out                   ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst40|P_G_block:b2v_inst|Pi   ; 3       ;
; Bus:B|ALU:Logic|logical_and:log_and|C[23]                                                   ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:sub|CLA_8inputs_updated:b2v_inst39|c_out~0                 ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|always0~1                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~361                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|SYNTHESIZED_WIRE_11~1   ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst39|Pi ; 3       ;
; Bus:B|ALU:Logic|regLO[21]~293                                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~298                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst38|Pi ; 3       ;
; Bus:B|ALU:Logic|regLO[20]~278                                                               ; 3       ;
; Bus:B|ALU:Logic|regLO[19]~264                                                               ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~241                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst36|Pi ; 3       ;
; Bus:B|ALU:Logic|logical_and:log_and|C[18]                                                   ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst39|P_G_block:b2v_inst35|Pi ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|SYNTHESIZED_WIRE_19~1   ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|SYNTHESIZED_WIRE_11~1   ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~106                                                 ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst38|Pi ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst37|Pi ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst38|P_G_block:b2v_inst36|Gi ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst41|Pi  ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst38|Pi  ; 3       ;
; Bus:B|ALU:Logic|regLO[4]~77                                                                 ; 3       ;
; Bus:B|ALU:Logic|logical_and:log_and|C[3]                                                    ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|SYNTHESIZED_WIRE_16~0    ; 3       ;
; Bus:B|ALU:Logic|Hierarchical_CLA:add|CLA_8inputs_updated:b2v_inst4|P_G_block:b2v_inst37|Pi  ; 3       ;
; Bus:B|ALU:Logic|boothMultiplier:mul|ans~1                                                   ; 3       ;
; Bus:B|ALU:Logic|regLO[2]~52                                                                 ; 3       ;
; Bus:B|reg32bit:CLO|r[19]                                                                    ; 3       ;
; Bus:B|reg32bit:CLO|r[21]                                                                    ; 3       ;
; Bus:B|reg32bit:CLO|r[23]                                                                    ; 3       ;
; Bus:B|reg32bit:CLO|r[25]                                                                    ; 3       ;
; Bus:B|reg32bit:CLO|r[27]                                                                    ; 3       ;
; Bus:B|reg32bit:CLO|r[29]                                                                    ; 3       ;
; Bus:B|reg32bit:PC|r[31]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[9]                                                                      ; 3       ;
; Bus:B|reg32bit:PC|r[10]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[11]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[12]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[13]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[14]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[15]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[16]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[17]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[18]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[19]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[20]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[21]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[22]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[23]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[24]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[25]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[26]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[27]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[28]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[29]                                                                     ; 3       ;
; Bus:B|reg32bit:PC|r[30]                                                                     ; 3       ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add63~62                                    ; 3       ;
; Bus:B|ALU:Logic|nonRestoringDivisionPosiNeg:div|Add62~62                                    ; 3       ;
; Bus:B|ALU:Logic|regHI[1]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[2]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[3]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[4]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[5]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[6]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[7]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[8]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[9]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regHI[10]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[11]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[12]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[13]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[14]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[15]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[16]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[17]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[18]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[19]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[20]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[21]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[22]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[23]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[24]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[25]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[26]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[27]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[28]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[29]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[31]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[30]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regHI[0]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regLO[31]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[30]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[29]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[28]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[27]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[26]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[25]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[24]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[23]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[22]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[21]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[20]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[19]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[18]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[17]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[16]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[15]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[14]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[13]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[12]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[11]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[10]                                                                   ; 2       ;
; Bus:B|ALU:Logic|regLO[9]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regLO[8]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regLO[7]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regLO[6]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regLO[5]                                                                    ; 2       ;
; Bus:B|ALU:Logic|regLO[4]                                                                    ; 2       ;
+---------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                    ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------+----------------------+-----------------+-----------------+
; Bus:B|Memory:memory|altsyncram:RAMregisters_rtl_0|altsyncram_nqg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; db/Phase1.ram0_Memory_a0c6519c.hdl.mif ; M9K_X13_Y20_N0, M9K_X13_Y21_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ControlUnitBus|Bus:B|Memory:memory|altsyncram:RAMregisters_rtl_0|altsyncram_nqg1:auto_generated|ALTSYNCRAM                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10100000100000000000000000000010) (-1590294128) (-1602224126) (-5-15-7-15-15-15-15-14)    ;(10100000000000001000000000000000) (-1630216352) (-1610579968) (-5-15-15-15-8000)   ;(10101001000000000000000001101000) (-530293982) (-1459617688) (-5-6-15-15-15-15-9-8)   ;(10100001000000010111111111111100) (-1530016356) (-1593737220) (-5-14-15-14-800-4)   ;(10101000100010010000000000000000) (-588116352) (-1467416576) (-5-7-7-70000)   ;(10100001100000000000000001101001) (-1490293979) (-1585446807) (-5-14-7-15-15-15-9-7)   ;(11011001100000000000000000000100) (-342810478) (-645922812) (-2-6-7-15-15-15-15-12)   ;(10100001100000011000000000000010) (-1489994128) (-1585348606) (-5-14-7-14-7-15-15-14)   ;
;8;(10101011100000011111111111111101) (-289916355) (-1417543683) (-5-4-7-14000-3)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(11010011100000000000000000000010) (-1142810480) (-746586110) (-2-12-7-15-15-15-15-14)   ;(10100001000000000000000000001001) (-1530294119) (-1593835511) (-5-14-15-15-15-15-15-7)   ;(10100001100000001000000000000010) (-1490194128) (-1585414142) (-5-14-7-15-7-15-15-14)   ;(01010001100100011000000000000000) (-3183648) (1368489984) (51918000)   ;(10001011100000111000000000000010) (5373168) (-1954316286) (-7-4-7-12-7-15-15-14)   ;(01001011101110000000000000000000) (-791483648) (1270349824) (4BB80000)   ;
;16;(01000011101110000000000000000000) (-1791483648) (1136132096) (43B80000)    ;(10010011100000111000000000001111) (1005373183) (-1820098545) (-6-12-7-12-7-15-15-1)   ;(00101000100010000000000000000000) (747032704) (680001536) (28880000)   ;(10011011100000001000000000011100) (2004773200) (-1686077412) (-6-4-7-15-7-15-14-4)   ;(00011011101110000000000000000000) (-938967296) (465043456) (1BB80000)   ;(00010001000110000000000000000000) (2106000000) (286785536) (11180000)   ;(10110000000100000000000001010010) (373705992) (-1341128622) (-4-15-14-15-15-15-10-14)   ;(00100001000100000000000000000000) (-190967296) (554696704) (21100000)   ;
;24;(00111001000110000000000000000000) (-1483934592) (957874176) (39180000)    ;(00110000100100001000000000000000) (1749132704) (814776320) (30908000)   ;(10110000000110001000000001100000) (375806008) (-1340571552) (-4-15-14-7-7-15-100)   ;(01011001100100011000000000000000) (996816352) (1502707712) (59918000)   ;(00001000100100000000000000000000) (1044000000) (143654912) (8900000)   ;(10100010000000000000000000000110) (-1430294124) (-1577058298) (-5-13-15-15-15-15-15-10)   ;(10100010100000000000000000110010) (-1390294068) (-1568669646) (-5-13-7-15-15-15-12-14)   ;(01100111001010100000000000000000) (-1730050944) (1730805760) (672A0000)   ;
;32;(11110011100000000000000000000000) (-1440000000) (-209715200) (-12-800000)    ;(10111011000000000000000000000000) (1647483648) (-1157627904) (-4-5000000)   ;(01101111001010100000000000000000) (-730050944) (1865023488) (6F2A0000)   ;(10100100000000100111111111111111) (-1229816353) (-1543340033) (-5-11-15-13-800-1)   ;(10100100100000101111111111101101) (-1189716375) (-1534918675) (-5-11-7-1300-1-3)   ;(10100101000000110000000000000000) (-1129716352) (-1526530048) (-5-10-15-130000)   ;(10100101100000111000000000000000) (-1089616352) (-1518108672) (-5-10-7-12-8000)   ;(11100101000000000000000000000000) (994967296) (-452984832) (-1-11000000)   ;
;40;(11111000000000000000000000000000) (-1000000000) (-134217728) (-8000000)    ;(01010110110001010000000000000000) (513716352) (1455751168) (56C50000)   ;(01011110010011011000000000000000) (1475816352) (1582137344) (5E4D8000)   ;(01011110111011100000000000000000) (1525916352) (1592655872) (5EEE0000)   ;(11101111100000000000000000000000) (-2040000000) (-276824064) (-10-800000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 18,373 / 47,787 ( 38 % ) ;
; C16 interconnects           ; 457 / 1,804 ( 25 % )     ;
; C4 interconnects            ; 12,303 / 31,272 ( 39 % ) ;
; Direct links                ; 2,388 / 47,787 ( 5 % )   ;
; Global clocks               ; 4 / 20 ( 20 % )          ;
; Local interconnects         ; 2,712 / 15,408 ( 18 % )  ;
; R24 interconnects           ; 425 / 1,775 ( 24 % )     ;
; R4 interconnects            ; 14,291 / 41,310 ( 35 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.54) ; Number of LABs  (Total = 747) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 24                            ;
; 3                                           ; 24                            ;
; 4                                           ; 19                            ;
; 5                                           ; 16                            ;
; 6                                           ; 19                            ;
; 7                                           ; 18                            ;
; 8                                           ; 19                            ;
; 9                                           ; 30                            ;
; 10                                          ; 20                            ;
; 11                                          ; 22                            ;
; 12                                          ; 28                            ;
; 13                                          ; 29                            ;
; 14                                          ; 44                            ;
; 15                                          ; 76                            ;
; 16                                          ; 344                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.59) ; Number of LABs  (Total = 747) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 2                             ;
; 1 Clock                            ; 233                           ;
; 1 Clock enable                     ; 73                            ;
; 1 Sync. load                       ; 21                            ;
; 2 Clock enables                    ; 107                           ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.78) ; Number of LABs  (Total = 747) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 23                            ;
; 3                                            ; 18                            ;
; 4                                            ; 11                            ;
; 5                                            ; 13                            ;
; 6                                            ; 24                            ;
; 7                                            ; 17                            ;
; 8                                            ; 15                            ;
; 9                                            ; 21                            ;
; 10                                           ; 22                            ;
; 11                                           ; 22                            ;
; 12                                           ; 28                            ;
; 13                                           ; 21                            ;
; 14                                           ; 40                            ;
; 15                                           ; 78                            ;
; 16                                           ; 272                           ;
; 17                                           ; 24                            ;
; 18                                           ; 16                            ;
; 19                                           ; 9                             ;
; 20                                           ; 10                            ;
; 21                                           ; 8                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 7                             ;
; 25                                           ; 2                             ;
; 26                                           ; 11                            ;
; 27                                           ; 1                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.78) ; Number of LABs  (Total = 747) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 38                            ;
; 2                                               ; 45                            ;
; 3                                               ; 42                            ;
; 4                                               ; 36                            ;
; 5                                               ; 53                            ;
; 6                                               ; 29                            ;
; 7                                               ; 24                            ;
; 8                                               ; 45                            ;
; 9                                               ; 75                            ;
; 10                                              ; 50                            ;
; 11                                              ; 19                            ;
; 12                                              ; 16                            ;
; 13                                              ; 12                            ;
; 14                                              ; 15                            ;
; 15                                              ; 38                            ;
; 16                                              ; 187                           ;
; 17                                              ; 9                             ;
; 18                                              ; 5                             ;
; 19                                              ; 4                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.82) ; Number of LABs  (Total = 747) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 9                             ;
; 4                                            ; 7                             ;
; 5                                            ; 10                            ;
; 6                                            ; 12                            ;
; 7                                            ; 9                             ;
; 8                                            ; 16                            ;
; 9                                            ; 16                            ;
; 10                                           ; 12                            ;
; 11                                           ; 14                            ;
; 12                                           ; 8                             ;
; 13                                           ; 17                            ;
; 14                                           ; 12                            ;
; 15                                           ; 15                            ;
; 16                                           ; 12                            ;
; 17                                           ; 15                            ;
; 18                                           ; 15                            ;
; 19                                           ; 11                            ;
; 20                                           ; 21                            ;
; 21                                           ; 16                            ;
; 22                                           ; 24                            ;
; 23                                           ; 20                            ;
; 24                                           ; 12                            ;
; 25                                           ; 28                            ;
; 26                                           ; 24                            ;
; 27                                           ; 38                            ;
; 28                                           ; 42                            ;
; 29                                           ; 30                            ;
; 30                                           ; 17                            ;
; 31                                           ; 32                            ;
; 32                                           ; 87                            ;
; 33                                           ; 131                           ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 6                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 32           ; 0            ; 0            ; 35           ; 0            ; 32           ; 35           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 35           ; 67           ; 67           ; 32           ; 67           ; 35           ; 32           ; 67           ; 67           ; 67           ; 35           ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; MDRMDataIn[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDRMDataIn[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutportOut[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Halt               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                     ;
+-----------------+-----------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------+-----------------------------+-------------------+
; clk             ; Bus:B|reg32bit:IR|r[27]     ; 1009.6            ;
; clk             ; clk,Bus:B|reg32bit:IR|r[27] ; 84.4              ;
; clk             ; clk                         ; 27.1              ;
; clk,I/O         ; clk                         ; 26.9              ;
; clk,Halt,I/O    ; clk                         ; 25.1              ;
+-----------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                      ;
+-------------------------------------------------+------------------------------+-------------------+
; Source Register                                 ; Destination Register         ; Delay Added in ns ;
+-------------------------------------------------+------------------------------+-------------------+
; Bus:B|reg32bit:IR|r[27]                         ; Bus:B|ALU:Logic|regLO[13]    ; 10.545            ;
; Bus:B|reg32bit:IR|r[30]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.431            ;
; Bus:B|reg32bit:IR|r[29]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.431            ;
; Bus:B|reg32bit:IR|r[31]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.431            ;
; Bus:B|reg32bit:IR|r[28]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.431            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[15]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[15]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[16]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[16]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[17]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[17]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[18]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[18]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr10|r[31] ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr9|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr8|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr11|r[31] ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr5|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr6|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr4|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr7|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr1|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr2|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr0|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr3|r[31]  ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr14|r[31] ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr13|r[31] ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|ALURegisters:LogicReg|reg32bit:gr12|r[31] ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CHI|r[31]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[31]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[1]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[1]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[2]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[2]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[27]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[0]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[0]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[3]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[3]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[4]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[4]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[5]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[5]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[6]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[6]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[7]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[7]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[8]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[8]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[9]             ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[9]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[10]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[10]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[11]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[11]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[12]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[12]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[13]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[13]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:ZLO|r[14]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|MDRunit:mdr|reg32bit:MDR|r[14]            ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[30]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[26]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[18]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[16]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[15]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[24]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[17]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[25]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[28]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[14]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[14]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[13]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[13]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[12]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[12]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[11]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[11]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[10]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[10]                        ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[9]                          ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[9]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[8]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[7]                          ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[7]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[6]                          ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[6]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[5]                          ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[5]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[4]                          ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[4]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[3]                          ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[3]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[19]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:IR|r[19]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:IR|r[21]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:CLO|r[0]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[23]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[29]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
; Bus:B|reg32bit:PC|r[21]                         ; Bus:B|reg32bit:OutPort|r[31] ; 10.264            ;
+-------------------------------------------------+------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "Phase1"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 67 pins of 67 total pins
    Info (169086): Pin MDRMDataIn[0] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[1] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[2] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[3] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[4] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[5] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[6] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[7] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[8] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[9] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[10] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[11] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[12] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[13] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[14] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[15] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[16] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[17] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[18] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[19] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[20] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[21] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[22] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[23] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[24] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[25] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[26] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[27] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[28] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[29] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[30] not assigned to an exact location on the device
    Info (169086): Pin MDRMDataIn[31] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[0] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[1] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[2] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[3] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[4] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[5] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[6] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[7] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[8] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[9] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[10] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[11] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[12] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[13] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[14] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[15] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[16] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[17] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[18] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[19] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[20] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[21] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[22] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[23] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[24] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[25] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[26] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[27] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[28] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[29] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[30] not assigned to an exact location on the device
    Info (169086): Pin OutportOut[31] not assigned to an exact location on the device
    Info (169086): Pin clr not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin Halt not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 71 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Phase1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "StateHolder[1]~6|combout"
    Warning (332126): Node "StateHolder~19|datac"
    Warning (332126): Node "StateHolder~19|combout"
    Warning (332126): Node "StateHolder[1]~6|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "StateHolder[2]~2|combout"
    Warning (332126): Node "StateHolder~20|dataa"
    Warning (332126): Node "StateHolder~20|combout"
    Warning (332126): Node "StateHolder[2]~2|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "PresentState~14|combout"
    Warning (332126): Node "StateHolder[0]~10|datad"
    Warning (332126): Node "StateHolder[0]~10|combout"
    Warning (332126): Node "PresentState~14|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: B|Logic|regHI[31]~187  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Bus:B|reg32bit:IR|r[28]
        Info (176357): Destination node Bus:B|reg32bit:IR|r[29]
        Info (176357): Destination node Bus:B|reg32bit:IR|r[30]
        Info (176357): Destination node Bus:B|reg32bit:IR|r[31]
Info (176353): Automatically promoted node Bus:B|ALU:Logic|regHI[31]~188 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Bus:B|ALU:Logic|regLO[31]~38 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PresentState[0]~15 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PresentState[2]~0
        Info (176357): Destination node PresentState[2]~2
        Info (176357): Destination node StateHolder[2]~2
        Info (176357): Destination node PresentState[0]~4
        Info (176357): Destination node PresentState[1]~6
        Info (176357): Destination node StateHolder[1]~6
        Info (176357): Destination node StateHolder[0]~10
        Info (176357): Destination node PresentState[2]~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 66 (unused VREF, 2.5V VCCIO, 34 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:57
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 3.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 28% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:01:45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 44.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:11
Info (144001): Generated suppressed messages file C:/Users/789wi/Videos/ELEC-374/output_files/Phase1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 5364 megabytes
    Info: Processing ended: Mon Apr 03 20:02:11 2023
    Info: Elapsed time: 00:04:27
    Info: Total CPU time (on all processors): 00:07:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/789wi/Videos/ELEC-374/output_files/Phase1.fit.smsg.


