TimeQuest Timing Analyzer report for lab5
Fri Dec 04 15:32:08 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab5                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; mastermind.sdc ; OK     ; Fri Dec 04 15:32:08 2015 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.65 MHz ; 85.65 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 8.324 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 18.029 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.170 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.889 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                         ;
+--------+---------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.324  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.002      ; 11.716     ;
; 8.410  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.638     ;
; 8.465  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.576     ;
; 8.487  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.561     ;
; 8.495  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.546     ;
; 8.505  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.012      ; 11.545     ;
; 8.534  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.006      ; 11.510     ;
; 8.536  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 11.504     ;
; 8.617  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.431     ;
; 8.622  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.426     ;
; 8.629  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.012      ; 11.421     ;
; 8.635  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.406     ;
; 8.677  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.364     ;
; 8.684  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.357     ;
; 8.693  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.006      ; 11.351     ;
; 8.694  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.347     ;
; 8.699  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.349     ;
; 8.707  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.334     ;
; 8.717  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.012      ; 11.333     ;
; 8.746  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.006      ; 11.298     ;
; 8.781  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.267     ;
; 8.798  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.243     ;
; 8.800  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.012      ; 11.250     ;
; 8.800  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.248     ;
; 8.808  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.002      ; 11.232     ;
; 8.829  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.219     ;
; 8.841  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.012      ; 11.209     ;
; 8.844  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.006      ; 11.200     ;
; 8.847  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.194     ;
; 8.848  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.193     ;
; 8.887  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.154     ;
; 8.896  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.145     ;
; 8.905  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.006      ; 11.139     ;
; 8.906  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.135     ;
; 8.912  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.136     ;
; 8.945  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.002      ; 11.095     ;
; 8.968  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.073     ;
; 8.993  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.055     ;
; 9.010  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 11.031     ;
; 9.012  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.012      ; 11.038     ;
; 9.012  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 11.036     ;
; 9.020  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 11.020     ;
; 9.056  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.988     ;
; 9.060  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.981     ;
; 9.099  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.942     ;
; 9.124  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.924     ;
; 9.157  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 10.883     ;
; 9.180  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.861     ;
; 9.186  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 10.854     ;
; 9.272  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.776     ;
; 9.327  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.714     ;
; 9.349  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.699     ;
; 9.357  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.684     ;
; 9.367  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.012      ; 10.683     ;
; 9.396  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.648     ;
; 9.479  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.569     ;
; 9.491  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.012      ; 10.559     ;
; 9.497  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.544     ;
; 9.504  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 10.536     ;
; 9.546  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.495     ;
; 9.555  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.489     ;
; 9.556  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.485     ;
; 9.590  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.458     ;
; 9.643  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.405     ;
; 9.645  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.396     ;
; 9.660  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.381     ;
; 9.662  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.012      ; 10.388     ;
; 9.662  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.386     ;
; 9.667  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.381     ;
; 9.670  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 10.370     ;
; 9.675  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.366     ;
; 9.685  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.012      ; 10.365     ;
; 9.706  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.338     ;
; 9.710  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.331     ;
; 9.714  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.330     ;
; 9.749  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.292     ;
; 9.774  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.274     ;
; 9.797  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.251     ;
; 9.807  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 10.233     ;
; 9.809  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.012      ; 10.241     ;
; 9.815  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.226     ;
; 9.830  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.211     ;
; 9.864  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.177     ;
; 9.873  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.171     ;
; 9.874  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.167     ;
; 9.961  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.087     ;
; 9.978  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.063     ;
; 9.980  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.012      ; 10.070     ;
; 9.980  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.010      ; 10.068     ;
; 9.988  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 10.052     ;
; 10.024 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.006      ; 10.020     ;
; 10.028 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 10.013     ;
; 10.067 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 9.974      ;
; 10.092 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.010      ; 9.956      ;
; 10.125 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 9.915      ;
; 10.148 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 9.893      ;
; 15.755 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.k            ; clk          ; clk         ; 20.000       ; 0.000      ; 4.283      ;
; 15.755 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.a            ; clk          ; clk         ; 20.000       ; 0.000      ; 4.283      ;
; 15.755 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.b            ; clk          ; clk         ; 20.000       ; 0.000      ; 4.283      ;
; 15.755 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.d            ; clk          ; clk         ; 20.000       ; 0.000      ; 4.283      ;
+--------+---------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|y_present.i                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.n                  ; g10_mastermind_controller:gate1|y_present.n                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.j                  ; g10_mastermind_controller:gate1|y_present.j                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|GR_LD1                       ; g10_mastermind_controller:gate1|GR_LD1                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw1_LD                       ; g10_mastermind_controller:gate1|sw1_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw3_LD                       ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw2_LD                       ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw4_LD                       ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.630 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.636 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.641 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.643 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.644 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|sw1_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.645 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.650 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.761 ; g10_mastermind_controller:gate1|y_present.m                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.786 ; g10_mastermind_controller:gate1|y_present.j                  ; g10_mastermind_controller:gate1|y_present.k                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.791 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|y_present.m                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.793 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.849 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.865 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.142      ;
; 0.870 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 0.871 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.156      ;
; 0.879 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.164      ;
; 0.960 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.963 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.978 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 0.980 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw1_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.269      ;
; 0.987 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 0.994 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.279      ;
; 0.994 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 0.997 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.283      ;
; 1.002 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.004 ; g10_mastermind_controller:gate1|y_present.k                  ; g10_mastermind_controller:gate1|y_present.l                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.004 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.289      ;
; 1.005 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.i                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.010 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|GR_LD1                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.011 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.027 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.038 ; g10_mastermind_controller:gate1|y_present.m                  ; g10_mastermind_controller:gate1|y_present.n                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.324      ;
; 1.038 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.324      ;
; 1.040 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.044 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.330      ;
; 1.148 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.434      ;
; 1.157 ; g10_mastermind_controller:gate1|y_present.j                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.443      ;
; 1.168 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.465      ;
; 1.194 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.481      ;
; 1.216 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; clk          ; clk         ; 0.000        ; -0.019     ; 1.483      ;
; 1.224 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; clk          ; clk         ; 0.000        ; -0.019     ; 1.491      ;
; 1.244 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.j                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.551      ;
; 1.299 ; g10_mastermind_controller:gate1|sw1_LD                       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.299 ; g10_mastermind_controller:gate1|sw1_LD                       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.299 ; g10_mastermind_controller:gate1|sw1_LD                       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.324 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.609      ;
; 1.327 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.612      ;
; 1.338 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.339 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.616      ;
; 1.344 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.j                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.629      ;
; 1.347 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.349 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.635      ;
; 1.358 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; clk          ; clk         ; 0.000        ; -0.019     ; 1.625      ;
; 1.365 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; clk          ; clk         ; 0.000        ; -0.019     ; 1.632      ;
; 1.404 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; clk          ; clk         ; 0.000        ; -0.019     ; 1.671      ;
; 1.410 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.696      ;
; 1.433 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.719      ;
; 1.437 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.483 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.767      ;
; 1.486 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.772      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.029 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.008      ;
; 18.029 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.008      ;
; 18.029 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.008      ;
; 18.029 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.008      ;
; 18.029 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.008      ;
; 18.029 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.008      ;
; 18.336 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.702      ;
; 18.336 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.702      ;
; 18.336 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.702      ;
; 18.582 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.456      ;
; 18.582 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.456      ;
; 18.582 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.456      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.170 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.170 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.170 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.416 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.723 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.008      ;
; 1.723 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.008      ;
; 1.723 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.008      ;
; 1.723 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.008      ;
; 1.723 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.008      ;
; 1.723 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.008      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.m                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.m                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; P_generated ; clk        ; 7.190 ; 7.190 ; Rise       ; clk             ;
; Ready       ; clk        ; 5.813 ; 5.813 ; Rise       ; clk             ;
; Start       ; clk        ; 6.674 ; 6.674 ; Rise       ; clk             ;
; mode        ; clk        ; 1.387 ; 1.387 ; Rise       ; clk             ;
; modify_G    ; clk        ; 1.543 ; 1.543 ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.267 ; 0.267 ; Rise       ; clk             ;
;  sw[0]      ; clk        ; 0.267 ; 0.267 ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.263 ; 0.263 ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.159 ; 0.159 ; Rise       ; clk             ;
; switch_LED  ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; -5.129 ; -5.129 ; Rise       ; clk             ;
; Ready       ; clk        ; -4.146 ; -4.146 ; Rise       ; clk             ;
; Start       ; clk        ; -4.639 ; -4.639 ; Rise       ; clk             ;
; mode        ; clk        ; 0.129  ; 0.129  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.546  ; 0.546  ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.136  ; 0.136  ; Rise       ; clk             ;
;  sw[0]      ; clk        ; 0.129  ; 0.129  ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.132  ; 0.132  ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.136  ; 0.136  ; Rise       ; clk             ;
; switch_LED  ; clk        ; -4.490 ; -4.490 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 10.119 ; 10.119 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 10.119 ; 10.119 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 9.902  ; 9.902  ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 9.907  ; 9.907  ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 9.575  ; 9.575  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 9.575  ; 9.575  ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 13.149 ; 13.149 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 13.111 ; 13.111 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 12.725 ; 12.725 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 12.389 ; 12.389 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 12.372 ; 12.372 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 11.883 ; 11.883 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 12.758 ; 12.758 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 13.149 ; 13.149 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 11.292 ; 11.292 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 10.755 ; 10.755 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 10.341 ; 10.341 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.885 ; 10.885 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.292 ; 11.292 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 10.880 ; 10.880 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 11.256 ; 11.256 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 10.396 ; 10.396 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 12.789 ; 12.789 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 11.935 ; 11.935 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 12.601 ; 12.601 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 12.789 ; 12.789 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 11.704 ; 11.704 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 11.646 ; 11.646 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 12.488 ; 12.488 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 8.812  ; 8.812  ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.350  ; 9.350  ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 9.135  ; 9.135  ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 8.812  ; 8.812  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 8.812  ; 8.812  ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 9.802  ; 9.802  ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 11.027 ; 11.027 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 10.641 ; 10.641 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 10.304 ; 10.304 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 10.292 ; 10.292 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 9.802  ; 9.802  ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 10.678 ; 10.678 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 11.065 ; 11.065 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 8.510  ; 8.510  ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 9.009  ; 9.009  ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 8.604  ; 8.604  ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 9.140  ; 9.140  ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 9.405  ; 9.405  ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 9.540  ; 9.540  ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 8.510  ; 8.510  ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 9.580  ; 9.580  ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 10.536 ; 10.536 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 10.724 ; 10.724 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 9.580  ; 9.580  ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 10.419 ; 10.419 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.787 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 19.091 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.581 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                         ;
+--------+---------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.787 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.248      ;
; 15.794 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.002      ; 4.240      ;
; 15.801 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.238      ;
; 15.804 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.235      ;
; 15.817 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.218      ;
; 15.821 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.006      ; 4.217      ;
; 15.838 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.197      ;
; 15.841 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.009      ; 4.200      ;
; 15.860 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.175      ;
; 15.860 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.006      ; 4.178      ;
; 15.867 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.168      ;
; 15.870 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.169      ;
; 15.886 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.149      ;
; 15.889 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.009      ; 4.152      ;
; 15.893 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 4.141      ;
; 15.900 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.139      ;
; 15.903 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.136      ;
; 15.916 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.119      ;
; 15.918 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.117      ;
; 15.920 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.006      ; 4.118      ;
; 15.924 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.111      ;
; 15.935 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.006      ; 4.103      ;
; 15.936 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.103      ;
; 15.937 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.098      ;
; 15.939 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.002      ; 4.095      ;
; 15.940 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.009      ; 4.101      ;
; 15.951 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.009      ; 4.090      ;
; 15.959 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.076      ;
; 15.959 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.006      ; 4.079      ;
; 15.966 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.073      ;
; 15.966 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.069      ;
; 15.969 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.070      ;
; 15.972 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.063      ;
; 15.980 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.055      ;
; 15.988 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.009      ; 4.053      ;
; 15.996 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.043      ;
; 16.011 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3] ; clk          ; clk         ; 20.000       ; 0.002      ; 4.023      ;
; 16.017 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.018      ;
; 16.023 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 4.012      ;
; 16.034 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.006      ; 4.004      ;
; 16.035 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.007      ; 4.004      ;
; 16.038 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.996      ;
; 16.050 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.991      ;
; 16.065 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.974      ;
; 16.071 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.964      ;
; 16.079 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.956      ;
; 16.095 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.944      ;
; 16.099 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.936      ;
; 16.106 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.928      ;
; 16.110 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.924      ;
; 16.113 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.926      ;
; 16.116 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.923      ;
; 16.129 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.906      ;
; 16.133 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.006      ; 3.905      ;
; 16.150 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.885      ;
; 16.153 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.888      ;
; 16.172 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.863      ;
; 16.172 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.006      ; 3.866      ;
; 16.179 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.856      ;
; 16.182 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.857      ;
; 16.201 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.840      ;
; 16.219 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.816      ;
; 16.226 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.808      ;
; 16.230 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.805      ;
; 16.233 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.806      ;
; 16.236 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.799      ;
; 16.236 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.803      ;
; 16.247 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.006      ; 3.791      ;
; 16.248 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.791      ;
; 16.249 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.786      ;
; 16.251 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.783      ;
; 16.253 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.006      ; 3.785      ;
; 16.263 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.778      ;
; 16.270 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.765      ;
; 16.273 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.768      ;
; 16.278 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.761      ;
; 16.284 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.751      ;
; 16.292 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.743      ;
; 16.292 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.743      ;
; 16.292 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.006      ; 3.746      ;
; 16.299 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.736      ;
; 16.302 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.737      ;
; 16.308 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.731      ;
; 16.321 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.720      ;
; 16.323 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.711      ;
; 16.350 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.685      ;
; 16.356 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.679      ;
; 16.367 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.006      ; 3.671      ;
; 16.368 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.671      ;
; 16.371 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.663      ;
; 16.383 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.009      ; 3.658      ;
; 16.398 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.641      ;
; 16.404 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.631      ;
; 16.412 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 3.623      ;
; 16.428 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.007      ; 3.611      ;
; 16.443 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]  ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 3.591      ;
; 18.297 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.k            ; clk          ; clk         ; 20.000       ; 0.000      ; 1.735      ;
; 18.297 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.a            ; clk          ; clk         ; 20.000       ; 0.000      ; 1.735      ;
; 18.297 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.b            ; clk          ; clk         ; 20.000       ; 0.000      ; 1.735      ;
; 18.297 ; g10_mastermind_controller:gate1|y_present.g             ; g10_mastermind_controller:gate1|y_present.d            ; clk          ; clk         ; 20.000       ; 0.000      ; 1.735      ;
+--------+---------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|y_present.i                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.n                  ; g10_mastermind_controller:gate1|y_present.n                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.j                  ; g10_mastermind_controller:gate1|y_present.j                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|GR_LD1                       ; g10_mastermind_controller:gate1|GR_LD1                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw1_LD                       ; g10_mastermind_controller:gate1|sw1_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw3_LD                       ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw2_LD                       ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw4_LD                       ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.250 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|sw1_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.269 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.421      ;
; 0.303 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.311 ; g10_mastermind_controller:gate1|y_present.m                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.319 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.329 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; clk          ; clk         ; 0.000        ; -0.006     ; 0.475      ;
; 0.330 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; g10_mastermind_controller:gate1|y_present.j                  ; g10_mastermind_controller:gate1|y_present.k                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.485      ;
; 0.336 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.487      ;
; 0.340 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|y_present.m                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.363 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|GR_LD1                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw1_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.i                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; g10_mastermind_controller:gate1|y_present.m                  ; g10_mastermind_controller:gate1|y_present.n                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.406 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.557      ;
; 0.413 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.564      ;
; 0.414 ; g10_mastermind_controller:gate1|y_present.k                  ; g10_mastermind_controller:gate1|y_present.l                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.434 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.586      ;
; 0.436 ; g10_mastermind_controller:gate1|y_present.j                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.439 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.592      ;
; 0.448 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; clk          ; clk         ; 0.000        ; -0.006     ; 0.594      ;
; 0.460 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.473 ; g10_mastermind_controller:gate1|y_present.l                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.478 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; clk          ; clk         ; 0.000        ; -0.015     ; 0.615      ;
; 0.482 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; clk          ; clk         ; 0.000        ; -0.015     ; 0.619      ;
; 0.496 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.j                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.j                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.652      ;
; 0.509 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.660      ;
; 0.512 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.663      ;
; 0.537 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; clk          ; clk         ; 0.000        ; -0.006     ; 0.683      ;
; 0.541 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|sw3_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.559 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.562 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|GR_LD1                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|sw2_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|sw4_LD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; clk          ; clk         ; 0.000        ; -0.016     ; 0.700      ;
; 0.564 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.714      ;
; 0.566 ; g10_mastermind_controller:gate1|y_present.i                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; clk          ; clk         ; 0.000        ; -0.015     ; 0.704      ;
; 0.581 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; clk          ; clk         ; 0.000        ; -0.011     ; 0.722      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.091 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 20.000       ; -0.001     ; 0.940      ;
; 19.091 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 20.000       ; -0.001     ; 0.940      ;
; 19.091 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 20.000       ; -0.001     ; 0.940      ;
; 19.091 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; -0.001     ; 0.940      ;
; 19.091 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; -0.001     ; 0.940      ;
; 19.091 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; -0.001     ; 0.940      ;
; 19.209 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 0.823      ;
; 19.209 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 0.823      ;
; 19.209 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 0.823      ;
; 19.299 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 0.733      ;
; 19.299 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 0.733      ;
; 19.299 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 0.733      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.581 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.671 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.789 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.940      ;
; 0.789 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.940      ;
; 0.789 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.940      ;
; 0.789 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.940      ;
; 0.789 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.940      ;
; 0.789 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.940      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.m                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.m                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; 3.168  ; 3.168  ; Rise       ; clk             ;
; Ready       ; clk        ; 2.643  ; 2.643  ; Rise       ; clk             ;
; Start       ; clk        ; 2.998  ; 2.998  ; Rise       ; clk             ;
; mode        ; clk        ; 0.073  ; 0.073  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.142  ; 0.142  ; Rise       ; clk             ;
; sw[*]       ; clk        ; -0.329 ; -0.329 ; Rise       ; clk             ;
;  sw[0]      ; clk        ; -0.351 ; -0.351 ; Rise       ; clk             ;
;  sw[1]      ; clk        ; -0.329 ; -0.329 ; Rise       ; clk             ;
;  sw[2]      ; clk        ; -0.419 ; -0.419 ; Rise       ; clk             ;
; switch_LED  ; clk        ; 2.849  ; 2.849  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; -2.303 ; -2.303 ; Rise       ; clk             ;
; Ready       ; clk        ; -1.913 ; -1.913 ; Rise       ; clk             ;
; Start       ; clk        ; -2.144 ; -2.144 ; Rise       ; clk             ;
; mode        ; clk        ; 0.501  ; 0.501  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.743  ; 0.743  ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.561  ; 0.561  ; Rise       ; clk             ;
;  sw[0]      ; clk        ; 0.561  ; 0.561  ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.536  ; 0.536  ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.546  ; 0.546  ; Rise       ; clk             ;
; switch_LED  ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.790 ; 4.790 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 6.125 ; 6.125 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 5.941 ; 5.941 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 5.840 ; 5.840 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 6.125 ; 6.125 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 5.192 ; 5.192 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 5.077 ; 5.077 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 5.241 ; 5.241 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 5.360 ; 5.360 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 6.057 ; 6.057 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 5.692 ; 5.692 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.994 ; 5.994 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 6.057 ; 6.057 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 5.576 ; 5.576 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.896 ; 5.896 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.600 ; 4.600 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.830 ; 4.830 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.993 ; 4.993 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.989 ; 4.989 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.830 ; 4.830 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.265 ; 5.265 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.790 ; 4.790 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.074 ; 5.074 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 8.324 ; 0.215 ; 18.029   ; 0.581   ; 8.889               ;
;  clk             ; 8.324 ; 0.215 ; 18.029   ; 0.581   ; 8.889               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; P_generated ; clk        ; 7.190 ; 7.190 ; Rise       ; clk             ;
; Ready       ; clk        ; 5.813 ; 5.813 ; Rise       ; clk             ;
; Start       ; clk        ; 6.674 ; 6.674 ; Rise       ; clk             ;
; mode        ; clk        ; 1.387 ; 1.387 ; Rise       ; clk             ;
; modify_G    ; clk        ; 1.543 ; 1.543 ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.267 ; 0.267 ; Rise       ; clk             ;
;  sw[0]      ; clk        ; 0.267 ; 0.267 ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.263 ; 0.263 ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.159 ; 0.159 ; Rise       ; clk             ;
; switch_LED  ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; -2.303 ; -2.303 ; Rise       ; clk             ;
; Ready       ; clk        ; -1.913 ; -1.913 ; Rise       ; clk             ;
; Start       ; clk        ; -2.144 ; -2.144 ; Rise       ; clk             ;
; mode        ; clk        ; 0.501  ; 0.501  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.743  ; 0.743  ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.561  ; 0.561  ; Rise       ; clk             ;
;  sw[0]      ; clk        ; 0.561  ; 0.561  ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.536  ; 0.536  ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.546  ; 0.546  ; Rise       ; clk             ;
; switch_LED  ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 10.119 ; 10.119 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 10.119 ; 10.119 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 9.902  ; 9.902  ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 9.907  ; 9.907  ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 9.575  ; 9.575  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 9.575  ; 9.575  ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 13.149 ; 13.149 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 13.111 ; 13.111 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 12.725 ; 12.725 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 12.389 ; 12.389 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 12.372 ; 12.372 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 11.883 ; 11.883 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 12.758 ; 12.758 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 13.149 ; 13.149 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 11.292 ; 11.292 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 10.755 ; 10.755 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 10.341 ; 10.341 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.885 ; 10.885 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.292 ; 11.292 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 10.880 ; 10.880 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 11.256 ; 11.256 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 10.396 ; 10.396 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 12.789 ; 12.789 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 11.935 ; 11.935 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 12.601 ; 12.601 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 12.789 ; 12.789 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 11.704 ; 11.704 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 11.646 ; 11.646 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 12.488 ; 12.488 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.600 ; 4.600 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.830 ; 4.830 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.993 ; 4.993 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.989 ; 4.989 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.830 ; 4.830 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.265 ; 5.265 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.790 ; 4.790 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.074 ; 5.074 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 55327    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 55327    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 164   ; 164  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 04 15:32:07 2015
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mastermind.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 8.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.324         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is 18.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.029         0.000 clk 
Info (332146): Worst-case removal slack is 1.170
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.170         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 15.787
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.787         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 19.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.091         0.000 clk 
Info (332146): Worst-case removal slack is 0.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.581         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Fri Dec 04 15:32:08 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


