Timing Analyzer report for Blinker_Mark_Musil
Thu Feb 03 08:34:03 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50MHz'
 13. Slow 1200mV 85C Model Hold: 'clk_50MHz'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_50MHz'
 22. Slow 1200mV 0C Model Hold: 'clk_50MHz'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_50MHz'
 30. Fast 1200mV 0C Model Hold: 'clk_50MHz'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Blinker_Mark_Musil                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_50MHz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 271.81 MHz ; 250.0 MHz       ; clk_50MHz  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk_50MHz ; -2.679 ; -79.562        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk_50MHz ; 0.344 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk_50MHz ; -3.000 ; -35.000                      ;
+-----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50MHz'                                                                                                     ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.679 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.612      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.678 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.611      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.649 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.216      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.625 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.192      ;
; -2.582 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.517      ;
; -2.581 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.516      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.547 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.834      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.546 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.292      ; 3.833      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.543 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.428     ; 3.110      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.535 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.468      ;
; -2.529 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.426     ; 3.098      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.526 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.447      ;
; -2.511 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.426     ; 3.080      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.502 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.074     ; 3.423      ;
; -2.459 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.392      ;
; -2.459 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.062     ; 3.392      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50MHz'                                                                                                     ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; \clock_1hz_process:pulse      ; \clock_1hz_process:pulse      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.577      ;
; 0.467 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.052      ;
; 0.478 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.063      ;
; 0.478 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.063      ;
; 0.481 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.066      ;
; 0.494 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.079      ;
; 0.555 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; \clock_1hz_process:scaler[29] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; \clock_1hz_process:scaler[30] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; \clock_1hz_process:scaler[7]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; \clock_1hz_process:scaler[6]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 0.793      ;
; 0.569 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.790      ;
; 0.573 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.792      ;
; 0.578 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.163      ;
; 0.579 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.164      ;
; 0.588 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.173      ;
; 0.588 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.173      ;
; 0.591 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.176      ;
; 0.593 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.178      ;
; 0.594 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.179      ;
; 0.604 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.189      ;
; 0.608 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.193      ;
; 0.689 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.274      ;
; 0.690 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.275      ;
; 0.701 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.286      ;
; 0.703 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.288      ;
; 0.706 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.291      ;
; 0.718 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.303      ;
; 0.800 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.385      ;
; 0.814 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.399      ;
; 0.816 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.401      ;
; 0.831 ; \clock_1hz_process:scaler[29] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.064      ;
; 0.831 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.064      ;
; 0.832 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.065      ;
; 0.832 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.065      ;
; 0.832 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.065      ;
; 0.843 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.076      ;
; 0.844 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.077      ;
; 0.845 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.078      ;
; 0.845 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.079      ;
; 0.846 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; \clock_1hz_process:scaler[6]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.079      ;
; 0.846 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.079      ;
; 0.847 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.080      ;
; 0.848 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.082      ;
; 0.849 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.082      ;
; 0.858 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.077      ;
; 0.860 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.079      ;
; 0.862 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.081      ;
; 0.915 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.500      ;
; 0.924 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.509      ;
; 0.929 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.514      ;
; 0.941 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.174      ;
; 0.942 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.175      ;
; 0.942 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.175      ;
; 0.942 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.161      ;
; 0.942 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.175      ;
; 0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.162      ;
; 0.943 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.176      ;
; 0.944 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.177      ;
; 0.944 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.177      ;
; 0.944 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.177      ;
; 0.954 ; \clock_1hz_process:scaler[14] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.539      ;
; 0.955 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.189      ;
; 0.956 ; \clock_1hz_process:scaler[14] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.541      ;
; 0.957 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.190      ;
; 0.957 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.177      ;
; 0.959 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.192      ;
; 0.959 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.192      ;
; 0.959 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.192      ;
; 0.961 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.194      ;
; 0.961 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.076      ; 1.194      ;
; 0.972 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.191      ;
; 1.025 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.428      ; 1.610      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 297.35 MHz ; 250.0 MHz       ; clk_50MHz  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50MHz ; -2.363 ; -69.789       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50MHz ; 0.300 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50MHz ; -3.000 ; -35.000                     ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50MHz'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.363 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.303      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.362 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.302      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.303 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.915      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.279 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.891      ;
; -2.274 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.053     ; 3.216      ;
; -2.273 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.053     ; 3.215      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.239 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.179      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.232 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.490      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.231 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.263      ; 3.489      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.204 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.383     ; 2.816      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.199 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.129      ;
; -2.187 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.381     ; 2.801      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.065     ; 3.105      ;
; -2.175 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.381     ; 2.789      ;
; -2.150 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.053     ; 3.092      ;
; -2.149 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.055     ; 3.089      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50MHz'                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; \clock_1hz_process:pulse      ; \clock_1hz_process:pulse      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.511      ;
; 0.419 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 0.946      ;
; 0.427 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 0.954      ;
; 0.429 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 0.956      ;
; 0.430 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 0.957      ;
; 0.440 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 0.967      ;
; 0.499 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.710      ;
; 0.500 ; \clock_1hz_process:scaler[30] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.711      ;
; 0.500 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.711      ;
; 0.501 ; \clock_1hz_process:scaler[29] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; \clock_1hz_process:scaler[7]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.713      ;
; 0.504 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; \clock_1hz_process:scaler[6]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.715      ;
; 0.511 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.040      ;
; 0.514 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.042      ;
; 0.516 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.043      ;
; 0.516 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.519 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.046      ;
; 0.525 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.052      ;
; 0.527 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.054      ;
; 0.527 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.054      ;
; 0.529 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.056      ;
; 0.540 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.067      ;
; 0.604 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.131      ;
; 0.609 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.136      ;
; 0.614 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.141      ;
; 0.616 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.143      ;
; 0.623 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.150      ;
; 0.629 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.156      ;
; 0.698 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.225      ;
; 0.712 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.239      ;
; 0.715 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.242      ;
; 0.743 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.955      ;
; 0.745 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.958      ;
; 0.746 ; \clock_1hz_process:scaler[29] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.958      ;
; 0.747 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.959      ;
; 0.747 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.959      ;
; 0.748 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.960      ;
; 0.748 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.959      ;
; 0.749 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.961      ;
; 0.750 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; \clock_1hz_process:scaler[6]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.964      ;
; 0.753 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.965      ;
; 0.753 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.965      ;
; 0.755 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.967      ;
; 0.756 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 0.967      ;
; 0.756 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.968      ;
; 0.759 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.972      ;
; 0.760 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 0.972      ;
; 0.761 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.960      ;
; 0.765 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.772 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 0.971      ;
; 0.803 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.330      ;
; 0.804 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.331      ;
; 0.813 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.340      ;
; 0.832 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.044      ;
; 0.834 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.033      ;
; 0.835 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.047      ;
; 0.836 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.035      ;
; 0.836 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.048      ;
; 0.836 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.048      ;
; 0.839 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.051      ;
; 0.842 ; \clock_1hz_process:scaler[14] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.384      ; 1.370      ;
; 0.842 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.054      ;
; 0.843 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.055      ;
; 0.843 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.055      ;
; 0.845 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.067      ; 1.056      ;
; 0.845 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.057      ;
; 0.846 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.045      ;
; 0.848 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; \clock_1hz_process:scaler[14] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.384      ; 1.377      ;
; 0.849 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.061      ;
; 0.849 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.061      ;
; 0.851 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.064      ;
; 0.856 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.068      ;
; 0.856 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.068      ; 1.068      ;
; 0.861 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.055      ; 1.060      ;
; 0.892 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.383      ; 1.419      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50MHz ; -1.013 ; -29.302       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50MHz ; 0.179 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50MHz ; -3.000 ; -37.402                     ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50MHz'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.013 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.964      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -1.012 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.963      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.965 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.718      ;
; -0.957 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.035     ; 1.909      ;
; -0.956 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.035     ; 1.908      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.036     ; 1.894      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.941 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.085      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.940 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.157      ; 2.084      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.929 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.234     ; 1.682      ;
; -0.909 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.233     ; 1.663      ;
; -0.909 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[14] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.233     ; 1.663      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.907 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.236     ; 1.658      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.849      ;
; -0.901 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.847      ;
; -0.901 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.847      ;
; -0.901 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.041     ; 1.847      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50MHz'                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; \clock_1hz_process:pulse      ; \clock_1hz_process:pulse      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.307      ;
; 0.250 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.568      ;
; 0.255 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.573      ;
; 0.257 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.575      ;
; 0.262 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.580      ;
; 0.269 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.587      ;
; 0.297 ; \clock_1hz_process:scaler[7]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; \clock_1hz_process:scaler[13] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; \clock_1hz_process:scaler[30] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; \clock_1hz_process:scaler[6]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; \clock_1hz_process:scaler[29] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.427      ;
; 0.304 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[0]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.430      ;
; 0.316 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.634      ;
; 0.316 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.634      ;
; 0.318 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.636      ;
; 0.320 ; \clock_1hz_process:scaler[11] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.638      ;
; 0.323 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.641      ;
; 0.328 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.646      ;
; 0.328 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[4]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.646      ;
; 0.332 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.650      ;
; 0.336 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.654      ;
; 0.379 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.697      ;
; 0.382 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.700      ;
; 0.386 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.704      ;
; 0.391 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.709      ;
; 0.394 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.712      ;
; 0.399 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.717      ;
; 0.445 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.763      ;
; 0.447 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.574      ;
; 0.448 ; \clock_1hz_process:scaler[29] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.575      ;
; 0.449 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.576      ;
; 0.449 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.576      ;
; 0.453 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.771      ;
; 0.455 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; \clock_1hz_process:scaler[12] ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.583      ;
; 0.456 ; \clock_1hz_process:scaler[6]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.584      ;
; 0.457 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[1]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.584      ;
; 0.457 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.775      ;
; 0.458 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[6]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.586      ;
; 0.460 ; \clock_1hz_process:scaler[28] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[2]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.587      ;
; 0.461 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.588      ;
; 0.464 ; \clock_1hz_process:scaler[10] ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[9]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[10] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.588      ;
; 0.510 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[23] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.637      ;
; 0.511 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; \clock_1hz_process:scaler[1]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.638      ;
; 0.512 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.639      ;
; 0.512 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.639      ;
; 0.513 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[24] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.640      ;
; 0.514 ; \clock_1hz_process:scaler[3]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.832      ;
; 0.514 ; \clock_1hz_process:scaler[23] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.641      ;
; 0.515 ; \clock_1hz_process:scaler[27] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.642      ;
; 0.515 ; \clock_1hz_process:scaler[25] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[13] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.834      ;
; 0.518 ; \clock_1hz_process:scaler[9]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; \clock_1hz_process:scaler[5]  ; \clock_1hz_process:scaler[8]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; \clock_1hz_process:scaler[4]  ; \clock_1hz_process:scaler[7]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.044      ; 0.649      ;
; 0.523 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[5]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; \clock_1hz_process:scaler[0]  ; \clock_1hz_process:scaler[3]  ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[29] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.650      ;
; 0.524 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.651      ;
; 0.524 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[27] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.651      ;
; 0.526 ; \clock_1hz_process:scaler[2]  ; \clock_1hz_process:scaler[12] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.234      ; 0.844      ;
; 0.526 ; \clock_1hz_process:scaler[26] ; \clock_1hz_process:scaler[30] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.653      ;
; 0.527 ; \clock_1hz_process:scaler[14] ; \clock_1hz_process:scaler[21] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.235      ; 0.846      ;
; 0.527 ; \clock_1hz_process:scaler[22] ; \clock_1hz_process:scaler[26] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.654      ;
; 0.527 ; \clock_1hz_process:scaler[24] ; \clock_1hz_process:scaler[28] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.654      ;
; 0.530 ; \clock_1hz_process:scaler[14] ; \clock_1hz_process:scaler[22] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.235      ; 0.849      ;
; 0.531 ; \clock_1hz_process:scaler[8]  ; \clock_1hz_process:scaler[11] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.036      ; 0.651      ;
; 0.576 ; \clock_1hz_process:scaler[21] ; \clock_1hz_process:scaler[25] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.043      ; 0.703      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.679  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk_50MHz       ; -2.679  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -79.562 ; 0.0   ; 0.0      ; 0.0     ; -37.402             ;
;  clk_50MHz       ; -79.562 ; 0.000 ; N/A      ; N/A     ; -37.402             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tick_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tick_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tick_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tick_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50MHz  ; clk_50MHz ; 1521     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50MHz  ; clk_50MHz ; 1521     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+--------------------------------------------+
; Clock Status Summary                       ;
+-----------+-----------+------+-------------+
; Target    ; Clock     ; Type ; Status      ;
+-----------+-----------+------+-------------+
; clk_50MHz ; clk_50MHz ; Base ; Constrained ;
+-----------+-----------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tick_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tick_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Feb 03 08:34:01 2022
Info: Command: quartus_sta Blinker_Mark_Musil -c Blinker_Mark_Musil
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Blinker_Mark_Musil.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50MHz clk_50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.679
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.679             -79.562 clk_50MHz 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk_50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.363
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.363             -69.789 clk_50MHz 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.300               0.000 clk_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk_50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.013             -29.302 clk_50MHz 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.402 clk_50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4868 megabytes
    Info: Processing ended: Thu Feb 03 08:34:03 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


