{"patent_id": "10-2020-7017568", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2020-0090835", "출원번호": "10-2020-7017568", "발명의 명칭": "독립형 NR 비면허 스펙트럼에 대한 초기 액세스 블록을 위한 방법 및 장치", "출원인": "삼성전자주식회사", "발명자": "리 잉제"}}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "무선 통신 시스템에서의 기지국(base station, BS)에 있어서,적어도 하나의 프로세서로서,동기화 신호들 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel,SS/PBCH) 블록들의 세트를 포함하는 디스커버리 신호들 및 채널들(discovery signals and channels, DSCH)의세트를 식별하고;제 1 주기성, 제 1 송신 윈도우의 듀레이션 또는 상기 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 송신 타이밍 구성(DSCH transmission timing configuration, DTTC)을 식별하고 - 상기 DTTC는 서빙 셀에서의 상기 DSCH의 세트의 송신 또는 무선 링크 모니터링(radio link monitoring, RLM)을 위해 식별됨 -;제 2 주기성, 제 2 송신 윈도우의 듀레이션, 또는 상기 제 2 송신 윈도우의 제 2 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 측정 타이밍 구성(DSCH measurement timing configuration, DMTC)을 식별하며 - 상기 DMTC는상기 DSCH의 세트에 기초하는 무선 리소스 관리(radio resource management, RRM) 측정을 위해 식별됨 -; 또한식별된 상기 DTTC에 기초하는 상기 DSCH의 세트에 대한 LBT(list-before-talk) 절차에 기초하여 채널 액세스 절차를 수행하도록 구성되는, 상기 적어도 하나의 프로세서; 및상기 프로세서에 동작 가능하게 연결되며, 상기 LBT 절차에 기초하여 비면허 다운링크 채널(unlicenseddownlink channel)들을 통해 상기 DSCH의 세트를 사용자 장비(user equipment, UE)에 송신하도록 구성되는 송수신기를 포함하는, 기지국(BS)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 적어도 하나의 프로세서는,물리적 다운링크 제어 채널들(physical downlink control channels, PDCCH)의 세트를 모니터링하기 위한CORESET(control resource sets)의 세트 및 상기 PDCCH의 세트에 의해 스케줄링되는 물리적 다운링크 공유 채널들(physical downlink shared channels, PDSCH)의 세트를 포함하는 상기 DSCH의 세트 - 상기 PDSCH의 세트각각은 RMSI(remaining minimum system information), OSI(other system information) 또는 페이징 메시지(paging message) 중 적어도 하나에 대한 정보를 포함함 -; 또는채널 상태 정보 기준 신호들(channel state information reference signals, CSI-RS)의 세트를 포함하는 상기DSCH의 세트중 적어도 하나를 결정하도록 더 구성되는, 기지국(BS)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 DSCH의 세트 내의 상기 DRESET의 세트 및 상기 SS/PBCH 블록들의 세트는 각각 다른 시간 인스턴스들에 위치하도록 구성되고;상기 SS/PBCH 블록들의 세트의 대역폭과 상기 CORESET의 세트의 대역폭은 서로 중첩되도록 구성되고;상기 PDCCH의 세트를 모니터링하기 위한 상기 CORESET의 세트가 상기 RMSI에 대한 정보를 포함할 경우, 상기CORESET의 세트 및 상기 SS/PBCH 블록들의 세트는 동일한 슬롯에 위치하도록 구성되며; 또한공개특허 10-2020-0090835-3-상기 PDCCH의 세트를 모니터링하기 위한 상기 CORESET의 세트가 상기 OSI 또는 상기 페이징 메시지 중 적어도하나에 대한 정보를 포함할 경우, 상기 CORESET의 세트 및 상기 SS/PBCH 블록들의 세트는 각각 상이한 슬롯들에위치하도록 구성되며, 상기 CORESET의 세트를 포함하는 슬롯과 상기 SS/PBCH 블록들의 세트를 포함하는 슬롯 사이의 타이밍 오프셋은 상기 SS/PBCH 블록들의 세트의 송신을 포함하는 시간 듀레이션으로서 결정되는, 기지국(BS)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 DTTC에서 적어도 하나의 슬롯은 상기 DSCH의 세트 내의 상기 SS/PBCH 블록들의 세트 각각의 송신을 위한 2개의 미리 정의된 위치들을 포함하고;상기 DSCH의 세트의 송신의 시작 슬롯은 상기 LBT 절차에 기초하는 제 1 슬롯으로서 결정되고;상기 DSCH의 세트 내의 상기 SS/PBCH 블록들의 세트 각각의 인덱스는 i mod L에 의해 주어지며, 여기서 i는 결정된 상기 DTTC 내의 상기 DSCH의 세트에 있는 상기 SS/PBCH 블록들의 세트 각각의 송신을 위한 위치의 인덱스이고, L은 상기 DTTC 내의 상기 SS/PBCH 블록들의 세트의 최대 개수이며; 또한상기 DSCH의 세트의 송신의 시작 슬롯은 상기 DSCH의 세트에서 표시되는, 기지국(BS)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, LBT 카테고리 및 채널 액세스 우선 순위 클래스가 상기 DSCH의 세트의 송신 듀레이션에 기초하여 결정되며, 상기 DSCH의 세트의 상기 송신 듀레이션은 상기 DSCH의 세트에서의 실제 송신되는 SS/PBCH 블록들의 표시에 기초하여 결정되는, 기지국(BS)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "무선 통신 시스템에서의 사용자 장비(UE)에 있어서,적어도 하나의 프로세서로서, 제 1 주기성, 제 1 송신 윈도우의 듀레이션, 또는 상기 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH(discovery signals and channels) 송신 타이밍 구성(DSCH transmission timingconfiguration, DTTC)을 식별하고 - 상기 DTTC는 서빙 셀에서의 상기 DSCH 또는 무선 링크 모니터링(RLM)을 위해 식별됨 -; 또한제 2 주기성, 제 2 송신 윈도우의 듀레이션, 또는 상기 제 2 송신 윈도우의 제 2 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 측정 타이밍 구성(DMTC)을 식별하도록 구성되는 - 상기 DMTC는 상기 DSCH에 기초하는 무선 리소스 관리(RRM) 측정을 위해 식별됨 -, 상기 적어도 하나의 프로세서; 및상기 프로세서에 동작 가능하게 연결되며, 상기 식별된 DTTC에 기초하여 비면허 다운링크 채널들을 통해 DSCH의세트로부터 적어도 하나의 DSCH를 기지국(BS)으로부터 수신하도록 구성되는 송수신기로서, 수신되는 상기 적어도 하나의 DSCH는 동기화 신호들 및 물리적 브로드캐스트 채널(synchronization signals and physicalbroadcast channel, SS/PBCH) 블록을 포함하는, 상기 송수신기를 포함하는, 사용자 장비(UE)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서, 상기 적어도 하나의 프로세서는,물리적 다운링크 제어 채널들(PDCCH)의 세트를 모니터링하기 위한 CORESET(control resource sets)의 세트 및상기 PDCCH의 세트에 의해 스케줄링되는 물리적 다운링크 공유 채널들(PDSCH)의 세트를 포함하는 상기 DSCH -상기 PDSCH의 세트 각각은 RMSI(remaining minimum system information), OSI(other system information) 또는 페이징 메시지 중 적어도 하나에 대한 정보를 포함함 -; 또는공개특허 10-2020-0090835-4-채널 상태 정보 기준 신호들(CSI-RS)의 세트를 포함하는 상기 DSCH중 적어도 하나를 결정하도록 구성되는, 사용자 장비(UE)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 DSCH의 세트 내의 상기 DRESET의 세트 및 상기 SS/PBCH 블록들의 세트는 각각 다른 시간 인스턴스들에 위치하도록 구성되고;상기 SS/PBCH 블록들의 세트의 대역폭과 상기 CORESET의 세트의 대역폭은 서로 중첩되도록 구성되고;상기 PDCCH의 세트를 모니터링하기 위한 상기 CORESET의 세트가 상기 RMSI에 대한 정보를 포함할 경우, 상기CORESET의 세트 및 상기 SS/PBCH 블록들의 세트는 동일한 슬롯에 위치하도록 구성되며; 또한상기 PDCCH의 세트를 모니터링하기 위한 상기 CORESET의 세트가 상기 OSI 또는 상기 페이징 메시지 중 적어도하나에 대한 정보를 포함할 경우, 상기 CORESET의 세트 및 상기 SS/PBCH 블록들의 세트는 각각 상이한 슬롯들에위치하도록 구성되며, 상기 CORESET의 세트를 포함하는 슬롯과 상기 SS/PBCH 블록들의 세트를 포함하는 슬롯 사이의 타이밍 오프셋은 상기 SS/PBCH 블록들의 세트의 송신을 포함하는 시간 듀레이션으로서 결정되는, 사용자장비(UE)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 6 항에 있어서, 상기 적어도 하나의 프로세서는,상기 수신되는 DSCH 내의 SS/PBCH 블록의 인덱스;상기 DTTC에서의 일 슬롯 내의 2개의 미리 정의된 위치들 중의 상기 수신되는 DSCH 내의 SS/PBCH 블록의 위치;및상기 DSCH의 세트의 송신의 시작 슬롯을 결정하도록 더 구성되는, 사용자 장비(UE)."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "무선 통신 시스템에서 기지국(BS)의 방법으로서,동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록들의 세트를 포함하는 디스커버리 신호들 및 채널들(DSCH)의 세트를 식별하는 단계;제 1 주기성, 제 1 송신 윈도우의 듀레이션 또는 상기 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 송신 타이밍 구성(DTTC)을 식별하는 단계 - 상기 DTTC는 서빙 셀에서의 상기 DSCH의 세트의송신 또는 무선 링크 모니터링(RLM)을 위해 식별됨 -;제 2 주기성, 제 2 송신 윈도우의 듀레이션, 또는 상기 제 2 송신 윈도우의 제 2 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 측정 타이밍 구성(DMTC)을 식별하는 단계 - 상기 DMTC는 상기 DSCH의 세트에 기초하는 무선리소스 관리(RRM) 측정을 위해 식별됨 -;식별된 상기 DTTC에 기초하는 상기 DSCH의 세트에 대한 LBT(list-before-talk) 절차에 기초하여 채널 액세스 절차를 수행하는 단계; 및상기 LBT 절차에 기초하여 비면허 다운링크 채널들을 통해 상기 DSCH의 세트를 사용자 장비(UE)에 송신하는 단계를 포함하는, 방법."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,공개특허 10-2020-0090835-5-물리적 다운링크 제어 채널들(physical downlink control channels, PDCCH)의 세트를 모니터링하기 위한CORESET(control resource sets)의 세트 및 상기 PDCCH의 세트에 의해 스케줄링되는 물리적 다운링크 공유 채널들(physical downlink shared channels, PDSCH)의 세트를 포함하는 상기 DSCH의 세트 - 상기 PDSCH의 세트각각은 RMSI(remaining minimum system information), OSI(other system information) 또는 페이징 메시지(paging message) 중 적어도 하나에 대한 정보를 포함함 -; 또는채널 상태 정보 기준 신호들(channel state information reference signals, CSI-RS)의 세트를 포함하는 상기DSCH의 세트중 적어도 하나를 결정하는 단계를 더 포함하는, 방법."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 DSCH의 세트 내의 상기 DRESET의 세트 및 상기 SS/PBCH 블록들의 세트는 각각 다른 시간 인스턴스들에 위치하도록 구성되며; 또한상기 SS/PBCH 블록들의 세트의 대역폭과 상기 CORESET의 세트의 대역폭은 서로 중첩되도록 구성되는, 방법."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 PDCCH의 세트를 모니터링하기 위한 상기 CORESET의 세트가 상기 RMSI에 대한 정보를 포함할 경우, 상기CORESET의 세트 및 상기 SS/PBCH 블록들의 세트는 동일한 슬롯에 위치하도록 구성되며; 또한상기 PDCCH의 세트를 모니터링하기 위한 상기 CORESET의 세트가 상기 OSI 또는 상기 페이징 메시지 중 적어도하나에 대한 정보를 포함할 경우, 상기 CORESET의 세트 및 상기 SS/PBCH 블록들의 세트는 각각 상이한 슬롯들에위치하도록 구성되며, 상기 CORESET의 세트를 포함하는 슬롯과 상기 SS/PBCH 블록들의 세트를 포함하는 슬롯 사이의 타이밍 오프셋은 상기 SS/PBCH 블록들의 세트의 송신을 포함하는 시간 듀레이션으로서 결정되는, 방법."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 10 항에 있어서,상기 DTTC에서 적어도 하나의 슬롯은 상기 DSCH의 세트 내의 상기 SS/PBCH 블록들의 세트 각각의 송신을 위한 2개의 미리 정의된 위치들을 포함하고;상기 DSCH의 세트의 송신의 시작 슬롯은 상기 LBT 절차에 기초하는 제 1 슬롯으로서 결정되고;상기 DSCH의 세트 내의 상기 SS/PBCH 블록들의 세트 각각의 인덱스는 i mod L에 의해 주어지며, 여기서 i는 결정된 상기 DTTC 내의 상기 DSCH의 세트에 있는 상기 SS/PBCH 블록들의 세트 각각의 송신을 위한 위치의 인덱스이고, L은 상기 DTTC 내의 상기 SS/PBCH 블록들의 세트의 최대 개수이며; 또한상기 DSCH의 세트의 송신의 시작 슬롯은 상기 DSCH의 세트에서 표시되는, 방법."}
{"patent_id": "10-2020-7017568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 10 항에 있어서, LBT 카테고리 및 채널 액세스 우선 순위 클래스가 상기 DSCH의 세트의 송신 듀레이션에 기초하여 결정되며, 상기 DSCH의 세트의 상기 송신 듀레이션은 상기 DSCH의 세트에서의 실제 송신되는 SS/PBCH 블록들의 표시에 기초하여 결정되는, 방법."}
{"patent_id": "10-2020-7017568", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 사물 인터넷(IoT) 기술을 이용하여 4G(4th-Generation) 시스템보다 높은 데이터 레이트를 지원하기 위 한 5G 통신 시스템을 수렴하기 위한 통신 방법 및 시스템에 관한 것이다. 본 개시는 IOT(Internet of Things) 기술을 이용하여 4G(4th-Generation) 시스템보다 높은 데이터 전송률을 지원하는 5G 통신 시스템을 컨버징하기 (뒷면에 계속)"}
{"patent_id": "10-2020-7017568", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본원은 일반적으로 디스커버리 신호(discovery signal) 및 채널에 관한 것이다. 보다 구체적으로, 본 개시는 디스커버리 신호에 대한 채널 설계에 관한 것이다."}
{"patent_id": "10-2020-7017568", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개 선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 '비욘드(Beyond) 4G 네트워크' 또는 '포스트(Post) LTE 시스템'이라 불 리어지고 있다. 더 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60GHz 대역)에서의 구현이 고려되고 있다. 무선파의 전파 손실을 줄이고 송신 거리를 늘리기 위해, 5G 통신 시 스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔포밍(analog beam forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한, 시스템 네트워크 개선을 위해, 5G 통신 시스템에서는 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백홀(wireless backhaul), 이동 네트워크, 협력 통신, CoMP(Coordinated Multi-Points), 및 수신단 간섭 제거 등의 기술 개발이 이루어지 고 있다. 5G 시스템에서는, 진보된 코딩 변조(advanced coding modulation, ACM) 기술인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)와, 진보된 액세스 기술인 FBMC(filter bank multi carrier), NOMA(non-orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다. 인간이 정보를 생성하고 소비하는 인간 중심의 연결 네트워크인 인터넷은 이제 사물과 같은 분산된 엔티티들이 인간의 개입없이 정보를 교환하고 처리하는 IOT(Internet of Things)로 진화하고 있다. 클라우드 서버와의 연 결을 통해 IoT 기술과 빅 데이터 처리 기술이 결합된 IoE(Internet of Everything)가 등장했다. IoT 구현을 위한 \"센싱 기술\", \"유/무선 통신 및 네트워크 인프라스트럭처\", \"서비스 인터페이스 기술\" 및 \"보안 기술\"과 같은 기술 요소들이 요구됨에 따라 센서 네트워크, M2M(Machine-to-Machine) 통신, MTC(Machine Type Communication) 등이 최근 연구되고 있다. 이러한 IoT 환경은 연결된 사물들간에 생성되는 데이터를 수집하고 분석함으로써 인간의 삶에 새로운 가치를 창출하는 지능형 인터넷 기술 서비스를 제공할 수 있다. IoT는 기존 의 정보 기술(IT)과 다양한 산업 응용들 간의 융합 및 결합을 통해 스마트 홈, 스마트 빌딩, 스마트 시티, 스마 트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전 및 고급 의료 서비스 등의 다양한 분야에 적 용될 수 있다. 이에 따라, 5G 통신 시스템을 IoT 네트워크에 적용하기 위한 다양한 시도가 이루어지고 있다. 예를 들어, 센서 네트워크, MTC(Machine Type Communication) 및 M2M(Machine-to-Machine) 통신과 같은 기술은 빔포밍, MIMO 및 어레이 안테나로 구현될 수 있다. 또한, 전술한 빅 데이터 처리 기술로서 클라우드 무선 액세스 네트워크(RA N)의 응용은 5G 기술과 IoT 기술 간의 컨버전스의 예로 간주될 수 있다. NR(new radio) 면허 스펙트럼의 경우, 각각의 동기화 및 물리적 브로드캐스트 채널(PBCH) 신호 블록(SS/PBCH 블 록)은 NR-PSS(NR-Primary Synchronization Signal)에 대한 하나의 심볼, NR-PBCH에 대한 두 개의 심볼 및 NR- SSS(NR-Secondary Synchronization Signal) 및 NR-PBCH에 대한 하나의 심볼을 포함하며, 이 네 개의 심볼이 연 속적으로 매핑되고 시분할 다중화된다. NR-SS는 NR에서 지원되는 모든 캐리어 주파수 범위에 대한, NR-PSS 및 NR-SSS 시퀀스 설계를 포함한 통합된 설계이다. NR-PSS 및 NR-SSS의 송신 대역폭은 전체 SS/PBCH 블록의 송신 대역폭보다 작다. NR 셀에 대한 초기 셀 선택을 위해, UE는 디폴트 SS 버스트 세트 주기성을 20 ms로 가정하고, 비-독립형 NR 셀 검출을 위해, 네트워크는 UE에 대한 주파수 캐리어당 하나의 SS 버스트 세트 주기성 정보 및 측정 타이밍/듀레이션을 도출하기 위한 정보를 제공한다. 마스터 정보 블록(master information block, MIB) 이외에, RMSI(remaining minimum system information)가 대응하는 물리적 다운링크 제어 채널 (physical downlink control channel, PDCCH)에 의해 반송되는 스케줄링 정보와 함께 물리적 다운링크 공유 채 널(physical downlink shared channel, PDSCH)에 의해 반송된다."}
{"patent_id": "10-2020-7017568", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "공통 제어 채널들을 수신하기 위한 제어 리소스 세트(control resource set, CORESET)가 구성될 필요가 있으며, PBCH에서 송신될 수 있어야 한다."}
{"patent_id": "10-2020-7017568", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 실시 예들은 디스커버리 신호 및 채널을 제공한다. 일 실시 예에서, 무선 통신 시스템에서의 기지국(BS)이 제공된다. BS는 적어도 하나의 프로세서를 포함하며, 이 적어도 하나의 프로세서는 동기화 신호들 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel, SS/PBCH) 블록들의 세트를 포함하는 디스커버리 신호들 및 채널들(discovery signals and channels, DSCH)의 세트를 식별하고, 제 1 주기성, 제 1 송신 윈도우의 듀레이션 또는 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 송신 타이밍 구성(DSCH transmission timing configuration, DTTC)을 식별하고 - DTTC는 서빙 셀에서의 DSCH의 세트의 송신 또는 무선 링크 모니터링(radio link monitoring, RLM)을 위해 식별됨 -, 제 2 주기성, 제 2 송신 윈도우의 듀레이션, 또는 제 2 송신 윈도우의 제 2 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 측정 타이밍 구성(DSCH measurement timing configuration, DMTC)을 식별하며 - DMTC는 DSCH의 세트에 기초하는 무선 리소스 관리(radio resource management, RRM) 측정을 위해 식별됨 -, 또한 식별된 DTTC에 기초하는 DSCH의 세트에 대한 LBT(list-before- talk) 절차에 기초하여 채널 액세스 절차를 수행하도록 구성된다. BS는 프로세서에 동작 가능하게 연결되는 송 수신기를 더 포함하고, 이 송수신기는 LBT 절차에 기초하여 비면허 다운링크 채널(unlicensed downlink channel)들을 통해 DSCH의 세트를 사용자 장비(user equipment, UE)에 송신하도록 구성된다. 다른 실시 예에서, 무선 통신 시스템에서의 사용자 장비(UE)가 제공된다. UE는 적어도 하나의 프로세서를 포함 하며, 이 적어도 하나의 프로세서는 제 1 주기성, 제 1 송신 윈도우의 듀레이션, 또는 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH(discovery signals and channels) 송신 타이밍 구성(DSCH transmission timing configuration, DTTC)을 식별하고 - DTTC는 서빙 셀에서의 DSCH 또는 무선 링크 모니터링 (RLM)을 위해 식별됨 -, 또한 제 2 주기성, 제 2 송신 윈도우의 듀레이션, 또는 제 2 송신 윈도우의 제 2 타이 밍 오프셋 중 적어도 하나를 포함하는 DSCH 측정 타이밍 구성(DMTC)을 식별하도록 구성되며, 여기서 DMTC는 DSCH의 세트에 기초하는 무선 리소스 관리(RRM) 측정을 위해 식별된다. UE는 프로세서에 동작 가능하게 연결되 는 송수신기를 더 포함하고, 이 송수신기는 식별된 DTTC에 기초하여 비면허 다운링크 채널들을 통해 DSCH의 세 트로부터 적어도 하나의 DSCH를 기지국(BS)으로부터 수신하도록 구성되며, 수신되는 적어도 하나의 DSCH는 동기 화 신호들 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel, SS/PBCH) 블록을 포함한다. 또 다른 실시 예에서, 무선 통신 시스템에서 기지국(BS)의 방법이 제공된다. 이 방법은 동기화 신호들 및 물리 적 브로드캐스트 채널(SS/PBCH) 블록들의 세트를 포함하는 디스커버리 신호들 및 채널들(DSCH)의 세트를 식별하 는 단계, 제 1 주기성, 제 1 송신 윈도우의 듀레이션 또는 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 송신 타이밍 구성(DTTC)을 식별하는 단계 - DTTC는 서빙 셀에서의 DSCH의 세트의 송신 또 는 무선 링크 모니터링(RLM)을 위해 식별됨 -, 제 2 주기성, 제 2 송신 윈도우의 듀레이션, 또는 제 2 송신 윈 도우의 제 2 타이밍 오프셋 중 적어도 하나를 포함하는 DSCH 측정 타이밍 구성(DMTC)을 식별하는 단계 - DMTC는 DSCH의 세트에 기초하는 무선 리소스 관리(RRM) 측정을 위해 식별됨 -, 식별된 DTTC에 기초하는 DSCH의 세트에 대한 LBT(list-before-talk) 절차에 기초하여 채널 액세스 절차를 수행하는 단계, 및 LBT 절차에 기초하여 비면 허 다운링크 채널들을 통해 DSCH의 세트를 사용자 장비(UE)에 송신하는 단계를 포함한다. 다른 기술적 특징들은 다음의 도면, 설명 및 청구 범위로부터 당업자에게 쉽게 명백해질 수 있다. 아래의 상세한 설명에 들어가기 전에, 본 특허 명세서 전체에 걸쳐 사용되는 특정 단어 및 어구들의 정의를 기 재하는 것이 유리할 수 있다. 용어 \"커플(couple)\" 및 그 파생어는 두 개 이상의 요소 사이의 어떤 직접 또는 간접 통신을 나타내거나, 이들 요소가 서로 물리적으로 접촉하고 있는지의 여부를 나타낸다. 용어 \"송신 (transmit)\", \"수신(receive)\" 및 \"통신(communicate)\" 그리고 그 파생어는 직접 통신 및 간접 통신 모두를 포 함한다. 용어 \"포함한다(include)\" 및 \"구성한다(comprise)\" 그리고 그 파생어는 제한이 아닌 포함을 의미한다. 용어 \"또는(or)\"은 포괄적 용어로써, '및/또는'을 의미한다. 어구 \"~와 관련되다(associated with)\" 및 그 파생어는 ~을 포함한다(include), ~에 포함된다(be included within), ~와 결합하다(interconnect with), ~을 함유하다(contain), ~에 함유되어 있다(be contained within), ~에 연결한다(connect to or with), ~와 결합하다(couple to or with), ~ 전달한다(be communicable with), 와 협력하다(cooperate with), ~를 끼 우다(interleave), ~을 나란히 놓다(juxtapose), ~에 인접하다(be proximate to), 구속하다/구속되다(be bound to or with), 소유하다(have), 속성을 가지다(have a property of), ~와 관계를 가지다(have a relationship to or with) 등을 의미한다. 용어 \"제어기(controller)\"는 적어도 하나의 동작을 제어하는 어떤 장치, 시스템또는 그 일부를 의미한다. 이러한 제어기는 하드웨어 또는 하드웨어와 소프트웨어의 조합 및/또는 펌웨어로 구 현될 수 있다. 특정 제어기와 관련된 기능은 로컬 또는 원격으로 중앙 집중식으로 처리(centralized)되거나 또 는 분산식으로 처리(distributed)될 수 있다. 어구 \"적어도 하나\"는, 그것이 항목들의 나열과 함께 사용될 경 우, 나열된 항목들 중 하나 이상의 상이한 조합이 사용될 수 있음을 의미한다. 예를 들어, \"A, B, 및 C 중 적 어도 하나\"는 다음의 조합, 즉 A, B, C, A와 B, A와 C, B와 C, 그리고 A와 B와 C 중 어느 하나를 포함한다. 또한, 후술하는 각종 기능들은 컴퓨터 판독 가능한 프로그램 코드로 형성되고 컴퓨터 판독 가능한 매체에서 구 현되는 하나 이상의 컴퓨터 프로그램 각각에 의해 구현 또는 지원될 수 있다. 용어 \"애플리케이션\" 및 \"프로그 램\"은 하나 이상의 컴퓨터 프로그램, 소프트웨어 컴포넌트, 명령 세트, 프로시저, 함수, 객체, 클래스, 인스턴 스, 관련 데이터, 혹은 적합한 컴퓨터 판독 가능한 프로그램 코드에서의 구현용으로 구성된 그것의 일부를 지칭 한다. 어구 \"컴퓨터 판독 가능한 프로그램 코드\"는 소스 코드, 오브젝트 코드, 및 실행 가능한 코드를 포함하 는 컴퓨터 코드의 종류를 포함한다. 어구 \"컴퓨터 판독 가능한 매체\"는 ROM(read only memory), RAM(random access memory), 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD), 혹은 임의의 다른 타 입의 메모리와 같은, 컴퓨터에 의해 액세스될 수 있는 임의의 타입의 매체를 포함한다. \"비-일시적인\" 컴퓨터 판독 가능한 매체는 유선, 무선, 광학, 일시적인 전기적 또는 다른 신호들을 전달시키는 통신 링크를 제외한다. 비-일시적 컴퓨터 판독 가능한 매체는 데이터가 영구적으로 저장되는 매체 그리고 재기록이 가능한 광디스크 또 는 소거 가능한 메모리 장치와 같은, 데이터가 저장되어 나중에 덮어 씌어지는 매체를 포함한다. 다른 특정 단어 및 어구에 대한 정의가 이 특허 명세서 전반에 걸쳐 제공된다. 당업자는 대부분의 경우가 아니 더라도 다수의 경우에 있어서, 이러한 정의는 종래에 뿐만 아니라 그러한 정의된 단어 및 어구의 향후 사용에 적용될 수 있음을 이해해야 한다."}
{"patent_id": "10-2020-7017568", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에 설명되는 도 1 내지 도 24, 및 이 특허 명세서에 있어서의 본 개시의 원리들을 설명하기 위해 사용되는 각종 실시 예들은 오직 예시의 방법에 의한 것이며, 어떤 방식으로도 본 개시의 범위를 제한하는 것으로 해석되 어서는 아니 된다. 본 개시의 원리들은 임의의 적절하게 구성된 시스템 또는 장치에서 구현될 수 있다는 것을 당업자는 이해할 수 있을 것이다. 다음의 문헌들 및 표준 설명들 즉, 3GPP TS 36.211 v13.2.0, \"E-UTRA, Physical channels and modulation;\" 3GPP TS 36.212 v13.2.0, \"E-UTRA, Multiplexing and Channel coding;\" 3GPP TS 36.213 v13.2.0, \"E-UTRA, Physical Layer Procedures;\" 3GPP TS 36.321 v13.2.0, \"E-UTRA, Medium Access Control(MAC) protocol specification;\" 및 3GPP TS 36.331 v13.2.0, \"E-UTRA, Radio Resource Control(RRC) protocol specification.\"은 본 명세서에서 완전히 설명된 것처럼 참조로서 본 개시에 통합된다. 4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시 스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 '비욘드(Beyond) 4G 네트워크' 또는 '포스트(Post) LTE 시스템'이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60GHz 대역)에서의 구현이 고려되고 있다. 무선파의 전파 손실을 줄이고 송신 커버리지를 늘리기 위해, 5G 통신 시스템에서는 빔 포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD- MIMO), 어레이 안테나(array antenna), 아날로그 빔 포밍(analog beam forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다. 또한, 시스템 네트워크 개선을 위해, 5G 통신 시스템에서는 개선된 소형 셀(advanced small cell), 클라우드 무 선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백홀(wireless backhaul) 통신, 이동 네트워크, 협력 통신, CoMP(Coordinated Multi-Points) 송수신, 및 간섭 완화 제거 등의 기술 개발이 이루어지고 있다. 5G 시스템에서는, 적응적 변조 코딩(adaptive modulation and coding, AMC) 기술인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)와, 진보된 액세스 기술인 FBMC(filter bank multi carrier), NOMA(non-orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다. 이하의 도 1 내지 도 4b에서는 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술들을 사용하여 무선 통신 시스템에서 구현되는 다양한 실시 예 들에 대해 설명한다. 도 1 내지 도 3의 설명은 상이한 실시 예들이 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한을 의미하지 않는다. 본 개시의 상이한 실시 예들은 임의의 적절하게 구성된 통신 시스템에 구현될 수도 있다. 도 1은 본 개시의 실시 예들에 따른, 예시적 무선 네트워크를 도시한 것이다. 도 1에 나타낸 무선 네트워크의 실시 예는 단지 설명을 위한 것이다. 무선 네트워크에 대한 다른 실시 예들이 본 개시의 범주를 일탈하지 않는 범위 내에서 사용될 수 있다. 도 1에 도시된 바와 같이, 무선 네트워크는 eNB, eNB, 및 eNB을 포함한다. eNB는 eNB 및 eNB과 통신한다. 또한, eNB는 적어도 하나의 네트워크, 예를 들어, 인터넷, 전용 IP(Internet Protocol) 네트워크, 또는 다른 데이터 네트워크와도 통신한다. eNB는 eNB의 커버리지 영역 내에 있는 제 1 복수의 사용자 장비(UE)들에게, 네트워크에의 무선 광대역 액세스를 제공한다. 제 1 복수의 UE들은 중소기업(SB)에 위치할 수 있는 UE; 대기업(E)에 위 치할 수 있는 UE; 와이파이 핫 스팟(HS)에 위치할 수 있는 UE; 제 1 주거지역(R)에 위치할 수 있는 UE; 제 2 주거지역(R)에 위치할 수 있는 UE; 및 휴대 전화, 무선 랩탑, 무선 PDA 등과 같은 모바일 장치(M)일 수 있는 UE를 포함한다. eNB은 eNB의 커버리지 영역 내에 있는 제 2 복수의 UE들에게, 네트워크에의 무선 광대역 액세스를 제공한다. 제 2 복수의 UE들은 UE 및 UE를 포함 한다. 몇몇 실시 예들에서, eNB들(101-103) 중 하나 이상의 eNB들은 5G, LTE, LTE-A, WiMAX, WiFi 또는 다른 무선 통신 기술들을 사용하여 서로 간에 및 UE들(111-116)과 통신할 수 있다. 네트워크 타입에 따라 \"기지국\" 또는 \"BS\"라는 용어는 네트워크에 무선 액세스를 제공하도록 구성된 컴포넌트 (또는 컴포넌트 집합), 예를 들면, 송신 포인트(TP), 송-수신 포인트(TRP), 개선된 기지국(eNodeB 또는 eNB), 5G 기지국(gNB), 매크로셀, 펨토셀, WiFi 액세스 포인트(AP) 또는 기타 무선 가능 장치를 지칭할 수 있다. 기 지국은 하나 이상의 무선 통신 프로토콜, 예컨대 5G 3GPP 새로운 무선 인터페이스/액세스(NR), LTE(long term evolution), LTE-A(LTE-advanced), HSPA(high speed packet access), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세스를 제공할 수 있다. 편의상, 용어 \"BS\" 및 \"TRP\"는 본 특허 명세서에서 원격 단말에 대한 무선 액세스를 제공하는 네트워크 인프라스트럭처를 나타내기 위해 상호 교환적으로 사용된다. 또한, 네트워크 타입에 따라, \"사용자 장비\" 또는 \"UE\"라는 용어는 \"이동국\", \"가입자국\", \"원격 단말\", \"무선 단말\", \"단말\", \"수신 포인트\" 또는 \"사용자 장치\"와 같은 임의의 컴포넌트를 지칭할 수 있다. 편의상, 용어들 \"사용자 장비\" 및 \"UE\"는, UE 가 이동 장치(예컨대, 휴대 전화기 또는 스마트 폰)이든 일반적으로 고려되는 고정 장치(예컨대, 데스크탑 컴퓨 터 또는 벤딩 머신)이든 간에, BS에 무선으로 액세스하는 원격 무선 장비를 지칭하는 것으로 본 특허 명세서에 서는 사용된다. 점선은, 단지 예시 및 설명의 목적으로 대략의 원형으로 나타낸 커버리지 영역들(120 및 125)의 대략적인 범위 들을 나타낸다. eNB들과 연관된 커버리지 영역들, 예를 들어 커버리지 영역들(120 및 125)은 eNB들의 구성, 및 자연 및 인공 장애물들과 관련된 무선 환경의 변화에 따라, 불규칙한 형태들을 포함하는 다른 형태들을 가질 수 있음을 명확하게 이해해야 한다. 아래에서 더 상세히 설명되는 바와 같이, UE들(111-116) 중 하나 이상은 효율적인 디스커버리 신호 및 채널을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 특정 실시 예들에서, eNB들(101-103) 중 하나 이상은 효 율적인 디스커버리 신호 및 채널을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 도 1이 무선 네트워크의 일 예를 도시한 것이지만, 다양한 변화들이 도 1에 대하여 이루어질 수 있다. 예를 들 어, 무선 네트워크는 임의의 적절한 배열로 임의의 개수의 eNB들 및 임의의 개수의 UE들을 포함할 수 있다. 또 한, eNB는 임의의 개수의 UE들과 직접 통신하여, 이 UE들에게 네트워크로의 무선 광대역 액세스를 제공할 수 있다. 이와 유사하게, 각 eNB(102-103)은 네트워크와 직접 통신하여, UE들에게 네트워크 로의 직접 무선 광대역 액세스를 제공할 수 있다. 또한, eNB들(101, 102, 및/또는 103)은 외부 전화 네트워크 들 또는 다른 타입의 데이터 네트워크들과 같은 다른 또는 추가의 외부 네트워크들에의 액세스를 제공할 수 있 다. 도 2는 본 개시의 실시 예들에 따른, 예시적 eNB를 도시한 것이다. 도 2에 도시된 eNB의 실시 예는 단지 설명을 위한 것이며, 도 1의 eNB들(101 및 103)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, eNB 들은 각종의 다양한 구성들로 이루어지며, 도 2는 eNB에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다. 도 2에 도시된 바와 같이, eNB는 복수의 안테나들(205a-205n), 복수의 RF 송수신기들(210a-210n), 송신 (TX) 처리 회로, 및 수신(RX) 처리 회로를 포함한다. 또한, eNB는 컨트롤러/프로세서, 메모리, 백홀 또는 네트워크 인터페이스를 포함한다. RF 송수신기들(210a-210n)은, 안테나들(205a-205n)로부터, 네트워크 내에서 UE들에 의해 송신되는 신호들 과 같은 내향(incoming) RF 신호들을 수신한다. RF 송수신기들(210a-210n)은 내향 RF 신호들을 하향 변환 (down-convert)하여, IF 또는 기저대역 신호들을 생성한다. IF 또는 기저대역 신호들은, 기저대역 또는 IF 신 호들을 필터링하고, 디코딩하고, 및/또는 디지털화하는 것에 의하여 처리된 기저대역 신호들을 생성하는 RX 처 리 회로로 전송된다. RX 처리 회로는 이 처리된 기저대역 신호들을, 추가의 처리를 위하여 컨트롤러 /프로세서로 송신한다. TX 처리 회로는, 컨트롤러/프로세서로부터 아날로그 또는 디지털 데이터(예컨대, 음성 데이터, 웹 데 이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신한다. TX 처리 회로는, 외향(outgoing) 기저대역 데이터를 인코딩, 다중화, 및/또는 디지털화하여, 처리된 기저대역 또는 IF 신호들을 생성한다. RF 송수신기들 (210a-210n)은 TX 처리 회로로부터, 외향 처리된 기저대역 또는 IF 신호들을 수신하고, 그 기저대역 또는 IF 신호들을, 안테나들(205a-205n)을 통해 송신되는 RF 신호들로 상향 변환한다. 컨트롤러/프로세서는 eNB의 전반적인 동작을 제어하는 하나 이상의 프로세서들 또는 다른 처리 장치 들을 포함할 수 있다. 예를 들어, 컨트롤러/프로세서는, 잘 알려진 원리들에 따라 RF 송수신기들(210a- 210n), RX 처리 회로, 및 TX 처리 회로에 의해 순방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 컨트롤러/프로세서는 보다 개선된 무선 통신 기능들과 같은 추가 기능들도 지원 할 수 있다. 예를 들어, 컨트롤러/프로세서는 복수의 안테나들(205a-205n)로부터의 외향 신호들이 원하는 방향으로 효과적으로 조종하기 위해 다르게 가중 처리되는 빔포밍 또는 지향성 라우팅 동작들을 지원할 수 있다. 다양한 다른 기능들 중 임의의 기능이 컨트롤러/프로세서에 의해 eNB에서 지원될 수 있다. 또한, 컨트롤러/프로세서는 메모리에 상주하는 프로그램들 및 다른 프로세스들, 예를 들어 OS를 실행 할 수 있다. 컨트롤러/프로세서는 실행 프로세스에 의한 요구에 따라 데이터를 메모리 내로 또는 외 부로 이동시킬 수 있다. 또한, 컨트롤러/프로세서는 백홀 또는 네트워크 인터페이스에 커플링된다. 백홀 또는 네트워크 인터 페이스는, eNB가 백홀 연결을 통해 또는 네트워크를 통해 다른 장치들 또는 시스템들과 통신하는 것 을 가능하게 한다. 인터페이스는 임의의 적절한 유선 또는 무선 연결(들)을 통한 통신들을 지원할 수 있 다. 예를 들어, eNB가 셀룰러 통신 시스템(예컨대, 5G, LTE, 또는 LTE-A를 지원하는 것)의 일부로서 구현 되는 경우, 인터페이스는, eNB가 유선 또는 무선 백홀 연결을 통해 다른 eNB들과 통신하는 것을 가능 하게 할 수 있다. eNB가 액세스 포인트로서 구현되는 경우, 인터페이스는, eNB가 유선 또는 무 선 로컬 영역 네트워크를 통해 또는 유선 또는 무선 연결을 통해 더 큰 네트워크(예컨대, 인터넷)로 전송하는 것을 가능하게 한다. 인터페이스는 유선 또는 무선 연결, 예를 들어 이더넷 또는 RF 송수신기를 통한 통 신들을 지원하는 임의의 적절한 구조를 포함한다. 메모리는 컨트롤러/프로세서에 커플링된다. 메모리의 일부는 RAM을 포함할 수 있으며, 메모리 의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다. 도 2가 eNB의 일 예를 도시하고 있지만, 다양한 변화들이 도 2에 대하여 이루어질 수 있다. 예를 들어, eNB는 도 2에 나타낸 각 컴포넌트에 대한 임의의 개수를 포함할 수 있다. 일 특정 예로서, 액세스 포인트 는 다수의 인터페이스들을 포함할 수 있고, 컨트롤러/프로세서는 상이한 네트워크 주소들 사이에서 데이터를 라우팅하는 라우팅 기능들을 지원할 수 있다. 다른 특정 예로서, 단일 인스턴스의 TX 처리 회로 및 단일 인스턴스의 RX 처리 회로를 포함하는 것으로 도시되어 있지만, eNB는 각각에 대한 복수의 인 스턴스들을 포함할 수 있다(예컨대, RF 송수신기당 하나). 또한, 도 2의 각종 컴포넌트들이 조합되거나, 더 세 분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가의 컴포넌트들이 부가될 수도 있다. 도 3은 본 개시의 실시 예들에 따른, 예시적 UE를 도시한 것이다. 도 3에 도시된 UE의 실시 예는 단 지 설명을 위한 것이며, 도 1의 UE들(111-115)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE들은 각 종의 다양한 구성들로 이루어지며, 도 3은 UE에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다. 도 3에 도시된 바와 같이, UE는 안테나, 무선 주파수(radio frequency, RF) 송수신기, TX 처리 회로, 마이크로폰, 및 수신(RX) 처리 회로를 포함한다. 또한, UE는 스피커, 프로세 서, 입/출력(I/O) 인터페이스(IF), 터치스크린, 디스플레이, 및 메모리를 포함한다. 메모리는 운영 체제(OS) 및 하나 이상의 애플리케이션들을 포함한다. RF 송수신기는 네트워크의 eNB에 의해 송신되는 내향 RF 신호를 안테나로부터 수신한다. RF 송 수신기는 내향 RF 신호를 하향-변환하여, 중간 주파수(intermediate frequency, IF) 또는 기저대역 신호 를 생성한다. IF 또는 기저대역 신호는, 그 기저대역 또는 IF 신호를 필터링하고, 디코딩하고, 및/또는 디지털 화하는 것에 의해 처리된 기저대역 신호를 생성하는 RX 처리 회로로 전송된다. RX 처리 회로는 그 처리된 기저대역 신호를, 스피커로 송신하거나(예컨대, 음성 데이터), 또는 추가 처리를 위해 프로세서 로 송신한다(예컨대, 웹 브라우징 데이터). TX 처리 회로는 마이크로폰으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 또는 프로세서 로부터 다른 외향 기저대역 데이터(예컨대, 웹 데이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신 한다. TX 처리 회로는 그 외향 기저대역 데이터를 인코딩, 다중화, 및/또는 디지털화하여, 처리된 기저대 역 또는 IF 신호를 생성한다. RF 송수신기는 TX 처리 회로로부터 외향 처리된 기저대역 또는 IF 신 호를 수신하고, 그 기저대역 또는 IF 신호를, 안테나를 통해 송신되는 RF 신호로 상향 변환한다. 프로세서는 하나 이상의 프로세서들 또는 다른 처리 장치들을 포함할 수 있으며, 메모리에 저장된 OS를 실행함으로써 UE의 전반적인 동작을 제어할 수 있다. 예를 들어, 프로세서는 잘 알려진 원리들에 따라 RF 송수신기, RX 처리 회로, 및 TX 처리 회로에 의해 순방향 채널 신호들의 수신 및 역방향 채널 신호들을 송신을 제어할 수 있다. 몇몇 실시 예들에서, 프로세서는 적어도 하나의 마이크 로프로세서 또는 마이크로컨트롤러를 포함한다. 또한, 프로세서는 PUCCH에 대한 CSI 보고를 위한 프로세스들과 같은, 메모리에 상주하는 다른 프로세 스들 및 프로그램들을 실행할 수 있다. 프로세서는 실행 프로세스에 의한 요구에 따라 메모리 내로 또는 외부로 데이터를 이동할 수 있다. 몇몇 실시 예들에서, 프로세서는 OS에 기초하여 또는 eNB들 또는 오퍼레이터로부터 수신된 신호들에 따라 애플리케이션들을 실행하도록 구성된다. 또한, 프로세서 는, 랩탑 컴퓨터 및 휴대용 컴퓨터와 같은 다른 장치들에 연결되는 능력을 UE에게 제공하는 I/O 인터 페이스에 커플링되어 있다. I/O 인터페이스는 이 주변기기들과 프로세서 간의 통신 경로이다. 또한, 프로세서는 터치스크린 및 디스플레이에 커플링된다. UE의 오퍼레이터는 터치스크 린을 사용하여 UE에 데이터를 입력할 수 있다. 디스플레이는 예를 들어, 웹 사이트들로부터의 텍스트 및/또는 적어도 제한된 그래픽들을 렌더링할 수 있는 액정 표시 장치, 발광 다이오드 디스플레이, 또는 다른 디스플레이일 수 있다. 메모리는 프로세서에 커플링된다. 메모리의 일부는 랜덤 액세스 메모리(RAM)를 포함할 수 있으 며, 메모리의 다른 일부는 플래시 메모리 또는 다른 판독 전용 메모리(ROM)를 포함할 수 있다. 도 3이 UE의 일 예를 도시하고 있지만, 다양한 변화들이 도 3에 대하여 이루어질 수 있다. 예를 들어, 도 3의 각종 컴포넌트들은 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가 컴포넌트들 이 부가될 수도 있다. 일 특정 예로서, 프로세서는 복수의 프로세서들, 예를 들어 하나 이상의 중앙 처리 유닛(CPU)들 및 하나 이상의 그래픽 처리 유닛(GPU)들로 분할될 수 있다. 또한, 도 3이 모바일 전화기나 스마 트 폰과 같이 구성된 UE를 도시하고 있지만, UE들은 다른 타입의 모바일 또는 고정 장치들로서 동작하도록 구성될 수도 있다. 도 4a는 송신 경로 회로의 하이-레벨 다이어그램이다. 예를 들어, 송신 경로 회로는 OFDMA(orthogonal frequency division multiple access) 통신을 위해 사용될 수 있다. 도 4b는 수신 경로 회로의 하이-레벨 다 이어그램이다. 예를 들어, 수신 경로 회로는 OFDMA(orthogonal frequency division multiple access) 통신을 위해 사용될 수 있다. 도 4a 및 도 4b에서, 다운링크 통신의 경우, 송신 경로 회로는 기지국(eNB) 또는 중계국에서 구현될 수 있으며, 수신 경로 회로는 사용자 장비(예컨대, 도 1의 사용자 장비)에서 구현될 수 있다. 다른 예들에서, 업링크 통신의 경우, 수신 경로 회로는 기지국(예컨대, 도 1의 eNB) 또는 중계국에서 구현될 수 있으며, 송신 경로 회로는 사용자 장비(예컨대, 도 1의 사용자 장비)에서 구현될 수 있다. 송신 경로 회로는 채널 코딩 및 변조 블록, 직렬-병렬(S-to-P) 블록, 사이즈 N 역 고속 푸리에 변환 (Inverse Fast Fourier Transform, IFFT) 블록, 병렬-직렬(P-to-S) 블록, 가산 사이클릭 프리픽스 블록, 및 업-컨버터(up-converter, UC)을 포함한다. 수신 경로 회로는 다운-컨버터(down- converter, DC), 제거 사이클릭 프리픽스 블록, 직렬-병렬(S-to-P) 블록, 사이즈 N 고속 푸리 에 변환(Fast Fourier Transform, FFT) 블록, 병렬-직렬(P-to-S) 블록, 및 채널 디코딩 및 복조 블 록을 포함한다. 도 4a 및 도 4b에서의 컴포넌트들 중 적어도 몇몇은 소프트웨어로 구현될 수 있는 한편, 다른 컴포넌 트들은 설정 가능한 하드웨어 또는 소프트웨어와 설정 가능한 하드웨어의 혼합에 의해 구현될 수도 있다. 특히, 본 개시의 명세서에서 설명되는 FFT 블록들 및 IFFT 블록들은 구성 가능한 소프트웨어 알고리즘들로서 구 현될 수 있으며, 여기서 사이즈 N의 값은 그 구현에 따라 변경될 수 있음에 유의한다. 또한, 본 개시가 고속 푸리에 변환 및 역 고속 푸리에 변환을 구현하는 실시 예에 관한 것이지만, 이것은 단지 예시에 의한 것일 뿐이며, 본 개시의 범위를 한정하는 것으로 해석되어서는 아니 된다. 본 개시의 다른 실시 예들에서는, 고속 푸리에 변환 함수들 및 역 고속 푸리에 변환 함수들이 이산 푸리에 변환(DFT) 함수들 및 역 이산 푸리에 변환(IDFT) 함수들로 각각 용이하게 대체될 수도 있음을 이해할 것이다. DFT 및 IDFT 함수들의 경 우, 변수 N의 값은 임의의 정수(예컨대, 1, 2, 3, 4 등)가 될 수 있으며, FFT 및 IFFT 함수들의 경우, 변수 N의 값은 2의 거듭 제곱(즉, 1, 2, 4, 8, 16 등)인 임의의 정수가 될 수 있음을 이해할 것이다. 송신 경로 회로에서, 채널 코딩 및 변조 블록은 정보 비트들의 세트를 수신하여, 코딩(예컨대, LDPC 코딩)을 적용하고, 그 입력 비트들을 변조(예컨대, QPSK(Quadrature Phase Shift Keying) 또는 QAM(Quadrature Amplitude Modulation))함으로써, 주파수-영역 변조 심볼들의 시퀀스를 생성한다. 직렬-병렬 블록은 직렬 변조된 심볼들을 병렬 데이터로 변환(즉, 역다중화)하여 N 병렬 심볼 스트림들을 생성하며, 여기서 N은 BS 및 UE에서 사용되는 IFFT/FFT 크기이다. 그 후에, 사이즈 N IFFT 블록은 N 병렬 심볼 스트림들 상에 서 IFFT 동작을 수행하여, 시간-영역 출력 신호들을 생성한다. 병렬-직렬 블록은 사이즈 N IFFT 블록 로부터의 병렬 시간-영역 출력 심볼들을 변환(즉, 다중화)하여, 직렬 시간-영역 신호를 생성한다. 그 후 에, 가산 사이클릭 프리픽스 블록는 시간-영역 신호에 사이클릭 프리픽스를 삽입한다. 마지막으로, 업-컨 버터는 무선 채널을 통한 송신을 위해 가산 사이클릭 프리픽스 블록의 출력을 RF 주파수로 변조(즉, 상향 변환)한다. 또한, 이 신호는 RF 주파수로 변환하기 이전에, 기저대역에서 필터링될 수도 있다. 송신된 RF 신호는 무선 채널을 통과한 이후에 UE에 도달하여, eNB에서의 동작들에 대한 역 동작들이 수행된다. 다운-컨버터는 수신된 신호를 기저대역 주파수로 하향 변환하며, 제거 사이클릭 프리픽스 블록 은 그 사이클릭 프리픽스를 제거하여, 직렬 시간-영역 기저대역 신호를 생성한다. 직렬-병렬 블록은 시간-영역 기저대역 신호를 병렬 시간-영역 신호들로 변환한다. 그 후에, 사이즈 N FFT 블록은 FFT 알고 리즘을 수행하여 N 병렬 주파수-영역 신호들을 생성한다. 병렬-직렬 블록은 병렬 주파수-영역 신호들을 변조된 데이터 심볼들의 시퀀스로 변환한다. 채널 디코딩 및 복조 블록은 그 변조된 심볼들에 대한 복조 를 행한 후에 디코딩함으로써, 원래의 입력 데이터 스트림을 복구한다. eNB들(101-103) 각각은 사용자 장비(111-116)로의 다운링크 송신과 유사한 송신 경로를 구현할 수 있으며, 사용 자 장비(111-116)로부터의 업링크 수신과 유사한 수신 경로를 구현할 수도 있다. 이와 유사하게, 사용자 장비 (111-116) 각각은 eNB들(101-103)로의 업링크 송신을 위한 아키텍처에 대응하는 송신 경로를 구현할 수 있으며, eNB들(101-103)로부터의 다운링크 수신을 위한 아키텍처에 대응하는 수신 경로를 구현할 수도 있다. 5G 통신 시스템 사용 케이스들이 확인되고 설명되었다. 이러한 사용 케이스들은 크게 세 가지 그룹으로 분류될 수 있다. 일 예로, eMBB(enhanced mobile broadband)는 보다 덜 엄격한 레이턴시 및 신뢰성 요구 사항들로 높 은 bits/sec 요구 사항이 수행되도록 결정된다. 다른 예에 있어서, URLL(ultra-reliable and low latency)은 보다 덜 엄격한 bits/sec 요구 사항으로 결정된다. 또 다른 예에 있어서, mMTC(massive machine type communication)는 장치들의 개수가 km2 당 십만에서 백만에 달할 수 있지만 신뢰성/처리량/레이턴시 요구 사항 은 보다 덜 엄격할 수 있도록 결정된다. 이러한 시나리오는 또한 배터리 소모가 가능한 최소화되어야 한다는 점에서 전력 효율 요구 사항을 포함할 수도 있다. 통신 시스템은 기지국(BS) 또는 NodeB와 같은 송신 포인트로부터 사용자 장비(UE)로 신호를 전달하는 다운링크 (DL), 및 UE로부터의 신호를 NodeB와 같은 수신 포인트로 전달하는 업링크(UL)를 포함한다. 또한 일반적으로 단말기 또는 이동국으로서 지칭되는 UE는 고정식 또는 이동식일 수 있으며, 셀룰러 폰, 개인용 컴퓨터 장치 또 는 자동화된 장치일 수 있다. 일반적으로 고정국인 eNodeB는 또한 액세스 포인트 또는 다른 동등한 용어로서 지칭될 수 있다. LTE 시스템의 경우, NodeB는 종종 eNodeB로서 지칭된다. LTE 시스템과 같은 통신 시스템에서, DL 신호는 정보 컨텐츠를 전달하는 데이터 신호, DL 제어 정보(DCI)를 전 달하는 제어 신호 및 파일럿 신호로서도 알려진 기준 신호(RS)를 포함할 수 있다. eNodeB는 물리 DL 공유 채널 (physical DL shared channel, PDSCH)을 통해 데이터 정보를 송신한다. eNodeB는 물리 DL 제어 채널(physical DL control channel, PDCCH) 또는 EPDCCH(Enhanced PDCCH)를 통해 DCI를 송신한다. eNodeB는 물리적 하이브리드 ARQ 인디케이터 채널(physical hybrid ARQ indicator channel, PHICH)에서 UE로부 터의 데이터 전송 블록(transport block, TB) 송신에 응답하여 확인 응답 정보를 송신한다. eNodeB는 UE-공통 RS(common RS, CRS), 채널 상태 정보 RS(channel state information RS, CSI-RS) 또는 복조 RS(demodulation RS, DMRS)를 포함하는 다수의 RS 타입 중 하나 이상을 송신한다. CRS는 DL 시스템 대역폭(BW)을 통해 송신되며, 채널 추정치를 획득하여 데이터 또는 제어 정보를 복조하거나 측정을 수행하기 위해 UE에 의해 사용 될 수 있다. CRS 오버헤드를 줄이기 위해, eNodeB는 CRS보다 시간 및/또는 주파수 도메인에서 더 작은 밀도로 CSI-RS를 송신할 수 있다. DMRS는 각각의 PDSCH 또는 EPDCCH의 BW에서만 송신될 수 있고, UE는 PDRSCH 또는 EPDCCH에서 각각 데이터 또는 제어 정보를 복조하기 위해 DMRS를 사용할 수 있다. DL 채널에 대한 송신 시간 간격은 서브프레임이라 불리며, 예를 들어 1 밀리초의 듀레이션(duration)을 가질 수 있다. DL 신호는 또한 시스템 제어 정보를 반송하는 논리 채널의 송신을 포함한다. BCCH는 마스터 정보 블록(master information block, MIB)을 전달할 때에는 브로드캐스트 채널(broadcast channel, BCH)로서 지칭되거나, 시스 템 정보 블록(System Information Block, SIB)을 전달할 때에는 DL 공유 채널(DL-SCH)로서 지칭되는 전송 채널 에 매핑된다. 대부분의 시스템 정보는 DL-SCH를 사용하여 송신되는 상이한 SIB에 포함된다. 서브프레임에서의 DL-SCH 상의 시스템 정보의 존재는 시스템 정보 RNTI(system information RNTI, SI-RNTI)로 스크램블링된 CRC(cyclic redundancy check)로 코드워드를 전달하는 상응하는 PDCCH의 송신에 의해 나타내어질 수 있다. 대 안적으로, SIB 송신을 위한 스케줄링 정보가 이전의 SIB에 제공될 수 있고, 제 1 SIB(SIB-1)에 대한 스케줄링 정보가 MIB에 의해 제공될 수 있다. DL 리소스 할당은 서브프레임 유닛과 물리 리소스 블록(PRB) 그룹에서 수행된다. 송신 BW는 리소스 블록(RB)으 로서 지칭되는 주파수 리소스 유닛을 포함한다. 각각의 RB는 서브캐리어 또는 12개의 RE와 같은 리소스 요소(RE)를 포함한다. 하나의 서브프레임에 걸친 하나의 RB의 유닛은 PRB로서 지칭된다. UE에는 PDSCH 송신 BW에 대한 총 RE에 대해 MPDSC RB가 할당될 수 있다. UL 신호는 데이터 정보를 전달하는 데이터 신호, UL 제어 정보(UCI)를 전달하는 제어 신호 및 UL RS를 포함할 수 있다. UL RS는 DMRS 및 SRS(Sounding RS)를 포함한다. UE는 각각의 PUSCH 또는 PUCCH의 BW에서만 DMRS를 송신한다. eNodeB는 DMRS를 사용하여 데이터 신호 또는 UCI 신호를 복조할 수 있다. UE는 SRS를 송신하여 eNodeB에 UL CSI를 제공한다. UE는 각각의 물리 UL 공유 채널(PUSCH) 또는 물리 UL 제어 채널(PUCCH)을 통해 데이터 정보 또는 UCI를 송신한다. UE가 동일한 UL 서브프레임에서 데이터 정보 및 UCI를 송신할 필요가 있는 경우, UE는 둘 다를 PUSCH에서 다중화할 수 있다. UCI는 PDSCH에서의 데이터 TB에 대한 정확한(ACK) 또는 부정 확한(NACK) 탐지 또는 PDCCH 탐지(DTX)의 부재를 나타내는 HARQ-ACK(Hybrid Automatic Repeat request acknowledgement) 정보, UE는 eNodeB가 UE로의 PDSCH 송신을 위해 링크 적응을 수행할 수 있게 하는 UE의 버퍼 내의 데이터, 랭크 인디케이터(RI) 및 채널 상태 정보(CSI)를 갖는지를 나타내는 스케줄링 요청(scheduling request, SR)을 포함한다. HARQ-ACK 정보는 또한 반영구적으로 스케줄링된 PDSCH의 해제를 나타내는 PDCCH/EPDCCH의 탐지에 응답하여 UE에 의해 송신된다. UL 서브프레임은 2개의 슬롯을 포함한다. 각각의 슬롯은 데이터 정보, UCI, DMRS 또는 SRS를 송신하기 위한 심볼을 포함한다. UL 시스템 BW의 주파수 리소스 유닛은 RB이다. UE에는 송신 BW에 대한 총 RE에 대한 NRB RB가 할당된다. PUCCH의 경우, NRB=1이다. 마지막 서브프레임 심볼은 하나 이상의 UE로부터 SRS 송신을 다중화하는데 사용될 수 있다. 데이터/UCI/DMRS 송신에 이용 가능한 서브프레임 심볼의 수는 이며, 여기서 마지막 서브프레임 심볼이 SRS를 송신하는데 사용될경우에는 NSRS=1이고, 그렇지 않으면, NSRS=0이다. 도 5는 본 개시의 실시 예들에 따른 서브프레임에서 PDSCH에 대한 송신기 블록도를 도시한 것이다. 도 5 에 도시된 송신기 블록도의 실시 예는 단지 예시를 위한 것이다. 도 5는 본 개시의 범위를 송신기 블록도 의 임의의 특정 구현으로 제한하지 않는다. 도 5에 도시된 바와 같이, 정보 비트는 터보 인코더와 같은 인코더에 의해 인코딩되고, 예를 들어 QPSK(Quadrature Phase Shift Keying) 변조를 사용하여 변조기에 의해 변조된다. 직렬/병렬(S/P) 변환기 는 할당된 PDSCH 송신 BW에 대해 송신 BW 선택 유닛에 의해 선택된 RE들에 매핑되도록 매퍼에 후속적으로 제공되는 M개의 변조 심볼들을 생성하고, 유닛은 IFFT(Inverse Fast Fourier Transform)를 적 용하고, 그 후 출력이 시간 도메인 신호를 생성하도록 병렬/직렬(P/S) 변환기에 의해 직렬화되고, 필터링 이 필터에 의해 적용되며, 신호가 송신된다. 데이터 스크램블링(data scrambling), 사이클릭 프리픽 스 삽입(cyclic prefix insertion), 시간 윈도잉(time windowing), 인터리빙(interleaving) 등과 같은 부가적 인 기능들은 본 기술 분야에 잘 알려져 있으며, 간결성을 위해 도시되지 않는다. 도 6은 본 개시의 실시 예들에 따른 서브프레임에서의 PDSCH에 대한 수신기 블록도를 도시한 것이다. 도 6에 도시된 다이어그램의 실시 예는 단지 예시를 위한 것이다. 도 6은 본 개시의 범위를 다이어그램(60 0)의 임의의 특정 구현으로 제한하지 않는다. 도 6에 도시된 바와 같이, 수신된 신호가 필터에 의해 필터링되고, 할당된 수신 BW에 대한 RE가 BW 선택기에 의해 선택되며, 유닛이 고속 푸리에 변환(FFT)을 적용하고, 출력이 병렬/직렬 변환기 에 의해 직렬화된다. 후속적으로, 복조기가 DMRS 또는 CRS(도시되지 않음)로부터 얻어진 채널 추정 치를 적용함으로써 데이터 심볼들을 코히어런트하게(coherently) 복조하고, 터보 디코더와 같은 디코더가, 복조된 데이터를 디코딩하여 정보 데이터 비트들의 추정치를 제공한다. 시간 윈도잉, 사이클릭 프리픽스 제거, 디스크램블링, 채널 추정 및 디인터리빙과 같은 부가적인 기능은 간결성을 위해 도시되지 않는다. 도 7은 본 개시의 실시 예들에 따른 서브프레임에서의 PUSCH에 대한 송신기 블록도를 도시한 것이다. 도 7에 도시된 블록도의 실시 예는 단지 예시를 위한 것이다. 도 7은 본 개시의 범위를 블록도의 임의 의 특정 구현으로 제한하지 않는다. 도 7에 도시된 바와 같이, 정보 데이터 비트들이 터보 인코더와 같은 인코더에 의해 인코딩되고, 변 조기에 의해 변조된다. 이산 푸리에 변환(DFT) 유닛이, 변조된 데이터 비트들에 대하여 DFT를 적용 하고, 할당된 PUSCH 송신 BW에 대응하는 RE들이 송신 BW 선택 유닛에 의해 선택되고, 유닛이 IFFT를 적용하고, 사이클릭 프리픽스 삽입(도시되지 않음) 후에, 필터링이 필터에 의해 적용되어, 신호가 송신된다. 도 8은 본 개시의 실시 예들에 따른 서브프레임에서의 PUSCH에 대한 수신기 블록도를 도시한 것이다. 도 8에 도시된 블록도의 실시 예는 단지 예시를 위한 것이다. 도 8은 본 개시의 범위를 블록도의 임의 의 특정 구현으로 제한하지 않는다. 도 8에 도시된 바와 같이, 수신된 신호가 필터에 의해 필터링된다. 후속적으로, 사이클릭 프리픽스 가 제거된 후(도시되지 않음), 유닛이 FFT를 적용하고, 할당된 PUSCH 수신 BW에 상응하는 RE가 수신 BW 선택기에 의해 선택되며, 유닛이 역 DFT(IDFT)를 적용하고, 복조기가 DMRS(도시되지 않음)로 부터 얻어진 채널 추정치를 적용함으로써 데이터 심볼들을 코히어런트하게 복조하고, 터보 디코더와 같은 디코 더가, 복조된 데이터를 디코딩하여 정보 데이터 비트들의 추정치를 제공한다. 차세대 셀룰러 시스템에서, LTE 시스템의 능력을 넘어서는 다양한 사용 케이스들이 예상된다. 5G 또는 5세대 셀룰러 시스템이라고 하는 6GHz 이하(sub-6GHz) 및 6GHz 이상(above-6 GHz)(예를 들어, mmWave 체제(regime)) 에서 동작할 수 있는 시스템은 이러한 요건들 중 하나가 된다. 3GPP TR 22.891에서, 74 5G 사용 케이스들이 식 별되고 설명되었다. 이러한 사용 케이스들은 대략 세 가지 상이한 그룹으로 분류될 수 있다. 제 1 그룹은 'eMBB(enhanced mobile broadband)'로 불리며, 이는 덜 엄격한 대기 시간 및 신뢰성 요건들을 가진 높은 데이 터 속도 서비스들을 목표로 한다. 제 2 그룹은 \"URLL(ultra reliable and low latency)\"로 불리며, 이는 덜 엄격한 데이터 속도 요건들을 갖지만, 대기 시간에 대한 허용이 적은 응용을 목표로 한다. 제 3 그룹은 \"mMTC(massive MTC)\"로 불리며, 이는 신뢰성, 데이터 속도 및 대기 시간 요건들이 덜 엄격한 km2 당 1 백만과 같은 많은 저파워 디바이스 연결들을 목표로 한다.5G 네트워크가 상이한 서비스 품질(QoS)을 가진 다양한 서비스들을 지원하기 위해, 네트워크 슬라이싱(network slicing)이라는 하나의 방법이 LTE 사양에서 식별되었다. PHY 리소스들을 효율적으로 활용하여 DL-SCH에서 (상 이한 리소스 할당 방식, 뉴머롤로지 및 스케줄링 전략을 갖는) 다양한 슬라이스들을 다중화하기 위해, 유연하고 독립적인(self-contained) 프레임 또는 서브프레임 설계가 활용된다. IoT(internet of thing)의 단말기에는 전력 소비와 배터리 수명이 매우 중요하다. 협대역 IoT(NB-IoT) 또는 eMTC(enhanced machine type communication) 시스템에서, 전력 절약 모드(power saving mode, PSM) 또는 확장 불연속 수신(extended discontinuous reception, eDRX) 모드를 구성함으로써 단말기 장치들의 전력을 절약할 수 있다. 그러나, UE는 PSM 모드 또는 eDRX 모드에서 슬립 중에 페이징 메시지를 받을 수 없다. 일부 IoT 애 플리케이션 시나리오들에서, UE는 네트워크 명령을 수신한 후 특정 시간 내에 네트워크와의 연결을 확립해야 한 다. 그러면, 요구 사항을 갖는 UE는 비교적 긴 기간을 갖는 eDRX 모드 또는 PSM 모드로 구성될 수 없다. NB-IoT 및 eMTC 시스템의 개선된 버전에서는, UE가 페이징될 수 있게 하고, 전력을 절약하기 위해, 조사 및 연 구 이후에 웨이크 업 또는 슬립 신호/채널이 도입된다. 즉, 페이징 메시지를 나타내는데 사용되는 후속 MTC 물 리적 다운링크 제어 채널(MPDCCH)을 계속 모니터링해야 하는 경우에, 웨이크 업 신호/채널은, UE를 웨이크 업하 도록 구성된다. 즉, UE가 페이징 메시지를 나타내는데 사용되는 후속 MPDCCH를 모니터링할 필요가 없는 경우, 슬립 신호/채널은, UE가 슬립 상태에 들어가게 지시하도록 구성된다. 다중-캐리어 시스템에서는, 동기화 신호를 송신하는 캐리어를 앵커 캐리어라고 하며, LTE 시스템에서는, 앵커 캐리어를 통해 페이징 신호가 송신된다. NB-IoT 시스템에서는, 비-앵커 캐리어들을 통해 페이징 메시지들을 송 신하는 방식이 도입된다. eMTC 시스템에서는, 협대역이 6개의 물리적 리소스 블록(physical resource block, PRB)을 갖는 다중 협대역이 정의되며, 페이징 협대역의 개념이 도입된다. 또한, eMTC 시스템에서는, MTC에 대 한 다운링크 제어 채널, MPDCCH이 페이징 메시지를 표시하도록 구성되며, 상이한 UE들이 상이한 협대역들 상에 서 MPDCCH들을 모니터링할 수 있다. 유사하게, 온고잉 5G NR(new radio) 시스템에서는, UE의 대역폭이 시스템 대역폭보다 작은 상황이 존재하며, 이 경우, 페이징 채널에 대해 다수의 대역폭 부분들이 정의될 수 있다. 다 중-캐리어 또는 협대역들 또는 부분 대역폭들의 경우에, 웨이크 업 또는 슬립 신호를 송신 및 수신하는 방법은 아직 해결되지 않은 문제이다. 도 9는 본 개시의 실시 예들에 따른 FDD 및 TDD에 대한 PSS/SSS의 매핑을 위한 예시적인 시간 도메인 위치들 을 도시한 것이다. 도 9에 도시된 시간 도메인 위치의 실시 예는 단지 예시를 위한 것이다. 도 9는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 9를 참조하면, FDD의 경우, 모든 프레임에서, PSS가 서브프레임들 0 및 5(910 및 915)의 제 1 슬 롯의 마지막 심볼 내에서 송신되며, 여기서 서브프레임은 2개의 슬롯을 포함한다. SSS는 동일한 슬롯의 두 번째 마지막 심볼 내에서 송신된다. TDD의 경우, 모든 프레임에서, PSS가 서브프레임들 1 및 6(965 및 980)의 제 3 심볼 내에서 송신되며, SSS는 서브프레임들 0 및 5(960 및 970)의 마지막 심볼에서 송신된다. 이러한 차이로 인해 셀에서의 듀플렉스 방식 검출이 가능하게 된다. PSS 및 SSS의 리소스 요소들은 임의의 다른 타입의 DL 신호 송신에 사용할 수 없다. 본 개시에서, 뉴머롤로지(numerology)는 서브프레임 듀레이션, 서브-캐리어 간격, 사이클릭 프리픽스 길이, 송 신 대역폭, 또는 이들 신호 파라미터들의 임의의 조합을 포함할 수 있는 신호 파라미터 세트를 지칭한다. LTE 초기 액세스의 경우, 1 차 및 2 차 동기화 신호들(각각 PSS 및 SSS)이 대략적인 타이밍 및 주파수 동기화 그리고 셀 ID 획득에 사용된다. PSS/SSS가 10ms 무선 프레임당 두 번 송신되며 시스템 도메인 번호(SFN, MIB에 포함됨)에 관한 시간-도메인 열거(enumeration)가 도입되기 때문에, PSB/SSS에서 프레임 타이밍을 검출함으로써 PBCH에서 검출 부담을 증가시킬 필요가 없게 된다. 또한, CP(cyclic prefix) 길이 및, 알려지지 않은 경우, 듀 플렉싱 방식을 PSS/SSS로부터 검출할 수가 있다. PSS는 길이 63의 주파수-도메인 ZC 시퀀스로 구성되며, d.c 서브캐리어를 사용하지 않도록 중간 요소가 잘려있다. PSS가 각 셀 그룹 내의 3개의 물리 계층 아이덴티티를 나타내기 위한 3개의 루트가 선택된다. SSS 시퀀스는 최 대 길이 시퀀스(M-시퀀스라고도 함)를 기반으로 한다. 각각의 SSS 시퀀스는 주파수 도메인에서 2개의 길이-31 BPSK 변조된 시퀀스를 인터리빙함으로써 구성되며, 변조되기 이전의 2개의 소스 시퀀스는 동일한 M-시퀀스의 상 이한 사이클릭 시프트들이다. 사이클릭 시프트 인덱스들은 물리 셀 ID 그룹으로 구성된다. PSS/SSS 검출에 결함이 있을 수 있기 때문에(예를 들어, PSS/SSS의 자동-상관 및 상호-상관 특성들의 비-이상성 및 CRC 보호 부족으로 인해), PSS/SSS로부터 검출된 셀 ID 가설들은 간헐적으로 PBCH 검출을 통해 확인될 수 있다. PBCH는 주로 DL 및 UL 시스템 대역폭 정보(3 비트), PHICH 정보(3 비트) 및 SFN(8 비트)로 구성된 마스터 정보 블록(master information block, MIB)을 시그널링하는데 사용된다. 10개의 예비 비트(MTC와 같은 다른 용도의 경우)가 추가되면, MIB 페이로드는 24 비트가 된다. 16 비트 CRC가 추가된 후, 레이트-1/3 테일-비팅 컨볼루션 코딩, 4x 반복 및 QPSK 변조가 40 비트 코드워드에 적용된다. 이 최종 생성된 QPSK 심볼 스트림이 4 개의 무선 프레임에 걸쳐 4개의 서브프레임을 통해 송신된다. MIB 검출 이외에, PBCH에는 CRS 포트 개수에 대 한 블라인드 검출도 필요하다. NR 면허 스펙트럼의 경우, 각 동기화 및 PBCH 신호 블록(SS/PBCH 블록)은 NR-PSS에 대한 하나의 심볼, NR-PBCH 에 대한 두 개의 심볼, NR-SSS 및 NR-PBCH에 대한 하나의 심볼을 절충하며, 이 네 개의 심볼이 연속적으로 매핑 되어 시분할 다중화된다. NR-SS는 NR에서 지원되는 모든 캐리어 주파수 범위에 대한, NR-PSS 및 NR-SSS 시퀀스 설계를 포함하는, 통합된 설계이다. NR-PSS 및 NR-SSS(예를 들어 12개 RB)의 송신 대역폭은 전체 SS/PBCH 블록 (예를 들어, 20개 RB)의 송신 대역폭보다 작다. NR 셀에 대한 초기 셀 선택을 위해, UE는 디폴트 SS 버스트 세트 주기성을 20 ms로 가정하고, 비-독립형 NR 셀 을 검출하기 위해, 네트워크는 주파수 캐리어당 하나의 SS 버스트 세트 주기성 정보 및 가능한 경우에는 타이밍 /듀레이션을 도출하는 정보를 UE에 제공한다. MIB 이외에, RMSI(remaining minimum system information)가 대 응하는 PDCCH에 의해 반송되는 스케줄링 정보와 함께 PDSCH에 의해 반송된다. OSI(other system information) 및 페이징 메시지에도 유사한 구조가 적용된다. RMSI, OSI, RAR 등과 같은 공통 제어 채널들을 수신하기 위한 제어 리소스 세트(control resource set, CORESET)가 구성될 필요가 있으며, PBCH에서 송신될 수 있다. 본 개시는 NR 비면허 스펙트럼(이 개시에서, 비면허 스펙트럼은 공유 스펙트럼도 또한 포함함)에 대한 디스커버 리 신호 및 채널 블록(DSCH-블록)의 설계에 초점을 맞추고 있으며, 이것은 DSCHDSCH-블록의 구성, DSCH-블록 내 컴포넌트들의 매핑과 다중화, 및 DSCH-블록에 의해 전달되는 정보를 포함하는, 초기 셀 획득을 위한 LTE에서의 디스커버리 신호들에 대한 개선으로 간주될 수 있다. DSCH-블록(들)으로 구성되는 DSCH-버스트-세트의 채널 액 세스 방식 및 시간/주파수 리소스들로의 매핑도 본 개시에 포함된다. DSCH-블록이라는 용어는 또한 디스커버리 기준 신호 및 채널 블록, 디스커버리 블록, 디스커버리 기준 신호(DRS), 초기 액세스 블록 등과 같은 다른 동등 한 용어들로 지칭될 수도 있다. 채널 액세스의 불확실성으로 인해, 독립형 NR 비면허 스펙트럼(공유 스펙트럼 포함)의 경우, LBT(listen- before-talk)에서의 CCA(clear channel assessment) 결과들에 따라 전체 초기 액세스 블록의 송신이 취소되거 나 지연될 수 있다. 초기 액세스 블록이 NR 면허 스펙트럼과 동일하게 유지되면, NR 비면허 스펙트럼의 성능 (예를 들면, 검출 정확도 및 동기화 대기 시간)이 저하될 수 있다. 따라서, 비면허 스펙트럼에 대한 SS/PBCH 블록 개선 및/또는 수정이 필요하다. 예를 들어, 개선 및/또는 수정은 비면허 스펙트럼에 대한 채널 액세스 기 회를 증가시키는 것을 목표로 할 수 있다. 다른 예에서, 개선 및/또는 수정은 셀 탐색 및/또는 브로드캐스팅에 대한 원-샷(one-shot) 검출 정확도를 향상시키는 것을 목표로 할 수 있다. 독립형 NR-비면허를 위한 DSCH-블록은 다음과 같은 컴포넌트들 중 적어도 하나를 포함할 수 있다. DSCH-블록의 제 1 컴포넌트는 NRU-PSS일 수 있다. NR-PSS와 유사하게, NRU-PSS는 시간/주파수 도메인 동기화를 위해 및 셀 ID 정보의 일부를 반송하는데 이용될 수 있다. 일 예에서, NRU-PSS는 NR-PSS와 정확히 동일한 시퀀스(즉, 셀 ID 정보를 나타내는 3개의 사이클릭 시프트를 갖 는 주파수-도메인 길이-127 M-시퀀스)로 구성될 수 있으며, NR-PSS와 동일한 방식으로 매핑될 수 있다(즉, DSCH-블록 대역폭 내의 주파수-도메인에서 중앙 12개의 RB). 다른 예에서, 비면허 DSCH 블록에 대해 이용 가능한 RB 수가 20개 또는 24개 RB보다 많은 경우(예를 들어, 사이 즈가 큰 최소 캐리어 BW를 갖는 mmWave 비면허 대역의 경우) NRU-PSS 시퀀스는 NR-PSS보다 길 수 있다. 이 예 에서, NRU-PSS는 셀 ID 정보를 나타내기 위해 3개의 사이클릭 시프트를 갖는 주파수-도메인 길이-255 M-시퀀스 로 구성될 수 있으며, DSCH-블록 내의 주파수-도메인에서 중앙 24개의 RB에 매핑될 수 있다. DSCH-블록의 제 2 컴포넌트는 NRU-SSS일 수 있다. NR-SSS와 유사하게, NRU-SSS는 셀 ID 정보의 나머지 부분을 반송하는데 이용될 수 있다. 일 예에서, NRU-SSS는 NR-SSS와 정확히 동일한 시퀀스(즉, 셀 ID 정보를 나타내는 사이클릭 시프트들을 갖는 주 파수-도메인 길이-127 골드-시퀀스)로 구성될 수 있으며, 동일한 포트를 사용하여 NRU-PSS와 동일한 RE들에 매 핑될 수 있다(즉, DSCH-블록 대역폭 내의 주파수-도메인에서 중앙 12개 RB).다른 예에서, 비면허 DSCH-블록에 대해 이용 가능한 RB 개수가 20개 또는 24개 RB보다 많은 경우(예를 들어, 사 이즈가 큰 최소 캐리어 BW를 갖는 mmWave 비면허 대역의 경우), NRU-SSS 시퀀스는 NR-SSS보다 길 수 있다. 이 예에서, NRU-SSS는 셀 ID 정보를 나타내기 위해 사이클릭 시프트들을 갖는 주파수-도메인 길이-255 골드-시퀀스 로 구성될 수 있으며, 동일한 포트를 사용하여 NRU-PSS와 동일한 RE들에 매핑될 수 있다(즉, DSCH-블록 대역폭 내의 주파수-도메인에서 중앙 24개 RB). DSCH-블록의 제 3 컴포넌트는 NRU-ePSS일 수 있다. NRU-ePSS의 기능은 동기화를 통해 NRU-PSS를 돕는 것이다. 채널 액세스의 불확실성 때문에, PSS에 대한 원-샷 검출 성능이 개선될 수 있다. 제한된 BW로 인해 NRU-PSS에 대한 RE 개수가 증가될 수 없는 경우, 하나의 다른 솔루션은 NRU-ePSS에 대한 적어도 하나의 다른 심볼을 도입 하는 것일 수 있다. 일 예에서, NRU-ePSS에 대한 시퀀스는 동일한 포트를 사용하여 NRU-PSS와 동일한 RE들에 매핑될 수 있다. DSCH-블록의 제 4 컴포넌트는 NRU-eSSS일 수 있다. NRU-eSSS의 기능은 셀 결정을 통해 NRU-SSS를 돕는 것이다. 채널 액세스의 불확실성 때문에, SSS에 대한 원-샷 검출 성능이 개선될 수 있다. 제한된 BW로 인해 NRU-SSS에 대한 RE 개수가 증가될 수 없는 경우, 하나의 다른 솔루션은 NRU-eSSS에 대한 하나 이상의 다른 심볼 들을 도입하는 것일 수 있다. 일 예에서, NRU-eSSS에 대한 시퀀스는 동일한 포트를 사용하여 NRU-SSS와 동일한 RE들에 매핑될 수 있다. 다른 예에서, NRU-eSSS에 대한 시퀀스는 NRU-SSS 및 NRU-eSSS(NRU-SSS가 없는 것과 동일)에 대한 모든 심볼들 에 걸쳐 매핑될 수 있다. DSCH-블록의 제 5 컴포넌트는 NRU-PBCH 또는 NRU-ePBCH일 수 있다. 비면허 대역에 대한 PBCH의 개선은 더 나은 원-샷 검출 성능을 목표로 하고 있다. 비면허 대역에 대한 PBCH/ePBCH의 컨텐츠는 면허 대역에 대한 것과 동일 하거나 상이할 수 있다. DSCH-블록의 제 6 컴포넌트는 NRU 다른 브로드캐스트 채널들(PDCCH 및/또는 연관된 PDSCH 포함)일 수 있으며, 여기서 브로드캐스트 채널들은 RMSI, OSI 또는 페이징 중 적어도 하나를 포함할 수 있고, 상이한 DSCH-블록들 내의 상이한 RMSI, OSI 또는 페이징과 상이한 것(들)을 포함할 수 있다. 일 실시 예에서, DSCH-블록은 동일한 슬롯 내에 대응하는 데이터를 구성하기 위한 PDCCH를 포함하는 CORESET 및 대응하는 데이터를 송신하기 위한 PDSCH를 모두 포함할 수 있다. 다른 실시 예에서, DSCH-블록은 상이한 슬롯들(예를 들어 2개의 서브-블록) 내에 대응하는 데이터를 구성하기 위한 PDCCH를 포함하는 CORESET 및 대응하는 데이터를 송신하기 위한 PDSCH를 각각 포함할 수 있다. DSCH-블록의 제 7 컴포넌트는 NRU-CSI-RS일 수 있다. NRU-CSI-RS는 최소한 측정 목적일 수 있으며, DSCH-블록 내에서 다중화됨으로써 별도의 LBT를 절감할 수 있다. 일 실시 예에서, NRU-CSI-RS는 RRC와 같은 상위 계층에 의해 구성될 수 있고, UE는 초기 셀 획득에서의 그 구성 을 알지 못할 수 있다. 다른 실시 예에서는, NRU-CSI-RS의 구성이 고정되어 있으며, UE는 초기 셀 획득에서 이 고정된 구성을 알고 있 고, 그에 따라 레이트 매칭을 수행할 수 있다. 또 다른 실시 예에서는, NRU-CSI-RS의 구성이 동일한 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU- ePBCH)에서 표시되며, 이에 따라 UE는 초기 셀 획득에서 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)를 판독한 다 음에 이 구성을 알게 되고, 그에 따라 레이트 매칭을 수행할 수 있다. 또 다른 실시 예에서는, NRU-CSI-RS의 구성이 동일한 DSCH-블록 내의 RMSI/OSI/페이징의 PDCCH에 의해 반송되는 DCI에서 표시되며, 이에 따라 UE는 초기 셀 획득에서 PDCCH를 판독한 다음에 이 구성을 알게 되고, 그에 따라 레이트 매칭을 수행할 수 있다. 다음과 같은 DSCH-블록의 실시 예들이 동시에 지원될 수 있다. 예를 들어, DSCH-블록의 TX BW가 최소 캐리어 BW보다 작은 경우, 본 실시 예들의 일부 예들은 최소 캐리어 BW 내에서의 DSCH-블록 송신에 이용될 수 있으며, 본 실시 예들의 일부 예들은 최소 캐리어 BW를 초과하는 DSCH-블록 송신에 이용될 수 있다. 다른 예에서, 본 실시 예들의 일부 예들은 7 GHz 미만의 캐리어 주파수 범위(비-mmWave NRU 대역)에 이용될 수 있으며, 본 실시 예들의 일부 예들은 7 GHz보다 높은 캐리어 주파수 범위(mmWave NRU 대역)에 이용될 수 있다.또 다른 예에서는, 본 실시 예들에서의 다수의 실시 예들 및/또는 다수의 예들이 동시에 지원될 수 있으며, DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)에 의해 반송되는 것과 같은 구성이 UE에게 표시하는데 이용될 수 있다. 일 실시 예(즉, DSCH-블록 구성)에서, DSCH-블록은 TDM되는 둘 이상의 서브-블록을 가질 수 있으며, 여기서 이 서브-블록들 중 하나는 SS/PBCH 블록으로서, 시간 도메인에서 일 슬롯 내로 제한되고 주파수 도메인에서 최소 캐리어 BW(예를 들어, 24개 RB) 내로 제한되며, 나머지 서브-블록(들) 각각은 RMSI 블록 또는 OSI 블록 또는 페 이징 블록 중 하나일 수 있고, 시간 도메인에서 다른 슬롯 또는 다수의 슬롯 내로 제한되고 주파수 도메인에서 최소 캐리어 BW(CORESET BWNRU-PBCH(또는 지원되는 경우 NRU-ePBCH)에 따르며, 예를 들어 SS 뉴머롤로지에서 24개 RB 이상) 내로 제한되거나 또는 그것을 초과하여 제한된다. SS/PBCH 블록은 원-샷 검출 성능을 향상시키 기 위한 잠재적 개선을 갖는, NR 면허 대역(예를 들면, NR SS/PBCH 블록)의 설계를 참조할 수 있다. RMSI/OSI/페이징 블록은 SS/PBCH 블록과 TDM될 수 있으며(즉, 그룹 오프셋 O>0인 다중화 패턴 1을 사용), 두 블 록 사이의 시간 오프셋이 하드 코딩되거나 구성될 수 있다. 이 실시 예에 대한 하나의 고려 사항에서, RMSI, OSI 및 페이징은 각각 DSCH-블록의 개별 서브-블록을 구성할 수 있으며, RMSI, OSI 및 페이징은 시간 도메인 오 프셋에 대한 상이한 구성을 가질 수 있다. 도 10은 본 개시의 실시 예들에 따른 예시적인 DSCH 블록을 도시한 것이다. 도 10에 도시된 DSCH 블록 의 실시 예는 단지 예시를 위한 것이다. 도 10은 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는 다. 전술한 실시 예의 일 예가 설명을 위해 도 10에 도시되어 있다. 하나의 슬롯에는 두 개의 가능한 SS/PBCH 블록 이 있으며, 각 SS/PBCH 블록에는 20개의 RB TX BW가 있고, 다른 적어도 하나의 슬롯에는 PDCCH를 포함하는 CORESET 및 RMSI/OSI/페이징 데이터를 포함하는 PDSCH로 구성되는 RMSI/OSI/페이징 블록이 있다. 일 실시 예에서, 제 1 슬롯 내의 SS/PBCH들 이외의 나머지 심볼들의 일부 또는 전부는 SS/PBCH 개선(지원되는 경우)에 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH 매핑에 이용될 수 있다. 예를 들어, 슬롯 내의 각 각의 SS 블록의 경우, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-eSSS 에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 실시 예에서, 제 1 슬롯 내의 SS/PBCH들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼이 슬롯 내에서 두 개의 SS/PBCH 블록들의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심 볼이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 실시 예에서, 제 1 슬롯 내의 SS/PBCH들 이외의 나머지 심볼들의 일부 또는 전부가, 구성된 NRU-CSI-RS(지원 되는 경우)를 송신하는데 이용될 수 있다. 일 실시 예에서, SS/PBCH 블록 TX BW의 20개 RB들의 위치는 CORESET RB BW 내의 상대 주파수 위치의 관점에서 유연할 수 있으며, 또한 플로팅 동기화로 인해 데이터 RB와 정렬되지 않을 수도 있다. 20개 RB들의 실제 위치 는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 도 10에서 CORESET BW의 중앙에 맞춰 정렬된 SS/PBCH 블록들은 단지 예시를 위한 것임에 유의한다. 일 실시 예에서, 슬롯에 대한 2개의 SS/PBCH 블록의 매핑 패턴은 SS/PBCH 블록들을 포함하는 모든 슬롯들에 대 해 동일할 수 있다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #6 내지 #9에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 정 규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11 에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있 고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 하나의 하위 실시 예에서, 슬롯에 대한 SS/PBCH 블록들의 매핑 패턴은 제 1 하프(half) 슬롯(예를 들면, 정규 CP에 대한 심볼 #0 내지 #6 또는 확장된 CP에 대한 #0 내지 #5) 및 제 2 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #7 내지 #13 또는 확장된 CP에 대한 심볼 #6 내지 #11)에 대해 동일하다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #9 내지 #12에 매핑될 수 있다(도 10에 도시 됨). 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #3 내지 #6에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 2개의 심볼 또는 3개의 심볼로 고정되는 것과 같이 고정될 수 있으며(예를 들어 사양에서 미리 정의됨), CORESET의 SCS가 60 kHz인 경우 24개 의 RB를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수도 있다. 일 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 1}, {24, 2}, {24, 3}, {48, 1}, {48, 2}, {48, 3}, {96, 1}, {96, 2}, {96, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개의 심볼은 커버리지를 향상시키기 위해 고려된다. 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기 서 CORESET의 3개의 심볼은 CORESET의 SCS가 60 kHz인 경우, 커버리지를 향상시키기 위해 고려된다. 또 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 1}, {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 60 kHz인 경우, 커버리지를 향상시키기 위해 고려된다. 일 실시 예에서, SS/PBCH 블록들을 포함하는 슬롯과 RMSI/OSI/페이징 블록들을 포함하는 슬롯 사이의 시간 도메 인 오프셋이 하나의 슬롯으로서 고정되거나 구성될 수 있다(예를 들어 SS/PBCH 블록 및 관련 RMSI/OSI/페이징 블록이 연속 슬롯들에 매핑됨). 일 실시 예에서, SS/PBCH 블록들을 포함하는 슬롯과 RMSI/OSI/페이징 블록들을 포함하는 슬롯 사이의 시간 도메 인 오프셋이, SS/PBCH 버스트 세트를 포함하는 슬롯들의 송신 듀레이션과 동일한 것으로 고정되거나 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징 버스트 세트의 송신이 SS/PBCH 버스트 세트의 송신 직후에 시작된다. 일 예에서, SS SCS가 30 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우 시간 도메인 오프셋은 1 ms일 수 있다. 다른 예에서, SS SCS가 60 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수가 8인 경우 시간 도메인 오프셋은 1 ms일 수 있다. 또 다른 예에서, SS SCS가 30 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수가 8 인 경우 시간 도메인 오프셋은 2 ms일 수 있다. 또 다른 예에서, SS SCS가 60 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우 시간 도메인 오프셋은 0.5 ms일 수 있다. 일 실시 예에서, SS/PBCH 블록들을 포함하는 슬롯과 RMSI/OSI/페이징 블록들을 포함하는 슬롯 사이의 시간 도메 인 오프셋은 실제 송신되는 SS/PBCH 블록들을 포함하는 슬롯들의 송신 듀레이션과 동일하게 구성될 수 있으며, 이에 따라 실제 송신되는 SS/PBCH 블록들의 송신 직후에 RMSI/OSI/페이징 버스트 세트의 송신이 시작된다. 일 예에서, 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우, 시간 도메인 오프셋은 {0.5, 1, 1.5, 2} 슬롯들로 부터 구성될 수 있다. 다른 예에서, 버스트 세트 내의 최대 SS/PBCH 블록 수가 8인 경우, 시간 도메인 오프셋 은 {0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4} 슬롯들로부터 구성될 수 있다. 또 다른 예에서, 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우, 시간 도메인 오프셋은 {1, 2} 슬롯들로부터 구성될 수 있다. 또 다른 예에서, 버 스트 세트 내의 최대 SS/PBCH 블록 수가 8인 경우, 시간 도메인 오프셋은 {1, 2, 3, 4} 슬롯들로부터 구성될 수 있다. 일 실시 예에서, 시간 도메인 오프셋은 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU- ePBCH)의 컨텐츠에 의해 표시될 수 있다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS는 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 60 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 24개의 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS는(도 10에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있지만) SS/PBCH 블록의 SCS와 상이할 수 있으며, 이 RMSI/OSI/페이징 블록들의 SCS가 대응하는 SS/PBCH 블록에서 NR- PBCH에 의해 반송되는 MIB와 같은 시스템 정보에서 표시된다. 일 실시 예에서, 동일한 슬롯 내의 2개의 SS/PBCH 블록이 QCL되는 것으로 가정된다(예를 들어, 반복적으로 송신 됨). 하나의 하위 실시 예에서, 단일의 RMSI/OSI/페이징 CORESET 및 단일의 PDSCH가 2개의 SS/PBCH 블록과 연 관된다(예를 들어 QCL됨).다른 하위 실시 예에서, 2개의 RMSI/OSI/페이징 CORESET 및 PDSCH 세트가 2개의 SS/PBCH 블록과 연관되며(예를 들어 QCL됨), 2개의 RMSI/OSI/페이징 CORESET 및 PDSCH 세트가 또한 QCL된다. 예를 들어, 도 12a 내지 도 12e 의 임의의 예들이 적용될 수 있으며, 여기서 2개의 RMSI/OSI/페이징 CORESET 및 PDSCH 세트가 QCL되는 것으로 가정된다. 일 실시 예에서(즉, DSCH-블록 구성), DSCH-블록은 슬롯 내로 제한될 수 있으며, 여기서 SS/PBCH 블록들 및 RMSI/OSI/페이징 블록들은 슬롯 내 및 최소 캐리어 BW(예를 들어, 24개의 RB) 내로 모두 제한된다. SS/PBCH 블 록은 RMSI/OSI/페이징의 CORESET과 TDM되며(즉, 그룹 오프셋 O=0인 다중화 패턴 1을 사용), SS/PBCH 블록은 RMSI/OSI/페이징의 PDSCH와 함께 TDM되거나 또는 FDM되거나 또는 하이브리드 다중화될 수 있다. 도 11은 본 개시의 실시 예들에 따른 다른 예시적인 DSCH 블록을 도시한 것이다. 도 11에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 11은 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 본 실시 예의 일 예가 예시를 위해 도 11에 도시되어 있다. 하나의 슬롯에는 두 개의 가능한 SS/PBCH 블록이 있으며, 각 SS/PBCH 블록에는 20개의 RB TX BW가 있다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부가 SS/PBCH 개선(지원되는 경우)을 위 해 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH 매핑을 위해 이용될 수 있다. 예를 들어, 슬롯 내의 각 각의 SS 블록에 있어서, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU- eSSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼이 슬롯 내의 두 개의 SS/PBCH 블록의 송신을 위해 LBT를 수 행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심볼이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 실시 예에서, 나머지 심볼들의 일부 또는 전부가, 구성된 NRU-CSI-RS(지원되는 경우)를 송신하는데 이용될 수 있다. 일 실시 예에서, SS/PBCH 블록 TX BW의 20개 RB들의 위치는 CORESET RB BW 내의 상대 주파수 위치의 관점에서 유연할 수 있으며, 또한 플로팅 동기화로 인해 데이터 RB와 정렬되지 않을 수도 있다. 20개 RB들의 실제 위치 는 구성 가능하며 DSCH 블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 도 11에서 CORESET BW의 중앙에 맞춰 정렬된 SS/PBCH 블록들은 단지 예시를 위한 것임에 유의한다. 일 실시 예에서, 슬롯에 대한 2개의 SS/PBCH 블록의 매핑 패턴이 SS/PBCH 블록들을 포함하는 모든 슬롯들에 대 해 동일할 수 있다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #6 내지 #9에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 정 규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11 에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있 고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 하나의 하위 실시 예에서, 슬롯에 대한 SS/PBCH 블록들의 매핑 패턴이 제 1 하프 슬롯(예를 들면, 정규 CP에 대 한 심볼 #0 내지 #6 또는 확장된 CP에 대한 #0 내지 #5) 및 제 2 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #7 내지 #13 또는 확장된 CP에 대한 심볼 #6 내지 #11)에 대해 동일하다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #9 내지 #12에 매핑될 수 있다. 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #3 내지 #6에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심 볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5 에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 2개의 심볼 또는 3개의 심볼로 고정되는 것과 같이 고정될 수 있으며(예를 들어 사양에서 미리 정의됨), CORESET의 SCS가 60 kHz인 경우 24개 의 RB를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 예를 들어, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 60 kHz인 경우 커버리지를 향상시키기 위해 고려된다. 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 1}, {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS 가 60 kHz인 경우 커버리지를 향상시키기 위해 고려된다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS는 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 60 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 24개 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS(도면에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있음)는 SS/PBCH 블록의 SCS와 상이할 수 있으며, RMSI/OSI/페이징 블록들의 SCS는 대응하는 SS/PBCH 블록에서 NR-PBCH 에 의해 반송되는 MIB와 같은 시스템 정보에 표시된다. 일 실시 예에서는, 동일한 슬롯 내의 2개의 SS/PBCH 블록이 QCL되는(예를 들어, 반복적으로 송신되는) 것으로 가정되며, 단일의 RMSI/OSI/페이징 CORESET 및 단일의 PDSCH가 2개의 SS/PBCH 블록과 연관된다(예를 들어, QCL 됨). 예를 들어, RMSI/OSI/페이징의 CORESET은 처음 2개의 심볼이며, RMSI/OSI/페이징의 PDSCH가 SS/PBCH 블 록 주변의 다른 모든 심볼들과 매칭된다. 일 실시 예에서, SS/PBCH 블록들을 포함하는 심볼들은 RMSI/OSI/페이징의 PDSCH에 대해 레이트 매칭되지 않으며 (즉, SS/PBCH 블록들을 포함하는 심볼들 내의 나머지 4개의 RB가 RMSI/OSI/페이징의 PDSCH에 대해 레이트 매칭 되지 않음), 이에 따라 RMSI/OSI/페이징의 PDSCH가 SS/PBCH 블록들 및 RMSI/OSI/페이징의 CORESET과 TDM된다. 일 실시 예에서, 슬롯 내의 단 하나의 SS/PBCH 블록, 및 나머지 모든 리소스들이 RMSI/OSI/페이징의 PDSCH 또는 CORESET에 대해 잠재적으로 매핑될 수 있다. 일 예에서, 전술한 실시 예는 실제 송신되는 SS/PBCH 블록(예를 들어 RMSI에서의 ssb-PositionsInBurst 및/또는 RRC에서의 ssb-PositionsInBurst)의 표시를 구성함으로써 달성 될 수 있으며, 이에 따라 슬롯 내의 단 하나의 SS/PBCH 블록이 실제로 송신된다. 일 실시 예에서(즉, DSCH-블록 구성)는, DSCH-블록이 슬롯 내로 제한될 수 있으며, 여기서 SS/PBCH 블록들 및 RMSI/OSI/페이징 블록들은 모두 이 슬롯 내로 제한된다. SS/PBCH 블록은 RMSI/OSI/페이징의 CORESET과 TDM되 며(즉, 그룹 오프셋 O=0인 다중화 패턴 1을 사용), SS/PBCH 블록은 RMSI/OSI/페이징의 PDSCH와 함께 TDM되거나 또는 FDM되거나 또는 하이브리드 다중화될 수 있다. DSCH-블록의 총 TX BW는 24개 RB보다 클 수 있고(예를 들 어, 48개 RB), 최소 캐리어 BW 내로 제한되거나(초기 활성 DL BWP로서 사용하는 최소 캐리어 BW가 충분히 큰 경 우, 예를 들어 30 kHz SCS), 또는 최소 캐리어 BW를 초과할 수 있다. 도 12a는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 12a에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 12a는 본 개시의 범위를 임의의 특정 구현으로 제 한하지 않는다. 도 12b는 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 12b에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 12b는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 12c는 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 12c에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 12c는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 12d는 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 12d에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 12d는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 12e는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 12e에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 12e는 본 개시의 범위를 임의의 특정 구현으로 제 한하지 않는다. 이러한 실시 예의 일 예가 예시를 위해 도 12a 내지 12e에 도시되어 있다. 하나의 슬롯은 적어도 하나의 가능 한 SS/PBCH 블록을 포함하며, 여기서 각각의 SS/PBCH 블록(들)은 20개 RB TX BW를 갖는다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부는, SS/PBCH 개선(지원되는 경우)을 위 해 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH를 매핑하기 위해 이용될 수 있다. 예를 들어, 슬롯 내의 각각의 SS 블록에 있어서, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU- eSSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 예가 도 12b에 도시되어 있다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼dl 슬롯 내의 두 개의 SS/PBCH 블록의 송신을 위해 LBT를 수 행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심볼이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 예가 도 12d 및/또는 도 12e에 도시되어 있다. 일 실시 예에서, 나머지 심볼들의 일부 또는 전부는 구성된 NRU-CSI-RS(지원되는 경우)를 송신하는데 이용될 수 있다. 일 예가 도 12d 및/또는 도 12e에 도시되어 있다. 일 실시 예에서, SS/PBCH 블록 TX BW의 20개 RB들의 위치는 CORESET RB BW 내의 상대 주파수 위치의 관점에서 유연할 수 있으며, 또한 플로팅 동기화로 인해 데이터 RB와 정렬되지 않을 수도 있다. 20개 RB들의 실제 위치 는 구성 가능하며 DSCH 블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 도 12a 내지 도 12e에서 CORESET BW의 중앙에 맞춰 정렬된 SS/PBCH 블록들은 단지 예시를 위한 것임에 유의한다. 일 실시 예에서, 슬롯에 대한 2개의 SS/PBCH 블록의 매핑 패턴은 SS/PBCH 블록들을 포함하는 모든 슬롯들에 대 해 동일할 수 있다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다(도 12d에 도시됨). 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #6 내지 #9에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다(도 12a에 도시됨). 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있고, 제 2 SS/PBCH 블록 이 심볼 #8 내지 #11에 매핑될 수 있다. 하나의 하위 실시 예에서, 슬롯에 대한 SS/PBCH 블록들의 매핑 패턴은 제 1 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #0 내지 #6 또는 확장된 CP에 대한 심볼 #0 내지 #5) 및 제 2 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #7 내지 #13 또는 확장된 CP에 대한 심볼 #6 내지 #11)에 대해 동일 하다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블 록이 심볼 #9 내지 #12에 매핑될 수 있다(도 12e에 도시됨). 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록 이 심볼 #3 내지 #6에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예 에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 1개 심볼 또는 2개 심볼 또는 3 개 심볼로 고정되는 것과 같이 고정될 수 있으며(예를 들어, 사양에서 미리 정의됨), CORESET의 SCS가 30 kHz인 경우 48개 RB를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 일 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {48, 1}, {48, 2}, {48, 3}, {96, 1}, {96, 2}, {96, 3} 중 하나로 구성될 수 있으며, 여 기서 CORESET의 3개 심볼은 커버리지를 향상시키기 위해 고려된다. 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {48, 1}, {48, 2}, {48, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 30 kHz인 경우 커버리지를 향상시키기 위해 고려된다. 또 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 CORESET의 SCS가 30 kHz인 경우, {48, 1}, {48, 2} 중 하나로 구성될 수 있다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS가 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 30 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 48개 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS(도면에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있음)는 SS/PBCH 블록의 SCS와 상이할 수 있으며, RMSI/OSI/페이징 블록들의 SCS는 대응하는 SS/PBCH 블록에서 NR-PBCH 에 의해 반송되는 MIB와 같은 시스템 정보에 표시된다. 일 실시 예에서, RMSI/OSI/페이징의 PDSCH는 SS/PBCH 블록을 포함하지 않는 BW에만 레이트 매칭된다. SS/PBCH 블록을 포함하지 않고 RMSI/OSI/페이징만을 위한 심볼들에서, SS/PBCH 개선 또는 CSI-RS를 위해 SS/PBCH 블록과 의 중첩이(존재하는 경우) 사용될 수 있다. 일 예가 도 12b에 도시되어 있다. 일 실시 예에서, 슬롯 내의 단 하나의 SS/PBCH 블록, 및 나머지 모든 리소스들이 RMSI/OSI/페이징의 PDSCH 또는 CORESET에 대해 잠재적으로 매핑될 수 있다. 일 예에서, 전술한 실시 예는 실제 송신되는 SS/PBCH 블록(예를 들어, RMSI에서의 ssb-PositionsInBurst 및/또는 RRC에서의 ssb-PositionsInBurst)의 표시를 구성함으로써 달 성될 수 있으며, 이에 따라 슬롯 내의 단 하나의 SS/PBCH 블록만이 실제로 송신된다. 일 예가 도 12c에 도시되 어 있다. 일 실시 예에서는, 동일한 슬롯 내의 2개의 SS/PBCH 블록이 QCL되는(예를 들어, 반복적으로 송신되는) 것으로 가정되며, 단일의 RMSI/OSI/페이징 CORESET 및 단일의 PDSCH가 2개의 SS/PBCH 블록과 연관된다(예를 들어 QCL 됨). 예를 들어, RMSI/OSI/페이징의 CORESET은 처음 2개의 심볼이며, RMSI/OSI/페이징의 PDSCH는 SS/PBCH 블 록 주변의 다른 모든 심볼들과 레이트 매칭될 수 있다. 일 실시 예(즉, DSCH-블록 구성)에서는, DSCH-블록이 슬롯 내로 제한될 수 있으며, 여기서 SS/PBCH 블록들 및 RMSI/OSI/페이징 블록들 모두가 이 슬롯 내로 제한되고, SS/PBCH 블록은 RMSI/OSI/페이징의 PDSCH 및 CORESET 와 FDM된다. DSCH-블록의 총 TX BW는 갭(gap)과 CORESET BW에 의존할 수 있으며, 또한 최소 캐리어 BW 내로 제한되거나(최소 캐리어 BW가 충분히 큰 경우(예를 들면, 30 kHz SCS를 가진 20 MHz)) 최소 캐리어 BW를 초과할 수 있다(예를 들면, 20 MHz의 다중 서브-캐리어). 도 13a는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 13a에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 13a는 본 개시의 범위를 임의의 특정 구현으로 제 한하지 않는다. 도 13b는 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 13b에 도시된 DSCH 블록의 실시 예는 단지 예시를 위한 것이다. 도 13b는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 본 실시 예의 일 예가 예시를 위해 도 13a 및 도 13b에 도시되어 있다. 하나의 슬롯에는 두 개의 가능한 SS/PBCH 블록이 있으며, 각 SS/PBCH 블록에는 20개의 RB TX BW가 있다. FDM되는 RMSI/OSI/페이징 블록들은 PDCCH를 포함하는 CORESET와 RMSI/OSI/페이징 데이터를 포함하는 PDSCH를 모두 포함한다. 일 실시 예에서는, SS/PBCH 블록의 BW 내 및 SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부 내의 RB들 이 SS/PBCH 개선(지원되는 경우)에 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH 매핑에 이용될 수 있다. 예를 들어, 슬롯 내의 각각의 SS 블록에 있어서, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어 도 하나의 심볼이 NRU-eSSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 예 가 도 13a에 도시되어 있다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼이 슬롯 내의 두 개의 SS/PBCH 블록의 송신을 위해 LBT를 수 행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심볼이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 예가 도 13b에 도시되어 있다. 일 실시 예에서, 나머지 심볼들의 일부 또는 전부는 구성된 NRU-CSI-RS(지원되는 경우)를 송신하는데 이용될 수 있다. 일 예가 도 13b에 도시되어 있다. 일 실시 예에서, RMSI/OSI/페이징 블록의 위치는 예를 들어 DSCH 블록 내의 NRU-PBCH(또는 지원되는 경우 NRU- ePBCH)의 컨텐츠에 의해, SS/PBCH 블록들의 어느 측에 구성될 수 있다. 또한, SS/PBCH 블록 및 RMSI/OSI/페이 징 블록은 플로팅 동기화로 인해 RB 정렬되지 않을 수도 있으며, CORESET 뉴머롤로지 측면에서 1 RB를 초과하지않는 갭 영역이 SS/PBCH 블록들과 RMSI/OSI/페이징 블록들 사이에 예비될 수 있다. 또한, CORESET 뉴머롤로지 가 SS/PBCH 뉴머롤로지와 다른 경우, CORESET 뉴머롤로지 측면에서 하나의 추가 RB가 SS/PBCH 블록의 각 측에 예비될 수 있다. 일 실시 예에서, 슬롯에 대한 2개의 SS/PBCH 블록의 매핑 패턴은 SS/PBCH 블록들을 포함하는 모든 슬롯들에 대 해 동일할 수 있다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #6 내지 #9에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 정 규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11 에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있 고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 하나의 하위 실시 예에서, 슬롯에 대한 SS/PBCH 블록들의 매핑 패턴은 제 1 하프 슬롯(예를 들면, 정규 CP에 대 한 심볼 #0 내지 #6 또는 확장된 CP에 대한 #0 내지 #5) 및 제 2 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #7 내지 #13 또는 확장된 CP에 대한 심볼 #6 내지 #11)에 대해 동일하다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #9 내지 #12에 매핑될 수 있다. 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #3 내지 #6에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심 볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5 에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 2개의 심볼로 고정되는 바와 같 이 고정될 수 있으며(예를 들어, 사양에서 미리 정의됨), CORESET의 SCS가 30 kHz인 경우 24개의 RB를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 예를 들어, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 2}, {48, 2}, {96, 2} 중 하나로 구성될 수 있다. 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 1}, {24,2}, {24, 3}, {48,1}, {48,2}, {48,3}, {96,1}, {96,2}, {96,3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개의 심볼은 커버리지를 향상시키기 위해 고려된다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS는 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 30 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 24개 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS(도면에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있음)는 SS/PBCH 블록의 SCS와 상이할 수 있으며, RMSI/OSI/페이징 블록들의 SCS는 대응하는 SS/PBCH 블록에서 NR-PBCH 에 의해 반송되는 MIB와 같은 시스템 정보에 표시된다. 일 실시 예에서는, 동일한 슬롯 내의 2개의 SS/PBCH 블록이 QCL되는(예를 들어, 반복적으로 송신되는) 것으로 가정되고, 단일의 RMSI/OSI/페이징 CORESET 및 단일의 PDSCH가 2개의 SS/PBCH 블록과 연관된다(예를 들어 QCL 됨). 일 실시 예에서, SS/PBCH 블록들의 SCS 및 RMSI/OSI/페이징의 SCS가 동일한 경우, RMSI/OSI/페이징의 CORESET 및 PDSCH에 대한 심볼들은 SS/PBCH 블록들의 심블들에 맞춰 정렬될 수 있다. 예를 들어, 도 13b에 도시된 바와 같이, SS/PBCH 블록들에 대한 심볼의 수가 4인 경우, 연관된 SS/PBCH 블록에 대한 RMSI/OSI/페이징의 CORESET 및 PDSCH는 각각 2개의 심볼을 가질 수 있다(예를 들어, NR 사양에서 다중화 패턴 3). 일 실시 예(즉, DSCH-블록 구성)에서는, DSCH-블록이 슬롯 내 및 최소 캐리어 BW 내로 제한될 수 있으며, 여기 서 SS/PBCH 블록 및 RMSI/OSI/페이징 블록만이 이러한 슬롯 내 및 최소 캐리어 BW 내로 제한된다. SS/PBCH 블 록은 RMSI/OSI/페이징의 CORESET으로 TDM되며(즉, 그룹 오프셋 O=0인 다중화 패턴 1을 사용), SS/PBCH 블록은 RMSI/OSI/페이징의 PDSCH와 함께 TDM되거나 또는 FDM되거나 또는 하이브리드 다중화될 수 있다. 도 14는 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 14에 도시된 DSCH 블 록의 실시 예는 단지 예시를 위한 것이다. 도 14는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않 는다. 이 실시 예의 일 예가 예시를 위해 도 14에 도시되어 있다. 하나의 슬롯에는 하나의 가능한 SS/PBCH 블록이 있 으며, 여기서 SS/PBCH 블록에는 20개의 RB TX BW가 있다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부는 SS/PBCH 개선(지원되는 경우)을 위 해 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH를 매핑하기 위해 이용될 수 있다. 예를 들어, 슬롯 내의 각각의 SS 블록에 있어서, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU- eSSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼이 슬롯 내의 두 개의 SS/PBCH 블록의 송신을 위해 LBT를 수 행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심볼이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 실시 예에서, 나머지 심볼들의 일부 또는 전부는 구성된 NRU-CSI-RS(지원되는 경우)를 송신하는데 이용될 수 있다. 일 실시 예에서, SS/PBCH 블록 TX BW의 20개 RB들의 위치는 CORESET RB BW 내의 상대 주파수 위치의 관점에서 유연할 수 있으며, 또한 플로팅 동기화로 인해 데이터 RB와 정렬되지 않을 수도 있다. 20개 RB들의 실제 위치 는 구성 가능하며 DSCH 블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 도 14에서 CORESET BW의 중앙에 맞춰 정렬된 SS/PBCH 블록들은 단지 예시를 위한 것임에 유의한다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 2개의 심볼 또는 3개의 심볼로 고정되는 것과 같이 고정될 수 있으며(예를 들어 사양에서 미리 정의됨), CORESET의 SCS가 60 kHz인 경우 24개 RB를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 예를 들어, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 60 kHz인 경우, 커버리지를 향상시키기 위해 고려된다. 다른 예에서, {CORESET BW, CORESET 심볼 개 수}의 조합은 {24, 1}, {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET 의 SCS가 60 kHz인 경우 커버리지를 향상시키기 위해 고려된다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS는 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 60 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 24개 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS(도면에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있음)는 SS/PBCH 블록의 SCS와 상이할 수 있으며, RMSI/OSI/페이징 블록들의 SCS는 대응하는 SS/PBCH 블록에서 NR-PBCH 에 의해 반송되는 MIB와 같은 시스템 정보에 표시된다. 일 실시 예에서는, SS/PBCH 블록들을 포함하는 심볼들이 RMSI/OSI/페이징의 PDSCH에 대해 레이트 매칭되지 않으 며(즉, SS/PBCH 블록들을 포함하는 심볼들 내의 나머지 4개의 RB는 RMSI/OSI/페이징의 PDSCH에 대해 레이트 매 칭되지 않음), 이에 따라 RMSI/OSI/페이징의 PDSCH가 RMSI/OSI/페이징의 CORESET 및 SS/PBCH 블록들과 TDM된다. 일 실시 예에서, 본 실시 예는 실제 송신되는 SS/PBCH 블록(예를 들어 RMSI에서의 ssb-PositionsInBurst 및/또 는 RRC에서의 ssb-PositionsInBurst)의 표시를 구성함으로써 달성될 수 있으며, 이에 따라 슬롯 내의 단 하나의 SS/PBCH 블록만이 실제로 송신된다. 일 실시 예(즉, DSCH-블록 구성)에서, DSCH-블록은 미니-슬롯 내로 제한될 수 있으며, 여기서 SS/PBCH 블록들 및 RMSI/OSI/페이징 블록들은 모두 미니-슬롯 내로 제한된다. SS/PBCH 블록은 RMSI/OSI/페이징의 CORESET와 TDM되거나 또는 FDM되며, SS/PBCH 블록은 RMSI/OSI/페이징의 PDSCH와 함께 TDM되거나 또는 FDM되거나 또는 하 이브리드 다중화될 수 있다. 도 15는 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 15에 도시된 DSCH 블 록의 실시 예는 단지 예시를 위한 것이다. 도 15는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 이 실시 예의 일 예가 예시를 위해 도 15에 도시되어 있다. 하나의 미니-슬롯에는 하나의 DSCH-블록이 있다. 4개의 심볼이 SS/PBCH 블록들에 이용되고, 주파수 도메인에서 SS/PBCH 블록들의 양측에 있는 나머지 심볼들의 일부 또는 전부 및/또는 나머지 RB들이 RMSI/OSI/페이징의 CORESET 및 PDSCH에 이용될 수 있다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부는 SS/PBCH 개선(지원되는 경우)을 위 해 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH를 매핑하기 위해 이용될 수 있다. 예를 들어, 슬롯 내의 각각의 SS 블록에 있어서, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU- eSSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 실시 예에서, SS/PBCH 블록들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼이 슬롯 내의 두 개의 SS/PBCH 블록의 송신을 위해 LBT를 수 행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심볼이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 실시 예에서, 나머지 심볼들의 일부 또는 전부는 구성된 NRU-CSI-RS(지원되는 경우)를 송신하는데 이용될 수 있다. 일 실시 예에서, SS/PBCH 블록 TX BW의 20개 RB들의 위치는 CORESET RB BW 내의 상대 주파수 위치의 관점에서 유연할 수 있으며, 또한 플로팅 동기화로 인해 데이터 RB와 정렬되지 않을 수도 있다. 20개 RB들의 실제 위치 는 구성 가능하며 DSCH 블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 도 14에서 CORESET BW의 중앙에 맞춰 정렬된 SS/PBCH 블록들은 단지 예시를 위한 것임에 유의한다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 2개 심볼 또는 3개 심볼로 고정 되는 것과 같이 고정될 수 있으며(예를 들어, 사양에서 미리 정의됨), CORESET의 SCS가 30 kHz인 경우 48개 RB 를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 예를 들어, {CORESET BW, CORESET 심볼 개수}의 조합은 {48, 1}, {48, 2}, {48, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 30 kHz인 경우, 커버리지를 향상시키기 위한 것으로 고려된다. 다른 예에서, CORESET의 SCS가 30 kHz인 경우, {CORESET BW, CORESET 심볼 수}의 조합은 {48, 1}, {48, 2} 중 하나로 구성될 수 있다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS는 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 30 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 48개 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS(도면에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있음)는 SS/PBCH 블록의 SCS와 상이할 수 있으며, RMSI/OSI/페이징 블록들의 SCS는 대응하는 SS/PBCH 블록에서 NR-PBCH 에 의해 반송되는 MIB와 같은 시스템 정보에 표시된다. 일 실시 예(즉, DSCH-블록 구성)에서, DSCH-블록은 TDM되는 둘 이상의 서브-블록을 가질 수 있으며, 여기서 서 브-블록들 중 하나는 RMSI/OSI/페이징에 대한 CORESET(들) 및 SS/PBCH 블록에 대한 것이고 시간 도메인에서 슬 롯 내로 제한되고, 주파수 도메인에서 최소 캐리어 BW(예를 들면, 24개 RB) 내로 제한되며, 각각의 나머지 서브 -블록(들)은 RMSI 또는 OSI 또는 페이징의 PDSCH 중 하나일 수 있고 시간 도메인에서 다른 슬롯 또는 다수의 슬 롯 내로 제한되고 주파수 도메인에서 최소 캐리어 BW(CORESET BWNRU-PBCH(또는 지원되는 경우 NRU-ePBCH)에 따 르며, 예를 들어 SS 뉴머롤로지에서 24개 RB 이상) 내로 제한되거나 또는 그것을 초과하여 제한된다. SS/PBCH 블록은 원-샷 검출 성능을 향상시키기 위한 잠재적 개선을 갖는, NR 면허 대역(예를 들면, NR SS/PBCH 블록)의 설계를 참조할 수 있다. RMSI/OSI/페이징 블록은 SS/PBCH 블록과 TDM될 수 있으며(즉, 그룹 오프셋 O=0인 다중 화 패턴 1을 사용), 두 블록 사이의 시간 오프셋은 하드 코딩되거나 구성 가능하다. 이 실시 예의 하나의 고려 사항에서, RMSI, OSI 및 페이징은 각각 DSCH-블록의 개별 서브-블록을 구성할 수 있으며, RMSI, OSI 및 페이징 은 시간 도메인 오프셋에 대한 상이한 구성을 가질 수 있다. 도 16은 본 개시의 실시 예들에 따른 또 다른 예의 DSCH 블록을 도시한 것이다. 도 16에 도시된 DSCH 블 록의 실시 예는 단지 예시를 위한 것이다. 도 16은 본 개시의 범위를 임의의 특정 구현으로 제한하지 않 는다. 이 실시 예의 일 예가 예시를 위해 도 16에 도시되어 있다. 하나의 슬롯에는 두 개의 가능한 SS/PBCH 블록이 있으며, 여기서 각 SS/PBCH 블록들에는 20개의 RB TX BW, 및 관련된 SS/PBCH 블록들의 CORESET들이 있고, 다른 하나 이상의 슬롯에는 RMSI/OSI/페이징 데이터를 포함하는 PDSCH들이 있다. 일 실시 예에서, 제 1 슬롯 내의 SS/PBCH들 이외의 나머지 심볼들의 일부 또는 전부는 SS/PBCH 개선(지원되는 경우)을 위해 이용될 수 있으며, 예를 들어 NRU-ePSS/eSSS/ePBCH 매핑에 이용될 수 있다. 예를 들어, 슬롯 내 의 각각의 SS 블록에 있어서, 적어도 하나의 심볼이 NRU-ePSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-eSSS에 대해 매핑되고/되거나, 적어도 하나의 심볼이 NRU-ePBCH에 대해 매핑된다. 일 실시 예에서, 제 1 슬롯 내의 SS/PBCH들 이외의 나머지 심볼들의 일부 또는 전부가 LBT를 수행하는데 이용될 수 있다. 예를 들어, 슬롯의 첫 번째 하나 또는 두 개의 심볼이 슬롯 내의 두 개의 SS/PBCH 블록의 송신을 위 해 LBT를 수행하는데 이용될 수 있다. 다른 예에서, 슬롯 내의 각 SS/PBCH 블록 앞의 하나 또는 두 개의 심볼 이 대응하는 SS/PBCH 블록의 송신을 위한 방향적 LBT를 수행하는데 이용될 수 있다. 또 다른 예에서, 슬롯의 마지막 하나 또는 두 개의 심볼이 다음 슬롯의 송신을 위해 LBT를 수행하는데 이용될 수 있다. 일 실시 예에서, 제 1 슬롯 내의 SS/PBCH들 이외의 나머지 심볼들의 일부 또는 전부는 구성된 NRU-CSI-RS(지원 되는 경우)를 송신하는데 이용될 수 있다. 일 실시 예에서, SS/PBCH 블록 TX BW의 20개 RB들의 위치는 CORESET RB BW 내의 상대 주파수 위치의 관점에서 유연할 수 있으며, 또한 플로팅 동기화로 인해 데이터 RB와 정렬되지 않을 수도 있다. 20개 RB들의 실제 위치 는 구성 가능하며 DSCH 블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 도 16에서 CORESET BW의 중앙에 맞춰 정렬된 SS/PBCH 블록들은 단지 예시를 위한 것임에 유의한다. 일 실시 예에서, 슬롯에 대한 2개의 SS/PBCH 블록의 매핑 패턴은 SS/PBCH 블록들을 포함하는 모든 슬롯들에 대 해 동일할 수 있다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 다른 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #6 내지 #9에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 정 규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11 에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #4 내지 #7에 매핑될 수 있 고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 하나의 하위 실시 예에서, 슬롯에 대한 SS/PBCH 블록의 매핑 패턴은 제 1 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #0 내지 #6 또는 확장된 CP에 대한 #0 내지 #5) 및 제 2 하프 슬롯(예를 들면, 정규 CP에 대한 심볼 #7 내 지 #13 또는 확장된 CP에 대한 심볼 #6 내지 #11)에 대해 동일하다. 일 예에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #9 내지 #12에 매핑될 수 있다. 다른 예 에서, 정규 CP에 대해 제 1 SS/PBCH 블록이 심볼 #3 내지 #6에 매핑될 수 있고, 제 2 SS/PBCH 블록이 심볼 #10 내지 #13에 매핑될 수 있다. 또 다른 예에서, 확장된 CP에 대해 제 1 SS/PBCH 블록이 심볼 #2 내지 #5에 매핑 될 수 있고, 제 2 SS/PBCH 블록이 심볼 #8 내지 #11에 매핑될 수 있다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 2개의 심볼 또는 3개의 심볼로 고정되는 것과 같이 고정될 수 있으며(예를 들어 사양에서 미리 정의됨), CORESET의 SCS가 60 kHz인 경우 24개 RB를 갖는다. 일 실시 예에서, RMSI/OSI/페이징 블록에서 CORESET에 대한 BW 및 심볼의 수는 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU-ePBCH)의 컨텐츠에 의해 표시될 수 있다. 일 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 1}, {24, 2}, {24, 3}, {48, 1}, {48,2}, {48,3}, {96,1}, {96,2}, {96,3} 중 하나 로 구성될 수 있으며, 여기서 CORESET의 3개의 심볼은 커버리지를 향상시키기 위한 것으로 고려된다. 다른 예 에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 60 kHz인 경우, 커버리지를 향상시키기 위해 고려된다. 또 다른 예에서, {CORESET BW, CORESET 심볼 개수}의 조합은 {24, 1}, {24, 2}, {24, 3} 중 하나로 구성될 수 있으며, 여기서 CORESET의 3개 심볼은 CORESET의 SCS가 60 kHz인 경우 커버리지를 향상시키기 위해 고려된다. 일 실시 예에서는, SS/PBCH 블록들 및 CORESET들을 포함하는 슬롯과 RMSI/OSI/페이징의 PDSCH들을 포함하는 슬 롯 사이의 시간 도메인 오프셋이 하나의 슬롯으로서 고정되거나 구성될 수 있다(예를 들어, CORESET에서 PDCCH에 의해 반송되는 DCI의 시간-도메인 리소스 할당에서의 슬롯 차이가 1개 슬롯임). 일 실시 예에서, SS/PBCH 블록들 및 CORESET들을 포함하는 슬롯과 RMSI/OSI/페이징의 PDSCH들을 포함하는 슬롯 사이의 시간 도메인 오프셋이, SS/PBCH 버스트 세트를 포함하는 슬롯들의 송신 듀레이션과 동일하게 고정되거나 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징의 PDSCH들의 송신은 SS/PBCH 버스트 세트 및 CORESET들의 송신 직후에 시작된다. 일 예에서, SS SCS가 30 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우 시간 도메인 오프셋은 1 ms일 수 있다. 다른 예에서, SS SCS가 60 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수 가 8인 경우 시간 도메인 오프셋은 1 ms일 수 있다. 또 다른 예에서, SS SCS가 30 kHz이고 버스트 세트 내의 최대 SS/PBCH 블록 수가 8인 경우 시간 도메인 오프셋은 2 ms일 수 있다. 또 다른 예에서, SS SCS가 60 kHz이 고 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우 시간 도메인 오프셋은 0.5 ms일 수 있다. 일 실시 예에서, SS/PBCH 블록들 및 CORESET들을 포함하는 슬롯과 RMSI/OSI/페이징의 PDSCH들을 포함하는 슬롯 사이의 시간 도메인 오프셋이, 실제 송신되는 SS/PBCH 블록들을 포함하는 슬롯들의 송신 듀레이션과 동일하게 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징의 PDSCH들의 송신은 실제 송신되는 SS/PBCH 블록들의 송신 직후 에 시작된다. 일 예에서, 버스트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우, 시간 도메인 오프셋은 {0.5, 1, 1.5, 2} 슬롯들로부터 구성될 수 있다. 다른 예에서, 버스트 세트 내의 최대 SS/PBCH 블록 수가 8인 경우, 시 간 도메인 오프셋은 {0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4} 슬롯들로부터 구성될 수 있다. 또 다른 예에서, 버스 트 세트 내의 최대 SS/PBCH 블록 수가 4인 경우, 시간 도메인 오프셋은 {1, 2} 슬롯들로부터 구성될 수 있다. 또 다른 예에서, 버스트 세트 내의 최대 SS/PBCH 블록 수가 8인 경우, 시간 도메인 오프셋은 {1, 2, 3, 4} 슬롯 들로부터 구성될 수 있다. 일 실시 예에서, 시간 도메인 오프셋은 구성 가능하며 DSCH-블록 내의 NRU-PBCH(또는 지원되는 경우 NRU- ePBCH)의 컨텐츠에 의해 표시될 수 있다. 일 실시 예에서, 명시적으로 도시되지는 않았지만, NRU-CSI-RS는 PDSCH RB들 및/또는 비어 있는 RB들의 일부 또 는 전부 내에서 다중화될 수 있다. 일 실시 예에서, SS/PBCH 블록(및 잠재적 개선들)의 SCS는 60 kHz일 수 있으며, 여기서 대응하는 채널 BW는 20 MHz이고, CORESET BW는 24개 RB이다. 일 실시 예에서, RMSI/OSI/페이징 블록들의 SCS(도면에는 SS/PBCH 블록의 SCS와 동일하게 도시되어 있음)는 SS/PBCH 블록의 SCS와 상이할 수 있으며, RMSI/OSI/페이징 블록들의 SCS는 대응하는 SS/PBCH 블록에서 NR-PBCH 에 의해 반송되는 MIB와 같은 시스템 정보에 표시된다. 일 실시 예에서, 동일한 슬롯 내의 2개의 SS/PBCH 블록이 QCL되는(예를 들어, 반복적으로 송신되는) 것으로 가 정되며, 단일의 RMSI/OSI/페이징 CORESET 및 단일의 PDSCH가 2개의 SS/PBCH 블록과 연관된다(예를 들어 QCL 됨). DSCH-버스트-세트는 적어도 하나의 DSCH-블록에 의해 구성될 수 있다. 일 예에서, 단일 DBT가 전체 DSCH-버스 트-세트에 대해 지원되는 경우, DSCH-버스트-세트 내의 DSCH-블록(들)은 시간-도메인 갭 없이 연속적일 수 있다. 다른 예에서, 각각의 DSCH-블록에 대한 LBT가 지원되는 경우, DSCH-버스트-세트를 갖는 DSCH-블록(들)은 LBT를 수행할 수 있도록 잠재적으로 작은 시간-도메인 갭들을 가질 수 있다. 주어진 비면허 캐리어 주파수 범위에 대해 다음의 실시 예들 중 적어도 하나가 지원될 수 있다. 일 실시 예에서, 주어진 캐리어 주파수 범위에 대해, UE는 DSCH-버스트-세트 내의 모든 DSCH-블록들이 평균 이 득, QCL-TypeA 및 QCL-TypeD 특성들에 대하여 QCL되는 것으로 가정하고, 적용 가능한 경우(예를 들어, 동일한 단일 빔을 사용하는 반복들), UE는 DSCH-블록들 내에서 및/또는 DSCH-버스트-세트들에 걸쳐 동일한 신호/채널들 의 결합을 수행할 수 있다. UE는 RMSI에서의 ssb-PositionsInBurst 및 RRC에서의 ssb-PositionsInBurst의 비 트들이 1로 구성되어 있다고 가정한다(즉, DSCH-블록들이 모두 실제 송신됨). 일 실시 예에서, 주어진 캐리어 주파수 범위에 대해, UE는 적용 가능한 경우 DSCH-버스트-세트에 걸쳐 동일한 SS/PBCH 블록 인덱스를 갖는 DSCH-블록들이 평균 이득, QCL-TypeA 및 QCL-TypeD 특성들에 대해 QCL되는 것으로 가정하고, 적용 가능한 경우, UE는 DSCH-버스트-세트들에 걸쳐 동일한 신호/채널들의 결합을 수행할 수 있다. 일 예에서, UE는 RMSI에서의 ssb-PositionsInBurst 및 RRC에서의 ssb-PositionsInBurst의 비트들이 모두 1로 구성되어 있다고 가정한다(즉, DSCH-블록들이 모두 실제 송신됨).일 실시 예에서, 주어진 캐리어 주파수 범위에 대해, UE는 DSCH-버스트-세트 내의 DSCH-블록들이 그룹들로 분할 될 수 있다고 가정하며 - 여기서 동일한 그룹 내의 DSCH-블록들이 평균 이득, QCL-TypeA, QCL-TypeD 특성들에 대해 QCL됨 -, 적용 가능한 경우(예를 들어, 동일한 단일 빔을 사용하는 반복들), UE는 동일한 그룹의 DSCH-블 록 내에서 및/또는 상이한 DSCH-버스트-세트들의 그룹에 걸쳐 동일한 신호/채널들의 결합을 수행할 수 있다. UE는 RMSI의 ssb-PositionsInBurst와 RRC의 ssb-PositionsInBurst 모두에서 동일한 그룹에 해당하는 비트들이 동시에 1 또는 0으로 구성되어 있다고 가정한다(즉, 그룹 내의 DSCH-블록들 모두가 실제 송신되거나 송신되지 않음). 예를 들어, 그룹 크기는 2일 수 있으며, 예를 들어 동일한 슬롯에 있는 SS/PBCH 블록들이 QCL된다. 다 른 예에서, 그룹 크기는 4일 수 있으며, SS/PBCH 블록의 SCS는 30 kHz이고, 예를 들어, 동일한 원-샷 LBT(즉, 1 ms COT 내)에 따라 SS/PBCH 블록들이 QCL된다. DSCH-버스트-세트 송신은 물리적 다운링크 채널들, 예를 들어 SCH, PBCH, PDCCH 및 PDSCH에 의해 반송된다. 적 어도 NR 비면허 대역의 일부 캐리어 주파수 범위에 대해, 다운링크 송신 이전에 LBT가 필요할 수 있다. LBT로 인해, 채널 액세스 기회가 보장되지 않을 수도 있다. 채널 액세스 기회를 향상시키기 위해, 비면허 대역에서의 DSCH-버스트-세트 송신이 송신 기회 윈도우(DSCH-윈도우로 표시됨) 내로 제한될 수 있으며, 여기서 DSCH-윈도우 의 구성은 상이한 사용 케이스들에 따라, 사양에서 하드 코딩되거나 또는 시그널링에서 구성될 수 있다. DSCH- 버스트-세트 송신이 제한되는, DSCH 송신 타이밍 구성(DSCH transmission timing configuration, DTTC)으로도 지칭되는, DSCH-윈도우의 구성은 적어도 윈도우 주기성, 윈도우 크기 및 주기성 내 윈도우 시작 오프셋 중 하나 를 포함할 수 있다. DTTC 내에서 SS/PBCH 블록들의 송신을 표시하기 위해 하나의 DTTC가 하나 이상의 비트맵 또는 그룹-비트맵과 연 관될 수 있다. DSCH-버스트-세트의 송신 이전에 LBT가 수행될 수 있으며, 송신기는 DSCH-버스트-세트의 송신을 시작하기 위해 DSCH-윈도우 내에서, LBT에 의해 실행되는, 다수의 시작 위치들을 가질 수 있다. 시작 위치들 중 하나 이전의 LBT가 사용 중인 것으로 결정되면, 송신기는 나중에 LBT가 가능한 위치에서 계속 LBT를 수행할 수 있으며, DSCH-버스트-세트 송신을 위한 DSCH-윈도우 내에서 추가 기회를 갖는다. 일 실시 예에서, DTTC는 DSCH 측정 타이밍 구성(DSCH measurement timing configuration, DMTC)(여기서 DMTC는 기본적으로 측정 목적을 위한 것임)과는 별도로 구성되며 이에 따라 DTTC가 적어도 서빙 셀(들)에서의 레이트 매칭 목적을 위한 것이 되도록 한다. 한 가지 고려 사항에서, DTTC는 서빙 셀(들)에 대한 무선 링크 모니터링 목적으로 사용될 수도 있다. 하나의 하위 실시 예에서는, 적어도 하나의 DTTC가 서빙 셀에 대해 지원될 수 있으며, DTTC들 중 하나가 디폴트 로 설정되어 적어도 초기 셀 획득 목적을 위해 하드 코딩된다. 일 예에서, 디폴트 DTTC에서의 DSCH-윈도우의 주기성은, 이것이 상위 계층에 의해 구성되지 않는 경우, SS/PBCH 블록들의 디폴트 주기성과 동일하다(예를 들면, 20 ms). 다른 예에서, 디폴트 DTTC에서의 DSCH-윈도우 듀레이션은 NR에서 SS/PBCH 버스트 세트를 제한하는 시간 듀레이 션과 동일한, 하프 프레임이다. 이 예에서, PBCH의 컨텐츠는 디폴트 DSCH-윈도우 내에서 동일하게 유지될 수 있다. 또 다른 예에서, 디폴트 DTTC에서의 주기성 내의 DSCH-윈도우 오프셋은 0, 5, 10, 15 ms 중 하나일 수 있으며, 여기서 이 정보는 PBCH 컨텐츠에 의해(또는 3 GHz 미만의 캐리어 주파수 범위에 대해 PBCH의 DMRS와 함께) 전달 되는 SFN 및 하프 프레임 인디케이터로부터 추론될 수 있다. 다른 하위 실시 예에서는, 디폴트 DTTC 이외에, 적어도 초기 셀 획득 후 레이트 매칭 목적을 위한 것과 같은, 상위 계층 시그널링에 의해 구성될 수 있는 적어도 하나의 추가 DTTC가 존재할 수 있다. 한 가지 고려 사항에 서, DTTC는 서빙 셀(들)에 대한 무선 링크 모니터링 목적으로 사용될 수도 있다. 이하의 실시 예들은 단일 빔 및 다중 빔 동작들 모두에 적용될 수 있으며(예를 들어, 단일 빔 및 다중 빔 동작 을 구별하지 않으며 이것은 구현에 달려 있음), 여기서 하나의 DSCH-버스트 세트는 단일의 DSCH-블록에 의해 구 성되거나 또는 단일 빔 동작에 대한 DLCH-블록들(여기서 DSCH-블록들의 SS/PBCH 블록 인덱스는 상이할 수 있 음)의 다수 반복들(예를 들면, L)에 의해 구성될 수 있고, 하나의 DSCH-버스트 세트는 최대 L 개의 DSCH-블록들 에 의해 구성될 수 있으며, L은 특정 캐리어 주파수 범위에 대해 개별적으로 결정된다. 일 실시 예에서, 도 17의 하나 이상의 예들은 SS/PBCH 블록들과 RMSI/OSI/페이징 블록들 사이의 시간 도메인 오 프셋을 구성함으로써 동시에 지원될 수 있다.일 실시 예에서, DSCH-블록이 시간 도메인에서 다수의 서브-블록들을 가지며, 서브-블록들의 시간 도메인 오프 셋이 0이 아닌 시나리오를 가정한다. 예를 들어, 적용 가능한 시나리오는 본 개시의 이전 부분에서의 DSCH-블 록 구성 실시 예 1(예를 들면, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET가 그룹 오프셋이 O>0인 패턴 1을 사용하여 다중화되며, RMSI/OSI/페이징의 PDSCH의 시간 도메인 리소스 할당이 대응하는 RMSI/OSI/페이징의 PDSCH와 동일한 슬롯 내임) 및 DSCH-블록 구성(예를 들면, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET가 그 룹 오프셋이 O>0인 패턴 1을 사용하여 다중화되며, RMSI/OSI/페이징의 PDSCH의 시간 도메인 리소스 할당이 대응 하는 RMSI/OSI/페이징의 PDSCH와 동일한 슬롯 내가 아님)을 포함한다. 도 17은 본 개시의 실시 예에 따른 DSCH-블록들의 예시적인 송신을 도시한 것이다. 도 17에 도시된 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도 17은 본 개시의 범위를 임의의 특정 구현 으로 제한하지 않는다. 일 실시 예에서, DSCH 블록 내의 각 서브-블록의 버스트의 송신은 별도의 서브-DSCH 윈도우 내로 제한될 수 있 다. 일 예에서, 도 17에 도시된 바와 같이, DSCH-블록 구성에 있어서, SS/PBCH 블록들의 송신은 RMSI/OSI/페이 징 송신을 위한 서브-DSCH-윈도우(들) 이외의 별도의 서브-DSCH-윈도우를 사용할 수 있다. 다른 예에서, DSCH- 블록 구성에 있어서, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET들의 송신은, RMSI/OSI/페이징의 PDSCH들의 송신을 위한 서브-DSCH-윈도우(들) 이외의 다른 서브-DSCH-윈도우를 사용할 수 있다. 일 실시 예에서, 제 1 서브-DSCH-윈도우에서 SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신과 관련 된 LBT는, 동시에 규정을 따르는(예를 들면, Cat2 LBT는 5% 이하의 시간-도메인 오버헤드에만 사용될 수 있음), SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신 듀레이션과 매칭되는 것을 사용할 수 있다. 일 예에 서, SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신 듀레이션은 잠재적으로 송신되는 L개의 SS/PBCH 블록들을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 L은 버스트 세트 내의 최대 SS/PBCH 블 록 개수이다. 다른 예에서, SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신 듀레이션은 서브- DSCH-윈도우 내에서 실제 송신되는 SS/PBCH 블록들을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여 기서 실제 송신의 표시는 RMSI의 ssb-PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 예를 들어, Cat2 LBT에 대한 규정이 충족되고(예를 들면, 시간-도메인 오버 헤드가 5% 이하), SS/PBCH 블록들의 송신 듀레이션이 1 ms 이내로 제한될 수 있는 경우, 원-샷 LBT(예를 들면, LAA에서 Cat2 LBT)가 SS/PBCH 블록들 을 포함하는 제 1 서브-DSCH-블록들의 송신 이전에 이용될 수 있으며; 그렇지 않고(예를 들면, 시간-도메인 오 버헤드가 5% 초과), SS/PBCH 블록들의 송신 듀레이션이 2 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순 위 클래스 1의 최대 Cat4 LBT(예를 들면, LAA에서 p=1인 Cat4 LBT)가 SS/PBCH 블록들을 포함하는 제 1 서브- DSCH-블록들의 송신 이전에 이용될 수 있고; SS/PBCH 블록들의 송신 듀레이션이 3 ms 이내로 제한될 수 있는 경 우, 채널 액세스 우선 순위 클래스 2를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=2인 Cat4 LBT)가 SS/PBCH 블 록들을 포함하는 제 1 서브-DSCH-블록들의 송신 이전에 이용될 수 있고; SS/PBCH 블록들의 송신 듀레이션이 8 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 3 또는 4를 갖는 최대 Cat4 LBT(예를 들어, LAA 에서 p=3 또는 4인 Cat4 LBT)가 SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신 이전에 이용될 수 있 다. 일 실시 예에서, RMSI/OSI/페이징을 포함하는 다른 서브-DSCH-블록들의 송신과 관련된 LBT는 서브-DSCH-블록들 의 송신 듀레이션과 매칭되는 것을 사용할 수 있다. 예를 들어, RMSI/OSI/페이징을 포함하는 서브-DSCH-블록들 의 송신 듀레이션은 제 1 서브-DSCH-윈도우 내에서 실제 송신되는 SS/PBCH 블록들에 대응하는 RMSI/OSI/페이징 을 포함하는 슬롯들의 듀레이션으로 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI의 ssb- PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 도 18은 본 개시의 실시 예들에 따른 DSCH-블록들의 다른 예시적인 송신을 도시한 것이다. 도 18에 도시 된 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도 18은 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 일 실시 예에서, SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신은 N 개의 별도의 서브-DSCH-윈도우 를 사용할 수 있으며, 다른 서브-DSCH-블록들의 송신은 다른 별도의 서브-DSCH-윈도우들을 사용할 수 있다. 일 예에서, 도 18에 도시된 바와 같이, DSCH-블록 구성 실시 예 1에 있어서, SS/PBCH 블록들의 송신은 RMSI/OSI/페 이징의 송신을 위한 서브-DSCH-윈도우(들) 이외의 N 개의 별도의 서브-DSCH-윈도우를 사용할 수 있다. 다른 예 에서, DSCH-블록 구성의 경우, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET들의 송신은 RMSI/OSI/페이징의PDSCH들의 송신을 위한 서브-DSCH-윈도우(들) 이외의 N 개의 별도의 서브-DSCH-윈도우를 사용할 수 있다. 일 실시 예에서, 각각의 서브-DSCH-윈도우에서 SS/PBCH 블록들의 일부를 포함하는 서브-DSCH-블록들의 송신과 관련된 LBT는 동시에 규정을 따르는(예를 들어, Cat2 LBT는 5% 이하의 시간-도메인 오버헤드에만 사용될 수 있 음), SS/PBCH 블록들의 일부를 포함하는 서브-DSCH-블록들의 송신 듀레이션과 매칭되는 것을 사용할 수 있다. 일 예에서, SS/PBCH 블록들을 포함하는 서브-DSCH-블록들의 송신 듀레이션은 서브-DSCH-윈도우 내에서 잠재적으 로 송신되는 SS/PBCH 블록들을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있다. 다른 예에서, SS/PBCH 블록들을 포함하는 서브-DSCH-블록들의 송신 듀레이션은 서브-DSCH-윈도우 내에서 실제 송신되는 SS/PBCH 블록들을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI의 ssb-PositionsInBurst 및 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 예를 들어, Cat2 LBT에 대한 규정이 충족되고(예를 들면, 시간-도메인 오버 헤드가 5% 이하), SS/PBCH 블록들의 송신 듀레이션이 1 ms 이내로 제한될 수 있는 경우, 원-샷 LBT(예를 들면, LAA에서 Cat2 LBT)가 SS/PBCH 블록들 을 포함하는 제 1 서브-DSCH-블록들의 송신 이전에 이용될 수 있으며; 그렇지 않고(예를 들면, 시간-도메인 오 버헤드가 5% 초과), SS/PBCH 블록들의 송신 듀레이션이 2 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순 위 클래스 1의 최대 Cat4 LBT(예를 들면, LAA에서 p=1인 Cat4 LBT)가 SS/PBCH 블록들을 포함하는 제 1 서브- DSCH-블록들의 송신 이전에 이용될 수 있고; SS/PBCH 블록들의 송신 듀레이션이 3 ms 이내로 제한될 수 있는 경 우, 채널 액세스 우선 순위 클래스 2를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=2인 Cat4 LBT)가 SS/PBCH 블 록들을 포함하는 제 1 서브-DSCH-블록들의 송신 이전에 이용될 수 있고; SS/PBCH 블록들의 송신 듀레이션이 8 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 3 또는 4를 갖는 최대 Cat4 LBT(예를 들어, LAA 에서 p=3 또는 4인 Cat4 LBT)가 SS/PBCH 블록들을 포함하는 제 1 서브-DSCH-블록들의 송신 이전에 이용될 수 있 다. 일 실시 예에서, RMSI/OSI/페이징을 포함하는 다른 서브-DSCH-블록들의 송신과 관련된 LBT는 서브-DSCH-블록들 의 송신 듀레이션과 매칭되는 것을 사용할 수 있다. 예를 들어, RMSI/OSI/페이징을 포함하는 서브-DSCH-블록들 의 송신 듀레이션은 제 1 서브-DSCH-윈도우 내에서 실제 송신되는 SS/PBCH 블록들에 대응하는 RMSI/OSI/페이징 을 포함하는 슬롯들의 듀레이션으로 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI의 ssb- PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 일 예에서는, gNB가 LBT 및 대응하는 송신 듀레이션을 구성할 수 있으며, 이에 따라 SS/PBCH 블록들의 송신은 구성 가능한 수의 서브-DSCH-윈도우 내로 제한될 수 있다(즉, N은 구성 가능). 다른 예에서는, gNB이 LBT 및 대응하는 송신 듀레이션을 구성할 수 있으며, 이에 따라 SS/PBCH 블록들의 송신은 구성 가능한 수의 서브-DSCH-윈도우 내로 제한될 수 있고(즉, N은 구성 가능), 각 서브-DSCH-윈도우의 길이도 또한 구성 가능하다. 일 실시 예에서, 모든 서브-DSCH-블록들의 송신은 단일 DSCH-윈도우 내로 제한될 수 있다. 일 예에서, 도 18에 도시된 바와 같이, DSCH-블록 구성에 있어서, 그룹 오프셋 O이 동일한 DSCH-윈도우에서의 SS/PBCH 블록들의 송 신 듀레이션과 동일하게 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징의 송신은 동일한 DSCH-윈도우에서의 SS/PBCH 블록들의 송신 종료 직후에 시작될 수 있으며, 모든 서브-DSCH-블록들의 송신은 동일한 DSCH-윈도우 내 로 제한될 수 있다. 다른 예에서, DSCH-블록 구성에 있어서, 그룹 오프셋 O이 동일한 DSCH-윈도우에서의 RMSI/OSI페이징의 SS/PBCH 블록들 및 CORESET들의 송신 듀레이션과 동일하게 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징의 송신은 동일한 DSCH-윈도우에서의 RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET들의 송신 종료 직후에 시작될 수 있고, 모든 서브-DSCH-블록들의 송신은 동일한 DSCH-윈도우 내로 제한될 수 있다. 일 실시 예에서, 모든 DSCH-블록들의 송신과 관련된 LBT는, 동시에 규정을 따르는(예를 들어, Cat2 LBT는 5% 이 하의 시간-도메인 오버헤드에만 사용될 수 있음), 모든 DSCH-블록들의 송신 듀레이션과 매칭되는 것을 사용할 수 있다. 일 예에서, 모든 DSCH-블록들의 송신 듀레이션은 잠재적으로 송신되는 L개의 SS/PBCH 블록들 및 관련 RMSI/OSI/ 페이징을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 L은 버스트 세트 내의 최대 SS/PBCH 블 록 개수이다. 다른 예에서, 모든 DSCH-블록들의 송신 듀레이션은 실제 송신되는 SS/PBCH 블록들 및 관련 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI의 ssb- PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다.예를 들어, Cat2 LBT에 대한 규정이 충족되고(예를 들면, 시간-도메인 오버 헤드가 5% 이하), 모든 DSCH-블록들 의 송신 듀레이션이 1 ms 이내로 제한될 수 있는 경우, 원-샷 LBT(예를 들면, LAA에서 Cat2 LBT)가 모든 DSCH- 블록들의 송신 이전에 이용될 수 있으며; 그렇지 않고(예를 들면, 시간-도메인 오버헤드가 5% 초과), 모든 DSCH-블록들의 송신 듀레이션이 2 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 1의 최대 Cat4 LBT(예를 들면, LAA에서 p=1인 Cat4 LBT)가 모든 DSCH-블록들의 송신 이전에 이용될 수 있고, 모든 DSCH- 블록들의 송신 듀레이션이 3 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 2를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=2인 Cat4 LBT)가 모든 DSCH-블록들의 송신 이전에 이용될 수 있고; 모든 DSCH- 블록들의 송신 듀레이션이 8 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 3 또는 4를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=3 또는 4인 Cat4 LBT)가 모든 DSCH-블록들의 송신 이전에 이용될 수 있다. 일 실시 예에서, DSCH-블록들의 송신은 N 개의 서브-DSCH-윈도우 내로 제한될 수 있다. 일 예에서, 도 18에 도 시된 바와 같이, DSCH-블록 구성에 있어서, 그룹 오프셋 O이 동일한 서브-DSCH-윈도우에서의 SS/PBCH 블록들의 송신 듀레이션과 동일하게 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징의 송신은 동일한 서브-DSCH-윈도우에 서의 SS/PBCH 블록들의 송신 종료 직후에 시작될 수 있다. 다른 예에서, DSCH-블록 구성에 있어서, 그룹 오프 셋 O이 동일한 서브-DSCH-윈도우에서의 RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET들의 송신 듀레이션과 동 일하게 구성될 수 있으며, 이에 따라 RMSI/OSI/페이징의 PDSCH들의 송신은 동일한 서브-DSCH-윈도우에서의 RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET들의 송신 종료 직후에 시작될 수 있다. 일 실시 예에서, DSCH-블록들의 송신과 관련된 LBT는, 동시에 규정을 따르는(예를 들면, Cat2 LBT는 5% 이하의 시간-도메인 오버헤드에만 사용될 수 있음), 서브-DSCH-윈도우 내에서의 DSCH-블록들의 송신 듀레이션과 매칭되 는 것을 사용할 수 있다. 일 예에서, 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션은 서브-DSCH-윈도우 내의 잠재적으로 송신되는 SS/PBCH 블록들 및 관련 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로 결정될 수 있다. 다른 예에서, 서 브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션은 서브-DSCH-윈도우 내의 실제 송신되는 SS/PBCH 블록 및 관 련 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI의 ssb-PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 예를 들어, Cat2 LBT에 대한 규정이 충족되고(예를 들면, 시간-도메인 오버 헤드가 5% 이하), 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 1 ms 이내로 제한될 수 있는 경우, 원-샷 LBT(예를 들면, LAA에서 Cat2 LBT)가 DSCH-블록들의 송신 이전에 이용될 수 있으며; 그렇지 않고(예를 들면, 시간-도메인 오버헤드가 5% 초과), 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 2 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 1의 최대 Cat4 LBT(예를 들면, LAA에서 p=1인 Cat4 LBT)가 DSCH-블록들의 송신 이전에 이용될 수 있고; 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 3 ms 이내로 제한될 수 있는 경우, 채널 액세 스 우선 순위 클래스 2를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=2인 Cat4 LBT)가 DSCH-블록들의 송신 이전 에 이용될 수 있고; 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 8 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 3 또는 4를 갖는 LBT(예를 들어, LAA에서 p=3 또는 4인 Cat4 LBT)가 DSCH-블록들 의 송신 이전에 이용될 수 있다. 일 예에서는, gNB가 LBT 및 대응하는 송신 듀레이션을 구성할 수 있으며, 이에 따라 SS/PBCH 블록들의 송신은 구성 가능한 수의 서브-DSCH-윈도우 내로 제한될 수 있다(즉, N은 구성 가능). 다른 예에서는, gNB이 LBT 및 대응하는 송신 듀레이션을 구성할 수 있으며, 이에 따라 SS/PBCH 블록들의 송신은 구성 가능한 수의 서브-DSCH-윈도우 내로 제한될 수 있고(즉, N은 구성 가능), 각 서브-DSCH-윈도우의 길이도 또한 구성 가능하다. 일 실시 예에서, DSCH-블록이 시간 도메인에서 단일 블록을 갖는 시나리오가 가정된다. 예를 들어, 적용 가능 한 시나리오들은 전술한 실시 예들에서의, DSCH-블록 구성(예를 들면, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET가 그룹 오프셋이 O>0인 패턴 1을 사용하여 다중화되며, RMSI/OSI/페이징의 PDSCH의 시간 도메인 리소스 할당이 대응하는 RMSI/OSI/페이징의 PDSCH와 동일한 슬롯 내임), DSCH-블록 구성(예를 들면, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET가 패턴 2 또는 패턴 3을 사용하여 다중화됨), 및 DSCH-블록 구성(예를 들면, RMSI/OSI/페이징의 SS/PBCH 블록들 및 CORESET가 동일한 미니-슬롯 내에서 다중화됨)을 포함한다. 도 19a는 본 개시의 실시 예에 따른 LBT에 따르는 DSCH-블록들의 예시적인 송신을 도시한 것이다. 도 19a에 도시된 LBT가 적용되는 DSCH-블록의 송신의 실시 예는 단지 예시를 위한 것이다. 도 19a는 본 개 시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 19b는 본 개시의 실시 예에 따른 LBT에 따르는 DSCH-블록들의 다른 예시적인 송신을 도시한 것이다. 도 19b에 도시된 LBT가 적용되는 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도 19b는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 일 실시 예에서, 모든 서브-DSCH-블록들의 송신은 단일 DSCH-윈도우 내로 제한될 수 있다. 일 예에서, 본 예의 예시가 도 19a에 도시되어 있다. 일 실시 예에서, 모든 DSCH-블록들의 송신과 관련된 LBT는, 동시에 규정을 따르는(예를 들면, Cat2 LBT는 5% 이 하의 시간-도메인 오버헤드에만 사용될 수 있음), 모든 DSCH-블록들의 송신 듀레이션과 매칭되는 것을 사용할 수 있다. 일 예에서, 모든 DSCH-블록들의 송신 듀레이션은 잠재적으로 송신되는 L개의 SS/PBCH 블록들 및 관련된 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 L은 버스트 세트 내의 최대 SS/PBCH 블록 개수이다. 다른 예에서, 모든 DSCH-블록들의 송신 듀레이션은 실제 송신되는 SS/PBCH 블록들 및 관련 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI 의 ssb-PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 예를 들어, Cat2 LBT에 대한 규정이 충족되고(예를 들면, 시간-도메인 오버 헤드가 5% 이하), 모든 DSCH-블록들 의 송신 듀레이션이 1 ms 이내로 제한될 수 있는 경우, 원-샷 LBT(예를 들면, LAA에서 Cat2 LBT)가 모든 DSCH- 블록들의 송신 이전에 이용될 수 있으며; 그렇지 않고(예를 들면, 시간-도메인 오버헤드가 5% 초과), 모든 DSCH-블록들의 송신 듀레이션이 2 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 1의 최대 Cat4 LBT(예를 들면, LAA에서 p=1인 Cat4 LBT)가 모든 DSCH-블록들의 송신 이전에 이용될 수 있고; 모든 DSCH- 블록들의 송신 듀레이션이 3 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 2를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=2인 Cat4 LBT)가 모든 DSCH-블록들의 송신 이전에 이용될 수 있고; 모든 DSCH- 블록들의 송신 듀레이션이 8 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 3 또는 4를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=3 또는 4인 Cat4 LBT)가 모든 DSCH-블록들의 송신 이전에 이용될 수 있다. 일 실시 예에서, DSCH-블록들의 송신은 N 개의 서브-DSCH-윈도우 내로 제한될 수 있다. 일 예에서, 본 예의 예 시가 도 19b에 도시되어 있다. 일 실시 예에서, DSCH-블록들의 송신과 관련된 LBT는, 동시에 규정을 따르는(예를 들면, Cat2 LBT는 5% 이하의 시간-도메인 오버헤드에만 사용될 수 있음), 서브-DSCH-윈도우 내에서의 DSCH-블록들의 송신 듀레이션과 매칭되 는 것을 사용할 수 있다. 일 예에서, 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션은 서브-DSCH-윈도우 내의 잠재적으로 송신되는 SS/PBCH 블록들 및 관련 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로 결정될 수 있다. 다른 예에서, 서 브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션은 서브-DSCH-윈도우 내의 실제 송신되는 SS/PBCH 블록 및 관 련 RMSI/OSI/페이징을 포함하는 슬롯들의 듀레이션으로서 결정될 수 있으며, 여기서 실제 송신의 표시는 RMSI의 ssb-PositionsInBurst 및/또는 RRC의 ssb-PositionsInBurst에서 이루어질 수 있다. 예를 들어, Cat2 LBT에 대한 규정이 충족되고(예를 들면, 시간-도메인 오버 헤드가 5% 이하), 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 1 ms 이내로 제한될 수 있는 경우, 원-샷 LBT(예를 들면, LAA에서 Cat2 LBT)가 DSCH-블록들의 송신 이전에 이용될 수 있으며; 그렇지 않고(예를 들면, 시간-도메인 오버헤드가 5% 초과), 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 2 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 1의 최대 Cat4 LBT(예를 들면, LAA에서 p=1인 Cat4 LBT)가 DSCH-블록들의 송신 이전에 이용될 수 있고; 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 3 ms 이내로 제한될 수 있는 경우, 채널 액세 스 우선 순위 클래스 2를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=2인 Cat4 LBT)가 DSCH-블록들의 송신 이전 에 이용될 수 있고, 서브-DSCH-윈도우 내의 DSCH-블록들의 송신 듀레이션이 8 ms 이내로 제한될 수 있는 경우, 채널 액세스 우선 순위 클래스 3 또는 4를 갖는 최대 Cat4 LBT(예를 들어, LAA에서 p=3 또는 4인 Cat4 LBT)가 DSCH-블록들의 송신 이전에 이용될 수 있다. 일 예에서는, gNB가 LBT 및 대응하는 송신 듀레이션을 구성할 수 있으며, 이에 따라 SS/PBCH 블록들의 송신은 구성 가능한 수의 서브-DSCH-윈도우 내로 제한될 수 있다(즉, N은 구성 가능). 다른 예에서는, gNB이 LBT 및 대응하는 송신 듀레이션을 구성할 수 있으며, 이에 따라 SS/PBCH 블록들의 송신은 구성 가능한 수의 서브-DSCH-윈도우 내로 제한될 수 있고(즉, N은 구성 가능), 각 서브-DSCH-윈도우의 길이도 또한 구성 가능하다. DSCH-버스트-세트 송신은 관련된 LBT에 의해 초기화될 수 있으며, LBT의 실패는 DSCH-버스트 세트 송신에 대한 지연 및/또는 끊김을 야기할 수 있다. DSCH-윈도우 내로 제한된 DSCH-버스트-세트 또는 DSCH-버스트-세트의 일 부를 송신하기 위한 옵션들이 정의된다. 예를 들어, 송신 옵션들은 K개의 DSCH-블록들에 초점을 맞추고 있으며, 여기서 K는 L보다 크지 않으며, 가능한 모든 DSCH-블록들이 DSCH-윈도우에서 고려되는 경우에는 K가 L 과 같게 된다. DSCH-버스트-세트 또는 DSCH-버스트-세트의 일부의 송신 듀레이션이 DSCH-윈도우 또는 서브-DSCH-윈도우(예를 들어, K개의 DSCH-블록) 내로 제한됨을 T_DSCH로 나타낸다. K개 DSCH-블록의 가능한 송신 시작 위치에 대한 그 래뉼래러티를 G_DSCH로 나타내며, 여기서 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서의 K개 DSCH-블록의 송신 시작 위치에 대한 다수의 가능한 기회가 존재할 수 있으며(예를 들면, 송신 시작 여부는 LBT에 따를 수 있음), 이 기회들 간의 인터벌은 G_DSCH로 표시된다. DSCH-윈도우 또는 서브-DSCH-윈도우의 듀레이션을 D_DSCH로 나타 낸다(일 예에서, LBT의 가능한 위치는 DSCH-윈도우 또는 서브-DSCH-윈도우 외부에 있을 수 있음에 유의한다). K개 DSCH-블록의 실제 송신 시작과 DSCH-윈도우 또는 서브-DSCH-윈도우의 시작 위치 사이의 오프셋을 O_DSCH로 나타내며, 여기서 K개 DSCH-블록의 실제 송신의 시작은 DSCH-윈도우 또는 서브-DSCH-윈도우 내의 미리 정의된 시작 위치들 중 하나에 맞춰 정렬될 수 있다. LBT 영향을 해결하기 위한 DSCH-버스트-세트 송신에 대한 다음의 옵션들 중 적어도 하나가 UE 측에서 가정될 수 있다. 다수의 옵션들이 동시에 지원될 수도 있으며, 예를 들어, 주어진 캐리어 주파수 범위에 대해 상이한 옵 션이 선택될 수 있거나, 또는 상위 계층에 의해 옵션들이 구성될 수 있음에 유의한다. A의 일 실시 예에서, UE는 K개 DSCH-블록 송신이 LBT로 인한 K개 DSCH-블록들을 포함하는 DSCH-윈도우 또는 서 브-DSCH-윈도우의 시작으로부터 O_DSCH만큼 지연되는 것으로 가정하며, DSCH-블록들은 시간 도메인에서 오름차 순으로 0에서 K-1까지 정렬된다. DSCH-블록의 수신 시에, UE는 DSCH-블록으로부터 SS/PBCH 블록 인덱스를 결정 할 수 있다(예를 들어, DMRS 및 잠재적으로는 PBCH 컨텐츠). O_DSCH가 DSCH-블록에 의해 UE에게 시그널링되는 경우(예를 들어, RMSI가 DSCH-블록 내 또는 PBCH 컨텐츠 내 또는 PBCH의 DMRS 내 또는 동기화 신호들 내에서 다 중화되는 경우 RMSI에서), UE는 하프 프레임 경계와 같은 타이밍 정보를 추론하기 위해 O_DSCH와 함께 SS/PBCH 블록 인덱스를 사용할 수 있다. UE는 (예를 들어 버스트 세트에 걸쳐) 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록들이 QCL되는 것으로 가정할 수 있다. A의 하나의 하위 실시 예(즉, 옵션 A-1)에서, O_DSCH는 K개 DSCH-블록을 포함하는 DSCH-윈도우 또는 서브-DSCH- 윈도우 내에서 인터벌 G_DSCH를 갖는 모든 가능한 값들로서 선택될 수 있으며, 이에 따라 O_DSCH+T_DSCH>D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초 과할 수 있음)가 O_DSCH 값들 중 일부에 대해 가능하며, UE는 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초과하는 DSCH-블록들이 송신되지 않는 것으로 가정한다(즉, DSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 송신 되어야 하는 DSCH-블록들이 끊어짐). A의 또 다른 하위 실시 예(옵션 A-2)에서, O_DSCH는 K개 DSCH-블록을 포함하는 DSCH-윈도우 또는 서브-DSCH-윈 도우 내에서 인터벌 G_DSCH를 갖는 모든 가능한 값들로서 선택될 수 있으며, 이에 따라 O_DSCH+T_DSCH>D_DSCH (즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초과할 수 있음)가 O_DSCH 값들 중 일부에 대해 가능하며, UE는 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초과하는 DSCH-블 록들이 계속 송신되는 것으로 가정한다(즉, DSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 송신되어야 하는 DSCH-블록들이 PSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 실제 송신됨). A의 또 다른 하위 실시 예(즉, 옵션 A-3)에서, O_DSCH는 O_DSCH+T_DSCH≤D_DSCH(즉, 송신되어야 하는 DSCH-블 록들이 DSCH-윈도우 또는 서브-DSCH-윈도우를 초과할 수 없음)의 제한을 갖는 DSCH-윈도우 또는 서브-DSCH-윈도 우 내에서 인터벌 G_DSCH를 갖는 모든 가능한 값들로서 선택될 수 있다. 예를 들어, DSCH-윈도우 또는 서브- DSCH-윈도우 내의 마지막 미리 정의된 시작 위치는 DSCH-윈도우 또는 서브-DSCH-윈도우의 시작으로부터 D_DSCH - T_DSCH에 의해 주어진다. 일 예에서, 실시 예 A가 이용되거나 구성될 경우, DSCH-블록 내의 신호(들)/채널(들)을 사용하여 하프 프레임 경계와 같은 타이밍 정보를 결정하기 위해 O_DSCH가 UE에게 표시될 수 있으며, O_DSCH는 G_DSCH의 그래뉼래러티 로 표시된다. 일 예에서, A-1의 하위 실시 예 및 A-2의 하위 실시 예에 대한 O_DSCH를 나타내는데 필요한 비트 수는 log2(min(D_DSCH, 5 ms)/G_DSCH)에 의해 결정될 수 있으며, A-3의 하위 실시 예에 대한 O_DSCH를 나타내 는데 필요한 비트 수는 log2(min(D_DSCH-T_DSCH+G_DSCH, 5 ms)/G_DSCH)에 의해 결정될 수 있다. 도 19a는 D_DSCH = 5 ms(예를 들어 하프 프레임), 8개 DSCH 블록이 송신되는 T_DSCH = 2ms, G_DSCH = 1 ms(예 를 들어, SS SCS 30 kHz에서 2개 슬롯)인 옵션 A의 예를 도시한 것이다. 도 19a에서, DSCH-블록들의 송신을 위 한 4개의 가능한 시작 위치는 옵션 A-3에 대해 정의되며, DSCH-블록들의 송신을 위한 5개의 가능한 시작 위치는 옵션 A-1 및 옵션 A-2에 대해 정의된다. UE는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우(예를 들면, 하프 프레임)의 시작과 비교하여 시작 오프셋이 O_DSCH인 {0, 1, 2, 3, 4, 5, 6, 7}의 순서인 것으로 가정한다. 옵션 A의 다른 예에서는, DSCH-블록이 다수의 서브-블록들(예를 들어, 전술한 실시예들의 DSCH-블록 구성)을 포 함하고 서브-블록들이 동일한 DSCH-윈도우 또는 서브-DSCH-윈도우에서 송신될 경우, 모든 서브-블록들이 옵션 A 에서의 동일한 DSCH 윈도우 또는 서브-DSCH-윈도우에서 LBT로 인해 함께 시프트된다. 도 19b는 2개의 서브-블 록을 갖는 이 예의 예시를 제공한다. 옵션 B의 일 실시 예에서, UE는 K개 DSCH-블록들의 송신이 LBT로 인해 DSCH-윈도우 또는 서브-DSCH-윈도우의 시 작으로부터 O_DSCH만큼 지연되고, 시작 DSCH-블록(즉, S_DSCH)의 SS/PBCH 블록 인덱스가 O_DSCH에 의존하며(즉, 항상 시간 도메인에서 오름차순으로 0 내지 K-1이 아닐 수 있음), 0 내지 S_DSCH-1(S_DSCH이 0이 아닌 경우)의 SS/PBCH 블록 인덱스를 갖는 DSCH-블록들이 K-S_DSCH DSCH-블록들의 끝 부분으로 랩 어라운드되는 것으로 가정한다. DSCH-블록의 수신 시에, UE는 DSCH-블록으로부터 SS/PBCH 블록 인덱스를 결정할 수 있다(예 를 들어, DMRS 및 잠재적으로는 PBCH 컨텐츠). O_DSCH가 DSCH-블록에 의해 UE에게 시그널링되는 경우(예를 들 어, RMSI가 DSCH-블록 내 또는 PBCH 컨텐츠 내 또는 PBCH의 DMRS 내 또는 동기화 신호들 내에서 다중화되는 경 우 RMSI에서), UE는 하프 프레임 경계와 같은 타이밍 정보를 추론하기 위해 O_DSCH와 함께 SS/PBCH 블록 인덱스 를 사용할 수 있다. UE는 (예를 들어 버스트 세트에 걸쳐) 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록들 이 QCL되는 것으로 가정할 수 있다. 일 실시 예에서, S_DSCH와 O_DSCH 사이의 관계는 다음과 같이 결정될 수 있다: D_DSCH 내에서, 0 내지 K-1이 반 복되고 주기적으로 랩 어라운드되는 것으로 구성되는 미리 정의된 SS/PBCH 블록 인덱스 시퀀스가 존재하며, 이 시퀀스는 D_DSCH 내의 잠재적 SS/PBCH 블록 위치로부터의 K 모듈에 의해 결정될 수 있으며(예를 들어, 0, 1, ... K-1, 0, 1, ..., K-1, ...), 여기서 시퀀스의 길이는 DSCH-윈도우 또는 서브-DSCH-윈도우 내로 제한될 수 있는 가능한 최대 DSCH-블록들에 대응한다. 예를 들어, DSCH-윈도우 내의 가능한 SS/PBCH 블록 위치 i_Location와 SS/PBCH 블록 인덱스 i_SSB 사이의 매핑은 i_SSB = i_Location mod K에 의해 주어진다. S_DSCH 는 오프셋 O_DSCH에 대응하는 타이밍 위치를 초과하는 시퀀스의 첫 번째 값이다. 일 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 8이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 2 ms이며, 실제 송신 시작 위치에 대한 오프셋이 O_DSCH ms인 것으로 가정하면, 항상 S_DSCH = 0(랩 어라운드 없음)이며, DSCH-블록 들은 항상 {0, 1, 2, 3, 4, 5, 6, 7}의 순서로 SS/PBCH 블록 인덱스들을 갖는다. 다른 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 4이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 1 ms이며, 실제 송신 시작 위치에 대한 오프셋이 O_DSCH ms인 것으로 가정하면, S_DSCH = 0이며, DSCH-블록들은 {0, 1, 2, 3} 의 순서로 SS/PBCH 블록 인덱스들을 갖는다. 또 다른 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 8이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 1 ms이며, 실 제 송신 시작 위치에 대한 오프셋이 O_DSCH ms인 것으로 가정하면, S_DSCH = 4*(O_DSCH mod 2)이며, DSCH-블록 들은 O_DSCH mod 2 = 0인 경우 {0, 1, 2, 3, 4, 5, 6, 7}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 2 = 1인 경우 {4, 5, 6, 7, 0, 1, 2, 3}의 순서로 SS/PBCH 블록 인덱스들을 갖는다. 또 다른 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 4이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 1 슬롯이며 (예를 들어, 30 kHz SCS를 사용하는 경우 0.5 ms), 실제 송신 시작 위치에 대한 오프셋이 O_DSCH 슬롯인 것으로 가정하면, S_DSCH = 2*(O_DSCH mod 2)이며, DSCH-블록들은 O_DSCH mod 2 = 0인 경우 {0, 1, 2, 3}의 순서로SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 2 = 1인 경우 {2, 3, 0, 1}의 순서로 SS/PBCH 블록 인덱스들을 갖는 다. 또 다른 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 8이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 1 슬롯이며 (예를 들어, 30 kHz SCS를 사용하는 경우 0.5 ms), 실제 송신 시작 위치에 대한 오프셋이 O_DSCH 슬롯인 것으로 가정하면, S_DSCH = 2*(O_DSCH mod 4)이며, DSCH-블록들은 O_DSCH mod 4 = 0인 경우 {0, 1, 2, 3, 4, 5, 6, 7}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 4 = 1인 경우 {2, 3, 4, 5, 6, 7, 0, 1}의 순서로 SS/PBCH 블록 인덱스들을 갖고, O_DSCH mod 4 = 2인 경우 {4, 5, 6, 7, 0, 1, 2, 3}의 순서로 SS/PBCH 블록 인 덱스들을 갖고 O_DSCH mod 4 = 3인 경우 {6, 7, 0, 1, 2, 3, 4, 5}의 순서로 SS/PBCH 블록 인덱스들을 갖는다. 또 다른 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 4이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 0.5 슬롯이며 (예를 들어, 1 DSCH-블록), 실제 송신 시작 위치에 대한 오프셋이 O_DSCH 슬롯인 것으로 가정하면, S_DSCH = O_DSCH mod 4이며, DSCH-블록들은 O_DSCH mod 4 = 0인 경우 {0, 1, 2, 3}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 4 = 1인 경우 {1, 2, 3, 0}의 순서로 SS/PBCH 블록 인덱스들을 갖고, O_DSCH mod 4 = 2인 경 우 {2, 3, 0, 1}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 4 = 3인 경우 {3, 0, 1, 2}의 순서로 SS/PBCH 블록 인덱스들을 갖는다. 또 다른 예에서, 7GHz 이하의 비면허 대역의 경우, SS/PBCH 블록의 최대 개수가 8이고(예를 들어, 1 ms는 30 kHz SS SCS를 사용하는 4개의 DSCH-블록을 가짐), 인접 송신 시작 위치 사이의 인터벌은 G_DSCH = 0.5 슬롯이며 (예를 들어, 1 DSCH-블록), 실제 송신 시작 위치에 대한 오프셋이 O_DSCH 슬롯인 것으로 가정하면, S_DSCH = O_DSCH mod 8이며, DSCH-블록들은 O_DSCH mod 8 = 0인 경우 {0, 1, 2, 3, 4, 5, 6, 7}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 8 = 1인 경우 {1, 2, 3, 4, 5, 6, 7, 1}의 순서로 SS/PBCH 블록 인덱스들을 갖고, O_DSCH mod 8 = 2인 경우 {2, 3, 4, 5, 6, 7, 0, 1}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 8 = 3 인 경우 {3, 4, 5, 6, 7, 0, 1, 2}의 순서로 SS/PBCH 블록 인덱스들을 갖고, O_DSCH mod 8 = 4인 경우 {4, 5, 6, 7, 0, 1, 2, 3}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 8 = 5인 경우 {5, 6, 7, 0, 1, 2, 3, 4}의 순서로 SS/PBCH 블록 인덱스들을 갖고, O_DSCH mod 8 = 6인 경우 {6, 7, 0, 1, 2, 3, 4, 5}의 순서로 SS/PBCH 블록 인덱스들을 갖고 O_DSCH mod 8 = 7인 경우 {7, 0, 1, 2, 3, 4, 5, 6}의 순서로 SS/PBCH 블록 인 덱스들을 갖는다. 옵션 B의 하나의 하위 실시 예(즉, 옵션 B-1)에서, O_DSCH는 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서 인터벌 G_DSCH를 갖는 모든 가능한 값들로서 선택될 수 있으며, 이에 따라 O_DSCH+T_DSCH>D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우를 초과할 수 있음)가 이 값들 중 일부에 대해 가능하며, UE 는 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초과하는 DSCH-블록들이 송신되지 않는 것으로 가정한다(즉, DSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 송신되어야 하는 DSCH-블록들이 끊어짐). 옵션 B의 다른 하위 실시 예(즉, 옵션 B-2)에서, O_DSCH는 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서 인터벌 G_DSCH을 갖는 모든 가능한 값들로서 선택될 수 있으며, 이에 따라 O_DSCH+T_DSCH>D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초과할 수 있음)가 이 값들 중 일부에 대해 가 능하며, UE는 DSCH-윈도우 또는 서브-DSCH-윈도우의 끝 부분을 초과하는 DSCH-블록들이 계속 송신되는 것으로 가정한다(즉, DSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 송신되어야 하는 DSCH-블록들이 PSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 실제 송신됨). 옵션 B의 또 다른 하위 실시 예(즉, 옵션 B-3)에서, O_DSCH는 O_DSCH+T_DSCH≤D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우를 초과할 수 없음)의 제한을 갖는 DSCH-윈도우 또는 서브- DSCH-윈도우 내에서 인터벌 G_DSCH을 갖는 모든 가능한 값들로서 선택될 수 있다. 예를 들어, DSCH-윈도우 또 는 서브-DSCH-윈도우 내의 마지막 미리 정의된 시작 위치는 DSCH-윈도우 또는 서브-DSCH-윈도우의 시작으로부터 D_DSCH - T_DSCH에 의해 주어진다. 도 20a는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH-블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 20a에 도시된 LBT의 적용을 받는 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도 20a는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 20b는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH-블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 20b에 도시된 LBT의 적용을 받는 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도 20b는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 20a는 D_DSCH = 5 ms(예를 들어 하프 프레임), 8개 DSCH 블록이 송신되는 T_DSCH = 2ms, G_DSCH = 1 ms(예 를 들어, SS SCS 30 kHz에서 2개 슬롯)인 옵션 B의 예를 도시한 것이다. 도 20b에서, DSCH-블록들의 송신을 위 한 4개의 가능한 시작 위치는 옵션 B-3에 대해 정의되며, DSCH-블록들의 송신을 위한 5개의 가능한 시작 위치는 옵션 B-1 및 옵션 B-2에 대해 정의된다. UE는 O_DSCH가 0 또는 2 ms인 경우, DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우(예를 들면, 하프 프레임)의 시작과 비교하여 시작 오프셋이 O_DSCH인 {0, 1, 2, 3, 4, 5, 6, 7}의 순서인 것으로 가정하고; O_DSCH가 1 또는 3 ms인 경우, DSCH-윈도우(예를 들면, 하프 프레임)의 시작과 비교하여 시작 오프셋이 O_DSCH인 {4, 5, 6, 7, 0, 1, 2, 3}의 순서인 것으로 가정한다. 일 예에서, 실시 예 B가 이용되거나 구성될 경우, DSCH-블록 내의 신호(들)/채널(들)을 사용하여 하프 프레임의 타이밍을 결정하기 위해 O_DSCH가 UE에게 표시될 수 있으며, O_DSCH는 T_DSCH의 그래뉼래러티로 표시된다. 일 예에서, 옵션 B-1 및 옵션 B-2에 대한 O_DSCH를 나타내는데 필요한 비트 수는 log2(min(D_DSCH, 5 ms)/T_DSC H)에 의해 결정될 수 있으며, 옵션 B-3에 대한 O_DSCH를 나타내는데 필요한 비트 수는 log2(min(D_DSCH- T_DSCH+G_DSCH, 5 ms)/T_DSCH)에 의해 결정될 수 있다. 다른 예에서, 옵션 B-1 및 옵션 B-2에 대한 O_DSCH를 나타내는데 필요한 비트 수는 log2(D_DSCH/T_DSCH)에 의해 결정될 수 있으며, 옵션 B-3에 대한 O_DSCH를 나타내 는데 필요한 비트 수는 log2((D_DSCH-T_DSCH+G_DSCH)/T_DSCH)에 의해 결정될 수 있다. 옵션 B의 다른 예에서, DSCH-블록이 다수의 서브-블록들(예를 들어, 전술한 실시 예들의 DSCH-블록 구성)을 포 함하고 서브-블록들이 동일한 DSCH-윈도우 또는 서브-DSCH-윈도우에서 송신될 경우, 서브-블록들이 동일한 DSCH-윈도우 또는 서브-DSCH-윈도우에서 동일한 패턴을 사용하여 주기적으로 랩 어라운드되며, 이에 따라 SS/PBCH 블록 인덱스(예를 들어 QCL되는 것으로 가정됨)에 대응하는 서브-DSCH-블록들 사이의 타이밍 오프셋이 동일하게 유지된다. 도 20b는 2개의 서브-블록을 갖는 이 예의 예시를 제공한다. 옵션 C의 일 실시 예에서, UE는 K개 DSCH-블록들의 송신이 LBT로 인해 DSCH-윈도우 또는 서브-DSCH-윈도우의 시 작으로부터 O_DSCH만큼 지연되고, 시작 DSCH-블록(즉, S_DSCH)의 SS/PBCH 블록 인덱스가 O_DSCH에 의존하며(즉, 항상 시간 도메인에서 오름차순으로 0 내지 K-1이 아닐 수 있음), DSCH-블록들의 SS/PBCH 블록 인 덱스가 S_DSCH 내지 S_DSCH+K-1인 것으로 가정한다. DSCH-블록의 수신 시에, UE는 예를 들어 O_DSCH를 모르더 라도(O_DSCH가 표시될 필요가 없을 수도 있음), DSCH-블록으로부터 SS/PBCH 블록 인덱스 및 하프 프레임 경계를 결정할 수 있다(예를 들어, DMRS 및 잠재적으로 PBCH 컨텐츠). 일 예에서, S_DSCH와 O_DSCH 사이의 관계는 다음과 같이 결정될 수 있다: D_DSCH 내에서, 디폴트 SS/PBCH 블록 인덱스 시퀀스 0, 1, ...이 존재하며, 이 시퀀스의 길이는 DSCH-윈도우 최소값 및 5 ms 내에 들어갈 수 있는 가 능한 최대 DSCH-블록들에 대응한다. S_DSCH는 오프셋 O_DSCH를 초과하는 시퀀스의 첫 번째 값이다. 옵션 C의 하나의 하위 실시 예(즉, 옵션 C-1)에서, O_DSCH는 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서 인터벌 G_DSCH를 갖는 모든 가능한 값들로서 선택될 수 있으며, 이에 따라 O_DSCH+T_DSCH>D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우를 초과할 수 있음)가 이 값들 중 일부에 대해 가능하며, UE 는 DSCH-윈도우의 끝 부분을 초과하는 DSCH-블록들이 송신되지 않는 것으로 가정한다(즉, DSCH-윈도우 또는 서 브-DSCH-윈도우 외부에서 송신되어야 하는 DSCH-블록들이 끊어짐). 옵션 C의 다른 하위 실시 예(즉, 옵션 C-2)에서, O_DSCH는 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서 인터벌 G_DSCH을 갖는 모든 가능한 값들로서 선택될 수 있으며, 이에 따라 O_DSCH+T_DSCH>D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우를 초과할 수 있음)가 이 값들 중 일부에 대해 가능하며, UE 는 DSCH-윈도우를 초과하는 DSCH-블록들이 계속 송신되는 것으로 가정한다(즉, DSCH-윈도우 외부에서 송신되어 야 하는 DSCH-블록들이 PSCH-윈도우 또는 서브-DSCH-윈도우 외부에서 송신됨). 옵션 C의 또 다른 하위 실시 예(즉, 옵션 C-3)에서, O_DSCH는 O_DSCH+T_DSCH≤D_DSCH(즉, 송신되어야 하는 DSCH-블록들이 DSCH-윈도우 또는 서브-DSCH-윈도우를 초과할 수 없음)의 제한을 갖는 DSCH-윈도우 또는 서브- DSCH-윈도우 내에서 인터벌 G_DSCH을 갖는 모든 가능한 값들로서 선택될 수 있다. 예를 들어, DSCH-윈도우 내 의 마지막 미리 정의된 시작 위치는 DSCH-윈도우 또는 서브-DSCH-윈도우의 시작으로부터 D_DSCH - T_DSCH에 의 해 주어진다. 도 21a는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH-블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 21a에 도시된 LBT의 적용을 받는 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도21a는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 21b는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH-블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 21b에 도시된 LBT의 적용을 받는 DSCH-블록들의 송신의 실시 예는 단지 예시를 위한 것이다. 도 21b는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 옵션 C의 일 예가 도 21a에 도시되어 있다. 옵션 C의 다른 예에서는, DSCH-블록이 다수의 서브-블록들(예를 들 어, 전술한 실시예들의 DSCH-블록 구성)을 포함하고 서브-블록들이 동일한 DSCH-윈도우 또는 서브-DSCH-윈도우 에서 송신될 경우, QCL되는 서브-블록들은 동일한 DSCH-윈도우 또는 서브-DSCH-윈도우에서 SS/PBCH 블록 인덱스 를 사용하며, 이에 따라 동일한 SS/PBCH 블록 인덱스(예를 들어, QCL되는 것으로 가정됨)에 대응하는 서브- DSCH-블록들 사이의 타이밍 오프셋 동일하게 유지된다. 도 21b는 2개의 서브-블록을 갖는 이 예의 예시를 제공 한다. 일 실시 예에서, 상기한 3 가지 옵션 중 어느 것에 있어서, D_DSCH>O_DSCH+T_DSCH인 경우(예를 들어, DSCH-블록 들의 송신 이후에 아직 슬롯들이 남아 있을 수 있는 경우), UE는 나머지 슬롯들이 DSCH-윈도우 또는 서브-DSCH- 윈도우 내의 다른 신호/채널들을 위해 송신될 수 있는 것으로 가정할 수 있다. 일 예에서, UE는 DSCH-윈도우의 끝 부분까지 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서 DSCH-블록들이 추가로 반복될 수 있는 것으로 가정할 수 있다. 일 예에서, 반복되는 DSCH-블록들은 상이한 SS/PBCH 블록 인덱스들을 사용할 수 있다. 다른 예에서, 반복되는 DSCH-블록들은 동일한 SS/PBCH 블록 인덱스들을 사용할 수 있지만, 상 이한 오프셋 O_DSCH를 나타낼 수 있으며, 여기서 O_DSCH는 반복되는 DSCH-블록들의 시작 위치에 대응한다. 다른 예에서, UE는 다른 브로드캐스트 정보가 DSCH-윈도우 또는 서브-DSCH-윈도우 내에서 송신되는 것으로 가정 할 수 있으며, 여기서 브로드캐스트 정보는 RMSI, OSI 또는 페이징 중 적어도 하나일 수 있다. 다른 실시 예에서, RMSI-블록, OSI-블록, 페이징-블록 중 어느 것이 SS/PBCH 블록들과 별도로 송신되는 경우, 동일한 송신 옵션이 RMSI-블록, OSI-블록, 페이징 블록에 적용될 수 있다. 일 예에서, RMSI 송신은 주기성, 듀레이션 및 오프셋을 갖는 별도의 송신 윈도우 구성을 가질 수 있으며, 송신 지연 및 잠재적 랩 어라운드는 DSCH-블록들에 대한 옵션들과 유사할 수 있다. 다른 예에서, 브로드캐스트 OSI 송신은 주기성, 듀레이션 및 오프셋을 갖는 별도의 송신 윈도우 구성을 가질 수 있으며, 송신 지연 및 잠재적 랩 어라운드는 DSCH-블록들에 대한 옵션들과 유사할 수 있다. 또 다른 예에서, 페이징 송신은 주기성, 듀레이션 및 오프셋을 갖는 별도의 송신 윈도우 구성을 가질 수 있으며, 송신 지연 및 잠재적 랩 어라운드는 DSCH-블록들에 대한 옵션들과 유사할 수 있다. NR 면허 대역의 경우, SS/PBCH 블록 및 RMSI/OSI/페이징에 의해 전달되는 정보는 시간/주파수 동기화, 셀 ID, 심볼 타이밍 정보 및 시스템 정보를 포함한다. NRU의 경우, DSCH-블록의 기본 기능은 면허 대역과 동일하게 유 지되며, 특정 정보 컨텐츠 및/또는 전달 방법은 면허 대역과 동일하거나 상이할 수 있다. 일 실시 예에서는, NRU에 대한 셀 ID의 수가 NR 면허 스펙트럼에 대한 것과 동일하게 유지되며, 동일한 수의 PSS 및 SSS 시퀀스들이 NRU에 이용될 수 있다. 다른 실시 예에서, NRU에 대한 셀 ID의 수가 NR 면허 스펙트럼 에 대한 것보다 적으며(예를 들어, LTE에서와 같은 504 셀 ID), 이 경우 SSS 시퀀스의 수는 면허 스펙트럼에 대 한 것보다 적을 수 있다(예를 들어, SSS 시퀀스로부터 서브세트를 선택하고 NRU에 이것을 사용). 또 다른 실시 예에서, NRU에 대한 셀 ID의 수는 NR 면허 스펙트럼에 대한 것보다 더 크며(예를 들어, 더욱 고밀도 배치로 인 해), 이 경우 PSS 및 SSS 시퀀스들의 수는 동일하게 유지될 수 있으며, 나머지 셀 ID 정보가 NRU-eSSS 및/또는 NRU-PBCH에 의해 반송되거나, SSS 시퀀스의 수가 증가하여 PSS 이외의 나머지 모든 셀 ID 정보를 반송한다. 또 다른 실시 예에서, NR 면허 대역에 대하여, SS 블록 인덱스는 < 6 GHz 동안 PBCH의 DMRS에 의해 반송되고, > 6 GHz 동안 DMRS 및 PBCH의 컨텐츠에 의해 함께 반송된다. NRU의 경우, 최대 DSCH-블록 인덱스 개수(면허 대역 의 SS 블록 인덱스와 동일)는 면허 대역과 동일하거나 다를 수 있다. 예를 들어, 약 60 GHz 캐리어 주파수 범 위를 가진 NRU의 경우, 최대 DSCH-블록 인덱스 개수는 64보다 클 수 있다. 일 예에서, 인접 셀로부터의 간섭이 면허 대역만큼 강하지 않으며 이에 따라 DMRS가 더 많은 수의 가설들을 반 송할 수 있기 때문에, DSCH-블록 인덱스가 PBCH의 DMRS에 의해 완전하게 반송된다. 다른 예에서, PBCH의 DMRS에서 DSCH-블록 인덱스 개수가 동일하게 유지되며, 나머지 것들은(더 많든 적든) NRU- PBCH의 컨텐츠에 의해 반송된다.또 다른 실시 예에서는, NR 면허 스펙트럼에 있어서, NR-PBCH 컨텐츠의 1 비트가 RMSI, OSI 및 페이징의 뉴머롤 로지를 나타내기 위해 사용된다. 예를 들어 < 6 GHz 대역의 경우, 15 kHz 또는 30 kHz이고, > 6 GHz 대역의 경 우, 60 kHz 또는 120 kHz이다. NRU의 경우, RMSI/OSI/페이징의 뉴머롤로지 후보 값은 면허 대역과 같거나 다를 수 있다. 일 예에서, 동일한 구성이 NRU에 사용된다. 다른 실시 예에서, 계속해서 1 비트가 RMSI/OSI/페이징 뉴머롤로지 를 나타내기 위해 이용되지만, 캐리어 주파수 범위들에 대한 상이한 값들을 나타낼 수 있다. 예를 들어, 캐리 어 주파수 범위 A의 경우, 15 kHz 또는 30 kHz이고; 캐리어 주파수 범위 B의 경우, 30 kHz 또는 60 kHz이고; 캐리어 주파수 범위 C의 경우, 60 kHz 또는 120 kHz이고; 캐리어 주파수 범위 D의 경우, 120 kHz 또는 240 kHz 이고; 캐리어 주파수 범위 E의 경우, 240 kHz 또는 480 kHz이다. 다른 예에서는, RMSI/OSI/페이징 뉴머롤로지를 나타내기 위해 1보다 큰 비트가 사용된다. 예를 들어, < 6 GHz NRU 대역의 경우, 15 kHz 또는 30 kHz 또는 60 kHz이고; > 6 GHz NRU 대역의 경우, 60 kHz 또는 120 kHz 또는 240 kHz 또는 480 kHz이다. 또 다른 실시 예에서는, NR 면허 스펙트럼에서, CORESET 및 SS/PBCH 블록 사이의 RB-레벨 주파수 오프셋이, SS 및 CORESET 뉴머롤로지들의 각각의 조합에 대해 CORESET BW, CORESET 심볼의 수 및 다중화 패턴과 공동으로 코 딩된다. NRU의 경우, SS 및/또는 CORESET의 뉴머롤로지들이 면허 대역과 다르면, SS 및 CORESET 뉴머롤로지들 의 새로운 조합에 대한 새로운 구성 테이블이 필요하게 된다. 지원되는 CORESET BW, 심볼 수 및 다중화 패턴이 NRU에 따라 다를 수 있고, NRU에 대한 최소 CH BW 및 동기화 래스터가 면허 대역과 다를 수 있기 때문에 오프셋 의 특정 값들도 상이할 수 있으므로, 각 테이블 내의 구성들은 면허 대역과 상이할 수 있으며, SS 및 CORESET 뉴머롤로지들의 동일한 조합도 고려된다. 일 예에서, NR 비면허 대역의 경우, 최소 CH BW = 20 MHz이고, SS SCS는 30 kHz로 결정된다. 이 대역에 대해, SS 래스터는 10080 kHz(4개 RB의 정수 배인 SS SCS에서 28개 RB)로 정의될 수 있으며, CORESET BW는 OCB 요구 사항을 만족시킬 수 있다(예를 들어, 초기 DL BWP는 대략 CH BW임). 패턴 1에 필요한 RB 오프셋 분석은 다음과 같다. 일 실시 예에서, SS 및 RMSI의 동일한 SCS만이 지원되고(예를 들어, 둘 다 30 kHz), 일 예가 표 1에 나 와 있다. 다른 실시 예에서, SS 및 RMSI의 동일 및 혼합된 SCS가 모두 지원되며, 일 예가 표 1 및 표 2에 나와 있다. RMSI SCS = 15 kHz의 경우, 캐리어 BW가 20 MHz이며(이것은 SS SCS에서 51 RB이고 RMSI SCS에서 106 RB임), RMSI CORESET BW가 96 RB이면, RMSI SCS에서 CH_BW - CORESET BW + 1 = 11 RB이며, 따라서 SS 래스터/(CH_BW - CORESET BW + 1) = 6, 즉 6개의 구성으로 SS 블록 및 RMSI CORESET의 에지들 사이의 RB-레벨 주파수 오프셋을 구성하기에 충분하며, 가능한 값들은 RMSI CORESET 뉴머롤로지의 관점에서 0, 11, 22, 33, 44, 55 RB일 수 있 다. RMSI SCS = 30 kHz의 경우, 캐리어 BW가 20 MHz이며(이것은 SS SCS 및 RMSI SCS에서 51 RB임), RMSI CORESET BW가 48 RB이면, RMSI SCS에서 CH_BW - CORESET BW + 1 = 4 RB이며, 따라서 SS 래스터/(CH_BW - CORESET BW + 1) = 7, 즉 7개의 구성으로 SS 블록 및 RMSI CORESET의 에지들 사이의 RB-레벨 주파수 오프셋을 구성하기에 충 분하며, 가능한 값들은 RMSI CORESET 뉴머롤로지의 관점에서 2, 6, 10, 14, 18, 22, 26 RB일 수 있다. 표 1 구성 인덱스 다중화 패턴 CORESET BW(RB 단위) CORESET의 심볼 개 수RMSI CORESET 뉴머롤로지의 주파수 오 프셋(RB 단위) 1 패턴 1 48 1 2 2 패턴 1 48 1 6 3 패턴 1 48 1 10 4 패턴 1 48 1 14 5 패턴 1 48 1 18 6 패턴 1 48 1 22 7 패턴 1 48 1 26 8 패턴 1 48 2 2 9 패턴 1 48 2 6 10 패턴 1 48 2 10 11 패턴 1 48 2 14 12 패턴 1 48 2 1813 패턴 1 48 2 22 14 패턴 1 48 2 26 15 예비 16 예비 표 1. 5 GHz 및 6 GHz 비면허 대역에 대해 {SS/PBCH 블록, PDCCH} 서브캐리어 간격이 {30, 30} kHz일 경우 Type0-PDCCH 탐색 공간에 대한 제어 리소스 세트의 리소스 블록 및 슬롯 심볼 세트 표 2 구성 인덱스 다중화 패턴 CORESET BW(RB 단위) CORESET의 심볼 개수RMSI CORESET 뉴머롤로지의 주파수 오프셋(RB 단위) ΔF2 1 패턴 1 96 1 0 2 패턴 1 96 1 11 3 패턴 1 96 1 22 4 패턴 1 96 1 33 5 패턴 1 96 1 44 6 패턴 1 96 1 55 7 패턴 1 96 2 0 8 패턴 1 96 2 11 9 패턴 1 96 2 22 10 패턴 1 96 2 33 11 패턴 1 96 2 44 12 패턴 1 96 2 55 13 예비 14 예비 15 예비 16 예비 표 2. 5 GHz 및 6 GHz 비면허 대역에 대해 {SS/PBCH 블록, PDCCH} 서브캐리어 간격이 {30, 15} kHz일 경우 Type0-PDCCH 탐색 공간에 대한 제어 리소스 세트의 리소스 블록 및 슬롯 심볼 세트 다른 예에서, NR 비면허 대역의 경우, 최소 CH BW = 20 MHz이고, SS SCS는 30 kHz로 결정된다. 이 대역에 대 해, SS 래스터는 8640 kHz(4 RB의 정수 배인 SS SCS에서 24개 RB)로 정의될 수 있으며, CORESET BW는 OCB 요구 사항을 만족시킬 수 있다(예를 들어, 초기 DL BWP는 대략 CH BW임). 패턴 1에 필요한 RB 오프셋 분석은 다음과 같다. 일 실시 예에서, SS 및 RMSI의 동일한 SCS만이 지원되며(예를 들어, 둘 다 30kHz), 일 예가 표 3에 나와 있다. 다른 실시 예에서, SS 및 RMSI의 동일 및 혼합된 SCS가 모두 지원되며, 일 예가 표 3 및 표 4에 나와 있 다. RMSI SCS = 15 kHz의 경우, 캐리어 BW가 20 MHz이며(이것은 SS SCS에서 51 RB이고 RMSI SCS에서 106 RB임), RMSI CORESET BW가 96 RB이면, RMSI SCS에서 CH_BW - CORESET BW + 1 = 11 RB이며, 따라서 SS 래스터/(CH_BW - CORESET BW + 1) = 5, 즉 5개의 구성으로 SS 블록 및 RMSI CORESET의 에지들 사이의 RB-레벨 주파수 오프셋을 구성하기에 충분하며, 가능한 값들은 RMSI CORESET 뉴머롤로지의 관점에서 6, 17, 28, 39, 50 RB일 수 있다. RMSI SCS = 30 kHz의 경우, 캐리어 BW가 20 MHz이며(이것은 SS SCS 및 RMSI SCS에서 51 RB임), RMSI CORESET BW가 48 RB이면, RMSI SCS에서 CH_BW - CORESET BW + 1 = 4 RB이며, 따라서 SS 래스터/(CH_BW - CORESET BW + 1) = 6, 즉 6개의 구성으로 SS 블록 및 RMSI CORESET의 에지들 사이의 RB-레벨 주파수 오프셋을 구성하기에 충 분하며, 가능한 값들은 RMSI CORESET 뉴머롤로지의 관점에서 4, 8, 12, 16, 20, 24 RB일 수 있다. 표 3 구성 인덱스 다중화 패턴 CORESET BW(RB 단위) CORESET의 심볼 개 수RMSI CORESET 뉴머롤로지의 주파수 오 프셋(RB 단위) 1 패턴 1 48 1 4 2 패턴 1 48 1 8 3 패턴 1 48 1 12 4 패턴 1 48 1 165 패턴 1 48 1 20 6 패턴 1 48 1 24 7 패턴 1 48 2 4 8 패턴 1 48 2 8 9 패턴 1 48 2 12 10 패턴 1 48 2 16 11 패턴 1 48 2 20 12 패턴 1 48 2 24 13 예비 14 예비 15 예비 16 예비 구성 인덱스 다중화 패턴 CORESET BW(RB 단위) CORESET의 심볼 개수 RMSI CORESET 뉴머 롤로지의 주파수 오프셋(RB 단위) ΔF2 1 패턴 1 96 1 6 2 패턴 1 96 1 17 3 패턴 1 96 1 28 4 패턴 1 96 1 39 5 패턴 1 96 1 50 6 패턴 1 96 2 6 7 패턴 1 96 2 17 8 패턴 1 96 2 28 9 패턴 1 96 2 39 10 패턴 1 96 2 50 11 패턴 1 96 3 6 12 패턴 1 96 3 17 13 패턴 1 96 3 28 14 패턴 1 96 3 39 15 패턴 1 96 3 50 16 예비 표 3. 5 GHz 및 6 GHz 비면허 대역에 대해 {SS/PBCH 블록, PDCCH} 서브캐리어 간격이 {30, 30} kHz일 경우 Type0-PDCCH 탐색 공간에 대한 제어 리소스 세트의 리소스 블록 및 슬롯 심볼 세트 표 4 구성 인덱스 다중화 패턴 CORESET BW(RB 단위) CORESET의 심볼 개수RMSI CORESET 뉴머롤로지의 주파수 오 프셋(RB 단위) ΔF2 1 패턴 1 96 1 6 2 패턴 1 96 1 17 3 패턴 1 96 1 28 4 패턴 1 96 1 39 5 패턴 1 96 1 50 6 패턴 1 96 2 6 7 패턴 1 96 2 17 8 패턴 1 96 2 28 9 패턴 1 96 2 39 10 패턴 1 96 2 50 11 패턴 1 96 3 6 12 패턴 1 96 3 17 13 패턴 1 96 3 28 14 패턴 1 96 3 39 15 패턴 1 96 3 50 16 예비 표 4. 5 GHz 및 6 GHz 비면허 대역에 대해 {SS/PBCH 블록, PDCCH} 서브캐리어 간격이 {30, 15} kHz일 경우 Type0-PDCCH 탐색 공간에 대한 제어 리소스 세트의 리소스 블록 및 슬롯 심볼 세트 또 다른 실시 예에서는, NR 면허 스펙트럼에서, CORESET의 공통 탐색 공간의 시간-도메인 구성은 PBCH 컨텐츠에 서 4 비트를 사용하여 표시된다. NRU의 경우, LBT로 인해, 탐색 공간들의 시작 타이밍이 결정될 수 없다. 일 예에서, RMSI/OSI/페이징에 대한 공통 탐색 공간들의 시간-도메인 구성에서의 시간 오프셋은 0 ms이며, 예를 들어 RMSI/OSI/페이징의 CORESET 및 PDSCH는 항상 SS/PBCH 블록과 동일한 슬롯 내로 제한된다. 다른 예에서는, RMSI/OSI/페이징에 대한 공통 탐색 공간들의 시간-도메인 구성에서의 시간 오프셋은 각각 SS/PBCH 블록에 대한 2개의 구성된 윈도우의 시작과 RMSI/OSI/페이징 사이의 타이밍 오프셋으로 정의된다. 하 나의 하위 실시 예에서, 시간 오프셋은 {0, X, 5, 5+X} ms 중에서 구성될 수 있으며, 여기서 X는 SS/PBCH 블록 들의 송신 듀레이션이다. 또 다른 예에서, RMSI/OSI/페이징에 대한 공통 탐색 공간들의 시간-도메인 구성에서의 시간 오프셋은 각각 SS/PBCH 블록에 대해 실제 송신되는 인스턴스들의 시작과 RMSI/OSI/페이징 사이의 타이밍 오프셋으로 정의된다. 예를 들어, SS/PBCH 블록의 SCS가 30 kHz이고 L=4인 경우 {0.5, 1} ms 중에서 구성될 수 있다. 다른 예에서, SS/PBCH 블록의 SCS가 30 kHz이고 L=8인 경우 {0.5, 1, 1.5, 2} ms 중에서 구성될 수 있다. 또 다른 예에서, SS/PBCH 블록의 SCS가 60 kHz이고 L=4인 경우 {0.25, 0.5} ms 중에서 구성될 수 있다. 또 다른 예에서, SS/PBCH 블록의 SCS가 60 kHz이고 L=8인 경우, {0.25, 0.5, 0.75, 1} ms 중에서 구성될 수 있다. 또 다른 예에서, SS/PBCH 블록의 SCS가 30 kHz이고 L=8인 경우, {0.25, 0.5, 0.75, 1, 1.25, 1.5, 1.75, 2} ms 중에서 구성될 수 있다. 또 다른 예에서, SS/PBCH 블록의 SCS가 60 kHz이고 L=8인 경우, {0.125, 0.25, 0.375, 0.5, 0.6125, 0.75, 0.875, 1} ms 중에서 구성될 수 있다. 전술한 실시 예들의 조합이 지원될 수 있음에 유의한다. 또 다른 실시 예에서, CSI-RS 리소스가 구성되는지 여부 및/또는 CSI-RS 리소스가 DSCH-블록에서 구성되는 방식 에 대한 표시가 있을 수 있다. 일 예에서, 이 표시는 PBCH 컨텐츠에 존재할 수 있다. 다른 예에서, 이 표시는 DSCH-블록에서 다중화되는 경우, RMSI/OSI/페이징의 PDCCH에 의해 반송되는 DCI에 존재할 수 있다. DSCH-윈도우의 구성은 송신 옵션에 따라 윈도우 주기성, 윈도우 듀레이션(예를 들어 D_DSCH) 및 가능한 경우 윈 도우 오프셋 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 윈도우 주기성 및 윈도우 듀레이션은 다음 실시 예들/예들 중 적어도 하나를 사용하여 구성될 수 있다. 일 예에서는, 초기 셀 탐색을 위해 UE에서 가정되는 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 DSCH-블록 수신 이후에 재구성될 수 있다. 예 를 들어, UE는 디폴트 윈도우 주기성을 20 ms로, 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성된 윈도우 주기성/듀레이션은 RMSI 컨텐츠로 표시될 수 있다. 다른 예에서는, 초기 셀 검색을 위해 UE에서 가정되는 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 RRC에서 재구성될 수 있다. 예를 들어, UE는 디폴트 윈도우 주기성을 20 ms로, 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성된 윈도우 주기성/듀레이 션은 RRC에서 표시될 수 있다. 또 다른 예에서는, UE에서 가정되는 하나의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및 윈도우 듀레이션의 재구성은 존재하지 않는다. 예를 들어, UE는 항상 윈도우 주기 성을 20 ms로, 윈도우 듀레이션을 5 ms로 가정한다. 또 다른 실시 예에서, NRU에 대한 채널 액세스의 불확실성으로 인해, SS/PBCH 블록 버스트 세트의 시작이 면허 스펙트럼에서와 같이 항상 5 ms마다 시작되지는 않을 수 있다. 슬롯/미니-슬롯 내의 심볼 타이밍 정보가 슬롯/ 미니-슬롯에 다중화 패턴을 고정함으로써 획득될 수 있지만, 슬롯/미니-슬롯의 타이밍(또는 실제 송신 시작 타 이밍)을 알지 못할 수도 있다. 일 예에서는, DSCH-블록에서 다중화되는 경우 PBCH 또는 RMSI/OSI/페이징의 컨텐츠를 판독함 없이 오프셋 정보 를 획득하는 것이 바람직하며, 이에 따라 UE는 채널 디코딩 없이 하프 프레임 타이밍 정보를 결정할 수 있다. 일 예에서, 오프셋 정보는 개선된 PSS/SSS(지원되는 경우)로 표시될 수 있다. 다른 예에서, 오프셋 정보는 PBCH의 DMRS 시퀀스에서 표시될 수 있다. 예를 들어, O_DSCH의 표시가 SS/PBCH 블록 인덱스 또는 DSCH 블록 인 덱스와 결합되어 DMRS 시퀀스의 초기 조건에 의해 전달될 수 있다. 또 다른 예에서, 오프셋 정보는 개선된 PBCH의 DMRS 시퀀스(지원되는 경우)로 표시될 수 있다. 예를 들어, 면 허 스펙트럼과 비교하여 DMRS에 매핑되는 여분의 RE들이 존재할 수 있는 경우, O_DSCH의 표시는 SS/PBCH 블록 인덱스 또는 DSCH-블록 인덱스와 결합되어 개선된 PBCH의 DMRS 시퀀스의 초기 조건에 의해 전달될 수 있으며, 또는 여분의 RE들에 대한 별도의 DMRS 시퀀스의 초기 조건에 의해 전달될 수 있다. 또 다른 예에서, 오프셋 정보는 DMRS 시퀀스의 매핑 패턴으로 표시될 수 있다. 예를 들어, PBCH 심볼들에서 상 이한 RE 위치들의 조합을 사용하여 오프셋 정보를 나타낼 수 있다. 또 다른 예에서, 오프셋 정보는 시간 및/또는 주파수 도메인에서 DMRS 시퀀스의 매핑 순서로 표시될 수 있다. 또 다른 예에서, 오프셋 정보는 DMRS 시퀀스의 매핑 패턴으로 표시될 수 있다. 예를 들어, PBCH 심볼들에서 상 이한 RE 위치들의 조합을 사용하여 오프셋 정보를 나타낼 수 있다. 또 다른 예에서, 오프셋 정보는 1 비트를 나타내기 위해 로우-하이(low-to-high) 또는 하이-로우(high-to-low) 매핑 순서를 사용하는 것과 같이, 주파수 도메인에서 SSS 시퀀스의 매핑 순서로 표시될 수 있다. 또 다른 예에서, 오프셋 정보는 1 비트를 나타내기 위해 상이한 매핑 순서 SSS 및 eSSS를 사용하는 것과 같이, 주파수 도메인에서 SSS 및 eSSS 시퀀스의 매핑 순서로 표시될 수 있다. 다른 예에서, 오프셋 정보는 예를 들어 PBCH 또는 RMSI PDCCH/PDSCH 이외의 신호들로 오프셋을 나타내기에 충분 하지 않을 경우에, 정보를 획득하기 위해, 채널 디코딩(극성 디코딩(polar decoding) 또는 LDPC 디코딩)을 필요 로 하는 DSCH-블록의 채널들에 표시되거나 부분적으로 표시될 수 있다. 일 예에서, 오프셋 정보 또는 오프셋 정보의 일부는 PBCH에 의해 시그널링될 수 있다. 예를 들어, 예비 비트 (들) 또는 NRU를 위해 저장될 수 있는 비트(들)가 오프셋을 나타내는데 사용될 수 있다. 일 고려 사항에서, PBCH 컨텐츠에서 오프셋 정보를 반송하는 비트들이 PBCH 스크램블링의 제 1 레벨(예를 들어 CRC를 부착하기 전 에 수행되는 스크램블링)에서 스크램블링되지 않을 수 있다. 다른 예에서, 오프셋 정보 또는 오프셋 정보의 일부는 RMSI의 PDCCH에 의해 시그널링될 수 있다. 예를 들어, 예비 비트(들) 또는 DCI 포맷으로 NRU에 저장될 수 있는 비트(들)/필드(들)가 오프셋을 나타내는데 사용될 수 있다. 또 다른 예에서, 오프셋 정보는 RMSI의 PDSCH에 의해 시그널링될 수 있다. 또 다른 예에서는, 오프셋 정보가 DSCH-윈도우 내의 모든 DSCH-블록들에 공통이기 때문에, DSCH-블록들 외부에 서 그리고 동일한 DSCH-윈도우 내의 다른 신호들/채널들을 사용하여 시그널링/표시될 수 있다. 일 예에서, 웨이크 업 신호 또는 프리앰블이 지원되는 경우, 동일한 DSCH-윈도우에서 웨이크 업 신호 또는 프리 앰블에 의해 오프셋이 시그널링/표시될 수 있다. 또 다른 실시 예에서는, 각각의 RMSI/OSI/페이징이 별도의 윈도우를 사용하여 송신될 수 있으며, RMSI/OSI/페이 징의 구성은 DSCH-윈도우과 유사한 설계 원리를 따를 수 있다. 일 예에서, RMSI가 DTTC에 의해 구성되는 것 이외의 별도의 윈도우를 사용하여 송신될 경우, RMSI-윈도우의 구 성(예를 들어, RTTC(RMSI transmission timing configuration))이 윈도우 주기성, 윈도우 듀레이션, 및 윈도우 오프셋 중 적어도 하나를 포함할 수 있다. 일 예에서, 초기 액세스를 위해 UE에서 가정되는 RMSI 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀 레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 RMSI의 수신 이후에 재구성될 수 있다. 예를 들어, UE는 디폴트 윈도우 주기성을 20 ms로 가정하고 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성된 윈도우 주기성/듀레이션은 RMSI 컨텐츠로 표시될 수 있다. 다른 예에서, 초기 액세스를 위해 UE에서 가정되는 RMSI 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 RRC 연결 이후에 재구성될 수 있다. 예를 들어, UE는 디폴트 윈도우 주기성을 20 ms로 가정하고 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성된 윈도우 주기성/듀레이션은 RRC로 표시될 수 있다. 또 다른 예에서, UE에서 가정되는 RMSI 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세 트가 존재하며, 윈도우 주기성 및 윈도우 듀레이션의 재구성은 존재하지 않는다. 예를 들어, UE는 항상 윈도우 주기성을 20 ms로, 윈도우 듀레이션을 5 ms로 가정한다. 일 예에서, LBT로 인해 RMSI-윈도우 내의 RMSI 송신의 시작과 윈도우 경계 사이에 타이밍 오프셋이 존재할 수 있다. 일 예에서, 오프셋 정보는 RMSI의 PDCCH에 의해 시그널링될 수 있다. 예를 들어, 예비 비트(들) 또는 DCI 포맷 으로 NRU에 저장될 수 있는 비트(들)/필드(들)가 오프셋을 나타내는데 사용될 수 있다. 다른 예에서, 오프셋 정보는 RMSI의 PDSCH에 의해 시그널링될 수 있다. 또 다른 예에서, 오프셋 정보는 RMSI-블록들의 외부에서 시그널링/표시될 수 있다. 예를 들어, 웨이크 업 신호 또는 프리앰블이 지원되는 경우, 오프셋은 웨이크 업 신호 또는 프리앰블에 의해 시그널링/표시될 수 있다. 다른 예에서, 브로드캐스트 OSI가 DTTC에 의해 구성되는 것 이외의 별도의 윈도우를 사용하여 송신되는 경우, OSI-윈도우의 구성(예를 들어, OTTC(OSI transmission timing configuration))이 윈도우 주기성, 윈도우 듀레 이션 및 윈도우 오프셋 중 적어도 하나를 포함할 수 있다. 일 예에서, 초기 액세스를 위해 UE에서 가정되는 OSI 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레 이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 OSI 수신 이후에 재구성될 수 있다. 예 를 들어, UE는 디폴트 윈도우 주기성을 20 ms로, 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성된 윈도우 주기성/듀레이션은 RMSI 또는 OSI 컨텐츠로 표시될 수 있다. 다른 예에서, 초기 액세스를 위해 UE에서 가정되는 OSI 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀 레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 RRC 연결 이후에 재구성될 수 있다. 예를 들어, UE는 디폴트 윈도우 주기성을 20 ms로 가정하고 디폴트 윈도우 듀레이션을 5 ms로 가정하며, 재구성 된 윈도우 주기성/듀레이션은 RRC로 표시될 수 있다. 또 다른 예에서, UE에서 가정되는 OSI 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 세트가 존재하며, 윈도우 주기성 및 윈도우 듀레이션의 재구성은 존재하지 않는다. 예를 들어, UE는 항상 윈도우 주기 성을 20 ms로, 윈도우 듀레이션을 5 ms로 가정한다. 일 예에서, LBT로 인해 OSI-윈도우 내에서의 OSI 송신 시작과 윈도우 경계 사이에 타이밍 오프셋이 존재할 수 있다. 일 예에서, 오프셋 정보는 OSI의 PDCCH에 의해 시그널링될 수 있다. 예를 들어, 예비 비트(들) 또는 DCI 포맷 으로 NRU에 저장될 수 있는 비트(들)/필드(들)가 오프셋을 나타내는데 사용될 수 있다. 다른 예에서, 오프셋 정보는 OSI의 PDSCH에 의해 시그널링될 수 있다. 또 다른 예에서, 오프셋 정보는 OSI 블록들의 외부에서 시그널링/표시될 수 있다. 예를 들어, 웨이크 업 신호 또는 프리앰블이 지원되는 경우, 오프셋은 웨이크 업 신호 또는 프리앰블에 의해 시그널링/표시될 수 있다. 또 다른 예에서, 페이징이 DTTC에 의해 구성되는 것 이외의 별도의 윈도우를 사용하여 송신되는 경우, 페이징 윈도우의 구성(예를 들어, PTTC(paging transmission timing configuration))이 윈도우 주기성, 윈도우 듀레이 션 및 윈도우 오프셋 중 적어도 하나를 포함할 수 있다. 일 예에서, 초기 액세스를 위해 UE에서 가정되는 페이징 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 페이징 수신 이후에 재구성될 수 있 다. 예를 들어, UE는 디폴트 윈도우 주기성을 20 ms로, 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성된 윈도우 주기성/듀레이션은 RMSI 또는 OSI 컨텐츠로 표시될 수 있다. 다른 예에서, 초기 액세스를 위해 UE에서 가정되는 페이징 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및/또는 윈도우 듀레이션은 RRC 연결 이후에 재구성될 수 있다. 예를 들어, UE는 디폴트 윈도우 주기성을 20 ms로 가정하고 디폴트 윈도우 듀레이션을 5 ms로 가정하고, 재구성 된 윈도우 주기성/듀레이션은 RRC로 표시될 수 있다. 또 다른 예에서, UE에서 가정되는 페이징 송신의 미리 정의된/디폴트 윈도우 주기성 및 윈도우 듀레이션의 한 세트가 존재하며, 윈도우 주기성 및 윈도우 듀레이션의 재구성은 존재하지 않는다. 예를 들어, UE는 항상 윈도 우 주기성을 20 ms로, 윈도우 듀레이션을 5 ms로 가정한다. 예를 들어, LBT로 인해 페이징-윈도우 내에서 페이징 송신의 시작과 윈도우 경계 사이에 타이밍 오프셋이 존재 할 수 있다. 일 예에서, 오프셋 정보는 페이징의 PDCCH에 의해 시그널링될 수 있다. 예를 들어, 예비 비트(들) 또는 DCI 포 맷으로 NRU에 저장될 수 있는 비트(들)/필드(들)이 오프셋을 나타내는데 사용될 수 있다. 다른 예에서, 오프셋 정보는 페이징의 PDSCH에 의해 시그널링될 수 있다. 또 다른 예에서, 오프셋 정보는 페이징 블록들의 외부에서 시그널링/표시될 수 있다. 예를 들어, 웨이크 업 신 호 또는 프리앰블이 지원되는 경우, 오프셋은 웨이크 업 신호 또는 프리앰블에 의해 시그널링/표시될 수 있다. 또 다른 실시 예에서는, DTTC, RTTC, OTTC 또는 PTTC 중 적어도 하나에 의해 구성되는 윈도우들이 중첩될 수 있 다. SS/PBCH 블록들, 또는 RMSI 또는 OSI, 또는 페이징이 중첩된 윈도우에서 구성되는 경우, UE는 중첩된 윈도 우에서, 대응하는 모든 SS/PBCH 블록들, 또는 RMSI, 또는 OSI, 또는 페이징의 수신을 가정할 수 있다. 또 다른 실시 예에서는, 실제 송신되는 SS/PBCH 블록들에 대한 표시가 존재한다. 일 예에서, NR-U의 경우, SS/PBCH 블록들이 실제 송신되는 SS/PBCH 블록들의 표시에 대응하여 연속적일 수 있다. 예를 들어, RMSI에서 실제 송신되는 SS/PBCH 블록의 표시(예를 들면, RMSI의 ssb-PositionsInBurst)의 경우, 이 표시는 최대 SS/PBCH 블록 수와 동일한 길이의 비트맵으로 표현되며, 그 경우 대응하는 SS/PBCH 블록이 송신됨을 표시하는, 비트맵의 \"1\"이 연속적일 수 있다. 다른 예에서, RRC에서 실제 송신되는 SS/PBCH 블록의 표시(예를 들어, RRC 의 ssb-PositionsInBurst)의 경우, 이 표시는 최대 SS/PBCH 블록의 수와 동일한 길이를 가진 비트맵으로 표현되 며, 그 경우 대응하는 SS/PBCH 블록이 송신됨을 표시하는, 비트맵의 \"1\"이 연속적일 수 있다. 도 22는 본 개시의 실시 예들에 따른 DSCH 내의 SS/PBCH 블록의 예시적인 구성을 도시한 것이다. 도 22 에 도시된 DSCH 내의 SS/PBCH 블록의 구성의 실시 예는 단지 예시를 위한 것이다. 도 22는 본 개시의 범 위를 임의의 특정 구현으로 제한하지 않는다. 일 실시 예에서, 모든 SS/PBCH 블록들이 비면허 NR에 대한 DSCH의 일부로서 결정된다. 이 실시 예에서, SS/PBCH 블록들의 송신 및 타이밍 그리고 SS/PBCH 블록들로부터의 QCL 결정은 본 개시에서 설명된 DSCH에 대한 실시 예들/예들을 따른다. 이 실시 예의 예시가 도 22에 도시되어 있다. 도 23은 본 개시의 실시 예들에 따른 DSCH 내의 SS/PBCH 블록의 예시적인 구성을 도시한 것이다. 도 23 에 도시된 DSCH 내의 SS/PBCH 블록의 구성의 실시 예는 단지 예시를 위한 것이다. 도 23은 본 개시의 범 위를 임의의 특정 구현으로 제한하지 않는다. 다른 실시 예에서는, SS/PBCH 블록들의 일부가 비면허 NR에 대한 DSCH의 일부로서 구성될 수 있다. 이 실시 예 에서, SS/PBCH 블록들의 송신 및 타이밍 그리고 SS/PBCH 블록들로부터의 QCL 결정은 본 개시에서 설명된 DSCH에 대한 실시 예들/예들을 따르며, DSCH의 일부가 아닌 나머지 SS/PBCH 블록들은 면허 NR과 동일한 방식으로 잠재 적 위치들에 매핑되지만 실제로는 LBT에 따라 송신된다. 이 실시 예의 예시가 도 23에 도시되어 있다. 일 예에서는, SS/PBCH 블록이 DSCH의 일부인지의 여부가 UE에게 명시적으로 표시된다. 일 예에서, SS/PBCH 블록이 DSCH의 일부인지 여부의 표시는 대응하는 SS/PBCH 블록에 있는 PBCH의 DMRS에 의해 반송된다. 이 표시는 독립한 비트이거나 타이밍 오프셋 O_DSCH와 공동으로 코딩될 수 있다. 예를 들어, 타이 밍 오프셋 O_DSCH와 공동으로 코딩되는 경우, 이 표시의 후보 값들은 {Not_DSCH, O_DSCH_0, O_DSCH_1, ...}일 수 있으며, 여기서 Not_DSCH는 SS/PBCH가 DSCH의 일부가 아니라는 것을 의미하고, O_DSCH_i는 DSCH의 일부이며 송신 시작 위치와 윈도우 시작 위치 사이의 타이밍 오프셋이 i라는 것을 의미하며, 여기서 i는 O_DSCH가 취할 수 있는 가능한 값에 해당한다. 다른 예에서는, SS/PBCH 블록이 DSCH의 일부인지의 여부 표시가 대응하는 SS/PBCH 블록에 있는 PBCH의 컨텐츠에 의해 반송된다. 이 표시는 독립한 비트이거나 타이밍 오프셋 O_DSCH와 공동으로 코딩될 수 있다. 예를 들어, 타이밍 오프셋 O_DSCH와 공동으로 코딩되는 경우, 이 표시의 후보 값들은 {Not_DSCH, O_DSCH_0, O_DSCH_1, ...}일 수 있으며, 여기서 Not_DSCH는 SS/PBCH가 DSCH의 일부가 아니라는 것을 의미하고, O_DSCH_i는 DSCH의 일부이며 송신 시작 위치와 윈도우 시작 위치 사이의 타이밍 오프셋이 i라는 것을 의미하며, 여기서 i는 O_DSCH 가 취할 수 있는 가능한 값에 해당한다.SS/PBCH 블록이 DSCH의 일부인지의 여부가 UE에게 명시적으로 표시되지 않는 다른 예에서, SS/PBCH 블록이 DSCH 의 일부가 아닌 경우, O_DSCH = 0이며, 이것은 다음의 두 시나리오와 구별되지 않음을 의미한다: 1) SS/PBCH 블 록은 DSCH의 일부가 아니며; 2) SS/PBCH 블록은 DSCH의 일부이고, 송신 시작 위치와 윈도우 시작 위치 사이의 타이밍 오프셋은 0이다. 2개의 시나리오는 초기 셀 탐색 절차에서의 UE와 동등하며, UE는 2개의 시나리오에 대 해 동일한 방식으로 타이밍 정보를 결정할 수 있기 때문에, 이것은 2개의 시나리오를 구별할 필요가 없다. 또 다른 예에서, 타이밍 오프셋 O_DSCH 이외의 PBCH의 컨텐츠(PBCH의 컨텐츠에 의해 반송되는 경우)는 동일한 캐리어 주파수 계층의 버스트 세트에 있는 모든 SS/PBCH 블록들에 대해 동일하며, 이것은 버스트 세트가 PBCH 컨텐츠(예를 들어, DSCH 윈도우가 큰)에 의해 표시되는 상이한 하프 프레임 및/또는 상이한 프레임에서 송신될 수 있지만, PBCH 컨텐츠의 다른 채널 코딩이 필요하지 않다는 것을 의미한다. 또 다른 예에서, 타이밍 정보 이외의 PBCH의 컨텐츠(예를 들어, 적어도 SS/PBCH 블록 인덱스, SFN, 하프 프레임 인디케이터 및 타이밍 오프셋 O_DSCH(PBCH의 컨텐츠에 의해 반송되는 경우) 포함)가 동일한 캐리어 주파수 계층 의 버스트 세트들에 걸쳐 모든 SS/PBCH 블록들에 대해 동일하며, 이것은 다중화 패턴, SS/PBCH 블록과 비교되는 CORESET의 상대 주파수 위치, CORESET의 BW 및 CORESET의 심볼 수가 동일한 캐리어 주파수 계층의 모든 SS/PBCH 블록들에 대해 동일하나는 것을 의미한다. 도 24는 사용자 장비(UE)(예를 들어, 도 1에 도시된 111-116)에 의해 수행될 수 있는, 본 개시의 실시 예들에 따른 디스커버리 신호 및 채널을 위한 방법의 흐름도의 예를 도시한 것이다. 도 24에 도시된 방법(240 0)의 실시 예는 단지 예시를 위한 것이다. 도 24는 본 개시의 범위를 임의의 특정 구현으로 제한하지 않는다. 도 24에 도시된 바와 같이, 방법은 단계 2402에서 시작된다. 단계 2402에서, UE는 제 1 주기성, 제 1 송 신 윈도우의 듀레이션, 또는 제 1 송신 윈도우의 제 1 타이밍 오프셋 중 적어도 하나를 포함하는 디스커버리 신 호 및 채널(discovery signals and channels, DSCH) 송신 타이밍 구성(DTTC)을 식별하며, 여기서 DTTC는 서빙 셀에서의 DSCH 또는 무선 링크 모니터링(radio link monitoring, RLM)을 위해 식별된다. UE는 제 2 주기성, 제 2 송신 윈도우의 듀레이션 또는 제 2 송신 윈도우의 제 2 타이밍 오프셋 중 적어도 하나 를 포함하는 DSCH 측정 타이밍 구성(DMTC)을 식별하며, 여기서 DMTC는 DSCH에 기초하는 무선 리소스 관리(radio resource management, RRM) 측정을 위해 식별된다. 단계 2406에서, UE는 식별된 DTTC에 기초하여 비면허 다운링크 채널들을 통해 DSCH 세트 중에서 적어도 하나의 DSCH를 기지국(BS)으로부터 수신하며, 여기서 수신되는 적어도 하나의 DSCH는 동기화 신호들 및 물리적 브로드 캐스트 채널(synchronization signals and physical broadcast channel, SS/PBCH) 블록을 포함한다. 일 실시 예에서, UE는 물리적 다운링크 제어 채널(physical downlink control channel, PDCCH) 세트를 모니터 링하기 위한 CORESET(control resource set) 세트 및 PDCCH 세트에 의해 스케줄링되는 물리적 다운링크 공유 채널(physical downlink shared channel, PDSCH) 세트를 포함하는 DSCH - PDSCH 세트 각각은 RMSI(remaining minimum system information), OSI(other system information), 또는 페이징 메시지 중 적어도 하나에 대한 정 보를 포함함 -; 또는 채널 상태 정보 기준 신호(channel state information reference signal, CSI-RS) 세트를 포함하는 DSCH 중 적어도 하나를 결정한다. 이러한 실시 예에서는, DSCH 세트 내의 CORESET 세트 및 SS/PBCH 블록 세트가 각각 상이한 시간 인스턴스들에 위치하도록 구성되며, SS/PBCH 블록 세트의 대역폭 및 CORESET 세트의 대역폭이 서로 중첩하도록 구성된다. 이러한 실시 예에서는, PDCCH 세트를 모니터링하기 위한 CORESET 세트가 RMSI에 대한 정보를 포함할 경우, CORESET 세트 및 SS/PBCH 블록 세트가 동일한 슬롯에 위치하도록 구성된다 이러한 실시 예에서, PDCCH 세트를 모니터링하기 위한 CORESET 세트가 OSI 또는 페이징 메시지 중 적어도 하나 에 대한 정보를 포함할 경우, CORESET 세트 및 SS/PBCH 블록 세트가 각각 상이한 슬롯들에 위치되도록 구성되며, 여기서, CORESET 세트를 포함하는 슬롯과 SS/PBCH 블록 세트를 포함하는 슬롯 사이의 타이밍 오프셋 은 SS/PBCH 블록 세트의 송신들을 포함하는 시간 듀레이션으로서 결정된다. 일 실시 예에서, UE는 수신된 DSCH에 있는 SS/PBCH 블록의 인덱스 및 DTTC의 슬롯 내의 2개의 미리 정의된 위치 중의 수신된 DSCH에 있는 SS/PBCH 블록의 위치를 식별한다. 일 실시 예에서, UE는 DSCH 세트 송신의 시작 슬롯을 결정한다. 본 개시가 예시적인 실시 예로 설명되었지만, 당업자에게는 다양한 변경 및 수정이 제안될 수 있다. 본 개시는 첨부된 청구 범위의 범주 내에 속하는 그러한 변경 및 수정을 포함하는 것으로 의도된다. 본원의 어떠한 설명도, 임의의 특정 요소, 단계, 또는 기능이 청구 범위에 포함되어야 하는 필수 요소를 나타내 는 것으로 독해되어서는 아니된다. 특허 대상의 범위는 청구 범위에 의해서만 정의된다. 또한, \"~하기 위한 수단\"이라는 정확한 단어가 분사로 이어지지 않는다면, 어떠한 청구항들도 미국 특허법 35 U.S.C. § 112(f)의 해석을 적용하려는 것이 아니다."}
{"patent_id": "10-2020-7017568", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시 및 그 이점에 대한 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취해지는 다음의 설명에 대한 참 조가 이루어지며, 도면에서 유사한 참조 부호는 유사한 부분을 나타낸다. 도 1은 본 개시의 실시 예들에 따른 예시적인 무선 네트워크를 도시한 것이다. 도 2는 본 개시의 실시 예들에 따른 예시적인 eNB를 도시한 것이다. 도 3은 본 개시의 실시 예들에 따른 예시적인 UE를 도시한 것이다. 도 4a는 본 개시의 실시 예들에 따른 직교 주파수 분할 다중 액세스 송신 경로의 하이-레벨 다이어그램을 도시 한 것이다. 도 4b는 본 개시의 실시 예들에 따른 직교 주파수 분할 다중 액세스 수신 경로의 하이-레벨 다이어그램을 도시 한 것이다. 도 5는 본 개시의 실시 예들에 따른 서브프레임에서 PDSCH에 대한 송신기 블록도를 도시한 것이다. 도 6은 본 개시의 실시 예들에 따른 서브프레임에서 PDSCH에 대한 수신기 블록도를 도시한 것이다. 도 7은 본 개시의 실시 예들에 따른 서브프레임에서의 PUSCH에 대한 송신기 블록도를 도시한 것이다. 도 8은 본 개시의 실시 예들에 따른 서브프레임에서의 PUSCH에 대한 수신기 블록도를 도시한 것이다. 도 9는 본 개시의 실시 예들에 따른 FDD 및 TDD에 대한 PSS/SSS의 매핑을 위한 시간 도메인 위치들의 예를 도시 한 것이다. 도 10은 본 개시의 실시 예들에 따른 예시적인 DSCH 블록을 도시한 것이다. 도 11은 본 개시의 실시 예들에 따른 다른 예시적인 DSCH 블록을 도시한 것이다. 도 12a는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 12b는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 12c는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 12d는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다.도 12e는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 13a는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 13b는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 14는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 15는 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 16은 본 개시의 실시 예들에 따른 또 다른 예시적인 DSCH 블록을 도시한 것이다. 도 17은 본 개시의 실시 예들에 따른 DSCH 블록들의 예시적인 송신을 도시한 것이다. 도 18은 본 개시의 실시 예들에 따른 DSCH 블록들의 다른 예시적인 송신을 도시한 것이다. 도 19a는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH 블록들의 예시적인 송신을 도시한 것이다. 도 19b는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH 블록들의 다른 예시적인 송신을 도시한 것이다. 도 20a는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH 블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 20b는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH 블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 21a는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH 블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 21b는 본 개시의 실시 예들에 따른 LBT에 따르는 DSCH 블록들의 또 다른 예시적인 송신을 도시한 것이다. 도 22는 본 개시의 실시 예들에 따른 DSCH 내의 SS/PBCH 블록의 예시적인 구성을 도시한 것이다. 도 23은 본 개시의 실시 예들에 따른 DSCH 내의 SS/PBCH 블록의 예시적인 구성을 도시한 것이다. 도 24는 본 개시의 실시 예들에 따른 디스커버리 신호 및 채널을 위한 방법의 흐름도의 예를 도시한 것이다."}
