# Reading C:/intelFPGA_lite/18.1/modelsim_ase/tcl/vsim/pref.tcl
# ERROR: No extended dataflow license exists
# do ALU_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/18.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/Edgar/Documents/Laboratorio2-ALU {C:/Users/Edgar/Documents/Laboratorio2-ALU/sheftRight.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
<<<<<<< HEAD
# Start time: 22:47:14 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/xor_gate.sv 
# -- Compiling module xor_gate
# 
# Top level modules:
# 	xor_gate
# End time: 22:47:14 on Sep 03,2019, Elapsed time: 0:00:00
=======
# Start time: 21:53:19 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Edgar/Documents/Laboratorio2-ALU" C:/Users/Edgar/Documents/Laboratorio2-ALU/sheftRight.sv 
# -- Compiling module sheftRight
# 
# Top level modules:
# 	sheftRight
# End time: 21:53:19 on Sep 03,2019, Elapsed time: 0:00:00
>>>>>>> be719f87da2b3f2e17e53a22dabc3511f133f571
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Edgar/Documents/Laboratorio2-ALU {C:/Users/Edgar/Documents/Laboratorio2-ALU/testShiftRight.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
<<<<<<< HEAD
# Start time: 22:47:14 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/MuxOperaciones.sv 
# -- Compiling module MuxOperaciones
# 
# Top level modules:
# 	MuxOperaciones
# End time: 22:47:14 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/substractor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:14 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/substractor.sv 
# -- Compiling module substractor
# 
# Top level modules:
# 	substractor
# End time: 22:47:14 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/or_gate.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:14 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/or_gate.sv 
# -- Compiling module or_gate
# 
# Top level modules:
# 	or_gate
# End time: 22:47:15 on Sep 03,2019, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/multiplicacion.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:15 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/multiplicacion.sv 
# -- Compiling module multiplicacion
# 
# Top level modules:
# 	multiplicacion
# End time: 22:47:15 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/division.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:15 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/division.sv 
# -- Compiling module division
# 
# Top level modules:
# 	division
# End time: 22:47:15 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/and_gate.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:15 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/and_gate.sv 
# -- Compiling module and_gate
# 
# Top level modules:
# 	and_gate
# End time: 22:47:15 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:15 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 22:47:16 on Sep 03,2019, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/MuxLogico.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:16 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/MuxLogico.sv 
# -- Compiling module MuxLogico
# 
# Top level modules:
# 	MuxLogico
# End time: 22:47:16 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/MuxAritmetico.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:16 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/MuxAritmetico.sv 
# -- Compiling module MuxAritmetico
# 
# Top level modules:
# 	MuxAritmetico
# End time: 22:47:16 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Escritorio/ALU {D:/Escritorio/ALU/testALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:47:16 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Escritorio/ALU" D:/Escritorio/ALU/testALU.sv 
# -- Compiling module testALU
# 
# Top level modules:
# 	testALU
# End time: 22:47:16 on Sep 03,2019, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.testALU
# vsim work.testALU 
# Start time: 22:47:19 on Sep 03,2019
# Loading sv_std.std
# Loading work.testALU
# Loading work.MuxOperaciones
# Loading work.MuxLogico
# Loading work.and_gate
# Loading work.or_gate
# Loading work.xor_gate
# Loading work.MuxAritmetico
# Loading work.adder
# Loading work.substractor
# Loading work.division
# Loading work.multiplicacion
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (4) does not match connection size (1) for port 'out'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (1) does not match connection size (4) for port 'cout'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(9).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/MuxAritmetico.sv(14): [PCDPC] - Port size (1) does not match connection size (32) for port 'cin'. The port definition is at: D:/Escritorio/ALU/adder.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU/MA/AD File: D:/Escritorio/ALU/adder.sv
add wave -position end  sim:/testALU/A
add wave -position end  sim:/testALU/B
add wave -position end  sim:/testALU/out
add wave -position end  sim:/testALU/cout
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: brian  Hostname: DESKTOP-9OAG4MA  ProcessID: 12592
#           Attempting to use alternate WLF file "./wlft4i75a1".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlft4i75a1
run
add wave -position end  sim:/testALU/ALU/A
add wave -position end  sim:/testALU/ALU/B
add wave -position end  sim:/testALU/ALU/out
run
restart
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (4) does not match connection size (1) for port 'out'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (1) does not match connection size (4) for port 'cout'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(9).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/MuxAritmetico.sv(14): [PCDPC] - Port size (1) does not match connection size (32) for port 'cin'. The port definition is at: D:/Escritorio/ALU/adder.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU/MA/AD File: D:/Escritorio/ALU/adder.sv
run
add wave -position 2  sim:/testALU/cout
restart -f
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (4) does not match connection size (1) for port 'out'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (1) does not match connection size (4) for port 'cout'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(9).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/MuxAritmetico.sv(14): [PCDPC] - Port size (1) does not match connection size (32) for port 'cin'. The port definition is at: D:/Escritorio/ALU/adder.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU/MA/AD File: D:/Escritorio/ALU/adder.sv
run
add wave -position 2  sim:/testALU/ALU/cout
restart -f
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (4) does not match connection size (1) for port 'out'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/testALU.sv(8): [PCDPC] - Port size (1) does not match connection size (4) for port 'cout'. The port definition is at: D:/Escritorio/ALU/MuxOperaciones.sv(9).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU File: D:/Escritorio/ALU/MuxOperaciones.sv
# ** Warning: (vsim-3015) D:/Escritorio/ALU/MuxAritmetico.sv(14): [PCDPC] - Port size (1) does not match connection size (32) for port 'cin'. The port definition is at: D:/Escritorio/ALU/adder.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /testALU/ALU/MA/AD File: D:/Escritorio/ALU/adder.sv
run
# End time: 22:49:19 on Sep 03,2019, Elapsed time: 0:02:00
# Errors: 0, Warnings: 14
=======
# Start time: 21:53:19 on Sep 03,2019
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Edgar/Documents/Laboratorio2-ALU" C:/Users/Edgar/Documents/Laboratorio2-ALU/testShiftRight.sv 
# -- Compiling module testShiftRight
# 
# Top level modules:
# 	testShiftRight
# End time: 21:53:20 on Sep 03,2019, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
vsim work.testShiftRight
# vsim work.testShiftRight 
# Start time: 21:53:31 on Sep 03,2019
# Loading sv_std.std
# Loading work.testShiftRight
# Loading work.sheftRight
add wave -position end sim:/testShiftRight/dut/*
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: brian  Hostname: DESKTOP-9OAG4MA  ProcessID: 12592
#           Attempting to use alternate WLF file "./wlft5sg7vn".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlft5sg7vn
run
# End time: 21:53:53 on Sep 03,2019, Elapsed time: 0:00:22
# Errors: 0, Warnings: 2
>>>>>>> be719f87da2b3f2e17e53a22dabc3511f133f571
