# VHDL

[TOC]

## 1 基本结构

1. 实体（entity）：VHDL程序的顶层结构，用于定义输入、输出和内部信号的接口。
2. 架构（architecture）：实体内部的具体实现，包括信号的声明、处理器的行为和结构。
3. 过程（process）：一种基本的行为描述元素，表示电路中某些操作的执行顺序和时序关系。
4. 信号（signal）：VHDL中表示电路中的信号，如时钟、数据等。
5. 运算符（operator）：VHDL中用于操作信号的运算符，包括算术运算符、逻辑运算符、比较运算符等。
6. 实例化（instantiation）：在VHDL中可以实例化其他实体，以实现模块化设计和可重用性。
7. 生成（generate）：VHDL中可以使用生成结构来生成重复的电路模块，例如使用for循环生成多个状态机。

## 06 运算符

1. 逻辑运算符

- NOT（非）
- AND（与）
- OR（或）
- NAND（与非）
- NOR（或非）
- XOR（异或）
- XNOR（同或）

1. 比较运算符

- =（等于）
- /=（不等于）
- <（小于）
- <=（小于等于）
- \>（大于）
- \>=（大于等于）

1. 算术运算符

- +（加法）
- -（减法）
- *（乘法）
- /（除法）
- **（幂运算）

1. 位运算符

- sll（逻辑左移）
- srl（逻辑右移）
- sla（算术左移）
- sra（算术右移）
- rol（循环左移）
- ror（循环右移）
- and（按位与）
- or（按位或）
- xor（按位异或）
- not（按位非）

1. 其他运算符

- &（连接符）
- to（转换符）
- mod（取模运算）
- rem（取余运算）
- abs（绝对值运算）
- sign（符号函数运算）
- ceiling（向上取整运算）
- floor（向下取整运算）