# 關於 Verilog
`Verilog` 是一種硬體描述語言，我們可以利用它來進行抽象以及模組化的設計。所撰寫出來的程式碼除了可以在合成後被製成硬體以外，也能單純地進行模擬測試、或是能夠燒在 FPGA 板上進行驗證。
