# Verillog
Logic design
논리회로 함수 베릴로그 
