////////////////////////////////////////////////////////////////////////DUT/////////////////////////////////////////////////////////////////////////////////////////

module d_latch(d,en,q,qbar);
  input d,en,clk;
  output reg q,qbar;
  
  always@(d or en)
    begin
      assign q = (en==1)?(d):(0);
      assign qbar=~q;
    end
     
endmodule

/////////////////////////////////////////////////////////////////////Test Bench////////////////////////////////////////////////////////////////////////////////////////

module d_latch_tb;

reg d,en;
wire q,qbar;

  d_latch d_latch_tb(d,en,q,qbar);

initial
begin 
  //clk=1'b1;
  en=1'b1;
  d=1'b1;
  #2 d=1'b0;
  #10 d=1'b1;
  #10 en=1'b0;
  //d=1'b0;
end 
  
  //always #5 clk=~clk;
  
  initial begin
    #50 $finish;
  end 

initial
begin
  $dumpfile("d_ff.vcd");
  $dumpvars(0,d,en,q,qbar);
end

endmodule

//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
