Classic Timing Analyzer report for Verilog_Final
Mon Dec 07 18:35:06 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 32.105 ns                        ; left_btn                   ; screen_state.0000    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 22.436 ns                        ; screen_col[29]$latch       ; screen_col[29]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -5.721 ns                        ; function_btn               ; screen_state.0000    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 39.08 MHz ( period = 25.591 ns ) ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000    ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0000          ; screen_col[21]$latch ; clk        ; clk      ; 1959         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                      ;            ;          ; 1959         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 39.08 MHz ( period = 25.591 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 18.989 ns               ;
; N/A                                     ; 39.08 MHz ( period = 25.590 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 18.988 ns               ;
; N/A                                     ; 39.48 MHz ( period = 25.332 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 18.730 ns               ;
; N/A                                     ; 39.48 MHz ( period = 25.331 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 18.729 ns               ;
; N/A                                     ; 39.74 MHz ( period = 25.161 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 18.559 ns               ;
; N/A                                     ; 39.86 MHz ( period = 25.085 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 18.462 ns               ;
; N/A                                     ; 39.87 MHz ( period = 25.082 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.459 ns               ;
; N/A                                     ; 39.87 MHz ( period = 25.082 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.459 ns               ;
; N/A                                     ; 39.87 MHz ( period = 25.080 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 18.457 ns               ;
; N/A                                     ; 40.16 MHz ( period = 24.902 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 18.300 ns               ;
; N/A                                     ; 40.28 MHz ( period = 24.826 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 18.203 ns               ;
; N/A                                     ; 40.29 MHz ( period = 24.823 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.200 ns               ;
; N/A                                     ; 40.29 MHz ( period = 24.823 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.200 ns               ;
; N/A                                     ; 40.29 MHz ( period = 24.821 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 18.198 ns               ;
; N/A                                     ; 40.51 MHz ( period = 24.685 ns )                    ; human_col[3]               ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.440 ns               ;
; N/A                                     ; 40.51 MHz ( period = 24.684 ns )                    ; human_col[3]               ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.439 ns               ;
; N/A                                     ; 40.68 MHz ( period = 24.585 ns )                    ; human_col[2]               ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.340 ns               ;
; N/A                                     ; 40.68 MHz ( period = 24.584 ns )                    ; human_col[2]               ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.339 ns               ;
; N/A                                     ; 40.77 MHz ( period = 24.527 ns )                    ; human_col[4]               ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.282 ns               ;
; N/A                                     ; 40.77 MHz ( period = 24.526 ns )                    ; human_col[4]               ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.281 ns               ;
; N/A                                     ; 40.83 MHz ( period = 24.492 ns )                    ; timer[7]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.247 ns               ;
; N/A                                     ; 40.83 MHz ( period = 24.491 ns )                    ; timer[7]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.246 ns               ;
; N/A                                     ; 40.83 MHz ( period = 24.490 ns )                    ; human_col[0]               ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.212 ns               ;
; N/A                                     ; 40.83 MHz ( period = 24.489 ns )                    ; human_col[0]               ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.211 ns               ;
; N/A                                     ; 40.84 MHz ( period = 24.487 ns )                    ; human_col[1]               ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.242 ns               ;
; N/A                                     ; 40.84 MHz ( period = 24.486 ns )                    ; human_col[1]               ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.241 ns               ;
; N/A                                     ; 41.13 MHz ( period = 24.315 ns )                    ; timer[5]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.070 ns               ;
; N/A                                     ; 41.13 MHz ( period = 24.314 ns )                    ; timer[5]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.069 ns               ;
; N/A                                     ; 41.17 MHz ( period = 24.287 ns )                    ; timer[2]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 24.042 ns               ;
; N/A                                     ; 41.18 MHz ( period = 24.286 ns )                    ; timer[2]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 24.041 ns               ;
; N/A                                     ; 41.23 MHz ( period = 24.255 ns )                    ; human_col[3]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 24.010 ns               ;
; N/A                                     ; 41.28 MHz ( period = 24.225 ns )                    ; human_col[3]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.959 ns               ;
; N/A                                     ; 41.28 MHz ( period = 24.222 ns )                    ; human_col[3]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.956 ns               ;
; N/A                                     ; 41.28 MHz ( period = 24.222 ns )                    ; human_col[3]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.956 ns               ;
; N/A                                     ; 41.29 MHz ( period = 24.220 ns )                    ; human_col[3]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.954 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.201 ns )                    ; timer[0]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.956 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; timer[0]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.955 ns               ;
; N/A                                     ; 41.40 MHz ( period = 24.155 ns )                    ; human_col[2]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.910 ns               ;
; N/A                                     ; 41.43 MHz ( period = 24.138 ns )                    ; timer[4]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.893 ns               ;
; N/A                                     ; 41.43 MHz ( period = 24.137 ns )                    ; timer[4]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.892 ns               ;
; N/A                                     ; 41.45 MHz ( period = 24.125 ns )                    ; human_col[2]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.859 ns               ;
; N/A                                     ; 41.46 MHz ( period = 24.122 ns )                    ; human_col[2]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.856 ns               ;
; N/A                                     ; 41.46 MHz ( period = 24.122 ns )                    ; human_col[2]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.856 ns               ;
; N/A                                     ; 41.46 MHz ( period = 24.120 ns )                    ; human_col[2]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.854 ns               ;
; N/A                                     ; 41.50 MHz ( period = 24.097 ns )                    ; human_col[4]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.852 ns               ;
; N/A                                     ; 41.51 MHz ( period = 24.092 ns )                    ; timer[1]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.847 ns               ;
; N/A                                     ; 41.51 MHz ( period = 24.091 ns )                    ; timer[1]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.846 ns               ;
; N/A                                     ; 41.55 MHz ( period = 24.067 ns )                    ; human_col[4]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.801 ns               ;
; N/A                                     ; 41.56 MHz ( period = 24.064 ns )                    ; human_col[4]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.798 ns               ;
; N/A                                     ; 41.56 MHz ( period = 24.064 ns )                    ; human_col[4]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.798 ns               ;
; N/A                                     ; 41.56 MHz ( period = 24.062 ns )                    ; timer[7]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.817 ns               ;
; N/A                                     ; 41.56 MHz ( period = 24.062 ns )                    ; human_col[4]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.796 ns               ;
; N/A                                     ; 41.56 MHz ( period = 24.060 ns )                    ; human_col[0]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.782 ns               ;
; N/A                                     ; 41.57 MHz ( period = 24.057 ns )                    ; human_col[1]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.812 ns               ;
; N/A                                     ; 41.58 MHz ( period = 24.050 ns )                    ; timer[3]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.805 ns               ;
; N/A                                     ; 41.58 MHz ( period = 24.049 ns )                    ; timer[3]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.804 ns               ;
; N/A                                     ; 41.61 MHz ( period = 24.032 ns )                    ; timer[7]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.766 ns               ;
; N/A                                     ; 41.61 MHz ( period = 24.030 ns )                    ; human_col[0]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.731 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.029 ns )                    ; timer[7]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.763 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.029 ns )                    ; timer[7]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.763 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.027 ns )                    ; human_col[0]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.728 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.027 ns )                    ; human_col[1]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.761 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.027 ns )                    ; human_col[0]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.728 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.027 ns )                    ; timer[7]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.761 ns               ;
; N/A                                     ; 41.62 MHz ( period = 24.025 ns )                    ; human_col[0]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.726 ns               ;
; N/A                                     ; 41.63 MHz ( period = 24.024 ns )                    ; human_col[1]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.758 ns               ;
; N/A                                     ; 41.63 MHz ( period = 24.024 ns )                    ; human_col[1]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.758 ns               ;
; N/A                                     ; 41.63 MHz ( period = 24.022 ns )                    ; human_col[1]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.756 ns               ;
; N/A                                     ; 41.64 MHz ( period = 24.017 ns )                    ; timer[6]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.772 ns               ;
; N/A                                     ; 41.64 MHz ( period = 24.016 ns )                    ; timer[6]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.771 ns               ;
; N/A                                     ; 41.87 MHz ( period = 23.885 ns )                    ; timer[5]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.640 ns               ;
; N/A                                     ; 41.90 MHz ( period = 23.868 ns )                    ; timer[9]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.623 ns               ;
; N/A                                     ; 41.90 MHz ( period = 23.867 ns )                    ; timer[9]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.622 ns               ;
; N/A                                     ; 41.92 MHz ( period = 23.857 ns )                    ; timer[2]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.612 ns               ;
; N/A                                     ; 41.92 MHz ( period = 23.855 ns )                    ; timer[5]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.589 ns               ;
; N/A                                     ; 41.93 MHz ( period = 23.852 ns )                    ; timer[5]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.586 ns               ;
; N/A                                     ; 41.93 MHz ( period = 23.852 ns )                    ; timer[5]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.586 ns               ;
; N/A                                     ; 41.93 MHz ( period = 23.850 ns )                    ; timer[5]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.584 ns               ;
; N/A                                     ; 41.97 MHz ( period = 23.827 ns )                    ; timer[2]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.561 ns               ;
; N/A                                     ; 41.97 MHz ( period = 23.824 ns )                    ; timer[2]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.558 ns               ;
; N/A                                     ; 41.97 MHz ( period = 23.824 ns )                    ; timer[2]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.558 ns               ;
; N/A                                     ; 41.98 MHz ( period = 23.822 ns )                    ; timer[2]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.556 ns               ;
; N/A                                     ; 42.07 MHz ( period = 23.771 ns )                    ; timer[0]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.526 ns               ;
; N/A                                     ; 42.12 MHz ( period = 23.741 ns )                    ; timer[0]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.475 ns               ;
; N/A                                     ; 42.13 MHz ( period = 23.738 ns )                    ; timer[0]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.472 ns               ;
; N/A                                     ; 42.13 MHz ( period = 23.738 ns )                    ; timer[0]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.472 ns               ;
; N/A                                     ; 42.13 MHz ( period = 23.736 ns )                    ; timer[0]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.470 ns               ;
; N/A                                     ; 42.15 MHz ( period = 23.726 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.141 ns               ;
; N/A                                     ; 42.18 MHz ( period = 23.708 ns )                    ; timer[4]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.463 ns               ;
; N/A                                     ; 42.23 MHz ( period = 23.678 ns )                    ; timer[4]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.412 ns               ;
; N/A                                     ; 42.24 MHz ( period = 23.675 ns )                    ; timer[4]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.409 ns               ;
; N/A                                     ; 42.24 MHz ( period = 23.675 ns )                    ; timer[4]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.409 ns               ;
; N/A                                     ; 42.24 MHz ( period = 23.673 ns )                    ; timer[4]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.407 ns               ;
; N/A                                     ; 42.26 MHz ( period = 23.662 ns )                    ; timer[1]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.417 ns               ;
; N/A                                     ; 42.32 MHz ( period = 23.632 ns )                    ; timer[1]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.366 ns               ;
; N/A                                     ; 42.32 MHz ( period = 23.629 ns )                    ; timer[1]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.363 ns               ;
; N/A                                     ; 42.32 MHz ( period = 23.629 ns )                    ; timer[1]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.363 ns               ;
; N/A                                     ; 42.32 MHz ( period = 23.627 ns )                    ; timer[1]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.361 ns               ;
; N/A                                     ; 42.34 MHz ( period = 23.620 ns )                    ; timer[3]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.375 ns               ;
; N/A                                     ; 42.39 MHz ( period = 23.590 ns )                    ; timer[3]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.324 ns               ;
; N/A                                     ; 42.40 MHz ( period = 23.587 ns )                    ; timer[3]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.321 ns               ;
; N/A                                     ; 42.40 MHz ( period = 23.587 ns )                    ; timer[6]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.342 ns               ;
; N/A                                     ; 42.40 MHz ( period = 23.587 ns )                    ; timer[3]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.321 ns               ;
; N/A                                     ; 42.40 MHz ( period = 23.585 ns )                    ; timer[3]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.319 ns               ;
; N/A                                     ; 42.43 MHz ( period = 23.570 ns )                    ; timer[8]                   ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 23.325 ns               ;
; N/A                                     ; 42.43 MHz ( period = 23.569 ns )                    ; timer[8]                   ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 23.324 ns               ;
; N/A                                     ; 42.45 MHz ( period = 23.557 ns )                    ; timer[6]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.291 ns               ;
; N/A                                     ; 42.46 MHz ( period = 23.554 ns )                    ; timer[6]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.288 ns               ;
; N/A                                     ; 42.46 MHz ( period = 23.554 ns )                    ; timer[6]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.288 ns               ;
; N/A                                     ; 42.46 MHz ( period = 23.552 ns )                    ; timer[6]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.286 ns               ;
; N/A                                     ; 42.58 MHz ( period = 23.487 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.902 ns               ;
; N/A                                     ; 42.61 MHz ( period = 23.467 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 16.882 ns               ;
; N/A                                     ; 42.67 MHz ( period = 23.438 ns )                    ; timer[9]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.193 ns               ;
; N/A                                     ; 42.71 MHz ( period = 23.415 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.830 ns               ;
; N/A                                     ; 42.72 MHz ( period = 23.408 ns )                    ; timer[9]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 23.142 ns               ;
; N/A                                     ; 42.73 MHz ( period = 23.405 ns )                    ; timer[9]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.139 ns               ;
; N/A                                     ; 42.73 MHz ( period = 23.405 ns )                    ; timer[9]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 23.139 ns               ;
; N/A                                     ; 42.73 MHz ( period = 23.404 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.819 ns               ;
; N/A                                     ; 42.73 MHz ( period = 23.403 ns )                    ; timer[9]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 23.137 ns               ;
; N/A                                     ; 43.05 MHz ( period = 23.228 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.643 ns               ;
; N/A                                     ; 43.12 MHz ( period = 23.189 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.604 ns               ;
; N/A                                     ; 43.19 MHz ( period = 23.156 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.571 ns               ;
; N/A                                     ; 43.21 MHz ( period = 23.145 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.560 ns               ;
; N/A                                     ; 43.22 MHz ( period = 23.140 ns )                    ; timer[8]                   ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.895 ns               ;
; N/A                                     ; 43.27 MHz ( period = 23.110 ns )                    ; timer[8]                   ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 22.844 ns               ;
; N/A                                     ; 43.28 MHz ( period = 23.107 ns )                    ; timer[8]                   ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.841 ns               ;
; N/A                                     ; 43.28 MHz ( period = 23.107 ns )                    ; timer[8]                   ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.841 ns               ;
; N/A                                     ; 43.28 MHz ( period = 23.105 ns )                    ; timer[8]                   ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 22.839 ns               ;
; N/A                                     ; 43.61 MHz ( period = 22.930 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.345 ns               ;
; N/A                                     ; 43.73 MHz ( period = 22.866 ns )                    ; human_col[3]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.638 ns               ;
; N/A                                     ; 43.93 MHz ( period = 22.766 ns )                    ; human_col[2]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.538 ns               ;
; N/A                                     ; 44.04 MHz ( period = 22.708 ns )                    ; human_col[4]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.480 ns               ;
; N/A                                     ; 44.11 MHz ( period = 22.673 ns )                    ; timer[7]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.445 ns               ;
; N/A                                     ; 44.11 MHz ( period = 22.671 ns )                    ; human_col[0]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.410 ns               ;
; N/A                                     ; 44.12 MHz ( period = 22.668 ns )                    ; human_col[1]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.440 ns               ;
; N/A                                     ; 44.19 MHz ( period = 22.627 ns )                    ; human_col[3]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.399 ns               ;
; N/A                                     ; 44.39 MHz ( period = 22.527 ns )                    ; human_col[2]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.299 ns               ;
; N/A                                     ; 44.43 MHz ( period = 22.509 ns )                    ; human_col[3]               ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 22.281 ns               ;
; N/A                                     ; 44.45 MHz ( period = 22.498 ns )                    ; human_col[3]               ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 22.270 ns               ;
; N/A                                     ; 44.45 MHz ( period = 22.496 ns )                    ; timer[5]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.268 ns               ;
; N/A                                     ; 44.51 MHz ( period = 22.469 ns )                    ; human_col[4]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.241 ns               ;
; N/A                                     ; 44.51 MHz ( period = 22.468 ns )                    ; timer[2]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.240 ns               ;
; N/A                                     ; 44.58 MHz ( period = 22.434 ns )                    ; timer[7]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.206 ns               ;
; N/A                                     ; 44.58 MHz ( period = 22.432 ns )                    ; human_col[0]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.171 ns               ;
; N/A                                     ; 44.59 MHz ( period = 22.429 ns )                    ; human_col[1]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.201 ns               ;
; N/A                                     ; 44.62 MHz ( period = 22.409 ns )                    ; human_col[2]               ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 22.181 ns               ;
; N/A                                     ; 44.65 MHz ( period = 22.398 ns )                    ; human_col[2]               ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 22.170 ns               ;
; N/A                                     ; 44.68 MHz ( period = 22.382 ns )                    ; timer[0]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.154 ns               ;
; N/A                                     ; 44.74 MHz ( period = 22.351 ns )                    ; human_col[4]               ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 22.123 ns               ;
; N/A                                     ; 44.76 MHz ( period = 22.340 ns )                    ; human_col[4]               ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 22.112 ns               ;
; N/A                                     ; 44.78 MHz ( period = 22.329 ns )                    ; human_col[3]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.101 ns               ;
; N/A                                     ; 44.80 MHz ( period = 22.319 ns )                    ; timer[4]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.091 ns               ;
; N/A                                     ; 44.81 MHz ( period = 22.316 ns )                    ; timer[7]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 22.088 ns               ;
; N/A                                     ; 44.81 MHz ( period = 22.314 ns )                    ; human_col[0]               ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 22.053 ns               ;
; N/A                                     ; 44.82 MHz ( period = 22.311 ns )                    ; human_col[1]               ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 22.083 ns               ;
; N/A                                     ; 44.83 MHz ( period = 22.305 ns )                    ; timer[7]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 22.077 ns               ;
; N/A                                     ; 44.84 MHz ( period = 22.303 ns )                    ; human_col[0]               ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 22.042 ns               ;
; N/A                                     ; 44.84 MHz ( period = 22.300 ns )                    ; human_col[1]               ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 22.072 ns               ;
; N/A                                     ; 44.90 MHz ( period = 22.273 ns )                    ; timer[1]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.045 ns               ;
; N/A                                     ; 44.93 MHz ( period = 22.257 ns )                    ; timer[5]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.029 ns               ;
; N/A                                     ; 44.98 MHz ( period = 22.231 ns )                    ; timer[3]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.003 ns               ;
; N/A                                     ; 44.99 MHz ( period = 22.229 ns )                    ; human_col[2]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.001 ns               ;
; N/A                                     ; 44.99 MHz ( period = 22.229 ns )                    ; timer[2]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.001 ns               ;
; N/A                                     ; 45.00 MHz ( period = 22.223 ns )                    ; LFSR_5bit:M1|D123456789[2] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.672 ns               ;
; N/A                                     ; 45.00 MHz ( period = 22.222 ns )                    ; LFSR_5bit:M1|D123456789[2] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 15.671 ns               ;
; N/A                                     ; 45.05 MHz ( period = 22.198 ns )                    ; timer[6]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.970 ns               ;
; N/A                                     ; 45.10 MHz ( period = 22.171 ns )                    ; human_col[4]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.943 ns               ;
; N/A                                     ; 45.16 MHz ( period = 22.143 ns )                    ; timer[0]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.915 ns               ;
; N/A                                     ; 45.17 MHz ( period = 22.139 ns )                    ; timer[5]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.911 ns               ;
; N/A                                     ; 45.18 MHz ( period = 22.136 ns )                    ; timer[7]                   ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.908 ns               ;
; N/A                                     ; 45.18 MHz ( period = 22.134 ns )                    ; human_col[0]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.873 ns               ;
; N/A                                     ; 45.19 MHz ( period = 22.131 ns )                    ; human_col[1]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.903 ns               ;
; N/A                                     ; 45.19 MHz ( period = 22.128 ns )                    ; timer[5]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 45.23 MHz ( period = 22.111 ns )                    ; timer[2]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.883 ns               ;
; N/A                                     ; 45.25 MHz ( period = 22.100 ns )                    ; timer[2]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.872 ns               ;
; N/A                                     ; 45.29 MHz ( period = 22.080 ns )                    ; timer[4]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.852 ns               ;
; N/A                                     ; 45.35 MHz ( period = 22.049 ns )                    ; timer[9]                   ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.821 ns               ;
; N/A                                     ; 45.38 MHz ( period = 22.034 ns )                    ; timer[1]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.806 ns               ;
; N/A                                     ; 45.40 MHz ( period = 22.025 ns )                    ; timer[0]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.797 ns               ;
; N/A                                     ; 45.43 MHz ( period = 22.014 ns )                    ; timer[0]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.786 ns               ;
; N/A                                     ; 45.47 MHz ( period = 21.992 ns )                    ; timer[3]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.764 ns               ;
; N/A                                     ; 45.53 MHz ( period = 21.962 ns )                    ; timer[4]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.734 ns               ;
; N/A                                     ; 45.54 MHz ( period = 21.959 ns )                    ; timer[5]                   ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.731 ns               ;
; N/A                                     ; 45.54 MHz ( period = 21.959 ns )                    ; timer[6]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.731 ns               ;
; N/A                                     ; 45.56 MHz ( period = 21.951 ns )                    ; timer[4]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.723 ns               ;
; N/A                                     ; 45.60 MHz ( period = 21.931 ns )                    ; timer[2]                   ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.703 ns               ;
; N/A                                     ; 45.63 MHz ( period = 21.916 ns )                    ; timer[1]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.688 ns               ;
; N/A                                     ; 45.65 MHz ( period = 21.905 ns )                    ; timer[1]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.677 ns               ;
; N/A                                     ; 45.72 MHz ( period = 21.874 ns )                    ; timer[3]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.646 ns               ;
; N/A                                     ; 45.74 MHz ( period = 21.863 ns )                    ; timer[3]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.635 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.845 ns )                    ; timer[0]                   ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.617 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.841 ns )                    ; timer[6]                   ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 21.613 ns               ;
; N/A                                     ; 45.81 MHz ( period = 21.830 ns )                    ; timer[6]                   ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.602 ns               ;
; N/A                                     ; 45.85 MHz ( period = 21.810 ns )                    ; timer[9]                   ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.582 ns               ;
; N/A                                     ; 45.89 MHz ( period = 21.793 ns )                    ; LFSR_5bit:M1|D123456789[2] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 15.242 ns               ;
; N/A                                     ; 45.91 MHz ( period = 21.782 ns )                    ; timer[4]                   ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.554 ns               ;
; N/A                                     ; 45.94 MHz ( period = 21.769 ns )                    ; knife[1][9]                ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 21.524 ns               ;
; N/A                                     ; 45.94 MHz ( period = 21.768 ns )                    ; knife[1][9]                ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 21.523 ns               ;
; N/A                                     ; 45.95 MHz ( period = 21.763 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.212 ns               ;
; N/A                                     ; 45.95 MHz ( period = 21.762 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 15.211 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 3.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.421 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 3.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 3.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.377 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.736 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.032 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.375 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.680 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.790 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.831 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.973 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.974 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 6.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 6.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 6.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.139 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 6.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 6.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 6.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 6.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 6.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.281 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 6.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 6.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.553 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.377 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 6.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 6.697 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 6.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 6.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 6.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 6.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.588 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+--------------+-------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                ; To Clock ;
+-------+--------------+------------+--------------+-------------------+----------+
; N/A   ; None         ; 32.105 ns  ; left_btn     ; screen_state.0000 ; clk      ;
; N/A   ; None         ; 32.104 ns  ; left_btn     ; screen_state.0101 ; clk      ;
; N/A   ; None         ; 31.820 ns  ; right_btn    ; screen_state.0000 ; clk      ;
; N/A   ; None         ; 31.819 ns  ; right_btn    ; screen_state.0101 ; clk      ;
; N/A   ; None         ; 31.675 ns  ; left_btn     ; LCD_state.0000    ; clk      ;
; N/A   ; None         ; 31.645 ns  ; left_btn     ; LCD_state.0101    ; clk      ;
; N/A   ; None         ; 31.642 ns  ; left_btn     ; LCD_state.0011    ; clk      ;
; N/A   ; None         ; 31.642 ns  ; left_btn     ; LCD_state.0010    ; clk      ;
; N/A   ; None         ; 31.640 ns  ; left_btn     ; LCD_state.0001    ; clk      ;
; N/A   ; None         ; 31.390 ns  ; right_btn    ; LCD_state.0000    ; clk      ;
; N/A   ; None         ; 31.360 ns  ; right_btn    ; LCD_state.0101    ; clk      ;
; N/A   ; None         ; 31.357 ns  ; right_btn    ; LCD_state.0011    ; clk      ;
; N/A   ; None         ; 31.357 ns  ; right_btn    ; LCD_state.0010    ; clk      ;
; N/A   ; None         ; 31.355 ns  ; right_btn    ; LCD_state.0001    ; clk      ;
; N/A   ; None         ; 30.286 ns  ; left_btn     ; screen_state.0010 ; clk      ;
; N/A   ; None         ; 30.047 ns  ; left_btn     ; screen_state.0011 ; clk      ;
; N/A   ; None         ; 30.001 ns  ; right_btn    ; screen_state.0010 ; clk      ;
; N/A   ; None         ; 29.929 ns  ; left_btn     ; screen_state.0100 ; clk      ;
; N/A   ; None         ; 29.918 ns  ; left_btn     ; screen_state.0001 ; clk      ;
; N/A   ; None         ; 29.762 ns  ; right_btn    ; screen_state.0011 ; clk      ;
; N/A   ; None         ; 29.749 ns  ; left_btn     ; LCD_state.0100    ; clk      ;
; N/A   ; None         ; 29.644 ns  ; right_btn    ; screen_state.0100 ; clk      ;
; N/A   ; None         ; 29.633 ns  ; right_btn    ; screen_state.0001 ; clk      ;
; N/A   ; None         ; 29.464 ns  ; right_btn    ; LCD_state.0100    ; clk      ;
; N/A   ; None         ; 20.772 ns  ; left_btn     ; human_col[0]      ; clk      ;
; N/A   ; None         ; 20.487 ns  ; right_btn    ; human_col[0]      ; clk      ;
; N/A   ; None         ; 20.187 ns  ; left_btn     ; human_col[4]      ; clk      ;
; N/A   ; None         ; 19.902 ns  ; right_btn    ; human_col[4]      ; clk      ;
; N/A   ; None         ; 19.458 ns  ; left_btn     ; human_col[2]      ; clk      ;
; N/A   ; None         ; 19.173 ns  ; right_btn    ; human_col[2]      ; clk      ;
; N/A   ; None         ; 18.411 ns  ; left_btn     ; human_col[1]      ; clk      ;
; N/A   ; None         ; 18.126 ns  ; right_btn    ; human_col[1]      ; clk      ;
; N/A   ; None         ; 17.615 ns  ; left_btn     ; human_col[3]      ; clk      ;
; N/A   ; None         ; 17.330 ns  ; right_btn    ; human_col[3]      ; clk      ;
; N/A   ; None         ; 13.747 ns  ; function_btn ; LCD_state.0101    ; clk      ;
; N/A   ; None         ; 13.744 ns  ; function_btn ; LCD_state.0011    ; clk      ;
; N/A   ; None         ; 13.744 ns  ; function_btn ; LCD_state.0010    ; clk      ;
; N/A   ; None         ; 13.742 ns  ; function_btn ; LCD_state.0001    ; clk      ;
; N/A   ; None         ; 12.376 ns  ; function_btn ; LCD_state.0000    ; clk      ;
; N/A   ; None         ; 11.851 ns  ; function_btn ; LCD_state.0100    ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[7]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[9]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[8]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[5]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[3]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[2]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[1]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[0]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[4]          ; clk      ;
; N/A   ; None         ; 9.899 ns   ; function_btn ; timer[6]          ; clk      ;
; N/A   ; None         ; 9.464 ns   ; function_btn ; screen_state.0100 ; clk      ;
; N/A   ; None         ; 9.284 ns   ; function_btn ; screen_state.0001 ; clk      ;
; N/A   ; None         ; 8.813 ns   ; function_btn ; game_t[8]         ; clk      ;
; N/A   ; None         ; 8.813 ns   ; function_btn ; game_t[9]         ; clk      ;
; N/A   ; None         ; 8.640 ns   ; function_btn ; screen_state.0010 ; clk      ;
; N/A   ; None         ; 8.509 ns   ; function_btn ; game_t[10]        ; clk      ;
; N/A   ; None         ; 8.509 ns   ; function_btn ; game_t[11]        ; clk      ;
; N/A   ; None         ; 8.509 ns   ; function_btn ; game_t[12]        ; clk      ;
; N/A   ; None         ; 8.509 ns   ; function_btn ; game_t[13]        ; clk      ;
; N/A   ; None         ; 8.509 ns   ; function_btn ; game_t[14]        ; clk      ;
; N/A   ; None         ; 8.509 ns   ; function_btn ; game_t[15]        ; clk      ;
; N/A   ; None         ; 8.482 ns   ; function_btn ; za_warudo_t[13]   ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[2]    ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[4]    ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[5]    ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[6]    ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[7]    ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[8]    ; clk      ;
; N/A   ; None         ; 8.468 ns   ; function_btn ; za_warudo_t[15]   ; clk      ;
; N/A   ; None         ; 8.445 ns   ; function_btn ; za_warudo_t[1]    ; clk      ;
; N/A   ; None         ; 8.445 ns   ; function_btn ; za_warudo_t[3]    ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[1]         ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[2]         ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[3]         ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[4]         ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[5]         ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[6]         ; clk      ;
; N/A   ; None         ; 8.037 ns   ; function_btn ; game_t[7]         ; clk      ;
; N/A   ; None         ; 8.022 ns   ; function_btn ; game_t[0]         ; clk      ;
; N/A   ; None         ; 7.942 ns   ; function_btn ; za_warudo_t[14]   ; clk      ;
; N/A   ; None         ; 7.674 ns   ; function_btn ; za_warudo_t[0]    ; clk      ;
; N/A   ; None         ; 7.674 ns   ; function_btn ; za_warudo_t[9]    ; clk      ;
; N/A   ; None         ; 7.674 ns   ; function_btn ; za_warudo_t[10]   ; clk      ;
; N/A   ; None         ; 7.674 ns   ; function_btn ; za_warudo_t[11]   ; clk      ;
; N/A   ; None         ; 7.674 ns   ; function_btn ; za_warudo_t[12]   ; clk      ;
; N/A   ; None         ; 7.621 ns   ; function_btn ; screen_state.0011 ; clk      ;
; N/A   ; None         ; 6.516 ns   ; function_btn ; za_warudo         ; clk      ;
; N/A   ; None         ; 5.774 ns   ; function_btn ; screen_state.0101 ; clk      ;
; N/A   ; None         ; 5.773 ns   ; function_btn ; screen_state.0000 ; clk      ;
+-------+--------------+------------+--------------+-------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 22.436 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 21.970 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 21.953 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 21.711 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 21.461 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 21.395 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 21.280 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 21.177 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 20.971 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 20.920 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 20.864 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 20.753 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 20.744 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 20.725 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 20.682 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 20.682 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 20.656 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 20.651 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 20.628 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 20.613 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 20.607 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 20.583 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 20.574 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 20.571 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 20.483 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 20.482 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 20.292 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 20.278 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 20.269 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 20.263 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 20.230 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 20.134 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 14.903 ns  ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 14.807 ns  ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 12.071 ns  ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 10.914 ns  ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 10.215 ns  ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.334 ns   ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 9.329 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 9.232 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 8.644 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
; N/A   ; None         ; 8.439 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 8.385 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.323 ns   ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.142 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 8.117 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 8.092 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 8.019 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 7.999 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 7.987 ns   ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 7.972 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 7.908 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 7.830 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 7.767 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 7.762 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 7.760 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 7.708 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 7.660 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 7.459 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+----------------------------------------------------------------------------------------+
; th                                                                                     ;
+---------------+-------------+------------+--------------+-------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                ; To Clock ;
+---------------+-------------+------------+--------------+-------------------+----------+
; N/A           ; None        ; -5.721 ns  ; function_btn ; screen_state.0000 ; clk      ;
; N/A           ; None        ; -5.722 ns  ; function_btn ; screen_state.0101 ; clk      ;
; N/A           ; None        ; -6.464 ns  ; function_btn ; za_warudo         ; clk      ;
; N/A           ; None        ; -6.937 ns  ; function_btn ; LCD_state.0000    ; clk      ;
; N/A           ; None        ; -7.569 ns  ; function_btn ; screen_state.0011 ; clk      ;
; N/A           ; None        ; -7.622 ns  ; function_btn ; za_warudo_t[0]    ; clk      ;
; N/A           ; None        ; -7.622 ns  ; function_btn ; za_warudo_t[9]    ; clk      ;
; N/A           ; None        ; -7.622 ns  ; function_btn ; za_warudo_t[10]   ; clk      ;
; N/A           ; None        ; -7.622 ns  ; function_btn ; za_warudo_t[11]   ; clk      ;
; N/A           ; None        ; -7.622 ns  ; function_btn ; za_warudo_t[12]   ; clk      ;
; N/A           ; None        ; -7.890 ns  ; function_btn ; za_warudo_t[14]   ; clk      ;
; N/A           ; None        ; -7.970 ns  ; function_btn ; game_t[0]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[1]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[2]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[3]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[4]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[5]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[6]         ; clk      ;
; N/A           ; None        ; -7.985 ns  ; function_btn ; game_t[7]         ; clk      ;
; N/A           ; None        ; -8.029 ns  ; right_btn    ; human_col[0]      ; clk      ;
; N/A           ; None        ; -8.333 ns  ; function_btn ; screen_state.0100 ; clk      ;
; N/A           ; None        ; -8.379 ns  ; function_btn ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -8.393 ns  ; function_btn ; za_warudo_t[1]    ; clk      ;
; N/A           ; None        ; -8.393 ns  ; function_btn ; za_warudo_t[3]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[2]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[4]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[5]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[6]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[7]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[8]    ; clk      ;
; N/A           ; None        ; -8.416 ns  ; function_btn ; za_warudo_t[15]   ; clk      ;
; N/A           ; None        ; -8.430 ns  ; function_btn ; za_warudo_t[13]   ; clk      ;
; N/A           ; None        ; -8.457 ns  ; function_btn ; game_t[10]        ; clk      ;
; N/A           ; None        ; -8.457 ns  ; function_btn ; game_t[11]        ; clk      ;
; N/A           ; None        ; -8.457 ns  ; function_btn ; game_t[12]        ; clk      ;
; N/A           ; None        ; -8.457 ns  ; function_btn ; game_t[13]        ; clk      ;
; N/A           ; None        ; -8.457 ns  ; function_btn ; game_t[14]        ; clk      ;
; N/A           ; None        ; -8.457 ns  ; function_btn ; game_t[15]        ; clk      ;
; N/A           ; None        ; -8.501 ns  ; left_btn     ; human_col[3]      ; clk      ;
; N/A           ; None        ; -8.588 ns  ; function_btn ; screen_state.0010 ; clk      ;
; N/A           ; None        ; -8.761 ns  ; function_btn ; game_t[8]         ; clk      ;
; N/A           ; None        ; -8.761 ns  ; function_btn ; game_t[9]         ; clk      ;
; N/A           ; None        ; -8.971 ns  ; right_btn    ; human_col[3]      ; clk      ;
; N/A           ; None        ; -8.992 ns  ; right_btn    ; human_col[2]      ; clk      ;
; N/A           ; None        ; -9.202 ns  ; right_btn    ; human_col[1]      ; clk      ;
; N/A           ; None        ; -9.420 ns  ; left_btn     ; human_col[1]      ; clk      ;
; N/A           ; None        ; -9.456 ns  ; right_btn    ; human_col[4]      ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[7]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[9]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[8]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[5]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[3]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[2]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[1]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[0]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[4]          ; clk      ;
; N/A           ; None        ; -9.847 ns  ; function_btn ; timer[6]          ; clk      ;
; N/A           ; None        ; -9.868 ns  ; function_btn ; LCD_state.0100    ; clk      ;
; N/A           ; None        ; -10.325 ns ; left_btn     ; human_col[2]      ; clk      ;
; N/A           ; None        ; -11.079 ns ; left_btn     ; human_col[4]      ; clk      ;
; N/A           ; None        ; -11.668 ns ; left_btn     ; human_col[0]      ; clk      ;
; N/A           ; None        ; -11.759 ns ; function_btn ; LCD_state.0001    ; clk      ;
; N/A           ; None        ; -11.761 ns ; function_btn ; LCD_state.0011    ; clk      ;
; N/A           ; None        ; -11.761 ns ; function_btn ; LCD_state.0010    ; clk      ;
; N/A           ; None        ; -11.764 ns ; function_btn ; LCD_state.0101    ; clk      ;
; N/A           ; None        ; -14.870 ns ; left_btn     ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -14.881 ns ; left_btn     ; screen_state.0100 ; clk      ;
; N/A           ; None        ; -14.889 ns ; left_btn     ; screen_state.0011 ; clk      ;
; N/A           ; None        ; -15.128 ns ; left_btn     ; screen_state.0010 ; clk      ;
; N/A           ; None        ; -15.166 ns ; left_btn     ; LCD_state.0100    ; clk      ;
; N/A           ; None        ; -15.340 ns ; right_btn    ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -15.351 ns ; right_btn    ; screen_state.0100 ; clk      ;
; N/A           ; None        ; -15.359 ns ; right_btn    ; screen_state.0011 ; clk      ;
; N/A           ; None        ; -15.598 ns ; right_btn    ; screen_state.0010 ; clk      ;
; N/A           ; None        ; -15.636 ns ; right_btn    ; LCD_state.0100    ; clk      ;
; N/A           ; None        ; -16.627 ns ; left_btn     ; LCD_state.0000    ; clk      ;
; N/A           ; None        ; -17.056 ns ; left_btn     ; screen_state.0101 ; clk      ;
; N/A           ; None        ; -17.057 ns ; left_btn     ; screen_state.0000 ; clk      ;
; N/A           ; None        ; -17.057 ns ; left_btn     ; LCD_state.0001    ; clk      ;
; N/A           ; None        ; -17.059 ns ; left_btn     ; LCD_state.0011    ; clk      ;
; N/A           ; None        ; -17.059 ns ; left_btn     ; LCD_state.0010    ; clk      ;
; N/A           ; None        ; -17.062 ns ; left_btn     ; LCD_state.0101    ; clk      ;
; N/A           ; None        ; -17.097 ns ; right_btn    ; LCD_state.0000    ; clk      ;
; N/A           ; None        ; -17.526 ns ; right_btn    ; screen_state.0101 ; clk      ;
; N/A           ; None        ; -17.527 ns ; right_btn    ; screen_state.0000 ; clk      ;
; N/A           ; None        ; -17.527 ns ; right_btn    ; LCD_state.0001    ; clk      ;
; N/A           ; None        ; -17.529 ns ; right_btn    ; LCD_state.0011    ; clk      ;
; N/A           ; None        ; -17.529 ns ; right_btn    ; LCD_state.0010    ; clk      ;
; N/A           ; None        ; -17.532 ns ; right_btn    ; LCD_state.0101    ; clk      ;
+---------------+-------------+------------+--------------+-------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Dec 07 18:35:05 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 49 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "comb~2" as buffer
    Info: Detected gated clock "Selector471~0" as buffer
    Info: Detected gated clock "Equal126~2" as buffer
    Info: Detected gated clock "Equal126~1" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal127~1" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal120~2" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal120~3" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal121~1" as buffer
    Info: Detected gated clock "Equal121~0" as buffer
    Info: Detected gated clock "Equal118~2" as buffer
    Info: Detected gated clock "Equal119~2" as buffer
    Info: Detected gated clock "Equal117~6" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected gated clock "Equal119~1" as buffer
    Info: Detected gated clock "Equal117~7" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal117~5" as buffer
    Info: Detected gated clock "Equal117~4" as buffer
    Info: Detected gated clock "Equal118~1" as buffer
    Info: Detected gated clock "Equal118~0" as buffer
    Info: Detected gated clock "Equal119~0" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal1~0" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
Info: Clock "clk" has Internal fmax of 39.08 MHz between source register "LFSR_5bit:M1|D123456789[5]" and destination register "screen_state.0000" (period= 25.591 ns)
    Info: + Longest register to register delay is 18.989 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X26_Y13_N5; Fanout = 2; REG Node = 'LFSR_5bit:M1|D123456789[5]'
        Info: 2: + IC(0.523 ns) + CELL(0.114 ns) = 0.637 ns; Loc. = LC_X26_Y13_N3; Fanout = 3; COMB Node = 'LFSR_5bit:M1|easy_t'
        Info: 3: + IC(1.176 ns) + CELL(0.114 ns) = 1.927 ns; Loc. = LC_X23_Y13_N0; Fanout = 12; COMB Node = 'knife~2378'
        Info: 4: + IC(1.611 ns) + CELL(0.114 ns) = 3.652 ns; Loc. = LC_X26_Y11_N3; Fanout = 12; COMB Node = 'knife~2379'
        Info: 5: + IC(0.469 ns) + CELL(0.114 ns) = 4.235 ns; Loc. = LC_X26_Y11_N7; Fanout = 10; COMB Node = 'knife~2380'
        Info: 6: + IC(1.695 ns) + CELL(0.292 ns) = 6.222 ns; Loc. = LC_X21_Y10_N3; Fanout = 3; COMB Node = 'knife~2446'
        Info: 7: + IC(1.610 ns) + CELL(0.292 ns) = 8.124 ns; Loc. = LC_X25_Y8_N3; Fanout = 4; COMB Node = 'knife~2448'
        Info: 8: + IC(1.279 ns) + CELL(0.292 ns) = 9.695 ns; Loc. = LC_X25_Y7_N5; Fanout = 1; COMB Node = 'Selector116~0'
        Info: 9: + IC(0.428 ns) + CELL(0.114 ns) = 10.237 ns; Loc. = LC_X25_Y7_N8; Fanout = 2; COMB Node = 'Selector116~1'
        Info: 10: + IC(1.273 ns) + CELL(0.442 ns) = 11.952 ns; Loc. = LC_X25_Y8_N0; Fanout = 1; COMB Node = 'Selector116~2'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 12.248 ns; Loc. = LC_X25_Y8_N1; Fanout = 1; COMB Node = 'Selector116~3'
        Info: 12: + IC(0.182 ns) + CELL(0.114 ns) = 12.544 ns; Loc. = LC_X25_Y8_N2; Fanout = 1; COMB Node = 'Selector122~0'
        Info: 13: + IC(1.248 ns) + CELL(0.292 ns) = 14.084 ns; Loc. = LC_X25_Y10_N2; Fanout = 1; COMB Node = 'Selector218~0'
        Info: 14: + IC(1.114 ns) + CELL(0.590 ns) = 15.788 ns; Loc. = LC_X22_Y10_N5; Fanout = 3; COMB Node = 'Selector218~7'
        Info: 15: + IC(0.437 ns) + CELL(0.114 ns) = 16.339 ns; Loc. = LC_X22_Y10_N3; Fanout = 3; COMB Node = 'Selector401~3'
        Info: 16: + IC(2.341 ns) + CELL(0.309 ns) = 18.989 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
        Info: Total cell delay = 3.421 ns ( 18.02 % )
        Info: Total interconnect delay = 15.568 ns ( 81.98 % )
    Info: - Smallest clock skew is -6.341 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
        Info: - Longest clock path from clock "clk" to source register is 9.266 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X5_Y7_N5; Fanout = 6; REG Node = 'screen_row[9]~reg0'
            Info: 3: + IC(0.790 ns) + CELL(0.292 ns) = 4.208 ns; Loc. = LC_X6_Y7_N1; Fanout = 10; COMB Node = 'comb~2'
            Info: 4: + IC(4.347 ns) + CELL(0.711 ns) = 9.266 ns; Loc. = LC_X26_Y13_N5; Fanout = 2; REG Node = 'LFSR_5bit:M1|D123456789[5]'
            Info: Total cell delay = 3.407 ns ( 36.77 % )
            Info: Total interconnect delay = 5.859 ns ( 63.23 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0000" and destination pin or register "screen_col[21]$latch" for clock "clk" (Hold time is 9.904 ns)
    Info: + Largest clock skew is 13.351 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.276 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X5_Y7_N5; Fanout = 6; REG Node = 'screen_row[9]~reg0'
            Info: 3: + IC(0.772 ns) + CELL(0.590 ns) = 4.488 ns; Loc. = LC_X5_Y7_N2; Fanout = 3; COMB Node = 'Equal117~4'
            Info: 4: + IC(0.445 ns) + CELL(0.292 ns) = 5.225 ns; Loc. = LC_X5_Y7_N8; Fanout = 5; COMB Node = 'Equal117~5'
            Info: 5: + IC(1.204 ns) + CELL(0.292 ns) = 6.721 ns; Loc. = LC_X7_Y7_N3; Fanout = 4; COMB Node = 'Equal119~1'
            Info: 6: + IC(1.191 ns) + CELL(0.292 ns) = 8.204 ns; Loc. = LC_X9_Y7_N3; Fanout = 3; COMB Node = 'Equal120~3'
            Info: 7: + IC(0.436 ns) + CELL(0.114 ns) = 8.754 ns; Loc. = LC_X9_Y7_N9; Fanout = 9; COMB Node = 'Equal120~2'
            Info: 8: + IC(0.747 ns) + CELL(0.442 ns) = 9.943 ns; Loc. = LC_X8_Y7_N5; Fanout = 4; COMB Node = 'WideOr52~1'
            Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 10.239 ns; Loc. = LC_X8_Y7_N6; Fanout = 3; COMB Node = 'WideOr52~3'
            Info: 10: + IC(0.425 ns) + CELL(0.114 ns) = 10.778 ns; Loc. = LC_X8_Y7_N3; Fanout = 26; COMB Node = 'WideNor0'
            Info: 11: + IC(1.265 ns) + CELL(0.114 ns) = 12.157 ns; Loc. = LC_X8_Y10_N7; Fanout = 32; COMB Node = 'Selector471~0'
            Info: 12: + IC(4.005 ns) + CELL(0.114 ns) = 16.276 ns; Loc. = LC_X6_Y5_N8; Fanout = 1; REG Node = 'screen_col[21]$latch'
            Info: Total cell delay = 4.882 ns ( 30.00 % )
            Info: Total interconnect delay = 11.394 ns ( 70.00 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 3.223 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
        Info: 2: + IC(2.190 ns) + CELL(0.292 ns) = 2.482 ns; Loc. = LC_X6_Y5_N7; Fanout = 1; COMB Node = 'Selector519~19'
        Info: 3: + IC(0.449 ns) + CELL(0.292 ns) = 3.223 ns; Loc. = LC_X6_Y5_N8; Fanout = 1; REG Node = 'screen_col[21]$latch'
        Info: Total cell delay = 0.584 ns ( 18.12 % )
        Info: Total interconnect delay = 2.639 ns ( 81.88 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "screen_state.0000" (data pin = "left_btn", clock pin = "clk") is 32.105 ns
    Info: + Longest pin to register delay is 34.993 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_225; Fanout = 3; PIN Node = 'left_btn'
        Info: 2: + IC(10.065 ns) + CELL(0.292 ns) = 11.832 ns; Loc. = LC_X28_Y2_N7; Fanout = 1; COMB Node = 'human_col~80'
        Info: 3: + IC(0.430 ns) + CELL(0.590 ns) = 12.852 ns; Loc. = LC_X28_Y2_N2; Fanout = 10; COMB Node = 'human_col~81'
        Info: 4: + IC(1.719 ns) + CELL(0.442 ns) = 15.013 ns; Loc. = LC_X27_Y8_N1; Fanout = 5; COMB Node = 'human_col[2]~COMBOUT'
        Info: 5: + IC(1.418 ns) + CELL(0.442 ns) = 16.873 ns; Loc. = LC_X28_Y9_N7; Fanout = 2; COMB Node = 'LessThan3~0'
        Info: 6: + IC(0.466 ns) + CELL(0.292 ns) = 17.631 ns; Loc. = LC_X28_Y9_N6; Fanout = 1; COMB Node = 'human_col~61'
        Info: 7: + IC(0.429 ns) + CELL(0.114 ns) = 18.174 ns; Loc. = LC_X28_Y9_N0; Fanout = 2; COMB Node = 'human_col~62'
        Info: 8: + IC(0.437 ns) + CELL(0.114 ns) = 18.725 ns; Loc. = LC_X28_Y9_N8; Fanout = 7; COMB Node = 'human_col~65'
        Info: 9: + IC(1.340 ns) + CELL(0.292 ns) = 20.357 ns; Loc. = LC_X28_Y7_N0; Fanout = 1; COMB Node = 'human_col~71'
        Info: 10: + IC(0.426 ns) + CELL(0.114 ns) = 20.897 ns; Loc. = LC_X28_Y7_N4; Fanout = 33; COMB Node = 'human_col~72'
        Info: 11: + IC(2.127 ns) + CELL(0.114 ns) = 23.138 ns; Loc. = LC_X24_Y11_N5; Fanout = 13; COMB Node = 'Equal6~5'
        Info: 12: + IC(1.982 ns) + CELL(0.292 ns) = 25.412 ns; Loc. = LC_X29_Y8_N5; Fanout = 1; COMB Node = 'Selector152~5'
        Info: 13: + IC(0.399 ns) + CELL(0.442 ns) = 26.253 ns; Loc. = LC_X29_Y8_N8; Fanout = 2; COMB Node = 'Selector152~7'
        Info: 14: + IC(1.090 ns) + CELL(0.442 ns) = 27.785 ns; Loc. = LC_X30_Y9_N0; Fanout = 1; COMB Node = 'Selector152~8'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 28.081 ns; Loc. = LC_X30_Y9_N1; Fanout = 1; COMB Node = 'Selector158~0'
        Info: 16: + IC(1.565 ns) + CELL(0.442 ns) = 30.088 ns; Loc. = LC_X25_Y10_N2; Fanout = 1; COMB Node = 'Selector218~0'
        Info: 17: + IC(1.114 ns) + CELL(0.590 ns) = 31.792 ns; Loc. = LC_X22_Y10_N5; Fanout = 3; COMB Node = 'Selector218~7'
        Info: 18: + IC(0.437 ns) + CELL(0.114 ns) = 32.343 ns; Loc. = LC_X22_Y10_N3; Fanout = 3; COMB Node = 'Selector401~3'
        Info: 19: + IC(2.341 ns) + CELL(0.309 ns) = 34.993 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
        Info: Total cell delay = 7.026 ns ( 20.08 % )
        Info: Total interconnect delay = 27.967 ns ( 79.92 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.925 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
        Info: Total cell delay = 2.180 ns ( 74.53 % )
        Info: Total interconnect delay = 0.745 ns ( 25.47 % )
Info: tco from clock "clk" to destination pin "screen_col[29]" through register "screen_col[29]$latch" is 22.436 ns
    Info: + Longest clock path from clock "clk" to source register is 16.306 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X5_Y7_N5; Fanout = 6; REG Node = 'screen_row[9]~reg0'
        Info: 3: + IC(0.772 ns) + CELL(0.590 ns) = 4.488 ns; Loc. = LC_X5_Y7_N2; Fanout = 3; COMB Node = 'Equal117~4'
        Info: 4: + IC(0.445 ns) + CELL(0.292 ns) = 5.225 ns; Loc. = LC_X5_Y7_N8; Fanout = 5; COMB Node = 'Equal117~5'
        Info: 5: + IC(1.204 ns) + CELL(0.292 ns) = 6.721 ns; Loc. = LC_X7_Y7_N3; Fanout = 4; COMB Node = 'Equal119~1'
        Info: 6: + IC(1.191 ns) + CELL(0.292 ns) = 8.204 ns; Loc. = LC_X9_Y7_N3; Fanout = 3; COMB Node = 'Equal120~3'
        Info: 7: + IC(0.436 ns) + CELL(0.114 ns) = 8.754 ns; Loc. = LC_X9_Y7_N9; Fanout = 9; COMB Node = 'Equal120~2'
        Info: 8: + IC(0.747 ns) + CELL(0.442 ns) = 9.943 ns; Loc. = LC_X8_Y7_N5; Fanout = 4; COMB Node = 'WideOr52~1'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 10.239 ns; Loc. = LC_X8_Y7_N6; Fanout = 3; COMB Node = 'WideOr52~3'
        Info: 10: + IC(0.425 ns) + CELL(0.114 ns) = 10.778 ns; Loc. = LC_X8_Y7_N3; Fanout = 26; COMB Node = 'WideNor0'
        Info: 11: + IC(1.265 ns) + CELL(0.114 ns) = 12.157 ns; Loc. = LC_X8_Y10_N7; Fanout = 32; COMB Node = 'Selector471~0'
        Info: 12: + IC(4.035 ns) + CELL(0.114 ns) = 16.306 ns; Loc. = LC_X11_Y1_N2; Fanout = 1; REG Node = 'screen_col[29]$latch'
        Info: Total cell delay = 4.882 ns ( 29.94 % )
        Info: Total interconnect delay = 11.424 ns ( 70.06 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 6.130 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y1_N2; Fanout = 1; REG Node = 'screen_col[29]$latch'
        Info: 2: + IC(4.006 ns) + CELL(2.124 ns) = 6.130 ns; Loc. = PIN_11; Fanout = 0; PIN Node = 'screen_col[29]'
        Info: Total cell delay = 2.124 ns ( 34.65 % )
        Info: Total interconnect delay = 4.006 ns ( 65.35 % )
Info: th for register "screen_state.0000" (data pin = "function_btn", clock pin = "clk") is -5.721 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.925 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 229; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
        Info: Total cell delay = 2.180 ns ( 74.53 % )
        Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 8.661 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 15; PIN Node = 'function_btn'
        Info: 2: + IC(6.448 ns) + CELL(0.738 ns) = 8.661 ns; Loc. = LC_X8_Y10_N4; Fanout = 31; REG Node = 'screen_state.0000'
        Info: Total cell delay = 2.213 ns ( 25.55 % )
        Info: Total interconnect delay = 6.448 ns ( 74.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Mon Dec 07 18:35:06 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


