module tb_p2;
wire d,e;
reg a,b,c;
p2 m1(a,b,c,d,e);
initial 
begin
$dumpfile("e.vcd");
$dumpvars(1,tb_p2);
a=1'b0; b=1'b0; c=1'b0
#20 a=1'b0; b=1'b0; c=1'b1
#20 a=1'b0; b=1'b1; c=1'b0
#20 a=1'b0; b=1'b1; c=1'b1
#20 a=1'b1; b=1'b0; c=1'b0
#20 a=1'b1; b=1'b0; c=1'b1
#20 a=1'b1; b=1'b1; c=1'b0
#20 a=1'b1; b=1'b1; c=1'b1
end
initial #200 $finish;
endmodule
