TimeQuest Timing Analyzer report for MemoryMapper512K
Tue Jan 24 01:53:21 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[0]'
 12. Slow Model Hold: 'A[0]'
 13. Slow Model Minimum Pulse Width: 'A[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'A[0]'
 30. Fast Model Hold: 'A[0]'
 31. Fast Model Minimum Pulse Width: 'A[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MemoryMapper512K                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1340.48 MHz ; 405.02 MHz      ; A[0]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.127 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -0.074 ; -0.674        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[0]  ; -1.469 ; -35.685               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[0]'                                                                              ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.127 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.162      ;
; 0.127 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.162      ;
; 0.127 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.162      ;
; 0.127 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.162      ;
; 0.127 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.162      ;
; 0.172 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 8.115      ;
; 0.172 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 8.115      ;
; 0.172 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.117      ;
; 0.172 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.117      ;
; 0.172 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.751      ; 8.117      ;
; 0.194 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 8.094      ;
; 0.194 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 8.094      ;
; 0.194 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 8.094      ;
; 0.194 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 8.094      ;
; 0.194 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 8.094      ;
; 0.290 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.290 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.500        ; 7.749      ; 7.997      ;
; 0.326 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 7.962      ;
; 0.326 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 7.962      ;
; 0.326 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 7.962      ;
; 0.326 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 7.962      ;
; 0.326 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.750      ; 7.962      ;
; 0.627 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.162      ;
; 0.627 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.162      ;
; 0.627 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.162      ;
; 0.627 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.162      ;
; 0.627 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.162      ;
; 0.672 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 8.115      ;
; 0.672 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 8.115      ;
; 0.672 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.117      ;
; 0.672 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.117      ;
; 0.672 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.751      ; 8.117      ;
; 0.694 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 8.094      ;
; 0.694 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 8.094      ;
; 0.694 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 8.094      ;
; 0.694 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 8.094      ;
; 0.694 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 8.094      ;
; 0.790 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.790 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 1.000        ; 7.749      ; 7.997      ;
; 0.826 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 7.962      ;
; 0.826 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 7.962      ;
; 0.826 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 7.962      ;
; 0.826 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 7.962      ;
; 0.826 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.750      ; 7.962      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[0]'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.074 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 7.962      ;
; -0.074 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 7.962      ;
; -0.074 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 7.962      ;
; -0.074 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 7.962      ;
; -0.074 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 7.962      ;
; -0.038 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; -0.038 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 7.997      ;
; 0.058  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 8.094      ;
; 0.058  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 8.094      ;
; 0.058  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 8.094      ;
; 0.058  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 8.094      ;
; 0.058  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.750      ; 8.094      ;
; 0.080  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 8.115      ;
; 0.080  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.749      ; 8.115      ;
; 0.080  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.117      ;
; 0.080  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.117      ;
; 0.080  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.117      ;
; 0.125  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.162      ;
; 0.125  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.162      ;
; 0.125  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.162      ;
; 0.125  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.162      ;
; 0.125  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.751      ; 8.162      ;
; 0.426  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 7.962      ;
; 0.426  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 7.962      ;
; 0.426  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 7.962      ;
; 0.426  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 7.962      ;
; 0.426  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 7.962      ;
; 0.462  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.462  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 7.997      ;
; 0.558  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 8.094      ;
; 0.558  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 8.094      ;
; 0.558  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 8.094      ;
; 0.558  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 8.094      ;
; 0.558  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.750      ; 8.094      ;
; 0.580  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 8.115      ;
; 0.580  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.749      ; 8.115      ;
; 0.580  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.117      ;
; 0.580  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.117      ;
; 0.580  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.117      ;
; 0.625  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.162      ;
; 0.625  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.162      ;
; 0.625  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.162      ;
; 0.625  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.162      ;
; 0.625  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.751      ; 8.162      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 9.946  ; 9.946  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.373  ; 0.373  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 5.191  ; 5.191  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 8.456  ; 8.456  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 3.519  ; 3.519  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 9.946  ; 9.946  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 5.099  ; 5.099  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 8.793  ; 8.793  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 5.185  ; 5.185  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.495  ; 1.495  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.019  ; 0.019  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.219  ; 1.219  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.701  ; 0.701  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.495  ; 1.495  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.351  ; 0.351  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.535 ; -0.535 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.264 ; -0.264 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.818 ; -0.818 ; Rise       ; A[0]            ;
; KEY[*]    ; A[0]       ; 1.869  ; 1.869  ; Rise       ; A[0]            ;
;  KEY[0]   ; A[0]       ; 1.869  ; 1.869  ; Rise       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.074  ; 0.074  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.074  ; 0.074  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -3.116 ; -3.116 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -6.471 ; -6.471 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.544 ; -1.544 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -7.961 ; -7.961 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -3.753 ; -3.753 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -6.808 ; -6.808 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -3.510 ; -3.510 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.066  ; 1.066  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.660  ; 0.660  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.625  ; 0.625  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.203  ; 0.203  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.919 ; -0.919 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.527  ; 0.527  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.783  ; 0.783  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.512  ; 0.512  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 1.066  ; 1.066  ; Rise       ; A[0]            ;
; KEY[*]    ; A[0]       ; -1.621 ; -1.621 ; Rise       ; A[0]            ;
;  KEY[0]   ; A[0]       ; -1.621 ; -1.621 ; Rise       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 10.869 ; 10.869 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 25.288 ; 25.288 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 21.856 ; 21.856 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 21.729 ; 21.729 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 21.854 ; 21.854 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 21.818 ; 21.818 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 23.511 ; 23.511 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 25.288 ; 25.288 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 25.267 ; 25.267 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 24.091 ; 24.091 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 21.748 ; 21.748 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 21.473 ; 21.473 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 21.427 ; 21.427 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 21.572 ; 21.572 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 21.328 ; 21.328 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 21.459 ; 21.459 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 21.276 ; 21.276 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 21.748 ; 21.748 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 24.285 ; 24.285 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 23.958 ; 23.958 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 24.285 ; 24.285 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 23.968 ; 23.968 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 23.397 ; 23.397 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 23.138 ; 23.138 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 23.429 ; 23.429 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 24.145 ; 24.145 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 13.581 ; 13.581 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 12.504 ; 12.504 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 12.821 ; 12.821 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 13.271 ; 13.271 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 13.581 ; 13.581 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 13.439 ; 13.439 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 12.938 ; 12.938 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 12.926 ; 12.926 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 13.418 ; 13.418 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 20.258 ; 20.258 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 10.159 ; 10.159 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 17.881 ; 17.881 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 19.830 ; 19.830 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 20.258 ; 20.258 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 19.597 ; 19.597 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 18.861 ; 18.861 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 18.846 ; 18.846 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 10.869 ; 10.869 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 18.500 ; 18.500 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 17.082 ; 17.082 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 17.650 ; 17.650 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 16.665 ; 16.665 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 16.709 ; 16.709 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 18.500 ; 18.500 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 10.159 ; 10.159 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 10.159 ; 10.159 ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 10.106 ; 10.106 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 12.452 ; 12.452 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 13.654 ; 13.654 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 12.683 ; 12.683 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 13.652 ; 13.652 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 12.452 ; 12.452 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 15.309 ; 15.309 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 16.517 ; 16.517 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 16.495 ; 16.495 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 15.315 ; 15.315 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 19.297 ; 19.297 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 19.463 ; 19.463 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 19.453 ; 19.453 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 19.599 ; 19.599 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 19.353 ; 19.353 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 19.444 ; 19.444 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 19.297 ; 19.297 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 19.775 ; 19.775 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 18.039 ; 18.039 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 18.861 ; 18.861 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 19.192 ; 19.192 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 18.870 ; 18.870 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 18.298 ; 18.298 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 18.039 ; 18.039 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 18.331 ; 18.331 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 19.052 ; 19.052 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 12.504 ; 12.504 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 12.504 ; 12.504 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 12.821 ; 12.821 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 13.271 ; 13.271 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 13.581 ; 13.581 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 13.439 ; 13.439 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 12.938 ; 12.938 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 12.926 ; 12.926 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 13.418 ; 13.418 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 10.159 ; 10.159 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 10.159 ; 10.159 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 16.772 ; 16.772 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 17.963 ; 17.963 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 17.825 ; 17.825 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 16.591 ; 16.591 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 16.510 ; 16.510 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 16.495 ; 16.495 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 10.106 ; 10.106 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 12.452 ; 12.452 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 13.654 ; 13.654 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 12.683 ; 12.683 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 13.652 ; 13.652 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 12.452 ; 12.452 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 15.309 ; 15.309 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 10.159 ; 10.159 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 10.159 ; 10.159 ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 15.850 ; 15.850 ;        ;
; A[1]        ; D[0]          ; 18.013 ; 18.013 ; 18.013 ; 18.013 ;
; A[1]        ; D[1]          ; 18.905 ; 18.905 ; 18.905 ; 18.905 ;
; A[1]        ; D[2]          ; 17.592 ; 17.592 ; 17.592 ; 17.592 ;
; A[1]        ; D[3]          ; 17.964 ; 17.964 ; 17.964 ; 17.964 ;
; A[1]        ; D[4]          ; 19.115 ; 19.115 ; 19.115 ; 19.115 ;
; A[1]        ; D[5]          ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; A[1]        ; D[6]          ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; A[1]        ; D[7]          ; 15.164 ; 15.164 ; 15.164 ; 15.164 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.096 ;        ;        ; 11.096 ;
; A[2]        ; BUSDIR_n      ;        ; 19.919 ; 19.919 ;        ;
; A[2]        ; D[0]          ; 23.010 ; 23.010 ; 23.010 ; 23.010 ;
; A[2]        ; D[1]          ; 23.373 ; 23.373 ; 23.373 ; 23.373 ;
; A[2]        ; D[2]          ; 22.593 ; 22.593 ; 22.593 ; 22.593 ;
; A[2]        ; D[3]          ; 22.431 ; 22.431 ; 22.431 ; 22.431 ;
; A[2]        ; D[4]          ; 24.428 ; 24.428 ; 24.428 ; 24.428 ;
; A[2]        ; D[5]          ; 22.748 ; 18.638 ; 18.638 ; 22.748 ;
; A[2]        ; D[6]          ; 22.726 ; 19.157 ; 19.157 ; 22.726 ;
; A[2]        ; D[7]          ; 21.541 ; 19.233 ; 19.233 ; 21.541 ;
; A[2]        ; SRAM_ADDR[2]  ; 10.827 ;        ;        ; 10.827 ;
; A[3]        ; BUSDIR_n      ; 14.373 ; 14.982 ; 14.982 ; 14.373 ;
; A[3]        ; D[0]          ; 18.073 ; 18.073 ; 18.073 ; 18.073 ;
; A[3]        ; D[1]          ; 18.436 ; 18.436 ; 18.436 ; 18.436 ;
; A[3]        ; D[2]          ; 17.656 ; 17.656 ; 17.656 ; 17.656 ;
; A[3]        ; D[3]          ; 17.494 ; 17.494 ; 17.494 ; 17.494 ;
; A[3]        ; D[4]          ; 19.491 ; 19.491 ; 19.491 ; 19.491 ;
; A[3]        ; D[5]          ; 17.811 ; 13.701 ; 13.701 ; 17.811 ;
; A[3]        ; D[6]          ; 17.789 ; 14.220 ; 14.220 ; 17.789 ;
; A[3]        ; D[7]          ; 16.604 ; 14.296 ; 14.296 ; 16.604 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[4]        ; BUSDIR_n      ;        ; 21.409 ; 21.409 ;        ;
; A[4]        ; D[0]          ; 24.500 ; 24.500 ; 24.500 ; 24.500 ;
; A[4]        ; D[1]          ; 24.863 ; 24.863 ; 24.863 ; 24.863 ;
; A[4]        ; D[2]          ; 24.083 ; 24.083 ; 24.083 ; 24.083 ;
; A[4]        ; D[3]          ; 23.921 ; 23.921 ; 23.921 ; 23.921 ;
; A[4]        ; D[4]          ; 25.918 ; 25.918 ; 25.918 ; 25.918 ;
; A[4]        ; D[5]          ; 24.238 ; 20.128 ; 20.128 ; 24.238 ;
; A[4]        ; D[6]          ; 24.216 ; 20.647 ; 20.647 ; 24.216 ;
; A[4]        ; D[7]          ; 23.031 ; 20.723 ; 20.723 ; 23.031 ;
; A[4]        ; HEX0[0]       ; 12.447 ; 12.447 ; 12.447 ; 12.447 ;
; A[4]        ; HEX0[1]       ; 12.473 ; 12.473 ; 12.473 ; 12.473 ;
; A[4]        ; HEX0[2]       ;        ; 12.786 ; 12.786 ;        ;
; A[4]        ; HEX0[3]       ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; A[4]        ; HEX0[4]       ; 12.834 ;        ;        ; 12.834 ;
; A[4]        ; HEX0[5]       ; 13.071 ;        ;        ; 13.071 ;
; A[4]        ; HEX0[6]       ; 12.835 ; 12.835 ; 12.835 ; 12.835 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.513 ;        ;        ; 10.513 ;
; A[5]        ; BUSDIR_n      ; 15.758 ; 16.184 ; 16.184 ; 15.758 ;
; A[5]        ; D[0]          ; 19.275 ; 19.275 ; 19.275 ; 19.275 ;
; A[5]        ; D[1]          ; 19.638 ; 19.638 ; 19.638 ; 19.638 ;
; A[5]        ; D[2]          ; 18.858 ; 18.858 ; 18.858 ; 18.858 ;
; A[5]        ; D[3]          ; 18.696 ; 18.696 ; 18.696 ; 18.696 ;
; A[5]        ; D[4]          ; 20.693 ; 20.693 ; 20.693 ; 20.693 ;
; A[5]        ; D[5]          ; 19.013 ; 14.903 ; 14.903 ; 19.013 ;
; A[5]        ; D[6]          ; 18.991 ; 15.422 ; 15.422 ; 18.991 ;
; A[5]        ; D[7]          ; 17.806 ; 15.498 ; 15.498 ; 17.806 ;
; A[5]        ; HEX0[0]       ; 11.999 ; 11.999 ; 11.999 ; 11.999 ;
; A[5]        ; HEX0[1]       ; 12.036 ; 12.036 ; 12.036 ; 12.036 ;
; A[5]        ; HEX0[2]       ; 12.382 ;        ;        ; 12.382 ;
; A[5]        ; HEX0[3]       ; 12.389 ; 12.389 ; 12.389 ; 12.389 ;
; A[5]        ; HEX0[4]       ;        ; 12.398 ; 12.398 ;        ;
; A[5]        ; HEX0[5]       ; 12.636 ; 12.636 ; 12.636 ; 12.636 ;
; A[5]        ; HEX0[6]       ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.287 ;        ;        ; 10.287 ;
; A[6]        ; BUSDIR_n      ;        ; 20.256 ; 20.256 ;        ;
; A[6]        ; D[0]          ; 23.347 ; 23.347 ; 23.347 ; 23.347 ;
; A[6]        ; D[1]          ; 23.710 ; 23.710 ; 23.710 ; 23.710 ;
; A[6]        ; D[2]          ; 22.930 ; 22.930 ; 22.930 ; 22.930 ;
; A[6]        ; D[3]          ; 22.768 ; 22.768 ; 22.768 ; 22.768 ;
; A[6]        ; D[4]          ; 24.765 ; 24.765 ; 24.765 ; 24.765 ;
; A[6]        ; D[5]          ; 23.085 ; 18.975 ; 18.975 ; 23.085 ;
; A[6]        ; D[6]          ; 23.063 ; 19.494 ; 19.494 ; 23.063 ;
; A[6]        ; D[7]          ; 21.878 ; 19.570 ; 19.570 ; 21.878 ;
; A[6]        ; HEX0[0]       ; 11.256 ; 11.256 ; 11.256 ; 11.256 ;
; A[6]        ; HEX0[1]       ; 11.295 ;        ;        ; 11.295 ;
; A[6]        ; HEX0[2]       ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; A[6]        ; HEX0[3]       ; 11.648 ; 11.648 ; 11.648 ; 11.648 ;
; A[6]        ; HEX0[4]       ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; A[6]        ; HEX0[5]       ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; A[6]        ; HEX0[6]       ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.766 ;        ;        ; 10.766 ;
; A[7]        ; BUSDIR_n      ; 15.844 ; 15.941 ; 15.941 ; 15.844 ;
; A[7]        ; D[0]          ; 19.032 ; 19.032 ; 19.032 ; 19.032 ;
; A[7]        ; D[1]          ; 19.395 ; 19.395 ; 19.395 ; 19.395 ;
; A[7]        ; D[2]          ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[7]        ; D[3]          ; 18.453 ; 18.453 ; 18.453 ; 18.453 ;
; A[7]        ; D[4]          ; 20.450 ; 20.450 ; 20.450 ; 20.450 ;
; A[7]        ; D[5]          ; 18.770 ; 14.660 ; 14.660 ; 18.770 ;
; A[7]        ; D[6]          ; 18.748 ; 15.179 ; 15.179 ; 18.748 ;
; A[7]        ; D[7]          ; 17.563 ; 15.255 ; 15.255 ; 17.563 ;
; A[7]        ; HEX0[0]       ; 11.543 ; 11.543 ; 11.543 ; 11.543 ;
; A[7]        ; HEX0[1]       ; 11.567 ; 11.567 ; 11.567 ; 11.567 ;
; A[7]        ; HEX0[2]       ; 11.917 ; 11.917 ; 11.917 ; 11.917 ;
; A[7]        ; HEX0[3]       ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; A[7]        ; HEX0[4]       ;        ; 11.935 ; 11.935 ;        ;
; A[7]        ; HEX0[5]       ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; A[7]        ; HEX0[6]       ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.843 ;        ;        ; 10.843 ;
; A[8]        ; HEX1[0]       ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; A[8]        ; HEX1[1]       ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[8]        ; HEX1[2]       ;        ; 11.455 ; 11.455 ;        ;
; A[8]        ; HEX1[3]       ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; A[8]        ; HEX1[4]       ; 11.509 ;        ;        ; 11.509 ;
; A[8]        ; HEX1[5]       ; 11.859 ;        ;        ; 11.859 ;
; A[8]        ; HEX1[6]       ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.834 ;        ;        ; 10.834 ;
; A[9]        ; HEX1[0]       ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; A[9]        ; HEX1[1]       ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; A[9]        ; HEX1[2]       ; 11.500 ;        ;        ; 11.500 ;
; A[9]        ; HEX1[3]       ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; A[9]        ; HEX1[4]       ;        ; 11.526 ; 11.526 ;        ;
; A[9]        ; HEX1[5]       ; 11.882 ; 11.882 ; 11.882 ; 11.882 ;
; A[9]        ; HEX1[6]       ; 11.879 ; 11.879 ; 11.879 ; 11.879 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.548 ;        ;        ; 10.548 ;
; A[10]       ; HEX1[0]       ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[10]       ; HEX1[1]       ; 11.189 ;        ;        ; 11.189 ;
; A[10]       ; HEX1[2]       ; 11.189 ; 11.189 ; 11.189 ; 11.189 ;
; A[10]       ; HEX1[3]       ; 11.197 ; 11.197 ; 11.197 ; 11.197 ;
; A[10]       ; HEX1[4]       ; 11.208 ; 11.208 ; 11.208 ; 11.208 ;
; A[10]       ; HEX1[5]       ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; A[10]       ; HEX1[6]       ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; A[10]       ; SRAM_ADDR[10] ; 10.829 ;        ;        ; 10.829 ;
; A[11]       ; HEX1[0]       ; 11.760 ; 11.760 ; 11.760 ; 11.760 ;
; A[11]       ; HEX1[1]       ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; A[11]       ; HEX1[2]       ; 11.387 ; 11.387 ; 11.387 ; 11.387 ;
; A[11]       ; HEX1[3]       ; 11.398 ; 11.398 ; 11.398 ; 11.398 ;
; A[11]       ; HEX1[4]       ;        ; 11.409 ; 11.409 ;        ;
; A[11]       ; HEX1[5]       ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; A[11]       ; HEX1[6]       ; 11.761 ; 11.761 ; 11.761 ; 11.761 ;
; A[11]       ; SRAM_ADDR[11] ; 10.875 ;        ;        ; 10.875 ;
; A[12]       ; HEX2[0]       ; 13.019 ; 13.019 ; 13.019 ; 13.019 ;
; A[12]       ; HEX2[1]       ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; A[12]       ; HEX2[2]       ;        ; 13.117 ; 13.117 ;        ;
; A[12]       ; HEX2[3]       ; 12.874 ; 12.874 ; 12.874 ; 12.874 ;
; A[12]       ; HEX2[4]       ; 12.999 ;        ;        ; 12.999 ;
; A[12]       ; HEX2[5]       ; 12.848 ;        ;        ; 12.848 ;
; A[12]       ; HEX2[6]       ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; A[12]       ; SRAM_ADDR[12] ; 10.924 ;        ;        ; 10.924 ;
; A[13]       ; HEX2[0]       ; 12.825 ; 12.825 ; 12.825 ; 12.825 ;
; A[13]       ; HEX2[1]       ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; A[13]       ; HEX2[2]       ; 12.922 ;        ;        ; 12.922 ;
; A[13]       ; HEX2[3]       ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; A[13]       ; HEX2[4]       ;        ; 12.798 ; 12.798 ;        ;
; A[13]       ; HEX2[5]       ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; A[13]       ; HEX2[6]       ; 13.089 ; 13.089 ; 13.089 ; 13.089 ;
; A[13]       ; SRAM_ADDR[13] ; 10.957 ;        ;        ; 10.957 ;
; A[14]       ; D[0]          ; 20.323 ; 20.323 ; 20.323 ; 20.323 ;
; A[14]       ; D[1]          ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[14]       ; D[2]          ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[14]       ; D[3]          ; 20.285 ; 20.285 ; 20.285 ; 20.285 ;
; A[14]       ; D[4]          ; 21.978 ; 21.978 ; 21.978 ; 21.978 ;
; A[14]       ; D[5]          ; 23.755 ; 23.755 ; 23.755 ; 23.755 ;
; A[14]       ; D[6]          ; 23.734 ; 23.734 ; 23.734 ; 23.734 ;
; A[14]       ; D[7]          ; 22.558 ; 22.558 ; 22.558 ; 22.558 ;
; A[14]       ; HEX2[0]       ; 20.089 ; 20.089 ; 20.089 ; 20.089 ;
; A[14]       ; HEX2[1]       ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[14]       ; HEX2[2]       ; 20.225 ; 20.225 ; 20.225 ; 20.225 ;
; A[14]       ; HEX2[3]       ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[14]       ; HEX2[4]       ; 20.070 ; 20.070 ; 20.070 ; 20.070 ;
; A[14]       ; HEX2[5]       ; 19.923 ; 19.923 ; 19.923 ; 19.923 ;
; A[14]       ; HEX2[6]       ; 20.401 ; 20.401 ; 20.401 ; 20.401 ;
; A[14]       ; HEX3[0]       ; 22.575 ; 22.575 ; 22.575 ; 22.575 ;
; A[14]       ; HEX3[1]       ; 22.902 ; 22.902 ; 22.902 ; 22.902 ;
; A[14]       ; HEX3[2]       ; 22.585 ; 22.585 ; 22.585 ; 22.585 ;
; A[14]       ; HEX3[3]       ; 22.014 ; 22.014 ; 22.014 ; 22.014 ;
; A[14]       ; HEX3[4]       ; 21.755 ; 21.755 ; 21.755 ; 21.755 ;
; A[14]       ; HEX3[5]       ; 22.046 ; 22.046 ; 22.046 ; 22.046 ;
; A[14]       ; HEX3[6]       ; 22.762 ; 22.762 ; 22.762 ; 22.762 ;
; A[14]       ; SRAM_ADDR[14] ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; A[14]       ; SRAM_ADDR[15] ; 18.589 ; 18.589 ; 18.589 ; 18.589 ;
; A[14]       ; SRAM_ADDR[16] ; 18.725 ; 18.725 ; 18.725 ; 18.725 ;
; A[14]       ; SRAM_ADDR[17] ; 18.214 ; 18.214 ; 18.214 ; 18.214 ;
; A[14]       ; SRAM_DQ[0]    ; 18.725 ; 18.725 ; 18.725 ; 18.725 ;
; A[14]       ; SRAM_DQ[1]    ; 18.735 ; 18.735 ; 18.735 ; 18.735 ;
; A[14]       ; SRAM_DQ[2]    ; 18.457 ; 18.457 ; 18.457 ; 18.457 ;
; A[14]       ; SRAM_DQ[3]    ; 18.467 ; 18.467 ; 18.467 ; 18.467 ;
; A[14]       ; SRAM_DQ[4]    ; 18.178 ; 18.178 ; 18.178 ; 18.178 ;
; A[14]       ; SRAM_DQ[5]    ; 18.178 ; 18.178 ; 18.178 ; 18.178 ;
; A[14]       ; SRAM_DQ[6]    ; 17.792 ; 17.792 ; 17.792 ; 17.792 ;
; A[14]       ; SRAM_DQ[7]    ; 18.147 ; 18.147 ; 18.147 ; 18.147 ;
; A[14]       ; SRAM_DQ[8]    ; 18.461 ; 18.461 ; 18.461 ; 18.461 ;
; A[14]       ; SRAM_DQ[9]    ; 18.461 ; 18.461 ; 18.461 ; 18.461 ;
; A[14]       ; SRAM_DQ[10]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[14]       ; SRAM_DQ[11]   ; 18.451 ; 18.451 ; 18.451 ; 18.451 ;
; A[14]       ; SRAM_DQ[12]   ; 18.458 ; 18.458 ; 18.458 ; 18.458 ;
; A[14]       ; SRAM_DQ[13]   ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[14]       ; SRAM_DQ[14]   ; 18.810 ; 18.810 ; 18.810 ; 18.810 ;
; A[14]       ; SRAM_DQ[15]   ; 18.806 ; 18.806 ; 18.806 ; 18.806 ;
; A[14]       ; SRAM_LB_N     ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; A[14]       ; SRAM_UB_N     ; 17.313 ; 17.313 ; 17.313 ; 17.313 ;
; A[15]       ; D[0]          ; 20.487 ; 20.487 ; 20.487 ; 20.487 ;
; A[15]       ; D[1]          ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[15]       ; D[2]          ; 20.485 ; 20.485 ; 20.485 ; 20.485 ;
; A[15]       ; D[3]          ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[15]       ; D[4]          ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[15]       ; D[5]          ; 23.919 ; 23.919 ; 23.919 ; 23.919 ;
; A[15]       ; D[6]          ; 23.898 ; 23.898 ; 23.898 ; 23.898 ;
; A[15]       ; D[7]          ; 22.722 ; 22.722 ; 22.722 ; 22.722 ;
; A[15]       ; HEX2[0]       ; 19.467 ; 19.467 ; 19.467 ; 19.467 ;
; A[15]       ; HEX2[1]       ; 19.457 ; 19.457 ; 19.457 ; 19.457 ;
; A[15]       ; HEX2[2]       ; 19.603 ; 19.603 ; 19.603 ; 19.603 ;
; A[15]       ; HEX2[3]       ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[15]       ; HEX2[4]       ; 19.448 ; 19.448 ; 19.448 ; 19.448 ;
; A[15]       ; HEX2[5]       ; 19.301 ; 19.301 ; 19.301 ; 19.301 ;
; A[15]       ; HEX2[6]       ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; A[15]       ; HEX3[0]       ; 22.436 ; 22.436 ; 22.436 ; 22.436 ;
; A[15]       ; HEX3[1]       ; 22.763 ; 22.763 ; 22.763 ; 22.763 ;
; A[15]       ; HEX3[2]       ; 22.446 ; 22.446 ; 22.446 ; 22.446 ;
; A[15]       ; HEX3[3]       ; 21.875 ; 21.875 ; 21.875 ; 21.875 ;
; A[15]       ; HEX3[4]       ; 21.616 ; 21.616 ; 21.616 ; 21.616 ;
; A[15]       ; HEX3[5]       ; 21.907 ; 21.907 ; 21.907 ; 21.907 ;
; A[15]       ; HEX3[6]       ; 22.623 ; 22.623 ; 22.623 ; 22.623 ;
; A[15]       ; SRAM_ADDR[14] ; 15.365 ; 15.365 ; 15.365 ; 15.365 ;
; A[15]       ; SRAM_ADDR[15] ; 17.967 ; 17.967 ; 17.967 ; 17.967 ;
; A[15]       ; SRAM_ADDR[16] ; 18.539 ; 18.539 ; 18.539 ; 18.539 ;
; A[15]       ; SRAM_ADDR[17] ; 18.075 ; 18.075 ; 18.075 ; 18.075 ;
; A[15]       ; SRAM_DQ[0]    ; 18.889 ; 18.889 ; 18.889 ; 18.889 ;
; A[15]       ; SRAM_DQ[1]    ; 18.899 ; 18.899 ; 18.899 ; 18.899 ;
; A[15]       ; SRAM_DQ[2]    ; 18.621 ; 18.621 ; 18.621 ; 18.621 ;
; A[15]       ; SRAM_DQ[3]    ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[15]       ; SRAM_DQ[4]    ; 18.342 ; 18.342 ; 18.342 ; 18.342 ;
; A[15]       ; SRAM_DQ[5]    ; 18.342 ; 18.342 ; 18.342 ; 18.342 ;
; A[15]       ; SRAM_DQ[6]    ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; A[15]       ; SRAM_DQ[7]    ; 18.311 ; 18.311 ; 18.311 ; 18.311 ;
; A[15]       ; SRAM_DQ[8]    ; 18.625 ; 18.625 ; 18.625 ; 18.625 ;
; A[15]       ; SRAM_DQ[9]    ; 18.625 ; 18.625 ; 18.625 ; 18.625 ;
; A[15]       ; SRAM_DQ[10]   ; 18.613 ; 18.613 ; 18.613 ; 18.613 ;
; A[15]       ; SRAM_DQ[11]   ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[15]       ; SRAM_DQ[12]   ; 18.622 ; 18.622 ; 18.622 ; 18.622 ;
; A[15]       ; SRAM_DQ[13]   ; 18.623 ; 18.623 ; 18.623 ; 18.623 ;
; A[15]       ; SRAM_DQ[14]   ; 18.974 ; 18.974 ; 18.974 ; 18.974 ;
; A[15]       ; SRAM_DQ[15]   ; 18.970 ; 18.970 ; 18.970 ; 18.970 ;
; A[15]       ; SRAM_LB_N     ; 17.492 ; 17.492 ; 17.492 ; 17.492 ;
; A[15]       ; SRAM_UB_N     ; 17.477 ; 17.477 ; 17.477 ; 17.477 ;
; D[0]        ; SRAM_DQ[0]    ; 10.925 ;        ;        ; 10.925 ;
; D[0]        ; SRAM_DQ[8]    ; 10.906 ;        ;        ; 10.906 ;
; D[1]        ; SRAM_DQ[1]    ; 11.355 ;        ;        ; 11.355 ;
; D[1]        ; SRAM_DQ[9]    ; 11.307 ;        ;        ; 11.307 ;
; D[2]        ; SRAM_DQ[2]    ; 10.874 ;        ;        ; 10.874 ;
; D[2]        ; SRAM_DQ[10]   ; 10.846 ;        ;        ; 10.846 ;
; D[3]        ; SRAM_DQ[3]    ; 10.645 ;        ;        ; 10.645 ;
; D[3]        ; SRAM_DQ[11]   ; 10.870 ;        ;        ; 10.870 ;
; D[4]        ; SRAM_DQ[4]    ; 10.815 ;        ;        ; 10.815 ;
; D[4]        ; SRAM_DQ[12]   ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]    ; 10.152 ;        ;        ; 10.152 ;
; D[5]        ; SRAM_DQ[13]   ; 10.708 ;        ;        ; 10.708 ;
; D[6]        ; SRAM_DQ[6]    ; 10.431 ;        ;        ; 10.431 ;
; D[6]        ; SRAM_DQ[14]   ; 10.436 ;        ;        ; 10.436 ;
; D[7]        ; SRAM_DQ[7]    ; 10.992 ;        ;        ; 10.992 ;
; D[7]        ; SRAM_DQ[15]   ; 10.131 ;        ;        ; 10.131 ;
; IORQ_n      ; BUSDIR_n      ; 13.447 ;        ;        ; 13.447 ;
; IORQ_n      ; D[0]          ; 17.918 ; 17.918 ; 17.918 ; 17.918 ;
; IORQ_n      ; D[1]          ; 18.810 ; 18.810 ; 18.810 ; 18.810 ;
; IORQ_n      ; D[2]          ; 17.497 ; 17.497 ; 17.497 ; 17.497 ;
; IORQ_n      ; D[3]          ; 17.869 ; 17.869 ; 17.869 ; 17.869 ;
; IORQ_n      ; D[4]          ; 19.020 ; 19.020 ; 19.020 ; 19.020 ;
; IORQ_n      ; D[5]          ; 12.406 ; 16.811 ; 16.811 ; 12.406 ;
; IORQ_n      ; D[6]          ; 12.925 ; 16.789 ; 16.789 ; 12.925 ;
; IORQ_n      ; D[7]          ; 13.001 ; 15.604 ; 15.604 ; 13.001 ;
; M1_n        ; D[0]          ; 15.612 ; 15.612 ; 15.612 ; 15.612 ;
; M1_n        ; D[1]          ; 15.485 ; 15.485 ; 15.485 ; 15.485 ;
; M1_n        ; D[2]          ; 15.610 ; 15.610 ; 15.610 ; 15.610 ;
; M1_n        ; D[3]          ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; M1_n        ; D[4]          ; 17.267 ; 17.267 ; 17.267 ; 17.267 ;
; M1_n        ; D[5]          ; 21.169 ; 21.169 ; 21.169 ; 21.169 ;
; M1_n        ; D[6]          ; 21.148 ; 21.148 ; 21.148 ; 21.148 ;
; M1_n        ; D[7]          ; 19.972 ; 19.972 ; 19.972 ; 19.972 ;
; MREQ_n      ; D[0]          ; 15.617 ; 15.617 ; 15.617 ; 15.617 ;
; MREQ_n      ; D[1]          ; 15.490 ; 15.490 ; 15.490 ; 15.490 ;
; MREQ_n      ; D[2]          ; 15.615 ; 15.615 ; 15.615 ; 15.615 ;
; MREQ_n      ; D[3]          ; 15.579 ; 15.579 ; 15.579 ; 15.579 ;
; MREQ_n      ; D[4]          ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; MREQ_n      ; D[5]          ; 21.174 ; 21.174 ; 21.174 ; 21.174 ;
; MREQ_n      ; D[6]          ; 21.153 ; 21.153 ; 21.153 ; 21.153 ;
; MREQ_n      ; D[7]          ; 19.977 ; 19.977 ; 19.977 ; 19.977 ;
; RD_n        ; BUSDIR_n      ; 13.007 ;        ;        ; 13.007 ;
; RD_n        ; D[0]          ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; RD_n        ; D[1]          ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; RD_n        ; D[2]          ; 17.630 ; 17.630 ; 17.630 ; 17.630 ;
; RD_n        ; D[3]          ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; RD_n        ; D[4]          ; 19.262 ; 19.262 ; 19.262 ; 19.262 ;
; RD_n        ; D[5]          ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; RD_n        ; D[6]          ; 21.185 ; 21.185 ; 21.185 ; 21.185 ;
; RD_n        ; D[7]          ; 20.009 ; 20.009 ; 20.009 ; 20.009 ;
; SLTSL_n     ; BUSDIR_n      ; 16.241 ;        ;        ; 16.241 ;
; SLTSL_n     ; D[0]          ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; SLTSL_n     ; D[1]          ; 18.992 ; 18.992 ; 18.992 ; 18.992 ;
; SLTSL_n     ; D[2]          ; 19.117 ; 19.117 ; 19.117 ; 19.117 ;
; SLTSL_n     ; D[3]          ; 19.081 ; 19.081 ; 19.081 ; 19.081 ;
; SLTSL_n     ; D[4]          ; 20.774 ; 20.774 ; 20.774 ; 20.774 ;
; SLTSL_n     ; D[5]          ; 24.676 ; 24.676 ; 24.676 ; 24.676 ;
; SLTSL_n     ; D[6]          ; 24.655 ; 24.655 ; 24.655 ; 24.655 ;
; SLTSL_n     ; D[7]          ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; SLTSL_n     ; LEDR[9]       ;        ; 13.780 ; 13.780 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 13.238 ;        ;        ; 13.238 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 12.316 ; 12.316 ; 12.316 ; 12.316 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 12.316 ; 12.316 ; 12.316 ; 12.316 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 11.930 ; 11.930 ; 11.930 ; 11.930 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 12.285 ; 12.285 ; 12.285 ; 12.285 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 12.600 ; 12.600 ; 12.600 ; 12.600 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 12.600 ; 12.600 ; 12.600 ; 12.600 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 12.588 ; 12.588 ; 12.588 ; 12.588 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 12.590 ; 12.590 ; 12.590 ; 12.590 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 12.598 ; 12.598 ; 12.598 ; 12.598 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 12.949 ; 12.949 ; 12.949 ; 12.949 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; SRAM_DQ[0]  ; D[0]          ; 13.910 ;        ;        ; 13.910 ;
; SRAM_DQ[1]  ; D[1]          ; 13.497 ;        ;        ; 13.497 ;
; SRAM_DQ[2]  ; D[2]          ; 13.372 ;        ;        ; 13.372 ;
; SRAM_DQ[3]  ; D[3]          ; 13.222 ;        ;        ; 13.222 ;
; SRAM_DQ[4]  ; D[4]          ; 12.507 ;        ;        ; 12.507 ;
; SRAM_DQ[5]  ; D[5]          ; 13.364 ;        ;        ; 13.364 ;
; SRAM_DQ[6]  ; D[6]          ; 13.021 ;        ;        ; 13.021 ;
; SRAM_DQ[7]  ; D[7]          ; 11.931 ;        ;        ; 11.931 ;
; SRAM_DQ[8]  ; D[0]          ; 13.824 ;        ;        ; 13.824 ;
; SRAM_DQ[9]  ; D[1]          ; 14.461 ; 14.461 ; 14.461 ; 14.461 ;
; SRAM_DQ[10] ; D[2]          ; 12.999 ;        ;        ; 12.999 ;
; SRAM_DQ[11] ; D[3]          ; 14.578 ; 14.578 ; 14.578 ; 14.578 ;
; SRAM_DQ[12] ; D[4]          ; 12.002 ;        ;        ; 12.002 ;
; SRAM_DQ[13] ; D[5]          ; 16.167 ;        ;        ; 16.167 ;
; SRAM_DQ[14] ; D[6]          ; 16.087 ;        ;        ; 16.087 ;
; SRAM_DQ[15] ; D[7]          ; 14.798 ;        ;        ; 14.798 ;
; SW[9]       ; BUSDIR_n      ;        ; 11.180 ; 11.180 ;        ;
; SW[9]       ; D[0]          ; 14.058 ; 14.058 ; 14.058 ; 14.058 ;
; SW[9]       ; D[1]          ; 13.931 ; 13.931 ; 13.931 ; 13.931 ;
; SW[9]       ; D[2]          ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; SW[9]       ; D[3]          ; 14.020 ; 14.020 ; 14.020 ; 14.020 ;
; SW[9]       ; D[4]          ; 15.713 ; 15.713 ; 15.713 ; 15.713 ;
; SW[9]       ; D[5]          ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; SW[9]       ; D[6]          ; 19.594 ; 19.594 ; 19.594 ; 19.594 ;
; SW[9]       ; D[7]          ; 18.418 ; 18.418 ; 18.418 ; 18.418 ;
; SW[9]       ; LEDR[9]       ; 8.719  ;        ;        ; 8.719  ;
; SW[9]       ; SRAM_CE_N     ;        ; 8.177  ; 8.177  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; SW[9]       ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; SW[9]       ; SRAM_DQ[2]    ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; SW[9]       ; SRAM_DQ[3]    ; 7.894  ; 7.894  ; 7.894  ; 7.894  ;
; SW[9]       ; SRAM_DQ[4]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[9]       ; SRAM_DQ[5]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[9]       ; SRAM_DQ[6]    ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; SW[9]       ; SRAM_DQ[7]    ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SW[9]       ; SRAM_DQ[8]    ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; SRAM_DQ[9]    ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; SRAM_DQ[10]   ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; SW[9]       ; SRAM_DQ[11]   ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; SW[9]       ; SRAM_DQ[12]   ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[9]       ; SRAM_DQ[13]   ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; SW[9]       ; SRAM_DQ[14]   ; 8.273  ; 8.273  ; 8.273  ; 8.273  ;
; SW[9]       ; SRAM_DQ[15]   ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; WR_n        ; BUSDIR_n      ; 14.609 ;        ;        ; 14.609 ;
; WR_n        ; SRAM_DQ[0]    ; 13.975 ; 13.975 ; 13.975 ; 13.975 ;
; WR_n        ; SRAM_DQ[1]    ; 13.985 ; 13.985 ; 13.985 ; 13.985 ;
; WR_n        ; SRAM_DQ[2]    ; 13.707 ; 13.707 ; 13.707 ; 13.707 ;
; WR_n        ; SRAM_DQ[3]    ; 13.717 ; 13.717 ; 13.717 ; 13.717 ;
; WR_n        ; SRAM_DQ[4]    ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; WR_n        ; SRAM_DQ[5]    ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; WR_n        ; SRAM_DQ[6]    ; 13.042 ; 13.042 ; 13.042 ; 13.042 ;
; WR_n        ; SRAM_DQ[7]    ; 13.397 ; 13.397 ; 13.397 ; 13.397 ;
; WR_n        ; SRAM_DQ[8]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; WR_n        ; SRAM_DQ[9]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; WR_n        ; SRAM_DQ[10]   ; 13.735 ; 13.735 ; 13.735 ; 13.735 ;
; WR_n        ; SRAM_DQ[11]   ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; WR_n        ; SRAM_DQ[12]   ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; WR_n        ; SRAM_DQ[13]   ; 13.745 ; 13.745 ; 13.745 ; 13.745 ;
; WR_n        ; SRAM_DQ[14]   ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; WR_n        ; SRAM_DQ[15]   ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; WR_n        ; SRAM_WE_N     ; 10.604 ;        ;        ; 10.604 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 15.087 ; 15.087 ;        ;
; A[1]        ; D[0]          ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; A[1]        ; D[1]          ; 15.486 ; 15.486 ; 15.486 ; 15.486 ;
; A[1]        ; D[2]          ; 16.030 ; 16.030 ; 16.030 ; 16.030 ;
; A[1]        ; D[3]          ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; A[1]        ; D[4]          ; 16.424 ; 16.424 ; 16.424 ; 16.424 ;
; A[1]        ; D[5]          ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; A[1]        ; D[6]          ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; A[1]        ; D[7]          ; 15.164 ; 15.164 ; 15.164 ; 15.164 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.096 ;        ;        ; 11.096 ;
; A[2]        ; BUSDIR_n      ;        ; 18.147 ; 18.147 ;        ;
; A[2]        ; D[0]          ; 19.148 ; 19.148 ; 19.148 ; 19.148 ;
; A[2]        ; D[1]          ; 18.546 ; 18.546 ; 18.546 ; 18.546 ;
; A[2]        ; D[2]          ; 19.090 ; 19.090 ; 19.090 ; 19.090 ;
; A[2]        ; D[3]          ; 19.484 ; 19.484 ; 19.484 ; 19.484 ;
; A[2]        ; D[4]          ; 19.484 ; 19.484 ; 19.484 ; 19.484 ;
; A[2]        ; D[5]          ; 17.629 ; 17.629 ; 17.629 ; 17.629 ;
; A[2]        ; D[6]          ; 18.148 ; 18.148 ; 18.148 ; 18.148 ;
; A[2]        ; D[7]          ; 18.224 ; 18.224 ; 18.224 ; 18.224 ;
; A[2]        ; SRAM_ADDR[2]  ; 10.827 ;        ;        ; 10.827 ;
; A[3]        ; BUSDIR_n      ; 13.610 ; 14.219 ; 14.219 ; 13.610 ;
; A[3]        ; D[0]          ; 14.611 ; 14.611 ; 14.611 ; 14.611 ;
; A[3]        ; D[1]          ; 14.009 ; 14.009 ; 14.009 ; 14.009 ;
; A[3]        ; D[2]          ; 14.553 ; 14.553 ; 14.553 ; 14.553 ;
; A[3]        ; D[3]          ; 14.947 ; 14.947 ; 14.947 ; 14.947 ;
; A[3]        ; D[4]          ; 14.947 ; 14.947 ; 14.947 ; 14.947 ;
; A[3]        ; D[5]          ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; A[3]        ; D[6]          ; 13.611 ; 13.611 ; 13.611 ; 13.611 ;
; A[3]        ; D[7]          ; 13.687 ; 13.687 ; 13.687 ; 13.687 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[4]        ; BUSDIR_n      ;        ; 19.637 ; 19.637 ;        ;
; A[4]        ; D[0]          ; 20.638 ; 20.638 ; 20.638 ; 20.638 ;
; A[4]        ; D[1]          ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[4]        ; D[2]          ; 20.580 ; 20.580 ; 20.580 ; 20.580 ;
; A[4]        ; D[3]          ; 20.974 ; 20.974 ; 20.974 ; 20.974 ;
; A[4]        ; D[4]          ; 20.974 ; 20.974 ; 20.974 ; 20.974 ;
; A[4]        ; D[5]          ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; A[4]        ; D[6]          ; 19.638 ; 19.638 ; 19.638 ; 19.638 ;
; A[4]        ; D[7]          ; 19.714 ; 19.714 ; 19.714 ; 19.714 ;
; A[4]        ; HEX0[0]       ; 12.447 ; 12.447 ; 12.447 ; 12.447 ;
; A[4]        ; HEX0[1]       ; 12.473 ; 12.473 ; 12.473 ; 12.473 ;
; A[4]        ; HEX0[2]       ;        ; 12.786 ; 12.786 ;        ;
; A[4]        ; HEX0[3]       ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; A[4]        ; HEX0[4]       ; 12.834 ;        ;        ; 12.834 ;
; A[4]        ; HEX0[5]       ; 13.071 ;        ;        ; 13.071 ;
; A[4]        ; HEX0[6]       ; 12.835 ; 12.835 ; 12.835 ; 12.835 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.513 ;        ;        ; 10.513 ;
; A[5]        ; BUSDIR_n      ; 14.995 ; 15.421 ; 15.421 ; 14.995 ;
; A[5]        ; D[0]          ; 15.996 ; 15.996 ; 15.996 ; 15.996 ;
; A[5]        ; D[1]          ; 15.394 ; 15.394 ; 15.394 ; 15.394 ;
; A[5]        ; D[2]          ; 15.938 ; 15.938 ; 15.938 ; 15.938 ;
; A[5]        ; D[3]          ; 16.332 ; 16.332 ; 16.332 ; 16.332 ;
; A[5]        ; D[4]          ; 16.332 ; 16.332 ; 16.332 ; 16.332 ;
; A[5]        ; D[5]          ; 14.477 ; 14.477 ; 14.477 ; 14.477 ;
; A[5]        ; D[6]          ; 14.996 ; 14.996 ; 14.996 ; 14.996 ;
; A[5]        ; D[7]          ; 15.072 ; 15.072 ; 15.072 ; 15.072 ;
; A[5]        ; HEX0[0]       ; 11.999 ; 11.999 ; 11.999 ; 11.999 ;
; A[5]        ; HEX0[1]       ; 12.036 ; 12.036 ; 12.036 ; 12.036 ;
; A[5]        ; HEX0[2]       ; 12.382 ;        ;        ; 12.382 ;
; A[5]        ; HEX0[3]       ; 12.389 ; 12.389 ; 12.389 ; 12.389 ;
; A[5]        ; HEX0[4]       ;        ; 12.398 ; 12.398 ;        ;
; A[5]        ; HEX0[5]       ; 12.636 ; 12.636 ; 12.636 ; 12.636 ;
; A[5]        ; HEX0[6]       ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.287 ;        ;        ; 10.287 ;
; A[6]        ; BUSDIR_n      ;        ; 18.484 ; 18.484 ;        ;
; A[6]        ; D[0]          ; 19.485 ; 19.485 ; 19.485 ; 19.485 ;
; A[6]        ; D[1]          ; 18.883 ; 18.883 ; 18.883 ; 18.883 ;
; A[6]        ; D[2]          ; 19.427 ; 19.427 ; 19.427 ; 19.427 ;
; A[6]        ; D[3]          ; 19.821 ; 19.821 ; 19.821 ; 19.821 ;
; A[6]        ; D[4]          ; 19.821 ; 19.821 ; 19.821 ; 19.821 ;
; A[6]        ; D[5]          ; 17.966 ; 17.966 ; 17.966 ; 17.966 ;
; A[6]        ; D[6]          ; 18.485 ; 18.485 ; 18.485 ; 18.485 ;
; A[6]        ; D[7]          ; 18.561 ; 18.561 ; 18.561 ; 18.561 ;
; A[6]        ; HEX0[0]       ; 11.256 ; 11.256 ; 11.256 ; 11.256 ;
; A[6]        ; HEX0[1]       ; 11.295 ;        ;        ; 11.295 ;
; A[6]        ; HEX0[2]       ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; A[6]        ; HEX0[3]       ; 11.648 ; 11.648 ; 11.648 ; 11.648 ;
; A[6]        ; HEX0[4]       ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; A[6]        ; HEX0[5]       ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; A[6]        ; HEX0[6]       ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.766 ;        ;        ; 10.766 ;
; A[7]        ; BUSDIR_n      ; 15.081 ; 15.178 ; 15.178 ; 15.081 ;
; A[7]        ; D[0]          ; 16.082 ; 16.082 ; 16.082 ; 16.082 ;
; A[7]        ; D[1]          ; 15.480 ; 15.480 ; 15.480 ; 15.480 ;
; A[7]        ; D[2]          ; 16.024 ; 16.024 ; 16.024 ; 16.024 ;
; A[7]        ; D[3]          ; 16.229 ; 16.229 ; 16.229 ; 16.229 ;
; A[7]        ; D[4]          ; 16.418 ; 16.418 ; 16.418 ; 16.418 ;
; A[7]        ; D[5]          ; 14.563 ; 14.563 ; 14.563 ; 14.563 ;
; A[7]        ; D[6]          ; 15.082 ; 15.082 ; 15.082 ; 15.082 ;
; A[7]        ; D[7]          ; 15.158 ; 15.158 ; 15.158 ; 15.158 ;
; A[7]        ; HEX0[0]       ; 11.543 ; 11.543 ; 11.543 ; 11.543 ;
; A[7]        ; HEX0[1]       ; 11.567 ; 11.567 ; 11.567 ; 11.567 ;
; A[7]        ; HEX0[2]       ; 11.917 ; 11.917 ; 11.917 ; 11.917 ;
; A[7]        ; HEX0[3]       ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; A[7]        ; HEX0[4]       ;        ; 11.935 ; 11.935 ;        ;
; A[7]        ; HEX0[5]       ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; A[7]        ; HEX0[6]       ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.843 ;        ;        ; 10.843 ;
; A[8]        ; HEX1[0]       ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; A[8]        ; HEX1[1]       ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[8]        ; HEX1[2]       ;        ; 11.455 ; 11.455 ;        ;
; A[8]        ; HEX1[3]       ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; A[8]        ; HEX1[4]       ; 11.509 ;        ;        ; 11.509 ;
; A[8]        ; HEX1[5]       ; 11.859 ;        ;        ; 11.859 ;
; A[8]        ; HEX1[6]       ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.834 ;        ;        ; 10.834 ;
; A[9]        ; HEX1[0]       ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; A[9]        ; HEX1[1]       ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; A[9]        ; HEX1[2]       ; 11.500 ;        ;        ; 11.500 ;
; A[9]        ; HEX1[3]       ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; A[9]        ; HEX1[4]       ;        ; 11.526 ; 11.526 ;        ;
; A[9]        ; HEX1[5]       ; 11.882 ; 11.882 ; 11.882 ; 11.882 ;
; A[9]        ; HEX1[6]       ; 11.879 ; 11.879 ; 11.879 ; 11.879 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.548 ;        ;        ; 10.548 ;
; A[10]       ; HEX1[0]       ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[10]       ; HEX1[1]       ; 11.189 ;        ;        ; 11.189 ;
; A[10]       ; HEX1[2]       ; 11.189 ; 11.189 ; 11.189 ; 11.189 ;
; A[10]       ; HEX1[3]       ; 11.197 ; 11.197 ; 11.197 ; 11.197 ;
; A[10]       ; HEX1[4]       ; 11.208 ; 11.208 ; 11.208 ; 11.208 ;
; A[10]       ; HEX1[5]       ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; A[10]       ; HEX1[6]       ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; A[10]       ; SRAM_ADDR[10] ; 10.829 ;        ;        ; 10.829 ;
; A[11]       ; HEX1[0]       ; 11.760 ; 11.760 ; 11.760 ; 11.760 ;
; A[11]       ; HEX1[1]       ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; A[11]       ; HEX1[2]       ; 11.387 ; 11.387 ; 11.387 ; 11.387 ;
; A[11]       ; HEX1[3]       ; 11.398 ; 11.398 ; 11.398 ; 11.398 ;
; A[11]       ; HEX1[4]       ;        ; 11.409 ; 11.409 ;        ;
; A[11]       ; HEX1[5]       ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; A[11]       ; HEX1[6]       ; 11.761 ; 11.761 ; 11.761 ; 11.761 ;
; A[11]       ; SRAM_ADDR[11] ; 10.875 ;        ;        ; 10.875 ;
; A[12]       ; HEX2[0]       ; 13.019 ; 13.019 ; 13.019 ; 13.019 ;
; A[12]       ; HEX2[1]       ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; A[12]       ; HEX2[2]       ;        ; 13.117 ; 13.117 ;        ;
; A[12]       ; HEX2[3]       ; 12.874 ; 12.874 ; 12.874 ; 12.874 ;
; A[12]       ; HEX2[4]       ; 12.999 ;        ;        ; 12.999 ;
; A[12]       ; HEX2[5]       ; 12.848 ;        ;        ; 12.848 ;
; A[12]       ; HEX2[6]       ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; A[12]       ; SRAM_ADDR[12] ; 10.924 ;        ;        ; 10.924 ;
; A[13]       ; HEX2[0]       ; 12.825 ; 12.825 ; 12.825 ; 12.825 ;
; A[13]       ; HEX2[1]       ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; A[13]       ; HEX2[2]       ; 12.922 ;        ;        ; 12.922 ;
; A[13]       ; HEX2[3]       ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; A[13]       ; HEX2[4]       ;        ; 12.798 ; 12.798 ;        ;
; A[13]       ; HEX2[5]       ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; A[13]       ; HEX2[6]       ; 13.089 ; 13.089 ; 13.089 ; 13.089 ;
; A[13]       ; SRAM_ADDR[13] ; 10.957 ;        ;        ; 10.957 ;
; A[14]       ; D[0]          ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; A[14]       ; D[1]          ; 15.306 ; 15.306 ; 15.306 ; 15.306 ;
; A[14]       ; D[2]          ; 16.275 ; 16.275 ; 16.275 ; 16.275 ;
; A[14]       ; D[3]          ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; A[14]       ; D[4]          ; 17.932 ; 17.932 ; 17.932 ; 17.932 ;
; A[14]       ; D[5]          ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; A[14]       ; D[6]          ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; A[14]       ; D[7]          ; 14.141 ; 14.141 ; 14.141 ; 14.141 ;
; A[14]       ; HEX2[0]       ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[14]       ; HEX2[1]       ; 17.082 ; 17.082 ; 17.082 ; 17.082 ;
; A[14]       ; HEX2[2]       ; 17.228 ; 17.228 ; 17.228 ; 17.228 ;
; A[14]       ; HEX2[3]       ; 16.982 ; 16.982 ; 16.982 ; 16.982 ;
; A[14]       ; HEX2[4]       ; 17.073 ; 17.073 ; 17.073 ; 17.073 ;
; A[14]       ; HEX2[5]       ; 16.926 ; 16.926 ; 16.926 ; 16.926 ;
; A[14]       ; HEX2[6]       ; 17.404 ; 17.404 ; 17.404 ; 17.404 ;
; A[14]       ; HEX3[0]       ; 15.744 ; 15.744 ; 15.744 ; 15.744 ;
; A[14]       ; HEX3[1]       ; 16.051 ; 16.051 ; 16.051 ; 16.051 ;
; A[14]       ; HEX3[2]       ; 15.760 ; 15.760 ; 15.760 ; 15.760 ;
; A[14]       ; HEX3[3]       ; 15.205 ; 15.205 ; 15.205 ; 15.205 ;
; A[14]       ; HEX3[4]       ; 14.943 ; 14.943 ; 14.943 ; 14.943 ;
; A[14]       ; HEX3[5]       ; 15.235 ; 15.235 ; 15.235 ; 15.235 ;
; A[14]       ; HEX3[6]       ; 15.953 ; 15.953 ; 15.953 ; 15.953 ;
; A[14]       ; SRAM_ADDR[14] ; 14.042 ; 14.042 ; 14.042 ; 14.042 ;
; A[14]       ; SRAM_ADDR[15] ; 15.592 ; 15.592 ; 15.592 ; 15.592 ;
; A[14]       ; SRAM_ADDR[16] ; 14.468 ; 14.468 ; 14.468 ; 14.468 ;
; A[14]       ; SRAM_ADDR[17] ; 14.505 ; 14.505 ; 14.505 ; 14.505 ;
; A[14]       ; SRAM_DQ[0]    ; 14.679 ; 14.679 ; 14.679 ; 14.679 ;
; A[14]       ; SRAM_DQ[1]    ; 14.689 ; 14.689 ; 14.689 ; 14.689 ;
; A[14]       ; SRAM_DQ[2]    ; 14.411 ; 14.411 ; 14.411 ; 14.411 ;
; A[14]       ; SRAM_DQ[3]    ; 14.421 ; 14.421 ; 14.421 ; 14.421 ;
; A[14]       ; SRAM_DQ[4]    ; 14.132 ; 14.132 ; 14.132 ; 14.132 ;
; A[14]       ; SRAM_DQ[5]    ; 14.132 ; 14.132 ; 14.132 ; 14.132 ;
; A[14]       ; SRAM_DQ[6]    ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; A[14]       ; SRAM_DQ[7]    ; 14.101 ; 14.101 ; 14.101 ; 14.101 ;
; A[14]       ; SRAM_DQ[8]    ; 14.415 ; 14.415 ; 14.415 ; 14.415 ;
; A[14]       ; SRAM_DQ[9]    ; 14.415 ; 14.415 ; 14.415 ; 14.415 ;
; A[14]       ; SRAM_DQ[10]   ; 14.403 ; 14.403 ; 14.403 ; 14.403 ;
; A[14]       ; SRAM_DQ[11]   ; 14.405 ; 14.405 ; 14.405 ; 14.405 ;
; A[14]       ; SRAM_DQ[12]   ; 14.412 ; 14.412 ; 14.412 ; 14.412 ;
; A[14]       ; SRAM_DQ[13]   ; 14.413 ; 14.413 ; 14.413 ; 14.413 ;
; A[14]       ; SRAM_DQ[14]   ; 14.764 ; 14.764 ; 14.764 ; 14.764 ;
; A[14]       ; SRAM_DQ[15]   ; 14.760 ; 14.760 ; 14.760 ; 14.760 ;
; A[14]       ; SRAM_LB_N     ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; A[14]       ; SRAM_UB_N     ; 13.267 ; 13.267 ; 13.267 ; 13.267 ;
; A[15]       ; D[0]          ; 17.235 ; 17.235 ; 17.235 ; 17.235 ;
; A[15]       ; D[1]          ; 16.264 ; 16.264 ; 16.264 ; 16.264 ;
; A[15]       ; D[2]          ; 17.233 ; 17.233 ; 17.233 ; 17.233 ;
; A[15]       ; D[3]          ; 16.033 ; 16.033 ; 16.033 ; 16.033 ;
; A[15]       ; D[4]          ; 18.890 ; 18.890 ; 18.890 ; 18.890 ;
; A[15]       ; D[5]          ; 16.283 ; 16.283 ; 16.283 ; 16.283 ;
; A[15]       ; D[6]          ; 16.250 ; 16.250 ; 16.250 ; 16.250 ;
; A[15]       ; D[7]          ; 15.099 ; 15.099 ; 15.099 ; 15.099 ;
; A[15]       ; HEX2[0]       ; 16.097 ; 16.097 ; 16.097 ; 16.097 ;
; A[15]       ; HEX2[1]       ; 16.087 ; 16.087 ; 16.087 ; 16.087 ;
; A[15]       ; HEX2[2]       ; 16.233 ; 16.233 ; 16.233 ; 16.233 ;
; A[15]       ; HEX2[3]       ; 15.987 ; 15.987 ; 15.987 ; 15.987 ;
; A[15]       ; HEX2[4]       ; 16.078 ; 16.078 ; 16.078 ; 16.078 ;
; A[15]       ; HEX2[5]       ; 15.931 ; 15.931 ; 15.931 ; 15.931 ;
; A[15]       ; HEX2[6]       ; 16.409 ; 16.409 ; 16.409 ; 16.409 ;
; A[15]       ; HEX3[0]       ; 15.717 ; 15.717 ; 15.717 ; 15.717 ;
; A[15]       ; HEX3[1]       ; 16.048 ; 16.048 ; 16.048 ; 16.048 ;
; A[15]       ; HEX3[2]       ; 15.726 ; 15.726 ; 15.726 ; 15.726 ;
; A[15]       ; HEX3[3]       ; 15.154 ; 15.154 ; 15.154 ; 15.154 ;
; A[15]       ; HEX3[4]       ; 14.895 ; 14.895 ; 14.895 ; 14.895 ;
; A[15]       ; HEX3[5]       ; 15.187 ; 15.187 ; 15.187 ; 15.187 ;
; A[15]       ; HEX3[6]       ; 15.908 ; 15.908 ; 15.908 ; 15.908 ;
; A[15]       ; SRAM_ADDR[14] ; 15.365 ; 15.365 ; 15.365 ; 15.365 ;
; A[15]       ; SRAM_ADDR[15] ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; A[15]       ; SRAM_ADDR[16] ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; A[15]       ; SRAM_ADDR[17] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; A[15]       ; SRAM_DQ[0]    ; 15.637 ; 15.637 ; 15.637 ; 15.637 ;
; A[15]       ; SRAM_DQ[1]    ; 15.647 ; 15.647 ; 15.647 ; 15.647 ;
; A[15]       ; SRAM_DQ[2]    ; 15.369 ; 15.369 ; 15.369 ; 15.369 ;
; A[15]       ; SRAM_DQ[3]    ; 15.379 ; 15.379 ; 15.379 ; 15.379 ;
; A[15]       ; SRAM_DQ[4]    ; 15.090 ; 15.090 ; 15.090 ; 15.090 ;
; A[15]       ; SRAM_DQ[5]    ; 15.090 ; 15.090 ; 15.090 ; 15.090 ;
; A[15]       ; SRAM_DQ[6]    ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; A[15]       ; SRAM_DQ[7]    ; 15.059 ; 15.059 ; 15.059 ; 15.059 ;
; A[15]       ; SRAM_DQ[8]    ; 15.373 ; 15.373 ; 15.373 ; 15.373 ;
; A[15]       ; SRAM_DQ[9]    ; 15.373 ; 15.373 ; 15.373 ; 15.373 ;
; A[15]       ; SRAM_DQ[10]   ; 15.361 ; 15.361 ; 15.361 ; 15.361 ;
; A[15]       ; SRAM_DQ[11]   ; 15.363 ; 15.363 ; 15.363 ; 15.363 ;
; A[15]       ; SRAM_DQ[12]   ; 15.370 ; 15.370 ; 15.370 ; 15.370 ;
; A[15]       ; SRAM_DQ[13]   ; 15.371 ; 15.371 ; 15.371 ; 15.371 ;
; A[15]       ; SRAM_DQ[14]   ; 15.722 ; 15.722 ; 15.722 ; 15.722 ;
; A[15]       ; SRAM_DQ[15]   ; 15.718 ; 15.718 ; 15.718 ; 15.718 ;
; A[15]       ; SRAM_LB_N     ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; A[15]       ; SRAM_UB_N     ; 14.225 ; 14.225 ; 14.225 ; 14.225 ;
; D[0]        ; SRAM_DQ[0]    ; 10.925 ;        ;        ; 10.925 ;
; D[0]        ; SRAM_DQ[8]    ; 10.906 ;        ;        ; 10.906 ;
; D[1]        ; SRAM_DQ[1]    ; 11.355 ;        ;        ; 11.355 ;
; D[1]        ; SRAM_DQ[9]    ; 11.307 ;        ;        ; 11.307 ;
; D[2]        ; SRAM_DQ[2]    ; 10.874 ;        ;        ; 10.874 ;
; D[2]        ; SRAM_DQ[10]   ; 10.846 ;        ;        ; 10.846 ;
; D[3]        ; SRAM_DQ[3]    ; 10.645 ;        ;        ; 10.645 ;
; D[3]        ; SRAM_DQ[11]   ; 10.870 ;        ;        ; 10.870 ;
; D[4]        ; SRAM_DQ[4]    ; 10.815 ;        ;        ; 10.815 ;
; D[4]        ; SRAM_DQ[12]   ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]    ; 10.152 ;        ;        ; 10.152 ;
; D[5]        ; SRAM_DQ[13]   ; 10.708 ;        ;        ; 10.708 ;
; D[6]        ; SRAM_DQ[6]    ; 10.431 ;        ;        ; 10.431 ;
; D[6]        ; SRAM_DQ[14]   ; 10.436 ;        ;        ; 10.436 ;
; D[7]        ; SRAM_DQ[7]    ; 10.992 ;        ;        ; 10.992 ;
; D[7]        ; SRAM_DQ[15]   ; 10.131 ;        ;        ; 10.131 ;
; IORQ_n      ; BUSDIR_n      ; 12.874 ;        ;        ; 12.874 ;
; IORQ_n      ; D[0]          ; 13.925 ; 13.925 ; 13.925 ; 13.925 ;
; IORQ_n      ; D[1]          ; 13.323 ; 13.323 ; 13.323 ; 13.323 ;
; IORQ_n      ; D[2]          ; 13.867 ; 13.867 ; 13.867 ; 13.867 ;
; IORQ_n      ; D[3]          ; 14.173 ; 14.173 ; 14.173 ; 14.173 ;
; IORQ_n      ; D[4]          ; 14.261 ; 14.261 ; 14.261 ; 14.261 ;
; IORQ_n      ; D[5]          ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; IORQ_n      ; D[6]          ; 12.925 ; 12.925 ; 12.925 ; 12.925 ;
; IORQ_n      ; D[7]          ; 13.001 ; 13.001 ; 13.001 ; 13.001 ;
; M1_n        ; D[0]          ; 14.262 ; 14.262 ; 14.262 ; 14.262 ;
; M1_n        ; D[1]          ; 14.153 ; 14.153 ; 14.153 ; 14.153 ;
; M1_n        ; D[2]          ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; M1_n        ; D[3]          ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; M1_n        ; D[4]          ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; M1_n        ; D[5]          ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; M1_n        ; D[6]          ; 13.755 ; 13.755 ; 13.755 ; 13.755 ;
; M1_n        ; D[7]          ; 13.831 ; 13.831 ; 13.831 ; 13.831 ;
; MREQ_n      ; D[0]          ; 14.267 ; 14.267 ; 14.267 ; 14.267 ;
; MREQ_n      ; D[1]          ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; MREQ_n      ; D[2]          ; 13.896 ; 13.896 ; 13.896 ; 13.896 ;
; MREQ_n      ; D[3]          ; 14.415 ; 14.415 ; 14.415 ; 14.415 ;
; MREQ_n      ; D[4]          ; 15.096 ; 15.096 ; 15.096 ; 15.096 ;
; MREQ_n      ; D[5]          ; 13.241 ; 13.241 ; 13.241 ; 13.241 ;
; MREQ_n      ; D[6]          ; 13.760 ; 13.760 ; 13.760 ; 13.760 ;
; MREQ_n      ; D[7]          ; 13.836 ; 13.836 ; 13.836 ; 13.836 ;
; RD_n        ; BUSDIR_n      ; 13.007 ;        ;        ; 13.007 ;
; RD_n        ; D[0]          ; 14.254 ; 14.254 ; 14.254 ; 14.254 ;
; RD_n        ; D[1]          ; 13.652 ; 13.652 ; 13.652 ; 13.652 ;
; RD_n        ; D[2]          ; 13.928 ; 13.928 ; 13.928 ; 13.928 ;
; RD_n        ; D[3]          ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; RD_n        ; D[4]          ; 14.590 ; 14.590 ; 14.590 ; 14.590 ;
; RD_n        ; D[5]          ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; RD_n        ; D[6]          ; 13.254 ; 13.254 ; 13.254 ; 13.254 ;
; RD_n        ; D[7]          ; 13.330 ; 13.330 ; 13.330 ; 13.330 ;
; SLTSL_n     ; BUSDIR_n      ; 16.241 ;        ;        ; 16.241 ;
; SLTSL_n     ; D[0]          ; 17.769 ; 17.769 ; 17.769 ; 17.769 ;
; SLTSL_n     ; D[1]          ; 17.660 ; 17.660 ; 17.660 ; 17.660 ;
; SLTSL_n     ; D[2]          ; 17.398 ; 17.398 ; 17.398 ; 17.398 ;
; SLTSL_n     ; D[3]          ; 17.917 ; 17.917 ; 17.917 ; 17.917 ;
; SLTSL_n     ; D[4]          ; 18.598 ; 18.598 ; 18.598 ; 18.598 ;
; SLTSL_n     ; D[5]          ; 16.743 ; 16.743 ; 16.743 ; 16.743 ;
; SLTSL_n     ; D[6]          ; 17.262 ; 17.262 ; 17.262 ; 17.262 ;
; SLTSL_n     ; D[7]          ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; SLTSL_n     ; LEDR[9]       ;        ; 13.780 ; 13.780 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 13.238 ;        ;        ; 13.238 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 12.316 ; 12.316 ; 12.316 ; 12.316 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 12.316 ; 12.316 ; 12.316 ; 12.316 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 11.930 ; 11.930 ; 11.930 ; 11.930 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 12.285 ; 12.285 ; 12.285 ; 12.285 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 12.600 ; 12.600 ; 12.600 ; 12.600 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 12.600 ; 12.600 ; 12.600 ; 12.600 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 12.588 ; 12.588 ; 12.588 ; 12.588 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 12.590 ; 12.590 ; 12.590 ; 12.590 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 12.598 ; 12.598 ; 12.598 ; 12.598 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 12.949 ; 12.949 ; 12.949 ; 12.949 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; SRAM_DQ[0]  ; D[0]          ; 13.910 ;        ;        ; 13.910 ;
; SRAM_DQ[1]  ; D[1]          ; 13.497 ;        ;        ; 13.497 ;
; SRAM_DQ[2]  ; D[2]          ; 13.372 ;        ;        ; 13.372 ;
; SRAM_DQ[3]  ; D[3]          ; 13.222 ;        ;        ; 13.222 ;
; SRAM_DQ[4]  ; D[4]          ; 12.507 ;        ;        ; 12.507 ;
; SRAM_DQ[5]  ; D[5]          ; 13.364 ;        ;        ; 13.364 ;
; SRAM_DQ[6]  ; D[6]          ; 13.021 ;        ;        ; 13.021 ;
; SRAM_DQ[7]  ; D[7]          ; 11.931 ;        ;        ; 11.931 ;
; SRAM_DQ[8]  ; D[0]          ; 13.824 ;        ;        ; 13.824 ;
; SRAM_DQ[9]  ; D[1]          ; 14.461 ; 14.461 ; 14.461 ; 14.461 ;
; SRAM_DQ[10] ; D[2]          ; 12.999 ;        ;        ; 12.999 ;
; SRAM_DQ[11] ; D[3]          ; 14.578 ; 14.578 ; 14.578 ; 14.578 ;
; SRAM_DQ[12] ; D[4]          ; 12.002 ;        ;        ; 12.002 ;
; SRAM_DQ[13] ; D[5]          ; 16.167 ;        ;        ; 16.167 ;
; SRAM_DQ[14] ; D[6]          ; 16.087 ;        ;        ; 16.087 ;
; SRAM_DQ[15] ; D[7]          ; 14.798 ;        ;        ; 14.798 ;
; SW[9]       ; BUSDIR_n      ;        ; 11.180 ; 11.180 ;        ;
; SW[9]       ; D[0]          ; 12.708 ; 12.708 ; 12.708 ; 12.708 ;
; SW[9]       ; D[1]          ; 12.599 ; 12.599 ; 12.599 ; 12.599 ;
; SW[9]       ; D[2]          ; 12.337 ; 12.337 ; 12.337 ; 12.337 ;
; SW[9]       ; D[3]          ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; SW[9]       ; D[4]          ; 13.537 ; 13.537 ; 13.537 ; 13.537 ;
; SW[9]       ; D[5]          ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
; SW[9]       ; D[6]          ; 12.201 ; 12.201 ; 12.201 ; 12.201 ;
; SW[9]       ; D[7]          ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; SW[9]       ; LEDR[9]       ; 8.719  ;        ;        ; 8.719  ;
; SW[9]       ; SRAM_CE_N     ;        ; 8.177  ; 8.177  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; SW[9]       ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; SW[9]       ; SRAM_DQ[2]    ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; SW[9]       ; SRAM_DQ[3]    ; 7.894  ; 7.894  ; 7.894  ; 7.894  ;
; SW[9]       ; SRAM_DQ[4]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[9]       ; SRAM_DQ[5]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[9]       ; SRAM_DQ[6]    ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; SW[9]       ; SRAM_DQ[7]    ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SW[9]       ; SRAM_DQ[8]    ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; SRAM_DQ[9]    ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; SRAM_DQ[10]   ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; SW[9]       ; SRAM_DQ[11]   ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; SW[9]       ; SRAM_DQ[12]   ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[9]       ; SRAM_DQ[13]   ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; SW[9]       ; SRAM_DQ[14]   ; 8.273  ; 8.273  ; 8.273  ; 8.273  ;
; SW[9]       ; SRAM_DQ[15]   ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; WR_n        ; BUSDIR_n      ; 14.609 ;        ;        ; 14.609 ;
; WR_n        ; SRAM_DQ[0]    ; 13.975 ; 13.975 ; 13.975 ; 13.975 ;
; WR_n        ; SRAM_DQ[1]    ; 13.985 ; 13.985 ; 13.985 ; 13.985 ;
; WR_n        ; SRAM_DQ[2]    ; 13.707 ; 13.707 ; 13.707 ; 13.707 ;
; WR_n        ; SRAM_DQ[3]    ; 13.717 ; 13.717 ; 13.717 ; 13.717 ;
; WR_n        ; SRAM_DQ[4]    ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; WR_n        ; SRAM_DQ[5]    ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; WR_n        ; SRAM_DQ[6]    ; 13.042 ; 13.042 ; 13.042 ; 13.042 ;
; WR_n        ; SRAM_DQ[7]    ; 13.397 ; 13.397 ; 13.397 ; 13.397 ;
; WR_n        ; SRAM_DQ[8]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; WR_n        ; SRAM_DQ[9]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; WR_n        ; SRAM_DQ[10]   ; 13.735 ; 13.735 ; 13.735 ; 13.735 ;
; WR_n        ; SRAM_DQ[11]   ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; WR_n        ; SRAM_DQ[12]   ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; WR_n        ; SRAM_DQ[13]   ; 13.745 ; 13.745 ; 13.745 ; 13.745 ;
; WR_n        ; SRAM_DQ[14]   ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; WR_n        ; SRAM_DQ[15]   ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; WR_n        ; SRAM_WE_N     ; 10.604 ;        ;        ; 10.604 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[0]       ; 9.588  ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588  ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 19.325 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 20.258 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 20.268 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 19.990 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 20.000 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 19.711 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 19.711 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 19.325 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 19.680 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 19.994 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 19.994 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 19.982 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 19.984 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 19.991 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 19.992 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 20.343 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 20.339 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 9.588  ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588  ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183 ;      ; Fall       ; A[0]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[0]       ; 9.588  ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588  ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 16.974 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 17.907 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 17.917 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 17.639 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 17.649 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 17.360 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 17.360 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 16.974 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 17.329 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 17.643 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 17.643 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 17.631 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 17.633 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 17.640 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 17.641 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 17.992 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 17.988 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 9.588  ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588  ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183 ;      ; Fall       ; A[0]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 9.588     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107    ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505    ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049    ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443    ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443    ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588     ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107    ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183    ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 19.325    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 20.258    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 20.268    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 19.990    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 20.000    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 19.711    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 19.711    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 19.325    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 19.680    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 19.994    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 19.994    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 19.982    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 19.984    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 19.991    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 19.992    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 20.343    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 20.339    ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 9.588     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107    ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505    ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049    ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443    ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443    ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588     ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107    ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183    ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 9.588     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107    ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505    ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049    ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443    ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443    ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588     ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107    ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183    ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 16.974    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 17.907    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 17.917    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 17.639    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 17.649    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 17.360    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 17.360    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 16.974    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 17.329    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 17.643    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 17.643    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 17.631    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 17.633    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 17.640    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 17.641    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 17.992    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 17.988    ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 9.588     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 11.107    ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.505    ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 11.049    ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 11.443    ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 11.443    ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 9.588     ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.107    ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.183    ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.762 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -0.521 ; -12.485       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[0]  ; -1.222 ; -29.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[0]'                                                                              ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.762 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.598      ;
; 0.762 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.598      ;
; 0.762 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.598      ;
; 0.763 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.596      ;
; 0.763 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.596      ;
; 0.771 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.589      ;
; 0.771 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.589      ;
; 0.771 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.589      ;
; 0.771 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.589      ;
; 0.771 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.828      ; 3.589      ;
; 0.812 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.547      ;
; 0.812 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.547      ;
; 0.812 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.547      ;
; 0.812 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.547      ;
; 0.812 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.547      ;
; 0.838 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.521      ;
; 0.838 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.521      ;
; 0.838 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.521      ;
; 0.838 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.521      ;
; 0.838 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.521      ;
; 0.901 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 0.901 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.500        ; 3.827      ; 3.458      ;
; 1.262 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.598      ;
; 1.262 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.598      ;
; 1.262 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.598      ;
; 1.263 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.596      ;
; 1.263 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.596      ;
; 1.271 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.589      ;
; 1.271 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.589      ;
; 1.271 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.589      ;
; 1.271 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.589      ;
; 1.271 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.828      ; 3.589      ;
; 1.312 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.547      ;
; 1.312 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.547      ;
; 1.312 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.547      ;
; 1.312 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.547      ;
; 1.312 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.547      ;
; 1.338 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.521      ;
; 1.338 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.521      ;
; 1.338 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.521      ;
; 1.338 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.521      ;
; 1.338 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.521      ;
; 1.401 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
; 1.401 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 1.000        ; 3.827      ; 3.458      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[0]'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.521 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.521 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.458      ;
; -0.458 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.521      ;
; -0.458 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.521      ;
; -0.458 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.521      ;
; -0.458 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.521      ;
; -0.458 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.521      ;
; -0.432 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.547      ;
; -0.432 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.547      ;
; -0.432 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.547      ;
; -0.432 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.547      ;
; -0.432 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.547      ;
; -0.391 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.589      ;
; -0.391 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.589      ;
; -0.391 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.589      ;
; -0.391 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.589      ;
; -0.391 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.589      ;
; -0.383 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.596      ;
; -0.383 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.827      ; 3.596      ;
; -0.382 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.598      ;
; -0.382 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.598      ;
; -0.382 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.828      ; 3.598      ;
; -0.021 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; -0.021 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.458      ;
; 0.042  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.521      ;
; 0.042  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.521      ;
; 0.042  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.521      ;
; 0.042  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.521      ;
; 0.042  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.521      ;
; 0.068  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.547      ;
; 0.068  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.547      ;
; 0.068  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.547      ;
; 0.068  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.547      ;
; 0.068  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.547      ;
; 0.109  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.589      ;
; 0.109  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.589      ;
; 0.109  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.589      ;
; 0.109  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.589      ;
; 0.109  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.589      ;
; 0.117  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.596      ;
; 0.117  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.827      ; 3.596      ;
; 0.118  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.598      ;
; 0.118  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.598      ;
; 0.118  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.828      ; 3.598      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 4.292  ; 4.292  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.262 ; -0.262 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 2.360  ; 2.360  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.589  ; 3.589  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 1.637  ; 1.637  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 4.292  ; 4.292  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 2.262  ; 2.262  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 3.790  ; 3.790  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 2.347  ; 2.347  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.911  ; 0.911  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.253  ; 0.253  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.818  ; 0.818  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.540  ; 0.540  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.911  ; 0.911  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.358  ; 0.358  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.028 ; -0.028 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.060  ; 0.060  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.149 ; -0.149 ; Rise       ; A[0]            ;
; KEY[*]    ; A[0]       ; 0.950  ; 0.950  ; Rise       ; A[0]            ;
;  KEY[0]   ; A[0]       ; 0.950  ; 0.950  ; Rise       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.521  ; 0.521  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.521  ; 0.521  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -1.516 ; -1.516 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -2.795 ; -2.795 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -0.821 ; -0.821 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -3.498 ; -3.498 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -1.691 ; -1.691 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -2.996 ; -2.996 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -1.654 ; -1.654 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.269  ; 0.269  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.042  ; 0.042  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.043  ; 0.043  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.125 ; -0.125 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.679 ; -0.679 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.010  ; 0.010  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.148  ; 0.148  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.060  ; 0.060  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.269  ; 0.269  ; Rise       ; A[0]            ;
; KEY[*]    ; A[0]       ; -0.830 ; -0.830 ; Rise       ; A[0]            ;
;  KEY[0]   ; A[0]       ; -0.830 ; -0.830 ; Rise       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.769  ; 4.769  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 10.651 ; 10.651 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 9.390  ; 9.390  ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 9.388  ; 9.388  ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 9.345  ; 9.345  ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 9.332  ; 9.332  ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 10.106 ; 10.106 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 10.651 ; 10.651 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 10.630 ; 10.630 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 10.232 ; 10.232 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 9.539  ; 9.539  ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 9.429  ; 9.429  ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 9.405  ; 9.405  ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 9.495  ; 9.495  ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 9.405  ; 9.405  ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 9.435  ; 9.435  ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 9.381  ; 9.381  ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 9.539  ; 9.539  ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 10.570 ; 10.570 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 10.403 ; 10.403 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 10.570 ; 10.570 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 10.478 ; 10.478 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 10.139 ; 10.139 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 10.075 ; 10.075 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 10.202 ; 10.202 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 10.458 ; 10.458 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.491  ; 6.491  ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.017  ; 6.017  ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 6.136  ; 6.136  ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.335  ; 6.335  ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.491  ; 6.491  ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.463  ; 6.463  ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 6.252  ; 6.252  ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 6.240  ; 6.240  ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.446  ; 6.446  ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 8.910  ; 8.910  ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.196  ; 5.196  ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 8.093  ; 8.093  ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 8.835  ; 8.835  ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 8.910  ; 8.910  ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 8.696  ; 8.696  ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 8.417  ; 8.417  ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 8.402  ; 8.402  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.769  ; 4.769  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 8.254  ; 8.254  ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.648  ; 7.648  ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 7.848  ; 7.848  ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 7.436  ; 7.436  ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 7.422  ; 7.422  ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 8.254  ; 8.254  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.196  ; 5.196  ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.196  ; 5.196  ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.480 ; 4.480 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 5.402 ; 5.402 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.863 ; 5.863 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.564 ; 5.564 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.818 ; 5.818 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.402 ; 5.402 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.579 ; 6.579 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 7.551 ; 7.551 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 7.529 ; 7.529 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 7.127 ; 7.127 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 8.600 ; 8.600 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 8.648 ; 8.648 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 8.626 ; 8.626 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 8.712 ; 8.712 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 8.624 ; 8.624 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 8.653 ; 8.653 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 8.600 ; 8.600 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 8.757 ; 8.757 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 8.068 ; 8.068 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 8.396 ; 8.396 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 8.564 ; 8.564 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 8.472 ; 8.472 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 8.132 ; 8.132 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 8.068 ; 8.068 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 8.195 ; 8.195 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 8.451 ; 8.451 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.017 ; 6.017 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.017 ; 6.017 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 6.136 ; 6.136 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.335 ; 6.335 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.491 ; 6.491 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.463 ; 6.463 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 6.252 ; 6.252 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 6.240 ; 6.240 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.446 ; 6.446 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.196 ; 5.196 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.196 ; 5.196 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 7.693 ; 7.693 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 8.182 ; 8.182 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 8.072 ; 8.072 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 7.656 ; 7.656 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 7.602 ; 7.602 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 7.587 ; 7.587 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.480 ; 4.480 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 5.402 ; 5.402 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.863 ; 5.863 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.564 ; 5.564 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.818 ; 5.818 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.402 ; 5.402 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.579 ; 6.579 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.196 ; 5.196 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.196 ; 5.196 ; Fall       ; A[0]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 7.530  ; 7.530  ;        ;
; A[1]        ; D[0]          ; 8.256  ; 8.256  ; 8.256  ; 8.256  ;
; A[1]        ; D[1]          ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; A[1]        ; D[2]          ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[1]        ; D[3]          ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; A[1]        ; D[4]          ; 8.737  ; 8.737  ; 8.737  ; 8.737  ;
; A[1]        ; D[5]          ; 6.973  ; 6.973  ; 6.973  ; 6.973  ;
; A[1]        ; D[6]          ; 7.142  ; 7.142  ; 7.142  ; 7.142  ;
; A[1]        ; D[7]          ; 7.192  ; 7.192  ; 7.192  ; 7.192  ;
; A[1]        ; SRAM_ADDR[1]  ; 5.822  ;        ;        ; 5.822  ;
; A[2]        ; BUSDIR_n      ;        ; 9.080  ; 9.080  ;        ;
; A[2]        ; D[0]          ; 10.164 ; 10.164 ; 10.164 ; 10.164 ;
; A[2]        ; D[1]          ; 10.338 ; 10.338 ; 10.338 ; 10.338 ;
; A[2]        ; D[2]          ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[2]        ; D[3]          ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; A[2]        ; D[4]          ; 10.770 ; 10.770 ; 10.770 ; 10.770 ;
; A[2]        ; D[5]          ; 10.053 ; 8.523  ; 8.523  ; 10.053 ;
; A[2]        ; D[6]          ; 10.030 ; 8.692  ; 8.692  ; 10.030 ;
; A[2]        ; D[7]          ; 9.623  ; 8.742  ; 8.742  ; 9.623  ;
; A[2]        ; SRAM_ADDR[2]  ; 5.693  ;        ;        ; 5.693  ;
; A[3]        ; BUSDIR_n      ; 6.889  ; 7.128  ; 7.128  ; 6.889  ;
; A[3]        ; D[0]          ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[3]        ; D[1]          ; 8.386  ; 8.386  ; 8.386  ; 8.386  ;
; A[3]        ; D[2]          ; 8.000  ; 8.000  ; 8.000  ; 8.000  ;
; A[3]        ; D[3]          ; 7.959  ; 7.959  ; 7.959  ; 7.959  ;
; A[3]        ; D[4]          ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; A[3]        ; D[5]          ; 8.101  ; 6.571  ; 6.571  ; 8.101  ;
; A[3]        ; D[6]          ; 8.078  ; 6.740  ; 6.740  ; 8.078  ;
; A[3]        ; D[7]          ; 7.671  ; 6.790  ; 6.790  ; 7.671  ;
; A[3]        ; SRAM_ADDR[3]  ; 5.651  ;        ;        ; 5.651  ;
; A[4]        ; BUSDIR_n      ;        ; 9.783  ; 9.783  ;        ;
; A[4]        ; D[0]          ; 10.867 ; 10.867 ; 10.867 ; 10.867 ;
; A[4]        ; D[1]          ; 11.041 ; 11.041 ; 11.041 ; 11.041 ;
; A[4]        ; D[2]          ; 10.655 ; 10.655 ; 10.655 ; 10.655 ;
; A[4]        ; D[3]          ; 10.614 ; 10.614 ; 10.614 ; 10.614 ;
; A[4]        ; D[4]          ; 11.473 ; 11.473 ; 11.473 ; 11.473 ;
; A[4]        ; D[5]          ; 10.756 ; 9.226  ; 9.226  ; 10.756 ;
; A[4]        ; D[6]          ; 10.733 ; 9.395  ; 9.395  ; 10.733 ;
; A[4]        ; D[7]          ; 10.326 ; 9.445  ; 9.445  ; 10.326 ;
; A[4]        ; HEX0[0]       ; 6.278  ; 6.278  ; 6.278  ; 6.278  ;
; A[4]        ; HEX0[1]       ; 6.305  ; 6.305  ; 6.305  ; 6.305  ;
; A[4]        ; HEX0[2]       ;        ; 6.434  ; 6.434  ;        ;
; A[4]        ; HEX0[3]       ; 6.436  ; 6.436  ; 6.436  ; 6.436  ;
; A[4]        ; HEX0[4]       ; 6.453  ;        ;        ; 6.453  ;
; A[4]        ; HEX0[5]       ; 6.538  ;        ;        ; 6.538  ;
; A[4]        ; HEX0[6]       ; 6.453  ; 6.453  ; 6.453  ; 6.453  ;
; A[4]        ; SRAM_ADDR[4]  ; 5.553  ;        ;        ; 5.553  ;
; A[5]        ; BUSDIR_n      ; 7.432  ; 7.558  ; 7.558  ; 7.432  ;
; A[5]        ; D[0]          ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[5]        ; D[1]          ; 8.816  ; 8.816  ; 8.816  ; 8.816  ;
; A[5]        ; D[2]          ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; A[5]        ; D[3]          ; 8.389  ; 8.389  ; 8.389  ; 8.389  ;
; A[5]        ; D[4]          ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; A[5]        ; D[5]          ; 8.531  ; 7.001  ; 7.001  ; 8.531  ;
; A[5]        ; D[6]          ; 8.508  ; 7.170  ; 7.170  ; 8.508  ;
; A[5]        ; D[7]          ; 8.101  ; 7.220  ; 7.220  ; 8.101  ;
; A[5]        ; HEX0[0]       ; 6.019  ; 6.019  ; 6.019  ; 6.019  ;
; A[5]        ; HEX0[1]       ; 6.057  ; 6.057  ; 6.057  ; 6.057  ;
; A[5]        ; HEX0[2]       ; 6.191  ;        ;        ; 6.191  ;
; A[5]        ; HEX0[3]       ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; A[5]        ; HEX0[4]       ;        ; 6.209  ; 6.209  ;        ;
; A[5]        ; HEX0[5]       ; 6.289  ; 6.289  ; 6.289  ; 6.289  ;
; A[5]        ; HEX0[6]       ; 6.205  ; 6.205  ; 6.205  ; 6.205  ;
; A[5]        ; SRAM_ADDR[5]  ; 5.410  ;        ;        ; 5.410  ;
; A[6]        ; BUSDIR_n      ;        ; 9.281  ; 9.281  ;        ;
; A[6]        ; D[0]          ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; A[6]        ; D[1]          ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[6]        ; D[2]          ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
; A[6]        ; D[3]          ; 10.112 ; 10.112 ; 10.112 ; 10.112 ;
; A[6]        ; D[4]          ; 10.971 ; 10.971 ; 10.971 ; 10.971 ;
; A[6]        ; D[5]          ; 10.254 ; 8.724  ; 8.724  ; 10.254 ;
; A[6]        ; D[6]          ; 10.231 ; 8.893  ; 8.893  ; 10.231 ;
; A[6]        ; D[7]          ; 9.824  ; 8.943  ; 8.943  ; 9.824  ;
; A[6]        ; HEX0[0]       ; 5.774  ; 5.774  ; 5.774  ; 5.774  ;
; A[6]        ; HEX0[1]       ; 5.813  ;        ;        ; 5.813  ;
; A[6]        ; HEX0[2]       ; 5.946  ; 5.946  ; 5.946  ; 5.946  ;
; A[6]        ; HEX0[3]       ; 5.948  ; 5.948  ; 5.948  ; 5.948  ;
; A[6]        ; HEX0[4]       ; 5.965  ; 5.965  ; 5.965  ; 5.965  ;
; A[6]        ; HEX0[5]       ; 6.045  ; 6.045  ; 6.045  ; 6.045  ;
; A[6]        ; HEX0[6]       ; 5.961  ; 5.961  ; 5.961  ; 5.961  ;
; A[6]        ; SRAM_ADDR[6]  ; 5.665  ;        ;        ; 5.665  ;
; A[7]        ; BUSDIR_n      ; 7.517  ; 7.521  ; 7.521  ; 7.517  ;
; A[7]        ; D[0]          ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; A[7]        ; D[1]          ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; A[7]        ; D[2]          ; 8.393  ; 8.393  ; 8.393  ; 8.393  ;
; A[7]        ; D[3]          ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; A[7]        ; D[4]          ; 9.211  ; 9.211  ; 9.211  ; 9.211  ;
; A[7]        ; D[5]          ; 8.494  ; 6.964  ; 6.964  ; 8.494  ;
; A[7]        ; D[6]          ; 8.471  ; 7.133  ; 7.133  ; 8.471  ;
; A[7]        ; D[7]          ; 8.064  ; 7.183  ; 7.183  ; 8.064  ;
; A[7]        ; HEX0[0]       ; 5.844  ; 5.844  ; 5.844  ; 5.844  ;
; A[7]        ; HEX0[1]       ; 5.871  ; 5.871  ; 5.871  ; 5.871  ;
; A[7]        ; HEX0[2]       ; 6.008  ; 6.008  ; 6.008  ; 6.008  ;
; A[7]        ; HEX0[3]       ; 6.007  ; 6.007  ; 6.007  ; 6.007  ;
; A[7]        ; HEX0[4]       ;        ; 6.024  ; 6.024  ;        ;
; A[7]        ; HEX0[5]       ; 6.104  ; 6.104  ; 6.104  ; 6.104  ;
; A[7]        ; HEX0[6]       ; 6.019  ; 6.019  ; 6.019  ; 6.019  ;
; A[7]        ; SRAM_ADDR[7]  ; 5.685  ;        ;        ; 5.685  ;
; A[8]        ; HEX1[0]       ; 5.963  ; 5.963  ; 5.963  ; 5.963  ;
; A[8]        ; HEX1[1]       ; 5.804  ; 5.804  ; 5.804  ; 5.804  ;
; A[8]        ; HEX1[2]       ;        ; 5.804  ; 5.804  ;        ;
; A[8]        ; HEX1[3]       ; 5.815  ; 5.815  ; 5.815  ; 5.815  ;
; A[8]        ; HEX1[4]       ; 5.825  ;        ;        ; 5.825  ;
; A[8]        ; HEX1[5]       ; 5.969  ;        ;        ; 5.969  ;
; A[8]        ; HEX1[6]       ; 5.962  ; 5.962  ; 5.962  ; 5.962  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.666  ;        ;        ; 5.666  ;
; A[9]        ; HEX1[0]       ; 5.945  ; 5.945  ; 5.945  ; 5.945  ;
; A[9]        ; HEX1[1]       ; 5.784  ; 5.784  ; 5.784  ; 5.784  ;
; A[9]        ; HEX1[2]       ; 5.784  ;        ;        ; 5.784  ;
; A[9]        ; HEX1[3]       ; 5.795  ; 5.795  ; 5.795  ; 5.795  ;
; A[9]        ; HEX1[4]       ;        ; 5.806  ; 5.806  ;        ;
; A[9]        ; HEX1[5]       ; 5.951  ; 5.951  ; 5.951  ; 5.951  ;
; A[9]        ; HEX1[6]       ; 5.946  ; 5.946  ; 5.946  ; 5.946  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.531  ;        ;        ; 5.531  ;
; A[10]       ; HEX1[0]       ; 5.856  ; 5.856  ; 5.856  ; 5.856  ;
; A[10]       ; HEX1[1]       ; 5.691  ;        ;        ; 5.691  ;
; A[10]       ; HEX1[2]       ; 5.691  ; 5.691  ; 5.691  ; 5.691  ;
; A[10]       ; HEX1[3]       ; 5.699  ; 5.699  ; 5.699  ; 5.699  ;
; A[10]       ; HEX1[4]       ; 5.710  ; 5.710  ; 5.710  ; 5.710  ;
; A[10]       ; HEX1[5]       ; 5.860  ; 5.860  ; 5.860  ; 5.860  ;
; A[10]       ; HEX1[6]       ; 5.859  ; 5.859  ; 5.859  ; 5.859  ;
; A[10]       ; SRAM_ADDR[10] ; 5.639  ;        ;        ; 5.639  ;
; A[11]       ; HEX1[0]       ; 5.945  ; 5.945  ; 5.945  ; 5.945  ;
; A[11]       ; HEX1[1]       ; 5.786  ; 5.786  ; 5.786  ; 5.786  ;
; A[11]       ; HEX1[2]       ; 5.787  ; 5.787  ; 5.787  ; 5.787  ;
; A[11]       ; HEX1[3]       ; 5.796  ; 5.796  ; 5.796  ; 5.796  ;
; A[11]       ; HEX1[4]       ;        ; 5.806  ; 5.806  ;        ;
; A[11]       ; HEX1[5]       ; 5.947  ; 5.947  ; 5.947  ; 5.947  ;
; A[11]       ; HEX1[6]       ; 5.946  ; 5.946  ; 5.946  ; 5.946  ;
; A[11]       ; SRAM_ADDR[11] ; 5.675  ;        ;        ; 5.675  ;
; A[12]       ; HEX2[0]       ; 6.452  ; 6.452  ; 6.452  ; 6.452  ;
; A[12]       ; HEX2[1]       ; 6.419  ; 6.419  ; 6.419  ; 6.419  ;
; A[12]       ; HEX2[2]       ;        ; 6.509  ; 6.509  ;        ;
; A[12]       ; HEX2[3]       ; 6.425  ; 6.425  ; 6.425  ; 6.425  ;
; A[12]       ; HEX2[4]       ; 6.449  ;        ;        ; 6.449  ;
; A[12]       ; HEX2[5]       ; 6.398  ;        ;        ; 6.398  ;
; A[12]       ; HEX2[6]       ; 6.554  ; 6.554  ; 6.554  ; 6.554  ;
; A[12]       ; SRAM_ADDR[12] ; 5.731  ;        ;        ; 5.731  ;
; A[13]       ; HEX2[0]       ; 6.365  ; 6.365  ; 6.365  ; 6.365  ;
; A[13]       ; HEX2[1]       ; 6.326  ; 6.326  ; 6.326  ; 6.326  ;
; A[13]       ; HEX2[2]       ; 6.424  ;        ;        ; 6.424  ;
; A[13]       ; HEX2[3]       ; 6.336  ; 6.336  ; 6.336  ; 6.336  ;
; A[13]       ; HEX2[4]       ;        ; 6.355  ; 6.355  ;        ;
; A[13]       ; HEX2[5]       ; 6.310  ; 6.310  ; 6.310  ; 6.310  ;
; A[13]       ; HEX2[6]       ; 6.467  ; 6.467  ; 6.467  ; 6.467  ;
; A[13]       ; SRAM_ADDR[13] ; 5.759  ;        ;        ; 5.759  ;
; A[14]       ; D[0]          ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; A[14]       ; D[1]          ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; A[14]       ; D[2]          ; 8.948  ; 8.948  ; 8.948  ; 8.948  ;
; A[14]       ; D[3]          ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; A[14]       ; D[4]          ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; A[14]       ; D[5]          ; 10.254 ; 10.254 ; 10.254 ; 10.254 ;
; A[14]       ; D[6]          ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; A[14]       ; D[7]          ; 9.835  ; 9.835  ; 9.835  ; 9.835  ;
; A[14]       ; HEX2[0]       ; 9.034  ; 9.034  ; 9.034  ; 9.034  ;
; A[14]       ; HEX2[1]       ; 9.010  ; 9.010  ; 9.010  ; 9.010  ;
; A[14]       ; HEX2[2]       ; 9.100  ; 9.100  ; 9.100  ; 9.100  ;
; A[14]       ; HEX2[3]       ; 9.010  ; 9.010  ; 9.010  ; 9.010  ;
; A[14]       ; HEX2[4]       ; 9.040  ; 9.040  ; 9.040  ; 9.040  ;
; A[14]       ; HEX2[5]       ; 8.986  ; 8.986  ; 8.986  ; 8.986  ;
; A[14]       ; HEX2[6]       ; 9.144  ; 9.144  ; 9.144  ; 9.144  ;
; A[14]       ; HEX3[0]       ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; A[14]       ; HEX3[1]       ; 10.235 ; 10.235 ; 10.235 ; 10.235 ;
; A[14]       ; HEX3[2]       ; 10.143 ; 10.143 ; 10.143 ; 10.143 ;
; A[14]       ; HEX3[3]       ; 9.804  ; 9.804  ; 9.804  ; 9.804  ;
; A[14]       ; HEX3[4]       ; 9.740  ; 9.740  ; 9.740  ; 9.740  ;
; A[14]       ; HEX3[5]       ; 9.867  ; 9.867  ; 9.867  ; 9.867  ;
; A[14]       ; HEX3[6]       ; 10.123 ; 10.123 ; 10.123 ; 10.123 ;
; A[14]       ; SRAM_ADDR[14] ; 7.698  ; 7.698  ; 7.698  ; 7.698  ;
; A[14]       ; SRAM_ADDR[15] ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[14]       ; SRAM_ADDR[16] ; 8.513  ; 8.513  ; 8.513  ; 8.513  ;
; A[14]       ; SRAM_ADDR[17] ; 8.361  ; 8.361  ; 8.361  ; 8.361  ;
; A[14]       ; SRAM_DQ[0]    ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; A[14]       ; SRAM_DQ[1]    ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; A[14]       ; SRAM_DQ[2]    ; 8.402  ; 8.402  ; 8.402  ; 8.402  ;
; A[14]       ; SRAM_DQ[3]    ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[14]       ; SRAM_DQ[4]    ; 8.301  ; 8.301  ; 8.301  ; 8.301  ;
; A[14]       ; SRAM_DQ[5]    ; 8.301  ; 8.301  ; 8.301  ; 8.301  ;
; A[14]       ; SRAM_DQ[6]    ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; A[14]       ; SRAM_DQ[7]    ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; A[14]       ; SRAM_DQ[8]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; A[14]       ; SRAM_DQ[9]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; A[14]       ; SRAM_DQ[10]   ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; A[14]       ; SRAM_DQ[11]   ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; A[14]       ; SRAM_DQ[12]   ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; A[14]       ; SRAM_DQ[13]   ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; A[14]       ; SRAM_DQ[14]   ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; A[14]       ; SRAM_DQ[15]   ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; A[14]       ; SRAM_LB_N     ; 8.020  ; 8.020  ; 8.020  ; 8.020  ;
; A[14]       ; SRAM_UB_N     ; 8.005  ; 8.005  ; 8.005  ; 8.005  ;
; A[15]       ; D[0]          ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; A[15]       ; D[1]          ; 8.998  ; 8.998  ; 8.998  ; 8.998  ;
; A[15]       ; D[2]          ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; A[15]       ; D[3]          ; 8.942  ; 8.942  ; 8.942  ; 8.942  ;
; A[15]       ; D[4]          ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; A[15]       ; D[5]          ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[15]       ; D[6]          ; 10.240 ; 10.240 ; 10.240 ; 10.240 ;
; A[15]       ; D[7]          ; 9.842  ; 9.842  ; 9.842  ; 9.842  ;
; A[15]       ; HEX2[0]       ; 8.744  ; 8.744  ; 8.744  ; 8.744  ;
; A[15]       ; HEX2[1]       ; 8.722  ; 8.722  ; 8.722  ; 8.722  ;
; A[15]       ; HEX2[2]       ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; A[15]       ; HEX2[3]       ; 8.720  ; 8.720  ; 8.720  ; 8.720  ;
; A[15]       ; HEX2[4]       ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; A[15]       ; HEX2[5]       ; 8.696  ; 8.696  ; 8.696  ; 8.696  ;
; A[15]       ; HEX2[6]       ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; A[15]       ; HEX3[0]       ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[15]       ; HEX3[1]       ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; A[15]       ; HEX3[2]       ; 10.027 ; 10.027 ; 10.027 ; 10.027 ;
; A[15]       ; HEX3[3]       ; 9.688  ; 9.688  ; 9.688  ; 9.688  ;
; A[15]       ; HEX3[4]       ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; A[15]       ; HEX3[5]       ; 9.751  ; 9.751  ; 9.751  ; 9.751  ;
; A[15]       ; HEX3[6]       ; 10.007 ; 10.007 ; 10.007 ; 10.007 ;
; A[15]       ; SRAM_ADDR[14] ; 7.330  ; 7.330  ; 7.330  ; 7.330  ;
; A[15]       ; SRAM_ADDR[15] ; 8.278  ; 8.278  ; 8.278  ; 8.278  ;
; A[15]       ; SRAM_ADDR[16] ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; A[15]       ; SRAM_ADDR[17] ; 8.245  ; 8.245  ; 8.245  ; 8.245  ;
; A[15]       ; SRAM_DQ[0]    ; 8.509  ; 8.509  ; 8.509  ; 8.509  ;
; A[15]       ; SRAM_DQ[1]    ; 8.519  ; 8.519  ; 8.519  ; 8.519  ;
; A[15]       ; SRAM_DQ[2]    ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; A[15]       ; SRAM_DQ[3]    ; 8.419  ; 8.419  ; 8.419  ; 8.419  ;
; A[15]       ; SRAM_DQ[4]    ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[15]       ; SRAM_DQ[5]    ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[15]       ; SRAM_DQ[6]    ; 8.133  ; 8.133  ; 8.133  ; 8.133  ;
; A[15]       ; SRAM_DQ[7]    ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; A[15]       ; SRAM_DQ[8]    ; 8.407  ; 8.407  ; 8.407  ; 8.407  ;
; A[15]       ; SRAM_DQ[9]    ; 8.407  ; 8.407  ; 8.407  ; 8.407  ;
; A[15]       ; SRAM_DQ[10]   ; 8.397  ; 8.397  ; 8.397  ; 8.397  ;
; A[15]       ; SRAM_DQ[11]   ; 8.397  ; 8.397  ; 8.397  ; 8.397  ;
; A[15]       ; SRAM_DQ[12]   ; 8.407  ; 8.407  ; 8.407  ; 8.407  ;
; A[15]       ; SRAM_DQ[13]   ; 8.407  ; 8.407  ; 8.407  ; 8.407  ;
; A[15]       ; SRAM_DQ[14]   ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[15]       ; SRAM_DQ[15]   ; 8.550  ; 8.550  ; 8.550  ; 8.550  ;
; A[15]       ; SRAM_LB_N     ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; A[15]       ; SRAM_UB_N     ; 8.012  ; 8.012  ; 8.012  ; 8.012  ;
; D[0]        ; SRAM_DQ[0]    ; 5.745  ;        ;        ; 5.745  ;
; D[0]        ; SRAM_DQ[8]    ; 5.724  ;        ;        ; 5.724  ;
; D[1]        ; SRAM_DQ[1]    ; 5.930  ;        ;        ; 5.930  ;
; D[1]        ; SRAM_DQ[9]    ; 5.888  ;        ;        ; 5.888  ;
; D[2]        ; SRAM_DQ[2]    ; 5.704  ;        ;        ; 5.704  ;
; D[2]        ; SRAM_DQ[10]   ; 5.676  ;        ;        ; 5.676  ;
; D[3]        ; SRAM_DQ[3]    ; 5.644  ;        ;        ; 5.644  ;
; D[3]        ; SRAM_DQ[11]   ; 5.696  ;        ;        ; 5.696  ;
; D[4]        ; SRAM_DQ[4]    ; 5.667  ;        ;        ; 5.667  ;
; D[4]        ; SRAM_DQ[12]   ; 5.610  ;        ;        ; 5.610  ;
; D[5]        ; SRAM_DQ[5]    ; 5.400  ;        ;        ; 5.400  ;
; D[5]        ; SRAM_DQ[13]   ; 5.602  ;        ;        ; 5.602  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.750  ;        ;        ; 5.750  ;
; D[7]        ; SRAM_DQ[15]   ; 5.367  ;        ;        ; 5.367  ;
; IORQ_n      ; BUSDIR_n      ; 6.540  ;        ;        ; 6.540  ;
; IORQ_n      ; D[0]          ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; IORQ_n      ; D[1]          ; 8.463  ; 8.463  ; 8.463  ; 8.463  ;
; IORQ_n      ; D[2]          ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; IORQ_n      ; D[3]          ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
; IORQ_n      ; D[4]          ; 8.612  ; 8.612  ; 8.612  ; 8.612  ;
; IORQ_n      ; D[5]          ; 6.072  ; 7.708  ; 7.708  ; 6.072  ;
; IORQ_n      ; D[6]          ; 6.241  ; 7.685  ; 7.685  ; 6.241  ;
; IORQ_n      ; D[7]          ; 6.291  ; 7.278  ; 7.278  ; 6.291  ;
; M1_n        ; D[0]          ; 7.307  ; 7.307  ; 7.307  ; 7.307  ;
; M1_n        ; D[1]          ; 7.305  ; 7.305  ; 7.305  ; 7.305  ;
; M1_n        ; D[2]          ; 7.262  ; 7.262  ; 7.262  ; 7.262  ;
; M1_n        ; D[3]          ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; M1_n        ; D[4]          ; 8.023  ; 8.023  ; 8.023  ; 8.023  ;
; M1_n        ; D[5]          ; 9.445  ; 9.445  ; 9.445  ; 9.445  ;
; M1_n        ; D[6]          ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; M1_n        ; D[7]          ; 9.026  ; 9.026  ; 9.026  ; 9.026  ;
; MREQ_n      ; D[0]          ; 7.333  ; 7.333  ; 7.333  ; 7.333  ;
; MREQ_n      ; D[1]          ; 7.331  ; 7.331  ; 7.331  ; 7.331  ;
; MREQ_n      ; D[2]          ; 7.288  ; 7.288  ; 7.288  ; 7.288  ;
; MREQ_n      ; D[3]          ; 7.275  ; 7.275  ; 7.275  ; 7.275  ;
; MREQ_n      ; D[4]          ; 8.049  ; 8.049  ; 8.049  ; 8.049  ;
; MREQ_n      ; D[5]          ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; MREQ_n      ; D[6]          ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; MREQ_n      ; D[7]          ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; RD_n        ; BUSDIR_n      ; 6.385  ;        ;        ; 6.385  ;
; RD_n        ; D[0]          ; 8.170  ; 8.170  ; 8.170  ; 8.170  ;
; RD_n        ; D[1]          ; 8.513  ; 8.513  ; 8.513  ; 8.513  ;
; RD_n        ; D[2]          ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
; RD_n        ; D[3]          ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; RD_n        ; D[4]          ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; RD_n        ; D[5]          ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; RD_n        ; D[6]          ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; RD_n        ; D[7]          ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; SLTSL_n     ; BUSDIR_n      ; 7.693  ;        ;        ; 7.693  ;
; SLTSL_n     ; D[0]          ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; SLTSL_n     ; D[1]          ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; SLTSL_n     ; D[2]          ; 8.674  ; 8.674  ; 8.674  ; 8.674  ;
; SLTSL_n     ; D[3]          ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; SLTSL_n     ; D[4]          ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; SLTSL_n     ; D[5]          ; 10.857 ; 10.857 ; 10.857 ; 10.857 ;
; SLTSL_n     ; D[6]          ; 10.836 ; 10.836 ; 10.836 ; 10.836 ;
; SLTSL_n     ; D[7]          ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; SLTSL_n     ; LEDR[9]       ;        ; 6.655  ; 6.655  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 6.576  ;        ;        ; 6.576  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 6.405  ; 6.405  ; 6.405  ; 6.405  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 6.415  ; 6.415  ; 6.415  ; 6.415  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 6.305  ; 6.305  ; 6.305  ; 6.305  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 6.315  ; 6.315  ; 6.315  ; 6.315  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 6.204  ; 6.204  ; 6.204  ; 6.204  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 6.204  ; 6.204  ; 6.204  ; 6.204  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.029  ; 6.029  ; 6.029  ; 6.029  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.179  ; 6.179  ; 6.179  ; 6.179  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 6.306  ; 6.306  ; 6.306  ; 6.306  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 6.306  ; 6.306  ; 6.306  ; 6.306  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 6.296  ; 6.296  ; 6.296  ; 6.296  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 6.296  ; 6.296  ; 6.296  ; 6.296  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 6.306  ; 6.306  ; 6.306  ; 6.306  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 6.306  ; 6.306  ; 6.306  ; 6.306  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 6.453  ; 6.453  ; 6.453  ; 6.453  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 6.449  ; 6.449  ; 6.449  ; 6.449  ;
; SRAM_DQ[0]  ; D[0]          ; 6.732  ;        ;        ; 6.732  ;
; SRAM_DQ[1]  ; D[1]          ; 6.625  ;        ;        ; 6.625  ;
; SRAM_DQ[2]  ; D[2]          ; 6.482  ;        ;        ; 6.482  ;
; SRAM_DQ[3]  ; D[3]          ; 6.439  ;        ;        ; 6.439  ;
; SRAM_DQ[4]  ; D[4]          ; 6.192  ;        ;        ; 6.192  ;
; SRAM_DQ[5]  ; D[5]          ; 6.432  ;        ;        ; 6.432  ;
; SRAM_DQ[6]  ; D[6]          ; 6.255  ;        ;        ; 6.255  ;
; SRAM_DQ[7]  ; D[7]          ; 5.911  ;        ;        ; 5.911  ;
; SRAM_DQ[8]  ; D[0]          ; 6.682  ;        ;        ; 6.682  ;
; SRAM_DQ[9]  ; D[1]          ; 6.934  ; 6.934  ; 6.934  ; 6.934  ;
; SRAM_DQ[10] ; D[2]          ; 6.354  ;        ;        ; 6.354  ;
; SRAM_DQ[11] ; D[3]          ; 6.910  ; 6.910  ; 6.910  ; 6.910  ;
; SRAM_DQ[12] ; D[4]          ; 6.014  ;        ;        ; 6.014  ;
; SRAM_DQ[13] ; D[5]          ; 7.512  ;        ;        ; 7.512  ;
; SRAM_DQ[14] ; D[6]          ; 7.459  ;        ;        ; 7.459  ;
; SRAM_DQ[15] ; D[7]          ; 6.999  ;        ;        ; 6.999  ;
; SW[9]       ; BUSDIR_n      ;        ; 4.879  ; 4.879  ;        ;
; SW[9]       ; D[0]          ; 5.905  ; 5.905  ; 5.905  ; 5.905  ;
; SW[9]       ; D[1]          ; 5.903  ; 5.903  ; 5.903  ; 5.903  ;
; SW[9]       ; D[2]          ; 5.860  ; 5.860  ; 5.860  ; 5.860  ;
; SW[9]       ; D[3]          ; 5.847  ; 5.847  ; 5.847  ; 5.847  ;
; SW[9]       ; D[4]          ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; SW[9]       ; D[5]          ; 8.043  ; 8.043  ; 8.043  ; 8.043  ;
; SW[9]       ; D[6]          ; 8.022  ; 8.022  ; 8.022  ; 8.022  ;
; SW[9]       ; D[7]          ; 7.624  ; 7.624  ; 7.624  ; 7.624  ;
; SW[9]       ; LEDR[9]       ; 3.841  ;        ;        ; 3.841  ;
; SW[9]       ; SRAM_CE_N     ;        ; 3.762  ; 3.762  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 3.726  ; 3.726  ; 3.726  ; 3.726  ;
; SW[9]       ; SRAM_DQ[1]    ; 3.736  ; 3.736  ; 3.736  ; 3.736  ;
; SW[9]       ; SRAM_DQ[2]    ; 3.626  ; 3.626  ; 3.626  ; 3.626  ;
; SW[9]       ; SRAM_DQ[3]    ; 3.636  ; 3.636  ; 3.636  ; 3.636  ;
; SW[9]       ; SRAM_DQ[4]    ; 3.525  ; 3.525  ; 3.525  ; 3.525  ;
; SW[9]       ; SRAM_DQ[5]    ; 3.525  ; 3.525  ; 3.525  ; 3.525  ;
; SW[9]       ; SRAM_DQ[6]    ; 3.350  ; 3.350  ; 3.350  ; 3.350  ;
; SW[9]       ; SRAM_DQ[7]    ; 3.500  ; 3.500  ; 3.500  ; 3.500  ;
; SW[9]       ; SRAM_DQ[8]    ; 3.625  ; 3.625  ; 3.625  ; 3.625  ;
; SW[9]       ; SRAM_DQ[9]    ; 3.625  ; 3.625  ; 3.625  ; 3.625  ;
; SW[9]       ; SRAM_DQ[10]   ; 3.615  ; 3.615  ; 3.615  ; 3.615  ;
; SW[9]       ; SRAM_DQ[11]   ; 3.615  ; 3.615  ; 3.615  ; 3.615  ;
; SW[9]       ; SRAM_DQ[12]   ; 3.625  ; 3.625  ; 3.625  ; 3.625  ;
; SW[9]       ; SRAM_DQ[13]   ; 3.625  ; 3.625  ; 3.625  ; 3.625  ;
; SW[9]       ; SRAM_DQ[14]   ; 3.772  ; 3.772  ; 3.772  ; 3.772  ;
; SW[9]       ; SRAM_DQ[15]   ; 3.768  ; 3.768  ; 3.768  ; 3.768  ;
; WR_n        ; BUSDIR_n      ; 7.000  ;        ;        ; 7.000  ;
; WR_n        ; SRAM_DQ[0]    ; 6.857  ; 6.857  ; 6.857  ; 6.857  ;
; WR_n        ; SRAM_DQ[1]    ; 6.867  ; 6.867  ; 6.867  ; 6.867  ;
; WR_n        ; SRAM_DQ[2]    ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_DQ[3]    ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; WR_n        ; SRAM_DQ[4]    ; 6.656  ; 6.656  ; 6.656  ; 6.656  ;
; WR_n        ; SRAM_DQ[5]    ; 6.656  ; 6.656  ; 6.656  ; 6.656  ;
; WR_n        ; SRAM_DQ[6]    ; 6.481  ; 6.481  ; 6.481  ; 6.481  ;
; WR_n        ; SRAM_DQ[7]    ; 6.631  ; 6.631  ; 6.631  ; 6.631  ;
; WR_n        ; SRAM_DQ[8]    ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_DQ[9]    ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_DQ[10]   ; 6.747  ; 6.747  ; 6.747  ; 6.747  ;
; WR_n        ; SRAM_DQ[11]   ; 6.747  ; 6.747  ; 6.747  ; 6.747  ;
; WR_n        ; SRAM_DQ[12]   ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_DQ[13]   ; 6.757  ; 6.757  ; 6.757  ; 6.757  ;
; WR_n        ; SRAM_DQ[14]   ; 6.904  ; 6.904  ; 6.904  ; 6.904  ;
; WR_n        ; SRAM_DQ[15]   ; 6.900  ; 6.900  ; 6.900  ; 6.900  ;
; WR_n        ; SRAM_WE_N     ; 5.574  ;        ;        ; 5.574  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n      ;       ; 7.241 ; 7.241 ;       ;
; A[1]        ; D[0]          ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; A[1]        ; D[1]          ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; A[1]        ; D[2]          ; 7.536 ; 7.536 ; 7.536 ; 7.536 ;
; A[1]        ; D[3]          ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; A[1]        ; D[4]          ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; A[1]        ; D[5]          ; 6.973 ; 6.973 ; 6.973 ; 6.973 ;
; A[1]        ; D[6]          ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[1]        ; D[7]          ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.822 ;       ;       ; 5.822 ;
; A[2]        ; BUSDIR_n      ;       ; 8.427 ; 8.427 ;       ;
; A[2]        ; D[0]          ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; A[2]        ; D[1]          ; 8.526 ; 8.526 ; 8.526 ; 8.526 ;
; A[2]        ; D[2]          ; 8.722 ; 8.722 ; 8.722 ; 8.722 ;
; A[2]        ; D[3]          ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[2]        ; D[4]          ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[2]        ; D[5]          ; 8.159 ; 8.159 ; 8.159 ; 8.159 ;
; A[2]        ; D[6]          ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[2]        ; D[7]          ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; A[2]        ; SRAM_ADDR[2]  ; 5.693 ;       ;       ; 5.693 ;
; A[3]        ; BUSDIR_n      ; 6.600 ; 6.839 ; 6.839 ; 6.600 ;
; A[3]        ; D[0]          ; 6.937 ; 6.937 ; 6.937 ; 6.937 ;
; A[3]        ; D[1]          ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[3]        ; D[2]          ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; A[3]        ; D[3]          ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; A[3]        ; D[4]          ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; A[3]        ; D[5]          ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; A[3]        ; D[6]          ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; A[3]        ; D[7]          ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.651 ;       ;       ; 5.651 ;
; A[4]        ; BUSDIR_n      ;       ; 9.130 ; 9.130 ;       ;
; A[4]        ; D[0]          ; 9.467 ; 9.467 ; 9.467 ; 9.467 ;
; A[4]        ; D[1]          ; 9.229 ; 9.229 ; 9.229 ; 9.229 ;
; A[4]        ; D[2]          ; 9.425 ; 9.425 ; 9.425 ; 9.425 ;
; A[4]        ; D[3]          ; 9.594 ; 9.594 ; 9.594 ; 9.594 ;
; A[4]        ; D[4]          ; 9.594 ; 9.594 ; 9.594 ; 9.594 ;
; A[4]        ; D[5]          ; 8.862 ; 8.862 ; 8.862 ; 8.862 ;
; A[4]        ; D[6]          ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; A[4]        ; D[7]          ; 9.081 ; 9.081 ; 9.081 ; 9.081 ;
; A[4]        ; HEX0[0]       ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; A[4]        ; HEX0[1]       ; 6.305 ; 6.305 ; 6.305 ; 6.305 ;
; A[4]        ; HEX0[2]       ;       ; 6.434 ; 6.434 ;       ;
; A[4]        ; HEX0[3]       ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[4]        ; HEX0[4]       ; 6.453 ;       ;       ; 6.453 ;
; A[4]        ; HEX0[5]       ; 6.538 ;       ;       ; 6.538 ;
; A[4]        ; HEX0[6]       ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.553 ;       ;       ; 5.553 ;
; A[5]        ; BUSDIR_n      ; 7.143 ; 7.269 ; 7.269 ; 7.143 ;
; A[5]        ; D[0]          ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; A[5]        ; D[1]          ; 7.242 ; 7.242 ; 7.242 ; 7.242 ;
; A[5]        ; D[2]          ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; A[5]        ; D[3]          ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; A[5]        ; D[4]          ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; A[5]        ; D[5]          ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; A[5]        ; D[6]          ; 7.044 ; 7.044 ; 7.044 ; 7.044 ;
; A[5]        ; D[7]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[5]        ; HEX0[0]       ; 6.019 ; 6.019 ; 6.019 ; 6.019 ;
; A[5]        ; HEX0[1]       ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; A[5]        ; HEX0[2]       ; 6.191 ;       ;       ; 6.191 ;
; A[5]        ; HEX0[3]       ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; A[5]        ; HEX0[4]       ;       ; 6.209 ; 6.209 ;       ;
; A[5]        ; HEX0[5]       ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; A[5]        ; HEX0[6]       ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.410 ;       ;       ; 5.410 ;
; A[6]        ; BUSDIR_n      ;       ; 8.628 ; 8.628 ;       ;
; A[6]        ; D[0]          ; 8.965 ; 8.965 ; 8.965 ; 8.965 ;
; A[6]        ; D[1]          ; 8.727 ; 8.727 ; 8.727 ; 8.727 ;
; A[6]        ; D[2]          ; 8.923 ; 8.923 ; 8.923 ; 8.923 ;
; A[6]        ; D[3]          ; 9.092 ; 9.092 ; 9.092 ; 9.092 ;
; A[6]        ; D[4]          ; 9.092 ; 9.092 ; 9.092 ; 9.092 ;
; A[6]        ; D[5]          ; 8.360 ; 8.360 ; 8.360 ; 8.360 ;
; A[6]        ; D[6]          ; 8.529 ; 8.529 ; 8.529 ; 8.529 ;
; A[6]        ; D[7]          ; 8.579 ; 8.579 ; 8.579 ; 8.579 ;
; A[6]        ; HEX0[0]       ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; A[6]        ; HEX0[1]       ; 5.813 ;       ;       ; 5.813 ;
; A[6]        ; HEX0[2]       ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[6]        ; HEX0[3]       ; 5.948 ; 5.948 ; 5.948 ; 5.948 ;
; A[6]        ; HEX0[4]       ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; A[6]        ; HEX0[5]       ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; A[6]        ; HEX0[6]       ; 5.961 ; 5.961 ; 5.961 ; 5.961 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.665 ;       ;       ; 5.665 ;
; A[7]        ; BUSDIR_n      ; 7.228 ; 7.232 ; 7.232 ; 7.228 ;
; A[7]        ; D[0]          ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; A[7]        ; D[1]          ; 7.327 ; 7.327 ; 7.327 ; 7.327 ;
; A[7]        ; D[2]          ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; A[7]        ; D[3]          ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; A[7]        ; D[4]          ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; A[7]        ; D[5]          ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; A[7]        ; D[6]          ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; A[7]        ; D[7]          ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; A[7]        ; HEX0[0]       ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; A[7]        ; HEX0[1]       ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; A[7]        ; HEX0[2]       ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; A[7]        ; HEX0[3]       ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; A[7]        ; HEX0[4]       ;       ; 6.024 ; 6.024 ;       ;
; A[7]        ; HEX0[5]       ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; A[7]        ; HEX0[6]       ; 6.019 ; 6.019 ; 6.019 ; 6.019 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.685 ;       ;       ; 5.685 ;
; A[8]        ; HEX1[0]       ; 5.963 ; 5.963 ; 5.963 ; 5.963 ;
; A[8]        ; HEX1[1]       ; 5.804 ; 5.804 ; 5.804 ; 5.804 ;
; A[8]        ; HEX1[2]       ;       ; 5.804 ; 5.804 ;       ;
; A[8]        ; HEX1[3]       ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; A[8]        ; HEX1[4]       ; 5.825 ;       ;       ; 5.825 ;
; A[8]        ; HEX1[5]       ; 5.969 ;       ;       ; 5.969 ;
; A[8]        ; HEX1[6]       ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.666 ;       ;       ; 5.666 ;
; A[9]        ; HEX1[0]       ; 5.945 ; 5.945 ; 5.945 ; 5.945 ;
; A[9]        ; HEX1[1]       ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; A[9]        ; HEX1[2]       ; 5.784 ;       ;       ; 5.784 ;
; A[9]        ; HEX1[3]       ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; A[9]        ; HEX1[4]       ;       ; 5.806 ; 5.806 ;       ;
; A[9]        ; HEX1[5]       ; 5.951 ; 5.951 ; 5.951 ; 5.951 ;
; A[9]        ; HEX1[6]       ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.531 ;       ;       ; 5.531 ;
; A[10]       ; HEX1[0]       ; 5.856 ; 5.856 ; 5.856 ; 5.856 ;
; A[10]       ; HEX1[1]       ; 5.691 ;       ;       ; 5.691 ;
; A[10]       ; HEX1[2]       ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; A[10]       ; HEX1[3]       ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[10]       ; HEX1[4]       ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; A[10]       ; HEX1[5]       ; 5.860 ; 5.860 ; 5.860 ; 5.860 ;
; A[10]       ; HEX1[6]       ; 5.859 ; 5.859 ; 5.859 ; 5.859 ;
; A[10]       ; SRAM_ADDR[10] ; 5.639 ;       ;       ; 5.639 ;
; A[11]       ; HEX1[0]       ; 5.945 ; 5.945 ; 5.945 ; 5.945 ;
; A[11]       ; HEX1[1]       ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; A[11]       ; HEX1[2]       ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; A[11]       ; HEX1[3]       ; 5.796 ; 5.796 ; 5.796 ; 5.796 ;
; A[11]       ; HEX1[4]       ;       ; 5.806 ; 5.806 ;       ;
; A[11]       ; HEX1[5]       ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; A[11]       ; HEX1[6]       ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[11]       ; SRAM_ADDR[11] ; 5.675 ;       ;       ; 5.675 ;
; A[12]       ; HEX2[0]       ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; A[12]       ; HEX2[1]       ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; A[12]       ; HEX2[2]       ;       ; 6.509 ; 6.509 ;       ;
; A[12]       ; HEX2[3]       ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; A[12]       ; HEX2[4]       ; 6.449 ;       ;       ; 6.449 ;
; A[12]       ; HEX2[5]       ; 6.398 ;       ;       ; 6.398 ;
; A[12]       ; HEX2[6]       ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[12]       ; SRAM_ADDR[12] ; 5.731 ;       ;       ; 5.731 ;
; A[13]       ; HEX2[0]       ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; A[13]       ; HEX2[1]       ; 6.326 ; 6.326 ; 6.326 ; 6.326 ;
; A[13]       ; HEX2[2]       ; 6.424 ;       ;       ; 6.424 ;
; A[13]       ; HEX2[3]       ; 6.336 ; 6.336 ; 6.336 ; 6.336 ;
; A[13]       ; HEX2[4]       ;       ; 6.355 ; 6.355 ;       ;
; A[13]       ; HEX2[5]       ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; A[13]       ; HEX2[6]       ; 6.467 ; 6.467 ; 6.467 ; 6.467 ;
; A[13]       ; SRAM_ADDR[13] ; 5.759 ;       ;       ; 5.759 ;
; A[14]       ; D[0]          ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; A[14]       ; D[1]          ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[14]       ; D[2]          ; 7.569 ; 7.569 ; 7.569 ; 7.569 ;
; A[14]       ; D[3]          ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; A[14]       ; D[4]          ; 8.330 ; 8.330 ; 8.330 ; 8.330 ;
; A[14]       ; D[5]          ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; A[14]       ; D[6]          ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; A[14]       ; D[7]          ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; A[14]       ; HEX2[0]       ; 7.976 ; 7.976 ; 7.976 ; 7.976 ;
; A[14]       ; HEX2[1]       ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[14]       ; HEX2[2]       ; 8.040 ; 8.040 ; 8.040 ; 8.040 ;
; A[14]       ; HEX2[3]       ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; A[14]       ; HEX2[4]       ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; A[14]       ; HEX2[5]       ; 7.928 ; 7.928 ; 7.928 ; 7.928 ;
; A[14]       ; HEX2[6]       ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[14]       ; HEX3[0]       ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; A[14]       ; HEX3[1]       ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; A[14]       ; HEX3[2]       ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; A[14]       ; HEX3[3]       ; 7.240 ; 7.240 ; 7.240 ; 7.240 ;
; A[14]       ; HEX3[4]       ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[14]       ; HEX3[5]       ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; A[14]       ; HEX3[6]       ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; A[14]       ; SRAM_ADDR[14] ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; A[14]       ; SRAM_ADDR[15] ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; A[14]       ; SRAM_ADDR[16] ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; A[14]       ; SRAM_ADDR[17] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[14]       ; SRAM_DQ[0]    ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[14]       ; SRAM_DQ[1]    ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[14]       ; SRAM_DQ[2]    ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; A[14]       ; SRAM_DQ[3]    ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; A[14]       ; SRAM_DQ[4]    ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; A[14]       ; SRAM_DQ[5]    ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; A[14]       ; SRAM_DQ[6]    ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[14]       ; SRAM_DQ[7]    ; 6.897 ; 6.897 ; 6.897 ; 6.897 ;
; A[14]       ; SRAM_DQ[8]    ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[9]    ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[10]   ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; A[14]       ; SRAM_DQ[11]   ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; A[14]       ; SRAM_DQ[12]   ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[13]   ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[14]   ; 7.168 ; 7.168 ; 7.168 ; 7.168 ;
; A[14]       ; SRAM_DQ[15]   ; 7.164 ; 7.164 ; 7.164 ; 7.164 ;
; A[14]       ; SRAM_LB_N     ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; A[14]       ; SRAM_UB_N     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; A[15]       ; D[0]          ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; A[15]       ; D[1]          ; 7.606 ; 7.606 ; 7.606 ; 7.606 ;
; A[15]       ; D[2]          ; 7.860 ; 7.860 ; 7.860 ; 7.860 ;
; A[15]       ; D[3]          ; 7.444 ; 7.444 ; 7.444 ; 7.444 ;
; A[15]       ; D[4]          ; 8.621 ; 8.621 ; 8.621 ; 8.621 ;
; A[15]       ; D[5]          ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; A[15]       ; D[6]          ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; A[15]       ; D[7]          ; 7.166 ; 7.166 ; 7.166 ; 7.166 ;
; A[15]       ; HEX2[0]       ; 7.563 ; 7.563 ; 7.563 ; 7.563 ;
; A[15]       ; HEX2[1]       ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; A[15]       ; HEX2[2]       ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; A[15]       ; HEX2[3]       ; 7.539 ; 7.539 ; 7.539 ; 7.539 ;
; A[15]       ; HEX2[4]       ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; A[15]       ; HEX2[5]       ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[15]       ; HEX2[6]       ; 7.672 ; 7.672 ; 7.672 ; 7.672 ;
; A[15]       ; HEX3[0]       ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; A[15]       ; HEX3[1]       ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; A[15]       ; HEX3[2]       ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; A[15]       ; HEX3[3]       ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; A[15]       ; HEX3[4]       ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; A[15]       ; HEX3[5]       ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; A[15]       ; HEX3[6]       ; 7.472 ; 7.472 ; 7.472 ; 7.472 ;
; A[15]       ; SRAM_ADDR[14] ; 7.330 ; 7.330 ; 7.330 ; 7.330 ;
; A[15]       ; SRAM_ADDR[15] ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; A[15]       ; SRAM_ADDR[16] ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[15]       ; SRAM_ADDR[17] ; 6.647 ; 6.647 ; 6.647 ; 6.647 ;
; A[15]       ; SRAM_DQ[0]    ; 7.414 ; 7.414 ; 7.414 ; 7.414 ;
; A[15]       ; SRAM_DQ[1]    ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[15]       ; SRAM_DQ[2]    ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; A[15]       ; SRAM_DQ[3]    ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; A[15]       ; SRAM_DQ[4]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[5]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[6]    ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; A[15]       ; SRAM_DQ[7]    ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; A[15]       ; SRAM_DQ[8]    ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[9]    ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[10]   ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; A[15]       ; SRAM_DQ[11]   ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; A[15]       ; SRAM_DQ[12]   ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[13]   ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[14]   ; 7.459 ; 7.459 ; 7.459 ; 7.459 ;
; A[15]       ; SRAM_DQ[15]   ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; A[15]       ; SRAM_LB_N     ; 6.932 ; 6.932 ; 6.932 ; 6.932 ;
; A[15]       ; SRAM_UB_N     ; 6.917 ; 6.917 ; 6.917 ; 6.917 ;
; D[0]        ; SRAM_DQ[0]    ; 5.745 ;       ;       ; 5.745 ;
; D[0]        ; SRAM_DQ[8]    ; 5.724 ;       ;       ; 5.724 ;
; D[1]        ; SRAM_DQ[1]    ; 5.930 ;       ;       ; 5.930 ;
; D[1]        ; SRAM_DQ[9]    ; 5.888 ;       ;       ; 5.888 ;
; D[2]        ; SRAM_DQ[2]    ; 5.704 ;       ;       ; 5.704 ;
; D[2]        ; SRAM_DQ[10]   ; 5.676 ;       ;       ; 5.676 ;
; D[3]        ; SRAM_DQ[3]    ; 5.644 ;       ;       ; 5.644 ;
; D[3]        ; SRAM_DQ[11]   ; 5.696 ;       ;       ; 5.696 ;
; D[4]        ; SRAM_DQ[4]    ; 5.667 ;       ;       ; 5.667 ;
; D[4]        ; SRAM_DQ[12]   ; 5.610 ;       ;       ; 5.610 ;
; D[5]        ; SRAM_DQ[5]    ; 5.400 ;       ;       ; 5.400 ;
; D[5]        ; SRAM_DQ[13]   ; 5.602 ;       ;       ; 5.602 ;
; D[6]        ; SRAM_DQ[6]    ; 5.485 ;       ;       ; 5.485 ;
; D[6]        ; SRAM_DQ[14]   ; 5.489 ;       ;       ; 5.489 ;
; D[7]        ; SRAM_DQ[7]    ; 5.750 ;       ;       ; 5.750 ;
; D[7]        ; SRAM_DQ[15]   ; 5.367 ;       ;       ; 5.367 ;
; IORQ_n      ; BUSDIR_n      ; 6.335 ;       ;       ; 6.335 ;
; IORQ_n      ; D[0]          ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; IORQ_n      ; D[1]          ; 6.439 ; 6.439 ; 6.439 ; 6.439 ;
; IORQ_n      ; D[2]          ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; IORQ_n      ; D[3]          ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; IORQ_n      ; D[4]          ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; IORQ_n      ; D[5]          ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; IORQ_n      ; D[6]          ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; IORQ_n      ; D[7]          ; 6.291 ; 6.291 ; 6.291 ; 6.291 ;
; M1_n        ; D[0]          ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; M1_n        ; D[1]          ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; M1_n        ; D[2]          ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; M1_n        ; D[3]          ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; M1_n        ; D[4]          ; 7.131 ; 7.131 ; 7.131 ; 7.131 ;
; M1_n        ; D[5]          ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; M1_n        ; D[6]          ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; M1_n        ; D[7]          ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; MREQ_n      ; D[0]          ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; MREQ_n      ; D[1]          ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; MREQ_n      ; D[2]          ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; MREQ_n      ; D[3]          ; 6.872 ; 6.872 ; 6.872 ; 6.872 ;
; MREQ_n      ; D[4]          ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; MREQ_n      ; D[5]          ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; MREQ_n      ; D[6]          ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; MREQ_n      ; D[7]          ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; RD_n        ; BUSDIR_n      ; 6.385 ;       ;       ; 6.385 ;
; RD_n        ; D[0]          ; 6.794 ; 6.794 ; 6.794 ; 6.794 ;
; RD_n        ; D[1]          ; 6.556 ; 6.556 ; 6.556 ; 6.556 ;
; RD_n        ; D[2]          ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; RD_n        ; D[3]          ; 6.798 ; 6.798 ; 6.798 ; 6.798 ;
; RD_n        ; D[4]          ; 6.921 ; 6.921 ; 6.921 ; 6.921 ;
; RD_n        ; D[5]          ; 6.189 ; 6.189 ; 6.189 ; 6.189 ;
; RD_n        ; D[6]          ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; RD_n        ; D[7]          ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; SLTSL_n     ; BUSDIR_n      ; 7.693 ;       ;       ; 7.693 ;
; SLTSL_n     ; D[0]          ; 8.243 ; 8.243 ; 8.243 ; 8.243 ;
; SLTSL_n     ; D[1]          ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; SLTSL_n     ; D[2]          ; 8.073 ; 8.073 ; 8.073 ; 8.073 ;
; SLTSL_n     ; D[3]          ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; SLTSL_n     ; D[4]          ; 8.543 ; 8.543 ; 8.543 ; 8.543 ;
; SLTSL_n     ; D[5]          ; 7.811 ; 7.811 ; 7.811 ; 7.811 ;
; SLTSL_n     ; D[6]          ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; SLTSL_n     ; D[7]          ; 8.030 ; 8.030 ; 8.030 ; 8.030 ;
; SLTSL_n     ; LEDR[9]       ;       ; 6.655 ; 6.655 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 6.576 ;       ;       ; 6.576 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 6.415 ; 6.415 ; 6.415 ; 6.415 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 6.305 ; 6.305 ; 6.305 ; 6.305 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 6.315 ; 6.315 ; 6.315 ; 6.315 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 6.204 ; 6.204 ; 6.204 ; 6.204 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 6.204 ; 6.204 ; 6.204 ; 6.204 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.179 ; 6.179 ; 6.179 ; 6.179 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; SRAM_DQ[0]  ; D[0]          ; 6.732 ;       ;       ; 6.732 ;
; SRAM_DQ[1]  ; D[1]          ; 6.625 ;       ;       ; 6.625 ;
; SRAM_DQ[2]  ; D[2]          ; 6.482 ;       ;       ; 6.482 ;
; SRAM_DQ[3]  ; D[3]          ; 6.439 ;       ;       ; 6.439 ;
; SRAM_DQ[4]  ; D[4]          ; 6.192 ;       ;       ; 6.192 ;
; SRAM_DQ[5]  ; D[5]          ; 6.432 ;       ;       ; 6.432 ;
; SRAM_DQ[6]  ; D[6]          ; 6.255 ;       ;       ; 6.255 ;
; SRAM_DQ[7]  ; D[7]          ; 5.911 ;       ;       ; 5.911 ;
; SRAM_DQ[8]  ; D[0]          ; 6.682 ;       ;       ; 6.682 ;
; SRAM_DQ[9]  ; D[1]          ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; SRAM_DQ[10] ; D[2]          ; 6.354 ;       ;       ; 6.354 ;
; SRAM_DQ[11] ; D[3]          ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; SRAM_DQ[12] ; D[4]          ; 6.014 ;       ;       ; 6.014 ;
; SRAM_DQ[13] ; D[5]          ; 7.512 ;       ;       ; 7.512 ;
; SRAM_DQ[14] ; D[6]          ; 7.459 ;       ;       ; 7.459 ;
; SRAM_DQ[15] ; D[7]          ; 6.999 ;       ;       ; 6.999 ;
; SW[9]       ; BUSDIR_n      ;       ; 4.879 ; 4.879 ;       ;
; SW[9]       ; D[0]          ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; SW[9]       ; D[1]          ; 5.364 ; 5.364 ; 5.364 ; 5.364 ;
; SW[9]       ; D[2]          ; 5.259 ; 5.259 ; 5.259 ; 5.259 ;
; SW[9]       ; D[3]          ; 5.444 ; 5.444 ; 5.444 ; 5.444 ;
; SW[9]       ; D[4]          ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[9]       ; D[5]          ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; SW[9]       ; D[6]          ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; SW[9]       ; D[7]          ; 5.216 ; 5.216 ; 5.216 ; 5.216 ;
; SW[9]       ; LEDR[9]       ; 3.841 ;       ;       ; 3.841 ;
; SW[9]       ; SRAM_CE_N     ;       ; 3.762 ; 3.762 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[9]       ; SRAM_DQ[1]    ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[9]       ; SRAM_DQ[2]    ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[9]       ; SRAM_DQ[3]    ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[9]       ; SRAM_DQ[4]    ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[9]       ; SRAM_DQ[5]    ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[9]       ; SRAM_DQ[6]    ; 3.350 ; 3.350 ; 3.350 ; 3.350 ;
; SW[9]       ; SRAM_DQ[7]    ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[9]       ; SRAM_DQ[8]    ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[9]    ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[10]   ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[9]       ; SRAM_DQ[11]   ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[9]       ; SRAM_DQ[12]   ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[13]   ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[14]   ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[9]       ; SRAM_DQ[15]   ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; WR_n        ; BUSDIR_n      ; 7.000 ;       ;       ; 7.000 ;
; WR_n        ; SRAM_DQ[0]    ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; WR_n        ; SRAM_DQ[1]    ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; WR_n        ; SRAM_DQ[2]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[3]    ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; WR_n        ; SRAM_DQ[4]    ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; WR_n        ; SRAM_DQ[5]    ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; WR_n        ; SRAM_DQ[6]    ; 6.481 ; 6.481 ; 6.481 ; 6.481 ;
; WR_n        ; SRAM_DQ[7]    ; 6.631 ; 6.631 ; 6.631 ; 6.631 ;
; WR_n        ; SRAM_DQ[8]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[9]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[10]   ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; WR_n        ; SRAM_DQ[11]   ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; WR_n        ; SRAM_DQ[12]   ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[13]   ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[14]   ; 6.904 ; 6.904 ; 6.904 ; 6.904 ;
; WR_n        ; SRAM_DQ[15]   ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; WR_n        ; SRAM_WE_N     ; 5.574 ;       ;       ; 5.574 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[0]       ; 4.212 ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212 ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 8.523 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 8.899 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 8.909 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 8.799 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 8.809 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 8.698 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 8.698 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 8.523 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 8.673 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 8.797 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 8.797 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 8.787 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 8.787 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 8.797 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 8.797 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 8.944 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 8.940 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 4.212 ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212 ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431 ;      ; Fall       ; A[0]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[0]       ; 4.212 ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212 ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 7.708 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 8.084 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 8.094 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 7.984 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 7.994 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 7.883 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 7.883 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 7.708 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 7.858 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 7.982 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 7.982 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 7.972 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 7.972 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 7.982 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 7.982 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 8.129 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 8.125 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 4.212 ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212 ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431 ;      ; Fall       ; A[0]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 4.212     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817     ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579     ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775     ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944     ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944     ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212     ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381     ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431     ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 8.523     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 8.899     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 8.909     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 8.799     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 8.809     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 8.698     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 8.698     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 8.523     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 8.673     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 8.797     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 8.797     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 8.787     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 8.787     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 8.797     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 8.797     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 8.944     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 8.940     ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 4.212     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817     ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579     ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775     ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944     ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944     ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212     ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381     ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431     ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 4.212     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817     ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579     ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775     ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944     ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944     ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212     ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381     ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431     ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 7.708     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 8.084     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 8.094     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 7.984     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 7.994     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 7.883     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 7.883     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 7.708     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 7.858     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 7.982     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 7.982     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 7.972     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 7.972     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 7.982     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 7.982     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 8.129     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 8.125     ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 4.212     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.817     ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.579     ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.775     ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.944     ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.944     ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.212     ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.381     ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.431     ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+-------+---------+----------+---------+---------------------+
; Clock            ; Setup ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+---------+----------+---------+---------------------+
; Worst-case Slack ; 0.127 ; -0.521  ; N/A      ; N/A     ; -1.469              ;
;  A[0]            ; 0.127 ; -0.521  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; 0.0   ; -12.485 ; 0.0      ; 0.0     ; -35.685             ;
;  A[0]            ; 0.000 ; -12.485 ; N/A      ; N/A     ; -35.685             ;
+------------------+-------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 9.946  ; 9.946  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.373  ; 0.373  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 5.191  ; 5.191  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 8.456  ; 8.456  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 3.519  ; 3.519  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 9.946  ; 9.946  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 5.099  ; 5.099  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 8.793  ; 8.793  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 5.185  ; 5.185  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.495  ; 1.495  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.253  ; 0.253  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.219  ; 1.219  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.701  ; 0.701  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.495  ; 1.495  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.358  ; 0.358  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.028 ; -0.028 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.060  ; 0.060  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.149 ; -0.149 ; Rise       ; A[0]            ;
; KEY[*]    ; A[0]       ; 1.869  ; 1.869  ; Rise       ; A[0]            ;
;  KEY[0]   ; A[0]       ; 1.869  ; 1.869  ; Rise       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.521  ; 0.521  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.521  ; 0.521  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -1.516 ; -1.516 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -2.795 ; -2.795 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -0.821 ; -0.821 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -3.498 ; -3.498 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -1.691 ; -1.691 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -2.996 ; -2.996 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -1.654 ; -1.654 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.066  ; 1.066  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.660  ; 0.660  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.625  ; 0.625  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.203  ; 0.203  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.679 ; -0.679 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.527  ; 0.527  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.783  ; 0.783  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.512  ; 0.512  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 1.066  ; 1.066  ; Rise       ; A[0]            ;
; KEY[*]    ; A[0]       ; -0.830 ; -0.830 ; Rise       ; A[0]            ;
;  KEY[0]   ; A[0]       ; -0.830 ; -0.830 ; Rise       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 10.869 ; 10.869 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 25.288 ; 25.288 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 21.856 ; 21.856 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 21.729 ; 21.729 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 21.854 ; 21.854 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 21.818 ; 21.818 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 23.511 ; 23.511 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 25.288 ; 25.288 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 25.267 ; 25.267 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 24.091 ; 24.091 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 21.748 ; 21.748 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 21.473 ; 21.473 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 21.427 ; 21.427 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 21.572 ; 21.572 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 21.328 ; 21.328 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 21.459 ; 21.459 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 21.276 ; 21.276 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 21.748 ; 21.748 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 24.285 ; 24.285 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 23.958 ; 23.958 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 24.285 ; 24.285 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 23.968 ; 23.968 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 23.397 ; 23.397 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 23.138 ; 23.138 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 23.429 ; 23.429 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 24.145 ; 24.145 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 13.581 ; 13.581 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 12.504 ; 12.504 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 12.821 ; 12.821 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 13.271 ; 13.271 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 13.581 ; 13.581 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 13.439 ; 13.439 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 12.938 ; 12.938 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 12.926 ; 12.926 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 13.418 ; 13.418 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 20.258 ; 20.258 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 10.159 ; 10.159 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 17.881 ; 17.881 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 19.830 ; 19.830 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 20.258 ; 20.258 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 19.597 ; 19.597 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 18.861 ; 18.861 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 18.846 ; 18.846 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 10.869 ; 10.869 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 18.500 ; 18.500 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 17.082 ; 17.082 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 17.650 ; 17.650 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 16.665 ; 16.665 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 16.709 ; 16.709 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 18.500 ; 18.500 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 10.159 ; 10.159 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 10.159 ; 10.159 ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.480 ; 4.480 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 5.402 ; 5.402 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.863 ; 5.863 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.564 ; 5.564 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.818 ; 5.818 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.402 ; 5.402 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.579 ; 6.579 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 7.551 ; 7.551 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 7.529 ; 7.529 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 7.127 ; 7.127 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 8.600 ; 8.600 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 8.648 ; 8.648 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 8.626 ; 8.626 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 8.712 ; 8.712 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 8.624 ; 8.624 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 8.653 ; 8.653 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 8.600 ; 8.600 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 8.757 ; 8.757 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 8.068 ; 8.068 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 8.396 ; 8.396 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 8.564 ; 8.564 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 8.472 ; 8.472 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 8.132 ; 8.132 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 8.068 ; 8.068 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 8.195 ; 8.195 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 8.451 ; 8.451 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.017 ; 6.017 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.017 ; 6.017 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 6.136 ; 6.136 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.335 ; 6.335 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.491 ; 6.491 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.463 ; 6.463 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 6.252 ; 6.252 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 6.240 ; 6.240 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.446 ; 6.446 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.196 ; 5.196 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.196 ; 5.196 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 7.693 ; 7.693 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 8.182 ; 8.182 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 8.072 ; 8.072 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 7.656 ; 7.656 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 7.602 ; 7.602 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 7.587 ; 7.587 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.480 ; 4.480 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 5.402 ; 5.402 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.863 ; 5.863 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.564 ; 5.564 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.818 ; 5.818 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.402 ; 5.402 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.579 ; 6.579 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.196 ; 5.196 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.196 ; 5.196 ; Fall       ; A[0]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 15.850 ; 15.850 ;        ;
; A[1]        ; D[0]          ; 18.013 ; 18.013 ; 18.013 ; 18.013 ;
; A[1]        ; D[1]          ; 18.905 ; 18.905 ; 18.905 ; 18.905 ;
; A[1]        ; D[2]          ; 17.592 ; 17.592 ; 17.592 ; 17.592 ;
; A[1]        ; D[3]          ; 17.964 ; 17.964 ; 17.964 ; 17.964 ;
; A[1]        ; D[4]          ; 19.115 ; 19.115 ; 19.115 ; 19.115 ;
; A[1]        ; D[5]          ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; A[1]        ; D[6]          ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; A[1]        ; D[7]          ; 15.164 ; 15.164 ; 15.164 ; 15.164 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.096 ;        ;        ; 11.096 ;
; A[2]        ; BUSDIR_n      ;        ; 19.919 ; 19.919 ;        ;
; A[2]        ; D[0]          ; 23.010 ; 23.010 ; 23.010 ; 23.010 ;
; A[2]        ; D[1]          ; 23.373 ; 23.373 ; 23.373 ; 23.373 ;
; A[2]        ; D[2]          ; 22.593 ; 22.593 ; 22.593 ; 22.593 ;
; A[2]        ; D[3]          ; 22.431 ; 22.431 ; 22.431 ; 22.431 ;
; A[2]        ; D[4]          ; 24.428 ; 24.428 ; 24.428 ; 24.428 ;
; A[2]        ; D[5]          ; 22.748 ; 18.638 ; 18.638 ; 22.748 ;
; A[2]        ; D[6]          ; 22.726 ; 19.157 ; 19.157 ; 22.726 ;
; A[2]        ; D[7]          ; 21.541 ; 19.233 ; 19.233 ; 21.541 ;
; A[2]        ; SRAM_ADDR[2]  ; 10.827 ;        ;        ; 10.827 ;
; A[3]        ; BUSDIR_n      ; 14.373 ; 14.982 ; 14.982 ; 14.373 ;
; A[3]        ; D[0]          ; 18.073 ; 18.073 ; 18.073 ; 18.073 ;
; A[3]        ; D[1]          ; 18.436 ; 18.436 ; 18.436 ; 18.436 ;
; A[3]        ; D[2]          ; 17.656 ; 17.656 ; 17.656 ; 17.656 ;
; A[3]        ; D[3]          ; 17.494 ; 17.494 ; 17.494 ; 17.494 ;
; A[3]        ; D[4]          ; 19.491 ; 19.491 ; 19.491 ; 19.491 ;
; A[3]        ; D[5]          ; 17.811 ; 13.701 ; 13.701 ; 17.811 ;
; A[3]        ; D[6]          ; 17.789 ; 14.220 ; 14.220 ; 17.789 ;
; A[3]        ; D[7]          ; 16.604 ; 14.296 ; 14.296 ; 16.604 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[4]        ; BUSDIR_n      ;        ; 21.409 ; 21.409 ;        ;
; A[4]        ; D[0]          ; 24.500 ; 24.500 ; 24.500 ; 24.500 ;
; A[4]        ; D[1]          ; 24.863 ; 24.863 ; 24.863 ; 24.863 ;
; A[4]        ; D[2]          ; 24.083 ; 24.083 ; 24.083 ; 24.083 ;
; A[4]        ; D[3]          ; 23.921 ; 23.921 ; 23.921 ; 23.921 ;
; A[4]        ; D[4]          ; 25.918 ; 25.918 ; 25.918 ; 25.918 ;
; A[4]        ; D[5]          ; 24.238 ; 20.128 ; 20.128 ; 24.238 ;
; A[4]        ; D[6]          ; 24.216 ; 20.647 ; 20.647 ; 24.216 ;
; A[4]        ; D[7]          ; 23.031 ; 20.723 ; 20.723 ; 23.031 ;
; A[4]        ; HEX0[0]       ; 12.447 ; 12.447 ; 12.447 ; 12.447 ;
; A[4]        ; HEX0[1]       ; 12.473 ; 12.473 ; 12.473 ; 12.473 ;
; A[4]        ; HEX0[2]       ;        ; 12.786 ; 12.786 ;        ;
; A[4]        ; HEX0[3]       ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; A[4]        ; HEX0[4]       ; 12.834 ;        ;        ; 12.834 ;
; A[4]        ; HEX0[5]       ; 13.071 ;        ;        ; 13.071 ;
; A[4]        ; HEX0[6]       ; 12.835 ; 12.835 ; 12.835 ; 12.835 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.513 ;        ;        ; 10.513 ;
; A[5]        ; BUSDIR_n      ; 15.758 ; 16.184 ; 16.184 ; 15.758 ;
; A[5]        ; D[0]          ; 19.275 ; 19.275 ; 19.275 ; 19.275 ;
; A[5]        ; D[1]          ; 19.638 ; 19.638 ; 19.638 ; 19.638 ;
; A[5]        ; D[2]          ; 18.858 ; 18.858 ; 18.858 ; 18.858 ;
; A[5]        ; D[3]          ; 18.696 ; 18.696 ; 18.696 ; 18.696 ;
; A[5]        ; D[4]          ; 20.693 ; 20.693 ; 20.693 ; 20.693 ;
; A[5]        ; D[5]          ; 19.013 ; 14.903 ; 14.903 ; 19.013 ;
; A[5]        ; D[6]          ; 18.991 ; 15.422 ; 15.422 ; 18.991 ;
; A[5]        ; D[7]          ; 17.806 ; 15.498 ; 15.498 ; 17.806 ;
; A[5]        ; HEX0[0]       ; 11.999 ; 11.999 ; 11.999 ; 11.999 ;
; A[5]        ; HEX0[1]       ; 12.036 ; 12.036 ; 12.036 ; 12.036 ;
; A[5]        ; HEX0[2]       ; 12.382 ;        ;        ; 12.382 ;
; A[5]        ; HEX0[3]       ; 12.389 ; 12.389 ; 12.389 ; 12.389 ;
; A[5]        ; HEX0[4]       ;        ; 12.398 ; 12.398 ;        ;
; A[5]        ; HEX0[5]       ; 12.636 ; 12.636 ; 12.636 ; 12.636 ;
; A[5]        ; HEX0[6]       ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.287 ;        ;        ; 10.287 ;
; A[6]        ; BUSDIR_n      ;        ; 20.256 ; 20.256 ;        ;
; A[6]        ; D[0]          ; 23.347 ; 23.347 ; 23.347 ; 23.347 ;
; A[6]        ; D[1]          ; 23.710 ; 23.710 ; 23.710 ; 23.710 ;
; A[6]        ; D[2]          ; 22.930 ; 22.930 ; 22.930 ; 22.930 ;
; A[6]        ; D[3]          ; 22.768 ; 22.768 ; 22.768 ; 22.768 ;
; A[6]        ; D[4]          ; 24.765 ; 24.765 ; 24.765 ; 24.765 ;
; A[6]        ; D[5]          ; 23.085 ; 18.975 ; 18.975 ; 23.085 ;
; A[6]        ; D[6]          ; 23.063 ; 19.494 ; 19.494 ; 23.063 ;
; A[6]        ; D[7]          ; 21.878 ; 19.570 ; 19.570 ; 21.878 ;
; A[6]        ; HEX0[0]       ; 11.256 ; 11.256 ; 11.256 ; 11.256 ;
; A[6]        ; HEX0[1]       ; 11.295 ;        ;        ; 11.295 ;
; A[6]        ; HEX0[2]       ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; A[6]        ; HEX0[3]       ; 11.648 ; 11.648 ; 11.648 ; 11.648 ;
; A[6]        ; HEX0[4]       ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; A[6]        ; HEX0[5]       ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; A[6]        ; HEX0[6]       ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.766 ;        ;        ; 10.766 ;
; A[7]        ; BUSDIR_n      ; 15.844 ; 15.941 ; 15.941 ; 15.844 ;
; A[7]        ; D[0]          ; 19.032 ; 19.032 ; 19.032 ; 19.032 ;
; A[7]        ; D[1]          ; 19.395 ; 19.395 ; 19.395 ; 19.395 ;
; A[7]        ; D[2]          ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[7]        ; D[3]          ; 18.453 ; 18.453 ; 18.453 ; 18.453 ;
; A[7]        ; D[4]          ; 20.450 ; 20.450 ; 20.450 ; 20.450 ;
; A[7]        ; D[5]          ; 18.770 ; 14.660 ; 14.660 ; 18.770 ;
; A[7]        ; D[6]          ; 18.748 ; 15.179 ; 15.179 ; 18.748 ;
; A[7]        ; D[7]          ; 17.563 ; 15.255 ; 15.255 ; 17.563 ;
; A[7]        ; HEX0[0]       ; 11.543 ; 11.543 ; 11.543 ; 11.543 ;
; A[7]        ; HEX0[1]       ; 11.567 ; 11.567 ; 11.567 ; 11.567 ;
; A[7]        ; HEX0[2]       ; 11.917 ; 11.917 ; 11.917 ; 11.917 ;
; A[7]        ; HEX0[3]       ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; A[7]        ; HEX0[4]       ;        ; 11.935 ; 11.935 ;        ;
; A[7]        ; HEX0[5]       ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; A[7]        ; HEX0[6]       ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.843 ;        ;        ; 10.843 ;
; A[8]        ; HEX1[0]       ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; A[8]        ; HEX1[1]       ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[8]        ; HEX1[2]       ;        ; 11.455 ; 11.455 ;        ;
; A[8]        ; HEX1[3]       ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; A[8]        ; HEX1[4]       ; 11.509 ;        ;        ; 11.509 ;
; A[8]        ; HEX1[5]       ; 11.859 ;        ;        ; 11.859 ;
; A[8]        ; HEX1[6]       ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.834 ;        ;        ; 10.834 ;
; A[9]        ; HEX1[0]       ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; A[9]        ; HEX1[1]       ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; A[9]        ; HEX1[2]       ; 11.500 ;        ;        ; 11.500 ;
; A[9]        ; HEX1[3]       ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; A[9]        ; HEX1[4]       ;        ; 11.526 ; 11.526 ;        ;
; A[9]        ; HEX1[5]       ; 11.882 ; 11.882 ; 11.882 ; 11.882 ;
; A[9]        ; HEX1[6]       ; 11.879 ; 11.879 ; 11.879 ; 11.879 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.548 ;        ;        ; 10.548 ;
; A[10]       ; HEX1[0]       ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[10]       ; HEX1[1]       ; 11.189 ;        ;        ; 11.189 ;
; A[10]       ; HEX1[2]       ; 11.189 ; 11.189 ; 11.189 ; 11.189 ;
; A[10]       ; HEX1[3]       ; 11.197 ; 11.197 ; 11.197 ; 11.197 ;
; A[10]       ; HEX1[4]       ; 11.208 ; 11.208 ; 11.208 ; 11.208 ;
; A[10]       ; HEX1[5]       ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; A[10]       ; HEX1[6]       ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; A[10]       ; SRAM_ADDR[10] ; 10.829 ;        ;        ; 10.829 ;
; A[11]       ; HEX1[0]       ; 11.760 ; 11.760 ; 11.760 ; 11.760 ;
; A[11]       ; HEX1[1]       ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; A[11]       ; HEX1[2]       ; 11.387 ; 11.387 ; 11.387 ; 11.387 ;
; A[11]       ; HEX1[3]       ; 11.398 ; 11.398 ; 11.398 ; 11.398 ;
; A[11]       ; HEX1[4]       ;        ; 11.409 ; 11.409 ;        ;
; A[11]       ; HEX1[5]       ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; A[11]       ; HEX1[6]       ; 11.761 ; 11.761 ; 11.761 ; 11.761 ;
; A[11]       ; SRAM_ADDR[11] ; 10.875 ;        ;        ; 10.875 ;
; A[12]       ; HEX2[0]       ; 13.019 ; 13.019 ; 13.019 ; 13.019 ;
; A[12]       ; HEX2[1]       ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; A[12]       ; HEX2[2]       ;        ; 13.117 ; 13.117 ;        ;
; A[12]       ; HEX2[3]       ; 12.874 ; 12.874 ; 12.874 ; 12.874 ;
; A[12]       ; HEX2[4]       ; 12.999 ;        ;        ; 12.999 ;
; A[12]       ; HEX2[5]       ; 12.848 ;        ;        ; 12.848 ;
; A[12]       ; HEX2[6]       ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; A[12]       ; SRAM_ADDR[12] ; 10.924 ;        ;        ; 10.924 ;
; A[13]       ; HEX2[0]       ; 12.825 ; 12.825 ; 12.825 ; 12.825 ;
; A[13]       ; HEX2[1]       ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; A[13]       ; HEX2[2]       ; 12.922 ;        ;        ; 12.922 ;
; A[13]       ; HEX2[3]       ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; A[13]       ; HEX2[4]       ;        ; 12.798 ; 12.798 ;        ;
; A[13]       ; HEX2[5]       ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; A[13]       ; HEX2[6]       ; 13.089 ; 13.089 ; 13.089 ; 13.089 ;
; A[13]       ; SRAM_ADDR[13] ; 10.957 ;        ;        ; 10.957 ;
; A[14]       ; D[0]          ; 20.323 ; 20.323 ; 20.323 ; 20.323 ;
; A[14]       ; D[1]          ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[14]       ; D[2]          ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[14]       ; D[3]          ; 20.285 ; 20.285 ; 20.285 ; 20.285 ;
; A[14]       ; D[4]          ; 21.978 ; 21.978 ; 21.978 ; 21.978 ;
; A[14]       ; D[5]          ; 23.755 ; 23.755 ; 23.755 ; 23.755 ;
; A[14]       ; D[6]          ; 23.734 ; 23.734 ; 23.734 ; 23.734 ;
; A[14]       ; D[7]          ; 22.558 ; 22.558 ; 22.558 ; 22.558 ;
; A[14]       ; HEX2[0]       ; 20.089 ; 20.089 ; 20.089 ; 20.089 ;
; A[14]       ; HEX2[1]       ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[14]       ; HEX2[2]       ; 20.225 ; 20.225 ; 20.225 ; 20.225 ;
; A[14]       ; HEX2[3]       ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[14]       ; HEX2[4]       ; 20.070 ; 20.070 ; 20.070 ; 20.070 ;
; A[14]       ; HEX2[5]       ; 19.923 ; 19.923 ; 19.923 ; 19.923 ;
; A[14]       ; HEX2[6]       ; 20.401 ; 20.401 ; 20.401 ; 20.401 ;
; A[14]       ; HEX3[0]       ; 22.575 ; 22.575 ; 22.575 ; 22.575 ;
; A[14]       ; HEX3[1]       ; 22.902 ; 22.902 ; 22.902 ; 22.902 ;
; A[14]       ; HEX3[2]       ; 22.585 ; 22.585 ; 22.585 ; 22.585 ;
; A[14]       ; HEX3[3]       ; 22.014 ; 22.014 ; 22.014 ; 22.014 ;
; A[14]       ; HEX3[4]       ; 21.755 ; 21.755 ; 21.755 ; 21.755 ;
; A[14]       ; HEX3[5]       ; 22.046 ; 22.046 ; 22.046 ; 22.046 ;
; A[14]       ; HEX3[6]       ; 22.762 ; 22.762 ; 22.762 ; 22.762 ;
; A[14]       ; SRAM_ADDR[14] ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; A[14]       ; SRAM_ADDR[15] ; 18.589 ; 18.589 ; 18.589 ; 18.589 ;
; A[14]       ; SRAM_ADDR[16] ; 18.725 ; 18.725 ; 18.725 ; 18.725 ;
; A[14]       ; SRAM_ADDR[17] ; 18.214 ; 18.214 ; 18.214 ; 18.214 ;
; A[14]       ; SRAM_DQ[0]    ; 18.725 ; 18.725 ; 18.725 ; 18.725 ;
; A[14]       ; SRAM_DQ[1]    ; 18.735 ; 18.735 ; 18.735 ; 18.735 ;
; A[14]       ; SRAM_DQ[2]    ; 18.457 ; 18.457 ; 18.457 ; 18.457 ;
; A[14]       ; SRAM_DQ[3]    ; 18.467 ; 18.467 ; 18.467 ; 18.467 ;
; A[14]       ; SRAM_DQ[4]    ; 18.178 ; 18.178 ; 18.178 ; 18.178 ;
; A[14]       ; SRAM_DQ[5]    ; 18.178 ; 18.178 ; 18.178 ; 18.178 ;
; A[14]       ; SRAM_DQ[6]    ; 17.792 ; 17.792 ; 17.792 ; 17.792 ;
; A[14]       ; SRAM_DQ[7]    ; 18.147 ; 18.147 ; 18.147 ; 18.147 ;
; A[14]       ; SRAM_DQ[8]    ; 18.461 ; 18.461 ; 18.461 ; 18.461 ;
; A[14]       ; SRAM_DQ[9]    ; 18.461 ; 18.461 ; 18.461 ; 18.461 ;
; A[14]       ; SRAM_DQ[10]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[14]       ; SRAM_DQ[11]   ; 18.451 ; 18.451 ; 18.451 ; 18.451 ;
; A[14]       ; SRAM_DQ[12]   ; 18.458 ; 18.458 ; 18.458 ; 18.458 ;
; A[14]       ; SRAM_DQ[13]   ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[14]       ; SRAM_DQ[14]   ; 18.810 ; 18.810 ; 18.810 ; 18.810 ;
; A[14]       ; SRAM_DQ[15]   ; 18.806 ; 18.806 ; 18.806 ; 18.806 ;
; A[14]       ; SRAM_LB_N     ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; A[14]       ; SRAM_UB_N     ; 17.313 ; 17.313 ; 17.313 ; 17.313 ;
; A[15]       ; D[0]          ; 20.487 ; 20.487 ; 20.487 ; 20.487 ;
; A[15]       ; D[1]          ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[15]       ; D[2]          ; 20.485 ; 20.485 ; 20.485 ; 20.485 ;
; A[15]       ; D[3]          ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[15]       ; D[4]          ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[15]       ; D[5]          ; 23.919 ; 23.919 ; 23.919 ; 23.919 ;
; A[15]       ; D[6]          ; 23.898 ; 23.898 ; 23.898 ; 23.898 ;
; A[15]       ; D[7]          ; 22.722 ; 22.722 ; 22.722 ; 22.722 ;
; A[15]       ; HEX2[0]       ; 19.467 ; 19.467 ; 19.467 ; 19.467 ;
; A[15]       ; HEX2[1]       ; 19.457 ; 19.457 ; 19.457 ; 19.457 ;
; A[15]       ; HEX2[2]       ; 19.603 ; 19.603 ; 19.603 ; 19.603 ;
; A[15]       ; HEX2[3]       ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[15]       ; HEX2[4]       ; 19.448 ; 19.448 ; 19.448 ; 19.448 ;
; A[15]       ; HEX2[5]       ; 19.301 ; 19.301 ; 19.301 ; 19.301 ;
; A[15]       ; HEX2[6]       ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; A[15]       ; HEX3[0]       ; 22.436 ; 22.436 ; 22.436 ; 22.436 ;
; A[15]       ; HEX3[1]       ; 22.763 ; 22.763 ; 22.763 ; 22.763 ;
; A[15]       ; HEX3[2]       ; 22.446 ; 22.446 ; 22.446 ; 22.446 ;
; A[15]       ; HEX3[3]       ; 21.875 ; 21.875 ; 21.875 ; 21.875 ;
; A[15]       ; HEX3[4]       ; 21.616 ; 21.616 ; 21.616 ; 21.616 ;
; A[15]       ; HEX3[5]       ; 21.907 ; 21.907 ; 21.907 ; 21.907 ;
; A[15]       ; HEX3[6]       ; 22.623 ; 22.623 ; 22.623 ; 22.623 ;
; A[15]       ; SRAM_ADDR[14] ; 15.365 ; 15.365 ; 15.365 ; 15.365 ;
; A[15]       ; SRAM_ADDR[15] ; 17.967 ; 17.967 ; 17.967 ; 17.967 ;
; A[15]       ; SRAM_ADDR[16] ; 18.539 ; 18.539 ; 18.539 ; 18.539 ;
; A[15]       ; SRAM_ADDR[17] ; 18.075 ; 18.075 ; 18.075 ; 18.075 ;
; A[15]       ; SRAM_DQ[0]    ; 18.889 ; 18.889 ; 18.889 ; 18.889 ;
; A[15]       ; SRAM_DQ[1]    ; 18.899 ; 18.899 ; 18.899 ; 18.899 ;
; A[15]       ; SRAM_DQ[2]    ; 18.621 ; 18.621 ; 18.621 ; 18.621 ;
; A[15]       ; SRAM_DQ[3]    ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[15]       ; SRAM_DQ[4]    ; 18.342 ; 18.342 ; 18.342 ; 18.342 ;
; A[15]       ; SRAM_DQ[5]    ; 18.342 ; 18.342 ; 18.342 ; 18.342 ;
; A[15]       ; SRAM_DQ[6]    ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; A[15]       ; SRAM_DQ[7]    ; 18.311 ; 18.311 ; 18.311 ; 18.311 ;
; A[15]       ; SRAM_DQ[8]    ; 18.625 ; 18.625 ; 18.625 ; 18.625 ;
; A[15]       ; SRAM_DQ[9]    ; 18.625 ; 18.625 ; 18.625 ; 18.625 ;
; A[15]       ; SRAM_DQ[10]   ; 18.613 ; 18.613 ; 18.613 ; 18.613 ;
; A[15]       ; SRAM_DQ[11]   ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[15]       ; SRAM_DQ[12]   ; 18.622 ; 18.622 ; 18.622 ; 18.622 ;
; A[15]       ; SRAM_DQ[13]   ; 18.623 ; 18.623 ; 18.623 ; 18.623 ;
; A[15]       ; SRAM_DQ[14]   ; 18.974 ; 18.974 ; 18.974 ; 18.974 ;
; A[15]       ; SRAM_DQ[15]   ; 18.970 ; 18.970 ; 18.970 ; 18.970 ;
; A[15]       ; SRAM_LB_N     ; 17.492 ; 17.492 ; 17.492 ; 17.492 ;
; A[15]       ; SRAM_UB_N     ; 17.477 ; 17.477 ; 17.477 ; 17.477 ;
; D[0]        ; SRAM_DQ[0]    ; 10.925 ;        ;        ; 10.925 ;
; D[0]        ; SRAM_DQ[8]    ; 10.906 ;        ;        ; 10.906 ;
; D[1]        ; SRAM_DQ[1]    ; 11.355 ;        ;        ; 11.355 ;
; D[1]        ; SRAM_DQ[9]    ; 11.307 ;        ;        ; 11.307 ;
; D[2]        ; SRAM_DQ[2]    ; 10.874 ;        ;        ; 10.874 ;
; D[2]        ; SRAM_DQ[10]   ; 10.846 ;        ;        ; 10.846 ;
; D[3]        ; SRAM_DQ[3]    ; 10.645 ;        ;        ; 10.645 ;
; D[3]        ; SRAM_DQ[11]   ; 10.870 ;        ;        ; 10.870 ;
; D[4]        ; SRAM_DQ[4]    ; 10.815 ;        ;        ; 10.815 ;
; D[4]        ; SRAM_DQ[12]   ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]    ; 10.152 ;        ;        ; 10.152 ;
; D[5]        ; SRAM_DQ[13]   ; 10.708 ;        ;        ; 10.708 ;
; D[6]        ; SRAM_DQ[6]    ; 10.431 ;        ;        ; 10.431 ;
; D[6]        ; SRAM_DQ[14]   ; 10.436 ;        ;        ; 10.436 ;
; D[7]        ; SRAM_DQ[7]    ; 10.992 ;        ;        ; 10.992 ;
; D[7]        ; SRAM_DQ[15]   ; 10.131 ;        ;        ; 10.131 ;
; IORQ_n      ; BUSDIR_n      ; 13.447 ;        ;        ; 13.447 ;
; IORQ_n      ; D[0]          ; 17.918 ; 17.918 ; 17.918 ; 17.918 ;
; IORQ_n      ; D[1]          ; 18.810 ; 18.810 ; 18.810 ; 18.810 ;
; IORQ_n      ; D[2]          ; 17.497 ; 17.497 ; 17.497 ; 17.497 ;
; IORQ_n      ; D[3]          ; 17.869 ; 17.869 ; 17.869 ; 17.869 ;
; IORQ_n      ; D[4]          ; 19.020 ; 19.020 ; 19.020 ; 19.020 ;
; IORQ_n      ; D[5]          ; 12.406 ; 16.811 ; 16.811 ; 12.406 ;
; IORQ_n      ; D[6]          ; 12.925 ; 16.789 ; 16.789 ; 12.925 ;
; IORQ_n      ; D[7]          ; 13.001 ; 15.604 ; 15.604 ; 13.001 ;
; M1_n        ; D[0]          ; 15.612 ; 15.612 ; 15.612 ; 15.612 ;
; M1_n        ; D[1]          ; 15.485 ; 15.485 ; 15.485 ; 15.485 ;
; M1_n        ; D[2]          ; 15.610 ; 15.610 ; 15.610 ; 15.610 ;
; M1_n        ; D[3]          ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; M1_n        ; D[4]          ; 17.267 ; 17.267 ; 17.267 ; 17.267 ;
; M1_n        ; D[5]          ; 21.169 ; 21.169 ; 21.169 ; 21.169 ;
; M1_n        ; D[6]          ; 21.148 ; 21.148 ; 21.148 ; 21.148 ;
; M1_n        ; D[7]          ; 19.972 ; 19.972 ; 19.972 ; 19.972 ;
; MREQ_n      ; D[0]          ; 15.617 ; 15.617 ; 15.617 ; 15.617 ;
; MREQ_n      ; D[1]          ; 15.490 ; 15.490 ; 15.490 ; 15.490 ;
; MREQ_n      ; D[2]          ; 15.615 ; 15.615 ; 15.615 ; 15.615 ;
; MREQ_n      ; D[3]          ; 15.579 ; 15.579 ; 15.579 ; 15.579 ;
; MREQ_n      ; D[4]          ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; MREQ_n      ; D[5]          ; 21.174 ; 21.174 ; 21.174 ; 21.174 ;
; MREQ_n      ; D[6]          ; 21.153 ; 21.153 ; 21.153 ; 21.153 ;
; MREQ_n      ; D[7]          ; 19.977 ; 19.977 ; 19.977 ; 19.977 ;
; RD_n        ; BUSDIR_n      ; 13.007 ;        ;        ; 13.007 ;
; RD_n        ; D[0]          ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; RD_n        ; D[1]          ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; RD_n        ; D[2]          ; 17.630 ; 17.630 ; 17.630 ; 17.630 ;
; RD_n        ; D[3]          ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; RD_n        ; D[4]          ; 19.262 ; 19.262 ; 19.262 ; 19.262 ;
; RD_n        ; D[5]          ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; RD_n        ; D[6]          ; 21.185 ; 21.185 ; 21.185 ; 21.185 ;
; RD_n        ; D[7]          ; 20.009 ; 20.009 ; 20.009 ; 20.009 ;
; SLTSL_n     ; BUSDIR_n      ; 16.241 ;        ;        ; 16.241 ;
; SLTSL_n     ; D[0]          ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; SLTSL_n     ; D[1]          ; 18.992 ; 18.992 ; 18.992 ; 18.992 ;
; SLTSL_n     ; D[2]          ; 19.117 ; 19.117 ; 19.117 ; 19.117 ;
; SLTSL_n     ; D[3]          ; 19.081 ; 19.081 ; 19.081 ; 19.081 ;
; SLTSL_n     ; D[4]          ; 20.774 ; 20.774 ; 20.774 ; 20.774 ;
; SLTSL_n     ; D[5]          ; 24.676 ; 24.676 ; 24.676 ; 24.676 ;
; SLTSL_n     ; D[6]          ; 24.655 ; 24.655 ; 24.655 ; 24.655 ;
; SLTSL_n     ; D[7]          ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; SLTSL_n     ; LEDR[9]       ;        ; 13.780 ; 13.780 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 13.238 ;        ;        ; 13.238 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 12.316 ; 12.316 ; 12.316 ; 12.316 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 12.316 ; 12.316 ; 12.316 ; 12.316 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 11.930 ; 11.930 ; 11.930 ; 11.930 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 12.285 ; 12.285 ; 12.285 ; 12.285 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 12.600 ; 12.600 ; 12.600 ; 12.600 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 12.600 ; 12.600 ; 12.600 ; 12.600 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 12.588 ; 12.588 ; 12.588 ; 12.588 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 12.590 ; 12.590 ; 12.590 ; 12.590 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 12.598 ; 12.598 ; 12.598 ; 12.598 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 12.949 ; 12.949 ; 12.949 ; 12.949 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; SRAM_DQ[0]  ; D[0]          ; 13.910 ;        ;        ; 13.910 ;
; SRAM_DQ[1]  ; D[1]          ; 13.497 ;        ;        ; 13.497 ;
; SRAM_DQ[2]  ; D[2]          ; 13.372 ;        ;        ; 13.372 ;
; SRAM_DQ[3]  ; D[3]          ; 13.222 ;        ;        ; 13.222 ;
; SRAM_DQ[4]  ; D[4]          ; 12.507 ;        ;        ; 12.507 ;
; SRAM_DQ[5]  ; D[5]          ; 13.364 ;        ;        ; 13.364 ;
; SRAM_DQ[6]  ; D[6]          ; 13.021 ;        ;        ; 13.021 ;
; SRAM_DQ[7]  ; D[7]          ; 11.931 ;        ;        ; 11.931 ;
; SRAM_DQ[8]  ; D[0]          ; 13.824 ;        ;        ; 13.824 ;
; SRAM_DQ[9]  ; D[1]          ; 14.461 ; 14.461 ; 14.461 ; 14.461 ;
; SRAM_DQ[10] ; D[2]          ; 12.999 ;        ;        ; 12.999 ;
; SRAM_DQ[11] ; D[3]          ; 14.578 ; 14.578 ; 14.578 ; 14.578 ;
; SRAM_DQ[12] ; D[4]          ; 12.002 ;        ;        ; 12.002 ;
; SRAM_DQ[13] ; D[5]          ; 16.167 ;        ;        ; 16.167 ;
; SRAM_DQ[14] ; D[6]          ; 16.087 ;        ;        ; 16.087 ;
; SRAM_DQ[15] ; D[7]          ; 14.798 ;        ;        ; 14.798 ;
; SW[9]       ; BUSDIR_n      ;        ; 11.180 ; 11.180 ;        ;
; SW[9]       ; D[0]          ; 14.058 ; 14.058 ; 14.058 ; 14.058 ;
; SW[9]       ; D[1]          ; 13.931 ; 13.931 ; 13.931 ; 13.931 ;
; SW[9]       ; D[2]          ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; SW[9]       ; D[3]          ; 14.020 ; 14.020 ; 14.020 ; 14.020 ;
; SW[9]       ; D[4]          ; 15.713 ; 15.713 ; 15.713 ; 15.713 ;
; SW[9]       ; D[5]          ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; SW[9]       ; D[6]          ; 19.594 ; 19.594 ; 19.594 ; 19.594 ;
; SW[9]       ; D[7]          ; 18.418 ; 18.418 ; 18.418 ; 18.418 ;
; SW[9]       ; LEDR[9]       ; 8.719  ;        ;        ; 8.719  ;
; SW[9]       ; SRAM_CE_N     ;        ; 8.177  ; 8.177  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; SW[9]       ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; SW[9]       ; SRAM_DQ[2]    ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; SW[9]       ; SRAM_DQ[3]    ; 7.894  ; 7.894  ; 7.894  ; 7.894  ;
; SW[9]       ; SRAM_DQ[4]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[9]       ; SRAM_DQ[5]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[9]       ; SRAM_DQ[6]    ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; SW[9]       ; SRAM_DQ[7]    ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SW[9]       ; SRAM_DQ[8]    ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; SRAM_DQ[9]    ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; SW[9]       ; SRAM_DQ[10]   ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; SW[9]       ; SRAM_DQ[11]   ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; SW[9]       ; SRAM_DQ[12]   ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[9]       ; SRAM_DQ[13]   ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; SW[9]       ; SRAM_DQ[14]   ; 8.273  ; 8.273  ; 8.273  ; 8.273  ;
; SW[9]       ; SRAM_DQ[15]   ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; WR_n        ; BUSDIR_n      ; 14.609 ;        ;        ; 14.609 ;
; WR_n        ; SRAM_DQ[0]    ; 13.975 ; 13.975 ; 13.975 ; 13.975 ;
; WR_n        ; SRAM_DQ[1]    ; 13.985 ; 13.985 ; 13.985 ; 13.985 ;
; WR_n        ; SRAM_DQ[2]    ; 13.707 ; 13.707 ; 13.707 ; 13.707 ;
; WR_n        ; SRAM_DQ[3]    ; 13.717 ; 13.717 ; 13.717 ; 13.717 ;
; WR_n        ; SRAM_DQ[4]    ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; WR_n        ; SRAM_DQ[5]    ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; WR_n        ; SRAM_DQ[6]    ; 13.042 ; 13.042 ; 13.042 ; 13.042 ;
; WR_n        ; SRAM_DQ[7]    ; 13.397 ; 13.397 ; 13.397 ; 13.397 ;
; WR_n        ; SRAM_DQ[8]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; WR_n        ; SRAM_DQ[9]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; WR_n        ; SRAM_DQ[10]   ; 13.735 ; 13.735 ; 13.735 ; 13.735 ;
; WR_n        ; SRAM_DQ[11]   ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; WR_n        ; SRAM_DQ[12]   ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; WR_n        ; SRAM_DQ[13]   ; 13.745 ; 13.745 ; 13.745 ; 13.745 ;
; WR_n        ; SRAM_DQ[14]   ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; WR_n        ; SRAM_DQ[15]   ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; WR_n        ; SRAM_WE_N     ; 10.604 ;        ;        ; 10.604 ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n      ;       ; 7.241 ; 7.241 ;       ;
; A[1]        ; D[0]          ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; A[1]        ; D[1]          ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; A[1]        ; D[2]          ; 7.536 ; 7.536 ; 7.536 ; 7.536 ;
; A[1]        ; D[3]          ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; A[1]        ; D[4]          ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; A[1]        ; D[5]          ; 6.973 ; 6.973 ; 6.973 ; 6.973 ;
; A[1]        ; D[6]          ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[1]        ; D[7]          ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.822 ;       ;       ; 5.822 ;
; A[2]        ; BUSDIR_n      ;       ; 8.427 ; 8.427 ;       ;
; A[2]        ; D[0]          ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; A[2]        ; D[1]          ; 8.526 ; 8.526 ; 8.526 ; 8.526 ;
; A[2]        ; D[2]          ; 8.722 ; 8.722 ; 8.722 ; 8.722 ;
; A[2]        ; D[3]          ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[2]        ; D[4]          ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[2]        ; D[5]          ; 8.159 ; 8.159 ; 8.159 ; 8.159 ;
; A[2]        ; D[6]          ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[2]        ; D[7]          ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; A[2]        ; SRAM_ADDR[2]  ; 5.693 ;       ;       ; 5.693 ;
; A[3]        ; BUSDIR_n      ; 6.600 ; 6.839 ; 6.839 ; 6.600 ;
; A[3]        ; D[0]          ; 6.937 ; 6.937 ; 6.937 ; 6.937 ;
; A[3]        ; D[1]          ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[3]        ; D[2]          ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; A[3]        ; D[3]          ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; A[3]        ; D[4]          ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; A[3]        ; D[5]          ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; A[3]        ; D[6]          ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; A[3]        ; D[7]          ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.651 ;       ;       ; 5.651 ;
; A[4]        ; BUSDIR_n      ;       ; 9.130 ; 9.130 ;       ;
; A[4]        ; D[0]          ; 9.467 ; 9.467 ; 9.467 ; 9.467 ;
; A[4]        ; D[1]          ; 9.229 ; 9.229 ; 9.229 ; 9.229 ;
; A[4]        ; D[2]          ; 9.425 ; 9.425 ; 9.425 ; 9.425 ;
; A[4]        ; D[3]          ; 9.594 ; 9.594 ; 9.594 ; 9.594 ;
; A[4]        ; D[4]          ; 9.594 ; 9.594 ; 9.594 ; 9.594 ;
; A[4]        ; D[5]          ; 8.862 ; 8.862 ; 8.862 ; 8.862 ;
; A[4]        ; D[6]          ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; A[4]        ; D[7]          ; 9.081 ; 9.081 ; 9.081 ; 9.081 ;
; A[4]        ; HEX0[0]       ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; A[4]        ; HEX0[1]       ; 6.305 ; 6.305 ; 6.305 ; 6.305 ;
; A[4]        ; HEX0[2]       ;       ; 6.434 ; 6.434 ;       ;
; A[4]        ; HEX0[3]       ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[4]        ; HEX0[4]       ; 6.453 ;       ;       ; 6.453 ;
; A[4]        ; HEX0[5]       ; 6.538 ;       ;       ; 6.538 ;
; A[4]        ; HEX0[6]       ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.553 ;       ;       ; 5.553 ;
; A[5]        ; BUSDIR_n      ; 7.143 ; 7.269 ; 7.269 ; 7.143 ;
; A[5]        ; D[0]          ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; A[5]        ; D[1]          ; 7.242 ; 7.242 ; 7.242 ; 7.242 ;
; A[5]        ; D[2]          ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; A[5]        ; D[3]          ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; A[5]        ; D[4]          ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; A[5]        ; D[5]          ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; A[5]        ; D[6]          ; 7.044 ; 7.044 ; 7.044 ; 7.044 ;
; A[5]        ; D[7]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[5]        ; HEX0[0]       ; 6.019 ; 6.019 ; 6.019 ; 6.019 ;
; A[5]        ; HEX0[1]       ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; A[5]        ; HEX0[2]       ; 6.191 ;       ;       ; 6.191 ;
; A[5]        ; HEX0[3]       ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; A[5]        ; HEX0[4]       ;       ; 6.209 ; 6.209 ;       ;
; A[5]        ; HEX0[5]       ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; A[5]        ; HEX0[6]       ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.410 ;       ;       ; 5.410 ;
; A[6]        ; BUSDIR_n      ;       ; 8.628 ; 8.628 ;       ;
; A[6]        ; D[0]          ; 8.965 ; 8.965 ; 8.965 ; 8.965 ;
; A[6]        ; D[1]          ; 8.727 ; 8.727 ; 8.727 ; 8.727 ;
; A[6]        ; D[2]          ; 8.923 ; 8.923 ; 8.923 ; 8.923 ;
; A[6]        ; D[3]          ; 9.092 ; 9.092 ; 9.092 ; 9.092 ;
; A[6]        ; D[4]          ; 9.092 ; 9.092 ; 9.092 ; 9.092 ;
; A[6]        ; D[5]          ; 8.360 ; 8.360 ; 8.360 ; 8.360 ;
; A[6]        ; D[6]          ; 8.529 ; 8.529 ; 8.529 ; 8.529 ;
; A[6]        ; D[7]          ; 8.579 ; 8.579 ; 8.579 ; 8.579 ;
; A[6]        ; HEX0[0]       ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; A[6]        ; HEX0[1]       ; 5.813 ;       ;       ; 5.813 ;
; A[6]        ; HEX0[2]       ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[6]        ; HEX0[3]       ; 5.948 ; 5.948 ; 5.948 ; 5.948 ;
; A[6]        ; HEX0[4]       ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; A[6]        ; HEX0[5]       ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; A[6]        ; HEX0[6]       ; 5.961 ; 5.961 ; 5.961 ; 5.961 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.665 ;       ;       ; 5.665 ;
; A[7]        ; BUSDIR_n      ; 7.228 ; 7.232 ; 7.232 ; 7.228 ;
; A[7]        ; D[0]          ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; A[7]        ; D[1]          ; 7.327 ; 7.327 ; 7.327 ; 7.327 ;
; A[7]        ; D[2]          ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; A[7]        ; D[3]          ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; A[7]        ; D[4]          ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; A[7]        ; D[5]          ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; A[7]        ; D[6]          ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; A[7]        ; D[7]          ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; A[7]        ; HEX0[0]       ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; A[7]        ; HEX0[1]       ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; A[7]        ; HEX0[2]       ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; A[7]        ; HEX0[3]       ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; A[7]        ; HEX0[4]       ;       ; 6.024 ; 6.024 ;       ;
; A[7]        ; HEX0[5]       ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; A[7]        ; HEX0[6]       ; 6.019 ; 6.019 ; 6.019 ; 6.019 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.685 ;       ;       ; 5.685 ;
; A[8]        ; HEX1[0]       ; 5.963 ; 5.963 ; 5.963 ; 5.963 ;
; A[8]        ; HEX1[1]       ; 5.804 ; 5.804 ; 5.804 ; 5.804 ;
; A[8]        ; HEX1[2]       ;       ; 5.804 ; 5.804 ;       ;
; A[8]        ; HEX1[3]       ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; A[8]        ; HEX1[4]       ; 5.825 ;       ;       ; 5.825 ;
; A[8]        ; HEX1[5]       ; 5.969 ;       ;       ; 5.969 ;
; A[8]        ; HEX1[6]       ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.666 ;       ;       ; 5.666 ;
; A[9]        ; HEX1[0]       ; 5.945 ; 5.945 ; 5.945 ; 5.945 ;
; A[9]        ; HEX1[1]       ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; A[9]        ; HEX1[2]       ; 5.784 ;       ;       ; 5.784 ;
; A[9]        ; HEX1[3]       ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; A[9]        ; HEX1[4]       ;       ; 5.806 ; 5.806 ;       ;
; A[9]        ; HEX1[5]       ; 5.951 ; 5.951 ; 5.951 ; 5.951 ;
; A[9]        ; HEX1[6]       ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.531 ;       ;       ; 5.531 ;
; A[10]       ; HEX1[0]       ; 5.856 ; 5.856 ; 5.856 ; 5.856 ;
; A[10]       ; HEX1[1]       ; 5.691 ;       ;       ; 5.691 ;
; A[10]       ; HEX1[2]       ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; A[10]       ; HEX1[3]       ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[10]       ; HEX1[4]       ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; A[10]       ; HEX1[5]       ; 5.860 ; 5.860 ; 5.860 ; 5.860 ;
; A[10]       ; HEX1[6]       ; 5.859 ; 5.859 ; 5.859 ; 5.859 ;
; A[10]       ; SRAM_ADDR[10] ; 5.639 ;       ;       ; 5.639 ;
; A[11]       ; HEX1[0]       ; 5.945 ; 5.945 ; 5.945 ; 5.945 ;
; A[11]       ; HEX1[1]       ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; A[11]       ; HEX1[2]       ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; A[11]       ; HEX1[3]       ; 5.796 ; 5.796 ; 5.796 ; 5.796 ;
; A[11]       ; HEX1[4]       ;       ; 5.806 ; 5.806 ;       ;
; A[11]       ; HEX1[5]       ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; A[11]       ; HEX1[6]       ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[11]       ; SRAM_ADDR[11] ; 5.675 ;       ;       ; 5.675 ;
; A[12]       ; HEX2[0]       ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; A[12]       ; HEX2[1]       ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; A[12]       ; HEX2[2]       ;       ; 6.509 ; 6.509 ;       ;
; A[12]       ; HEX2[3]       ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; A[12]       ; HEX2[4]       ; 6.449 ;       ;       ; 6.449 ;
; A[12]       ; HEX2[5]       ; 6.398 ;       ;       ; 6.398 ;
; A[12]       ; HEX2[6]       ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[12]       ; SRAM_ADDR[12] ; 5.731 ;       ;       ; 5.731 ;
; A[13]       ; HEX2[0]       ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; A[13]       ; HEX2[1]       ; 6.326 ; 6.326 ; 6.326 ; 6.326 ;
; A[13]       ; HEX2[2]       ; 6.424 ;       ;       ; 6.424 ;
; A[13]       ; HEX2[3]       ; 6.336 ; 6.336 ; 6.336 ; 6.336 ;
; A[13]       ; HEX2[4]       ;       ; 6.355 ; 6.355 ;       ;
; A[13]       ; HEX2[5]       ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; A[13]       ; HEX2[6]       ; 6.467 ; 6.467 ; 6.467 ; 6.467 ;
; A[13]       ; SRAM_ADDR[13] ; 5.759 ;       ;       ; 5.759 ;
; A[14]       ; D[0]          ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; A[14]       ; D[1]          ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[14]       ; D[2]          ; 7.569 ; 7.569 ; 7.569 ; 7.569 ;
; A[14]       ; D[3]          ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; A[14]       ; D[4]          ; 8.330 ; 8.330 ; 8.330 ; 8.330 ;
; A[14]       ; D[5]          ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; A[14]       ; D[6]          ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; A[14]       ; D[7]          ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; A[14]       ; HEX2[0]       ; 7.976 ; 7.976 ; 7.976 ; 7.976 ;
; A[14]       ; HEX2[1]       ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[14]       ; HEX2[2]       ; 8.040 ; 8.040 ; 8.040 ; 8.040 ;
; A[14]       ; HEX2[3]       ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; A[14]       ; HEX2[4]       ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; A[14]       ; HEX2[5]       ; 7.928 ; 7.928 ; 7.928 ; 7.928 ;
; A[14]       ; HEX2[6]       ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[14]       ; HEX3[0]       ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; A[14]       ; HEX3[1]       ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; A[14]       ; HEX3[2]       ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; A[14]       ; HEX3[3]       ; 7.240 ; 7.240 ; 7.240 ; 7.240 ;
; A[14]       ; HEX3[4]       ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[14]       ; HEX3[5]       ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; A[14]       ; HEX3[6]       ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; A[14]       ; SRAM_ADDR[14] ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; A[14]       ; SRAM_ADDR[15] ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; A[14]       ; SRAM_ADDR[16] ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; A[14]       ; SRAM_ADDR[17] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[14]       ; SRAM_DQ[0]    ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[14]       ; SRAM_DQ[1]    ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[14]       ; SRAM_DQ[2]    ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; A[14]       ; SRAM_DQ[3]    ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; A[14]       ; SRAM_DQ[4]    ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; A[14]       ; SRAM_DQ[5]    ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; A[14]       ; SRAM_DQ[6]    ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[14]       ; SRAM_DQ[7]    ; 6.897 ; 6.897 ; 6.897 ; 6.897 ;
; A[14]       ; SRAM_DQ[8]    ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[9]    ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[10]   ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; A[14]       ; SRAM_DQ[11]   ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; A[14]       ; SRAM_DQ[12]   ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[13]   ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; A[14]       ; SRAM_DQ[14]   ; 7.168 ; 7.168 ; 7.168 ; 7.168 ;
; A[14]       ; SRAM_DQ[15]   ; 7.164 ; 7.164 ; 7.164 ; 7.164 ;
; A[14]       ; SRAM_LB_N     ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; A[14]       ; SRAM_UB_N     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; A[15]       ; D[0]          ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; A[15]       ; D[1]          ; 7.606 ; 7.606 ; 7.606 ; 7.606 ;
; A[15]       ; D[2]          ; 7.860 ; 7.860 ; 7.860 ; 7.860 ;
; A[15]       ; D[3]          ; 7.444 ; 7.444 ; 7.444 ; 7.444 ;
; A[15]       ; D[4]          ; 8.621 ; 8.621 ; 8.621 ; 8.621 ;
; A[15]       ; D[5]          ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; A[15]       ; D[6]          ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; A[15]       ; D[7]          ; 7.166 ; 7.166 ; 7.166 ; 7.166 ;
; A[15]       ; HEX2[0]       ; 7.563 ; 7.563 ; 7.563 ; 7.563 ;
; A[15]       ; HEX2[1]       ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; A[15]       ; HEX2[2]       ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; A[15]       ; HEX2[3]       ; 7.539 ; 7.539 ; 7.539 ; 7.539 ;
; A[15]       ; HEX2[4]       ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; A[15]       ; HEX2[5]       ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[15]       ; HEX2[6]       ; 7.672 ; 7.672 ; 7.672 ; 7.672 ;
; A[15]       ; HEX3[0]       ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; A[15]       ; HEX3[1]       ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; A[15]       ; HEX3[2]       ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; A[15]       ; HEX3[3]       ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; A[15]       ; HEX3[4]       ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; A[15]       ; HEX3[5]       ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; A[15]       ; HEX3[6]       ; 7.472 ; 7.472 ; 7.472 ; 7.472 ;
; A[15]       ; SRAM_ADDR[14] ; 7.330 ; 7.330 ; 7.330 ; 7.330 ;
; A[15]       ; SRAM_ADDR[15] ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; A[15]       ; SRAM_ADDR[16] ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[15]       ; SRAM_ADDR[17] ; 6.647 ; 6.647 ; 6.647 ; 6.647 ;
; A[15]       ; SRAM_DQ[0]    ; 7.414 ; 7.414 ; 7.414 ; 7.414 ;
; A[15]       ; SRAM_DQ[1]    ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[15]       ; SRAM_DQ[2]    ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; A[15]       ; SRAM_DQ[3]    ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; A[15]       ; SRAM_DQ[4]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[5]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[6]    ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; A[15]       ; SRAM_DQ[7]    ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; A[15]       ; SRAM_DQ[8]    ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[9]    ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[10]   ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; A[15]       ; SRAM_DQ[11]   ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; A[15]       ; SRAM_DQ[12]   ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[13]   ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[15]       ; SRAM_DQ[14]   ; 7.459 ; 7.459 ; 7.459 ; 7.459 ;
; A[15]       ; SRAM_DQ[15]   ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; A[15]       ; SRAM_LB_N     ; 6.932 ; 6.932 ; 6.932 ; 6.932 ;
; A[15]       ; SRAM_UB_N     ; 6.917 ; 6.917 ; 6.917 ; 6.917 ;
; D[0]        ; SRAM_DQ[0]    ; 5.745 ;       ;       ; 5.745 ;
; D[0]        ; SRAM_DQ[8]    ; 5.724 ;       ;       ; 5.724 ;
; D[1]        ; SRAM_DQ[1]    ; 5.930 ;       ;       ; 5.930 ;
; D[1]        ; SRAM_DQ[9]    ; 5.888 ;       ;       ; 5.888 ;
; D[2]        ; SRAM_DQ[2]    ; 5.704 ;       ;       ; 5.704 ;
; D[2]        ; SRAM_DQ[10]   ; 5.676 ;       ;       ; 5.676 ;
; D[3]        ; SRAM_DQ[3]    ; 5.644 ;       ;       ; 5.644 ;
; D[3]        ; SRAM_DQ[11]   ; 5.696 ;       ;       ; 5.696 ;
; D[4]        ; SRAM_DQ[4]    ; 5.667 ;       ;       ; 5.667 ;
; D[4]        ; SRAM_DQ[12]   ; 5.610 ;       ;       ; 5.610 ;
; D[5]        ; SRAM_DQ[5]    ; 5.400 ;       ;       ; 5.400 ;
; D[5]        ; SRAM_DQ[13]   ; 5.602 ;       ;       ; 5.602 ;
; D[6]        ; SRAM_DQ[6]    ; 5.485 ;       ;       ; 5.485 ;
; D[6]        ; SRAM_DQ[14]   ; 5.489 ;       ;       ; 5.489 ;
; D[7]        ; SRAM_DQ[7]    ; 5.750 ;       ;       ; 5.750 ;
; D[7]        ; SRAM_DQ[15]   ; 5.367 ;       ;       ; 5.367 ;
; IORQ_n      ; BUSDIR_n      ; 6.335 ;       ;       ; 6.335 ;
; IORQ_n      ; D[0]          ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; IORQ_n      ; D[1]          ; 6.439 ; 6.439 ; 6.439 ; 6.439 ;
; IORQ_n      ; D[2]          ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; IORQ_n      ; D[3]          ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; IORQ_n      ; D[4]          ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; IORQ_n      ; D[5]          ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; IORQ_n      ; D[6]          ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; IORQ_n      ; D[7]          ; 6.291 ; 6.291 ; 6.291 ; 6.291 ;
; M1_n        ; D[0]          ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; M1_n        ; D[1]          ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; M1_n        ; D[2]          ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; M1_n        ; D[3]          ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; M1_n        ; D[4]          ; 7.131 ; 7.131 ; 7.131 ; 7.131 ;
; M1_n        ; D[5]          ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; M1_n        ; D[6]          ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; M1_n        ; D[7]          ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; MREQ_n      ; D[0]          ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; MREQ_n      ; D[1]          ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; MREQ_n      ; D[2]          ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; MREQ_n      ; D[3]          ; 6.872 ; 6.872 ; 6.872 ; 6.872 ;
; MREQ_n      ; D[4]          ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; MREQ_n      ; D[5]          ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; MREQ_n      ; D[6]          ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; MREQ_n      ; D[7]          ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; RD_n        ; BUSDIR_n      ; 6.385 ;       ;       ; 6.385 ;
; RD_n        ; D[0]          ; 6.794 ; 6.794 ; 6.794 ; 6.794 ;
; RD_n        ; D[1]          ; 6.556 ; 6.556 ; 6.556 ; 6.556 ;
; RD_n        ; D[2]          ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; RD_n        ; D[3]          ; 6.798 ; 6.798 ; 6.798 ; 6.798 ;
; RD_n        ; D[4]          ; 6.921 ; 6.921 ; 6.921 ; 6.921 ;
; RD_n        ; D[5]          ; 6.189 ; 6.189 ; 6.189 ; 6.189 ;
; RD_n        ; D[6]          ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; RD_n        ; D[7]          ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; SLTSL_n     ; BUSDIR_n      ; 7.693 ;       ;       ; 7.693 ;
; SLTSL_n     ; D[0]          ; 8.243 ; 8.243 ; 8.243 ; 8.243 ;
; SLTSL_n     ; D[1]          ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; SLTSL_n     ; D[2]          ; 8.073 ; 8.073 ; 8.073 ; 8.073 ;
; SLTSL_n     ; D[3]          ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; SLTSL_n     ; D[4]          ; 8.543 ; 8.543 ; 8.543 ; 8.543 ;
; SLTSL_n     ; D[5]          ; 7.811 ; 7.811 ; 7.811 ; 7.811 ;
; SLTSL_n     ; D[6]          ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; SLTSL_n     ; D[7]          ; 8.030 ; 8.030 ; 8.030 ; 8.030 ;
; SLTSL_n     ; LEDR[9]       ;       ; 6.655 ; 6.655 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 6.576 ;       ;       ; 6.576 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 6.415 ; 6.415 ; 6.415 ; 6.415 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 6.305 ; 6.305 ; 6.305 ; 6.305 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 6.315 ; 6.315 ; 6.315 ; 6.315 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 6.204 ; 6.204 ; 6.204 ; 6.204 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 6.204 ; 6.204 ; 6.204 ; 6.204 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.179 ; 6.179 ; 6.179 ; 6.179 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; SRAM_DQ[0]  ; D[0]          ; 6.732 ;       ;       ; 6.732 ;
; SRAM_DQ[1]  ; D[1]          ; 6.625 ;       ;       ; 6.625 ;
; SRAM_DQ[2]  ; D[2]          ; 6.482 ;       ;       ; 6.482 ;
; SRAM_DQ[3]  ; D[3]          ; 6.439 ;       ;       ; 6.439 ;
; SRAM_DQ[4]  ; D[4]          ; 6.192 ;       ;       ; 6.192 ;
; SRAM_DQ[5]  ; D[5]          ; 6.432 ;       ;       ; 6.432 ;
; SRAM_DQ[6]  ; D[6]          ; 6.255 ;       ;       ; 6.255 ;
; SRAM_DQ[7]  ; D[7]          ; 5.911 ;       ;       ; 5.911 ;
; SRAM_DQ[8]  ; D[0]          ; 6.682 ;       ;       ; 6.682 ;
; SRAM_DQ[9]  ; D[1]          ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; SRAM_DQ[10] ; D[2]          ; 6.354 ;       ;       ; 6.354 ;
; SRAM_DQ[11] ; D[3]          ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; SRAM_DQ[12] ; D[4]          ; 6.014 ;       ;       ; 6.014 ;
; SRAM_DQ[13] ; D[5]          ; 7.512 ;       ;       ; 7.512 ;
; SRAM_DQ[14] ; D[6]          ; 7.459 ;       ;       ; 7.459 ;
; SRAM_DQ[15] ; D[7]          ; 6.999 ;       ;       ; 6.999 ;
; SW[9]       ; BUSDIR_n      ;       ; 4.879 ; 4.879 ;       ;
; SW[9]       ; D[0]          ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; SW[9]       ; D[1]          ; 5.364 ; 5.364 ; 5.364 ; 5.364 ;
; SW[9]       ; D[2]          ; 5.259 ; 5.259 ; 5.259 ; 5.259 ;
; SW[9]       ; D[3]          ; 5.444 ; 5.444 ; 5.444 ; 5.444 ;
; SW[9]       ; D[4]          ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[9]       ; D[5]          ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; SW[9]       ; D[6]          ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; SW[9]       ; D[7]          ; 5.216 ; 5.216 ; 5.216 ; 5.216 ;
; SW[9]       ; LEDR[9]       ; 3.841 ;       ;       ; 3.841 ;
; SW[9]       ; SRAM_CE_N     ;       ; 3.762 ; 3.762 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[9]       ; SRAM_DQ[1]    ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[9]       ; SRAM_DQ[2]    ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[9]       ; SRAM_DQ[3]    ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[9]       ; SRAM_DQ[4]    ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[9]       ; SRAM_DQ[5]    ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[9]       ; SRAM_DQ[6]    ; 3.350 ; 3.350 ; 3.350 ; 3.350 ;
; SW[9]       ; SRAM_DQ[7]    ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[9]       ; SRAM_DQ[8]    ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[9]    ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[10]   ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[9]       ; SRAM_DQ[11]   ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[9]       ; SRAM_DQ[12]   ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[13]   ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[9]       ; SRAM_DQ[14]   ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[9]       ; SRAM_DQ[15]   ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; WR_n        ; BUSDIR_n      ; 7.000 ;       ;       ; 7.000 ;
; WR_n        ; SRAM_DQ[0]    ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; WR_n        ; SRAM_DQ[1]    ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; WR_n        ; SRAM_DQ[2]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[3]    ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; WR_n        ; SRAM_DQ[4]    ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; WR_n        ; SRAM_DQ[5]    ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; WR_n        ; SRAM_DQ[6]    ; 6.481 ; 6.481 ; 6.481 ; 6.481 ;
; WR_n        ; SRAM_DQ[7]    ; 6.631 ; 6.631 ; 6.631 ; 6.631 ;
; WR_n        ; SRAM_DQ[8]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[9]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[10]   ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; WR_n        ; SRAM_DQ[11]   ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; WR_n        ; SRAM_DQ[12]   ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[13]   ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; WR_n        ; SRAM_DQ[14]   ; 6.904 ; 6.904 ; 6.904 ; 6.904 ;
; WR_n        ; SRAM_DQ[15]   ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; WR_n        ; SRAM_WE_N     ; 5.574 ;       ;       ; 5.574 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 28       ; 28       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 28       ; 28       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 634   ; 634  ;
; Unconstrained Output Ports      ; 84    ; 84   ;
; Unconstrained Output Port Paths ; 1154  ; 1154 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 24 01:53:20 2023
Info: Command: quartus_sta MemoryMapper512K -c MemoryMapper512K
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryMapper512K.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.127         0.000 A[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.074        -0.674 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -35.685 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.762         0.000 A[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.521       -12.485 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -29.222 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Tue Jan 24 01:53:21 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


