// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module ChaosCore_tile(
  input         clock,
                reset,
                io_instruction_cache_AXI_port_AXI_AW_ready,
  output        io_instruction_cache_AXI_port_AXI_AW_valid,
  output [7:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awid,
  output [31:0] io_instruction_cache_AXI_port_AXI_AW_bits_awaddr,
  output [7:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awlen,
  output [2:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awsize,
  output [1:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awburst,
  output        io_instruction_cache_AXI_port_AXI_AW_bits_awlock,
  output [3:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awcache,
  output [2:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awprot,
  output [3:0]  io_instruction_cache_AXI_port_AXI_AW_bits_awqos,
                io_instruction_cache_AXI_port_AXI_AW_bits_awregion,
  output        io_instruction_cache_AXI_port_AXI_AW_bits_awuser,
  input         io_instruction_cache_AXI_port_AXI_W_ready,
  output        io_instruction_cache_AXI_port_AXI_W_valid,
  output [31:0] io_instruction_cache_AXI_port_AXI_W_bits_wdata,
  output [3:0]  io_instruction_cache_AXI_port_AXI_W_bits_wstrb,
  output        io_instruction_cache_AXI_port_AXI_W_bits_wlast,
                io_instruction_cache_AXI_port_AXI_W_bits_wuser,
                io_instruction_cache_AXI_port_AXI_B_ready,
  input         io_instruction_cache_AXI_port_AXI_B_valid,
  input  [7:0]  io_instruction_cache_AXI_port_AXI_B_bits_bid,
  input  [1:0]  io_instruction_cache_AXI_port_AXI_B_bits_bresp,
  input         io_instruction_cache_AXI_port_AXI_B_bits_buser,
                io_instruction_cache_AXI_port_AXI_AR_ready,
  output        io_instruction_cache_AXI_port_AXI_AR_valid,
  output [7:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arid,
  output [31:0] io_instruction_cache_AXI_port_AXI_AR_bits_araddr,
  output [7:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arlen,
  output [2:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arsize,
  output [1:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arburst,
  output        io_instruction_cache_AXI_port_AXI_AR_bits_arlock,
  output [3:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arcache,
  output [2:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arprot,
  output [3:0]  io_instruction_cache_AXI_port_AXI_AR_bits_arqos,
                io_instruction_cache_AXI_port_AXI_AR_bits_arregion,
  output        io_instruction_cache_AXI_port_AXI_AR_bits_aruser,
                io_instruction_cache_AXI_port_AXI_R_ready,
  input         io_instruction_cache_AXI_port_AXI_R_valid,
  input  [7:0]  io_instruction_cache_AXI_port_AXI_R_bits_rid,
  input  [31:0] io_instruction_cache_AXI_port_AXI_R_bits_rdata,
  input  [1:0]  io_instruction_cache_AXI_port_AXI_R_bits_rresp,
  input         io_instruction_cache_AXI_port_AXI_R_bits_rlast,
                io_instruction_cache_AXI_port_AXI_R_bits_ruser,
                io_data_cache_AXI_port_AXI_AW_ready,
  output        io_data_cache_AXI_port_AXI_AW_valid,
  output [7:0]  io_data_cache_AXI_port_AXI_AW_bits_awid,
  output [31:0] io_data_cache_AXI_port_AXI_AW_bits_awaddr,
  output [7:0]  io_data_cache_AXI_port_AXI_AW_bits_awlen,
  output [2:0]  io_data_cache_AXI_port_AXI_AW_bits_awsize,
  output [1:0]  io_data_cache_AXI_port_AXI_AW_bits_awburst,
  output        io_data_cache_AXI_port_AXI_AW_bits_awlock,
  output [3:0]  io_data_cache_AXI_port_AXI_AW_bits_awcache,
  output [2:0]  io_data_cache_AXI_port_AXI_AW_bits_awprot,
  output [3:0]  io_data_cache_AXI_port_AXI_AW_bits_awqos,
                io_data_cache_AXI_port_AXI_AW_bits_awregion,
  output        io_data_cache_AXI_port_AXI_AW_bits_awuser,
  input         io_data_cache_AXI_port_AXI_W_ready,
  output        io_data_cache_AXI_port_AXI_W_valid,
  output [31:0] io_data_cache_AXI_port_AXI_W_bits_wdata,
  output [3:0]  io_data_cache_AXI_port_AXI_W_bits_wstrb,
  output        io_data_cache_AXI_port_AXI_W_bits_wlast,
                io_data_cache_AXI_port_AXI_W_bits_wuser,
                io_data_cache_AXI_port_AXI_B_ready,
  input         io_data_cache_AXI_port_AXI_B_valid,
  input  [7:0]  io_data_cache_AXI_port_AXI_B_bits_bid,
  input  [1:0]  io_data_cache_AXI_port_AXI_B_bits_bresp,
  input         io_data_cache_AXI_port_AXI_B_bits_buser,
                io_data_cache_AXI_port_AXI_AR_ready,
  output        io_data_cache_AXI_port_AXI_AR_valid,
  output [7:0]  io_data_cache_AXI_port_AXI_AR_bits_arid,
  output [31:0] io_data_cache_AXI_port_AXI_AR_bits_araddr,
  output [7:0]  io_data_cache_AXI_port_AXI_AR_bits_arlen,
  output [2:0]  io_data_cache_AXI_port_AXI_AR_bits_arsize,
  output [1:0]  io_data_cache_AXI_port_AXI_AR_bits_arburst,
  output        io_data_cache_AXI_port_AXI_AR_bits_arlock,
  output [3:0]  io_data_cache_AXI_port_AXI_AR_bits_arcache,
  output [2:0]  io_data_cache_AXI_port_AXI_AR_bits_arprot,
  output [3:0]  io_data_cache_AXI_port_AXI_AR_bits_arqos,
                io_data_cache_AXI_port_AXI_AR_bits_arregion,
  output        io_data_cache_AXI_port_AXI_AR_bits_aruser,
                io_data_cache_AXI_port_AXI_R_ready,
  input         io_data_cache_AXI_port_AXI_R_valid,
  input  [7:0]  io_data_cache_AXI_port_AXI_R_bits_rid,
  input  [31:0] io_data_cache_AXI_port_AXI_R_bits_rdata,
  input  [1:0]  io_data_cache_AXI_port_AXI_R_bits_rresp,
  input         io_data_cache_AXI_port_AXI_R_bits_rlast,
                io_data_cache_AXI_port_AXI_R_bits_ruser
);

  wire        _data_cache_io_CPU_request_ready;
  wire        _data_cache_io_CPU_response_valid;
  wire [31:0] _data_cache_io_CPU_response_bits_data;
  wire [3:0]  _data_cache_io_CPU_response_bits_MOB_index;
  wire        _instruction_cache_io_CPU_request_ready;
  wire        _instruction_cache_io_CPU_response_valid;
  wire [31:0] _instruction_cache_io_CPU_response_bits_fetch_PC;
  wire        _instruction_cache_io_CPU_response_bits_valid_bits_0;
  wire        _instruction_cache_io_CPU_response_bits_valid_bits_1;
  wire        _instruction_cache_io_CPU_response_bits_valid_bits_2;
  wire        _instruction_cache_io_CPU_response_bits_valid_bits_3;
  wire [31:0] _instruction_cache_io_CPU_response_bits_instructions_0_instruction;
  wire [3:0]  _instruction_cache_io_CPU_response_bits_instructions_0_packet_index;
  wire [5:0]  _instruction_cache_io_CPU_response_bits_instructions_0_ROB_index;
  wire [31:0] _instruction_cache_io_CPU_response_bits_instructions_1_instruction;
  wire [3:0]  _instruction_cache_io_CPU_response_bits_instructions_1_packet_index;
  wire [5:0]  _instruction_cache_io_CPU_response_bits_instructions_1_ROB_index;
  wire [31:0] _instruction_cache_io_CPU_response_bits_instructions_2_instruction;
  wire [3:0]  _instruction_cache_io_CPU_response_bits_instructions_2_packet_index;
  wire [5:0]  _instruction_cache_io_CPU_response_bits_instructions_2_ROB_index;
  wire [31:0] _instruction_cache_io_CPU_response_bits_instructions_3_instruction;
  wire [3:0]  _instruction_cache_io_CPU_response_bits_instructions_3_packet_index;
  wire [5:0]  _instruction_cache_io_CPU_response_bits_instructions_3_ROB_index;
  wire [15:0] _instruction_cache_io_CPU_response_bits_GHR;
  wire [6:0]  _instruction_cache_io_CPU_response_bits_NEXT;
  wire [6:0]  _instruction_cache_io_CPU_response_bits_TOS;
  wire        _ChaosCore_io_kill;
  wire        _ChaosCore_io_frontend_memory_request_valid;
  wire [31:0] _ChaosCore_io_frontend_memory_request_bits_addr;
  wire [31:0] _ChaosCore_io_frontend_memory_request_bits_wr_data;
  wire        _ChaosCore_io_frontend_memory_request_bits_wr_en;
  wire        _ChaosCore_io_frontend_memory_response_ready;
  wire        _ChaosCore_io_backend_memory_request_valid;
  wire [31:0] _ChaosCore_io_backend_memory_request_bits_addr;
  wire [31:0] _ChaosCore_io_backend_memory_request_bits_data;
  wire [1:0]  _ChaosCore_io_backend_memory_request_bits_memory_type;
  wire [1:0]  _ChaosCore_io_backend_memory_request_bits_access_width;
  wire [3:0]  _ChaosCore_io_backend_memory_request_bits_MOB_index;
  wire        _ChaosCore_io_backend_memory_response_ready;
  ChaosCore ChaosCore (
    .clock                                                        (clock),
    .reset                                                        (reset),
    .io_commit_valid                                              (/* unused */),
    .io_commit_bits_fetch_PC                                      (/* unused */),
    .io_commit_bits_T_NT                                          (/* unused */),
    .io_commit_bits_ROB_index                                     (/* unused */),
    .io_commit_bits_br_type                                       (/* unused */),
    .io_commit_bits_fetch_packet_index                            (/* unused */),
    .io_commit_bits_is_misprediction                              (/* unused */),
    .io_commit_bits_exception                                     (/* unused */),
    .io_commit_bits_expected_PC                                   (/* unused */),
    .io_commit_bits_GHR                                           (/* unused */),
    .io_commit_bits_TOS                                           (/* unused */),
    .io_commit_bits_NEXT                                          (/* unused */),
    .io_commit_bits_free_list_front_pointer                       (/* unused */),
    .io_commit_bits_RDold_0                                       (/* unused */),
    .io_commit_bits_RDold_1                                       (/* unused */),
    .io_commit_bits_RDold_2                                       (/* unused */),
    .io_commit_bits_RDold_3                                       (/* unused */),
    .io_commit_bits_RD_0                                          (/* unused */),
    .io_commit_bits_RD_1                                          (/* unused */),
    .io_commit_bits_RD_2                                          (/* unused */),
    .io_commit_bits_RD_3                                          (/* unused */),
    .io_commit_bits_RD_valid_0                                    (/* unused */),
    .io_commit_bits_RD_valid_1                                    (/* unused */),
    .io_commit_bits_RD_valid_2                                    (/* unused */),
    .io_commit_bits_RD_valid_3                                    (/* unused */),
    .io_kill                                                      (_ChaosCore_io_kill),
    .io_revert_valid                                              (/* unused */),
    .io_revert_bits_PC                                            (/* unused */),
    .io_frontend_memory_request_ready
      (_instruction_cache_io_CPU_request_ready),
    .io_frontend_memory_request_valid
      (_ChaosCore_io_frontend_memory_request_valid),
    .io_frontend_memory_request_bits_addr
      (_ChaosCore_io_frontend_memory_request_bits_addr),
    .io_frontend_memory_request_bits_wr_data
      (_ChaosCore_io_frontend_memory_request_bits_wr_data),
    .io_frontend_memory_request_bits_wr_en
      (_ChaosCore_io_frontend_memory_request_bits_wr_en),
    .io_frontend_memory_response_ready
      (_ChaosCore_io_frontend_memory_response_ready),
    .io_frontend_memory_response_valid
      (_instruction_cache_io_CPU_response_valid),
    .io_frontend_memory_response_bits_fetch_PC
      (_instruction_cache_io_CPU_response_bits_fetch_PC),
    .io_frontend_memory_response_bits_valid_bits_0
      (_instruction_cache_io_CPU_response_bits_valid_bits_0),
    .io_frontend_memory_response_bits_valid_bits_1
      (_instruction_cache_io_CPU_response_bits_valid_bits_1),
    .io_frontend_memory_response_bits_valid_bits_2
      (_instruction_cache_io_CPU_response_bits_valid_bits_2),
    .io_frontend_memory_response_bits_valid_bits_3
      (_instruction_cache_io_CPU_response_bits_valid_bits_3),
    .io_frontend_memory_response_bits_instructions_0_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_0_instruction),
    .io_frontend_memory_response_bits_instructions_0_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_0_packet_index),
    .io_frontend_memory_response_bits_instructions_0_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_0_ROB_index),
    .io_frontend_memory_response_bits_instructions_1_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_1_instruction),
    .io_frontend_memory_response_bits_instructions_1_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_1_packet_index),
    .io_frontend_memory_response_bits_instructions_1_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_1_ROB_index),
    .io_frontend_memory_response_bits_instructions_2_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_2_instruction),
    .io_frontend_memory_response_bits_instructions_2_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_2_packet_index),
    .io_frontend_memory_response_bits_instructions_2_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_2_ROB_index),
    .io_frontend_memory_response_bits_instructions_3_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_3_instruction),
    .io_frontend_memory_response_bits_instructions_3_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_3_packet_index),
    .io_frontend_memory_response_bits_instructions_3_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_3_ROB_index),
    .io_frontend_memory_response_bits_GHR
      (_instruction_cache_io_CPU_response_bits_GHR),
    .io_frontend_memory_response_bits_NEXT
      (_instruction_cache_io_CPU_response_bits_NEXT),
    .io_frontend_memory_response_bits_TOS
      (_instruction_cache_io_CPU_response_bits_TOS),
    .io_backend_memory_request_ready
      (_data_cache_io_CPU_request_ready),
    .io_backend_memory_request_valid
      (_ChaosCore_io_backend_memory_request_valid),
    .io_backend_memory_request_bits_addr
      (_ChaosCore_io_backend_memory_request_bits_addr),
    .io_backend_memory_request_bits_data
      (_ChaosCore_io_backend_memory_request_bits_data),
    .io_backend_memory_request_bits_memory_type
      (_ChaosCore_io_backend_memory_request_bits_memory_type),
    .io_backend_memory_request_bits_access_width
      (_ChaosCore_io_backend_memory_request_bits_access_width),
    .io_backend_memory_request_bits_MOB_index
      (_ChaosCore_io_backend_memory_request_bits_MOB_index),
    .io_backend_memory_response_ready
      (_ChaosCore_io_backend_memory_response_ready),
    .io_backend_memory_response_valid
      (_data_cache_io_CPU_response_valid),
    .io_backend_memory_response_bits_data
      (_data_cache_io_CPU_response_bits_data),
    .io_backend_memory_response_bits_MOB_index
      (_data_cache_io_CPU_response_bits_MOB_index)
  );
  L1_instruction_cache instruction_cache (
    .clock                                            (clock),
    .reset                                            (reset),
    .m_axi_awvalid
      (io_instruction_cache_AXI_port_AXI_AW_valid),
    .m_axi_awready
      (io_instruction_cache_AXI_port_AXI_AW_ready),
    .m_axi_awid
      (io_instruction_cache_AXI_port_AXI_AW_bits_awid),
    .m_axi_awaddr
      (io_instruction_cache_AXI_port_AXI_AW_bits_awaddr),
    .m_axi_awlen
      (io_instruction_cache_AXI_port_AXI_AW_bits_awlen),
    .m_axi_awsize
      (io_instruction_cache_AXI_port_AXI_AW_bits_awsize),
    .m_axi_awburst
      (io_instruction_cache_AXI_port_AXI_AW_bits_awburst),
    .m_axi_awlock
      (io_instruction_cache_AXI_port_AXI_AW_bits_awlock),
    .m_axi_awcache
      (io_instruction_cache_AXI_port_AXI_AW_bits_awcache),
    .m_axi_awprot
      (io_instruction_cache_AXI_port_AXI_AW_bits_awprot),
    .m_axi_awqos
      (io_instruction_cache_AXI_port_AXI_AW_bits_awqos),
    .m_axi_awregion
      (io_instruction_cache_AXI_port_AXI_AW_bits_awregion),
    .m_axi_awuser
      (io_instruction_cache_AXI_port_AXI_AW_bits_awuser),
    .m_axi_wready
      (io_instruction_cache_AXI_port_AXI_W_ready),
    .m_axi_wvalid
      (io_instruction_cache_AXI_port_AXI_W_valid),
    .m_axi_wdata
      (io_instruction_cache_AXI_port_AXI_W_bits_wdata),
    .m_axi_wstrb
      (io_instruction_cache_AXI_port_AXI_W_bits_wstrb),
    .m_axi_wlast
      (io_instruction_cache_AXI_port_AXI_W_bits_wlast),
    .m_axi_wuser
      (io_instruction_cache_AXI_port_AXI_W_bits_wuser),
    .m_axi_bready
      (io_instruction_cache_AXI_port_AXI_B_ready),
    .m_axi_bvalid
      (io_instruction_cache_AXI_port_AXI_B_valid),
    .m_axi_bid
      (io_instruction_cache_AXI_port_AXI_B_bits_bid),
    .m_axi_bresp
      (io_instruction_cache_AXI_port_AXI_B_bits_bresp),
    .m_axi_buser
      (io_instruction_cache_AXI_port_AXI_B_bits_buser),
    .m_axi_arvalid
      (io_instruction_cache_AXI_port_AXI_AR_valid),
    .m_axi_arready
      (io_instruction_cache_AXI_port_AXI_AR_ready),
    .m_axi_arid
      (io_instruction_cache_AXI_port_AXI_AR_bits_arid),
    .m_axi_araddr
      (io_instruction_cache_AXI_port_AXI_AR_bits_araddr),
    .m_axi_arlen
      (io_instruction_cache_AXI_port_AXI_AR_bits_arlen),
    .m_axi_arsize
      (io_instruction_cache_AXI_port_AXI_AR_bits_arsize),
    .m_axi_arburst
      (io_instruction_cache_AXI_port_AXI_AR_bits_arburst),
    .m_axi_arlock
      (io_instruction_cache_AXI_port_AXI_AR_bits_arlock),
    .m_axi_arcache
      (io_instruction_cache_AXI_port_AXI_AR_bits_arcache),
    .m_axi_arprot
      (io_instruction_cache_AXI_port_AXI_AR_bits_arprot),
    .m_axi_arqos
      (io_instruction_cache_AXI_port_AXI_AR_bits_arqos),
    .m_axi_arregion
      (io_instruction_cache_AXI_port_AXI_AR_bits_arregion),
    .m_axi_aruser
      (io_instruction_cache_AXI_port_AXI_AR_bits_aruser),
    .m_axi_rready
      (io_instruction_cache_AXI_port_AXI_R_ready),
    .m_axi_rvalid
      (io_instruction_cache_AXI_port_AXI_R_valid),
    .m_axi_rid
      (io_instruction_cache_AXI_port_AXI_R_bits_rid),
    .m_axi_rdata
      (io_instruction_cache_AXI_port_AXI_R_bits_rdata),
    .m_axi_rresp
      (io_instruction_cache_AXI_port_AXI_R_bits_rresp),
    .m_axi_rlast
      (io_instruction_cache_AXI_port_AXI_R_bits_rlast),
    .m_axi_ruser
      (io_instruction_cache_AXI_port_AXI_R_bits_ruser),
    .io_CPU_request_ready
      (_instruction_cache_io_CPU_request_ready),
    .io_CPU_request_valid
      (_ChaosCore_io_frontend_memory_request_valid),
    .io_CPU_request_bits_addr
      (_ChaosCore_io_frontend_memory_request_bits_addr),
    .io_CPU_request_bits_wr_data
      (_ChaosCore_io_frontend_memory_request_bits_wr_data),
    .io_CPU_request_bits_wr_en
      (_ChaosCore_io_frontend_memory_request_bits_wr_en),
    .io_CPU_response_ready
      (_ChaosCore_io_frontend_memory_response_ready),
    .io_CPU_response_valid
      (_instruction_cache_io_CPU_response_valid),
    .io_CPU_response_bits_fetch_PC
      (_instruction_cache_io_CPU_response_bits_fetch_PC),
    .io_CPU_response_bits_valid_bits_0
      (_instruction_cache_io_CPU_response_bits_valid_bits_0),
    .io_CPU_response_bits_valid_bits_1
      (_instruction_cache_io_CPU_response_bits_valid_bits_1),
    .io_CPU_response_bits_valid_bits_2
      (_instruction_cache_io_CPU_response_bits_valid_bits_2),
    .io_CPU_response_bits_valid_bits_3
      (_instruction_cache_io_CPU_response_bits_valid_bits_3),
    .io_CPU_response_bits_instructions_0_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_0_instruction),
    .io_CPU_response_bits_instructions_0_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_0_packet_index),
    .io_CPU_response_bits_instructions_0_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_0_ROB_index),
    .io_CPU_response_bits_instructions_1_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_1_instruction),
    .io_CPU_response_bits_instructions_1_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_1_packet_index),
    .io_CPU_response_bits_instructions_1_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_1_ROB_index),
    .io_CPU_response_bits_instructions_2_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_2_instruction),
    .io_CPU_response_bits_instructions_2_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_2_packet_index),
    .io_CPU_response_bits_instructions_2_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_2_ROB_index),
    .io_CPU_response_bits_instructions_3_instruction
      (_instruction_cache_io_CPU_response_bits_instructions_3_instruction),
    .io_CPU_response_bits_instructions_3_packet_index
      (_instruction_cache_io_CPU_response_bits_instructions_3_packet_index),
    .io_CPU_response_bits_instructions_3_ROB_index
      (_instruction_cache_io_CPU_response_bits_instructions_3_ROB_index),
    .io_CPU_response_bits_GHR
      (_instruction_cache_io_CPU_response_bits_GHR),
    .io_CPU_response_bits_NEXT
      (_instruction_cache_io_CPU_response_bits_NEXT),
    .io_CPU_response_bits_TOS
      (_instruction_cache_io_CPU_response_bits_TOS),
    .io_kill                                          (_ChaosCore_io_kill)
  );
  L1_data_cache data_cache (
    .clock                            (clock),
    .reset                            (reset),
    .m_axi_awvalid                    (io_data_cache_AXI_port_AXI_AW_valid),
    .m_axi_awready                    (io_data_cache_AXI_port_AXI_AW_ready),
    .m_axi_awid                       (io_data_cache_AXI_port_AXI_AW_bits_awid),
    .m_axi_awaddr                     (io_data_cache_AXI_port_AXI_AW_bits_awaddr),
    .m_axi_awlen                      (io_data_cache_AXI_port_AXI_AW_bits_awlen),
    .m_axi_awsize                     (io_data_cache_AXI_port_AXI_AW_bits_awsize),
    .m_axi_awburst                    (io_data_cache_AXI_port_AXI_AW_bits_awburst),
    .m_axi_awlock                     (io_data_cache_AXI_port_AXI_AW_bits_awlock),
    .m_axi_awcache                    (io_data_cache_AXI_port_AXI_AW_bits_awcache),
    .m_axi_awprot                     (io_data_cache_AXI_port_AXI_AW_bits_awprot),
    .m_axi_awqos                      (io_data_cache_AXI_port_AXI_AW_bits_awqos),
    .m_axi_awregion                   (io_data_cache_AXI_port_AXI_AW_bits_awregion),
    .m_axi_awuser                     (io_data_cache_AXI_port_AXI_AW_bits_awuser),
    .m_axi_wready                     (io_data_cache_AXI_port_AXI_W_ready),
    .m_axi_wvalid                     (io_data_cache_AXI_port_AXI_W_valid),
    .m_axi_wdata                      (io_data_cache_AXI_port_AXI_W_bits_wdata),
    .m_axi_wstrb                      (io_data_cache_AXI_port_AXI_W_bits_wstrb),
    .m_axi_wlast                      (io_data_cache_AXI_port_AXI_W_bits_wlast),
    .m_axi_wuser                      (io_data_cache_AXI_port_AXI_W_bits_wuser),
    .m_axi_bready                     (io_data_cache_AXI_port_AXI_B_ready),
    .m_axi_bvalid                     (io_data_cache_AXI_port_AXI_B_valid),
    .m_axi_bid                        (io_data_cache_AXI_port_AXI_B_bits_bid),
    .m_axi_bresp                      (io_data_cache_AXI_port_AXI_B_bits_bresp),
    .m_axi_buser                      (io_data_cache_AXI_port_AXI_B_bits_buser),
    .m_axi_arvalid                    (io_data_cache_AXI_port_AXI_AR_valid),
    .m_axi_arready                    (io_data_cache_AXI_port_AXI_AR_ready),
    .m_axi_arid                       (io_data_cache_AXI_port_AXI_AR_bits_arid),
    .m_axi_araddr                     (io_data_cache_AXI_port_AXI_AR_bits_araddr),
    .m_axi_arlen                      (io_data_cache_AXI_port_AXI_AR_bits_arlen),
    .m_axi_arsize                     (io_data_cache_AXI_port_AXI_AR_bits_arsize),
    .m_axi_arburst                    (io_data_cache_AXI_port_AXI_AR_bits_arburst),
    .m_axi_arlock                     (io_data_cache_AXI_port_AXI_AR_bits_arlock),
    .m_axi_arcache                    (io_data_cache_AXI_port_AXI_AR_bits_arcache),
    .m_axi_arprot                     (io_data_cache_AXI_port_AXI_AR_bits_arprot),
    .m_axi_arqos                      (io_data_cache_AXI_port_AXI_AR_bits_arqos),
    .m_axi_arregion                   (io_data_cache_AXI_port_AXI_AR_bits_arregion),
    .m_axi_aruser                     (io_data_cache_AXI_port_AXI_AR_bits_aruser),
    .m_axi_rready                     (io_data_cache_AXI_port_AXI_R_ready),
    .m_axi_rvalid                     (io_data_cache_AXI_port_AXI_R_valid),
    .m_axi_rid                        (io_data_cache_AXI_port_AXI_R_bits_rid),
    .m_axi_rdata                      (io_data_cache_AXI_port_AXI_R_bits_rdata),
    .m_axi_rresp                      (io_data_cache_AXI_port_AXI_R_bits_rresp),
    .m_axi_rlast                      (io_data_cache_AXI_port_AXI_R_bits_rlast),
    .m_axi_ruser                      (io_data_cache_AXI_port_AXI_R_bits_ruser),
    .io_CPU_request_ready             (_data_cache_io_CPU_request_ready),
    .io_CPU_request_valid             (_ChaosCore_io_backend_memory_request_valid),
    .io_CPU_request_bits_addr         (_ChaosCore_io_backend_memory_request_bits_addr),
    .io_CPU_request_bits_data         (_ChaosCore_io_backend_memory_request_bits_data),
    .io_CPU_request_bits_memory_type
      (_ChaosCore_io_backend_memory_request_bits_memory_type),
    .io_CPU_request_bits_access_width
      (_ChaosCore_io_backend_memory_request_bits_access_width),
    .io_CPU_request_bits_MOB_index
      (_ChaosCore_io_backend_memory_request_bits_MOB_index),
    .io_CPU_response_ready            (_ChaosCore_io_backend_memory_response_ready),
    .io_CPU_response_valid            (_data_cache_io_CPU_response_valid),
    .io_CPU_response_bits_data        (_data_cache_io_CPU_response_bits_data),
    .io_CPU_response_bits_MOB_index   (_data_cache_io_CPU_response_bits_MOB_index)
  );
endmodule

