cscope 15 /cygdrive/c/workspace/vrachevanie/vrachevanie_pump_arms_master/bpzu_00_01               0003834006
	@.metadata/.plugins/org.eclipse.cdt.make.core/specs.c

	@.metadata/.plugins/org.eclipse.cdt.make.core/specs.cpp

	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l011xx.h

54 #iâdeà
__STM32L011xx_H


55 
	#__STM32L011xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 0

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
TIM2_IRQn
 = 15,

112 
TIM21_IRQn
 = 20,

113 
I2C1_IRQn
 = 23,

114 
SPI1_IRQn
 = 25,

115 
USART2_IRQn
 = 28,

116 
LPUART1_IRQn
 = 29,

117 } 
	tIRQn_Ty³
;

123 
	~"cÜe_cm0¶us.h
"

124 
	~"sy¡em_¡m32l0xx.h
"

125 
	~<¡dšt.h
>

137 
__IO
 
ušt32_t
 
ISR
;

138 
__IO
 
ušt32_t
 
IER
;

139 
__IO
 
ušt32_t
 
CR
;

140 
__IO
 
ušt32_t
 
CFGR1
;

141 
__IO
 
ušt32_t
 
CFGR2
;

142 
__IO
 
ušt32_t
 
SMPR
;

143 
ušt32_t
 
RESERVED1
;

144 
ušt32_t
 
RESERVED2
;

145 
__IO
 
ušt32_t
 
TR
;

146 
ušt32_t
 
RESERVED3
;

147 
__IO
 
ušt32_t
 
CHSELR
;

148 
ušt32_t
 
RESERVED4
[5];

149 
__IO
 
ušt32_t
 
DR
;

150 
ušt32_t
 
RESERVED5
[28];

151 
__IO
 
ušt32_t
 
CALFACT
;

152 } 
	tADC_Ty³Def
;

156 
__IO
 
ušt32_t
 
CCR
;

157 } 
	tADC_CommÚ_Ty³Def
;

166 
__IO
 
ušt32_t
 
CSR
;

167 } 
	tCOMP_Ty³Def
;

171 
__IO
 
ušt32_t
 
CSR
;

172 } 
	tCOMP_CommÚ_Ty³Def
;

181 
__IO
 
ušt32_t
 
DR
;

182 
__IO
 
ušt8_t
 
IDR
;

183 
ušt8_t
 
RESERVED0
;

184 
ušt16_t
 
RESERVED1
;

185 
__IO
 
ušt32_t
 
CR
;

186 
ušt32_t
 
RESERVED2
;

187 
__IO
 
ušt32_t
 
INIT
;

188 
__IO
 
ušt32_t
 
POL
;

189 } 
	tCRC_Ty³Def
;

197 
__IO
 
ušt32_t
 
IDCODE
;

198 
__IO
 
ušt32_t
 
CR
;

199 
__IO
 
ušt32_t
 
APB1FZ
;

200 
__IO
 
ušt32_t
 
APB2FZ
;

201 }
	tDBGMCU_Ty³Def
;

209 
__IO
 
ušt32_t
 
CCR
;

210 
__IO
 
ušt32_t
 
CNDTR
;

211 
__IO
 
ušt32_t
 
CPAR
;

212 
__IO
 
ušt32_t
 
CMAR
;

213 } 
	tDMA_ChªÃl_Ty³Def
;

217 
__IO
 
ušt32_t
 
ISR
;

218 
__IO
 
ušt32_t
 
IFCR
;

219 } 
	tDMA_Ty³Def
;

223 
__IO
 
ušt32_t
 
CSELR
;

224 } 
	tDMA_Reque¡_Ty³Def
;

232 
__IO
 
ušt32_t
 
IMR
;

233 
__IO
 
ušt32_t
 
EMR
;

234 
__IO
 
ušt32_t
 
RTSR
;

235 
__IO
 
ušt32_t
 
FTSR
;

236 
__IO
 
ušt32_t
 
SWIER
;

237 
__IO
 
ušt32_t
 
PR
;

238 }
	tEXTI_Ty³Def
;

245 
__IO
 
ušt32_t
 
ACR
;

246 
__IO
 
ušt32_t
 
PECR
;

247 
__IO
 
ušt32_t
 
PDKEYR
;

248 
__IO
 
ušt32_t
 
PEKEYR
;

249 
__IO
 
ušt32_t
 
PRGKEYR
;

250 
__IO
 
ušt32_t
 
OPTKEYR
;

251 
__IO
 
ušt32_t
 
SR
;

252 
__IO
 
ušt32_t
 
OPTR
;

253 
__IO
 
ušt32_t
 
WRPR
;

254 } 
	tFLASH_Ty³Def
;

262 
__IO
 
ušt32_t
 
RDP
;

263 
__IO
 
ušt32_t
 
USER
;

264 
__IO
 
ušt32_t
 
WRP01
;

265 } 
	tOB_Ty³Def
;

274 
__IO
 
ušt32_t
 
MODER
;

275 
__IO
 
ušt32_t
 
OTYPER
;

276 
__IO
 
ušt32_t
 
OSPEEDR
;

277 
__IO
 
ušt32_t
 
PUPDR
;

278 
__IO
 
ušt32_t
 
IDR
;

279 
__IO
 
ušt32_t
 
ODR
;

280 
__IO
 
ušt32_t
 
BSRR
;

281 
__IO
 
ušt32_t
 
LCKR
;

282 
__IO
 
ušt32_t
 
AFR
[2];

283 
__IO
 
ušt32_t
 
BRR
;

284 }
	tGPIO_Ty³Def
;

291 
__IO
 
ušt32_t
 
ISR
;

292 
__IO
 
ušt32_t
 
ICR
;

293 
__IO
 
ušt32_t
 
IER
;

294 
__IO
 
ušt32_t
 
CFGR
;

295 
__IO
 
ušt32_t
 
CR
;

296 
__IO
 
ušt32_t
 
CMP
;

297 
__IO
 
ušt32_t
 
ARR
;

298 
__IO
 
ušt32_t
 
CNT
;

299 } 
	tLPTIM_Ty³Def
;

307 
__IO
 
ušt32_t
 
CFGR1
;

308 
__IO
 
ušt32_t
 
CFGR2
;

309 
__IO
 
ušt32_t
 
EXTICR
[4];

310 
ušt32_t
 
RESERVED
[2];

311 
__IO
 
ušt32_t
 
CFGR3
;

312 } 
	tSYSCFG_Ty³Def
;

322 
__IO
 
ušt32_t
 
CR1
;

323 
__IO
 
ušt32_t
 
CR2
;

324 
__IO
 
ušt32_t
 
OAR1
;

325 
__IO
 
ušt32_t
 
OAR2
;

326 
__IO
 
ušt32_t
 
TIMINGR
;

327 
__IO
 
ušt32_t
 
TIMEOUTR
;

328 
__IO
 
ušt32_t
 
ISR
;

329 
__IO
 
ušt32_t
 
ICR
;

330 
__IO
 
ušt32_t
 
PECR
;

331 
__IO
 
ušt32_t
 
RXDR
;

332 
__IO
 
ušt32_t
 
TXDR
;

333 }
	tI2C_Ty³Def
;

341 
__IO
 
ušt32_t
 
KR
;

342 
__IO
 
ušt32_t
 
PR
;

343 
__IO
 
ušt32_t
 
RLR
;

344 
__IO
 
ušt32_t
 
SR
;

345 
__IO
 
ušt32_t
 
WINR
;

346 } 
	tIWDG_Ty³Def
;

353 
__IO
 
ušt32_t
 
CR
;

354 
__IO
 
ušt32_t
 
CSR
;

355 } 
	tPWR_Ty³Def
;

362 
__IO
 
ušt32_t
 
CR
;

363 
__IO
 
ušt32_t
 
ICSCR
;

364 
__IO
 
ušt32_t
 
CRRCR
;

365 
__IO
 
ušt32_t
 
CFGR
;

366 
__IO
 
ušt32_t
 
CIER
;

367 
__IO
 
ušt32_t
 
CIFR
;

368 
__IO
 
ušt32_t
 
CICR
;

369 
__IO
 
ušt32_t
 
IOPRSTR
;

370 
__IO
 
ušt32_t
 
AHBRSTR
;

371 
__IO
 
ušt32_t
 
APB2RSTR
;

372 
__IO
 
ušt32_t
 
APB1RSTR
;

373 
__IO
 
ušt32_t
 
IOPENR
;

374 
__IO
 
ušt32_t
 
AHBENR
;

375 
__IO
 
ušt32_t
 
APB2ENR
;

376 
__IO
 
ušt32_t
 
APB1ENR
;

377 
__IO
 
ušt32_t
 
IOPSMENR
;

378 
__IO
 
ušt32_t
 
AHBSMENR
;

379 
__IO
 
ušt32_t
 
APB2SMENR
;

380 
__IO
 
ušt32_t
 
APB1SMENR
;

381 
__IO
 
ušt32_t
 
CCIPR
;

382 
__IO
 
ušt32_t
 
CSR
;

383 } 
	tRCC_Ty³Def
;

390 
__IO
 
ušt32_t
 
TR
;

391 
__IO
 
ušt32_t
 
DR
;

392 
__IO
 
ušt32_t
 
CR
;

393 
__IO
 
ušt32_t
 
ISR
;

394 
__IO
 
ušt32_t
 
PRER
;

395 
__IO
 
ušt32_t
 
WUTR
;

396 
ušt32_t
 
RESERVED
;

397 
__IO
 
ušt32_t
 
ALRMAR
;

398 
__IO
 
ušt32_t
 
ALRMBR
;

399 
__IO
 
ušt32_t
 
WPR
;

400 
__IO
 
ušt32_t
 
SSR
;

401 
__IO
 
ušt32_t
 
SHIFTR
;

402 
__IO
 
ušt32_t
 
TSTR
;

403 
__IO
 
ušt32_t
 
TSDR
;

404 
__IO
 
ušt32_t
 
TSSSR
;

405 
__IO
 
ušt32_t
 
CALR
;

406 
__IO
 
ušt32_t
 
TAMPCR
;

407 
__IO
 
ušt32_t
 
ALRMASSR
;

408 
__IO
 
ušt32_t
 
ALRMBSSR
;

409 
__IO
 
ušt32_t
 
OR
;

410 
__IO
 
ušt32_t
 
BKP0R
;

411 
__IO
 
ušt32_t
 
BKP1R
;

412 
__IO
 
ušt32_t
 
BKP2R
;

413 
__IO
 
ušt32_t
 
BKP3R
;

414 
__IO
 
ušt32_t
 
BKP4R
;

415 } 
	tRTC_Ty³Def
;

423 
__IO
 
ušt32_t
 
CR1
;

424 
__IO
 
ušt32_t
 
CR2
;

425 
__IO
 
ušt32_t
 
SR
;

426 
__IO
 
ušt32_t
 
DR
;

427 
__IO
 
ušt32_t
 
CRCPR
;

428 
__IO
 
ušt32_t
 
RXCRCR
;

429 
__IO
 
ušt32_t
 
TXCRCR
;

430 } 
	tSPI_Ty³Def
;

437 
__IO
 
ušt32_t
 
CR1
;

438 
__IO
 
ušt32_t
 
CR2
;

439 
__IO
 
ušt32_t
 
SMCR
;

440 
__IO
 
ušt32_t
 
DIER
;

441 
__IO
 
ušt32_t
 
SR
;

442 
__IO
 
ušt32_t
 
EGR
;

443 
__IO
 
ušt32_t
 
CCMR1
;

444 
__IO
 
ušt32_t
 
CCMR2
;

445 
__IO
 
ušt32_t
 
CCER
;

446 
__IO
 
ušt32_t
 
CNT
;

447 
__IO
 
ušt32_t
 
PSC
;

448 
__IO
 
ušt32_t
 
ARR
;

449 
ušt32_t
 
RESERVED12
;

450 
__IO
 
ušt32_t
 
CCR1
;

451 
__IO
 
ušt32_t
 
CCR2
;

452 
__IO
 
ušt32_t
 
CCR3
;

453 
__IO
 
ušt32_t
 
CCR4
;

454 
ušt32_t
 
RESERVED17
;

455 
__IO
 
ušt32_t
 
DCR
;

456 
__IO
 
ušt32_t
 
DMAR
;

457 
__IO
 
ušt32_t
 
OR
;

458 } 
	tTIM_Ty³Def
;

465 
__IO
 
ušt32_t
 
CR1
;

466 
__IO
 
ušt32_t
 
CR2
;

467 
__IO
 
ušt32_t
 
CR3
;

468 
__IO
 
ušt32_t
 
BRR
;

469 
__IO
 
ušt32_t
 
GTPR
;

470 
__IO
 
ušt32_t
 
RTOR
;

471 
__IO
 
ušt32_t
 
RQR
;

472 
__IO
 
ušt32_t
 
ISR
;

473 
__IO
 
ušt32_t
 
ICR
;

474 
__IO
 
ušt32_t
 
RDR
;

475 
__IO
 
ušt32_t
 
TDR
;

476 } 
	tUSART_Ty³Def
;

483 
__IO
 
ušt32_t
 
CR
;

484 
__IO
 
ušt32_t
 
CFR
;

485 
__IO
 
ušt32_t
 
SR
;

486 } 
	tWWDG_Ty³Def
;

496 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

497 
	#FLASH_END
 ((
ušt32_t
)0x08003FFFUUè

	)

498 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

499 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080801FFUè

	)

500 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

501 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

504 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

505 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

506 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

508 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

509 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

510 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

511 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

512 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

513 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

514 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

515 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

516 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

518 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

519 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

520 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

521 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

522 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

523 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

524 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

525 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

526 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

527 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

529 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

530 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

531 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

532 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

533 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

534 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

535 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

538 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

539 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

540 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

541 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

543 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

544 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

545 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

555 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

556 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

557 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

558 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

559 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

560 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

561 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

562 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

563 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

565 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

566 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

567 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

568 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

569 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

570 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

571 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

573 
	#ADC
 
ADC1_COMMON


	)

574 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

575 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

577 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

578 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

579 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

580 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

581 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

582 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

583 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

586 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

587 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

588 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

589 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

591 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

592 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

593 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

616 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

617 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

618 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

619 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

620 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

621 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

622 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

625 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

628 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

629 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

630 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

631 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

632 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

633 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

634 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

637 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

640 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

641 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

642 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

643 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

644 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

645 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

648 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

649 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

650 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

651 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

652 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

653 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

654 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

655 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

656 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

657 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

658 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

659 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

660 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

661 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

662 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

663 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

664 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

665 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

666 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

667 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

668 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

669 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

670 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

671 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

672 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

673 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

674 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

677 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

680 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

681 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

682 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

683 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

684 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

685 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

686 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

687 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

688 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

689 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

690 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

691 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

692 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

693 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

697 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

698 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

699 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

700 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

703 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

704 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

705 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

706 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

709 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

710 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

713 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

714 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

715 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

716 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

717 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

718 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

719 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

720 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

721 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

722 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

723 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

724 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

725 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

726 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

727 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

728 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

729 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

730 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

731 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

734 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

737 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

740 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

741 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

742 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

743 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

744 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

745 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

746 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

747 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

756 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

757 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

758 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

759 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

760 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

761 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

762 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

763 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

764 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

766 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

767 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

768 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

769 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

770 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

771 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

772 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

773 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

774 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

775 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

776 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

777 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

778 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

779 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

780 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

783 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

784 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

785 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

786 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

789 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

797 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

800 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

803 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

804 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

805 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

806 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

807 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

808 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

809 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

810 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

813 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

816 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

825 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

827 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

828 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

829 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

830 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

831 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

832 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

833 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

834 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

835 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

836 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

837 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

838 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

839 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

840 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

841 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

842 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

843 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

846 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

847 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

848 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

849 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

852 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

853 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

854 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

855 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

856 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

857 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

859 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

868 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

869 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

870 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

871 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

872 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

873 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

874 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

875 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

876 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

877 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

878 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

879 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

880 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

881 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

882 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

883 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

884 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

885 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

886 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

887 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

888 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

889 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

890 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

891 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

892 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

893 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

894 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

895 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

898 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

899 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

900 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

901 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

902 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

903 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

904 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

905 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

906 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

907 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

908 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

909 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

910 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

911 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

912 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

913 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

914 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

915 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

916 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

917 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

918 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

919 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

920 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

921 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

922 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

923 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

924 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

925 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

928 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

929 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

930 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

931 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

932 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

933 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

934 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

935 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

937 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

938 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

939 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

941 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

942 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

943 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

945 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

946 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

947 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

949 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

952 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

955 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

958 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

962 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

963 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

964 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

965 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

966 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

967 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

968 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

978 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

979 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

980 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

981 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

982 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

983 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

984 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

985 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

986 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

987 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

988 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

989 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

990 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

991 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

992 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

993 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

994 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

995 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

996 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

997 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

998 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

999 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1000 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1001 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1002 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1003 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1004 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1005 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1008 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1009 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1010 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1011 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1012 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1013 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1014 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1015 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1016 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1017 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1018 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1019 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1020 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1021 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1022 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1023 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1024 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1025 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1026 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1027 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1028 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1029 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1030 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1031 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1032 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1033 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1034 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1035 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1038 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1039 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1040 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1041 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1042 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1043 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1044 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1045 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1046 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1047 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1048 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1049 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1050 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1051 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1052 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1053 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1054 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1055 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1056 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1057 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1058 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1059 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1062 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1063 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1064 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1065 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1066 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1067 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1068 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1069 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1070 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1071 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1072 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1073 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1074 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1075 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1076 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1077 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1078 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1079 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1080 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1081 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1082 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1083 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1086 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1087 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1088 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1089 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1090 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1091 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1092 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1093 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1094 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1095 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1096 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1097 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1098 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1099 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1100 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1101 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1102 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1103 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1104 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1105 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1106 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1107 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1110 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1111 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1112 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1113 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1114 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1115 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1116 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1117 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1118 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1119 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1120 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1121 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1122 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1123 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1124 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1125 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1126 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1127 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1128 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1129 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1130 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1131 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1134 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1135 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1136 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1137 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1138 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1139 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1140 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1141 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1142 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1143 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1144 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1145 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1146 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1147 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1148 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1149 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1150 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1151 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1152 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1153 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1154 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1155 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1158 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1159 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1160 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1161 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1162 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1163 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1164 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1165 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1166 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1167 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1168 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1169 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1170 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1171 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1172 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1173 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1174 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1175 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1176 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1177 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1178 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1179 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1182 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1183 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1184 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1185 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1186 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1187 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1188 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1189 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1190 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1191 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1192 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1193 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1194 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1195 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1196 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1197 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1198 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1199 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1200 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1201 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1202 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1203 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1206 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1207 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1208 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1209 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1210 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1211 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1212 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1213 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1214 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1215 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1216 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1217 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1218 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1219 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1220 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1221 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1222 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1223 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1224 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1225 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1226 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1227 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1236 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1237 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1238 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1239 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1240 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1241 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1244 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1245 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1246 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1247 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1248 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1249 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1250 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1251 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1252 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1253 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1254 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1255 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1258 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1261 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1264 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1267 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1270 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1271 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1272 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1273 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1275 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1276 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1277 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1278 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1279 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1280 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1281 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1284 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1285 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1286 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1289 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1290 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1291 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1292 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1293 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1294 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1295 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1296 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1299 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1307 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1308 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1309 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1310 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1311 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1312 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1313 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1314 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1315 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1316 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1317 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1318 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1319 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1320 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1321 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1322 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1323 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1324 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1325 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1326 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1327 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1328 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1329 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1330 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1331 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1332 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1333 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1334 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1335 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1336 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1337 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1338 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1339 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1340 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1341 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1342 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1343 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1344 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1345 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1346 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1347 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1348 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1349 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1350 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1351 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1352 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1353 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1354 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1357 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1358 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1359 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1360 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1361 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1362 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1363 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1364 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1365 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1366 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1367 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1368 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1369 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1370 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1371 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1372 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1375 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1376 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1377 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1378 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1379 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1380 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1381 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1382 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1383 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1384 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1385 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1386 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1387 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1388 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1389 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1390 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1391 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1392 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1393 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1394 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1395 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1396 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1397 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1398 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1399 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1400 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1401 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1402 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1403 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1404 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1405 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1406 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1407 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1408 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1409 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1410 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1411 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1412 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1413 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1414 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1415 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1416 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1417 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1418 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1419 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1420 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1421 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1422 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1425 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1426 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1427 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1428 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1429 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1430 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1431 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1432 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1433 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1434 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1435 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1436 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1437 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1438 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1439 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1440 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1441 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1442 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1443 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1444 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1445 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1446 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1447 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1448 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1449 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1450 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1451 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1452 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1453 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1454 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1455 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1456 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1457 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1458 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1459 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1460 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1461 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1462 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1463 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1464 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1465 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1466 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1467 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1468 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1469 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1470 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1471 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1472 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1475 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1476 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1477 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1478 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1479 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1480 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1481 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1482 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1483 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1484 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1485 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1486 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1487 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1488 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1489 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1490 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1493 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1494 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1495 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1496 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1497 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1498 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1499 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1500 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1501 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1502 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1503 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1504 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1505 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1506 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1507 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1508 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1511 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1512 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1513 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1514 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1515 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1516 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1517 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1518 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1519 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1520 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1521 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1522 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1523 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1524 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1525 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1526 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1527 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1528 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1529 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1530 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1531 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1532 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1533 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1534 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1535 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1536 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1537 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1538 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1539 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1540 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1541 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1542 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1545 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1546 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1547 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1548 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1549 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1550 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1551 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1552 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1553 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1554 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1555 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1556 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1557 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1558 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1559 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1560 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1561 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1564 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1565 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1566 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1567 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1568 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1569 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1570 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1571 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1574 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1575 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1576 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1577 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1578 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1579 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1580 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1581 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1584 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1585 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1586 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1587 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1588 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1589 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1590 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1591 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1592 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1593 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1594 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1595 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1596 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1597 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1598 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1599 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1608 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1609 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1610 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1611 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1612 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1613 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1614 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1615 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1616 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1617 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1618 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1619 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1620 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1621 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1622 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1623 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1624 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1625 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1626 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1627 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1630 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1631 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1632 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1633 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1634 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1635 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1636 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1637 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1638 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1639 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1640 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1643 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1644 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1645 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1648 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1649 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1650 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1651 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1652 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1653 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1654 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1655 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1656 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1657 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1658 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1661 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1662 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1663 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1664 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1665 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1668 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1669 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1670 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1671 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1672 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1675 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1676 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1677 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1678 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1679 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1680 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1681 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1682 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1683 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1684 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1685 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1686 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1687 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1688 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1689 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1690 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1691 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1694 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1695 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1696 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1697 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1698 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1699 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1700 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1701 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1702 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1705 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1708 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1711 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1719 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1722 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1723 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1724 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1725 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1728 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1731 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1732 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1733 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1736 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1744 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1745 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1746 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1747 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1748 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1749 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1750 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1753 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1754 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1755 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1756 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1757 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1758 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1759 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1762 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1763 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1764 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1765 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1766 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1767 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1768 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1771 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1773 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1774 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1775 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1777 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1778 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1779 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1781 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1782 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1783 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1785 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1786 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1787 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1788 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1790 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1791 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1792 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1793 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1795 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1796 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1797 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1799 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1800 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1801 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1802 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1803 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1804 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1807 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1808 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1809 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1812 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1815 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1818 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1827 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1828 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1829 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1830 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1831 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1833 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1834 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1835 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1836 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1839 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1840 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1841 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1842 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1843 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1844 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1845 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1846 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1848 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1849 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1850 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

1852 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

1853 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

1854 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

1855 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

1856 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

1857 
	#PWR_CR_LPDS
 ((
ušt32_t
)0x00010000Uè

	)

1860 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

1861 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

1862 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

1863 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

1864 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

1865 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

1867 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

1868 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

1869 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

1878 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

1879 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

1880 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

1881 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

1882 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

1883 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

1884 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

1885 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

1886 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

1887 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

1888 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

1889 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

1890 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

1891 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

1892 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

1893 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

1898 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

1899 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

1901 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

1902 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

1903 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

1904 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

1905 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

1906 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

1907 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

1908 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

1909 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

1910 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

1915 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

1916 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

1917 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

1919 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

1920 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

1921 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

1922 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

1925 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

1926 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

1927 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

1929 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

1930 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

1931 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

1932 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

1935 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

1936 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

1937 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

1938 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

1939 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

1941 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

1942 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

1943 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

1944 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

1945 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

1946 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

1947 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

1948 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

1949 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

1952 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

1953 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

1954 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

1955 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

1957 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

1958 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

1959 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

1960 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

1961 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

1964 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

1965 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

1966 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

1967 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

1969 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

1970 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

1971 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

1972 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

1973 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

1975 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

1978 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

1980 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

1981 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

1985 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

1986 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

1987 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

1988 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

1989 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

1991 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

1992 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

1993 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

1994 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

1995 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

1996 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

1997 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

1998 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

1999 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2002 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2003 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2004 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2006 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2007 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2008 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2011 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2012 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2013 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2014 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2015 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2017 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2018 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2019 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2020 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2021 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2022 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2023 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2024 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2026 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2027 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2028 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2029 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2031 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2032 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2033 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2034 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2035 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2038 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2039 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2040 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2041 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2042 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2043 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2046 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2047 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2048 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2049 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2050 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2051 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2052 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2055 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2058 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2059 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2060 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2061 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2062 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2063 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2064 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2067 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2070 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2071 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2072 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2073 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2074 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2075 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2076 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2079 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2081 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2082 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2083 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2086 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2087 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2088 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2092 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2093 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2094 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2097 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2100 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2101 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2102 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2103 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2104 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2107 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2108 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2111 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2112 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2113 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2114 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2115 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2116 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2117 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2120 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2121 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2122 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2125 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2126 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2127 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2130 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2131 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2132 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2135 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2138 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2139 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2140 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2141 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2142 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2143 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2147 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2148 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2149 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2152 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2153 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2154 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2155 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2156 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2157 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2158 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2161 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2162 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2163 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2166 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2167 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2168 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2171 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2172 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2173 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2174 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2177 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2180 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2181 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2182 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2183 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2184 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2187 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2188 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2191 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2192 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2193 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2194 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2195 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2196 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2197 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2200 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2201 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2202 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2205 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2206 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2207 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2210 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2211 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2212 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2216 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2217 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2218 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2221 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2222 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2224 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2225 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2226 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2228 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2229 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2230 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2232 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2233 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2236 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2237 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2238 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2240 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2241 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2242 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2243 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2245 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2246 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2248 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2249 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2250 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2251 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2252 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2253 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2254 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2255 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2258 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2267 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2268 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2269 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2270 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2271 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2272 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2273 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2274 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2275 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2276 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2277 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2278 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2279 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2280 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2281 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2282 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2283 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2284 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2285 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2286 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2287 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2288 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2289 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2290 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2291 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2292 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2293 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2296 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2297 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2298 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2299 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2300 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2301 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2302 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2303 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2304 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2305 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2306 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2307 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2308 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2309 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2310 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2311 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2312 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2313 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2314 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2315 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2316 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2317 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2318 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2319 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2320 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2321 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2322 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2323 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2326 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2327 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2328 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2329 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2330 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2331 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2332 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2333 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2334 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2335 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2336 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2337 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2338 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2339 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2340 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2341 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2342 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2343 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2344 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2345 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2346 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2347 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2348 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2349 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2350 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2353 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2354 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2355 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2356 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2357 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2358 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2359 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2360 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2361 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2362 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2363 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2364 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2365 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2366 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2367 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2368 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2371 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2372 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2375 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2378 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2379 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2380 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2381 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2382 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2383 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2384 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2385 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2386 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2387 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2388 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2389 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2390 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2391 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2392 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2393 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2394 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2395 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2396 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2397 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2398 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2399 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2400 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2401 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2402 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2403 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2404 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2405 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2406 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2407 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2408 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2409 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2410 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2411 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2412 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2413 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2414 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2415 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2416 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2417 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2420 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2421 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2422 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2423 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2424 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2425 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2426 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2427 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2428 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2429 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2430 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2431 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2432 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2433 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2434 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2435 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2436 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2437 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2438 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2439 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2440 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2441 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2442 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2443 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2444 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2445 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2446 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2447 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2448 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2449 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2450 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2451 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2452 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2453 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2454 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2455 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2456 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2457 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2458 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2459 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2462 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2465 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2468 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2469 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2472 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2473 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2474 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2475 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2476 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2477 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2478 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2479 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2480 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2481 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2482 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2483 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2484 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2485 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2486 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2487 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2488 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2489 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2490 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2491 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2492 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2493 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2494 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2495 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2496 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2497 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2498 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2501 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2502 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2503 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2504 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2505 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2506 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2507 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2508 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2509 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2510 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2511 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2512 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2513 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2514 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2515 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2516 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2517 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2518 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2521 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2524 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2525 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2526 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2527 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2528 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2529 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2530 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2531 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2532 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2533 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2534 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2535 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2536 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2539 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2540 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2541 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2542 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2543 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2544 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2545 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2546 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2547 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2548 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2549 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2550 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2551 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2554 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

2555 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

2556 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

2557 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2558 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2559 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2560 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2561 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2562 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2563 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2564 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2565 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2566 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2567 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2568 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2569 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2570 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2571 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2572 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

2573 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

2574 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2575 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2576 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2579 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2580 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2581 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2582 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2583 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2584 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2587 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2588 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2589 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2590 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2591 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2592 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2595 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2596 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2599 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2602 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2605 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2608 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2611 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2614 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2617 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2625 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2626 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2627 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2628 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2629 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2630 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2631 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2632 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2633 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2634 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2635 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2636 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2637 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2638 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2639 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2640 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2641 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2644 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2645 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2646 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2647 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2648 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2649 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2650 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2653 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2654 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2655 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2656 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2657 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2658 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2659 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2660 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2661 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2664 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2667 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2670 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2673 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2681 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2682 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2683 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2684 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2685 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2686 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2689 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2690 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2691 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2692 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2693 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2694 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2697 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2698 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2699 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2700 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2705 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2706 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2707 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2708 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2713 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2714 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2715 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2716 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2721 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2722 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2723 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2724 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2729 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2730 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2731 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2734 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2735 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2736 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2737 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2742 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2743 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2744 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2749 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2750 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2751 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2756 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2757 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2758 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2763 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2764 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2765 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2768 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2769 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2770 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2771 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2776 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2777 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2778 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2783 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2784 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2785 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2790 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

2791 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

2792 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

2797 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

2798 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

2799 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

2802 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

2803 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

2804 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

2805 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

2810 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

2811 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

2812 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

2817 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

2818 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

2819 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

2824 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

2825 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

2826 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

2831 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

2832 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

2833 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

2837 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

2838 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

2839 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

2840 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

2841 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

2842 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

2843 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

2844 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

2845 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

2846 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

2847 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

2848 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

2852 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

2853 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

2854 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

2855 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

2865 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

2866 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

2867 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2868 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

2870 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2874 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

2875 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

2876 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

2877 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

2878 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

2880 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

2881 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

2882 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

2884 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

2886 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

2887 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

2888 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

2891 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

2893 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

2894 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

2895 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

2896 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

2898 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

2901 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

2902 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

2903 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

2904 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

2906 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

2908 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

2909 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

2910 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

2911 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

2913 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

2915 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

2916 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

2917 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

2918 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

2919 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

2921 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

2922 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

2923 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

2925 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

2926 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

2929 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

2930 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

2931 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

2932 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

2933 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

2934 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

2935 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

2936 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

2937 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

2938 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

2939 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

2940 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

2943 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

2944 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

2945 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

2946 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

2947 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

2948 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

2949 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

2950 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

2951 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

2952 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

2955 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

2956 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

2957 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

2958 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

2959 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

2960 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

2963 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

2964 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

2965 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

2967 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

2968 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

2970 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

2971 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

2972 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

2973 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

2975 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

2977 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

2978 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

2979 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

2981 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

2982 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

2984 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

2985 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

2986 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

2987 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

2989 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

2993 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

2994 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

2995 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

2997 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

2998 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

2999 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3000 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3001 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3003 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3004 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3005 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3007 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3008 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3009 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3010 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3011 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3014 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3015 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3016 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3018 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3019 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3021 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3022 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3023 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3024 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3026 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3028 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3029 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3030 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3032 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3033 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3035 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3036 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3037 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3038 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3040 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3044 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3045 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3046 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3048 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3049 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3050 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3051 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3052 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3054 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3055 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3056 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3058 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3059 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3060 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3061 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3062 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3065 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3066 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3067 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3068 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3069 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3070 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3071 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3072 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3073 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3074 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3075 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3076 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3079 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3082 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3085 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3088 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3091 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3094 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3097 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3100 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3101 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3102 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3103 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3104 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3105 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3107 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3108 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3109 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3110 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3111 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3112 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3115 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3118 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3119 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3120 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3121 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3122 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3123 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3124 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3126 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3127 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3128 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3129 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3130 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3131 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3132 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3133 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3145 
	#USART_TCBGT_SUPPORT


	)

3148 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3149 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3150 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3151 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3152 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3153 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3154 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3155 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3156 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3157 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3158 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3159 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3160 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3161 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3162 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3163 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3164 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3165 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3166 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3167 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3168 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3169 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3170 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3171 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3172 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3173 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3174 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3175 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3176 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3177 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3178 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3179 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3181 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3182 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3183 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3184 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3185 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3186 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3187 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3188 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3189 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3190 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3191 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3192 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3193 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3194 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3195 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3196 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3197 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3198 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3199 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3200 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3201 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3202 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3205 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3206 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3207 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3208 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3209 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3210 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3211 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3212 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3213 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3214 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3215 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3216 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3217 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3218 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3219 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3220 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3221 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3222 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3223 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3224 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3225 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3226 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3227 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3228 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3229 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3230 
	#USART_CR3_TCBGTIE
 ((
ušt32_t
)0x01000000Uè

	)

3233 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3234 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3237 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3238 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3242 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3243 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3246 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3247 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3248 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3249 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3250 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3253 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3254 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3255 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3256 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3257 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3258 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3259 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3260 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3261 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3262 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3263 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3264 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3265 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3266 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3267 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3268 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3269 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3270 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3271 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3272 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3273 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3274 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3275 
	#USART_ISR_TCBGT
 ((
ušt32_t
)0x02000000Uè

	)

3278 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3279 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3280 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3281 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3282 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3283 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3284 
	#USART_ICR_TCBGTCF
 ((
ušt32_t
)0x00000080Uè

	)

3285 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3286 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3287 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3288 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3289 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3290 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3293 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3296 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3305 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3306 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3307 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3308 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3309 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3310 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3311 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3312 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3315 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3316 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3317 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3318 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3319 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3320 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3321 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3323 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3326 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3327 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3328 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3329 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3330 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3331 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3332 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3333 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3336 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3337 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3338 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3339 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3340 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3341 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3342 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3344 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3345 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3346 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3349 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3350 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3352 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3355 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3370 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3373 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3374 ((
INSTANCE
è=ð
COMP2
))

	)

3376 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3379 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3382 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3383 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3384 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3385 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3386 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3387 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3388 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3389 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3392 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3393 ((
INSTANCE
è=ð
GPIOB
) || \

3394 ((
INSTANCE
è=ð
GPIOC
))

	)

3396 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3397 ((
INSTANCE
è=ð
GPIOB
))

	)

3400 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3405 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3408 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3411 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI1
)

	)

3414 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3417 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3418 ((
INSTANCE
è=ð
TIM21
))

	)

3421 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3422 ((
INSTANCE
è=ð
TIM21
))

	)

3425 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3426 ((
INSTANCE
è=ð
TIM21
))

	)

3429 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3430 ((
INSTANCE
è=ð
TIM21
))

	)

3433 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3434 ((
INSTANCE
è=ð
TIM21
))

	)

3437 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3438 ((
INSTANCE
è=ð
TIM21
))

	)

3441 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3442 ((
INSTANCE
è=ð
TIM21
))

	)

3445 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3446 ((
INSTANCE
è=ð
TIM21
))

	)

3449 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3450 ((
INSTANCE
è=ð
TIM21
))

	)

3453 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3456 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3461 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3464 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3467 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3470 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3473 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3476 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3477 ((
INSTANCE
è=ð
TIM21
))

	)

3480 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3481 ((
INSTANCE
è=ð
TIM21
))

	)

3486 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3487 ((
INSTANCE
è=ð
TIM21
))

	)

3490 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3491 ((
INSTANCE
è=ð
TIM21
))

	)

3494 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3495 ((
INSTANCE
è=ð
TIM21
))

	)

3498 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3501 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3502 ((((
INSTANCE
è=ð
TIM2
) && \

3503 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3504 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3505 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3506 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3508 (((
INSTANCE
è=ð
TIM21
) && \

3509 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3510 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3513 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3514 ((
INSTANCE
è=ð
LPUART1
))

	)

3517 
	#IS_USART_INSTANCE
(
INSTANCE
è(1 =ð0)

	)

3521 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(1 =ð0)

	)

3524 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3525 ((
INSTANCE
è=ð
LPUART1
))

	)

3528 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(1==0)

	)

3531 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPUART1
)

	)

3533 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3534 ((
INSTANCE
è=ð
LPUART1
))

	)

3537 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3540 
	#IS_IRDA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3543 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3546 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3562 
	#RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3563 
	#AES_LPUART1_IRQn
 
LPUART1_IRQn


	)

3564 
	#AES_RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3565 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3568 
	#RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3569 
	#AES_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3570 
	#AES_RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3571 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3572 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3582 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l021xx.h

54 #iâdeà
__STM32L021xx_H


55 
	#__STM32L021xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 0

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
TIM2_IRQn
 = 15,

112 
TIM21_IRQn
 = 20,

113 
I2C1_IRQn
 = 23,

114 
SPI1_IRQn
 = 25,

115 
USART2_IRQn
 = 28,

116 
AES_LPUART1_IRQn
 = 29,

117 } 
	tIRQn_Ty³
;

123 
	~"cÜe_cm0¶us.h
"

124 
	~"sy¡em_¡m32l0xx.h
"

125 
	~<¡dšt.h
>

137 
__IO
 
ušt32_t
 
ISR
;

138 
__IO
 
ušt32_t
 
IER
;

139 
__IO
 
ušt32_t
 
CR
;

140 
__IO
 
ušt32_t
 
CFGR1
;

141 
__IO
 
ušt32_t
 
CFGR2
;

142 
__IO
 
ušt32_t
 
SMPR
;

143 
ušt32_t
 
RESERVED1
;

144 
ušt32_t
 
RESERVED2
;

145 
__IO
 
ušt32_t
 
TR
;

146 
ušt32_t
 
RESERVED3
;

147 
__IO
 
ušt32_t
 
CHSELR
;

148 
ušt32_t
 
RESERVED4
[5];

149 
__IO
 
ušt32_t
 
DR
;

150 
ušt32_t
 
RESERVED5
[28];

151 
__IO
 
ušt32_t
 
CALFACT
;

152 } 
	tADC_Ty³Def
;

156 
__IO
 
ušt32_t
 
CCR
;

157 } 
	tADC_CommÚ_Ty³Def
;

165 
__IO
 
ušt32_t
 
CR
;

166 
__IO
 
ušt32_t
 
SR
;

167 
__IO
 
ušt32_t
 
DINR
;

168 
__IO
 
ušt32_t
 
DOUTR
;

169 
__IO
 
ušt32_t
 
KEYR0
;

170 
__IO
 
ušt32_t
 
KEYR1
;

171 
__IO
 
ušt32_t
 
KEYR2
;

172 
__IO
 
ušt32_t
 
KEYR3
;

173 
__IO
 
ušt32_t
 
IVR0
;

174 
__IO
 
ušt32_t
 
IVR1
;

175 
__IO
 
ušt32_t
 
IVR2
;

176 
__IO
 
ušt32_t
 
IVR3
;

177 } 
	tAES_Ty³Def
;

185 
__IO
 
ušt32_t
 
CSR
;

186 } 
	tCOMP_Ty³Def
;

190 
__IO
 
ušt32_t
 
CSR
;

191 } 
	tCOMP_CommÚ_Ty³Def
;

200 
__IO
 
ušt32_t
 
DR
;

201 
__IO
 
ušt8_t
 
IDR
;

202 
ušt8_t
 
RESERVED0
;

203 
ušt16_t
 
RESERVED1
;

204 
__IO
 
ušt32_t
 
CR
;

205 
ušt32_t
 
RESERVED2
;

206 
__IO
 
ušt32_t
 
INIT
;

207 
__IO
 
ušt32_t
 
POL
;

208 } 
	tCRC_Ty³Def
;

216 
__IO
 
ušt32_t
 
IDCODE
;

217 
__IO
 
ušt32_t
 
CR
;

218 
__IO
 
ušt32_t
 
APB1FZ
;

219 
__IO
 
ušt32_t
 
APB2FZ
;

220 }
	tDBGMCU_Ty³Def
;

228 
__IO
 
ušt32_t
 
CCR
;

229 
__IO
 
ušt32_t
 
CNDTR
;

230 
__IO
 
ušt32_t
 
CPAR
;

231 
__IO
 
ušt32_t
 
CMAR
;

232 } 
	tDMA_ChªÃl_Ty³Def
;

236 
__IO
 
ušt32_t
 
ISR
;

237 
__IO
 
ušt32_t
 
IFCR
;

238 } 
	tDMA_Ty³Def
;

242 
__IO
 
ušt32_t
 
CSELR
;

243 } 
	tDMA_Reque¡_Ty³Def
;

251 
__IO
 
ušt32_t
 
IMR
;

252 
__IO
 
ušt32_t
 
EMR
;

253 
__IO
 
ušt32_t
 
RTSR
;

254 
__IO
 
ušt32_t
 
FTSR
;

255 
__IO
 
ušt32_t
 
SWIER
;

256 
__IO
 
ušt32_t
 
PR
;

257 }
	tEXTI_Ty³Def
;

264 
__IO
 
ušt32_t
 
ACR
;

265 
__IO
 
ušt32_t
 
PECR
;

266 
__IO
 
ušt32_t
 
PDKEYR
;

267 
__IO
 
ušt32_t
 
PEKEYR
;

268 
__IO
 
ušt32_t
 
PRGKEYR
;

269 
__IO
 
ušt32_t
 
OPTKEYR
;

270 
__IO
 
ušt32_t
 
SR
;

271 
__IO
 
ušt32_t
 
OPTR
;

272 
__IO
 
ušt32_t
 
WRPR
;

273 } 
	tFLASH_Ty³Def
;

281 
__IO
 
ušt32_t
 
RDP
;

282 
__IO
 
ušt32_t
 
USER
;

283 
__IO
 
ušt32_t
 
WRP01
;

284 } 
	tOB_Ty³Def
;

293 
__IO
 
ušt32_t
 
MODER
;

294 
__IO
 
ušt32_t
 
OTYPER
;

295 
__IO
 
ušt32_t
 
OSPEEDR
;

296 
__IO
 
ušt32_t
 
PUPDR
;

297 
__IO
 
ušt32_t
 
IDR
;

298 
__IO
 
ušt32_t
 
ODR
;

299 
__IO
 
ušt32_t
 
BSRR
;

300 
__IO
 
ušt32_t
 
LCKR
;

301 
__IO
 
ušt32_t
 
AFR
[2];

302 
__IO
 
ušt32_t
 
BRR
;

303 }
	tGPIO_Ty³Def
;

310 
__IO
 
ušt32_t
 
ISR
;

311 
__IO
 
ušt32_t
 
ICR
;

312 
__IO
 
ušt32_t
 
IER
;

313 
__IO
 
ušt32_t
 
CFGR
;

314 
__IO
 
ušt32_t
 
CR
;

315 
__IO
 
ušt32_t
 
CMP
;

316 
__IO
 
ušt32_t
 
ARR
;

317 
__IO
 
ušt32_t
 
CNT
;

318 } 
	tLPTIM_Ty³Def
;

326 
__IO
 
ušt32_t
 
CFGR1
;

327 
__IO
 
ušt32_t
 
CFGR2
;

328 
__IO
 
ušt32_t
 
EXTICR
[4];

329 
ušt32_t
 
RESERVED
[2];

330 
__IO
 
ušt32_t
 
CFGR3
;

331 } 
	tSYSCFG_Ty³Def
;

341 
__IO
 
ušt32_t
 
CR1
;

342 
__IO
 
ušt32_t
 
CR2
;

343 
__IO
 
ušt32_t
 
OAR1
;

344 
__IO
 
ušt32_t
 
OAR2
;

345 
__IO
 
ušt32_t
 
TIMINGR
;

346 
__IO
 
ušt32_t
 
TIMEOUTR
;

347 
__IO
 
ušt32_t
 
ISR
;

348 
__IO
 
ušt32_t
 
ICR
;

349 
__IO
 
ušt32_t
 
PECR
;

350 
__IO
 
ušt32_t
 
RXDR
;

351 
__IO
 
ušt32_t
 
TXDR
;

352 }
	tI2C_Ty³Def
;

360 
__IO
 
ušt32_t
 
KR
;

361 
__IO
 
ušt32_t
 
PR
;

362 
__IO
 
ušt32_t
 
RLR
;

363 
__IO
 
ušt32_t
 
SR
;

364 
__IO
 
ušt32_t
 
WINR
;

365 } 
	tIWDG_Ty³Def
;

372 
__IO
 
ušt32_t
 
CR
;

373 
__IO
 
ušt32_t
 
CSR
;

374 } 
	tPWR_Ty³Def
;

381 
__IO
 
ušt32_t
 
CR
;

382 
__IO
 
ušt32_t
 
ICSCR
;

383 
__IO
 
ušt32_t
 
CRRCR
;

384 
__IO
 
ušt32_t
 
CFGR
;

385 
__IO
 
ušt32_t
 
CIER
;

386 
__IO
 
ušt32_t
 
CIFR
;

387 
__IO
 
ušt32_t
 
CICR
;

388 
__IO
 
ušt32_t
 
IOPRSTR
;

389 
__IO
 
ušt32_t
 
AHBRSTR
;

390 
__IO
 
ušt32_t
 
APB2RSTR
;

391 
__IO
 
ušt32_t
 
APB1RSTR
;

392 
__IO
 
ušt32_t
 
IOPENR
;

393 
__IO
 
ušt32_t
 
AHBENR
;

394 
__IO
 
ušt32_t
 
APB2ENR
;

395 
__IO
 
ušt32_t
 
APB1ENR
;

396 
__IO
 
ušt32_t
 
IOPSMENR
;

397 
__IO
 
ušt32_t
 
AHBSMENR
;

398 
__IO
 
ušt32_t
 
APB2SMENR
;

399 
__IO
 
ušt32_t
 
APB1SMENR
;

400 
__IO
 
ušt32_t
 
CCIPR
;

401 
__IO
 
ušt32_t
 
CSR
;

402 } 
	tRCC_Ty³Def
;

409 
__IO
 
ušt32_t
 
TR
;

410 
__IO
 
ušt32_t
 
DR
;

411 
__IO
 
ušt32_t
 
CR
;

412 
__IO
 
ušt32_t
 
ISR
;

413 
__IO
 
ušt32_t
 
PRER
;

414 
__IO
 
ušt32_t
 
WUTR
;

415 
ušt32_t
 
RESERVED
;

416 
__IO
 
ušt32_t
 
ALRMAR
;

417 
__IO
 
ušt32_t
 
ALRMBR
;

418 
__IO
 
ušt32_t
 
WPR
;

419 
__IO
 
ušt32_t
 
SSR
;

420 
__IO
 
ušt32_t
 
SHIFTR
;

421 
__IO
 
ušt32_t
 
TSTR
;

422 
__IO
 
ušt32_t
 
TSDR
;

423 
__IO
 
ušt32_t
 
TSSSR
;

424 
__IO
 
ušt32_t
 
CALR
;

425 
__IO
 
ušt32_t
 
TAMPCR
;

426 
__IO
 
ušt32_t
 
ALRMASSR
;

427 
__IO
 
ušt32_t
 
ALRMBSSR
;

428 
__IO
 
ušt32_t
 
OR
;

429 
__IO
 
ušt32_t
 
BKP0R
;

430 
__IO
 
ušt32_t
 
BKP1R
;

431 
__IO
 
ušt32_t
 
BKP2R
;

432 
__IO
 
ušt32_t
 
BKP3R
;

433 
__IO
 
ušt32_t
 
BKP4R
;

434 } 
	tRTC_Ty³Def
;

442 
__IO
 
ušt32_t
 
CR1
;

443 
__IO
 
ušt32_t
 
CR2
;

444 
__IO
 
ušt32_t
 
SR
;

445 
__IO
 
ušt32_t
 
DR
;

446 
__IO
 
ušt32_t
 
CRCPR
;

447 
__IO
 
ušt32_t
 
RXCRCR
;

448 
__IO
 
ušt32_t
 
TXCRCR
;

449 } 
	tSPI_Ty³Def
;

456 
__IO
 
ušt32_t
 
CR1
;

457 
__IO
 
ušt32_t
 
CR2
;

458 
__IO
 
ušt32_t
 
SMCR
;

459 
__IO
 
ušt32_t
 
DIER
;

460 
__IO
 
ušt32_t
 
SR
;

461 
__IO
 
ušt32_t
 
EGR
;

462 
__IO
 
ušt32_t
 
CCMR1
;

463 
__IO
 
ušt32_t
 
CCMR2
;

464 
__IO
 
ušt32_t
 
CCER
;

465 
__IO
 
ušt32_t
 
CNT
;

466 
__IO
 
ušt32_t
 
PSC
;

467 
__IO
 
ušt32_t
 
ARR
;

468 
ušt32_t
 
RESERVED12
;

469 
__IO
 
ušt32_t
 
CCR1
;

470 
__IO
 
ušt32_t
 
CCR2
;

471 
__IO
 
ušt32_t
 
CCR3
;

472 
__IO
 
ušt32_t
 
CCR4
;

473 
ušt32_t
 
RESERVED17
;

474 
__IO
 
ušt32_t
 
DCR
;

475 
__IO
 
ušt32_t
 
DMAR
;

476 
__IO
 
ušt32_t
 
OR
;

477 } 
	tTIM_Ty³Def
;

484 
__IO
 
ušt32_t
 
CR1
;

485 
__IO
 
ušt32_t
 
CR2
;

486 
__IO
 
ušt32_t
 
CR3
;

487 
__IO
 
ušt32_t
 
BRR
;

488 
__IO
 
ušt32_t
 
GTPR
;

489 
__IO
 
ušt32_t
 
RTOR
;

490 
__IO
 
ušt32_t
 
RQR
;

491 
__IO
 
ušt32_t
 
ISR
;

492 
__IO
 
ušt32_t
 
ICR
;

493 
__IO
 
ušt32_t
 
RDR
;

494 
__IO
 
ušt32_t
 
TDR
;

495 } 
	tUSART_Ty³Def
;

502 
__IO
 
ušt32_t
 
CR
;

503 
__IO
 
ušt32_t
 
CFR
;

504 
__IO
 
ušt32_t
 
SR
;

505 } 
	tWWDG_Ty³Def
;

515 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

516 
	#FLASH_END
 ((
ušt32_t
)0x08003FFFUUè

	)

517 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

518 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080801FFUè

	)

519 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

520 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

523 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

524 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

525 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

527 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

528 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

529 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

530 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

531 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

532 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

533 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

534 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

535 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

537 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

538 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

539 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

540 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

541 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

542 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

543 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

544 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

545 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

546 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

548 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

549 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

550 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

551 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

552 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

553 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

554 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

557 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

558 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

559 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

560 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

561 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

563 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

564 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

565 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

575 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

576 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

577 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

578 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

579 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

580 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

581 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

582 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

583 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

585 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

586 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

587 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

588 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

589 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

590 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

591 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

593 
	#ADC
 
ADC1_COMMON


	)

594 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

595 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

597 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

598 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

599 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

600 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

601 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

602 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

603 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

606 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

607 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

608 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

609 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

610 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

612 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

613 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

614 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

637 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

638 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

639 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

640 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

641 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

642 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

643 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

646 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

649 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

650 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

651 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

652 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

653 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

654 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

655 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

658 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

661 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

662 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

663 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

664 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

665 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

666 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

669 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

670 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

671 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

672 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

673 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

674 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

675 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

676 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

677 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

678 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

679 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

680 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

681 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

682 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

683 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

684 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

685 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

686 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

687 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

688 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

689 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

690 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

691 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

692 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

693 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

694 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

695 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

698 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

701 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

702 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

703 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

704 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

705 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

706 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

707 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

708 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

709 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

710 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

711 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

712 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

713 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

714 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

718 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

719 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

720 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

721 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

724 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

725 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

726 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

727 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

730 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

731 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

734 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

735 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

736 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

737 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

738 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

739 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

740 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

741 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

742 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

743 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

744 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

745 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

746 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

747 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

748 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

749 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

750 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

751 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

752 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

755 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

758 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

761 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

762 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

763 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

764 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

765 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

766 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

767 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

768 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

776 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

777 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

778 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

779 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

781 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

782 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

783 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

785 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

786 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

787 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

789 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

790 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

791 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

792 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

793 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

794 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

797 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

798 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

799 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

802 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

805 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

808 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

811 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

814 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

817 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

820 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

823 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

826 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

829 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

838 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

839 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

840 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

841 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

842 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

843 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

844 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

845 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

846 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

848 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

849 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

850 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

851 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

852 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

853 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

854 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

855 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

856 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

857 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

858 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

859 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

860 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

861 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

862 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

865 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

866 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

867 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

868 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

871 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

879 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

882 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

885 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

886 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

887 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

888 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

889 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

890 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

891 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

892 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

895 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

898 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

907 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

909 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

910 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

911 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

912 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

913 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

914 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

915 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

916 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

917 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

918 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

919 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

920 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

921 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

922 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

923 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

924 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

925 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

928 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

929 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

930 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

931 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

934 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

935 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

936 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

937 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

938 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

939 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

941 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

950 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

951 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

952 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

953 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

954 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

955 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

956 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

957 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

958 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

959 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

960 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

961 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

962 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

963 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

964 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

965 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

966 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

967 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

968 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

969 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

970 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

971 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

972 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

973 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

974 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

975 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

976 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

977 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

980 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

981 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

982 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

983 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

984 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

985 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

986 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

987 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

988 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

989 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

990 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

991 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

992 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

993 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

994 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

995 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

996 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

997 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

998 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

999 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1000 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1001 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1002 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1003 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1004 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1005 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1006 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1007 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1010 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1011 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1012 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1013 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1014 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1015 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1016 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1017 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1019 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1020 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1021 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1023 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1024 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1025 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1027 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1028 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1029 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1031 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1034 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1037 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1040 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1044 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1045 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1046 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1047 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1048 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1049 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1050 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1060 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1061 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1062 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1063 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1064 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1065 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1066 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1067 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1068 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1069 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1070 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1071 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1072 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1073 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1074 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1075 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1076 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1077 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1078 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1079 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1080 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1081 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1082 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1083 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1084 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1085 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1086 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1087 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1090 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1091 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1092 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1093 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1094 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1095 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1096 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1097 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1098 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1099 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1100 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1101 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1102 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1103 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1104 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1105 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1106 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1107 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1108 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1109 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1110 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1111 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1112 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1113 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1114 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1115 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1116 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1117 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1120 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1121 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1122 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1123 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1124 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1125 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1126 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1127 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1128 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1129 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1130 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1131 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1132 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1133 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1134 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1135 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1136 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1137 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1138 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1139 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1140 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1141 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1144 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1145 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1146 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1147 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1148 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1149 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1150 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1151 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1152 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1153 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1154 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1155 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1156 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1157 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1158 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1159 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1160 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1161 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1162 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1163 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1164 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1165 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1168 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1169 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1170 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1171 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1172 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1173 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1174 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1175 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1176 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1177 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1178 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1179 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1180 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1181 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1182 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1183 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1184 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1185 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1186 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1187 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1188 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1189 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1192 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1193 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1194 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1195 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1196 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1197 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1198 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1199 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1200 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1201 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1202 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1203 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1204 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1205 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1206 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1207 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1208 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1209 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1210 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1211 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1212 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1213 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1216 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1217 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1218 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1219 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1220 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1221 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1222 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1223 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1224 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1225 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1226 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1227 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1228 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1229 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1230 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1231 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1232 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1233 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1234 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1235 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1236 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1237 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1240 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1241 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1242 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1243 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1244 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1245 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1246 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1247 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1248 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1249 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1250 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1251 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1252 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1253 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1254 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1255 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1256 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1257 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1258 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1259 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1260 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1261 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1264 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1265 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1266 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1267 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1268 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1269 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1270 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1271 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1272 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1273 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1274 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1275 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1276 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1277 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1278 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1279 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1280 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1281 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1282 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1283 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1284 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1285 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1288 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1289 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1290 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1291 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1292 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1293 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1294 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1295 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1296 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1297 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1298 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1299 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1300 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1301 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1302 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1303 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1304 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1305 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1306 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1307 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1308 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1309 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1318 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1319 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1320 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1321 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1322 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1323 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1326 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1327 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1328 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1329 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1330 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1331 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1332 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1333 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1334 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1335 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1336 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1337 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1340 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1343 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1346 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1349 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1352 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1353 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1354 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1355 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1357 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1358 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1359 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1360 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1361 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1362 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1363 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1366 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1367 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1368 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1371 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1372 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1373 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1374 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1375 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1376 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1377 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1378 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1381 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1389 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1390 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1391 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1392 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1393 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1394 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1395 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1396 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1397 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1398 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1399 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1400 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1401 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1402 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1403 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1404 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1405 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1406 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1407 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1408 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1409 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1410 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1411 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1412 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1413 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1414 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1415 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1416 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1417 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1418 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1419 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1420 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1421 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1422 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1423 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1424 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1425 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1426 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1427 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1428 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1429 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1430 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1431 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1432 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1433 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1434 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1435 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1436 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1439 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1440 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1441 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1442 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1443 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1444 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1445 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1446 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1447 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1448 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1449 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1450 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1451 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1452 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1453 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1454 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1457 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1458 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1459 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1460 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1461 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1462 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1463 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1464 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1465 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1466 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1467 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1468 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1469 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1470 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1471 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1472 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1473 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1474 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1475 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1476 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1477 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1478 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1479 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1480 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1481 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1482 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1483 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1484 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1485 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1486 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1487 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1488 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1489 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1490 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1491 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1492 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1493 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1494 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1495 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1496 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1497 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1498 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1499 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1500 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1501 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1502 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1503 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1504 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1507 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1508 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1509 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1510 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1511 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1512 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1513 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1514 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1515 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1516 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1517 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1518 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1519 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1520 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1521 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1522 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1523 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1524 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1525 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1526 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1527 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1528 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1529 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1530 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1531 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1532 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1533 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1534 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1535 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1536 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1537 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1538 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1539 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1540 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1541 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1542 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1543 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1544 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1545 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1546 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1547 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1548 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1549 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1550 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1551 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1552 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1553 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1554 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1557 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1558 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1559 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1560 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1561 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1562 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1563 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1564 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1565 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1566 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1567 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1568 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1569 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1570 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1571 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1572 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1575 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1576 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1577 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1578 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1579 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1580 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1581 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1582 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1583 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1584 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1585 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1586 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1587 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1588 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1589 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1590 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1593 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1594 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1595 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1596 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1597 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1598 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1599 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1600 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1601 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1602 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1603 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1604 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1605 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1606 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1607 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1608 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1609 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1610 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1611 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1612 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1613 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1614 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1615 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1616 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1617 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1618 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1619 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1620 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1621 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1622 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1623 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1624 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1627 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1628 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1629 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1630 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1631 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1632 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1633 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1634 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1635 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1636 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1637 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1638 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1639 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1640 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1641 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1642 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1643 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1646 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1647 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1648 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1649 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1650 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1651 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1652 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1653 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1656 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1657 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1658 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1659 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1660 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1661 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1662 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1663 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1666 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1667 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1668 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1669 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1670 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1671 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1672 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1673 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1674 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1675 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1676 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1677 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1678 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1679 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1680 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1681 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1690 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1691 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1692 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1693 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1694 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1695 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1696 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1697 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1698 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1699 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1700 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1701 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1702 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1703 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1704 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1705 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1706 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1707 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1708 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1709 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1712 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1713 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1714 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1715 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1716 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1717 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1718 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1719 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1720 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1721 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1722 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1725 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1726 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1727 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1730 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1731 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1732 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1733 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1734 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1735 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1736 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1737 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1738 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1739 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1740 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1743 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1744 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1745 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1746 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1747 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1750 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1751 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1752 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1753 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1754 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1757 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1758 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1759 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1760 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1761 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1762 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1763 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1764 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1765 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1766 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1767 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1768 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1769 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1770 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1771 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1772 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1773 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1776 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1777 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1778 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1779 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1780 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1781 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1782 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1783 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1784 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1787 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1790 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1793 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1801 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1804 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1805 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1806 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1807 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1810 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1813 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1814 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1815 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1818 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1826 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1827 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1828 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1829 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1830 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1831 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1832 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1835 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1836 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1837 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1838 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1839 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1840 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1841 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1844 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1845 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1846 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1847 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1848 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1849 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1850 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1853 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1855 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1856 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1857 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1859 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1860 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1861 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1863 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1864 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1865 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1867 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1868 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1869 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1870 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1872 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1873 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1874 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1875 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1877 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1878 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1879 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1881 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1882 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1883 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1884 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1885 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1886 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1889 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1890 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1891 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1894 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1897 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1900 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1909 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1910 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1911 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1912 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1913 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1915 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1916 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1917 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1918 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1921 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1922 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1923 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1924 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1925 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1926 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1927 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1928 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1930 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1931 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1932 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

1934 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

1935 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

1936 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

1937 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

1938 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

1939 
	#PWR_CR_LPDS
 ((
ušt32_t
)0x00010000Uè

	)

1942 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

1943 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

1944 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

1945 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

1946 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

1947 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

1949 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

1950 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

1951 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

1960 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

1961 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

1962 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

1963 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

1964 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

1965 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

1966 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

1967 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

1968 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

1969 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

1970 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

1971 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

1972 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

1973 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

1974 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

1975 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

1980 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

1981 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

1983 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

1984 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

1985 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

1986 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

1987 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

1988 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

1989 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

1990 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

1991 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

1992 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

1997 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

1998 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

1999 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2001 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2002 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2003 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2004 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2007 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2008 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2009 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2011 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2012 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2013 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2014 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2017 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2018 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2019 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2020 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2021 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2023 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2024 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2025 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2026 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2027 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2028 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2029 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2030 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2031 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2034 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2035 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2036 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2037 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2039 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2040 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2041 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2042 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2043 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2046 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2047 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2048 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2049 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2051 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2052 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2053 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2054 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2055 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2057 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2060 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2062 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2063 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2067 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2068 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2069 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2070 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2071 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2073 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2074 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2075 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2076 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2077 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2078 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2079 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2080 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2081 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2084 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2085 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2086 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2088 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2089 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2090 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2093 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2094 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2095 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2096 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2097 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2099 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2100 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2101 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2102 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2103 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2104 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2105 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2106 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2108 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2109 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2110 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2111 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2113 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2114 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2115 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2116 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2117 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2120 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2121 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2122 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2123 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2124 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2125 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2128 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2129 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2130 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2131 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2132 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2133 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2134 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2137 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2140 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2141 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2142 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2143 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2144 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2145 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2146 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2149 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2152 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2153 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2154 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2155 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2156 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2157 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2158 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2161 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2163 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2164 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2165 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2168 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2169 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2170 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2174 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2175 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2176 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2177 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2180 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2183 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2184 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2185 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2186 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2187 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2190 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2191 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2194 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2195 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2196 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2197 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2198 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2199 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2200 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2203 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2204 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2205 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2208 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2209 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2210 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2213 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2214 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2215 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2216 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2219 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2222 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2223 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2224 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2225 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2226 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2227 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2231 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2232 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2233 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2236 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2237 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2238 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2239 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2240 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2241 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2242 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2245 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2246 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2247 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2250 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2251 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2252 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2255 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2256 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2257 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2258 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2259 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2262 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2265 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2266 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2267 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2268 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2269 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2272 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2273 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2276 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2277 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2278 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2279 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2280 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2281 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2282 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2285 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2286 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2287 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2290 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2291 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2292 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2295 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2296 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2297 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2301 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2302 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2303 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2306 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2307 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2309 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2310 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2311 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2313 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2314 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2315 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2317 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2318 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2321 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2322 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2323 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2325 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2326 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2327 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2328 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2330 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2331 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2333 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2334 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2335 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2336 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2337 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2338 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2339 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2340 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2343 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2352 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2353 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2354 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2355 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2356 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2357 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2358 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2359 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2360 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2361 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2362 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2363 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2364 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2365 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2366 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2367 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2368 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2369 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2370 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2371 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2372 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2373 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2374 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2375 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2376 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2377 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2378 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2381 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2382 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2383 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2384 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2385 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2386 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2387 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2388 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2389 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2390 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2391 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2392 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2393 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2394 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2395 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2396 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2397 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2398 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2399 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2400 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2401 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2402 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2403 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2404 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2405 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2406 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2407 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2408 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2411 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2412 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2413 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2414 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2415 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2416 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2417 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2418 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2419 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2420 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2421 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2422 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2423 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2424 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2425 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2426 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2427 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2428 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2429 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2430 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2431 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2432 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2433 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2434 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2435 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2438 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2439 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2440 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2441 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2442 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2443 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2444 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2445 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2446 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2447 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2448 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2449 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2450 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2451 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2452 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2453 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2456 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2457 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2460 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2463 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2464 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2465 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2466 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2467 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2468 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2469 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2470 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2471 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2472 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2473 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2474 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2475 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2476 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2477 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2478 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2479 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2480 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2481 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2482 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2483 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2484 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2485 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2486 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2487 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2488 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2489 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2490 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2491 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2492 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2493 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2494 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2495 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2496 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2497 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2498 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2499 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2500 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2501 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2502 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2505 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2506 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2507 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2508 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2509 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2510 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2511 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2512 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2513 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2514 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2515 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2516 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2517 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2518 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2519 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2520 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2521 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2522 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2523 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2524 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2525 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2526 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2527 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2528 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2529 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2530 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2531 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2532 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2533 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2534 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2535 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2536 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2537 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2538 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2539 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2540 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2541 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2542 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2543 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2544 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2547 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2550 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2553 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2554 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2557 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2558 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2559 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2560 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2561 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2562 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2563 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2564 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2565 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2566 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2567 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2568 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2569 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2570 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2571 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2572 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2573 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2574 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2575 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2576 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2577 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2578 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2579 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2580 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2581 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2582 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2583 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2586 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2587 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2588 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2589 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2590 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2591 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2592 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2593 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2594 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2595 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2596 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2597 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2598 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2599 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2600 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2601 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2602 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2603 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2606 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2609 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2610 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2611 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2612 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2613 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2614 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2615 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2616 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2617 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2618 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2619 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2620 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2621 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2624 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2625 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2626 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2627 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2628 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2629 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2630 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2631 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2632 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2633 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2634 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2635 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2636 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2639 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

2640 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

2641 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

2642 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2643 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2644 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2645 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2646 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2647 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2648 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2649 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2650 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2651 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2652 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2653 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2654 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2655 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2656 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2657 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

2658 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

2659 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2660 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2661 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2664 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2665 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2666 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2667 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2668 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2669 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2672 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2673 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2674 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2675 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2676 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2677 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2680 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2681 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2684 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2687 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2690 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2693 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2696 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2699 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2702 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2710 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2711 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2712 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2713 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2714 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2715 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2716 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2717 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2718 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2719 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2720 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2721 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2722 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2723 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2724 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2725 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2726 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2729 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2730 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2731 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2732 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2733 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2734 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2735 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2738 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2739 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2740 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2741 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2742 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2743 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2744 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2745 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2746 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2749 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2752 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2755 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2758 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2766 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2767 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2768 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2769 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2770 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2771 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2774 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2775 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2776 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2777 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2778 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2779 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2782 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2783 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2784 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2785 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2790 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2791 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2792 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2793 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2798 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2799 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2800 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2801 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2806 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2807 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2808 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2809 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2814 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2815 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2816 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2819 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2820 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2821 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2822 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2827 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2828 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2829 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2834 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2835 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2836 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2841 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2842 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2843 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2848 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2849 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2850 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2853 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2854 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2855 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2856 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2861 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2862 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2863 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2868 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2869 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2870 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2875 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

2876 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

2877 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

2882 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

2883 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

2884 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

2887 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

2888 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

2889 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

2890 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

2895 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

2896 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

2897 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

2902 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

2903 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

2904 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

2909 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

2910 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

2911 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

2916 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

2917 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

2918 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

2922 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

2923 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

2924 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

2925 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

2926 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

2927 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

2928 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

2929 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

2930 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

2931 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

2932 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

2933 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

2937 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

2938 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

2939 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

2940 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

2950 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

2951 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

2952 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2953 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

2955 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2959 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

2960 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

2961 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

2962 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

2963 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

2965 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

2966 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

2967 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

2969 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

2971 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

2972 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

2973 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

2976 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

2978 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

2979 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

2980 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

2981 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

2983 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

2986 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

2987 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

2988 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

2989 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

2991 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

2993 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

2994 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

2995 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

2996 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

2998 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3000 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3001 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3002 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3003 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3004 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3006 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3007 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3008 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3010 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3011 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3014 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3015 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3016 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3017 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3018 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3019 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3020 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3021 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3022 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3023 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3024 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3025 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3028 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3029 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3030 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3031 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3032 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3033 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3034 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3035 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3036 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3037 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3040 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3041 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3042 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3043 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3044 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3045 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3048 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3049 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3050 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3052 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3053 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3055 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3056 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3057 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3058 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3060 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3062 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3063 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3064 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3066 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3067 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3069 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3070 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3071 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3072 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3074 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3078 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3079 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3080 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3082 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3083 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3084 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3085 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3086 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3088 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3089 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3090 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3092 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3093 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3094 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3095 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3096 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3099 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3100 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3101 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3103 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3104 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3106 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3107 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3108 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3109 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3111 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3113 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3114 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3115 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3117 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3118 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3120 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3121 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3122 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3123 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3125 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3129 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3130 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3131 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3133 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3134 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3135 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3136 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3137 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3139 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3140 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3141 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3143 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3144 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3145 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3146 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3147 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3150 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3151 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3152 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3153 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3154 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3155 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3156 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3157 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3158 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3159 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3160 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3161 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3164 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3167 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3170 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3173 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3176 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3179 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3182 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3185 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3186 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3187 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3188 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3189 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3190 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3192 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3193 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3194 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3195 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3196 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3197 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3200 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3203 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3204 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3205 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3206 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3207 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3208 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3209 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3211 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3212 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3213 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3214 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3215 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3216 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3217 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3218 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3230 
	#USART_TCBGT_SUPPORT


	)

3233 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3234 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3235 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3236 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3237 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3238 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3239 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3240 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3241 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3242 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3243 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3244 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3245 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3246 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3247 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3248 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3249 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3250 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3251 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3252 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3253 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3254 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3255 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3256 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3257 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3258 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3259 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3260 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3261 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3262 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3263 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3264 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3266 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3267 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3268 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3269 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3270 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3271 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3272 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3273 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3274 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3275 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3276 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3277 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3278 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3279 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3280 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3281 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3282 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3283 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3284 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3285 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3286 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3287 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3290 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3291 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3292 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3293 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3294 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3295 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3296 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3297 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3298 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3299 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3300 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3301 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3302 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3303 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3304 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3305 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3306 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3307 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3308 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3309 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3310 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3311 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3312 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3313 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3314 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3315 
	#USART_CR3_TCBGTIE
 ((
ušt32_t
)0x01000000Uè

	)

3318 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3319 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3322 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3323 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3327 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3328 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3331 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3332 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3333 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3334 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3335 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3338 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3339 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3340 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3341 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3342 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3343 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3344 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3345 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3346 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3347 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3348 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3349 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3350 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3351 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3352 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3353 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3354 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3355 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3356 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3357 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3358 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3359 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3360 
	#USART_ISR_TCBGT
 ((
ušt32_t
)0x02000000Uè

	)

3363 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3364 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3365 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3366 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3367 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3368 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3369 
	#USART_ICR_TCBGTCF
 ((
ušt32_t
)0x00000080Uè

	)

3370 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3371 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3372 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3373 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3374 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3375 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3378 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3381 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3390 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3391 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3392 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3393 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3394 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3395 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3396 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3397 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3400 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3401 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3402 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3403 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3404 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3405 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3406 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3408 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3411 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3412 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3413 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3414 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3415 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3416 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3417 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3418 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3421 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3422 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3423 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3424 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3425 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3426 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3427 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3429 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3430 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3431 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3434 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3435 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3437 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3440 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3455 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3458 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

3461 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3462 ((
INSTANCE
è=ð
COMP2
))

	)

3464 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3467 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3470 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3471 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3472 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3473 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3474 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3475 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3476 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3477 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3480 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3481 ((
INSTANCE
è=ð
GPIOB
) || \

3482 ((
INSTANCE
è=ð
GPIOC
))

	)

3484 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3485 ((
INSTANCE
è=ð
GPIOB
))

	)

3488 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3493 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3496 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3499 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI1
)

	)

3502 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3505 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3506 ((
INSTANCE
è=ð
TIM21
))

	)

3509 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3510 ((
INSTANCE
è=ð
TIM21
))

	)

3513 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3514 ((
INSTANCE
è=ð
TIM21
))

	)

3517 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3518 ((
INSTANCE
è=ð
TIM21
))

	)

3521 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3522 ((
INSTANCE
è=ð
TIM21
))

	)

3525 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3526 ((
INSTANCE
è=ð
TIM21
))

	)

3529 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3530 ((
INSTANCE
è=ð
TIM21
))

	)

3533 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3534 ((
INSTANCE
è=ð
TIM21
))

	)

3537 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3538 ((
INSTANCE
è=ð
TIM21
))

	)

3541 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3544 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3549 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3552 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3555 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3558 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3561 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3564 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3565 ((
INSTANCE
è=ð
TIM21
))

	)

3568 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3569 ((
INSTANCE
è=ð
TIM21
))

	)

3574 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3575 ((
INSTANCE
è=ð
TIM21
))

	)

3578 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3579 ((
INSTANCE
è=ð
TIM21
))

	)

3582 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3583 ((
INSTANCE
è=ð
TIM21
))

	)

3586 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3589 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3590 ((((
INSTANCE
è=ð
TIM2
) && \

3591 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3592 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3593 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3594 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3596 (((
INSTANCE
è=ð
TIM21
) && \

3597 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3598 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3601 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3602 ((
INSTANCE
è=ð
LPUART1
))

	)

3605 
	#IS_USART_INSTANCE
(
INSTANCE
è(1 =ð0)

	)

3609 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(1 =ð0)

	)

3612 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3613 ((
INSTANCE
è=ð
LPUART1
))

	)

3616 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(1==0)

	)

3619 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPUART1
)

	)

3621 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3622 ((
INSTANCE
è=ð
LPUART1
))

	)

3625 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3628 
	#IS_IRDA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3631 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3634 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3650 
	#RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3651 
	#LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3652 
	#AES_RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3653 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3656 
	#LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3657 
	#RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3658 
	#AES_RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3659 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3660 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3670 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l031xx.h

54 #iâdeà
__STM32L031xx_H


55 
	#__STM32L031xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 0

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
TIM2_IRQn
 = 15,

112 
TIM21_IRQn
 = 20,

113 
TIM22_IRQn
 = 22,

114 
I2C1_IRQn
 = 23,

115 
SPI1_IRQn
 = 25,

116 
USART2_IRQn
 = 28,

117 
LPUART1_IRQn
 = 29,

118 } 
	tIRQn_Ty³
;

124 
	~"cÜe_cm0¶us.h
"

125 
	~"sy¡em_¡m32l0xx.h
"

126 
	~<¡dšt.h
>

138 
__IO
 
ušt32_t
 
ISR
;

139 
__IO
 
ušt32_t
 
IER
;

140 
__IO
 
ušt32_t
 
CR
;

141 
__IO
 
ušt32_t
 
CFGR1
;

142 
__IO
 
ušt32_t
 
CFGR2
;

143 
__IO
 
ušt32_t
 
SMPR
;

144 
ušt32_t
 
RESERVED1
;

145 
ušt32_t
 
RESERVED2
;

146 
__IO
 
ušt32_t
 
TR
;

147 
ušt32_t
 
RESERVED3
;

148 
__IO
 
ušt32_t
 
CHSELR
;

149 
ušt32_t
 
RESERVED4
[5];

150 
__IO
 
ušt32_t
 
DR
;

151 
ušt32_t
 
RESERVED5
[28];

152 
__IO
 
ušt32_t
 
CALFACT
;

153 } 
	tADC_Ty³Def
;

157 
__IO
 
ušt32_t
 
CCR
;

158 } 
	tADC_CommÚ_Ty³Def
;

167 
__IO
 
ušt32_t
 
CSR
;

168 } 
	tCOMP_Ty³Def
;

172 
__IO
 
ušt32_t
 
CSR
;

173 } 
	tCOMP_CommÚ_Ty³Def
;

182 
__IO
 
ušt32_t
 
DR
;

183 
__IO
 
ušt8_t
 
IDR
;

184 
ušt8_t
 
RESERVED0
;

185 
ušt16_t
 
RESERVED1
;

186 
__IO
 
ušt32_t
 
CR
;

187 
ušt32_t
 
RESERVED2
;

188 
__IO
 
ušt32_t
 
INIT
;

189 
__IO
 
ušt32_t
 
POL
;

190 } 
	tCRC_Ty³Def
;

198 
__IO
 
ušt32_t
 
IDCODE
;

199 
__IO
 
ušt32_t
 
CR
;

200 
__IO
 
ušt32_t
 
APB1FZ
;

201 
__IO
 
ušt32_t
 
APB2FZ
;

202 }
	tDBGMCU_Ty³Def
;

210 
__IO
 
ušt32_t
 
CCR
;

211 
__IO
 
ušt32_t
 
CNDTR
;

212 
__IO
 
ušt32_t
 
CPAR
;

213 
__IO
 
ušt32_t
 
CMAR
;

214 } 
	tDMA_ChªÃl_Ty³Def
;

218 
__IO
 
ušt32_t
 
ISR
;

219 
__IO
 
ušt32_t
 
IFCR
;

220 } 
	tDMA_Ty³Def
;

224 
__IO
 
ušt32_t
 
CSELR
;

225 } 
	tDMA_Reque¡_Ty³Def
;

233 
__IO
 
ušt32_t
 
IMR
;

234 
__IO
 
ušt32_t
 
EMR
;

235 
__IO
 
ušt32_t
 
RTSR
;

236 
__IO
 
ušt32_t
 
FTSR
;

237 
__IO
 
ušt32_t
 
SWIER
;

238 
__IO
 
ušt32_t
 
PR
;

239 }
	tEXTI_Ty³Def
;

246 
__IO
 
ušt32_t
 
ACR
;

247 
__IO
 
ušt32_t
 
PECR
;

248 
__IO
 
ušt32_t
 
PDKEYR
;

249 
__IO
 
ušt32_t
 
PEKEYR
;

250 
__IO
 
ušt32_t
 
PRGKEYR
;

251 
__IO
 
ušt32_t
 
OPTKEYR
;

252 
__IO
 
ušt32_t
 
SR
;

253 
__IO
 
ušt32_t
 
OPTR
;

254 
__IO
 
ušt32_t
 
WRPR
;

255 } 
	tFLASH_Ty³Def
;

263 
__IO
 
ušt32_t
 
RDP
;

264 
__IO
 
ušt32_t
 
USER
;

265 
__IO
 
ušt32_t
 
WRP01
;

266 } 
	tOB_Ty³Def
;

275 
__IO
 
ušt32_t
 
MODER
;

276 
__IO
 
ušt32_t
 
OTYPER
;

277 
__IO
 
ušt32_t
 
OSPEEDR
;

278 
__IO
 
ušt32_t
 
PUPDR
;

279 
__IO
 
ušt32_t
 
IDR
;

280 
__IO
 
ušt32_t
 
ODR
;

281 
__IO
 
ušt32_t
 
BSRR
;

282 
__IO
 
ušt32_t
 
LCKR
;

283 
__IO
 
ušt32_t
 
AFR
[2];

284 
__IO
 
ušt32_t
 
BRR
;

285 }
	tGPIO_Ty³Def
;

292 
__IO
 
ušt32_t
 
ISR
;

293 
__IO
 
ušt32_t
 
ICR
;

294 
__IO
 
ušt32_t
 
IER
;

295 
__IO
 
ušt32_t
 
CFGR
;

296 
__IO
 
ušt32_t
 
CR
;

297 
__IO
 
ušt32_t
 
CMP
;

298 
__IO
 
ušt32_t
 
ARR
;

299 
__IO
 
ušt32_t
 
CNT
;

300 } 
	tLPTIM_Ty³Def
;

308 
__IO
 
ušt32_t
 
CFGR1
;

309 
__IO
 
ušt32_t
 
CFGR2
;

310 
__IO
 
ušt32_t
 
EXTICR
[4];

311 
ušt32_t
 
RESERVED
[2];

312 
__IO
 
ušt32_t
 
CFGR3
;

313 } 
	tSYSCFG_Ty³Def
;

323 
__IO
 
ušt32_t
 
CR1
;

324 
__IO
 
ušt32_t
 
CR2
;

325 
__IO
 
ušt32_t
 
OAR1
;

326 
__IO
 
ušt32_t
 
OAR2
;

327 
__IO
 
ušt32_t
 
TIMINGR
;

328 
__IO
 
ušt32_t
 
TIMEOUTR
;

329 
__IO
 
ušt32_t
 
ISR
;

330 
__IO
 
ušt32_t
 
ICR
;

331 
__IO
 
ušt32_t
 
PECR
;

332 
__IO
 
ušt32_t
 
RXDR
;

333 
__IO
 
ušt32_t
 
TXDR
;

334 }
	tI2C_Ty³Def
;

342 
__IO
 
ušt32_t
 
KR
;

343 
__IO
 
ušt32_t
 
PR
;

344 
__IO
 
ušt32_t
 
RLR
;

345 
__IO
 
ušt32_t
 
SR
;

346 
__IO
 
ušt32_t
 
WINR
;

347 } 
	tIWDG_Ty³Def
;

354 
__IO
 
ušt32_t
 
CR
;

355 
__IO
 
ušt32_t
 
CSR
;

356 } 
	tPWR_Ty³Def
;

363 
__IO
 
ušt32_t
 
CR
;

364 
__IO
 
ušt32_t
 
ICSCR
;

365 
__IO
 
ušt32_t
 
CRRCR
;

366 
__IO
 
ušt32_t
 
CFGR
;

367 
__IO
 
ušt32_t
 
CIER
;

368 
__IO
 
ušt32_t
 
CIFR
;

369 
__IO
 
ušt32_t
 
CICR
;

370 
__IO
 
ušt32_t
 
IOPRSTR
;

371 
__IO
 
ušt32_t
 
AHBRSTR
;

372 
__IO
 
ušt32_t
 
APB2RSTR
;

373 
__IO
 
ušt32_t
 
APB1RSTR
;

374 
__IO
 
ušt32_t
 
IOPENR
;

375 
__IO
 
ušt32_t
 
AHBENR
;

376 
__IO
 
ušt32_t
 
APB2ENR
;

377 
__IO
 
ušt32_t
 
APB1ENR
;

378 
__IO
 
ušt32_t
 
IOPSMENR
;

379 
__IO
 
ušt32_t
 
AHBSMENR
;

380 
__IO
 
ušt32_t
 
APB2SMENR
;

381 
__IO
 
ušt32_t
 
APB1SMENR
;

382 
__IO
 
ušt32_t
 
CCIPR
;

383 
__IO
 
ušt32_t
 
CSR
;

384 } 
	tRCC_Ty³Def
;

391 
__IO
 
ušt32_t
 
TR
;

392 
__IO
 
ušt32_t
 
DR
;

393 
__IO
 
ušt32_t
 
CR
;

394 
__IO
 
ušt32_t
 
ISR
;

395 
__IO
 
ušt32_t
 
PRER
;

396 
__IO
 
ušt32_t
 
WUTR
;

397 
ušt32_t
 
RESERVED
;

398 
__IO
 
ušt32_t
 
ALRMAR
;

399 
__IO
 
ušt32_t
 
ALRMBR
;

400 
__IO
 
ušt32_t
 
WPR
;

401 
__IO
 
ušt32_t
 
SSR
;

402 
__IO
 
ušt32_t
 
SHIFTR
;

403 
__IO
 
ušt32_t
 
TSTR
;

404 
__IO
 
ušt32_t
 
TSDR
;

405 
__IO
 
ušt32_t
 
TSSSR
;

406 
__IO
 
ušt32_t
 
CALR
;

407 
__IO
 
ušt32_t
 
TAMPCR
;

408 
__IO
 
ušt32_t
 
ALRMASSR
;

409 
__IO
 
ušt32_t
 
ALRMBSSR
;

410 
__IO
 
ušt32_t
 
OR
;

411 
__IO
 
ušt32_t
 
BKP0R
;

412 
__IO
 
ušt32_t
 
BKP1R
;

413 
__IO
 
ušt32_t
 
BKP2R
;

414 
__IO
 
ušt32_t
 
BKP3R
;

415 
__IO
 
ušt32_t
 
BKP4R
;

416 } 
	tRTC_Ty³Def
;

424 
__IO
 
ušt32_t
 
CR1
;

425 
__IO
 
ušt32_t
 
CR2
;

426 
__IO
 
ušt32_t
 
SR
;

427 
__IO
 
ušt32_t
 
DR
;

428 
__IO
 
ušt32_t
 
CRCPR
;

429 
__IO
 
ušt32_t
 
RXCRCR
;

430 
__IO
 
ušt32_t
 
TXCRCR
;

431 } 
	tSPI_Ty³Def
;

438 
__IO
 
ušt32_t
 
CR1
;

439 
__IO
 
ušt32_t
 
CR2
;

440 
__IO
 
ušt32_t
 
SMCR
;

441 
__IO
 
ušt32_t
 
DIER
;

442 
__IO
 
ušt32_t
 
SR
;

443 
__IO
 
ušt32_t
 
EGR
;

444 
__IO
 
ušt32_t
 
CCMR1
;

445 
__IO
 
ušt32_t
 
CCMR2
;

446 
__IO
 
ušt32_t
 
CCER
;

447 
__IO
 
ušt32_t
 
CNT
;

448 
__IO
 
ušt32_t
 
PSC
;

449 
__IO
 
ušt32_t
 
ARR
;

450 
ušt32_t
 
RESERVED12
;

451 
__IO
 
ušt32_t
 
CCR1
;

452 
__IO
 
ušt32_t
 
CCR2
;

453 
__IO
 
ušt32_t
 
CCR3
;

454 
__IO
 
ušt32_t
 
CCR4
;

455 
ušt32_t
 
RESERVED17
;

456 
__IO
 
ušt32_t
 
DCR
;

457 
__IO
 
ušt32_t
 
DMAR
;

458 
__IO
 
ušt32_t
 
OR
;

459 } 
	tTIM_Ty³Def
;

466 
__IO
 
ušt32_t
 
CR1
;

467 
__IO
 
ušt32_t
 
CR2
;

468 
__IO
 
ušt32_t
 
CR3
;

469 
__IO
 
ušt32_t
 
BRR
;

470 
__IO
 
ušt32_t
 
GTPR
;

471 
__IO
 
ušt32_t
 
RTOR
;

472 
__IO
 
ušt32_t
 
RQR
;

473 
__IO
 
ušt32_t
 
ISR
;

474 
__IO
 
ušt32_t
 
ICR
;

475 
__IO
 
ušt32_t
 
RDR
;

476 
__IO
 
ušt32_t
 
TDR
;

477 } 
	tUSART_Ty³Def
;

484 
__IO
 
ušt32_t
 
CR
;

485 
__IO
 
ušt32_t
 
CFR
;

486 
__IO
 
ušt32_t
 
SR
;

487 } 
	tWWDG_Ty³Def
;

497 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

498 
	#FLASH_END
 ((
ušt32_t
)0x08007FFFUè

	)

499 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

500 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080803FFUè

	)

501 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

502 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

505 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

506 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

507 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

509 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

510 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

511 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

512 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

513 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

514 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

515 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

516 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

517 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

519 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

520 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

521 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

522 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

523 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

524 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

525 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

526 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

527 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

528 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

529 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

531 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

532 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

533 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

534 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

535 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

536 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

537 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

538 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

539 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

542 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

543 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

544 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

545 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

547 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

548 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

549 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

550 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

560 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

561 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

562 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

563 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

564 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

565 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

566 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

567 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

568 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

570 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

571 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

572 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

573 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

574 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

575 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

576 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

577 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

579 
	#ADC
 
ADC1_COMMON


	)

580 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

581 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

583 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

584 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

585 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

586 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

587 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

588 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

589 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

590 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

591 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

594 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

595 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

596 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

597 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

599 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

600 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

601 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

602 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

625 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

626 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

627 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

628 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

629 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

630 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

631 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

634 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

637 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

638 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

639 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

640 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

641 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

642 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

643 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

646 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

649 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

650 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

651 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

652 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

653 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

654 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

657 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

658 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

659 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

660 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

661 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

662 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

663 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

664 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

665 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

666 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

667 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

668 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

669 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

670 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

671 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

672 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

673 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

674 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

675 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

676 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

677 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

678 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

679 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

680 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

681 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

682 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

683 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

686 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

689 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

690 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

691 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

692 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

693 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

694 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

695 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

696 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

697 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

698 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

699 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

700 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

701 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

702 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

706 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

707 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

708 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

709 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

712 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

713 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

714 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

715 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

718 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

719 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

722 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

723 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

724 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

725 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

726 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

727 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

728 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

729 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

730 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

731 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

732 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

733 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

734 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

735 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

736 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

737 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

738 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

739 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

740 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

743 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

746 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

749 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

750 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

751 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

752 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

753 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

754 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

755 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

756 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

765 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

766 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

767 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

768 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

769 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

770 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

771 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

772 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

773 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

775 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

776 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

777 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

778 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

779 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

780 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

781 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

782 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

783 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

784 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

785 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

786 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

787 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

788 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

789 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

792 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

793 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

794 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

795 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

798 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

806 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

809 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

812 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

813 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

814 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

815 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

816 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

817 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

818 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

819 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

822 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

825 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

834 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

836 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

837 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

838 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

839 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

840 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

841 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

842 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

843 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

844 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

845 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

846 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

847 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

848 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

849 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

850 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

851 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

852 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

855 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

856 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

857 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

858 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

861 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

862 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

863 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

864 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

865 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

866 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

868 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

869 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

878 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

879 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

880 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

881 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

882 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

883 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

884 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

885 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

886 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

887 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

888 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

889 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

890 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

891 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

892 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

893 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

894 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

895 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

896 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

897 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

898 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

899 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

900 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

901 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

902 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

903 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

904 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

905 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

908 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

909 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

910 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

911 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

912 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

913 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

914 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

915 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

916 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

917 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

918 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

919 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

920 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

921 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

922 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

923 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

924 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

925 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

926 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

927 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

928 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

929 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

930 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

931 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

932 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

933 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

934 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

935 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

938 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

939 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

940 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

941 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

942 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

943 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

944 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

945 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

947 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

948 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

949 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

951 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

952 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

953 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

955 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

956 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

957 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

959 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

962 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

965 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

968 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

972 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

973 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

974 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

975 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

976 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

977 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

978 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

988 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

989 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

990 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

991 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

992 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

993 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

994 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

995 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

996 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

997 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

998 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

999 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1000 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1001 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1002 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1003 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1004 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1005 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1006 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1007 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1008 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1009 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1010 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1011 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1012 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1013 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1014 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1015 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1018 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1019 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1020 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1021 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1022 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1023 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1024 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1025 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1026 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1027 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1028 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1029 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1030 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1031 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1032 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1033 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1034 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1035 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1036 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1037 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1038 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1039 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1040 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1041 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1042 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1043 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1044 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1045 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1048 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1049 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1050 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1051 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1052 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1053 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1054 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1055 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1056 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1057 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1058 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1059 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1060 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1061 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1062 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1063 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1064 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1065 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1066 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1067 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1068 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1069 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1072 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1073 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1074 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1075 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1076 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1077 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1078 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1079 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1080 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1081 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1082 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1083 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1084 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1085 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1086 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1087 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1088 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1089 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1090 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1091 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1092 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1093 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1096 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1097 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1098 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1099 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1100 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1101 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1102 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1103 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1104 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1105 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1106 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1107 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1108 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1109 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1110 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1111 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1112 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1113 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1114 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1115 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1116 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1117 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1120 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1121 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1122 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1123 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1124 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1125 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1126 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1127 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1128 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1129 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1130 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1131 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1132 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1133 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1134 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1135 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1136 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1137 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1138 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1139 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1140 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1141 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1144 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1145 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1146 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1147 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1148 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1149 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1150 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1151 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1152 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1153 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1154 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1155 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1156 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1157 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1158 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1159 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1160 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1161 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1162 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1163 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1164 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1165 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1168 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1169 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1170 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1171 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1172 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1173 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1174 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1175 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1176 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1177 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1178 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1179 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1180 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1181 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1182 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1183 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1184 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1185 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1186 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1187 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1188 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1189 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1192 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1193 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1194 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1195 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1196 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1197 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1198 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1199 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1200 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1201 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1202 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1203 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1204 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1205 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1206 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1207 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1208 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1209 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1210 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1211 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1212 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1213 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1216 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1217 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1218 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1219 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1220 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1221 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1222 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1223 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1224 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1225 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1226 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1227 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1228 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1229 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1230 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1231 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1232 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1233 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1234 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1235 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1236 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1237 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1246 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1247 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1248 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1249 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1250 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1251 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1254 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1255 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1256 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1257 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1258 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1259 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1260 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1261 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1262 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1263 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1264 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1265 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1268 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1271 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1274 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1277 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1280 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1281 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1282 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1283 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1285 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1286 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1287 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1288 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1289 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1290 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1291 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1294 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1295 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1296 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1299 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1300 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1301 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1302 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1303 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1304 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1305 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1306 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1309 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1317 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1318 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1319 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1320 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1321 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1322 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1323 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1324 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1325 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1326 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1327 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1328 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1329 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1330 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1331 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1332 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1333 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1334 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1335 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1336 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1337 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1338 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1339 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1340 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1341 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1342 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1343 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1344 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1345 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1346 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1347 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1348 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1349 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1350 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1351 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1352 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1353 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1354 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1355 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1356 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1357 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1358 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1359 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1360 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1361 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1362 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1363 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1364 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1367 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1368 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1369 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1370 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1371 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1372 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1373 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1374 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1375 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1376 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1377 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1378 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1379 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1380 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1381 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1382 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1385 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1386 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1387 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1388 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1389 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1390 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1391 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1392 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1393 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1394 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1395 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1396 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1397 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1398 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1399 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1400 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1401 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1402 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1403 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1404 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1405 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1406 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1407 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1408 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1409 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1410 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1411 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1412 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1413 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1414 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1415 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1416 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1417 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1418 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1419 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1420 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1421 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1422 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1423 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1424 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1425 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1426 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1427 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1428 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1429 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1430 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1431 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1432 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1435 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1436 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1437 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1438 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1439 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1440 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1441 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1442 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1443 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1444 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1445 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1446 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1447 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1448 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1449 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1450 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1451 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1452 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1453 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1454 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1455 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1456 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1457 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1458 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1459 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1460 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1461 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1462 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1463 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1464 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1465 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1466 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1467 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1468 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1469 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1470 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1471 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1472 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1473 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1474 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1475 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1476 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1477 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1478 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1479 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1480 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1481 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1482 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1485 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1486 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1487 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1488 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1489 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1490 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1491 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1492 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1493 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1494 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1495 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1496 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1497 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1498 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1499 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1500 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1503 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1504 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1505 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1506 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1507 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1508 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1509 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1510 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1511 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1512 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1513 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1514 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1515 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1516 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1517 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1518 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1521 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1522 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1523 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1524 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1525 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1526 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1527 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1528 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1529 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1530 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1531 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1532 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1533 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1534 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1535 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1536 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1537 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1538 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1539 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1540 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1541 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1542 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1543 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1544 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1545 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1546 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1547 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1548 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1549 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1550 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1551 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1552 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1555 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1556 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1557 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1558 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1559 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1560 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1561 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1562 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1563 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1564 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1565 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1566 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1567 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1568 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1569 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1570 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1571 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1574 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1575 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1576 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1577 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1578 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1579 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1580 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1581 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1584 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1585 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1586 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1587 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1588 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1589 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1590 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1591 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1594 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1595 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1596 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1597 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1598 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1599 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1600 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1601 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1602 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1603 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1604 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1605 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1606 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1607 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1608 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1609 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1618 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1619 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1620 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1621 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1622 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1623 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1624 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1625 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1626 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1627 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1628 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1629 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1630 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1631 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1632 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1633 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1634 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1635 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1636 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1637 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1640 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1641 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1642 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1643 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1644 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1645 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1646 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1647 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1648 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1649 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1650 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1653 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1654 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1655 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1658 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1659 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1660 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1661 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1662 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1663 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1664 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1665 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1666 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1667 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1668 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1671 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1672 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1673 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1674 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1675 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1678 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1679 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1680 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1681 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1682 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1685 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1686 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1687 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1688 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1689 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1690 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1691 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1692 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1693 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1694 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1695 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1696 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1697 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1698 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1699 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1700 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1701 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1704 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1705 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1706 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1707 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1708 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1709 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1710 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1711 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1712 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1715 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1718 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1721 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1729 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1732 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1733 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1734 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1735 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1738 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1741 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1742 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1743 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1746 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1754 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1755 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1756 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1757 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1758 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1759 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1760 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1763 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1764 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1765 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1766 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1767 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1768 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1769 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1772 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1773 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1774 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1775 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1776 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1777 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1778 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1781 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1783 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1784 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1785 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1787 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1788 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1789 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1791 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1792 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1793 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1795 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1796 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1797 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1798 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1800 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1801 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1802 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1803 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1805 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1806 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1807 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1809 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1810 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1811 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1812 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1813 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1814 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1817 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1818 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1819 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1822 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1825 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1828 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1837 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1838 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1839 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1840 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1841 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1843 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1844 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1845 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1846 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1849 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1850 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1851 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1852 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1853 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1854 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1855 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1856 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1858 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1859 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1860 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

1862 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

1863 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

1864 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

1865 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

1866 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

1869 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

1870 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

1871 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

1872 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

1873 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

1874 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

1876 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

1877 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

1878 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

1887 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

1888 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

1889 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

1890 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

1891 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

1892 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

1893 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

1894 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

1895 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

1896 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

1897 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

1898 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

1899 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

1900 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

1901 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

1902 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

1903 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

1906 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

1909 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

1910 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

1912 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

1913 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

1914 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

1915 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

1916 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

1917 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

1918 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

1919 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

1920 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

1921 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

1926 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

1927 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

1928 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

1930 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

1931 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

1932 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

1933 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

1936 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

1937 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

1938 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

1940 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

1941 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

1942 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

1943 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

1946 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

1947 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

1948 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

1949 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

1950 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

1952 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

1953 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

1954 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

1955 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

1956 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

1957 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

1958 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

1959 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

1960 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

1963 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

1964 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

1965 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

1966 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

1968 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

1969 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

1970 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

1971 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

1972 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

1975 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

1976 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

1977 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

1978 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

1980 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

1981 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

1982 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

1983 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

1984 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

1986 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

1989 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

1991 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

1992 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

1996 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

1997 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

1998 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

1999 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2000 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2002 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2003 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2004 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2005 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2006 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2007 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2008 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2009 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2010 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2013 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2014 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2015 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2017 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2018 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2019 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2022 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2023 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2024 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2025 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2026 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2028 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2029 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2030 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2031 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2032 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2033 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2034 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2035 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2037 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2038 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2039 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2040 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2042 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2043 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2044 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2045 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2046 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2049 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2050 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2051 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2052 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2053 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2054 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2057 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2058 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2059 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2060 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2061 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2062 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2063 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2066 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2069 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2070 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2071 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2072 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2073 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2074 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2075 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2076 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2079 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2080 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2083 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2084 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2085 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2086 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2087 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2088 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2089 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2090 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2093 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2094 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2096 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2097 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2098 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2099 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2102 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2103 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2104 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2105 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2109 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2110 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2111 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2114 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2117 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2118 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2119 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2120 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2121 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2122 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2125 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2126 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2129 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2130 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2131 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2132 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2133 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2134 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2135 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2138 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2139 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2140 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2141 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2144 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2145 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2146 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2147 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2150 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2151 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2152 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2155 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2158 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2159 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2160 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2161 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2162 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2163 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2164 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2168 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2169 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2170 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2173 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2174 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2175 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2176 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2177 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2178 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2179 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2182 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2183 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2184 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2185 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2188 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2189 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2190 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2191 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2194 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2195 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2196 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2197 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2200 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2203 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2204 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2205 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2206 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2207 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2208 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2211 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2212 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2215 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2216 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2217 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2218 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2219 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2220 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2221 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2224 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2225 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2226 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2229 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2230 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2231 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2234 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2235 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2236 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2240 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2241 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2242 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2245 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2246 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2248 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2249 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2250 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2252 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2253 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2254 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2256 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2257 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2260 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2261 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2262 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2264 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2265 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2266 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2267 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2269 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2270 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2272 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2273 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2274 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2275 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2276 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2277 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2278 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2279 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2280 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2283 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2292 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2293 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2294 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2295 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2296 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2297 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2298 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2299 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2300 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2301 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2302 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2303 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2304 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2305 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2306 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2307 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2308 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2309 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2310 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2311 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2312 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2313 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2314 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2315 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2316 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2317 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2318 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2321 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2322 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2323 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2324 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2325 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2326 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2327 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2328 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2329 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2330 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2331 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2332 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2333 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2334 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2335 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2336 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2337 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2338 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2339 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2340 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2341 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2342 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2343 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2344 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2345 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2346 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2347 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2348 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2351 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2352 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2353 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2354 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2355 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2356 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2357 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2358 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2359 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2360 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2361 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2362 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2363 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2364 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2365 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2366 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2367 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2368 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2369 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2370 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2371 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2372 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2373 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2374 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2375 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2378 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2379 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2380 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2381 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2382 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2383 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2384 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2385 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2386 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2387 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2388 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2389 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2390 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2391 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2392 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2393 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2394 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2397 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2398 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2401 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2404 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2405 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2406 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2407 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2408 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2409 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2410 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2411 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2412 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2413 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2414 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2415 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2416 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2417 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2418 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2419 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2420 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2421 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2422 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2423 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2424 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2425 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2426 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2427 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2428 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2429 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2430 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2431 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2432 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2433 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2434 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2435 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2436 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2437 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2438 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2439 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2440 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2441 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2442 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2443 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2446 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2447 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2448 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2449 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2450 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2451 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2452 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2453 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2454 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2455 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2456 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2457 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2458 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2459 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2460 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2461 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2462 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2463 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2464 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2465 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2466 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2467 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2468 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2469 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2470 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2471 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2472 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2473 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2474 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2475 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2476 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2477 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2478 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2479 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2480 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2481 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2482 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2483 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2484 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2485 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2488 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2491 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2494 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2495 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2498 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2499 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2500 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2501 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2502 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2503 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2504 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2505 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2506 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2507 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2508 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2509 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2510 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2511 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2512 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2513 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2514 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2515 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2516 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2517 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2518 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2519 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2520 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2521 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2522 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2523 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2524 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2527 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2528 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2529 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2530 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2531 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2532 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2533 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2534 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2535 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2536 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2537 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2538 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2539 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2540 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2541 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2542 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2543 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2544 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2547 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2550 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2551 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2552 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2553 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2554 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2555 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2556 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2557 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2558 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2559 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2560 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2561 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2562 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2565 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2566 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2567 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2568 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2569 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2570 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2571 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2572 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2573 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2574 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2575 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2576 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2577 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2580 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

2581 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

2582 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

2583 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2584 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2585 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2586 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2587 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2588 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2589 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2590 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2591 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2592 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2593 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2594 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2595 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2596 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2597 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2598 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2599 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2600 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2601 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

2602 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

2603 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2604 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2605 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2606 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2607 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2610 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2611 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2612 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2613 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2614 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2615 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2618 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2619 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2620 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2621 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2622 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2623 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2626 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2627 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2630 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2633 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2636 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2639 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2642 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2645 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2648 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2656 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2657 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2658 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2659 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2660 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2661 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2662 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2663 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2664 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2665 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2666 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2667 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2668 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2669 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2670 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2671 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2672 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2675 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2676 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2677 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2678 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2679 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2680 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2681 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2684 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2685 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2686 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2687 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2688 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2689 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2690 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2691 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2692 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2695 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2698 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2701 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2704 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2712 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2713 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2714 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2715 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2716 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2717 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2720 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2721 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2722 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2723 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2724 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2725 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2728 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2729 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2730 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2731 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2736 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2737 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2738 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2739 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2744 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2745 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2746 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2747 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2752 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2753 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2754 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2755 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2760 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2761 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2762 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2765 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2766 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2767 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2768 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2773 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2774 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2775 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2780 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2781 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2782 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2787 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2788 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2789 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2794 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2795 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2796 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2799 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2800 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2801 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2802 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2807 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2808 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2809 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2814 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2815 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2816 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2821 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

2822 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

2823 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

2828 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

2829 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

2830 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

2833 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

2834 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

2835 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

2836 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

2841 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

2842 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

2843 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

2848 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

2849 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

2850 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

2855 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

2856 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

2857 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

2862 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

2863 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

2864 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

2868 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

2869 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

2870 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

2871 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

2872 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

2873 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

2874 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

2875 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

2876 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

2877 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

2878 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

2879 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

2883 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

2884 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

2885 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

2886 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

2896 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

2897 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

2898 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2899 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

2901 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2905 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

2906 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

2907 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

2908 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

2909 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

2911 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

2912 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

2913 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

2915 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

2917 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

2918 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

2919 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

2922 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

2924 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

2925 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

2926 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

2927 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

2929 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

2932 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

2933 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

2934 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

2935 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

2937 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

2939 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

2940 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

2941 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

2942 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

2944 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

2946 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

2947 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

2948 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

2949 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

2950 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

2952 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

2953 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

2954 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

2956 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

2957 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

2960 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

2961 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

2962 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

2963 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

2964 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

2965 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

2966 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

2967 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

2968 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

2969 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

2970 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

2971 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

2974 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

2975 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

2976 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

2977 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

2978 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

2979 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

2980 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

2981 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

2982 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

2983 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

2986 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

2987 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

2988 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

2989 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

2990 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

2991 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

2994 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

2995 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

2996 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

2998 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

2999 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3001 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3002 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3003 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3004 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3006 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3008 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3009 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3010 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3012 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3013 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3015 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3016 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3017 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3018 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3020 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3024 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3025 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3026 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3028 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3029 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3030 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3031 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3032 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3034 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3035 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3036 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3038 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3039 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3040 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3041 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3042 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3045 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3046 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3047 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3049 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3050 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3052 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3053 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3054 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3055 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3057 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3059 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3060 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3061 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3063 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3064 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3066 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3067 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3068 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3069 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3071 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3075 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3076 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3077 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3079 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3080 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3081 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3082 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3083 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3085 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3086 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3087 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3089 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3090 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3091 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3092 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3093 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3096 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3097 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3098 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3099 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3100 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3101 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3102 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3103 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3104 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3105 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3106 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3107 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3110 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3113 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3116 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3119 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3122 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3125 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3128 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3131 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3132 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3133 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3134 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3135 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3136 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3138 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3139 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3140 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3141 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3142 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3143 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3146 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3149 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3150 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3151 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3152 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3153 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3154 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3155 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3157 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3158 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3159 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3160 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3161 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3162 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3163 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3164 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3166 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3167 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3168 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3169 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3170 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3171 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3186 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3187 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3188 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3189 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3190 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3191 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3192 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3193 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3194 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3195 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3196 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3197 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3198 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3199 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3200 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3201 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3202 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3203 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3204 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3205 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3206 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3207 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3208 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3209 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3210 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3211 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3212 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3213 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3214 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3215 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3216 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3217 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3219 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3220 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3221 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3222 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3223 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3224 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3225 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3226 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3227 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3228 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3229 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3230 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3231 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3232 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3233 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3234 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3235 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3236 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3237 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3238 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3239 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3240 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3243 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3244 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3245 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3246 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3247 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3248 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3249 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3250 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3251 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3252 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3253 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3254 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3255 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3256 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3257 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3258 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3259 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3260 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3261 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3262 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3263 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3264 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3265 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3266 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3267 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3270 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3271 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3274 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3275 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3279 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3280 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3283 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3284 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3285 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3286 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3287 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3290 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3291 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3292 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3293 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3294 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3295 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3296 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3297 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3298 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3299 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3300 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3301 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3302 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3303 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3304 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3305 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3306 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3307 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3308 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3309 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3310 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3311 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3314 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3315 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3316 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3317 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3318 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3319 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3320 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3321 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3322 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3323 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3324 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3325 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3328 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3331 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3340 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3341 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3342 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3343 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3344 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3345 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3346 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3347 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3350 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3351 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3352 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3353 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3354 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3355 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3356 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3358 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3361 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3362 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3363 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3364 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3365 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3366 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3367 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3368 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3371 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3372 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3373 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3374 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3375 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3376 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3377 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3379 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3380 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3381 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3384 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3385 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3387 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3390 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3405 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3408 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3409 ((
INSTANCE
è=ð
COMP2
))

	)

3411 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3414 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3417 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3418 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3419 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3420 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3421 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3422 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3423 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3424 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3427 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3428 ((
INSTANCE
è=ð
GPIOB
) || \

3429 ((
INSTANCE
è=ð
GPIOC
) || \

3430 ((
INSTANCE
è=ð
GPIOH
))

	)

3432 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3433 ((
INSTANCE
è=ð
GPIOB
) || \

3434 ((
INSTANCE
è=ð
GPIOC
))

	)

3437 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3442 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3445 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3448 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI1
)

	)

3451 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3454 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3455 ((
INSTANCE
è=ð
TIM21
) || \

3456 ((
INSTANCE
è=ð
TIM22
))

	)

3459 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3460 ((
INSTANCE
è=ð
TIM21
) || \

3461 ((
INSTANCE
è=ð
TIM22
))

	)

3464 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3465 ((
INSTANCE
è=ð
TIM21
) || \

3466 ((
INSTANCE
è=ð
TIM22
))

	)

3469 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3470 ((
INSTANCE
è=ð
TIM21
))

	)

3475 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3476 ((
INSTANCE
è=ð
TIM21
))

	)

3479 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3480 ((
INSTANCE
è=ð
TIM21
) || \

3481 ((
INSTANCE
è=ð
TIM22
))

	)

3484 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3485 ((
INSTANCE
è=ð
TIM21
) || \

3486 ((
INSTANCE
è=ð
TIM22
))

	)

3489 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3490 ((
INSTANCE
è=ð
TIM21
) || \

3491 ((
INSTANCE
è=ð
TIM22
))

	)

3494 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3497 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3502 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3505 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3508 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3511 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3514 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3517 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3518 ((
INSTANCE
è=ð
TIM21
) || \

3519 ((
INSTANCE
è=ð
TIM22
))

	)

3522 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3523 ((
INSTANCE
è=ð
TIM21
) || \

3524 ((
INSTANCE
è=ð
TIM22
))

	)

3529 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3530 ((
INSTANCE
è=ð
TIM21
) || \

3531 ((
INSTANCE
è=ð
TIM22
))

	)

3534 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3535 ((
INSTANCE
è=ð
TIM21
) || \

3536 ((
INSTANCE
è=ð
TIM22
))

	)

3539 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3540 ((
INSTANCE
è=ð
TIM21
) || \

3541 ((
INSTANCE
è=ð
TIM22
))

	)

3544 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3547 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3548 ((((
INSTANCE
è=ð
TIM2
) && \

3549 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3550 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3551 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3552 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3554 (((
INSTANCE
è=ð
TIM21
) && \

3555 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3556 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

3558 (((
INSTANCE
è=ð
TIM22
) && \

3559 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3560 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3563 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3564 ((
INSTANCE
è=ð
LPUART1
))

	)

3567 
	#IS_USART_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3571 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3574 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3575 ((
INSTANCE
è=ð
LPUART1
))

	)

3578 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3581 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3582 ((
INSTANCE
è=ð
LPUART1
))

	)

3584 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3585 ((
INSTANCE
è=ð
LPUART1
))

	)

3588 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3591 
	#IS_IRDA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3594 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3597 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3613 
	#RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3614 
	#AES_LPUART1_IRQn
 
LPUART1_IRQn


	)

3615 
	#AES_RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3616 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3619 
	#RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3620 
	#AES_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3621 
	#AES_RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3622 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3623 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3633 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l041xx.h

54 #iâdeà
__STM32L041xx_H


55 
	#__STM32L041xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 0

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
TIM2_IRQn
 = 15,

112 
TIM21_IRQn
 = 20,

113 
TIM22_IRQn
 = 22,

114 
I2C1_IRQn
 = 23,

115 
SPI1_IRQn
 = 25,

116 
USART2_IRQn
 = 28,

117 
AES_LPUART1_IRQn
 = 29,

118 } 
	tIRQn_Ty³
;

124 
	~"cÜe_cm0¶us.h
"

125 
	~"sy¡em_¡m32l0xx.h
"

126 
	~<¡dšt.h
>

138 
__IO
 
ušt32_t
 
ISR
;

139 
__IO
 
ušt32_t
 
IER
;

140 
__IO
 
ušt32_t
 
CR
;

141 
__IO
 
ušt32_t
 
CFGR1
;

142 
__IO
 
ušt32_t
 
CFGR2
;

143 
__IO
 
ušt32_t
 
SMPR
;

144 
ušt32_t
 
RESERVED1
;

145 
ušt32_t
 
RESERVED2
;

146 
__IO
 
ušt32_t
 
TR
;

147 
ušt32_t
 
RESERVED3
;

148 
__IO
 
ušt32_t
 
CHSELR
;

149 
ušt32_t
 
RESERVED4
[5];

150 
__IO
 
ušt32_t
 
DR
;

151 
ušt32_t
 
RESERVED5
[28];

152 
__IO
 
ušt32_t
 
CALFACT
;

153 } 
	tADC_Ty³Def
;

157 
__IO
 
ušt32_t
 
CCR
;

158 } 
	tADC_CommÚ_Ty³Def
;

166 
__IO
 
ušt32_t
 
CR
;

167 
__IO
 
ušt32_t
 
SR
;

168 
__IO
 
ušt32_t
 
DINR
;

169 
__IO
 
ušt32_t
 
DOUTR
;

170 
__IO
 
ušt32_t
 
KEYR0
;

171 
__IO
 
ušt32_t
 
KEYR1
;

172 
__IO
 
ušt32_t
 
KEYR2
;

173 
__IO
 
ušt32_t
 
KEYR3
;

174 
__IO
 
ušt32_t
 
IVR0
;

175 
__IO
 
ušt32_t
 
IVR1
;

176 
__IO
 
ušt32_t
 
IVR2
;

177 
__IO
 
ušt32_t
 
IVR3
;

178 } 
	tAES_Ty³Def
;

186 
__IO
 
ušt32_t
 
CSR
;

187 } 
	tCOMP_Ty³Def
;

191 
__IO
 
ušt32_t
 
CSR
;

192 } 
	tCOMP_CommÚ_Ty³Def
;

201 
__IO
 
ušt32_t
 
DR
;

202 
__IO
 
ušt8_t
 
IDR
;

203 
ušt8_t
 
RESERVED0
;

204 
ušt16_t
 
RESERVED1
;

205 
__IO
 
ušt32_t
 
CR
;

206 
ušt32_t
 
RESERVED2
;

207 
__IO
 
ušt32_t
 
INIT
;

208 
__IO
 
ušt32_t
 
POL
;

209 } 
	tCRC_Ty³Def
;

217 
__IO
 
ušt32_t
 
IDCODE
;

218 
__IO
 
ušt32_t
 
CR
;

219 
__IO
 
ušt32_t
 
APB1FZ
;

220 
__IO
 
ušt32_t
 
APB2FZ
;

221 }
	tDBGMCU_Ty³Def
;

229 
__IO
 
ušt32_t
 
CCR
;

230 
__IO
 
ušt32_t
 
CNDTR
;

231 
__IO
 
ušt32_t
 
CPAR
;

232 
__IO
 
ušt32_t
 
CMAR
;

233 } 
	tDMA_ChªÃl_Ty³Def
;

237 
__IO
 
ušt32_t
 
ISR
;

238 
__IO
 
ušt32_t
 
IFCR
;

239 } 
	tDMA_Ty³Def
;

243 
__IO
 
ušt32_t
 
CSELR
;

244 } 
	tDMA_Reque¡_Ty³Def
;

252 
__IO
 
ušt32_t
 
IMR
;

253 
__IO
 
ušt32_t
 
EMR
;

254 
__IO
 
ušt32_t
 
RTSR
;

255 
__IO
 
ušt32_t
 
FTSR
;

256 
__IO
 
ušt32_t
 
SWIER
;

257 
__IO
 
ušt32_t
 
PR
;

258 }
	tEXTI_Ty³Def
;

265 
__IO
 
ušt32_t
 
ACR
;

266 
__IO
 
ušt32_t
 
PECR
;

267 
__IO
 
ušt32_t
 
PDKEYR
;

268 
__IO
 
ušt32_t
 
PEKEYR
;

269 
__IO
 
ušt32_t
 
PRGKEYR
;

270 
__IO
 
ušt32_t
 
OPTKEYR
;

271 
__IO
 
ušt32_t
 
SR
;

272 
__IO
 
ušt32_t
 
OPTR
;

273 
__IO
 
ušt32_t
 
WRPR
;

274 } 
	tFLASH_Ty³Def
;

282 
__IO
 
ušt32_t
 
RDP
;

283 
__IO
 
ušt32_t
 
USER
;

284 
__IO
 
ušt32_t
 
WRP01
;

285 } 
	tOB_Ty³Def
;

294 
__IO
 
ušt32_t
 
MODER
;

295 
__IO
 
ušt32_t
 
OTYPER
;

296 
__IO
 
ušt32_t
 
OSPEEDR
;

297 
__IO
 
ušt32_t
 
PUPDR
;

298 
__IO
 
ušt32_t
 
IDR
;

299 
__IO
 
ušt32_t
 
ODR
;

300 
__IO
 
ušt32_t
 
BSRR
;

301 
__IO
 
ušt32_t
 
LCKR
;

302 
__IO
 
ušt32_t
 
AFR
[2];

303 
__IO
 
ušt32_t
 
BRR
;

304 }
	tGPIO_Ty³Def
;

311 
__IO
 
ušt32_t
 
ISR
;

312 
__IO
 
ušt32_t
 
ICR
;

313 
__IO
 
ušt32_t
 
IER
;

314 
__IO
 
ušt32_t
 
CFGR
;

315 
__IO
 
ušt32_t
 
CR
;

316 
__IO
 
ušt32_t
 
CMP
;

317 
__IO
 
ušt32_t
 
ARR
;

318 
__IO
 
ušt32_t
 
CNT
;

319 } 
	tLPTIM_Ty³Def
;

327 
__IO
 
ušt32_t
 
CFGR1
;

328 
__IO
 
ušt32_t
 
CFGR2
;

329 
__IO
 
ušt32_t
 
EXTICR
[4];

330 
ušt32_t
 
RESERVED
[2];

331 
__IO
 
ušt32_t
 
CFGR3
;

332 } 
	tSYSCFG_Ty³Def
;

342 
__IO
 
ušt32_t
 
CR1
;

343 
__IO
 
ušt32_t
 
CR2
;

344 
__IO
 
ušt32_t
 
OAR1
;

345 
__IO
 
ušt32_t
 
OAR2
;

346 
__IO
 
ušt32_t
 
TIMINGR
;

347 
__IO
 
ušt32_t
 
TIMEOUTR
;

348 
__IO
 
ušt32_t
 
ISR
;

349 
__IO
 
ušt32_t
 
ICR
;

350 
__IO
 
ušt32_t
 
PECR
;

351 
__IO
 
ušt32_t
 
RXDR
;

352 
__IO
 
ušt32_t
 
TXDR
;

353 }
	tI2C_Ty³Def
;

361 
__IO
 
ušt32_t
 
KR
;

362 
__IO
 
ušt32_t
 
PR
;

363 
__IO
 
ušt32_t
 
RLR
;

364 
__IO
 
ušt32_t
 
SR
;

365 
__IO
 
ušt32_t
 
WINR
;

366 } 
	tIWDG_Ty³Def
;

373 
__IO
 
ušt32_t
 
CR
;

374 
__IO
 
ušt32_t
 
CSR
;

375 } 
	tPWR_Ty³Def
;

382 
__IO
 
ušt32_t
 
CR
;

383 
__IO
 
ušt32_t
 
ICSCR
;

384 
__IO
 
ušt32_t
 
CRRCR
;

385 
__IO
 
ušt32_t
 
CFGR
;

386 
__IO
 
ušt32_t
 
CIER
;

387 
__IO
 
ušt32_t
 
CIFR
;

388 
__IO
 
ušt32_t
 
CICR
;

389 
__IO
 
ušt32_t
 
IOPRSTR
;

390 
__IO
 
ušt32_t
 
AHBRSTR
;

391 
__IO
 
ušt32_t
 
APB2RSTR
;

392 
__IO
 
ušt32_t
 
APB1RSTR
;

393 
__IO
 
ušt32_t
 
IOPENR
;

394 
__IO
 
ušt32_t
 
AHBENR
;

395 
__IO
 
ušt32_t
 
APB2ENR
;

396 
__IO
 
ušt32_t
 
APB1ENR
;

397 
__IO
 
ušt32_t
 
IOPSMENR
;

398 
__IO
 
ušt32_t
 
AHBSMENR
;

399 
__IO
 
ušt32_t
 
APB2SMENR
;

400 
__IO
 
ušt32_t
 
APB1SMENR
;

401 
__IO
 
ušt32_t
 
CCIPR
;

402 
__IO
 
ušt32_t
 
CSR
;

403 } 
	tRCC_Ty³Def
;

410 
__IO
 
ušt32_t
 
TR
;

411 
__IO
 
ušt32_t
 
DR
;

412 
__IO
 
ušt32_t
 
CR
;

413 
__IO
 
ušt32_t
 
ISR
;

414 
__IO
 
ušt32_t
 
PRER
;

415 
__IO
 
ušt32_t
 
WUTR
;

416 
ušt32_t
 
RESERVED
;

417 
__IO
 
ušt32_t
 
ALRMAR
;

418 
__IO
 
ušt32_t
 
ALRMBR
;

419 
__IO
 
ušt32_t
 
WPR
;

420 
__IO
 
ušt32_t
 
SSR
;

421 
__IO
 
ušt32_t
 
SHIFTR
;

422 
__IO
 
ušt32_t
 
TSTR
;

423 
__IO
 
ušt32_t
 
TSDR
;

424 
__IO
 
ušt32_t
 
TSSSR
;

425 
__IO
 
ušt32_t
 
CALR
;

426 
__IO
 
ušt32_t
 
TAMPCR
;

427 
__IO
 
ušt32_t
 
ALRMASSR
;

428 
__IO
 
ušt32_t
 
ALRMBSSR
;

429 
__IO
 
ušt32_t
 
OR
;

430 
__IO
 
ušt32_t
 
BKP0R
;

431 
__IO
 
ušt32_t
 
BKP1R
;

432 
__IO
 
ušt32_t
 
BKP2R
;

433 
__IO
 
ušt32_t
 
BKP3R
;

434 
__IO
 
ušt32_t
 
BKP4R
;

435 } 
	tRTC_Ty³Def
;

443 
__IO
 
ušt32_t
 
CR1
;

444 
__IO
 
ušt32_t
 
CR2
;

445 
__IO
 
ušt32_t
 
SR
;

446 
__IO
 
ušt32_t
 
DR
;

447 
__IO
 
ušt32_t
 
CRCPR
;

448 
__IO
 
ušt32_t
 
RXCRCR
;

449 
__IO
 
ušt32_t
 
TXCRCR
;

450 } 
	tSPI_Ty³Def
;

457 
__IO
 
ušt32_t
 
CR1
;

458 
__IO
 
ušt32_t
 
CR2
;

459 
__IO
 
ušt32_t
 
SMCR
;

460 
__IO
 
ušt32_t
 
DIER
;

461 
__IO
 
ušt32_t
 
SR
;

462 
__IO
 
ušt32_t
 
EGR
;

463 
__IO
 
ušt32_t
 
CCMR1
;

464 
__IO
 
ušt32_t
 
CCMR2
;

465 
__IO
 
ušt32_t
 
CCER
;

466 
__IO
 
ušt32_t
 
CNT
;

467 
__IO
 
ušt32_t
 
PSC
;

468 
__IO
 
ušt32_t
 
ARR
;

469 
ušt32_t
 
RESERVED12
;

470 
__IO
 
ušt32_t
 
CCR1
;

471 
__IO
 
ušt32_t
 
CCR2
;

472 
__IO
 
ušt32_t
 
CCR3
;

473 
__IO
 
ušt32_t
 
CCR4
;

474 
ušt32_t
 
RESERVED17
;

475 
__IO
 
ušt32_t
 
DCR
;

476 
__IO
 
ušt32_t
 
DMAR
;

477 
__IO
 
ušt32_t
 
OR
;

478 } 
	tTIM_Ty³Def
;

485 
__IO
 
ušt32_t
 
CR1
;

486 
__IO
 
ušt32_t
 
CR2
;

487 
__IO
 
ušt32_t
 
CR3
;

488 
__IO
 
ušt32_t
 
BRR
;

489 
__IO
 
ušt32_t
 
GTPR
;

490 
__IO
 
ušt32_t
 
RTOR
;

491 
__IO
 
ušt32_t
 
RQR
;

492 
__IO
 
ušt32_t
 
ISR
;

493 
__IO
 
ušt32_t
 
ICR
;

494 
__IO
 
ušt32_t
 
RDR
;

495 
__IO
 
ušt32_t
 
TDR
;

496 } 
	tUSART_Ty³Def
;

503 
__IO
 
ušt32_t
 
CR
;

504 
__IO
 
ušt32_t
 
CFR
;

505 
__IO
 
ušt32_t
 
SR
;

506 } 
	tWWDG_Ty³Def
;

516 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

517 
	#FLASH_END
 ((
ušt32_t
)0x08007FFFUè

	)

518 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

519 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080803FFUè

	)

520 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

521 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

524 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

525 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

526 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

528 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

529 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

530 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

531 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

532 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

533 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

534 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

535 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

536 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

538 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

539 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

540 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

541 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

542 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

543 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

544 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

545 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

546 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

547 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

548 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

550 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

551 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

552 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

553 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

554 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

555 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

556 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

557 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

558 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

561 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

562 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

563 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

564 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

565 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

567 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

568 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

569 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

570 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

580 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

581 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

582 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

583 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

584 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

585 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

586 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

587 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

588 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

590 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

591 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

592 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

593 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

594 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

595 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

596 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

597 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

599 
	#ADC
 
ADC1_COMMON


	)

600 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

601 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

603 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

604 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

605 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

606 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

607 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

608 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

609 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

610 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

611 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

614 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

615 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

616 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

617 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

618 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

620 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

621 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

622 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

623 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

646 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

647 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

648 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

649 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

650 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

651 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

652 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

655 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

658 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

659 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

660 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

661 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

662 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

663 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

664 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

667 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

670 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

671 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

672 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

673 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

674 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

675 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

678 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

679 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

680 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

681 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

682 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

683 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

684 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

685 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

686 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

687 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

688 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

689 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

690 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

691 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

692 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

693 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

694 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

695 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

696 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

697 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

698 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

699 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

700 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

701 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

702 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

703 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

704 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

707 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

710 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

711 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

712 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

713 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

714 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

715 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

716 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

717 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

718 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

719 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

720 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

721 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

722 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

723 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

727 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

728 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

729 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

730 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

733 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

734 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

735 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

736 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

739 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

740 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

743 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

744 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

745 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

746 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

747 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

748 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

749 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

750 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

751 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

752 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

753 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

754 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

755 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

756 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

757 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

758 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

759 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

760 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

761 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

764 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

767 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

770 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

771 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

772 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

773 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

774 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

775 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

776 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

777 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

785 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

786 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

787 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

788 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

790 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

791 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

792 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

794 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

795 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

796 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

798 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

799 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

800 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

801 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

802 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

803 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

806 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

807 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

808 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

811 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

814 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

817 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

820 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

823 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

826 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

829 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

832 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

835 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

838 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

847 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

848 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

849 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

850 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

851 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

852 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

853 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

854 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

855 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

857 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

858 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

859 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

860 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

861 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

862 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

863 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

864 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

865 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

866 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

867 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

868 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

869 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

870 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

871 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

874 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

875 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

876 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

877 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

880 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

888 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

891 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

894 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

895 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

896 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

897 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

898 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

899 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

900 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

901 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

904 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

907 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

916 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

918 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

919 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

920 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

921 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

922 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

923 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

924 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

925 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

926 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

927 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

928 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

929 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

930 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

931 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

932 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

933 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

934 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

937 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

938 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

939 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

940 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

943 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

944 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

945 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

946 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

947 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

948 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

950 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

951 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

960 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

961 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

962 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

963 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

964 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

965 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

966 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

967 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

968 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

969 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

970 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

971 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

972 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

973 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

974 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

975 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

976 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

977 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

978 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

979 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

980 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

981 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

982 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

983 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

984 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

985 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

986 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

987 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

990 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

991 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

992 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

993 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

994 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

995 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

996 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

997 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

998 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

999 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1000 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1001 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1002 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1003 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1004 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1005 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1006 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1007 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1008 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1009 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1010 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1011 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1012 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1013 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1014 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1015 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1016 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1017 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1020 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1021 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1022 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1023 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1024 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1025 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1026 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1027 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1029 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1030 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1031 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1033 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1034 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1035 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1037 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1038 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1039 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1041 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1044 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1047 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1050 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1054 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1055 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1056 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1057 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1058 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1059 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1060 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1070 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1071 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1072 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1073 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1074 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1075 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1076 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1077 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1078 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1079 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1080 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1081 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1082 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1083 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1084 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1085 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1086 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1087 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1088 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1089 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1090 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1091 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1092 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1093 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1094 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1095 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1096 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1097 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1100 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1101 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1102 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1103 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1104 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1105 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1106 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1107 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1108 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1109 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1110 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1111 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1112 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1113 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1114 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1115 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1116 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1117 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1118 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1119 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1120 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1121 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1122 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1123 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1124 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1125 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1126 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1127 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1130 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1131 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1132 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1133 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1134 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1135 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1136 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1137 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1138 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1139 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1140 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1141 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1142 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1143 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1144 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1145 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1146 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1147 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1148 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1149 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1150 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1151 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1154 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1155 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1156 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1157 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1158 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1159 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1160 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1161 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1162 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1163 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1164 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1165 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1166 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1167 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1168 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1169 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1170 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1171 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1172 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1173 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1174 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1175 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1178 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1179 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1180 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1181 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1182 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1183 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1184 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1185 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1186 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1187 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1188 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1189 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1190 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1191 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1192 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1193 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1194 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1195 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1196 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1197 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1198 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1199 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1202 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1203 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1204 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1205 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1206 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1207 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1208 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1209 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1210 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1211 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1212 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1213 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1214 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1215 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1216 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1217 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1218 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1219 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1220 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1221 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1222 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1223 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1226 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1227 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1228 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1229 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1230 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1231 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1232 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1233 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1234 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1235 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1236 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1237 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1238 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1239 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1240 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1241 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1242 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1243 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1244 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1245 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1246 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1247 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1250 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1251 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1252 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1253 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1254 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1255 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1256 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1257 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1258 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1259 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1260 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1261 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1262 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1263 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1264 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1265 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1266 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1267 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1268 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1269 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1270 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1271 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1274 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1275 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1276 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1277 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1278 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1279 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1280 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1281 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1282 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1283 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1284 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1285 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1286 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1287 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1288 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1289 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1290 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1291 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1292 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1293 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1294 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1295 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1298 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1299 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1300 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1301 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1302 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1303 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1304 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1305 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1306 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1307 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1308 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1309 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1310 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1311 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1312 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1313 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1314 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1315 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1316 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1317 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1318 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1319 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1328 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1329 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1330 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1331 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1332 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1333 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1336 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1337 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1338 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1339 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1340 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1341 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1342 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1343 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1344 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1345 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1346 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1347 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1350 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1353 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1356 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1359 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1362 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1363 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1364 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1365 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1367 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1368 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1369 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1370 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1371 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1372 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1373 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1376 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1377 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1378 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1381 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1382 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1383 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1384 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1385 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1386 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1387 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1388 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1391 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1399 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1400 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1401 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1402 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1403 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1404 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1405 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1406 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1407 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1408 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1409 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1410 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1411 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1412 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1413 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1414 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1415 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1416 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1417 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1418 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1419 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1420 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1421 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1422 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1423 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1424 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1425 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1426 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1427 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1428 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1429 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1430 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1431 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1432 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1433 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1434 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1435 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1436 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1437 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1438 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1439 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1440 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1441 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1442 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1443 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1444 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1445 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1446 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1449 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1450 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1451 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1452 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1453 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1454 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1455 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1456 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1457 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1458 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1459 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1460 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1461 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1462 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1463 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1464 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1467 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1468 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1469 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1470 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1471 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1472 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1473 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1474 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1475 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1476 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1477 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1478 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1479 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1480 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1481 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1482 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1483 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1484 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1485 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1486 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1487 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1488 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1489 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1490 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1491 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1492 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1493 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1494 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1495 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1496 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1497 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1498 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1499 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1500 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1501 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1502 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1503 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1504 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1505 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1506 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1507 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1508 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1509 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1510 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1511 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1512 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1513 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1514 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1517 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1518 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1519 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1520 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1521 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1522 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1523 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1524 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1525 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1526 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1527 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1528 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1529 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1530 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1531 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1532 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1533 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1534 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1535 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1536 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1537 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1538 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1539 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1540 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1541 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1542 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1543 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1544 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1545 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1546 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1547 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1548 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1549 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1550 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1551 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1552 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1553 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1554 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1555 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1556 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1557 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1558 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1559 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1560 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1561 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1562 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1563 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1564 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1567 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1568 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1569 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1570 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1571 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1572 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1573 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1574 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1575 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1576 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1577 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1578 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1579 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1580 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1581 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1582 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1585 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1586 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1587 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1588 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1589 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1590 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1591 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1592 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1593 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1594 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1595 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1596 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1597 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1598 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1599 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1600 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1603 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1604 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1605 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1606 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1607 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1608 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1609 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1610 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1611 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1612 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1613 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1614 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1615 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1616 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1617 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1618 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1619 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1620 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1621 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1622 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1623 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1624 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1625 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1626 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1627 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1628 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1629 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1630 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1631 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1632 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1633 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1634 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1637 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1638 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1639 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1640 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1641 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1642 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1643 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1644 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1645 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1646 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1647 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1648 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1649 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1650 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1651 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1652 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1653 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1656 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1657 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1658 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1659 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1660 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1661 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1662 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1663 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1666 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1667 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1668 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1669 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1670 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1671 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1672 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1673 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1676 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1677 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1678 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1679 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1680 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1681 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1682 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1683 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1684 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1685 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1686 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1687 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1688 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1689 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1690 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1691 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1700 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1701 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1702 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1703 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1704 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1705 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1706 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1707 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1708 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1709 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1710 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1711 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1712 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1713 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1714 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1715 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1716 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1717 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1718 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1719 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1722 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1723 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1724 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1725 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1726 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1727 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1728 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1729 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1730 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1731 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1732 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1735 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1736 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1737 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1740 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1741 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1742 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1743 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1744 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1745 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1746 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1747 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1748 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1749 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1750 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1753 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1754 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1755 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1756 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1757 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1760 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1761 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1762 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1763 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1764 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1767 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1768 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1769 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1770 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1771 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1772 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1773 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1774 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1775 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1776 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1777 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1778 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1779 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1780 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1781 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1782 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1783 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1786 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1787 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1788 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1789 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1790 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1791 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1792 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1793 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1794 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1797 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1800 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1803 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1811 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1814 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1815 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1816 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1817 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1820 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1823 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1824 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1825 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1828 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1836 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1837 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1838 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1839 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1840 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1841 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1842 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1845 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1846 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1847 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1848 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1849 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1850 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1851 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1854 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1855 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1856 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1857 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1858 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1859 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1860 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1863 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1865 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1866 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1867 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1869 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1870 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1871 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1873 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1874 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1875 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1877 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1878 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1879 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1880 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1882 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1883 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1884 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1885 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1887 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1888 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1889 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1891 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1892 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1893 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1894 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1895 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1896 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1899 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1900 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1901 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1904 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1907 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1910 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1919 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1920 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1921 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1922 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1923 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1925 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1926 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1927 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1928 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1931 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1932 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1933 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1934 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1935 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1936 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1937 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1938 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1940 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1941 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1942 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

1944 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

1945 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

1946 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

1947 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

1948 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

1951 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

1952 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

1953 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

1954 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

1955 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

1956 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

1958 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

1959 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

1960 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

1969 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

1970 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

1971 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

1972 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

1973 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

1974 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

1975 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

1976 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

1977 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

1978 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

1979 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

1980 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

1981 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

1982 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

1983 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

1984 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

1985 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

1988 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

1991 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

1992 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

1994 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

1995 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

1996 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

1997 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

1998 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

1999 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2000 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2001 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2002 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2003 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2008 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2009 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2010 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2012 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2013 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2014 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2015 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2018 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2019 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2020 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2022 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2023 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2024 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2025 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2028 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2029 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2030 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2031 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2032 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2034 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2035 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2036 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2037 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2038 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2039 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2040 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2041 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2042 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2045 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2046 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2047 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2048 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2050 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2051 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2052 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2053 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2054 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2057 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2058 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2059 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2060 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2062 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2063 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2064 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2065 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2066 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2068 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2071 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2073 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2074 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2078 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2079 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2080 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2081 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2082 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2084 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2085 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2086 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2087 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2088 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2089 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2090 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2091 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2092 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2095 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2096 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2097 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2099 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2100 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2101 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2104 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2105 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2106 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2107 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2108 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2110 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2111 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2112 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2113 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2114 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2115 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2116 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2117 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2119 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2120 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2121 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2122 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2124 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2125 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2126 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2127 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2128 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2131 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2132 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2133 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2134 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2135 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2136 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2139 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2140 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2141 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2142 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2143 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2144 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2145 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2148 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2151 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2152 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2153 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2154 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2155 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2156 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2157 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2158 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2161 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2162 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2165 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2166 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2167 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2168 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2169 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2170 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2171 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2172 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2175 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2176 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2178 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2179 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2180 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2181 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2184 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2185 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2186 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2187 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2191 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2192 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2193 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2194 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2197 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2200 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2201 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2202 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2203 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2204 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2205 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2208 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2209 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2212 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2213 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2214 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2215 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2216 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2217 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2218 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2221 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2222 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2223 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2224 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2227 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2228 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2229 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2230 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2233 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2234 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2235 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2236 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2239 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2242 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2243 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2244 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2245 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2246 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2247 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2248 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2252 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2253 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2254 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2257 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2258 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2259 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2260 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2261 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2262 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2263 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2266 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2267 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2268 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2269 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2272 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2273 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2274 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2275 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2278 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2279 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2280 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2281 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2282 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2285 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2288 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2289 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2290 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2291 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2292 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2293 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2296 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2297 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2300 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2301 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2302 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2303 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2304 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2305 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2306 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2309 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2310 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2311 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2314 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2315 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2316 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2319 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2320 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2321 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2325 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2326 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2327 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2330 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2331 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2333 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2334 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2335 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2337 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2338 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2339 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2341 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2342 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2345 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2346 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2347 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2349 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2350 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2351 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2352 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2354 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2355 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2357 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2358 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2359 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2360 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2361 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2362 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2363 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2364 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2365 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2368 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2377 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2378 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2379 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2380 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2381 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2382 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2383 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2384 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2385 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2386 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2387 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2388 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2389 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2390 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2391 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2392 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2393 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2394 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2395 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2396 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2397 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2398 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2399 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2400 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2401 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2402 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2403 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2406 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2407 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2408 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2409 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2410 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2411 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2412 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2413 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2414 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2415 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2416 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2417 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2418 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2419 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2420 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2421 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2422 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2423 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2424 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2425 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2426 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2427 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2428 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2429 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2430 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2431 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2432 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2433 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2436 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2437 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2438 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2439 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2440 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2441 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2442 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2443 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2444 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2445 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2446 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2447 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2448 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2449 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2450 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2451 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2452 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2453 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2454 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2455 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2456 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2457 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2458 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2459 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2460 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2463 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2464 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2465 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2466 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2467 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2468 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2469 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2470 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2471 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2472 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2473 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2474 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2475 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2476 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2477 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2478 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2479 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2482 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2483 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2486 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2489 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2490 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2491 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2492 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2493 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2494 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2495 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2496 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2497 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2498 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2499 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2500 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2501 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2502 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2503 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2504 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2505 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2506 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2507 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2508 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2509 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2510 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2511 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2512 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2513 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2514 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2515 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2516 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2517 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2518 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2519 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2520 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2521 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2522 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2523 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2524 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2525 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2526 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2527 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2528 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2531 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2532 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2533 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2534 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2535 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2536 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2537 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2538 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2539 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2540 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2541 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2542 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2543 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2544 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2545 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2546 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2547 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2548 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2549 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2550 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2551 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2552 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2553 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2554 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2555 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2556 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2557 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2558 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2559 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2560 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2561 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2562 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2563 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2564 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2565 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2566 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2567 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2568 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2569 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2570 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2573 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2576 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2579 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2580 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2583 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2584 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2585 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2586 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2587 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2588 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2589 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2590 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2591 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2592 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2593 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2594 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2595 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2596 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2597 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2598 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2599 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2600 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2601 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2602 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2603 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2604 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2605 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2606 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2607 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2608 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2609 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2612 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2613 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2614 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2615 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2616 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2617 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2618 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2619 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2620 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2621 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2622 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2623 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2624 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2625 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2626 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2627 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2628 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2629 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2632 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2635 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2636 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2637 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2638 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2639 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2640 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2641 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2642 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2643 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2644 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2645 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2646 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2647 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2650 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2651 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2652 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2653 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2654 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2655 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2656 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2657 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2658 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2659 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2660 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2661 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2662 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2665 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

2666 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

2667 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

2668 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2669 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2670 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2671 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2672 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2673 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2674 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2675 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2676 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2677 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2678 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2679 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2680 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2681 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2682 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2683 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2684 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2685 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2686 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

2687 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

2688 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2689 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2690 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2691 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2692 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2695 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2696 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2697 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2698 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2699 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2700 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2703 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2704 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2705 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2706 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2707 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2708 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2711 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2712 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2715 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2718 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2721 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2724 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2727 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2730 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2733 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2741 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2742 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2743 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2744 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2745 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2746 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2747 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2748 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2749 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2750 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2751 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2752 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2753 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2754 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2755 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2756 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2757 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2760 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2761 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2762 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2763 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2764 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2765 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2766 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2769 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2770 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2771 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2772 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2773 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2774 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2775 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2776 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2777 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2780 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2783 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2786 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2789 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2797 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2798 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2799 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2800 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2801 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2802 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2805 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2806 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2807 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2808 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2809 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2810 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2813 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2814 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2815 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2816 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2821 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2822 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2823 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2824 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2829 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2830 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2831 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2832 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2837 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2838 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2839 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2840 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2845 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2846 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2847 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2850 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2851 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2852 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2853 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2858 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2859 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2860 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2865 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2866 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2867 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2872 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2873 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2874 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2879 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2880 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2881 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2884 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2885 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2886 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2887 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2892 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2893 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2894 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2899 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2900 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2901 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2906 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

2907 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

2908 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

2913 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

2914 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

2915 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

2918 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

2919 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

2920 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

2921 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

2926 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

2927 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

2928 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

2933 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

2934 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

2935 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

2940 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

2941 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

2942 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

2947 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

2948 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

2949 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

2953 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

2954 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

2955 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

2956 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

2957 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

2958 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

2959 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

2960 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

2961 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

2962 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

2963 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

2964 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

2968 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

2969 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

2970 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

2971 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

2981 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

2982 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

2983 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2984 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

2986 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2990 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

2991 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

2992 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

2993 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

2994 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

2996 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

2997 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

2998 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3000 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3002 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3003 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3004 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3007 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3009 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3010 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3011 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3012 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3014 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3017 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3018 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3019 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3020 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3022 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3024 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3025 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3026 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3027 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3029 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3031 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3032 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3033 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3034 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3035 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3037 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3038 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3039 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3041 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3042 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3045 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3046 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3047 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3048 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3049 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3050 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3051 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3052 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3053 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3054 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3055 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3056 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3059 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3060 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3061 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3062 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3063 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3064 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3065 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3066 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3067 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3068 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3071 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3072 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3073 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3074 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3075 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3076 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3079 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3080 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3081 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3083 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3084 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3086 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3087 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3088 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3089 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3091 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3093 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3094 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3095 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3097 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3098 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3100 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3101 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3102 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3103 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3105 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3109 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3110 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3111 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3113 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3114 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3115 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3116 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3117 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3119 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3120 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3121 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3123 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3124 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3125 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3126 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3127 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3130 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3131 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3132 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3134 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3135 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3137 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3138 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3139 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3140 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3142 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3144 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3145 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3146 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3148 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3149 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3151 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3152 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3153 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3154 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3156 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3160 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3161 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3162 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3164 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3165 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3166 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3167 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3168 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3170 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3171 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3172 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3174 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3175 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3176 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3177 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3178 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3181 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3182 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3183 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3184 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3185 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3186 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3187 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3188 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3189 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3190 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3191 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3192 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3195 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3198 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3201 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3204 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3207 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3210 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3213 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3216 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3217 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3218 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3219 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3220 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3221 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3223 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3224 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3225 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3226 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3227 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3228 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3231 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3234 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3235 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3236 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3237 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3238 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3239 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3240 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3242 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3243 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3244 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3245 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3246 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3247 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3248 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3249 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3251 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3252 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3253 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3254 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3255 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3256 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3271 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3272 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3273 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3274 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3275 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3276 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3277 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3278 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3279 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3280 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3281 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3282 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3283 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3284 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3285 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3286 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3287 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3288 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3289 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3290 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3291 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3292 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3293 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3294 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3295 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3296 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3297 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3298 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3299 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3300 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3301 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3302 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3304 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3305 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3306 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3307 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3308 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3309 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3310 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3311 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3312 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3313 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3314 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3315 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3316 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3317 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3318 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3319 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3320 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3321 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3322 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3323 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3324 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3325 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3328 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3329 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3330 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3331 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3332 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3333 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3334 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3335 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3336 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3337 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3338 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3339 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3340 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3341 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3342 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3343 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3344 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3345 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3346 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3347 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3348 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3349 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3350 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3351 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3352 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3355 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3356 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3359 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3360 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3364 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3365 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3368 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3369 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3370 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3371 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3372 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3375 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3376 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3377 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3378 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3379 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3380 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3381 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3382 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3383 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3384 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3385 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3386 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3387 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3388 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3389 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3390 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3391 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3392 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3393 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3394 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3395 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3396 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3399 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3400 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3401 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3402 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3403 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3404 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3405 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3406 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3407 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3408 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3409 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3410 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3413 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3416 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3425 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3426 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3427 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3428 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3429 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3430 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3431 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3432 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3435 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3436 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3437 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3438 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3439 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3440 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3441 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3443 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3446 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3447 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3448 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3449 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3450 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3451 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3452 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3453 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3456 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3457 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3458 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3459 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3460 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3461 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3462 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3464 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3465 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3466 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3469 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3470 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3472 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3475 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3490 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3493 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

3496 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3497 ((
INSTANCE
è=ð
COMP2
))

	)

3499 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3502 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3505 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3506 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3507 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3508 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3509 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3510 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3511 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3512 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3515 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3516 ((
INSTANCE
è=ð
GPIOB
) || \

3517 ((
INSTANCE
è=ð
GPIOC
) || \

3518 ((
INSTANCE
è=ð
GPIOH
))

	)

3520 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3521 ((
INSTANCE
è=ð
GPIOB
) || \

3522 ((
INSTANCE
è=ð
GPIOC
))

	)

3525 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3530 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3533 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3536 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI1
)

	)

3539 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3542 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3543 ((
INSTANCE
è=ð
TIM21
) || \

3544 ((
INSTANCE
è=ð
TIM22
))

	)

3547 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3548 ((
INSTANCE
è=ð
TIM21
) || \

3549 ((
INSTANCE
è=ð
TIM22
))

	)

3552 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3553 ((
INSTANCE
è=ð
TIM21
) || \

3554 ((
INSTANCE
è=ð
TIM22
))

	)

3557 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3558 ((
INSTANCE
è=ð
TIM21
))

	)

3563 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3564 ((
INSTANCE
è=ð
TIM21
))

	)

3567 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3568 ((
INSTANCE
è=ð
TIM21
) || \

3569 ((
INSTANCE
è=ð
TIM22
))

	)

3572 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3573 ((
INSTANCE
è=ð
TIM21
) || \

3574 ((
INSTANCE
è=ð
TIM22
))

	)

3577 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3578 ((
INSTANCE
è=ð
TIM21
) || \

3579 ((
INSTANCE
è=ð
TIM22
))

	)

3582 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3585 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3590 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3593 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3596 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3599 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3602 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3605 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3606 ((
INSTANCE
è=ð
TIM21
) || \

3607 ((
INSTANCE
è=ð
TIM22
))

	)

3610 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3611 ((
INSTANCE
è=ð
TIM21
) || \

3612 ((
INSTANCE
è=ð
TIM22
))

	)

3617 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3618 ((
INSTANCE
è=ð
TIM21
) || \

3619 ((
INSTANCE
è=ð
TIM22
))

	)

3622 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3623 ((
INSTANCE
è=ð
TIM21
) || \

3624 ((
INSTANCE
è=ð
TIM22
))

	)

3627 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3628 ((
INSTANCE
è=ð
TIM21
) || \

3629 ((
INSTANCE
è=ð
TIM22
))

	)

3632 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3635 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3636 ((((
INSTANCE
è=ð
TIM2
) && \

3637 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3638 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3639 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3640 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3642 (((
INSTANCE
è=ð
TIM21
) && \

3643 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3644 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

3646 (((
INSTANCE
è=ð
TIM22
) && \

3647 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3648 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3651 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3652 ((
INSTANCE
è=ð
LPUART1
))

	)

3655 
	#IS_USART_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3659 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3662 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3663 ((
INSTANCE
è=ð
LPUART1
))

	)

3666 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3669 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3670 ((
INSTANCE
è=ð
LPUART1
))

	)

3672 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART2
) || \

3673 ((
INSTANCE
è=ð
LPUART1
))

	)

3676 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3679 
	#IS_IRDA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USART2
)

	)

3682 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3685 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3701 
	#RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3702 
	#LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3703 
	#AES_RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3704 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3707 
	#LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3708 
	#RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3709 
	#AES_RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3710 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3711 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3721 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l051xx.h

54 #iâdeà
__STM32L051xx_H


55 
	#__STM32L051xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
TIM2_IRQn
 = 15,

112 
TIM6_IRQn
 = 17,

113 
TIM21_IRQn
 = 20,

114 
TIM22_IRQn
 = 22,

115 
I2C1_IRQn
 = 23,

116 
I2C2_IRQn
 = 24,

117 
SPI1_IRQn
 = 25,

118 
SPI2_IRQn
 = 26,

119 
USART1_IRQn
 = 27,

120 
USART2_IRQn
 = 28,

121 
LPUART1_IRQn
 = 29,

122 } 
	tIRQn_Ty³
;

128 
	~"cÜe_cm0¶us.h
"

129 
	~"sy¡em_¡m32l0xx.h
"

130 
	~<¡dšt.h
>

142 
__IO
 
ušt32_t
 
ISR
;

143 
__IO
 
ušt32_t
 
IER
;

144 
__IO
 
ušt32_t
 
CR
;

145 
__IO
 
ušt32_t
 
CFGR1
;

146 
__IO
 
ušt32_t
 
CFGR2
;

147 
__IO
 
ušt32_t
 
SMPR
;

148 
ušt32_t
 
RESERVED1
;

149 
ušt32_t
 
RESERVED2
;

150 
__IO
 
ušt32_t
 
TR
;

151 
ušt32_t
 
RESERVED3
;

152 
__IO
 
ušt32_t
 
CHSELR
;

153 
ušt32_t
 
RESERVED4
[5];

154 
__IO
 
ušt32_t
 
DR
;

155 
ušt32_t
 
RESERVED5
[28];

156 
__IO
 
ušt32_t
 
CALFACT
;

157 } 
	tADC_Ty³Def
;

161 
__IO
 
ušt32_t
 
CCR
;

162 } 
	tADC_CommÚ_Ty³Def
;

171 
__IO
 
ušt32_t
 
CSR
;

172 } 
	tCOMP_Ty³Def
;

176 
__IO
 
ušt32_t
 
CSR
;

177 } 
	tCOMP_CommÚ_Ty³Def
;

186 
__IO
 
ušt32_t
 
DR
;

187 
__IO
 
ušt8_t
 
IDR
;

188 
ušt8_t
 
RESERVED0
;

189 
ušt16_t
 
RESERVED1
;

190 
__IO
 
ušt32_t
 
CR
;

191 
ušt32_t
 
RESERVED2
;

192 
__IO
 
ušt32_t
 
INIT
;

193 
__IO
 
ušt32_t
 
POL
;

194 } 
	tCRC_Ty³Def
;

202 
__IO
 
ušt32_t
 
IDCODE
;

203 
__IO
 
ušt32_t
 
CR
;

204 
__IO
 
ušt32_t
 
APB1FZ
;

205 
__IO
 
ušt32_t
 
APB2FZ
;

206 }
	tDBGMCU_Ty³Def
;

214 
__IO
 
ušt32_t
 
CCR
;

215 
__IO
 
ušt32_t
 
CNDTR
;

216 
__IO
 
ušt32_t
 
CPAR
;

217 
__IO
 
ušt32_t
 
CMAR
;

218 } 
	tDMA_ChªÃl_Ty³Def
;

222 
__IO
 
ušt32_t
 
ISR
;

223 
__IO
 
ušt32_t
 
IFCR
;

224 } 
	tDMA_Ty³Def
;

228 
__IO
 
ušt32_t
 
CSELR
;

229 } 
	tDMA_Reque¡_Ty³Def
;

237 
__IO
 
ušt32_t
 
IMR
;

238 
__IO
 
ušt32_t
 
EMR
;

239 
__IO
 
ušt32_t
 
RTSR
;

240 
__IO
 
ušt32_t
 
FTSR
;

241 
__IO
 
ušt32_t
 
SWIER
;

242 
__IO
 
ušt32_t
 
PR
;

243 }
	tEXTI_Ty³Def
;

250 
__IO
 
ušt32_t
 
ACR
;

251 
__IO
 
ušt32_t
 
PECR
;

252 
__IO
 
ušt32_t
 
PDKEYR
;

253 
__IO
 
ušt32_t
 
PEKEYR
;

254 
__IO
 
ušt32_t
 
PRGKEYR
;

255 
__IO
 
ušt32_t
 
OPTKEYR
;

256 
__IO
 
ušt32_t
 
SR
;

257 
__IO
 
ušt32_t
 
OPTR
;

258 
__IO
 
ušt32_t
 
WRPR
;

259 } 
	tFLASH_Ty³Def
;

267 
__IO
 
ušt32_t
 
RDP
;

268 
__IO
 
ušt32_t
 
USER
;

269 
__IO
 
ušt32_t
 
WRP01
;

270 } 
	tOB_Ty³Def
;

279 
__IO
 
ušt32_t
 
MODER
;

280 
__IO
 
ušt32_t
 
OTYPER
;

281 
__IO
 
ušt32_t
 
OSPEEDR
;

282 
__IO
 
ušt32_t
 
PUPDR
;

283 
__IO
 
ušt32_t
 
IDR
;

284 
__IO
 
ušt32_t
 
ODR
;

285 
__IO
 
ušt32_t
 
BSRR
;

286 
__IO
 
ušt32_t
 
LCKR
;

287 
__IO
 
ušt32_t
 
AFR
[2];

288 
__IO
 
ušt32_t
 
BRR
;

289 }
	tGPIO_Ty³Def
;

296 
__IO
 
ušt32_t
 
ISR
;

297 
__IO
 
ušt32_t
 
ICR
;

298 
__IO
 
ušt32_t
 
IER
;

299 
__IO
 
ušt32_t
 
CFGR
;

300 
__IO
 
ušt32_t
 
CR
;

301 
__IO
 
ušt32_t
 
CMP
;

302 
__IO
 
ušt32_t
 
ARR
;

303 
__IO
 
ušt32_t
 
CNT
;

304 } 
	tLPTIM_Ty³Def
;

312 
__IO
 
ušt32_t
 
CFGR1
;

313 
__IO
 
ušt32_t
 
CFGR2
;

314 
__IO
 
ušt32_t
 
EXTICR
[4];

315 
ušt32_t
 
RESERVED
[2];

316 
__IO
 
ušt32_t
 
CFGR3
;

317 } 
	tSYSCFG_Ty³Def
;

327 
__IO
 
ušt32_t
 
CR1
;

328 
__IO
 
ušt32_t
 
CR2
;

329 
__IO
 
ušt32_t
 
OAR1
;

330 
__IO
 
ušt32_t
 
OAR2
;

331 
__IO
 
ušt32_t
 
TIMINGR
;

332 
__IO
 
ušt32_t
 
TIMEOUTR
;

333 
__IO
 
ušt32_t
 
ISR
;

334 
__IO
 
ušt32_t
 
ICR
;

335 
__IO
 
ušt32_t
 
PECR
;

336 
__IO
 
ušt32_t
 
RXDR
;

337 
__IO
 
ušt32_t
 
TXDR
;

338 }
	tI2C_Ty³Def
;

346 
__IO
 
ušt32_t
 
KR
;

347 
__IO
 
ušt32_t
 
PR
;

348 
__IO
 
ušt32_t
 
RLR
;

349 
__IO
 
ušt32_t
 
SR
;

350 
__IO
 
ušt32_t
 
WINR
;

351 } 
	tIWDG_Ty³Def
;

358 
__IO
 
ušt32_t
 
CSSA
;

359 
__IO
 
ušt32_t
 
CSL
;

360 
__IO
 
ušt32_t
 
NVDSSA
;

361 
__IO
 
ušt32_t
 
NVDSL
;

362 
__IO
 
ušt32_t
 
VDSSA
 ;

363 
__IO
 
ušt32_t
 
VDSL
 ;

364 
__IO
 
ušt32_t
 
LSSA
 ;

365 
__IO
 
ušt32_t
 
LSL
 ;

366 
__IO
 
ušt32_t
 
CR
 ;

368 } 
	tFIREWALL_Ty³Def
;

375 
__IO
 
ušt32_t
 
CR
;

376 
__IO
 
ušt32_t
 
CSR
;

377 } 
	tPWR_Ty³Def
;

384 
__IO
 
ušt32_t
 
CR
;

385 
__IO
 
ušt32_t
 
ICSCR
;

386 
__IO
 
ušt32_t
 
CRRCR
;

387 
__IO
 
ušt32_t
 
CFGR
;

388 
__IO
 
ušt32_t
 
CIER
;

389 
__IO
 
ušt32_t
 
CIFR
;

390 
__IO
 
ušt32_t
 
CICR
;

391 
__IO
 
ušt32_t
 
IOPRSTR
;

392 
__IO
 
ušt32_t
 
AHBRSTR
;

393 
__IO
 
ušt32_t
 
APB2RSTR
;

394 
__IO
 
ušt32_t
 
APB1RSTR
;

395 
__IO
 
ušt32_t
 
IOPENR
;

396 
__IO
 
ušt32_t
 
AHBENR
;

397 
__IO
 
ušt32_t
 
APB2ENR
;

398 
__IO
 
ušt32_t
 
APB1ENR
;

399 
__IO
 
ušt32_t
 
IOPSMENR
;

400 
__IO
 
ušt32_t
 
AHBSMENR
;

401 
__IO
 
ušt32_t
 
APB2SMENR
;

402 
__IO
 
ušt32_t
 
APB1SMENR
;

403 
__IO
 
ušt32_t
 
CCIPR
;

404 
__IO
 
ušt32_t
 
CSR
;

405 } 
	tRCC_Ty³Def
;

412 
__IO
 
ušt32_t
 
TR
;

413 
__IO
 
ušt32_t
 
DR
;

414 
__IO
 
ušt32_t
 
CR
;

415 
__IO
 
ušt32_t
 
ISR
;

416 
__IO
 
ušt32_t
 
PRER
;

417 
__IO
 
ušt32_t
 
WUTR
;

418 
ušt32_t
 
RESERVED
;

419 
__IO
 
ušt32_t
 
ALRMAR
;

420 
__IO
 
ušt32_t
 
ALRMBR
;

421 
__IO
 
ušt32_t
 
WPR
;

422 
__IO
 
ušt32_t
 
SSR
;

423 
__IO
 
ušt32_t
 
SHIFTR
;

424 
__IO
 
ušt32_t
 
TSTR
;

425 
__IO
 
ušt32_t
 
TSDR
;

426 
__IO
 
ušt32_t
 
TSSSR
;

427 
__IO
 
ušt32_t
 
CALR
;

428 
__IO
 
ušt32_t
 
TAMPCR
;

429 
__IO
 
ušt32_t
 
ALRMASSR
;

430 
__IO
 
ušt32_t
 
ALRMBSSR
;

431 
__IO
 
ušt32_t
 
OR
;

432 
__IO
 
ušt32_t
 
BKP0R
;

433 
__IO
 
ušt32_t
 
BKP1R
;

434 
__IO
 
ušt32_t
 
BKP2R
;

435 
__IO
 
ušt32_t
 
BKP3R
;

436 
__IO
 
ušt32_t
 
BKP4R
;

437 } 
	tRTC_Ty³Def
;

445 
__IO
 
ušt32_t
 
CR1
;

446 
__IO
 
ušt32_t
 
CR2
;

447 
__IO
 
ušt32_t
 
SR
;

448 
__IO
 
ušt32_t
 
DR
;

449 
__IO
 
ušt32_t
 
CRCPR
;

450 
__IO
 
ušt32_t
 
RXCRCR
;

451 
__IO
 
ušt32_t
 
TXCRCR
;

452 
__IO
 
ušt32_t
 
I2SCFGR
;

453 
__IO
 
ušt32_t
 
I2SPR
;

454 } 
	tSPI_Ty³Def
;

461 
__IO
 
ušt32_t
 
CR1
;

462 
__IO
 
ušt32_t
 
CR2
;

463 
__IO
 
ušt32_t
 
SMCR
;

464 
__IO
 
ušt32_t
 
DIER
;

465 
__IO
 
ušt32_t
 
SR
;

466 
__IO
 
ušt32_t
 
EGR
;

467 
__IO
 
ušt32_t
 
CCMR1
;

468 
__IO
 
ušt32_t
 
CCMR2
;

469 
__IO
 
ušt32_t
 
CCER
;

470 
__IO
 
ušt32_t
 
CNT
;

471 
__IO
 
ušt32_t
 
PSC
;

472 
__IO
 
ušt32_t
 
ARR
;

473 
ušt32_t
 
RESERVED12
;

474 
__IO
 
ušt32_t
 
CCR1
;

475 
__IO
 
ušt32_t
 
CCR2
;

476 
__IO
 
ušt32_t
 
CCR3
;

477 
__IO
 
ušt32_t
 
CCR4
;

478 
ušt32_t
 
RESERVED17
;

479 
__IO
 
ušt32_t
 
DCR
;

480 
__IO
 
ušt32_t
 
DMAR
;

481 
__IO
 
ušt32_t
 
OR
;

482 } 
	tTIM_Ty³Def
;

489 
__IO
 
ušt32_t
 
CR1
;

490 
__IO
 
ušt32_t
 
CR2
;

491 
__IO
 
ušt32_t
 
CR3
;

492 
__IO
 
ušt32_t
 
BRR
;

493 
__IO
 
ušt32_t
 
GTPR
;

494 
__IO
 
ušt32_t
 
RTOR
;

495 
__IO
 
ušt32_t
 
RQR
;

496 
__IO
 
ušt32_t
 
ISR
;

497 
__IO
 
ušt32_t
 
ICR
;

498 
__IO
 
ušt32_t
 
RDR
;

499 
__IO
 
ušt32_t
 
TDR
;

500 } 
	tUSART_Ty³Def
;

507 
__IO
 
ušt32_t
 
CR
;

508 
__IO
 
ušt32_t
 
CFR
;

509 
__IO
 
ušt32_t
 
SR
;

510 } 
	tWWDG_Ty³Def
;

520 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

521 
	#FLASH_END
 ((
ušt32_t
)0x0800FFFFUè

	)

522 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

523 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080807FFUè

	)

524 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

525 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

528 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

529 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

530 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

532 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

533 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

534 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

535 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

536 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

537 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

538 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

539 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

540 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

541 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

542 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

543 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

545 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

546 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

547 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

548 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

549 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

550 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

551 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

552 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

553 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

554 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

555 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

556 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

557 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

559 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

560 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

561 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

562 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

563 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

564 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

565 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

566 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

567 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

570 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

571 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

572 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

573 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

575 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

576 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

577 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

578 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

579 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

589 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

590 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

591 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

592 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

593 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

594 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

595 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

596 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

597 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

598 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

599 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

600 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

602 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

603 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

604 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

605 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

606 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

607 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

608 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

609 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

610 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

612 
	#ADC
 
ADC1_COMMON


	)

613 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

614 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

615 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

617 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

618 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

619 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

620 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

621 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

622 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

623 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

624 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

625 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

628 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

629 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

630 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

631 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

633 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

634 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

635 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

636 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

637 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

660 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

661 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

662 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

663 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

664 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

665 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

666 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

669 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

672 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

673 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

674 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

675 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

676 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

677 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

678 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

681 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

684 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

685 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

686 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

687 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

688 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

689 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

692 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

693 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

694 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

695 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

696 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

697 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

698 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

699 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

700 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

701 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

702 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

703 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

704 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

705 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

706 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

707 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

708 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

709 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

710 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

711 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

712 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

713 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

714 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

715 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

716 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

717 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

718 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

721 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

724 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

725 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

726 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

727 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

728 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

729 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

730 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

731 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

732 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

733 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

734 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

735 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

736 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

737 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

741 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

742 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

743 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

744 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

747 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

748 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

749 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

750 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

753 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

754 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

757 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

758 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

759 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

760 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

761 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

762 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

763 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

764 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

765 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

766 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

767 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

768 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

769 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

770 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

771 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

772 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

773 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

774 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

775 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

778 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

781 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

784 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

785 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

786 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

787 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

788 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

789 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

790 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

791 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

800 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

801 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

802 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

803 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

804 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

805 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

806 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

807 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

808 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

810 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

811 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

812 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

813 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

814 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

815 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

816 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

817 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

818 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

819 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

820 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

821 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

822 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

823 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

824 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

827 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

828 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

829 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

830 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

833 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

841 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

844 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

847 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

848 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

849 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

850 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

851 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

852 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

853 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

854 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

857 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

860 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

869 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

871 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

872 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

873 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

874 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

875 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

876 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

877 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

878 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

879 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

880 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

881 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

882 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

883 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

884 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

885 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

886 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

887 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

890 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

891 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

892 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

893 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

896 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

897 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

898 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

899 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

900 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

901 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

902 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

903 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

905 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

906 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

915 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

916 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

917 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

918 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

919 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

920 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

921 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

922 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

923 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

924 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

925 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

926 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

927 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

928 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

929 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

930 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

931 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

932 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

933 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

934 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

935 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

936 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

937 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

938 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

939 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

940 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

941 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

942 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

945 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

946 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

947 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

948 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

949 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

950 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

951 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

952 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

953 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

954 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

955 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

956 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

957 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

958 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

959 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

960 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

961 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

962 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

963 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

964 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

965 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

966 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

967 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

968 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

969 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

970 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

971 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

972 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

975 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

976 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

977 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

978 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

979 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

980 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

981 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

982 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

984 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

985 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

986 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

988 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

989 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

990 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

992 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

993 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

994 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

996 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

999 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1002 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1005 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1009 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1010 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1011 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1012 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1013 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1014 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1015 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1025 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1026 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1027 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1028 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1029 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1030 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1031 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1032 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1033 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1034 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1035 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1036 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1037 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1038 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1039 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1040 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1041 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1042 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1043 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1044 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1045 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1046 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1047 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1048 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1049 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1050 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1051 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1052 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1055 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1056 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1057 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1058 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1059 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1060 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1061 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1062 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1063 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1064 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1065 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1066 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1067 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1068 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1069 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1070 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1071 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1072 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1073 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1074 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1075 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1076 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1077 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1078 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1079 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1080 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1081 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1082 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1085 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1086 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1087 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1088 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1089 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1090 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1091 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1092 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1093 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1094 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1095 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1096 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1097 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1098 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1099 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1100 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1101 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1102 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1103 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1104 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1105 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1106 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1109 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1110 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1111 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1112 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1113 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1114 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1115 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1116 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1117 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1118 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1119 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1120 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1121 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1122 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1123 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1124 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1125 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1126 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1127 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1128 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1129 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1130 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1133 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1134 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1135 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1136 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1137 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1138 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1139 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1140 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1141 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1142 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1143 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1144 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1145 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1146 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1147 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1148 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1149 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1150 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1151 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1152 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1153 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1154 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1157 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1158 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1159 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1160 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1161 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1162 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1163 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1164 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1165 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1166 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1167 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1168 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1169 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1170 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1171 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1172 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1173 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1174 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1175 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1176 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1177 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1178 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1181 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1182 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1183 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1184 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1185 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1186 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1187 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1188 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1189 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1190 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1191 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1192 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1193 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1194 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1195 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1196 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1197 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1198 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1199 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1200 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1201 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1202 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1205 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1206 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1207 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1208 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1209 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1210 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1211 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1212 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1213 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1214 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1215 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1216 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1217 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1218 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1219 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1220 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1221 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1222 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1223 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1224 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1225 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1226 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1229 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1230 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1231 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1232 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1233 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1234 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1235 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1236 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1237 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1238 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1239 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1240 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1241 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1242 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1243 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1244 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1245 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1246 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1247 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1248 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1249 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1250 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1253 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1254 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1255 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1256 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1257 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1258 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1259 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1260 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1261 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1262 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1263 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1264 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1265 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1266 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1267 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1268 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1269 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1270 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1271 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1272 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1273 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1274 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1283 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1284 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1285 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1286 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1287 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1288 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1291 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1292 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1293 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1294 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1295 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1296 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1297 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1298 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1299 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1300 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1301 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1302 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1305 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1308 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1311 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1314 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1317 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1318 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1319 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1320 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1322 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1323 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1324 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1325 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1326 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1327 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1328 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1331 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1332 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1333 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1336 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1337 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1338 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1339 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1340 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1341 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1342 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1343 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1346 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1354 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1355 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1356 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1357 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1358 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1359 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1360 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1361 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1362 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1363 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1364 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1365 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1366 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1367 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1368 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1369 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1370 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1371 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1372 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1373 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1374 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1375 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1376 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1377 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1378 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1379 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1380 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1381 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1382 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1383 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1384 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1385 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1386 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1387 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1388 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1389 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1390 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1391 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1392 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1393 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1394 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1395 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1396 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1397 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1398 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1399 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1400 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1401 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1404 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1405 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1406 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1407 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1408 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1409 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1410 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1411 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1412 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1413 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1414 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1415 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1416 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1417 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1418 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1419 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1422 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1423 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1424 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1425 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1426 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1427 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1428 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1429 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1430 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1431 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1432 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1433 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1434 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1435 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1436 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1437 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1438 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1439 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1440 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1441 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1442 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1443 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1444 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1445 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1446 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1447 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1448 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1449 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1450 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1451 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1452 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1453 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1454 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1455 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1456 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1457 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1458 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1459 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1460 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1461 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1462 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1463 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1464 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1465 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1466 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1467 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1468 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1469 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1472 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1473 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1474 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1475 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1476 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1477 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1478 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1479 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1480 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1481 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1482 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1483 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1484 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1485 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1486 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1487 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1488 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1489 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1490 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1491 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1492 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1493 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1494 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1495 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1496 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1497 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1498 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1499 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1500 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1501 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1502 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1503 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1504 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1505 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1506 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1507 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1508 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1509 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1510 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1511 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1512 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1513 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1514 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1515 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1516 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1517 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1518 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1519 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1522 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1523 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1524 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1525 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1526 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1527 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1528 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1529 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1530 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1531 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1532 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1533 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1534 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1535 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1536 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1537 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1540 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1541 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1542 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1543 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1544 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1545 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1546 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1547 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1548 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1549 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1550 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1551 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1552 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1553 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1554 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1555 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1558 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1559 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1560 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1561 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1562 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1563 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1564 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1565 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1566 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1567 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1568 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1569 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1570 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1571 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1572 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1573 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1574 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1575 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1576 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1577 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1578 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1579 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1580 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1581 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1582 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1583 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1584 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1585 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1586 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1587 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1588 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1589 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1592 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1593 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1594 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1595 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1596 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1597 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1598 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1599 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1600 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1601 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1602 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1603 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1604 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1605 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1606 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1607 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1608 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1611 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1612 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1613 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1614 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1615 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1616 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1617 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1618 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1621 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1622 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1623 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1624 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1625 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1626 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1627 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1628 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1631 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1632 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1633 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1634 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1635 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1636 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1637 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1638 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1639 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1640 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1641 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1642 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1643 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1644 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1645 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1646 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1655 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1656 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1657 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1658 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1659 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1660 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1661 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1662 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1663 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1664 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1665 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1666 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1667 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1668 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1669 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1670 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1671 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1672 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1673 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1674 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1677 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1678 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1679 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1680 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1681 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1682 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1683 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1684 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1685 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1686 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1687 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1690 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1691 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1692 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1695 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1696 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1697 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1698 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1699 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1700 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1701 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1702 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1703 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1704 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1705 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1708 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1709 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1710 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1711 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1712 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1715 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1716 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1717 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1718 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1719 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1722 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1723 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1724 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1725 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1726 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1727 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1728 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1729 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1730 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1731 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1732 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1733 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1734 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1735 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1736 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1737 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1738 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1741 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1742 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1743 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1744 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1745 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1746 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1747 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1748 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1749 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1752 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1755 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1758 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1766 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1769 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1770 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1771 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1772 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1775 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1778 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1779 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1780 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1783 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1791 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1792 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1793 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1794 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1795 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1796 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1797 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1800 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1801 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1802 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1803 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1804 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1805 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1806 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1809 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1810 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1811 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1812 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1813 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1814 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1815 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1818 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1820 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1821 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1822 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1824 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1825 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1826 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1828 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1829 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1830 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1832 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1833 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1834 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1835 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1837 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1838 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1839 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1840 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1842 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1843 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1844 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1846 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1847 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1848 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1849 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1850 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1851 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1854 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1855 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1856 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1859 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1862 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1865 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1874 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1875 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1876 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1877 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1878 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

1879 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

1882 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

1883 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

1884 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

1893 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1894 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1895 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1896 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1897 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1899 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1900 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1901 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1902 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1905 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1906 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1907 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1908 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1909 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1910 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1911 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1912 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1914 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1915 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1916 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

1918 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

1919 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

1920 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

1921 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

1922 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

1925 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

1926 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

1927 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

1928 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

1929 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

1930 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

1932 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

1933 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

1942 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

1943 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

1944 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

1945 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

1946 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

1947 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

1948 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

1949 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

1950 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

1951 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

1952 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

1953 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

1954 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

1955 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

1956 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

1957 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

1960 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

1963 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

1964 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

1966 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

1967 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

1968 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

1969 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

1970 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

1971 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

1972 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

1973 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

1974 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

1975 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

1980 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

1981 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

1982 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

1984 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

1985 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

1986 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

1987 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

1990 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

1991 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

1992 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

1994 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

1995 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

1996 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

1997 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2000 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2001 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2002 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2003 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2004 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2006 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2007 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2008 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2009 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2010 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2011 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2012 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2013 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2014 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2017 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2018 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2019 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2020 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2022 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2023 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2024 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2025 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2026 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2029 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2030 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2031 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2032 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2034 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2035 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2036 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2037 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2038 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2040 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2043 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2045 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2046 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2050 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2051 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2052 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2053 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2054 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2056 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2057 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2058 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2059 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2060 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2061 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2062 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2063 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2064 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2067 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2068 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2069 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2071 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2072 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2073 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2076 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2077 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2078 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2079 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2080 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2082 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2083 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2084 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2085 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2086 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2087 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2088 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2089 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2091 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2092 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2093 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2094 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2096 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2097 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2098 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2099 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2100 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2103 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2104 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2105 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2106 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2107 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2108 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2111 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2112 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2113 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2114 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2115 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2116 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2117 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2120 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2123 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2124 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2125 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2126 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2127 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2128 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2129 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2130 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2133 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2134 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2137 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2138 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2139 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2140 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2141 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2142 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2143 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2144 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2147 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2148 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2150 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2151 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2152 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2153 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2154 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2157 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2158 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2159 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2160 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2161 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2165 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2166 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2167 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2170 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2173 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2174 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2175 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2176 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2177 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2178 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2179 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2182 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2183 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2186 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2187 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2188 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2189 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2190 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2191 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2192 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2193 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2194 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2195 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2198 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2199 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2200 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2201 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2202 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2205 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2206 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2207 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2208 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2209 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2212 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2213 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2214 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2217 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2220 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2221 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2222 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2223 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2224 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2225 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2226 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2227 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2231 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2232 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2233 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2236 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2237 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2238 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2239 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2240 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2241 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2242 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2243 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2244 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2245 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2248 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2249 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2250 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2251 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2252 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2255 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2256 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2257 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2258 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2259 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2262 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2263 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2264 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2265 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2268 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2271 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2272 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2273 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2274 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2275 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2276 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2277 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2280 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2281 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2284 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2285 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2286 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2287 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2288 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2289 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2290 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2291 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2292 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2293 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2297 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2298 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2299 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2302 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2303 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2304 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2307 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2308 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2309 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2312 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2313 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2314 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2318 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2319 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2320 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2323 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2324 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2326 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2327 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2328 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2330 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2331 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2332 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2334 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2335 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2338 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2339 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2340 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2342 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2343 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2344 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2345 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2347 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2348 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2350 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2351 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2352 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2353 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2354 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2355 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2356 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2357 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2358 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2361 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2370 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2371 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2372 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2373 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2374 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2375 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2376 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2377 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2378 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2379 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2380 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2381 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2382 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2383 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2384 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2385 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2386 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2387 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2388 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2389 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2390 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2391 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2392 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2393 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2394 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2395 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2396 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2399 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2400 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2401 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2402 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2403 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2404 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2405 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2406 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2407 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2408 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2409 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2410 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2411 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2412 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2413 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2414 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2415 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2416 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2417 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2418 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2419 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2420 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2421 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2422 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2423 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2424 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2425 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2426 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2429 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2430 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2431 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2432 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2433 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2434 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2435 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2436 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2437 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2438 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2439 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2440 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2441 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2442 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2443 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2444 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2445 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2446 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2447 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2448 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2449 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2450 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2451 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2452 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2453 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2456 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2457 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2458 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2459 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2460 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2461 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2462 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2463 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2464 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2465 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2466 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2467 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2468 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2469 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2470 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2471 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2474 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2475 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2478 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2481 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2482 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2483 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2484 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2485 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2486 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2487 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2488 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2489 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2490 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2491 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2492 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2493 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2494 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2495 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2496 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2497 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2498 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2499 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2500 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2501 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2502 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2503 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2504 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2505 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2506 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2507 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2508 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2509 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2510 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2511 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2512 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2513 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2514 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2515 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2516 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2517 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2518 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2519 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2520 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2523 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2524 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2525 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2526 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2527 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2528 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2529 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2530 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2531 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2532 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2533 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2534 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2535 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2536 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2537 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2538 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2539 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2540 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2541 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2542 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2543 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2544 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2545 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2546 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2547 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2548 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2549 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2550 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2551 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2552 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2553 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2554 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2555 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2556 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2557 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2558 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2559 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2560 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2561 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2562 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2565 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2568 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2571 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2572 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2575 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2576 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2577 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2578 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2579 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2580 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2581 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2582 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2583 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2584 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2585 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2586 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2587 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2588 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2589 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2590 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2591 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2592 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2593 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2594 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2595 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2596 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2597 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2598 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2599 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2600 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2601 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2604 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2605 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2606 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2607 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2608 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2609 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2610 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2611 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2612 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2613 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2614 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2615 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2616 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2617 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2618 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2619 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2620 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2621 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2624 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2627 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2628 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2629 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2630 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2631 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2632 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2633 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2634 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2635 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2636 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2637 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2638 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2639 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2642 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2643 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2644 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2645 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2646 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2647 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2648 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2649 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2650 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2651 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2652 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2653 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2654 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2657 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2658 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2659 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2660 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2661 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2662 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2663 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2664 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2665 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2666 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2667 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2668 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2669 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2670 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2671 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2672 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2673 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2674 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2675 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2676 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2677 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2678 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2679 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2682 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2683 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2684 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2685 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2686 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2687 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2690 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2691 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2692 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2693 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2694 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2695 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2698 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2699 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2702 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2705 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2708 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2711 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2714 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2717 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2720 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2728 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2729 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2730 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2731 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2732 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2733 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2734 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2735 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2736 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2737 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2738 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2739 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2740 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2741 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2742 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2743 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2744 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2747 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2748 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2749 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2750 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2751 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2752 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2753 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2756 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2757 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2758 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2759 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2760 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2761 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2762 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2763 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2764 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2767 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2770 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2773 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2776 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2779 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

2780 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

2781 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

2782 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

2783 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

2784 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

2785 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

2786 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

2787 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

2788 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

2789 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

2790 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

2791 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

2792 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

2794 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

2795 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

2796 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

2804 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2805 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2806 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2807 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2808 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2809 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2812 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2813 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2814 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2815 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2816 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2817 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2818 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

2821 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2822 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2823 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2824 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2829 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2830 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2831 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2832 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2837 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2838 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2839 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2840 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2845 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2846 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2847 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2848 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2853 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2854 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2855 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2858 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2859 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2860 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2861 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2866 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2867 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2868 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2873 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2874 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2875 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2880 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2881 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2882 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2887 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2888 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2889 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2892 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2893 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2894 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2895 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2900 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2901 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2902 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2907 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2908 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2909 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2914 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

2915 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

2916 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

2921 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

2922 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

2923 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

2926 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

2927 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

2928 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

2929 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

2934 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

2935 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

2936 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

2941 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

2942 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

2943 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

2948 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

2949 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

2950 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

2955 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

2956 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

2957 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

2961 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

2962 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

2963 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

2964 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

2965 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

2966 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

2967 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

2968 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

2969 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

2970 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

2971 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

2972 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

2976 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

2977 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

2978 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

2979 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

2989 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

2990 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

2991 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

2992 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

2994 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

2998 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

2999 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3000 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3001 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3002 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3004 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3005 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3006 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3008 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3010 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3011 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3012 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3015 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3017 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3018 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3019 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3020 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3022 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3025 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3026 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3027 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3028 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3030 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3032 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3033 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3034 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3035 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3037 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3039 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3040 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3041 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3042 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3043 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3045 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3046 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3047 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3049 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3050 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3053 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3054 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3055 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3056 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3057 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3058 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3059 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3060 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3061 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3062 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3063 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3064 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3067 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3068 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3069 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3070 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3071 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3072 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3073 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3074 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3075 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3076 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3079 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3080 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3081 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3082 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3083 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3084 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3087 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3088 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3089 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3091 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3092 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3094 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3095 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3096 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3097 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3099 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3101 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3102 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3103 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3105 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3106 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3108 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3109 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3110 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3111 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3113 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3117 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3118 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3119 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3121 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3122 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3123 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3124 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3125 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3127 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3128 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3129 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3131 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3132 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3133 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3134 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3135 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3138 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3139 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3140 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3142 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3143 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3145 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3146 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3147 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3148 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3150 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3152 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3153 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3154 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3156 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3157 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3159 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3160 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3161 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3162 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3164 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3168 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3169 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3170 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3172 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3173 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3174 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3175 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3176 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3178 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3179 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3180 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3182 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3183 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3184 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3185 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3186 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3189 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3190 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3191 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3192 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3193 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3194 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3195 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3196 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3197 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3198 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3199 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3200 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3203 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3206 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3209 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3212 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3215 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3218 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3221 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3224 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3225 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3226 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3227 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3228 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3229 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3231 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3232 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3233 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3234 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3235 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3236 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3239 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3242 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3243 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3244 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3245 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3246 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3247 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3248 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3250 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3251 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3252 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3253 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3254 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3255 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3256 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3257 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3259 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3260 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3261 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3262 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3263 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3264 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3279 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3280 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3281 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3282 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3283 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3284 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3285 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3286 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3287 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3288 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3289 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3290 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3291 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3292 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3293 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3294 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3295 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3296 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3297 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3298 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3299 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3300 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3301 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3302 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3303 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3304 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3305 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3306 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3307 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3308 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3309 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3310 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3312 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3313 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3314 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3315 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3316 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3317 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3318 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3319 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3320 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3321 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3322 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3323 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3324 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3325 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3326 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3327 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3328 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3329 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3330 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3331 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3332 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3333 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3336 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3337 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3338 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3339 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3340 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3341 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3342 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3343 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3344 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3345 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3346 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3347 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3348 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3349 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3350 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3351 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3352 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3353 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3354 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3355 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3356 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3357 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3358 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3359 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3360 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3363 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3364 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3367 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3368 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3372 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3373 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3376 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3377 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3378 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3379 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3380 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3383 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3384 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3385 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3386 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3387 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3388 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3389 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3390 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3391 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3392 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3393 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3394 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3395 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3396 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3397 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3398 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3399 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3400 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3401 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3402 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3403 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3404 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3407 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3408 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3409 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3410 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3411 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3412 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3413 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3414 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3415 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3416 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3417 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3418 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3421 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3424 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3433 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3434 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3435 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3436 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3437 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3438 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3439 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3440 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3443 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3444 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3445 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3446 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3447 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3448 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3449 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3451 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3454 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3455 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3456 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3457 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3458 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3459 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3460 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3461 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3464 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3465 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3466 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3467 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3468 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3469 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3470 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3472 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3473 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3474 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3477 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3478 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3480 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3483 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3498 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3501 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3502 ((
INSTANCE
è=ð
COMP2
))

	)

3504 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3507 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3510 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3511 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3512 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3513 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3514 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3515 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3516 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3517 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3520 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3521 ((
INSTANCE
è=ð
GPIOB
) || \

3522 ((
INSTANCE
è=ð
GPIOC
) || \

3523 ((
INSTANCE
è=ð
GPIOD
) || \

3524 ((
INSTANCE
è=ð
GPIOH
))

	)

3526 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3527 ((
INSTANCE
è=ð
GPIOB
) || \

3528 ((
INSTANCE
è=ð
GPIOC
) || \

3529 ((
INSTANCE
è=ð
GPIOD
))

	)

3532 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

3533 ((
INSTANCE
è=ð
I2C2
))

	)

3536 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

3540 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3543 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3546 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

3547 ((
INSTANCE
è=ð
SPI2
))

	)

3550 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3553 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3554 ((
INSTANCE
è=ð
TIM6
) || \

3555 ((
INSTANCE
è=ð
TIM21
) || \

3556 ((
INSTANCE
è=ð
TIM22
))

	)

3559 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3560 ((
INSTANCE
è=ð
TIM21
) || \

3561 ((
INSTANCE
è=ð
TIM22
))

	)

3564 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3565 ((
INSTANCE
è=ð
TIM21
) || \

3566 ((
INSTANCE
è=ð
TIM22
))

	)

3569 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3570 ((
INSTANCE
è=ð
TIM21
))

	)

3573 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3574 ((
INSTANCE
è=ð
TIM21
) || \

3575 ((
INSTANCE
è=ð
TIM22
))

	)

3578 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3579 ((
INSTANCE
è=ð
TIM21
))

	)

3582 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3583 ((
INSTANCE
è=ð
TIM21
) || \

3584 ((
INSTANCE
è=ð
TIM22
))

	)

3587 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3588 ((
INSTANCE
è=ð
TIM21
) || \

3589 ((
INSTANCE
è=ð
TIM22
))

	)

3592 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3593 ((
INSTANCE
è=ð
TIM21
) || \

3594 ((
INSTANCE
è=ð
TIM22
))

	)

3597 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3600 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3605 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3608 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3609 ((
INSTANCE
è=ð
TIM6
))

	)

3612 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3615 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3618 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3621 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3622 ((
INSTANCE
è=ð
TIM6
) || \

3623 ((
INSTANCE
è=ð
TIM21
) || \

3624 ((
INSTANCE
è=ð
TIM22
))

	)

3627 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3628 ((
INSTANCE
è=ð
TIM21
) || \

3629 ((
INSTANCE
è=ð
TIM22
))

	)

3634 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3635 ((
INSTANCE
è=ð
TIM21
) || \

3636 ((
INSTANCE
è=ð
TIM22
))

	)

3639 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3640 ((
INSTANCE
è=ð
TIM21
) || \

3641 ((
INSTANCE
è=ð
TIM22
))

	)

3644 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3645 ((
INSTANCE
è=ð
TIM21
) || \

3646 ((
INSTANCE
è=ð
TIM22
))

	)

3649 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3652 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3653 ((((
INSTANCE
è=ð
TIM2
) && \

3654 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3655 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3656 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3657 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3659 (((
INSTANCE
è=ð
TIM21
) && \

3660 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3661 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

3663 (((
INSTANCE
è=ð
TIM22
) && \

3664 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3665 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3668 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3669 ((
INSTANCE
è=ð
USART2
) || \

3670 ((
INSTANCE
è=ð
LPUART1
))

	)

3673 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3674 ((
INSTANCE
è=ð
USART2
))

	)

3678 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3679 ((
INSTANCE
è=ð
USART2
))

	)

3682 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3683 ((
INSTANCE
è=ð
USART2
) || \

3684 ((
INSTANCE
è=ð
LPUART1
))

	)

3687 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3688 ((
INSTANCE
è=ð
USART2
))

	)

3691 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3692 ((
INSTANCE
è=ð
USART2
) || \

3693 ((
INSTANCE
è=ð
LPUART1
))

	)

3695 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3696 ((
INSTANCE
è=ð
USART2
) || \

3697 ((
INSTANCE
è=ð
LPUART1
))

	)

3700 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3701 ((
INSTANCE
è=ð
USART2
))

	)

3704 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3705 ((
INSTANCE
è=ð
USART2
))

	)

3708 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3711 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3727 
	#RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3728 
	#AES_LPUART1_IRQn
 
LPUART1_IRQn


	)

3729 
	#AES_RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3730 
	#TIM6_DAC_IRQn
 
TIM6_IRQn


	)

3731 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3734 
	#RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3735 
	#AES_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3736 
	#AES_RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3737 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3738 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3748 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l052xx.h

54 #iâdeà
__STM32L052xx_H


55 
	#__STM32L052xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
TIM2_IRQn
 = 15,

113 
TIM6_DAC_IRQn
 = 17,

114 
TIM21_IRQn
 = 20,

115 
TIM22_IRQn
 = 22,

116 
I2C1_IRQn
 = 23,

117 
I2C2_IRQn
 = 24,

118 
SPI1_IRQn
 = 25,

119 
SPI2_IRQn
 = 26,

120 
USART1_IRQn
 = 27,

121 
USART2_IRQn
 = 28,

122 
RNG_LPUART1_IRQn
 = 29,

123 
USB_IRQn
 = 31,

124 } 
	tIRQn_Ty³
;

130 
	~"cÜe_cm0¶us.h
"

131 
	~"sy¡em_¡m32l0xx.h
"

132 
	~<¡dšt.h
>

144 
__IO
 
ušt32_t
 
ISR
;

145 
__IO
 
ušt32_t
 
IER
;

146 
__IO
 
ušt32_t
 
CR
;

147 
__IO
 
ušt32_t
 
CFGR1
;

148 
__IO
 
ušt32_t
 
CFGR2
;

149 
__IO
 
ušt32_t
 
SMPR
;

150 
ušt32_t
 
RESERVED1
;

151 
ušt32_t
 
RESERVED2
;

152 
__IO
 
ušt32_t
 
TR
;

153 
ušt32_t
 
RESERVED3
;

154 
__IO
 
ušt32_t
 
CHSELR
;

155 
ušt32_t
 
RESERVED4
[5];

156 
__IO
 
ušt32_t
 
DR
;

157 
ušt32_t
 
RESERVED5
[28];

158 
__IO
 
ušt32_t
 
CALFACT
;

159 } 
	tADC_Ty³Def
;

163 
__IO
 
ušt32_t
 
CCR
;

164 } 
	tADC_CommÚ_Ty³Def
;

173 
__IO
 
ušt32_t
 
CSR
;

174 } 
	tCOMP_Ty³Def
;

178 
__IO
 
ušt32_t
 
CSR
;

179 } 
	tCOMP_CommÚ_Ty³Def
;

188 
__IO
 
ušt32_t
 
DR
;

189 
__IO
 
ušt8_t
 
IDR
;

190 
ušt8_t
 
RESERVED0
;

191 
ušt16_t
 
RESERVED1
;

192 
__IO
 
ušt32_t
 
CR
;

193 
ušt32_t
 
RESERVED2
;

194 
__IO
 
ušt32_t
 
INIT
;

195 
__IO
 
ušt32_t
 
POL
;

196 } 
	tCRC_Ty³Def
;

204 
__IO
 
ušt32_t
 
CR
;

205 
__IO
 
ušt32_t
 
CFGR
;

206 
__IO
 
ušt32_t
 
ISR
;

207 
__IO
 
ušt32_t
 
ICR
;

208 } 
	tCRS_Ty³Def
;

216 
__IO
 
ušt32_t
 
CR
;

217 
__IO
 
ušt32_t
 
SWTRIGR
;

218 
__IO
 
ušt32_t
 
DHR12R1
;

219 
__IO
 
ušt32_t
 
DHR12L1
;

220 
__IO
 
ušt32_t
 
DHR8R1
;

221 
ušt32_t
 
RESERVED0
[6];

222 
__IO
 
ušt32_t
 
DOR1
;

223 
ušt32_t
 
RESERVED1
;

224 
__IO
 
ušt32_t
 
SR
;

225 } 
	tDAC_Ty³Def
;

233 
__IO
 
ušt32_t
 
IDCODE
;

234 
__IO
 
ušt32_t
 
CR
;

235 
__IO
 
ušt32_t
 
APB1FZ
;

236 
__IO
 
ušt32_t
 
APB2FZ
;

237 }
	tDBGMCU_Ty³Def
;

245 
__IO
 
ušt32_t
 
CCR
;

246 
__IO
 
ušt32_t
 
CNDTR
;

247 
__IO
 
ušt32_t
 
CPAR
;

248 
__IO
 
ušt32_t
 
CMAR
;

249 } 
	tDMA_ChªÃl_Ty³Def
;

253 
__IO
 
ušt32_t
 
ISR
;

254 
__IO
 
ušt32_t
 
IFCR
;

255 } 
	tDMA_Ty³Def
;

259 
__IO
 
ušt32_t
 
CSELR
;

260 } 
	tDMA_Reque¡_Ty³Def
;

268 
__IO
 
ušt32_t
 
IMR
;

269 
__IO
 
ušt32_t
 
EMR
;

270 
__IO
 
ušt32_t
 
RTSR
;

271 
__IO
 
ušt32_t
 
FTSR
;

272 
__IO
 
ušt32_t
 
SWIER
;

273 
__IO
 
ušt32_t
 
PR
;

274 }
	tEXTI_Ty³Def
;

281 
__IO
 
ušt32_t
 
ACR
;

282 
__IO
 
ušt32_t
 
PECR
;

283 
__IO
 
ušt32_t
 
PDKEYR
;

284 
__IO
 
ušt32_t
 
PEKEYR
;

285 
__IO
 
ušt32_t
 
PRGKEYR
;

286 
__IO
 
ušt32_t
 
OPTKEYR
;

287 
__IO
 
ušt32_t
 
SR
;

288 
__IO
 
ušt32_t
 
OPTR
;

289 
__IO
 
ušt32_t
 
WRPR
;

290 } 
	tFLASH_Ty³Def
;

298 
__IO
 
ušt32_t
 
RDP
;

299 
__IO
 
ušt32_t
 
USER
;

300 
__IO
 
ušt32_t
 
WRP01
;

301 } 
	tOB_Ty³Def
;

310 
__IO
 
ušt32_t
 
MODER
;

311 
__IO
 
ušt32_t
 
OTYPER
;

312 
__IO
 
ušt32_t
 
OSPEEDR
;

313 
__IO
 
ušt32_t
 
PUPDR
;

314 
__IO
 
ušt32_t
 
IDR
;

315 
__IO
 
ušt32_t
 
ODR
;

316 
__IO
 
ušt32_t
 
BSRR
;

317 
__IO
 
ušt32_t
 
LCKR
;

318 
__IO
 
ušt32_t
 
AFR
[2];

319 
__IO
 
ušt32_t
 
BRR
;

320 }
	tGPIO_Ty³Def
;

327 
__IO
 
ušt32_t
 
ISR
;

328 
__IO
 
ušt32_t
 
ICR
;

329 
__IO
 
ušt32_t
 
IER
;

330 
__IO
 
ušt32_t
 
CFGR
;

331 
__IO
 
ušt32_t
 
CR
;

332 
__IO
 
ušt32_t
 
CMP
;

333 
__IO
 
ušt32_t
 
ARR
;

334 
__IO
 
ušt32_t
 
CNT
;

335 } 
	tLPTIM_Ty³Def
;

343 
__IO
 
ušt32_t
 
CFGR1
;

344 
__IO
 
ušt32_t
 
CFGR2
;

345 
__IO
 
ušt32_t
 
EXTICR
[4];

346 
ušt32_t
 
RESERVED
[2];

347 
__IO
 
ušt32_t
 
CFGR3
;

348 } 
	tSYSCFG_Ty³Def
;

358 
__IO
 
ušt32_t
 
CR1
;

359 
__IO
 
ušt32_t
 
CR2
;

360 
__IO
 
ušt32_t
 
OAR1
;

361 
__IO
 
ušt32_t
 
OAR2
;

362 
__IO
 
ušt32_t
 
TIMINGR
;

363 
__IO
 
ušt32_t
 
TIMEOUTR
;

364 
__IO
 
ušt32_t
 
ISR
;

365 
__IO
 
ušt32_t
 
ICR
;

366 
__IO
 
ušt32_t
 
PECR
;

367 
__IO
 
ušt32_t
 
RXDR
;

368 
__IO
 
ušt32_t
 
TXDR
;

369 }
	tI2C_Ty³Def
;

377 
__IO
 
ušt32_t
 
KR
;

378 
__IO
 
ušt32_t
 
PR
;

379 
__IO
 
ušt32_t
 
RLR
;

380 
__IO
 
ušt32_t
 
SR
;

381 
__IO
 
ušt32_t
 
WINR
;

382 } 
	tIWDG_Ty³Def
;

389 
__IO
 
ušt32_t
 
CSSA
;

390 
__IO
 
ušt32_t
 
CSL
;

391 
__IO
 
ušt32_t
 
NVDSSA
;

392 
__IO
 
ušt32_t
 
NVDSL
;

393 
__IO
 
ušt32_t
 
VDSSA
 ;

394 
__IO
 
ušt32_t
 
VDSL
 ;

395 
__IO
 
ušt32_t
 
LSSA
 ;

396 
__IO
 
ušt32_t
 
LSL
 ;

397 
__IO
 
ušt32_t
 
CR
 ;

399 } 
	tFIREWALL_Ty³Def
;

406 
__IO
 
ušt32_t
 
CR
;

407 
__IO
 
ušt32_t
 
CSR
;

408 } 
	tPWR_Ty³Def
;

415 
__IO
 
ušt32_t
 
CR
;

416 
__IO
 
ušt32_t
 
ICSCR
;

417 
__IO
 
ušt32_t
 
CRRCR
;

418 
__IO
 
ušt32_t
 
CFGR
;

419 
__IO
 
ušt32_t
 
CIER
;

420 
__IO
 
ušt32_t
 
CIFR
;

421 
__IO
 
ušt32_t
 
CICR
;

422 
__IO
 
ušt32_t
 
IOPRSTR
;

423 
__IO
 
ušt32_t
 
AHBRSTR
;

424 
__IO
 
ušt32_t
 
APB2RSTR
;

425 
__IO
 
ušt32_t
 
APB1RSTR
;

426 
__IO
 
ušt32_t
 
IOPENR
;

427 
__IO
 
ušt32_t
 
AHBENR
;

428 
__IO
 
ušt32_t
 
APB2ENR
;

429 
__IO
 
ušt32_t
 
APB1ENR
;

430 
__IO
 
ušt32_t
 
IOPSMENR
;

431 
__IO
 
ušt32_t
 
AHBSMENR
;

432 
__IO
 
ušt32_t
 
APB2SMENR
;

433 
__IO
 
ušt32_t
 
APB1SMENR
;

434 
__IO
 
ušt32_t
 
CCIPR
;

435 
__IO
 
ušt32_t
 
CSR
;

436 } 
	tRCC_Ty³Def
;

443 
__IO
 
ušt32_t
 
CR
;

444 
__IO
 
ušt32_t
 
SR
;

445 
__IO
 
ušt32_t
 
DR
;

446 } 
	tRNG_Ty³Def
;

453 
__IO
 
ušt32_t
 
TR
;

454 
__IO
 
ušt32_t
 
DR
;

455 
__IO
 
ušt32_t
 
CR
;

456 
__IO
 
ušt32_t
 
ISR
;

457 
__IO
 
ušt32_t
 
PRER
;

458 
__IO
 
ušt32_t
 
WUTR
;

459 
ušt32_t
 
RESERVED
;

460 
__IO
 
ušt32_t
 
ALRMAR
;

461 
__IO
 
ušt32_t
 
ALRMBR
;

462 
__IO
 
ušt32_t
 
WPR
;

463 
__IO
 
ušt32_t
 
SSR
;

464 
__IO
 
ušt32_t
 
SHIFTR
;

465 
__IO
 
ušt32_t
 
TSTR
;

466 
__IO
 
ušt32_t
 
TSDR
;

467 
__IO
 
ušt32_t
 
TSSSR
;

468 
__IO
 
ušt32_t
 
CALR
;

469 
__IO
 
ušt32_t
 
TAMPCR
;

470 
__IO
 
ušt32_t
 
ALRMASSR
;

471 
__IO
 
ušt32_t
 
ALRMBSSR
;

472 
__IO
 
ušt32_t
 
OR
;

473 
__IO
 
ušt32_t
 
BKP0R
;

474 
__IO
 
ušt32_t
 
BKP1R
;

475 
__IO
 
ušt32_t
 
BKP2R
;

476 
__IO
 
ušt32_t
 
BKP3R
;

477 
__IO
 
ušt32_t
 
BKP4R
;

478 } 
	tRTC_Ty³Def
;

486 
__IO
 
ušt32_t
 
CR1
;

487 
__IO
 
ušt32_t
 
CR2
;

488 
__IO
 
ušt32_t
 
SR
;

489 
__IO
 
ušt32_t
 
DR
;

490 
__IO
 
ušt32_t
 
CRCPR
;

491 
__IO
 
ušt32_t
 
RXCRCR
;

492 
__IO
 
ušt32_t
 
TXCRCR
;

493 
__IO
 
ušt32_t
 
I2SCFGR
;

494 
__IO
 
ušt32_t
 
I2SPR
;

495 } 
	tSPI_Ty³Def
;

502 
__IO
 
ušt32_t
 
CR1
;

503 
__IO
 
ušt32_t
 
CR2
;

504 
__IO
 
ušt32_t
 
SMCR
;

505 
__IO
 
ušt32_t
 
DIER
;

506 
__IO
 
ušt32_t
 
SR
;

507 
__IO
 
ušt32_t
 
EGR
;

508 
__IO
 
ušt32_t
 
CCMR1
;

509 
__IO
 
ušt32_t
 
CCMR2
;

510 
__IO
 
ušt32_t
 
CCER
;

511 
__IO
 
ušt32_t
 
CNT
;

512 
__IO
 
ušt32_t
 
PSC
;

513 
__IO
 
ušt32_t
 
ARR
;

514 
ušt32_t
 
RESERVED12
;

515 
__IO
 
ušt32_t
 
CCR1
;

516 
__IO
 
ušt32_t
 
CCR2
;

517 
__IO
 
ušt32_t
 
CCR3
;

518 
__IO
 
ušt32_t
 
CCR4
;

519 
ušt32_t
 
RESERVED17
;

520 
__IO
 
ušt32_t
 
DCR
;

521 
__IO
 
ušt32_t
 
DMAR
;

522 
__IO
 
ušt32_t
 
OR
;

523 } 
	tTIM_Ty³Def
;

530 
__IO
 
ušt32_t
 
CR
;

531 
__IO
 
ušt32_t
 
IER
;

532 
__IO
 
ušt32_t
 
ICR
;

533 
__IO
 
ušt32_t
 
ISR
;

534 
__IO
 
ušt32_t
 
IOHCR
;

535 
ušt32_t
 
RESERVED1
;

536 
__IO
 
ušt32_t
 
IOASCR
;

537 
ušt32_t
 
RESERVED2
;

538 
__IO
 
ušt32_t
 
IOSCR
;

539 
ušt32_t
 
RESERVED3
;

540 
__IO
 
ušt32_t
 
IOCCR
;

541 
ušt32_t
 
RESERVED4
;

542 
__IO
 
ušt32_t
 
IOGCSR
;

543 
__IO
 
ušt32_t
 
IOGXCR
[8];

544 } 
	tTSC_Ty³Def
;

551 
__IO
 
ušt32_t
 
CR1
;

552 
__IO
 
ušt32_t
 
CR2
;

553 
__IO
 
ušt32_t
 
CR3
;

554 
__IO
 
ušt32_t
 
BRR
;

555 
__IO
 
ušt32_t
 
GTPR
;

556 
__IO
 
ušt32_t
 
RTOR
;

557 
__IO
 
ušt32_t
 
RQR
;

558 
__IO
 
ušt32_t
 
ISR
;

559 
__IO
 
ušt32_t
 
ICR
;

560 
__IO
 
ušt32_t
 
RDR
;

561 
__IO
 
ušt32_t
 
TDR
;

562 } 
	tUSART_Ty³Def
;

569 
__IO
 
ušt32_t
 
CR
;

570 
__IO
 
ušt32_t
 
CFR
;

571 
__IO
 
ušt32_t
 
SR
;

572 } 
	tWWDG_Ty³Def
;

579 
__IO
 
ušt16_t
 
EP0R
;

580 
__IO
 
ušt16_t
 
RESERVED0
;

581 
__IO
 
ušt16_t
 
EP1R
;

582 
__IO
 
ušt16_t
 
RESERVED1
;

583 
__IO
 
ušt16_t
 
EP2R
;

584 
__IO
 
ušt16_t
 
RESERVED2
;

585 
__IO
 
ušt16_t
 
EP3R
;

586 
__IO
 
ušt16_t
 
RESERVED3
;

587 
__IO
 
ušt16_t
 
EP4R
;

588 
__IO
 
ušt16_t
 
RESERVED4
;

589 
__IO
 
ušt16_t
 
EP5R
;

590 
__IO
 
ušt16_t
 
RESERVED5
;

591 
__IO
 
ušt16_t
 
EP6R
;

592 
__IO
 
ušt16_t
 
RESERVED6
;

593 
__IO
 
ušt16_t
 
EP7R
;

594 
__IO
 
ušt16_t
 
RESERVED7
[17];

595 
__IO
 
ušt16_t
 
CNTR
;

596 
__IO
 
ušt16_t
 
RESERVED8
;

597 
__IO
 
ušt16_t
 
ISTR
;

598 
__IO
 
ušt16_t
 
RESERVED9
;

599 
__IO
 
ušt16_t
 
FNR
;

600 
__IO
 
ušt16_t
 
RESERVEDA
;

601 
__IO
 
ušt16_t
 
DADDR
;

602 
__IO
 
ušt16_t
 
RESERVEDB
;

603 
__IO
 
ušt16_t
 
BTABLE
;

604 
__IO
 
ušt16_t
 
RESERVEDC
;

605 
__IO
 
ušt16_t
 
LPMCSR
;

606 
__IO
 
ušt16_t
 
RESERVEDD
;

607 
__IO
 
ušt16_t
 
BCDR
;

608 
__IO
 
ušt16_t
 
RESERVEDE
;

609 } 
	tUSB_Ty³Def
;

618 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

619 
	#FLASH_END
 ((
ušt32_t
)0x0800FFFFUè

	)

620 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

621 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080807FFUè

	)

622 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

623 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

626 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

627 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

628 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

630 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

631 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

632 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

633 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

634 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

635 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

636 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

637 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

638 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

639 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

640 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

641 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

642 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

643 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

645 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

646 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

647 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

648 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

649 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

650 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

651 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

652 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

653 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

654 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

655 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

656 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

657 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

659 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

660 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

661 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

662 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

663 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

664 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

665 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

666 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

667 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

670 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

671 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

672 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

673 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

674 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

675 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

677 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

678 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

679 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

680 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

681 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

691 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

692 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

693 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

694 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

695 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

696 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

697 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

698 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

699 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

700 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

701 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

702 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

703 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

704 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

705 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

707 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

708 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

709 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

710 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

711 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

712 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

713 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

714 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

715 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

717 
	#ADC
 
ADC1_COMMON


	)

718 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

719 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

720 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

722 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

723 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

724 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

725 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

726 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

727 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

728 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

729 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

730 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

733 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

734 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

735 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

736 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

737 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

738 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

740 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

741 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

742 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

743 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

744 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

746 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

769 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

770 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

771 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

772 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

773 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

774 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

775 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

778 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

781 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

782 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

783 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

784 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

785 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

786 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

787 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

790 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

793 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

794 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

795 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

796 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

797 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

798 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

801 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

802 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

803 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

804 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

805 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

806 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

807 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

808 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

809 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

810 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

811 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

812 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

813 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

814 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

815 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

816 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

817 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

818 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

819 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

820 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

821 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

822 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

823 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

824 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

825 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

826 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

827 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

830 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

833 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

834 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

835 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

836 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

837 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

838 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

839 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

840 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

841 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

842 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

843 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

844 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

845 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

846 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

850 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

851 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

852 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

853 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

856 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

857 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

858 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

859 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

862 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

863 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

866 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

867 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

868 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

869 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

870 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

871 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

872 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

873 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

874 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

875 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

876 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

877 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

878 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

879 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

880 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

881 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

882 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

883 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

884 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

887 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

890 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

893 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

894 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

895 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

896 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

897 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

898 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

899 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

900 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

909 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

910 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

911 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

912 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

913 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

914 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

915 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

916 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

917 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

919 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

920 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

921 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

922 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

923 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

924 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

925 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

926 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

927 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

928 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

929 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

930 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

931 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

932 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

933 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

936 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

937 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

938 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

939 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

942 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

950 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

953 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

956 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

957 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

958 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

959 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

960 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

961 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

962 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

963 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

966 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

969 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

978 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

979 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

980 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

981 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

982 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

983 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

984 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

985 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

988 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

989 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

991 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

992 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

993 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

994 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

996 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

997 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

998 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1000 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1003 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1004 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1005 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1006 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1007 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1008 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1009 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1010 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1011 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1014 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1015 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1016 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1017 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1031 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1032 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1033 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1035 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1036 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1037 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1038 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1040 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1041 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1042 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1044 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1045 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1046 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1047 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1048 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1050 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1051 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1054 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1057 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1060 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1063 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1066 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1069 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1078 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1080 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1081 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1082 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1083 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1084 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1085 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1086 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1087 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1088 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1089 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1090 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1091 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1092 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1093 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1094 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1095 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1096 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1099 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1100 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1101 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1102 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1105 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1106 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1107 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1108 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1109 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1110 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1111 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1112 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1114 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1115 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1124 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1125 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1126 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1127 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1128 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1129 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1130 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1131 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1132 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1133 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1134 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1135 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1136 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1137 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1138 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1139 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1140 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1141 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1142 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1143 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1144 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1145 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1146 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1147 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1148 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1149 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1150 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1151 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1154 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1155 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1156 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1157 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1158 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1159 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1160 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1161 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1162 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1163 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1164 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1165 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1166 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1167 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1168 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1169 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1170 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1171 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1172 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1173 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1174 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1175 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1176 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1177 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1178 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1179 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1180 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1181 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1184 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1185 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1186 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1187 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1188 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1189 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1190 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1191 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1193 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1194 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1195 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1197 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1198 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1199 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1201 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1202 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1203 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1205 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1208 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1211 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1214 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1218 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1219 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1220 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1221 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1222 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1223 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1224 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1234 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1235 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1236 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1237 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1238 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1239 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1240 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1241 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1242 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1243 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1244 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1245 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1246 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1247 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1248 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1249 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1250 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1251 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1252 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1253 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1254 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1255 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1256 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1257 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1258 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1259 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1260 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1261 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1264 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1265 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1266 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1267 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1268 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1269 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1270 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1271 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1272 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1273 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1274 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1275 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1276 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1277 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1278 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1279 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1280 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1281 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1282 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1283 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1284 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1285 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1286 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1287 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1288 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1289 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1290 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1291 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1294 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1295 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1296 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1297 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1298 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1299 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1300 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1301 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1302 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1303 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1304 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1305 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1306 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1307 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1308 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1309 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1310 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1311 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1312 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1313 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1314 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1315 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1318 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1319 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1320 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1321 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1322 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1323 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1324 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1325 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1326 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1327 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1328 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1329 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1330 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1331 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1332 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1333 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1334 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1335 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1336 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1337 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1338 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1339 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1342 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1343 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1344 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1345 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1346 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1347 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1348 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1349 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1350 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1351 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1352 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1353 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1354 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1355 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1356 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1357 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1358 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1359 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1360 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1361 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1362 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1363 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1366 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1367 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1368 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1369 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1370 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1371 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1372 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1373 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1374 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1375 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1376 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1377 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1378 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1379 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1380 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1381 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1382 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1383 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1384 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1385 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1386 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1387 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1390 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1391 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1392 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1393 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1394 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1395 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1396 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1397 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1398 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1399 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1400 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1401 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1402 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1403 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1404 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1405 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1406 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1407 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1408 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1409 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1410 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1411 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1414 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1415 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1416 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1417 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1418 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1419 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1420 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1421 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1422 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1423 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1424 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1425 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1426 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1427 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1428 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1429 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1430 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1431 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1432 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1433 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1434 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1435 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1438 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1439 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1440 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1441 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1442 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1443 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1444 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1445 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1446 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1447 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1448 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1449 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1450 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1451 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1452 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1453 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1454 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1455 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1456 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1457 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1458 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1459 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1462 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1463 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1464 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1465 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1466 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1467 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1468 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1469 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1470 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1471 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1472 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1473 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1474 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1475 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1476 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1477 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1478 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1479 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1480 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1481 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1482 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1483 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1492 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1493 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1494 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1495 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1496 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1497 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1500 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1501 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1502 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1503 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1504 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1505 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1506 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1507 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1508 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1509 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1510 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1511 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1514 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1517 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1520 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1523 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1526 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1527 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1528 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1529 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1531 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1532 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1533 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1534 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1535 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1536 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1537 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1540 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1541 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1542 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1545 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1546 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1547 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1548 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1549 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1550 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1551 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1552 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1555 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1563 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1564 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1565 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1566 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1567 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1568 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1569 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1570 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1571 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1572 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1573 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1574 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1575 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1576 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1577 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1578 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1579 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1580 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1581 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1582 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1583 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1584 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1585 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1586 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1587 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1588 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1589 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1590 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1591 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1592 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1593 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1594 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1595 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1596 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1597 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1598 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1599 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1600 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1601 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1602 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1603 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1604 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1605 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1606 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1607 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1608 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1609 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1610 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1613 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1614 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1615 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1616 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1617 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1618 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1619 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1620 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1621 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1622 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1623 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1624 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1625 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1626 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1627 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1628 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1631 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1632 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1633 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1634 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1635 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1636 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1637 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1638 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1639 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1640 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1641 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1642 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1643 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1644 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1645 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1646 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1647 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1648 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1649 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1650 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1651 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1652 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1653 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1654 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1655 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1656 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1657 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1658 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1659 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1660 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1661 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1662 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1663 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1664 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1665 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1666 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1667 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1668 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1669 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1670 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1671 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1672 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1673 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1674 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1675 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1676 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1677 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1678 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1681 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1682 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1683 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1684 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1685 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1686 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1687 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1688 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1689 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1690 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1691 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1692 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1693 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1694 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1695 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1696 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1697 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1698 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1699 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1700 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1701 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1702 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1703 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1704 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1705 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1706 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1707 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1708 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1709 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1710 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1711 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1712 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1713 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1714 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1715 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1716 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1717 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1718 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1719 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1720 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1721 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1722 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1723 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1724 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1725 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1726 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1727 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1728 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1731 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1732 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1733 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1734 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1735 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1736 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1737 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1738 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1739 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1740 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1741 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1742 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1743 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1744 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1745 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1746 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1749 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1750 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1751 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1752 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1753 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1754 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1755 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1756 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1757 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1758 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1759 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1760 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1761 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1762 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1763 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1764 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1767 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1768 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1769 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1770 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1771 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1772 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1773 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1774 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1775 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1776 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1777 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1778 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1779 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1780 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1781 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1782 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1783 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1784 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1785 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1786 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1787 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1788 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1789 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1790 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1791 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1792 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1793 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1794 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1795 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1796 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1797 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1798 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1801 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1802 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1803 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1804 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1805 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1806 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1807 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1808 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1809 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1810 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1811 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1812 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1813 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1814 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1815 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1816 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1817 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1820 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1821 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1822 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1823 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1824 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1825 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1826 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1827 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1830 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1831 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1832 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1833 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1834 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1835 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1836 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1837 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1840 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1841 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1842 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1843 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1844 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1845 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1846 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1847 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1848 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1849 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1850 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1851 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1852 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1853 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1854 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1855 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1864 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1865 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1866 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1867 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1868 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1869 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1870 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1871 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1872 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1873 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1874 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1875 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1876 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1877 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1878 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1879 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1880 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1881 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1882 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1883 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1886 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1887 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1888 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1889 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1890 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1891 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1892 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1893 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1894 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1895 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1896 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1899 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1900 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1901 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1904 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1905 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1906 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1907 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1908 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1909 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1910 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1911 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1912 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1913 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1914 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1917 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1918 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1919 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1920 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1921 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1924 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1925 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1926 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1927 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1928 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1931 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1932 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1933 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1934 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1935 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1936 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1937 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1938 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1939 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1940 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1941 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1942 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1943 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1944 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1945 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1946 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1947 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1950 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1951 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1952 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1953 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1954 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1955 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1956 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1957 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1958 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1961 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1964 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1967 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1975 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1978 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1979 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1980 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1981 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1984 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1987 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1988 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1989 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1992 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2000 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2001 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2002 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2003 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2004 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2005 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2006 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2009 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2010 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2011 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2012 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2013 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2014 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2015 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2018 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2019 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2020 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2021 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2022 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2023 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2024 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2027 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2029 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2030 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2031 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2033 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2034 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2035 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2037 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2038 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2039 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2041 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2042 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2043 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2044 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2046 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2047 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2048 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2049 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2051 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2052 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2053 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2055 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2056 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2057 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2058 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2059 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2060 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2063 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2064 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2065 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2068 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2071 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2074 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2083 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2084 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2085 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2086 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2087 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2088 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2091 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2092 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2093 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2102 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2103 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2104 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2105 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2106 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2108 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2109 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2110 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2111 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2114 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2115 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2116 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2117 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2118 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2119 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2120 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2121 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2123 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2124 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2125 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2127 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2128 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2129 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2130 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2131 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2134 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2135 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2136 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2137 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2138 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2139 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2141 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2142 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2151 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2152 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2153 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2154 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2155 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2156 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2157 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2158 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2159 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2160 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2161 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2162 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2163 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2164 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2165 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2166 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2169 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2172 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2173 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2175 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2176 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2177 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2178 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2179 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2180 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2181 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2182 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2183 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2184 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2187 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2188 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2189 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2193 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2194 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2195 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2197 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2198 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2199 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2200 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2203 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2204 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2205 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2207 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2208 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2209 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2210 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2213 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2214 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2215 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2216 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2217 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2219 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2220 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2221 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2222 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2223 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2224 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2225 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2226 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2227 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2230 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2231 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2232 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2233 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2235 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2236 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2237 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2238 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2239 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2242 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2243 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2244 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2245 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2247 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2248 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2249 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2250 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2251 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2253 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2256 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2258 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2259 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2263 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2264 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2265 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2266 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2267 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2269 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2270 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2271 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2272 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2273 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2274 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2275 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2276 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2277 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2280 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2281 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2282 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2284 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2285 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2286 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2289 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2290 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2291 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2292 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2293 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2295 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2296 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2297 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2298 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2299 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2300 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2301 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2302 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2303 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2305 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2306 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2307 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2308 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2310 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2311 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2312 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2313 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2314 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2317 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2318 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2319 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2320 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2321 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2322 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2325 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2326 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2327 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2328 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2329 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2330 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2331 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2332 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2335 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2338 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2339 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2340 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2341 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2342 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2343 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2344 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2345 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2346 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2349 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2350 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2353 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2354 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2355 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2356 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2357 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2358 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2359 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2360 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2361 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2364 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2365 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2367 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2368 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2369 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2370 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2371 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2374 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2375 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2376 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2377 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2378 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2382 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2383 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2384 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2385 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2386 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2389 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2392 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2393 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2394 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2395 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2396 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2397 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2398 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2401 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2402 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2405 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2406 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2407 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2408 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2409 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2410 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2411 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2412 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2413 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2414 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2415 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2416 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2417 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2420 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2421 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2422 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2423 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2424 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2427 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2428 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2429 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2430 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2431 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2434 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2435 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2436 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2437 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2438 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2441 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2444 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2445 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2446 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2447 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2448 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2449 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2450 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2451 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2455 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2456 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2457 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2460 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2461 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2462 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2463 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2464 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2465 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2466 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2467 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2468 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2469 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2470 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2471 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2472 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2475 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2476 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2477 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2478 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2479 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2482 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2483 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2484 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2485 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2486 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2489 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2490 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2491 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2492 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2493 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2494 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2497 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2500 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2501 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2502 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2503 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2504 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2505 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2506 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2509 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2510 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2513 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2514 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2515 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2516 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2517 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2518 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2519 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2520 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2521 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2522 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2523 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2524 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2525 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2529 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2530 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2531 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2534 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2535 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2536 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2539 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2540 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2541 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2544 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2545 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2546 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2550 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2551 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2552 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2555 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2558 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2561 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2562 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2564 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2565 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2566 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2568 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2569 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2570 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2572 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2573 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2576 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2577 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2578 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2580 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2581 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2582 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2583 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2585 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2586 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2588 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2589 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2590 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2591 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2592 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2593 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2594 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2595 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2596 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2599 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2608 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2609 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2612 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2613 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2614 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2615 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2616 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2624 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2625 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2626 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2627 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2628 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2629 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2630 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2631 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2632 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2633 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2634 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2635 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2636 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2637 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2638 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2639 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2640 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2641 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2642 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2643 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2644 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2645 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2646 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2647 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2648 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2649 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2650 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2653 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2654 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2655 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2656 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2657 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2658 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2659 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2660 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2661 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2662 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2663 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2664 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2665 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2666 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2667 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2668 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2669 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2670 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2671 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2672 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2673 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2674 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2675 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2676 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2677 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2678 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2679 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2680 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2683 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2684 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2685 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2686 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2687 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2688 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2689 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2690 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2691 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2692 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2693 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2694 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2695 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2696 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2697 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2698 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2699 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2700 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2701 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2702 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2703 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2704 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2705 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2706 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2707 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2710 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2711 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2712 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2713 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2714 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2715 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2716 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2717 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2718 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2719 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2720 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2721 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2722 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2723 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2724 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2725 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2728 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2729 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2732 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2735 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2736 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2737 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2738 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2739 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2740 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2741 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2742 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2743 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2744 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2745 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2746 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2747 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2748 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2749 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2750 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2751 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2752 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2753 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2754 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2755 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2756 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2757 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2758 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2759 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2760 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2761 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2762 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2763 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2764 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2765 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2766 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2767 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2768 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2769 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2770 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2771 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2772 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2773 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2774 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2777 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2778 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2779 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2780 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2781 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2782 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2783 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2784 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2785 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2786 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2787 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2788 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2789 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2790 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2791 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2792 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2793 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2794 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2795 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2796 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2797 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2798 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2799 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2800 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2801 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2802 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2803 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2804 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2805 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2806 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2807 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2808 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2809 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2810 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2811 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2812 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2813 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2814 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2815 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2816 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2819 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2822 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2825 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2826 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2829 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2830 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2831 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2832 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2833 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2834 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2835 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2836 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2837 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2838 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2839 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2840 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2841 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2842 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2843 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2844 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2845 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2846 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2847 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2848 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2849 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2850 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2851 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2852 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2853 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2854 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2855 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2858 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2859 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2860 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2861 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2862 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2863 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2864 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2865 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2866 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2867 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2868 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2869 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2870 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2871 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2872 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2873 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2874 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2875 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2878 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2881 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2882 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2883 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2884 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2885 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2886 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2887 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2888 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2889 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2890 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2891 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2892 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2893 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2896 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2897 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2898 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2899 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2900 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2901 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2902 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2903 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2904 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2905 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2906 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2907 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2908 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2911 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2912 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2913 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2914 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2915 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2916 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2917 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2918 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2919 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2920 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2921 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2922 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2923 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2924 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2925 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2926 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2927 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2928 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2929 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2930 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2931 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2932 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2933 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2936 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2937 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2938 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2939 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2940 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2941 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2944 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2945 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2946 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2947 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2948 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2949 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2952 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2953 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2956 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2959 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2962 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2965 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2968 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2971 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2974 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2982 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2983 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2984 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2985 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2986 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2987 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2988 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2989 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2990 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2991 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2992 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2993 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2994 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2995 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2996 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2997 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2998 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3001 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3002 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3003 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3004 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3005 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3006 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3007 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3010 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3011 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3012 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3013 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3014 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3015 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3016 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3017 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3018 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3021 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3024 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3027 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3030 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3033 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3034 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3035 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3036 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3037 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3038 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3039 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3040 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3041 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3042 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3043 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3044 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3045 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3046 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3048 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3049 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3050 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3058 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3059 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3060 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3061 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3062 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3063 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3066 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3067 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3068 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3069 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3070 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3071 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3072 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3075 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3076 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3077 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3078 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3083 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3084 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3085 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3086 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3091 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3092 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3093 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3094 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3099 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3100 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3101 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3102 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3107 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3108 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3109 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3112 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3113 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3114 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3115 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3120 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3121 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3122 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3127 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3128 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3129 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3134 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3135 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3136 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3141 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3142 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3143 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3146 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3147 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3148 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3149 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3154 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3155 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3156 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3161 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3162 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3163 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3168 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3169 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3170 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3175 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3176 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3177 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3180 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3181 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3182 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3183 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3188 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3189 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3190 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3195 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3196 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3197 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3202 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3203 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3204 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3209 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3210 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3211 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3215 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3216 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3217 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3218 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3219 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3220 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3221 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3222 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3223 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3224 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3225 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3226 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3227 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3228 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3232 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3233 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3234 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3235 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3236 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3237 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3247 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3248 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3249 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3250 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3252 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3256 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3257 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3258 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3259 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3260 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3262 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3263 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3264 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3266 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3268 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3269 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3270 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3273 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3275 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3276 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3277 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3278 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3280 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3283 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3284 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3285 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3286 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3288 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3290 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3291 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3292 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3293 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3295 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3297 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3298 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3299 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3300 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3301 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3303 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3304 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3305 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3307 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3308 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3311 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3312 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3313 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3314 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3315 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3316 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3317 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3318 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3319 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3320 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3321 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3322 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3325 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3326 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3327 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3328 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3329 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3330 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3331 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3332 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3333 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3334 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3337 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3338 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3339 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3340 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3341 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3342 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3345 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3346 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3347 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3349 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3350 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3352 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3353 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3354 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3355 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3357 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3359 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3360 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3361 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3363 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3364 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3366 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3367 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3368 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3369 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3371 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3375 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3376 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3377 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3379 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3380 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3381 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3382 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3383 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3385 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3386 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3387 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3389 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3390 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3391 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3392 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3393 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3396 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3397 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3398 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3400 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3401 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3403 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3404 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3405 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3406 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3408 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3410 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3411 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3412 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3414 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3415 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3417 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3418 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3419 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3420 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3422 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3426 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3427 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3428 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3430 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3431 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3432 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3433 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3434 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3436 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3437 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3438 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3440 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3441 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3442 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3443 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3444 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3447 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3448 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3449 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3450 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3451 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3452 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3453 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3454 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3455 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3456 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3457 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3458 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3461 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3464 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3467 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3470 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3473 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3476 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3479 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3482 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3483 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3484 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3485 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3486 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3487 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3489 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3490 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3491 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3492 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3493 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3494 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3497 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3500 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3501 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3502 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3503 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3504 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3505 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3506 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3508 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3509 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3510 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3511 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3512 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3513 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3514 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3515 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3517 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3518 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3519 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3520 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3521 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3522 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3531 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3532 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3533 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3534 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3535 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3537 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3538 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3539 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3540 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3542 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3543 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3544 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3545 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3547 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3548 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3550 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3551 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3552 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3553 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3554 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3555 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3556 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3557 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3559 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3560 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3561 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3562 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3563 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3565 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3566 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3567 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3568 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3569 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3572 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3573 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3576 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3577 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3580 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3581 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3584 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3585 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3586 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3587 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3588 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3589 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3590 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3591 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3592 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3593 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3594 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3595 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3596 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3597 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3598 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3599 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3600 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3601 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3602 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3603 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3604 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3605 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3606 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3607 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3608 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3609 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3610 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3611 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3612 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3613 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3614 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3615 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3618 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3619 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3620 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3621 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3622 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3623 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3624 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3625 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3626 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3627 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3628 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3629 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3630 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3631 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3632 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3633 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3634 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3635 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3636 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3637 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3638 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3639 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3640 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3641 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3642 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3643 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3644 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3645 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3646 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3647 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3648 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3649 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3652 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3653 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3654 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3655 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3656 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3657 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3658 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3659 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3660 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3661 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3662 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3663 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3664 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3665 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3666 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3667 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3668 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3669 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3670 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3671 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3672 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3673 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3674 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3675 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3676 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3677 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3678 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3679 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3680 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3681 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3682 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3683 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3686 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3687 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3688 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3689 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3690 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3691 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3692 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3693 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3694 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3695 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3696 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3697 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3698 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3699 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3700 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3701 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3702 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3703 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3704 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3705 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3706 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3707 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3708 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3709 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3710 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3711 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3712 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3713 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3714 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3715 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3716 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3717 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3720 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3721 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3722 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3723 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3724 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3725 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3726 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3727 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3728 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3729 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3730 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3731 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3732 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3733 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3734 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3735 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3738 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

3752 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3753 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3754 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3755 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3756 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3757 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3758 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3759 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3760 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3761 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3762 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3763 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3764 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3765 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3766 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3767 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3768 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3769 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3770 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3771 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3772 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3773 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3774 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3775 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3776 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3777 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3778 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3779 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3780 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3781 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3782 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3783 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3785 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3786 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3787 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3788 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3789 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3790 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3791 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3792 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3793 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3794 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3795 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3796 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3797 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3798 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3799 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3800 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3801 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3802 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3803 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3804 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3805 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3806 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3809 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3810 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3811 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3812 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3813 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3814 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3815 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3816 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3817 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3818 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3819 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3820 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3821 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3822 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3823 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3824 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3825 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3826 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3827 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3828 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3829 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3830 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3831 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3832 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3833 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3836 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3837 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3840 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3841 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3845 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3846 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3849 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3850 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3851 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3852 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3853 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3856 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3857 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3858 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3859 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3860 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3861 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3862 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3863 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3864 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3865 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3866 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3867 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3868 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3869 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3870 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3871 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3872 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3873 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3874 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3875 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3876 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3877 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3880 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3881 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3882 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3883 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3884 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3885 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3886 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3887 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3888 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3889 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3890 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3891 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3894 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3897 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3904 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

3905 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

3907 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

3908 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

3909 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

3910 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

3911 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

3912 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

3913 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

3916 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

3917 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

3918 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

3919 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

3920 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

3921 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

3922 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

3923 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

3924 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

3925 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

3926 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

3928 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

3929 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

3930 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

3931 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

3932 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

3933 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

3934 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

3935 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

3936 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

3938 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

3939 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

3940 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

3941 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

3942 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

3943 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

3944 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

3945 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

3946 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

3947 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

3948 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

3949 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

3950 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

3951 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

3952 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

3954 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

3955 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

3956 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

3957 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

3958 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

3959 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

3960 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

3961 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

3962 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

3964 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

3965 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

3966 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

3967 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

3969 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

3970 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

3971 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

3972 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

3973 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

3975 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

3976 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

3978 
	#USB_EP0R
 
USB_BASE


	)

3979 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

3980 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

3981 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

3982 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

3983 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

3984 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

3985 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

3987 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

3988 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

3989 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

3990 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

3991 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

3992 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

3993 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

3994 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

3995 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

3996 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

3999 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4001 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4002 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4003 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4004 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4005 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4006 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4008 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4010 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4011 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4012 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4013 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4014 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4015 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4016 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4018 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4019 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4020 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4021 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4022 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4023 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4024 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4033 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4034 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4035 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4036 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4037 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4038 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4039 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4040 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4043 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4044 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4045 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4046 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4047 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4048 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4049 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4051 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4054 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4055 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4056 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4057 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4058 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4059 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4060 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4061 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4064 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4065 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4066 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4067 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4068 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4069 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4070 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4072 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4073 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4074 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4077 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4078 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4080 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4083 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4098 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4101 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4102 ((
INSTANCE
è=ð
COMP2
))

	)

4104 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4107 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4110 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4113 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4114 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4115 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4116 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4117 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4118 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4119 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4120 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4123 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4124 ((
INSTANCE
è=ð
GPIOB
) || \

4125 ((
INSTANCE
è=ð
GPIOC
) || \

4126 ((
INSTANCE
è=ð
GPIOD
) || \

4127 ((
INSTANCE
è=ð
GPIOH
))

	)

4129 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4130 ((
INSTANCE
è=ð
GPIOB
) || \

4131 ((
INSTANCE
è=ð
GPIOC
) || \

4132 ((
INSTANCE
è=ð
GPIOD
) || \

4133 ((
INSTANCE
è=ð
GPIOH
))

	)

4136 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4137 ((
INSTANCE
è=ð
I2C2
))

	)

4140 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4143 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4146 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4149 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

4152 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4153 ((
INSTANCE
è=ð
SPI2
))

	)

4156 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4159 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4160 ((
INSTANCE
è=ð
TIM6
) || \

4161 ((
INSTANCE
è=ð
TIM21
) || \

4162 ((
INSTANCE
è=ð
TIM22
))

	)

4165 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4166 ((
INSTANCE
è=ð
TIM21
) || \

4167 ((
INSTANCE
è=ð
TIM22
))

	)

4170 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4171 ((
INSTANCE
è=ð
TIM21
) || \

4172 ((
INSTANCE
è=ð
TIM22
))

	)

4175 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4176 ((
INSTANCE
è=ð
TIM21
))

	)

4179 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4180 ((
INSTANCE
è=ð
TIM21
) || \

4181 ((
INSTANCE
è=ð
TIM22
))

	)

4184 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4185 ((
INSTANCE
è=ð
TIM21
))

	)

4188 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4189 ((
INSTANCE
è=ð
TIM21
) || \

4190 ((
INSTANCE
è=ð
TIM22
))

	)

4193 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4194 ((
INSTANCE
è=ð
TIM21
) || \

4195 ((
INSTANCE
è=ð
TIM22
))

	)

4198 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4199 ((
INSTANCE
è=ð
TIM21
) || \

4200 ((
INSTANCE
è=ð
TIM22
))

	)

4203 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4206 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4211 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4214 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4215 ((
INSTANCE
è=ð
TIM6
))

	)

4218 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4221 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4224 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4227 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4228 ((
INSTANCE
è=ð
TIM6
) || \

4229 ((
INSTANCE
è=ð
TIM21
) || \

4230 ((
INSTANCE
è=ð
TIM22
))

	)

4233 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4234 ((
INSTANCE
è=ð
TIM21
) || \

4235 ((
INSTANCE
è=ð
TIM22
))

	)

4240 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4241 ((
INSTANCE
è=ð
TIM21
) || \

4242 ((
INSTANCE
è=ð
TIM22
))

	)

4245 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4246 ((
INSTANCE
è=ð
TIM21
) || \

4247 ((
INSTANCE
è=ð
TIM22
))

	)

4250 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4251 ((
INSTANCE
è=ð
TIM21
) || \

4252 ((
INSTANCE
è=ð
TIM22
))

	)

4255 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4258 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4259 ((((
INSTANCE
è=ð
TIM2
) && \

4260 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4261 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4262 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4263 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4265 (((
INSTANCE
è=ð
TIM21
) && \

4266 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4267 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4269 (((
INSTANCE
è=ð
TIM22
) && \

4270 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4271 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4274 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4275 ((
INSTANCE
è=ð
USART2
) || \

4276 ((
INSTANCE
è=ð
LPUART1
))

	)

4279 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4280 ((
INSTANCE
è=ð
USART2
))

	)

4284 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4285 ((
INSTANCE
è=ð
USART2
))

	)

4288 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4289 ((
INSTANCE
è=ð
USART2
) || \

4290 ((
INSTANCE
è=ð
LPUART1
))

	)

4293 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4294 ((
INSTANCE
è=ð
USART2
))

	)

4297 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4298 ((
INSTANCE
è=ð
USART2
) || \

4299 ((
INSTANCE
è=ð
LPUART1
))

	)

4301 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4302 ((
INSTANCE
è=ð
USART2
) || \

4303 ((
INSTANCE
è=ð
LPUART1
))

	)

4306 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4307 ((
INSTANCE
è=ð
USART2
))

	)

4310 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4311 ((
INSTANCE
è=ð
USART2
))

	)

4314 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4317 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4320 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4336 
	#LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4337 
	#AES_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4338 
	#AES_RNG_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4339 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4340 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4343 
	#LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4344 
	#AES_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4345 
	#AES_RNG_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4346 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4347 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4357 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l053xx.h

54 #iâdeà
__STM32L053xx_H


55 
	#__STM32L053xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
TIM2_IRQn
 = 15,

113 
TIM6_DAC_IRQn
 = 17,

114 
TIM21_IRQn
 = 20,

115 
TIM22_IRQn
 = 22,

116 
I2C1_IRQn
 = 23,

117 
I2C2_IRQn
 = 24,

118 
SPI1_IRQn
 = 25,

119 
SPI2_IRQn
 = 26,

120 
USART1_IRQn
 = 27,

121 
USART2_IRQn
 = 28,

122 
RNG_LPUART1_IRQn
 = 29,

123 
LCD_IRQn
 = 30,

124 
USB_IRQn
 = 31,

125 } 
	tIRQn_Ty³
;

131 
	~"cÜe_cm0¶us.h
"

132 
	~"sy¡em_¡m32l0xx.h
"

133 
	~<¡dšt.h
>

145 
__IO
 
ušt32_t
 
ISR
;

146 
__IO
 
ušt32_t
 
IER
;

147 
__IO
 
ušt32_t
 
CR
;

148 
__IO
 
ušt32_t
 
CFGR1
;

149 
__IO
 
ušt32_t
 
CFGR2
;

150 
__IO
 
ušt32_t
 
SMPR
;

151 
ušt32_t
 
RESERVED1
;

152 
ušt32_t
 
RESERVED2
;

153 
__IO
 
ušt32_t
 
TR
;

154 
ušt32_t
 
RESERVED3
;

155 
__IO
 
ušt32_t
 
CHSELR
;

156 
ušt32_t
 
RESERVED4
[5];

157 
__IO
 
ušt32_t
 
DR
;

158 
ušt32_t
 
RESERVED5
[28];

159 
__IO
 
ušt32_t
 
CALFACT
;

160 } 
	tADC_Ty³Def
;

164 
__IO
 
ušt32_t
 
CCR
;

165 } 
	tADC_CommÚ_Ty³Def
;

174 
__IO
 
ušt32_t
 
CSR
;

175 } 
	tCOMP_Ty³Def
;

179 
__IO
 
ušt32_t
 
CSR
;

180 } 
	tCOMP_CommÚ_Ty³Def
;

189 
__IO
 
ušt32_t
 
DR
;

190 
__IO
 
ušt8_t
 
IDR
;

191 
ušt8_t
 
RESERVED0
;

192 
ušt16_t
 
RESERVED1
;

193 
__IO
 
ušt32_t
 
CR
;

194 
ušt32_t
 
RESERVED2
;

195 
__IO
 
ušt32_t
 
INIT
;

196 
__IO
 
ušt32_t
 
POL
;

197 } 
	tCRC_Ty³Def
;

205 
__IO
 
ušt32_t
 
CR
;

206 
__IO
 
ušt32_t
 
CFGR
;

207 
__IO
 
ušt32_t
 
ISR
;

208 
__IO
 
ušt32_t
 
ICR
;

209 } 
	tCRS_Ty³Def
;

217 
__IO
 
ušt32_t
 
CR
;

218 
__IO
 
ušt32_t
 
SWTRIGR
;

219 
__IO
 
ušt32_t
 
DHR12R1
;

220 
__IO
 
ušt32_t
 
DHR12L1
;

221 
__IO
 
ušt32_t
 
DHR8R1
;

222 
ušt32_t
 
RESERVED0
[6];

223 
__IO
 
ušt32_t
 
DOR1
;

224 
ušt32_t
 
RESERVED1
;

225 
__IO
 
ušt32_t
 
SR
;

226 } 
	tDAC_Ty³Def
;

234 
__IO
 
ušt32_t
 
IDCODE
;

235 
__IO
 
ušt32_t
 
CR
;

236 
__IO
 
ušt32_t
 
APB1FZ
;

237 
__IO
 
ušt32_t
 
APB2FZ
;

238 }
	tDBGMCU_Ty³Def
;

246 
__IO
 
ušt32_t
 
CCR
;

247 
__IO
 
ušt32_t
 
CNDTR
;

248 
__IO
 
ušt32_t
 
CPAR
;

249 
__IO
 
ušt32_t
 
CMAR
;

250 } 
	tDMA_ChªÃl_Ty³Def
;

254 
__IO
 
ušt32_t
 
ISR
;

255 
__IO
 
ušt32_t
 
IFCR
;

256 } 
	tDMA_Ty³Def
;

260 
__IO
 
ušt32_t
 
CSELR
;

261 } 
	tDMA_Reque¡_Ty³Def
;

269 
__IO
 
ušt32_t
 
IMR
;

270 
__IO
 
ušt32_t
 
EMR
;

271 
__IO
 
ušt32_t
 
RTSR
;

272 
__IO
 
ušt32_t
 
FTSR
;

273 
__IO
 
ušt32_t
 
SWIER
;

274 
__IO
 
ušt32_t
 
PR
;

275 }
	tEXTI_Ty³Def
;

282 
__IO
 
ušt32_t
 
ACR
;

283 
__IO
 
ušt32_t
 
PECR
;

284 
__IO
 
ušt32_t
 
PDKEYR
;

285 
__IO
 
ušt32_t
 
PEKEYR
;

286 
__IO
 
ušt32_t
 
PRGKEYR
;

287 
__IO
 
ušt32_t
 
OPTKEYR
;

288 
__IO
 
ušt32_t
 
SR
;

289 
__IO
 
ušt32_t
 
OPTR
;

290 
__IO
 
ušt32_t
 
WRPR
;

291 } 
	tFLASH_Ty³Def
;

299 
__IO
 
ušt32_t
 
RDP
;

300 
__IO
 
ušt32_t
 
USER
;

301 
__IO
 
ušt32_t
 
WRP01
;

302 } 
	tOB_Ty³Def
;

311 
__IO
 
ušt32_t
 
MODER
;

312 
__IO
 
ušt32_t
 
OTYPER
;

313 
__IO
 
ušt32_t
 
OSPEEDR
;

314 
__IO
 
ušt32_t
 
PUPDR
;

315 
__IO
 
ušt32_t
 
IDR
;

316 
__IO
 
ušt32_t
 
ODR
;

317 
__IO
 
ušt32_t
 
BSRR
;

318 
__IO
 
ušt32_t
 
LCKR
;

319 
__IO
 
ušt32_t
 
AFR
[2];

320 
__IO
 
ušt32_t
 
BRR
;

321 }
	tGPIO_Ty³Def
;

328 
__IO
 
ušt32_t
 
ISR
;

329 
__IO
 
ušt32_t
 
ICR
;

330 
__IO
 
ušt32_t
 
IER
;

331 
__IO
 
ušt32_t
 
CFGR
;

332 
__IO
 
ušt32_t
 
CR
;

333 
__IO
 
ušt32_t
 
CMP
;

334 
__IO
 
ušt32_t
 
ARR
;

335 
__IO
 
ušt32_t
 
CNT
;

336 } 
	tLPTIM_Ty³Def
;

344 
__IO
 
ušt32_t
 
CFGR1
;

345 
__IO
 
ušt32_t
 
CFGR2
;

346 
__IO
 
ušt32_t
 
EXTICR
[4];

347 
ušt32_t
 
RESERVED
[2];

348 
__IO
 
ušt32_t
 
CFGR3
;

349 } 
	tSYSCFG_Ty³Def
;

359 
__IO
 
ušt32_t
 
CR1
;

360 
__IO
 
ušt32_t
 
CR2
;

361 
__IO
 
ušt32_t
 
OAR1
;

362 
__IO
 
ušt32_t
 
OAR2
;

363 
__IO
 
ušt32_t
 
TIMINGR
;

364 
__IO
 
ušt32_t
 
TIMEOUTR
;

365 
__IO
 
ušt32_t
 
ISR
;

366 
__IO
 
ušt32_t
 
ICR
;

367 
__IO
 
ušt32_t
 
PECR
;

368 
__IO
 
ušt32_t
 
RXDR
;

369 
__IO
 
ušt32_t
 
TXDR
;

370 }
	tI2C_Ty³Def
;

378 
__IO
 
ušt32_t
 
KR
;

379 
__IO
 
ušt32_t
 
PR
;

380 
__IO
 
ušt32_t
 
RLR
;

381 
__IO
 
ušt32_t
 
SR
;

382 
__IO
 
ušt32_t
 
WINR
;

383 } 
	tIWDG_Ty³Def
;

390 
__IO
 
ušt32_t
 
CR
;

391 
__IO
 
ušt32_t
 
FCR
;

392 
__IO
 
ušt32_t
 
SR
;

393 
__IO
 
ušt32_t
 
CLR
;

394 
ušt32_t
 
RESERVED
;

395 
__IO
 
ušt32_t
 
RAM
[16];

396 } 
	tLCD_Ty³Def
;

403 
__IO
 
ušt32_t
 
CSSA
;

404 
__IO
 
ušt32_t
 
CSL
;

405 
__IO
 
ušt32_t
 
NVDSSA
;

406 
__IO
 
ušt32_t
 
NVDSL
;

407 
__IO
 
ušt32_t
 
VDSSA
 ;

408 
__IO
 
ušt32_t
 
VDSL
 ;

409 
__IO
 
ušt32_t
 
LSSA
 ;

410 
__IO
 
ušt32_t
 
LSL
 ;

411 
__IO
 
ušt32_t
 
CR
 ;

413 } 
	tFIREWALL_Ty³Def
;

420 
__IO
 
ušt32_t
 
CR
;

421 
__IO
 
ušt32_t
 
CSR
;

422 } 
	tPWR_Ty³Def
;

429 
__IO
 
ušt32_t
 
CR
;

430 
__IO
 
ušt32_t
 
ICSCR
;

431 
__IO
 
ušt32_t
 
CRRCR
;

432 
__IO
 
ušt32_t
 
CFGR
;

433 
__IO
 
ušt32_t
 
CIER
;

434 
__IO
 
ušt32_t
 
CIFR
;

435 
__IO
 
ušt32_t
 
CICR
;

436 
__IO
 
ušt32_t
 
IOPRSTR
;

437 
__IO
 
ušt32_t
 
AHBRSTR
;

438 
__IO
 
ušt32_t
 
APB2RSTR
;

439 
__IO
 
ušt32_t
 
APB1RSTR
;

440 
__IO
 
ušt32_t
 
IOPENR
;

441 
__IO
 
ušt32_t
 
AHBENR
;

442 
__IO
 
ušt32_t
 
APB2ENR
;

443 
__IO
 
ušt32_t
 
APB1ENR
;

444 
__IO
 
ušt32_t
 
IOPSMENR
;

445 
__IO
 
ušt32_t
 
AHBSMENR
;

446 
__IO
 
ušt32_t
 
APB2SMENR
;

447 
__IO
 
ušt32_t
 
APB1SMENR
;

448 
__IO
 
ušt32_t
 
CCIPR
;

449 
__IO
 
ušt32_t
 
CSR
;

450 } 
	tRCC_Ty³Def
;

457 
__IO
 
ušt32_t
 
CR
;

458 
__IO
 
ušt32_t
 
SR
;

459 
__IO
 
ušt32_t
 
DR
;

460 } 
	tRNG_Ty³Def
;

467 
__IO
 
ušt32_t
 
TR
;

468 
__IO
 
ušt32_t
 
DR
;

469 
__IO
 
ušt32_t
 
CR
;

470 
__IO
 
ušt32_t
 
ISR
;

471 
__IO
 
ušt32_t
 
PRER
;

472 
__IO
 
ušt32_t
 
WUTR
;

473 
ušt32_t
 
RESERVED
;

474 
__IO
 
ušt32_t
 
ALRMAR
;

475 
__IO
 
ušt32_t
 
ALRMBR
;

476 
__IO
 
ušt32_t
 
WPR
;

477 
__IO
 
ušt32_t
 
SSR
;

478 
__IO
 
ušt32_t
 
SHIFTR
;

479 
__IO
 
ušt32_t
 
TSTR
;

480 
__IO
 
ušt32_t
 
TSDR
;

481 
__IO
 
ušt32_t
 
TSSSR
;

482 
__IO
 
ušt32_t
 
CALR
;

483 
__IO
 
ušt32_t
 
TAMPCR
;

484 
__IO
 
ušt32_t
 
ALRMASSR
;

485 
__IO
 
ušt32_t
 
ALRMBSSR
;

486 
__IO
 
ušt32_t
 
OR
;

487 
__IO
 
ušt32_t
 
BKP0R
;

488 
__IO
 
ušt32_t
 
BKP1R
;

489 
__IO
 
ušt32_t
 
BKP2R
;

490 
__IO
 
ušt32_t
 
BKP3R
;

491 
__IO
 
ušt32_t
 
BKP4R
;

492 } 
	tRTC_Ty³Def
;

500 
__IO
 
ušt32_t
 
CR1
;

501 
__IO
 
ušt32_t
 
CR2
;

502 
__IO
 
ušt32_t
 
SR
;

503 
__IO
 
ušt32_t
 
DR
;

504 
__IO
 
ušt32_t
 
CRCPR
;

505 
__IO
 
ušt32_t
 
RXCRCR
;

506 
__IO
 
ušt32_t
 
TXCRCR
;

507 
__IO
 
ušt32_t
 
I2SCFGR
;

508 
__IO
 
ušt32_t
 
I2SPR
;

509 } 
	tSPI_Ty³Def
;

516 
__IO
 
ušt32_t
 
CR1
;

517 
__IO
 
ušt32_t
 
CR2
;

518 
__IO
 
ušt32_t
 
SMCR
;

519 
__IO
 
ušt32_t
 
DIER
;

520 
__IO
 
ušt32_t
 
SR
;

521 
__IO
 
ušt32_t
 
EGR
;

522 
__IO
 
ušt32_t
 
CCMR1
;

523 
__IO
 
ušt32_t
 
CCMR2
;

524 
__IO
 
ušt32_t
 
CCER
;

525 
__IO
 
ušt32_t
 
CNT
;

526 
__IO
 
ušt32_t
 
PSC
;

527 
__IO
 
ušt32_t
 
ARR
;

528 
ušt32_t
 
RESERVED12
;

529 
__IO
 
ušt32_t
 
CCR1
;

530 
__IO
 
ušt32_t
 
CCR2
;

531 
__IO
 
ušt32_t
 
CCR3
;

532 
__IO
 
ušt32_t
 
CCR4
;

533 
ušt32_t
 
RESERVED17
;

534 
__IO
 
ušt32_t
 
DCR
;

535 
__IO
 
ušt32_t
 
DMAR
;

536 
__IO
 
ušt32_t
 
OR
;

537 } 
	tTIM_Ty³Def
;

544 
__IO
 
ušt32_t
 
CR
;

545 
__IO
 
ušt32_t
 
IER
;

546 
__IO
 
ušt32_t
 
ICR
;

547 
__IO
 
ušt32_t
 
ISR
;

548 
__IO
 
ušt32_t
 
IOHCR
;

549 
ušt32_t
 
RESERVED1
;

550 
__IO
 
ušt32_t
 
IOASCR
;

551 
ušt32_t
 
RESERVED2
;

552 
__IO
 
ušt32_t
 
IOSCR
;

553 
ušt32_t
 
RESERVED3
;

554 
__IO
 
ušt32_t
 
IOCCR
;

555 
ušt32_t
 
RESERVED4
;

556 
__IO
 
ušt32_t
 
IOGCSR
;

557 
__IO
 
ušt32_t
 
IOGXCR
[8];

558 } 
	tTSC_Ty³Def
;

565 
__IO
 
ušt32_t
 
CR1
;

566 
__IO
 
ušt32_t
 
CR2
;

567 
__IO
 
ušt32_t
 
CR3
;

568 
__IO
 
ušt32_t
 
BRR
;

569 
__IO
 
ušt32_t
 
GTPR
;

570 
__IO
 
ušt32_t
 
RTOR
;

571 
__IO
 
ušt32_t
 
RQR
;

572 
__IO
 
ušt32_t
 
ISR
;

573 
__IO
 
ušt32_t
 
ICR
;

574 
__IO
 
ušt32_t
 
RDR
;

575 
__IO
 
ušt32_t
 
TDR
;

576 } 
	tUSART_Ty³Def
;

583 
__IO
 
ušt32_t
 
CR
;

584 
__IO
 
ušt32_t
 
CFR
;

585 
__IO
 
ušt32_t
 
SR
;

586 } 
	tWWDG_Ty³Def
;

593 
__IO
 
ušt16_t
 
EP0R
;

594 
__IO
 
ušt16_t
 
RESERVED0
;

595 
__IO
 
ušt16_t
 
EP1R
;

596 
__IO
 
ušt16_t
 
RESERVED1
;

597 
__IO
 
ušt16_t
 
EP2R
;

598 
__IO
 
ušt16_t
 
RESERVED2
;

599 
__IO
 
ušt16_t
 
EP3R
;

600 
__IO
 
ušt16_t
 
RESERVED3
;

601 
__IO
 
ušt16_t
 
EP4R
;

602 
__IO
 
ušt16_t
 
RESERVED4
;

603 
__IO
 
ušt16_t
 
EP5R
;

604 
__IO
 
ušt16_t
 
RESERVED5
;

605 
__IO
 
ušt16_t
 
EP6R
;

606 
__IO
 
ušt16_t
 
RESERVED6
;

607 
__IO
 
ušt16_t
 
EP7R
;

608 
__IO
 
ušt16_t
 
RESERVED7
[17];

609 
__IO
 
ušt16_t
 
CNTR
;

610 
__IO
 
ušt16_t
 
RESERVED8
;

611 
__IO
 
ušt16_t
 
ISTR
;

612 
__IO
 
ušt16_t
 
RESERVED9
;

613 
__IO
 
ušt16_t
 
FNR
;

614 
__IO
 
ušt16_t
 
RESERVEDA
;

615 
__IO
 
ušt16_t
 
DADDR
;

616 
__IO
 
ušt16_t
 
RESERVEDB
;

617 
__IO
 
ušt16_t
 
BTABLE
;

618 
__IO
 
ušt16_t
 
RESERVEDC
;

619 
__IO
 
ušt16_t
 
LPMCSR
;

620 
__IO
 
ušt16_t
 
RESERVEDD
;

621 
__IO
 
ušt16_t
 
BCDR
;

622 
__IO
 
ušt16_t
 
RESERVEDE
;

623 } 
	tUSB_Ty³Def
;

632 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

633 
	#FLASH_END
 ((
ušt32_t
)0x0800FFFFUè

	)

634 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

635 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080807FFUè

	)

636 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

637 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

640 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

641 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

642 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

644 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

645 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

646 
	#LCD_BASE
 (
APBPERIPH_BASE
 + 0x00002400)

	)

647 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

648 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

649 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

650 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

651 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

652 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

653 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

654 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

655 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

656 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

657 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

658 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

660 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

661 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

662 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

663 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

664 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

665 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

666 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

667 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

668 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

669 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

670 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

671 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

672 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

674 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

675 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

676 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

677 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

678 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

679 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

680 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

681 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

682 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

685 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

686 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

687 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

688 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

689 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

690 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

692 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

693 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

694 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

695 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

696 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

706 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

707 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

708 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

709 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

710 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

711 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

712 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

713 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

714 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

715 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

716 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

717 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

718 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

719 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

720 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

721 
	#LCD
 ((
LCD_Ty³Def
 *è
LCD_BASE
)

	)

723 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

724 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

725 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

726 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

727 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

728 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

729 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

730 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

731 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

733 
	#ADC
 
ADC1_COMMON


	)

734 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

735 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

736 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

738 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

739 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

740 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

741 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

742 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

743 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

744 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

745 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

746 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

749 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

750 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

751 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

752 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

753 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

754 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

756 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

757 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

758 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

759 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

760 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

762 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

785 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

786 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

787 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

788 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

789 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

790 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

791 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

794 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

797 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

798 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

799 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

800 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

801 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

802 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

803 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

806 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

809 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

810 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

811 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

812 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

813 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

814 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

817 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

818 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

819 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

820 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

821 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

822 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

823 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

824 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

825 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

826 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

827 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

828 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

829 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

830 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

831 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

832 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

833 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

834 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

835 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

836 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

837 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

838 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

839 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

840 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

841 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

842 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

843 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

846 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

849 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

850 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

851 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

852 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

853 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

854 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

855 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

856 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

857 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

858 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

859 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

860 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

861 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

862 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

866 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

867 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

868 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

869 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

872 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

873 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

874 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

875 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

878 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

879 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

882 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

883 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

884 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

885 
	#ADC_CHSELR_CHSEL16
 ((
ušt32_t
)0x00010000Uè

	)

886 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

887 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

888 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

889 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

890 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

891 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

892 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

893 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

894 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

895 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

896 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

897 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

898 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

899 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

900 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

901 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

904 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

907 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

910 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

911 
	#ADC_CCR_VLCDEN
 ((
ušt32_t
)0x01000000Uè

	)

912 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

913 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

914 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

915 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

916 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

917 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

918 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

927 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

928 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

929 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

930 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

931 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

932 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

933 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

934 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

935 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

937 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

938 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

939 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

940 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

941 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

942 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

943 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

944 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

945 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

946 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

947 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

948 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

949 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

950 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

951 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

954 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

955 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

956 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

957 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

960 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

968 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

971 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

974 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

975 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

976 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

977 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

978 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

979 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

980 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

981 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

984 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

987 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

996 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

997 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

998 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

999 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1000 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1001 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1002 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1003 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1006 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1007 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1009 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1010 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1011 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1012 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1014 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1015 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1016 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1018 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1021 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1022 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1023 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1024 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1025 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1026 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1027 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1028 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1029 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1032 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1033 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1034 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1035 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1049 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1050 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1051 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1053 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1054 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1055 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1056 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1058 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1059 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1060 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1062 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1063 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1064 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1065 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1066 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1068 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1069 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1072 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1075 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1078 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1081 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1084 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1087 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1096 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1098 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1099 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1100 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1101 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1102 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1103 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1104 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1105 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1106 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1107 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1108 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1109 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1110 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1111 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1112 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1113 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1114 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1117 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1118 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1119 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1120 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1123 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1124 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1125 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1126 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1127 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1128 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1129 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1130 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1132 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1133 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1142 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1143 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1144 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1145 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1146 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1147 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1148 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1149 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1150 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1151 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1152 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1153 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1154 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1155 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1156 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1157 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1158 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1159 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1160 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1161 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1162 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1163 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1164 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1165 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1166 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1167 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1168 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1169 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1172 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1173 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1174 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1175 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1176 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1177 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1178 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1179 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1180 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1181 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1182 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1183 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1184 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1185 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1186 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1187 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1188 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1189 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1190 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1191 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1192 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1193 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1194 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1195 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1196 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1197 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1198 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1199 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1202 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1203 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1204 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1205 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1206 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1207 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1208 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1209 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1211 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1212 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1213 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1215 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1216 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1217 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1219 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1220 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1221 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1223 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1226 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1229 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1232 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1236 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1237 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1238 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1239 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1240 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1241 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1242 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1252 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1253 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1254 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1255 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1256 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1257 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1258 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1259 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1260 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1261 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1262 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1263 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1264 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1265 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1266 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1267 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1268 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1269 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1270 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1271 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1272 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1273 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1274 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1275 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1276 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1277 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1278 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1279 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1282 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1283 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1284 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1285 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1286 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1287 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1288 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1289 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1290 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1291 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1292 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1293 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1294 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1295 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1296 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1297 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1298 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1299 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1300 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1301 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1302 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1303 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1304 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1305 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1306 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1307 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1308 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1309 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1312 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1313 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1314 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1315 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1316 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1317 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1318 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1319 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1320 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1321 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1322 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1323 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1324 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1325 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1326 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1327 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1328 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1329 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1330 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1331 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1332 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1333 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1336 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1337 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1338 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1339 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1340 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1341 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1342 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1343 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1344 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1345 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1346 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1347 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1348 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1349 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1350 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1351 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1352 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1353 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1354 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1355 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1356 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1357 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1360 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1361 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1362 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1363 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1364 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1365 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1366 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1367 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1368 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1369 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1370 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1371 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1372 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1373 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1374 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1375 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1376 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1377 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1378 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1379 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1380 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1381 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1384 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1385 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1386 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1387 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1388 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1389 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1390 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1391 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1392 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1393 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1394 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1395 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1396 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1397 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1398 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1399 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1400 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1401 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1402 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1403 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1404 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1405 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1408 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1409 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1410 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1411 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1412 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1413 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1414 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1415 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1416 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1417 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1418 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1419 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1420 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1421 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1422 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1423 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1424 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1425 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1426 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1427 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1428 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1429 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1432 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1433 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1434 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1435 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1436 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1437 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1438 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1439 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1440 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1441 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1442 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1443 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1444 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1445 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1446 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1447 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1448 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1449 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1450 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1451 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1452 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1453 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1456 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1457 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1458 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1459 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1460 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1461 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1462 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1463 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1464 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1465 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1466 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1467 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1468 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1469 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1470 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1471 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1472 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1473 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1474 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1475 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1476 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1477 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1480 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1481 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1482 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1483 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1484 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1485 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1486 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1487 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1488 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1489 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1490 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1491 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1492 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1493 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1494 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1495 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1496 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1497 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1498 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1499 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1500 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1501 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1510 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1511 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1512 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1513 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1514 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1515 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1518 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1519 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1520 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1521 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1522 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1523 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1524 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1525 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1526 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1527 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1528 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1529 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1532 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1535 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1538 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1541 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1544 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1545 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1546 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1547 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1549 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1550 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1551 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1552 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1553 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1554 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1555 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1558 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1559 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1560 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1563 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1564 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1565 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1566 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1567 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1568 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1569 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1570 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1573 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1581 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1582 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1583 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1584 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1585 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1586 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1587 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1588 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1589 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1590 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1591 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1592 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1593 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1594 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1595 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1596 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1597 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1598 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1599 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1600 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1601 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1602 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1603 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1604 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1605 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1606 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1607 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1608 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1609 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1610 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1611 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1612 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1613 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1614 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1615 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1616 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1617 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1618 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1619 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1620 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1621 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1622 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1623 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1624 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1625 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1626 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1627 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1628 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1631 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1632 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1633 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1634 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1635 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1636 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1637 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1638 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1639 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1640 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1641 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1642 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1643 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1644 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1645 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1646 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1649 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1650 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1651 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1652 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1653 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1654 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1655 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1656 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1657 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1658 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1659 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1660 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1661 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1662 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1663 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1664 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1665 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1666 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1667 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1668 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1669 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1670 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1671 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1672 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1673 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1674 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1675 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1676 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1677 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1678 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1679 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1680 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1681 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1682 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1683 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1684 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1685 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1686 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1687 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1688 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1689 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1690 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1691 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1692 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1693 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1694 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1695 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1696 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1699 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1700 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1701 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1702 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1703 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1704 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1705 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1706 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1707 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1708 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1709 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1710 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1711 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1712 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1713 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1714 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1715 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1716 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1717 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1718 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1719 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1720 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1721 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1722 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1723 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1724 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1725 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1726 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1727 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1728 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1729 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1730 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1731 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1732 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1733 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1734 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1735 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1736 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1737 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1738 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1739 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1740 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1741 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1742 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1743 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1744 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1745 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1746 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1749 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1750 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1751 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1752 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1753 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1754 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1755 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1756 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1757 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1758 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1759 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1760 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1761 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1762 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1763 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1764 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1767 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1768 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1769 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1770 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1771 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1772 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1773 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1774 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1775 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1776 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1777 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1778 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1779 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1780 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1781 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1782 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1785 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1786 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1787 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1788 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1789 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1790 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1791 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1792 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1793 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1794 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1795 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1796 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1797 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1798 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1799 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1800 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1801 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1802 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1803 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1804 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1805 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1806 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1807 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1808 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1809 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1810 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1811 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1812 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1813 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1814 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1815 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1816 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1819 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1820 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1821 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1822 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1823 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1824 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1825 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1826 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1827 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1828 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1829 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1830 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1831 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1832 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1833 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1834 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1835 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1838 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1839 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1840 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1841 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1842 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1843 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1844 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1845 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1848 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1849 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1850 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1851 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1852 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1853 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1854 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1855 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1858 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1859 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1860 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1861 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1862 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1863 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1864 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1865 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1866 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1867 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1868 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1869 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1870 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1871 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1872 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1873 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1882 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1883 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1884 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1885 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1886 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1887 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1888 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1889 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1890 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1891 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1892 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1893 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1894 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1895 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1896 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1897 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1898 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1899 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1900 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1901 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1904 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1905 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1906 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1907 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1908 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1909 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1910 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1911 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1912 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1913 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1914 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1917 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1918 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1919 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1922 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1923 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1924 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1925 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1926 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1927 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1928 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1929 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1930 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1931 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1932 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1935 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1936 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1937 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1938 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1939 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1942 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1943 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1944 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1945 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1946 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1949 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1950 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1951 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1952 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1953 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1954 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1955 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1956 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1957 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1958 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1959 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1960 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1961 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1962 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1963 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1964 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1965 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1968 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1969 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1970 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1971 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1972 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1973 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1974 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1975 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1976 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1979 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1982 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1985 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1993 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1996 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1997 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1998 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1999 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2002 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2005 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2006 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2007 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2010 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2019 
	#LCD_CR_LCDEN
 ((
ušt32_t
)0x00000001Uè

	)

2020 
	#LCD_CR_VSEL
 ((
ušt32_t
)0x00000002Uè

	)

2022 
	#LCD_CR_DUTY
 ((
ušt32_t
)0x0000001CUè

	)

2023 
	#LCD_CR_DUTY_0
 ((
ušt32_t
)0x00000004Uè

	)

2024 
	#LCD_CR_DUTY_1
 ((
ušt32_t
)0x00000008Uè

	)

2025 
	#LCD_CR_DUTY_2
 ((
ušt32_t
)0x00000010Uè

	)

2027 
	#LCD_CR_BIAS
 ((
ušt32_t
)0x00000060Uè

	)

2028 
	#LCD_CR_BIAS_0
 ((
ušt32_t
)0x00000020Uè

	)

2029 
	#LCD_CR_BIAS_1
 ((
ušt32_t
)0x00000040Uè

	)

2031 
	#LCD_CR_MUX_SEG
 ((
ušt32_t
)0x00000080Uè

	)

2034 
	#LCD_FCR_HD
 ((
ušt32_t
)0x00000001Uè

	)

2035 
	#LCD_FCR_SOFIE
 ((
ušt32_t
)0x00000002Uè

	)

2036 
	#LCD_FCR_UDDIE
 ((
ušt32_t
)0x00000008Uè

	)

2038 
	#LCD_FCR_PON
 ((
ušt32_t
)0x00000070Uè

	)

2039 
	#LCD_FCR_PON_0
 ((
ušt32_t
)0x00000010Uè

	)

2040 
	#LCD_FCR_PON_1
 ((
ušt32_t
)0x00000020Uè

	)

2041 
	#LCD_FCR_PON_2
 ((
ušt32_t
)0x00000040Uè

	)

2043 
	#LCD_FCR_DEAD
 ((
ušt32_t
)0x00000380Uè

	)

2044 
	#LCD_FCR_DEAD_0
 ((
ušt32_t
)0x00000080Uè

	)

2045 
	#LCD_FCR_DEAD_1
 ((
ušt32_t
)0x00000100Uè

	)

2046 
	#LCD_FCR_DEAD_2
 ((
ušt32_t
)0x00000200Uè

	)

2048 
	#LCD_FCR_CC
 ((
ušt32_t
)0x00001C00Uè

	)

2049 
	#LCD_FCR_CC_0
 ((
ušt32_t
)0x00000400Uè

	)

2050 
	#LCD_FCR_CC_1
 ((
ušt32_t
)0x00000800Uè

	)

2051 
	#LCD_FCR_CC_2
 ((
ušt32_t
)0x00001000Uè

	)

2053 
	#LCD_FCR_BLINKF
 ((
ušt32_t
)0x0000E000Uè

	)

2054 
	#LCD_FCR_BLINKF_0
 ((
ušt32_t
)0x00002000Uè

	)

2055 
	#LCD_FCR_BLINKF_1
 ((
ušt32_t
)0x00004000Uè

	)

2056 
	#LCD_FCR_BLINKF_2
 ((
ušt32_t
)0x00008000Uè

	)

2058 
	#LCD_FCR_BLINK
 ((
ušt32_t
)0x00030000Uè

	)

2059 
	#LCD_FCR_BLINK_0
 ((
ušt32_t
)0x00010000Uè

	)

2060 
	#LCD_FCR_BLINK_1
 ((
ušt32_t
)0x00020000Uè

	)

2062 
	#LCD_FCR_DIV
 ((
ušt32_t
)0x003C0000Uè

	)

2063 
	#LCD_FCR_PS
 ((
ušt32_t
)0x03C00000Uè

	)

2066 
	#LCD_SR_ENS
 ((
ušt32_t
)0x00000001Uè

	)

2067 
	#LCD_SR_SOF
 ((
ušt32_t
)0x00000002Uè

	)

2068 
	#LCD_SR_UDR
 ((
ušt32_t
)0x00000004Uè

	)

2069 
	#LCD_SR_UDD
 ((
ušt32_t
)0x00000008Uè

	)

2070 
	#LCD_SR_RDY
 ((
ušt32_t
)0x00000010Uè

	)

2071 
	#LCD_SR_FCRSR
 ((
ušt32_t
)0x00000020Uè

	)

2074 
	#LCD_CLR_SOFC
 ((
ušt32_t
)0x00000002Uè

	)

2075 
	#LCD_CLR_UDDC
 ((
ušt32_t
)0x00000008Uè

	)

2078 
	#LCD_RAM_SEGMENT_DATA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2086 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2087 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2088 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2089 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2090 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2091 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2092 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2095 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2096 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2097 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2098 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2099 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2100 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2101 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2104 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2105 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2106 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2107 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2108 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2109 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2110 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2113 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2115 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2116 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2117 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2119 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2120 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2121 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2123 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2124 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2125 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2127 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2128 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2129 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2130 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2132 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2133 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2134 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2135 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2137 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2138 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2139 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2141 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2142 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2143 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2144 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2145 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2146 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2149 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2150 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2151 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2154 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2157 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2160 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2169 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2170 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2171 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2172 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2173 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2174 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2177 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2178 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2179 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2188 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2189 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2190 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2191 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2192 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2194 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2195 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2196 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2197 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2200 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2201 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2202 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2203 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2204 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2205 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2206 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2207 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2209 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2210 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2211 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2213 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2214 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2215 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2216 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2217 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2220 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2221 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2222 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2223 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2224 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2225 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2227 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2228 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2237 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2238 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2239 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2240 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2241 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2242 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2243 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2244 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2245 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2246 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2247 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2248 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2249 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2250 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2251 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2252 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2255 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2258 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2259 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2261 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2262 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2263 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2264 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2265 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2266 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2267 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2268 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2269 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2270 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2273 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2274 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2275 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2279 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2280 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2281 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2283 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2284 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2285 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2286 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2289 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2290 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2291 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2293 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2294 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2295 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2296 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2299 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2300 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2301 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2302 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2303 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2305 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2306 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2307 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2308 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2309 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2310 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2311 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2312 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2313 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2316 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2317 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2318 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2319 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2321 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2322 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2323 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2324 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2325 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2328 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2329 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2330 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2331 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2333 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2334 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2335 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2336 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2337 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2339 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2342 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2344 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2345 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2349 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2350 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2351 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2352 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2353 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2355 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2356 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2357 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2358 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2359 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2360 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2361 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2362 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2363 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2366 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2367 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2368 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2370 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2371 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2372 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2375 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2376 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2377 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2378 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2379 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2381 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2382 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2383 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2384 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2385 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2386 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2387 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2388 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2389 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2391 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2392 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2393 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2394 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2396 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2397 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2398 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2399 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2400 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2403 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2404 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2405 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2406 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2407 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2408 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2411 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2412 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2413 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2414 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2415 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2416 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2417 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2418 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2421 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2424 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2425 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2426 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2427 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2428 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2429 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2430 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2431 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2432 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2435 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2436 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2439 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2440 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2441 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2442 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2443 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2444 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2445 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2446 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2447 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2450 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2451 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2453 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2454 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2455 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2456 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2457 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2460 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2461 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2462 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2463 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2464 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2468 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2469 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2470 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2471 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2472 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2475 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2478 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2479 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2480 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2481 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2482 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2483 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2484 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2487 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2488 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2491 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2492 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2493 
	#RCC_APB1RSTR_LCDRST
 ((
ušt32_t
)0x00000200Uè

	)

2494 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2495 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2496 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2497 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2498 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2499 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2500 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2501 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2502 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2503 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2504 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2507 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2508 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2509 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2510 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2511 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2514 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2515 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2516 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2517 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2518 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2521 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2522 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2523 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2524 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2525 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2528 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2531 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2532 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2533 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2534 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2535 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2536 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2537 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2538 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2542 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2543 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2544 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2547 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2548 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2549 
	#RCC_APB1ENR_LCDEN
 ((
ušt32_t
)0x00000200Uè

	)

2550 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2551 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2552 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2553 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2554 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2555 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2556 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2557 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2558 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2559 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2560 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2563 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2564 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2565 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2566 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2567 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2570 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2571 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2572 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2573 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2574 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2577 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2578 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2579 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2580 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2581 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2582 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2585 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2588 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2589 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2590 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2591 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2592 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2593 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2594 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2597 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2598 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2601 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2602 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2603 
	#RCC_APB1SMENR_LCDSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2604 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2605 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2606 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2607 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2608 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2609 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2610 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2611 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2612 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2613 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2614 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2618 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2619 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2620 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2623 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2624 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2625 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2628 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2629 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2630 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2633 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2634 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2635 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2639 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2640 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2641 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2644 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2647 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2650 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2651 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2653 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2654 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2655 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2657 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2658 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2659 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2661 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2662 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2665 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2666 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2667 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2669 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2670 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2671 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2672 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2674 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2675 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2677 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2678 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2679 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2680 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2681 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2682 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2683 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2684 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2685 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2688 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2697 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2698 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2701 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2702 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2703 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2704 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2705 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2713 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2714 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2715 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2716 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2717 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2718 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2719 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2720 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2721 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2722 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2723 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2724 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2725 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2726 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2727 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2728 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2729 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2730 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2731 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2732 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2733 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2734 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2735 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2736 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2737 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2738 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2739 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2742 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2743 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2744 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2745 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2746 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2747 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2748 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2749 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2750 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2751 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2752 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2753 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2754 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2755 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2756 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2757 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2758 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2759 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2760 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2761 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2762 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2763 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2764 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2765 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2766 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2767 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2768 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2769 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2772 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2773 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2774 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2775 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2776 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2777 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2778 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2779 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2780 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2781 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2782 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2783 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2784 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2785 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2786 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2787 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2788 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2789 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2790 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2791 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2792 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2793 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2794 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2795 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2796 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2799 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2800 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2801 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2802 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2803 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2804 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2805 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2806 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2807 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2808 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2809 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2810 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2811 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2812 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2813 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2814 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2817 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2818 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2821 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2824 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2825 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2826 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2827 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2828 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2829 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2830 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2831 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2832 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2833 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2834 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2835 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2836 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2837 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2838 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2839 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2840 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2841 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2842 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2843 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2844 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2845 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2846 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2847 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2848 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2849 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2850 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2851 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2852 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2853 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2854 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2855 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2856 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2857 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2858 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2859 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2860 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2861 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2862 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2863 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2866 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2867 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2868 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2869 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2870 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2871 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2872 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2873 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2874 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2875 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2876 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2877 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2878 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2879 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2880 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2881 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2882 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2883 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2884 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2885 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2886 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2887 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2888 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2889 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2890 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2891 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2892 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2893 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2894 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2895 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2896 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2897 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2898 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2899 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2900 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2901 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2902 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2903 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2904 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2905 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2908 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2911 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2914 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2915 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2918 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2919 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2920 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2921 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2922 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2923 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2924 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2925 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2926 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2927 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2928 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2929 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2930 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2931 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2932 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2933 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2934 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2935 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2936 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2937 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2938 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2939 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2940 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2941 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2942 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2943 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2944 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2947 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2948 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2949 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2950 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2951 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2952 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2953 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2954 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2955 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2956 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2957 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2958 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2959 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2960 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2961 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2962 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2963 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2964 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2967 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2970 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2971 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2972 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2973 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2974 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2975 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2976 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2977 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2978 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2979 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2980 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2981 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2982 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2985 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2986 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2987 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2988 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2989 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2990 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2991 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2992 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2993 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2994 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2995 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2996 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2997 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

3000 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

3001 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

3002 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

3003 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3004 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3005 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3006 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3007 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3008 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3009 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3010 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3011 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3012 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3013 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3014 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3015 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3016 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3017 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3018 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3019 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3020 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3021 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3022 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3025 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3026 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3027 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3028 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3029 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3030 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3033 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3034 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3035 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3036 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3037 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3038 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3041 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3042 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3045 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3048 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3051 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3054 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3057 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3060 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3063 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3071 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3072 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3073 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3074 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3075 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3076 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3077 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3078 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3079 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3080 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3081 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3082 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3083 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3084 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3085 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3086 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3087 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3090 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3091 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3092 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3093 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3094 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3095 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3096 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3099 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3100 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3101 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3102 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3103 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3104 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3105 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3106 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3107 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3110 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3113 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3116 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3119 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3122 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3123 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3124 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3125 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3126 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3127 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3128 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3129 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3130 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3131 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3132 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3133 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3134 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3135 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3137 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3138 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3139 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3147 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3148 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3149 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3150 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3151 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3152 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3155 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3156 
	#SYSCFG_CFGR2_CAPA
 ((
ušt32_t
)0x0000000EUè

	)

3157 
	#SYSCFG_CFGR2_CAPA_0
 ((
ušt32_t
)0x00000002U)

	)

3158 
	#SYSCFG_CFGR2_CAPA_1
 ((
ušt32_t
)0x00000004U)

	)

3159 
	#SYSCFG_CFGR2_CAPA_2
 ((
ušt32_t
)0x00000008U)

	)

3160 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3161 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3162 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3163 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3164 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3165 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3168 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3169 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3170 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3171 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3176 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3177 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3178 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3179 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3184 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3185 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3186 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3187 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3192 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3193 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3194 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3195 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3200 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3201 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3202 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3205 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3206 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3207 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3208 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3213 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3214 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3215 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3220 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3221 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3222 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3227 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3228 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3229 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3234 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3235 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3236 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3239 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3240 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3241 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3242 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3247 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3248 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3249 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3254 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3255 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3256 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3261 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3262 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3263 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3268 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3269 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3270 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3273 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3274 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3275 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3276 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3281 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3282 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3283 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3288 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3289 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3290 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3295 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3296 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3297 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3302 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3303 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3304 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3308 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3309 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3310 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3311 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3312 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3313 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3314 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3315 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3316 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3317 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3318 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3319 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3320 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3321 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3325 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3326 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3327 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3328 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3329 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3330 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3340 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3341 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3342 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3343 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3345 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3349 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3350 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3351 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3352 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3353 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3355 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3356 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3357 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3359 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3361 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3362 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3363 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3366 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3368 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3369 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3370 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3371 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3373 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3376 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3377 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3378 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3379 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3381 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3383 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3384 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3385 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3386 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3388 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3390 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3391 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3392 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3393 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3394 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3396 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3397 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3398 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3400 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3401 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3404 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3405 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3406 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3407 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3408 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3409 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3410 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3411 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3412 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3413 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3414 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3415 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3418 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3419 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3420 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3421 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3422 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3423 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3424 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3425 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3426 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3427 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3430 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3431 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3432 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3433 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3434 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3435 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3438 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3439 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3440 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3442 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3443 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3445 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3446 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3447 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3448 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3450 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3452 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3453 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3454 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3456 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3457 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3459 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3460 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3461 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3462 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3464 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3468 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3469 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3470 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3472 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3473 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3474 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3475 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3476 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3478 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3479 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3480 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3482 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3483 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3484 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3485 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3486 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3489 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3490 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3491 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3493 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3494 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3496 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3497 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3498 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3499 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3501 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3503 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3504 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3505 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3507 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3508 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3510 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3511 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3512 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3513 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3515 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3519 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3520 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3521 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3523 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3524 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3525 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3526 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3527 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3529 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3530 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3531 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3533 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3534 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3535 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3536 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3537 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3540 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3541 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3542 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3543 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3544 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3545 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3546 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3547 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3548 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3549 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3550 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3551 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3554 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3557 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3560 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3563 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3566 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3569 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3572 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3575 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3576 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3577 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3578 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3579 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3580 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3582 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3583 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3584 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3585 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3586 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3587 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3590 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3593 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3594 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3595 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3596 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3597 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3598 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3599 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3601 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3602 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3603 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3604 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3605 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3606 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3607 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3608 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3610 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3611 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3612 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3613 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3614 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3615 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3624 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3625 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3626 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3627 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3628 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3630 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3631 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3632 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3633 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3635 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3636 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3637 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3638 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3640 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3641 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3643 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3644 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3645 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3646 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3647 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3648 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3649 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3650 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3652 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3653 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3654 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3655 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3656 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3658 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3659 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3660 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3661 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3662 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3665 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3666 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3669 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3670 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3673 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3674 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3677 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3678 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3679 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3680 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3681 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3682 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3683 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3684 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3685 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3686 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3687 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3688 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3689 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3690 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3691 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3692 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3693 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3694 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3695 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3696 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3697 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3698 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3699 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3700 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3701 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3702 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3703 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3704 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3705 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3706 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3707 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3708 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3711 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3712 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3713 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3714 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3715 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3716 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3717 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3718 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3719 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3720 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3721 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3722 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3723 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3724 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3725 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3726 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3727 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3728 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3729 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3730 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3731 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3732 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3733 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3734 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3735 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3736 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3737 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3738 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3739 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3740 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3741 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3742 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3745 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3746 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3747 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3748 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3749 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3750 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3751 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3752 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3753 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3754 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3755 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3756 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3757 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3758 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3759 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3760 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3761 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3762 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3763 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3764 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3765 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3766 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3767 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3768 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3769 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3770 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3771 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3772 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3773 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3774 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3775 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3776 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3779 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3780 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3781 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3782 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3783 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3784 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3785 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3786 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3787 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3788 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3789 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3790 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3791 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3792 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3793 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3794 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3795 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3796 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3797 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3798 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3799 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3800 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3801 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3802 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3803 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3804 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3805 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3806 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3807 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3808 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3809 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3810 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3813 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3814 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3815 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3816 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3817 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3818 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3819 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3820 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3821 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3822 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3823 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3824 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3825 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3826 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3827 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3828 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3831 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

3845 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3846 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3847 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3848 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3849 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3850 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3851 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3852 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3853 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3854 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3855 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3856 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3857 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3858 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3859 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3860 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3861 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3862 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3863 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3864 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3865 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3866 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3867 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3868 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3869 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3870 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3871 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3872 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3873 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3874 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3875 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3876 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3878 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3879 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3880 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3881 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3882 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3883 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3884 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3885 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3886 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3887 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3888 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3889 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3890 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3891 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3892 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3893 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3894 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3895 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3896 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3897 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3898 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3899 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3902 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3903 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3904 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3905 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3906 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3907 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3908 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3909 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3910 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3911 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3912 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3913 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3914 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3915 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3916 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3917 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3918 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3919 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3920 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3921 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3922 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3923 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3924 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3925 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3926 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3929 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3930 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3933 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3934 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3938 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3939 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3942 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3943 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3944 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3945 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3946 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3949 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3950 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3951 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3952 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3953 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3954 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3955 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3956 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3957 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3958 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3959 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3960 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3961 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3962 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3963 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3964 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3965 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3966 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3967 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3968 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3969 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3970 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3973 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3974 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3975 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3976 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3977 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3978 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3979 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3980 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3981 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3982 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3983 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3984 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3987 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3990 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3997 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

3998 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

4000 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

4001 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

4002 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

4003 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

4004 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

4005 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

4006 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4009 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4010 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4011 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4012 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4013 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4014 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4015 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4016 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4017 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4018 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4019 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4021 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4022 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4023 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4024 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4025 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4026 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4027 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4028 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4029 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4031 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4032 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4033 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4034 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4035 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4036 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4037 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4038 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4039 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4040 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4041 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4042 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4043 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4044 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4045 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4047 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4048 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4049 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4050 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4051 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4052 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4053 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4054 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4055 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4057 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4058 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4059 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4060 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4062 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4063 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4064 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4065 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4066 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4068 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4069 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4071 
	#USB_EP0R
 
USB_BASE


	)

4072 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4073 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4074 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4075 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4076 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4077 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4078 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4080 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4081 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4082 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4083 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4084 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4085 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4086 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4087 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4088 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4089 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4092 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4094 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4095 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4096 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4097 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4098 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4099 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4101 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4103 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4104 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4105 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4106 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4107 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4108 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4109 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4111 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4112 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4113 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4114 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4115 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4116 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4117 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4126 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4127 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4128 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4129 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4130 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4131 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4132 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4133 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4136 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4137 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4138 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4139 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4140 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4141 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4142 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4144 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4147 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4148 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4149 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4150 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4151 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4152 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4153 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4154 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4157 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4158 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4159 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4160 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4161 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4162 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4163 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4165 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4166 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4167 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4170 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4171 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4173 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4176 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4191 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4194 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4195 ((
INSTANCE
è=ð
COMP2
))

	)

4197 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4200 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4203 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4206 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4207 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4208 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4209 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4210 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4211 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4212 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4213 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4216 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4217 ((
INSTANCE
è=ð
GPIOB
) || \

4218 ((
INSTANCE
è=ð
GPIOC
) || \

4219 ((
INSTANCE
è=ð
GPIOD
) || \

4220 ((
INSTANCE
è=ð
GPIOH
))

	)

4222 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4223 ((
INSTANCE
è=ð
GPIOB
) || \

4224 ((
INSTANCE
è=ð
GPIOC
) || \

4225 ((
INSTANCE
è=ð
GPIOD
) || \

4226 ((
INSTANCE
è=ð
GPIOH
))

	)

4229 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4230 ((
INSTANCE
è=ð
I2C2
))

	)

4233 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4236 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4239 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4242 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

4245 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4246 ((
INSTANCE
è=ð
SPI2
))

	)

4249 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4252 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4253 ((
INSTANCE
è=ð
TIM6
) || \

4254 ((
INSTANCE
è=ð
TIM21
) || \

4255 ((
INSTANCE
è=ð
TIM22
))

	)

4258 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4259 ((
INSTANCE
è=ð
TIM21
) || \

4260 ((
INSTANCE
è=ð
TIM22
))

	)

4263 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4264 ((
INSTANCE
è=ð
TIM21
) || \

4265 ((
INSTANCE
è=ð
TIM22
))

	)

4268 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4269 ((
INSTANCE
è=ð
TIM21
))

	)

4272 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4273 ((
INSTANCE
è=ð
TIM21
) || \

4274 ((
INSTANCE
è=ð
TIM22
))

	)

4277 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4278 ((
INSTANCE
è=ð
TIM21
))

	)

4281 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4282 ((
INSTANCE
è=ð
TIM21
) || \

4283 ((
INSTANCE
è=ð
TIM22
))

	)

4286 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4287 ((
INSTANCE
è=ð
TIM21
) || \

4288 ((
INSTANCE
è=ð
TIM22
))

	)

4291 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4292 ((
INSTANCE
è=ð
TIM21
) || \

4293 ((
INSTANCE
è=ð
TIM22
))

	)

4296 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4299 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4304 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4307 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4308 ((
INSTANCE
è=ð
TIM6
))

	)

4311 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4314 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4317 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4320 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4321 ((
INSTANCE
è=ð
TIM6
) || \

4322 ((
INSTANCE
è=ð
TIM21
) || \

4323 ((
INSTANCE
è=ð
TIM22
))

	)

4326 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4327 ((
INSTANCE
è=ð
TIM21
) || \

4328 ((
INSTANCE
è=ð
TIM22
))

	)

4333 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4334 ((
INSTANCE
è=ð
TIM21
) || \

4335 ((
INSTANCE
è=ð
TIM22
))

	)

4338 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4339 ((
INSTANCE
è=ð
TIM21
) || \

4340 ((
INSTANCE
è=ð
TIM22
))

	)

4343 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4344 ((
INSTANCE
è=ð
TIM21
) || \

4345 ((
INSTANCE
è=ð
TIM22
))

	)

4348 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4351 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4352 ((((
INSTANCE
è=ð
TIM2
) && \

4353 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4354 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4355 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4356 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4358 (((
INSTANCE
è=ð
TIM21
) && \

4359 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4360 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4362 (((
INSTANCE
è=ð
TIM22
) && \

4363 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4364 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4367 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4368 ((
INSTANCE
è=ð
USART2
) || \

4369 ((
INSTANCE
è=ð
LPUART1
))

	)

4372 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4373 ((
INSTANCE
è=ð
USART2
))

	)

4377 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4378 ((
INSTANCE
è=ð
USART2
))

	)

4381 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4382 ((
INSTANCE
è=ð
USART2
) || \

4383 ((
INSTANCE
è=ð
LPUART1
))

	)

4386 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4387 ((
INSTANCE
è=ð
USART2
))

	)

4390 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4391 ((
INSTANCE
è=ð
USART2
) || \

4392 ((
INSTANCE
è=ð
LPUART1
))

	)

4394 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4395 ((
INSTANCE
è=ð
USART2
) || \

4396 ((
INSTANCE
è=ð
LPUART1
))

	)

4399 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4400 ((
INSTANCE
è=ð
USART2
))

	)

4403 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4404 ((
INSTANCE
è=ð
USART2
))

	)

4407 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4410 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4413 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4416 
	#IS_LCD_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LCD
)

	)

4432 
	#LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4433 
	#AES_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4434 
	#AES_RNG_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4435 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4436 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4439 
	#LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4440 
	#AES_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4441 
	#AES_RNG_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4442 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4443 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4453 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l061xx.h

54 #iâdeà
__STM32L061xx_H


55 
	#__STM32L061xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
TIM2_IRQn
 = 15,

112 
TIM6_IRQn
 = 17,

113 
TIM21_IRQn
 = 20,

114 
TIM22_IRQn
 = 22,

115 
I2C1_IRQn
 = 23,

116 
I2C2_IRQn
 = 24,

117 
SPI1_IRQn
 = 25,

118 
SPI2_IRQn
 = 26,

119 
USART1_IRQn
 = 27,

120 
USART2_IRQn
 = 28,

121 
AES_LPUART1_IRQn
 = 29,

122 } 
	tIRQn_Ty³
;

128 
	~"cÜe_cm0¶us.h
"

129 
	~"sy¡em_¡m32l0xx.h
"

130 
	~<¡dšt.h
>

142 
__IO
 
ušt32_t
 
ISR
;

143 
__IO
 
ušt32_t
 
IER
;

144 
__IO
 
ušt32_t
 
CR
;

145 
__IO
 
ušt32_t
 
CFGR1
;

146 
__IO
 
ušt32_t
 
CFGR2
;

147 
__IO
 
ušt32_t
 
SMPR
;

148 
ušt32_t
 
RESERVED1
;

149 
ušt32_t
 
RESERVED2
;

150 
__IO
 
ušt32_t
 
TR
;

151 
ušt32_t
 
RESERVED3
;

152 
__IO
 
ušt32_t
 
CHSELR
;

153 
ušt32_t
 
RESERVED4
[5];

154 
__IO
 
ušt32_t
 
DR
;

155 
ušt32_t
 
RESERVED5
[28];

156 
__IO
 
ušt32_t
 
CALFACT
;

157 } 
	tADC_Ty³Def
;

161 
__IO
 
ušt32_t
 
CCR
;

162 } 
	tADC_CommÚ_Ty³Def
;

170 
__IO
 
ušt32_t
 
CR
;

171 
__IO
 
ušt32_t
 
SR
;

172 
__IO
 
ušt32_t
 
DINR
;

173 
__IO
 
ušt32_t
 
DOUTR
;

174 
__IO
 
ušt32_t
 
KEYR0
;

175 
__IO
 
ušt32_t
 
KEYR1
;

176 
__IO
 
ušt32_t
 
KEYR2
;

177 
__IO
 
ušt32_t
 
KEYR3
;

178 
__IO
 
ušt32_t
 
IVR0
;

179 
__IO
 
ušt32_t
 
IVR1
;

180 
__IO
 
ušt32_t
 
IVR2
;

181 
__IO
 
ušt32_t
 
IVR3
;

182 } 
	tAES_Ty³Def
;

190 
__IO
 
ušt32_t
 
CSR
;

191 } 
	tCOMP_Ty³Def
;

195 
__IO
 
ušt32_t
 
CSR
;

196 } 
	tCOMP_CommÚ_Ty³Def
;

205 
__IO
 
ušt32_t
 
DR
;

206 
__IO
 
ušt8_t
 
IDR
;

207 
ušt8_t
 
RESERVED0
;

208 
ušt16_t
 
RESERVED1
;

209 
__IO
 
ušt32_t
 
CR
;

210 
ušt32_t
 
RESERVED2
;

211 
__IO
 
ušt32_t
 
INIT
;

212 
__IO
 
ušt32_t
 
POL
;

213 } 
	tCRC_Ty³Def
;

221 
__IO
 
ušt32_t
 
IDCODE
;

222 
__IO
 
ušt32_t
 
CR
;

223 
__IO
 
ušt32_t
 
APB1FZ
;

224 
__IO
 
ušt32_t
 
APB2FZ
;

225 }
	tDBGMCU_Ty³Def
;

233 
__IO
 
ušt32_t
 
CCR
;

234 
__IO
 
ušt32_t
 
CNDTR
;

235 
__IO
 
ušt32_t
 
CPAR
;

236 
__IO
 
ušt32_t
 
CMAR
;

237 } 
	tDMA_ChªÃl_Ty³Def
;

241 
__IO
 
ušt32_t
 
ISR
;

242 
__IO
 
ušt32_t
 
IFCR
;

243 } 
	tDMA_Ty³Def
;

247 
__IO
 
ušt32_t
 
CSELR
;

248 } 
	tDMA_Reque¡_Ty³Def
;

256 
__IO
 
ušt32_t
 
IMR
;

257 
__IO
 
ušt32_t
 
EMR
;

258 
__IO
 
ušt32_t
 
RTSR
;

259 
__IO
 
ušt32_t
 
FTSR
;

260 
__IO
 
ušt32_t
 
SWIER
;

261 
__IO
 
ušt32_t
 
PR
;

262 }
	tEXTI_Ty³Def
;

269 
__IO
 
ušt32_t
 
ACR
;

270 
__IO
 
ušt32_t
 
PECR
;

271 
__IO
 
ušt32_t
 
PDKEYR
;

272 
__IO
 
ušt32_t
 
PEKEYR
;

273 
__IO
 
ušt32_t
 
PRGKEYR
;

274 
__IO
 
ušt32_t
 
OPTKEYR
;

275 
__IO
 
ušt32_t
 
SR
;

276 
__IO
 
ušt32_t
 
OPTR
;

277 
__IO
 
ušt32_t
 
WRPR
;

278 } 
	tFLASH_Ty³Def
;

286 
__IO
 
ušt32_t
 
RDP
;

287 
__IO
 
ušt32_t
 
USER
;

288 
__IO
 
ušt32_t
 
WRP01
;

289 } 
	tOB_Ty³Def
;

298 
__IO
 
ušt32_t
 
MODER
;

299 
__IO
 
ušt32_t
 
OTYPER
;

300 
__IO
 
ušt32_t
 
OSPEEDR
;

301 
__IO
 
ušt32_t
 
PUPDR
;

302 
__IO
 
ušt32_t
 
IDR
;

303 
__IO
 
ušt32_t
 
ODR
;

304 
__IO
 
ušt32_t
 
BSRR
;

305 
__IO
 
ušt32_t
 
LCKR
;

306 
__IO
 
ušt32_t
 
AFR
[2];

307 
__IO
 
ušt32_t
 
BRR
;

308 }
	tGPIO_Ty³Def
;

315 
__IO
 
ušt32_t
 
ISR
;

316 
__IO
 
ušt32_t
 
ICR
;

317 
__IO
 
ušt32_t
 
IER
;

318 
__IO
 
ušt32_t
 
CFGR
;

319 
__IO
 
ušt32_t
 
CR
;

320 
__IO
 
ušt32_t
 
CMP
;

321 
__IO
 
ušt32_t
 
ARR
;

322 
__IO
 
ušt32_t
 
CNT
;

323 } 
	tLPTIM_Ty³Def
;

331 
__IO
 
ušt32_t
 
CFGR1
;

332 
__IO
 
ušt32_t
 
CFGR2
;

333 
__IO
 
ušt32_t
 
EXTICR
[4];

334 
ušt32_t
 
RESERVED
[2];

335 
__IO
 
ušt32_t
 
CFGR3
;

336 } 
	tSYSCFG_Ty³Def
;

346 
__IO
 
ušt32_t
 
CR1
;

347 
__IO
 
ušt32_t
 
CR2
;

348 
__IO
 
ušt32_t
 
OAR1
;

349 
__IO
 
ušt32_t
 
OAR2
;

350 
__IO
 
ušt32_t
 
TIMINGR
;

351 
__IO
 
ušt32_t
 
TIMEOUTR
;

352 
__IO
 
ušt32_t
 
ISR
;

353 
__IO
 
ušt32_t
 
ICR
;

354 
__IO
 
ušt32_t
 
PECR
;

355 
__IO
 
ušt32_t
 
RXDR
;

356 
__IO
 
ušt32_t
 
TXDR
;

357 }
	tI2C_Ty³Def
;

365 
__IO
 
ušt32_t
 
KR
;

366 
__IO
 
ušt32_t
 
PR
;

367 
__IO
 
ušt32_t
 
RLR
;

368 
__IO
 
ušt32_t
 
SR
;

369 
__IO
 
ušt32_t
 
WINR
;

370 } 
	tIWDG_Ty³Def
;

377 
__IO
 
ušt32_t
 
CSSA
;

378 
__IO
 
ušt32_t
 
CSL
;

379 
__IO
 
ušt32_t
 
NVDSSA
;

380 
__IO
 
ušt32_t
 
NVDSL
;

381 
__IO
 
ušt32_t
 
VDSSA
 ;

382 
__IO
 
ušt32_t
 
VDSL
 ;

383 
__IO
 
ušt32_t
 
LSSA
 ;

384 
__IO
 
ušt32_t
 
LSL
 ;

385 
__IO
 
ušt32_t
 
CR
 ;

387 } 
	tFIREWALL_Ty³Def
;

394 
__IO
 
ušt32_t
 
CR
;

395 
__IO
 
ušt32_t
 
CSR
;

396 } 
	tPWR_Ty³Def
;

403 
__IO
 
ušt32_t
 
CR
;

404 
__IO
 
ušt32_t
 
ICSCR
;

405 
__IO
 
ušt32_t
 
CRRCR
;

406 
__IO
 
ušt32_t
 
CFGR
;

407 
__IO
 
ušt32_t
 
CIER
;

408 
__IO
 
ušt32_t
 
CIFR
;

409 
__IO
 
ušt32_t
 
CICR
;

410 
__IO
 
ušt32_t
 
IOPRSTR
;

411 
__IO
 
ušt32_t
 
AHBRSTR
;

412 
__IO
 
ušt32_t
 
APB2RSTR
;

413 
__IO
 
ušt32_t
 
APB1RSTR
;

414 
__IO
 
ušt32_t
 
IOPENR
;

415 
__IO
 
ušt32_t
 
AHBENR
;

416 
__IO
 
ušt32_t
 
APB2ENR
;

417 
__IO
 
ušt32_t
 
APB1ENR
;

418 
__IO
 
ušt32_t
 
IOPSMENR
;

419 
__IO
 
ušt32_t
 
AHBSMENR
;

420 
__IO
 
ušt32_t
 
APB2SMENR
;

421 
__IO
 
ušt32_t
 
APB1SMENR
;

422 
__IO
 
ušt32_t
 
CCIPR
;

423 
__IO
 
ušt32_t
 
CSR
;

424 } 
	tRCC_Ty³Def
;

431 
__IO
 
ušt32_t
 
TR
;

432 
__IO
 
ušt32_t
 
DR
;

433 
__IO
 
ušt32_t
 
CR
;

434 
__IO
 
ušt32_t
 
ISR
;

435 
__IO
 
ušt32_t
 
PRER
;

436 
__IO
 
ušt32_t
 
WUTR
;

437 
ušt32_t
 
RESERVED
;

438 
__IO
 
ušt32_t
 
ALRMAR
;

439 
__IO
 
ušt32_t
 
ALRMBR
;

440 
__IO
 
ušt32_t
 
WPR
;

441 
__IO
 
ušt32_t
 
SSR
;

442 
__IO
 
ušt32_t
 
SHIFTR
;

443 
__IO
 
ušt32_t
 
TSTR
;

444 
__IO
 
ušt32_t
 
TSDR
;

445 
__IO
 
ušt32_t
 
TSSSR
;

446 
__IO
 
ušt32_t
 
CALR
;

447 
__IO
 
ušt32_t
 
TAMPCR
;

448 
__IO
 
ušt32_t
 
ALRMASSR
;

449 
__IO
 
ušt32_t
 
ALRMBSSR
;

450 
__IO
 
ušt32_t
 
OR
;

451 
__IO
 
ušt32_t
 
BKP0R
;

452 
__IO
 
ušt32_t
 
BKP1R
;

453 
__IO
 
ušt32_t
 
BKP2R
;

454 
__IO
 
ušt32_t
 
BKP3R
;

455 
__IO
 
ušt32_t
 
BKP4R
;

456 } 
	tRTC_Ty³Def
;

464 
__IO
 
ušt32_t
 
CR1
;

465 
__IO
 
ušt32_t
 
CR2
;

466 
__IO
 
ušt32_t
 
SR
;

467 
__IO
 
ušt32_t
 
DR
;

468 
__IO
 
ušt32_t
 
CRCPR
;

469 
__IO
 
ušt32_t
 
RXCRCR
;

470 
__IO
 
ušt32_t
 
TXCRCR
;

471 
__IO
 
ušt32_t
 
I2SCFGR
;

472 
__IO
 
ušt32_t
 
I2SPR
;

473 } 
	tSPI_Ty³Def
;

480 
__IO
 
ušt32_t
 
CR1
;

481 
__IO
 
ušt32_t
 
CR2
;

482 
__IO
 
ušt32_t
 
SMCR
;

483 
__IO
 
ušt32_t
 
DIER
;

484 
__IO
 
ušt32_t
 
SR
;

485 
__IO
 
ušt32_t
 
EGR
;

486 
__IO
 
ušt32_t
 
CCMR1
;

487 
__IO
 
ušt32_t
 
CCMR2
;

488 
__IO
 
ušt32_t
 
CCER
;

489 
__IO
 
ušt32_t
 
CNT
;

490 
__IO
 
ušt32_t
 
PSC
;

491 
__IO
 
ušt32_t
 
ARR
;

492 
ušt32_t
 
RESERVED12
;

493 
__IO
 
ušt32_t
 
CCR1
;

494 
__IO
 
ušt32_t
 
CCR2
;

495 
__IO
 
ušt32_t
 
CCR3
;

496 
__IO
 
ušt32_t
 
CCR4
;

497 
ušt32_t
 
RESERVED17
;

498 
__IO
 
ušt32_t
 
DCR
;

499 
__IO
 
ušt32_t
 
DMAR
;

500 
__IO
 
ušt32_t
 
OR
;

501 } 
	tTIM_Ty³Def
;

508 
__IO
 
ušt32_t
 
CR1
;

509 
__IO
 
ušt32_t
 
CR2
;

510 
__IO
 
ušt32_t
 
CR3
;

511 
__IO
 
ušt32_t
 
BRR
;

512 
__IO
 
ušt32_t
 
GTPR
;

513 
__IO
 
ušt32_t
 
RTOR
;

514 
__IO
 
ušt32_t
 
RQR
;

515 
__IO
 
ušt32_t
 
ISR
;

516 
__IO
 
ušt32_t
 
ICR
;

517 
__IO
 
ušt32_t
 
RDR
;

518 
__IO
 
ušt32_t
 
TDR
;

519 } 
	tUSART_Ty³Def
;

526 
__IO
 
ušt32_t
 
CR
;

527 
__IO
 
ušt32_t
 
CFR
;

528 
__IO
 
ušt32_t
 
SR
;

529 } 
	tWWDG_Ty³Def
;

539 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

540 
	#FLASH_END
 ((
ušt32_t
)0x0800FFFFUè

	)

541 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

542 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080807FFUè

	)

543 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

544 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

547 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

548 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

549 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

551 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

552 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

553 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

554 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

555 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

556 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

557 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

558 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

559 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

560 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

561 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

562 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

564 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

565 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

566 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

567 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

568 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

569 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

570 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

571 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

572 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

573 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

574 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

575 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

576 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

578 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

579 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

580 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

581 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

582 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

583 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

584 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

585 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

586 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

589 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

590 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

591 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

592 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

593 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

595 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

596 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

597 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

598 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

599 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

609 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

610 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

611 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

612 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

613 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

614 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

615 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

616 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

617 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

618 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

619 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

620 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

622 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

623 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

624 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

625 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

626 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

627 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

628 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

629 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

630 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

632 
	#ADC
 
ADC1_COMMON


	)

633 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

634 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

635 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

637 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

638 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

639 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

640 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

641 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

642 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

643 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

644 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

645 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

648 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

649 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

650 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

651 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

652 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

654 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

655 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

656 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

657 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

658 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

681 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

682 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

683 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

684 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

685 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

686 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

687 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

690 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

693 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

694 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

695 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

696 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

697 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

698 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

699 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

702 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

705 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

706 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

707 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

708 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

709 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

710 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

713 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

714 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

715 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

716 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

717 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

718 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

719 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

720 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

721 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

722 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

723 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

724 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

725 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

726 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

727 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

728 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

729 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

730 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

731 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

732 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

733 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

734 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

735 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

736 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

737 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

738 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

739 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

742 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

745 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

746 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

747 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

748 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

749 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

750 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

751 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

752 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

753 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

754 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

755 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

756 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

757 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

758 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

762 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

763 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

764 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

765 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

768 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

769 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

770 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

771 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

774 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

775 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

778 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

779 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

780 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

781 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

782 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

783 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

784 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

785 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

786 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

787 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

788 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

789 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

790 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

791 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

792 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

793 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

794 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

795 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

796 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

799 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

802 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

805 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

806 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

807 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

808 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

809 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

810 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

811 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

812 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

820 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

821 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

822 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

823 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

825 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

826 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

827 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

829 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

830 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

831 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

833 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

834 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

835 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

836 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

837 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

838 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

841 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

842 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

843 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

846 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

849 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

852 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

855 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

858 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

861 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

864 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

867 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

870 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

873 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

882 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

883 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

884 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

885 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

886 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

887 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

888 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

889 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

890 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

892 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

893 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

894 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

895 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

896 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

897 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

898 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

899 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

900 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

901 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

902 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

903 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

904 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

905 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

906 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

909 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

910 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

911 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

912 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

915 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

923 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

926 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

929 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

930 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

931 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

932 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

933 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

934 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

935 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

936 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

939 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

942 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

951 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

953 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

954 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

955 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

956 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

957 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

958 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

959 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

960 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

961 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

962 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

963 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

964 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

965 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

966 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

967 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

968 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

969 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

972 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

973 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

974 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

975 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

978 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

979 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

980 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

981 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

982 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

983 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

984 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

985 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

987 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

988 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

997 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

998 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

999 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1000 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1001 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1002 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1003 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1004 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1005 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1006 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1007 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1008 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1009 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1010 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1011 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1012 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1013 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1014 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1015 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1016 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1017 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1018 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1019 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1020 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1021 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1022 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1023 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1024 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1027 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1028 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1029 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1030 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1031 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1032 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1033 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1034 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1035 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1036 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1037 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1038 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1039 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1040 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1041 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1042 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1043 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1044 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1045 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1046 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1047 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1048 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1049 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1050 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1051 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1052 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1053 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1054 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1057 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1058 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1059 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1060 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1061 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1062 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1063 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1064 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1066 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1067 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1068 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1070 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1071 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1072 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1074 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1075 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1076 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1078 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1081 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1084 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1087 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1091 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1092 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1093 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1094 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1095 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1096 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1097 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1107 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1108 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1109 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1110 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1111 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1112 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1113 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1114 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1115 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1116 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1117 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1118 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1119 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1120 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1121 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1122 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1123 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1124 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1125 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1126 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1127 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1128 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1129 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1130 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1131 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1132 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1133 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1134 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1137 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1138 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1139 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1140 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1141 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1142 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1143 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1144 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1145 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1146 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1147 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1148 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1149 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1150 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1151 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1152 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1153 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1154 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1155 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1156 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1157 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1158 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1159 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1160 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1161 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1162 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1163 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1164 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1167 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1168 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1169 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1170 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1171 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1172 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1173 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1174 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1175 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1176 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1177 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1178 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1179 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1180 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1181 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1182 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1183 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1184 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1185 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1186 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1187 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1188 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1191 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1192 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1193 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1194 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1195 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1196 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1197 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1198 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1199 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1200 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1201 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1202 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1203 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1204 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1205 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1206 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1207 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1208 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1209 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1210 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1211 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1212 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1215 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1216 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1217 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1218 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1219 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1220 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1221 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1222 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1223 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1224 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1225 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1226 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1227 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1228 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1229 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1230 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1231 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1232 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1233 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1234 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1235 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1236 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1239 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1240 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1241 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1242 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1243 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1244 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1245 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1246 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1247 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1248 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1249 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1250 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1251 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1252 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1253 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1254 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1255 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1256 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1257 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1258 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1259 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1260 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1263 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1264 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1265 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1266 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1267 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1268 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1269 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1270 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1271 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1272 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1273 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1274 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1275 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1276 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1277 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1278 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1279 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1280 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1281 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1282 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1283 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1284 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1287 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1288 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1289 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1290 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1291 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1292 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1293 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1294 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1295 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1296 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1297 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1298 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1299 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1300 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1301 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1302 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1303 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1304 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1305 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1306 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1307 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1308 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1311 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1312 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1313 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1314 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1315 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1316 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1317 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1318 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1319 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1320 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1321 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1322 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1323 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1324 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1325 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1326 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1327 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1328 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1329 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1330 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1331 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1332 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1335 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1336 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1337 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1338 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1339 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1340 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1341 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1342 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1343 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1344 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1345 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1346 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1347 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1348 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1349 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1350 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1351 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1352 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1353 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1354 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1355 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1356 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1365 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1366 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1367 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1368 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1369 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1370 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1373 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1374 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1375 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1376 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1377 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1378 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1379 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1380 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1381 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1382 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1383 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1384 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1387 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1390 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1393 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1396 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1399 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1400 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1401 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1402 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1404 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1405 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1406 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1407 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1408 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1409 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1410 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1413 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1414 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1415 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1418 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1419 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1420 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1421 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1422 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1423 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1424 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1425 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1428 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1436 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1437 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1438 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1439 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1440 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1441 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1442 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1443 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1444 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1445 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1446 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1447 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1448 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1449 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1450 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1451 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1452 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1453 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1454 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1455 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1456 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1457 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1458 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1459 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1460 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1461 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1462 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1463 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1464 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1465 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1466 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1467 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1468 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1469 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1470 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1471 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1472 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1473 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1474 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1475 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1476 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1477 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1478 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1479 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1480 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1481 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1482 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1483 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1486 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1487 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1488 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1489 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1490 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1491 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1492 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1493 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1494 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1495 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1496 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1497 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1498 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1499 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1500 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1501 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1504 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1505 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1506 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1507 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1508 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1509 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1510 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1511 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1512 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1513 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1514 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1515 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1516 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1517 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1518 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1519 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1520 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1521 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1522 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1523 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1524 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1525 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1526 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1527 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1528 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1529 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1530 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1531 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1532 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1533 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1534 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1535 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1536 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1537 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1538 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1539 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1540 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1541 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1542 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1543 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1544 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1545 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1546 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1547 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1548 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1549 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1550 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1551 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1554 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1555 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1556 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1557 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1558 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1559 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1560 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1561 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1562 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1563 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1564 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1565 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1566 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1567 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1568 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1569 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1570 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1571 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1572 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1573 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1574 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1575 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1576 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1577 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1578 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1579 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1580 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1581 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1582 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1583 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1584 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1585 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1586 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1587 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1588 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1589 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1590 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1591 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1592 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1593 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1594 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1595 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1596 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1597 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1598 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1599 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1600 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1601 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1604 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1605 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1606 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1607 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1608 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1609 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1610 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1611 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1612 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1613 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1614 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1615 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1616 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1617 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1618 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1619 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1622 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1623 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1624 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1625 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1626 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1627 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1628 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1629 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1630 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1631 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1632 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1633 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1634 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1635 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1636 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1637 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1640 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1641 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1642 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1643 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1644 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1645 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1646 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1647 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1648 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1649 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1650 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1651 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1652 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1653 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1654 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1655 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1656 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1657 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1658 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1659 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1660 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1661 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1662 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1663 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1664 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1665 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1666 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1667 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1668 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1669 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1670 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1671 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1674 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1675 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1676 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1677 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1678 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1679 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1680 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1681 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1682 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1683 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1684 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1685 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1686 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1687 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1688 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1689 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1690 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1693 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1694 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1695 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1696 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1697 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1698 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1699 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1700 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1703 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1704 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1705 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1706 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1707 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1708 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1709 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1710 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1713 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1714 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1715 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1716 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1717 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1718 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1719 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1720 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1721 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1722 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1723 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1724 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1725 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1726 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1727 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1728 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1737 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1738 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1739 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1740 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1741 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1742 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1743 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1744 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1745 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1746 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1747 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1748 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1749 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1750 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1751 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1752 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1753 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1754 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1755 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1756 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1759 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1760 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1761 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1762 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1763 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1764 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1765 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1766 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1767 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1768 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1769 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1772 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1773 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1774 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1777 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1778 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1779 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1780 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1781 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1782 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1783 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1784 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1785 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1786 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1787 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1790 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1791 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1792 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1793 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1794 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1797 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1798 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1799 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1800 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1801 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1804 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1805 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1806 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1807 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1808 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1809 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1810 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1811 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1812 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1813 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1814 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1815 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1816 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1817 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1818 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1819 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1820 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1823 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1824 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1825 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1826 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1827 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1828 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1829 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1830 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1831 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1834 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1837 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1840 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1848 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1851 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1852 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1853 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1854 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1857 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1860 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1861 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1862 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1865 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1873 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1874 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1875 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1876 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1877 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1878 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1879 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1882 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1883 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1884 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1885 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1886 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1887 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1888 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1891 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1892 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1893 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1894 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1895 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1896 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1897 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1900 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1902 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1903 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1904 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1906 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1907 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1908 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1910 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1911 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1912 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1914 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1915 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1916 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1917 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1919 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1920 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1921 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1922 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1924 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1925 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1926 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1928 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1929 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1930 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1931 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1932 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1933 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1936 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1937 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1938 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1941 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1944 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1947 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1956 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1957 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1958 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1959 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1960 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

1961 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

1964 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

1965 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

1966 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

1975 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1976 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1977 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1978 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1979 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1981 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1982 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1983 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1984 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1987 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1988 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1989 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1990 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1991 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1992 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1993 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1994 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1996 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1997 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1998 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2000 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2001 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2002 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2003 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2004 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2007 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2008 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2009 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2010 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2011 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2012 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2014 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2015 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2024 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2025 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2026 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2027 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2028 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2029 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2030 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2031 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2032 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2033 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2034 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2035 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2036 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2037 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2038 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2039 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2042 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2045 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2046 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2048 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2049 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2050 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2051 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2052 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2053 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2054 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2055 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2056 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2057 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2062 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2063 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2064 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2066 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2067 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2068 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2069 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2072 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2073 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2074 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2076 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2077 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2078 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2079 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2082 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2083 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2084 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2085 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2086 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2088 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2089 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2090 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2091 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2092 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2093 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2094 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2095 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2096 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2099 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2100 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2101 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2102 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2104 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2105 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2106 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2107 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2108 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2111 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2112 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2113 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2114 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2116 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2117 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2118 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2119 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2120 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2122 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2125 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2127 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2128 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2132 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2133 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2134 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2135 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2136 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2138 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2139 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2140 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2141 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2142 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2143 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2144 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2145 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2146 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2149 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2150 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2151 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2153 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2154 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2155 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2158 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2159 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2160 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2161 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2162 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2164 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2165 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2166 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2167 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2168 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2169 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2170 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2171 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2173 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2174 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2175 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2176 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2178 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2179 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2180 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2181 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2182 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2185 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2186 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2187 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2188 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2189 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2190 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2193 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2194 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2195 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2196 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2197 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2198 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2199 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2202 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2205 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2206 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2207 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2208 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2209 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2210 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2211 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2212 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2215 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2216 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2219 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2220 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2221 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2222 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2223 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2224 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2225 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2226 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2229 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2230 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2232 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2233 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2234 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2235 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2236 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2239 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2240 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2241 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2242 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2243 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2247 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2248 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2249 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2250 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2253 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2256 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2257 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2258 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2259 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2260 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2261 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2262 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2265 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2266 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2269 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2270 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2271 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2272 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2273 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2274 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2275 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2276 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2277 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2278 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2281 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2282 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2283 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2284 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2285 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2288 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2289 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2290 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2291 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2292 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2295 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2296 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2297 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2298 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2301 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2304 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2305 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2306 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2307 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2308 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2309 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2310 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2311 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2315 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2316 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2317 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2320 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2321 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2322 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2323 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2324 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2325 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2326 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2327 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2328 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2329 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2332 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2333 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2334 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2335 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2336 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2339 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2340 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2341 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2342 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2343 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2346 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2347 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2348 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2349 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2350 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2353 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2356 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2357 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2358 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2359 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2360 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2361 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2362 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2365 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2366 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2369 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2370 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2371 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2372 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2373 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2374 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2375 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2376 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2377 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2378 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2382 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2383 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2384 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2387 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2388 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2389 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2392 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2393 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2394 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2397 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2398 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2399 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2403 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2404 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2405 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2408 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2409 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2411 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2412 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2413 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2415 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2416 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2417 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2419 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2420 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2423 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2424 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2425 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2427 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2428 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2429 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2430 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2432 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2433 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2435 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2436 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2437 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2438 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2439 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2440 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2441 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2442 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2443 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2446 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2455 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2456 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2457 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2458 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2459 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2460 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2461 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2462 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2463 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2464 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2465 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2466 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2467 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2468 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2469 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2470 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2471 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2472 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2473 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2474 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2475 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2476 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2477 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2478 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2479 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2480 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2481 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2484 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2485 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2486 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2487 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2488 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2489 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2490 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2491 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2492 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2493 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2494 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2495 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2496 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2497 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2498 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2499 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2500 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2501 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2502 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2503 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2504 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2505 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2506 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2507 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2508 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2509 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2510 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2511 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2514 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2515 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2516 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2517 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2518 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2519 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2520 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2521 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2522 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2523 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2524 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2525 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2526 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2527 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2528 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2529 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2530 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2531 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2532 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2533 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2534 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2535 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2536 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2537 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2538 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2541 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2542 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2543 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2544 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2545 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2546 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2547 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2548 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2549 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2550 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2551 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2552 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2553 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2554 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2555 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2556 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2559 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2560 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2563 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2566 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2567 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2568 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2569 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2570 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2571 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2572 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2573 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2574 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2575 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2576 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2577 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2578 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2579 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2580 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2581 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2582 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2583 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2584 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2585 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2586 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2587 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2588 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2589 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2590 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2591 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2592 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2593 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2594 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2595 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2596 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2597 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2598 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2599 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2600 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2601 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2602 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2603 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2604 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2605 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2608 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2609 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2610 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2611 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2612 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2613 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2614 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2615 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2616 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2617 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2618 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2619 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2620 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2621 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2622 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2623 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2624 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2625 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2626 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2627 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2628 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2629 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2630 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2631 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2632 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2633 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2634 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2635 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2636 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2637 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2638 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2639 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2640 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2641 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2642 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2643 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2644 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2645 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2646 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2647 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2650 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2653 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2656 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2657 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2660 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2661 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2662 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2663 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2664 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2665 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2666 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2667 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2668 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2669 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2670 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2671 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2672 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2673 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2674 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2675 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2676 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2677 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2678 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2679 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2680 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2681 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2682 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2683 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2684 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2685 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2686 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2689 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2690 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2691 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2692 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2693 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2694 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2695 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2696 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2697 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2698 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2699 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2700 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2701 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2702 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2703 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2704 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2705 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2706 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2709 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2712 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2713 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2714 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2715 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2716 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2717 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2718 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2719 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2720 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2721 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2722 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2723 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2724 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2727 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2728 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2729 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2730 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2731 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2732 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2733 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2734 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2735 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2736 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2737 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2738 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2739 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2742 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2743 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2744 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2745 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2746 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2747 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2748 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2749 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2750 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2751 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2752 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2753 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2754 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2755 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2756 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2757 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2758 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2759 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2760 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2761 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2762 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2763 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2764 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2767 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2768 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2769 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2770 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2771 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2772 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2775 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2776 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2777 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2778 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2779 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2780 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2783 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2784 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2787 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2790 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2793 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2796 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2799 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2802 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2805 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2813 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2814 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2815 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2816 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2817 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2818 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2819 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2820 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2821 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2822 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2823 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2824 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2825 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2826 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2827 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2828 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2829 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2832 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2833 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2834 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2835 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2836 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2837 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2838 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2841 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2842 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2843 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2844 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2845 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2846 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2847 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2848 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2849 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2852 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2855 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2858 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2861 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2864 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

2865 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

2866 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

2867 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

2868 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

2869 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

2870 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

2871 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

2872 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

2873 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

2874 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

2875 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

2876 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

2877 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

2879 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

2880 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

2881 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

2889 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2890 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2891 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2892 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2893 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2894 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2897 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2898 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2899 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2900 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2901 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2902 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2903 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

2906 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2907 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2908 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2909 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2914 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2915 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2916 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2917 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2922 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2923 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2924 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2925 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2930 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2931 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2932 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2933 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2938 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2939 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2940 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2943 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2944 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2945 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2946 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2951 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2952 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2953 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2958 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2959 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2960 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2965 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2966 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2967 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2972 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2973 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2974 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2977 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2978 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2979 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2980 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2985 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2986 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2987 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2992 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2993 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2994 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2999 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3000 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3001 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3006 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3007 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3008 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3011 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3012 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3013 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3014 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3019 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3020 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3021 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3026 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3027 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3028 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3033 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3034 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3035 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3040 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3041 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3042 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3046 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3047 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3048 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3049 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3050 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3051 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3052 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3053 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3054 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3055 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3056 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3057 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3061 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3062 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3063 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3064 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3074 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3075 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3076 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3077 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3079 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3083 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3084 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3085 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3086 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3087 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3089 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3090 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3091 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3093 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3095 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3096 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3097 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3100 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3102 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3103 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3104 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3105 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3107 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3110 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3111 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3112 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3113 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3115 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3117 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3118 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3119 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3120 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3122 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3124 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3125 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3126 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3127 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3128 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3130 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3131 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3132 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3134 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3135 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3138 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3139 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3140 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3141 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3142 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3143 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3144 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3145 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3146 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3147 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3148 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3149 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3152 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3153 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3154 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3155 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3156 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3157 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3158 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3159 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3160 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3161 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3164 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3165 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3166 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3167 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3168 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3169 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3172 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3173 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3174 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3176 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3177 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3179 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3180 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3181 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3182 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3184 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3186 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3187 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3188 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3190 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3191 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3193 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3194 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3195 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3196 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3198 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3202 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3203 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3204 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3206 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3207 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3208 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3209 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3210 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3212 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3213 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3214 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3216 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3217 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3218 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3219 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3220 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3223 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3224 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3225 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3227 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3228 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3230 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3231 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3232 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3233 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3235 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3237 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3238 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3239 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3241 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3242 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3244 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3245 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3246 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3247 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3249 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3253 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3254 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3255 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3257 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3258 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3259 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3260 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3261 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3263 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3264 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3265 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3267 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3268 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3269 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3270 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3271 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3274 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3275 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3276 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3277 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3278 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3279 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3280 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3281 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3282 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3283 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3284 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3285 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3288 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3291 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3294 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3297 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3300 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3303 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3306 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3309 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3310 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3311 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3312 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3313 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3314 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3316 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3317 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3318 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3319 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3320 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3321 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3324 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3327 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3328 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3329 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3330 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3331 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3332 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3333 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3335 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3336 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3337 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3338 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3339 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3340 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3341 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3342 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3344 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3345 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3346 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3347 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3348 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3349 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3364 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3365 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3366 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3367 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3368 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3369 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3370 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3371 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3372 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3373 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3374 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3375 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3376 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3377 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3378 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3379 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3380 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3381 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3382 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3383 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3384 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3385 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3386 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3387 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3388 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3389 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3390 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3391 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3392 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3393 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3394 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3395 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3397 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3398 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3399 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3400 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3401 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3402 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3403 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3404 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3405 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3406 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3407 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3408 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3409 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3410 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3411 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3412 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3413 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3414 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3415 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3416 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3417 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3418 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3421 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3422 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3423 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3424 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3425 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3426 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3427 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3428 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3429 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3430 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3431 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3432 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3433 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3434 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3435 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3436 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3437 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3438 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3439 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3440 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3441 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3442 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3443 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3444 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3445 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3448 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3449 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3452 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3453 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3457 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3458 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3461 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3462 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3463 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3464 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3465 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3468 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3469 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3470 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3471 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3472 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3473 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3474 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3475 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3476 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3477 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3478 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3479 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3480 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3481 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3482 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3483 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3484 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3485 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3486 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3487 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3488 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3489 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3492 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3493 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3494 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3495 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3496 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3497 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3498 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3499 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3500 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3501 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3502 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3503 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3506 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3509 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3518 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3519 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3520 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3521 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3522 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3523 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3524 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3525 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3528 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3529 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3530 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3531 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3532 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3533 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3534 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3536 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3539 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3540 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3541 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3542 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3543 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3544 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3545 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3546 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3549 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3550 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3551 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3552 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3553 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3554 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3555 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3557 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3558 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3559 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3562 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3563 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3565 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3568 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3583 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3586 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

3589 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3590 ((
INSTANCE
è=ð
COMP2
))

	)

3592 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3595 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3598 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3599 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3600 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3601 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3602 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3603 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3604 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3605 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3608 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3609 ((
INSTANCE
è=ð
GPIOB
) || \

3610 ((
INSTANCE
è=ð
GPIOC
) || \

3611 ((
INSTANCE
è=ð
GPIOD
) || \

3612 ((
INSTANCE
è=ð
GPIOH
))

	)

3614 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3615 ((
INSTANCE
è=ð
GPIOB
) || \

3616 ((
INSTANCE
è=ð
GPIOC
) || \

3617 ((
INSTANCE
è=ð
GPIOD
))

	)

3620 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

3621 ((
INSTANCE
è=ð
I2C2
))

	)

3624 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

3628 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3631 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

3634 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

3635 ((
INSTANCE
è=ð
SPI2
))

	)

3638 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3641 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3642 ((
INSTANCE
è=ð
TIM6
) || \

3643 ((
INSTANCE
è=ð
TIM21
) || \

3644 ((
INSTANCE
è=ð
TIM22
))

	)

3647 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3648 ((
INSTANCE
è=ð
TIM21
) || \

3649 ((
INSTANCE
è=ð
TIM22
))

	)

3652 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3653 ((
INSTANCE
è=ð
TIM21
) || \

3654 ((
INSTANCE
è=ð
TIM22
))

	)

3657 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3658 ((
INSTANCE
è=ð
TIM21
))

	)

3661 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3662 ((
INSTANCE
è=ð
TIM21
) || \

3663 ((
INSTANCE
è=ð
TIM22
))

	)

3666 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3667 ((
INSTANCE
è=ð
TIM21
))

	)

3670 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3671 ((
INSTANCE
è=ð
TIM21
) || \

3672 ((
INSTANCE
è=ð
TIM22
))

	)

3675 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3676 ((
INSTANCE
è=ð
TIM21
) || \

3677 ((
INSTANCE
è=ð
TIM22
))

	)

3680 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3681 ((
INSTANCE
è=ð
TIM21
) || \

3682 ((
INSTANCE
è=ð
TIM22
))

	)

3685 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3688 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3693 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3696 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3697 ((
INSTANCE
è=ð
TIM6
))

	)

3700 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3703 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3706 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3709 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3710 ((
INSTANCE
è=ð
TIM6
) || \

3711 ((
INSTANCE
è=ð
TIM21
) || \

3712 ((
INSTANCE
è=ð
TIM22
))

	)

3715 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3716 ((
INSTANCE
è=ð
TIM21
) || \

3717 ((
INSTANCE
è=ð
TIM22
))

	)

3722 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3723 ((
INSTANCE
è=ð
TIM21
) || \

3724 ((
INSTANCE
è=ð
TIM22
))

	)

3727 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3728 ((
INSTANCE
è=ð
TIM21
) || \

3729 ((
INSTANCE
è=ð
TIM22
))

	)

3732 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3733 ((
INSTANCE
è=ð
TIM21
) || \

3734 ((
INSTANCE
è=ð
TIM22
))

	)

3737 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

3740 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3741 ((((
INSTANCE
è=ð
TIM2
) && \

3742 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3743 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3744 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3745 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3747 (((
INSTANCE
è=ð
TIM21
) && \

3748 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3749 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

3751 (((
INSTANCE
è=ð
TIM22
) && \

3752 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3753 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3756 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3757 ((
INSTANCE
è=ð
USART2
) || \

3758 ((
INSTANCE
è=ð
LPUART1
))

	)

3761 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3762 ((
INSTANCE
è=ð
USART2
))

	)

3766 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3767 ((
INSTANCE
è=ð
USART2
))

	)

3770 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3771 ((
INSTANCE
è=ð
USART2
) || \

3772 ((
INSTANCE
è=ð
LPUART1
))

	)

3775 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3776 ((
INSTANCE
è=ð
USART2
))

	)

3779 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3780 ((
INSTANCE
è=ð
USART2
) || \

3781 ((
INSTANCE
è=ð
LPUART1
))

	)

3783 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3784 ((
INSTANCE
è=ð
USART2
) || \

3785 ((
INSTANCE
è=ð
LPUART1
))

	)

3788 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3789 ((
INSTANCE
è=ð
USART2
))

	)

3792 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3793 ((
INSTANCE
è=ð
USART2
))

	)

3796 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3799 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3815 
	#RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3816 
	#LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3817 
	#AES_RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3818 
	#TIM6_DAC_IRQn
 
TIM6_IRQn


	)

3819 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3822 
	#LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3823 
	#RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3824 
	#AES_RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3825 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3826 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3836 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l062xx.h

54 #iâdeà
__STM32L062xx_H


55 
	#__STM32L062xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
TIM2_IRQn
 = 15,

113 
TIM6_DAC_IRQn
 = 17,

114 
TIM21_IRQn
 = 20,

115 
TIM22_IRQn
 = 22,

116 
I2C1_IRQn
 = 23,

117 
I2C2_IRQn
 = 24,

118 
SPI1_IRQn
 = 25,

119 
SPI2_IRQn
 = 26,

120 
USART1_IRQn
 = 27,

121 
USART2_IRQn
 = 28,

122 
AES_RNG_LPUART1_IRQn
 = 29,

123 
USB_IRQn
 = 31,

124 } 
	tIRQn_Ty³
;

130 
	~"cÜe_cm0¶us.h
"

131 
	~"sy¡em_¡m32l0xx.h
"

132 
	~<¡dšt.h
>

144 
__IO
 
ušt32_t
 
ISR
;

145 
__IO
 
ušt32_t
 
IER
;

146 
__IO
 
ušt32_t
 
CR
;

147 
__IO
 
ušt32_t
 
CFGR1
;

148 
__IO
 
ušt32_t
 
CFGR2
;

149 
__IO
 
ušt32_t
 
SMPR
;

150 
ušt32_t
 
RESERVED1
;

151 
ušt32_t
 
RESERVED2
;

152 
__IO
 
ušt32_t
 
TR
;

153 
ušt32_t
 
RESERVED3
;

154 
__IO
 
ušt32_t
 
CHSELR
;

155 
ušt32_t
 
RESERVED4
[5];

156 
__IO
 
ušt32_t
 
DR
;

157 
ušt32_t
 
RESERVED5
[28];

158 
__IO
 
ušt32_t
 
CALFACT
;

159 } 
	tADC_Ty³Def
;

163 
__IO
 
ušt32_t
 
CCR
;

164 } 
	tADC_CommÚ_Ty³Def
;

172 
__IO
 
ušt32_t
 
CR
;

173 
__IO
 
ušt32_t
 
SR
;

174 
__IO
 
ušt32_t
 
DINR
;

175 
__IO
 
ušt32_t
 
DOUTR
;

176 
__IO
 
ušt32_t
 
KEYR0
;

177 
__IO
 
ušt32_t
 
KEYR1
;

178 
__IO
 
ušt32_t
 
KEYR2
;

179 
__IO
 
ušt32_t
 
KEYR3
;

180 
__IO
 
ušt32_t
 
IVR0
;

181 
__IO
 
ušt32_t
 
IVR1
;

182 
__IO
 
ušt32_t
 
IVR2
;

183 
__IO
 
ušt32_t
 
IVR3
;

184 } 
	tAES_Ty³Def
;

192 
__IO
 
ušt32_t
 
CSR
;

193 } 
	tCOMP_Ty³Def
;

197 
__IO
 
ušt32_t
 
CSR
;

198 } 
	tCOMP_CommÚ_Ty³Def
;

207 
__IO
 
ušt32_t
 
DR
;

208 
__IO
 
ušt8_t
 
IDR
;

209 
ušt8_t
 
RESERVED0
;

210 
ušt16_t
 
RESERVED1
;

211 
__IO
 
ušt32_t
 
CR
;

212 
ušt32_t
 
RESERVED2
;

213 
__IO
 
ušt32_t
 
INIT
;

214 
__IO
 
ušt32_t
 
POL
;

215 } 
	tCRC_Ty³Def
;

223 
__IO
 
ušt32_t
 
CR
;

224 
__IO
 
ušt32_t
 
CFGR
;

225 
__IO
 
ušt32_t
 
ISR
;

226 
__IO
 
ušt32_t
 
ICR
;

227 } 
	tCRS_Ty³Def
;

235 
__IO
 
ušt32_t
 
CR
;

236 
__IO
 
ušt32_t
 
SWTRIGR
;

237 
__IO
 
ušt32_t
 
DHR12R1
;

238 
__IO
 
ušt32_t
 
DHR12L1
;

239 
__IO
 
ušt32_t
 
DHR8R1
;

240 
ušt32_t
 
RESERVED0
[6];

241 
__IO
 
ušt32_t
 
DOR1
;

242 
ušt32_t
 
RESERVED1
;

243 
__IO
 
ušt32_t
 
SR
;

244 } 
	tDAC_Ty³Def
;

252 
__IO
 
ušt32_t
 
IDCODE
;

253 
__IO
 
ušt32_t
 
CR
;

254 
__IO
 
ušt32_t
 
APB1FZ
;

255 
__IO
 
ušt32_t
 
APB2FZ
;

256 }
	tDBGMCU_Ty³Def
;

264 
__IO
 
ušt32_t
 
CCR
;

265 
__IO
 
ušt32_t
 
CNDTR
;

266 
__IO
 
ušt32_t
 
CPAR
;

267 
__IO
 
ušt32_t
 
CMAR
;

268 } 
	tDMA_ChªÃl_Ty³Def
;

272 
__IO
 
ušt32_t
 
ISR
;

273 
__IO
 
ušt32_t
 
IFCR
;

274 } 
	tDMA_Ty³Def
;

278 
__IO
 
ušt32_t
 
CSELR
;

279 } 
	tDMA_Reque¡_Ty³Def
;

287 
__IO
 
ušt32_t
 
IMR
;

288 
__IO
 
ušt32_t
 
EMR
;

289 
__IO
 
ušt32_t
 
RTSR
;

290 
__IO
 
ušt32_t
 
FTSR
;

291 
__IO
 
ušt32_t
 
SWIER
;

292 
__IO
 
ušt32_t
 
PR
;

293 }
	tEXTI_Ty³Def
;

300 
__IO
 
ušt32_t
 
ACR
;

301 
__IO
 
ušt32_t
 
PECR
;

302 
__IO
 
ušt32_t
 
PDKEYR
;

303 
__IO
 
ušt32_t
 
PEKEYR
;

304 
__IO
 
ušt32_t
 
PRGKEYR
;

305 
__IO
 
ušt32_t
 
OPTKEYR
;

306 
__IO
 
ušt32_t
 
SR
;

307 
__IO
 
ušt32_t
 
OPTR
;

308 
__IO
 
ušt32_t
 
WRPR
;

309 } 
	tFLASH_Ty³Def
;

317 
__IO
 
ušt32_t
 
RDP
;

318 
__IO
 
ušt32_t
 
USER
;

319 
__IO
 
ušt32_t
 
WRP01
;

320 } 
	tOB_Ty³Def
;

329 
__IO
 
ušt32_t
 
MODER
;

330 
__IO
 
ušt32_t
 
OTYPER
;

331 
__IO
 
ušt32_t
 
OSPEEDR
;

332 
__IO
 
ušt32_t
 
PUPDR
;

333 
__IO
 
ušt32_t
 
IDR
;

334 
__IO
 
ušt32_t
 
ODR
;

335 
__IO
 
ušt32_t
 
BSRR
;

336 
__IO
 
ušt32_t
 
LCKR
;

337 
__IO
 
ušt32_t
 
AFR
[2];

338 
__IO
 
ušt32_t
 
BRR
;

339 }
	tGPIO_Ty³Def
;

346 
__IO
 
ušt32_t
 
ISR
;

347 
__IO
 
ušt32_t
 
ICR
;

348 
__IO
 
ušt32_t
 
IER
;

349 
__IO
 
ušt32_t
 
CFGR
;

350 
__IO
 
ušt32_t
 
CR
;

351 
__IO
 
ušt32_t
 
CMP
;

352 
__IO
 
ušt32_t
 
ARR
;

353 
__IO
 
ušt32_t
 
CNT
;

354 } 
	tLPTIM_Ty³Def
;

362 
__IO
 
ušt32_t
 
CFGR1
;

363 
__IO
 
ušt32_t
 
CFGR2
;

364 
__IO
 
ušt32_t
 
EXTICR
[4];

365 
ušt32_t
 
RESERVED
[2];

366 
__IO
 
ušt32_t
 
CFGR3
;

367 } 
	tSYSCFG_Ty³Def
;

377 
__IO
 
ušt32_t
 
CR1
;

378 
__IO
 
ušt32_t
 
CR2
;

379 
__IO
 
ušt32_t
 
OAR1
;

380 
__IO
 
ušt32_t
 
OAR2
;

381 
__IO
 
ušt32_t
 
TIMINGR
;

382 
__IO
 
ušt32_t
 
TIMEOUTR
;

383 
__IO
 
ušt32_t
 
ISR
;

384 
__IO
 
ušt32_t
 
ICR
;

385 
__IO
 
ušt32_t
 
PECR
;

386 
__IO
 
ušt32_t
 
RXDR
;

387 
__IO
 
ušt32_t
 
TXDR
;

388 }
	tI2C_Ty³Def
;

396 
__IO
 
ušt32_t
 
KR
;

397 
__IO
 
ušt32_t
 
PR
;

398 
__IO
 
ušt32_t
 
RLR
;

399 
__IO
 
ušt32_t
 
SR
;

400 
__IO
 
ušt32_t
 
WINR
;

401 } 
	tIWDG_Ty³Def
;

408 
__IO
 
ušt32_t
 
CSSA
;

409 
__IO
 
ušt32_t
 
CSL
;

410 
__IO
 
ušt32_t
 
NVDSSA
;

411 
__IO
 
ušt32_t
 
NVDSL
;

412 
__IO
 
ušt32_t
 
VDSSA
 ;

413 
__IO
 
ušt32_t
 
VDSL
 ;

414 
__IO
 
ušt32_t
 
LSSA
 ;

415 
__IO
 
ušt32_t
 
LSL
 ;

416 
__IO
 
ušt32_t
 
CR
 ;

418 } 
	tFIREWALL_Ty³Def
;

425 
__IO
 
ušt32_t
 
CR
;

426 
__IO
 
ušt32_t
 
CSR
;

427 } 
	tPWR_Ty³Def
;

434 
__IO
 
ušt32_t
 
CR
;

435 
__IO
 
ušt32_t
 
ICSCR
;

436 
__IO
 
ušt32_t
 
CRRCR
;

437 
__IO
 
ušt32_t
 
CFGR
;

438 
__IO
 
ušt32_t
 
CIER
;

439 
__IO
 
ušt32_t
 
CIFR
;

440 
__IO
 
ušt32_t
 
CICR
;

441 
__IO
 
ušt32_t
 
IOPRSTR
;

442 
__IO
 
ušt32_t
 
AHBRSTR
;

443 
__IO
 
ušt32_t
 
APB2RSTR
;

444 
__IO
 
ušt32_t
 
APB1RSTR
;

445 
__IO
 
ušt32_t
 
IOPENR
;

446 
__IO
 
ušt32_t
 
AHBENR
;

447 
__IO
 
ušt32_t
 
APB2ENR
;

448 
__IO
 
ušt32_t
 
APB1ENR
;

449 
__IO
 
ušt32_t
 
IOPSMENR
;

450 
__IO
 
ušt32_t
 
AHBSMENR
;

451 
__IO
 
ušt32_t
 
APB2SMENR
;

452 
__IO
 
ušt32_t
 
APB1SMENR
;

453 
__IO
 
ušt32_t
 
CCIPR
;

454 
__IO
 
ušt32_t
 
CSR
;

455 } 
	tRCC_Ty³Def
;

462 
__IO
 
ušt32_t
 
CR
;

463 
__IO
 
ušt32_t
 
SR
;

464 
__IO
 
ušt32_t
 
DR
;

465 } 
	tRNG_Ty³Def
;

472 
__IO
 
ušt32_t
 
TR
;

473 
__IO
 
ušt32_t
 
DR
;

474 
__IO
 
ušt32_t
 
CR
;

475 
__IO
 
ušt32_t
 
ISR
;

476 
__IO
 
ušt32_t
 
PRER
;

477 
__IO
 
ušt32_t
 
WUTR
;

478 
ušt32_t
 
RESERVED
;

479 
__IO
 
ušt32_t
 
ALRMAR
;

480 
__IO
 
ušt32_t
 
ALRMBR
;

481 
__IO
 
ušt32_t
 
WPR
;

482 
__IO
 
ušt32_t
 
SSR
;

483 
__IO
 
ušt32_t
 
SHIFTR
;

484 
__IO
 
ušt32_t
 
TSTR
;

485 
__IO
 
ušt32_t
 
TSDR
;

486 
__IO
 
ušt32_t
 
TSSSR
;

487 
__IO
 
ušt32_t
 
CALR
;

488 
__IO
 
ušt32_t
 
TAMPCR
;

489 
__IO
 
ušt32_t
 
ALRMASSR
;

490 
__IO
 
ušt32_t
 
ALRMBSSR
;

491 
__IO
 
ušt32_t
 
OR
;

492 
__IO
 
ušt32_t
 
BKP0R
;

493 
__IO
 
ušt32_t
 
BKP1R
;

494 
__IO
 
ušt32_t
 
BKP2R
;

495 
__IO
 
ušt32_t
 
BKP3R
;

496 
__IO
 
ušt32_t
 
BKP4R
;

497 } 
	tRTC_Ty³Def
;

505 
__IO
 
ušt32_t
 
CR1
;

506 
__IO
 
ušt32_t
 
CR2
;

507 
__IO
 
ušt32_t
 
SR
;

508 
__IO
 
ušt32_t
 
DR
;

509 
__IO
 
ušt32_t
 
CRCPR
;

510 
__IO
 
ušt32_t
 
RXCRCR
;

511 
__IO
 
ušt32_t
 
TXCRCR
;

512 
__IO
 
ušt32_t
 
I2SCFGR
;

513 
__IO
 
ušt32_t
 
I2SPR
;

514 } 
	tSPI_Ty³Def
;

521 
__IO
 
ušt32_t
 
CR1
;

522 
__IO
 
ušt32_t
 
CR2
;

523 
__IO
 
ušt32_t
 
SMCR
;

524 
__IO
 
ušt32_t
 
DIER
;

525 
__IO
 
ušt32_t
 
SR
;

526 
__IO
 
ušt32_t
 
EGR
;

527 
__IO
 
ušt32_t
 
CCMR1
;

528 
__IO
 
ušt32_t
 
CCMR2
;

529 
__IO
 
ušt32_t
 
CCER
;

530 
__IO
 
ušt32_t
 
CNT
;

531 
__IO
 
ušt32_t
 
PSC
;

532 
__IO
 
ušt32_t
 
ARR
;

533 
ušt32_t
 
RESERVED12
;

534 
__IO
 
ušt32_t
 
CCR1
;

535 
__IO
 
ušt32_t
 
CCR2
;

536 
__IO
 
ušt32_t
 
CCR3
;

537 
__IO
 
ušt32_t
 
CCR4
;

538 
ušt32_t
 
RESERVED17
;

539 
__IO
 
ušt32_t
 
DCR
;

540 
__IO
 
ušt32_t
 
DMAR
;

541 
__IO
 
ušt32_t
 
OR
;

542 } 
	tTIM_Ty³Def
;

549 
__IO
 
ušt32_t
 
CR
;

550 
__IO
 
ušt32_t
 
IER
;

551 
__IO
 
ušt32_t
 
ICR
;

552 
__IO
 
ušt32_t
 
ISR
;

553 
__IO
 
ušt32_t
 
IOHCR
;

554 
ušt32_t
 
RESERVED1
;

555 
__IO
 
ušt32_t
 
IOASCR
;

556 
ušt32_t
 
RESERVED2
;

557 
__IO
 
ušt32_t
 
IOSCR
;

558 
ušt32_t
 
RESERVED3
;

559 
__IO
 
ušt32_t
 
IOCCR
;

560 
ušt32_t
 
RESERVED4
;

561 
__IO
 
ušt32_t
 
IOGCSR
;

562 
__IO
 
ušt32_t
 
IOGXCR
[8];

563 } 
	tTSC_Ty³Def
;

570 
__IO
 
ušt32_t
 
CR1
;

571 
__IO
 
ušt32_t
 
CR2
;

572 
__IO
 
ušt32_t
 
CR3
;

573 
__IO
 
ušt32_t
 
BRR
;

574 
__IO
 
ušt32_t
 
GTPR
;

575 
__IO
 
ušt32_t
 
RTOR
;

576 
__IO
 
ušt32_t
 
RQR
;

577 
__IO
 
ušt32_t
 
ISR
;

578 
__IO
 
ušt32_t
 
ICR
;

579 
__IO
 
ušt32_t
 
RDR
;

580 
__IO
 
ušt32_t
 
TDR
;

581 } 
	tUSART_Ty³Def
;

588 
__IO
 
ušt32_t
 
CR
;

589 
__IO
 
ušt32_t
 
CFR
;

590 
__IO
 
ušt32_t
 
SR
;

591 } 
	tWWDG_Ty³Def
;

598 
__IO
 
ušt16_t
 
EP0R
;

599 
__IO
 
ušt16_t
 
RESERVED0
;

600 
__IO
 
ušt16_t
 
EP1R
;

601 
__IO
 
ušt16_t
 
RESERVED1
;

602 
__IO
 
ušt16_t
 
EP2R
;

603 
__IO
 
ušt16_t
 
RESERVED2
;

604 
__IO
 
ušt16_t
 
EP3R
;

605 
__IO
 
ušt16_t
 
RESERVED3
;

606 
__IO
 
ušt16_t
 
EP4R
;

607 
__IO
 
ušt16_t
 
RESERVED4
;

608 
__IO
 
ušt16_t
 
EP5R
;

609 
__IO
 
ušt16_t
 
RESERVED5
;

610 
__IO
 
ušt16_t
 
EP6R
;

611 
__IO
 
ušt16_t
 
RESERVED6
;

612 
__IO
 
ušt16_t
 
EP7R
;

613 
__IO
 
ušt16_t
 
RESERVED7
[17];

614 
__IO
 
ušt16_t
 
CNTR
;

615 
__IO
 
ušt16_t
 
RESERVED8
;

616 
__IO
 
ušt16_t
 
ISTR
;

617 
__IO
 
ušt16_t
 
RESERVED9
;

618 
__IO
 
ušt16_t
 
FNR
;

619 
__IO
 
ušt16_t
 
RESERVEDA
;

620 
__IO
 
ušt16_t
 
DADDR
;

621 
__IO
 
ušt16_t
 
RESERVEDB
;

622 
__IO
 
ušt16_t
 
BTABLE
;

623 
__IO
 
ušt16_t
 
RESERVEDC
;

624 
__IO
 
ušt16_t
 
LPMCSR
;

625 
__IO
 
ušt16_t
 
RESERVEDD
;

626 
__IO
 
ušt16_t
 
BCDR
;

627 
__IO
 
ušt16_t
 
RESERVEDE
;

628 } 
	tUSB_Ty³Def
;

637 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

638 
	#FLASH_END
 ((
ušt32_t
)0x0800FFFFUè

	)

639 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

640 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080807FFUè

	)

641 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

642 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

645 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

646 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

647 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

649 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

650 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

651 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

652 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

653 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

654 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

655 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

656 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

657 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

658 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

659 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

660 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

661 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

662 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

664 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

665 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

666 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

667 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

668 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

669 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

670 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

671 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

672 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

673 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

674 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

675 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

676 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

678 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

679 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

680 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

681 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

682 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

683 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

684 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

685 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

686 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

689 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

690 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

691 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

692 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

693 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

694 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

695 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

697 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

698 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

699 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

700 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

701 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

711 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

712 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

713 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

714 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

715 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

716 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

717 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

718 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

719 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

720 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

721 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

722 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

723 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

724 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

725 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

727 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

728 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

729 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

730 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

731 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

732 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

733 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

734 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

735 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

737 
	#ADC
 
ADC1_COMMON


	)

738 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

739 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

740 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

742 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

743 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

744 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

745 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

746 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

747 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

748 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

749 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

750 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

753 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

754 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

755 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

756 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

757 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

758 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

759 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

761 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

762 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

763 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

764 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

765 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

767 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

790 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

791 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

792 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

793 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

794 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

795 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

796 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

799 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

802 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

803 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

804 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

805 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

806 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

807 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

808 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

811 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

814 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

815 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

816 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

817 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

818 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

819 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

822 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

823 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

824 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

825 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

826 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

827 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

828 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

829 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

830 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

831 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

832 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

833 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

834 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

835 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

836 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

837 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

838 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

839 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

840 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

841 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

842 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

843 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

844 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

845 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

846 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

847 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

848 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

851 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

854 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

855 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

856 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

857 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

858 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

859 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

860 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

861 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

862 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

863 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

864 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

865 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

866 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

867 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

871 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

872 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

873 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

874 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

877 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

878 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

879 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

880 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

883 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

884 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

887 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

888 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

889 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

890 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

891 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

892 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

893 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

894 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

895 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

896 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

897 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

898 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

899 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

900 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

901 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

902 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

903 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

904 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

905 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

908 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

911 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

914 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

915 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

916 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

917 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

918 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

919 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

920 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

921 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

929 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

930 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

931 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

932 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

934 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

935 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

936 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

938 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

939 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

940 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

942 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

943 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

944 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

945 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

946 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

947 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

950 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

951 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

952 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

955 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

958 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

961 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

964 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

967 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

970 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

973 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

976 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

979 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

982 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

991 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

992 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

993 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

994 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

995 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

996 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

997 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

998 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

999 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1001 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

1002 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

1003 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

1004 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1005 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1006 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

1007 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

1008 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

1009 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

1010 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

1011 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

1012 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

1013 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1014 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1015 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1018 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

1019 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1020 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

1021 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

1024 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

1032 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1035 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

1038 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

1039 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

1040 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

1041 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

1042 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

1043 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

1044 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

1045 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

1048 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1051 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1060 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

1061 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

1062 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

1063 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1064 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1065 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1066 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1067 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1070 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1071 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1073 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1074 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1075 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1076 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1078 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1079 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1080 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1082 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1085 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1086 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1087 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1088 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1089 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1090 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1091 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1092 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1093 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1096 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1097 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1098 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1099 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1113 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1114 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1115 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1117 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1118 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1119 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1120 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1122 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1123 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1124 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1126 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1127 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1128 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1129 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1130 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1132 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1133 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1136 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1139 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1142 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1145 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1148 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1151 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1160 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1162 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1163 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1164 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1165 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1166 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1167 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1168 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1169 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1170 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1171 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1172 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1173 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1174 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1175 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1176 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1177 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1178 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1181 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1182 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1183 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1184 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1187 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1188 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1189 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1190 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1191 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1192 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1193 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1194 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1196 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1197 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1206 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1207 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1208 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1209 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1210 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1211 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1212 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1213 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1214 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1215 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1216 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1217 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1218 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1219 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1220 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1221 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1222 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1223 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1224 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1225 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1226 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1227 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1228 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1229 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1230 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1231 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1232 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1233 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1236 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1237 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1238 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1239 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1240 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1241 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1242 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1243 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1244 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1245 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1246 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1247 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1248 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1249 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1250 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1251 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1252 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1253 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1254 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1255 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1256 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1257 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1258 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1259 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1260 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1261 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1262 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1263 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1266 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1267 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1268 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1269 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1270 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1271 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1272 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1273 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1275 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1276 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1277 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1279 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1280 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1281 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1283 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1284 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1285 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1287 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1290 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1293 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1296 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1300 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1301 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1302 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1303 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1304 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1305 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1306 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1316 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1317 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1318 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1319 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1320 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1321 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1322 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1323 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1324 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1325 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1326 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1327 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1328 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1329 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1330 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1331 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1332 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1333 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1334 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1335 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1336 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1337 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1338 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1339 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1340 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1341 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1342 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1343 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1346 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1347 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1348 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1349 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1350 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1351 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1352 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1353 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1354 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1355 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1356 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1357 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1358 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1359 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1360 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1361 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1362 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1363 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1364 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1365 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1366 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1367 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1368 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1369 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1370 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1371 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1372 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1373 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1376 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1377 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1378 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1379 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1380 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1381 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1382 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1383 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1384 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1385 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1386 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1387 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1388 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1389 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1390 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1391 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1392 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1393 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1394 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1395 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1396 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1397 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1400 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1401 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1402 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1403 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1404 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1405 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1406 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1407 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1408 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1409 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1410 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1411 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1412 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1413 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1414 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1415 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1416 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1417 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1418 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1419 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1420 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1421 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1424 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1425 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1426 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1427 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1428 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1429 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1430 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1431 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1432 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1433 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1434 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1435 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1436 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1437 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1438 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1439 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1440 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1441 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1442 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1443 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1444 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1445 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1448 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1449 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1450 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1451 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1452 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1453 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1454 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1455 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1456 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1457 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1458 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1459 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1460 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1461 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1462 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1463 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1464 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1465 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1466 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1467 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1468 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1469 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1472 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1473 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1474 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1475 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1476 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1477 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1478 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1479 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1480 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1481 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1482 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1483 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1484 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1485 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1486 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1487 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1488 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1489 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1490 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1491 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1492 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1493 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1496 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1497 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1498 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1499 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1500 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1501 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1502 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1503 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1504 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1505 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1506 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1507 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1508 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1509 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1510 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1511 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1512 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1513 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1514 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1515 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1516 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1517 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1520 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1521 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1522 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1523 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1524 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1525 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1526 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1527 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1528 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1529 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1530 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1531 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1532 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1533 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1534 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1535 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1536 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1537 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1538 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1539 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1540 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1541 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1544 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1545 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1546 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1547 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1548 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1549 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1550 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1551 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1552 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1553 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1554 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1555 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1556 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1557 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1558 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1559 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1560 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1561 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1562 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1563 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1564 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1565 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1574 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1575 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1576 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1577 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1578 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1579 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1582 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1583 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1584 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1585 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1586 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1587 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1588 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1589 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1590 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1591 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1592 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1593 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1596 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1599 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1602 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1605 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1608 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1609 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1610 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1611 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1613 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1614 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1615 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1616 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1617 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1618 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1619 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1622 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1623 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1624 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1627 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1628 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1629 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1630 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1631 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1632 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1633 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1634 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1637 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1645 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1646 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1647 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1648 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1649 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1650 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1651 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1652 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1653 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1654 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1655 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1656 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1657 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1658 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1659 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1660 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1661 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1662 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1663 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1664 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1665 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1666 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1667 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1668 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1669 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1670 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1671 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1672 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1673 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1674 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1675 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1676 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1677 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1678 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1679 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1680 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1681 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1682 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1683 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1684 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1685 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1686 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1687 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1688 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1689 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1690 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1691 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1692 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1695 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1696 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1697 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1698 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1699 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1700 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1701 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1702 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1703 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1704 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1705 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1706 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1707 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1708 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1709 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1710 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1713 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1714 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1715 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1716 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1717 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1718 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1719 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1720 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1721 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1722 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1723 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1724 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1725 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1726 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1727 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1728 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1729 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1730 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1731 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1732 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1733 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1734 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1735 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1736 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1737 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1738 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1739 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1740 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1741 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1742 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1743 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1744 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1745 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1746 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1747 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1748 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1749 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1750 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1751 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1752 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1753 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1754 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1755 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1756 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1757 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1758 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1759 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1760 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1763 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1764 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1765 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1766 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1767 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1768 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1769 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1770 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1771 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1772 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1773 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1774 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1775 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1776 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1777 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1778 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1779 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1780 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1781 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1782 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1783 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1784 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1785 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1786 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1787 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1788 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1789 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1790 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1791 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1792 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1793 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1794 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1795 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1796 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1797 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1798 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1799 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1800 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1801 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1802 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1803 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1804 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1805 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1806 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1807 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1808 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1809 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1810 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1813 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1814 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1815 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1816 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1817 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1818 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1819 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1820 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1821 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1822 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1823 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1824 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1825 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1826 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1827 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1828 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1831 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1832 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1833 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1834 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1835 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1836 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1837 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1838 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1839 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1840 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1841 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1842 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1843 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1844 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1845 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1846 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1849 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1850 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1851 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1852 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1853 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1854 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1855 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1856 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1857 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1858 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1859 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1860 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1861 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1862 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1863 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1864 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1865 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1866 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1867 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1868 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1869 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1870 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1871 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1872 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1873 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1874 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1875 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1876 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1877 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1878 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1879 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1880 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1883 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1884 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1885 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1886 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1887 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1888 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1889 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1890 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1891 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1892 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1893 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1894 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1895 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1896 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1897 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1898 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1899 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1902 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1903 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1904 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1905 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1906 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1907 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1908 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1909 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1912 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1913 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1914 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1915 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1916 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1917 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1918 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1919 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1922 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1923 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1924 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1925 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1926 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1927 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1928 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1929 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1930 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1931 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1932 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1933 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1934 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1935 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1936 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1937 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1946 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1947 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1948 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1949 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1950 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1951 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1952 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1953 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1954 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1955 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1956 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1957 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1958 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1959 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1960 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1961 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1962 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1963 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1964 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1965 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1968 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1969 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1970 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1971 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1972 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1973 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1974 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1975 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1976 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1977 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1978 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1981 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1982 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1983 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1986 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1987 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1988 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1989 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1990 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1991 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1992 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1993 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1994 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1995 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1996 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1999 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

2000 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

2001 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

2002 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

2003 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

2006 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

2007 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

2008 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

2009 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

2010 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

2013 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

2014 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

2015 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

2016 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

2017 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

2018 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

2019 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

2020 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

2021 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

2022 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

2023 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

2024 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

2025 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

2026 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

2027 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

2028 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

2029 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

2032 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

2033 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

2034 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

2035 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

2036 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

2037 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

2038 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

2039 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

2040 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

2043 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

2046 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2049 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2057 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

2060 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

2061 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

2062 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

2063 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2066 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2069 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2070 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2071 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2074 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2082 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2083 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2084 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2085 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2086 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2087 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2088 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2091 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2092 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2093 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2094 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2095 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2096 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2097 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2100 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2101 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2102 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2103 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2104 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2105 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2106 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2109 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2111 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2112 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2113 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2115 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2116 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2117 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2119 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2120 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2121 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2123 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2124 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2125 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2126 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2128 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2129 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2130 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2131 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2133 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2134 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2135 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2137 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2138 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2139 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2140 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2141 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2142 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2145 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2146 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2147 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2150 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2153 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2156 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2165 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2166 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2167 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2168 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2169 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2170 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2173 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2174 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2175 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2184 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2185 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2186 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2187 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2188 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2190 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2191 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2192 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2193 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2196 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2197 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2198 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2199 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2200 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2201 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2202 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2203 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2205 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2206 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2207 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2209 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2210 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2211 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2212 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2213 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2216 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2217 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2218 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2219 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2220 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2221 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2223 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2224 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2233 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2234 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2235 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2236 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2237 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2238 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2239 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2240 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2241 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2242 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2243 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2244 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2245 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2246 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2247 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2248 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2251 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2254 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2255 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2257 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2258 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2259 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2260 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2261 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2262 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2263 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2264 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2265 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2266 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2269 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2270 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2271 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2275 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2276 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2277 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2279 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2280 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2281 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2282 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2285 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2286 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2287 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2289 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2290 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2291 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2292 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2295 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2296 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2297 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2298 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2299 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2301 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2302 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2303 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2304 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2305 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2306 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2307 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2308 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2309 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2312 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2313 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2314 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2315 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2317 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2318 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2319 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2320 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2321 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2324 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2325 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2326 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2327 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2329 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2330 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2331 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2332 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2333 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2335 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2338 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2340 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2341 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2345 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2346 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2347 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2348 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2349 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2351 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2352 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2353 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2354 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2355 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2356 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2357 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2358 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2359 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2362 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2363 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2364 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2366 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2367 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2368 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2371 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2372 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2373 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2374 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2375 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2377 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2378 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2379 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2380 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2381 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2382 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2383 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2384 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2385 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2387 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2388 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2389 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2390 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2392 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2393 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2394 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2395 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2396 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2399 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2400 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2401 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2402 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2403 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2404 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2407 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2408 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2409 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2410 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2411 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2412 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2413 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2414 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2417 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2420 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2421 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2422 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2423 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2424 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2425 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2426 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2427 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2428 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2431 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2432 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2435 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2436 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2437 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2438 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2439 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2440 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2441 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2442 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2443 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2446 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2447 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2449 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2450 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2451 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2452 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2453 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2456 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2457 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2458 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2459 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2460 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2464 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2465 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2466 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2467 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2468 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2469 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2472 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2475 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2476 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2477 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2478 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2479 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2480 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2481 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2484 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2485 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2488 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2489 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2490 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2491 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2492 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2493 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2494 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2495 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2496 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2497 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2498 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2499 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2500 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2503 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2504 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2505 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2506 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2507 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2510 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2511 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2512 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2513 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2514 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2517 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2518 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2519 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2520 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2521 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2522 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2525 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2528 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2529 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2530 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2531 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2532 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2533 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2534 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2535 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2539 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2540 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2541 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2544 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2545 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2546 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2547 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2548 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2549 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2550 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2551 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2552 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2553 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2554 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2555 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2556 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2559 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2560 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2561 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2562 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2563 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2566 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2567 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2568 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2569 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2570 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2573 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2574 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2575 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2576 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2577 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2578 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2579 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2582 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2585 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2586 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2587 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2588 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2589 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2590 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2591 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2594 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2595 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2598 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2599 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2600 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2601 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2602 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2603 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2604 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2605 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2606 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2607 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2608 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2609 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2610 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2614 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2615 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2616 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2619 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2620 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2621 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2624 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2625 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2626 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2629 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2630 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2631 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2635 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2636 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2637 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2640 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2643 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2646 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2647 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2649 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2650 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2651 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2653 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2654 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2655 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2657 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2658 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2661 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2662 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2663 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2665 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2666 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2667 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2668 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2670 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2671 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2673 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2674 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2675 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2676 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2677 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2678 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2679 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2680 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2681 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2684 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2693 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2694 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2697 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2698 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2699 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2700 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2701 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2709 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2710 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2711 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2712 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2713 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2714 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2715 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2716 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2717 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2718 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2719 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2720 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2721 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2722 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2723 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2724 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2725 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2726 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2727 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2728 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2729 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2730 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2731 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2732 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2733 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2734 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2735 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2738 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2739 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2740 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2741 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2742 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2743 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2744 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2745 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2746 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2747 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2748 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2749 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2750 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2751 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2752 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2753 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2754 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2755 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2756 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2757 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2758 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2759 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2760 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2761 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2762 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2763 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2764 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2765 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2768 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2769 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2770 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2771 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2772 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2773 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2774 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2775 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2776 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2777 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2778 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2779 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2780 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2781 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2782 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2783 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2784 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2785 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2786 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2787 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2788 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2789 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2790 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2791 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2792 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2795 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2796 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2797 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2798 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2799 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2800 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2801 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2802 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2803 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2804 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2805 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2806 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2807 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2808 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2809 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2810 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2813 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2814 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2817 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2820 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2821 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2822 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2823 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2824 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2825 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2826 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2827 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2828 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2829 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2830 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2831 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2832 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2833 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2834 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2835 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2836 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2837 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2838 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2839 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2840 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2841 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2842 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2843 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2844 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2845 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2846 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2847 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2848 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2849 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2850 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2851 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2852 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2853 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2854 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2855 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2856 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2857 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2858 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2859 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2862 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2863 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2864 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2865 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2866 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2867 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2868 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2869 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2870 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2871 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2872 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2873 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2874 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2875 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2876 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2877 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2878 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2879 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2880 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2881 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2882 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2883 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2884 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2885 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2886 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2887 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2888 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2889 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2890 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2891 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2892 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2893 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2894 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2895 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2896 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2897 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2898 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2899 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2900 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2901 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2904 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2907 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2910 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2911 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2914 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2915 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2916 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2917 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2918 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2919 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2920 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2921 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2922 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2923 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2924 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2925 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2926 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2927 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2928 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2929 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2930 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2931 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2932 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2933 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2934 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2935 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2936 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2937 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2938 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2939 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2940 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2943 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2944 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2945 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2946 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2947 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2948 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2949 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2950 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2951 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2952 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2953 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2954 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2955 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2956 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2957 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2958 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2959 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2960 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2963 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2966 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2967 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2968 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2969 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2970 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2971 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2972 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2973 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2974 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2975 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2976 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2977 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2978 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2981 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2982 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2983 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2984 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2985 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2986 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2987 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2988 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2989 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2990 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2991 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2992 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2993 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2996 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2997 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2998 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2999 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3000 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3001 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3002 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3003 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3004 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3005 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3006 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3007 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3008 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3009 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3010 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3011 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3012 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3013 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3014 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3015 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3016 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3017 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3018 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3021 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3022 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3023 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3024 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3025 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3026 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3029 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3030 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3031 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3032 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3033 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3034 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3037 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3038 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3041 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3044 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3047 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3050 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3053 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3056 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3059 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3067 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3068 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3069 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3070 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3071 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3072 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3073 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3074 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3075 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3076 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3077 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3078 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3079 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3080 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3081 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3082 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3083 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3086 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3087 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3088 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3089 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3090 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3091 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3092 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3095 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3096 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3097 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3098 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3099 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3100 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3101 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3102 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3103 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3106 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3109 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3112 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3115 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3118 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3119 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3120 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3121 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3122 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3123 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3124 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3125 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3126 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3127 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3128 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3129 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3130 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3131 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3133 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3134 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3135 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3143 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3144 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3145 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3146 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3147 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3148 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3151 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3152 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3153 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3154 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3155 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3156 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3157 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3160 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3161 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3162 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3163 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3168 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3169 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3170 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3171 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3176 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3177 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3178 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3179 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3184 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3185 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3186 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3187 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3192 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3193 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3194 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3197 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3198 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3199 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3200 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3205 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3206 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3207 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3212 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3213 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3214 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3219 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3220 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3221 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3226 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3227 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3228 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3231 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3232 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3233 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3234 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3239 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3240 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3241 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3246 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3247 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3248 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3253 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3254 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3255 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3260 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3261 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3262 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3265 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3266 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3267 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3268 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3273 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3274 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3275 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3280 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3281 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3282 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3287 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3288 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3289 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3294 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3295 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3296 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3300 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3301 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3302 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3303 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3304 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3305 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3306 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3307 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3308 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3309 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3310 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3311 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3312 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3313 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3317 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3318 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3319 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3320 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3321 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3322 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3332 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3333 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3334 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3335 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3337 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3341 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3342 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3343 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3344 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3345 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3347 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3348 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3349 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3351 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3353 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3354 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3355 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3358 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3360 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3361 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3362 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3363 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3365 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3368 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3369 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3370 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3371 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3373 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3375 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3376 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3377 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3378 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3380 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3382 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3383 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3384 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3385 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3386 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3388 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3389 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3390 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3392 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3393 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3396 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3397 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3398 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3399 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3400 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3401 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3402 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3403 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3404 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3405 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3406 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3407 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3410 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3411 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3412 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3413 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3414 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3415 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3416 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3417 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3418 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3419 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3422 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3423 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3424 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3425 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3426 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3427 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3430 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3431 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3432 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3434 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3435 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3437 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3438 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3439 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3440 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3442 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3444 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3445 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3446 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3448 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3449 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3451 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3452 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3453 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3454 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3456 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3460 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3461 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3462 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3464 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3465 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3466 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3467 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3468 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3470 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3471 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3472 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3474 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3475 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3476 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3477 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3478 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3481 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3482 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3483 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3485 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3486 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3488 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3489 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3490 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3491 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3493 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3495 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3496 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3497 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3499 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3500 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3502 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3503 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3504 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3505 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3507 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3511 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3512 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3513 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3515 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3516 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3517 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3518 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3519 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3521 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3522 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3523 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3525 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3526 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3527 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3528 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3529 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3532 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3533 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3534 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3535 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3536 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3537 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3538 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3539 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3540 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3541 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3542 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3543 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3546 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3549 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3552 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3555 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3558 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3561 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3564 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3567 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3568 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3569 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3570 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3571 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3572 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3574 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3575 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3576 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3577 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3578 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3579 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3582 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3585 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3586 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3587 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3588 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3589 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3590 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3591 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3593 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3594 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3595 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3596 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3597 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3598 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3599 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3600 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3602 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3603 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3604 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3605 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3606 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3607 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3616 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3617 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3618 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3619 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3620 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3622 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3623 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3624 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3625 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3627 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3628 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3629 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3630 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3632 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3633 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3635 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3636 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3637 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3638 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3639 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3640 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3641 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3642 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3644 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3645 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3646 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3647 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3648 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3650 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3651 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3652 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3653 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3654 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3657 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3658 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3661 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3662 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3665 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3666 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3669 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3670 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3671 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3672 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3673 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3674 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3675 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3676 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3677 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3678 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3679 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3680 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3681 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3682 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3683 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3684 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3685 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3686 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3687 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3688 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3689 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3690 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3691 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3692 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3693 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3694 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3695 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3696 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3697 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3698 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3699 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3700 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3703 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3704 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3705 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3706 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3707 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3708 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3709 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3710 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3711 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3712 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3713 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3714 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3715 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3716 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3717 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3718 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3719 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3720 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3721 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3722 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3723 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3724 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3725 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3726 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3727 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3728 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3729 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3730 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3731 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3732 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3733 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3734 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3737 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3738 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3739 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3740 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3741 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3742 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3743 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3744 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3745 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3746 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3747 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3748 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3749 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3750 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3751 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3752 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3753 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3754 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3755 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3756 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3757 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3758 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3759 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3760 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3761 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3762 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3763 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3764 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3765 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3766 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3767 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3768 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3771 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3772 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3773 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3774 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3775 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3776 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3777 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3778 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3779 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3780 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3781 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3782 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3783 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3784 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3785 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3786 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3787 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3788 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3789 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3790 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3791 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3792 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3793 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3794 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3795 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3796 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3797 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3798 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3799 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3800 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3801 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3802 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3805 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3806 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3807 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3808 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3809 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3810 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3811 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3812 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3813 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3814 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3815 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3816 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3817 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3818 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3819 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3820 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3823 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

3837 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3838 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3839 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3840 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3841 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3842 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3843 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3844 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3845 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3846 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3847 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3848 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3849 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3850 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3851 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3852 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3853 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3854 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3855 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3856 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3857 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3858 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3859 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3860 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3861 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3862 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3863 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3864 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3865 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3866 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3867 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3868 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3870 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3871 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3872 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3873 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3874 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3875 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3876 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3877 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3878 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3879 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3880 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3881 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3882 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3883 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3884 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3885 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3886 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3887 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3888 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3889 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3890 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3891 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3894 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3895 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3896 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3897 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3898 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3899 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3900 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3901 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3902 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3903 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3904 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3905 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3906 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3907 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3908 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3909 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3910 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3911 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3912 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3913 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3914 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3915 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3916 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3917 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3918 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3921 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3922 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3925 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3926 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3930 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3931 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3934 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3935 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3936 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3937 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3938 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3941 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3942 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3943 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3944 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3945 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3946 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3947 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3948 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3949 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3950 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3951 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3952 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3953 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3954 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3955 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3956 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3957 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3958 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3959 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3960 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3961 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3962 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3965 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3966 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3967 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3968 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3969 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3970 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3971 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3972 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3973 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3974 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3975 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3976 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3979 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3982 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3989 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

3990 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

3992 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

3993 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

3994 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

3995 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

3996 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

3997 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

3998 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4001 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4002 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4003 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4004 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4005 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4006 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4007 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4008 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4009 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4010 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4011 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4013 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4014 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4015 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4016 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4017 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4018 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4019 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4020 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4021 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4023 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4024 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4025 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4026 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4027 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4028 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4029 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4030 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4031 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4032 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4033 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4034 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4035 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4036 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4037 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4039 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4040 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4041 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4042 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4043 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4044 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4045 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4046 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4047 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4049 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4050 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4051 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4052 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4054 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4055 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4056 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4057 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4058 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4060 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4061 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4063 
	#USB_EP0R
 
USB_BASE


	)

4064 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4065 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4066 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4067 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4068 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4069 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4070 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4072 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4073 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4074 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4075 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4076 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4077 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4078 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4079 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4080 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4081 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4084 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4086 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4087 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4088 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4089 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4090 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4091 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4093 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4095 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4096 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4097 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4098 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4099 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4100 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4101 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4103 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4104 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4105 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4106 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4107 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4108 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4109 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4118 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4119 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4120 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4121 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4122 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4123 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4124 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4125 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4128 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4129 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4130 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4131 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4132 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4133 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4134 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4136 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4139 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4140 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4141 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4142 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4143 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4144 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4145 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4146 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4149 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4150 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4151 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4152 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4153 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4154 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4155 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4157 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4158 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4159 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4162 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4163 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4165 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4168 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4183 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4186 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

4189 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4190 ((
INSTANCE
è=ð
COMP2
))

	)

4192 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4195 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4198 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4201 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4202 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4203 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4204 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4205 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4206 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4207 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4208 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4211 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4212 ((
INSTANCE
è=ð
GPIOB
) || \

4213 ((
INSTANCE
è=ð
GPIOC
) || \

4214 ((
INSTANCE
è=ð
GPIOD
) || \

4215 ((
INSTANCE
è=ð
GPIOH
))

	)

4217 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4218 ((
INSTANCE
è=ð
GPIOB
) || \

4219 ((
INSTANCE
è=ð
GPIOC
) || \

4220 ((
INSTANCE
è=ð
GPIOD
) || \

4221 ((
INSTANCE
è=ð
GPIOH
))

	)

4224 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4225 ((
INSTANCE
è=ð
I2C2
))

	)

4228 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4231 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4234 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4237 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

4240 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4241 ((
INSTANCE
è=ð
SPI2
))

	)

4244 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4247 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4248 ((
INSTANCE
è=ð
TIM6
) || \

4249 ((
INSTANCE
è=ð
TIM21
) || \

4250 ((
INSTANCE
è=ð
TIM22
))

	)

4253 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4254 ((
INSTANCE
è=ð
TIM21
) || \

4255 ((
INSTANCE
è=ð
TIM22
))

	)

4258 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4259 ((
INSTANCE
è=ð
TIM21
) || \

4260 ((
INSTANCE
è=ð
TIM22
))

	)

4263 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4264 ((
INSTANCE
è=ð
TIM21
))

	)

4267 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4268 ((
INSTANCE
è=ð
TIM21
) || \

4269 ((
INSTANCE
è=ð
TIM22
))

	)

4272 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4273 ((
INSTANCE
è=ð
TIM21
))

	)

4276 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4277 ((
INSTANCE
è=ð
TIM21
) || \

4278 ((
INSTANCE
è=ð
TIM22
))

	)

4281 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4282 ((
INSTANCE
è=ð
TIM21
) || \

4283 ((
INSTANCE
è=ð
TIM22
))

	)

4286 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4287 ((
INSTANCE
è=ð
TIM21
) || \

4288 ((
INSTANCE
è=ð
TIM22
))

	)

4291 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4294 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4299 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4302 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4303 ((
INSTANCE
è=ð
TIM6
))

	)

4306 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4309 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4312 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4315 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4316 ((
INSTANCE
è=ð
TIM6
) || \

4317 ((
INSTANCE
è=ð
TIM21
) || \

4318 ((
INSTANCE
è=ð
TIM22
))

	)

4321 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4322 ((
INSTANCE
è=ð
TIM21
) || \

4323 ((
INSTANCE
è=ð
TIM22
))

	)

4328 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4329 ((
INSTANCE
è=ð
TIM21
) || \

4330 ((
INSTANCE
è=ð
TIM22
))

	)

4333 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4334 ((
INSTANCE
è=ð
TIM21
) || \

4335 ((
INSTANCE
è=ð
TIM22
))

	)

4338 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4339 ((
INSTANCE
è=ð
TIM21
) || \

4340 ((
INSTANCE
è=ð
TIM22
))

	)

4343 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4346 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4347 ((((
INSTANCE
è=ð
TIM2
) && \

4348 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4349 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4350 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4351 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4353 (((
INSTANCE
è=ð
TIM21
) && \

4354 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4355 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4357 (((
INSTANCE
è=ð
TIM22
) && \

4358 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4359 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4362 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4363 ((
INSTANCE
è=ð
USART2
) || \

4364 ((
INSTANCE
è=ð
LPUART1
))

	)

4367 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4368 ((
INSTANCE
è=ð
USART2
))

	)

4372 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4373 ((
INSTANCE
è=ð
USART2
))

	)

4376 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4377 ((
INSTANCE
è=ð
USART2
) || \

4378 ((
INSTANCE
è=ð
LPUART1
))

	)

4381 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4382 ((
INSTANCE
è=ð
USART2
))

	)

4385 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4386 ((
INSTANCE
è=ð
USART2
) || \

4387 ((
INSTANCE
è=ð
LPUART1
))

	)

4389 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4390 ((
INSTANCE
è=ð
USART2
) || \

4391 ((
INSTANCE
è=ð
LPUART1
))

	)

4394 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4395 ((
INSTANCE
è=ð
USART2
))

	)

4398 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4399 ((
INSTANCE
è=ð
USART2
))

	)

4402 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4405 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4408 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4424 
	#LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4425 
	#AES_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4426 
	#RNG_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4427 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4428 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4431 
	#LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4432 
	#RNG_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4433 
	#AES_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4434 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4435 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4445 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l063xx.h

54 #iâdeà
__STM32L063xx_H


55 
	#__STM32L063xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
TIM2_IRQn
 = 15,

113 
TIM6_DAC_IRQn
 = 17,

114 
TIM21_IRQn
 = 20,

115 
TIM22_IRQn
 = 22,

116 
I2C1_IRQn
 = 23,

117 
I2C2_IRQn
 = 24,

118 
SPI1_IRQn
 = 25,

119 
SPI2_IRQn
 = 26,

120 
USART1_IRQn
 = 27,

121 
USART2_IRQn
 = 28,

122 
AES_RNG_LPUART1_IRQn
 = 29,

123 
LCD_IRQn
 = 30,

124 
USB_IRQn
 = 31,

125 } 
	tIRQn_Ty³
;

131 
	~"cÜe_cm0¶us.h
"

132 
	~"sy¡em_¡m32l0xx.h
"

133 
	~<¡dšt.h
>

145 
__IO
 
ušt32_t
 
ISR
;

146 
__IO
 
ušt32_t
 
IER
;

147 
__IO
 
ušt32_t
 
CR
;

148 
__IO
 
ušt32_t
 
CFGR1
;

149 
__IO
 
ušt32_t
 
CFGR2
;

150 
__IO
 
ušt32_t
 
SMPR
;

151 
ušt32_t
 
RESERVED1
;

152 
ušt32_t
 
RESERVED2
;

153 
__IO
 
ušt32_t
 
TR
;

154 
ušt32_t
 
RESERVED3
;

155 
__IO
 
ušt32_t
 
CHSELR
;

156 
ušt32_t
 
RESERVED4
[5];

157 
__IO
 
ušt32_t
 
DR
;

158 
ušt32_t
 
RESERVED5
[28];

159 
__IO
 
ušt32_t
 
CALFACT
;

160 } 
	tADC_Ty³Def
;

164 
__IO
 
ušt32_t
 
CCR
;

165 } 
	tADC_CommÚ_Ty³Def
;

173 
__IO
 
ušt32_t
 
CR
;

174 
__IO
 
ušt32_t
 
SR
;

175 
__IO
 
ušt32_t
 
DINR
;

176 
__IO
 
ušt32_t
 
DOUTR
;

177 
__IO
 
ušt32_t
 
KEYR0
;

178 
__IO
 
ušt32_t
 
KEYR1
;

179 
__IO
 
ušt32_t
 
KEYR2
;

180 
__IO
 
ušt32_t
 
KEYR3
;

181 
__IO
 
ušt32_t
 
IVR0
;

182 
__IO
 
ušt32_t
 
IVR1
;

183 
__IO
 
ušt32_t
 
IVR2
;

184 
__IO
 
ušt32_t
 
IVR3
;

185 } 
	tAES_Ty³Def
;

193 
__IO
 
ušt32_t
 
CSR
;

194 } 
	tCOMP_Ty³Def
;

198 
__IO
 
ušt32_t
 
CSR
;

199 } 
	tCOMP_CommÚ_Ty³Def
;

208 
__IO
 
ušt32_t
 
DR
;

209 
__IO
 
ušt8_t
 
IDR
;

210 
ušt8_t
 
RESERVED0
;

211 
ušt16_t
 
RESERVED1
;

212 
__IO
 
ušt32_t
 
CR
;

213 
ušt32_t
 
RESERVED2
;

214 
__IO
 
ušt32_t
 
INIT
;

215 
__IO
 
ušt32_t
 
POL
;

216 } 
	tCRC_Ty³Def
;

224 
__IO
 
ušt32_t
 
CR
;

225 
__IO
 
ušt32_t
 
CFGR
;

226 
__IO
 
ušt32_t
 
ISR
;

227 
__IO
 
ušt32_t
 
ICR
;

228 } 
	tCRS_Ty³Def
;

236 
__IO
 
ušt32_t
 
CR
;

237 
__IO
 
ušt32_t
 
SWTRIGR
;

238 
__IO
 
ušt32_t
 
DHR12R1
;

239 
__IO
 
ušt32_t
 
DHR12L1
;

240 
__IO
 
ušt32_t
 
DHR8R1
;

241 
ušt32_t
 
RESERVED0
[6];

242 
__IO
 
ušt32_t
 
DOR1
;

243 
ušt32_t
 
RESERVED1
;

244 
__IO
 
ušt32_t
 
SR
;

245 } 
	tDAC_Ty³Def
;

253 
__IO
 
ušt32_t
 
IDCODE
;

254 
__IO
 
ušt32_t
 
CR
;

255 
__IO
 
ušt32_t
 
APB1FZ
;

256 
__IO
 
ušt32_t
 
APB2FZ
;

257 }
	tDBGMCU_Ty³Def
;

265 
__IO
 
ušt32_t
 
CCR
;

266 
__IO
 
ušt32_t
 
CNDTR
;

267 
__IO
 
ušt32_t
 
CPAR
;

268 
__IO
 
ušt32_t
 
CMAR
;

269 } 
	tDMA_ChªÃl_Ty³Def
;

273 
__IO
 
ušt32_t
 
ISR
;

274 
__IO
 
ušt32_t
 
IFCR
;

275 } 
	tDMA_Ty³Def
;

279 
__IO
 
ušt32_t
 
CSELR
;

280 } 
	tDMA_Reque¡_Ty³Def
;

288 
__IO
 
ušt32_t
 
IMR
;

289 
__IO
 
ušt32_t
 
EMR
;

290 
__IO
 
ušt32_t
 
RTSR
;

291 
__IO
 
ušt32_t
 
FTSR
;

292 
__IO
 
ušt32_t
 
SWIER
;

293 
__IO
 
ušt32_t
 
PR
;

294 }
	tEXTI_Ty³Def
;

301 
__IO
 
ušt32_t
 
ACR
;

302 
__IO
 
ušt32_t
 
PECR
;

303 
__IO
 
ušt32_t
 
PDKEYR
;

304 
__IO
 
ušt32_t
 
PEKEYR
;

305 
__IO
 
ušt32_t
 
PRGKEYR
;

306 
__IO
 
ušt32_t
 
OPTKEYR
;

307 
__IO
 
ušt32_t
 
SR
;

308 
__IO
 
ušt32_t
 
OPTR
;

309 
__IO
 
ušt32_t
 
WRPR
;

310 } 
	tFLASH_Ty³Def
;

318 
__IO
 
ušt32_t
 
RDP
;

319 
__IO
 
ušt32_t
 
USER
;

320 
__IO
 
ušt32_t
 
WRP01
;

321 } 
	tOB_Ty³Def
;

330 
__IO
 
ušt32_t
 
MODER
;

331 
__IO
 
ušt32_t
 
OTYPER
;

332 
__IO
 
ušt32_t
 
OSPEEDR
;

333 
__IO
 
ušt32_t
 
PUPDR
;

334 
__IO
 
ušt32_t
 
IDR
;

335 
__IO
 
ušt32_t
 
ODR
;

336 
__IO
 
ušt32_t
 
BSRR
;

337 
__IO
 
ušt32_t
 
LCKR
;

338 
__IO
 
ušt32_t
 
AFR
[2];

339 
__IO
 
ušt32_t
 
BRR
;

340 }
	tGPIO_Ty³Def
;

347 
__IO
 
ušt32_t
 
ISR
;

348 
__IO
 
ušt32_t
 
ICR
;

349 
__IO
 
ušt32_t
 
IER
;

350 
__IO
 
ušt32_t
 
CFGR
;

351 
__IO
 
ušt32_t
 
CR
;

352 
__IO
 
ušt32_t
 
CMP
;

353 
__IO
 
ušt32_t
 
ARR
;

354 
__IO
 
ušt32_t
 
CNT
;

355 } 
	tLPTIM_Ty³Def
;

363 
__IO
 
ušt32_t
 
CFGR1
;

364 
__IO
 
ušt32_t
 
CFGR2
;

365 
__IO
 
ušt32_t
 
EXTICR
[4];

366 
ušt32_t
 
RESERVED
[2];

367 
__IO
 
ušt32_t
 
CFGR3
;

368 } 
	tSYSCFG_Ty³Def
;

378 
__IO
 
ušt32_t
 
CR1
;

379 
__IO
 
ušt32_t
 
CR2
;

380 
__IO
 
ušt32_t
 
OAR1
;

381 
__IO
 
ušt32_t
 
OAR2
;

382 
__IO
 
ušt32_t
 
TIMINGR
;

383 
__IO
 
ušt32_t
 
TIMEOUTR
;

384 
__IO
 
ušt32_t
 
ISR
;

385 
__IO
 
ušt32_t
 
ICR
;

386 
__IO
 
ušt32_t
 
PECR
;

387 
__IO
 
ušt32_t
 
RXDR
;

388 
__IO
 
ušt32_t
 
TXDR
;

389 }
	tI2C_Ty³Def
;

397 
__IO
 
ušt32_t
 
KR
;

398 
__IO
 
ušt32_t
 
PR
;

399 
__IO
 
ušt32_t
 
RLR
;

400 
__IO
 
ušt32_t
 
SR
;

401 
__IO
 
ušt32_t
 
WINR
;

402 } 
	tIWDG_Ty³Def
;

409 
__IO
 
ušt32_t
 
CR
;

410 
__IO
 
ušt32_t
 
FCR
;

411 
__IO
 
ušt32_t
 
SR
;

412 
__IO
 
ušt32_t
 
CLR
;

413 
ušt32_t
 
RESERVED
;

414 
__IO
 
ušt32_t
 
RAM
[16];

415 } 
	tLCD_Ty³Def
;

422 
__IO
 
ušt32_t
 
CSSA
;

423 
__IO
 
ušt32_t
 
CSL
;

424 
__IO
 
ušt32_t
 
NVDSSA
;

425 
__IO
 
ušt32_t
 
NVDSL
;

426 
__IO
 
ušt32_t
 
VDSSA
 ;

427 
__IO
 
ušt32_t
 
VDSL
 ;

428 
__IO
 
ušt32_t
 
LSSA
 ;

429 
__IO
 
ušt32_t
 
LSL
 ;

430 
__IO
 
ušt32_t
 
CR
 ;

432 } 
	tFIREWALL_Ty³Def
;

439 
__IO
 
ušt32_t
 
CR
;

440 
__IO
 
ušt32_t
 
CSR
;

441 } 
	tPWR_Ty³Def
;

448 
__IO
 
ušt32_t
 
CR
;

449 
__IO
 
ušt32_t
 
ICSCR
;

450 
__IO
 
ušt32_t
 
CRRCR
;

451 
__IO
 
ušt32_t
 
CFGR
;

452 
__IO
 
ušt32_t
 
CIER
;

453 
__IO
 
ušt32_t
 
CIFR
;

454 
__IO
 
ušt32_t
 
CICR
;

455 
__IO
 
ušt32_t
 
IOPRSTR
;

456 
__IO
 
ušt32_t
 
AHBRSTR
;

457 
__IO
 
ušt32_t
 
APB2RSTR
;

458 
__IO
 
ušt32_t
 
APB1RSTR
;

459 
__IO
 
ušt32_t
 
IOPENR
;

460 
__IO
 
ušt32_t
 
AHBENR
;

461 
__IO
 
ušt32_t
 
APB2ENR
;

462 
__IO
 
ušt32_t
 
APB1ENR
;

463 
__IO
 
ušt32_t
 
IOPSMENR
;

464 
__IO
 
ušt32_t
 
AHBSMENR
;

465 
__IO
 
ušt32_t
 
APB2SMENR
;

466 
__IO
 
ušt32_t
 
APB1SMENR
;

467 
__IO
 
ušt32_t
 
CCIPR
;

468 
__IO
 
ušt32_t
 
CSR
;

469 } 
	tRCC_Ty³Def
;

476 
__IO
 
ušt32_t
 
CR
;

477 
__IO
 
ušt32_t
 
SR
;

478 
__IO
 
ušt32_t
 
DR
;

479 } 
	tRNG_Ty³Def
;

486 
__IO
 
ušt32_t
 
TR
;

487 
__IO
 
ušt32_t
 
DR
;

488 
__IO
 
ušt32_t
 
CR
;

489 
__IO
 
ušt32_t
 
ISR
;

490 
__IO
 
ušt32_t
 
PRER
;

491 
__IO
 
ušt32_t
 
WUTR
;

492 
ušt32_t
 
RESERVED
;

493 
__IO
 
ušt32_t
 
ALRMAR
;

494 
__IO
 
ušt32_t
 
ALRMBR
;

495 
__IO
 
ušt32_t
 
WPR
;

496 
__IO
 
ušt32_t
 
SSR
;

497 
__IO
 
ušt32_t
 
SHIFTR
;

498 
__IO
 
ušt32_t
 
TSTR
;

499 
__IO
 
ušt32_t
 
TSDR
;

500 
__IO
 
ušt32_t
 
TSSSR
;

501 
__IO
 
ušt32_t
 
CALR
;

502 
__IO
 
ušt32_t
 
TAMPCR
;

503 
__IO
 
ušt32_t
 
ALRMASSR
;

504 
__IO
 
ušt32_t
 
ALRMBSSR
;

505 
__IO
 
ušt32_t
 
OR
;

506 
__IO
 
ušt32_t
 
BKP0R
;

507 
__IO
 
ušt32_t
 
BKP1R
;

508 
__IO
 
ušt32_t
 
BKP2R
;

509 
__IO
 
ušt32_t
 
BKP3R
;

510 
__IO
 
ušt32_t
 
BKP4R
;

511 } 
	tRTC_Ty³Def
;

519 
__IO
 
ušt32_t
 
CR1
;

520 
__IO
 
ušt32_t
 
CR2
;

521 
__IO
 
ušt32_t
 
SR
;

522 
__IO
 
ušt32_t
 
DR
;

523 
__IO
 
ušt32_t
 
CRCPR
;

524 
__IO
 
ušt32_t
 
RXCRCR
;

525 
__IO
 
ušt32_t
 
TXCRCR
;

526 
__IO
 
ušt32_t
 
I2SCFGR
;

527 
__IO
 
ušt32_t
 
I2SPR
;

528 } 
	tSPI_Ty³Def
;

535 
__IO
 
ušt32_t
 
CR1
;

536 
__IO
 
ušt32_t
 
CR2
;

537 
__IO
 
ušt32_t
 
SMCR
;

538 
__IO
 
ušt32_t
 
DIER
;

539 
__IO
 
ušt32_t
 
SR
;

540 
__IO
 
ušt32_t
 
EGR
;

541 
__IO
 
ušt32_t
 
CCMR1
;

542 
__IO
 
ušt32_t
 
CCMR2
;

543 
__IO
 
ušt32_t
 
CCER
;

544 
__IO
 
ušt32_t
 
CNT
;

545 
__IO
 
ušt32_t
 
PSC
;

546 
__IO
 
ušt32_t
 
ARR
;

547 
ušt32_t
 
RESERVED12
;

548 
__IO
 
ušt32_t
 
CCR1
;

549 
__IO
 
ušt32_t
 
CCR2
;

550 
__IO
 
ušt32_t
 
CCR3
;

551 
__IO
 
ušt32_t
 
CCR4
;

552 
ušt32_t
 
RESERVED17
;

553 
__IO
 
ušt32_t
 
DCR
;

554 
__IO
 
ušt32_t
 
DMAR
;

555 
__IO
 
ušt32_t
 
OR
;

556 } 
	tTIM_Ty³Def
;

563 
__IO
 
ušt32_t
 
CR
;

564 
__IO
 
ušt32_t
 
IER
;

565 
__IO
 
ušt32_t
 
ICR
;

566 
__IO
 
ušt32_t
 
ISR
;

567 
__IO
 
ušt32_t
 
IOHCR
;

568 
ušt32_t
 
RESERVED1
;

569 
__IO
 
ušt32_t
 
IOASCR
;

570 
ušt32_t
 
RESERVED2
;

571 
__IO
 
ušt32_t
 
IOSCR
;

572 
ušt32_t
 
RESERVED3
;

573 
__IO
 
ušt32_t
 
IOCCR
;

574 
ušt32_t
 
RESERVED4
;

575 
__IO
 
ušt32_t
 
IOGCSR
;

576 
__IO
 
ušt32_t
 
IOGXCR
[8];

577 } 
	tTSC_Ty³Def
;

584 
__IO
 
ušt32_t
 
CR1
;

585 
__IO
 
ušt32_t
 
CR2
;

586 
__IO
 
ušt32_t
 
CR3
;

587 
__IO
 
ušt32_t
 
BRR
;

588 
__IO
 
ušt32_t
 
GTPR
;

589 
__IO
 
ušt32_t
 
RTOR
;

590 
__IO
 
ušt32_t
 
RQR
;

591 
__IO
 
ušt32_t
 
ISR
;

592 
__IO
 
ušt32_t
 
ICR
;

593 
__IO
 
ušt32_t
 
RDR
;

594 
__IO
 
ušt32_t
 
TDR
;

595 } 
	tUSART_Ty³Def
;

602 
__IO
 
ušt32_t
 
CR
;

603 
__IO
 
ušt32_t
 
CFR
;

604 
__IO
 
ušt32_t
 
SR
;

605 } 
	tWWDG_Ty³Def
;

612 
__IO
 
ušt16_t
 
EP0R
;

613 
__IO
 
ušt16_t
 
RESERVED0
;

614 
__IO
 
ušt16_t
 
EP1R
;

615 
__IO
 
ušt16_t
 
RESERVED1
;

616 
__IO
 
ušt16_t
 
EP2R
;

617 
__IO
 
ušt16_t
 
RESERVED2
;

618 
__IO
 
ušt16_t
 
EP3R
;

619 
__IO
 
ušt16_t
 
RESERVED3
;

620 
__IO
 
ušt16_t
 
EP4R
;

621 
__IO
 
ušt16_t
 
RESERVED4
;

622 
__IO
 
ušt16_t
 
EP5R
;

623 
__IO
 
ušt16_t
 
RESERVED5
;

624 
__IO
 
ušt16_t
 
EP6R
;

625 
__IO
 
ušt16_t
 
RESERVED6
;

626 
__IO
 
ušt16_t
 
EP7R
;

627 
__IO
 
ušt16_t
 
RESERVED7
[17];

628 
__IO
 
ušt16_t
 
CNTR
;

629 
__IO
 
ušt16_t
 
RESERVED8
;

630 
__IO
 
ušt16_t
 
ISTR
;

631 
__IO
 
ušt16_t
 
RESERVED9
;

632 
__IO
 
ušt16_t
 
FNR
;

633 
__IO
 
ušt16_t
 
RESERVEDA
;

634 
__IO
 
ušt16_t
 
DADDR
;

635 
__IO
 
ušt16_t
 
RESERVEDB
;

636 
__IO
 
ušt16_t
 
BTABLE
;

637 
__IO
 
ušt16_t
 
RESERVEDC
;

638 
__IO
 
ušt16_t
 
LPMCSR
;

639 
__IO
 
ušt16_t
 
RESERVEDD
;

640 
__IO
 
ušt16_t
 
BCDR
;

641 
__IO
 
ušt16_t
 
RESERVEDE
;

642 } 
	tUSB_Ty³Def
;

651 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

652 
	#FLASH_END
 ((
ušt32_t
)0x0800FFFFUè

	)

653 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

654 
	#DATA_EEPROM_END
 ((
ušt32_t
)0x080807FFUè

	)

655 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

656 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

659 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

660 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

661 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

663 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

664 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

665 
	#LCD_BASE
 (
APBPERIPH_BASE
 + 0x00002400)

	)

666 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

667 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

668 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

669 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

670 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

671 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

672 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

673 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

674 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

675 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

676 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

677 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

679 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

680 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

681 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

682 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

683 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

684 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

685 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

686 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

687 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

688 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

689 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

690 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

691 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

693 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

694 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

695 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

696 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

697 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

698 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

699 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

700 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

701 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

704 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

705 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

706 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

707 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

708 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

709 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

710 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

712 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

713 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

714 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

715 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

716 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

726 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

727 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

728 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

729 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

730 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

731 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

732 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

733 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

734 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

735 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

736 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

737 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

738 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

739 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

740 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

741 
	#LCD
 ((
LCD_Ty³Def
 *è
LCD_BASE
)

	)

743 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

744 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

745 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

746 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

747 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

748 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

749 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

750 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

751 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

753 
	#ADC
 
ADC1_COMMON


	)

754 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

755 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

756 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

758 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

759 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

760 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

761 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

762 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

763 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

764 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

765 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

766 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

769 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

770 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

771 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

772 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

773 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

774 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

775 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

777 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

778 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

779 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

780 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

781 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

783 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

806 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

807 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

808 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

809 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

810 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

811 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

812 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

815 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

818 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

819 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

820 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

821 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

822 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

823 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

824 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

827 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

830 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

831 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

832 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

833 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

834 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

835 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

838 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

839 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

840 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

841 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

842 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

843 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

844 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

845 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

846 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

847 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

848 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

849 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

850 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

851 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

852 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

853 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

854 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

855 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

856 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

857 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

858 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

859 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

860 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

861 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

862 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

863 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

864 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

867 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

870 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

871 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

872 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

873 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

874 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

875 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

876 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

877 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

878 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

879 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

880 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

881 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

882 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

883 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

887 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

888 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

889 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

890 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

893 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

894 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

895 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

896 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

899 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

900 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

903 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

904 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

905 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

906 
	#ADC_CHSELR_CHSEL16
 ((
ušt32_t
)0x00010000Uè

	)

907 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

908 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

909 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

910 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

911 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

912 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

913 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

914 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

915 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

916 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

917 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

918 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

919 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

920 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

921 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

922 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

925 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

928 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

931 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

932 
	#ADC_CCR_VLCDEN
 ((
ušt32_t
)0x01000000Uè

	)

933 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

934 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

935 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

936 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

937 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

938 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

939 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

947 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

948 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

949 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

950 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

952 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

953 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

954 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

956 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

957 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

958 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

960 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

961 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

962 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

963 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

964 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

965 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

968 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

969 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

970 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

973 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

976 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

979 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

982 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

985 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

988 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

991 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

994 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

997 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

1000 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

1009 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

1010 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

1011 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1012 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1013 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

1014 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

1015 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1016 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1017 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1019 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

1020 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

1021 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

1022 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1023 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1024 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

1025 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

1026 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

1027 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

1028 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

1029 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

1030 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

1031 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1032 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1033 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1036 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

1037 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1038 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

1039 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

1042 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

1050 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1053 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

1056 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

1057 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

1058 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

1059 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

1060 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

1061 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

1062 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

1063 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

1066 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1069 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1078 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

1079 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

1080 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

1081 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1082 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1083 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1084 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1085 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1088 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1089 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1091 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1092 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1093 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1094 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1096 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1097 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1098 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1100 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1103 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1104 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1105 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1106 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1107 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1108 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1109 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1110 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1111 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1114 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1115 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1116 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1117 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1131 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1132 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1133 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1135 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1136 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1137 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1138 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1140 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1141 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1142 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1144 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1145 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1146 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1147 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1148 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1150 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1151 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1154 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1157 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1160 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1163 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1166 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1169 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1178 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1180 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1181 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1182 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1183 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1184 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1185 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1186 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1187 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1188 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1189 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1190 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1191 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1192 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1193 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1194 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1195 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1196 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1199 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1200 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1201 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1202 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1205 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1206 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1207 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1208 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1209 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1210 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1211 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1212 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1214 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1215 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1224 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1225 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1226 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1227 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1228 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1229 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1230 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1231 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1232 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1233 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1234 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1235 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1236 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1237 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1238 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1239 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1240 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1241 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1242 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1243 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1244 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1245 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1246 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1247 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1248 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1249 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1250 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1251 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1254 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1255 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1256 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1257 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1258 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1259 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1260 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1261 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1262 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1263 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1264 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1265 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1266 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1267 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1268 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1269 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1270 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1271 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1272 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1273 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1274 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1275 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1276 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1277 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1278 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1279 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1280 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1281 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1284 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1285 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1286 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1287 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1288 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1289 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1290 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1291 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1293 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1294 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1295 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1297 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1298 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1299 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1301 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1302 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1303 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1305 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1308 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1311 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1314 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1318 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1319 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1320 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1321 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1322 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1323 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1324 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1334 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1335 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1336 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1337 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1338 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1339 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1340 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1341 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1342 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1343 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1344 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1345 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1346 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1347 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1348 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1349 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1350 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1351 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1352 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1353 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1354 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1355 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1356 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1357 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1358 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1359 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1360 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1361 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1364 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1365 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1366 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1367 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1368 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1369 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1370 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1371 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1372 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1373 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1374 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1375 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1376 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1377 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1378 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1379 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1380 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1381 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1382 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1383 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1384 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1385 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1386 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1387 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1388 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1389 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1390 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1391 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1394 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1395 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1396 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1397 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1398 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1399 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1400 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1401 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1402 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1403 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1404 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1405 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1406 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1407 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1408 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1409 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1410 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1411 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1412 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1413 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1414 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1415 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1418 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1419 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1420 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1421 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1422 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1423 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1424 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1425 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1426 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1427 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1428 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1429 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1430 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1431 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1432 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1433 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1434 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1435 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1436 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1437 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1438 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1439 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1442 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1443 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1444 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1445 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1446 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1447 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1448 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1449 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1450 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1451 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1452 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1453 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1454 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1455 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1456 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1457 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1458 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1459 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1460 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1461 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1462 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1463 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1466 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1467 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1468 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1469 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1470 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1471 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1472 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1473 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1474 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1475 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1476 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1477 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1478 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1479 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1480 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1481 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1482 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1483 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1484 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1485 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1486 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1487 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1490 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1491 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1492 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1493 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1494 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1495 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1496 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1497 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1498 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1499 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1500 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1501 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1502 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1503 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1504 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1505 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1506 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1507 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1508 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1509 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1510 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1511 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1514 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1515 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1516 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1517 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1518 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1519 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1520 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1521 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1522 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1523 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1524 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1525 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1526 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1527 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1528 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1529 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1530 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1531 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1532 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1533 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1534 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1535 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1538 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1539 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1540 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1541 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1542 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1543 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1544 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1545 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1546 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1547 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1548 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1549 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1550 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1551 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1552 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1553 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1554 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1555 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1556 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1557 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1558 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1559 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1562 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1563 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1564 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1565 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1566 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1567 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1568 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1569 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1570 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1571 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1572 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1573 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1574 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1575 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1576 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1577 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1578 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1579 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1580 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1581 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1582 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1583 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1592 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1593 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1594 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1595 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1596 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1597 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1600 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1601 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1602 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1603 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1604 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1605 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1606 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1607 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1608 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1609 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1610 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1611 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1614 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1617 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1620 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1623 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1626 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1627 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1628 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1629 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1631 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1632 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1633 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1634 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1635 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1636 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1637 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1640 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1641 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1642 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1645 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1646 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1647 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1648 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1649 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1650 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1651 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1652 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1655 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1663 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1664 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1665 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1666 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1667 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1668 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1669 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1670 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1671 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1672 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1673 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1674 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1675 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1676 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1677 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1678 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1679 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1680 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1681 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1682 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1683 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1684 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1685 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1686 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1687 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1688 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1689 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1690 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1691 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1692 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1693 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1694 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1695 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1696 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1697 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1698 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1699 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1700 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1701 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1702 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1703 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1704 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1705 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1706 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1707 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1708 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1709 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1710 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1713 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1714 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1715 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1716 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1717 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1718 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1719 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1720 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1721 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1722 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1723 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1724 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1725 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1726 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1727 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1728 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1731 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1732 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1733 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1734 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1735 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1736 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1737 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1738 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1739 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1740 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1741 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1742 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1743 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1744 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1745 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1746 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1747 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1748 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1749 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1750 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1751 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1752 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1753 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1754 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1755 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1756 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1757 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1758 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1759 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1760 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1761 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1762 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1763 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1764 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1765 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1766 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1767 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1768 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1769 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1770 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1771 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1772 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1773 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1774 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1775 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1776 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1777 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1778 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1781 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1782 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1783 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1784 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1785 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1786 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1787 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1788 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1789 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1790 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1791 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1792 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1793 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1794 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1795 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1796 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1797 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1798 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1799 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1800 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1801 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1802 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1803 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1804 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1805 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1806 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1807 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1808 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1809 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1810 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1811 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1812 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1813 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1814 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1815 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1816 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1817 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1818 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1819 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1820 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1821 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1822 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1823 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1824 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1825 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1826 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1827 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1828 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1831 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1832 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1833 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1834 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1835 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1836 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1837 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1838 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1839 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1840 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1841 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1842 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1843 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1844 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1845 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1846 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1849 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1850 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1851 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1852 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1853 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1854 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1855 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1856 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1857 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1858 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1859 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1860 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1861 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1862 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1863 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1864 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1867 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1868 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1869 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1870 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1871 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1872 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1873 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1874 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1875 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1876 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1877 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1878 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1879 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1880 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1881 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1882 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1883 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1884 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1885 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1886 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1887 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1888 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1889 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1890 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1891 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1892 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1893 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1894 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1895 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1896 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1897 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1898 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1901 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1902 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1903 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1904 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1905 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1906 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1907 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1908 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1909 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1910 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1911 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1912 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1913 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1914 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1915 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1916 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1917 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1920 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1921 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1922 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1923 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1924 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1925 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1926 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1927 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1930 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1931 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1932 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1933 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1934 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1935 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1936 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1937 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1940 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1941 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1942 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1943 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1944 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1945 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1946 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1947 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1948 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1949 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1950 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1951 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1952 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1953 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1954 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1955 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1964 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1965 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1966 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1967 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1968 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1969 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1970 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1971 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1972 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1973 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1974 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1975 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1976 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1977 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1978 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1979 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1980 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1981 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1982 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1983 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1986 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1987 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1988 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1989 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1990 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1991 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1992 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1993 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1994 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1995 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1996 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1999 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

2000 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

2001 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

2004 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

2005 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

2006 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

2007 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

2008 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

2009 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

2010 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

2011 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

2012 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

2013 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

2014 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

2017 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

2018 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

2019 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

2020 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

2021 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

2024 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

2025 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

2026 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

2027 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

2028 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

2031 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

2032 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

2033 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

2034 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

2035 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

2036 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

2037 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

2038 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

2039 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

2040 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

2041 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

2042 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

2043 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

2044 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

2045 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

2046 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

2047 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

2050 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

2051 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

2052 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

2053 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

2054 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

2055 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

2056 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

2057 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

2058 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

2061 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

2064 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2067 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2075 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

2078 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

2079 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

2080 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

2081 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2084 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2087 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2088 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2089 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2092 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2101 
	#LCD_CR_LCDEN
 ((
ušt32_t
)0x00000001Uè

	)

2102 
	#LCD_CR_VSEL
 ((
ušt32_t
)0x00000002Uè

	)

2104 
	#LCD_CR_DUTY
 ((
ušt32_t
)0x0000001CUè

	)

2105 
	#LCD_CR_DUTY_0
 ((
ušt32_t
)0x00000004Uè

	)

2106 
	#LCD_CR_DUTY_1
 ((
ušt32_t
)0x00000008Uè

	)

2107 
	#LCD_CR_DUTY_2
 ((
ušt32_t
)0x00000010Uè

	)

2109 
	#LCD_CR_BIAS
 ((
ušt32_t
)0x00000060Uè

	)

2110 
	#LCD_CR_BIAS_0
 ((
ušt32_t
)0x00000020Uè

	)

2111 
	#LCD_CR_BIAS_1
 ((
ušt32_t
)0x00000040Uè

	)

2113 
	#LCD_CR_MUX_SEG
 ((
ušt32_t
)0x00000080Uè

	)

2116 
	#LCD_FCR_HD
 ((
ušt32_t
)0x00000001Uè

	)

2117 
	#LCD_FCR_SOFIE
 ((
ušt32_t
)0x00000002Uè

	)

2118 
	#LCD_FCR_UDDIE
 ((
ušt32_t
)0x00000008Uè

	)

2120 
	#LCD_FCR_PON
 ((
ušt32_t
)0x00000070Uè

	)

2121 
	#LCD_FCR_PON_0
 ((
ušt32_t
)0x00000010Uè

	)

2122 
	#LCD_FCR_PON_1
 ((
ušt32_t
)0x00000020Uè

	)

2123 
	#LCD_FCR_PON_2
 ((
ušt32_t
)0x00000040Uè

	)

2125 
	#LCD_FCR_DEAD
 ((
ušt32_t
)0x00000380Uè

	)

2126 
	#LCD_FCR_DEAD_0
 ((
ušt32_t
)0x00000080Uè

	)

2127 
	#LCD_FCR_DEAD_1
 ((
ušt32_t
)0x00000100Uè

	)

2128 
	#LCD_FCR_DEAD_2
 ((
ušt32_t
)0x00000200Uè

	)

2130 
	#LCD_FCR_CC
 ((
ušt32_t
)0x00001C00Uè

	)

2131 
	#LCD_FCR_CC_0
 ((
ušt32_t
)0x00000400Uè

	)

2132 
	#LCD_FCR_CC_1
 ((
ušt32_t
)0x00000800Uè

	)

2133 
	#LCD_FCR_CC_2
 ((
ušt32_t
)0x00001000Uè

	)

2135 
	#LCD_FCR_BLINKF
 ((
ušt32_t
)0x0000E000Uè

	)

2136 
	#LCD_FCR_BLINKF_0
 ((
ušt32_t
)0x00002000Uè

	)

2137 
	#LCD_FCR_BLINKF_1
 ((
ušt32_t
)0x00004000Uè

	)

2138 
	#LCD_FCR_BLINKF_2
 ((
ušt32_t
)0x00008000Uè

	)

2140 
	#LCD_FCR_BLINK
 ((
ušt32_t
)0x00030000Uè

	)

2141 
	#LCD_FCR_BLINK_0
 ((
ušt32_t
)0x00010000Uè

	)

2142 
	#LCD_FCR_BLINK_1
 ((
ušt32_t
)0x00020000Uè

	)

2144 
	#LCD_FCR_DIV
 ((
ušt32_t
)0x003C0000Uè

	)

2145 
	#LCD_FCR_PS
 ((
ušt32_t
)0x03C00000Uè

	)

2148 
	#LCD_SR_ENS
 ((
ušt32_t
)0x00000001Uè

	)

2149 
	#LCD_SR_SOF
 ((
ušt32_t
)0x00000002Uè

	)

2150 
	#LCD_SR_UDR
 ((
ušt32_t
)0x00000004Uè

	)

2151 
	#LCD_SR_UDD
 ((
ušt32_t
)0x00000008Uè

	)

2152 
	#LCD_SR_RDY
 ((
ušt32_t
)0x00000010Uè

	)

2153 
	#LCD_SR_FCRSR
 ((
ušt32_t
)0x00000020Uè

	)

2156 
	#LCD_CLR_SOFC
 ((
ušt32_t
)0x00000002Uè

	)

2157 
	#LCD_CLR_UDDC
 ((
ušt32_t
)0x00000008Uè

	)

2160 
	#LCD_RAM_SEGMENT_DATA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2168 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2169 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2170 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2171 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2172 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2173 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2174 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2177 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2178 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2179 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2180 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2181 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2182 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2183 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2186 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2187 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2188 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2189 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2190 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2191 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2192 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2195 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2197 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2198 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2199 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2201 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2202 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2203 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2205 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2206 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2207 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2209 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2210 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2211 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2212 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2214 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2215 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2216 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2217 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2219 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2220 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2221 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2223 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2224 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2225 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2226 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2227 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2228 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2231 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2232 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2233 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2236 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2239 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2242 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2251 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2252 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2253 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2254 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2255 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2256 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2259 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2260 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2261 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2270 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2271 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2272 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2273 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2274 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2276 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2277 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2278 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2279 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2282 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2283 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2284 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2285 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2286 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2287 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2288 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2289 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2291 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2292 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2293 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2295 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2296 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2297 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2298 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2299 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2302 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2303 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2304 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2305 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2306 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2307 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2309 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2310 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2319 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2320 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2321 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2322 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2323 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2324 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2325 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2326 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2327 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2328 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2329 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2330 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2331 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2332 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2333 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2334 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2337 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2340 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2341 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2343 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2344 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2345 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2346 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2347 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2348 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2349 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2350 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2351 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2352 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2355 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2356 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2357 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2361 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2362 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2363 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2365 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2366 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2367 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2368 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2371 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2372 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2373 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2375 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2376 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2377 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2378 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2381 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2382 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2383 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2384 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2385 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2387 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2388 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2389 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2390 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2391 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2392 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2393 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2394 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2395 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2398 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2399 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2400 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2401 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2403 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2404 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2405 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2406 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2407 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2410 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2411 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2412 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2413 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2415 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2416 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2417 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2418 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2419 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2421 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2424 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2426 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2427 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2431 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2432 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2433 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2434 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2435 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2437 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2438 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2439 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2440 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2441 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2442 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2443 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2444 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2445 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2448 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2449 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2450 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2452 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2453 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2454 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2457 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2458 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2459 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2460 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2461 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2463 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2464 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2465 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2466 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2467 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2468 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2469 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2470 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2471 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2473 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2474 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2475 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2476 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2478 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2479 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2480 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2481 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2482 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2485 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2486 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2487 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2488 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2489 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2490 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2493 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2494 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2495 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2496 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2497 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2498 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2499 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2500 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2503 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2506 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2507 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2508 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2509 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2510 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2511 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2512 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2513 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2514 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2517 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2518 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2521 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2522 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2523 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2524 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2525 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2526 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2527 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2528 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2529 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2532 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2533 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2535 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2536 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2537 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2538 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2539 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2542 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2543 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2544 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2545 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2546 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2550 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2551 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2552 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2553 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2554 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2555 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2558 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2561 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2562 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2563 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2564 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2565 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2566 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2567 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2570 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2571 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2574 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2575 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2576 
	#RCC_APB1RSTR_LCDRST
 ((
ušt32_t
)0x00000200Uè

	)

2577 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2578 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2579 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2580 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2581 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2582 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2583 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2584 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2585 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2586 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2587 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2590 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2591 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2592 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2593 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2594 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2597 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2598 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2599 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2600 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2601 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2604 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2605 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2606 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2607 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2608 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2609 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2612 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2615 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2616 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2617 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2618 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2619 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2620 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2621 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2622 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2626 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2627 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2628 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2631 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2632 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2633 
	#RCC_APB1ENR_LCDEN
 ((
ušt32_t
)0x00000200Uè

	)

2634 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2635 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2636 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2637 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2638 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2639 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2640 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2641 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2642 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2643 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2644 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2647 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2648 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2649 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2650 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2651 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2654 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2655 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2656 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2657 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2658 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2661 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2662 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2663 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2664 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2665 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2666 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2667 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2670 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2673 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2674 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2675 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2676 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2677 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2678 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2679 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2682 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2683 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2686 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2687 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2688 
	#RCC_APB1SMENR_LCDSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2689 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2690 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2691 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2692 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2693 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2694 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2695 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2696 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2697 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2698 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2699 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2703 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2704 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2705 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2708 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2709 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2710 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2713 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2714 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2715 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2718 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2719 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2720 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2724 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2725 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2726 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2729 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2732 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2735 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2736 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2738 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2739 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2740 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2742 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2743 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2744 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2746 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2747 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2750 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2751 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2752 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2754 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2755 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2756 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2757 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2759 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2760 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2762 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2763 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2764 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2765 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2766 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2767 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2768 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2769 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2770 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2773 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2782 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2783 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2786 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2787 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2788 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2789 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2790 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2798 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2799 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2800 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2801 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2802 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2803 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2804 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2805 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2806 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2807 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2808 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2809 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2810 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2811 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2812 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2813 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2814 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2815 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2816 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2817 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2818 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2819 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2820 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2821 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2822 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2823 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2824 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2827 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2828 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2829 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2830 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2831 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2832 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2833 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2834 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2835 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2836 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2837 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2838 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2839 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2840 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2841 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2842 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2843 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2844 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2845 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2846 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2847 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2848 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2849 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2850 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2851 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2852 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2853 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2854 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2857 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2858 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2859 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2860 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2861 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2862 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2863 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2864 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2865 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2866 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2867 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2868 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2869 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2870 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2871 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2872 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2873 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2874 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2875 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2876 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2877 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2878 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2879 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2880 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2881 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2884 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2885 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2886 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2887 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2888 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2889 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2890 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2891 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2892 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2893 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2894 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2895 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2896 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2897 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2898 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2899 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2902 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2903 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2906 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2909 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2910 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2911 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2912 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2913 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2914 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2915 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2916 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2917 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2918 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2919 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2920 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2921 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2922 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2923 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2924 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2925 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2926 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2927 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2928 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2929 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2930 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2931 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2932 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2933 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2934 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2935 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2936 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2937 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2938 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2939 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2940 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2941 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2942 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2943 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2944 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2945 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2946 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2947 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2948 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2951 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2952 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2953 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2954 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2955 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2956 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2957 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2958 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2959 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2960 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2961 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2962 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2963 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2964 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2965 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2966 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2967 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2968 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2969 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2970 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2971 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2972 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2973 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2974 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2975 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2976 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2977 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2978 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2979 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2980 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2981 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2982 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2983 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2984 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2985 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2986 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2987 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2988 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2989 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2990 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2993 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2996 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2999 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

3000 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

3003 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

3004 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

3005 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

3006 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

3007 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

3008 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

3009 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3010 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3011 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3012 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3013 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3014 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3015 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3016 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3017 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3018 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3019 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3020 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3021 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3022 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3023 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3024 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3025 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3026 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3027 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3028 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3029 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3032 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

3033 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

3034 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

3035 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

3036 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

3037 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

3038 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

3039 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

3040 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

3041 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

3042 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

3043 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

3044 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

3045 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

3046 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

3047 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

3048 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

3049 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

3052 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

3055 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

3056 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

3057 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

3058 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

3059 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

3060 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

3061 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

3062 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

3063 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

3064 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

3065 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

3066 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

3067 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

3070 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

3071 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

3072 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

3073 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

3074 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

3075 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

3076 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

3077 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

3078 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

3079 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

3080 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

3081 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

3082 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

3085 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

3086 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

3087 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

3088 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3089 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3090 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3091 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3092 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3093 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3094 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3095 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3096 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3097 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3098 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3099 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3100 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3101 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3102 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3103 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3104 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3105 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3106 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3107 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3110 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3111 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3112 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3113 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3114 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3115 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3118 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3119 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3120 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3121 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3122 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3123 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3126 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3127 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3130 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3133 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3136 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3139 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3142 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3145 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3148 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3156 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3157 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3158 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3159 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3160 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3161 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3162 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3163 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3164 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3165 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3166 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3167 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3168 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3169 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3170 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3171 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3172 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3175 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3176 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3177 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3178 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3179 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3180 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3181 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3184 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3185 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3186 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3187 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3188 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3189 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3190 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3191 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3192 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3195 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3198 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3201 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3204 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3207 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3208 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3209 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3210 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3211 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3212 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3213 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3214 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3215 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3216 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3217 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3218 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3219 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3220 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3222 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3223 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3224 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3232 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3233 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3234 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3235 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3236 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3237 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3240 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3241 
	#SYSCFG_CFGR2_CAPA
 ((
ušt32_t
)0x0000000EUè

	)

3242 
	#SYSCFG_CFGR2_CAPA_0
 ((
ušt32_t
)0x00000002U)

	)

3243 
	#SYSCFG_CFGR2_CAPA_1
 ((
ušt32_t
)0x00000004U)

	)

3244 
	#SYSCFG_CFGR2_CAPA_2
 ((
ušt32_t
)0x00000008U)

	)

3245 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3246 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3247 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3248 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3249 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3250 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3253 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3254 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3255 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3256 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3261 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3262 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3263 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3264 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3269 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3270 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3271 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3272 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3277 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3278 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3279 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3280 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3285 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3286 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3287 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3290 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3291 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3292 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3293 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3298 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3299 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3300 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3305 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3306 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3307 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3312 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3313 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3314 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3319 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3320 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3321 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3324 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3325 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3326 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3327 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3332 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3333 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3334 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3339 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3340 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3341 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3346 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3347 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3348 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3353 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3354 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3355 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3358 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3359 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3360 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3361 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3366 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3367 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3368 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3373 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3374 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3375 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3380 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3381 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3382 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3387 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3388 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3389 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3393 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3394 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3395 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3396 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3397 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3398 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3399 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3400 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3401 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3402 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3403 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3404 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3405 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3406 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3410 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3411 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3412 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3413 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3414 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3415 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3425 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3426 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3427 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3428 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3430 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3434 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3435 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3436 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3437 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3438 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3440 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3441 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3442 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3444 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3446 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3447 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3448 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3451 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3453 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3454 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3455 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3456 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3458 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3461 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3462 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3463 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3464 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3466 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3468 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3469 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3470 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3471 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3473 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3475 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3476 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3477 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3478 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3479 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3481 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3482 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3483 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3485 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3486 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3489 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3490 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3491 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3492 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3493 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3494 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3495 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3496 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3497 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3498 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3499 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3500 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3503 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3504 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3505 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3506 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3507 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3508 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3509 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3510 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3511 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3512 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3515 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3516 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3517 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3518 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3519 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3520 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3523 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3524 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3525 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3527 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3528 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3530 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3531 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3532 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3533 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3535 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3537 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3538 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3539 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3541 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3542 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3544 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3545 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3546 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3547 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3549 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3553 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3554 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3555 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3557 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3558 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3559 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3560 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3561 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3563 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3564 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3565 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3567 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3568 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3569 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3570 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3571 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3574 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3575 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3576 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3578 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3579 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3581 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3582 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3583 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3584 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3586 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3588 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3589 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3590 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3592 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3593 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3595 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3596 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3597 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3598 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3600 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3604 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3605 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3606 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3608 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3609 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3610 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3611 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3612 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3614 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3615 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3616 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3618 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3619 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3620 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3621 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3622 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3625 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3626 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3627 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3628 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3629 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3630 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3631 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3632 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3633 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3634 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3635 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3636 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3639 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3642 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3645 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3648 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3651 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3654 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3657 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3660 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3661 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3662 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3663 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3664 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3665 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3667 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3668 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3669 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3670 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3671 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3672 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3675 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3678 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3679 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3680 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3681 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3682 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3683 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3684 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3686 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3687 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3688 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3689 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3690 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3691 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3692 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3693 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3695 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3696 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3697 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3698 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3699 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3700 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3709 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3710 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3711 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3712 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3713 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3715 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3716 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3717 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3718 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3720 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3721 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3722 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3723 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3725 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3726 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3728 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3729 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3730 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3731 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3732 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3733 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3734 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3735 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3737 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3738 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3739 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3740 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3741 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3743 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3744 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3745 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3746 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3747 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3750 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3751 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3754 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3755 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3758 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3759 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3762 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3763 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3764 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3765 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3766 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3767 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3768 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3769 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3770 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3771 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3772 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3773 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3774 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3775 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3776 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3777 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3778 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3779 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3780 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3781 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3782 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3783 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3784 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3785 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3786 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3787 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3788 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3789 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3790 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3791 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3792 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3793 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3796 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3797 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3798 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3799 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3800 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3801 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3802 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3803 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3804 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3805 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3806 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3807 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3808 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3809 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3810 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3811 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3812 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3813 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3814 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3815 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3816 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3817 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3818 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3819 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3820 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3821 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3822 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3823 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3824 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3825 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3826 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3827 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3830 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3831 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3832 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3833 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3834 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3835 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3836 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3837 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3838 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3839 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3840 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3841 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3842 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3843 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3844 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3845 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3846 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3847 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3848 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3849 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3850 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3851 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3852 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3853 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3854 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3855 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3856 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3857 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3858 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3859 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3860 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3861 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3864 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3865 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3866 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3867 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3868 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3869 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3870 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3871 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3872 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3873 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3874 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3875 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3876 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3877 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3878 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3879 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3880 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3881 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3882 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3883 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3884 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3885 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3886 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3887 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3888 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3889 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3890 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3891 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3892 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3893 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3894 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3895 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3898 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3899 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3900 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3901 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3902 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3903 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3904 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3905 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3906 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3907 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3908 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3909 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3910 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3911 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3912 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3913 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3916 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

3930 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3931 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3932 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3933 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3934 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3935 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3936 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3937 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3938 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3939 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3940 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3941 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3942 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3943 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3944 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3945 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3946 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3947 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3948 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3949 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3950 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3951 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3952 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3953 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3954 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3955 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3956 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3957 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3958 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3959 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3960 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3961 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3963 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3964 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3965 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3966 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3967 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3968 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3969 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3970 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3971 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3972 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3973 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3974 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3975 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3976 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3977 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3978 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3979 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3980 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3981 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3982 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3983 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3984 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3987 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3988 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3989 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3990 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3991 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3992 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3993 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3994 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3995 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3996 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3997 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3998 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3999 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

4000 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

4001 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

4002 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

4003 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

4004 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

4005 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

4006 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

4007 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

4008 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

4009 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

4010 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

4011 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

4014 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

4015 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

4018 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

4019 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

4023 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

4024 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

4027 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

4028 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

4029 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

4030 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

4031 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

4034 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

4035 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

4036 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

4037 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

4038 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

4039 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

4040 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

4041 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

4042 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

4043 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

4044 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

4045 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

4046 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

4047 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

4048 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

4049 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

4050 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

4051 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

4052 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

4053 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

4054 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

4055 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

4058 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

4059 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

4060 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

4061 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

4062 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

4063 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

4064 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

4065 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

4066 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

4067 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

4068 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

4069 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

4072 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

4075 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

4082 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

4083 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

4085 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

4086 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

4087 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

4088 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

4089 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

4090 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

4091 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4094 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4095 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4096 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4097 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4098 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4099 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4100 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4101 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4102 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4103 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4104 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4106 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4107 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4108 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4109 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4110 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4111 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4112 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4113 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4114 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4116 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4117 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4118 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4119 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4120 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4121 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4122 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4123 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4124 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4125 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4126 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4127 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4128 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4129 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4130 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4132 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4133 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4134 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4135 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4136 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4137 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4138 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4139 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4140 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4142 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4143 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4144 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4145 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4147 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4148 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4149 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4150 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4151 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4153 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4154 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4156 
	#USB_EP0R
 
USB_BASE


	)

4157 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4158 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4159 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4160 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4161 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4162 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4163 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4165 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4166 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4167 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4168 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4169 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4170 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4171 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4172 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4173 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4174 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4177 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4179 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4180 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4181 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4182 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4183 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4184 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4186 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4188 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4189 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4190 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4191 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4192 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4193 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4194 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4196 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4197 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4198 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4199 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4200 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4201 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4202 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4211 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4212 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4213 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4214 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4215 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4216 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4217 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4218 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4221 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4222 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4223 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4224 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4225 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4226 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4227 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4229 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4232 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4233 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4234 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4235 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4236 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4237 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4238 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4239 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4242 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4243 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4244 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4245 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4246 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4247 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4248 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4250 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4251 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4252 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4255 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4256 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4258 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4261 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4276 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4279 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

4282 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4283 ((
INSTANCE
è=ð
COMP2
))

	)

4285 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4288 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4291 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4294 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4295 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4296 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4297 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4298 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4299 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4300 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4301 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4304 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4305 ((
INSTANCE
è=ð
GPIOB
) || \

4306 ((
INSTANCE
è=ð
GPIOC
) || \

4307 ((
INSTANCE
è=ð
GPIOD
) || \

4308 ((
INSTANCE
è=ð
GPIOH
))

	)

4310 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4311 ((
INSTANCE
è=ð
GPIOB
) || \

4312 ((
INSTANCE
è=ð
GPIOC
) || \

4313 ((
INSTANCE
è=ð
GPIOD
) || \

4314 ((
INSTANCE
è=ð
GPIOH
))

	)

4317 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4318 ((
INSTANCE
è=ð
I2C2
))

	)

4321 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4324 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4327 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4330 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
I2C1
)

	)

4333 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4334 ((
INSTANCE
è=ð
SPI2
))

	)

4337 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4340 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4341 ((
INSTANCE
è=ð
TIM6
) || \

4342 ((
INSTANCE
è=ð
TIM21
) || \

4343 ((
INSTANCE
è=ð
TIM22
))

	)

4346 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4347 ((
INSTANCE
è=ð
TIM21
) || \

4348 ((
INSTANCE
è=ð
TIM22
))

	)

4351 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4352 ((
INSTANCE
è=ð
TIM21
) || \

4353 ((
INSTANCE
è=ð
TIM22
))

	)

4356 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4357 ((
INSTANCE
è=ð
TIM21
))

	)

4360 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4361 ((
INSTANCE
è=ð
TIM21
) || \

4362 ((
INSTANCE
è=ð
TIM22
))

	)

4365 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4366 ((
INSTANCE
è=ð
TIM21
))

	)

4369 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4370 ((
INSTANCE
è=ð
TIM21
) || \

4371 ((
INSTANCE
è=ð
TIM22
))

	)

4374 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4375 ((
INSTANCE
è=ð
TIM21
) || \

4376 ((
INSTANCE
è=ð
TIM22
))

	)

4379 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4380 ((
INSTANCE
è=ð
TIM21
) || \

4381 ((
INSTANCE
è=ð
TIM22
))

	)

4384 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4387 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4392 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4395 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4396 ((
INSTANCE
è=ð
TIM6
))

	)

4399 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4402 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4405 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4408 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4409 ((
INSTANCE
è=ð
TIM6
) || \

4410 ((
INSTANCE
è=ð
TIM21
) || \

4411 ((
INSTANCE
è=ð
TIM22
))

	)

4414 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4415 ((
INSTANCE
è=ð
TIM21
) || \

4416 ((
INSTANCE
è=ð
TIM22
))

	)

4421 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4422 ((
INSTANCE
è=ð
TIM21
) || \

4423 ((
INSTANCE
è=ð
TIM22
))

	)

4426 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4427 ((
INSTANCE
è=ð
TIM21
) || \

4428 ((
INSTANCE
è=ð
TIM22
))

	)

4431 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4432 ((
INSTANCE
è=ð
TIM21
) || \

4433 ((
INSTANCE
è=ð
TIM22
))

	)

4436 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
TIM2
)

	)

4439 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4440 ((((
INSTANCE
è=ð
TIM2
) && \

4441 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4442 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4443 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4444 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4446 (((
INSTANCE
è=ð
TIM21
) && \

4447 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4448 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4450 (((
INSTANCE
è=ð
TIM22
) && \

4451 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4452 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4455 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4456 ((
INSTANCE
è=ð
USART2
) || \

4457 ((
INSTANCE
è=ð
LPUART1
))

	)

4460 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4461 ((
INSTANCE
è=ð
USART2
))

	)

4465 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4466 ((
INSTANCE
è=ð
USART2
))

	)

4469 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4470 ((
INSTANCE
è=ð
USART2
) || \

4471 ((
INSTANCE
è=ð
LPUART1
))

	)

4474 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4475 ((
INSTANCE
è=ð
USART2
))

	)

4478 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4479 ((
INSTANCE
è=ð
USART2
) || \

4480 ((
INSTANCE
è=ð
LPUART1
))

	)

4482 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4483 ((
INSTANCE
è=ð
USART2
) || \

4484 ((
INSTANCE
è=ð
LPUART1
))

	)

4487 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4488 ((
INSTANCE
è=ð
USART2
))

	)

4491 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4492 ((
INSTANCE
è=ð
USART2
))

	)

4495 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4498 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4501 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4504 
	#IS_LCD_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LCD
)

	)

4520 
	#LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4521 
	#AES_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4522 
	#RNG_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4523 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4524 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4527 
	#LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4528 
	#RNG_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4529 
	#AES_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4530 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4531 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4541 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l071xx.h

54 #iâdeà
__STM32L071xx_H


55 
	#__STM32L071xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
USART4_5_IRQn
 = 14,

112 
TIM2_IRQn
 = 15,

113 
TIM3_IRQn
 = 16,

114 
TIM6_IRQn
 = 17,

115 
TIM7_IRQn
 = 18,

116 
TIM21_IRQn
 = 20,

117 
I2C3_IRQn
 = 21,

118 
TIM22_IRQn
 = 22,

119 
I2C1_IRQn
 = 23,

120 
I2C2_IRQn
 = 24,

121 
SPI1_IRQn
 = 25,

122 
SPI2_IRQn
 = 26,

123 
USART1_IRQn
 = 27,

124 
USART2_IRQn
 = 28,

125 
LPUART1_IRQn
 = 29,

126 } 
	tIRQn_Ty³
;

132 
	~"cÜe_cm0¶us.h
"

133 
	~"sy¡em_¡m32l0xx.h
"

134 
	~<¡dšt.h
>

146 
__IO
 
ušt32_t
 
ISR
;

147 
__IO
 
ušt32_t
 
IER
;

148 
__IO
 
ušt32_t
 
CR
;

149 
__IO
 
ušt32_t
 
CFGR1
;

150 
__IO
 
ušt32_t
 
CFGR2
;

151 
__IO
 
ušt32_t
 
SMPR
;

152 
ušt32_t
 
RESERVED1
;

153 
ušt32_t
 
RESERVED2
;

154 
__IO
 
ušt32_t
 
TR
;

155 
ušt32_t
 
RESERVED3
;

156 
__IO
 
ušt32_t
 
CHSELR
;

157 
ušt32_t
 
RESERVED4
[5];

158 
__IO
 
ušt32_t
 
DR
;

159 
ušt32_t
 
RESERVED5
[28];

160 
__IO
 
ušt32_t
 
CALFACT
;

161 } 
	tADC_Ty³Def
;

165 
__IO
 
ušt32_t
 
CCR
;

166 } 
	tADC_CommÚ_Ty³Def
;

175 
__IO
 
ušt32_t
 
CSR
;

176 } 
	tCOMP_Ty³Def
;

180 
__IO
 
ušt32_t
 
CSR
;

181 } 
	tCOMP_CommÚ_Ty³Def
;

190 
__IO
 
ušt32_t
 
DR
;

191 
__IO
 
ušt8_t
 
IDR
;

192 
ušt8_t
 
RESERVED0
;

193 
ušt16_t
 
RESERVED1
;

194 
__IO
 
ušt32_t
 
CR
;

195 
ušt32_t
 
RESERVED2
;

196 
__IO
 
ušt32_t
 
INIT
;

197 
__IO
 
ušt32_t
 
POL
;

198 } 
	tCRC_Ty³Def
;

206 
__IO
 
ušt32_t
 
IDCODE
;

207 
__IO
 
ušt32_t
 
CR
;

208 
__IO
 
ušt32_t
 
APB1FZ
;

209 
__IO
 
ušt32_t
 
APB2FZ
;

210 }
	tDBGMCU_Ty³Def
;

218 
__IO
 
ušt32_t
 
CCR
;

219 
__IO
 
ušt32_t
 
CNDTR
;

220 
__IO
 
ušt32_t
 
CPAR
;

221 
__IO
 
ušt32_t
 
CMAR
;

222 } 
	tDMA_ChªÃl_Ty³Def
;

226 
__IO
 
ušt32_t
 
ISR
;

227 
__IO
 
ušt32_t
 
IFCR
;

228 } 
	tDMA_Ty³Def
;

232 
__IO
 
ušt32_t
 
CSELR
;

233 } 
	tDMA_Reque¡_Ty³Def
;

241 
__IO
 
ušt32_t
 
IMR
;

242 
__IO
 
ušt32_t
 
EMR
;

243 
__IO
 
ušt32_t
 
RTSR
;

244 
__IO
 
ušt32_t
 
FTSR
;

245 
__IO
 
ušt32_t
 
SWIER
;

246 
__IO
 
ušt32_t
 
PR
;

247 }
	tEXTI_Ty³Def
;

254 
__IO
 
ušt32_t
 
ACR
;

255 
__IO
 
ušt32_t
 
PECR
;

256 
__IO
 
ušt32_t
 
PDKEYR
;

257 
__IO
 
ušt32_t
 
PEKEYR
;

258 
__IO
 
ušt32_t
 
PRGKEYR
;

259 
__IO
 
ušt32_t
 
OPTKEYR
;

260 
__IO
 
ušt32_t
 
SR
;

261 
__IO
 
ušt32_t
 
OPTR
;

262 
__IO
 
ušt32_t
 
WRPR
;

263 
__IO
 
ušt32_t
 
RESERVED1
[23];

264 
__IO
 
ušt32_t
 
WRPR2
;

265 } 
	tFLASH_Ty³Def
;

273 
__IO
 
ušt32_t
 
RDP
;

274 
__IO
 
ušt32_t
 
USER
;

275 
__IO
 
ušt32_t
 
WRP01
;

276 
__IO
 
ušt32_t
 
WRP23
;

277 
__IO
 
ušt32_t
 
WRP45
;

278 } 
	tOB_Ty³Def
;

287 
__IO
 
ušt32_t
 
MODER
;

288 
__IO
 
ušt32_t
 
OTYPER
;

289 
__IO
 
ušt32_t
 
OSPEEDR
;

290 
__IO
 
ušt32_t
 
PUPDR
;

291 
__IO
 
ušt32_t
 
IDR
;

292 
__IO
 
ušt32_t
 
ODR
;

293 
__IO
 
ušt32_t
 
BSRR
;

294 
__IO
 
ušt32_t
 
LCKR
;

295 
__IO
 
ušt32_t
 
AFR
[2];

296 
__IO
 
ušt32_t
 
BRR
;

297 }
	tGPIO_Ty³Def
;

304 
__IO
 
ušt32_t
 
ISR
;

305 
__IO
 
ušt32_t
 
ICR
;

306 
__IO
 
ušt32_t
 
IER
;

307 
__IO
 
ušt32_t
 
CFGR
;

308 
__IO
 
ušt32_t
 
CR
;

309 
__IO
 
ušt32_t
 
CMP
;

310 
__IO
 
ušt32_t
 
ARR
;

311 
__IO
 
ušt32_t
 
CNT
;

312 } 
	tLPTIM_Ty³Def
;

320 
__IO
 
ušt32_t
 
CFGR1
;

321 
__IO
 
ušt32_t
 
CFGR2
;

322 
__IO
 
ušt32_t
 
EXTICR
[4];

323 
ušt32_t
 
RESERVED
[2];

324 
__IO
 
ušt32_t
 
CFGR3
;

325 } 
	tSYSCFG_Ty³Def
;

335 
__IO
 
ušt32_t
 
CR1
;

336 
__IO
 
ušt32_t
 
CR2
;

337 
__IO
 
ušt32_t
 
OAR1
;

338 
__IO
 
ušt32_t
 
OAR2
;

339 
__IO
 
ušt32_t
 
TIMINGR
;

340 
__IO
 
ušt32_t
 
TIMEOUTR
;

341 
__IO
 
ušt32_t
 
ISR
;

342 
__IO
 
ušt32_t
 
ICR
;

343 
__IO
 
ušt32_t
 
PECR
;

344 
__IO
 
ušt32_t
 
RXDR
;

345 
__IO
 
ušt32_t
 
TXDR
;

346 }
	tI2C_Ty³Def
;

354 
__IO
 
ušt32_t
 
KR
;

355 
__IO
 
ušt32_t
 
PR
;

356 
__IO
 
ušt32_t
 
RLR
;

357 
__IO
 
ušt32_t
 
SR
;

358 
__IO
 
ušt32_t
 
WINR
;

359 } 
	tIWDG_Ty³Def
;

366 
__IO
 
ušt32_t
 
CSSA
;

367 
__IO
 
ušt32_t
 
CSL
;

368 
__IO
 
ušt32_t
 
NVDSSA
;

369 
__IO
 
ušt32_t
 
NVDSL
;

370 
__IO
 
ušt32_t
 
VDSSA
 ;

371 
__IO
 
ušt32_t
 
VDSL
 ;

372 
__IO
 
ušt32_t
 
LSSA
 ;

373 
__IO
 
ušt32_t
 
LSL
 ;

374 
__IO
 
ušt32_t
 
CR
 ;

376 } 
	tFIREWALL_Ty³Def
;

383 
__IO
 
ušt32_t
 
CR
;

384 
__IO
 
ušt32_t
 
CSR
;

385 } 
	tPWR_Ty³Def
;

392 
__IO
 
ušt32_t
 
CR
;

393 
__IO
 
ušt32_t
 
ICSCR
;

394 
__IO
 
ušt32_t
 
CRRCR
;

395 
__IO
 
ušt32_t
 
CFGR
;

396 
__IO
 
ušt32_t
 
CIER
;

397 
__IO
 
ušt32_t
 
CIFR
;

398 
__IO
 
ušt32_t
 
CICR
;

399 
__IO
 
ušt32_t
 
IOPRSTR
;

400 
__IO
 
ušt32_t
 
AHBRSTR
;

401 
__IO
 
ušt32_t
 
APB2RSTR
;

402 
__IO
 
ušt32_t
 
APB1RSTR
;

403 
__IO
 
ušt32_t
 
IOPENR
;

404 
__IO
 
ušt32_t
 
AHBENR
;

405 
__IO
 
ušt32_t
 
APB2ENR
;

406 
__IO
 
ušt32_t
 
APB1ENR
;

407 
__IO
 
ušt32_t
 
IOPSMENR
;

408 
__IO
 
ušt32_t
 
AHBSMENR
;

409 
__IO
 
ušt32_t
 
APB2SMENR
;

410 
__IO
 
ušt32_t
 
APB1SMENR
;

411 
__IO
 
ušt32_t
 
CCIPR
;

412 
__IO
 
ušt32_t
 
CSR
;

413 } 
	tRCC_Ty³Def
;

420 
__IO
 
ušt32_t
 
TR
;

421 
__IO
 
ušt32_t
 
DR
;

422 
__IO
 
ušt32_t
 
CR
;

423 
__IO
 
ušt32_t
 
ISR
;

424 
__IO
 
ušt32_t
 
PRER
;

425 
__IO
 
ušt32_t
 
WUTR
;

426 
ušt32_t
 
RESERVED
;

427 
__IO
 
ušt32_t
 
ALRMAR
;

428 
__IO
 
ušt32_t
 
ALRMBR
;

429 
__IO
 
ušt32_t
 
WPR
;

430 
__IO
 
ušt32_t
 
SSR
;

431 
__IO
 
ušt32_t
 
SHIFTR
;

432 
__IO
 
ušt32_t
 
TSTR
;

433 
__IO
 
ušt32_t
 
TSDR
;

434 
__IO
 
ušt32_t
 
TSSSR
;

435 
__IO
 
ušt32_t
 
CALR
;

436 
__IO
 
ušt32_t
 
TAMPCR
;

437 
__IO
 
ušt32_t
 
ALRMASSR
;

438 
__IO
 
ušt32_t
 
ALRMBSSR
;

439 
__IO
 
ušt32_t
 
OR
;

440 
__IO
 
ušt32_t
 
BKP0R
;

441 
__IO
 
ušt32_t
 
BKP1R
;

442 
__IO
 
ušt32_t
 
BKP2R
;

443 
__IO
 
ušt32_t
 
BKP3R
;

444 
__IO
 
ušt32_t
 
BKP4R
;

445 } 
	tRTC_Ty³Def
;

453 
__IO
 
ušt32_t
 
CR1
;

454 
__IO
 
ušt32_t
 
CR2
;

455 
__IO
 
ušt32_t
 
SR
;

456 
__IO
 
ušt32_t
 
DR
;

457 
__IO
 
ušt32_t
 
CRCPR
;

458 
__IO
 
ušt32_t
 
RXCRCR
;

459 
__IO
 
ušt32_t
 
TXCRCR
;

460 
__IO
 
ušt32_t
 
I2SCFGR
;

461 
__IO
 
ušt32_t
 
I2SPR
;

462 } 
	tSPI_Ty³Def
;

469 
__IO
 
ušt32_t
 
CR1
;

470 
__IO
 
ušt32_t
 
CR2
;

471 
__IO
 
ušt32_t
 
SMCR
;

472 
__IO
 
ušt32_t
 
DIER
;

473 
__IO
 
ušt32_t
 
SR
;

474 
__IO
 
ušt32_t
 
EGR
;

475 
__IO
 
ušt32_t
 
CCMR1
;

476 
__IO
 
ušt32_t
 
CCMR2
;

477 
__IO
 
ušt32_t
 
CCER
;

478 
__IO
 
ušt32_t
 
CNT
;

479 
__IO
 
ušt32_t
 
PSC
;

480 
__IO
 
ušt32_t
 
ARR
;

481 
ušt32_t
 
RESERVED12
;

482 
__IO
 
ušt32_t
 
CCR1
;

483 
__IO
 
ušt32_t
 
CCR2
;

484 
__IO
 
ušt32_t
 
CCR3
;

485 
__IO
 
ušt32_t
 
CCR4
;

486 
ušt32_t
 
RESERVED17
;

487 
__IO
 
ušt32_t
 
DCR
;

488 
__IO
 
ušt32_t
 
DMAR
;

489 
__IO
 
ušt32_t
 
OR
;

490 } 
	tTIM_Ty³Def
;

497 
__IO
 
ušt32_t
 
CR1
;

498 
__IO
 
ušt32_t
 
CR2
;

499 
__IO
 
ušt32_t
 
CR3
;

500 
__IO
 
ušt32_t
 
BRR
;

501 
__IO
 
ušt32_t
 
GTPR
;

502 
__IO
 
ušt32_t
 
RTOR
;

503 
__IO
 
ušt32_t
 
RQR
;

504 
__IO
 
ušt32_t
 
ISR
;

505 
__IO
 
ušt32_t
 
ICR
;

506 
__IO
 
ušt32_t
 
RDR
;

507 
__IO
 
ušt32_t
 
TDR
;

508 } 
	tUSART_Ty³Def
;

515 
__IO
 
ušt32_t
 
CR
;

516 
__IO
 
ušt32_t
 
CFR
;

517 
__IO
 
ušt32_t
 
SR
;

518 } 
	tWWDG_Ty³Def
;

528 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

529 
	#FLASH_BANK2_BASE
 ((
ušt32_t
)0x08018000Uè

	)

530 
	#FLASH_BANK1_END
 ((
ušt32_t
)0x08017FFFUè

	)

531 
	#FLASH_BANK2_END
 ((
ušt32_t
)0x0802FFFFUè

	)

532 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

533 
	#DATA_EEPROM_BANK2_BASE
 ((
ušt32_t
)0x08080C00Uè

	)

534 
	#DATA_EEPROM_BANK1_END
 ((
ušt32_t
)0x08080BFFUè

	)

535 
	#DATA_EEPROM_BANK2_END
 ((
ušt32_t
)0x080817FFUè

	)

536 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

537 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

540 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

541 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

542 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

544 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

545 
	#TIM3_BASE
 (
APBPERIPH_BASE
 + 0x00000400)

	)

546 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

547 
	#TIM7_BASE
 (
APBPERIPH_BASE
 + 0x00001400)

	)

548 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

549 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

550 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

551 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

552 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

553 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

554 
	#USART4_BASE
 (
APBPERIPH_BASE
 + 0x00004C00)

	)

555 
	#USART5_BASE
 (
APBPERIPH_BASE
 + 0x00005000)

	)

556 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

557 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

558 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

559 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

560 
	#I2C3_BASE
 (
APBPERIPH_BASE
 + 0x00007800)

	)

562 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

563 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

564 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

565 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

566 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

567 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

568 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

569 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

570 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

571 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

572 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

573 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

574 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

576 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

577 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

578 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

579 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

580 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

581 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

582 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

583 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

584 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

587 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

588 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

589 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

590 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

592 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

593 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

594 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

595 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

596 
	#GPIOE_BASE
 (
IOPPERIPH_BASE
 + 0x00001000)

	)

597 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

607 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

608 
	#TIM3
 ((
TIM_Ty³Def
 *è
TIM3_BASE
)

	)

609 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

610 
	#TIM7
 ((
TIM_Ty³Def
 *è
TIM7_BASE
)

	)

611 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

612 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

613 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

614 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

615 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

616 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

617 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

618 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

619 
	#I2C3
 ((
I2C_Ty³Def
 *è
I2C3_BASE
)

	)

620 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

621 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

622 
	#USART4
 ((
USART_Ty³Def
 *è
USART4_BASE
)

	)

623 
	#USART5
 ((
USART_Ty³Def
 *è
USART5_BASE
)

	)

625 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

626 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

627 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

628 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

629 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

630 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

631 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

632 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

633 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

635 
	#ADC
 
ADC1_COMMON


	)

636 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

637 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

638 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

640 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

641 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

642 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

643 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

644 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

645 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

646 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

647 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

648 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

651 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

652 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

653 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

654 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

656 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

657 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

658 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

659 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

660 
	#GPIOE
 ((
GPIO_Ty³Def
 *è
GPIOE_BASE
)

	)

661 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

684 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

685 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

686 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

687 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

688 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

689 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

690 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

693 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

696 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

697 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

698 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

699 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

700 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

701 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

702 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

705 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

708 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

709 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

710 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

711 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

712 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

713 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

716 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

717 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

718 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

719 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

720 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

721 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

722 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

723 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

724 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

725 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

726 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

727 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

728 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

729 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

730 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

731 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

732 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

733 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

734 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

735 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

736 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

737 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

738 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

739 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

740 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

741 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

742 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

745 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

748 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

749 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

750 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

751 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

752 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

753 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

754 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

755 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

756 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

757 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

758 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

759 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

760 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

761 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

765 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

766 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

767 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

768 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

771 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

772 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

773 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

774 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

777 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

778 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

781 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

782 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

783 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

784 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

785 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

786 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

787 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

788 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

789 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

790 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

791 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

792 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

793 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

794 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

795 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

796 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

797 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

798 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

799 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

802 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

805 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

808 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

809 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

810 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

811 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

812 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

813 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

814 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

815 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

824 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

825 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

826 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

827 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

828 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

829 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

830 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

831 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

832 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

834 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

835 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

836 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

837 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

838 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

839 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

840 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

841 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

842 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

843 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

844 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

845 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

846 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

847 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

848 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

851 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

852 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

853 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

854 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

857 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

865 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

868 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

871 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

872 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

873 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

874 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

875 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

876 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

877 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

878 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

881 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

884 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

893 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

895 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

896 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

897 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

898 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

899 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

900 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

901 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

902 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

903 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

904 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

905 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

906 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

907 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

908 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

909 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

910 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

911 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

914 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

915 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

916 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

917 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

920 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

921 
	#DBGMCU_APB1_FZ_DBG_TIM3_STOP
 ((
ušt32_t
)0x00000002U)

	)

922 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

923 
	#DBGMCU_APB1_FZ_DBG_TIM7_STOP
 ((
ušt32_t
)0x00000020U)

	)

924 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

925 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

926 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

927 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

928 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

929 
	#DBGMCU_APB1_FZ_DBG_I2C3_STOP
 ((
ušt32_t
)0x00800000Uè

	)

930 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

932 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

933 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

942 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

943 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

944 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

945 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

946 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

947 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

948 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

949 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

950 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

951 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

952 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

953 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

954 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

955 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

956 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

957 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

958 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

959 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

960 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

961 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

962 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

963 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

964 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

965 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

966 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

967 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

968 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

969 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

972 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

973 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

974 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

975 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

976 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

977 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

978 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

979 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

980 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

981 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

982 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

983 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

984 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

985 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

986 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

987 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

988 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

989 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

990 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

991 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

992 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

993 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

994 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

995 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

996 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

997 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

998 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

999 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1002 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1003 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1004 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1005 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1006 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1007 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1008 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1009 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1011 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1012 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1013 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1015 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1016 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1017 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1019 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1020 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1021 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1023 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1026 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1029 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1032 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1036 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1037 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1038 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1039 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1040 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1041 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1042 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1052 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1053 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1054 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1055 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1056 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1057 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1058 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1059 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1060 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1061 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1062 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1063 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1064 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1065 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1066 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1067 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1068 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1069 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1070 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1071 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1072 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1073 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1074 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1075 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1076 
	#EXTI_IMR_IM24
 ((
ušt32_t
)0x01000000Uè

	)

1077 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1078 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1079 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1080 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1083 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1084 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1085 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1086 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1087 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1088 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1089 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1090 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1091 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1092 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1093 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1094 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1095 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1096 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1097 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1098 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1099 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1100 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1101 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1102 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1103 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1104 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1105 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1106 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1107 
	#EXTI_EMR_EM24
 ((
ušt32_t
)0x01000000Uè

	)

1108 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1109 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1110 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1111 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1114 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1115 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1116 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1117 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1118 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1119 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1120 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1121 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1122 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1123 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1124 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1125 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1126 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1127 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1128 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1129 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1130 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1131 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1132 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1133 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1134 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1135 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1138 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1139 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1140 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1141 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1142 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1143 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1144 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1145 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1146 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1147 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1148 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1149 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1150 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1151 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1152 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1153 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1154 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1155 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1156 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1157 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1158 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1159 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1162 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1163 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1164 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1165 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1166 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1167 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1168 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1169 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1170 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1171 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1172 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1173 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1174 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1175 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1176 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1177 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1178 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1179 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1180 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1181 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1182 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1183 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1186 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1187 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1188 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1189 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1190 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1191 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1192 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1193 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1194 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1195 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1196 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1197 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1198 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1199 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1200 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1201 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1202 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1203 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1204 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1205 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1206 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1207 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1210 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1211 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1212 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1213 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1214 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1215 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1216 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1217 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1218 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1219 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1220 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1221 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1222 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1223 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1224 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1225 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1226 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1227 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1228 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1229 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1230 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1231 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1234 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1235 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1236 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1237 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1238 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1239 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1240 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1241 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1242 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1243 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1244 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1245 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1246 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1247 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1248 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1249 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1250 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1251 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1252 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1253 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1254 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1255 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1258 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1259 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1260 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1261 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1262 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1263 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1264 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1265 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1266 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1267 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1268 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1269 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1270 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1271 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1272 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1273 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1274 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1275 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1276 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1277 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1278 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1279 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1282 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1283 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1284 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1285 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1286 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1287 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1288 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1289 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1290 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1291 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1292 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1293 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1294 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1295 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1296 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1297 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1298 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1299 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1300 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1301 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1302 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1303 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1312 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1313 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1314 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1315 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1316 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1317 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1320 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1321 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1322 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1323 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1324 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1325 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1326 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1327 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1328 
	#FLASH_PECR_PARALLBANK
 ((
ušt32_t
)0x00008000Uè

	)

1329 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1330 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1331 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1332 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1333 
	#FLASH_PECR_NZDISABLE
 ((
ušt32_t
)0x00400000Uè

	)

1336 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1339 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1342 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1345 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1348 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1349 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1350 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1351 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1353 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1354 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1355 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1356 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1357 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1358 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1359 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1362 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1363 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1364 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1367 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1368 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1369 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1370 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1371 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1372 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1373 
	#FLASH_OPTR_BFB2
 ((
ušt32_t
)0x00800000Uè

	)

1374 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1375 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1378 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1386 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1387 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1388 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1389 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1390 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1391 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1392 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1393 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1394 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1395 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1396 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1397 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1398 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1399 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1400 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1401 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1402 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1403 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1404 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1405 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1406 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1407 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1408 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1409 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1410 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1411 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1412 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1413 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1414 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1415 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1416 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1417 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1418 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1419 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1420 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1421 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1422 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1423 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1424 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1425 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1426 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1427 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1428 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1429 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1430 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1431 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1432 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1433 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1436 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1437 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1438 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1439 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1440 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1441 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1442 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1443 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1444 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1445 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1446 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1447 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1448 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1449 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1450 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1451 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1454 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1455 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1456 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1457 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1458 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1459 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1460 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1461 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1462 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1463 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1464 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1465 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1466 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1467 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1468 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1469 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1470 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1471 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1472 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1473 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1474 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1475 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1476 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1477 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1478 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1479 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1480 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1481 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1482 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1483 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1484 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1485 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1486 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1487 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1488 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1489 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1490 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1491 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1492 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1493 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1494 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1495 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1496 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1497 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1498 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1499 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1500 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1501 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1504 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1505 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1506 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1507 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1508 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1509 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1510 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1511 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1512 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1513 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1514 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1515 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1516 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1517 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1518 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1519 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1520 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1521 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1522 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1523 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1524 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1525 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1526 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1527 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1528 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1529 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1530 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1531 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1532 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1533 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1534 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1535 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1536 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1537 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1538 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1539 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1540 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1541 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1542 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1543 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1544 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1545 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1546 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1547 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1548 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1549 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1550 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1551 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1554 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1555 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1556 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1557 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1558 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1559 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1560 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1561 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1562 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1563 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1564 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1565 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1566 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1567 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1568 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1569 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1572 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1573 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1574 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1575 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1576 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1577 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1578 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1579 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1580 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1581 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1582 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1583 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1584 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1585 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1586 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1587 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1590 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1591 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1592 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1593 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1594 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1595 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1596 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1597 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1598 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1599 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1600 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1601 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1602 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1603 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1604 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1605 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1606 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1607 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1608 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1609 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1610 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1611 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1612 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1613 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1614 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1615 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1616 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1617 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1618 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1619 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1620 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1621 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1624 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1625 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1626 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1627 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1628 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1629 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1630 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1631 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1632 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1633 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1634 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1635 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1636 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1637 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1638 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1639 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1640 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1643 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1644 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1645 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1646 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1647 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1648 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1649 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1650 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1653 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1654 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1655 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1656 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1657 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1658 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1659 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1660 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1663 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1664 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1665 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1666 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1667 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1668 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1669 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1670 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1671 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1672 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1673 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1674 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1675 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1676 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1677 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1678 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1687 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1688 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1689 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1690 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1691 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1692 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1693 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1694 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1695 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1696 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1697 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1698 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1699 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1700 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1701 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1702 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1703 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1704 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1705 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1706 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1709 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1710 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1711 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1712 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1713 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1714 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1715 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1716 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1717 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1718 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1719 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1722 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1723 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1724 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1727 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1728 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1729 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1730 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1731 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1732 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1733 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1734 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1735 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1736 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1737 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1740 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1741 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1742 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1743 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1744 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1747 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1748 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1749 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1750 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1751 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1754 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1755 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1756 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1757 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1758 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1759 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1760 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1761 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1762 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1763 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1764 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1765 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1766 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1767 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1768 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1769 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1770 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1773 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1774 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1775 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1776 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1777 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1778 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1779 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1780 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1781 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1784 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1787 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1790 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1798 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1801 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1802 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1803 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1804 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1807 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1810 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1811 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1812 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1815 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1823 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1824 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1825 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1826 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1827 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1828 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1829 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1832 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1833 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1834 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1835 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1836 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1837 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1838 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1841 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1842 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1843 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1844 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1845 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1846 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1847 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1850 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1852 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1853 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1854 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1856 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1857 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1858 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1860 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1861 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1862 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1864 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1865 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1866 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1867 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1869 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1870 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1871 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1872 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1874 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1875 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1876 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1878 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1879 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1880 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1881 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1882 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1883 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1886 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1887 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1888 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1891 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1894 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1897 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1906 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1907 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1908 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1909 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1910 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

1911 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

1914 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

1915 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

1916 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

1925 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

1926 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

1927 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

1928 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

1929 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

1931 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

1932 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

1933 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

1934 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

1937 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

1938 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

1939 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

1940 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

1941 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

1942 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

1943 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

1944 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

1946 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

1947 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

1948 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

1950 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

1951 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

1952 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

1953 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

1954 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

1957 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

1958 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

1959 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

1960 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

1961 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

1962 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

1964 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

1965 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

1966 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

1975 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

1976 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

1977 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

1978 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

1979 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

1980 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

1981 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

1982 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

1983 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

1984 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

1985 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

1986 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

1987 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

1988 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

1989 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

1990 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

1991 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

1994 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

1997 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

1998 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2000 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2001 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2002 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2003 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2004 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2005 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2006 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2007 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2008 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2009 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2014 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2015 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2016 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2018 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2019 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2020 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2021 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2024 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2025 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2026 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2028 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2029 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2030 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2031 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2034 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2035 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2036 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2037 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2038 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2040 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2041 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2042 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2043 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2044 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2045 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2046 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2047 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2048 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2051 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2052 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2053 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2054 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2056 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2057 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2058 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2059 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2060 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2063 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2064 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2065 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2066 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2068 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2069 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2070 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2071 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2072 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2074 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2077 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2079 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2080 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2084 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2085 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2086 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2087 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2088 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2090 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2091 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2092 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2093 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2094 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2095 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2096 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2097 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2098 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2101 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2102 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2103 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2105 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2106 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2107 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2110 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2111 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2112 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2113 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2114 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2116 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2117 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2118 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2119 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2120 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2121 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2122 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2123 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2125 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2126 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2127 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2128 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2130 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2131 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2132 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2133 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2134 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2137 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2138 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2139 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2140 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2141 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2142 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2145 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2146 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2147 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2148 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2149 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2150 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2151 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2154 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2157 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2158 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2159 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2160 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2161 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2162 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2163 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2164 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2167 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2168 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2171 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2172 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2173 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2174 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2175 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2176 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2177 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2178 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2181 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2182 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2184 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2185 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2186 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2187 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2188 
	#RCC_IOPRSTR_IOPERST
 ((
ušt32_t
)0x00000010Uè

	)

2189 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2192 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2193 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2194 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2195 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2196 
	#RCC_IOPRSTR_GPIOERST
 
RCC_IOPRSTR_IOPERST


	)

2197 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2201 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2202 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2203 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2206 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2209 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2210 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2211 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2212 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2213 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2214 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2215 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2218 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2219 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2222 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2223 
	#RCC_APB1RSTR_TIM3RST
 ((
ušt32_t
)0x00000002Uè

	)

2224 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2225 
	#RCC_APB1RSTR_TIM7RST
 ((
ušt32_t
)0x00000020Uè

	)

2226 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2227 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2228 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2229 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2230 
	#RCC_APB1RSTR_USART4RST
 ((
ušt32_t
)0x00080000Uè

	)

2231 
	#RCC_APB1RSTR_USART5RST
 ((
ušt32_t
)0x00100000Uè

	)

2232 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2233 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2234 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2235 
	#RCC_APB1RSTR_I2C3RST
 ((
ušt32_t
)0x40000000Uè

	)

2236 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2239 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2240 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2241 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2242 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2243 
	#RCC_IOPENR_IOPEEN
 ((
ušt32_t
)0x00000010Uè

	)

2244 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2247 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2248 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2249 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2250 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2251 
	#RCC_IOPENR_GPIOEEN
 
RCC_IOPENR_IOPEEN


	)

2252 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2255 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2256 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2257 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2260 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2263 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2264 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2265 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2266 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2267 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2268 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2269 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2270 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2274 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2275 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2276 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2279 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2280 
	#RCC_APB1ENR_TIM3EN
 ((
ušt32_t
)0x00000002Uè

	)

2281 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2282 
	#RCC_APB1ENR_TIM7EN
 ((
ušt32_t
)0x00000020Uè

	)

2283 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2284 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2285 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2286 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2287 
	#RCC_APB1ENR_USART4EN
 ((
ušt32_t
)0x00080000Uè

	)

2288 
	#RCC_APB1ENR_USART5EN
 ((
ušt32_t
)0x00100000Uè

	)

2289 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2290 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2291 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2292 
	#RCC_APB1ENR_I2C3EN
 ((
ušt32_t
)0x40000000Uè

	)

2293 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2296 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2297 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2298 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2299 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2300 
	#RCC_IOPSMENR_IOPESMEN
 ((
ušt32_t
)0x00000010Uè

	)

2301 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2304 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2305 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2306 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2307 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2308 
	#RCC_IOPSMENR_GPIOESMEN
 
RCC_IOPSMENR_IOPESMEN


	)

2309 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2312 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2313 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2314 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2315 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2318 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2321 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2322 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2323 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2324 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2325 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2326 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2327 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2330 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2331 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2334 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2335 
	#RCC_APB1SMENR_TIM3SMEN
 ((
ušt32_t
)0x00000002Uè

	)

2336 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2337 
	#RCC_APB1SMENR_TIM7SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2338 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2339 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2340 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2341 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2342 
	#RCC_APB1SMENR_USART4SMEN
 ((
ušt32_t
)0x00080000Uè

	)

2343 
	#RCC_APB1SMENR_USART5SMEN
 ((
ušt32_t
)0x00100000Uè

	)

2344 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2345 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2346 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2347 
	#RCC_APB1SMENR_I2C3SMEN
 ((
ušt32_t
)0x40000000Uè

	)

2348 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2352 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2353 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2354 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2357 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2358 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2359 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2362 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2363 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2364 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2367 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2368 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2369 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2372 
	#RCC_CCIPR_I2C3SEL
 ((
ušt32_t
)0x00030000Uè

	)

2373 
	#RCC_CCIPR_I2C3SEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2374 
	#RCC_CCIPR_I2C3SEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2377 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2378 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2379 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2382 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2383 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2385 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2386 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2387 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2389 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2390 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2391 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2393 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2394 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2397 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2398 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2399 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2401 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2402 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2403 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2404 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2406 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2407 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2409 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2410 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2411 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2412 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2413 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2414 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2415 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2416 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2417 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2420 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2429 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2430 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2431 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2432 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2433 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2434 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2435 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2436 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2437 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2438 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2439 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2440 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2441 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2442 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2443 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2444 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2445 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2446 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2447 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2448 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2449 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2450 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2451 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2452 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2453 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2454 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2455 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2458 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2459 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2460 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2461 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2462 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2463 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2464 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2465 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2466 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2467 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2468 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2469 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2470 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2471 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2472 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2473 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2474 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2475 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2476 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2477 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2478 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2479 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2480 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2481 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2482 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2483 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2484 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2485 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2488 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2489 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2490 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2491 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2492 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2493 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2494 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2495 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2496 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2497 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2498 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2499 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2500 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2501 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2502 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2503 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2504 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2505 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2506 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2507 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2508 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2509 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2510 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2511 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2512 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2515 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2516 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2517 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2518 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2519 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2520 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2521 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2522 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2523 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2524 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2525 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2526 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2527 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2528 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2529 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2530 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2531 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2534 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2535 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2538 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2541 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2542 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2543 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2544 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2545 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2546 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2547 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2548 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2549 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2550 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2551 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2552 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2553 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2554 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2555 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2556 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2557 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2558 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2559 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2560 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2561 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2562 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2563 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2564 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2565 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2566 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2567 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2568 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2569 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2570 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2571 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2572 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2573 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2574 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2575 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2576 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2577 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2578 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2579 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2580 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2583 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2584 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2585 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2586 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2587 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2588 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2589 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2590 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2591 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2592 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2593 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2594 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2595 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2596 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2597 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2598 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2599 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2600 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2601 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2602 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2603 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2604 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2605 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2606 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2607 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2608 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2609 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2610 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2611 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2612 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2613 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2614 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2615 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2616 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2617 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2618 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2619 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2620 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2621 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2622 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2625 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2628 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2631 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2632 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2635 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2636 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2637 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2638 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2639 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2640 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2641 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2642 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2643 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2644 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2645 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2646 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2647 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2648 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2649 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2650 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2651 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2652 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2653 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2654 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2655 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2656 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2657 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2658 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2659 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2660 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2661 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2664 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2665 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2666 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2667 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2668 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2669 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2670 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2671 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2672 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2673 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2674 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2675 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2676 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2677 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2678 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2679 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2680 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2681 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2684 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2687 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2688 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2689 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2690 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2691 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2692 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2693 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2694 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2695 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2696 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2697 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2698 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2699 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2702 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2703 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2704 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2705 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2706 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2707 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2708 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2709 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2710 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2711 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2712 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2713 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2714 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2717 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

2718 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

2719 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

2720 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2721 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2722 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2723 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2724 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2725 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2726 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2727 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2728 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2729 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2730 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2731 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2732 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2733 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2734 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2735 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2736 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2737 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2738 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

2739 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

2740 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2741 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2742 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2743 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2744 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2747 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2748 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2749 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2750 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2751 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2752 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2755 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2756 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2757 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2758 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2759 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2760 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2763 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2764 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2767 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2770 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2773 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2776 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2779 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2782 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2785 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2793 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2794 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2795 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2796 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2797 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2798 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2799 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2800 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2801 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2802 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2803 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2804 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2805 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2806 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2807 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2808 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2809 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2812 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2813 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2814 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2815 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2816 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2817 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2818 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2821 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2822 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2823 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2824 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2825 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2826 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2827 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2828 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2829 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2832 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2835 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2838 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2841 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2844 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

2845 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

2846 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

2847 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

2848 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

2849 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

2850 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

2851 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

2852 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

2853 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

2854 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

2855 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

2856 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

2857 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

2858 
	#SPI_I2SCFGR_ASTRTEN
 ((
ušt32_t
)0x00001000Uè

	)

2860 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

2861 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

2862 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

2870 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2871 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2872 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2873 
	#SYSCFG_CFGR1_UFB
 ((
ušt32_t
)0x00000008Uè

	)

2874 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2875 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2876 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2879 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2880 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2881 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2882 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2883 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2884 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2885 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

2886 
	#SYSCFG_CFGR2_I2C3_FMP
 ((
ušt32_t
)0x00004000Uè

	)

2889 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2890 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2891 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2892 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2897 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2898 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2899 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2900 
	#SYSCFG_EXTICR1_EXTI0_PD
 ((
ušt32_t
)0x00000003Uè

	)

2901 
	#SYSCFG_EXTICR1_EXTI0_PE
 ((
ušt32_t
)0x00000004Uè

	)

2902 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2907 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2908 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2909 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2910 
	#SYSCFG_EXTICR1_EXTI1_PD
 ((
ušt32_t
)0x00000030Uè

	)

2911 
	#SYSCFG_EXTICR1_EXTI1_PE
 ((
ušt32_t
)0x00000040Uè

	)

2912 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

2917 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

2918 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

2919 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

2920 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

2921 
	#SYSCFG_EXTICR1_EXTI2_PE
 ((
ušt32_t
)0x00000400Uè

	)

2926 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

2927 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

2928 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

2929 
	#SYSCFG_EXTICR1_EXTI3_PD
 ((
ušt32_t
)0x00003000Uè

	)

2930 
	#SYSCFG_EXTICR1_EXTI3_PE
 ((
ušt32_t
)0x00004000Uè

	)

2933 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

2934 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

2935 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

2936 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

2941 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

2942 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

2943 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

2944 
	#SYSCFG_EXTICR2_EXTI4_PD
 ((
ušt32_t
)0x00000003Uè

	)

2945 
	#SYSCFG_EXTICR2_EXTI4_PE
 ((
ušt32_t
)0x00000004Uè

	)

2950 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

2951 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

2952 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

2953 
	#SYSCFG_EXTICR2_EXTI5_PD
 ((
ušt32_t
)0x00000030Uè

	)

2954 
	#SYSCFG_EXTICR2_EXTI5_PE
 ((
ušt32_t
)0x00000040Uè

	)

2959 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

2960 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

2961 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

2962 
	#SYSCFG_EXTICR2_EXTI6_PD
 ((
ušt32_t
)0x00000300Uè

	)

2963 
	#SYSCFG_EXTICR2_EXTI6_PE
 ((
ušt32_t
)0x00000400Uè

	)

2968 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

2969 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

2970 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

2971 
	#SYSCFG_EXTICR2_EXTI7_PD
 ((
ušt32_t
)0x00003000Uè

	)

2972 
	#SYSCFG_EXTICR2_EXTI7_PE
 ((
ušt32_t
)0x00004000Uè

	)

2975 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

2976 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

2977 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

2978 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

2983 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

2984 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

2985 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

2986 
	#SYSCFG_EXTICR3_EXTI8_PD
 ((
ušt32_t
)0x00000003Uè

	)

2987 
	#SYSCFG_EXTICR3_EXTI8_PE
 ((
ušt32_t
)0x00000004Uè

	)

2992 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

2993 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

2994 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

2995 
	#SYSCFG_EXTICR3_EXTI9_PD
 ((
ušt32_t
)0x00000030Uè

	)

2996 
	#SYSCFG_EXTICR3_EXTI9_PE
 ((
ušt32_t
)0x00000040Uè

	)

2997 
	#SYSCFG_EXTICR3_EXTI9_PH
 ((
ušt32_t
)0x00000050Uè

	)

3002 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3003 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3004 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3005 
	#SYSCFG_EXTICR3_EXTI10_PD
 ((
ušt32_t
)0x00000300Uè

	)

3006 
	#SYSCFG_EXTICR3_EXTI10_PE
 ((
ušt32_t
)0x00000400Uè

	)

3007 
	#SYSCFG_EXTICR3_EXTI10_PH
 ((
ušt32_t
)0x00000500Uè

	)

3012 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3013 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3014 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3015 
	#SYSCFG_EXTICR3_EXTI11_PD
 ((
ušt32_t
)0x00003000Uè

	)

3016 
	#SYSCFG_EXTICR3_EXTI11_PE
 ((
ušt32_t
)0x00004000Uè

	)

3019 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3020 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3021 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3022 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3027 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3028 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3029 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3030 
	#SYSCFG_EXTICR4_EXTI12_PD
 ((
ušt32_t
)0x00000003Uè

	)

3031 
	#SYSCFG_EXTICR4_EXTI12_PE
 ((
ušt32_t
)0x00000004Uè

	)

3036 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3037 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3038 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3039 
	#SYSCFG_EXTICR4_EXTI13_PD
 ((
ušt32_t
)0x00000030Uè

	)

3040 
	#SYSCFG_EXTICR4_EXTI13_PE
 ((
ušt32_t
)0x00000040Uè

	)

3045 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3046 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3047 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3048 
	#SYSCFG_EXTICR4_EXTI14_PD
 ((
ušt32_t
)0x00000300Uè

	)

3049 
	#SYSCFG_EXTICR4_EXTI14_PE
 ((
ušt32_t
)0x00000400Uè

	)

3054 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3055 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3056 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3057 
	#SYSCFG_EXTICR4_EXTI15_PD
 ((
ušt32_t
)0x00003000Uè

	)

3058 
	#SYSCFG_EXTICR4_EXTI15_PE
 ((
ušt32_t
)0x00004000Uè

	)

3062 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3063 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3064 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3065 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3066 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3067 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3068 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3069 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3070 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3071 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3072 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3073 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3077 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3078 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3079 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3080 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3090 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3091 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3092 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3093 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3095 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3099 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3100 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3101 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3102 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3103 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3105 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3106 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3107 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3109 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3111 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3112 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3113 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3116 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3118 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3119 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3120 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3121 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3123 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3126 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3127 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3128 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3129 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3131 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3133 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3134 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3135 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3136 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3138 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3140 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3141 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3142 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3143 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3144 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3146 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3147 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3148 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3150 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3151 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3154 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3155 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3156 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3157 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3158 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3159 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3160 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3161 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3162 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3163 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3164 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3165 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3168 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3169 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3170 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3171 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3172 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3173 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3174 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3175 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3176 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3177 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3180 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3181 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3182 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3183 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3184 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3185 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3188 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3189 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3190 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3192 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3193 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3195 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3196 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3197 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3198 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3200 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3202 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3203 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3204 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3206 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3207 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3209 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3210 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3211 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3212 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3214 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3218 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3219 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3220 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3222 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3223 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3224 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3225 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3226 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3228 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3229 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3230 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3232 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3233 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3234 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3235 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3236 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3239 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3240 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3241 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3243 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3244 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3246 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3247 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3248 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3249 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3251 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3253 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3254 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3255 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3257 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3258 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3260 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3261 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3262 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3263 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3265 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3269 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3270 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3271 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3273 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3274 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3275 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3276 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3277 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3279 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3280 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3281 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3283 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3284 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3285 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3286 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3287 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3290 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3291 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3292 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3293 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3294 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3295 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3296 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3297 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3298 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3299 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3300 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3301 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3304 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3307 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3310 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3313 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3316 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3319 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3322 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3325 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3326 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3327 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3328 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3329 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3330 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3332 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3333 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3334 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3335 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3336 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3337 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3340 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3343 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3344 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3345 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3346 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3347 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3348 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3349 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3351 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3352 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3353 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3354 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3355 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3356 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3357 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3358 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3360 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3361 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3362 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3363 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3364 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3365 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3367 
	#TIM3_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3368 
	#TIM3_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3369 
	#TIM3_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3370 
	#TIM3_OR_TI1_RMP
 ((
ušt32_t
)0x00000004Uè

	)

3371 
	#TIM3_OR_TI2_RMP
 ((
ušt32_t
)0x00000008Uè

	)

3372 
	#TIM3_OR_TI4_RMP
 ((
ušt32_t
)0x00000010Uè

	)

3387 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3388 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3389 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3390 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3391 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3392 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3393 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3394 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3395 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3396 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3397 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3398 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3399 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3400 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3401 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3402 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3403 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3404 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3405 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3406 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3407 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3408 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3409 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3410 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3411 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3412 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3413 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3414 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3415 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3416 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3417 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3418 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3420 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3421 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3422 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3423 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3424 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3425 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3426 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3427 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3428 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3429 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3430 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3431 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3432 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3433 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3434 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3435 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3436 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3437 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3438 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3439 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3440 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3441 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3444 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3445 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3446 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3447 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3448 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3449 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3450 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3451 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3452 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3453 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3454 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3455 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3456 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3457 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3458 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3459 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3460 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3461 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3462 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3463 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3464 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3465 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3466 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3467 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3468 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3471 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3472 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3475 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3476 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3480 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3481 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3484 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3485 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3486 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3487 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3488 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3491 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3492 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3493 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3494 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3495 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3496 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3497 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3498 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3499 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3500 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3501 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3502 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3503 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3504 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3505 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3506 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3507 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3508 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3509 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3510 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3511 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3512 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3515 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3516 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3517 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3518 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3519 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3520 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3521 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3522 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3523 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3524 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3525 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3526 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3529 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3532 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3541 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3542 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3543 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3544 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3545 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3546 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3547 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3548 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3551 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3552 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3553 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3554 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3555 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3556 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3557 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3559 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3562 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3563 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3564 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3565 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3566 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3567 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3568 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3569 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3572 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3573 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3574 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3575 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3576 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3577 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3578 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3580 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3581 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3582 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3585 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3586 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3588 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3591 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3606 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3609 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3610 ((
INSTANCE
è=ð
COMP2
))

	)

3612 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3615 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3618 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3619 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3620 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3621 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3622 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3623 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3624 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3625 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3628 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3629 ((
INSTANCE
è=ð
GPIOB
) || \

3630 ((
INSTANCE
è=ð
GPIOC
) || \

3631 ((
INSTANCE
è=ð
GPIOD
) || \

3632 ((
INSTANCE
è=ð
GPIOE
) || \

3633 ((
INSTANCE
è=ð
GPIOH
))

	)

3635 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3636 ((
INSTANCE
è=ð
GPIOB
) || \

3637 ((
INSTANCE
è=ð
GPIOC
) || \

3638 ((
INSTANCE
è=ð
GPIOD
) || \

3639 ((
INSTANCE
è=ð
GPIOE
))

	)

3642 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

3643 ((
INSTANCE
è=ð
I2C2
) || \

3644 ((
INSTANCE
è=ð
I2C3
))

	)

3647 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

3651 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3654 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

3655 ((
INSTANCE
è=ð
I2C3
))

	)

3658 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

3659 ((
INSTANCE
è=ð
SPI2
))

	)

3662 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3665 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3666 ((
INSTANCE
è=ð
TIM3
) || \

3667 ((
INSTANCE
è=ð
TIM6
) || \

3668 ((
INSTANCE
è=ð
TIM7
) || \

3669 ((
INSTANCE
è=ð
TIM21
) || \

3670 ((
INSTANCE
è=ð
TIM22
))

	)

3673 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3674 ((
INSTANCE
è=ð
TIM3
) || \

3675 ((
INSTANCE
è=ð
TIM21
) || \

3676 ((
INSTANCE
è=ð
TIM22
))

	)

3679 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3680 ((
INSTANCE
è=ð
TIM3
) || \

3681 ((
INSTANCE
è=ð
TIM21
) || \

3682 ((
INSTANCE
è=ð
TIM22
))

	)

3685 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3686 ((
INSTANCE
è=ð
TIM3
) || \

3687 ((
INSTANCE
è=ð
TIM21
))

	)

3690 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3691 ((
INSTANCE
è=ð
TIM3
) || \

3692 ((
INSTANCE
è=ð
TIM21
) || \

3693 ((
INSTANCE
è=ð
TIM22
))

	)

3696 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3697 ((
INSTANCE
è=ð
TIM3
) || \

3698 ((
INSTANCE
è=ð
TIM21
))

	)

3701 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3702 ((
INSTANCE
è=ð
TIM3
) || \

3703 ((
INSTANCE
è=ð
TIM21
) || \

3704 ((
INSTANCE
è=ð
TIM22
))

	)

3707 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3708 ((
INSTANCE
è=ð
TIM3
) || \

3709 ((
INSTANCE
è=ð
TIM21
) || \

3710 ((
INSTANCE
è=ð
TIM22
))

	)

3713 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3714 ((
INSTANCE
è=ð
TIM3
) || \

3715 ((
INSTANCE
è=ð
TIM21
) || \

3716 ((
INSTANCE
è=ð
TIM22
))

	)

3719 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3720 ((
INSTANCE
è=ð
TIM3
))

	)

3723 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3724 ((
INSTANCE
è=ð
TIM3
))

	)

3729 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3730 ((
INSTANCE
è=ð
TIM3
))

	)

3733 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3734 ((
INSTANCE
è=ð
TIM3
) || \

3735 ((
INSTANCE
è=ð
TIM6
) || \

3736 ((
INSTANCE
è=ð
TIM7
))

	)

3739 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3740 ((
INSTANCE
è=ð
TIM3
))

	)

3743 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3744 (
INSTANCE
è=ð
TIM3
))

	)

3747 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3748 ((
INSTANCE
è=ð
TIM3
))

	)

3751 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3752 ((
INSTANCE
è=ð
TIM3
) || \

3753 ((
INSTANCE
è=ð
TIM6
) || \

3754 ((
INSTANCE
è=ð
TIM7
) || \

3755 ((
INSTANCE
è=ð
TIM21
) || \

3756 ((
INSTANCE
è=ð
TIM22
))

	)

3759 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3760 ((
INSTANCE
è=ð
TIM3
) || \

3761 ((
INSTANCE
è=ð
TIM21
) || \

3762 ((
INSTANCE
è=ð
TIM22
))

	)

3767 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3768 ((
INSTANCE
è=ð
TIM3
) || \

3769 ((
INSTANCE
è=ð
TIM21
) || \

3770 ((
INSTANCE
è=ð
TIM22
))

	)

3773 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3774 ((
INSTANCE
è=ð
TIM3
) || \

3775 ((
INSTANCE
è=ð
TIM21
) || \

3776 ((
INSTANCE
è=ð
TIM22
))

	)

3779 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3780 ((
INSTANCE
è=ð
TIM3
) || \

3781 ((
INSTANCE
è=ð
TIM21
) || \

3782 ((
INSTANCE
è=ð
TIM22
))

	)

3785 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3786 ((
INSTANCE
è=ð
TIM3
))

	)

3789 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3790 (((((
INSTANCE
è=ð
TIM2
) || \

3791 ((
INSTANCE
è=ð
TIM3
)) \

3793 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3794 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3795 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3796 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3798 (((
INSTANCE
è=ð
TIM21
) && \

3799 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3800 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

3802 (((
INSTANCE
è=ð
TIM22
) && \

3803 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3804 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3807 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3808 ((
INSTANCE
è=ð
USART2
) || \

3809 ((
INSTANCE
è=ð
USART4
) || \

3810 ((
INSTANCE
è=ð
USART5
) || \

3811 ((
INSTANCE
è=ð
LPUART1
))

	)

3814 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3815 ((
INSTANCE
è=ð
USART2
) || \

3816 ((
INSTANCE
è=ð
USART4
) || \

3817 ((
INSTANCE
è=ð
USART5
))

	)

3821 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3822 ((
INSTANCE
è=ð
USART2
))

	)

3825 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3826 ((
INSTANCE
è=ð
USART2
) || \

3827 ((
INSTANCE
è=ð
USART4
) || \

3828 ((
INSTANCE
è=ð
USART5
) || \

3829 ((
INSTANCE
è=ð
LPUART1
))

	)

3832 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3833 ((
INSTANCE
è=ð
USART2
))

	)

3836 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3837 ((
INSTANCE
è=ð
USART2
) || \

3838 ((
INSTANCE
è=ð
LPUART1
))

	)

3840 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3841 ((
INSTANCE
è=ð
USART2
) || \

3842 ((
INSTANCE
è=ð
USART4
) || \

3843 ((
INSTANCE
è=ð
USART5
) || \

3844 ((
INSTANCE
è=ð
LPUART1
))

	)

3847 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3848 ((
INSTANCE
è=ð
USART2
))

	)

3851 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3852 ((
INSTANCE
è=ð
USART2
))

	)

3855 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3858 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3874 
	#RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3875 
	#AES_LPUART1_IRQn
 
LPUART1_IRQn


	)

3876 
	#AES_RNG_LPUART1_IRQn
 
LPUART1_IRQn


	)

3877 
	#TIM6_DAC_IRQn
 
TIM6_IRQn


	)

3878 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3881 
	#RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3882 
	#AES_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3883 
	#AES_RNG_LPUART1_IRQHªdËr
 
LPUART1_IRQHªdËr


	)

3884 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3885 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3895 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l072xx.h

54 #iâdeà
__STM32L072xx_H


55 
	#__STM32L072xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
USART4_5_IRQn
 = 14,

113 
TIM2_IRQn
 = 15,

114 
TIM3_IRQn
 = 16,

115 
TIM6_DAC_IRQn
 = 17,

116 
TIM7_IRQn
 = 18,

117 
TIM21_IRQn
 = 20,

118 
I2C3_IRQn
 = 21,

119 
TIM22_IRQn
 = 22,

120 
I2C1_IRQn
 = 23,

121 
I2C2_IRQn
 = 24,

122 
SPI1_IRQn
 = 25,

123 
SPI2_IRQn
 = 26,

124 
USART1_IRQn
 = 27,

125 
USART2_IRQn
 = 28,

126 
RNG_LPUART1_IRQn
 = 29,

127 
USB_IRQn
 = 31,

128 } 
	tIRQn_Ty³
;

134 
	~"cÜe_cm0¶us.h
"

135 
	~"sy¡em_¡m32l0xx.h
"

136 
	~<¡dšt.h
>

148 
__IO
 
ušt32_t
 
ISR
;

149 
__IO
 
ušt32_t
 
IER
;

150 
__IO
 
ušt32_t
 
CR
;

151 
__IO
 
ušt32_t
 
CFGR1
;

152 
__IO
 
ušt32_t
 
CFGR2
;

153 
__IO
 
ušt32_t
 
SMPR
;

154 
ušt32_t
 
RESERVED1
;

155 
ušt32_t
 
RESERVED2
;

156 
__IO
 
ušt32_t
 
TR
;

157 
ušt32_t
 
RESERVED3
;

158 
__IO
 
ušt32_t
 
CHSELR
;

159 
ušt32_t
 
RESERVED4
[5];

160 
__IO
 
ušt32_t
 
DR
;

161 
ušt32_t
 
RESERVED5
[28];

162 
__IO
 
ušt32_t
 
CALFACT
;

163 } 
	tADC_Ty³Def
;

167 
__IO
 
ušt32_t
 
CCR
;

168 } 
	tADC_CommÚ_Ty³Def
;

177 
__IO
 
ušt32_t
 
CSR
;

178 } 
	tCOMP_Ty³Def
;

182 
__IO
 
ušt32_t
 
CSR
;

183 } 
	tCOMP_CommÚ_Ty³Def
;

192 
__IO
 
ušt32_t
 
DR
;

193 
__IO
 
ušt8_t
 
IDR
;

194 
ušt8_t
 
RESERVED0
;

195 
ušt16_t
 
RESERVED1
;

196 
__IO
 
ušt32_t
 
CR
;

197 
ušt32_t
 
RESERVED2
;

198 
__IO
 
ušt32_t
 
INIT
;

199 
__IO
 
ušt32_t
 
POL
;

200 } 
	tCRC_Ty³Def
;

208 
__IO
 
ušt32_t
 
CR
;

209 
__IO
 
ušt32_t
 
CFGR
;

210 
__IO
 
ušt32_t
 
ISR
;

211 
__IO
 
ušt32_t
 
ICR
;

212 } 
	tCRS_Ty³Def
;

220 
__IO
 
ušt32_t
 
CR
;

221 
__IO
 
ušt32_t
 
SWTRIGR
;

222 
__IO
 
ušt32_t
 
DHR12R1
;

223 
__IO
 
ušt32_t
 
DHR12L1
;

224 
__IO
 
ušt32_t
 
DHR8R1
;

225 
__IO
 
ušt32_t
 
DHR12R2
;

226 
__IO
 
ušt32_t
 
DHR12L2
;

227 
__IO
 
ušt32_t
 
DHR8R2
;

228 
__IO
 
ušt32_t
 
DHR12RD
;

229 
__IO
 
ušt32_t
 
DHR12LD
;

230 
__IO
 
ušt32_t
 
DHR8RD
;

231 
__IO
 
ušt32_t
 
DOR1
;

232 
__IO
 
ušt32_t
 
DOR2
;

233 
__IO
 
ušt32_t
 
SR
;

234 } 
	tDAC_Ty³Def
;

242 
__IO
 
ušt32_t
 
IDCODE
;

243 
__IO
 
ušt32_t
 
CR
;

244 
__IO
 
ušt32_t
 
APB1FZ
;

245 
__IO
 
ušt32_t
 
APB2FZ
;

246 }
	tDBGMCU_Ty³Def
;

254 
__IO
 
ušt32_t
 
CCR
;

255 
__IO
 
ušt32_t
 
CNDTR
;

256 
__IO
 
ušt32_t
 
CPAR
;

257 
__IO
 
ušt32_t
 
CMAR
;

258 } 
	tDMA_ChªÃl_Ty³Def
;

262 
__IO
 
ušt32_t
 
ISR
;

263 
__IO
 
ušt32_t
 
IFCR
;

264 } 
	tDMA_Ty³Def
;

268 
__IO
 
ušt32_t
 
CSELR
;

269 } 
	tDMA_Reque¡_Ty³Def
;

277 
__IO
 
ušt32_t
 
IMR
;

278 
__IO
 
ušt32_t
 
EMR
;

279 
__IO
 
ušt32_t
 
RTSR
;

280 
__IO
 
ušt32_t
 
FTSR
;

281 
__IO
 
ušt32_t
 
SWIER
;

282 
__IO
 
ušt32_t
 
PR
;

283 }
	tEXTI_Ty³Def
;

290 
__IO
 
ušt32_t
 
ACR
;

291 
__IO
 
ušt32_t
 
PECR
;

292 
__IO
 
ušt32_t
 
PDKEYR
;

293 
__IO
 
ušt32_t
 
PEKEYR
;

294 
__IO
 
ušt32_t
 
PRGKEYR
;

295 
__IO
 
ušt32_t
 
OPTKEYR
;

296 
__IO
 
ušt32_t
 
SR
;

297 
__IO
 
ušt32_t
 
OPTR
;

298 
__IO
 
ušt32_t
 
WRPR
;

299 
__IO
 
ušt32_t
 
RESERVED1
[23];

300 
__IO
 
ušt32_t
 
WRPR2
;

301 } 
	tFLASH_Ty³Def
;

309 
__IO
 
ušt32_t
 
RDP
;

310 
__IO
 
ušt32_t
 
USER
;

311 
__IO
 
ušt32_t
 
WRP01
;

312 
__IO
 
ušt32_t
 
WRP23
;

313 
__IO
 
ušt32_t
 
WRP45
;

314 } 
	tOB_Ty³Def
;

323 
__IO
 
ušt32_t
 
MODER
;

324 
__IO
 
ušt32_t
 
OTYPER
;

325 
__IO
 
ušt32_t
 
OSPEEDR
;

326 
__IO
 
ušt32_t
 
PUPDR
;

327 
__IO
 
ušt32_t
 
IDR
;

328 
__IO
 
ušt32_t
 
ODR
;

329 
__IO
 
ušt32_t
 
BSRR
;

330 
__IO
 
ušt32_t
 
LCKR
;

331 
__IO
 
ušt32_t
 
AFR
[2];

332 
__IO
 
ušt32_t
 
BRR
;

333 }
	tGPIO_Ty³Def
;

340 
__IO
 
ušt32_t
 
ISR
;

341 
__IO
 
ušt32_t
 
ICR
;

342 
__IO
 
ušt32_t
 
IER
;

343 
__IO
 
ušt32_t
 
CFGR
;

344 
__IO
 
ušt32_t
 
CR
;

345 
__IO
 
ušt32_t
 
CMP
;

346 
__IO
 
ušt32_t
 
ARR
;

347 
__IO
 
ušt32_t
 
CNT
;

348 } 
	tLPTIM_Ty³Def
;

356 
__IO
 
ušt32_t
 
CFGR1
;

357 
__IO
 
ušt32_t
 
CFGR2
;

358 
__IO
 
ušt32_t
 
EXTICR
[4];

359 
ušt32_t
 
RESERVED
[2];

360 
__IO
 
ušt32_t
 
CFGR3
;

361 } 
	tSYSCFG_Ty³Def
;

371 
__IO
 
ušt32_t
 
CR1
;

372 
__IO
 
ušt32_t
 
CR2
;

373 
__IO
 
ušt32_t
 
OAR1
;

374 
__IO
 
ušt32_t
 
OAR2
;

375 
__IO
 
ušt32_t
 
TIMINGR
;

376 
__IO
 
ušt32_t
 
TIMEOUTR
;

377 
__IO
 
ušt32_t
 
ISR
;

378 
__IO
 
ušt32_t
 
ICR
;

379 
__IO
 
ušt32_t
 
PECR
;

380 
__IO
 
ušt32_t
 
RXDR
;

381 
__IO
 
ušt32_t
 
TXDR
;

382 }
	tI2C_Ty³Def
;

390 
__IO
 
ušt32_t
 
KR
;

391 
__IO
 
ušt32_t
 
PR
;

392 
__IO
 
ušt32_t
 
RLR
;

393 
__IO
 
ušt32_t
 
SR
;

394 
__IO
 
ušt32_t
 
WINR
;

395 } 
	tIWDG_Ty³Def
;

402 
__IO
 
ušt32_t
 
CSSA
;

403 
__IO
 
ušt32_t
 
CSL
;

404 
__IO
 
ušt32_t
 
NVDSSA
;

405 
__IO
 
ušt32_t
 
NVDSL
;

406 
__IO
 
ušt32_t
 
VDSSA
 ;

407 
__IO
 
ušt32_t
 
VDSL
 ;

408 
__IO
 
ušt32_t
 
LSSA
 ;

409 
__IO
 
ušt32_t
 
LSL
 ;

410 
__IO
 
ušt32_t
 
CR
 ;

412 } 
	tFIREWALL_Ty³Def
;

419 
__IO
 
ušt32_t
 
CR
;

420 
__IO
 
ušt32_t
 
CSR
;

421 } 
	tPWR_Ty³Def
;

428 
__IO
 
ušt32_t
 
CR
;

429 
__IO
 
ušt32_t
 
ICSCR
;

430 
__IO
 
ušt32_t
 
CRRCR
;

431 
__IO
 
ušt32_t
 
CFGR
;

432 
__IO
 
ušt32_t
 
CIER
;

433 
__IO
 
ušt32_t
 
CIFR
;

434 
__IO
 
ušt32_t
 
CICR
;

435 
__IO
 
ušt32_t
 
IOPRSTR
;

436 
__IO
 
ušt32_t
 
AHBRSTR
;

437 
__IO
 
ušt32_t
 
APB2RSTR
;

438 
__IO
 
ušt32_t
 
APB1RSTR
;

439 
__IO
 
ušt32_t
 
IOPENR
;

440 
__IO
 
ušt32_t
 
AHBENR
;

441 
__IO
 
ušt32_t
 
APB2ENR
;

442 
__IO
 
ušt32_t
 
APB1ENR
;

443 
__IO
 
ušt32_t
 
IOPSMENR
;

444 
__IO
 
ušt32_t
 
AHBSMENR
;

445 
__IO
 
ušt32_t
 
APB2SMENR
;

446 
__IO
 
ušt32_t
 
APB1SMENR
;

447 
__IO
 
ušt32_t
 
CCIPR
;

448 
__IO
 
ušt32_t
 
CSR
;

449 } 
	tRCC_Ty³Def
;

456 
__IO
 
ušt32_t
 
CR
;

457 
__IO
 
ušt32_t
 
SR
;

458 
__IO
 
ušt32_t
 
DR
;

459 } 
	tRNG_Ty³Def
;

466 
__IO
 
ušt32_t
 
TR
;

467 
__IO
 
ušt32_t
 
DR
;

468 
__IO
 
ušt32_t
 
CR
;

469 
__IO
 
ušt32_t
 
ISR
;

470 
__IO
 
ušt32_t
 
PRER
;

471 
__IO
 
ušt32_t
 
WUTR
;

472 
ušt32_t
 
RESERVED
;

473 
__IO
 
ušt32_t
 
ALRMAR
;

474 
__IO
 
ušt32_t
 
ALRMBR
;

475 
__IO
 
ušt32_t
 
WPR
;

476 
__IO
 
ušt32_t
 
SSR
;

477 
__IO
 
ušt32_t
 
SHIFTR
;

478 
__IO
 
ušt32_t
 
TSTR
;

479 
__IO
 
ušt32_t
 
TSDR
;

480 
__IO
 
ušt32_t
 
TSSSR
;

481 
__IO
 
ušt32_t
 
CALR
;

482 
__IO
 
ušt32_t
 
TAMPCR
;

483 
__IO
 
ušt32_t
 
ALRMASSR
;

484 
__IO
 
ušt32_t
 
ALRMBSSR
;

485 
__IO
 
ušt32_t
 
OR
;

486 
__IO
 
ušt32_t
 
BKP0R
;

487 
__IO
 
ušt32_t
 
BKP1R
;

488 
__IO
 
ušt32_t
 
BKP2R
;

489 
__IO
 
ušt32_t
 
BKP3R
;

490 
__IO
 
ušt32_t
 
BKP4R
;

491 } 
	tRTC_Ty³Def
;

499 
__IO
 
ušt32_t
 
CR1
;

500 
__IO
 
ušt32_t
 
CR2
;

501 
__IO
 
ušt32_t
 
SR
;

502 
__IO
 
ušt32_t
 
DR
;

503 
__IO
 
ušt32_t
 
CRCPR
;

504 
__IO
 
ušt32_t
 
RXCRCR
;

505 
__IO
 
ušt32_t
 
TXCRCR
;

506 
__IO
 
ušt32_t
 
I2SCFGR
;

507 
__IO
 
ušt32_t
 
I2SPR
;

508 } 
	tSPI_Ty³Def
;

515 
__IO
 
ušt32_t
 
CR1
;

516 
__IO
 
ušt32_t
 
CR2
;

517 
__IO
 
ušt32_t
 
SMCR
;

518 
__IO
 
ušt32_t
 
DIER
;

519 
__IO
 
ušt32_t
 
SR
;

520 
__IO
 
ušt32_t
 
EGR
;

521 
__IO
 
ušt32_t
 
CCMR1
;

522 
__IO
 
ušt32_t
 
CCMR2
;

523 
__IO
 
ušt32_t
 
CCER
;

524 
__IO
 
ušt32_t
 
CNT
;

525 
__IO
 
ušt32_t
 
PSC
;

526 
__IO
 
ušt32_t
 
ARR
;

527 
ušt32_t
 
RESERVED12
;

528 
__IO
 
ušt32_t
 
CCR1
;

529 
__IO
 
ušt32_t
 
CCR2
;

530 
__IO
 
ušt32_t
 
CCR3
;

531 
__IO
 
ušt32_t
 
CCR4
;

532 
ušt32_t
 
RESERVED17
;

533 
__IO
 
ušt32_t
 
DCR
;

534 
__IO
 
ušt32_t
 
DMAR
;

535 
__IO
 
ušt32_t
 
OR
;

536 } 
	tTIM_Ty³Def
;

543 
__IO
 
ušt32_t
 
CR
;

544 
__IO
 
ušt32_t
 
IER
;

545 
__IO
 
ušt32_t
 
ICR
;

546 
__IO
 
ušt32_t
 
ISR
;

547 
__IO
 
ušt32_t
 
IOHCR
;

548 
ušt32_t
 
RESERVED1
;

549 
__IO
 
ušt32_t
 
IOASCR
;

550 
ušt32_t
 
RESERVED2
;

551 
__IO
 
ušt32_t
 
IOSCR
;

552 
ušt32_t
 
RESERVED3
;

553 
__IO
 
ušt32_t
 
IOCCR
;

554 
ušt32_t
 
RESERVED4
;

555 
__IO
 
ušt32_t
 
IOGCSR
;

556 
__IO
 
ušt32_t
 
IOGXCR
[8];

557 } 
	tTSC_Ty³Def
;

564 
__IO
 
ušt32_t
 
CR1
;

565 
__IO
 
ušt32_t
 
CR2
;

566 
__IO
 
ušt32_t
 
CR3
;

567 
__IO
 
ušt32_t
 
BRR
;

568 
__IO
 
ušt32_t
 
GTPR
;

569 
__IO
 
ušt32_t
 
RTOR
;

570 
__IO
 
ušt32_t
 
RQR
;

571 
__IO
 
ušt32_t
 
ISR
;

572 
__IO
 
ušt32_t
 
ICR
;

573 
__IO
 
ušt32_t
 
RDR
;

574 
__IO
 
ušt32_t
 
TDR
;

575 } 
	tUSART_Ty³Def
;

582 
__IO
 
ušt32_t
 
CR
;

583 
__IO
 
ušt32_t
 
CFR
;

584 
__IO
 
ušt32_t
 
SR
;

585 } 
	tWWDG_Ty³Def
;

592 
__IO
 
ušt16_t
 
EP0R
;

593 
__IO
 
ušt16_t
 
RESERVED0
;

594 
__IO
 
ušt16_t
 
EP1R
;

595 
__IO
 
ušt16_t
 
RESERVED1
;

596 
__IO
 
ušt16_t
 
EP2R
;

597 
__IO
 
ušt16_t
 
RESERVED2
;

598 
__IO
 
ušt16_t
 
EP3R
;

599 
__IO
 
ušt16_t
 
RESERVED3
;

600 
__IO
 
ušt16_t
 
EP4R
;

601 
__IO
 
ušt16_t
 
RESERVED4
;

602 
__IO
 
ušt16_t
 
EP5R
;

603 
__IO
 
ušt16_t
 
RESERVED5
;

604 
__IO
 
ušt16_t
 
EP6R
;

605 
__IO
 
ušt16_t
 
RESERVED6
;

606 
__IO
 
ušt16_t
 
EP7R
;

607 
__IO
 
ušt16_t
 
RESERVED7
[17];

608 
__IO
 
ušt16_t
 
CNTR
;

609 
__IO
 
ušt16_t
 
RESERVED8
;

610 
__IO
 
ušt16_t
 
ISTR
;

611 
__IO
 
ušt16_t
 
RESERVED9
;

612 
__IO
 
ušt16_t
 
FNR
;

613 
__IO
 
ušt16_t
 
RESERVEDA
;

614 
__IO
 
ušt16_t
 
DADDR
;

615 
__IO
 
ušt16_t
 
RESERVEDB
;

616 
__IO
 
ušt16_t
 
BTABLE
;

617 
__IO
 
ušt16_t
 
RESERVEDC
;

618 
__IO
 
ušt16_t
 
LPMCSR
;

619 
__IO
 
ušt16_t
 
RESERVEDD
;

620 
__IO
 
ušt16_t
 
BCDR
;

621 
__IO
 
ušt16_t
 
RESERVEDE
;

622 } 
	tUSB_Ty³Def
;

631 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

632 
	#FLASH_BANK2_BASE
 ((
ušt32_t
)0x08018000Uè

	)

633 
	#FLASH_BANK1_END
 ((
ušt32_t
)0x08017FFFUè

	)

634 
	#FLASH_BANK2_END
 ((
ušt32_t
)0x0802FFFFUè

	)

635 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

636 
	#DATA_EEPROM_BANK2_BASE
 ((
ušt32_t
)0x08080C00Uè

	)

637 
	#DATA_EEPROM_BANK1_END
 ((
ušt32_t
)0x08080BFFUè

	)

638 
	#DATA_EEPROM_BANK2_END
 ((
ušt32_t
)0x080817FFUè

	)

639 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

640 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

643 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

644 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

645 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

647 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

648 
	#TIM3_BASE
 (
APBPERIPH_BASE
 + 0x00000400)

	)

649 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

650 
	#TIM7_BASE
 (
APBPERIPH_BASE
 + 0x00001400)

	)

651 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

652 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

653 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

654 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

655 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

656 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

657 
	#USART4_BASE
 (
APBPERIPH_BASE
 + 0x00004C00)

	)

658 
	#USART5_BASE
 (
APBPERIPH_BASE
 + 0x00005000)

	)

659 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

660 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

661 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

662 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

663 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

664 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

665 
	#I2C3_BASE
 (
APBPERIPH_BASE
 + 0x00007800)

	)

667 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

668 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

669 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

670 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

671 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

672 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

673 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

674 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

675 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

676 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

677 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

678 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

679 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

681 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

682 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

683 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

684 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

685 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

686 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

687 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

688 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

689 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

692 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

693 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

694 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

695 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

696 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

697 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

699 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

700 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

701 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

702 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

703 
	#GPIOE_BASE
 (
IOPPERIPH_BASE
 + 0x00001000)

	)

704 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

714 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

715 
	#TIM3
 ((
TIM_Ty³Def
 *è
TIM3_BASE
)

	)

716 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

717 
	#TIM7
 ((
TIM_Ty³Def
 *è
TIM7_BASE
)

	)

718 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

719 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

720 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

721 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

722 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

723 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

724 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

725 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

726 
	#I2C3
 ((
I2C_Ty³Def
 *è
I2C3_BASE
)

	)

727 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

728 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

729 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

730 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

731 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

732 
	#USART4
 ((
USART_Ty³Def
 *è
USART4_BASE
)

	)

733 
	#USART5
 ((
USART_Ty³Def
 *è
USART5_BASE
)

	)

735 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

736 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

737 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

738 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

739 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

740 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

741 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

742 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

743 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

745 
	#ADC
 
ADC1_COMMON


	)

746 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

747 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

748 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

750 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

751 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

752 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

753 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

754 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

755 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

756 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

757 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

758 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

761 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

762 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

763 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

764 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

765 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

766 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

768 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

769 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

770 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

771 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

772 
	#GPIOE
 ((
GPIO_Ty³Def
 *è
GPIOE_BASE
)

	)

773 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

775 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

798 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

799 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

800 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

801 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

802 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

803 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

804 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

807 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

810 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

811 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

812 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

813 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

814 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

815 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

816 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

819 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

822 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

823 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

824 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

825 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

826 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

827 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

830 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

831 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

832 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

833 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

834 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

835 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

836 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

837 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

838 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

839 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

840 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

841 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

842 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

843 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

844 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

845 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

846 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

847 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

848 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

849 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

850 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

851 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

852 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

853 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

854 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

855 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

856 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

859 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

862 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

863 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

864 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

865 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

866 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

867 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

868 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

869 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

870 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

871 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

872 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

873 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

874 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

875 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

879 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

880 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

881 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

882 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

885 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

886 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

887 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

888 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

891 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

892 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

895 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

896 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

897 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

898 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

899 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

900 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

901 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

902 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

903 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

904 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

905 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

906 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

907 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

908 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

909 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

910 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

911 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

912 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

913 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

916 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

919 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

922 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

923 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

924 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

925 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

926 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

927 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

928 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

929 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

938 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

939 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

940 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

941 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

942 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

943 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

944 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

945 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

946 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

948 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

949 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

950 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

951 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

952 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

953 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

954 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

955 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

956 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

957 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

958 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

959 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

960 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

961 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

962 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

965 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

966 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

967 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

968 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

971 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

979 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

982 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

985 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

986 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

987 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

988 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

989 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

990 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

991 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

992 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

995 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

998 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1007 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

1008 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

1009 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

1010 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1011 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1012 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1013 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1014 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1017 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1018 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1020 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1021 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1022 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1023 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1025 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1026 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1027 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1029 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1032 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1033 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1034 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1035 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1036 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1037 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1038 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1039 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1040 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1043 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1044 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1045 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1046 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1057 
	#DAC_CHANNEL2_SUPPORT


	)

1060 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1061 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1062 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1064 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1065 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1066 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1067 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1069 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1070 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1071 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1073 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1074 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1075 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1076 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1077 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1079 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1080 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1082 
	#DAC_CR_EN2
 ((
ušt32_t
)0x00010000Uè

	)

1083 
	#DAC_CR_BOFF2
 ((
ušt32_t
)0x00020000Uè

	)

1084 
	#DAC_CR_TEN2
 ((
ušt32_t
)0x00040000Uè

	)

1086 
	#DAC_CR_TSEL2
 ((
ušt32_t
)0x00380000Uè

	)

1087 
	#DAC_CR_TSEL2_0
 ((
ušt32_t
)0x00080000Uè

	)

1088 
	#DAC_CR_TSEL2_1
 ((
ušt32_t
)0x00100000Uè

	)

1089 
	#DAC_CR_TSEL2_2
 ((
ušt32_t
)0x00200000Uè

	)

1091 
	#DAC_CR_WAVE2
 ((
ušt32_t
)0x00C00000Uè

	)

1092 
	#DAC_CR_WAVE2_0
 ((
ušt32_t
)0x00400000Uè

	)

1093 
	#DAC_CR_WAVE2_1
 ((
ušt32_t
)0x00800000Uè

	)

1095 
	#DAC_CR_MAMP2
 ((
ušt32_t
)0x0F000000Uè

	)

1096 
	#DAC_CR_MAMP2_0
 ((
ušt32_t
)0x01000000Uè

	)

1097 
	#DAC_CR_MAMP2_1
 ((
ušt32_t
)0x02000000Uè

	)

1098 
	#DAC_CR_MAMP2_2
 ((
ušt32_t
)0x04000000Uè

	)

1099 
	#DAC_CR_MAMP2_3
 ((
ušt32_t
)0x08000000Uè

	)

1101 
	#DAC_CR_DMAEN2
 ((
ušt32_t
)0x10000000Uè

	)

1102 
	#DAC_CR_DMAUDRIE2
 ((
ušt32_t
)0x20000000Uè

	)

1105 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1106 
	#DAC_SWTRIGR_SWTRIG2
 ((
ušt32_t
)0x00000002Uè

	)

1109 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1112 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1115 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1118 
	#DAC_DHR12R2_DACC2DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1121 
	#DAC_DHR12L2_DACC2DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1124 
	#DAC_DHR8R2_DACC2DHR
 ((
ušt32_t
)0x000000FFUè

	)

1127 
	#DAC_DHR12RD_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1128 
	#DAC_DHR12RD_DACC2DHR
 ((
ušt32_t
)0x0FFF0000Uè

	)

1131 
	#DAC_DHR12LD_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1132 
	#DAC_DHR12LD_DACC2DHR
 ((
ušt32_t
)0xFFF00000Uè

	)

1135 
	#DAC_DHR8RD_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1136 
	#DAC_DHR8RD_DACC2DHR
 ((
ušt32_t
)0x0000FF00Uè

	)

1139 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1142 
	#DAC_DOR2_DACC2DOR
 ((
ušt32_t
)0x00000FFFUè

	)

1145 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1146 
	#DAC_SR_DMAUDR2
 ((
ušt32_t
)0x20000000Uè

	)

1155 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1157 
	#DBGMCU_IDCODE_DIV_ID
 ((
ušt32_t
)0x0000F000Uè

	)

1158 
	#DBGMCU_IDCODE_MCD_DIV_ID
 ((
ušt32_t
)0x00006000Uè

	)

1159 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1160 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1161 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1162 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1163 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1164 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1165 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1166 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1167 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1168 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1169 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1170 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1171 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1172 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1173 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1174 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1175 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1178 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1179 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1180 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1181 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1184 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1185 
	#DBGMCU_APB1_FZ_DBG_TIM3_STOP
 ((
ušt32_t
)0x00000002U)

	)

1186 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1187 
	#DBGMCU_APB1_FZ_DBG_TIM7_STOP
 ((
ušt32_t
)0x00000020U)

	)

1188 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1189 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1190 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1191 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1192 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1193 
	#DBGMCU_APB1_FZ_DBG_I2C3_STOP
 ((
ušt32_t
)0x00800000Uè

	)

1194 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1196 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1197 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1206 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1207 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1208 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1209 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1210 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1211 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1212 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1213 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1214 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1215 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1216 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1217 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1218 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1219 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1220 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1221 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1222 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1223 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1224 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1225 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1226 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1227 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1228 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1229 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1230 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1231 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1232 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1233 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1236 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1237 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1238 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1239 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1240 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1241 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1242 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1243 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1244 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1245 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1246 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1247 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1248 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1249 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1250 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1251 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1252 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1253 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1254 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1255 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1256 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1257 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1258 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1259 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1260 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1261 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1262 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1263 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1266 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1267 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1268 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1269 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1270 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1271 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1272 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1273 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1275 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1276 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1277 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1279 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1280 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1281 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1283 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1284 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1285 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1287 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1290 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1293 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1296 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1300 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1301 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1302 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1303 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1304 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1305 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1306 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1316 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1317 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1318 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1319 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1320 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1321 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1322 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1323 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1324 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1325 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1326 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1327 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1328 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1329 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1330 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1331 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1332 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1333 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1334 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1335 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1336 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1337 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1338 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1339 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1340 
	#EXTI_IMR_IM24
 ((
ušt32_t
)0x01000000Uè

	)

1341 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1342 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1343 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1344 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1347 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1348 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1349 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1350 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1351 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1352 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1353 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1354 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1355 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1356 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1357 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1358 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1359 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1360 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1361 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1362 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1363 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1364 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1365 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1366 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1367 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1368 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1369 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1370 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1371 
	#EXTI_EMR_EM24
 ((
ušt32_t
)0x01000000Uè

	)

1372 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1373 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1374 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1375 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1378 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1379 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1380 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1381 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1382 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1383 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1384 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1385 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1386 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1387 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1388 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1389 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1390 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1391 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1392 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1393 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1394 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1395 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1396 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1397 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1398 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1399 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1402 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1403 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1404 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1405 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1406 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1407 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1408 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1409 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1410 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1411 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1412 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1413 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1414 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1415 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1416 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1417 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1418 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1419 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1420 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1421 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1422 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1423 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1426 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1427 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1428 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1429 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1430 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1431 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1432 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1433 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1434 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1435 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1436 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1437 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1438 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1439 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1440 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1441 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1442 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1443 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1444 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1445 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1446 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1447 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1450 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1451 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1452 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1453 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1454 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1455 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1456 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1457 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1458 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1459 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1460 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1461 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1462 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1463 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1464 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1465 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1466 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1467 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1468 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1469 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1470 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1471 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1474 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1475 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1476 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1477 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1478 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1479 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1480 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1481 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1482 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1483 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1484 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1485 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1486 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1487 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1488 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1489 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1490 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1491 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1492 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1493 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1494 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1495 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1498 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1499 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1500 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1501 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1502 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1503 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1504 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1505 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1506 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1507 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1508 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1509 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1510 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1511 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1512 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1513 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1514 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1515 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1516 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1517 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1518 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1519 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1522 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1523 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1524 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1525 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1526 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1527 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1528 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1529 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1530 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1531 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1532 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1533 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1534 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1535 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1536 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1537 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1538 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1539 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1540 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1541 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1542 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1543 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1546 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1547 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1548 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1549 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1550 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1551 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1552 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1553 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1554 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1555 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1556 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1557 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1558 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1559 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1560 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1561 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1562 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1563 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1564 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1565 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1566 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1567 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1576 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1577 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1578 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1579 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1580 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1581 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1584 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1585 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1586 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1587 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1588 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1589 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1590 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1591 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1592 
	#FLASH_PECR_PARALLBANK
 ((
ušt32_t
)0x00008000Uè

	)

1593 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1594 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1595 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1596 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1597 
	#FLASH_PECR_NZDISABLE
 ((
ušt32_t
)0x00400000Uè

	)

1600 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1603 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1606 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1609 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1612 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1613 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1614 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1615 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1617 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1618 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1619 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1620 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1621 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1622 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1623 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1626 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1627 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1628 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1631 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1632 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1633 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1634 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1635 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1636 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1637 
	#FLASH_OPTR_BFB2
 ((
ušt32_t
)0x00800000Uè

	)

1638 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1639 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1642 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1650 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1651 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1652 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1653 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1654 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1655 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1656 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1657 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1658 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1659 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1660 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1661 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1662 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1663 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1664 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1665 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1666 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1667 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1668 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1669 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1670 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1671 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1672 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1673 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1674 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1675 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1676 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1677 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1678 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1679 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1680 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1681 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1682 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1683 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1684 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1685 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1686 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1687 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1688 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1689 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1690 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1691 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1692 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1693 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1694 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1695 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1696 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1697 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1700 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1701 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1702 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1703 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1704 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1705 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1706 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1707 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1708 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1709 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1710 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1711 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1712 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1713 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1714 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1715 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1718 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1719 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1720 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1721 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1722 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1723 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1724 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1725 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1726 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1727 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1728 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1729 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1730 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1731 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1732 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1733 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1734 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1735 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1736 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1737 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1738 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1739 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1740 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1741 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1742 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1743 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1744 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1745 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1746 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1747 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1748 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1749 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1750 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1751 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1752 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1753 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1754 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1755 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1756 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1757 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1758 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1759 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1760 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1761 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1762 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1763 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1764 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1765 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1768 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1769 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1770 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1771 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1772 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1773 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1774 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1775 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1776 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1777 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1778 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1779 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1780 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1781 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1782 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1783 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1784 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1785 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1786 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1787 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1788 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1789 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1790 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1791 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1792 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1793 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1794 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1795 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1796 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1797 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1798 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1799 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1800 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1801 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1802 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1803 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1804 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1805 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1806 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1807 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1808 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1809 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1810 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1811 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1812 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1813 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1814 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1815 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1818 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1819 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1820 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1821 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1822 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1823 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1824 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1825 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1826 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1827 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1828 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1829 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1830 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1831 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1832 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1833 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1836 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1837 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1838 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1839 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1840 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1841 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1842 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1843 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1844 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1845 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1846 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1847 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1848 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1849 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1850 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1851 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1854 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1855 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1856 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1857 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1858 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1859 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1860 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1861 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1862 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1863 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1864 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1865 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1866 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1867 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1868 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1869 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1870 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1871 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1872 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1873 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1874 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1875 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1876 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1877 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1878 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1879 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1880 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1881 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1882 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1883 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1884 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1885 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1888 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1889 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1890 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1891 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1892 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1893 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1894 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1895 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1896 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1897 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1898 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1899 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1900 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1901 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1902 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1903 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1904 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1907 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1908 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1909 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1910 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1911 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1912 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1913 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1914 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1917 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1918 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1919 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1920 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1921 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1922 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1923 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1924 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1927 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1928 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1929 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1930 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1931 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1932 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1933 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1934 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1935 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1936 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1937 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1938 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1939 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1940 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1941 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1942 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1951 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1952 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1953 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1954 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1955 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1956 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1957 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1958 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1959 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1960 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1961 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1962 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1963 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1964 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1965 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1966 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1967 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1968 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1969 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1970 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1973 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1974 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1975 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1976 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1977 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1978 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1979 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1980 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1981 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1982 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1983 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1986 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1987 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1988 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1991 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1992 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1993 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1994 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1995 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1996 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1997 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1998 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1999 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

2000 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

2001 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

2004 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

2005 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

2006 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

2007 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

2008 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

2011 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

2012 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

2013 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

2014 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

2015 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

2018 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

2019 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

2020 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

2021 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

2022 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

2023 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

2024 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

2025 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

2026 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

2027 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

2028 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

2029 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

2030 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

2031 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

2032 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

2033 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

2034 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

2037 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

2038 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

2039 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

2040 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

2041 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

2042 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

2043 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

2044 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

2045 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

2048 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

2051 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2054 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2062 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

2065 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

2066 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

2067 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

2068 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2071 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2074 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2075 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2076 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2079 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2087 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2088 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2089 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2090 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2091 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2092 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2093 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2096 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2097 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2098 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2099 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2100 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2101 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2102 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2105 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2106 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2107 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2108 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2109 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2110 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2111 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2114 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2116 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2117 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2118 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2120 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2121 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2122 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2124 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2125 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2126 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2128 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2129 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2130 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2131 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2133 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2134 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2135 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2136 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2138 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2139 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2140 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2142 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2143 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2144 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2145 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2146 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2147 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2150 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2151 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2152 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2155 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2158 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2161 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2170 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2171 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2172 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2173 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2174 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2175 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2178 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2179 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2180 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2189 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2190 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2191 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2192 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2193 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2195 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2196 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2197 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2198 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2201 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2202 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2203 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2204 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2205 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2206 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2207 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2208 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2210 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2211 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2212 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2214 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2215 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2216 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2217 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2218 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2221 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2222 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2223 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2224 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2225 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2226 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2228 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2229 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2230 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

2239 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2240 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2241 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2242 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2243 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2244 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

2245 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2246 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2247 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2248 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2249 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2250 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2251 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2252 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2253 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2254 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2255 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2258 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2261 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2262 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2264 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2265 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2266 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2267 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2268 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2269 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2270 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2271 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2272 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2273 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2276 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2277 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2278 
	#RCC_CRRCR_HSI48DIV6OUTEN
 ((
ušt32_t
)0x00000004Uè

	)

2279 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2283 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2284 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2285 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2287 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2288 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2289 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2290 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2293 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2294 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2295 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2297 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2298 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2299 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2300 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2303 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2304 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2305 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2306 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2307 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2309 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2310 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2311 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2312 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2313 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2314 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2315 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2316 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2317 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2320 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2321 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2322 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2323 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2325 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2326 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2327 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2328 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2329 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2332 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2333 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2334 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2335 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2337 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2338 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2339 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2340 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2341 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2343 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2346 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2348 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2349 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2353 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2354 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2355 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2356 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2357 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2359 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2360 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2361 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2362 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2363 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2364 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2365 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2366 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2367 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2370 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2371 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2372 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2374 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2375 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2376 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2379 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2380 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2381 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2382 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2383 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2385 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2386 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2387 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2388 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2389 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2390 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2391 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2392 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2393 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2395 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2396 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2397 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2398 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2400 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2401 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2402 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2403 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2404 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2407 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2408 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2409 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2410 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2411 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2412 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2415 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2416 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2417 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2418 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2419 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2420 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2421 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2422 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2425 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2428 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2429 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2430 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2431 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2432 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2433 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2434 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2435 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2436 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2439 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2440 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2443 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2444 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2445 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2446 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2447 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2448 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2449 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2450 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2451 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2454 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2455 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2457 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2458 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2459 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2460 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2461 
	#RCC_IOPRSTR_IOPERST
 ((
ušt32_t
)0x00000010Uè

	)

2462 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2465 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2466 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2467 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2468 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2469 
	#RCC_IOPRSTR_GPIOERST
 
RCC_IOPRSTR_IOPERST


	)

2470 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2474 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2475 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2476 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2477 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2478 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2481 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2484 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2485 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2486 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2487 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2488 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2489 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2490 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2493 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2494 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2497 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2498 
	#RCC_APB1RSTR_TIM3RST
 ((
ušt32_t
)0x00000002Uè

	)

2499 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2500 
	#RCC_APB1RSTR_TIM7RST
 ((
ušt32_t
)0x00000020Uè

	)

2501 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2502 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2503 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2504 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2505 
	#RCC_APB1RSTR_USART4RST
 ((
ušt32_t
)0x00080000Uè

	)

2506 
	#RCC_APB1RSTR_USART5RST
 ((
ušt32_t
)0x00100000Uè

	)

2507 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2508 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2509 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2510 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2511 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2512 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2513 
	#RCC_APB1RSTR_I2C3RST
 ((
ušt32_t
)0x40000000Uè

	)

2514 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2517 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2518 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2519 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2520 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2521 
	#RCC_IOPENR_IOPEEN
 ((
ušt32_t
)0x00000010Uè

	)

2522 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2525 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2526 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2527 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2528 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2529 
	#RCC_IOPENR_GPIOEEN
 
RCC_IOPENR_IOPEEN


	)

2530 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2533 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2534 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2535 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2536 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2537 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2540 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2543 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2544 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2545 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2546 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2547 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2548 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2549 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2550 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2554 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2555 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2556 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2559 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2560 
	#RCC_APB1ENR_TIM3EN
 ((
ušt32_t
)0x00000002Uè

	)

2561 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2562 
	#RCC_APB1ENR_TIM7EN
 ((
ušt32_t
)0x00000020Uè

	)

2563 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2564 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2565 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2566 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2567 
	#RCC_APB1ENR_USART4EN
 ((
ušt32_t
)0x00080000Uè

	)

2568 
	#RCC_APB1ENR_USART5EN
 ((
ušt32_t
)0x00100000Uè

	)

2569 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2570 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2571 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2572 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2573 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2574 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2575 
	#RCC_APB1ENR_I2C3EN
 ((
ušt32_t
)0x40000000Uè

	)

2576 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2579 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2580 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2581 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2582 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2583 
	#RCC_IOPSMENR_IOPESMEN
 ((
ušt32_t
)0x00000010Uè

	)

2584 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2587 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2588 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2589 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2590 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2591 
	#RCC_IOPSMENR_GPIOESMEN
 
RCC_IOPSMENR_IOPESMEN


	)

2592 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2595 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2596 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2597 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2598 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2599 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2600 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2603 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2606 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2607 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2608 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2609 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2610 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2611 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2612 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2615 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2616 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2619 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2620 
	#RCC_APB1SMENR_TIM3SMEN
 ((
ušt32_t
)0x00000002Uè

	)

2621 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2622 
	#RCC_APB1SMENR_TIM7SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2623 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2624 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2625 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2626 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2627 
	#RCC_APB1SMENR_USART4SMEN
 ((
ušt32_t
)0x00080000Uè

	)

2628 
	#RCC_APB1SMENR_USART5SMEN
 ((
ušt32_t
)0x00100000Uè

	)

2629 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2630 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2631 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2632 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2633 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2634 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2635 
	#RCC_APB1SMENR_I2C3SMEN
 ((
ušt32_t
)0x40000000Uè

	)

2636 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2640 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2641 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2642 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2645 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2646 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2647 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2650 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2651 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2652 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2655 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2656 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2657 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2660 
	#RCC_CCIPR_I2C3SEL
 ((
ušt32_t
)0x00030000Uè

	)

2661 
	#RCC_CCIPR_I2C3SEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2662 
	#RCC_CCIPR_I2C3SEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2665 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2666 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2667 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2670 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2673 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2676 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2677 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2679 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2680 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2681 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2683 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2684 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2685 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2687 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2688 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2691 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2692 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2693 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2695 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2696 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2697 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2698 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2700 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2701 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2703 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2704 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2705 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2706 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2707 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2708 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2709 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2710 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2711 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2714 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2723 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2724 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2727 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2728 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2729 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2730 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2731 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2739 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2740 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2741 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2742 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2743 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2744 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2745 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2746 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2747 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2748 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2749 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2750 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2751 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2752 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2753 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2754 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2755 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2756 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2757 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2758 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2759 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2760 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2761 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2762 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2763 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2764 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2765 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2768 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2769 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2770 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2771 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2772 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2773 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2774 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2775 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2776 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2777 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2778 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2779 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2780 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2781 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2782 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2783 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2784 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2785 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2786 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2787 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2788 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2789 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2790 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2791 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2792 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2793 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2794 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2795 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2798 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2799 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2800 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2801 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2802 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2803 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2804 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2805 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2806 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2807 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2808 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2809 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2810 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2811 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2812 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2813 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2814 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2815 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2816 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2817 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2818 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2819 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2820 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2821 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2822 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2825 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2826 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2827 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2828 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2829 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2830 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2831 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2832 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2833 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2834 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2835 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2836 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2837 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2838 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2839 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2840 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2841 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2844 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2845 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2848 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2851 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2852 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2853 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2854 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2855 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2856 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2857 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2858 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2859 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2860 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2861 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2862 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2863 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2864 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2865 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2866 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2867 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2868 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2869 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2870 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2871 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2872 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2873 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2874 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2875 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2876 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2877 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2878 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2879 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2880 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2881 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2882 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2883 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2884 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2885 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2886 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2887 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2888 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2889 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2890 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2893 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2894 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2895 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2896 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2897 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2898 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2899 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2900 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2901 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2902 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2903 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2904 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2905 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2906 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2907 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2908 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2909 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2910 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2911 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2912 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2913 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2914 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2915 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2916 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2917 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2918 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2919 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2920 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2921 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2922 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2923 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2924 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2925 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2926 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2927 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2928 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2929 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2930 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2931 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2932 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2935 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2938 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2941 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2942 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2945 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2946 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2947 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2948 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2949 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2950 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2951 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2952 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2953 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2954 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2955 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2956 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2957 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2958 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2959 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2960 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2961 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2962 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2963 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2964 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2965 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2966 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2967 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2968 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2969 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2970 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2971 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2974 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2975 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2976 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2977 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2978 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2979 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2980 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2981 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2982 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2983 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2984 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2985 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2986 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2987 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2988 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2989 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2990 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2991 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2994 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2997 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2998 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2999 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

3000 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

3001 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

3002 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

3003 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

3004 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

3005 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

3006 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

3007 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

3008 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

3009 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

3012 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

3013 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

3014 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

3015 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

3016 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

3017 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

3018 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

3019 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

3020 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

3021 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

3022 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

3023 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

3024 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

3027 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

3028 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

3029 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

3030 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

3031 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

3032 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

3033 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3034 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3035 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3036 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3037 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3038 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3039 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3040 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3041 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3042 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3043 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3044 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3045 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3046 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3047 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3048 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

3049 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

3050 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3051 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3052 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3053 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3054 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3057 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3058 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3059 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3060 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3061 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3062 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3065 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3066 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3067 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3068 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3069 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3070 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3073 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3074 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3077 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3080 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3083 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3086 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3089 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3092 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3095 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3103 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3104 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3105 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3106 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3107 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3108 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3109 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3110 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3111 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3112 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3113 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3114 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3115 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3116 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3117 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3118 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3119 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3122 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3123 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3124 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3125 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3126 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3127 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3128 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3131 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3132 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3133 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3134 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3135 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3136 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3137 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3138 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3139 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3142 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3145 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3148 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3151 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3154 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3155 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3156 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3157 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3158 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3159 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3160 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3161 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3162 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3163 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3164 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3165 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3166 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3167 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3168 
	#SPI_I2SCFGR_ASTRTEN
 ((
ušt32_t
)0x00001000Uè

	)

3170 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3171 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3172 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3180 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3181 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3182 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3183 
	#SYSCFG_CFGR1_UFB
 ((
ušt32_t
)0x00000008Uè

	)

3184 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3185 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3186 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3189 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3190 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3191 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3192 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3193 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3194 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3195 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3196 
	#SYSCFG_CFGR2_I2C3_FMP
 ((
ušt32_t
)0x00004000Uè

	)

3199 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3200 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3201 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3202 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3207 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3208 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3209 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3210 
	#SYSCFG_EXTICR1_EXTI0_PD
 ((
ušt32_t
)0x00000003Uè

	)

3211 
	#SYSCFG_EXTICR1_EXTI0_PE
 ((
ušt32_t
)0x00000004Uè

	)

3212 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3217 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3218 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3219 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3220 
	#SYSCFG_EXTICR1_EXTI1_PD
 ((
ušt32_t
)0x00000030Uè

	)

3221 
	#SYSCFG_EXTICR1_EXTI1_PE
 ((
ušt32_t
)0x00000040Uè

	)

3222 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3227 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3228 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3229 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3230 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3231 
	#SYSCFG_EXTICR1_EXTI2_PE
 ((
ušt32_t
)0x00000400Uè

	)

3236 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3237 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3238 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3239 
	#SYSCFG_EXTICR1_EXTI3_PD
 ((
ušt32_t
)0x00003000Uè

	)

3240 
	#SYSCFG_EXTICR1_EXTI3_PE
 ((
ušt32_t
)0x00004000Uè

	)

3243 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3244 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3245 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3246 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3251 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3252 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3253 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3254 
	#SYSCFG_EXTICR2_EXTI4_PD
 ((
ušt32_t
)0x00000003Uè

	)

3255 
	#SYSCFG_EXTICR2_EXTI4_PE
 ((
ušt32_t
)0x00000004Uè

	)

3260 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3261 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3262 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3263 
	#SYSCFG_EXTICR2_EXTI5_PD
 ((
ušt32_t
)0x00000030Uè

	)

3264 
	#SYSCFG_EXTICR2_EXTI5_PE
 ((
ušt32_t
)0x00000040Uè

	)

3269 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3270 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3271 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3272 
	#SYSCFG_EXTICR2_EXTI6_PD
 ((
ušt32_t
)0x00000300Uè

	)

3273 
	#SYSCFG_EXTICR2_EXTI6_PE
 ((
ušt32_t
)0x00000400Uè

	)

3278 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3279 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3280 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3281 
	#SYSCFG_EXTICR2_EXTI7_PD
 ((
ušt32_t
)0x00003000Uè

	)

3282 
	#SYSCFG_EXTICR2_EXTI7_PE
 ((
ušt32_t
)0x00004000Uè

	)

3285 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3286 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3287 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3288 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3293 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3294 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3295 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3296 
	#SYSCFG_EXTICR3_EXTI8_PD
 ((
ušt32_t
)0x00000003Uè

	)

3297 
	#SYSCFG_EXTICR3_EXTI8_PE
 ((
ušt32_t
)0x00000004Uè

	)

3302 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3303 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3304 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3305 
	#SYSCFG_EXTICR3_EXTI9_PD
 ((
ušt32_t
)0x00000030Uè

	)

3306 
	#SYSCFG_EXTICR3_EXTI9_PE
 ((
ušt32_t
)0x00000040Uè

	)

3307 
	#SYSCFG_EXTICR3_EXTI9_PH
 ((
ušt32_t
)0x00000050Uè

	)

3312 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3313 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3314 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3315 
	#SYSCFG_EXTICR3_EXTI10_PD
 ((
ušt32_t
)0x00000300Uè

	)

3316 
	#SYSCFG_EXTICR3_EXTI10_PE
 ((
ušt32_t
)0x00000400Uè

	)

3317 
	#SYSCFG_EXTICR3_EXTI10_PH
 ((
ušt32_t
)0x00000500Uè

	)

3322 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3323 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3324 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3325 
	#SYSCFG_EXTICR3_EXTI11_PD
 ((
ušt32_t
)0x00003000Uè

	)

3326 
	#SYSCFG_EXTICR3_EXTI11_PE
 ((
ušt32_t
)0x00004000Uè

	)

3329 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3330 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3331 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3332 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3337 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3338 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3339 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3340 
	#SYSCFG_EXTICR4_EXTI12_PD
 ((
ušt32_t
)0x00000003Uè

	)

3341 
	#SYSCFG_EXTICR4_EXTI12_PE
 ((
ušt32_t
)0x00000004Uè

	)

3346 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3347 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3348 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3349 
	#SYSCFG_EXTICR4_EXTI13_PD
 ((
ušt32_t
)0x00000030Uè

	)

3350 
	#SYSCFG_EXTICR4_EXTI13_PE
 ((
ušt32_t
)0x00000040Uè

	)

3355 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3356 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3357 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3358 
	#SYSCFG_EXTICR4_EXTI14_PD
 ((
ušt32_t
)0x00000300Uè

	)

3359 
	#SYSCFG_EXTICR4_EXTI14_PE
 ((
ušt32_t
)0x00000400Uè

	)

3364 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3365 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3366 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3367 
	#SYSCFG_EXTICR4_EXTI15_PD
 ((
ušt32_t
)0x00003000Uè

	)

3368 
	#SYSCFG_EXTICR4_EXTI15_PE
 ((
ušt32_t
)0x00004000Uè

	)

3372 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3373 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3374 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3375 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3376 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3377 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3378 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3379 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3380 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3381 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3382 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3383 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3384 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3385 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3389 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3390 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3391 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3392 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3393 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3394 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3404 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3405 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3406 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3407 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3409 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3413 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3414 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3415 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3416 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3417 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3419 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3420 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3421 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3423 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3425 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3426 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3427 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3430 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3432 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3433 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3434 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3435 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3437 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3440 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3441 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3442 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3443 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3445 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3447 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3448 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3449 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3450 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3452 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3454 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3455 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3456 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3457 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3458 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3460 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3461 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3462 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3464 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3465 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3468 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3469 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3470 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3471 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3472 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3473 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3474 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3475 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3476 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3477 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3478 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3479 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3482 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3483 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3484 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3485 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3486 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3487 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3488 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3489 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3490 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3491 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3494 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3495 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3496 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3497 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3498 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3499 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3502 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3503 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3504 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3506 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3507 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3509 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3510 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3511 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3512 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3514 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3516 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3517 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3518 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3520 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3521 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3523 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3524 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3525 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3526 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3528 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3532 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3533 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3534 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3536 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3537 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3538 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3539 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3540 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3542 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3543 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3544 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3546 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3547 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3548 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3549 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3550 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3553 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3554 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3555 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3557 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3558 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3560 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3561 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3562 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3563 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3565 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3567 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3568 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3569 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3571 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3572 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3574 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3575 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3576 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3577 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3579 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3583 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3584 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3585 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3587 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3588 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3589 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3590 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3591 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3593 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3594 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3595 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3597 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3598 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3599 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3600 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3601 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3604 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3605 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3606 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3607 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3608 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3609 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3610 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3611 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3612 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3613 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3614 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3615 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3618 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3621 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3624 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3627 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3630 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3633 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3636 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3639 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3640 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3641 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3642 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3643 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3644 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3646 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3647 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3648 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3649 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3650 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3651 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3654 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3657 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3658 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3659 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3660 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3661 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3662 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3663 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3665 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3666 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3667 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3668 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3669 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3670 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3671 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3672 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3674 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3675 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3676 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3677 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3678 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3679 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3681 
	#TIM3_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3682 
	#TIM3_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3683 
	#TIM3_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3684 
	#TIM3_OR_TI1_RMP
 ((
ušt32_t
)0x00000004Uè

	)

3685 
	#TIM3_OR_TI2_RMP
 ((
ušt32_t
)0x00000008Uè

	)

3686 
	#TIM3_OR_TI4_RMP
 ((
ušt32_t
)0x00000010Uè

	)

3695 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3696 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3697 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3698 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3699 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3701 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3702 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3703 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3704 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3706 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3707 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3708 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3709 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3711 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3712 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3714 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3715 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3716 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3717 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3718 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3719 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3720 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3721 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3723 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3724 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3725 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3726 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3727 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3729 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3730 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3731 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3732 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3733 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3736 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3737 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3740 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3741 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3744 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3745 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3748 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3749 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3750 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3751 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3752 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3753 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3754 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3755 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3756 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3757 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3758 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3759 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3760 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3761 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3762 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3763 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3764 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3765 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3766 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3767 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3768 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3769 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3770 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3771 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3772 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3773 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3774 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3775 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3776 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3777 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3778 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3779 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3782 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3783 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3784 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3785 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3786 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3787 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3788 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3789 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3790 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3791 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3792 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3793 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3794 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3795 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3796 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3797 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3798 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3799 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3800 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3801 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3802 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3803 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3804 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3805 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3806 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3807 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3808 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3809 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3810 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3811 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3812 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3813 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3816 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3817 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3818 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3819 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3820 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3821 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3822 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3823 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3824 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3825 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3826 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3827 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3828 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3829 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3830 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3831 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3832 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3833 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3834 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3835 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3836 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3837 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3838 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3839 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3840 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3841 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3842 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3843 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3844 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3845 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3846 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3847 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3850 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3851 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3852 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3853 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3854 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3855 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3856 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3857 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3858 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3859 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3860 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3861 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3862 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3863 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3864 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3865 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3866 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3867 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3868 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3869 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3870 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3871 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3872 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3873 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3874 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3875 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3876 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3877 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3878 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3879 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3880 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3881 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3884 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3885 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3886 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3887 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3888 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3889 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3890 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3891 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3892 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3893 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3894 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3895 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3896 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3897 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3898 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3899 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3902 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

3916 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3917 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3918 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3919 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3920 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3921 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3922 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3923 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3924 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3925 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3926 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3927 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3928 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3929 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3930 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3931 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3932 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3933 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3934 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3935 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3936 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3937 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3938 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3939 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3940 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3941 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3942 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3943 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3944 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3945 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3946 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3947 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3949 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3950 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3951 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3952 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3953 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3954 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3955 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3956 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3957 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3958 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3959 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3960 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3961 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3962 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3963 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3964 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3965 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3966 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3967 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3968 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3969 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3970 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3973 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3974 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3975 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3976 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3977 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3978 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3979 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3980 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3981 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3982 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3983 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3984 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3985 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3986 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3987 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3988 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3989 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3990 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3991 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3992 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3993 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3994 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3995 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3996 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3997 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

4000 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

4001 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

4004 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

4005 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

4009 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

4010 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

4013 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

4014 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

4015 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

4016 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

4017 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

4020 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

4021 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

4022 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

4023 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

4024 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

4025 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

4026 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

4027 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

4028 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

4029 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

4030 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

4031 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

4032 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

4033 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

4034 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

4035 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

4036 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

4037 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

4038 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

4039 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

4040 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

4041 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

4044 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

4045 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

4046 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

4047 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

4048 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

4049 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

4050 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

4051 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

4052 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

4053 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

4054 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

4055 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

4058 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

4061 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

4068 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

4069 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

4071 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

4072 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

4073 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

4074 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

4075 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

4076 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

4077 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4080 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4081 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4082 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4083 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4084 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4085 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4086 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4087 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4088 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4089 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4090 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4092 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4093 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4094 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4095 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4096 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4097 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4098 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4099 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4100 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4102 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4103 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4104 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4105 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4106 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4107 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4108 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4109 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4110 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4111 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4112 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4113 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4114 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4115 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4116 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4118 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4119 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4120 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4121 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4122 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4123 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4124 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4125 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4126 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4128 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4129 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4130 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4131 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4133 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4134 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4135 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4136 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4137 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4139 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4140 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4142 
	#USB_EP0R
 
USB_BASE


	)

4143 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4144 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4145 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4146 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4147 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4148 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4149 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4151 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4152 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4153 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4154 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4155 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4156 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4157 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4158 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4159 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4160 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4163 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4165 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4166 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4167 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4168 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4169 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4170 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4172 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4174 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4175 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4176 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4177 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4178 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4179 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4180 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4182 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4183 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4184 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4185 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4186 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4187 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4188 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4197 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4198 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4199 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4200 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4201 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4202 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4203 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4204 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4207 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4208 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4209 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4210 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4211 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4212 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4213 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4215 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4218 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4219 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4220 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4221 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4222 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4223 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4224 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4225 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4228 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4229 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4230 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4231 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4232 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4233 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4234 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4236 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4237 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4238 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4241 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4242 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4244 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4247 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4262 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4265 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4266 ((
INSTANCE
è=ð
COMP2
))

	)

4268 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4271 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4274 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4277 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4278 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4279 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4280 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4281 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4282 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4283 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4284 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4287 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4288 ((
INSTANCE
è=ð
GPIOB
) || \

4289 ((
INSTANCE
è=ð
GPIOC
) || \

4290 ((
INSTANCE
è=ð
GPIOD
) || \

4291 ((
INSTANCE
è=ð
GPIOE
) || \

4292 ((
INSTANCE
è=ð
GPIOH
))

	)

4294 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4295 ((
INSTANCE
è=ð
GPIOB
) || \

4296 ((
INSTANCE
è=ð
GPIOC
) || \

4297 ((
INSTANCE
è=ð
GPIOD
) || \

4298 ((
INSTANCE
è=ð
GPIOE
) || \

4299 ((
INSTANCE
è=ð
GPIOH
))

	)

4302 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4303 ((
INSTANCE
è=ð
I2C2
) || \

4304 ((
INSTANCE
è=ð
I2C3
))

	)

4307 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4310 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4313 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4316 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4317 ((
INSTANCE
è=ð
I2C3
))

	)

4320 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4321 ((
INSTANCE
è=ð
SPI2
))

	)

4324 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4327 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4328 ((
INSTANCE
è=ð
TIM3
) || \

4329 ((
INSTANCE
è=ð
TIM6
) || \

4330 ((
INSTANCE
è=ð
TIM7
) || \

4331 ((
INSTANCE
è=ð
TIM21
) || \

4332 ((
INSTANCE
è=ð
TIM22
))

	)

4335 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4336 ((
INSTANCE
è=ð
TIM3
) || \

4337 ((
INSTANCE
è=ð
TIM21
) || \

4338 ((
INSTANCE
è=ð
TIM22
))

	)

4341 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4342 ((
INSTANCE
è=ð
TIM3
) || \

4343 ((
INSTANCE
è=ð
TIM21
) || \

4344 ((
INSTANCE
è=ð
TIM22
))

	)

4347 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4348 ((
INSTANCE
è=ð
TIM3
) || \

4349 ((
INSTANCE
è=ð
TIM21
))

	)

4352 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4353 ((
INSTANCE
è=ð
TIM3
) || \

4354 ((
INSTANCE
è=ð
TIM21
) || \

4355 ((
INSTANCE
è=ð
TIM22
))

	)

4358 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4359 ((
INSTANCE
è=ð
TIM3
) || \

4360 ((
INSTANCE
è=ð
TIM21
))

	)

4363 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4364 ((
INSTANCE
è=ð
TIM3
) || \

4365 ((
INSTANCE
è=ð
TIM21
) || \

4366 ((
INSTANCE
è=ð
TIM22
))

	)

4369 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4370 ((
INSTANCE
è=ð
TIM3
) || \

4371 ((
INSTANCE
è=ð
TIM21
) || \

4372 ((
INSTANCE
è=ð
TIM22
))

	)

4375 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4376 ((
INSTANCE
è=ð
TIM3
) || \

4377 ((
INSTANCE
è=ð
TIM21
) || \

4378 ((
INSTANCE
è=ð
TIM22
))

	)

4381 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4382 ((
INSTANCE
è=ð
TIM3
))

	)

4385 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4386 ((
INSTANCE
è=ð
TIM3
))

	)

4391 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4392 ((
INSTANCE
è=ð
TIM3
))

	)

4395 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4396 ((
INSTANCE
è=ð
TIM3
) || \

4397 ((
INSTANCE
è=ð
TIM6
) || \

4398 ((
INSTANCE
è=ð
TIM7
))

	)

4401 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4402 ((
INSTANCE
è=ð
TIM3
))

	)

4405 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4406 (
INSTANCE
è=ð
TIM3
))

	)

4409 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4410 ((
INSTANCE
è=ð
TIM3
))

	)

4413 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4414 ((
INSTANCE
è=ð
TIM3
) || \

4415 ((
INSTANCE
è=ð
TIM6
) || \

4416 ((
INSTANCE
è=ð
TIM7
) || \

4417 ((
INSTANCE
è=ð
TIM21
) || \

4418 ((
INSTANCE
è=ð
TIM22
))

	)

4421 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4422 ((
INSTANCE
è=ð
TIM3
) || \

4423 ((
INSTANCE
è=ð
TIM21
) || \

4424 ((
INSTANCE
è=ð
TIM22
))

	)

4429 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4430 ((
INSTANCE
è=ð
TIM3
) || \

4431 ((
INSTANCE
è=ð
TIM21
) || \

4432 ((
INSTANCE
è=ð
TIM22
))

	)

4435 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4436 ((
INSTANCE
è=ð
TIM3
) || \

4437 ((
INSTANCE
è=ð
TIM21
) || \

4438 ((
INSTANCE
è=ð
TIM22
))

	)

4441 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4442 ((
INSTANCE
è=ð
TIM3
) || \

4443 ((
INSTANCE
è=ð
TIM21
) || \

4444 ((
INSTANCE
è=ð
TIM22
))

	)

4447 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4448 ((
INSTANCE
è=ð
TIM3
))

	)

4451 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4452 (((((
INSTANCE
è=ð
TIM2
) || \

4453 ((
INSTANCE
è=ð
TIM3
)) \

4455 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4456 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4457 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4458 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4460 (((
INSTANCE
è=ð
TIM21
) && \

4461 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4462 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4464 (((
INSTANCE
è=ð
TIM22
) && \

4465 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4466 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4469 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4470 ((
INSTANCE
è=ð
USART2
) || \

4471 ((
INSTANCE
è=ð
USART4
) || \

4472 ((
INSTANCE
è=ð
USART5
) || \

4473 ((
INSTANCE
è=ð
LPUART1
))

	)

4476 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4477 ((
INSTANCE
è=ð
USART2
) || \

4478 ((
INSTANCE
è=ð
USART4
) || \

4479 ((
INSTANCE
è=ð
USART5
))

	)

4483 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4484 ((
INSTANCE
è=ð
USART2
))

	)

4487 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4488 ((
INSTANCE
è=ð
USART2
) || \

4489 ((
INSTANCE
è=ð
USART4
) || \

4490 ((
INSTANCE
è=ð
USART5
) || \

4491 ((
INSTANCE
è=ð
LPUART1
))

	)

4494 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4495 ((
INSTANCE
è=ð
USART2
))

	)

4498 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4499 ((
INSTANCE
è=ð
USART2
) || \

4500 ((
INSTANCE
è=ð
LPUART1
))

	)

4502 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4503 ((
INSTANCE
è=ð
USART2
) || \

4504 ((
INSTANCE
è=ð
USART4
) || \

4505 ((
INSTANCE
è=ð
USART5
) || \

4506 ((
INSTANCE
è=ð
LPUART1
))

	)

4509 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4510 ((
INSTANCE
è=ð
USART2
))

	)

4513 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4514 ((
INSTANCE
è=ð
USART2
))

	)

4517 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4520 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4523 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4539 
	#LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4540 
	#AES_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4541 
	#AES_RNG_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4542 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4543 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4546 
	#LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4547 
	#AES_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4548 
	#AES_RNG_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4549 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4550 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4560 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l073xx.h

54 #iâdeà
__STM32L073xx_H


55 
	#__STM32L073xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
USART4_5_IRQn
 = 14,

113 
TIM2_IRQn
 = 15,

114 
TIM3_IRQn
 = 16,

115 
TIM6_DAC_IRQn
 = 17,

116 
TIM7_IRQn
 = 18,

117 
TIM21_IRQn
 = 20,

118 
I2C3_IRQn
 = 21,

119 
TIM22_IRQn
 = 22,

120 
I2C1_IRQn
 = 23,

121 
I2C2_IRQn
 = 24,

122 
SPI1_IRQn
 = 25,

123 
SPI2_IRQn
 = 26,

124 
USART1_IRQn
 = 27,

125 
USART2_IRQn
 = 28,

126 
RNG_LPUART1_IRQn
 = 29,

127 
LCD_IRQn
 = 30,

128 
USB_IRQn
 = 31,

129 } 
	tIRQn_Ty³
;

135 
	~"cÜe_cm0¶us.h
"

136 
	~"sy¡em_¡m32l0xx.h
"

137 
	~<¡dšt.h
>

149 
__IO
 
ušt32_t
 
ISR
;

150 
__IO
 
ušt32_t
 
IER
;

151 
__IO
 
ušt32_t
 
CR
;

152 
__IO
 
ušt32_t
 
CFGR1
;

153 
__IO
 
ušt32_t
 
CFGR2
;

154 
__IO
 
ušt32_t
 
SMPR
;

155 
ušt32_t
 
RESERVED1
;

156 
ušt32_t
 
RESERVED2
;

157 
__IO
 
ušt32_t
 
TR
;

158 
ušt32_t
 
RESERVED3
;

159 
__IO
 
ušt32_t
 
CHSELR
;

160 
ušt32_t
 
RESERVED4
[5];

161 
__IO
 
ušt32_t
 
DR
;

162 
ušt32_t
 
RESERVED5
[28];

163 
__IO
 
ušt32_t
 
CALFACT
;

164 } 
	tADC_Ty³Def
;

168 
__IO
 
ušt32_t
 
CCR
;

169 } 
	tADC_CommÚ_Ty³Def
;

178 
__IO
 
ušt32_t
 
CSR
;

179 } 
	tCOMP_Ty³Def
;

183 
__IO
 
ušt32_t
 
CSR
;

184 } 
	tCOMP_CommÚ_Ty³Def
;

193 
__IO
 
ušt32_t
 
DR
;

194 
__IO
 
ušt8_t
 
IDR
;

195 
ušt8_t
 
RESERVED0
;

196 
ušt16_t
 
RESERVED1
;

197 
__IO
 
ušt32_t
 
CR
;

198 
ušt32_t
 
RESERVED2
;

199 
__IO
 
ušt32_t
 
INIT
;

200 
__IO
 
ušt32_t
 
POL
;

201 } 
	tCRC_Ty³Def
;

209 
__IO
 
ušt32_t
 
CR
;

210 
__IO
 
ušt32_t
 
CFGR
;

211 
__IO
 
ušt32_t
 
ISR
;

212 
__IO
 
ušt32_t
 
ICR
;

213 } 
	tCRS_Ty³Def
;

221 
__IO
 
ušt32_t
 
CR
;

222 
__IO
 
ušt32_t
 
SWTRIGR
;

223 
__IO
 
ušt32_t
 
DHR12R1
;

224 
__IO
 
ušt32_t
 
DHR12L1
;

225 
__IO
 
ušt32_t
 
DHR8R1
;

226 
__IO
 
ušt32_t
 
DHR12R2
;

227 
__IO
 
ušt32_t
 
DHR12L2
;

228 
__IO
 
ušt32_t
 
DHR8R2
;

229 
__IO
 
ušt32_t
 
DHR12RD
;

230 
__IO
 
ušt32_t
 
DHR12LD
;

231 
__IO
 
ušt32_t
 
DHR8RD
;

232 
__IO
 
ušt32_t
 
DOR1
;

233 
__IO
 
ušt32_t
 
DOR2
;

234 
__IO
 
ušt32_t
 
SR
;

235 } 
	tDAC_Ty³Def
;

243 
__IO
 
ušt32_t
 
IDCODE
;

244 
__IO
 
ušt32_t
 
CR
;

245 
__IO
 
ušt32_t
 
APB1FZ
;

246 
__IO
 
ušt32_t
 
APB2FZ
;

247 }
	tDBGMCU_Ty³Def
;

255 
__IO
 
ušt32_t
 
CCR
;

256 
__IO
 
ušt32_t
 
CNDTR
;

257 
__IO
 
ušt32_t
 
CPAR
;

258 
__IO
 
ušt32_t
 
CMAR
;

259 } 
	tDMA_ChªÃl_Ty³Def
;

263 
__IO
 
ušt32_t
 
ISR
;

264 
__IO
 
ušt32_t
 
IFCR
;

265 } 
	tDMA_Ty³Def
;

269 
__IO
 
ušt32_t
 
CSELR
;

270 } 
	tDMA_Reque¡_Ty³Def
;

278 
__IO
 
ušt32_t
 
IMR
;

279 
__IO
 
ušt32_t
 
EMR
;

280 
__IO
 
ušt32_t
 
RTSR
;

281 
__IO
 
ušt32_t
 
FTSR
;

282 
__IO
 
ušt32_t
 
SWIER
;

283 
__IO
 
ušt32_t
 
PR
;

284 }
	tEXTI_Ty³Def
;

291 
__IO
 
ušt32_t
 
ACR
;

292 
__IO
 
ušt32_t
 
PECR
;

293 
__IO
 
ušt32_t
 
PDKEYR
;

294 
__IO
 
ušt32_t
 
PEKEYR
;

295 
__IO
 
ušt32_t
 
PRGKEYR
;

296 
__IO
 
ušt32_t
 
OPTKEYR
;

297 
__IO
 
ušt32_t
 
SR
;

298 
__IO
 
ušt32_t
 
OPTR
;

299 
__IO
 
ušt32_t
 
WRPR
;

300 
__IO
 
ušt32_t
 
RESERVED1
[23];

301 
__IO
 
ušt32_t
 
WRPR2
;

302 } 
	tFLASH_Ty³Def
;

310 
__IO
 
ušt32_t
 
RDP
;

311 
__IO
 
ušt32_t
 
USER
;

312 
__IO
 
ušt32_t
 
WRP01
;

313 
__IO
 
ušt32_t
 
WRP23
;

314 
__IO
 
ušt32_t
 
WRP45
;

315 } 
	tOB_Ty³Def
;

324 
__IO
 
ušt32_t
 
MODER
;

325 
__IO
 
ušt32_t
 
OTYPER
;

326 
__IO
 
ušt32_t
 
OSPEEDR
;

327 
__IO
 
ušt32_t
 
PUPDR
;

328 
__IO
 
ušt32_t
 
IDR
;

329 
__IO
 
ušt32_t
 
ODR
;

330 
__IO
 
ušt32_t
 
BSRR
;

331 
__IO
 
ušt32_t
 
LCKR
;

332 
__IO
 
ušt32_t
 
AFR
[2];

333 
__IO
 
ušt32_t
 
BRR
;

334 }
	tGPIO_Ty³Def
;

341 
__IO
 
ušt32_t
 
ISR
;

342 
__IO
 
ušt32_t
 
ICR
;

343 
__IO
 
ušt32_t
 
IER
;

344 
__IO
 
ušt32_t
 
CFGR
;

345 
__IO
 
ušt32_t
 
CR
;

346 
__IO
 
ušt32_t
 
CMP
;

347 
__IO
 
ušt32_t
 
ARR
;

348 
__IO
 
ušt32_t
 
CNT
;

349 } 
	tLPTIM_Ty³Def
;

357 
__IO
 
ušt32_t
 
CFGR1
;

358 
__IO
 
ušt32_t
 
CFGR2
;

359 
__IO
 
ušt32_t
 
EXTICR
[4];

360 
ušt32_t
 
RESERVED
[2];

361 
__IO
 
ušt32_t
 
CFGR3
;

362 } 
	tSYSCFG_Ty³Def
;

372 
__IO
 
ušt32_t
 
CR1
;

373 
__IO
 
ušt32_t
 
CR2
;

374 
__IO
 
ušt32_t
 
OAR1
;

375 
__IO
 
ušt32_t
 
OAR2
;

376 
__IO
 
ušt32_t
 
TIMINGR
;

377 
__IO
 
ušt32_t
 
TIMEOUTR
;

378 
__IO
 
ušt32_t
 
ISR
;

379 
__IO
 
ušt32_t
 
ICR
;

380 
__IO
 
ušt32_t
 
PECR
;

381 
__IO
 
ušt32_t
 
RXDR
;

382 
__IO
 
ušt32_t
 
TXDR
;

383 }
	tI2C_Ty³Def
;

391 
__IO
 
ušt32_t
 
KR
;

392 
__IO
 
ušt32_t
 
PR
;

393 
__IO
 
ušt32_t
 
RLR
;

394 
__IO
 
ušt32_t
 
SR
;

395 
__IO
 
ušt32_t
 
WINR
;

396 } 
	tIWDG_Ty³Def
;

403 
__IO
 
ušt32_t
 
CR
;

404 
__IO
 
ušt32_t
 
FCR
;

405 
__IO
 
ušt32_t
 
SR
;

406 
__IO
 
ušt32_t
 
CLR
;

407 
ušt32_t
 
RESERVED
;

408 
__IO
 
ušt32_t
 
RAM
[16];

409 } 
	tLCD_Ty³Def
;

416 
__IO
 
ušt32_t
 
CSSA
;

417 
__IO
 
ušt32_t
 
CSL
;

418 
__IO
 
ušt32_t
 
NVDSSA
;

419 
__IO
 
ušt32_t
 
NVDSL
;

420 
__IO
 
ušt32_t
 
VDSSA
 ;

421 
__IO
 
ušt32_t
 
VDSL
 ;

422 
__IO
 
ušt32_t
 
LSSA
 ;

423 
__IO
 
ušt32_t
 
LSL
 ;

424 
__IO
 
ušt32_t
 
CR
 ;

426 } 
	tFIREWALL_Ty³Def
;

433 
__IO
 
ušt32_t
 
CR
;

434 
__IO
 
ušt32_t
 
CSR
;

435 } 
	tPWR_Ty³Def
;

442 
__IO
 
ušt32_t
 
CR
;

443 
__IO
 
ušt32_t
 
ICSCR
;

444 
__IO
 
ušt32_t
 
CRRCR
;

445 
__IO
 
ušt32_t
 
CFGR
;

446 
__IO
 
ušt32_t
 
CIER
;

447 
__IO
 
ušt32_t
 
CIFR
;

448 
__IO
 
ušt32_t
 
CICR
;

449 
__IO
 
ušt32_t
 
IOPRSTR
;

450 
__IO
 
ušt32_t
 
AHBRSTR
;

451 
__IO
 
ušt32_t
 
APB2RSTR
;

452 
__IO
 
ušt32_t
 
APB1RSTR
;

453 
__IO
 
ušt32_t
 
IOPENR
;

454 
__IO
 
ušt32_t
 
AHBENR
;

455 
__IO
 
ušt32_t
 
APB2ENR
;

456 
__IO
 
ušt32_t
 
APB1ENR
;

457 
__IO
 
ušt32_t
 
IOPSMENR
;

458 
__IO
 
ušt32_t
 
AHBSMENR
;

459 
__IO
 
ušt32_t
 
APB2SMENR
;

460 
__IO
 
ušt32_t
 
APB1SMENR
;

461 
__IO
 
ušt32_t
 
CCIPR
;

462 
__IO
 
ušt32_t
 
CSR
;

463 } 
	tRCC_Ty³Def
;

470 
__IO
 
ušt32_t
 
CR
;

471 
__IO
 
ušt32_t
 
SR
;

472 
__IO
 
ušt32_t
 
DR
;

473 } 
	tRNG_Ty³Def
;

480 
__IO
 
ušt32_t
 
TR
;

481 
__IO
 
ušt32_t
 
DR
;

482 
__IO
 
ušt32_t
 
CR
;

483 
__IO
 
ušt32_t
 
ISR
;

484 
__IO
 
ušt32_t
 
PRER
;

485 
__IO
 
ušt32_t
 
WUTR
;

486 
ušt32_t
 
RESERVED
;

487 
__IO
 
ušt32_t
 
ALRMAR
;

488 
__IO
 
ušt32_t
 
ALRMBR
;

489 
__IO
 
ušt32_t
 
WPR
;

490 
__IO
 
ušt32_t
 
SSR
;

491 
__IO
 
ušt32_t
 
SHIFTR
;

492 
__IO
 
ušt32_t
 
TSTR
;

493 
__IO
 
ušt32_t
 
TSDR
;

494 
__IO
 
ušt32_t
 
TSSSR
;

495 
__IO
 
ušt32_t
 
CALR
;

496 
__IO
 
ušt32_t
 
TAMPCR
;

497 
__IO
 
ušt32_t
 
ALRMASSR
;

498 
__IO
 
ušt32_t
 
ALRMBSSR
;

499 
__IO
 
ušt32_t
 
OR
;

500 
__IO
 
ušt32_t
 
BKP0R
;

501 
__IO
 
ušt32_t
 
BKP1R
;

502 
__IO
 
ušt32_t
 
BKP2R
;

503 
__IO
 
ušt32_t
 
BKP3R
;

504 
__IO
 
ušt32_t
 
BKP4R
;

505 } 
	tRTC_Ty³Def
;

513 
__IO
 
ušt32_t
 
CR1
;

514 
__IO
 
ušt32_t
 
CR2
;

515 
__IO
 
ušt32_t
 
SR
;

516 
__IO
 
ušt32_t
 
DR
;

517 
__IO
 
ušt32_t
 
CRCPR
;

518 
__IO
 
ušt32_t
 
RXCRCR
;

519 
__IO
 
ušt32_t
 
TXCRCR
;

520 
__IO
 
ušt32_t
 
I2SCFGR
;

521 
__IO
 
ušt32_t
 
I2SPR
;

522 } 
	tSPI_Ty³Def
;

529 
__IO
 
ušt32_t
 
CR1
;

530 
__IO
 
ušt32_t
 
CR2
;

531 
__IO
 
ušt32_t
 
SMCR
;

532 
__IO
 
ušt32_t
 
DIER
;

533 
__IO
 
ušt32_t
 
SR
;

534 
__IO
 
ušt32_t
 
EGR
;

535 
__IO
 
ušt32_t
 
CCMR1
;

536 
__IO
 
ušt32_t
 
CCMR2
;

537 
__IO
 
ušt32_t
 
CCER
;

538 
__IO
 
ušt32_t
 
CNT
;

539 
__IO
 
ušt32_t
 
PSC
;

540 
__IO
 
ušt32_t
 
ARR
;

541 
ušt32_t
 
RESERVED12
;

542 
__IO
 
ušt32_t
 
CCR1
;

543 
__IO
 
ušt32_t
 
CCR2
;

544 
__IO
 
ušt32_t
 
CCR3
;

545 
__IO
 
ušt32_t
 
CCR4
;

546 
ušt32_t
 
RESERVED17
;

547 
__IO
 
ušt32_t
 
DCR
;

548 
__IO
 
ušt32_t
 
DMAR
;

549 
__IO
 
ušt32_t
 
OR
;

550 } 
	tTIM_Ty³Def
;

557 
__IO
 
ušt32_t
 
CR
;

558 
__IO
 
ušt32_t
 
IER
;

559 
__IO
 
ušt32_t
 
ICR
;

560 
__IO
 
ušt32_t
 
ISR
;

561 
__IO
 
ušt32_t
 
IOHCR
;

562 
ušt32_t
 
RESERVED1
;

563 
__IO
 
ušt32_t
 
IOASCR
;

564 
ušt32_t
 
RESERVED2
;

565 
__IO
 
ušt32_t
 
IOSCR
;

566 
ušt32_t
 
RESERVED3
;

567 
__IO
 
ušt32_t
 
IOCCR
;

568 
ušt32_t
 
RESERVED4
;

569 
__IO
 
ušt32_t
 
IOGCSR
;

570 
__IO
 
ušt32_t
 
IOGXCR
[8];

571 } 
	tTSC_Ty³Def
;

578 
__IO
 
ušt32_t
 
CR1
;

579 
__IO
 
ušt32_t
 
CR2
;

580 
__IO
 
ušt32_t
 
CR3
;

581 
__IO
 
ušt32_t
 
BRR
;

582 
__IO
 
ušt32_t
 
GTPR
;

583 
__IO
 
ušt32_t
 
RTOR
;

584 
__IO
 
ušt32_t
 
RQR
;

585 
__IO
 
ušt32_t
 
ISR
;

586 
__IO
 
ušt32_t
 
ICR
;

587 
__IO
 
ušt32_t
 
RDR
;

588 
__IO
 
ušt32_t
 
TDR
;

589 } 
	tUSART_Ty³Def
;

596 
__IO
 
ušt32_t
 
CR
;

597 
__IO
 
ušt32_t
 
CFR
;

598 
__IO
 
ušt32_t
 
SR
;

599 } 
	tWWDG_Ty³Def
;

606 
__IO
 
ušt16_t
 
EP0R
;

607 
__IO
 
ušt16_t
 
RESERVED0
;

608 
__IO
 
ušt16_t
 
EP1R
;

609 
__IO
 
ušt16_t
 
RESERVED1
;

610 
__IO
 
ušt16_t
 
EP2R
;

611 
__IO
 
ušt16_t
 
RESERVED2
;

612 
__IO
 
ušt16_t
 
EP3R
;

613 
__IO
 
ušt16_t
 
RESERVED3
;

614 
__IO
 
ušt16_t
 
EP4R
;

615 
__IO
 
ušt16_t
 
RESERVED4
;

616 
__IO
 
ušt16_t
 
EP5R
;

617 
__IO
 
ušt16_t
 
RESERVED5
;

618 
__IO
 
ušt16_t
 
EP6R
;

619 
__IO
 
ušt16_t
 
RESERVED6
;

620 
__IO
 
ušt16_t
 
EP7R
;

621 
__IO
 
ušt16_t
 
RESERVED7
[17];

622 
__IO
 
ušt16_t
 
CNTR
;

623 
__IO
 
ušt16_t
 
RESERVED8
;

624 
__IO
 
ušt16_t
 
ISTR
;

625 
__IO
 
ušt16_t
 
RESERVED9
;

626 
__IO
 
ušt16_t
 
FNR
;

627 
__IO
 
ušt16_t
 
RESERVEDA
;

628 
__IO
 
ušt16_t
 
DADDR
;

629 
__IO
 
ušt16_t
 
RESERVEDB
;

630 
__IO
 
ušt16_t
 
BTABLE
;

631 
__IO
 
ušt16_t
 
RESERVEDC
;

632 
__IO
 
ušt16_t
 
LPMCSR
;

633 
__IO
 
ušt16_t
 
RESERVEDD
;

634 
__IO
 
ušt16_t
 
BCDR
;

635 
__IO
 
ušt16_t
 
RESERVEDE
;

636 } 
	tUSB_Ty³Def
;

645 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

646 
	#FLASH_BANK2_BASE
 ((
ušt32_t
)0x08018000Uè

	)

647 
	#FLASH_BANK1_END
 ((
ušt32_t
)0x08017FFFUè

	)

648 
	#FLASH_BANK2_END
 ((
ušt32_t
)0x0802FFFFUè

	)

649 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

650 
	#DATA_EEPROM_BANK2_BASE
 ((
ušt32_t
)0x08080C00Uè

	)

651 
	#DATA_EEPROM_BANK1_END
 ((
ušt32_t
)0x08080BFFUè

	)

652 
	#DATA_EEPROM_BANK2_END
 ((
ušt32_t
)0x080817FFUè

	)

653 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

654 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

657 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

658 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

659 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

661 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

662 
	#TIM3_BASE
 (
APBPERIPH_BASE
 + 0x00000400)

	)

663 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

664 
	#TIM7_BASE
 (
APBPERIPH_BASE
 + 0x00001400)

	)

665 
	#LCD_BASE
 (
APBPERIPH_BASE
 + 0x00002400)

	)

666 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

667 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

668 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

669 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

670 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

671 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

672 
	#USART4_BASE
 (
APBPERIPH_BASE
 + 0x00004C00)

	)

673 
	#USART5_BASE
 (
APBPERIPH_BASE
 + 0x00005000)

	)

674 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

675 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

676 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

677 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

678 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

679 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

680 
	#I2C3_BASE
 (
APBPERIPH_BASE
 + 0x00007800)

	)

682 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

683 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

684 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

685 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

686 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

687 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

688 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

689 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

690 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

691 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

692 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

693 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

694 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

696 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

697 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

698 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

699 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

700 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

701 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

702 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

703 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

704 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

707 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

708 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

709 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

710 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

711 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

712 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

714 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

715 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

716 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

717 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

718 
	#GPIOE_BASE
 (
IOPPERIPH_BASE
 + 0x00001000)

	)

719 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

729 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

730 
	#TIM3
 ((
TIM_Ty³Def
 *è
TIM3_BASE
)

	)

731 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

732 
	#TIM7
 ((
TIM_Ty³Def
 *è
TIM7_BASE
)

	)

733 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

734 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

735 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

736 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

737 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

738 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

739 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

740 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

741 
	#I2C3
 ((
I2C_Ty³Def
 *è
I2C3_BASE
)

	)

742 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

743 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

744 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

745 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

746 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

747 
	#LCD
 ((
LCD_Ty³Def
 *è
LCD_BASE
)

	)

748 
	#USART4
 ((
USART_Ty³Def
 *è
USART4_BASE
)

	)

749 
	#USART5
 ((
USART_Ty³Def
 *è
USART5_BASE
)

	)

751 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

752 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

753 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

754 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

755 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

756 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

757 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

758 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

759 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

761 
	#ADC
 
ADC1_COMMON


	)

762 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

763 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

764 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

766 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

767 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

768 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

769 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

770 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

771 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

772 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

773 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

774 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

777 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

778 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

779 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

780 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

781 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

782 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

784 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

785 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

786 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

787 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

788 
	#GPIOE
 ((
GPIO_Ty³Def
 *è
GPIOE_BASE
)

	)

789 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

791 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

814 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

815 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

816 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

817 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

818 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

819 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

820 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

823 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

826 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

827 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

828 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

829 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

830 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

831 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

832 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

835 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

838 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

839 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

840 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

841 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

842 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

843 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

846 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

847 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

848 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

849 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

850 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

851 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

852 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

853 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

854 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

855 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

856 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

857 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

858 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

859 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

860 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

861 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

862 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

863 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

864 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

865 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

866 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

867 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

868 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

869 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

870 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

871 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

872 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

875 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

878 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

879 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

880 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

881 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

882 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

883 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

884 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

885 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

886 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

887 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

888 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

889 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

890 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

891 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

895 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

896 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

897 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

898 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

901 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

902 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

903 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

904 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

907 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

908 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

911 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

912 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

913 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

914 
	#ADC_CHSELR_CHSEL16
 ((
ušt32_t
)0x00010000Uè

	)

915 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

916 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

917 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

918 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

919 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

920 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

921 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

922 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

923 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

924 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

925 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

926 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

927 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

928 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

929 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

930 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

933 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

936 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

939 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

940 
	#ADC_CCR_VLCDEN
 ((
ušt32_t
)0x01000000Uè

	)

941 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

942 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

943 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

944 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

945 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

946 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

947 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

956 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

957 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

958 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

959 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

960 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

961 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

962 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

963 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

964 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

966 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

967 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

968 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

969 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

970 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

971 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

972 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

973 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

974 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

975 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

976 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

977 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

978 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

979 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

980 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

983 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

984 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

985 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

986 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

989 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

997 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1000 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

1003 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

1004 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

1005 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

1006 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

1007 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

1008 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

1009 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

1010 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

1013 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1016 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1025 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

1026 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

1027 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

1028 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1029 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1030 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1031 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1032 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1035 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1036 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1038 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1039 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1040 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1041 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1043 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1044 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1045 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1047 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1050 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1051 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1052 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1053 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1054 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1055 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1056 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1057 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1058 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1061 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1062 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1063 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1064 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1075 
	#DAC_CHANNEL2_SUPPORT


	)

1078 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1079 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1080 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1082 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1083 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1084 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1085 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1087 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1088 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1089 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1091 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1092 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1093 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1094 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1095 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1097 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1098 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1100 
	#DAC_CR_EN2
 ((
ušt32_t
)0x00010000Uè

	)

1101 
	#DAC_CR_BOFF2
 ((
ušt32_t
)0x00020000Uè

	)

1102 
	#DAC_CR_TEN2
 ((
ušt32_t
)0x00040000Uè

	)

1104 
	#DAC_CR_TSEL2
 ((
ušt32_t
)0x00380000Uè

	)

1105 
	#DAC_CR_TSEL2_0
 ((
ušt32_t
)0x00080000Uè

	)

1106 
	#DAC_CR_TSEL2_1
 ((
ušt32_t
)0x00100000Uè

	)

1107 
	#DAC_CR_TSEL2_2
 ((
ušt32_t
)0x00200000Uè

	)

1109 
	#DAC_CR_WAVE2
 ((
ušt32_t
)0x00C00000Uè

	)

1110 
	#DAC_CR_WAVE2_0
 ((
ušt32_t
)0x00400000Uè

	)

1111 
	#DAC_CR_WAVE2_1
 ((
ušt32_t
)0x00800000Uè

	)

1113 
	#DAC_CR_MAMP2
 ((
ušt32_t
)0x0F000000Uè

	)

1114 
	#DAC_CR_MAMP2_0
 ((
ušt32_t
)0x01000000Uè

	)

1115 
	#DAC_CR_MAMP2_1
 ((
ušt32_t
)0x02000000Uè

	)

1116 
	#DAC_CR_MAMP2_2
 ((
ušt32_t
)0x04000000Uè

	)

1117 
	#DAC_CR_MAMP2_3
 ((
ušt32_t
)0x08000000Uè

	)

1119 
	#DAC_CR_DMAEN2
 ((
ušt32_t
)0x10000000Uè

	)

1120 
	#DAC_CR_DMAUDRIE2
 ((
ušt32_t
)0x20000000Uè

	)

1123 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1124 
	#DAC_SWTRIGR_SWTRIG2
 ((
ušt32_t
)0x00000002Uè

	)

1127 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1130 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1133 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1136 
	#DAC_DHR12R2_DACC2DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1139 
	#DAC_DHR12L2_DACC2DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1142 
	#DAC_DHR8R2_DACC2DHR
 ((
ušt32_t
)0x000000FFUè

	)

1145 
	#DAC_DHR12RD_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1146 
	#DAC_DHR12RD_DACC2DHR
 ((
ušt32_t
)0x0FFF0000Uè

	)

1149 
	#DAC_DHR12LD_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1150 
	#DAC_DHR12LD_DACC2DHR
 ((
ušt32_t
)0xFFF00000Uè

	)

1153 
	#DAC_DHR8RD_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1154 
	#DAC_DHR8RD_DACC2DHR
 ((
ušt32_t
)0x0000FF00Uè

	)

1157 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1160 
	#DAC_DOR2_DACC2DOR
 ((
ušt32_t
)0x00000FFFUè

	)

1163 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1164 
	#DAC_SR_DMAUDR2
 ((
ušt32_t
)0x20000000Uè

	)

1173 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1175 
	#DBGMCU_IDCODE_DIV_ID
 ((
ušt32_t
)0x0000F000Uè

	)

1176 
	#DBGMCU_IDCODE_MCD_DIV_ID
 ((
ušt32_t
)0x00006000Uè

	)

1177 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1178 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1179 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1180 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1181 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1182 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1183 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1184 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1185 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1186 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1187 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1188 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1189 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1190 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1191 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1192 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1193 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1196 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1197 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1198 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1199 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1202 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1203 
	#DBGMCU_APB1_FZ_DBG_TIM3_STOP
 ((
ušt32_t
)0x00000002U)

	)

1204 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1205 
	#DBGMCU_APB1_FZ_DBG_TIM7_STOP
 ((
ušt32_t
)0x00000020U)

	)

1206 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1207 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1208 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1209 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1210 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1211 
	#DBGMCU_APB1_FZ_DBG_I2C3_STOP
 ((
ušt32_t
)0x00800000Uè

	)

1212 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1214 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1215 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1224 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1225 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1226 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1227 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1228 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1229 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1230 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1231 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1232 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1233 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1234 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1235 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1236 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1237 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1238 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1239 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1240 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1241 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1242 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1243 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1244 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1245 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1246 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1247 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1248 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1249 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1250 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1251 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1254 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1255 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1256 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1257 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1258 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1259 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1260 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1261 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1262 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1263 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1264 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1265 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1266 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1267 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1268 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1269 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1270 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1271 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1272 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1273 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1274 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1275 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1276 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1277 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1278 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1279 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1280 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1281 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1284 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1285 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1286 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1287 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1288 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1289 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1290 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1291 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1293 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1294 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1295 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1297 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1298 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1299 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1301 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1302 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1303 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1305 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1308 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1311 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1314 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1318 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1319 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1320 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1321 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1322 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1323 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1324 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1334 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1335 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1336 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1337 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1338 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1339 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1340 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1341 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1342 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1343 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1344 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1345 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1346 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1347 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1348 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1349 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1350 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1351 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1352 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1353 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1354 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1355 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1356 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1357 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1358 
	#EXTI_IMR_IM24
 ((
ušt32_t
)0x01000000Uè

	)

1359 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1360 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1361 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1362 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1365 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1366 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1367 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1368 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1369 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1370 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1371 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1372 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1373 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1374 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1375 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1376 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1377 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1378 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1379 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1380 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1381 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1382 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1383 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1384 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1385 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1386 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1387 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1388 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1389 
	#EXTI_EMR_EM24
 ((
ušt32_t
)0x01000000Uè

	)

1390 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1391 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1392 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1393 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1396 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1397 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1398 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1399 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1400 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1401 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1402 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1403 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1404 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1405 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1406 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1407 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1408 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1409 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1410 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1411 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1412 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1413 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1414 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1415 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1416 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1417 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1420 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1421 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1422 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1423 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1424 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1425 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1426 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1427 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1428 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1429 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1430 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1431 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1432 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1433 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1434 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1435 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1436 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1437 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1438 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1439 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1440 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1441 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1444 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1445 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1446 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1447 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1448 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1449 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1450 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1451 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1452 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1453 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1454 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1455 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1456 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1457 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1458 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1459 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1460 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1461 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1462 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1463 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1464 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1465 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1468 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1469 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1470 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1471 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1472 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1473 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1474 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1475 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1476 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1477 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1478 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1479 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1480 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1481 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1482 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1483 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1484 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1485 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1486 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1487 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1488 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1489 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1492 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1493 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1494 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1495 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1496 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1497 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1498 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1499 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1500 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1501 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1502 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1503 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1504 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1505 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1506 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1507 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1508 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1509 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1510 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1511 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1512 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1513 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1516 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1517 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1518 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1519 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1520 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1521 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1522 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1523 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1524 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1525 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1526 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1527 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1528 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1529 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1530 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1531 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1532 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1533 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1534 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1535 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1536 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1537 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1540 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1541 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1542 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1543 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1544 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1545 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1546 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1547 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1548 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1549 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1550 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1551 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1552 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1553 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1554 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1555 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1556 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1557 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1558 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1559 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1560 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1561 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1564 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1565 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1566 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1567 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1568 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1569 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1570 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1571 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1572 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1573 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1574 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1575 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1576 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1577 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1578 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1579 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1580 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1581 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1582 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1583 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1584 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1585 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1594 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1595 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1596 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1597 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1598 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1599 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1602 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1603 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1604 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1605 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1606 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1607 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1608 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1609 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1610 
	#FLASH_PECR_PARALLBANK
 ((
ušt32_t
)0x00008000Uè

	)

1611 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1612 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1613 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1614 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1615 
	#FLASH_PECR_NZDISABLE
 ((
ušt32_t
)0x00400000Uè

	)

1618 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1621 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1624 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1627 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1630 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1631 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1632 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1633 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1635 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1636 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1637 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1638 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1639 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1640 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1641 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1644 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1645 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1646 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1649 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1650 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1651 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1652 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1653 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1654 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1655 
	#FLASH_OPTR_BFB2
 ((
ušt32_t
)0x00800000Uè

	)

1656 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1657 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1660 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1668 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1669 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1670 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1671 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1672 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1673 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1674 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1675 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1676 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1677 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1678 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1679 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1680 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1681 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1682 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1683 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1684 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1685 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1686 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1687 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1688 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1689 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1690 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1691 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1692 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1693 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1694 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1695 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1696 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1697 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1698 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1699 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1700 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1701 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1702 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1703 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1704 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1705 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1706 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1707 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1708 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1709 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1710 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1711 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1712 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1713 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1714 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1715 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1718 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1719 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1720 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1721 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1722 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1723 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1724 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1725 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1726 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1727 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1728 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1729 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1730 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1731 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1732 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1733 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1736 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1737 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1738 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1739 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1740 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1741 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1742 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1743 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1744 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1745 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1746 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1747 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1748 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1749 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1750 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1751 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1752 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1753 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1754 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1755 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1756 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1757 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1758 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1759 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1760 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1761 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1762 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1763 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1764 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1765 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1766 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1767 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1768 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1769 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1770 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1771 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1772 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1773 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1774 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1775 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1776 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1777 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1778 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1779 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1780 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1781 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1782 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1783 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1786 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1787 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1788 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1789 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1790 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1791 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1792 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1793 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1794 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1795 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1796 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1797 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1798 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1799 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1800 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1801 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1802 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1803 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1804 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1805 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1806 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1807 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1808 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1809 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1810 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1811 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1812 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1813 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1814 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1815 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1816 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1817 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1818 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1819 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1820 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1821 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1822 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1823 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1824 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1825 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1826 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1827 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1828 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1829 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1830 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1831 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1832 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1833 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1836 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1837 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1838 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1839 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1840 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1841 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1842 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1843 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1844 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1845 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1846 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1847 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1848 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1849 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1850 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1851 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1854 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1855 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1856 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1857 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1858 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1859 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1860 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1861 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1862 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1863 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1864 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1865 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1866 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1867 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1868 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1869 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1872 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1873 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1874 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1875 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1876 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1877 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1878 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1879 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1880 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1881 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1882 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1883 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1884 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1885 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1886 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1887 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1888 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1889 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1890 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1891 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1892 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1893 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1894 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1895 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1896 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1897 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1898 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1899 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1900 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1901 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1902 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1903 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1906 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1907 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1908 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1909 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1910 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1911 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1912 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1913 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1914 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1915 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1916 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1917 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1918 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1919 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1920 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1921 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1922 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1925 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1926 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1927 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1928 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1929 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1930 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1931 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1932 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1935 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1936 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1937 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1938 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1939 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1940 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1941 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1942 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1945 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1946 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1947 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1948 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1949 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1950 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1951 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1952 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1953 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1954 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1955 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1956 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1957 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1958 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1959 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1960 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1969 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1970 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1971 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1972 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1973 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1974 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1975 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1976 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1977 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1978 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1979 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1980 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1981 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1982 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1983 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1984 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1985 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1986 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1987 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1988 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1991 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1992 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1993 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1994 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1995 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1996 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1997 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1998 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1999 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

2000 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

2001 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

2004 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

2005 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

2006 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

2009 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

2010 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

2011 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

2012 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

2013 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

2014 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

2015 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

2016 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

2017 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

2018 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

2019 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

2022 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

2023 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

2024 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

2025 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

2026 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

2029 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

2030 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

2031 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

2032 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

2033 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

2036 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

2037 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

2038 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

2039 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

2040 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

2041 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

2042 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

2043 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

2044 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

2045 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

2046 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

2047 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

2048 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

2049 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

2050 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

2051 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

2052 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

2055 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

2056 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

2057 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

2058 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

2059 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

2060 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

2061 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

2062 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

2063 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

2066 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

2069 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2072 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2080 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

2083 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

2084 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

2085 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

2086 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2089 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2092 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2093 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2094 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2097 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2106 
	#LCD_CR_LCDEN
 ((
ušt32_t
)0x00000001Uè

	)

2107 
	#LCD_CR_VSEL
 ((
ušt32_t
)0x00000002Uè

	)

2109 
	#LCD_CR_DUTY
 ((
ušt32_t
)0x0000001CUè

	)

2110 
	#LCD_CR_DUTY_0
 ((
ušt32_t
)0x00000004Uè

	)

2111 
	#LCD_CR_DUTY_1
 ((
ušt32_t
)0x00000008Uè

	)

2112 
	#LCD_CR_DUTY_2
 ((
ušt32_t
)0x00000010Uè

	)

2114 
	#LCD_CR_BIAS
 ((
ušt32_t
)0x00000060Uè

	)

2115 
	#LCD_CR_BIAS_0
 ((
ušt32_t
)0x00000020Uè

	)

2116 
	#LCD_CR_BIAS_1
 ((
ušt32_t
)0x00000040Uè

	)

2118 
	#LCD_CR_MUX_SEG
 ((
ušt32_t
)0x00000080Uè

	)

2121 
	#LCD_FCR_HD
 ((
ušt32_t
)0x00000001Uè

	)

2122 
	#LCD_FCR_SOFIE
 ((
ušt32_t
)0x00000002Uè

	)

2123 
	#LCD_FCR_UDDIE
 ((
ušt32_t
)0x00000008Uè

	)

2125 
	#LCD_FCR_PON
 ((
ušt32_t
)0x00000070Uè

	)

2126 
	#LCD_FCR_PON_0
 ((
ušt32_t
)0x00000010Uè

	)

2127 
	#LCD_FCR_PON_1
 ((
ušt32_t
)0x00000020Uè

	)

2128 
	#LCD_FCR_PON_2
 ((
ušt32_t
)0x00000040Uè

	)

2130 
	#LCD_FCR_DEAD
 ((
ušt32_t
)0x00000380Uè

	)

2131 
	#LCD_FCR_DEAD_0
 ((
ušt32_t
)0x00000080Uè

	)

2132 
	#LCD_FCR_DEAD_1
 ((
ušt32_t
)0x00000100Uè

	)

2133 
	#LCD_FCR_DEAD_2
 ((
ušt32_t
)0x00000200Uè

	)

2135 
	#LCD_FCR_CC
 ((
ušt32_t
)0x00001C00Uè

	)

2136 
	#LCD_FCR_CC_0
 ((
ušt32_t
)0x00000400Uè

	)

2137 
	#LCD_FCR_CC_1
 ((
ušt32_t
)0x00000800Uè

	)

2138 
	#LCD_FCR_CC_2
 ((
ušt32_t
)0x00001000Uè

	)

2140 
	#LCD_FCR_BLINKF
 ((
ušt32_t
)0x0000E000Uè

	)

2141 
	#LCD_FCR_BLINKF_0
 ((
ušt32_t
)0x00002000Uè

	)

2142 
	#LCD_FCR_BLINKF_1
 ((
ušt32_t
)0x00004000Uè

	)

2143 
	#LCD_FCR_BLINKF_2
 ((
ušt32_t
)0x00008000Uè

	)

2145 
	#LCD_FCR_BLINK
 ((
ušt32_t
)0x00030000Uè

	)

2146 
	#LCD_FCR_BLINK_0
 ((
ušt32_t
)0x00010000Uè

	)

2147 
	#LCD_FCR_BLINK_1
 ((
ušt32_t
)0x00020000Uè

	)

2149 
	#LCD_FCR_DIV
 ((
ušt32_t
)0x003C0000Uè

	)

2150 
	#LCD_FCR_PS
 ((
ušt32_t
)0x03C00000Uè

	)

2153 
	#LCD_SR_ENS
 ((
ušt32_t
)0x00000001Uè

	)

2154 
	#LCD_SR_SOF
 ((
ušt32_t
)0x00000002Uè

	)

2155 
	#LCD_SR_UDR
 ((
ušt32_t
)0x00000004Uè

	)

2156 
	#LCD_SR_UDD
 ((
ušt32_t
)0x00000008Uè

	)

2157 
	#LCD_SR_RDY
 ((
ušt32_t
)0x00000010Uè

	)

2158 
	#LCD_SR_FCRSR
 ((
ušt32_t
)0x00000020Uè

	)

2161 
	#LCD_CLR_SOFC
 ((
ušt32_t
)0x00000002Uè

	)

2162 
	#LCD_CLR_UDDC
 ((
ušt32_t
)0x00000008Uè

	)

2165 
	#LCD_RAM_SEGMENT_DATA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2173 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2174 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2175 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2176 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2177 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2178 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2179 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2182 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2183 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2184 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2185 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2186 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2187 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2188 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2191 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2192 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2193 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2194 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2195 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2196 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2197 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2200 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2202 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2203 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2204 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2206 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2207 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2208 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2210 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2211 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2212 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2214 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2215 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2216 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2217 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2219 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2220 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2221 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2222 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2224 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2225 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2226 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2228 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2229 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2230 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2231 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2232 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2233 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2236 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2237 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2238 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2241 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2244 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2247 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2256 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2257 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2258 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2259 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2260 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2261 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2264 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2265 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2266 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2275 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2276 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2277 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2278 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2279 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2281 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2282 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2283 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2284 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2287 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2288 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2289 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2290 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2291 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2292 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2293 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2294 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2296 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2297 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2298 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2300 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2301 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2302 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2303 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2304 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2307 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2308 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2309 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2310 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2311 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2312 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2314 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2315 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2316 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

2325 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2326 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2327 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2328 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2329 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2330 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

2331 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2332 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2333 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2334 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2335 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2336 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2337 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2338 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2339 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2340 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2341 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2344 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2347 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2348 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2350 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2351 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2352 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2353 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2354 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2355 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2356 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2357 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2358 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2359 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2362 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2363 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2364 
	#RCC_CRRCR_HSI48DIV6OUTEN
 ((
ušt32_t
)0x00000004Uè

	)

2365 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2369 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2370 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2371 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2373 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2374 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2375 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2376 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2379 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2380 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2381 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2383 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2384 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2385 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2386 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2389 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2390 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2391 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2392 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2393 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2395 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2396 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2397 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2398 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2399 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2400 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2401 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2402 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2403 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2406 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2407 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2408 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2409 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2411 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2412 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2413 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2414 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2415 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2418 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2419 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2420 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2421 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2423 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2424 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2425 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2426 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2427 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2429 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2432 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2434 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2435 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2439 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2440 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2441 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2442 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2443 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2445 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2446 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2447 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2448 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2449 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2450 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2451 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2452 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2453 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2456 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2457 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2458 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2460 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2461 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2462 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2465 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2466 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2467 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2468 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2469 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2471 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2472 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2473 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2474 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2475 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2476 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2477 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2478 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2479 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2481 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2482 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2483 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2484 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2486 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2487 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2488 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2489 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2490 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2493 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2494 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2495 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2496 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2497 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2498 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2501 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2502 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2503 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2504 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2505 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2506 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2507 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2508 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2511 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2514 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2515 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2516 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2517 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2518 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2519 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2520 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2521 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2522 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2525 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2526 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2529 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2530 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2531 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2532 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2533 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2534 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2535 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2536 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2537 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2540 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2541 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2543 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2544 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2545 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2546 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2547 
	#RCC_IOPRSTR_IOPERST
 ((
ušt32_t
)0x00000010Uè

	)

2548 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2551 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2552 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2553 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2554 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2555 
	#RCC_IOPRSTR_GPIOERST
 
RCC_IOPRSTR_IOPERST


	)

2556 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2560 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2561 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2562 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2563 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2564 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2567 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2570 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2571 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2572 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2573 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2574 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2575 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2576 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2579 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2580 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2583 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2584 
	#RCC_APB1RSTR_TIM3RST
 ((
ušt32_t
)0x00000002Uè

	)

2585 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2586 
	#RCC_APB1RSTR_TIM7RST
 ((
ušt32_t
)0x00000020Uè

	)

2587 
	#RCC_APB1RSTR_LCDRST
 ((
ušt32_t
)0x00000200Uè

	)

2588 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2589 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2590 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2591 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2592 
	#RCC_APB1RSTR_USART4RST
 ((
ušt32_t
)0x00080000Uè

	)

2593 
	#RCC_APB1RSTR_USART5RST
 ((
ušt32_t
)0x00100000Uè

	)

2594 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2595 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2596 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2597 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2598 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2599 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2600 
	#RCC_APB1RSTR_I2C3RST
 ((
ušt32_t
)0x40000000Uè

	)

2601 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2604 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2605 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2606 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2607 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2608 
	#RCC_IOPENR_IOPEEN
 ((
ušt32_t
)0x00000010Uè

	)

2609 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2612 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2613 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2614 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2615 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2616 
	#RCC_IOPENR_GPIOEEN
 
RCC_IOPENR_IOPEEN


	)

2617 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2620 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2621 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2622 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2623 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2624 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2627 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2630 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2631 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2632 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2633 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2634 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2635 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2636 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2637 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2641 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2642 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2643 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2646 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2647 
	#RCC_APB1ENR_TIM3EN
 ((
ušt32_t
)0x00000002Uè

	)

2648 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2649 
	#RCC_APB1ENR_TIM7EN
 ((
ušt32_t
)0x00000020Uè

	)

2650 
	#RCC_APB1ENR_LCDEN
 ((
ušt32_t
)0x00000200Uè

	)

2651 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2652 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2653 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2654 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2655 
	#RCC_APB1ENR_USART4EN
 ((
ušt32_t
)0x00080000Uè

	)

2656 
	#RCC_APB1ENR_USART5EN
 ((
ušt32_t
)0x00100000Uè

	)

2657 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2658 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2659 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2660 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2661 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2662 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2663 
	#RCC_APB1ENR_I2C3EN
 ((
ušt32_t
)0x40000000Uè

	)

2664 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2667 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2668 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2669 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2670 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2671 
	#RCC_IOPSMENR_IOPESMEN
 ((
ušt32_t
)0x00000010Uè

	)

2672 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2675 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2676 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2677 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2678 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2679 
	#RCC_IOPSMENR_GPIOESMEN
 
RCC_IOPSMENR_IOPESMEN


	)

2680 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2683 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2684 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2685 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2686 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2687 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2688 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2691 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2694 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2695 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2696 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2697 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2698 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2699 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2700 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2703 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2704 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2707 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2708 
	#RCC_APB1SMENR_TIM3SMEN
 ((
ušt32_t
)0x00000002Uè

	)

2709 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2710 
	#RCC_APB1SMENR_TIM7SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2711 
	#RCC_APB1SMENR_LCDSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2712 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2713 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2714 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2715 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2716 
	#RCC_APB1SMENR_USART4SMEN
 ((
ušt32_t
)0x00080000Uè

	)

2717 
	#RCC_APB1SMENR_USART5SMEN
 ((
ušt32_t
)0x00100000Uè

	)

2718 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2719 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2720 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2721 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2722 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2723 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2724 
	#RCC_APB1SMENR_I2C3SMEN
 ((
ušt32_t
)0x40000000Uè

	)

2725 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2729 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2730 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2731 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2734 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2735 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2736 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2739 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2740 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2741 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2744 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2745 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2746 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2749 
	#RCC_CCIPR_I2C3SEL
 ((
ušt32_t
)0x00030000Uè

	)

2750 
	#RCC_CCIPR_I2C3SEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2751 
	#RCC_CCIPR_I2C3SEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2754 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2755 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2756 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2759 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2762 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2765 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2766 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2768 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2769 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2770 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2772 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2773 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2774 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2776 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2777 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2780 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2781 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2782 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2784 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2785 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2786 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2787 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2789 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2790 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2792 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2793 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2794 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2795 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2796 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2797 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2798 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2799 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2800 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2803 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2812 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2813 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2816 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2817 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2818 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2819 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2820 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2828 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2829 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2830 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2831 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2832 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2833 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2834 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2835 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2836 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2837 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2838 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2839 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2840 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2841 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2842 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2843 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2844 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2845 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2846 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2847 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2848 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2849 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2850 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2851 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2852 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2853 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2854 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2857 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2858 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2859 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2860 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2861 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2862 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2863 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2864 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2865 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2866 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2867 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2868 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2869 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2870 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2871 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2872 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2873 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2874 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2875 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2876 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2877 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2878 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2879 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2880 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2881 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2882 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2883 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2884 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2887 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2888 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2889 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2890 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2891 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2892 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2893 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2894 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2895 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2896 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2897 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2898 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2899 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2900 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2901 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2902 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2903 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2904 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2905 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2906 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2907 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2908 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2909 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2910 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2911 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2914 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2915 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2916 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2917 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2918 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2919 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2920 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2921 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2922 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2923 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2924 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2925 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2926 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2927 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2928 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2929 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2930 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2933 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2934 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2937 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2940 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2941 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2942 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2943 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2944 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2945 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2946 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2947 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2948 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2949 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2950 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2951 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2952 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2953 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2954 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2955 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2956 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2957 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2958 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2959 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2960 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2961 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2962 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2963 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2964 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2965 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2966 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2967 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2968 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2969 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2970 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2971 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2972 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2973 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2974 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2975 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2976 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2977 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2978 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2979 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2982 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2983 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2984 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2985 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2986 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2987 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2988 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2989 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2990 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2991 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2992 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2993 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2994 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2995 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2996 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2997 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2998 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2999 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3000 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3001 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3002 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

3003 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3004 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3005 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3006 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3007 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3008 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3009 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3010 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3011 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3012 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

3013 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3014 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3015 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3016 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3017 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3018 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3019 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3020 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3021 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3024 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

3027 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

3030 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

3031 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

3034 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

3035 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

3036 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

3037 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

3038 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

3039 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

3040 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3041 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3042 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3043 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3044 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3045 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3046 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3047 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3048 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3049 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3050 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3051 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3052 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3053 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3054 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3055 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3056 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3057 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3058 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3059 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3060 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3063 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

3064 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

3065 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

3066 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

3067 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

3068 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

3069 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

3070 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

3071 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

3072 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

3073 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

3074 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

3075 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

3076 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

3077 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

3078 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

3079 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

3080 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

3083 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

3086 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

3087 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

3088 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

3089 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

3090 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

3091 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

3092 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

3093 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

3094 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

3095 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

3096 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

3097 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

3098 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

3101 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

3102 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

3103 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

3104 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

3105 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

3106 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

3107 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

3108 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

3109 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

3110 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

3111 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

3112 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

3113 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

3116 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

3117 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

3118 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

3119 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

3120 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

3121 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

3122 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3123 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3124 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3125 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3126 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3127 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3128 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3129 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3130 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3131 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3132 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3133 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3134 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3135 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3136 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3137 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

3138 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

3139 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3140 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3141 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3142 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3143 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3146 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3147 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3148 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3149 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3150 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3151 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3154 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3155 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3156 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3157 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3158 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3159 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3162 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3163 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3166 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3169 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3172 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3175 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3178 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3181 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3184 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3192 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3193 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3194 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3195 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3196 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3197 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3198 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3199 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3200 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3201 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3202 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3203 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3204 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3205 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3206 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3207 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3208 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3211 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3212 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3213 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3214 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3215 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3216 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3217 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3220 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3221 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3222 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3223 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3224 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3225 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3226 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3227 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3228 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3231 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3234 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3237 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3240 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3243 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3244 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3245 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3246 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3247 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3248 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3249 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3250 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3251 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3252 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3253 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3254 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3255 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3256 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3257 
	#SPI_I2SCFGR_ASTRTEN
 ((
ušt32_t
)0x00001000Uè

	)

3259 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3260 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3261 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3269 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3270 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3271 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3272 
	#SYSCFG_CFGR1_UFB
 ((
ušt32_t
)0x00000008Uè

	)

3273 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3274 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3275 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3278 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3279 
	#SYSCFG_CFGR2_CAPA
 ((
ušt32_t
)0x0000003EUè

	)

3280 
	#SYSCFG_CFGR2_CAPA_0
 ((
ušt32_t
)0x00000002U)

	)

3281 
	#SYSCFG_CFGR2_CAPA_1
 ((
ušt32_t
)0x00000004U)

	)

3282 
	#SYSCFG_CFGR2_CAPA_2
 ((
ušt32_t
)0x00000008U)

	)

3283 
	#SYSCFG_CFGR2_CAPA_3
 ((
ušt32_t
)0x00000010U)

	)

3284 
	#SYSCFG_CFGR2_CAPA_4
 ((
ušt32_t
)0x00000020U)

	)

3285 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3286 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3287 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3288 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3289 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3290 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3291 
	#SYSCFG_CFGR2_I2C3_FMP
 ((
ušt32_t
)0x00004000Uè

	)

3294 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3295 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3296 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3297 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3302 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3303 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3304 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3305 
	#SYSCFG_EXTICR1_EXTI0_PD
 ((
ušt32_t
)0x00000003Uè

	)

3306 
	#SYSCFG_EXTICR1_EXTI0_PE
 ((
ušt32_t
)0x00000004Uè

	)

3307 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3312 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3313 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3314 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3315 
	#SYSCFG_EXTICR1_EXTI1_PD
 ((
ušt32_t
)0x00000030Uè

	)

3316 
	#SYSCFG_EXTICR1_EXTI1_PE
 ((
ušt32_t
)0x00000040Uè

	)

3317 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3322 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3323 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3324 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3325 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3326 
	#SYSCFG_EXTICR1_EXTI2_PE
 ((
ušt32_t
)0x00000400Uè

	)

3331 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3332 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3333 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3334 
	#SYSCFG_EXTICR1_EXTI3_PD
 ((
ušt32_t
)0x00003000Uè

	)

3335 
	#SYSCFG_EXTICR1_EXTI3_PE
 ((
ušt32_t
)0x00004000Uè

	)

3338 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3339 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3340 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3341 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3346 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3347 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3348 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3349 
	#SYSCFG_EXTICR2_EXTI4_PD
 ((
ušt32_t
)0x00000003Uè

	)

3350 
	#SYSCFG_EXTICR2_EXTI4_PE
 ((
ušt32_t
)0x00000004Uè

	)

3355 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3356 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3357 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3358 
	#SYSCFG_EXTICR2_EXTI5_PD
 ((
ušt32_t
)0x00000030Uè

	)

3359 
	#SYSCFG_EXTICR2_EXTI5_PE
 ((
ušt32_t
)0x00000040Uè

	)

3364 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3365 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3366 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3367 
	#SYSCFG_EXTICR2_EXTI6_PD
 ((
ušt32_t
)0x00000300Uè

	)

3368 
	#SYSCFG_EXTICR2_EXTI6_PE
 ((
ušt32_t
)0x00000400Uè

	)

3373 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3374 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3375 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3376 
	#SYSCFG_EXTICR2_EXTI7_PD
 ((
ušt32_t
)0x00003000Uè

	)

3377 
	#SYSCFG_EXTICR2_EXTI7_PE
 ((
ušt32_t
)0x00004000Uè

	)

3380 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3381 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3382 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3383 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3388 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3389 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3390 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3391 
	#SYSCFG_EXTICR3_EXTI8_PD
 ((
ušt32_t
)0x00000003Uè

	)

3392 
	#SYSCFG_EXTICR3_EXTI8_PE
 ((
ušt32_t
)0x00000004Uè

	)

3397 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3398 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3399 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3400 
	#SYSCFG_EXTICR3_EXTI9_PD
 ((
ušt32_t
)0x00000030Uè

	)

3401 
	#SYSCFG_EXTICR3_EXTI9_PE
 ((
ušt32_t
)0x00000040Uè

	)

3402 
	#SYSCFG_EXTICR3_EXTI9_PH
 ((
ušt32_t
)0x00000050Uè

	)

3407 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3408 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3409 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3410 
	#SYSCFG_EXTICR3_EXTI10_PD
 ((
ušt32_t
)0x00000300Uè

	)

3411 
	#SYSCFG_EXTICR3_EXTI10_PE
 ((
ušt32_t
)0x00000400Uè

	)

3412 
	#SYSCFG_EXTICR3_EXTI10_PH
 ((
ušt32_t
)0x00000500Uè

	)

3417 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3418 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3419 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3420 
	#SYSCFG_EXTICR3_EXTI11_PD
 ((
ušt32_t
)0x00003000Uè

	)

3421 
	#SYSCFG_EXTICR3_EXTI11_PE
 ((
ušt32_t
)0x00004000Uè

	)

3424 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3425 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3426 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3427 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3432 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3433 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3434 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3435 
	#SYSCFG_EXTICR4_EXTI12_PD
 ((
ušt32_t
)0x00000003Uè

	)

3436 
	#SYSCFG_EXTICR4_EXTI12_PE
 ((
ušt32_t
)0x00000004Uè

	)

3441 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3442 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3443 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3444 
	#SYSCFG_EXTICR4_EXTI13_PD
 ((
ušt32_t
)0x00000030Uè

	)

3445 
	#SYSCFG_EXTICR4_EXTI13_PE
 ((
ušt32_t
)0x00000040Uè

	)

3450 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3451 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3452 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3453 
	#SYSCFG_EXTICR4_EXTI14_PD
 ((
ušt32_t
)0x00000300Uè

	)

3454 
	#SYSCFG_EXTICR4_EXTI14_PE
 ((
ušt32_t
)0x00000400Uè

	)

3459 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3460 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3461 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3462 
	#SYSCFG_EXTICR4_EXTI15_PD
 ((
ušt32_t
)0x00003000Uè

	)

3463 
	#SYSCFG_EXTICR4_EXTI15_PE
 ((
ušt32_t
)0x00004000Uè

	)

3467 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3468 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3469 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3470 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3471 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3472 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3473 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3474 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3475 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3476 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3477 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3478 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3479 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3480 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3484 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3485 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3486 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3487 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3488 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3489 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3499 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3500 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3501 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3502 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3504 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3508 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3509 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3510 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3511 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3512 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3514 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3515 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3516 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3518 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3520 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3521 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3522 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3525 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3527 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3528 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3529 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3530 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3532 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3535 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3536 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3537 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3538 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3540 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3542 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3543 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3544 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3545 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3547 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3549 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3550 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3551 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3552 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3553 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3555 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3556 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3557 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3559 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3560 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3563 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3564 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3565 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3566 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3567 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3568 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3569 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3570 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3571 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3572 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3573 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3574 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3577 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3578 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3579 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3580 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3581 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3582 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3583 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3584 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3585 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3586 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3589 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3590 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3591 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3592 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3593 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3594 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3597 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3598 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3599 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3601 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3602 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3604 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3605 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3606 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3607 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3609 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3611 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3612 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3613 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3615 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3616 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3618 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3619 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3620 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3621 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3623 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3627 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3628 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3629 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3631 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3632 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3633 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3634 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3635 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3637 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3638 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3639 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3641 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3642 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3643 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3644 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3645 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3648 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3649 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3650 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3652 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3653 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3655 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3656 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3657 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3658 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3660 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3662 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3663 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3664 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3666 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3667 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3669 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3670 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3671 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3672 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3674 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3678 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3679 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3680 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3682 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3683 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3684 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3685 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3686 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3688 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3689 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3690 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3692 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3693 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3694 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3695 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3696 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3699 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3700 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3701 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3702 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3703 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3704 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3705 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3706 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3707 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3708 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3709 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3710 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3713 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3716 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3719 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3722 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3725 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3728 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3731 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3734 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3735 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3736 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3737 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3738 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3739 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3741 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3742 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3743 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3744 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3745 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3746 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3749 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3752 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3753 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3754 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3755 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3756 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3757 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3758 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3760 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3761 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3762 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3763 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3764 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3765 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3766 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3767 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3769 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3770 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3771 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3772 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3773 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3774 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3776 
	#TIM3_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3777 
	#TIM3_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3778 
	#TIM3_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3779 
	#TIM3_OR_TI1_RMP
 ((
ušt32_t
)0x00000004Uè

	)

3780 
	#TIM3_OR_TI2_RMP
 ((
ušt32_t
)0x00000008Uè

	)

3781 
	#TIM3_OR_TI4_RMP
 ((
ušt32_t
)0x00000010Uè

	)

3790 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3791 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3792 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3793 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3794 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3796 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3797 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3798 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3799 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3801 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3802 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3803 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3804 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3806 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3807 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3809 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3810 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3811 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3812 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3813 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3814 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3815 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3816 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3818 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3819 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3820 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3821 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3822 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3824 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3825 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3826 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3827 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3828 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3831 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3832 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3835 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3836 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3839 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3840 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3843 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3844 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3845 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3846 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3847 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3848 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3849 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3850 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3851 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3852 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3853 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3854 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3855 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3856 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3857 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3858 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3859 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3860 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3861 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3862 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3863 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3864 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3865 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3866 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3867 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3868 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3869 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3870 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3871 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3872 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3873 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3874 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3877 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3878 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3879 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3880 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3881 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3882 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3883 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3884 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3885 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3886 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3887 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3888 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3889 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3890 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3891 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3892 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3893 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3894 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3895 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3896 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3897 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3898 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3899 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3900 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3901 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3902 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3903 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3904 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3905 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3906 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3907 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3908 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3911 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3912 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3913 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3914 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3915 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3916 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3917 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3918 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3919 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3920 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3921 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3922 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3923 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3924 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3925 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3926 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3927 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3928 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3929 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3930 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3931 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3932 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3933 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3934 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3935 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3936 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3937 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3938 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3939 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3940 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3941 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3942 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3945 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3946 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3947 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3948 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3949 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3950 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3951 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3952 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3953 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3954 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3955 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3956 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3957 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3958 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3959 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3960 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3961 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3962 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3963 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3964 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3965 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3966 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3967 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3968 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3969 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3970 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3971 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3972 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3973 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3974 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3975 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3976 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3979 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3980 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3981 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3982 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3983 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3984 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3985 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3986 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3987 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3988 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3989 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3990 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3991 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3992 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3993 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3994 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3997 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

4011 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

4012 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

4013 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

4014 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

4015 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

4016 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

4017 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

4018 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

4019 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

4020 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

4021 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

4022 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

4023 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

4024 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

4025 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

4026 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

4027 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

4028 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

4029 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

4030 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

4031 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

4032 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

4033 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

4034 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

4035 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

4036 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

4037 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

4038 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

4039 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

4040 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

4041 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

4042 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

4044 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

4045 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

4046 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

4047 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

4048 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

4049 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

4050 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

4051 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

4052 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

4053 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

4054 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

4055 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

4056 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

4057 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

4058 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

4059 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

4060 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

4061 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

4062 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

4063 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

4064 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

4065 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

4068 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

4069 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

4070 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

4071 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

4072 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

4073 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

4074 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

4075 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

4076 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

4077 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

4078 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

4079 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

4080 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

4081 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

4082 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

4083 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

4084 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

4085 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

4086 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

4087 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

4088 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

4089 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

4090 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

4091 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

4092 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

4095 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

4096 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

4099 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

4100 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

4104 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

4105 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

4108 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

4109 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

4110 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

4111 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

4112 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

4115 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

4116 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

4117 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

4118 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

4119 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

4120 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

4121 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

4122 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

4123 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

4124 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

4125 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

4126 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

4127 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

4128 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

4129 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

4130 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

4131 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

4132 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

4133 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

4134 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

4135 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

4136 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

4139 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

4140 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

4141 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

4142 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

4143 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

4144 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

4145 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

4146 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

4147 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

4148 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

4149 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

4150 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

4153 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

4156 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

4163 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

4164 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

4166 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

4167 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

4168 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

4169 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

4170 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

4171 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

4172 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4175 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4176 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4177 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4178 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4179 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4180 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4181 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4182 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4183 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4184 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4185 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4187 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4188 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4189 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4190 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4191 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4192 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4193 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4194 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4195 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4197 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4198 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4199 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4200 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4201 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4202 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4203 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4204 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4205 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4206 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4207 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4208 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4209 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4210 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4211 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4213 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4214 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4215 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4216 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4217 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4218 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4219 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4220 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4221 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4223 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4224 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4225 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4226 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4228 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4229 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4230 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4231 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4232 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4234 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4235 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4237 
	#USB_EP0R
 
USB_BASE


	)

4238 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4239 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4240 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4241 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4242 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4243 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4244 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4246 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4247 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4248 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4249 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4250 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4251 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4252 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4253 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4254 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4255 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4258 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4260 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4261 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4262 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4263 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4264 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4265 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4267 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4269 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4270 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4271 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4272 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4273 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4274 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4275 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4277 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4278 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4279 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4280 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4281 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4282 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4283 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4292 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4293 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4294 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4295 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4296 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4297 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4298 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4299 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4302 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4303 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4304 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4305 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4306 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4307 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4308 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4310 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4313 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4314 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4315 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4316 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4317 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4318 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4319 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4320 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4323 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4324 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4325 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4326 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4327 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4328 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4329 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4331 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4332 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4333 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4336 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4337 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4339 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4342 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4357 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4360 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4361 ((
INSTANCE
è=ð
COMP2
))

	)

4363 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4366 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4369 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4372 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4373 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4374 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4375 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4376 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4377 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4378 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4379 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4382 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4383 ((
INSTANCE
è=ð
GPIOB
) || \

4384 ((
INSTANCE
è=ð
GPIOC
) || \

4385 ((
INSTANCE
è=ð
GPIOD
) || \

4386 ((
INSTANCE
è=ð
GPIOE
) || \

4387 ((
INSTANCE
è=ð
GPIOH
))

	)

4389 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4390 ((
INSTANCE
è=ð
GPIOB
) || \

4391 ((
INSTANCE
è=ð
GPIOC
) || \

4392 ((
INSTANCE
è=ð
GPIOD
) || \

4393 ((
INSTANCE
è=ð
GPIOE
) || \

4394 ((
INSTANCE
è=ð
GPIOH
))

	)

4397 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4398 ((
INSTANCE
è=ð
I2C2
) || \

4399 ((
INSTANCE
è=ð
I2C3
))

	)

4402 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4405 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4408 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4411 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4412 ((
INSTANCE
è=ð
I2C3
))

	)

4415 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4416 ((
INSTANCE
è=ð
SPI2
))

	)

4419 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4422 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4423 ((
INSTANCE
è=ð
TIM3
) || \

4424 ((
INSTANCE
è=ð
TIM6
) || \

4425 ((
INSTANCE
è=ð
TIM7
) || \

4426 ((
INSTANCE
è=ð
TIM21
) || \

4427 ((
INSTANCE
è=ð
TIM22
))

	)

4430 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4431 ((
INSTANCE
è=ð
TIM3
) || \

4432 ((
INSTANCE
è=ð
TIM21
) || \

4433 ((
INSTANCE
è=ð
TIM22
))

	)

4436 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4437 ((
INSTANCE
è=ð
TIM3
) || \

4438 ((
INSTANCE
è=ð
TIM21
) || \

4439 ((
INSTANCE
è=ð
TIM22
))

	)

4442 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4443 ((
INSTANCE
è=ð
TIM3
) || \

4444 ((
INSTANCE
è=ð
TIM21
))

	)

4447 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4448 ((
INSTANCE
è=ð
TIM3
) || \

4449 ((
INSTANCE
è=ð
TIM21
) || \

4450 ((
INSTANCE
è=ð
TIM22
))

	)

4453 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4454 ((
INSTANCE
è=ð
TIM3
) || \

4455 ((
INSTANCE
è=ð
TIM21
))

	)

4458 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4459 ((
INSTANCE
è=ð
TIM3
) || \

4460 ((
INSTANCE
è=ð
TIM21
) || \

4461 ((
INSTANCE
è=ð
TIM22
))

	)

4464 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4465 ((
INSTANCE
è=ð
TIM3
) || \

4466 ((
INSTANCE
è=ð
TIM21
) || \

4467 ((
INSTANCE
è=ð
TIM22
))

	)

4470 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4471 ((
INSTANCE
è=ð
TIM3
) || \

4472 ((
INSTANCE
è=ð
TIM21
) || \

4473 ((
INSTANCE
è=ð
TIM22
))

	)

4476 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4477 ((
INSTANCE
è=ð
TIM3
))

	)

4480 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4481 ((
INSTANCE
è=ð
TIM3
))

	)

4486 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4487 ((
INSTANCE
è=ð
TIM3
))

	)

4490 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4491 ((
INSTANCE
è=ð
TIM3
) || \

4492 ((
INSTANCE
è=ð
TIM6
) || \

4493 ((
INSTANCE
è=ð
TIM7
))

	)

4496 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4497 ((
INSTANCE
è=ð
TIM3
))

	)

4500 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4501 (
INSTANCE
è=ð
TIM3
))

	)

4504 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4505 ((
INSTANCE
è=ð
TIM3
))

	)

4508 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4509 ((
INSTANCE
è=ð
TIM3
) || \

4510 ((
INSTANCE
è=ð
TIM6
) || \

4511 ((
INSTANCE
è=ð
TIM7
) || \

4512 ((
INSTANCE
è=ð
TIM21
) || \

4513 ((
INSTANCE
è=ð
TIM22
))

	)

4516 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4517 ((
INSTANCE
è=ð
TIM3
) || \

4518 ((
INSTANCE
è=ð
TIM21
) || \

4519 ((
INSTANCE
è=ð
TIM22
))

	)

4524 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4525 ((
INSTANCE
è=ð
TIM3
) || \

4526 ((
INSTANCE
è=ð
TIM21
) || \

4527 ((
INSTANCE
è=ð
TIM22
))

	)

4530 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4531 ((
INSTANCE
è=ð
TIM3
) || \

4532 ((
INSTANCE
è=ð
TIM21
) || \

4533 ((
INSTANCE
è=ð
TIM22
))

	)

4536 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4537 ((
INSTANCE
è=ð
TIM3
) || \

4538 ((
INSTANCE
è=ð
TIM21
) || \

4539 ((
INSTANCE
è=ð
TIM22
))

	)

4542 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4543 ((
INSTANCE
è=ð
TIM3
))

	)

4546 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4547 (((((
INSTANCE
è=ð
TIM2
) || \

4548 ((
INSTANCE
è=ð
TIM3
)) \

4550 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4551 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4552 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4553 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4555 (((
INSTANCE
è=ð
TIM21
) && \

4556 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4557 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4559 (((
INSTANCE
è=ð
TIM22
) && \

4560 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4561 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4564 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4565 ((
INSTANCE
è=ð
USART2
) || \

4566 ((
INSTANCE
è=ð
USART4
) || \

4567 ((
INSTANCE
è=ð
USART5
) || \

4568 ((
INSTANCE
è=ð
LPUART1
))

	)

4571 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4572 ((
INSTANCE
è=ð
USART2
) || \

4573 ((
INSTANCE
è=ð
USART4
) || \

4574 ((
INSTANCE
è=ð
USART5
))

	)

4578 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4579 ((
INSTANCE
è=ð
USART2
))

	)

4582 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4583 ((
INSTANCE
è=ð
USART2
) || \

4584 ((
INSTANCE
è=ð
USART4
) || \

4585 ((
INSTANCE
è=ð
USART5
) || \

4586 ((
INSTANCE
è=ð
LPUART1
))

	)

4589 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4590 ((
INSTANCE
è=ð
USART2
))

	)

4593 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4594 ((
INSTANCE
è=ð
USART2
) || \

4595 ((
INSTANCE
è=ð
LPUART1
))

	)

4597 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4598 ((
INSTANCE
è=ð
USART2
) || \

4599 ((
INSTANCE
è=ð
USART4
) || \

4600 ((
INSTANCE
è=ð
USART5
) || \

4601 ((
INSTANCE
è=ð
LPUART1
))

	)

4604 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4605 ((
INSTANCE
è=ð
USART2
))

	)

4608 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4609 ((
INSTANCE
è=ð
USART2
))

	)

4612 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4615 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4618 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4621 
	#IS_LCD_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LCD
)

	)

4637 
	#LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4638 
	#AES_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4639 
	#AES_RNG_LPUART1_IRQn
 
RNG_LPUART1_IRQn


	)

4640 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4641 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4644 
	#LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4645 
	#AES_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4646 
	#AES_RNG_LPUART1_IRQHªdËr
 
RNG_LPUART1_IRQHªdËr


	)

4647 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4648 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4658 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l081xx.h

54 #iâdeà
__STM32L081xx_H


55 
	#__STM32L081xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
DMA1_ChªÃl1_IRQn
 = 9,

107 
DMA1_ChªÃl2_3_IRQn
 = 10,

108 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

109 
ADC1_COMP_IRQn
 = 12,

110 
LPTIM1_IRQn
 = 13,

111 
USART4_5_IRQn
 = 14,

112 
TIM2_IRQn
 = 15,

113 
TIM3_IRQn
 = 16,

114 
TIM6_IRQn
 = 17,

115 
TIM7_IRQn
 = 18,

116 
TIM21_IRQn
 = 20,

117 
I2C3_IRQn
 = 21,

118 
TIM22_IRQn
 = 22,

119 
I2C1_IRQn
 = 23,

120 
I2C2_IRQn
 = 24,

121 
SPI1_IRQn
 = 25,

122 
SPI2_IRQn
 = 26,

123 
USART1_IRQn
 = 27,

124 
USART2_IRQn
 = 28,

125 
AES_LPUART1_IRQn
 = 29,

126 } 
	tIRQn_Ty³
;

132 
	~"cÜe_cm0¶us.h
"

133 
	~"sy¡em_¡m32l0xx.h
"

134 
	~<¡dšt.h
>

146 
__IO
 
ušt32_t
 
ISR
;

147 
__IO
 
ušt32_t
 
IER
;

148 
__IO
 
ušt32_t
 
CR
;

149 
__IO
 
ušt32_t
 
CFGR1
;

150 
__IO
 
ušt32_t
 
CFGR2
;

151 
__IO
 
ušt32_t
 
SMPR
;

152 
ušt32_t
 
RESERVED1
;

153 
ušt32_t
 
RESERVED2
;

154 
__IO
 
ušt32_t
 
TR
;

155 
ušt32_t
 
RESERVED3
;

156 
__IO
 
ušt32_t
 
CHSELR
;

157 
ušt32_t
 
RESERVED4
[5];

158 
__IO
 
ušt32_t
 
DR
;

159 
ušt32_t
 
RESERVED5
[28];

160 
__IO
 
ušt32_t
 
CALFACT
;

161 } 
	tADC_Ty³Def
;

165 
__IO
 
ušt32_t
 
CCR
;

166 } 
	tADC_CommÚ_Ty³Def
;

174 
__IO
 
ušt32_t
 
CR
;

175 
__IO
 
ušt32_t
 
SR
;

176 
__IO
 
ušt32_t
 
DINR
;

177 
__IO
 
ušt32_t
 
DOUTR
;

178 
__IO
 
ušt32_t
 
KEYR0
;

179 
__IO
 
ušt32_t
 
KEYR1
;

180 
__IO
 
ušt32_t
 
KEYR2
;

181 
__IO
 
ušt32_t
 
KEYR3
;

182 
__IO
 
ušt32_t
 
IVR0
;

183 
__IO
 
ušt32_t
 
IVR1
;

184 
__IO
 
ušt32_t
 
IVR2
;

185 
__IO
 
ušt32_t
 
IVR3
;

186 } 
	tAES_Ty³Def
;

194 
__IO
 
ušt32_t
 
CSR
;

195 } 
	tCOMP_Ty³Def
;

199 
__IO
 
ušt32_t
 
CSR
;

200 } 
	tCOMP_CommÚ_Ty³Def
;

209 
__IO
 
ušt32_t
 
DR
;

210 
__IO
 
ušt8_t
 
IDR
;

211 
ušt8_t
 
RESERVED0
;

212 
ušt16_t
 
RESERVED1
;

213 
__IO
 
ušt32_t
 
CR
;

214 
ušt32_t
 
RESERVED2
;

215 
__IO
 
ušt32_t
 
INIT
;

216 
__IO
 
ušt32_t
 
POL
;

217 } 
	tCRC_Ty³Def
;

225 
__IO
 
ušt32_t
 
IDCODE
;

226 
__IO
 
ušt32_t
 
CR
;

227 
__IO
 
ušt32_t
 
APB1FZ
;

228 
__IO
 
ušt32_t
 
APB2FZ
;

229 }
	tDBGMCU_Ty³Def
;

237 
__IO
 
ušt32_t
 
CCR
;

238 
__IO
 
ušt32_t
 
CNDTR
;

239 
__IO
 
ušt32_t
 
CPAR
;

240 
__IO
 
ušt32_t
 
CMAR
;

241 } 
	tDMA_ChªÃl_Ty³Def
;

245 
__IO
 
ušt32_t
 
ISR
;

246 
__IO
 
ušt32_t
 
IFCR
;

247 } 
	tDMA_Ty³Def
;

251 
__IO
 
ušt32_t
 
CSELR
;

252 } 
	tDMA_Reque¡_Ty³Def
;

260 
__IO
 
ušt32_t
 
IMR
;

261 
__IO
 
ušt32_t
 
EMR
;

262 
__IO
 
ušt32_t
 
RTSR
;

263 
__IO
 
ušt32_t
 
FTSR
;

264 
__IO
 
ušt32_t
 
SWIER
;

265 
__IO
 
ušt32_t
 
PR
;

266 }
	tEXTI_Ty³Def
;

273 
__IO
 
ušt32_t
 
ACR
;

274 
__IO
 
ušt32_t
 
PECR
;

275 
__IO
 
ušt32_t
 
PDKEYR
;

276 
__IO
 
ušt32_t
 
PEKEYR
;

277 
__IO
 
ušt32_t
 
PRGKEYR
;

278 
__IO
 
ušt32_t
 
OPTKEYR
;

279 
__IO
 
ušt32_t
 
SR
;

280 
__IO
 
ušt32_t
 
OPTR
;

281 
__IO
 
ušt32_t
 
WRPR
;

282 
__IO
 
ušt32_t
 
RESERVED1
[23];

283 
__IO
 
ušt32_t
 
WRPR2
;

284 } 
	tFLASH_Ty³Def
;

292 
__IO
 
ušt32_t
 
RDP
;

293 
__IO
 
ušt32_t
 
USER
;

294 
__IO
 
ušt32_t
 
WRP01
;

295 
__IO
 
ušt32_t
 
WRP23
;

296 
__IO
 
ušt32_t
 
WRP45
;

297 } 
	tOB_Ty³Def
;

306 
__IO
 
ušt32_t
 
MODER
;

307 
__IO
 
ušt32_t
 
OTYPER
;

308 
__IO
 
ušt32_t
 
OSPEEDR
;

309 
__IO
 
ušt32_t
 
PUPDR
;

310 
__IO
 
ušt32_t
 
IDR
;

311 
__IO
 
ušt32_t
 
ODR
;

312 
__IO
 
ušt32_t
 
BSRR
;

313 
__IO
 
ušt32_t
 
LCKR
;

314 
__IO
 
ušt32_t
 
AFR
[2];

315 
__IO
 
ušt32_t
 
BRR
;

316 }
	tGPIO_Ty³Def
;

323 
__IO
 
ušt32_t
 
ISR
;

324 
__IO
 
ušt32_t
 
ICR
;

325 
__IO
 
ušt32_t
 
IER
;

326 
__IO
 
ušt32_t
 
CFGR
;

327 
__IO
 
ušt32_t
 
CR
;

328 
__IO
 
ušt32_t
 
CMP
;

329 
__IO
 
ušt32_t
 
ARR
;

330 
__IO
 
ušt32_t
 
CNT
;

331 } 
	tLPTIM_Ty³Def
;

339 
__IO
 
ušt32_t
 
CFGR1
;

340 
__IO
 
ušt32_t
 
CFGR2
;

341 
__IO
 
ušt32_t
 
EXTICR
[4];

342 
ušt32_t
 
RESERVED
[2];

343 
__IO
 
ušt32_t
 
CFGR3
;

344 } 
	tSYSCFG_Ty³Def
;

354 
__IO
 
ušt32_t
 
CR1
;

355 
__IO
 
ušt32_t
 
CR2
;

356 
__IO
 
ušt32_t
 
OAR1
;

357 
__IO
 
ušt32_t
 
OAR2
;

358 
__IO
 
ušt32_t
 
TIMINGR
;

359 
__IO
 
ušt32_t
 
TIMEOUTR
;

360 
__IO
 
ušt32_t
 
ISR
;

361 
__IO
 
ušt32_t
 
ICR
;

362 
__IO
 
ušt32_t
 
PECR
;

363 
__IO
 
ušt32_t
 
RXDR
;

364 
__IO
 
ušt32_t
 
TXDR
;

365 }
	tI2C_Ty³Def
;

373 
__IO
 
ušt32_t
 
KR
;

374 
__IO
 
ušt32_t
 
PR
;

375 
__IO
 
ušt32_t
 
RLR
;

376 
__IO
 
ušt32_t
 
SR
;

377 
__IO
 
ušt32_t
 
WINR
;

378 } 
	tIWDG_Ty³Def
;

385 
__IO
 
ušt32_t
 
CSSA
;

386 
__IO
 
ušt32_t
 
CSL
;

387 
__IO
 
ušt32_t
 
NVDSSA
;

388 
__IO
 
ušt32_t
 
NVDSL
;

389 
__IO
 
ušt32_t
 
VDSSA
 ;

390 
__IO
 
ušt32_t
 
VDSL
 ;

391 
__IO
 
ušt32_t
 
LSSA
 ;

392 
__IO
 
ušt32_t
 
LSL
 ;

393 
__IO
 
ušt32_t
 
CR
 ;

395 } 
	tFIREWALL_Ty³Def
;

402 
__IO
 
ušt32_t
 
CR
;

403 
__IO
 
ušt32_t
 
CSR
;

404 } 
	tPWR_Ty³Def
;

411 
__IO
 
ušt32_t
 
CR
;

412 
__IO
 
ušt32_t
 
ICSCR
;

413 
__IO
 
ušt32_t
 
CRRCR
;

414 
__IO
 
ušt32_t
 
CFGR
;

415 
__IO
 
ušt32_t
 
CIER
;

416 
__IO
 
ušt32_t
 
CIFR
;

417 
__IO
 
ušt32_t
 
CICR
;

418 
__IO
 
ušt32_t
 
IOPRSTR
;

419 
__IO
 
ušt32_t
 
AHBRSTR
;

420 
__IO
 
ušt32_t
 
APB2RSTR
;

421 
__IO
 
ušt32_t
 
APB1RSTR
;

422 
__IO
 
ušt32_t
 
IOPENR
;

423 
__IO
 
ušt32_t
 
AHBENR
;

424 
__IO
 
ušt32_t
 
APB2ENR
;

425 
__IO
 
ušt32_t
 
APB1ENR
;

426 
__IO
 
ušt32_t
 
IOPSMENR
;

427 
__IO
 
ušt32_t
 
AHBSMENR
;

428 
__IO
 
ušt32_t
 
APB2SMENR
;

429 
__IO
 
ušt32_t
 
APB1SMENR
;

430 
__IO
 
ušt32_t
 
CCIPR
;

431 
__IO
 
ušt32_t
 
CSR
;

432 } 
	tRCC_Ty³Def
;

439 
__IO
 
ušt32_t
 
TR
;

440 
__IO
 
ušt32_t
 
DR
;

441 
__IO
 
ušt32_t
 
CR
;

442 
__IO
 
ušt32_t
 
ISR
;

443 
__IO
 
ušt32_t
 
PRER
;

444 
__IO
 
ušt32_t
 
WUTR
;

445 
ušt32_t
 
RESERVED
;

446 
__IO
 
ušt32_t
 
ALRMAR
;

447 
__IO
 
ušt32_t
 
ALRMBR
;

448 
__IO
 
ušt32_t
 
WPR
;

449 
__IO
 
ušt32_t
 
SSR
;

450 
__IO
 
ušt32_t
 
SHIFTR
;

451 
__IO
 
ušt32_t
 
TSTR
;

452 
__IO
 
ušt32_t
 
TSDR
;

453 
__IO
 
ušt32_t
 
TSSSR
;

454 
__IO
 
ušt32_t
 
CALR
;

455 
__IO
 
ušt32_t
 
TAMPCR
;

456 
__IO
 
ušt32_t
 
ALRMASSR
;

457 
__IO
 
ušt32_t
 
ALRMBSSR
;

458 
__IO
 
ušt32_t
 
OR
;

459 
__IO
 
ušt32_t
 
BKP0R
;

460 
__IO
 
ušt32_t
 
BKP1R
;

461 
__IO
 
ušt32_t
 
BKP2R
;

462 
__IO
 
ušt32_t
 
BKP3R
;

463 
__IO
 
ušt32_t
 
BKP4R
;

464 } 
	tRTC_Ty³Def
;

472 
__IO
 
ušt32_t
 
CR1
;

473 
__IO
 
ušt32_t
 
CR2
;

474 
__IO
 
ušt32_t
 
SR
;

475 
__IO
 
ušt32_t
 
DR
;

476 
__IO
 
ušt32_t
 
CRCPR
;

477 
__IO
 
ušt32_t
 
RXCRCR
;

478 
__IO
 
ušt32_t
 
TXCRCR
;

479 
__IO
 
ušt32_t
 
I2SCFGR
;

480 
__IO
 
ušt32_t
 
I2SPR
;

481 } 
	tSPI_Ty³Def
;

488 
__IO
 
ušt32_t
 
CR1
;

489 
__IO
 
ušt32_t
 
CR2
;

490 
__IO
 
ušt32_t
 
SMCR
;

491 
__IO
 
ušt32_t
 
DIER
;

492 
__IO
 
ušt32_t
 
SR
;

493 
__IO
 
ušt32_t
 
EGR
;

494 
__IO
 
ušt32_t
 
CCMR1
;

495 
__IO
 
ušt32_t
 
CCMR2
;

496 
__IO
 
ušt32_t
 
CCER
;

497 
__IO
 
ušt32_t
 
CNT
;

498 
__IO
 
ušt32_t
 
PSC
;

499 
__IO
 
ušt32_t
 
ARR
;

500 
ušt32_t
 
RESERVED12
;

501 
__IO
 
ušt32_t
 
CCR1
;

502 
__IO
 
ušt32_t
 
CCR2
;

503 
__IO
 
ušt32_t
 
CCR3
;

504 
__IO
 
ušt32_t
 
CCR4
;

505 
ušt32_t
 
RESERVED17
;

506 
__IO
 
ušt32_t
 
DCR
;

507 
__IO
 
ušt32_t
 
DMAR
;

508 
__IO
 
ušt32_t
 
OR
;

509 } 
	tTIM_Ty³Def
;

516 
__IO
 
ušt32_t
 
CR1
;

517 
__IO
 
ušt32_t
 
CR2
;

518 
__IO
 
ušt32_t
 
CR3
;

519 
__IO
 
ušt32_t
 
BRR
;

520 
__IO
 
ušt32_t
 
GTPR
;

521 
__IO
 
ušt32_t
 
RTOR
;

522 
__IO
 
ušt32_t
 
RQR
;

523 
__IO
 
ušt32_t
 
ISR
;

524 
__IO
 
ušt32_t
 
ICR
;

525 
__IO
 
ušt32_t
 
RDR
;

526 
__IO
 
ušt32_t
 
TDR
;

527 } 
	tUSART_Ty³Def
;

534 
__IO
 
ušt32_t
 
CR
;

535 
__IO
 
ušt32_t
 
CFR
;

536 
__IO
 
ušt32_t
 
SR
;

537 } 
	tWWDG_Ty³Def
;

547 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

548 
	#FLASH_BANK2_BASE
 ((
ušt32_t
)0x08018000Uè

	)

549 
	#FLASH_BANK1_END
 ((
ušt32_t
)0x08017FFFUè

	)

550 
	#FLASH_BANK2_END
 ((
ušt32_t
)0x0802FFFFUè

	)

551 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

552 
	#DATA_EEPROM_BANK2_BASE
 ((
ušt32_t
)0x08080C00Uè

	)

553 
	#DATA_EEPROM_BANK1_END
 ((
ušt32_t
)0x08080BFFUè

	)

554 
	#DATA_EEPROM_BANK2_END
 ((
ušt32_t
)0x080817FFUè

	)

555 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

556 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

559 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

560 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

561 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

563 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

564 
	#TIM3_BASE
 (
APBPERIPH_BASE
 + 0x00000400)

	)

565 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

566 
	#TIM7_BASE
 (
APBPERIPH_BASE
 + 0x00001400)

	)

567 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

568 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

569 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

570 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

571 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

572 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

573 
	#USART4_BASE
 (
APBPERIPH_BASE
 + 0x00004C00)

	)

574 
	#USART5_BASE
 (
APBPERIPH_BASE
 + 0x00005000)

	)

575 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

576 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

577 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

578 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

579 
	#I2C3_BASE
 (
APBPERIPH_BASE
 + 0x00007800)

	)

581 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

582 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

583 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

584 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

585 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

586 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

587 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

588 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

589 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

590 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

591 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

592 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

593 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

595 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

596 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

597 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

598 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

599 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

600 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

601 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

602 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

603 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

606 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

607 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

608 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

609 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

610 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

612 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

613 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

614 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

615 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

616 
	#GPIOE_BASE
 (
IOPPERIPH_BASE
 + 0x00001000)

	)

617 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

627 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

628 
	#TIM3
 ((
TIM_Ty³Def
 *è
TIM3_BASE
)

	)

629 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

630 
	#TIM7
 ((
TIM_Ty³Def
 *è
TIM7_BASE
)

	)

631 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

632 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

633 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

634 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

635 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

636 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

637 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

638 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

639 
	#I2C3
 ((
I2C_Ty³Def
 *è
I2C3_BASE
)

	)

640 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

641 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

642 
	#USART4
 ((
USART_Ty³Def
 *è
USART4_BASE
)

	)

643 
	#USART5
 ((
USART_Ty³Def
 *è
USART5_BASE
)

	)

645 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

646 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

647 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

648 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

649 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

650 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

651 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

652 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

653 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

655 
	#ADC
 
ADC1_COMMON


	)

656 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

657 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

658 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

660 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

661 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

662 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

663 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

664 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

665 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

666 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

667 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

668 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

671 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

672 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

673 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

674 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

675 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

677 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

678 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

679 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

680 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

681 
	#GPIOE
 ((
GPIO_Ty³Def
 *è
GPIOE_BASE
)

	)

682 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

705 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

706 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

707 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

708 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

709 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

710 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

711 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

714 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

717 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

718 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

719 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

720 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

721 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

722 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

723 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

726 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

729 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

730 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

731 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

732 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

733 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

734 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

737 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

738 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

739 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

740 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

741 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

742 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

743 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

744 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

745 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

746 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

747 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

748 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

749 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

750 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

751 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

752 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

753 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

754 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

755 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

756 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

757 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

758 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

759 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

760 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

761 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

762 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

763 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

766 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

769 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

770 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

771 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

772 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

773 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

774 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

775 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

776 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

777 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

778 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

779 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

780 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

781 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

782 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

786 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

787 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

788 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

789 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

792 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

793 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

794 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

795 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

798 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

799 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

802 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

803 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

804 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

805 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

806 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

807 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

808 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

809 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

810 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

811 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

812 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

813 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

814 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

815 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

816 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

817 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

818 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

819 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

820 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

823 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

826 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

829 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

830 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

831 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

832 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

833 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

834 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

835 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

836 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

844 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

845 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

846 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

847 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

849 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

850 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

851 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

853 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

854 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

855 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

857 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

858 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

859 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

860 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

861 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

862 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

865 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

866 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

867 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

870 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

873 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

876 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

879 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

882 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

885 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

888 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

891 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

894 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

897 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

906 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

907 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

908 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

909 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

910 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

911 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

912 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

913 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

914 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

916 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

917 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

918 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

919 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

920 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

921 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

922 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

923 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

924 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

925 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

926 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

927 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

928 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

929 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

930 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

933 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

934 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

935 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

936 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

939 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

947 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

950 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

953 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

954 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

955 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

956 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

957 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

958 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

959 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

960 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

963 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

966 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

975 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

977 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

978 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

979 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

980 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

981 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

982 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

983 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

984 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

985 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

986 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

987 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

988 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

989 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

990 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

991 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

992 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

993 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

996 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

997 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

998 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

999 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1002 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1003 
	#DBGMCU_APB1_FZ_DBG_TIM3_STOP
 ((
ušt32_t
)0x00000002U)

	)

1004 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1005 
	#DBGMCU_APB1_FZ_DBG_TIM7_STOP
 ((
ušt32_t
)0x00000020U)

	)

1006 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1007 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1008 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1009 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1010 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1011 
	#DBGMCU_APB1_FZ_DBG_I2C3_STOP
 ((
ušt32_t
)0x00800000Uè

	)

1012 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1014 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1015 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1024 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1025 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1026 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1027 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1028 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1029 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1030 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1031 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1032 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1033 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1034 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1035 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1036 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1037 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1038 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1039 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1040 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1041 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1042 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1043 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1044 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1045 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1046 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1047 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1048 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1049 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1050 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1051 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1054 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1055 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1056 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1057 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1058 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1059 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1060 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1061 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1062 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1063 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1064 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1065 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1066 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1067 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1068 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1069 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1070 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1071 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1072 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1073 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1074 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1075 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1076 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1077 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1078 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1079 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1080 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1081 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1084 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1085 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1086 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1087 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1088 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1089 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1090 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1091 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1093 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1094 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1095 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1097 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1098 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1099 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1101 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1102 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1103 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1105 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1108 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1111 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1114 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1118 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1119 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1120 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1121 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1122 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1123 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1124 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1134 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1135 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1136 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1137 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1138 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1139 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1140 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1141 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1142 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1143 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1144 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1145 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1146 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1147 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1148 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1149 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1150 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1151 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1152 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1153 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1154 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1155 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1156 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1157 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1158 
	#EXTI_IMR_IM24
 ((
ušt32_t
)0x01000000Uè

	)

1159 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1160 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1161 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1162 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1165 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1166 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1167 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1168 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1169 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1170 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1171 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1172 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1173 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1174 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1175 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1176 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1177 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1178 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1179 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1180 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1181 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1182 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1183 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1184 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1185 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1186 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1187 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1188 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1189 
	#EXTI_EMR_EM24
 ((
ušt32_t
)0x01000000Uè

	)

1190 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1191 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1192 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1193 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1196 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1197 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1198 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1199 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1200 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1201 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1202 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1203 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1204 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1205 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1206 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1207 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1208 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1209 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1210 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1211 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1212 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1213 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1214 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1215 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1216 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1217 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1220 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1221 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1222 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1223 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1224 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1225 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1226 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1227 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1228 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1229 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1230 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1231 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1232 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1233 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1234 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1235 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1236 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1237 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1238 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1239 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1240 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1241 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1244 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1245 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1246 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1247 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1248 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1249 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1250 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1251 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1252 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1253 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1254 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1255 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1256 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1257 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1258 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1259 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1260 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1261 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1262 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1263 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1264 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1265 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1268 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1269 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1270 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1271 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1272 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1273 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1274 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1275 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1276 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1277 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1278 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1279 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1280 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1281 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1282 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1283 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1284 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1285 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1286 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1287 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1288 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1289 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1292 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1293 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1294 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1295 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1296 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1297 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1298 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1299 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1300 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1301 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1302 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1303 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1304 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1305 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1306 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1307 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1308 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1309 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1310 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1311 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1312 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1313 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1316 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1317 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1318 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1319 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1320 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1321 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1322 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1323 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1324 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1325 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1326 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1327 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1328 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1329 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1330 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1331 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1332 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1333 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1334 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1335 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1336 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1337 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1340 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1341 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1342 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1343 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1344 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1345 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1346 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1347 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1348 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1349 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1350 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1351 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1352 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1353 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1354 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1355 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1356 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1357 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1358 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1359 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1360 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1361 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1364 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1365 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1366 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1367 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1368 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1369 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1370 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1371 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1372 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1373 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1374 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1375 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1376 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1377 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1378 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1379 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1380 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1381 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1382 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1383 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1384 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1385 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1394 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1395 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1396 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1397 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1398 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1399 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1402 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1403 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1404 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1405 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1406 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1407 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1408 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1409 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1410 
	#FLASH_PECR_PARALLBANK
 ((
ušt32_t
)0x00008000Uè

	)

1411 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1412 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1413 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1414 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1415 
	#FLASH_PECR_NZDISABLE
 ((
ušt32_t
)0x00400000Uè

	)

1418 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1421 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1424 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1427 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1430 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1431 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1432 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1433 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1435 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1436 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1437 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1438 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1439 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1440 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1441 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1444 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1445 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1446 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1449 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1450 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1451 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1452 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1453 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1454 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1455 
	#FLASH_OPTR_BFB2
 ((
ušt32_t
)0x00800000Uè

	)

1456 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1457 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1460 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1468 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1469 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1470 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1471 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1472 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1473 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1474 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1475 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1476 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1477 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1478 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1479 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1480 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1481 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1482 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1483 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1484 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1485 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1486 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1487 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1488 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1489 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1490 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1491 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1492 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1493 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1494 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1495 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1496 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1497 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1498 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1499 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1500 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1501 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1502 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1503 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1504 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1505 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1506 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1507 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1508 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1509 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1510 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1511 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1512 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1513 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1514 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1515 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1518 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1519 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1520 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1521 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1522 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1523 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1524 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1525 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1526 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1527 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1528 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1529 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1530 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1531 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1532 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1533 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1536 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1537 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1538 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1539 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1540 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1541 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1542 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1543 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1544 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1545 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1546 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1547 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1548 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1549 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1550 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1551 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1552 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1553 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1554 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1555 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1556 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1557 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1558 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1559 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1560 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1561 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1562 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1563 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1564 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1565 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1566 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1567 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1568 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1569 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1570 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1571 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1572 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1573 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1574 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1575 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1576 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1577 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1578 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1579 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1580 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1581 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1582 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1583 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1586 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1587 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1588 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1589 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1590 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1591 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1592 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1593 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1594 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1595 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1596 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1597 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1598 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1599 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1600 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1601 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1602 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1603 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1604 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1605 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1606 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1607 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1608 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1609 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1610 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1611 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1612 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1613 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1614 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1615 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1616 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1617 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1618 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1619 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1620 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1621 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1622 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1623 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1624 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1625 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1626 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1627 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1628 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1629 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1630 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1631 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1632 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1633 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1636 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1637 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1638 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1639 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1640 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1641 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1642 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1643 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1644 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1645 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1646 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1647 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1648 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1649 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1650 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1651 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1654 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1655 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1656 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1657 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1658 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1659 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1660 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1661 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1662 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1663 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1664 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1665 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1666 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1667 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1668 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1669 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1672 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1673 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1674 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1675 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1676 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1677 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1678 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1679 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1680 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1681 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1682 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1683 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1684 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1685 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1686 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1687 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1688 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1689 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1690 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1691 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1692 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1693 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1694 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1695 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1696 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1697 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1698 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1699 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1700 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1701 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1702 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1703 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1706 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1707 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1708 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1709 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1710 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1711 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1712 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1713 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1714 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1715 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1716 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1717 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1718 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1719 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1720 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1721 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1722 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1725 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1726 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1727 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1728 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1729 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1730 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1731 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1732 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1735 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

1736 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

1737 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

1738 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

1739 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

1740 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

1741 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

1742 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

1745 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

1746 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

1747 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

1748 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

1749 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

1750 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

1751 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

1752 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

1753 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

1754 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

1755 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

1756 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

1757 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

1758 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

1759 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

1760 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

1769 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

1770 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

1771 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

1772 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

1773 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

1774 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

1775 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

1776 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

1777 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

1778 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

1779 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

1780 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

1781 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

1782 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

1783 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

1784 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

1785 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

1786 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

1787 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

1788 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

1791 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

1792 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

1793 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

1794 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

1795 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

1796 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

1797 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

1798 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

1799 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

1800 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

1801 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

1804 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

1805 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

1806 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

1809 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

1810 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

1811 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

1812 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

1813 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

1814 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

1815 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

1816 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

1817 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

1818 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

1819 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

1822 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

1823 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

1824 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

1825 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

1826 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

1829 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

1830 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

1831 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

1832 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

1833 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

1836 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

1837 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

1838 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

1839 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

1840 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

1841 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

1842 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

1843 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

1844 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

1845 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

1846 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

1847 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

1848 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

1849 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

1850 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

1851 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

1852 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

1855 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

1856 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

1857 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

1858 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

1859 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

1860 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

1861 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

1862 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

1863 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

1866 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

1869 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1872 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

1880 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

1883 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

1884 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

1885 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

1886 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

1889 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

1892 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

1893 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

1894 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

1897 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

1905 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

1906 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

1907 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

1908 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

1909 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

1910 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

1911 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

1914 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

1915 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

1916 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

1917 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

1918 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

1919 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

1920 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

1923 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

1924 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

1925 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

1926 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

1927 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

1928 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

1929 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

1932 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

1934 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

1935 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

1936 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

1938 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

1939 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

1940 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

1942 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

1943 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

1944 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

1946 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

1947 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

1948 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

1949 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

1951 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

1952 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

1953 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

1954 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

1956 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

1957 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

1958 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

1960 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

1961 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

1962 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

1963 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

1964 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

1965 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

1968 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

1969 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

1970 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

1973 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

1976 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

1979 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

1988 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1989 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1990 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

1991 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

1992 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

1993 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

1996 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

1997 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

1998 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2007 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2008 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2009 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2010 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2011 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2013 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2014 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2015 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2016 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2019 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2020 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2021 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2022 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2023 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2024 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2025 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2026 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2028 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2029 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2030 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2032 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2033 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2034 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2035 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2036 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2039 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2040 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2041 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2042 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2043 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2044 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2046 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2047 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2048 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

2057 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2058 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2059 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2060 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2061 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2062 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

2063 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2064 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2065 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2066 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2067 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2068 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2069 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2070 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2071 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2072 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2073 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2076 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2079 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2080 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2082 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2083 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2084 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2085 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2086 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2087 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2088 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2089 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2090 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2091 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2096 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2097 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2098 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2100 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2101 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2102 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2103 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2106 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2107 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2108 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2110 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2111 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2112 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2113 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2116 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2117 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2118 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2119 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2120 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2122 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2123 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2124 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2125 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2126 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2127 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2128 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2129 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2130 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2133 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2134 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2135 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2136 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2138 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2139 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2140 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2141 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2142 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2145 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2146 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2147 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2148 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2150 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2151 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2152 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2153 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2154 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2156 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2159 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2161 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2162 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2166 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2167 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2168 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2169 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2170 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2172 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2173 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2174 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2175 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2176 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2177 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2178 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2179 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2180 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2183 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2184 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2185 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2187 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2188 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2189 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2192 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2193 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2194 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2195 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2196 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2198 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2199 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2200 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2201 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2202 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2203 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2204 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2205 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2207 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2208 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2209 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2210 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2212 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2213 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2214 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2215 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2216 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2219 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2220 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2221 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2222 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2223 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2224 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2227 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2228 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2229 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2230 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2231 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2232 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2233 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2236 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2239 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2240 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2241 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2242 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2243 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2244 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2245 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2246 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2249 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2250 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2253 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2254 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2255 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2256 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2257 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2258 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2259 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2260 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2263 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2264 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2266 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2267 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2268 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2269 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2270 
	#RCC_IOPRSTR_IOPERST
 ((
ušt32_t
)0x00000010Uè

	)

2271 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2274 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2275 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2276 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2277 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2278 
	#RCC_IOPRSTR_GPIOERST
 
RCC_IOPRSTR_IOPERST


	)

2279 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2283 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2284 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2285 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2286 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2289 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2292 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2293 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2294 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2295 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2296 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2297 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2298 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2301 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2302 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2305 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2306 
	#RCC_APB1RSTR_TIM3RST
 ((
ušt32_t
)0x00000002Uè

	)

2307 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2308 
	#RCC_APB1RSTR_TIM7RST
 ((
ušt32_t
)0x00000020Uè

	)

2309 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2310 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2311 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2312 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2313 
	#RCC_APB1RSTR_USART4RST
 ((
ušt32_t
)0x00080000Uè

	)

2314 
	#RCC_APB1RSTR_USART5RST
 ((
ušt32_t
)0x00100000Uè

	)

2315 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2316 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2317 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2318 
	#RCC_APB1RSTR_I2C3RST
 ((
ušt32_t
)0x40000000Uè

	)

2319 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2322 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2323 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2324 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2325 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2326 
	#RCC_IOPENR_IOPEEN
 ((
ušt32_t
)0x00000010Uè

	)

2327 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2330 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2331 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2332 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2333 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2334 
	#RCC_IOPENR_GPIOEEN
 
RCC_IOPENR_IOPEEN


	)

2335 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2338 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2339 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2340 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2341 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2344 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2347 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2348 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2349 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2350 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2351 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2352 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2353 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2354 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2358 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2359 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2360 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2363 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2364 
	#RCC_APB1ENR_TIM3EN
 ((
ušt32_t
)0x00000002Uè

	)

2365 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2366 
	#RCC_APB1ENR_TIM7EN
 ((
ušt32_t
)0x00000020Uè

	)

2367 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2368 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2369 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2370 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2371 
	#RCC_APB1ENR_USART4EN
 ((
ušt32_t
)0x00080000Uè

	)

2372 
	#RCC_APB1ENR_USART5EN
 ((
ušt32_t
)0x00100000Uè

	)

2373 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2374 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2375 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2376 
	#RCC_APB1ENR_I2C3EN
 ((
ušt32_t
)0x40000000Uè

	)

2377 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2380 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2381 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2382 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2383 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2384 
	#RCC_IOPSMENR_IOPESMEN
 ((
ušt32_t
)0x00000010Uè

	)

2385 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2388 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2389 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2390 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2391 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2392 
	#RCC_IOPSMENR_GPIOESMEN
 
RCC_IOPSMENR_IOPESMEN


	)

2393 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2396 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2397 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2398 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2399 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2400 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2403 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2406 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2407 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2408 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2409 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2410 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2411 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2412 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2415 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2416 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2419 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2420 
	#RCC_APB1SMENR_TIM3SMEN
 ((
ušt32_t
)0x00000002Uè

	)

2421 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2422 
	#RCC_APB1SMENR_TIM7SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2423 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2424 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2425 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2426 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2427 
	#RCC_APB1SMENR_USART4SMEN
 ((
ušt32_t
)0x00080000Uè

	)

2428 
	#RCC_APB1SMENR_USART5SMEN
 ((
ušt32_t
)0x00100000Uè

	)

2429 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2430 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2431 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2432 
	#RCC_APB1SMENR_I2C3SMEN
 ((
ušt32_t
)0x40000000Uè

	)

2433 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2437 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2438 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2439 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2442 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2443 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2444 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2447 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2448 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2449 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2452 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2453 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2454 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2457 
	#RCC_CCIPR_I2C3SEL
 ((
ušt32_t
)0x00030000Uè

	)

2458 
	#RCC_CCIPR_I2C3SEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2459 
	#RCC_CCIPR_I2C3SEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2462 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2463 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2464 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2467 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2468 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2470 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2471 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2472 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2474 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2475 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2476 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2478 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2479 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2482 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2483 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2484 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2486 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2487 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2488 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2489 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2491 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2492 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2494 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2495 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2496 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2497 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2498 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2499 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2500 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2501 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2502 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2505 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2514 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2515 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2516 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2517 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2518 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2519 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2520 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2521 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2522 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2523 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2524 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2525 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2526 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2527 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2528 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2529 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2530 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2531 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2532 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2533 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2534 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2535 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2536 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2537 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2538 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2539 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2540 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2543 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2544 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2545 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2546 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2547 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2548 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2549 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2550 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2551 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2552 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2553 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2554 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2555 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2556 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2557 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2558 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2559 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2560 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2561 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2562 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2563 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2564 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2565 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2566 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2567 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2568 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2569 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2570 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2573 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2574 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2575 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2576 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2577 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2578 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2579 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2580 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2581 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2582 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2583 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2584 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2585 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2586 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2587 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2588 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2589 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2590 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2591 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2592 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2593 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2594 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2595 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2596 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2597 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2600 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2601 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2602 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2603 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2604 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2605 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2606 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2607 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2608 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2609 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2610 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2611 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2612 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2613 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2614 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2615 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2616 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2619 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2620 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2623 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2626 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2627 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2628 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2629 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2630 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2631 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2632 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2633 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2634 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2635 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2636 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2637 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2638 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2639 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2640 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2641 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2642 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2643 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2644 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2645 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2646 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2647 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2648 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2649 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2650 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2651 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2652 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2653 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2654 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2655 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2656 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2657 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2658 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2659 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2660 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2661 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2662 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2663 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2664 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2665 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2668 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2669 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2670 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2671 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2672 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2673 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2674 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2675 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2676 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2677 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2678 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2679 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2680 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2681 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2682 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2683 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2684 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2685 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2686 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2687 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2688 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2689 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2690 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2691 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2692 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2693 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2694 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2695 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2696 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2697 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2698 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2699 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2700 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2701 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2702 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2703 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2704 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2705 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2706 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2707 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2710 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

2713 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

2716 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

2717 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

2720 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2721 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2722 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2723 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2724 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2725 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2726 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2727 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2728 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2729 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2730 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2731 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2732 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2733 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2734 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2735 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2736 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2737 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2738 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2739 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2740 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2741 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2742 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2743 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2744 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2745 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2746 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2749 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2750 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2751 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2752 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2753 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2754 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2755 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2756 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2757 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2758 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2759 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2760 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2761 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2762 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2763 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2764 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2765 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2766 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2769 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

2772 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

2773 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

2774 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

2775 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

2776 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

2777 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

2778 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

2779 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

2780 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

2781 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

2782 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

2783 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

2784 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

2787 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

2788 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

2789 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

2790 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

2791 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

2792 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

2793 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

2794 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

2795 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

2796 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

2797 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

2798 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

2799 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

2802 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

2803 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

2804 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

2805 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

2806 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

2807 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

2808 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

2809 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

2810 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

2811 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

2812 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

2813 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

2814 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

2815 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

2816 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

2817 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

2818 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

2819 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

2820 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

2821 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

2822 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

2823 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

2824 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

2825 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

2826 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

2827 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

2828 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

2829 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

2832 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2833 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2834 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2835 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2836 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2837 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2840 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

2841 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

2842 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

2843 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

2844 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

2845 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

2848 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

2849 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

2852 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

2855 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2858 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2861 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2864 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2867 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2870 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

2878 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

2879 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

2880 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

2881 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

2882 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

2883 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

2884 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

2885 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

2886 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

2887 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

2888 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

2889 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

2890 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

2891 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

2892 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

2893 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

2894 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

2897 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2898 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

2899 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

2900 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

2901 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

2902 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

2903 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

2906 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

2907 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

2908 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

2909 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

2910 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

2911 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

2912 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

2913 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

2914 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

2917 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

2920 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

2923 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2926 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

2929 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

2930 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

2931 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

2932 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

2933 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

2934 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

2935 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

2936 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

2937 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

2938 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

2939 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

2940 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

2941 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

2942 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

2943 
	#SPI_I2SCFGR_ASTRTEN
 ((
ušt32_t
)0x00001000Uè

	)

2945 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

2946 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

2947 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

2955 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

2956 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

2957 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

2958 
	#SYSCFG_CFGR1_UFB
 ((
ušt32_t
)0x00000008Uè

	)

2959 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

2960 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

2961 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

2964 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

2965 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

2966 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

2967 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

2968 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

2969 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

2970 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

2971 
	#SYSCFG_CFGR2_I2C3_FMP
 ((
ušt32_t
)0x00004000Uè

	)

2974 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

2975 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

2976 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

2977 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

2982 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

2983 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

2984 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

2985 
	#SYSCFG_EXTICR1_EXTI0_PD
 ((
ušt32_t
)0x00000003Uè

	)

2986 
	#SYSCFG_EXTICR1_EXTI0_PE
 ((
ušt32_t
)0x00000004Uè

	)

2987 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

2992 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

2993 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

2994 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

2995 
	#SYSCFG_EXTICR1_EXTI1_PD
 ((
ušt32_t
)0x00000030Uè

	)

2996 
	#SYSCFG_EXTICR1_EXTI1_PE
 ((
ušt32_t
)0x00000040Uè

	)

2997 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3002 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3003 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3004 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3005 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3006 
	#SYSCFG_EXTICR1_EXTI2_PE
 ((
ušt32_t
)0x00000400Uè

	)

3011 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3012 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3013 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3014 
	#SYSCFG_EXTICR1_EXTI3_PD
 ((
ušt32_t
)0x00003000Uè

	)

3015 
	#SYSCFG_EXTICR1_EXTI3_PE
 ((
ušt32_t
)0x00004000Uè

	)

3018 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3019 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3020 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3021 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3026 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3027 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3028 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3029 
	#SYSCFG_EXTICR2_EXTI4_PD
 ((
ušt32_t
)0x00000003Uè

	)

3030 
	#SYSCFG_EXTICR2_EXTI4_PE
 ((
ušt32_t
)0x00000004Uè

	)

3035 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3036 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3037 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3038 
	#SYSCFG_EXTICR2_EXTI5_PD
 ((
ušt32_t
)0x00000030Uè

	)

3039 
	#SYSCFG_EXTICR2_EXTI5_PE
 ((
ušt32_t
)0x00000040Uè

	)

3044 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3045 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3046 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3047 
	#SYSCFG_EXTICR2_EXTI6_PD
 ((
ušt32_t
)0x00000300Uè

	)

3048 
	#SYSCFG_EXTICR2_EXTI6_PE
 ((
ušt32_t
)0x00000400Uè

	)

3053 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3054 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3055 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3056 
	#SYSCFG_EXTICR2_EXTI7_PD
 ((
ušt32_t
)0x00003000Uè

	)

3057 
	#SYSCFG_EXTICR2_EXTI7_PE
 ((
ušt32_t
)0x00004000Uè

	)

3060 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3061 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3062 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3063 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3068 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3069 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3070 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3071 
	#SYSCFG_EXTICR3_EXTI8_PD
 ((
ušt32_t
)0x00000003Uè

	)

3072 
	#SYSCFG_EXTICR3_EXTI8_PE
 ((
ušt32_t
)0x00000004Uè

	)

3077 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3078 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3079 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3080 
	#SYSCFG_EXTICR3_EXTI9_PD
 ((
ušt32_t
)0x00000030Uè

	)

3081 
	#SYSCFG_EXTICR3_EXTI9_PE
 ((
ušt32_t
)0x00000040Uè

	)

3082 
	#SYSCFG_EXTICR3_EXTI9_PH
 ((
ušt32_t
)0x00000050Uè

	)

3087 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3088 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3089 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3090 
	#SYSCFG_EXTICR3_EXTI10_PD
 ((
ušt32_t
)0x00000300Uè

	)

3091 
	#SYSCFG_EXTICR3_EXTI10_PE
 ((
ušt32_t
)0x00000400Uè

	)

3092 
	#SYSCFG_EXTICR3_EXTI10_PH
 ((
ušt32_t
)0x00000500Uè

	)

3097 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3098 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3099 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3100 
	#SYSCFG_EXTICR3_EXTI11_PD
 ((
ušt32_t
)0x00003000Uè

	)

3101 
	#SYSCFG_EXTICR3_EXTI11_PE
 ((
ušt32_t
)0x00004000Uè

	)

3104 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3105 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3106 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3107 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3112 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3113 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3114 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3115 
	#SYSCFG_EXTICR4_EXTI12_PD
 ((
ušt32_t
)0x00000003Uè

	)

3116 
	#SYSCFG_EXTICR4_EXTI12_PE
 ((
ušt32_t
)0x00000004Uè

	)

3121 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3122 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3123 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3124 
	#SYSCFG_EXTICR4_EXTI13_PD
 ((
ušt32_t
)0x00000030Uè

	)

3125 
	#SYSCFG_EXTICR4_EXTI13_PE
 ((
ušt32_t
)0x00000040Uè

	)

3130 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3131 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3132 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3133 
	#SYSCFG_EXTICR4_EXTI14_PD
 ((
ušt32_t
)0x00000300Uè

	)

3134 
	#SYSCFG_EXTICR4_EXTI14_PE
 ((
ušt32_t
)0x00000400Uè

	)

3139 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3140 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3141 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3142 
	#SYSCFG_EXTICR4_EXTI15_PD
 ((
ušt32_t
)0x00003000Uè

	)

3143 
	#SYSCFG_EXTICR4_EXTI15_PE
 ((
ušt32_t
)0x00004000Uè

	)

3147 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3148 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3149 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3150 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3151 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3152 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3153 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3154 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3155 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3156 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3157 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3158 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3162 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3163 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3164 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3165 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3175 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3176 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3177 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3178 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3180 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3184 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3185 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3186 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3187 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3188 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3190 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3191 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3192 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3194 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3196 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3197 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3198 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3201 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3203 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3204 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3205 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3206 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3208 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3211 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3212 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3213 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3214 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3216 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3218 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3219 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3220 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3221 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3223 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3225 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3226 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3227 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3228 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3229 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3231 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3232 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3233 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3235 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3236 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3239 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3240 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3241 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3242 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3243 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3244 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3245 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3246 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3247 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3248 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3249 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3250 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3253 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3254 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3255 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3256 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3257 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3258 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3259 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3260 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3261 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3262 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3265 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3266 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3267 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3268 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3269 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3270 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3273 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3274 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3275 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3277 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3278 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3280 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3281 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3282 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3283 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3285 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3287 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3288 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3289 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3291 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3292 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3294 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3295 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3296 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3297 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3299 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3303 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3304 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3305 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3307 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3308 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3309 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3310 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3311 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3313 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3314 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3315 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3317 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3318 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3319 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3320 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3321 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3324 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3325 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3326 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3328 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3329 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3331 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3332 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3333 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3334 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3336 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3338 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3339 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3340 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3342 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3343 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3345 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3346 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3347 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3348 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3350 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3354 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3355 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3356 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3358 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3359 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3360 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3361 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3362 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3364 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3365 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3366 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3368 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3369 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3370 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3371 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3372 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3375 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3376 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3377 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3378 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3379 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3380 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3381 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3382 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3383 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3384 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3385 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3386 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3389 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3392 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3395 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3398 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3401 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3404 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3407 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3410 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3411 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3412 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3413 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3414 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3415 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3417 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3418 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3419 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3420 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3421 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3422 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3425 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3428 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3429 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3430 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3431 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3432 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3433 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3434 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3436 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3437 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3438 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3439 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3440 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3441 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3442 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3443 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3445 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3446 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3447 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3448 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3449 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3450 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3452 
	#TIM3_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3453 
	#TIM3_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3454 
	#TIM3_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3455 
	#TIM3_OR_TI1_RMP
 ((
ušt32_t
)0x00000004Uè

	)

3456 
	#TIM3_OR_TI2_RMP
 ((
ušt32_t
)0x00000008Uè

	)

3457 
	#TIM3_OR_TI4_RMP
 ((
ušt32_t
)0x00000010Uè

	)

3472 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

3473 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

3474 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

3475 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

3476 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

3477 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

3478 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

3479 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3480 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

3481 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

3482 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

3483 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

3484 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

3485 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

3486 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

3487 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

3488 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

3489 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

3490 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

3491 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

3492 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

3493 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

3494 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

3495 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

3496 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

3497 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

3498 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

3499 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

3500 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

3501 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

3502 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

3503 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

3505 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

3506 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

3507 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

3508 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

3509 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

3510 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

3511 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

3512 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

3513 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

3514 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

3515 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

3516 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

3517 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

3518 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

3519 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

3520 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

3521 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

3522 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

3523 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

3524 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

3525 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

3526 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

3529 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

3530 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

3531 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

3532 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

3533 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

3534 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

3535 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

3536 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

3537 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

3538 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

3539 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

3540 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

3541 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

3542 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

3543 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

3544 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

3545 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

3546 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

3547 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

3548 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

3549 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

3550 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

3551 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

3552 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

3553 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

3556 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

3557 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

3560 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

3561 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

3565 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

3566 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

3569 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

3570 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

3571 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

3572 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

3573 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

3576 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

3577 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

3578 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

3579 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

3580 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

3581 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

3582 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

3583 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

3584 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

3585 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

3586 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

3587 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

3588 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

3589 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

3590 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

3591 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

3592 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

3593 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

3594 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

3595 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

3596 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

3597 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

3600 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

3601 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

3602 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

3603 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

3604 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

3605 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

3606 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

3607 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

3608 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

3609 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

3610 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

3611 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

3614 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

3617 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

3626 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

3627 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

3628 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

3629 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

3630 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

3631 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

3632 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

3633 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

3636 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

3637 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

3638 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

3639 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

3640 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

3641 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

3642 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

3644 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

3647 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

3648 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

3649 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

3650 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

3651 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

3652 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

3653 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

3654 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

3657 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

3658 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

3659 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

3660 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

3661 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

3662 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

3663 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

3665 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

3666 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

3667 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

3670 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

3671 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

3673 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

3676 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

3691 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

3694 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

3697 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

3698 ((
INSTANCE
è=ð
COMP2
))

	)

3700 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

3703 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

3706 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

3707 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

3708 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

3709 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

3710 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

3711 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

3712 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

3713 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

3716 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3717 ((
INSTANCE
è=ð
GPIOB
) || \

3718 ((
INSTANCE
è=ð
GPIOC
) || \

3719 ((
INSTANCE
è=ð
GPIOD
) || \

3720 ((
INSTANCE
è=ð
GPIOE
) || \

3721 ((
INSTANCE
è=ð
GPIOH
))

	)

3723 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

3724 ((
INSTANCE
è=ð
GPIOB
) || \

3725 ((
INSTANCE
è=ð
GPIOC
) || \

3726 ((
INSTANCE
è=ð
GPIOD
) || \

3727 ((
INSTANCE
è=ð
GPIOE
))

	)

3730 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

3731 ((
INSTANCE
è=ð
I2C2
) || \

3732 ((
INSTANCE
è=ð
I2C3
))

	)

3735 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

3739 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

3742 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

3743 ((
INSTANCE
è=ð
I2C3
))

	)

3746 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

3747 ((
INSTANCE
è=ð
SPI2
))

	)

3750 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

3753 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3754 ((
INSTANCE
è=ð
TIM3
) || \

3755 ((
INSTANCE
è=ð
TIM6
) || \

3756 ((
INSTANCE
è=ð
TIM7
) || \

3757 ((
INSTANCE
è=ð
TIM21
) || \

3758 ((
INSTANCE
è=ð
TIM22
))

	)

3761 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3762 ((
INSTANCE
è=ð
TIM3
) || \

3763 ((
INSTANCE
è=ð
TIM21
) || \

3764 ((
INSTANCE
è=ð
TIM22
))

	)

3767 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3768 ((
INSTANCE
è=ð
TIM3
) || \

3769 ((
INSTANCE
è=ð
TIM21
) || \

3770 ((
INSTANCE
è=ð
TIM22
))

	)

3773 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3774 ((
INSTANCE
è=ð
TIM3
) || \

3775 ((
INSTANCE
è=ð
TIM21
))

	)

3778 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3779 ((
INSTANCE
è=ð
TIM3
) || \

3780 ((
INSTANCE
è=ð
TIM21
) || \

3781 ((
INSTANCE
è=ð
TIM22
))

	)

3784 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3785 ((
INSTANCE
è=ð
TIM3
) || \

3786 ((
INSTANCE
è=ð
TIM21
))

	)

3789 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3790 ((
INSTANCE
è=ð
TIM3
) || \

3791 ((
INSTANCE
è=ð
TIM21
) || \

3792 ((
INSTANCE
è=ð
TIM22
))

	)

3795 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3796 ((
INSTANCE
è=ð
TIM3
) || \

3797 ((
INSTANCE
è=ð
TIM21
) || \

3798 ((
INSTANCE
è=ð
TIM22
))

	)

3801 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3802 ((
INSTANCE
è=ð
TIM3
) || \

3803 ((
INSTANCE
è=ð
TIM21
) || \

3804 ((
INSTANCE
è=ð
TIM22
))

	)

3807 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3808 ((
INSTANCE
è=ð
TIM3
))

	)

3811 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3812 ((
INSTANCE
è=ð
TIM3
))

	)

3817 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3818 ((
INSTANCE
è=ð
TIM3
))

	)

3821 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3822 ((
INSTANCE
è=ð
TIM3
) || \

3823 ((
INSTANCE
è=ð
TIM6
) || \

3824 ((
INSTANCE
è=ð
TIM7
))

	)

3827 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3828 ((
INSTANCE
è=ð
TIM3
))

	)

3831 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3832 (
INSTANCE
è=ð
TIM3
))

	)

3835 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3836 ((
INSTANCE
è=ð
TIM3
))

	)

3839 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3840 ((
INSTANCE
è=ð
TIM3
) || \

3841 ((
INSTANCE
è=ð
TIM6
) || \

3842 ((
INSTANCE
è=ð
TIM7
) || \

3843 ((
INSTANCE
è=ð
TIM21
) || \

3844 ((
INSTANCE
è=ð
TIM22
))

	)

3847 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3848 ((
INSTANCE
è=ð
TIM3
) || \

3849 ((
INSTANCE
è=ð
TIM21
) || \

3850 ((
INSTANCE
è=ð
TIM22
))

	)

3855 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3856 ((
INSTANCE
è=ð
TIM3
) || \

3857 ((
INSTANCE
è=ð
TIM21
) || \

3858 ((
INSTANCE
è=ð
TIM22
))

	)

3861 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3862 ((
INSTANCE
è=ð
TIM3
) || \

3863 ((
INSTANCE
è=ð
TIM21
) || \

3864 ((
INSTANCE
è=ð
TIM22
))

	)

3867 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3868 ((
INSTANCE
è=ð
TIM3
) || \

3869 ((
INSTANCE
è=ð
TIM21
) || \

3870 ((
INSTANCE
è=ð
TIM22
))

	)

3873 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

3874 ((
INSTANCE
è=ð
TIM3
))

	)

3877 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

3878 (((((
INSTANCE
è=ð
TIM2
) || \

3879 ((
INSTANCE
è=ð
TIM3
)) \

3881 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3882 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

3883 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

3884 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

3886 (((
INSTANCE
è=ð
TIM21
) && \

3887 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3888 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

3890 (((
INSTANCE
è=ð
TIM22
) && \

3891 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

3892 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

3895 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3896 ((
INSTANCE
è=ð
USART2
) || \

3897 ((
INSTANCE
è=ð
USART4
) || \

3898 ((
INSTANCE
è=ð
USART5
) || \

3899 ((
INSTANCE
è=ð
LPUART1
))

	)

3902 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3903 ((
INSTANCE
è=ð
USART2
) || \

3904 ((
INSTANCE
è=ð
USART4
) || \

3905 ((
INSTANCE
è=ð
USART5
))

	)

3909 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3910 ((
INSTANCE
è=ð
USART2
))

	)

3913 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3914 ((
INSTANCE
è=ð
USART2
) || \

3915 ((
INSTANCE
è=ð
USART4
) || \

3916 ((
INSTANCE
è=ð
USART5
) || \

3917 ((
INSTANCE
è=ð
LPUART1
))

	)

3920 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3921 ((
INSTANCE
è=ð
USART2
))

	)

3924 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3925 ((
INSTANCE
è=ð
USART2
) || \

3926 ((
INSTANCE
è=ð
LPUART1
))

	)

3928 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3929 ((
INSTANCE
è=ð
USART2
) || \

3930 ((
INSTANCE
è=ð
USART4
) || \

3931 ((
INSTANCE
è=ð
USART5
) || \

3932 ((
INSTANCE
è=ð
LPUART1
))

	)

3935 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3936 ((
INSTANCE
è=ð
USART2
))

	)

3939 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

3940 ((
INSTANCE
è=ð
USART2
))

	)

3943 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

3946 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

3962 
	#RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3963 
	#LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3964 
	#AES_RNG_LPUART1_IRQn
 
AES_LPUART1_IRQn


	)

3965 
	#TIM6_DAC_IRQn
 
TIM6_IRQn


	)

3966 
	#RCC_CRS_IRQn
 
RCC_IRQn


	)

3969 
	#LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3970 
	#RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3971 
	#AES_RNG_LPUART1_IRQHªdËr
 
AES_LPUART1_IRQHªdËr


	)

3972 
	#TIM6_DAC_IRQHªdËr
 
TIM6_IRQHªdËr


	)

3973 
	#RCC_CRS_IRQHªdËr
 
RCC_IRQHªdËr


	)

3983 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l082xx.h

54 #iâdeà
__STM32L082xx_H


55 
	#__STM32L082xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
USART4_5_IRQn
 = 14,

113 
TIM2_IRQn
 = 15,

114 
TIM3_IRQn
 = 16,

115 
TIM6_DAC_IRQn
 = 17,

116 
TIM7_IRQn
 = 18,

117 
TIM21_IRQn
 = 20,

118 
I2C3_IRQn
 = 21,

119 
TIM22_IRQn
 = 22,

120 
I2C1_IRQn
 = 23,

121 
I2C2_IRQn
 = 24,

122 
SPI1_IRQn
 = 25,

123 
SPI2_IRQn
 = 26,

124 
USART1_IRQn
 = 27,

125 
USART2_IRQn
 = 28,

126 
AES_RNG_LPUART1_IRQn
 = 29,

127 
USB_IRQn
 = 31,

128 } 
	tIRQn_Ty³
;

134 
	~"cÜe_cm0¶us.h
"

135 
	~"sy¡em_¡m32l0xx.h
"

136 
	~<¡dšt.h
>

148 
__IO
 
ušt32_t
 
ISR
;

149 
__IO
 
ušt32_t
 
IER
;

150 
__IO
 
ušt32_t
 
CR
;

151 
__IO
 
ušt32_t
 
CFGR1
;

152 
__IO
 
ušt32_t
 
CFGR2
;

153 
__IO
 
ušt32_t
 
SMPR
;

154 
ušt32_t
 
RESERVED1
;

155 
ušt32_t
 
RESERVED2
;

156 
__IO
 
ušt32_t
 
TR
;

157 
ušt32_t
 
RESERVED3
;

158 
__IO
 
ušt32_t
 
CHSELR
;

159 
ušt32_t
 
RESERVED4
[5];

160 
__IO
 
ušt32_t
 
DR
;

161 
ušt32_t
 
RESERVED5
[28];

162 
__IO
 
ušt32_t
 
CALFACT
;

163 } 
	tADC_Ty³Def
;

167 
__IO
 
ušt32_t
 
CCR
;

168 } 
	tADC_CommÚ_Ty³Def
;

176 
__IO
 
ušt32_t
 
CR
;

177 
__IO
 
ušt32_t
 
SR
;

178 
__IO
 
ušt32_t
 
DINR
;

179 
__IO
 
ušt32_t
 
DOUTR
;

180 
__IO
 
ušt32_t
 
KEYR0
;

181 
__IO
 
ušt32_t
 
KEYR1
;

182 
__IO
 
ušt32_t
 
KEYR2
;

183 
__IO
 
ušt32_t
 
KEYR3
;

184 
__IO
 
ušt32_t
 
IVR0
;

185 
__IO
 
ušt32_t
 
IVR1
;

186 
__IO
 
ušt32_t
 
IVR2
;

187 
__IO
 
ušt32_t
 
IVR3
;

188 } 
	tAES_Ty³Def
;

196 
__IO
 
ušt32_t
 
CSR
;

197 } 
	tCOMP_Ty³Def
;

201 
__IO
 
ušt32_t
 
CSR
;

202 } 
	tCOMP_CommÚ_Ty³Def
;

211 
__IO
 
ušt32_t
 
DR
;

212 
__IO
 
ušt8_t
 
IDR
;

213 
ušt8_t
 
RESERVED0
;

214 
ušt16_t
 
RESERVED1
;

215 
__IO
 
ušt32_t
 
CR
;

216 
ušt32_t
 
RESERVED2
;

217 
__IO
 
ušt32_t
 
INIT
;

218 
__IO
 
ušt32_t
 
POL
;

219 } 
	tCRC_Ty³Def
;

227 
__IO
 
ušt32_t
 
CR
;

228 
__IO
 
ušt32_t
 
CFGR
;

229 
__IO
 
ušt32_t
 
ISR
;

230 
__IO
 
ušt32_t
 
ICR
;

231 } 
	tCRS_Ty³Def
;

239 
__IO
 
ušt32_t
 
CR
;

240 
__IO
 
ušt32_t
 
SWTRIGR
;

241 
__IO
 
ušt32_t
 
DHR12R1
;

242 
__IO
 
ušt32_t
 
DHR12L1
;

243 
__IO
 
ušt32_t
 
DHR8R1
;

244 
__IO
 
ušt32_t
 
DHR12R2
;

245 
__IO
 
ušt32_t
 
DHR12L2
;

246 
__IO
 
ušt32_t
 
DHR8R2
;

247 
__IO
 
ušt32_t
 
DHR12RD
;

248 
__IO
 
ušt32_t
 
DHR12LD
;

249 
__IO
 
ušt32_t
 
DHR8RD
;

250 
__IO
 
ušt32_t
 
DOR1
;

251 
__IO
 
ušt32_t
 
DOR2
;

252 
__IO
 
ušt32_t
 
SR
;

253 } 
	tDAC_Ty³Def
;

261 
__IO
 
ušt32_t
 
IDCODE
;

262 
__IO
 
ušt32_t
 
CR
;

263 
__IO
 
ušt32_t
 
APB1FZ
;

264 
__IO
 
ušt32_t
 
APB2FZ
;

265 }
	tDBGMCU_Ty³Def
;

273 
__IO
 
ušt32_t
 
CCR
;

274 
__IO
 
ušt32_t
 
CNDTR
;

275 
__IO
 
ušt32_t
 
CPAR
;

276 
__IO
 
ušt32_t
 
CMAR
;

277 } 
	tDMA_ChªÃl_Ty³Def
;

281 
__IO
 
ušt32_t
 
ISR
;

282 
__IO
 
ušt32_t
 
IFCR
;

283 } 
	tDMA_Ty³Def
;

287 
__IO
 
ušt32_t
 
CSELR
;

288 } 
	tDMA_Reque¡_Ty³Def
;

296 
__IO
 
ušt32_t
 
IMR
;

297 
__IO
 
ušt32_t
 
EMR
;

298 
__IO
 
ušt32_t
 
RTSR
;

299 
__IO
 
ušt32_t
 
FTSR
;

300 
__IO
 
ušt32_t
 
SWIER
;

301 
__IO
 
ušt32_t
 
PR
;

302 }
	tEXTI_Ty³Def
;

309 
__IO
 
ušt32_t
 
ACR
;

310 
__IO
 
ušt32_t
 
PECR
;

311 
__IO
 
ušt32_t
 
PDKEYR
;

312 
__IO
 
ušt32_t
 
PEKEYR
;

313 
__IO
 
ušt32_t
 
PRGKEYR
;

314 
__IO
 
ušt32_t
 
OPTKEYR
;

315 
__IO
 
ušt32_t
 
SR
;

316 
__IO
 
ušt32_t
 
OPTR
;

317 
__IO
 
ušt32_t
 
WRPR
;

318 
__IO
 
ušt32_t
 
RESERVED1
[23];

319 
__IO
 
ušt32_t
 
WRPR2
;

320 } 
	tFLASH_Ty³Def
;

328 
__IO
 
ušt32_t
 
RDP
;

329 
__IO
 
ušt32_t
 
USER
;

330 
__IO
 
ušt32_t
 
WRP01
;

331 
__IO
 
ušt32_t
 
WRP23
;

332 
__IO
 
ušt32_t
 
WRP45
;

333 } 
	tOB_Ty³Def
;

342 
__IO
 
ušt32_t
 
MODER
;

343 
__IO
 
ušt32_t
 
OTYPER
;

344 
__IO
 
ušt32_t
 
OSPEEDR
;

345 
__IO
 
ušt32_t
 
PUPDR
;

346 
__IO
 
ušt32_t
 
IDR
;

347 
__IO
 
ušt32_t
 
ODR
;

348 
__IO
 
ušt32_t
 
BSRR
;

349 
__IO
 
ušt32_t
 
LCKR
;

350 
__IO
 
ušt32_t
 
AFR
[2];

351 
__IO
 
ušt32_t
 
BRR
;

352 }
	tGPIO_Ty³Def
;

359 
__IO
 
ušt32_t
 
ISR
;

360 
__IO
 
ušt32_t
 
ICR
;

361 
__IO
 
ušt32_t
 
IER
;

362 
__IO
 
ušt32_t
 
CFGR
;

363 
__IO
 
ušt32_t
 
CR
;

364 
__IO
 
ušt32_t
 
CMP
;

365 
__IO
 
ušt32_t
 
ARR
;

366 
__IO
 
ušt32_t
 
CNT
;

367 } 
	tLPTIM_Ty³Def
;

375 
__IO
 
ušt32_t
 
CFGR1
;

376 
__IO
 
ušt32_t
 
CFGR2
;

377 
__IO
 
ušt32_t
 
EXTICR
[4];

378 
ušt32_t
 
RESERVED
[2];

379 
__IO
 
ušt32_t
 
CFGR3
;

380 } 
	tSYSCFG_Ty³Def
;

390 
__IO
 
ušt32_t
 
CR1
;

391 
__IO
 
ušt32_t
 
CR2
;

392 
__IO
 
ušt32_t
 
OAR1
;

393 
__IO
 
ušt32_t
 
OAR2
;

394 
__IO
 
ušt32_t
 
TIMINGR
;

395 
__IO
 
ušt32_t
 
TIMEOUTR
;

396 
__IO
 
ušt32_t
 
ISR
;

397 
__IO
 
ušt32_t
 
ICR
;

398 
__IO
 
ušt32_t
 
PECR
;

399 
__IO
 
ušt32_t
 
RXDR
;

400 
__IO
 
ušt32_t
 
TXDR
;

401 }
	tI2C_Ty³Def
;

409 
__IO
 
ušt32_t
 
KR
;

410 
__IO
 
ušt32_t
 
PR
;

411 
__IO
 
ušt32_t
 
RLR
;

412 
__IO
 
ušt32_t
 
SR
;

413 
__IO
 
ušt32_t
 
WINR
;

414 } 
	tIWDG_Ty³Def
;

421 
__IO
 
ušt32_t
 
CSSA
;

422 
__IO
 
ušt32_t
 
CSL
;

423 
__IO
 
ušt32_t
 
NVDSSA
;

424 
__IO
 
ušt32_t
 
NVDSL
;

425 
__IO
 
ušt32_t
 
VDSSA
 ;

426 
__IO
 
ušt32_t
 
VDSL
 ;

427 
__IO
 
ušt32_t
 
LSSA
 ;

428 
__IO
 
ušt32_t
 
LSL
 ;

429 
__IO
 
ušt32_t
 
CR
 ;

431 } 
	tFIREWALL_Ty³Def
;

438 
__IO
 
ušt32_t
 
CR
;

439 
__IO
 
ušt32_t
 
CSR
;

440 } 
	tPWR_Ty³Def
;

447 
__IO
 
ušt32_t
 
CR
;

448 
__IO
 
ušt32_t
 
ICSCR
;

449 
__IO
 
ušt32_t
 
CRRCR
;

450 
__IO
 
ušt32_t
 
CFGR
;

451 
__IO
 
ušt32_t
 
CIER
;

452 
__IO
 
ušt32_t
 
CIFR
;

453 
__IO
 
ušt32_t
 
CICR
;

454 
__IO
 
ušt32_t
 
IOPRSTR
;

455 
__IO
 
ušt32_t
 
AHBRSTR
;

456 
__IO
 
ušt32_t
 
APB2RSTR
;

457 
__IO
 
ušt32_t
 
APB1RSTR
;

458 
__IO
 
ušt32_t
 
IOPENR
;

459 
__IO
 
ušt32_t
 
AHBENR
;

460 
__IO
 
ušt32_t
 
APB2ENR
;

461 
__IO
 
ušt32_t
 
APB1ENR
;

462 
__IO
 
ušt32_t
 
IOPSMENR
;

463 
__IO
 
ušt32_t
 
AHBSMENR
;

464 
__IO
 
ušt32_t
 
APB2SMENR
;

465 
__IO
 
ušt32_t
 
APB1SMENR
;

466 
__IO
 
ušt32_t
 
CCIPR
;

467 
__IO
 
ušt32_t
 
CSR
;

468 } 
	tRCC_Ty³Def
;

475 
__IO
 
ušt32_t
 
CR
;

476 
__IO
 
ušt32_t
 
SR
;

477 
__IO
 
ušt32_t
 
DR
;

478 } 
	tRNG_Ty³Def
;

485 
__IO
 
ušt32_t
 
TR
;

486 
__IO
 
ušt32_t
 
DR
;

487 
__IO
 
ušt32_t
 
CR
;

488 
__IO
 
ušt32_t
 
ISR
;

489 
__IO
 
ušt32_t
 
PRER
;

490 
__IO
 
ušt32_t
 
WUTR
;

491 
ušt32_t
 
RESERVED
;

492 
__IO
 
ušt32_t
 
ALRMAR
;

493 
__IO
 
ušt32_t
 
ALRMBR
;

494 
__IO
 
ušt32_t
 
WPR
;

495 
__IO
 
ušt32_t
 
SSR
;

496 
__IO
 
ušt32_t
 
SHIFTR
;

497 
__IO
 
ušt32_t
 
TSTR
;

498 
__IO
 
ušt32_t
 
TSDR
;

499 
__IO
 
ušt32_t
 
TSSSR
;

500 
__IO
 
ušt32_t
 
CALR
;

501 
__IO
 
ušt32_t
 
TAMPCR
;

502 
__IO
 
ušt32_t
 
ALRMASSR
;

503 
__IO
 
ušt32_t
 
ALRMBSSR
;

504 
__IO
 
ušt32_t
 
OR
;

505 
__IO
 
ušt32_t
 
BKP0R
;

506 
__IO
 
ušt32_t
 
BKP1R
;

507 
__IO
 
ušt32_t
 
BKP2R
;

508 
__IO
 
ušt32_t
 
BKP3R
;

509 
__IO
 
ušt32_t
 
BKP4R
;

510 } 
	tRTC_Ty³Def
;

518 
__IO
 
ušt32_t
 
CR1
;

519 
__IO
 
ušt32_t
 
CR2
;

520 
__IO
 
ušt32_t
 
SR
;

521 
__IO
 
ušt32_t
 
DR
;

522 
__IO
 
ušt32_t
 
CRCPR
;

523 
__IO
 
ušt32_t
 
RXCRCR
;

524 
__IO
 
ušt32_t
 
TXCRCR
;

525 
__IO
 
ušt32_t
 
I2SCFGR
;

526 
__IO
 
ušt32_t
 
I2SPR
;

527 } 
	tSPI_Ty³Def
;

534 
__IO
 
ušt32_t
 
CR1
;

535 
__IO
 
ušt32_t
 
CR2
;

536 
__IO
 
ušt32_t
 
SMCR
;

537 
__IO
 
ušt32_t
 
DIER
;

538 
__IO
 
ušt32_t
 
SR
;

539 
__IO
 
ušt32_t
 
EGR
;

540 
__IO
 
ušt32_t
 
CCMR1
;

541 
__IO
 
ušt32_t
 
CCMR2
;

542 
__IO
 
ušt32_t
 
CCER
;

543 
__IO
 
ušt32_t
 
CNT
;

544 
__IO
 
ušt32_t
 
PSC
;

545 
__IO
 
ušt32_t
 
ARR
;

546 
ušt32_t
 
RESERVED12
;

547 
__IO
 
ušt32_t
 
CCR1
;

548 
__IO
 
ušt32_t
 
CCR2
;

549 
__IO
 
ušt32_t
 
CCR3
;

550 
__IO
 
ušt32_t
 
CCR4
;

551 
ušt32_t
 
RESERVED17
;

552 
__IO
 
ušt32_t
 
DCR
;

553 
__IO
 
ušt32_t
 
DMAR
;

554 
__IO
 
ušt32_t
 
OR
;

555 } 
	tTIM_Ty³Def
;

562 
__IO
 
ušt32_t
 
CR
;

563 
__IO
 
ušt32_t
 
IER
;

564 
__IO
 
ušt32_t
 
ICR
;

565 
__IO
 
ušt32_t
 
ISR
;

566 
__IO
 
ušt32_t
 
IOHCR
;

567 
ušt32_t
 
RESERVED1
;

568 
__IO
 
ušt32_t
 
IOASCR
;

569 
ušt32_t
 
RESERVED2
;

570 
__IO
 
ušt32_t
 
IOSCR
;

571 
ušt32_t
 
RESERVED3
;

572 
__IO
 
ušt32_t
 
IOCCR
;

573 
ušt32_t
 
RESERVED4
;

574 
__IO
 
ušt32_t
 
IOGCSR
;

575 
__IO
 
ušt32_t
 
IOGXCR
[8];

576 } 
	tTSC_Ty³Def
;

583 
__IO
 
ušt32_t
 
CR1
;

584 
__IO
 
ušt32_t
 
CR2
;

585 
__IO
 
ušt32_t
 
CR3
;

586 
__IO
 
ušt32_t
 
BRR
;

587 
__IO
 
ušt32_t
 
GTPR
;

588 
__IO
 
ušt32_t
 
RTOR
;

589 
__IO
 
ušt32_t
 
RQR
;

590 
__IO
 
ušt32_t
 
ISR
;

591 
__IO
 
ušt32_t
 
ICR
;

592 
__IO
 
ušt32_t
 
RDR
;

593 
__IO
 
ušt32_t
 
TDR
;

594 } 
	tUSART_Ty³Def
;

601 
__IO
 
ušt32_t
 
CR
;

602 
__IO
 
ušt32_t
 
CFR
;

603 
__IO
 
ušt32_t
 
SR
;

604 } 
	tWWDG_Ty³Def
;

611 
__IO
 
ušt16_t
 
EP0R
;

612 
__IO
 
ušt16_t
 
RESERVED0
;

613 
__IO
 
ušt16_t
 
EP1R
;

614 
__IO
 
ušt16_t
 
RESERVED1
;

615 
__IO
 
ušt16_t
 
EP2R
;

616 
__IO
 
ušt16_t
 
RESERVED2
;

617 
__IO
 
ušt16_t
 
EP3R
;

618 
__IO
 
ušt16_t
 
RESERVED3
;

619 
__IO
 
ušt16_t
 
EP4R
;

620 
__IO
 
ušt16_t
 
RESERVED4
;

621 
__IO
 
ušt16_t
 
EP5R
;

622 
__IO
 
ušt16_t
 
RESERVED5
;

623 
__IO
 
ušt16_t
 
EP6R
;

624 
__IO
 
ušt16_t
 
RESERVED6
;

625 
__IO
 
ušt16_t
 
EP7R
;

626 
__IO
 
ušt16_t
 
RESERVED7
[17];

627 
__IO
 
ušt16_t
 
CNTR
;

628 
__IO
 
ušt16_t
 
RESERVED8
;

629 
__IO
 
ušt16_t
 
ISTR
;

630 
__IO
 
ušt16_t
 
RESERVED9
;

631 
__IO
 
ušt16_t
 
FNR
;

632 
__IO
 
ušt16_t
 
RESERVEDA
;

633 
__IO
 
ušt16_t
 
DADDR
;

634 
__IO
 
ušt16_t
 
RESERVEDB
;

635 
__IO
 
ušt16_t
 
BTABLE
;

636 
__IO
 
ušt16_t
 
RESERVEDC
;

637 
__IO
 
ušt16_t
 
LPMCSR
;

638 
__IO
 
ušt16_t
 
RESERVEDD
;

639 
__IO
 
ušt16_t
 
BCDR
;

640 
__IO
 
ušt16_t
 
RESERVEDE
;

641 } 
	tUSB_Ty³Def
;

650 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

651 
	#FLASH_BANK2_BASE
 ((
ušt32_t
)0x08018000Uè

	)

652 
	#FLASH_BANK1_END
 ((
ušt32_t
)0x08017FFFUè

	)

653 
	#FLASH_BANK2_END
 ((
ušt32_t
)0x0802FFFFUè

	)

654 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

655 
	#DATA_EEPROM_BANK2_BASE
 ((
ušt32_t
)0x08080C00Uè

	)

656 
	#DATA_EEPROM_BANK1_END
 ((
ušt32_t
)0x08080BFFUè

	)

657 
	#DATA_EEPROM_BANK2_END
 ((
ušt32_t
)0x080817FFUè

	)

658 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

659 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

662 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

663 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

664 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

666 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

667 
	#TIM3_BASE
 (
APBPERIPH_BASE
 + 0x00000400)

	)

668 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

669 
	#TIM7_BASE
 (
APBPERIPH_BASE
 + 0x00001400)

	)

670 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

671 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

672 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

673 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

674 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

675 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

676 
	#USART4_BASE
 (
APBPERIPH_BASE
 + 0x00004C00)

	)

677 
	#USART5_BASE
 (
APBPERIPH_BASE
 + 0x00005000)

	)

678 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

679 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

680 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

681 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

682 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

683 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

684 
	#I2C3_BASE
 (
APBPERIPH_BASE
 + 0x00007800)

	)

686 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

687 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

688 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

689 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

690 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

691 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

692 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

693 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

694 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

695 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

696 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

697 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

698 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

700 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

701 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

702 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

703 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

704 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

705 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

706 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

707 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

708 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

711 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

712 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

713 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

714 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

715 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

716 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

717 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

719 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

720 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

721 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

722 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

723 
	#GPIOE_BASE
 (
IOPPERIPH_BASE
 + 0x00001000)

	)

724 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

734 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

735 
	#TIM3
 ((
TIM_Ty³Def
 *è
TIM3_BASE
)

	)

736 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

737 
	#TIM7
 ((
TIM_Ty³Def
 *è
TIM7_BASE
)

	)

738 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

739 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

740 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

741 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

742 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

743 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

744 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

745 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

746 
	#I2C3
 ((
I2C_Ty³Def
 *è
I2C3_BASE
)

	)

747 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

748 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

749 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

750 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

751 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

752 
	#USART4
 ((
USART_Ty³Def
 *è
USART4_BASE
)

	)

753 
	#USART5
 ((
USART_Ty³Def
 *è
USART5_BASE
)

	)

755 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

756 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

757 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

758 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

759 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

760 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

761 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

762 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

763 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

765 
	#ADC
 
ADC1_COMMON


	)

766 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

767 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

768 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

770 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

771 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

772 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

773 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

774 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

775 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

776 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

777 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

778 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

781 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

782 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

783 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

784 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

785 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

786 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

787 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

789 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

790 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

791 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

792 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

793 
	#GPIOE
 ((
GPIO_Ty³Def
 *è
GPIOE_BASE
)

	)

794 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

796 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

819 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

820 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

821 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

822 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

823 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

824 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

825 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

828 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

831 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

832 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

833 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

834 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

835 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

836 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

837 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

840 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

843 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

844 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

845 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

846 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

847 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

848 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

851 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

852 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

853 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

854 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

855 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

856 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

857 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

858 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

859 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

860 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

861 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

862 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

863 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

864 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

865 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

866 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

867 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

868 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

869 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

870 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

871 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

872 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

873 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

874 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

875 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

876 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

877 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

880 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

883 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

884 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

885 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

886 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

887 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

888 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

889 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

890 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

891 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

892 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

893 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

894 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

895 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

896 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

900 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

901 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

902 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

903 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

906 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

907 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

908 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

909 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

912 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

913 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

916 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

917 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

918 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

919 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

920 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

921 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

922 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

923 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

924 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

925 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

926 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

927 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

928 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

929 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

930 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

931 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

932 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

933 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

934 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

937 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

940 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

943 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

944 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

945 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

946 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

947 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

948 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

949 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

950 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

958 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

959 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

960 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

961 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

963 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

964 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

965 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

967 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

968 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

969 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

971 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

972 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

973 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

974 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

975 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

976 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

979 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

980 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

981 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

984 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

987 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

990 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

993 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

996 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

999 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

1002 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

1005 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

1008 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

1011 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

1020 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

1021 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

1022 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1023 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1024 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

1025 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

1026 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1027 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1028 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1030 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

1031 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

1032 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

1033 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1034 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1035 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

1036 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

1037 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

1038 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

1039 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

1040 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

1041 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

1042 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1043 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1044 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1047 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

1048 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1049 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

1050 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

1053 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

1061 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1064 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

1067 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

1068 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

1069 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

1070 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

1071 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

1072 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

1073 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

1074 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

1077 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1080 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1089 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

1090 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

1091 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

1092 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1093 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1094 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1095 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1096 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1099 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1100 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1102 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1103 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1104 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1105 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1107 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1108 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1109 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1111 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1114 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1115 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1116 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1117 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1118 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1119 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1120 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1121 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1122 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1125 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1126 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1127 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1128 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1139 
	#DAC_CHANNEL2_SUPPORT


	)

1142 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1143 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1144 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1146 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1147 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1148 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1149 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1151 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1152 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1153 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1155 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1156 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1157 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1158 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1159 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1161 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1162 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1164 
	#DAC_CR_EN2
 ((
ušt32_t
)0x00010000Uè

	)

1165 
	#DAC_CR_BOFF2
 ((
ušt32_t
)0x00020000Uè

	)

1166 
	#DAC_CR_TEN2
 ((
ušt32_t
)0x00040000Uè

	)

1168 
	#DAC_CR_TSEL2
 ((
ušt32_t
)0x00380000Uè

	)

1169 
	#DAC_CR_TSEL2_0
 ((
ušt32_t
)0x00080000Uè

	)

1170 
	#DAC_CR_TSEL2_1
 ((
ušt32_t
)0x00100000Uè

	)

1171 
	#DAC_CR_TSEL2_2
 ((
ušt32_t
)0x00200000Uè

	)

1173 
	#DAC_CR_WAVE2
 ((
ušt32_t
)0x00C00000Uè

	)

1174 
	#DAC_CR_WAVE2_0
 ((
ušt32_t
)0x00400000Uè

	)

1175 
	#DAC_CR_WAVE2_1
 ((
ušt32_t
)0x00800000Uè

	)

1177 
	#DAC_CR_MAMP2
 ((
ušt32_t
)0x0F000000Uè

	)

1178 
	#DAC_CR_MAMP2_0
 ((
ušt32_t
)0x01000000Uè

	)

1179 
	#DAC_CR_MAMP2_1
 ((
ušt32_t
)0x02000000Uè

	)

1180 
	#DAC_CR_MAMP2_2
 ((
ušt32_t
)0x04000000Uè

	)

1181 
	#DAC_CR_MAMP2_3
 ((
ušt32_t
)0x08000000Uè

	)

1183 
	#DAC_CR_DMAEN2
 ((
ušt32_t
)0x10000000Uè

	)

1184 
	#DAC_CR_DMAUDRIE2
 ((
ušt32_t
)0x20000000Uè

	)

1187 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1188 
	#DAC_SWTRIGR_SWTRIG2
 ((
ušt32_t
)0x00000002Uè

	)

1191 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1194 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1197 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1200 
	#DAC_DHR12R2_DACC2DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1203 
	#DAC_DHR12L2_DACC2DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1206 
	#DAC_DHR8R2_DACC2DHR
 ((
ušt32_t
)0x000000FFUè

	)

1209 
	#DAC_DHR12RD_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1210 
	#DAC_DHR12RD_DACC2DHR
 ((
ušt32_t
)0x0FFF0000Uè

	)

1213 
	#DAC_DHR12LD_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1214 
	#DAC_DHR12LD_DACC2DHR
 ((
ušt32_t
)0xFFF00000Uè

	)

1217 
	#DAC_DHR8RD_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1218 
	#DAC_DHR8RD_DACC2DHR
 ((
ušt32_t
)0x0000FF00Uè

	)

1221 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1224 
	#DAC_DOR2_DACC2DOR
 ((
ušt32_t
)0x00000FFFUè

	)

1227 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1228 
	#DAC_SR_DMAUDR2
 ((
ušt32_t
)0x20000000Uè

	)

1237 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1239 
	#DBGMCU_IDCODE_DIV_ID
 ((
ušt32_t
)0x0000F000Uè

	)

1240 
	#DBGMCU_IDCODE_MCD_DIV_ID
 ((
ušt32_t
)0x00006000Uè

	)

1241 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1242 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1243 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1244 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1245 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1246 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1247 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1248 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1249 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1250 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1251 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1252 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1253 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1254 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1255 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1256 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1257 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1260 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1261 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1262 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1263 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1266 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1267 
	#DBGMCU_APB1_FZ_DBG_TIM3_STOP
 ((
ušt32_t
)0x00000002U)

	)

1268 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1269 
	#DBGMCU_APB1_FZ_DBG_TIM7_STOP
 ((
ušt32_t
)0x00000020U)

	)

1270 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1271 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1272 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1273 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1274 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1275 
	#DBGMCU_APB1_FZ_DBG_I2C3_STOP
 ((
ušt32_t
)0x00800000Uè

	)

1276 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1278 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1279 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1288 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1289 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1290 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1291 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1292 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1293 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1294 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1295 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1296 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1297 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1298 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1299 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1300 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1301 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1302 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1303 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1304 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1305 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1306 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1307 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1308 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1309 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1310 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1311 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1312 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1313 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1314 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1315 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1318 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1319 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1320 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1321 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1322 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1323 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1324 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1325 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1326 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1327 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1328 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1329 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1330 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1331 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1332 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1333 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1334 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1335 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1336 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1337 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1338 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1339 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1340 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1341 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1342 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1343 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1344 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1345 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1348 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1349 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1350 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1351 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1352 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1353 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1354 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1355 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1357 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1358 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1359 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1361 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1362 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1363 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1365 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1366 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1367 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1369 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1372 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1375 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1378 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1382 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1383 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1384 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1385 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1386 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1387 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1388 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1398 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1399 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1400 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1401 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1402 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1403 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1404 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1405 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1406 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1407 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1408 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1409 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1410 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1411 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1412 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1413 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1414 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1415 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1416 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1417 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1418 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1419 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1420 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1421 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1422 
	#EXTI_IMR_IM24
 ((
ušt32_t
)0x01000000Uè

	)

1423 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1424 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1425 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1426 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1429 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1430 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1431 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1432 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1433 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1434 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1435 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1436 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1437 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1438 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1439 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1440 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1441 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1442 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1443 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1444 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1445 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1446 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1447 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1448 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1449 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1450 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1451 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1452 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1453 
	#EXTI_EMR_EM24
 ((
ušt32_t
)0x01000000Uè

	)

1454 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1455 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1456 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1457 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1460 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1461 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1462 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1463 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1464 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1465 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1466 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1467 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1468 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1469 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1470 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1471 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1472 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1473 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1474 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1475 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1476 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1477 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1478 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1479 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1480 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1481 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1484 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1485 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1486 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1487 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1488 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1489 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1490 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1491 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1492 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1493 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1494 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1495 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1496 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1497 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1498 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1499 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1500 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1501 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1502 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1503 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1504 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1505 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1508 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1509 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1510 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1511 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1512 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1513 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1514 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1515 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1516 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1517 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1518 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1519 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1520 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1521 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1522 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1523 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1524 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1525 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1526 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1527 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1528 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1529 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1532 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1533 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1534 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1535 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1536 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1537 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1538 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1539 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1540 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1541 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1542 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1543 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1544 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1545 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1546 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1547 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1548 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1549 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1550 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1551 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1552 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1553 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1556 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1557 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1558 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1559 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1560 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1561 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1562 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1563 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1564 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1565 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1566 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1567 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1568 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1569 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1570 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1571 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1572 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1573 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1574 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1575 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1576 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1577 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1580 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1581 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1582 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1583 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1584 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1585 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1586 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1587 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1588 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1589 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1590 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1591 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1592 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1593 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1594 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1595 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1596 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1597 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1598 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1599 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1600 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1601 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1604 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1605 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1606 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1607 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1608 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1609 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1610 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1611 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1612 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1613 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1614 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1615 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1616 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1617 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1618 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1619 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1620 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1621 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1622 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1623 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1624 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1625 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1628 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1629 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1630 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1631 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1632 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1633 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1634 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1635 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1636 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1637 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1638 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1639 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1640 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1641 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1642 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1643 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1644 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1645 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1646 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1647 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1648 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1649 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1658 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1659 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1660 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1661 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1662 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1663 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1666 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1667 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1668 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1669 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1670 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1671 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1672 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1673 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1674 
	#FLASH_PECR_PARALLBANK
 ((
ušt32_t
)0x00008000Uè

	)

1675 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1676 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1677 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1678 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1679 
	#FLASH_PECR_NZDISABLE
 ((
ušt32_t
)0x00400000Uè

	)

1682 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1685 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1688 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1691 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1694 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1695 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1696 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1697 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1699 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1700 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1701 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1702 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1703 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1704 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1705 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1708 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1709 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1710 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1713 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1714 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1715 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1716 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1717 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1718 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1719 
	#FLASH_OPTR_BFB2
 ((
ušt32_t
)0x00800000Uè

	)

1720 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1721 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1724 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1732 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1733 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1734 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1735 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1736 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1737 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1738 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1739 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1740 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1741 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1742 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1743 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1744 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1745 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1746 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1747 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1748 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1749 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1750 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1751 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1752 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1753 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1754 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1755 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1756 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1757 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1758 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1759 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1760 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1761 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1762 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1763 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1764 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1765 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1766 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1767 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1768 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1769 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1770 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1771 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1772 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1773 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1774 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1775 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1776 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1777 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1778 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1779 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1782 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1783 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1784 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1785 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1786 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1787 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1788 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1789 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1790 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1791 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1792 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1793 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1794 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1795 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1796 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1797 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1800 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1801 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1802 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1803 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1804 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1805 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1806 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1807 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1808 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1809 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1810 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1811 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1812 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1813 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1814 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1815 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1816 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1817 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1818 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1819 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1820 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1821 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1822 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1823 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1824 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1825 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1826 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1827 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1828 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1829 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1830 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1831 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1832 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1833 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1834 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1835 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1836 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1837 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1838 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1839 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1840 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1841 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1842 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1843 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1844 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1845 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1846 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1847 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1850 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1851 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1852 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1853 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1854 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1855 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1856 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1857 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1858 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1859 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1860 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1861 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1862 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1863 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1864 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1865 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1866 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1867 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1868 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1869 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1870 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1871 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1872 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1873 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1874 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1875 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1876 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1877 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1878 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1879 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1880 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1881 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1882 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1883 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1884 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1885 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1886 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1887 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1888 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1889 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1890 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1891 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1892 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1893 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1894 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1895 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1896 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1897 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1900 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1901 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1902 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1903 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1904 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1905 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1906 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1907 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1908 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1909 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1910 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1911 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1912 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1913 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1914 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1915 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1918 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1919 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1920 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1921 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1922 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1923 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1924 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1925 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1926 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1927 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1928 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1929 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1930 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1931 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1932 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1933 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1936 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1937 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1938 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1939 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1940 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1941 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1942 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1943 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1944 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1945 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1946 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1947 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1948 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1949 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1950 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1951 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1952 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1953 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1954 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1955 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1956 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1957 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1958 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1959 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1960 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1961 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1962 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1963 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1964 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1965 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1966 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1967 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1970 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1971 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1972 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1973 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1974 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1975 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1976 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1977 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1978 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1979 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1980 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1981 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

1982 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

1983 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

1984 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

1985 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

1986 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

1989 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

1990 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

1991 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

1992 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

1993 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

1994 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

1995 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

1996 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

1999 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

2000 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

2001 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

2002 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

2003 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

2004 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

2005 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

2006 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

2009 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

2010 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

2011 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

2012 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

2013 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

2014 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

2015 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

2016 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

2017 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

2018 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

2019 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

2020 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

2021 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

2022 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

2023 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

2024 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

2033 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

2034 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

2035 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

2036 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

2037 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

2038 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

2039 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

2040 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

2041 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

2042 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

2043 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

2044 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

2045 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

2046 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

2047 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

2048 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

2049 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

2050 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

2051 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

2052 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

2055 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

2056 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

2057 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

2058 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

2059 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

2060 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

2061 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

2062 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

2063 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

2064 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

2065 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

2068 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

2069 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

2070 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

2073 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

2074 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

2075 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

2076 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

2077 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

2078 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

2079 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

2080 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

2081 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

2082 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

2083 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

2086 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

2087 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

2088 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

2089 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

2090 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

2093 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

2094 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

2095 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

2096 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

2097 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

2100 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

2101 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

2102 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

2103 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

2104 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

2105 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

2106 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

2107 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

2108 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

2109 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

2110 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

2111 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

2112 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

2113 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

2114 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

2115 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

2116 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

2119 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

2120 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

2121 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

2122 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

2123 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

2124 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

2125 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

2126 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

2127 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

2130 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

2133 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2136 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2144 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

2147 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

2148 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

2149 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

2150 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2153 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2156 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2157 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2158 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2161 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2169 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2170 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2171 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2172 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2173 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2174 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2175 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2178 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2179 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2180 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2181 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2182 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2183 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2184 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2187 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2188 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2189 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2190 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2191 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2192 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2193 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2196 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2198 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2199 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2200 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2202 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2203 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2204 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2206 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2207 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2208 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2210 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2211 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2212 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2213 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2215 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2216 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2217 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2218 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2220 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2221 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2222 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2224 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2225 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2226 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2227 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2228 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2229 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2232 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2233 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2234 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2237 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2240 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2243 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2252 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2253 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2254 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2255 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2256 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2257 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2260 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2261 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2262 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2271 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2272 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2273 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2274 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2275 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2277 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2278 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2279 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2280 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2283 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2284 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2285 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2286 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2287 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2288 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2289 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2290 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2292 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2293 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2294 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2296 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2297 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2298 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2299 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2300 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2303 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2304 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2305 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2306 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2307 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2308 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2310 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2311 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2312 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

2321 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2322 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2323 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2324 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2325 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2326 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

2327 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2328 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2329 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2330 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2331 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2332 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2333 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2334 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2335 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2336 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2337 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2340 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2343 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2344 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2346 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2347 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2348 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2349 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2350 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2351 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2352 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2353 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2354 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2355 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2358 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2359 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2360 
	#RCC_CRRCR_HSI48DIV6OUTEN
 ((
ušt32_t
)0x00000004Uè

	)

2361 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2365 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2366 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2367 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2369 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2370 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2371 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2372 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2375 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2376 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2377 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2379 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2380 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2381 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2382 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2385 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2386 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2387 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2388 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2389 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2391 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2392 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2393 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2394 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2395 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2396 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2397 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2398 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2399 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2402 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2403 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2404 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2405 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2407 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2408 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2409 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2410 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2411 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2414 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2415 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2416 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2417 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2419 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2420 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2421 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2422 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2423 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2425 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2428 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2430 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2431 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2435 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2436 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2437 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2438 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2439 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2441 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2442 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2443 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2444 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2445 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2446 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2447 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2448 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2449 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2452 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2453 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2454 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2456 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2457 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2458 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2461 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2462 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2463 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2464 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2465 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2467 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2468 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2469 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2470 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2471 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2472 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2473 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2474 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2475 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2477 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2478 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2479 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2480 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2482 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2483 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2484 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2485 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2486 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2489 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2490 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2491 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2492 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2493 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2494 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2497 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2498 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2499 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2500 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2501 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2502 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2503 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2504 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2507 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2510 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2511 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2512 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2513 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2514 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2515 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2516 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2517 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2518 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2521 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2522 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2525 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2526 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2527 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2528 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2529 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2530 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2531 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2532 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2533 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2536 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2537 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2539 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2540 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2541 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2542 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2543 
	#RCC_IOPRSTR_IOPERST
 ((
ušt32_t
)0x00000010Uè

	)

2544 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2547 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2548 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2549 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2550 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2551 
	#RCC_IOPRSTR_GPIOERST
 
RCC_IOPRSTR_IOPERST


	)

2552 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2556 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2557 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2558 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2559 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2560 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2561 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2564 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2567 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2568 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2569 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2570 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2571 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2572 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2573 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2576 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2577 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2580 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2581 
	#RCC_APB1RSTR_TIM3RST
 ((
ušt32_t
)0x00000002Uè

	)

2582 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2583 
	#RCC_APB1RSTR_TIM7RST
 ((
ušt32_t
)0x00000020Uè

	)

2584 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2585 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2586 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2587 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2588 
	#RCC_APB1RSTR_USART4RST
 ((
ušt32_t
)0x00080000Uè

	)

2589 
	#RCC_APB1RSTR_USART5RST
 ((
ušt32_t
)0x00100000Uè

	)

2590 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2591 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2592 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2593 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2594 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2595 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2596 
	#RCC_APB1RSTR_I2C3RST
 ((
ušt32_t
)0x40000000Uè

	)

2597 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2600 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2601 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2602 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2603 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2604 
	#RCC_IOPENR_IOPEEN
 ((
ušt32_t
)0x00000010Uè

	)

2605 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2608 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2609 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2610 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2611 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2612 
	#RCC_IOPENR_GPIOEEN
 
RCC_IOPENR_IOPEEN


	)

2613 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2616 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2617 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2618 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2619 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2620 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2621 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2624 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2627 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2628 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2629 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2630 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2631 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2632 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2633 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2634 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2638 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2639 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2640 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2643 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2644 
	#RCC_APB1ENR_TIM3EN
 ((
ušt32_t
)0x00000002Uè

	)

2645 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2646 
	#RCC_APB1ENR_TIM7EN
 ((
ušt32_t
)0x00000020Uè

	)

2647 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2648 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2649 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2650 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2651 
	#RCC_APB1ENR_USART4EN
 ((
ušt32_t
)0x00080000Uè

	)

2652 
	#RCC_APB1ENR_USART5EN
 ((
ušt32_t
)0x00100000Uè

	)

2653 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2654 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2655 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2656 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2657 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2658 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2659 
	#RCC_APB1ENR_I2C3EN
 ((
ušt32_t
)0x40000000Uè

	)

2660 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2663 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2664 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2665 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2666 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2667 
	#RCC_IOPSMENR_IOPESMEN
 ((
ušt32_t
)0x00000010Uè

	)

2668 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2671 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2672 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2673 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2674 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2675 
	#RCC_IOPSMENR_GPIOESMEN
 
RCC_IOPSMENR_IOPESMEN


	)

2676 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2679 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2680 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2681 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2682 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2683 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2684 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2685 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2688 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2691 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2692 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2693 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2694 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2695 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2696 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2697 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2700 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2701 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2704 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2705 
	#RCC_APB1SMENR_TIM3SMEN
 ((
ušt32_t
)0x00000002Uè

	)

2706 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2707 
	#RCC_APB1SMENR_TIM7SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2708 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2709 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2710 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2711 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2712 
	#RCC_APB1SMENR_USART4SMEN
 ((
ušt32_t
)0x00080000Uè

	)

2713 
	#RCC_APB1SMENR_USART5SMEN
 ((
ušt32_t
)0x00100000Uè

	)

2714 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2715 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2716 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2717 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2718 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2719 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2720 
	#RCC_APB1SMENR_I2C3SMEN
 ((
ušt32_t
)0x40000000Uè

	)

2721 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2725 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2726 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2727 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2730 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2731 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2732 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2735 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2736 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2737 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2740 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2741 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2742 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2745 
	#RCC_CCIPR_I2C3SEL
 ((
ušt32_t
)0x00030000Uè

	)

2746 
	#RCC_CCIPR_I2C3SEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2747 
	#RCC_CCIPR_I2C3SEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2750 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2751 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2752 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2755 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2758 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2761 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2762 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2764 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2765 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2766 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2768 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2769 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2770 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2772 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2773 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2776 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2777 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2778 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2780 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2781 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2782 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2783 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2785 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2786 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2788 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2789 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2790 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2791 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2792 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2793 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2794 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2795 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2796 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2799 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2808 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2809 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2812 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2813 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2814 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2815 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2816 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2824 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2825 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2826 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2827 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2828 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2829 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2830 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2831 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2832 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2833 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2834 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2835 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2836 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2837 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2838 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2839 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2840 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2841 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2842 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2843 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2844 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2845 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2846 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2847 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2848 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2849 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2850 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2853 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2854 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2855 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2856 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2857 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2858 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2859 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2860 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2861 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2862 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2863 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2864 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2865 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2866 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2867 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2868 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2869 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2870 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2871 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2872 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2873 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2874 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2875 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2876 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2877 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2878 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2879 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2880 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2883 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2884 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2885 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2886 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2887 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2888 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2889 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2890 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2891 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2892 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2893 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2894 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2895 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2896 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2897 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2898 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2899 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2900 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2901 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2902 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2903 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2904 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2905 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2906 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2907 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2910 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

2911 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

2912 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

2913 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

2914 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

2915 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

2916 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

2917 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

2918 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

2919 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

2920 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

2921 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

2922 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

2923 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

2924 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

2925 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

2926 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

2929 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

2930 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

2933 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

2936 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2937 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2938 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2939 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2940 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2941 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2942 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2943 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2944 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2945 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2946 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2947 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2948 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2949 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2950 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2951 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2952 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2953 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2954 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2955 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2956 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2957 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2958 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2959 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2960 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2961 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2962 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2963 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2964 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2965 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2966 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

2967 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2968 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2969 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2970 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2971 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2972 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2973 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2974 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2975 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2978 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

2979 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

2980 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

2981 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

2982 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

2983 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

2984 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

2985 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

2986 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

2987 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

2988 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

2989 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2990 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2991 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2992 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2993 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2994 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2995 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2996 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2997 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2998 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

2999 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3000 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3001 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3002 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3003 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3004 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3005 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3006 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3007 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3008 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

3009 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3010 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3011 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3012 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3013 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3014 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3015 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3016 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3017 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3020 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

3023 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

3026 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

3027 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

3030 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

3031 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

3032 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

3033 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

3034 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

3035 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

3036 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3037 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3038 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3039 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3040 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3041 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3042 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3043 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3044 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3045 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3046 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3047 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3048 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3049 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3050 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3051 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3052 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3053 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3054 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3055 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3056 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3059 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

3060 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

3061 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

3062 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

3063 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

3064 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

3065 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

3066 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

3067 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

3068 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

3069 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

3070 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

3071 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

3072 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

3073 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

3074 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

3075 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

3076 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

3079 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

3082 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

3083 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

3084 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

3085 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

3086 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

3087 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

3088 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

3089 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

3090 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

3091 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

3092 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

3093 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

3094 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

3097 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

3098 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

3099 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

3100 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

3101 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

3102 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

3103 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

3104 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

3105 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

3106 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

3107 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

3108 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

3109 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

3112 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

3113 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

3114 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

3115 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

3116 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

3117 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

3118 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3119 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3120 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3121 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3122 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3123 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3124 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3125 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3126 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3127 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3128 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3129 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3130 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3131 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3132 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3133 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

3134 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

3135 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3136 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3137 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3138 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3139 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3142 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3143 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3144 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3145 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3146 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3147 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3150 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3151 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3152 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3153 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3154 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3155 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3158 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3159 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3162 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3165 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3168 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3171 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3174 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3177 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3180 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3188 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3189 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3190 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3191 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3192 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3193 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3194 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3195 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3196 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3197 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3198 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3199 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3200 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3201 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3202 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3203 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3204 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3207 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3208 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3209 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3210 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3211 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3212 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3213 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3216 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3217 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3218 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3219 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3220 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3221 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3222 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3223 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3224 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3227 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3230 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3233 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3236 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3239 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3240 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3241 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3242 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3243 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3244 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3245 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3246 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3247 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3248 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3249 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3250 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3251 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3252 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3253 
	#SPI_I2SCFGR_ASTRTEN
 ((
ušt32_t
)0x00001000Uè

	)

3255 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3256 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3257 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3265 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3266 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3267 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3268 
	#SYSCFG_CFGR1_UFB
 ((
ušt32_t
)0x00000008Uè

	)

3269 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3270 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3271 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3274 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3275 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3276 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3277 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3278 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3279 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3280 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3281 
	#SYSCFG_CFGR2_I2C3_FMP
 ((
ušt32_t
)0x00004000Uè

	)

3284 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3285 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3286 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3287 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3292 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3293 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3294 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3295 
	#SYSCFG_EXTICR1_EXTI0_PD
 ((
ušt32_t
)0x00000003Uè

	)

3296 
	#SYSCFG_EXTICR1_EXTI0_PE
 ((
ušt32_t
)0x00000004Uè

	)

3297 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3302 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3303 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3304 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3305 
	#SYSCFG_EXTICR1_EXTI1_PD
 ((
ušt32_t
)0x00000030Uè

	)

3306 
	#SYSCFG_EXTICR1_EXTI1_PE
 ((
ušt32_t
)0x00000040Uè

	)

3307 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3312 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3313 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3314 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3315 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3316 
	#SYSCFG_EXTICR1_EXTI2_PE
 ((
ušt32_t
)0x00000400Uè

	)

3321 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3322 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3323 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3324 
	#SYSCFG_EXTICR1_EXTI3_PD
 ((
ušt32_t
)0x00003000Uè

	)

3325 
	#SYSCFG_EXTICR1_EXTI3_PE
 ((
ušt32_t
)0x00004000Uè

	)

3328 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3329 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3330 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3331 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3336 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3337 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3338 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3339 
	#SYSCFG_EXTICR2_EXTI4_PD
 ((
ušt32_t
)0x00000003Uè

	)

3340 
	#SYSCFG_EXTICR2_EXTI4_PE
 ((
ušt32_t
)0x00000004Uè

	)

3345 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3346 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3347 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3348 
	#SYSCFG_EXTICR2_EXTI5_PD
 ((
ušt32_t
)0x00000030Uè

	)

3349 
	#SYSCFG_EXTICR2_EXTI5_PE
 ((
ušt32_t
)0x00000040Uè

	)

3354 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3355 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3356 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3357 
	#SYSCFG_EXTICR2_EXTI6_PD
 ((
ušt32_t
)0x00000300Uè

	)

3358 
	#SYSCFG_EXTICR2_EXTI6_PE
 ((
ušt32_t
)0x00000400Uè

	)

3363 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3364 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3365 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3366 
	#SYSCFG_EXTICR2_EXTI7_PD
 ((
ušt32_t
)0x00003000Uè

	)

3367 
	#SYSCFG_EXTICR2_EXTI7_PE
 ((
ušt32_t
)0x00004000Uè

	)

3370 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3371 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3372 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3373 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3378 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3379 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3380 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3381 
	#SYSCFG_EXTICR3_EXTI8_PD
 ((
ušt32_t
)0x00000003Uè

	)

3382 
	#SYSCFG_EXTICR3_EXTI8_PE
 ((
ušt32_t
)0x00000004Uè

	)

3387 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3388 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3389 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3390 
	#SYSCFG_EXTICR3_EXTI9_PD
 ((
ušt32_t
)0x00000030Uè

	)

3391 
	#SYSCFG_EXTICR3_EXTI9_PE
 ((
ušt32_t
)0x00000040Uè

	)

3392 
	#SYSCFG_EXTICR3_EXTI9_PH
 ((
ušt32_t
)0x00000050Uè

	)

3397 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3398 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3399 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3400 
	#SYSCFG_EXTICR3_EXTI10_PD
 ((
ušt32_t
)0x00000300Uè

	)

3401 
	#SYSCFG_EXTICR3_EXTI10_PE
 ((
ušt32_t
)0x00000400Uè

	)

3402 
	#SYSCFG_EXTICR3_EXTI10_PH
 ((
ušt32_t
)0x00000500Uè

	)

3407 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3408 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3409 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3410 
	#SYSCFG_EXTICR3_EXTI11_PD
 ((
ušt32_t
)0x00003000Uè

	)

3411 
	#SYSCFG_EXTICR3_EXTI11_PE
 ((
ušt32_t
)0x00004000Uè

	)

3414 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3415 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3416 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3417 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3422 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3423 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3424 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3425 
	#SYSCFG_EXTICR4_EXTI12_PD
 ((
ušt32_t
)0x00000003Uè

	)

3426 
	#SYSCFG_EXTICR4_EXTI12_PE
 ((
ušt32_t
)0x00000004Uè

	)

3431 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3432 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3433 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3434 
	#SYSCFG_EXTICR4_EXTI13_PD
 ((
ušt32_t
)0x00000030Uè

	)

3435 
	#SYSCFG_EXTICR4_EXTI13_PE
 ((
ušt32_t
)0x00000040Uè

	)

3440 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3441 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3442 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3443 
	#SYSCFG_EXTICR4_EXTI14_PD
 ((
ušt32_t
)0x00000300Uè

	)

3444 
	#SYSCFG_EXTICR4_EXTI14_PE
 ((
ušt32_t
)0x00000400Uè

	)

3449 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3450 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3451 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3452 
	#SYSCFG_EXTICR4_EXTI15_PD
 ((
ušt32_t
)0x00003000Uè

	)

3453 
	#SYSCFG_EXTICR4_EXTI15_PE
 ((
ušt32_t
)0x00004000Uè

	)

3457 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3458 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3459 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3460 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3461 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3462 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3463 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3464 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3465 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3466 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3467 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3468 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3469 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3470 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3474 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3475 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3476 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3477 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3478 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3479 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3489 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3490 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3491 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3492 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3494 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3498 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3499 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3500 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3501 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3502 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3504 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3505 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3506 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3508 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3510 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3511 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3512 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3515 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3517 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3518 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3519 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3520 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3522 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3525 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3526 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3527 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3528 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3530 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3532 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3533 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3534 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3535 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3537 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3539 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3540 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3541 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3542 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3543 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3545 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3546 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3547 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3549 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3550 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3553 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3554 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3555 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3556 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3557 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3558 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3559 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3560 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3561 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3562 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3563 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3564 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3567 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3568 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3569 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3570 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3571 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3572 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3573 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3574 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3575 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3576 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3579 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3580 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3581 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3582 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3583 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3584 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3587 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3588 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3589 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3591 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3592 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3594 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3595 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3596 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3597 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3599 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3601 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3602 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3603 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3605 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3606 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3608 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3609 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3610 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3611 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3613 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3617 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3618 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3619 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3621 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3622 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3623 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3624 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3625 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3627 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3628 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3629 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3631 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3632 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3633 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3634 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3635 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3638 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3639 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3640 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3642 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3643 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3645 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3646 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3647 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3648 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3650 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3652 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3653 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3654 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3656 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3657 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3659 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3660 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3661 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3662 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3664 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3668 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3669 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3670 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3672 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3673 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3674 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3675 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3676 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3678 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3679 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3680 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3682 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3683 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3684 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3685 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3686 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3689 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3690 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3691 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3692 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3693 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3694 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3695 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3696 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3697 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3698 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3699 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3700 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3703 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3706 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3709 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3712 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3715 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3718 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3721 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3724 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3725 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3726 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3727 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3728 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3729 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3731 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3732 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3733 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3734 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3735 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3736 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3739 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3742 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3743 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3744 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3745 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3746 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3747 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3748 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3750 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3751 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3752 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3753 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3754 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3755 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3756 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3757 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3759 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3760 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3761 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3762 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3763 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3764 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3766 
	#TIM3_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3767 
	#TIM3_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3768 
	#TIM3_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3769 
	#TIM3_OR_TI1_RMP
 ((
ušt32_t
)0x00000004Uè

	)

3770 
	#TIM3_OR_TI2_RMP
 ((
ušt32_t
)0x00000008Uè

	)

3771 
	#TIM3_OR_TI4_RMP
 ((
ušt32_t
)0x00000010Uè

	)

3780 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3781 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3782 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3783 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3784 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3786 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3787 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3788 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3789 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3791 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3792 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3793 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3794 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3796 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3797 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3799 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3800 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3801 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3802 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3803 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3804 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3805 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3806 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3808 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3809 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3810 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3811 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3812 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3814 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3815 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3816 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3817 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3818 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3821 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3822 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3825 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3826 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3829 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3830 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3833 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3834 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3835 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3836 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3837 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3838 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3839 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3840 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3841 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3842 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3843 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3844 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3845 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3846 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3847 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3848 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3849 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3850 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3851 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3852 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3853 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3854 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3855 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3856 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3857 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3858 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3859 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3860 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3861 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3862 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3863 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3864 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3867 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3868 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3869 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3870 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3871 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3872 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3873 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3874 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3875 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3876 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3877 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3878 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3879 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3880 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3881 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3882 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3883 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3884 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3885 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3886 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3887 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3888 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3889 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3890 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3891 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3892 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3893 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3894 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3895 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3896 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3897 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3898 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3901 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3902 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3903 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3904 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3905 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3906 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3907 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3908 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3909 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3910 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3911 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3912 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3913 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3914 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3915 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3916 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3917 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3918 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3919 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3920 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3921 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3922 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3923 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3924 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3925 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3926 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3927 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3928 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3929 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3930 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3931 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3932 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3935 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3936 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3937 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3938 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3939 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3940 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3941 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3942 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3943 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3944 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3945 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3946 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3947 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3948 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3949 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3950 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3951 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3952 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3953 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3954 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3955 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3956 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3957 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3958 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3959 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3960 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3961 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3962 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3963 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3964 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3965 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3966 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3969 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

3970 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

3971 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

3972 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

3973 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

3974 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

3975 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

3976 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

3977 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

3978 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

3979 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

3980 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

3981 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

3982 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

3983 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

3984 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

3987 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

4001 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

4002 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

4003 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

4004 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

4005 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

4006 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

4007 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

4008 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

4009 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

4010 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

4011 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

4012 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

4013 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

4014 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

4015 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

4016 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

4017 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

4018 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

4019 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

4020 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

4021 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

4022 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

4023 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

4024 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

4025 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

4026 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

4027 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

4028 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

4029 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

4030 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

4031 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

4032 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

4034 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

4035 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

4036 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

4037 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

4038 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

4039 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

4040 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

4041 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

4042 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

4043 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

4044 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

4045 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

4046 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

4047 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

4048 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

4049 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

4050 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

4051 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

4052 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

4053 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

4054 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

4055 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

4058 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

4059 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

4060 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

4061 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

4062 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

4063 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

4064 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

4065 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

4066 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

4067 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

4068 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

4069 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

4070 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

4071 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

4072 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

4073 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

4074 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

4075 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

4076 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

4077 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

4078 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

4079 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

4080 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

4081 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

4082 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

4085 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

4086 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

4089 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

4090 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

4094 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

4095 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

4098 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

4099 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

4100 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

4101 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

4102 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

4105 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

4106 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

4107 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

4108 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

4109 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

4110 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

4111 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

4112 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

4113 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

4114 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

4115 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

4116 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

4117 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

4118 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

4119 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

4120 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

4121 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

4122 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

4123 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

4124 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

4125 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

4126 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

4129 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

4130 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

4131 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

4132 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

4133 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

4134 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

4135 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

4136 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

4137 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

4138 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

4139 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

4140 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

4143 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

4146 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

4153 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

4154 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

4156 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

4157 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

4158 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

4159 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

4160 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

4161 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

4162 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4165 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4166 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4167 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4168 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4169 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4170 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4171 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4172 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4173 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4174 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4175 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4177 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4178 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4179 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4180 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4181 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4182 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4183 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4184 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4185 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4187 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4188 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4189 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4190 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4191 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4192 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4193 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4194 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4195 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4196 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4197 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4198 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4199 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4200 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4201 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4203 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4204 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4205 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4206 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4207 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4208 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4209 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4210 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4211 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4213 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4214 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4215 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4216 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4218 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4219 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4220 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4221 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4222 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4224 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4225 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4227 
	#USB_EP0R
 
USB_BASE


	)

4228 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4229 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4230 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4231 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4232 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4233 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4234 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4236 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4237 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4238 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4239 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4240 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4241 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4242 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4243 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4244 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4245 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4248 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4250 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4251 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4252 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4253 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4254 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4255 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4257 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4259 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4260 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4261 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4262 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4263 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4264 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4265 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4267 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4268 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4269 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4270 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4271 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4272 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4273 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4282 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4283 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4284 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4285 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4286 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4287 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4288 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4289 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4292 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4293 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4294 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4295 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4296 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4297 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4298 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4300 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4303 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4304 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4305 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4306 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4307 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4308 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4309 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4310 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4313 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4314 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4315 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4316 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4317 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4318 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4319 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4321 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4322 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4323 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4326 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4327 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4329 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4332 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4347 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4350 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

4353 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4354 ((
INSTANCE
è=ð
COMP2
))

	)

4356 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4359 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4362 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4365 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4366 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4367 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4368 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4369 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4370 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4371 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4372 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4375 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4376 ((
INSTANCE
è=ð
GPIOB
) || \

4377 ((
INSTANCE
è=ð
GPIOC
) || \

4378 ((
INSTANCE
è=ð
GPIOD
) || \

4379 ((
INSTANCE
è=ð
GPIOE
) || \

4380 ((
INSTANCE
è=ð
GPIOH
))

	)

4382 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4383 ((
INSTANCE
è=ð
GPIOB
) || \

4384 ((
INSTANCE
è=ð
GPIOC
) || \

4385 ((
INSTANCE
è=ð
GPIOD
) || \

4386 ((
INSTANCE
è=ð
GPIOE
) || \

4387 ((
INSTANCE
è=ð
GPIOH
))

	)

4390 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4391 ((
INSTANCE
è=ð
I2C2
) || \

4392 ((
INSTANCE
è=ð
I2C3
))

	)

4395 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4398 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4401 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4404 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4405 ((
INSTANCE
è=ð
I2C3
))

	)

4408 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4409 ((
INSTANCE
è=ð
SPI2
))

	)

4412 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4415 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4416 ((
INSTANCE
è=ð
TIM3
) || \

4417 ((
INSTANCE
è=ð
TIM6
) || \

4418 ((
INSTANCE
è=ð
TIM7
) || \

4419 ((
INSTANCE
è=ð
TIM21
) || \

4420 ((
INSTANCE
è=ð
TIM22
))

	)

4423 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4424 ((
INSTANCE
è=ð
TIM3
) || \

4425 ((
INSTANCE
è=ð
TIM21
) || \

4426 ((
INSTANCE
è=ð
TIM22
))

	)

4429 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4430 ((
INSTANCE
è=ð
TIM3
) || \

4431 ((
INSTANCE
è=ð
TIM21
) || \

4432 ((
INSTANCE
è=ð
TIM22
))

	)

4435 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4436 ((
INSTANCE
è=ð
TIM3
) || \

4437 ((
INSTANCE
è=ð
TIM21
))

	)

4440 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4441 ((
INSTANCE
è=ð
TIM3
) || \

4442 ((
INSTANCE
è=ð
TIM21
) || \

4443 ((
INSTANCE
è=ð
TIM22
))

	)

4446 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4447 ((
INSTANCE
è=ð
TIM3
) || \

4448 ((
INSTANCE
è=ð
TIM21
))

	)

4451 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4452 ((
INSTANCE
è=ð
TIM3
) || \

4453 ((
INSTANCE
è=ð
TIM21
) || \

4454 ((
INSTANCE
è=ð
TIM22
))

	)

4457 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4458 ((
INSTANCE
è=ð
TIM3
) || \

4459 ((
INSTANCE
è=ð
TIM21
) || \

4460 ((
INSTANCE
è=ð
TIM22
))

	)

4463 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4464 ((
INSTANCE
è=ð
TIM3
) || \

4465 ((
INSTANCE
è=ð
TIM21
) || \

4466 ((
INSTANCE
è=ð
TIM22
))

	)

4469 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4470 ((
INSTANCE
è=ð
TIM3
))

	)

4473 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4474 ((
INSTANCE
è=ð
TIM3
))

	)

4479 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4480 ((
INSTANCE
è=ð
TIM3
))

	)

4483 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4484 ((
INSTANCE
è=ð
TIM3
) || \

4485 ((
INSTANCE
è=ð
TIM6
) || \

4486 ((
INSTANCE
è=ð
TIM7
))

	)

4489 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4490 ((
INSTANCE
è=ð
TIM3
))

	)

4493 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4494 (
INSTANCE
è=ð
TIM3
))

	)

4497 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4498 ((
INSTANCE
è=ð
TIM3
))

	)

4501 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4502 ((
INSTANCE
è=ð
TIM3
) || \

4503 ((
INSTANCE
è=ð
TIM6
) || \

4504 ((
INSTANCE
è=ð
TIM7
) || \

4505 ((
INSTANCE
è=ð
TIM21
) || \

4506 ((
INSTANCE
è=ð
TIM22
))

	)

4509 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4510 ((
INSTANCE
è=ð
TIM3
) || \

4511 ((
INSTANCE
è=ð
TIM21
) || \

4512 ((
INSTANCE
è=ð
TIM22
))

	)

4517 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4518 ((
INSTANCE
è=ð
TIM3
) || \

4519 ((
INSTANCE
è=ð
TIM21
) || \

4520 ((
INSTANCE
è=ð
TIM22
))

	)

4523 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4524 ((
INSTANCE
è=ð
TIM3
) || \

4525 ((
INSTANCE
è=ð
TIM21
) || \

4526 ((
INSTANCE
è=ð
TIM22
))

	)

4529 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4530 ((
INSTANCE
è=ð
TIM3
) || \

4531 ((
INSTANCE
è=ð
TIM21
) || \

4532 ((
INSTANCE
è=ð
TIM22
))

	)

4535 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4536 ((
INSTANCE
è=ð
TIM3
))

	)

4539 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4540 (((((
INSTANCE
è=ð
TIM2
) || \

4541 ((
INSTANCE
è=ð
TIM3
)) \

4543 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4544 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4545 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4546 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4548 (((
INSTANCE
è=ð
TIM21
) && \

4549 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4550 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4552 (((
INSTANCE
è=ð
TIM22
) && \

4553 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4554 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4557 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4558 ((
INSTANCE
è=ð
USART2
) || \

4559 ((
INSTANCE
è=ð
USART4
) || \

4560 ((
INSTANCE
è=ð
USART5
) || \

4561 ((
INSTANCE
è=ð
LPUART1
))

	)

4564 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4565 ((
INSTANCE
è=ð
USART2
) || \

4566 ((
INSTANCE
è=ð
USART4
) || \

4567 ((
INSTANCE
è=ð
USART5
))

	)

4571 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4572 ((
INSTANCE
è=ð
USART2
))

	)

4575 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4576 ((
INSTANCE
è=ð
USART2
) || \

4577 ((
INSTANCE
è=ð
USART4
) || \

4578 ((
INSTANCE
è=ð
USART5
) || \

4579 ((
INSTANCE
è=ð
LPUART1
))

	)

4582 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4583 ((
INSTANCE
è=ð
USART2
))

	)

4586 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4587 ((
INSTANCE
è=ð
USART2
) || \

4588 ((
INSTANCE
è=ð
LPUART1
))

	)

4590 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4591 ((
INSTANCE
è=ð
USART2
) || \

4592 ((
INSTANCE
è=ð
USART4
) || \

4593 ((
INSTANCE
è=ð
USART5
) || \

4594 ((
INSTANCE
è=ð
LPUART1
))

	)

4597 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4598 ((
INSTANCE
è=ð
USART2
))

	)

4601 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4602 ((
INSTANCE
è=ð
USART2
))

	)

4605 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4608 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4611 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4627 
	#LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4628 
	#AES_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4629 
	#RNG_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4630 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4631 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4634 
	#LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4635 
	#RNG_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4636 
	#AES_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4637 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4638 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4648 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l083xx.h

54 #iâdeà
__STM32L083xx_H


55 
	#__STM32L083xx_H


	)

57 #ifdeà
__ýlu¥lus


68 
	#__CM0PLUS_REV
 0

	)

69 
	#__MPU_PRESENT
 1

	)

70 
	#__VTOR_PRESENT
 1

	)

71 
	#__NVIC_PRIO_BITS
 2

	)

72 
	#__V’dÜ_SysTickCÚfig
 0

	)

91 
NÚMaskabËIÁ_IRQn
 = -14,

92 
H¬dFauÉ_IRQn
 = -13,

93 
SVC_IRQn
 = -5,

94 
P’dSV_IRQn
 = -2,

95 
SysTick_IRQn
 = -1,

98 
WWDG_IRQn
 = 0,

99 
PVD_IRQn
 = 1,

100 
RTC_IRQn
 = 2,

101 
FLASH_IRQn
 = 3,

102 
RCC_CRS_IRQn
 = 4,

103 
EXTI0_1_IRQn
 = 5,

104 
EXTI2_3_IRQn
 = 6,

105 
EXTI4_15_IRQn
 = 7,

106 
TSC_IRQn
 = 8,

107 
DMA1_ChªÃl1_IRQn
 = 9,

108 
DMA1_ChªÃl2_3_IRQn
 = 10,

109 
DMA1_ChªÃl4_5_6_7_IRQn
 = 11,

110 
ADC1_COMP_IRQn
 = 12,

111 
LPTIM1_IRQn
 = 13,

112 
USART4_5_IRQn
 = 14,

113 
TIM2_IRQn
 = 15,

114 
TIM3_IRQn
 = 16,

115 
TIM6_DAC_IRQn
 = 17,

116 
TIM7_IRQn
 = 18,

117 
TIM21_IRQn
 = 20,

118 
I2C3_IRQn
 = 21,

119 
TIM22_IRQn
 = 22,

120 
I2C1_IRQn
 = 23,

121 
I2C2_IRQn
 = 24,

122 
SPI1_IRQn
 = 25,

123 
SPI2_IRQn
 = 26,

124 
USART1_IRQn
 = 27,

125 
USART2_IRQn
 = 28,

126 
AES_RNG_LPUART1_IRQn
 = 29,

127 
LCD_IRQn
 = 30,

128 
USB_IRQn
 = 31,

129 } 
	tIRQn_Ty³
;

135 
	~"cÜe_cm0¶us.h
"

136 
	~"sy¡em_¡m32l0xx.h
"

137 
	~<¡dšt.h
>

149 
__IO
 
ušt32_t
 
ISR
;

150 
__IO
 
ušt32_t
 
IER
;

151 
__IO
 
ušt32_t
 
CR
;

152 
__IO
 
ušt32_t
 
CFGR1
;

153 
__IO
 
ušt32_t
 
CFGR2
;

154 
__IO
 
ušt32_t
 
SMPR
;

155 
ušt32_t
 
RESERVED1
;

156 
ušt32_t
 
RESERVED2
;

157 
__IO
 
ušt32_t
 
TR
;

158 
ušt32_t
 
RESERVED3
;

159 
__IO
 
ušt32_t
 
CHSELR
;

160 
ušt32_t
 
RESERVED4
[5];

161 
__IO
 
ušt32_t
 
DR
;

162 
ušt32_t
 
RESERVED5
[28];

163 
__IO
 
ušt32_t
 
CALFACT
;

164 } 
	tADC_Ty³Def
;

168 
__IO
 
ušt32_t
 
CCR
;

169 } 
	tADC_CommÚ_Ty³Def
;

177 
__IO
 
ušt32_t
 
CR
;

178 
__IO
 
ušt32_t
 
SR
;

179 
__IO
 
ušt32_t
 
DINR
;

180 
__IO
 
ušt32_t
 
DOUTR
;

181 
__IO
 
ušt32_t
 
KEYR0
;

182 
__IO
 
ušt32_t
 
KEYR1
;

183 
__IO
 
ušt32_t
 
KEYR2
;

184 
__IO
 
ušt32_t
 
KEYR3
;

185 
__IO
 
ušt32_t
 
IVR0
;

186 
__IO
 
ušt32_t
 
IVR1
;

187 
__IO
 
ušt32_t
 
IVR2
;

188 
__IO
 
ušt32_t
 
IVR3
;

189 } 
	tAES_Ty³Def
;

197 
__IO
 
ušt32_t
 
CSR
;

198 } 
	tCOMP_Ty³Def
;

202 
__IO
 
ušt32_t
 
CSR
;

203 } 
	tCOMP_CommÚ_Ty³Def
;

212 
__IO
 
ušt32_t
 
DR
;

213 
__IO
 
ušt8_t
 
IDR
;

214 
ušt8_t
 
RESERVED0
;

215 
ušt16_t
 
RESERVED1
;

216 
__IO
 
ušt32_t
 
CR
;

217 
ušt32_t
 
RESERVED2
;

218 
__IO
 
ušt32_t
 
INIT
;

219 
__IO
 
ušt32_t
 
POL
;

220 } 
	tCRC_Ty³Def
;

228 
__IO
 
ušt32_t
 
CR
;

229 
__IO
 
ušt32_t
 
CFGR
;

230 
__IO
 
ušt32_t
 
ISR
;

231 
__IO
 
ušt32_t
 
ICR
;

232 } 
	tCRS_Ty³Def
;

240 
__IO
 
ušt32_t
 
CR
;

241 
__IO
 
ušt32_t
 
SWTRIGR
;

242 
__IO
 
ušt32_t
 
DHR12R1
;

243 
__IO
 
ušt32_t
 
DHR12L1
;

244 
__IO
 
ušt32_t
 
DHR8R1
;

245 
__IO
 
ušt32_t
 
DHR12R2
;

246 
__IO
 
ušt32_t
 
DHR12L2
;

247 
__IO
 
ušt32_t
 
DHR8R2
;

248 
__IO
 
ušt32_t
 
DHR12RD
;

249 
__IO
 
ušt32_t
 
DHR12LD
;

250 
__IO
 
ušt32_t
 
DHR8RD
;

251 
__IO
 
ušt32_t
 
DOR1
;

252 
__IO
 
ušt32_t
 
DOR2
;

253 
__IO
 
ušt32_t
 
SR
;

254 } 
	tDAC_Ty³Def
;

262 
__IO
 
ušt32_t
 
IDCODE
;

263 
__IO
 
ušt32_t
 
CR
;

264 
__IO
 
ušt32_t
 
APB1FZ
;

265 
__IO
 
ušt32_t
 
APB2FZ
;

266 }
	tDBGMCU_Ty³Def
;

274 
__IO
 
ušt32_t
 
CCR
;

275 
__IO
 
ušt32_t
 
CNDTR
;

276 
__IO
 
ušt32_t
 
CPAR
;

277 
__IO
 
ušt32_t
 
CMAR
;

278 } 
	tDMA_ChªÃl_Ty³Def
;

282 
__IO
 
ušt32_t
 
ISR
;

283 
__IO
 
ušt32_t
 
IFCR
;

284 } 
	tDMA_Ty³Def
;

288 
__IO
 
ušt32_t
 
CSELR
;

289 } 
	tDMA_Reque¡_Ty³Def
;

297 
__IO
 
ušt32_t
 
IMR
;

298 
__IO
 
ušt32_t
 
EMR
;

299 
__IO
 
ušt32_t
 
RTSR
;

300 
__IO
 
ušt32_t
 
FTSR
;

301 
__IO
 
ušt32_t
 
SWIER
;

302 
__IO
 
ušt32_t
 
PR
;

303 }
	tEXTI_Ty³Def
;

310 
__IO
 
ušt32_t
 
ACR
;

311 
__IO
 
ušt32_t
 
PECR
;

312 
__IO
 
ušt32_t
 
PDKEYR
;

313 
__IO
 
ušt32_t
 
PEKEYR
;

314 
__IO
 
ušt32_t
 
PRGKEYR
;

315 
__IO
 
ušt32_t
 
OPTKEYR
;

316 
__IO
 
ušt32_t
 
SR
;

317 
__IO
 
ušt32_t
 
OPTR
;

318 
__IO
 
ušt32_t
 
WRPR
;

319 
__IO
 
ušt32_t
 
RESERVED1
[23];

320 
__IO
 
ušt32_t
 
WRPR2
;

321 } 
	tFLASH_Ty³Def
;

329 
__IO
 
ušt32_t
 
RDP
;

330 
__IO
 
ušt32_t
 
USER
;

331 
__IO
 
ušt32_t
 
WRP01
;

332 
__IO
 
ušt32_t
 
WRP23
;

333 
__IO
 
ušt32_t
 
WRP45
;

334 } 
	tOB_Ty³Def
;

343 
__IO
 
ušt32_t
 
MODER
;

344 
__IO
 
ušt32_t
 
OTYPER
;

345 
__IO
 
ušt32_t
 
OSPEEDR
;

346 
__IO
 
ušt32_t
 
PUPDR
;

347 
__IO
 
ušt32_t
 
IDR
;

348 
__IO
 
ušt32_t
 
ODR
;

349 
__IO
 
ušt32_t
 
BSRR
;

350 
__IO
 
ušt32_t
 
LCKR
;

351 
__IO
 
ušt32_t
 
AFR
[2];

352 
__IO
 
ušt32_t
 
BRR
;

353 }
	tGPIO_Ty³Def
;

360 
__IO
 
ušt32_t
 
ISR
;

361 
__IO
 
ušt32_t
 
ICR
;

362 
__IO
 
ušt32_t
 
IER
;

363 
__IO
 
ušt32_t
 
CFGR
;

364 
__IO
 
ušt32_t
 
CR
;

365 
__IO
 
ušt32_t
 
CMP
;

366 
__IO
 
ušt32_t
 
ARR
;

367 
__IO
 
ušt32_t
 
CNT
;

368 } 
	tLPTIM_Ty³Def
;

376 
__IO
 
ušt32_t
 
CFGR1
;

377 
__IO
 
ušt32_t
 
CFGR2
;

378 
__IO
 
ušt32_t
 
EXTICR
[4];

379 
ušt32_t
 
RESERVED
[2];

380 
__IO
 
ušt32_t
 
CFGR3
;

381 } 
	tSYSCFG_Ty³Def
;

391 
__IO
 
ušt32_t
 
CR1
;

392 
__IO
 
ušt32_t
 
CR2
;

393 
__IO
 
ušt32_t
 
OAR1
;

394 
__IO
 
ušt32_t
 
OAR2
;

395 
__IO
 
ušt32_t
 
TIMINGR
;

396 
__IO
 
ušt32_t
 
TIMEOUTR
;

397 
__IO
 
ušt32_t
 
ISR
;

398 
__IO
 
ušt32_t
 
ICR
;

399 
__IO
 
ušt32_t
 
PECR
;

400 
__IO
 
ušt32_t
 
RXDR
;

401 
__IO
 
ušt32_t
 
TXDR
;

402 }
	tI2C_Ty³Def
;

410 
__IO
 
ušt32_t
 
KR
;

411 
__IO
 
ušt32_t
 
PR
;

412 
__IO
 
ušt32_t
 
RLR
;

413 
__IO
 
ušt32_t
 
SR
;

414 
__IO
 
ušt32_t
 
WINR
;

415 } 
	tIWDG_Ty³Def
;

422 
__IO
 
ušt32_t
 
CR
;

423 
__IO
 
ušt32_t
 
FCR
;

424 
__IO
 
ušt32_t
 
SR
;

425 
__IO
 
ušt32_t
 
CLR
;

426 
ušt32_t
 
RESERVED
;

427 
__IO
 
ušt32_t
 
RAM
[16];

428 } 
	tLCD_Ty³Def
;

435 
__IO
 
ušt32_t
 
CSSA
;

436 
__IO
 
ušt32_t
 
CSL
;

437 
__IO
 
ušt32_t
 
NVDSSA
;

438 
__IO
 
ušt32_t
 
NVDSL
;

439 
__IO
 
ušt32_t
 
VDSSA
 ;

440 
__IO
 
ušt32_t
 
VDSL
 ;

441 
__IO
 
ušt32_t
 
LSSA
 ;

442 
__IO
 
ušt32_t
 
LSL
 ;

443 
__IO
 
ušt32_t
 
CR
 ;

445 } 
	tFIREWALL_Ty³Def
;

452 
__IO
 
ušt32_t
 
CR
;

453 
__IO
 
ušt32_t
 
CSR
;

454 } 
	tPWR_Ty³Def
;

461 
__IO
 
ušt32_t
 
CR
;

462 
__IO
 
ušt32_t
 
ICSCR
;

463 
__IO
 
ušt32_t
 
CRRCR
;

464 
__IO
 
ušt32_t
 
CFGR
;

465 
__IO
 
ušt32_t
 
CIER
;

466 
__IO
 
ušt32_t
 
CIFR
;

467 
__IO
 
ušt32_t
 
CICR
;

468 
__IO
 
ušt32_t
 
IOPRSTR
;

469 
__IO
 
ušt32_t
 
AHBRSTR
;

470 
__IO
 
ušt32_t
 
APB2RSTR
;

471 
__IO
 
ušt32_t
 
APB1RSTR
;

472 
__IO
 
ušt32_t
 
IOPENR
;

473 
__IO
 
ušt32_t
 
AHBENR
;

474 
__IO
 
ušt32_t
 
APB2ENR
;

475 
__IO
 
ušt32_t
 
APB1ENR
;

476 
__IO
 
ušt32_t
 
IOPSMENR
;

477 
__IO
 
ušt32_t
 
AHBSMENR
;

478 
__IO
 
ušt32_t
 
APB2SMENR
;

479 
__IO
 
ušt32_t
 
APB1SMENR
;

480 
__IO
 
ušt32_t
 
CCIPR
;

481 
__IO
 
ušt32_t
 
CSR
;

482 } 
	tRCC_Ty³Def
;

489 
__IO
 
ušt32_t
 
CR
;

490 
__IO
 
ušt32_t
 
SR
;

491 
__IO
 
ušt32_t
 
DR
;

492 } 
	tRNG_Ty³Def
;

499 
__IO
 
ušt32_t
 
TR
;

500 
__IO
 
ušt32_t
 
DR
;

501 
__IO
 
ušt32_t
 
CR
;

502 
__IO
 
ušt32_t
 
ISR
;

503 
__IO
 
ušt32_t
 
PRER
;

504 
__IO
 
ušt32_t
 
WUTR
;

505 
ušt32_t
 
RESERVED
;

506 
__IO
 
ušt32_t
 
ALRMAR
;

507 
__IO
 
ušt32_t
 
ALRMBR
;

508 
__IO
 
ušt32_t
 
WPR
;

509 
__IO
 
ušt32_t
 
SSR
;

510 
__IO
 
ušt32_t
 
SHIFTR
;

511 
__IO
 
ušt32_t
 
TSTR
;

512 
__IO
 
ušt32_t
 
TSDR
;

513 
__IO
 
ušt32_t
 
TSSSR
;

514 
__IO
 
ušt32_t
 
CALR
;

515 
__IO
 
ušt32_t
 
TAMPCR
;

516 
__IO
 
ušt32_t
 
ALRMASSR
;

517 
__IO
 
ušt32_t
 
ALRMBSSR
;

518 
__IO
 
ušt32_t
 
OR
;

519 
__IO
 
ušt32_t
 
BKP0R
;

520 
__IO
 
ušt32_t
 
BKP1R
;

521 
__IO
 
ušt32_t
 
BKP2R
;

522 
__IO
 
ušt32_t
 
BKP3R
;

523 
__IO
 
ušt32_t
 
BKP4R
;

524 } 
	tRTC_Ty³Def
;

532 
__IO
 
ušt32_t
 
CR1
;

533 
__IO
 
ušt32_t
 
CR2
;

534 
__IO
 
ušt32_t
 
SR
;

535 
__IO
 
ušt32_t
 
DR
;

536 
__IO
 
ušt32_t
 
CRCPR
;

537 
__IO
 
ušt32_t
 
RXCRCR
;

538 
__IO
 
ušt32_t
 
TXCRCR
;

539 
__IO
 
ušt32_t
 
I2SCFGR
;

540 
__IO
 
ušt32_t
 
I2SPR
;

541 } 
	tSPI_Ty³Def
;

548 
__IO
 
ušt32_t
 
CR1
;

549 
__IO
 
ušt32_t
 
CR2
;

550 
__IO
 
ušt32_t
 
SMCR
;

551 
__IO
 
ušt32_t
 
DIER
;

552 
__IO
 
ušt32_t
 
SR
;

553 
__IO
 
ušt32_t
 
EGR
;

554 
__IO
 
ušt32_t
 
CCMR1
;

555 
__IO
 
ušt32_t
 
CCMR2
;

556 
__IO
 
ušt32_t
 
CCER
;

557 
__IO
 
ušt32_t
 
CNT
;

558 
__IO
 
ušt32_t
 
PSC
;

559 
__IO
 
ušt32_t
 
ARR
;

560 
ušt32_t
 
RESERVED12
;

561 
__IO
 
ušt32_t
 
CCR1
;

562 
__IO
 
ušt32_t
 
CCR2
;

563 
__IO
 
ušt32_t
 
CCR3
;

564 
__IO
 
ušt32_t
 
CCR4
;

565 
ušt32_t
 
RESERVED17
;

566 
__IO
 
ušt32_t
 
DCR
;

567 
__IO
 
ušt32_t
 
DMAR
;

568 
__IO
 
ušt32_t
 
OR
;

569 } 
	tTIM_Ty³Def
;

576 
__IO
 
ušt32_t
 
CR
;

577 
__IO
 
ušt32_t
 
IER
;

578 
__IO
 
ušt32_t
 
ICR
;

579 
__IO
 
ušt32_t
 
ISR
;

580 
__IO
 
ušt32_t
 
IOHCR
;

581 
ušt32_t
 
RESERVED1
;

582 
__IO
 
ušt32_t
 
IOASCR
;

583 
ušt32_t
 
RESERVED2
;

584 
__IO
 
ušt32_t
 
IOSCR
;

585 
ušt32_t
 
RESERVED3
;

586 
__IO
 
ušt32_t
 
IOCCR
;

587 
ušt32_t
 
RESERVED4
;

588 
__IO
 
ušt32_t
 
IOGCSR
;

589 
__IO
 
ušt32_t
 
IOGXCR
[8];

590 } 
	tTSC_Ty³Def
;

597 
__IO
 
ušt32_t
 
CR1
;

598 
__IO
 
ušt32_t
 
CR2
;

599 
__IO
 
ušt32_t
 
CR3
;

600 
__IO
 
ušt32_t
 
BRR
;

601 
__IO
 
ušt32_t
 
GTPR
;

602 
__IO
 
ušt32_t
 
RTOR
;

603 
__IO
 
ušt32_t
 
RQR
;

604 
__IO
 
ušt32_t
 
ISR
;

605 
__IO
 
ušt32_t
 
ICR
;

606 
__IO
 
ušt32_t
 
RDR
;

607 
__IO
 
ušt32_t
 
TDR
;

608 } 
	tUSART_Ty³Def
;

615 
__IO
 
ušt32_t
 
CR
;

616 
__IO
 
ušt32_t
 
CFR
;

617 
__IO
 
ušt32_t
 
SR
;

618 } 
	tWWDG_Ty³Def
;

625 
__IO
 
ušt16_t
 
EP0R
;

626 
__IO
 
ušt16_t
 
RESERVED0
;

627 
__IO
 
ušt16_t
 
EP1R
;

628 
__IO
 
ušt16_t
 
RESERVED1
;

629 
__IO
 
ušt16_t
 
EP2R
;

630 
__IO
 
ušt16_t
 
RESERVED2
;

631 
__IO
 
ušt16_t
 
EP3R
;

632 
__IO
 
ušt16_t
 
RESERVED3
;

633 
__IO
 
ušt16_t
 
EP4R
;

634 
__IO
 
ušt16_t
 
RESERVED4
;

635 
__IO
 
ušt16_t
 
EP5R
;

636 
__IO
 
ušt16_t
 
RESERVED5
;

637 
__IO
 
ušt16_t
 
EP6R
;

638 
__IO
 
ušt16_t
 
RESERVED6
;

639 
__IO
 
ušt16_t
 
EP7R
;

640 
__IO
 
ušt16_t
 
RESERVED7
[17];

641 
__IO
 
ušt16_t
 
CNTR
;

642 
__IO
 
ušt16_t
 
RESERVED8
;

643 
__IO
 
ušt16_t
 
ISTR
;

644 
__IO
 
ušt16_t
 
RESERVED9
;

645 
__IO
 
ušt16_t
 
FNR
;

646 
__IO
 
ušt16_t
 
RESERVEDA
;

647 
__IO
 
ušt16_t
 
DADDR
;

648 
__IO
 
ušt16_t
 
RESERVEDB
;

649 
__IO
 
ušt16_t
 
BTABLE
;

650 
__IO
 
ušt16_t
 
RESERVEDC
;

651 
__IO
 
ušt16_t
 
LPMCSR
;

652 
__IO
 
ušt16_t
 
RESERVEDD
;

653 
__IO
 
ušt16_t
 
BCDR
;

654 
__IO
 
ušt16_t
 
RESERVEDE
;

655 } 
	tUSB_Ty³Def
;

664 
	#FLASH_BASE
 ((
ušt32_t
)0x08000000Uè

	)

665 
	#FLASH_BANK2_BASE
 ((
ušt32_t
)0x08018000Uè

	)

666 
	#FLASH_BANK1_END
 ((
ušt32_t
)0x08017FFFUè

	)

667 
	#FLASH_BANK2_END
 ((
ušt32_t
)0x0802FFFFUè

	)

668 
	#DATA_EEPROM_BASE
 ((
ušt32_t
)0x08080000Uè

	)

669 
	#DATA_EEPROM_BANK2_BASE
 ((
ušt32_t
)0x08080C00Uè

	)

670 
	#DATA_EEPROM_BANK1_END
 ((
ušt32_t
)0x08080BFFUè

	)

671 
	#DATA_EEPROM_BANK2_END
 ((
ušt32_t
)0x080817FFUè

	)

672 
	#SRAM_BASE
 ((
ušt32_t
)0x20000000Uè

	)

673 
	#PERIPH_BASE
 ((
ušt32_t
)0x40000000Uè

	)

676 
	#APBPERIPH_BASE
 
PERIPH_BASE


	)

677 
	#AHBPERIPH_BASE
 (
PERIPH_BASE
 + 0x00020000)

	)

678 
	#IOPPERIPH_BASE
 (
PERIPH_BASE
 + 0x10000000)

	)

680 
	#TIM2_BASE
 (
APBPERIPH_BASE
 + 0x00000000)

	)

681 
	#TIM3_BASE
 (
APBPERIPH_BASE
 + 0x00000400)

	)

682 
	#TIM6_BASE
 (
APBPERIPH_BASE
 + 0x00001000)

	)

683 
	#TIM7_BASE
 (
APBPERIPH_BASE
 + 0x00001400)

	)

684 
	#LCD_BASE
 (
APBPERIPH_BASE
 + 0x00002400)

	)

685 
	#RTC_BASE
 (
APBPERIPH_BASE
 + 0x00002800)

	)

686 
	#WWDG_BASE
 (
APBPERIPH_BASE
 + 0x00002C00)

	)

687 
	#IWDG_BASE
 (
APBPERIPH_BASE
 + 0x00003000)

	)

688 
	#SPI2_BASE
 (
APBPERIPH_BASE
 + 0x00003800)

	)

689 
	#USART2_BASE
 (
APBPERIPH_BASE
 + 0x00004400)

	)

690 
	#LPUART1_BASE
 (
APBPERIPH_BASE
 + 0x00004800)

	)

691 
	#USART4_BASE
 (
APBPERIPH_BASE
 + 0x00004C00)

	)

692 
	#USART5_BASE
 (
APBPERIPH_BASE
 + 0x00005000)

	)

693 
	#I2C1_BASE
 (
APBPERIPH_BASE
 + 0x00005400)

	)

694 
	#I2C2_BASE
 (
APBPERIPH_BASE
 + 0x00005800)

	)

695 
	#CRS_BASE
 (
APBPERIPH_BASE
 + 0x00006C00)

	)

696 
	#PWR_BASE
 (
APBPERIPH_BASE
 + 0x00007000)

	)

697 
	#DAC_BASE
 (
APBPERIPH_BASE
 + 0x00007400)

	)

698 
	#LPTIM1_BASE
 (
APBPERIPH_BASE
 + 0x00007C00)

	)

699 
	#I2C3_BASE
 (
APBPERIPH_BASE
 + 0x00007800)

	)

701 
	#SYSCFG_BASE
 (
APBPERIPH_BASE
 + 0x00010000)

	)

702 
	#COMP1_BASE
 (
APBPERIPH_BASE
 + 0x00010018)

	)

703 
	#COMP2_BASE
 (
APBPERIPH_BASE
 + 0x0001001C)

	)

704 
	#COMP12_COMMON
 ((
COMP_CommÚ_Ty³Def
 *è
COMP1_BASE
)

	)

705 
	#EXTI_BASE
 (
APBPERIPH_BASE
 + 0x00010400)

	)

706 
	#TIM21_BASE
 (
APBPERIPH_BASE
 + 0x00010800)

	)

707 
	#TIM22_BASE
 (
APBPERIPH_BASE
 + 0x00011400)

	)

708 
	#FIREWALL_BASE
 (
APBPERIPH_BASE
 + 0x00011C00)

	)

709 
	#ADC1_BASE
 (
APBPERIPH_BASE
 + 0x00012400)

	)

710 
	#ADC_BASE
 (
APBPERIPH_BASE
 + 0x00012708)

	)

711 
	#SPI1_BASE
 (
APBPERIPH_BASE
 + 0x00013000)

	)

712 
	#USART1_BASE
 (
APBPERIPH_BASE
 + 0x00013800)

	)

713 
	#DBGMCU_BASE
 (
APBPERIPH_BASE
 + 0x00015800)

	)

715 
	#DMA1_BASE
 (
AHBPERIPH_BASE
 + 0x00000000)

	)

716 
	#DMA1_ChªÃl1_BASE
 (
DMA1_BASE
 + 0x00000008)

	)

717 
	#DMA1_ChªÃl2_BASE
 (
DMA1_BASE
 + 0x0000001C)

	)

718 
	#DMA1_ChªÃl3_BASE
 (
DMA1_BASE
 + 0x00000030)

	)

719 
	#DMA1_ChªÃl4_BASE
 (
DMA1_BASE
 + 0x00000044)

	)

720 
	#DMA1_ChªÃl5_BASE
 (
DMA1_BASE
 + 0x00000058)

	)

721 
	#DMA1_ChªÃl6_BASE
 (
DMA1_BASE
 + 0x0000006C)

	)

722 
	#DMA1_ChªÃl7_BASE
 (
DMA1_BASE
 + 0x00000080)

	)

723 
	#DMA1_CSELR_BASE
 (
DMA1_BASE
 + 0x000000A8)

	)

726 
	#RCC_BASE
 (
AHBPERIPH_BASE
 + 0x00001000)

	)

727 
	#FLASH_R_BASE
 (
AHBPERIPH_BASE
 + 0x00002000è

	)

728 
	#OB_BASE
 ((
ušt32_t
)0x1FF80000Uè

	)

729 
	#CRC_BASE
 (
AHBPERIPH_BASE
 + 0x00003000)

	)

730 
	#TSC_BASE
 (
AHBPERIPH_BASE
 + 0x00004000)

	)

731 
	#RNG_BASE
 (
AHBPERIPH_BASE
 + 0x00005000)

	)

732 
	#AES_BASE
 (
AHBPERIPH_BASE
 + 0x00006000)

	)

734 
	#GPIOA_BASE
 (
IOPPERIPH_BASE
 + 0x00000000)

	)

735 
	#GPIOB_BASE
 (
IOPPERIPH_BASE
 + 0x00000400)

	)

736 
	#GPIOC_BASE
 (
IOPPERIPH_BASE
 + 0x00000800)

	)

737 
	#GPIOD_BASE
 (
IOPPERIPH_BASE
 + 0x00000C00)

	)

738 
	#GPIOE_BASE
 (
IOPPERIPH_BASE
 + 0x00001000)

	)

739 
	#GPIOH_BASE
 (
IOPPERIPH_BASE
 + 0x00001C00)

	)

749 
	#TIM2
 ((
TIM_Ty³Def
 *è
TIM2_BASE
)

	)

750 
	#TIM3
 ((
TIM_Ty³Def
 *è
TIM3_BASE
)

	)

751 
	#TIM6
 ((
TIM_Ty³Def
 *è
TIM6_BASE
)

	)

752 
	#TIM7
 ((
TIM_Ty³Def
 *è
TIM7_BASE
)

	)

753 
	#RTC
 ((
RTC_Ty³Def
 *è
RTC_BASE
)

	)

754 
	#WWDG
 ((
WWDG_Ty³Def
 *è
WWDG_BASE
)

	)

755 
	#IWDG
 ((
IWDG_Ty³Def
 *è
IWDG_BASE
)

	)

756 
	#SPI2
 ((
SPI_Ty³Def
 *è
SPI2_BASE
)

	)

757 
	#USART2
 ((
USART_Ty³Def
 *è
USART2_BASE
)

	)

758 
	#LPUART1
 ((
USART_Ty³Def
 *è
LPUART1_BASE
)

	)

759 
	#I2C1
 ((
I2C_Ty³Def
 *è
I2C1_BASE
)

	)

760 
	#I2C2
 ((
I2C_Ty³Def
 *è
I2C2_BASE
)

	)

761 
	#I2C3
 ((
I2C_Ty³Def
 *è
I2C3_BASE
)

	)

762 
	#CRS
 ((
CRS_Ty³Def
 *è
CRS_BASE
)

	)

763 
	#PWR
 ((
PWR_Ty³Def
 *è
PWR_BASE
)

	)

764 
	#DAC
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

765 
	#DAC1
 ((
DAC_Ty³Def
 *è
DAC_BASE
)

	)

766 
	#LPTIM1
 ((
LPTIM_Ty³Def
 *è
LPTIM1_BASE
)

	)

767 
	#LCD
 ((
LCD_Ty³Def
 *è
LCD_BASE
)

	)

768 
	#USART4
 ((
USART_Ty³Def
 *è
USART4_BASE
)

	)

769 
	#USART5
 ((
USART_Ty³Def
 *è
USART5_BASE
)

	)

771 
	#SYSCFG
 ((
SYSCFG_Ty³Def
 *è
SYSCFG_BASE
)

	)

772 
	#COMP1
 ((
COMP_Ty³Def
 *è
COMP1_BASE
)

	)

773 
	#COMP2
 ((
COMP_Ty³Def
 *è
COMP2_BASE
)

	)

774 
	#EXTI
 ((
EXTI_Ty³Def
 *è
EXTI_BASE
)

	)

775 
	#TIM21
 ((
TIM_Ty³Def
 *è
TIM21_BASE
)

	)

776 
	#TIM22
 ((
TIM_Ty³Def
 *è
TIM22_BASE
)

	)

777 
	#FIREWALL
 ((
FIREWALL_Ty³Def
 *è
FIREWALL_BASE
)

	)

778 
	#ADC1
 ((
ADC_Ty³Def
 *è
ADC1_BASE
)

	)

779 
	#ADC1_COMMON
 ((
ADC_CommÚ_Ty³Def
 *è
ADC_BASE
)

	)

781 
	#ADC
 
ADC1_COMMON


	)

782 
	#SPI1
 ((
SPI_Ty³Def
 *è
SPI1_BASE
)

	)

783 
	#USART1
 ((
USART_Ty³Def
 *è
USART1_BASE
)

	)

784 
	#DBGMCU
 ((
DBGMCU_Ty³Def
 *è
DBGMCU_BASE
)

	)

786 
	#DMA1
 ((
DMA_Ty³Def
 *è
DMA1_BASE
)

	)

787 
	#DMA1_ChªÃl1
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl1_BASE
)

	)

788 
	#DMA1_ChªÃl2
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl2_BASE
)

	)

789 
	#DMA1_ChªÃl3
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl3_BASE
)

	)

790 
	#DMA1_ChªÃl4
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl4_BASE
)

	)

791 
	#DMA1_ChªÃl5
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl5_BASE
)

	)

792 
	#DMA1_ChªÃl6
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl6_BASE
)

	)

793 
	#DMA1_ChªÃl7
 ((
DMA_ChªÃl_Ty³Def
 *è
DMA1_ChªÃl7_BASE
)

	)

794 
	#DMA1_CSELR
 ((
DMA_Reque¡_Ty³Def
 *è
DMA1_CSELR_BASE
)

	)

797 
	#FLASH
 ((
FLASH_Ty³Def
 *è
FLASH_R_BASE
)

	)

798 
	#OB
 ((
OB_Ty³Def
 *è
OB_BASE
)

	)

799 
	#RCC
 ((
RCC_Ty³Def
 *è
RCC_BASE
)

	)

800 
	#CRC
 ((
CRC_Ty³Def
 *è
CRC_BASE
)

	)

801 
	#TSC
 ((
TSC_Ty³Def
 *è
TSC_BASE
)

	)

802 
	#AES
 ((
AES_Ty³Def
 *è
AES_BASE
)

	)

803 
	#RNG
 ((
RNG_Ty³Def
 *è
RNG_BASE
)

	)

805 
	#GPIOA
 ((
GPIO_Ty³Def
 *è
GPIOA_BASE
)

	)

806 
	#GPIOB
 ((
GPIO_Ty³Def
 *è
GPIOB_BASE
)

	)

807 
	#GPIOC
 ((
GPIO_Ty³Def
 *è
GPIOC_BASE
)

	)

808 
	#GPIOD
 ((
GPIO_Ty³Def
 *è
GPIOD_BASE
)

	)

809 
	#GPIOE
 ((
GPIO_Ty³Def
 *è
GPIOE_BASE
)

	)

810 
	#GPIOH
 ((
GPIO_Ty³Def
 *è
GPIOH_BASE
)

	)

812 
	#USB
 ((
USB_Ty³Def
 *è
USB_BASE
)

	)

835 
	#ADC_ISR_EOCAL
 ((
ušt32_t
)0x00000800Uè

	)

836 
	#ADC_ISR_AWD
 ((
ušt32_t
)0x00000080Uè

	)

837 
	#ADC_ISR_OVR
 ((
ušt32_t
)0x00000010Uè

	)

838 
	#ADC_ISR_EOSEQ
 ((
ušt32_t
)0x00000008Uè

	)

839 
	#ADC_ISR_EOC
 ((
ušt32_t
)0x00000004Uè

	)

840 
	#ADC_ISR_EOSMP
 ((
ušt32_t
)0x00000002Uè

	)

841 
	#ADC_ISR_ADRDY
 ((
ušt32_t
)0x00000001Uè

	)

844 
	#ADC_ISR_EOS
 
ADC_ISR_EOSEQ


	)

847 
	#ADC_IER_EOCALIE
 ((
ušt32_t
)0x00000800Uè

	)

848 
	#ADC_IER_AWDIE
 ((
ušt32_t
)0x00000080Uè

	)

849 
	#ADC_IER_OVRIE
 ((
ušt32_t
)0x00000010Uè

	)

850 
	#ADC_IER_EOSEQIE
 ((
ušt32_t
)0x00000008Uè

	)

851 
	#ADC_IER_EOCIE
 ((
ušt32_t
)0x00000004Uè

	)

852 
	#ADC_IER_EOSMPIE
 ((
ušt32_t
)0x00000002Uè

	)

853 
	#ADC_IER_ADRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

856 
	#ADC_IER_EOSIE
 
ADC_IER_EOSEQIE


	)

859 
	#ADC_CR_ADCAL
 ((
ušt32_t
)0x80000000Uè

	)

860 
	#ADC_CR_ADVREGEN
 ((
ušt32_t
)0x10000000Uè

	)

861 
	#ADC_CR_ADSTP
 ((
ušt32_t
)0x00000010Uè

	)

862 
	#ADC_CR_ADSTART
 ((
ušt32_t
)0x00000004Uè

	)

863 
	#ADC_CR_ADDIS
 ((
ušt32_t
)0x00000002Uè

	)

864 
	#ADC_CR_ADEN
 ((
ušt32_t
)0x00000001Uè

	)

867 
	#ADC_CFGR1_AWDCH
 ((
ušt32_t
)0x7C000000Uè

	)

868 
	#ADC_CFGR1_AWDCH_0
 ((
ušt32_t
)0x04000000Uè

	)

869 
	#ADC_CFGR1_AWDCH_1
 ((
ušt32_t
)0x08000000Uè

	)

870 
	#ADC_CFGR1_AWDCH_2
 ((
ušt32_t
)0x10000000Uè

	)

871 
	#ADC_CFGR1_AWDCH_3
 ((
ušt32_t
)0x20000000Uè

	)

872 
	#ADC_CFGR1_AWDCH_4
 ((
ušt32_t
)0x40000000Uè

	)

873 
	#ADC_CFGR1_AWDEN
 ((
ušt32_t
)0x00800000Uè

	)

874 
	#ADC_CFGR1_AWDSGL
 ((
ušt32_t
)0x00400000Uè

	)

875 
	#ADC_CFGR1_DISCEN
 ((
ušt32_t
)0x00010000Uè

	)

876 
	#ADC_CFGR1_AUTOFF
 ((
ušt32_t
)0x00008000Uè

	)

877 
	#ADC_CFGR1_WAIT
 ((
ušt32_t
)0x00004000Uè

	)

878 
	#ADC_CFGR1_CONT
 ((
ušt32_t
)0x00002000Uè

	)

879 
	#ADC_CFGR1_OVRMOD
 ((
ušt32_t
)0x00001000Uè

	)

880 
	#ADC_CFGR1_EXTEN
 ((
ušt32_t
)0x00000C00Uè

	)

881 
	#ADC_CFGR1_EXTEN_0
 ((
ušt32_t
)0x00000400Uè

	)

882 
	#ADC_CFGR1_EXTEN_1
 ((
ušt32_t
)0x00000800Uè

	)

883 
	#ADC_CFGR1_EXTSEL
 ((
ušt32_t
)0x000001C0Uè

	)

884 
	#ADC_CFGR1_EXTSEL_0
 ((
ušt32_t
)0x00000040Uè

	)

885 
	#ADC_CFGR1_EXTSEL_1
 ((
ušt32_t
)0x00000080Uè

	)

886 
	#ADC_CFGR1_EXTSEL_2
 ((
ušt32_t
)0x00000100Uè

	)

887 
	#ADC_CFGR1_ALIGN
 ((
ušt32_t
)0x00000020Uè

	)

888 
	#ADC_CFGR1_RES
 ((
ušt32_t
)0x00000018Uè

	)

889 
	#ADC_CFGR1_RES_0
 ((
ušt32_t
)0x00000008Uè

	)

890 
	#ADC_CFGR1_RES_1
 ((
ušt32_t
)0x00000010Uè

	)

891 
	#ADC_CFGR1_SCANDIR
 ((
ušt32_t
)0x00000004Uè

	)

892 
	#ADC_CFGR1_DMACFG
 ((
ušt32_t
)0x00000002Uè

	)

893 
	#ADC_CFGR1_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

896 
	#ADC_CFGR1_AUTDLY
 
ADC_CFGR1_WAIT


	)

899 
	#ADC_CFGR2_TOVS
 ((
ušt32_t
)0x80000200Uè

	)

900 
	#ADC_CFGR2_OVSS
 ((
ušt32_t
)0x000001E0Uè

	)

901 
	#ADC_CFGR2_OVSS_0
 ((
ušt32_t
)0x00000020Uè

	)

902 
	#ADC_CFGR2_OVSS_1
 ((
ušt32_t
)0x00000040Uè

	)

903 
	#ADC_CFGR2_OVSS_2
 ((
ušt32_t
)0x00000080Uè

	)

904 
	#ADC_CFGR2_OVSS_3
 ((
ušt32_t
)0x00000100Uè

	)

905 
	#ADC_CFGR2_OVSR
 ((
ušt32_t
)0x0000001CUè

	)

906 
	#ADC_CFGR2_OVSR_0
 ((
ušt32_t
)0x00000004Uè

	)

907 
	#ADC_CFGR2_OVSR_1
 ((
ušt32_t
)0x00000008Uè

	)

908 
	#ADC_CFGR2_OVSR_2
 ((
ušt32_t
)0x00000010Uè

	)

909 
	#ADC_CFGR2_OVSE
 ((
ušt32_t
)0x00000001Uè

	)

910 
	#ADC_CFGR2_CKMODE
 ((
ušt32_t
)0xC0000000Uè

	)

911 
	#ADC_CFGR2_CKMODE_0
 ((
ušt32_t
)0x40000000Uè

	)

912 
	#ADC_CFGR2_CKMODE_1
 ((
ušt32_t
)0x80000000Uè

	)

916 
	#ADC_SMPR_SMP
 ((
ušt32_t
)0x00000007Uè

	)

917 
	#ADC_SMPR_SMP_0
 ((
ušt32_t
)0x00000001Uè

	)

918 
	#ADC_SMPR_SMP_1
 ((
ušt32_t
)0x00000002Uè

	)

919 
	#ADC_SMPR_SMP_2
 ((
ušt32_t
)0x00000004Uè

	)

922 
	#ADC_SMPR_SMPR
 
ADC_SMPR_SMP


	)

923 
	#ADC_SMPR_SMPR_0
 
ADC_SMPR_SMP_0


	)

924 
	#ADC_SMPR_SMPR_1
 
ADC_SMPR_SMP_1


	)

925 
	#ADC_SMPR_SMPR_2
 
ADC_SMPR_SMP_2


	)

928 
	#ADC_TR_HT
 ((
ušt32_t
)0x0FFF0000Uè

	)

929 
	#ADC_TR_LT
 ((
ušt32_t
)0x00000FFFUè

	)

932 
	#ADC_CHSELR_CHSEL
 ((
ušt32_t
)0x0007FFFFUè

	)

933 
	#ADC_CHSELR_CHSEL18
 ((
ušt32_t
)0x00040000Uè

	)

934 
	#ADC_CHSELR_CHSEL17
 ((
ušt32_t
)0x00020000Uè

	)

935 
	#ADC_CHSELR_CHSEL16
 ((
ušt32_t
)0x00010000Uè

	)

936 
	#ADC_CHSELR_CHSEL15
 ((
ušt32_t
)0x00008000Uè

	)

937 
	#ADC_CHSELR_CHSEL14
 ((
ušt32_t
)0x00004000Uè

	)

938 
	#ADC_CHSELR_CHSEL13
 ((
ušt32_t
)0x00002000Uè

	)

939 
	#ADC_CHSELR_CHSEL12
 ((
ušt32_t
)0x00001000Uè

	)

940 
	#ADC_CHSELR_CHSEL11
 ((
ušt32_t
)0x00000800Uè

	)

941 
	#ADC_CHSELR_CHSEL10
 ((
ušt32_t
)0x00000400Uè

	)

942 
	#ADC_CHSELR_CHSEL9
 ((
ušt32_t
)0x00000200Uè

	)

943 
	#ADC_CHSELR_CHSEL8
 ((
ušt32_t
)0x00000100Uè

	)

944 
	#ADC_CHSELR_CHSEL7
 ((
ušt32_t
)0x00000080Uè

	)

945 
	#ADC_CHSELR_CHSEL6
 ((
ušt32_t
)0x00000040Uè

	)

946 
	#ADC_CHSELR_CHSEL5
 ((
ušt32_t
)0x00000020Uè

	)

947 
	#ADC_CHSELR_CHSEL4
 ((
ušt32_t
)0x00000010Uè

	)

948 
	#ADC_CHSELR_CHSEL3
 ((
ušt32_t
)0x00000008Uè

	)

949 
	#ADC_CHSELR_CHSEL2
 ((
ušt32_t
)0x00000004Uè

	)

950 
	#ADC_CHSELR_CHSEL1
 ((
ušt32_t
)0x00000002Uè

	)

951 
	#ADC_CHSELR_CHSEL0
 ((
ušt32_t
)0x00000001Uè

	)

954 
	#ADC_DR_DATA
 ((
ušt32_t
)0x0000FFFFUè

	)

957 
	#ADC_CALFACT_CALFACT
 ((
ušt32_t
)0x0000007FUè

	)

960 
	#ADC_CCR_LFMEN
 ((
ušt32_t
)0x02000000Uè

	)

961 
	#ADC_CCR_VLCDEN
 ((
ušt32_t
)0x01000000Uè

	)

962 
	#ADC_CCR_TSEN
 ((
ušt32_t
)0x00800000Uè

	)

963 
	#ADC_CCR_VREFEN
 ((
ušt32_t
)0x00400000Uè

	)

964 
	#ADC_CCR_PRESC
 ((
ušt32_t
)0x003C0000Uè

	)

965 
	#ADC_CCR_PRESC_0
 ((
ušt32_t
)0x00040000Uè

	)

966 
	#ADC_CCR_PRESC_1
 ((
ušt32_t
)0x00080000Uè

	)

967 
	#ADC_CCR_PRESC_2
 ((
ušt32_t
)0x00100000Uè

	)

968 
	#ADC_CCR_PRESC_3
 ((
ušt32_t
)0x00200000Uè

	)

976 
	#AES_CR_EN
 ((
ušt32_t
)0x00000001Uè

	)

977 
	#AES_CR_DATATYPE
 ((
ušt32_t
)0x00000006Uè

	)

978 
	#AES_CR_DATATYPE_0
 ((
ušt32_t
)0x00000002Uè

	)

979 
	#AES_CR_DATATYPE_1
 ((
ušt32_t
)0x00000004Uè

	)

981 
	#AES_CR_MODE
 ((
ušt32_t
)0x00000018Uè

	)

982 
	#AES_CR_MODE_0
 ((
ušt32_t
)0x00000008Uè

	)

983 
	#AES_CR_MODE_1
 ((
ušt32_t
)0x00000010Uè

	)

985 
	#AES_CR_CHMOD
 ((
ušt32_t
)0x00000060Uè

	)

986 
	#AES_CR_CHMOD_0
 ((
ušt32_t
)0x00000020Uè

	)

987 
	#AES_CR_CHMOD_1
 ((
ušt32_t
)0x00000040Uè

	)

989 
	#AES_CR_CCFC
 ((
ušt32_t
)0x00000080Uè

	)

990 
	#AES_CR_ERRC
 ((
ušt32_t
)0x00000100Uè

	)

991 
	#AES_CR_CCIE
 ((
ušt32_t
)0x00000200Uè

	)

992 
	#AES_CR_ERRIE
 ((
ušt32_t
)0x00000400Uè

	)

993 
	#AES_CR_DMAINEN
 ((
ušt32_t
)0x00000800Uè

	)

994 
	#AES_CR_DMAOUTEN
 ((
ušt32_t
)0x00001000Uè

	)

997 
	#AES_SR_CCF
 ((
ušt32_t
)0x00000001Uè

	)

998 
	#AES_SR_RDERR
 ((
ušt32_t
)0x00000002Uè

	)

999 
	#AES_SR_WRERR
 ((
ušt32_t
)0x00000004Uè

	)

1002 
	#AES_DINR
 ((
ušt32_t
)0x0000FFFFUè

	)

1005 
	#AES_DOUTR
 ((
ušt32_t
)0x0000FFFFUè

	)

1008 
	#AES_KEYR0
 ((
ušt32_t
)0x0000FFFFUè

	)

1011 
	#AES_KEYR1
 ((
ušt32_t
)0x0000FFFFUè

	)

1014 
	#AES_KEYR2
 ((
ušt32_t
)0x0000FFFFUè

	)

1017 
	#AES_KEYR3
 ((
ušt32_t
)0x0000FFFFUè

	)

1020 
	#AES_IVR0
 ((
ušt32_t
)0x0000FFFFUè

	)

1023 
	#AES_IVR1
 ((
ušt32_t
)0x0000FFFFUè

	)

1026 
	#AES_IVR2
 ((
ušt32_t
)0x0000FFFFUè

	)

1029 
	#AES_IVR3
 ((
ušt32_t
)0x0000FFFFUè

	)

1038 
	#COMP_CSR_COMP1EN
 ((
ušt32_t
)0x00000001Uè

	)

1039 
	#COMP_CSR_COMP1INNSEL
 ((
ušt32_t
)0x00000030Uè

	)

1040 
	#COMP_CSR_COMP1INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1041 
	#COMP_CSR_COMP1INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1042 
	#COMP_CSR_COMP1WM
 ((
ušt32_t
)0x00000100Uè

	)

1043 
	#COMP_CSR_COMP1LPTIM1IN1
 ((
ušt32_t
)0x00001000Uè

	)

1044 
	#COMP_CSR_COMP1POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1045 
	#COMP_CSR_COMP1VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1046 
	#COMP_CSR_COMP1LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1048 
	#COMP_CSR_COMP2EN
 ((
ušt32_t
)0x00000001Uè

	)

1049 
	#COMP_CSR_COMP2SPEED
 ((
ušt32_t
)0x00000008Uè

	)

1050 
	#COMP_CSR_COMP2INNSEL
 ((
ušt32_t
)0x00000070Uè

	)

1051 
	#COMP_CSR_COMP2INNSEL_0
 ((
ušt32_t
)0x00000010Uè

	)

1052 
	#COMP_CSR_COMP2INNSEL_1
 ((
ušt32_t
)0x00000020Uè

	)

1053 
	#COMP_CSR_COMP2INNSEL_2
 ((
ušt32_t
)0x00000040Uè

	)

1054 
	#COMP_CSR_COMP2INPSEL
 ((
ušt32_t
)0x00000700Uè

	)

1055 
	#COMP_CSR_COMP2INPSEL_0
 ((
ušt32_t
)0x00000100Uè

	)

1056 
	#COMP_CSR_COMP2INPSEL_1
 ((
ušt32_t
)0x00000200Uè

	)

1057 
	#COMP_CSR_COMP2INPSEL_2
 ((
ušt32_t
)0x00000400Uè

	)

1058 
	#COMP_CSR_COMP2LPTIM1IN2
 ((
ušt32_t
)0x00001000Uè

	)

1059 
	#COMP_CSR_COMP2LPTIM1IN1
 ((
ušt32_t
)0x00002000Uè

	)

1060 
	#COMP_CSR_COMP2POLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1061 
	#COMP_CSR_COMP2VALUE
 ((
ušt32_t
)0x40000000Uè

	)

1062 
	#COMP_CSR_COMP2LOCK
 ((
ušt32_t
)0x80000000Uè

	)

1065 
	#COMP_CSR_COMPxEN
 ((
ušt32_t
)0x00000001Uè

	)

1066 
	#COMP_CSR_COMPxPOLARITY
 ((
ušt32_t
)0x00008000Uè

	)

1067 
	#COMP_CSR_COMPxOUTVALUE
 ((
ušt32_t
)0x40000000Uè

	)

1068 
	#COMP_CSR_COMPxLOCK
 ((
ušt32_t
)0x80000000Uè

	)

1071 
	#COMP_CSR_WINMODE
 
COMP_CSR_COMP1WM


	)

1079 
	#CRC_DR_DR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1082 
	#CRC_IDR_IDR
 ((
ušt8_t
)0xFFUè

	)

1085 
	#CRC_CR_RESET
 ((
ušt32_t
)0x00000001Uè

	)

1086 
	#CRC_CR_POLYSIZE
 ((
ušt32_t
)0x00000018Uè

	)

1087 
	#CRC_CR_POLYSIZE_0
 ((
ušt32_t
)0x00000008Uè

	)

1088 
	#CRC_CR_POLYSIZE_1
 ((
ušt32_t
)0x00000010Uè

	)

1089 
	#CRC_CR_REV_IN
 ((
ušt32_t
)0x00000060Uè

	)

1090 
	#CRC_CR_REV_IN_0
 ((
ušt32_t
)0x00000020Uè

	)

1091 
	#CRC_CR_REV_IN_1
 ((
ušt32_t
)0x00000040Uè

	)

1092 
	#CRC_CR_REV_OUT
 ((
ušt32_t
)0x00000080Uè

	)

1095 
	#CRC_INIT_INIT
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1098 
	#CRC_POL_POL
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1107 
	#CRS_CR_SYNCOKIE
 ((
ušt32_t
)0x00000001Uè

	)

1108 
	#CRS_CR_SYNCWARNIE
 ((
ušt32_t
)0x00000002Uè

	)

1109 
	#CRS_CR_ERRIE
 ((
ušt32_t
)0x00000004Uè

	)

1110 
	#CRS_CR_ESYNCIE
 ((
ušt32_t
)0x00000008Uè

	)

1111 
	#CRS_CR_CEN
 ((
ušt32_t
)0x00000020Uè

	)

1112 
	#CRS_CR_AUTOTRIMEN
 ((
ušt32_t
)0x00000040Uè

	)

1113 
	#CRS_CR_SWSYNC
 ((
ušt32_t
)0x00000080Uè

	)

1114 
	#CRS_CR_TRIM
 ((
ušt32_t
)0x00003F00Uè

	)

1117 
	#CRS_CFGR_RELOAD
 ((
ušt32_t
)0x0000FFFFUè

	)

1118 
	#CRS_CFGR_FELIM
 ((
ušt32_t
)0x00FF0000Uè

	)

1120 
	#CRS_CFGR_SYNCDIV
 ((
ušt32_t
)0x07000000Uè

	)

1121 
	#CRS_CFGR_SYNCDIV_0
 ((
ušt32_t
)0x01000000Uè

	)

1122 
	#CRS_CFGR_SYNCDIV_1
 ((
ušt32_t
)0x02000000Uè

	)

1123 
	#CRS_CFGR_SYNCDIV_2
 ((
ušt32_t
)0x04000000Uè

	)

1125 
	#CRS_CFGR_SYNCSRC
 ((
ušt32_t
)0x30000000Uè

	)

1126 
	#CRS_CFGR_SYNCSRC_0
 ((
ušt32_t
)0x10000000Uè

	)

1127 
	#CRS_CFGR_SYNCSRC_1
 ((
ušt32_t
)0x20000000Uè

	)

1129 
	#CRS_CFGR_SYNCPOL
 ((
ušt32_t
)0x80000000Uè

	)

1132 
	#CRS_ISR_SYNCOKF
 ((
ušt32_t
)0x00000001Uè

	)

1133 
	#CRS_ISR_SYNCWARNF
 ((
ušt32_t
)0x00000002Uè

	)

1134 
	#CRS_ISR_ERRF
 ((
ušt32_t
)0x00000004Uè

	)

1135 
	#CRS_ISR_ESYNCF
 ((
ušt32_t
)0x00000008Uè

	)

1136 
	#CRS_ISR_SYNCERR
 ((
ušt32_t
)0x00000100Uè

	)

1137 
	#CRS_ISR_SYNCMISS
 ((
ušt32_t
)0x00000200Uè

	)

1138 
	#CRS_ISR_TRIMOVF
 ((
ušt32_t
)0x00000400Uè

	)

1139 
	#CRS_ISR_FEDIR
 ((
ušt32_t
)0x00008000Uè

	)

1140 
	#CRS_ISR_FECAP
 ((
ušt32_t
)0xFFFF0000Uè

	)

1143 
	#CRS_ICR_SYNCOKC
 ((
ušt32_t
)0x00000001Uè

	)

1144 
	#CRS_ICR_SYNCWARNC
 ((
ušt32_t
)0x00000002Uè

	)

1145 
	#CRS_ICR_ERRC
 ((
ušt32_t
)0x00000004Uè

	)

1146 
	#CRS_ICR_ESYNCC
 ((
ušt32_t
)0x00000008Uè

	)

1157 
	#DAC_CHANNEL2_SUPPORT


	)

1160 
	#DAC_CR_EN1
 ((
ušt32_t
)0x00000001Uè

	)

1161 
	#DAC_CR_BOFF1
 ((
ušt32_t
)0x00000002Uè

	)

1162 
	#DAC_CR_TEN1
 ((
ušt32_t
)0x00000004Uè

	)

1164 
	#DAC_CR_TSEL1
 ((
ušt32_t
)0x00000038Uè

	)

1165 
	#DAC_CR_TSEL1_0
 ((
ušt32_t
)0x00000008Uè

	)

1166 
	#DAC_CR_TSEL1_1
 ((
ušt32_t
)0x00000010Uè

	)

1167 
	#DAC_CR_TSEL1_2
 ((
ušt32_t
)0x00000020Uè

	)

1169 
	#DAC_CR_WAVE1
 ((
ušt32_t
)0x000000C0Uè

	)

1170 
	#DAC_CR_WAVE1_0
 ((
ušt32_t
)0x00000040Uè

	)

1171 
	#DAC_CR_WAVE1_1
 ((
ušt32_t
)0x00000080Uè

	)

1173 
	#DAC_CR_MAMP1
 ((
ušt32_t
)0x00000F00Uè

	)

1174 
	#DAC_CR_MAMP1_0
 ((
ušt32_t
)0x00000100Uè

	)

1175 
	#DAC_CR_MAMP1_1
 ((
ušt32_t
)0x00000200Uè

	)

1176 
	#DAC_CR_MAMP1_2
 ((
ušt32_t
)0x00000400Uè

	)

1177 
	#DAC_CR_MAMP1_3
 ((
ušt32_t
)0x00000800Uè

	)

1179 
	#DAC_CR_DMAEN1
 ((
ušt32_t
)0x00001000Uè

	)

1180 
	#DAC_CR_DMAUDRIE1
 ((
ušt32_t
)0x00002000Uè

	)

1182 
	#DAC_CR_EN2
 ((
ušt32_t
)0x00010000Uè

	)

1183 
	#DAC_CR_BOFF2
 ((
ušt32_t
)0x00020000Uè

	)

1184 
	#DAC_CR_TEN2
 ((
ušt32_t
)0x00040000Uè

	)

1186 
	#DAC_CR_TSEL2
 ((
ušt32_t
)0x00380000Uè

	)

1187 
	#DAC_CR_TSEL2_0
 ((
ušt32_t
)0x00080000Uè

	)

1188 
	#DAC_CR_TSEL2_1
 ((
ušt32_t
)0x00100000Uè

	)

1189 
	#DAC_CR_TSEL2_2
 ((
ušt32_t
)0x00200000Uè

	)

1191 
	#DAC_CR_WAVE2
 ((
ušt32_t
)0x00C00000Uè

	)

1192 
	#DAC_CR_WAVE2_0
 ((
ušt32_t
)0x00400000Uè

	)

1193 
	#DAC_CR_WAVE2_1
 ((
ušt32_t
)0x00800000Uè

	)

1195 
	#DAC_CR_MAMP2
 ((
ušt32_t
)0x0F000000Uè

	)

1196 
	#DAC_CR_MAMP2_0
 ((
ušt32_t
)0x01000000Uè

	)

1197 
	#DAC_CR_MAMP2_1
 ((
ušt32_t
)0x02000000Uè

	)

1198 
	#DAC_CR_MAMP2_2
 ((
ušt32_t
)0x04000000Uè

	)

1199 
	#DAC_CR_MAMP2_3
 ((
ušt32_t
)0x08000000Uè

	)

1201 
	#DAC_CR_DMAEN2
 ((
ušt32_t
)0x10000000Uè

	)

1202 
	#DAC_CR_DMAUDRIE2
 ((
ušt32_t
)0x20000000Uè

	)

1205 
	#DAC_SWTRIGR_SWTRIG1
 ((
ušt32_t
)0x00000001Uè

	)

1206 
	#DAC_SWTRIGR_SWTRIG2
 ((
ušt32_t
)0x00000002Uè

	)

1209 
	#DAC_DHR12R1_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1212 
	#DAC_DHR12L1_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1215 
	#DAC_DHR8R1_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1218 
	#DAC_DHR12R2_DACC2DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1221 
	#DAC_DHR12L2_DACC2DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1224 
	#DAC_DHR8R2_DACC2DHR
 ((
ušt32_t
)0x000000FFUè

	)

1227 
	#DAC_DHR12RD_DACC1DHR
 ((
ušt32_t
)0x00000FFFUè

	)

1228 
	#DAC_DHR12RD_DACC2DHR
 ((
ušt32_t
)0x0FFF0000Uè

	)

1231 
	#DAC_DHR12LD_DACC1DHR
 ((
ušt32_t
)0x0000FFF0Uè

	)

1232 
	#DAC_DHR12LD_DACC2DHR
 ((
ušt32_t
)0xFFF00000Uè

	)

1235 
	#DAC_DHR8RD_DACC1DHR
 ((
ušt32_t
)0x000000FFUè

	)

1236 
	#DAC_DHR8RD_DACC2DHR
 ((
ušt32_t
)0x0000FF00Uè

	)

1239 
	#DAC_DOR1_DACC1DOR
 ((
ušt16_t
)0x00000FFFUè

	)

1242 
	#DAC_DOR2_DACC2DOR
 ((
ušt32_t
)0x00000FFFUè

	)

1245 
	#DAC_SR_DMAUDR1
 ((
ušt32_t
)0x00002000Uè

	)

1246 
	#DAC_SR_DMAUDR2
 ((
ušt32_t
)0x20000000Uè

	)

1255 
	#DBGMCU_IDCODE_DEV_ID
 ((
ušt32_t
)0x00000FFFUè

	)

1257 
	#DBGMCU_IDCODE_DIV_ID
 ((
ušt32_t
)0x0000F000Uè

	)

1258 
	#DBGMCU_IDCODE_MCD_DIV_ID
 ((
ušt32_t
)0x00006000Uè

	)

1259 
	#DBGMCU_IDCODE_REV_ID
 ((
ušt32_t
)0xFFFF0000Uè

	)

1260 
	#DBGMCU_IDCODE_REV_ID_0
 ((
ušt32_t
)0x00010000Uè

	)

1261 
	#DBGMCU_IDCODE_REV_ID_1
 ((
ušt32_t
)0x00020000Uè

	)

1262 
	#DBGMCU_IDCODE_REV_ID_2
 ((
ušt32_t
)0x00040000Uè

	)

1263 
	#DBGMCU_IDCODE_REV_ID_3
 ((
ušt32_t
)0x00080000Uè

	)

1264 
	#DBGMCU_IDCODE_REV_ID_4
 ((
ušt32_t
)0x00100000Uè

	)

1265 
	#DBGMCU_IDCODE_REV_ID_5
 ((
ušt32_t
)0x00200000Uè

	)

1266 
	#DBGMCU_IDCODE_REV_ID_6
 ((
ušt32_t
)0x00400000Uè

	)

1267 
	#DBGMCU_IDCODE_REV_ID_7
 ((
ušt32_t
)0x00800000Uè

	)

1268 
	#DBGMCU_IDCODE_REV_ID_8
 ((
ušt32_t
)0x01000000Uè

	)

1269 
	#DBGMCU_IDCODE_REV_ID_9
 ((
ušt32_t
)0x02000000Uè

	)

1270 
	#DBGMCU_IDCODE_REV_ID_10
 ((
ušt32_t
)0x04000000Uè

	)

1271 
	#DBGMCU_IDCODE_REV_ID_11
 ((
ušt32_t
)0x08000000Uè

	)

1272 
	#DBGMCU_IDCODE_REV_ID_12
 ((
ušt32_t
)0x10000000Uè

	)

1273 
	#DBGMCU_IDCODE_REV_ID_13
 ((
ušt32_t
)0x20000000Uè

	)

1274 
	#DBGMCU_IDCODE_REV_ID_14
 ((
ušt32_t
)0x40000000Uè

	)

1275 
	#DBGMCU_IDCODE_REV_ID_15
 ((
ušt32_t
)0x80000000Uè

	)

1278 
	#DBGMCU_CR_DBG
 ((
ušt32_t
)0x00000007Uè

	)

1279 
	#DBGMCU_CR_DBG_SLEEP
 ((
ušt32_t
)0x00000001Uè

	)

1280 
	#DBGMCU_CR_DBG_STOP
 ((
ušt32_t
)0x00000002Uè

	)

1281 
	#DBGMCU_CR_DBG_STANDBY
 ((
ušt32_t
)0x00000004Uè

	)

1284 
	#DBGMCU_APB1_FZ_DBG_TIM2_STOP
 ((
ušt32_t
)0x00000001Uè

	)

1285 
	#DBGMCU_APB1_FZ_DBG_TIM3_STOP
 ((
ušt32_t
)0x00000002U)

	)

1286 
	#DBGMCU_APB1_FZ_DBG_TIM6_STOP
 ((
ušt32_t
)0x00000010Uè

	)

1287 
	#DBGMCU_APB1_FZ_DBG_TIM7_STOP
 ((
ušt32_t
)0x00000020U)

	)

1288 
	#DBGMCU_APB1_FZ_DBG_RTC_STOP
 ((
ušt32_t
)0x00000400Uè

	)

1289 
	#DBGMCU_APB1_FZ_DBG_WWDG_STOP
 ((
ušt32_t
)0x00000800Uè

	)

1290 
	#DBGMCU_APB1_FZ_DBG_IWDG_STOP
 ((
ušt32_t
)0x00001000Uè

	)

1291 
	#DBGMCU_APB1_FZ_DBG_I2C1_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1292 
	#DBGMCU_APB1_FZ_DBG_I2C2_STOP
 ((
ušt32_t
)0x00400000Uè

	)

1293 
	#DBGMCU_APB1_FZ_DBG_I2C3_STOP
 ((
ušt32_t
)0x00800000Uè

	)

1294 
	#DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
 ((
ušt32_t
)0x80000000Uè

	)

1296 
	#DBGMCU_APB2_FZ_DBG_TIM22_STOP
 ((
ušt32_t
)0x00000020Uè

	)

1297 
	#DBGMCU_APB2_FZ_DBG_TIM21_STOP
 ((
ušt32_t
)0x00000004Uè

	)

1306 
	#DMA_ISR_GIF1
 ((
ušt32_t
)0x00000001Uè

	)

1307 
	#DMA_ISR_TCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1308 
	#DMA_ISR_HTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1309 
	#DMA_ISR_TEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1310 
	#DMA_ISR_GIF2
 ((
ušt32_t
)0x00000010Uè

	)

1311 
	#DMA_ISR_TCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1312 
	#DMA_ISR_HTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1313 
	#DMA_ISR_TEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1314 
	#DMA_ISR_GIF3
 ((
ušt32_t
)0x00000100Uè

	)

1315 
	#DMA_ISR_TCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1316 
	#DMA_ISR_HTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1317 
	#DMA_ISR_TEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1318 
	#DMA_ISR_GIF4
 ((
ušt32_t
)0x00001000Uè

	)

1319 
	#DMA_ISR_TCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1320 
	#DMA_ISR_HTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1321 
	#DMA_ISR_TEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1322 
	#DMA_ISR_GIF5
 ((
ušt32_t
)0x00010000Uè

	)

1323 
	#DMA_ISR_TCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1324 
	#DMA_ISR_HTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1325 
	#DMA_ISR_TEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1326 
	#DMA_ISR_GIF6
 ((
ušt32_t
)0x00100000Uè

	)

1327 
	#DMA_ISR_TCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1328 
	#DMA_ISR_HTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1329 
	#DMA_ISR_TEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1330 
	#DMA_ISR_GIF7
 ((
ušt32_t
)0x01000000Uè

	)

1331 
	#DMA_ISR_TCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1332 
	#DMA_ISR_HTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1333 
	#DMA_ISR_TEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1336 
	#DMA_IFCR_CGIF1
 ((
ušt32_t
)0x00000001Uè

	)

1337 
	#DMA_IFCR_CTCIF1
 ((
ušt32_t
)0x00000002Uè

	)

1338 
	#DMA_IFCR_CHTIF1
 ((
ušt32_t
)0x00000004Uè

	)

1339 
	#DMA_IFCR_CTEIF1
 ((
ušt32_t
)0x00000008Uè

	)

1340 
	#DMA_IFCR_CGIF2
 ((
ušt32_t
)0x00000010Uè

	)

1341 
	#DMA_IFCR_CTCIF2
 ((
ušt32_t
)0x00000020Uè

	)

1342 
	#DMA_IFCR_CHTIF2
 ((
ušt32_t
)0x00000040Uè

	)

1343 
	#DMA_IFCR_CTEIF2
 ((
ušt32_t
)0x00000080Uè

	)

1344 
	#DMA_IFCR_CGIF3
 ((
ušt32_t
)0x00000100Uè

	)

1345 
	#DMA_IFCR_CTCIF3
 ((
ušt32_t
)0x00000200Uè

	)

1346 
	#DMA_IFCR_CHTIF3
 ((
ušt32_t
)0x00000400Uè

	)

1347 
	#DMA_IFCR_CTEIF3
 ((
ušt32_t
)0x00000800Uè

	)

1348 
	#DMA_IFCR_CGIF4
 ((
ušt32_t
)0x00001000Uè

	)

1349 
	#DMA_IFCR_CTCIF4
 ((
ušt32_t
)0x00002000Uè

	)

1350 
	#DMA_IFCR_CHTIF4
 ((
ušt32_t
)0x00004000Uè

	)

1351 
	#DMA_IFCR_CTEIF4
 ((
ušt32_t
)0x00008000Uè

	)

1352 
	#DMA_IFCR_CGIF5
 ((
ušt32_t
)0x00010000Uè

	)

1353 
	#DMA_IFCR_CTCIF5
 ((
ušt32_t
)0x00020000Uè

	)

1354 
	#DMA_IFCR_CHTIF5
 ((
ušt32_t
)0x00040000Uè

	)

1355 
	#DMA_IFCR_CTEIF5
 ((
ušt32_t
)0x00080000Uè

	)

1356 
	#DMA_IFCR_CGIF6
 ((
ušt32_t
)0x00100000Uè

	)

1357 
	#DMA_IFCR_CTCIF6
 ((
ušt32_t
)0x00200000Uè

	)

1358 
	#DMA_IFCR_CHTIF6
 ((
ušt32_t
)0x00400000Uè

	)

1359 
	#DMA_IFCR_CTEIF6
 ((
ušt32_t
)0x00800000Uè

	)

1360 
	#DMA_IFCR_CGIF7
 ((
ušt32_t
)0x01000000Uè

	)

1361 
	#DMA_IFCR_CTCIF7
 ((
ušt32_t
)0x02000000Uè

	)

1362 
	#DMA_IFCR_CHTIF7
 ((
ušt32_t
)0x04000000Uè

	)

1363 
	#DMA_IFCR_CTEIF7
 ((
ušt32_t
)0x08000000Uè

	)

1366 
	#DMA_CCR_EN
 ((
ušt32_t
)0x00000001Uè

	)

1367 
	#DMA_CCR_TCIE
 ((
ušt32_t
)0x00000002Uè

	)

1368 
	#DMA_CCR_HTIE
 ((
ušt32_t
)0x00000004Uè

	)

1369 
	#DMA_CCR_TEIE
 ((
ušt32_t
)0x00000008Uè

	)

1370 
	#DMA_CCR_DIR
 ((
ušt32_t
)0x00000010Uè

	)

1371 
	#DMA_CCR_CIRC
 ((
ušt32_t
)0x00000020Uè

	)

1372 
	#DMA_CCR_PINC
 ((
ušt32_t
)0x00000040Uè

	)

1373 
	#DMA_CCR_MINC
 ((
ušt32_t
)0x00000080Uè

	)

1375 
	#DMA_CCR_PSIZE
 ((
ušt32_t
)0x00000300Uè

	)

1376 
	#DMA_CCR_PSIZE_0
 ((
ušt32_t
)0x00000100Uè

	)

1377 
	#DMA_CCR_PSIZE_1
 ((
ušt32_t
)0x00000200Uè

	)

1379 
	#DMA_CCR_MSIZE
 ((
ušt32_t
)0x00000C00Uè

	)

1380 
	#DMA_CCR_MSIZE_0
 ((
ušt32_t
)0x00000400Uè

	)

1381 
	#DMA_CCR_MSIZE_1
 ((
ušt32_t
)0x00000800Uè

	)

1383 
	#DMA_CCR_PL
 ((
ušt32_t
)0x00003000Uè

	)

1384 
	#DMA_CCR_PL_0
 ((
ušt32_t
)0x00001000Uè

	)

1385 
	#DMA_CCR_PL_1
 ((
ušt32_t
)0x00002000Uè

	)

1387 
	#DMA_CCR_MEM2MEM
 ((
ušt32_t
)0x00004000Uè

	)

1390 
	#DMA_CNDTR_NDT
 ((
ušt32_t
)0x0000FFFFUè

	)

1393 
	#DMA_CPAR_PA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1396 
	#DMA_CMAR_MA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1400 
	#DMA_CSELR_C1S
 ((
ušt32_t
)0x0000000FUè

	)

1401 
	#DMA_CSELR_C2S
 ((
ušt32_t
)0x000000F0Uè

	)

1402 
	#DMA_CSELR_C3S
 ((
ušt32_t
)0x00000F00Uè

	)

1403 
	#DMA_CSELR_C4S
 ((
ušt32_t
)0x0000F000Uè

	)

1404 
	#DMA_CSELR_C5S
 ((
ušt32_t
)0x000F0000Uè

	)

1405 
	#DMA_CSELR_C6S
 ((
ušt32_t
)0x00F00000Uè

	)

1406 
	#DMA_CSELR_C7S
 ((
ušt32_t
)0x0F000000Uè

	)

1416 
	#EXTI_IMR_IM0
 ((
ušt32_t
)0x00000001Uè

	)

1417 
	#EXTI_IMR_IM1
 ((
ušt32_t
)0x00000002Uè

	)

1418 
	#EXTI_IMR_IM2
 ((
ušt32_t
)0x00000004Uè

	)

1419 
	#EXTI_IMR_IM3
 ((
ušt32_t
)0x00000008Uè

	)

1420 
	#EXTI_IMR_IM4
 ((
ušt32_t
)0x00000010Uè

	)

1421 
	#EXTI_IMR_IM5
 ((
ušt32_t
)0x00000020Uè

	)

1422 
	#EXTI_IMR_IM6
 ((
ušt32_t
)0x00000040Uè

	)

1423 
	#EXTI_IMR_IM7
 ((
ušt32_t
)0x00000080Uè

	)

1424 
	#EXTI_IMR_IM8
 ((
ušt32_t
)0x00000100Uè

	)

1425 
	#EXTI_IMR_IM9
 ((
ušt32_t
)0x00000200Uè

	)

1426 
	#EXTI_IMR_IM10
 ((
ušt32_t
)0x00000400Uè

	)

1427 
	#EXTI_IMR_IM11
 ((
ušt32_t
)0x00000800Uè

	)

1428 
	#EXTI_IMR_IM12
 ((
ušt32_t
)0x00001000Uè

	)

1429 
	#EXTI_IMR_IM13
 ((
ušt32_t
)0x00002000Uè

	)

1430 
	#EXTI_IMR_IM14
 ((
ušt32_t
)0x00004000Uè

	)

1431 
	#EXTI_IMR_IM15
 ((
ušt32_t
)0x00008000Uè

	)

1432 
	#EXTI_IMR_IM16
 ((
ušt32_t
)0x00010000Uè

	)

1433 
	#EXTI_IMR_IM17
 ((
ušt32_t
)0x00020000Uè

	)

1434 
	#EXTI_IMR_IM18
 ((
ušt32_t
)0x00040000Uè

	)

1435 
	#EXTI_IMR_IM19
 ((
ušt32_t
)0x00080000Uè

	)

1436 
	#EXTI_IMR_IM20
 ((
ušt32_t
)0x00100000Uè

	)

1437 
	#EXTI_IMR_IM21
 ((
ušt32_t
)0x00200000Uè

	)

1438 
	#EXTI_IMR_IM22
 ((
ušt32_t
)0x00400000Uè

	)

1439 
	#EXTI_IMR_IM23
 ((
ušt32_t
)0x00800000Uè

	)

1440 
	#EXTI_IMR_IM24
 ((
ušt32_t
)0x01000000Uè

	)

1441 
	#EXTI_IMR_IM25
 ((
ušt32_t
)0x02000000Uè

	)

1442 
	#EXTI_IMR_IM26
 ((
ušt32_t
)0x04000000Uè

	)

1443 
	#EXTI_IMR_IM28
 ((
ušt32_t
)0x10000000Uè

	)

1444 
	#EXTI_IMR_IM29
 ((
ušt32_t
)0x20000000Uè

	)

1447 
	#EXTI_EMR_EM0
 ((
ušt32_t
)0x00000001Uè

	)

1448 
	#EXTI_EMR_EM1
 ((
ušt32_t
)0x00000002Uè

	)

1449 
	#EXTI_EMR_EM2
 ((
ušt32_t
)0x00000004Uè

	)

1450 
	#EXTI_EMR_EM3
 ((
ušt32_t
)0x00000008Uè

	)

1451 
	#EXTI_EMR_EM4
 ((
ušt32_t
)0x00000010Uè

	)

1452 
	#EXTI_EMR_EM5
 ((
ušt32_t
)0x00000020Uè

	)

1453 
	#EXTI_EMR_EM6
 ((
ušt32_t
)0x00000040Uè

	)

1454 
	#EXTI_EMR_EM7
 ((
ušt32_t
)0x00000080Uè

	)

1455 
	#EXTI_EMR_EM8
 ((
ušt32_t
)0x00000100Uè

	)

1456 
	#EXTI_EMR_EM9
 ((
ušt32_t
)0x00000200Uè

	)

1457 
	#EXTI_EMR_EM10
 ((
ušt32_t
)0x00000400Uè

	)

1458 
	#EXTI_EMR_EM11
 ((
ušt32_t
)0x00000800Uè

	)

1459 
	#EXTI_EMR_EM12
 ((
ušt32_t
)0x00001000Uè

	)

1460 
	#EXTI_EMR_EM13
 ((
ušt32_t
)0x00002000Uè

	)

1461 
	#EXTI_EMR_EM14
 ((
ušt32_t
)0x00004000Uè

	)

1462 
	#EXTI_EMR_EM15
 ((
ušt32_t
)0x00008000Uè

	)

1463 
	#EXTI_EMR_EM16
 ((
ušt32_t
)0x00010000Uè

	)

1464 
	#EXTI_EMR_EM17
 ((
ušt32_t
)0x00020000Uè

	)

1465 
	#EXTI_EMR_EM18
 ((
ušt32_t
)0x00040000Uè

	)

1466 
	#EXTI_EMR_EM19
 ((
ušt32_t
)0x00080000Uè

	)

1467 
	#EXTI_EMR_EM20
 ((
ušt32_t
)0x00100000Uè

	)

1468 
	#EXTI_EMR_EM21
 ((
ušt32_t
)0x00200000Uè

	)

1469 
	#EXTI_EMR_EM22
 ((
ušt32_t
)0x00400000Uè

	)

1470 
	#EXTI_EMR_EM23
 ((
ušt32_t
)0x00800000Uè

	)

1471 
	#EXTI_EMR_EM24
 ((
ušt32_t
)0x01000000Uè

	)

1472 
	#EXTI_EMR_EM25
 ((
ušt32_t
)0x02000000Uè

	)

1473 
	#EXTI_EMR_EM26
 ((
ušt32_t
)0x04000000Uè

	)

1474 
	#EXTI_EMR_EM28
 ((
ušt32_t
)0x10000000Uè

	)

1475 
	#EXTI_EMR_EM29
 ((
ušt32_t
)0x20000000Uè

	)

1478 
	#EXTI_RTSR_RT0
 ((
ušt32_t
)0x00000001Uè

	)

1479 
	#EXTI_RTSR_RT1
 ((
ušt32_t
)0x00000002Uè

	)

1480 
	#EXTI_RTSR_RT2
 ((
ušt32_t
)0x00000004Uè

	)

1481 
	#EXTI_RTSR_RT3
 ((
ušt32_t
)0x00000008Uè

	)

1482 
	#EXTI_RTSR_RT4
 ((
ušt32_t
)0x00000010Uè

	)

1483 
	#EXTI_RTSR_RT5
 ((
ušt32_t
)0x00000020Uè

	)

1484 
	#EXTI_RTSR_RT6
 ((
ušt32_t
)0x00000040Uè

	)

1485 
	#EXTI_RTSR_RT7
 ((
ušt32_t
)0x00000080Uè

	)

1486 
	#EXTI_RTSR_RT8
 ((
ušt32_t
)0x00000100Uè

	)

1487 
	#EXTI_RTSR_RT9
 ((
ušt32_t
)0x00000200Uè

	)

1488 
	#EXTI_RTSR_RT10
 ((
ušt32_t
)0x00000400Uè

	)

1489 
	#EXTI_RTSR_RT11
 ((
ušt32_t
)0x00000800Uè

	)

1490 
	#EXTI_RTSR_RT12
 ((
ušt32_t
)0x00001000Uè

	)

1491 
	#EXTI_RTSR_RT13
 ((
ušt32_t
)0x00002000Uè

	)

1492 
	#EXTI_RTSR_RT14
 ((
ušt32_t
)0x00004000Uè

	)

1493 
	#EXTI_RTSR_RT15
 ((
ušt32_t
)0x00008000Uè

	)

1494 
	#EXTI_RTSR_RT16
 ((
ušt32_t
)0x00010000Uè

	)

1495 
	#EXTI_RTSR_RT17
 ((
ušt32_t
)0x00020000Uè

	)

1496 
	#EXTI_RTSR_RT19
 ((
ušt32_t
)0x00080000Uè

	)

1497 
	#EXTI_RTSR_RT20
 ((
ušt32_t
)0x00100000Uè

	)

1498 
	#EXTI_RTSR_RT21
 ((
ušt32_t
)0x00200000Uè

	)

1499 
	#EXTI_RTSR_RT22
 ((
ušt32_t
)0x00400000Uè

	)

1502 
	#EXTI_RTSR_TR0
 
EXTI_RTSR_RT0


	)

1503 
	#EXTI_RTSR_TR1
 
EXTI_RTSR_RT1


	)

1504 
	#EXTI_RTSR_TR2
 
EXTI_RTSR_RT2


	)

1505 
	#EXTI_RTSR_TR3
 
EXTI_RTSR_RT3


	)

1506 
	#EXTI_RTSR_TR4
 
EXTI_RTSR_RT4


	)

1507 
	#EXTI_RTSR_TR5
 
EXTI_RTSR_RT5


	)

1508 
	#EXTI_RTSR_TR6
 
EXTI_RTSR_RT6


	)

1509 
	#EXTI_RTSR_TR7
 
EXTI_RTSR_RT7


	)

1510 
	#EXTI_RTSR_TR8
 
EXTI_RTSR_RT8


	)

1511 
	#EXTI_RTSR_TR9
 
EXTI_RTSR_RT9


	)

1512 
	#EXTI_RTSR_TR10
 
EXTI_RTSR_RT10


	)

1513 
	#EXTI_RTSR_TR11
 
EXTI_RTSR_RT11


	)

1514 
	#EXTI_RTSR_TR12
 
EXTI_RTSR_RT12


	)

1515 
	#EXTI_RTSR_TR13
 
EXTI_RTSR_RT13


	)

1516 
	#EXTI_RTSR_TR14
 
EXTI_RTSR_RT14


	)

1517 
	#EXTI_RTSR_TR15
 
EXTI_RTSR_RT15


	)

1518 
	#EXTI_RTSR_TR16
 
EXTI_RTSR_RT16


	)

1519 
	#EXTI_RTSR_TR17
 
EXTI_RTSR_RT17


	)

1520 
	#EXTI_RTSR_TR19
 
EXTI_RTSR_RT19


	)

1521 
	#EXTI_RTSR_TR20
 
EXTI_RTSR_RT20


	)

1522 
	#EXTI_RTSR_TR21
 
EXTI_RTSR_RT21


	)

1523 
	#EXTI_RTSR_TR22
 
EXTI_RTSR_RT22


	)

1526 
	#EXTI_FTSR_FT0
 ((
ušt32_t
)0x00000001Uè

	)

1527 
	#EXTI_FTSR_FT1
 ((
ušt32_t
)0x00000002Uè

	)

1528 
	#EXTI_FTSR_FT2
 ((
ušt32_t
)0x00000004Uè

	)

1529 
	#EXTI_FTSR_FT3
 ((
ušt32_t
)0x00000008Uè

	)

1530 
	#EXTI_FTSR_FT4
 ((
ušt32_t
)0x00000010Uè

	)

1531 
	#EXTI_FTSR_FT5
 ((
ušt32_t
)0x00000020Uè

	)

1532 
	#EXTI_FTSR_FT6
 ((
ušt32_t
)0x00000040Uè

	)

1533 
	#EXTI_FTSR_FT7
 ((
ušt32_t
)0x00000080Uè

	)

1534 
	#EXTI_FTSR_FT8
 ((
ušt32_t
)0x00000100Uè

	)

1535 
	#EXTI_FTSR_FT9
 ((
ušt32_t
)0x00000200Uè

	)

1536 
	#EXTI_FTSR_FT10
 ((
ušt32_t
)0x00000400Uè

	)

1537 
	#EXTI_FTSR_FT11
 ((
ušt32_t
)0x00000800Uè

	)

1538 
	#EXTI_FTSR_FT12
 ((
ušt32_t
)0x00001000Uè

	)

1539 
	#EXTI_FTSR_FT13
 ((
ušt32_t
)0x00002000Uè

	)

1540 
	#EXTI_FTSR_FT14
 ((
ušt32_t
)0x00004000Uè

	)

1541 
	#EXTI_FTSR_FT15
 ((
ušt32_t
)0x00008000Uè

	)

1542 
	#EXTI_FTSR_FT16
 ((
ušt32_t
)0x00010000Uè

	)

1543 
	#EXTI_FTSR_FT17
 ((
ušt32_t
)0x00020000Uè

	)

1544 
	#EXTI_FTSR_FT19
 ((
ušt32_t
)0x00080000Uè

	)

1545 
	#EXTI_FTSR_FT20
 ((
ušt32_t
)0x00100000Uè

	)

1546 
	#EXTI_FTSR_FT21
 ((
ušt32_t
)0x00200000Uè

	)

1547 
	#EXTI_FTSR_FT22
 ((
ušt32_t
)0x00400000Uè

	)

1550 
	#EXTI_FTSR_TR0
 
EXTI_FTSR_FT0


	)

1551 
	#EXTI_FTSR_TR1
 
EXTI_FTSR_FT1


	)

1552 
	#EXTI_FTSR_TR2
 
EXTI_FTSR_FT2


	)

1553 
	#EXTI_FTSR_TR3
 
EXTI_FTSR_FT3


	)

1554 
	#EXTI_FTSR_TR4
 
EXTI_FTSR_FT4


	)

1555 
	#EXTI_FTSR_TR5
 
EXTI_FTSR_FT5


	)

1556 
	#EXTI_FTSR_TR6
 
EXTI_FTSR_FT6


	)

1557 
	#EXTI_FTSR_TR7
 
EXTI_FTSR_FT7


	)

1558 
	#EXTI_FTSR_TR8
 
EXTI_FTSR_FT8


	)

1559 
	#EXTI_FTSR_TR9
 
EXTI_FTSR_FT9


	)

1560 
	#EXTI_FTSR_TR10
 
EXTI_FTSR_FT10


	)

1561 
	#EXTI_FTSR_TR11
 
EXTI_FTSR_FT11


	)

1562 
	#EXTI_FTSR_TR12
 
EXTI_FTSR_FT12


	)

1563 
	#EXTI_FTSR_TR13
 
EXTI_FTSR_FT13


	)

1564 
	#EXTI_FTSR_TR14
 
EXTI_FTSR_FT14


	)

1565 
	#EXTI_FTSR_TR15
 
EXTI_FTSR_FT15


	)

1566 
	#EXTI_FTSR_TR16
 
EXTI_FTSR_FT16


	)

1567 
	#EXTI_FTSR_TR17
 
EXTI_FTSR_FT17


	)

1568 
	#EXTI_FTSR_TR19
 
EXTI_FTSR_FT19


	)

1569 
	#EXTI_FTSR_TR20
 
EXTI_FTSR_FT20


	)

1570 
	#EXTI_FTSR_TR21
 
EXTI_FTSR_FT21


	)

1571 
	#EXTI_FTSR_TR22
 
EXTI_FTSR_FT22


	)

1574 
	#EXTI_SWIER_SWI0
 ((
ušt32_t
)0x00000001Uè

	)

1575 
	#EXTI_SWIER_SWI1
 ((
ušt32_t
)0x00000002Uè

	)

1576 
	#EXTI_SWIER_SWI2
 ((
ušt32_t
)0x00000004Uè

	)

1577 
	#EXTI_SWIER_SWI3
 ((
ušt32_t
)0x00000008Uè

	)

1578 
	#EXTI_SWIER_SWI4
 ((
ušt32_t
)0x00000010Uè

	)

1579 
	#EXTI_SWIER_SWI5
 ((
ušt32_t
)0x00000020Uè

	)

1580 
	#EXTI_SWIER_SWI6
 ((
ušt32_t
)0x00000040Uè

	)

1581 
	#EXTI_SWIER_SWI7
 ((
ušt32_t
)0x00000080Uè

	)

1582 
	#EXTI_SWIER_SWI8
 ((
ušt32_t
)0x00000100Uè

	)

1583 
	#EXTI_SWIER_SWI9
 ((
ušt32_t
)0x00000200Uè

	)

1584 
	#EXTI_SWIER_SWI10
 ((
ušt32_t
)0x00000400Uè

	)

1585 
	#EXTI_SWIER_SWI11
 ((
ušt32_t
)0x00000800Uè

	)

1586 
	#EXTI_SWIER_SWI12
 ((
ušt32_t
)0x00001000Uè

	)

1587 
	#EXTI_SWIER_SWI13
 ((
ušt32_t
)0x00002000Uè

	)

1588 
	#EXTI_SWIER_SWI14
 ((
ušt32_t
)0x00004000Uè

	)

1589 
	#EXTI_SWIER_SWI15
 ((
ušt32_t
)0x00008000Uè

	)

1590 
	#EXTI_SWIER_SWI16
 ((
ušt32_t
)0x00010000Uè

	)

1591 
	#EXTI_SWIER_SWI17
 ((
ušt32_t
)0x00020000Uè

	)

1592 
	#EXTI_SWIER_SWI19
 ((
ušt32_t
)0x00080000Uè

	)

1593 
	#EXTI_SWIER_SWI20
 ((
ušt32_t
)0x00100000Uè

	)

1594 
	#EXTI_SWIER_SWI21
 ((
ušt32_t
)0x00200000Uè

	)

1595 
	#EXTI_SWIER_SWI22
 ((
ušt32_t
)0x00400000Uè

	)

1598 
	#EXTI_SWIER_SWIER0
 
EXTI_SWIER_SWI0


	)

1599 
	#EXTI_SWIER_SWIER1
 
EXTI_SWIER_SWI1


	)

1600 
	#EXTI_SWIER_SWIER2
 
EXTI_SWIER_SWI2


	)

1601 
	#EXTI_SWIER_SWIER3
 
EXTI_SWIER_SWI3


	)

1602 
	#EXTI_SWIER_SWIER4
 
EXTI_SWIER_SWI4


	)

1603 
	#EXTI_SWIER_SWIER5
 
EXTI_SWIER_SWI5


	)

1604 
	#EXTI_SWIER_SWIER6
 
EXTI_SWIER_SWI6


	)

1605 
	#EXTI_SWIER_SWIER7
 
EXTI_SWIER_SWI7


	)

1606 
	#EXTI_SWIER_SWIER8
 
EXTI_SWIER_SWI8


	)

1607 
	#EXTI_SWIER_SWIER9
 
EXTI_SWIER_SWI9


	)

1608 
	#EXTI_SWIER_SWIER10
 
EXTI_SWIER_SWI10


	)

1609 
	#EXTI_SWIER_SWIER11
 
EXTI_SWIER_SWI11


	)

1610 
	#EXTI_SWIER_SWIER12
 
EXTI_SWIER_SWI12


	)

1611 
	#EXTI_SWIER_SWIER13
 
EXTI_SWIER_SWI13


	)

1612 
	#EXTI_SWIER_SWIER14
 
EXTI_SWIER_SWI14


	)

1613 
	#EXTI_SWIER_SWIER15
 
EXTI_SWIER_SWI15


	)

1614 
	#EXTI_SWIER_SWIER16
 
EXTI_SWIER_SWI16


	)

1615 
	#EXTI_SWIER_SWIER17
 
EXTI_SWIER_SWI17


	)

1616 
	#EXTI_SWIER_SWIER19
 
EXTI_SWIER_SWI19


	)

1617 
	#EXTI_SWIER_SWIER20
 
EXTI_SWIER_SWI20


	)

1618 
	#EXTI_SWIER_SWIER21
 
EXTI_SWIER_SWI21


	)

1619 
	#EXTI_SWIER_SWIER22
 
EXTI_SWIER_SWI22


	)

1622 
	#EXTI_PR_PIF0
 ((
ušt32_t
)0x00000001Uè

	)

1623 
	#EXTI_PR_PIF1
 ((
ušt32_t
)0x00000002Uè

	)

1624 
	#EXTI_PR_PIF2
 ((
ušt32_t
)0x00000004Uè

	)

1625 
	#EXTI_PR_PIF3
 ((
ušt32_t
)0x00000008Uè

	)

1626 
	#EXTI_PR_PIF4
 ((
ušt32_t
)0x00000010Uè

	)

1627 
	#EXTI_PR_PIF5
 ((
ušt32_t
)0x00000020Uè

	)

1628 
	#EXTI_PR_PIF6
 ((
ušt32_t
)0x00000040Uè

	)

1629 
	#EXTI_PR_PIF7
 ((
ušt32_t
)0x00000080Uè

	)

1630 
	#EXTI_PR_PIF8
 ((
ušt32_t
)0x00000100Uè

	)

1631 
	#EXTI_PR_PIF9
 ((
ušt32_t
)0x00000200Uè

	)

1632 
	#EXTI_PR_PIF10
 ((
ušt32_t
)0x00000400Uè

	)

1633 
	#EXTI_PR_PIF11
 ((
ušt32_t
)0x00000800Uè

	)

1634 
	#EXTI_PR_PIF12
 ((
ušt32_t
)0x00001000Uè

	)

1635 
	#EXTI_PR_PIF13
 ((
ušt32_t
)0x00002000Uè

	)

1636 
	#EXTI_PR_PIF14
 ((
ušt32_t
)0x00004000Uè

	)

1637 
	#EXTI_PR_PIF15
 ((
ušt32_t
)0x00008000Uè

	)

1638 
	#EXTI_PR_PIF16
 ((
ušt32_t
)0x00010000Uè

	)

1639 
	#EXTI_PR_PIF17
 ((
ušt32_t
)0x00020000Uè

	)

1640 
	#EXTI_PR_PIF19
 ((
ušt32_t
)0x00080000Uè

	)

1641 
	#EXTI_PR_PIF20
 ((
ušt32_t
)0x00100000Uè

	)

1642 
	#EXTI_PR_PIF21
 ((
ušt32_t
)0x00200000Uè

	)

1643 
	#EXTI_PR_PIF22
 ((
ušt32_t
)0x00400000Uè

	)

1646 
	#EXTI_PR_PR0
 
EXTI_PR_PIF0


	)

1647 
	#EXTI_PR_PR1
 
EXTI_PR_PIF1


	)

1648 
	#EXTI_PR_PR2
 
EXTI_PR_PIF2


	)

1649 
	#EXTI_PR_PR3
 
EXTI_PR_PIF3


	)

1650 
	#EXTI_PR_PR4
 
EXTI_PR_PIF4


	)

1651 
	#EXTI_PR_PR5
 
EXTI_PR_PIF5


	)

1652 
	#EXTI_PR_PR6
 
EXTI_PR_PIF6


	)

1653 
	#EXTI_PR_PR7
 
EXTI_PR_PIF7


	)

1654 
	#EXTI_PR_PR8
 
EXTI_PR_PIF8


	)

1655 
	#EXTI_PR_PR9
 
EXTI_PR_PIF9


	)

1656 
	#EXTI_PR_PR10
 
EXTI_PR_PIF10


	)

1657 
	#EXTI_PR_PR11
 
EXTI_PR_PIF11


	)

1658 
	#EXTI_PR_PR12
 
EXTI_PR_PIF12


	)

1659 
	#EXTI_PR_PR13
 
EXTI_PR_PIF13


	)

1660 
	#EXTI_PR_PR14
 
EXTI_PR_PIF14


	)

1661 
	#EXTI_PR_PR15
 
EXTI_PR_PIF15


	)

1662 
	#EXTI_PR_PR16
 
EXTI_PR_PIF16


	)

1663 
	#EXTI_PR_PR17
 
EXTI_PR_PIF17


	)

1664 
	#EXTI_PR_PR19
 
EXTI_PR_PIF19


	)

1665 
	#EXTI_PR_PR20
 
EXTI_PR_PIF20


	)

1666 
	#EXTI_PR_PR21
 
EXTI_PR_PIF21


	)

1667 
	#EXTI_PR_PR22
 
EXTI_PR_PIF22


	)

1676 
	#FLASH_ACR_LATENCY
 ((
ušt32_t
)0x00000001Uè

	)

1677 
	#FLASH_ACR_PRFTEN
 ((
ušt32_t
)0x00000002Uè

	)

1678 
	#FLASH_ACR_SLEEP_PD
 ((
ušt32_t
)0x00000008Uè

	)

1679 
	#FLASH_ACR_RUN_PD
 ((
ušt32_t
)0x00000010Uè

	)

1680 
	#FLASH_ACR_DISAB_BUF
 ((
ušt32_t
)0x00000020Uè

	)

1681 
	#FLASH_ACR_PRE_READ
 ((
ušt32_t
)0x00000040Uè

	)

1684 
	#FLASH_PECR_PELOCK
 ((
ušt32_t
)0x00000001Uè

	)

1685 
	#FLASH_PECR_PRGLOCK
 ((
ušt32_t
)0x00000002Uè

	)

1686 
	#FLASH_PECR_OPTLOCK
 ((
ušt32_t
)0x00000004Uè

	)

1687 
	#FLASH_PECR_PROG
 ((
ušt32_t
)0x00000008Uè

	)

1688 
	#FLASH_PECR_DATA
 ((
ušt32_t
)0x00000010Uè

	)

1689 
	#FLASH_PECR_FIX
 ((
ušt32_t
)0x00000100Uè

	)

1690 
	#FLASH_PECR_ERASE
 ((
ušt32_t
)0x00000200Uè

	)

1691 
	#FLASH_PECR_FPRG
 ((
ušt32_t
)0x00000400Uè

	)

1692 
	#FLASH_PECR_PARALLBANK
 ((
ušt32_t
)0x00008000Uè

	)

1693 
	#FLASH_PECR_EOPIE
 ((
ušt32_t
)0x00010000Uè

	)

1694 
	#FLASH_PECR_ERRIE
 ((
ušt32_t
)0x00020000Uè

	)

1695 
	#FLASH_PECR_OBL_LAUNCH
 ((
ušt32_t
)0x00040000Uè

	)

1696 
	#FLASH_PECR_HALF_ARRAY
 ((
ušt32_t
)0x00080000Uè

	)

1697 
	#FLASH_PECR_NZDISABLE
 ((
ušt32_t
)0x00400000Uè

	)

1700 
	#FLASH_PDKEYR_PDKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1703 
	#FLASH_PEKEYR_PEKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1706 
	#FLASH_PRGKEYR_PRGKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1709 
	#FLASH_OPTKEYR_OPTKEYR
 ((
ušt32_t
)0xFFFFFFFFUè

	)

1712 
	#FLASH_SR_BSY
 ((
ušt32_t
)0x00000001Uè

	)

1713 
	#FLASH_SR_EOP
 ((
ušt32_t
)0x00000002Uè

	)

1714 
	#FLASH_SR_HVOFF
 ((
ušt32_t
)0x00000004Uè

	)

1715 
	#FLASH_SR_READY
 ((
ušt32_t
)0x00000008Uè

	)

1717 
	#FLASH_SR_WRPERR
 ((
ušt32_t
)0x00000100Uè

	)

1718 
	#FLASH_SR_PGAERR
 ((
ušt32_t
)0x00000200Uè

	)

1719 
	#FLASH_SR_SIZERR
 ((
ušt32_t
)0x00000400Uè

	)

1720 
	#FLASH_SR_OPTVERR
 ((
ušt32_t
)0x00000800Uè

	)

1721 
	#FLASH_SR_RDERR
 ((
ušt32_t
)0x00002000Uè

	)

1722 
	#FLASH_SR_NOTZEROERR
 ((
ušt32_t
)0x00010000Uè

	)

1723 
	#FLASH_SR_FWWERR
 ((
ušt32_t
)0x00020000Uè

	)

1726 
	#FLASH_SR_FWWER
 
FLASH_SR_FWWERR


	)

1727 
	#FLASH_SR_ENHV
 
FLASH_SR_HVOFF


	)

1728 
	#FLASH_SR_ENDHV
 
FLASH_SR_HVOFF


	)

1731 
	#FLASH_OPTR_RDPROT
 ((
ušt32_t
)0x000000FFUè

	)

1732 
	#FLASH_OPTR_WPRMOD
 ((
ušt32_t
)0x00000100Uè

	)

1733 
	#FLASH_OPTR_BOR_LEV
 ((
ušt32_t
)0x000F0000Uè

	)

1734 
	#FLASH_OPTR_IWDG_SW
 ((
ušt32_t
)0x00100000Uè

	)

1735 
	#FLASH_OPTR_nRST_STOP
 ((
ušt32_t
)0x00200000Uè

	)

1736 
	#FLASH_OPTR_nRST_STDBY
 ((
ušt32_t
)0x00400000Uè

	)

1737 
	#FLASH_OPTR_BFB2
 ((
ušt32_t
)0x00800000Uè

	)

1738 
	#FLASH_OPTR_USER
 ((
ušt32_t
)0x00700000Uè

	)

1739 
	#FLASH_OPTR_BOOT1
 ((
ušt32_t
)0x80000000Uè

	)

1742 
	#FLASH_WRPR_WRP
 ((
ušt32_t
)0x0000FFFFUè

	)

1750 
	#GPIO_MODER_MODE0
 ((
ušt32_t
)0x00000003U)

	)

1751 
	#GPIO_MODER_MODE0_0
 ((
ušt32_t
)0x00000001U)

	)

1752 
	#GPIO_MODER_MODE0_1
 ((
ušt32_t
)0x00000002U)

	)

1753 
	#GPIO_MODER_MODE1
 ((
ušt32_t
)0x0000000CU)

	)

1754 
	#GPIO_MODER_MODE1_0
 ((
ušt32_t
)0x00000004U)

	)

1755 
	#GPIO_MODER_MODE1_1
 ((
ušt32_t
)0x00000008U)

	)

1756 
	#GPIO_MODER_MODE2
 ((
ušt32_t
)0x00000030U)

	)

1757 
	#GPIO_MODER_MODE2_0
 ((
ušt32_t
)0x00000010U)

	)

1758 
	#GPIO_MODER_MODE2_1
 ((
ušt32_t
)0x00000020U)

	)

1759 
	#GPIO_MODER_MODE3
 ((
ušt32_t
)0x000000C0U)

	)

1760 
	#GPIO_MODER_MODE3_0
 ((
ušt32_t
)0x00000040U)

	)

1761 
	#GPIO_MODER_MODE3_1
 ((
ušt32_t
)0x00000080U)

	)

1762 
	#GPIO_MODER_MODE4
 ((
ušt32_t
)0x00000300U)

	)

1763 
	#GPIO_MODER_MODE4_0
 ((
ušt32_t
)0x00000100U)

	)

1764 
	#GPIO_MODER_MODE4_1
 ((
ušt32_t
)0x00000200U)

	)

1765 
	#GPIO_MODER_MODE5
 ((
ušt32_t
)0x00000C00U)

	)

1766 
	#GPIO_MODER_MODE5_0
 ((
ušt32_t
)0x00000400U)

	)

1767 
	#GPIO_MODER_MODE5_1
 ((
ušt32_t
)0x00000800U)

	)

1768 
	#GPIO_MODER_MODE6
 ((
ušt32_t
)0x00003000U)

	)

1769 
	#GPIO_MODER_MODE6_0
 ((
ušt32_t
)0x00001000U)

	)

1770 
	#GPIO_MODER_MODE6_1
 ((
ušt32_t
)0x00002000U)

	)

1771 
	#GPIO_MODER_MODE7
 ((
ušt32_t
)0x0000C000U)

	)

1772 
	#GPIO_MODER_MODE7_0
 ((
ušt32_t
)0x00004000U)

	)

1773 
	#GPIO_MODER_MODE7_1
 ((
ušt32_t
)0x00008000U)

	)

1774 
	#GPIO_MODER_MODE8
 ((
ušt32_t
)0x00030000U)

	)

1775 
	#GPIO_MODER_MODE8_0
 ((
ušt32_t
)0x00010000U)

	)

1776 
	#GPIO_MODER_MODE8_1
 ((
ušt32_t
)0x00020000U)

	)

1777 
	#GPIO_MODER_MODE9
 ((
ušt32_t
)0x000C0000U)

	)

1778 
	#GPIO_MODER_MODE9_0
 ((
ušt32_t
)0x00040000U)

	)

1779 
	#GPIO_MODER_MODE9_1
 ((
ušt32_t
)0x00080000U)

	)

1780 
	#GPIO_MODER_MODE10
 ((
ušt32_t
)0x00300000U)

	)

1781 
	#GPIO_MODER_MODE10_0
 ((
ušt32_t
)0x00100000U)

	)

1782 
	#GPIO_MODER_MODE10_1
 ((
ušt32_t
)0x00200000U)

	)

1783 
	#GPIO_MODER_MODE11
 ((
ušt32_t
)0x00C00000U)

	)

1784 
	#GPIO_MODER_MODE11_0
 ((
ušt32_t
)0x00400000U)

	)

1785 
	#GPIO_MODER_MODE11_1
 ((
ušt32_t
)0x00800000U)

	)

1786 
	#GPIO_MODER_MODE12
 ((
ušt32_t
)0x03000000U)

	)

1787 
	#GPIO_MODER_MODE12_0
 ((
ušt32_t
)0x01000000U)

	)

1788 
	#GPIO_MODER_MODE12_1
 ((
ušt32_t
)0x02000000U)

	)

1789 
	#GPIO_MODER_MODE13
 ((
ušt32_t
)0x0C000000U)

	)

1790 
	#GPIO_MODER_MODE13_0
 ((
ušt32_t
)0x04000000U)

	)

1791 
	#GPIO_MODER_MODE13_1
 ((
ušt32_t
)0x08000000U)

	)

1792 
	#GPIO_MODER_MODE14
 ((
ušt32_t
)0x30000000U)

	)

1793 
	#GPIO_MODER_MODE14_0
 ((
ušt32_t
)0x10000000U)

	)

1794 
	#GPIO_MODER_MODE14_1
 ((
ušt32_t
)0x20000000U)

	)

1795 
	#GPIO_MODER_MODE15
 ((
ušt32_t
)0xC0000000U)

	)

1796 
	#GPIO_MODER_MODE15_0
 ((
ušt32_t
)0x40000000U)

	)

1797 
	#GPIO_MODER_MODE15_1
 ((
ušt32_t
)0x80000000U)

	)

1800 
	#GPIO_OTYPER_OT_0
 ((
ušt32_t
)0x00000001U)

	)

1801 
	#GPIO_OTYPER_OT_1
 ((
ušt32_t
)0x00000002U)

	)

1802 
	#GPIO_OTYPER_OT_2
 ((
ušt32_t
)0x00000004U)

	)

1803 
	#GPIO_OTYPER_OT_3
 ((
ušt32_t
)0x00000008U)

	)

1804 
	#GPIO_OTYPER_OT_4
 ((
ušt32_t
)0x00000010U)

	)

1805 
	#GPIO_OTYPER_OT_5
 ((
ušt32_t
)0x00000020U)

	)

1806 
	#GPIO_OTYPER_OT_6
 ((
ušt32_t
)0x00000040U)

	)

1807 
	#GPIO_OTYPER_OT_7
 ((
ušt32_t
)0x00000080U)

	)

1808 
	#GPIO_OTYPER_OT_8
 ((
ušt32_t
)0x00000100U)

	)

1809 
	#GPIO_OTYPER_OT_9
 ((
ušt32_t
)0x00000200U)

	)

1810 
	#GPIO_OTYPER_OT_10
 ((
ušt32_t
)0x00000400U)

	)

1811 
	#GPIO_OTYPER_OT_11
 ((
ušt32_t
)0x00000800U)

	)

1812 
	#GPIO_OTYPER_OT_12
 ((
ušt32_t
)0x00001000U)

	)

1813 
	#GPIO_OTYPER_OT_13
 ((
ušt32_t
)0x00002000U)

	)

1814 
	#GPIO_OTYPER_OT_14
 ((
ušt32_t
)0x00004000U)

	)

1815 
	#GPIO_OTYPER_OT_15
 ((
ušt32_t
)0x00008000U)

	)

1818 
	#GPIO_OSPEEDER_OSPEED0
 ((
ušt32_t
)0x00000003U)

	)

1819 
	#GPIO_OSPEEDER_OSPEED0_0
 ((
ušt32_t
)0x00000001U)

	)

1820 
	#GPIO_OSPEEDER_OSPEED0_1
 ((
ušt32_t
)0x00000002U)

	)

1821 
	#GPIO_OSPEEDER_OSPEED1
 ((
ušt32_t
)0x0000000CU)

	)

1822 
	#GPIO_OSPEEDER_OSPEED1_0
 ((
ušt32_t
)0x00000004U)

	)

1823 
	#GPIO_OSPEEDER_OSPEED1_1
 ((
ušt32_t
)0x00000008U)

	)

1824 
	#GPIO_OSPEEDER_OSPEED2
 ((
ušt32_t
)0x00000030U)

	)

1825 
	#GPIO_OSPEEDER_OSPEED2_0
 ((
ušt32_t
)0x00000010U)

	)

1826 
	#GPIO_OSPEEDER_OSPEED2_1
 ((
ušt32_t
)0x00000020U)

	)

1827 
	#GPIO_OSPEEDER_OSPEED3
 ((
ušt32_t
)0x000000C0U)

	)

1828 
	#GPIO_OSPEEDER_OSPEED3_0
 ((
ušt32_t
)0x00000040U)

	)

1829 
	#GPIO_OSPEEDER_OSPEED3_1
 ((
ušt32_t
)0x00000080U)

	)

1830 
	#GPIO_OSPEEDER_OSPEED4
 ((
ušt32_t
)0x00000300U)

	)

1831 
	#GPIO_OSPEEDER_OSPEED4_0
 ((
ušt32_t
)0x00000100U)

	)

1832 
	#GPIO_OSPEEDER_OSPEED4_1
 ((
ušt32_t
)0x00000200U)

	)

1833 
	#GPIO_OSPEEDER_OSPEED5
 ((
ušt32_t
)0x00000C00U)

	)

1834 
	#GPIO_OSPEEDER_OSPEED5_0
 ((
ušt32_t
)0x00000400U)

	)

1835 
	#GPIO_OSPEEDER_OSPEED5_1
 ((
ušt32_t
)0x00000800U)

	)

1836 
	#GPIO_OSPEEDER_OSPEED6
 ((
ušt32_t
)0x00003000U)

	)

1837 
	#GPIO_OSPEEDER_OSPEED6_0
 ((
ušt32_t
)0x00001000U)

	)

1838 
	#GPIO_OSPEEDER_OSPEED6_1
 ((
ušt32_t
)0x00002000U)

	)

1839 
	#GPIO_OSPEEDER_OSPEED7
 ((
ušt32_t
)0x0000C000U)

	)

1840 
	#GPIO_OSPEEDER_OSPEED7_0
 ((
ušt32_t
)0x00004000U)

	)

1841 
	#GPIO_OSPEEDER_OSPEED7_1
 ((
ušt32_t
)0x00008000U)

	)

1842 
	#GPIO_OSPEEDER_OSPEED8
 ((
ušt32_t
)0x00030000U)

	)

1843 
	#GPIO_OSPEEDER_OSPEED8_0
 ((
ušt32_t
)0x00010000U)

	)

1844 
	#GPIO_OSPEEDER_OSPEED8_1
 ((
ušt32_t
)0x00020000U)

	)

1845 
	#GPIO_OSPEEDER_OSPEED9
 ((
ušt32_t
)0x000C0000U)

	)

1846 
	#GPIO_OSPEEDER_OSPEED9_0
 ((
ušt32_t
)0x00040000U)

	)

1847 
	#GPIO_OSPEEDER_OSPEED9_1
 ((
ušt32_t
)0x00080000U)

	)

1848 
	#GPIO_OSPEEDER_OSPEED10
 ((
ušt32_t
)0x00300000U)

	)

1849 
	#GPIO_OSPEEDER_OSPEED10_0
 ((
ušt32_t
)0x00100000U)

	)

1850 
	#GPIO_OSPEEDER_OSPEED10_1
 ((
ušt32_t
)0x00200000U)

	)

1851 
	#GPIO_OSPEEDER_OSPEED11
 ((
ušt32_t
)0x00C00000U)

	)

1852 
	#GPIO_OSPEEDER_OSPEED11_0
 ((
ušt32_t
)0x00400000U)

	)

1853 
	#GPIO_OSPEEDER_OSPEED11_1
 ((
ušt32_t
)0x00800000U)

	)

1854 
	#GPIO_OSPEEDER_OSPEED12
 ((
ušt32_t
)0x03000000U)

	)

1855 
	#GPIO_OSPEEDER_OSPEED12_0
 ((
ušt32_t
)0x01000000U)

	)

1856 
	#GPIO_OSPEEDER_OSPEED12_1
 ((
ušt32_t
)0x02000000U)

	)

1857 
	#GPIO_OSPEEDER_OSPEED13
 ((
ušt32_t
)0x0C000000U)

	)

1858 
	#GPIO_OSPEEDER_OSPEED13_0
 ((
ušt32_t
)0x04000000U)

	)

1859 
	#GPIO_OSPEEDER_OSPEED13_1
 ((
ušt32_t
)0x08000000U)

	)

1860 
	#GPIO_OSPEEDER_OSPEED14
 ((
ušt32_t
)0x30000000U)

	)

1861 
	#GPIO_OSPEEDER_OSPEED14_0
 ((
ušt32_t
)0x10000000U)

	)

1862 
	#GPIO_OSPEEDER_OSPEED14_1
 ((
ušt32_t
)0x20000000U)

	)

1863 
	#GPIO_OSPEEDER_OSPEED15
 ((
ušt32_t
)0xC0000000U)

	)

1864 
	#GPIO_OSPEEDER_OSPEED15_0
 ((
ušt32_t
)0x40000000U)

	)

1865 
	#GPIO_OSPEEDER_OSPEED15_1
 ((
ušt32_t
)0x80000000U)

	)

1868 
	#GPIO_PUPDR_PUPD0
 ((
ušt32_t
)0x00000003U)

	)

1869 
	#GPIO_PUPDR_PUPD0_0
 ((
ušt32_t
)0x00000001U)

	)

1870 
	#GPIO_PUPDR_PUPD0_1
 ((
ušt32_t
)0x00000002U)

	)

1871 
	#GPIO_PUPDR_PUPD1
 ((
ušt32_t
)0x0000000CU)

	)

1872 
	#GPIO_PUPDR_PUPD1_0
 ((
ušt32_t
)0x00000004U)

	)

1873 
	#GPIO_PUPDR_PUPD1_1
 ((
ušt32_t
)0x00000008U)

	)

1874 
	#GPIO_PUPDR_PUPD2
 ((
ušt32_t
)0x00000030U)

	)

1875 
	#GPIO_PUPDR_PUPD2_0
 ((
ušt32_t
)0x00000010U)

	)

1876 
	#GPIO_PUPDR_PUPD2_1
 ((
ušt32_t
)0x00000020U)

	)

1877 
	#GPIO_PUPDR_PUPD3
 ((
ušt32_t
)0x000000C0U)

	)

1878 
	#GPIO_PUPDR_PUPD3_0
 ((
ušt32_t
)0x00000040U)

	)

1879 
	#GPIO_PUPDR_PUPD3_1
 ((
ušt32_t
)0x00000080U)

	)

1880 
	#GPIO_PUPDR_PUPD4
 ((
ušt32_t
)0x00000300U)

	)

1881 
	#GPIO_PUPDR_PUPD4_0
 ((
ušt32_t
)0x00000100U)

	)

1882 
	#GPIO_PUPDR_PUPD4_1
 ((
ušt32_t
)0x00000200U)

	)

1883 
	#GPIO_PUPDR_PUPD5
 ((
ušt32_t
)0x00000C00U)

	)

1884 
	#GPIO_PUPDR_PUPD5_0
 ((
ušt32_t
)0x00000400U)

	)

1885 
	#GPIO_PUPDR_PUPD5_1
 ((
ušt32_t
)0x00000800U)

	)

1886 
	#GPIO_PUPDR_PUPD6
 ((
ušt32_t
)0x00003000U)

	)

1887 
	#GPIO_PUPDR_PUPD6_0
 ((
ušt32_t
)0x00001000U)

	)

1888 
	#GPIO_PUPDR_PUPD6_1
 ((
ušt32_t
)0x00002000U)

	)

1889 
	#GPIO_PUPDR_PUPD7
 ((
ušt32_t
)0x0000C000U)

	)

1890 
	#GPIO_PUPDR_PUPD7_0
 ((
ušt32_t
)0x00004000U)

	)

1891 
	#GPIO_PUPDR_PUPD7_1
 ((
ušt32_t
)0x00008000U)

	)

1892 
	#GPIO_PUPDR_PUPD8
 ((
ušt32_t
)0x00030000U)

	)

1893 
	#GPIO_PUPDR_PUPD8_0
 ((
ušt32_t
)0x00010000U)

	)

1894 
	#GPIO_PUPDR_PUPD8_1
 ((
ušt32_t
)0x00020000U)

	)

1895 
	#GPIO_PUPDR_PUPD9
 ((
ušt32_t
)0x000C0000U)

	)

1896 
	#GPIO_PUPDR_PUPD9_0
 ((
ušt32_t
)0x00040000U)

	)

1897 
	#GPIO_PUPDR_PUPD9_1
 ((
ušt32_t
)0x00080000U)

	)

1898 
	#GPIO_PUPDR_PUPD10
 ((
ušt32_t
)0x00300000U)

	)

1899 
	#GPIO_PUPDR_PUPD10_0
 ((
ušt32_t
)0x00100000U)

	)

1900 
	#GPIO_PUPDR_PUPD10_1
 ((
ušt32_t
)0x00200000U)

	)

1901 
	#GPIO_PUPDR_PUPD11
 ((
ušt32_t
)0x00C00000U)

	)

1902 
	#GPIO_PUPDR_PUPD11_0
 ((
ušt32_t
)0x00400000U)

	)

1903 
	#GPIO_PUPDR_PUPD11_1
 ((
ušt32_t
)0x00800000U)

	)

1904 
	#GPIO_PUPDR_PUPD12
 ((
ušt32_t
)0x03000000U)

	)

1905 
	#GPIO_PUPDR_PUPD12_0
 ((
ušt32_t
)0x01000000U)

	)

1906 
	#GPIO_PUPDR_PUPD12_1
 ((
ušt32_t
)0x02000000U)

	)

1907 
	#GPIO_PUPDR_PUPD13
 ((
ušt32_t
)0x0C000000U)

	)

1908 
	#GPIO_PUPDR_PUPD13_0
 ((
ušt32_t
)0x04000000U)

	)

1909 
	#GPIO_PUPDR_PUPD13_1
 ((
ušt32_t
)0x08000000U)

	)

1910 
	#GPIO_PUPDR_PUPD14
 ((
ušt32_t
)0x30000000U)

	)

1911 
	#GPIO_PUPDR_PUPD14_0
 ((
ušt32_t
)0x10000000U)

	)

1912 
	#GPIO_PUPDR_PUPD14_1
 ((
ušt32_t
)0x20000000U)

	)

1913 
	#GPIO_PUPDR_PUPD15
 ((
ušt32_t
)0xC0000000U)

	)

1914 
	#GPIO_PUPDR_PUPD15_0
 ((
ušt32_t
)0x40000000U)

	)

1915 
	#GPIO_PUPDR_PUPD15_1
 ((
ušt32_t
)0x80000000U)

	)

1918 
	#GPIO_IDR_ID0
 ((
ušt32_t
)0x00000001U)

	)

1919 
	#GPIO_IDR_ID1
 ((
ušt32_t
)0x00000002U)

	)

1920 
	#GPIO_IDR_ID2
 ((
ušt32_t
)0x00000004U)

	)

1921 
	#GPIO_IDR_ID3
 ((
ušt32_t
)0x00000008U)

	)

1922 
	#GPIO_IDR_ID4
 ((
ušt32_t
)0x00000010U)

	)

1923 
	#GPIO_IDR_ID5
 ((
ušt32_t
)0x00000020U)

	)

1924 
	#GPIO_IDR_ID6
 ((
ušt32_t
)0x00000040U)

	)

1925 
	#GPIO_IDR_ID7
 ((
ušt32_t
)0x00000080U)

	)

1926 
	#GPIO_IDR_ID8
 ((
ušt32_t
)0x00000100U)

	)

1927 
	#GPIO_IDR_ID9
 ((
ušt32_t
)0x00000200U)

	)

1928 
	#GPIO_IDR_ID10
 ((
ušt32_t
)0x00000400U)

	)

1929 
	#GPIO_IDR_ID11
 ((
ušt32_t
)0x00000800U)

	)

1930 
	#GPIO_IDR_ID12
 ((
ušt32_t
)0x00001000U)

	)

1931 
	#GPIO_IDR_ID13
 ((
ušt32_t
)0x00002000U)

	)

1932 
	#GPIO_IDR_ID14
 ((
ušt32_t
)0x00004000U)

	)

1933 
	#GPIO_IDR_ID15
 ((
ušt32_t
)0x00008000U)

	)

1936 
	#GPIO_ODR_OD0
 ((
ušt32_t
)0x00000001U)

	)

1937 
	#GPIO_ODR_OD1
 ((
ušt32_t
)0x00000002U)

	)

1938 
	#GPIO_ODR_OD2
 ((
ušt32_t
)0x00000004U)

	)

1939 
	#GPIO_ODR_OD3
 ((
ušt32_t
)0x00000008U)

	)

1940 
	#GPIO_ODR_OD4
 ((
ušt32_t
)0x00000010U)

	)

1941 
	#GPIO_ODR_OD5
 ((
ušt32_t
)0x00000020U)

	)

1942 
	#GPIO_ODR_OD6
 ((
ušt32_t
)0x00000040U)

	)

1943 
	#GPIO_ODR_OD7
 ((
ušt32_t
)0x00000080U)

	)

1944 
	#GPIO_ODR_OD8
 ((
ušt32_t
)0x00000100U)

	)

1945 
	#GPIO_ODR_OD9
 ((
ušt32_t
)0x00000200U)

	)

1946 
	#GPIO_ODR_OD10
 ((
ušt32_t
)0x00000400U)

	)

1947 
	#GPIO_ODR_OD11
 ((
ušt32_t
)0x00000800U)

	)

1948 
	#GPIO_ODR_OD12
 ((
ušt32_t
)0x00001000U)

	)

1949 
	#GPIO_ODR_OD13
 ((
ušt32_t
)0x00002000U)

	)

1950 
	#GPIO_ODR_OD14
 ((
ušt32_t
)0x00004000U)

	)

1951 
	#GPIO_ODR_OD15
 ((
ušt32_t
)0x00008000U)

	)

1954 
	#GPIO_BSRR_BS_0
 ((
ušt32_t
)0x00000001U)

	)

1955 
	#GPIO_BSRR_BS_1
 ((
ušt32_t
)0x00000002U)

	)

1956 
	#GPIO_BSRR_BS_2
 ((
ušt32_t
)0x00000004U)

	)

1957 
	#GPIO_BSRR_BS_3
 ((
ušt32_t
)0x00000008U)

	)

1958 
	#GPIO_BSRR_BS_4
 ((
ušt32_t
)0x00000010U)

	)

1959 
	#GPIO_BSRR_BS_5
 ((
ušt32_t
)0x00000020U)

	)

1960 
	#GPIO_BSRR_BS_6
 ((
ušt32_t
)0x00000040U)

	)

1961 
	#GPIO_BSRR_BS_7
 ((
ušt32_t
)0x00000080U)

	)

1962 
	#GPIO_BSRR_BS_8
 ((
ušt32_t
)0x00000100U)

	)

1963 
	#GPIO_BSRR_BS_9
 ((
ušt32_t
)0x00000200U)

	)

1964 
	#GPIO_BSRR_BS_10
 ((
ušt32_t
)0x00000400U)

	)

1965 
	#GPIO_BSRR_BS_11
 ((
ušt32_t
)0x00000800U)

	)

1966 
	#GPIO_BSRR_BS_12
 ((
ušt32_t
)0x00001000U)

	)

1967 
	#GPIO_BSRR_BS_13
 ((
ušt32_t
)0x00002000U)

	)

1968 
	#GPIO_BSRR_BS_14
 ((
ušt32_t
)0x00004000U)

	)

1969 
	#GPIO_BSRR_BS_15
 ((
ušt32_t
)0x00008000U)

	)

1970 
	#GPIO_BSRR_BR_0
 ((
ušt32_t
)0x00010000U)

	)

1971 
	#GPIO_BSRR_BR_1
 ((
ušt32_t
)0x00020000U)

	)

1972 
	#GPIO_BSRR_BR_2
 ((
ušt32_t
)0x00040000U)

	)

1973 
	#GPIO_BSRR_BR_3
 ((
ušt32_t
)0x00080000U)

	)

1974 
	#GPIO_BSRR_BR_4
 ((
ušt32_t
)0x00100000U)

	)

1975 
	#GPIO_BSRR_BR_5
 ((
ušt32_t
)0x00200000U)

	)

1976 
	#GPIO_BSRR_BR_6
 ((
ušt32_t
)0x00400000U)

	)

1977 
	#GPIO_BSRR_BR_7
 ((
ušt32_t
)0x00800000U)

	)

1978 
	#GPIO_BSRR_BR_8
 ((
ušt32_t
)0x01000000U)

	)

1979 
	#GPIO_BSRR_BR_9
 ((
ušt32_t
)0x02000000U)

	)

1980 
	#GPIO_BSRR_BR_10
 ((
ušt32_t
)0x04000000U)

	)

1981 
	#GPIO_BSRR_BR_11
 ((
ušt32_t
)0x08000000U)

	)

1982 
	#GPIO_BSRR_BR_12
 ((
ušt32_t
)0x10000000U)

	)

1983 
	#GPIO_BSRR_BR_13
 ((
ušt32_t
)0x20000000U)

	)

1984 
	#GPIO_BSRR_BR_14
 ((
ušt32_t
)0x40000000U)

	)

1985 
	#GPIO_BSRR_BR_15
 ((
ušt32_t
)0x80000000U)

	)

1988 
	#GPIO_LCKR_LCK0
 ((
ušt32_t
)0x00000001U)

	)

1989 
	#GPIO_LCKR_LCK1
 ((
ušt32_t
)0x00000002U)

	)

1990 
	#GPIO_LCKR_LCK2
 ((
ušt32_t
)0x00000004U)

	)

1991 
	#GPIO_LCKR_LCK3
 ((
ušt32_t
)0x00000008U)

	)

1992 
	#GPIO_LCKR_LCK4
 ((
ušt32_t
)0x00000010U)

	)

1993 
	#GPIO_LCKR_LCK5
 ((
ušt32_t
)0x00000020U)

	)

1994 
	#GPIO_LCKR_LCK6
 ((
ušt32_t
)0x00000040U)

	)

1995 
	#GPIO_LCKR_LCK7
 ((
ušt32_t
)0x00000080U)

	)

1996 
	#GPIO_LCKR_LCK8
 ((
ušt32_t
)0x00000100U)

	)

1997 
	#GPIO_LCKR_LCK9
 ((
ušt32_t
)0x00000200U)

	)

1998 
	#GPIO_LCKR_LCK10
 ((
ušt32_t
)0x00000400U)

	)

1999 
	#GPIO_LCKR_LCK11
 ((
ušt32_t
)0x00000800U)

	)

2000 
	#GPIO_LCKR_LCK12
 ((
ušt32_t
)0x00001000U)

	)

2001 
	#GPIO_LCKR_LCK13
 ((
ušt32_t
)0x00002000U)

	)

2002 
	#GPIO_LCKR_LCK14
 ((
ušt32_t
)0x00004000U)

	)

2003 
	#GPIO_LCKR_LCK15
 ((
ušt32_t
)0x00008000U)

	)

2004 
	#GPIO_LCKR_LCKK
 ((
ušt32_t
)0x00010000U)

	)

2007 
	#GPIO_AFRL_AFRL0
 ((
ušt32_t
)0x0000000FU)

	)

2008 
	#GPIO_AFRL_AFRL1
 ((
ušt32_t
)0x000000F0U)

	)

2009 
	#GPIO_AFRL_AFRL2
 ((
ušt32_t
)0x00000F00U)

	)

2010 
	#GPIO_AFRL_AFRL3
 ((
ušt32_t
)0x0000F000U)

	)

2011 
	#GPIO_AFRL_AFRL4
 ((
ušt32_t
)0x000F0000U)

	)

2012 
	#GPIO_AFRL_AFRL5
 ((
ušt32_t
)0x00F00000U)

	)

2013 
	#GPIO_AFRL_AFRL6
 ((
ušt32_t
)0x0F000000U)

	)

2014 
	#GPIO_AFRL_AFRL7
 ((
ušt32_t
)0xF0000000U)

	)

2017 
	#GPIO_AFRH_AFRH0
 ((
ušt32_t
)0x0000000FU)

	)

2018 
	#GPIO_AFRH_AFRH1
 ((
ušt32_t
)0x000000F0U)

	)

2019 
	#GPIO_AFRH_AFRH2
 ((
ušt32_t
)0x00000F00U)

	)

2020 
	#GPIO_AFRH_AFRH3
 ((
ušt32_t
)0x0000F000U)

	)

2021 
	#GPIO_AFRH_AFRH4
 ((
ušt32_t
)0x000F0000U)

	)

2022 
	#GPIO_AFRH_AFRH5
 ((
ušt32_t
)0x00F00000U)

	)

2023 
	#GPIO_AFRH_AFRH6
 ((
ušt32_t
)0x0F000000U)

	)

2024 
	#GPIO_AFRH_AFRH7
 ((
ušt32_t
)0xF0000000U)

	)

2027 
	#GPIO_BRR_BR_0
 ((
ušt32_t
)0x00000001U)

	)

2028 
	#GPIO_BRR_BR_1
 ((
ušt32_t
)0x00000002U)

	)

2029 
	#GPIO_BRR_BR_2
 ((
ušt32_t
)0x00000004U)

	)

2030 
	#GPIO_BRR_BR_3
 ((
ušt32_t
)0x00000008U)

	)

2031 
	#GPIO_BRR_BR_4
 ((
ušt32_t
)0x00000010U)

	)

2032 
	#GPIO_BRR_BR_5
 ((
ušt32_t
)0x00000020U)

	)

2033 
	#GPIO_BRR_BR_6
 ((
ušt32_t
)0x00000040U)

	)

2034 
	#GPIO_BRR_BR_7
 ((
ušt32_t
)0x00000080U)

	)

2035 
	#GPIO_BRR_BR_8
 ((
ušt32_t
)0x00000100U)

	)

2036 
	#GPIO_BRR_BR_9
 ((
ušt32_t
)0x00000200U)

	)

2037 
	#GPIO_BRR_BR_10
 ((
ušt32_t
)0x00000400U)

	)

2038 
	#GPIO_BRR_BR_11
 ((
ušt32_t
)0x00000800U)

	)

2039 
	#GPIO_BRR_BR_12
 ((
ušt32_t
)0x00001000U)

	)

2040 
	#GPIO_BRR_BR_13
 ((
ušt32_t
)0x00002000U)

	)

2041 
	#GPIO_BRR_BR_14
 ((
ušt32_t
)0x00004000U)

	)

2042 
	#GPIO_BRR_BR_15
 ((
ušt32_t
)0x00008000U)

	)

2051 
	#I2C_CR1_PE
 ((
ušt32_t
)0x00000001Uè

	)

2052 
	#I2C_CR1_TXIE
 ((
ušt32_t
)0x00000002Uè

	)

2053 
	#I2C_CR1_RXIE
 ((
ušt32_t
)0x00000004Uè

	)

2054 
	#I2C_CR1_ADDRIE
 ((
ušt32_t
)0x00000008Uè

	)

2055 
	#I2C_CR1_NACKIE
 ((
ušt32_t
)0x00000010Uè

	)

2056 
	#I2C_CR1_STOPIE
 ((
ušt32_t
)0x00000020Uè

	)

2057 
	#I2C_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

2058 
	#I2C_CR1_ERRIE
 ((
ušt32_t
)0x00000080Uè

	)

2059 
	#I2C_CR1_DNF
 ((
ušt32_t
)0x00000F00Uè

	)

2060 
	#I2C_CR1_ANFOFF
 ((
ušt32_t
)0x00001000Uè

	)

2061 
	#I2C_CR1_TXDMAEN
 ((
ušt32_t
)0x00004000Uè

	)

2062 
	#I2C_CR1_RXDMAEN
 ((
ušt32_t
)0x00008000Uè

	)

2063 
	#I2C_CR1_SBC
 ((
ušt32_t
)0x00010000Uè

	)

2064 
	#I2C_CR1_NOSTRETCH
 ((
ušt32_t
)0x00020000Uè

	)

2065 
	#I2C_CR1_WUPEN
 ((
ušt32_t
)0x00040000Uè

	)

2066 
	#I2C_CR1_GCEN
 ((
ušt32_t
)0x00080000Uè

	)

2067 
	#I2C_CR1_SMBHEN
 ((
ušt32_t
)0x00100000Uè

	)

2068 
	#I2C_CR1_SMBDEN
 ((
ušt32_t
)0x00200000Uè

	)

2069 
	#I2C_CR1_ALERTEN
 ((
ušt32_t
)0x00400000Uè

	)

2070 
	#I2C_CR1_PECEN
 ((
ušt32_t
)0x00800000Uè

	)

2073 
	#I2C_CR2_SADD
 ((
ušt32_t
)0x000003FFUè

	)

2074 
	#I2C_CR2_RD_WRN
 ((
ušt32_t
)0x00000400Uè

	)

2075 
	#I2C_CR2_ADD10
 ((
ušt32_t
)0x00000800Uè

	)

2076 
	#I2C_CR2_HEAD10R
 ((
ušt32_t
)0x00001000Uè

	)

2077 
	#I2C_CR2_START
 ((
ušt32_t
)0x00002000Uè

	)

2078 
	#I2C_CR2_STOP
 ((
ušt32_t
)0x00004000Uè

	)

2079 
	#I2C_CR2_NACK
 ((
ušt32_t
)0x00008000Uè

	)

2080 
	#I2C_CR2_NBYTES
 ((
ušt32_t
)0x00FF0000Uè

	)

2081 
	#I2C_CR2_RELOAD
 ((
ušt32_t
)0x01000000Uè

	)

2082 
	#I2C_CR2_AUTOEND
 ((
ušt32_t
)0x02000000Uè

	)

2083 
	#I2C_CR2_PECBYTE
 ((
ušt32_t
)0x04000000Uè

	)

2086 
	#I2C_OAR1_OA1
 ((
ušt32_t
)0x000003FFUè

	)

2087 
	#I2C_OAR1_OA1MODE
 ((
ušt32_t
)0x00000400Uè

	)

2088 
	#I2C_OAR1_OA1EN
 ((
ušt32_t
)0x00008000Uè

	)

2091 
	#I2C_OAR2_OA2
 ((
ušt32_t
)0x000000FEUè

	)

2092 
	#I2C_OAR2_OA2MSK
 ((
ušt32_t
)0x00000700Uè

	)

2093 
	#I2C_OAR2_OA2NOMASK
 ((
ušt32_t
)0x00000000Uè

	)

2094 
	#I2C_OAR2_OA2MASK01
 ((
ušt32_t
)0x00000100Uè

	)

2095 
	#I2C_OAR2_OA2MASK02
 ((
ušt32_t
)0x00000200Uè

	)

2096 
	#I2C_OAR2_OA2MASK03
 ((
ušt32_t
)0x00000300Uè

	)

2097 
	#I2C_OAR2_OA2MASK04
 ((
ušt32_t
)0x00000400Uè

	)

2098 
	#I2C_OAR2_OA2MASK05
 ((
ušt32_t
)0x00000500Uè

	)

2099 
	#I2C_OAR2_OA2MASK06
 ((
ušt32_t
)0x00000600Uè

	)

2100 
	#I2C_OAR2_OA2MASK07
 ((
ušt32_t
)0x00000700Uè

	)

2101 
	#I2C_OAR2_OA2EN
 ((
ušt32_t
)0x00008000Uè

	)

2104 
	#I2C_TIMINGR_SCLL
 ((
ušt32_t
)0x000000FFUè

	)

2105 
	#I2C_TIMINGR_SCLH
 ((
ušt32_t
)0x0000FF00Uè

	)

2106 
	#I2C_TIMINGR_SDADEL
 ((
ušt32_t
)0x000F0000Uè

	)

2107 
	#I2C_TIMINGR_SCLDEL
 ((
ušt32_t
)0x00F00000Uè

	)

2108 
	#I2C_TIMINGR_PRESC
 ((
ušt32_t
)0xF0000000Uè

	)

2111 
	#I2C_TIMEOUTR_TIMEOUTA
 ((
ušt32_t
)0x00000FFFUè

	)

2112 
	#I2C_TIMEOUTR_TIDLE
 ((
ušt32_t
)0x00001000Uè

	)

2113 
	#I2C_TIMEOUTR_TIMOUTEN
 ((
ušt32_t
)0x00008000Uè

	)

2114 
	#I2C_TIMEOUTR_TIMEOUTB
 ((
ušt32_t
)0x0FFF0000Uè

	)

2115 
	#I2C_TIMEOUTR_TEXTEN
 ((
ušt32_t
)0x80000000Uè

	)

2118 
	#I2C_ISR_TXE
 ((
ušt32_t
)0x00000001Uè

	)

2119 
	#I2C_ISR_TXIS
 ((
ušt32_t
)0x00000002Uè

	)

2120 
	#I2C_ISR_RXNE
 ((
ušt32_t
)0x00000004Uè

	)

2121 
	#I2C_ISR_ADDR
 ((
ušt32_t
)0x00000008Uè

	)

2122 
	#I2C_ISR_NACKF
 ((
ušt32_t
)0x00000010Uè

	)

2123 
	#I2C_ISR_STOPF
 ((
ušt32_t
)0x00000020Uè

	)

2124 
	#I2C_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

2125 
	#I2C_ISR_TCR
 ((
ušt32_t
)0x00000080Uè

	)

2126 
	#I2C_ISR_BERR
 ((
ušt32_t
)0x00000100Uè

	)

2127 
	#I2C_ISR_ARLO
 ((
ušt32_t
)0x00000200Uè

	)

2128 
	#I2C_ISR_OVR
 ((
ušt32_t
)0x00000400Uè

	)

2129 
	#I2C_ISR_PECERR
 ((
ušt32_t
)0x00000800Uè

	)

2130 
	#I2C_ISR_TIMEOUT
 ((
ušt32_t
)0x00001000Uè

	)

2131 
	#I2C_ISR_ALERT
 ((
ušt32_t
)0x00002000Uè

	)

2132 
	#I2C_ISR_BUSY
 ((
ušt32_t
)0x00008000Uè

	)

2133 
	#I2C_ISR_DIR
 ((
ušt32_t
)0x00010000Uè

	)

2134 
	#I2C_ISR_ADDCODE
 ((
ušt32_t
)0x00FE0000Uè

	)

2137 
	#I2C_ICR_ADDRCF
 ((
ušt32_t
)0x00000008Uè

	)

2138 
	#I2C_ICR_NACKCF
 ((
ušt32_t
)0x00000010Uè

	)

2139 
	#I2C_ICR_STOPCF
 ((
ušt32_t
)0x00000020Uè

	)

2140 
	#I2C_ICR_BERRCF
 ((
ušt32_t
)0x00000100Uè

	)

2141 
	#I2C_ICR_ARLOCF
 ((
ušt32_t
)0x00000200Uè

	)

2142 
	#I2C_ICR_OVRCF
 ((
ušt32_t
)0x00000400Uè

	)

2143 
	#I2C_ICR_PECCF
 ((
ušt32_t
)0x00000800Uè

	)

2144 
	#I2C_ICR_TIMOUTCF
 ((
ušt32_t
)0x00001000Uè

	)

2145 
	#I2C_ICR_ALERTCF
 ((
ušt32_t
)0x00002000Uè

	)

2148 
	#I2C_PECR_PEC
 ((
ušt32_t
)0x000000FFUè

	)

2151 
	#I2C_RXDR_RXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2154 
	#I2C_TXDR_TXDATA
 ((
ušt32_t
)0x000000FFUè

	)

2162 
	#IWDG_KR_KEY
 ((
ušt32_t
)0x0000FFFFUè

	)

2165 
	#IWDG_PR_PR
 ((
ušt32_t
)0x00000007Uè

	)

2166 
	#IWDG_PR_PR_0
 ((
ušt32_t
)0x00000001Uè

	)

2167 
	#IWDG_PR_PR_1
 ((
ušt32_t
)0x00000002Uè

	)

2168 
	#IWDG_PR_PR_2
 ((
ušt32_t
)0x00000004Uè

	)

2171 
	#IWDG_RLR_RL
 ((
ušt32_t
)0x00000FFFUè

	)

2174 
	#IWDG_SR_PVU
 ((
ušt32_t
)0x00000001Uè

	)

2175 
	#IWDG_SR_RVU
 ((
ušt32_t
)0x00000002Uè

	)

2176 
	#IWDG_SR_WVU
 ((
ušt32_t
)0x00000004Uè

	)

2179 
	#IWDG_WINR_WIN
 ((
ušt32_t
)0x00000FFFUè

	)

2188 
	#LCD_CR_LCDEN
 ((
ušt32_t
)0x00000001Uè

	)

2189 
	#LCD_CR_VSEL
 ((
ušt32_t
)0x00000002Uè

	)

2191 
	#LCD_CR_DUTY
 ((
ušt32_t
)0x0000001CUè

	)

2192 
	#LCD_CR_DUTY_0
 ((
ušt32_t
)0x00000004Uè

	)

2193 
	#LCD_CR_DUTY_1
 ((
ušt32_t
)0x00000008Uè

	)

2194 
	#LCD_CR_DUTY_2
 ((
ušt32_t
)0x00000010Uè

	)

2196 
	#LCD_CR_BIAS
 ((
ušt32_t
)0x00000060Uè

	)

2197 
	#LCD_CR_BIAS_0
 ((
ušt32_t
)0x00000020Uè

	)

2198 
	#LCD_CR_BIAS_1
 ((
ušt32_t
)0x00000040Uè

	)

2200 
	#LCD_CR_MUX_SEG
 ((
ušt32_t
)0x00000080Uè

	)

2203 
	#LCD_FCR_HD
 ((
ušt32_t
)0x00000001Uè

	)

2204 
	#LCD_FCR_SOFIE
 ((
ušt32_t
)0x00000002Uè

	)

2205 
	#LCD_FCR_UDDIE
 ((
ušt32_t
)0x00000008Uè

	)

2207 
	#LCD_FCR_PON
 ((
ušt32_t
)0x00000070Uè

	)

2208 
	#LCD_FCR_PON_0
 ((
ušt32_t
)0x00000010Uè

	)

2209 
	#LCD_FCR_PON_1
 ((
ušt32_t
)0x00000020Uè

	)

2210 
	#LCD_FCR_PON_2
 ((
ušt32_t
)0x00000040Uè

	)

2212 
	#LCD_FCR_DEAD
 ((
ušt32_t
)0x00000380Uè

	)

2213 
	#LCD_FCR_DEAD_0
 ((
ušt32_t
)0x00000080Uè

	)

2214 
	#LCD_FCR_DEAD_1
 ((
ušt32_t
)0x00000100Uè

	)

2215 
	#LCD_FCR_DEAD_2
 ((
ušt32_t
)0x00000200Uè

	)

2217 
	#LCD_FCR_CC
 ((
ušt32_t
)0x00001C00Uè

	)

2218 
	#LCD_FCR_CC_0
 ((
ušt32_t
)0x00000400Uè

	)

2219 
	#LCD_FCR_CC_1
 ((
ušt32_t
)0x00000800Uè

	)

2220 
	#LCD_FCR_CC_2
 ((
ušt32_t
)0x00001000Uè

	)

2222 
	#LCD_FCR_BLINKF
 ((
ušt32_t
)0x0000E000Uè

	)

2223 
	#LCD_FCR_BLINKF_0
 ((
ušt32_t
)0x00002000Uè

	)

2224 
	#LCD_FCR_BLINKF_1
 ((
ušt32_t
)0x00004000Uè

	)

2225 
	#LCD_FCR_BLINKF_2
 ((
ušt32_t
)0x00008000Uè

	)

2227 
	#LCD_FCR_BLINK
 ((
ušt32_t
)0x00030000Uè

	)

2228 
	#LCD_FCR_BLINK_0
 ((
ušt32_t
)0x00010000Uè

	)

2229 
	#LCD_FCR_BLINK_1
 ((
ušt32_t
)0x00020000Uè

	)

2231 
	#LCD_FCR_DIV
 ((
ušt32_t
)0x003C0000Uè

	)

2232 
	#LCD_FCR_PS
 ((
ušt32_t
)0x03C00000Uè

	)

2235 
	#LCD_SR_ENS
 ((
ušt32_t
)0x00000001Uè

	)

2236 
	#LCD_SR_SOF
 ((
ušt32_t
)0x00000002Uè

	)

2237 
	#LCD_SR_UDR
 ((
ušt32_t
)0x00000004Uè

	)

2238 
	#LCD_SR_UDD
 ((
ušt32_t
)0x00000008Uè

	)

2239 
	#LCD_SR_RDY
 ((
ušt32_t
)0x00000010Uè

	)

2240 
	#LCD_SR_FCRSR
 ((
ušt32_t
)0x00000020Uè

	)

2243 
	#LCD_CLR_SOFC
 ((
ušt32_t
)0x00000002Uè

	)

2244 
	#LCD_CLR_UDDC
 ((
ušt32_t
)0x00000008Uè

	)

2247 
	#LCD_RAM_SEGMENT_DATA
 ((
ušt32_t
)0xFFFFFFFFUè

	)

2255 
	#LPTIM_ISR_CMPM
 ((
ušt32_t
)0x00000001Uè

	)

2256 
	#LPTIM_ISR_ARRM
 ((
ušt32_t
)0x00000002Uè

	)

2257 
	#LPTIM_ISR_EXTTRIG
 ((
ušt32_t
)0x00000004Uè

	)

2258 
	#LPTIM_ISR_CMPOK
 ((
ušt32_t
)0x00000008Uè

	)

2259 
	#LPTIM_ISR_ARROK
 ((
ušt32_t
)0x00000010Uè

	)

2260 
	#LPTIM_ISR_UP
 ((
ušt32_t
)0x00000020Uè

	)

2261 
	#LPTIM_ISR_DOWN
 ((
ušt32_t
)0x00000040Uè

	)

2264 
	#LPTIM_ICR_CMPMCF
 ((
ušt32_t
)0x00000001Uè

	)

2265 
	#LPTIM_ICR_ARRMCF
 ((
ušt32_t
)0x00000002Uè

	)

2266 
	#LPTIM_ICR_EXTTRIGCF
 ((
ušt32_t
)0x00000004Uè

	)

2267 
	#LPTIM_ICR_CMPOKCF
 ((
ušt32_t
)0x00000008Uè

	)

2268 
	#LPTIM_ICR_ARROKCF
 ((
ušt32_t
)0x00000010Uè

	)

2269 
	#LPTIM_ICR_UPCF
 ((
ušt32_t
)0x00000020Uè

	)

2270 
	#LPTIM_ICR_DOWNCF
 ((
ušt32_t
)0x00000040Uè

	)

2273 
	#LPTIM_IER_CMPMIE
 ((
ušt32_t
)0x00000001Uè

	)

2274 
	#LPTIM_IER_ARRMIE
 ((
ušt32_t
)0x00000002Uè

	)

2275 
	#LPTIM_IER_EXTTRIGIE
 ((
ušt32_t
)0x00000004Uè

	)

2276 
	#LPTIM_IER_CMPOKIE
 ((
ušt32_t
)0x00000008Uè

	)

2277 
	#LPTIM_IER_ARROKIE
 ((
ušt32_t
)0x00000010Uè

	)

2278 
	#LPTIM_IER_UPIE
 ((
ušt32_t
)0x00000020Uè

	)

2279 
	#LPTIM_IER_DOWNIE
 ((
ušt32_t
)0x00000040Uè

	)

2282 
	#LPTIM_CFGR_CKSEL
 ((
ušt32_t
)0x00000001Uè

	)

2284 
	#LPTIM_CFGR_CKPOL
 ((
ušt32_t
)0x00000006Uè

	)

2285 
	#LPTIM_CFGR_CKPOL_0
 ((
ušt32_t
)0x00000002Uè

	)

2286 
	#LPTIM_CFGR_CKPOL_1
 ((
ušt32_t
)0x00000004Uè

	)

2288 
	#LPTIM_CFGR_CKFLT
 ((
ušt32_t
)0x00000018Uè

	)

2289 
	#LPTIM_CFGR_CKFLT_0
 ((
ušt32_t
)0x00000008Uè

	)

2290 
	#LPTIM_CFGR_CKFLT_1
 ((
ušt32_t
)0x00000010Uè

	)

2292 
	#LPTIM_CFGR_TRGFLT
 ((
ušt32_t
)0x000000C0Uè

	)

2293 
	#LPTIM_CFGR_TRGFLT_0
 ((
ušt32_t
)0x00000040Uè

	)

2294 
	#LPTIM_CFGR_TRGFLT_1
 ((
ušt32_t
)0x00000080Uè

	)

2296 
	#LPTIM_CFGR_PRESC
 ((
ušt32_t
)0x00000E00Uè

	)

2297 
	#LPTIM_CFGR_PRESC_0
 ((
ušt32_t
)0x00000200Uè

	)

2298 
	#LPTIM_CFGR_PRESC_1
 ((
ušt32_t
)0x00000400Uè

	)

2299 
	#LPTIM_CFGR_PRESC_2
 ((
ušt32_t
)0x00000800Uè

	)

2301 
	#LPTIM_CFGR_TRIGSEL
 ((
ušt32_t
)0x0000E000Uè

	)

2302 
	#LPTIM_CFGR_TRIGSEL_0
 ((
ušt32_t
)0x00002000Uè

	)

2303 
	#LPTIM_CFGR_TRIGSEL_1
 ((
ušt32_t
)0x00004000Uè

	)

2304 
	#LPTIM_CFGR_TRIGSEL_2
 ((
ušt32_t
)0x00008000Uè

	)

2306 
	#LPTIM_CFGR_TRIGEN
 ((
ušt32_t
)0x00060000Uè

	)

2307 
	#LPTIM_CFGR_TRIGEN_0
 ((
ušt32_t
)0x00020000Uè

	)

2308 
	#LPTIM_CFGR_TRIGEN_1
 ((
ušt32_t
)0x00040000Uè

	)

2310 
	#LPTIM_CFGR_TIMOUT
 ((
ušt32_t
)0x00080000Uè

	)

2311 
	#LPTIM_CFGR_WAVE
 ((
ušt32_t
)0x00100000Uè

	)

2312 
	#LPTIM_CFGR_WAVPOL
 ((
ušt32_t
)0x00200000Uè

	)

2313 
	#LPTIM_CFGR_PRELOAD
 ((
ušt32_t
)0x00400000Uè

	)

2314 
	#LPTIM_CFGR_COUNTMODE
 ((
ušt32_t
)0x00800000Uè

	)

2315 
	#LPTIM_CFGR_ENC
 ((
ušt32_t
)0x01000000Uè

	)

2318 
	#LPTIM_CR_ENABLE
 ((
ušt32_t
)0x00000001Uè

	)

2319 
	#LPTIM_CR_SNGSTRT
 ((
ušt32_t
)0x00000002Uè

	)

2320 
	#LPTIM_CR_CNTSTRT
 ((
ušt32_t
)0x00000004Uè

	)

2323 
	#LPTIM_CMP_CMP
 ((
ušt32_t
)0x0000FFFFUè

	)

2326 
	#LPTIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

2329 
	#LPTIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

2338 
	#FW_CSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2339 
	#FW_CSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2340 
	#FW_NVDSSA_ADD
 ((
ušt32_t
)0x00FFFF00Uè

	)

2341 
	#FW_NVDSL_LENG
 ((
ušt32_t
)0x003FFF00Uè

	)

2342 
	#FW_VDSSA_ADD
 ((
ušt32_t
)0x0000FFC0Uè

	)

2343 
	#FW_VDSL_LENG
 ((
ušt32_t
)0x0000FFC0Uè

	)

2346 
	#FW_CR_FPA
 ((
ušt32_t
)0x00000001Uè

	)

2347 
	#FW_CR_VDS
 ((
ušt32_t
)0x00000002Uè

	)

2348 
	#FW_CR_VDE
 ((
ušt32_t
)0x00000004Uè

	)

2357 
	#PWR_CR_LPSDSR
 ((
ušt32_t
)0x00000001Uè

	)

2358 
	#PWR_CR_PDDS
 ((
ušt32_t
)0x00000002Uè

	)

2359 
	#PWR_CR_CWUF
 ((
ušt32_t
)0x00000004Uè

	)

2360 
	#PWR_CR_CSBF
 ((
ušt32_t
)0x00000008Uè

	)

2361 
	#PWR_CR_PVDE
 ((
ušt32_t
)0x00000010Uè

	)

2363 
	#PWR_CR_PLS
 ((
ušt32_t
)0x000000E0Uè

	)

2364 
	#PWR_CR_PLS_0
 ((
ušt32_t
)0x00000020Uè

	)

2365 
	#PWR_CR_PLS_1
 ((
ušt32_t
)0x00000040Uè

	)

2366 
	#PWR_CR_PLS_2
 ((
ušt32_t
)0x00000080Uè

	)

2369 
	#PWR_CR_PLS_LEV0
 ((
ušt32_t
)0x00000000Uè

	)

2370 
	#PWR_CR_PLS_LEV1
 ((
ušt32_t
)0x00000020Uè

	)

2371 
	#PWR_CR_PLS_LEV2
 ((
ušt32_t
)0x00000040Uè

	)

2372 
	#PWR_CR_PLS_LEV3
 ((
ušt32_t
)0x00000060Uè

	)

2373 
	#PWR_CR_PLS_LEV4
 ((
ušt32_t
)0x00000080Uè

	)

2374 
	#PWR_CR_PLS_LEV5
 ((
ušt32_t
)0x000000A0Uè

	)

2375 
	#PWR_CR_PLS_LEV6
 ((
ušt32_t
)0x000000C0Uè

	)

2376 
	#PWR_CR_PLS_LEV7
 ((
ušt32_t
)0x000000E0Uè

	)

2378 
	#PWR_CR_DBP
 ((
ušt32_t
)0x00000100Uè

	)

2379 
	#PWR_CR_ULP
 ((
ušt32_t
)0x00000200Uè

	)

2380 
	#PWR_CR_FWU
 ((
ušt32_t
)0x00000400Uè

	)

2382 
	#PWR_CR_VOS
 ((
ušt32_t
)0x00001800Uè

	)

2383 
	#PWR_CR_VOS_0
 ((
ušt32_t
)0x00000800Uè

	)

2384 
	#PWR_CR_VOS_1
 ((
ušt32_t
)0x00001000Uè

	)

2385 
	#PWR_CR_DSEEKOFF
 ((
ušt32_t
)0x00002000Uè

	)

2386 
	#PWR_CR_LPRUN
 ((
ušt32_t
)0x00004000Uè

	)

2389 
	#PWR_CSR_WUF
 ((
ušt32_t
)0x00000001Uè

	)

2390 
	#PWR_CSR_SBF
 ((
ušt32_t
)0x00000002Uè

	)

2391 
	#PWR_CSR_PVDO
 ((
ušt32_t
)0x00000004Uè

	)

2392 
	#PWR_CSR_VREFINTRDYF
 ((
ušt32_t
)0x00000008Uè

	)

2393 
	#PWR_CSR_VOSF
 ((
ušt32_t
)0x00000010Uè

	)

2394 
	#PWR_CSR_REGLPF
 ((
ušt32_t
)0x00000020Uè

	)

2396 
	#PWR_CSR_EWUP1
 ((
ušt32_t
)0x00000100Uè

	)

2397 
	#PWR_CSR_EWUP2
 ((
ušt32_t
)0x00000200Uè

	)

2398 
	#PWR_CSR_EWUP3
 ((
ušt32_t
)0x00000400Uè

	)

2407 
	#RCC_CR_HSION
 ((
ušt32_t
)0x00000001Uè

	)

2408 
	#RCC_CR_HSIKERON
 ((
ušt32_t
)0x00000002Uè

	)

2409 
	#RCC_CR_HSIRDY
 ((
ušt32_t
)0x00000004Uè

	)

2410 
	#RCC_CR_HSIDIVEN
 ((
ušt32_t
)0x00000008Uè

	)

2411 
	#RCC_CR_HSIDIVF
 ((
ušt32_t
)0x00000010Uè

	)

2412 
	#RCC_CR_HSIOUTEN
 ((
ušt32_t
)0x00000020Uè

	)

2413 
	#RCC_CR_MSION
 ((
ušt32_t
)0x00000100Uè

	)

2414 
	#RCC_CR_MSIRDY
 ((
ušt32_t
)0x00000200Uè

	)

2415 
	#RCC_CR_HSEON
 ((
ušt32_t
)0x00010000Uè

	)

2416 
	#RCC_CR_HSERDY
 ((
ušt32_t
)0x00020000Uè

	)

2417 
	#RCC_CR_HSEBYP
 ((
ušt32_t
)0x00040000Uè

	)

2418 
	#RCC_CR_CSSHSEON
 ((
ušt32_t
)0x00080000Uè

	)

2419 
	#RCC_CR_RTCPRE
 ((
ušt32_t
)0x00300000Uè

	)

2420 
	#RCC_CR_RTCPRE_0
 ((
ušt32_t
)0x00100000Uè

	)

2421 
	#RCC_CR_RTCPRE_1
 ((
ušt32_t
)0x00200000Uè

	)

2422 
	#RCC_CR_PLLON
 ((
ušt32_t
)0x01000000Uè

	)

2423 
	#RCC_CR_PLLRDY
 ((
ušt32_t
)0x02000000Uè

	)

2426 
	#RCC_CR_CSSON
 
RCC_CR_CSSHSEON


	)

2429 
	#RCC_ICSCR_HSICAL
 ((
ušt32_t
)0x000000FFUè

	)

2430 
	#RCC_ICSCR_HSITRIM
 ((
ušt32_t
)0x00001F00Uè

	)

2432 
	#RCC_ICSCR_MSIRANGE
 ((
ušt32_t
)0x0000E000Uè

	)

2433 
	#RCC_ICSCR_MSIRANGE_0
 ((
ušt32_t
)0x00000000Uè

	)

2434 
	#RCC_ICSCR_MSIRANGE_1
 ((
ušt32_t
)0x00002000Uè

	)

2435 
	#RCC_ICSCR_MSIRANGE_2
 ((
ušt32_t
)0x00004000Uè

	)

2436 
	#RCC_ICSCR_MSIRANGE_3
 ((
ušt32_t
)0x00006000Uè

	)

2437 
	#RCC_ICSCR_MSIRANGE_4
 ((
ušt32_t
)0x00008000Uè

	)

2438 
	#RCC_ICSCR_MSIRANGE_5
 ((
ušt32_t
)0x0000A000Uè

	)

2439 
	#RCC_ICSCR_MSIRANGE_6
 ((
ušt32_t
)0x0000C000Uè

	)

2440 
	#RCC_ICSCR_MSICAL
 ((
ušt32_t
)0x00FF0000Uè

	)

2441 
	#RCC_ICSCR_MSITRIM
 ((
ušt32_t
)0xFF000000Uè

	)

2444 
	#RCC_CRRCR_HSI48ON
 ((
ušt32_t
)0x00000001Uè

	)

2445 
	#RCC_CRRCR_HSI48RDY
 ((
ušt32_t
)0x00000002Uè

	)

2446 
	#RCC_CRRCR_HSI48DIV6OUTEN
 ((
ušt32_t
)0x00000004Uè

	)

2447 
	#RCC_CRRCR_HSI48CAL
 ((
ušt32_t
)0x0000FF00Uè

	)

2451 
	#RCC_CFGR_SW
 ((
ušt32_t
)0x00000003Uè

	)

2452 
	#RCC_CFGR_SW_0
 ((
ušt32_t
)0x00000001Uè

	)

2453 
	#RCC_CFGR_SW_1
 ((
ušt32_t
)0x00000002Uè

	)

2455 
	#RCC_CFGR_SW_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2456 
	#RCC_CFGR_SW_HSI
 ((
ušt32_t
)0x00000001Uè

	)

2457 
	#RCC_CFGR_SW_HSE
 ((
ušt32_t
)0x00000002Uè

	)

2458 
	#RCC_CFGR_SW_PLL
 ((
ušt32_t
)0x00000003Uè

	)

2461 
	#RCC_CFGR_SWS
 ((
ušt32_t
)0x0000000CUè

	)

2462 
	#RCC_CFGR_SWS_0
 ((
ušt32_t
)0x00000004Uè

	)

2463 
	#RCC_CFGR_SWS_1
 ((
ušt32_t
)0x00000008Uè

	)

2465 
	#RCC_CFGR_SWS_MSI
 ((
ušt32_t
)0x00000000Uè

	)

2466 
	#RCC_CFGR_SWS_HSI
 ((
ušt32_t
)0x00000004Uè

	)

2467 
	#RCC_CFGR_SWS_HSE
 ((
ušt32_t
)0x00000008Uè

	)

2468 
	#RCC_CFGR_SWS_PLL
 ((
ušt32_t
)0x0000000CUè

	)

2471 
	#RCC_CFGR_HPRE
 ((
ušt32_t
)0x000000F0Uè

	)

2472 
	#RCC_CFGR_HPRE_0
 ((
ušt32_t
)0x00000010Uè

	)

2473 
	#RCC_CFGR_HPRE_1
 ((
ušt32_t
)0x00000020Uè

	)

2474 
	#RCC_CFGR_HPRE_2
 ((
ušt32_t
)0x00000040Uè

	)

2475 
	#RCC_CFGR_HPRE_3
 ((
ušt32_t
)0x00000080Uè

	)

2477 
	#RCC_CFGR_HPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2478 
	#RCC_CFGR_HPRE_DIV2
 ((
ušt32_t
)0x00000080Uè

	)

2479 
	#RCC_CFGR_HPRE_DIV4
 ((
ušt32_t
)0x00000090Uè

	)

2480 
	#RCC_CFGR_HPRE_DIV8
 ((
ušt32_t
)0x000000A0Uè

	)

2481 
	#RCC_CFGR_HPRE_DIV16
 ((
ušt32_t
)0x000000B0Uè

	)

2482 
	#RCC_CFGR_HPRE_DIV64
 ((
ušt32_t
)0x000000C0Uè

	)

2483 
	#RCC_CFGR_HPRE_DIV128
 ((
ušt32_t
)0x000000D0Uè

	)

2484 
	#RCC_CFGR_HPRE_DIV256
 ((
ušt32_t
)0x000000E0Uè

	)

2485 
	#RCC_CFGR_HPRE_DIV512
 ((
ušt32_t
)0x000000F0Uè

	)

2488 
	#RCC_CFGR_PPRE1
 ((
ušt32_t
)0x00000700Uè

	)

2489 
	#RCC_CFGR_PPRE1_0
 ((
ušt32_t
)0x00000100Uè

	)

2490 
	#RCC_CFGR_PPRE1_1
 ((
ušt32_t
)0x00000200Uè

	)

2491 
	#RCC_CFGR_PPRE1_2
 ((
ušt32_t
)0x00000400Uè

	)

2493 
	#RCC_CFGR_PPRE1_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2494 
	#RCC_CFGR_PPRE1_DIV2
 ((
ušt32_t
)0x00000400Uè

	)

2495 
	#RCC_CFGR_PPRE1_DIV4
 ((
ušt32_t
)0x00000500Uè

	)

2496 
	#RCC_CFGR_PPRE1_DIV8
 ((
ušt32_t
)0x00000600Uè

	)

2497 
	#RCC_CFGR_PPRE1_DIV16
 ((
ušt32_t
)0x00000700Uè

	)

2500 
	#RCC_CFGR_PPRE2
 ((
ušt32_t
)0x00003800Uè

	)

2501 
	#RCC_CFGR_PPRE2_0
 ((
ušt32_t
)0x00000800Uè

	)

2502 
	#RCC_CFGR_PPRE2_1
 ((
ušt32_t
)0x00001000Uè

	)

2503 
	#RCC_CFGR_PPRE2_2
 ((
ušt32_t
)0x00002000Uè

	)

2505 
	#RCC_CFGR_PPRE2_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2506 
	#RCC_CFGR_PPRE2_DIV2
 ((
ušt32_t
)0x00002000Uè

	)

2507 
	#RCC_CFGR_PPRE2_DIV4
 ((
ušt32_t
)0x00002800Uè

	)

2508 
	#RCC_CFGR_PPRE2_DIV8
 ((
ušt32_t
)0x00003000Uè

	)

2509 
	#RCC_CFGR_PPRE2_DIV16
 ((
ušt32_t
)0x00003800Uè

	)

2511 
	#RCC_CFGR_STOPWUCK
 ((
ušt32_t
)0x00008000Uè

	)

2514 
	#RCC_CFGR_PLLSRC
 ((
ušt32_t
)0x00010000Uè

	)

2516 
	#RCC_CFGR_PLLSRC_HSI
 ((
ušt32_t
)0x00000000Uè

	)

2517 
	#RCC_CFGR_PLLSRC_HSE
 ((
ušt32_t
)0x00010000Uè

	)

2521 
	#RCC_CFGR_PLLMUL
 ((
ušt32_t
)0x003C0000Uè

	)

2522 
	#RCC_CFGR_PLLMUL_0
 ((
ušt32_t
)0x00040000Uè

	)

2523 
	#RCC_CFGR_PLLMUL_1
 ((
ušt32_t
)0x00080000Uè

	)

2524 
	#RCC_CFGR_PLLMUL_2
 ((
ušt32_t
)0x00100000Uè

	)

2525 
	#RCC_CFGR_PLLMUL_3
 ((
ušt32_t
)0x00200000Uè

	)

2527 
	#RCC_CFGR_PLLMUL3
 ((
ušt32_t
)0x00000000Uè

	)

2528 
	#RCC_CFGR_PLLMUL4
 ((
ušt32_t
)0x00040000Uè

	)

2529 
	#RCC_CFGR_PLLMUL6
 ((
ušt32_t
)0x00080000Uè

	)

2530 
	#RCC_CFGR_PLLMUL8
 ((
ušt32_t
)0x000C0000Uè

	)

2531 
	#RCC_CFGR_PLLMUL12
 ((
ušt32_t
)0x00100000Uè

	)

2532 
	#RCC_CFGR_PLLMUL16
 ((
ušt32_t
)0x00140000Uè

	)

2533 
	#RCC_CFGR_PLLMUL24
 ((
ušt32_t
)0x00180000Uè

	)

2534 
	#RCC_CFGR_PLLMUL32
 ((
ušt32_t
)0x001C0000Uè

	)

2535 
	#RCC_CFGR_PLLMUL48
 ((
ušt32_t
)0x00200000Uè

	)

2538 
	#RCC_CFGR_PLLDIV
 ((
ušt32_t
)0x00C00000Uè

	)

2539 
	#RCC_CFGR_PLLDIV_0
 ((
ušt32_t
)0x00400000Uè

	)

2540 
	#RCC_CFGR_PLLDIV_1
 ((
ušt32_t
)0x00800000Uè

	)

2542 
	#RCC_CFGR_PLLDIV2
 ((
ušt32_t
)0x00400000Uè

	)

2543 
	#RCC_CFGR_PLLDIV3
 ((
ušt32_t
)0x00800000Uè

	)

2544 
	#RCC_CFGR_PLLDIV4
 ((
ušt32_t
)0x00C00000Uè

	)

2547 
	#RCC_CFGR_MCOSEL
 ((
ušt32_t
)0x0F000000Uè

	)

2548 
	#RCC_CFGR_MCOSEL_0
 ((
ušt32_t
)0x01000000Uè

	)

2549 
	#RCC_CFGR_MCOSEL_1
 ((
ušt32_t
)0x02000000Uè

	)

2550 
	#RCC_CFGR_MCOSEL_2
 ((
ušt32_t
)0x04000000Uè

	)

2551 
	#RCC_CFGR_MCOSEL_3
 ((
ušt32_t
)0x08000000Uè

	)

2553 
	#RCC_CFGR_MCO_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2554 
	#RCC_CFGR_MCO_SYSCLK
 ((
ušt32_t
)0x01000000Uè

	)

2555 
	#RCC_CFGR_MCO_HSI
 ((
ušt32_t
)0x02000000Uè

	)

2556 
	#RCC_CFGR_MCO_MSI
 ((
ušt32_t
)0x03000000Uè

	)

2557 
	#RCC_CFGR_MCO_HSE
 ((
ušt32_t
)0x04000000Uè

	)

2558 
	#RCC_CFGR_MCO_PLL
 ((
ušt32_t
)0x05000000Uè

	)

2559 
	#RCC_CFGR_MCO_LSI
 ((
ušt32_t
)0x06000000Uè

	)

2560 
	#RCC_CFGR_MCO_LSE
 ((
ušt32_t
)0x07000000Uè

	)

2561 
	#RCC_CFGR_MCO_HSI48
 ((
ušt32_t
)0x08000000Uè

	)

2563 
	#RCC_CFGR_MCOPRE
 ((
ušt32_t
)0x70000000Uè

	)

2564 
	#RCC_CFGR_MCOPRE_0
 ((
ušt32_t
)0x10000000Uè

	)

2565 
	#RCC_CFGR_MCOPRE_1
 ((
ušt32_t
)0x20000000Uè

	)

2566 
	#RCC_CFGR_MCOPRE_2
 ((
ušt32_t
)0x40000000Uè

	)

2568 
	#RCC_CFGR_MCOPRE_DIV1
 ((
ušt32_t
)0x00000000Uè

	)

2569 
	#RCC_CFGR_MCOPRE_DIV2
 ((
ušt32_t
)0x10000000Uè

	)

2570 
	#RCC_CFGR_MCOPRE_DIV4
 ((
ušt32_t
)0x20000000Uè

	)

2571 
	#RCC_CFGR_MCOPRE_DIV8
 ((
ušt32_t
)0x30000000Uè

	)

2572 
	#RCC_CFGR_MCOPRE_DIV16
 ((
ušt32_t
)0x40000000Uè

	)

2575 
	#RCC_CFGR_MCO_PRE
 
RCC_CFGR_MCOPRE


	)

2576 
	#RCC_CFGR_MCO_PRE_1
 
RCC_CFGR_MCOPRE_DIV1


	)

2577 
	#RCC_CFGR_MCO_PRE_2
 
RCC_CFGR_MCOPRE_DIV2


	)

2578 
	#RCC_CFGR_MCO_PRE_4
 
RCC_CFGR_MCOPRE_DIV4


	)

2579 
	#RCC_CFGR_MCO_PRE_8
 
RCC_CFGR_MCOPRE_DIV8


	)

2580 
	#RCC_CFGR_MCO_PRE_16
 
RCC_CFGR_MCOPRE_DIV16


	)

2583 
	#RCC_CIER_LSIRDYIE
 ((
ušt32_t
)0x00000001Uè

	)

2584 
	#RCC_CIER_LSERDYIE
 ((
ušt32_t
)0x00000002Uè

	)

2585 
	#RCC_CIER_HSIRDYIE
 ((
ušt32_t
)0x00000004Uè

	)

2586 
	#RCC_CIER_HSERDYIE
 ((
ušt32_t
)0x00000008Uè

	)

2587 
	#RCC_CIER_PLLRDYIE
 ((
ušt32_t
)0x00000010Uè

	)

2588 
	#RCC_CIER_MSIRDYIE
 ((
ušt32_t
)0x00000020Uè

	)

2589 
	#RCC_CIER_HSI48RDYIE
 ((
ušt32_t
)0x00000040Uè

	)

2590 
	#RCC_CIER_CSSLSE
 ((
ušt32_t
)0x00000080Uè

	)

2593 
	#RCC_CIER_LSECSSIE
 
RCC_CIER_CSSLSE


	)

2596 
	#RCC_CIFR_LSIRDYF
 ((
ušt32_t
)0x00000001Uè

	)

2597 
	#RCC_CIFR_LSERDYF
 ((
ušt32_t
)0x00000002Uè

	)

2598 
	#RCC_CIFR_HSIRDYF
 ((
ušt32_t
)0x00000004Uè

	)

2599 
	#RCC_CIFR_HSERDYF
 ((
ušt32_t
)0x00000008Uè

	)

2600 
	#RCC_CIFR_PLLRDYF
 ((
ušt32_t
)0x00000010Uè

	)

2601 
	#RCC_CIFR_MSIRDYF
 ((
ušt32_t
)0x00000020Uè

	)

2602 
	#RCC_CIFR_HSI48RDYF
 ((
ušt32_t
)0x00000040Uè

	)

2603 
	#RCC_CIFR_CSSLSEF
 ((
ušt32_t
)0x00000080Uè

	)

2604 
	#RCC_CIFR_CSSHSEF
 ((
ušt32_t
)0x00000100Uè

	)

2607 
	#RCC_CIFR_LSECSSF
 
RCC_CIFR_CSSLSEF


	)

2608 
	#RCC_CIFR_CSSF
 
RCC_CIFR_CSSHSEF


	)

2611 
	#RCC_CICR_LSIRDYC
 ((
ušt32_t
)0x00000001Uè

	)

2612 
	#RCC_CICR_LSERDYC
 ((
ušt32_t
)0x00000002Uè

	)

2613 
	#RCC_CICR_HSIRDYC
 ((
ušt32_t
)0x00000004Uè

	)

2614 
	#RCC_CICR_HSERDYC
 ((
ušt32_t
)0x00000008Uè

	)

2615 
	#RCC_CICR_PLLRDYC
 ((
ušt32_t
)0x00000010Uè

	)

2616 
	#RCC_CICR_MSIRDYC
 ((
ušt32_t
)0x00000020Uè

	)

2617 
	#RCC_CICR_HSI48RDYC
 ((
ušt32_t
)0x00000040Uè

	)

2618 
	#RCC_CICR_CSSLSEC
 ((
ušt32_t
)0x00000080Uè

	)

2619 
	#RCC_CICR_CSSHSEC
 ((
ušt32_t
)0x00000100Uè

	)

2622 
	#RCC_CICR_LSECSSC
 
RCC_CICR_CSSLSEC


	)

2623 
	#RCC_CICR_CSSC
 
RCC_CICR_CSSHSEC


	)

2625 
	#RCC_IOPRSTR_IOPARST
 ((
ušt32_t
)0x00000001Uè

	)

2626 
	#RCC_IOPRSTR_IOPBRST
 ((
ušt32_t
)0x00000002Uè

	)

2627 
	#RCC_IOPRSTR_IOPCRST
 ((
ušt32_t
)0x00000004Uè

	)

2628 
	#RCC_IOPRSTR_IOPDRST
 ((
ušt32_t
)0x00000008Uè

	)

2629 
	#RCC_IOPRSTR_IOPERST
 ((
ušt32_t
)0x00000010Uè

	)

2630 
	#RCC_IOPRSTR_IOPHRST
 ((
ušt32_t
)0x00000080Uè

	)

2633 
	#RCC_IOPRSTR_GPIOARST
 
RCC_IOPRSTR_IOPARST


	)

2634 
	#RCC_IOPRSTR_GPIOBRST
 
RCC_IOPRSTR_IOPBRST


	)

2635 
	#RCC_IOPRSTR_GPIOCRST
 
RCC_IOPRSTR_IOPCRST


	)

2636 
	#RCC_IOPRSTR_GPIODRST
 
RCC_IOPRSTR_IOPDRST


	)

2637 
	#RCC_IOPRSTR_GPIOERST
 
RCC_IOPRSTR_IOPERST


	)

2638 
	#RCC_IOPRSTR_GPIOHRST
 
RCC_IOPRSTR_IOPHRST


	)

2642 
	#RCC_AHBRSTR_DMARST
 ((
ušt32_t
)0x00000001Uè

	)

2643 
	#RCC_AHBRSTR_MIFRST
 ((
ušt32_t
)0x00000100Uè

	)

2644 
	#RCC_AHBRSTR_CRCRST
 ((
ušt32_t
)0x00001000Uè

	)

2645 
	#RCC_AHBRSTR_TSCRST
 ((
ušt32_t
)0x00010000Uè

	)

2646 
	#RCC_AHBRSTR_RNGRST
 ((
ušt32_t
)0x00100000Uè

	)

2647 
	#RCC_AHBRSTR_CRYPRST
 ((
ušt32_t
)0x01000000Uè

	)

2650 
	#RCC_AHBRSTR_DMA1RST
 
RCC_AHBRSTR_DMARST


	)

2653 
	#RCC_APB2RSTR_SYSCFGRST
 ((
ušt32_t
)0x00000001Uè

	)

2654 
	#RCC_APB2RSTR_TIM21RST
 ((
ušt32_t
)0x00000004Uè

	)

2655 
	#RCC_APB2RSTR_TIM22RST
 ((
ušt32_t
)0x00000020Uè

	)

2656 
	#RCC_APB2RSTR_ADCRST
 ((
ušt32_t
)0x00000200Uè

	)

2657 
	#RCC_APB2RSTR_SPI1RST
 ((
ušt32_t
)0x00001000Uè

	)

2658 
	#RCC_APB2RSTR_USART1RST
 ((
ušt32_t
)0x00004000Uè

	)

2659 
	#RCC_APB2RSTR_DBGRST
 ((
ušt32_t
)0x00400000Uè

	)

2662 
	#RCC_APB2RSTR_ADC1RST
 
RCC_APB2RSTR_ADCRST


	)

2663 
	#RCC_APB2RSTR_DBGMCURST
 
RCC_APB2RSTR_DBGRST


	)

2666 
	#RCC_APB1RSTR_TIM2RST
 ((
ušt32_t
)0x00000001Uè

	)

2667 
	#RCC_APB1RSTR_TIM3RST
 ((
ušt32_t
)0x00000002Uè

	)

2668 
	#RCC_APB1RSTR_TIM6RST
 ((
ušt32_t
)0x00000010Uè

	)

2669 
	#RCC_APB1RSTR_TIM7RST
 ((
ušt32_t
)0x00000020Uè

	)

2670 
	#RCC_APB1RSTR_LCDRST
 ((
ušt32_t
)0x00000200Uè

	)

2671 
	#RCC_APB1RSTR_WWDGRST
 ((
ušt32_t
)0x00000800Uè

	)

2672 
	#RCC_APB1RSTR_SPI2RST
 ((
ušt32_t
)0x00004000Uè

	)

2673 
	#RCC_APB1RSTR_USART2RST
 ((
ušt32_t
)0x00020000Uè

	)

2674 
	#RCC_APB1RSTR_LPUART1RST
 ((
ušt32_t
)0x00040000Uè

	)

2675 
	#RCC_APB1RSTR_USART4RST
 ((
ušt32_t
)0x00080000Uè

	)

2676 
	#RCC_APB1RSTR_USART5RST
 ((
ušt32_t
)0x00100000Uè

	)

2677 
	#RCC_APB1RSTR_I2C1RST
 ((
ušt32_t
)0x00200000Uè

	)

2678 
	#RCC_APB1RSTR_I2C2RST
 ((
ušt32_t
)0x00400000Uè

	)

2679 
	#RCC_APB1RSTR_USBRST
 ((
ušt32_t
)0x00800000Uè

	)

2680 
	#RCC_APB1RSTR_CRSRST
 ((
ušt32_t
)0x08000000Uè

	)

2681 
	#RCC_APB1RSTR_PWRRST
 ((
ušt32_t
)0x10000000Uè

	)

2682 
	#RCC_APB1RSTR_DACRST
 ((
ušt32_t
)0x20000000Uè

	)

2683 
	#RCC_APB1RSTR_I2C3RST
 ((
ušt32_t
)0x40000000Uè

	)

2684 
	#RCC_APB1RSTR_LPTIM1RST
 ((
ušt32_t
)0x80000000Uè

	)

2687 
	#RCC_IOPENR_IOPAEN
 ((
ušt32_t
)0x00000001Uè

	)

2688 
	#RCC_IOPENR_IOPBEN
 ((
ušt32_t
)0x00000002Uè

	)

2689 
	#RCC_IOPENR_IOPCEN
 ((
ušt32_t
)0x00000004Uè

	)

2690 
	#RCC_IOPENR_IOPDEN
 ((
ušt32_t
)0x00000008Uè

	)

2691 
	#RCC_IOPENR_IOPEEN
 ((
ušt32_t
)0x00000010Uè

	)

2692 
	#RCC_IOPENR_IOPHEN
 ((
ušt32_t
)0x00000080Uè

	)

2695 
	#RCC_IOPENR_GPIOAEN
 
RCC_IOPENR_IOPAEN


	)

2696 
	#RCC_IOPENR_GPIOBEN
 
RCC_IOPENR_IOPBEN


	)

2697 
	#RCC_IOPENR_GPIOCEN
 
RCC_IOPENR_IOPCEN


	)

2698 
	#RCC_IOPENR_GPIODEN
 
RCC_IOPENR_IOPDEN


	)

2699 
	#RCC_IOPENR_GPIOEEN
 
RCC_IOPENR_IOPEEN


	)

2700 
	#RCC_IOPENR_GPIOHEN
 
RCC_IOPENR_IOPHEN


	)

2703 
	#RCC_AHBENR_DMAEN
 ((
ušt32_t
)0x00000001Uè

	)

2704 
	#RCC_AHBENR_MIFEN
 ((
ušt32_t
)0x00000100Uè

	)

2705 
	#RCC_AHBENR_CRCEN
 ((
ušt32_t
)0x00001000Uè

	)

2706 
	#RCC_AHBENR_TSCEN
 ((
ušt32_t
)0x00010000Uè

	)

2707 
	#RCC_AHBENR_RNGEN
 ((
ušt32_t
)0x00100000Uè

	)

2708 
	#RCC_AHBENR_CRYPEN
 ((
ušt32_t
)0x01000000Uè

	)

2711 
	#RCC_AHBENR_DMA1EN
 
RCC_AHBENR_DMAEN


	)

2714 
	#RCC_APB2ENR_SYSCFGEN
 ((
ušt32_t
)0x00000001Uè

	)

2715 
	#RCC_APB2ENR_TIM21EN
 ((
ušt32_t
)0x00000004Uè

	)

2716 
	#RCC_APB2ENR_TIM22EN
 ((
ušt32_t
)0x00000020Uè

	)

2717 
	#RCC_APB2ENR_FWEN
 ((
ušt32_t
)0x00000080Uè

	)

2718 
	#RCC_APB2ENR_ADCEN
 ((
ušt32_t
)0x00000200Uè

	)

2719 
	#RCC_APB2ENR_SPI1EN
 ((
ušt32_t
)0x00001000Uè

	)

2720 
	#RCC_APB2ENR_USART1EN
 ((
ušt32_t
)0x00004000Uè

	)

2721 
	#RCC_APB2ENR_DBGEN
 ((
ušt32_t
)0x00400000Uè

	)

2725 
	#RCC_APB2ENR_MIFIEN
 
RCC_APB2ENR_FWEN


	)

2726 
	#RCC_APB2ENR_ADC1EN
 
RCC_APB2ENR_ADCEN


	)

2727 
	#RCC_APB2ENR_DBGMCUEN
 
RCC_APB2ENR_DBGEN


	)

2730 
	#RCC_APB1ENR_TIM2EN
 ((
ušt32_t
)0x00000001Uè

	)

2731 
	#RCC_APB1ENR_TIM3EN
 ((
ušt32_t
)0x00000002Uè

	)

2732 
	#RCC_APB1ENR_TIM6EN
 ((
ušt32_t
)0x00000010Uè

	)

2733 
	#RCC_APB1ENR_TIM7EN
 ((
ušt32_t
)0x00000020Uè

	)

2734 
	#RCC_APB1ENR_LCDEN
 ((
ušt32_t
)0x00000200Uè

	)

2735 
	#RCC_APB1ENR_WWDGEN
 ((
ušt32_t
)0x00000800Uè

	)

2736 
	#RCC_APB1ENR_SPI2EN
 ((
ušt32_t
)0x00004000Uè

	)

2737 
	#RCC_APB1ENR_USART2EN
 ((
ušt32_t
)0x00020000Uè

	)

2738 
	#RCC_APB1ENR_LPUART1EN
 ((
ušt32_t
)0x00040000Uè

	)

2739 
	#RCC_APB1ENR_USART4EN
 ((
ušt32_t
)0x00080000Uè

	)

2740 
	#RCC_APB1ENR_USART5EN
 ((
ušt32_t
)0x00100000Uè

	)

2741 
	#RCC_APB1ENR_I2C1EN
 ((
ušt32_t
)0x00200000Uè

	)

2742 
	#RCC_APB1ENR_I2C2EN
 ((
ušt32_t
)0x00400000Uè

	)

2743 
	#RCC_APB1ENR_USBEN
 ((
ušt32_t
)0x00800000Uè

	)

2744 
	#RCC_APB1ENR_CRSEN
 ((
ušt32_t
)0x08000000Uè

	)

2745 
	#RCC_APB1ENR_PWREN
 ((
ušt32_t
)0x10000000Uè

	)

2746 
	#RCC_APB1ENR_DACEN
 ((
ušt32_t
)0x20000000Uè

	)

2747 
	#RCC_APB1ENR_I2C3EN
 ((
ušt32_t
)0x40000000Uè

	)

2748 
	#RCC_APB1ENR_LPTIM1EN
 ((
ušt32_t
)0x80000000Uè

	)

2751 
	#RCC_IOPSMENR_IOPASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2752 
	#RCC_IOPSMENR_IOPBSMEN
 ((
ušt32_t
)0x00000002Uè

	)

2753 
	#RCC_IOPSMENR_IOPCSMEN
 ((
ušt32_t
)0x00000004Uè

	)

2754 
	#RCC_IOPSMENR_IOPDSMEN
 ((
ušt32_t
)0x00000008Uè

	)

2755 
	#RCC_IOPSMENR_IOPESMEN
 ((
ušt32_t
)0x00000010Uè

	)

2756 
	#RCC_IOPSMENR_IOPHSMEN
 ((
ušt32_t
)0x00000080Uè

	)

2759 
	#RCC_IOPSMENR_GPIOASMEN
 
RCC_IOPSMENR_IOPASMEN


	)

2760 
	#RCC_IOPSMENR_GPIOBSMEN
 
RCC_IOPSMENR_IOPBSMEN


	)

2761 
	#RCC_IOPSMENR_GPIOCSMEN
 
RCC_IOPSMENR_IOPCSMEN


	)

2762 
	#RCC_IOPSMENR_GPIODSMEN
 
RCC_IOPSMENR_IOPDSMEN


	)

2763 
	#RCC_IOPSMENR_GPIOESMEN
 
RCC_IOPSMENR_IOPESMEN


	)

2764 
	#RCC_IOPSMENR_GPIOHSMEN
 
RCC_IOPSMENR_IOPHSMEN


	)

2767 
	#RCC_AHBSMENR_DMASMEN
 ((
ušt32_t
)0x00000001Uè

	)

2768 
	#RCC_AHBSMENR_MIFSMEN
 ((
ušt32_t
)0x00000100Uè

	)

2769 
	#RCC_AHBSMENR_SRAMSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2770 
	#RCC_AHBSMENR_CRCSMEN
 ((
ušt32_t
)0x00001000Uè

	)

2771 
	#RCC_AHBSMENR_TSCSMEN
 ((
ušt32_t
)0x00010000Uè

	)

2772 
	#RCC_AHBSMENR_RNGSMEN
 ((
ušt32_t
)0x00100000Uè

	)

2773 
	#RCC_AHBSMENR_CRYPSMEN
 ((
ušt32_t
)0x01000000Uè

	)

2776 
	#RCC_AHBSMENR_DMA1SMEN
 
RCC_AHBSMENR_DMASMEN


	)

2779 
	#RCC_APB2SMENR_SYSCFGSMEN
 ((
ušt32_t
)0x00000001Uè

	)

2780 
	#RCC_APB2SMENR_TIM21SMEN
 ((
ušt32_t
)0x00000004Uè

	)

2781 
	#RCC_APB2SMENR_TIM22SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2782 
	#RCC_APB2SMENR_ADCSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2783 
	#RCC_APB2SMENR_SPI1SMEN
 ((
ušt32_t
)0x00001000Uè

	)

2784 
	#RCC_APB2SMENR_USART1SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2785 
	#RCC_APB2SMENR_DBGSMEN
 ((
ušt32_t
)0x00400000Uè

	)

2788 
	#RCC_APB2SMENR_ADC1SMEN
 
RCC_APB2SMENR_ADCSMEN


	)

2789 
	#RCC_APB2SMENR_DBGMCUSMEN
 
RCC_APB2SMENR_DBGSMEN


	)

2792 
	#RCC_APB1SMENR_TIM2SMEN
 ((
ušt32_t
)0x00000001Uè

	)

2793 
	#RCC_APB1SMENR_TIM3SMEN
 ((
ušt32_t
)0x00000002Uè

	)

2794 
	#RCC_APB1SMENR_TIM6SMEN
 ((
ušt32_t
)0x00000010Uè

	)

2795 
	#RCC_APB1SMENR_TIM7SMEN
 ((
ušt32_t
)0x00000020Uè

	)

2796 
	#RCC_APB1SMENR_LCDSMEN
 ((
ušt32_t
)0x00000200Uè

	)

2797 
	#RCC_APB1SMENR_WWDGSMEN
 ((
ušt32_t
)0x00000800Uè

	)

2798 
	#RCC_APB1SMENR_SPI2SMEN
 ((
ušt32_t
)0x00004000Uè

	)

2799 
	#RCC_APB1SMENR_USART2SMEN
 ((
ušt32_t
)0x00020000Uè

	)

2800 
	#RCC_APB1SMENR_LPUART1SMEN
 ((
ušt32_t
)0x00040000Uè

	)

2801 
	#RCC_APB1SMENR_USART4SMEN
 ((
ušt32_t
)0x00080000Uè

	)

2802 
	#RCC_APB1SMENR_USART5SMEN
 ((
ušt32_t
)0x00100000Uè

	)

2803 
	#RCC_APB1SMENR_I2C1SMEN
 ((
ušt32_t
)0x00200000Uè

	)

2804 
	#RCC_APB1SMENR_I2C2SMEN
 ((
ušt32_t
)0x00400000Uè

	)

2805 
	#RCC_APB1SMENR_USBSMEN
 ((
ušt32_t
)0x00800000Uè

	)

2806 
	#RCC_APB1SMENR_CRSSMEN
 ((
ušt32_t
)0x08000000Uè

	)

2807 
	#RCC_APB1SMENR_PWRSMEN
 ((
ušt32_t
)0x10000000Uè

	)

2808 
	#RCC_APB1SMENR_DACSMEN
 ((
ušt32_t
)0x20000000Uè

	)

2809 
	#RCC_APB1SMENR_I2C3SMEN
 ((
ušt32_t
)0x40000000Uè

	)

2810 
	#RCC_APB1SMENR_LPTIM1SMEN
 ((
ušt32_t
)0x80000000Uè

	)

2814 
	#RCC_CCIPR_USART1SEL
 ((
ušt32_t
)0x00000003Uè

	)

2815 
	#RCC_CCIPR_USART1SEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2816 
	#RCC_CCIPR_USART1SEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2819 
	#RCC_CCIPR_USART2SEL
 ((
ušt32_t
)0x0000000CUè

	)

2820 
	#RCC_CCIPR_USART2SEL_0
 ((
ušt32_t
)0x00000004Uè

	)

2821 
	#RCC_CCIPR_USART2SEL_1
 ((
ušt32_t
)0x00000008Uè

	)

2824 
	#RCC_CCIPR_LPUART1SEL
 ((
ušt32_t
)0x0000C00è

	)

2825 
	#RCC_CCIPR_LPUART1SEL_0
 ((
ušt32_t
)0x0000400è

	)

2826 
	#RCC_CCIPR_LPUART1SEL_1
 ((
ušt32_t
)0x0000800è

	)

2829 
	#RCC_CCIPR_I2C1SEL
 ((
ušt32_t
)0x00003000Uè

	)

2830 
	#RCC_CCIPR_I2C1SEL_0
 ((
ušt32_t
)0x00001000Uè

	)

2831 
	#RCC_CCIPR_I2C1SEL_1
 ((
ušt32_t
)0x00002000Uè

	)

2834 
	#RCC_CCIPR_I2C3SEL
 ((
ušt32_t
)0x00030000Uè

	)

2835 
	#RCC_CCIPR_I2C3SEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2836 
	#RCC_CCIPR_I2C3SEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2839 
	#RCC_CCIPR_LPTIM1SEL
 ((
ušt32_t
)0x000C0000Uè

	)

2840 
	#RCC_CCIPR_LPTIM1SEL_0
 ((
ušt32_t
)0x00040000Uè

	)

2841 
	#RCC_CCIPR_LPTIM1SEL_1
 ((
ušt32_t
)0x00080000Uè

	)

2844 
	#RCC_CCIPR_HSI48SEL
 ((
ušt32_t
)0x04000000Uè

	)

2847 
	#RCC_CCIPR_HSI48MSEL
 
RCC_CCIPR_HSI48SEL


	)

2850 
	#RCC_CSR_LSION
 ((
ušt32_t
)0x00000001Uè

	)

2851 
	#RCC_CSR_LSIRDY
 ((
ušt32_t
)0x00000002Uè

	)

2853 
	#RCC_CSR_LSEON
 ((
ušt32_t
)0x00000100Uè

	)

2854 
	#RCC_CSR_LSERDY
 ((
ušt32_t
)0x00000200Uè

	)

2855 
	#RCC_CSR_LSEBYP
 ((
ušt32_t
)0x00000400Uè

	)

2857 
	#RCC_CSR_LSEDRV
 ((
ušt32_t
)0x00001800Uè

	)

2858 
	#RCC_CSR_LSEDRV_0
 ((
ušt32_t
)0x00000800Uè

	)

2859 
	#RCC_CSR_LSEDRV_1
 ((
ušt32_t
)0x00001000Uè

	)

2861 
	#RCC_CSR_LSECSSON
 ((
ušt32_t
)0x00002000Uè

	)

2862 
	#RCC_CSR_LSECSSD
 ((
ušt32_t
)0x00004000Uè

	)

2865 
	#RCC_CSR_RTCSEL
 ((
ušt32_t
)0x00030000Uè

	)

2866 
	#RCC_CSR_RTCSEL_0
 ((
ušt32_t
)0x00010000Uè

	)

2867 
	#RCC_CSR_RTCSEL_1
 ((
ušt32_t
)0x00020000Uè

	)

2869 
	#RCC_CSR_RTCSEL_NOCLOCK
 ((
ušt32_t
)0x00000000Uè

	)

2870 
	#RCC_CSR_RTCSEL_LSE
 ((
ušt32_t
)0x00010000Uè

	)

2871 
	#RCC_CSR_RTCSEL_LSI
 ((
ušt32_t
)0x00020000Uè

	)

2872 
	#RCC_CSR_RTCSEL_HSE
 ((
ušt32_t
)0x00030000Uè

	)

2874 
	#RCC_CSR_RTCEN
 ((
ušt32_t
)0x00040000Uè

	)

2875 
	#RCC_CSR_RTCRST
 ((
ušt32_t
)0x00080000Uè

	)

2877 
	#RCC_CSR_RMVF
 ((
ušt32_t
)0x00800000Uè

	)

2878 
	#RCC_CSR_FWRSTF
 ((
ušt32_t
)0x01000000Uè

	)

2879 
	#RCC_CSR_OBLRSTF
 ((
ušt32_t
)0x02000000Uè

	)

2880 
	#RCC_CSR_PINRSTF
 ((
ušt32_t
)0x04000000Uè

	)

2881 
	#RCC_CSR_PORRSTF
 ((
ušt32_t
)0x08000000Uè

	)

2882 
	#RCC_CSR_SFTRSTF
 ((
ušt32_t
)0x10000000Uè

	)

2883 
	#RCC_CSR_IWDGRSTF
 ((
ušt32_t
)0x20000000Uè

	)

2884 
	#RCC_CSR_WWDGRSTF
 ((
ušt32_t
)0x40000000Uè

	)

2885 
	#RCC_CSR_LPWRRSTF
 ((
ušt32_t
)0x80000000Uè

	)

2888 
	#RCC_CSR_OBL
 
RCC_CSR_OBLRSTF


	)

2897 
	#RNG_CR_RNGEN
 ((
ušt32_t
)0x00000004U)

	)

2898 
	#RNG_CR_IE
 ((
ušt32_t
)0x00000008U)

	)

2901 
	#RNG_SR_DRDY
 ((
ušt32_t
)0x00000001U)

	)

2902 
	#RNG_SR_CECS
 ((
ušt32_t
)0x00000002U)

	)

2903 
	#RNG_SR_SECS
 ((
ušt32_t
)0x00000004U)

	)

2904 
	#RNG_SR_CEIS
 ((
ušt32_t
)0x00000020U)

	)

2905 
	#RNG_SR_SEIS
 ((
ušt32_t
)0x00000040U)

	)

2913 
	#RTC_TR_PM
 ((
ušt32_t
)0x00400000Uè

	)

2914 
	#RTC_TR_HT
 ((
ušt32_t
)0x00300000Uè

	)

2915 
	#RTC_TR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

2916 
	#RTC_TR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

2917 
	#RTC_TR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

2918 
	#RTC_TR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

2919 
	#RTC_TR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

2920 
	#RTC_TR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

2921 
	#RTC_TR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

2922 
	#RTC_TR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

2923 
	#RTC_TR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

2924 
	#RTC_TR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

2925 
	#RTC_TR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

2926 
	#RTC_TR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

2927 
	#RTC_TR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

2928 
	#RTC_TR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

2929 
	#RTC_TR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

2930 
	#RTC_TR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

2931 
	#RTC_TR_ST
 ((
ušt32_t
)0x00000070Uè

	)

2932 
	#RTC_TR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

2933 
	#RTC_TR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

2934 
	#RTC_TR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

2935 
	#RTC_TR_SU
 ((
ušt32_t
)0x0000000FUè

	)

2936 
	#RTC_TR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

2937 
	#RTC_TR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

2938 
	#RTC_TR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

2939 
	#RTC_TR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

2942 
	#RTC_DR_YT
 ((
ušt32_t
)0x00F00000Uè

	)

2943 
	#RTC_DR_YT_0
 ((
ušt32_t
)0x00100000Uè

	)

2944 
	#RTC_DR_YT_1
 ((
ušt32_t
)0x00200000Uè

	)

2945 
	#RTC_DR_YT_2
 ((
ušt32_t
)0x00400000Uè

	)

2946 
	#RTC_DR_YT_3
 ((
ušt32_t
)0x00800000Uè

	)

2947 
	#RTC_DR_YU
 ((
ušt32_t
)0x000F0000Uè

	)

2948 
	#RTC_DR_YU_0
 ((
ušt32_t
)0x00010000Uè

	)

2949 
	#RTC_DR_YU_1
 ((
ušt32_t
)0x00020000Uè

	)

2950 
	#RTC_DR_YU_2
 ((
ušt32_t
)0x00040000Uè

	)

2951 
	#RTC_DR_YU_3
 ((
ušt32_t
)0x00080000Uè

	)

2952 
	#RTC_DR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

2953 
	#RTC_DR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

2954 
	#RTC_DR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

2955 
	#RTC_DR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

2956 
	#RTC_DR_MT
 ((
ušt32_t
)0x00001000Uè

	)

2957 
	#RTC_DR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

2958 
	#RTC_DR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

2959 
	#RTC_DR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

2960 
	#RTC_DR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

2961 
	#RTC_DR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

2962 
	#RTC_DR_DT
 ((
ušt32_t
)0x00000030Uè

	)

2963 
	#RTC_DR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

2964 
	#RTC_DR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

2965 
	#RTC_DR_DU
 ((
ušt32_t
)0x0000000FUè

	)

2966 
	#RTC_DR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

2967 
	#RTC_DR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

2968 
	#RTC_DR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

2969 
	#RTC_DR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

2972 
	#RTC_CR_COE
 ((
ušt32_t
)0x00800000Uè

	)

2973 
	#RTC_CR_OSEL
 ((
ušt32_t
)0x00600000Uè

	)

2974 
	#RTC_CR_OSEL_0
 ((
ušt32_t
)0x00200000Uè

	)

2975 
	#RTC_CR_OSEL_1
 ((
ušt32_t
)0x00400000Uè

	)

2976 
	#RTC_CR_POL
 ((
ušt32_t
)0x00100000Uè

	)

2977 
	#RTC_CR_COSEL
 ((
ušt32_t
)0x00080000Uè

	)

2978 
	#RTC_CR_BCK
 ((
ušt32_t
)0x00040000Uè

	)

2979 
	#RTC_CR_SUB1H
 ((
ušt32_t
)0x00020000Uè

	)

2980 
	#RTC_CR_ADD1H
 ((
ušt32_t
)0x00010000Uè

	)

2981 
	#RTC_CR_TSIE
 ((
ušt32_t
)0x00008000Uè

	)

2982 
	#RTC_CR_WUTIE
 ((
ušt32_t
)0x00004000Uè

	)

2983 
	#RTC_CR_ALRBIE
 ((
ušt32_t
)0x00002000Uè

	)

2984 
	#RTC_CR_ALRAIE
 ((
ušt32_t
)0x00001000Uè

	)

2985 
	#RTC_CR_TSE
 ((
ušt32_t
)0x00000800Uè

	)

2986 
	#RTC_CR_WUTE
 ((
ušt32_t
)0x00000400Uè

	)

2987 
	#RTC_CR_ALRBE
 ((
ušt32_t
)0x00000200Uè

	)

2988 
	#RTC_CR_ALRAE
 ((
ušt32_t
)0x00000100Uè

	)

2989 
	#RTC_CR_FMT
 ((
ušt32_t
)0x00000040Uè

	)

2990 
	#RTC_CR_BYPSHAD
 ((
ušt32_t
)0x00000020Uè

	)

2991 
	#RTC_CR_REFCKON
 ((
ušt32_t
)0x00000010Uè

	)

2992 
	#RTC_CR_TSEDGE
 ((
ušt32_t
)0x00000008Uè

	)

2993 
	#RTC_CR_WUCKSEL
 ((
ušt32_t
)0x00000007Uè

	)

2994 
	#RTC_CR_WUCKSEL_0
 ((
ušt32_t
)0x00000001Uè

	)

2995 
	#RTC_CR_WUCKSEL_1
 ((
ušt32_t
)0x00000002Uè

	)

2996 
	#RTC_CR_WUCKSEL_2
 ((
ušt32_t
)0x00000004Uè

	)

2999 
	#RTC_ISR_RECALPF
 ((
ušt32_t
)0x00010000Uè

	)

3000 
	#RTC_ISR_TAMP3F
 ((
ušt32_t
)0x00008000Uè

	)

3001 
	#RTC_ISR_TAMP2F
 ((
ušt32_t
)0x00004000Uè

	)

3002 
	#RTC_ISR_TAMP1F
 ((
ušt32_t
)0x00002000Uè

	)

3003 
	#RTC_ISR_TSOVF
 ((
ušt32_t
)0x00001000Uè

	)

3004 
	#RTC_ISR_TSF
 ((
ušt32_t
)0x00000800Uè

	)

3005 
	#RTC_ISR_WUTF
 ((
ušt32_t
)0x00000400Uè

	)

3006 
	#RTC_ISR_ALRBF
 ((
ušt32_t
)0x00000200Uè

	)

3007 
	#RTC_ISR_ALRAF
 ((
ušt32_t
)0x00000100Uè

	)

3008 
	#RTC_ISR_INIT
 ((
ušt32_t
)0x00000080Uè

	)

3009 
	#RTC_ISR_INITF
 ((
ušt32_t
)0x00000040Uè

	)

3010 
	#RTC_ISR_RSF
 ((
ušt32_t
)0x00000020Uè

	)

3011 
	#RTC_ISR_INITS
 ((
ušt32_t
)0x00000010Uè

	)

3012 
	#RTC_ISR_SHPF
 ((
ušt32_t
)0x00000008Uè

	)

3013 
	#RTC_ISR_WUTWF
 ((
ušt32_t
)0x00000004Uè

	)

3014 
	#RTC_ISR_ALRBWF
 ((
ušt32_t
)0x00000002Uè

	)

3015 
	#RTC_ISR_ALRAWF
 ((
ušt32_t
)0x00000001Uè

	)

3018 
	#RTC_PRER_PREDIV_A
 ((
ušt32_t
)0x007F0000Uè

	)

3019 
	#RTC_PRER_PREDIV_S
 ((
ušt32_t
)0x00007FFFUè

	)

3022 
	#RTC_WUTR_WUT
 ((
ušt32_t
)0x0000FFFFU)

	)

3025 
	#RTC_ALRMAR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

3026 
	#RTC_ALRMAR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

3027 
	#RTC_ALRMAR_DT
 ((
ušt32_t
)0x30000000Uè

	)

3028 
	#RTC_ALRMAR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

3029 
	#RTC_ALRMAR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

3030 
	#RTC_ALRMAR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

3031 
	#RTC_ALRMAR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

3032 
	#RTC_ALRMAR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

3033 
	#RTC_ALRMAR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

3034 
	#RTC_ALRMAR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

3035 
	#RTC_ALRMAR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

3036 
	#RTC_ALRMAR_PM
 ((
ušt32_t
)0x00400000Uè

	)

3037 
	#RTC_ALRMAR_HT
 ((
ušt32_t
)0x00300000Uè

	)

3038 
	#RTC_ALRMAR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

3039 
	#RTC_ALRMAR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

3040 
	#RTC_ALRMAR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

3041 
	#RTC_ALRMAR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

3042 
	#RTC_ALRMAR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3043 
	#RTC_ALRMAR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3044 
	#RTC_ALRMAR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3045 
	#RTC_ALRMAR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

3046 
	#RTC_ALRMAR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3047 
	#RTC_ALRMAR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3048 
	#RTC_ALRMAR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3049 
	#RTC_ALRMAR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3050 
	#RTC_ALRMAR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3051 
	#RTC_ALRMAR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3052 
	#RTC_ALRMAR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3053 
	#RTC_ALRMAR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3054 
	#RTC_ALRMAR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3055 
	#RTC_ALRMAR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

3056 
	#RTC_ALRMAR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3057 
	#RTC_ALRMAR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3058 
	#RTC_ALRMAR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3059 
	#RTC_ALRMAR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3060 
	#RTC_ALRMAR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3061 
	#RTC_ALRMAR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3062 
	#RTC_ALRMAR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3063 
	#RTC_ALRMAR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3064 
	#RTC_ALRMAR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3067 
	#RTC_ALRMBR_MSK4
 ((
ušt32_t
)0x80000000Uè

	)

3068 
	#RTC_ALRMBR_WDSEL
 ((
ušt32_t
)0x40000000Uè

	)

3069 
	#RTC_ALRMBR_DT
 ((
ušt32_t
)0x30000000Uè

	)

3070 
	#RTC_ALRMBR_DT_0
 ((
ušt32_t
)0x10000000Uè

	)

3071 
	#RTC_ALRMBR_DT_1
 ((
ušt32_t
)0x20000000Uè

	)

3072 
	#RTC_ALRMBR_DU
 ((
ušt32_t
)0x0F000000Uè

	)

3073 
	#RTC_ALRMBR_DU_0
 ((
ušt32_t
)0x01000000Uè

	)

3074 
	#RTC_ALRMBR_DU_1
 ((
ušt32_t
)0x02000000Uè

	)

3075 
	#RTC_ALRMBR_DU_2
 ((
ušt32_t
)0x04000000Uè

	)

3076 
	#RTC_ALRMBR_DU_3
 ((
ušt32_t
)0x08000000Uè

	)

3077 
	#RTC_ALRMBR_MSK3
 ((
ušt32_t
)0x00800000Uè

	)

3078 
	#RTC_ALRMBR_PM
 ((
ušt32_t
)0x00400000Uè

	)

3079 
	#RTC_ALRMBR_HT
 ((
ušt32_t
)0x00300000Uè

	)

3080 
	#RTC_ALRMBR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

3081 
	#RTC_ALRMBR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

3082 
	#RTC_ALRMBR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

3083 
	#RTC_ALRMBR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

3084 
	#RTC_ALRMBR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3085 
	#RTC_ALRMBR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3086 
	#RTC_ALRMBR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3087 
	#RTC_ALRMBR_MSK2
 ((
ušt32_t
)0x00008000Uè

	)

3088 
	#RTC_ALRMBR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3089 
	#RTC_ALRMBR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3090 
	#RTC_ALRMBR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3091 
	#RTC_ALRMBR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3092 
	#RTC_ALRMBR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3093 
	#RTC_ALRMBR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3094 
	#RTC_ALRMBR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3095 
	#RTC_ALRMBR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3096 
	#RTC_ALRMBR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3097 
	#RTC_ALRMBR_MSK1
 ((
ušt32_t
)0x00000080Uè

	)

3098 
	#RTC_ALRMBR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3099 
	#RTC_ALRMBR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3100 
	#RTC_ALRMBR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3101 
	#RTC_ALRMBR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3102 
	#RTC_ALRMBR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3103 
	#RTC_ALRMBR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3104 
	#RTC_ALRMBR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3105 
	#RTC_ALRMBR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3106 
	#RTC_ALRMBR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3109 
	#RTC_WPR_KEY
 ((
ušt32_t
)0x000000FFUè

	)

3112 
	#RTC_SSR_SS
 ((
ušt32_t
)0x0000FFFFUè

	)

3115 
	#RTC_SHIFTR_SUBFS
 ((
ušt32_t
)0x00007FFFUè

	)

3116 
	#RTC_SHIFTR_ADD1S
 ((
ušt32_t
)0x80000000Uè

	)

3119 
	#RTC_TSTR_PM
 ((
ušt32_t
)0x00400000Uè

	)

3120 
	#RTC_TSTR_HT
 ((
ušt32_t
)0x00300000Uè

	)

3121 
	#RTC_TSTR_HT_0
 ((
ušt32_t
)0x00100000Uè

	)

3122 
	#RTC_TSTR_HT_1
 ((
ušt32_t
)0x00200000Uè

	)

3123 
	#RTC_TSTR_HU
 ((
ušt32_t
)0x000F0000Uè

	)

3124 
	#RTC_TSTR_HU_0
 ((
ušt32_t
)0x00010000Uè

	)

3125 
	#RTC_TSTR_HU_1
 ((
ušt32_t
)0x00020000Uè

	)

3126 
	#RTC_TSTR_HU_2
 ((
ušt32_t
)0x00040000Uè

	)

3127 
	#RTC_TSTR_HU_3
 ((
ušt32_t
)0x00080000Uè

	)

3128 
	#RTC_TSTR_MNT
 ((
ušt32_t
)0x00007000Uè

	)

3129 
	#RTC_TSTR_MNT_0
 ((
ušt32_t
)0x00001000Uè

	)

3130 
	#RTC_TSTR_MNT_1
 ((
ušt32_t
)0x00002000Uè

	)

3131 
	#RTC_TSTR_MNT_2
 ((
ušt32_t
)0x00004000Uè

	)

3132 
	#RTC_TSTR_MNU
 ((
ušt32_t
)0x00000F00Uè

	)

3133 
	#RTC_TSTR_MNU_0
 ((
ušt32_t
)0x00000100Uè

	)

3134 
	#RTC_TSTR_MNU_1
 ((
ušt32_t
)0x00000200Uè

	)

3135 
	#RTC_TSTR_MNU_2
 ((
ušt32_t
)0x00000400Uè

	)

3136 
	#RTC_TSTR_MNU_3
 ((
ušt32_t
)0x00000800Uè

	)

3137 
	#RTC_TSTR_ST
 ((
ušt32_t
)0x00000070Uè

	)

3138 
	#RTC_TSTR_ST_0
 ((
ušt32_t
)0x00000010Uè

	)

3139 
	#RTC_TSTR_ST_1
 ((
ušt32_t
)0x00000020Uè

	)

3140 
	#RTC_TSTR_ST_2
 ((
ušt32_t
)0x00000040Uè

	)

3141 
	#RTC_TSTR_SU
 ((
ušt32_t
)0x0000000FUè

	)

3142 
	#RTC_TSTR_SU_0
 ((
ušt32_t
)0x00000001Uè

	)

3143 
	#RTC_TSTR_SU_1
 ((
ušt32_t
)0x00000002Uè

	)

3144 
	#RTC_TSTR_SU_2
 ((
ušt32_t
)0x00000004Uè

	)

3145 
	#RTC_TSTR_SU_3
 ((
ušt32_t
)0x00000008Uè

	)

3148 
	#RTC_TSDR_WDU
 ((
ušt32_t
)0x0000E000Uè

	)

3149 
	#RTC_TSDR_WDU_0
 ((
ušt32_t
)0x00002000Uè

	)

3150 
	#RTC_TSDR_WDU_1
 ((
ušt32_t
)0x00004000Uè

	)

3151 
	#RTC_TSDR_WDU_2
 ((
ušt32_t
)0x00008000Uè

	)

3152 
	#RTC_TSDR_MT
 ((
ušt32_t
)0x00001000Uè

	)

3153 
	#RTC_TSDR_MU
 ((
ušt32_t
)0x00000F00Uè

	)

3154 
	#RTC_TSDR_MU_0
 ((
ušt32_t
)0x00000100Uè

	)

3155 
	#RTC_TSDR_MU_1
 ((
ušt32_t
)0x00000200Uè

	)

3156 
	#RTC_TSDR_MU_2
 ((
ušt32_t
)0x00000400Uè

	)

3157 
	#RTC_TSDR_MU_3
 ((
ušt32_t
)0x00000800Uè

	)

3158 
	#RTC_TSDR_DT
 ((
ušt32_t
)0x00000030Uè

	)

3159 
	#RTC_TSDR_DT_0
 ((
ušt32_t
)0x00000010Uè

	)

3160 
	#RTC_TSDR_DT_1
 ((
ušt32_t
)0x00000020Uè

	)

3161 
	#RTC_TSDR_DU
 ((
ušt32_t
)0x0000000FUè

	)

3162 
	#RTC_TSDR_DU_0
 ((
ušt32_t
)0x00000001Uè

	)

3163 
	#RTC_TSDR_DU_1
 ((
ušt32_t
)0x00000002Uè

	)

3164 
	#RTC_TSDR_DU_2
 ((
ušt32_t
)0x00000004Uè

	)

3165 
	#RTC_TSDR_DU_3
 ((
ušt32_t
)0x00000008Uè

	)

3168 
	#RTC_TSSSR_SS
 ((
ušt32_t
)0x0000FFFFU)

	)

3171 
	#RTC_CALR_CALP
 ((
ušt32_t
)0x00008000Uè

	)

3172 
	#RTC_CALR_CALW8
 ((
ušt32_t
)0x00004000Uè

	)

3173 
	#RTC_CALR_CALW16
 ((
ušt32_t
)0x00002000Uè

	)

3174 
	#RTC_CALR_CALM
 ((
ušt32_t
)0x000001FFUè

	)

3175 
	#RTC_CALR_CALM_0
 ((
ušt32_t
)0x00000001Uè

	)

3176 
	#RTC_CALR_CALM_1
 ((
ušt32_t
)0x00000002Uè

	)

3177 
	#RTC_CALR_CALM_2
 ((
ušt32_t
)0x00000004Uè

	)

3178 
	#RTC_CALR_CALM_3
 ((
ušt32_t
)0x00000008Uè

	)

3179 
	#RTC_CALR_CALM_4
 ((
ušt32_t
)0x00000010Uè

	)

3180 
	#RTC_CALR_CALM_5
 ((
ušt32_t
)0x00000020Uè

	)

3181 
	#RTC_CALR_CALM_6
 ((
ušt32_t
)0x00000040Uè

	)

3182 
	#RTC_CALR_CALM_7
 ((
ušt32_t
)0x00000080Uè

	)

3183 
	#RTC_CALR_CALM_8
 ((
ušt32_t
)0x00000100Uè

	)

3186 
	#RTC_CAL_CALP
 
RTC_CALR_CALP


	)

3187 
	#RTC_CAL_CALW8
 
RTC_CALR_CALW8


	)

3188 
	#RTC_CAL_CALW16
 
RTC_CALR_CALW16


	)

3189 
	#RTC_CAL_CALM
 
RTC_CALR_CALM


	)

3190 
	#RTC_CAL_CALM_0
 
RTC_CALR_CALM_0


	)

3191 
	#RTC_CAL_CALM_1
 
RTC_CALR_CALM_1


	)

3192 
	#RTC_CAL_CALM_2
 
RTC_CALR_CALM_2


	)

3193 
	#RTC_CAL_CALM_3
 
RTC_CALR_CALM_3


	)

3194 
	#RTC_CAL_CALM_4
 
RTC_CALR_CALM_4


	)

3195 
	#RTC_CAL_CALM_5
 
RTC_CALR_CALM_5


	)

3196 
	#RTC_CAL_CALM_6
 
RTC_CALR_CALM_6


	)

3197 
	#RTC_CAL_CALM_7
 
RTC_CALR_CALM_7


	)

3198 
	#RTC_CAL_CALM_8
 
RTC_CALR_CALM_8


	)

3201 
	#RTC_TAMPCR_TAMP3MF
 ((
ušt32_t
)0x01000000Uè

	)

3202 
	#RTC_TAMPCR_TAMP3NOERASE
 ((
ušt32_t
)0x00800000Uè

	)

3203 
	#RTC_TAMPCR_TAMP3IE
 ((
ušt32_t
)0x00400000Uè

	)

3204 
	#RTC_TAMPCR_TAMP2MF
 ((
ušt32_t
)0x00200000Uè

	)

3205 
	#RTC_TAMPCR_TAMP2NOERASE
 ((
ušt32_t
)0x00100000Uè

	)

3206 
	#RTC_TAMPCR_TAMP2IE
 ((
ušt32_t
)0x00080000Uè

	)

3207 
	#RTC_TAMPCR_TAMP1MF
 ((
ušt32_t
)0x00040000Uè

	)

3208 
	#RTC_TAMPCR_TAMP1NOERASE
 ((
ušt32_t
)0x00020000Uè

	)

3209 
	#RTC_TAMPCR_TAMP1IE
 ((
ušt32_t
)0x00010000Uè

	)

3210 
	#RTC_TAMPCR_TAMPPUDIS
 ((
ušt32_t
)0x00008000Uè

	)

3211 
	#RTC_TAMPCR_TAMPPRCH
 ((
ušt32_t
)0x00006000Uè

	)

3212 
	#RTC_TAMPCR_TAMPPRCH_0
 ((
ušt32_t
)0x00002000Uè

	)

3213 
	#RTC_TAMPCR_TAMPPRCH_1
 ((
ušt32_t
)0x00004000Uè

	)

3214 
	#RTC_TAMPCR_TAMPFLT
 ((
ušt32_t
)0x00001800Uè

	)

3215 
	#RTC_TAMPCR_TAMPFLT_0
 ((
ušt32_t
)0x00000800Uè

	)

3216 
	#RTC_TAMPCR_TAMPFLT_1
 ((
ušt32_t
)0x00001000Uè

	)

3217 
	#RTC_TAMPCR_TAMPFREQ
 ((
ušt32_t
)0x00000700Uè

	)

3218 
	#RTC_TAMPCR_TAMPFREQ_0
 ((
ušt32_t
)0x00000100Uè

	)

3219 
	#RTC_TAMPCR_TAMPFREQ_1
 ((
ušt32_t
)0x00000200Uè

	)

3220 
	#RTC_TAMPCR_TAMPFREQ_2
 ((
ušt32_t
)0x00000400Uè

	)

3221 
	#RTC_TAMPCR_TAMPTS
 ((
ušt32_t
)0x00000080Uè

	)

3222 
	#RTC_TAMPCR_TAMP3TRG
 ((
ušt32_t
)0x00000040Uè

	)

3223 
	#RTC_TAMPCR_TAMP3E
 ((
ušt32_t
)0x00000020Uè

	)

3224 
	#RTC_TAMPCR_TAMP2TRG
 ((
ušt32_t
)0x00000010Uè

	)

3225 
	#RTC_TAMPCR_TAMP2E
 ((
ušt32_t
)0x00000008Uè

	)

3226 
	#RTC_TAMPCR_TAMPIE
 ((
ušt32_t
)0x00000004Uè

	)

3227 
	#RTC_TAMPCR_TAMP1TRG
 ((
ušt32_t
)0x00000002Uè

	)

3228 
	#RTC_TAMPCR_TAMP1E
 ((
ušt32_t
)0x00000001Uè

	)

3231 
	#RTC_ALRMASSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3232 
	#RTC_ALRMASSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3233 
	#RTC_ALRMASSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3234 
	#RTC_ALRMASSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3235 
	#RTC_ALRMASSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3236 
	#RTC_ALRMASSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3239 
	#RTC_ALRMBSSR_MASKSS
 ((
ušt32_t
)0x0F000000U)

	)

3240 
	#RTC_ALRMBSSR_MASKSS_0
 ((
ušt32_t
)0x01000000U)

	)

3241 
	#RTC_ALRMBSSR_MASKSS_1
 ((
ušt32_t
)0x02000000U)

	)

3242 
	#RTC_ALRMBSSR_MASKSS_2
 ((
ušt32_t
)0x04000000U)

	)

3243 
	#RTC_ALRMBSSR_MASKSS_3
 ((
ušt32_t
)0x08000000U)

	)

3244 
	#RTC_ALRMBSSR_SS
 ((
ušt32_t
)0x00007FFFU)

	)

3247 
	#RTC_OR_OUT_RMP
 ((
ušt32_t
)0x00000002Uè

	)

3248 
	#RTC_OR_ALARMOUTTYPE
 ((
ušt32_t
)0x00000001Uè

	)

3251 
	#RTC_OR_RTC_OUT_RMP
 
RTC_OR_OUT_RMP


	)

3254 
	#RTC_BKP0R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3257 
	#RTC_BKP1R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3260 
	#RTC_BKP2R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3263 
	#RTC_BKP3R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3266 
	#RTC_BKP4R
 ((
ušt32_t
)0xFFFFFFFFUè

	)

3269 
	#RTC_BKP_NUMBER
 ((
ušt32_t
)0x00000005Uè

	)

3277 
	#SPI_CR1_CPHA
 ((
ušt32_t
)0x00000001Uè

	)

3278 
	#SPI_CR1_CPOL
 ((
ušt32_t
)0x00000002Uè

	)

3279 
	#SPI_CR1_MSTR
 ((
ušt32_t
)0x00000004Uè

	)

3280 
	#SPI_CR1_BR
 ((
ušt32_t
)0x00000038Uè

	)

3281 
	#SPI_CR1_BR_0
 ((
ušt32_t
)0x00000008Uè

	)

3282 
	#SPI_CR1_BR_1
 ((
ušt32_t
)0x00000010Uè

	)

3283 
	#SPI_CR1_BR_2
 ((
ušt32_t
)0x00000020Uè

	)

3284 
	#SPI_CR1_SPE
 ((
ušt32_t
)0x00000040Uè

	)

3285 
	#SPI_CR1_LSBFIRST
 ((
ušt32_t
)0x00000080Uè

	)

3286 
	#SPI_CR1_SSI
 ((
ušt32_t
)0x00000100Uè

	)

3287 
	#SPI_CR1_SSM
 ((
ušt32_t
)0x00000200Uè

	)

3288 
	#SPI_CR1_RXONLY
 ((
ušt32_t
)0x00000400Uè

	)

3289 
	#SPI_CR1_DFF
 ((
ušt32_t
)0x00000800Uè

	)

3290 
	#SPI_CR1_CRCNEXT
 ((
ušt32_t
)0x00001000Uè

	)

3291 
	#SPI_CR1_CRCEN
 ((
ušt32_t
)0x00002000Uè

	)

3292 
	#SPI_CR1_BIDIOE
 ((
ušt32_t
)0x00004000Uè

	)

3293 
	#SPI_CR1_BIDIMODE
 ((
ušt32_t
)0x00008000Uè

	)

3296 
	#SPI_CR2_RXDMAEN
 ((
ušt32_t
)0x00000001Uè

	)

3297 
	#SPI_CR2_TXDMAEN
 ((
ušt32_t
)0x00000002Uè

	)

3298 
	#SPI_CR2_SSOE
 ((
ušt32_t
)0x00000004Uè

	)

3299 
	#SPI_CR2_FRF
 ((
ušt32_t
)0x00000010Uè

	)

3300 
	#SPI_CR2_ERRIE
 ((
ušt32_t
)0x00000020Uè

	)

3301 
	#SPI_CR2_RXNEIE
 ((
ušt32_t
)0x00000040Uè

	)

3302 
	#SPI_CR2_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

3305 
	#SPI_SR_RXNE
 ((
ušt32_t
)0x00000001Uè

	)

3306 
	#SPI_SR_TXE
 ((
ušt32_t
)0x00000002Uè

	)

3307 
	#SPI_SR_CHSIDE
 ((
ušt32_t
)0x00000004Uè

	)

3308 
	#SPI_SR_UDR
 ((
ušt32_t
)0x00000008Uè

	)

3309 
	#SPI_SR_CRCERR
 ((
ušt32_t
)0x00000010Uè

	)

3310 
	#SPI_SR_MODF
 ((
ušt32_t
)0x00000020Uè

	)

3311 
	#SPI_SR_OVR
 ((
ušt32_t
)0x00000040Uè

	)

3312 
	#SPI_SR_BSY
 ((
ušt32_t
)0x00000080Uè

	)

3313 
	#SPI_SR_FRE
 ((
ušt32_t
)0x00000100Uè

	)

3316 
	#SPI_DR_DR
 ((
ušt32_t
)0x0000FFFFUè

	)

3319 
	#SPI_CRCPR_CRCPOLY
 ((
ušt32_t
)0x0000FFFFUè

	)

3322 
	#SPI_RXCRCR_RXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3325 
	#SPI_TXCRCR_TXCRC
 ((
ušt32_t
)0x0000FFFFUè

	)

3328 
	#SPI_I2SCFGR_CHLEN
 ((
ušt32_t
)0x00000001Uè

	)

3329 
	#SPI_I2SCFGR_DATLEN
 ((
ušt32_t
)0x00000006Uè

	)

3330 
	#SPI_I2SCFGR_DATLEN_0
 ((
ušt32_t
)0x00000002Uè

	)

3331 
	#SPI_I2SCFGR_DATLEN_1
 ((
ušt32_t
)0x00000004Uè

	)

3332 
	#SPI_I2SCFGR_CKPOL
 ((
ušt32_t
)0x00000008Uè

	)

3333 
	#SPI_I2SCFGR_I2SSTD
 ((
ušt32_t
)0x00000030Uè

	)

3334 
	#SPI_I2SCFGR_I2SSTD_0
 ((
ušt32_t
)0x00000010Uè

	)

3335 
	#SPI_I2SCFGR_I2SSTD_1
 ((
ušt32_t
)0x00000020Uè

	)

3336 
	#SPI_I2SCFGR_PCMSYNC
 ((
ušt32_t
)0x00000080Uè

	)

3337 
	#SPI_I2SCFGR_I2SCFG
 ((
ušt32_t
)0x00000300Uè

	)

3338 
	#SPI_I2SCFGR_I2SCFG_0
 ((
ušt32_t
)0x00000100Uè

	)

3339 
	#SPI_I2SCFGR_I2SCFG_1
 ((
ušt32_t
)0x00000200Uè

	)

3340 
	#SPI_I2SCFGR_I2SE
 ((
ušt32_t
)0x00000400Uè

	)

3341 
	#SPI_I2SCFGR_I2SMOD
 ((
ušt32_t
)0x00000800Uè

	)

3342 
	#SPI_I2SCFGR_ASTRTEN
 ((
ušt32_t
)0x00001000Uè

	)

3344 
	#SPI_I2SPR_I2SDIV
 ((
ušt32_t
)0x000000FFUè

	)

3345 
	#SPI_I2SPR_ODD
 ((
ušt32_t
)0x00000100Uè

	)

3346 
	#SPI_I2SPR_MCKOE
 ((
ušt32_t
)0x00000200Uè

	)

3354 
	#SYSCFG_CFGR1_MEM_MODE
 ((
ušt32_t
)0x00000003Uè

	)

3355 
	#SYSCFG_CFGR1_MEM_MODE_0
 ((
ušt32_t
)0x00000001Uè

	)

3356 
	#SYSCFG_CFGR1_MEM_MODE_1
 ((
ušt32_t
)0x00000002Uè

	)

3357 
	#SYSCFG_CFGR1_UFB
 ((
ušt32_t
)0x00000008Uè

	)

3358 
	#SYSCFG_CFGR1_BOOT_MODE
 ((
ušt32_t
)0x00000300Uè

	)

3359 
	#SYSCFG_CFGR1_BOOT_MODE_0
 ((
ušt32_t
)0x00000100Uè

	)

3360 
	#SYSCFG_CFGR1_BOOT_MODE_1
 ((
ušt32_t
)0x00000200Uè

	)

3363 
	#SYSCFG_CFGR2_FWDISEN
 ((
ušt32_t
)0x00000001Uè

	)

3364 
	#SYSCFG_CFGR2_CAPA
 ((
ušt32_t
)0x0000003EUè

	)

3365 
	#SYSCFG_CFGR2_CAPA_0
 ((
ušt32_t
)0x00000002U)

	)

3366 
	#SYSCFG_CFGR2_CAPA_1
 ((
ušt32_t
)0x00000004U)

	)

3367 
	#SYSCFG_CFGR2_CAPA_2
 ((
ušt32_t
)0x00000008U)

	)

3368 
	#SYSCFG_CFGR2_CAPA_3
 ((
ušt32_t
)0x00000010U)

	)

3369 
	#SYSCFG_CFGR2_CAPA_4
 ((
ušt32_t
)0x00000020U)

	)

3370 
	#SYSCFG_CFGR2_I2C_PB6_FMP
 ((
ušt32_t
)0x00000100Uè

	)

3371 
	#SYSCFG_CFGR2_I2C_PB7_FMP
 ((
ušt32_t
)0x00000200Uè

	)

3372 
	#SYSCFG_CFGR2_I2C_PB8_FMP
 ((
ušt32_t
)0x00000400Uè

	)

3373 
	#SYSCFG_CFGR2_I2C_PB9_FMP
 ((
ušt32_t
)0x00000800Uè

	)

3374 
	#SYSCFG_CFGR2_I2C1_FMP
 ((
ušt32_t
)0x00001000Uè

	)

3375 
	#SYSCFG_CFGR2_I2C2_FMP
 ((
ušt32_t
)0x00002000Uè

	)

3376 
	#SYSCFG_CFGR2_I2C3_FMP
 ((
ušt32_t
)0x00004000Uè

	)

3379 
	#SYSCFG_EXTICR1_EXTI0
 ((
ušt32_t
)0x0000000FUè

	)

3380 
	#SYSCFG_EXTICR1_EXTI1
 ((
ušt32_t
)0x000000F0Uè

	)

3381 
	#SYSCFG_EXTICR1_EXTI2
 ((
ušt32_t
)0x00000F00Uè

	)

3382 
	#SYSCFG_EXTICR1_EXTI3
 ((
ušt32_t
)0x0000F000Uè

	)

3387 
	#SYSCFG_EXTICR1_EXTI0_PA
 ((
ušt32_t
)0x00000000Uè

	)

3388 
	#SYSCFG_EXTICR1_EXTI0_PB
 ((
ušt32_t
)0x00000001Uè

	)

3389 
	#SYSCFG_EXTICR1_EXTI0_PC
 ((
ušt32_t
)0x00000002Uè

	)

3390 
	#SYSCFG_EXTICR1_EXTI0_PD
 ((
ušt32_t
)0x00000003Uè

	)

3391 
	#SYSCFG_EXTICR1_EXTI0_PE
 ((
ušt32_t
)0x00000004Uè

	)

3392 
	#SYSCFG_EXTICR1_EXTI0_PH
 ((
ušt32_t
)0x00000005Uè

	)

3397 
	#SYSCFG_EXTICR1_EXTI1_PA
 ((
ušt32_t
)0x00000000Uè

	)

3398 
	#SYSCFG_EXTICR1_EXTI1_PB
 ((
ušt32_t
)0x00000010Uè

	)

3399 
	#SYSCFG_EXTICR1_EXTI1_PC
 ((
ušt32_t
)0x00000020Uè

	)

3400 
	#SYSCFG_EXTICR1_EXTI1_PD
 ((
ušt32_t
)0x00000030Uè

	)

3401 
	#SYSCFG_EXTICR1_EXTI1_PE
 ((
ušt32_t
)0x00000040Uè

	)

3402 
	#SYSCFG_EXTICR1_EXTI1_PH
 ((
ušt32_t
)0x00000050Uè

	)

3407 
	#SYSCFG_EXTICR1_EXTI2_PA
 ((
ušt32_t
)0x00000000Uè

	)

3408 
	#SYSCFG_EXTICR1_EXTI2_PB
 ((
ušt32_t
)0x00000100Uè

	)

3409 
	#SYSCFG_EXTICR1_EXTI2_PC
 ((
ušt32_t
)0x00000200Uè

	)

3410 
	#SYSCFG_EXTICR1_EXTI2_PD
 ((
ušt32_t
)0x00000300Uè

	)

3411 
	#SYSCFG_EXTICR1_EXTI2_PE
 ((
ušt32_t
)0x00000400Uè

	)

3416 
	#SYSCFG_EXTICR1_EXTI3_PA
 ((
ušt32_t
)0x00000000Uè

	)

3417 
	#SYSCFG_EXTICR1_EXTI3_PB
 ((
ušt32_t
)0x00001000Uè

	)

3418 
	#SYSCFG_EXTICR1_EXTI3_PC
 ((
ušt32_t
)0x00002000Uè

	)

3419 
	#SYSCFG_EXTICR1_EXTI3_PD
 ((
ušt32_t
)0x00003000Uè

	)

3420 
	#SYSCFG_EXTICR1_EXTI3_PE
 ((
ušt32_t
)0x00004000Uè

	)

3423 
	#SYSCFG_EXTICR2_EXTI4
 ((
ušt32_t
)0x0000000FUè

	)

3424 
	#SYSCFG_EXTICR2_EXTI5
 ((
ušt32_t
)0x000000F0Uè

	)

3425 
	#SYSCFG_EXTICR2_EXTI6
 ((
ušt32_t
)0x00000F00Uè

	)

3426 
	#SYSCFG_EXTICR2_EXTI7
 ((
ušt32_t
)0x0000F000Uè

	)

3431 
	#SYSCFG_EXTICR2_EXTI4_PA
 ((
ušt32_t
)0x00000000Uè

	)

3432 
	#SYSCFG_EXTICR2_EXTI4_PB
 ((
ušt32_t
)0x00000001Uè

	)

3433 
	#SYSCFG_EXTICR2_EXTI4_PC
 ((
ušt32_t
)0x00000002Uè

	)

3434 
	#SYSCFG_EXTICR2_EXTI4_PD
 ((
ušt32_t
)0x00000003Uè

	)

3435 
	#SYSCFG_EXTICR2_EXTI4_PE
 ((
ušt32_t
)0x00000004Uè

	)

3440 
	#SYSCFG_EXTICR2_EXTI5_PA
 ((
ušt32_t
)0x00000000Uè

	)

3441 
	#SYSCFG_EXTICR2_EXTI5_PB
 ((
ušt32_t
)0x00000010Uè

	)

3442 
	#SYSCFG_EXTICR2_EXTI5_PC
 ((
ušt32_t
)0x00000020Uè

	)

3443 
	#SYSCFG_EXTICR2_EXTI5_PD
 ((
ušt32_t
)0x00000030Uè

	)

3444 
	#SYSCFG_EXTICR2_EXTI5_PE
 ((
ušt32_t
)0x00000040Uè

	)

3449 
	#SYSCFG_EXTICR2_EXTI6_PA
 ((
ušt32_t
)0x00000000Uè

	)

3450 
	#SYSCFG_EXTICR2_EXTI6_PB
 ((
ušt32_t
)0x00000100Uè

	)

3451 
	#SYSCFG_EXTICR2_EXTI6_PC
 ((
ušt32_t
)0x00000200Uè

	)

3452 
	#SYSCFG_EXTICR2_EXTI6_PD
 ((
ušt32_t
)0x00000300Uè

	)

3453 
	#SYSCFG_EXTICR2_EXTI6_PE
 ((
ušt32_t
)0x00000400Uè

	)

3458 
	#SYSCFG_EXTICR2_EXTI7_PA
 ((
ušt32_t
)0x00000000Uè

	)

3459 
	#SYSCFG_EXTICR2_EXTI7_PB
 ((
ušt32_t
)0x00001000Uè

	)

3460 
	#SYSCFG_EXTICR2_EXTI7_PC
 ((
ušt32_t
)0x00002000Uè

	)

3461 
	#SYSCFG_EXTICR2_EXTI7_PD
 ((
ušt32_t
)0x00003000Uè

	)

3462 
	#SYSCFG_EXTICR2_EXTI7_PE
 ((
ušt32_t
)0x00004000Uè

	)

3465 
	#SYSCFG_EXTICR3_EXTI8
 ((
ušt32_t
)0x0000000FUè

	)

3466 
	#SYSCFG_EXTICR3_EXTI9
 ((
ušt32_t
)0x000000F0Uè

	)

3467 
	#SYSCFG_EXTICR3_EXTI10
 ((
ušt32_t
)0x00000F00Uè

	)

3468 
	#SYSCFG_EXTICR3_EXTI11
 ((
ušt32_t
)0x0000F000Uè

	)

3473 
	#SYSCFG_EXTICR3_EXTI8_PA
 ((
ušt32_t
)0x00000000Uè

	)

3474 
	#SYSCFG_EXTICR3_EXTI8_PB
 ((
ušt32_t
)0x00000001Uè

	)

3475 
	#SYSCFG_EXTICR3_EXTI8_PC
 ((
ušt32_t
)0x00000002Uè

	)

3476 
	#SYSCFG_EXTICR3_EXTI8_PD
 ((
ušt32_t
)0x00000003Uè

	)

3477 
	#SYSCFG_EXTICR3_EXTI8_PE
 ((
ušt32_t
)0x00000004Uè

	)

3482 
	#SYSCFG_EXTICR3_EXTI9_PA
 ((
ušt32_t
)0x00000000Uè

	)

3483 
	#SYSCFG_EXTICR3_EXTI9_PB
 ((
ušt32_t
)0x00000010Uè

	)

3484 
	#SYSCFG_EXTICR3_EXTI9_PC
 ((
ušt32_t
)0x00000020Uè

	)

3485 
	#SYSCFG_EXTICR3_EXTI9_PD
 ((
ušt32_t
)0x00000030Uè

	)

3486 
	#SYSCFG_EXTICR3_EXTI9_PE
 ((
ušt32_t
)0x00000040Uè

	)

3487 
	#SYSCFG_EXTICR3_EXTI9_PH
 ((
ušt32_t
)0x00000050Uè

	)

3492 
	#SYSCFG_EXTICR3_EXTI10_PA
 ((
ušt32_t
)0x00000000Uè

	)

3493 
	#SYSCFG_EXTICR3_EXTI10_PB
 ((
ušt32_t
)0x00000100Uè

	)

3494 
	#SYSCFG_EXTICR3_EXTI10_PC
 ((
ušt32_t
)0x00000200Uè

	)

3495 
	#SYSCFG_EXTICR3_EXTI10_PD
 ((
ušt32_t
)0x00000300Uè

	)

3496 
	#SYSCFG_EXTICR3_EXTI10_PE
 ((
ušt32_t
)0x00000400Uè

	)

3497 
	#SYSCFG_EXTICR3_EXTI10_PH
 ((
ušt32_t
)0x00000500Uè

	)

3502 
	#SYSCFG_EXTICR3_EXTI11_PA
 ((
ušt32_t
)0x00000000Uè

	)

3503 
	#SYSCFG_EXTICR3_EXTI11_PB
 ((
ušt32_t
)0x00001000Uè

	)

3504 
	#SYSCFG_EXTICR3_EXTI11_PC
 ((
ušt32_t
)0x00002000Uè

	)

3505 
	#SYSCFG_EXTICR3_EXTI11_PD
 ((
ušt32_t
)0x00003000Uè

	)

3506 
	#SYSCFG_EXTICR3_EXTI11_PE
 ((
ušt32_t
)0x00004000Uè

	)

3509 
	#SYSCFG_EXTICR4_EXTI12
 ((
ušt32_t
)0x0000000FUè

	)

3510 
	#SYSCFG_EXTICR4_EXTI13
 ((
ušt32_t
)0x000000F0Uè

	)

3511 
	#SYSCFG_EXTICR4_EXTI14
 ((
ušt32_t
)0x00000F00Uè

	)

3512 
	#SYSCFG_EXTICR4_EXTI15
 ((
ušt32_t
)0x0000F000Uè

	)

3517 
	#SYSCFG_EXTICR4_EXTI12_PA
 ((
ušt32_t
)0x00000000Uè

	)

3518 
	#SYSCFG_EXTICR4_EXTI12_PB
 ((
ušt32_t
)0x00000001Uè

	)

3519 
	#SYSCFG_EXTICR4_EXTI12_PC
 ((
ušt32_t
)0x00000002Uè

	)

3520 
	#SYSCFG_EXTICR4_EXTI12_PD
 ((
ušt32_t
)0x00000003Uè

	)

3521 
	#SYSCFG_EXTICR4_EXTI12_PE
 ((
ušt32_t
)0x00000004Uè

	)

3526 
	#SYSCFG_EXTICR4_EXTI13_PA
 ((
ušt32_t
)0x00000000Uè

	)

3527 
	#SYSCFG_EXTICR4_EXTI13_PB
 ((
ušt32_t
)0x00000010Uè

	)

3528 
	#SYSCFG_EXTICR4_EXTI13_PC
 ((
ušt32_t
)0x00000020Uè

	)

3529 
	#SYSCFG_EXTICR4_EXTI13_PD
 ((
ušt32_t
)0x00000030Uè

	)

3530 
	#SYSCFG_EXTICR4_EXTI13_PE
 ((
ušt32_t
)0x00000040Uè

	)

3535 
	#SYSCFG_EXTICR4_EXTI14_PA
 ((
ušt32_t
)0x00000000Uè

	)

3536 
	#SYSCFG_EXTICR4_EXTI14_PB
 ((
ušt32_t
)0x00000100Uè

	)

3537 
	#SYSCFG_EXTICR4_EXTI14_PC
 ((
ušt32_t
)0x00000200Uè

	)

3538 
	#SYSCFG_EXTICR4_EXTI14_PD
 ((
ušt32_t
)0x00000300Uè

	)

3539 
	#SYSCFG_EXTICR4_EXTI14_PE
 ((
ušt32_t
)0x00000400Uè

	)

3544 
	#SYSCFG_EXTICR4_EXTI15_PA
 ((
ušt32_t
)0x00000000Uè

	)

3545 
	#SYSCFG_EXTICR4_EXTI15_PB
 ((
ušt32_t
)0x00001000Uè

	)

3546 
	#SYSCFG_EXTICR4_EXTI15_PC
 ((
ušt32_t
)0x00002000Uè

	)

3547 
	#SYSCFG_EXTICR4_EXTI15_PD
 ((
ušt32_t
)0x00003000Uè

	)

3548 
	#SYSCFG_EXTICR4_EXTI15_PE
 ((
ušt32_t
)0x00004000Uè

	)

3552 
	#SYSCFG_CFGR3_EN_VREFINT
 ((
ušt32_t
)0x00000001Uè

	)

3553 
	#SYSCFG_CFGR3_VREF_OUT
 ((
ušt32_t
)0x00000030Uè

	)

3554 
	#SYSCFG_CFGR3_VREF_OUT_0
 ((
ušt32_t
)0x00000010Uè

	)

3555 
	#SYSCFG_CFGR3_VREF_OUT_1
 ((
ušt32_t
)0x00000020Uè

	)

3556 
	#SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 ((
ušt32_t
)0x00000100Uè

	)

3557 
	#SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 ((
ušt32_t
)0x00000200Uè

	)

3558 
	#SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP
 ((
ušt32_t
)0x00001000Uè

	)

3559 
	#SYSCFG_CFGR3_ENREF_HSI48
 ((
ušt32_t
)0x00002000Uè

	)

3560 
	#SYSCFG_CFGR3_REF_HSI48_RDYF
 ((
ušt32_t
)0x04000000Uè

	)

3561 
	#SYSCFG_CFGR3_SENSOR_ADC_RDYF
 ((
ušt32_t
)0x08000000Uè

	)

3562 
	#SYSCFG_CFGR3_VREFINT_ADC_RDYF
 ((
ušt32_t
)0x10000000Uè

	)

3563 
	#SYSCFG_CFGR3_VREFINT_COMP_RDYF
 ((
ušt32_t
)0x20000000Uè

	)

3564 
	#SYSCFG_CFGR3_VREFINT_RDYF
 ((
ušt32_t
)0x40000000Uè

	)

3565 
	#SYSCFG_CFGR3_REF_LOCK
 ((
ušt32_t
)0x80000000Uè

	)

3569 
	#SYSCFG_CFGR3_EN_BGAP
 
SYSCFG_CFGR3_EN_VREFINT


	)

3570 
	#SYSCFG_CFGR3_ENBUF_BGAP_ADC
 
SYSCFG_CFGR3_ENBUF_VREFINT_ADC


	)

3571 
	#SYSCFG_CFGR3_ENBUFLP_BGAP_COMP
 
SYSCFG_CFGR3_ENBUFLP_VREFINT_COMP


	)

3572 
	#SYSCFG_CFGR3_ENREF_RC48MHz
 
SYSCFG_CFGR3_ENREF_HSI48


	)

3573 
	#SYSCFG_CFGR3_REF_RC48MHz_RDYF
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

3574 
	#SYSCFG_VREFINT_ADC_RDYF
 
SYSCFG_CFGR3_VREFINT_ADC_RDYF


	)

3584 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

3585 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

3586 
	#TIM_TIM2_REMAP_HSI_SUPPORT


	)

3587 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3589 
	#TIM_TIM2_REMAP_HSI48_SUPPORT


	)

3593 
	#TIM_CR1_CEN
 ((
ušt32_t
)0x00000001Uè

	)

3594 
	#TIM_CR1_UDIS
 ((
ušt32_t
)0x00000002Uè

	)

3595 
	#TIM_CR1_URS
 ((
ušt32_t
)0x00000004Uè

	)

3596 
	#TIM_CR1_OPM
 ((
ušt32_t
)0x00000008Uè

	)

3597 
	#TIM_CR1_DIR
 ((
ušt32_t
)0x00000010Uè

	)

3599 
	#TIM_CR1_CMS
 ((
ušt32_t
)0x00000060Uè

	)

3600 
	#TIM_CR1_CMS_0
 ((
ušt32_t
)0x00000020Uè

	)

3601 
	#TIM_CR1_CMS_1
 ((
ušt32_t
)0x00000040Uè

	)

3603 
	#TIM_CR1_ARPE
 ((
ušt32_t
)0x00000080Uè

	)

3605 
	#TIM_CR1_CKD
 ((
ušt32_t
)0x00000300Uè

	)

3606 
	#TIM_CR1_CKD_0
 ((
ušt32_t
)0x00000100Uè

	)

3607 
	#TIM_CR1_CKD_1
 ((
ušt32_t
)0x00000200Uè

	)

3610 
	#TIM_CR2_CCDS
 ((
ušt32_t
)0x00000008Uè

	)

3612 
	#TIM_CR2_MMS
 ((
ušt32_t
)0x00000070Uè

	)

3613 
	#TIM_CR2_MMS_0
 ((
ušt32_t
)0x00000010Uè

	)

3614 
	#TIM_CR2_MMS_1
 ((
ušt32_t
)0x00000020Uè

	)

3615 
	#TIM_CR2_MMS_2
 ((
ušt32_t
)0x00000040Uè

	)

3617 
	#TIM_CR2_TI1S
 ((
ušt32_t
)0x00000080Uè

	)

3620 
	#TIM_SMCR_SMS
 ((
ušt32_t
)0x00000007Uè

	)

3621 
	#TIM_SMCR_SMS_0
 ((
ušt32_t
)0x00000001Uè

	)

3622 
	#TIM_SMCR_SMS_1
 ((
ušt32_t
)0x00000002Uè

	)

3623 
	#TIM_SMCR_SMS_2
 ((
ušt32_t
)0x00000004Uè

	)

3625 
	#TIM_SMCR_OCCS
 ((
ušt32_t
)0x00000008Uè

	)

3627 
	#TIM_SMCR_TS
 ((
ušt32_t
)0x00000070Uè

	)

3628 
	#TIM_SMCR_TS_0
 ((
ušt32_t
)0x00000010Uè

	)

3629 
	#TIM_SMCR_TS_1
 ((
ušt32_t
)0x00000020Uè

	)

3630 
	#TIM_SMCR_TS_2
 ((
ušt32_t
)0x00000040Uè

	)

3632 
	#TIM_SMCR_MSM
 ((
ušt32_t
)0x00000080Uè

	)

3634 
	#TIM_SMCR_ETF
 ((
ušt32_t
)0x00000F00Uè

	)

3635 
	#TIM_SMCR_ETF_0
 ((
ušt32_t
)0x00000100Uè

	)

3636 
	#TIM_SMCR_ETF_1
 ((
ušt32_t
)0x00000200Uè

	)

3637 
	#TIM_SMCR_ETF_2
 ((
ušt32_t
)0x00000400Uè

	)

3638 
	#TIM_SMCR_ETF_3
 ((
ušt32_t
)0x00000800Uè

	)

3640 
	#TIM_SMCR_ETPS
 ((
ušt32_t
)0x00003000Uè

	)

3641 
	#TIM_SMCR_ETPS_0
 ((
ušt32_t
)0x00001000Uè

	)

3642 
	#TIM_SMCR_ETPS_1
 ((
ušt32_t
)0x00002000Uè

	)

3644 
	#TIM_SMCR_ECE
 ((
ušt32_t
)0x00004000Uè

	)

3645 
	#TIM_SMCR_ETP
 ((
ušt32_t
)0x00008000Uè

	)

3648 
	#TIM_DIER_UIE
 ((
ušt32_t
)0x00000001Uè

	)

3649 
	#TIM_DIER_CC1IE
 ((
ušt32_t
)0x00000002Uè

	)

3650 
	#TIM_DIER_CC2IE
 ((
ušt32_t
)0x00000004Uè

	)

3651 
	#TIM_DIER_CC3IE
 ((
ušt32_t
)0x00000008Uè

	)

3652 
	#TIM_DIER_CC4IE
 ((
ušt32_t
)0x00000010Uè

	)

3653 
	#TIM_DIER_TIE
 ((
ušt32_t
)0x00000040Uè

	)

3654 
	#TIM_DIER_UDE
 ((
ušt32_t
)0x00000100Uè

	)

3655 
	#TIM_DIER_CC1DE
 ((
ušt32_t
)0x00000200Uè

	)

3656 
	#TIM_DIER_CC2DE
 ((
ušt32_t
)0x00000400Uè

	)

3657 
	#TIM_DIER_CC3DE
 ((
ušt32_t
)0x00000800Uè

	)

3658 
	#TIM_DIER_CC4DE
 ((
ušt32_t
)0x00001000Uè

	)

3659 
	#TIM_DIER_TDE
 ((
ušt32_t
)0x00004000Uè

	)

3662 
	#TIM_SR_UIF
 ((
ušt32_t
)0x00000001Uè

	)

3663 
	#TIM_SR_CC1IF
 ((
ušt32_t
)0x00000002Uè

	)

3664 
	#TIM_SR_CC2IF
 ((
ušt32_t
)0x00000004Uè

	)

3665 
	#TIM_SR_CC3IF
 ((
ušt32_t
)0x00000008Uè

	)

3666 
	#TIM_SR_CC4IF
 ((
ušt32_t
)0x00000010Uè

	)

3667 
	#TIM_SR_TIF
 ((
ušt32_t
)0x00000040Uè

	)

3668 
	#TIM_SR_CC1OF
 ((
ušt32_t
)0x00000200Uè

	)

3669 
	#TIM_SR_CC2OF
 ((
ušt32_t
)0x00000400Uè

	)

3670 
	#TIM_SR_CC3OF
 ((
ušt32_t
)0x00000800Uè

	)

3671 
	#TIM_SR_CC4OF
 ((
ušt32_t
)0x00001000Uè

	)

3674 
	#TIM_EGR_UG
 ((
ušt32_t
)0x00000001Uè

	)

3675 
	#TIM_EGR_CC1G
 ((
ušt32_t
)0x00000002Uè

	)

3676 
	#TIM_EGR_CC2G
 ((
ušt32_t
)0x00000004Uè

	)

3677 
	#TIM_EGR_CC3G
 ((
ušt32_t
)0x00000008Uè

	)

3678 
	#TIM_EGR_CC4G
 ((
ušt32_t
)0x00000010Uè

	)

3679 
	#TIM_EGR_TG
 ((
ušt32_t
)0x00000040Uè

	)

3682 
	#TIM_CCMR1_CC1S
 ((
ušt32_t
)0x00000003Uè

	)

3683 
	#TIM_CCMR1_CC1S_0
 ((
ušt32_t
)0x00000001Uè

	)

3684 
	#TIM_CCMR1_CC1S_1
 ((
ušt32_t
)0x00000002Uè

	)

3686 
	#TIM_CCMR1_OC1FE
 ((
ušt32_t
)0x00000004Uè

	)

3687 
	#TIM_CCMR1_OC1PE
 ((
ušt32_t
)0x00000008Uè

	)

3689 
	#TIM_CCMR1_OC1M
 ((
ušt32_t
)0x00000070Uè

	)

3690 
	#TIM_CCMR1_OC1M_0
 ((
ušt32_t
)0x00000010Uè

	)

3691 
	#TIM_CCMR1_OC1M_1
 ((
ušt32_t
)0x00000020Uè

	)

3692 
	#TIM_CCMR1_OC1M_2
 ((
ušt32_t
)0x00000040Uè

	)

3694 
	#TIM_CCMR1_OC1CE
 ((
ušt32_t
)0x00000080Uè

	)

3696 
	#TIM_CCMR1_CC2S
 ((
ušt32_t
)0x00000300Uè

	)

3697 
	#TIM_CCMR1_CC2S_0
 ((
ušt32_t
)0x00000100Uè

	)

3698 
	#TIM_CCMR1_CC2S_1
 ((
ušt32_t
)0x00000200Uè

	)

3700 
	#TIM_CCMR1_OC2FE
 ((
ušt32_t
)0x00000400Uè

	)

3701 
	#TIM_CCMR1_OC2PE
 ((
ušt32_t
)0x00000800Uè

	)

3703 
	#TIM_CCMR1_OC2M
 ((
ušt32_t
)0x00007000Uè

	)

3704 
	#TIM_CCMR1_OC2M_0
 ((
ušt32_t
)0x00001000Uè

	)

3705 
	#TIM_CCMR1_OC2M_1
 ((
ušt32_t
)0x00002000Uè

	)

3706 
	#TIM_CCMR1_OC2M_2
 ((
ušt32_t
)0x00004000Uè

	)

3708 
	#TIM_CCMR1_OC2CE
 ((
ušt32_t
)0x00008000Uè

	)

3712 
	#TIM_CCMR1_IC1PSC
 ((
ušt32_t
)0x0000000CUè

	)

3713 
	#TIM_CCMR1_IC1PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3714 
	#TIM_CCMR1_IC1PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3716 
	#TIM_CCMR1_IC1F
 ((
ušt32_t
)0x000000F0Uè

	)

3717 
	#TIM_CCMR1_IC1F_0
 ((
ušt32_t
)0x00000010Uè

	)

3718 
	#TIM_CCMR1_IC1F_1
 ((
ušt32_t
)0x00000020Uè

	)

3719 
	#TIM_CCMR1_IC1F_2
 ((
ušt32_t
)0x00000040Uè

	)

3720 
	#TIM_CCMR1_IC1F_3
 ((
ušt32_t
)0x00000080Uè

	)

3722 
	#TIM_CCMR1_IC2PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3723 
	#TIM_CCMR1_IC2PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3724 
	#TIM_CCMR1_IC2PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3726 
	#TIM_CCMR1_IC2F
 ((
ušt32_t
)0x0000F000Uè

	)

3727 
	#TIM_CCMR1_IC2F_0
 ((
ušt32_t
)0x00001000Uè

	)

3728 
	#TIM_CCMR1_IC2F_1
 ((
ušt32_t
)0x00002000Uè

	)

3729 
	#TIM_CCMR1_IC2F_2
 ((
ušt32_t
)0x00004000Uè

	)

3730 
	#TIM_CCMR1_IC2F_3
 ((
ušt32_t
)0x00008000Uè

	)

3733 
	#TIM_CCMR2_CC3S
 ((
ušt32_t
)0x00000003Uè

	)

3734 
	#TIM_CCMR2_CC3S_0
 ((
ušt32_t
)0x00000001Uè

	)

3735 
	#TIM_CCMR2_CC3S_1
 ((
ušt32_t
)0x00000002Uè

	)

3737 
	#TIM_CCMR2_OC3FE
 ((
ušt32_t
)0x00000004Uè

	)

3738 
	#TIM_CCMR2_OC3PE
 ((
ušt32_t
)0x00000008Uè

	)

3740 
	#TIM_CCMR2_OC3M
 ((
ušt32_t
)0x00000070Uè

	)

3741 
	#TIM_CCMR2_OC3M_0
 ((
ušt32_t
)0x00000010Uè

	)

3742 
	#TIM_CCMR2_OC3M_1
 ((
ušt32_t
)0x00000020Uè

	)

3743 
	#TIM_CCMR2_OC3M_2
 ((
ušt32_t
)0x00000040Uè

	)

3745 
	#TIM_CCMR2_OC3CE
 ((
ušt32_t
)0x00000080Uè

	)

3747 
	#TIM_CCMR2_CC4S
 ((
ušt32_t
)0x00000300Uè

	)

3748 
	#TIM_CCMR2_CC4S_0
 ((
ušt32_t
)0x00000100Uè

	)

3749 
	#TIM_CCMR2_CC4S_1
 ((
ušt32_t
)0x00000200Uè

	)

3751 
	#TIM_CCMR2_OC4FE
 ((
ušt32_t
)0x00000400Uè

	)

3752 
	#TIM_CCMR2_OC4PE
 ((
ušt32_t
)0x00000800Uè

	)

3754 
	#TIM_CCMR2_OC4M
 ((
ušt32_t
)0x00007000Uè

	)

3755 
	#TIM_CCMR2_OC4M_0
 ((
ušt32_t
)0x00001000Uè

	)

3756 
	#TIM_CCMR2_OC4M_1
 ((
ušt32_t
)0x00002000Uè

	)

3757 
	#TIM_CCMR2_OC4M_2
 ((
ušt32_t
)0x00004000Uè

	)

3759 
	#TIM_CCMR2_OC4CE
 ((
ušt32_t
)0x00008000Uè

	)

3763 
	#TIM_CCMR2_IC3PSC
 ((
ušt32_t
)0x0000000CUè

	)

3764 
	#TIM_CCMR2_IC3PSC_0
 ((
ušt32_t
)0x00000004Uè

	)

3765 
	#TIM_CCMR2_IC3PSC_1
 ((
ušt32_t
)0x00000008Uè

	)

3767 
	#TIM_CCMR2_IC3F
 ((
ušt32_t
)0x000000F0Uè

	)

3768 
	#TIM_CCMR2_IC3F_0
 ((
ušt32_t
)0x00000010Uè

	)

3769 
	#TIM_CCMR2_IC3F_1
 ((
ušt32_t
)0x00000020Uè

	)

3770 
	#TIM_CCMR2_IC3F_2
 ((
ušt32_t
)0x00000040Uè

	)

3771 
	#TIM_CCMR2_IC3F_3
 ((
ušt32_t
)0x00000080Uè

	)

3773 
	#TIM_CCMR2_IC4PSC
 ((
ušt32_t
)0x00000C00Uè

	)

3774 
	#TIM_CCMR2_IC4PSC_0
 ((
ušt32_t
)0x00000400Uè

	)

3775 
	#TIM_CCMR2_IC4PSC_1
 ((
ušt32_t
)0x00000800Uè

	)

3777 
	#TIM_CCMR2_IC4F
 ((
ušt32_t
)0x0000F000Uè

	)

3778 
	#TIM_CCMR2_IC4F_0
 ((
ušt32_t
)0x00001000Uè

	)

3779 
	#TIM_CCMR2_IC4F_1
 ((
ušt32_t
)0x00002000Uè

	)

3780 
	#TIM_CCMR2_IC4F_2
 ((
ušt32_t
)0x00004000Uè

	)

3781 
	#TIM_CCMR2_IC4F_3
 ((
ušt32_t
)0x00008000Uè

	)

3784 
	#TIM_CCER_CC1E
 ((
ušt32_t
)0x00000001Uè

	)

3785 
	#TIM_CCER_CC1P
 ((
ušt32_t
)0x00000002Uè

	)

3786 
	#TIM_CCER_CC1NP
 ((
ušt32_t
)0x00000008Uè

	)

3787 
	#TIM_CCER_CC2E
 ((
ušt32_t
)0x00000010Uè

	)

3788 
	#TIM_CCER_CC2P
 ((
ušt32_t
)0x00000020Uè

	)

3789 
	#TIM_CCER_CC2NP
 ((
ušt32_t
)0x00000080Uè

	)

3790 
	#TIM_CCER_CC3E
 ((
ušt32_t
)0x00000100Uè

	)

3791 
	#TIM_CCER_CC3P
 ((
ušt32_t
)0x00000200Uè

	)

3792 
	#TIM_CCER_CC3NP
 ((
ušt32_t
)0x00000800Uè

	)

3793 
	#TIM_CCER_CC4E
 ((
ušt32_t
)0x00001000Uè

	)

3794 
	#TIM_CCER_CC4P
 ((
ušt32_t
)0x00002000Uè

	)

3795 
	#TIM_CCER_CC4NP
 ((
ušt32_t
)0x00008000Uè

	)

3798 
	#TIM_CNT_CNT
 ((
ušt32_t
)0x0000FFFFUè

	)

3801 
	#TIM_PSC_PSC
 ((
ušt32_t
)0x0000FFFFUè

	)

3804 
	#TIM_ARR_ARR
 ((
ušt32_t
)0x0000FFFFUè

	)

3807 
	#TIM_CCR1_CCR1
 ((
ušt32_t
)0x0000FFFFUè

	)

3810 
	#TIM_CCR2_CCR2
 ((
ušt32_t
)0x0000FFFFUè

	)

3813 
	#TIM_CCR3_CCR3
 ((
ušt32_t
)0x0000FFFFUè

	)

3816 
	#TIM_CCR4_CCR4
 ((
ušt32_t
)0x0000FFFFUè

	)

3819 
	#TIM_DCR_DBA
 ((
ušt32_t
)0x0000001FUè

	)

3820 
	#TIM_DCR_DBA_0
 ((
ušt32_t
)0x00000001Uè

	)

3821 
	#TIM_DCR_DBA_1
 ((
ušt32_t
)0x00000002Uè

	)

3822 
	#TIM_DCR_DBA_2
 ((
ušt32_t
)0x00000004Uè

	)

3823 
	#TIM_DCR_DBA_3
 ((
ušt32_t
)0x00000008Uè

	)

3824 
	#TIM_DCR_DBA_4
 ((
ušt32_t
)0x00000010Uè

	)

3826 
	#TIM_DCR_DBL
 ((
ušt32_t
)0x00001F00Uè

	)

3827 
	#TIM_DCR_DBL_0
 ((
ušt32_t
)0x00000100Uè

	)

3828 
	#TIM_DCR_DBL_1
 ((
ušt32_t
)0x00000200Uè

	)

3829 
	#TIM_DCR_DBL_2
 ((
ušt32_t
)0x00000400Uè

	)

3830 
	#TIM_DCR_DBL_3
 ((
ušt32_t
)0x00000800Uè

	)

3831 
	#TIM_DCR_DBL_4
 ((
ušt32_t
)0x00001000Uè

	)

3834 
	#TIM_DMAR_DMAB
 ((
ušt32_t
)0x0000FFFFUè

	)

3837 
	#TIM2_OR_ETR_RMP
 ((
ušt32_t
)0x00000007Uè

	)

3838 
	#TIM2_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3839 
	#TIM2_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3840 
	#TIM2_OR_ETR_RMP_2
 ((
ušt32_t
)0x00000004Uè

	)

3841 
	#TIM2_OR_TI4_RMP
 ((
ušt32_t
)0x0000018è

	)

3842 
	#TIM2_OR_TI4_RMP_0
 ((
ušt32_t
)0x00000008Uè

	)

3843 
	#TIM2_OR_TI4_RMP_1
 ((
ušt32_t
)0x00000010Uè

	)

3845 
	#TIM21_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3846 
	#TIM21_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3847 
	#TIM21_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3848 
	#TIM21_OR_TI1_RMP
 ((
ušt32_t
)0x0000001CUè

	)

3849 
	#TIM21_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3850 
	#TIM21_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3851 
	#TIM21_OR_TI1_RMP_2
 ((
ušt32_t
)0x00000010Uè

	)

3852 
	#TIM21_OR_TI2_RMP
 ((
ušt32_t
)0x00000020Uè

	)

3854 
	#TIM22_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3855 
	#TIM22_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3856 
	#TIM22_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3857 
	#TIM22_OR_TI1_RMP
 ((
ušt32_t
)0x0000000CUè

	)

3858 
	#TIM22_OR_TI1_RMP_0
 ((
ušt32_t
)0x00000004Uè

	)

3859 
	#TIM22_OR_TI1_RMP_1
 ((
ušt32_t
)0x00000008Uè

	)

3861 
	#TIM3_OR_ETR_RMP
 ((
ušt32_t
)0x00000003Uè

	)

3862 
	#TIM3_OR_ETR_RMP_0
 ((
ušt32_t
)0x00000001Uè

	)

3863 
	#TIM3_OR_ETR_RMP_1
 ((
ušt32_t
)0x00000002Uè

	)

3864 
	#TIM3_OR_TI1_RMP
 ((
ušt32_t
)0x00000004Uè

	)

3865 
	#TIM3_OR_TI2_RMP
 ((
ušt32_t
)0x00000008Uè

	)

3866 
	#TIM3_OR_TI4_RMP
 ((
ušt32_t
)0x00000010Uè

	)

3875 
	#TSC_CR_TSCE
 ((
ušt32_t
)0x00000001Uè

	)

3876 
	#TSC_CR_START
 ((
ušt32_t
)0x00000002Uè

	)

3877 
	#TSC_CR_AM
 ((
ušt32_t
)0x00000004Uè

	)

3878 
	#TSC_CR_SYNCPOL
 ((
ušt32_t
)0x00000008Uè

	)

3879 
	#TSC_CR_IODEF
 ((
ušt32_t
)0x00000010Uè

	)

3881 
	#TSC_CR_MCV
 ((
ušt32_t
)0x000000E0Uè

	)

3882 
	#TSC_CR_MCV_0
 ((
ušt32_t
)0x00000020Uè

	)

3883 
	#TSC_CR_MCV_1
 ((
ušt32_t
)0x00000040Uè

	)

3884 
	#TSC_CR_MCV_2
 ((
ušt32_t
)0x00000080Uè

	)

3886 
	#TSC_CR_PGPSC
 ((
ušt32_t
)0x00007000Uè

	)

3887 
	#TSC_CR_PGPSC_0
 ((
ušt32_t
)0x00001000Uè

	)

3888 
	#TSC_CR_PGPSC_1
 ((
ušt32_t
)0x00002000Uè

	)

3889 
	#TSC_CR_PGPSC_2
 ((
ušt32_t
)0x00004000Uè

	)

3891 
	#TSC_CR_SSPSC
 ((
ušt32_t
)0x00008000Uè

	)

3892 
	#TSC_CR_SSE
 ((
ušt32_t
)0x00010000Uè

	)

3894 
	#TSC_CR_SSD
 ((
ušt32_t
)0x00FE0000Uè

	)

3895 
	#TSC_CR_SSD_0
 ((
ušt32_t
)0x00020000Uè

	)

3896 
	#TSC_CR_SSD_1
 ((
ušt32_t
)0x00040000Uè

	)

3897 
	#TSC_CR_SSD_2
 ((
ušt32_t
)0x00080000Uè

	)

3898 
	#TSC_CR_SSD_3
 ((
ušt32_t
)0x00100000Uè

	)

3899 
	#TSC_CR_SSD_4
 ((
ušt32_t
)0x00200000Uè

	)

3900 
	#TSC_CR_SSD_5
 ((
ušt32_t
)0x00400000Uè

	)

3901 
	#TSC_CR_SSD_6
 ((
ušt32_t
)0x00800000Uè

	)

3903 
	#TSC_CR_CTPL
 ((
ušt32_t
)0x0F000000Uè

	)

3904 
	#TSC_CR_CTPL_0
 ((
ušt32_t
)0x01000000Uè

	)

3905 
	#TSC_CR_CTPL_1
 ((
ušt32_t
)0x02000000Uè

	)

3906 
	#TSC_CR_CTPL_2
 ((
ušt32_t
)0x04000000Uè

	)

3907 
	#TSC_CR_CTPL_3
 ((
ušt32_t
)0x08000000Uè

	)

3909 
	#TSC_CR_CTPH
 ((
ušt32_t
)0xF0000000Uè

	)

3910 
	#TSC_CR_CTPH_0
 ((
ušt32_t
)0x10000000Uè

	)

3911 
	#TSC_CR_CTPH_1
 ((
ušt32_t
)0x20000000Uè

	)

3912 
	#TSC_CR_CTPH_2
 ((
ušt32_t
)0x40000000Uè

	)

3913 
	#TSC_CR_CTPH_3
 ((
ušt32_t
)0x80000000Uè

	)

3916 
	#TSC_IER_EOAIE
 ((
ušt32_t
)0x00000001Uè

	)

3917 
	#TSC_IER_MCEIE
 ((
ušt32_t
)0x00000002Uè

	)

3920 
	#TSC_ICR_EOAIC
 ((
ušt32_t
)0x00000001Uè

	)

3921 
	#TSC_ICR_MCEIC
 ((
ušt32_t
)0x00000002Uè

	)

3924 
	#TSC_ISR_EOAF
 ((
ušt32_t
)0x00000001Uè

	)

3925 
	#TSC_ISR_MCEF
 ((
ušt32_t
)0x00000002Uè

	)

3928 
	#TSC_IOHCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3929 
	#TSC_IOHCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3930 
	#TSC_IOHCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3931 
	#TSC_IOHCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3932 
	#TSC_IOHCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3933 
	#TSC_IOHCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3934 
	#TSC_IOHCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3935 
	#TSC_IOHCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3936 
	#TSC_IOHCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3937 
	#TSC_IOHCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3938 
	#TSC_IOHCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3939 
	#TSC_IOHCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3940 
	#TSC_IOHCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3941 
	#TSC_IOHCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3942 
	#TSC_IOHCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3943 
	#TSC_IOHCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3944 
	#TSC_IOHCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3945 
	#TSC_IOHCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3946 
	#TSC_IOHCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3947 
	#TSC_IOHCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3948 
	#TSC_IOHCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3949 
	#TSC_IOHCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3950 
	#TSC_IOHCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3951 
	#TSC_IOHCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3952 
	#TSC_IOHCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3953 
	#TSC_IOHCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3954 
	#TSC_IOHCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3955 
	#TSC_IOHCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3956 
	#TSC_IOHCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3957 
	#TSC_IOHCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3958 
	#TSC_IOHCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3959 
	#TSC_IOHCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3962 
	#TSC_IOASCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3963 
	#TSC_IOASCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3964 
	#TSC_IOASCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3965 
	#TSC_IOASCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

3966 
	#TSC_IOASCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

3967 
	#TSC_IOASCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

3968 
	#TSC_IOASCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

3969 
	#TSC_IOASCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

3970 
	#TSC_IOASCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

3971 
	#TSC_IOASCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

3972 
	#TSC_IOASCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

3973 
	#TSC_IOASCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

3974 
	#TSC_IOASCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

3975 
	#TSC_IOASCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

3976 
	#TSC_IOASCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

3977 
	#TSC_IOASCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

3978 
	#TSC_IOASCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

3979 
	#TSC_IOASCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

3980 
	#TSC_IOASCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

3981 
	#TSC_IOASCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

3982 
	#TSC_IOASCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

3983 
	#TSC_IOASCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

3984 
	#TSC_IOASCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

3985 
	#TSC_IOASCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

3986 
	#TSC_IOASCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

3987 
	#TSC_IOASCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

3988 
	#TSC_IOASCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

3989 
	#TSC_IOASCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

3990 
	#TSC_IOASCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

3991 
	#TSC_IOASCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

3992 
	#TSC_IOASCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

3993 
	#TSC_IOASCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

3996 
	#TSC_IOSCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

3997 
	#TSC_IOSCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

3998 
	#TSC_IOSCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

3999 
	#TSC_IOSCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

4000 
	#TSC_IOSCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

4001 
	#TSC_IOSCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

4002 
	#TSC_IOSCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

4003 
	#TSC_IOSCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

4004 
	#TSC_IOSCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

4005 
	#TSC_IOSCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

4006 
	#TSC_IOSCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

4007 
	#TSC_IOSCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

4008 
	#TSC_IOSCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

4009 
	#TSC_IOSCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

4010 
	#TSC_IOSCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

4011 
	#TSC_IOSCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

4012 
	#TSC_IOSCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

4013 
	#TSC_IOSCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

4014 
	#TSC_IOSCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

4015 
	#TSC_IOSCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

4016 
	#TSC_IOSCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

4017 
	#TSC_IOSCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

4018 
	#TSC_IOSCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

4019 
	#TSC_IOSCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

4020 
	#TSC_IOSCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

4021 
	#TSC_IOSCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

4022 
	#TSC_IOSCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

4023 
	#TSC_IOSCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

4024 
	#TSC_IOSCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

4025 
	#TSC_IOSCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

4026 
	#TSC_IOSCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

4027 
	#TSC_IOSCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

4030 
	#TSC_IOCCR_G1_IO1
 ((
ušt32_t
)0x00000001Uè

	)

4031 
	#TSC_IOCCR_G1_IO2
 ((
ušt32_t
)0x00000002Uè

	)

4032 
	#TSC_IOCCR_G1_IO3
 ((
ušt32_t
)0x00000004Uè

	)

4033 
	#TSC_IOCCR_G1_IO4
 ((
ušt32_t
)0x00000008Uè

	)

4034 
	#TSC_IOCCR_G2_IO1
 ((
ušt32_t
)0x00000010Uè

	)

4035 
	#TSC_IOCCR_G2_IO2
 ((
ušt32_t
)0x00000020Uè

	)

4036 
	#TSC_IOCCR_G2_IO3
 ((
ušt32_t
)0x00000040Uè

	)

4037 
	#TSC_IOCCR_G2_IO4
 ((
ušt32_t
)0x00000080Uè

	)

4038 
	#TSC_IOCCR_G3_IO1
 ((
ušt32_t
)0x00000100Uè

	)

4039 
	#TSC_IOCCR_G3_IO2
 ((
ušt32_t
)0x00000200Uè

	)

4040 
	#TSC_IOCCR_G3_IO3
 ((
ušt32_t
)0x00000400Uè

	)

4041 
	#TSC_IOCCR_G3_IO4
 ((
ušt32_t
)0x00000800Uè

	)

4042 
	#TSC_IOCCR_G4_IO1
 ((
ušt32_t
)0x00001000Uè

	)

4043 
	#TSC_IOCCR_G4_IO2
 ((
ušt32_t
)0x00002000Uè

	)

4044 
	#TSC_IOCCR_G4_IO3
 ((
ušt32_t
)0x00004000Uè

	)

4045 
	#TSC_IOCCR_G4_IO4
 ((
ušt32_t
)0x00008000Uè

	)

4046 
	#TSC_IOCCR_G5_IO1
 ((
ušt32_t
)0x00010000Uè

	)

4047 
	#TSC_IOCCR_G5_IO2
 ((
ušt32_t
)0x00020000Uè

	)

4048 
	#TSC_IOCCR_G5_IO3
 ((
ušt32_t
)0x00040000Uè

	)

4049 
	#TSC_IOCCR_G5_IO4
 ((
ušt32_t
)0x00080000Uè

	)

4050 
	#TSC_IOCCR_G6_IO1
 ((
ušt32_t
)0x00100000Uè

	)

4051 
	#TSC_IOCCR_G6_IO2
 ((
ušt32_t
)0x00200000Uè

	)

4052 
	#TSC_IOCCR_G6_IO3
 ((
ušt32_t
)0x00400000Uè

	)

4053 
	#TSC_IOCCR_G6_IO4
 ((
ušt32_t
)0x00800000Uè

	)

4054 
	#TSC_IOCCR_G7_IO1
 ((
ušt32_t
)0x01000000Uè

	)

4055 
	#TSC_IOCCR_G7_IO2
 ((
ušt32_t
)0x02000000Uè

	)

4056 
	#TSC_IOCCR_G7_IO3
 ((
ušt32_t
)0x04000000Uè

	)

4057 
	#TSC_IOCCR_G7_IO4
 ((
ušt32_t
)0x08000000Uè

	)

4058 
	#TSC_IOCCR_G8_IO1
 ((
ušt32_t
)0x10000000Uè

	)

4059 
	#TSC_IOCCR_G8_IO2
 ((
ušt32_t
)0x20000000Uè

	)

4060 
	#TSC_IOCCR_G8_IO3
 ((
ušt32_t
)0x40000000Uè

	)

4061 
	#TSC_IOCCR_G8_IO4
 ((
ušt32_t
)0x80000000Uè

	)

4064 
	#TSC_IOGCSR_G1E
 ((
ušt32_t
)0x00000001Uè

	)

4065 
	#TSC_IOGCSR_G2E
 ((
ušt32_t
)0x00000002Uè

	)

4066 
	#TSC_IOGCSR_G3E
 ((
ušt32_t
)0x00000004Uè

	)

4067 
	#TSC_IOGCSR_G4E
 ((
ušt32_t
)0x00000008Uè

	)

4068 
	#TSC_IOGCSR_G5E
 ((
ušt32_t
)0x00000010Uè

	)

4069 
	#TSC_IOGCSR_G6E
 ((
ušt32_t
)0x00000020Uè

	)

4070 
	#TSC_IOGCSR_G7E
 ((
ušt32_t
)0x00000040Uè

	)

4071 
	#TSC_IOGCSR_G8E
 ((
ušt32_t
)0x00000080Uè

	)

4072 
	#TSC_IOGCSR_G1S
 ((
ušt32_t
)0x00010000Uè

	)

4073 
	#TSC_IOGCSR_G2S
 ((
ušt32_t
)0x00020000Uè

	)

4074 
	#TSC_IOGCSR_G3S
 ((
ušt32_t
)0x00040000Uè

	)

4075 
	#TSC_IOGCSR_G4S
 ((
ušt32_t
)0x00080000Uè

	)

4076 
	#TSC_IOGCSR_G5S
 ((
ušt32_t
)0x00100000Uè

	)

4077 
	#TSC_IOGCSR_G6S
 ((
ušt32_t
)0x00200000Uè

	)

4078 
	#TSC_IOGCSR_G7S
 ((
ušt32_t
)0x00400000Uè

	)

4079 
	#TSC_IOGCSR_G8S
 ((
ušt32_t
)0x00800000Uè

	)

4082 
	#TSC_IOGXCR_CNT
 ((
ušt32_t
)0x00003FFFUè

	)

4096 
	#USART_CR1_UE
 ((
ušt32_t
)0x00000001Uè

	)

4097 
	#USART_CR1_UESM
 ((
ušt32_t
)0x00000002Uè

	)

4098 
	#USART_CR1_RE
 ((
ušt32_t
)0x00000004Uè

	)

4099 
	#USART_CR1_TE
 ((
ušt32_t
)0x00000008Uè

	)

4100 
	#USART_CR1_IDLEIE
 ((
ušt32_t
)0x00000010Uè

	)

4101 
	#USART_CR1_RXNEIE
 ((
ušt32_t
)0x00000020Uè

	)

4102 
	#USART_CR1_TCIE
 ((
ušt32_t
)0x00000040Uè

	)

4103 
	#USART_CR1_TXEIE
 ((
ušt32_t
)0x00000080Uè

	)

4104 
	#USART_CR1_PEIE
 ((
ušt32_t
)0x00000100Uè

	)

4105 
	#USART_CR1_PS
 ((
ušt32_t
)0x00000200Uè

	)

4106 
	#USART_CR1_PCE
 ((
ušt32_t
)0x00000400Uè

	)

4107 
	#USART_CR1_WAKE
 ((
ušt32_t
)0x00000800Uè

	)

4108 
	#USART_CR1_M
 ((
ušt32_t
)0x10001000Uè

	)

4109 
	#USART_CR1_M0
 ((
ušt32_t
)0x00001000Uè

	)

4110 
	#USART_CR1_MME
 ((
ušt32_t
)0x00002000Uè

	)

4111 
	#USART_CR1_CMIE
 ((
ušt32_t
)0x00004000Uè

	)

4112 
	#USART_CR1_OVER8
 ((
ušt32_t
)0x00008000Uè

	)

4113 
	#USART_CR1_DEDT
 ((
ušt32_t
)0x001F0000Uè

	)

4114 
	#USART_CR1_DEDT_0
 ((
ušt32_t
)0x00010000Uè

	)

4115 
	#USART_CR1_DEDT_1
 ((
ušt32_t
)0x00020000Uè

	)

4116 
	#USART_CR1_DEDT_2
 ((
ušt32_t
)0x00040000Uè

	)

4117 
	#USART_CR1_DEDT_3
 ((
ušt32_t
)0x00080000Uè

	)

4118 
	#USART_CR1_DEDT_4
 ((
ušt32_t
)0x00100000Uè

	)

4119 
	#USART_CR1_DEAT
 ((
ušt32_t
)0x03E00000Uè

	)

4120 
	#USART_CR1_DEAT_0
 ((
ušt32_t
)0x00200000Uè

	)

4121 
	#USART_CR1_DEAT_1
 ((
ušt32_t
)0x00400000Uè

	)

4122 
	#USART_CR1_DEAT_2
 ((
ušt32_t
)0x00800000Uè

	)

4123 
	#USART_CR1_DEAT_3
 ((
ušt32_t
)0x01000000Uè

	)

4124 
	#USART_CR1_DEAT_4
 ((
ušt32_t
)0x02000000Uè

	)

4125 
	#USART_CR1_RTOIE
 ((
ušt32_t
)0x04000000Uè

	)

4126 
	#USART_CR1_EOBIE
 ((
ušt32_t
)0x08000000Uè

	)

4127 
	#USART_CR1_M1
 ((
ušt32_t
)0x10000000Uè

	)

4129 
	#USART_CR2_ADDM7
 ((
ušt32_t
)0x00000010Uè

	)

4130 
	#USART_CR2_LBDL
 ((
ušt32_t
)0x00000020Uè

	)

4131 
	#USART_CR2_LBDIE
 ((
ušt32_t
)0x00000040Uè

	)

4132 
	#USART_CR2_LBCL
 ((
ušt32_t
)0x00000100Uè

	)

4133 
	#USART_CR2_CPHA
 ((
ušt32_t
)0x00000200Uè

	)

4134 
	#USART_CR2_CPOL
 ((
ušt32_t
)0x00000400Uè

	)

4135 
	#USART_CR2_CLKEN
 ((
ušt32_t
)0x00000800Uè

	)

4136 
	#USART_CR2_STOP
 ((
ušt32_t
)0x00003000Uè

	)

4137 
	#USART_CR2_STOP_0
 ((
ušt32_t
)0x00001000Uè

	)

4138 
	#USART_CR2_STOP_1
 ((
ušt32_t
)0x00002000Uè

	)

4139 
	#USART_CR2_LINEN
 ((
ušt32_t
)0x00004000Uè

	)

4140 
	#USART_CR2_SWAP
 ((
ušt32_t
)0x00008000Uè

	)

4141 
	#USART_CR2_RXINV
 ((
ušt32_t
)0x00010000Uè

	)

4142 
	#USART_CR2_TXINV
 ((
ušt32_t
)0x00020000Uè

	)

4143 
	#USART_CR2_DATAINV
 ((
ušt32_t
)0x00040000Uè

	)

4144 
	#USART_CR2_MSBFIRST
 ((
ušt32_t
)0x00080000Uè

	)

4145 
	#USART_CR2_ABREN
 ((
ušt32_t
)0x00100000Uè

	)

4146 
	#USART_CR2_ABRMODE
 ((
ušt32_t
)0x00600000Uè

	)

4147 
	#USART_CR2_ABRMODE_0
 ((
ušt32_t
)0x00200000Uè

	)

4148 
	#USART_CR2_ABRMODE_1
 ((
ušt32_t
)0x00400000Uè

	)

4149 
	#USART_CR2_RTOEN
 ((
ušt32_t
)0x00800000Uè

	)

4150 
	#USART_CR2_ADD
 ((
ušt32_t
)0xFF000000Uè

	)

4153 
	#USART_CR3_EIE
 ((
ušt32_t
)0x00000001Uè

	)

4154 
	#USART_CR3_IREN
 ((
ušt32_t
)0x00000002Uè

	)

4155 
	#USART_CR3_IRLP
 ((
ušt32_t
)0x00000004Uè

	)

4156 
	#USART_CR3_HDSEL
 ((
ušt32_t
)0x00000008Uè

	)

4157 
	#USART_CR3_NACK
 ((
ušt32_t
)0x00000010Uè

	)

4158 
	#USART_CR3_SCEN
 ((
ušt32_t
)0x00000020Uè

	)

4159 
	#USART_CR3_DMAR
 ((
ušt32_t
)0x00000040Uè

	)

4160 
	#USART_CR3_DMAT
 ((
ušt32_t
)0x00000080Uè

	)

4161 
	#USART_CR3_RTSE
 ((
ušt32_t
)0x00000100Uè

	)

4162 
	#USART_CR3_CTSE
 ((
ušt32_t
)0x00000200Uè

	)

4163 
	#USART_CR3_CTSIE
 ((
ušt32_t
)0x00000400Uè

	)

4164 
	#USART_CR3_ONEBIT
 ((
ušt32_t
)0x00000800Uè

	)

4165 
	#USART_CR3_OVRDIS
 ((
ušt32_t
)0x00001000Uè

	)

4166 
	#USART_CR3_DDRE
 ((
ušt32_t
)0x00002000Uè

	)

4167 
	#USART_CR3_DEM
 ((
ušt32_t
)0x00004000Uè

	)

4168 
	#USART_CR3_DEP
 ((
ušt32_t
)0x00008000Uè

	)

4169 
	#USART_CR3_SCARCNT
 ((
ušt32_t
)0x000E0000Uè

	)

4170 
	#USART_CR3_SCARCNT_0
 ((
ušt32_t
)0x00020000Uè

	)

4171 
	#USART_CR3_SCARCNT_1
 ((
ušt32_t
)0x00040000Uè

	)

4172 
	#USART_CR3_SCARCNT_2
 ((
ušt32_t
)0x00080000Uè

	)

4173 
	#USART_CR3_WUS
 ((
ušt32_t
)0x00300000Uè

	)

4174 
	#USART_CR3_WUS_0
 ((
ušt32_t
)0x00100000Uè

	)

4175 
	#USART_CR3_WUS_1
 ((
ušt32_t
)0x00200000Uè

	)

4176 
	#USART_CR3_WUFIE
 ((
ušt32_t
)0x00400000Uè

	)

4177 
	#USART_CR3_UCESM
 ((
ušt32_t
)0x00800000Uè

	)

4180 
	#USART_BRR_DIV_FRACTION
 ((
ušt32_t
)0x0000000FUè

	)

4181 
	#USART_BRR_DIV_MANTISSA
 ((
ušt32_t
)0x0000FFF0Uè

	)

4184 
	#USART_GTPR_PSC
 ((
ušt32_t
)0x000000FFUè

	)

4185 
	#USART_GTPR_GT
 ((
ušt32_t
)0x0000FF00Uè

	)

4189 
	#USART_RTOR_RTO
 ((
ušt32_t
)0x00FFFFFFUè

	)

4190 
	#USART_RTOR_BLEN
 ((
ušt32_t
)0xFF000000Uè

	)

4193 
	#USART_RQR_ABRRQ
 ((
ušt32_t
)0x00000001Uè

	)

4194 
	#USART_RQR_SBKRQ
 ((
ušt32_t
)0x00000002Uè

	)

4195 
	#USART_RQR_MMRQ
 ((
ušt32_t
)0x00000004Uè

	)

4196 
	#USART_RQR_RXFRQ
 ((
ušt32_t
)0x00000008Uè

	)

4197 
	#USART_RQR_TXFRQ
 ((
ušt32_t
)0x00000010Uè

	)

4200 
	#USART_ISR_PE
 ((
ušt32_t
)0x00000001Uè

	)

4201 
	#USART_ISR_FE
 ((
ušt32_t
)0x00000002Uè

	)

4202 
	#USART_ISR_NE
 ((
ušt32_t
)0x00000004Uè

	)

4203 
	#USART_ISR_ORE
 ((
ušt32_t
)0x00000008Uè

	)

4204 
	#USART_ISR_IDLE
 ((
ušt32_t
)0x00000010Uè

	)

4205 
	#USART_ISR_RXNE
 ((
ušt32_t
)0x00000020Uè

	)

4206 
	#USART_ISR_TC
 ((
ušt32_t
)0x00000040Uè

	)

4207 
	#USART_ISR_TXE
 ((
ušt32_t
)0x00000080Uè

	)

4208 
	#USART_ISR_LBDF
 ((
ušt32_t
)0x00000100Uè

	)

4209 
	#USART_ISR_CTSIF
 ((
ušt32_t
)0x00000200Uè

	)

4210 
	#USART_ISR_CTS
 ((
ušt32_t
)0x00000400Uè

	)

4211 
	#USART_ISR_RTOF
 ((
ušt32_t
)0x00000800Uè

	)

4212 
	#USART_ISR_EOBF
 ((
ušt32_t
)0x00001000Uè

	)

4213 
	#USART_ISR_ABRE
 ((
ušt32_t
)0x00004000Uè

	)

4214 
	#USART_ISR_ABRF
 ((
ušt32_t
)0x00008000Uè

	)

4215 
	#USART_ISR_BUSY
 ((
ušt32_t
)0x00010000Uè

	)

4216 
	#USART_ISR_CMF
 ((
ušt32_t
)0x00020000Uè

	)

4217 
	#USART_ISR_SBKF
 ((
ušt32_t
)0x00040000Uè

	)

4218 
	#USART_ISR_RWU
 ((
ušt32_t
)0x00080000Uè

	)

4219 
	#USART_ISR_WUF
 ((
ušt32_t
)0x00100000Uè

	)

4220 
	#USART_ISR_TEACK
 ((
ušt32_t
)0x00200000Uè

	)

4221 
	#USART_ISR_REACK
 ((
ušt32_t
)0x00400000Uè

	)

4224 
	#USART_ICR_PECF
 ((
ušt32_t
)0x00000001Uè

	)

4225 
	#USART_ICR_FECF
 ((
ušt32_t
)0x00000002Uè

	)

4226 
	#USART_ICR_NCF
 ((
ušt32_t
)0x00000004Uè

	)

4227 
	#USART_ICR_ORECF
 ((
ušt32_t
)0x00000008Uè

	)

4228 
	#USART_ICR_IDLECF
 ((
ušt32_t
)0x00000010Uè

	)

4229 
	#USART_ICR_TCCF
 ((
ušt32_t
)0x00000040Uè

	)

4230 
	#USART_ICR_LBDCF
 ((
ušt32_t
)0x00000100Uè

	)

4231 
	#USART_ICR_CTSCF
 ((
ušt32_t
)0x00000200Uè

	)

4232 
	#USART_ICR_RTOCF
 ((
ušt32_t
)0x00000800Uè

	)

4233 
	#USART_ICR_EOBCF
 ((
ušt32_t
)0x00001000Uè

	)

4234 
	#USART_ICR_CMCF
 ((
ušt32_t
)0x00020000Uè

	)

4235 
	#USART_ICR_WUCF
 ((
ušt32_t
)0x00100000Uè

	)

4238 
	#USART_RDR_RDR
 ((
ušt32_t
)0x000001FFUè

	)

4241 
	#USART_TDR_TDR
 ((
ušt32_t
)0x000001FFUè

	)

4248 
	#USB_BASE
 ((
ušt32_t
)0x40005C00Uè

	)

4249 
	#USB_PMAADDR
 ((
ušt32_t
)0x40006000Uè

	)

4251 
	#USB_CNTR
 (
USB_BASE
 + 0x40è

	)

4252 
	#USB_ISTR
 (
USB_BASE
 + 0x44è

	)

4253 
	#USB_FNR
 (
USB_BASE
 + 0x48è

	)

4254 
	#USB_DADDR
 (
USB_BASE
 + 0x4Cè

	)

4255 
	#USB_BTABLE
 (
USB_BASE
 + 0x50è

	)

4256 
	#USB_LPMCSR
 (
USB_BASE
 + 0x54è

	)

4257 
	#USB_BCDR
 (
USB_BASE
 + 0x58è

	)

4260 
	#USB_ISTR_CTR
 ((
ušt16_t
)0x8000Uè

	)

4261 
	#USB_ISTR_PMAOVR
 ((
ušt16_t
)0x4000Uè

	)

4262 
	#USB_ISTR_ERR
 ((
ušt16_t
)0x2000Uè

	)

4263 
	#USB_ISTR_WKUP
 ((
ušt16_t
)0x1000Uè

	)

4264 
	#USB_ISTR_SUSP
 ((
ušt16_t
)0x0800Uè

	)

4265 
	#USB_ISTR_RESET
 ((
ušt16_t
)0x0400Uè

	)

4266 
	#USB_ISTR_SOF
 ((
ušt16_t
)0x0200Uè

	)

4267 
	#USB_ISTR_ESOF
 ((
ušt16_t
)0x0100Uè

	)

4268 
	#USB_ISTR_L1REQ
 ((
ušt16_t
)0x0080Uè

	)

4269 
	#USB_ISTR_DIR
 ((
ušt16_t
)0x0010Uè

	)

4270 
	#USB_ISTR_EP_ID
 ((
ušt16_t
)0x000FUè

	)

4272 
	#USB_CLR_CTR
 (~
USB_ISTR_CTR
è

	)

4273 
	#USB_CLR_PMAOVR
 (~
USB_ISTR_PMAOVR
è

	)

4274 
	#USB_CLR_ERR
 (~
USB_ISTR_ERR
è

	)

4275 
	#USB_CLR_WKUP
 (~
USB_ISTR_WKUP
è

	)

4276 
	#USB_CLR_SUSP
 (~
USB_ISTR_SUSP
è

	)

4277 
	#USB_CLR_RESET
 (~
USB_ISTR_RESET
è

	)

4278 
	#USB_CLR_SOF
 (~
USB_ISTR_SOF
è

	)

4279 
	#USB_CLR_ESOF
 (~
USB_ISTR_ESOF
è

	)

4280 
	#USB_CLR_L1REQ
 (~
USB_ISTR_L1REQ
è

	)

4282 
	#USB_CNTR_CTRM
 ((
ušt16_t
)0x8000Uè

	)

4283 
	#USB_CNTR_PMAOVRM
 ((
ušt16_t
)0x4000Uè

	)

4284 
	#USB_CNTR_ERRM
 ((
ušt16_t
)0x2000Uè

	)

4285 
	#USB_CNTR_WKUPM
 ((
ušt16_t
)0x1000Uè

	)

4286 
	#USB_CNTR_SUSPM
 ((
ušt16_t
)0x0800Uè

	)

4287 
	#USB_CNTR_RESETM
 ((
ušt16_t
)0x0400Uè

	)

4288 
	#USB_CNTR_SOFM
 ((
ušt16_t
)0x0200Uè

	)

4289 
	#USB_CNTR_ESOFM
 ((
ušt16_t
)0x0100Uè

	)

4290 
	#USB_CNTR_L1REQM
 ((
ušt16_t
)0x0080Uè

	)

4291 
	#USB_CNTR_L1RESUME
 ((
ušt16_t
)0x0020Uè

	)

4292 
	#USB_CNTR_RESUME
 ((
ušt16_t
)0x0010Uè

	)

4293 
	#USB_CNTR_FSUSP
 ((
ušt16_t
)0x0008Uè

	)

4294 
	#USB_CNTR_LPMODE
 ((
ušt16_t
)0x0004Uè

	)

4295 
	#USB_CNTR_PDWN
 ((
ušt16_t
)0x0002Uè

	)

4296 
	#USB_CNTR_FRES
 ((
ušt16_t
)0x0001Uè

	)

4298 
	#USB_BCDR_DPPU
 ((
ušt16_t
)0x8000Uè

	)

4299 
	#USB_BCDR_PS2DET
 ((
ušt16_t
)0x0080Uè

	)

4300 
	#USB_BCDR_SDET
 ((
ušt16_t
)0x0040Uè

	)

4301 
	#USB_BCDR_PDET
 ((
ušt16_t
)0x0020Uè

	)

4302 
	#USB_BCDR_DCDET
 ((
ušt16_t
)0x0010Uè

	)

4303 
	#USB_BCDR_SDEN
 ((
ušt16_t
)0x0008Uè

	)

4304 
	#USB_BCDR_PDEN
 ((
ušt16_t
)0x0004Uè

	)

4305 
	#USB_BCDR_DCDEN
 ((
ušt16_t
)0x0002Uè

	)

4306 
	#USB_BCDR_BCDEN
 ((
ušt16_t
)0x0001Uè

	)

4308 
	#USB_LPMCSR_BESL
 ((
ušt16_t
)0x00F0Uè

	)

4309 
	#USB_LPMCSR_REMWAKE
 ((
ušt16_t
)0x0008Uè

	)

4310 
	#USB_LPMCSR_LPMACK
 ((
ušt16_t
)0x0002Uè

	)

4311 
	#USB_LPMCSR_LMPEN
 ((
ušt16_t
)0x0001Uè

	)

4313 
	#USB_FNR_RXDP
 ((
ušt16_t
)0x8000Uè

	)

4314 
	#USB_FNR_RXDM
 ((
ušt16_t
)0x4000Uè

	)

4315 
	#USB_FNR_LCK
 ((
ušt16_t
)0x2000Uè

	)

4316 
	#USB_FNR_LSOF
 ((
ušt16_t
)0x1800Uè

	)

4317 
	#USB_FNR_FN
 ((
ušt16_t
)0x07FFUè

	)

4319 
	#USB_DADDR_EF
 ((
ušt8_t
)0x80Uè

	)

4320 
	#USB_DADDR_ADD
 ((
ušt8_t
)0x7FUè

	)

4322 
	#USB_EP0R
 
USB_BASE


	)

4323 
	#USB_EP1R
 (
USB_BASE
 + 0x04è

	)

4324 
	#USB_EP2R
 (
USB_BASE
 + 0x08è

	)

4325 
	#USB_EP3R
 (
USB_BASE
 + 0x0Cè

	)

4326 
	#USB_EP4R
 (
USB_BASE
 + 0x10è

	)

4327 
	#USB_EP5R
 (
USB_BASE
 + 0x14è

	)

4328 
	#USB_EP6R
 (
USB_BASE
 + 0x18è

	)

4329 
	#USB_EP7R
 (
USB_BASE
 + 0x1Cè

	)

4331 
	#USB_EP_CTR_RX
 ((
ušt16_t
)0x8000Uè

	)

4332 
	#USB_EP_DTOG_RX
 ((
ušt16_t
)0x4000Uè

	)

4333 
	#USB_EPRX_STAT
 ((
ušt16_t
)0x3000Uè

	)

4334 
	#USB_EP_SETUP
 ((
ušt16_t
)0x0800Uè

	)

4335 
	#USB_EP_T_FIELD
 ((
ušt16_t
)0x0600Uè

	)

4336 
	#USB_EP_KIND
 ((
ušt16_t
)0x0100Uè

	)

4337 
	#USB_EP_CTR_TX
 ((
ušt16_t
)0x0080Uè

	)

4338 
	#USB_EP_DTOG_TX
 ((
ušt16_t
)0x0040Uè

	)

4339 
	#USB_EPTX_STAT
 ((
ušt16_t
)0x0030Uè

	)

4340 
	#USB_EPADDR_FIELD
 ((
ušt16_t
)0x000FUè

	)

4343 
	#USB_EPREG_MASK
 (
USB_EP_CTR_RX
|
USB_EP_SETUP
|
USB_EP_T_FIELD
|
USB_EP_KIND
|
USB_EP_CTR_TX
|
USB_EPADDR_FIELD
)

	)

4345 
	#USB_EP_TYPE_MASK
 ((
ušt16_t
)0x0600Uè

	)

4346 
	#USB_EP_BULK
 ((
ušt16_t
)0x0000Uè

	)

4347 
	#USB_EP_CONTROL
 ((
ušt16_t
)0x0200Uè

	)

4348 
	#USB_EP_ISOCHRONOUS
 ((
ušt16_t
)0x0400Uè

	)

4349 
	#USB_EP_INTERRUPT
 ((
ušt16_t
)0x0600Uè

	)

4350 
	#USB_EP_T_MASK
 ((
ušt16_t
è~
USB_EP_T_FIELD
 & 
USB_EPREG_MASK
)

	)

4352 
	#USB_EPKIND_MASK
 ((
ušt16_t
)~
USB_EP_KIND
 & 
USB_EPREG_MASK
è

	)

4354 
	#USB_EP_TX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4355 
	#USB_EP_TX_STALL
 ((
ušt16_t
)0x0010Uè

	)

4356 
	#USB_EP_TX_NAK
 ((
ušt16_t
)0x0020Uè

	)

4357 
	#USB_EP_TX_VALID
 ((
ušt16_t
)0x0030Uè

	)

4358 
	#USB_EPTX_DTOG1
 ((
ušt16_t
)0x0010Uè

	)

4359 
	#USB_EPTX_DTOG2
 ((
ušt16_t
)0x0020Uè

	)

4360 
	#USB_EPTX_DTOGMASK
 (
USB_EPTX_STAT
|
USB_EPREG_MASK
)

	)

4362 
	#USB_EP_RX_DIS
 ((
ušt16_t
)0x0000Uè

	)

4363 
	#USB_EP_RX_STALL
 ((
ušt16_t
)0x1000Uè

	)

4364 
	#USB_EP_RX_NAK
 ((
ušt16_t
)0x2000Uè

	)

4365 
	#USB_EP_RX_VALID
 ((
ušt16_t
)0x3000Uè

	)

4366 
	#USB_EPRX_DTOG1
 ((
ušt16_t
)0x1000Uè

	)

4367 
	#USB_EPRX_DTOG2
 ((
ušt16_t
)0x2000Uè

	)

4368 
	#USB_EPRX_DTOGMASK
 (
USB_EPRX_STAT
|
USB_EPREG_MASK
)

	)

4377 
	#WWDG_CR_T
 ((
ušt32_t
)0x0000007FUè

	)

4378 
	#WWDG_CR_T_0
 ((
ušt32_t
)0x00000001Uè

	)

4379 
	#WWDG_CR_T_1
 ((
ušt32_t
)0x00000002Uè

	)

4380 
	#WWDG_CR_T_2
 ((
ušt32_t
)0x00000004Uè

	)

4381 
	#WWDG_CR_T_3
 ((
ušt32_t
)0x00000008Uè

	)

4382 
	#WWDG_CR_T_4
 ((
ušt32_t
)0x00000010Uè

	)

4383 
	#WWDG_CR_T_5
 ((
ušt32_t
)0x00000020Uè

	)

4384 
	#WWDG_CR_T_6
 ((
ušt32_t
)0x00000040Uè

	)

4387 
	#WWDG_CR_T0
 
WWDG_CR_T_0


	)

4388 
	#WWDG_CR_T1
 
WWDG_CR_T_1


	)

4389 
	#WWDG_CR_T2
 
WWDG_CR_T_2


	)

4390 
	#WWDG_CR_T3
 
WWDG_CR_T_3


	)

4391 
	#WWDG_CR_T4
 
WWDG_CR_T_4


	)

4392 
	#WWDG_CR_T5
 
WWDG_CR_T_5


	)

4393 
	#WWDG_CR_T6
 
WWDG_CR_T_6


	)

4395 
	#WWDG_CR_WDGA
 ((
ušt32_t
)0x00000080Uè

	)

4398 
	#WWDG_CFR_W
 ((
ušt32_t
)0x0000007FUè

	)

4399 
	#WWDG_CFR_W_0
 ((
ušt32_t
)0x00000001Uè

	)

4400 
	#WWDG_CFR_W_1
 ((
ušt32_t
)0x00000002Uè

	)

4401 
	#WWDG_CFR_W_2
 ((
ušt32_t
)0x00000004Uè

	)

4402 
	#WWDG_CFR_W_3
 ((
ušt32_t
)0x00000008Uè

	)

4403 
	#WWDG_CFR_W_4
 ((
ušt32_t
)0x00000010Uè

	)

4404 
	#WWDG_CFR_W_5
 ((
ušt32_t
)0x00000020Uè

	)

4405 
	#WWDG_CFR_W_6
 ((
ušt32_t
)0x00000040Uè

	)

4408 
	#WWDG_CFR_W0
 
WWDG_CFR_W_0


	)

4409 
	#WWDG_CFR_W1
 
WWDG_CFR_W_1


	)

4410 
	#WWDG_CFR_W2
 
WWDG_CFR_W_2


	)

4411 
	#WWDG_CFR_W3
 
WWDG_CFR_W_3


	)

4412 
	#WWDG_CFR_W4
 
WWDG_CFR_W_4


	)

4413 
	#WWDG_CFR_W5
 
WWDG_CFR_W_5


	)

4414 
	#WWDG_CFR_W6
 
WWDG_CFR_W_6


	)

4416 
	#WWDG_CFR_WDGTB
 ((
ušt32_t
)0x00000180Uè

	)

4417 
	#WWDG_CFR_WDGTB_0
 ((
ušt32_t
)0x00000080Uè

	)

4418 
	#WWDG_CFR_WDGTB_1
 ((
ušt32_t
)0x00000100Uè

	)

4421 
	#WWDG_CFR_WDGTB0
 
WWDG_CFR_WDGTB_0


	)

4422 
	#WWDG_CFR_WDGTB1
 
WWDG_CFR_WDGTB_1


	)

4424 
	#WWDG_CFR_EWI
 ((
ušt32_t
)0x00000200Uè

	)

4427 
	#WWDG_SR_EWIF
 ((
ušt32_t
)0x00000001Uè

	)

4442 
	#IS_ADC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
ADC1
)

	)

4445 
	#IS_AES_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
AES
)

	)

4448 
	#IS_COMP_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
COMP1
) || \

4449 ((
INSTANCE
è=ð
COMP2
))

	)

4451 
	#IS_COMP_COMMON_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
COMP12_COMMON
)

	)

4454 
	#IS_CRC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
CRC
)

	)

4457 
	#IS_DAC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
DAC
)

	)

4460 
	#IS_DMA_STREAM_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_SŒ—m0
) || \

4461 ((
INSTANCE
è=ð
DMA1_SŒ—m1
) || \

4462 ((
INSTANCE
è=ð
DMA1_SŒ—m2
) || \

4463 ((
INSTANCE
è=ð
DMA1_SŒ—m3
) || \

4464 ((
INSTANCE
è=ð
DMA1_SŒ—m4
) || \

4465 ((
INSTANCE
è=ð
DMA1_SŒ—m5
) || \

4466 ((
INSTANCE
è=ð
DMA1_SŒ—m6
) || \

4467 ((
INSTANCE
è=ð
DMA1_SŒ—m7
))

	)

4470 
	#IS_GPIO_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4471 ((
INSTANCE
è=ð
GPIOB
) || \

4472 ((
INSTANCE
è=ð
GPIOC
) || \

4473 ((
INSTANCE
è=ð
GPIOD
) || \

4474 ((
INSTANCE
è=ð
GPIOE
) || \

4475 ((
INSTANCE
è=ð
GPIOH
))

	)

4477 
	#IS_GPIO_AF_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
GPIOA
) || \

4478 ((
INSTANCE
è=ð
GPIOB
) || \

4479 ((
INSTANCE
è=ð
GPIOC
) || \

4480 ((
INSTANCE
è=ð
GPIOD
) || \

4481 ((
INSTANCE
è=ð
GPIOE
) || \

4482 ((
INSTANCE
è=ð
GPIOH
))

	)

4485 
	#IS_I2C_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4486 ((
INSTANCE
è=ð
I2C2
) || \

4487 ((
INSTANCE
è=ð
I2C3
))

	)

4490 
	#IS_I2S_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
SPI2
)

	)

4493 
	#IS_RNG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RNG
)

	)

4496 
	#IS_RTC_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
RTC
)

	)

4499 
	#IS_SMBUS_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
I2C1
) || \

4500 ((
INSTANCE
è=ð
I2C3
))

	)

4503 
	#IS_SPI_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
SPI1
) || \

4504 ((
INSTANCE
è=ð
SPI2
))

	)

4507 
	#IS_LPTIM_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LPTIM1
)

	)

4510 
	#IS_TIM_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4511 ((
INSTANCE
è=ð
TIM3
) || \

4512 ((
INSTANCE
è=ð
TIM6
) || \

4513 ((
INSTANCE
è=ð
TIM7
) || \

4514 ((
INSTANCE
è=ð
TIM21
) || \

4515 ((
INSTANCE
è=ð
TIM22
))

	)

4518 
	#IS_TIM_COUNTER_MODE_SELECT_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4519 ((
INSTANCE
è=ð
TIM3
) || \

4520 ((
INSTANCE
è=ð
TIM21
) || \

4521 ((
INSTANCE
è=ð
TIM22
))

	)

4524 
	#IS_TIM_CLOCK_DIVISION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4525 ((
INSTANCE
è=ð
TIM3
) || \

4526 ((
INSTANCE
è=ð
TIM21
) || \

4527 ((
INSTANCE
è=ð
TIM22
))

	)

4530 
	#IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4531 ((
INSTANCE
è=ð
TIM3
) || \

4532 ((
INSTANCE
è=ð
TIM21
))

	)

4535 
	#IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4536 ((
INSTANCE
è=ð
TIM3
) || \

4537 ((
INSTANCE
è=ð
TIM21
) || \

4538 ((
INSTANCE
è=ð
TIM22
))

	)

4541 
	#IS_TIM_CLOCKSOURCE_TIX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4542 ((
INSTANCE
è=ð
TIM3
) || \

4543 ((
INSTANCE
è=ð
TIM21
))

	)

4546 
	#IS_TIM_CLOCKSOURCE_ITRX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4547 ((
INSTANCE
è=ð
TIM3
) || \

4548 ((
INSTANCE
è=ð
TIM21
) || \

4549 ((
INSTANCE
è=ð
TIM22
))

	)

4552 
	#IS_TIM_CC1_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4553 ((
INSTANCE
è=ð
TIM3
) || \

4554 ((
INSTANCE
è=ð
TIM21
) || \

4555 ((
INSTANCE
è=ð
TIM22
))

	)

4558 
	#IS_TIM_CC2_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4559 ((
INSTANCE
è=ð
TIM3
) || \

4560 ((
INSTANCE
è=ð
TIM21
) || \

4561 ((
INSTANCE
è=ð
TIM22
))

	)

4564 
	#IS_TIM_CC3_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4565 ((
INSTANCE
è=ð
TIM3
))

	)

4568 
	#IS_TIM_CC4_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4569 ((
INSTANCE
è=ð
TIM3
))

	)

4574 
	#IS_TIM_XOR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4575 ((
INSTANCE
è=ð
TIM3
))

	)

4578 
	#IS_TIM_DMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4579 ((
INSTANCE
è=ð
TIM3
) || \

4580 ((
INSTANCE
è=ð
TIM6
) || \

4581 ((
INSTANCE
è=ð
TIM7
))

	)

4584 
	#IS_TIM_DMA_CC_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4585 ((
INSTANCE
è=ð
TIM3
))

	)

4588 
	#IS_TIM_CCDMA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4589 (
INSTANCE
è=ð
TIM3
))

	)

4592 
	#IS_TIM_DMABURST_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4593 ((
INSTANCE
è=ð
TIM3
))

	)

4596 
	#IS_TIM_MASTER_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4597 ((
INSTANCE
è=ð
TIM3
) || \

4598 ((
INSTANCE
è=ð
TIM6
) || \

4599 ((
INSTANCE
è=ð
TIM7
) || \

4600 ((
INSTANCE
è=ð
TIM21
) || \

4601 ((
INSTANCE
è=ð
TIM22
))

	)

4604 
	#IS_TIM_SLAVE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4605 ((
INSTANCE
è=ð
TIM3
) || \

4606 ((
INSTANCE
è=ð
TIM21
) || \

4607 ((
INSTANCE
è=ð
TIM22
))

	)

4612 
	#IS_TIM_ETR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4613 ((
INSTANCE
è=ð
TIM3
) || \

4614 ((
INSTANCE
è=ð
TIM21
) || \

4615 ((
INSTANCE
è=ð
TIM22
))

	)

4618 
	#IS_TIM_REMAP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4619 ((
INSTANCE
è=ð
TIM3
) || \

4620 ((
INSTANCE
è=ð
TIM21
) || \

4621 ((
INSTANCE
è=ð
TIM22
))

	)

4624 
	#IS_TIM_ENCODER_INTERFACE_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4625 ((
INSTANCE
è=ð
TIM3
) || \

4626 ((
INSTANCE
è=ð
TIM21
) || \

4627 ((
INSTANCE
è=ð
TIM22
))

	)

4630 
	#IS_TIM_OCXREF_CLEAR_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
TIM2
) || \

4631 ((
INSTANCE
è=ð
TIM3
))

	)

4634 
	#IS_TIM_CCX_INSTANCE
(
INSTANCE
, 
CHANNEL
) \

4635 (((((
INSTANCE
è=ð
TIM2
) || \

4636 ((
INSTANCE
è=ð
TIM3
)) \

4638 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4639 ((
CHANNEL
è=ð
TIM_CHANNEL_2
) || \

4640 ((
CHANNEL
è=ð
TIM_CHANNEL_3
) || \

4641 ((
CHANNEL
è=ð
TIM_CHANNEL_4
))) \

4643 (((
INSTANCE
è=ð
TIM21
) && \

4644 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4645 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))) \

4647 (((
INSTANCE
è=ð
TIM22
) && \

4648 (((
CHANNEL
è=ð
TIM_CHANNEL_1
) || \

4649 ((
CHANNEL
è=ð
TIM_CHANNEL_2
))))

	)

4652 
	#IS_UART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4653 ((
INSTANCE
è=ð
USART2
) || \

4654 ((
INSTANCE
è=ð
USART4
) || \

4655 ((
INSTANCE
è=ð
USART5
) || \

4656 ((
INSTANCE
è=ð
LPUART1
))

	)

4659 
	#IS_USART_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4660 ((
INSTANCE
è=ð
USART2
) || \

4661 ((
INSTANCE
è=ð
USART4
) || \

4662 ((
INSTANCE
è=ð
USART5
))

	)

4666 
	#IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4667 ((
INSTANCE
è=ð
USART2
))

	)

4670 
	#IS_UART_HALFDUPLEX_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4671 ((
INSTANCE
è=ð
USART2
) || \

4672 ((
INSTANCE
è=ð
USART4
) || \

4673 ((
INSTANCE
è=ð
USART5
) || \

4674 ((
INSTANCE
è=ð
LPUART1
))

	)

4677 
	#IS_UART_LIN_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4678 ((
INSTANCE
è=ð
USART2
))

	)

4681 
	#IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4682 ((
INSTANCE
è=ð
USART2
) || \

4683 ((
INSTANCE
è=ð
LPUART1
))

	)

4685 
	#IS_UART_HWFLOW_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4686 ((
INSTANCE
è=ð
USART2
) || \

4687 ((
INSTANCE
è=ð
USART4
) || \

4688 ((
INSTANCE
è=ð
USART5
) || \

4689 ((
INSTANCE
è=ð
LPUART1
))

	)

4692 
	#IS_SMARTCARD_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4693 ((
INSTANCE
è=ð
USART2
))

	)

4696 
	#IS_IRDA_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
USART1
) || \

4697 ((
INSTANCE
è=ð
USART2
))

	)

4700 
	#IS_IWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
IWDG
)

	)

4703 
	#IS_USB_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
USB
)

	)

4706 
	#IS_WWDG_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
WWDG
)

	)

4709 
	#IS_LCD_ALL_INSTANCE
(
INSTANCE
è((INSTANCEè=ð
LCD
)

	)

4725 
	#LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4726 
	#AES_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4727 
	#RNG_LPUART1_IRQn
 
AES_RNG_LPUART1_IRQn


	)

4728 
	#TIM6_IRQn
 
TIM6_DAC_IRQn


	)

4729 
	#RCC_IRQn
 
RCC_CRS_IRQn


	)

4732 
	#LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4733 
	#RNG_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4734 
	#AES_LPUART1_IRQHªdËr
 
AES_RNG_LPUART1_IRQHªdËr


	)

4735 
	#TIM6_IRQHªdËr
 
TIM6_DAC_IRQHªdËr


	)

4736 
	#RCC_IRQHªdËr
 
RCC_CRS_IRQHªdËr


	)

4746 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l0xx.h

58 #iâdeà
__STM32L0xx_H


59 
	#__STM32L0xx_H


	)

61 #ifdeà
__ýlu¥lus


72 #ià!
defšed
 (
STM32L0
)

73 
	#STM32L0


	)

80 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
) && \

81 !
defšed
 (
STM32L031xx
è&& !defšed (
STM32L041xx
) && \

82 !
defšed
 (
STM32L051xx
è&& !defšed (
STM32L052xx
è&& !defšed (
STM32L053xx
) && \

83 !
defšed
 (
STM32L061xx
è&& !defšed (
STM32L062xx
è&& !defšed (
STM32L063xx
) && \

84 !
defšed
 (
STM32L071xx
è&& !defšed (
STM32L072xx
è&& !defšed (
STM32L073xx
) && \

85 !
defšed
 (
STM32L081xx
è&& !defšed (
STM32L082xx
è&& !defšed (
STM32L083xx
) \

107 #ià!
defšed
 (
USE_HAL_DRIVER
)

119 
	#__STM32L0xx_CMSIS_VERSION_MAIN
 (0x01è

	)

120 
	#__STM32L0xx_CMSIS_VERSION_SUB1
 (0x05è

	)

121 
	#__STM32L0xx_CMSIS_VERSION_SUB2
 (0x00è

	)

122 
	#__STM32L0xx_CMSIS_VERSION_RC
 (0x00è

	)

123 
	#__STM32L0xx_CMSIS_VERSION
 ((
__STM32L0xx_CMSIS_VERSION_MAIN
 << 24)\

124 |(
__STM32L0xx_CMSIS_VERSION_SUB1
 << 16)\

125 |(
__STM32L0xx_CMSIS_VERSION_SUB2
 << 8 )\

126 |(
__STM32L0xx_CMSIS_VERSION
))

	)

135 #ià
defšed
(
STM32L011xx
)

136 
	~"¡m32l011xx.h
"

137 #–ià
defšed
(
STM32L021xx
)

138 
	~"¡m32l021xx.h
"

139 #–ià
defšed
(
STM32L031xx
)

140 
	~"¡m32l031xx.h
"

141 #–ià
defšed
(
STM32L041xx
)

142 
	~"¡m32l041xx.h
"

143 #–ià
defšed
(
STM32L051xx
)

144 
	~"¡m32l051xx.h
"

145 #–ià
defšed
(
STM32L052xx
)

146 
	~"¡m32l052xx.h
"

147 #–ià
defšed
(
STM32L053xx
)

148 
	~"¡m32l053xx.h
"

149 #–ià
defšed
(
STM32L062xx
)

150 
	~"¡m32l062xx.h
"

151 #–ià
defšed
(
STM32L063xx
)

152 
	~"¡m32l063xx.h
"

153 #–ià
defšed
(
STM32L061xx
)

154 
	~"¡m32l061xx.h
"

155 #–ià
defšed
(
STM32L071xx
)

156 
	~"¡m32l071xx.h
"

157 #–ià
defšed
(
STM32L072xx
)

158 
	~"¡m32l072xx.h
"

159 #–ià
defšed
(
STM32L073xx
)

160 
	~"¡m32l073xx.h
"

161 #–ià
defšed
(
STM32L082xx
)

162 
	~"¡m32l082xx.h
"

163 #–ià
defšed
(
STM32L083xx
)

164 
	~"¡m32l083xx.h
"

165 #–ià
defšed
(
STM32L081xx
)

166 
	~"¡m32l081xx.h
"

180 
RESET
 = 0,

181 
SET
 = !
RESET


182 } 
	tFÏgStus
, 
	tITStus
;

186 
DISABLE
 = 0,

187 
ENABLE
 = !
DISABLE


188 } 
	tFunùiÚ®S‹
;

189 
	#IS_FUNCTIONAL_STATE
(
STATE
è(((STATEè=ð
DISABLE
è|| ((STATEè=ð
ENABLE
))

	)

193 
ERROR
 = 0,

194 
SUCCESS
 = !
ERROR


195 } 
	tE¼ÜStus
;

205 
	#SET_BIT
(
REG
, 
BIT
è((REGè|ð(BIT))

	)

207 
	#CLEAR_BIT
(
REG
, 
BIT
è((REGè&ð~(BIT))

	)

209 
	#READ_BIT
(
REG
, 
BIT
è((REGè& (BIT))

	)

211 
	#CLEAR_REG
(
REG
è((REGèð(0x0))

	)

213 
	#WRITE_REG
(
REG
, 
VAL
è((REGèð(VAL))

	)

215 
	#READ_REG
(
REG
è((REG))

	)

217 
	#MODIFY_REG
(
REG
, 
CLEARMASK
, 
SETMASK
è
	`WRITE_REG
((REG), (((
	`READ_REG
(REG)è& (~(CLEARMASK))è| (SETMASK)))

	)

223 #ià
defšed
 (
USE_HAL_DRIVER
)

224 
	~"¡m32l0xx_h®.h
"

227 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Include/system_stm32l0xx.h

49 #iâdeà
__SYSTEM_STM32L0XX_H


50 
	#__SYSTEM_STM32L0XX_H


	)

52 #ifdeà
__ýlu¥lus


76 
ušt32_t
 
Sy¡emCÜeClock
;

79 cÚ¡ 
ušt8_t
 
AHBP»scTabË
[16];

80 cÚ¡ 
ušt8_t
 
PLLMulTabË
[9];

107 
Sy¡emIn™
();

108 
Sy¡emCÜeClockUpd©e
();

113 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Device/ST/STM32L0xx/Source/Templates/system_stm32l0xx.c

66 
	~"¡m32l0xx.h
"

68 #ià!
defšed
 (
HSE_VALUE
)

69 
	#HSE_VALUE
 ((
ušt32_t
)8000000è

	)

72 #ià!
defšed
 (
MSI_VALUE
)

73 
	#MSI_VALUE
 ((
ušt32_t
)2000000è

	)

76 #ià!
defšed
 (
HSI_VALUE
)

77 
	#HSI_VALUE
 ((
ušt32_t
)16000000è

	)

101 
	#VECT_TAB_OFFSET
 0x00

	)

127 
ušt32_t
 
	gSy¡emCÜeClock
 = 2000000;

128 cÚ¡ 
ušt8_t
 
	gAHBP»scTabË
[16] = {0, 0, 0, 0, 0, 0, 0, 0, 1, 2, 3, 4, 6, 7, 8, 9};

129 cÚ¡ 
ušt8_t
 
	gPLLMulTabË
[9] = {3, 4, 6, 8, 12, 16, 24, 32, 48};

152 
	$Sy¡emIn™
 ()

155 
RCC
->
CR
 |ð(
ušt32_t
)0x00000100;

158 
RCC
->
CFGR
 &ð(
ušt32_t
) 0x88FF400C;

161 
RCC
->
CR
 &ð(
ušt32_t
)0xFEF6FFF6;

164 
RCC
->
CRRCR
 &ð(
ušt32_t
)0xFFFFFFFE;

167 
RCC
->
CR
 &ð(
ušt32_t
)0xFFFBFFFF;

170 
RCC
->
CFGR
 &ð(
ušt32_t
)0xFF02FFFF;

173 
RCC
->
CIER
 = 0x00000000;

176 #ifdeà
VECT_TAB_SRAM


177 
SCB
->
VTOR
 = 
SRAM_BASE
 | 
VECT_TAB_OFFSET
;

179 
SCB
->
VTOR
 = 
FLASH_BASE
 | 
VECT_TAB_OFFSET
;

181 
	}
}

221 
	$Sy¡emCÜeClockUpd©e
 ()

223 
ušt32_t
 
tmp
 = 0, 
¶lmul
 = 0, 
¶ldiv
 = 0, 
¶lsourû
 = 0, 
msœªge
 = 0;

226 
tmp
 = 
RCC
->
CFGR
 & 
RCC_CFGR_SWS
;

228 
tmp
)

231 
msœªge
 = (
RCC
->
ICSCR
 & 
RCC_ICSCR_MSIRANGE
) >> 13;

232 
Sy¡emCÜeClock
 = (32768 * (1 << (
msœªge
 + 1)));

235 
Sy¡emCÜeClock
 = 
HSI_VALUE
;

238 
Sy¡emCÜeClock
 = 
HSE_VALUE
;

242 
¶lmul
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLMUL
;

243 
¶ldiv
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLDIV
;

244 
¶lmul
 = 
PLLMulTabË
[(pllmul >> 18)];

245 
¶ldiv
 = (plldiv >> 22) + 1;

247 
¶lsourû
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLSRC
;

249 ià(
¶lsourû
 == 0x00)

252 
Sy¡emCÜeClock
 = (((
HSI_VALUE
è* 
¶lmul
è/ 
¶ldiv
);

257 
Sy¡emCÜeClock
 = (((
HSE_VALUE
è* 
¶lmul
è/ 
¶ldiv
);

261 
msœªge
 = (
RCC
->
ICSCR
 & 
RCC_ICSCR_MSIRANGE
) >> 13;

262 
Sy¡emCÜeClock
 = (32768 * (1 << (
msœªge
 + 1)));

267 
tmp
 = 
AHBP»scTabË
[((
RCC
->
CFGR
 & 
RCC_CFGR_HPRE
) >> 4)];

269 
Sy¡emCÜeClock
 >>ð
tmp
;

270 
	}
}

	@Drivers/CMSIS/Include/arm_common_tables.h

41 #iâdeà
_ARM_COMMON_TABLES_H


42 
	#_ARM_COMMON_TABLES_H


	)

44 
	~"¬m_m©h.h
"

46 cÚ¡ 
ušt16_t
 
¬mB™RevTabË
[1024];

47 cÚ¡ 
q15_t
 
¬mRecTabËQ15
[64];

48 cÚ¡ 
q31_t
 
¬mRecTabËQ31
[64];

51 cÚ¡ 
æßt32_t
 
twiddËCÛf_16
[32];

52 cÚ¡ 
æßt32_t
 
twiddËCÛf_32
[64];

53 cÚ¡ 
æßt32_t
 
twiddËCÛf_64
[128];

54 cÚ¡ 
æßt32_t
 
twiddËCÛf_128
[256];

55 cÚ¡ 
æßt32_t
 
twiddËCÛf_256
[512];

56 cÚ¡ 
æßt32_t
 
twiddËCÛf_512
[1024];

57 cÚ¡ 
æßt32_t
 
twiddËCÛf_1024
[2048];

58 cÚ¡ 
æßt32_t
 
twiddËCÛf_2048
[4096];

59 cÚ¡ 
æßt32_t
 
twiddËCÛf_4096
[8192];

60 
	#twiddËCÛf
 
twiddËCÛf_4096


	)

61 cÚ¡ 
q31_t
 
twiddËCÛf_16_q31
[24];

62 cÚ¡ 
q31_t
 
twiddËCÛf_32_q31
[48];

63 cÚ¡ 
q31_t
 
twiddËCÛf_64_q31
[96];

64 cÚ¡ 
q31_t
 
twiddËCÛf_128_q31
[192];

65 cÚ¡ 
q31_t
 
twiddËCÛf_256_q31
[384];

66 cÚ¡ 
q31_t
 
twiddËCÛf_512_q31
[768];

67 cÚ¡ 
q31_t
 
twiddËCÛf_1024_q31
[1536];

68 cÚ¡ 
q31_t
 
twiddËCÛf_2048_q31
[3072];

69 cÚ¡ 
q31_t
 
twiddËCÛf_4096_q31
[6144];

70 cÚ¡ 
q15_t
 
twiddËCÛf_16_q15
[24];

71 cÚ¡ 
q15_t
 
twiddËCÛf_32_q15
[48];

72 cÚ¡ 
q15_t
 
twiddËCÛf_64_q15
[96];

73 cÚ¡ 
q15_t
 
twiddËCÛf_128_q15
[192];

74 cÚ¡ 
q15_t
 
twiddËCÛf_256_q15
[384];

75 cÚ¡ 
q15_t
 
twiddËCÛf_512_q15
[768];

76 cÚ¡ 
q15_t
 
twiddËCÛf_1024_q15
[1536];

77 cÚ¡ 
q15_t
 
twiddËCÛf_2048_q15
[3072];

78 cÚ¡ 
q15_t
 
twiddËCÛf_4096_q15
[6144];

79 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_32
[32];

80 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_64
[64];

81 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_128
[128];

82 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_256
[256];

83 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_512
[512];

84 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_1024
[1024];

85 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_2048
[2048];

86 cÚ¡ 
æßt32_t
 
twiddËCÛf_rfá_4096
[4096];

90 
	#ARMBITREVINDEXTABLE__16_TABLE_LENGTH
 ((
ušt16_t
)20 )

	)

91 
	#ARMBITREVINDEXTABLE__32_TABLE_LENGTH
 ((
ušt16_t
)48 )

	)

92 
	#ARMBITREVINDEXTABLE__64_TABLE_LENGTH
 ((
ušt16_t
)56 )

	)

93 
	#ARMBITREVINDEXTABLE_128_TABLE_LENGTH
 ((
ušt16_t
)208 )

	)

94 
	#ARMBITREVINDEXTABLE_256_TABLE_LENGTH
 ((
ušt16_t
)440 )

	)

95 
	#ARMBITREVINDEXTABLE_512_TABLE_LENGTH
 ((
ušt16_t
)448 )

	)

96 
	#ARMBITREVINDEXTABLE1024_TABLE_LENGTH
 ((
ušt16_t
)1800)

	)

97 
	#ARMBITREVINDEXTABLE2048_TABLE_LENGTH
 ((
ušt16_t
)3808)

	)

98 
	#ARMBITREVINDEXTABLE4096_TABLE_LENGTH
 ((
ušt16_t
)4032)

	)

100 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË16
[
ARMBITREVINDEXTABLE__16_TABLE_LENGTH
];

101 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË32
[
ARMBITREVINDEXTABLE__32_TABLE_LENGTH
];

102 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË64
[
ARMBITREVINDEXTABLE__64_TABLE_LENGTH
];

103 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË128
[
ARMBITREVINDEXTABLE_128_TABLE_LENGTH
];

104 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË256
[
ARMBITREVINDEXTABLE_256_TABLE_LENGTH
];

105 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË512
[
ARMBITREVINDEXTABLE_512_TABLE_LENGTH
];

106 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË1024
[
ARMBITREVINDEXTABLE1024_TABLE_LENGTH
];

107 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË2048
[
ARMBITREVINDEXTABLE2048_TABLE_LENGTH
];

108 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË4096
[
ARMBITREVINDEXTABLE4096_TABLE_LENGTH
];

111 
	#ARMBITREVINDEXTABLE_FIXED___16_TABLE_LENGTH
 ((
ušt16_t
)12 )

	)

112 
	#ARMBITREVINDEXTABLE_FIXED___32_TABLE_LENGTH
 ((
ušt16_t
)24 )

	)

113 
	#ARMBITREVINDEXTABLE_FIXED___64_TABLE_LENGTH
 ((
ušt16_t
)56 )

	)

114 
	#ARMBITREVINDEXTABLE_FIXED__128_TABLE_LENGTH
 ((
ušt16_t
)112 )

	)

115 
	#ARMBITREVINDEXTABLE_FIXED__256_TABLE_LENGTH
 ((
ušt16_t
)240 )

	)

116 
	#ARMBITREVINDEXTABLE_FIXED__512_TABLE_LENGTH
 ((
ušt16_t
)480 )

	)

117 
	#ARMBITREVINDEXTABLE_FIXED_1024_TABLE_LENGTH
 ((
ušt16_t
)992 )

	)

118 
	#ARMBITREVINDEXTABLE_FIXED_2048_TABLE_LENGTH
 ((
ušt16_t
)1984)

	)

119 
	#ARMBITREVINDEXTABLE_FIXED_4096_TABLE_LENGTH
 ((
ušt16_t
)4032)

	)

121 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_16
[
ARMBITREVINDEXTABLE_FIXED___16_TABLE_LENGTH
];

122 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_32
[
ARMBITREVINDEXTABLE_FIXED___32_TABLE_LENGTH
];

123 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_64
[
ARMBITREVINDEXTABLE_FIXED___64_TABLE_LENGTH
];

124 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_128
[
ARMBITREVINDEXTABLE_FIXED__128_TABLE_LENGTH
];

125 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_256
[
ARMBITREVINDEXTABLE_FIXED__256_TABLE_LENGTH
];

126 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_512
[
ARMBITREVINDEXTABLE_FIXED__512_TABLE_LENGTH
];

127 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_1024
[
ARMBITREVINDEXTABLE_FIXED_1024_TABLE_LENGTH
];

128 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_2048
[
ARMBITREVINDEXTABLE_FIXED_2048_TABLE_LENGTH
];

129 cÚ¡ 
ušt16_t
 
¬mB™RevIndexTabË_fixed_4096
[
ARMBITREVINDEXTABLE_FIXED_4096_TABLE_LENGTH
];

132 cÚ¡ 
æßt32_t
 
sšTabË_f32
[
FAST_MATH_TABLE_SIZE
 + 1];

133 cÚ¡ 
q31_t
 
sšTabË_q31
[
FAST_MATH_TABLE_SIZE
 + 1];

134 cÚ¡ 
q15_t
 
sšTabË_q15
[
FAST_MATH_TABLE_SIZE
 + 1];

	@Drivers/CMSIS/Include/arm_const_structs.h

43 #iâdeà
_ARM_CONST_STRUCTS_H


44 
	#_ARM_CONST_STRUCTS_H


	)

46 
	~"¬m_m©h.h
"

47 
	~"¬m_commÚ_bËs.h
"

49 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën16
;

50 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën32
;

51 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën64
;

52 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën128
;

53 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën256
;

54 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën512
;

55 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën1024
;

56 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën2048
;

57 cÚ¡ 
¬m_cfá_š¡ªû_f32
 
¬m_cfá_sR_f32_Ën4096
;

59 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën16
;

60 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën32
;

61 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën64
;

62 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën128
;

63 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën256
;

64 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën512
;

65 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën1024
;

66 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën2048
;

67 cÚ¡ 
¬m_cfá_š¡ªû_q31
 
¬m_cfá_sR_q31_Ën4096
;

69 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën16
;

70 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën32
;

71 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën64
;

72 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën128
;

73 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën256
;

74 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën512
;

75 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën1024
;

76 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën2048
;

77 cÚ¡ 
¬m_cfá_š¡ªû_q15
 
¬m_cfá_sR_q15_Ën4096
;

	@Drivers/CMSIS/Include/arm_math.h

288 #iâdeà
_ARM_MATH_H


289 
	#_ARM_MATH_H


	)

292 #ià
defšed
 ( 
__GNUC__
 )

293 #´agm¨
GCC
 
dŸgno¡ic
 
push


294 #´agm¨
GCC
 
dŸgno¡ic
 
ignÜed
 "-Wsign-conversion"

295 #´agm¨
GCC
 
dŸgno¡ic
 
ignÜed
 "-Wconversion"

296 #´agm¨
GCC
 
dŸgno¡ic
 
ignÜed
 "-Wunused-parameter"

299 
	#__CMSIS_GENERIC


	)

301 #ià
defšed
(
ARM_MATH_CM7
)

302 
	~"cÜe_cm7.h
"

303 #–ià
defšed
 (
ARM_MATH_CM4
)

304 
	~"cÜe_cm4.h
"

305 #–ià
defšed
 (
ARM_MATH_CM3
)

306 
	~"cÜe_cm3.h
"

307 #–ià
defšed
 (
ARM_MATH_CM0
)

308 
	~"cÜe_cm0.h
"

309 
	#ARM_MATH_CM0_FAMILY


	)

310 #–ià
defšed
 (
ARM_MATH_CM0PLUS
)

311 
	~"cÜe_cm0¶us.h
"

312 
	#ARM_MATH_CM0_FAMILY


	)

317 #undeà
__CMSIS_GENERIC


318 
	~"¡ršg.h
"

319 
	~"m©h.h
"

320 #ifdeà 
__ýlu¥lus


330 
	#DELTA_Q31
 (0x100)

	)

331 
	#DELTA_Q15
 0x5

	)

332 
	#INDEX_MASK
 0x0000003F

	)

333 #iâdeà
PI


334 
	#PI
 3.14159265358979f

	)

341 
	#FAST_MATH_TABLE_SIZE
 512

	)

342 
	#FAST_MATH_Q31_SHIFT
 (32 - 10)

	)

343 
	#FAST_MATH_Q15_SHIFT
 (16 - 10)

	)

344 
	#CONTROLLER_Q31_SHIFT
 (32 - 9)

	)

345 
	#TABLE_SIZE
 256

	)

346 
	#TABLE_SPACING_Q31
 0x400000

	)

347 
	#TABLE_SPACING_Q15
 0x80

	)

354 
	#INPUT_SPACING
 0xB60B61

	)

359 #iâdeà
UNALIGNED_SUPPORT_DISABLE


360 
	#ALIGN4


	)

362 #ià
defšed
 (
__GNUC__
)

363 
	#ALIGN4
 
	`__©Œibu‹__
((
	`®igÃd
(4)))

	)

365 
	#ALIGN4
 
	`__®ign
(4)

	)

375 
ARM_MATH_SUCCESS
 = 0,

376 
ARM_MATH_ARGUMENT_ERROR
 = -1,

377 
ARM_MATH_LENGTH_ERROR
 = -2,

378 
ARM_MATH_SIZE_MISMATCH
 = -3,

379 
ARM_MATH_NANINF
 = -4,

380 
ARM_MATH_SINGULAR
 = -5,

381 
ARM_MATH_TEST_FAILURE
 = -6

382 } 
	t¬m_¡©us
;

387 
št8_t
 
	tq7_t
;

392 
št16_t
 
	tq15_t
;

397 
št32_t
 
	tq31_t
;

402 
št64_t
 
	tq63_t
;

407 
	tæßt32_t
;

412 
	tæßt64_t
;

417 #ià
defšed
 
__CC_ARM


418 
	#__SIMD32_TYPE
 
št32_t
 
__·cked


	)

419 
	#CMSIS_UNUSED
 
	`__©Œibu‹__
((
unu£d
))

	)

421 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

422 
	#__SIMD32_TYPE
 
št32_t


	)

423 
	#CMSIS_UNUSED
 
	`__©Œibu‹__
((
unu£d
))

	)

425 #–ià
defšed
 
__GNUC__


426 
	#__SIMD32_TYPE
 
št32_t


	)

427 
	#CMSIS_UNUSED
 
	`__©Œibu‹__
((
unu£d
))

	)

429 #–ià
defšed
 
__ICCARM__


430 
	#__SIMD32_TYPE
 
št32_t
 
__·cked


	)

431 
	#CMSIS_UNUSED


	)

433 #–ià
defšed
 
__CSMC__


434 
	#__SIMD32_TYPE
 
št32_t


	)

435 
	#CMSIS_UNUSED


	)

437 #–ià
defšed
 
__TASKING__


438 
	#__SIMD32_TYPE
 
__uÇligÃd
 
št32_t


	)

439 
	#CMSIS_UNUSED


	)

442 #”rÜ 
Unknown
 
compž”


445 
	#__SIMD32
(
addr
è(*(
__SIMD32_TYPE
 **è& (addr))

	)

446 
	#__SIMD32_CONST
(
addr
è((
__SIMD32_TYPE
 *)×ddr))

	)

447 
	#_SIMD32_OFFSET
(
addr
è(*(
__SIMD32_TYPE
 *è×ddr))

	)

448 
	#__SIMD64
(
addr
è(*(
št64_t
 **è& (addr))

	)

450 #ià
defšed
 (
ARM_MATH_CM3
è|| defšed (
ARM_MATH_CM0_FAMILY
)

454 
	#__PKHBT
(
ARG1
, 
ARG2
, 
ARG3
èÐ(((
št32_t
)(ARG1) << 0) & (int32_t)0x0000FFFF) | \

455 (((
št32_t
)(
ARG2
è<< 
ARG3
è& (št32_t)0xFFFF0000è)

	)

456 
	#__PKHTB
(
ARG1
, 
ARG2
, 
ARG3
èÐ(((
št32_t
)(ARG1) << 0) & (int32_t)0xFFFF0000) | \

457 (((
št32_t
)(
ARG2
è>> 
ARG3
è& (št32_t)0x0000FFFFè)

	)

465 #iâdeà
ARM_MATH_BIG_ENDIAN


467 
	#__PACKq7
(
v0
,
v1
,
v2
,
v3
èÐ(((
št32_t
)(v0) << 0) & (int32_t)0x000000FF) | \

468 (((
št32_t
)(
v1
) << 8) & (int32_t)0x0000FF00) | \

469 (((
št32_t
)(
v2
) << 16) & (int32_t)0x00FF0000) | \

470 (((
št32_t
)(
v3
è<< 24è& (št32_t)0xFF000000è)

	)

473 
	#__PACKq7
(
v0
,
v1
,
v2
,
v3
èÐ(((
št32_t
)(v3) << 0) & (int32_t)0x000000FF) | \

474 (((
št32_t
)(
v2
) << 8) & (int32_t)0x0000FF00) | \

475 (((
št32_t
)(
v1
) << 16) & (int32_t)0x00FF0000) | \

476 (((
št32_t
)(
v0
è<< 24è& (št32_t)0xFF000000è)

	)

484 
__INLINE
 
q31_t
 
þ_q63_to_q31
(

485 
q63_t
 
x
)

487  ((
q31_t
è(
x
 >> 32) != ((q31_t) x >> 31)) ?

488 ((0x7FFFFFFF ^ ((
q31_t
è(
x
 >> 63)))) : (q31_t) x;

494 
__INLINE
 
q15_t
 
þ_q63_to_q15
(

495 
q63_t
 
x
)

497  ((
q31_t
è(
x
 >> 32) != ((q31_t) x >> 31)) ?

498 ((0x7FFF ^ ((
q15_t
è(
x
 >> 63)))) : (q15_t) (x >> 15);

504 
__INLINE
 
q7_t
 
þ_q31_to_q7
(

505 
q31_t
 
x
)

507  ((
q31_t
è(
x
 >> 24) != ((q31_t) x >> 23)) ?

508 ((0x7F ^ ((
q7_t
è(
x
 >> 31)))) : (q7_t) x;

514 
__INLINE
 
q15_t
 
þ_q31_to_q15
(

515 
q31_t
 
x
)

517  ((
q31_t
è(
x
 >> 16) != ((q31_t) x >> 15)) ?

518 ((0x7FFF ^ ((
q15_t
è(
x
 >> 31)))) : (q15_t) x;

525 
__INLINE
 
q63_t
 
muÉ32x64
(

526 
q63_t
 
x
,

527 
q31_t
 
y
)

529  ((((
q63_t
è(
x
 & 0x00000000FFFFFFFFè* 
y
) >> 32) +

530 (((
q63_t
è(
x
 >> 32è* 
y
)));

539 #ià
defšed
 (
ARM_MATH_CM0_FAMILY
è&& ((defšed (
__ICCARM__
)) )

540 
__INLINE
 
ušt32_t
 
__CLZ
(

541 
q31_t
 
d©a
);

543 
__INLINE
 
ušt32_t
 
__CLZ
(

544 
q31_t
 
d©a
)

546 
ušt32_t
 
couÁ
 = 0;

547 
ušt32_t
 
mask
 = 0x80000000;

549 (
d©a
 & 
mask
) == 0)

551 
couÁ
 += 1u;

552 
mask
 = mask >> 1u;

555  (
couÁ
);

563 
__INLINE
 
ušt32_t
 
¬m_»c_q31
(

564 
q31_t
 
š
,

565 
q31_t
 * 
d¡
,

566 
q31_t
 * 
pRecTabË
)

568 
q31_t
 
out
;

569 
ušt32_t
 
‹mpV®
;

570 
ušt32_t
 
šdex
, 
i
;

571 
ušt32_t
 
signB™s
;

573 if(
š
 > 0)

575 
signB™s
 = ((
ušt32_t
è(
__CLZ
Ð
š
) - 1));

579 
signB™s
 = ((
ušt32_t
è(
__CLZ
(-
š
) - 1));

583 
š
 = (š << 
signB™s
);

586 
šdex
 = (
ušt32_t
)(
š
 >> 24);

587 
šdex
 = (šdex & 
INDEX_MASK
);

590 
out
 = 
pRecTabË
[
šdex
];

594 
i
 = 0u; i < 2u; i++)

596 
‹mpV®
 = (
ušt32_t
è(((
q63_t
è
š
 * 
out
) >> 31);

597 
‹mpV®
 = 0x7FFFFFFFu -empVal;

600 
out
 = 
þ_q63_to_q31
(((
q63_t
èouˆ* 
‹mpV®
) >> 30);

604 *
d¡
 = 
out
;

607  (
signB™s
 + 1u);

614 
__INLINE
 
ušt32_t
 
¬m_»c_q15
(

615 
q15_t
 
š
,

616 
q15_t
 * 
d¡
,

617 
q15_t
 * 
pRecTabË
)

619 
q15_t
 
out
 = 0;

620 
ušt32_t
 
‹mpV®
 = 0;

621 
ušt32_t
 
šdex
 = 0, 
i
 = 0;

622 
ušt32_t
 
signB™s
 = 0;

624 if(
š
 > 0)

626 
signB™s
 = ((
ušt32_t
)(
__CLZ
Ð
š
) - 17));

630 
signB™s
 = ((
ušt32_t
)(
__CLZ
(-
š
) - 17));

634 
š
 = (š << 
signB™s
);

637 
šdex
 = (
ušt32_t
)(
š
 >> 8);

638 
šdex
 = (šdex & 
INDEX_MASK
);

641 
out
 = 
pRecTabË
[
šdex
];

645 
i
 = 0u; i < 2u; i++)

647 
‹mpV®
 = (
ušt32_t
è(((
q31_t
è
š
 * 
out
) >> 15);

648 
‹mpV®
 = 0x7FFFu -empVal;

650 
out
 = (
q15_t
è(((
q31_t
èouˆ* 
‹mpV®
) >> 14);

655 *
d¡
 = 
out
;

658  (
signB™s
 + 1);

665 #ià
defšed
(
ARM_MATH_CM0_FAMILY
)

666 
__INLINE
 
q31_t
 
__SSAT
(

667 
q31_t
 
x
,

668 
ušt32_t
 
y
)

670 
št32_t
 
posMax
, 
ÃgMš
;

671 
ušt32_t
 
i
;

673 
posMax
 = 1;

674 
i
 = 0; i < (
y
 - 1); i++)

676 
posMax
 =…osMax * 2;

679 if(
x
 > 0)

681 
posMax
 = (posMax - 1);

683 if(
x
 > 
posMax
)

685 
x
 = 
posMax
;

690 
ÃgMš
 = -
posMax
;

692 if(
x
 < 
ÃgMš
)

694 
x
 = 
ÃgMš
;

697  (
x
);

705 #ià
defšed
 (
ARM_MATH_CM3
è|| defšed (
ARM_MATH_CM0_FAMILY
)

710 
__INLINE
 
ušt32_t
 
__QADD8
(

711 
ušt32_t
 
x
,

712 
ušt32_t
 
y
)

714 
q31_t
 
r
, 
s
, 
t
, 
u
;

716 
r
 = 
__SSAT
(((((
q31_t
)
x
 << 24è>> 24è+ (((q31_t)
y
 << 24è>> 24)), 8è& (
št32_t
)0x000000FF;

717 
s
 = 
__SSAT
(((((
q31_t
)
x
 << 16è>> 24è+ (((q31_t)
y
 << 16è>> 24)), 8è& (
št32_t
)0x000000FF;

718 
t
 = 
__SSAT
(((((
q31_t
)
x
 << 8è>> 24è+ (((q31_t)
y
 << 8è>> 24)), 8è& (
št32_t
)0x000000FF;

719 
u
 = 
__SSAT
(((((
q31_t
)
x
 ) >> 24è+ (((q31_t)
y
 ) >> 24)), 8è& (
št32_t
)0x000000FF;

721  ((
ušt32_t
)((
u
 << 24è| (
t
 << 16è| (
s
 << 8è| (
r
 )));

728 
__INLINE
 
ušt32_t
 
__QSUB8
(

729 
ušt32_t
 
x
,

730 
ušt32_t
 
y
)

732 
q31_t
 
r
, 
s
, 
t
, 
u
;

734 
r
 = 
__SSAT
(((((
q31_t
)
x
 << 24è>> 24è- (((q31_t)
y
 << 24è>> 24)), 8è& (
št32_t
)0x000000FF;

735 
s
 = 
__SSAT
(((((
q31_t
)
x
 << 16è>> 24è- (((q31_t)
y
 << 16è>> 24)), 8è& (
št32_t
)0x000000FF;

736 
t
 = 
__SSAT
(((((
q31_t
)
x
 << 8è>> 24è- (((q31_t)
y
 << 8è>> 24)), 8è& (
št32_t
)0x000000FF;

737 
u
 = 
__SSAT
(((((
q31_t
)
x
 ) >> 24è- (((q31_t)
y
 ) >> 24)), 8è& (
št32_t
)0x000000FF;

739  ((
ušt32_t
)((
u
 << 24è| (
t
 << 16è| (
s
 << 8è| (
r
 )));

746 
__INLINE
 
ušt32_t
 
__QADD16
(

747 
ušt32_t
 
x
,

748 
ušt32_t
 
y
)

751 
q31_t
 
r
 = 0, 
s
 = 0;

753 
r
 = 
__SSAT
(((((
q31_t
)
x
 << 16è>> 16è+ (((q31_t)
y
 << 16è>> 16)), 16è& (
št32_t
)0x0000FFFF;

754 
s
 = 
__SSAT
(((((
q31_t
)
x
 ) >> 16è+ (((q31_t)
y
 ) >> 16)), 16è& (
št32_t
)0x0000FFFF;

756  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

763 
__INLINE
 
ušt32_t
 
__SHADD16
(

764 
ušt32_t
 
x
,

765 
ušt32_t
 
y
)

767 
q31_t
 
r
, 
s
;

769 
r
 = (((((
q31_t
)
x
 << 16è>> 16è+ (((q31_t)
y
 << 16è>> 16)è>> 1è& (
št32_t
)0x0000FFFF;

770 
s
 = (((((
q31_t
)
x
 ) >> 16è+ (((q31_t)
y
 ) >> 16)è>> 1è& (
št32_t
)0x0000FFFF;

772  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

779 
__INLINE
 
ušt32_t
 
__QSUB16
(

780 
ušt32_t
 
x
,

781 
ušt32_t
 
y
)

783 
q31_t
 
r
, 
s
;

785 
r
 = 
__SSAT
(((((
q31_t
)
x
 << 16è>> 16è- (((q31_t)
y
 << 16è>> 16)), 16è& (
št32_t
)0x0000FFFF;

786 
s
 = 
__SSAT
(((((
q31_t
)
x
 ) >> 16è- (((q31_t)
y
 ) >> 16)), 16è& (
št32_t
)0x0000FFFF;

788  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

795 
__INLINE
 
ušt32_t
 
__SHSUB16
(

796 
ušt32_t
 
x
,

797 
ušt32_t
 
y
)

799 
q31_t
 
r
, 
s
;

801 
r
 = (((((
q31_t
)
x
 << 16è>> 16è- (((q31_t)
y
 << 16è>> 16)è>> 1è& (
št32_t
)0x0000FFFF;

802 
s
 = (((((
q31_t
)
x
 ) >> 16è- (((q31_t)
y
 ) >> 16)è>> 1è& (
št32_t
)0x0000FFFF;

804  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

811 
__INLINE
 
ušt32_t
 
__QASX
(

812 
ušt32_t
 
x
,

813 
ušt32_t
 
y
)

815 
q31_t
 
r
, 
s
;

817 
r
 = 
__SSAT
(((((
q31_t
)
x
 << 16è>> 16è- (((q31_t)
y
 ) >> 16)), 16è& (
št32_t
)0x0000FFFF;

818 
s
 = 
__SSAT
(((((
q31_t
)
x
 ) >> 16è+ (((q31_t)
y
 << 16è>> 16)), 16è& (
št32_t
)0x0000FFFF;

820  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

827 
__INLINE
 
ušt32_t
 
__SHASX
(

828 
ušt32_t
 
x
,

829 
ušt32_t
 
y
)

831 
q31_t
 
r
, 
s
;

833 
r
 = (((((
q31_t
)
x
 << 16è>> 16è- (((q31_t)
y
 ) >> 16)è>> 1è& (
št32_t
)0x0000FFFF;

834 
s
 = (((((
q31_t
)
x
 ) >> 16è+ (((q31_t)
y
 << 16è>> 16)è>> 1è& (
št32_t
)0x0000FFFF;

836  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

843 
__INLINE
 
ušt32_t
 
__QSAX
(

844 
ušt32_t
 
x
,

845 
ušt32_t
 
y
)

847 
q31_t
 
r
, 
s
;

849 
r
 = 
__SSAT
(((((
q31_t
)
x
 << 16è>> 16è+ (((q31_t)
y
 ) >> 16)), 16è& (
št32_t
)0x0000FFFF;

850 
s
 = 
__SSAT
(((((
q31_t
)
x
 ) >> 16è- (((q31_t)
y
 << 16è>> 16)), 16è& (
št32_t
)0x0000FFFF;

852  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

859 
__INLINE
 
ušt32_t
 
__SHSAX
(

860 
ušt32_t
 
x
,

861 
ušt32_t
 
y
)

863 
q31_t
 
r
, 
s
;

865 
r
 = (((((
q31_t
)
x
 << 16è>> 16è+ (((q31_t)
y
 ) >> 16)è>> 1è& (
št32_t
)0x0000FFFF;

866 
s
 = (((((
q31_t
)
x
 ) >> 16è- (((q31_t)
y
 << 16è>> 16)è>> 1è& (
št32_t
)0x0000FFFF;

868  ((
ušt32_t
)((
s
 << 16è| (
r
 )));

875 
__INLINE
 
ušt32_t
 
__SMUSDX
(

876 
ušt32_t
 
x
,

877 
ušt32_t
 
y
)

879  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 ) >> 16)) -

880 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 << 16) >> 16)) ));

886 
__INLINE
 
ušt32_t
 
__SMUADX
(

887 
ušt32_t
 
x
,

888 
ušt32_t
 
y
)

890  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 ) >> 16)) +

891 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 << 16) >> 16)) ));

898 
__INLINE
 
št32_t
 
__QADD
(

899 
št32_t
 
x
,

900 
št32_t
 
y
)

902  ((
št32_t
)(
þ_q63_to_q31
((
q63_t
)
x
 + (
q31_t
)
y
)));

909 
__INLINE
 
št32_t
 
__QSUB
(

910 
št32_t
 
x
,

911 
št32_t
 
y
)

913  ((
št32_t
)(
þ_q63_to_q31
((
q63_t
)
x
 - (
q31_t
)
y
)));

920 
__INLINE
 
ušt32_t
 
__SMLAD
(

921 
ušt32_t
 
x
,

922 
ušt32_t
 
y
,

923 
ušt32_t
 
sum
)

925  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 << 16) >> 16)) +

926 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 ) >> 16)) +

927 Ð((
q31_t
)
sum
 ) ) ));

934 
__INLINE
 
ušt32_t
 
__SMLADX
(

935 
ušt32_t
 
x
,

936 
ušt32_t
 
y
,

937 
ušt32_t
 
sum
)

939  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 ) >> 16)) +

940 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 << 16) >> 16)) +

941 Ð((
q31_t
)
sum
 ) ) ));

948 
__INLINE
 
ušt32_t
 
__SMLSDX
(

949 
ušt32_t
 
x
,

950 
ušt32_t
 
y
,

951 
ušt32_t
 
sum
)

953  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 ) >> 16)) -

954 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 << 16) >> 16)) +

955 Ð((
q31_t
)
sum
 ) ) ));

962 
__INLINE
 
ušt64_t
 
__SMLALD
(

963 
ušt32_t
 
x
,

964 
ušt32_t
 
y
,

965 
ušt64_t
 
sum
)

968  ((
ušt64_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 << 16) >> 16)) +

969 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 ) >> 16)) +

970 Ð((
q63_t
)
sum
 ) ) ));

977 
__INLINE
 
ušt64_t
 
__SMLALDX
(

978 
ušt32_t
 
x
,

979 
ušt32_t
 
y
,

980 
ušt64_t
 
sum
)

983  ((
ušt64_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 ) >> 16)) +

984 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 << 16) >> 16)) +

985 Ð((
q63_t
)
sum
 ) ) ));

992 
__INLINE
 
ušt32_t
 
__SMUAD
(

993 
ušt32_t
 
x
,

994 
ušt32_t
 
y
)

996  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 << 16) >> 16)) +

997 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 ) >> 16)) ));

1004 
__INLINE
 
ušt32_t
 
__SMUSD
(

1005 
ušt32_t
 
x
,

1006 
ušt32_t
 
y
)

1008  ((
ušt32_t
)(((((
q31_t
)
x
 << 16è>> 16è* (((q31_t)
y
 << 16) >> 16)) -

1009 ((((
q31_t
)
x
 ) >> 16è* (((q31_t)
y
 ) >> 16)) ));

1016 
__INLINE
 
ušt32_t
 
__SXTB16
(

1017 
ušt32_t
 
x
)

1019  ((
ušt32_t
)(((((
q31_t
)
x
 << 24) >> 24) & (q31_t)0x0000FFFF) |

1020 ((((
q31_t
)
x
 << 8) >> 8) & (q31_t)0xFFFF0000) ));

1031 
ušt16_t
 
numT­s
;

1032 
q7_t
 *
pS‹
;

1033 
q7_t
 *
pCÛffs
;

1034 } 
	t¬m_fœ_š¡ªû_q7
;

1041 
ušt16_t
 
numT­s
;

1042 
q15_t
 *
pS‹
;

1043 
q15_t
 *
pCÛffs
;

1044 } 
	t¬m_fœ_š¡ªû_q15
;

1051 
ušt16_t
 
numT­s
;

1052 
q31_t
 *
pS‹
;

1053 
q31_t
 *
pCÛffs
;

1054 } 
	t¬m_fœ_š¡ªû_q31
;

1061 
ušt16_t
 
numT­s
;

1062 
æßt32_t
 *
pS‹
;

1063 
æßt32_t
 *
pCÛffs
;

1064 } 
	t¬m_fœ_š¡ªû_f32
;

1074 
¬m_fœ_q7
(

1075 cÚ¡ 
¬m_fœ_š¡ªû_q7
 * 
S
,

1076 
q7_t
 * 
pSrc
,

1077 
q7_t
 * 
pD¡
,

1078 
ušt32_t
 
blockSize
);

1089 
¬m_fœ_š™_q7
(

1090 
¬m_fœ_š¡ªû_q7
 * 
S
,

1091 
ušt16_t
 
numT­s
,

1092 
q7_t
 * 
pCÛffs
,

1093 
q7_t
 * 
pS‹
,

1094 
ušt32_t
 
blockSize
);

1104 
¬m_fœ_q15
(

1105 cÚ¡ 
¬m_fœ_š¡ªû_q15
 * 
S
,

1106 
q15_t
 * 
pSrc
,

1107 
q15_t
 * 
pD¡
,

1108 
ušt32_t
 
blockSize
);

1118 
¬m_fœ_ç¡_q15
(

1119 cÚ¡ 
¬m_fœ_š¡ªû_q15
 * 
S
,

1120 
q15_t
 * 
pSrc
,

1121 
q15_t
 * 
pD¡
,

1122 
ušt32_t
 
blockSize
);

1135 
¬m_¡©us
 
¬m_fœ_š™_q15
(

1136 
¬m_fœ_š¡ªû_q15
 * 
S
,

1137 
ušt16_t
 
numT­s
,

1138 
q15_t
 * 
pCÛffs
,

1139 
q15_t
 * 
pS‹
,

1140 
ušt32_t
 
blockSize
);

1150 
¬m_fœ_q31
(

1151 cÚ¡ 
¬m_fœ_š¡ªû_q31
 * 
S
,

1152 
q31_t
 * 
pSrc
,

1153 
q31_t
 * 
pD¡
,

1154 
ušt32_t
 
blockSize
);

1164 
¬m_fœ_ç¡_q31
(

1165 cÚ¡ 
¬m_fœ_š¡ªû_q31
 * 
S
,

1166 
q31_t
 * 
pSrc
,

1167 
q31_t
 * 
pD¡
,

1168 
ušt32_t
 
blockSize
);

1179 
¬m_fœ_š™_q31
(

1180 
¬m_fœ_š¡ªû_q31
 * 
S
,

1181 
ušt16_t
 
numT­s
,

1182 
q31_t
 * 
pCÛffs
,

1183 
q31_t
 * 
pS‹
,

1184 
ušt32_t
 
blockSize
);

1194 
¬m_fœ_f32
(

1195 cÚ¡ 
¬m_fœ_š¡ªû_f32
 * 
S
,

1196 
æßt32_t
 * 
pSrc
,

1197 
æßt32_t
 * 
pD¡
,

1198 
ušt32_t
 
blockSize
);

1209 
¬m_fœ_š™_f32
(

1210 
¬m_fœ_š¡ªû_f32
 * 
S
,

1211 
ušt16_t
 
numT­s
,

1212 
æßt32_t
 * 
pCÛffs
,

1213 
æßt32_t
 * 
pS‹
,

1214 
ušt32_t
 
blockSize
);

1222 
št8_t
 
numSges
;

1223 
q15_t
 *
pS‹
;

1224 
q15_t
 *
pCÛffs
;

1225 
št8_t
 
po¡Shiá
;

1226 } 
	t¬m_biquad_ÿsd_df1_š¡_q15
;

1233 
ušt32_t
 
numSges
;

1234 
q31_t
 *
pS‹
;

1235 
q31_t
 *
pCÛffs
;

1236 
ušt8_t
 
po¡Shiá
;

1237 } 
	t¬m_biquad_ÿsd_df1_š¡_q31
;

1244 
ušt32_t
 
numSges
;

1245 
æßt32_t
 *
pS‹
;

1246 
æßt32_t
 *
pCÛffs
;

1247 } 
	t¬m_biquad_ÿsd_df1_š¡_f32
;

1257 
¬m_biquad_ÿsÿde_df1_q15
(

1258 cÚ¡ 
¬m_biquad_ÿsd_df1_š¡_q15
 * 
S
,

1259 
q15_t
 * 
pSrc
,

1260 
q15_t
 * 
pD¡
,

1261 
ušt32_t
 
blockSize
);

1272 
¬m_biquad_ÿsÿde_df1_š™_q15
(

1273 
¬m_biquad_ÿsd_df1_š¡_q15
 * 
S
,

1274 
ušt8_t
 
numSges
,

1275 
q15_t
 * 
pCÛffs
,

1276 
q15_t
 * 
pS‹
,

1277 
št8_t
 
po¡Shiá
);

1287 
¬m_biquad_ÿsÿde_df1_ç¡_q15
(

1288 cÚ¡ 
¬m_biquad_ÿsd_df1_š¡_q15
 * 
S
,

1289 
q15_t
 * 
pSrc
,

1290 
q15_t
 * 
pD¡
,

1291 
ušt32_t
 
blockSize
);

1301 
¬m_biquad_ÿsÿde_df1_q31
(

1302 cÚ¡ 
¬m_biquad_ÿsd_df1_š¡_q31
 * 
S
,

1303 
q31_t
 * 
pSrc
,

1304 
q31_t
 * 
pD¡
,

1305 
ušt32_t
 
blockSize
);

1315 
¬m_biquad_ÿsÿde_df1_ç¡_q31
(

1316 cÚ¡ 
¬m_biquad_ÿsd_df1_š¡_q31
 * 
S
,

1317 
q31_t
 * 
pSrc
,

1318 
q31_t
 * 
pD¡
,

1319 
ušt32_t
 
blockSize
);

1330 
¬m_biquad_ÿsÿde_df1_š™_q31
(

1331 
¬m_biquad_ÿsd_df1_š¡_q31
 * 
S
,

1332 
ušt8_t
 
numSges
,

1333 
q31_t
 * 
pCÛffs
,

1334 
q31_t
 * 
pS‹
,

1335 
št8_t
 
po¡Shiá
);

1345 
¬m_biquad_ÿsÿde_df1_f32
(

1346 cÚ¡ 
¬m_biquad_ÿsd_df1_š¡_f32
 * 
S
,

1347 
æßt32_t
 * 
pSrc
,

1348 
æßt32_t
 * 
pD¡
,

1349 
ušt32_t
 
blockSize
);

1359 
¬m_biquad_ÿsÿde_df1_š™_f32
(

1360 
¬m_biquad_ÿsd_df1_š¡_f32
 * 
S
,

1361 
ušt8_t
 
numSges
,

1362 
æßt32_t
 * 
pCÛffs
,

1363 
æßt32_t
 * 
pS‹
);

1371 
ušt16_t
 
numRows
;

1372 
ušt16_t
 
numCÞs
;

1373 
æßt32_t
 *
pD©a
;

1374 } 
	t¬m_m©rix_š¡ªû_f32
;

1382 
ušt16_t
 
numRows
;

1383 
ušt16_t
 
numCÞs
;

1384 
æßt64_t
 *
pD©a
;

1385 } 
	t¬m_m©rix_š¡ªû_f64
;

1392 
ušt16_t
 
numRows
;

1393 
ušt16_t
 
numCÞs
;

1394 
q15_t
 *
pD©a
;

1395 } 
	t¬m_m©rix_š¡ªû_q15
;

1402 
ušt16_t
 
numRows
;

1403 
ušt16_t
 
numCÞs
;

1404 
q31_t
 *
pD©a
;

1405 } 
	t¬m_m©rix_š¡ªû_q31
;

1416 
¬m_¡©us
 
¬m_m©_add_f32
(

1417 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcA
,

1418 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcB
,

1419 
¬m_m©rix_š¡ªû_f32
 * 
pD¡
);

1430 
¬m_¡©us
 
¬m_m©_add_q15
(

1431 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcA
,

1432 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcB
,

1433 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
);

1444 
¬m_¡©us
 
¬m_m©_add_q31
(

1445 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcA
,

1446 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcB
,

1447 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1458 
¬m_¡©us
 
¬m_m©_cm¶x_muÉ_f32
(

1459 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcA
,

1460 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcB
,

1461 
¬m_m©rix_š¡ªû_f32
 * 
pD¡
);

1472 
¬m_¡©us
 
¬m_m©_cm¶x_muÉ_q15
(

1473 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcA
,

1474 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcB
,

1475 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
,

1476 
q15_t
 * 
pSü©ch
);

1487 
¬m_¡©us
 
¬m_m©_cm¶x_muÉ_q31
(

1488 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcA
,

1489 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcB
,

1490 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1500 
¬m_¡©us
 
¬m_m©_Œªs_f32
(

1501 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrc
,

1502 
¬m_m©rix_š¡ªû_f32
 * 
pD¡
);

1512 
¬m_¡©us
 
¬m_m©_Œªs_q15
(

1513 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrc
,

1514 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
);

1524 
¬m_¡©us
 
¬m_m©_Œªs_q31
(

1525 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrc
,

1526 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1537 
¬m_¡©us
 
¬m_m©_muÉ_f32
(

1538 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcA
,

1539 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcB
,

1540 
¬m_m©rix_š¡ªû_f32
 * 
pD¡
);

1552 
¬m_¡©us
 
¬m_m©_muÉ_q15
(

1553 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcA
,

1554 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcB
,

1555 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
,

1556 
q15_t
 * 
pS‹
);

1568 
¬m_¡©us
 
¬m_m©_muÉ_ç¡_q15
(

1569 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcA
,

1570 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcB
,

1571 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
,

1572 
q15_t
 * 
pS‹
);

1583 
¬m_¡©us
 
¬m_m©_muÉ_q31
(

1584 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcA
,

1585 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcB
,

1586 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1597 
¬m_¡©us
 
¬m_m©_muÉ_ç¡_q31
(

1598 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcA
,

1599 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcB
,

1600 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1611 
¬m_¡©us
 
¬m_m©_sub_f32
(

1612 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcA
,

1613 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrcB
,

1614 
¬m_m©rix_š¡ªû_f32
 * 
pD¡
);

1625 
¬m_¡©us
 
¬m_m©_sub_q15
(

1626 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcA
,

1627 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrcB
,

1628 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
);

1639 
¬m_¡©us
 
¬m_m©_sub_q31
(

1640 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcA
,

1641 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrcB
,

1642 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1653 
¬m_¡©us
 
¬m_m©_sÿË_f32
(

1654 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
pSrc
,

1655 
æßt32_t
 
sÿË
,

1656 
¬m_m©rix_š¡ªû_f32
 * 
pD¡
);

1668 
¬m_¡©us
 
¬m_m©_sÿË_q15
(

1669 cÚ¡ 
¬m_m©rix_š¡ªû_q15
 * 
pSrc
,

1670 
q15_t
 
sÿËF¿ù
,

1671 
št32_t
 
shiá
,

1672 
¬m_m©rix_š¡ªû_q15
 * 
pD¡
);

1684 
¬m_¡©us
 
¬m_m©_sÿË_q31
(

1685 cÚ¡ 
¬m_m©rix_š¡ªû_q31
 * 
pSrc
,

1686 
q31_t
 
sÿËF¿ù
,

1687 
št32_t
 
shiá
,

1688 
¬m_m©rix_š¡ªû_q31
 * 
pD¡
);

1698 
¬m_m©_š™_q31
(

1699 
¬m_m©rix_š¡ªû_q31
 * 
S
,

1700 
ušt16_t
 
nRows
,

1701 
ušt16_t
 
nCÞumns
,

1702 
q31_t
 * 
pD©a
);

1712 
¬m_m©_š™_q15
(

1713 
¬m_m©rix_š¡ªû_q15
 * 
S
,

1714 
ušt16_t
 
nRows
,

1715 
ušt16_t
 
nCÞumns
,

1716 
q15_t
 * 
pD©a
);

1726 
¬m_m©_š™_f32
(

1727 
¬m_m©rix_š¡ªû_f32
 * 
S
,

1728 
ušt16_t
 
nRows
,

1729 
ušt16_t
 
nCÞumns
,

1730 
æßt32_t
 * 
pD©a
);

1739 
q15_t
 
A0
;

1740 #ifdeà
ARM_MATH_CM0_FAMILY


1741 
q15_t
 
A1
;

1742 
q15_t
 
A2
;

1744 
q31_t
 
A1
;

1746 
q15_t
 
¡©e
[3];

1747 
q15_t
 
Kp
;

1748 
q15_t
 
Ki
;

1749 
q15_t
 
Kd
;

1750 } 
	t¬m_pid_š¡ªû_q15
;

1757 
q31_t
 
A0
;

1758 
q31_t
 
A1
;

1759 
q31_t
 
A2
;

1760 
q31_t
 
¡©e
[3];

1761 
q31_t
 
Kp
;

1762 
q31_t
 
Ki
;

1763 
q31_t
 
Kd
;

1764 } 
	t¬m_pid_š¡ªû_q31
;

1771 
æßt32_t
 
A0
;

1772 
æßt32_t
 
A1
;

1773 
æßt32_t
 
A2
;

1774 
æßt32_t
 
¡©e
[3];

1775 
æßt32_t
 
Kp
;

1776 
æßt32_t
 
Ki
;

1777 
æßt32_t
 
Kd
;

1778 } 
	t¬m_pid_š¡ªû_f32
;

1787 
¬m_pid_š™_f32
(

1788 
¬m_pid_š¡ªû_f32
 * 
S
,

1789 
št32_t
 
»£tS‹FÏg
);

1796 
¬m_pid_»£t_f32
(

1797 
¬m_pid_š¡ªû_f32
 * 
S
);

1805 
¬m_pid_š™_q31
(

1806 
¬m_pid_š¡ªû_q31
 * 
S
,

1807 
št32_t
 
»£tS‹FÏg
);

1815 
¬m_pid_»£t_q31
(

1816 
¬m_pid_š¡ªû_q31
 * 
S
);

1824 
¬m_pid_š™_q15
(

1825 
¬m_pid_š¡ªû_q15
 * 
S
,

1826 
št32_t
 
»£tS‹FÏg
);

1833 
¬m_pid_»£t_q15
(

1834 
¬m_pid_š¡ªû_q15
 * 
S
);

1842 
ušt32_t
 
nV®ues
;

1843 
æßt32_t
 
x1
;

1844 
æßt32_t
 
xS·cšg
;

1845 
æßt32_t
 *
pYD©a
;

1846 } 
	t¬m_lš—r_š‹½_š¡ªû_f32
;

1853 
ušt16_t
 
numRows
;

1854 
ušt16_t
 
numCÞs
;

1855 
æßt32_t
 *
pD©a
;

1856 } 
	t¬m_bžš—r_š‹½_š¡ªû_f32
;

1863 
ušt16_t
 
numRows
;

1864 
ušt16_t
 
numCÞs
;

1865 
q31_t
 *
pD©a
;

1866 } 
	t¬m_bžš—r_š‹½_š¡ªû_q31
;

1873 
ušt16_t
 
numRows
;

1874 
ušt16_t
 
numCÞs
;

1875 
q15_t
 *
pD©a
;

1876 } 
	t¬m_bžš—r_š‹½_š¡ªû_q15
;

1883 
ušt16_t
 
numRows
;

1884 
ušt16_t
 
numCÞs
;

1885 
q7_t
 *
pD©a
;

1886 } 
	t¬m_bžš—r_š‹½_š¡ªû_q7
;

1896 
¬m_muÉ_q7
(

1897 
q7_t
 * 
pSrcA
,

1898 
q7_t
 * 
pSrcB
,

1899 
q7_t
 * 
pD¡
,

1900 
ušt32_t
 
blockSize
);

1910 
¬m_muÉ_q15
(

1911 
q15_t
 * 
pSrcA
,

1912 
q15_t
 * 
pSrcB
,

1913 
q15_t
 * 
pD¡
,

1914 
ušt32_t
 
blockSize
);

1924 
¬m_muÉ_q31
(

1925 
q31_t
 * 
pSrcA
,

1926 
q31_t
 * 
pSrcB
,

1927 
q31_t
 * 
pD¡
,

1928 
ušt32_t
 
blockSize
);

1938 
¬m_muÉ_f32
(

1939 
æßt32_t
 * 
pSrcA
,

1940 
æßt32_t
 * 
pSrcB
,

1941 
æßt32_t
 * 
pD¡
,

1942 
ušt32_t
 
blockSize
);

1950 
ušt16_t
 
fáL’
;

1951 
ušt8_t
 
ifáFÏg
;

1952 
ušt8_t
 
b™Rev”£FÏg
;

1953 
q15_t
 *
pTwiddË
;

1954 
ušt16_t
 *
pB™RevTabË
;

1955 
ušt16_t
 
twidCÛfModif›r
;

1956 
ušt16_t
 
b™RevFaùÜ
;

1957 } 
	t¬m_cfá_¿dix2_š¡ªû_q15
;

1960 
¬m_¡©us
 
¬m_cfá_¿dix2_š™_q15
(

1961 
¬m_cfá_¿dix2_š¡ªû_q15
 * 
S
,

1962 
ušt16_t
 
fáL’
,

1963 
ušt8_t
 
ifáFÏg
,

1964 
ušt8_t
 
b™Rev”£FÏg
);

1967 
¬m_cfá_¿dix2_q15
(

1968 cÚ¡ 
¬m_cfá_¿dix2_š¡ªû_q15
 * 
S
,

1969 
q15_t
 * 
pSrc
);

1977 
ušt16_t
 
fáL’
;

1978 
ušt8_t
 
ifáFÏg
;

1979 
ušt8_t
 
b™Rev”£FÏg
;

1980 
q15_t
 *
pTwiddË
;

1981 
ušt16_t
 *
pB™RevTabË
;

1982 
ušt16_t
 
twidCÛfModif›r
;

1983 
ušt16_t
 
b™RevFaùÜ
;

1984 } 
	t¬m_cfá_¿dix4_š¡ªû_q15
;

1987 
¬m_¡©us
 
¬m_cfá_¿dix4_š™_q15
(

1988 
¬m_cfá_¿dix4_š¡ªû_q15
 * 
S
,

1989 
ušt16_t
 
fáL’
,

1990 
ušt8_t
 
ifáFÏg
,

1991 
ušt8_t
 
b™Rev”£FÏg
);

1994 
¬m_cfá_¿dix4_q15
(

1995 cÚ¡ 
¬m_cfá_¿dix4_š¡ªû_q15
 * 
S
,

1996 
q15_t
 * 
pSrc
);

2003 
ušt16_t
 
fáL’
;

2004 
ušt8_t
 
ifáFÏg
;

2005 
ušt8_t
 
b™Rev”£FÏg
;

2006 
q31_t
 *
pTwiddË
;

2007 
ušt16_t
 *
pB™RevTabË
;

2008 
ušt16_t
 
twidCÛfModif›r
;

2009 
ušt16_t
 
b™RevFaùÜ
;

2010 } 
	t¬m_cfá_¿dix2_š¡ªû_q31
;

2013 
¬m_¡©us
 
¬m_cfá_¿dix2_š™_q31
(

2014 
¬m_cfá_¿dix2_š¡ªû_q31
 * 
S
,

2015 
ušt16_t
 
fáL’
,

2016 
ušt8_t
 
ifáFÏg
,

2017 
ušt8_t
 
b™Rev”£FÏg
);

2020 
¬m_cfá_¿dix2_q31
(

2021 cÚ¡ 
¬m_cfá_¿dix2_š¡ªû_q31
 * 
S
,

2022 
q31_t
 * 
pSrc
);

2029 
ušt16_t
 
fáL’
;

2030 
ušt8_t
 
ifáFÏg
;

2031 
ušt8_t
 
b™Rev”£FÏg
;

2032 
q31_t
 *
pTwiddË
;

2033 
ušt16_t
 *
pB™RevTabË
;

2034 
ušt16_t
 
twidCÛfModif›r
;

2035 
ušt16_t
 
b™RevFaùÜ
;

2036 } 
	t¬m_cfá_¿dix4_š¡ªû_q31
;

2039 
¬m_cfá_¿dix4_q31
(

2040 cÚ¡ 
¬m_cfá_¿dix4_š¡ªû_q31
 * 
S
,

2041 
q31_t
 * 
pSrc
);

2044 
¬m_¡©us
 
¬m_cfá_¿dix4_š™_q31
(

2045 
¬m_cfá_¿dix4_š¡ªû_q31
 * 
S
,

2046 
ušt16_t
 
fáL’
,

2047 
ušt8_t
 
ifáFÏg
,

2048 
ušt8_t
 
b™Rev”£FÏg
);

2055 
ušt16_t
 
fáL’
;

2056 
ušt8_t
 
ifáFÏg
;

2057 
ušt8_t
 
b™Rev”£FÏg
;

2058 
æßt32_t
 *
pTwiddË
;

2059 
ušt16_t
 *
pB™RevTabË
;

2060 
ušt16_t
 
twidCÛfModif›r
;

2061 
ušt16_t
 
b™RevFaùÜ
;

2062 
æßt32_t
 
ÚebyfáL’
;

2063 } 
	t¬m_cfá_¿dix2_š¡ªû_f32
;

2066 
¬m_¡©us
 
¬m_cfá_¿dix2_š™_f32
(

2067 
¬m_cfá_¿dix2_š¡ªû_f32
 * 
S
,

2068 
ušt16_t
 
fáL’
,

2069 
ušt8_t
 
ifáFÏg
,

2070 
ušt8_t
 
b™Rev”£FÏg
);

2073 
¬m_cfá_¿dix2_f32
(

2074 cÚ¡ 
¬m_cfá_¿dix2_š¡ªû_f32
 * 
S
,

2075 
æßt32_t
 * 
pSrc
);

2082 
ušt16_t
 
fáL’
;

2083 
ušt8_t
 
ifáFÏg
;

2084 
ušt8_t
 
b™Rev”£FÏg
;

2085 
æßt32_t
 *
pTwiddË
;

2086 
ušt16_t
 *
pB™RevTabË
;

2087 
ušt16_t
 
twidCÛfModif›r
;

2088 
ušt16_t
 
b™RevFaùÜ
;

2089 
æßt32_t
 
ÚebyfáL’
;

2090 } 
	t¬m_cfá_¿dix4_š¡ªû_f32
;

2093 
¬m_¡©us
 
¬m_cfá_¿dix4_š™_f32
(

2094 
¬m_cfá_¿dix4_š¡ªû_f32
 * 
S
,

2095 
ušt16_t
 
fáL’
,

2096 
ušt8_t
 
ifáFÏg
,

2097 
ušt8_t
 
b™Rev”£FÏg
);

2100 
¬m_cfá_¿dix4_f32
(

2101 cÚ¡ 
¬m_cfá_¿dix4_š¡ªû_f32
 * 
S
,

2102 
æßt32_t
 * 
pSrc
);

2109 
ušt16_t
 
fáL’
;

2110 cÚ¡ 
q15_t
 *
pTwiddË
;

2111 cÚ¡ 
ušt16_t
 *
pB™RevTabË
;

2112 
ušt16_t
 
b™RevL’gth
;

2113 } 
	t¬m_cfá_š¡ªû_q15
;

2115 
¬m_cfá_q15
(

2116 cÚ¡ 
¬m_cfá_š¡ªû_q15
 * 
S
,

2117 
q15_t
 * 
p1
,

2118 
ušt8_t
 
ifáFÏg
,

2119 
ušt8_t
 
b™Rev”£FÏg
);

2126 
ušt16_t
 
fáL’
;

2127 cÚ¡ 
q31_t
 *
pTwiddË
;

2128 cÚ¡ 
ušt16_t
 *
pB™RevTabË
;

2129 
ušt16_t
 
b™RevL’gth
;

2130 } 
	t¬m_cfá_š¡ªû_q31
;

2132 
¬m_cfá_q31
(

2133 cÚ¡ 
¬m_cfá_š¡ªû_q31
 * 
S
,

2134 
q31_t
 * 
p1
,

2135 
ušt8_t
 
ifáFÏg
,

2136 
ušt8_t
 
b™Rev”£FÏg
);

2143 
ušt16_t
 
fáL’
;

2144 cÚ¡ 
æßt32_t
 *
pTwiddË
;

2145 cÚ¡ 
ušt16_t
 *
pB™RevTabË
;

2146 
ušt16_t
 
b™RevL’gth
;

2147 } 
	t¬m_cfá_š¡ªû_f32
;

2149 
¬m_cfá_f32
(

2150 cÚ¡ 
¬m_cfá_š¡ªû_f32
 * 
S
,

2151 
æßt32_t
 * 
p1
,

2152 
ušt8_t
 
ifáFÏg
,

2153 
ušt8_t
 
b™Rev”£FÏg
);

2160 
ušt32_t
 
fáL’R—l
;

2161 
ušt8_t
 
ifáFÏgR
;

2162 
ušt8_t
 
b™Rev”£FÏgR
;

2163 
ušt32_t
 
twidCÛfRModif›r
;

2164 
q15_t
 *
pTwiddËAR—l
;

2165 
q15_t
 *
pTwiddËBR—l
;

2166 cÚ¡ 
¬m_cfá_š¡ªû_q15
 *
pCfá
;

2167 } 
	t¬m_rfá_š¡ªû_q15
;

2169 
¬m_¡©us
 
¬m_rfá_š™_q15
(

2170 
¬m_rfá_š¡ªû_q15
 * 
S
,

2171 
ušt32_t
 
fáL’R—l
,

2172 
ušt32_t
 
ifáFÏgR
,

2173 
ušt32_t
 
b™Rev”£FÏg
);

2175 
¬m_rfá_q15
(

2176 cÚ¡ 
¬m_rfá_š¡ªû_q15
 * 
S
,

2177 
q15_t
 * 
pSrc
,

2178 
q15_t
 * 
pD¡
);

2185 
ušt32_t
 
fáL’R—l
;

2186 
ušt8_t
 
ifáFÏgR
;

2187 
ušt8_t
 
b™Rev”£FÏgR
;

2188 
ušt32_t
 
twidCÛfRModif›r
;

2189 
q31_t
 *
pTwiddËAR—l
;

2190 
q31_t
 *
pTwiddËBR—l
;

2191 cÚ¡ 
¬m_cfá_š¡ªû_q31
 *
pCfá
;

2192 } 
	t¬m_rfá_š¡ªû_q31
;

2194 
¬m_¡©us
 
¬m_rfá_š™_q31
(

2195 
¬m_rfá_š¡ªû_q31
 * 
S
,

2196 
ušt32_t
 
fáL’R—l
,

2197 
ušt32_t
 
ifáFÏgR
,

2198 
ušt32_t
 
b™Rev”£FÏg
);

2200 
¬m_rfá_q31
(

2201 cÚ¡ 
¬m_rfá_š¡ªû_q31
 * 
S
,

2202 
q31_t
 * 
pSrc
,

2203 
q31_t
 * 
pD¡
);

2210 
ušt32_t
 
fáL’R—l
;

2211 
ušt16_t
 
fáL’By2
;

2212 
ušt8_t
 
ifáFÏgR
;

2213 
ušt8_t
 
b™Rev”£FÏgR
;

2214 
ušt32_t
 
twidCÛfRModif›r
;

2215 
æßt32_t
 *
pTwiddËAR—l
;

2216 
æßt32_t
 *
pTwiddËBR—l
;

2217 
¬m_cfá_¿dix4_š¡ªû_f32
 *
pCfá
;

2218 } 
	t¬m_rfá_š¡ªû_f32
;

2220 
¬m_¡©us
 
¬m_rfá_š™_f32
(

2221 
¬m_rfá_š¡ªû_f32
 * 
S
,

2222 
¬m_cfá_¿dix4_š¡ªû_f32
 * 
S_CFFT
,

2223 
ušt32_t
 
fáL’R—l
,

2224 
ušt32_t
 
ifáFÏgR
,

2225 
ušt32_t
 
b™Rev”£FÏg
);

2227 
¬m_rfá_f32
(

2228 cÚ¡ 
¬m_rfá_š¡ªû_f32
 * 
S
,

2229 
æßt32_t
 * 
pSrc
,

2230 
æßt32_t
 * 
pD¡
);

2237 
¬m_cfá_š¡ªû_f32
 
Sšt
;

2238 
ušt16_t
 
fáL’RFFT
;

2239 
æßt32_t
 * 
pTwiddËRFFT
;

2240 } 
	t¬m_rfá_ç¡_š¡ªû_f32
 ;

2242 
¬m_¡©us
 
¬m_rfá_ç¡_š™_f32
 (

2243 
¬m_rfá_ç¡_š¡ªû_f32
 * 
S
,

2244 
ušt16_t
 
fáL’
);

2246 
¬m_rfá_ç¡_f32
(

2247 
¬m_rfá_ç¡_š¡ªû_f32
 * 
S
,

2248 
æßt32_t
 * 
p
, flßt32_ˆ* 
pOut
,

2249 
ušt8_t
 
ifáFÏg
);

2256 
ušt16_t
 
N
;

2257 
ušt16_t
 
Nby2
;

2258 
æßt32_t
 
nÜm®ize
;

2259 
æßt32_t
 *
pTwiddË
;

2260 
æßt32_t
 *
pCosFaùÜ
;

2261 
¬m_rfá_š¡ªû_f32
 *
pRfá
;

2262 
¬m_cfá_¿dix4_š¡ªû_f32
 *
pCfá
;

2263 } 
	t¬m_dù4_š¡ªû_f32
;

2276 
¬m_¡©us
 
¬m_dù4_š™_f32
(

2277 
¬m_dù4_š¡ªû_f32
 * 
S
,

2278 
¬m_rfá_š¡ªû_f32
 * 
S_RFFT
,

2279 
¬m_cfá_¿dix4_š¡ªû_f32
 * 
S_CFFT
,

2280 
ušt16_t
 
N
,

2281 
ušt16_t
 
Nby2
,

2282 
æßt32_t
 
nÜm®ize
);

2291 
¬m_dù4_f32
(

2292 cÚ¡ 
¬m_dù4_š¡ªû_f32
 * 
S
,

2293 
æßt32_t
 * 
pS‹
,

2294 
æßt32_t
 * 
pIÆšeBufãr
);

2302 
ušt16_t
 
N
;

2303 
ušt16_t
 
Nby2
;

2304 
q31_t
 
nÜm®ize
;

2305 
q31_t
 *
pTwiddË
;

2306 
q31_t
 *
pCosFaùÜ
;

2307 
¬m_rfá_š¡ªû_q31
 *
pRfá
;

2308 
¬m_cfá_¿dix4_š¡ªû_q31
 *
pCfá
;

2309 } 
	t¬m_dù4_š¡ªû_q31
;

2322 
¬m_¡©us
 
¬m_dù4_š™_q31
(

2323 
¬m_dù4_š¡ªû_q31
 * 
S
,

2324 
¬m_rfá_š¡ªû_q31
 * 
S_RFFT
,

2325 
¬m_cfá_¿dix4_š¡ªû_q31
 * 
S_CFFT
,

2326 
ušt16_t
 
N
,

2327 
ušt16_t
 
Nby2
,

2328 
q31_t
 
nÜm®ize
);

2337 
¬m_dù4_q31
(

2338 cÚ¡ 
¬m_dù4_š¡ªû_q31
 * 
S
,

2339 
q31_t
 * 
pS‹
,

2340 
q31_t
 * 
pIÆšeBufãr
);

2348 
ušt16_t
 
N
;

2349 
ušt16_t
 
Nby2
;

2350 
q15_t
 
nÜm®ize
;

2351 
q15_t
 *
pTwiddË
;

2352 
q15_t
 *
pCosFaùÜ
;

2353 
¬m_rfá_š¡ªû_q15
 *
pRfá
;

2354 
¬m_cfá_¿dix4_š¡ªû_q15
 *
pCfá
;

2355 } 
	t¬m_dù4_š¡ªû_q15
;

2368 
¬m_¡©us
 
¬m_dù4_š™_q15
(

2369 
¬m_dù4_š¡ªû_q15
 * 
S
,

2370 
¬m_rfá_š¡ªû_q15
 * 
S_RFFT
,

2371 
¬m_cfá_¿dix4_š¡ªû_q15
 * 
S_CFFT
,

2372 
ušt16_t
 
N
,

2373 
ušt16_t
 
Nby2
,

2374 
q15_t
 
nÜm®ize
);

2383 
¬m_dù4_q15
(

2384 cÚ¡ 
¬m_dù4_š¡ªû_q15
 * 
S
,

2385 
q15_t
 * 
pS‹
,

2386 
q15_t
 * 
pIÆšeBufãr
);

2396 
¬m_add_f32
(

2397 
æßt32_t
 * 
pSrcA
,

2398 
æßt32_t
 * 
pSrcB
,

2399 
æßt32_t
 * 
pD¡
,

2400 
ušt32_t
 
blockSize
);

2410 
¬m_add_q7
(

2411 
q7_t
 * 
pSrcA
,

2412 
q7_t
 * 
pSrcB
,

2413 
q7_t
 * 
pD¡
,

2414 
ušt32_t
 
blockSize
);

2424 
¬m_add_q15
(

2425 
q15_t
 * 
pSrcA
,

2426 
q15_t
 * 
pSrcB
,

2427 
q15_t
 * 
pD¡
,

2428 
ušt32_t
 
blockSize
);

2438 
¬m_add_q31
(

2439 
q31_t
 * 
pSrcA
,

2440 
q31_t
 * 
pSrcB
,

2441 
q31_t
 * 
pD¡
,

2442 
ušt32_t
 
blockSize
);

2452 
¬m_sub_f32
(

2453 
æßt32_t
 * 
pSrcA
,

2454 
æßt32_t
 * 
pSrcB
,

2455 
æßt32_t
 * 
pD¡
,

2456 
ušt32_t
 
blockSize
);

2466 
¬m_sub_q7
(

2467 
q7_t
 * 
pSrcA
,

2468 
q7_t
 * 
pSrcB
,

2469 
q7_t
 * 
pD¡
,

2470 
ušt32_t
 
blockSize
);

2480 
¬m_sub_q15
(

2481 
q15_t
 * 
pSrcA
,

2482 
q15_t
 * 
pSrcB
,

2483 
q15_t
 * 
pD¡
,

2484 
ušt32_t
 
blockSize
);

2494 
¬m_sub_q31
(

2495 
q31_t
 * 
pSrcA
,

2496 
q31_t
 * 
pSrcB
,

2497 
q31_t
 * 
pD¡
,

2498 
ušt32_t
 
blockSize
);

2508 
¬m_sÿË_f32
(

2509 
æßt32_t
 * 
pSrc
,

2510 
æßt32_t
 
sÿË
,

2511 
æßt32_t
 * 
pD¡
,

2512 
ušt32_t
 
blockSize
);

2523 
¬m_sÿË_q7
(

2524 
q7_t
 * 
pSrc
,

2525 
q7_t
 
sÿËF¿ù
,

2526 
št8_t
 
shiá
,

2527 
q7_t
 * 
pD¡
,

2528 
ušt32_t
 
blockSize
);

2539 
¬m_sÿË_q15
(

2540 
q15_t
 * 
pSrc
,

2541 
q15_t
 
sÿËF¿ù
,

2542 
št8_t
 
shiá
,

2543 
q15_t
 * 
pD¡
,

2544 
ušt32_t
 
blockSize
);

2555 
¬m_sÿË_q31
(

2556 
q31_t
 * 
pSrc
,

2557 
q31_t
 
sÿËF¿ù
,

2558 
št8_t
 
shiá
,

2559 
q31_t
 * 
pD¡
,

2560 
ušt32_t
 
blockSize
);

2569 
¬m_abs_q7
(

2570 
q7_t
 * 
pSrc
,

2571 
q7_t
 * 
pD¡
,

2572 
ušt32_t
 
blockSize
);

2581 
¬m_abs_f32
(

2582 
æßt32_t
 * 
pSrc
,

2583 
æßt32_t
 * 
pD¡
,

2584 
ušt32_t
 
blockSize
);

2593 
¬m_abs_q15
(

2594 
q15_t
 * 
pSrc
,

2595 
q15_t
 * 
pD¡
,

2596 
ušt32_t
 
blockSize
);

2605 
¬m_abs_q31
(

2606 
q31_t
 * 
pSrc
,

2607 
q31_t
 * 
pD¡
,

2608 
ušt32_t
 
blockSize
);

2618 
¬m_dÙ_´od_f32
(

2619 
æßt32_t
 * 
pSrcA
,

2620 
æßt32_t
 * 
pSrcB
,

2621 
ušt32_t
 
blockSize
,

2622 
æßt32_t
 * 
»suÉ
);

2632 
¬m_dÙ_´od_q7
(

2633 
q7_t
 * 
pSrcA
,

2634 
q7_t
 * 
pSrcB
,

2635 
ušt32_t
 
blockSize
,

2636 
q31_t
 * 
»suÉ
);

2646 
¬m_dÙ_´od_q15
(

2647 
q15_t
 * 
pSrcA
,

2648 
q15_t
 * 
pSrcB
,

2649 
ušt32_t
 
blockSize
,

2650 
q63_t
 * 
»suÉ
);

2660 
¬m_dÙ_´od_q31
(

2661 
q31_t
 * 
pSrcA
,

2662 
q31_t
 * 
pSrcB
,

2663 
ušt32_t
 
blockSize
,

2664 
q63_t
 * 
»suÉ
);

2674 
¬m_shiá_q7
(

2675 
q7_t
 * 
pSrc
,

2676 
št8_t
 
shiáB™s
,

2677 
q7_t
 * 
pD¡
,

2678 
ušt32_t
 
blockSize
);

2688 
¬m_shiá_q15
(

2689 
q15_t
 * 
pSrc
,

2690 
št8_t
 
shiáB™s
,

2691 
q15_t
 * 
pD¡
,

2692 
ušt32_t
 
blockSize
);

2702 
¬m_shiá_q31
(

2703 
q31_t
 * 
pSrc
,

2704 
št8_t
 
shiáB™s
,

2705 
q31_t
 * 
pD¡
,

2706 
ušt32_t
 
blockSize
);

2716 
¬m_off£t_f32
(

2717 
æßt32_t
 * 
pSrc
,

2718 
æßt32_t
 
off£t
,

2719 
æßt32_t
 * 
pD¡
,

2720 
ušt32_t
 
blockSize
);

2730 
¬m_off£t_q7
(

2731 
q7_t
 * 
pSrc
,

2732 
q7_t
 
off£t
,

2733 
q7_t
 * 
pD¡
,

2734 
ušt32_t
 
blockSize
);

2744 
¬m_off£t_q15
(

2745 
q15_t
 * 
pSrc
,

2746 
q15_t
 
off£t
,

2747 
q15_t
 * 
pD¡
,

2748 
ušt32_t
 
blockSize
);

2758 
¬m_off£t_q31
(

2759 
q31_t
 * 
pSrc
,

2760 
q31_t
 
off£t
,

2761 
q31_t
 * 
pD¡
,

2762 
ušt32_t
 
blockSize
);

2771 
¬m_Ãg©e_f32
(

2772 
æßt32_t
 * 
pSrc
,

2773 
æßt32_t
 * 
pD¡
,

2774 
ušt32_t
 
blockSize
);

2783 
¬m_Ãg©e_q7
(

2784 
q7_t
 * 
pSrc
,

2785 
q7_t
 * 
pD¡
,

2786 
ušt32_t
 
blockSize
);

2795 
¬m_Ãg©e_q15
(

2796 
q15_t
 * 
pSrc
,

2797 
q15_t
 * 
pD¡
,

2798 
ušt32_t
 
blockSize
);

2807 
¬m_Ãg©e_q31
(

2808 
q31_t
 * 
pSrc
,

2809 
q31_t
 * 
pD¡
,

2810 
ušt32_t
 
blockSize
);

2819 
¬m_cÝy_f32
(

2820 
æßt32_t
 * 
pSrc
,

2821 
æßt32_t
 * 
pD¡
,

2822 
ušt32_t
 
blockSize
);

2831 
¬m_cÝy_q7
(

2832 
q7_t
 * 
pSrc
,

2833 
q7_t
 * 
pD¡
,

2834 
ušt32_t
 
blockSize
);

2843 
¬m_cÝy_q15
(

2844 
q15_t
 * 
pSrc
,

2845 
q15_t
 * 
pD¡
,

2846 
ušt32_t
 
blockSize
);

2855 
¬m_cÝy_q31
(

2856 
q31_t
 * 
pSrc
,

2857 
q31_t
 * 
pD¡
,

2858 
ušt32_t
 
blockSize
);

2867 
¬m_fžl_f32
(

2868 
æßt32_t
 
v®ue
,

2869 
æßt32_t
 * 
pD¡
,

2870 
ušt32_t
 
blockSize
);

2879 
¬m_fžl_q7
(

2880 
q7_t
 
v®ue
,

2881 
q7_t
 * 
pD¡
,

2882 
ušt32_t
 
blockSize
);

2891 
¬m_fžl_q15
(

2892 
q15_t
 
v®ue
,

2893 
q15_t
 * 
pD¡
,

2894 
ušt32_t
 
blockSize
);

2903 
¬m_fžl_q31
(

2904 
q31_t
 
v®ue
,

2905 
q31_t
 * 
pD¡
,

2906 
ušt32_t
 
blockSize
);

2917 
¬m_cÚv_f32
(

2918 
æßt32_t
 * 
pSrcA
,

2919 
ušt32_t
 
¤cAL’
,

2920 
æßt32_t
 * 
pSrcB
,

2921 
ušt32_t
 
¤cBL’
,

2922 
æßt32_t
 * 
pD¡
);

2935 
¬m_cÚv_Ýt_q15
(

2936 
q15_t
 * 
pSrcA
,

2937 
ušt32_t
 
¤cAL’
,

2938 
q15_t
 * 
pSrcB
,

2939 
ušt32_t
 
¤cBL’
,

2940 
q15_t
 * 
pD¡
,

2941 
q15_t
 * 
pSü©ch1
,

2942 
q15_t
 * 
pSü©ch2
);

2953 
¬m_cÚv_q15
(

2954 
q15_t
 * 
pSrcA
,

2955 
ušt32_t
 
¤cAL’
,

2956 
q15_t
 * 
pSrcB
,

2957 
ušt32_t
 
¤cBL’
,

2958 
q15_t
 * 
pD¡
);

2969 
¬m_cÚv_ç¡_q15
(

2970 
q15_t
 * 
pSrcA
,

2971 
ušt32_t
 
¤cAL’
,

2972 
q15_t
 * 
pSrcB
,

2973 
ušt32_t
 
¤cBL’
,

2974 
q15_t
 * 
pD¡
);

2987 
¬m_cÚv_ç¡_Ýt_q15
(

2988 
q15_t
 * 
pSrcA
,

2989 
ušt32_t
 
¤cAL’
,

2990 
q15_t
 * 
pSrcB
,

2991 
ušt32_t
 
¤cBL’
,

2992 
q15_t
 * 
pD¡
,

2993 
q15_t
 * 
pSü©ch1
,

2994 
q15_t
 * 
pSü©ch2
);

3005 
¬m_cÚv_q31
(

3006 
q31_t
 * 
pSrcA
,

3007 
ušt32_t
 
¤cAL’
,

3008 
q31_t
 * 
pSrcB
,

3009 
ušt32_t
 
¤cBL’
,

3010 
q31_t
 * 
pD¡
);

3021 
¬m_cÚv_ç¡_q31
(

3022 
q31_t
 * 
pSrcA
,

3023 
ušt32_t
 
¤cAL’
,

3024 
q31_t
 * 
pSrcB
,

3025 
ušt32_t
 
¤cBL’
,

3026 
q31_t
 * 
pD¡
);

3039 
¬m_cÚv_Ýt_q7
(

3040 
q7_t
 * 
pSrcA
,

3041 
ušt32_t
 
¤cAL’
,

3042 
q7_t
 * 
pSrcB
,

3043 
ušt32_t
 
¤cBL’
,

3044 
q7_t
 * 
pD¡
,

3045 
q15_t
 * 
pSü©ch1
,

3046 
q15_t
 * 
pSü©ch2
);

3057 
¬m_cÚv_q7
(

3058 
q7_t
 * 
pSrcA
,

3059 
ušt32_t
 
¤cAL’
,

3060 
q7_t
 * 
pSrcB
,

3061 
ušt32_t
 
¤cBL’
,

3062 
q7_t
 * 
pD¡
);

3076 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_f32
(

3077 
æßt32_t
 * 
pSrcA
,

3078 
ušt32_t
 
¤cAL’
,

3079 
æßt32_t
 * 
pSrcB
,

3080 
ušt32_t
 
¤cBL’
,

3081 
æßt32_t
 * 
pD¡
,

3082 
ušt32_t
 
fœ¡Index
,

3083 
ušt32_t
 
numPošts
);

3099 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_Ýt_q15
(

3100 
q15_t
 * 
pSrcA
,

3101 
ušt32_t
 
¤cAL’
,

3102 
q15_t
 * 
pSrcB
,

3103 
ušt32_t
 
¤cBL’
,

3104 
q15_t
 * 
pD¡
,

3105 
ušt32_t
 
fœ¡Index
,

3106 
ušt32_t
 
numPošts
,

3107 
q15_t
 * 
pSü©ch1
,

3108 
q15_t
 * 
pSü©ch2
);

3122 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_q15
(

3123 
q15_t
 * 
pSrcA
,

3124 
ušt32_t
 
¤cAL’
,

3125 
q15_t
 * 
pSrcB
,

3126 
ušt32_t
 
¤cBL’
,

3127 
q15_t
 * 
pD¡
,

3128 
ušt32_t
 
fœ¡Index
,

3129 
ušt32_t
 
numPošts
);

3143 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_ç¡_q15
(

3144 
q15_t
 * 
pSrcA
,

3145 
ušt32_t
 
¤cAL’
,

3146 
q15_t
 * 
pSrcB
,

3147 
ušt32_t
 
¤cBL’
,

3148 
q15_t
 * 
pD¡
,

3149 
ušt32_t
 
fœ¡Index
,

3150 
ušt32_t
 
numPošts
);

3166 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_ç¡_Ýt_q15
(

3167 
q15_t
 * 
pSrcA
,

3168 
ušt32_t
 
¤cAL’
,

3169 
q15_t
 * 
pSrcB
,

3170 
ušt32_t
 
¤cBL’
,

3171 
q15_t
 * 
pD¡
,

3172 
ušt32_t
 
fœ¡Index
,

3173 
ušt32_t
 
numPošts
,

3174 
q15_t
 * 
pSü©ch1
,

3175 
q15_t
 * 
pSü©ch2
);

3189 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_q31
(

3190 
q31_t
 * 
pSrcA
,

3191 
ušt32_t
 
¤cAL’
,

3192 
q31_t
 * 
pSrcB
,

3193 
ušt32_t
 
¤cBL’
,

3194 
q31_t
 * 
pD¡
,

3195 
ušt32_t
 
fœ¡Index
,

3196 
ušt32_t
 
numPošts
);

3210 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_ç¡_q31
(

3211 
q31_t
 * 
pSrcA
,

3212 
ušt32_t
 
¤cAL’
,

3213 
q31_t
 * 
pSrcB
,

3214 
ušt32_t
 
¤cBL’
,

3215 
q31_t
 * 
pD¡
,

3216 
ušt32_t
 
fœ¡Index
,

3217 
ušt32_t
 
numPošts
);

3233 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_Ýt_q7
(

3234 
q7_t
 * 
pSrcA
,

3235 
ušt32_t
 
¤cAL’
,

3236 
q7_t
 * 
pSrcB
,

3237 
ušt32_t
 
¤cBL’
,

3238 
q7_t
 * 
pD¡
,

3239 
ušt32_t
 
fœ¡Index
,

3240 
ušt32_t
 
numPošts
,

3241 
q15_t
 * 
pSü©ch1
,

3242 
q15_t
 * 
pSü©ch2
);

3256 
¬m_¡©us
 
¬m_cÚv_·¹Ÿl_q7
(

3257 
q7_t
 * 
pSrcA
,

3258 
ušt32_t
 
¤cAL’
,

3259 
q7_t
 * 
pSrcB
,

3260 
ušt32_t
 
¤cBL’
,

3261 
q7_t
 * 
pD¡
,

3262 
ušt32_t
 
fœ¡Index
,

3263 
ušt32_t
 
numPošts
);

3271 
ušt8_t
 
M
;

3272 
ušt16_t
 
numT­s
;

3273 
q15_t
 *
pCÛffs
;

3274 
q15_t
 *
pS‹
;

3275 } 
	t¬m_fœ_decim©e_š¡ªû_q15
;

3282 
ušt8_t
 
M
;

3283 
ušt16_t
 
numT­s
;

3284 
q31_t
 *
pCÛffs
;

3285 
q31_t
 *
pS‹
;

3286 } 
	t¬m_fœ_decim©e_š¡ªû_q31
;

3293 
ušt8_t
 
M
;

3294 
ušt16_t
 
numT­s
;

3295 
æßt32_t
 *
pCÛffs
;

3296 
æßt32_t
 *
pS‹
;

3297 } 
	t¬m_fœ_decim©e_š¡ªû_f32
;

3307 
¬m_fœ_decim©e_f32
(

3308 cÚ¡ 
¬m_fœ_decim©e_š¡ªû_f32
 * 
S
,

3309 
æßt32_t
 * 
pSrc
,

3310 
æßt32_t
 * 
pD¡
,

3311 
ušt32_t
 
blockSize
);

3325 
¬m_¡©us
 
¬m_fœ_decim©e_š™_f32
(

3326 
¬m_fœ_decim©e_š¡ªû_f32
 * 
S
,

3327 
ušt16_t
 
numT­s
,

3328 
ušt8_t
 
M
,

3329 
æßt32_t
 * 
pCÛffs
,

3330 
æßt32_t
 * 
pS‹
,

3331 
ušt32_t
 
blockSize
);

3341 
¬m_fœ_decim©e_q15
(

3342 cÚ¡ 
¬m_fœ_decim©e_š¡ªû_q15
 * 
S
,

3343 
q15_t
 * 
pSrc
,

3344 
q15_t
 * 
pD¡
,

3345 
ušt32_t
 
blockSize
);

3355 
¬m_fœ_decim©e_ç¡_q15
(

3356 cÚ¡ 
¬m_fœ_decim©e_š¡ªû_q15
 * 
S
,

3357 
q15_t
 * 
pSrc
,

3358 
q15_t
 * 
pD¡
,

3359 
ušt32_t
 
blockSize
);

3373 
¬m_¡©us
 
¬m_fœ_decim©e_š™_q15
(

3374 
¬m_fœ_decim©e_š¡ªû_q15
 * 
S
,

3375 
ušt16_t
 
numT­s
,

3376 
ušt8_t
 
M
,

3377 
q15_t
 * 
pCÛffs
,

3378 
q15_t
 * 
pS‹
,

3379 
ušt32_t
 
blockSize
);

3389 
¬m_fœ_decim©e_q31
(

3390 cÚ¡ 
¬m_fœ_decim©e_š¡ªû_q31
 * 
S
,

3391 
q31_t
 * 
pSrc
,

3392 
q31_t
 * 
pD¡
,

3393 
ušt32_t
 
blockSize
);

3402 
¬m_fœ_decim©e_ç¡_q31
(

3403 
¬m_fœ_decim©e_š¡ªû_q31
 * 
S
,

3404 
q31_t
 * 
pSrc
,

3405 
q31_t
 * 
pD¡
,

3406 
ušt32_t
 
blockSize
);

3420 
¬m_¡©us
 
¬m_fœ_decim©e_š™_q31
(

3421 
¬m_fœ_decim©e_š¡ªû_q31
 * 
S
,

3422 
ušt16_t
 
numT­s
,

3423 
ušt8_t
 
M
,

3424 
q31_t
 * 
pCÛffs
,

3425 
q31_t
 * 
pS‹
,

3426 
ušt32_t
 
blockSize
);

3434 
ušt8_t
 
L
;

3435 
ušt16_t
 
pha£L’gth
;

3436 
q15_t
 *
pCÛffs
;

3437 
q15_t
 *
pS‹
;

3438 } 
	t¬m_fœ_š‹½Þ©e_š¡ªû_q15
;

3445 
ušt8_t
 
L
;

3446 
ušt16_t
 
pha£L’gth
;

3447 
q31_t
 *
pCÛffs
;

3448 
q31_t
 *
pS‹
;

3449 } 
	t¬m_fœ_š‹½Þ©e_š¡ªû_q31
;

3456 
ušt8_t
 
L
;

3457 
ušt16_t
 
pha£L’gth
;

3458 
æßt32_t
 *
pCÛffs
;

3459 
æßt32_t
 *
pS‹
;

3460 } 
	t¬m_fœ_š‹½Þ©e_š¡ªû_f32
;

3470 
¬m_fœ_š‹½Þ©e_q15
(

3471 cÚ¡ 
¬m_fœ_š‹½Þ©e_š¡ªû_q15
 * 
S
,

3472 
q15_t
 * 
pSrc
,

3473 
q15_t
 * 
pD¡
,

3474 
ušt32_t
 
blockSize
);

3488 
¬m_¡©us
 
¬m_fœ_š‹½Þ©e_š™_q15
(

3489 
¬m_fœ_š‹½Þ©e_š¡ªû_q15
 * 
S
,

3490 
ušt8_t
 
L
,

3491 
ušt16_t
 
numT­s
,

3492 
q15_t
 * 
pCÛffs
,

3493 
q15_t
 * 
pS‹
,

3494 
ušt32_t
 
blockSize
);

3504 
¬m_fœ_š‹½Þ©e_q31
(

3505 cÚ¡ 
¬m_fœ_š‹½Þ©e_š¡ªû_q31
 * 
S
,

3506 
q31_t
 * 
pSrc
,

3507 
q31_t
 * 
pD¡
,

3508 
ušt32_t
 
blockSize
);

3522 
¬m_¡©us
 
¬m_fœ_š‹½Þ©e_š™_q31
(

3523 
¬m_fœ_š‹½Þ©e_š¡ªû_q31
 * 
S
,

3524 
ušt8_t
 
L
,

3525 
ušt16_t
 
numT­s
,

3526 
q31_t
 * 
pCÛffs
,

3527 
q31_t
 * 
pS‹
,

3528 
ušt32_t
 
blockSize
);

3538 
¬m_fœ_š‹½Þ©e_f32
(

3539 cÚ¡ 
¬m_fœ_š‹½Þ©e_š¡ªû_f32
 * 
S
,

3540 
æßt32_t
 * 
pSrc
,

3541 
æßt32_t
 * 
pD¡
,

3542 
ušt32_t
 
blockSize
);

3556 
¬m_¡©us
 
¬m_fœ_š‹½Þ©e_š™_f32
(

3557 
¬m_fœ_š‹½Þ©e_š¡ªû_f32
 * 
S
,

3558 
ušt8_t
 
L
,

3559 
ušt16_t
 
numT­s
,

3560 
æßt32_t
 * 
pCÛffs
,

3561 
æßt32_t
 * 
pS‹
,

3562 
ušt32_t
 
blockSize
);

3570 
ušt8_t
 
numSges
;

3571 
q63_t
 *
pS‹
;

3572 
q31_t
 *
pCÛffs
;

3573 
ušt8_t
 
po¡Shiá
;

3574 } 
	t¬m_biquad_ÿs_df1_32x64_šs_q31
;

3583 
¬m_biquad_ÿs_df1_32x64_q31
(

3584 cÚ¡ 
¬m_biquad_ÿs_df1_32x64_šs_q31
 * 
S
,

3585 
q31_t
 * 
pSrc
,

3586 
q31_t
 * 
pD¡
,

3587 
ušt32_t
 
blockSize
);

3597 
¬m_biquad_ÿs_df1_32x64_š™_q31
(

3598 
¬m_biquad_ÿs_df1_32x64_šs_q31
 * 
S
,

3599 
ušt8_t
 
numSges
,

3600 
q31_t
 * 
pCÛffs
,

3601 
q63_t
 * 
pS‹
,

3602 
ušt8_t
 
po¡Shiá
);

3610 
ušt8_t
 
numSges
;

3611 
æßt32_t
 *
pS‹
;

3612 
æßt32_t
 *
pCÛffs
;

3613 } 
	t¬m_biquad_ÿsÿde_df2T_š¡ªû_f32
;

3620 
ušt8_t
 
numSges
;

3621 
æßt32_t
 *
pS‹
;

3622 
æßt32_t
 *
pCÛffs
;

3623 } 
	t¬m_biquad_ÿsÿde_¡”eo_df2T_š¡ªû_f32
;

3630 
ušt8_t
 
numSges
;

3631 
æßt64_t
 *
pS‹
;

3632 
æßt64_t
 *
pCÛffs
;

3633 } 
	t¬m_biquad_ÿsÿde_df2T_š¡ªû_f64
;

3643 
¬m_biquad_ÿsÿde_df2T_f32
(

3644 cÚ¡ 
¬m_biquad_ÿsÿde_df2T_š¡ªû_f32
 * 
S
,

3645 
æßt32_t
 * 
pSrc
,

3646 
æßt32_t
 * 
pD¡
,

3647 
ušt32_t
 
blockSize
);

3657 
¬m_biquad_ÿsÿde_¡”eo_df2T_f32
(

3658 cÚ¡ 
¬m_biquad_ÿsÿde_¡”eo_df2T_š¡ªû_f32
 * 
S
,

3659 
æßt32_t
 * 
pSrc
,

3660 
æßt32_t
 * 
pD¡
,

3661 
ušt32_t
 
blockSize
);

3671 
¬m_biquad_ÿsÿde_df2T_f64
(

3672 cÚ¡ 
¬m_biquad_ÿsÿde_df2T_š¡ªû_f64
 * 
S
,

3673 
æßt64_t
 * 
pSrc
,

3674 
æßt64_t
 * 
pD¡
,

3675 
ušt32_t
 
blockSize
);

3685 
¬m_biquad_ÿsÿde_df2T_š™_f32
(

3686 
¬m_biquad_ÿsÿde_df2T_š¡ªû_f32
 * 
S
,

3687 
ušt8_t
 
numSges
,

3688 
æßt32_t
 * 
pCÛffs
,

3689 
æßt32_t
 * 
pS‹
);

3699 
¬m_biquad_ÿsÿde_¡”eo_df2T_š™_f32
(

3700 
¬m_biquad_ÿsÿde_¡”eo_df2T_š¡ªû_f32
 * 
S
,

3701 
ušt8_t
 
numSges
,

3702 
æßt32_t
 * 
pCÛffs
,

3703 
æßt32_t
 * 
pS‹
);

3713 
¬m_biquad_ÿsÿde_df2T_š™_f64
(

3714 
¬m_biquad_ÿsÿde_df2T_š¡ªû_f64
 * 
S
,

3715 
ušt8_t
 
numSges
,

3716 
æßt64_t
 * 
pCÛffs
,

3717 
æßt64_t
 * 
pS‹
);

3725 
ušt16_t
 
numSges
;

3726 
q15_t
 *
pS‹
;

3727 
q15_t
 *
pCÛffs
;

3728 } 
	t¬m_fœ_Ï‰iû_š¡ªû_q15
;

3735 
ušt16_t
 
numSges
;

3736 
q31_t
 *
pS‹
;

3737 
q31_t
 *
pCÛffs
;

3738 } 
	t¬m_fœ_Ï‰iû_š¡ªû_q31
;

3745 
ušt16_t
 
numSges
;

3746 
æßt32_t
 *
pS‹
;

3747 
æßt32_t
 *
pCÛffs
;

3748 } 
	t¬m_fœ_Ï‰iû_š¡ªû_f32
;

3758 
¬m_fœ_Ï‰iû_š™_q15
(

3759 
¬m_fœ_Ï‰iû_š¡ªû_q15
 * 
S
,

3760 
ušt16_t
 
numSges
,

3761 
q15_t
 * 
pCÛffs
,

3762 
q15_t
 * 
pS‹
);

3772 
¬m_fœ_Ï‰iû_q15
(

3773 cÚ¡ 
¬m_fœ_Ï‰iû_š¡ªû_q15
 * 
S
,

3774 
q15_t
 * 
pSrc
,

3775 
q15_t
 * 
pD¡
,

3776 
ušt32_t
 
blockSize
);

3786 
¬m_fœ_Ï‰iû_š™_q31
(

3787 
¬m_fœ_Ï‰iû_š¡ªû_q31
 * 
S
,

3788 
ušt16_t
 
numSges
,

3789 
q31_t
 * 
pCÛffs
,

3790 
q31_t
 * 
pS‹
);

3800 
¬m_fœ_Ï‰iû_q31
(

3801 cÚ¡ 
¬m_fœ_Ï‰iû_š¡ªû_q31
 * 
S
,

3802 
q31_t
 * 
pSrc
,

3803 
q31_t
 * 
pD¡
,

3804 
ušt32_t
 
blockSize
);

3814 
¬m_fœ_Ï‰iû_š™_f32
(

3815 
¬m_fœ_Ï‰iû_š¡ªû_f32
 * 
S
,

3816 
ušt16_t
 
numSges
,

3817 
æßt32_t
 * 
pCÛffs
,

3818 
æßt32_t
 * 
pS‹
);

3828 
¬m_fœ_Ï‰iû_f32
(

3829 cÚ¡ 
¬m_fœ_Ï‰iû_š¡ªû_f32
 * 
S
,

3830 
æßt32_t
 * 
pSrc
,

3831 
æßt32_t
 * 
pD¡
,

3832 
ušt32_t
 
blockSize
);

3840 
ušt16_t
 
numSges
;

3841 
q15_t
 *
pS‹
;

3842 
q15_t
 *
pkCÛffs
;

3843 
q15_t
 *
pvCÛffs
;

3844 } 
	t¬m_iœ_Ï‰iû_š¡ªû_q15
;

3851 
ušt16_t
 
numSges
;

3852 
q31_t
 *
pS‹
;

3853 
q31_t
 *
pkCÛffs
;

3854 
q31_t
 *
pvCÛffs
;

3855 } 
	t¬m_iœ_Ï‰iû_š¡ªû_q31
;

3862 
ušt16_t
 
numSges
;

3863 
æßt32_t
 *
pS‹
;

3864 
æßt32_t
 *
pkCÛffs
;

3865 
æßt32_t
 *
pvCÛffs
;

3866 } 
	t¬m_iœ_Ï‰iû_š¡ªû_f32
;

3876 
¬m_iœ_Ï‰iû_f32
(

3877 cÚ¡ 
¬m_iœ_Ï‰iû_š¡ªû_f32
 * 
S
,

3878 
æßt32_t
 * 
pSrc
,

3879 
æßt32_t
 * 
pD¡
,

3880 
ušt32_t
 
blockSize
);

3892 
¬m_iœ_Ï‰iû_š™_f32
(

3893 
¬m_iœ_Ï‰iû_š¡ªû_f32
 * 
S
,

3894 
ušt16_t
 
numSges
,

3895 
æßt32_t
 * 
pkCÛffs
,

3896 
æßt32_t
 * 
pvCÛffs
,

3897 
æßt32_t
 * 
pS‹
,

3898 
ušt32_t
 
blockSize
);

3908 
¬m_iœ_Ï‰iû_q31
(

3909 cÚ¡ 
¬m_iœ_Ï‰iû_š¡ªû_q31
 * 
S
,

3910 
q31_t
 * 
pSrc
,

3911 
q31_t
 * 
pD¡
,

3912 
ušt32_t
 
blockSize
);

3924 
¬m_iœ_Ï‰iû_š™_q31
(

3925 
¬m_iœ_Ï‰iû_š¡ªû_q31
 * 
S
,

3926 
ušt16_t
 
numSges
,

3927 
q31_t
 * 
pkCÛffs
,

3928 
q31_t
 * 
pvCÛffs
,

3929 
q31_t
 * 
pS‹
,

3930 
ušt32_t
 
blockSize
);

3940 
¬m_iœ_Ï‰iû_q15
(

3941 cÚ¡ 
¬m_iœ_Ï‰iû_š¡ªû_q15
 * 
S
,

3942 
q15_t
 * 
pSrc
,

3943 
q15_t
 * 
pD¡
,

3944 
ušt32_t
 
blockSize
);

3956 
¬m_iœ_Ï‰iû_š™_q15
(

3957 
¬m_iœ_Ï‰iû_š¡ªû_q15
 * 
S
,

3958 
ušt16_t
 
numSges
,

3959 
q15_t
 * 
pkCÛffs
,

3960 
q15_t
 * 
pvCÛffs
,

3961 
q15_t
 * 
pS‹
,

3962 
ušt32_t
 
blockSize
);

3970 
ušt16_t
 
numT­s
;

3971 
æßt32_t
 *
pS‹
;

3972 
æßt32_t
 *
pCÛffs
;

3973 
æßt32_t
 
mu
;

3974 } 
	t¬m_lms_š¡ªû_f32
;

3986 
¬m_lms_f32
(

3987 cÚ¡ 
¬m_lms_š¡ªû_f32
 * 
S
,

3988 
æßt32_t
 * 
pSrc
,

3989 
æßt32_t
 * 
pRef
,

3990 
æßt32_t
 * 
pOut
,

3991 
æßt32_t
 * 
pE¼
,

3992 
ušt32_t
 
blockSize
);

4004 
¬m_lms_š™_f32
(

4005 
¬m_lms_š¡ªû_f32
 * 
S
,

4006 
ušt16_t
 
numT­s
,

4007 
æßt32_t
 * 
pCÛffs
,

4008 
æßt32_t
 * 
pS‹
,

4009 
æßt32_t
 
mu
,

4010 
ušt32_t
 
blockSize
);

4018 
ušt16_t
 
numT­s
;

4019 
q15_t
 *
pS‹
;

4020 
q15_t
 *
pCÛffs
;

4021 
q15_t
 
mu
;

4022 
ušt32_t
 
po¡Shiá
;

4023 } 
	t¬m_lms_š¡ªû_q15
;

4036 
¬m_lms_š™_q15
(

4037 
¬m_lms_š¡ªû_q15
 * 
S
,

4038 
ušt16_t
 
numT­s
,

4039 
q15_t
 * 
pCÛffs
,

4040 
q15_t
 * 
pS‹
,

4041 
q15_t
 
mu
,

4042 
ušt32_t
 
blockSize
,

4043 
ušt32_t
 
po¡Shiá
);

4055 
¬m_lms_q15
(

4056 cÚ¡ 
¬m_lms_š¡ªû_q15
 * 
S
,

4057 
q15_t
 * 
pSrc
,

4058 
q15_t
 * 
pRef
,

4059 
q15_t
 * 
pOut
,

4060 
q15_t
 * 
pE¼
,

4061 
ušt32_t
 
blockSize
);

4069 
ušt16_t
 
numT­s
;

4070 
q31_t
 *
pS‹
;

4071 
q31_t
 *
pCÛffs
;

4072 
q31_t
 
mu
;

4073 
ušt32_t
 
po¡Shiá
;

4074 } 
	t¬m_lms_š¡ªû_q31
;

4086 
¬m_lms_q31
(

4087 cÚ¡ 
¬m_lms_š¡ªû_q31
 * 
S
,

4088 
q31_t
 * 
pSrc
,

4089 
q31_t
 * 
pRef
,

4090 
q31_t
 * 
pOut
,

4091 
q31_t
 * 
pE¼
,

4092 
ušt32_t
 
blockSize
);

4105 
¬m_lms_š™_q31
(

4106 
¬m_lms_š¡ªû_q31
 * 
S
,

4107 
ušt16_t
 
numT­s
,

4108 
q31_t
 * 
pCÛffs
,

4109 
q31_t
 * 
pS‹
,

4110 
q31_t
 
mu
,

4111 
ušt32_t
 
blockSize
,

4112 
ušt32_t
 
po¡Shiá
);

4120 
ušt16_t
 
numT­s
;

4121 
æßt32_t
 *
pS‹
;

4122 
æßt32_t
 *
pCÛffs
;

4123 
æßt32_t
 
mu
;

4124 
æßt32_t
 
’”gy
;

4125 
æßt32_t
 
x0
;

4126 } 
	t¬m_lms_nÜm_š¡ªû_f32
;

4138 
¬m_lms_nÜm_f32
(

4139 
¬m_lms_nÜm_š¡ªû_f32
 * 
S
,

4140 
æßt32_t
 * 
pSrc
,

4141 
æßt32_t
 * 
pRef
,

4142 
æßt32_t
 * 
pOut
,

4143 
æßt32_t
 * 
pE¼
,

4144 
ušt32_t
 
blockSize
);

4156 
¬m_lms_nÜm_š™_f32
(

4157 
¬m_lms_nÜm_š¡ªû_f32
 * 
S
,

4158 
ušt16_t
 
numT­s
,

4159 
æßt32_t
 * 
pCÛffs
,

4160 
æßt32_t
 * 
pS‹
,

4161 
æßt32_t
 
mu
,

4162 
ušt32_t
 
blockSize
);

4170 
ušt16_t
 
numT­s
;

4171 
q31_t
 *
pS‹
;

4172 
q31_t
 *
pCÛffs
;

4173 
q31_t
 
mu
;

4174 
ušt8_t
 
po¡Shiá
;

4175 
q31_t
 *
»cTabË
;

4176 
q31_t
 
’”gy
;

4177 
q31_t
 
x0
;

4178 } 
	t¬m_lms_nÜm_š¡ªû_q31
;

4190 
¬m_lms_nÜm_q31
(

4191 
¬m_lms_nÜm_š¡ªû_q31
 * 
S
,

4192 
q31_t
 * 
pSrc
,

4193 
q31_t
 * 
pRef
,

4194 
q31_t
 * 
pOut
,

4195 
q31_t
 * 
pE¼
,

4196 
ušt32_t
 
blockSize
);

4209 
¬m_lms_nÜm_š™_q31
(

4210 
¬m_lms_nÜm_š¡ªû_q31
 * 
S
,

4211 
ušt16_t
 
numT­s
,

4212 
q31_t
 * 
pCÛffs
,

4213 
q31_t
 * 
pS‹
,

4214 
q31_t
 
mu
,

4215 
ušt32_t
 
blockSize
,

4216 
ušt8_t
 
po¡Shiá
);

4224 
ušt16_t
 
numT­s
;

4225 
q15_t
 *
pS‹
;

4226 
q15_t
 *
pCÛffs
;

4227 
q15_t
 
mu
;

4228 
ušt8_t
 
po¡Shiá
;

4229 
q15_t
 *
»cTabË
;

4230 
q15_t
 
’”gy
;

4231 
q15_t
 
x0
;

4232 } 
	t¬m_lms_nÜm_š¡ªû_q15
;

4244 
¬m_lms_nÜm_q15
(

4245 
¬m_lms_nÜm_š¡ªû_q15
 * 
S
,

4246 
q15_t
 * 
pSrc
,

4247 
q15_t
 * 
pRef
,

4248 
q15_t
 * 
pOut
,

4249 
q15_t
 * 
pE¼
,

4250 
ušt32_t
 
blockSize
);

4263 
¬m_lms_nÜm_š™_q15
(

4264 
¬m_lms_nÜm_š¡ªû_q15
 * 
S
,

4265 
ušt16_t
 
numT­s
,

4266 
q15_t
 * 
pCÛffs
,

4267 
q15_t
 * 
pS‹
,

4268 
q15_t
 
mu
,

4269 
ušt32_t
 
blockSize
,

4270 
ušt8_t
 
po¡Shiá
);

4281 
¬m_cÜ»Ï‹_f32
(

4282 
æßt32_t
 * 
pSrcA
,

4283 
ušt32_t
 
¤cAL’
,

4284 
æßt32_t
 * 
pSrcB
,

4285 
ušt32_t
 
¤cBL’
,

4286 
æßt32_t
 * 
pD¡
);

4298 
¬m_cÜ»Ï‹_Ýt_q15
(

4299 
q15_t
 * 
pSrcA
,

4300 
ušt32_t
 
¤cAL’
,

4301 
q15_t
 * 
pSrcB
,

4302 
ušt32_t
 
¤cBL’
,

4303 
q15_t
 * 
pD¡
,

4304 
q15_t
 * 
pSü©ch
);

4316 
¬m_cÜ»Ï‹_q15
(

4317 
q15_t
 * 
pSrcA
,

4318 
ušt32_t
 
¤cAL’
,

4319 
q15_t
 * 
pSrcB
,

4320 
ušt32_t
 
¤cBL’
,

4321 
q15_t
 * 
pD¡
);

4333 
¬m_cÜ»Ï‹_ç¡_q15
(

4334 
q15_t
 * 
pSrcA
,

4335 
ušt32_t
 
¤cAL’
,

4336 
q15_t
 * 
pSrcB
,

4337 
ušt32_t
 
¤cBL’
,

4338 
q15_t
 * 
pD¡
);

4350 
¬m_cÜ»Ï‹_ç¡_Ýt_q15
(

4351 
q15_t
 * 
pSrcA
,

4352 
ušt32_t
 
¤cAL’
,

4353 
q15_t
 * 
pSrcB
,

4354 
ušt32_t
 
¤cBL’
,

4355 
q15_t
 * 
pD¡
,

4356 
q15_t
 * 
pSü©ch
);

4367 
¬m_cÜ»Ï‹_q31
(

4368 
q31_t
 * 
pSrcA
,

4369 
ušt32_t
 
¤cAL’
,

4370 
q31_t
 * 
pSrcB
,

4371 
ušt32_t
 
¤cBL’
,

4372 
q31_t
 * 
pD¡
);

4383 
¬m_cÜ»Ï‹_ç¡_q31
(

4384 
q31_t
 * 
pSrcA
,

4385 
ušt32_t
 
¤cAL’
,

4386 
q31_t
 * 
pSrcB
,

4387 
ušt32_t
 
¤cBL’
,

4388 
q31_t
 * 
pD¡
);

4401 
¬m_cÜ»Ï‹_Ýt_q7
(

4402 
q7_t
 * 
pSrcA
,

4403 
ušt32_t
 
¤cAL’
,

4404 
q7_t
 * 
pSrcB
,

4405 
ušt32_t
 
¤cBL’
,

4406 
q7_t
 * 
pD¡
,

4407 
q15_t
 * 
pSü©ch1
,

4408 
q15_t
 * 
pSü©ch2
);

4419 
¬m_cÜ»Ï‹_q7
(

4420 
q7_t
 * 
pSrcA
,

4421 
ušt32_t
 
¤cAL’
,

4422 
q7_t
 * 
pSrcB
,

4423 
ušt32_t
 
¤cBL’
,

4424 
q7_t
 * 
pD¡
);

4432 
ušt16_t
 
numT­s
;

4433 
ušt16_t
 
¡©eIndex
;

4434 
æßt32_t
 *
pS‹
;

4435 
æßt32_t
 *
pCÛffs
;

4436 
ušt16_t
 
maxD–ay
;

4437 
št32_t
 *
pT­D–ay
;

4438 } 
	t¬m_fœ_¥¬£_š¡ªû_f32
;

4445 
ušt16_t
 
numT­s
;

4446 
ušt16_t
 
¡©eIndex
;

4447 
q31_t
 *
pS‹
;

4448 
q31_t
 *
pCÛffs
;

4449 
ušt16_t
 
maxD–ay
;

4450 
št32_t
 *
pT­D–ay
;

4451 } 
	t¬m_fœ_¥¬£_š¡ªû_q31
;

4458 
ušt16_t
 
numT­s
;

4459 
ušt16_t
 
¡©eIndex
;

4460 
q15_t
 *
pS‹
;

4461 
q15_t
 *
pCÛffs
;

4462 
ušt16_t
 
maxD–ay
;

4463 
št32_t
 *
pT­D–ay
;

4464 } 
	t¬m_fœ_¥¬£_š¡ªû_q15
;

4471 
ušt16_t
 
numT­s
;

4472 
ušt16_t
 
¡©eIndex
;

4473 
q7_t
 *
pS‹
;

4474 
q7_t
 *
pCÛffs
;

4475 
ušt16_t
 
maxD–ay
;

4476 
št32_t
 *
pT­D–ay
;

4477 } 
	t¬m_fœ_¥¬£_š¡ªû_q7
;

4488 
¬m_fœ_¥¬£_f32
(

4489 
¬m_fœ_¥¬£_š¡ªû_f32
 * 
S
,

4490 
æßt32_t
 * 
pSrc
,

4491 
æßt32_t
 * 
pD¡
,

4492 
æßt32_t
 * 
pSü©chIn
,

4493 
ušt32_t
 
blockSize
);

4506 
¬m_fœ_¥¬£_š™_f32
(

4507 
¬m_fœ_¥¬£_š¡ªû_f32
 * 
S
,

4508 
ušt16_t
 
numT­s
,

4509 
æßt32_t
 * 
pCÛffs
,

4510 
æßt32_t
 * 
pS‹
,

4511 
št32_t
 * 
pT­D–ay
,

4512 
ušt16_t
 
maxD–ay
,

4513 
ušt32_t
 
blockSize
);

4524 
¬m_fœ_¥¬£_q31
(

4525 
¬m_fœ_¥¬£_š¡ªû_q31
 * 
S
,

4526 
q31_t
 * 
pSrc
,

4527 
q31_t
 * 
pD¡
,

4528 
q31_t
 * 
pSü©chIn
,

4529 
ušt32_t
 
blockSize
);

4542 
¬m_fœ_¥¬£_š™_q31
(

4543 
¬m_fœ_¥¬£_š¡ªû_q31
 * 
S
,

4544 
ušt16_t
 
numT­s
,

4545 
q31_t
 * 
pCÛffs
,

4546 
q31_t
 * 
pS‹
,

4547 
št32_t
 * 
pT­D–ay
,

4548 
ušt16_t
 
maxD–ay
,

4549 
ušt32_t
 
blockSize
);

4561 
¬m_fœ_¥¬£_q15
(

4562 
¬m_fœ_¥¬£_š¡ªû_q15
 * 
S
,

4563 
q15_t
 * 
pSrc
,

4564 
q15_t
 * 
pD¡
,

4565 
q15_t
 * 
pSü©chIn
,

4566 
q31_t
 * 
pSü©chOut
,

4567 
ušt32_t
 
blockSize
);

4580 
¬m_fœ_¥¬£_š™_q15
(

4581 
¬m_fœ_¥¬£_š¡ªû_q15
 * 
S
,

4582 
ušt16_t
 
numT­s
,

4583 
q15_t
 * 
pCÛffs
,

4584 
q15_t
 * 
pS‹
,

4585 
št32_t
 * 
pT­D–ay
,

4586 
ušt16_t
 
maxD–ay
,

4587 
ušt32_t
 
blockSize
);

4599 
¬m_fœ_¥¬£_q7
(

4600 
¬m_fœ_¥¬£_š¡ªû_q7
 * 
S
,

4601 
q7_t
 * 
pSrc
,

4602 
q7_t
 * 
pD¡
,

4603 
q7_t
 * 
pSü©chIn
,

4604 
q31_t
 * 
pSü©chOut
,

4605 
ušt32_t
 
blockSize
);

4618 
¬m_fœ_¥¬£_š™_q7
(

4619 
¬m_fœ_¥¬£_š¡ªû_q7
 * 
S
,

4620 
ušt16_t
 
numT­s
,

4621 
q7_t
 * 
pCÛffs
,

4622 
q7_t
 * 
pS‹
,

4623 
št32_t
 * 
pT­D–ay
,

4624 
ušt16_t
 
maxD–ay
,

4625 
ušt32_t
 
blockSize
);

4634 
¬m_sš_cos_f32
(

4635 
æßt32_t
 
th‘a
,

4636 
æßt32_t
 * 
pSšV®
,

4637 
æßt32_t
 * 
pCosV®
);

4646 
¬m_sš_cos_q31
(

4647 
q31_t
 
th‘a
,

4648 
q31_t
 * 
pSšV®
,

4649 
q31_t
 * 
pCosV®
);

4658 
¬m_cm¶x_cÚj_f32
(

4659 
æßt32_t
 * 
pSrc
,

4660 
æßt32_t
 * 
pD¡
,

4661 
ušt32_t
 
numSam¶es
);

4669 
¬m_cm¶x_cÚj_q31
(

4670 
q31_t
 * 
pSrc
,

4671 
q31_t
 * 
pD¡
,

4672 
ušt32_t
 
numSam¶es
);

4681 
¬m_cm¶x_cÚj_q15
(

4682 
q15_t
 * 
pSrc
,

4683 
q15_t
 * 
pD¡
,

4684 
ušt32_t
 
numSam¶es
);

4693 
¬m_cm¶x_mag_squ¬ed_f32
(

4694 
æßt32_t
 * 
pSrc
,

4695 
æßt32_t
 * 
pD¡
,

4696 
ušt32_t
 
numSam¶es
);

4705 
¬m_cm¶x_mag_squ¬ed_q31
(

4706 
q31_t
 * 
pSrc
,

4707 
q31_t
 * 
pD¡
,

4708 
ušt32_t
 
numSam¶es
);

4717 
¬m_cm¶x_mag_squ¬ed_q15
(

4718 
q15_t
 * 
pSrc
,

4719 
q15_t
 * 
pD¡
,

4720 
ušt32_t
 
numSam¶es
);

4795 
__INLINE
 
æßt32_t
 
¬m_pid_f32
(

4796 
¬m_pid_š¡ªû_f32
 * 
S
,

4797 
æßt32_t
 
š
)

4799 
æßt32_t
 
out
;

4802 
out
 = (
S
->
A0
 * 
š
) +

4803 (
S
->
A1
 * S->
¡©e
[0]è+ (S->
A2
 * S->state[1]) + (S->state[2]);

4806 
S
->
¡©e
[1] = S->state[0];

4807 
S
->
¡©e
[0] = 
š
;

4808 
S
->
¡©e
[2] = 
out
;

4811  (
out
);

4829 
__INLINE
 
q31_t
 
¬m_pid_q31
(

4830 
¬m_pid_š¡ªû_q31
 * 
S
,

4831 
q31_t
 
š
)

4833 
q63_t
 
acc
;

4834 
q31_t
 
out
;

4837 
acc
 = (
q63_t
è
S
->
A0
 * 
š
;

4840 
acc
 +ð(
q63_t
è
S
->
A1
 * S->
¡©e
[0];

4843 
acc
 +ð(
q63_t
è
S
->
A2
 * S->
¡©e
[1];

4846 
out
 = (
q31_t
è(
acc
 >> 31u);

4849 
out
 +ð
S
->
¡©e
[2];

4852 
S
->
¡©e
[1] = S->state[0];

4853 
S
->
¡©e
[0] = 
š
;

4854 
S
->
¡©e
[2] = 
out
;

4857  (
out
);

4876 
__INLINE
 
q15_t
 
¬m_pid_q15
(

4877 
¬m_pid_š¡ªû_q15
 * 
S
,

4878 
q15_t
 
š
)

4880 
q63_t
 
acc
;

4881 
q15_t
 
out
;

4883 #iâdeà
ARM_MATH_CM0_FAMILY


4884 
__SIMD32_TYPE
 *
v¡©e
;

4889 
acc
 = (
q31_t
è
__SMUAD
((
ušt32_t
)
S
->
A0
, (ušt32_t)
š
);

4892 
v¡©e
 = 
__SIMD32_CONST
(
S
->
¡©e
);

4893 
acc
 = (
q63_t
)
__SMLALD
((
ušt32_t
)
S
->
A1
, (ušt32_t)*
v¡©e
, (
ušt64_t
)acc);

4896 
acc
 = ((
q31_t
è
S
->
A0
è* 
š
;

4899 
acc
 +ð(
q31_t
è
S
->
A1
 * S->
¡©e
[0];

4900 
acc
 +ð(
q31_t
è
S
->
A2
 * S->
¡©e
[1];

4904 
acc
 +ð(
q31_t
è
S
->
¡©e
[2] << 15;

4907 
out
 = (
q15_t
è(
__SSAT
((
acc
 >> 15), 16));

4910 
S
->
¡©e
[1] = S->state[0];

4911 
S
->
¡©e
[0] = 
š
;

4912 
S
->
¡©e
[2] = 
out
;

4915  (
out
);

4930 
¬m_¡©us
 
¬m_m©_šv”£_f32
(

4931 cÚ¡ 
¬m_m©rix_š¡ªû_f32
 * 
¤c
,

4932 
¬m_m©rix_š¡ªû_f32
 * 
d¡
);

4942 
¬m_¡©us
 
¬m_m©_šv”£_f64
(

4943 cÚ¡ 
¬m_m©rix_š¡ªû_f64
 * 
¤c
,

4944 
¬m_m©rix_š¡ªû_f64
 * 
d¡
);

4987 
__INLINE
 
¬m_þ¬ke_f32
(

4988 
æßt32_t
 
Ia
,

4989 
æßt32_t
 
Ib
,

4990 
æßt32_t
 * 
pI®pha
,

4991 
æßt32_t
 * 
pIb‘a
)

4994 *
pI®pha
 = 
Ia
;

4997 *
pIb‘a
 = ((
æßt32_t
è0.57735026919 * 
Ia
 + (æßt32_tè1.15470053838 * 
Ib
);

5014 
__INLINE
 
¬m_þ¬ke_q31
(

5015 
q31_t
 
Ia
,

5016 
q31_t
 
Ib
,

5017 
q31_t
 * 
pI®pha
,

5018 
q31_t
 * 
pIb‘a
)

5020 
q31_t
 
´oduù1
, 
´oduù2
;

5023 *
pI®pha
 = 
Ia
;

5026 
´oduù1
 = (
q31_t
è(((
q63_t
è
Ia
 * 0x24F34E8B) >> 30);

5029 
´oduù2
 = (
q31_t
è(((
q63_t
è
Ib
 * 0x49E69D16) >> 30);

5032 *
pIb‘a
 = 
__QADD
(
´oduù1
, 
´oduù2
);

5045 
¬m_q7_to_q31
(

5046 
q7_t
 * 
pSrc
,

5047 
q31_t
 * 
pD¡
,

5048 
ušt32_t
 
blockSize
);

5084 
__INLINE
 
¬m_šv_þ¬ke_f32
(

5085 
æßt32_t
 
I®pha
,

5086 
æßt32_t
 
Ib‘a
,

5087 
æßt32_t
 * 
pIa
,

5088 
æßt32_t
 * 
pIb
)

5091 *
pIa
 = 
I®pha
;

5094 *
pIb
 = -0.5à* 
I®pha
 + 0.8660254039à* 
Ib‘a
;

5111 
__INLINE
 
¬m_šv_þ¬ke_q31
(

5112 
q31_t
 
I®pha
,

5113 
q31_t
 
Ib‘a
,

5114 
q31_t
 * 
pIa
,

5115 
q31_t
 * 
pIb
)

5117 
q31_t
 
´oduù1
, 
´oduù2
;

5120 *
pIa
 = 
I®pha
;

5123 
´oduù1
 = (
q31_t
è(((
q63_t
è(
I®pha
) * (0x40000000)) >> 31);

5126 
´oduù2
 = (
q31_t
è(((
q63_t
è(
Ib‘a
) * (0x6ED9EBA1)) >> 31);

5129 *
pIb
 = 
__QSUB
(
´oduù2
, 
´oduù1
);

5142 
¬m_q7_to_q15
(

5143 
q7_t
 * 
pSrc
,

5144 
q15_t
 * 
pD¡
,

5145 
ušt32_t
 
blockSize
);

5194 
__INLINE
 
¬m_·rk_f32
(

5195 
æßt32_t
 
I®pha
,

5196 
æßt32_t
 
Ib‘a
,

5197 
æßt32_t
 * 
pId
,

5198 
æßt32_t
 * 
pIq
,

5199 
æßt32_t
 
sšV®
,

5200 
æßt32_t
 
cosV®
)

5203 *
pId
 = 
I®pha
 * 
cosV®
 + 
Ib‘a
 * 
sšV®
;

5206 *
pIq
 = -
I®pha
 * 
sšV®
 + 
Ib‘a
 * 
cosV®
;

5225 
__INLINE
 
¬m_·rk_q31
(

5226 
q31_t
 
I®pha
,

5227 
q31_t
 
Ib‘a
,

5228 
q31_t
 * 
pId
,

5229 
q31_t
 * 
pIq
,

5230 
q31_t
 
sšV®
,

5231 
q31_t
 
cosV®
)

5233 
q31_t
 
´oduù1
, 
´oduù2
;

5234 
q31_t
 
´oduù3
, 
´oduù4
;

5237 
´oduù1
 = (
q31_t
è(((
q63_t
è(
I®pha
è* (
cosV®
)) >> 31);

5240 
´oduù2
 = (
q31_t
è(((
q63_t
è(
Ib‘a
è* (
sšV®
)) >> 31);

5244 
´oduù3
 = (
q31_t
è(((
q63_t
è(
I®pha
è* (
sšV®
)) >> 31);

5247 
´oduù4
 = (
q31_t
è(((
q63_t
è(
Ib‘a
è* (
cosV®
)) >> 31);

5250 *
pId
 = 
__QADD
(
´oduù1
, 
´oduù2
);

5253 *
pIq
 = 
__QSUB
(
´oduù4
, 
´oduù3
);

5266 
¬m_q7_to_æßt
(

5267 
q7_t
 * 
pSrc
,

5268 
æßt32_t
 * 
pD¡
,

5269 
ušt32_t
 
blockSize
);

5307 
__INLINE
 
¬m_šv_·rk_f32
(

5308 
æßt32_t
 
Id
,

5309 
æßt32_t
 
Iq
,

5310 
æßt32_t
 * 
pI®pha
,

5311 
æßt32_t
 * 
pIb‘a
,

5312 
æßt32_t
 
sšV®
,

5313 
æßt32_t
 
cosV®
)

5316 *
pI®pha
 = 
Id
 * 
cosV®
 - 
Iq
 * 
sšV®
;

5319 *
pIb‘a
 = 
Id
 * 
sšV®
 + 
Iq
 * 
cosV®
;

5338 
__INLINE
 
¬m_šv_·rk_q31
(

5339 
q31_t
 
Id
,

5340 
q31_t
 
Iq
,

5341 
q31_t
 * 
pI®pha
,

5342 
q31_t
 * 
pIb‘a
,

5343 
q31_t
 
sšV®
,

5344 
q31_t
 
cosV®
)

5346 
q31_t
 
´oduù1
, 
´oduù2
;

5347 
q31_t
 
´oduù3
, 
´oduù4
;

5350 
´oduù1
 = (
q31_t
è(((
q63_t
è(
Id
è* (
cosV®
)) >> 31);

5353 
´oduù2
 = (
q31_t
è(((
q63_t
è(
Iq
è* (
sšV®
)) >> 31);

5357 
´oduù3
 = (
q31_t
è(((
q63_t
è(
Id
è* (
sšV®
)) >> 31);

5360 
´oduù4
 = (
q31_t
è(((
q63_t
è(
Iq
è* (
cosV®
)) >> 31);

5363 *
pI®pha
 = 
__QSUB
(
´oduù1
, 
´oduù2
);

5366 *
pIb‘a
 = 
__QADD
(
´oduù4
, 
´oduù3
);

5380 
¬m_q31_to_æßt
(

5381 
q31_t
 * 
pSrc
,

5382 
æßt32_t
 * 
pD¡
,

5383 
ušt32_t
 
blockSize
);

5433 
__INLINE
 
æßt32_t
 
¬m_lš—r_š‹½_f32
(

5434 
¬m_lš—r_š‹½_š¡ªû_f32
 * 
S
,

5435 
æßt32_t
 
x
)

5437 
æßt32_t
 
y
;

5438 
æßt32_t
 
x0
, 
x1
;

5439 
æßt32_t
 
y0
, 
y1
;

5440 
æßt32_t
 
xS·cšg
 = 
S
->xSpacing;

5441 
št32_t
 
i
;

5442 
æßt32_t
 *
pYD©a
 = 
S
->pYData;

5445 
i
 = (
št32_t
è((
x
 - 
S
->
x1
è/ 
xS·cšg
);

5447 if(
i
 < 0)

5450 
y
 = 
pYD©a
[0];

5452 if((
ušt32_t
)
i
 >ð
S
->
nV®ues
)

5455 
y
 = 
pYD©a
[
S
->
nV®ues
 - 1];

5460 
x0
 = 
S
->
x1
 + 
i
 * 
xS·cšg
;

5461 
x1
 = 
S
->x1 + (
i
 + 1è* 
xS·cšg
;

5464 
y0
 = 
pYD©a
[
i
];

5465 
y1
 = 
pYD©a
[
i
 + 1];

5468 
y
 = 
y0
 + (
x
 - 
x0
è* ((
y1
 - y0è/ (
x1
 - x0));

5473  (
y
);

5490 
__INLINE
 
q31_t
 
¬m_lš—r_š‹½_q31
(

5491 
q31_t
 * 
pYD©a
,

5492 
q31_t
 
x
,

5493 
ušt32_t
 
nV®ues
)

5495 
q31_t
 
y
;

5496 
q31_t
 
y0
, 
y1
;

5497 
q31_t
 
äaù
;

5498 
št32_t
 
šdex
;

5503 
šdex
 = ((
x
 & (
q31_t
)0xFFF00000) >> 20);

5505 if(
šdex
 >ð(
št32_t
)(
nV®ues
 - 1))

5507  (
pYD©a
[
nV®ues
 - 1]);

5509 if(
šdex
 < 0)

5511  (
pYD©a
[0]);

5517 
äaù
 = (
x
 & 0x000FFFFF) << 11;

5520 
y0
 = 
pYD©a
[
šdex
];

5521 
y1
 = 
pYD©a
[
šdex
 + 1];

5524 
y
 = ((
q31_t
è((
q63_t
è
y0
 * (0x7FFFFFFF - 
äaù
) >> 32));

5527 
y
 +ð((
q31_t
è(((
q63_t
è
y1
 * 
äaù
) >> 32));

5530  (
y
 << 1u);

5548 
__INLINE
 
q15_t
 
¬m_lš—r_š‹½_q15
(

5549 
q15_t
 * 
pYD©a
,

5550 
q31_t
 
x
,

5551 
ušt32_t
 
nV®ues
)

5553 
q63_t
 
y
;

5554 
q15_t
 
y0
, 
y1
;

5555 
q31_t
 
äaù
;

5556 
št32_t
 
šdex
;

5561 
šdex
 = ((
x
 & (
št32_t
)0xFFF00000) >> 20);

5563 if(
šdex
 >ð(
št32_t
)(
nV®ues
 - 1))

5565  (
pYD©a
[
nV®ues
 - 1]);

5567 if(
šdex
 < 0)

5569  (
pYD©a
[0]);

5575 
äaù
 = (
x
 & 0x000FFFFF);

5578 
y0
 = 
pYD©a
[
šdex
];

5579 
y1
 = 
pYD©a
[
šdex
 + 1];

5582 
y
 = ((
q63_t
è
y0
 * (0xFFFFF - 
äaù
));

5585 
y
 +ð((
q63_t
è
y1
 * (
äaù
));

5588  (
q15_t
è(
y
 >> 20);

5605 
__INLINE
 
q7_t
 
¬m_lš—r_š‹½_q7
(

5606 
q7_t
 * 
pYD©a
,

5607 
q31_t
 
x
,

5608 
ušt32_t
 
nV®ues
)

5610 
q31_t
 
y
;

5611 
q7_t
 
y0
, 
y1
;

5612 
q31_t
 
äaù
;

5613 
ušt32_t
 
šdex
;

5618 ià(
x
 < 0)

5620  (
pYD©a
[0]);

5622 
šdex
 = (
x
 >> 20) & 0xfff;

5624 if(
šdex
 >ð(
nV®ues
 - 1))

5626  (
pYD©a
[
nV®ues
 - 1]);

5632 
äaù
 = (
x
 & 0x000FFFFF);

5635 
y0
 = 
pYD©a
[
šdex
];

5636 
y1
 = 
pYD©a
[
šdex
 + 1];

5639 
y
 = ((
y0
 * (0xFFFFF - 
äaù
)));

5642 
y
 +ð(
y1
 * 
äaù
);

5645  (
q7_t
è(
y
 >> 20);

5658 
æßt32_t
 
¬m_sš_f32
(

5659 
æßt32_t
 
x
);

5667 
q31_t
 
¬m_sš_q31
(

5668 
q31_t
 
x
);

5676 
q15_t
 
¬m_sš_q15
(

5677 
q15_t
 
x
);

5685 
æßt32_t
 
¬m_cos_f32
(

5686 
æßt32_t
 
x
);

5694 
q31_t
 
¬m_cos_q31
(

5695 
q31_t
 
x
);

5703 
q15_t
 
¬m_cos_q15
(

5704 
q15_t
 
x
);

5745 
__INLINE
 
¬m_¡©us
 
¬m_sq¹_f32
(

5746 
æßt32_t
 
š
,

5747 
æßt32_t
 * 
pOut
)

5749 if(
š
 >= 0.0f)

5752 #ià (
__FPU_USED
 =ð1è&& 
defšed
 ( 
__CC_ARM
 )

5753 *
pOut
 = 
__sq¹f
(
š
);

5754 #–ià(
__FPU_USED
 =ð1è&& (
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050))

5755 *
pOut
 = 
__bužtš_sq¹f
(
š
);

5756 #–ià(
__FPU_USED
 =ð1è&& 
defšed
(
__GNUC__
)

5757 *
pOut
 = 
__bužtš_sq¹f
(
š
);

5758 #–ià(
__FPU_USED
 =ð1è&& 
defšed
 ( 
__ICCARM__
 ) && (
__VER__
 >= 6040000)

5759 
__ASM
("VSQRT.F32 %0,%1" : "ñ"(*
pOut
è: "t"(
š
));

5761 *
pOut
 = 
sq¹f
(
š
);

5764  (
ARM_MATH_SUCCESS
);

5768 *
pOut
 = 0.0f;

5769  (
ARM_MATH_ARGUMENT_ERROR
);

5781 
¬m_¡©us
 
¬m_sq¹_q31
(

5782 
q31_t
 
š
,

5783 
q31_t
 * 
pOut
);

5793 
¬m_¡©us
 
¬m_sq¹_q15
(

5794 
q15_t
 
š
,

5795 
q15_t
 * 
pOut
);

5805 
__INLINE
 
¬m_cœcuÏrWr™e_f32
(

5806 
št32_t
 * 
cœcBufãr
,

5807 
št32_t
 
L
,

5808 
ušt16_t
 * 
wr™eOff£t
,

5809 
št32_t
 
bufãrInc
,

5810 cÚ¡ 
št32_t
 * 
¤c
,

5811 
št32_t
 
¤cInc
,

5812 
ušt32_t
 
blockSize
)

5814 
ušt32_t
 
i
 = 0u;

5815 
št32_t
 
wOff£t
;

5819 
wOff£t
 = *
wr™eOff£t
;

5822 
i
 = 
blockSize
;

5824 
i
 > 0u)

5827 
cœcBufãr
[
wOff£t
] = *
¤c
;

5830 
¤c
 +ð
¤cInc
;

5833 
wOff£t
 +ð
bufãrInc
;

5834 if(
wOff£t
 >ð
L
)

5835 
wOff£t
 -ð
L
;

5838 
i
--;

5842 *
wr™eOff£t
 = (
ušt16_t
)
wOff£t
;

5850 
__INLINE
 
¬m_cœcuÏrR—d_f32
(

5851 
št32_t
 * 
cœcBufãr
,

5852 
št32_t
 
L
,

5853 
št32_t
 * 
»adOff£t
,

5854 
št32_t
 
bufãrInc
,

5855 
št32_t
 * 
d¡
,

5856 
št32_t
 * 
d¡_ba£
,

5857 
št32_t
 
d¡_Ëngth
,

5858 
št32_t
 
d¡Inc
,

5859 
ušt32_t
 
blockSize
)

5861 
ušt32_t
 
i
 = 0u;

5862 
št32_t
 
rOff£t
, 
d¡_’d
;

5866 
rOff£t
 = *
»adOff£t
;

5867 
d¡_’d
 = (
št32_t
è(
d¡_ba£
 + 
d¡_Ëngth
);

5870 
i
 = 
blockSize
;

5872 
i
 > 0u)

5875 *
d¡
 = 
cœcBufãr
[
rOff£t
];

5878 
d¡
 +ð
d¡Inc
;

5880 if(
d¡
 =ð(
št32_t
 *è
d¡_’d
)

5882 
d¡
 = 
d¡_ba£
;

5886 
rOff£t
 +ð
bufãrInc
;

5888 if(
rOff£t
 >ð
L
)

5890 
rOff£t
 -ð
L
;

5894 
i
--;

5898 *
»adOff£t
 = 
rOff£t
;

5905 
__INLINE
 
¬m_cœcuÏrWr™e_q15
(

5906 
q15_t
 * 
cœcBufãr
,

5907 
št32_t
 
L
,

5908 
ušt16_t
 * 
wr™eOff£t
,

5909 
št32_t
 
bufãrInc
,

5910 cÚ¡ 
q15_t
 * 
¤c
,

5911 
št32_t
 
¤cInc
,

5912 
ušt32_t
 
blockSize
)

5914 
ušt32_t
 
i
 = 0u;

5915 
št32_t
 
wOff£t
;

5919 
wOff£t
 = *
wr™eOff£t
;

5922 
i
 = 
blockSize
;

5924 
i
 > 0u)

5927 
cœcBufãr
[
wOff£t
] = *
¤c
;

5930 
¤c
 +ð
¤cInc
;

5933 
wOff£t
 +ð
bufãrInc
;

5934 if(
wOff£t
 >ð
L
)

5935 
wOff£t
 -ð
L
;

5938 
i
--;

5942 *
wr™eOff£t
 = (
ušt16_t
)
wOff£t
;

5949 
__INLINE
 
¬m_cœcuÏrR—d_q15
(

5950 
q15_t
 * 
cœcBufãr
,

5951 
št32_t
 
L
,

5952 
št32_t
 * 
»adOff£t
,

5953 
št32_t
 
bufãrInc
,

5954 
q15_t
 * 
d¡
,

5955 
q15_t
 * 
d¡_ba£
,

5956 
št32_t
 
d¡_Ëngth
,

5957 
št32_t
 
d¡Inc
,

5958 
ušt32_t
 
blockSize
)

5960 
ušt32_t
 
i
 = 0;

5961 
št32_t
 
rOff£t
, 
d¡_’d
;

5965 
rOff£t
 = *
»adOff£t
;

5967 
d¡_’d
 = (
št32_t
è(
d¡_ba£
 + 
d¡_Ëngth
);

5970 
i
 = 
blockSize
;

5972 
i
 > 0u)

5975 *
d¡
 = 
cœcBufãr
[
rOff£t
];

5978 
d¡
 +ð
d¡Inc
;

5980 if(
d¡
 =ð(
q15_t
 *è
d¡_’d
)

5982 
d¡
 = 
d¡_ba£
;

5986 
rOff£t
 +ð
bufãrInc
;

5988 if(
rOff£t
 >ð
L
)

5990 
rOff£t
 -ð
L
;

5994 
i
--;

5998 *
»adOff£t
 = 
rOff£t
;

6005 
__INLINE
 
¬m_cœcuÏrWr™e_q7
(

6006 
q7_t
 * 
cœcBufãr
,

6007 
št32_t
 
L
,

6008 
ušt16_t
 * 
wr™eOff£t
,

6009 
št32_t
 
bufãrInc
,

6010 cÚ¡ 
q7_t
 * 
¤c
,

6011 
št32_t
 
¤cInc
,

6012 
ušt32_t
 
blockSize
)

6014 
ušt32_t
 
i
 = 0u;

6015 
št32_t
 
wOff£t
;

6019 
wOff£t
 = *
wr™eOff£t
;

6022 
i
 = 
blockSize
;

6024 
i
 > 0u)

6027 
cœcBufãr
[
wOff£t
] = *
¤c
;

6030 
¤c
 +ð
¤cInc
;

6033 
wOff£t
 +ð
bufãrInc
;

6034 if(
wOff£t
 >ð
L
)

6035 
wOff£t
 -ð
L
;

6038 
i
--;

6042 *
wr™eOff£t
 = (
ušt16_t
)
wOff£t
;

6049 
__INLINE
 
¬m_cœcuÏrR—d_q7
(

6050 
q7_t
 * 
cœcBufãr
,

6051 
št32_t
 
L
,

6052 
št32_t
 * 
»adOff£t
,

6053 
št32_t
 
bufãrInc
,

6054 
q7_t
 * 
d¡
,

6055 
q7_t
 * 
d¡_ba£
,

6056 
št32_t
 
d¡_Ëngth
,

6057 
št32_t
 
d¡Inc
,

6058 
ušt32_t
 
blockSize
)

6060 
ušt32_t
 
i
 = 0;

6061 
št32_t
 
rOff£t
, 
d¡_’d
;

6065 
rOff£t
 = *
»adOff£t
;

6067 
d¡_’d
 = (
št32_t
è(
d¡_ba£
 + 
d¡_Ëngth
);

6070 
i
 = 
blockSize
;

6072 
i
 > 0u)

6075 *
d¡
 = 
cœcBufãr
[
rOff£t
];

6078 
d¡
 +ð
d¡Inc
;

6080 if(
d¡
 =ð(
q7_t
 *è
d¡_’d
)

6082 
d¡
 = 
d¡_ba£
;

6086 
rOff£t
 +ð
bufãrInc
;

6088 if(
rOff£t
 >ð
L
)

6090 
rOff£t
 -ð
L
;

6094 
i
--;

6098 *
»adOff£t
 = 
rOff£t
;

6108 
¬m_pow”_q31
(

6109 
q31_t
 * 
pSrc
,

6110 
ušt32_t
 
blockSize
,

6111 
q63_t
 * 
pResuÉ
);

6120 
¬m_pow”_f32
(

6121 
æßt32_t
 * 
pSrc
,

6122 
ušt32_t
 
blockSize
,

6123 
æßt32_t
 * 
pResuÉ
);

6132 
¬m_pow”_q15
(

6133 
q15_t
 * 
pSrc
,

6134 
ušt32_t
 
blockSize
,

6135 
q63_t
 * 
pResuÉ
);

6144 
¬m_pow”_q7
(

6145 
q7_t
 * 
pSrc
,

6146 
ušt32_t
 
blockSize
,

6147 
q31_t
 * 
pResuÉ
);

6156 
¬m_m—n_q7
(

6157 
q7_t
 * 
pSrc
,

6158 
ušt32_t
 
blockSize
,

6159 
q7_t
 * 
pResuÉ
);

6168 
¬m_m—n_q15
(

6169 
q15_t
 * 
pSrc
,

6170 
ušt32_t
 
blockSize
,

6171 
q15_t
 * 
pResuÉ
);

6180 
¬m_m—n_q31
(

6181 
q31_t
 * 
pSrc
,

6182 
ušt32_t
 
blockSize
,

6183 
q31_t
 * 
pResuÉ
);

6192 
¬m_m—n_f32
(

6193 
æßt32_t
 * 
pSrc
,

6194 
ušt32_t
 
blockSize
,

6195 
æßt32_t
 * 
pResuÉ
);

6204 
¬m_v¬_f32
(

6205 
æßt32_t
 * 
pSrc
,

6206 
ušt32_t
 
blockSize
,

6207 
æßt32_t
 * 
pResuÉ
);

6216 
¬m_v¬_q31
(

6217 
q31_t
 * 
pSrc
,

6218 
ušt32_t
 
blockSize
,

6219 
q31_t
 * 
pResuÉ
);

6228 
¬m_v¬_q15
(

6229 
q15_t
 * 
pSrc
,

6230 
ušt32_t
 
blockSize
,

6231 
q15_t
 * 
pResuÉ
);

6240 
¬m_rms_f32
(

6241 
æßt32_t
 * 
pSrc
,

6242 
ušt32_t
 
blockSize
,

6243 
æßt32_t
 * 
pResuÉ
);

6252 
¬m_rms_q31
(

6253 
q31_t
 * 
pSrc
,

6254 
ušt32_t
 
blockSize
,

6255 
q31_t
 * 
pResuÉ
);

6264 
¬m_rms_q15
(

6265 
q15_t
 * 
pSrc
,

6266 
ušt32_t
 
blockSize
,

6267 
q15_t
 * 
pResuÉ
);

6276 
¬m_¡d_f32
(

6277 
æßt32_t
 * 
pSrc
,

6278 
ušt32_t
 
blockSize
,

6279 
æßt32_t
 * 
pResuÉ
);

6288 
¬m_¡d_q31
(

6289 
q31_t
 * 
pSrc
,

6290 
ušt32_t
 
blockSize
,

6291 
q31_t
 * 
pResuÉ
);

6300 
¬m_¡d_q15
(

6301 
q15_t
 * 
pSrc
,

6302 
ušt32_t
 
blockSize
,

6303 
q15_t
 * 
pResuÉ
);

6312 
¬m_cm¶x_mag_f32
(

6313 
æßt32_t
 * 
pSrc
,

6314 
æßt32_t
 * 
pD¡
,

6315 
ušt32_t
 
numSam¶es
);

6324 
¬m_cm¶x_mag_q31
(

6325 
q31_t
 * 
pSrc
,

6326 
q31_t
 * 
pD¡
,

6327 
ušt32_t
 
numSam¶es
);

6336 
¬m_cm¶x_mag_q15
(

6337 
q15_t
 * 
pSrc
,

6338 
q15_t
 * 
pD¡
,

6339 
ušt32_t
 
numSam¶es
);

6350 
¬m_cm¶x_dÙ_´od_q15
(

6351 
q15_t
 * 
pSrcA
,

6352 
q15_t
 * 
pSrcB
,

6353 
ušt32_t
 
numSam¶es
,

6354 
q31_t
 * 
»®ResuÉ
,

6355 
q31_t
 * 
imagResuÉ
);

6366 
¬m_cm¶x_dÙ_´od_q31
(

6367 
q31_t
 * 
pSrcA
,

6368 
q31_t
 * 
pSrcB
,

6369 
ušt32_t
 
numSam¶es
,

6370 
q63_t
 * 
»®ResuÉ
,

6371 
q63_t
 * 
imagResuÉ
);

6382 
¬m_cm¶x_dÙ_´od_f32
(

6383 
æßt32_t
 * 
pSrcA
,

6384 
æßt32_t
 * 
pSrcB
,

6385 
ušt32_t
 
numSam¶es
,

6386 
æßt32_t
 * 
»®ResuÉ
,

6387 
æßt32_t
 * 
imagResuÉ
);

6397 
¬m_cm¶x_muÉ_»®_q15
(

6398 
q15_t
 * 
pSrcCm¶x
,

6399 
q15_t
 * 
pSrcR—l
,

6400 
q15_t
 * 
pCm¶xD¡
,

6401 
ušt32_t
 
numSam¶es
);

6411 
¬m_cm¶x_muÉ_»®_q31
(

6412 
q31_t
 * 
pSrcCm¶x
,

6413 
q31_t
 * 
pSrcR—l
,

6414 
q31_t
 * 
pCm¶xD¡
,

6415 
ušt32_t
 
numSam¶es
);

6425 
¬m_cm¶x_muÉ_»®_f32
(

6426 
æßt32_t
 * 
pSrcCm¶x
,

6427 
æßt32_t
 * 
pSrcR—l
,

6428 
æßt32_t
 * 
pCm¶xD¡
,

6429 
ušt32_t
 
numSam¶es
);

6439 
¬m_mš_q7
(

6440 
q7_t
 * 
pSrc
,

6441 
ušt32_t
 
blockSize
,

6442 
q7_t
 * 
»suÉ
,

6443 
ušt32_t
 * 
šdex
);

6453 
¬m_mš_q15
(

6454 
q15_t
 * 
pSrc
,

6455 
ušt32_t
 
blockSize
,

6456 
q15_t
 * 
pResuÉ
,

6457 
ušt32_t
 * 
pIndex
);

6467 
¬m_mš_q31
(

6468 
q31_t
 * 
pSrc
,

6469 
ušt32_t
 
blockSize
,

6470 
q31_t
 * 
pResuÉ
,

6471 
ušt32_t
 * 
pIndex
);

6481 
¬m_mš_f32
(

6482 
æßt32_t
 * 
pSrc
,

6483 
ušt32_t
 
blockSize
,

6484 
æßt32_t
 * 
pResuÉ
,

6485 
ušt32_t
 * 
pIndex
);

6495 
¬m_max_q7
(

6496 
q7_t
 * 
pSrc
,

6497 
ušt32_t
 
blockSize
,

6498 
q7_t
 * 
pResuÉ
,

6499 
ušt32_t
 * 
pIndex
);

6509 
¬m_max_q15
(

6510 
q15_t
 * 
pSrc
,

6511 
ušt32_t
 
blockSize
,

6512 
q15_t
 * 
pResuÉ
,

6513 
ušt32_t
 * 
pIndex
);

6523 
¬m_max_q31
(

6524 
q31_t
 * 
pSrc
,

6525 
ušt32_t
 
blockSize
,

6526 
q31_t
 * 
pResuÉ
,

6527 
ušt32_t
 * 
pIndex
);

6537 
¬m_max_f32
(

6538 
æßt32_t
 * 
pSrc
,

6539 
ušt32_t
 
blockSize
,

6540 
æßt32_t
 * 
pResuÉ
,

6541 
ušt32_t
 * 
pIndex
);

6551 
¬m_cm¶x_muÉ_cm¶x_q15
(

6552 
q15_t
 * 
pSrcA
,

6553 
q15_t
 * 
pSrcB
,

6554 
q15_t
 * 
pD¡
,

6555 
ušt32_t
 
numSam¶es
);

6565 
¬m_cm¶x_muÉ_cm¶x_q31
(

6566 
q31_t
 * 
pSrcA
,

6567 
q31_t
 * 
pSrcB
,

6568 
q31_t
 * 
pD¡
,

6569 
ušt32_t
 
numSam¶es
);

6579 
¬m_cm¶x_muÉ_cm¶x_f32
(

6580 
æßt32_t
 * 
pSrcA
,

6581 
æßt32_t
 * 
pSrcB
,

6582 
æßt32_t
 * 
pD¡
,

6583 
ušt32_t
 
numSam¶es
);

6592 
¬m_æßt_to_q31
(

6593 
æßt32_t
 * 
pSrc
,

6594 
q31_t
 * 
pD¡
,

6595 
ušt32_t
 
blockSize
);

6604 
¬m_æßt_to_q15
(

6605 
æßt32_t
 * 
pSrc
,

6606 
q15_t
 * 
pD¡
,

6607 
ušt32_t
 
blockSize
);

6616 
¬m_æßt_to_q7
(

6617 
æßt32_t
 * 
pSrc
,

6618 
q7_t
 * 
pD¡
,

6619 
ušt32_t
 
blockSize
);

6628 
¬m_q31_to_q15
(

6629 
q31_t
 * 
pSrc
,

6630 
q15_t
 * 
pD¡
,

6631 
ušt32_t
 
blockSize
);

6640 
¬m_q31_to_q7
(

6641 
q31_t
 * 
pSrc
,

6642 
q7_t
 * 
pD¡
,

6643 
ušt32_t
 
blockSize
);

6652 
¬m_q15_to_æßt
(

6653 
q15_t
 * 
pSrc
,

6654 
æßt32_t
 * 
pD¡
,

6655 
ušt32_t
 
blockSize
);

6664 
¬m_q15_to_q31
(

6665 
q15_t
 * 
pSrc
,

6666 
q31_t
 * 
pD¡
,

6667 
ušt32_t
 
blockSize
);

6676 
¬m_q15_to_q7
(

6677 
q15_t
 * 
pSrc
,

6678 
q7_t
 * 
pD¡
,

6679 
ušt32_t
 
blockSize
);

6752 
__INLINE
 
æßt32_t
 
¬m_bžš—r_š‹½_f32
(

6753 cÚ¡ 
¬m_bžš—r_š‹½_š¡ªû_f32
 * 
S
,

6754 
æßt32_t
 
X
,

6755 
æßt32_t
 
Y
)

6757 
æßt32_t
 
out
;

6758 
æßt32_t
 
f00
, 
f01
, 
f10
, 
f11
;

6759 
æßt32_t
 *
pD©a
 = 
S
->pData;

6760 
št32_t
 
xIndex
, 
yIndex
, 
šdex
;

6761 
æßt32_t
 
xdiff
, 
ydiff
;

6762 
æßt32_t
 
b1
, 
b2
, 
b3
, 
b4
;

6764 
xIndex
 = (
št32_t
è
X
;

6765 
yIndex
 = (
št32_t
è
Y
;

6769 if(
xIndex
 < 0 || xIndex > (
S
->
numRows
 - 1è|| 
yIndex
 < 0 || yIndex > (S->
numCÞs
 - 1))

6775 
šdex
 = (
xIndex
 - 1è+ (
yIndex
 - 1è* 
S
->
numCÞs
;

6779 
f00
 = 
pD©a
[
šdex
];

6780 
f01
 = 
pD©a
[
šdex
 + 1];

6783 
šdex
 = (
xIndex
 - 1è+ (
yIndex
è* 
S
->
numCÞs
;

6787 
f10
 = 
pD©a
[
šdex
];

6788 
f11
 = 
pD©a
[
šdex
 + 1];

6791 
b1
 = 
f00
;

6792 
b2
 = 
f01
 - 
f00
;

6793 
b3
 = 
f10
 - 
f00
;

6794 
b4
 = 
f00
 - 
f01
 - 
f10
 + 
f11
;

6797 
xdiff
 = 
X
 - 
xIndex
;

6800 
ydiff
 = 
Y
 - 
yIndex
;

6803 
out
 = 
b1
 + 
b2
 * 
xdiff
 + 
b3
 * 
ydiff
 + 
b4
 * xdiff * ydiff;

6806  (
out
);

6818 
__INLINE
 
q31_t
 
¬m_bžš—r_š‹½_q31
(

6819 
¬m_bžš—r_š‹½_š¡ªû_q31
 * 
S
,

6820 
q31_t
 
X
,

6821 
q31_t
 
Y
)

6823 
q31_t
 
out
;

6824 
q31_t
 
acc
 = 0;

6825 
q31_t
 
xäaù
, 
yäaù
;

6826 
q31_t
 
x1
, 
x2
, 
y1
, 
y2
;

6827 
št32_t
 
rI
, 
cI
;

6828 
q31_t
 *
pYD©a
 = 
S
->
pD©a
;

6829 
ušt32_t
 
nCÞs
 = 
S
->
numCÞs
;

6834 
rI
 = ((
X
 & (
q31_t
)0xFFF00000) >> 20);

6839 
cI
 = ((
Y
 & (
q31_t
)0xFFF00000) >> 20);

6843 if(
rI
 < 0 ||„I > (
S
->
numRows
 - 1è|| 
cI
 < 0 || cI > (S->
numCÞs
 - 1))

6850 
xäaù
 = (
X
 & 0x000FFFFF) << 11u;

6853 
x1
 = 
pYD©a
[(
rI
è+ (
št32_t
)
nCÞs
 * (
cI
) ];

6854 
x2
 = 
pYD©a
[(
rI
è+ (
št32_t
)
nCÞs
 * (
cI
) + 1];

6858 
yäaù
 = (
Y
 & 0x000FFFFF) << 11u;

6861 
y1
 = 
pYD©a
[(
rI
è+ (
št32_t
)
nCÞs
 * (
cI
 + 1) ];

6862 
y2
 = 
pYD©a
[(
rI
è+ (
št32_t
)
nCÞs
 * (
cI
 + 1) + 1];

6865 
out
 = ((
q31_t
è(((
q63_t
è
x1
 * (0x7FFFFFFF - 
xäaù
)) >> 32));

6866 
acc
 = ((
q31_t
è(((
q63_t
è
out
 * (0x7FFFFFFF - 
yäaù
)) >> 32));

6869 
out
 = ((
q31_t
è((
q63_t
è
x2
 * (0x7FFFFFFF - 
yäaù
) >> 32));

6870 
acc
 +ð((
q31_t
è((
q63_t
è
out
 * (
xäaù
) >> 32));

6873 
out
 = ((
q31_t
è((
q63_t
è
y1
 * (0x7FFFFFFF - 
xäaù
) >> 32));

6874 
acc
 +ð((
q31_t
è((
q63_t
è
out
 * (
yäaù
) >> 32));

6877 
out
 = ((
q31_t
è((
q63_t
è
y2
 * (
xäaù
) >> 32));

6878 
acc
 +ð((
q31_t
è((
q63_t
è
out
 * (
yäaù
) >> 32));

6881  ((
q31_t
)(
acc
 << 2));

6892 
__INLINE
 
q15_t
 
¬m_bžš—r_š‹½_q15
(

6893 
¬m_bžš—r_š‹½_š¡ªû_q15
 * 
S
,

6894 
q31_t
 
X
,

6895 
q31_t
 
Y
)

6897 
q63_t
 
acc
 = 0;

6898 
q31_t
 
out
;

6899 
q15_t
 
x1
, 
x2
, 
y1
, 
y2
;

6900 
q31_t
 
xäaù
, 
yäaù
;

6901 
št32_t
 
rI
, 
cI
;

6902 
q15_t
 *
pYD©a
 = 
S
->
pD©a
;

6903 
ušt32_t
 
nCÞs
 = 
S
->
numCÞs
;

6908 
rI
 = ((
X
 & (
q31_t
)0xFFF00000) >> 20);

6913 
cI
 = ((
Y
 & (
q31_t
)0xFFF00000) >> 20);

6917 if(
rI
 < 0 ||„I > (
S
->
numRows
 - 1è|| 
cI
 < 0 || cI > (S->
numCÞs
 - 1))

6924 
xäaù
 = (
X
 & 0x000FFFFF);

6927 
x1
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
) ];

6928 
x2
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
) + 1];

6932 
yäaù
 = (
Y
 & 0x000FFFFF);

6935 
y1
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
 + 1) ];

6936 
y2
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
 + 1) + 1];

6942 
out
 = (
q31_t
è(((
q63_t
è
x1
 * (0xFFFFF - 
xäaù
)) >> 4u);

6943 
acc
 = ((
q63_t
è
out
 * (0xFFFFF - 
yäaù
));

6946 
out
 = (
q31_t
è(((
q63_t
è
x2
 * (0xFFFFF - 
yäaù
)) >> 4u);

6947 
acc
 +ð((
q63_t
è
out
 * (
xäaù
));

6950 
out
 = (
q31_t
è(((
q63_t
è
y1
 * (0xFFFFF - 
xäaù
)) >> 4u);

6951 
acc
 +ð((
q63_t
è
out
 * (
yäaù
));

6954 
out
 = (
q31_t
è(((
q63_t
è
y2
 * (
xäaù
)) >> 4u);

6955 
acc
 +ð((
q63_t
è
out
 * (
yäaù
));

6959  ((
q15_t
)(
acc
 >> 36));

6970 
__INLINE
 
q7_t
 
¬m_bžš—r_š‹½_q7
(

6971 
¬m_bžš—r_š‹½_š¡ªû_q7
 * 
S
,

6972 
q31_t
 
X
,

6973 
q31_t
 
Y
)

6975 
q63_t
 
acc
 = 0;

6976 
q31_t
 
out
;

6977 
q31_t
 
xäaù
, 
yäaù
;

6978 
q7_t
 
x1
, 
x2
, 
y1
, 
y2
;

6979 
št32_t
 
rI
, 
cI
;

6980 
q7_t
 *
pYD©a
 = 
S
->
pD©a
;

6981 
ušt32_t
 
nCÞs
 = 
S
->
numCÞs
;

6986 
rI
 = ((
X
 & (
q31_t
)0xFFF00000) >> 20);

6991 
cI
 = ((
Y
 & (
q31_t
)0xFFF00000) >> 20);

6995 if(
rI
 < 0 ||„I > (
S
->
numRows
 - 1è|| 
cI
 < 0 || cI > (S->
numCÞs
 - 1))

7002 
xäaù
 = (
X
 & (
q31_t
)0x000FFFFF);

7005 
x1
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
) ];

7006 
x2
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
) + 1];

7010 
yäaù
 = (
Y
 & (
q31_t
)0x000FFFFF);

7013 
y1
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
 + 1) ];

7014 
y2
 = 
pYD©a
[((
ušt32_t
)
rI
è+ 
nCÞs
 * ((ušt32_t)
cI
 + 1) + 1];

7017 
out
 = ((
x1
 * (0xFFFFF - 
xäaù
)));

7018 
acc
 = (((
q63_t
è
out
 * (0xFFFFF - 
yäaù
)));

7021 
out
 = ((
x2
 * (0xFFFFF - 
yäaù
)));

7022 
acc
 +ð(((
q63_t
è
out
 * (
xäaù
)));

7025 
out
 = ((
y1
 * (0xFFFFF - 
xäaù
)));

7026 
acc
 +ð(((
q63_t
è
out
 * (
yäaù
)));

7029 
out
 = ((
y2
 * (
yäaù
)));

7030 
acc
 +ð(((
q63_t
è
out
 * (
xäaù
)));

7033  ((
q7_t
)(
acc
 >> 40));

7042 
	#muÉAcc_32x32_k“p32_R
(
a
, 
x
, 
y
) \

7043 
a
 = (
q31_t
è(((((
q63_t
èaè<< 32è+ ((q63_tè
x
 * 
y
è+ 0x80000000LL ) >> 32)

	)

7046 
	#muÉSub_32x32_k“p32_R
(
a
, 
x
, 
y
) \

7047 
a
 = (
q31_t
è(((((
q63_t
èaè<< 32è- ((q63_tè
x
 * 
y
è+ 0x80000000LL ) >> 32)

	)

7050 
	#muÉ_32x32_k“p32_R
(
a
, 
x
, 
y
) \

7051 
a
 = (
q31_t
è(((
q63_t
è
x
 * 
y
 + 0x80000000LL ) >> 32)

	)

7054 
	#muÉAcc_32x32_k“p32
(
a
, 
x
, 
y
) \

7055 
a
 +ð(
q31_t
è(((
q63_t
è
x
 * 
y
è>> 32)

	)

7058 
	#muÉSub_32x32_k“p32
(
a
, 
x
, 
y
) \

7059 
a
 -ð(
q31_t
è(((
q63_t
è
x
 * 
y
è>> 32)

	)

7062 
	#muÉ_32x32_k“p32
(
a
, 
x
, 
y
) \

7063 
a
 = (
q31_t
è(((
q63_t
è
x
 * 
y
 ) >> 32)

	)

7066 #ià
defšed
 ( 
__CC_ARM
 )

7068 #ià
defšed
Ð
ARM_MATH_CM4
 ) || defšedÐ
ARM_MATH_CM7
)

7069 
	#LOW_OPTIMIZATION_ENTER
 \

7070 
	`_P¿gma
 ("push") \

7071 
	`_P¿gma
 ("O1")

	)

7073 
	#LOW_OPTIMIZATION_ENTER


	)

7077 #ià
defšed
Ð
ARM_MATH_CM4
 ) || defšedÐ
ARM_MATH_CM7
)

7078 
	#LOW_OPTIMIZATION_EXIT
 \

7079 
	`_P¿gma
 ("pÝ")

	)

7081 
	#LOW_OPTIMIZATION_EXIT


	)

7085 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER


	)

7088 
	#IAR_ONLY_LOW_OPTIMIZATION_EXIT


	)

7090 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

7091 
	#LOW_OPTIMIZATION_ENTER


	)

7092 
	#LOW_OPTIMIZATION_EXIT


	)

7093 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER


	)

7094 
	#IAR_ONLY_LOW_OPTIMIZATION_EXIT


	)

7096 #–ià
defšed
(
__GNUC__
)

7097 
	#LOW_OPTIMIZATION_ENTER
 
	`__©Œibu‹__
(Ð
	`Ýtimize
("-O1"è))

	)

7098 
	#LOW_OPTIMIZATION_EXIT


	)

7099 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER


	)

7100 
	#IAR_ONLY_LOW_OPTIMIZATION_EXIT


	)

7102 #–ià
defšed
(
__ICCARM__
)

7104 #ià
defšed
Ð
ARM_MATH_CM4
 ) || defšedÐ
ARM_MATH_CM7
)

7105 
	#LOW_OPTIMIZATION_ENTER
 \

7106 
	`_P¿gma
 ("Ýtimizeöow")

	)

7108 
	#LOW_OPTIMIZATION_ENTER


	)

7112 
	#LOW_OPTIMIZATION_EXIT


	)

7115 #ià
defšed
Ð
ARM_MATH_CM4
 ) || defšedÐ
ARM_MATH_CM7
)

7116 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER
 \

7117 
	`_P¿gma
 ("Ýtimizeöow")

	)

7119 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER


	)

7123 
	#IAR_ONLY_LOW_OPTIMIZATION_EXIT


	)

7125 #–ià
defšed
(
__CSMC__
)

7126 
	#LOW_OPTIMIZATION_ENTER


	)

7127 
	#LOW_OPTIMIZATION_EXIT


	)

7128 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER


	)

7129 
	#IAR_ONLY_LOW_OPTIMIZATION_EXIT


	)

7131 #–ià
defšed
(
__TASKING__
)

7132 
	#LOW_OPTIMIZATION_ENTER


	)

7133 
	#LOW_OPTIMIZATION_EXIT


	)

7134 
	#IAR_ONLY_LOW_OPTIMIZATION_ENTER


	)

7135 
	#IAR_ONLY_LOW_OPTIMIZATION_EXIT


	)

7140 #ifdeà 
__ýlu¥lus


7145 #ià
defšed
 ( 
__GNUC__
 )

7146 #´agm¨
GCC
 
dŸgno¡ic
 
pÝ


	@Drivers/CMSIS/Include/cmsis_armcc.h

35 #iâdeà
__CMSIS_ARMCC_H


36 
	#__CMSIS_ARMCC_H


	)

39 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 400677)

57 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_CONTROL
()

59 
ušt32_t
 
__»gCÚŒÞ
 
	`__ASM
("control");

60 (
__»gCÚŒÞ
);

61 
	}
}

69 
__STATIC_INLINE
 
	$__£t_CONTROL
(
ušt32_t
 
cÚŒÞ
)

71 
ušt32_t
 
__»gCÚŒÞ
 
	`__ASM
("control");

72 
__»gCÚŒÞ
 = 
cÚŒÞ
;

73 
	}
}

81 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_IPSR
()

83 
ušt32_t
 
__»gIPSR
 
	`__ASM
("ipsr");

84 (
__»gIPSR
);

85 
	}
}

93 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_APSR
()

95 
ušt32_t
 
__»gAPSR
 
	`__ASM
("apsr");

96 (
__»gAPSR
);

97 
	}
}

105 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_xPSR
()

107 
ušt32_t
 
__»gXPSR
 
	`__ASM
("xpsr");

108 (
__»gXPSR
);

109 
	}
}

117 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PSP
()

119 
ušt32_t
 
__»gProûssSckPoš‹r
 
	`__ASM
("psp");

120 (
__»gProûssSckPoš‹r
);

121 
	}
}

129 
__STATIC_INLINE
 
	$__£t_PSP
(
ušt32_t
 
tÝOfProcSck
)

131 
ušt32_t
 
__»gProûssSckPoš‹r
 
	`__ASM
("psp");

132 
__»gProûssSckPoš‹r
 = 
tÝOfProcSck
;

133 
	}
}

141 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_MSP
()

143 
ušt32_t
 
__»gMašSckPoš‹r
 
	`__ASM
("msp");

144 (
__»gMašSckPoš‹r
);

145 
	}
}

153 
__STATIC_INLINE
 
	$__£t_MSP
(
ušt32_t
 
tÝOfMašSck
)

155 
ušt32_t
 
__»gMašSckPoš‹r
 
	`__ASM
("msp");

156 
__»gMašSckPoš‹r
 = 
tÝOfMašSck
;

157 
	}
}

165 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PRIMASK
()

167 
ušt32_t
 
__»gPriMask
 
	`__ASM
("primask");

168 (
__»gPriMask
);

169 
	}
}

177 
__STATIC_INLINE
 
	$__£t_PRIMASK
(
ušt32_t
 
´iMask
)

179 
ušt32_t
 
__»gPriMask
 
	`__ASM
("primask");

180 
__»gPriMask
 = (
´iMask
);

181 
	}
}

184 #ià (
__CORTEX_M
 >ð0x03Uè|| (
__CORTEX_SC
 >= 300U)

191 
	#__’abË_çuÉ_œq
 
__’abË_fiq


	)

199 
	#__di§bË_çuÉ_œq
 
__di§bË_fiq


	)

207 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_BASEPRI
()

209 
ušt32_t
 
__»gBa£Pri
 
	`__ASM
("basepri");

210 (
__»gBa£Pri
);

211 
	}
}

219 
__STATIC_INLINE
 
	$__£t_BASEPRI
(
ušt32_t
 
ba£Pri
)

221 
ušt32_t
 
__»gBa£Pri
 
	`__ASM
("basepri");

222 
__»gBa£Pri
 = (
ba£Pri
 & 0xFFU);

223 
	}
}

232 
__STATIC_INLINE
 
	$__£t_BASEPRI_MAX
(
ušt32_t
 
ba£Pri
)

234 
ušt32_t
 
__»gBa£PriMax
 
	`__ASM
("basepri_max");

235 
__»gBa£PriMax
 = (
ba£Pri
 & 0xFFU);

236 
	}
}

244 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_FAULTMASK
()

246 
ušt32_t
 
__»gFauÉMask
 
	`__ASM
("faultmask");

247 (
__»gFauÉMask
);

248 
	}
}

256 
__STATIC_INLINE
 
	$__£t_FAULTMASK
(
ušt32_t
 
çuÉMask
)

258 
ušt32_t
 
__»gFauÉMask
 
	`__ASM
("faultmask");

259 
__»gFauÉMask
 = (
çuÉMask
 & (
ušt32_t
)1);

260 
	}
}

265 #ià (
__CORTEX_M
 == 0x04U) || (__CORTEX_M == 0x07U)

272 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_FPSCR
()

274 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

275 
ušt32_t
 
__»gåsü
 
	`__ASM
("fpscr");

276 (
__»gåsü
);

280 
	}
}

288 
__STATIC_INLINE
 
	$__£t_FPSCR
(
ušt32_t
 
åsü
)

290 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

291 
ušt32_t
 
__»gåsü
 
	`__ASM
("fpscr");

292 
__»gåsü
 = (
åsü
);

294 
	}
}

313 
	#__NOP
 
__nÝ


	)

320 
	#__WFI
 
__wfi


	)

328 
	#__WFE
 
__wã


	)

335 
	#__SEV
 
__£v


	)

344 
	#__ISB
() do {\

345 
	`__scheduË_b¬r›r
();\

346 
	`__isb
(0xF);\

347 
	`__scheduË_b¬r›r
();\

348 } 0U)

	)

355 
	#__DSB
() do {\

356 
	`__scheduË_b¬r›r
();\

357 
	`__dsb
(0xF);\

358 
	`__scheduË_b¬r›r
();\

359 } 0U)

	)

366 
	#__DMB
() do {\

367 
	`__scheduË_b¬r›r
();\

368 
	`__dmb
(0xF);\

369 
	`__scheduË_b¬r›r
();\

370 } 0U)

	)

378 
	#__REV
 
__»v


	)

387 #iâdeà
__NO_EMBEDDED_ASM


388 
__©Œibu‹__
((
£ùiÚ
(".»v16_‹xt"))è
__STATIC_INLINE
 
__ASM
 
ušt32_t
 
	$__REV16
(
ušt32_t
 
v®ue
)

390 
»v16
 
r0
,„0

391 
bx
 
Ì


392 
	}
}

401 #iâdeà
__NO_EMBEDDED_ASM


402 
__©Œibu‹__
((
£ùiÚ
(".»vsh_‹xt"))è
__STATIC_INLINE
 
__ASM
 
št32_t
 
	$__REVSH
(
št32_t
 
v®ue
)

404 
»vsh
 
r0
,„0

405 
bx
 
Ì


406 
	}
}

417 
	#__ROR
 
__rÜ


	)

427 
	#__BKPT
(
v®ue
è
	`__b»akpošt
(v®ue)

	)

436 #ià (
__CORTEX_M
 >ð0x03Uè|| (
__CORTEX_SC
 >= 300U)

437 
	#__RBIT
 
__rb™


	)

439 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__RBIT
(
ušt32_t
 
v®ue
)

441 
ušt32_t
 
»suÉ
;

442 
št32_t
 
s
 = 4 * 8 - 1;

444 
»suÉ
 = 
v®ue
;

445 
v®ue
 >>= 1U; value; value >>= 1U)

447 
»suÉ
 <<= 1U;

448 
»suÉ
 |ð
v®ue
 & 1U;

449 
s
--;

451 
»suÉ
 <<ð
s
;

452 (
»suÉ
);

453 
	}
}

463 
	#__CLZ
 
__þz


	)

466 #ià (
__CORTEX_M
 >ð0x03Uè|| (
__CORTEX_SC
 >= 300U)

474 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 5060020)

475 
	#__LDREXB
(
±r
è((
ušt8_t
 ) 
	`__ld»x
ÕŒ))

	)

477 
	#__LDREXB
(
±r
è
	`_P¿gma
("push"è_P¿gma("dŸg_suµ»s 3731"è((
ušt8_t
 ) 
	`__ld»x
ÕŒ)è_P¿gma("pÝ")

	)

487 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 5060020)

488 
	#__LDREXH
(
±r
è((
ušt16_t
è
	`__ld»x
ÕŒ))

	)

490 
	#__LDREXH
(
±r
è
	`_P¿gma
("push"è_P¿gma("dŸg_suµ»s 3731"è((
ušt16_t
è
	`__ld»x
ÕŒ)è_P¿gma("pÝ")

	)

500 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 5060020)

501 
	#__LDREXW
(
±r
è((
ušt32_t
 ) 
	`__ld»x
ÕŒ))

	)

503 
	#__LDREXW
(
±r
è
	`_P¿gma
("push"è_P¿gma("dŸg_suµ»s 3731"è((
ušt32_t
 ) 
	`__ld»x
ÕŒ)è_P¿gma("pÝ")

	)

515 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 5060020)

516 
	#__STREXB
(
v®ue
, 
±r
è
	`__¡»x
(v®ue,…Œ)

	)

518 
	#__STREXB
(
v®ue
, 
±r
è
	`_P¿gma
("push"è_P¿gma("dŸg_suµ»s 3731"è
	`__¡»x
(v®ue,…Œè_P¿gma("pÝ")

	)

530 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 5060020)

531 
	#__STREXH
(
v®ue
, 
±r
è
	`__¡»x
(v®ue,…Œ)

	)

533 
	#__STREXH
(
v®ue
, 
±r
è
	`_P¿gma
("push"è_P¿gma("dŸg_suµ»s 3731"è
	`__¡»x
(v®ue,…Œè_P¿gma("pÝ")

	)

545 #ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION < 5060020)

546 
	#__STREXW
(
v®ue
, 
±r
è
	`__¡»x
(v®ue,…Œ)

	)

548 
	#__STREXW
(
v®ue
, 
±r
è
	`_P¿gma
("push"è_P¿gma("dŸg_suµ»s 3731"è
	`__¡»x
(v®ue,…Œè_P¿gma("pÝ")

	)

556 
	#__CLREX
 
__þ»x


	)

566 
	#__SSAT
 
__s§t


	)

576 
	#__USAT
 
__u§t


	)

586 #iâdeà
__NO_EMBEDDED_ASM


587 
__©Œibu‹__
((
£ùiÚ
(".¼x_‹xt"))è
__STATIC_INLINE
 
__ASM
 
ušt32_t
 
	$__RRX
(
ušt32_t
 
v®ue
)

589 
¼x
 
r0
,„0

590 
bx
 
Ì


591 
	}
}

601 
	#__LDRBT
(
±r
è((
ušt8_t
 ) 
	`__ld¹
ÕŒ))

	)

610 
	#__LDRHT
(
±r
è((
ušt16_t
è
	`__ld¹
ÕŒ))

	)

619 
	#__LDRT
(
±r
è((
ušt32_t
 ) 
	`__ld¹
ÕŒ))

	)

628 
	#__STRBT
(
v®ue
, 
±r
è
	`__¡¹
(v®ue,…Œ)

	)

637 
	#__STRHT
(
v®ue
, 
±r
è
	`__¡¹
(v®ue,…Œ)

	)

646 
	#__STRT
(
v®ue
, 
±r
è
	`__¡¹
(v®ue,…Œ)

	)

659 #ià(
__CORTEX_M
 >= 0x04U)

661 
	#__SADD8
 
__§dd8


	)

662 
	#__QADD8
 
__qadd8


	)

663 
	#__SHADD8
 
__shadd8


	)

664 
	#__UADD8
 
__uadd8


	)

665 
	#__UQADD8
 
__uqadd8


	)

666 
	#__UHADD8
 
__uhadd8


	)

667 
	#__SSUB8
 
__ssub8


	)

668 
	#__QSUB8
 
__qsub8


	)

669 
	#__SHSUB8
 
__shsub8


	)

670 
	#__USUB8
 
__usub8


	)

671 
	#__UQSUB8
 
__uqsub8


	)

672 
	#__UHSUB8
 
__uhsub8


	)

673 
	#__SADD16
 
__§dd16


	)

674 
	#__QADD16
 
__qadd16


	)

675 
	#__SHADD16
 
__shadd16


	)

676 
	#__UADD16
 
__uadd16


	)

677 
	#__UQADD16
 
__uqadd16


	)

678 
	#__UHADD16
 
__uhadd16


	)

679 
	#__SSUB16
 
__ssub16


	)

680 
	#__QSUB16
 
__qsub16


	)

681 
	#__SHSUB16
 
__shsub16


	)

682 
	#__USUB16
 
__usub16


	)

683 
	#__UQSUB16
 
__uqsub16


	)

684 
	#__UHSUB16
 
__uhsub16


	)

685 
	#__SASX
 
__§sx


	)

686 
	#__QASX
 
__qasx


	)

687 
	#__SHASX
 
__shasx


	)

688 
	#__UASX
 
__uasx


	)

689 
	#__UQASX
 
__uqasx


	)

690 
	#__UHASX
 
__uhasx


	)

691 
	#__SSAX
 
__s§x


	)

692 
	#__QSAX
 
__q§x


	)

693 
	#__SHSAX
 
__sh§x


	)

694 
	#__USAX
 
__u§x


	)

695 
	#__UQSAX
 
__uq§x


	)

696 
	#__UHSAX
 
__uh§x


	)

697 
	#__USAD8
 
__u§d8


	)

698 
	#__USADA8
 
__u§da8


	)

699 
	#__SSAT16
 
__s§t16


	)

700 
	#__USAT16
 
__u§t16


	)

701 
	#__UXTB16
 
__uxtb16


	)

702 
	#__UXTAB16
 
__uxb16


	)

703 
	#__SXTB16
 
__sxtb16


	)

704 
	#__SXTAB16
 
__sxb16


	)

705 
	#__SMUAD
 
__smuad


	)

706 
	#__SMUADX
 
__smuadx


	)

707 
	#__SMLAD
 
__smÏd


	)

708 
	#__SMLADX
 
__smÏdx


	)

709 
	#__SMLALD
 
__smÏld


	)

710 
	#__SMLALDX
 
__smÏldx


	)

711 
	#__SMUSD
 
__smusd


	)

712 
	#__SMUSDX
 
__smusdx


	)

713 
	#__SMLSD
 
__smlsd


	)

714 
	#__SMLSDX
 
__smlsdx


	)

715 
	#__SMLSLD
 
__sml¦d


	)

716 
	#__SMLSLDX
 
__sml¦dx


	)

717 
	#__SEL
 
__£l


	)

718 
	#__QADD
 
__qadd


	)

719 
	#__QSUB
 
__qsub


	)

721 
	#__PKHBT
(
ARG1
,
ARG2
,
ARG3
èÐ((((
ušt32_t
)(ARG1)) ) & 0x0000FFFFUL) | \

722 ((((
ušt32_t
)(
ARG2
)è<< (
ARG3
)è& 0xFFFF0000ULè)

	)

724 
	#__PKHTB
(
ARG1
,
ARG2
,
ARG3
èÐ((((
ušt32_t
)(ARG1)) ) & 0xFFFF0000UL) | \

725 ((((
ušt32_t
)(
ARG2
)è>> (
ARG3
)è& 0x0000FFFFULè)

	)

727 
	#__SMMLA
(
ARG1
,
ARG2
,
ARG3
èÐ(
št32_t
)((((
št64_t
)(ARG1) * (ARG2)) + \

728 ((
št64_t
)(
ARG3
è<< 32Uèè>> 32U))

	)

	@Drivers/CMSIS/Include/cmsis_armcc_V6.h

35 #iâdeà
__CMSIS_ARMCC_V6_H


36 
	#__CMSIS_ARMCC_V6_H


	)

50 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__’abË_œq
()

52 
__ASM
 volatile ("cpsie i" : : : "memory");

53 
	}
}

61 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__di§bË_œq
()

63 
__ASM
 volatile ("cpsid i" : : : "memory");

64 
	}
}

72 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_CONTROL
()

74 
ušt32_t
 
»suÉ
;

76 
__ASM
 vÞ©ž("MRS %0, cÚŒÞ" : "ô" (
»suÉ
) );

77 (
»suÉ
);

78 
	}
}

81 #ià (
__ARM_FEATURE_CMSE
 == 3U)

87 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_CONTROL_NS
()

89 
ušt32_t
 
»suÉ
;

91 
__ASM
 vÞ©ž("MRS %0, cÚŒÞ_ns" : "ô" (
»suÉ
) );

92 (
»suÉ
);

93 
	}
}

102 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_CONTROL
(
ušt32_t
 
cÚŒÞ
)

104 
__ASM
 vÞ©ž("MSR cÚŒÞ, %0" : : "r" (
cÚŒÞ
) : "memory");

105 
	}
}

108 #ià (
__ARM_FEATURE_CMSE
 == 3U)

114 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_CONTROL_NS
(
ušt32_t
 
cÚŒÞ
)

116 
__ASM
 vÞ©ž("MSR cÚŒÞ_ns, %0" : : "r" (
cÚŒÞ
) : "memory");

117 
	}
}

126 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_IPSR
()

128 
ušt32_t
 
»suÉ
;

130 
__ASM
 vÞ©ž("MRS %0, ip¤" : "ô" (
»suÉ
) );

131 (
»suÉ
);

132 
	}
}

135 #ià (
__ARM_FEATURE_CMSE
 == 3U)

141 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_IPSR_NS
()

143 
ušt32_t
 
»suÉ
;

145 
__ASM
 vÞ©ž("MRS %0, ip¤_ns" : "ô" (
»suÉ
) );

146 (
»suÉ
);

147 
	}
}

156 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_APSR
()

158 
ušt32_t
 
»suÉ
;

160 
__ASM
 vÞ©ž("MRS %0,‡p¤" : "ô" (
»suÉ
) );

161 (
»suÉ
);

162 
	}
}

165 #ià (
__ARM_FEATURE_CMSE
 == 3U)

171 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_APSR_NS
()

173 
ušt32_t
 
»suÉ
;

175 
__ASM
 vÞ©ž("MRS %0,‡p¤_ns" : "ô" (
»suÉ
) );

176 (
»suÉ
);

177 
	}
}

186 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_xPSR
()

188 
ušt32_t
 
»suÉ
;

190 
__ASM
 vÞ©ž("MRS %0, xp¤" : "ô" (
»suÉ
) );

191 (
»suÉ
);

192 
	}
}

195 #ià (
__ARM_FEATURE_CMSE
 == 3U)

201 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_xPSR_NS
()

203 
ušt32_t
 
»suÉ
;

205 
__ASM
 vÞ©ž("MRS %0, xp¤_ns" : "ô" (
»suÉ
) );

206 (
»suÉ
);

207 
	}
}

216 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PSP
()

218 
ušt32_t
 
»suÉ
;

220 
__ASM
 vÞ©ž("MRS %0,…¥" : "ô" (
»suÉ
) );

221 (
»suÉ
);

222 
	}
}

225 #ià (
__ARM_FEATURE_CMSE
 == 3U)

231 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_PSP_NS
()

233 
ušt32_t
 
»suÉ
;

235 
__ASM
 vÞ©ž("MRS %0,…¥_ns" : "ô" (
»suÉ
) );

236 (
»suÉ
);

237 
	}
}

246 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_PSP
(
ušt32_t
 
tÝOfProcSck
)

248 
__ASM
 vÞ©ž("MSR…¥, %0" : : "r" (
tÝOfProcSck
) : "sp");

249 
	}
}

252 #ià (
__ARM_FEATURE_CMSE
 == 3U)

258 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_PSP_NS
(
ušt32_t
 
tÝOfProcSck
)

260 
__ASM
 vÞ©ž("MSR…¥_ns, %0" : : "r" (
tÝOfProcSck
) : "sp");

261 
	}
}

270 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_MSP
()

272 
ušt32_t
 
»suÉ
;

274 
__ASM
 vÞ©ž("MRS %0, m¥" : "ô" (
»suÉ
) );

275 (
»suÉ
);

276 
	}
}

279 #ià (
__ARM_FEATURE_CMSE
 == 3U)

285 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_MSP_NS
()

287 
ušt32_t
 
»suÉ
;

289 
__ASM
 vÞ©ž("MRS %0, m¥_ns" : "ô" (
»suÉ
) );

290 (
»suÉ
);

291 
	}
}

300 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_MSP
(
ušt32_t
 
tÝOfMašSck
)

302 
__ASM
 vÞ©ž("MSR m¥, %0" : : "r" (
tÝOfMašSck
) : "sp");

303 
	}
}

306 #ià (
__ARM_FEATURE_CMSE
 == 3U)

312 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_MSP_NS
(
ušt32_t
 
tÝOfMašSck
)

314 
__ASM
 vÞ©ž("MSR m¥_ns, %0" : : "r" (
tÝOfMašSck
) : "sp");

315 
	}
}

324 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PRIMASK
()

326 
ušt32_t
 
»suÉ
;

328 
__ASM
 vÞ©ž("MRS %0,…rimask" : "ô" (
»suÉ
) );

329 (
»suÉ
);

330 
	}
}

333 #ià (
__ARM_FEATURE_CMSE
 == 3U)

339 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_PRIMASK_NS
()

341 
ušt32_t
 
»suÉ
;

343 
__ASM
 vÞ©ž("MRS %0,…rimask_ns" : "ô" (
»suÉ
) );

344 (
»suÉ
);

345 
	}
}

354 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_PRIMASK
(
ušt32_t
 
´iMask
)

356 
__ASM
 vÞ©ž("MSR…rimask, %0" : : "r" (
´iMask
) : "memory");

357 
	}
}

360 #ià (
__ARM_FEATURE_CMSE
 == 3U)

366 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_PRIMASK_NS
(
ušt32_t
 
´iMask
)

368 
__ASM
 vÞ©ž("MSR…rimask_ns, %0" : : "r" (
´iMask
) : "memory");

369 
	}
}

373 #ià((
__ARM_ARCH_7M__
 =ð1Uè|| (
__ARM_ARCH_7EM__
 =ð1Uè|| (
__ARM_ARCH_8M__
 == 1U))

380 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__’abË_çuÉ_œq
()

382 
__ASM
 volatile ("cpsie f" : : : "memory");

383 
	}
}

391 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__di§bË_çuÉ_œq
()

393 
__ASM
 volatile ("cpsid f" : : : "memory");

394 
	}
}

402 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_BASEPRI
()

404 
ušt32_t
 
»suÉ
;

406 
__ASM
 vÞ©ž("MRS %0, ba£´i" : "ô" (
»suÉ
) );

407 (
»suÉ
);

408 
	}
}

411 #ià (
__ARM_FEATURE_CMSE
 == 3U)

417 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_BASEPRI_NS
()

419 
ušt32_t
 
»suÉ
;

421 
__ASM
 vÞ©ž("MRS %0, ba£´i_ns" : "ô" (
»suÉ
) );

422 (
»suÉ
);

423 
	}
}

432 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_BASEPRI
(
ušt32_t
 
v®ue
)

434 
__ASM
 vÞ©ž("MSR ba£´i, %0" : : "r" (
v®ue
) : "memory");

435 
	}
}

438 #ià (
__ARM_FEATURE_CMSE
 == 3U)

444 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_BASEPRI_NS
(
ušt32_t
 
v®ue
)

446 
__ASM
 vÞ©ž("MSR ba£´i_ns, %0" : : "r" (
v®ue
) : "memory");

447 
	}
}

457 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_BASEPRI_MAX
(
ušt32_t
 
v®ue
)

459 
__ASM
 vÞ©ž("MSR ba£´i_max, %0" : : "r" (
v®ue
) : "memory");

460 
	}
}

463 #ià (
__ARM_FEATURE_CMSE
 == 3U)

470 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_BASEPRI_MAX_NS
(
ušt32_t
 
v®ue
)

472 
__ASM
 vÞ©ž("MSR ba£´i_max_ns, %0" : : "r" (
v®ue
) : "memory");

473 
	}
}

482 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_FAULTMASK
()

484 
ušt32_t
 
»suÉ
;

486 
__ASM
 vÞ©ž("MRS %0, fauÉmask" : "ô" (
»suÉ
) );

487 (
»suÉ
);

488 
	}
}

491 #ià (
__ARM_FEATURE_CMSE
 == 3U)

497 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_FAULTMASK_NS
()

499 
ušt32_t
 
»suÉ
;

501 
__ASM
 vÞ©ž("MRS %0, fauÉmask_ns" : "ô" (
»suÉ
) );

502 (
»suÉ
);

503 
	}
}

512 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_FAULTMASK
(
ušt32_t
 
çuÉMask
)

514 
__ASM
 vÞ©ž("MSR fauÉmask, %0" : : "r" (
çuÉMask
) : "memory");

515 
	}
}

518 #ià (
__ARM_FEATURE_CMSE
 == 3U)

524 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_FAULTMASK_NS
(
ušt32_t
 
çuÉMask
)

526 
__ASM
 vÞ©ž("MSR fauÉmask_ns, %0" : : "r" (
çuÉMask
) : "memory");

527 
	}
}

534 #ià(
__ARM_ARCH_8M__
 == 1U)

541 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PSPLIM
()

543 
ušt32_t
 
»suÉ
;

545 
__ASM
 vÞ©ž("MRS %0,…¥lim" : "ô" (
»suÉ
) );

546 (
»suÉ
);

547 
	}
}

550 #ià (
__ARM_FEATURE_CMSE
 =ð3Uè&& (
__ARM_ARCH_PROFILE
 == 'M')

556 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_PSPLIM_NS
()

558 
ušt32_t
 
»suÉ
;

560 
__ASM
 vÞ©ž("MRS %0,…¥lim_ns" : "ô" (
»suÉ
) );

561 (
»suÉ
);

562 
	}
}

571 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_PSPLIM
(
ušt32_t
 
ProcSckPŒLim™
)

573 
__ASM
 vÞ©ž("MSR…¥lim, %0" : : "r" (
ProcSckPŒLim™
));

574 
	}
}

577 #ià (
__ARM_FEATURE_CMSE
 =ð3Uè&& (
__ARM_ARCH_PROFILE
 == 'M')

583 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_PSPLIM_NS
(
ušt32_t
 
ProcSckPŒLim™
)

585 
__ASM
 vÞ©ž("MSR…¥lim_ns, %0\n" : : "r" (
ProcSckPŒLim™
));

586 
	}
}

595 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_MSPLIM
()

597 
ušt32_t
 
»suÉ
;

599 
__ASM
 vÞ©ž("MRS %0, m¥lim" : "ô" (
»suÉ
) );

601 (
»suÉ
);

602 
	}
}

605 #ià (
__ARM_FEATURE_CMSE
 =ð3Uè&& (
__ARM_ARCH_PROFILE
 == 'M')

611 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_MSPLIM_NS
()

613 
ušt32_t
 
»suÉ
;

615 
__ASM
 vÞ©ž("MRS %0, m¥lim_ns" : "ô" (
»suÉ
) );

616 (
»suÉ
);

617 
	}
}

626 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_MSPLIM
(
ušt32_t
 
MašSckPŒLim™
)

628 
__ASM
 vÞ©ž("MSR m¥lim, %0" : : "r" (
MašSckPŒLim™
));

629 
	}
}

632 #ià (
__ARM_FEATURE_CMSE
 =ð3Uè&& (
__ARM_ARCH_PROFILE
 == 'M')

638 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_MSPLIM_NS
(
ušt32_t
 
MašSckPŒLim™
)

640 
__ASM
 vÞ©ž("MSR m¥lim_ns, %0" : : "r" (
MašSckPŒLim™
));

641 
	}
}

647 #ià((
__ARM_ARCH_7EM__
 =ð1Uè|| (
__ARM_ARCH_8M__
 == 1U))

654 
	#__g‘_FPSCR
 
__bužtš_¬m_g‘_åsü


	)

656 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_FPSCR
()

658 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

659 
ušt32_t
 
»suÉ
;

661 
__ASM
 volatile ("");

662 
__ASM
 vÞ©ž("VMRS %0, fpsü" : "ô" (
»suÉ
) );

663 
__ASM
 volatile ("");

664 (
»suÉ
);

668 
	}
}

671 #ià (
__ARM_FEATURE_CMSE
 == 3U)

677 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__TZ_g‘_FPSCR_NS
()

679 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

680 
ušt32_t
 
»suÉ
;

682 
__ASM
 volatile ("");

683 
__ASM
 vÞ©ž("VMRS %0, fpsü_ns" : "ô" (
»suÉ
) );

684 
__ASM
 volatile ("");

685 (
»suÉ
);

689 
	}
}

698 
	#__£t_FPSCR
 
__bužtš_¬m_£t_åsü


	)

700 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__£t_FPSCR
(
ušt32_t
 
åsü
)

702 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

703 
__ASM
 volatile ("");

704 
__ASM
 vÞ©ž("VMSR fpsü, %0" : : "r" (
åsü
) : "vfpcc");

705 
__ASM
 volatile ("");

707 
	}
}

710 #ià (
__ARM_FEATURE_CMSE
 == 3U)

716 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__TZ_£t_FPSCR_NS
(
ušt32_t
 
åsü
)

718 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

719 
__ASM
 volatile ("");

720 
__ASM
 vÞ©ž("VMSR fpsü_ns, %0" : : "r" (
åsü
) : "vfpcc");

721 
__ASM
 volatile ("");

723 
	}
}

742 #ià
defšed
 (
__thumb__
è&& !defšed (
__thumb2__
)

743 
	#__CMSIS_GCC_OUT_REG
(
r
è"ö" (r)

	)

744 
	#__CMSIS_GCC_USE_REG
(
r
è"l" (r)

	)

746 
	#__CMSIS_GCC_OUT_REG
(
r
è"ô" (r)

	)

747 
	#__CMSIS_GCC_USE_REG
(
r
è"r" (r)

	)

754 
	#__NOP
 
__bužtš_¬m_nÝ


	)

760 
	#__WFI
 
__bužtš_¬m_wfi


	)

768 
	#__WFE
 
__bužtš_¬m_wã


	)

775 
	#__SEV
 
__bužtš_¬m_£v


	)

784 
	#__ISB
(è
	`__bužtš_¬m_isb
(0xF);

	)

791 
	#__DSB
(è
	`__bužtš_¬m_dsb
(0xF);

	)

799 
	#__DMB
(è
	`__bužtš_¬m_dmb
(0xF);

	)

808 
	#__REV
 
__bužtš_bsw­32


	)

817 
	#__REV16
 
__bužtš_bsw­16


	)

819 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__REV16
(
ušt32_t
 
v®ue
)

821 
ušt32_t
 
»suÉ
;

823 
__ASM
 vÞ©ž("»v16 %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

824 (
»suÉ
);

825 
	}
}

836 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
št32_t
 
	$__REVSH
(
št32_t
 
v®ue
)

838 
št32_t
 
»suÉ
;

840 
__ASM
 vÞ©ž("»vsh %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

841 (
»suÉ
);

842 
	}
}

852 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__ROR
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

854  (
Ý1
 >> 
Ý2
) | (op1 << (32U - op2));

855 
	}
}

865 
	#__BKPT
(
v®ue
è
__ASM
 vÞ©ž("bk± "#v®ue)

	)

875 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__RBIT
(
ušt32_t
 
v®ue
)

877 
ušt32_t
 
»suÉ
;

879 #ià((
__ARM_ARCH_7M__
 =ð1Uè|| (
__ARM_ARCH_7EM__
 =ð1Uè|| (
__ARM_ARCH_8M__
 == 1U))

880 
__ASM
 vÞ©ž("rb™ %0, %1" : "ô" (
»suÉ
è: "r" (
v®ue
) );

882 
št32_t
 
s
 = 4 * 8 - 1;

884 
»suÉ
 = 
v®ue
;

885 
v®ue
 >>= 1U; value; value >>= 1U)

887 
»suÉ
 <<= 1U;

888 
»suÉ
 |ð
v®ue
 & 1U;

889 
s
--;

891 
»suÉ
 <<ð
s
;

893 (
»suÉ
);

894 
	}
}

903 
	#__CLZ
 
__bužtš_þz


	)

906 #ià((
__ARM_ARCH_7M__
 =ð1Uè|| (
__ARM_ARCH_7EM__
 =ð1Uè|| (
__ARM_ARCH_8M__
 == 1U))

914 
	#__LDREXB
 (
ušt8_t
)
__bužtš_¬m_ld»x


	)

923 
	#__LDREXH
 (
ušt16_t
)
__bužtš_¬m_ld»x


	)

932 
	#__LDREXW
 (
ušt32_t
)
__bužtš_¬m_ld»x


	)

943 
	#__STREXB
 (
ušt32_t
)
__bužtš_¬m_¡»x


	)

954 
	#__STREXH
 (
ušt32_t
)
__bužtš_¬m_¡»x


	)

965 
	#__STREXW
 (
ušt32_t
)
__bužtš_¬m_¡»x


	)

972 
	#__CLREX
 
__bužtš_¬m_þ»x


	)

983 
	#__SSAT
(
ARG1
,
ARG2
) \

985 
št32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

986 
	`__ASM
 ("s§ˆ%0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

987 
__RES
; \

988 })

	)

998 
	#__USAT
 
__bužtš_¬m_u§t


	)

1000 
	#__USAT
(
ARG1
,
ARG2
) \

1002 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

1003 
	`__ASM
 ("u§ˆ%0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

1004 
__RES
; \

1005 })

	)

1016 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__RRX
(
ušt32_t
 
v®ue
)

1018 
ušt32_t
 
»suÉ
;

1020 
__ASM
 vÞ©ž("¼x %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

1021 (
»suÉ
);

1022 
	}
}

1031 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt8_t
 
	$__LDRBT
(vÞ©ž
ušt8_t
 *
±r
)

1033 
ušt32_t
 
»suÉ
;

1035 
__ASM
 vÞ©ž("ldrbˆ%0, %1" : "ô" (
»suÉ
è: "Q" (*
±r
) );

1036  ((
ušt8_t
è
»suÉ
);

1037 
	}
}

1046 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt16_t
 
	$__LDRHT
(vÞ©ž
ušt16_t
 *
±r
)

1048 
ušt32_t
 
»suÉ
;

1050 
__ASM
 vÞ©ž("ldrhˆ%0, %1" : "ô" (
»suÉ
è: "Q" (*
±r
) );

1051  ((
ušt16_t
è
»suÉ
);

1052 
	}
}

1061 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__LDRT
(vÞ©ž
ušt32_t
 *
±r
)

1063 
ušt32_t
 
»suÉ
;

1065 
__ASM
 vÞ©ž("ld¹ %0, %1" : "ô" (
»suÉ
è: "Q" (*
±r
) );

1066 (
»suÉ
);

1067 
	}
}

1076 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STRBT
(
ušt8_t
 
v®ue
, vÞ©žušt8_ˆ*
±r
)

1078 
__ASM
 vÞ©ž("¡rbˆ%1, %0" : "=Q" (*
±r
è: "r" ((
ušt32_t
)
v®ue
) );

1079 
	}
}

1088 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STRHT
(
ušt16_t
 
v®ue
, vÞ©žušt16_ˆ*
±r
)

1090 
__ASM
 vÞ©ž("¡rhˆ%1, %0" : "=Q" (*
±r
è: "r" ((
ušt32_t
)
v®ue
) );

1091 
	}
}

1100 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STRT
(
ušt32_t
 
v®ue
, vÞ©žušt32_ˆ*
±r
)

1102 
__ASM
 vÞ©ž("¡¹ %1, %0" : "=Q" (*
±r
è: "r" (
v®ue
) );

1103 
	}
}

1108 #ià(
__ARM_ARCH_8M__
 == 1U)

1116 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt8_t
 
	$__LDAB
(vÞ©ž
ušt8_t
 *
±r
)

1118 
ušt32_t
 
»suÉ
;

1120 
__ASM
 vÞ©ž("ldab %0, %1" : "ô" (
»suÉ
è: "Q" (*
±r
) );

1121  ((
ušt8_t
è
»suÉ
);

1122 
	}
}

1131 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt16_t
 
	$__LDAH
(vÞ©ž
ušt16_t
 *
±r
)

1133 
ušt32_t
 
»suÉ
;

1135 
__ASM
 vÞ©ž("ldah %0, %1" : "ô" (
»suÉ
è: "Q" (*
±r
) );

1136  ((
ušt16_t
è
»suÉ
);

1137 
	}
}

1146 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__LDA
(vÞ©ž
ušt32_t
 *
±r
)

1148 
ušt32_t
 
»suÉ
;

1150 
__ASM
 vÞ©ž("ld¨%0, %1" : "ô" (
»suÉ
è: "Q" (*
±r
) );

1151 (
»suÉ
);

1152 
	}
}

1161 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STLB
(
ušt8_t
 
v®ue
, vÞ©žušt8_ˆ*
±r
)

1163 
__ASM
 vÞ©ž("¡lb %1, %0" : "=Q" (*
±r
è: "r" ((
ušt32_t
)
v®ue
) );

1164 
	}
}

1173 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STLH
(
ušt16_t
 
v®ue
, vÞ©žušt16_ˆ*
±r
)

1175 
__ASM
 vÞ©ž("¡lh %1, %0" : "=Q" (*
±r
è: "r" ((
ušt32_t
)
v®ue
) );

1176 
	}
}

1185 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STL
(
ušt32_t
 
v®ue
, vÞ©žušt32_ˆ*
±r
)

1187 
__ASM
 vÞ©ž("¡È%1, %0" : "=Q" (*
±r
è: "r" ((
ušt32_t
)
v®ue
) );

1188 
	}
}

1197 
	#__LDAEXB
 (
ušt8_t
)
__bužtš_¬m_ld«x


	)

1206 
	#__LDAEXH
 (
ušt16_t
)
__bužtš_¬m_ld«x


	)

1215 
	#__LDAEX
 (
ušt32_t
)
__bužtš_¬m_ld«x


	)

1226 
	#__STLEXB
 (
ušt32_t
)
__bužtš_¬m_¡Ëx


	)

1237 
	#__STLEXH
 (
ušt32_t
)
__bužtš_¬m_¡Ëx


	)

1248 
	#__STLEX
 (
ušt32_t
)
__bužtš_¬m_¡Ëx


	)

1261 #ià(
__ARM_FEATURE_DSP
 == 1U)

1263 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1265 
ušt32_t
 
»suÉ
;

1267 
__ASM
 vÞ©ž("§dd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1268 (
»suÉ
);

1269 
	}
}

1271 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__QADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1273 
ušt32_t
 
»suÉ
;

1275 
__ASM
 vÞ©ž("qadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1276 (
»suÉ
);

1277 
	}
}

1279 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SHADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1281 
ušt32_t
 
»suÉ
;

1283 
__ASM
 vÞ©ž("shadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1284 (
»suÉ
);

1285 
	}
}

1287 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1289 
ušt32_t
 
»suÉ
;

1291 
__ASM
 vÞ©ž("uadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1292 (
»suÉ
);

1293 
	}
}

1295 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UQADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1297 
ušt32_t
 
»suÉ
;

1299 
__ASM
 vÞ©ž("uqadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1300 (
»suÉ
);

1301 
	}
}

1303 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UHADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1305 
ušt32_t
 
»suÉ
;

1307 
__ASM
 vÞ©ž("uhadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1308 (
»suÉ
);

1309 
	}
}

1312 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1314 
ušt32_t
 
»suÉ
;

1316 
__ASM
 vÞ©ž("ssub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1317 (
»suÉ
);

1318 
	}
}

1320 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__QSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1322 
ušt32_t
 
»suÉ
;

1324 
__ASM
 vÞ©ž("qsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1325 (
»suÉ
);

1326 
	}
}

1328 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SHSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1330 
ušt32_t
 
»suÉ
;

1332 
__ASM
 vÞ©ž("shsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1333 (
»suÉ
);

1334 
	}
}

1336 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__USUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1338 
ušt32_t
 
»suÉ
;

1340 
__ASM
 vÞ©ž("usub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1341 (
»suÉ
);

1342 
	}
}

1344 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UQSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1346 
ušt32_t
 
»suÉ
;

1348 
__ASM
 vÞ©ž("uqsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1349 (
»suÉ
);

1350 
	}
}

1352 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UHSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1354 
ušt32_t
 
»suÉ
;

1356 
__ASM
 vÞ©ž("uhsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1357 (
»suÉ
);

1358 
	}
}

1361 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1363 
ušt32_t
 
»suÉ
;

1365 
__ASM
 vÞ©ž("§dd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1366 (
»suÉ
);

1367 
	}
}

1369 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__QADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1371 
ušt32_t
 
»suÉ
;

1373 
__ASM
 vÞ©ž("qadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1374 (
»suÉ
);

1375 
	}
}

1377 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SHADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1379 
ušt32_t
 
»suÉ
;

1381 
__ASM
 vÞ©ž("shadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1382 (
»suÉ
);

1383 
	}
}

1385 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1387 
ušt32_t
 
»suÉ
;

1389 
__ASM
 vÞ©ž("uadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1390 (
»suÉ
);

1391 
	}
}

1393 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UQADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1395 
ušt32_t
 
»suÉ
;

1397 
__ASM
 vÞ©ž("uqadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1398 (
»suÉ
);

1399 
	}
}

1401 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UHADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1403 
ušt32_t
 
»suÉ
;

1405 
__ASM
 vÞ©ž("uhadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1406 (
»suÉ
);

1407 
	}
}

1409 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1411 
ušt32_t
 
»suÉ
;

1413 
__ASM
 vÞ©ž("ssub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1414 (
»suÉ
);

1415 
	}
}

1417 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__QSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1419 
ušt32_t
 
»suÉ
;

1421 
__ASM
 vÞ©ž("qsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1422 (
»suÉ
);

1423 
	}
}

1425 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SHSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1427 
ušt32_t
 
»suÉ
;

1429 
__ASM
 vÞ©ž("shsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1430 (
»suÉ
);

1431 
	}
}

1433 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__USUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1435 
ušt32_t
 
»suÉ
;

1437 
__ASM
 vÞ©ž("usub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1438 (
»suÉ
);

1439 
	}
}

1441 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UQSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1443 
ušt32_t
 
»suÉ
;

1445 
__ASM
 vÞ©ž("uqsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1446 (
»suÉ
);

1447 
	}
}

1449 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UHSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1451 
ušt32_t
 
»suÉ
;

1453 
__ASM
 vÞ©ž("uhsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1454 (
»suÉ
);

1455 
	}
}

1457 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1459 
ušt32_t
 
»suÉ
;

1461 
__ASM
 vÞ©ž("§sx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1462 (
»suÉ
);

1463 
	}
}

1465 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__QASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1467 
ušt32_t
 
»suÉ
;

1469 
__ASM
 vÞ©ž("qasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1470 (
»suÉ
);

1471 
	}
}

1473 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SHASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1475 
ušt32_t
 
»suÉ
;

1477 
__ASM
 vÞ©ž("shasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1478 (
»suÉ
);

1479 
	}
}

1481 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1483 
ušt32_t
 
»suÉ
;

1485 
__ASM
 vÞ©ž("uasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1486 (
»suÉ
);

1487 
	}
}

1489 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UQASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1491 
ušt32_t
 
»suÉ
;

1493 
__ASM
 vÞ©ž("uqasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1494 (
»suÉ
);

1495 
	}
}

1497 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UHASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1499 
ušt32_t
 
»suÉ
;

1501 
__ASM
 vÞ©ž("uhasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1502 (
»suÉ
);

1503 
	}
}

1505 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1507 
ušt32_t
 
»suÉ
;

1509 
__ASM
 vÞ©ž("s§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1510 (
»suÉ
);

1511 
	}
}

1513 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__QSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1515 
ušt32_t
 
»suÉ
;

1517 
__ASM
 vÞ©ž("q§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1518 (
»suÉ
);

1519 
	}
}

1521 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SHSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1523 
ušt32_t
 
»suÉ
;

1525 
__ASM
 vÞ©ž("sh§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1526 (
»suÉ
);

1527 
	}
}

1529 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__USAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1531 
ušt32_t
 
»suÉ
;

1533 
__ASM
 vÞ©ž("u§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1534 (
»suÉ
);

1535 
	}
}

1537 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UQSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1539 
ušt32_t
 
»suÉ
;

1541 
__ASM
 vÞ©ž("uq§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1542 (
»suÉ
);

1543 
	}
}

1545 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UHSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1547 
ušt32_t
 
»suÉ
;

1549 
__ASM
 vÞ©ž("uh§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1550 (
»suÉ
);

1551 
	}
}

1553 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__USAD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1555 
ušt32_t
 
»suÉ
;

1557 
__ASM
 vÞ©ž("u§d8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1558 (
»suÉ
);

1559 
	}
}

1561 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__USADA8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1563 
ušt32_t
 
»suÉ
;

1565 
__ASM
 vÞ©ž("u§da8 %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1566 (
»suÉ
);

1567 
	}
}

1569 
	#__SSAT16
(
ARG1
,
ARG2
) \

1571 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

1572 
	`__ASM
 ("s§t16 %0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

1573 
__RES
; \

1574 })

	)

1576 
	#__USAT16
(
ARG1
,
ARG2
) \

1578 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

1579 
	`__ASM
 ("u§t16 %0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

1580 
__RES
; \

1581 })

	)

1583 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UXTB16
(
ušt32_t
 
Ý1
)

1585 
ušt32_t
 
»suÉ
;

1587 
__ASM
 vÞ©ž("uxtb16 %0, %1" : "ô" (
»suÉ
è: "r" (
Ý1
));

1588 (
»suÉ
);

1589 
	}
}

1591 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__UXTAB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1593 
ušt32_t
 
»suÉ
;

1595 
__ASM
 vÞ©ž("uxb16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1596 (
»suÉ
);

1597 
	}
}

1599 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SXTB16
(
ušt32_t
 
Ý1
)

1601 
ušt32_t
 
»suÉ
;

1603 
__ASM
 vÞ©ž("sxtb16 %0, %1" : "ô" (
»suÉ
è: "r" (
Ý1
));

1604 (
»suÉ
);

1605 
	}
}

1607 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SXTAB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1609 
ušt32_t
 
»suÉ
;

1611 
__ASM
 vÞ©ž("sxb16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1612 (
»suÉ
);

1613 
	}
}

1615 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMUAD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1617 
ušt32_t
 
»suÉ
;

1619 
__ASM
 vÞ©ž("smuad %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1620 (
»suÉ
);

1621 
	}
}

1623 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMUADX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1625 
ušt32_t
 
»suÉ
;

1627 
__ASM
 vÞ©ž("smuadx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1628 (
»suÉ
);

1629 
	}
}

1631 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMLAD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1633 
ušt32_t
 
»suÉ
;

1635 
__ASM
 vÞ©ž("smÏd %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1636 (
»suÉ
);

1637 
	}
}

1639 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMLADX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1641 
ušt32_t
 
»suÉ
;

1643 
__ASM
 vÞ©ž("smÏdx %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1644 (
»suÉ
);

1645 
	}
}

1647 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt64_t
 
	$__SMLALD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1649 
	uÎ»g_u
{

1650 
ušt32_t
 
w32
[2];

1651 
ušt64_t
 
w64
;

1652 } 
Îr
;

1653 
Îr
.
w64
 = 
acc
;

1655 #iâdeà
__ARMEB__


1656 
__ASM
 vÞ©ž("smÏld %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1658 
__ASM
 vÞ©ž("smÏld %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1661 (
Îr
.
w64
);

1662 
	}
}

1664 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt64_t
 
	$__SMLALDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1666 
	uÎ»g_u
{

1667 
ušt32_t
 
w32
[2];

1668 
ušt64_t
 
w64
;

1669 } 
Îr
;

1670 
Îr
.
w64
 = 
acc
;

1672 #iâdeà
__ARMEB__


1673 
__ASM
 vÞ©ž("smÏldx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1675 
__ASM
 vÞ©ž("smÏldx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1678 (
Îr
.
w64
);

1679 
	}
}

1681 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMUSD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1683 
ušt32_t
 
»suÉ
;

1685 
__ASM
 vÞ©ž("smusd %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1686 (
»suÉ
);

1687 
	}
}

1689 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMUSDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1691 
ušt32_t
 
»suÉ
;

1693 
__ASM
 vÞ©ž("smusdx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1694 (
»suÉ
);

1695 
	}
}

1697 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMLSD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1699 
ušt32_t
 
»suÉ
;

1701 
__ASM
 vÞ©ž("smlsd %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1702 (
»suÉ
);

1703 
	}
}

1705 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMLSDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1707 
ušt32_t
 
»suÉ
;

1709 
__ASM
 vÞ©ž("smlsdx %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1710 (
»suÉ
);

1711 
	}
}

1713 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt64_t
 
	$__SMLSLD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1715 
	uÎ»g_u
{

1716 
ušt32_t
 
w32
[2];

1717 
ušt64_t
 
w64
;

1718 } 
Îr
;

1719 
Îr
.
w64
 = 
acc
;

1721 #iâdeà
__ARMEB__


1722 
__ASM
 vÞ©ž("sml¦d %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1724 
__ASM
 vÞ©ž("sml¦d %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1727 (
Îr
.
w64
);

1728 
	}
}

1730 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt64_t
 
	$__SMLSLDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1732 
	uÎ»g_u
{

1733 
ušt32_t
 
w32
[2];

1734 
ušt64_t
 
w64
;

1735 } 
Îr
;

1736 
Îr
.
w64
 = 
acc
;

1738 #iâdeà
__ARMEB__


1739 
__ASM
 vÞ©ž("sml¦dx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1741 
__ASM
 vÞ©ž("sml¦dx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1744 (
Îr
.
w64
);

1745 
	}
}

1747 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SEL
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1749 
ušt32_t
 
»suÉ
;

1751 
__ASM
 vÞ©ž("£È%0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1752 (
»suÉ
);

1753 
	}
}

1755 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
št32_t
 
	$__QADD
Ð
št32_t
 
Ý1
, iÁ32_ˆ
Ý2
)

1757 
št32_t
 
»suÉ
;

1759 
__ASM
 vÞ©ž("qadd %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1760 (
»suÉ
);

1761 
	}
}

1763 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
št32_t
 
	$__QSUB
Ð
št32_t
 
Ý1
, iÁ32_ˆ
Ý2
)

1765 
št32_t
 
»suÉ
;

1767 
__ASM
 vÞ©ž("qsub %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1768 (
»suÉ
);

1769 
	}
}

1771 
	#__PKHBT
(
ARG1
,
ARG2
,
ARG3
) \

1773 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
), 
__ARG2
 = (
ARG2
); \

1774 
	`__ASM
 ("pkhbˆ%0, %1, %2,†¦ %3" : "ô" (
__RES
è: "r" (
__ARG1
), "r" (
__ARG2
), "I" (
ARG3
) ); \

1775 
__RES
; \

1776 })

	)

1778 
	#__PKHTB
(
ARG1
,
ARG2
,
ARG3
) \

1780 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
), 
__ARG2
 = (
ARG2
); \

1781 ià(
ARG3
 == 0) \

1782 
	`__ASM
 ("pkhtb %0, %1, %2" : "ô" (
__RES
è: "r" (
__ARG1
), "r" (
__ARG2
) ); \

1784 
	`__ASM
 ("pkhtb %0, %1, %2,‡¤ %3" : "ô" (
__RES
è: "r" (
__ARG1
), "r" (
__ARG2
), "I" (
ARG3
) ); \

1785 
__RES
; \

1786 })

	)

1788 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__SMMLA
 (
št32_t
 
Ý1
, iÁ32_ˆ
Ý2
, iÁ32_ˆ
Ý3
)

1790 
št32_t
 
»suÉ
;

1792 
__ASM
 vÞ©ž("smmÏ %0, %1, %2, %3" : "ô" (
»suÉ
): "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1793 (
»suÉ
);

1794 
	}
}

	@Drivers/CMSIS/Include/cmsis_gcc.h

35 #iâdeà
__CMSIS_GCC_H


36 
	#__CMSIS_GCC_H


	)

39 #ià
defšed
 ( 
__GNUC__
 )

40 #´agm¨
GCC
 
dŸgno¡ic
 
push


41 #´agm¨
GCC
 
dŸgno¡ic
 
ignÜed
 "-Wsign-conversion"

42 #´agm¨
GCC
 
dŸgno¡ic
 
ignÜed
 "-Wconversion"

43 #´agm¨
GCC
 
dŸgno¡ic
 
ignÜed
 "-Wunused-parameter"

58 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__’abË_œq
()

60 
__ASM
 volatile ("cpsie i" : : : "memory");

61 
	}
}

69 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__di§bË_œq
()

71 
__ASM
 volatile ("cpsid i" : : : "memory");

72 
	}
}

80 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_CONTROL
()

82 
ušt32_t
 
»suÉ
;

84 
__ASM
 vÞ©ž("MRS %0, cÚŒÞ" : "ô" (
»suÉ
) );

85 (
»suÉ
);

86 
	}
}

94 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_CONTROL
(
ušt32_t
 
cÚŒÞ
)

96 
__ASM
 vÞ©ž("MSR cÚŒÞ, %0" : : "r" (
cÚŒÞ
) : "memory");

97 
	}
}

105 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_IPSR
()

107 
ušt32_t
 
»suÉ
;

109 
__ASM
 vÞ©ž("MRS %0, ip¤" : "ô" (
»suÉ
) );

110 (
»suÉ
);

111 
	}
}

119 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_APSR
()

121 
ušt32_t
 
»suÉ
;

123 
__ASM
 vÞ©ž("MRS %0,‡p¤" : "ô" (
»suÉ
) );

124 (
»suÉ
);

125 
	}
}

134 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_xPSR
()

136 
ušt32_t
 
»suÉ
;

138 
__ASM
 vÞ©ž("MRS %0, xp¤" : "ô" (
»suÉ
) );

139 (
»suÉ
);

140 
	}
}

148 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PSP
()

150 
ušt32_t
 
»suÉ
;

152 
__ASM
 vÞ©ž("MRS %0,…¥\n" : "ô" (
»suÉ
) );

153 (
»suÉ
);

154 
	}
}

162 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_PSP
(
ušt32_t
 
tÝOfProcSck
)

164 
__ASM
 vÞ©ž("MSR…¥, %0\n" : : "r" (
tÝOfProcSck
) : "sp");

165 
	}
}

173 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_MSP
()

175 
ušt32_t
 
»suÉ
;

177 
__ASM
 vÞ©ž("MRS %0, m¥\n" : "ô" (
»suÉ
) );

178 (
»suÉ
);

179 
	}
}

188 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_MSP
(
ušt32_t
 
tÝOfMašSck
)

190 
__ASM
 vÞ©ž("MSR m¥, %0\n" : : "r" (
tÝOfMašSck
) : "sp");

191 
	}
}

199 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_PRIMASK
()

201 
ušt32_t
 
»suÉ
;

203 
__ASM
 vÞ©ž("MRS %0,…rimask" : "ô" (
»suÉ
) );

204 (
»suÉ
);

205 
	}
}

213 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_PRIMASK
(
ušt32_t
 
´iMask
)

215 
__ASM
 vÞ©ž("MSR…rimask, %0" : : "r" (
´iMask
) : "memory");

216 
	}
}

219 #ià (
__CORTEX_M
 >= 0x03U)

226 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__’abË_çuÉ_œq
()

228 
__ASM
 volatile ("cpsie f" : : : "memory");

229 
	}
}

237 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__di§bË_çuÉ_œq
()

239 
__ASM
 volatile ("cpsid f" : : : "memory");

240 
	}
}

248 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_BASEPRI
()

250 
ušt32_t
 
»suÉ
;

252 
__ASM
 vÞ©ž("MRS %0, ba£´i" : "ô" (
»suÉ
) );

253 (
»suÉ
);

254 
	}
}

262 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_BASEPRI
(
ušt32_t
 
v®ue
)

264 
__ASM
 vÞ©ž("MSR ba£´i, %0" : : "r" (
v®ue
) : "memory");

265 
	}
}

274 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_BASEPRI_MAX
(
ušt32_t
 
v®ue
)

276 
__ASM
 vÞ©ž("MSR ba£´i_max, %0" : : "r" (
v®ue
) : "memory");

277 
	}
}

285 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_FAULTMASK
()

287 
ušt32_t
 
»suÉ
;

289 
__ASM
 vÞ©ž("MRS %0, fauÉmask" : "ô" (
»suÉ
) );

290 (
»suÉ
);

291 
	}
}

299 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_FAULTMASK
(
ušt32_t
 
çuÉMask
)

301 
__ASM
 vÞ©ž("MSR fauÉmask, %0" : : "r" (
çuÉMask
) : "memory");

302 
	}
}

307 #ià (
__CORTEX_M
 == 0x04U) || (__CORTEX_M == 0x07U)

314 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__g‘_FPSCR
()

316 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

317 
ušt32_t
 
»suÉ
;

320 
__ASM
 volatile ("");

321 
__ASM
 vÞ©ž("VMRS %0, fpsü" : "ô" (
»suÉ
) );

322 
__ASM
 volatile ("");

323 (
»suÉ
);

327 
	}
}

335 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
	$__£t_FPSCR
(
ušt32_t
 
åsü
)

337 #ià(
__FPU_PRESENT
 =ð1Uè&& (
__FPU_USED
 == 1U)

339 
__ASM
 volatile ("");

340 
__ASM
 vÞ©ž("VMSR fpsü, %0" : : "r" (
åsü
) : "vfpcc");

341 
__ASM
 volatile ("");

343 
	}
}

361 #ià
defšed
 (
__thumb__
è&& !defšed (
__thumb2__
)

362 
	#__CMSIS_GCC_OUT_REG
(
r
è"ö" (r)

	)

363 
	#__CMSIS_GCC_USE_REG
(
r
è"l" (r)

	)

365 
	#__CMSIS_GCC_OUT_REG
(
r
è"ô" (r)

	)

366 
	#__CMSIS_GCC_USE_REG
(
r
è"r" (r)

	)

373 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__NOP
()

375 
__ASM
 volatile ("nop");

376 
	}
}

383 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__WFI
()

385 
__ASM
 volatile ("wfi");

386 
	}
}

394 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__WFE
()

396 
__ASM
 volatile ("wfe");

397 
	}
}

404 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__SEV
()

406 
__ASM
 volatile ("sev");

407 
	}
}

416 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__ISB
()

418 
__ASM
 volatile ("isb 0xF":::"memory");

419 
	}
}

427 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__DSB
()

429 
__ASM
 volatile ("dsb 0xF":::"memory");

430 
	}
}

438 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__DMB
()

440 
__ASM
 volatile ("dmb 0xF":::"memory");

441 
	}
}

450 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__REV
(
ušt32_t
 
v®ue
)

452 #ià(
__GNUC__
 > 4è|| (__GNUC__ =ð4 && 
__GNUC_MINOR__
 >= 5)

453  
	`__bužtš_bsw­32
(
v®ue
);

455 
ušt32_t
 
»suÉ
;

457 
__ASM
 vÞ©ž("»v %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

458 (
»suÉ
);

460 
	}
}

469 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__REV16
(
ušt32_t
 
v®ue
)

471 
ušt32_t
 
»suÉ
;

473 
__ASM
 vÞ©ž("»v16 %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

474 (
»suÉ
);

475 
	}
}

484 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
št32_t
 
	$__REVSH
(
št32_t
 
v®ue
)

486 #ià(
__GNUC__
 > 4è|| (__GNUC__ =ð4 && 
__GNUC_MINOR__
 >= 8)

487  ()
	`__bužtš_bsw­16
(
v®ue
);

489 
št32_t
 
»suÉ
;

491 
__ASM
 vÞ©ž("»vsh %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

492 (
»suÉ
);

494 
	}
}

504 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__ROR
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

506  (
Ý1
 >> 
Ý2
) | (op1 << (32U - op2));

507 
	}
}

517 
	#__BKPT
(
v®ue
è
__ASM
 vÞ©ž("bk± "#v®ue)

	)

526 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__RBIT
(
ušt32_t
 
v®ue
)

528 
ušt32_t
 
»suÉ
;

530 #ià (
__CORTEX_M
 >ð0x03Uè|| (
__CORTEX_SC
 >= 300U)

531 
__ASM
 vÞ©ž("rb™ %0, %1" : "ô" (
»suÉ
è: "r" (
v®ue
) );

533 
št32_t
 
s
 = 4 * 8 - 1;

535 
»suÉ
 = 
v®ue
;

536 
v®ue
 >>= 1U; value; value >>= 1U)

538 
»suÉ
 <<= 1U;

539 
»suÉ
 |ð
v®ue
 & 1U;

540 
s
--;

542 
»suÉ
 <<ð
s
;

544 (
»suÉ
);

545 
	}
}

554 
	#__CLZ
 
__bužtš_þz


	)

557 #ià (
__CORTEX_M
 >ð0x03Uè|| (
__CORTEX_SC
 >= 300U)

565 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt8_t
 
	$__LDREXB
(vÞ©ž
ušt8_t
 *
addr
)

567 
ušt32_t
 
»suÉ
;

569 #ià(
__GNUC__
 > 4è|| (__GNUC__ =ð4 && 
__GNUC_MINOR__
 >= 8)

570 
__ASM
 vÞ©ž("ld»xb %0, %1" : "ô" (
»suÉ
è: "Q" (*
addr
) );

575 
__ASM
 vÞ©ž("ld»xb %0, [%1]" : "ô" (
»suÉ
è: "r" (
addr
) : "memory" );

577  ((
ušt8_t
è
»suÉ
);

578 
	}
}

587 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt16_t
 
	$__LDREXH
(vÞ©ž
ušt16_t
 *
addr
)

589 
ušt32_t
 
»suÉ
;

591 #ià(
__GNUC__
 > 4è|| (__GNUC__ =ð4 && 
__GNUC_MINOR__
 >= 8)

592 
__ASM
 vÞ©ž("ld»xh %0, %1" : "ô" (
»suÉ
è: "Q" (*
addr
) );

597 
__ASM
 vÞ©ž("ld»xh %0, [%1]" : "ô" (
»suÉ
è: "r" (
addr
) : "memory" );

599  ((
ušt16_t
è
»suÉ
);

600 
	}
}

609 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__LDREXW
(vÞ©ž
ušt32_t
 *
addr
)

611 
ušt32_t
 
»suÉ
;

613 
__ASM
 vÞ©ž("ld»x %0, %1" : "ô" (
»suÉ
è: "Q" (*
addr
) );

614 (
»suÉ
);

615 
	}
}

626 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__STREXB
(
ušt8_t
 
v®ue
, vÞ©žušt8_ˆ*
addr
)

628 
ušt32_t
 
»suÉ
;

630 
__ASM
 vÞ©ž("¡»xb %0, %2, %1" : "=&r" (
»suÉ
), "=Q" (*
addr
è: "r" ((
ušt32_t
)
v®ue
) );

631 (
»suÉ
);

632 
	}
}

643 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__STREXH
(
ušt16_t
 
v®ue
, vÞ©žušt16_ˆ*
addr
)

645 
ušt32_t
 
»suÉ
;

647 
__ASM
 vÞ©ž("¡»xh %0, %2, %1" : "=&r" (
»suÉ
), "=Q" (*
addr
è: "r" ((
ušt32_t
)
v®ue
) );

648 (
»suÉ
);

649 
	}
}

660 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__STREXW
(
ušt32_t
 
v®ue
, vÞ©žušt32_ˆ*
addr
)

662 
ušt32_t
 
»suÉ
;

664 
__ASM
 vÞ©ž("¡»x %0, %2, %1" : "=&r" (
»suÉ
), "=Q" (*
addr
è: "r" (
v®ue
) );

665 (
»suÉ
);

666 
	}
}

673 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__CLREX
()

675 
__ASM
 volatile ("clrex" ::: "memory");

676 
	}
}

686 
	#__SSAT
(
ARG1
,
ARG2
) \

688 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

689 
	`__ASM
 ("s§ˆ%0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

690 
__RES
; \

691 })

	)

701 
	#__USAT
(
ARG1
,
ARG2
) \

703 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

704 
	`__ASM
 ("u§ˆ%0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

705 
__RES
; \

706 })

	)

716 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__RRX
(
ušt32_t
 
v®ue
)

718 
ušt32_t
 
»suÉ
;

720 
__ASM
 vÞ©ž("¼x %0, %1" : 
	`__CMSIS_GCC_OUT_REG
 (
»suÉ
è: 
	`__CMSIS_GCC_USE_REG
 (
v®ue
) );

721 (
»suÉ
);

722 
	}
}

731 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt8_t
 
	$__LDRBT
(vÞ©ž
ušt8_t
 *
addr
)

733 
ušt32_t
 
»suÉ
;

735 #ià(
__GNUC__
 > 4è|| (__GNUC__ =ð4 && 
__GNUC_MINOR__
 >= 8)

736 
__ASM
 vÞ©ž("ldrbˆ%0, %1" : "ô" (
»suÉ
è: "Q" (*
addr
) );

741 
__ASM
 vÞ©ž("ldrbˆ%0, [%1]" : "ô" (
»suÉ
è: "r" (
addr
) : "memory" );

743  ((
ušt8_t
è
»suÉ
);

744 
	}
}

753 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt16_t
 
	$__LDRHT
(vÞ©ž
ušt16_t
 *
addr
)

755 
ušt32_t
 
»suÉ
;

757 #ià(
__GNUC__
 > 4è|| (__GNUC__ =ð4 && 
__GNUC_MINOR__
 >= 8)

758 
__ASM
 vÞ©ž("ldrhˆ%0, %1" : "ô" (
»suÉ
è: "Q" (*
addr
) );

763 
__ASM
 vÞ©ž("ldrhˆ%0, [%1]" : "ô" (
»suÉ
è: "r" (
addr
) : "memory" );

765  ((
ušt16_t
è
»suÉ
);

766 
	}
}

775 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
ušt32_t
 
	$__LDRT
(vÞ©ž
ušt32_t
 *
addr
)

777 
ušt32_t
 
»suÉ
;

779 
__ASM
 vÞ©ž("ld¹ %0, %1" : "ô" (
»suÉ
è: "Q" (*
addr
) );

780 (
»suÉ
);

781 
	}
}

790 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STRBT
(
ušt8_t
 
v®ue
, vÞ©žušt8_ˆ*
addr
)

792 
__ASM
 vÞ©ž("¡rbˆ%1, %0" : "=Q" (*
addr
è: "r" ((
ušt32_t
)
v®ue
) );

793 
	}
}

802 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STRHT
(
ušt16_t
 
v®ue
, vÞ©žušt16_ˆ*
addr
)

804 
__ASM
 vÞ©ž("¡rhˆ%1, %0" : "=Q" (*
addr
è: "r" ((
ušt32_t
)
v®ue
) );

805 
	}
}

814 
__©Œibu‹__
((
®ways_šlše
)è
__STATIC_INLINE
 
	$__STRT
(
ušt32_t
 
v®ue
, vÞ©žušt32_ˆ*
addr
)

816 
__ASM
 vÞ©ž("¡¹ %1, %0" : "=Q" (*
addr
è: "r" (
v®ue
) );

817 
	}
}

830 #ià(
__CORTEX_M
 >= 0x04U)

832 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

834 
ušt32_t
 
»suÉ
;

836 
__ASM
 vÞ©ž("§dd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

837 (
»suÉ
);

838 
	}
}

840 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__QADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

842 
ušt32_t
 
»suÉ
;

844 
__ASM
 vÞ©ž("qadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

845 (
»suÉ
);

846 
	}
}

848 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SHADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

850 
ušt32_t
 
»suÉ
;

852 
__ASM
 vÞ©ž("shadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

853 (
»suÉ
);

854 
	}
}

856 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

858 
ušt32_t
 
»suÉ
;

860 
__ASM
 vÞ©ž("uadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

861 (
»suÉ
);

862 
	}
}

864 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UQADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

866 
ušt32_t
 
»suÉ
;

868 
__ASM
 vÞ©ž("uqadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

869 (
»suÉ
);

870 
	}
}

872 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UHADD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

874 
ušt32_t
 
»suÉ
;

876 
__ASM
 vÞ©ž("uhadd8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

877 (
»suÉ
);

878 
	}
}

881 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

883 
ušt32_t
 
»suÉ
;

885 
__ASM
 vÞ©ž("ssub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

886 (
»suÉ
);

887 
	}
}

889 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__QSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

891 
ušt32_t
 
»suÉ
;

893 
__ASM
 vÞ©ž("qsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

894 (
»suÉ
);

895 
	}
}

897 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SHSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

899 
ušt32_t
 
»suÉ
;

901 
__ASM
 vÞ©ž("shsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

902 (
»suÉ
);

903 
	}
}

905 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__USUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

907 
ušt32_t
 
»suÉ
;

909 
__ASM
 vÞ©ž("usub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

910 (
»suÉ
);

911 
	}
}

913 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UQSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

915 
ušt32_t
 
»suÉ
;

917 
__ASM
 vÞ©ž("uqsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

918 (
»suÉ
);

919 
	}
}

921 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UHSUB8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

923 
ušt32_t
 
»suÉ
;

925 
__ASM
 vÞ©ž("uhsub8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

926 (
»suÉ
);

927 
	}
}

930 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

932 
ušt32_t
 
»suÉ
;

934 
__ASM
 vÞ©ž("§dd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

935 (
»suÉ
);

936 
	}
}

938 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__QADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

940 
ušt32_t
 
»suÉ
;

942 
__ASM
 vÞ©ž("qadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

943 (
»suÉ
);

944 
	}
}

946 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SHADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

948 
ušt32_t
 
»suÉ
;

950 
__ASM
 vÞ©ž("shadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

951 (
»suÉ
);

952 
	}
}

954 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

956 
ušt32_t
 
»suÉ
;

958 
__ASM
 vÞ©ž("uadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

959 (
»suÉ
);

960 
	}
}

962 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UQADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

964 
ušt32_t
 
»suÉ
;

966 
__ASM
 vÞ©ž("uqadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

967 (
»suÉ
);

968 
	}
}

970 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UHADD16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

972 
ušt32_t
 
»suÉ
;

974 
__ASM
 vÞ©ž("uhadd16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

975 (
»suÉ
);

976 
	}
}

978 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

980 
ušt32_t
 
»suÉ
;

982 
__ASM
 vÞ©ž("ssub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

983 (
»suÉ
);

984 
	}
}

986 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__QSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

988 
ušt32_t
 
»suÉ
;

990 
__ASM
 vÞ©ž("qsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

991 (
»suÉ
);

992 
	}
}

994 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SHSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

996 
ušt32_t
 
»suÉ
;

998 
__ASM
 vÞ©ž("shsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

999 (
»suÉ
);

1000 
	}
}

1002 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__USUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1004 
ušt32_t
 
»suÉ
;

1006 
__ASM
 vÞ©ž("usub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1007 (
»suÉ
);

1008 
	}
}

1010 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UQSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1012 
ušt32_t
 
»suÉ
;

1014 
__ASM
 vÞ©ž("uqsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1015 (
»suÉ
);

1016 
	}
}

1018 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UHSUB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1020 
ušt32_t
 
»suÉ
;

1022 
__ASM
 vÞ©ž("uhsub16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1023 (
»suÉ
);

1024 
	}
}

1026 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1028 
ušt32_t
 
»suÉ
;

1030 
__ASM
 vÞ©ž("§sx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1031 (
»suÉ
);

1032 
	}
}

1034 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__QASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1036 
ušt32_t
 
»suÉ
;

1038 
__ASM
 vÞ©ž("qasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1039 (
»suÉ
);

1040 
	}
}

1042 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SHASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1044 
ušt32_t
 
»suÉ
;

1046 
__ASM
 vÞ©ž("shasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1047 (
»suÉ
);

1048 
	}
}

1050 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1052 
ušt32_t
 
»suÉ
;

1054 
__ASM
 vÞ©ž("uasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1055 (
»suÉ
);

1056 
	}
}

1058 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UQASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1060 
ušt32_t
 
»suÉ
;

1062 
__ASM
 vÞ©ž("uqasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1063 (
»suÉ
);

1064 
	}
}

1066 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UHASX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1068 
ušt32_t
 
»suÉ
;

1070 
__ASM
 vÞ©ž("uhasx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1071 (
»suÉ
);

1072 
	}
}

1074 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1076 
ušt32_t
 
»suÉ
;

1078 
__ASM
 vÞ©ž("s§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1079 (
»suÉ
);

1080 
	}
}

1082 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__QSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1084 
ušt32_t
 
»suÉ
;

1086 
__ASM
 vÞ©ž("q§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1087 (
»suÉ
);

1088 
	}
}

1090 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SHSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1092 
ušt32_t
 
»suÉ
;

1094 
__ASM
 vÞ©ž("sh§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1095 (
»suÉ
);

1096 
	}
}

1098 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__USAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1100 
ušt32_t
 
»suÉ
;

1102 
__ASM
 vÞ©ž("u§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1103 (
»suÉ
);

1104 
	}
}

1106 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UQSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1108 
ušt32_t
 
»suÉ
;

1110 
__ASM
 vÞ©ž("uq§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1111 (
»suÉ
);

1112 
	}
}

1114 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UHSAX
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1116 
ušt32_t
 
»suÉ
;

1118 
__ASM
 vÞ©ž("uh§x %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1119 (
»suÉ
);

1120 
	}
}

1122 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__USAD8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1124 
ušt32_t
 
»suÉ
;

1126 
__ASM
 vÞ©ž("u§d8 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1127 (
»suÉ
);

1128 
	}
}

1130 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__USADA8
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1132 
ušt32_t
 
»suÉ
;

1134 
__ASM
 vÞ©ž("u§da8 %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1135 (
»suÉ
);

1136 
	}
}

1138 
	#__SSAT16
(
ARG1
,
ARG2
) \

1140 
št32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

1141 
	`__ASM
 ("s§t16 %0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

1142 
__RES
; \

1143 })

	)

1145 
	#__USAT16
(
ARG1
,
ARG2
) \

1147 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
); \

1148 
	`__ASM
 ("u§t16 %0, %1, %2" : "ô" (
__RES
è: "I" (
ARG2
), "r" (
__ARG1
) ); \

1149 
__RES
; \

1150 })

	)

1152 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UXTB16
(
ušt32_t
 
Ý1
)

1154 
ušt32_t
 
»suÉ
;

1156 
__ASM
 vÞ©ž("uxtb16 %0, %1" : "ô" (
»suÉ
è: "r" (
Ý1
));

1157 (
»suÉ
);

1158 
	}
}

1160 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__UXTAB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1162 
ušt32_t
 
»suÉ
;

1164 
__ASM
 vÞ©ž("uxb16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1165 (
»suÉ
);

1166 
	}
}

1168 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SXTB16
(
ušt32_t
 
Ý1
)

1170 
ušt32_t
 
»suÉ
;

1172 
__ASM
 vÞ©ž("sxtb16 %0, %1" : "ô" (
»suÉ
è: "r" (
Ý1
));

1173 (
»suÉ
);

1174 
	}
}

1176 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SXTAB16
(
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1178 
ušt32_t
 
»suÉ
;

1180 
__ASM
 vÞ©ž("sxb16 %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1181 (
»suÉ
);

1182 
	}
}

1184 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMUAD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1186 
ušt32_t
 
»suÉ
;

1188 
__ASM
 vÞ©ž("smuad %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1189 (
»suÉ
);

1190 
	}
}

1192 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMUADX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1194 
ušt32_t
 
»suÉ
;

1196 
__ASM
 vÞ©ž("smuadx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1197 (
»suÉ
);

1198 
	}
}

1200 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMLAD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1202 
ušt32_t
 
»suÉ
;

1204 
__ASM
 vÞ©ž("smÏd %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1205 (
»suÉ
);

1206 
	}
}

1208 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMLADX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1210 
ušt32_t
 
»suÉ
;

1212 
__ASM
 vÞ©ž("smÏdx %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1213 (
»suÉ
);

1214 
	}
}

1216 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt64_t
 
	$__SMLALD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1218 
	uÎ»g_u
{

1219 
ušt32_t
 
w32
[2];

1220 
ušt64_t
 
w64
;

1221 } 
Îr
;

1222 
Îr
.
w64
 = 
acc
;

1224 #iâdeà
__ARMEB__


1225 
__ASM
 vÞ©ž("smÏld %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1227 
__ASM
 vÞ©ž("smÏld %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1230 (
Îr
.
w64
);

1231 
	}
}

1233 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt64_t
 
	$__SMLALDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1235 
	uÎ»g_u
{

1236 
ušt32_t
 
w32
[2];

1237 
ušt64_t
 
w64
;

1238 } 
Îr
;

1239 
Îr
.
w64
 = 
acc
;

1241 #iâdeà
__ARMEB__


1242 
__ASM
 vÞ©ž("smÏldx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1244 
__ASM
 vÞ©ž("smÏldx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1247 (
Îr
.
w64
);

1248 
	}
}

1250 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMUSD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1252 
ušt32_t
 
»suÉ
;

1254 
__ASM
 vÞ©ž("smusd %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1255 (
»suÉ
);

1256 
	}
}

1258 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMUSDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1260 
ušt32_t
 
»suÉ
;

1262 
__ASM
 vÞ©ž("smusdx %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1263 (
»suÉ
);

1264 
	}
}

1266 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMLSD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1268 
ušt32_t
 
»suÉ
;

1270 
__ASM
 vÞ©ž("smlsd %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1271 (
»suÉ
);

1272 
	}
}

1274 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMLSDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, ušt32_ˆ
Ý3
)

1276 
ušt32_t
 
»suÉ
;

1278 
__ASM
 vÞ©ž("smlsdx %0, %1, %2, %3" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1279 (
»suÉ
);

1280 
	}
}

1282 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt64_t
 
	$__SMLSLD
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1284 
	uÎ»g_u
{

1285 
ušt32_t
 
w32
[2];

1286 
ušt64_t
 
w64
;

1287 } 
Îr
;

1288 
Îr
.
w64
 = 
acc
;

1290 #iâdeà
__ARMEB__


1291 
__ASM
 vÞ©ž("sml¦d %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1293 
__ASM
 vÞ©ž("sml¦d %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1296 (
Îr
.
w64
);

1297 
	}
}

1299 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt64_t
 
	$__SMLSLDX
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
, 
ušt64_t
 
acc
)

1301 
	uÎ»g_u
{

1302 
ušt32_t
 
w32
[2];

1303 
ušt64_t
 
w64
;

1304 } 
Îr
;

1305 
Îr
.
w64
 = 
acc
;

1307 #iâdeà
__ARMEB__


1308 
__ASM
 vÞ©ž("sml¦dx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[0]), "ô" (Îr.w32[1]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[0]), "1" (llr.w32[1]) );

1310 
__ASM
 vÞ©ž("sml¦dx %0, %1, %2, %3" : "ô" (
Îr
.
w32
[1]), "ô" (Îr.w32[0]): "r" (
Ý1
), "r" (
Ý2
) , "0" (llr.w32[1]), "1" (llr.w32[0]) );

1313 (
Îr
.
w64
);

1314 
	}
}

1316 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SEL
 (
ušt32_t
 
Ý1
, ušt32_ˆ
Ý2
)

1318 
ušt32_t
 
»suÉ
;

1320 
__ASM
 vÞ©ž("£È%0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1321 (
»suÉ
);

1322 
	}
}

1324 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
št32_t
 
	$__QADD
Ð
št32_t
 
Ý1
, iÁ32_ˆ
Ý2
)

1326 
št32_t
 
»suÉ
;

1328 
__ASM
 vÞ©ž("qadd %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1329 (
»suÉ
);

1330 
	}
}

1332 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
št32_t
 
	$__QSUB
Ð
št32_t
 
Ý1
, iÁ32_ˆ
Ý2
)

1334 
št32_t
 
»suÉ
;

1336 
__ASM
 vÞ©ž("qsub %0, %1, %2" : "ô" (
»suÉ
è: "r" (
Ý1
), "r" (
Ý2
) );

1337 (
»suÉ
);

1338 
	}
}

1340 
	#__PKHBT
(
ARG1
,
ARG2
,
ARG3
) \

1342 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
), 
__ARG2
 = (
ARG2
); \

1343 
	`__ASM
 ("pkhbˆ%0, %1, %2,†¦ %3" : "ô" (
__RES
è: "r" (
__ARG1
), "r" (
__ARG2
), "I" (
ARG3
) ); \

1344 
__RES
; \

1345 })

	)

1347 
	#__PKHTB
(
ARG1
,
ARG2
,
ARG3
) \

1349 
ušt32_t
 
__RES
, 
__ARG1
 = (
ARG1
), 
__ARG2
 = (
ARG2
); \

1350 ià(
ARG3
 == 0) \

1351 
	`__ASM
 ("pkhtb %0, %1, %2" : "ô" (
__RES
è: "r" (
__ARG1
), "r" (
__ARG2
) ); \

1353 
	`__ASM
 ("pkhtb %0, %1, %2,‡¤ %3" : "ô" (
__RES
è: "r" (
__ARG1
), "r" (
__ARG2
), "I" (
ARG3
) ); \

1354 
__RES
; \

1355 })

	)

1357 
__©Œibu‹__
ÐÐ
®ways_šlše
 ) ) 
__STATIC_INLINE
 
ušt32_t
 
	$__SMMLA
 (
št32_t
 
Ý1
, iÁ32_ˆ
Ý2
, iÁ32_ˆ
Ý3
)

1359 
št32_t
 
»suÉ
;

1361 
__ASM
 vÞ©ž("smmÏ %0, %1, %2, %3" : "ô" (
»suÉ
): "r" (
Ý1
), "r" (
Ý2
), "r" (
Ý3
) );

1362 (
»suÉ
);

1363 
	}
}

1369 #ià
defšed
 ( 
__GNUC__
 )

1370 #´agm¨
GCC
 
dŸgno¡ic
 
pÝ


	@Drivers/CMSIS/Include/core_cm0.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CM0_H_GENERIC


42 
	#__CORE_CM0_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__CM0_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__CM0_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__CM0_CMSIS_VERSION
 ((
__CM0_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__CM0_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_M
 (0x00Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 
	#__FPU_USED
 0U

	)

126 #ià
defšed
 ( 
__CC_ARM
 )

127 #ià
defšed
 
__TARGET_FPU_VFP


131 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

132 #ià
defšed
 
__ARM_PCS_VFP


136 #–ià
defšed
 ( 
__GNUC__
 )

137 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

141 #–ià
defšed
 ( 
__ICCARM__
 )

142 #ià
defšed
 
__ARMVFP__


146 #–ià
defšed
 ( 
__TMS470__
 )

147 #ià
defšed
 
__TI_VFP_SUPPORT__


151 #–ià
defšed
 ( 
__TASKING__
 )

152 #ià
defšed
 
__FPU_VFP__


156 #–ià
defšed
 ( 
__CSMC__
 )

157 #iàÐ
__CSMC__
 & 0x400U)

163 
	~"cÜe_cmIn¡r.h
"

164 
	~"cÜe_cmFunc.h
"

166 #ifdeà
__ýlu¥lus


172 #iâdeà
__CMSIS_GENERIC


174 #iâdeà
__CORE_CM0_H_DEPENDANT


175 
	#__CORE_CM0_H_DEPENDANT


	)

177 #ifdeà
__ýlu¥lus


182 #ià
defšed
 
__CHECK_DEVICE_DEFINES


183 #iâdeà
__CM0_REV


184 
	#__CM0_REV
 0x0000U

	)

188 #iâdeà
__NVIC_PRIO_BITS


189 
	#__NVIC_PRIO_BITS
 2U

	)

193 #iâdeà
__V’dÜ_SysTickCÚfig


194 
	#__V’dÜ_SysTickCÚfig
 0U

	)

207 #ifdeà
__ýlu¥lus


208 
	#__I
 vÞ©ž

	)

210 
	#__I
 vÞ©žcÚ¡

	)

212 
	#__O
 vÞ©ž

	)

213 
	#__IO
 vÞ©ž

	)

216 
	#__IM
 vÞ©žcÚ¡

	)

217 
	#__OM
 vÞ©ž

	)

218 
	#__IOM
 vÞ©ž

	)

251 
ušt32_t
 
_»£rved0
:28;

252 
ušt32_t
 
V
:1;

253 
ušt32_t
 
C
:1;

254 
ušt32_t
 
Z
:1;

255 
ušt32_t
 
N
:1;

256 } 
b
;

257 
ušt32_t
 
w
;

258 } 
	tAPSR_Ty³
;

261 
	#APSR_N_Pos
 31U

	)

262 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

264 
	#APSR_Z_Pos
 30U

	)

265 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

267 
	#APSR_C_Pos
 29U

	)

268 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

270 
	#APSR_V_Pos
 28U

	)

271 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

281 
ušt32_t
 
ISR
:9;

282 
ušt32_t
 
_»£rved0
:23;

283 } 
b
;

284 
ušt32_t
 
w
;

285 } 
	tIPSR_Ty³
;

288 
	#IPSR_ISR_Pos
 0U

	)

289 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

299 
ušt32_t
 
ISR
:9;

300 
ušt32_t
 
_»£rved0
:15;

301 
ušt32_t
 
T
:1;

302 
ušt32_t
 
_»£rved1
:3;

303 
ušt32_t
 
V
:1;

304 
ušt32_t
 
C
:1;

305 
ušt32_t
 
Z
:1;

306 
ušt32_t
 
N
:1;

307 } 
b
;

308 
ušt32_t
 
w
;

309 } 
	txPSR_Ty³
;

312 
	#xPSR_N_Pos
 31U

	)

313 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

315 
	#xPSR_Z_Pos
 30U

	)

316 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

318 
	#xPSR_C_Pos
 29U

	)

319 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

321 
	#xPSR_V_Pos
 28U

	)

322 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

324 
	#xPSR_T_Pos
 24U

	)

325 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

327 
	#xPSR_ISR_Pos
 0U

	)

328 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

338 
ušt32_t
 
_»£rved0
:1;

339 
ušt32_t
 
SPSEL
:1;

340 
ušt32_t
 
_»£rved1
:30;

341 } 
b
;

342 
ušt32_t
 
w
;

343 } 
	tCONTROL_Ty³
;

346 
	#CONTROL_SPSEL_Pos
 1U

	)

347 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

364 
__IOM
 
ušt32_t
 
ISER
[1U];

365 
ušt32_t
 
RESERVED0
[31U];

366 
__IOM
 
ušt32_t
 
ICER
[1U];

367 
ušt32_t
 
RSERVED1
[31U];

368 
__IOM
 
ušt32_t
 
ISPR
[1U];

369 
ušt32_t
 
RESERVED2
[31U];

370 
__IOM
 
ušt32_t
 
ICPR
[1U];

371 
ušt32_t
 
RESERVED3
[31U];

372 
ušt32_t
 
RESERVED4
[64U];

373 
__IOM
 
ušt32_t
 
IP
[8U];

374 } 
	tNVIC_Ty³
;

391 
__IM
 
ušt32_t
 
CPUID
;

392 
__IOM
 
ušt32_t
 
ICSR
;

393 
ušt32_t
 
RESERVED0
;

394 
__IOM
 
ušt32_t
 
AIRCR
;

395 
__IOM
 
ušt32_t
 
SCR
;

396 
__IOM
 
ušt32_t
 
CCR
;

397 
ušt32_t
 
RESERVED1
;

398 
__IOM
 
ušt32_t
 
SHP
[2U];

399 
__IOM
 
ušt32_t
 
SHCSR
;

400 } 
	tSCB_Ty³
;

403 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

404 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

406 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

407 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

409 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

410 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

412 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

413 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

415 
	#SCB_CPUID_REVISION_Pos
 0U

	)

416 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

419 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

420 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

422 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

423 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

425 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

426 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

428 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

429 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

431 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

432 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

434 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

435 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

437 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

438 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

440 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

441 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

443 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

444 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

447 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

448 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

450 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

451 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

453 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

454 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

456 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

457 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

459 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

460 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

463 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

464 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

466 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

467 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

469 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

470 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

473 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

474 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

476 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

477 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

480 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

481 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

498 
__IOM
 
ušt32_t
 
CTRL
;

499 
__IOM
 
ušt32_t
 
LOAD
;

500 
__IOM
 
ušt32_t
 
VAL
;

501 
__IM
 
ušt32_t
 
CALIB
;

502 } 
	tSysTick_Ty³
;

505 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

506 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

508 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

509 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

511 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

512 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

514 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

515 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

518 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

519 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

522 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

523 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

526 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

527 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

529 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

530 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

532 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

533 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

561 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

569 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

582 
	#SCS_BASE
 (0xE000E000ULè

	)

583 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

584 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

585 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

587 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

588 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

589 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

619 
	#_BIT_SHIFT
(
IRQn
èÐ((((
ušt32_t
)(
št32_t
)(IRQn)èè& 0x03ULè* 8UL)

	)

620 
	#_SHP_IDX
(
IRQn
èÐ(((((
ušt32_t
)(
št32_t
)(IRQn)è& 0x0FUL)-8ULè>> 2ULè)

	)

621 
	#_IP_IDX
(
IRQn
èÐ(((
ušt32_t
)(
št32_t
)(IRQn)è>> 2ULè)

	)

629 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

631 
NVIC
->
ISER
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

640 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

642 
NVIC
->
ICER
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

653 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

655 ((
ušt32_t
)(((
NVIC
->
ISPR
[0U] & (1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

664 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

666 
NVIC
->
ISPR
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

675 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

677 
NVIC
->
ICPR
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

688 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

690 ià((
št32_t
)(
IRQn
) < 0)

692 
SCB
->
SHP
[
_SHP_IDX
(
IRQn
)] = ((
ušt32_t
)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << 
_BIT_SHIFT
(IRQn))) |

693 (((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)è& (
ušt32_t
)0xFFULè<< 
_BIT_SHIFT
(
IRQn
)));

697 
NVIC
->
IP
[
_IP_IDX
(
IRQn
)] = ((
ušt32_t
)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << 
_BIT_SHIFT
(IRQn))) |

698 (((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)è& (
ušt32_t
)0xFFULè<< 
_BIT_SHIFT
(
IRQn
)));

712 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

715 ià((
št32_t
)(
IRQn
) < 0)

717 ((
ušt32_t
)(((
SCB
->
SHP
[
_SHP_IDX
(
IRQn
)] >> 
_BIT_SHIFT
(IRQnèè& (ušt32_t)0xFFULè>> (8U - 
__NVIC_PRIO_BITS
)));

721 ((
ušt32_t
)(((
NVIC
->
IP
[ 
_IP_IDX
(
IRQn
)] >> 
_BIT_SHIFT
(IRQnèè& (ušt32_t)0xFFULè>> (8U - 
__NVIC_PRIO_BITS
)));

730 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

732 
__DSB
();

734 
SCB
->
AIRCR
 = ((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

735 
SCB_AIRCR_SYSRESETREQ_Msk
);

736 
__DSB
();

740 
__NOP
();

756 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

769 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

771 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

776 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

777 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

778 
SysTick
->
VAL
 = 0UL;

779 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

780 
SysTick_CTRL_TICKINT_Msk
 |

781 
SysTick_CTRL_ENABLE_Msk
;

792 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_cm0plus.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CM0PLUS_H_GENERIC


42 
	#__CORE_CM0PLUS_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__CM0PLUS_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__CM0PLUS_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__CM0PLUS_CMSIS_VERSION
 ((
__CM0PLUS_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__CM0PLUS_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_M
 (0x00Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 
	#__FPU_USED
 0U

	)

126 #ià
defšed
 ( 
__CC_ARM
 )

127 #ià
defšed
 
__TARGET_FPU_VFP


131 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

132 #ià
defšed
 
__ARM_PCS_VFP


136 #–ià
defšed
 ( 
__GNUC__
 )

137 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

141 #–ià
defšed
 ( 
__ICCARM__
 )

142 #ià
defšed
 
__ARMVFP__


146 #–ià
defšed
 ( 
__TMS470__
 )

147 #ià
defšed
 
__TI_VFP_SUPPORT__


151 #–ià
defšed
 ( 
__TASKING__
 )

152 #ià
defšed
 
__FPU_VFP__


156 #–ià
defšed
 ( 
__CSMC__
 )

157 #iàÐ
__CSMC__
 & 0x400U)

163 
	~"cÜe_cmIn¡r.h
"

164 
	~"cÜe_cmFunc.h
"

166 #ifdeà
__ýlu¥lus


172 #iâdeà
__CMSIS_GENERIC


174 #iâdeà
__CORE_CM0PLUS_H_DEPENDANT


175 
	#__CORE_CM0PLUS_H_DEPENDANT


	)

177 #ifdeà
__ýlu¥lus


182 #ià
defšed
 
__CHECK_DEVICE_DEFINES


183 #iâdeà
__CM0PLUS_REV


184 
	#__CM0PLUS_REV
 0x0000U

	)

188 #iâdeà
__MPU_PRESENT


189 
	#__MPU_PRESENT
 0U

	)

193 #iâdeà
__VTOR_PRESENT


194 
	#__VTOR_PRESENT
 0U

	)

198 #iâdeà
__NVIC_PRIO_BITS


199 
	#__NVIC_PRIO_BITS
 2U

	)

203 #iâdeà
__V’dÜ_SysTickCÚfig


204 
	#__V’dÜ_SysTickCÚfig
 0U

	)

217 #ifdeà
__ýlu¥lus


218 
	#__I
 vÞ©ž

	)

220 
	#__I
 vÞ©žcÚ¡

	)

222 
	#__O
 vÞ©ž

	)

223 
	#__IO
 vÞ©ž

	)

226 
	#__IM
 vÞ©žcÚ¡

	)

227 
	#__OM
 vÞ©ž

	)

228 
	#__IOM
 vÞ©ž

	)

262 
ušt32_t
 
_»£rved0
:28;

263 
ušt32_t
 
V
:1;

264 
ušt32_t
 
C
:1;

265 
ušt32_t
 
Z
:1;

266 
ušt32_t
 
N
:1;

267 } 
b
;

268 
ušt32_t
 
w
;

269 } 
	tAPSR_Ty³
;

272 
	#APSR_N_Pos
 31U

	)

273 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

275 
	#APSR_Z_Pos
 30U

	)

276 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

278 
	#APSR_C_Pos
 29U

	)

279 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

281 
	#APSR_V_Pos
 28U

	)

282 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

292 
ušt32_t
 
ISR
:9;

293 
ušt32_t
 
_»£rved0
:23;

294 } 
b
;

295 
ušt32_t
 
w
;

296 } 
	tIPSR_Ty³
;

299 
	#IPSR_ISR_Pos
 0U

	)

300 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

310 
ušt32_t
 
ISR
:9;

311 
ušt32_t
 
_»£rved0
:15;

312 
ušt32_t
 
T
:1;

313 
ušt32_t
 
_»£rved1
:3;

314 
ušt32_t
 
V
:1;

315 
ušt32_t
 
C
:1;

316 
ušt32_t
 
Z
:1;

317 
ušt32_t
 
N
:1;

318 } 
b
;

319 
ušt32_t
 
w
;

320 } 
	txPSR_Ty³
;

323 
	#xPSR_N_Pos
 31U

	)

324 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

326 
	#xPSR_Z_Pos
 30U

	)

327 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

329 
	#xPSR_C_Pos
 29U

	)

330 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

332 
	#xPSR_V_Pos
 28U

	)

333 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

335 
	#xPSR_T_Pos
 24U

	)

336 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

338 
	#xPSR_ISR_Pos
 0U

	)

339 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

349 
ušt32_t
 
nPRIV
:1;

350 
ušt32_t
 
SPSEL
:1;

351 
ušt32_t
 
_»£rved1
:30;

352 } 
b
;

353 
ušt32_t
 
w
;

354 } 
	tCONTROL_Ty³
;

357 
	#CONTROL_SPSEL_Pos
 1U

	)

358 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

360 
	#CONTROL_nPRIV_Pos
 0U

	)

361 
	#CONTROL_nPRIV_Msk
 (1UL )

	)

378 
__IOM
 
ušt32_t
 
ISER
[1U];

379 
ušt32_t
 
RESERVED0
[31U];

380 
__IOM
 
ušt32_t
 
ICER
[1U];

381 
ušt32_t
 
RSERVED1
[31U];

382 
__IOM
 
ušt32_t
 
ISPR
[1U];

383 
ušt32_t
 
RESERVED2
[31U];

384 
__IOM
 
ušt32_t
 
ICPR
[1U];

385 
ušt32_t
 
RESERVED3
[31U];

386 
ušt32_t
 
RESERVED4
[64U];

387 
__IOM
 
ušt32_t
 
IP
[8U];

388 } 
	tNVIC_Ty³
;

405 
__IM
 
ušt32_t
 
CPUID
;

406 
__IOM
 
ušt32_t
 
ICSR
;

407 #ià(
__VTOR_PRESENT
 == 1U)

408 
__IOM
 
ušt32_t
 
VTOR
;

410 
ušt32_t
 
RESERVED0
;

412 
__IOM
 
ušt32_t
 
AIRCR
;

413 
__IOM
 
ušt32_t
 
SCR
;

414 
__IOM
 
ušt32_t
 
CCR
;

415 
ušt32_t
 
RESERVED1
;

416 
__IOM
 
ušt32_t
 
SHP
[2U];

417 
__IOM
 
ušt32_t
 
SHCSR
;

418 } 
	tSCB_Ty³
;

421 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

422 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

424 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

425 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

427 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

428 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

430 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

431 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

433 
	#SCB_CPUID_REVISION_Pos
 0U

	)

434 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

437 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

438 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

440 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

441 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

443 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

444 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

446 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

447 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

449 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

450 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

452 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

453 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

455 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

456 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

458 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

459 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

461 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

462 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

464 #ià(
__VTOR_PRESENT
 == 1U)

466 
	#SCB_VTOR_TBLOFF_Pos
 8U

	)

467 
	#SCB_VTOR_TBLOFF_Msk
 (0xFFFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

471 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

472 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

474 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

475 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

477 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

478 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

480 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

481 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

483 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

484 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

487 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

488 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

490 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

491 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

493 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

494 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

497 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

498 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

500 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

501 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

504 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

505 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

522 
__IOM
 
ušt32_t
 
CTRL
;

523 
__IOM
 
ušt32_t
 
LOAD
;

524 
__IOM
 
ušt32_t
 
VAL
;

525 
__IM
 
ušt32_t
 
CALIB
;

526 } 
	tSysTick_Ty³
;

529 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

530 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

532 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

533 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

535 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

536 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

538 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

539 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

542 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

543 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

546 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

547 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

550 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

551 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

553 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

554 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

556 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

557 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

561 #ià(
__MPU_PRESENT
 == 1U)

574 
__IM
 
ušt32_t
 
TYPE
;

575 
__IOM
 
ušt32_t
 
CTRL
;

576 
__IOM
 
ušt32_t
 
RNR
;

577 
__IOM
 
ušt32_t
 
RBAR
;

578 
__IOM
 
ušt32_t
 
RASR
;

579 } 
	tMPU_Ty³
;

582 
	#MPU_TYPE_IREGION_Pos
 16U

	)

583 
	#MPU_TYPE_IREGION_Msk
 (0xFFUL << 
MPU_TYPE_IREGION_Pos
è

	)

585 
	#MPU_TYPE_DREGION_Pos
 8U

	)

586 
	#MPU_TYPE_DREGION_Msk
 (0xFFUL << 
MPU_TYPE_DREGION_Pos
è

	)

588 
	#MPU_TYPE_SEPARATE_Pos
 0U

	)

589 
	#MPU_TYPE_SEPARATE_Msk
 (1UL )

	)

592 
	#MPU_CTRL_PRIVDEFENA_Pos
 2U

	)

593 
	#MPU_CTRL_PRIVDEFENA_Msk
 (1UL << 
MPU_CTRL_PRIVDEFENA_Pos
è

	)

595 
	#MPU_CTRL_HFNMIENA_Pos
 1U

	)

596 
	#MPU_CTRL_HFNMIENA_Msk
 (1UL << 
MPU_CTRL_HFNMIENA_Pos
è

	)

598 
	#MPU_CTRL_ENABLE_Pos
 0U

	)

599 
	#MPU_CTRL_ENABLE_Msk
 (1UL )

	)

602 
	#MPU_RNR_REGION_Pos
 0U

	)

603 
	#MPU_RNR_REGION_Msk
 (0xFFUL )

	)

606 
	#MPU_RBAR_ADDR_Pos
 8U

	)

607 
	#MPU_RBAR_ADDR_Msk
 (0xFFFFFFUL << 
MPU_RBAR_ADDR_Pos
è

	)

609 
	#MPU_RBAR_VALID_Pos
 4U

	)

610 
	#MPU_RBAR_VALID_Msk
 (1UL << 
MPU_RBAR_VALID_Pos
è

	)

612 
	#MPU_RBAR_REGION_Pos
 0U

	)

613 
	#MPU_RBAR_REGION_Msk
 (0xFUL )

	)

616 
	#MPU_RASR_ATTRS_Pos
 16U

	)

617 
	#MPU_RASR_ATTRS_Msk
 (0xFFFFUL << 
MPU_RASR_ATTRS_Pos
è

	)

619 
	#MPU_RASR_XN_Pos
 28U

	)

620 
	#MPU_RASR_XN_Msk
 (1UL << 
MPU_RASR_XN_Pos
è

	)

622 
	#MPU_RASR_AP_Pos
 24U

	)

623 
	#MPU_RASR_AP_Msk
 (0x7UL << 
MPU_RASR_AP_Pos
è

	)

625 
	#MPU_RASR_TEX_Pos
 19U

	)

626 
	#MPU_RASR_TEX_Msk
 (0x7UL << 
MPU_RASR_TEX_Pos
è

	)

628 
	#MPU_RASR_S_Pos
 18U

	)

629 
	#MPU_RASR_S_Msk
 (1UL << 
MPU_RASR_S_Pos
è

	)

631 
	#MPU_RASR_C_Pos
 17U

	)

632 
	#MPU_RASR_C_Msk
 (1UL << 
MPU_RASR_C_Pos
è

	)

634 
	#MPU_RASR_B_Pos
 16U

	)

635 
	#MPU_RASR_B_Msk
 (1UL << 
MPU_RASR_B_Pos
è

	)

637 
	#MPU_RASR_SRD_Pos
 8U

	)

638 
	#MPU_RASR_SRD_Msk
 (0xFFUL << 
MPU_RASR_SRD_Pos
è

	)

640 
	#MPU_RASR_SIZE_Pos
 1U

	)

641 
	#MPU_RASR_SIZE_Msk
 (0x1FUL << 
MPU_RASR_SIZE_Pos
è

	)

643 
	#MPU_RASR_ENABLE_Pos
 0U

	)

644 
	#MPU_RASR_ENABLE_Msk
 (1UL )

	)

673 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

681 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

694 
	#SCS_BASE
 (0xE000E000ULè

	)

695 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

696 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

697 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

699 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

700 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

701 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

703 #ià(
__MPU_PRESENT
 == 1U)

704 
	#MPU_BASE
 (
SCS_BASE
 + 0x0D90ULè

	)

705 
	#MPU
 ((
MPU_Ty³
 *è
MPU_BASE
 )

	)

735 
	#_BIT_SHIFT
(
IRQn
èÐ((((
ušt32_t
)(
št32_t
)(IRQn)èè& 0x03ULè* 8UL)

	)

736 
	#_SHP_IDX
(
IRQn
èÐ(((((
ušt32_t
)(
št32_t
)(IRQn)è& 0x0FUL)-8ULè>> 2ULè)

	)

737 
	#_IP_IDX
(
IRQn
èÐ(((
ušt32_t
)(
št32_t
)(IRQn)è>> 2ULè)

	)

745 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

747 
NVIC
->
ISER
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

756 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

758 
NVIC
->
ICER
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

769 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

771 ((
ušt32_t
)(((
NVIC
->
ISPR
[0U] & (1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

780 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

782 
NVIC
->
ISPR
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

791 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

793 
NVIC
->
ICPR
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

804 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

806 ià((
št32_t
)(
IRQn
) < 0)

808 
SCB
->
SHP
[
_SHP_IDX
(
IRQn
)] = ((
ušt32_t
)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << 
_BIT_SHIFT
(IRQn))) |

809 (((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)è& (
ušt32_t
)0xFFULè<< 
_BIT_SHIFT
(
IRQn
)));

813 
NVIC
->
IP
[
_IP_IDX
(
IRQn
)] = ((
ušt32_t
)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << 
_BIT_SHIFT
(IRQn))) |

814 (((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)è& (
ušt32_t
)0xFFULè<< 
_BIT_SHIFT
(
IRQn
)));

828 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

831 ià((
št32_t
)(
IRQn
) < 0)

833 ((
ušt32_t
)(((
SCB
->
SHP
[
_SHP_IDX
(
IRQn
)] >> 
_BIT_SHIFT
(IRQnèè& (ušt32_t)0xFFULè>> (8U - 
__NVIC_PRIO_BITS
)));

837 ((
ušt32_t
)(((
NVIC
->
IP
[ 
_IP_IDX
(
IRQn
)] >> 
_BIT_SHIFT
(IRQnèè& (ušt32_t)0xFFULè>> (8U - 
__NVIC_PRIO_BITS
)));

846 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

848 
__DSB
();

850 
SCB
->
AIRCR
 = ((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

851 
SCB_AIRCR_SYSRESETREQ_Msk
);

852 
__DSB
();

856 
__NOP
();

872 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

885 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

887 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

892 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

893 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

894 
SysTick
->
VAL
 = 0UL;

895 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

896 
SysTick_CTRL_TICKINT_Msk
 |

897 
SysTick_CTRL_ENABLE_Msk
;

908 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_cm3.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CM3_H_GENERIC


42 
	#__CORE_CM3_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__CM3_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__CM3_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__CM3_CMSIS_VERSION
 ((
__CM3_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__CM3_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_M
 (0x03Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 
	#__FPU_USED
 0U

	)

126 #ià
defšed
 ( 
__CC_ARM
 )

127 #ià
defšed
 
__TARGET_FPU_VFP


131 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

132 #ià
defšed
 
__ARM_PCS_VFP


136 #–ià
defšed
 ( 
__GNUC__
 )

137 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

141 #–ià
defšed
 ( 
__ICCARM__
 )

142 #ià
defšed
 
__ARMVFP__


146 #–ià
defšed
 ( 
__TMS470__
 )

147 #ià
defšed
 
__TI_VFP_SUPPORT__


151 #–ià
defšed
 ( 
__TASKING__
 )

152 #ià
defšed
 
__FPU_VFP__


156 #–ià
defšed
 ( 
__CSMC__
 )

157 #iàÐ
__CSMC__
 & 0x400U)

163 
	~"cÜe_cmIn¡r.h
"

164 
	~"cÜe_cmFunc.h
"

166 #ifdeà
__ýlu¥lus


172 #iâdeà
__CMSIS_GENERIC


174 #iâdeà
__CORE_CM3_H_DEPENDANT


175 
	#__CORE_CM3_H_DEPENDANT


	)

177 #ifdeà
__ýlu¥lus


182 #ià
defšed
 
__CHECK_DEVICE_DEFINES


183 #iâdeà
__CM3_REV


184 
	#__CM3_REV
 0x0200U

	)

188 #iâdeà
__MPU_PRESENT


189 
	#__MPU_PRESENT
 0U

	)

193 #iâdeà
__NVIC_PRIO_BITS


194 
	#__NVIC_PRIO_BITS
 4U

	)

198 #iâdeà
__V’dÜ_SysTickCÚfig


199 
	#__V’dÜ_SysTickCÚfig
 0U

	)

212 #ifdeà
__ýlu¥lus


213 
	#__I
 vÞ©ž

	)

215 
	#__I
 vÞ©žcÚ¡

	)

217 
	#__O
 vÞ©ž

	)

218 
	#__IO
 vÞ©ž

	)

221 
	#__IM
 vÞ©žcÚ¡

	)

222 
	#__OM
 vÞ©ž

	)

223 
	#__IOM
 vÞ©ž

	)

258 
ušt32_t
 
_»£rved0
:27;

259 
ušt32_t
 
Q
:1;

260 
ušt32_t
 
V
:1;

261 
ušt32_t
 
C
:1;

262 
ušt32_t
 
Z
:1;

263 
ušt32_t
 
N
:1;

264 } 
b
;

265 
ušt32_t
 
w
;

266 } 
	tAPSR_Ty³
;

269 
	#APSR_N_Pos
 31U

	)

270 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

272 
	#APSR_Z_Pos
 30U

	)

273 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

275 
	#APSR_C_Pos
 29U

	)

276 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

278 
	#APSR_V_Pos
 28U

	)

279 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

281 
	#APSR_Q_Pos
 27U

	)

282 
	#APSR_Q_Msk
 (1UL << 
APSR_Q_Pos
è

	)

292 
ušt32_t
 
ISR
:9;

293 
ušt32_t
 
_»£rved0
:23;

294 } 
b
;

295 
ušt32_t
 
w
;

296 } 
	tIPSR_Ty³
;

299 
	#IPSR_ISR_Pos
 0U

	)

300 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

310 
ušt32_t
 
ISR
:9;

311 
ušt32_t
 
_»£rved0
:15;

312 
ušt32_t
 
T
:1;

313 
ušt32_t
 
IT
:2;

314 
ušt32_t
 
Q
:1;

315 
ušt32_t
 
V
:1;

316 
ušt32_t
 
C
:1;

317 
ušt32_t
 
Z
:1;

318 
ušt32_t
 
N
:1;

319 } 
b
;

320 
ušt32_t
 
w
;

321 } 
	txPSR_Ty³
;

324 
	#xPSR_N_Pos
 31U

	)

325 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

327 
	#xPSR_Z_Pos
 30U

	)

328 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

330 
	#xPSR_C_Pos
 29U

	)

331 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

333 
	#xPSR_V_Pos
 28U

	)

334 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

336 
	#xPSR_Q_Pos
 27U

	)

337 
	#xPSR_Q_Msk
 (1UL << 
xPSR_Q_Pos
è

	)

339 
	#xPSR_IT_Pos
 25U

	)

340 
	#xPSR_IT_Msk
 (3UL << 
xPSR_IT_Pos
è

	)

342 
	#xPSR_T_Pos
 24U

	)

343 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

345 
	#xPSR_ISR_Pos
 0U

	)

346 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

356 
ušt32_t
 
nPRIV
:1;

357 
ušt32_t
 
SPSEL
:1;

358 
ušt32_t
 
_»£rved1
:30;

359 } 
b
;

360 
ušt32_t
 
w
;

361 } 
	tCONTROL_Ty³
;

364 
	#CONTROL_SPSEL_Pos
 1U

	)

365 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

367 
	#CONTROL_nPRIV_Pos
 0U

	)

368 
	#CONTROL_nPRIV_Msk
 (1UL )

	)

385 
__IOM
 
ušt32_t
 
ISER
[8U];

386 
ušt32_t
 
RESERVED0
[24U];

387 
__IOM
 
ušt32_t
 
ICER
[8U];

388 
ušt32_t
 
RSERVED1
[24U];

389 
__IOM
 
ušt32_t
 
ISPR
[8U];

390 
ušt32_t
 
RESERVED2
[24U];

391 
__IOM
 
ušt32_t
 
ICPR
[8U];

392 
ušt32_t
 
RESERVED3
[24U];

393 
__IOM
 
ušt32_t
 
IABR
[8U];

394 
ušt32_t
 
RESERVED4
[56U];

395 
__IOM
 
ušt8_t
 
IP
[240U];

396 
ušt32_t
 
RESERVED5
[644U];

397 
__OM
 
ušt32_t
 
STIR
;

398 } 
	tNVIC_Ty³
;

401 
	#NVIC_STIR_INTID_Pos
 0U

	)

402 
	#NVIC_STIR_INTID_Msk
 (0x1FFUL )

	)

419 
__IM
 
ušt32_t
 
CPUID
;

420 
__IOM
 
ušt32_t
 
ICSR
;

421 
__IOM
 
ušt32_t
 
VTOR
;

422 
__IOM
 
ušt32_t
 
AIRCR
;

423 
__IOM
 
ušt32_t
 
SCR
;

424 
__IOM
 
ušt32_t
 
CCR
;

425 
__IOM
 
ušt8_t
 
SHP
[12U];

426 
__IOM
 
ušt32_t
 
SHCSR
;

427 
__IOM
 
ušt32_t
 
CFSR
;

428 
__IOM
 
ušt32_t
 
HFSR
;

429 
__IOM
 
ušt32_t
 
DFSR
;

430 
__IOM
 
ušt32_t
 
MMFAR
;

431 
__IOM
 
ušt32_t
 
BFAR
;

432 
__IOM
 
ušt32_t
 
AFSR
;

433 
__IM
 
ušt32_t
 
PFR
[2U];

434 
__IM
 
ušt32_t
 
DFR
;

435 
__IM
 
ušt32_t
 
ADR
;

436 
__IM
 
ušt32_t
 
MMFR
[4U];

437 
__IM
 
ušt32_t
 
ISAR
[5U];

438 
ušt32_t
 
RESERVED0
[5U];

439 
__IOM
 
ušt32_t
 
CPACR
;

440 } 
	tSCB_Ty³
;

443 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

444 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

446 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

447 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

449 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

450 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

452 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

453 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

455 
	#SCB_CPUID_REVISION_Pos
 0U

	)

456 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

459 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

460 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

462 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

463 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

465 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

466 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

468 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

469 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

471 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

472 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

474 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

475 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

477 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

478 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

480 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

481 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

483 
	#SCB_ICSR_RETTOBASE_Pos
 11U

	)

484 
	#SCB_ICSR_RETTOBASE_Msk
 (1UL << 
SCB_ICSR_RETTOBASE_Pos
è

	)

486 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

487 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

490 #ià(
__CM3_REV
 < 0x0201U)

491 
	#SCB_VTOR_TBLBASE_Pos
 29U

	)

492 
	#SCB_VTOR_TBLBASE_Msk
 (1UL << 
SCB_VTOR_TBLBASE_Pos
è

	)

494 
	#SCB_VTOR_TBLOFF_Pos
 7U

	)

495 
	#SCB_VTOR_TBLOFF_Msk
 (0x3FFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

497 
	#SCB_VTOR_TBLOFF_Pos
 7U

	)

498 
	#SCB_VTOR_TBLOFF_Msk
 (0x1FFFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

502 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

503 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

505 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

506 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

508 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

509 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

511 
	#SCB_AIRCR_PRIGROUP_Pos
 8U

	)

512 
	#SCB_AIRCR_PRIGROUP_Msk
 (7UL << 
SCB_AIRCR_PRIGROUP_Pos
è

	)

514 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

515 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

517 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

518 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

520 
	#SCB_AIRCR_VECTRESET_Pos
 0U

	)

521 
	#SCB_AIRCR_VECTRESET_Msk
 (1UL )

	)

524 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

525 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

527 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

528 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

530 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

531 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

534 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

535 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

537 
	#SCB_CCR_BFHFNMIGN_Pos
 8U

	)

538 
	#SCB_CCR_BFHFNMIGN_Msk
 (1UL << 
SCB_CCR_BFHFNMIGN_Pos
è

	)

540 
	#SCB_CCR_DIV_0_TRP_Pos
 4U

	)

541 
	#SCB_CCR_DIV_0_TRP_Msk
 (1UL << 
SCB_CCR_DIV_0_TRP_Pos
è

	)

543 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

544 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

546 
	#SCB_CCR_USERSETMPEND_Pos
 1U

	)

547 
	#SCB_CCR_USERSETMPEND_Msk
 (1UL << 
SCB_CCR_USERSETMPEND_Pos
è

	)

549 
	#SCB_CCR_NONBASETHRDENA_Pos
 0U

	)

550 
	#SCB_CCR_NONBASETHRDENA_Msk
 (1UL )

	)

553 
	#SCB_SHCSR_USGFAULTENA_Pos
 18U

	)

554 
	#SCB_SHCSR_USGFAULTENA_Msk
 (1UL << 
SCB_SHCSR_USGFAULTENA_Pos
è

	)

556 
	#SCB_SHCSR_BUSFAULTENA_Pos
 17U

	)

557 
	#SCB_SHCSR_BUSFAULTENA_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTENA_Pos
è

	)

559 
	#SCB_SHCSR_MEMFAULTENA_Pos
 16U

	)

560 
	#SCB_SHCSR_MEMFAULTENA_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTENA_Pos
è

	)

562 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

563 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

565 
	#SCB_SHCSR_BUSFAULTPENDED_Pos
 14U

	)

566 
	#SCB_SHCSR_BUSFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTPENDED_Pos
è

	)

568 
	#SCB_SHCSR_MEMFAULTPENDED_Pos
 13U

	)

569 
	#SCB_SHCSR_MEMFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTPENDED_Pos
è

	)

571 
	#SCB_SHCSR_USGFAULTPENDED_Pos
 12U

	)

572 
	#SCB_SHCSR_USGFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_USGFAULTPENDED_Pos
è

	)

574 
	#SCB_SHCSR_SYSTICKACT_Pos
 11U

	)

575 
	#SCB_SHCSR_SYSTICKACT_Msk
 (1UL << 
SCB_SHCSR_SYSTICKACT_Pos
è

	)

577 
	#SCB_SHCSR_PENDSVACT_Pos
 10U

	)

578 
	#SCB_SHCSR_PENDSVACT_Msk
 (1UL << 
SCB_SHCSR_PENDSVACT_Pos
è

	)

580 
	#SCB_SHCSR_MONITORACT_Pos
 8U

	)

581 
	#SCB_SHCSR_MONITORACT_Msk
 (1UL << 
SCB_SHCSR_MONITORACT_Pos
è

	)

583 
	#SCB_SHCSR_SVCALLACT_Pos
 7U

	)

584 
	#SCB_SHCSR_SVCALLACT_Msk
 (1UL << 
SCB_SHCSR_SVCALLACT_Pos
è

	)

586 
	#SCB_SHCSR_USGFAULTACT_Pos
 3U

	)

587 
	#SCB_SHCSR_USGFAULTACT_Msk
 (1UL << 
SCB_SHCSR_USGFAULTACT_Pos
è

	)

589 
	#SCB_SHCSR_BUSFAULTACT_Pos
 1U

	)

590 
	#SCB_SHCSR_BUSFAULTACT_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTACT_Pos
è

	)

592 
	#SCB_SHCSR_MEMFAULTACT_Pos
 0U

	)

593 
	#SCB_SHCSR_MEMFAULTACT_Msk
 (1UL )

	)

596 
	#SCB_CFSR_USGFAULTSR_Pos
 16U

	)

597 
	#SCB_CFSR_USGFAULTSR_Msk
 (0xFFFFUL << 
SCB_CFSR_USGFAULTSR_Pos
è

	)

599 
	#SCB_CFSR_BUSFAULTSR_Pos
 8U

	)

600 
	#SCB_CFSR_BUSFAULTSR_Msk
 (0xFFUL << 
SCB_CFSR_BUSFAULTSR_Pos
è

	)

602 
	#SCB_CFSR_MEMFAULTSR_Pos
 0U

	)

603 
	#SCB_CFSR_MEMFAULTSR_Msk
 (0xFFUL )

	)

606 
	#SCB_HFSR_DEBUGEVT_Pos
 31U

	)

607 
	#SCB_HFSR_DEBUGEVT_Msk
 (1UL << 
SCB_HFSR_DEBUGEVT_Pos
è

	)

609 
	#SCB_HFSR_FORCED_Pos
 30U

	)

610 
	#SCB_HFSR_FORCED_Msk
 (1UL << 
SCB_HFSR_FORCED_Pos
è

	)

612 
	#SCB_HFSR_VECTTBL_Pos
 1U

	)

613 
	#SCB_HFSR_VECTTBL_Msk
 (1UL << 
SCB_HFSR_VECTTBL_Pos
è

	)

616 
	#SCB_DFSR_EXTERNAL_Pos
 4U

	)

617 
	#SCB_DFSR_EXTERNAL_Msk
 (1UL << 
SCB_DFSR_EXTERNAL_Pos
è

	)

619 
	#SCB_DFSR_VCATCH_Pos
 3U

	)

620 
	#SCB_DFSR_VCATCH_Msk
 (1UL << 
SCB_DFSR_VCATCH_Pos
è

	)

622 
	#SCB_DFSR_DWTTRAP_Pos
 2U

	)

623 
	#SCB_DFSR_DWTTRAP_Msk
 (1UL << 
SCB_DFSR_DWTTRAP_Pos
è

	)

625 
	#SCB_DFSR_BKPT_Pos
 1U

	)

626 
	#SCB_DFSR_BKPT_Msk
 (1UL << 
SCB_DFSR_BKPT_Pos
è

	)

628 
	#SCB_DFSR_HALTED_Pos
 0U

	)

629 
	#SCB_DFSR_HALTED_Msk
 (1UL )

	)

646 
ušt32_t
 
RESERVED0
[1U];

647 
__IM
 
ušt32_t
 
ICTR
;

648 #ià((
defšed
 
__CM3_REV
) && (__CM3_REV >= 0x200U))

649 
__IOM
 
ušt32_t
 
ACTLR
;

651 
ušt32_t
 
RESERVED1
[1U];

653 } 
	tSCnSCB_Ty³
;

656 
	#SCnSCB_ICTR_INTLINESNUM_Pos
 0U

	)

657 
	#SCnSCB_ICTR_INTLINESNUM_Msk
 (0xFUL )

	)

661 
	#SCnSCB_ACTLR_DISFOLD_Pos
 2U

	)

662 
	#SCnSCB_ACTLR_DISFOLD_Msk
 (1UL << 
SCnSCB_ACTLR_DISFOLD_Pos
è

	)

664 
	#SCnSCB_ACTLR_DISDEFWBUF_Pos
 1U

	)

665 
	#SCnSCB_ACTLR_DISDEFWBUF_Msk
 (1UL << 
SCnSCB_ACTLR_DISDEFWBUF_Pos
è

	)

667 
	#SCnSCB_ACTLR_DISMCYCINT_Pos
 0U

	)

668 
	#SCnSCB_ACTLR_DISMCYCINT_Msk
 (1UL )

	)

685 
__IOM
 
ušt32_t
 
CTRL
;

686 
__IOM
 
ušt32_t
 
LOAD
;

687 
__IOM
 
ušt32_t
 
VAL
;

688 
__IM
 
ušt32_t
 
CALIB
;

689 } 
	tSysTick_Ty³
;

692 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

693 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

695 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

696 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

698 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

699 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

701 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

702 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

705 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

706 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

709 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

710 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

713 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

714 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

716 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

717 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

719 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

720 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

737 
__OM
 union

739 
__OM
 
ušt8_t
 
u8
;

740 
__OM
 
ušt16_t
 
u16
;

741 
__OM
 
ušt32_t
 
u32
;

742 } 
PORT
 [32U];

743 
ušt32_t
 
RESERVED0
[864U];

744 
__IOM
 
ušt32_t
 
TER
;

745 
ušt32_t
 
RESERVED1
[15U];

746 
__IOM
 
ušt32_t
 
TPR
;

747 
ušt32_t
 
RESERVED2
[15U];

748 
__IOM
 
ušt32_t
 
TCR
;

749 
ušt32_t
 
RESERVED3
[29U];

750 
__OM
 
ušt32_t
 
IWR
;

751 
__IM
 
ušt32_t
 
IRR
;

752 
__IOM
 
ušt32_t
 
IMCR
;

753 
ušt32_t
 
RESERVED4
[43U];

754 
__OM
 
ušt32_t
 
LAR
;

755 
__IM
 
ušt32_t
 
LSR
;

756 
ušt32_t
 
RESERVED5
[6U];

757 
__IM
 
ušt32_t
 
PID4
;

758 
__IM
 
ušt32_t
 
PID5
;

759 
__IM
 
ušt32_t
 
PID6
;

760 
__IM
 
ušt32_t
 
PID7
;

761 
__IM
 
ušt32_t
 
PID0
;

762 
__IM
 
ušt32_t
 
PID1
;

763 
__IM
 
ušt32_t
 
PID2
;

764 
__IM
 
ušt32_t
 
PID3
;

765 
__IM
 
ušt32_t
 
CID0
;

766 
__IM
 
ušt32_t
 
CID1
;

767 
__IM
 
ušt32_t
 
CID2
;

768 
__IM
 
ušt32_t
 
CID3
;

769 } 
	tITM_Ty³
;

772 
	#ITM_TPR_PRIVMASK_Pos
 0U

	)

773 
	#ITM_TPR_PRIVMASK_Msk
 (0xFUL )

	)

776 
	#ITM_TCR_BUSY_Pos
 23U

	)

777 
	#ITM_TCR_BUSY_Msk
 (1UL << 
ITM_TCR_BUSY_Pos
è

	)

779 
	#ITM_TCR_T¿ûBusID_Pos
 16U

	)

780 
	#ITM_TCR_T¿ûBusID_Msk
 (0x7FUL << 
ITM_TCR_T¿ûBusID_Pos
è

	)

782 
	#ITM_TCR_GTSFREQ_Pos
 10U

	)

783 
	#ITM_TCR_GTSFREQ_Msk
 (3UL << 
ITM_TCR_GTSFREQ_Pos
è

	)

785 
	#ITM_TCR_TSP»sÿË_Pos
 8U

	)

786 
	#ITM_TCR_TSP»sÿË_Msk
 (3UL << 
ITM_TCR_TSP»sÿË_Pos
è

	)

788 
	#ITM_TCR_SWOENA_Pos
 4U

	)

789 
	#ITM_TCR_SWOENA_Msk
 (1UL << 
ITM_TCR_SWOENA_Pos
è

	)

791 
	#ITM_TCR_DWTENA_Pos
 3U

	)

792 
	#ITM_TCR_DWTENA_Msk
 (1UL << 
ITM_TCR_DWTENA_Pos
è

	)

794 
	#ITM_TCR_SYNCENA_Pos
 2U

	)

795 
	#ITM_TCR_SYNCENA_Msk
 (1UL << 
ITM_TCR_SYNCENA_Pos
è

	)

797 
	#ITM_TCR_TSENA_Pos
 1U

	)

798 
	#ITM_TCR_TSENA_Msk
 (1UL << 
ITM_TCR_TSENA_Pos
è

	)

800 
	#ITM_TCR_ITMENA_Pos
 0U

	)

801 
	#ITM_TCR_ITMENA_Msk
 (1UL )

	)

804 
	#ITM_IWR_ATVALIDM_Pos
 0U

	)

805 
	#ITM_IWR_ATVALIDM_Msk
 (1UL )

	)

808 
	#ITM_IRR_ATREADYM_Pos
 0U

	)

809 
	#ITM_IRR_ATREADYM_Msk
 (1UL )

	)

812 
	#ITM_IMCR_INTEGRATION_Pos
 0U

	)

813 
	#ITM_IMCR_INTEGRATION_Msk
 (1UL )

	)

816 
	#ITM_LSR_By‹Acc_Pos
 2U

	)

817 
	#ITM_LSR_By‹Acc_Msk
 (1UL << 
ITM_LSR_By‹Acc_Pos
è

	)

819 
	#ITM_LSR_Acûss_Pos
 1U

	)

820 
	#ITM_LSR_Acûss_Msk
 (1UL << 
ITM_LSR_Acûss_Pos
è

	)

822 
	#ITM_LSR_P»£Á_Pos
 0U

	)

823 
	#ITM_LSR_P»£Á_Msk
 (1UL )

	)

840 
__IOM
 
ušt32_t
 
CTRL
;

841 
__IOM
 
ušt32_t
 
CYCCNT
;

842 
__IOM
 
ušt32_t
 
CPICNT
;

843 
__IOM
 
ušt32_t
 
EXCCNT
;

844 
__IOM
 
ušt32_t
 
SLEEPCNT
;

845 
__IOM
 
ušt32_t
 
LSUCNT
;

846 
__IOM
 
ušt32_t
 
FOLDCNT
;

847 
__IM
 
ušt32_t
 
PCSR
;

848 
__IOM
 
ušt32_t
 
COMP0
;

849 
__IOM
 
ušt32_t
 
MASK0
;

850 
__IOM
 
ušt32_t
 
FUNCTION0
;

851 
ušt32_t
 
RESERVED0
[1U];

852 
__IOM
 
ušt32_t
 
COMP1
;

853 
__IOM
 
ušt32_t
 
MASK1
;

854 
__IOM
 
ušt32_t
 
FUNCTION1
;

855 
ušt32_t
 
RESERVED1
[1U];

856 
__IOM
 
ušt32_t
 
COMP2
;

857 
__IOM
 
ušt32_t
 
MASK2
;

858 
__IOM
 
ušt32_t
 
FUNCTION2
;

859 
ušt32_t
 
RESERVED2
[1U];

860 
__IOM
 
ušt32_t
 
COMP3
;

861 
__IOM
 
ušt32_t
 
MASK3
;

862 
__IOM
 
ušt32_t
 
FUNCTION3
;

863 } 
	tDWT_Ty³
;

866 
	#DWT_CTRL_NUMCOMP_Pos
 28U

	)

867 
	#DWT_CTRL_NUMCOMP_Msk
 (0xFUL << 
DWT_CTRL_NUMCOMP_Pos
è

	)

869 
	#DWT_CTRL_NOTRCPKT_Pos
 27U

	)

870 
	#DWT_CTRL_NOTRCPKT_Msk
 (0x1UL << 
DWT_CTRL_NOTRCPKT_Pos
è

	)

872 
	#DWT_CTRL_NOEXTTRIG_Pos
 26U

	)

873 
	#DWT_CTRL_NOEXTTRIG_Msk
 (0x1UL << 
DWT_CTRL_NOEXTTRIG_Pos
è

	)

875 
	#DWT_CTRL_NOCYCCNT_Pos
 25U

	)

876 
	#DWT_CTRL_NOCYCCNT_Msk
 (0x1UL << 
DWT_CTRL_NOCYCCNT_Pos
è

	)

878 
	#DWT_CTRL_NOPRFCNT_Pos
 24U

	)

879 
	#DWT_CTRL_NOPRFCNT_Msk
 (0x1UL << 
DWT_CTRL_NOPRFCNT_Pos
è

	)

881 
	#DWT_CTRL_CYCEVTENA_Pos
 22U

	)

882 
	#DWT_CTRL_CYCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CYCEVTENA_Pos
è

	)

884 
	#DWT_CTRL_FOLDEVTENA_Pos
 21U

	)

885 
	#DWT_CTRL_FOLDEVTENA_Msk
 (0x1UL << 
DWT_CTRL_FOLDEVTENA_Pos
è

	)

887 
	#DWT_CTRL_LSUEVTENA_Pos
 20U

	)

888 
	#DWT_CTRL_LSUEVTENA_Msk
 (0x1UL << 
DWT_CTRL_LSUEVTENA_Pos
è

	)

890 
	#DWT_CTRL_SLEEPEVTENA_Pos
 19U

	)

891 
	#DWT_CTRL_SLEEPEVTENA_Msk
 (0x1UL << 
DWT_CTRL_SLEEPEVTENA_Pos
è

	)

893 
	#DWT_CTRL_EXCEVTENA_Pos
 18U

	)

894 
	#DWT_CTRL_EXCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_EXCEVTENA_Pos
è

	)

896 
	#DWT_CTRL_CPIEVTENA_Pos
 17U

	)

897 
	#DWT_CTRL_CPIEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CPIEVTENA_Pos
è

	)

899 
	#DWT_CTRL_EXCTRCENA_Pos
 16U

	)

900 
	#DWT_CTRL_EXCTRCENA_Msk
 (0x1UL << 
DWT_CTRL_EXCTRCENA_Pos
è

	)

902 
	#DWT_CTRL_PCSAMPLENA_Pos
 12U

	)

903 
	#DWT_CTRL_PCSAMPLENA_Msk
 (0x1UL << 
DWT_CTRL_PCSAMPLENA_Pos
è

	)

905 
	#DWT_CTRL_SYNCTAP_Pos
 10U

	)

906 
	#DWT_CTRL_SYNCTAP_Msk
 (0x3UL << 
DWT_CTRL_SYNCTAP_Pos
è

	)

908 
	#DWT_CTRL_CYCTAP_Pos
 9U

	)

909 
	#DWT_CTRL_CYCTAP_Msk
 (0x1UL << 
DWT_CTRL_CYCTAP_Pos
è

	)

911 
	#DWT_CTRL_POSTINIT_Pos
 5U

	)

912 
	#DWT_CTRL_POSTINIT_Msk
 (0xFUL << 
DWT_CTRL_POSTINIT_Pos
è

	)

914 
	#DWT_CTRL_POSTPRESET_Pos
 1U

	)

915 
	#DWT_CTRL_POSTPRESET_Msk
 (0xFUL << 
DWT_CTRL_POSTPRESET_Pos
è

	)

917 
	#DWT_CTRL_CYCCNTENA_Pos
 0U

	)

918 
	#DWT_CTRL_CYCCNTENA_Msk
 (0x1UL )

	)

921 
	#DWT_CPICNT_CPICNT_Pos
 0U

	)

922 
	#DWT_CPICNT_CPICNT_Msk
 (0xFFUL )

	)

925 
	#DWT_EXCCNT_EXCCNT_Pos
 0U

	)

926 
	#DWT_EXCCNT_EXCCNT_Msk
 (0xFFUL )

	)

929 
	#DWT_SLEEPCNT_SLEEPCNT_Pos
 0U

	)

930 
	#DWT_SLEEPCNT_SLEEPCNT_Msk
 (0xFFUL )

	)

933 
	#DWT_LSUCNT_LSUCNT_Pos
 0U

	)

934 
	#DWT_LSUCNT_LSUCNT_Msk
 (0xFFUL )

	)

937 
	#DWT_FOLDCNT_FOLDCNT_Pos
 0U

	)

938 
	#DWT_FOLDCNT_FOLDCNT_Msk
 (0xFFUL )

	)

941 
	#DWT_MASK_MASK_Pos
 0U

	)

942 
	#DWT_MASK_MASK_Msk
 (0x1FUL )

	)

945 
	#DWT_FUNCTION_MATCHED_Pos
 24U

	)

946 
	#DWT_FUNCTION_MATCHED_Msk
 (0x1UL << 
DWT_FUNCTION_MATCHED_Pos
è

	)

948 
	#DWT_FUNCTION_DATAVADDR1_Pos
 16U

	)

949 
	#DWT_FUNCTION_DATAVADDR1_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR1_Pos
è

	)

951 
	#DWT_FUNCTION_DATAVADDR0_Pos
 12U

	)

952 
	#DWT_FUNCTION_DATAVADDR0_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR0_Pos
è

	)

954 
	#DWT_FUNCTION_DATAVSIZE_Pos
 10U

	)

955 
	#DWT_FUNCTION_DATAVSIZE_Msk
 (0x3UL << 
DWT_FUNCTION_DATAVSIZE_Pos
è

	)

957 
	#DWT_FUNCTION_LNK1ENA_Pos
 9U

	)

958 
	#DWT_FUNCTION_LNK1ENA_Msk
 (0x1UL << 
DWT_FUNCTION_LNK1ENA_Pos
è

	)

960 
	#DWT_FUNCTION_DATAVMATCH_Pos
 8U

	)

961 
	#DWT_FUNCTION_DATAVMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_DATAVMATCH_Pos
è

	)

963 
	#DWT_FUNCTION_CYCMATCH_Pos
 7U

	)

964 
	#DWT_FUNCTION_CYCMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_CYCMATCH_Pos
è

	)

966 
	#DWT_FUNCTION_EMITRANGE_Pos
 5U

	)

967 
	#DWT_FUNCTION_EMITRANGE_Msk
 (0x1UL << 
DWT_FUNCTION_EMITRANGE_Pos
è

	)

969 
	#DWT_FUNCTION_FUNCTION_Pos
 0U

	)

970 
	#DWT_FUNCTION_FUNCTION_Msk
 (0xFUL )

	)

987 
__IOM
 
ušt32_t
 
SSPSR
;

988 
__IOM
 
ušt32_t
 
CSPSR
;

989 
ušt32_t
 
RESERVED0
[2U];

990 
__IOM
 
ušt32_t
 
ACPR
;

991 
ušt32_t
 
RESERVED1
[55U];

992 
__IOM
 
ušt32_t
 
SPPR
;

993 
ušt32_t
 
RESERVED2
[131U];

994 
__IM
 
ušt32_t
 
FFSR
;

995 
__IOM
 
ušt32_t
 
FFCR
;

996 
__IM
 
ušt32_t
 
FSCR
;

997 
ušt32_t
 
RESERVED3
[759U];

998 
__IM
 
ušt32_t
 
TRIGGER
;

999 
__IM
 
ušt32_t
 
FIFO0
;

1000 
__IM
 
ušt32_t
 
ITATBCTR2
;

1001 
ušt32_t
 
RESERVED4
[1U];

1002 
__IM
 
ušt32_t
 
ITATBCTR0
;

1003 
__IM
 
ušt32_t
 
FIFO1
;

1004 
__IOM
 
ušt32_t
 
ITCTRL
;

1005 
ušt32_t
 
RESERVED5
[39U];

1006 
__IOM
 
ušt32_t
 
CLAIMSET
;

1007 
__IOM
 
ušt32_t
 
CLAIMCLR
;

1008 
ušt32_t
 
RESERVED7
[8U];

1009 
__IM
 
ušt32_t
 
DEVID
;

1010 
__IM
 
ušt32_t
 
DEVTYPE
;

1011 } 
	tTPI_Ty³
;

1014 
	#TPI_ACPR_PRESCALER_Pos
 0U

	)

1015 
	#TPI_ACPR_PRESCALER_Msk
 (0x1FFFUL )

	)

1018 
	#TPI_SPPR_TXMODE_Pos
 0U

	)

1019 
	#TPI_SPPR_TXMODE_Msk
 (0x3UL )

	)

1022 
	#TPI_FFSR_FtNÚStÝ_Pos
 3U

	)

1023 
	#TPI_FFSR_FtNÚStÝ_Msk
 (0x1UL << 
TPI_FFSR_FtNÚStÝ_Pos
è

	)

1025 
	#TPI_FFSR_TCP»£Á_Pos
 2U

	)

1026 
	#TPI_FFSR_TCP»£Á_Msk
 (0x1UL << 
TPI_FFSR_TCP»£Á_Pos
è

	)

1028 
	#TPI_FFSR_FtStÝ³d_Pos
 1U

	)

1029 
	#TPI_FFSR_FtStÝ³d_Msk
 (0x1UL << 
TPI_FFSR_FtStÝ³d_Pos
è

	)

1031 
	#TPI_FFSR_FlInProg_Pos
 0U

	)

1032 
	#TPI_FFSR_FlInProg_Msk
 (0x1UL )

	)

1035 
	#TPI_FFCR_TrigIn_Pos
 8U

	)

1036 
	#TPI_FFCR_TrigIn_Msk
 (0x1UL << 
TPI_FFCR_TrigIn_Pos
è

	)

1038 
	#TPI_FFCR_EnFCÚt_Pos
 1U

	)

1039 
	#TPI_FFCR_EnFCÚt_Msk
 (0x1UL << 
TPI_FFCR_EnFCÚt_Pos
è

	)

1042 
	#TPI_TRIGGER_TRIGGER_Pos
 0U

	)

1043 
	#TPI_TRIGGER_TRIGGER_Msk
 (0x1UL )

	)

1046 
	#TPI_FIFO0_ITM_ATVALID_Pos
 29U

	)

1047 
	#TPI_FIFO0_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ITM_ATVALID_Pos
è

	)

1049 
	#TPI_FIFO0_ITM_by‹couÁ_Pos
 27U

	)

1050 
	#TPI_FIFO0_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ITM_by‹couÁ_Pos
è

	)

1052 
	#TPI_FIFO0_ETM_ATVALID_Pos
 26U

	)

1053 
	#TPI_FIFO0_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ETM_ATVALID_Pos
è

	)

1055 
	#TPI_FIFO0_ETM_by‹couÁ_Pos
 24U

	)

1056 
	#TPI_FIFO0_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ETM_by‹couÁ_Pos
è

	)

1058 
	#TPI_FIFO0_ETM2_Pos
 16U

	)

1059 
	#TPI_FIFO0_ETM2_Msk
 (0xFFUL << 
TPI_FIFO0_ETM2_Pos
è

	)

1061 
	#TPI_FIFO0_ETM1_Pos
 8U

	)

1062 
	#TPI_FIFO0_ETM1_Msk
 (0xFFUL << 
TPI_FIFO0_ETM1_Pos
è

	)

1064 
	#TPI_FIFO0_ETM0_Pos
 0U

	)

1065 
	#TPI_FIFO0_ETM0_Msk
 (0xFFUL )

	)

1068 
	#TPI_ITATBCTR2_ATREADY_Pos
 0U

	)

1069 
	#TPI_ITATBCTR2_ATREADY_Msk
 (0x1UL )

	)

1072 
	#TPI_FIFO1_ITM_ATVALID_Pos
 29U

	)

1073 
	#TPI_FIFO1_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ITM_ATVALID_Pos
è

	)

1075 
	#TPI_FIFO1_ITM_by‹couÁ_Pos
 27U

	)

1076 
	#TPI_FIFO1_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ITM_by‹couÁ_Pos
è

	)

1078 
	#TPI_FIFO1_ETM_ATVALID_Pos
 26U

	)

1079 
	#TPI_FIFO1_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ETM_ATVALID_Pos
è

	)

1081 
	#TPI_FIFO1_ETM_by‹couÁ_Pos
 24U

	)

1082 
	#TPI_FIFO1_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ETM_by‹couÁ_Pos
è

	)

1084 
	#TPI_FIFO1_ITM2_Pos
 16U

	)

1085 
	#TPI_FIFO1_ITM2_Msk
 (0xFFUL << 
TPI_FIFO1_ITM2_Pos
è

	)

1087 
	#TPI_FIFO1_ITM1_Pos
 8U

	)

1088 
	#TPI_FIFO1_ITM1_Msk
 (0xFFUL << 
TPI_FIFO1_ITM1_Pos
è

	)

1090 
	#TPI_FIFO1_ITM0_Pos
 0U

	)

1091 
	#TPI_FIFO1_ITM0_Msk
 (0xFFUL )

	)

1094 
	#TPI_ITATBCTR0_ATREADY_Pos
 0U

	)

1095 
	#TPI_ITATBCTR0_ATREADY_Msk
 (0x1UL )

	)

1098 
	#TPI_ITCTRL_Mode_Pos
 0U

	)

1099 
	#TPI_ITCTRL_Mode_Msk
 (0x1UL )

	)

1102 
	#TPI_DEVID_NRZVALID_Pos
 11U

	)

1103 
	#TPI_DEVID_NRZVALID_Msk
 (0x1UL << 
TPI_DEVID_NRZVALID_Pos
è

	)

1105 
	#TPI_DEVID_MANCVALID_Pos
 10U

	)

1106 
	#TPI_DEVID_MANCVALID_Msk
 (0x1UL << 
TPI_DEVID_MANCVALID_Pos
è

	)

1108 
	#TPI_DEVID_PTINVALID_Pos
 9U

	)

1109 
	#TPI_DEVID_PTINVALID_Msk
 (0x1UL << 
TPI_DEVID_PTINVALID_Pos
è

	)

1111 
	#TPI_DEVID_MšBufSz_Pos
 6U

	)

1112 
	#TPI_DEVID_MšBufSz_Msk
 (0x7UL << 
TPI_DEVID_MšBufSz_Pos
è

	)

1114 
	#TPI_DEVID_AsynClkIn_Pos
 5U

	)

1115 
	#TPI_DEVID_AsynClkIn_Msk
 (0x1UL << 
TPI_DEVID_AsynClkIn_Pos
è

	)

1117 
	#TPI_DEVID_NrT¿ûIÅut_Pos
 0U

	)

1118 
	#TPI_DEVID_NrT¿ûIÅut_Msk
 (0x1FUL )

	)

1121 
	#TPI_DEVTYPE_MajÜTy³_Pos
 4U

	)

1122 
	#TPI_DEVTYPE_MajÜTy³_Msk
 (0xFUL << 
TPI_DEVTYPE_MajÜTy³_Pos
è

	)

1124 
	#TPI_DEVTYPE_SubTy³_Pos
 0U

	)

1125 
	#TPI_DEVTYPE_SubTy³_Msk
 (0xFUL )

	)

1130 #ià(
__MPU_PRESENT
 == 1U)

1143 
__IM
 
ušt32_t
 
TYPE
;

1144 
__IOM
 
ušt32_t
 
CTRL
;

1145 
__IOM
 
ušt32_t
 
RNR
;

1146 
__IOM
 
ušt32_t
 
RBAR
;

1147 
__IOM
 
ušt32_t
 
RASR
;

1148 
__IOM
 
ušt32_t
 
RBAR_A1
;

1149 
__IOM
 
ušt32_t
 
RASR_A1
;

1150 
__IOM
 
ušt32_t
 
RBAR_A2
;

1151 
__IOM
 
ušt32_t
 
RASR_A2
;

1152 
__IOM
 
ušt32_t
 
RBAR_A3
;

1153 
__IOM
 
ušt32_t
 
RASR_A3
;

1154 } 
	tMPU_Ty³
;

1157 
	#MPU_TYPE_IREGION_Pos
 16U

	)

1158 
	#MPU_TYPE_IREGION_Msk
 (0xFFUL << 
MPU_TYPE_IREGION_Pos
è

	)

1160 
	#MPU_TYPE_DREGION_Pos
 8U

	)

1161 
	#MPU_TYPE_DREGION_Msk
 (0xFFUL << 
MPU_TYPE_DREGION_Pos
è

	)

1163 
	#MPU_TYPE_SEPARATE_Pos
 0U

	)

1164 
	#MPU_TYPE_SEPARATE_Msk
 (1UL )

	)

1167 
	#MPU_CTRL_PRIVDEFENA_Pos
 2U

	)

1168 
	#MPU_CTRL_PRIVDEFENA_Msk
 (1UL << 
MPU_CTRL_PRIVDEFENA_Pos
è

	)

1170 
	#MPU_CTRL_HFNMIENA_Pos
 1U

	)

1171 
	#MPU_CTRL_HFNMIENA_Msk
 (1UL << 
MPU_CTRL_HFNMIENA_Pos
è

	)

1173 
	#MPU_CTRL_ENABLE_Pos
 0U

	)

1174 
	#MPU_CTRL_ENABLE_Msk
 (1UL )

	)

1177 
	#MPU_RNR_REGION_Pos
 0U

	)

1178 
	#MPU_RNR_REGION_Msk
 (0xFFUL )

	)

1181 
	#MPU_RBAR_ADDR_Pos
 5U

	)

1182 
	#MPU_RBAR_ADDR_Msk
 (0x7FFFFFFUL << 
MPU_RBAR_ADDR_Pos
è

	)

1184 
	#MPU_RBAR_VALID_Pos
 4U

	)

1185 
	#MPU_RBAR_VALID_Msk
 (1UL << 
MPU_RBAR_VALID_Pos
è

	)

1187 
	#MPU_RBAR_REGION_Pos
 0U

	)

1188 
	#MPU_RBAR_REGION_Msk
 (0xFUL )

	)

1191 
	#MPU_RASR_ATTRS_Pos
 16U

	)

1192 
	#MPU_RASR_ATTRS_Msk
 (0xFFFFUL << 
MPU_RASR_ATTRS_Pos
è

	)

1194 
	#MPU_RASR_XN_Pos
 28U

	)

1195 
	#MPU_RASR_XN_Msk
 (1UL << 
MPU_RASR_XN_Pos
è

	)

1197 
	#MPU_RASR_AP_Pos
 24U

	)

1198 
	#MPU_RASR_AP_Msk
 (0x7UL << 
MPU_RASR_AP_Pos
è

	)

1200 
	#MPU_RASR_TEX_Pos
 19U

	)

1201 
	#MPU_RASR_TEX_Msk
 (0x7UL << 
MPU_RASR_TEX_Pos
è

	)

1203 
	#MPU_RASR_S_Pos
 18U

	)

1204 
	#MPU_RASR_S_Msk
 (1UL << 
MPU_RASR_S_Pos
è

	)

1206 
	#MPU_RASR_C_Pos
 17U

	)

1207 
	#MPU_RASR_C_Msk
 (1UL << 
MPU_RASR_C_Pos
è

	)

1209 
	#MPU_RASR_B_Pos
 16U

	)

1210 
	#MPU_RASR_B_Msk
 (1UL << 
MPU_RASR_B_Pos
è

	)

1212 
	#MPU_RASR_SRD_Pos
 8U

	)

1213 
	#MPU_RASR_SRD_Msk
 (0xFFUL << 
MPU_RASR_SRD_Pos
è

	)

1215 
	#MPU_RASR_SIZE_Pos
 1U

	)

1216 
	#MPU_RASR_SIZE_Msk
 (0x1FUL << 
MPU_RASR_SIZE_Pos
è

	)

1218 
	#MPU_RASR_ENABLE_Pos
 0U

	)

1219 
	#MPU_RASR_ENABLE_Msk
 (1UL )

	)

1237 
__IOM
 
ušt32_t
 
DHCSR
;

1238 
__OM
 
ušt32_t
 
DCRSR
;

1239 
__IOM
 
ušt32_t
 
DCRDR
;

1240 
__IOM
 
ušt32_t
 
DEMCR
;

1241 } 
	tCÜeDebug_Ty³
;

1244 
	#CÜeDebug_DHCSR_DBGKEY_Pos
 16U

	)

1245 
	#CÜeDebug_DHCSR_DBGKEY_Msk
 (0xFFFFUL << 
CÜeDebug_DHCSR_DBGKEY_Pos
è

	)

1247 
	#CÜeDebug_DHCSR_S_RESET_ST_Pos
 25U

	)

1248 
	#CÜeDebug_DHCSR_S_RESET_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RESET_ST_Pos
è

	)

1250 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Pos
 24U

	)

1251 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RETIRE_ST_Pos
è

	)

1253 
	#CÜeDebug_DHCSR_S_LOCKUP_Pos
 19U

	)

1254 
	#CÜeDebug_DHCSR_S_LOCKUP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_LOCKUP_Pos
è

	)

1256 
	#CÜeDebug_DHCSR_S_SLEEP_Pos
 18U

	)

1257 
	#CÜeDebug_DHCSR_S_SLEEP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_SLEEP_Pos
è

	)

1259 
	#CÜeDebug_DHCSR_S_HALT_Pos
 17U

	)

1260 
	#CÜeDebug_DHCSR_S_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_S_HALT_Pos
è

	)

1262 
	#CÜeDebug_DHCSR_S_REGRDY_Pos
 16U

	)

1263 
	#CÜeDebug_DHCSR_S_REGRDY_Msk
 (1UL << 
CÜeDebug_DHCSR_S_REGRDY_Pos
è

	)

1265 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Pos
 5U

	)

1266 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Msk
 (1UL << 
CÜeDebug_DHCSR_C_SNAPSTALL_Pos
è

	)

1268 
	#CÜeDebug_DHCSR_C_MASKINTS_Pos
 3U

	)

1269 
	#CÜeDebug_DHCSR_C_MASKINTS_Msk
 (1UL << 
CÜeDebug_DHCSR_C_MASKINTS_Pos
è

	)

1271 
	#CÜeDebug_DHCSR_C_STEP_Pos
 2U

	)

1272 
	#CÜeDebug_DHCSR_C_STEP_Msk
 (1UL << 
CÜeDebug_DHCSR_C_STEP_Pos
è

	)

1274 
	#CÜeDebug_DHCSR_C_HALT_Pos
 1U

	)

1275 
	#CÜeDebug_DHCSR_C_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_C_HALT_Pos
è

	)

1277 
	#CÜeDebug_DHCSR_C_DEBUGEN_Pos
 0U

	)

1278 
	#CÜeDebug_DHCSR_C_DEBUGEN_Msk
 (1UL )

	)

1281 
	#CÜeDebug_DCRSR_REGWnR_Pos
 16U

	)

1282 
	#CÜeDebug_DCRSR_REGWnR_Msk
 (1UL << 
CÜeDebug_DCRSR_REGWnR_Pos
è

	)

1284 
	#CÜeDebug_DCRSR_REGSEL_Pos
 0U

	)

1285 
	#CÜeDebug_DCRSR_REGSEL_Msk
 (0x1FUL )

	)

1288 
	#CÜeDebug_DEMCR_TRCENA_Pos
 24U

	)

1289 
	#CÜeDebug_DEMCR_TRCENA_Msk
 (1UL << 
CÜeDebug_DEMCR_TRCENA_Pos
è

	)

1291 
	#CÜeDebug_DEMCR_MON_REQ_Pos
 19U

	)

1292 
	#CÜeDebug_DEMCR_MON_REQ_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_REQ_Pos
è

	)

1294 
	#CÜeDebug_DEMCR_MON_STEP_Pos
 18U

	)

1295 
	#CÜeDebug_DEMCR_MON_STEP_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_STEP_Pos
è

	)

1297 
	#CÜeDebug_DEMCR_MON_PEND_Pos
 17U

	)

1298 
	#CÜeDebug_DEMCR_MON_PEND_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_PEND_Pos
è

	)

1300 
	#CÜeDebug_DEMCR_MON_EN_Pos
 16U

	)

1301 
	#CÜeDebug_DEMCR_MON_EN_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_EN_Pos
è

	)

1303 
	#CÜeDebug_DEMCR_VC_HARDERR_Pos
 10U

	)

1304 
	#CÜeDebug_DEMCR_VC_HARDERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_HARDERR_Pos
è

	)

1306 
	#CÜeDebug_DEMCR_VC_INTERR_Pos
 9U

	)

1307 
	#CÜeDebug_DEMCR_VC_INTERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_INTERR_Pos
è

	)

1309 
	#CÜeDebug_DEMCR_VC_BUSERR_Pos
 8U

	)

1310 
	#CÜeDebug_DEMCR_VC_BUSERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_BUSERR_Pos
è

	)

1312 
	#CÜeDebug_DEMCR_VC_STATERR_Pos
 7U

	)

1313 
	#CÜeDebug_DEMCR_VC_STATERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_STATERR_Pos
è

	)

1315 
	#CÜeDebug_DEMCR_VC_CHKERR_Pos
 6U

	)

1316 
	#CÜeDebug_DEMCR_VC_CHKERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_CHKERR_Pos
è

	)

1318 
	#CÜeDebug_DEMCR_VC_NOCPERR_Pos
 5U

	)

1319 
	#CÜeDebug_DEMCR_VC_NOCPERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_NOCPERR_Pos
è

	)

1321 
	#CÜeDebug_DEMCR_VC_MMERR_Pos
 4U

	)

1322 
	#CÜeDebug_DEMCR_VC_MMERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_MMERR_Pos
è

	)

1324 
	#CÜeDebug_DEMCR_VC_CORERESET_Pos
 0U

	)

1325 
	#CÜeDebug_DEMCR_VC_CORERESET_Msk
 (1UL )

	)

1343 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

1351 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

1364 
	#SCS_BASE
 (0xE000E000ULè

	)

1365 
	#ITM_BASE
 (0xE0000000ULè

	)

1366 
	#DWT_BASE
 (0xE0001000ULè

	)

1367 
	#TPI_BASE
 (0xE0040000ULè

	)

1368 
	#CÜeDebug_BASE
 (0xE000EDF0ULè

	)

1369 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

1370 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

1371 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

1373 
	#SCnSCB
 ((
SCnSCB_Ty³
 *è
SCS_BASE
 )

	)

1374 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

1375 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

1376 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

1377 
	#ITM
 ((
ITM_Ty³
 *è
ITM_BASE
 )

	)

1378 
	#DWT
 ((
DWT_Ty³
 *è
DWT_BASE
 )

	)

1379 
	#TPI
 ((
TPI_Ty³
 *è
TPI_BASE
 )

	)

1380 
	#CÜeDebug
 ((
CÜeDebug_Ty³
 *è
CÜeDebug_BASE
è

	)

1382 #ià(
__MPU_PRESENT
 == 1U)

1383 
	#MPU_BASE
 (
SCS_BASE
 + 0x0D90ULè

	)

1384 
	#MPU
 ((
MPU_Ty³
 *è
MPU_BASE
 )

	)

1422 
__STATIC_INLINE
 
NVIC_S‘PriÜ™yGroupšg
(
ušt32_t
 
PriÜ™yGroup
)

1424 
ušt32_t
 
»g_v®ue
;

1425 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1427 
»g_v®ue
 = 
SCB
->
AIRCR
;

1428 
»g_v®ue
 &ð~((
ušt32_t
)(
SCB_AIRCR_VECTKEY_Msk
 | 
SCB_AIRCR_PRIGROUP_Msk
));

1429 
»g_v®ue
 = (reg_value |

1430 ((
ušt32_t
)0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1431 (
PriÜ™yGroupTmp
 << 8U) );

1432 
SCB
->
AIRCR
 = 
»g_v®ue
;

1441 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™yGroupšg
()

1443  ((
ušt32_t
)((
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
è>> 
SCB_AIRCR_PRIGROUP_Pos
));

1452 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

1454 
NVIC
->
ISER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1463 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

1465 
NVIC
->
ICER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1476 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1478 ((
ušt32_t
)(((
NVIC
->
ISPR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1487 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1489 
NVIC
->
ISPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1498 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1500 
NVIC
->
ICPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1511 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘Aùive
(
IRQn_Ty³
 
IRQn
)

1513 ((
ušt32_t
)(((
NVIC
->
IABR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1524 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

1526 ià((
št32_t
)(
IRQn
) < 0)

1528 
SCB
->
SHP
[(((
ušt32_t
)(
št32_t
)
IRQn
è& 0xFUL)-4UL] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1532 
NVIC
->
IP
[((
ušt32_t
)(
št32_t
)
IRQn
)] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1546 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

1549 ià((
št32_t
)(
IRQn
) < 0)

1551 (((
ušt32_t
)
SCB
->
SHP
[(((ušt32_t)(
št32_t
)
IRQn
è& 0xFUL)-4UL] >> (8U - 
__NVIC_PRIO_BITS
)));

1555 (((
ušt32_t
)
NVIC
->
IP
[((ušt32_t)(
št32_t
)
IRQn
)] >> (8U - 
__NVIC_PRIO_BITS
)));

1571 
__STATIC_INLINE
 
ušt32_t
 
NVIC_EncodePriÜ™y
 (ušt32_ˆ
PriÜ™yGroup
, ušt32_ˆ
P»em±PriÜ™y
, ušt32_ˆ
SubPriÜ™y
)

1573 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1574 
ušt32_t
 
P»em±PriÜ™yB™s
;

1575 
ušt32_t
 
SubPriÜ™yB™s
;

1577 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1578 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1581 ((
P»em±PriÜ™y
 & (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)è- 1UL)è<< 
SubPriÜ™yB™s
) |

1582 ((
SubPriÜ™y
 & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL)))

1598 
__STATIC_INLINE
 
NVIC_DecodePriÜ™y
 (
ušt32_t
 
PriÜ™y
, ušt32_ˆ
PriÜ™yGroup
, ušt32_t* cÚ¡ 
pP»em±PriÜ™y
, ušt32_t* cÚ¡ 
pSubPriÜ™y
)

1600 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1601 
ušt32_t
 
P»em±PriÜ™yB™s
;

1602 
ušt32_t
 
SubPriÜ™yB™s
;

1604 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1605 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1607 *
pP»em±PriÜ™y
 = (
PriÜ™y
 >> 
SubPriÜ™yB™s
è& (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)) - 1UL);

1608 *
pSubPriÜ™y
 = (
PriÜ™y
 ) & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL);

1616 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

1618 
__DSB
();

1620 
SCB
->
AIRCR
 = (
ušt32_t
)((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1621 (
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
) |

1622 
SCB_AIRCR_SYSRESETREQ_Msk
 );

1623 
__DSB
();

1627 
__NOP
();

1643 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

1656 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

1658 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

1663 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

1664 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

1665 
SysTick
->
VAL
 = 0UL;

1666 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

1667 
SysTick_CTRL_TICKINT_Msk
 |

1668 
SysTick_CTRL_ENABLE_Msk
;

1686 vÞ©ž
št32_t
 
ITM_RxBufãr
;

1687 
	#ITM_RXBUFFER_EMPTY
 0x5AA55AA5U

	)

1698 
__STATIC_INLINE
 
ušt32_t
 
ITM_S’dCh¬
 (ušt32_ˆ
ch
)

1700 ià(((
	gITM
->
	gTCR
 & 
	gITM_TCR_ITMENA_Msk
) != 0UL) &&

1701 ((
ITM
->
TER
 & 1UL ) != 0UL) )

1703 
ITM
->
PORT
[0U].
u32
 == 0UL)

1705 
__NOP
();

1707 
	gITM
->
	gPORT
[0U].
	gu8
 = (
ušt8_t
)
ch
;

1709  (
	gch
);

1719 
__STATIC_INLINE
 
št32_t
 
ITM_ReûiveCh¬
 ()

1721 
št32_t
 
	gch
 = -1;

1723 ià(
	gITM_RxBufãr
 !ð
ITM_RXBUFFER_EMPTY
)

1725 
ch
 = 
ITM_RxBufãr
;

1726 
	gITM_RxBufãr
 = 
ITM_RXBUFFER_EMPTY
;

1729  (
	gch
);

1739 
__STATIC_INLINE
 
št32_t
 
ITM_CheckCh¬
 ()

1742 ià(
	gITM_RxBufãr
 =ð
ITM_RXBUFFER_EMPTY
)

1757 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_cm4.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CM4_H_GENERIC


42 
	#__CORE_CM4_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__CM4_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__CM4_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__CM4_CMSIS_VERSION
 ((
__CM4_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__CM4_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_M
 (0x04Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 #ià
defšed
 ( 
__CC_ARM
 )

125 #ià
defšed
 
__TARGET_FPU_VFP


126 #ià(
__FPU_PRESENT
 == 1U)

127 
	#__FPU_USED
 1U

	)

130 
	#__FPU_USED
 0U

	)

133 
	#__FPU_USED
 0U

	)

136 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

137 #ià
defšed
 
__ARM_PCS_VFP


138 #ià(
__FPU_PRESENT
 == 1)

139 
	#__FPU_USED
 1U

	)

142 
	#__FPU_USED
 0U

	)

145 
	#__FPU_USED
 0U

	)

148 #–ià
defšed
 ( 
__GNUC__
 )

149 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

150 #ià(
__FPU_PRESENT
 == 1U)

151 
	#__FPU_USED
 1U

	)

154 
	#__FPU_USED
 0U

	)

157 
	#__FPU_USED
 0U

	)

160 #–ià
defšed
 ( 
__ICCARM__
 )

161 #ià
defšed
 
__ARMVFP__


162 #ià(
__FPU_PRESENT
 == 1U)

163 
	#__FPU_USED
 1U

	)

166 
	#__FPU_USED
 0U

	)

169 
	#__FPU_USED
 0U

	)

172 #–ià
defšed
 ( 
__TMS470__
 )

173 #ià
defšed
 
__TI_VFP_SUPPORT__


174 #ià(
__FPU_PRESENT
 == 1U)

175 
	#__FPU_USED
 1U

	)

178 
	#__FPU_USED
 0U

	)

181 
	#__FPU_USED
 0U

	)

184 #–ià
defšed
 ( 
__TASKING__
 )

185 #ià
defšed
 
__FPU_VFP__


186 #ià(
__FPU_PRESENT
 == 1U)

187 
	#__FPU_USED
 1U

	)

190 
	#__FPU_USED
 0U

	)

193 
	#__FPU_USED
 0U

	)

196 #–ià
defšed
 ( 
__CSMC__
 )

197 #iàÐ
__CSMC__
 & 0x400U)

198 #ià(
__FPU_PRESENT
 == 1U)

199 
	#__FPU_USED
 1U

	)

202 
	#__FPU_USED
 0U

	)

205 
	#__FPU_USED
 0U

	)

210 
	~"cÜe_cmIn¡r.h
"

211 
	~"cÜe_cmFunc.h
"

212 
	~"cÜe_cmSimd.h
"

214 #ifdeà
__ýlu¥lus


220 #iâdeà
__CMSIS_GENERIC


222 #iâdeà
__CORE_CM4_H_DEPENDANT


223 
	#__CORE_CM4_H_DEPENDANT


	)

225 #ifdeà
__ýlu¥lus


230 #ià
defšed
 
__CHECK_DEVICE_DEFINES


231 #iâdeà
__CM4_REV


232 
	#__CM4_REV
 0x0000U

	)

236 #iâdeà
__FPU_PRESENT


237 
	#__FPU_PRESENT
 0U

	)

241 #iâdeà
__MPU_PRESENT


242 
	#__MPU_PRESENT
 0U

	)

246 #iâdeà
__NVIC_PRIO_BITS


247 
	#__NVIC_PRIO_BITS
 4U

	)

251 #iâdeà
__V’dÜ_SysTickCÚfig


252 
	#__V’dÜ_SysTickCÚfig
 0U

	)

265 #ifdeà
__ýlu¥lus


266 
	#__I
 vÞ©ž

	)

268 
	#__I
 vÞ©žcÚ¡

	)

270 
	#__O
 vÞ©ž

	)

271 
	#__IO
 vÞ©ž

	)

274 
	#__IM
 vÞ©žcÚ¡

	)

275 
	#__OM
 vÞ©ž

	)

276 
	#__IOM
 vÞ©ž

	)

312 
ušt32_t
 
_»£rved0
:16;

313 
ušt32_t
 
GE
:4;

314 
ušt32_t
 
_»£rved1
:7;

315 
ušt32_t
 
Q
:1;

316 
ušt32_t
 
V
:1;

317 
ušt32_t
 
C
:1;

318 
ušt32_t
 
Z
:1;

319 
ušt32_t
 
N
:1;

320 } 
b
;

321 
ušt32_t
 
w
;

322 } 
	tAPSR_Ty³
;

325 
	#APSR_N_Pos
 31U

	)

326 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

328 
	#APSR_Z_Pos
 30U

	)

329 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

331 
	#APSR_C_Pos
 29U

	)

332 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

334 
	#APSR_V_Pos
 28U

	)

335 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

337 
	#APSR_Q_Pos
 27U

	)

338 
	#APSR_Q_Msk
 (1UL << 
APSR_Q_Pos
è

	)

340 
	#APSR_GE_Pos
 16U

	)

341 
	#APSR_GE_Msk
 (0xFUL << 
APSR_GE_Pos
è

	)

351 
ušt32_t
 
ISR
:9;

352 
ušt32_t
 
_»£rved0
:23;

353 } 
b
;

354 
ušt32_t
 
w
;

355 } 
	tIPSR_Ty³
;

358 
	#IPSR_ISR_Pos
 0U

	)

359 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

369 
ušt32_t
 
ISR
:9;

370 
ušt32_t
 
_»£rved0
:7;

371 
ušt32_t
 
GE
:4;

372 
ušt32_t
 
_»£rved1
:4;

373 
ušt32_t
 
T
:1;

374 
ušt32_t
 
IT
:2;

375 
ušt32_t
 
Q
:1;

376 
ušt32_t
 
V
:1;

377 
ušt32_t
 
C
:1;

378 
ušt32_t
 
Z
:1;

379 
ušt32_t
 
N
:1;

380 } 
b
;

381 
ušt32_t
 
w
;

382 } 
	txPSR_Ty³
;

385 
	#xPSR_N_Pos
 31U

	)

386 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

388 
	#xPSR_Z_Pos
 30U

	)

389 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

391 
	#xPSR_C_Pos
 29U

	)

392 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

394 
	#xPSR_V_Pos
 28U

	)

395 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

397 
	#xPSR_Q_Pos
 27U

	)

398 
	#xPSR_Q_Msk
 (1UL << 
xPSR_Q_Pos
è

	)

400 
	#xPSR_IT_Pos
 25U

	)

401 
	#xPSR_IT_Msk
 (3UL << 
xPSR_IT_Pos
è

	)

403 
	#xPSR_T_Pos
 24U

	)

404 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

406 
	#xPSR_GE_Pos
 16U

	)

407 
	#xPSR_GE_Msk
 (0xFUL << 
xPSR_GE_Pos
è

	)

409 
	#xPSR_ISR_Pos
 0U

	)

410 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

420 
ušt32_t
 
nPRIV
:1;

421 
ušt32_t
 
SPSEL
:1;

422 
ušt32_t
 
FPCA
:1;

423 
ušt32_t
 
_»£rved0
:29;

424 } 
b
;

425 
ušt32_t
 
w
;

426 } 
	tCONTROL_Ty³
;

429 
	#CONTROL_FPCA_Pos
 2U

	)

430 
	#CONTROL_FPCA_Msk
 (1UL << 
CONTROL_FPCA_Pos
è

	)

432 
	#CONTROL_SPSEL_Pos
 1U

	)

433 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

435 
	#CONTROL_nPRIV_Pos
 0U

	)

436 
	#CONTROL_nPRIV_Msk
 (1UL )

	)

453 
__IOM
 
ušt32_t
 
ISER
[8U];

454 
ušt32_t
 
RESERVED0
[24U];

455 
__IOM
 
ušt32_t
 
ICER
[8U];

456 
ušt32_t
 
RSERVED1
[24U];

457 
__IOM
 
ušt32_t
 
ISPR
[8U];

458 
ušt32_t
 
RESERVED2
[24U];

459 
__IOM
 
ušt32_t
 
ICPR
[8U];

460 
ušt32_t
 
RESERVED3
[24U];

461 
__IOM
 
ušt32_t
 
IABR
[8U];

462 
ušt32_t
 
RESERVED4
[56U];

463 
__IOM
 
ušt8_t
 
IP
[240U];

464 
ušt32_t
 
RESERVED5
[644U];

465 
__OM
 
ušt32_t
 
STIR
;

466 } 
	tNVIC_Ty³
;

469 
	#NVIC_STIR_INTID_Pos
 0U

	)

470 
	#NVIC_STIR_INTID_Msk
 (0x1FFUL )

	)

487 
__IM
 
ušt32_t
 
CPUID
;

488 
__IOM
 
ušt32_t
 
ICSR
;

489 
__IOM
 
ušt32_t
 
VTOR
;

490 
__IOM
 
ušt32_t
 
AIRCR
;

491 
__IOM
 
ušt32_t
 
SCR
;

492 
__IOM
 
ušt32_t
 
CCR
;

493 
__IOM
 
ušt8_t
 
SHP
[12U];

494 
__IOM
 
ušt32_t
 
SHCSR
;

495 
__IOM
 
ušt32_t
 
CFSR
;

496 
__IOM
 
ušt32_t
 
HFSR
;

497 
__IOM
 
ušt32_t
 
DFSR
;

498 
__IOM
 
ušt32_t
 
MMFAR
;

499 
__IOM
 
ušt32_t
 
BFAR
;

500 
__IOM
 
ušt32_t
 
AFSR
;

501 
__IM
 
ušt32_t
 
PFR
[2U];

502 
__IM
 
ušt32_t
 
DFR
;

503 
__IM
 
ušt32_t
 
ADR
;

504 
__IM
 
ušt32_t
 
MMFR
[4U];

505 
__IM
 
ušt32_t
 
ISAR
[5U];

506 
ušt32_t
 
RESERVED0
[5U];

507 
__IOM
 
ušt32_t
 
CPACR
;

508 } 
	tSCB_Ty³
;

511 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

512 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

514 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

515 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

517 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

518 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

520 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

521 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

523 
	#SCB_CPUID_REVISION_Pos
 0U

	)

524 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

527 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

528 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

530 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

531 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

533 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

534 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

536 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

537 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

539 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

540 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

542 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

543 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

545 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

546 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

548 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

549 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

551 
	#SCB_ICSR_RETTOBASE_Pos
 11U

	)

552 
	#SCB_ICSR_RETTOBASE_Msk
 (1UL << 
SCB_ICSR_RETTOBASE_Pos
è

	)

554 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

555 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

558 
	#SCB_VTOR_TBLOFF_Pos
 7U

	)

559 
	#SCB_VTOR_TBLOFF_Msk
 (0x1FFFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

562 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

563 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

565 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

566 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

568 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

569 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

571 
	#SCB_AIRCR_PRIGROUP_Pos
 8U

	)

572 
	#SCB_AIRCR_PRIGROUP_Msk
 (7UL << 
SCB_AIRCR_PRIGROUP_Pos
è

	)

574 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

575 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

577 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

578 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

580 
	#SCB_AIRCR_VECTRESET_Pos
 0U

	)

581 
	#SCB_AIRCR_VECTRESET_Msk
 (1UL )

	)

584 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

585 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

587 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

588 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

590 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

591 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

594 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

595 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

597 
	#SCB_CCR_BFHFNMIGN_Pos
 8U

	)

598 
	#SCB_CCR_BFHFNMIGN_Msk
 (1UL << 
SCB_CCR_BFHFNMIGN_Pos
è

	)

600 
	#SCB_CCR_DIV_0_TRP_Pos
 4U

	)

601 
	#SCB_CCR_DIV_0_TRP_Msk
 (1UL << 
SCB_CCR_DIV_0_TRP_Pos
è

	)

603 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

604 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

606 
	#SCB_CCR_USERSETMPEND_Pos
 1U

	)

607 
	#SCB_CCR_USERSETMPEND_Msk
 (1UL << 
SCB_CCR_USERSETMPEND_Pos
è

	)

609 
	#SCB_CCR_NONBASETHRDENA_Pos
 0U

	)

610 
	#SCB_CCR_NONBASETHRDENA_Msk
 (1UL )

	)

613 
	#SCB_SHCSR_USGFAULTENA_Pos
 18U

	)

614 
	#SCB_SHCSR_USGFAULTENA_Msk
 (1UL << 
SCB_SHCSR_USGFAULTENA_Pos
è

	)

616 
	#SCB_SHCSR_BUSFAULTENA_Pos
 17U

	)

617 
	#SCB_SHCSR_BUSFAULTENA_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTENA_Pos
è

	)

619 
	#SCB_SHCSR_MEMFAULTENA_Pos
 16U

	)

620 
	#SCB_SHCSR_MEMFAULTENA_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTENA_Pos
è

	)

622 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

623 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

625 
	#SCB_SHCSR_BUSFAULTPENDED_Pos
 14U

	)

626 
	#SCB_SHCSR_BUSFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTPENDED_Pos
è

	)

628 
	#SCB_SHCSR_MEMFAULTPENDED_Pos
 13U

	)

629 
	#SCB_SHCSR_MEMFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTPENDED_Pos
è

	)

631 
	#SCB_SHCSR_USGFAULTPENDED_Pos
 12U

	)

632 
	#SCB_SHCSR_USGFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_USGFAULTPENDED_Pos
è

	)

634 
	#SCB_SHCSR_SYSTICKACT_Pos
 11U

	)

635 
	#SCB_SHCSR_SYSTICKACT_Msk
 (1UL << 
SCB_SHCSR_SYSTICKACT_Pos
è

	)

637 
	#SCB_SHCSR_PENDSVACT_Pos
 10U

	)

638 
	#SCB_SHCSR_PENDSVACT_Msk
 (1UL << 
SCB_SHCSR_PENDSVACT_Pos
è

	)

640 
	#SCB_SHCSR_MONITORACT_Pos
 8U

	)

641 
	#SCB_SHCSR_MONITORACT_Msk
 (1UL << 
SCB_SHCSR_MONITORACT_Pos
è

	)

643 
	#SCB_SHCSR_SVCALLACT_Pos
 7U

	)

644 
	#SCB_SHCSR_SVCALLACT_Msk
 (1UL << 
SCB_SHCSR_SVCALLACT_Pos
è

	)

646 
	#SCB_SHCSR_USGFAULTACT_Pos
 3U

	)

647 
	#SCB_SHCSR_USGFAULTACT_Msk
 (1UL << 
SCB_SHCSR_USGFAULTACT_Pos
è

	)

649 
	#SCB_SHCSR_BUSFAULTACT_Pos
 1U

	)

650 
	#SCB_SHCSR_BUSFAULTACT_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTACT_Pos
è

	)

652 
	#SCB_SHCSR_MEMFAULTACT_Pos
 0U

	)

653 
	#SCB_SHCSR_MEMFAULTACT_Msk
 (1UL )

	)

656 
	#SCB_CFSR_USGFAULTSR_Pos
 16U

	)

657 
	#SCB_CFSR_USGFAULTSR_Msk
 (0xFFFFUL << 
SCB_CFSR_USGFAULTSR_Pos
è

	)

659 
	#SCB_CFSR_BUSFAULTSR_Pos
 8U

	)

660 
	#SCB_CFSR_BUSFAULTSR_Msk
 (0xFFUL << 
SCB_CFSR_BUSFAULTSR_Pos
è

	)

662 
	#SCB_CFSR_MEMFAULTSR_Pos
 0U

	)

663 
	#SCB_CFSR_MEMFAULTSR_Msk
 (0xFFUL )

	)

666 
	#SCB_HFSR_DEBUGEVT_Pos
 31U

	)

667 
	#SCB_HFSR_DEBUGEVT_Msk
 (1UL << 
SCB_HFSR_DEBUGEVT_Pos
è

	)

669 
	#SCB_HFSR_FORCED_Pos
 30U

	)

670 
	#SCB_HFSR_FORCED_Msk
 (1UL << 
SCB_HFSR_FORCED_Pos
è

	)

672 
	#SCB_HFSR_VECTTBL_Pos
 1U

	)

673 
	#SCB_HFSR_VECTTBL_Msk
 (1UL << 
SCB_HFSR_VECTTBL_Pos
è

	)

676 
	#SCB_DFSR_EXTERNAL_Pos
 4U

	)

677 
	#SCB_DFSR_EXTERNAL_Msk
 (1UL << 
SCB_DFSR_EXTERNAL_Pos
è

	)

679 
	#SCB_DFSR_VCATCH_Pos
 3U

	)

680 
	#SCB_DFSR_VCATCH_Msk
 (1UL << 
SCB_DFSR_VCATCH_Pos
è

	)

682 
	#SCB_DFSR_DWTTRAP_Pos
 2U

	)

683 
	#SCB_DFSR_DWTTRAP_Msk
 (1UL << 
SCB_DFSR_DWTTRAP_Pos
è

	)

685 
	#SCB_DFSR_BKPT_Pos
 1U

	)

686 
	#SCB_DFSR_BKPT_Msk
 (1UL << 
SCB_DFSR_BKPT_Pos
è

	)

688 
	#SCB_DFSR_HALTED_Pos
 0U

	)

689 
	#SCB_DFSR_HALTED_Msk
 (1UL )

	)

706 
ušt32_t
 
RESERVED0
[1U];

707 
__IM
 
ušt32_t
 
ICTR
;

708 
__IOM
 
ušt32_t
 
ACTLR
;

709 } 
	tSCnSCB_Ty³
;

712 
	#SCnSCB_ICTR_INTLINESNUM_Pos
 0U

	)

713 
	#SCnSCB_ICTR_INTLINESNUM_Msk
 (0xFUL )

	)

716 
	#SCnSCB_ACTLR_DISOOFP_Pos
 9U

	)

717 
	#SCnSCB_ACTLR_DISOOFP_Msk
 (1UL << 
SCnSCB_ACTLR_DISOOFP_Pos
è

	)

719 
	#SCnSCB_ACTLR_DISFPCA_Pos
 8U

	)

720 
	#SCnSCB_ACTLR_DISFPCA_Msk
 (1UL << 
SCnSCB_ACTLR_DISFPCA_Pos
è

	)

722 
	#SCnSCB_ACTLR_DISFOLD_Pos
 2U

	)

723 
	#SCnSCB_ACTLR_DISFOLD_Msk
 (1UL << 
SCnSCB_ACTLR_DISFOLD_Pos
è

	)

725 
	#SCnSCB_ACTLR_DISDEFWBUF_Pos
 1U

	)

726 
	#SCnSCB_ACTLR_DISDEFWBUF_Msk
 (1UL << 
SCnSCB_ACTLR_DISDEFWBUF_Pos
è

	)

728 
	#SCnSCB_ACTLR_DISMCYCINT_Pos
 0U

	)

729 
	#SCnSCB_ACTLR_DISMCYCINT_Msk
 (1UL )

	)

746 
__IOM
 
ušt32_t
 
CTRL
;

747 
__IOM
 
ušt32_t
 
LOAD
;

748 
__IOM
 
ušt32_t
 
VAL
;

749 
__IM
 
ušt32_t
 
CALIB
;

750 } 
	tSysTick_Ty³
;

753 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

754 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

756 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

757 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

759 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

760 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

762 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

763 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

766 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

767 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

770 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

771 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

774 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

775 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

777 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

778 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

780 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

781 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

798 
__OM
 union

800 
__OM
 
ušt8_t
 
u8
;

801 
__OM
 
ušt16_t
 
u16
;

802 
__OM
 
ušt32_t
 
u32
;

803 } 
PORT
 [32U];

804 
ušt32_t
 
RESERVED0
[864U];

805 
__IOM
 
ušt32_t
 
TER
;

806 
ušt32_t
 
RESERVED1
[15U];

807 
__IOM
 
ušt32_t
 
TPR
;

808 
ušt32_t
 
RESERVED2
[15U];

809 
__IOM
 
ušt32_t
 
TCR
;

810 
ušt32_t
 
RESERVED3
[29U];

811 
__OM
 
ušt32_t
 
IWR
;

812 
__IM
 
ušt32_t
 
IRR
;

813 
__IOM
 
ušt32_t
 
IMCR
;

814 
ušt32_t
 
RESERVED4
[43U];

815 
__OM
 
ušt32_t
 
LAR
;

816 
__IM
 
ušt32_t
 
LSR
;

817 
ušt32_t
 
RESERVED5
[6U];

818 
__IM
 
ušt32_t
 
PID4
;

819 
__IM
 
ušt32_t
 
PID5
;

820 
__IM
 
ušt32_t
 
PID6
;

821 
__IM
 
ušt32_t
 
PID7
;

822 
__IM
 
ušt32_t
 
PID0
;

823 
__IM
 
ušt32_t
 
PID1
;

824 
__IM
 
ušt32_t
 
PID2
;

825 
__IM
 
ušt32_t
 
PID3
;

826 
__IM
 
ušt32_t
 
CID0
;

827 
__IM
 
ušt32_t
 
CID1
;

828 
__IM
 
ušt32_t
 
CID2
;

829 
__IM
 
ušt32_t
 
CID3
;

830 } 
	tITM_Ty³
;

833 
	#ITM_TPR_PRIVMASK_Pos
 0U

	)

834 
	#ITM_TPR_PRIVMASK_Msk
 (0xFUL )

	)

837 
	#ITM_TCR_BUSY_Pos
 23U

	)

838 
	#ITM_TCR_BUSY_Msk
 (1UL << 
ITM_TCR_BUSY_Pos
è

	)

840 
	#ITM_TCR_T¿ûBusID_Pos
 16U

	)

841 
	#ITM_TCR_T¿ûBusID_Msk
 (0x7FUL << 
ITM_TCR_T¿ûBusID_Pos
è

	)

843 
	#ITM_TCR_GTSFREQ_Pos
 10U

	)

844 
	#ITM_TCR_GTSFREQ_Msk
 (3UL << 
ITM_TCR_GTSFREQ_Pos
è

	)

846 
	#ITM_TCR_TSP»sÿË_Pos
 8U

	)

847 
	#ITM_TCR_TSP»sÿË_Msk
 (3UL << 
ITM_TCR_TSP»sÿË_Pos
è

	)

849 
	#ITM_TCR_SWOENA_Pos
 4U

	)

850 
	#ITM_TCR_SWOENA_Msk
 (1UL << 
ITM_TCR_SWOENA_Pos
è

	)

852 
	#ITM_TCR_DWTENA_Pos
 3U

	)

853 
	#ITM_TCR_DWTENA_Msk
 (1UL << 
ITM_TCR_DWTENA_Pos
è

	)

855 
	#ITM_TCR_SYNCENA_Pos
 2U

	)

856 
	#ITM_TCR_SYNCENA_Msk
 (1UL << 
ITM_TCR_SYNCENA_Pos
è

	)

858 
	#ITM_TCR_TSENA_Pos
 1U

	)

859 
	#ITM_TCR_TSENA_Msk
 (1UL << 
ITM_TCR_TSENA_Pos
è

	)

861 
	#ITM_TCR_ITMENA_Pos
 0U

	)

862 
	#ITM_TCR_ITMENA_Msk
 (1UL )

	)

865 
	#ITM_IWR_ATVALIDM_Pos
 0U

	)

866 
	#ITM_IWR_ATVALIDM_Msk
 (1UL )

	)

869 
	#ITM_IRR_ATREADYM_Pos
 0U

	)

870 
	#ITM_IRR_ATREADYM_Msk
 (1UL )

	)

873 
	#ITM_IMCR_INTEGRATION_Pos
 0U

	)

874 
	#ITM_IMCR_INTEGRATION_Msk
 (1UL )

	)

877 
	#ITM_LSR_By‹Acc_Pos
 2U

	)

878 
	#ITM_LSR_By‹Acc_Msk
 (1UL << 
ITM_LSR_By‹Acc_Pos
è

	)

880 
	#ITM_LSR_Acûss_Pos
 1U

	)

881 
	#ITM_LSR_Acûss_Msk
 (1UL << 
ITM_LSR_Acûss_Pos
è

	)

883 
	#ITM_LSR_P»£Á_Pos
 0U

	)

884 
	#ITM_LSR_P»£Á_Msk
 (1UL )

	)

901 
__IOM
 
ušt32_t
 
CTRL
;

902 
__IOM
 
ušt32_t
 
CYCCNT
;

903 
__IOM
 
ušt32_t
 
CPICNT
;

904 
__IOM
 
ušt32_t
 
EXCCNT
;

905 
__IOM
 
ušt32_t
 
SLEEPCNT
;

906 
__IOM
 
ušt32_t
 
LSUCNT
;

907 
__IOM
 
ušt32_t
 
FOLDCNT
;

908 
__IM
 
ušt32_t
 
PCSR
;

909 
__IOM
 
ušt32_t
 
COMP0
;

910 
__IOM
 
ušt32_t
 
MASK0
;

911 
__IOM
 
ušt32_t
 
FUNCTION0
;

912 
ušt32_t
 
RESERVED0
[1U];

913 
__IOM
 
ušt32_t
 
COMP1
;

914 
__IOM
 
ušt32_t
 
MASK1
;

915 
__IOM
 
ušt32_t
 
FUNCTION1
;

916 
ušt32_t
 
RESERVED1
[1U];

917 
__IOM
 
ušt32_t
 
COMP2
;

918 
__IOM
 
ušt32_t
 
MASK2
;

919 
__IOM
 
ušt32_t
 
FUNCTION2
;

920 
ušt32_t
 
RESERVED2
[1U];

921 
__IOM
 
ušt32_t
 
COMP3
;

922 
__IOM
 
ušt32_t
 
MASK3
;

923 
__IOM
 
ušt32_t
 
FUNCTION3
;

924 } 
	tDWT_Ty³
;

927 
	#DWT_CTRL_NUMCOMP_Pos
 28U

	)

928 
	#DWT_CTRL_NUMCOMP_Msk
 (0xFUL << 
DWT_CTRL_NUMCOMP_Pos
è

	)

930 
	#DWT_CTRL_NOTRCPKT_Pos
 27U

	)

931 
	#DWT_CTRL_NOTRCPKT_Msk
 (0x1UL << 
DWT_CTRL_NOTRCPKT_Pos
è

	)

933 
	#DWT_CTRL_NOEXTTRIG_Pos
 26U

	)

934 
	#DWT_CTRL_NOEXTTRIG_Msk
 (0x1UL << 
DWT_CTRL_NOEXTTRIG_Pos
è

	)

936 
	#DWT_CTRL_NOCYCCNT_Pos
 25U

	)

937 
	#DWT_CTRL_NOCYCCNT_Msk
 (0x1UL << 
DWT_CTRL_NOCYCCNT_Pos
è

	)

939 
	#DWT_CTRL_NOPRFCNT_Pos
 24U

	)

940 
	#DWT_CTRL_NOPRFCNT_Msk
 (0x1UL << 
DWT_CTRL_NOPRFCNT_Pos
è

	)

942 
	#DWT_CTRL_CYCEVTENA_Pos
 22U

	)

943 
	#DWT_CTRL_CYCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CYCEVTENA_Pos
è

	)

945 
	#DWT_CTRL_FOLDEVTENA_Pos
 21U

	)

946 
	#DWT_CTRL_FOLDEVTENA_Msk
 (0x1UL << 
DWT_CTRL_FOLDEVTENA_Pos
è

	)

948 
	#DWT_CTRL_LSUEVTENA_Pos
 20U

	)

949 
	#DWT_CTRL_LSUEVTENA_Msk
 (0x1UL << 
DWT_CTRL_LSUEVTENA_Pos
è

	)

951 
	#DWT_CTRL_SLEEPEVTENA_Pos
 19U

	)

952 
	#DWT_CTRL_SLEEPEVTENA_Msk
 (0x1UL << 
DWT_CTRL_SLEEPEVTENA_Pos
è

	)

954 
	#DWT_CTRL_EXCEVTENA_Pos
 18U

	)

955 
	#DWT_CTRL_EXCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_EXCEVTENA_Pos
è

	)

957 
	#DWT_CTRL_CPIEVTENA_Pos
 17U

	)

958 
	#DWT_CTRL_CPIEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CPIEVTENA_Pos
è

	)

960 
	#DWT_CTRL_EXCTRCENA_Pos
 16U

	)

961 
	#DWT_CTRL_EXCTRCENA_Msk
 (0x1UL << 
DWT_CTRL_EXCTRCENA_Pos
è

	)

963 
	#DWT_CTRL_PCSAMPLENA_Pos
 12U

	)

964 
	#DWT_CTRL_PCSAMPLENA_Msk
 (0x1UL << 
DWT_CTRL_PCSAMPLENA_Pos
è

	)

966 
	#DWT_CTRL_SYNCTAP_Pos
 10U

	)

967 
	#DWT_CTRL_SYNCTAP_Msk
 (0x3UL << 
DWT_CTRL_SYNCTAP_Pos
è

	)

969 
	#DWT_CTRL_CYCTAP_Pos
 9U

	)

970 
	#DWT_CTRL_CYCTAP_Msk
 (0x1UL << 
DWT_CTRL_CYCTAP_Pos
è

	)

972 
	#DWT_CTRL_POSTINIT_Pos
 5U

	)

973 
	#DWT_CTRL_POSTINIT_Msk
 (0xFUL << 
DWT_CTRL_POSTINIT_Pos
è

	)

975 
	#DWT_CTRL_POSTPRESET_Pos
 1U

	)

976 
	#DWT_CTRL_POSTPRESET_Msk
 (0xFUL << 
DWT_CTRL_POSTPRESET_Pos
è

	)

978 
	#DWT_CTRL_CYCCNTENA_Pos
 0U

	)

979 
	#DWT_CTRL_CYCCNTENA_Msk
 (0x1UL )

	)

982 
	#DWT_CPICNT_CPICNT_Pos
 0U

	)

983 
	#DWT_CPICNT_CPICNT_Msk
 (0xFFUL )

	)

986 
	#DWT_EXCCNT_EXCCNT_Pos
 0U

	)

987 
	#DWT_EXCCNT_EXCCNT_Msk
 (0xFFUL )

	)

990 
	#DWT_SLEEPCNT_SLEEPCNT_Pos
 0U

	)

991 
	#DWT_SLEEPCNT_SLEEPCNT_Msk
 (0xFFUL )

	)

994 
	#DWT_LSUCNT_LSUCNT_Pos
 0U

	)

995 
	#DWT_LSUCNT_LSUCNT_Msk
 (0xFFUL )

	)

998 
	#DWT_FOLDCNT_FOLDCNT_Pos
 0U

	)

999 
	#DWT_FOLDCNT_FOLDCNT_Msk
 (0xFFUL )

	)

1002 
	#DWT_MASK_MASK_Pos
 0U

	)

1003 
	#DWT_MASK_MASK_Msk
 (0x1FUL )

	)

1006 
	#DWT_FUNCTION_MATCHED_Pos
 24U

	)

1007 
	#DWT_FUNCTION_MATCHED_Msk
 (0x1UL << 
DWT_FUNCTION_MATCHED_Pos
è

	)

1009 
	#DWT_FUNCTION_DATAVADDR1_Pos
 16U

	)

1010 
	#DWT_FUNCTION_DATAVADDR1_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR1_Pos
è

	)

1012 
	#DWT_FUNCTION_DATAVADDR0_Pos
 12U

	)

1013 
	#DWT_FUNCTION_DATAVADDR0_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR0_Pos
è

	)

1015 
	#DWT_FUNCTION_DATAVSIZE_Pos
 10U

	)

1016 
	#DWT_FUNCTION_DATAVSIZE_Msk
 (0x3UL << 
DWT_FUNCTION_DATAVSIZE_Pos
è

	)

1018 
	#DWT_FUNCTION_LNK1ENA_Pos
 9U

	)

1019 
	#DWT_FUNCTION_LNK1ENA_Msk
 (0x1UL << 
DWT_FUNCTION_LNK1ENA_Pos
è

	)

1021 
	#DWT_FUNCTION_DATAVMATCH_Pos
 8U

	)

1022 
	#DWT_FUNCTION_DATAVMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_DATAVMATCH_Pos
è

	)

1024 
	#DWT_FUNCTION_CYCMATCH_Pos
 7U

	)

1025 
	#DWT_FUNCTION_CYCMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_CYCMATCH_Pos
è

	)

1027 
	#DWT_FUNCTION_EMITRANGE_Pos
 5U

	)

1028 
	#DWT_FUNCTION_EMITRANGE_Msk
 (0x1UL << 
DWT_FUNCTION_EMITRANGE_Pos
è

	)

1030 
	#DWT_FUNCTION_FUNCTION_Pos
 0U

	)

1031 
	#DWT_FUNCTION_FUNCTION_Msk
 (0xFUL )

	)

1048 
__IOM
 
ušt32_t
 
SSPSR
;

1049 
__IOM
 
ušt32_t
 
CSPSR
;

1050 
ušt32_t
 
RESERVED0
[2U];

1051 
__IOM
 
ušt32_t
 
ACPR
;

1052 
ušt32_t
 
RESERVED1
[55U];

1053 
__IOM
 
ušt32_t
 
SPPR
;

1054 
ušt32_t
 
RESERVED2
[131U];

1055 
__IM
 
ušt32_t
 
FFSR
;

1056 
__IOM
 
ušt32_t
 
FFCR
;

1057 
__IM
 
ušt32_t
 
FSCR
;

1058 
ušt32_t
 
RESERVED3
[759U];

1059 
__IM
 
ušt32_t
 
TRIGGER
;

1060 
__IM
 
ušt32_t
 
FIFO0
;

1061 
__IM
 
ušt32_t
 
ITATBCTR2
;

1062 
ušt32_t
 
RESERVED4
[1U];

1063 
__IM
 
ušt32_t
 
ITATBCTR0
;

1064 
__IM
 
ušt32_t
 
FIFO1
;

1065 
__IOM
 
ušt32_t
 
ITCTRL
;

1066 
ušt32_t
 
RESERVED5
[39U];

1067 
__IOM
 
ušt32_t
 
CLAIMSET
;

1068 
__IOM
 
ušt32_t
 
CLAIMCLR
;

1069 
ušt32_t
 
RESERVED7
[8U];

1070 
__IM
 
ušt32_t
 
DEVID
;

1071 
__IM
 
ušt32_t
 
DEVTYPE
;

1072 } 
	tTPI_Ty³
;

1075 
	#TPI_ACPR_PRESCALER_Pos
 0U

	)

1076 
	#TPI_ACPR_PRESCALER_Msk
 (0x1FFFUL )

	)

1079 
	#TPI_SPPR_TXMODE_Pos
 0U

	)

1080 
	#TPI_SPPR_TXMODE_Msk
 (0x3UL )

	)

1083 
	#TPI_FFSR_FtNÚStÝ_Pos
 3U

	)

1084 
	#TPI_FFSR_FtNÚStÝ_Msk
 (0x1UL << 
TPI_FFSR_FtNÚStÝ_Pos
è

	)

1086 
	#TPI_FFSR_TCP»£Á_Pos
 2U

	)

1087 
	#TPI_FFSR_TCP»£Á_Msk
 (0x1UL << 
TPI_FFSR_TCP»£Á_Pos
è

	)

1089 
	#TPI_FFSR_FtStÝ³d_Pos
 1U

	)

1090 
	#TPI_FFSR_FtStÝ³d_Msk
 (0x1UL << 
TPI_FFSR_FtStÝ³d_Pos
è

	)

1092 
	#TPI_FFSR_FlInProg_Pos
 0U

	)

1093 
	#TPI_FFSR_FlInProg_Msk
 (0x1UL )

	)

1096 
	#TPI_FFCR_TrigIn_Pos
 8U

	)

1097 
	#TPI_FFCR_TrigIn_Msk
 (0x1UL << 
TPI_FFCR_TrigIn_Pos
è

	)

1099 
	#TPI_FFCR_EnFCÚt_Pos
 1U

	)

1100 
	#TPI_FFCR_EnFCÚt_Msk
 (0x1UL << 
TPI_FFCR_EnFCÚt_Pos
è

	)

1103 
	#TPI_TRIGGER_TRIGGER_Pos
 0U

	)

1104 
	#TPI_TRIGGER_TRIGGER_Msk
 (0x1UL )

	)

1107 
	#TPI_FIFO0_ITM_ATVALID_Pos
 29U

	)

1108 
	#TPI_FIFO0_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ITM_ATVALID_Pos
è

	)

1110 
	#TPI_FIFO0_ITM_by‹couÁ_Pos
 27U

	)

1111 
	#TPI_FIFO0_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ITM_by‹couÁ_Pos
è

	)

1113 
	#TPI_FIFO0_ETM_ATVALID_Pos
 26U

	)

1114 
	#TPI_FIFO0_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ETM_ATVALID_Pos
è

	)

1116 
	#TPI_FIFO0_ETM_by‹couÁ_Pos
 24U

	)

1117 
	#TPI_FIFO0_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ETM_by‹couÁ_Pos
è

	)

1119 
	#TPI_FIFO0_ETM2_Pos
 16U

	)

1120 
	#TPI_FIFO0_ETM2_Msk
 (0xFFUL << 
TPI_FIFO0_ETM2_Pos
è

	)

1122 
	#TPI_FIFO0_ETM1_Pos
 8U

	)

1123 
	#TPI_FIFO0_ETM1_Msk
 (0xFFUL << 
TPI_FIFO0_ETM1_Pos
è

	)

1125 
	#TPI_FIFO0_ETM0_Pos
 0U

	)

1126 
	#TPI_FIFO0_ETM0_Msk
 (0xFFUL )

	)

1129 
	#TPI_ITATBCTR2_ATREADY_Pos
 0U

	)

1130 
	#TPI_ITATBCTR2_ATREADY_Msk
 (0x1UL )

	)

1133 
	#TPI_FIFO1_ITM_ATVALID_Pos
 29U

	)

1134 
	#TPI_FIFO1_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ITM_ATVALID_Pos
è

	)

1136 
	#TPI_FIFO1_ITM_by‹couÁ_Pos
 27U

	)

1137 
	#TPI_FIFO1_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ITM_by‹couÁ_Pos
è

	)

1139 
	#TPI_FIFO1_ETM_ATVALID_Pos
 26U

	)

1140 
	#TPI_FIFO1_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ETM_ATVALID_Pos
è

	)

1142 
	#TPI_FIFO1_ETM_by‹couÁ_Pos
 24U

	)

1143 
	#TPI_FIFO1_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ETM_by‹couÁ_Pos
è

	)

1145 
	#TPI_FIFO1_ITM2_Pos
 16U

	)

1146 
	#TPI_FIFO1_ITM2_Msk
 (0xFFUL << 
TPI_FIFO1_ITM2_Pos
è

	)

1148 
	#TPI_FIFO1_ITM1_Pos
 8U

	)

1149 
	#TPI_FIFO1_ITM1_Msk
 (0xFFUL << 
TPI_FIFO1_ITM1_Pos
è

	)

1151 
	#TPI_FIFO1_ITM0_Pos
 0U

	)

1152 
	#TPI_FIFO1_ITM0_Msk
 (0xFFUL )

	)

1155 
	#TPI_ITATBCTR0_ATREADY_Pos
 0U

	)

1156 
	#TPI_ITATBCTR0_ATREADY_Msk
 (0x1UL )

	)

1159 
	#TPI_ITCTRL_Mode_Pos
 0U

	)

1160 
	#TPI_ITCTRL_Mode_Msk
 (0x1UL )

	)

1163 
	#TPI_DEVID_NRZVALID_Pos
 11U

	)

1164 
	#TPI_DEVID_NRZVALID_Msk
 (0x1UL << 
TPI_DEVID_NRZVALID_Pos
è

	)

1166 
	#TPI_DEVID_MANCVALID_Pos
 10U

	)

1167 
	#TPI_DEVID_MANCVALID_Msk
 (0x1UL << 
TPI_DEVID_MANCVALID_Pos
è

	)

1169 
	#TPI_DEVID_PTINVALID_Pos
 9U

	)

1170 
	#TPI_DEVID_PTINVALID_Msk
 (0x1UL << 
TPI_DEVID_PTINVALID_Pos
è

	)

1172 
	#TPI_DEVID_MšBufSz_Pos
 6U

	)

1173 
	#TPI_DEVID_MšBufSz_Msk
 (0x7UL << 
TPI_DEVID_MšBufSz_Pos
è

	)

1175 
	#TPI_DEVID_AsynClkIn_Pos
 5U

	)

1176 
	#TPI_DEVID_AsynClkIn_Msk
 (0x1UL << 
TPI_DEVID_AsynClkIn_Pos
è

	)

1178 
	#TPI_DEVID_NrT¿ûIÅut_Pos
 0U

	)

1179 
	#TPI_DEVID_NrT¿ûIÅut_Msk
 (0x1FUL )

	)

1182 
	#TPI_DEVTYPE_MajÜTy³_Pos
 4U

	)

1183 
	#TPI_DEVTYPE_MajÜTy³_Msk
 (0xFUL << 
TPI_DEVTYPE_MajÜTy³_Pos
è

	)

1185 
	#TPI_DEVTYPE_SubTy³_Pos
 0U

	)

1186 
	#TPI_DEVTYPE_SubTy³_Msk
 (0xFUL )

	)

1191 #ià(
__MPU_PRESENT
 == 1U)

1204 
__IM
 
ušt32_t
 
TYPE
;

1205 
__IOM
 
ušt32_t
 
CTRL
;

1206 
__IOM
 
ušt32_t
 
RNR
;

1207 
__IOM
 
ušt32_t
 
RBAR
;

1208 
__IOM
 
ušt32_t
 
RASR
;

1209 
__IOM
 
ušt32_t
 
RBAR_A1
;

1210 
__IOM
 
ušt32_t
 
RASR_A1
;

1211 
__IOM
 
ušt32_t
 
RBAR_A2
;

1212 
__IOM
 
ušt32_t
 
RASR_A2
;

1213 
__IOM
 
ušt32_t
 
RBAR_A3
;

1214 
__IOM
 
ušt32_t
 
RASR_A3
;

1215 } 
	tMPU_Ty³
;

1218 
	#MPU_TYPE_IREGION_Pos
 16U

	)

1219 
	#MPU_TYPE_IREGION_Msk
 (0xFFUL << 
MPU_TYPE_IREGION_Pos
è

	)

1221 
	#MPU_TYPE_DREGION_Pos
 8U

	)

1222 
	#MPU_TYPE_DREGION_Msk
 (0xFFUL << 
MPU_TYPE_DREGION_Pos
è

	)

1224 
	#MPU_TYPE_SEPARATE_Pos
 0U

	)

1225 
	#MPU_TYPE_SEPARATE_Msk
 (1UL )

	)

1228 
	#MPU_CTRL_PRIVDEFENA_Pos
 2U

	)

1229 
	#MPU_CTRL_PRIVDEFENA_Msk
 (1UL << 
MPU_CTRL_PRIVDEFENA_Pos
è

	)

1231 
	#MPU_CTRL_HFNMIENA_Pos
 1U

	)

1232 
	#MPU_CTRL_HFNMIENA_Msk
 (1UL << 
MPU_CTRL_HFNMIENA_Pos
è

	)

1234 
	#MPU_CTRL_ENABLE_Pos
 0U

	)

1235 
	#MPU_CTRL_ENABLE_Msk
 (1UL )

	)

1238 
	#MPU_RNR_REGION_Pos
 0U

	)

1239 
	#MPU_RNR_REGION_Msk
 (0xFFUL )

	)

1242 
	#MPU_RBAR_ADDR_Pos
 5U

	)

1243 
	#MPU_RBAR_ADDR_Msk
 (0x7FFFFFFUL << 
MPU_RBAR_ADDR_Pos
è

	)

1245 
	#MPU_RBAR_VALID_Pos
 4U

	)

1246 
	#MPU_RBAR_VALID_Msk
 (1UL << 
MPU_RBAR_VALID_Pos
è

	)

1248 
	#MPU_RBAR_REGION_Pos
 0U

	)

1249 
	#MPU_RBAR_REGION_Msk
 (0xFUL )

	)

1252 
	#MPU_RASR_ATTRS_Pos
 16U

	)

1253 
	#MPU_RASR_ATTRS_Msk
 (0xFFFFUL << 
MPU_RASR_ATTRS_Pos
è

	)

1255 
	#MPU_RASR_XN_Pos
 28U

	)

1256 
	#MPU_RASR_XN_Msk
 (1UL << 
MPU_RASR_XN_Pos
è

	)

1258 
	#MPU_RASR_AP_Pos
 24U

	)

1259 
	#MPU_RASR_AP_Msk
 (0x7UL << 
MPU_RASR_AP_Pos
è

	)

1261 
	#MPU_RASR_TEX_Pos
 19U

	)

1262 
	#MPU_RASR_TEX_Msk
 (0x7UL << 
MPU_RASR_TEX_Pos
è

	)

1264 
	#MPU_RASR_S_Pos
 18U

	)

1265 
	#MPU_RASR_S_Msk
 (1UL << 
MPU_RASR_S_Pos
è

	)

1267 
	#MPU_RASR_C_Pos
 17U

	)

1268 
	#MPU_RASR_C_Msk
 (1UL << 
MPU_RASR_C_Pos
è

	)

1270 
	#MPU_RASR_B_Pos
 16U

	)

1271 
	#MPU_RASR_B_Msk
 (1UL << 
MPU_RASR_B_Pos
è

	)

1273 
	#MPU_RASR_SRD_Pos
 8U

	)

1274 
	#MPU_RASR_SRD_Msk
 (0xFFUL << 
MPU_RASR_SRD_Pos
è

	)

1276 
	#MPU_RASR_SIZE_Pos
 1U

	)

1277 
	#MPU_RASR_SIZE_Msk
 (0x1FUL << 
MPU_RASR_SIZE_Pos
è

	)

1279 
	#MPU_RASR_ENABLE_Pos
 0U

	)

1280 
	#MPU_RASR_ENABLE_Msk
 (1UL )

	)

1286 #ià(
__FPU_PRESENT
 == 1U)

1299 
ušt32_t
 
RESERVED0
[1U];

1300 
__IOM
 
ušt32_t
 
FPCCR
;

1301 
__IOM
 
ušt32_t
 
FPCAR
;

1302 
__IOM
 
ušt32_t
 
FPDSCR
;

1303 
__IM
 
ušt32_t
 
MVFR0
;

1304 
__IM
 
ušt32_t
 
MVFR1
;

1305 } 
	tFPU_Ty³
;

1308 
	#FPU_FPCCR_ASPEN_Pos
 31U

	)

1309 
	#FPU_FPCCR_ASPEN_Msk
 (1UL << 
FPU_FPCCR_ASPEN_Pos
è

	)

1311 
	#FPU_FPCCR_LSPEN_Pos
 30U

	)

1312 
	#FPU_FPCCR_LSPEN_Msk
 (1UL << 
FPU_FPCCR_LSPEN_Pos
è

	)

1314 
	#FPU_FPCCR_MONRDY_Pos
 8U

	)

1315 
	#FPU_FPCCR_MONRDY_Msk
 (1UL << 
FPU_FPCCR_MONRDY_Pos
è

	)

1317 
	#FPU_FPCCR_BFRDY_Pos
 6U

	)

1318 
	#FPU_FPCCR_BFRDY_Msk
 (1UL << 
FPU_FPCCR_BFRDY_Pos
è

	)

1320 
	#FPU_FPCCR_MMRDY_Pos
 5U

	)

1321 
	#FPU_FPCCR_MMRDY_Msk
 (1UL << 
FPU_FPCCR_MMRDY_Pos
è

	)

1323 
	#FPU_FPCCR_HFRDY_Pos
 4U

	)

1324 
	#FPU_FPCCR_HFRDY_Msk
 (1UL << 
FPU_FPCCR_HFRDY_Pos
è

	)

1326 
	#FPU_FPCCR_THREAD_Pos
 3U

	)

1327 
	#FPU_FPCCR_THREAD_Msk
 (1UL << 
FPU_FPCCR_THREAD_Pos
è

	)

1329 
	#FPU_FPCCR_USER_Pos
 1U

	)

1330 
	#FPU_FPCCR_USER_Msk
 (1UL << 
FPU_FPCCR_USER_Pos
è

	)

1332 
	#FPU_FPCCR_LSPACT_Pos
 0U

	)

1333 
	#FPU_FPCCR_LSPACT_Msk
 (1UL )

	)

1336 
	#FPU_FPCAR_ADDRESS_Pos
 3U

	)

1337 
	#FPU_FPCAR_ADDRESS_Msk
 (0x1FFFFFFFUL << 
FPU_FPCAR_ADDRESS_Pos
è

	)

1340 
	#FPU_FPDSCR_AHP_Pos
 26U

	)

1341 
	#FPU_FPDSCR_AHP_Msk
 (1UL << 
FPU_FPDSCR_AHP_Pos
è

	)

1343 
	#FPU_FPDSCR_DN_Pos
 25U

	)

1344 
	#FPU_FPDSCR_DN_Msk
 (1UL << 
FPU_FPDSCR_DN_Pos
è

	)

1346 
	#FPU_FPDSCR_FZ_Pos
 24U

	)

1347 
	#FPU_FPDSCR_FZ_Msk
 (1UL << 
FPU_FPDSCR_FZ_Pos
è

	)

1349 
	#FPU_FPDSCR_RMode_Pos
 22U

	)

1350 
	#FPU_FPDSCR_RMode_Msk
 (3UL << 
FPU_FPDSCR_RMode_Pos
è

	)

1353 
	#FPU_MVFR0_FP_roundšg_modes_Pos
 28U

	)

1354 
	#FPU_MVFR0_FP_roundšg_modes_Msk
 (0xFUL << 
FPU_MVFR0_FP_roundšg_modes_Pos
è

	)

1356 
	#FPU_MVFR0_ShÜt_veùÜs_Pos
 24U

	)

1357 
	#FPU_MVFR0_ShÜt_veùÜs_Msk
 (0xFUL << 
FPU_MVFR0_ShÜt_veùÜs_Pos
è

	)

1359 
	#FPU_MVFR0_Squ¬e_roÙ_Pos
 20U

	)

1360 
	#FPU_MVFR0_Squ¬e_roÙ_Msk
 (0xFUL << 
FPU_MVFR0_Squ¬e_roÙ_Pos
è

	)

1362 
	#FPU_MVFR0_Divide_Pos
 16U

	)

1363 
	#FPU_MVFR0_Divide_Msk
 (0xFUL << 
FPU_MVFR0_Divide_Pos
è

	)

1365 
	#FPU_MVFR0_FP_exûp_Œ­pšg_Pos
 12U

	)

1366 
	#FPU_MVFR0_FP_exûp_Œ­pšg_Msk
 (0xFUL << 
FPU_MVFR0_FP_exûp_Œ­pšg_Pos
è

	)

1368 
	#FPU_MVFR0_DoubË_´ecisiÚ_Pos
 8U

	)

1369 
	#FPU_MVFR0_DoubË_´ecisiÚ_Msk
 (0xFUL << 
FPU_MVFR0_DoubË_´ecisiÚ_Pos
è

	)

1371 
	#FPU_MVFR0_SšgË_´ecisiÚ_Pos
 4U

	)

1372 
	#FPU_MVFR0_SšgË_´ecisiÚ_Msk
 (0xFUL << 
FPU_MVFR0_SšgË_´ecisiÚ_Pos
è

	)

1374 
	#FPU_MVFR0_A_SIMD_»gi¡”s_Pos
 0U

	)

1375 
	#FPU_MVFR0_A_SIMD_»gi¡”s_Msk
 (0xFUL )

	)

1378 
	#FPU_MVFR1_FP_fu£d_MAC_Pos
 28U

	)

1379 
	#FPU_MVFR1_FP_fu£d_MAC_Msk
 (0xFUL << 
FPU_MVFR1_FP_fu£d_MAC_Pos
è

	)

1381 
	#FPU_MVFR1_FP_HPFP_Pos
 24U

	)

1382 
	#FPU_MVFR1_FP_HPFP_Msk
 (0xFUL << 
FPU_MVFR1_FP_HPFP_Pos
è

	)

1384 
	#FPU_MVFR1_D_NaN_mode_Pos
 4U

	)

1385 
	#FPU_MVFR1_D_NaN_mode_Msk
 (0xFUL << 
FPU_MVFR1_D_NaN_mode_Pos
è

	)

1387 
	#FPU_MVFR1_FtZ_mode_Pos
 0U

	)

1388 
	#FPU_MVFR1_FtZ_mode_Msk
 (0xFUL )

	)

1406 
__IOM
 
ušt32_t
 
DHCSR
;

1407 
__OM
 
ušt32_t
 
DCRSR
;

1408 
__IOM
 
ušt32_t
 
DCRDR
;

1409 
__IOM
 
ušt32_t
 
DEMCR
;

1410 } 
	tCÜeDebug_Ty³
;

1413 
	#CÜeDebug_DHCSR_DBGKEY_Pos
 16U

	)

1414 
	#CÜeDebug_DHCSR_DBGKEY_Msk
 (0xFFFFUL << 
CÜeDebug_DHCSR_DBGKEY_Pos
è

	)

1416 
	#CÜeDebug_DHCSR_S_RESET_ST_Pos
 25U

	)

1417 
	#CÜeDebug_DHCSR_S_RESET_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RESET_ST_Pos
è

	)

1419 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Pos
 24U

	)

1420 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RETIRE_ST_Pos
è

	)

1422 
	#CÜeDebug_DHCSR_S_LOCKUP_Pos
 19U

	)

1423 
	#CÜeDebug_DHCSR_S_LOCKUP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_LOCKUP_Pos
è

	)

1425 
	#CÜeDebug_DHCSR_S_SLEEP_Pos
 18U

	)

1426 
	#CÜeDebug_DHCSR_S_SLEEP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_SLEEP_Pos
è

	)

1428 
	#CÜeDebug_DHCSR_S_HALT_Pos
 17U

	)

1429 
	#CÜeDebug_DHCSR_S_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_S_HALT_Pos
è

	)

1431 
	#CÜeDebug_DHCSR_S_REGRDY_Pos
 16U

	)

1432 
	#CÜeDebug_DHCSR_S_REGRDY_Msk
 (1UL << 
CÜeDebug_DHCSR_S_REGRDY_Pos
è

	)

1434 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Pos
 5U

	)

1435 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Msk
 (1UL << 
CÜeDebug_DHCSR_C_SNAPSTALL_Pos
è

	)

1437 
	#CÜeDebug_DHCSR_C_MASKINTS_Pos
 3U

	)

1438 
	#CÜeDebug_DHCSR_C_MASKINTS_Msk
 (1UL << 
CÜeDebug_DHCSR_C_MASKINTS_Pos
è

	)

1440 
	#CÜeDebug_DHCSR_C_STEP_Pos
 2U

	)

1441 
	#CÜeDebug_DHCSR_C_STEP_Msk
 (1UL << 
CÜeDebug_DHCSR_C_STEP_Pos
è

	)

1443 
	#CÜeDebug_DHCSR_C_HALT_Pos
 1U

	)

1444 
	#CÜeDebug_DHCSR_C_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_C_HALT_Pos
è

	)

1446 
	#CÜeDebug_DHCSR_C_DEBUGEN_Pos
 0U

	)

1447 
	#CÜeDebug_DHCSR_C_DEBUGEN_Msk
 (1UL )

	)

1450 
	#CÜeDebug_DCRSR_REGWnR_Pos
 16U

	)

1451 
	#CÜeDebug_DCRSR_REGWnR_Msk
 (1UL << 
CÜeDebug_DCRSR_REGWnR_Pos
è

	)

1453 
	#CÜeDebug_DCRSR_REGSEL_Pos
 0U

	)

1454 
	#CÜeDebug_DCRSR_REGSEL_Msk
 (0x1FUL )

	)

1457 
	#CÜeDebug_DEMCR_TRCENA_Pos
 24U

	)

1458 
	#CÜeDebug_DEMCR_TRCENA_Msk
 (1UL << 
CÜeDebug_DEMCR_TRCENA_Pos
è

	)

1460 
	#CÜeDebug_DEMCR_MON_REQ_Pos
 19U

	)

1461 
	#CÜeDebug_DEMCR_MON_REQ_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_REQ_Pos
è

	)

1463 
	#CÜeDebug_DEMCR_MON_STEP_Pos
 18U

	)

1464 
	#CÜeDebug_DEMCR_MON_STEP_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_STEP_Pos
è

	)

1466 
	#CÜeDebug_DEMCR_MON_PEND_Pos
 17U

	)

1467 
	#CÜeDebug_DEMCR_MON_PEND_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_PEND_Pos
è

	)

1469 
	#CÜeDebug_DEMCR_MON_EN_Pos
 16U

	)

1470 
	#CÜeDebug_DEMCR_MON_EN_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_EN_Pos
è

	)

1472 
	#CÜeDebug_DEMCR_VC_HARDERR_Pos
 10U

	)

1473 
	#CÜeDebug_DEMCR_VC_HARDERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_HARDERR_Pos
è

	)

1475 
	#CÜeDebug_DEMCR_VC_INTERR_Pos
 9U

	)

1476 
	#CÜeDebug_DEMCR_VC_INTERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_INTERR_Pos
è

	)

1478 
	#CÜeDebug_DEMCR_VC_BUSERR_Pos
 8U

	)

1479 
	#CÜeDebug_DEMCR_VC_BUSERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_BUSERR_Pos
è

	)

1481 
	#CÜeDebug_DEMCR_VC_STATERR_Pos
 7U

	)

1482 
	#CÜeDebug_DEMCR_VC_STATERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_STATERR_Pos
è

	)

1484 
	#CÜeDebug_DEMCR_VC_CHKERR_Pos
 6U

	)

1485 
	#CÜeDebug_DEMCR_VC_CHKERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_CHKERR_Pos
è

	)

1487 
	#CÜeDebug_DEMCR_VC_NOCPERR_Pos
 5U

	)

1488 
	#CÜeDebug_DEMCR_VC_NOCPERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_NOCPERR_Pos
è

	)

1490 
	#CÜeDebug_DEMCR_VC_MMERR_Pos
 4U

	)

1491 
	#CÜeDebug_DEMCR_VC_MMERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_MMERR_Pos
è

	)

1493 
	#CÜeDebug_DEMCR_VC_CORERESET_Pos
 0U

	)

1494 
	#CÜeDebug_DEMCR_VC_CORERESET_Msk
 (1UL )

	)

1512 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

1520 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

1533 
	#SCS_BASE
 (0xE000E000ULè

	)

1534 
	#ITM_BASE
 (0xE0000000ULè

	)

1535 
	#DWT_BASE
 (0xE0001000ULè

	)

1536 
	#TPI_BASE
 (0xE0040000ULè

	)

1537 
	#CÜeDebug_BASE
 (0xE000EDF0ULè

	)

1538 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

1539 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

1540 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

1542 
	#SCnSCB
 ((
SCnSCB_Ty³
 *è
SCS_BASE
 )

	)

1543 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

1544 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

1545 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

1546 
	#ITM
 ((
ITM_Ty³
 *è
ITM_BASE
 )

	)

1547 
	#DWT
 ((
DWT_Ty³
 *è
DWT_BASE
 )

	)

1548 
	#TPI
 ((
TPI_Ty³
 *è
TPI_BASE
 )

	)

1549 
	#CÜeDebug
 ((
CÜeDebug_Ty³
 *è
CÜeDebug_BASE
è

	)

1551 #ià(
__MPU_PRESENT
 == 1U)

1552 
	#MPU_BASE
 (
SCS_BASE
 + 0x0D90ULè

	)

1553 
	#MPU
 ((
MPU_Ty³
 *è
MPU_BASE
 )

	)

1556 #ià(
__FPU_PRESENT
 == 1U)

1557 
	#FPU_BASE
 (
SCS_BASE
 + 0x0F30ULè

	)

1558 
	#FPU
 ((
FPU_Ty³
 *è
FPU_BASE
 )

	)

1596 
__STATIC_INLINE
 
NVIC_S‘PriÜ™yGroupšg
(
ušt32_t
 
PriÜ™yGroup
)

1598 
ušt32_t
 
»g_v®ue
;

1599 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1601 
»g_v®ue
 = 
SCB
->
AIRCR
;

1602 
»g_v®ue
 &ð~((
ušt32_t
)(
SCB_AIRCR_VECTKEY_Msk
 | 
SCB_AIRCR_PRIGROUP_Msk
));

1603 
»g_v®ue
 = (reg_value |

1604 ((
ušt32_t
)0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1605 (
PriÜ™yGroupTmp
 << 8U) );

1606 
SCB
->
AIRCR
 = 
»g_v®ue
;

1615 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™yGroupšg
()

1617  ((
ušt32_t
)((
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
è>> 
SCB_AIRCR_PRIGROUP_Pos
));

1626 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

1628 
NVIC
->
ISER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1637 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

1639 
NVIC
->
ICER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1650 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1652 ((
ušt32_t
)(((
NVIC
->
ISPR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1661 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1663 
NVIC
->
ISPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1672 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1674 
NVIC
->
ICPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1685 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘Aùive
(
IRQn_Ty³
 
IRQn
)

1687 ((
ušt32_t
)(((
NVIC
->
IABR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1698 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

1700 ià((
št32_t
)(
IRQn
) < 0)

1702 
SCB
->
SHP
[(((
ušt32_t
)(
št32_t
)
IRQn
è& 0xFUL)-4UL] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1706 
NVIC
->
IP
[((
ušt32_t
)(
št32_t
)
IRQn
)] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1720 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

1723 ià((
št32_t
)(
IRQn
) < 0)

1725 (((
ušt32_t
)
SCB
->
SHP
[(((ušt32_t)(
št32_t
)
IRQn
è& 0xFUL)-4UL] >> (8U - 
__NVIC_PRIO_BITS
)));

1729 (((
ušt32_t
)
NVIC
->
IP
[((ušt32_t)(
št32_t
)
IRQn
)] >> (8U - 
__NVIC_PRIO_BITS
)));

1745 
__STATIC_INLINE
 
ušt32_t
 
NVIC_EncodePriÜ™y
 (ušt32_ˆ
PriÜ™yGroup
, ušt32_ˆ
P»em±PriÜ™y
, ušt32_ˆ
SubPriÜ™y
)

1747 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1748 
ušt32_t
 
P»em±PriÜ™yB™s
;

1749 
ušt32_t
 
SubPriÜ™yB™s
;

1751 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1752 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1755 ((
P»em±PriÜ™y
 & (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)è- 1UL)è<< 
SubPriÜ™yB™s
) |

1756 ((
SubPriÜ™y
 & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL)))

1772 
__STATIC_INLINE
 
NVIC_DecodePriÜ™y
 (
ušt32_t
 
PriÜ™y
, ušt32_ˆ
PriÜ™yGroup
, ušt32_t* cÚ¡ 
pP»em±PriÜ™y
, ušt32_t* cÚ¡ 
pSubPriÜ™y
)

1774 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1775 
ušt32_t
 
P»em±PriÜ™yB™s
;

1776 
ušt32_t
 
SubPriÜ™yB™s
;

1778 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1779 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1781 *
pP»em±PriÜ™y
 = (
PriÜ™y
 >> 
SubPriÜ™yB™s
è& (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)) - 1UL);

1782 *
pSubPriÜ™y
 = (
PriÜ™y
 ) & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL);

1790 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

1792 
__DSB
();

1794 
SCB
->
AIRCR
 = (
ušt32_t
)((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1795 (
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
) |

1796 
SCB_AIRCR_SYSRESETREQ_Msk
 );

1797 
__DSB
();

1801 
__NOP
();

1817 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

1830 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

1832 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

1837 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

1838 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

1839 
SysTick
->
VAL
 = 0UL;

1840 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

1841 
SysTick_CTRL_TICKINT_Msk
 |

1842 
SysTick_CTRL_ENABLE_Msk
;

1860 vÞ©ž
št32_t
 
ITM_RxBufãr
;

1861 
	#ITM_RXBUFFER_EMPTY
 0x5AA55AA5U

	)

1872 
__STATIC_INLINE
 
ušt32_t
 
ITM_S’dCh¬
 (ušt32_ˆ
ch
)

1874 ià(((
	gITM
->
	gTCR
 & 
	gITM_TCR_ITMENA_Msk
) != 0UL) &&

1875 ((
ITM
->
TER
 & 1UL ) != 0UL) )

1877 
ITM
->
PORT
[0U].
u32
 == 0UL)

1879 
__NOP
();

1881 
	gITM
->
	gPORT
[0U].
	gu8
 = (
ušt8_t
)
ch
;

1883  (
	gch
);

1893 
__STATIC_INLINE
 
št32_t
 
ITM_ReûiveCh¬
 ()

1895 
št32_t
 
	gch
 = -1;

1897 ià(
	gITM_RxBufãr
 !ð
ITM_RXBUFFER_EMPTY
)

1899 
ch
 = 
ITM_RxBufãr
;

1900 
	gITM_RxBufãr
 = 
ITM_RXBUFFER_EMPTY
;

1903  (
	gch
);

1913 
__STATIC_INLINE
 
št32_t
 
ITM_CheckCh¬
 ()

1916 ià(
	gITM_RxBufãr
 =ð
ITM_RXBUFFER_EMPTY
)

1931 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_cm7.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CM7_H_GENERIC


42 
	#__CORE_CM7_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__CM7_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__CM7_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__CM7_CMSIS_VERSION
 ((
__CM7_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__CM7_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_M
 (0x07Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 #ià
defšed
 ( 
__CC_ARM
 )

125 #ià
defšed
 
__TARGET_FPU_VFP


126 #ià(
__FPU_PRESENT
 == 1U)

127 
	#__FPU_USED
 1U

	)

130 
	#__FPU_USED
 0U

	)

133 
	#__FPU_USED
 0U

	)

136 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

137 #ià
defšed
 
__ARM_PCS_VFP


138 #ià(
__FPU_PRESENT
 == 1)

139 
	#__FPU_USED
 1U

	)

142 
	#__FPU_USED
 0U

	)

145 
	#__FPU_USED
 0U

	)

148 #–ià
defšed
 ( 
__GNUC__
 )

149 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

150 #ià(
__FPU_PRESENT
 == 1U)

151 
	#__FPU_USED
 1U

	)

154 
	#__FPU_USED
 0U

	)

157 
	#__FPU_USED
 0U

	)

160 #–ià
defšed
 ( 
__ICCARM__
 )

161 #ià
defšed
 
__ARMVFP__


162 #ià(
__FPU_PRESENT
 == 1U)

163 
	#__FPU_USED
 1U

	)

166 
	#__FPU_USED
 0U

	)

169 
	#__FPU_USED
 0U

	)

172 #–ià
defšed
 ( 
__TMS470__
 )

173 #ià
defšed
 
__TI_VFP_SUPPORT__


174 #ià(
__FPU_PRESENT
 == 1U)

175 
	#__FPU_USED
 1U

	)

178 
	#__FPU_USED
 0U

	)

181 
	#__FPU_USED
 0U

	)

184 #–ià
defšed
 ( 
__TASKING__
 )

185 #ià
defšed
 
__FPU_VFP__


186 #ià(
__FPU_PRESENT
 == 1U)

187 
	#__FPU_USED
 1U

	)

190 
	#__FPU_USED
 0U

	)

193 
	#__FPU_USED
 0U

	)

196 #–ià
defšed
 ( 
__CSMC__
 )

197 #iàÐ
__CSMC__
 & 0x400U)

198 #ià(
__FPU_PRESENT
 == 1U)

199 
	#__FPU_USED
 1U

	)

202 
	#__FPU_USED
 0U

	)

205 
	#__FPU_USED
 0U

	)

210 
	~"cÜe_cmIn¡r.h
"

211 
	~"cÜe_cmFunc.h
"

212 
	~"cÜe_cmSimd.h
"

214 #ifdeà
__ýlu¥lus


220 #iâdeà
__CMSIS_GENERIC


222 #iâdeà
__CORE_CM7_H_DEPENDANT


223 
	#__CORE_CM7_H_DEPENDANT


	)

225 #ifdeà
__ýlu¥lus


230 #ià
defšed
 
__CHECK_DEVICE_DEFINES


231 #iâdeà
__CM7_REV


232 
	#__CM7_REV
 0x0000U

	)

236 #iâdeà
__FPU_PRESENT


237 
	#__FPU_PRESENT
 0U

	)

241 #iâdeà
__MPU_PRESENT


242 
	#__MPU_PRESENT
 0U

	)

246 #iâdeà
__ICACHE_PRESENT


247 
	#__ICACHE_PRESENT
 0U

	)

251 #iâdeà
__DCACHE_PRESENT


252 
	#__DCACHE_PRESENT
 0U

	)

256 #iâdeà
__DTCM_PRESENT


257 
	#__DTCM_PRESENT
 0U

	)

261 #iâdeà
__NVIC_PRIO_BITS


262 
	#__NVIC_PRIO_BITS
 3U

	)

266 #iâdeà
__V’dÜ_SysTickCÚfig


267 
	#__V’dÜ_SysTickCÚfig
 0U

	)

280 #ifdeà
__ýlu¥lus


281 
	#__I
 vÞ©ž

	)

283 
	#__I
 vÞ©žcÚ¡

	)

285 
	#__O
 vÞ©ž

	)

286 
	#__IO
 vÞ©ž

	)

289 
	#__IM
 vÞ©žcÚ¡

	)

290 
	#__OM
 vÞ©ž

	)

291 
	#__IOM
 vÞ©ž

	)

327 
ušt32_t
 
_»£rved0
:16;

328 
ušt32_t
 
GE
:4;

329 
ušt32_t
 
_»£rved1
:7;

330 
ušt32_t
 
Q
:1;

331 
ušt32_t
 
V
:1;

332 
ušt32_t
 
C
:1;

333 
ušt32_t
 
Z
:1;

334 
ušt32_t
 
N
:1;

335 } 
b
;

336 
ušt32_t
 
w
;

337 } 
	tAPSR_Ty³
;

340 
	#APSR_N_Pos
 31U

	)

341 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

343 
	#APSR_Z_Pos
 30U

	)

344 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

346 
	#APSR_C_Pos
 29U

	)

347 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

349 
	#APSR_V_Pos
 28U

	)

350 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

352 
	#APSR_Q_Pos
 27U

	)

353 
	#APSR_Q_Msk
 (1UL << 
APSR_Q_Pos
è

	)

355 
	#APSR_GE_Pos
 16U

	)

356 
	#APSR_GE_Msk
 (0xFUL << 
APSR_GE_Pos
è

	)

366 
ušt32_t
 
ISR
:9;

367 
ušt32_t
 
_»£rved0
:23;

368 } 
b
;

369 
ušt32_t
 
w
;

370 } 
	tIPSR_Ty³
;

373 
	#IPSR_ISR_Pos
 0U

	)

374 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

384 
ušt32_t
 
ISR
:9;

385 
ušt32_t
 
_»£rved0
:7;

386 
ušt32_t
 
GE
:4;

387 
ušt32_t
 
_»£rved1
:4;

388 
ušt32_t
 
T
:1;

389 
ušt32_t
 
IT
:2;

390 
ušt32_t
 
Q
:1;

391 
ušt32_t
 
V
:1;

392 
ušt32_t
 
C
:1;

393 
ušt32_t
 
Z
:1;

394 
ušt32_t
 
N
:1;

395 } 
b
;

396 
ušt32_t
 
w
;

397 } 
	txPSR_Ty³
;

400 
	#xPSR_N_Pos
 31U

	)

401 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

403 
	#xPSR_Z_Pos
 30U

	)

404 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

406 
	#xPSR_C_Pos
 29U

	)

407 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

409 
	#xPSR_V_Pos
 28U

	)

410 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

412 
	#xPSR_Q_Pos
 27U

	)

413 
	#xPSR_Q_Msk
 (1UL << 
xPSR_Q_Pos
è

	)

415 
	#xPSR_IT_Pos
 25U

	)

416 
	#xPSR_IT_Msk
 (3UL << 
xPSR_IT_Pos
è

	)

418 
	#xPSR_T_Pos
 24U

	)

419 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

421 
	#xPSR_GE_Pos
 16U

	)

422 
	#xPSR_GE_Msk
 (0xFUL << 
xPSR_GE_Pos
è

	)

424 
	#xPSR_ISR_Pos
 0U

	)

425 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

435 
ušt32_t
 
nPRIV
:1;

436 
ušt32_t
 
SPSEL
:1;

437 
ušt32_t
 
FPCA
:1;

438 
ušt32_t
 
_»£rved0
:29;

439 } 
b
;

440 
ušt32_t
 
w
;

441 } 
	tCONTROL_Ty³
;

444 
	#CONTROL_FPCA_Pos
 2U

	)

445 
	#CONTROL_FPCA_Msk
 (1UL << 
CONTROL_FPCA_Pos
è

	)

447 
	#CONTROL_SPSEL_Pos
 1U

	)

448 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

450 
	#CONTROL_nPRIV_Pos
 0U

	)

451 
	#CONTROL_nPRIV_Msk
 (1UL )

	)

468 
__IOM
 
ušt32_t
 
ISER
[8U];

469 
ušt32_t
 
RESERVED0
[24U];

470 
__IOM
 
ušt32_t
 
ICER
[8U];

471 
ušt32_t
 
RSERVED1
[24U];

472 
__IOM
 
ušt32_t
 
ISPR
[8U];

473 
ušt32_t
 
RESERVED2
[24U];

474 
__IOM
 
ušt32_t
 
ICPR
[8U];

475 
ušt32_t
 
RESERVED3
[24U];

476 
__IOM
 
ušt32_t
 
IABR
[8U];

477 
ušt32_t
 
RESERVED4
[56U];

478 
__IOM
 
ušt8_t
 
IP
[240U];

479 
ušt32_t
 
RESERVED5
[644U];

480 
__OM
 
ušt32_t
 
STIR
;

481 } 
	tNVIC_Ty³
;

484 
	#NVIC_STIR_INTID_Pos
 0U

	)

485 
	#NVIC_STIR_INTID_Msk
 (0x1FFUL )

	)

502 
__IM
 
ušt32_t
 
CPUID
;

503 
__IOM
 
ušt32_t
 
ICSR
;

504 
__IOM
 
ušt32_t
 
VTOR
;

505 
__IOM
 
ušt32_t
 
AIRCR
;

506 
__IOM
 
ušt32_t
 
SCR
;

507 
__IOM
 
ušt32_t
 
CCR
;

508 
__IOM
 
ušt8_t
 
SHPR
[12U];

509 
__IOM
 
ušt32_t
 
SHCSR
;

510 
__IOM
 
ušt32_t
 
CFSR
;

511 
__IOM
 
ušt32_t
 
HFSR
;

512 
__IOM
 
ušt32_t
 
DFSR
;

513 
__IOM
 
ušt32_t
 
MMFAR
;

514 
__IOM
 
ušt32_t
 
BFAR
;

515 
__IOM
 
ušt32_t
 
AFSR
;

516 
__IM
 
ušt32_t
 
ID_PFR
[2U];

517 
__IM
 
ušt32_t
 
ID_DFR
;

518 
__IM
 
ušt32_t
 
ID_AFR
;

519 
__IM
 
ušt32_t
 
ID_MFR
[4U];

520 
__IM
 
ušt32_t
 
ID_ISAR
[5U];

521 
ušt32_t
 
RESERVED0
[1U];

522 
__IM
 
ušt32_t
 
CLIDR
;

523 
__IM
 
ušt32_t
 
CTR
;

524 
__IM
 
ušt32_t
 
CCSIDR
;

525 
__IOM
 
ušt32_t
 
CSSELR
;

526 
__IOM
 
ušt32_t
 
CPACR
;

527 
ušt32_t
 
RESERVED3
[93U];

528 
__OM
 
ušt32_t
 
STIR
;

529 
ušt32_t
 
RESERVED4
[15U];

530 
__IM
 
ušt32_t
 
MVFR0
;

531 
__IM
 
ušt32_t
 
MVFR1
;

532 
__IM
 
ušt32_t
 
MVFR2
;

533 
ušt32_t
 
RESERVED5
[1U];

534 
__OM
 
ušt32_t
 
ICIALLU
;

535 
ušt32_t
 
RESERVED6
[1U];

536 
__OM
 
ušt32_t
 
ICIMVAU
;

537 
__OM
 
ušt32_t
 
DCIMVAC
;

538 
__OM
 
ušt32_t
 
DCISW
;

539 
__OM
 
ušt32_t
 
DCCMVAU
;

540 
__OM
 
ušt32_t
 
DCCMVAC
;

541 
__OM
 
ušt32_t
 
DCCSW
;

542 
__OM
 
ušt32_t
 
DCCIMVAC
;

543 
__OM
 
ušt32_t
 
DCCISW
;

544 
ušt32_t
 
RESERVED7
[6U];

545 
__IOM
 
ušt32_t
 
ITCMCR
;

546 
__IOM
 
ušt32_t
 
DTCMCR
;

547 
__IOM
 
ušt32_t
 
AHBPCR
;

548 
__IOM
 
ušt32_t
 
CACR
;

549 
__IOM
 
ušt32_t
 
AHBSCR
;

550 
ušt32_t
 
RESERVED8
[1U];

551 
__IOM
 
ušt32_t
 
ABFSR
;

552 } 
	tSCB_Ty³
;

555 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

556 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

558 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

559 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

561 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

562 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

564 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

565 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

567 
	#SCB_CPUID_REVISION_Pos
 0U

	)

568 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

571 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

572 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

574 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

575 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

577 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

578 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

580 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

581 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

583 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

584 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

586 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

587 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

589 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

590 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

592 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

593 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

595 
	#SCB_ICSR_RETTOBASE_Pos
 11U

	)

596 
	#SCB_ICSR_RETTOBASE_Msk
 (1UL << 
SCB_ICSR_RETTOBASE_Pos
è

	)

598 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

599 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

602 
	#SCB_VTOR_TBLOFF_Pos
 7U

	)

603 
	#SCB_VTOR_TBLOFF_Msk
 (0x1FFFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

606 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

607 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

609 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

610 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

612 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

613 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

615 
	#SCB_AIRCR_PRIGROUP_Pos
 8U

	)

616 
	#SCB_AIRCR_PRIGROUP_Msk
 (7UL << 
SCB_AIRCR_PRIGROUP_Pos
è

	)

618 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

619 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

621 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

622 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

624 
	#SCB_AIRCR_VECTRESET_Pos
 0U

	)

625 
	#SCB_AIRCR_VECTRESET_Msk
 (1UL )

	)

628 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

629 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

631 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

632 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

634 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

635 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

638 
	#SCB_CCR_BP_Pos
 18U

	)

639 
	#SCB_CCR_BP_Msk
 (1UL << 
SCB_CCR_BP_Pos
è

	)

641 
	#SCB_CCR_IC_Pos
 17U

	)

642 
	#SCB_CCR_IC_Msk
 (1UL << 
SCB_CCR_IC_Pos
è

	)

644 
	#SCB_CCR_DC_Pos
 16U

	)

645 
	#SCB_CCR_DC_Msk
 (1UL << 
SCB_CCR_DC_Pos
è

	)

647 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

648 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

650 
	#SCB_CCR_BFHFNMIGN_Pos
 8U

	)

651 
	#SCB_CCR_BFHFNMIGN_Msk
 (1UL << 
SCB_CCR_BFHFNMIGN_Pos
è

	)

653 
	#SCB_CCR_DIV_0_TRP_Pos
 4U

	)

654 
	#SCB_CCR_DIV_0_TRP_Msk
 (1UL << 
SCB_CCR_DIV_0_TRP_Pos
è

	)

656 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

657 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

659 
	#SCB_CCR_USERSETMPEND_Pos
 1U

	)

660 
	#SCB_CCR_USERSETMPEND_Msk
 (1UL << 
SCB_CCR_USERSETMPEND_Pos
è

	)

662 
	#SCB_CCR_NONBASETHRDENA_Pos
 0U

	)

663 
	#SCB_CCR_NONBASETHRDENA_Msk
 (1UL )

	)

666 
	#SCB_SHCSR_USGFAULTENA_Pos
 18U

	)

667 
	#SCB_SHCSR_USGFAULTENA_Msk
 (1UL << 
SCB_SHCSR_USGFAULTENA_Pos
è

	)

669 
	#SCB_SHCSR_BUSFAULTENA_Pos
 17U

	)

670 
	#SCB_SHCSR_BUSFAULTENA_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTENA_Pos
è

	)

672 
	#SCB_SHCSR_MEMFAULTENA_Pos
 16U

	)

673 
	#SCB_SHCSR_MEMFAULTENA_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTENA_Pos
è

	)

675 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

676 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

678 
	#SCB_SHCSR_BUSFAULTPENDED_Pos
 14U

	)

679 
	#SCB_SHCSR_BUSFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTPENDED_Pos
è

	)

681 
	#SCB_SHCSR_MEMFAULTPENDED_Pos
 13U

	)

682 
	#SCB_SHCSR_MEMFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTPENDED_Pos
è

	)

684 
	#SCB_SHCSR_USGFAULTPENDED_Pos
 12U

	)

685 
	#SCB_SHCSR_USGFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_USGFAULTPENDED_Pos
è

	)

687 
	#SCB_SHCSR_SYSTICKACT_Pos
 11U

	)

688 
	#SCB_SHCSR_SYSTICKACT_Msk
 (1UL << 
SCB_SHCSR_SYSTICKACT_Pos
è

	)

690 
	#SCB_SHCSR_PENDSVACT_Pos
 10U

	)

691 
	#SCB_SHCSR_PENDSVACT_Msk
 (1UL << 
SCB_SHCSR_PENDSVACT_Pos
è

	)

693 
	#SCB_SHCSR_MONITORACT_Pos
 8U

	)

694 
	#SCB_SHCSR_MONITORACT_Msk
 (1UL << 
SCB_SHCSR_MONITORACT_Pos
è

	)

696 
	#SCB_SHCSR_SVCALLACT_Pos
 7U

	)

697 
	#SCB_SHCSR_SVCALLACT_Msk
 (1UL << 
SCB_SHCSR_SVCALLACT_Pos
è

	)

699 
	#SCB_SHCSR_USGFAULTACT_Pos
 3U

	)

700 
	#SCB_SHCSR_USGFAULTACT_Msk
 (1UL << 
SCB_SHCSR_USGFAULTACT_Pos
è

	)

702 
	#SCB_SHCSR_BUSFAULTACT_Pos
 1U

	)

703 
	#SCB_SHCSR_BUSFAULTACT_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTACT_Pos
è

	)

705 
	#SCB_SHCSR_MEMFAULTACT_Pos
 0U

	)

706 
	#SCB_SHCSR_MEMFAULTACT_Msk
 (1UL )

	)

709 
	#SCB_CFSR_USGFAULTSR_Pos
 16U

	)

710 
	#SCB_CFSR_USGFAULTSR_Msk
 (0xFFFFUL << 
SCB_CFSR_USGFAULTSR_Pos
è

	)

712 
	#SCB_CFSR_BUSFAULTSR_Pos
 8U

	)

713 
	#SCB_CFSR_BUSFAULTSR_Msk
 (0xFFUL << 
SCB_CFSR_BUSFAULTSR_Pos
è

	)

715 
	#SCB_CFSR_MEMFAULTSR_Pos
 0U

	)

716 
	#SCB_CFSR_MEMFAULTSR_Msk
 (0xFFUL )

	)

719 
	#SCB_HFSR_DEBUGEVT_Pos
 31U

	)

720 
	#SCB_HFSR_DEBUGEVT_Msk
 (1UL << 
SCB_HFSR_DEBUGEVT_Pos
è

	)

722 
	#SCB_HFSR_FORCED_Pos
 30U

	)

723 
	#SCB_HFSR_FORCED_Msk
 (1UL << 
SCB_HFSR_FORCED_Pos
è

	)

725 
	#SCB_HFSR_VECTTBL_Pos
 1U

	)

726 
	#SCB_HFSR_VECTTBL_Msk
 (1UL << 
SCB_HFSR_VECTTBL_Pos
è

	)

729 
	#SCB_DFSR_EXTERNAL_Pos
 4U

	)

730 
	#SCB_DFSR_EXTERNAL_Msk
 (1UL << 
SCB_DFSR_EXTERNAL_Pos
è

	)

732 
	#SCB_DFSR_VCATCH_Pos
 3U

	)

733 
	#SCB_DFSR_VCATCH_Msk
 (1UL << 
SCB_DFSR_VCATCH_Pos
è

	)

735 
	#SCB_DFSR_DWTTRAP_Pos
 2U

	)

736 
	#SCB_DFSR_DWTTRAP_Msk
 (1UL << 
SCB_DFSR_DWTTRAP_Pos
è

	)

738 
	#SCB_DFSR_BKPT_Pos
 1U

	)

739 
	#SCB_DFSR_BKPT_Msk
 (1UL << 
SCB_DFSR_BKPT_Pos
è

	)

741 
	#SCB_DFSR_HALTED_Pos
 0U

	)

742 
	#SCB_DFSR_HALTED_Msk
 (1UL )

	)

745 
	#SCB_CLIDR_LOUU_Pos
 27U

	)

746 
	#SCB_CLIDR_LOUU_Msk
 (7UL << 
SCB_CLIDR_LOUU_Pos
è

	)

748 
	#SCB_CLIDR_LOC_Pos
 24U

	)

749 
	#SCB_CLIDR_LOC_Msk
 (7UL << 
SCB_CLIDR_LOC_Pos
è

	)

752 
	#SCB_CTR_FORMAT_Pos
 29U

	)

753 
	#SCB_CTR_FORMAT_Msk
 (7UL << 
SCB_CTR_FORMAT_Pos
è

	)

755 
	#SCB_CTR_CWG_Pos
 24U

	)

756 
	#SCB_CTR_CWG_Msk
 (0xFUL << 
SCB_CTR_CWG_Pos
è

	)

758 
	#SCB_CTR_ERG_Pos
 20U

	)

759 
	#SCB_CTR_ERG_Msk
 (0xFUL << 
SCB_CTR_ERG_Pos
è

	)

761 
	#SCB_CTR_DMINLINE_Pos
 16U

	)

762 
	#SCB_CTR_DMINLINE_Msk
 (0xFUL << 
SCB_CTR_DMINLINE_Pos
è

	)

764 
	#SCB_CTR_IMINLINE_Pos
 0U

	)

765 
	#SCB_CTR_IMINLINE_Msk
 (0xFUL )

	)

768 
	#SCB_CCSIDR_WT_Pos
 31U

	)

769 
	#SCB_CCSIDR_WT_Msk
 (1UL << 
SCB_CCSIDR_WT_Pos
è

	)

771 
	#SCB_CCSIDR_WB_Pos
 30U

	)

772 
	#SCB_CCSIDR_WB_Msk
 (1UL << 
SCB_CCSIDR_WB_Pos
è

	)

774 
	#SCB_CCSIDR_RA_Pos
 29U

	)

775 
	#SCB_CCSIDR_RA_Msk
 (1UL << 
SCB_CCSIDR_RA_Pos
è

	)

777 
	#SCB_CCSIDR_WA_Pos
 28U

	)

778 
	#SCB_CCSIDR_WA_Msk
 (1UL << 
SCB_CCSIDR_WA_Pos
è

	)

780 
	#SCB_CCSIDR_NUMSETS_Pos
 13U

	)

781 
	#SCB_CCSIDR_NUMSETS_Msk
 (0x7FFFUL << 
SCB_CCSIDR_NUMSETS_Pos
è

	)

783 
	#SCB_CCSIDR_ASSOCIATIVITY_Pos
 3U

	)

784 
	#SCB_CCSIDR_ASSOCIATIVITY_Msk
 (0x3FFUL << 
SCB_CCSIDR_ASSOCIATIVITY_Pos
è

	)

786 
	#SCB_CCSIDR_LINESIZE_Pos
 0U

	)

787 
	#SCB_CCSIDR_LINESIZE_Msk
 (7UL )

	)

790 
	#SCB_CSSELR_LEVEL_Pos
 1U

	)

791 
	#SCB_CSSELR_LEVEL_Msk
 (7UL << 
SCB_CSSELR_LEVEL_Pos
è

	)

793 
	#SCB_CSSELR_IND_Pos
 0U

	)

794 
	#SCB_CSSELR_IND_Msk
 (1UL )

	)

797 
	#SCB_STIR_INTID_Pos
 0U

	)

798 
	#SCB_STIR_INTID_Msk
 (0x1FFUL )

	)

801 
	#SCB_DCISW_WAY_Pos
 30U

	)

802 
	#SCB_DCISW_WAY_Msk
 (3UL << 
SCB_DCISW_WAY_Pos
è

	)

804 
	#SCB_DCISW_SET_Pos
 5U

	)

805 
	#SCB_DCISW_SET_Msk
 (0x1FFUL << 
SCB_DCISW_SET_Pos
è

	)

808 
	#SCB_DCCSW_WAY_Pos
 30U

	)

809 
	#SCB_DCCSW_WAY_Msk
 (3UL << 
SCB_DCCSW_WAY_Pos
è

	)

811 
	#SCB_DCCSW_SET_Pos
 5U

	)

812 
	#SCB_DCCSW_SET_Msk
 (0x1FFUL << 
SCB_DCCSW_SET_Pos
è

	)

815 
	#SCB_DCCISW_WAY_Pos
 30U

	)

816 
	#SCB_DCCISW_WAY_Msk
 (3UL << 
SCB_DCCISW_WAY_Pos
è

	)

818 
	#SCB_DCCISW_SET_Pos
 5U

	)

819 
	#SCB_DCCISW_SET_Msk
 (0x1FFUL << 
SCB_DCCISW_SET_Pos
è

	)

822 
	#SCB_ITCMCR_SZ_Pos
 3U

	)

823 
	#SCB_ITCMCR_SZ_Msk
 (0xFUL << 
SCB_ITCMCR_SZ_Pos
è

	)

825 
	#SCB_ITCMCR_RETEN_Pos
 2U

	)

826 
	#SCB_ITCMCR_RETEN_Msk
 (1UL << 
SCB_ITCMCR_RETEN_Pos
è

	)

828 
	#SCB_ITCMCR_RMW_Pos
 1U

	)

829 
	#SCB_ITCMCR_RMW_Msk
 (1UL << 
SCB_ITCMCR_RMW_Pos
è

	)

831 
	#SCB_ITCMCR_EN_Pos
 0U

	)

832 
	#SCB_ITCMCR_EN_Msk
 (1UL )

	)

835 
	#SCB_DTCMCR_SZ_Pos
 3U

	)

836 
	#SCB_DTCMCR_SZ_Msk
 (0xFUL << 
SCB_DTCMCR_SZ_Pos
è

	)

838 
	#SCB_DTCMCR_RETEN_Pos
 2U

	)

839 
	#SCB_DTCMCR_RETEN_Msk
 (1UL << 
SCB_DTCMCR_RETEN_Pos
è

	)

841 
	#SCB_DTCMCR_RMW_Pos
 1U

	)

842 
	#SCB_DTCMCR_RMW_Msk
 (1UL << 
SCB_DTCMCR_RMW_Pos
è

	)

844 
	#SCB_DTCMCR_EN_Pos
 0U

	)

845 
	#SCB_DTCMCR_EN_Msk
 (1UL )

	)

848 
	#SCB_AHBPCR_SZ_Pos
 1U

	)

849 
	#SCB_AHBPCR_SZ_Msk
 (7UL << 
SCB_AHBPCR_SZ_Pos
è

	)

851 
	#SCB_AHBPCR_EN_Pos
 0U

	)

852 
	#SCB_AHBPCR_EN_Msk
 (1UL )

	)

855 
	#SCB_CACR_FORCEWT_Pos
 2U

	)

856 
	#SCB_CACR_FORCEWT_Msk
 (1UL << 
SCB_CACR_FORCEWT_Pos
è

	)

858 
	#SCB_CACR_ECCEN_Pos
 1U

	)

859 
	#SCB_CACR_ECCEN_Msk
 (1UL << 
SCB_CACR_ECCEN_Pos
è

	)

861 
	#SCB_CACR_SIWT_Pos
 0U

	)

862 
	#SCB_CACR_SIWT_Msk
 (1UL )

	)

865 
	#SCB_AHBSCR_INITCOUNT_Pos
 11U

	)

866 
	#SCB_AHBSCR_INITCOUNT_Msk
 (0x1FUL << 
SCB_AHBPCR_INITCOUNT_Pos
è

	)

868 
	#SCB_AHBSCR_TPRI_Pos
 2U

	)

869 
	#SCB_AHBSCR_TPRI_Msk
 (0x1FFUL << 
SCB_AHBPCR_TPRI_Pos
è

	)

871 
	#SCB_AHBSCR_CTL_Pos
 0U

	)

872 
	#SCB_AHBSCR_CTL_Msk
 (3UL )

	)

875 
	#SCB_ABFSR_AXIMTYPE_Pos
 8U

	)

876 
	#SCB_ABFSR_AXIMTYPE_Msk
 (3UL << 
SCB_ABFSR_AXIMTYPE_Pos
è

	)

878 
	#SCB_ABFSR_EPPB_Pos
 4U

	)

879 
	#SCB_ABFSR_EPPB_Msk
 (1UL << 
SCB_ABFSR_EPPB_Pos
è

	)

881 
	#SCB_ABFSR_AXIM_Pos
 3U

	)

882 
	#SCB_ABFSR_AXIM_Msk
 (1UL << 
SCB_ABFSR_AXIM_Pos
è

	)

884 
	#SCB_ABFSR_AHBP_Pos
 2U

	)

885 
	#SCB_ABFSR_AHBP_Msk
 (1UL << 
SCB_ABFSR_AHBP_Pos
è

	)

887 
	#SCB_ABFSR_DTCM_Pos
 1U

	)

888 
	#SCB_ABFSR_DTCM_Msk
 (1UL << 
SCB_ABFSR_DTCM_Pos
è

	)

890 
	#SCB_ABFSR_ITCM_Pos
 0U

	)

891 
	#SCB_ABFSR_ITCM_Msk
 (1UL )

	)

908 
ušt32_t
 
RESERVED0
[1U];

909 
__IM
 
ušt32_t
 
ICTR
;

910 
__IOM
 
ušt32_t
 
ACTLR
;

911 } 
	tSCnSCB_Ty³
;

914 
	#SCnSCB_ICTR_INTLINESNUM_Pos
 0U

	)

915 
	#SCnSCB_ICTR_INTLINESNUM_Msk
 (0xFUL )

	)

918 
	#SCnSCB_ACTLR_DISITMATBFLUSH_Pos
 12U

	)

919 
	#SCnSCB_ACTLR_DISITMATBFLUSH_Msk
 (1UL << 
SCnSCB_ACTLR_DISITMATBFLUSH_Pos
è

	)

921 
	#SCnSCB_ACTLR_DISRAMODE_Pos
 11U

	)

922 
	#SCnSCB_ACTLR_DISRAMODE_Msk
 (1UL << 
SCnSCB_ACTLR_DISRAMODE_Pos
è

	)

924 
	#SCnSCB_ACTLR_FPEXCODIS_Pos
 10U

	)

925 
	#SCnSCB_ACTLR_FPEXCODIS_Msk
 (1UL << 
SCnSCB_ACTLR_FPEXCODIS_Pos
è

	)

927 
	#SCnSCB_ACTLR_DISFOLD_Pos
 2U

	)

928 
	#SCnSCB_ACTLR_DISFOLD_Msk
 (1UL << 
SCnSCB_ACTLR_DISFOLD_Pos
è

	)

930 
	#SCnSCB_ACTLR_DISMCYCINT_Pos
 0U

	)

931 
	#SCnSCB_ACTLR_DISMCYCINT_Msk
 (1UL )

	)

948 
__IOM
 
ušt32_t
 
CTRL
;

949 
__IOM
 
ušt32_t
 
LOAD
;

950 
__IOM
 
ušt32_t
 
VAL
;

951 
__IM
 
ušt32_t
 
CALIB
;

952 } 
	tSysTick_Ty³
;

955 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

956 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

958 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

959 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

961 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

962 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

964 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

965 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

968 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

969 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

972 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

973 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

976 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

977 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

979 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

980 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

982 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

983 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

1000 
__OM
 union

1002 
__OM
 
ušt8_t
 
u8
;

1003 
__OM
 
ušt16_t
 
u16
;

1004 
__OM
 
ušt32_t
 
u32
;

1005 } 
PORT
 [32U];

1006 
ušt32_t
 
RESERVED0
[864U];

1007 
__IOM
 
ušt32_t
 
TER
;

1008 
ušt32_t
 
RESERVED1
[15U];

1009 
__IOM
 
ušt32_t
 
TPR
;

1010 
ušt32_t
 
RESERVED2
[15U];

1011 
__IOM
 
ušt32_t
 
TCR
;

1012 
ušt32_t
 
RESERVED3
[29U];

1013 
__OM
 
ušt32_t
 
IWR
;

1014 
__IM
 
ušt32_t
 
IRR
;

1015 
__IOM
 
ušt32_t
 
IMCR
;

1016 
ušt32_t
 
RESERVED4
[43U];

1017 
__OM
 
ušt32_t
 
LAR
;

1018 
__IM
 
ušt32_t
 
LSR
;

1019 
ušt32_t
 
RESERVED5
[6U];

1020 
__IM
 
ušt32_t
 
PID4
;

1021 
__IM
 
ušt32_t
 
PID5
;

1022 
__IM
 
ušt32_t
 
PID6
;

1023 
__IM
 
ušt32_t
 
PID7
;

1024 
__IM
 
ušt32_t
 
PID0
;

1025 
__IM
 
ušt32_t
 
PID1
;

1026 
__IM
 
ušt32_t
 
PID2
;

1027 
__IM
 
ušt32_t
 
PID3
;

1028 
__IM
 
ušt32_t
 
CID0
;

1029 
__IM
 
ušt32_t
 
CID1
;

1030 
__IM
 
ušt32_t
 
CID2
;

1031 
__IM
 
ušt32_t
 
CID3
;

1032 } 
	tITM_Ty³
;

1035 
	#ITM_TPR_PRIVMASK_Pos
 0U

	)

1036 
	#ITM_TPR_PRIVMASK_Msk
 (0xFUL )

	)

1039 
	#ITM_TCR_BUSY_Pos
 23U

	)

1040 
	#ITM_TCR_BUSY_Msk
 (1UL << 
ITM_TCR_BUSY_Pos
è

	)

1042 
	#ITM_TCR_T¿ûBusID_Pos
 16U

	)

1043 
	#ITM_TCR_T¿ûBusID_Msk
 (0x7FUL << 
ITM_TCR_T¿ûBusID_Pos
è

	)

1045 
	#ITM_TCR_GTSFREQ_Pos
 10U

	)

1046 
	#ITM_TCR_GTSFREQ_Msk
 (3UL << 
ITM_TCR_GTSFREQ_Pos
è

	)

1048 
	#ITM_TCR_TSP»sÿË_Pos
 8U

	)

1049 
	#ITM_TCR_TSP»sÿË_Msk
 (3UL << 
ITM_TCR_TSP»sÿË_Pos
è

	)

1051 
	#ITM_TCR_SWOENA_Pos
 4U

	)

1052 
	#ITM_TCR_SWOENA_Msk
 (1UL << 
ITM_TCR_SWOENA_Pos
è

	)

1054 
	#ITM_TCR_DWTENA_Pos
 3U

	)

1055 
	#ITM_TCR_DWTENA_Msk
 (1UL << 
ITM_TCR_DWTENA_Pos
è

	)

1057 
	#ITM_TCR_SYNCENA_Pos
 2U

	)

1058 
	#ITM_TCR_SYNCENA_Msk
 (1UL << 
ITM_TCR_SYNCENA_Pos
è

	)

1060 
	#ITM_TCR_TSENA_Pos
 1U

	)

1061 
	#ITM_TCR_TSENA_Msk
 (1UL << 
ITM_TCR_TSENA_Pos
è

	)

1063 
	#ITM_TCR_ITMENA_Pos
 0U

	)

1064 
	#ITM_TCR_ITMENA_Msk
 (1UL )

	)

1067 
	#ITM_IWR_ATVALIDM_Pos
 0U

	)

1068 
	#ITM_IWR_ATVALIDM_Msk
 (1UL )

	)

1071 
	#ITM_IRR_ATREADYM_Pos
 0U

	)

1072 
	#ITM_IRR_ATREADYM_Msk
 (1UL )

	)

1075 
	#ITM_IMCR_INTEGRATION_Pos
 0U

	)

1076 
	#ITM_IMCR_INTEGRATION_Msk
 (1UL )

	)

1079 
	#ITM_LSR_By‹Acc_Pos
 2U

	)

1080 
	#ITM_LSR_By‹Acc_Msk
 (1UL << 
ITM_LSR_By‹Acc_Pos
è

	)

1082 
	#ITM_LSR_Acûss_Pos
 1U

	)

1083 
	#ITM_LSR_Acûss_Msk
 (1UL << 
ITM_LSR_Acûss_Pos
è

	)

1085 
	#ITM_LSR_P»£Á_Pos
 0U

	)

1086 
	#ITM_LSR_P»£Á_Msk
 (1UL )

	)

1103 
__IOM
 
ušt32_t
 
CTRL
;

1104 
__IOM
 
ušt32_t
 
CYCCNT
;

1105 
__IOM
 
ušt32_t
 
CPICNT
;

1106 
__IOM
 
ušt32_t
 
EXCCNT
;

1107 
__IOM
 
ušt32_t
 
SLEEPCNT
;

1108 
__IOM
 
ušt32_t
 
LSUCNT
;

1109 
__IOM
 
ušt32_t
 
FOLDCNT
;

1110 
__IM
 
ušt32_t
 
PCSR
;

1111 
__IOM
 
ušt32_t
 
COMP0
;

1112 
__IOM
 
ušt32_t
 
MASK0
;

1113 
__IOM
 
ušt32_t
 
FUNCTION0
;

1114 
ušt32_t
 
RESERVED0
[1U];

1115 
__IOM
 
ušt32_t
 
COMP1
;

1116 
__IOM
 
ušt32_t
 
MASK1
;

1117 
__IOM
 
ušt32_t
 
FUNCTION1
;

1118 
ušt32_t
 
RESERVED1
[1U];

1119 
__IOM
 
ušt32_t
 
COMP2
;

1120 
__IOM
 
ušt32_t
 
MASK2
;

1121 
__IOM
 
ušt32_t
 
FUNCTION2
;

1122 
ušt32_t
 
RESERVED2
[1U];

1123 
__IOM
 
ušt32_t
 
COMP3
;

1124 
__IOM
 
ušt32_t
 
MASK3
;

1125 
__IOM
 
ušt32_t
 
FUNCTION3
;

1126 
ušt32_t
 
RESERVED3
[981U];

1127 
__OM
 
ušt32_t
 
LAR
;

1128 
__IM
 
ušt32_t
 
LSR
;

1129 } 
	tDWT_Ty³
;

1132 
	#DWT_CTRL_NUMCOMP_Pos
 28U

	)

1133 
	#DWT_CTRL_NUMCOMP_Msk
 (0xFUL << 
DWT_CTRL_NUMCOMP_Pos
è

	)

1135 
	#DWT_CTRL_NOTRCPKT_Pos
 27U

	)

1136 
	#DWT_CTRL_NOTRCPKT_Msk
 (0x1UL << 
DWT_CTRL_NOTRCPKT_Pos
è

	)

1138 
	#DWT_CTRL_NOEXTTRIG_Pos
 26U

	)

1139 
	#DWT_CTRL_NOEXTTRIG_Msk
 (0x1UL << 
DWT_CTRL_NOEXTTRIG_Pos
è

	)

1141 
	#DWT_CTRL_NOCYCCNT_Pos
 25U

	)

1142 
	#DWT_CTRL_NOCYCCNT_Msk
 (0x1UL << 
DWT_CTRL_NOCYCCNT_Pos
è

	)

1144 
	#DWT_CTRL_NOPRFCNT_Pos
 24U

	)

1145 
	#DWT_CTRL_NOPRFCNT_Msk
 (0x1UL << 
DWT_CTRL_NOPRFCNT_Pos
è

	)

1147 
	#DWT_CTRL_CYCEVTENA_Pos
 22U

	)

1148 
	#DWT_CTRL_CYCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CYCEVTENA_Pos
è

	)

1150 
	#DWT_CTRL_FOLDEVTENA_Pos
 21U

	)

1151 
	#DWT_CTRL_FOLDEVTENA_Msk
 (0x1UL << 
DWT_CTRL_FOLDEVTENA_Pos
è

	)

1153 
	#DWT_CTRL_LSUEVTENA_Pos
 20U

	)

1154 
	#DWT_CTRL_LSUEVTENA_Msk
 (0x1UL << 
DWT_CTRL_LSUEVTENA_Pos
è

	)

1156 
	#DWT_CTRL_SLEEPEVTENA_Pos
 19U

	)

1157 
	#DWT_CTRL_SLEEPEVTENA_Msk
 (0x1UL << 
DWT_CTRL_SLEEPEVTENA_Pos
è

	)

1159 
	#DWT_CTRL_EXCEVTENA_Pos
 18U

	)

1160 
	#DWT_CTRL_EXCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_EXCEVTENA_Pos
è

	)

1162 
	#DWT_CTRL_CPIEVTENA_Pos
 17U

	)

1163 
	#DWT_CTRL_CPIEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CPIEVTENA_Pos
è

	)

1165 
	#DWT_CTRL_EXCTRCENA_Pos
 16U

	)

1166 
	#DWT_CTRL_EXCTRCENA_Msk
 (0x1UL << 
DWT_CTRL_EXCTRCENA_Pos
è

	)

1168 
	#DWT_CTRL_PCSAMPLENA_Pos
 12U

	)

1169 
	#DWT_CTRL_PCSAMPLENA_Msk
 (0x1UL << 
DWT_CTRL_PCSAMPLENA_Pos
è

	)

1171 
	#DWT_CTRL_SYNCTAP_Pos
 10U

	)

1172 
	#DWT_CTRL_SYNCTAP_Msk
 (0x3UL << 
DWT_CTRL_SYNCTAP_Pos
è

	)

1174 
	#DWT_CTRL_CYCTAP_Pos
 9U

	)

1175 
	#DWT_CTRL_CYCTAP_Msk
 (0x1UL << 
DWT_CTRL_CYCTAP_Pos
è

	)

1177 
	#DWT_CTRL_POSTINIT_Pos
 5U

	)

1178 
	#DWT_CTRL_POSTINIT_Msk
 (0xFUL << 
DWT_CTRL_POSTINIT_Pos
è

	)

1180 
	#DWT_CTRL_POSTPRESET_Pos
 1U

	)

1181 
	#DWT_CTRL_POSTPRESET_Msk
 (0xFUL << 
DWT_CTRL_POSTPRESET_Pos
è

	)

1183 
	#DWT_CTRL_CYCCNTENA_Pos
 0U

	)

1184 
	#DWT_CTRL_CYCCNTENA_Msk
 (0x1UL )

	)

1187 
	#DWT_CPICNT_CPICNT_Pos
 0U

	)

1188 
	#DWT_CPICNT_CPICNT_Msk
 (0xFFUL )

	)

1191 
	#DWT_EXCCNT_EXCCNT_Pos
 0U

	)

1192 
	#DWT_EXCCNT_EXCCNT_Msk
 (0xFFUL )

	)

1195 
	#DWT_SLEEPCNT_SLEEPCNT_Pos
 0U

	)

1196 
	#DWT_SLEEPCNT_SLEEPCNT_Msk
 (0xFFUL )

	)

1199 
	#DWT_LSUCNT_LSUCNT_Pos
 0U

	)

1200 
	#DWT_LSUCNT_LSUCNT_Msk
 (0xFFUL )

	)

1203 
	#DWT_FOLDCNT_FOLDCNT_Pos
 0U

	)

1204 
	#DWT_FOLDCNT_FOLDCNT_Msk
 (0xFFUL )

	)

1207 
	#DWT_MASK_MASK_Pos
 0U

	)

1208 
	#DWT_MASK_MASK_Msk
 (0x1FUL )

	)

1211 
	#DWT_FUNCTION_MATCHED_Pos
 24U

	)

1212 
	#DWT_FUNCTION_MATCHED_Msk
 (0x1UL << 
DWT_FUNCTION_MATCHED_Pos
è

	)

1214 
	#DWT_FUNCTION_DATAVADDR1_Pos
 16U

	)

1215 
	#DWT_FUNCTION_DATAVADDR1_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR1_Pos
è

	)

1217 
	#DWT_FUNCTION_DATAVADDR0_Pos
 12U

	)

1218 
	#DWT_FUNCTION_DATAVADDR0_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR0_Pos
è

	)

1220 
	#DWT_FUNCTION_DATAVSIZE_Pos
 10U

	)

1221 
	#DWT_FUNCTION_DATAVSIZE_Msk
 (0x3UL << 
DWT_FUNCTION_DATAVSIZE_Pos
è

	)

1223 
	#DWT_FUNCTION_LNK1ENA_Pos
 9U

	)

1224 
	#DWT_FUNCTION_LNK1ENA_Msk
 (0x1UL << 
DWT_FUNCTION_LNK1ENA_Pos
è

	)

1226 
	#DWT_FUNCTION_DATAVMATCH_Pos
 8U

	)

1227 
	#DWT_FUNCTION_DATAVMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_DATAVMATCH_Pos
è

	)

1229 
	#DWT_FUNCTION_CYCMATCH_Pos
 7U

	)

1230 
	#DWT_FUNCTION_CYCMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_CYCMATCH_Pos
è

	)

1232 
	#DWT_FUNCTION_EMITRANGE_Pos
 5U

	)

1233 
	#DWT_FUNCTION_EMITRANGE_Msk
 (0x1UL << 
DWT_FUNCTION_EMITRANGE_Pos
è

	)

1235 
	#DWT_FUNCTION_FUNCTION_Pos
 0U

	)

1236 
	#DWT_FUNCTION_FUNCTION_Msk
 (0xFUL )

	)

1253 
__IOM
 
ušt32_t
 
SSPSR
;

1254 
__IOM
 
ušt32_t
 
CSPSR
;

1255 
ušt32_t
 
RESERVED0
[2U];

1256 
__IOM
 
ušt32_t
 
ACPR
;

1257 
ušt32_t
 
RESERVED1
[55U];

1258 
__IOM
 
ušt32_t
 
SPPR
;

1259 
ušt32_t
 
RESERVED2
[131U];

1260 
__IM
 
ušt32_t
 
FFSR
;

1261 
__IOM
 
ušt32_t
 
FFCR
;

1262 
__IM
 
ušt32_t
 
FSCR
;

1263 
ušt32_t
 
RESERVED3
[759U];

1264 
__IM
 
ušt32_t
 
TRIGGER
;

1265 
__IM
 
ušt32_t
 
FIFO0
;

1266 
__IM
 
ušt32_t
 
ITATBCTR2
;

1267 
ušt32_t
 
RESERVED4
[1U];

1268 
__IM
 
ušt32_t
 
ITATBCTR0
;

1269 
__IM
 
ušt32_t
 
FIFO1
;

1270 
__IOM
 
ušt32_t
 
ITCTRL
;

1271 
ušt32_t
 
RESERVED5
[39U];

1272 
__IOM
 
ušt32_t
 
CLAIMSET
;

1273 
__IOM
 
ušt32_t
 
CLAIMCLR
;

1274 
ušt32_t
 
RESERVED7
[8U];

1275 
__IM
 
ušt32_t
 
DEVID
;

1276 
__IM
 
ušt32_t
 
DEVTYPE
;

1277 } 
	tTPI_Ty³
;

1280 
	#TPI_ACPR_PRESCALER_Pos
 0U

	)

1281 
	#TPI_ACPR_PRESCALER_Msk
 (0x1FFFUL )

	)

1284 
	#TPI_SPPR_TXMODE_Pos
 0U

	)

1285 
	#TPI_SPPR_TXMODE_Msk
 (0x3UL )

	)

1288 
	#TPI_FFSR_FtNÚStÝ_Pos
 3U

	)

1289 
	#TPI_FFSR_FtNÚStÝ_Msk
 (0x1UL << 
TPI_FFSR_FtNÚStÝ_Pos
è

	)

1291 
	#TPI_FFSR_TCP»£Á_Pos
 2U

	)

1292 
	#TPI_FFSR_TCP»£Á_Msk
 (0x1UL << 
TPI_FFSR_TCP»£Á_Pos
è

	)

1294 
	#TPI_FFSR_FtStÝ³d_Pos
 1U

	)

1295 
	#TPI_FFSR_FtStÝ³d_Msk
 (0x1UL << 
TPI_FFSR_FtStÝ³d_Pos
è

	)

1297 
	#TPI_FFSR_FlInProg_Pos
 0U

	)

1298 
	#TPI_FFSR_FlInProg_Msk
 (0x1UL )

	)

1301 
	#TPI_FFCR_TrigIn_Pos
 8U

	)

1302 
	#TPI_FFCR_TrigIn_Msk
 (0x1UL << 
TPI_FFCR_TrigIn_Pos
è

	)

1304 
	#TPI_FFCR_EnFCÚt_Pos
 1U

	)

1305 
	#TPI_FFCR_EnFCÚt_Msk
 (0x1UL << 
TPI_FFCR_EnFCÚt_Pos
è

	)

1308 
	#TPI_TRIGGER_TRIGGER_Pos
 0U

	)

1309 
	#TPI_TRIGGER_TRIGGER_Msk
 (0x1UL )

	)

1312 
	#TPI_FIFO0_ITM_ATVALID_Pos
 29U

	)

1313 
	#TPI_FIFO0_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ITM_ATVALID_Pos
è

	)

1315 
	#TPI_FIFO0_ITM_by‹couÁ_Pos
 27U

	)

1316 
	#TPI_FIFO0_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ITM_by‹couÁ_Pos
è

	)

1318 
	#TPI_FIFO0_ETM_ATVALID_Pos
 26U

	)

1319 
	#TPI_FIFO0_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ETM_ATVALID_Pos
è

	)

1321 
	#TPI_FIFO0_ETM_by‹couÁ_Pos
 24U

	)

1322 
	#TPI_FIFO0_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ETM_by‹couÁ_Pos
è

	)

1324 
	#TPI_FIFO0_ETM2_Pos
 16U

	)

1325 
	#TPI_FIFO0_ETM2_Msk
 (0xFFUL << 
TPI_FIFO0_ETM2_Pos
è

	)

1327 
	#TPI_FIFO0_ETM1_Pos
 8U

	)

1328 
	#TPI_FIFO0_ETM1_Msk
 (0xFFUL << 
TPI_FIFO0_ETM1_Pos
è

	)

1330 
	#TPI_FIFO0_ETM0_Pos
 0U

	)

1331 
	#TPI_FIFO0_ETM0_Msk
 (0xFFUL )

	)

1334 
	#TPI_ITATBCTR2_ATREADY_Pos
 0U

	)

1335 
	#TPI_ITATBCTR2_ATREADY_Msk
 (0x1UL )

	)

1338 
	#TPI_FIFO1_ITM_ATVALID_Pos
 29U

	)

1339 
	#TPI_FIFO1_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ITM_ATVALID_Pos
è

	)

1341 
	#TPI_FIFO1_ITM_by‹couÁ_Pos
 27U

	)

1342 
	#TPI_FIFO1_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ITM_by‹couÁ_Pos
è

	)

1344 
	#TPI_FIFO1_ETM_ATVALID_Pos
 26U

	)

1345 
	#TPI_FIFO1_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ETM_ATVALID_Pos
è

	)

1347 
	#TPI_FIFO1_ETM_by‹couÁ_Pos
 24U

	)

1348 
	#TPI_FIFO1_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ETM_by‹couÁ_Pos
è

	)

1350 
	#TPI_FIFO1_ITM2_Pos
 16U

	)

1351 
	#TPI_FIFO1_ITM2_Msk
 (0xFFUL << 
TPI_FIFO1_ITM2_Pos
è

	)

1353 
	#TPI_FIFO1_ITM1_Pos
 8U

	)

1354 
	#TPI_FIFO1_ITM1_Msk
 (0xFFUL << 
TPI_FIFO1_ITM1_Pos
è

	)

1356 
	#TPI_FIFO1_ITM0_Pos
 0U

	)

1357 
	#TPI_FIFO1_ITM0_Msk
 (0xFFUL )

	)

1360 
	#TPI_ITATBCTR0_ATREADY_Pos
 0U

	)

1361 
	#TPI_ITATBCTR0_ATREADY_Msk
 (0x1UL )

	)

1364 
	#TPI_ITCTRL_Mode_Pos
 0U

	)

1365 
	#TPI_ITCTRL_Mode_Msk
 (0x1UL )

	)

1368 
	#TPI_DEVID_NRZVALID_Pos
 11U

	)

1369 
	#TPI_DEVID_NRZVALID_Msk
 (0x1UL << 
TPI_DEVID_NRZVALID_Pos
è

	)

1371 
	#TPI_DEVID_MANCVALID_Pos
 10U

	)

1372 
	#TPI_DEVID_MANCVALID_Msk
 (0x1UL << 
TPI_DEVID_MANCVALID_Pos
è

	)

1374 
	#TPI_DEVID_PTINVALID_Pos
 9U

	)

1375 
	#TPI_DEVID_PTINVALID_Msk
 (0x1UL << 
TPI_DEVID_PTINVALID_Pos
è

	)

1377 
	#TPI_DEVID_MšBufSz_Pos
 6U

	)

1378 
	#TPI_DEVID_MšBufSz_Msk
 (0x7UL << 
TPI_DEVID_MšBufSz_Pos
è

	)

1380 
	#TPI_DEVID_AsynClkIn_Pos
 5U

	)

1381 
	#TPI_DEVID_AsynClkIn_Msk
 (0x1UL << 
TPI_DEVID_AsynClkIn_Pos
è

	)

1383 
	#TPI_DEVID_NrT¿ûIÅut_Pos
 0U

	)

1384 
	#TPI_DEVID_NrT¿ûIÅut_Msk
 (0x1FUL )

	)

1387 
	#TPI_DEVTYPE_MajÜTy³_Pos
 4U

	)

1388 
	#TPI_DEVTYPE_MajÜTy³_Msk
 (0xFUL << 
TPI_DEVTYPE_MajÜTy³_Pos
è

	)

1390 
	#TPI_DEVTYPE_SubTy³_Pos
 0U

	)

1391 
	#TPI_DEVTYPE_SubTy³_Msk
 (0xFUL )

	)

1396 #ià(
__MPU_PRESENT
 == 1U)

1409 
__IM
 
ušt32_t
 
TYPE
;

1410 
__IOM
 
ušt32_t
 
CTRL
;

1411 
__IOM
 
ušt32_t
 
RNR
;

1412 
__IOM
 
ušt32_t
 
RBAR
;

1413 
__IOM
 
ušt32_t
 
RASR
;

1414 
__IOM
 
ušt32_t
 
RBAR_A1
;

1415 
__IOM
 
ušt32_t
 
RASR_A1
;

1416 
__IOM
 
ušt32_t
 
RBAR_A2
;

1417 
__IOM
 
ušt32_t
 
RASR_A2
;

1418 
__IOM
 
ušt32_t
 
RBAR_A3
;

1419 
__IOM
 
ušt32_t
 
RASR_A3
;

1420 } 
	tMPU_Ty³
;

1423 
	#MPU_TYPE_IREGION_Pos
 16U

	)

1424 
	#MPU_TYPE_IREGION_Msk
 (0xFFUL << 
MPU_TYPE_IREGION_Pos
è

	)

1426 
	#MPU_TYPE_DREGION_Pos
 8U

	)

1427 
	#MPU_TYPE_DREGION_Msk
 (0xFFUL << 
MPU_TYPE_DREGION_Pos
è

	)

1429 
	#MPU_TYPE_SEPARATE_Pos
 0U

	)

1430 
	#MPU_TYPE_SEPARATE_Msk
 (1UL )

	)

1433 
	#MPU_CTRL_PRIVDEFENA_Pos
 2U

	)

1434 
	#MPU_CTRL_PRIVDEFENA_Msk
 (1UL << 
MPU_CTRL_PRIVDEFENA_Pos
è

	)

1436 
	#MPU_CTRL_HFNMIENA_Pos
 1U

	)

1437 
	#MPU_CTRL_HFNMIENA_Msk
 (1UL << 
MPU_CTRL_HFNMIENA_Pos
è

	)

1439 
	#MPU_CTRL_ENABLE_Pos
 0U

	)

1440 
	#MPU_CTRL_ENABLE_Msk
 (1UL )

	)

1443 
	#MPU_RNR_REGION_Pos
 0U

	)

1444 
	#MPU_RNR_REGION_Msk
 (0xFFUL )

	)

1447 
	#MPU_RBAR_ADDR_Pos
 5U

	)

1448 
	#MPU_RBAR_ADDR_Msk
 (0x7FFFFFFUL << 
MPU_RBAR_ADDR_Pos
è

	)

1450 
	#MPU_RBAR_VALID_Pos
 4U

	)

1451 
	#MPU_RBAR_VALID_Msk
 (1UL << 
MPU_RBAR_VALID_Pos
è

	)

1453 
	#MPU_RBAR_REGION_Pos
 0U

	)

1454 
	#MPU_RBAR_REGION_Msk
 (0xFUL )

	)

1457 
	#MPU_RASR_ATTRS_Pos
 16U

	)

1458 
	#MPU_RASR_ATTRS_Msk
 (0xFFFFUL << 
MPU_RASR_ATTRS_Pos
è

	)

1460 
	#MPU_RASR_XN_Pos
 28U

	)

1461 
	#MPU_RASR_XN_Msk
 (1UL << 
MPU_RASR_XN_Pos
è

	)

1463 
	#MPU_RASR_AP_Pos
 24U

	)

1464 
	#MPU_RASR_AP_Msk
 (0x7UL << 
MPU_RASR_AP_Pos
è

	)

1466 
	#MPU_RASR_TEX_Pos
 19U

	)

1467 
	#MPU_RASR_TEX_Msk
 (0x7UL << 
MPU_RASR_TEX_Pos
è

	)

1469 
	#MPU_RASR_S_Pos
 18U

	)

1470 
	#MPU_RASR_S_Msk
 (1UL << 
MPU_RASR_S_Pos
è

	)

1472 
	#MPU_RASR_C_Pos
 17U

	)

1473 
	#MPU_RASR_C_Msk
 (1UL << 
MPU_RASR_C_Pos
è

	)

1475 
	#MPU_RASR_B_Pos
 16U

	)

1476 
	#MPU_RASR_B_Msk
 (1UL << 
MPU_RASR_B_Pos
è

	)

1478 
	#MPU_RASR_SRD_Pos
 8U

	)

1479 
	#MPU_RASR_SRD_Msk
 (0xFFUL << 
MPU_RASR_SRD_Pos
è

	)

1481 
	#MPU_RASR_SIZE_Pos
 1U

	)

1482 
	#MPU_RASR_SIZE_Msk
 (0x1FUL << 
MPU_RASR_SIZE_Pos
è

	)

1484 
	#MPU_RASR_ENABLE_Pos
 0U

	)

1485 
	#MPU_RASR_ENABLE_Msk
 (1UL )

	)

1491 #ià(
__FPU_PRESENT
 == 1U)

1504 
ušt32_t
 
RESERVED0
[1U];

1505 
__IOM
 
ušt32_t
 
FPCCR
;

1506 
__IOM
 
ušt32_t
 
FPCAR
;

1507 
__IOM
 
ušt32_t
 
FPDSCR
;

1508 
__IM
 
ušt32_t
 
MVFR0
;

1509 
__IM
 
ušt32_t
 
MVFR1
;

1510 
__IM
 
ušt32_t
 
MVFR2
;

1511 } 
	tFPU_Ty³
;

1514 
	#FPU_FPCCR_ASPEN_Pos
 31U

	)

1515 
	#FPU_FPCCR_ASPEN_Msk
 (1UL << 
FPU_FPCCR_ASPEN_Pos
è

	)

1517 
	#FPU_FPCCR_LSPEN_Pos
 30U

	)

1518 
	#FPU_FPCCR_LSPEN_Msk
 (1UL << 
FPU_FPCCR_LSPEN_Pos
è

	)

1520 
	#FPU_FPCCR_MONRDY_Pos
 8U

	)

1521 
	#FPU_FPCCR_MONRDY_Msk
 (1UL << 
FPU_FPCCR_MONRDY_Pos
è

	)

1523 
	#FPU_FPCCR_BFRDY_Pos
 6U

	)

1524 
	#FPU_FPCCR_BFRDY_Msk
 (1UL << 
FPU_FPCCR_BFRDY_Pos
è

	)

1526 
	#FPU_FPCCR_MMRDY_Pos
 5U

	)

1527 
	#FPU_FPCCR_MMRDY_Msk
 (1UL << 
FPU_FPCCR_MMRDY_Pos
è

	)

1529 
	#FPU_FPCCR_HFRDY_Pos
 4U

	)

1530 
	#FPU_FPCCR_HFRDY_Msk
 (1UL << 
FPU_FPCCR_HFRDY_Pos
è

	)

1532 
	#FPU_FPCCR_THREAD_Pos
 3U

	)

1533 
	#FPU_FPCCR_THREAD_Msk
 (1UL << 
FPU_FPCCR_THREAD_Pos
è

	)

1535 
	#FPU_FPCCR_USER_Pos
 1U

	)

1536 
	#FPU_FPCCR_USER_Msk
 (1UL << 
FPU_FPCCR_USER_Pos
è

	)

1538 
	#FPU_FPCCR_LSPACT_Pos
 0U

	)

1539 
	#FPU_FPCCR_LSPACT_Msk
 (1UL )

	)

1542 
	#FPU_FPCAR_ADDRESS_Pos
 3U

	)

1543 
	#FPU_FPCAR_ADDRESS_Msk
 (0x1FFFFFFFUL << 
FPU_FPCAR_ADDRESS_Pos
è

	)

1546 
	#FPU_FPDSCR_AHP_Pos
 26U

	)

1547 
	#FPU_FPDSCR_AHP_Msk
 (1UL << 
FPU_FPDSCR_AHP_Pos
è

	)

1549 
	#FPU_FPDSCR_DN_Pos
 25U

	)

1550 
	#FPU_FPDSCR_DN_Msk
 (1UL << 
FPU_FPDSCR_DN_Pos
è

	)

1552 
	#FPU_FPDSCR_FZ_Pos
 24U

	)

1553 
	#FPU_FPDSCR_FZ_Msk
 (1UL << 
FPU_FPDSCR_FZ_Pos
è

	)

1555 
	#FPU_FPDSCR_RMode_Pos
 22U

	)

1556 
	#FPU_FPDSCR_RMode_Msk
 (3UL << 
FPU_FPDSCR_RMode_Pos
è

	)

1559 
	#FPU_MVFR0_FP_roundšg_modes_Pos
 28U

	)

1560 
	#FPU_MVFR0_FP_roundšg_modes_Msk
 (0xFUL << 
FPU_MVFR0_FP_roundšg_modes_Pos
è

	)

1562 
	#FPU_MVFR0_ShÜt_veùÜs_Pos
 24U

	)

1563 
	#FPU_MVFR0_ShÜt_veùÜs_Msk
 (0xFUL << 
FPU_MVFR0_ShÜt_veùÜs_Pos
è

	)

1565 
	#FPU_MVFR0_Squ¬e_roÙ_Pos
 20U

	)

1566 
	#FPU_MVFR0_Squ¬e_roÙ_Msk
 (0xFUL << 
FPU_MVFR0_Squ¬e_roÙ_Pos
è

	)

1568 
	#FPU_MVFR0_Divide_Pos
 16U

	)

1569 
	#FPU_MVFR0_Divide_Msk
 (0xFUL << 
FPU_MVFR0_Divide_Pos
è

	)

1571 
	#FPU_MVFR0_FP_exûp_Œ­pšg_Pos
 12U

	)

1572 
	#FPU_MVFR0_FP_exûp_Œ­pšg_Msk
 (0xFUL << 
FPU_MVFR0_FP_exûp_Œ­pšg_Pos
è

	)

1574 
	#FPU_MVFR0_DoubË_´ecisiÚ_Pos
 8U

	)

1575 
	#FPU_MVFR0_DoubË_´ecisiÚ_Msk
 (0xFUL << 
FPU_MVFR0_DoubË_´ecisiÚ_Pos
è

	)

1577 
	#FPU_MVFR0_SšgË_´ecisiÚ_Pos
 4U

	)

1578 
	#FPU_MVFR0_SšgË_´ecisiÚ_Msk
 (0xFUL << 
FPU_MVFR0_SšgË_´ecisiÚ_Pos
è

	)

1580 
	#FPU_MVFR0_A_SIMD_»gi¡”s_Pos
 0U

	)

1581 
	#FPU_MVFR0_A_SIMD_»gi¡”s_Msk
 (0xFUL )

	)

1584 
	#FPU_MVFR1_FP_fu£d_MAC_Pos
 28U

	)

1585 
	#FPU_MVFR1_FP_fu£d_MAC_Msk
 (0xFUL << 
FPU_MVFR1_FP_fu£d_MAC_Pos
è

	)

1587 
	#FPU_MVFR1_FP_HPFP_Pos
 24U

	)

1588 
	#FPU_MVFR1_FP_HPFP_Msk
 (0xFUL << 
FPU_MVFR1_FP_HPFP_Pos
è

	)

1590 
	#FPU_MVFR1_D_NaN_mode_Pos
 4U

	)

1591 
	#FPU_MVFR1_D_NaN_mode_Msk
 (0xFUL << 
FPU_MVFR1_D_NaN_mode_Pos
è

	)

1593 
	#FPU_MVFR1_FtZ_mode_Pos
 0U

	)

1594 
	#FPU_MVFR1_FtZ_mode_Msk
 (0xFUL )

	)

1614 
__IOM
 
ušt32_t
 
DHCSR
;

1615 
__OM
 
ušt32_t
 
DCRSR
;

1616 
__IOM
 
ušt32_t
 
DCRDR
;

1617 
__IOM
 
ušt32_t
 
DEMCR
;

1618 } 
	tCÜeDebug_Ty³
;

1621 
	#CÜeDebug_DHCSR_DBGKEY_Pos
 16U

	)

1622 
	#CÜeDebug_DHCSR_DBGKEY_Msk
 (0xFFFFUL << 
CÜeDebug_DHCSR_DBGKEY_Pos
è

	)

1624 
	#CÜeDebug_DHCSR_S_RESET_ST_Pos
 25U

	)

1625 
	#CÜeDebug_DHCSR_S_RESET_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RESET_ST_Pos
è

	)

1627 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Pos
 24U

	)

1628 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RETIRE_ST_Pos
è

	)

1630 
	#CÜeDebug_DHCSR_S_LOCKUP_Pos
 19U

	)

1631 
	#CÜeDebug_DHCSR_S_LOCKUP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_LOCKUP_Pos
è

	)

1633 
	#CÜeDebug_DHCSR_S_SLEEP_Pos
 18U

	)

1634 
	#CÜeDebug_DHCSR_S_SLEEP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_SLEEP_Pos
è

	)

1636 
	#CÜeDebug_DHCSR_S_HALT_Pos
 17U

	)

1637 
	#CÜeDebug_DHCSR_S_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_S_HALT_Pos
è

	)

1639 
	#CÜeDebug_DHCSR_S_REGRDY_Pos
 16U

	)

1640 
	#CÜeDebug_DHCSR_S_REGRDY_Msk
 (1UL << 
CÜeDebug_DHCSR_S_REGRDY_Pos
è

	)

1642 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Pos
 5U

	)

1643 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Msk
 (1UL << 
CÜeDebug_DHCSR_C_SNAPSTALL_Pos
è

	)

1645 
	#CÜeDebug_DHCSR_C_MASKINTS_Pos
 3U

	)

1646 
	#CÜeDebug_DHCSR_C_MASKINTS_Msk
 (1UL << 
CÜeDebug_DHCSR_C_MASKINTS_Pos
è

	)

1648 
	#CÜeDebug_DHCSR_C_STEP_Pos
 2U

	)

1649 
	#CÜeDebug_DHCSR_C_STEP_Msk
 (1UL << 
CÜeDebug_DHCSR_C_STEP_Pos
è

	)

1651 
	#CÜeDebug_DHCSR_C_HALT_Pos
 1U

	)

1652 
	#CÜeDebug_DHCSR_C_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_C_HALT_Pos
è

	)

1654 
	#CÜeDebug_DHCSR_C_DEBUGEN_Pos
 0U

	)

1655 
	#CÜeDebug_DHCSR_C_DEBUGEN_Msk
 (1UL )

	)

1658 
	#CÜeDebug_DCRSR_REGWnR_Pos
 16U

	)

1659 
	#CÜeDebug_DCRSR_REGWnR_Msk
 (1UL << 
CÜeDebug_DCRSR_REGWnR_Pos
è

	)

1661 
	#CÜeDebug_DCRSR_REGSEL_Pos
 0U

	)

1662 
	#CÜeDebug_DCRSR_REGSEL_Msk
 (0x1FUL )

	)

1665 
	#CÜeDebug_DEMCR_TRCENA_Pos
 24U

	)

1666 
	#CÜeDebug_DEMCR_TRCENA_Msk
 (1UL << 
CÜeDebug_DEMCR_TRCENA_Pos
è

	)

1668 
	#CÜeDebug_DEMCR_MON_REQ_Pos
 19U

	)

1669 
	#CÜeDebug_DEMCR_MON_REQ_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_REQ_Pos
è

	)

1671 
	#CÜeDebug_DEMCR_MON_STEP_Pos
 18U

	)

1672 
	#CÜeDebug_DEMCR_MON_STEP_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_STEP_Pos
è

	)

1674 
	#CÜeDebug_DEMCR_MON_PEND_Pos
 17U

	)

1675 
	#CÜeDebug_DEMCR_MON_PEND_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_PEND_Pos
è

	)

1677 
	#CÜeDebug_DEMCR_MON_EN_Pos
 16U

	)

1678 
	#CÜeDebug_DEMCR_MON_EN_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_EN_Pos
è

	)

1680 
	#CÜeDebug_DEMCR_VC_HARDERR_Pos
 10U

	)

1681 
	#CÜeDebug_DEMCR_VC_HARDERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_HARDERR_Pos
è

	)

1683 
	#CÜeDebug_DEMCR_VC_INTERR_Pos
 9U

	)

1684 
	#CÜeDebug_DEMCR_VC_INTERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_INTERR_Pos
è

	)

1686 
	#CÜeDebug_DEMCR_VC_BUSERR_Pos
 8U

	)

1687 
	#CÜeDebug_DEMCR_VC_BUSERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_BUSERR_Pos
è

	)

1689 
	#CÜeDebug_DEMCR_VC_STATERR_Pos
 7U

	)

1690 
	#CÜeDebug_DEMCR_VC_STATERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_STATERR_Pos
è

	)

1692 
	#CÜeDebug_DEMCR_VC_CHKERR_Pos
 6U

	)

1693 
	#CÜeDebug_DEMCR_VC_CHKERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_CHKERR_Pos
è

	)

1695 
	#CÜeDebug_DEMCR_VC_NOCPERR_Pos
 5U

	)

1696 
	#CÜeDebug_DEMCR_VC_NOCPERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_NOCPERR_Pos
è

	)

1698 
	#CÜeDebug_DEMCR_VC_MMERR_Pos
 4U

	)

1699 
	#CÜeDebug_DEMCR_VC_MMERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_MMERR_Pos
è

	)

1701 
	#CÜeDebug_DEMCR_VC_CORERESET_Pos
 0U

	)

1702 
	#CÜeDebug_DEMCR_VC_CORERESET_Msk
 (1UL )

	)

1720 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

1728 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

1741 
	#SCS_BASE
 (0xE000E000ULè

	)

1742 
	#ITM_BASE
 (0xE0000000ULè

	)

1743 
	#DWT_BASE
 (0xE0001000ULè

	)

1744 
	#TPI_BASE
 (0xE0040000ULè

	)

1745 
	#CÜeDebug_BASE
 (0xE000EDF0ULè

	)

1746 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

1747 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

1748 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

1750 
	#SCnSCB
 ((
SCnSCB_Ty³
 *è
SCS_BASE
 )

	)

1751 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

1752 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

1753 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

1754 
	#ITM
 ((
ITM_Ty³
 *è
ITM_BASE
 )

	)

1755 
	#DWT
 ((
DWT_Ty³
 *è
DWT_BASE
 )

	)

1756 
	#TPI
 ((
TPI_Ty³
 *è
TPI_BASE
 )

	)

1757 
	#CÜeDebug
 ((
CÜeDebug_Ty³
 *è
CÜeDebug_BASE
è

	)

1759 #ià(
__MPU_PRESENT
 == 1U)

1760 
	#MPU_BASE
 (
SCS_BASE
 + 0x0D90ULè

	)

1761 
	#MPU
 ((
MPU_Ty³
 *è
MPU_BASE
 )

	)

1764 #ià(
__FPU_PRESENT
 == 1U)

1765 
	#FPU_BASE
 (
SCS_BASE
 + 0x0F30ULè

	)

1766 
	#FPU
 ((
FPU_Ty³
 *è
FPU_BASE
 )

	)

1804 
__STATIC_INLINE
 
NVIC_S‘PriÜ™yGroupšg
(
ušt32_t
 
PriÜ™yGroup
)

1806 
ušt32_t
 
»g_v®ue
;

1807 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1809 
»g_v®ue
 = 
SCB
->
AIRCR
;

1810 
»g_v®ue
 &ð~((
ušt32_t
)(
SCB_AIRCR_VECTKEY_Msk
 | 
SCB_AIRCR_PRIGROUP_Msk
));

1811 
»g_v®ue
 = (reg_value |

1812 ((
ušt32_t
)0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1813 (
PriÜ™yGroupTmp
 << 8U) );

1814 
SCB
->
AIRCR
 = 
»g_v®ue
;

1823 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™yGroupšg
()

1825  ((
ušt32_t
)((
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
è>> 
SCB_AIRCR_PRIGROUP_Pos
));

1834 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

1836 
NVIC
->
ISER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1845 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

1847 
NVIC
->
ICER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1858 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1860 ((
ušt32_t
)(((
NVIC
->
ISPR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1869 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1871 
NVIC
->
ISPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1880 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1882 
NVIC
->
ICPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1893 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘Aùive
(
IRQn_Ty³
 
IRQn
)

1895 ((
ušt32_t
)(((
NVIC
->
IABR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1906 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

1908 ià((
št32_t
)(
IRQn
) < 0)

1910 
SCB
->
SHPR
[(((
ušt32_t
)(
št32_t
)
IRQn
è& 0xFUL)-4UL] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1914 
NVIC
->
IP
[((
ušt32_t
)(
št32_t
)
IRQn
)] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1928 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

1931 ià((
št32_t
)(
IRQn
) < 0)

1933 (((
ušt32_t
)
SCB
->
SHPR
[(((ušt32_t)(
št32_t
)
IRQn
è& 0xFUL)-4UL] >> (8U - 
__NVIC_PRIO_BITS
)));

1937 (((
ušt32_t
)
NVIC
->
IP
[((ušt32_t)(
št32_t
)
IRQn
)] >> (8U - 
__NVIC_PRIO_BITS
)));

1953 
__STATIC_INLINE
 
ušt32_t
 
NVIC_EncodePriÜ™y
 (ušt32_ˆ
PriÜ™yGroup
, ušt32_ˆ
P»em±PriÜ™y
, ušt32_ˆ
SubPriÜ™y
)

1955 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1956 
ušt32_t
 
P»em±PriÜ™yB™s
;

1957 
ušt32_t
 
SubPriÜ™yB™s
;

1959 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1960 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1963 ((
P»em±PriÜ™y
 & (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)è- 1UL)è<< 
SubPriÜ™yB™s
) |

1964 ((
SubPriÜ™y
 & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL)))

1980 
__STATIC_INLINE
 
NVIC_DecodePriÜ™y
 (
ušt32_t
 
PriÜ™y
, ušt32_ˆ
PriÜ™yGroup
, ušt32_t* cÚ¡ 
pP»em±PriÜ™y
, ušt32_t* cÚ¡ 
pSubPriÜ™y
)

1982 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1983 
ušt32_t
 
P»em±PriÜ™yB™s
;

1984 
ušt32_t
 
SubPriÜ™yB™s
;

1986 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1987 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1989 *
pP»em±PriÜ™y
 = (
PriÜ™y
 >> 
SubPriÜ™yB™s
è& (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)) - 1UL);

1990 *
pSubPriÜ™y
 = (
PriÜ™y
 ) & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL);

1998 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

2000 
__DSB
();

2002 
SCB
->
AIRCR
 = (
ušt32_t
)((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

2003 (
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
) |

2004 
SCB_AIRCR_SYSRESETREQ_Msk
 );

2005 
__DSB
();

2009 
__NOP
();

2032 
__STATIC_INLINE
 
ušt32_t
 
SCB_G‘FPUTy³
()

2034 
ušt32_t
 
mvä0
;

2036 
mvä0
 = 
SCB
->
MVFR0
;

2037 ià((
mvä0
 & 0x00000FF0UL) == 0x220UL)

2041 ià((
mvä0
 & 0x00000FF0UL) == 0x020UL)

2065 
	#CCSIDR_WAYS
(
x
è(((xè& 
SCB_CCSIDR_ASSOCIATIVITY_Msk
è>> 
SCB_CCSIDR_ASSOCIATIVITY_Pos
)

	)

2066 
	#CCSIDR_SETS
(
x
è(((xè& 
SCB_CCSIDR_NUMSETS_Msk
 ) >> 
SCB_CCSIDR_NUMSETS_Pos
 )

	)

2073 
__STATIC_INLINE
 
SCB_EÇbËICache
 ()

2075 #ià(
__ICACHE_PRESENT
 == 1U)

2076 
__DSB
();

2077 
__ISB
();

2078 
SCB
->
ICIALLU
 = 0UL;

2079 
SCB
->
CCR
 |ð(
ušt32_t
)
SCB_CCR_IC_Msk
;

2080 
__DSB
();

2081 
__ISB
();

2090 
__STATIC_INLINE
 
SCB_Di§bËICache
 ()

2092 #ià(
__ICACHE_PRESENT
 == 1U)

2093 
__DSB
();

2094 
__ISB
();

2095 
SCB
->
CCR
 &ð~(
ušt32_t
)
SCB_CCR_IC_Msk
;

2096 
SCB
->
ICIALLU
 = 0UL;

2097 
__DSB
();

2098 
__ISB
();

2107 
__STATIC_INLINE
 
SCB_Inv®id©eICache
 ()

2109 #ià(
__ICACHE_PRESENT
 == 1U)

2110 
__DSB
();

2111 
__ISB
();

2112 
SCB
->
ICIALLU
 = 0UL;

2113 
__DSB
();

2114 
__ISB
();

2123 
__STATIC_INLINE
 
SCB_EÇbËDCache
 ()

2125 #ià(
__DCACHE_PRESENT
 == 1U)

2126 
ušt32_t
 
ccsidr
;

2127 
ušt32_t
 
£ts
;

2128 
ušt32_t
 
ways
;

2130 
SCB
->
CSSELR
 = (0U << 1U) | 0U;

2131 
__DSB
();

2133 
ccsidr
 = 
SCB
->
CCSIDR
;

2136 
£ts
 = (
ušt32_t
)(
CCSIDR_SETS
(
ccsidr
));

2138 
ways
 = (
ušt32_t
)(
CCSIDR_WAYS
(
ccsidr
));

2140 
SCB
->
DCISW
 = (((
£ts
 << 
SCB_DCISW_SET_Pos
è& 
SCB_DCISW_SET_Msk
) |

2141 ((
ways
 << 
SCB_DCISW_WAY_Pos
è& 
SCB_DCISW_WAY_Msk
) );

2142 #ià
defšed
 ( 
__CC_ARM
 )

2143 
__scheduË_b¬r›r
();

2145 } 
ways
--);

2146 } 
£ts
--);

2147 
__DSB
();

2149 
SCB
->
CCR
 |ð(
ušt32_t
)
SCB_CCR_DC_Msk
;

2151 
__DSB
();

2152 
__ISB
();

2161 
__STATIC_INLINE
 
SCB_Di§bËDCache
 ()

2163 #ià(
__DCACHE_PRESENT
 == 1U)

2164 
ušt32_t
 
ccsidr
;

2165 
ušt32_t
 
£ts
;

2166 
ušt32_t
 
ways
;

2168 
SCB
->
CSSELR
 = (0U << 1U) | 0U;

2169 
__DSB
();

2171 
ccsidr
 = 
SCB
->
CCSIDR
;

2173 
SCB
->
CCR
 &ð~(
ušt32_t
)
SCB_CCR_DC_Msk
;

2176 
£ts
 = (
ušt32_t
)(
CCSIDR_SETS
(
ccsidr
));

2178 
ways
 = (
ušt32_t
)(
CCSIDR_WAYS
(
ccsidr
));

2180 
SCB
->
DCCISW
 = (((
£ts
 << 
SCB_DCCISW_SET_Pos
è& 
SCB_DCCISW_SET_Msk
) |

2181 ((
ways
 << 
SCB_DCCISW_WAY_Pos
è& 
SCB_DCCISW_WAY_Msk
) );

2182 #ià
defšed
 ( 
__CC_ARM
 )

2183 
__scheduË_b¬r›r
();

2185 } 
ways
--);

2186 } 
£ts
--);

2188 
__DSB
();

2189 
__ISB
();

2198 
__STATIC_INLINE
 
SCB_Inv®id©eDCache
 ()

2200 #ià(
__DCACHE_PRESENT
 == 1U)

2201 
ušt32_t
 
ccsidr
;

2202 
ušt32_t
 
£ts
;

2203 
ušt32_t
 
ways
;

2205 
SCB
->
CSSELR
 = (0U << 1U) | 0U;

2206 
__DSB
();

2208 
ccsidr
 = 
SCB
->
CCSIDR
;

2211 
£ts
 = (
ušt32_t
)(
CCSIDR_SETS
(
ccsidr
));

2213 
ways
 = (
ušt32_t
)(
CCSIDR_WAYS
(
ccsidr
));

2215 
SCB
->
DCISW
 = (((
£ts
 << 
SCB_DCISW_SET_Pos
è& 
SCB_DCISW_SET_Msk
) |

2216 ((
ways
 << 
SCB_DCISW_WAY_Pos
è& 
SCB_DCISW_WAY_Msk
) );

2217 #ià
defšed
 ( 
__CC_ARM
 )

2218 
__scheduË_b¬r›r
();

2220 } 
ways
--);

2221 } 
£ts
--);

2223 
__DSB
();

2224 
__ISB
();

2233 
__STATIC_INLINE
 
SCB_CËªDCache
 ()

2235 #ià(
__DCACHE_PRESENT
 == 1U)

2236 
ušt32_t
 
ccsidr
;

2237 
ušt32_t
 
£ts
;

2238 
ušt32_t
 
ways
;

2240 
SCB
->
CSSELR
 = (0U << 1U) | 0U;

2241 
__DSB
();

2243 
ccsidr
 = 
SCB
->
CCSIDR
;

2246 
£ts
 = (
ušt32_t
)(
CCSIDR_SETS
(
ccsidr
));

2248 
ways
 = (
ušt32_t
)(
CCSIDR_WAYS
(
ccsidr
));

2250 
SCB
->
DCCSW
 = (((
£ts
 << 
SCB_DCCSW_SET_Pos
è& 
SCB_DCCSW_SET_Msk
) |

2251 ((
ways
 << 
SCB_DCCSW_WAY_Pos
è& 
SCB_DCCSW_WAY_Msk
) );

2252 #ià
defšed
 ( 
__CC_ARM
 )

2253 
__scheduË_b¬r›r
();

2255 } 
ways
--);

2256 } 
£ts
--);

2258 
__DSB
();

2259 
__ISB
();

2268 
__STATIC_INLINE
 
SCB_CËªInv®id©eDCache
 ()

2270 #ià(
__DCACHE_PRESENT
 == 1U)

2271 
ušt32_t
 
ccsidr
;

2272 
ušt32_t
 
£ts
;

2273 
ušt32_t
 
ways
;

2275 
SCB
->
CSSELR
 = (0U << 1U) | 0U;

2276 
__DSB
();

2278 
ccsidr
 = 
SCB
->
CCSIDR
;

2281 
£ts
 = (
ušt32_t
)(
CCSIDR_SETS
(
ccsidr
));

2283 
ways
 = (
ušt32_t
)(
CCSIDR_WAYS
(
ccsidr
));

2285 
SCB
->
DCCISW
 = (((
£ts
 << 
SCB_DCCISW_SET_Pos
è& 
SCB_DCCISW_SET_Msk
) |

2286 ((
ways
 << 
SCB_DCCISW_WAY_Pos
è& 
SCB_DCCISW_WAY_Msk
) );

2287 #ià
defšed
 ( 
__CC_ARM
 )

2288 
__scheduË_b¬r›r
();

2290 } 
ways
--);

2291 } 
£ts
--);

2293 
__DSB
();

2294 
__ISB
();

2305 
__STATIC_INLINE
 
SCB_Inv®id©eDCache_by_Addr
 (
ušt32_t
 *
addr
, 
št32_t
 
dsize
)

2307 #ià(
__DCACHE_PRESENT
 == 1U)

2308 
št32_t
 
Ý_size
 = 
dsize
;

2309 
ušt32_t
 
Ý_addr
 = (ušt32_t)
addr
;

2310 
št32_t
 
lšesize
 = 32U;

2312 
__DSB
();

2314 
Ý_size
 > 0) {

2315 
SCB
->
DCIMVAC
 = 
Ý_addr
;

2316 
Ý_addr
 +ð
lšesize
;

2317 
Ý_size
 -ð
lšesize
;

2320 
__DSB
();

2321 
__ISB
();

2332 
__STATIC_INLINE
 
SCB_CËªDCache_by_Addr
 (
ušt32_t
 *
addr
, 
št32_t
 
dsize
)

2334 #ià(
__DCACHE_PRESENT
 == 1)

2335 
št32_t
 
Ý_size
 = 
dsize
;

2336 
ušt32_t
 
Ý_addr
 = (ušt32_tè
addr
;

2337 
št32_t
 
lšesize
 = 32U;

2339 
__DSB
();

2341 
Ý_size
 > 0) {

2342 
SCB
->
DCCMVAC
 = 
Ý_addr
;

2343 
Ý_addr
 +ð
lšesize
;

2344 
Ý_size
 -ð
lšesize
;

2347 
__DSB
();

2348 
__ISB
();

2359 
__STATIC_INLINE
 
SCB_CËªInv®id©eDCache_by_Addr
 (
ušt32_t
 *
addr
, 
št32_t
 
dsize
)

2361 #ià(
__DCACHE_PRESENT
 == 1U)

2362 
št32_t
 
Ý_size
 = 
dsize
;

2363 
ušt32_t
 
Ý_addr
 = (ušt32_tè
addr
;

2364 
št32_t
 
lšesize
 = 32U;

2366 
__DSB
();

2368 
Ý_size
 > 0) {

2369 
SCB
->
DCCIMVAC
 = 
Ý_addr
;

2370 
Ý_addr
 +ð
lšesize
;

2371 
Ý_size
 -ð
lšesize
;

2374 
__DSB
();

2375 
__ISB
();

2392 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

2405 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

2407 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

2412 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

2413 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

2414 
SysTick
->
VAL
 = 0UL;

2415 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

2416 
SysTick_CTRL_TICKINT_Msk
 |

2417 
SysTick_CTRL_ENABLE_Msk
;

2435 vÞ©ž
št32_t
 
ITM_RxBufãr
;

2436 
	#ITM_RXBUFFER_EMPTY
 0x5AA55AA5U

	)

2447 
__STATIC_INLINE
 
ušt32_t
 
ITM_S’dCh¬
 (ušt32_ˆ
ch
)

2449 ià(((
	gITM
->
	gTCR
 & 
	gITM_TCR_ITMENA_Msk
) != 0UL) &&

2450 ((
ITM
->
TER
 & 1UL ) != 0UL) )

2452 
ITM
->
PORT
[0U].
u32
 == 0UL)

2454 
__NOP
();

2456 
	gITM
->
	gPORT
[0U].
	gu8
 = (
ušt8_t
)
ch
;

2458  (
	gch
);

2468 
__STATIC_INLINE
 
št32_t
 
ITM_ReûiveCh¬
 ()

2470 
št32_t
 
	gch
 = -1;

2472 ià(
	gITM_RxBufãr
 !ð
ITM_RXBUFFER_EMPTY
)

2474 
ch
 = 
ITM_RxBufãr
;

2475 
	gITM_RxBufãr
 = 
ITM_RXBUFFER_EMPTY
;

2478  (
	gch
);

2488 
__STATIC_INLINE
 
št32_t
 
ITM_CheckCh¬
 ()

2491 ià(
	gITM_RxBufãr
 =ð
ITM_RXBUFFER_EMPTY
)

2506 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_cmFunc.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CMFUNC_H


42 
	#__CORE_CMFUNC_H


	)

52 #ià 
defšed
 ( 
__CC_ARM
 )

53 
	~"cmsis_¬mcc.h
"

56 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

57 
	~"cmsis_¬mcc_V6.h
"

60 #–ià
defšed
 ( 
__GNUC__
 )

61 
	~"cmsis_gcc.h
"

64 #–ià
defšed
 ( 
__ICCARM__
 )

65 
	~<cmsis_Ÿr.h
>

68 #–ià
defšed
 ( 
__TMS470__
 )

69 
	~<cmsis_ccs.h
>

72 #–ià
defšed
 ( 
__TASKING__
 )

80 #–ià
defšed
 ( 
__CSMC__
 )

81 
	~<cmsis_csm.h
>

	@Drivers/CMSIS/Include/core_cmInstr.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CMINSTR_H


42 
	#__CORE_CMINSTR_H


	)

52 #ià 
defšed
 ( 
__CC_ARM
 )

53 
	~"cmsis_¬mcc.h
"

56 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

57 
	~"cmsis_¬mcc_V6.h
"

60 #–ià
defšed
 ( 
__GNUC__
 )

61 
	~"cmsis_gcc.h
"

64 #–ià
defšed
 ( 
__ICCARM__
 )

65 
	~<cmsis_Ÿr.h
>

68 #–ià
defšed
 ( 
__TMS470__
 )

69 
	~<cmsis_ccs.h
>

72 #–ià
defšed
 ( 
__TASKING__
 )

80 #–ià
defšed
 ( 
__CSMC__
 )

81 
	~<cmsis_csm.h
>

	@Drivers/CMSIS/Include/core_cmSimd.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_CMSIMD_H


42 
	#__CORE_CMSIMD_H


	)

44 #ifdeà
__ýlu¥lus


56 #ià 
defšed
 ( 
__CC_ARM
 )

57 
	~"cmsis_¬mcc.h
"

60 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

61 
	~"cmsis_¬mcc_V6.h
"

64 #–ià
defšed
 ( 
__GNUC__
 )

65 
	~"cmsis_gcc.h
"

68 #–ià
defšed
 ( 
__ICCARM__
 )

69 
	~<cmsis_Ÿr.h
>

72 #–ià
defšed
 ( 
__TMS470__
 )

73 
	~<cmsis_ccs.h
>

76 #–ià
defšed
 ( 
__TASKING__
 )

84 #–ià
defšed
 ( 
__CSMC__
 )

85 
	~<cmsis_csm.h
>

92 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_sc000.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_SC000_H_GENERIC


42 
	#__CORE_SC000_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__SC000_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__SC000_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__SC000_CMSIS_VERSION
 ((
__SC000_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__SC000_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_SC
 (000Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 
	#__FPU_USED
 0U

	)

126 #ià
defšed
 ( 
__CC_ARM
 )

127 #ià
defšed
 
__TARGET_FPU_VFP


131 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

132 #ià
defšed
 
__ARM_PCS_VFP


136 #–ià
defšed
 ( 
__GNUC__
 )

137 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

141 #–ià
defšed
 ( 
__ICCARM__
 )

142 #ià
defšed
 
__ARMVFP__


146 #–ià
defšed
 ( 
__TMS470__
 )

147 #ià
defšed
 
__TI_VFP_SUPPORT__


151 #–ià
defšed
 ( 
__TASKING__
 )

152 #ià
defšed
 
__FPU_VFP__


156 #–ià
defšed
 ( 
__CSMC__
 )

157 #iàÐ
__CSMC__
 & 0x400U)

163 
	~"cÜe_cmIn¡r.h
"

164 
	~"cÜe_cmFunc.h
"

166 #ifdeà
__ýlu¥lus


172 #iâdeà
__CMSIS_GENERIC


174 #iâdeà
__CORE_SC000_H_DEPENDANT


175 
	#__CORE_SC000_H_DEPENDANT


	)

177 #ifdeà
__ýlu¥lus


182 #ià
defšed
 
__CHECK_DEVICE_DEFINES


183 #iâdeà
__SC000_REV


184 
	#__SC000_REV
 0x0000U

	)

188 #iâdeà
__MPU_PRESENT


189 
	#__MPU_PRESENT
 0U

	)

193 #iâdeà
__NVIC_PRIO_BITS


194 
	#__NVIC_PRIO_BITS
 2U

	)

198 #iâdeà
__V’dÜ_SysTickCÚfig


199 
	#__V’dÜ_SysTickCÚfig
 0U

	)

212 #ifdeà
__ýlu¥lus


213 
	#__I
 vÞ©ž

	)

215 
	#__I
 vÞ©žcÚ¡

	)

217 
	#__O
 vÞ©ž

	)

218 
	#__IO
 vÞ©ž

	)

221 
	#__IM
 vÞ©žcÚ¡

	)

222 
	#__OM
 vÞ©ž

	)

223 
	#__IOM
 vÞ©ž

	)

257 
ušt32_t
 
_»£rved0
:28;

258 
ušt32_t
 
V
:1;

259 
ušt32_t
 
C
:1;

260 
ušt32_t
 
Z
:1;

261 
ušt32_t
 
N
:1;

262 } 
b
;

263 
ušt32_t
 
w
;

264 } 
	tAPSR_Ty³
;

267 
	#APSR_N_Pos
 31U

	)

268 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

270 
	#APSR_Z_Pos
 30U

	)

271 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

273 
	#APSR_C_Pos
 29U

	)

274 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

276 
	#APSR_V_Pos
 28U

	)

277 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

287 
ušt32_t
 
ISR
:9;

288 
ušt32_t
 
_»£rved0
:23;

289 } 
b
;

290 
ušt32_t
 
w
;

291 } 
	tIPSR_Ty³
;

294 
	#IPSR_ISR_Pos
 0U

	)

295 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

305 
ušt32_t
 
ISR
:9;

306 
ušt32_t
 
_»£rved0
:15;

307 
ušt32_t
 
T
:1;

308 
ušt32_t
 
_»£rved1
:3;

309 
ušt32_t
 
V
:1;

310 
ušt32_t
 
C
:1;

311 
ušt32_t
 
Z
:1;

312 
ušt32_t
 
N
:1;

313 } 
b
;

314 
ušt32_t
 
w
;

315 } 
	txPSR_Ty³
;

318 
	#xPSR_N_Pos
 31U

	)

319 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

321 
	#xPSR_Z_Pos
 30U

	)

322 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

324 
	#xPSR_C_Pos
 29U

	)

325 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

327 
	#xPSR_V_Pos
 28U

	)

328 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

330 
	#xPSR_T_Pos
 24U

	)

331 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

333 
	#xPSR_ISR_Pos
 0U

	)

334 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

344 
ušt32_t
 
_»£rved0
:1;

345 
ušt32_t
 
SPSEL
:1;

346 
ušt32_t
 
_»£rved1
:30;

347 } 
b
;

348 
ušt32_t
 
w
;

349 } 
	tCONTROL_Ty³
;

352 
	#CONTROL_SPSEL_Pos
 1U

	)

353 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

370 
__IOM
 
ušt32_t
 
ISER
[1U];

371 
ušt32_t
 
RESERVED0
[31U];

372 
__IOM
 
ušt32_t
 
ICER
[1U];

373 
ušt32_t
 
RSERVED1
[31U];

374 
__IOM
 
ušt32_t
 
ISPR
[1U];

375 
ušt32_t
 
RESERVED2
[31U];

376 
__IOM
 
ušt32_t
 
ICPR
[1U];

377 
ušt32_t
 
RESERVED3
[31U];

378 
ušt32_t
 
RESERVED4
[64U];

379 
__IOM
 
ušt32_t
 
IP
[8U];

380 } 
	tNVIC_Ty³
;

397 
__IM
 
ušt32_t
 
CPUID
;

398 
__IOM
 
ušt32_t
 
ICSR
;

399 
__IOM
 
ušt32_t
 
VTOR
;

400 
__IOM
 
ušt32_t
 
AIRCR
;

401 
__IOM
 
ušt32_t
 
SCR
;

402 
__IOM
 
ušt32_t
 
CCR
;

403 
ušt32_t
 
RESERVED0
[1U];

404 
__IOM
 
ušt32_t
 
SHP
[2U];

405 
__IOM
 
ušt32_t
 
SHCSR
;

406 
ušt32_t
 
RESERVED1
[154U];

407 
__IOM
 
ušt32_t
 
SFCR
;

408 } 
	tSCB_Ty³
;

411 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

412 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

414 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

415 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

417 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

418 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

420 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

421 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

423 
	#SCB_CPUID_REVISION_Pos
 0U

	)

424 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

427 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

428 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

430 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

431 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

433 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

434 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

436 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

437 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

439 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

440 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

442 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

443 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

445 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

446 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

448 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

449 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

451 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

452 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

455 
	#SCB_VTOR_TBLOFF_Pos
 7U

	)

456 
	#SCB_VTOR_TBLOFF_Msk
 (0x1FFFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

459 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

460 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

462 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

463 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

465 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

466 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

468 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

469 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

471 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

472 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

475 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

476 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

478 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

479 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

481 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

482 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

485 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

486 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

488 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

489 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

492 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

493 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

510 
ušt32_t
 
RESERVED0
[2U];

511 
__IOM
 
ušt32_t
 
ACTLR
;

512 } 
	tSCnSCB_Ty³
;

515 
	#SCnSCB_ACTLR_DISMCYCINT_Pos
 0U

	)

516 
	#SCnSCB_ACTLR_DISMCYCINT_Msk
 (1UL )

	)

533 
__IOM
 
ušt32_t
 
CTRL
;

534 
__IOM
 
ušt32_t
 
LOAD
;

535 
__IOM
 
ušt32_t
 
VAL
;

536 
__IM
 
ušt32_t
 
CALIB
;

537 } 
	tSysTick_Ty³
;

540 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

541 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

543 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

544 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

546 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

547 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

549 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

550 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

553 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

554 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

557 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

558 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

561 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

562 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

564 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

565 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

567 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

568 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

572 #ià(
__MPU_PRESENT
 == 1U)

585 
__IM
 
ušt32_t
 
TYPE
;

586 
__IOM
 
ušt32_t
 
CTRL
;

587 
__IOM
 
ušt32_t
 
RNR
;

588 
__IOM
 
ušt32_t
 
RBAR
;

589 
__IOM
 
ušt32_t
 
RASR
;

590 } 
	tMPU_Ty³
;

593 
	#MPU_TYPE_IREGION_Pos
 16U

	)

594 
	#MPU_TYPE_IREGION_Msk
 (0xFFUL << 
MPU_TYPE_IREGION_Pos
è

	)

596 
	#MPU_TYPE_DREGION_Pos
 8U

	)

597 
	#MPU_TYPE_DREGION_Msk
 (0xFFUL << 
MPU_TYPE_DREGION_Pos
è

	)

599 
	#MPU_TYPE_SEPARATE_Pos
 0U

	)

600 
	#MPU_TYPE_SEPARATE_Msk
 (1UL )

	)

603 
	#MPU_CTRL_PRIVDEFENA_Pos
 2U

	)

604 
	#MPU_CTRL_PRIVDEFENA_Msk
 (1UL << 
MPU_CTRL_PRIVDEFENA_Pos
è

	)

606 
	#MPU_CTRL_HFNMIENA_Pos
 1U

	)

607 
	#MPU_CTRL_HFNMIENA_Msk
 (1UL << 
MPU_CTRL_HFNMIENA_Pos
è

	)

609 
	#MPU_CTRL_ENABLE_Pos
 0U

	)

610 
	#MPU_CTRL_ENABLE_Msk
 (1UL )

	)

613 
	#MPU_RNR_REGION_Pos
 0U

	)

614 
	#MPU_RNR_REGION_Msk
 (0xFFUL )

	)

617 
	#MPU_RBAR_ADDR_Pos
 8U

	)

618 
	#MPU_RBAR_ADDR_Msk
 (0xFFFFFFUL << 
MPU_RBAR_ADDR_Pos
è

	)

620 
	#MPU_RBAR_VALID_Pos
 4U

	)

621 
	#MPU_RBAR_VALID_Msk
 (1UL << 
MPU_RBAR_VALID_Pos
è

	)

623 
	#MPU_RBAR_REGION_Pos
 0U

	)

624 
	#MPU_RBAR_REGION_Msk
 (0xFUL )

	)

627 
	#MPU_RASR_ATTRS_Pos
 16U

	)

628 
	#MPU_RASR_ATTRS_Msk
 (0xFFFFUL << 
MPU_RASR_ATTRS_Pos
è

	)

630 
	#MPU_RASR_XN_Pos
 28U

	)

631 
	#MPU_RASR_XN_Msk
 (1UL << 
MPU_RASR_XN_Pos
è

	)

633 
	#MPU_RASR_AP_Pos
 24U

	)

634 
	#MPU_RASR_AP_Msk
 (0x7UL << 
MPU_RASR_AP_Pos
è

	)

636 
	#MPU_RASR_TEX_Pos
 19U

	)

637 
	#MPU_RASR_TEX_Msk
 (0x7UL << 
MPU_RASR_TEX_Pos
è

	)

639 
	#MPU_RASR_S_Pos
 18U

	)

640 
	#MPU_RASR_S_Msk
 (1UL << 
MPU_RASR_S_Pos
è

	)

642 
	#MPU_RASR_C_Pos
 17U

	)

643 
	#MPU_RASR_C_Msk
 (1UL << 
MPU_RASR_C_Pos
è

	)

645 
	#MPU_RASR_B_Pos
 16U

	)

646 
	#MPU_RASR_B_Msk
 (1UL << 
MPU_RASR_B_Pos
è

	)

648 
	#MPU_RASR_SRD_Pos
 8U

	)

649 
	#MPU_RASR_SRD_Msk
 (0xFFUL << 
MPU_RASR_SRD_Pos
è

	)

651 
	#MPU_RASR_SIZE_Pos
 1U

	)

652 
	#MPU_RASR_SIZE_Msk
 (0x1FUL << 
MPU_RASR_SIZE_Pos
è

	)

654 
	#MPU_RASR_ENABLE_Pos
 0U

	)

655 
	#MPU_RASR_ENABLE_Msk
 (1UL )

	)

684 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

692 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

705 
	#SCS_BASE
 (0xE000E000ULè

	)

706 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

707 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

708 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

710 
	#SCnSCB
 ((
SCnSCB_Ty³
 *è
SCS_BASE
 )

	)

711 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

712 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

713 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

715 #ià(
__MPU_PRESENT
 == 1U)

716 
	#MPU_BASE
 (
SCS_BASE
 + 0x0D90ULè

	)

717 
	#MPU
 ((
MPU_Ty³
 *è
MPU_BASE
 )

	)

747 
	#_BIT_SHIFT
(
IRQn
èÐ((((
ušt32_t
)(
št32_t
)(IRQn)èè& 0x03ULè* 8UL)

	)

748 
	#_SHP_IDX
(
IRQn
èÐ(((((
ušt32_t
)(
št32_t
)(IRQn)è& 0x0FUL)-8ULè>> 2ULè)

	)

749 
	#_IP_IDX
(
IRQn
èÐ(((
ušt32_t
)(
št32_t
)(IRQn)è>> 2ULè)

	)

757 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

759 
NVIC
->
ISER
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

768 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

770 
NVIC
->
ICER
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

781 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

783 ((
ušt32_t
)(((
NVIC
->
ISPR
[0U] & (1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

792 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

794 
NVIC
->
ISPR
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

803 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

805 
NVIC
->
ICPR
[0U] = (
ušt32_t
)(1UL << (((ušt32_t)(
št32_t
)
IRQn
) & 0x1FUL));

816 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

818 ià((
št32_t
)(
IRQn
) < 0)

820 
SCB
->
SHP
[
_SHP_IDX
(
IRQn
)] = ((
ušt32_t
)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << 
_BIT_SHIFT
(IRQn))) |

821 (((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)è& (
ušt32_t
)0xFFULè<< 
_BIT_SHIFT
(
IRQn
)));

825 
NVIC
->
IP
[
_IP_IDX
(
IRQn
)] = ((
ušt32_t
)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << 
_BIT_SHIFT
(IRQn))) |

826 (((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)è& (
ušt32_t
)0xFFULè<< 
_BIT_SHIFT
(
IRQn
)));

840 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

843 ià((
št32_t
)(
IRQn
) < 0)

845 ((
ušt32_t
)(((
SCB
->
SHP
[
_SHP_IDX
(
IRQn
)] >> 
_BIT_SHIFT
(IRQnèè& (ušt32_t)0xFFULè>> (8U - 
__NVIC_PRIO_BITS
)));

849 ((
ušt32_t
)(((
NVIC
->
IP
[ 
_IP_IDX
(
IRQn
)] >> 
_BIT_SHIFT
(IRQnèè& (ušt32_t)0xFFULè>> (8U - 
__NVIC_PRIO_BITS
)));

858 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

860 
__DSB
();

862 
SCB
->
AIRCR
 = ((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

863 
SCB_AIRCR_SYSRESETREQ_Msk
);

864 
__DSB
();

868 
__NOP
();

884 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

897 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

899 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

904 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

905 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

906 
SysTick
->
VAL
 = 0UL;

907 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

908 
SysTick_CTRL_TICKINT_Msk
 |

909 
SysTick_CTRL_ENABLE_Msk
;

920 #ifdeà
__ýlu¥lus


	@Drivers/CMSIS/Include/core_sc300.h

35 #ià 
defšed
 ( 
__ICCARM__
 )

36 #´agm¨
sy¡em_šþude


37 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

38 #´agm¨
þªg
 
sy¡em_h—d”


41 #iâdeà
__CORE_SC300_H_GENERIC


42 
	#__CORE_SC300_H_GENERIC


	)

44 
	~<¡dšt.h
>

46 #ifdeà
__ýlu¥lus


74 
	#__SC300_CMSIS_VERSION_MAIN
 (0x04Uè

	)

75 
	#__SC300_CMSIS_VERSION_SUB
 (0x1EUè

	)

76 
	#__SC300_CMSIS_VERSION
 ((
__SC300_CMSIS_VERSION_MAIN
 << 16U) | \

77 
__SC300_CMSIS_VERSION_SUB
 )

	)

79 
	#__CORTEX_SC
 (300Uè

	)

82 #ià 
defšed
 ( 
__CC_ARM
 )

83 
	#__ASM
 
__asm


	)

84 
	#__INLINE
 
__šlše


	)

85 
	#__STATIC_INLINE
 
__šlše


	)

87 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

88 
	#__ASM
 
__asm


	)

89 
	#__INLINE
 
__šlše


	)

90 
	#__STATIC_INLINE
 
__šlše


	)

92 #–ià
defšed
 ( 
__GNUC__
 )

93 
	#__ASM
 
__asm


	)

94 
	#__INLINE
 
šlše


	)

95 
	#__STATIC_INLINE
 
šlše


	)

97 #–ià
defšed
 ( 
__ICCARM__
 )

98 
	#__ASM
 
__asm


	)

99 
	#__INLINE
 
šlše


	)

100 
	#__STATIC_INLINE
 
šlše


	)

102 #–ià
defšed
 ( 
__TMS470__
 )

103 
	#__ASM
 
__asm


	)

104 
	#__STATIC_INLINE
 
šlše


	)

106 #–ià
defšed
 ( 
__TASKING__
 )

107 
	#__ASM
 
__asm


	)

108 
	#__INLINE
 
šlše


	)

109 
	#__STATIC_INLINE
 
šlše


	)

111 #–ià
defšed
 ( 
__CSMC__
 )

112 
	#__·cked


	)

113 
	#__ASM
 
_asm


	)

114 
	#__INLINE
 
šlše


	)

115 
	#__STATIC_INLINE
 
šlše


	)

118 #”rÜ 
Unknown
 
compž”


124 
	#__FPU_USED
 0U

	)

126 #ià
defšed
 ( 
__CC_ARM
 )

127 #ià
defšed
 
__TARGET_FPU_VFP


131 #–ià
defšed
(
__ARMCC_VERSION
) && (__ARMCC_VERSION >= 6010050)

132 #ià
defšed
 
__ARM_PCS_VFP


136 #–ià
defšed
 ( 
__GNUC__
 )

137 #ià
defšed
 (
__VFP_FP__
è&& !defšed(
__SOFTFP__
)

141 #–ià
defšed
 ( 
__ICCARM__
 )

142 #ià
defšed
 
__ARMVFP__


146 #–ià
defšed
 ( 
__TMS470__
 )

147 #ià
defšed
 
__TI_VFP_SUPPORT__


151 #–ià
defšed
 ( 
__TASKING__
 )

152 #ià
defšed
 
__FPU_VFP__


156 #–ià
defšed
 ( 
__CSMC__
 )

157 #iàÐ
__CSMC__
 & 0x400U)

163 
	~"cÜe_cmIn¡r.h
"

164 
	~"cÜe_cmFunc.h
"

166 #ifdeà
__ýlu¥lus


172 #iâdeà
__CMSIS_GENERIC


174 #iâdeà
__CORE_SC300_H_DEPENDANT


175 
	#__CORE_SC300_H_DEPENDANT


	)

177 #ifdeà
__ýlu¥lus


182 #ià
defšed
 
__CHECK_DEVICE_DEFINES


183 #iâdeà
__SC300_REV


184 
	#__SC300_REV
 0x0000U

	)

188 #iâdeà
__MPU_PRESENT


189 
	#__MPU_PRESENT
 0U

	)

193 #iâdeà
__NVIC_PRIO_BITS


194 
	#__NVIC_PRIO_BITS
 4U

	)

198 #iâdeà
__V’dÜ_SysTickCÚfig


199 
	#__V’dÜ_SysTickCÚfig
 0U

	)

212 #ifdeà
__ýlu¥lus


213 
	#__I
 vÞ©ž

	)

215 
	#__I
 vÞ©žcÚ¡

	)

217 
	#__O
 vÞ©ž

	)

218 
	#__IO
 vÞ©ž

	)

221 
	#__IM
 vÞ©žcÚ¡

	)

222 
	#__OM
 vÞ©ž

	)

223 
	#__IOM
 vÞ©ž

	)

258 
ušt32_t
 
_»£rved0
:27;

259 
ušt32_t
 
Q
:1;

260 
ušt32_t
 
V
:1;

261 
ušt32_t
 
C
:1;

262 
ušt32_t
 
Z
:1;

263 
ušt32_t
 
N
:1;

264 } 
b
;

265 
ušt32_t
 
w
;

266 } 
	tAPSR_Ty³
;

269 
	#APSR_N_Pos
 31U

	)

270 
	#APSR_N_Msk
 (1UL << 
APSR_N_Pos
è

	)

272 
	#APSR_Z_Pos
 30U

	)

273 
	#APSR_Z_Msk
 (1UL << 
APSR_Z_Pos
è

	)

275 
	#APSR_C_Pos
 29U

	)

276 
	#APSR_C_Msk
 (1UL << 
APSR_C_Pos
è

	)

278 
	#APSR_V_Pos
 28U

	)

279 
	#APSR_V_Msk
 (1UL << 
APSR_V_Pos
è

	)

281 
	#APSR_Q_Pos
 27U

	)

282 
	#APSR_Q_Msk
 (1UL << 
APSR_Q_Pos
è

	)

292 
ušt32_t
 
ISR
:9;

293 
ušt32_t
 
_»£rved0
:23;

294 } 
b
;

295 
ušt32_t
 
w
;

296 } 
	tIPSR_Ty³
;

299 
	#IPSR_ISR_Pos
 0U

	)

300 
	#IPSR_ISR_Msk
 (0x1FFUL )

	)

310 
ušt32_t
 
ISR
:9;

311 
ušt32_t
 
_»£rved0
:15;

312 
ušt32_t
 
T
:1;

313 
ušt32_t
 
IT
:2;

314 
ušt32_t
 
Q
:1;

315 
ušt32_t
 
V
:1;

316 
ušt32_t
 
C
:1;

317 
ušt32_t
 
Z
:1;

318 
ušt32_t
 
N
:1;

319 } 
b
;

320 
ušt32_t
 
w
;

321 } 
	txPSR_Ty³
;

324 
	#xPSR_N_Pos
 31U

	)

325 
	#xPSR_N_Msk
 (1UL << 
xPSR_N_Pos
è

	)

327 
	#xPSR_Z_Pos
 30U

	)

328 
	#xPSR_Z_Msk
 (1UL << 
xPSR_Z_Pos
è

	)

330 
	#xPSR_C_Pos
 29U

	)

331 
	#xPSR_C_Msk
 (1UL << 
xPSR_C_Pos
è

	)

333 
	#xPSR_V_Pos
 28U

	)

334 
	#xPSR_V_Msk
 (1UL << 
xPSR_V_Pos
è

	)

336 
	#xPSR_Q_Pos
 27U

	)

337 
	#xPSR_Q_Msk
 (1UL << 
xPSR_Q_Pos
è

	)

339 
	#xPSR_IT_Pos
 25U

	)

340 
	#xPSR_IT_Msk
 (3UL << 
xPSR_IT_Pos
è

	)

342 
	#xPSR_T_Pos
 24U

	)

343 
	#xPSR_T_Msk
 (1UL << 
xPSR_T_Pos
è

	)

345 
	#xPSR_ISR_Pos
 0U

	)

346 
	#xPSR_ISR_Msk
 (0x1FFUL )

	)

356 
ušt32_t
 
nPRIV
:1;

357 
ušt32_t
 
SPSEL
:1;

358 
ušt32_t
 
_»£rved1
:30;

359 } 
b
;

360 
ušt32_t
 
w
;

361 } 
	tCONTROL_Ty³
;

364 
	#CONTROL_SPSEL_Pos
 1U

	)

365 
	#CONTROL_SPSEL_Msk
 (1UL << 
CONTROL_SPSEL_Pos
è

	)

367 
	#CONTROL_nPRIV_Pos
 0U

	)

368 
	#CONTROL_nPRIV_Msk
 (1UL )

	)

385 
__IOM
 
ušt32_t
 
ISER
[8U];

386 
ušt32_t
 
RESERVED0
[24U];

387 
__IOM
 
ušt32_t
 
ICER
[8U];

388 
ušt32_t
 
RSERVED1
[24U];

389 
__IOM
 
ušt32_t
 
ISPR
[8U];

390 
ušt32_t
 
RESERVED2
[24U];

391 
__IOM
 
ušt32_t
 
ICPR
[8U];

392 
ušt32_t
 
RESERVED3
[24U];

393 
__IOM
 
ušt32_t
 
IABR
[8U];

394 
ušt32_t
 
RESERVED4
[56U];

395 
__IOM
 
ušt8_t
 
IP
[240U];

396 
ušt32_t
 
RESERVED5
[644U];

397 
__OM
 
ušt32_t
 
STIR
;

398 } 
	tNVIC_Ty³
;

401 
	#NVIC_STIR_INTID_Pos
 0U

	)

402 
	#NVIC_STIR_INTID_Msk
 (0x1FFUL )

	)

419 
__IM
 
ušt32_t
 
CPUID
;

420 
__IOM
 
ušt32_t
 
ICSR
;

421 
__IOM
 
ušt32_t
 
VTOR
;

422 
__IOM
 
ušt32_t
 
AIRCR
;

423 
__IOM
 
ušt32_t
 
SCR
;

424 
__IOM
 
ušt32_t
 
CCR
;

425 
__IOM
 
ušt8_t
 
SHP
[12U];

426 
__IOM
 
ušt32_t
 
SHCSR
;

427 
__IOM
 
ušt32_t
 
CFSR
;

428 
__IOM
 
ušt32_t
 
HFSR
;

429 
__IOM
 
ušt32_t
 
DFSR
;

430 
__IOM
 
ušt32_t
 
MMFAR
;

431 
__IOM
 
ušt32_t
 
BFAR
;

432 
__IOM
 
ušt32_t
 
AFSR
;

433 
__IM
 
ušt32_t
 
PFR
[2U];

434 
__IM
 
ušt32_t
 
DFR
;

435 
__IM
 
ušt32_t
 
ADR
;

436 
__IM
 
ušt32_t
 
MMFR
[4U];

437 
__IM
 
ušt32_t
 
ISAR
[5U];

438 
ušt32_t
 
RESERVED0
[5U];

439 
__IOM
 
ušt32_t
 
CPACR
;

440 
ušt32_t
 
RESERVED1
[129U];

441 
__IOM
 
ušt32_t
 
SFCR
;

442 } 
	tSCB_Ty³
;

445 
	#SCB_CPUID_IMPLEMENTER_Pos
 24U

	)

446 
	#SCB_CPUID_IMPLEMENTER_Msk
 (0xFFUL << 
SCB_CPUID_IMPLEMENTER_Pos
è

	)

448 
	#SCB_CPUID_VARIANT_Pos
 20U

	)

449 
	#SCB_CPUID_VARIANT_Msk
 (0xFUL << 
SCB_CPUID_VARIANT_Pos
è

	)

451 
	#SCB_CPUID_ARCHITECTURE_Pos
 16U

	)

452 
	#SCB_CPUID_ARCHITECTURE_Msk
 (0xFUL << 
SCB_CPUID_ARCHITECTURE_Pos
è

	)

454 
	#SCB_CPUID_PARTNO_Pos
 4U

	)

455 
	#SCB_CPUID_PARTNO_Msk
 (0xFFFUL << 
SCB_CPUID_PARTNO_Pos
è

	)

457 
	#SCB_CPUID_REVISION_Pos
 0U

	)

458 
	#SCB_CPUID_REVISION_Msk
 (0xFUL )

	)

461 
	#SCB_ICSR_NMIPENDSET_Pos
 31U

	)

462 
	#SCB_ICSR_NMIPENDSET_Msk
 (1UL << 
SCB_ICSR_NMIPENDSET_Pos
è

	)

464 
	#SCB_ICSR_PENDSVSET_Pos
 28U

	)

465 
	#SCB_ICSR_PENDSVSET_Msk
 (1UL << 
SCB_ICSR_PENDSVSET_Pos
è

	)

467 
	#SCB_ICSR_PENDSVCLR_Pos
 27U

	)

468 
	#SCB_ICSR_PENDSVCLR_Msk
 (1UL << 
SCB_ICSR_PENDSVCLR_Pos
è

	)

470 
	#SCB_ICSR_PENDSTSET_Pos
 26U

	)

471 
	#SCB_ICSR_PENDSTSET_Msk
 (1UL << 
SCB_ICSR_PENDSTSET_Pos
è

	)

473 
	#SCB_ICSR_PENDSTCLR_Pos
 25U

	)

474 
	#SCB_ICSR_PENDSTCLR_Msk
 (1UL << 
SCB_ICSR_PENDSTCLR_Pos
è

	)

476 
	#SCB_ICSR_ISRPREEMPT_Pos
 23U

	)

477 
	#SCB_ICSR_ISRPREEMPT_Msk
 (1UL << 
SCB_ICSR_ISRPREEMPT_Pos
è

	)

479 
	#SCB_ICSR_ISRPENDING_Pos
 22U

	)

480 
	#SCB_ICSR_ISRPENDING_Msk
 (1UL << 
SCB_ICSR_ISRPENDING_Pos
è

	)

482 
	#SCB_ICSR_VECTPENDING_Pos
 12U

	)

483 
	#SCB_ICSR_VECTPENDING_Msk
 (0x1FFUL << 
SCB_ICSR_VECTPENDING_Pos
è

	)

485 
	#SCB_ICSR_RETTOBASE_Pos
 11U

	)

486 
	#SCB_ICSR_RETTOBASE_Msk
 (1UL << 
SCB_ICSR_RETTOBASE_Pos
è

	)

488 
	#SCB_ICSR_VECTACTIVE_Pos
 0U

	)

489 
	#SCB_ICSR_VECTACTIVE_Msk
 (0x1FFUL )

	)

492 
	#SCB_VTOR_TBLBASE_Pos
 29U

	)

493 
	#SCB_VTOR_TBLBASE_Msk
 (1UL << 
SCB_VTOR_TBLBASE_Pos
è

	)

495 
	#SCB_VTOR_TBLOFF_Pos
 7U

	)

496 
	#SCB_VTOR_TBLOFF_Msk
 (0x3FFFFFUL << 
SCB_VTOR_TBLOFF_Pos
è

	)

499 
	#SCB_AIRCR_VECTKEY_Pos
 16U

	)

500 
	#SCB_AIRCR_VECTKEY_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEY_Pos
è

	)

502 
	#SCB_AIRCR_VECTKEYSTAT_Pos
 16U

	)

503 
	#SCB_AIRCR_VECTKEYSTAT_Msk
 (0xFFFFUL << 
SCB_AIRCR_VECTKEYSTAT_Pos
è

	)

505 
	#SCB_AIRCR_ENDIANESS_Pos
 15U

	)

506 
	#SCB_AIRCR_ENDIANESS_Msk
 (1UL << 
SCB_AIRCR_ENDIANESS_Pos
è

	)

508 
	#SCB_AIRCR_PRIGROUP_Pos
 8U

	)

509 
	#SCB_AIRCR_PRIGROUP_Msk
 (7UL << 
SCB_AIRCR_PRIGROUP_Pos
è

	)

511 
	#SCB_AIRCR_SYSRESETREQ_Pos
 2U

	)

512 
	#SCB_AIRCR_SYSRESETREQ_Msk
 (1UL << 
SCB_AIRCR_SYSRESETREQ_Pos
è

	)

514 
	#SCB_AIRCR_VECTCLRACTIVE_Pos
 1U

	)

515 
	#SCB_AIRCR_VECTCLRACTIVE_Msk
 (1UL << 
SCB_AIRCR_VECTCLRACTIVE_Pos
è

	)

517 
	#SCB_AIRCR_VECTRESET_Pos
 0U

	)

518 
	#SCB_AIRCR_VECTRESET_Msk
 (1UL )

	)

521 
	#SCB_SCR_SEVONPEND_Pos
 4U

	)

522 
	#SCB_SCR_SEVONPEND_Msk
 (1UL << 
SCB_SCR_SEVONPEND_Pos
è

	)

524 
	#SCB_SCR_SLEEPDEEP_Pos
 2U

	)

525 
	#SCB_SCR_SLEEPDEEP_Msk
 (1UL << 
SCB_SCR_SLEEPDEEP_Pos
è

	)

527 
	#SCB_SCR_SLEEPONEXIT_Pos
 1U

	)

528 
	#SCB_SCR_SLEEPONEXIT_Msk
 (1UL << 
SCB_SCR_SLEEPONEXIT_Pos
è

	)

531 
	#SCB_CCR_STKALIGN_Pos
 9U

	)

532 
	#SCB_CCR_STKALIGN_Msk
 (1UL << 
SCB_CCR_STKALIGN_Pos
è

	)

534 
	#SCB_CCR_BFHFNMIGN_Pos
 8U

	)

535 
	#SCB_CCR_BFHFNMIGN_Msk
 (1UL << 
SCB_CCR_BFHFNMIGN_Pos
è

	)

537 
	#SCB_CCR_DIV_0_TRP_Pos
 4U

	)

538 
	#SCB_CCR_DIV_0_TRP_Msk
 (1UL << 
SCB_CCR_DIV_0_TRP_Pos
è

	)

540 
	#SCB_CCR_UNALIGN_TRP_Pos
 3U

	)

541 
	#SCB_CCR_UNALIGN_TRP_Msk
 (1UL << 
SCB_CCR_UNALIGN_TRP_Pos
è

	)

543 
	#SCB_CCR_USERSETMPEND_Pos
 1U

	)

544 
	#SCB_CCR_USERSETMPEND_Msk
 (1UL << 
SCB_CCR_USERSETMPEND_Pos
è

	)

546 
	#SCB_CCR_NONBASETHRDENA_Pos
 0U

	)

547 
	#SCB_CCR_NONBASETHRDENA_Msk
 (1UL )

	)

550 
	#SCB_SHCSR_USGFAULTENA_Pos
 18U

	)

551 
	#SCB_SHCSR_USGFAULTENA_Msk
 (1UL << 
SCB_SHCSR_USGFAULTENA_Pos
è

	)

553 
	#SCB_SHCSR_BUSFAULTENA_Pos
 17U

	)

554 
	#SCB_SHCSR_BUSFAULTENA_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTENA_Pos
è

	)

556 
	#SCB_SHCSR_MEMFAULTENA_Pos
 16U

	)

557 
	#SCB_SHCSR_MEMFAULTENA_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTENA_Pos
è

	)

559 
	#SCB_SHCSR_SVCALLPENDED_Pos
 15U

	)

560 
	#SCB_SHCSR_SVCALLPENDED_Msk
 (1UL << 
SCB_SHCSR_SVCALLPENDED_Pos
è

	)

562 
	#SCB_SHCSR_BUSFAULTPENDED_Pos
 14U

	)

563 
	#SCB_SHCSR_BUSFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTPENDED_Pos
è

	)

565 
	#SCB_SHCSR_MEMFAULTPENDED_Pos
 13U

	)

566 
	#SCB_SHCSR_MEMFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_MEMFAULTPENDED_Pos
è

	)

568 
	#SCB_SHCSR_USGFAULTPENDED_Pos
 12U

	)

569 
	#SCB_SHCSR_USGFAULTPENDED_Msk
 (1UL << 
SCB_SHCSR_USGFAULTPENDED_Pos
è

	)

571 
	#SCB_SHCSR_SYSTICKACT_Pos
 11U

	)

572 
	#SCB_SHCSR_SYSTICKACT_Msk
 (1UL << 
SCB_SHCSR_SYSTICKACT_Pos
è

	)

574 
	#SCB_SHCSR_PENDSVACT_Pos
 10U

	)

575 
	#SCB_SHCSR_PENDSVACT_Msk
 (1UL << 
SCB_SHCSR_PENDSVACT_Pos
è

	)

577 
	#SCB_SHCSR_MONITORACT_Pos
 8U

	)

578 
	#SCB_SHCSR_MONITORACT_Msk
 (1UL << 
SCB_SHCSR_MONITORACT_Pos
è

	)

580 
	#SCB_SHCSR_SVCALLACT_Pos
 7U

	)

581 
	#SCB_SHCSR_SVCALLACT_Msk
 (1UL << 
SCB_SHCSR_SVCALLACT_Pos
è

	)

583 
	#SCB_SHCSR_USGFAULTACT_Pos
 3U

	)

584 
	#SCB_SHCSR_USGFAULTACT_Msk
 (1UL << 
SCB_SHCSR_USGFAULTACT_Pos
è

	)

586 
	#SCB_SHCSR_BUSFAULTACT_Pos
 1U

	)

587 
	#SCB_SHCSR_BUSFAULTACT_Msk
 (1UL << 
SCB_SHCSR_BUSFAULTACT_Pos
è

	)

589 
	#SCB_SHCSR_MEMFAULTACT_Pos
 0U

	)

590 
	#SCB_SHCSR_MEMFAULTACT_Msk
 (1UL )

	)

593 
	#SCB_CFSR_USGFAULTSR_Pos
 16U

	)

594 
	#SCB_CFSR_USGFAULTSR_Msk
 (0xFFFFUL << 
SCB_CFSR_USGFAULTSR_Pos
è

	)

596 
	#SCB_CFSR_BUSFAULTSR_Pos
 8U

	)

597 
	#SCB_CFSR_BUSFAULTSR_Msk
 (0xFFUL << 
SCB_CFSR_BUSFAULTSR_Pos
è

	)

599 
	#SCB_CFSR_MEMFAULTSR_Pos
 0U

	)

600 
	#SCB_CFSR_MEMFAULTSR_Msk
 (0xFFUL )

	)

603 
	#SCB_HFSR_DEBUGEVT_Pos
 31U

	)

604 
	#SCB_HFSR_DEBUGEVT_Msk
 (1UL << 
SCB_HFSR_DEBUGEVT_Pos
è

	)

606 
	#SCB_HFSR_FORCED_Pos
 30U

	)

607 
	#SCB_HFSR_FORCED_Msk
 (1UL << 
SCB_HFSR_FORCED_Pos
è

	)

609 
	#SCB_HFSR_VECTTBL_Pos
 1U

	)

610 
	#SCB_HFSR_VECTTBL_Msk
 (1UL << 
SCB_HFSR_VECTTBL_Pos
è

	)

613 
	#SCB_DFSR_EXTERNAL_Pos
 4U

	)

614 
	#SCB_DFSR_EXTERNAL_Msk
 (1UL << 
SCB_DFSR_EXTERNAL_Pos
è

	)

616 
	#SCB_DFSR_VCATCH_Pos
 3U

	)

617 
	#SCB_DFSR_VCATCH_Msk
 (1UL << 
SCB_DFSR_VCATCH_Pos
è

	)

619 
	#SCB_DFSR_DWTTRAP_Pos
 2U

	)

620 
	#SCB_DFSR_DWTTRAP_Msk
 (1UL << 
SCB_DFSR_DWTTRAP_Pos
è

	)

622 
	#SCB_DFSR_BKPT_Pos
 1U

	)

623 
	#SCB_DFSR_BKPT_Msk
 (1UL << 
SCB_DFSR_BKPT_Pos
è

	)

625 
	#SCB_DFSR_HALTED_Pos
 0U

	)

626 
	#SCB_DFSR_HALTED_Msk
 (1UL )

	)

643 
ušt32_t
 
RESERVED0
[1U];

644 
__IM
 
ušt32_t
 
ICTR
;

645 
ušt32_t
 
RESERVED1
[1U];

646 } 
	tSCnSCB_Ty³
;

649 
	#SCnSCB_ICTR_INTLINESNUM_Pos
 0U

	)

650 
	#SCnSCB_ICTR_INTLINESNUM_Msk
 (0xFUL )

	)

667 
__IOM
 
ušt32_t
 
CTRL
;

668 
__IOM
 
ušt32_t
 
LOAD
;

669 
__IOM
 
ušt32_t
 
VAL
;

670 
__IM
 
ušt32_t
 
CALIB
;

671 } 
	tSysTick_Ty³
;

674 
	#SysTick_CTRL_COUNTFLAG_Pos
 16U

	)

675 
	#SysTick_CTRL_COUNTFLAG_Msk
 (1UL << 
SysTick_CTRL_COUNTFLAG_Pos
è

	)

677 
	#SysTick_CTRL_CLKSOURCE_Pos
 2U

	)

678 
	#SysTick_CTRL_CLKSOURCE_Msk
 (1UL << 
SysTick_CTRL_CLKSOURCE_Pos
è

	)

680 
	#SysTick_CTRL_TICKINT_Pos
 1U

	)

681 
	#SysTick_CTRL_TICKINT_Msk
 (1UL << 
SysTick_CTRL_TICKINT_Pos
è

	)

683 
	#SysTick_CTRL_ENABLE_Pos
 0U

	)

684 
	#SysTick_CTRL_ENABLE_Msk
 (1UL )

	)

687 
	#SysTick_LOAD_RELOAD_Pos
 0U

	)

688 
	#SysTick_LOAD_RELOAD_Msk
 (0xFFFFFFUL )

	)

691 
	#SysTick_VAL_CURRENT_Pos
 0U

	)

692 
	#SysTick_VAL_CURRENT_Msk
 (0xFFFFFFUL )

	)

695 
	#SysTick_CALIB_NOREF_Pos
 31U

	)

696 
	#SysTick_CALIB_NOREF_Msk
 (1UL << 
SysTick_CALIB_NOREF_Pos
è

	)

698 
	#SysTick_CALIB_SKEW_Pos
 30U

	)

699 
	#SysTick_CALIB_SKEW_Msk
 (1UL << 
SysTick_CALIB_SKEW_Pos
è

	)

701 
	#SysTick_CALIB_TENMS_Pos
 0U

	)

702 
	#SysTick_CALIB_TENMS_Msk
 (0xFFFFFFUL )

	)

719 
__OM
 union

721 
__OM
 
ušt8_t
 
u8
;

722 
__OM
 
ušt16_t
 
u16
;

723 
__OM
 
ušt32_t
 
u32
;

724 } 
PORT
 [32U];

725 
ušt32_t
 
RESERVED0
[864U];

726 
__IOM
 
ušt32_t
 
TER
;

727 
ušt32_t
 
RESERVED1
[15U];

728 
__IOM
 
ušt32_t
 
TPR
;

729 
ušt32_t
 
RESERVED2
[15U];

730 
__IOM
 
ušt32_t
 
TCR
;

731 
ušt32_t
 
RESERVED3
[29U];

732 
__OM
 
ušt32_t
 
IWR
;

733 
__IM
 
ušt32_t
 
IRR
;

734 
__IOM
 
ušt32_t
 
IMCR
;

735 
ušt32_t
 
RESERVED4
[43U];

736 
__OM
 
ušt32_t
 
LAR
;

737 
__IM
 
ušt32_t
 
LSR
;

738 
ušt32_t
 
RESERVED5
[6U];

739 
__IM
 
ušt32_t
 
PID4
;

740 
__IM
 
ušt32_t
 
PID5
;

741 
__IM
 
ušt32_t
 
PID6
;

742 
__IM
 
ušt32_t
 
PID7
;

743 
__IM
 
ušt32_t
 
PID0
;

744 
__IM
 
ušt32_t
 
PID1
;

745 
__IM
 
ušt32_t
 
PID2
;

746 
__IM
 
ušt32_t
 
PID3
;

747 
__IM
 
ušt32_t
 
CID0
;

748 
__IM
 
ušt32_t
 
CID1
;

749 
__IM
 
ušt32_t
 
CID2
;

750 
__IM
 
ušt32_t
 
CID3
;

751 } 
	tITM_Ty³
;

754 
	#ITM_TPR_PRIVMASK_Pos
 0U

	)

755 
	#ITM_TPR_PRIVMASK_Msk
 (0xFUL )

	)

758 
	#ITM_TCR_BUSY_Pos
 23U

	)

759 
	#ITM_TCR_BUSY_Msk
 (1UL << 
ITM_TCR_BUSY_Pos
è

	)

761 
	#ITM_TCR_T¿ûBusID_Pos
 16U

	)

762 
	#ITM_TCR_T¿ûBusID_Msk
 (0x7FUL << 
ITM_TCR_T¿ûBusID_Pos
è

	)

764 
	#ITM_TCR_GTSFREQ_Pos
 10U

	)

765 
	#ITM_TCR_GTSFREQ_Msk
 (3UL << 
ITM_TCR_GTSFREQ_Pos
è

	)

767 
	#ITM_TCR_TSP»sÿË_Pos
 8U

	)

768 
	#ITM_TCR_TSP»sÿË_Msk
 (3UL << 
ITM_TCR_TSP»sÿË_Pos
è

	)

770 
	#ITM_TCR_SWOENA_Pos
 4U

	)

771 
	#ITM_TCR_SWOENA_Msk
 (1UL << 
ITM_TCR_SWOENA_Pos
è

	)

773 
	#ITM_TCR_DWTENA_Pos
 3U

	)

774 
	#ITM_TCR_DWTENA_Msk
 (1UL << 
ITM_TCR_DWTENA_Pos
è

	)

776 
	#ITM_TCR_SYNCENA_Pos
 2U

	)

777 
	#ITM_TCR_SYNCENA_Msk
 (1UL << 
ITM_TCR_SYNCENA_Pos
è

	)

779 
	#ITM_TCR_TSENA_Pos
 1U

	)

780 
	#ITM_TCR_TSENA_Msk
 (1UL << 
ITM_TCR_TSENA_Pos
è

	)

782 
	#ITM_TCR_ITMENA_Pos
 0U

	)

783 
	#ITM_TCR_ITMENA_Msk
 (1UL )

	)

786 
	#ITM_IWR_ATVALIDM_Pos
 0U

	)

787 
	#ITM_IWR_ATVALIDM_Msk
 (1UL )

	)

790 
	#ITM_IRR_ATREADYM_Pos
 0U

	)

791 
	#ITM_IRR_ATREADYM_Msk
 (1UL )

	)

794 
	#ITM_IMCR_INTEGRATION_Pos
 0U

	)

795 
	#ITM_IMCR_INTEGRATION_Msk
 (1UL )

	)

798 
	#ITM_LSR_By‹Acc_Pos
 2U

	)

799 
	#ITM_LSR_By‹Acc_Msk
 (1UL << 
ITM_LSR_By‹Acc_Pos
è

	)

801 
	#ITM_LSR_Acûss_Pos
 1U

	)

802 
	#ITM_LSR_Acûss_Msk
 (1UL << 
ITM_LSR_Acûss_Pos
è

	)

804 
	#ITM_LSR_P»£Á_Pos
 0U

	)

805 
	#ITM_LSR_P»£Á_Msk
 (1UL )

	)

822 
__IOM
 
ušt32_t
 
CTRL
;

823 
__IOM
 
ušt32_t
 
CYCCNT
;

824 
__IOM
 
ušt32_t
 
CPICNT
;

825 
__IOM
 
ušt32_t
 
EXCCNT
;

826 
__IOM
 
ušt32_t
 
SLEEPCNT
;

827 
__IOM
 
ušt32_t
 
LSUCNT
;

828 
__IOM
 
ušt32_t
 
FOLDCNT
;

829 
__IM
 
ušt32_t
 
PCSR
;

830 
__IOM
 
ušt32_t
 
COMP0
;

831 
__IOM
 
ušt32_t
 
MASK0
;

832 
__IOM
 
ušt32_t
 
FUNCTION0
;

833 
ušt32_t
 
RESERVED0
[1U];

834 
__IOM
 
ušt32_t
 
COMP1
;

835 
__IOM
 
ušt32_t
 
MASK1
;

836 
__IOM
 
ušt32_t
 
FUNCTION1
;

837 
ušt32_t
 
RESERVED1
[1U];

838 
__IOM
 
ušt32_t
 
COMP2
;

839 
__IOM
 
ušt32_t
 
MASK2
;

840 
__IOM
 
ušt32_t
 
FUNCTION2
;

841 
ušt32_t
 
RESERVED2
[1U];

842 
__IOM
 
ušt32_t
 
COMP3
;

843 
__IOM
 
ušt32_t
 
MASK3
;

844 
__IOM
 
ušt32_t
 
FUNCTION3
;

845 } 
	tDWT_Ty³
;

848 
	#DWT_CTRL_NUMCOMP_Pos
 28U

	)

849 
	#DWT_CTRL_NUMCOMP_Msk
 (0xFUL << 
DWT_CTRL_NUMCOMP_Pos
è

	)

851 
	#DWT_CTRL_NOTRCPKT_Pos
 27U

	)

852 
	#DWT_CTRL_NOTRCPKT_Msk
 (0x1UL << 
DWT_CTRL_NOTRCPKT_Pos
è

	)

854 
	#DWT_CTRL_NOEXTTRIG_Pos
 26U

	)

855 
	#DWT_CTRL_NOEXTTRIG_Msk
 (0x1UL << 
DWT_CTRL_NOEXTTRIG_Pos
è

	)

857 
	#DWT_CTRL_NOCYCCNT_Pos
 25U

	)

858 
	#DWT_CTRL_NOCYCCNT_Msk
 (0x1UL << 
DWT_CTRL_NOCYCCNT_Pos
è

	)

860 
	#DWT_CTRL_NOPRFCNT_Pos
 24U

	)

861 
	#DWT_CTRL_NOPRFCNT_Msk
 (0x1UL << 
DWT_CTRL_NOPRFCNT_Pos
è

	)

863 
	#DWT_CTRL_CYCEVTENA_Pos
 22U

	)

864 
	#DWT_CTRL_CYCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CYCEVTENA_Pos
è

	)

866 
	#DWT_CTRL_FOLDEVTENA_Pos
 21U

	)

867 
	#DWT_CTRL_FOLDEVTENA_Msk
 (0x1UL << 
DWT_CTRL_FOLDEVTENA_Pos
è

	)

869 
	#DWT_CTRL_LSUEVTENA_Pos
 20U

	)

870 
	#DWT_CTRL_LSUEVTENA_Msk
 (0x1UL << 
DWT_CTRL_LSUEVTENA_Pos
è

	)

872 
	#DWT_CTRL_SLEEPEVTENA_Pos
 19U

	)

873 
	#DWT_CTRL_SLEEPEVTENA_Msk
 (0x1UL << 
DWT_CTRL_SLEEPEVTENA_Pos
è

	)

875 
	#DWT_CTRL_EXCEVTENA_Pos
 18U

	)

876 
	#DWT_CTRL_EXCEVTENA_Msk
 (0x1UL << 
DWT_CTRL_EXCEVTENA_Pos
è

	)

878 
	#DWT_CTRL_CPIEVTENA_Pos
 17U

	)

879 
	#DWT_CTRL_CPIEVTENA_Msk
 (0x1UL << 
DWT_CTRL_CPIEVTENA_Pos
è

	)

881 
	#DWT_CTRL_EXCTRCENA_Pos
 16U

	)

882 
	#DWT_CTRL_EXCTRCENA_Msk
 (0x1UL << 
DWT_CTRL_EXCTRCENA_Pos
è

	)

884 
	#DWT_CTRL_PCSAMPLENA_Pos
 12U

	)

885 
	#DWT_CTRL_PCSAMPLENA_Msk
 (0x1UL << 
DWT_CTRL_PCSAMPLENA_Pos
è

	)

887 
	#DWT_CTRL_SYNCTAP_Pos
 10U

	)

888 
	#DWT_CTRL_SYNCTAP_Msk
 (0x3UL << 
DWT_CTRL_SYNCTAP_Pos
è

	)

890 
	#DWT_CTRL_CYCTAP_Pos
 9U

	)

891 
	#DWT_CTRL_CYCTAP_Msk
 (0x1UL << 
DWT_CTRL_CYCTAP_Pos
è

	)

893 
	#DWT_CTRL_POSTINIT_Pos
 5U

	)

894 
	#DWT_CTRL_POSTINIT_Msk
 (0xFUL << 
DWT_CTRL_POSTINIT_Pos
è

	)

896 
	#DWT_CTRL_POSTPRESET_Pos
 1U

	)

897 
	#DWT_CTRL_POSTPRESET_Msk
 (0xFUL << 
DWT_CTRL_POSTPRESET_Pos
è

	)

899 
	#DWT_CTRL_CYCCNTENA_Pos
 0U

	)

900 
	#DWT_CTRL_CYCCNTENA_Msk
 (0x1UL )

	)

903 
	#DWT_CPICNT_CPICNT_Pos
 0U

	)

904 
	#DWT_CPICNT_CPICNT_Msk
 (0xFFUL )

	)

907 
	#DWT_EXCCNT_EXCCNT_Pos
 0U

	)

908 
	#DWT_EXCCNT_EXCCNT_Msk
 (0xFFUL )

	)

911 
	#DWT_SLEEPCNT_SLEEPCNT_Pos
 0U

	)

912 
	#DWT_SLEEPCNT_SLEEPCNT_Msk
 (0xFFUL )

	)

915 
	#DWT_LSUCNT_LSUCNT_Pos
 0U

	)

916 
	#DWT_LSUCNT_LSUCNT_Msk
 (0xFFUL )

	)

919 
	#DWT_FOLDCNT_FOLDCNT_Pos
 0U

	)

920 
	#DWT_FOLDCNT_FOLDCNT_Msk
 (0xFFUL )

	)

923 
	#DWT_MASK_MASK_Pos
 0U

	)

924 
	#DWT_MASK_MASK_Msk
 (0x1FUL )

	)

927 
	#DWT_FUNCTION_MATCHED_Pos
 24U

	)

928 
	#DWT_FUNCTION_MATCHED_Msk
 (0x1UL << 
DWT_FUNCTION_MATCHED_Pos
è

	)

930 
	#DWT_FUNCTION_DATAVADDR1_Pos
 16U

	)

931 
	#DWT_FUNCTION_DATAVADDR1_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR1_Pos
è

	)

933 
	#DWT_FUNCTION_DATAVADDR0_Pos
 12U

	)

934 
	#DWT_FUNCTION_DATAVADDR0_Msk
 (0xFUL << 
DWT_FUNCTION_DATAVADDR0_Pos
è

	)

936 
	#DWT_FUNCTION_DATAVSIZE_Pos
 10U

	)

937 
	#DWT_FUNCTION_DATAVSIZE_Msk
 (0x3UL << 
DWT_FUNCTION_DATAVSIZE_Pos
è

	)

939 
	#DWT_FUNCTION_LNK1ENA_Pos
 9U

	)

940 
	#DWT_FUNCTION_LNK1ENA_Msk
 (0x1UL << 
DWT_FUNCTION_LNK1ENA_Pos
è

	)

942 
	#DWT_FUNCTION_DATAVMATCH_Pos
 8U

	)

943 
	#DWT_FUNCTION_DATAVMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_DATAVMATCH_Pos
è

	)

945 
	#DWT_FUNCTION_CYCMATCH_Pos
 7U

	)

946 
	#DWT_FUNCTION_CYCMATCH_Msk
 (0x1UL << 
DWT_FUNCTION_CYCMATCH_Pos
è

	)

948 
	#DWT_FUNCTION_EMITRANGE_Pos
 5U

	)

949 
	#DWT_FUNCTION_EMITRANGE_Msk
 (0x1UL << 
DWT_FUNCTION_EMITRANGE_Pos
è

	)

951 
	#DWT_FUNCTION_FUNCTION_Pos
 0U

	)

952 
	#DWT_FUNCTION_FUNCTION_Msk
 (0xFUL )

	)

969 
__IOM
 
ušt32_t
 
SSPSR
;

970 
__IOM
 
ušt32_t
 
CSPSR
;

971 
ušt32_t
 
RESERVED0
[2U];

972 
__IOM
 
ušt32_t
 
ACPR
;

973 
ušt32_t
 
RESERVED1
[55U];

974 
__IOM
 
ušt32_t
 
SPPR
;

975 
ušt32_t
 
RESERVED2
[131U];

976 
__IM
 
ušt32_t
 
FFSR
;

977 
__IOM
 
ušt32_t
 
FFCR
;

978 
__IM
 
ušt32_t
 
FSCR
;

979 
ušt32_t
 
RESERVED3
[759U];

980 
__IM
 
ušt32_t
 
TRIGGER
;

981 
__IM
 
ušt32_t
 
FIFO0
;

982 
__IM
 
ušt32_t
 
ITATBCTR2
;

983 
ušt32_t
 
RESERVED4
[1U];

984 
__IM
 
ušt32_t
 
ITATBCTR0
;

985 
__IM
 
ušt32_t
 
FIFO1
;

986 
__IOM
 
ušt32_t
 
ITCTRL
;

987 
ušt32_t
 
RESERVED5
[39U];

988 
__IOM
 
ušt32_t
 
CLAIMSET
;

989 
__IOM
 
ušt32_t
 
CLAIMCLR
;

990 
ušt32_t
 
RESERVED7
[8U];

991 
__IM
 
ušt32_t
 
DEVID
;

992 
__IM
 
ušt32_t
 
DEVTYPE
;

993 } 
	tTPI_Ty³
;

996 
	#TPI_ACPR_PRESCALER_Pos
 0U

	)

997 
	#TPI_ACPR_PRESCALER_Msk
 (0x1FFFUL )

	)

1000 
	#TPI_SPPR_TXMODE_Pos
 0U

	)

1001 
	#TPI_SPPR_TXMODE_Msk
 (0x3UL )

	)

1004 
	#TPI_FFSR_FtNÚStÝ_Pos
 3U

	)

1005 
	#TPI_FFSR_FtNÚStÝ_Msk
 (0x1UL << 
TPI_FFSR_FtNÚStÝ_Pos
è

	)

1007 
	#TPI_FFSR_TCP»£Á_Pos
 2U

	)

1008 
	#TPI_FFSR_TCP»£Á_Msk
 (0x1UL << 
TPI_FFSR_TCP»£Á_Pos
è

	)

1010 
	#TPI_FFSR_FtStÝ³d_Pos
 1U

	)

1011 
	#TPI_FFSR_FtStÝ³d_Msk
 (0x1UL << 
TPI_FFSR_FtStÝ³d_Pos
è

	)

1013 
	#TPI_FFSR_FlInProg_Pos
 0U

	)

1014 
	#TPI_FFSR_FlInProg_Msk
 (0x1UL )

	)

1017 
	#TPI_FFCR_TrigIn_Pos
 8U

	)

1018 
	#TPI_FFCR_TrigIn_Msk
 (0x1UL << 
TPI_FFCR_TrigIn_Pos
è

	)

1020 
	#TPI_FFCR_EnFCÚt_Pos
 1U

	)

1021 
	#TPI_FFCR_EnFCÚt_Msk
 (0x1UL << 
TPI_FFCR_EnFCÚt_Pos
è

	)

1024 
	#TPI_TRIGGER_TRIGGER_Pos
 0U

	)

1025 
	#TPI_TRIGGER_TRIGGER_Msk
 (0x1UL )

	)

1028 
	#TPI_FIFO0_ITM_ATVALID_Pos
 29U

	)

1029 
	#TPI_FIFO0_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ITM_ATVALID_Pos
è

	)

1031 
	#TPI_FIFO0_ITM_by‹couÁ_Pos
 27U

	)

1032 
	#TPI_FIFO0_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ITM_by‹couÁ_Pos
è

	)

1034 
	#TPI_FIFO0_ETM_ATVALID_Pos
 26U

	)

1035 
	#TPI_FIFO0_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO0_ETM_ATVALID_Pos
è

	)

1037 
	#TPI_FIFO0_ETM_by‹couÁ_Pos
 24U

	)

1038 
	#TPI_FIFO0_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO0_ETM_by‹couÁ_Pos
è

	)

1040 
	#TPI_FIFO0_ETM2_Pos
 16U

	)

1041 
	#TPI_FIFO0_ETM2_Msk
 (0xFFUL << 
TPI_FIFO0_ETM2_Pos
è

	)

1043 
	#TPI_FIFO0_ETM1_Pos
 8U

	)

1044 
	#TPI_FIFO0_ETM1_Msk
 (0xFFUL << 
TPI_FIFO0_ETM1_Pos
è

	)

1046 
	#TPI_FIFO0_ETM0_Pos
 0U

	)

1047 
	#TPI_FIFO0_ETM0_Msk
 (0xFFUL )

	)

1050 
	#TPI_ITATBCTR2_ATREADY_Pos
 0U

	)

1051 
	#TPI_ITATBCTR2_ATREADY_Msk
 (0x1UL )

	)

1054 
	#TPI_FIFO1_ITM_ATVALID_Pos
 29U

	)

1055 
	#TPI_FIFO1_ITM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ITM_ATVALID_Pos
è

	)

1057 
	#TPI_FIFO1_ITM_by‹couÁ_Pos
 27U

	)

1058 
	#TPI_FIFO1_ITM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ITM_by‹couÁ_Pos
è

	)

1060 
	#TPI_FIFO1_ETM_ATVALID_Pos
 26U

	)

1061 
	#TPI_FIFO1_ETM_ATVALID_Msk
 (0x3UL << 
TPI_FIFO1_ETM_ATVALID_Pos
è

	)

1063 
	#TPI_FIFO1_ETM_by‹couÁ_Pos
 24U

	)

1064 
	#TPI_FIFO1_ETM_by‹couÁ_Msk
 (0x3UL << 
TPI_FIFO1_ETM_by‹couÁ_Pos
è

	)

1066 
	#TPI_FIFO1_ITM2_Pos
 16U

	)

1067 
	#TPI_FIFO1_ITM2_Msk
 (0xFFUL << 
TPI_FIFO1_ITM2_Pos
è

	)

1069 
	#TPI_FIFO1_ITM1_Pos
 8U

	)

1070 
	#TPI_FIFO1_ITM1_Msk
 (0xFFUL << 
TPI_FIFO1_ITM1_Pos
è

	)

1072 
	#TPI_FIFO1_ITM0_Pos
 0U

	)

1073 
	#TPI_FIFO1_ITM0_Msk
 (0xFFUL )

	)

1076 
	#TPI_ITATBCTR0_ATREADY_Pos
 0U

	)

1077 
	#TPI_ITATBCTR0_ATREADY_Msk
 (0x1UL )

	)

1080 
	#TPI_ITCTRL_Mode_Pos
 0U

	)

1081 
	#TPI_ITCTRL_Mode_Msk
 (0x1UL )

	)

1084 
	#TPI_DEVID_NRZVALID_Pos
 11U

	)

1085 
	#TPI_DEVID_NRZVALID_Msk
 (0x1UL << 
TPI_DEVID_NRZVALID_Pos
è

	)

1087 
	#TPI_DEVID_MANCVALID_Pos
 10U

	)

1088 
	#TPI_DEVID_MANCVALID_Msk
 (0x1UL << 
TPI_DEVID_MANCVALID_Pos
è

	)

1090 
	#TPI_DEVID_PTINVALID_Pos
 9U

	)

1091 
	#TPI_DEVID_PTINVALID_Msk
 (0x1UL << 
TPI_DEVID_PTINVALID_Pos
è

	)

1093 
	#TPI_DEVID_MšBufSz_Pos
 6U

	)

1094 
	#TPI_DEVID_MšBufSz_Msk
 (0x7UL << 
TPI_DEVID_MšBufSz_Pos
è

	)

1096 
	#TPI_DEVID_AsynClkIn_Pos
 5U

	)

1097 
	#TPI_DEVID_AsynClkIn_Msk
 (0x1UL << 
TPI_DEVID_AsynClkIn_Pos
è

	)

1099 
	#TPI_DEVID_NrT¿ûIÅut_Pos
 0U

	)

1100 
	#TPI_DEVID_NrT¿ûIÅut_Msk
 (0x1FUL )

	)

1103 
	#TPI_DEVTYPE_MajÜTy³_Pos
 4U

	)

1104 
	#TPI_DEVTYPE_MajÜTy³_Msk
 (0xFUL << 
TPI_DEVTYPE_MajÜTy³_Pos
è

	)

1106 
	#TPI_DEVTYPE_SubTy³_Pos
 0U

	)

1107 
	#TPI_DEVTYPE_SubTy³_Msk
 (0xFUL )

	)

1112 #ià(
__MPU_PRESENT
 == 1U)

1125 
__IM
 
ušt32_t
 
TYPE
;

1126 
__IOM
 
ušt32_t
 
CTRL
;

1127 
__IOM
 
ušt32_t
 
RNR
;

1128 
__IOM
 
ušt32_t
 
RBAR
;

1129 
__IOM
 
ušt32_t
 
RASR
;

1130 
__IOM
 
ušt32_t
 
RBAR_A1
;

1131 
__IOM
 
ušt32_t
 
RASR_A1
;

1132 
__IOM
 
ušt32_t
 
RBAR_A2
;

1133 
__IOM
 
ušt32_t
 
RASR_A2
;

1134 
__IOM
 
ušt32_t
 
RBAR_A3
;

1135 
__IOM
 
ušt32_t
 
RASR_A3
;

1136 } 
	tMPU_Ty³
;

1139 
	#MPU_TYPE_IREGION_Pos
 16U

	)

1140 
	#MPU_TYPE_IREGION_Msk
 (0xFFUL << 
MPU_TYPE_IREGION_Pos
è

	)

1142 
	#MPU_TYPE_DREGION_Pos
 8U

	)

1143 
	#MPU_TYPE_DREGION_Msk
 (0xFFUL << 
MPU_TYPE_DREGION_Pos
è

	)

1145 
	#MPU_TYPE_SEPARATE_Pos
 0U

	)

1146 
	#MPU_TYPE_SEPARATE_Msk
 (1UL )

	)

1149 
	#MPU_CTRL_PRIVDEFENA_Pos
 2U

	)

1150 
	#MPU_CTRL_PRIVDEFENA_Msk
 (1UL << 
MPU_CTRL_PRIVDEFENA_Pos
è

	)

1152 
	#MPU_CTRL_HFNMIENA_Pos
 1U

	)

1153 
	#MPU_CTRL_HFNMIENA_Msk
 (1UL << 
MPU_CTRL_HFNMIENA_Pos
è

	)

1155 
	#MPU_CTRL_ENABLE_Pos
 0U

	)

1156 
	#MPU_CTRL_ENABLE_Msk
 (1UL )

	)

1159 
	#MPU_RNR_REGION_Pos
 0U

	)

1160 
	#MPU_RNR_REGION_Msk
 (0xFFUL )

	)

1163 
	#MPU_RBAR_ADDR_Pos
 5U

	)

1164 
	#MPU_RBAR_ADDR_Msk
 (0x7FFFFFFUL << 
MPU_RBAR_ADDR_Pos
è

	)

1166 
	#MPU_RBAR_VALID_Pos
 4U

	)

1167 
	#MPU_RBAR_VALID_Msk
 (1UL << 
MPU_RBAR_VALID_Pos
è

	)

1169 
	#MPU_RBAR_REGION_Pos
 0U

	)

1170 
	#MPU_RBAR_REGION_Msk
 (0xFUL )

	)

1173 
	#MPU_RASR_ATTRS_Pos
 16U

	)

1174 
	#MPU_RASR_ATTRS_Msk
 (0xFFFFUL << 
MPU_RASR_ATTRS_Pos
è

	)

1176 
	#MPU_RASR_XN_Pos
 28U

	)

1177 
	#MPU_RASR_XN_Msk
 (1UL << 
MPU_RASR_XN_Pos
è

	)

1179 
	#MPU_RASR_AP_Pos
 24U

	)

1180 
	#MPU_RASR_AP_Msk
 (0x7UL << 
MPU_RASR_AP_Pos
è

	)

1182 
	#MPU_RASR_TEX_Pos
 19U

	)

1183 
	#MPU_RASR_TEX_Msk
 (0x7UL << 
MPU_RASR_TEX_Pos
è

	)

1185 
	#MPU_RASR_S_Pos
 18U

	)

1186 
	#MPU_RASR_S_Msk
 (1UL << 
MPU_RASR_S_Pos
è

	)

1188 
	#MPU_RASR_C_Pos
 17U

	)

1189 
	#MPU_RASR_C_Msk
 (1UL << 
MPU_RASR_C_Pos
è

	)

1191 
	#MPU_RASR_B_Pos
 16U

	)

1192 
	#MPU_RASR_B_Msk
 (1UL << 
MPU_RASR_B_Pos
è

	)

1194 
	#MPU_RASR_SRD_Pos
 8U

	)

1195 
	#MPU_RASR_SRD_Msk
 (0xFFUL << 
MPU_RASR_SRD_Pos
è

	)

1197 
	#MPU_RASR_SIZE_Pos
 1U

	)

1198 
	#MPU_RASR_SIZE_Msk
 (0x1FUL << 
MPU_RASR_SIZE_Pos
è

	)

1200 
	#MPU_RASR_ENABLE_Pos
 0U

	)

1201 
	#MPU_RASR_ENABLE_Msk
 (1UL )

	)

1219 
__IOM
 
ušt32_t
 
DHCSR
;

1220 
__OM
 
ušt32_t
 
DCRSR
;

1221 
__IOM
 
ušt32_t
 
DCRDR
;

1222 
__IOM
 
ušt32_t
 
DEMCR
;

1223 } 
	tCÜeDebug_Ty³
;

1226 
	#CÜeDebug_DHCSR_DBGKEY_Pos
 16U

	)

1227 
	#CÜeDebug_DHCSR_DBGKEY_Msk
 (0xFFFFUL << 
CÜeDebug_DHCSR_DBGKEY_Pos
è

	)

1229 
	#CÜeDebug_DHCSR_S_RESET_ST_Pos
 25U

	)

1230 
	#CÜeDebug_DHCSR_S_RESET_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RESET_ST_Pos
è

	)

1232 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Pos
 24U

	)

1233 
	#CÜeDebug_DHCSR_S_RETIRE_ST_Msk
 (1UL << 
CÜeDebug_DHCSR_S_RETIRE_ST_Pos
è

	)

1235 
	#CÜeDebug_DHCSR_S_LOCKUP_Pos
 19U

	)

1236 
	#CÜeDebug_DHCSR_S_LOCKUP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_LOCKUP_Pos
è

	)

1238 
	#CÜeDebug_DHCSR_S_SLEEP_Pos
 18U

	)

1239 
	#CÜeDebug_DHCSR_S_SLEEP_Msk
 (1UL << 
CÜeDebug_DHCSR_S_SLEEP_Pos
è

	)

1241 
	#CÜeDebug_DHCSR_S_HALT_Pos
 17U

	)

1242 
	#CÜeDebug_DHCSR_S_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_S_HALT_Pos
è

	)

1244 
	#CÜeDebug_DHCSR_S_REGRDY_Pos
 16U

	)

1245 
	#CÜeDebug_DHCSR_S_REGRDY_Msk
 (1UL << 
CÜeDebug_DHCSR_S_REGRDY_Pos
è

	)

1247 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Pos
 5U

	)

1248 
	#CÜeDebug_DHCSR_C_SNAPSTALL_Msk
 (1UL << 
CÜeDebug_DHCSR_C_SNAPSTALL_Pos
è

	)

1250 
	#CÜeDebug_DHCSR_C_MASKINTS_Pos
 3U

	)

1251 
	#CÜeDebug_DHCSR_C_MASKINTS_Msk
 (1UL << 
CÜeDebug_DHCSR_C_MASKINTS_Pos
è

	)

1253 
	#CÜeDebug_DHCSR_C_STEP_Pos
 2U

	)

1254 
	#CÜeDebug_DHCSR_C_STEP_Msk
 (1UL << 
CÜeDebug_DHCSR_C_STEP_Pos
è

	)

1256 
	#CÜeDebug_DHCSR_C_HALT_Pos
 1U

	)

1257 
	#CÜeDebug_DHCSR_C_HALT_Msk
 (1UL << 
CÜeDebug_DHCSR_C_HALT_Pos
è

	)

1259 
	#CÜeDebug_DHCSR_C_DEBUGEN_Pos
 0U

	)

1260 
	#CÜeDebug_DHCSR_C_DEBUGEN_Msk
 (1UL )

	)

1263 
	#CÜeDebug_DCRSR_REGWnR_Pos
 16U

	)

1264 
	#CÜeDebug_DCRSR_REGWnR_Msk
 (1UL << 
CÜeDebug_DCRSR_REGWnR_Pos
è

	)

1266 
	#CÜeDebug_DCRSR_REGSEL_Pos
 0U

	)

1267 
	#CÜeDebug_DCRSR_REGSEL_Msk
 (0x1FUL )

	)

1270 
	#CÜeDebug_DEMCR_TRCENA_Pos
 24U

	)

1271 
	#CÜeDebug_DEMCR_TRCENA_Msk
 (1UL << 
CÜeDebug_DEMCR_TRCENA_Pos
è

	)

1273 
	#CÜeDebug_DEMCR_MON_REQ_Pos
 19U

	)

1274 
	#CÜeDebug_DEMCR_MON_REQ_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_REQ_Pos
è

	)

1276 
	#CÜeDebug_DEMCR_MON_STEP_Pos
 18U

	)

1277 
	#CÜeDebug_DEMCR_MON_STEP_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_STEP_Pos
è

	)

1279 
	#CÜeDebug_DEMCR_MON_PEND_Pos
 17U

	)

1280 
	#CÜeDebug_DEMCR_MON_PEND_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_PEND_Pos
è

	)

1282 
	#CÜeDebug_DEMCR_MON_EN_Pos
 16U

	)

1283 
	#CÜeDebug_DEMCR_MON_EN_Msk
 (1UL << 
CÜeDebug_DEMCR_MON_EN_Pos
è

	)

1285 
	#CÜeDebug_DEMCR_VC_HARDERR_Pos
 10U

	)

1286 
	#CÜeDebug_DEMCR_VC_HARDERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_HARDERR_Pos
è

	)

1288 
	#CÜeDebug_DEMCR_VC_INTERR_Pos
 9U

	)

1289 
	#CÜeDebug_DEMCR_VC_INTERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_INTERR_Pos
è

	)

1291 
	#CÜeDebug_DEMCR_VC_BUSERR_Pos
 8U

	)

1292 
	#CÜeDebug_DEMCR_VC_BUSERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_BUSERR_Pos
è

	)

1294 
	#CÜeDebug_DEMCR_VC_STATERR_Pos
 7U

	)

1295 
	#CÜeDebug_DEMCR_VC_STATERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_STATERR_Pos
è

	)

1297 
	#CÜeDebug_DEMCR_VC_CHKERR_Pos
 6U

	)

1298 
	#CÜeDebug_DEMCR_VC_CHKERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_CHKERR_Pos
è

	)

1300 
	#CÜeDebug_DEMCR_VC_NOCPERR_Pos
 5U

	)

1301 
	#CÜeDebug_DEMCR_VC_NOCPERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_NOCPERR_Pos
è

	)

1303 
	#CÜeDebug_DEMCR_VC_MMERR_Pos
 4U

	)

1304 
	#CÜeDebug_DEMCR_VC_MMERR_Msk
 (1UL << 
CÜeDebug_DEMCR_VC_MMERR_Pos
è

	)

1306 
	#CÜeDebug_DEMCR_VC_CORERESET_Pos
 0U

	)

1307 
	#CÜeDebug_DEMCR_VC_CORERESET_Msk
 (1UL )

	)

1325 
	#_VAL2FLD
(
f›ld
, 
v®ue
è((v®u<< f›ld ## 
_Pos
è& f›ld ## 
_Msk
)

	)

1333 
	#_FLD2VAL
(
f›ld
, 
v®ue
è((v®u& f›ld ## 
_Msk
è>> f›ld ## 
_Pos
)

	)

1346 
	#SCS_BASE
 (0xE000E000ULè

	)

1347 
	#ITM_BASE
 (0xE0000000ULè

	)

1348 
	#DWT_BASE
 (0xE0001000ULè

	)

1349 
	#TPI_BASE
 (0xE0040000ULè

	)

1350 
	#CÜeDebug_BASE
 (0xE000EDF0ULè

	)

1351 
	#SysTick_BASE
 (
SCS_BASE
 + 0x0010ULè

	)

1352 
	#NVIC_BASE
 (
SCS_BASE
 + 0x0100ULè

	)

1353 
	#SCB_BASE
 (
SCS_BASE
 + 0x0D00ULè

	)

1355 
	#SCnSCB
 ((
SCnSCB_Ty³
 *è
SCS_BASE
 )

	)

1356 
	#SCB
 ((
SCB_Ty³
 *è
SCB_BASE
 )

	)

1357 
	#SysTick
 ((
SysTick_Ty³
 *è
SysTick_BASE
 )

	)

1358 
	#NVIC
 ((
NVIC_Ty³
 *è
NVIC_BASE
 )

	)

1359 
	#ITM
 ((
ITM_Ty³
 *è
ITM_BASE
 )

	)

1360 
	#DWT
 ((
DWT_Ty³
 *è
DWT_BASE
 )

	)

1361 
	#TPI
 ((
TPI_Ty³
 *è
TPI_BASE
 )

	)

1362 
	#CÜeDebug
 ((
CÜeDebug_Ty³
 *è
CÜeDebug_BASE
è

	)

1364 #ià(
__MPU_PRESENT
 == 1U)

1365 
	#MPU_BASE
 (
SCS_BASE
 + 0x0D90ULè

	)

1366 
	#MPU
 ((
MPU_Ty³
 *è
MPU_BASE
 )

	)

1404 
__STATIC_INLINE
 
NVIC_S‘PriÜ™yGroupšg
(
ušt32_t
 
PriÜ™yGroup
)

1406 
ušt32_t
 
»g_v®ue
;

1407 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1409 
»g_v®ue
 = 
SCB
->
AIRCR
;

1410 
»g_v®ue
 &ð~((
ušt32_t
)(
SCB_AIRCR_VECTKEY_Msk
 | 
SCB_AIRCR_PRIGROUP_Msk
));

1411 
»g_v®ue
 = (reg_value |

1412 ((
ušt32_t
)0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1413 (
PriÜ™yGroupTmp
 << 8U) );

1414 
SCB
->
AIRCR
 = 
»g_v®ue
;

1423 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™yGroupšg
()

1425  ((
ušt32_t
)((
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
è>> 
SCB_AIRCR_PRIGROUP_Pos
));

1434 
__STATIC_INLINE
 
NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

1436 
NVIC
->
ISER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1445 
__STATIC_INLINE
 
NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

1447 
NVIC
->
ICER
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1458 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1460 ((
ušt32_t
)(((
NVIC
->
ISPR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1469 
__STATIC_INLINE
 
NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1471 
NVIC
->
ISPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1480 
__STATIC_INLINE
 
NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

1482 
NVIC
->
ICPR
[(((
ušt32_t
)(
št32_t
)
IRQn
) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));

1493 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘Aùive
(
IRQn_Ty³
 
IRQn
)

1495 ((
ušt32_t
)(((
NVIC
->
IABR
[(((ušt32_t)(
št32_t
)
IRQn
) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));

1506 
__STATIC_INLINE
 
NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
´iÜ™y
)

1508 ià((
št32_t
)(
IRQn
) < 0)

1510 
SCB
->
SHP
[(((
ušt32_t
)(
št32_t
)
IRQn
è& 0xFUL)-4UL] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1514 
NVIC
->
IP
[((
ušt32_t
)(
št32_t
)
IRQn
)] = (
ušt8_t
)((
´iÜ™y
 << (8U - 
__NVIC_PRIO_BITS
)) & (uint32_t)0xFFUL);

1528 
__STATIC_INLINE
 
ušt32_t
 
NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

1531 ià((
št32_t
)(
IRQn
) < 0)

1533 (((
ušt32_t
)
SCB
->
SHP
[(((ušt32_t)(
št32_t
)
IRQn
è& 0xFUL)-4UL] >> (8U - 
__NVIC_PRIO_BITS
)));

1537 (((
ušt32_t
)
NVIC
->
IP
[((ušt32_t)(
št32_t
)
IRQn
)] >> (8U - 
__NVIC_PRIO_BITS
)));

1553 
__STATIC_INLINE
 
ušt32_t
 
NVIC_EncodePriÜ™y
 (ušt32_ˆ
PriÜ™yGroup
, ušt32_ˆ
P»em±PriÜ™y
, ušt32_ˆ
SubPriÜ™y
)

1555 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1556 
ušt32_t
 
P»em±PriÜ™yB™s
;

1557 
ušt32_t
 
SubPriÜ™yB™s
;

1559 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1560 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1563 ((
P»em±PriÜ™y
 & (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)è- 1UL)è<< 
SubPriÜ™yB™s
) |

1564 ((
SubPriÜ™y
 & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL)))

1580 
__STATIC_INLINE
 
NVIC_DecodePriÜ™y
 (
ušt32_t
 
PriÜ™y
, ušt32_ˆ
PriÜ™yGroup
, ušt32_t* cÚ¡ 
pP»em±PriÜ™y
, ušt32_t* cÚ¡ 
pSubPriÜ™y
)

1582 
ušt32_t
 
PriÜ™yGroupTmp
 = (
PriÜ™yGroup
 & (uint32_t)0x07UL);

1583 
ušt32_t
 
P»em±PriÜ™yB™s
;

1584 
ušt32_t
 
SubPriÜ™yB™s
;

1586 
P»em±PriÜ™yB™s
 = ((7UL - 
PriÜ™yGroupTmp
è> (
ušt32_t
)(
__NVIC_PRIO_BITS
)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);

1587 
SubPriÜ™yB™s
 = ((
PriÜ™yGroupTmp
 + (
ušt32_t
)(
__NVIC_PRIO_BITS
)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));

1589 *
pP»em±PriÜ™y
 = (
PriÜ™y
 >> 
SubPriÜ™yB™s
è& (
ušt32_t
)((1UL << (
P»em±PriÜ™yB™s
)) - 1UL);

1590 *
pSubPriÜ™y
 = (
PriÜ™y
 ) & (
ušt32_t
)((1UL << (
SubPriÜ™yB™s
 )) - 1UL);

1598 
__STATIC_INLINE
 
NVIC_Sy¡emRe£t
()

1600 
__DSB
();

1602 
SCB
->
AIRCR
 = (
ušt32_t
)((0x5FAUL << 
SCB_AIRCR_VECTKEY_Pos
) |

1603 (
SCB
->
AIRCR
 & 
SCB_AIRCR_PRIGROUP_Msk
) |

1604 
SCB_AIRCR_SYSRESETREQ_Msk
 );

1605 
__DSB
();

1609 
__NOP
();

1625 #ià(
__V’dÜ_SysTickCÚfig
 == 0U)

1638 
__STATIC_INLINE
 
ušt32_t
 
SysTick_CÚfig
(ušt32_ˆ
ticks
)

1640 ià((
ticks
 - 1ULè> 
SysTick_LOAD_RELOAD_Msk
)

1645 
SysTick
->
LOAD
 = (
ušt32_t
)(
ticks
 - 1UL);

1646 
NVIC_S‘PriÜ™y
 (
SysTick_IRQn
, (1UL << 
__NVIC_PRIO_BITS
) - 1UL);

1647 
SysTick
->
VAL
 = 0UL;

1648 
SysTick
->
CTRL
 = 
SysTick_CTRL_CLKSOURCE_Msk
 |

1649 
SysTick_CTRL_TICKINT_Msk
 |

1650 
SysTick_CTRL_ENABLE_Msk
;

1668 vÞ©ž
št32_t
 
ITM_RxBufãr
;

1669 
	#ITM_RXBUFFER_EMPTY
 0x5AA55AA5U

	)

1680 
__STATIC_INLINE
 
ušt32_t
 
ITM_S’dCh¬
 (ušt32_ˆ
ch
)

1682 ià(((
	gITM
->
	gTCR
 & 
	gITM_TCR_ITMENA_Msk
) != 0UL) &&

1683 ((
ITM
->
TER
 & 1UL ) != 0UL) )

1685 
ITM
->
PORT
[0U].
u32
 == 0UL)

1687 
__NOP
();

1689 
	gITM
->
	gPORT
[0U].
	gu8
 = (
ušt8_t
)
ch
;

1691  (
	gch
);

1701 
__STATIC_INLINE
 
št32_t
 
ITM_ReûiveCh¬
 ()

1703 
št32_t
 
	gch
 = -1;

1705 ià(
	gITM_RxBufãr
 !ð
ITM_RXBUFFER_EMPTY
)

1707 
ch
 = 
ITM_RxBufãr
;

1708 
	gITM_RxBufãr
 = 
ITM_RXBUFFER_EMPTY
;

1711  (
	gch
);

1721 
__STATIC_INLINE
 
št32_t
 
ITM_CheckCh¬
 ()

1724 ià(
	gITM_RxBufãr
 =ð
ITM_RXBUFFER_EMPTY
)

1739 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h

40 #iâdeà
__STM32_HAL_LEGACY


41 
	#__STM32_HAL_LEGACY


	)

43 #ifdeà
__ýlu¥lus


54 
	#AES_FLAG_RDERR
 
CRYP_FLAG_RDERR


	)

55 
	#AES_FLAG_WRERR
 
CRYP_FLAG_WRERR


	)

56 
	#AES_CLEARFLAG_CCF
 
CRYP_CLEARFLAG_CCF


	)

57 
	#AES_CLEARFLAG_RDERR
 
CRYP_CLEARFLAG_RDERR


	)

58 
	#AES_CLEARFLAG_WRERR
 
CRYP_CLEARFLAG_WRERR


	)

67 
	#ADC_RESOLUTION12b
 
ADC_RESOLUTION_12B


	)

68 
	#ADC_RESOLUTION10b
 
ADC_RESOLUTION_10B


	)

69 
	#ADC_RESOLUTION8b
 
ADC_RESOLUTION_8B


	)

70 
	#ADC_RESOLUTION6b
 
ADC_RESOLUTION_6B


	)

71 
	#OVR_DATA_OVERWRITTEN
 
ADC_OVR_DATA_OVERWRITTEN


	)

72 
	#OVR_DATA_PRESERVED
 
ADC_OVR_DATA_PRESERVED


	)

73 
	#EOC_SINGLE_CONV
 
ADC_EOC_SINGLE_CONV


	)

74 
	#EOC_SEQ_CONV
 
ADC_EOC_SEQ_CONV


	)

75 
	#EOC_SINGLE_SEQ_CONV
 
ADC_EOC_SINGLE_SEQ_CONV


	)

76 
	#REGULAR_GROUP
 
ADC_REGULAR_GROUP


	)

77 
	#INJECTED_GROUP
 
ADC_INJECTED_GROUP


	)

78 
	#REGULAR_INJECTED_GROUP
 
ADC_REGULAR_INJECTED_GROUP


	)

79 
	#AWD_EVENT
 
ADC_AWD_EVENT


	)

80 
	#AWD1_EVENT
 
ADC_AWD1_EVENT


	)

81 
	#AWD2_EVENT
 
ADC_AWD2_EVENT


	)

82 
	#AWD3_EVENT
 
ADC_AWD3_EVENT


	)

83 
	#OVR_EVENT
 
ADC_OVR_EVENT


	)

84 
	#JQOVF_EVENT
 
ADC_JQOVF_EVENT


	)

85 
	#ALL_CHANNELS
 
ADC_ALL_CHANNELS


	)

86 
	#REGULAR_CHANNELS
 
ADC_REGULAR_CHANNELS


	)

87 
	#INJECTED_CHANNELS
 
ADC_INJECTED_CHANNELS


	)

88 
	#SYSCFG_FLAG_SENSOR_ADC
 
ADC_FLAG_SENSOR


	)

89 
	#SYSCFG_FLAG_VREF_ADC
 
ADC_FLAG_VREFINT


	)

90 
	#ADC_CLOCKPRESCALER_PCLK_DIV1
 
ADC_CLOCK_SYNC_PCLK_DIV1


	)

91 
	#ADC_CLOCKPRESCALER_PCLK_DIV2
 
ADC_CLOCK_SYNC_PCLK_DIV2


	)

92 
	#ADC_CLOCKPRESCALER_PCLK_DIV4
 
ADC_CLOCK_SYNC_PCLK_DIV4


	)

93 
	#ADC_CLOCKPRESCALER_PCLK_DIV6
 
ADC_CLOCK_SYNC_PCLK_DIV6


	)

94 
	#ADC_CLOCKPRESCALER_PCLK_DIV8
 
ADC_CLOCK_SYNC_PCLK_DIV8


	)

95 
	#ADC_EXTERNALTRIG0_T6_TRGO
 
ADC_EXTERNALTRIGCONV_T6_TRGO


	)

96 
	#ADC_EXTERNALTRIG1_T21_CC2
 
ADC_EXTERNALTRIGCONV_T21_CC2


	)

97 
	#ADC_EXTERNALTRIG2_T2_TRGO
 
ADC_EXTERNALTRIGCONV_T2_TRGO


	)

98 
	#ADC_EXTERNALTRIG3_T2_CC4
 
ADC_EXTERNALTRIGCONV_T2_CC4


	)

99 
	#ADC_EXTERNALTRIG4_T22_TRGO
 
ADC_EXTERNALTRIGCONV_T22_TRGO


	)

100 
	#ADC_EXTERNALTRIG7_EXT_IT11
 
ADC_EXTERNALTRIGCONV_EXT_IT11


	)

101 
	#ADC_CLOCK_ASYNC
 
ADC_CLOCK_ASYNC_DIV1


	)

102 
	#ADC_EXTERNALTRIG_EDGE_NONE
 
ADC_EXTERNALTRIGCONVEDGE_NONE


	)

103 
	#ADC_EXTERNALTRIG_EDGE_RISING
 
ADC_EXTERNALTRIGCONVEDGE_RISING


	)

104 
	#ADC_EXTERNALTRIG_EDGE_FALLING
 
ADC_EXTERNALTRIGCONVEDGE_FALLING


	)

105 
	#ADC_EXTERNALTRIG_EDGE_RISINGFALLING
 
ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING


	)

106 
	#ADC_SAMPLETIME_2CYCLE_5
 
ADC_SAMPLETIME_2CYCLES_5


	)

108 
	#HAL_ADC_STATE_BUSY_REG
 
HAL_ADC_STATE_REG_BUSY


	)

109 
	#HAL_ADC_STATE_BUSY_INJ
 
HAL_ADC_STATE_INJ_BUSY


	)

110 
	#HAL_ADC_STATE_EOC_REG
 
HAL_ADC_STATE_REG_EOC


	)

111 
	#HAL_ADC_STATE_EOC_INJ
 
HAL_ADC_STATE_INJ_EOC


	)

112 
	#HAL_ADC_STATE_ERROR
 
HAL_ADC_STATE_ERROR_INTERNAL


	)

113 
	#HAL_ADC_STATE_BUSY
 
HAL_ADC_STATE_BUSY_INTERNAL


	)

114 
	#HAL_ADC_STATE_AWD
 
HAL_ADC_STATE_AWD1


	)

123 
	#__HAL_CEC_GET_IT
 
__HAL_CEC_GET_FLAG


	)

133 
	#COMP_WINDOWMODE_DISABLED
 
COMP_WINDOWMODE_DISABLE


	)

134 
	#COMP_WINDOWMODE_ENABLED
 
COMP_WINDOWMODE_ENABLE


	)

135 
	#COMP_EXTI_LINE_COMP1_EVENT
 
COMP_EXTI_LINE_COMP1


	)

136 
	#COMP_EXTI_LINE_COMP2_EVENT
 
COMP_EXTI_LINE_COMP2


	)

137 
	#COMP_EXTI_LINE_COMP3_EVENT
 
COMP_EXTI_LINE_COMP3


	)

138 
	#COMP_EXTI_LINE_COMP4_EVENT
 
COMP_EXTI_LINE_COMP4


	)

139 
	#COMP_EXTI_LINE_COMP5_EVENT
 
COMP_EXTI_LINE_COMP5


	)

140 
	#COMP_EXTI_LINE_COMP6_EVENT
 
COMP_EXTI_LINE_COMP6


	)

141 
	#COMP_EXTI_LINE_COMP7_EVENT
 
COMP_EXTI_LINE_COMP7


	)

142 
	#COMP_OUTPUT_COMP6TIM2OCREFCLR
 
COMP_OUTPUT_COMP6_TIM2OCREFCLR


	)

143 #ià
defšed
(
STM32F373xC
è|| defšed(
STM32F378xx
)

144 
	#COMP_OUTPUT_TIM3IC1
 
COMP_OUTPUT_COMP1_TIM3IC1


	)

145 
	#COMP_OUTPUT_TIM3OCREFCLR
 
COMP_OUTPUT_COMP1_TIM3OCREFCLR


	)

154 
	#__HAL_CORTEX_SYSTICKCLK_CONFIG
 
HAL_SYSTICK_CLKSourûCÚfig


	)

163 
	#CRC_OUTPUTDATA_INVERSION_DISABLED
 
CRC_OUTPUTDATA_INVERSION_DISABLE


	)

164 
	#CRC_OUTPUTDATA_INVERSION_ENABLED
 
CRC_OUTPUTDATA_INVERSION_ENABLE


	)

174 
	#DAC1_CHANNEL_1
 
DAC_CHANNEL_1


	)

175 
	#DAC1_CHANNEL_2
 
DAC_CHANNEL_2


	)

176 
	#DAC2_CHANNEL_1
 
DAC_CHANNEL_1


	)

177 
	#DAC_WAVE_NONE
 ((
ušt32_t
)0x00000000U)

	)

178 
	#DAC_WAVE_NOISE
 ((
ušt32_t
)
DAC_CR_WAVE1_0
)

	)

179 
	#DAC_WAVE_TRIANGLE
 ((
ušt32_t
)
DAC_CR_WAVE1_1
)

	)

180 
	#DAC_WAVEGENERATION_NONE
 
DAC_WAVE_NONE


	)

181 
	#DAC_WAVEGENERATION_NOISE
 
DAC_WAVE_NOISE


	)

182 
	#DAC_WAVEGENERATION_TRIANGLE
 
DAC_WAVE_TRIANGLE


	)

191 
	#HAL_REMAPDMA_ADC_DMA_CH2
 
DMA_REMAP_ADC_DMA_CH2


	)

192 
	#HAL_REMAPDMA_USART1_TX_DMA_CH4
 
DMA_REMAP_USART1_TX_DMA_CH4


	)

193 
	#HAL_REMAPDMA_USART1_RX_DMA_CH5
 
DMA_REMAP_USART1_RX_DMA_CH5


	)

194 
	#HAL_REMAPDMA_TIM16_DMA_CH4
 
DMA_REMAP_TIM16_DMA_CH4


	)

195 
	#HAL_REMAPDMA_TIM17_DMA_CH2
 
DMA_REMAP_TIM17_DMA_CH2


	)

196 
	#HAL_REMAPDMA_USART3_DMA_CH32
 
DMA_REMAP_USART3_DMA_CH32


	)

197 
	#HAL_REMAPDMA_TIM16_DMA_CH6
 
DMA_REMAP_TIM16_DMA_CH6


	)

198 
	#HAL_REMAPDMA_TIM17_DMA_CH7
 
DMA_REMAP_TIM17_DMA_CH7


	)

199 
	#HAL_REMAPDMA_SPI2_DMA_CH67
 
DMA_REMAP_SPI2_DMA_CH67


	)

200 
	#HAL_REMAPDMA_USART2_DMA_CH67
 
DMA_REMAP_USART2_DMA_CH67


	)

201 
	#HAL_REMAPDMA_USART3_DMA_CH32
 
DMA_REMAP_USART3_DMA_CH32


	)

202 
	#HAL_REMAPDMA_I2C1_DMA_CH76
 
DMA_REMAP_I2C1_DMA_CH76


	)

203 
	#HAL_REMAPDMA_TIM1_DMA_CH6
 
DMA_REMAP_TIM1_DMA_CH6


	)

204 
	#HAL_REMAPDMA_TIM2_DMA_CH7
 
DMA_REMAP_TIM2_DMA_CH7


	)

205 
	#HAL_REMAPDMA_TIM3_DMA_CH6
 
DMA_REMAP_TIM3_DMA_CH6


	)

207 
	#IS_HAL_REMAPDMA
 
IS_DMA_REMAP


	)

208 
	#__HAL_REMAPDMA_CHANNEL_ENABLE
 
__HAL_DMA_REMAP_CHANNEL_ENABLE


	)

209 
	#__HAL_REMAPDMA_CHANNEL_DISABLE
 
__HAL_DMA_REMAP_CHANNEL_DISABLE


	)

221 
	#TYPEPROGRAM_BYTE
 
FLASH_TYPEPROGRAM_BYTE


	)

222 
	#TYPEPROGRAM_HALFWORD
 
FLASH_TYPEPROGRAM_HALFWORD


	)

223 
	#TYPEPROGRAM_WORD
 
FLASH_TYPEPROGRAM_WORD


	)

224 
	#TYPEPROGRAM_DOUBLEWORD
 
FLASH_TYPEPROGRAM_DOUBLEWORD


	)

225 
	#TYPEERASE_SECTORS
 
FLASH_TYPEERASE_SECTORS


	)

226 
	#TYPEERASE_PAGES
 
FLASH_TYPEERASE_PAGES


	)

227 
	#TYPEERASE_PAGEERASE
 
FLASH_TYPEERASE_PAGES


	)

228 
	#TYPEERASE_MASSERASE
 
FLASH_TYPEERASE_MASSERASE


	)

229 
	#WRPSTATE_DISABLE
 
OB_WRPSTATE_DISABLE


	)

230 
	#WRPSTATE_ENABLE
 
OB_WRPSTATE_ENABLE


	)

231 
	#HAL_FLASH_TIMEOUT_VALUE
 
FLASH_TIMEOUT_VALUE


	)

232 
	#OBEX_PCROP
 
OPTIONBYTE_PCROP


	)

233 
	#OBEX_BOOTCONFIG
 
OPTIONBYTE_BOOTCONFIG


	)

234 
	#PCROPSTATE_DISABLE
 
OB_PCROP_STATE_DISABLE


	)

235 
	#PCROPSTATE_ENABLE
 
OB_PCROP_STATE_ENABLE


	)

236 
	#TYPEERASEDATA_BYTE
 
FLASH_TYPEERASEDATA_BYTE


	)

237 
	#TYPEERASEDATA_HALFWORD
 
FLASH_TYPEERASEDATA_HALFWORD


	)

238 
	#TYPEERASEDATA_WORD
 
FLASH_TYPEERASEDATA_WORD


	)

239 
	#TYPEPROGRAMDATA_BYTE
 
FLASH_TYPEPROGRAMDATA_BYTE


	)

240 
	#TYPEPROGRAMDATA_HALFWORD
 
FLASH_TYPEPROGRAMDATA_HALFWORD


	)

241 
	#TYPEPROGRAMDATA_WORD
 
FLASH_TYPEPROGRAMDATA_WORD


	)

242 
	#TYPEPROGRAMDATA_FASTBYTE
 
FLASH_TYPEPROGRAMDATA_FASTBYTE


	)

243 
	#TYPEPROGRAMDATA_FASTHALFWORD
 
FLASH_TYPEPROGRAMDATA_FASTHALFWORD


	)

244 
	#TYPEPROGRAMDATA_FASTWORD
 
FLASH_TYPEPROGRAMDATA_FASTWORD


	)

245 
	#PAGESIZE
 
FLASH_PAGE_SIZE


	)

246 
	#TYPEPROGRAM_FASTBYTE
 
FLASH_TYPEPROGRAM_BYTE


	)

247 
	#TYPEPROGRAM_FASTHALFWORD
 
FLASH_TYPEPROGRAM_HALFWORD


	)

248 
	#TYPEPROGRAM_FASTWORD
 
FLASH_TYPEPROGRAM_WORD


	)

249 
	#VOLTAGE_RANGE_1
 
FLASH_VOLTAGE_RANGE_1


	)

250 
	#VOLTAGE_RANGE_2
 
FLASH_VOLTAGE_RANGE_2


	)

251 
	#VOLTAGE_RANGE_3
 
FLASH_VOLTAGE_RANGE_3


	)

252 
	#VOLTAGE_RANGE_4
 
FLASH_VOLTAGE_RANGE_4


	)

253 
	#TYPEPROGRAM_FAST
 
FLASH_TYPEPROGRAM_FAST


	)

254 
	#TYPEPROGRAM_FAST_AND_LAST
 
FLASH_TYPEPROGRAM_FAST_AND_LAST


	)

255 
	#WRPAREA_BANK1_AREAA
 
OB_WRPAREA_BANK1_AREAA


	)

256 
	#WRPAREA_BANK1_AREAB
 
OB_WRPAREA_BANK1_AREAB


	)

257 
	#WRPAREA_BANK2_AREAA
 
OB_WRPAREA_BANK2_AREAA


	)

258 
	#WRPAREA_BANK2_AREAB
 
OB_WRPAREA_BANK2_AREAB


	)

259 
	#IWDG_STDBY_FREEZE
 
OB_IWDG_STDBY_FREEZE


	)

260 
	#IWDG_STDBY_ACTIVE
 
OB_IWDG_STDBY_RUN


	)

261 
	#IWDG_STOP_FREEZE
 
OB_IWDG_STOP_FREEZE


	)

262 
	#IWDG_STOP_ACTIVE
 
OB_IWDG_STOP_RUN


	)

263 
	#FLASH_ERROR_NONE
 
HAL_FLASH_ERROR_NONE


	)

264 
	#FLASH_ERROR_RD
 
HAL_FLASH_ERROR_RD


	)

265 
	#FLASH_ERROR_PG
 
HAL_FLASH_ERROR_PROG


	)

266 
	#FLASH_ERROR_PGP
 
HAL_FLASH_ERROR_PGS


	)

267 
	#FLASH_ERROR_WRP
 
HAL_FLASH_ERROR_WRP


	)

268 
	#FLASH_ERROR_OPTV
 
HAL_FLASH_ERROR_OPTV


	)

269 
	#FLASH_ERROR_OPTVUSR
 
HAL_FLASH_ERROR_OPTVUSR


	)

270 
	#FLASH_ERROR_PROG
 
HAL_FLASH_ERROR_PROG


	)

271 
	#FLASH_ERROR_OP
 
HAL_FLASH_ERROR_OPERATION


	)

272 
	#FLASH_ERROR_PGA
 
HAL_FLASH_ERROR_PGA


	)

273 
	#FLASH_ERROR_SIZE
 
HAL_FLASH_ERROR_SIZE


	)

274 
	#FLASH_ERROR_SIZ
 
HAL_FLASH_ERROR_SIZE


	)

275 
	#FLASH_ERROR_PGS
 
HAL_FLASH_ERROR_PGS


	)

276 
	#FLASH_ERROR_MIS
 
HAL_FLASH_ERROR_MIS


	)

277 
	#FLASH_ERROR_FAST
 
HAL_FLASH_ERROR_FAST


	)

278 
	#FLASH_ERROR_FWWERR
 
HAL_FLASH_ERROR_FWWERR


	)

279 
	#FLASH_ERROR_NOTZERO
 
HAL_FLASH_ERROR_NOTZERO


	)

280 
	#FLASH_ERROR_OPERATION
 
HAL_FLASH_ERROR_OPERATION


	)

281 
	#FLASH_ERROR_ERS
 
HAL_FLASH_ERROR_ERS


	)

282 
	#OB_WDG_SW
 
OB_IWDG_SW


	)

283 
	#OB_WDG_HW
 
OB_IWDG_HW


	)

284 
	#OB_SDADC12_VDD_MONITOR_SET
 
OB_SDACD_VDD_MONITOR_SET


	)

285 
	#OB_SDADC12_VDD_MONITOR_RESET
 
OB_SDACD_VDD_MONITOR_RESET


	)

286 
	#OB_RAM_PARITY_CHECK_SET
 
OB_SRAM_PARITY_SET


	)

287 
	#OB_RAM_PARITY_CHECK_RESET
 
OB_SRAM_PARITY_RESET


	)

288 
	#IS_OB_SDADC12_VDD_MONITOR
 
IS_OB_SDACD_VDD_MONITOR


	)

289 
	#OB_RDP_LEVEL0
 
OB_RDP_LEVEL_0


	)

290 
	#OB_RDP_LEVEL1
 
OB_RDP_LEVEL_1


	)

291 
	#OB_RDP_LEVEL2
 
OB_RDP_LEVEL_2


	)

300 
	#HAL_SYSCFG_FASTMODEPLUS_I2C_PA9
 
I2C_FASTMODEPLUS_PA9


	)

301 
	#HAL_SYSCFG_FASTMODEPLUS_I2C_PA10
 
I2C_FASTMODEPLUS_PA10


	)

302 
	#HAL_SYSCFG_FASTMODEPLUS_I2C_PB6
 
I2C_FASTMODEPLUS_PB6


	)

303 
	#HAL_SYSCFG_FASTMODEPLUS_I2C_PB7
 
I2C_FASTMODEPLUS_PB7


	)

304 
	#HAL_SYSCFG_FASTMODEPLUS_I2C_PB8
 
I2C_FASTMODEPLUS_PB8


	)

305 
	#HAL_SYSCFG_FASTMODEPLUS_I2C_PB9
 
I2C_FASTMODEPLUS_PB9


	)

306 
	#HAL_SYSCFG_FASTMODEPLUS_I2C1
 
I2C_FASTMODEPLUS_I2C1


	)

307 
	#HAL_SYSCFG_FASTMODEPLUS_I2C2
 
I2C_FASTMODEPLUS_I2C2


	)

308 
	#HAL_SYSCFG_FASTMODEPLUS_I2C3
 
I2C_FASTMODEPLUS_I2C3


	)

317 #ià
defšed
(
STM32L4
è|| defšed(
STM32F7
)

318 
	#FMC_NAND_PCC_WAIT_FEATURE_DISABLE
 
FMC_NAND_WAIT_FEATURE_DISABLE


	)

319 
	#FMC_NAND_PCC_WAIT_FEATURE_ENABLE
 
FMC_NAND_WAIT_FEATURE_ENABLE


	)

320 
	#FMC_NAND_PCC_MEM_BUS_WIDTH_8
 
FMC_NAND_MEM_BUS_WIDTH_8


	)

321 
	#FMC_NAND_PCC_MEM_BUS_WIDTH_16
 
FMC_NAND_MEM_BUS_WIDTH_16


	)

323 
	#FMC_NAND_WAIT_FEATURE_DISABLE
 
FMC_NAND_PCC_WAIT_FEATURE_DISABLE


	)

324 
	#FMC_NAND_WAIT_FEATURE_ENABLE
 
FMC_NAND_PCC_WAIT_FEATURE_ENABLE


	)

325 
	#FMC_NAND_MEM_BUS_WIDTH_8
 
FMC_NAND_PCC_MEM_BUS_WIDTH_8


	)

326 
	#FMC_NAND_MEM_BUS_WIDTH_16
 
FMC_NAND_PCC_MEM_BUS_WIDTH_16


	)

336 
	#FSMC_NORSRAM_TYPEDEF
 
FSMC_NORSRAM_Ty³Def


	)

337 
	#FSMC_NORSRAM_EXTENDED_TYPEDEF
 
FSMC_NORSRAM_EXTENDED_Ty³Def


	)

345 
	#GET_GPIO_SOURCE
 
GPIO_GET_INDEX


	)

346 
	#GET_GPIO_INDEX
 
GPIO_GET_INDEX


	)

348 #ià
defšed
(
STM32F4
)

349 
	#GPIO_AF12_SDMMC
 
GPIO_AF12_SDIO


	)

350 
	#GPIO_AF12_SDMMC1
 
GPIO_AF12_SDIO


	)

353 #ià
defšed
(
STM32F7
)

354 
	#GPIO_AF12_SDIO
 
GPIO_AF12_SDMMC1


	)

355 
	#GPIO_AF12_SDMMC
 
GPIO_AF12_SDMMC1


	)

358 #ià
defšed
(
STM32L4
)

359 
	#GPIO_AF12_SDIO
 
GPIO_AF12_SDMMC1


	)

360 
	#GPIO_AF12_SDMMC
 
GPIO_AF12_SDMMC1


	)

363 
	#GPIO_AF0_LPTIM
 
GPIO_AF0_LPTIM1


	)

364 
	#GPIO_AF1_LPTIM
 
GPIO_AF1_LPTIM1


	)

365 
	#GPIO_AF2_LPTIM
 
GPIO_AF2_LPTIM1


	)

367 #ià
defšed
(
STM32L0
è|| defšed(
STM32L4
è|| defšed(
STM32F4
è|| defšed(
STM32F2
è|| defšed(
STM32F7
)

368 
	#GPIO_SPEED_LOW
 
GPIO_SPEED_FREQ_LOW


	)

369 
	#GPIO_SPEED_MEDIUM
 
GPIO_SPEED_FREQ_MEDIUM


	)

370 
	#GPIO_SPEED_FAST
 
GPIO_SPEED_FREQ_HIGH


	)

371 
	#GPIO_SPEED_HIGH
 
GPIO_SPEED_FREQ_VERY_HIGH


	)

374 #ià
defšed
(
STM32L1
)

375 
	#GPIO_SPEED_VERY_LOW
 
GPIO_SPEED_FREQ_LOW


	)

376 
	#GPIO_SPEED_LOW
 
GPIO_SPEED_FREQ_MEDIUM


	)

377 
	#GPIO_SPEED_MEDIUM
 
GPIO_SPEED_FREQ_HIGH


	)

378 
	#GPIO_SPEED_HIGH
 
GPIO_SPEED_FREQ_VERY_HIGH


	)

381 #ià
defšed
(
STM32F0
è|| defšed(
STM32F3
è|| defšed(
STM32F1
)

382 
	#GPIO_SPEED_LOW
 
GPIO_SPEED_FREQ_LOW


	)

383 
	#GPIO_SPEED_MEDIUM
 
GPIO_SPEED_FREQ_MEDIUM


	)

384 
	#GPIO_SPEED_HIGH
 
GPIO_SPEED_FREQ_HIGH


	)

394 
	#HRTIM_TIMDELAYEDPROTECTION_DISABLED
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DISABLED


	)

395 
	#HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_EEV68
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_EEV6


	)

396 
	#HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_EEV68
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_EEV6


	)

397 
	#HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV68
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV6


	)

398 
	#HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV68
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV6


	)

399 
	#HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_DEEV79
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_DEEV7


	)

400 
	#HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_DEEV79
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_DEEV7


	)

401 
	#HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV79
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV7


	)

402 
	#HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV79
 
HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV7


	)

404 
	#__HAL_HRTIM_S‘CouÁ”
 
__HAL_HRTIM_SETCOUNTER


	)

405 
	#__HAL_HRTIM_G‘CouÁ”
 
__HAL_HRTIM_GETCOUNTER


	)

406 
	#__HAL_HRTIM_S‘P”iod
 
__HAL_HRTIM_SETPERIOD


	)

407 
	#__HAL_HRTIM_G‘P”iod
 
__HAL_HRTIM_GETPERIOD


	)

408 
	#__HAL_HRTIM_S‘ClockP»sÿËr
 
__HAL_HRTIM_SETCLOCKPRESCALER


	)

409 
	#__HAL_HRTIM_G‘ClockP»sÿËr
 
__HAL_HRTIM_GETCLOCKPRESCALER


	)

410 
	#__HAL_HRTIM_S‘Com·»
 
__HAL_HRTIM_SETCOMPARE


	)

411 
	#__HAL_HRTIM_G‘Com·»
 
__HAL_HRTIM_GETCOMPARE


	)

419 
	#I2C_DUALADDRESS_DISABLED
 
I2C_DUALADDRESS_DISABLE


	)

420 
	#I2C_DUALADDRESS_ENABLED
 
I2C_DUALADDRESS_ENABLE


	)

421 
	#I2C_GENERALCALL_DISABLED
 
I2C_GENERALCALL_DISABLE


	)

422 
	#I2C_GENERALCALL_ENABLED
 
I2C_GENERALCALL_ENABLE


	)

423 
	#I2C_NOSTRETCH_DISABLED
 
I2C_NOSTRETCH_DISABLE


	)

424 
	#I2C_NOSTRETCH_ENABLED
 
I2C_NOSTRETCH_ENABLE


	)

425 
	#I2C_ANALOGFILTER_ENABLED
 
I2C_ANALOGFILTER_ENABLE


	)

426 
	#I2C_ANALOGFILTER_DISABLED
 
I2C_ANALOGFILTER_DISABLE


	)

427 #ià
defšed
(
STM32F0
è|| defšed(
STM32F1
è|| defšed(
STM32F3
è|| defšed(
STM32G0
)

428 
	#HAL_I2C_STATE_MEM_BUSY_TX
 
HAL_I2C_STATE_BUSY_TX


	)

429 
	#HAL_I2C_STATE_MEM_BUSY_RX
 
HAL_I2C_STATE_BUSY_RX


	)

430 
	#HAL_I2C_STATE_MASTER_BUSY_TX
 
HAL_I2C_STATE_BUSY_TX


	)

431 
	#HAL_I2C_STATE_MASTER_BUSY_RX
 
HAL_I2C_STATE_BUSY_RX


	)

432 
	#HAL_I2C_STATE_SLAVE_BUSY_TX
 
HAL_I2C_STATE_BUSY_TX


	)

433 
	#HAL_I2C_STATE_SLAVE_BUSY_RX
 
HAL_I2C_STATE_BUSY_RX


	)

442 
	#IRDA_ONE_BIT_SAMPLE_DISABLED
 
IRDA_ONE_BIT_SAMPLE_DISABLE


	)

443 
	#IRDA_ONE_BIT_SAMPLE_ENABLED
 
IRDA_ONE_BIT_SAMPLE_ENABLE


	)

452 
	#KR_KEY_RELOAD
 
IWDG_KEY_RELOAD


	)

453 
	#KR_KEY_ENABLE
 
IWDG_KEY_ENABLE


	)

454 
	#KR_KEY_EWA
 
IWDG_KEY_WRITE_ACCESS_ENABLE


	)

455 
	#KR_KEY_DWA
 
IWDG_KEY_WRITE_ACCESS_DISABLE


	)

464 
	#LPTIM_CLOCKSAMPLETIME_DIRECTTRANSISTION
 
LPTIM_CLOCKSAMPLETIME_DIRECTTRANSITION


	)

465 
	#LPTIM_CLOCKSAMPLETIME_2TRANSISTIONS
 
LPTIM_CLOCKSAMPLETIME_2TRANSITIONS


	)

466 
	#LPTIM_CLOCKSAMPLETIME_4TRANSISTIONS
 
LPTIM_CLOCKSAMPLETIME_4TRANSITIONS


	)

467 
	#LPTIM_CLOCKSAMPLETIME_8TRANSISTIONS
 
LPTIM_CLOCKSAMPLETIME_8TRANSITIONS


	)

469 
	#LPTIM_CLOCKPOLARITY_RISINGEDGE
 
LPTIM_CLOCKPOLARITY_RISING


	)

470 
	#LPTIM_CLOCKPOLARITY_FALLINGEDGE
 
LPTIM_CLOCKPOLARITY_FALLING


	)

471 
	#LPTIM_CLOCKPOLARITY_BOTHEDGES
 
LPTIM_CLOCKPOLARITY_RISING_FALLING


	)

473 
	#LPTIM_TRIGSAMPLETIME_DIRECTTRANSISTION
 
LPTIM_TRIGSAMPLETIME_DIRECTTRANSITION


	)

474 
	#LPTIM_TRIGSAMPLETIME_2TRANSISTIONS
 
LPTIM_TRIGSAMPLETIME_2TRANSITIONS


	)

475 
	#LPTIM_TRIGSAMPLETIME_4TRANSISTIONS
 
LPTIM_TRIGSAMPLETIME_4TRANSITIONS


	)

476 
	#LPTIM_TRIGSAMPLETIME_8TRANSISTIONS
 
LPTIM_TRIGSAMPLETIME_8TRANSITIONS


	)

480 
	#LPTIM_TRIGSAMPLETIME_2TRANSITION
 
LPTIM_TRIGSAMPLETIME_2TRANSITIONS


	)

481 
	#LPTIM_TRIGSAMPLETIME_4TRANSITION
 
LPTIM_TRIGSAMPLETIME_4TRANSITIONS


	)

482 
	#LPTIM_TRIGSAMPLETIME_8TRANSITION
 
LPTIM_TRIGSAMPLETIME_8TRANSITIONS


	)

491 
	#NAND_Add»ssTy³def
 
NAND_Add»ssTy³Def


	)

493 
	#__ARRAY_ADDRESS
 
ARRAY_ADDRESS


	)

494 
	#__ADDR_1¡_CYCLE
 
ADDR_1ST_CYCLE


	)

495 
	#__ADDR_2nd_CYCLE
 
ADDR_2ND_CYCLE


	)

496 
	#__ADDR_3rd_CYCLE
 
ADDR_3RD_CYCLE


	)

497 
	#__ADDR_4th_CYCLE
 
ADDR_4TH_CYCLE


	)

505 
	#NOR_StusTy³def
 
HAL_NOR_StusTy³Def


	)

506 
	#NOR_SUCCESS
 
HAL_NOR_STATUS_SUCCESS


	)

507 
	#NOR_ONGOING
 
HAL_NOR_STATUS_ONGOING


	)

508 
	#NOR_ERROR
 
HAL_NOR_STATUS_ERROR


	)

509 
	#NOR_TIMEOUT
 
HAL_NOR_STATUS_TIMEOUT


	)

511 
	#__NOR_WRITE
 
NOR_WRITE


	)

512 
	#__NOR_ADDR_SHIFT
 
NOR_ADDR_SHIFT


	)

521 
	#OPAMP_NONINVERTINGINPUT_VP0
 
OPAMP_NONINVERTINGINPUT_IO0


	)

522 
	#OPAMP_NONINVERTINGINPUT_VP1
 
OPAMP_NONINVERTINGINPUT_IO1


	)

523 
	#OPAMP_NONINVERTINGINPUT_VP2
 
OPAMP_NONINVERTINGINPUT_IO2


	)

524 
	#OPAMP_NONINVERTINGINPUT_VP3
 
OPAMP_NONINVERTINGINPUT_IO3


	)

526 
	#OPAMP_SEC_NONINVERTINGINPUT_VP0
 
OPAMP_SEC_NONINVERTINGINPUT_IO0


	)

527 
	#OPAMP_SEC_NONINVERTINGINPUT_VP1
 
OPAMP_SEC_NONINVERTINGINPUT_IO1


	)

528 
	#OPAMP_SEC_NONINVERTINGINPUT_VP2
 
OPAMP_SEC_NONINVERTINGINPUT_IO2


	)

529 
	#OPAMP_SEC_NONINVERTINGINPUT_VP3
 
OPAMP_SEC_NONINVERTINGINPUT_IO3


	)

531 
	#OPAMP_INVERTINGINPUT_VM0
 
OPAMP_INVERTINGINPUT_IO0


	)

532 
	#OPAMP_INVERTINGINPUT_VM1
 
OPAMP_INVERTINGINPUT_IO1


	)

534 
	#IOPAMP_INVERTINGINPUT_VM0
 
OPAMP_INVERTINGINPUT_IO0


	)

535 
	#IOPAMP_INVERTINGINPUT_VM1
 
OPAMP_INVERTINGINPUT_IO1


	)

537 
	#OPAMP_SEC_INVERTINGINPUT_VM0
 
OPAMP_SEC_INVERTINGINPUT_IO0


	)

538 
	#OPAMP_SEC_INVERTINGINPUT_VM1
 
OPAMP_SEC_INVERTINGINPUT_IO1


	)

540 
	#OPAMP_INVERTINGINPUT_VINM
 
OPAMP_SEC_INVERTINGINPUT_IO1


	)

542 
	#OPAMP_PGACONNECT_NO
 
OPAMP_PGA_CONNECT_INVERTINGINPUT_NO


	)

543 
	#OPAMP_PGACONNECT_VM0
 
OPAMP_PGA_CONNECT_INVERTINGINPUT_IO0


	)

544 
	#OPAMP_PGACONNECT_VM1
 
OPAMP_PGA_CONNECT_INVERTINGINPUT_IO1


	)

553 
	#I2S_STANDARD_PHILLIPS
 
I2S_STANDARD_PHILIPS


	)

563 
	#CF_DATA
 
ATA_DATA


	)

564 
	#CF_SECTOR_COUNT
 
ATA_SECTOR_COUNT


	)

565 
	#CF_SECTOR_NUMBER
 
ATA_SECTOR_NUMBER


	)

566 
	#CF_CYLINDER_LOW
 
ATA_CYLINDER_LOW


	)

567 
	#CF_CYLINDER_HIGH
 
ATA_CYLINDER_HIGH


	)

568 
	#CF_CARD_HEAD
 
ATA_CARD_HEAD


	)

569 
	#CF_STATUS_CMD
 
ATA_STATUS_CMD


	)

570 
	#CF_STATUS_CMD_ALTERNATE
 
ATA_STATUS_CMD_ALTERNATE


	)

571 
	#CF_COMMON_DATA_AREA
 
ATA_COMMON_DATA_AREA


	)

574 
	#CF_READ_SECTOR_CMD
 
ATA_READ_SECTOR_CMD


	)

575 
	#CF_WRITE_SECTOR_CMD
 
ATA_WRITE_SECTOR_CMD


	)

576 
	#CF_ERASE_SECTOR_CMD
 
ATA_ERASE_SECTOR_CMD


	)

577 
	#CF_IDENTIFY_CMD
 
ATA_IDENTIFY_CMD


	)

579 
	#PCCARD_StusTy³def
 
HAL_PCCARD_StusTy³Def


	)

580 
	#PCCARD_SUCCESS
 
HAL_PCCARD_STATUS_SUCCESS


	)

581 
	#PCCARD_ONGOING
 
HAL_PCCARD_STATUS_ONGOING


	)

582 
	#PCCARD_ERROR
 
HAL_PCCARD_STATUS_ERROR


	)

583 
	#PCCARD_TIMEOUT
 
HAL_PCCARD_STATUS_TIMEOUT


	)

592 
	#FORMAT_BIN
 
RTC_FORMAT_BIN


	)

593 
	#FORMAT_BCD
 
RTC_FORMAT_BCD


	)

595 
	#RTC_ALARMSUBSECONDMASK_NÚe
 
RTC_ALARMSUBSECONDMASK_NONE


	)

596 
	#RTC_TAMPERERASEBACKUP_ENABLED
 
RTC_TAMPER_ERASE_BACKUP_ENABLE


	)

597 
	#RTC_TAMPERERASEBACKUP_DISABLED
 
RTC_TAMPER_ERASE_BACKUP_DISABLE


	)

598 
	#RTC_TAMPERMASK_FLAG_DISABLED
 
RTC_TAMPERMASK_FLAG_DISABLE


	)

599 
	#RTC_TAMPERMASK_FLAG_ENABLED
 
RTC_TAMPERMASK_FLAG_ENABLE


	)

601 
	#RTC_MASKTAMPERFLAG_DISABLED
 
RTC_TAMPERMASK_FLAG_DISABLE


	)

602 
	#RTC_MASKTAMPERFLAG_ENABLED
 
RTC_TAMPERMASK_FLAG_ENABLE


	)

603 
	#RTC_TAMPERERASEBACKUP_ENABLED
 
RTC_TAMPER_ERASE_BACKUP_ENABLE


	)

604 
	#RTC_TAMPERERASEBACKUP_DISABLED
 
RTC_TAMPER_ERASE_BACKUP_DISABLE


	)

605 
	#RTC_MASKTAMPERFLAG_DISABLED
 
RTC_TAMPERMASK_FLAG_DISABLE


	)

606 
	#RTC_MASKTAMPERFLAG_ENABLED
 
RTC_TAMPERMASK_FLAG_ENABLE


	)

607 
	#RTC_TAMPER1_2_INTERRUPT
 
RTC_ALL_TAMPER_INTERRUPT


	)

608 
	#RTC_TAMPER1_2_3_INTERRUPT
 
RTC_ALL_TAMPER_INTERRUPT


	)

610 
	#RTC_TIMESTAMPPIN_PC13
 
RTC_TIMESTAMPPIN_DEFAULT


	)

611 
	#RTC_TIMESTAMPPIN_PA0
 
RTC_TIMESTAMPPIN_POS1


	)

612 
	#RTC_TIMESTAMPPIN_PI8
 
RTC_TIMESTAMPPIN_POS1


	)

613 
	#RTC_TIMESTAMPPIN_PC1
 
RTC_TIMESTAMPPIN_POS2


	)

615 
	#RTC_OUTPUT_REMAP_PC13
 
RTC_OUTPUT_REMAP_NONE


	)

616 
	#RTC_OUTPUT_REMAP_PB14
 
RTC_OUTPUT_REMAP_POS1


	)

617 
	#RTC_OUTPUT_REMAP_PB2
 
RTC_OUTPUT_REMAP_POS1


	)

619 
	#RTC_TAMPERPIN_PC13
 
RTC_TAMPERPIN_DEFAULT


	)

620 
	#RTC_TAMPERPIN_PA0
 
RTC_TAMPERPIN_POS1


	)

621 
	#RTC_TAMPERPIN_PI8
 
RTC_TAMPERPIN_POS1


	)

631 
	#SMARTCARD_NACK_ENABLED
 
SMARTCARD_NACK_ENABLE


	)

632 
	#SMARTCARD_NACK_DISABLED
 
SMARTCARD_NACK_DISABLE


	)

634 
	#SMARTCARD_ONEBIT_SAMPLING_DISABLED
 
SMARTCARD_ONE_BIT_SAMPLE_DISABLE


	)

635 
	#SMARTCARD_ONEBIT_SAMPLING_ENABLED
 
SMARTCARD_ONE_BIT_SAMPLE_ENABLE


	)

636 
	#SMARTCARD_ONEBIT_SAMPLING_DISABLE
 
SMARTCARD_ONE_BIT_SAMPLE_DISABLE


	)

637 
	#SMARTCARD_ONEBIT_SAMPLING_ENABLE
 
SMARTCARD_ONE_BIT_SAMPLE_ENABLE


	)

639 
	#SMARTCARD_TIMEOUT_DISABLED
 
SMARTCARD_TIMEOUT_DISABLE


	)

640 
	#SMARTCARD_TIMEOUT_ENABLED
 
SMARTCARD_TIMEOUT_ENABLE


	)

642 
	#SMARTCARD_LASTBIT_DISABLED
 
SMARTCARD_LASTBIT_DISABLE


	)

643 
	#SMARTCARD_LASTBIT_ENABLED
 
SMARTCARD_LASTBIT_ENABLE


	)

652 
	#SMBUS_DUALADDRESS_DISABLED
 
SMBUS_DUALADDRESS_DISABLE


	)

653 
	#SMBUS_DUALADDRESS_ENABLED
 
SMBUS_DUALADDRESS_ENABLE


	)

654 
	#SMBUS_GENERALCALL_DISABLED
 
SMBUS_GENERALCALL_DISABLE


	)

655 
	#SMBUS_GENERALCALL_ENABLED
 
SMBUS_GENERALCALL_ENABLE


	)

656 
	#SMBUS_NOSTRETCH_DISABLED
 
SMBUS_NOSTRETCH_DISABLE


	)

657 
	#SMBUS_NOSTRETCH_ENABLED
 
SMBUS_NOSTRETCH_ENABLE


	)

658 
	#SMBUS_ANALOGFILTER_ENABLED
 
SMBUS_ANALOGFILTER_ENABLE


	)

659 
	#SMBUS_ANALOGFILTER_DISABLED
 
SMBUS_ANALOGFILTER_DISABLE


	)

660 
	#SMBUS_PEC_DISABLED
 
SMBUS_PEC_DISABLE


	)

661 
	#SMBUS_PEC_ENABLED
 
SMBUS_PEC_ENABLE


	)

662 
	#HAL_SMBUS_STATE_SLAVE_LISTEN
 
HAL_SMBUS_STATE_LISTEN


	)

670 
	#SPI_TIMODE_DISABLED
 
SPI_TIMODE_DISABLE


	)

671 
	#SPI_TIMODE_ENABLED
 
SPI_TIMODE_ENABLE


	)

673 
	#SPI_CRCCALCULATION_DISABLED
 
SPI_CRCCALCULATION_DISABLE


	)

674 
	#SPI_CRCCALCULATION_ENABLED
 
SPI_CRCCALCULATION_ENABLE


	)

676 
	#SPI_NSS_PULSE_DISABLED
 
SPI_NSS_PULSE_DISABLE


	)

677 
	#SPI_NSS_PULSE_ENABLED
 
SPI_NSS_PULSE_ENABLE


	)

686 
	#CCER_CCxE_MASK
 
TIM_CCER_CCxE_MASK


	)

687 
	#CCER_CCxNE_MASK
 
TIM_CCER_CCxNE_MASK


	)

689 
	#TIM_DMABa£_CR1
 
TIM_DMABASE_CR1


	)

690 
	#TIM_DMABa£_CR2
 
TIM_DMABASE_CR2


	)

691 
	#TIM_DMABa£_SMCR
 
TIM_DMABASE_SMCR


	)

692 
	#TIM_DMABa£_DIER
 
TIM_DMABASE_DIER


	)

693 
	#TIM_DMABa£_SR
 
TIM_DMABASE_SR


	)

694 
	#TIM_DMABa£_EGR
 
TIM_DMABASE_EGR


	)

695 
	#TIM_DMABa£_CCMR1
 
TIM_DMABASE_CCMR1


	)

696 
	#TIM_DMABa£_CCMR2
 
TIM_DMABASE_CCMR2


	)

697 
	#TIM_DMABa£_CCER
 
TIM_DMABASE_CCER


	)

698 
	#TIM_DMABa£_CNT
 
TIM_DMABASE_CNT


	)

699 
	#TIM_DMABa£_PSC
 
TIM_DMABASE_PSC


	)

700 
	#TIM_DMABa£_ARR
 
TIM_DMABASE_ARR


	)

701 
	#TIM_DMABa£_RCR
 
TIM_DMABASE_RCR


	)

702 
	#TIM_DMABa£_CCR1
 
TIM_DMABASE_CCR1


	)

703 
	#TIM_DMABa£_CCR2
 
TIM_DMABASE_CCR2


	)

704 
	#TIM_DMABa£_CCR3
 
TIM_DMABASE_CCR3


	)

705 
	#TIM_DMABa£_CCR4
 
TIM_DMABASE_CCR4


	)

706 
	#TIM_DMABa£_BDTR
 
TIM_DMABASE_BDTR


	)

707 
	#TIM_DMABa£_DCR
 
TIM_DMABASE_DCR


	)

708 
	#TIM_DMABa£_DMAR
 
TIM_DMABASE_DMAR


	)

709 
	#TIM_DMABa£_OR1
 
TIM_DMABASE_OR1


	)

710 
	#TIM_DMABa£_CCMR3
 
TIM_DMABASE_CCMR3


	)

711 
	#TIM_DMABa£_CCR5
 
TIM_DMABASE_CCR5


	)

712 
	#TIM_DMABa£_CCR6
 
TIM_DMABASE_CCR6


	)

713 
	#TIM_DMABa£_OR2
 
TIM_DMABASE_OR2


	)

714 
	#TIM_DMABa£_OR3
 
TIM_DMABASE_OR3


	)

715 
	#TIM_DMABa£_OR
 
TIM_DMABASE_OR


	)

717 
	#TIM_Ev’tSourû_Upd©e
 
TIM_EVENTSOURCE_UPDATE


	)

718 
	#TIM_Ev’tSourû_CC1
 
TIM_EVENTSOURCE_CC1


	)

719 
	#TIM_Ev’tSourû_CC2
 
TIM_EVENTSOURCE_CC2


	)

720 
	#TIM_Ev’tSourû_CC3
 
TIM_EVENTSOURCE_CC3


	)

721 
	#TIM_Ev’tSourû_CC4
 
TIM_EVENTSOURCE_CC4


	)

722 
	#TIM_Ev’tSourû_COM
 
TIM_EVENTSOURCE_COM


	)

723 
	#TIM_Ev’tSourû_Trigg”
 
TIM_EVENTSOURCE_TRIGGER


	)

724 
	#TIM_Ev’tSourû_B»ak
 
TIM_EVENTSOURCE_BREAK


	)

725 
	#TIM_Ev’tSourû_B»ak2
 
TIM_EVENTSOURCE_BREAK2


	)

727 
	#TIM_DMABur¡L’gth_1T¿nsãr
 
TIM_DMABURSTLENGTH_1TRANSFER


	)

728 
	#TIM_DMABur¡L’gth_2T¿nsãrs
 
TIM_DMABURSTLENGTH_2TRANSFERS


	)

729 
	#TIM_DMABur¡L’gth_3T¿nsãrs
 
TIM_DMABURSTLENGTH_3TRANSFERS


	)

730 
	#TIM_DMABur¡L’gth_4T¿nsãrs
 
TIM_DMABURSTLENGTH_4TRANSFERS


	)

731 
	#TIM_DMABur¡L’gth_5T¿nsãrs
 
TIM_DMABURSTLENGTH_5TRANSFERS


	)

732 
	#TIM_DMABur¡L’gth_6T¿nsãrs
 
TIM_DMABURSTLENGTH_6TRANSFERS


	)

733 
	#TIM_DMABur¡L’gth_7T¿nsãrs
 
TIM_DMABURSTLENGTH_7TRANSFERS


	)

734 
	#TIM_DMABur¡L’gth_8T¿nsãrs
 
TIM_DMABURSTLENGTH_8TRANSFERS


	)

735 
	#TIM_DMABur¡L’gth_9T¿nsãrs
 
TIM_DMABURSTLENGTH_9TRANSFERS


	)

736 
	#TIM_DMABur¡L’gth_10T¿nsãrs
 
TIM_DMABURSTLENGTH_10TRANSFERS


	)

737 
	#TIM_DMABur¡L’gth_11T¿nsãrs
 
TIM_DMABURSTLENGTH_11TRANSFERS


	)

738 
	#TIM_DMABur¡L’gth_12T¿nsãrs
 
TIM_DMABURSTLENGTH_12TRANSFERS


	)

739 
	#TIM_DMABur¡L’gth_13T¿nsãrs
 
TIM_DMABURSTLENGTH_13TRANSFERS


	)

740 
	#TIM_DMABur¡L’gth_14T¿nsãrs
 
TIM_DMABURSTLENGTH_14TRANSFERS


	)

741 
	#TIM_DMABur¡L’gth_15T¿nsãrs
 
TIM_DMABURSTLENGTH_15TRANSFERS


	)

742 
	#TIM_DMABur¡L’gth_16T¿nsãrs
 
TIM_DMABURSTLENGTH_16TRANSFERS


	)

743 
	#TIM_DMABur¡L’gth_17T¿nsãrs
 
TIM_DMABURSTLENGTH_17TRANSFERS


	)

744 
	#TIM_DMABur¡L’gth_18T¿nsãrs
 
TIM_DMABURSTLENGTH_18TRANSFERS


	)

753 
	#TSC_SYNC_POL_FALL
 
TSC_SYNC_POLARITY_FALLING


	)

754 
	#TSC_SYNC_POL_RISE_HIGH
 
TSC_SYNC_POLARITY_RISING


	)

762 
	#UART_ONEBIT_SAMPLING_DISABLED
 
UART_ONE_BIT_SAMPLE_DISABLE


	)

763 
	#UART_ONEBIT_SAMPLING_ENABLED
 
UART_ONE_BIT_SAMPLE_ENABLE


	)

764 
	#UART_ONE_BIT_SAMPLE_DISABLED
 
UART_ONE_BIT_SAMPLE_DISABLE


	)

765 
	#UART_ONE_BIT_SAMPLE_ENABLED
 
UART_ONE_BIT_SAMPLE_ENABLE


	)

767 
	#__HAL_UART_ONEBIT_ENABLE
 
__HAL_UART_ONE_BIT_SAMPLE_ENABLE


	)

768 
	#__HAL_UART_ONEBIT_DISABLE
 
__HAL_UART_ONE_BIT_SAMPLE_DISABLE


	)

770 
	#__DIV_SAMPLING16
 
UART_DIV_SAMPLING16


	)

771 
	#__DIVMANT_SAMPLING16
 
UART_DIVMANT_SAMPLING16


	)

772 
	#__DIVFRAQ_SAMPLING16
 
UART_DIVFRAQ_SAMPLING16


	)

773 
	#__UART_BRR_SAMPLING16
 
UART_BRR_SAMPLING16


	)

775 
	#__DIV_SAMPLING8
 
UART_DIV_SAMPLING8


	)

776 
	#__DIVMANT_SAMPLING8
 
UART_DIVMANT_SAMPLING8


	)

777 
	#__DIVFRAQ_SAMPLING8
 
UART_DIVFRAQ_SAMPLING8


	)

778 
	#__UART_BRR_SAMPLING8
 
UART_BRR_SAMPLING8


	)

780 
	#UART_WAKEUPMETHODE_IDLELINE
 
UART_WAKEUPMETHOD_IDLELINE


	)

781 
	#UART_WAKEUPMETHODE_ADDRESSMARK
 
UART_WAKEUPMETHOD_ADDRESSMARK


	)

792 
	#USART_CLOCK_DISABLED
 
USART_CLOCK_DISABLE


	)

793 
	#USART_CLOCK_ENABLED
 
USART_CLOCK_ENABLE


	)

795 
	#USARTNACK_ENABLED
 
USART_NACK_ENABLE


	)

796 
	#USARTNACK_DISABLED
 
USART_NACK_DISABLE


	)

804 
	#CFR_BASE
 
WWDG_CFR_BASE


	)

813 
	#CAN_Fž‹rFIFO0
 
CAN_FILTER_FIFO0


	)

814 
	#CAN_Fž‹rFIFO1
 
CAN_FILTER_FIFO1


	)

815 
	#CAN_IT_RQCP0
 
CAN_IT_TME


	)

816 
	#CAN_IT_RQCP1
 
CAN_IT_TME


	)

817 
	#CAN_IT_RQCP2
 
CAN_IT_TME


	)

818 
	#INAK_TIMEOUT
 
CAN_TIMEOUT_VALUE


	)

819 
	#SLAK_TIMEOUT
 
CAN_TIMEOUT_VALUE


	)

820 
	#CAN_TXSTATUS_FAILED
 ((
ušt8_t
)0x00U)

	)

821 
	#CAN_TXSTATUS_OK
 ((
ušt8_t
)0x01U)

	)

822 
	#CAN_TXSTATUS_PENDING
 ((
ušt8_t
)0x02U)

	)

832 
	#VLAN_TAG
 
ETH_VLAN_TAG


	)

833 
	#MIN_ETH_PAYLOAD
 
ETH_MIN_ETH_PAYLOAD


	)

834 
	#MAX_ETH_PAYLOAD
 
ETH_MAX_ETH_PAYLOAD


	)

835 
	#JUMBO_FRAME_PAYLOAD
 
ETH_JUMBO_FRAME_PAYLOAD


	)

836 
	#MACMIIAR_CR_MASK
 
ETH_MACMIIAR_CR_MASK


	)

837 
	#MACCR_CLEAR_MASK
 
ETH_MACCR_CLEAR_MASK


	)

838 
	#MACFCR_CLEAR_MASK
 
ETH_MACFCR_CLEAR_MASK


	)

839 
	#DMAOMR_CLEAR_MASK
 
ETH_DMAOMR_CLEAR_MASK


	)

841 
	#ETH_MMCCR
 ((
ušt32_t
)0x00000100U)

	)

842 
	#ETH_MMCRIR
 ((
ušt32_t
)0x00000104U)

	)

843 
	#ETH_MMCTIR
 ((
ušt32_t
)0x00000108U)

	)

844 
	#ETH_MMCRIMR
 ((
ušt32_t
)0x0000010CU)

	)

845 
	#ETH_MMCTIMR
 ((
ušt32_t
)0x00000110U)

	)

846 
	#ETH_MMCTGFSCCR
 ((
ušt32_t
)0x0000014CU)

	)

847 
	#ETH_MMCTGFMSCCR
 ((
ušt32_t
)0x00000150U)

	)

848 
	#ETH_MMCTGFCR
 ((
ušt32_t
)0x00000168U)

	)

849 
	#ETH_MMCRFCECR
 ((
ušt32_t
)0x00000194U)

	)

850 
	#ETH_MMCRFAECR
 ((
ušt32_t
)0x00000198U)

	)

851 
	#ETH_MMCRGUFCR
 ((
ušt32_t
)0x000001C4U)

	)

870 
	#HAL_CRYP_ComputiÚC¶tC®lback
 
HAL_CRYPEx_ComputiÚC¶tC®lback


	)

878 
	#HAL_HASH_STATETy³Def
 
HAL_HASH_S‹Ty³Def


	)

879 
	#HAL_HASHPha£Ty³Def
 
HAL_HASH_Pha£Ty³Def


	)

880 
	#HAL_HMAC_MD5_Fšish
 
HAL_HASH_MD5_Fšish


	)

881 
	#HAL_HMAC_SHA1_Fšish
 
HAL_HASH_SHA1_Fšish


	)

882 
	#HAL_HMAC_SHA224_Fšish
 
HAL_HASH_SHA224_Fšish


	)

883 
	#HAL_HMAC_SHA256_Fšish
 
HAL_HASH_SHA256_Fšish


	)

887 
	#HASH_AlgoS–eùiÚ_SHA1
 
HASH_ALGOSELECTION_SHA1


	)

888 
	#HASH_AlgoS–eùiÚ_SHA224
 
HASH_ALGOSELECTION_SHA224


	)

889 
	#HASH_AlgoS–eùiÚ_SHA256
 
HASH_ALGOSELECTION_SHA256


	)

890 
	#HASH_AlgoS–eùiÚ_MD5
 
HASH_ALGOSELECTION_MD5


	)

892 
	#HASH_AlgoMode_HASH
 
HASH_ALGOMODE_HASH


	)

893 
	#HASH_AlgoMode_HMAC
 
HASH_ALGOMODE_HMAC


	)

895 
	#HASH_HMACKeyTy³_ShÜtKey
 
HASH_HMAC_KEYTYPE_SHORTKEY


	)

896 
	#HASH_HMACKeyTy³_LÚgKey
 
HASH_HMAC_KEYTYPE_LONGKEY


	)

904 
	#HAL_EÇbËDBGSË•Mode
 
HAL_DBGMCU_EÇbËDBGSË•Mode


	)

905 
	#HAL_Di§bËDBGSË•Mode
 
HAL_DBGMCU_Di§bËDBGSË•Mode


	)

906 
	#HAL_EÇbËDBGStÝMode
 
HAL_DBGMCU_EÇbËDBGStÝMode


	)

907 
	#HAL_Di§bËDBGStÝMode
 
HAL_DBGMCU_Di§bËDBGStÝMode


	)

908 
	#HAL_EÇbËDBGSndbyMode
 
HAL_DBGMCU_EÇbËDBGSndbyMode


	)

909 
	#HAL_Di§bËDBGSndbyMode
 
HAL_DBGMCU_Di§bËDBGSndbyMode


	)

910 
	#HAL_DBG_LowPow”CÚfig
(
P”h
, 
cmd
è(((cmd)==
ENABLE
)? 
	`HAL_DBGMCU_DBG_EÇbËLowPow”CÚfig
(P”hè: 
	`HAL_DBGMCU_DBG_Di§bËLowPow”CÚfig
(P”h))

	)

911 
	#HAL_VREFINT_OuutS–eù
 
HAL_SYSCFG_VREFINT_OuutS–eù


	)

912 
	#HAL_Lock_Cmd
(
cmd
è(((cmd)==
ENABLE
è? 
	`HAL_SYSCFG_EÇbË_Lock_VREFINT
(è: 
	`HAL_SYSCFG_Di§bË_Lock_VREFINT
())

	)

913 
	#HAL_VREFINT_Cmd
(
cmd
è(((cmd)==
ENABLE
)? 
	`HAL_SYSCFG_EÇbËVREFINT
(è: 
	`HAL_SYSCFG_Di§bËVREFINT
())

	)

914 
	#HAL_ADC_EÇbËBufãr_Cmd
(
cmd
è(((cmd)==
ENABLE
è? 
	`HAL_ADCEx_EÇbËVREFINT
(è: 
	`HAL_ADCEx_Di§bËVREFINT
())

	)

915 
	#HAL_ADC_EÇbËBufãrS’sÜ_Cmd
(
cmd
è(((cmd)==
ENABLE
è? 
	`HAL_ADCEx_EÇbËVREFINTTempS’sÜ
(è: 
	`HAL_ADCEx_Di§bËVREFINTTempS’sÜ
())

	)

923 
	#FLASH_H®fPageProg¿m
 
HAL_FLASHEx_H®fPageProg¿m


	)

924 
	#FLASH_EÇbËRunPow”Down
 
HAL_FLASHEx_EÇbËRunPow”Down


	)

925 
	#FLASH_Di§bËRunPow”Down
 
HAL_FLASHEx_Di§bËRunPow”Down


	)

926 
	#HAL_DATA_EEPROMEx_UÆock
 
HAL_FLASHEx_DATAEEPROM_UÆock


	)

927 
	#HAL_DATA_EEPROMEx_Lock
 
HAL_FLASHEx_DATAEEPROM_Lock


	)

928 
	#HAL_DATA_EEPROMEx_E¿£
 
HAL_FLASHEx_DATAEEPROM_E¿£


	)

929 
	#HAL_DATA_EEPROMEx_Prog¿m
 
HAL_FLASHEx_DATAEEPROM_Prog¿m


	)

938 
	#HAL_I2CEx_AÇlogFž‹r_CÚfig
 
HAL_I2CEx_CÚfigAÇlogFž‹r


	)

939 
	#HAL_I2CEx_Dig™®Fž‹r_CÚfig
 
HAL_I2CEx_CÚfigDig™®Fž‹r


	)

941 
	#HAL_I2CFa¡ModePlusCÚfig
(
SYSCFG_I2CFa¡ModePlus
, 
cmd
è(((cmd)==
ENABLE
)? 
	`HAL_I2CEx_EÇbËFa¡ModePlus
(SYSCFG_I2CFa¡ModePlus): 
	`HAL_I2CEx_Di§bËFa¡ModePlus
(SYSCFG_I2CFa¡ModePlus))

	)

949 
	#HAL_PWR_PVDCÚfig
 
HAL_PWR_CÚfigPVD


	)

950 
	#HAL_PWR_Di§bËBkUpReg
 
HAL_PWREx_Di§bËBkUpReg


	)

951 
	#HAL_PWR_Di§bËFÏshPow”Down
 
HAL_PWREx_Di§bËFÏshPow”Down


	)

952 
	#HAL_PWR_Di§bËVddio2MÚ™Ü
 
HAL_PWREx_Di§bËVddio2MÚ™Ü


	)

953 
	#HAL_PWR_EÇbËBkUpReg
 
HAL_PWREx_EÇbËBkUpReg


	)

954 
	#HAL_PWR_EÇbËFÏshPow”Down
 
HAL_PWREx_EÇbËFÏshPow”Down


	)

955 
	#HAL_PWR_EÇbËVddio2MÚ™Ü
 
HAL_PWREx_EÇbËVddio2MÚ™Ü


	)

956 
	#HAL_PWR_PVD_PVM_IRQHªdËr
 
HAL_PWREx_PVD_PVM_IRQHªdËr


	)

957 
	#HAL_PWR_PVDLev–CÚfig
 
HAL_PWR_CÚfigPVD


	)

958 
	#HAL_PWR_Vddio2MÚ™Ü_IRQHªdËr
 
HAL_PWREx_Vddio2MÚ™Ü_IRQHªdËr


	)

959 
	#HAL_PWR_Vddio2MÚ™ÜC®lback
 
HAL_PWREx_Vddio2MÚ™ÜC®lback


	)

960 
	#HAL_PWREx_Aùiv©eOv”Drive
 
HAL_PWREx_EÇbËOv”Drive


	)

961 
	#HAL_PWREx_D—ùiv©eOv”Drive
 
HAL_PWREx_Di§bËOv”Drive


	)

962 
	#HAL_PWREx_Di§bËSDADCAÇlog
 
HAL_PWREx_Di§bËSDADC


	)

963 
	#HAL_PWREx_EÇbËSDADCAÇlog
 
HAL_PWREx_EÇbËSDADC


	)

964 
	#HAL_PWREx_PVMCÚfig
 
HAL_PWREx_CÚfigPVM


	)

966 
	#PWR_MODE_NORMAL
 
PWR_PVD_MODE_NORMAL


	)

967 
	#PWR_MODE_IT_RISING
 
PWR_PVD_MODE_IT_RISING


	)

968 
	#PWR_MODE_IT_FALLING
 
PWR_PVD_MODE_IT_FALLING


	)

969 
	#PWR_MODE_IT_RISING_FALLING
 
PWR_PVD_MODE_IT_RISING_FALLING


	)

970 
	#PWR_MODE_EVENT_RISING
 
PWR_PVD_MODE_EVENT_RISING


	)

971 
	#PWR_MODE_EVENT_FALLING
 
PWR_PVD_MODE_EVENT_FALLING


	)

972 
	#PWR_MODE_EVENT_RISING_FALLING
 
PWR_PVD_MODE_EVENT_RISING_FALLING


	)

974 
	#CR_OFFSET_BB
 
PWR_CR_OFFSET_BB


	)

975 
	#CSR_OFFSET_BB
 
PWR_CSR_OFFSET_BB


	)

977 
	#DBP_B™Numb”
 
DBP_BIT_NUMBER


	)

978 
	#PVDE_B™Numb”
 
PVDE_BIT_NUMBER


	)

979 
	#PMODE_B™Numb”
 
PMODE_BIT_NUMBER


	)

980 
	#EWUP_B™Numb”
 
EWUP_BIT_NUMBER


	)

981 
	#FPDS_B™Numb”
 
FPDS_BIT_NUMBER


	)

982 
	#ODEN_B™Numb”
 
ODEN_BIT_NUMBER


	)

983 
	#ODSWEN_B™Numb”
 
ODSWEN_BIT_NUMBER


	)

984 
	#MRLVDS_B™Numb”
 
MRLVDS_BIT_NUMBER


	)

985 
	#LPLVDS_B™Numb”
 
LPLVDS_BIT_NUMBER


	)

986 
	#BRE_B™Numb”
 
BRE_BIT_NUMBER


	)

988 
	#PWR_MODE_EVT
 
PWR_PVD_MODE_NORMAL


	)

997 
	#HAL_SMBUS_SÏve_Li¡’_IT
 
HAL_SMBUS_EÇbËLi¡’_IT


	)

998 
	#HAL_SMBUS_SÏveAddrC®lback
 
HAL_SMBUS_AddrC®lback


	)

999 
	#HAL_SMBUS_SÏveLi¡’C¶tC®lback
 
HAL_SMBUS_Li¡’C¶tC®lback


	)

1007 
	#HAL_SPI_FlushRxFifo
 
HAL_SPIEx_FlushRxFifo


	)

1015 
	#HAL_TIM_DMAD–ayPul£C¶t
 
TIM_DMAD–ayPul£C¶t


	)

1016 
	#HAL_TIM_DMAE¼Ü
 
TIM_DMAE¼Ü


	)

1017 
	#HAL_TIM_DMAC­tu»C¶t
 
TIM_DMAC­tu»C¶t


	)

1018 
	#HAL_TIMEx_DMACommutiÚC¶t
 
TIMEx_DMACommutiÚC¶t


	)

1026 
	#HAL_UART_WakeupC®lback
 
HAL_UARTEx_WakeupC®lback


	)

1034 
	#HAL_LTDC_LšeEv’C®lback
 
HAL_LTDC_LšeEv’tC®lback


	)

1053 
	#AES_IT_CC
 
CRYP_IT_CC


	)

1054 
	#AES_IT_ERR
 
CRYP_IT_ERR


	)

1055 
	#AES_FLAG_CCF
 
CRYP_FLAG_CCF


	)

1063 
	#__HAL_GET_BOOT_MODE
 
__HAL_SYSCFG_GET_BOOT_MODE


	)

1064 
	#__HAL_REMAPMEMORY_FLASH
 
__HAL_SYSCFG_REMAPMEMORY_FLASH


	)

1065 
	#__HAL_REMAPMEMORY_SYSTEMFLASH
 
__HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH


	)

1066 
	#__HAL_REMAPMEMORY_SRAM
 
__HAL_SYSCFG_REMAPMEMORY_SRAM


	)

1067 
	#__HAL_REMAPMEMORY_FMC
 
__HAL_SYSCFG_REMAPMEMORY_FMC


	)

1068 
	#__HAL_REMAPMEMORY_FMC_SDRAM
 
__HAL_SYSCFG_REMAPMEMORY_FMC_SDRAM


	)

1069 
	#__HAL_REMAPMEMORY_FSMC
 
__HAL_SYSCFG_REMAPMEMORY_FSMC


	)

1070 
	#__HAL_REMAPMEMORY_QUADSPI
 
__HAL_SYSCFG_REMAPMEMORY_QUADSPI


	)

1071 
	#__HAL_FMC_BANK
 
__HAL_SYSCFG_FMC_BANK


	)

1072 
	#__HAL_GET_FLAG
 
__HAL_SYSCFG_GET_FLAG


	)

1073 
	#__HAL_CLEAR_FLAG
 
__HAL_SYSCFG_CLEAR_FLAG


	)

1074 
	#__HAL_VREFINT_OUT_ENABLE
 
__HAL_SYSCFG_VREFINT_OUT_ENABLE


	)

1075 
	#__HAL_VREFINT_OUT_DISABLE
 
__HAL_SYSCFG_VREFINT_OUT_DISABLE


	)

1077 
	#SYSCFG_FLAG_VREF_READY
 
SYSCFG_FLAG_VREFINT_READY


	)

1078 
	#SYSCFG_FLAG_RC48
 
RCC_FLAG_HSI48


	)

1079 
	#IS_SYSCFG_FASTMODEPLUS_CONFIG
 
IS_I2C_FASTMODEPLUS


	)

1080 
	#UFB_MODE_B™Numb”
 
UFB_MODE_BIT_NUMBER


	)

1081 
	#CMP_PD_B™Numb”
 
CMP_PD_BIT_NUMBER


	)

1091 
	#__ADC_ENABLE
 
__HAL_ADC_ENABLE


	)

1092 
	#__ADC_DISABLE
 
__HAL_ADC_DISABLE


	)

1093 
	#__HAL_ADC_ENABLING_CONDITIONS
 
ADC_ENABLING_CONDITIONS


	)

1094 
	#__HAL_ADC_DISABLING_CONDITIONS
 
ADC_DISABLING_CONDITIONS


	)

1095 
	#__HAL_ADC_IS_ENABLED
 
ADC_IS_ENABLE


	)

1096 
	#__ADC_IS_ENABLED
 
ADC_IS_ENABLE


	)

1097 
	#__HAL_ADC_IS_SOFTWARE_START_REGULAR
 
ADC_IS_SOFTWARE_START_REGULAR


	)

1098 
	#__HAL_ADC_IS_SOFTWARE_START_INJECTED
 
ADC_IS_SOFTWARE_START_INJECTED


	)

1099 
	#__HAL_ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED
 
ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED


	)

1100 
	#__HAL_ADC_IS_CONVERSION_ONGOING_REGULAR
 
ADC_IS_CONVERSION_ONGOING_REGULAR


	)

1101 
	#__HAL_ADC_IS_CONVERSION_ONGOING_INJECTED
 
ADC_IS_CONVERSION_ONGOING_INJECTED


	)

1102 
	#__HAL_ADC_IS_CONVERSION_ONGOING
 
ADC_IS_CONVERSION_ONGOING


	)

1103 
	#__HAL_ADC_CLEAR_ERRORCODE
 
ADC_CLEAR_ERRORCODE


	)

1105 
	#__HAL_ADC_GET_RESOLUTION
 
ADC_GET_RESOLUTION


	)

1106 
	#__HAL_ADC_JSQR_RK
 
ADC_JSQR_RK


	)

1107 
	#__HAL_ADC_CFGR_AWD1CH
 
ADC_CFGR_AWD1CH_SHIFT


	)

1108 
	#__HAL_ADC_CFGR_AWD23CR
 
ADC_CFGR_AWD23CR


	)

1109 
	#__HAL_ADC_CFGR_INJECT_AUTO_CONVERSION
 
ADC_CFGR_INJECT_AUTO_CONVERSION


	)

1110 
	#__HAL_ADC_CFGR_INJECT_CONTEXT_QUEUE
 
ADC_CFGR_INJECT_CONTEXT_QUEUE


	)

1111 
	#__HAL_ADC_CFGR_INJECT_DISCCONTINUOUS
 
ADC_CFGR_INJECT_DISCCONTINUOUS


	)

1112 
	#__HAL_ADC_CFGR_REG_DISCCONTINUOUS
 
ADC_CFGR_REG_DISCCONTINUOUS


	)

1113 
	#__HAL_ADC_CFGR_DISCONTINUOUS_NUM
 
ADC_CFGR_DISCONTINUOUS_NUM


	)

1114 
	#__HAL_ADC_CFGR_AUTOWAIT
 
ADC_CFGR_AUTOWAIT


	)

1115 
	#__HAL_ADC_CFGR_CONTINUOUS
 
ADC_CFGR_CONTINUOUS


	)

1116 
	#__HAL_ADC_CFGR_OVERRUN
 
ADC_CFGR_OVERRUN


	)

1117 
	#__HAL_ADC_CFGR_DMACONTREQ
 
ADC_CFGR_DMACONTREQ


	)

1118 
	#__HAL_ADC_CFGR_EXTSEL
 
ADC_CFGR_EXTSEL_SET


	)

1119 
	#__HAL_ADC_JSQR_JEXTSEL
 
ADC_JSQR_JEXTSEL_SET


	)

1120 
	#__HAL_ADC_OFR_CHANNEL
 
ADC_OFR_CHANNEL


	)

1121 
	#__HAL_ADC_DIFSEL_CHANNEL
 
ADC_DIFSEL_CHANNEL


	)

1122 
	#__HAL_ADC_CALFACT_DIFF_SET
 
ADC_CALFACT_DIFF_SET


	)

1123 
	#__HAL_ADC_CALFACT_DIFF_GET
 
ADC_CALFACT_DIFF_GET


	)

1124 
	#__HAL_ADC_TRX_HIGHTHRESHOLD
 
ADC_TRX_HIGHTHRESHOLD


	)

1126 
	#__HAL_ADC_OFFSET_SHIFT_RESOLUTION
 
ADC_OFFSET_SHIFT_RESOLUTION


	)

1127 
	#__HAL_ADC_AWD1THRESHOLD_SHIFT_RESOLUTION
 
ADC_AWD1THRESHOLD_SHIFT_RESOLUTION


	)

1128 
	#__HAL_ADC_AWD23THRESHOLD_SHIFT_RESOLUTION
 
ADC_AWD23THRESHOLD_SHIFT_RESOLUTION


	)

1129 
	#__HAL_ADC_COMMON_REGISTER
 
ADC_COMMON_REGISTER


	)

1130 
	#__HAL_ADC_COMMON_CCR_MULTI
 
ADC_COMMON_CCR_MULTI


	)

1131 
	#__HAL_ADC_MULTIMODE_IS_ENABLED
 
ADC_MULTIMODE_IS_ENABLE


	)

1132 
	#__ADC_MULTIMODE_IS_ENABLED
 
ADC_MULTIMODE_IS_ENABLE


	)

1133 
	#__HAL_ADC_NONMULTIMODE_OR_MULTIMODEMASTER
 
ADC_NONMULTIMODE_OR_MULTIMODEMASTER


	)

1134 
	#__HAL_ADC_COMMON_ADC_OTHER
 
ADC_COMMON_ADC_OTHER


	)

1135 
	#__HAL_ADC_MULTI_SLAVE
 
ADC_MULTI_SLAVE


	)

1137 
	#__HAL_ADC_SQR1_L
 
ADC_SQR1_L_SHIFT


	)

1138 
	#__HAL_ADC_JSQR_JL
 
ADC_JSQR_JL_SHIFT


	)

1139 
	#__HAL_ADC_JSQR_RK_JL
 
ADC_JSQR_RK_JL


	)

1140 
	#__HAL_ADC_CR1_DISCONTINUOUS_NUM
 
ADC_CR1_DISCONTINUOUS_NUM


	)

1141 
	#__HAL_ADC_CR1_SCAN
 
ADC_CR1_SCAN_SET


	)

1142 
	#__HAL_ADC_CONVCYCLES_MAX_RANGE
 
ADC_CONVCYCLES_MAX_RANGE


	)

1143 
	#__HAL_ADC_CLOCK_PRESCALER_RANGE
 
ADC_CLOCK_PRESCALER_RANGE


	)

1144 
	#__HAL_ADC_GET_CLOCK_PRESCALER
 
ADC_GET_CLOCK_PRESCALER


	)

1146 
	#__HAL_ADC_SQR1
 
ADC_SQR1


	)

1147 
	#__HAL_ADC_SMPR1
 
ADC_SMPR1


	)

1148 
	#__HAL_ADC_SMPR2
 
ADC_SMPR2


	)

1149 
	#__HAL_ADC_SQR3_RK
 
ADC_SQR3_RK


	)

1150 
	#__HAL_ADC_SQR2_RK
 
ADC_SQR2_RK


	)

1151 
	#__HAL_ADC_SQR1_RK
 
ADC_SQR1_RK


	)

1152 
	#__HAL_ADC_CR2_CONTINUOUS
 
ADC_CR2_CONTINUOUS


	)

1153 
	#__HAL_ADC_CR1_DISCONTINUOUS
 
ADC_CR1_DISCONTINUOUS


	)

1154 
	#__HAL_ADC_CR1_SCANCONV
 
ADC_CR1_SCANCONV


	)

1155 
	#__HAL_ADC_CR2_EOCS–eùiÚ
 
ADC_CR2_EOCS–eùiÚ


	)

1156 
	#__HAL_ADC_CR2_DMACÚtReq
 
ADC_CR2_DMACÚtReq


	)

1157 
	#__HAL_ADC_GET_RESOLUTION
 
ADC_GET_RESOLUTION


	)

1158 
	#__HAL_ADC_JSQR
 
ADC_JSQR


	)

1160 
	#__HAL_ADC_CHSELR_CHANNEL
 
ADC_CHSELR_CHANNEL


	)

1161 
	#__HAL_ADC_CFGR1_REG_DISCCONTINUOUS
 
ADC_CFGR1_REG_DISCCONTINUOUS


	)

1162 
	#__HAL_ADC_CFGR1_AUTOOFF
 
ADC_CFGR1_AUTOOFF


	)

1163 
	#__HAL_ADC_CFGR1_AUTOWAIT
 
ADC_CFGR1_AUTOWAIT


	)

1164 
	#__HAL_ADC_CFGR1_CONTINUOUS
 
ADC_CFGR1_CONTINUOUS


	)

1165 
	#__HAL_ADC_CFGR1_OVERRUN
 
ADC_CFGR1_OVERRUN


	)

1166 
	#__HAL_ADC_CFGR1_SCANDIR
 
ADC_CFGR1_SCANDIR


	)

1167 
	#__HAL_ADC_CFGR1_DMACONTREQ
 
ADC_CFGR1_DMACONTREQ


	)

1176 
	#__HAL_DHR12R1_ALIGNEMENT
 
DAC_DHR12R1_ALIGNMENT


	)

1177 
	#__HAL_DHR12R2_ALIGNEMENT
 
DAC_DHR12R2_ALIGNMENT


	)

1178 
	#__HAL_DHR12RD_ALIGNEMENT
 
DAC_DHR12RD_ALIGNMENT


	)

1179 
	#IS_DAC_GENERATE_WAVE
 
IS_DAC_WAVE


	)

1188 
	#__HAL_FREEZE_TIM1_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM1


	)

1189 
	#__HAL_UNFREEZE_TIM1_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM1


	)

1190 
	#__HAL_FREEZE_TIM2_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM2


	)

1191 
	#__HAL_UNFREEZE_TIM2_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM2


	)

1192 
	#__HAL_FREEZE_TIM3_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM3


	)

1193 
	#__HAL_UNFREEZE_TIM3_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM3


	)

1194 
	#__HAL_FREEZE_TIM4_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM4


	)

1195 
	#__HAL_UNFREEZE_TIM4_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM4


	)

1196 
	#__HAL_FREEZE_TIM5_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM5


	)

1197 
	#__HAL_UNFREEZE_TIM5_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM5


	)

1198 
	#__HAL_FREEZE_TIM6_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM6


	)

1199 
	#__HAL_UNFREEZE_TIM6_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM6


	)

1200 
	#__HAL_FREEZE_TIM7_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM7


	)

1201 
	#__HAL_UNFREEZE_TIM7_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM7


	)

1202 
	#__HAL_FREEZE_TIM8_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM8


	)

1203 
	#__HAL_UNFREEZE_TIM8_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM8


	)

1205 
	#__HAL_FREEZE_TIM9_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM9


	)

1206 
	#__HAL_UNFREEZE_TIM9_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM9


	)

1207 
	#__HAL_FREEZE_TIM10_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM10


	)

1208 
	#__HAL_UNFREEZE_TIM10_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM10


	)

1209 
	#__HAL_FREEZE_TIM11_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM11


	)

1210 
	#__HAL_UNFREEZE_TIM11_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM11


	)

1211 
	#__HAL_FREEZE_TIM12_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM12


	)

1212 
	#__HAL_UNFREEZE_TIM12_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM12


	)

1213 
	#__HAL_FREEZE_TIM13_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM13


	)

1214 
	#__HAL_UNFREEZE_TIM13_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM13


	)

1215 
	#__HAL_FREEZE_TIM14_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM14


	)

1216 
	#__HAL_UNFREEZE_TIM14_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM14


	)

1217 
	#__HAL_FREEZE_CAN2_DBGMCU
 
__HAL_DBGMCU_FREEZE_CAN2


	)

1218 
	#__HAL_UNFREEZE_CAN2_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_CAN2


	)

1221 
	#__HAL_FREEZE_TIM15_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM15


	)

1222 
	#__HAL_UNFREEZE_TIM15_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM15


	)

1223 
	#__HAL_FREEZE_TIM16_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM16


	)

1224 
	#__HAL_UNFREEZE_TIM16_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM16


	)

1225 
	#__HAL_FREEZE_TIM17_DBGMCU
 
__HAL_DBGMCU_FREEZE_TIM17


	)

1226 
	#__HAL_UNFREEZE_TIM17_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_TIM17


	)

1227 
	#__HAL_FREEZE_RTC_DBGMCU
 
__HAL_DBGMCU_FREEZE_RTC


	)

1228 
	#__HAL_UNFREEZE_RTC_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_RTC


	)

1229 
	#__HAL_FREEZE_WWDG_DBGMCU
 
__HAL_DBGMCU_FREEZE_WWDG


	)

1230 
	#__HAL_UNFREEZE_WWDG_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_WWDG


	)

1231 
	#__HAL_FREEZE_IWDG_DBGMCU
 
__HAL_DBGMCU_FREEZE_IWDG


	)

1232 
	#__HAL_UNFREEZE_IWDG_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_IWDG


	)

1233 
	#__HAL_FREEZE_I2C1_TIMEOUT_DBGMCU
 
__HAL_DBGMCU_FREEZE_I2C1_TIMEOUT


	)

1234 
	#__HAL_UNFREEZE_I2C1_TIMEOUT_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT


	)

1235 
	#__HAL_FREEZE_I2C2_TIMEOUT_DBGMCU
 
__HAL_DBGMCU_FREEZE_I2C2_TIMEOUT


	)

1236 
	#__HAL_UNFREEZE_I2C2_TIMEOUT_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT


	)

1237 
	#__HAL_FREEZE_I2C3_TIMEOUT_DBGMCU
 
__HAL_DBGMCU_FREEZE_I2C3_TIMEOUT


	)

1238 
	#__HAL_UNFREEZE_I2C3_TIMEOUT_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT


	)

1239 
	#__HAL_FREEZE_CAN1_DBGMCU
 
__HAL_DBGMCU_FREEZE_CAN1


	)

1240 
	#__HAL_UNFREEZE_CAN1_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_CAN1


	)

1241 
	#__HAL_FREEZE_LPTIM1_DBGMCU
 
__HAL_DBGMCU_FREEZE_LPTIM1


	)

1242 
	#__HAL_UNFREEZE_LPTIM1_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_LPTIM1


	)

1243 
	#__HAL_FREEZE_LPTIM2_DBGMCU
 
__HAL_DBGMCU_FREEZE_LPTIM2


	)

1244 
	#__HAL_UNFREEZE_LPTIM2_DBGMCU
 
__HAL_DBGMCU_UNFREEZE_LPTIM2


	)

1253 #ià
defšed
(
STM32F3
)

1254 
	#COMP_START
 
__HAL_COMP_ENABLE


	)

1255 
	#COMP_STOP
 
__HAL_COMP_DISABLE


	)

1256 
	#COMP_LOCK
 
__HAL_COMP_LOCK


	)

1258 #ià
defšed
(
STM32F301x8
è|| defšed(
STM32F302x8
è|| defšed(
STM32F318xx
è|| defšed(
STM32F303x8
è|| defšed(
STM32F334x8
è|| defšed(
STM32F328xx
)

1259 
	#__HAL_COMP_EXTI_RISING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE
() : \

1260 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE
() : \

1261 
	`__HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE
())

	)

1262 
	#__HAL_COMP_EXTI_RISING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE
() : \

1263 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE
() : \

1264 
	`__HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE
())

	)

1265 
	#__HAL_COMP_EXTI_FALLING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE
() : \

1266 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE
() : \

1267 
	`__HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE
())

	)

1268 
	#__HAL_COMP_EXTI_FALLING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE
() : \

1269 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE
() : \

1270 
	`__HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE
())

	)

1271 
	#__HAL_COMP_EXTI_ENABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_IT
() : \

1272 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_IT
() : \

1273 
	`__HAL_COMP_COMP6_EXTI_ENABLE_IT
())

	)

1274 
	#__HAL_COMP_EXTI_DISABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_IT
() : \

1275 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_IT
() : \

1276 
	`__HAL_COMP_COMP6_EXTI_DISABLE_IT
())

	)

1277 
	#__HAL_COMP_EXTI_GET_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_GET_FLAG
() : \

1278 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_GET_FLAG
() : \

1279 
	`__HAL_COMP_COMP6_EXTI_GET_FLAG
())

	)

1280 
	#__HAL_COMP_EXTI_CLEAR_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_CLEAR_FLAG
() : \

1281 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_CLEAR_FLAG
() : \

1282 
	`__HAL_COMP_COMP6_EXTI_CLEAR_FLAG
())

	)

1284 #ià
defšed
(
STM32F302xE
è|| defšed(
STM32F302xC
)

1285 
	#__HAL_COMP_EXTI_RISING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE
() : \

1286 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE
() : \

1287 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE
() : \

1288 
	`__HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE
())

	)

1289 
	#__HAL_COMP_EXTI_RISING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE
() : \

1290 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE
() : \

1291 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE
() : \

1292 
	`__HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE
())

	)

1293 
	#__HAL_COMP_EXTI_FALLING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE
() : \

1294 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE
() : \

1295 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE
() : \

1296 
	`__HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE
())

	)

1297 
	#__HAL_COMP_EXTI_FALLING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE
() : \

1298 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE
() : \

1299 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE
() : \

1300 
	`__HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE
())

	)

1301 
	#__HAL_COMP_EXTI_ENABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_IT
() : \

1302 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_IT
() : \

1303 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_IT
() : \

1304 
	`__HAL_COMP_COMP6_EXTI_ENABLE_IT
())

	)

1305 
	#__HAL_COMP_EXTI_DISABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_IT
() : \

1306 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_IT
() : \

1307 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_IT
() : \

1308 
	`__HAL_COMP_COMP6_EXTI_DISABLE_IT
())

	)

1309 
	#__HAL_COMP_EXTI_GET_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_GET_FLAG
() : \

1310 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_GET_FLAG
() : \

1311 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_GET_FLAG
() : \

1312 
	`__HAL_COMP_COMP6_EXTI_GET_FLAG
())

	)

1313 
	#__HAL_COMP_EXTI_CLEAR_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_CLEAR_FLAG
() : \

1314 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_CLEAR_FLAG
() : \

1315 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_CLEAR_FLAG
() : \

1316 
	`__HAL_COMP_COMP6_EXTI_CLEAR_FLAG
())

	)

1318 #ià
defšed
(
STM32F303xE
è|| defšed(
STM32F398xx
è|| defšed(
STM32F303xC
è|| defšed(
STM32F358xx
)

1319 
	#__HAL_COMP_EXTI_RISING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE
() : \

1320 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE
() : \

1321 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_ENABLE_RISING_EDGE
() : \

1322 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE
() : \

1323 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_ENABLE_RISING_EDGE
() : \

1324 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE
() : \

1325 
	`__HAL_COMP_COMP7_EXTI_ENABLE_RISING_EDGE
())

	)

1326 
	#__HAL_COMP_EXTI_RISING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE
() : \

1327 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE
() : \

1328 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_DISABLE_RISING_EDGE
() : \

1329 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE
() : \

1330 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_DISABLE_RISING_EDGE
() : \

1331 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE
() : \

1332 
	`__HAL_COMP_COMP7_EXTI_DISABLE_RISING_EDGE
())

	)

1333 
	#__HAL_COMP_EXTI_FALLING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE
() : \

1334 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE
() : \

1335 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_ENABLE_FALLING_EDGE
() : \

1336 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE
() : \

1337 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_ENABLE_FALLING_EDGE
() : \

1338 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE
() : \

1339 
	`__HAL_COMP_COMP7_EXTI_ENABLE_FALLING_EDGE
())

	)

1340 
	#__HAL_COMP_EXTI_FALLING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE
() : \

1341 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE
() : \

1342 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_DISABLE_FALLING_EDGE
() : \

1343 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE
() : \

1344 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_DISABLE_FALLING_EDGE
() : \

1345 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE
() : \

1346 
	`__HAL_COMP_COMP7_EXTI_DISABLE_FALLING_EDGE
())

	)

1347 
	#__HAL_COMP_EXTI_ENABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_IT
() : \

1348 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_ENABLE_IT
() : \

1349 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_ENABLE_IT
() : \

1350 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_ENABLE_IT
() : \

1351 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_ENABLE_IT
() : \

1352 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_ENABLE_IT
() : \

1353 
	`__HAL_COMP_COMP7_EXTI_ENABLE_IT
())

	)

1354 
	#__HAL_COMP_EXTI_DISABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_IT
() : \

1355 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_DISABLE_IT
() : \

1356 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_DISABLE_IT
() : \

1357 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_DISABLE_IT
() : \

1358 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_DISABLE_IT
() : \

1359 ((
__EXTILINE__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_DISABLE_IT
() : \

1360 
	`__HAL_COMP_COMP7_EXTI_DISABLE_IT
())

	)

1361 
	#__HAL_COMP_EXTI_GET_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_GET_FLAG
() : \

1362 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_GET_FLAG
() : \

1363 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_GET_FLAG
() : \

1364 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_GET_FLAG
() : \

1365 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_GET_FLAG
() : \

1366 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_GET_FLAG
() : \

1367 
	`__HAL_COMP_COMP7_EXTI_GET_FLAG
())

	)

1368 
	#__HAL_COMP_EXTI_CLEAR_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_CLEAR_FLAG
() : \

1369 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP2
è? 
	`__HAL_COMP_COMP2_EXTI_CLEAR_FLAG
() : \

1370 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP3
è? 
	`__HAL_COMP_COMP3_EXTI_CLEAR_FLAG
() : \

1371 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP4
è? 
	`__HAL_COMP_COMP4_EXTI_CLEAR_FLAG
() : \

1372 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP5
è? 
	`__HAL_COMP_COMP5_EXTI_CLEAR_FLAG
() : \

1373 ((
__FLAG__
è=ð
COMP_EXTI_LINE_COMP6
è? 
	`__HAL_COMP_COMP6_EXTI_CLEAR_FLAG
() : \

1374 
	`__HAL_COMP_COMP7_EXTI_CLEAR_FLAG
())

	)

1376 #ià
defšed
(
STM32F373xC
è||defšed(
STM32F378xx
)

1377 
	#__HAL_COMP_EXTI_RISING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE
() : \

1378 
	`__HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE
())

	)

1379 
	#__HAL_COMP_EXTI_RISING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE
() : \

1380 
	`__HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE
())

	)

1381 
	#__HAL_COMP_EXTI_FALLING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE
() : \

1382 
	`__HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE
())

	)

1383 
	#__HAL_COMP_EXTI_FALLING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE
() : \

1384 
	`__HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE
())

	)

1385 
	#__HAL_COMP_EXTI_ENABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_IT
() : \

1386 
	`__HAL_COMP_COMP2_EXTI_ENABLE_IT
())

	)

1387 
	#__HAL_COMP_EXTI_DISABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_IT
() : \

1388 
	`__HAL_COMP_COMP2_EXTI_DISABLE_IT
())

	)

1389 
	#__HAL_COMP_EXTI_GET_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_GET_FLAG
() : \

1390 
	`__HAL_COMP_COMP2_EXTI_GET_FLAG
())

	)

1391 
	#__HAL_COMP_EXTI_CLEAR_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_CLEAR_FLAG
() : \

1392 
	`__HAL_COMP_COMP2_EXTI_CLEAR_FLAG
())

	)

1395 
	#__HAL_COMP_EXTI_RISING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE
() : \

1396 
	`__HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE
())

	)

1397 
	#__HAL_COMP_EXTI_RISING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE
() : \

1398 
	`__HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE
())

	)

1399 
	#__HAL_COMP_EXTI_FALLING_IT_ENABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE
() : \

1400 
	`__HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE
())

	)

1401 
	#__HAL_COMP_EXTI_FALLING_IT_DISABLE
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE
() : \

1402 
	`__HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE
())

	)

1403 
	#__HAL_COMP_EXTI_ENABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_ENABLE_IT
() : \

1404 
	`__HAL_COMP_COMP2_EXTI_ENABLE_IT
())

	)

1405 
	#__HAL_COMP_EXTI_DISABLE_IT
(
__EXTILINE__
è(((__EXTILINE__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_DISABLE_IT
() : \

1406 
	`__HAL_COMP_COMP2_EXTI_DISABLE_IT
())

	)

1407 
	#__HAL_COMP_EXTI_GET_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_GET_FLAG
() : \

1408 
	`__HAL_COMP_COMP2_EXTI_GET_FLAG
())

	)

1409 
	#__HAL_COMP_EXTI_CLEAR_FLAG
(
__FLAG__
è(((__FLAG__è=ð
COMP_EXTI_LINE_COMP1
è? 
	`__HAL_COMP_COMP1_EXTI_CLEAR_FLAG
() : \

1410 
	`__HAL_COMP_COMP2_EXTI_CLEAR_FLAG
())

	)

1413 
	#__HAL_COMP_GET_EXTI_LINE
 
COMP_GET_EXTI_LINE


	)

1423 
	#IS_DAC_WAVE
(
WAVE
è(((WAVEè=ð
DAC_WAVE_NONE
) || \

1424 ((
WAVE
è=ð
DAC_WAVE_NOISE
)|| \

1425 ((
WAVE
è=ð
DAC_WAVE_TRIANGLE
))

	)

1435 
	#IS_WRPAREA
 
IS_OB_WRPAREA


	)

1436 
	#IS_TYPEPROGRAM
 
IS_FLASH_TYPEPROGRAM


	)

1437 
	#IS_TYPEPROGRAMFLASH
 
IS_FLASH_TYPEPROGRAM


	)

1438 
	#IS_TYPEERASE
 
IS_FLASH_TYPEERASE


	)

1439 
	#IS_NBSECTORS
 
IS_FLASH_NBSECTORS


	)

1440 
	#IS_OB_WDG_SOURCE
 
IS_OB_IWDG_SOURCE


	)

1450 
	#__HAL_I2C_RESET_CR2
 
I2C_RESET_CR2


	)

1451 
	#__HAL_I2C_GENERATE_START
 
I2C_GENERATE_START


	)

1452 
	#__HAL_I2C_FREQ_RANGE
 
I2C_FREQ_RANGE


	)

1453 
	#__HAL_I2C_RISE_TIME
 
I2C_RISE_TIME


	)

1454 
	#__HAL_I2C_SPEED_STANDARD
 
I2C_SPEED_STANDARD


	)

1455 
	#__HAL_I2C_SPEED_FAST
 
I2C_SPEED_FAST


	)

1456 
	#__HAL_I2C_SPEED
 
I2C_SPEED


	)

1457 
	#__HAL_I2C_7BIT_ADD_WRITE
 
I2C_7BIT_ADD_WRITE


	)

1458 
	#__HAL_I2C_7BIT_ADD_READ
 
I2C_7BIT_ADD_READ


	)

1459 
	#__HAL_I2C_10BIT_ADDRESS
 
I2C_10BIT_ADDRESS


	)

1460 
	#__HAL_I2C_10BIT_HEADER_WRITE
 
I2C_10BIT_HEADER_WRITE


	)

1461 
	#__HAL_I2C_10BIT_HEADER_READ
 
I2C_10BIT_HEADER_READ


	)

1462 
	#__HAL_I2C_MEM_ADD_MSB
 
I2C_MEM_ADD_MSB


	)

1463 
	#__HAL_I2C_MEM_ADD_LSB
 
I2C_MEM_ADD_LSB


	)

1464 
	#__HAL_I2C_FREQRANGE
 
I2C_FREQRANGE


	)

1473 
	#IS_I2S_INSTANCE
 
IS_I2S_ALL_INSTANCE


	)

1474 
	#IS_I2S_INSTANCE_EXT
 
IS_I2S_ALL_INSTANCE_EXT


	)

1484 
	#__IRDA_DISABLE
 
__HAL_IRDA_DISABLE


	)

1485 
	#__IRDA_ENABLE
 
__HAL_IRDA_ENABLE


	)

1487 
	#__HAL_IRDA_GETCLOCKSOURCE
 
IRDA_GETCLOCKSOURCE


	)

1488 
	#__HAL_IRDA_MASK_COMPUTATION
 
IRDA_MASK_COMPUTATION


	)

1489 
	#__IRDA_GETCLOCKSOURCE
 
IRDA_GETCLOCKSOURCE


	)

1490 
	#__IRDA_MASK_COMPUTATION
 
IRDA_MASK_COMPUTATION


	)

1492 
	#IS_IRDA_ONEBIT_SAMPLE
 
IS_IRDA_ONE_BIT_SAMPLE


	)

1503 
	#__HAL_IWDG_ENABLE_WRITE_ACCESS
 
IWDG_ENABLE_WRITE_ACCESS


	)

1504 
	#__HAL_IWDG_DISABLE_WRITE_ACCESS
 
IWDG_DISABLE_WRITE_ACCESS


	)

1514 
	#__HAL_LPTIM_ENABLE_INTERRUPT
 
__HAL_LPTIM_ENABLE_IT


	)

1515 
	#__HAL_LPTIM_DISABLE_INTERRUPT
 
__HAL_LPTIM_DISABLE_IT


	)

1516 
	#__HAL_LPTIM_GET_ITSTATUS
 
__HAL_LPTIM_GET_IT_SOURCE


	)

1526 
	#__OPAMP_CSR_OPAXPD
 
OPAMP_CSR_OPAXPD


	)

1527 
	#__OPAMP_CSR_S3SELX
 
OPAMP_CSR_S3SELX


	)

1528 
	#__OPAMP_CSR_S4SELX
 
OPAMP_CSR_S4SELX


	)

1529 
	#__OPAMP_CSR_S5SELX
 
OPAMP_CSR_S5SELX


	)

1530 
	#__OPAMP_CSR_S6SELX
 
OPAMP_CSR_S6SELX


	)

1531 
	#__OPAMP_CSR_OPAXCAL_L
 
OPAMP_CSR_OPAXCAL_L


	)

1532 
	#__OPAMP_CSR_OPAXCAL_H
 
OPAMP_CSR_OPAXCAL_H


	)

1533 
	#__OPAMP_CSR_OPAXLPM
 
OPAMP_CSR_OPAXLPM


	)

1534 
	#__OPAMP_CSR_ALL_SWITCHES
 
OPAMP_CSR_ALL_SWITCHES


	)

1535 
	#__OPAMP_CSR_ANAWSELX
 
OPAMP_CSR_ANAWSELX


	)

1536 
	#__OPAMP_CSR_OPAXCALOUT
 
OPAMP_CSR_OPAXCALOUT


	)

1537 
	#__OPAMP_OFFSET_TRIM_BITSPOSITION
 
OPAMP_OFFSET_TRIM_BITSPOSITION


	)

1538 
	#__OPAMP_OFFSET_TRIM_SET
 
OPAMP_OFFSET_TRIM_SET


	)

1548 
	#__HAL_PVD_EVENT_DISABLE
 
__HAL_PWR_PVD_EXTI_DISABLE_EVENT


	)

1549 
	#__HAL_PVD_EVENT_ENABLE
 
__HAL_PWR_PVD_EXTI_ENABLE_EVENT


	)

1550 
	#__HAL_PVD_EXTI_FALLINGTRIGGER_DISABLE
 
__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE


	)

1551 
	#__HAL_PVD_EXTI_FALLINGTRIGGER_ENABLE
 
__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE


	)

1552 
	#__HAL_PVD_EXTI_RISINGTRIGGER_DISABLE
 
__HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE


	)

1553 
	#__HAL_PVD_EXTI_RISINGTRIGGER_ENABLE
 
__HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE


	)

1554 
	#__HAL_PVM_EVENT_DISABLE
 
__HAL_PWR_PVM_EVENT_DISABLE


	)

1555 
	#__HAL_PVM_EVENT_ENABLE
 
__HAL_PWR_PVM_EVENT_ENABLE


	)

1556 
	#__HAL_PVM_EXTI_FALLINGTRIGGER_DISABLE
 
__HAL_PWR_PVM_EXTI_FALLINGTRIGGER_DISABLE


	)

1557 
	#__HAL_PVM_EXTI_FALLINGTRIGGER_ENABLE
 
__HAL_PWR_PVM_EXTI_FALLINGTRIGGER_ENABLE


	)

1558 
	#__HAL_PVM_EXTI_RISINGTRIGGER_DISABLE
 
__HAL_PWR_PVM_EXTI_RISINGTRIGGER_DISABLE


	)

1559 
	#__HAL_PVM_EXTI_RISINGTRIGGER_ENABLE
 
__HAL_PWR_PVM_EXTI_RISINGTRIGGER_ENABLE


	)

1560 
	#__HAL_PWR_INTERNALWAKEUP_DISABLE
 
HAL_PWREx_Di§bËIÁ”ÇlWakeUpLše


	)

1561 
	#__HAL_PWR_INTERNALWAKEUP_ENABLE
 
HAL_PWREx_EÇbËIÁ”ÇlWakeUpLše


	)

1562 
	#__HAL_PWR_PULL_UP_DOWN_CONFIG_DISABLE
 
HAL_PWREx_Di§bËPuÎUpPuÎDownCÚfig


	)

1563 
	#__HAL_PWR_PULL_UP_DOWN_CONFIG_ENABLE
 
HAL_PWREx_EÇbËPuÎUpPuÎDownCÚfig


	)

1564 
	#__HAL_PWR_PVD_EXTI_CLEAR_EGDE_TRIGGER
(èdØ{ 
	`__HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE
();
	`__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE
(); } 0)

	)

1565 
	#__HAL_PWR_PVD_EXTI_EVENT_DISABLE
 
__HAL_PWR_PVD_EXTI_DISABLE_EVENT


	)

1566 
	#__HAL_PWR_PVD_EXTI_EVENT_ENABLE
 
__HAL_PWR_PVD_EXTI_ENABLE_EVENT


	)

1567 
	#__HAL_PWR_PVD_EXTI_FALLINGTRIGGER_DISABLE
 
__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE


	)

1568 
	#__HAL_PWR_PVD_EXTI_FALLINGTRIGGER_ENABLE
 
__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE


	)

1569 
	#__HAL_PWR_PVD_EXTI_RISINGTRIGGER_DISABLE
 
__HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE


	)

1570 
	#__HAL_PWR_PVD_EXTI_RISINGTRIGGER_ENABLE
 
__HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE


	)

1571 
	#__HAL_PWR_PVD_EXTI_SET_FALLING_EGDE_TRIGGER
 
__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE


	)

1572 
	#__HAL_PWR_PVD_EXTI_SET_RISING_EDGE_TRIGGER
 
__HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE


	)

1573 
	#__HAL_PWR_PVM_DISABLE
(èdØ{ 
	`HAL_PWREx_Di§bËPVM1
();
	`HAL_PWREx_Di§bËPVM2
();
	`HAL_PWREx_Di§bËPVM3
();
	`HAL_PWREx_Di§bËPVM4
(); } 0)

	)

1574 
	#__HAL_PWR_PVM_ENABLE
(èdØ{ 
	`HAL_PWREx_EÇbËPVM1
();
	`HAL_PWREx_EÇbËPVM2
();
	`HAL_PWREx_EÇbËPVM3
();
	`HAL_PWREx_EÇbËPVM4
(); } 0)

	)

1575 
	#__HAL_PWR_SRAM2CONTENT_PRESERVE_DISABLE
 
HAL_PWREx_Di§bËSRAM2CÚ‹ÁR‘’tiÚ


	)

1576 
	#__HAL_PWR_SRAM2CONTENT_PRESERVE_ENABLE
 
HAL_PWREx_EÇbËSRAM2CÚ‹ÁR‘’tiÚ


	)

1577 
	#__HAL_PWR_VDDIO2_DISABLE
 
HAL_PWREx_Di§bËVddIO2


	)

1578 
	#__HAL_PWR_VDDIO2_ENABLE
 
HAL_PWREx_EÇbËVddIO2


	)

1579 
	#__HAL_PWR_VDDIO2_EXTI_CLEAR_EGDE_TRIGGER
 
__HAL_PWR_VDDIO2_EXTI_DISABLE_FALLING_EDGE


	)

1580 
	#__HAL_PWR_VDDIO2_EXTI_SET_FALLING_EGDE_TRIGGER
 
__HAL_PWR_VDDIO2_EXTI_ENABLE_FALLING_EDGE


	)

1581 
	#__HAL_PWR_VDDUSB_DISABLE
 
HAL_PWREx_Di§bËVddUSB


	)

1582 
	#__HAL_PWR_VDDUSB_ENABLE
 
HAL_PWREx_EÇbËVddUSB


	)

1584 #ià
defšed
 (
STM32F4
)

1585 
	#__HAL_PVD_EXTI_ENABLE_IT
(
PWR_EXTI_LINE_PVD
è
	`__HAL_PWR_PVD_EXTI_ENABLE_IT
()

	)

1586 
	#__HAL_PVD_EXTI_DISABLE_IT
(
PWR_EXTI_LINE_PVD
è
	`__HAL_PWR_PVD_EXTI_DISABLE_IT
()

	)

1587 
	#__HAL_PVD_EXTI_GET_FLAG
(
PWR_EXTI_LINE_PVD
è
	`__HAL_PWR_PVD_EXTI_GET_FLAG
()

	)

1588 
	#__HAL_PVD_EXTI_CLEAR_FLAG
(
PWR_EXTI_LINE_PVD
è
	`__HAL_PWR_PVD_EXTI_CLEAR_FLAG
()

	)

1589 
	#__HAL_PVD_EXTI_GENERATE_SWIT
(
PWR_EXTI_LINE_PVD
è
	`__HAL_PWR_PVD_EXTI_GENERATE_SWIT
()

	)

1591 
	#__HAL_PVD_EXTI_CLEAR_FLAG
 
__HAL_PWR_PVD_EXTI_CLEAR_FLAG


	)

1592 
	#__HAL_PVD_EXTI_DISABLE_IT
 
__HAL_PWR_PVD_EXTI_DISABLE_IT


	)

1593 
	#__HAL_PVD_EXTI_ENABLE_IT
 
__HAL_PWR_PVD_EXTI_ENABLE_IT


	)

1594 
	#__HAL_PVD_EXTI_GENERATE_SWIT
 
__HAL_PWR_PVD_EXTI_GENERATE_SWIT


	)

1595 
	#__HAL_PVD_EXTI_GET_FLAG
 
__HAL_PWR_PVD_EXTI_GET_FLAG


	)

1606 
	#RCC_StÝWakeUpClock_MSI
 
RCC_STOP_WAKEUPCLOCK_MSI


	)

1607 
	#RCC_StÝWakeUpClock_HSI
 
RCC_STOP_WAKEUPCLOCK_HSI


	)

1609 
	#HAL_RCC_CCSC®lback
 
HAL_RCC_CSSC®lback


	)

1610 
	#HAL_RC48_EÇbËBufãr_Cmd
(
cmd
è(((cmd)==
ENABLE
è? 
	`HAL_RCCEx_EÇbËHSI48_VREFINT
(è: 
	`HAL_RCCEx_Di§bËHSI48_VREFINT
())

	)

1612 
	#__ADC_CLK_DISABLE
 
__HAL_RCC_ADC_CLK_DISABLE


	)

1613 
	#__ADC_CLK_ENABLE
 
__HAL_RCC_ADC_CLK_ENABLE


	)

1614 
	#__ADC_CLK_SLEEP_DISABLE
 
__HAL_RCC_ADC_CLK_SLEEP_DISABLE


	)

1615 
	#__ADC_CLK_SLEEP_ENABLE
 
__HAL_RCC_ADC_CLK_SLEEP_ENABLE


	)

1616 
	#__ADC_FORCE_RESET
 
__HAL_RCC_ADC_FORCE_RESET


	)

1617 
	#__ADC_RELEASE_RESET
 
__HAL_RCC_ADC_RELEASE_RESET


	)

1618 
	#__ADC1_CLK_DISABLE
 
__HAL_RCC_ADC1_CLK_DISABLE


	)

1619 
	#__ADC1_CLK_ENABLE
 
__HAL_RCC_ADC1_CLK_ENABLE


	)

1620 
	#__ADC1_FORCE_RESET
 
__HAL_RCC_ADC1_FORCE_RESET


	)

1621 
	#__ADC1_RELEASE_RESET
 
__HAL_RCC_ADC1_RELEASE_RESET


	)

1622 
	#__ADC1_CLK_SLEEP_ENABLE
 
__HAL_RCC_ADC1_CLK_SLEEP_ENABLE


	)

1623 
	#__ADC1_CLK_SLEEP_DISABLE
 
__HAL_RCC_ADC1_CLK_SLEEP_DISABLE


	)

1624 
	#__ADC2_CLK_DISABLE
 
__HAL_RCC_ADC2_CLK_DISABLE


	)

1625 
	#__ADC2_CLK_ENABLE
 
__HAL_RCC_ADC2_CLK_ENABLE


	)

1626 
	#__ADC2_FORCE_RESET
 
__HAL_RCC_ADC2_FORCE_RESET


	)

1627 
	#__ADC2_RELEASE_RESET
 
__HAL_RCC_ADC2_RELEASE_RESET


	)

1628 
	#__ADC3_CLK_DISABLE
 
__HAL_RCC_ADC3_CLK_DISABLE


	)

1629 
	#__ADC3_CLK_ENABLE
 
__HAL_RCC_ADC3_CLK_ENABLE


	)

1630 
	#__ADC3_FORCE_RESET
 
__HAL_RCC_ADC3_FORCE_RESET


	)

1631 
	#__ADC3_RELEASE_RESET
 
__HAL_RCC_ADC3_RELEASE_RESET


	)

1632 
	#__AES_CLK_DISABLE
 
__HAL_RCC_AES_CLK_DISABLE


	)

1633 
	#__AES_CLK_ENABLE
 
__HAL_RCC_AES_CLK_ENABLE


	)

1634 
	#__AES_CLK_SLEEP_DISABLE
 
__HAL_RCC_AES_CLK_SLEEP_DISABLE


	)

1635 
	#__AES_CLK_SLEEP_ENABLE
 
__HAL_RCC_AES_CLK_SLEEP_ENABLE


	)

1636 
	#__AES_FORCE_RESET
 
__HAL_RCC_AES_FORCE_RESET


	)

1637 
	#__AES_RELEASE_RESET
 
__HAL_RCC_AES_RELEASE_RESET


	)

1638 
	#__CRYP_CLK_SLEEP_ENABLE
 
__HAL_RCC_CRYP_CLK_SLEEP_ENABLE


	)

1639 
	#__CRYP_CLK_SLEEP_DISABLE
 
__HAL_RCC_CRYP_CLK_SLEEP_DISABLE


	)

1640 
	#__CRYP_CLK_ENABLE
 
__HAL_RCC_CRYP_CLK_ENABLE


	)

1641 
	#__CRYP_CLK_DISABLE
 
__HAL_RCC_CRYP_CLK_DISABLE


	)

1642 
	#__CRYP_FORCE_RESET
 
__HAL_RCC_CRYP_FORCE_RESET


	)

1643 
	#__CRYP_RELEASE_RESET
 
__HAL_RCC_CRYP_RELEASE_RESET


	)

1644 
	#__AFIO_CLK_DISABLE
 
__HAL_RCC_AFIO_CLK_DISABLE


	)

1645 
	#__AFIO_CLK_ENABLE
 
__HAL_RCC_AFIO_CLK_ENABLE


	)

1646 
	#__AFIO_FORCE_RESET
 
__HAL_RCC_AFIO_FORCE_RESET


	)

1647 
	#__AFIO_RELEASE_RESET
 
__HAL_RCC_AFIO_RELEASE_RESET


	)

1648 
	#__AHB_FORCE_RESET
 
__HAL_RCC_AHB_FORCE_RESET


	)

1649 
	#__AHB_RELEASE_RESET
 
__HAL_RCC_AHB_RELEASE_RESET


	)

1650 
	#__AHB1_FORCE_RESET
 
__HAL_RCC_AHB1_FORCE_RESET


	)

1651 
	#__AHB1_RELEASE_RESET
 
__HAL_RCC_AHB1_RELEASE_RESET


	)

1652 
	#__AHB2_FORCE_RESET
 
__HAL_RCC_AHB2_FORCE_RESET


	)

1653 
	#__AHB2_RELEASE_RESET
 
__HAL_RCC_AHB2_RELEASE_RESET


	)

1654 
	#__AHB3_FORCE_RESET
 
__HAL_RCC_AHB3_FORCE_RESET


	)

1655 
	#__AHB3_RELEASE_RESET
 
__HAL_RCC_AHB3_RELEASE_RESET


	)

1656 
	#__APB1_FORCE_RESET
 
__HAL_RCC_APB1_FORCE_RESET


	)

1657 
	#__APB1_RELEASE_RESET
 
__HAL_RCC_APB1_RELEASE_RESET


	)

1658 
	#__APB2_FORCE_RESET
 
__HAL_RCC_APB2_FORCE_RESET


	)

1659 
	#__APB2_RELEASE_RESET
 
__HAL_RCC_APB2_RELEASE_RESET


	)

1660 
	#__BKP_CLK_DISABLE
 
__HAL_RCC_BKP_CLK_DISABLE


	)

1661 
	#__BKP_CLK_ENABLE
 
__HAL_RCC_BKP_CLK_ENABLE


	)

1662 
	#__BKP_FORCE_RESET
 
__HAL_RCC_BKP_FORCE_RESET


	)

1663 
	#__BKP_RELEASE_RESET
 
__HAL_RCC_BKP_RELEASE_RESET


	)

1664 
	#__CAN1_CLK_DISABLE
 
__HAL_RCC_CAN1_CLK_DISABLE


	)

1665 
	#__CAN1_CLK_ENABLE
 
__HAL_RCC_CAN1_CLK_ENABLE


	)

1666 
	#__CAN1_CLK_SLEEP_DISABLE
 
__HAL_RCC_CAN1_CLK_SLEEP_DISABLE


	)

1667 
	#__CAN1_CLK_SLEEP_ENABLE
 
__HAL_RCC_CAN1_CLK_SLEEP_ENABLE


	)

1668 
	#__CAN1_FORCE_RESET
 
__HAL_RCC_CAN1_FORCE_RESET


	)

1669 
	#__CAN1_RELEASE_RESET
 
__HAL_RCC_CAN1_RELEASE_RESET


	)

1670 
	#__CAN_CLK_DISABLE
 
__HAL_RCC_CAN1_CLK_DISABLE


	)

1671 
	#__CAN_CLK_ENABLE
 
__HAL_RCC_CAN1_CLK_ENABLE


	)

1672 
	#__CAN_FORCE_RESET
 
__HAL_RCC_CAN1_FORCE_RESET


	)

1673 
	#__CAN_RELEASE_RESET
 
__HAL_RCC_CAN1_RELEASE_RESET


	)

1674 
	#__CAN2_CLK_DISABLE
 
__HAL_RCC_CAN2_CLK_DISABLE


	)

1675 
	#__CAN2_CLK_ENABLE
 
__HAL_RCC_CAN2_CLK_ENABLE


	)

1676 
	#__CAN2_FORCE_RESET
 
__HAL_RCC_CAN2_FORCE_RESET


	)

1677 
	#__CAN2_RELEASE_RESET
 
__HAL_RCC_CAN2_RELEASE_RESET


	)

1678 
	#__CEC_CLK_DISABLE
 
__HAL_RCC_CEC_CLK_DISABLE


	)

1679 
	#__CEC_CLK_ENABLE
 
__HAL_RCC_CEC_CLK_ENABLE


	)

1680 
	#__COMP_CLK_DISABLE
 
__HAL_RCC_COMP_CLK_DISABLE


	)

1681 
	#__COMP_CLK_ENABLE
 
__HAL_RCC_COMP_CLK_ENABLE


	)

1682 
	#__COMP_FORCE_RESET
 
__HAL_RCC_COMP_FORCE_RESET


	)

1683 
	#__COMP_RELEASE_RESET
 
__HAL_RCC_COMP_RELEASE_RESET


	)

1684 
	#__COMP_CLK_SLEEP_ENABLE
 
__HAL_RCC_COMP_CLK_SLEEP_ENABLE


	)

1685 
	#__COMP_CLK_SLEEP_DISABLE
 
__HAL_RCC_COMP_CLK_SLEEP_DISABLE


	)

1686 
	#__CEC_FORCE_RESET
 
__HAL_RCC_CEC_FORCE_RESET


	)

1687 
	#__CEC_RELEASE_RESET
 
__HAL_RCC_CEC_RELEASE_RESET


	)

1688 
	#__CRC_CLK_DISABLE
 
__HAL_RCC_CRC_CLK_DISABLE


	)

1689 
	#__CRC_CLK_ENABLE
 
__HAL_RCC_CRC_CLK_ENABLE


	)

1690 
	#__CRC_CLK_SLEEP_DISABLE
 
__HAL_RCC_CRC_CLK_SLEEP_DISABLE


	)

1691 
	#__CRC_CLK_SLEEP_ENABLE
 
__HAL_RCC_CRC_CLK_SLEEP_ENABLE


	)

1692 
	#__CRC_FORCE_RESET
 
__HAL_RCC_CRC_FORCE_RESET


	)

1693 
	#__CRC_RELEASE_RESET
 
__HAL_RCC_CRC_RELEASE_RESET


	)

1694 
	#__DAC_CLK_DISABLE
 
__HAL_RCC_DAC_CLK_DISABLE


	)

1695 
	#__DAC_CLK_ENABLE
 
__HAL_RCC_DAC_CLK_ENABLE


	)

1696 
	#__DAC_FORCE_RESET
 
__HAL_RCC_DAC_FORCE_RESET


	)

1697 
	#__DAC_RELEASE_RESET
 
__HAL_RCC_DAC_RELEASE_RESET


	)

1698 
	#__DAC1_CLK_DISABLE
 
__HAL_RCC_DAC1_CLK_DISABLE


	)

1699 
	#__DAC1_CLK_ENABLE
 
__HAL_RCC_DAC1_CLK_ENABLE


	)

1700 
	#__DAC1_CLK_SLEEP_DISABLE
 
__HAL_RCC_DAC1_CLK_SLEEP_DISABLE


	)

1701 
	#__DAC1_CLK_SLEEP_ENABLE
 
__HAL_RCC_DAC1_CLK_SLEEP_ENABLE


	)

1702 
	#__DAC1_FORCE_RESET
 
__HAL_RCC_DAC1_FORCE_RESET


	)

1703 
	#__DAC1_RELEASE_RESET
 
__HAL_RCC_DAC1_RELEASE_RESET


	)

1704 
	#__DBGMCU_CLK_ENABLE
 
__HAL_RCC_DBGMCU_CLK_ENABLE


	)

1705 
	#__DBGMCU_CLK_DISABLE
 
__HAL_RCC_DBGMCU_CLK_DISABLE


	)

1706 
	#__DBGMCU_FORCE_RESET
 
__HAL_RCC_DBGMCU_FORCE_RESET


	)

1707 
	#__DBGMCU_RELEASE_RESET
 
__HAL_RCC_DBGMCU_RELEASE_RESET


	)

1708 
	#__DFSDM_CLK_DISABLE
 
__HAL_RCC_DFSDM_CLK_DISABLE


	)

1709 
	#__DFSDM_CLK_ENABLE
 
__HAL_RCC_DFSDM_CLK_ENABLE


	)

1710 
	#__DFSDM_CLK_SLEEP_DISABLE
 
__HAL_RCC_DFSDM_CLK_SLEEP_DISABLE


	)

1711 
	#__DFSDM_CLK_SLEEP_ENABLE
 
__HAL_RCC_DFSDM_CLK_SLEEP_ENABLE


	)

1712 
	#__DFSDM_FORCE_RESET
 
__HAL_RCC_DFSDM_FORCE_RESET


	)

1713 
	#__DFSDM_RELEASE_RESET
 
__HAL_RCC_DFSDM_RELEASE_RESET


	)

1714 
	#__DMA1_CLK_DISABLE
 
__HAL_RCC_DMA1_CLK_DISABLE


	)

1715 
	#__DMA1_CLK_ENABLE
 
__HAL_RCC_DMA1_CLK_ENABLE


	)

1716 
	#__DMA1_CLK_SLEEP_DISABLE
 
__HAL_RCC_DMA1_CLK_SLEEP_DISABLE


	)

1717 
	#__DMA1_CLK_SLEEP_ENABLE
 
__HAL_RCC_DMA1_CLK_SLEEP_ENABLE


	)

1718 
	#__DMA1_FORCE_RESET
 
__HAL_RCC_DMA1_FORCE_RESET


	)

1719 
	#__DMA1_RELEASE_RESET
 
__HAL_RCC_DMA1_RELEASE_RESET


	)

1720 
	#__DMA2_CLK_DISABLE
 
__HAL_RCC_DMA2_CLK_DISABLE


	)

1721 
	#__DMA2_CLK_ENABLE
 
__HAL_RCC_DMA2_CLK_ENABLE


	)

1722 
	#__DMA2_CLK_SLEEP_DISABLE
 
__HAL_RCC_DMA2_CLK_SLEEP_DISABLE


	)

1723 
	#__DMA2_CLK_SLEEP_ENABLE
 
__HAL_RCC_DMA2_CLK_SLEEP_ENABLE


	)

1724 
	#__DMA2_FORCE_RESET
 
__HAL_RCC_DMA2_FORCE_RESET


	)

1725 
	#__DMA2_RELEASE_RESET
 
__HAL_RCC_DMA2_RELEASE_RESET


	)

1726 
	#__ETHMAC_CLK_DISABLE
 
__HAL_RCC_ETHMAC_CLK_DISABLE


	)

1727 
	#__ETHMAC_CLK_ENABLE
 
__HAL_RCC_ETHMAC_CLK_ENABLE


	)

1728 
	#__ETHMAC_FORCE_RESET
 
__HAL_RCC_ETHMAC_FORCE_RESET


	)

1729 
	#__ETHMAC_RELEASE_RESET
 
__HAL_RCC_ETHMAC_RELEASE_RESET


	)

1730 
	#__ETHMACRX_CLK_DISABLE
 
__HAL_RCC_ETHMACRX_CLK_DISABLE


	)

1731 
	#__ETHMACRX_CLK_ENABLE
 
__HAL_RCC_ETHMACRX_CLK_ENABLE


	)

1732 
	#__ETHMACTX_CLK_DISABLE
 
__HAL_RCC_ETHMACTX_CLK_DISABLE


	)

1733 
	#__ETHMACTX_CLK_ENABLE
 
__HAL_RCC_ETHMACTX_CLK_ENABLE


	)

1734 
	#__FIREWALL_CLK_DISABLE
 
__HAL_RCC_FIREWALL_CLK_DISABLE


	)

1735 
	#__FIREWALL_CLK_ENABLE
 
__HAL_RCC_FIREWALL_CLK_ENABLE


	)

1736 
	#__FLASH_CLK_DISABLE
 
__HAL_RCC_FLASH_CLK_DISABLE


	)

1737 
	#__FLASH_CLK_ENABLE
 
__HAL_RCC_FLASH_CLK_ENABLE


	)

1738 
	#__FLASH_CLK_SLEEP_DISABLE
 
__HAL_RCC_FLASH_CLK_SLEEP_DISABLE


	)

1739 
	#__FLASH_CLK_SLEEP_ENABLE
 
__HAL_RCC_FLASH_CLK_SLEEP_ENABLE


	)

1740 
	#__FLASH_FORCE_RESET
 
__HAL_RCC_FLASH_FORCE_RESET


	)

1741 
	#__FLASH_RELEASE_RESET
 
__HAL_RCC_FLASH_RELEASE_RESET


	)

1742 
	#__FLITF_CLK_DISABLE
 
__HAL_RCC_FLITF_CLK_DISABLE


	)

1743 
	#__FLITF_CLK_ENABLE
 
__HAL_RCC_FLITF_CLK_ENABLE


	)

1744 
	#__FLITF_FORCE_RESET
 
__HAL_RCC_FLITF_FORCE_RESET


	)

1745 
	#__FLITF_RELEASE_RESET
 
__HAL_RCC_FLITF_RELEASE_RESET


	)

1746 
	#__FLITF_CLK_SLEEP_ENABLE
 
__HAL_RCC_FLITF_CLK_SLEEP_ENABLE


	)

1747 
	#__FLITF_CLK_SLEEP_DISABLE
 
__HAL_RCC_FLITF_CLK_SLEEP_DISABLE


	)

1748 
	#__FMC_CLK_DISABLE
 
__HAL_RCC_FMC_CLK_DISABLE


	)

1749 
	#__FMC_CLK_ENABLE
 
__HAL_RCC_FMC_CLK_ENABLE


	)

1750 
	#__FMC_CLK_SLEEP_DISABLE
 
__HAL_RCC_FMC_CLK_SLEEP_DISABLE


	)

1751 
	#__FMC_CLK_SLEEP_ENABLE
 
__HAL_RCC_FMC_CLK_SLEEP_ENABLE


	)

1752 
	#__FMC_FORCE_RESET
 
__HAL_RCC_FMC_FORCE_RESET


	)

1753 
	#__FMC_RELEASE_RESET
 
__HAL_RCC_FMC_RELEASE_RESET


	)

1754 
	#__FSMC_CLK_DISABLE
 
__HAL_RCC_FSMC_CLK_DISABLE


	)

1755 
	#__FSMC_CLK_ENABLE
 
__HAL_RCC_FSMC_CLK_ENABLE


	)

1756 
	#__GPIOA_CLK_DISABLE
 
__HAL_RCC_GPIOA_CLK_DISABLE


	)

1757 
	#__GPIOA_CLK_ENABLE
 
__HAL_RCC_GPIOA_CLK_ENABLE


	)

1758 
	#__GPIOA_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOA_CLK_SLEEP_DISABLE


	)

1759 
	#__GPIOA_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOA_CLK_SLEEP_ENABLE


	)

1760 
	#__GPIOA_FORCE_RESET
 
__HAL_RCC_GPIOA_FORCE_RESET


	)

1761 
	#__GPIOA_RELEASE_RESET
 
__HAL_RCC_GPIOA_RELEASE_RESET


	)

1762 
	#__GPIOB_CLK_DISABLE
 
__HAL_RCC_GPIOB_CLK_DISABLE


	)

1763 
	#__GPIOB_CLK_ENABLE
 
__HAL_RCC_GPIOB_CLK_ENABLE


	)

1764 
	#__GPIOB_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOB_CLK_SLEEP_DISABLE


	)

1765 
	#__GPIOB_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOB_CLK_SLEEP_ENABLE


	)

1766 
	#__GPIOB_FORCE_RESET
 
__HAL_RCC_GPIOB_FORCE_RESET


	)

1767 
	#__GPIOB_RELEASE_RESET
 
__HAL_RCC_GPIOB_RELEASE_RESET


	)

1768 
	#__GPIOC_CLK_DISABLE
 
__HAL_RCC_GPIOC_CLK_DISABLE


	)

1769 
	#__GPIOC_CLK_ENABLE
 
__HAL_RCC_GPIOC_CLK_ENABLE


	)

1770 
	#__GPIOC_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOC_CLK_SLEEP_DISABLE


	)

1771 
	#__GPIOC_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOC_CLK_SLEEP_ENABLE


	)

1772 
	#__GPIOC_FORCE_RESET
 
__HAL_RCC_GPIOC_FORCE_RESET


	)

1773 
	#__GPIOC_RELEASE_RESET
 
__HAL_RCC_GPIOC_RELEASE_RESET


	)

1774 
	#__GPIOD_CLK_DISABLE
 
__HAL_RCC_GPIOD_CLK_DISABLE


	)

1775 
	#__GPIOD_CLK_ENABLE
 
__HAL_RCC_GPIOD_CLK_ENABLE


	)

1776 
	#__GPIOD_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOD_CLK_SLEEP_DISABLE


	)

1777 
	#__GPIOD_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOD_CLK_SLEEP_ENABLE


	)

1778 
	#__GPIOD_FORCE_RESET
 
__HAL_RCC_GPIOD_FORCE_RESET


	)

1779 
	#__GPIOD_RELEASE_RESET
 
__HAL_RCC_GPIOD_RELEASE_RESET


	)

1780 
	#__GPIOE_CLK_DISABLE
 
__HAL_RCC_GPIOE_CLK_DISABLE


	)

1781 
	#__GPIOE_CLK_ENABLE
 
__HAL_RCC_GPIOE_CLK_ENABLE


	)

1782 
	#__GPIOE_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOE_CLK_SLEEP_DISABLE


	)

1783 
	#__GPIOE_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOE_CLK_SLEEP_ENABLE


	)

1784 
	#__GPIOE_FORCE_RESET
 
__HAL_RCC_GPIOE_FORCE_RESET


	)

1785 
	#__GPIOE_RELEASE_RESET
 
__HAL_RCC_GPIOE_RELEASE_RESET


	)

1786 
	#__GPIOF_CLK_DISABLE
 
__HAL_RCC_GPIOF_CLK_DISABLE


	)

1787 
	#__GPIOF_CLK_ENABLE
 
__HAL_RCC_GPIOF_CLK_ENABLE


	)

1788 
	#__GPIOF_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOF_CLK_SLEEP_DISABLE


	)

1789 
	#__GPIOF_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOF_CLK_SLEEP_ENABLE


	)

1790 
	#__GPIOF_FORCE_RESET
 
__HAL_RCC_GPIOF_FORCE_RESET


	)

1791 
	#__GPIOF_RELEASE_RESET
 
__HAL_RCC_GPIOF_RELEASE_RESET


	)

1792 
	#__GPIOG_CLK_DISABLE
 
__HAL_RCC_GPIOG_CLK_DISABLE


	)

1793 
	#__GPIOG_CLK_ENABLE
 
__HAL_RCC_GPIOG_CLK_ENABLE


	)

1794 
	#__GPIOG_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOG_CLK_SLEEP_DISABLE


	)

1795 
	#__GPIOG_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOG_CLK_SLEEP_ENABLE


	)

1796 
	#__GPIOG_FORCE_RESET
 
__HAL_RCC_GPIOG_FORCE_RESET


	)

1797 
	#__GPIOG_RELEASE_RESET
 
__HAL_RCC_GPIOG_RELEASE_RESET


	)

1798 
	#__GPIOH_CLK_DISABLE
 
__HAL_RCC_GPIOH_CLK_DISABLE


	)

1799 
	#__GPIOH_CLK_ENABLE
 
__HAL_RCC_GPIOH_CLK_ENABLE


	)

1800 
	#__GPIOH_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOH_CLK_SLEEP_DISABLE


	)

1801 
	#__GPIOH_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOH_CLK_SLEEP_ENABLE


	)

1802 
	#__GPIOH_FORCE_RESET
 
__HAL_RCC_GPIOH_FORCE_RESET


	)

1803 
	#__GPIOH_RELEASE_RESET
 
__HAL_RCC_GPIOH_RELEASE_RESET


	)

1804 
	#__I2C1_CLK_DISABLE
 
__HAL_RCC_I2C1_CLK_DISABLE


	)

1805 
	#__I2C1_CLK_ENABLE
 
__HAL_RCC_I2C1_CLK_ENABLE


	)

1806 
	#__I2C1_CLK_SLEEP_DISABLE
 
__HAL_RCC_I2C1_CLK_SLEEP_DISABLE


	)

1807 
	#__I2C1_CLK_SLEEP_ENABLE
 
__HAL_RCC_I2C1_CLK_SLEEP_ENABLE


	)

1808 
	#__I2C1_FORCE_RESET
 
__HAL_RCC_I2C1_FORCE_RESET


	)

1809 
	#__I2C1_RELEASE_RESET
 
__HAL_RCC_I2C1_RELEASE_RESET


	)

1810 
	#__I2C2_CLK_DISABLE
 
__HAL_RCC_I2C2_CLK_DISABLE


	)

1811 
	#__I2C2_CLK_ENABLE
 
__HAL_RCC_I2C2_CLK_ENABLE


	)

1812 
	#__I2C2_CLK_SLEEP_DISABLE
 
__HAL_RCC_I2C2_CLK_SLEEP_DISABLE


	)

1813 
	#__I2C2_CLK_SLEEP_ENABLE
 
__HAL_RCC_I2C2_CLK_SLEEP_ENABLE


	)

1814 
	#__I2C2_FORCE_RESET
 
__HAL_RCC_I2C2_FORCE_RESET


	)

1815 
	#__I2C2_RELEASE_RESET
 
__HAL_RCC_I2C2_RELEASE_RESET


	)

1816 
	#__I2C3_CLK_DISABLE
 
__HAL_RCC_I2C3_CLK_DISABLE


	)

1817 
	#__I2C3_CLK_ENABLE
 
__HAL_RCC_I2C3_CLK_ENABLE


	)

1818 
	#__I2C3_CLK_SLEEP_DISABLE
 
__HAL_RCC_I2C3_CLK_SLEEP_DISABLE


	)

1819 
	#__I2C3_CLK_SLEEP_ENABLE
 
__HAL_RCC_I2C3_CLK_SLEEP_ENABLE


	)

1820 
	#__I2C3_FORCE_RESET
 
__HAL_RCC_I2C3_FORCE_RESET


	)

1821 
	#__I2C3_RELEASE_RESET
 
__HAL_RCC_I2C3_RELEASE_RESET


	)

1822 
	#__LCD_CLK_DISABLE
 
__HAL_RCC_LCD_CLK_DISABLE


	)

1823 
	#__LCD_CLK_ENABLE
 
__HAL_RCC_LCD_CLK_ENABLE


	)

1824 
	#__LCD_CLK_SLEEP_DISABLE
 
__HAL_RCC_LCD_CLK_SLEEP_DISABLE


	)

1825 
	#__LCD_CLK_SLEEP_ENABLE
 
__HAL_RCC_LCD_CLK_SLEEP_ENABLE


	)

1826 
	#__LCD_FORCE_RESET
 
__HAL_RCC_LCD_FORCE_RESET


	)

1827 
	#__LCD_RELEASE_RESET
 
__HAL_RCC_LCD_RELEASE_RESET


	)

1828 
	#__LPTIM1_CLK_DISABLE
 
__HAL_RCC_LPTIM1_CLK_DISABLE


	)

1829 
	#__LPTIM1_CLK_ENABLE
 
__HAL_RCC_LPTIM1_CLK_ENABLE


	)

1830 
	#__LPTIM1_CLK_SLEEP_DISABLE
 
__HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE


	)

1831 
	#__LPTIM1_CLK_SLEEP_ENABLE
 
__HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE


	)

1832 
	#__LPTIM1_FORCE_RESET
 
__HAL_RCC_LPTIM1_FORCE_RESET


	)

1833 
	#__LPTIM1_RELEASE_RESET
 
__HAL_RCC_LPTIM1_RELEASE_RESET


	)

1834 
	#__LPTIM2_CLK_DISABLE
 
__HAL_RCC_LPTIM2_CLK_DISABLE


	)

1835 
	#__LPTIM2_CLK_ENABLE
 
__HAL_RCC_LPTIM2_CLK_ENABLE


	)

1836 
	#__LPTIM2_CLK_SLEEP_DISABLE
 
__HAL_RCC_LPTIM2_CLK_SLEEP_DISABLE


	)

1837 
	#__LPTIM2_CLK_SLEEP_ENABLE
 
__HAL_RCC_LPTIM2_CLK_SLEEP_ENABLE


	)

1838 
	#__LPTIM2_FORCE_RESET
 
__HAL_RCC_LPTIM2_FORCE_RESET


	)

1839 
	#__LPTIM2_RELEASE_RESET
 
__HAL_RCC_LPTIM2_RELEASE_RESET


	)

1840 
	#__LPUART1_CLK_DISABLE
 
__HAL_RCC_LPUART1_CLK_DISABLE


	)

1841 
	#__LPUART1_CLK_ENABLE
 
__HAL_RCC_LPUART1_CLK_ENABLE


	)

1842 
	#__LPUART1_CLK_SLEEP_DISABLE
 
__HAL_RCC_LPUART1_CLK_SLEEP_DISABLE


	)

1843 
	#__LPUART1_CLK_SLEEP_ENABLE
 
__HAL_RCC_LPUART1_CLK_SLEEP_ENABLE


	)

1844 
	#__LPUART1_FORCE_RESET
 
__HAL_RCC_LPUART1_FORCE_RESET


	)

1845 
	#__LPUART1_RELEASE_RESET
 
__HAL_RCC_LPUART1_RELEASE_RESET


	)

1846 
	#__OPAMP_CLK_DISABLE
 
__HAL_RCC_OPAMP_CLK_DISABLE


	)

1847 
	#__OPAMP_CLK_ENABLE
 
__HAL_RCC_OPAMP_CLK_ENABLE


	)

1848 
	#__OPAMP_CLK_SLEEP_DISABLE
 
__HAL_RCC_OPAMP_CLK_SLEEP_DISABLE


	)

1849 
	#__OPAMP_CLK_SLEEP_ENABLE
 
__HAL_RCC_OPAMP_CLK_SLEEP_ENABLE


	)

1850 
	#__OPAMP_FORCE_RESET
 
__HAL_RCC_OPAMP_FORCE_RESET


	)

1851 
	#__OPAMP_RELEASE_RESET
 
__HAL_RCC_OPAMP_RELEASE_RESET


	)

1852 
	#__OTGFS_CLK_DISABLE
 
__HAL_RCC_OTGFS_CLK_DISABLE


	)

1853 
	#__OTGFS_CLK_ENABLE
 
__HAL_RCC_OTGFS_CLK_ENABLE


	)

1854 
	#__OTGFS_CLK_SLEEP_DISABLE
 
__HAL_RCC_OTGFS_CLK_SLEEP_DISABLE


	)

1855 
	#__OTGFS_CLK_SLEEP_ENABLE
 
__HAL_RCC_OTGFS_CLK_SLEEP_ENABLE


	)

1856 
	#__OTGFS_FORCE_RESET
 
__HAL_RCC_OTGFS_FORCE_RESET


	)

1857 
	#__OTGFS_RELEASE_RESET
 
__HAL_RCC_OTGFS_RELEASE_RESET


	)

1858 
	#__PWR_CLK_DISABLE
 
__HAL_RCC_PWR_CLK_DISABLE


	)

1859 
	#__PWR_CLK_ENABLE
 
__HAL_RCC_PWR_CLK_ENABLE


	)

1860 
	#__PWR_CLK_SLEEP_DISABLE
 
__HAL_RCC_PWR_CLK_SLEEP_DISABLE


	)

1861 
	#__PWR_CLK_SLEEP_ENABLE
 
__HAL_RCC_PWR_CLK_SLEEP_ENABLE


	)

1862 
	#__PWR_FORCE_RESET
 
__HAL_RCC_PWR_FORCE_RESET


	)

1863 
	#__PWR_RELEASE_RESET
 
__HAL_RCC_PWR_RELEASE_RESET


	)

1864 
	#__QSPI_CLK_DISABLE
 
__HAL_RCC_QSPI_CLK_DISABLE


	)

1865 
	#__QSPI_CLK_ENABLE
 
__HAL_RCC_QSPI_CLK_ENABLE


	)

1866 
	#__QSPI_CLK_SLEEP_DISABLE
 
__HAL_RCC_QSPI_CLK_SLEEP_DISABLE


	)

1867 
	#__QSPI_CLK_SLEEP_ENABLE
 
__HAL_RCC_QSPI_CLK_SLEEP_ENABLE


	)

1868 
	#__QSPI_FORCE_RESET
 
__HAL_RCC_QSPI_FORCE_RESET


	)

1869 
	#__QSPI_RELEASE_RESET
 
__HAL_RCC_QSPI_RELEASE_RESET


	)

1870 
	#__RNG_CLK_DISABLE
 
__HAL_RCC_RNG_CLK_DISABLE


	)

1871 
	#__RNG_CLK_ENABLE
 
__HAL_RCC_RNG_CLK_ENABLE


	)

1872 
	#__RNG_CLK_SLEEP_DISABLE
 
__HAL_RCC_RNG_CLK_SLEEP_DISABLE


	)

1873 
	#__RNG_CLK_SLEEP_ENABLE
 
__HAL_RCC_RNG_CLK_SLEEP_ENABLE


	)

1874 
	#__RNG_FORCE_RESET
 
__HAL_RCC_RNG_FORCE_RESET


	)

1875 
	#__RNG_RELEASE_RESET
 
__HAL_RCC_RNG_RELEASE_RESET


	)

1876 
	#__SAI1_CLK_DISABLE
 
__HAL_RCC_SAI1_CLK_DISABLE


	)

1877 
	#__SAI1_CLK_ENABLE
 
__HAL_RCC_SAI1_CLK_ENABLE


	)

1878 
	#__SAI1_CLK_SLEEP_DISABLE
 
__HAL_RCC_SAI1_CLK_SLEEP_DISABLE


	)

1879 
	#__SAI1_CLK_SLEEP_ENABLE
 
__HAL_RCC_SAI1_CLK_SLEEP_ENABLE


	)

1880 
	#__SAI1_FORCE_RESET
 
__HAL_RCC_SAI1_FORCE_RESET


	)

1881 
	#__SAI1_RELEASE_RESET
 
__HAL_RCC_SAI1_RELEASE_RESET


	)

1882 
	#__SAI2_CLK_DISABLE
 
__HAL_RCC_SAI2_CLK_DISABLE


	)

1883 
	#__SAI2_CLK_ENABLE
 
__HAL_RCC_SAI2_CLK_ENABLE


	)

1884 
	#__SAI2_CLK_SLEEP_DISABLE
 
__HAL_RCC_SAI2_CLK_SLEEP_DISABLE


	)

1885 
	#__SAI2_CLK_SLEEP_ENABLE
 
__HAL_RCC_SAI2_CLK_SLEEP_ENABLE


	)

1886 
	#__SAI2_FORCE_RESET
 
__HAL_RCC_SAI2_FORCE_RESET


	)

1887 
	#__SAI2_RELEASE_RESET
 
__HAL_RCC_SAI2_RELEASE_RESET


	)

1888 
	#__SDIO_CLK_DISABLE
 
__HAL_RCC_SDIO_CLK_DISABLE


	)

1889 
	#__SDIO_CLK_ENABLE
 
__HAL_RCC_SDIO_CLK_ENABLE


	)

1890 
	#__SDMMC_CLK_DISABLE
 
__HAL_RCC_SDMMC_CLK_DISABLE


	)

1891 
	#__SDMMC_CLK_ENABLE
 
__HAL_RCC_SDMMC_CLK_ENABLE


	)

1892 
	#__SDMMC_CLK_SLEEP_DISABLE
 
__HAL_RCC_SDMMC_CLK_SLEEP_DISABLE


	)

1893 
	#__SDMMC_CLK_SLEEP_ENABLE
 
__HAL_RCC_SDMMC_CLK_SLEEP_ENABLE


	)

1894 
	#__SDMMC_FORCE_RESET
 
__HAL_RCC_SDMMC_FORCE_RESET


	)

1895 
	#__SDMMC_RELEASE_RESET
 
__HAL_RCC_SDMMC_RELEASE_RESET


	)

1896 
	#__SPI1_CLK_DISABLE
 
__HAL_RCC_SPI1_CLK_DISABLE


	)

1897 
	#__SPI1_CLK_ENABLE
 
__HAL_RCC_SPI1_CLK_ENABLE


	)

1898 
	#__SPI1_CLK_SLEEP_DISABLE
 
__HAL_RCC_SPI1_CLK_SLEEP_DISABLE


	)

1899 
	#__SPI1_CLK_SLEEP_ENABLE
 
__HAL_RCC_SPI1_CLK_SLEEP_ENABLE


	)

1900 
	#__SPI1_FORCE_RESET
 
__HAL_RCC_SPI1_FORCE_RESET


	)

1901 
	#__SPI1_RELEASE_RESET
 
__HAL_RCC_SPI1_RELEASE_RESET


	)

1902 
	#__SPI2_CLK_DISABLE
 
__HAL_RCC_SPI2_CLK_DISABLE


	)

1903 
	#__SPI2_CLK_ENABLE
 
__HAL_RCC_SPI2_CLK_ENABLE


	)

1904 
	#__SPI2_CLK_SLEEP_DISABLE
 
__HAL_RCC_SPI2_CLK_SLEEP_DISABLE


	)

1905 
	#__SPI2_CLK_SLEEP_ENABLE
 
__HAL_RCC_SPI2_CLK_SLEEP_ENABLE


	)

1906 
	#__SPI2_FORCE_RESET
 
__HAL_RCC_SPI2_FORCE_RESET


	)

1907 
	#__SPI2_RELEASE_RESET
 
__HAL_RCC_SPI2_RELEASE_RESET


	)

1908 
	#__SPI3_CLK_DISABLE
 
__HAL_RCC_SPI3_CLK_DISABLE


	)

1909 
	#__SPI3_CLK_ENABLE
 
__HAL_RCC_SPI3_CLK_ENABLE


	)

1910 
	#__SPI3_CLK_SLEEP_DISABLE
 
__HAL_RCC_SPI3_CLK_SLEEP_DISABLE


	)

1911 
	#__SPI3_CLK_SLEEP_ENABLE
 
__HAL_RCC_SPI3_CLK_SLEEP_ENABLE


	)

1912 
	#__SPI3_FORCE_RESET
 
__HAL_RCC_SPI3_FORCE_RESET


	)

1913 
	#__SPI3_RELEASE_RESET
 
__HAL_RCC_SPI3_RELEASE_RESET


	)

1914 
	#__SRAM_CLK_DISABLE
 
__HAL_RCC_SRAM_CLK_DISABLE


	)

1915 
	#__SRAM_CLK_ENABLE
 
__HAL_RCC_SRAM_CLK_ENABLE


	)

1916 
	#__SRAM1_CLK_SLEEP_DISABLE
 
__HAL_RCC_SRAM1_CLK_SLEEP_DISABLE


	)

1917 
	#__SRAM1_CLK_SLEEP_ENABLE
 
__HAL_RCC_SRAM1_CLK_SLEEP_ENABLE


	)

1918 
	#__SRAM2_CLK_SLEEP_DISABLE
 
__HAL_RCC_SRAM2_CLK_SLEEP_DISABLE


	)

1919 
	#__SRAM2_CLK_SLEEP_ENABLE
 
__HAL_RCC_SRAM2_CLK_SLEEP_ENABLE


	)

1920 
	#__SWPMI1_CLK_DISABLE
 
__HAL_RCC_SWPMI1_CLK_DISABLE


	)

1921 
	#__SWPMI1_CLK_ENABLE
 
__HAL_RCC_SWPMI1_CLK_ENABLE


	)

1922 
	#__SWPMI1_CLK_SLEEP_DISABLE
 
__HAL_RCC_SWPMI1_CLK_SLEEP_DISABLE


	)

1923 
	#__SWPMI1_CLK_SLEEP_ENABLE
 
__HAL_RCC_SWPMI1_CLK_SLEEP_ENABLE


	)

1924 
	#__SWPMI1_FORCE_RESET
 
__HAL_RCC_SWPMI1_FORCE_RESET


	)

1925 
	#__SWPMI1_RELEASE_RESET
 
__HAL_RCC_SWPMI1_RELEASE_RESET


	)

1926 
	#__SYSCFG_CLK_DISABLE
 
__HAL_RCC_SYSCFG_CLK_DISABLE


	)

1927 
	#__SYSCFG_CLK_ENABLE
 
__HAL_RCC_SYSCFG_CLK_ENABLE


	)

1928 
	#__SYSCFG_CLK_SLEEP_DISABLE
 
__HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE


	)

1929 
	#__SYSCFG_CLK_SLEEP_ENABLE
 
__HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE


	)

1930 
	#__SYSCFG_FORCE_RESET
 
__HAL_RCC_SYSCFG_FORCE_RESET


	)

1931 
	#__SYSCFG_RELEASE_RESET
 
__HAL_RCC_SYSCFG_RELEASE_RESET


	)

1932 
	#__TIM1_CLK_DISABLE
 
__HAL_RCC_TIM1_CLK_DISABLE


	)

1933 
	#__TIM1_CLK_ENABLE
 
__HAL_RCC_TIM1_CLK_ENABLE


	)

1934 
	#__TIM1_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM1_CLK_SLEEP_DISABLE


	)

1935 
	#__TIM1_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM1_CLK_SLEEP_ENABLE


	)

1936 
	#__TIM1_FORCE_RESET
 
__HAL_RCC_TIM1_FORCE_RESET


	)

1937 
	#__TIM1_RELEASE_RESET
 
__HAL_RCC_TIM1_RELEASE_RESET


	)

1938 
	#__TIM10_CLK_DISABLE
 
__HAL_RCC_TIM10_CLK_DISABLE


	)

1939 
	#__TIM10_CLK_ENABLE
 
__HAL_RCC_TIM10_CLK_ENABLE


	)

1940 
	#__TIM10_FORCE_RESET
 
__HAL_RCC_TIM10_FORCE_RESET


	)

1941 
	#__TIM10_RELEASE_RESET
 
__HAL_RCC_TIM10_RELEASE_RESET


	)

1942 
	#__TIM11_CLK_DISABLE
 
__HAL_RCC_TIM11_CLK_DISABLE


	)

1943 
	#__TIM11_CLK_ENABLE
 
__HAL_RCC_TIM11_CLK_ENABLE


	)

1944 
	#__TIM11_FORCE_RESET
 
__HAL_RCC_TIM11_FORCE_RESET


	)

1945 
	#__TIM11_RELEASE_RESET
 
__HAL_RCC_TIM11_RELEASE_RESET


	)

1946 
	#__TIM12_CLK_DISABLE
 
__HAL_RCC_TIM12_CLK_DISABLE


	)

1947 
	#__TIM12_CLK_ENABLE
 
__HAL_RCC_TIM12_CLK_ENABLE


	)

1948 
	#__TIM12_FORCE_RESET
 
__HAL_RCC_TIM12_FORCE_RESET


	)

1949 
	#__TIM12_RELEASE_RESET
 
__HAL_RCC_TIM12_RELEASE_RESET


	)

1950 
	#__TIM13_CLK_DISABLE
 
__HAL_RCC_TIM13_CLK_DISABLE


	)

1951 
	#__TIM13_CLK_ENABLE
 
__HAL_RCC_TIM13_CLK_ENABLE


	)

1952 
	#__TIM13_FORCE_RESET
 
__HAL_RCC_TIM13_FORCE_RESET


	)

1953 
	#__TIM13_RELEASE_RESET
 
__HAL_RCC_TIM13_RELEASE_RESET


	)

1954 
	#__TIM14_CLK_DISABLE
 
__HAL_RCC_TIM14_CLK_DISABLE


	)

1955 
	#__TIM14_CLK_ENABLE
 
__HAL_RCC_TIM14_CLK_ENABLE


	)

1956 
	#__TIM14_FORCE_RESET
 
__HAL_RCC_TIM14_FORCE_RESET


	)

1957 
	#__TIM14_RELEASE_RESET
 
__HAL_RCC_TIM14_RELEASE_RESET


	)

1958 
	#__TIM15_CLK_DISABLE
 
__HAL_RCC_TIM15_CLK_DISABLE


	)

1959 
	#__TIM15_CLK_ENABLE
 
__HAL_RCC_TIM15_CLK_ENABLE


	)

1960 
	#__TIM15_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM15_CLK_SLEEP_DISABLE


	)

1961 
	#__TIM15_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM15_CLK_SLEEP_ENABLE


	)

1962 
	#__TIM15_FORCE_RESET
 
__HAL_RCC_TIM15_FORCE_RESET


	)

1963 
	#__TIM15_RELEASE_RESET
 
__HAL_RCC_TIM15_RELEASE_RESET


	)

1964 
	#__TIM16_CLK_DISABLE
 
__HAL_RCC_TIM16_CLK_DISABLE


	)

1965 
	#__TIM16_CLK_ENABLE
 
__HAL_RCC_TIM16_CLK_ENABLE


	)

1966 
	#__TIM16_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM16_CLK_SLEEP_DISABLE


	)

1967 
	#__TIM16_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM16_CLK_SLEEP_ENABLE


	)

1968 
	#__TIM16_FORCE_RESET
 
__HAL_RCC_TIM16_FORCE_RESET


	)

1969 
	#__TIM16_RELEASE_RESET
 
__HAL_RCC_TIM16_RELEASE_RESET


	)

1970 
	#__TIM17_CLK_DISABLE
 
__HAL_RCC_TIM17_CLK_DISABLE


	)

1971 
	#__TIM17_CLK_ENABLE
 
__HAL_RCC_TIM17_CLK_ENABLE


	)

1972 
	#__TIM17_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM17_CLK_SLEEP_DISABLE


	)

1973 
	#__TIM17_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM17_CLK_SLEEP_ENABLE


	)

1974 
	#__TIM17_FORCE_RESET
 
__HAL_RCC_TIM17_FORCE_RESET


	)

1975 
	#__TIM17_RELEASE_RESET
 
__HAL_RCC_TIM17_RELEASE_RESET


	)

1976 
	#__TIM2_CLK_DISABLE
 
__HAL_RCC_TIM2_CLK_DISABLE


	)

1977 
	#__TIM2_CLK_ENABLE
 
__HAL_RCC_TIM2_CLK_ENABLE


	)

1978 
	#__TIM2_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM2_CLK_SLEEP_DISABLE


	)

1979 
	#__TIM2_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM2_CLK_SLEEP_ENABLE


	)

1980 
	#__TIM2_FORCE_RESET
 
__HAL_RCC_TIM2_FORCE_RESET


	)

1981 
	#__TIM2_RELEASE_RESET
 
__HAL_RCC_TIM2_RELEASE_RESET


	)

1982 
	#__TIM3_CLK_DISABLE
 
__HAL_RCC_TIM3_CLK_DISABLE


	)

1983 
	#__TIM3_CLK_ENABLE
 
__HAL_RCC_TIM3_CLK_ENABLE


	)

1984 
	#__TIM3_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM3_CLK_SLEEP_DISABLE


	)

1985 
	#__TIM3_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM3_CLK_SLEEP_ENABLE


	)

1986 
	#__TIM3_FORCE_RESET
 
__HAL_RCC_TIM3_FORCE_RESET


	)

1987 
	#__TIM3_RELEASE_RESET
 
__HAL_RCC_TIM3_RELEASE_RESET


	)

1988 
	#__TIM4_CLK_DISABLE
 
__HAL_RCC_TIM4_CLK_DISABLE


	)

1989 
	#__TIM4_CLK_ENABLE
 
__HAL_RCC_TIM4_CLK_ENABLE


	)

1990 
	#__TIM4_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM4_CLK_SLEEP_DISABLE


	)

1991 
	#__TIM4_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM4_CLK_SLEEP_ENABLE


	)

1992 
	#__TIM4_FORCE_RESET
 
__HAL_RCC_TIM4_FORCE_RESET


	)

1993 
	#__TIM4_RELEASE_RESET
 
__HAL_RCC_TIM4_RELEASE_RESET


	)

1994 
	#__TIM5_CLK_DISABLE
 
__HAL_RCC_TIM5_CLK_DISABLE


	)

1995 
	#__TIM5_CLK_ENABLE
 
__HAL_RCC_TIM5_CLK_ENABLE


	)

1996 
	#__TIM5_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM5_CLK_SLEEP_DISABLE


	)

1997 
	#__TIM5_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM5_CLK_SLEEP_ENABLE


	)

1998 
	#__TIM5_FORCE_RESET
 
__HAL_RCC_TIM5_FORCE_RESET


	)

1999 
	#__TIM5_RELEASE_RESET
 
__HAL_RCC_TIM5_RELEASE_RESET


	)

2000 
	#__TIM6_CLK_DISABLE
 
__HAL_RCC_TIM6_CLK_DISABLE


	)

2001 
	#__TIM6_CLK_ENABLE
 
__HAL_RCC_TIM6_CLK_ENABLE


	)

2002 
	#__TIM6_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM6_CLK_SLEEP_DISABLE


	)

2003 
	#__TIM6_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM6_CLK_SLEEP_ENABLE


	)

2004 
	#__TIM6_FORCE_RESET
 
__HAL_RCC_TIM6_FORCE_RESET


	)

2005 
	#__TIM6_RELEASE_RESET
 
__HAL_RCC_TIM6_RELEASE_RESET


	)

2006 
	#__TIM7_CLK_DISABLE
 
__HAL_RCC_TIM7_CLK_DISABLE


	)

2007 
	#__TIM7_CLK_ENABLE
 
__HAL_RCC_TIM7_CLK_ENABLE


	)

2008 
	#__TIM7_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM7_CLK_SLEEP_DISABLE


	)

2009 
	#__TIM7_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM7_CLK_SLEEP_ENABLE


	)

2010 
	#__TIM7_FORCE_RESET
 
__HAL_RCC_TIM7_FORCE_RESET


	)

2011 
	#__TIM7_RELEASE_RESET
 
__HAL_RCC_TIM7_RELEASE_RESET


	)

2012 
	#__TIM8_CLK_DISABLE
 
__HAL_RCC_TIM8_CLK_DISABLE


	)

2013 
	#__TIM8_CLK_ENABLE
 
__HAL_RCC_TIM8_CLK_ENABLE


	)

2014 
	#__TIM8_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM8_CLK_SLEEP_DISABLE


	)

2015 
	#__TIM8_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM8_CLK_SLEEP_ENABLE


	)

2016 
	#__TIM8_FORCE_RESET
 
__HAL_RCC_TIM8_FORCE_RESET


	)

2017 
	#__TIM8_RELEASE_RESET
 
__HAL_RCC_TIM8_RELEASE_RESET


	)

2018 
	#__TIM9_CLK_DISABLE
 
__HAL_RCC_TIM9_CLK_DISABLE


	)

2019 
	#__TIM9_CLK_ENABLE
 
__HAL_RCC_TIM9_CLK_ENABLE


	)

2020 
	#__TIM9_FORCE_RESET
 
__HAL_RCC_TIM9_FORCE_RESET


	)

2021 
	#__TIM9_RELEASE_RESET
 
__HAL_RCC_TIM9_RELEASE_RESET


	)

2022 
	#__TSC_CLK_DISABLE
 
__HAL_RCC_TSC_CLK_DISABLE


	)

2023 
	#__TSC_CLK_ENABLE
 
__HAL_RCC_TSC_CLK_ENABLE


	)

2024 
	#__TSC_CLK_SLEEP_DISABLE
 
__HAL_RCC_TSC_CLK_SLEEP_DISABLE


	)

2025 
	#__TSC_CLK_SLEEP_ENABLE
 
__HAL_RCC_TSC_CLK_SLEEP_ENABLE


	)

2026 
	#__TSC_FORCE_RESET
 
__HAL_RCC_TSC_FORCE_RESET


	)

2027 
	#__TSC_RELEASE_RESET
 
__HAL_RCC_TSC_RELEASE_RESET


	)

2028 
	#__UART4_CLK_DISABLE
 
__HAL_RCC_UART4_CLK_DISABLE


	)

2029 
	#__UART4_CLK_ENABLE
 
__HAL_RCC_UART4_CLK_ENABLE


	)

2030 
	#__UART4_CLK_SLEEP_DISABLE
 
__HAL_RCC_UART4_CLK_SLEEP_DISABLE


	)

2031 
	#__UART4_CLK_SLEEP_ENABLE
 
__HAL_RCC_UART4_CLK_SLEEP_ENABLE


	)

2032 
	#__UART4_FORCE_RESET
 
__HAL_RCC_UART4_FORCE_RESET


	)

2033 
	#__UART4_RELEASE_RESET
 
__HAL_RCC_UART4_RELEASE_RESET


	)

2034 
	#__UART5_CLK_DISABLE
 
__HAL_RCC_UART5_CLK_DISABLE


	)

2035 
	#__UART5_CLK_ENABLE
 
__HAL_RCC_UART5_CLK_ENABLE


	)

2036 
	#__UART5_CLK_SLEEP_DISABLE
 
__HAL_RCC_UART5_CLK_SLEEP_DISABLE


	)

2037 
	#__UART5_CLK_SLEEP_ENABLE
 
__HAL_RCC_UART5_CLK_SLEEP_ENABLE


	)

2038 
	#__UART5_FORCE_RESET
 
__HAL_RCC_UART5_FORCE_RESET


	)

2039 
	#__UART5_RELEASE_RESET
 
__HAL_RCC_UART5_RELEASE_RESET


	)

2040 
	#__USART1_CLK_DISABLE
 
__HAL_RCC_USART1_CLK_DISABLE


	)

2041 
	#__USART1_CLK_ENABLE
 
__HAL_RCC_USART1_CLK_ENABLE


	)

2042 
	#__USART1_CLK_SLEEP_DISABLE
 
__HAL_RCC_USART1_CLK_SLEEP_DISABLE


	)

2043 
	#__USART1_CLK_SLEEP_ENABLE
 
__HAL_RCC_USART1_CLK_SLEEP_ENABLE


	)

2044 
	#__USART1_FORCE_RESET
 
__HAL_RCC_USART1_FORCE_RESET


	)

2045 
	#__USART1_RELEASE_RESET
 
__HAL_RCC_USART1_RELEASE_RESET


	)

2046 
	#__USART2_CLK_DISABLE
 
__HAL_RCC_USART2_CLK_DISABLE


	)

2047 
	#__USART2_CLK_ENABLE
 
__HAL_RCC_USART2_CLK_ENABLE


	)

2048 
	#__USART2_CLK_SLEEP_DISABLE
 
__HAL_RCC_USART2_CLK_SLEEP_DISABLE


	)

2049 
	#__USART2_CLK_SLEEP_ENABLE
 
__HAL_RCC_USART2_CLK_SLEEP_ENABLE


	)

2050 
	#__USART2_FORCE_RESET
 
__HAL_RCC_USART2_FORCE_RESET


	)

2051 
	#__USART2_RELEASE_RESET
 
__HAL_RCC_USART2_RELEASE_RESET


	)

2052 
	#__USART3_CLK_DISABLE
 
__HAL_RCC_USART3_CLK_DISABLE


	)

2053 
	#__USART3_CLK_ENABLE
 
__HAL_RCC_USART3_CLK_ENABLE


	)

2054 
	#__USART3_CLK_SLEEP_DISABLE
 
__HAL_RCC_USART3_CLK_SLEEP_DISABLE


	)

2055 
	#__USART3_CLK_SLEEP_ENABLE
 
__HAL_RCC_USART3_CLK_SLEEP_ENABLE


	)

2056 
	#__USART3_FORCE_RESET
 
__HAL_RCC_USART3_FORCE_RESET


	)

2057 
	#__USART3_RELEASE_RESET
 
__HAL_RCC_USART3_RELEASE_RESET


	)

2058 
	#__USART4_CLK_DISABLE
 
__HAL_RCC_USART4_CLK_DISABLE


	)

2059 
	#__USART4_CLK_ENABLE
 
__HAL_RCC_USART4_CLK_ENABLE


	)

2060 
	#__USART4_CLK_SLEEP_ENABLE
 
__HAL_RCC_USART4_CLK_SLEEP_ENABLE


	)

2061 
	#__USART4_CLK_SLEEP_DISABLE
 
__HAL_RCC_USART4_CLK_SLEEP_DISABLE


	)

2062 
	#__USART4_FORCE_RESET
 
__HAL_RCC_USART4_FORCE_RESET


	)

2063 
	#__USART4_RELEASE_RESET
 
__HAL_RCC_USART4_RELEASE_RESET


	)

2064 
	#__USART5_CLK_DISABLE
 
__HAL_RCC_USART5_CLK_DISABLE


	)

2065 
	#__USART5_CLK_ENABLE
 
__HAL_RCC_USART5_CLK_ENABLE


	)

2066 
	#__USART5_CLK_SLEEP_ENABLE
 
__HAL_RCC_USART5_CLK_SLEEP_ENABLE


	)

2067 
	#__USART5_CLK_SLEEP_DISABLE
 
__HAL_RCC_USART5_CLK_SLEEP_DISABLE


	)

2068 
	#__USART5_FORCE_RESET
 
__HAL_RCC_USART5_FORCE_RESET


	)

2069 
	#__USART5_RELEASE_RESET
 
__HAL_RCC_USART5_RELEASE_RESET


	)

2070 
	#__USART7_CLK_DISABLE
 
__HAL_RCC_USART7_CLK_DISABLE


	)

2071 
	#__USART7_CLK_ENABLE
 
__HAL_RCC_USART7_CLK_ENABLE


	)

2072 
	#__USART7_FORCE_RESET
 
__HAL_RCC_USART7_FORCE_RESET


	)

2073 
	#__USART7_RELEASE_RESET
 
__HAL_RCC_USART7_RELEASE_RESET


	)

2074 
	#__USART8_CLK_DISABLE
 
__HAL_RCC_USART8_CLK_DISABLE


	)

2075 
	#__USART8_CLK_ENABLE
 
__HAL_RCC_USART8_CLK_ENABLE


	)

2076 
	#__USART8_FORCE_RESET
 
__HAL_RCC_USART8_FORCE_RESET


	)

2077 
	#__USART8_RELEASE_RESET
 
__HAL_RCC_USART8_RELEASE_RESET


	)

2078 
	#__USB_CLK_DISABLE
 
__HAL_RCC_USB_CLK_DISABLE


	)

2079 
	#__USB_CLK_ENABLE
 
__HAL_RCC_USB_CLK_ENABLE


	)

2080 
	#__USB_FORCE_RESET
 
__HAL_RCC_USB_FORCE_RESET


	)

2081 
	#__USB_CLK_SLEEP_ENABLE
 
__HAL_RCC_USB_CLK_SLEEP_ENABLE


	)

2082 
	#__USB_CLK_SLEEP_DISABLE
 
__HAL_RCC_USB_CLK_SLEEP_DISABLE


	)

2083 
	#__USB_OTG_FS_CLK_DISABLE
 
__HAL_RCC_USB_OTG_FS_CLK_DISABLE


	)

2084 
	#__USB_OTG_FS_CLK_ENABLE
 
__HAL_RCC_USB_OTG_FS_CLK_ENABLE


	)

2085 
	#__USB_RELEASE_RESET
 
__HAL_RCC_USB_RELEASE_RESET


	)

2086 
	#__WWDG_CLK_DISABLE
 
__HAL_RCC_WWDG_CLK_DISABLE


	)

2087 
	#__WWDG_CLK_ENABLE
 
__HAL_RCC_WWDG_CLK_ENABLE


	)

2088 
	#__WWDG_CLK_SLEEP_DISABLE
 
__HAL_RCC_WWDG_CLK_SLEEP_DISABLE


	)

2089 
	#__WWDG_CLK_SLEEP_ENABLE
 
__HAL_RCC_WWDG_CLK_SLEEP_ENABLE


	)

2090 
	#__WWDG_FORCE_RESET
 
__HAL_RCC_WWDG_FORCE_RESET


	)

2091 
	#__WWDG_RELEASE_RESET
 
__HAL_RCC_WWDG_RELEASE_RESET


	)

2092 
	#__TIM21_CLK_ENABLE
 
__HAL_RCC_TIM21_CLK_ENABLE


	)

2093 
	#__TIM21_CLK_DISABLE
 
__HAL_RCC_TIM21_CLK_DISABLE


	)

2094 
	#__TIM21_FORCE_RESET
 
__HAL_RCC_TIM21_FORCE_RESET


	)

2095 
	#__TIM21_RELEASE_RESET
 
__HAL_RCC_TIM21_RELEASE_RESET


	)

2096 
	#__TIM21_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM21_CLK_SLEEP_ENABLE


	)

2097 
	#__TIM21_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM21_CLK_SLEEP_DISABLE


	)

2098 
	#__TIM22_CLK_ENABLE
 
__HAL_RCC_TIM22_CLK_ENABLE


	)

2099 
	#__TIM22_CLK_DISABLE
 
__HAL_RCC_TIM22_CLK_DISABLE


	)

2100 
	#__TIM22_FORCE_RESET
 
__HAL_RCC_TIM22_FORCE_RESET


	)

2101 
	#__TIM22_RELEASE_RESET
 
__HAL_RCC_TIM22_RELEASE_RESET


	)

2102 
	#__TIM22_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM22_CLK_SLEEP_ENABLE


	)

2103 
	#__TIM22_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM22_CLK_SLEEP_DISABLE


	)

2104 
	#__CRS_CLK_DISABLE
 
__HAL_RCC_CRS_CLK_DISABLE


	)

2105 
	#__CRS_CLK_ENABLE
 
__HAL_RCC_CRS_CLK_ENABLE


	)

2106 
	#__CRS_CLK_SLEEP_DISABLE
 
__HAL_RCC_CRS_CLK_SLEEP_DISABLE


	)

2107 
	#__CRS_CLK_SLEEP_ENABLE
 
__HAL_RCC_CRS_CLK_SLEEP_ENABLE


	)

2108 
	#__CRS_FORCE_RESET
 
__HAL_RCC_CRS_FORCE_RESET


	)

2109 
	#__CRS_RELEASE_RESET
 
__HAL_RCC_CRS_RELEASE_RESET


	)

2110 
	#__RCC_BACKUPRESET_FORCE
 
__HAL_RCC_BACKUPRESET_FORCE


	)

2111 
	#__RCC_BACKUPRESET_RELEASE
 
__HAL_RCC_BACKUPRESET_RELEASE


	)

2113 
	#__USB_OTG_FS_FORCE_RESET
 
__HAL_RCC_USB_OTG_FS_FORCE_RESET


	)

2114 
	#__USB_OTG_FS_RELEASE_RESET
 
__HAL_RCC_USB_OTG_FS_RELEASE_RESET


	)

2115 
	#__USB_OTG_FS_CLK_SLEEP_ENABLE
 
__HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE


	)

2116 
	#__USB_OTG_FS_CLK_SLEEP_DISABLE
 
__HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE


	)

2117 
	#__USB_OTG_HS_CLK_DISABLE
 
__HAL_RCC_USB_OTG_HS_CLK_DISABLE


	)

2118 
	#__USB_OTG_HS_CLK_ENABLE
 
__HAL_RCC_USB_OTG_HS_CLK_ENABLE


	)

2119 
	#__USB_OTG_HS_ULPI_CLK_ENABLE
 
__HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE


	)

2120 
	#__USB_OTG_HS_ULPI_CLK_DISABLE
 
__HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE


	)

2121 
	#__TIM9_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM9_CLK_SLEEP_ENABLE


	)

2122 
	#__TIM9_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM9_CLK_SLEEP_DISABLE


	)

2123 
	#__TIM10_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM10_CLK_SLEEP_ENABLE


	)

2124 
	#__TIM10_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM10_CLK_SLEEP_DISABLE


	)

2125 
	#__TIM11_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM11_CLK_SLEEP_ENABLE


	)

2126 
	#__TIM11_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM11_CLK_SLEEP_DISABLE


	)

2127 
	#__ETHMACPTP_CLK_SLEEP_ENABLE
 
__HAL_RCC_ETHMACPTP_CLK_SLEEP_ENABLE


	)

2128 
	#__ETHMACPTP_CLK_SLEEP_DISABLE
 
__HAL_RCC_ETHMACPTP_CLK_SLEEP_DISABLE


	)

2129 
	#__ETHMACPTP_CLK_ENABLE
 
__HAL_RCC_ETHMACPTP_CLK_ENABLE


	)

2130 
	#__ETHMACPTP_CLK_DISABLE
 
__HAL_RCC_ETHMACPTP_CLK_DISABLE


	)

2131 
	#__HASH_CLK_ENABLE
 
__HAL_RCC_HASH_CLK_ENABLE


	)

2132 
	#__HASH_FORCE_RESET
 
__HAL_RCC_HASH_FORCE_RESET


	)

2133 
	#__HASH_RELEASE_RESET
 
__HAL_RCC_HASH_RELEASE_RESET


	)

2134 
	#__HASH_CLK_SLEEP_ENABLE
 
__HAL_RCC_HASH_CLK_SLEEP_ENABLE


	)

2135 
	#__HASH_CLK_SLEEP_DISABLE
 
__HAL_RCC_HASH_CLK_SLEEP_DISABLE


	)

2136 
	#__HASH_CLK_DISABLE
 
__HAL_RCC_HASH_CLK_DISABLE


	)

2137 
	#__SPI5_CLK_ENABLE
 
__HAL_RCC_SPI5_CLK_ENABLE


	)

2138 
	#__SPI5_CLK_DISABLE
 
__HAL_RCC_SPI5_CLK_DISABLE


	)

2139 
	#__SPI5_FORCE_RESET
 
__HAL_RCC_SPI5_FORCE_RESET


	)

2140 
	#__SPI5_RELEASE_RESET
 
__HAL_RCC_SPI5_RELEASE_RESET


	)

2141 
	#__SPI5_CLK_SLEEP_ENABLE
 
__HAL_RCC_SPI5_CLK_SLEEP_ENABLE


	)

2142 
	#__SPI5_CLK_SLEEP_DISABLE
 
__HAL_RCC_SPI5_CLK_SLEEP_DISABLE


	)

2143 
	#__SPI6_CLK_ENABLE
 
__HAL_RCC_SPI6_CLK_ENABLE


	)

2144 
	#__SPI6_CLK_DISABLE
 
__HAL_RCC_SPI6_CLK_DISABLE


	)

2145 
	#__SPI6_FORCE_RESET
 
__HAL_RCC_SPI6_FORCE_RESET


	)

2146 
	#__SPI6_RELEASE_RESET
 
__HAL_RCC_SPI6_RELEASE_RESET


	)

2147 
	#__SPI6_CLK_SLEEP_ENABLE
 
__HAL_RCC_SPI6_CLK_SLEEP_ENABLE


	)

2148 
	#__SPI6_CLK_SLEEP_DISABLE
 
__HAL_RCC_SPI6_CLK_SLEEP_DISABLE


	)

2149 
	#__LTDC_CLK_ENABLE
 
__HAL_RCC_LTDC_CLK_ENABLE


	)

2150 
	#__LTDC_CLK_DISABLE
 
__HAL_RCC_LTDC_CLK_DISABLE


	)

2151 
	#__LTDC_FORCE_RESET
 
__HAL_RCC_LTDC_FORCE_RESET


	)

2152 
	#__LTDC_RELEASE_RESET
 
__HAL_RCC_LTDC_RELEASE_RESET


	)

2153 
	#__LTDC_CLK_SLEEP_ENABLE
 
__HAL_RCC_LTDC_CLK_SLEEP_ENABLE


	)

2154 
	#__ETHMAC_CLK_SLEEP_ENABLE
 
__HAL_RCC_ETHMAC_CLK_SLEEP_ENABLE


	)

2155 
	#__ETHMAC_CLK_SLEEP_DISABLE
 
__HAL_RCC_ETHMAC_CLK_SLEEP_DISABLE


	)

2156 
	#__ETHMACTX_CLK_SLEEP_ENABLE
 
__HAL_RCC_ETHMACTX_CLK_SLEEP_ENABLE


	)

2157 
	#__ETHMACTX_CLK_SLEEP_DISABLE
 
__HAL_RCC_ETHMACTX_CLK_SLEEP_DISABLE


	)

2158 
	#__ETHMACRX_CLK_SLEEP_ENABLE
 
__HAL_RCC_ETHMACRX_CLK_SLEEP_ENABLE


	)

2159 
	#__ETHMACRX_CLK_SLEEP_DISABLE
 
__HAL_RCC_ETHMACRX_CLK_SLEEP_DISABLE


	)

2160 
	#__TIM12_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM12_CLK_SLEEP_ENABLE


	)

2161 
	#__TIM12_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM12_CLK_SLEEP_DISABLE


	)

2162 
	#__TIM13_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM13_CLK_SLEEP_ENABLE


	)

2163 
	#__TIM13_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM13_CLK_SLEEP_DISABLE


	)

2164 
	#__TIM14_CLK_SLEEP_ENABLE
 
__HAL_RCC_TIM14_CLK_SLEEP_ENABLE


	)

2165 
	#__TIM14_CLK_SLEEP_DISABLE
 
__HAL_RCC_TIM14_CLK_SLEEP_DISABLE


	)

2166 
	#__BKPSRAM_CLK_ENABLE
 
__HAL_RCC_BKPSRAM_CLK_ENABLE


	)

2167 
	#__BKPSRAM_CLK_DISABLE
 
__HAL_RCC_BKPSRAM_CLK_DISABLE


	)

2168 
	#__BKPSRAM_CLK_SLEEP_ENABLE
 
__HAL_RCC_BKPSRAM_CLK_SLEEP_ENABLE


	)

2169 
	#__BKPSRAM_CLK_SLEEP_DISABLE
 
__HAL_RCC_BKPSRAM_CLK_SLEEP_DISABLE


	)

2170 
	#__CCMDATARAMEN_CLK_ENABLE
 
__HAL_RCC_CCMDATARAMEN_CLK_ENABLE


	)

2171 
	#__CCMDATARAMEN_CLK_DISABLE
 
__HAL_RCC_CCMDATARAMEN_CLK_DISABLE


	)

2172 
	#__USART6_CLK_ENABLE
 
__HAL_RCC_USART6_CLK_ENABLE


	)

2173 
	#__USART6_CLK_DISABLE
 
__HAL_RCC_USART6_CLK_DISABLE


	)

2174 
	#__USART6_FORCE_RESET
 
__HAL_RCC_USART6_FORCE_RESET


	)

2175 
	#__USART6_RELEASE_RESET
 
__HAL_RCC_USART6_RELEASE_RESET


	)

2176 
	#__USART6_CLK_SLEEP_ENABLE
 
__HAL_RCC_USART6_CLK_SLEEP_ENABLE


	)

2177 
	#__USART6_CLK_SLEEP_DISABLE
 
__HAL_RCC_USART6_CLK_SLEEP_DISABLE


	)

2178 
	#__SPI4_CLK_ENABLE
 
__HAL_RCC_SPI4_CLK_ENABLE


	)

2179 
	#__SPI4_CLK_DISABLE
 
__HAL_RCC_SPI4_CLK_DISABLE


	)

2180 
	#__SPI4_FORCE_RESET
 
__HAL_RCC_SPI4_FORCE_RESET


	)

2181 
	#__SPI4_RELEASE_RESET
 
__HAL_RCC_SPI4_RELEASE_RESET


	)

2182 
	#__SPI4_CLK_SLEEP_ENABLE
 
__HAL_RCC_SPI4_CLK_SLEEP_ENABLE


	)

2183 
	#__SPI4_CLK_SLEEP_DISABLE
 
__HAL_RCC_SPI4_CLK_SLEEP_DISABLE


	)

2184 
	#__GPIOI_CLK_ENABLE
 
__HAL_RCC_GPIOI_CLK_ENABLE


	)

2185 
	#__GPIOI_CLK_DISABLE
 
__HAL_RCC_GPIOI_CLK_DISABLE


	)

2186 
	#__GPIOI_FORCE_RESET
 
__HAL_RCC_GPIOI_FORCE_RESET


	)

2187 
	#__GPIOI_RELEASE_RESET
 
__HAL_RCC_GPIOI_RELEASE_RESET


	)

2188 
	#__GPIOI_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOI_CLK_SLEEP_ENABLE


	)

2189 
	#__GPIOI_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOI_CLK_SLEEP_DISABLE


	)

2190 
	#__GPIOJ_CLK_ENABLE
 
__HAL_RCC_GPIOJ_CLK_ENABLE


	)

2191 
	#__GPIOJ_CLK_DISABLE
 
__HAL_RCC_GPIOJ_CLK_DISABLE


	)

2192 
	#__GPIOJ_FORCE_RESET
 
__HAL_RCC_GPIOJ_FORCE_RESET


	)

2193 
	#__GPIOJ_RELEASE_RESET
 
__HAL_RCC_GPIOJ_RELEASE_RESET


	)

2194 
	#__GPIOJ_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOJ_CLK_SLEEP_ENABLE


	)

2195 
	#__GPIOJ_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOJ_CLK_SLEEP_DISABLE


	)

2196 
	#__GPIOK_CLK_ENABLE
 
__HAL_RCC_GPIOK_CLK_ENABLE


	)

2197 
	#__GPIOK_CLK_DISABLE
 
__HAL_RCC_GPIOK_CLK_DISABLE


	)

2198 
	#__GPIOK_RELEASE_RESET
 
__HAL_RCC_GPIOK_RELEASE_RESET


	)

2199 
	#__GPIOK_CLK_SLEEP_ENABLE
 
__HAL_RCC_GPIOK_CLK_SLEEP_ENABLE


	)

2200 
	#__GPIOK_CLK_SLEEP_DISABLE
 
__HAL_RCC_GPIOK_CLK_SLEEP_DISABLE


	)

2201 
	#__ETH_CLK_ENABLE
 
__HAL_RCC_ETH_CLK_ENABLE


	)

2202 
	#__ETH_CLK_DISABLE
 
__HAL_RCC_ETH_CLK_DISABLE


	)

2203 
	#__DCMI_CLK_ENABLE
 
__HAL_RCC_DCMI_CLK_ENABLE


	)

2204 
	#__DCMI_CLK_DISABLE
 
__HAL_RCC_DCMI_CLK_DISABLE


	)

2205 
	#__DCMI_FORCE_RESET
 
__HAL_RCC_DCMI_FORCE_RESET


	)

2206 
	#__DCMI_RELEASE_RESET
 
__HAL_RCC_DCMI_RELEASE_RESET


	)

2207 
	#__DCMI_CLK_SLEEP_ENABLE
 
__HAL_RCC_DCMI_CLK_SLEEP_ENABLE


	)

2208 
	#__DCMI_CLK_SLEEP_DISABLE
 
__HAL_RCC_DCMI_CLK_SLEEP_DISABLE


	)

2209 
	#__UART7_CLK_ENABLE
 
__HAL_RCC_UART7_CLK_ENABLE


	)

2210 
	#__UART7_CLK_DISABLE
 
__HAL_RCC_UART7_CLK_DISABLE


	)

2211 
	#__UART7_RELEASE_RESET
 
__HAL_RCC_UART7_RELEASE_RESET


	)

2212 
	#__UART7_FORCE_RESET
 
__HAL_RCC_UART7_FORCE_RESET


	)

2213 
	#__UART7_CLK_SLEEP_ENABLE
 
__HAL_RCC_UART7_CLK_SLEEP_ENABLE


	)

2214 
	#__UART7_CLK_SLEEP_DISABLE
 
__HAL_RCC_UART7_CLK_SLEEP_DISABLE


	)

2215 
	#__UART8_CLK_ENABLE
 
__HAL_RCC_UART8_CLK_ENABLE


	)

2216 
	#__UART8_CLK_DISABLE
 
__HAL_RCC_UART8_CLK_DISABLE


	)

2217 
	#__UART8_FORCE_RESET
 
__HAL_RCC_UART8_FORCE_RESET


	)

2218 
	#__UART8_RELEASE_RESET
 
__HAL_RCC_UART8_RELEASE_RESET


	)

2219 
	#__UART8_CLK_SLEEP_ENABLE
 
__HAL_RCC_UART8_CLK_SLEEP_ENABLE


	)

2220 
	#__UART8_CLK_SLEEP_DISABLE
 
__HAL_RCC_UART8_CLK_SLEEP_DISABLE


	)

2221 
	#__OTGHS_CLK_SLEEP_ENABLE
 
__HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE


	)

2222 
	#__OTGHS_CLK_SLEEP_DISABLE
 
__HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE


	)

2223 
	#__OTGHS_FORCE_RESET
 
__HAL_RCC_USB_OTG_HS_FORCE_RESET


	)

2224 
	#__OTGHS_RELEASE_RESET
 
__HAL_RCC_USB_OTG_HS_RELEASE_RESET


	)

2225 
	#__OTGHSULPI_CLK_SLEEP_ENABLE
 
__HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE


	)

2226 
	#__OTGHSULPI_CLK_SLEEP_DISABLE
 
__HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE


	)

2227 
	#__HAL_RCC_OTGHS_CLK_SLEEP_ENABLE
 
__HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE


	)

2228 
	#__HAL_RCC_OTGHS_CLK_SLEEP_DISABLE
 
__HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE


	)

2229 
	#__HAL_RCC_OTGHS_IS_CLK_SLEEP_ENABLED
 
__HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_ENABLED


	)

2230 
	#__HAL_RCC_OTGHS_IS_CLK_SLEEP_DISABLED
 
__HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_DISABLED


	)

2231 
	#__HAL_RCC_OTGHS_FORCE_RESET
 
__HAL_RCC_USB_OTG_HS_FORCE_RESET


	)

2232 
	#__HAL_RCC_OTGHS_RELEASE_RESET
 
__HAL_RCC_USB_OTG_HS_RELEASE_RESET


	)

2233 
	#__HAL_RCC_OTGHSULPI_CLK_SLEEP_ENABLE
 
__HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE


	)

2234 
	#__HAL_RCC_OTGHSULPI_CLK_SLEEP_DISABLE
 
__HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE


	)

2235 
	#__HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_ENABLED
 
__HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_ENABLED


	)

2236 
	#__HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_DISABLED
 
__HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_DISABLED


	)

2237 
	#__CRYP_FORCE_RESET
 
__HAL_RCC_CRYP_FORCE_RESET


	)

2238 
	#__SRAM3_CLK_SLEEP_ENABLE
 
__HAL_RCC_SRAM3_CLK_SLEEP_ENABLE


	)

2239 
	#__CAN2_CLK_SLEEP_ENABLE
 
__HAL_RCC_CAN2_CLK_SLEEP_ENABLE


	)

2240 
	#__CAN2_CLK_SLEEP_DISABLE
 
__HAL_RCC_CAN2_CLK_SLEEP_DISABLE


	)

2241 
	#__DAC_CLK_SLEEP_ENABLE
 
__HAL_RCC_DAC_CLK_SLEEP_ENABLE


	)

2242 
	#__DAC_CLK_SLEEP_DISABLE
 
__HAL_RCC_DAC_CLK_SLEEP_DISABLE


	)

2243 
	#__ADC2_CLK_SLEEP_ENABLE
 
__HAL_RCC_ADC2_CLK_SLEEP_ENABLE


	)

2244 
	#__ADC2_CLK_SLEEP_DISABLE
 
__HAL_RCC_ADC2_CLK_SLEEP_DISABLE


	)

2245 
	#__ADC3_CLK_SLEEP_ENABLE
 
__HAL_RCC_ADC3_CLK_SLEEP_ENABLE


	)

2246 
	#__ADC3_CLK_SLEEP_DISABLE
 
__HAL_RCC_ADC3_CLK_SLEEP_DISABLE


	)

2247 
	#__FSMC_FORCE_RESET
 
__HAL_RCC_FSMC_FORCE_RESET


	)

2248 
	#__FSMC_RELEASE_RESET
 
__HAL_RCC_FSMC_RELEASE_RESET


	)

2249 
	#__FSMC_CLK_SLEEP_ENABLE
 
__HAL_RCC_FSMC_CLK_SLEEP_ENABLE


	)

2250 
	#__FSMC_CLK_SLEEP_DISABLE
 
__HAL_RCC_FSMC_CLK_SLEEP_DISABLE


	)

2251 
	#__SDIO_FORCE_RESET
 
__HAL_RCC_SDIO_FORCE_RESET


	)

2252 
	#__SDIO_RELEASE_RESET
 
__HAL_RCC_SDIO_RELEASE_RESET


	)

2253 
	#__SDIO_CLK_SLEEP_DISABLE
 
__HAL_RCC_SDIO_CLK_SLEEP_DISABLE


	)

2254 
	#__SDIO_CLK_SLEEP_ENABLE
 
__HAL_RCC_SDIO_CLK_SLEEP_ENABLE


	)

2255 
	#__DMA2D_CLK_ENABLE
 
__HAL_RCC_DMA2D_CLK_ENABLE


	)

2256 
	#__DMA2D_CLK_DISABLE
 
__HAL_RCC_DMA2D_CLK_DISABLE


	)

2257 
	#__DMA2D_FORCE_RESET
 
__HAL_RCC_DMA2D_FORCE_RESET


	)

2258 
	#__DMA2D_RELEASE_RESET
 
__HAL_RCC_DMA2D_RELEASE_RESET


	)

2259 
	#__DMA2D_CLK_SLEEP_ENABLE
 
__HAL_RCC_DMA2D_CLK_SLEEP_ENABLE


	)

2260 
	#__DMA2D_CLK_SLEEP_DISABLE
 
__HAL_RCC_DMA2D_CLK_SLEEP_DISABLE


	)

2263 
	#__HAL_RCC_OTGFS_FORCE_RESET
 
__HAL_RCC_USB_OTG_FS_FORCE_RESET


	)

2264 
	#__HAL_RCC_OTGFS_RELEASE_RESET
 
__HAL_RCC_USB_OTG_FS_RELEASE_RESET


	)

2266 
	#__ADC12_CLK_ENABLE
 
__HAL_RCC_ADC12_CLK_ENABLE


	)

2267 
	#__ADC12_CLK_DISABLE
 
__HAL_RCC_ADC12_CLK_DISABLE


	)

2268 
	#__ADC34_CLK_ENABLE
 
__HAL_RCC_ADC34_CLK_ENABLE


	)

2269 
	#__ADC34_CLK_DISABLE
 
__HAL_RCC_ADC34_CLK_DISABLE


	)

2270 
	#__ADC12_CLK_ENABLE
 
__HAL_RCC_ADC12_CLK_ENABLE


	)

2271 
	#__ADC12_CLK_DISABLE
 
__HAL_RCC_ADC12_CLK_DISABLE


	)

2272 
	#__DAC2_CLK_ENABLE
 
__HAL_RCC_DAC2_CLK_ENABLE


	)

2273 
	#__DAC2_CLK_DISABLE
 
__HAL_RCC_DAC2_CLK_DISABLE


	)

2274 
	#__TIM18_CLK_ENABLE
 
__HAL_RCC_TIM18_CLK_ENABLE


	)

2275 
	#__TIM18_CLK_DISABLE
 
__HAL_RCC_TIM18_CLK_DISABLE


	)

2276 
	#__TIM19_CLK_ENABLE
 
__HAL_RCC_TIM19_CLK_ENABLE


	)

2277 
	#__TIM19_CLK_DISABLE
 
__HAL_RCC_TIM19_CLK_DISABLE


	)

2278 
	#__TIM20_CLK_ENABLE
 
__HAL_RCC_TIM20_CLK_ENABLE


	)

2279 
	#__TIM20_CLK_DISABLE
 
__HAL_RCC_TIM20_CLK_DISABLE


	)

2280 
	#__HRTIM1_CLK_ENABLE
 
__HAL_RCC_HRTIM1_CLK_ENABLE


	)

2281 
	#__HRTIM1_CLK_DISABLE
 
__HAL_RCC_HRTIM1_CLK_DISABLE


	)

2282 
	#__SDADC1_CLK_ENABLE
 
__HAL_RCC_SDADC1_CLK_ENABLE


	)

2283 
	#__SDADC2_CLK_ENABLE
 
__HAL_RCC_SDADC2_CLK_ENABLE


	)

2284 
	#__SDADC3_CLK_ENABLE
 
__HAL_RCC_SDADC3_CLK_ENABLE


	)

2285 
	#__SDADC1_CLK_DISABLE
 
__HAL_RCC_SDADC1_CLK_DISABLE


	)

2286 
	#__SDADC2_CLK_DISABLE
 
__HAL_RCC_SDADC2_CLK_DISABLE


	)

2287 
	#__SDADC3_CLK_DISABLE
 
__HAL_RCC_SDADC3_CLK_DISABLE


	)

2289 
	#__ADC12_FORCE_RESET
 
__HAL_RCC_ADC12_FORCE_RESET


	)

2290 
	#__ADC12_RELEASE_RESET
 
__HAL_RCC_ADC12_RELEASE_RESET


	)

2291 
	#__ADC34_FORCE_RESET
 
__HAL_RCC_ADC34_FORCE_RESET


	)

2292 
	#__ADC34_RELEASE_RESET
 
__HAL_RCC_ADC34_RELEASE_RESET


	)

2293 
	#__ADC12_FORCE_RESET
 
__HAL_RCC_ADC12_FORCE_RESET


	)

2294 
	#__ADC12_RELEASE_RESET
 
__HAL_RCC_ADC12_RELEASE_RESET


	)

2295 
	#__DAC2_FORCE_RESET
 
__HAL_RCC_DAC2_FORCE_RESET


	)

2296 
	#__DAC2_RELEASE_RESET
 
__HAL_RCC_DAC2_RELEASE_RESET


	)

2297 
	#__TIM18_FORCE_RESET
 
__HAL_RCC_TIM18_FORCE_RESET


	)

2298 
	#__TIM18_RELEASE_RESET
 
__HAL_RCC_TIM18_RELEASE_RESET


	)

2299 
	#__TIM19_FORCE_RESET
 
__HAL_RCC_TIM19_FORCE_RESET


	)

2300 
	#__TIM19_RELEASE_RESET
 
__HAL_RCC_TIM19_RELEASE_RESET


	)

2301 
	#__TIM20_FORCE_RESET
 
__HAL_RCC_TIM20_FORCE_RESET


	)

2302 
	#__TIM20_RELEASE_RESET
 
__HAL_RCC_TIM20_RELEASE_RESET


	)

2303 
	#__HRTIM1_FORCE_RESET
 
__HAL_RCC_HRTIM1_FORCE_RESET


	)

2304 
	#__HRTIM1_RELEASE_RESET
 
__HAL_RCC_HRTIM1_RELEASE_RESET


	)

2305 
	#__SDADC1_FORCE_RESET
 
__HAL_RCC_SDADC1_FORCE_RESET


	)

2306 
	#__SDADC2_FORCE_RESET
 
__HAL_RCC_SDADC2_FORCE_RESET


	)

2307 
	#__SDADC3_FORCE_RESET
 
__HAL_RCC_SDADC3_FORCE_RESET


	)

2308 
	#__SDADC1_RELEASE_RESET
 
__HAL_RCC_SDADC1_RELEASE_RESET


	)

2309 
	#__SDADC2_RELEASE_RESET
 
__HAL_RCC_SDADC2_RELEASE_RESET


	)

2310 
	#__SDADC3_RELEASE_RESET
 
__HAL_RCC_SDADC3_RELEASE_RESET


	)

2312 
	#__ADC1_IS_CLK_ENABLED
 
__HAL_RCC_ADC1_IS_CLK_ENABLED


	)

2313 
	#__ADC1_IS_CLK_DISABLED
 
__HAL_RCC_ADC1_IS_CLK_DISABLED


	)

2314 
	#__ADC12_IS_CLK_ENABLED
 
__HAL_RCC_ADC12_IS_CLK_ENABLED


	)

2315 
	#__ADC12_IS_CLK_DISABLED
 
__HAL_RCC_ADC12_IS_CLK_DISABLED


	)

2316 
	#__ADC34_IS_CLK_ENABLED
 
__HAL_RCC_ADC34_IS_CLK_ENABLED


	)

2317 
	#__ADC34_IS_CLK_DISABLED
 
__HAL_RCC_ADC34_IS_CLK_DISABLED


	)

2318 
	#__CEC_IS_CLK_ENABLED
 
__HAL_RCC_CEC_IS_CLK_ENABLED


	)

2319 
	#__CEC_IS_CLK_DISABLED
 
__HAL_RCC_CEC_IS_CLK_DISABLED


	)

2320 
	#__CRC_IS_CLK_ENABLED
 
__HAL_RCC_CRC_IS_CLK_ENABLED


	)

2321 
	#__CRC_IS_CLK_DISABLED
 
__HAL_RCC_CRC_IS_CLK_DISABLED


	)

2322 
	#__DAC1_IS_CLK_ENABLED
 
__HAL_RCC_DAC1_IS_CLK_ENABLED


	)

2323 
	#__DAC1_IS_CLK_DISABLED
 
__HAL_RCC_DAC1_IS_CLK_DISABLED


	)

2324 
	#__DAC2_IS_CLK_ENABLED
 
__HAL_RCC_DAC2_IS_CLK_ENABLED


	)

2325 
	#__DAC2_IS_CLK_DISABLED
 
__HAL_RCC_DAC2_IS_CLK_DISABLED


	)

2326 
	#__DMA1_IS_CLK_ENABLED
 
__HAL_RCC_DMA1_IS_CLK_ENABLED


	)

2327 
	#__DMA1_IS_CLK_DISABLED
 
__HAL_RCC_DMA1_IS_CLK_DISABLED


	)

2328 
	#__DMA2_IS_CLK_ENABLED
 
__HAL_RCC_DMA2_IS_CLK_ENABLED


	)

2329 
	#__DMA2_IS_CLK_DISABLED
 
__HAL_RCC_DMA2_IS_CLK_DISABLED


	)

2330 
	#__FLITF_IS_CLK_ENABLED
 
__HAL_RCC_FLITF_IS_CLK_ENABLED


	)

2331 
	#__FLITF_IS_CLK_DISABLED
 
__HAL_RCC_FLITF_IS_CLK_DISABLED


	)

2332 
	#__FMC_IS_CLK_ENABLED
 
__HAL_RCC_FMC_IS_CLK_ENABLED


	)

2333 
	#__FMC_IS_CLK_DISABLED
 
__HAL_RCC_FMC_IS_CLK_DISABLED


	)

2334 
	#__GPIOA_IS_CLK_ENABLED
 
__HAL_RCC_GPIOA_IS_CLK_ENABLED


	)

2335 
	#__GPIOA_IS_CLK_DISABLED
 
__HAL_RCC_GPIOA_IS_CLK_DISABLED


	)

2336 
	#__GPIOB_IS_CLK_ENABLED
 
__HAL_RCC_GPIOB_IS_CLK_ENABLED


	)

2337 
	#__GPIOB_IS_CLK_DISABLED
 
__HAL_RCC_GPIOB_IS_CLK_DISABLED


	)

2338 
	#__GPIOC_IS_CLK_ENABLED
 
__HAL_RCC_GPIOC_IS_CLK_ENABLED


	)

2339 
	#__GPIOC_IS_CLK_DISABLED
 
__HAL_RCC_GPIOC_IS_CLK_DISABLED


	)

2340 
	#__GPIOD_IS_CLK_ENABLED
 
__HAL_RCC_GPIOD_IS_CLK_ENABLED


	)

2341 
	#__GPIOD_IS_CLK_DISABLED
 
__HAL_RCC_GPIOD_IS_CLK_DISABLED


	)

2342 
	#__GPIOE_IS_CLK_ENABLED
 
__HAL_RCC_GPIOE_IS_CLK_ENABLED


	)

2343 
	#__GPIOE_IS_CLK_DISABLED
 
__HAL_RCC_GPIOE_IS_CLK_DISABLED


	)

2344 
	#__GPIOF_IS_CLK_ENABLED
 
__HAL_RCC_GPIOF_IS_CLK_ENABLED


	)

2345 
	#__GPIOF_IS_CLK_DISABLED
 
__HAL_RCC_GPIOF_IS_CLK_DISABLED


	)

2346 
	#__GPIOG_IS_CLK_ENABLED
 
__HAL_RCC_GPIOG_IS_CLK_ENABLED


	)

2347 
	#__GPIOG_IS_CLK_DISABLED
 
__HAL_RCC_GPIOG_IS_CLK_DISABLED


	)

2348 
	#__GPIOH_IS_CLK_ENABLED
 
__HAL_RCC_GPIOH_IS_CLK_ENABLED


	)

2349 
	#__GPIOH_IS_CLK_DISABLED
 
__HAL_RCC_GPIOH_IS_CLK_DISABLED


	)

2350 
	#__HRTIM1_IS_CLK_ENABLED
 
__HAL_RCC_HRTIM1_IS_CLK_ENABLED


	)

2351 
	#__HRTIM1_IS_CLK_DISABLED
 
__HAL_RCC_HRTIM1_IS_CLK_DISABLED


	)

2352 
	#__I2C1_IS_CLK_ENABLED
 
__HAL_RCC_I2C1_IS_CLK_ENABLED


	)

2353 
	#__I2C1_IS_CLK_DISABLED
 
__HAL_RCC_I2C1_IS_CLK_DISABLED


	)

2354 
	#__I2C2_IS_CLK_ENABLED
 
__HAL_RCC_I2C2_IS_CLK_ENABLED


	)

2355 
	#__I2C2_IS_CLK_DISABLED
 
__HAL_RCC_I2C2_IS_CLK_DISABLED


	)

2356 
	#__I2C3_IS_CLK_ENABLED
 
__HAL_RCC_I2C3_IS_CLK_ENABLED


	)

2357 
	#__I2C3_IS_CLK_DISABLED
 
__HAL_RCC_I2C3_IS_CLK_DISABLED


	)

2358 
	#__PWR_IS_CLK_ENABLED
 
__HAL_RCC_PWR_IS_CLK_ENABLED


	)

2359 
	#__PWR_IS_CLK_DISABLED
 
__HAL_RCC_PWR_IS_CLK_DISABLED


	)

2360 
	#__SYSCFG_IS_CLK_ENABLED
 
__HAL_RCC_SYSCFG_IS_CLK_ENABLED


	)

2361 
	#__SYSCFG_IS_CLK_DISABLED
 
__HAL_RCC_SYSCFG_IS_CLK_DISABLED


	)

2362 
	#__SPI1_IS_CLK_ENABLED
 
__HAL_RCC_SPI1_IS_CLK_ENABLED


	)

2363 
	#__SPI1_IS_CLK_DISABLED
 
__HAL_RCC_SPI1_IS_CLK_DISABLED


	)

2364 
	#__SPI2_IS_CLK_ENABLED
 
__HAL_RCC_SPI2_IS_CLK_ENABLED


	)

2365 
	#__SPI2_IS_CLK_DISABLED
 
__HAL_RCC_SPI2_IS_CLK_DISABLED


	)

2366 
	#__SPI3_IS_CLK_ENABLED
 
__HAL_RCC_SPI3_IS_CLK_ENABLED


	)

2367 
	#__SPI3_IS_CLK_DISABLED
 
__HAL_RCC_SPI3_IS_CLK_DISABLED


	)

2368 
	#__SPI4_IS_CLK_ENABLED
 
__HAL_RCC_SPI4_IS_CLK_ENABLED


	)

2369 
	#__SPI4_IS_CLK_DISABLED
 
__HAL_RCC_SPI4_IS_CLK_DISABLED


	)

2370 
	#__SDADC1_IS_CLK_ENABLED
 
__HAL_RCC_SDADC1_IS_CLK_ENABLED


	)

2371 
	#__SDADC1_IS_CLK_DISABLED
 
__HAL_RCC_SDADC1_IS_CLK_DISABLED


	)

2372 
	#__SDADC2_IS_CLK_ENABLED
 
__HAL_RCC_SDADC2_IS_CLK_ENABLED


	)

2373 
	#__SDADC2_IS_CLK_DISABLED
 
__HAL_RCC_SDADC2_IS_CLK_DISABLED


	)

2374 
	#__SDADC3_IS_CLK_ENABLED
 
__HAL_RCC_SDADC3_IS_CLK_ENABLED


	)

2375 
	#__SDADC3_IS_CLK_DISABLED
 
__HAL_RCC_SDADC3_IS_CLK_DISABLED


	)

2376 
	#__SRAM_IS_CLK_ENABLED
 
__HAL_RCC_SRAM_IS_CLK_ENABLED


	)

2377 
	#__SRAM_IS_CLK_DISABLED
 
__HAL_RCC_SRAM_IS_CLK_DISABLED


	)

2378 
	#__TIM1_IS_CLK_ENABLED
 
__HAL_RCC_TIM1_IS_CLK_ENABLED


	)

2379 
	#__TIM1_IS_CLK_DISABLED
 
__HAL_RCC_TIM1_IS_CLK_DISABLED


	)

2380 
	#__TIM2_IS_CLK_ENABLED
 
__HAL_RCC_TIM2_IS_CLK_ENABLED


	)

2381 
	#__TIM2_IS_CLK_DISABLED
 
__HAL_RCC_TIM2_IS_CLK_DISABLED


	)

2382 
	#__TIM3_IS_CLK_ENABLED
 
__HAL_RCC_TIM3_IS_CLK_ENABLED


	)

2383 
	#__TIM3_IS_CLK_DISABLED
 
__HAL_RCC_TIM3_IS_CLK_DISABLED


	)

2384 
	#__TIM4_IS_CLK_ENABLED
 
__HAL_RCC_TIM4_IS_CLK_ENABLED


	)

2385 
	#__TIM4_IS_CLK_DISABLED
 
__HAL_RCC_TIM4_IS_CLK_DISABLED


	)

2386 
	#__TIM5_IS_CLK_ENABLED
 
__HAL_RCC_TIM5_IS_CLK_ENABLED


	)

2387 
	#__TIM5_IS_CLK_DISABLED
 
__HAL_RCC_TIM5_IS_CLK_DISABLED


	)

2388 
	#__TIM6_IS_CLK_ENABLED
 
__HAL_RCC_TIM6_IS_CLK_ENABLED


	)

2389 
	#__TIM6_IS_CLK_DISABLED
 
__HAL_RCC_TIM6_IS_CLK_DISABLED


	)

2390 
	#__TIM7_IS_CLK_ENABLED
 
__HAL_RCC_TIM7_IS_CLK_ENABLED


	)

2391 
	#__TIM7_IS_CLK_DISABLED
 
__HAL_RCC_TIM7_IS_CLK_DISABLED


	)

2392 
	#__TIM8_IS_CLK_ENABLED
 
__HAL_RCC_TIM8_IS_CLK_ENABLED


	)

2393 
	#__TIM8_IS_CLK_DISABLED
 
__HAL_RCC_TIM8_IS_CLK_DISABLED


	)

2394 
	#__TIM12_IS_CLK_ENABLED
 
__HAL_RCC_TIM12_IS_CLK_ENABLED


	)

2395 
	#__TIM12_IS_CLK_DISABLED
 
__HAL_RCC_TIM12_IS_CLK_DISABLED


	)

2396 
	#__TIM13_IS_CLK_ENABLED
 
__HAL_RCC_TIM13_IS_CLK_ENABLED


	)

2397 
	#__TIM13_IS_CLK_DISABLED
 
__HAL_RCC_TIM13_IS_CLK_DISABLED


	)

2398 
	#__TIM14_IS_CLK_ENABLED
 
__HAL_RCC_TIM14_IS_CLK_ENABLED


	)

2399 
	#__TIM14_IS_CLK_DISABLED
 
__HAL_RCC_TIM14_IS_CLK_DISABLED


	)

2400 
	#__TIM15_IS_CLK_ENABLED
 
__HAL_RCC_TIM15_IS_CLK_ENABLED


	)

2401 
	#__TIM15_IS_CLK_DISABLED
 
__HAL_RCC_TIM15_IS_CLK_DISABLED


	)

2402 
	#__TIM16_IS_CLK_ENABLED
 
__HAL_RCC_TIM16_IS_CLK_ENABLED


	)

2403 
	#__TIM16_IS_CLK_DISABLED
 
__HAL_RCC_TIM16_IS_CLK_DISABLED


	)

2404 
	#__TIM17_IS_CLK_ENABLED
 
__HAL_RCC_TIM17_IS_CLK_ENABLED


	)

2405 
	#__TIM17_IS_CLK_DISABLED
 
__HAL_RCC_TIM17_IS_CLK_DISABLED


	)

2406 
	#__TIM18_IS_CLK_ENABLED
 
__HAL_RCC_TIM18_IS_CLK_ENABLED


	)

2407 
	#__TIM18_IS_CLK_DISABLED
 
__HAL_RCC_TIM18_IS_CLK_DISABLED


	)

2408 
	#__TIM19_IS_CLK_ENABLED
 
__HAL_RCC_TIM19_IS_CLK_ENABLED


	)

2409 
	#__TIM19_IS_CLK_DISABLED
 
__HAL_RCC_TIM19_IS_CLK_DISABLED


	)

2410 
	#__TIM20_IS_CLK_ENABLED
 
__HAL_RCC_TIM20_IS_CLK_ENABLED


	)

2411 
	#__TIM20_IS_CLK_DISABLED
 
__HAL_RCC_TIM20_IS_CLK_DISABLED


	)

2412 
	#__TSC_IS_CLK_ENABLED
 
__HAL_RCC_TSC_IS_CLK_ENABLED


	)

2413 
	#__TSC_IS_CLK_DISABLED
 
__HAL_RCC_TSC_IS_CLK_DISABLED


	)

2414 
	#__UART4_IS_CLK_ENABLED
 
__HAL_RCC_UART4_IS_CLK_ENABLED


	)

2415 
	#__UART4_IS_CLK_DISABLED
 
__HAL_RCC_UART4_IS_CLK_DISABLED


	)

2416 
	#__UART5_IS_CLK_ENABLED
 
__HAL_RCC_UART5_IS_CLK_ENABLED


	)

2417 
	#__UART5_IS_CLK_DISABLED
 
__HAL_RCC_UART5_IS_CLK_DISABLED


	)

2418 
	#__USART1_IS_CLK_ENABLED
 
__HAL_RCC_USART1_IS_CLK_ENABLED


	)

2419 
	#__USART1_IS_CLK_DISABLED
 
__HAL_RCC_USART1_IS_CLK_DISABLED


	)

2420 
	#__USART2_IS_CLK_ENABLED
 
__HAL_RCC_USART2_IS_CLK_ENABLED


	)

2421 
	#__USART2_IS_CLK_DISABLED
 
__HAL_RCC_USART2_IS_CLK_DISABLED


	)

2422 
	#__USART3_IS_CLK_ENABLED
 
__HAL_RCC_USART3_IS_CLK_ENABLED


	)

2423 
	#__USART3_IS_CLK_DISABLED
 
__HAL_RCC_USART3_IS_CLK_DISABLED


	)

2424 
	#__USB_IS_CLK_ENABLED
 
__HAL_RCC_USB_IS_CLK_ENABLED


	)

2425 
	#__USB_IS_CLK_DISABLED
 
__HAL_RCC_USB_IS_CLK_DISABLED


	)

2426 
	#__WWDG_IS_CLK_ENABLED
 
__HAL_RCC_WWDG_IS_CLK_ENABLED


	)

2427 
	#__WWDG_IS_CLK_DISABLED
 
__HAL_RCC_WWDG_IS_CLK_DISABLED


	)

2429 #ià
defšed
(
STM32F4
)

2430 
	#__HAL_RCC_SDMMC1_FORCE_RESET
 
__HAL_RCC_SDIO_FORCE_RESET


	)

2431 
	#__HAL_RCC_SDMMC1_RELEASE_RESET
 
__HAL_RCC_SDIO_RELEASE_RESET


	)

2432 
	#__HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE
 
__HAL_RCC_SDIO_CLK_SLEEP_ENABLE


	)

2433 
	#__HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE
 
__HAL_RCC_SDIO_CLK_SLEEP_DISABLE


	)

2434 
	#__HAL_RCC_SDMMC1_CLK_ENABLE
 
__HAL_RCC_SDIO_CLK_ENABLE


	)

2435 
	#__HAL_RCC_SDMMC1_CLK_DISABLE
 
__HAL_RCC_SDIO_CLK_DISABLE


	)

2436 
	#__HAL_RCC_SDMMC1_IS_CLK_ENABLED
 
__HAL_RCC_SDIO_IS_CLK_ENABLED


	)

2437 
	#__HAL_RCC_SDMMC1_IS_CLK_DISABLED
 
__HAL_RCC_SDIO_IS_CLK_DISABLED


	)

2438 
	#Sdmmc1ClockS–eùiÚ
 
SdioClockS–eùiÚ


	)

2439 
	#RCC_PERIPHCLK_SDMMC1
 
RCC_PERIPHCLK_SDIO


	)

2440 
	#RCC_SDMMC1CLKSOURCE_CLK48
 
RCC_SDIOCLKSOURCE_CK48


	)

2441 
	#RCC_SDMMC1CLKSOURCE_SYSCLK
 
RCC_SDIOCLKSOURCE_SYSCLK


	)

2442 
	#__HAL_RCC_SDMMC1_CONFIG
 
__HAL_RCC_SDIO_CONFIG


	)

2443 
	#__HAL_RCC_GET_SDMMC1_SOURCE
 
__HAL_RCC_GET_SDIO_SOURCE


	)

2446 #ià
defšed
(
STM32F7
è|| defšed(
STM32L4
)

2447 
	#__HAL_RCC_SDIO_FORCE_RESET
 
__HAL_RCC_SDMMC1_FORCE_RESET


	)

2448 
	#__HAL_RCC_SDIO_RELEASE_RESET
 
__HAL_RCC_SDMMC1_RELEASE_RESET


	)

2449 
	#__HAL_RCC_SDIO_CLK_SLEEP_ENABLE
 
__HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE


	)

2450 
	#__HAL_RCC_SDIO_CLK_SLEEP_DISABLE
 
__HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE


	)

2451 
	#__HAL_RCC_SDIO_CLK_ENABLE
 
__HAL_RCC_SDMMC1_CLK_ENABLE


	)

2452 
	#__HAL_RCC_SDIO_CLK_DISABLE
 
__HAL_RCC_SDMMC1_CLK_DISABLE


	)

2453 
	#__HAL_RCC_SDIO_IS_CLK_ENABLED
 
__HAL_RCC_SDMMC1_IS_CLK_ENABLED


	)

2454 
	#__HAL_RCC_SDIO_IS_CLK_DISABLED
 
__HAL_RCC_SDMMC1_IS_CLK_DISABLED


	)

2455 
	#SdioClockS–eùiÚ
 
Sdmmc1ClockS–eùiÚ


	)

2456 
	#RCC_PERIPHCLK_SDIO
 
RCC_PERIPHCLK_SDMMC1


	)

2457 
	#__HAL_RCC_SDIO_CONFIG
 
__HAL_RCC_SDMMC1_CONFIG


	)

2458 
	#__HAL_RCC_GET_SDIO_SOURCE
 
__HAL_RCC_GET_SDMMC1_SOURCE


	)

2461 #ià
defšed
(
STM32F7
)

2462 
	#RCC_SDIOCLKSOURCE_CK48
 
RCC_SDMMC1CLKSOURCE_CLK48


	)

2463 
	#RCC_SDIOCLKSOURCE_SYSCLK
 
RCC_SDMMC1CLKSOURCE_SYSCLK


	)

2466 
	#__HAL_RCC_I2SCLK
 
__HAL_RCC_I2S_CONFIG


	)

2467 
	#__HAL_RCC_I2SCLK_CONFIG
 
__HAL_RCC_I2S_CONFIG


	)

2469 
	#__RCC_PLLSRC
 
RCC_GET_PLL_OSCSOURCE


	)

2471 
	#IS_RCC_MSIRANGE
 
IS_RCC_MSI_CLOCK_RANGE


	)

2472 
	#IS_RCC_RTCCLK_SOURCE
 
IS_RCC_RTCCLKSOURCE


	)

2473 
	#IS_RCC_SYSCLK_DIV
 
IS_RCC_HCLK


	)

2474 
	#IS_RCC_HCLK_DIV
 
IS_RCC_PCLK


	)

2475 
	#IS_RCC_PERIPHCLK
 
IS_RCC_PERIPHCLOCK


	)

2477 
	#RCC_IT_HSI14
 
RCC_IT_HSI14RDY


	)

2479 #ià
defšed
(
STM32L0
)

2480 
	#RCC_IT_LSECSS
 
RCC_IT_CSSLSE


	)

2481 
	#RCC_IT_CSS
 
RCC_IT_CSSHSE


	)

2484 
	#IS_RCC_MCOSOURCE
 
IS_RCC_MCO1SOURCE


	)

2485 
	#__HAL_RCC_MCO_CONFIG
 
__HAL_RCC_MCO1_CONFIG


	)

2486 
	#RCC_MCO_NODIV
 
RCC_MCODIV_1


	)

2487 
	#RCC_MCO_DIV1
 
RCC_MCODIV_1


	)

2488 
	#RCC_MCO_DIV2
 
RCC_MCODIV_2


	)

2489 
	#RCC_MCO_DIV4
 
RCC_MCODIV_4


	)

2490 
	#RCC_MCO_DIV8
 
RCC_MCODIV_8


	)

2491 
	#RCC_MCO_DIV16
 
RCC_MCODIV_16


	)

2492 
	#RCC_MCO_DIV32
 
RCC_MCODIV_32


	)

2493 
	#RCC_MCO_DIV64
 
RCC_MCODIV_64


	)

2494 
	#RCC_MCO_DIV128
 
RCC_MCODIV_128


	)

2495 
	#RCC_MCOSOURCE_NONE
 
RCC_MCO1SOURCE_NOCLOCK


	)

2496 
	#RCC_MCOSOURCE_LSI
 
RCC_MCO1SOURCE_LSI


	)

2497 
	#RCC_MCOSOURCE_LSE
 
RCC_MCO1SOURCE_LSE


	)

2498 
	#RCC_MCOSOURCE_SYSCLK
 
RCC_MCO1SOURCE_SYSCLK


	)

2499 
	#RCC_MCOSOURCE_HSI
 
RCC_MCO1SOURCE_HSI


	)

2500 
	#RCC_MCOSOURCE_HSI14
 
RCC_MCO1SOURCE_HSI14


	)

2501 
	#RCC_MCOSOURCE_HSI48
 
RCC_MCO1SOURCE_HSI48


	)

2502 
	#RCC_MCOSOURCE_HSE
 
RCC_MCO1SOURCE_HSE


	)

2503 
	#RCC_MCOSOURCE_PLLCLK_DIV1
 
RCC_MCO1SOURCE_PLLCLK


	)

2504 
	#RCC_MCOSOURCE_PLLCLK_NODIV
 
RCC_MCO1SOURCE_PLLCLK


	)

2505 
	#RCC_MCOSOURCE_PLLCLK_DIV2
 
RCC_MCO1SOURCE_PLLCLK_DIV2


	)

2507 
	#RCC_RTCCLKSOURCE_NONE
 
RCC_RTCCLKSOURCE_NO_CLK


	)

2509 
	#RCC_USBCLK_PLLSAI1
 
RCC_USBCLKSOURCE_PLLSAI1


	)

2510 
	#RCC_USBCLK_PLL
 
RCC_USBCLKSOURCE_PLL


	)

2511 
	#RCC_USBCLK_MSI
 
RCC_USBCLKSOURCE_MSI


	)

2512 
	#RCC_USBCLKSOURCE_PLLCLK
 
RCC_USBCLKSOURCE_PLL


	)

2513 
	#RCC_USBPLLCLK_DIV1
 
RCC_USBCLKSOURCE_PLL


	)

2514 
	#RCC_USBPLLCLK_DIV1_5
 
RCC_USBCLKSOURCE_PLL_DIV1_5


	)

2515 
	#RCC_USBPLLCLK_DIV2
 
RCC_USBCLKSOURCE_PLL_DIV2


	)

2516 
	#RCC_USBPLLCLK_DIV3
 
RCC_USBCLKSOURCE_PLL_DIV3


	)

2518 
	#HSION_B™Numb”
 
RCC_HSION_BIT_NUMBER


	)

2519 
	#HSION_BITNUMBER
 
RCC_HSION_BIT_NUMBER


	)

2520 
	#HSEON_B™Numb”
 
RCC_HSEON_BIT_NUMBER


	)

2521 
	#HSEON_BITNUMBER
 
RCC_HSEON_BIT_NUMBER


	)

2522 
	#MSION_BITNUMBER
 
RCC_MSION_BIT_NUMBER


	)

2523 
	#CSSON_B™Numb”
 
RCC_CSSON_BIT_NUMBER


	)

2524 
	#CSSON_BITNUMBER
 
RCC_CSSON_BIT_NUMBER


	)

2525 
	#PLLON_B™Numb”
 
RCC_PLLON_BIT_NUMBER


	)

2526 
	#PLLON_BITNUMBER
 
RCC_PLLON_BIT_NUMBER


	)

2527 
	#PLLI2SON_B™Numb”
 
RCC_PLLI2SON_BIT_NUMBER


	)

2528 
	#I2SSRC_B™Numb”
 
RCC_I2SSRC_BIT_NUMBER


	)

2529 
	#RTCEN_B™Numb”
 
RCC_RTCEN_BIT_NUMBER


	)

2530 
	#RTCEN_BITNUMBER
 
RCC_RTCEN_BIT_NUMBER


	)

2531 
	#BDRST_B™Numb”
 
RCC_BDRST_BIT_NUMBER


	)

2532 
	#BDRST_BITNUMBER
 
RCC_BDRST_BIT_NUMBER


	)

2533 
	#RTCRST_BITNUMBER
 
RCC_RTCRST_BIT_NUMBER


	)

2534 
	#LSION_B™Numb”
 
RCC_LSION_BIT_NUMBER


	)

2535 
	#LSION_BITNUMBER
 
RCC_LSION_BIT_NUMBER


	)

2536 
	#LSEON_B™Numb”
 
RCC_LSEON_BIT_NUMBER


	)

2537 
	#LSEON_BITNUMBER
 
RCC_LSEON_BIT_NUMBER


	)

2538 
	#LSEBYP_BITNUMBER
 
RCC_LSEBYP_BIT_NUMBER


	)

2539 
	#PLLSAION_B™Numb”
 
RCC_PLLSAION_BIT_NUMBER


	)

2540 
	#TIMPRE_B™Numb”
 
RCC_TIMPRE_BIT_NUMBER


	)

2541 
	#RMVF_B™Numb”
 
RCC_RMVF_BIT_NUMBER


	)

2542 
	#RMVF_BITNUMBER
 
RCC_RMVF_BIT_NUMBER


	)

2543 
	#RCC_CR2_HSI14TRIM_B™Numb”
 
RCC_HSI14TRIM_BIT_NUMBER


	)

2544 
	#CR_BYTE2_ADDRESS
 
RCC_CR_BYTE2_ADDRESS


	)

2545 
	#CIR_BYTE1_ADDRESS
 
RCC_CIR_BYTE1_ADDRESS


	)

2546 
	#CIR_BYTE2_ADDRESS
 
RCC_CIR_BYTE2_ADDRESS


	)

2547 
	#BDCR_BYTE0_ADDRESS
 
RCC_BDCR_BYTE0_ADDRESS


	)

2548 
	#DBP_TIMEOUT_VALUE
 
RCC_DBP_TIMEOUT_VALUE


	)

2549 
	#LSE_TIMEOUT_VALUE
 
RCC_LSE_TIMEOUT_VALUE


	)

2551 
	#CR_HSION_BB
 
RCC_CR_HSION_BB


	)

2552 
	#CR_CSSON_BB
 
RCC_CR_CSSON_BB


	)

2553 
	#CR_PLLON_BB
 
RCC_CR_PLLON_BB


	)

2554 
	#CR_PLLI2SON_BB
 
RCC_CR_PLLI2SON_BB


	)

2555 
	#CR_MSION_BB
 
RCC_CR_MSION_BB


	)

2556 
	#CSR_LSION_BB
 
RCC_CSR_LSION_BB


	)

2557 
	#CSR_LSEON_BB
 
RCC_CSR_LSEON_BB


	)

2558 
	#CSR_LSEBYP_BB
 
RCC_CSR_LSEBYP_BB


	)

2559 
	#CSR_RTCEN_BB
 
RCC_CSR_RTCEN_BB


	)

2560 
	#CSR_RTCRST_BB
 
RCC_CSR_RTCRST_BB


	)

2561 
	#CFGR_I2SSRC_BB
 
RCC_CFGR_I2SSRC_BB


	)

2562 
	#BDCR_RTCEN_BB
 
RCC_BDCR_RTCEN_BB


	)

2563 
	#BDCR_BDRST_BB
 
RCC_BDCR_BDRST_BB


	)

2564 
	#CR_HSEON_BB
 
RCC_CR_HSEON_BB


	)

2565 
	#CSR_RMVF_BB
 
RCC_CSR_RMVF_BB


	)

2566 
	#CR_PLLSAION_BB
 
RCC_CR_PLLSAION_BB


	)

2567 
	#DCKCFGR_TIMPRE_BB
 
RCC_DCKCFGR_TIMPRE_BB


	)

2569 
	#__HAL_RCC_CRS_ENABLE_FREQ_ERROR_COUNTER
 
__HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE


	)

2570 
	#__HAL_RCC_CRS_DISABLE_FREQ_ERROR_COUNTER
 
__HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE


	)

2571 
	#__HAL_RCC_CRS_ENABLE_AUTOMATIC_CALIB
 
__HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE


	)

2572 
	#__HAL_RCC_CRS_DISABLE_AUTOMATIC_CALIB
 
__HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE


	)

2573 
	#__HAL_RCC_CRS_CALCULATE_RELOADVALUE
 
__HAL_RCC_CRS_RELOADVALUE_CALCULATE


	)

2575 
	#__HAL_RCC_GET_IT_SOURCE
 
__HAL_RCC_GET_IT


	)

2583 
	#HAL_RNG_R—dyC®lback
(
__HANDLE__
è
	`HAL_RNG_R—dyD©aC®lback
((__HANDLE__), 
ušt32_t
 
¿ndom32b™
)

	)

2593 
	#__HAL_RTC_CLEAR_FLAG
 
__HAL_RTC_EXTI_CLEAR_FLAG


	)

2594 
	#__HAL_RTC_DISABLE_IT
 
__HAL_RTC_EXTI_DISABLE_IT


	)

2595 
	#__HAL_RTC_ENABLE_IT
 
__HAL_RTC_EXTI_ENABLE_IT


	)

2597 #ià
defšed
 (
STM32F1
)

2598 
	#__HAL_RTC_EXTI_CLEAR_FLAG
(
RTC_EXTI_LINE_ALARM_EVENT
è
	`__HAL_RTC_ALARM_EXTI_CLEAR_FLAG
()

	)

2600 
	#__HAL_RTC_EXTI_ENABLE_IT
(
RTC_EXTI_LINE_ALARM_EVENT
è
	`__HAL_RTC_ALARM_EXTI_ENABLE_IT
()

	)

2602 
	#__HAL_RTC_EXTI_DISABLE_IT
(
RTC_EXTI_LINE_ALARM_EVENT
è
	`__HAL_RTC_ALARM_EXTI_DISABLE_IT
()

	)

2604 
	#__HAL_RTC_EXTI_GET_FLAG
(
RTC_EXTI_LINE_ALARM_EVENT
è
	`__HAL_RTC_ALARM_EXTI_GET_FLAG
()

	)

2606 
	#__HAL_RTC_EXTI_GENERATE_SWIT
(
RTC_EXTI_LINE_ALARM_EVENT
è
	`__HAL_RTC_ALARM_EXTI_GENERATE_SWIT
()

	)

2608 
	#__HAL_RTC_EXTI_CLEAR_FLAG
(
__EXTI_LINE__
è(((__EXTI_LINE__è=ð
RTC_EXTI_LINE_ALARM_EVENT
è? 
	`__HAL_RTC_ALARM_EXTI_CLEAR_FLAG
() : \

2609 (((
__EXTI_LINE__
è=ð
RTC_EXTI_LINE_WAKEUPTIMER_EVENT
è? 
	`__HAL_RTC_WAKEUPTIMER_EXTI_CLEAR_FLAG
() : \

2610 
	`__HAL_RTC_TAMPER_TIMESTAMP_EXTI_CLEAR_FLAG
()))

	)

2611 
	#__HAL_RTC_EXTI_ENABLE_IT
(
__EXTI_LINE__
è(((__EXTI_LINE__è=ð
RTC_EXTI_LINE_ALARM_EVENT
è? 
	`__HAL_RTC_ALARM_EXTI_ENABLE_IT
() : \

2612 (((
__EXTI_LINE__
è=ð
RTC_EXTI_LINE_WAKEUPTIMER_EVENT
è? 
	`__HAL_RTC_WAKEUPTIMER_EXTI_ENABLE_IT
() : \

2613 
	`__HAL_RTC_TAMPER_TIMESTAMP_EXTI_ENABLE_IT
()))

	)

2614 
	#__HAL_RTC_EXTI_DISABLE_IT
(
__EXTI_LINE__
è(((__EXTI_LINE__è=ð
RTC_EXTI_LINE_ALARM_EVENT
è? 
	`__HAL_RTC_ALARM_EXTI_DISABLE_IT
() : \

2615 (((
__EXTI_LINE__
è=ð
RTC_EXTI_LINE_WAKEUPTIMER_EVENT
è? 
	`__HAL_RTC_WAKEUPTIMER_EXTI_DISABLE_IT
() : \

2616 
	`__HAL_RTC_TAMPER_TIMESTAMP_EXTI_DISABLE_IT
()))

	)

2617 
	#__HAL_RTC_EXTI_GET_FLAG
(
__EXTI_LINE__
è(((__EXTI_LINE__è=ð
RTC_EXTI_LINE_ALARM_EVENT
è? 
	`__HAL_RTC_ALARM_EXTI_GET_FLAG
() : \

2618 (((
__EXTI_LINE__
è=ð
RTC_EXTI_LINE_WAKEUPTIMER_EVENT
è? 
	`__HAL_RTC_WAKEUPTIMER_EXTI_GET_FLAG
() : \

2619 
	`__HAL_RTC_TAMPER_TIMESTAMP_EXTI_GET_FLAG
()))

	)

2620 
	#__HAL_RTC_EXTI_GENERATE_SWIT
(
__EXTI_LINE__
è(((__EXTI_LINE__è=ð
RTC_EXTI_LINE_ALARM_EVENT
è? 
	`__HAL_RTC_ALARM_EXTI_GENERATE_SWIT
() : \

2621 (((
__EXTI_LINE__
è=ð
RTC_EXTI_LINE_WAKEUPTIMER_EVENT
è? 
	`__HAL_RTC_WAKEUPTIMER_EXTI_GENERATE_SWIT
() : \

2622 
	`__HAL_RTC_TAMPER_TIMESTAMP_EXTI_GENERATE_SWIT
()))

	)

2625 
	#IS_ALARM
 
IS_RTC_ALARM


	)

2626 
	#IS_ALARM_MASK
 
IS_RTC_ALARM_MASK


	)

2627 
	#IS_TAMPER
 
IS_RTC_TAMPER


	)

2628 
	#IS_TAMPER_ERASE_MODE
 
IS_RTC_TAMPER_ERASE_MODE


	)

2629 
	#IS_TAMPER_FILTER
 
IS_RTC_TAMPER_FILTER


	)

2630 
	#IS_TAMPER_INTERRUPT
 
IS_RTC_TAMPER_INTERRUPT


	)

2631 
	#IS_TAMPER_MASKFLAG_STATE
 
IS_RTC_TAMPER_MASKFLAG_STATE


	)

2632 
	#IS_TAMPER_PRECHARGE_DURATION
 
IS_RTC_TAMPER_PRECHARGE_DURATION


	)

2633 
	#IS_TAMPER_PULLUP_STATE
 
IS_RTC_TAMPER_PULLUP_STATE


	)

2634 
	#IS_TAMPER_SAMPLING_FREQ
 
IS_RTC_TAMPER_SAMPLING_FREQ


	)

2635 
	#IS_TAMPER_TIMESTAMPONTAMPER_DETECTION
 
IS_RTC_TAMPER_TIMESTAMPONTAMPER_DETECTION


	)

2636 
	#IS_TAMPER_TRIGGER
 
IS_RTC_TAMPER_TRIGGER


	)

2637 
	#IS_WAKEUP_CLOCK
 
IS_RTC_WAKEUP_CLOCK


	)

2638 
	#IS_WAKEUP_COUNTER
 
IS_RTC_WAKEUP_COUNTER


	)

2640 
	#__RTC_WRITEPROTECTION_ENABLE
 
__HAL_RTC_WRITEPROTECTION_ENABLE


	)

2641 
	#__RTC_WRITEPROTECTION_DISABLE
 
__HAL_RTC_WRITEPROTECTION_DISABLE


	)

2651 
	#SD_OCR_CID_CSD_OVERWRIETE
 
SD_OCR_CID_CSD_OVERWRITE


	)

2652 
	#SD_CMD_SD_APP_STAUS
 
SD_CMD_SD_APP_STATUS


	)

2654 #ià
defšed
(
STM32F4
)

2655 
	#SD_SDMMC_DISABLED
 
SD_SDIO_DISABLED


	)

2656 
	#SD_SDMMC_FUNCTION_BUSY
 
SD_SDIO_FUNCTION_BUSY


	)

2657 
	#SD_SDMMC_FUNCTION_FAILED
 
SD_SDIO_FUNCTION_FAILED


	)

2658 
	#SD_SDMMC_UNKNOWN_FUNCTION
 
SD_SDIO_UNKNOWN_FUNCTION


	)

2659 
	#SD_CMD_SDMMC_SEN_OP_COND
 
SD_CMD_SDIO_SEN_OP_COND


	)

2660 
	#SD_CMD_SDMMC_RW_DIRECT
 
SD_CMD_SDIO_RW_DIRECT


	)

2661 
	#SD_CMD_SDMMC_RW_EXTENDED
 
SD_CMD_SDIO_RW_EXTENDED


	)

2662 
	#__HAL_SD_SDMMC_ENABLE
 
__HAL_SD_SDIO_ENABLE


	)

2663 
	#__HAL_SD_SDMMC_DISABLE
 
__HAL_SD_SDIO_DISABLE


	)

2664 
	#__HAL_SD_SDMMC_DMA_ENABLE
 
__HAL_SD_SDIO_DMA_ENABLE


	)

2665 
	#__HAL_SD_SDMMC_DMA_DISABLE
 
__HAL_SD_SDIO_DMA_DISABL


	)

2666 
	#__HAL_SD_SDMMC_ENABLE_IT
 
__HAL_SD_SDIO_ENABLE_IT


	)

2667 
	#__HAL_SD_SDMMC_DISABLE_IT
 
__HAL_SD_SDIO_DISABLE_IT


	)

2668 
	#__HAL_SD_SDMMC_GET_FLAG
 
__HAL_SD_SDIO_GET_FLAG


	)

2669 
	#__HAL_SD_SDMMC_CLEAR_FLAG
 
__HAL_SD_SDIO_CLEAR_FLAG


	)

2670 
	#__HAL_SD_SDMMC_GET_IT
 
__HAL_SD_SDIO_GET_IT


	)

2671 
	#__HAL_SD_SDMMC_CLEAR_IT
 
__HAL_SD_SDIO_CLEAR_IT


	)

2672 
	#SDMMC_STATIC_FLAGS
 
SDIO_STATIC_FLAGS


	)

2673 
	#SDMMC_CMD0TIMEOUT
 
SDIO_CMD0TIMEOUT


	)

2674 
	#SD_SDMMC_SEND_IF_COND
 
SD_SDIO_SEND_IF_COND


	)

2676 
	#SDMMC1_IRQn
 
SDIO_IRQn


	)

2677 
	#SDMMC1_IRQHªdËr
 
SDIO_IRQHªdËr


	)

2680 #ià
defšed
(
STM32F7
è|| defšed(
STM32L4
)

2681 
	#SD_SDIO_DISABLED
 
SD_SDMMC_DISABLED


	)

2682 
	#SD_SDIO_FUNCTION_BUSY
 
SD_SDMMC_FUNCTION_BUSY


	)

2683 
	#SD_SDIO_FUNCTION_FAILED
 
SD_SDMMC_FUNCTION_FAILED


	)

2684 
	#SD_SDIO_UNKNOWN_FUNCTION
 
SD_SDMMC_UNKNOWN_FUNCTION


	)

2685 
	#SD_CMD_SDIO_SEN_OP_COND
 
SD_CMD_SDMMC_SEN_OP_COND


	)

2686 
	#SD_CMD_SDIO_RW_DIRECT
 
SD_CMD_SDMMC_RW_DIRECT


	)

2687 
	#SD_CMD_SDIO_RW_EXTENDED
 
SD_CMD_SDMMC_RW_EXTENDED


	)

2688 
	#__HAL_SD_SDIO_ENABLE
 
__HAL_SD_SDMMC_ENABLE


	)

2689 
	#__HAL_SD_SDIO_DISABLE
 
__HAL_SD_SDMMC_DISABLE


	)

2690 
	#__HAL_SD_SDIO_DMA_ENABLE
 
__HAL_SD_SDMMC_DMA_ENABLE


	)

2691 
	#__HAL_SD_SDIO_DMA_DISABL
 
__HAL_SD_SDMMC_DMA_DISABLE


	)

2692 
	#__HAL_SD_SDIO_ENABLE_IT
 
__HAL_SD_SDMMC_ENABLE_IT


	)

2693 
	#__HAL_SD_SDIO_DISABLE_IT
 
__HAL_SD_SDMMC_DISABLE_IT


	)

2694 
	#__HAL_SD_SDIO_GET_FLAG
 
__HAL_SD_SDMMC_GET_FLAG


	)

2695 
	#__HAL_SD_SDIO_CLEAR_FLAG
 
__HAL_SD_SDMMC_CLEAR_FLAG


	)

2696 
	#__HAL_SD_SDIO_GET_IT
 
__HAL_SD_SDMMC_GET_IT


	)

2697 
	#__HAL_SD_SDIO_CLEAR_IT
 
__HAL_SD_SDMMC_CLEAR_IT


	)

2698 
	#SDIO_STATIC_FLAGS
 
SDMMC_STATIC_FLAGS


	)

2699 
	#SDIO_CMD0TIMEOUT
 
SDMMC_CMD0TIMEOUT


	)

2700 
	#SD_SDIO_SEND_IF_COND
 
SD_SDMMC_SEND_IF_COND


	)

2702 
	#SDIO_IRQn
 
SDMMC1_IRQn


	)

2703 
	#SDIO_IRQHªdËr
 
SDMMC1_IRQHªdËr


	)

2713 
	#__SMARTCARD_ENABLE_IT
 
__HAL_SMARTCARD_ENABLE_IT


	)

2714 
	#__SMARTCARD_DISABLE_IT
 
__HAL_SMARTCARD_DISABLE_IT


	)

2715 
	#__SMARTCARD_ENABLE
 
__HAL_SMARTCARD_ENABLE


	)

2716 
	#__SMARTCARD_DISABLE
 
__HAL_SMARTCARD_DISABLE


	)

2717 
	#__SMARTCARD_DMA_REQUEST_ENABLE
 
__HAL_SMARTCARD_DMA_REQUEST_ENABLE


	)

2718 
	#__SMARTCARD_DMA_REQUEST_DISABLE
 
__HAL_SMARTCARD_DMA_REQUEST_DISABLE


	)

2720 
	#__HAL_SMARTCARD_GETCLOCKSOURCE
 
SMARTCARD_GETCLOCKSOURCE


	)

2721 
	#__SMARTCARD_GETCLOCKSOURCE
 
SMARTCARD_GETCLOCKSOURCE


	)

2723 
	#IS_SMARTCARD_ONEBIT_SAMPLING
 
IS_SMARTCARD_ONE_BIT_SAMPLE


	)

2732 
	#__HAL_SMBUS_RESET_CR1
 
SMBUS_RESET_CR1


	)

2733 
	#__HAL_SMBUS_RESET_CR2
 
SMBUS_RESET_CR2


	)

2734 
	#__HAL_SMBUS_GENERATE_START
 
SMBUS_GENERATE_START


	)

2735 
	#__HAL_SMBUS_GET_ADDR_MATCH
 
SMBUS_GET_ADDR_MATCH


	)

2736 
	#__HAL_SMBUS_GET_DIR
 
SMBUS_GET_DIR


	)

2737 
	#__HAL_SMBUS_GET_STOP_MODE
 
SMBUS_GET_STOP_MODE


	)

2738 
	#__HAL_SMBUS_GET_PEC_MODE
 
SMBUS_GET_PEC_MODE


	)

2739 
	#__HAL_SMBUS_GET_ALERT_ENABLED
 
SMBUS_GET_ALERT_ENABLED


	)

2748 
	#__HAL_SPI_1LINE_TX
 
SPI_1LINE_TX


	)

2749 
	#__HAL_SPI_1LINE_RX
 
SPI_1LINE_RX


	)

2750 
	#__HAL_SPI_RESET_CRC
 
SPI_RESET_CRC


	)

2760 
	#__HAL_UART_GETCLOCKSOURCE
 
UART_GETCLOCKSOURCE


	)

2761 
	#__HAL_UART_MASK_COMPUTATION
 
UART_MASK_COMPUTATION


	)

2762 
	#__UART_GETCLOCKSOURCE
 
UART_GETCLOCKSOURCE


	)

2763 
	#__UART_MASK_COMPUTATION
 
UART_MASK_COMPUTATION


	)

2765 
	#IS_UART_WAKEUPMETHODE
 
IS_UART_WAKEUPMETHOD


	)

2767 
	#IS_UART_ONEBIT_SAMPLE
 
IS_UART_ONE_BIT_SAMPLE


	)

2768 
	#IS_UART_ONEBIT_SAMPLING
 
IS_UART_ONE_BIT_SAMPLE


	)

2779 
	#__USART_ENABLE_IT
 
__HAL_USART_ENABLE_IT


	)

2780 
	#__USART_DISABLE_IT
 
__HAL_USART_DISABLE_IT


	)

2781 
	#__USART_ENABLE
 
__HAL_USART_ENABLE


	)

2782 
	#__USART_DISABLE
 
__HAL_USART_DISABLE


	)

2784 
	#__HAL_USART_GETCLOCKSOURCE
 
USART_GETCLOCKSOURCE


	)

2785 
	#__USART_GETCLOCKSOURCE
 
USART_GETCLOCKSOURCE


	)

2794 
	#USB_EXTI_LINE_WAKEUP
 
USB_WAKEUP_EXTI_LINE


	)

2796 
	#USB_FS_EXTI_TRIGGER_RISING_EDGE
 
USB_OTG_FS_WAKEUP_EXTI_RISING_EDGE


	)

2797 
	#USB_FS_EXTI_TRIGGER_FALLING_EDGE
 
USB_OTG_FS_WAKEUP_EXTI_FALLING_EDGE


	)

2798 
	#USB_FS_EXTI_TRIGGER_BOTH_EDGE
 
USB_OTG_FS_WAKEUP_EXTI_RISING_FALLING_EDGE


	)

2799 
	#USB_FS_EXTI_LINE_WAKEUP
 
USB_OTG_FS_WAKEUP_EXTI_LINE


	)

2801 
	#USB_HS_EXTI_TRIGGER_RISING_EDGE
 
USB_OTG_HS_WAKEUP_EXTI_RISING_EDGE


	)

2802 
	#USB_HS_EXTI_TRIGGER_FALLING_EDGE
 
USB_OTG_HS_WAKEUP_EXTI_FALLING_EDGE


	)

2803 
	#USB_HS_EXTI_TRIGGER_BOTH_EDGE
 
USB_OTG_HS_WAKEUP_EXTI_RISING_FALLING_EDGE


	)

2804 
	#USB_HS_EXTI_LINE_WAKEUP
 
USB_OTG_HS_WAKEUP_EXTI_LINE


	)

2806 
	#__HAL_USB_EXTI_ENABLE_IT
 
__HAL_USB_WAKEUP_EXTI_ENABLE_IT


	)

2807 
	#__HAL_USB_EXTI_DISABLE_IT
 
__HAL_USB_WAKEUP_EXTI_DISABLE_IT


	)

2808 
	#__HAL_USB_EXTI_GET_FLAG
 
__HAL_USB_WAKEUP_EXTI_GET_FLAG


	)

2809 
	#__HAL_USB_EXTI_CLEAR_FLAG
 
__HAL_USB_WAKEUP_EXTI_CLEAR_FLAG


	)

2810 
	#__HAL_USB_EXTI_SET_RISING_EDGE_TRIGGER
 
__HAL_USB_WAKEUP_EXTI_ENABLE_RISING_EDGE


	)

2811 
	#__HAL_USB_EXTI_SET_FALLING_EDGE_TRIGGER
 
__HAL_USB_WAKEUP_EXTI_ENABLE_FALLING_EDGE


	)

2812 
	#__HAL_USB_EXTI_SET_FALLINGRISING_TRIGGER
 
__HAL_USB_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE


	)

2814 
	#__HAL_USB_FS_EXTI_ENABLE_IT
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_IT


	)

2815 
	#__HAL_USB_FS_EXTI_DISABLE_IT
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_DISABLE_IT


	)

2816 
	#__HAL_USB_FS_EXTI_GET_FLAG
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_GET_FLAG


	)

2817 
	#__HAL_USB_FS_EXTI_CLEAR_FLAG
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_CLEAR_FLAG


	)

2818 
	#__HAL_USB_FS_EXTI_SET_RISING_EGDE_TRIGGER
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_EDGE


	)

2819 
	#__HAL_USB_FS_EXTI_SET_FALLING_EGDE_TRIGGER
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_FALLING_EDGE


	)

2820 
	#__HAL_USB_FS_EXTI_SET_FALLINGRISING_TRIGGER
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE


	)

2821 
	#__HAL_USB_FS_EXTI_GENERATE_SWIT
 
__HAL_USB_OTG_FS_WAKEUP_EXTI_GENERATE_SWIT


	)

2823 
	#__HAL_USB_HS_EXTI_ENABLE_IT
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_IT


	)

2824 
	#__HAL_USB_HS_EXTI_DISABLE_IT
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_DISABLE_IT


	)

2825 
	#__HAL_USB_HS_EXTI_GET_FLAG
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_GET_FLAG


	)

2826 
	#__HAL_USB_HS_EXTI_CLEAR_FLAG
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_CLEAR_FLAG


	)

2827 
	#__HAL_USB_HS_EXTI_SET_RISING_EGDE_TRIGGER
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_EDGE


	)

2828 
	#__HAL_USB_HS_EXTI_SET_FALLING_EGDE_TRIGGER
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_FALLING_EDGE


	)

2829 
	#__HAL_USB_HS_EXTI_SET_FALLINGRISING_TRIGGER
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE


	)

2830 
	#__HAL_USB_HS_EXTI_GENERATE_SWIT
 
__HAL_USB_OTG_HS_WAKEUP_EXTI_GENERATE_SWIT


	)

2832 
	#HAL_PCD_AùiveRemÙeWakeup
 
HAL_PCD_Aùiv©eRemÙeWakeup


	)

2833 
	#HAL_PCD_DeAùiveRemÙeWakeup
 
HAL_PCD_DeAùiv©eRemÙeWakeup


	)

2835 
	#HAL_PCD_S‘TxFiFo
 
HAL_PCDEx_S‘TxFiFo


	)

2836 
	#HAL_PCD_S‘RxFiFo
 
HAL_PCDEx_S‘RxFiFo


	)

2844 
	#__HAL_TIM_S‘ICP»sÿËrV®ue
 
TIM_SET_ICPRESCALERVALUE


	)

2845 
	#__HAL_TIM_Re£tICP»sÿËrV®ue
 
TIM_RESET_ICPRESCALERVALUE


	)

2847 
	#TIM_GET_ITSTATUS
 
__HAL_TIM_GET_IT_SOURCE


	)

2848 
	#TIM_GET_CLEAR_IT
 
__HAL_TIM_CLEAR_IT


	)

2850 
	#__HAL_TIM_GET_ITSTATUS
 
__HAL_TIM_GET_IT_SOURCE


	)

2852 
	#__HAL_TIM_DIRECTION_STATUS
 
__HAL_TIM_IS_TIM_COUNTING_DOWN


	)

2853 
	#__HAL_TIM_PRESCALER
 
__HAL_TIM_SET_PRESCALER


	)

2854 
	#__HAL_TIM_S‘CouÁ”
 
__HAL_TIM_SET_COUNTER


	)

2855 
	#__HAL_TIM_G‘CouÁ”
 
__HAL_TIM_GET_COUNTER


	)

2856 
	#__HAL_TIM_S‘AutÜ–ßd
 
__HAL_TIM_SET_AUTORELOAD


	)

2857 
	#__HAL_TIM_G‘AutÜ–ßd
 
__HAL_TIM_GET_AUTORELOAD


	)

2858 
	#__HAL_TIM_S‘ClockDivisiÚ
 
__HAL_TIM_SET_CLOCKDIVISION


	)

2859 
	#__HAL_TIM_G‘ClockDivisiÚ
 
__HAL_TIM_GET_CLOCKDIVISION


	)

2860 
	#__HAL_TIM_S‘ICP»sÿËr
 
__HAL_TIM_SET_ICPRESCALER


	)

2861 
	#__HAL_TIM_G‘ICP»sÿËr
 
__HAL_TIM_GET_ICPRESCALER


	)

2862 
	#__HAL_TIM_S‘Com·»
 
__HAL_TIM_SET_COMPARE


	)

2863 
	#__HAL_TIM_G‘Com·»
 
__HAL_TIM_GET_COMPARE


	)

2872 
	#__HAL_ETH_EXTI_ENABLE_IT
 
__HAL_ETH_WAKEUP_EXTI_ENABLE_IT


	)

2873 
	#__HAL_ETH_EXTI_DISABLE_IT
 
__HAL_ETH_WAKEUP_EXTI_DISABLE_IT


	)

2874 
	#__HAL_ETH_EXTI_GET_FLAG
 
__HAL_ETH_WAKEUP_EXTI_GET_FLAG


	)

2875 
	#__HAL_ETH_EXTI_CLEAR_FLAG
 
__HAL_ETH_WAKEUP_EXTI_CLEAR_FLAG


	)

2876 
	#__HAL_ETH_EXTI_SET_RISING_EGDE_TRIGGER
 
__HAL_ETH_WAKEUP_EXTI_ENABLE_RISING_EDGE_TRIGGER


	)

2877 
	#__HAL_ETH_EXTI_SET_FALLING_EGDE_TRIGGER
 
__HAL_ETH_WAKEUP_EXTI_ENABLE_FALLING_EDGE_TRIGGER


	)

2878 
	#__HAL_ETH_EXTI_SET_FALLINGRISING_TRIGGER
 
__HAL_ETH_WAKEUP_EXTI_ENABLE_FALLINGRISING_TRIGGER


	)

2880 
	#ETH_PROMISCIOUSMODE_ENABLE
 
ETH_PROMISCUOUS_MODE_ENABLE


	)

2881 
	#ETH_PROMISCIOUSMODE_DISABLE
 
ETH_PROMISCUOUS_MODE_DISABLE


	)

2882 
	#IS_ETH_PROMISCIOUS_MODE
 
IS_ETH_PROMISCUOUS_MODE


	)

2890 
	#__HAL_LTDC_LAYER
 
LTDC_LAYER


	)

2898 
	#SAI_OUTPUTDRIVE_DISABLED
 
SAI_OUTPUTDRIVE_DISABLE


	)

2899 
	#SAI_OUTPUTDRIVE_ENABLED
 
SAI_OUTPUTDRIVE_ENABLE


	)

2900 
	#SAI_MASTERDIVIDER_ENABLED
 
SAI_MASTERDIVIDER_ENABLE


	)

2901 
	#SAI_MASTERDIVIDER_DISABLED
 
SAI_MASTERDIVIDER_DISABLE


	)

2902 
	#SAI_STREOMODE
 
SAI_STEREOMODE


	)

2903 
	#SAI_FIFOStus_Em±y
 
SAI_FIFOSTATUS_EMPTY


	)

2904 
	#SAI_FIFOStus_Less1Qu¬‹rFuÎ
 
SAI_FIFOSTATUS_LESS1QUARTERFULL


	)

2905 
	#SAI_FIFOStus_1Qu¬‹rFuÎ
 
SAI_FIFOSTATUS_1QUARTERFULL


	)

2906 
	#SAI_FIFOStus_H®fFuÎ
 
SAI_FIFOSTATUS_HALFFULL


	)

2907 
	#SAI_FIFOStus_3Qu¬‹rsFuÎ
 
SAI_FIFOSTATUS_3QUARTERFULL


	)

2908 
	#SAI_FIFOStus_FuÎ
 
SAI_FIFOSTATUS_FULL


	)

2909 
	#IS_SAI_BLOCK_MONO_STREO_MODE
 
IS_SAI_BLOCK_MONO_STEREO_MODE


	)

2924 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal.h

40 #iâdeà
__STM32L0xx_HAL_H


41 
	#__STM32L0xx_HAL_H


	)

43 #ifdeà
__ýlu¥lus


48 
	~"¡m32l0xx_h®_cÚf.h
"

64 
	#SYSCFG_BOOT_MAINFLASH
 ((
ušt32_t
)0x00000000)

	)

65 
	#SYSCFG_BOOT_SYSTEMFLASH
 ((
ušt32_t
)
SYSCFG_CFGR1_BOOT_MODE_0
)

	)

66 
	#SYSCFG_BOOT_SRAM
 ((
ušt32_t
)
SYSCFG_CFGR1_BOOT_MODE
)

	)

75 
	#DBGMCU_SLEEP
 
DBGMCU_CR_DBG_SLEEP


	)

76 
	#DBGMCU_STOP
 
DBGMCU_CR_DBG_STOP


	)

77 
	#DBGMCU_STANDBY
 
DBGMCU_CR_DBG_STANDBY


	)

78 
	#IS_DBGMCU_PERIPH
(
__PERIPH__
è((((__PERIPH__è& (~(
DBGMCU_CR_DBG
))è=ð0x00è&& ((__PERIPH__è!ð0x00))

	)

85 #ià
defšed
 (
LCD_BASE
)

89 
	#SYSCFG_LCD_EXT_CAPA
 
SYSCFG_CFGR2_CAPA


	)

90 
	#SYSCFG_VLCD_PB2_EXT_CAPA_ON
 
SYSCFG_CFGR2_CAPA_0


	)

91 
	#SYSCFG_VLCD_PB12_EXT_CAPA_ON
 
SYSCFG_CFGR2_CAPA_1


	)

92 
	#SYSCFG_VLCD_PE11_EXT_CAPA_ON
 
SYSCFG_CFGR2_CAPA_2


	)

93 #ià
defšed
 (
SYSCFG_CFGR2_CAPA_3
)

94 
	#SYSCFG_VLCD_PB0_EXT_CAPA_ON
 
SYSCFG_CFGR2_CAPA_3


	)

96 #ià
defšed
 (
SYSCFG_CFGR2_CAPA_4
)

97 
	#SYSCFG_VLCD_PE12_EXT_CAPA_ON
 
SYSCFG_CFGR2_CAPA_4


	)

108 
	#SYSCFG_VREFINT_OUT_NONE
 ((
ušt32_t
)0x00000000è

	)

109 
	#SYSCFG_VREFINT_OUT_PB0
 
SYSCFG_CFGR3_VREF_OUT_0


	)

110 
	#SYSCFG_VREFINT_OUT_PB1
 
SYSCFG_CFGR3_VREF_OUT_1


	)

111 
	#SYSCFG_VREFINT_OUT_PB0_PB1
 
SYSCFG_CFGR3_VREF_OUT


	)

113 
	#IS_SYSCFG_VREFINT_OUT_SELECT
(
OUTPUT
è(((OUTPUTè=ð
SYSCFG_VREFINT_OUT_NONE
) || \

114 ((
OUTPUT
è=ð
SYSCFG_VREFINT_OUT_PB0
) || \

115 ((
OUTPUT
è=ð
SYSCFG_VREFINT_OUT_PB1
) || \

116 ((
OUTPUT
è=ð
SYSCFG_VREFINT_OUT_PB0_PB1
))

	)

124 
	#SYSCFG_FLAG_VREFINT_READY
 
SYSCFG_CFGR3_VREFINT_RDYF


	)

126 
	#IS_SYSCFG_FLAG
(
FLAG
è((FLAGè=ð
SYSCFG_FLAG_VREFINT_READY
))

	)

137 #ià
defšed
 (
SYSCFG_CFGR2_I2C_PB6_FMP
)

138 
	#SYSCFG_FASTMODEPLUS_PB6
 
SYSCFG_CFGR2_I2C_PB6_FMP


	)

140 #ià
defšed
 (
SYSCFG_CFGR2_I2C_PB7_FMP
)

141 
	#SYSCFG_FASTMODEPLUS_PB7
 
SYSCFG_CFGR2_I2C_PB7_FMP


	)

143 #ià
defšed
 (
SYSCFG_CFGR2_I2C_PB8_FMP
)

144 
	#SYSCFG_FASTMODEPLUS_PB8
 
SYSCFG_CFGR2_I2C_PB8_FMP


	)

146 #ià
defšed
 (
SYSCFG_CFGR2_I2C_PB9_FMP
)

147 
	#SYSCFG_FASTMODEPLUS_PB9
 
SYSCFG_CFGR2_I2C_PB9_FMP


	)

150 
	#IS_SYSCFG_FASTMODEPLUS
(
PIN
è((((PINè& (
SYSCFG_FASTMODEPLUS_PB6
)) == SYSCFG_FASTMODEPLUS_PB6) || \

151 (((
PIN
è& (
SYSCFG_FASTMODEPLUS_PB7
)) == SYSCFG_FASTMODEPLUS_PB7) || \

152 (((
PIN
è& (
SYSCFG_FASTMODEPLUS_PB8
)) == SYSCFG_FASTMODEPLUS_PB8) || \

153 (((
PIN
è& (
SYSCFG_FASTMODEPLUS_PB9
)è=ðSYSCFG_FASTMODEPLUS_PB9è)

	)

167 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_TIM2_STOP
)

171 
	#__HAL_DBGMCU_FREEZE_TIM2
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
,
DBGMCU_APB1_FZ_DBG_TIM2_STOP
)

	)

172 
	#__HAL_DBGMCU_UNFREEZE_TIM2
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
,
DBGMCU_APB1_FZ_DBG_TIM2_STOP
)

	)

175 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_TIM3_STOP
)

179 
	#__HAL_DBGMCU_FREEZE_TIM3
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
,
DBGMCU_APB1_FZ_DBG_TIM3_STOP
)

	)

180 
	#__HAL_DBGMCU_UNFREEZE_TIM3
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
,
DBGMCU_APB1_FZ_DBG_TIM3_STOP
)

	)

183 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_TIM6_STOP
)

187 
	#__HAL_DBGMCU_FREEZE_TIM6
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_TIM6_STOP
)

	)

188 
	#__HAL_DBGMCU_UNFREEZE_TIM6
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_TIM6_STOP
)

	)

191 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_TIM7_STOP
)

195 
	#__HAL_DBGMCU_FREEZE_TIM7
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_TIM7_STOP
)

	)

196 
	#__HAL_DBGMCU_UNFREEZE_TIM7
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_TIM7_STOP
)

	)

199 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_RTC_STOP
)

203 
	#__HAL_DBGMCU_FREEZE_RTC
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_RTC_STOP
)

	)

204 
	#__HAL_DBGMCU_UNFREEZE_RTC
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_RTC_STOP
)

	)

207 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_WWDG_STOP
)

211 
	#__HAL_DBGMCU_FREEZE_WWDG
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_WWDG_STOP
)

	)

212 
	#__HAL_DBGMCU_UNFREEZE_WWDG
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_WWDG_STOP
)

	)

215 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_IWDG_STOP
)

219 
	#__HAL_DBGMCU_FREEZE_IWDG
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_IWDG_STOP
)

	)

220 
	#__HAL_DBGMCU_UNFREEZE_IWDG
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_IWDG_STOP
)

	)

223 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_I2C1_STOP
)

227 
	#__HAL_DBGMCU_FREEZE_I2C1_TIMEOUT
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_I2C1_STOP
)

	)

228 
	#__HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT_DBGMCU
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_I2C1_STOP
)

	)

231 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_I2C2_STOP
)

235 
	#__HAL_DBGMCU_FREEZE_I2C2_TIMEOUT_DBGMCU
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_I2C2_STOP
)

	)

236 
	#__HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT_DBGMCU
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_I2C2_STOP
)

	)

239 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_I2C3_STOP
)

243 
	#__HAL_DBGMCU_FREEZE_I2C3_TIMEOUT
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_I2C3_STOP
)

	)

244 
	#__HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
, 
DBGMCU_APB1_FZ_DBG_I2C3_STOP
)

	)

247 #ià
defšed
 (
DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
)

251 
	#__HAL_DBGMCU_FREEZE_LPTIMER
(è
	`SET_BIT
(
DBGMCU
->
APB1FZ
 ,
DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
)

	)

252 
	#__HAL_DBGMCU_UNFREEZE_LPTIMER
(è
	`CLEAR_BIT
(
DBGMCU
->
APB1FZ
 ,
DBGMCU_APB1_FZ_DBG_LPTIMER_STOP
)

	)

255 #ià
defšed
 (
DBGMCU_APB2_FZ_DBG_TIM22_STOP
)

259 
	#__HAL_DBGMCU_FREEZE_TIM22
(è
	`SET_BIT
(
DBGMCU
->
APB2FZ
, 
DBGMCU_APB2_FZ_DBG_TIM22_STOP
)

	)

260 
	#__HAL_DBGMCU_UNFREEZE_TIM22
(è
	`CLEAR_BIT
(
DBGMCU
->
APB2FZ
, 
DBGMCU_APB2_FZ_DBG_TIM22_STOP
)

	)

263 #ià
defšed
 (
DBGMCU_APB2_FZ_DBG_TIM21_STOP
)

267 
	#__HAL_DBGMCU_FREEZE_TIM21
(è
	`SET_BIT
(
DBGMCU
->
APB2FZ
, 
DBGMCU_APB2_FZ_DBG_TIM21_STOP
)

	)

268 
	#__HAL_DBGMCU_UNFREEZE_TIM21
(è
	`CLEAR_BIT
(
DBGMCU
->
APB2FZ
, 
DBGMCU_APB2_FZ_DBG_TIM21_STOP
)

	)

273 
	#__HAL_SYSCFG_REMAPMEMORY_FLASH
(è
	`CLEAR_BIT
(
SYSCFG
->
CFGR1
, 
SYSCFG_CFGR1_MEM_MODE
)

	)

277 
	#__HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH
(è
	`MODIFY_REG
(
SYSCFG
->
CFGR1
, 
SYSCFG_CFGR1_MEM_MODE
, 
SYSCFG_CFGR1_MEM_MODE_0
)

	)

282 
	#__HAL_SYSCFG_REMAPMEMORY_SRAM
(è
	`MODIFY_REG
(
SYSCFG
->
CFGR1
, 
SYSCFG_CFGR1_MEM_MODE
, 
SYSCFG_CFGR1_MEM_MODE_0
 | 
SYSCFG_CFGR1_MEM_MODE_1
)

	)

291 
	#__HAL_SYSCFG_DBG_LP_CONFIG
(
__DBGLPMODE__
èdØ{
	`as£¹_·¿m
(
	`IS_DBGMCU_PERIPH
(__DBGLPMODE__)); \

292 
	`MODIFY_REG
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG
, (
__DBGLPMODE__
)); \

293 } 0)

	)

301 
	#__HAL_SYSCFG_GET_BOOT_MODE
(è
	`READ_BIT
(
SYSCFG
->
CFGR1
, 
SYSCFG_CFGR1_BOOT_MODE
)

	)

309 
	#__HAL_SYSCFG_GET_FLAG
(
__FLAG__
è(((
SYSCFG
->
CFGR3
è& (__FLAG__)è=ð(__FLAG__))

	)

318 
	#__HAL_SYSCFG_FASTMODEPLUS_ENABLE
(
__FASTMODEPLUS__
èdØ{
	`as£¹_·¿m
(
	`IS_SYSCFG_FASTMODEPLUS
((__FASTMODEPLUS__))); \

319 
	`SET_BIT
(
SYSCFG
->
CFGR2
, 
__FASTMODEPLUS__
); \

320 }0)

	)

328 
	#__HAL_SYSCFG_FASTMODEPLUS_DISABLE
(
__FASTMODEPLUS__
èdØ{
	`as£¹_·¿m
(
	`IS_SYSCFG_FASTMODEPLUS
((__FASTMODEPLUS__))); \

329 
	`CLEAR_BIT
(
SYSCFG
->
CFGR2
, 
__FASTMODEPLUS__
); \

330 }0)

	)

344 
HAL_StusTy³Def
 
HAL_In™
();

345 
HAL_StusTy³Def
 
HAL_DeIn™
();

346 
HAL_M¥In™
();

347 
HAL_M¥DeIn™
();

348 
HAL_StusTy³Def
 
HAL_In™Tick
 (
ušt32_t
 
TickPriÜ™y
);

358 
HAL_IncTick
();

359 
HAL_D–ay
(
__IO
 
ušt32_t
 
D–ay
);

360 
ušt32_t
 
HAL_G‘Tick
();

361 
HAL_Su¥’dTick
();

362 
HAL_ResumeTick
();

363 
ušt32_t
 
HAL_G‘H®V”siÚ
();

364 
ušt32_t
 
HAL_G‘REVID
();

365 
ušt32_t
 
HAL_G‘DEVID
();

366 
HAL_DBGMCU_EÇbËDBGSË•Mode
();

367 
HAL_DBGMCU_Di§bËDBGSË•Mode
();

368 
HAL_DBGMCU_EÇbËDBGStÝMode
();

369 
HAL_DBGMCU_Di§bËDBGStÝMode
();

370 
HAL_DBGMCU_EÇbËDBGSndbyMode
();

371 
HAL_DBGMCU_Di§bËDBGSndbyMode
();

372 
HAL_DBGMCU_DBG_EÇbËLowPow”CÚfig
(
ušt32_t
 
P”h
);

373 
HAL_DBGMCU_DBG_Di§bËLowPow”CÚfig
(
ušt32_t
 
P”h
);

374 
ušt32_t
 
HAL_SYSCFG_G‘BoÙMode
();

375 
HAL_SYSCFG_EÇbËVREFINT
();

376 
HAL_SYSCFG_Di§bËVREFINT
();

377 
HAL_SYSCFG_EÇbË_Lock_VREFINT
();

378 
HAL_SYSCFG_Di§bË_Lock_VREFINT
();

379 
HAL_SYSCFG_VREFINT_OuutS–eù
(
ušt32_t
 
SYSCFG_V»fšt_OUTPUT
);

407 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_adc.h

40 #iâdeà
__STM32L0xx_ADC_H


41 
	#__STM32L0xx_ADC_H


	)

43 #ifdeà
__ýlu¥lus


48 
	~"¡m32l0xx_h®_def.h
"

67 
	#HAL_ADC_STATE_RESET
 ((
ušt32_t
)0x00000000è

	)

68 
	#HAL_ADC_STATE_READY
 ((
ušt32_t
)0x00000001è

	)

69 
	#HAL_ADC_STATE_BUSY_INTERNAL
 ((
ušt32_t
)0x00000002è

	)

70 
	#HAL_ADC_STATE_TIMEOUT
 ((
ušt32_t
)0x00000004è

	)

73 
	#HAL_ADC_STATE_ERROR_INTERNAL
 ((
ušt32_t
)0x00000010è

	)

74 
	#HAL_ADC_STATE_ERROR_CONFIG
 ((
ušt32_t
)0x00000020è

	)

75 
	#HAL_ADC_STATE_ERROR_DMA
 ((
ušt32_t
)0x00000040è

	)

78 
	#HAL_ADC_STATE_REG_BUSY
 ((
ušt32_t
)0x00000100è

	)

80 
	#HAL_ADC_STATE_REG_EOC
 ((
ušt32_t
)0x00000200è

	)

81 
	#HAL_ADC_STATE_REG_OVR
 ((
ušt32_t
)0x00000400è

	)

82 
	#HAL_ADC_STATE_REG_EOSMP
 ((
ušt32_t
)0x00000800è

	)

85 
	#HAL_ADC_STATE_INJ_BUSY
 ((
ušt32_t
)0x00001000è

	)

87 
	#HAL_ADC_STATE_INJ_EOC
 ((
ušt32_t
)0x00002000è

	)

88 
	#HAL_ADC_STATE_INJ_JQOVF
 ((
ušt32_t
)0x00004000è

	)

91 
	#HAL_ADC_STATE_AWD1
 ((
ušt32_t
)0x00010000è

	)

92 
	#HAL_ADC_STATE_AWD2
 ((
ušt32_t
)0x00020000è

	)

93 
	#HAL_ADC_STATE_AWD3
 ((
ušt32_t
)0x00040000è

	)

96 
	#HAL_ADC_STATE_MULTIMODE_SLAVE
 ((
ušt32_t
)0x00100000è

	)

104 
ušt32_t
 
R©io
;

106 
ušt32_t
 
RightB™Shiá
;

108 
ušt32_t
 
Trigg”edMode
;

111 }
	tADC_Ov”§m¶šgTy³Def
;

121 
ušt32_t
 
Ov”§m¶šgMode
;

124 
ADC_Ov”§m¶šgTy³Def
 
Ov”§m¶e
;

126 
ušt32_t
 
ClockP»sÿËr
;

132 
ušt32_t
 
ResÞutiÚ
;

135 
ušt32_t
 
Sam¶šgTime
;

138 
ušt32_t
 
SÿnCÚvMode
;

144 
ušt32_t
 
D©aAlign
;

147 
ušt32_t
 
CÚtšuousCÚvMode
;

150 
ušt32_t
 
DiscÚtšuousCÚvMode
;

155 
ušt32_t
 
Ex‹º®TrigCÚv
;

159 
ušt32_t
 
Ex‹º®TrigCÚvEdge
;

163 
ušt32_t
 
DMACÚtšuousReque¡s
;

168 
ušt32_t
 
EOCS–eùiÚ
;

171 
ušt32_t
 
Ov”run
;

175 
ušt32_t
 
LowPow”AutoWa™
;

180 
ušt32_t
 
LowPow”F»qu’cyMode
;

184 
ušt32_t
 
LowPow”AutoPow”Off
;

188 }
	tADC_In™Ty³Def
;

195 
ADC_Ty³Def
 *
In¡ªû
;

197 
ADC_In™Ty³Def
 
In™
;

199 
DMA_HªdËTy³Def
 *
DMA_HªdË
;

201 
HAL_LockTy³Def
 
Lock
;

203 
__IO
 
ušt32_t
 
S‹
;

205 
__IO
 
ušt32_t
 
E¼ÜCode
;

206 }
	tADC_HªdËTy³Def
;

213 
ušt32_t
 
ChªÃl
;

216 
ušt32_t
 
Rªk
;

221 }
	tADC_ChªÃlCÚfTy³Def
;

229 
ušt32_t
 
W©chdogMode
;

231 
ušt32_t
 
ChªÃl
;

234 
ušt32_t
 
ITMode
;

236 
ušt32_t
 
HighTh»shÞd
;

239 
ušt32_t
 
LowTh»shÞd
;

242 }
	tADC_AÇlogWDGCÚfTy³Def
;

258 
	#HAL_ADC_ERROR_NONE
 ((
ušt32_t
)0x00è

	)

259 
	#HAL_ADC_ERROR_INTERNAL
 ((
ušt32_t
)0x01è

	)

261 
	#HAL_ADC_ERROR_OVR
 ((
ušt32_t
)0x02è

	)

262 
	#HAL_ADC_ERROR_DMA
 ((
ušt32_t
)0x04è

	)

276 
	#ADC_ENABLE_TIMEOUT
 10

	)

277 
	#ADC_DISABLE_TIMEOUT
 10

	)

278 
	#ADC_STOP_CONVERSION_TIMEOUT
 10

	)

282 
	#ADC_DELAY_10US_MIN_CPU_CYCLES
 1800

	)

290 
	#ADC_CLOCK_ASYNC_DIV1
 ((
ušt32_t
)0x00000000è

	)

291 
	#ADC_CLOCK_ASYNC_DIV2
 (
ADC_CCR_PRESC_0
è

	)

292 
	#ADC_CLOCK_ASYNC_DIV4
 (
ADC_CCR_PRESC_1
è

	)

293 
	#ADC_CLOCK_ASYNC_DIV6
 (
ADC_CCR_PRESC_1
 | 
ADC_CCR_PRESC_0
è

	)

294 
	#ADC_CLOCK_ASYNC_DIV8
 (
ADC_CCR_PRESC_2
è

	)

295 
	#ADC_CLOCK_ASYNC_DIV10
 (
ADC_CCR_PRESC_2
 | 
ADC_CCR_PRESC_0
è

	)

296 
	#ADC_CLOCK_ASYNC_DIV12
 (
ADC_CCR_PRESC_2
 | 
ADC_CCR_PRESC_1
è

	)

297 
	#ADC_CLOCK_ASYNC_DIV16
 (
ADC_CCR_PRESC_2
 | 
ADC_CCR_PRESC_1
 | 
ADC_CCR_PRESC_0
è

	)

298 
	#ADC_CLOCK_ASYNC_DIV32
 (
ADC_CCR_PRESC_3
è

	)

299 
	#ADC_CLOCK_ASYNC_DIV64
 (
ADC_CCR_PRESC_3
 | 
ADC_CCR_PRESC_0
è

	)

300 
	#ADC_CLOCK_ASYNC_DIV128
 (
ADC_CCR_PRESC_3
 | 
ADC_CCR_PRESC_1
è

	)

301 
	#ADC_CLOCK_ASYNC_DIV256
 (
ADC_CCR_PRESC_3
 | 
ADC_CCR_PRESC_1
 | 
ADC_CCR_PRESC_0
è

	)

303 
	#ADC_CLOCK_SYNC_PCLK_DIV1
 ((
ušt32_t
)
ADC_CFGR2_CKMODE
è

	)

307 
	#ADC_CLOCK_SYNC_PCLK_DIV2
 ((
ušt32_t
)
ADC_CFGR2_CKMODE_0
è

	)

308 
	#ADC_CLOCK_SYNC_PCLK_DIV4
 ((
ušt32_t
)
ADC_CFGR2_CKMODE_1
è

	)

317 
	#ADC_RESOLUTION_12B
 ((
ušt32_t
)0x00000000è

	)

318 
	#ADC_RESOLUTION_10B
 ((
ušt32_t
)
ADC_CFGR1_RES_0
è

	)

319 
	#ADC_RESOLUTION_8B
 ((
ušt32_t
)
ADC_CFGR1_RES_1
è

	)

320 
	#ADC_RESOLUTION_6B
 ((
ušt32_t
)
ADC_CFGR1_RES
è

	)

328 
	#ADC_DATAALIGN_RIGHT
 ((
ušt32_t
)0x00000000)

	)

329 
	#ADC_DATAALIGN_LEFT
 ((
ušt32_t
)
ADC_CFGR1_ALIGN
)

	)

338 
	#ADC_EXTERNALTRIGCONVEDGE_NONE
 ((
ušt32_t
)0x00000000)

	)

339 
	#ADC_EXTERNALTRIGCONVEDGE_RISING
 ((
ušt32_t
)
ADC_CFGR1_EXTEN_0
)

	)

340 
	#ADC_EXTERNALTRIGCONVEDGE_FALLING
 ((
ušt32_t
)
ADC_CFGR1_EXTEN_1
)

	)

341 
	#ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING
 ((
ušt32_t
)
ADC_CFGR1_EXTEN
)

	)

349 
	#ADC_EOC_SINGLE_CONV
 ((
ušt32_t
è
ADC_ISR_EOC
)

	)

350 
	#ADC_EOC_SEQ_CONV
 ((
ušt32_t
è
ADC_ISR_EOS
)

	)

351 
	#ADC_EOC_SINGLE_SEQ_CONV
 ((
ušt32_t
)(
ADC_ISR_EOC
 | 
ADC_ISR_EOS
)è

	)

359 
	#ADC_OVR_DATA_PRESERVED
 ((
ušt32_t
)0x00000000)

	)

360 
	#ADC_OVR_DATA_OVERWRITTEN
 ((
ušt32_t
)
ADC_CFGR1_OVRMOD
)

	)

369 
	#ADC_RANK_CHANNEL_NUMBER
 ((
ušt32_t
)0x00001000è

	)

370 
	#ADC_RANK_NONE
 ((
ušt32_t
)0x00001001è

	)

379 
	#ADC_CHANNEL_0
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL0
))

	)

380 
	#ADC_CHANNEL_1
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL1
è| 
ADC_CFGR1_AWDCH_0
)

	)

381 
	#ADC_CHANNEL_2
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL2
è| 
ADC_CFGR1_AWDCH_1
)

	)

382 
	#ADC_CHANNEL_3
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL3
)| 
ADC_CFGR1_AWDCH_1
 | 
ADC_CFGR1_AWDCH_0
)

	)

383 
	#ADC_CHANNEL_4
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL4
)| 
ADC_CFGR1_AWDCH_2
)

	)

384 
	#ADC_CHANNEL_5
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL5
)| 
ADC_CFGR1_AWDCH_2
| 
ADC_CFGR1_AWDCH_0
)

	)

385 
	#ADC_CHANNEL_6
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL6
)| 
ADC_CFGR1_AWDCH_2
| 
ADC_CFGR1_AWDCH_1
)

	)

386 
	#ADC_CHANNEL_7
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL7
)| 
ADC_CFGR1_AWDCH_2
| 
ADC_CFGR1_AWDCH_1
 | 
ADC_CFGR1_AWDCH_0
)

	)

387 
	#ADC_CHANNEL_8
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL8
)| 
ADC_CFGR1_AWDCH_3
)

	)

388 
	#ADC_CHANNEL_9
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL9
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_0
)

	)

389 
	#ADC_CHANNEL_10
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL10
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_1
)

	)

390 
	#ADC_CHANNEL_11
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL11
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_1
| 
ADC_CFGR1_AWDCH_0
)

	)

391 
	#ADC_CHANNEL_12
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL12
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_2
)

	)

392 
	#ADC_CHANNEL_13
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL13
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_2
| 
ADC_CFGR1_AWDCH_0
)

	)

393 
	#ADC_CHANNEL_14
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL14
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_2
| 
ADC_CFGR1_AWDCH_1
)

	)

394 
	#ADC_CHANNEL_15
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL15
)| 
ADC_CFGR1_AWDCH_3
| 
ADC_CFGR1_AWDCH_2
| 
ADC_CFGR1_AWDCH_1
| 
ADC_CFGR1_AWDCH_0
)

	)

395 #ià
defšed
 (
STM32L053xx
è|| defšed (
STM32L063xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L083xx
)

396 
	#ADC_CHANNEL_16
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL16
)| 
ADC_CFGR1_AWDCH_4
)

	)

398 
	#ADC_CHANNEL_17
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL17
)| 
ADC_CFGR1_AWDCH_4
| 
ADC_CFGR1_AWDCH_0
)

	)

399 
	#ADC_CHANNEL_18
 ((
ušt32_t
)(
ADC_CHSELR_CHSEL18
)| 
ADC_CFGR1_AWDCH_4
| 
ADC_CFGR1_AWDCH_1
)

	)

402 #ià
defšed
 (
STM32L053xx
è|| defšed (
STM32L063xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L083xx
)

403 
	#ADC_CHANNEL_VLCD
 
ADC_CHANNEL_16


	)

405 
	#ADC_CHANNEL_VREFINT
 
ADC_CHANNEL_17


	)

406 
	#ADC_CHANNEL_TEMPSENSOR
 
ADC_CHANNEL_18


	)

414 
	#ADC_CHANNEL_MASK
 ((
ušt32_t
)0x0007FFFF)

	)

415 
	#ADC_CHANNEL_AWD_MASK
 ((
ušt32_t
)0x7C000000)

	)

425 
	#ADC_SAMPLETIME_1CYCLE_5
 ((
ušt32_t
)0x00000000è

	)

426 
	#ADC_SAMPLETIME_7CYCLES_5
 ((
ušt32_t
)
ADC_SMPR_SMPR_0
è

	)

427 
	#ADC_SAMPLETIME_13CYCLES_5
 ((
ušt32_t
)
ADC_SMPR_SMPR_1
è

	)

428 
	#ADC_SAMPLETIME_28CYCLES_5
 ((
ušt32_t
)(
ADC_SMPR_SMPR_1
 | 
ADC_SMPR_SMPR_0
)è

	)

429 
	#ADC_SAMPLETIME_41CYCLES_5
 ((
ušt32_t
)
ADC_SMPR_SMPR_2
è

	)

430 
	#ADC_SAMPLETIME_55CYCLES_5
 ((
ušt32_t
)(
ADC_SMPR_SMPR_2
 | 
ADC_SMPR_SMPR_0
)è

	)

431 
	#ADC_SAMPLETIME_71CYCLES_5
 ((
ušt32_t
)(
ADC_SMPR_SMPR_2
 | 
ADC_SMPR_SMPR_1
)è

	)

432 
	#ADC_SAMPLETIME_239CYCLES_5
 ((
ušt32_t
)
ADC_SMPR_SMPR
è

	)

452 
	#ADC_SCAN_DIRECTION_FORWARD
 ((
ušt32_t
)0x00000001è

	)

453 
	#ADC_SCAN_DIRECTION_BACKWARD
 ((
ušt32_t
)0x00000002è

	)

455 
	#ADC_SCAN_ENABLE
 
ADC_SCAN_DIRECTION_FORWARD


	)

464 
	#ADC_OVERSAMPLING_RATIO_2
 ((
ušt32_t
)0x00000000è

	)

465 
	#ADC_OVERSAMPLING_RATIO_4
 ((
ušt32_t
)0x00000004è

	)

466 
	#ADC_OVERSAMPLING_RATIO_8
 ((
ušt32_t
)0x00000008è

	)

467 
	#ADC_OVERSAMPLING_RATIO_16
 ((
ušt32_t
)0x0000000Cè

	)

468 
	#ADC_OVERSAMPLING_RATIO_32
 ((
ušt32_t
)0x00000010è

	)

469 
	#ADC_OVERSAMPLING_RATIO_64
 ((
ušt32_t
)0x00000014è

	)

470 
	#ADC_OVERSAMPLING_RATIO_128
 ((
ušt32_t
)0x00000018è

	)

471 
	#ADC_OVERSAMPLING_RATIO_256
 ((
ušt32_t
)0x0000001Cè

	)

479 
	#ADC_RIGHTBITSHIFT_NONE
 ((
ušt32_t
)0x00000000è

	)

480 
	#ADC_RIGHTBITSHIFT_1
 ((
ušt32_t
)0x00000020è

	)

481 
	#ADC_RIGHTBITSHIFT_2
 ((
ušt32_t
)0x00000040è

	)

482 
	#ADC_RIGHTBITSHIFT_3
 ((
ušt32_t
)0x00000060è

	)

483 
	#ADC_RIGHTBITSHIFT_4
 ((
ušt32_t
)0x00000080è

	)

484 
	#ADC_RIGHTBITSHIFT_5
 ((
ušt32_t
)0x000000A0è

	)

485 
	#ADC_RIGHTBITSHIFT_6
 ((
ušt32_t
)0x000000C0è

	)

486 
	#ADC_RIGHTBITSHIFT_7
 ((
ušt32_t
)0x000000E0è

	)

487 
	#ADC_RIGHTBITSHIFT_8
 ((
ušt32_t
)0x00000100è

	)

495 
	#ADC_TRIGGEREDMODE_SINGLE_TRIGGER
 ((
ušt32_t
)0x00000000è

	)

496 
	#ADC_TRIGGEREDMODE_MULTI_TRIGGER
 ((
ušt32_t
)0x00000200è

	)

504 
	#ADC_ANALOGWATCHDOG_NONE
 ((
ušt32_t
è0x00000000)

	)

505 
	#ADC_ANALOGWATCHDOG_SINGLE_REG
 ((
ušt32_t
)(
ADC_CFGR1_AWDSGL
 | 
ADC_CFGR1_AWDEN
))

	)

506 
	#ADC_ANALOGWATCHDOG_ALL_REG
 ((
ušt32_t
è
ADC_CFGR1_AWDEN
)

	)

514 
	#ADC_REGULAR_GROUP
 ((
ušt32_t
)(
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
))

	)

522 
	#ADC_AWD_EVENT
 ((
ušt32_t
)
ADC_FLAG_AWD
)

	)

523 
	#ADC_OVR_EVENT
 ((
ušt32_t
)
ADC_FLAG_OVR
)

	)

531 
	#ADC_IT_RDY
 
ADC_IER_ADRDYIE


	)

532 
	#ADC_IT_EOSMP
 
ADC_IER_EOSMPIE


	)

533 
	#ADC_IT_EOC
 
ADC_IER_EOCIE


	)

534 
	#ADC_IT_EOS
 
ADC_IER_EOSEQIE


	)

535 
	#ADC_IT_OVR
 
ADC_IER_OVRIE


	)

536 
	#ADC_IT_AWD
 
ADC_IER_AWDIE


	)

537 
	#ADC_IT_EOCAL
 
ADC_IER_EOCALIE


	)

547 
	#ADC_FLAG_RDY
 
ADC_ISR_ADRDY


	)

548 
	#ADC_FLAG_EOSMP
 
ADC_ISR_EOSMP


	)

549 
	#ADC_FLAG_EOC
 
ADC_ISR_EOC


	)

550 
	#ADC_FLAG_EOS
 
ADC_ISR_EOSEQ


	)

551 
	#ADC_FLAG_OVR
 
ADC_ISR_OVR


	)

552 
	#ADC_FLAG_AWD
 
ADC_ISR_AWD


	)

553 
	#ADC_FLAG_EOCAL
 
ADC_ISR_EOCAL


	)

556 
	#ADC_FLAG_ALL
 (
ADC_FLAG_RDY
 | 
ADC_FLAG_EOSMP
 | 
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
 | \

557 
ADC_FLAG_OVR
 | 
ADC_FLAG_AWD
 | 
ADC_FLAG_EOCAL
)

	)

574 
	#__HAL_ADC_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 
HAL_ADC_STATE_RESET
)

	)

581 
	#__HAL_ADC_ENABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR
 |ð
ADC_CR_ADEN
)

	)

588 
	#ADC_ENABLING_CONDITIONS
(
__HANDLE__
) \

589 (ÐÐ((
__HANDLE__
)->
In¡ªû
->
CR
) & \

590 (
ADC_CR_ADCAL
 | 
ADC_CR_ADSTP
 | 
ADC_CR_ADSTART
 | \

591 
ADC_CR_ADDIS
 | 
ADC_CR_ADEN
 ) \

592 è=ð
RESET
 \

593 è? 
SET
 : 
RESET
)

	)

600 
	#__HAL_ADC_DISABLE
(
__HANDLE__
) \

602 (
__HANDLE__
)->
In¡ªû
->
CR
 |ð
ADC_CR_ADDIS
; \

603 
	`__HAL_ADC_CLEAR_FLAG
((
__HANDLE__
), (
ADC_FLAG_EOSMP
 | 
ADC_FLAG_RDY
)); \

604 } 0)

	)

611 
	#ADC_DISABLING_CONDITIONS
(
__HANDLE__
) \

612 (ÐÐ((
__HANDLE__
)->
In¡ªû
->
CR
) & \

613 (
ADC_CR_ADSTART
 | 
ADC_CR_ADEN
)) == ADC_CR_ADEN \

614 è? 
SET
 : 
RESET
)

	)

621 
	#ADC_IS_ENABLE
(
__HANDLE__
) \

622 (Ð((((
__HANDLE__
)->
In¡ªû
->
CR
è& (
ADC_CR_ADEN
 | 
ADC_CR_ADDIS
)) == ADC_CR_ADEN) && \

623 ((((
__HANDLE__
)->
In¡ªû
->
ISR
è& 
ADC_FLAG_RDY
) == ADC_FLAG_RDY) \

624 è? 
SET
 : 
RESET
)

	)

631 
	#ADC_GET_RESOLUTION
(
__HANDLE__
è(((__HANDLE__)->
In¡ªû
->
CFGR1
è& 
ADC_CFGR1_RES
)

	)

638 
	#ADC_IS_SOFTWARE_START_REGULAR
(
__HANDLE__
) \

639 (((
__HANDLE__
)->
In¡ªû
->
CFGR1
 & 
ADC_CFGR1_EXTEN
è=ð
RESET
)

	)

648 
	#ADC_IS_CONVERSION_ONGOING_REGULAR
(
__HANDLE__
) \

649 (Ð(((
__HANDLE__
)->
In¡ªû
->
CR
è& 
ADC_CR_ADSTART
è=ð
RESET
 \

650 è? 
RESET
 : 
SET
)

	)

657 
	#ADC_CONTINUOUS
(
_CONTINUOUS_MODE_
è((_CONTINUOUS_MODE_è<< 13)

	)

664 
	#ADC_SCANDIR
(
_SCAN_MODE_
) \

665 ÐÐ(
_SCAN_MODE_
è=ð(
ADC_SCAN_DIRECTION_BACKWARD
) \

666 )? (
ADC_CFGR1_SCANDIR
) : (0x00000000) \

667 )

	)

674 
	#__HAL_ADC_CFGR1_DISCONTINUOUS_NUM
(
_NBR_DISCONTINUOUS_CONV_
è(((_NBR_DISCONTINUOUS_CONV_è- 1è<< 17)

	)

681 
	#ADC_DMACONTREQ
(
_DMACÚtReq_MODE_
è((_DMACÚtReq_MODE_è<< 1)

	)

688 
	#__HAL_ADC_CFGR1_AutoD–ay
(
_AutoD–ay_
è((_AutoD–ay_è<< 14)

	)

695 
	#__HAL_ADC_CFGR1_AUTOFF
(
_AUTOFF_
è((_AUTOFF_è<< 15)

	)

702 
	#ADC_TRX_HIGHTHRESHOLD
(
_Th»shÞd_
è((_Th»shÞd_è<< 16)

	)

709 
	#__HAL_ADC_CCR_LOWFREQUENCY
(
_LOW_FREQUENCY_MODE_
è((_LOW_FREQUENCY_MODE_è<< 25)

	)

723 
	#ADC_OFFSET_SHIFT_RESOLUTION
(
__HANDLE__
, 
_Off£t_
) \

724 ((
_Off£t_
è<< ((((
__HANDLE__
)->
In¡ªû
->
CFGR
 & 
ADC_CFGR1_RES
è>> 3)*2))

	)

738 
	#ADC_AWD1THRESHOLD_SHIFT_RESOLUTION
(
__HANDLE__
, 
_Th»shÞd_
) \

739 ((
_Th»shÞd_
è<< ((((
__HANDLE__
)->
In¡ªû
->
CFGR1
 & 
ADC_CFGR1_RES
è>> 3)*2))

	)

747 
	#__HAL_ADC_V®ue_Shiá_Ëá
(
_V®ue_
, 
_Shiá_
è((_V®ue_è<< (_Shiá_))

	)

756 
	#__HAL_ADC_ENABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
) \

757 (((
__HANDLE__
)->
In¡ªû
->
IER
è|ð(
__INTERRUPT__
))

	)

765 
	#__HAL_ADC_DISABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
) \

766 (((
__HANDLE__
)->
In¡ªû
->
IER
è&ð~(
__INTERRUPT__
))

	)

775 
	#__HAL_ADC_GET_IT_SOURCE
(
__HANDLE__
, 
__INTERRUPT__
) \

776 (((
__HANDLE__
)->
In¡ªû
->
IER
 & (
__INTERRUPT__
)è=ð(__INTERRUPT__))

	)

785 
	#__HAL_ADC_CLEAR_FLAG
(
__HANDLE__
, 
__FLAG__
) \

786 (((
__HANDLE__
)->
In¡ªû
->
ISR
èð(
__FLAG__
))

	)

794 
	#__HAL_ADC_GET_FLAG
(
__HANDLE__
, 
__FLAG__
) \

795 ((((
__HANDLE__
)->
In¡ªû
->
ISR
è& (
__FLAG__
)è=ð(__FLAG__))

	)

805 
	#ADC_STATE_CLR_SET
 
MODIFY_REG


	)

812 
	#ADC_CLEAR_ERRORCODE
(
__HANDLE__
) \

813 ((
__HANDLE__
)->
E¼ÜCode
 = 
HAL_ADC_ERROR_NONE
)

	)

824 
	#__HAL_ADC_CLOCK_PRESCALER
(
__HANDLE__
) \

826 ià((((
__HANDLE__
)->
In™
.
ClockP»sÿËr
è=ð
ADC_CLOCK_SYNC_PCLK_DIV1
) || \

827 (((
__HANDLE__
)->
In™
.
ClockP»sÿËr
è=ð
ADC_CLOCK_SYNC_PCLK_DIV2
) || \

828 (((
__HANDLE__
)->
In™
.
ClockP»sÿËr
è=ð
ADC_CLOCK_SYNC_PCLK_DIV4
)) \

830 (
__HANDLE__
)->
In¡ªû
->
CFGR2
 &ð~(
ADC_CFGR2_CKMODE
); \

831 (
__HANDLE__
)->
In¡ªû
->
CFGR2
 |ð(__HANDLE__)->
In™
.
ClockP»sÿËr
; \

836 (
__HANDLE__
)->
In¡ªû
->
CFGR2
 &ð~(
ADC_CFGR2_CKMODE
); \

837 
ADC
->
CCR
 &ð~(
ADC_CCR_PRESC
); \

838 
ADC
->
CCR
 |ð(
__HANDLE__
)->
In™
.
ClockP»sÿËr
; \

840 } 0)

	)

843 
	#IS_ADC_CLOCKPRESCALER
(
ADC_CLOCK
è(((ADC_CLOCKè=ð
ADC_CLOCK_ASYNC_DIV1
) ||\

844 ((
ADC_CLOCK
è=ð
ADC_CLOCK_SYNC_PCLK_DIV1
) ||\

845 ((
ADC_CLOCK
è=ð
ADC_CLOCK_SYNC_PCLK_DIV2
) ||\

846 ((
ADC_CLOCK
è=ð
ADC_CLOCK_SYNC_PCLK_DIV4
) ||\

847 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV1
 ) ||\

848 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV2
 ) ||\

849 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV4
 ) ||\

850 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV6
 ) ||\

851 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV8
 ) ||\

852 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV10
 ) ||\

853 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV12
 ) ||\

854 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV16
 ) ||\

855 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV32
 ) ||\

856 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV64
 ) ||\

857 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV128
 ) ||\

858 ((
ADC_CLOCK
è=ð
ADC_CLOCK_ASYNC_DIV256
))

	)

860 
	#IS_ADC_RESOLUTION
(
RESOLUTION
è(((RESOLUTIONè=ð
ADC_RESOLUTION_12B
) || \

861 ((
RESOLUTION
è=ð
ADC_RESOLUTION_10B
) || \

862 ((
RESOLUTION
è=ð
ADC_RESOLUTION_8B
) || \

863 ((
RESOLUTION
è=ð
ADC_RESOLUTION_6B
))

	)

865 
	#IS_ADC_RESOLUTION_8_6_BITS
(
RESOLUTION
è(((RESOLUTIONè=ð
ADC_RESOLUTION_8B
) || \

866 ((
RESOLUTION
è=ð
ADC_RESOLUTION_6B
))

	)

868 
	#IS_ADC_DATA_ALIGN
(
ALIGN
è(((ALIGNè=ð
ADC_DATAALIGN_RIGHT
) || \

869 ((
ALIGN
è=ð
ADC_DATAALIGN_LEFT
))

	)

871 
	#IS_ADC_EXTTRIG_EDGE
(
EDGE
è(((EDGEè=ð
ADC_EXTERNALTRIGCONVEDGE_NONE
) || \

872 ((
EDGE
è=ð
ADC_EXTERNALTRIGCONVEDGE_RISING
) || \

873 ((
EDGE
è=ð
ADC_EXTERNALTRIGCONVEDGE_FALLING
) || \

874 ((
EDGE
è=ð
ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING
))

	)

876 
	#IS_ADC_EOC_SELECTION
(
EOC_SELECTION
è(((EOC_SELECTIONè=ð
ADC_EOC_SINGLE_CONV
) || \

877 ((
EOC_SELECTION
è=ð
ADC_EOC_SEQ_CONV
) || \

878 ((
EOC_SELECTION
è=ð
ADC_EOC_SINGLE_SEQ_CONV
))

	)

880 
	#IS_ADC_OVERRUN
(
OVR
è(((OVRè=ð
ADC_OVR_DATA_PRESERVED
) || \

881 ((
OVR
è=ð
ADC_OVR_DATA_OVERWRITTEN
))

	)

883 
	#IS_ADC_RANK
(
WATCHDOG
è(((WATCHDOGè=ð
ADC_RANK_CHANNEL_NUMBER
) || \

884 ((
WATCHDOG
è=ð
ADC_RANK_NONE
))

	)

886 #ià
defšed
 (
STM32L053xx
è|| defšed (
STM32L063xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L083xx
)

887 
	#IS_ADC_CHANNEL
(
CHANNEL
è(((CHANNELè=ð
ADC_CHANNEL_0
) || \

888 ((
CHANNEL
è=ð
ADC_CHANNEL_1
) || \

889 ((
CHANNEL
è=ð
ADC_CHANNEL_2
) || \

890 ((
CHANNEL
è=ð
ADC_CHANNEL_3
) || \

891 ((
CHANNEL
è=ð
ADC_CHANNEL_4
) || \

892 ((
CHANNEL
è=ð
ADC_CHANNEL_5
) || \

893 ((
CHANNEL
è=ð
ADC_CHANNEL_6
) || \

894 ((
CHANNEL
è=ð
ADC_CHANNEL_7
) || \

895 ((
CHANNEL
è=ð
ADC_CHANNEL_8
) || \

896 ((
CHANNEL
è=ð
ADC_CHANNEL_9
) || \

897 ((
CHANNEL
è=ð
ADC_CHANNEL_10
) || \

898 ((
CHANNEL
è=ð
ADC_CHANNEL_11
) || \

899 ((
CHANNEL
è=ð
ADC_CHANNEL_12
) || \

900 ((
CHANNEL
è=ð
ADC_CHANNEL_13
) || \

901 ((
CHANNEL
è=ð
ADC_CHANNEL_14
) || \

902 ((
CHANNEL
è=ð
ADC_CHANNEL_15
) || \

903 ((
CHANNEL
è=ð
ADC_CHANNEL_TEMPSENSOR
) || \

904 ((
CHANNEL
è=ð
ADC_CHANNEL_VREFINT
) || \

905 ((
CHANNEL
è=ð
ADC_CHANNEL_VLCD
))

	)

907 
	#IS_ADC_CHANNEL
(
CHANNEL
è(((CHANNELè=ð
ADC_CHANNEL_0
) || \

908 ((
CHANNEL
è=ð
ADC_CHANNEL_1
) || \

909 ((
CHANNEL
è=ð
ADC_CHANNEL_2
) || \

910 ((
CHANNEL
è=ð
ADC_CHANNEL_3
) || \

911 ((
CHANNEL
è=ð
ADC_CHANNEL_4
) || \

912 ((
CHANNEL
è=ð
ADC_CHANNEL_5
) || \

913 ((
CHANNEL
è=ð
ADC_CHANNEL_6
) || \

914 ((
CHANNEL
è=ð
ADC_CHANNEL_7
) || \

915 ((
CHANNEL
è=ð
ADC_CHANNEL_8
) || \

916 ((
CHANNEL
è=ð
ADC_CHANNEL_9
) || \

917 ((
CHANNEL
è=ð
ADC_CHANNEL_10
) || \

918 ((
CHANNEL
è=ð
ADC_CHANNEL_11
) || \

919 ((
CHANNEL
è=ð
ADC_CHANNEL_12
) || \

920 ((
CHANNEL
è=ð
ADC_CHANNEL_13
) || \

921 ((
CHANNEL
è=ð
ADC_CHANNEL_14
) || \

922 ((
CHANNEL
è=ð
ADC_CHANNEL_15
) || \

923 ((
CHANNEL
è=ð
ADC_CHANNEL_TEMPSENSOR
) || \

924 ((
CHANNEL
è=ð
ADC_CHANNEL_VREFINT
))

	)

927 
	#IS_ADC_SAMPLE_TIME
(
TIME
è(((TIMEè=ð
ADC_SAMPLETIME_1CYCLE_5
 ) || \

928 ((
TIME
è=ð
ADC_SAMPLETIME_7CYCLES_5
 ) || \

929 ((
TIME
è=ð
ADC_SAMPLETIME_13CYCLES_5
 ) || \

930 ((
TIME
è=ð
ADC_SAMPLETIME_28CYCLES_5
 ) || \

931 ((
TIME
è=ð
ADC_SAMPLETIME_41CYCLES_5
 ) || \

932 ((
TIME
è=ð
ADC_SAMPLETIME_55CYCLES_5
 ) || \

933 ((
TIME
è=ð
ADC_SAMPLETIME_71CYCLES_5
 ) || \

934 ((
TIME
è=ð
ADC_SAMPLETIME_239CYCLES_5
))

	)

936 
	#IS_ADC_SCAN_MODE
(
SCAN_MODE
è(((SCAN_MODEè=ð
ADC_SCAN_DIRECTION_FORWARD
) || \

937 ((
SCAN_MODE
è=ð
ADC_SCAN_DIRECTION_BACKWARD
))

	)

939 
	#IS_ADC_OVERSAMPLING_RATIO
(
RATIO
è(((RATIOè=ð
ADC_OVERSAMPLING_RATIO_2
 ) || \

940 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_4
 ) || \

941 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_8
 ) || \

942 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_16
 ) || \

943 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_32
 ) || \

944 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_64
 ) || \

945 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_128
 ) || \

946 ((
RATIO
è=ð
ADC_OVERSAMPLING_RATIO_256
 ))

	)

948 
	#IS_ADC_RIGHT_BIT_SHIFT
(
SHIFT
è(((SHIFTè=ð
ADC_RIGHTBITSHIFT_NONE
) || \

949 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_1
 ) || \

950 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_2
 ) || \

951 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_3
 ) || \

952 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_4
 ) || \

953 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_5
 ) || \

954 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_6
 ) || \

955 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_7
 ) || \

956 ((
SHIFT
è=ð
ADC_RIGHTBITSHIFT_8
 ))

	)

958 
	#IS_ADC_TRIGGERED_OVERSAMPLING_MODE
(
MODE
è(((MODEè=ð
ADC_TRIGGEREDMODE_SINGLE_TRIGGER
) || \

959 ((
MODE
è=ð
ADC_TRIGGEREDMODE_MULTI_TRIGGER
è)

	)

961 
	#IS_ADC_ANALOG_WATCHDOG_MODE
(
WATCHDOG
è(((WATCHDOGè=ð
ADC_ANALOGWATCHDOG_NONE
 ) || \

962 ((
WATCHDOG
è=ð
ADC_ANALOGWATCHDOG_SINGLE_REG
) || \

963 ((
WATCHDOG
è=ð
ADC_ANALOGWATCHDOG_ALL_REG
 ))

	)

965 
	#IS_ADC_CONVERSION_GROUP
(
CONVERSION
è((CONVERSIONè=ð
ADC_REGULAR_GROUP
)

	)

967 
	#IS_ADC_EVENT_TYPE
(
EVENT
è(((EVENTè=ð
ADC_AWD_EVENT
) || \

968 ((
EVENT
è=ð
ADC_OVR_EVENT
))

	)

975 
	#IS_ADC_RANGE
(
RESOLUTION
, 
ADC_VALUE
) \

976 ((((
RESOLUTION
è=ð
ADC_RESOLUTION_12B
è&& ((
ADC_VALUE
è<ð((
ušt32_t
)0x0FFF))) || \

977 (((
RESOLUTION
è=ð
ADC_RESOLUTION_10B
è&& ((
ADC_VALUE
è<ð((
ušt32_t
)0x03FF))) || \

978 (((
RESOLUTION
è=ð
ADC_RESOLUTION_8B
è&& ((
ADC_VALUE
è<ð((
ušt32_t
)0x00FF))) || \

979 (((
RESOLUTION
è=ð
ADC_RESOLUTION_6B
è&& ((
ADC_VALUE
è<ð((
ušt32_t
)0x003F))))

	)

987 
	#IS_ADC_REGULAR_NB_CONV
(
LENGTH
è(((LENGTHè>ð((
ušt32_t
)1)è&& ((LENGTHè<ð((ušt32_t)16)))

	)

997 
	~"¡m32l0xx_h®_adc_ex.h
"

1008 
HAL_StusTy³Def
 
HAL_ADC_In™
(
ADC_HªdËTy³Def
* 
hadc
);

1009 
HAL_StusTy³Def
 
HAL_ADC_DeIn™
(
ADC_HªdËTy³Def
 *
hadc
);

1010 
HAL_ADC_M¥In™
(
ADC_HªdËTy³Def
* 
hadc
);

1011 
HAL_ADC_M¥DeIn™
(
ADC_HªdËTy³Def
* 
hadc
);

1021 
HAL_StusTy³Def
 
HAL_ADC_S¹
(
ADC_HªdËTy³Def
* 
hadc
);

1022 
HAL_StusTy³Def
 
HAL_ADC_StÝ
(
ADC_HªdËTy³Def
* 
hadc
);

1023 
HAL_StusTy³Def
 
HAL_ADC_PÞlFÜCÚv”siÚ
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
Timeout
);

1024 
HAL_StusTy³Def
 
HAL_ADC_PÞlFÜEv’t
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
Ev’tTy³
, ušt32_ˆ
Timeout
);

1027 
HAL_StusTy³Def
 
HAL_ADC_S¹_IT
(
ADC_HªdËTy³Def
* 
hadc
);

1028 
HAL_StusTy³Def
 
HAL_ADC_StÝ_IT
(
ADC_HªdËTy³Def
* 
hadc
);

1031 
HAL_StusTy³Def
 
HAL_ADC_S¹_DMA
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
* 
pD©a
, ušt32_ˆ
L’gth
);

1032 
HAL_StusTy³Def
 
HAL_ADC_StÝ_DMA
(
ADC_HªdËTy³Def
* 
hadc
);

1035 
ušt32_t
 
HAL_ADC_G‘V®ue
(
ADC_HªdËTy³Def
* 
hadc
);

1038 
HAL_ADC_IRQHªdËr
(
ADC_HªdËTy³Def
* 
hadc
);

1039 
HAL_ADC_CÚvC¶tC®lback
(
ADC_HªdËTy³Def
* 
hadc
);

1040 
HAL_ADC_CÚvH®fC¶tC®lback
(
ADC_HªdËTy³Def
* 
hadc
);

1041 
HAL_ADC_Lev–OutOfWšdowC®lback
(
ADC_HªdËTy³Def
* 
hadc
);

1042 
HAL_ADC_E¼ÜC®lback
(
ADC_HªdËTy³Def
 *
hadc
);

1051 
HAL_StusTy³Def
 
HAL_ADC_CÚfigChªÃl
(
ADC_HªdËTy³Def
* 
hadc
, 
ADC_ChªÃlCÚfTy³Def
* 
sCÚfig
);

1052 
HAL_StusTy³Def
 
HAL_ADC_AÇlogWDGCÚfig
(
ADC_HªdËTy³Def
* 
hadc
, 
ADC_AÇlogWDGCÚfTy³Def
* 
AÇlogWDGCÚfig
);

1061 
ušt32_t
 
HAL_ADC_G‘S‹
(
ADC_HªdËTy³Def
* 
hadc
);

1062 
ušt32_t
 
HAL_ADC_G‘E¼Ü
(
ADC_HªdËTy³Def
 *
hadc
);

1090 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_adc_ex.h

40 #iâdeà
__STM32L0xx_ADC_EX_H


41 
	#__STM32L0xx_ADC_EX_H


	)

43 #ifdeà
__ýlu¥lus


48 
	~"¡m32l0xx_h®_def.h
"

68 
	#ADC_SINGLE_ENDED
 (
ušt32_t
)0x00000000

	)

76 
	#ADC_EXTERNALTRIGCONV_T6_TRGO
 ((
ušt32_t
)0x00000000)

	)

77 
	#ADC_EXTERNALTRIGCONV_T21_CC2
 (
ADC_CFGR1_EXTSEL_0
)

	)

78 
	#ADC_EXTERNALTRIGCONV_T2_TRGO
 (
ADC_CFGR1_EXTSEL_1
)

	)

79 
	#ADC_EXTERNALTRIGCONV_T2_CC4
 (
ADC_CFGR1_EXTSEL_1
 | 
ADC_CFGR1_EXTSEL_0
)

	)

80 
	#ADC_EXTERNALTRIGCONV_T22_TRGO
 (
ADC_CFGR1_EXTSEL_2
)

	)

81 
	#ADC_EXTERNALTRIGCONV_T3_TRGO
 (
ADC_CFGR1_EXTSEL_2
 | 
ADC_CFGR1_EXTSEL_1
)

	)

82 
	#ADC_EXTERNALTRIGCONV_EXT_IT11
 (
ADC_CFGR1_EXTSEL_2
 | 
ADC_CFGR1_EXTSEL_1
 | 
ADC_CFGR1_EXTSEL_0
)

	)

83 
	#ADC_SOFTWARE_START
 (
ADC_CFGR1_EXTSEL
 + (
ušt32_t
)1)

	)

87 #ià
defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
) || \

88 
defšed
 (
STM32L051xx
è|| defšed (
STM32L052xx
è|| defšed (
STM32L053xx
) || \

89 
defšed
 (
STM32L061xx
è|| defšed (
STM32L062xx
è|| defšed (
STM32L063xx
) || \

90 
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) || \

91 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

92 
	#ADC_EXTERNALTRIGCONV_T21_TRGO
 (
ADC_EXTERNALTRIGCONV_T22_TRGO
)

	)

97 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
) || \

98 
defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
) || \

99 
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) || \

100 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

101 
	#ADC_EXTERNALTRIGCONV_T2_CC3
 (
ADC_CFGR1_EXTSEL_2
 | 
ADC_CFGR1_EXTSEL_0
)

	)

111 
	#ADC_FLAG_SENSOR
 
SYSCFG_CFGR3_SENSOR_ADC_RDYF


	)

112 
	#ADC_FLAG_VREFINT
 
SYSCFG_VREFINT_ADC_RDYF


	)

127 
	#IS_ADC_SINGLE_DIFFERENTIAL
(
SING_DIFF
è((SING_DIFFè=ð
ADC_SINGLE_ENDED
)

	)

137 
	#IS_ADC_CALFACT
(
_C®ib¿tiÚ_FaùÜ_
è((_C®ib¿tiÚ_FaùÜ_è<ð((
ušt32_t
)0x7F))

	)

145 #ià
defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
) || \

146 
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) || \

147 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

148 
	#IS_ADC_EXTTRIG
(
CONV
è(((CONVè=ð
ADC_EXTERNALTRIGCONV_T6_TRGO
 ) || \

149 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T21_CC2
 ) || \

150 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_TRGO
 ) || \

151 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_CC4
 ) || \

152 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T22_TRGO
 ) || \

153 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T21_TRGO
 ) || \

154 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_CC3
 ) || \

155 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T3_TRGO
 ) || \

156 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_EXT_IT11
 ) || \

157 ((
CONV
è=ð
ADC_SOFTWARE_START
))

	)

158 #–ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

159 
	#IS_ADC_EXTTRIG
(
CONV
è(((CONVè=ð
ADC_EXTERNALTRIGCONV_T6_TRGO
 ) || \

160 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T21_CC2
 ) || \

161 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_TRGO
 ) || \

162 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_CC4
 ) || \

163 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T22_TRGO
 ) || \

164 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_CC3
 ) || \

165 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T3_TRGO
 ) || \

166 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_EXT_IT11
 ) || \

167 ((
CONV
è=ð
ADC_SOFTWARE_START
))

	)

168 #–ià
defšed
 (
STM32L051xx
è|| defšed (
STM32L052xx
è|| defšed (
STM32L053xx
) || \

169 
defšed
 (
STM32L061xx
è|| defšed (
STM32L062xx
è|| defšed (
STM32L063xx
)

170 
	#IS_ADC_EXTTRIG
(
CONV
è(((CONVè=ð
ADC_EXTERNALTRIGCONV_T6_TRGO
 ) || \

171 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T21_CC2
 ) || \

172 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_TRGO
 ) || \

173 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T2_CC4
 ) || \

174 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T22_TRGO
 ) || \

175 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T21_TRGO
 ) || \

176 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_T3_TRGO
 ) || \

177 ((
CONV
è=ð
ADC_EXTERNALTRIGCONV_EXT_IT11
 ) || \

178 ((
CONV
è=ð
ADC_SOFTWARE_START
))

	)

197 
HAL_StusTy³Def
 
HAL_ADCEx_C®ib¿tiÚ_S¹
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
SšgËDiff
);

198 
ušt32_t
 
HAL_ADCEx_C®ib¿tiÚ_G‘V®ue
(
ADC_HªdËTy³Def
* 
hadc
, ušt32_ˆ
SšgËDiff
);

199 
HAL_StusTy³Def
 
HAL_ADCEx_C®ib¿tiÚ_S‘V®ue
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
SšgËDiff
, ušt32_ˆ
C®ib¿tiÚFaùÜ
);

200 
HAL_StusTy³Def
 
HAL_ADCEx_EÇbËVREFINT
();

201 
HAL_ADCEx_Di§bËVREFINT
();

202 
HAL_StusTy³Def
 
HAL_ADCEx_EÇbËVREFINTTempS’sÜ
();

203 
HAL_ADCEx_Di§bËVREFINTTempS’sÜ
();

220 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_cortex.h

39 #iâdeà
__STM32L0xx_HAL_CORTEX_H


40 
	#__STM32L0xx_HAL_CORTEX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

62 #ià(
__MPU_PRESENT
 == 1)

68 
ušt32_t
 
Ba£Add»ss
;

70 
ušt8_t
 
EÇbË
;

72 
ušt8_t
 
Numb”
;

75 
ušt8_t
 
Size
;

77 
ušt8_t
 
SubRegiÚDi§bË
;

79 
ušt8_t
 
Ty³ExtF›ld
;

81 
ušt8_t
 
AcûssP”missiÚ
;

83 
ušt8_t
 
Di§bËExec
;

85 
ušt8_t
 
IsSh¬—bË
;

87 
ušt8_t
 
IsCach—bË
;

89 
ušt8_t
 
IsBufã¿bË
;

91 }
	tMPU_RegiÚ_In™Ty³Def
;

109 
	#IS_NVIC_PREEMPTION_PRIORITY
(
__PRIORITY__
è((__PRIORITY__è< 0x4)

	)

111 
	#IS_NVIC_DEVICE_IRQ
(
IRQ
è((IRQè>ð0x00)

	)

116 
	#SYSTICK_CLKSOURCE_HCLK_DIV8
 ((
ušt32_t
)0x00000000)

	)

117 
	#SYSTICK_CLKSOURCE_HCLK
 ((
ušt32_t
)0x00000004)

	)

118 
	#IS_SYSTICK_CLK_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
SYSTICK_CLKSOURCE_HCLK
) || \

119 ((
__SOURCE__
è=ð
SYSTICK_CLKSOURCE_HCLK_DIV8
))

	)

124 #ià(
__MPU_PRESENT
 == 1)

128 
	#MPU_HFNMI_PRIVDEF_NONE
 ((
ušt32_t
)0x00000000)

	)

129 
	#MPU_HARDFAULT_NMI
 ((
ušt32_t
)0x00000002)

	)

130 
	#MPU_PRIVILEGED_DEFAULT
 ((
ušt32_t
)0x00000004)

	)

131 
	#MPU_HFNMI_PRIVDEF
 ((
ušt32_t
)0x00000006)

	)

139 
	#MPU_REGION_ENABLE
 ((
ušt8_t
)0x01)

	)

140 
	#MPU_REGION_DISABLE
 ((
ušt8_t
)0x00)

	)

148 
	#MPU_INSTRUCTION_ACCESS_ENABLE
 ((
ušt8_t
)0x00)

	)

149 
	#MPU_INSTRUCTION_ACCESS_DISABLE
 ((
ušt8_t
)0x01)

	)

157 
	#MPU_ACCESS_SHAREABLE
 ((
ušt8_t
)0x01)

	)

158 
	#MPU_ACCESS_NOT_SHAREABLE
 ((
ušt8_t
)0x00)

	)

166 
	#MPU_ACCESS_CACHEABLE
 ((
ušt8_t
)0x01)

	)

167 
	#MPU_ACCESS_NOT_CACHEABLE
 ((
ušt8_t
)0x00)

	)

175 
	#MPU_ACCESS_BUFFERABLE
 ((
ušt8_t
)0x01)

	)

176 
	#MPU_ACCESS_NOT_BUFFERABLE
 ((
ušt8_t
)0x00)

	)

184 
	#MPU_REGION_SIZE_32B
 ((
ušt8_t
)0x04)

	)

185 
	#MPU_REGION_SIZE_64B
 ((
ušt8_t
)0x05)

	)

186 
	#MPU_REGION_SIZE_128B
 ((
ušt8_t
)0x06)

	)

187 
	#MPU_REGION_SIZE_256B
 ((
ušt8_t
)0x07)

	)

188 
	#MPU_REGION_SIZE_512B
 ((
ušt8_t
)0x08)

	)

189 
	#MPU_REGION_SIZE_1KB
 ((
ušt8_t
)0x09)

	)

190 
	#MPU_REGION_SIZE_2KB
 ((
ušt8_t
)0x0A)

	)

191 
	#MPU_REGION_SIZE_4KB
 ((
ušt8_t
)0x0B)

	)

192 
	#MPU_REGION_SIZE_8KB
 ((
ušt8_t
)0x0C)

	)

193 
	#MPU_REGION_SIZE_16KB
 ((
ušt8_t
)0x0D)

	)

194 
	#MPU_REGION_SIZE_32KB
 ((
ušt8_t
)0x0E)

	)

195 
	#MPU_REGION_SIZE_64KB
 ((
ušt8_t
)0x0F)

	)

196 
	#MPU_REGION_SIZE_128KB
 ((
ušt8_t
)0x10)

	)

197 
	#MPU_REGION_SIZE_256KB
 ((
ušt8_t
)0x11)

	)

198 
	#MPU_REGION_SIZE_512KB
 ((
ušt8_t
)0x12)

	)

199 
	#MPU_REGION_SIZE_1MB
 ((
ušt8_t
)0x13)

	)

200 
	#MPU_REGION_SIZE_2MB
 ((
ušt8_t
)0x14)

	)

201 
	#MPU_REGION_SIZE_4MB
 ((
ušt8_t
)0x15)

	)

202 
	#MPU_REGION_SIZE_8MB
 ((
ušt8_t
)0x16)

	)

203 
	#MPU_REGION_SIZE_16MB
 ((
ušt8_t
)0x17)

	)

204 
	#MPU_REGION_SIZE_32MB
 ((
ušt8_t
)0x18)

	)

205 
	#MPU_REGION_SIZE_64MB
 ((
ušt8_t
)0x19)

	)

206 
	#MPU_REGION_SIZE_128MB
 ((
ušt8_t
)0x1A)

	)

207 
	#MPU_REGION_SIZE_256MB
 ((
ušt8_t
)0x1B)

	)

208 
	#MPU_REGION_SIZE_512MB
 ((
ušt8_t
)0x1C)

	)

209 
	#MPU_REGION_SIZE_1GB
 ((
ušt8_t
)0x1D)

	)

210 
	#MPU_REGION_SIZE_2GB
 ((
ušt8_t
)0x1E)

	)

211 
	#MPU_REGION_SIZE_4GB
 ((
ušt8_t
)0x1F)

	)

219 
	#MPU_REGION_NO_ACCESS
 ((
ušt8_t
)0x00)

	)

220 
	#MPU_REGION_PRIV_RW
 ((
ušt8_t
)0x01)

	)

221 
	#MPU_REGION_PRIV_RW_URO
 ((
ušt8_t
)0x02)

	)

222 
	#MPU_REGION_FULL_ACCESS
 ((
ušt8_t
)0x03)

	)

223 
	#MPU_REGION_PRIV_RO
 ((
ušt8_t
)0x05)

	)

224 
	#MPU_REGION_PRIV_RO_URO
 ((
ušt8_t
)0x06)

	)

232 
	#MPU_REGION_NUMBER0
 ((
ušt8_t
)0x00)

	)

233 
	#MPU_REGION_NUMBER1
 ((
ušt8_t
)0x01)

	)

234 
	#MPU_REGION_NUMBER2
 ((
ušt8_t
)0x02)

	)

235 
	#MPU_REGION_NUMBER3
 ((
ušt8_t
)0x03)

	)

236 
	#MPU_REGION_NUMBER4
 ((
ušt8_t
)0x04)

	)

237 
	#MPU_REGION_NUMBER5
 ((
ušt8_t
)0x05)

	)

238 
	#MPU_REGION_NUMBER6
 ((
ušt8_t
)0x06)

	)

239 
	#MPU_REGION_NUMBER7
 ((
ušt8_t
)0x07)

	)

259 
HAL_NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
P»em±PriÜ™y
, ušt32_ˆ
SubPriÜ™y
);

260 
HAL_NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
);

261 
HAL_NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
);

262 
HAL_NVIC_Sy¡emRe£t
();

263 
ušt32_t
 
HAL_SYSTICK_CÚfig
(ušt32_ˆ
TicksNumb
);

264 #ià(
__MPU_PRESENT
 == 1)

269 
__STATIC_INLINE
 
HAL_MPU_Di§bË
()

273 
__DMB
();

275 
MPU
->
CTRL
 = 0;

290 
__STATIC_INLINE
 
HAL_MPU_EÇbË
(
ušt32_t
 
MPU_CÚŒÞ
)

293 
MPU
->
CTRL
 = 
MPU_CÚŒÞ
 | 
MPU_CTRL_ENABLE_Msk
;

295 
__DSB
();

297 
__ISB
();

310 
ušt32_t
 
HAL_NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
);

311 
ušt32_t
 
HAL_NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
);

312 
HAL_NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
);

313 
HAL_NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
);

314 
HAL_SYSTICK_CLKSourûCÚfig
(
ušt32_t
 
CLKSourû
);

315 
HAL_SYSTICK_IRQHªdËr
();

316 
HAL_SYSTICK_C®lback
();

317 #ià(
__MPU_PRESENT
 == 1)

318 
HAL_MPU_CÚfigRegiÚ
(
MPU_RegiÚ_In™Ty³Def
 *
MPU_In™
);

336 #ià(
__MPU_PRESENT
 == 1)

337 
	#IS_MPU_REGION_ENABLE
(
STATE
è(((STATEè=ð
MPU_REGION_ENABLE
) || \

338 ((
STATE
è=ð
MPU_REGION_DISABLE
))

	)

340 
	#IS_MPU_INSTRUCTION_ACCESS
(
STATE
è(((STATEè=ð
MPU_INSTRUCTION_ACCESS_ENABLE
) || \

341 ((
STATE
è=ð
MPU_INSTRUCTION_ACCESS_DISABLE
))

	)

343 
	#IS_MPU_ACCESS_SHAREABLE
(
STATE
è(((STATEè=ð
MPU_ACCESS_SHAREABLE
) || \

344 ((
STATE
è=ð
MPU_ACCESS_NOT_SHAREABLE
))

	)

346 
	#IS_MPU_ACCESS_CACHEABLE
(
STATE
è(((STATEè=ð
MPU_ACCESS_CACHEABLE
) || \

347 ((
STATE
è=ð
MPU_ACCESS_NOT_CACHEABLE
))

	)

349 
	#IS_MPU_ACCESS_BUFFERABLE
(
STATE
è(((STATEè=ð
MPU_ACCESS_BUFFERABLE
) || \

350 ((
STATE
è=ð
MPU_ACCESS_NOT_BUFFERABLE
))

	)

352 
	#IS_MPU_REGION_PERMISSION_ATTRIBUTE
(
TYPE
è(((TYPEè=ð
MPU_REGION_NO_ACCESS
) || \

353 ((
TYPE
è=ð
MPU_REGION_PRIV_RW
) || \

354 ((
TYPE
è=ð
MPU_REGION_PRIV_RW_URO
) || \

355 ((
TYPE
è=ð
MPU_REGION_FULL_ACCESS
) || \

356 ((
TYPE
è=ð
MPU_REGION_PRIV_RO
) || \

357 ((
TYPE
è=ð
MPU_REGION_PRIV_RO_URO
))

	)

359 
	#IS_MPU_REGION_NUMBER
(
NUMBER
è(((NUMBERè=ð
MPU_REGION_NUMBER0
) || \

360 ((
NUMBER
è=ð
MPU_REGION_NUMBER1
) || \

361 ((
NUMBER
è=ð
MPU_REGION_NUMBER2
) || \

362 ((
NUMBER
è=ð
MPU_REGION_NUMBER3
) || \

363 ((
NUMBER
è=ð
MPU_REGION_NUMBER4
) || \

364 ((
NUMBER
è=ð
MPU_REGION_NUMBER5
) || \

365 ((
NUMBER
è=ð
MPU_REGION_NUMBER6
) || \

366 ((
NUMBER
è=ð
MPU_REGION_NUMBER7
))

	)

368 
	#IS_MPU_REGION_SIZE
(
SIZE
è(((SIZEè=ð
MPU_REGION_SIZE_256B
) || \

369 ((
SIZE
è=ð
MPU_REGION_SIZE_512B
) || \

370 ((
SIZE
è=ð
MPU_REGION_SIZE_1KB
) || \

371 ((
SIZE
è=ð
MPU_REGION_SIZE_2KB
) || \

372 ((
SIZE
è=ð
MPU_REGION_SIZE_4KB
) || \

373 ((
SIZE
è=ð
MPU_REGION_SIZE_8KB
) || \

374 ((
SIZE
è=ð
MPU_REGION_SIZE_16KB
) || \

375 ((
SIZE
è=ð
MPU_REGION_SIZE_32KB
) || \

376 ((
SIZE
è=ð
MPU_REGION_SIZE_64KB
) || \

377 ((
SIZE
è=ð
MPU_REGION_SIZE_128KB
) || \

378 ((
SIZE
è=ð
MPU_REGION_SIZE_256KB
) || \

379 ((
SIZE
è=ð
MPU_REGION_SIZE_512KB
) || \

380 ((
SIZE
è=ð
MPU_REGION_SIZE_1MB
) || \

381 ((
SIZE
è=ð
MPU_REGION_SIZE_2MB
) || \

382 ((
SIZE
è=ð
MPU_REGION_SIZE_4MB
) || \

383 ((
SIZE
è=ð
MPU_REGION_SIZE_8MB
) || \

384 ((
SIZE
è=ð
MPU_REGION_SIZE_16MB
) || \

385 ((
SIZE
è=ð
MPU_REGION_SIZE_32MB
) || \

386 ((
SIZE
è=ð
MPU_REGION_SIZE_64MB
) || \

387 ((
SIZE
è=ð
MPU_REGION_SIZE_128MB
) || \

388 ((
SIZE
è=ð
MPU_REGION_SIZE_256MB
) || \

389 ((
SIZE
è=ð
MPU_REGION_SIZE_512MB
) || \

390 ((
SIZE
è=ð
MPU_REGION_SIZE_1GB
) || \

391 ((
SIZE
è=ð
MPU_REGION_SIZE_2GB
) || \

392 ((
SIZE
è=ð
MPU_REGION_SIZE_4GB
))

	)

394 
	#IS_MPU_SUB_REGION_DISABLE
(
SUBREGION
è((SUBREGIONè< (
ušt16_t
)0x00FF)

	)

410 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_def.h

40 #iâdeà
__STM32L0xx_HAL_DEF


41 
	#__STM32L0xx_HAL_DEF


	)

43 #ifdeà
__ýlu¥lus


48 
	~"¡m32l0xx.h
"

49 
	~"Legacy/¡m32_h®_Ëgacy.h
"

50 
	~<¡dio.h
>

59 
HAL_OK
 = 0x00,

60 
HAL_ERROR
 = 0x01,

61 
HAL_BUSY
 = 0x02,

62 
HAL_TIMEOUT
 = 0x03

63 } 
	tHAL_StusTy³Def
;

70 
HAL_UNLOCKED
 = 0x00,

71 
HAL_LOCKED
 = 0x01

72 } 
	tHAL_LockTy³Def
;

76 
	#UNUSED
(
x
è(()(x))

	)

78 
	#HAL_MAX_DELAY
 0xFFFFFFFF

	)

80 
	#HAL_IS_BIT_SET
(
REG
, 
BIT
è(((REGè& (BIT)è!ð
RESET
)

	)

81 
	#HAL_IS_BIT_CLR
(
REG
, 
BIT
è(((REGè& (BIT)è=ð
RESET
)

	)

83 
	#__HAL_LINKDMA
(
__HANDLE__
, 
__PPP_DMA_FIELD__
, 
__DMA_HANDLE__
) \

85 (
__HANDLE__
)->
__PPP_DMA_FIELD__
 = &(
__DMA_HANDLE__
); \

86 (
__DMA_HANDLE__
).
P¬’t
 = (
__HANDLE__
); \

87 } 0)

	)

104 
	#__HAL_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 0)

	)

106 #ià(
USE_RTOS
 == 1)

112 
	#__HAL_LOCK
(
__HANDLE__
) \

114 if((
__HANDLE__
)->
Lock
 =ð
HAL_LOCKED
) \

116  
HAL_BUSY
; \

120 (
__HANDLE__
)->
Lock
 = 
HAL_LOCKED
; \

122 }0)

	)

124 
	#__HAL_UNLOCK
(
__HANDLE__
) \

126 (
__HANDLE__
)->
Lock
 = 
HAL_UNLOCKED
; \

127 }0)

	)

130 #ià 
defšed
 ( 
__GNUC__
 )

131 #iâdeà
__w—k


132 
	#__w—k
 
	`__©Œibu‹__
((
w—k
))

	)

134 #iâdeà
__·cked


135 
	#__·cked
 
	`__©Œibu‹__
((
__·cked__
))

	)

138 
	#__NOINLINE
 
	`__©Œibu‹__
 ( (
nošlše
è)

	)

144 #ià
defšed
 (
__GNUC__
)

145 #iâdeà
__ALIGN_END


146 
	#__ALIGN_END
 
	`__©Œibu‹__
 ((
	`®igÃd
 (4)))

	)

148 #iâdeà
__ALIGN_BEGIN


149 
	#__ALIGN_BEGIN


	)

152 #iâdeà
__ALIGN_END


153 
	#__ALIGN_END


	)

155 #iâdeà
__ALIGN_BEGIN


156 #ià
defšed
 (
__CC_ARM
)

157 
	#__ALIGN_BEGIN
 
	`__®ign
(4)

	)

158 #–ià
defšed
 (
__ICCARM__
)

159 
	#__ALIGN_BEGIN


	)

167 #ià
defšed
 ( 
__CC_ARM
 )

177 
	#__RAM_FUNC
 
HAL_StusTy³Def


	)

179 
	#__NOINLINE
 
	`__©Œibu‹__
 ( (
nošlše
è)

	)

182 #–ià
defšed
 ( 
__ICCARM__
 )

187 
	#__RAM_FUNC
 
__¿mfunc
 
HAL_StusTy³Def


	)

189 
	#__NOINLINE
 
	`_P¿gma
("Ýtimizðno_šlše")

	)

191 #–ià
defšed
 ( 
__GNUC__
 )

197 
	#__RAM_FUNC
 
HAL_StusTy³Def
 
	`__©Œibu‹__
((
	`£ùiÚ
(".RamFunc")))

	)

201 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_dma.h

39 #iâdeà
__STM32L0xx_HAL_DMA_H


40 
	#__STM32L0xx_HAL_DMA_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

67 
ušt32_t
 
Reque¡
;

70 
ušt32_t
 
DœeùiÚ
;

74 
ušt32_t
 
P”hInc
;

78 
ušt32_t
 
MemInc
;

82 
ušt32_t
 
P”hD©aAlignm’t
;

86 
ušt32_t
 
MemD©aAlignm’t
;

90 
ušt32_t
 
Mode
;

95 
ušt32_t
 
PriÜ™y
;

97 } 
	tDMA_In™Ty³Def
;

104 
DMA_MODE
 = 0,

105 
DMA_PRIORITY
 = 1,

107 } 
	tDMA_CÚŒÞTy³Def
;

114 
HAL_DMA_STATE_RESET
 = 0x00,

115 
HAL_DMA_STATE_READY
 = 0x01,

116 
HAL_DMA_STATE_BUSY
 = 0x02,

117 
HAL_DMA_STATE_TIMEOUT
 = 0x03,

118 
HAL_DMA_STATE_ERROR
 = 0x04,

119 
HAL_DMA_STATE_READY_HALF
 = 0x05,

120 }
	tHAL_DMA_S‹Ty³Def
;

127 
HAL_DMA_FULL_TRANSFER
 = 0x00,

128 
HAL_DMA_HALF_TRANSFER
 = 0x01,

130 }
	tHAL_DMA_Lev–Com¶‘eTy³Def
;

136 
	s__DMA_HªdËTy³Def


138 
DMA_ChªÃl_Ty³Def
 *
In¡ªû
;

140 
DMA_In™Ty³Def
 
In™
;

142 
HAL_LockTy³Def
 
Lock
;

144 
__IO
 
HAL_DMA_S‹Ty³Def
 
S‹
;

146 *
P¬’t
;

148 (* 
XãrC¶tC®lback
)Ð
__DMA_HªdËTy³Def
 * 
hdma
);

150 (* 
XãrH®fC¶tC®lback
)Ð
__DMA_HªdËTy³Def
 * 
hdma
);

152 (* 
XãrE¼ÜC®lback
)Ð
__DMA_HªdËTy³Def
 * 
hdma
);

154 
__IO
 
ušt32_t
 
E¼ÜCode
;

156 } 
	tDMA_HªdËTy³Def
;

171 
	#HAL_DMA_ERROR_NONE
 ((
ušt32_t
)0x00000000è

	)

172 
	#HAL_DMA_ERROR_TE
 ((
ušt32_t
)0x00000001è

	)

173 
	#HAL_DMA_ERROR_TIMEOUT
 ((
ušt32_t
)0x00000020è

	)

175 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

176 
	#IS_DMA_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_ChªÃl1
) || \

177 ((
INSTANCE
è=ð
DMA1_ChªÃl2
) || \

178 ((
INSTANCE
è=ð
DMA1_ChªÃl3
) || \

179 ((
INSTANCE
è=ð
DMA1_ChªÃl4
) || \

180 ((
INSTANCE
è=ð
DMA1_ChªÃl5
))

	)

182 
	#IS_DMA_ALL_INSTANCE
(
INSTANCE
è(((INSTANCEè=ð
DMA1_ChªÃl1
) || \

183 ((
INSTANCE
è=ð
DMA1_ChªÃl2
) || \

184 ((
INSTANCE
è=ð
DMA1_ChªÃl3
) || \

185 ((
INSTANCE
è=ð
DMA1_ChªÃl4
) || \

186 ((
INSTANCE
è=ð
DMA1_ChªÃl5
) || \

187 ((
INSTANCE
è=ð
DMA1_ChªÃl6
) || \

188 ((
INSTANCE
è=ð
DMA1_ChªÃl7
))

	)

191 
	#IS_DMA_ALL_CONTROLLER
(
CONTROLLER
è(((CONTROLLERè=ð
DMA1
))

	)

201 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

203 
	#DMA_REQUEST_0
 ((
ušt32_t
)0x00000000)

	)

204 
	#DMA_REQUEST_1
 ((
ušt32_t
)0x00000001)

	)

205 
	#DMA_REQUEST_2
 ((
ušt32_t
)0x00000002)

	)

206 
	#DMA_REQUEST_3
 ((
ušt32_t
)0x00000003)

	)

207 
	#DMA_REQUEST_4
 ((
ušt32_t
)0x00000004)

	)

208 
	#DMA_REQUEST_5
 ((
ušt32_t
)0x00000005)

	)

209 
	#DMA_REQUEST_6
 ((
ušt32_t
)0x00000006)

	)

210 
	#DMA_REQUEST_7
 ((
ušt32_t
)0x00000007)

	)

211 
	#DMA_REQUEST_8
 ((
ušt32_t
)0x00000008)

	)

212 
	#DMA_REQUEST_9
 ((
ušt32_t
)0x00000009)

	)

213 
	#DMA_REQUEST_10
 ((
ušt32_t
)0x0000000A)

	)

214 
	#DMA_REQUEST_11
 ((
ušt32_t
)0x0000000B)

	)

215 
	#DMA_REQUEST_12
 ((
ušt32_t
)0x0000000C)

	)

216 
	#DMA_REQUEST_13
 ((
ušt32_t
)0x0000000D)

	)

217 
	#DMA_REQUEST_14
 ((
ušt32_t
)0x0000000E)

	)

218 
	#DMA_REQUEST_15
 ((
ušt32_t
)0x0000000F)

	)

220 
	#IS_DMA_ALL_REQUEST
(
REQUEST
è(((REQUESTè=ð
DMA_REQUEST_0
) || \

221 ((
REQUEST
è=ð
DMA_REQUEST_1
) || \

222 ((
REQUEST
è=ð
DMA_REQUEST_2
) || \

223 ((
REQUEST
è=ð
DMA_REQUEST_3
) || \

224 ((
REQUEST
è=ð
DMA_REQUEST_4
) || \

225 ((
REQUEST
è=ð
DMA_REQUEST_5
) || \

226 ((
REQUEST
è=ð
DMA_REQUEST_6
) || \

227 ((
REQUEST
è=ð
DMA_REQUEST_7
) || \

228 ((
REQUEST
è=ð
DMA_REQUEST_8
) || \

229 ((
REQUEST
è=ð
DMA_REQUEST_9
) || \

230 ((
REQUEST
è=ð
DMA_REQUEST_10
) || \

231 ((
REQUEST
è=ð
DMA_REQUEST_11
) || \

232 ((
REQUEST
è=ð
DMA_REQUEST_12
) || \

233 ((
REQUEST
è=ð
DMA_REQUEST_13
) || \

234 ((
REQUEST
è=ð
DMA_REQUEST_14
) || \

235 ((
REQUEST
è=ð
DMA_REQUEST_15
))

	)

239 
	#DMA_REQUEST_0
 ((
ušt32_t
)0x00000000)

	)

240 
	#DMA_REQUEST_1
 ((
ušt32_t
)0x00000001)

	)

241 
	#DMA_REQUEST_2
 ((
ušt32_t
)0x00000002)

	)

242 
	#DMA_REQUEST_3
 ((
ušt32_t
)0x00000003)

	)

243 
	#DMA_REQUEST_4
 ((
ušt32_t
)0x00000004)

	)

244 
	#DMA_REQUEST_5
 ((
ušt32_t
)0x00000005)

	)

245 
	#DMA_REQUEST_6
 ((
ušt32_t
)0x00000006)

	)

246 
	#DMA_REQUEST_7
 ((
ušt32_t
)0x00000007)

	)

247 
	#DMA_REQUEST_8
 ((
ušt32_t
)0x00000008)

	)

248 
	#DMA_REQUEST_9
 ((
ušt32_t
)0x00000009)

	)

249 
	#DMA_REQUEST_11
 ((
ušt32_t
)0x0000000B)

	)

251 
	#IS_DMA_ALL_REQUEST
(
REQUEST
è(((REQUESTè=ð
DMA_REQUEST_0
) || \

252 ((
REQUEST
è=ð
DMA_REQUEST_1
) || \

253 ((
REQUEST
è=ð
DMA_REQUEST_2
) || \

254 ((
REQUEST
è=ð
DMA_REQUEST_3
) || \

255 ((
REQUEST
è=ð
DMA_REQUEST_4
) || \

256 ((
REQUEST
è=ð
DMA_REQUEST_5
) || \

257 ((
REQUEST
è=ð
DMA_REQUEST_6
) || \

258 ((
REQUEST
è=ð
DMA_REQUEST_7
) || \

259 ((
REQUEST
è=ð
DMA_REQUEST_8
) || \

260 ((
REQUEST
è=ð
DMA_REQUEST_9
) || \

261 ((
REQUEST
è=ð
DMA_REQUEST_11
))

	)

271 
	#DMA_PERIPH_TO_MEMORY
 ((
ušt32_t
)0x00000000è

	)

272 
	#DMA_MEMORY_TO_PERIPH
 ((
ušt32_t
)
DMA_CCR_DIR
è

	)

273 
	#DMA_MEMORY_TO_MEMORY
 ((
ušt32_t
)(
DMA_CCR_MEM2MEM
)è

	)

275 
	#IS_DMA_DIRECTION
(
DIRECTION
è(((DIRECTIONè=ð
DMA_PERIPH_TO_MEMORY
 ) || \

276 ((
DIRECTION
è=ð
DMA_MEMORY_TO_PERIPH
) || \

277 ((
DIRECTION
è=ð
DMA_MEMORY_TO_MEMORY
))

	)

285 
	#IS_DMA_BUFFER_SIZE
(
SIZE
è(((SIZEè>ð0x1è&& ((SIZEè< 0x10000))

	)

293 
	#DMA_PINC_ENABLE
 ((
ušt32_t
)
DMA_CCR_PINC
è

	)

294 
	#DMA_PINC_DISABLE
 ((
ušt32_t
)0x00000000è

	)

296 
	#IS_DMA_PERIPHERAL_INC_STATE
(
STATE
è(((STATEè=ð
DMA_PINC_ENABLE
) || \

297 ((
STATE
è=ð
DMA_PINC_DISABLE
))

	)

305 
	#DMA_MINC_ENABLE
 ((
ušt32_t
)
DMA_CCR_MINC
è

	)

306 
	#DMA_MINC_DISABLE
 ((
ušt32_t
)0x00000000è

	)

308 
	#IS_DMA_MEMORY_INC_STATE
(
STATE
è(((STATEè=ð
DMA_MINC_ENABLE
) || \

309 ((
STATE
è=ð
DMA_MINC_DISABLE
))

	)

317 
	#DMA_PDATAALIGN_BYTE
 ((
ušt32_t
)0x00000000è

	)

318 
	#DMA_PDATAALIGN_HALFWORD
 ((
ušt32_t
)
DMA_CCR_PSIZE_0
è

	)

319 
	#DMA_PDATAALIGN_WORD
 ((
ušt32_t
)
DMA_CCR_PSIZE_1
è

	)

321 
	#IS_DMA_PERIPHERAL_DATA_SIZE
(
SIZE
è(((SIZEè=ð
DMA_PDATAALIGN_BYTE
) || \

322 ((
SIZE
è=ð
DMA_PDATAALIGN_HALFWORD
) || \

323 ((
SIZE
è=ð
DMA_PDATAALIGN_WORD
))

	)

332 
	#DMA_MDATAALIGN_BYTE
 ((
ušt32_t
)0x00000000è

	)

333 
	#DMA_MDATAALIGN_HALFWORD
 ((
ušt32_t
)
DMA_CCR_MSIZE_0
è

	)

334 
	#DMA_MDATAALIGN_WORD
 ((
ušt32_t
)
DMA_CCR_MSIZE_1
è

	)

336 
	#IS_DMA_MEMORY_DATA_SIZE
(
SIZE
è(((SIZEè=ð
DMA_MDATAALIGN_BYTE
) || \

337 ((
SIZE
è=ð
DMA_MDATAALIGN_HALFWORD
) || \

338 ((
SIZE
è=ð
DMA_MDATAALIGN_WORD
 ))

	)

346 
	#DMA_NORMAL
 ((
ušt32_t
)0x00000000è

	)

347 
	#DMA_CIRCULAR
 ((
ušt32_t
)
DMA_CCR_CIRC
è

	)

349 
	#IS_DMA_MODE
(
MODE
è(((MODEè=ð
DMA_NORMAL
 ) || \

350 ((
MODE
è=ð
DMA_CIRCULAR
))

	)

358 
	#DMA_PRIORITY_LOW
 ((
ušt32_t
)0x00000000è

	)

359 
	#DMA_PRIORITY_MEDIUM
 ((
ušt32_t
)
DMA_CCR_PL_0
è

	)

360 
	#DMA_PRIORITY_HIGH
 ((
ušt32_t
)
DMA_CCR_PL_1
è

	)

361 
	#DMA_PRIORITY_VERY_HIGH
 ((
ušt32_t
)
DMA_CCR_PL
è

	)

363 
	#IS_DMA_PRIORITY
(
PRIORITY
è(((PRIORITYè=ð
DMA_PRIORITY_LOW
 ) || \

364 ((
PRIORITY
è=ð
DMA_PRIORITY_MEDIUM
) || \

365 ((
PRIORITY
è=ð
DMA_PRIORITY_HIGH
) || \

366 ((
PRIORITY
è=ð
DMA_PRIORITY_VERY_HIGH
))

	)

376 
	#DMA_IT_TC
 ((
ušt32_t
)
DMA_CCR_TCIE
)

	)

377 
	#DMA_IT_HT
 ((
ušt32_t
)
DMA_CCR_HTIE
)

	)

378 
	#DMA_IT_TE
 ((
ušt32_t
)
DMA_CCR_TEIE
)

	)

388 
	#DMA_FLAG_GL1
 ((
ušt32_t
)0x00000001)

	)

389 
	#DMA_FLAG_TC1
 ((
ušt32_t
)0x00000002)

	)

390 
	#DMA_FLAG_HT1
 ((
ušt32_t
)0x00000004)

	)

391 
	#DMA_FLAG_TE1
 ((
ušt32_t
)0x00000008)

	)

392 
	#DMA_FLAG_GL2
 ((
ušt32_t
)0x00000010)

	)

393 
	#DMA_FLAG_TC2
 ((
ušt32_t
)0x00000020)

	)

394 
	#DMA_FLAG_HT2
 ((
ušt32_t
)0x00000040)

	)

395 
	#DMA_FLAG_TE2
 ((
ušt32_t
)0x00000080)

	)

396 
	#DMA_FLAG_GL3
 ((
ušt32_t
)0x00000100)

	)

397 
	#DMA_FLAG_TC3
 ((
ušt32_t
)0x00000200)

	)

398 
	#DMA_FLAG_HT3
 ((
ušt32_t
)0x00000400)

	)

399 
	#DMA_FLAG_TE3
 ((
ušt32_t
)0x00000800)

	)

400 
	#DMA_FLAG_GL4
 ((
ušt32_t
)0x00001000)

	)

401 
	#DMA_FLAG_TC4
 ((
ušt32_t
)0x00002000)

	)

402 
	#DMA_FLAG_HT4
 ((
ušt32_t
)0x00004000)

	)

403 
	#DMA_FLAG_TE4
 ((
ušt32_t
)0x00008000)

	)

404 
	#DMA_FLAG_GL5
 ((
ušt32_t
)0x00010000)

	)

405 
	#DMA_FLAG_TC5
 ((
ušt32_t
)0x00020000)

	)

406 
	#DMA_FLAG_HT5
 ((
ušt32_t
)0x00040000)

	)

407 
	#DMA_FLAG_TE5
 ((
ušt32_t
)0x00080000)

	)

408 
	#DMA_FLAG_GL6
 ((
ušt32_t
)0x00100000)

	)

409 
	#DMA_FLAG_TC6
 ((
ušt32_t
)0x00200000)

	)

410 
	#DMA_FLAG_HT6
 ((
ušt32_t
)0x00400000)

	)

411 
	#DMA_FLAG_TE6
 ((
ušt32_t
)0x00800000)

	)

412 
	#DMA_FLAG_GL7
 ((
ušt32_t
)0x01000000)

	)

413 
	#DMA_FLAG_TC7
 ((
ušt32_t
)0x02000000)

	)

414 
	#DMA_FLAG_HT7
 ((
ušt32_t
)0x04000000)

	)

415 
	#DMA_FLAG_TE7
 ((
ušt32_t
)0x08000000)

	)

436 
	#__HAL_DMA_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 
HAL_DMA_STATE_RESET
)

	)

443 
	#__HAL_DMA_ENABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CCR
 |ð
DMA_CCR_EN
)

	)

450 
	#__HAL_DMA_DISABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CCR
 &ð~
DMA_CCR_EN
)

	)

461 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

462 
	#__HAL_DMA_GET_TC_FLAG_INDEX
(
__HANDLE__
) \

463 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_FLAG_TC1
 :\

464 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_FLAG_TC2
 :\

465 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_FLAG_TC3
 :\

466 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_FLAG_TC4
 :\

467 
DMA_FLAG_TC5
)

	)

469 
	#__HAL_DMA_GET_TC_FLAG_INDEX
(
__HANDLE__
) \

470 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_FLAG_TC1
 :\

471 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_FLAG_TC2
 :\

472 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_FLAG_TC3
 :\

473 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_FLAG_TC4
 :\

474 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl5
))? 
DMA_FLAG_TC5
 :\

475 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl6
))? 
DMA_FLAG_TC6
 :\

476 
DMA_FLAG_TC7
)

	)

483 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

484 
	#__HAL_DMA_GET_HT_FLAG_INDEX
(
__HANDLE__
)\

485 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_FLAG_HT1
 :\

486 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_FLAG_HT2
 :\

487 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_FLAG_HT3
 :\

488 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_FLAG_HT4
 :\

489 
DMA_FLAG_HT5
)

	)

491 
	#__HAL_DMA_GET_HT_FLAG_INDEX
(
__HANDLE__
)\

492 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_FLAG_HT1
 :\

493 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_FLAG_HT2
 :\

494 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_FLAG_HT3
 :\

495 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_FLAG_HT4
 :\

496 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl5
))? 
DMA_FLAG_HT5
 :\

497 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl6
))? 
DMA_FLAG_HT6
 :\

498 
DMA_FLAG_HT7
)

	)

505 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

506 
	#__HAL_DMA_GET_TE_FLAG_INDEX
(
__HANDLE__
)\

507 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_FLAG_TE1
 :\

508 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_FLAG_TE2
 :\

509 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_FLAG_TE3
 :\

510 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_FLAG_TE4
 :\

511 
DMA_FLAG_TE5
)

	)

513 
	#__HAL_DMA_GET_TE_FLAG_INDEX
(
__HANDLE__
)\

514 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_FLAG_TE1
 :\

515 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_FLAG_TE2
 :\

516 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_FLAG_TE3
 :\

517 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_FLAG_TE4
 :\

518 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl5
))? 
DMA_FLAG_TE5
 :\

519 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl6
))? 
DMA_FLAG_TE6
 :\

520 
DMA_FLAG_TE7
)

	)

527 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

528 
	#__HAL_DMA_GET_GI_FLAG_INDEX
(
__HANDLE__
)\

529 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_ISR_GIF1
 :\

530 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_ISR_GIF2
 :\

531 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_ISR_GIF3
 :\

532 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_ISR_GIF4
 :\

533 
DMA_ISR_GIF5
)

	)

535 
	#__HAL_DMA_GET_GI_FLAG_INDEX
(
__HANDLE__
)\

536 (((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl1
))? 
DMA_ISR_GIF1
 :\

537 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl2
))? 
DMA_ISR_GIF2
 :\

538 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl3
))? 
DMA_ISR_GIF3
 :\

539 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl4
))? 
DMA_ISR_GIF4
 :\

540 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl5
))? 
DMA_ISR_GIF5
 :\

541 ((
ušt32_t
)((
__HANDLE__
)->
In¡ªû
è=ð((ušt32_t)
DMA1_ChªÃl6
))? 
DMA_ISR_GIF6
 :\

542 
DMA_ISR_GIF7
)

	)

556 
	#__HAL_DMA_GET_FLAG
(
__HANDLE__
, 
__FLAG__
è(
DMA1
->
ISR
 & (__FLAG__))

	)

570 
	#__HAL_DMA_CLEAR_FLAG
(
__HANDLE__
, 
__FLAG__
è(
DMA1
->
IFCR
 = (__FLAG__))

	)

582 
	#__HAL_DMA_ENABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
CCR
 |ð(__INTERRUPT__))

	)

594 
	#__HAL_DMA_DISABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
CCR
 &ð~(__INTERRUPT__))

	)

606 
	#__HAL_DMA_GET_IT_SOURCE
(
__HANDLE__
, 
__INTERRUPT__
è(((__HANDLE__)->
In¡ªû
->
CCR
 & (__INTERRUPT__)))

	)

623 
HAL_StusTy³Def
 
HAL_DMA_In™
(
DMA_HªdËTy³Def
 *
hdma
);

624 
HAL_StusTy³Def
 
HAL_DMA_DeIn™
 (
DMA_HªdËTy³Def
 *
hdma
);

635 
HAL_StusTy³Def
 
HAL_DMA_S¹
 (
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
SrcAdd»ss
, ušt32_ˆ
D¡Add»ss
, ušt32_ˆ
D©aL’gth
);

636 
HAL_StusTy³Def
 
HAL_DMA_S¹_IT
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
SrcAdd»ss
, ušt32_ˆ
D¡Add»ss
, ušt32_ˆ
D©aL’gth
);

637 
HAL_StusTy³Def
 
HAL_DMA_AbÜt
(
DMA_HªdËTy³Def
 *
hdma
);

638 
HAL_StusTy³Def
 
HAL_DMA_PÞlFÜT¿nsãr
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
Com¶‘eLev–
, ušt32_ˆ
Timeout
);

639 
HAL_DMA_IRQHªdËr
(
DMA_HªdËTy³Def
 *
hdma
);

649 
HAL_DMA_S‹Ty³Def
 
HAL_DMA_G‘S‹
(
DMA_HªdËTy³Def
 *
hdma
);

650 
ušt32_t
 
HAL_DMA_G‘E¼Ü
(
DMA_HªdËTy³Def
 *
hdma
);

677 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_flash.h

39 #iâdeà
__STM32L0XX_HAL_FLASH_H


40 
	#__STM32L0XX_HAL_FLASH_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

66 
FLASH_PROC_NONE
 = 0,

67 
FLASH_PROC_PAGEERASE
,

68 
FLASH_PROC_PROGRAM


69 } 
	tFLASH_Proûdu»Ty³Def
;

76 
ušt32_t
 
Ty³E¿£
;

79 
ušt32_t
 
PageAdd»ss
 ;

82 
ušt32_t
 
NbPages
;

85 } 
	tFLASH_E¿£In™Ty³Def
;

92 
__IO
 
FLASH_Proûdu»Ty³Def
 
Proûdu»OnGošg
;

94 
__IO
 
ušt32_t
 
NbPagesToE¿£
;

96 
__IO
 
ušt32_t
 
Page
;

98 
__IO
 
ušt32_t
 
Add»ss
;

100 
HAL_LockTy³Def
 
Lock
;

102 
__IO
 
ušt32_t
 
E¼ÜCode
;

104 }
	tFLASH_ProûssTy³Def
;

117 
FLASH_ProûssTy³Def
 
ProcFÏsh
;

120 
	#FLASH_TIMEOUT_VALUE
 ((
ušt32_t
)50000è

	)

121 
	#FLASH_SIZE_DATA_REGISTER
 ((
ušt32_t
)0x1FF8007C)

	)

134 
	#FLASH_SIZE
 (
ušt32_t
)(*((
ušt16_t
 *)
FLASH_SIZE_DATA_REGISTER
è* 1024)

	)

135 
	#FLASH_PAGE_SIZE
 ((
ušt32_t
)128)

	)

140 
	#FLASH_TYPEPROGRAM_WORD
 ((
ušt32_t
)0x02è

	)

148 
	#FLASH_LATENCY_0
 ((
ušt8_t
)0x00è

	)

149 
	#FLASH_LATENCY_1
 ((
ušt8_t
)0x01è

	)

157 
	#FLASH_IT_EOP
 
FLASH_PECR_EOPIE


	)

158 
	#FLASH_IT_ERR
 
FLASH_PECR_ERRIE


	)

166 
	#FLASH_FLAG_BSY
 
FLASH_SR_BSY


	)

167 
	#FLASH_FLAG_EOP
 
FLASH_SR_EOP


	)

168 
	#FLASH_FLAG_ENDHV
 
FLASH_SR_HVOFF


	)

169 
	#FLASH_FLAG_READY
 
FLASH_SR_READY


	)

170 
	#FLASH_FLAG_WRPERR
 
FLASH_SR_WRPERR


	)

171 
	#FLASH_FLAG_PGAERR
 
FLASH_SR_PGAERR


	)

172 
	#FLASH_FLAG_SIZERR
 
FLASH_SR_SIZERR


	)

173 
	#FLASH_FLAG_OPTVERR
 
FLASH_SR_OPTVERR


	)

174 
	#FLASH_FLAG_RDERR
 
FLASH_SR_RDERR


	)

175 
	#FLASH_FLAG_FWWERR
 
FLASH_SR_FWWERR


	)

176 
	#FLASH_FLAG_NOTZEROERR
 
FLASH_SR_NOTZEROERR


	)

184 
	#HAL_FLASH_ERROR_NONE
 0x00

	)

185 
	#HAL_FLASH_ERROR_RD
 0x01

	)

186 
	#HAL_FLASH_ERROR_SIZE
 0x02

	)

187 
	#HAL_FLASH_ERROR_PGA
 0x04

	)

188 
	#HAL_FLASH_ERROR_WRP
 0x08

	)

189 
	#HAL_FLASH_ERROR_OPTV
 0x10

	)

190 
	#HAL_FLASH_ERROR_FWWERR
 0x20

	)

191 
	#HAL_FLASH_ERROR_NOTZERO
 0x40

	)

199 
	#FLASH_PDKEY1
 ((
ušt32_t
)0x04152637è

	)

200 
	#FLASH_PDKEY2
 ((
ušt32_t
)0xFAFBFCFDè

	)

203 
	#FLASH_PEKEY1
 ((
ušt32_t
)0x89ABCDEFè

	)

204 
	#FLASH_PEKEY2
 ((
ušt32_t
)0x02030405è

	)

208 
	#FLASH_PRGKEY1
 ((
ušt32_t
)0x8C9DAEBFè

	)

209 
	#FLASH_PRGKEY2
 ((
ušt32_t
)0x13141516è

	)

212 
	#FLASH_OPTKEY1
 ((
ušt32_t
)0xFBEAD9C8è

	)

213 
	#FLASH_OPTKEY2
 ((
ušt32_t
)0x24252627è

	)

221 #ià
defšed
 ( 
__ICCARM__
 )

222 
	#IÁ”ru±Ty³_ACTLR_DISMCYCINT_Msk
 
IÁTy³_ACTLR_DISMCYCINT_Msk


	)

246 
	#__HAL_FLASH_ENABLE_IT
(
__INTERRUPT__
è((
FLASH
->
PECR
è|ð(__INTERRUPT__))

	)

256 
	#__HAL_FLASH_DISABLE_IT
(
__INTERRUPT__
è((
FLASH
->
PECR
è&ð~(
ušt32_t
)(__INTERRUPT__))

	)

275 
	#__HAL_FLASH_GET_FLAG
(
__FLAG__
è(((
FLASH
->
SR
è& (__FLAG__)è=ð(__FLAG__))

	)

291 
	#__HAL_FLASH_CLEAR_FLAG
(
__FLAG__
è(
FLASH
->
SR
 = (__FLAG__))

	)

302 
	~"¡m32l0xx_h®_æash_ex.h
"

303 
	~"¡m32l0xx_h®_æash_¿mfunc.h
"

319 
HAL_StusTy³Def
 
HAL_FLASH_Prog¿m
(
ušt32_t
 
Ty³Prog¿m
, ušt32_ˆ
Add»ss
, ušt32_ˆ
D©a
);

320 
HAL_StusTy³Def
 
HAL_FLASH_Prog¿m_IT
(
ušt32_t
 
Ty³Prog¿m
, ušt32_ˆ
Add»ss
, ušt32_ˆ
D©a
);

323 
HAL_FLASH_IRQHªdËr
();

326 
HAL_FLASH_EndOfO³¿tiÚC®lback
(
ušt32_t
 
R‘uºV®ue
);

327 
HAL_FLASH_O³¿tiÚE¼ÜC®lback
(
ušt32_t
 
R‘uºV®ue
);

338 
HAL_StusTy³Def
 
HAL_FLASH_UÆock
();

339 
HAL_StusTy³Def
 
HAL_FLASH_Lock
();

342 
HAL_StusTy³Def
 
HAL_FLASH_OB_UÆock
();

343 
HAL_StusTy³Def
 
HAL_FLASH_OB_Lock
();

344 
HAL_StusTy³Def
 
HAL_FLASH_OB_Launch
();

354 
ušt32_t
 
HAL_FLASH_G‘E¼Ü
();

368 
	#IS_FLASH_TYPEPROGRAM
(
VALUE
è((VALUEè=ð
FLASH_TYPEPROGRAM_WORD
)

	)

370 
	#IS_FLASH_LATENCY
(
__LATENCY__
è(((__LATENCY__è=ð
FLASH_LATENCY_0
) || \

371 ((
__LATENCY__
è=ð
FLASH_LATENCY_1
))

	)

376 
HAL_StusTy³Def
 
FLASH_Wa™FÜLa¡O³¿tiÚ
(
ušt32_t
 
Timeout
);

377 
FLASH_E¿£Page
(
ušt32_t
 
Page_Add»ss
);

401 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_flash_ex.h

39 #iâdeà
__STM32L0xx_HAL_FLASH_EX_H


40 
	#__STM32L0xx_HAL_FLASH_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

66 
ušt32_t
 
O±iÚTy³
;

69 
ušt32_t
 
WRPS‹
;

72 
ušt32_t
 
WRPSeùÜ
;

75 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

76 
ušt32_t
 
WRPSeùÜ2
;

80 
ušt8_t
 
RDPLev–
;

83 
ušt8_t
 
BORLev–
;

86 
ušt8_t
 
USERCÚfig
;

90 
ušt8_t
 
BOOTB™1CÚfig
;

93 } 
	tFLASH_OBProg¿mIn™Ty³Def
;

100 
ušt32_t
 
O±iÚTy³
;

103 
ušt8_t
 
PCROPS‹
;

106 
ušt32_t
 
PCROPSeùÜ
;

109 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

110 
ušt32_t
 
PCROPSeùÜ2
;

113 
ušt8_t
 
BoÙCÚfig
;

116 } 
	tFLASH_AdvOBProg¿mIn™Ty³Def
;

129 
	#FLASH_TYPEERASE_PAGES
 ((
ušt32_t
)0x00è

	)

137 
	#OPTIONBYTE_WRP
 ((
ušt32_t
)0x01è

	)

138 
	#OPTIONBYTE_RDP
 ((
ušt32_t
)0x02è

	)

139 
	#OPTIONBYTE_USER
 ((
ušt32_t
)0x04è

	)

140 
	#OPTIONBYTE_BOR
 ((
ušt32_t
)0x08è

	)

141 
	#OPTIONBYTE_BOOT_BIT1
 ((
ušt32_t
)0x10è

	)

149 
	#OB_WRPSTATE_DISABLE
 ((
ušt32_t
)0x00è

	)

150 
	#OB_WRPSTATE_ENABLE
 ((
ušt32_t
)0x01è

	)

158 
	#WRP_MASK_LOW
 ((
ušt32_t
)0x0000FFFF)

	)

159 
	#WRP_MASK_HIGH
 ((
ušt32_t
)0xFFFF0000)

	)

164 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
è|| defšed (
STM32L031xx
è|| defšed (
STM32L041xx
)

168 
	#OB_WRP_Pages0to31
 ((
ušt32_t
)0x00000001è

	)

169 
	#OB_WRP_Pages32to63
 ((
ušt32_t
)0x00000002è

	)

170 
	#OB_WRP_Pages64to95
 ((
ušt32_t
)0x00000004è

	)

171 
	#OB_WRP_Pages96to127
 ((
ušt32_t
)0x00000008è

	)

172 
	#OB_WRP_Pages128to159
 ((
ušt32_t
)0x00000010è

	)

173 
	#OB_WRP_Pages160to191
 ((
ušt32_t
)0x00000020è

	)

174 
	#OB_WRP_Pages192to223
 ((
ušt32_t
)0x00000040è

	)

175 
	#OB_WRP_Pages224to255
 ((
ušt32_t
)0x00000080è

	)

176 
	#OB_WRP_AÎPages
 ((
ušt32_t
)0x000000FFè

	)

180 #–ià
defšed
 (
STM32L051xx
è|| defšed (
STM32L052xx
è|| defšed (
STM32L053xx
è|| defšed (
STM32L061xx
è|| defšed (
STM32L062xx
è|| defšed (
STM32L063xx
)

184 
	#OB_WRP_Pages0to31
 ((
ušt32_t
)0x00000001è

	)

185 
	#OB_WRP_Pages32to63
 ((
ušt32_t
)0x00000002è

	)

186 
	#OB_WRP_Pages64to95
 ((
ušt32_t
)0x00000004è

	)

187 
	#OB_WRP_Pages96to127
 ((
ušt32_t
)0x00000008è

	)

188 
	#OB_WRP_Pages128to159
 ((
ušt32_t
)0x00000010è

	)

189 
	#OB_WRP_Pages160to191
 ((
ušt32_t
)0x00000020è

	)

190 
	#OB_WRP_Pages192to223
 ((
ušt32_t
)0x00000040è

	)

191 
	#OB_WRP_Pages224to255
 ((
ušt32_t
)0x00000080è

	)

192 
	#OB_WRP_Pages256to287
 ((
ušt32_t
)0x00000100è

	)

193 
	#OB_WRP_Pages288to319
 ((
ušt32_t
)0x00000200è

	)

194 
	#OB_WRP_Pages320to351
 ((
ušt32_t
)0x00000400è

	)

195 
	#OB_WRP_Pages352to383
 ((
ušt32_t
)0x00000800è

	)

196 
	#OB_WRP_Pages384to415
 ((
ušt32_t
)0x00001000è

	)

197 
	#OB_WRP_Pages416to447
 ((
ušt32_t
)0x00002000è

	)

198 
	#OB_WRP_Pages448to479
 ((
ušt32_t
)0x00004000è

	)

199 
	#OB_WRP_Pages480to511
 ((
ušt32_t
)0x00008000è

	)

200 
	#OB_WRP_AÎPages
 ((
ušt32_t
)0x0000FFFFè

	)

205 #–ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

209 
	#OB_WRP_Pages0to31
 ((
ušt32_t
)0x00000001è

	)

210 
	#OB_WRP_Pages32to63
 ((
ušt32_t
)0x00000002è

	)

211 
	#OB_WRP_Pages64to95
 ((
ušt32_t
)0x00000004è

	)

212 
	#OB_WRP_Pages96to127
 ((
ušt32_t
)0x00000008è

	)

213 
	#OB_WRP_Pages128to159
 ((
ušt32_t
)0x00000010è

	)

214 
	#OB_WRP_Pages160to191
 ((
ušt32_t
)0x00000020è

	)

215 
	#OB_WRP_Pages192to223
 ((
ušt32_t
)0x00000040è

	)

216 
	#OB_WRP_Pages224to255
 ((
ušt32_t
)0x00000080è

	)

217 
	#OB_WRP_Pages256to287
 ((
ušt32_t
)0x00000100è

	)

218 
	#OB_WRP_Pages288to319
 ((
ušt32_t
)0x00000200è

	)

219 
	#OB_WRP_Pages320to351
 ((
ušt32_t
)0x00000400è

	)

220 
	#OB_WRP_Pages352to383
 ((
ušt32_t
)0x00000800è

	)

221 
	#OB_WRP_Pages384to415
 ((
ušt32_t
)0x00001000è

	)

222 
	#OB_WRP_Pages416to447
 ((
ušt32_t
)0x00002000è

	)

223 
	#OB_WRP_Pages448to479
 ((
ušt32_t
)0x00004000è

	)

224 
	#OB_WRP_Pages480to511
 ((
ušt32_t
)0x00008000è

	)

225 
	#OB_WRP_Pages512to543
 ((
ušt32_t
)0x00010000è

	)

226 
	#OB_WRP_Pages544to575
 ((
ušt32_t
)0x00020000è

	)

227 
	#OB_WRP_Pages576to607
 ((
ušt32_t
)0x00040000è

	)

228 
	#OB_WRP_Pages608to639
 ((
ušt32_t
)0x00080000è

	)

229 
	#OB_WRP_Pages640to671
 ((
ušt32_t
)0x00100000è

	)

230 
	#OB_WRP_Pages672to703
 ((
ušt32_t
)0x00200000è

	)

231 
	#OB_WRP_Pages704to735
 ((
ušt32_t
)0x00400000è

	)

232 
	#OB_WRP_Pages736to767
 ((
ušt32_t
)0x00800000è

	)

233 
	#OB_WRP_Pages768to799
 ((
ušt32_t
)0x01000000è

	)

234 
	#OB_WRP_Pages800to831
 ((
ušt32_t
)0x02000000è

	)

235 
	#OB_WRP_Pages832to863
 ((
ušt32_t
)0x04000000è

	)

236 
	#OB_WRP_Pages864to895
 ((
ušt32_t
)0x08000000è

	)

237 
	#OB_WRP_Pages896to927
 ((
ušt32_t
)0x10000000è

	)

238 
	#OB_WRP_Pages928to959
 ((
ušt32_t
)0x20000000è

	)

239 
	#OB_WRP_Pages960to991
 ((
ušt32_t
)0x40000000è

	)

240 
	#OB_WRP_Pages992to1023
 ((
ušt32_t
)0x80000000è

	)

241 
	#OB_WRP_AÎPages
 ((
ušt32_t
)0xFFFFFFFFè

	)

249 
	#OB_WRP2_Pages1024to1055
 ((
ušt32_t
)0x00000001è

	)

250 
	#OB_WRP2_Pages1056to1087
 ((
ušt32_t
)0x00000002è

	)

251 
	#OB_WRP2_Pages1088to1119
 ((
ušt32_t
)0x00000004è

	)

252 
	#OB_WRP2_Pages1120to1151
 ((
ušt32_t
)0x00000008è

	)

253 
	#OB_WRP2_Pages1152to1183
 ((
ušt32_t
)0x00000010è

	)

254 
	#OB_WRP2_Pages1184to1215
 ((
ušt32_t
)0x00000020è

	)

255 
	#OB_WRP2_Pages1216to1247
 ((
ušt32_t
)0x00000040è

	)

256 
	#OB_WRP2_Pages1248to1279
 ((
ušt32_t
)0x00000080è

	)

257 
	#OB_WRP2_Pages1280to1311
 ((
ušt32_t
)0x00000100è

	)

258 
	#OB_WRP2_Pages1312to1343
 ((
ušt32_t
)0x00000200è

	)

259 
	#OB_WRP2_Pages1344to1375
 ((
ušt32_t
)0x00000400è

	)

260 
	#OB_WRP2_Pages1376to1407
 ((
ušt32_t
)0x00000800è

	)

261 
	#OB_WRP2_Pages1408to1439
 ((
ušt32_t
)0x00001000è

	)

262 
	#OB_WRP2_Pages1440to1471
 ((
ušt32_t
)0x00002000è

	)

263 
	#OB_WRP2_Pages1472to1503
 ((
ušt32_t
)0x00004000è

	)

264 
	#OB_WRP2_Pages1504to1535
 ((
ušt32_t
)0x00008000è

	)

265 
	#OB_WRP2_AÎPages
 ((
ušt32_t
)0x0000FFFFè

	)

274 
	#OB_RDP_LEVEL_0
 ((
ušt8_t
)0xAA)

	)

275 
	#OB_RDP_LEVEL_1
 ((
ušt8_t
)0xBB)

	)

276 
	#OB_RDP_LEVEL_2
 ((
ušt8_t
)0xCCè

	)

285 
	#OB_BOR_OFF
 ((
ušt8_t
)0x00è

	)

287 
	#OB_BOR_LEVEL1
 ((
ušt8_t
)0x08è

	)

288 
	#OB_BOR_LEVEL2
 ((
ušt8_t
)0x09è

	)

289 
	#OB_BOR_LEVEL3
 ((
ušt8_t
)0x0Aè

	)

290 
	#OB_BOR_LEVEL4
 ((
ušt8_t
)0x0Bè

	)

291 
	#OB_BOR_LEVEL5
 ((
ušt8_t
)0x0Cè

	)

299 
	#OB_IWDG_SW
 ((
ušt8_t
)0x10è

	)

300 
	#OB_IWDG_HW
 ((
ušt8_t
)0x00è

	)

308 
	#OB_STOP_NORST
 ((
ušt8_t
)0x20è

	)

309 
	#OB_STOP_RST
 ((
ušt8_t
)0x00è

	)

317 
	#OB_STDBY_NORST
 ((
ušt8_t
)0x40è

	)

318 
	#OB_STDBY_RST
 ((
ušt8_t
)0x00è

	)

327 
	#OB_PCROP_STATE_DISABLE
 ((
ušt8_t
)0x00è

	)

328 
	#OB_PCROP_STATE_ENABLE
 ((
ušt8_t
)0x01è

	)

337 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

338 
	#OPTIONBYTE_PCROP
 ((
ušt32_t
)0x01è

	)

339 
	#OPTIONBYTE_BOOTCONFIG
 ((
ušt32_t
)0x02è

	)

341 
	#OPTIONBYTE_PCROP
 ((
ušt32_t
)0x01è

	)

347 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
è|| defšed (
STM32L031xx
è|| defšed (
STM32L041xx
)

351 
	#OB_PCROP_Pages0to31
 ((
ušt32_t
)0x00000001è

	)

352 
	#OB_PCROP_Pages32to63
 ((
ušt32_t
)0x00000002è

	)

353 
	#OB_PCROP_Pages64to95
 ((
ušt32_t
)0x00000004è

	)

354 
	#OB_PCROP_Pages96to127
 ((
ušt32_t
)0x00000008è

	)

355 
	#OB_PCROP_Pages128to159
 ((
ušt32_t
)0x00000010è

	)

356 
	#OB_PCROP_Pages160to191
 ((
ušt32_t
)0x00000020è

	)

357 
	#OB_PCROP_Pages192to223
 ((
ušt32_t
)0x00000040è

	)

358 
	#OB_PCROP_Pages224to255
 ((
ušt32_t
)0x00000080è

	)

359 
	#OB_PCROP_AÎPages
 ((
ušt32_t
)0x000000FFè

	)

363 #–ià
defšed
 (
STM32L051xx
è|| defšed (
STM32L052xx
è|| defšed (
STM32L053xx
è|| defšed (
STM32L061xx
è|| defšed (
STM32L062xx
è|| defšed (
STM32L063xx
)

367 
	#OB_PCROP_Pages0to31
 ((
ušt32_t
)0x00000001è

	)

368 
	#OB_PCROP_Pages32to63
 ((
ušt32_t
)0x00000002è

	)

369 
	#OB_PCROP_Pages64to95
 ((
ušt32_t
)0x00000004è

	)

370 
	#OB_PCROP_Pages96to127
 ((
ušt32_t
)0x00000008è

	)

371 
	#OB_PCROP_Pages128to159
 ((
ušt32_t
)0x00000010è

	)

372 
	#OB_PCROP_Pages160to191
 ((
ušt32_t
)0x00000020è

	)

373 
	#OB_PCROP_Pages192to223
 ((
ušt32_t
)0x00000040è

	)

374 
	#OB_PCROP_Pages224to255
 ((
ušt32_t
)0x00000080è

	)

375 
	#OB_PCROP_Pages256to287
 ((
ušt32_t
)0x00000100è

	)

376 
	#OB_PCROP_Pages288to319
 ((
ušt32_t
)0x00000200è

	)

377 
	#OB_PCROP_Pages320to351
 ((
ušt32_t
)0x00000400è

	)

378 
	#OB_PCROP_Pages352to383
 ((
ušt32_t
)0x00000800è

	)

379 
	#OB_PCROP_Pages384to415
 ((
ušt32_t
)0x00001000è

	)

380 
	#OB_PCROP_Pages416to447
 ((
ušt32_t
)0x00002000è

	)

381 
	#OB_PCROP_Pages448to479
 ((
ušt32_t
)0x00004000è

	)

382 
	#OB_PCROP_Pages480to511
 ((
ušt32_t
)0x00008000è

	)

383 
	#OB_PCROP_AÎPages
 ((
ušt32_t
)0x0000FFFFè

	)

389 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

393 
	#OB_PCROP_Pages0to31
 ((
ušt32_t
)0x00000001è

	)

394 
	#OB_PCROP_Pages32to63
 ((
ušt32_t
)0x00000002è

	)

395 
	#OB_PCROP_Pages64to95
 ((
ušt32_t
)0x00000004è

	)

396 
	#OB_PCROP_Pages96to127
 ((
ušt32_t
)0x00000008è

	)

397 
	#OB_PCROP_Pages128to159
 ((
ušt32_t
)0x00000010è

	)

398 
	#OB_PCROP_Pages160to191
 ((
ušt32_t
)0x00000020è

	)

399 
	#OB_PCROP_Pages192to223
 ((
ušt32_t
)0x00000040è

	)

400 
	#OB_PCROP_Pages224to255
 ((
ušt32_t
)0x00000080è

	)

401 
	#OB_PCROP_Pages256to287
 ((
ušt32_t
)0x00000100è

	)

402 
	#OB_PCROP_Pages288to319
 ((
ušt32_t
)0x00000200è

	)

403 
	#OB_PCROP_Pages320to351
 ((
ušt32_t
)0x00000400è

	)

404 
	#OB_PCROP_Pages352to383
 ((
ušt32_t
)0x00000800è

	)

405 
	#OB_PCROP_Pages384to415
 ((
ušt32_t
)0x00001000è

	)

406 
	#OB_PCROP_Pages416to447
 ((
ušt32_t
)0x00002000è

	)

407 
	#OB_PCROP_Pages448to479
 ((
ušt32_t
)0x00004000è

	)

408 
	#OB_PCROP_Pages480to511
 ((
ušt32_t
)0x00008000è

	)

409 
	#OB_PCROP_Pages512to543
 ((
ušt32_t
)0x00010000è

	)

410 
	#OB_PCROP_Pages544to575
 ((
ušt32_t
)0x00020000è

	)

411 
	#OB_PCROP_Pages576to607
 ((
ušt32_t
)0x00040000è

	)

412 
	#OB_PCROP_Pages608to639
 ((
ušt32_t
)0x00080000è

	)

413 
	#OB_PCROP_Pages640to671
 ((
ušt32_t
)0x00100000è

	)

414 
	#OB_PCROP_Pages672to703
 ((
ušt32_t
)0x00200000è

	)

415 
	#OB_PCROP_Pages704to735
 ((
ušt32_t
)0x00400000è

	)

416 
	#OB_PCROP_Pages736to767
 ((
ušt32_t
)0x00800000è

	)

417 
	#OB_PCROP_Pages768to799
 ((
ušt32_t
)0x01000000è

	)

418 
	#OB_PCROP_Pages800to831
 ((
ušt32_t
)0x02000000è

	)

419 
	#OB_PCROP_Pages832to863
 ((
ušt32_t
)0x04000000è

	)

420 
	#OB_PCROP_Pages864to895
 ((
ušt32_t
)0x08000000è

	)

421 
	#OB_PCROP_Pages896to927
 ((
ušt32_t
)0x10000000è

	)

422 
	#OB_PCROP_Pages928to959
 ((
ušt32_t
)0x20000000è

	)

423 
	#OB_PCROP_Pages960to991
 ((
ušt32_t
)0x40000000è

	)

424 
	#OB_PCROP_Pages992to1023
 ((
ušt32_t
)0x80000000è

	)

425 
	#OB_PCROP_AÎPages
 ((
ušt32_t
)0xFFFFFFFFè

	)

433 
	#OB_PCROP2_Pages1024to1055
 ((
ušt32_t
)0x00000001è

	)

434 
	#OB_PCROP2_Pages1056to1087
 ((
ušt32_t
)0x00000002è

	)

435 
	#OB_PCROP2_Pages1088to1119
 ((
ušt32_t
)0x00000004è

	)

436 
	#OB_PCROP2_Pages1120to1151
 ((
ušt32_t
)0x00000008è

	)

437 
	#OB_PCROP2_Pages1152to1183
 ((
ušt32_t
)0x00000010è

	)

438 
	#OB_PCROP2_Pages1184to1215
 ((
ušt32_t
)0x00000020è

	)

439 
	#OB_PCROP2_Pages1216to1247
 ((
ušt32_t
)0x00000040è

	)

440 
	#OB_PCROP2_Pages1248to1279
 ((
ušt32_t
)0x00000080è

	)

441 
	#OB_PCROP2_Pages1280to1311
 ((
ušt32_t
)0x00000100è

	)

442 
	#OB_PCROP2_Pages1312to1343
 ((
ušt32_t
)0x00000200è

	)

443 
	#OB_PCROP2_Pages1344to1375
 ((
ušt32_t
)0x00000400è

	)

444 
	#OB_PCROP2_Pages1376to1407
 ((
ušt32_t
)0x00000800è

	)

445 
	#OB_PCROP2_Pages1408to1439
 ((
ušt32_t
)0x00001000è

	)

446 
	#OB_PCROP2_Pages1440to1471
 ((
ušt32_t
)0x00002000è

	)

447 
	#OB_PCROP2_Pages1472to1503
 ((
ušt32_t
)0x00004000è

	)

448 
	#OB_PCROP2_Pages1504to1535
 ((
ušt32_t
)0x00008000è

	)

449 
	#OB_PCROP2_AÎPages
 ((
ušt32_t
)0x0000FFFFè

	)

458 
	#OB_BOOT_BIT1_RESET
 (
ušt8_t
)(0x00è

	)

459 
	#OB_BOOT_BIT1_SET
 (
ušt8_t
)(0x01è

	)

464 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

468 
	#OB_BOOT_BANK1
 ((
ušt8_t
)0x00è

	)

470 
	#OB_BOOT_BANK2
 (
ušt8_t
)(0x01è

	)

480 
	#FLASH_TYPEPROGRAMDATA_BYTE
 ((
ušt32_t
)0x00è

	)

481 
	#FLASH_TYPEPROGRAMDATA_HALFWORD
 ((
ušt32_t
)0x01è

	)

482 
	#FLASH_TYPEPROGRAMDATA_WORD
 ((
ušt32_t
)0x02è

	)

485 
	#FLASH_TYPEPROGRAM_BYTE
 
FLASH_TYPEPROGRAMDATA_BYTE


	)

486 
	#FLASH_TYPEPROGRAM_HALFWORD
 
FLASH_TYPEPROGRAMDATA_HALFWORD


	)

494 
	#FLASH_NBPAGES_MAX
 (
FLASH_SIZE
 / 
FLASH_PAGE_SIZE
)

	)

516 
	#__HAL_FLASH_SET_LATENCY
(
__LATENCY__
) \

517 
	`MODIFY_REG
(
FLASH
->
ACR
, 
FLASH_ACR_LATENCY
, (
ušt32_t
)(
__LATENCY__
))

	)

526 
	#__HAL_FLASH_GET_LATENCY
(è(
	`READ_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_LATENCY
))

	)

532 
	#__HAL_FLASH_PREFETCH_BUFFER_ENABLE
(è
	`CLEAR_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_PRFTEN
)

	)

533 
	#__HAL_FLASH_PREFETCH_BUFFER_DISABLE
(è
	`SET_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_PRFTEN
)

	)

539 
	#__HAL_FLASH_BUFFER_CACHE_ENABLE
(è
	`SET_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_DISAB_BUF
)

	)

540 
	#__HAL_FLASH_BUFFER_CACHE_DISABLE
(è
	`CLEAR_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_DISAB_BUF
)

	)

546 
	#__HAL_FLASH_PREREAD_BUFFER_ENABLE
(è
	`SET_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_PRE_READ
)

	)

547 
	#__HAL_FLASH_PREREAD_BUFFER_DISABLE
(è
	`CLEAR_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_PRE_READ
)

	)

553 
	#__HAL_FLASH_SLEEP_POWERDOWN_ENABLE
(è
	`SET_BIT
(
FLASH
->
ACR
, 
FLASH_ACR_SLEEP_PD
)

	)

554 
	#__HAL_FLASH_SLEEP_POWERDOWN_DISABLE
(è
	`CLEAR_BIT
(
FLASH
->
ACR
, 
FLASH_ACR_SLEEP_PD
)

	)

561 
	#__HAL_FLASH_POWER_DOWN_ENABLE
(èdØ{ 
FLASH
->
PDKEYR
 = 
FLASH_PDKEY1
; \

562 
FLASH
->
PDKEYR
 = 
FLASH_PDKEY2
; \

563 
	`SET_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_RUN_PD
); \

564 } 0)

	)

571 
	#__HAL_FLASH_POWER_DOWN_DISABLE
(èdØ{ 
FLASH
->
PDKEYR
 = 
FLASH_PDKEY1
; \

572 
FLASH
->
PDKEYR
 = 
FLASH_PDKEY2
; \

573 
	`CLEAR_BIT
((
FLASH
->
ACR
), 
FLASH_ACR_RUN_PD
); \

574 } 0)

	)

587 
HAL_StusTy³Def
 
HAL_FLASHEx_E¿£
(
FLASH_E¿£In™Ty³Def
 *
pE¿£In™
, 
ušt32_t
 *
PageE¼Ü
);

588 
HAL_StusTy³Def
 
HAL_FLASHEx_E¿£_IT
(
FLASH_E¿£In™Ty³Def
 *
pE¿£In™
);

596 
HAL_StusTy³Def
 
HAL_FLASHEx_OBProg¿m
(
FLASH_OBProg¿mIn™Ty³Def
 *
pOBIn™
);

597 
HAL_FLASHEx_OBG‘CÚfig
(
FLASH_OBProg¿mIn™Ty³Def
 *
pOBIn™
);

598 
HAL_StusTy³Def
 
HAL_FLASHEx_AdvOBProg¿m
 (
FLASH_AdvOBProg¿mIn™Ty³Def
 *
pAdvOBIn™
);

599 
HAL_FLASHEx_AdvOBG‘CÚfig
(
FLASH_AdvOBProg¿mIn™Ty³Def
 *
pAdvOBIn™
);

600 
HAL_StusTy³Def
 
HAL_FLASHEx_OB_S–eùPCROP
();

601 
HAL_StusTy³Def
 
HAL_FLASHEx_OB_DeS–eùPCROP
();

609 
HAL_StusTy³Def
 
HAL_FLASHEx_DATAEEPROM_UÆock
();

610 
HAL_StusTy³Def
 
HAL_FLASHEx_DATAEEPROM_Lock
();

611 
HAL_StusTy³Def
 
HAL_FLASHEx_DATAEEPROM_E¿£
(
ušt32_t
 
Add»ss
);

612 
HAL_StusTy³Def
 
HAL_FLASHEx_DATAEEPROM_Prog¿m
(
ušt32_t
 
Ty³Prog¿m
, ušt32_ˆ
Add»ss
, ušt32_ˆ
D©a
);

613 
HAL_FLASHEx_DATAEEPROM_EÇbËFixedTimeProg¿m
();

614 
HAL_FLASHEx_DATAEEPROM_Di§bËFixedTimeProg¿m
();

627 
	#IS_FLASH_TYPEERASE
(
__VALUE__
è(((__VALUE__è=ð
FLASH_TYPEERASE_PAGES
))

	)

629 
	#IS_OPTIONBYTE
(
__VALUE__
è(((__VALUE__è<ð(
OPTIONBYTE_WRP
 | 
OPTIONBYTE_RDP
 | \

630 
OPTIONBYTE_USER
 | 
OPTIONBYTE_BOR
 | 
OPTIONBYTE_BOOT_BIT1
)))

	)

632 
	#IS_WRPSTATE
(
__VALUE__
è(((__VALUE__è=ð
OB_WRPSTATE_DISABLE
) || \

633 ((
__VALUE__
è=ð
OB_WRPSTATE_ENABLE
))

	)

635 
	#IS_OB_WRP
(
PAGE
è(((PAGEè!ð0x0000000))

	)

637 
	#IS_OB_RDP
(
__LEVEL__
è(((__LEVEL__è=ð
OB_RDP_LEVEL_0
)||\

638 ((
__LEVEL__
è=ð
OB_RDP_LEVEL_1
)||\

639 ((
__LEVEL__
è=ð
OB_RDP_LEVEL_2
))

	)

641 
	#IS_OB_BOR_LEVEL
(
__LEVEL__
èÐ((__LEVEL__è=ð
OB_BOR_OFF
) || \

642 ((
__LEVEL__
è=ð
OB_BOR_LEVEL1
) || \

643 ((
__LEVEL__
è=ð
OB_BOR_LEVEL2
) || \

644 ((
__LEVEL__
è=ð
OB_BOR_LEVEL3
) || \

645 ((
__LEVEL__
è=ð
OB_BOR_LEVEL4
) || \

646 ((
__LEVEL__
è=ð
OB_BOR_LEVEL5
))

	)

648 
	#IS_OB_IWDG_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
OB_IWDG_SW
è|| ((__SOURCE__è=ð
OB_IWDG_HW
))

	)

650 
	#IS_OB_STOP_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
OB_STOP_NORST
è|| ((__SOURCE__è=ð
OB_STOP_RST
))

	)

652 
	#IS_OB_STDBY_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
OB_STDBY_NORST
è|| ((__SOURCE__è=ð
OB_STDBY_RST
))

	)

654 
	#IS_PCROPSTATE
(
VALUE
)(((VALUEè=ð
OB_PCROP_STATE_DISABLE
) || \

655 ((
VALUE
è=ð
OB_PCROP_STATE_ENABLE
))

	)

657 
	#IS_OB_PCROP
(
__PAGE__
è(((__PAGE__è!ð0x0000000))

	)

659 
	#IS_OB_BOOT1
(
__BOOT_BIT1__
è(((__BOOT_BIT1__è=ð
OB_BOOT_BIT1_RESET
è|| ((__BOOT_BIT1__è=ð
OB_BOOT_BIT1_SET
))

	)

661 
	#IS_TYPEPROGRAMDATA
(
__VALUE__
è(((__VALUE__è=ð
FLASH_TYPEPROGRAMDATA_BYTE
) || \

662 ((
__VALUE__
è=ð
FLASH_TYPEPROGRAMDATA_HALFWORD
) || \

663 ((
__VALUE__
è=ð
FLASH_TYPEPROGRAMDATA_WORD
))

	)

665 
	#IS_NBPAGES
(
__PAGES__
è(((__PAGES__è>ð1è&& ((__PAGES__è<ð
FLASH_NBPAGES_MAX
))

	)

667 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

668 
	#IS_OBEX
(
__VALUE__
)(((__VALUE__è<ð(
OPTIONBYTE_PCROP
 | 
OPTIONBYTE_BOOTCONFIG
)))

	)

669 
	#IS_OB_BOOT_BANK
(
__BANK__
è(((__BANK__è=ð
OB_BOOT_BANK2
è|| ((__BANK__è=ð
OB_BOOT_BANK1
))

	)

670 
	#IS_FLASH_DATA_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
DATA_EEPROM_BASE
è&& ((__ADDRESS__è<ð
DATA_EEPROM_BANK2_END
))

	)

671 
	#IS_FLASH_DATA_BANK1_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
DATA_EEPROM_BASE
è&& ((__ADDRESS__è<ð
DATA_EEPROM_BANK1_END
))

	)

672 
	#IS_FLASH_DATA_BANK2_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
DATA_EEPROM_BANK2_BASE
è&& ((__ADDRESS__è<ð
DATA_EEPROM_BANK2_END
))

	)

673 
	#IS_FLASH_PROGRAM_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
FLASH_BASE
è&& ((__ADDRESS__è< (FLASH_BASE + 
FLASH_SIZE
)))

	)

674 
	#IS_FLASH_PROGRAM_BANK1_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
FLASH_BASE
è&& ((__ADDRESS__è< (FLASH_BASE + (
FLASH_SIZE
 >> 1))))

	)

675 
	#IS_FLASH_PROGRAM_BANK2_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
FLASH_BANK2_BASE
è&& ((__ADDRESS__è< (
FLASH_BASE
 + 
FLASH_SIZE
)))

	)

677 
	#IS_OBEX
(
VALUE
)((VALUEè=ð
OPTIONBYTE_PCROP
)

	)

678 
	#IS_FLASH_DATA_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
DATA_EEPROM_BASE
è&& ((__ADDRESS__è<ð
DATA_EEPROM_END
))

	)

679 
	#IS_FLASH_PROGRAM_ADDRESS
(
__ADDRESS__
è(((__ADDRESS__è>ð
FLASH_BASE
è&& ((__ADDRESS__è< (FLASH_BASE + 
FLASH_SIZE
)))

	)

703 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_flash_ramfunc.h

39 #iâdeà
__STM32L0xx_FLASH_RAMFUNC_H


40 
	#__STM32L0xx_FLASH_RAMFUNC_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

72 
__RAM_FUNC
 
HAL_FLASHEx_H®fPageProg¿m
(
ušt32_t
 
Add»ss
, ušt32_t* 
pBufãr
);

73 
__RAM_FUNC
 
HAL_FLASHEx_EÇbËRunPow”Down
();

74 
__RAM_FUNC
 
HAL_FLASHEx_Di§bËRunPow”Down
();

75 
__RAM_FUNC
 
HAL_FLASHRAM_G‘E¼Ü
(
ušt32_t
 * 
”rÜ
);

80 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

84 
__RAM_FUNC
 
HAL_FLASHEx_E¿£P¬®ËlPage
(
ušt32_t
 
Page_Add»ss1
, ušt32_ˆ
Page_Add»ss2
);

85 
__RAM_FUNC
 
HAL_FLASHEx_Prog¿mP¬®ËlH®fPage
(
ušt32_t
 
Add»ss1
, ušt32_t* 
pBufãr1
, ušt32_ˆ
Add»ss2
, ušt32_t* 
pBufãr2
);

113 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_gpio.h

39 #iâdeà
__STM32L0xx_HAL_GPIO_H


40 
	#__STM32L0xx_HAL_GPIO_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

72 
ušt32_t
 
Pš
;

75 
ušt32_t
 
Mode
;

78 
ušt32_t
 
PuÎ
;

81 
ušt32_t
 
S³ed
;

84 
ušt32_t
 
AÉ”Ç‹
;

86 }
	tGPIO_In™Ty³Def
;

99 
GPIO_PIN_RESET
 = 0,

100 
GPIO_PIN_SET


101 }
	tGPIO_PšS‹
;

107 
	#IS_GPIO_PIN_ACTION
(
__ACTION__
è(((__ACTION__è=ð
GPIO_PIN_RESET
è|| ((__ACTION__è=ð
GPIO_PIN_SET
))

	)

123 
	#GPIO_PIN_0
 ((
ušt16_t
)0x0001è

	)

124 
	#GPIO_PIN_1
 ((
ušt16_t
)0x0002è

	)

125 
	#GPIO_PIN_2
 ((
ušt16_t
)0x0004è

	)

126 
	#GPIO_PIN_3
 ((
ušt16_t
)0x0008è

	)

127 
	#GPIO_PIN_4
 ((
ušt16_t
)0x0010è

	)

128 
	#GPIO_PIN_5
 ((
ušt16_t
)0x0020è

	)

129 
	#GPIO_PIN_6
 ((
ušt16_t
)0x0040è

	)

130 
	#GPIO_PIN_7
 ((
ušt16_t
)0x0080è

	)

131 
	#GPIO_PIN_8
 ((
ušt16_t
)0x0100è

	)

132 
	#GPIO_PIN_9
 ((
ušt16_t
)0x0200è

	)

133 
	#GPIO_PIN_10
 ((
ušt16_t
)0x0400è

	)

134 
	#GPIO_PIN_11
 ((
ušt16_t
)0x0800è

	)

135 
	#GPIO_PIN_12
 ((
ušt16_t
)0x1000è

	)

136 
	#GPIO_PIN_13
 ((
ušt16_t
)0x2000è

	)

137 
	#GPIO_PIN_14
 ((
ušt16_t
)0x4000è

	)

138 
	#GPIO_PIN_15
 ((
ušt16_t
)0x8000è

	)

139 
	#GPIO_PIN_AÎ
 ((
ušt16_t
)0xFFFFè

	)

144 
	#GPIO_PIN_MASK
 ((
ušt32_t
)0x0000FFFFè

	)

145 
	#IS_GPIO_PIN
(
__PIN__
è(((__PIN__è& 
GPIO_PIN_MASK
 ) !ð(
ušt32_t
)0x00)

	)

157 
	#GPIO_MODE_INPUT
 ((
ušt32_t
)0x00000000è

	)

158 
	#GPIO_MODE_OUTPUT_PP
 ((
ušt32_t
)0x00000001è

	)

159 
	#GPIO_MODE_OUTPUT_OD
 ((
ušt32_t
)0x00000011è

	)

160 
	#GPIO_MODE_AF_PP
 ((
ušt32_t
)0x00000002è

	)

161 
	#GPIO_MODE_AF_OD
 ((
ušt32_t
)0x00000012è

	)

163 
	#GPIO_MODE_ANALOG
 ((
ušt32_t
)0x00000003è

	)

165 
	#GPIO_MODE_IT_RISING
 ((
ušt32_t
)0x10110000è

	)

166 
	#GPIO_MODE_IT_FALLING
 ((
ušt32_t
)0x10210000è

	)

167 
	#GPIO_MODE_IT_RISING_FALLING
 ((
ušt32_t
)0x10310000è

	)

169 
	#GPIO_MODE_EVT_RISING
 ((
ušt32_t
)0x10120000è

	)

170 
	#GPIO_MODE_EVT_FALLING
 ((
ušt32_t
)0x10220000è

	)

171 
	#GPIO_MODE_EVT_RISING_FALLING
 ((
ušt32_t
)0x10320000è

	)

177 
	#IS_GPIO_MODE
(
__MODE__
è(((__MODE__è=ð
GPIO_MODE_INPUT
) ||\

178 ((
__MODE__
è=ð
GPIO_MODE_OUTPUT_PP
) ||\

179 ((
__MODE__
è=ð
GPIO_MODE_OUTPUT_OD
) ||\

180 ((
__MODE__
è=ð
GPIO_MODE_AF_PP
) ||\

181 ((
__MODE__
è=ð
GPIO_MODE_AF_OD
) ||\

182 ((
__MODE__
è=ð
GPIO_MODE_IT_RISING
) ||\

183 ((
__MODE__
è=ð
GPIO_MODE_IT_FALLING
) ||\

184 ((
__MODE__
è=ð
GPIO_MODE_IT_RISING_FALLING
) ||\

185 ((
__MODE__
è=ð
GPIO_MODE_EVT_RISING
) ||\

186 ((
__MODE__
è=ð
GPIO_MODE_EVT_FALLING
) ||\

187 ((
__MODE__
è=ð
GPIO_MODE_EVT_RISING_FALLING
) ||\

188 ((
__MODE__
è=ð
GPIO_MODE_ANALOG
))

	)

195 
	#GPIO_SPEED_FREQ_LOW
 ((
ušt32_t
)0x00000000è

	)

196 
	#GPIO_SPEED_FREQ_MEDIUM
 ((
ušt32_t
)0x00000001è

	)

197 
	#GPIO_SPEED_FREQ_HIGH
 ((
ušt32_t
)0x00000002è

	)

198 
	#GPIO_SPEED_FREQ_VERY_HIGH
 ((
ušt32_t
)0x00000003è

	)

204 
	#IS_GPIO_SPEED
(
__SPEED__
è(((__SPEED__è=ð
GPIO_SPEED_FREQ_LOW
 ) || ((__SPEED__è=ð
GPIO_SPEED_FREQ_MEDIUM
 ) || \

205 ((
__SPEED__
è=ð
GPIO_SPEED_FREQ_HIGH
 ) || ((__SPEED__è=ð
GPIO_SPEED_FREQ_VERY_HIGH
))

	)

212 
	#GPIO_NOPULL
 ((
ušt32_t
)0x00000000è

	)

213 
	#GPIO_PULLUP
 ((
ušt32_t
)0x00000001è

	)

214 
	#GPIO_PULLDOWN
 ((
ušt32_t
)0x00000002è

	)

220 
	#IS_GPIO_PULL
(
__PULL__
è(((__PULL__è=ð
GPIO_NOPULL
è|| ((__PULL__è=ð
GPIO_PULLUP
) || \

221 ((
__PULL__
è=ð
GPIO_PULLDOWN
))

	)

240 
	#__HAL_GPIO_EXTI_GET_FLAG
(
__EXTI_LINE__
è(
EXTI
->
PR
 & (__EXTI_LINE__))

	)

248 
	#__HAL_GPIO_EXTI_CLEAR_FLAG
(
__EXTI_LINE__
è(
EXTI
->
PR
 = (__EXTI_LINE__))

	)

256 
	#__HAL_GPIO_EXTI_GET_IT
(
__EXTI_LINE__
è(
EXTI
->
PR
 & (__EXTI_LINE__))

	)

264 
	#__HAL_GPIO_EXTI_CLEAR_IT
(
__EXTI_LINE__
è(
EXTI
->
PR
 = (__EXTI_LINE__))

	)

272 
	#__HAL_GPIO_EXTI_GENERATE_SWIT
(
__EXTI_LINE__
è(
EXTI
->
SWIER
 |ð(__EXTI_LINE__))

	)

278 
	~"¡m32l0xx_h®_gpio_ex.h
"

293 
HAL_GPIO_In™
(
GPIO_Ty³Def
 *
GPIOx
, 
GPIO_In™Ty³Def
 *
GPIO_In™
);

294 
HAL_GPIO_DeIn™
(
GPIO_Ty³Def
 *
GPIOx
, 
ušt32_t
 
GPIO_Pš
);

303 
GPIO_PšS‹
 
HAL_GPIO_R—dPš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
);

304 
HAL_GPIO_Wr™ePš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
, 
GPIO_PšS‹
 
PšS‹
);

305 
HAL_GPIO_ToggËPš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
);

306 
HAL_StusTy³Def
 
HAL_GPIO_LockPš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
);

307 
HAL_GPIO_EXTI_IRQHªdËr
(
ušt16_t
 
GPIO_Pš
);

308 
HAL_GPIO_EXTI_C®lback
(
ušt16_t
 
GPIO_Pš
);

336 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_gpio_ex.h

39 #iâdeà
__STM32L0xx_HAL_GPIO_EX_H


40 
	#__STM32L0xx_HAL_GPIO_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

70 #ià
defšed
 (
STM32L083xx
è|| defšed (
STM32L073xx
)

180 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

181 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

182 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

183 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

184 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

185 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

186 
	#GPIO_AF0_USART1
 ((
ušt8_t
)0x00è

	)

187 
	#GPIO_AF0_SPI2
 ((
ušt8_t
)0x00è

	)

188 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

189 
	#GPIO_AF0_TIM22
 ((
ušt8_t
)0x00è

	)

190 
	#GPIO_AF0_LPUART1
 ((
ušt8_t
)0x00è

	)

191 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

192 
	#GPIO_AF0_TIM2
 ((
ušt8_t
)0x00è

	)

193 
	#GPIO_AF0_USB
 ((
ušt8_t
)0x00è

	)

201 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

202 
	#GPIO_AF1_SPI2
 ((
ušt8_t
)0x01è

	)

203 
	#GPIO_AF1_TIM21
 ((
ušt8_t
)0x01è

	)

204 
	#GPIO_AF1_LCD
 ((
ušt8_t
)0x01è

	)

212 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

213 
	#GPIO_AF2_TIM3
 ((
ušt8_t
)0x02è

	)

214 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

215 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

216 
	#GPIO_AF2_LPUART1
 ((
ušt8_t
)0x02è

	)

217 
	#GPIO_AF2_MCO
 ((
ušt8_t
)0x02è

	)

218 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

219 
	#GPIO_AF2_SPI2
 ((
ušt8_t
)0x02è

	)

220 
	#GPIO_AF2_USART5
 ((
ušt8_t
)0x02è

	)

221 
	#GPIO_AF2_SPI1
 ((
ušt8_t
)0x02è

	)

222 
	#GPIO_AF2_USB
 ((
ušt8_t
)0x00è

	)

230 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

231 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

232 
	#GPIO_AF3_TSC
 ((
ušt8_t
)0x03è

	)

240 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

241 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

242 
	#GPIO_AF4_USART1
 ((
ušt8_t
)0x04è

	)

243 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

244 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

245 
	#GPIO_AF4_TIM3
 ((
ušt8_t
)0x04è

	)

246 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

254 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

255 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

256 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

257 
	#GPIO_AF5_USART1
 ((
ušt8_t
)0x05è

	)

258 
	#GPIO_AF5_SPI2
 ((
ušt8_t
)0x05è

	)

259 
	#GPIO_AF5_I2C2
 ((
ušt8_t
)0x05è

	)

268 
	#GPIO_AF6_USART4
 ((
ušt8_t
)0x06è

	)

269 
	#GPIO_AF6_LPUART1
 ((
ušt8_t
)0x06è

	)

270 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

271 
	#GPIO_AF6_I2C1
 ((
ušt8_t
)0x06è

	)

272 
	#GPIO_AF6_I2C2
 ((
ušt8_t
)0x06è

	)

273 
	#GPIO_AF6_USART5
 ((
ušt8_t
)0x06è

	)

274 
	#GPIO_AF6_TIM21
 ((
ušt8_t
)0x06è

	)

282 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

283 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

284 
	#GPIO_AF7_I2C3
 ((
ušt8_t
)0x07è

	)

285 
	#GPIO_AF7_LPUART1
 ((
ušt8_t
)0x07è

	)

304 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF1_LCD
) || \

305 ((
__AF__
è=ð
GPIO_AF0_SPI1
è|| ((__AF__è=ð
GPIO_AF1_I2C1
) || \

306 ((
__AF__
è=ð
GPIO_AF0_TIM21
è|| ((__AF__è=ð
GPIO_AF1_SPI2
) || \

307 ((
__AF__
è=ð
GPIO_AF0_MCO
è|| ((__AF__è=ð
GPIO_AF1_TIM21
) || \

308 ((
__AF__
è=ð
GPIO_AF0_SWDIO
è|| ((__AF__è=ð
GPIO_AF2_TIM2
) || \

309 ((
__AF__
è=ð
GPIO_AF0_SWCLK
è|| ((__AF__è=ð
GPIO_AF2_TIM3
) || \

310 ((
__AF__
è=ð
GPIO_AF0_USART1
è|| ((__AF__è=ð
GPIO_AF2_USB
) || \

311 ((
__AF__
è=ð
GPIO_AF0_SPI2
è|| ((__AF__è=ð
GPIO_AF2_EVENTOUT
) || \

312 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
è|| ((__AF__è=ð
GPIO_AF2_LPTIM1
) || \

313 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF2_LPUART1
) || \

314 ((
__AF__
è=ð
GPIO_AF0_LPUART1
è|| ((__AF__è=ð
GPIO_AF2_MCO
) || \

315 ((
__AF__
è=ð
GPIO_AF0_USART2
è|| ((__AF__è=ð
GPIO_AF2_RTC
) || \

316 ((
__AF__
è=ð
GPIO_AF0_USB
è|| ((__AF__è=ð
GPIO_AF2_SPI2
) || \

317 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF2_USART5
) || \

318 ((
__AF__
è=ð
GPIO_AF3_TSC
è|| ((__AF__è=ð
GPIO_AF2_SPI1
) || \

319 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF4_USART2
) || \

320 ((
__AF__
è=ð
GPIO_AF3_I2C1
è|| ((__AF__è=ð
GPIO_AF4_LPUART1
) || \

321 ((
__AF__
è=ð
GPIO_AF5_TIM21
è|| ((__AF__è=ð
GPIO_AF4_EVENTOUT
) || \

322 ((
__AF__
è=ð
GPIO_AF5_TIM2
è|| ((__AF__è=ð
GPIO_AF4_USART1
) || \

323 ((
__AF__
è=ð
GPIO_AF5_USART1
è|| ((__AF__è=ð
GPIO_AF4_TIM22
) || \

324 ((
__AF__
è=ð
GPIO_AF5_TIM22
è|| ((__AF__è=ð
GPIO_AF4_TIM3
) || \

325 ((
__AF__
è=ð
GPIO_AF5_SPI2
è|| ((__AF__è=ð
GPIO_AF4_I2C1
) || \

326 ((
__AF__
è=ð
GPIO_AF5_I2C2
è|| ((__AF__è=ð
GPIO_AF6_USART4
) || \

327 ((
__AF__
è=ð
GPIO_AF7_COMP2
è|| ((__AF__è=ð
GPIO_AF6_LPUART1
) || \

328 ((
__AF__
è=ð
GPIO_AF7_COMP1
è|| ((__AF__è=ð
GPIO_AF6_I2C1
) || \

329 ((
__AF__
è=ð
GPIO_AF7_I2C3
è|| ((__AF__è=ð
GPIO_AF6_EVENTOUT
) || \

330 ((
__AF__
è=ð
GPIO_AF7_LPUART1
è|| ((__AF__è=ð
GPIO_AF6_I2C2
) || \

331 ((
__AF__
è=ð
GPIO_AF6_USART5
è|| ((__AF__è=ð
GPIO_AF6_TIM21
))

	)

334 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

335 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

336 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

337 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

338 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

339 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

340 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

341 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

342 ((
__AF__
è=ð
GPIO_AF7_I2C3
))) || \

343 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

344 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

345 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

346 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

347 ((
__AF__
è=ð
GPIO_AF4_TIM3
) || \

348 ((
__AF__
è=ð
GPIO_AF5_I2C2
) || \

349 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

350 ((
__AF__
è=ð
GPIO_AF7_LPUART1
))) || \

351 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_LPTIM1
) || \

352 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

353 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

354 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

355 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

356 ((
__AF__
è=ð
GPIO_AF7_I2C3
))) || \

357 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__AF__
è=ð
GPIO_AF0_LPUART1
) || \

358 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

359 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

360 ((
__AF__
è=ð
GPIO_AF6_USART5
))) || \

361 (((
__INSTANCE__
è=ð
GPIOE
è&& (((
__AF__
è=ð
GPIO_AF0_TIM22
) || \

362 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

363 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

364 ((
__AF__
è=ð
GPIO_AF6_USART4
))) || \

365 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__AF__
è=ð
GPIO_AF0_USB
))))

	)

375 #ià
defšed
 (
STM32L082xx
è|| defšed (
STM32L072xx
)

485 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

486 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

487 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

488 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

489 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

490 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

491 
	#GPIO_AF0_USART1
 ((
ušt8_t
)0x00è

	)

492 
	#GPIO_AF0_SPI2
 ((
ušt8_t
)0x00è

	)

493 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

494 
	#GPIO_AF0_TIM22
 ((
ušt8_t
)0x00è

	)

495 
	#GPIO_AF0_LPUART1
 ((
ušt8_t
)0x00è

	)

496 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

497 
	#GPIO_AF0_TIM2
 ((
ušt8_t
)0x00è

	)

498 
	#GPIO_AF0_USB
 ((
ušt8_t
)0x00è

	)

506 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

507 
	#GPIO_AF1_SPI2
 ((
ušt8_t
)0x01è

	)

508 
	#GPIO_AF1_TIM21
 ((
ušt8_t
)0x01è

	)

516 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

517 
	#GPIO_AF2_TIM3
 ((
ušt8_t
)0x02è

	)

518 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

519 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

520 
	#GPIO_AF2_LPUART1
 ((
ušt8_t
)0x02è

	)

521 
	#GPIO_AF2_MCO
 ((
ušt8_t
)0x02è

	)

522 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

523 
	#GPIO_AF2_SPI2
 ((
ušt8_t
)0x02è

	)

524 
	#GPIO_AF2_USART5
 ((
ušt8_t
)0x02è

	)

525 
	#GPIO_AF2_SPI1
 ((
ušt8_t
)0x02è

	)

526 
	#GPIO_AF2_USB
 ((
ušt8_t
)0x00è

	)

534 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

535 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

536 
	#GPIO_AF3_TSC
 ((
ušt8_t
)0x03è

	)

544 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

545 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

546 
	#GPIO_AF4_USART1
 ((
ušt8_t
)0x04è

	)

547 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

548 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

549 
	#GPIO_AF4_TIM3
 ((
ušt8_t
)0x04è

	)

550 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

558 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

559 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

560 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

561 
	#GPIO_AF5_USART1
 ((
ušt8_t
)0x05è

	)

562 
	#GPIO_AF5_SPI2
 ((
ušt8_t
)0x05è

	)

563 
	#GPIO_AF5_I2C2
 ((
ušt8_t
)0x05è

	)

571 
	#GPIO_AF6_USART4
 ((
ušt8_t
)0x06è

	)

572 
	#GPIO_AF6_LPUART1
 ((
ušt8_t
)0x06è

	)

573 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

574 
	#GPIO_AF6_I2C1
 ((
ušt8_t
)0x06è

	)

575 
	#GPIO_AF6_I2C2
 ((
ušt8_t
)0x06è

	)

576 
	#GPIO_AF6_USART5
 ((
ušt8_t
)0x06è

	)

577 
	#GPIO_AF6_TIM21
 ((
ušt8_t
)0x06è

	)

585 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

586 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

587 
	#GPIO_AF7_I2C3
 ((
ušt8_t
)0x07è

	)

588 
	#GPIO_AF7_LPUART1
 ((
ušt8_t
)0x07è

	)

607 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF6_TIM21
) || \

608 ((
__AF__
è=ð
GPIO_AF0_SPI1
è|| ((__AF__è=ð
GPIO_AF1_I2C1
) || \

609 ((
__AF__
è=ð
GPIO_AF0_TIM21
è|| ((__AF__è=ð
GPIO_AF1_SPI2
) || \

610 ((
__AF__
è=ð
GPIO_AF0_MCO
è|| ((__AF__è=ð
GPIO_AF1_TIM21
) || \

611 ((
__AF__
è=ð
GPIO_AF0_SWDIO
è|| ((__AF__è=ð
GPIO_AF2_TIM2
) || \

612 ((
__AF__
è=ð
GPIO_AF0_SWCLK
è|| ((__AF__è=ð
GPIO_AF2_TIM3
) || \

613 ((
__AF__
è=ð
GPIO_AF0_USART1
è|| ((__AF__è=ð
GPIO_AF2_USB
) || \

614 ((
__AF__
è=ð
GPIO_AF0_SPI2
è|| ((__AF__è=ð
GPIO_AF2_EVENTOUT
) || \

615 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
è|| ((__AF__è=ð
GPIO_AF2_LPTIM1
) || \

616 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF2_LPUART1
) || \

617 ((
__AF__
è=ð
GPIO_AF0_LPUART1
è|| ((__AF__è=ð
GPIO_AF2_MCO
) || \

618 ((
__AF__
è=ð
GPIO_AF0_USART2
è|| ((__AF__è=ð
GPIO_AF2_RTC
) || \

619 ((
__AF__
è=ð
GPIO_AF0_USB
è|| ((__AF__è=ð
GPIO_AF2_SPI2
) || \

620 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF2_USART5
) || \

621 ((
__AF__
è=ð
GPIO_AF3_TSC
è|| ((__AF__è=ð
GPIO_AF2_SPI1
) || \

622 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF4_USART2
) || \

623 ((
__AF__
è=ð
GPIO_AF3_I2C1
è|| ((__AF__è=ð
GPIO_AF4_LPUART1
) || \

624 ((
__AF__
è=ð
GPIO_AF5_TIM21
è|| ((__AF__è=ð
GPIO_AF4_EVENTOUT
) || \

625 ((
__AF__
è=ð
GPIO_AF5_TIM2
è|| ((__AF__è=ð
GPIO_AF4_USART1
) || \

626 ((
__AF__
è=ð
GPIO_AF5_USART1
è|| ((__AF__è=ð
GPIO_AF4_TIM22
) || \

627 ((
__AF__
è=ð
GPIO_AF5_TIM22
è|| ((__AF__è=ð
GPIO_AF4_TIM3
) || \

628 ((
__AF__
è=ð
GPIO_AF5_SPI2
è|| ((__AF__è=ð
GPIO_AF4_I2C1
) || \

629 ((
__AF__
è=ð
GPIO_AF5_I2C2
è|| ((__AF__è=ð
GPIO_AF6_USART4
) || \

630 ((
__AF__
è=ð
GPIO_AF7_COMP2
è|| ((__AF__è=ð
GPIO_AF6_LPUART1
) || \

631 ((
__AF__
è=ð
GPIO_AF7_COMP1
è|| ((__AF__è=ð
GPIO_AF6_I2C1
) || \

632 ((
__AF__
è=ð
GPIO_AF7_I2C3
è|| ((__AF__è=ð
GPIO_AF6_EVENTOUT
) || \

633 ((
__AF__
è=ð
GPIO_AF7_LPUART1
è|| ((__AF__è=ð
GPIO_AF6_I2C2
) || \

634 ((
__AF__
è=ð
GPIO_AF6_USART5
))

	)

636 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

637 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

638 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

639 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

640 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

641 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

642 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
) || \

643 ((
__AF__
è=ð
GPIO_AF7_COMP1
))) || \

644 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

645 ((
__AF__
è=ð
GPIO_AF1_I2C1
) || \

646 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

647 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

648 ((
__AF__
è=ð
GPIO_AF4_TIM22
) || \

649 ((
__AF__
è=ð
GPIO_AF5_I2C2
) || \

650 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

651 ((
__AF__
è=ð
GPIO_AF7_LPUART1
))) || \

652 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_TIM22
) || \

653 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

654 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

655 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

656 ((
__AF__
è=ð
GPIO_AF7_I2C3
))) || \

657 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__AF__
è=ð
GPIO_AF0_TIM21
) || \

658 ((
__AF__
è=ð
GPIO_AF1_TIM21
) || \

659 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

660 ((
__AF__
è=ð
GPIO_AF6_USART5
))) || \

661 (((
__INSTANCE__
è=ð
GPIOE
è&& (((
__AF__
è=ð
GPIO_AF0_TIM22
) || \

662 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

663 ((
__AF__
è=ð
GPIO_AF6_USART4
))) || \

664 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__AF__
è=ð
GPIO_AF0_USB
))))

	)

675 #ià
defšed
 (
STM32L081xx
è|| defšed (
STM32L071xx
)

787 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

788 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

789 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

790 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

791 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

792 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

793 
	#GPIO_AF0_USART1
 ((
ušt8_t
)0x00è

	)

794 
	#GPIO_AF0_SPI2
 ((
ušt8_t
)0x00è

	)

795 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

796 
	#GPIO_AF0_TIM22
 ((
ušt8_t
)0x00è

	)

797 
	#GPIO_AF0_LPUART1
 ((
ušt8_t
)0x00è

	)

798 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

799 
	#GPIO_AF0_TIM2
 ((
ušt8_t
)0x00è

	)

808 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

809 
	#GPIO_AF1_SPI2
 ((
ušt8_t
)0x01è

	)

810 
	#GPIO_AF1_TIM21
 ((
ušt8_t
)0x01è

	)

819 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

820 
	#GPIO_AF2_TIM3
 ((
ušt8_t
)0x02è

	)

821 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

822 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

823 
	#GPIO_AF2_LPUART1
 ((
ušt8_t
)0x02è

	)

824 
	#GPIO_AF2_MCO
 ((
ušt8_t
)0x02è

	)

825 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

826 
	#GPIO_AF2_SPI2
 ((
ušt8_t
)0x02è

	)

827 
	#GPIO_AF2_USART5
 ((
ušt8_t
)0x02è

	)

828 
	#GPIO_AF2_SPI1
 ((
ušt8_t
)0x02è

	)

837 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

838 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

847 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

848 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

849 
	#GPIO_AF4_USART1
 ((
ušt8_t
)0x04è

	)

850 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

851 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

852 
	#GPIO_AF4_TIM3
 ((
ušt8_t
)0x04è

	)

853 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

862 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

863 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

864 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

865 
	#GPIO_AF5_USART1
 ((
ušt8_t
)0x05è

	)

866 
	#GPIO_AF5_SPI2
 ((
ušt8_t
)0x05è

	)

867 
	#GPIO_AF5_I2C2
 ((
ušt8_t
)0x05è

	)

876 
	#GPIO_AF6_USART4
 ((
ušt8_t
)0x06è

	)

877 
	#GPIO_AF6_LPUART1
 ((
ušt8_t
)0x06è

	)

878 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

879 
	#GPIO_AF6_I2C1
 ((
ušt8_t
)0x06è

	)

880 
	#GPIO_AF6_I2C2
 ((
ušt8_t
)0x06è

	)

881 
	#GPIO_AF6_USART5
 ((
ušt8_t
)0x06è

	)

882 
	#GPIO_AF6_TIM21
 ((
ušt8_t
)0x06è

	)

891 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

892 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

893 
	#GPIO_AF7_I2C3
 ((
ušt8_t
)0x07è

	)

894 
	#GPIO_AF7_LPUART1
 ((
ušt8_t
)0x07è

	)

914 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF7_LPUART1
) || \

915 ((
__AF__
è=ð
GPIO_AF0_SPI1
è|| ((__AF__è=ð
GPIO_AF1_I2C1
) || \

916 ((
__AF__
è=ð
GPIO_AF0_TIM21
è|| ((__AF__è=ð
GPIO_AF1_SPI2
) || \

917 ((
__AF__
è=ð
GPIO_AF0_MCO
è|| ((__AF__è=ð
GPIO_AF1_TIM21
) || \

918 ((
__AF__
è=ð
GPIO_AF0_SWDIO
è|| ((__AF__è=ð
GPIO_AF2_TIM2
) || \

919 ((
__AF__
è=ð
GPIO_AF0_SWCLK
è|| ((__AF__è=ð
GPIO_AF2_TIM3
) || \

920 ((
__AF__
è=ð
GPIO_AF0_USART1
è|| ((__AF__è=ð
GPIO_AF6_TIM21
) || \

921 ((
__AF__
è=ð
GPIO_AF0_SPI2
è|| ((__AF__è=ð
GPIO_AF2_EVENTOUT
) || \

922 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
è|| ((__AF__è=ð
GPIO_AF2_LPTIM1
) || \

923 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF2_LPUART1
) || \

924 ((
__AF__
è=ð
GPIO_AF0_LPUART1
è|| ((__AF__è=ð
GPIO_AF2_MCO
) || \

925 ((
__AF__
è=ð
GPIO_AF0_USART2
è|| ((__AF__è=ð
GPIO_AF2_RTC
) || \

926 ((
__AF__
è=ð
GPIO_AF2_SPI2
è|| ((__AF__è=ð
GPIO_AF6_USART5
) || \

927 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF2_USART5
) || \

928 ((
__AF__
è=ð
GPIO_AF2_SPI1
è|| ((__AF__è=ð
GPIO_AF6_I2C2
) || \

929 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF4_USART2
) || \

930 ((
__AF__
è=ð
GPIO_AF3_I2C1
è|| ((__AF__è=ð
GPIO_AF4_LPUART1
) || \

931 ((
__AF__
è=ð
GPIO_AF5_TIM21
è|| ((__AF__è=ð
GPIO_AF4_EVENTOUT
) || \

932 ((
__AF__
è=ð
GPIO_AF5_TIM2
è|| ((__AF__è=ð
GPIO_AF4_USART1
) || \

933 ((
__AF__
è=ð
GPIO_AF5_USART1
è|| ((__AF__è=ð
GPIO_AF4_TIM22
) || \

934 ((
__AF__
è=ð
GPIO_AF5_TIM22
è|| ((__AF__è=ð
GPIO_AF4_TIM3
) || \

935 ((
__AF__
è=ð
GPIO_AF5_SPI2
è|| ((__AF__è=ð
GPIO_AF4_I2C1
) || \

936 ((
__AF__
è=ð
GPIO_AF5_I2C2
è|| ((__AF__è=ð
GPIO_AF6_USART4
) || \

937 ((
__AF__
è=ð
GPIO_AF7_COMP2
è|| ((__AF__è=ð
GPIO_AF6_LPUART1
) || \

938 ((
__AF__
è=ð
GPIO_AF7_COMP1
è|| ((__AF__è=ð
GPIO_AF6_I2C1
) || \

939 ((
__AF__
è=ð
GPIO_AF7_I2C3
è|| ((__AF__è=ð
GPIO_AF6_EVENTOUT
))

	)

942 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

943 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

944 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

945 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
) || \

946 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

947 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

948 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

949 ((
__AF__
è=ð
GPIO_AF7_COMP1
))) || \

950 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

951 ((
__AF__
è=ð
GPIO_AF1_I2C1
) || \

952 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

953 ((
__AF__
è=ð
GPIO_AF3_I2C1
) || \

954 ((
__AF__
è=ð
GPIO_AF4_I2C1
) || \

955 ((
__AF__
è=ð
GPIO_AF5_I2C2
) || \

956 ((
__AF__
è=ð
GPIO_AF6_USART4
) || \

957 ((
__AF__
è=ð
GPIO_AF7_LPUART1
))) || \

958 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

959 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

960 ((
__AF__
è=ð
GPIO_AF6_LPUART1
) || \

961 ((
__AF__
è=ð
GPIO_AF7_I2C3
))) || \

962 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__AF__
è=ð
GPIO_AF0_LPUART1
) || \

963 ((
__AF__
è=ð
GPIO_AF1_SPI2
) || \

964 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

965 ((
__AF__
è=ð
GPIO_AF6_USART5
))) || \

966 (((
__INSTANCE__
è=ð
GPIOE
è&& (((
__AF__
è=ð
GPIO_AF0_TIM22
) || \

967 ((
__AF__
è=ð
GPIO_AF2_TIM3
) || \

968 ((
__AF__
è=ð
GPIO_AF6_USART4
))))

	)

978 #ià
defšed
 (
STM32L053xx
è|| defšed (
STM32L063xx
)

1051 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

1052 
	#GPIO_AF0_SPI2
 ((
ušt8_t
)0x00è

	)

1053 
	#GPIO_AF0_USART1
 ((
ušt8_t
)0x00è

	)

1054 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

1055 
	#GPIO_AF0_LPUART1
 ((
ušt8_t
)0x00è

	)

1056 
	#GPIO_AF0_USB
 ((
ušt8_t
)0x00è

	)

1057 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

1058 
	#GPIO_AF0_TSC
 ((
ušt8_t
)0x00è

	)

1059 
	#GPIO_AF0_TIM2
 ((
ušt8_t
)0x00è

	)

1060 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

1061 
	#GPIO_AF0_TIM22
 ((
ušt8_t
)0x00è

	)

1062 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

1063 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

1064 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

1065 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

1073 
	#GPIO_AF1_SPI1
 ((
ušt8_t
)0x01è

	)

1074 
	#GPIO_AF1_SPI2
 ((
ušt8_t
)0x01è

	)

1075 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

1076 
	#GPIO_AF1_LCD
 ((
ušt8_t
)0x01è

	)

1084 
	#GPIO_AF2_SPI2
 ((
ušt8_t
)0x02è

	)

1085 
	#GPIO_AF2_LPUART1
 ((
ušt8_t
)0x02è

	)

1086 
	#GPIO_AF2_USB
 ((
ušt8_t
)0x02è

	)

1087 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

1088 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

1089 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

1090 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

1098 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

1099 
	#GPIO_AF3_TSC
 ((
ušt8_t
)0x03è

	)

1100 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

1108 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

1109 
	#GPIO_AF4_USART1
 ((
ušt8_t
)0x04è

	)

1110 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

1111 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

1112 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

1113 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

1121 
	#GPIO_AF5_SPI2
 ((
ušt8_t
)0x05è

	)

1122 
	#GPIO_AF5_I2C2
 ((
ušt8_t
)0x05è

	)

1123 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

1124 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

1125 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

1133 
	#GPIO_AF6_I2C2
 ((
ušt8_t
)0x06è

	)

1134 
	#GPIO_AF6_TIM21
 ((
ušt8_t
)0x06è

	)

1135 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

1143 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

1144 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

1164 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_SPI1
è|| ((__AF__è=ð
GPIO_AF2_SPI2
) || \

1165 ((
__AF__
è=ð
GPIO_AF0_SPI2
è|| ((__AF__è=ð
GPIO_AF2_LPUART1
) || \

1166 ((
__AF__
è=ð
GPIO_AF0_USART1
è|| ((__AF__è=ð
GPIO_AF2_USB
) || \

1167 ((
__AF__
è=ð
GPIO_AF0_USART2
è|| ((__AF__è=ð
GPIO_AF2_LPTIM1
) || \

1168 ((
__AF__
è=ð
GPIO_AF0_LPUART1
è|| ((__AF__è=ð
GPIO_AF2_TIM2
) || \

1169 ((
__AF__
è=ð
GPIO_AF0_USB
è|| ((__AF__è=ð
GPIO_AF3_TSC
) || \

1170 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
è|| ((__AF__è=ð
GPIO_AF2_EVENTOUT
) || \

1171 ((
__AF__
è=ð
GPIO_AF0_TSC
è|| ((__AF__è=ð
GPIO_AF2_RTC
) || \

1172 ((
__AF__
è=ð
GPIO_AF3_I2C1
è|| ((__AF__è=ð
GPIO_AF7_COMP2
) || \

1173 ((
__AF__
è=ð
GPIO_AF0_TIM22
è|| ((__AF__è=ð
GPIO_AF3_EVENTOUT
) || \

1174 ((
__AF__
è=ð
GPIO_AF0_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF4_I2C1
) || \

1175 ((
__AF__
è=ð
GPIO_AF0_MCO
è|| ((__AF__è=ð
GPIO_AF4_USART1
) || \

1176 ((
__AF__
è=ð
GPIO_AF0_SWDIO
è|| ((__AF__è=ð
GPIO_AF0_SWCLK
) || \

1177 ((
__AF__
è=ð
GPIO_AF1_SPI1
è|| ((__AF__è=ð
GPIO_AF4_USART2
) || \

1178 ((
__AF__
è=ð
GPIO_AF1_SPI2
è|| ((__AF__è=ð
GPIO_AF4_LPUART1
) || \

1179 ((
__AF__
è=ð
GPIO_AF7_COMP2
è|| ((__AF__è=ð
GPIO_AF4_TIM22
) || \

1180 ((
__AF__
è=ð
GPIO_AF1_I2C1
è|| ((__AF__è=ð
GPIO_AF4_EVENTOUT
) || \

1181 ((
__AF__
è=ð
GPIO_AF1_LCD
è|| ((__AF__è=ð
GPIO_AF5_SPI2
) || \

1182 ((
__AF__
è=ð
GPIO_AF5_I2C2
è|| ((__AF__è=ð
GPIO_AF5_TIM2
) || \

1183 ((
__AF__
è=ð
GPIO_AF5_TIM21
è|| ((__AF__è=ð
GPIO_AF5_TIM22
) || \

1184 ((
__AF__
è=ð
GPIO_AF6_I2C2
è|| ((__AF__è=ð
GPIO_AF6_TIM21
) || \

1185 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF7_COMP1
))

	)

1189 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

1190 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1191 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

1192 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1193 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

1194 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

1195 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

1196 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
) || \

1197 ((
__AF__
è=ð
GPIO_AF7_COMP1
))) || \

1198 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1199 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

1200 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1201 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

1202 ((
__AF__
è=ð
GPIO_AF4_EVENTOUT
) || \

1203 ((
__AF__
è=ð
GPIO_AF5_I2C2
) || \

1204 ((
__AF__
è=ð
GPIO_AF6_TIM21
))) || \

1205 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1206 ((
__AF__
è=ð
GPIO_AF1_LCD
) || \

1207 ((
__AF__
è=ð
GPIO_AF2_EVENTOUT
) || \

1208 ((
__AF__
è=ð
GPIO_AF3_TSC
))) || \

1209 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__AF__
è=ð
GPIO_AF0_LPUART1
) || \

1210 ((
__AF__
è=ð
GPIO_AF1_LCD
))) || \

1211 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__AF__
è=ð
GPIO_AF0_USB
))))

	)

1223 #ià
defšed
 (
STM32L052xx
è|| defšed (
STM32L062xx
)

1296 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

1297 
	#GPIO_AF0_SPI2
 ((
ušt8_t
)0x00è

	)

1298 
	#GPIO_AF0_USART1
 ((
ušt8_t
)0x00è

	)

1299 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

1300 
	#GPIO_AF0_LPUART1
 ((
ušt8_t
)0x00è

	)

1301 
	#GPIO_AF0_USB
 ((
ušt8_t
)0x00è

	)

1302 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

1303 
	#GPIO_AF0_TSC
 ((
ušt8_t
)0x00è

	)

1304 
	#GPIO_AF0_TIM2
 ((
ušt8_t
)0x00è

	)

1305 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

1306 
	#GPIO_AF0_TIM22
 ((
ušt8_t
)0x00è

	)

1307 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

1308 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

1309 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

1310 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

1318 
	#GPIO_AF1_SPI1
 ((
ušt8_t
)0x01è

	)

1319 
	#GPIO_AF1_SPI2
 ((
ušt8_t
)0x01è

	)

1320 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

1328 
	#GPIO_AF2_SPI2
 ((
ušt8_t
)0x02è

	)

1329 
	#GPIO_AF2_LPUART1
 ((
ušt8_t
)0x02è

	)

1330 
	#GPIO_AF2_USB
 ((
ušt8_t
)0x02è

	)

1331 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

1332 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

1333 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

1334 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

1342 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

1343 
	#GPIO_AF3_TSC
 ((
ušt8_t
)0x03è

	)

1344 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

1352 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

1353 
	#GPIO_AF4_USART1
 ((
ušt8_t
)0x04è

	)

1354 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

1355 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

1356 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

1357 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

1365 
	#GPIO_AF5_SPI2
 ((
ušt8_t
)0x05è

	)

1366 
	#GPIO_AF5_I2C2
 ((
ušt8_t
)0x05è

	)

1367 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

1368 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

1369 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

1377 
	#GPIO_AF6_I2C2
 ((
ušt8_t
)0x06è

	)

1378 
	#GPIO_AF6_TIM21
 ((
ušt8_t
)0x06è

	)

1379 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

1387 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

1388 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

1408 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_SPI1
è|| ((__AF__è=ð
GPIO_AF2_SPI2
) || \

1409 ((
__AF__
è=ð
GPIO_AF0_SPI2
è|| ((__AF__è=ð
GPIO_AF2_LPUART1
) || \

1410 ((
__AF__
è=ð
GPIO_AF0_USART1
è|| ((__AF__è=ð
GPIO_AF2_USB
) || \

1411 ((
__AF__
è=ð
GPIO_AF0_USART2
è|| ((__AF__è=ð
GPIO_AF2_LPTIM1
) || \

1412 ((
__AF__
è=ð
GPIO_AF0_LPUART1
è|| ((__AF__è=ð
GPIO_AF2_TIM2
) || \

1413 ((
__AF__
è=ð
GPIO_AF0_USB
è|| ((__AF__è=ð
GPIO_AF4_TIM22
) || \

1414 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
è|| ((__AF__è=ð
GPIO_AF2_EVENTOUT
) || \

1415 ((
__AF__
è=ð
GPIO_AF0_TSC
è|| ((__AF__è=ð
GPIO_AF2_RTC
) || \

1416 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF3_I2C1
) || \

1417 ((
__AF__
è=ð
GPIO_AF0_TIM21
è|| ((__AF__è=ð
GPIO_AF3_TSC
) || \

1418 ((
__AF__
è=ð
GPIO_AF0_TIM22
è|| ((__AF__è=ð
GPIO_AF3_EVENTOUT
) || \

1419 ((
__AF__
è=ð
GPIO_AF0_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF4_I2C1
) || \

1420 ((
__AF__
è=ð
GPIO_AF0_MCO
è|| ((__AF__è=ð
GPIO_AF4_USART1
) || \

1421 ((
__AF__
è=ð
GPIO_AF0_SWDIO
è|| ((__AF__è=ð
GPIO_AF0_SWCLK
) || \

1422 ((
__AF__
è=ð
GPIO_AF1_SPI1
è|| ((__AF__è=ð
GPIO_AF4_USART2
) || \

1423 ((
__AF__
è=ð
GPIO_AF1_SPI2
è|| ((__AF__è=ð
GPIO_AF4_LPUART1
) || \

1424 ((
__AF__
è=ð
GPIO_AF1_I2C1
è|| ((__AF__è=ð
GPIO_AF4_EVENTOUT
) || \

1425 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF5_SPI2
) || \

1426 ((
__AF__
è=ð
GPIO_AF5_I2C2
è|| ((__AF__è=ð
GPIO_AF5_TIM2
) || \

1427 ((
__AF__
è=ð
GPIO_AF5_TIM21
è|| ((__AF__è=ð
GPIO_AF5_TIM22
) || \

1428 ((
__AF__
è=ð
GPIO_AF6_I2C2
è|| ((__AF__è=ð
GPIO_AF6_TIM21
) || \

1429 ((
__AF__
è=ð
GPIO_AF7_COMP2
è|| ((__AF__è=ð
GPIO_AF7_COMP1
))

	)

1432 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

1433 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1434 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1435 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

1436 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

1437 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

1438 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
) || \

1439 ((
__AF__
è=ð
GPIO_AF7_COMP1
))) || \

1440 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1441 ((
__AF__
è=ð
GPIO_AF1_I2C1
) || \

1442 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1443 ((
__AF__
è=ð
GPIO_AF3_TSC
) || \

1444 ((
__AF__
è=ð
GPIO_AF4_LPUART1
) || \

1445 ((
__AF__
è=ð
GPIO_AF5_I2C2
) || \

1446 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
))) || \

1447 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1448 ((
__AF__
è=ð
GPIO_AF2_EVENTOUT
) || \

1449 ((
__AF__
è=ð
GPIO_AF3_TSC
))) || \

1450 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__AF__
è=ð
GPIO_AF0_LPUART1
))) || \

1451 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__AF__
è=ð
GPIO_AF0_USB
))))

	)

1462 #ià
defšed
 (
STM32L051xx
)|| defšed (
STM32L061xx
)

1534 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

1535 
	#GPIO_AF0_SPI2
 ((
ušt8_t
)0x00è

	)

1536 
	#GPIO_AF0_USART1
 ((
ušt8_t
)0x00è

	)

1537 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

1538 
	#GPIO_AF0_LPUART1
 ((
ušt8_t
)0x00è

	)

1539 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

1540 
	#GPIO_AF0_TIM2
 ((
ušt8_t
)0x00è

	)

1541 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

1542 
	#GPIO_AF0_TIM22
 ((
ušt8_t
)0x00è

	)

1543 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

1544 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

1545 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

1546 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

1554 
	#GPIO_AF1_SPI1
 ((
ušt8_t
)0x01è

	)

1555 
	#GPIO_AF1_SPI2
 ((
ušt8_t
)0x01è

	)

1556 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

1564 
	#GPIO_AF2_SPI2
 ((
ušt8_t
)0x02è

	)

1565 
	#GPIO_AF2_LPUART1
 ((
ušt8_t
)0x02è

	)

1566 
	#GPIO_AF2_USB
 ((
ušt8_t
)0x02è

	)

1567 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

1568 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

1569 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

1570 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

1578 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

1579 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

1587 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

1588 
	#GPIO_AF4_USART1
 ((
ušt8_t
)0x04è

	)

1589 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

1590 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

1591 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

1592 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

1600 
	#GPIO_AF5_SPI2
 ((
ušt8_t
)0x05è

	)

1601 
	#GPIO_AF5_I2C2
 ((
ušt8_t
)0x05è

	)

1602 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

1603 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

1604 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

1612 
	#GPIO_AF6_I2C2
 ((
ušt8_t
)0x06è

	)

1613 
	#GPIO_AF6_TIM21
 ((
ušt8_t
)0x06è

	)

1614 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

1622 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

1623 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

1643 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_SPI1
è|| ((__AF__è=ð
GPIO_AF2_SPI2
) || \

1644 ((
__AF__
è=ð
GPIO_AF0_SPI2
è|| ((__AF__è=ð
GPIO_AF2_LPUART1
) || \

1645 ((
__AF__
è=ð
GPIO_AF0_USART1
è|| ((__AF__è=ð
GPIO_AF7_COMP1
) || \

1646 ((
__AF__
è=ð
GPIO_AF0_USART2
è|| ((__AF__è=ð
GPIO_AF2_LPTIM1
) || \

1647 ((
__AF__
è=ð
GPIO_AF0_LPUART1
è|| ((__AF__è=ð
GPIO_AF2_TIM2
) || \

1648 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
è|| ((__AF__è=ð
GPIO_AF2_EVENTOUT
) || \

1649 ((
__AF__
è=ð
GPIO_AF2_RTC
è|| ((__AF__è=ð
GPIO_AF4_TIM22
) || \

1650 ((
__AF__
è=ð
GPIO_AF0_TIM2
è|| ((__AF__è=ð
GPIO_AF3_I2C1
) || \

1651 ((
__AF__
è=ð
GPIO_AF0_TIM21
è|| ((__AF__è=ð
GPIO_AF7_COMP2
) || \

1652 ((
__AF__
è=ð
GPIO_AF0_TIM22
è|| ((__AF__è=ð
GPIO_AF3_EVENTOUT
) || \

1653 ((
__AF__
è=ð
GPIO_AF0_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF4_I2C1
) || \

1654 ((
__AF__
è=ð
GPIO_AF0_MCO
è|| ((__AF__è=ð
GPIO_AF4_USART1
) || \

1655 ((
__AF__
è=ð
GPIO_AF0_SWDIO
è|| ((__AF__è=ð
GPIO_AF0_SWCLK
) || \

1656 ((
__AF__
è=ð
GPIO_AF1_SPI1
è|| ((__AF__è=ð
GPIO_AF4_USART2
) || \

1657 ((
__AF__
è=ð
GPIO_AF1_SPI2
è|| ((__AF__è=ð
GPIO_AF4_LPUART1
) || \

1658 ((
__AF__
è=ð
GPIO_AF1_I2C1
è|| ((__AF__è=ð
GPIO_AF4_EVENTOUT
) || \

1659 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
è|| ((__AF__è=ð
GPIO_AF5_SPI2
) || \

1660 ((
__AF__
è=ð
GPIO_AF5_I2C2
è|| ((__AF__è=ð
GPIO_AF5_TIM2
) || \

1661 ((
__AF__
è=ð
GPIO_AF5_TIM21
è|| ((__AF__è=ð
GPIO_AF5_TIM22
) || \

1662 ((
__AF__
è=ð
GPIO_AF6_I2C2
è|| ((__AF__è=ð
GPIO_AF6_TIM21
))

	)

1666 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

1667 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1668 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1669 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
) || \

1670 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

1671 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

1672 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
) || \

1673 ((
__AF__
è=ð
GPIO_AF7_COMP2
))) || \

1674 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1675 ((
__AF__
è=ð
GPIO_AF1_I2C1
) || \

1676 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1677 ((
__AF__
è=ð
GPIO_AF3_I2C1
) || \

1678 ((
__AF__
è=ð
GPIO_AF4_LPUART1
) || \

1679 ((
__AF__
è=ð
GPIO_AF5_I2C2
) || \

1680 ((
__AF__
è=ð
GPIO_AF6_TIM21
))) || \

1681 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1682 ((
__AF__
è=ð
GPIO_AF2_LPUART1
))) || \

1683 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__AF__
è=ð
GPIO_AF0_LPUART1
))))

	)

1694 #ià
defšed
 (
STM32L031xx
)|| defšed (
STM32L041xx
)

1752 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

1753 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

1754 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

1755 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

1756 
	#GPIO_AF0_LPTIM1
 ((
ušt8_t
)0x00è

	)

1757 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

1758 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

1759 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

1767 
	#GPIO_AF1_SPI1
 ((
ušt8_t
)0x01è

	)

1768 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

1769 
	#GPIO_AF1_LPTIM1
 ((
ušt8_t
)0x01è

	)

1777 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

1778 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

1779 
	#GPIO_AF2_MCO
 ((
ušt8_t
)0x02è

	)

1780 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

1781 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

1789 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

1790 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

1798 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

1799 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

1800 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

1801 
	#GPIO_AF4_TIM22
 ((
ušt8_t
)0x04è

	)

1802 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

1810 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

1811 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

1812 
	#GPIO_AF5_TIM22
 ((
ušt8_t
)0x05è

	)

1820 
	#GPIO_AF6_LPUART1
 ((
ušt8_t
)0x06è

	)

1821 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

1829 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

1830 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

1850 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_EVENTOUT
 ) || \

1851 ((
__AF__
è=ð
GPIO_AF0_TIM21
 ) || \

1852 ((
__AF__
è=ð
GPIO_AF0_SPI1
 ) || \

1853 ((
__AF__
è=ð
GPIO_AF0_USART2
 ) || \

1854 ((
__AF__
è=ð
GPIO_AF0_LPTIM1
 ) || \

1855 ((
__AF__
è=ð
GPIO_AF0_MCO
 ) || \

1856 ((
__AF__
è=ð
GPIO_AF0_SWDIO
 ) || \

1857 ((
__AF__
è=ð
GPIO_AF0_SWCLK
 ) || \

1858 ((
__AF__
è=ð
GPIO_AF1_SPI1
 ) || \

1859 ((
__AF__
è=ð
GPIO_AF1_I2C1
 ) || \

1860 ((
__AF__
è=ð
GPIO_AF1_LPTIM1
 ) || \

1861 ((
__AF__
è=ð
GPIO_AF2_LPTIM1
 ) || \

1862 ((
__AF__
è=ð
GPIO_AF2_TIM2
 ) || \

1863 ((
__AF__
è=ð
GPIO_AF2_MCO
 ) || \

1864 ((
__AF__
è=ð
GPIO_AF2_EVENTOUT
 ) || \

1865 ((
__AF__
è=ð
GPIO_AF2_RTC
 ) || \

1866 ((
__AF__
è=ð
GPIO_AF3_I2C1
 ) || \

1867 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
 ) || \

1868 ((
__AF__
è=ð
GPIO_AF4_I2C1
 ) || \

1869 ((
__AF__
è=ð
GPIO_AF4_USART2
 ) || \

1870 ((
__AF__
è=ð
GPIO_AF4_LPUART1
 ) || \

1871 ((
__AF__
è=ð
GPIO_AF4_TIM22
 ) || \

1872 ((
__AF__
è=ð
GPIO_AF4_EVENTOUT
 ) || \

1873 ((
__AF__
è=ð
GPIO_AF5_TIM2
 ) || \

1874 ((
__AF__
è=ð
GPIO_AF5_TIM21
 ) || \

1875 ((
__AF__
è=ð
GPIO_AF5_TIM22
 ) || \

1876 ((
__AF__
è=ð
GPIO_AF6_LPUART1
 ) || \

1877 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
 ) || \

1878 ((
__AF__
è=ð
GPIO_AF7_COMP1
 ) || \

1879 ((
__AF__
è=ð
GPIO_AF7_COMP2
 ))

	)

1882 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

1883 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1884 ((
__AF__
è=ð
GPIO_AF1_LPTIM1
) || \

1885 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

1886 ((
__AF__
è=ð
GPIO_AF3_I2C1
) || \

1887 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

1888 ((
__AF__
è=ð
GPIO_AF5_TIM22
) || \

1889 ((
__AF__
è=ð
GPIO_AF6_LPUART1
) || \

1890 ((
__AF__
è=ð
GPIO_AF7_COMP2
))) || \

1891 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

1892 ((
__AF__
è=ð
GPIO_AF1_SPI1
) || \

1893 ((
__AF__
è=ð
GPIO_AF2_LPTIM1
) || \

1894 ((
__AF__
è=ð
GPIO_AF3_I2C1
) || \

1895 ((
__AF__
è=ð
GPIO_AF4_LPUART1
) || \

1896 ((
__AF__
è=ð
GPIO_AF5_TIM2
) || \

1897 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
))) || \

1898 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__AF__
è=ð
GPIO_AF0_LPTIM1
) || \

1899 ((
__AF__
è=ð
GPIO_AF2_EVENTOUT
) || \

1900 ((
__AF__
è=ð
GPIO_AF6_LPUART1
))))

	)

1912 #ià
defšed
 (
STM32L011xx
)|| defšed (
STM32L021xx
)

1959 
	#GPIO_AF0_EVENTOUT
 ((
ušt8_t
)0x00è

	)

1960 
	#GPIO_AF0_TIM21
 ((
ušt8_t
)0x00è

	)

1961 
	#GPIO_AF0_SPI1
 ((
ušt8_t
)0x00è

	)

1962 
	#GPIO_AF0_USART2
 ((
ušt8_t
)0x00è

	)

1963 
	#GPIO_AF0_MCO
 ((
ušt8_t
)0x00è

	)

1964 
	#GPIO_AF0_SWDIO
 ((
ušt8_t
)0x00è

	)

1965 
	#GPIO_AF0_SWCLK
 ((
ušt8_t
)0x00è

	)

1973 
	#GPIO_AF1_SPI1
 ((
ušt8_t
)0x01è

	)

1974 
	#GPIO_AF1_I2C1
 ((
ušt8_t
)0x01è

	)

1975 
	#GPIO_AF1_LPTIM1
 ((
ušt8_t
)0x01è

	)

1983 
	#GPIO_AF2_LPTIM1
 ((
ušt8_t
)0x02è

	)

1984 
	#GPIO_AF2_TIM2
 ((
ušt8_t
)0x02è

	)

1985 
	#GPIO_AF2_RTC
 ((
ušt8_t
)0x02è

	)

1986 
	#GPIO_AF2_EVENTOUT
 ((
ušt8_t
)0x02è

	)

1994 
	#GPIO_AF3_I2C1
 ((
ušt8_t
)0x03è

	)

1995 
	#GPIO_AF3_EVENTOUT
 ((
ušt8_t
)0x03è

	)

2003 
	#GPIO_AF4_I2C1
 ((
ušt8_t
)0x04è

	)

2004 
	#GPIO_AF4_USART2
 ((
ušt8_t
)0x04è

	)

2005 
	#GPIO_AF4_LPUART1
 ((
ušt8_t
)0x04è

	)

2006 
	#GPIO_AF4_EVENTOUT
 ((
ušt8_t
)0x04è

	)

2014 
	#GPIO_AF5_TIM2
 ((
ušt8_t
)0x05è

	)

2015 
	#GPIO_AF5_TIM21
 ((
ušt8_t
)0x05è

	)

2016 
	#GPIO_AF5_SPI1
 ((
ušt8_t
)0x05è

	)

2024 
	#GPIO_AF6_LPUART1
 ((
ušt8_t
)0x06è

	)

2025 
	#GPIO_AF6_EVENTOUT
 ((
ušt8_t
)0x06è

	)

2033 
	#GPIO_AF7_COMP1
 ((
ušt8_t
)0x07è

	)

2034 
	#GPIO_AF7_COMP2
 ((
ušt8_t
)0x07è

	)

2054 
	#IS_GPIO_AF
(
__AF__
è(((__AF__è=ð
GPIO_AF0_EVENTOUT
 ) || \

2055 ((
__AF__
è=ð
GPIO_AF0_TIM21
 ) || \

2056 ((
__AF__
è=ð
GPIO_AF0_SPI1
 ) || \

2057 ((
__AF__
è=ð
GPIO_AF0_USART2
 ) || \

2058 ((
__AF__
è=ð
GPIO_AF0_MCO
 ) || \

2059 ((
__AF__
è=ð
GPIO_AF0_SWDIO
 ) || \

2060 ((
__AF__
è=ð
GPIO_AF0_SWCLK
 ) || \

2061 ((
__AF__
è=ð
GPIO_AF1_SPI1
 ) || \

2062 ((
__AF__
è=ð
GPIO_AF1_I2C1
 ) || \

2063 ((
__AF__
è=ð
GPIO_AF1_LPTIM1
 ) || \

2064 ((
__AF__
è=ð
GPIO_AF2_LPTIM1
 ) || \

2065 ((
__AF__
è=ð
GPIO_AF2_TIM2
 ) || \

2066 ((
__AF__
è=ð
GPIO_AF2_EVENTOUT
 ) || \

2067 ((
__AF__
è=ð
GPIO_AF2_RTC
 ) || \

2068 ((
__AF__
è=ð
GPIO_AF3_I2C1
 ) || \

2069 ((
__AF__
è=ð
GPIO_AF3_EVENTOUT
 ) || \

2070 ((
__AF__
è=ð
GPIO_AF4_I2C1
 ) || \

2071 ((
__AF__
è=ð
GPIO_AF4_USART2
 ) || \

2072 ((
__AF__
è=ð
GPIO_AF4_LPUART1
 ) || \

2073 ((
__AF__
è=ð
GPIO_AF4_EVENTOUT
 ) || \

2074 ((
__AF__
è=ð
GPIO_AF5_TIM2
 ) || \

2075 ((
__AF__
è=ð
GPIO_AF5_TIM21
 ) || \

2076 ((
__AF__
è=ð
GPIO_AF5_SPI1
 ) || \

2077 ((
__AF__
è=ð
GPIO_AF6_LPUART1
 ) || \

2078 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
 ) || \

2079 ((
__AF__
è=ð
GPIO_AF7_COMP1
 ) || \

2080 ((
__AF__
è=ð
GPIO_AF7_COMP2
 ))

	)

2083 
	#IS_GPIO_AF_AVAILABLE
(
__INSTANCE__
,
__AF__
) \

2084 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

2085 ((
__AF__
è=ð
GPIO_AF1_LPTIM1
) || \

2086 ((
__AF__
è=ð
GPIO_AF2_TIM2
) || \

2087 ((
__AF__
è=ð
GPIO_AF3_I2C1
) || \

2088 ((
__AF__
è=ð
GPIO_AF4_USART2
) || \

2089 ((
__AF__
è=ð
GPIO_AF5_TIM2
) || \

2090 ((
__AF__
è=ð
GPIO_AF6_LPUART1
) || \

2091 ((
__AF__
è=ð
GPIO_AF7_COMP2
))) || \

2092 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__AF__
è=ð
GPIO_AF0_EVENTOUT
) || \

2093 ((
__AF__
è=ð
GPIO_AF1_SPI1
) || \

2094 ((
__AF__
è=ð
GPIO_AF2_LPTIM1
) || \

2095 ((
__AF__
è=ð
GPIO_AF3_I2C1
) || \

2096 ((
__AF__
è=ð
GPIO_AF4_LPUART1
) || \

2097 ((
__AF__
è=ð
GPIO_AF5_TIM2
) || \

2098 ((
__AF__
è=ð
GPIO_AF6_EVENTOUT
))))

	)

2109 #ià
defšed
 (
STM32L083xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L081xx
) || \

2110 
defšed
 (
STM32L073xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L071xx
)

2118 
	#GPIOA_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2119 
	#GPIOB_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2120 
	#GPIOC_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2121 
	#GPIOD_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2122 
	#GPIOE_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2123 
	#GPIOH_PIN_AVAILABLE
 (
GPIO_PIN_0
 | 
GPIO_PIN_1
 | 
GPIO_PIN_9
 | 
GPIO_PIN_10
)

	)

2134 
	#GPIO_GET_INDEX
(
__GPIOx__
è(((__GPIOx__è=ð(
GPIOA
))? 0U :\

2135 ((
__GPIOx__
è=ð(
GPIOB
))? 1U :\

2136 ((
__GPIOx__
è=ð(
GPIOC
))? 2U :\

2137 ((
__GPIOx__
è=ð(
GPIOD
))? 3U :\

2138 ((
__GPIOx__
è=ð(
GPIOE
))? 4U :\

2139 ((
__GPIOx__
è=ð(
GPIOH
))? 5U : 6U)

	)

2141 
	#IS_GPIO_PIN_AVAILABLE
(
__INSTANCE__
,
__PIN__
) \

2142 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__PIN__
è& (
GPIOA_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOA_PIN_AVAILABLE)) == (GPIOA_PIN_AVAILABLE))) || \

2143 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__PIN__
è& (
GPIOB_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOB_PIN_AVAILABLE)) == (GPIOB_PIN_AVAILABLE))) || \

2144 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__PIN__
è& (
GPIOC_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOC_PIN_AVAILABLE)) == (GPIOC_PIN_AVAILABLE))) || \

2145 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__PIN__
è& (
GPIOD_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOD_PIN_AVAILABLE)) == (GPIOD_PIN_AVAILABLE))) || \

2146 (((
__INSTANCE__
è=ð
GPIOE
è&& (((
__PIN__
è& (
GPIOE_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOE_PIN_AVAILABLE)) == (GPIOE_PIN_AVAILABLE))) || \

2147 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__PIN__
è& (
GPIOH_PIN_AVAILABLE
)è!ð0è&& (((__PIN__è| (GPIOH_PIN_AVAILABLE)è=ð(GPIOH_PIN_AVAILABLE))))

	)

2151 #–ià
defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
)

2160 
	#GPIOA_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2161 
	#GPIOB_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2162 
	#GPIOC_PIN_AVAILABLE
 (
GPIO_PIN_0
 | 
GPIO_PIN_13
 | 
GPIO_PIN_14
 | 
GPIO_PIN_15
)

	)

2163 
	#GPIOH_PIN_AVAILABLE
 (
GPIO_PIN_0
 | 
GPIO_PIN_1
)

	)

2174 
	#GPIO_GET_INDEX
(
__GPIOx__
è(((__GPIOx__è=ð(
GPIOA
))? 0U :\

2175 ((
__GPIOx__
è=ð(
GPIOB
))? 1U :\

2176 ((
__GPIOx__
è=ð(
GPIOC
))? 2U :\

2177 ((
__GPIOx__
è=ð(
GPIOH
))? 5U : 6U)

	)

2180 
	#IS_GPIO_PIN_AVAILABLE
(
__INSTANCE__
,
__PIN__
) \

2181 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__PIN__
è& (
GPIOA_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOA_PIN_AVAILABLE)) == (GPIOA_PIN_AVAILABLE))) || \

2182 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__PIN__
è& (
GPIOB_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOB_PIN_AVAILABLE)) == (GPIOB_PIN_AVAILABLE))) || \

2183 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__PIN__
è& (
GPIOC_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOC_PIN_AVAILABLE)) == (GPIOC_PIN_AVAILABLE))) || \

2184 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__PIN__
è& (
GPIOH_PIN_AVAILABLE
)è!ð0è&& (((__PIN__è| (GPIOH_PIN_AVAILABLE)è=ð(GPIOH_PIN_AVAILABLE))))

	)

2190 #–ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

2199 
	#GPIOA_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2200 
	#GPIOB_PIN_AVAILABLE
 (
GPIO_PIN_0
 | 
GPIO_PIN_1
 | 
GPIO_PIN_2
 | 
GPIO_PIN_3
 | 
GPIO_PIN_4
 | \

2201 
GPIO_PIN_5
 | 
GPIO_PIN_6
 | 
GPIO_PIN_7
 | 
GPIO_PIN_8
 | 
GPIO_PIN_9
 )

	)

2202 
	#GPIOC_PIN_AVAILABLE
 (
GPIO_PIN_14
 | 
GPIO_PIN_15
)

	)

2214 
	#GPIO_GET_INDEX
(
__GPIOx__
è(((__GPIOx__è=ð(
GPIOA
))? 0U :\

2215 ((
__GPIOx__
è=ð(
GPIOB
))? 1U :\

2216 ((
__GPIOx__
è=ð(
GPIOC
))? 2U : 6U)

	)

2219 
	#IS_GPIO_PIN_AVAILABLE
(
__INSTANCE__
,
__PIN__
) \

2220 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__PIN__
è& (
GPIOA_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOA_PIN_AVAILABLE)) == (GPIOA_PIN_AVAILABLE))) || \

2221 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__PIN__
è& (
GPIOB_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOB_PIN_AVAILABLE)) == (GPIOB_PIN_AVAILABLE))) || \

2222 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__PIN__
è& (
GPIOC_PIN_AVAILABLE
)è!ð0è&& (((__PIN__è| (GPIOC_PIN_AVAILABLE)è=ð(GPIOC_PIN_AVAILABLE))))

	)

2227 #–ià
defšed
 (
STM32L063xx
è|| defšed (
STM32L062xx
è|| defšed (
STM32L061xx
) || \

2228 
defšed
 (
STM32L053xx
è|| defšed (
STM32L052xx
è|| defšed (
STM32L051xx
)

2236 
	#GPIOA_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2237 
	#GPIOB_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2238 
	#GPIOC_PIN_AVAILABLE
 
GPIO_PIN_AÎ


	)

2239 
	#GPIOD_PIN_AVAILABLE
 
GPIO_PIN_2


	)

2240 
	#GPIOH_PIN_AVAILABLE
 
GPIO_PIN_0
 | 
GPIO_PIN_1


	)

2251 
	#GPIO_GET_INDEX
(
__GPIOx__
è(((__GPIOx__è=ð(
GPIOA
))? 0U :\

2252 ((
__GPIOx__
è=ð(
GPIOB
))? 1U :\

2253 ((
__GPIOx__
è=ð(
GPIOC
))? 2U :\

2254 ((
__GPIOx__
è=ð(
GPIOD
))? 3U :\

2255 ((
__GPIOx__
è=ð(
GPIOH
))? 5U : 6U)

	)

2257 
	#IS_GPIO_PIN_AVAILABLE
(
__INSTANCE__
,
__PIN__
) \

2258 ((((
__INSTANCE__
è=ð
GPIOA
è&& (((
__PIN__
è& (
GPIOA_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOA_PIN_AVAILABLE)) == (GPIOA_PIN_AVAILABLE))) || \

2259 (((
__INSTANCE__
è=ð
GPIOB
è&& (((
__PIN__
è& (
GPIOB_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOB_PIN_AVAILABLE)) == (GPIOB_PIN_AVAILABLE))) || \

2260 (((
__INSTANCE__
è=ð
GPIOC
è&& (((
__PIN__
è& (
GPIOC_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOC_PIN_AVAILABLE)) == (GPIOC_PIN_AVAILABLE))) || \

2261 (((
__INSTANCE__
è=ð
GPIOD
è&& (((
__PIN__
è& (
GPIOD_PIN_AVAILABLE
)) != 0) && (((__PIN__) | (GPIOD_PIN_AVAILABLE)) == (GPIOD_PIN_AVAILABLE))) || \

2262 (((
__INSTANCE__
è=ð
GPIOH
è&& (((
__PIN__
è& (
GPIOH_PIN_AVAILABLE
)è!ð0è&& (((__PIN__è| (GPIOH_PIN_AVAILABLE)è=ð(GPIOH_PIN_AVAILABLE))))

	)

2277 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_i2c.h

39 #iâdeà
__STM32L0xx_HAL_I2C_H


40 
	#__STM32L0xx_HAL_I2C_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

68 
ušt32_t
 
Timšg
;

72 
ušt32_t
 
OwnAdd»ss1
;

75 
ušt32_t
 
Add»ssšgMode
;

78 
ušt32_t
 
Du®Add»ssMode
;

81 
ušt32_t
 
OwnAdd»ss2
;

84 
ušt32_t
 
OwnAdd»ss2Masks
;

87 
ušt32_t
 
G’”®C®lMode
;

90 
ušt32_t
 
NoSŒ‘chMode
;

93 }
	tI2C_In™Ty³Def
;

106 
HAL_I2C_STATE_RESET
 = 0x00,

107 
HAL_I2C_STATE_READY
 = 0x01,

108 
HAL_I2C_STATE_BUSY
 = 0x02,

109 
HAL_I2C_STATE_MASTER_BUSY_TX
 = 0x12,

110 
HAL_I2C_STATE_MASTER_BUSY_RX
 = 0x22,

111 
HAL_I2C_STATE_SLAVE_BUSY_TX
 = 0x32,

112 
HAL_I2C_STATE_SLAVE_BUSY_RX
 = 0x42,

113 
HAL_I2C_STATE_MEM_BUSY_TX
 = 0x52,

114 
HAL_I2C_STATE_MEM_BUSY_RX
 = 0x62,

115 
HAL_I2C_STATE_TIMEOUT
 = 0x03,

116 
HAL_I2C_STATE_ERROR
 = 0x04

117 }
	tHAL_I2C_S‹Ty³Def
;

127 
	#HAL_I2C_ERROR_NONE
 0x00

	)

128 
	#HAL_I2C_ERROR_BERR
 0x01

	)

129 
	#HAL_I2C_ERROR_ARLO
 0x02

	)

130 
	#HAL_I2C_ERROR_AF
 0x04

	)

131 
	#HAL_I2C_ERROR_OVR
 0x08

	)

132 
	#HAL_I2C_ERROR_DMA
 0x10

	)

133 
	#HAL_I2C_ERROR_TIMEOUT
 0x20

	)

134 
	#HAL_I2C_ERROR_SIZE
 0x40

	)

145 
I2C_Ty³Def
 *
In¡ªû
;

147 
I2C_In™Ty³Def
 
In™
;

149 
ušt8_t
 *
pBuffPŒ
;

151 
ušt16_t
 
XãrSize
;

153 
__IO
 
ušt16_t
 
XãrCouÁ
;

155 
DMA_HªdËTy³Def
 *
hdm©x
;

157 
DMA_HªdËTy³Def
 *
hdm¬x
;

159 
HAL_LockTy³Def
 
Lock
;

161 
__IO
 
HAL_I2C_S‹Ty³Def
 
S‹
;

163 
__IO
 
ušt32_t
 
E¼ÜCode
;

165 }
	tI2C_HªdËTy³Def
;

182 
	#I2C_ADDRESSINGMODE_7BIT
 ((
ušt32_t
)0x00000001)

	)

183 
	#I2C_ADDRESSINGMODE_10BIT
 ((
ušt32_t
)0x00000002)

	)

191 
	#I2C_DUALADDRESS_DISABLE
 ((
ušt32_t
)0x00000000)

	)

192 
	#I2C_DUALADDRESS_ENABLE
 
I2C_OAR2_OA2EN


	)

200 
	#I2C_OA2_NOMASK
 ((
ušt8_t
)0x00)

	)

201 
	#I2C_OA2_MASK01
 ((
ušt8_t
)0x01)

	)

202 
	#I2C_OA2_MASK02
 ((
ušt8_t
)0x02)

	)

203 
	#I2C_OA2_MASK03
 ((
ušt8_t
)0x03)

	)

204 
	#I2C_OA2_MASK04
 ((
ušt8_t
)0x04)

	)

205 
	#I2C_OA2_MASK05
 ((
ušt8_t
)0x05)

	)

206 
	#I2C_OA2_MASK06
 ((
ušt8_t
)0x06)

	)

207 
	#I2C_OA2_MASK07
 ((
ušt8_t
)0x07)

	)

215 
	#I2C_GENERALCALL_DISABLE
 ((
ušt32_t
)0x00000000)

	)

216 
	#I2C_GENERALCALL_ENABLE
 
I2C_CR1_GCEN


	)

224 
	#I2C_NOSTRETCH_DISABLE
 ((
ušt32_t
)0x00000000)

	)

225 
	#I2C_NOSTRETCH_ENABLE
 
I2C_CR1_NOSTRETCH


	)

233 
	#I2C_MEMADD_SIZE_8BIT
 ((
ušt32_t
)0x00000001)

	)

234 
	#I2C_MEMADD_SIZE_16BIT
 ((
ušt32_t
)0x00000002)

	)

242 
	#I2C_RELOAD_MODE
 
I2C_CR2_RELOAD


	)

243 
	#I2C_AUTOEND_MODE
 
I2C_CR2_AUTOEND


	)

244 
	#I2C_SOFTEND_MODE
 ((
ušt32_t
)0x00000000)

	)

252 
	#I2C_NO_STARTSTOP
 ((
ušt32_t
)0x00000000)

	)

253 
	#I2C_GENERATE_STOP
 
I2C_CR2_STOP


	)

254 
	#I2C_GENERATE_START_READ
 (
ušt32_t
)(
I2C_CR2_START
 | 
I2C_CR2_RD_WRN
)

	)

255 
	#I2C_GENERATE_START_WRITE
 
I2C_CR2_START


	)

266 
	#I2C_IT_ERRI
 
I2C_CR1_ERRIE


	)

267 
	#I2C_IT_TCI
 
I2C_CR1_TCIE


	)

268 
	#I2C_IT_STOPI
 
I2C_CR1_STOPIE


	)

269 
	#I2C_IT_NACKI
 
I2C_CR1_NACKIE


	)

270 
	#I2C_IT_ADDRI
 
I2C_CR1_ADDRIE


	)

271 
	#I2C_IT_RXI
 
I2C_CR1_RXIE


	)

272 
	#I2C_IT_TXI
 
I2C_CR1_TXIE


	)

282 
	#I2C_FLAG_TXE
 
I2C_ISR_TXE


	)

283 
	#I2C_FLAG_TXIS
 
I2C_ISR_TXIS


	)

284 
	#I2C_FLAG_RXNE
 
I2C_ISR_RXNE


	)

285 
	#I2C_FLAG_ADDR
 
I2C_ISR_ADDR


	)

286 
	#I2C_FLAG_AF
 
I2C_ISR_NACKF


	)

287 
	#I2C_FLAG_STOPF
 
I2C_ISR_STOPF


	)

288 
	#I2C_FLAG_TC
 
I2C_ISR_TC


	)

289 
	#I2C_FLAG_TCR
 
I2C_ISR_TCR


	)

290 
	#I2C_FLAG_BERR
 
I2C_ISR_BERR


	)

291 
	#I2C_FLAG_ARLO
 
I2C_ISR_ARLO


	)

292 
	#I2C_FLAG_OVR
 
I2C_ISR_OVR


	)

293 
	#I2C_FLAG_PECERR
 
I2C_ISR_PECERR


	)

294 
	#I2C_FLAG_TIMEOUT
 
I2C_ISR_TIMEOUT


	)

295 
	#I2C_FLAG_ALERT
 
I2C_ISR_ALERT


	)

296 
	#I2C_FLAG_BUSY
 
I2C_ISR_BUSY


	)

297 
	#I2C_FLAG_DIR
 
I2C_ISR_DIR


	)

312 
	#__HAL_I2C_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 
HAL_I2C_STATE_RESET
)

	)

329 
	#__HAL_I2C_ENABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
CR1
 |ð(__INTERRUPT__))

	)

345 
	#__HAL_I2C_DISABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
CR1
 &ð(~(__INTERRUPT__)))

	)

361 
	#__HAL_I2C_GET_IT_SOURCE
(
__HANDLE__
, 
__INTERRUPT__
è((((__HANDLE__)->
In¡ªû
->
CR1
 & (__INTERRUPT__)è=ð(__INTERRUPT__)è? 
SET
 : 
RESET
)

	)

386 
	#I2C_FLAG_MASK
 ((
ušt32_t
)0x0001FFFF)

	)

387 
	#__HAL_I2C_GET_FLAG
(
__HANDLE__
, 
__FLAG__
è(((((__HANDLE__)->
In¡ªû
->
ISR
è& ((__FLAG__è& 
I2C_FLAG_MASK
)è=ð((__FLAG__è& I2C_FLAG_MASK)))

	)

405 
	#__HAL_I2C_CLEAR_FLAG
(
__HANDLE__
, 
__FLAG__
è((__HANDLE__)->
In¡ªû
->
ICR
 = ((__FLAG__è& 
I2C_FLAG_MASK
))

	)

411 
	#__HAL_I2C_ENABLE
(
__HANDLE__
è(
	`SET_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
I2C_CR1_PE
))

	)

417 
	#__HAL_I2C_DISABLE
(
__HANDLE__
è(
	`CLEAR_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
I2C_CR1_PE
))

	)

428 
	~"¡m32l0xx_h®_i2c_ex.h
"

435 
	#IS_I2C_ADDRESSING_MODE
(
MODE
è(((MODEè=ð
I2C_ADDRESSINGMODE_7BIT
) || \

436 ((
MODE
è=ð
I2C_ADDRESSINGMODE_10BIT
))

	)

438 
	#IS_I2C_DUAL_ADDRESS
(
ADDRESS
è(((ADDRESSè=ð
I2C_DUALADDRESS_DISABLE
) || \

439 ((
ADDRESS
è=ð
I2C_DUALADDRESS_ENABLE
))

	)

441 
	#IS_I2C_OWN_ADDRESS2_MASK
(
MASK
è(((MASKè=ð
I2C_OA2_NOMASK
) || \

442 ((
MASK
è=ð
I2C_OA2_MASK01
) || \

443 ((
MASK
è=ð
I2C_OA2_MASK02
) || \

444 ((
MASK
è=ð
I2C_OA2_MASK03
) || \

445 ((
MASK
è=ð
I2C_OA2_MASK04
) || \

446 ((
MASK
è=ð
I2C_OA2_MASK05
) || \

447 ((
MASK
è=ð
I2C_OA2_MASK06
) || \

448 ((
MASK
è=ð
I2C_OA2_MASK07
))

	)

450 
	#IS_I2C_GENERAL_CALL
(
CALL
è(((CALLè=ð
I2C_GENERALCALL_DISABLE
) || \

451 ((
CALL
è=ð
I2C_GENERALCALL_ENABLE
))

	)

453 
	#IS_I2C_NO_STRETCH
(
STRETCH
è(((STRETCHè=ð
I2C_NOSTRETCH_DISABLE
) || \

454 ((
STRETCH
è=ð
I2C_NOSTRETCH_ENABLE
))

	)

456 
	#IS_I2C_MEMADD_SIZE
(
SIZE
è(((SIZEè=ð
I2C_MEMADD_SIZE_8BIT
) || \

457 ((
SIZE
è=ð
I2C_MEMADD_SIZE_16BIT
))

	)

460 
	#IS_TRANSFER_MODE
(
MODE
è(((MODEè=ð
I2C_RELOAD_MODE
) || \

461 ((
MODE
è=ð
I2C_AUTOEND_MODE
) || \

462 ((
MODE
è=ð
I2C_SOFTEND_MODE
))

	)

464 
	#IS_TRANSFER_REQUEST
(
REQUEST
è(((REQUESTè=ð
I2C_GENERATE_STOP
) || \

465 ((
REQUEST
è=ð
I2C_GENERATE_START_READ
) || \

466 ((
REQUEST
è=ð
I2C_GENERATE_START_WRITE
) || \

467 ((
REQUEST
è=ð
I2C_NO_STARTSTOP
))

	)

470 
	#__I2C_RESET_CR2
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR2
 &ð(
ušt32_t
)~((ušt32_t)(
I2C_CR2_SADD
 | 
I2C_CR2_HEAD10R
 | 
I2C_CR2_NBYTES
 | 
I2C_CR2_RELOAD
 | 
I2C_CR2_RD_WRN
)))

	)

472 
	#IS_I2C_OWN_ADDRESS1
(
ADDRESS1
è((ADDRESS1è<ð(
ušt32_t
)0x000003FF)

	)

473 
	#IS_I2C_OWN_ADDRESS2
(
ADDRESS2
è((ADDRESS2è<ð(
ušt16_t
)0x00FF)

	)

475 
	#__I2C_MEM_ADD_MSB
(
__ADDRESS__
è((
ušt8_t
)((
ušt16_t
)(((ušt16_t)((__ADDRESS__è& (ušt16_t)(0xFF00))è>> 8)))

	)

476 
	#__I2C_MEM_ADD_LSB
(
__ADDRESS__
è((
ušt8_t
)((
ušt16_t
)((__ADDRESS__è& (ušt16_t)(0x00FF))))

	)

478 
	#__I2C_GENERATE_START
(
__ADDMODE__
,
__ADDRESS__
è(((__ADDMODE__è=ð
I2C_ADDRESSINGMODE_7BIT
è? (
ušt32_t
)((((ušt32_t)(__ADDRESS__è& (
I2C_CR2_SADD
)è| (
I2C_CR2_START
è| (
I2C_CR2_AUTOEND
)è& (~
I2C_CR2_RD_WRN
)) : \

479 (
ušt32_t
)((((ušt32_t)(
__ADDRESS__
è& (
I2C_CR2_SADD
)è| (
I2C_CR2_ADD10
è| (
I2C_CR2_START
)è& (~
I2C_CR2_RD_WRN
)))

	)

495 
HAL_StusTy³Def
 
HAL_I2C_In™
(
I2C_HªdËTy³Def
 *
hi2c
);

496 
HAL_StusTy³Def
 
HAL_I2C_DeIn™
 (
I2C_HªdËTy³Def
 *
hi2c
);

497 
HAL_I2C_M¥In™
(
I2C_HªdËTy³Def
 *
hi2c
);

498 
HAL_I2C_M¥DeIn™
(
I2C_HªdËTy³Def
 *
hi2c
);

508 
HAL_StusTy³Def
 
HAL_I2C_Ma¡”_T¿nsm™
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
);

509 
HAL_StusTy³Def
 
HAL_I2C_Ma¡”_Reûive
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
);

510 
HAL_StusTy³Def
 
HAL_I2C_SÏve_T¿nsm™
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

511 
HAL_StusTy³Def
 
HAL_I2C_SÏve_Reûive
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

512 
HAL_StusTy³Def
 
HAL_I2C_Mem_Wr™e
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
);

513 
HAL_StusTy³Def
 
HAL_I2C_Mem_R—d
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
);

514 
HAL_StusTy³Def
 
HAL_I2C_IsDeviûR—dy
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt32_t
 
TrŸls
, ušt32_ˆ
Timeout
);

517 
HAL_StusTy³Def
 
HAL_I2C_Ma¡”_T¿nsm™_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

518 
HAL_StusTy³Def
 
HAL_I2C_Ma¡”_Reûive_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

519 
HAL_StusTy³Def
 
HAL_I2C_SÏve_T¿nsm™_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

520 
HAL_StusTy³Def
 
HAL_I2C_SÏve_Reûive_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

521 
HAL_StusTy³Def
 
HAL_I2C_Mem_Wr™e_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

522 
HAL_StusTy³Def
 
HAL_I2C_Mem_R—d_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

525 
HAL_StusTy³Def
 
HAL_I2C_Ma¡”_T¿nsm™_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

526 
HAL_StusTy³Def
 
HAL_I2C_Ma¡”_Reûive_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

527 
HAL_StusTy³Def
 
HAL_I2C_SÏve_T¿nsm™_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

528 
HAL_StusTy³Def
 
HAL_I2C_SÏve_Reûive_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

529 
HAL_StusTy³Def
 
HAL_I2C_Mem_Wr™e_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

530 
HAL_StusTy³Def
 
HAL_I2C_Mem_R—d_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
);

539 
HAL_I2C_EV_IRQHªdËr
(
I2C_HªdËTy³Def
 *
hi2c
);

540 
HAL_I2C_ER_IRQHªdËr
(
I2C_HªdËTy³Def
 *
hi2c
);

541 
HAL_I2C_Ma¡”TxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

542 
HAL_I2C_Ma¡”RxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

543 
HAL_I2C_SÏveTxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

544 
HAL_I2C_SÏveRxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

545 
HAL_I2C_MemTxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

546 
HAL_I2C_MemRxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

547 
HAL_I2C_E¼ÜC®lback
(
I2C_HªdËTy³Def
 *
hi2c
);

556 
HAL_I2C_S‹Ty³Def
 
HAL_I2C_G‘S‹
(
I2C_HªdËTy³Def
 *
hi2c
);

557 
ušt32_t
 
HAL_I2C_G‘E¼Ü
(
I2C_HªdËTy³Def
 *
hi2c
);

586 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_i2c_ex.h

39 #iâdeà
__STM32L0xx_HAL_I2C_EX_H


40 
	#__STM32L0xx_HAL_I2C_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

67 
	#I2C_ANALOGFILTER_ENABLE
 ((
ušt32_t
)0x00000000)

	)

68 
	#I2C_ANALOGFILTER_DISABLE
 
I2C_CR1_ANFOFF


	)

76 
	#I2C_FASTMODEPLUS_PB6
 
SYSCFG_CFGR2_I2C_PB6_FMP


	)

77 
	#I2C_FASTMODEPLUS_PB7
 
SYSCFG_CFGR2_I2C_PB7_FMP


	)

78 
	#I2C_FASTMODEPLUS_PB8
 
SYSCFG_CFGR2_I2C_PB8_FMP


	)

79 
	#I2C_FASTMODEPLUS_PB9
 
SYSCFG_CFGR2_I2C_PB9_FMP


	)

80 
	#I2C_FASTMODEPLUS_I2C1
 
SYSCFG_CFGR2_I2C1_FMP


	)

81 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

82 
	#I2C_FASTMODEPLUS_I2C2
 
SYSCFG_CFGR2_I2C2_FMP


	)

84 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

85 
	#I2C_FASTMODEPLUS_I2C3
 
SYSCFG_CFGR2_I2C3_FMP


	)

106 
HAL_StusTy³Def
 
HAL_I2CEx_CÚfigAÇlogFž‹r
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
AÇlogFž‹r
);

107 
HAL_StusTy³Def
 
HAL_I2CEx_CÚfigDig™®Fž‹r
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Dig™®Fž‹r
);

108 
HAL_StusTy³Def
 
HAL_I2CEx_EÇbËWakeUp
(
I2C_HªdËTy³Def
 *
hi2c
);

109 
HAL_StusTy³Def
 
HAL_I2CEx_Di§bËWakeUp
(
I2C_HªdËTy³Def
 *
hi2c
);

110 
HAL_I2CEx_EÇbËFa¡ModePlus
(
ušt32_t
 
CÚfigFa¡ModePlus
);

111 
HAL_I2CEx_Di§bËFa¡ModePlus
(
ušt32_t
 
CÚfigFa¡ModePlus
);

124 
	#IS_I2C_ANALOG_FILTER
(
FILTER
è(((FILTERè=ð
I2C_ANALOGFILTER_ENABLE
) || \

125 ((
FILTER
è=ð
I2C_ANALOGFILTER_DISABLE
))

	)

127 
	#IS_I2C_DIGITAL_FILTER
(
FILTER
è((FILTERè<ð0x0000000F)

	)

129 #ià
defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L011xx
è|| defšed(
STM32L021xx
)

130 
	#IS_I2C_FASTMODEPLUS
(
__CONFIG__
è((((__CONFIG__è& (
I2C_FASTMODEPLUS_PB6
)) == I2C_FASTMODEPLUS_PB6) || \

131 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB7
)) == I2C_FASTMODEPLUS_PB7) || \

132 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB8
)) == I2C_FASTMODEPLUS_PB8) || \

133 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB9
)) == I2C_FASTMODEPLUS_PB9) || \

134 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_I2C1
)è=ðI2C_FASTMODEPLUS_I2C1))

	)

135 #–ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

136 
	#IS_I2C_FASTMODEPLUS
(
__CONFIG__
è((((__CONFIG__è& (
I2C_FASTMODEPLUS_PB6
)) == I2C_FASTMODEPLUS_PB6) || \

137 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB7
)) == I2C_FASTMODEPLUS_PB7) || \

138 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB8
)) == I2C_FASTMODEPLUS_PB8) || \

139 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB9
)) == I2C_FASTMODEPLUS_PB9) || \

140 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_I2C1
)) == I2C_FASTMODEPLUS_I2C1) || \

141 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_I2C2
)) == I2C_FASTMODEPLUS_I2C2) || \

142 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_I2C3
)è=ðI2C_FASTMODEPLUS_I2C3))

	)

144 
	#IS_I2C_FASTMODEPLUS
(
__CONFIG__
è((((__CONFIG__è& (
I2C_FASTMODEPLUS_PB6
)) == I2C_FASTMODEPLUS_PB6) || \

145 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB7
)) == I2C_FASTMODEPLUS_PB7) || \

146 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB8
)) == I2C_FASTMODEPLUS_PB8) || \

147 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_PB9
)) == I2C_FASTMODEPLUS_PB9) || \

148 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_I2C1
)) == I2C_FASTMODEPLUS_I2C1) || \

149 (((
__CONFIG__
è& (
I2C_FASTMODEPLUS_I2C2
)è=ðI2C_FASTMODEPLUS_I2C2))

	)

173 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_pwr.h

39 #iâdeà
__STM32L0xx_HAL_PWR_H


40 
	#__STM32L0xx_HAL_PWR_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

66 
ušt32_t
 
PVDLev–
;

69 
ušt32_t
 
Mode
;

71 }
	tPWR_PVDTy³Def
;

81 
	#PWR_EXTI_LINE_PVD
 
EXTI_FTSR_TR16


	)

94 
	#PWR_WAKEUP_PIN1
 
PWR_CSR_EWUP1


	)

95 
	#PWR_WAKEUP_PIN2
 
PWR_CSR_EWUP2


	)

96 #ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
è|| defšed (
STM32L031xx
è|| defšed (
STM32L041xx
è|| defšed (
STM32L071xx
) || \

97 
defšed
 (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

98 
	#PWR_WAKEUP_PIN3
 
PWR_CSR_EWUP3


	)

107 
	#PWR_PVDLEVEL_0
 
PWR_CR_PLS_LEV0


	)

108 
	#PWR_PVDLEVEL_1
 
PWR_CR_PLS_LEV1


	)

109 
	#PWR_PVDLEVEL_2
 
PWR_CR_PLS_LEV2


	)

110 
	#PWR_PVDLEVEL_3
 
PWR_CR_PLS_LEV3


	)

111 
	#PWR_PVDLEVEL_4
 
PWR_CR_PLS_LEV4


	)

112 
	#PWR_PVDLEVEL_5
 
PWR_CR_PLS_LEV5


	)

113 
	#PWR_PVDLEVEL_6
 
PWR_CR_PLS_LEV6


	)

114 
	#PWR_PVDLEVEL_7
 
PWR_CR_PLS_LEV7


	)

123 
	#PWR_PVD_MODE_NORMAL
 ((
ušt32_t
)0x00000000è

	)

124 
	#PWR_PVD_MODE_IT_RISING
 ((
ušt32_t
)0x00010001è

	)

125 
	#PWR_PVD_MODE_IT_FALLING
 ((
ušt32_t
)0x00010002è

	)

126 
	#PWR_PVD_MODE_IT_RISING_FALLING
 ((
ušt32_t
)0x00010003è

	)

127 
	#PWR_PVD_MODE_EVENT_RISING
 ((
ušt32_t
)0x00020001è

	)

128 
	#PWR_PVD_MODE_EVENT_FALLING
 ((
ušt32_t
)0x00020002è

	)

129 
	#PWR_PVD_MODE_EVENT_RISING_FALLING
 ((
ušt32_t
)0x00020003è

	)

138 
	#PWR_MAINREGULATOR_ON
 ((
ušt32_t
)0x00000000)

	)

139 
	#PWR_LOWPOWERREGULATOR_ON
 
PWR_CR_LPSDSR


	)

148 
	#PWR_SLEEPENTRY_WFI
 ((
ušt8_t
)0x01)

	)

149 
	#PWR_SLEEPENTRY_WFE
 ((
ušt8_t
)0x02)

	)

157 
	#PWR_STOPENTRY_WFI
 ((
ušt8_t
)0x01)

	)

158 
	#PWR_STOPENTRY_WFE
 ((
ušt8_t
)0x02)

	)

167 
	#PWR_REGULATOR_VOLTAGE_SCALE1
 
PWR_CR_VOS_0


	)

168 
	#PWR_REGULATOR_VOLTAGE_SCALE2
 
PWR_CR_VOS_1


	)

169 
	#PWR_REGULATOR_VOLTAGE_SCALE3
 
PWR_CR_VOS


	)

171 
	#IS_PWR_VOLTAGE_SCALING_RANGE
(
RANGE
è(((RANGEè=ð
PWR_REGULATOR_VOLTAGE_SCALE1
) || \

172 ((
RANGE
è=ð
PWR_REGULATOR_VOLTAGE_SCALE2
) || \

173 ((
RANGE
è=ð
PWR_REGULATOR_VOLTAGE_SCALE3
))

	)

181 
	#PWR_FLAG_WU
 
PWR_CSR_WUF


	)

182 
	#PWR_FLAG_SB
 
PWR_CSR_SBF


	)

183 
	#PWR_FLAG_PVDO
 
PWR_CSR_PVDO


	)

184 
	#PWR_FLAG_VREFINTRDY
 
PWR_CSR_VREFINTRDYF


	)

185 
	#PWR_FLAG_VOS
 
PWR_CSR_VOSF


	)

186 
	#PWR_FLAG_REGLP
 
PWR_CSR_REGLPF


	)

218 
	#__HAL_PWR_VOLTAGESCALING_CONFIG
(
__REGULATOR__
è(
	`MODIFY_REG
(
PWR
->
CR
, 
PWR_CR_VOS
, (__REGULATOR__)))

	)

246 
	#__HAL_PWR_GET_FLAG
(
__FLAG__
è((
PWR
->
CSR
 & (__FLAG__)è=ð(__FLAG__))

	)

254 
	#__HAL_PWR_CLEAR_FLAG
(
__FLAG__
è
	`SET_BIT
(
PWR
->
CR
, (__FLAG__è<< 2)

	)

260 
	#__HAL_PWR_PVD_EXTI_ENABLE_IT
(è
	`SET_BIT
(
EXTI
->
IMR
, 
PWR_EXTI_LINE_PVD
)

	)

266 
	#__HAL_PWR_PVD_EXTI_DISABLE_IT
(è
	`CLEAR_BIT
(
EXTI
->
IMR
, 
PWR_EXTI_LINE_PVD
)

	)

272 
	#__HAL_PWR_PVD_EXTI_ENABLE_EVENT
(è
	`SET_BIT
(
EXTI
->
EMR
, 
PWR_EXTI_LINE_PVD
)

	)

278 
	#__HAL_PWR_PVD_EXTI_DISABLE_EVENT
(è
	`CLEAR_BIT
(
EXTI
->
EMR
, 
PWR_EXTI_LINE_PVD
)

	)

285 
	#__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE
(è
	`SET_BIT
(
EXTI
->
FTSR
, 
PWR_EXTI_LINE_PVD
)

	)

292 
	#__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE
(è
	`CLEAR_BIT
(
EXTI
->
FTSR
, 
PWR_EXTI_LINE_PVD
)

	)

299 
	#__HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE
(è
	`SET_BIT
(
EXTI
->
RTSR
, 
PWR_EXTI_LINE_PVD
)

	)

306 
	#__HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE
(è
	`CLEAR_BIT
(
EXTI
->
RTSR
, 
PWR_EXTI_LINE_PVD
)

	)

312 
	#__HAL_PWR_PVD_EXTI_ENABLE_RISING_FALLING_EDGE
(èdØ{ 
	`__HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE
();
	`__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE
(); } 0);

	)

319 
	#__HAL_PWR_PVD_EXTI_DISABLE_RISING_FALLING_EDGE
(èdØ{ 
	`__HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE
();
	`__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE
(); } 0);

	)

327 
	#__HAL_PWR_PVD_EXTI_GET_FLAG
(è(
EXTI
->
PR
 & (
PWR_EXTI_LINE_PVD
))

	)

333 
	#__HAL_PWR_PVD_EXTI_CLEAR_FLAG
(è(
EXTI
->
PR
 = (
PWR_EXTI_LINE_PVD
))

	)

339 
	#__HAL_PWR_PVD_EXTI_GENERATE_SWIT
(è
	`SET_BIT
(
EXTI
->
SWIER
, 
PWR_EXTI_LINE_PVD
)

	)

345 
	#__HAL_PWR_PVD_EXTI_GENERATE_SWIT
(è
	`SET_BIT
(
EXTI
->
SWIER
, 
PWR_EXTI_LINE_PVD
)

	)

354 
	#IS_PWR_PVD_LEVEL
(
LEVEL
è(((LEVELè=ð
PWR_PVDLEVEL_0
è|| ((LEVELè=ð
PWR_PVDLEVEL_1
)|| \

355 ((
LEVEL
è=ð
PWR_PVDLEVEL_2
è|| ((LEVELè=ð
PWR_PVDLEVEL_3
)|| \

356 ((
LEVEL
è=ð
PWR_PVDLEVEL_4
è|| ((LEVELè=ð
PWR_PVDLEVEL_5
)|| \

357 ((
LEVEL
è=ð
PWR_PVDLEVEL_6
è|| ((LEVELè=ð
PWR_PVDLEVEL_7
))

	)

359 
	#IS_PWR_PVD_MODE
(
MODE
è(((MODEè=ð
PWR_PVD_MODE_IT_RISING
)|| ((MODEè=ð
PWR_PVD_MODE_IT_FALLING
) || \

360 ((
MODE
è=ð
PWR_PVD_MODE_IT_RISING_FALLING
è|| ((MODEè=ð
PWR_PVD_MODE_EVENT_RISING
) || \

361 ((
MODE
è=ð
PWR_PVD_MODE_EVENT_FALLING
è|| ((MODEè=ð
PWR_PVD_MODE_EVENT_RISING_FALLING
) || \

362 ((
MODE
è=ð
PWR_PVD_MODE_NORMAL
))

	)

364 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

365 
	#IS_PWR_WAKEUP_PIN
(
PIN
è(((PINè=ð
PWR_WAKEUP_PIN1
) || \

366 ((
PIN
è=ð
PWR_WAKEUP_PIN2
) || \

367 ((
PIN
è=ð
PWR_WAKEUP_PIN3
))

	)

368 #–ià
defšed
 (
STM32L051xx
è|| defšed (
STM32L052xx
è|| defšed (
STM32L053xx
è|| defšed (
STM32L061xx
è|| defšed (
STM32L062xx
è|| defšed (
STM32L063xx
)

369 
	#IS_PWR_WAKEUP_PIN
(
PIN
è(((PINè=ð
PWR_WAKEUP_PIN1
) || \

370 ((
PIN
è=ð
PWR_WAKEUP_PIN2
))

	)

371 #–ià
defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
)

372 
	#IS_PWR_WAKEUP_PIN
(
PIN
è(((PINè=ð
PWR_WAKEUP_PIN1
) || \

373 ((
PIN
è=ð
PWR_WAKEUP_PIN2
))

	)

374 #–ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

375 
	#IS_PWR_WAKEUP_PIN
(
PIN
è(((PINè=ð
PWR_WAKEUP_PIN1
) || \

376 ((
PIN
è=ð
PWR_WAKEUP_PIN3
))

	)

379 
	#IS_PWR_REGULATOR
(
REGULATOR
è(((REGULATORè=ð
PWR_MAINREGULATOR_ON
) || \

380 ((
REGULATOR
è=ð
PWR_LOWPOWERREGULATOR_ON
))

	)

381 
	#IS_PWR_SLEEP_ENTRY
(
ENTRY
è(((ENTRYè=ð
PWR_SLEEPENTRY_WFI
è|| ((ENTRYè=ð
PWR_SLEEPENTRY_WFE
))

	)

383 
	#IS_PWR_STOP_ENTRY
(
ENTRY
è(((ENTRYè=ð
PWR_STOPENTRY_WFI
è|| ((ENTRYè=ð
PWR_STOPENTRY_WFE
))

	)

390 
	~"¡m32l0xx_h®_pwr_ex.h
"

399 
HAL_PWR_DeIn™
();

400 
HAL_PWR_EÇbËBkUpAcûss
();

401 
HAL_PWR_Di§bËBkUpAcûss
();

411 
HAL_PWR_CÚfigPVD
(
PWR_PVDTy³Def
 *
sCÚfigPVD
);

412 
HAL_PWR_EÇbËPVD
();

413 
HAL_PWR_Di§bËPVD
();

414 
HAL_PWR_PVD_IRQHªdËr
();

415 
HAL_PWR_PVDC®lback
();

418 
HAL_PWR_EÇbËWakeUpPš
(
ušt32_t
 
WakeUpPšx
);

419 
HAL_PWR_Di§bËWakeUpPš
(
ušt32_t
 
WakeUpPšx
);

422 
HAL_PWR_EÁ”STOPMode
(
ušt32_t
 
ReguÏtÜ
, 
ušt8_t
 
STOPEÁry
);

423 
HAL_PWR_EÁ”SLEEPMode
(
ušt32_t
 
ReguÏtÜ
, 
ušt8_t
 
SLEEPEÁry
);

424 
HAL_PWR_EÁ”STANDBYMode
();

426 
HAL_PWR_EÇbËSË•OnEx™
();

427 
HAL_PWR_Di§bËSË•OnEx™
();

428 
HAL_PWR_EÇbËSEVOnP’d
();

429 
HAL_PWR_Di§bËSEVOnP’d
();

457 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_pwr_ex.h

39 #iâdeà
__STM32L0xx_HAL_PWR_EX_H


40 
	#__STM32L0xx_HAL_PWR_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

66 
	#__HAL_PWR_FLASHWAKEUP_ENABLE
(è
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_DSEEKOFF
)

	)

73 
	#__HAL_PWR_FLASHWAKEUP_DISABLE
(è
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_DSEEKOFF
)

	)

81 
HAL_PWREx_EÇbËFa¡WakeUp
();

82 
HAL_PWREx_Di§bËFa¡WakeUp
();

83 
HAL_PWREx_EÇbËUÉ¿LowPow”
();

84 
HAL_PWREx_Di§bËUÉ¿LowPow”
();

85 
HAL_PWREx_EÇbËLowPow”RunMode
();

86 
HAL_StusTy³Def
 
HAL_PWREx_Di§bËLowPow”RunMode
();

109 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_rcc.h

39 #iâdeà
__STM32L0xx_HAL_RCC_H


40 
	#__STM32L0xx_HAL_RCC_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

66 
ušt32_t
 
PLLS‹
;

69 
ušt32_t
 
PLLSourû
;

72 
ušt32_t
 
PLLMUL
;

75 
ušt32_t
 
PLLDIV
;

78 }
	tRCC_PLLIn™Ty³Def
;

85 
ušt32_t
 
OscžÏtÜTy³
;

88 
ušt32_t
 
HSES‹
;

91 
ušt32_t
 
LSES‹
;

94 
ušt32_t
 
HSIS‹
;

97 
ušt32_t
 
HSIC®ib¿tiÚV®ue
;

100 
ušt32_t
 
LSIS‹
;

103 #ià!
defšed
 (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
) && \

104 !
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

105 
ušt32_t
 
HSI48S‹
;

109 
ušt32_t
 
MSIS‹
;

112 
ušt32_t
 
MSIC®ib¿tiÚV®ue
;

115 
ušt32_t
 
MSIClockRªge
;

118 
RCC_PLLIn™Ty³Def
 
PLL
;

120 }
	tRCC_OscIn™Ty³Def
;

127 
ušt32_t
 
ClockTy³
;

130 
ušt32_t
 
SYSCLKSourû
;

133 
ušt32_t
 
AHBCLKDivid”
;

136 
ušt32_t
 
APB1CLKDivid”
;

139 
ušt32_t
 
APB2CLKDivid”
;

142 }
	tRCC_ClkIn™Ty³Def
;

153 
	#RCC_OFFSET
 (
RCC_BASE
 - 
PERIPH_BASE
)

	)

156 
	#RCC_CR_OFFSET
 (
RCC_OFFSET
 + 0x00)

	)

159 
	#RCC_CFGR_OFFSET
 (
RCC_OFFSET
 + 0x08)

	)

161 
	#RCC_CSR_OFFSET
 (
RCC_OFFSET
 + 0x74)

	)

164 
	#RCC_CR_BYTE2_ADDRESS
 ((
ušt32_t
)0x40023802)

	)

167 
	#CIER_BYTE0_ADDRESS
 ((
ušt32_t
)(
RCC_BASE
 + 0x10 + 0x00))

	)

181 
	#RCC_DBP_TIMEOUT_VALUE
 ((
ušt32_t
)100è

	)

182 
	#RCC_LSE_TIMEOUT_VALUE
 
LSE_STARTUP_TIMEOUT


	)

183 
	#RCC_HSE_TIMEOUT_VALUE
 
HSE_STARTUP_TIMEOUT


	)

191 
	#RCC_OSCILLATORTYPE_NONE
 ((
ušt32_t
)0x00000000è

	)

192 
	#RCC_OSCILLATORTYPE_HSE
 ((
ušt32_t
)0x00000001è

	)

193 
	#RCC_OSCILLATORTYPE_HSI
 ((
ušt32_t
)0x00000002è

	)

194 
	#RCC_OSCILLATORTYPE_LSE
 ((
ušt32_t
)0x00000004è

	)

195 
	#RCC_OSCILLATORTYPE_LSI
 ((
ušt32_t
)0x00000008è

	)

196 
	#RCC_OSCILLATORTYPE_MSI
 ((
ušt32_t
)0x00000010è

	)

197 #ià!
defšed
(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

198 
	#RCC_OSCILLATORTYPE_HSI48
 ((
ušt32_t
)0x00000020)

	)

208 
	#RCC_HSE_OFF
 ((
ušt32_t
)0x00000000)

	)

209 
	#RCC_HSE_ON
 
RCC_CR_HSEON


	)

210 
	#RCC_HSE_BYPASS
 ((
ušt32_t
)(
RCC_CR_HSEBYP
 | 
RCC_CR_HSEON
))

	)

219 
	#RCC_LSE_OFF
 ((
ušt32_t
)0x00000000)

	)

220 
	#RCC_LSE_ON
 
RCC_CSR_LSEON


	)

221 
	#RCC_LSE_BYPASS
 ((
ušt32_t
)(
RCC_CSR_LSEBYP
 | 
RCC_CSR_LSEON
))

	)

232 
	#RCC_LSI_OFF
 ((
ušt8_t
)0x00)

	)

233 
	#RCC_LSI_ON
 ((
ušt8_t
)0x01)

	)

235 
	#RCC_MSICALIBRATION_DEFAULT
 ((
ušt32_t
)0è

	)

245 
	#RCC_MSI_OFF
 ((
ušt8_t
)0x00)

	)

246 
	#RCC_MSI_ON
 ((
ušt8_t
)0x01)

	)

248 
	#RCC_HSICALIBRATION_DEFAULT
 ((
ušt32_t
)0x10è

	)

254 #ià!
defšed
(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

258 
	#RCC_HSI48_OFF
 ((
ušt8_t
)0x00)

	)

259 
	#RCC_HSI48_ON
 ((
ušt8_t
)0x01)

	)

269 
	#RCC_PLL_NONE
 ((
ušt8_t
)0x00)

	)

270 
	#RCC_PLL_OFF
 ((
ušt8_t
)0x01)

	)

271 
	#RCC_PLL_ON
 ((
ušt8_t
)0x02)

	)

280 
	#RCC_PLLSOURCE_HSI
 
RCC_CFGR_PLLSRC_HSI


	)

281 
	#RCC_PLLSOURCE_HSE
 
RCC_CFGR_PLLSRC_HSE


	)

292 
	#RCC_PLLMUL_3
 
RCC_CFGR_PLLMUL3


	)

293 
	#RCC_PLLMUL_4
 
RCC_CFGR_PLLMUL4


	)

294 
	#RCC_PLLMUL_6
 
RCC_CFGR_PLLMUL6


	)

295 
	#RCC_PLLMUL_8
 
RCC_CFGR_PLLMUL8


	)

296 
	#RCC_PLLMUL_12
 
RCC_CFGR_PLLMUL12


	)

297 
	#RCC_PLLMUL_16
 
RCC_CFGR_PLLMUL16


	)

298 
	#RCC_PLLMUL_24
 
RCC_CFGR_PLLMUL24


	)

299 
	#RCC_PLLMUL_32
 
RCC_CFGR_PLLMUL32


	)

300 
	#RCC_PLLMUL_48
 
RCC_CFGR_PLLMUL48


	)

310 
	#RCC_PLLDIV_2
 
RCC_CFGR_PLLDIV2


	)

311 
	#RCC_PLLDIV_3
 
RCC_CFGR_PLLDIV3


	)

312 
	#RCC_PLLDIV_4
 
RCC_CFGR_PLLDIV4


	)

322 
	#RCC_MSIRANGE_0
 
RCC_ICSCR_MSIRANGE_0


	)

323 
	#RCC_MSIRANGE_1
 
RCC_ICSCR_MSIRANGE_1


	)

324 
	#RCC_MSIRANGE_2
 
RCC_ICSCR_MSIRANGE_2


	)

325 
	#RCC_MSIRANGE_3
 
RCC_ICSCR_MSIRANGE_3


	)

326 
	#RCC_MSIRANGE_4
 
RCC_ICSCR_MSIRANGE_4


	)

327 
	#RCC_MSIRANGE_5
 
RCC_ICSCR_MSIRANGE_5


	)

328 
	#RCC_MSIRANGE_6
 
RCC_ICSCR_MSIRANGE_6


	)

338 
	#RCC_CLOCKTYPE_SYSCLK
 ((
ušt32_t
)0x00000001è

	)

339 
	#RCC_CLOCKTYPE_HCLK
 ((
ušt32_t
)0x00000002è

	)

340 
	#RCC_CLOCKTYPE_PCLK1
 ((
ušt32_t
)0x00000004è

	)

341 
	#RCC_CLOCKTYPE_PCLK2
 ((
ušt32_t
)0x00000008è

	)

349 
	#RCC_SYSCLKSOURCE_MSI
 
RCC_CFGR_SW_MSI


	)

350 
	#RCC_SYSCLKSOURCE_HSI
 
RCC_CFGR_SW_HSI


	)

351 
	#RCC_SYSCLKSOURCE_HSE
 
RCC_CFGR_SW_HSE


	)

352 
	#RCC_SYSCLKSOURCE_PLLCLK
 
RCC_CFGR_SW_PLL


	)

360 
	#RCC_SYSCLKSOURCE_STATUS_MSI
 
RCC_CFGR_SWS_MSI


	)

361 
	#RCC_SYSCLKSOURCE_STATUS_HSI
 
RCC_CFGR_SWS_HSI


	)

362 
	#RCC_SYSCLKSOURCE_STATUS_HSE
 
RCC_CFGR_SWS_HSE


	)

363 
	#RCC_SYSCLKSOURCE_STATUS_PLLCLK
 
RCC_CFGR_SWS_PLL


	)

371 
	#RCC_SYSCLK_DIV1
 
RCC_CFGR_HPRE_DIV1


	)

372 
	#RCC_SYSCLK_DIV2
 
RCC_CFGR_HPRE_DIV2


	)

373 
	#RCC_SYSCLK_DIV4
 
RCC_CFGR_HPRE_DIV4


	)

374 
	#RCC_SYSCLK_DIV8
 
RCC_CFGR_HPRE_DIV8


	)

375 
	#RCC_SYSCLK_DIV16
 
RCC_CFGR_HPRE_DIV16


	)

376 
	#RCC_SYSCLK_DIV64
 
RCC_CFGR_HPRE_DIV64


	)

377 
	#RCC_SYSCLK_DIV128
 
RCC_CFGR_HPRE_DIV128


	)

378 
	#RCC_SYSCLK_DIV256
 
RCC_CFGR_HPRE_DIV256


	)

379 
	#RCC_SYSCLK_DIV512
 
RCC_CFGR_HPRE_DIV512


	)

387 
	#RCC_HCLK_DIV1
 
RCC_CFGR_PPRE1_DIV1


	)

388 
	#RCC_HCLK_DIV2
 
RCC_CFGR_PPRE1_DIV2


	)

389 
	#RCC_HCLK_DIV4
 
RCC_CFGR_PPRE1_DIV4


	)

390 
	#RCC_HCLK_DIV8
 
RCC_CFGR_PPRE1_DIV8


	)

391 
	#RCC_HCLK_DIV16
 
RCC_CFGR_PPRE1_DIV16


	)

399 
	#RCC_RTCCLKSOURCE_NO_CLK
 ((
ušt32_t
)0x00000000)

	)

400 
	#RCC_RTCCLKSOURCE_LSE
 
RCC_CSR_RTCSEL_LSE


	)

401 
	#RCC_RTCCLKSOURCE_LSI
 
RCC_CSR_RTCSEL_LSI


	)

402 
	#RCC_RTCCLKSOURCE_HSE_DIVX
 
RCC_CSR_RTCSEL_HSE


	)

404 
	#RCC_RTCCLKSOURCE_HSE_DIV2
 
RCC_CSR_RTCSEL_HSE


	)

405 
	#RCC_RTCCLKSOURCE_HSE_DIV4
 ((
ušt32_t
)
RCC_CSR_RTCSEL_HSE
 | 
RCC_CR_RTCPRE_0
)

	)

406 
	#RCC_RTCCLKSOURCE_HSE_DIV8
 ((
ušt32_t
)
RCC_CSR_RTCSEL_HSE
 | 
RCC_CR_RTCPRE_1
)

	)

407 
	#RCC_RTCCLKSOURCE_HSE_DIV16
 ((
ušt32_t
)
RCC_CSR_RTCSEL_HSE
 | 
RCC_CR_RTCPRE
)

	)

409 
	#RCC_RTC_HSE_DIV_2
 (
ušt32_t
)0x00000000U

	)

410 
	#RCC_RTC_HSE_DIV_4
 
RCC_CR_RTCPRE_0


	)

411 
	#RCC_RTC_HSE_DIV_8
 
RCC_CR_RTCPRE_1


	)

412 
	#RCC_RTC_HSE_DIV_16
 
RCC_CR_RTCPRE


	)

422 
	#RCC_MCO1SOURCE_NOCLOCK
 
RCC_CFGR_MCO_NOCLOCK


	)

423 
	#RCC_MCO1SOURCE_SYSCLK
 
RCC_CFGR_MCO_SYSCLK


	)

424 
	#RCC_MCO1SOURCE_HSI
 
RCC_CFGR_MCO_HSI


	)

425 
	#RCC_MCO1SOURCE_MSI
 
RCC_CFGR_MCO_MSI


	)

426 
	#RCC_MCO1SOURCE_HSE
 
RCC_CFGR_MCO_HSE


	)

427 
	#RCC_MCO1SOURCE_PLLCLK
 
RCC_CFGR_MCO_PLL


	)

428 
	#RCC_MCO1SOURCE_LSI
 
RCC_CFGR_MCO_LSI


	)

429 
	#RCC_MCO1SOURCE_LSE
 
RCC_CFGR_MCO_LSE


	)

430 #ià !
defšed
 (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
) \

431 && !
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

432 
	#RCC_MCO1SOURCE_HSI48
 
RCC_CFGR_MCO_HSI48


	)

444 
	#RCC_MCODIV_1
 
RCC_CFGR_MCO_PRE_1


	)

445 
	#RCC_MCODIV_2
 
RCC_CFGR_MCO_PRE_2


	)

446 
	#RCC_MCODIV_4
 
RCC_CFGR_MCO_PRE_4


	)

447 
	#RCC_MCODIV_8
 
RCC_CFGR_MCO_PRE_8


	)

448 
	#RCC_MCODIV_16
 
RCC_CFGR_MCO_PRE_16


	)

457 
	#RCC_MCO1
 ((
ušt32_t
)0x00000000)

	)

458 
	#RCC_MCO2
 ((
ušt32_t
)0x00000001)

	)

459 #ià 
defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

460 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L071xx
è|| defšed(
STM32L081xx
)

461 
	#RCC_MCO3
 ((
ušt32_t
)0x00000002)

	)

471 
	#RCC_IT_LSIRDY
 
RCC_CIFR_LSIRDYF


	)

472 
	#RCC_IT_LSERDY
 
RCC_CIFR_LSERDYF


	)

473 
	#RCC_IT_HSIRDY
 
RCC_CIFR_HSIRDYF


	)

474 
	#RCC_IT_HSERDY
 
RCC_CIFR_HSERDYF


	)

475 
	#RCC_IT_PLLRDY
 
RCC_CIFR_PLLRDYF


	)

476 
	#RCC_IT_MSIRDY
 
RCC_CIFR_MSIRDYF


	)

478 
	#RCC_IT_CSSLSE
 
RCC_CIFR_CSSLSEF


	)

479 
	#RCC_IT_CSSHSE
 
RCC_CIFR_CSSHSEF


	)

481 #ià!
defšed
(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

482 
	#RCC_IT_HSI48RDY
 
RCC_CIFR_HSI48RDYF


	)

498 
	#RCC_FLAG_HSIRDY
 ((
ušt8_t
)0x22)

	)

499 
	#RCC_FLAG_HSIDIV
 ((
ušt8_t
)0x24)

	)

500 
	#RCC_FLAG_MSIRDY
 ((
ušt8_t
)0x29)

	)

501 
	#RCC_FLAG_HSERDY
 ((
ušt8_t
)0x31)

	)

502 
	#RCC_FLAG_PLLRDY
 ((
ušt8_t
)0x39)

	)

505 
	#RCC_FLAG_LSERDY
 ((
ušt8_t
)0x49)

	)

506 
	#RCC_FLAG_LSECSS
 ((
ušt8_t
)0x4E)

	)

507 
	#RCC_FLAG_LSIRDY
 ((
ušt8_t
)0x41)

	)

508 
	#RCC_FLAG_FWRST
 ((
ušt8_t
)0x58)

	)

509 
	#RCC_FLAG_OBLRST
 ((
ušt8_t
)0x59)

	)

510 
	#RCC_FLAG_PINRST
 ((
ušt8_t
)0x5A)

	)

511 
	#RCC_FLAG_PORRST
 ((
ušt8_t
)0x5B)

	)

512 
	#RCC_FLAG_SFTRST
 ((
ušt8_t
)0x5C)

	)

513 
	#RCC_FLAG_IWDGRST
 ((
ušt8_t
)0x5D)

	)

514 
	#RCC_FLAG_WWDGRST
 ((
ušt8_t
)0x5E)

	)

515 
	#RCC_FLAG_LPWRRST
 ((
ušt8_t
)0x5F)

	)

517 #ià!
defšed
(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

519 
	#RCC_FLAG_HSI48RDY
 ((
ušt8_t
)0x61)

	)

542 
	#__HAL_RCC_DMA1_CLK_ENABLE
() do { \

543 
__IO
 
ušt32_t
 
tm´eg
; \

544 
	`SET_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_DMA1EN
);\

546 
tm´eg
 = 
	`READ_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_DMA1EN
);\

547 
	`UNUSED
(
tm´eg
); \

548 } 0)

	)

550 
	#__HAL_RCC_MIF_CLK_ENABLE
() do { \

551 
__IO
 
ušt32_t
 
tm´eg
; \

552 
	`SET_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_MIFEN
);\

554 
tm´eg
 = 
	`READ_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_MIFEN
);\

555 
	`UNUSED
(
tm´eg
); \

556 } 0)

	)

558 
	#__HAL_RCC_CRC_CLK_ENABLE
() do { \

559 
__IO
 
ušt32_t
 
tm´eg
; \

560 
	`SET_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_CRCEN
);\

562 
tm´eg
 = 
	`READ_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_CRCEN
);\

563 
	`UNUSED
(
tm´eg
); \

564 } 0)

	)

567 
	#__HAL_RCC_DMA1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_DMA1EN
)

	)

568 
	#__HAL_RCC_MIF_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_MIFEN
)

	)

569 
	#__HAL_RCC_CRC_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_CRCEN
)

	)

582 
	#__HAL_RCC_GPIOA_CLK_ENABLE
() do { \

583 
__IO
 
ušt32_t
 
tm´eg
; \

584 
	`SET_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOAEN
);\

586 
tm´eg
 = 
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOAEN
);\

587 
	`UNUSED
(
tm´eg
); \

588 } 0)

	)

590 
	#__HAL_RCC_GPIOB_CLK_ENABLE
() do { \

591 
__IO
 
ušt32_t
 
tm´eg
; \

592 
	`SET_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOBEN
);\

594 
tm´eg
 = 
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOBEN
);\

595 
	`UNUSED
(
tm´eg
); \

596 } 0)

	)

598 
	#__HAL_RCC_GPIOC_CLK_ENABLE
() do { \

599 
__IO
 
ušt32_t
 
tm´eg
; \

600 
	`SET_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOCEN
);\

602 
tm´eg
 = 
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOCEN
);\

603 
	`UNUSED
(
tm´eg
); \

604 } 0)

	)

606 
	#__HAL_RCC_GPIOH_CLK_ENABLE
() do { \

607 
__IO
 
ušt32_t
 
tm´eg
; \

608 
	`SET_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOHEN
);\

610 
tm´eg
 = 
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOHEN
);\

611 
	`UNUSED
(
tm´eg
); \

612 } 0)

	)

615 
	#__HAL_RCC_GPIOA_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOAEN
)

	)

616 
	#__HAL_RCC_GPIOB_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOBEN
)

	)

617 
	#__HAL_RCC_GPIOC_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOCEN
)

	)

618 
	#__HAL_RCC_GPIOH_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOHEN
)

	)

631 
	#__HAL_RCC_WWDG_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_WWDGEN
))

	)

632 
	#__HAL_RCC_PWR_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_PWREN
))

	)

634 
	#__HAL_RCC_WWDG_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_WWDGEN
))

	)

635 
	#__HAL_RCC_PWR_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_PWREN
))

	)

647 
	#__HAL_RCC_SYSCFG_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_SYSCFGEN
))

	)

648 
	#__HAL_RCC_DBGMCU_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_DBGMCUEN
))

	)

650 
	#__HAL_RCC_SYSCFG_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_SYSCFGEN
))

	)

651 
	#__HAL_RCC_DBGMCU_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_DBGMCUEN
))

	)

664 
	#__HAL_RCC_DMA1_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_DMA1EN
è!ð
RESET
)

	)

665 
	#__HAL_RCC_MIF_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_MIFEN
è!ð
RESET
)

	)

666 
	#__HAL_RCC_CRC_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBENR
, 
RCC_AHBENR_CRCEN
è!ð
RESET
)

	)

680 
	#__HAL_RCC_GPIOA_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOAEN
è!ð
RESET
)

	)

681 
	#__HAL_RCC_GPIOB_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOBEN
è!ð
RESET
)

	)

682 
	#__HAL_RCC_GPIOC_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOCEN
è!ð
RESET
)

	)

683 
	#__HAL_RCC_GPIOH_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOHEN
è!ð
RESET
)

	)

696 
	#__HAL_RCC_WWDG_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB1ENR
, 
RCC_APB1ENR_WWDGEN
è!ð
RESET
)

	)

697 
	#__HAL_RCC_PWR_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB1ENR
, 
RCC_APB1ENR_PWREN
è!ð
RESET
)

	)

710 
	#__HAL_RCC_SYSCFG_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB2ENR
, 
RCC_APB2ENR_SYSCFGEN
è!ð
RESET
)

	)

711 
	#__HAL_RCC_DBGMCU_IS_CLK_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB2ENR
, 
RCC_APB2ENR_DBGMCUEN
è!ð
RESET
)

	)

721 
	#__HAL_RCC_AHB_FORCE_RESET
(è(
RCC
->
AHBRSTR
 = 0xFFFFFFFF)

	)

722 
	#__HAL_RCC_DMA1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_DMA1RST
))

	)

723 
	#__HAL_RCC_MIF_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_MIFRST
))

	)

724 
	#__HAL_RCC_CRC_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_CRCRST
))

	)

726 
	#__HAL_RCC_AHB_RELEASE_RESET
(è(
RCC
->
AHBRSTR
 = 0x00)

	)

727 
	#__HAL_RCC_CRC_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_CRCRST
))

	)

728 
	#__HAL_RCC_DMA1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_DMA1RST
))

	)

729 
	#__HAL_RCC_MIF_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_MIFRST
))

	)

738 
	#__HAL_RCC_IOP_FORCE_RESET
(è(
RCC
->
IOPRSTR
 = 0xFFFFFFFF)

	)

739 
	#__HAL_RCC_GPIOA_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOARST
))

	)

740 
	#__HAL_RCC_GPIOB_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOBRST
))

	)

741 
	#__HAL_RCC_GPIOC_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOCRST
))

	)

742 
	#__HAL_RCC_GPIOH_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOHRST
))

	)

744 
	#__HAL_RCC_IOP_RELEASE_RESET
(è(
RCC
->
IOPRSTR
 = 0x00)

	)

745 
	#__HAL_RCC_GPIOA_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOARST
))

	)

746 
	#__HAL_RCC_GPIOB_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOBRST
))

	)

747 
	#__HAL_RCC_GPIOC_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOCRST
))

	)

748 
	#__HAL_RCC_GPIOH_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOHRST
))

	)

758 
	#__HAL_RCC_APB1_FORCE_RESET
(è(
RCC
->
APB1RSTR
 = 0xFFFFFFFF)

	)

759 
	#__HAL_RCC_WWDG_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_WWDGRST
))

	)

760 
	#__HAL_RCC_PWR_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_PWRRST
))

	)

762 
	#__HAL_RCC_APB1_RELEASE_RESET
(è(
RCC
->
APB1RSTR
 = 0x00)

	)

763 
	#__HAL_RCC_WWDG_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_WWDGRST
))

	)

764 
	#__HAL_RCC_PWR_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_PWRRST
))

	)

774 
	#__HAL_RCC_APB2_FORCE_RESET
(è(
RCC
->
APB2RSTR
 = 0xFFFFFFFF)

	)

775 
	#__HAL_RCC_DBGMCU_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_DBGMCURST
))

	)

776 
	#__HAL_RCC_SYSCFG_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_SYSCFGRST
))

	)

778 
	#__HAL_RCC_APB2_RELEASE_RESET
(è(
RCC
->
APB2RSTR
 = 0x00)

	)

779 
	#__HAL_RCC_DBGMCU_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_DBGMCURST
))

	)

780 
	#__HAL_RCC_SYSCFG_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_SYSCFGRST
))

	)

794 
	#__HAL_RCC_CRC_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_CRCSMEN
))

	)

795 
	#__HAL_RCC_MIF_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_MIFSMEN
))

	)

796 
	#__HAL_RCC_SRAM_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_SRAMSMEN
))

	)

797 
	#__HAL_RCC_DMA1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_DMA1SMEN
))

	)

799 
	#__HAL_RCC_CRC_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_CRCSMEN
))

	)

800 
	#__HAL_RCC_MIF_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_MIFSMEN
))

	)

801 
	#__HAL_RCC_SRAM_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_SRAMSMEN
))

	)

802 
	#__HAL_RCC_DMA1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_DMA1SMEN
))

	)

816 
	#__HAL_RCC_GPIOA_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOASMEN
))

	)

817 
	#__HAL_RCC_GPIOB_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOBSMEN
))

	)

818 
	#__HAL_RCC_GPIOC_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOCSMEN
))

	)

819 
	#__HAL_RCC_GPIOH_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOHSMEN
))

	)

821 
	#__HAL_RCC_GPIOA_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOASMEN
))

	)

822 
	#__HAL_RCC_GPIOB_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOBSMEN
))

	)

823 
	#__HAL_RCC_GPIOC_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOCSMEN
))

	)

824 
	#__HAL_RCC_GPIOH_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOHSMEN
))

	)

837 
	#__HAL_RCC_WWDG_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_WWDGSMEN
))

	)

838 
	#__HAL_RCC_PWR_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_PWRSMEN
))

	)

840 
	#__HAL_RCC_WWDG_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_WWDGSMEN
))

	)

841 
	#__HAL_RCC_PWR_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_PWRSMEN
))

	)

855 
	#__HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_SYSCFGSMEN
))

	)

856 
	#__HAL_RCC_DBGMCU_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_DBGMCUSMEN
))

	)

858 
	#__HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_SYSCFGSMEN
))

	)

859 
	#__HAL_RCC_DBGMCU_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_DBGMCUSMEN
))

	)

873 
	#__HAL_RCC_CRC_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBSMENR
, 
RCC_AHBSMENR_CRCSMEN
è!ð
RESET
)

	)

874 
	#__HAL_RCC_MIF_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBSMENR
, 
RCC_AHBSMENR_MIFSMEN
è!ð
RESET
)

	)

875 
	#__HAL_RCC_SRAM_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBSMENR
, 
RCC_AHBSMENR_SRAMSMEN
è!ð
RESET
)

	)

876 
	#__HAL_RCC_DMA1_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
AHBSMENR
, 
RCC_AHBSMENR_DMA1SMEN
è!ð
RESET
)

	)

890 
	#__HAL_RCC_GPIOA_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPSMENR
, 
RCC_IOPSMENR_GPIOASMEN
è!ð
RESET
)

	)

891 
	#__HAL_RCC_GPIOB_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPSMENR
, 
RCC_IOPSMENR_GPIOBSMEN
è!ð
RESET
)

	)

892 
	#__HAL_RCC_GPIOC_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPSMENR
, 
RCC_IOPSMENR_GPIOCSMEN
è!ð
RESET
)

	)

893 
	#__HAL_RCC_GPIOH_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
IOPSMENR
, 
RCC_IOPSMENR_GPIOHSMEN
è!ð
RESET
)

	)

907 
	#__HAL_RCC_WWDG_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB1SMENR
, 
RCC_APB1SMENR_WWDGSMEN
è!ð
RESET
)

	)

908 
	#__HAL_RCC_PWR_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB1SMENR
, 
RCC_APB1SMENR_PWRSMEN
è!ð
RESET
)

	)

922 
	#__HAL_RCC_SYSCFG_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB2SMENR
, 
RCC_APB2SMENR_SYSCFGSMEN
è!ð
RESET
)

	)

923 
	#__HAL_RCC_DBGMCU_IS_CLK_SLEEP_ENABLED
(è(
	`READ_BIT
(
RCC
->
APB2SMENR
, 
RCC_APB2SMENR_DBGMCUSMEN
è!ð
RESET
)

	)

938 
	#__HAL_RCC_BACKUPRESET_FORCE
(è
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_RTCRST
)

	)

939 
	#__HAL_RCC_BACKUPRESET_RELEASE
(è
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_RTCRST
)

	)

952 
	#__HAL_RCC_RTC_ENABLE
(è
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_RTCEN
)

	)

953 
	#__HAL_RCC_RTC_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_RTCEN
)

	)

973 
	#__HAL_RCC_HSI_ENABLE
(è
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_HSION
)

	)

974 
	#__HAL_RCC_HSI_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSION
)

	)

982 
	#__HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST
(
__HSIC®ib¿tiÚV®ue__
è(
	`MODIFY_REG
(
RCC
->
ICSCR
,\

983 
RCC_ICSCR_HSITRIM
, (
ušt32_t
)(
__HSIC®ib¿tiÚV®ue__
è<< 8))

	)

1001 
	#__HAL_RCC_HSI_CONFIG
(
__STATE__
) \

1002 
	`MODIFY_REG
(
RCC
->
CR
, 
RCC_CR_HSION
 | 
RCC_CR_HSIDIVEN
 , (
ušt32_t
)(
__STATE__
))

	)

1020 
	#__HAL_RCC_MSI_ENABLE
(è
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_MSION
)

	)

1021 
	#__HAL_RCC_MSI_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_MSION
)

	)

1032 
	#__HAL_RCC_MSI_CALIBRATIONVALUE_ADJUST
(
__MSIC®ib¿tiÚV®ue__
è(
	`MODIFY_REG
(
RCC
->
ICSCR
,\

1033 
RCC_ICSCR_MSITRIM
, (
ušt32_t
)(
__MSIC®ib¿tiÚV®ue__
è<< 24))

	)

1051 
	#__HAL_RCC_MSI_RANGE_CONFIG
(
__RCC_MSIRªge__
è(
	`MODIFY_REG
(
RCC
->
ICSCR
,\

1052 
RCC_ICSCR_MSIRANGE
, (
ušt32_t
)(
__RCC_MSIRªge__
è))

	)

1066 
	#__HAL_RCC_GET_MSI_RANGE
() \

1067 ((
ušt32_t
)(
	`READ_BIT
(
RCC
->
ICSCR
, 
RCC_ICSCR_MSIRANGE
è>> 12))

	)

1077 
	#__HAL_RCC_LSI_ENABLE
(è
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSION
)

	)

1078 
	#__HAL_RCC_LSI_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSION
)

	)

1102 
	#__HAL_RCC_HSE_CONFIG
(
__STATE__
) \

1104 
__IO
 
ušt32_t
 
tm´eg
; \

1105 if((
__STATE__
è=ð
RCC_HSE_ON
) \

1107 
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_HSEON
); \

1109 if((
__STATE__
è=ð
RCC_HSE_BYPASS
) \

1111 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSEON
); \

1112 
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_HSEBYP
); \

1113 
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_HSEON
); \

1117 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSEON
); \

1119 
tm´eg
 = 
	`READ_BIT
(
RCC
->
CR
, 
RCC_CR_HSEON
); \

1120 
	`UNUSED
(
tm´eg
); \

1121 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSEBYP
); \

1123 } 0)

	)

1144 
	#__HAL_RCC_LSE_CONFIG
(
__STATE__
) \

1146 if((
__STATE__
è=ð
RCC_LSE_ON
) \

1148 
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEON
); \

1150 if((
__STATE__
è=ð
RCC_LSE_OFF
) \

1152 
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEON
); \

1153 
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEBYP
); \

1155 if((
__STATE__
è=ð
RCC_LSE_BYPASS
) \

1157 
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEON
); \

1158 
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEBYP
); \

1159 
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEON
); \

1163 
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEON
); \

1164 
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSEBYP
); \

1166 } 0)

	)

1197 
	#__HAL_RCC_RTC_CLKPRESCALER
(
__RTCCLKSOURCE__
è(((__RTCCLKSOURCE__è& 
RCC_CSR_RTCSEL
) == RCC_CSR_RTCSEL) ? \

1198 
	`MODIFY_REG
(
RCC
->
CR
, 
RCC_CR_RTCPRE
, (
ušt32_t
)((
__RTCCLKSOURCE__
) & RCC_CR_RTCPRE)) : \

1199 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_RTCPRE
)

	)

1201 
	#__HAL_RCC_RTC_CONFIG
(
__RTCCLKSOURCE__
èdØ{ 
	`__HAL_RCC_RTC_CLKPRESCALER
(__RTCCLKSOURCE__); \

1202 
	`MODIFY_REG
Ð
RCC
->
CSR
, 
RCC_CSR_RTCSEL
, (
ušt32_t
)((
__RTCCLKSOURCE__
) & RCC_CSR_RTCSEL)); \

1203 } 0)

	)

1216 
	#__HAL_RCC_GET_RTC_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CSR
, 
RCC_CSR_RTCSEL
)))

	)

1228 
	#__HAL_RCC_GET_RTC_HSE_PRESCALER
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CR
, 
RCC_CR_RTCPRE
)))

	)

1237 
	#__HAL_RCC_PLL_ENABLE
(è
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_PLLON
)

	)

1238 
	#__HAL_RCC_PLL_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_PLLON
)

	)

1267 
	#__HAL_RCC_PLL_CONFIG
(
__RCC_PLLSOURCE__
 , 
__PLLMUL__
 ,
__PLLDIV__
 ) \

1268 
	`MODIFY_REG
(
RCC
->
CFGR
, 
RCC_CFGR_PLLMUL
 | 
RCC_CFGR_PLLDIV
 | 
RCC_CFGR_PLLSRC
, (
ušt32_t
)((
__PLLMUL__
)| (
__PLLDIV__
)| (
__RCC_PLLSOURCE__
)))

	)

1276 
	#__HAL_RCC_GET_PLL_OSCSOURCE
(è((
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_PLLSRC
))

	)

1288 
	#__HAL_RCC_SYSCLK_CONFIG
(
__SYSCLKSOURCE__
) \

1289 
	`MODIFY_REG
(
RCC
->
CFGR
, 
RCC_CFGR_SW
, (
__SYSCLKSOURCE__
))

	)

1299 
	#__HAL_RCC_GET_SYSCLK_SOURCE
(è((
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_SWS
))

	)

1320 
	#__HAL_RCC_MCO1_CONFIG
(
__MCOCLKSOURCE__
, 
__MCODIV__
) \

1321 
	`MODIFY_REG
(
RCC
->
CFGR
, (
RCC_CFGR_MCOSEL
 | 
RCC_CFGR_MCO_PRE
), ((
__MCOCLKSOURCE__
è| (
__MCODIV__
)))

	)

1348 
	#__HAL_RCC_ENABLE_IT
(
__INTERRUPT__
è
	`SET_BIT
(
RCC
->
CIER
, (__INTERRUPT__))

	)

1370 
	#__HAL_RCC_DISABLE_IT
(
__INTERRUPT__
è
	`CLEAR_BIT
(
RCC
->
CIER
, (__INTERRUPT__))

	)

1386 
	#__HAL_RCC_CLEAR_IT
(
__INTERRUPT__
è(
RCC
->
CICR
 = (__INTERRUPT__))

	)

1401 
	#__HAL_RCC_GET_IT
(
__INTERRUPT__
è((
RCC
->
CIFR
 & (__INTERRUPT__)è=ð(__INTERRUPT__))

	)

1408 
	#__HAL_RCC_CLEAR_RESET_FLAGS
(è(
RCC
->
CSR
 |ð
RCC_CSR_RMVF
)

	)

1431 
	#__HAL_RCC_GET_FLAG
(
__FLAG__
è(((((((__FLAG__è>> 5è=ð1)? 
RCC
->
CR
 :((((__FLAG__è>> 5è=ð2è? RCC->
CSR
 :((((__FLAG__) >> 5) == 3)? \

1432 
RCC
->
CRRCR
 :RCC->
CIFR
))è& ((
ušt32_t
)1 << ((
__FLAG__
è& 
RCC_FLAG_MASK
))è!ð0 ) ? 1 : 0 )

	)

1448 
	#RCC_FLAG_MASK
 ((
ušt8_t
)0x1F)

	)

1459 #ià!
defšed
(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1460 
	#IS_RCC_OSCILLATORTYPE
(
__OSCILLATOR__
è((__OSCILLATOR__è<ð0x3F)

	)

1462 
	#IS_RCC_OSCILLATORTYPE
(
__OSCILLATOR__
è((__OSCILLATOR__è<ð0x1F)

	)

1465 
	#IS_RCC_HSE
(
__HSE__
è(((__HSE__è=ð
RCC_HSE_OFF
è|| ((__HSE__è=ð
RCC_HSE_ON
) || \

1466 ((
__HSE__
è=ð
RCC_HSE_BYPASS
))

	)

1467 
	#IS_RCC_LSE
(
__LSE__
è(((__LSE__è=ð
RCC_LSE_OFF
è|| ((__LSE__è=ð
RCC_LSE_ON
) || \

1468 ((
__LSE__
è=ð
RCC_LSE_BYPASS
))

	)

1470 
	#IS_RCC_MSI_CLOCK_RANGE
(
__RANGE__
è(((__RANGE__è=ð
RCC_MSIRANGE_0
) || \

1471 ((
__RANGE__
è=ð
RCC_MSIRANGE_1
) || \

1472 ((
__RANGE__
è=ð
RCC_MSIRANGE_2
) || \

1473 ((
__RANGE__
è=ð
RCC_MSIRANGE_3
) || \

1474 ((
__RANGE__
è=ð
RCC_MSIRANGE_4
) || \

1475 ((
__RANGE__
è=ð
RCC_MSIRANGE_5
) || \

1476 ((
__RANGE__
è=ð
RCC_MSIRANGE_6
))

	)

1478 
	#IS_RCC_LSI
(
__LSI__
è(((__LSI__è=ð
RCC_LSI_OFF
è|| ((__LSI__è=ð
RCC_LSI_ON
))

	)

1479 
	#IS_RCC_MSI
(
__MSI__
è(((__MSI__è=ð
RCC_MSI_OFF
è|| ((__MSI__è=ð
RCC_MSI_ON
))

	)

1480 
	#IS_RCC_HSI48
(
__HSI48__
è(((__HSI48__è=ð
RCC_HSI48_OFF
è|| ((__HSI48__è=ð
RCC_HSI48_ON
))

	)

1482 
	#IS_RCC_PLL
(
__PLL__
è(((__PLL__è=ð
RCC_PLL_NONE
è||((__PLL__è=ð
RCC_PLL_OFF
è|| ((__PLL__è=ð
RCC_PLL_ON
))

	)

1484 
	#IS_RCC_PLLSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_PLLSOURCE_HSI
) || \

1485 ((
__SOURCE__
è=ð
RCC_PLLSOURCE_HSE
))

	)

1487 
	#IS_RCC_PLL_MUL
(
__MUL__
è(((__MUL__è=ð
RCC_PLLMUL_3
è|| ((__MUL__è=ð
RCC_PLLMUL_4
) || \

1488 ((
__MUL__
è=ð
RCC_PLLMUL_6
è|| ((__MUL__è=ð
RCC_PLLMUL_8
) || \

1489 ((
__MUL__
è=ð
RCC_PLLMUL_12
è|| ((__MUL__è=ð
RCC_PLLMUL_16
) || \

1490 ((
__MUL__
è=ð
RCC_PLLMUL_24
è|| ((__MUL__è=ð
RCC_PLLMUL_32
) || \

1491 ((
__MUL__
è=ð
RCC_PLLMUL_48
))

	)

1493 
	#IS_RCC_PLL_DIV
(
__DIV__
è(((__DIV__è=ð
RCC_PLLDIV_2
è|| ((__DIV__è=ð
RCC_PLLDIV_3
) || \

1494 ((
__DIV__
è=ð
RCC_PLLDIV_4
))

	)

1496 
	#IS_RCC_CLOCKTYPE
(
__CLK__
è((1 <ð(__CLK__)è&& ((__CLK__è<ð15))

	)

1498 
	#IS_RCC_SYSCLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_SYSCLKSOURCE_HSI
) || \

1499 ((
__SOURCE__
è=ð
RCC_SYSCLKSOURCE_HSE
) || \

1500 ((
__SOURCE__
è=ð
RCC_SYSCLKSOURCE_MSI
) || \

1501 ((
__SOURCE__
è=ð
RCC_SYSCLKSOURCE_PLLCLK
))

	)

1503 
	#IS_RCC_HCLK
(
__HCLK__
è(((__HCLK__è=ð
RCC_SYSCLK_DIV1
è|| ((__HCLK__è=ð
RCC_SYSCLK_DIV2
) || \

1504 ((
__HCLK__
è=ð
RCC_SYSCLK_DIV4
è|| ((__HCLK__è=ð
RCC_SYSCLK_DIV8
) || \

1505 ((
__HCLK__
è=ð
RCC_SYSCLK_DIV16
è|| ((__HCLK__è=ð
RCC_SYSCLK_DIV64
) || \

1506 ((
__HCLK__
è=ð
RCC_SYSCLK_DIV128
è|| ((__HCLK__è=ð
RCC_SYSCLK_DIV256
) || \

1507 ((
__HCLK__
è=ð
RCC_SYSCLK_DIV512
))

	)

1509 
	#IS_RCC_PCLK
(
__PCLK__
è(((__PCLK__è=ð
RCC_HCLK_DIV1
è|| ((__PCLK__è=ð
RCC_HCLK_DIV2
) || \

1510 ((
__PCLK__
è=ð
RCC_HCLK_DIV4
è|| ((__PCLK__è=ð
RCC_HCLK_DIV8
) || \

1511 ((
__PCLK__
è=ð
RCC_HCLK_DIV16
))

	)

1513 
	#IS_RCC_RTCCLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_RTCCLKSOURCE_LSE
) || \

1514 ((
__SOURCE__
è=ð
RCC_RTCCLKSOURCE_LSI
) || \

1515 ((
__SOURCE__
è=ð
RCC_RTCCLKSOURCE_HSE_DIV2
) || \

1516 ((
__SOURCE__
è=ð
RCC_RTCCLKSOURCE_HSE_DIV4
) || \

1517 ((
__SOURCE__
è=ð
RCC_RTCCLKSOURCE_HSE_DIV8
) || \

1518 ((
__SOURCE__
è=ð
RCC_RTCCLKSOURCE_HSE_DIV16
))

	)

1520 #ià !
defšed
 (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
) \

1521 && !
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1522 
	#IS_RCC_MCO1SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_MCO1SOURCE_NOCLOCK
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_SYSCLK
) || \

1523 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_HSI
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_MSI
) || \

1524 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_HSE
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_PLLCLK
) || \

1525 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_LSI
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_LSE
) || \

1526 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_HSI48
))

	)

1528 
	#IS_RCC_MCO1SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_MCO1SOURCE_NOCLOCK
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_SYSCLK
) || \

1529 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_HSI
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_MSI
) || \

1530 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_HSE
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_PLLCLK
) || \

1531 ((
__SOURCE__
è=ð
RCC_MCO1SOURCE_LSI
è|| ((__SOURCE__è=ð
RCC_MCO1SOURCE_LSE
))

	)

1534 
	#IS_RCC_MCODIV
(
__DIV__
è(((__DIV__è=ð
RCC_MCODIV_1
) || \

1535 ((
__DIV__
è=ð
RCC_MCODIV_2
) || \

1536 ((
__DIV__
è=ð
RCC_MCODIV_4
) || \

1537 ((
__DIV__
è=ð
RCC_MCODIV_8
) || \

1538 ((
__DIV__
è=ð
RCC_MCODIV_16
))

	)

1540 #ià 
defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1541 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L071xx
è|| defšed(
STM32L081xx
)

1542 
	#IS_RCC_MCO
(
__MCOx__
è(((__MCOx__è=ð
RCC_MCO1
è|| ((__MCOx__è=ð
RCC_MCO2
è|| ((__MCOx__è=ð
RCC_MCO3
))

	)

1544 
	#IS_RCC_MCO
(
__MCOx__
è(((__MCOx__è=ð
RCC_MCO1
è|| ((__MCOx__è=ð
RCC_MCO2
))

	)

1548 
	#IS_RCC_CALIBRATION_VALUE
(
__VALUE__
è((__VALUE__è<ð0x1F)

	)

1549 
	#IS_RCC_MSICALIBRATION_VALUE
(
__VALUE__
è((__VALUE__è<ð0xFF)

	)

1556 
	~"¡m32l0xx_h®_rcc_ex.h
"

1565 
HAL_RCC_DeIn™
();

1566 
HAL_StusTy³Def
 
HAL_RCC_OscCÚfig
(
RCC_OscIn™Ty³Def
 *
RCC_OscIn™SŒuù
);

1567 
HAL_StusTy³Def
 
HAL_RCC_ClockCÚfig
(
RCC_ClkIn™Ty³Def
 *
RCC_ClkIn™SŒuù
, 
ušt32_t
 
FL©’cy
);

1575 
HAL_RCC_MCOCÚfig
(
ušt32_t
 
RCC_MCOx
, ušt32_ˆ
RCC_MCOSourû
, ušt32_ˆ
RCC_MCODiv
);

1576 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1577 
HAL_RCC_EÇbËCSS
();

1579 
ušt32_t
 
HAL_RCC_G‘SysClockF»q
();

1580 
ušt32_t
 
HAL_RCC_G‘HCLKF»q
();

1581 
ušt32_t
 
HAL_RCC_G‘PCLK1F»q
();

1582 
ušt32_t
 
HAL_RCC_G‘PCLK2F»q
();

1583 
HAL_RCC_G‘OscCÚfig
(
RCC_OscIn™Ty³Def
 *
RCC_OscIn™SŒuù
);

1584 
HAL_RCC_G‘ClockCÚfig
(
RCC_ClkIn™Ty³Def
 *
RCC_ClkIn™SŒuù
, 
ušt32_t
 *
pFL©’cy
);

1586 
HAL_RCC_NMI_IRQHªdËr
();

1589 
HAL_RCC_CSSC®lback
();

1607 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_rcc_ex.h

39 #iâdeà
__STM32L0xx_HAL_RCC_EX_H


40 
	#__STM32L0xx_HAL_RCC_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

65 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

68 
ušt32_t
 
P”hClockS–eùiÚ
;

70 
ušt32_t
 
U§¹1ClockS–eùiÚ
;

73 
ušt32_t
 
U§¹2ClockS–eùiÚ
;

76 
ušt32_t
 
Lpu¬t1ClockS–eùiÚ
;

79 
ušt32_t
 
I2c1ClockS–eùiÚ
;

81 #ià
defšed
 (
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

82 
ušt32_t
 
I2c3ClockS–eùiÚ
;

86 
ušt32_t
 
RTCClockS–eùiÚ
;

88 #ià
defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

89 
ušt32_t
 
LCDClockS–eùiÚ
;

93 
ušt32_t
 
UsbClockS–eùiÚ
;

96 
ušt32_t
 
L±imClockS–eùiÚ
;

99 }
	tRCC_P”hCLKIn™Ty³Def
;

106 
ušt32_t
 
P”hClockS–eùiÚ
;

108 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
)

109 
ušt32_t
 
U§¹1ClockS–eùiÚ
;

112 
ušt32_t
 
U§¹2ClockS–eùiÚ
;

115 
ušt32_t
 
Lpu¬t1ClockS–eùiÚ
;

118 
ušt32_t
 
I2c1ClockS–eùiÚ
;

121 #ià
defšed
 (
STM32L071xx
è|| defšed(
STM32L081xx
)

122 
ušt32_t
 
I2c3ClockS–eùiÚ
;

126 
ušt32_t
 
RTCClockS–eùiÚ
;

129 
ušt32_t
 
L±imClockS–eùiÚ
;

132 }
	tRCC_P”hCLKIn™Ty³Def
;

147 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

156 
	#RCC_CRS_NONE
 ((
ušt32_t
è0x00000000)

	)

157 
	#RCC_CRS_TIMEOUT
 ((
ušt32_t
è0x00000001)

	)

158 
	#RCC_CRS_SYNCOK
 ((
ušt32_t
è0x00000002)

	)

159 
	#RCC_CRS_SYNCWARM
 ((
ušt32_t
è0x00000004)

	)

160 
	#RCC_CRS_SYNCERR
 ((
ušt32_t
è0x00000008)

	)

161 
	#RCC_CRS_SYNCMISS
 ((
ušt32_t
è0x00000010)

	)

162 
	#RCC_CRS_TRIMOV
 ((
ušt32_t
è0x00000020)

	)

176 
ušt32_t
 
P»sÿËr
;

179 
ušt32_t
 
Sourû
;

182 
ušt32_t
 
PÞ¬™y
;

185 
ušt32_t
 
R–ßdV®ue
;

189 
ušt32_t
 
E¼ÜLim™V®ue
;

192 
ušt32_t
 
HSI48C®ib¿tiÚV®ue
;

195 }
	tRCC_CRSIn™Ty³Def
;

202 
ušt32_t
 
R–ßdV®ue
;

205 
ušt32_t
 
HSI48C®ib¿tiÚV®ue
;

208 
ušt32_t
 
F»qE¼ÜC­tu»
;

212 
ušt32_t
 
F»qE¼ÜDœeùiÚ
;

217 }
	tRCC_CRSSynchroInfoTy³Def
;

233 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

235 
	#RCC_PERIPHCLK_USART1
 ((
ušt32_t
)0x00000001)

	)

236 
	#RCC_PERIPHCLK_USART2
 ((
ušt32_t
)0x00000002)

	)

237 
	#RCC_PERIPHCLK_LPUART1
 ((
ušt32_t
)0x00000004)

	)

238 
	#RCC_PERIPHCLK_I2C1
 ((
ušt32_t
)0x00000008)

	)

239 
	#RCC_PERIPHCLK_I2C2
 ((
ušt32_t
)0x00000010)

	)

240 
	#RCC_PERIPHCLK_RTC
 ((
ušt32_t
)0x00000020)

	)

241 
	#RCC_PERIPHCLK_USB
 ((
ušt32_t
)0x00000040)

	)

242 
	#RCC_PERIPHCLK_LPTIM1
 ((
ušt32_t
)0x00000080)

	)

243 #ià
defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

244 
	#RCC_PERIPHCLK_LCD
 ((
ušt32_t
)0x00000800)

	)

246 #ià
defšed
 (
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

247 
	#RCC_PERIPHCLK_I2C3
 ((
ušt32_t
)0x00000100)

	)

253 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

254 
	#RCC_PERIPHCLK_USART1
 ((
ušt32_t
)0x00000001)

	)

256 
	#RCC_PERIPHCLK_USART2
 ((
ušt32_t
)0x00000002)

	)

257 
	#RCC_PERIPHCLK_LPUART1
 ((
ušt32_t
)0x00000004)

	)

258 
	#RCC_PERIPHCLK_I2C1
 ((
ušt32_t
)0x00000008)

	)

259 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

260 
	#RCC_PERIPHCLK_I2C2
 ((
ušt32_t
)0x00000010)

	)

262 
	#RCC_PERIPHCLK_RTC
 ((
ušt32_t
)0x00000020)

	)

263 
	#RCC_PERIPHCLK_LPTIM1
 ((
ušt32_t
)0x00000080)

	)

264 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

265 
	#RCC_PERIPHCLK_I2C3
 ((
ušt32_t
)0x00000100)

	)

276 
	#RCC_USART1CLKSOURCE_PCLK2
 ((
ušt32_t
)0x00000000)

	)

277 
	#RCC_USART1CLKSOURCE_SYSCLK
 
RCC_CCIPR_USART1SEL_0


	)

278 
	#RCC_USART1CLKSOURCE_HSI
 
RCC_CCIPR_USART1SEL_1


	)

279 
	#RCC_USART1CLKSOURCE_LSE
 (
RCC_CCIPR_USART1SEL_0
 | 
RCC_CCIPR_USART1SEL_1
)

	)

288 
	#RCC_USART2CLKSOURCE_PCLK1
 ((
ušt32_t
)0x00000000)

	)

289 
	#RCC_USART2CLKSOURCE_SYSCLK
 
RCC_CCIPR_USART2SEL_0


	)

290 
	#RCC_USART2CLKSOURCE_HSI
 
RCC_CCIPR_USART2SEL_1


	)

291 
	#RCC_USART2CLKSOURCE_LSE
 (
RCC_CCIPR_USART2SEL_0
 | 
RCC_CCIPR_USART2SEL_1
)

	)

300 
	#RCC_LPUART1CLKSOURCE_PCLK1
 ((
ušt32_t
)0x00000000)

	)

301 
	#RCC_LPUART1CLKSOURCE_SYSCLK
 
RCC_CCIPR_LPUART1SEL_0


	)

302 
	#RCC_LPUART1CLKSOURCE_HSI
 
RCC_CCIPR_LPUART1SEL_1


	)

303 
	#RCC_LPUART1CLKSOURCE_LSE
 (
RCC_CCIPR_LPUART1SEL_0
 | 
RCC_CCIPR_LPUART1SEL_1
)

	)

312 
	#RCC_I2C1CLKSOURCE_PCLK1
 ((
ušt32_t
)0x00000000)

	)

313 
	#RCC_I2C1CLKSOURCE_SYSCLK
 
RCC_CCIPR_I2C1SEL_0


	)

314 
	#RCC_I2C1CLKSOURCE_HSI
 
RCC_CCIPR_I2C1SEL_1


	)

320 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
)|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

325 
	#RCC_I2C3CLKSOURCE_PCLK1
 ((
ušt32_t
)0x00000000)

	)

326 
	#RCC_I2C3CLKSOURCE_SYSCLK
 
RCC_CCIPR_I2C3SEL_0


	)

327 
	#RCC_I2C3CLKSOURCE_HSI
 
RCC_CCIPR_I2C3SEL_1


	)

339 
	#RCC_TIMPRES_DESACTIVATED
 ((
ušt8_t
)0x00)

	)

340 
	#RCC_TIMPRES_ACTIVATED
 ((
ušt8_t
)0x01)

	)

345 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

349 
	#RCC_USBCLKSOURCE_HSI48
 
RCC_CCIPR_HSI48SEL


	)

350 
	#RCC_USBCLKSOURCE_PLL
 ((
ušt32_t
)0x00000000)

	)

359 
	#RCC_RNGCLKSOURCE_HSI48
 
RCC_CCIPR_HSI48SEL


	)

360 
	#RCC_RNGCLKSOURCE_PLLCLK
 ((
ušt32_t
)0x00000000)

	)

369 
	#RCC_FLAG_HSI48
 
SYSCFG_CFGR3_REF_HSI48_RDYF


	)

371 
	#RCC_HSI48M_PLL
 ((
ušt32_t
)0x00000000)

	)

372 
	#RCC_HSI48M_HSI48
 
RCC_CCIPR_HSI48SEL


	)

383 
	#RCC_HSI_OFF
 ((
ušt8_t
)0x00)

	)

384 
	#RCC_HSI_ON
 
RCC_CR_HSION


	)

385 
	#RCC_HSI_DIV4
 (
RCC_CR_HSIDIVEN
 | 
RCC_CR_HSION
)

	)

386 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

387 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

388 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

389 
	#RCC_HSI_OUTEN
 
RCC_CR_HSIOUTEN


	)

399 
	#RCC_LPTIM1CLKSOURCE_PCLK
 ((
ušt32_t
)0x00000000)

	)

400 
	#RCC_LPTIM1CLKSOURCE_LSI
 
RCC_CCIPR_LPTIM1SEL_0


	)

401 
	#RCC_LPTIM1CLKSOURCE_HSI
 
RCC_CCIPR_LPTIM1SEL_1


	)

402 
	#RCC_LPTIM1CLKSOURCE_LSE
 
RCC_CCIPR_LPTIM1SEL


	)

412 
	#RCC_STOP_WAKEUPCLOCK_MSI
 ((
ušt32_t
)0x00)

	)

413 
	#RCC_STOP_WAKEUPCLOCK_HSI
 
RCC_CFGR_STOPWUCK


	)

423 
	#RCC_LSEDRIVE_LOW
 ((
ušt32_t
)0x00000000)

	)

424 
	#RCC_LSEDRIVE_MEDIUMLOW
 
RCC_CSR_LSEDRV_0


	)

425 
	#RCC_LSEDRIVE_MEDIUMHIGH
 
RCC_CSR_LSEDRV_1


	)

426 
	#RCC_LSEDRIVE_HIGH
 
RCC_CSR_LSEDRV


	)

435 
	#RCC_EXTI_LINE_LSECSS
 (
EXTI_IMR_IM19
è

	)

440 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

444 
	#RCC_CRS_SYNC_SOURCE_GPIO
 ((
ušt32_t
)0x00è

	)

445 
	#RCC_CRS_SYNC_SOURCE_LSE
 
CRS_CFGR_SYNCSRC_0


	)

446 
	#RCC_CRS_SYNC_SOURCE_USB
 
CRS_CFGR_SYNCSRC_1


	)

455 
	#RCC_CRS_SYNC_DIV1
 ((
ušt32_t
)0x00è

	)

456 
	#RCC_CRS_SYNC_DIV2
 
CRS_CFGR_SYNCDIV_0


	)

457 
	#RCC_CRS_SYNC_DIV4
 
CRS_CFGR_SYNCDIV_1


	)

458 
	#RCC_CRS_SYNC_DIV8
 (
CRS_CFGR_SYNCDIV_1
 | 
CRS_CFGR_SYNCDIV_0
è

	)

459 
	#RCC_CRS_SYNC_DIV16
 
CRS_CFGR_SYNCDIV_2


	)

460 
	#RCC_CRS_SYNC_DIV32
 (
CRS_CFGR_SYNCDIV_2
 | 
CRS_CFGR_SYNCDIV_0
è

	)

461 
	#RCC_CRS_SYNC_DIV64
 (
CRS_CFGR_SYNCDIV_2
 | 
CRS_CFGR_SYNCDIV_1
è

	)

462 
	#RCC_CRS_SYNC_DIV128
 
CRS_CFGR_SYNCDIV


	)

471 
	#RCC_CRS_SYNC_POLARITY_RISING
 ((
ušt32_t
)0x00è

	)

472 
	#RCC_CRS_SYNC_POLARITY_FALLING
 
CRS_CFGR_SYNCPOL


	)

481 
	#RCC_CRS_RELOADVALUE_DEFAULT
 ((
ušt32_t
)0xBB7Fè

	)

491 
	#RCC_CRS_ERRORLIMIT_DEFAULT
 ((
ušt32_t
)0x22è

	)

500 
	#RCC_CRS_HSI48CALIBRATION_DEFAULT
 ((
ušt32_t
)0x20è

	)

511 
	#RCC_CRS_FREQERRORDIR_UP
 ((
ušt32_t
)0x00è

	)

512 
	#RCC_CRS_FREQERRORDIR_DOWN
 ((
ušt32_t
)
CRS_ISR_FEDIR
è

	)

521 
	#RCC_CRS_IT_SYNCOK
 
CRS_ISR_SYNCOKF


	)

522 
	#RCC_CRS_IT_SYNCWARN
 
CRS_ISR_SYNCWARNF


	)

523 
	#RCC_CRS_IT_ERR
 
CRS_ISR_ERRF


	)

524 
	#RCC_CRS_IT_ESYNC
 
CRS_ISR_ESYNCF


	)

525 
	#RCC_CRS_IT_TRIMOVF
 
CRS_ISR_TRIMOVF


	)

526 
	#RCC_CRS_IT_SYNCERR
 
CRS_ISR_SYNCERR


	)

527 
	#RCC_CRS_IT_SYNCMISS
 
CRS_ISR_SYNCMISS


	)

536 
	#RCC_CRS_FLAG_SYNCOK
 
CRS_ISR_SYNCOKF


	)

537 
	#RCC_CRS_FLAG_SYNCWARN
 
CRS_ISR_SYNCWARNF


	)

538 
	#RCC_CRS_FLAG_ERR
 
CRS_ISR_ERRF


	)

539 
	#RCC_CRS_FLAG_ESYNC
 
CRS_ISR_ESYNCF


	)

540 
	#RCC_CRS_FLAG_TRIMOVF
 
CRS_ISR_TRIMOVF


	)

541 
	#RCC_CRS_FLAG_SYNCERR
 
CRS_ISR_SYNCERR


	)

542 
	#RCC_CRS_FLAG_SYNCMISS
 
CRS_ISR_SYNCMISS


	)

565 #ià
defšed
(
STM32L062xx
è|| defšed(
STM32L063xx
)|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L021xx
)

566 
	#__HAL_RCC_AES_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBENR
, (
RCC_AHBENR_CRYPEN
))

	)

567 
	#__HAL_RCC_AES_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBENR
, (
RCC_AHBENR_CRYPEN
))

	)

570 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

571 
	#__HAL_RCC_TSC_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBENR
, (
RCC_AHBENR_TSCEN
))

	)

572 
	#__HAL_RCC_TSC_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBENR
, (
RCC_AHBENR_TSCEN
))

	)

574 
	#__HAL_RCC_RNG_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBENR
, (
RCC_AHBENR_RNGEN
))

	)

575 
	#__HAL_RCC_RNG_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBENR
, (
RCC_AHBENR_RNGEN
))

	)

583 
	#__HAL_RCC_LSECSS_EXTI_ENABLE_IT
(è
	`SET_BIT
(
EXTI
->
IMR
, 
RCC_EXTI_LINE_LSECSS
)

	)

589 
	#__HAL_RCC_LSECSS_EXTI_DISABLE_IT
(è
	`CLEAR_BIT
(
EXTI
->
IMR
, 
RCC_EXTI_LINE_LSECSS
)

	)

595 
	#__HAL_RCC_LSECSS_EXTI_ENABLE_EVENT
(è
	`SET_BIT
(
EXTI
->
EMR
, 
RCC_EXTI_LINE_LSECSS
)

	)

601 
	#__HAL_RCC_LSECSS_EXTI_DISABLE_EVENT
(è
	`CLEAR_BIT
(
EXTI
->
EMR
, 
RCC_EXTI_LINE_LSECSS
)

	)

608 
	#__HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE
(è
	`SET_BIT
(
EXTI
->
FTSR
, 
RCC_EXTI_LINE_LSECSS
)

	)

615 
	#__HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE
(è
	`CLEAR_BIT
(
EXTI
->
FTSR
, 
RCC_EXTI_LINE_LSECSS
)

	)

622 
	#__HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE
(è
	`SET_BIT
(
EXTI
->
RTSR
, 
RCC_EXTI_LINE_LSECSS
)

	)

628 
	#__HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE
(è
	`CLEAR_BIT
(
EXTI
->
RTSR
, 
RCC_EXTI_LINE_LSECSS
)

	)

634 
	#__HAL_RCC_LSECSS_EXTI_ENABLE_RISING_FALLING_EDGE
() \

636 
	`__HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE
(); \

637 
	`__HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE
(); \

638 } 0)

	)

644 
	#__HAL_RCC_LSECSS_EXTI_DISABLE_RISING_FALLING_EDGE
() \

646 
	`__HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE
(); \

647 
	`__HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE
(); \

648 } 0)

	)

654 
	#__HAL_RCC_LSECSS_EXTI_GET_FLAG
(è(
EXTI
->
PR
 & (
RCC_EXTI_LINE_LSECSS
))

	)

660 
	#__HAL_RCC_LSECSS_EXTI_CLEAR_FLAG
(è(
EXTI
->
PR
 = (
RCC_EXTI_LINE_LSECSS
))

	)

666 
	#__HAL_RCC_LSECSS_EXTI_GENERATE_SWIT
(è
	`SET_BIT
(
EXTI
->
SWIER
, 
RCC_EXTI_LINE_LSECSS
)

	)

681 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

682 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

683 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

684 
	#__HAL_RCC_GPIOE_CLK_ENABLE
() do { \

685 
__IO
 
ušt32_t
 
tm´eg
; \

686 
	`SET_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOEEN
);\

688 
tm´eg
 = 
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIOEEN
);\

689 
	`UNUSED
(
tm´eg
); \

690 } 0)

	)

692 
	#__HAL_RCC_GPIOE_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPENR
,(
RCC_IOPENR_GPIOEEN
))

	)

697 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

698 
	#__HAL_RCC_GPIOD_CLK_ENABLE
() do { \

699 
__IO
 
ušt32_t
 
tm´eg
; \

700 
	`SET_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIODEN
);\

702 
tm´eg
 = 
	`READ_BIT
(
RCC
->
IOPENR
, 
RCC_IOPENR_GPIODEN
);\

703 
	`UNUSED
(
tm´eg
); \

704 } 0)

	)

705 
	#__HAL_RCC_GPIOD_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPENR
,(
RCC_IOPENR_GPIODEN
))

	)

719 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

720 
	#__HAL_RCC_USB_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USBEN
))

	)

721 
	#__HAL_RCC_USB_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USBEN
))

	)

723 
	#__HAL_RCC_CRS_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_CRSEN
))

	)

724 
	#__HAL_RCC_CRS_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
,(
RCC_APB1ENR_CRSEN
))

	)

728 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

729 
	#__HAL_RCC_LCD_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LCDEN
))

	)

730 
	#__HAL_RCC_LCD_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LCDEN
))

	)

733 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
) || \

734 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
) || \

735 
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
)

736 
	#__HAL_RCC_TIM2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM2EN
))

	)

737 
	#__HAL_RCC_TIM6_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM6EN
))

	)

738 
	#__HAL_RCC_SPI2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_SPI2EN
))

	)

739 
	#__HAL_RCC_USART2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART2EN
))

	)

740 
	#__HAL_RCC_LPUART1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPUART1EN
))

	)

741 
	#__HAL_RCC_I2C1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C1EN
))

	)

742 
	#__HAL_RCC_I2C2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C2EN
))

	)

743 
	#__HAL_RCC_DAC_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_DACEN
))

	)

744 
	#__HAL_RCC_LPTIM1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPTIM1EN
))

	)

746 
	#__HAL_RCC_TIM2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM2EN
))

	)

747 
	#__HAL_RCC_TIM6_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM6EN
))

	)

748 
	#__HAL_RCC_SPI2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_SPI2EN
))

	)

749 
	#__HAL_RCC_USART2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART2EN
))

	)

750 
	#__HAL_RCC_LPUART1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPUART1EN
))

	)

751 
	#__HAL_RCC_I2C1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C1EN
))

	)

752 
	#__HAL_RCC_I2C2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C2EN
))

	)

753 
	#__HAL_RCC_DAC_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_DACEN
))

	)

754 
	#__HAL_RCC_LPTIM1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPTIM1EN
))

	)

759 #ià
defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
è|| defšed(
STM32L031xx
è|| defšed(
STM32L041xx
)

760 
	#__HAL_RCC_TIM2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM2EN
))

	)

761 
	#__HAL_RCC_USART2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART2EN
))

	)

762 
	#__HAL_RCC_LPUART1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPUART1EN
))

	)

763 
	#__HAL_RCC_I2C1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C1EN
))

	)

764 
	#__HAL_RCC_LPTIM1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPTIM1EN
))

	)

766 
	#__HAL_RCC_TIM2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM2EN
))

	)

767 
	#__HAL_RCC_USART2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART2EN
))

	)

768 
	#__HAL_RCC_LPUART1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPUART1EN
))

	)

769 
	#__HAL_RCC_I2C1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C1EN
))

	)

770 
	#__HAL_RCC_LPTIM1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPTIM1EN
))

	)

774 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

775 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

776 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

777 
	#__HAL_RCC_TIM2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM2EN
))

	)

778 
	#__HAL_RCC_TIM3_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM3EN
))

	)

779 
	#__HAL_RCC_TIM6_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM6EN
))

	)

780 
	#__HAL_RCC_TIM7_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM7EN
))

	)

781 
	#__HAL_RCC_SPI2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_SPI2EN
))

	)

782 
	#__HAL_RCC_USART2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART2EN
))

	)

783 
	#__HAL_RCC_USART4_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART4EN
))

	)

784 
	#__HAL_RCC_USART5_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART5EN
))

	)

785 
	#__HAL_RCC_LPUART1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPUART1EN
))

	)

786 
	#__HAL_RCC_I2C1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C1EN
))

	)

787 
	#__HAL_RCC_I2C2_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C2EN
))

	)

788 
	#__HAL_RCC_I2C3_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C3EN
))

	)

789 
	#__HAL_RCC_DAC_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_DACEN
))

	)

790 
	#__HAL_RCC_LPTIM1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPTIM1EN
))

	)

792 
	#__HAL_RCC_TIM2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM2EN
))

	)

793 
	#__HAL_RCC_TIM3_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM3EN
))

	)

794 
	#__HAL_RCC_TIM6_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM6EN
))

	)

795 
	#__HAL_RCC_TIM7_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_TIM7EN
))

	)

796 
	#__HAL_RCC_SPI2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_SPI2EN
))

	)

797 
	#__HAL_RCC_USART2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART2EN
))

	)

798 
	#__HAL_RCC_USART4_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART4EN
))

	)

799 
	#__HAL_RCC_USART5_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_USART5EN
))

	)

800 
	#__HAL_RCC_LPUART1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPUART1EN
))

	)

801 
	#__HAL_RCC_I2C1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C1EN
))

	)

802 
	#__HAL_RCC_I2C2_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C2EN
))

	)

803 
	#__HAL_RCC_I2C3_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C3EN
))

	)

804 
	#__HAL_RCC_DAC_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_DACEN
))

	)

805 
	#__HAL_RCC_LPTIM1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_LPTIM1EN
))

	)

810 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

811 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

812 
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
è|| defšed(
STM32L071xx
è|| defšed(
STM32L081xx
) || \

813 
defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L011xx
è|| defšed(
STM32L021xx
)

825 
	#__HAL_RCC_TIM21_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_TIM21EN
))

	)

826 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

827 
	#__HAL_RCC_TIM22_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_TIM22EN
))

	)

829 
	#__HAL_RCC_ADC1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_ADC1EN
))

	)

830 
	#__HAL_RCC_SPI1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_SPI1EN
))

	)

831 
	#__HAL_RCC_USART1_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_USART1EN
))

	)

833 
	#__HAL_RCC_TIM21_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_TIM21EN
))

	)

834 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

835 
	#__HAL_RCC_TIM22_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_TIM22EN
))

	)

837 
	#__HAL_RCC_ADC1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_ADC1EN
))

	)

838 
	#__HAL_RCC_SPI1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_SPI1EN
))

	)

839 
	#__HAL_RCC_USART1_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_USART1EN
))

	)

840 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

841 
	#__HAL_RCC_FIREWALL_CLK_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_MIFIEN
))

	)

842 
	#__HAL_RCC_FIREWALL_CLK_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2ENR
, (
RCC_APB2ENR_MIFIEN
))

	)

857 #ià
defšed
(
STM32L062xx
è|| defšed(
STM32L063xx
)|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L021xx
)

858 
	#__HAL_RCC_AES_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_CRYPRST
))

	)

859 
	#__HAL_RCC_AES_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_CRYPRST
))

	)

862 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

863 
	#__HAL_RCC_TSC_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_TSCRST
))

	)

864 
	#__HAL_RCC_TSC_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_TSCRST
))

	)

865 
	#__HAL_RCC_RNG_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_RNGRST
))

	)

866 
	#__HAL_RCC_RNG_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
AHBRSTR
, (
RCC_AHBRSTR_RNGRST
))

	)

877 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

878 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

879 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

880 
	#__HAL_RCC_GPIOE_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIOERST
))

	)

882 
	#__HAL_RCC_GPIOE_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
IOPRSTR
,(
RCC_IOPRSTR_GPIOERST
))

	)

887 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

888 
	#__HAL_RCC_GPIOD_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
IOPRSTR
, (
RCC_IOPRSTR_GPIODRST
))

	)

889 
	#__HAL_RCC_GPIOD_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
IOPRSTR
,(
RCC_IOPRSTR_GPIODRST
))

	)

900 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
) || \

901 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
) || \

902 
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
)

903 
	#__HAL_RCC_TIM2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM2RST
))

	)

904 
	#__HAL_RCC_TIM6_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM6RST
))

	)

905 
	#__HAL_RCC_LPTIM1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPTIM1RST
))

	)

906 
	#__HAL_RCC_I2C1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C1RST
))

	)

907 
	#__HAL_RCC_I2C2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C2RST
))

	)

908 
	#__HAL_RCC_USART2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART2RST
))

	)

909 
	#__HAL_RCC_LPUART1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPUART1RST
))

	)

910 
	#__HAL_RCC_SPI2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_SPI2RST
))

	)

911 
	#__HAL_RCC_DAC_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_DACRST
))

	)

913 
	#__HAL_RCC_TIM2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM2RST
))

	)

914 
	#__HAL_RCC_TIM6_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM6RST
))

	)

915 
	#__HAL_RCC_LPTIM1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPTIM1RST
))

	)

916 
	#__HAL_RCC_I2C1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C1RST
))

	)

917 
	#__HAL_RCC_I2C2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C2RST
))

	)

918 
	#__HAL_RCC_USART2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART2RST
))

	)

919 
	#__HAL_RCC_LPUART1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPUART1RST
))

	)

920 
	#__HAL_RCC_SPI2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_SPI2RST
))

	)

921 
	#__HAL_RCC_DAC_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_DACRST
))

	)

925 #ià
defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
è|| defšed(
STM32L031xx
è|| defšed(
STM32L041xx
)

926 
	#__HAL_RCC_TIM2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM2RST
))

	)

927 
	#__HAL_RCC_LPTIM1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPTIM1RST
))

	)

928 
	#__HAL_RCC_I2C1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C1RST
))

	)

929 
	#__HAL_RCC_USART2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART2RST
))

	)

930 
	#__HAL_RCC_LPUART1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPUART1RST
))

	)

932 
	#__HAL_RCC_TIM2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM2RST
))

	)

933 
	#__HAL_RCC_LPTIM1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPTIM1RST
))

	)

934 
	#__HAL_RCC_I2C1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C1RST
))

	)

935 
	#__HAL_RCC_USART2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART2RST
))

	)

936 
	#__HAL_RCC_LPUART1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPUART1RST
))

	)

939 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

940 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

941 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

942 
	#__HAL_RCC_TIM2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM2RST
))

	)

943 
	#__HAL_RCC_TIM3_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM3RST
))

	)

944 
	#__HAL_RCC_TIM6_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM6RST
))

	)

945 
	#__HAL_RCC_TIM7_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM7RST
))

	)

946 
	#__HAL_RCC_LPTIM1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPTIM1RST
))

	)

947 
	#__HAL_RCC_I2C1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C1RST
))

	)

948 
	#__HAL_RCC_I2C2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C2RST
))

	)

949 
	#__HAL_RCC_I2C3_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C3RST
))

	)

950 
	#__HAL_RCC_USART2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART2RST
))

	)

951 
	#__HAL_RCC_USART4_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART4RST
))

	)

952 
	#__HAL_RCC_USART5_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART5RST
))

	)

953 
	#__HAL_RCC_LPUART1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPUART1RST
))

	)

954 
	#__HAL_RCC_SPI2_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_SPI2RST
))

	)

955 
	#__HAL_RCC_DAC_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_DACRST
))

	)

957 
	#__HAL_RCC_TIM2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM2RST
))

	)

958 
	#__HAL_RCC_TIM3_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM3RST
))

	)

959 
	#__HAL_RCC_TIM6_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM6RST
))

	)

960 
	#__HAL_RCC_TIM7_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_TIM7RST
))

	)

961 
	#__HAL_RCC_LPTIM1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPTIM1RST
))

	)

962 
	#__HAL_RCC_I2C1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C1RST
))

	)

963 
	#__HAL_RCC_I2C2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C2RST
))

	)

964 
	#__HAL_RCC_I2C3_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_I2C3RST
))

	)

965 
	#__HAL_RCC_USART2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART2RST
))

	)

966 
	#__HAL_RCC_USART4_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART4RST
))

	)

967 
	#__HAL_RCC_USART5_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USART5RST
))

	)

968 
	#__HAL_RCC_LPUART1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LPUART1RST
))

	)

969 
	#__HAL_RCC_SPI2_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_SPI2RST
))

	)

970 
	#__HAL_RCC_DAC_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_DACRST
))

	)

975 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

976 
	#__HAL_RCC_USB_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USBRST
))

	)

977 
	#__HAL_RCC_USB_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_USBRST
))

	)

978 
	#__HAL_RCC_CRS_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_CRSRST
))

	)

979 
	#__HAL_RCC_CRS_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
,(
RCC_APB1RSTR_CRSRST
))

	)

982 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

983 
	#__HAL_RCC_LCD_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LCDRST
))

	)

984 
	#__HAL_RCC_LCD_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB1RSTR
, (
RCC_APB1RSTR_LCDRST
))

	)

987 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

988 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

989 
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
è|| defšed(
STM32L071xx
è|| defšed(
STM32L081xx
)

999 
	#__HAL_RCC_USART1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_USART1RST
))

	)

1000 
	#__HAL_RCC_ADC1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_ADC1RST
))

	)

1001 
	#__HAL_RCC_SPI1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_SPI1RST
))

	)

1002 
	#__HAL_RCC_TIM21_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM21RST
))

	)

1003 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1004 
	#__HAL_RCC_TIM22_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM22RST
))

	)

1007 
	#__HAL_RCC_USART1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_USART1RST
))

	)

1008 
	#__HAL_RCC_ADC1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_ADC1RST
))

	)

1009 
	#__HAL_RCC_SPI1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_SPI1RST
))

	)

1010 
	#__HAL_RCC_TIM21_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM21RST
))

	)

1011 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1012 
	#__HAL_RCC_TIM22_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM22RST
))

	)

1017 #ià
defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
è|| defšed(
STM32L031xx
è|| defšed(
STM32L041xx
)

1018 
	#__HAL_RCC_ADC1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_ADC1RST
))

	)

1019 
	#__HAL_RCC_SPI1_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_SPI1RST
))

	)

1020 
	#__HAL_RCC_TIM21_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM21RST
))

	)

1021 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1022 
	#__HAL_RCC_TIM22_FORCE_RESET
(è
	`SET_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM22RST
))

	)

1024 
	#__HAL_RCC_ADC1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_ADC1RST
))

	)

1025 
	#__HAL_RCC_SPI1_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_SPI1RST
))

	)

1026 
	#__HAL_RCC_TIM21_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM21RST
))

	)

1027 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1028 
	#__HAL_RCC_TIM22_RELEASE_RESET
(è
	`CLEAR_BIT
(
RCC
->
APB2RSTR
, (
RCC_APB2RSTR_TIM22RST
))

	)

1046 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1047 
	#__HAL_RCC_TSC_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_TSCSMEN
))

	)

1048 
	#__HAL_RCC_RNG_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_RNGSMEN
))

	)

1049 
	#__HAL_RCC_TSC_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_TSCSMEN
))

	)

1050 
	#__HAL_RCC_RNG_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBSMENR
, (
RCC_AHBSMENR_RNGSMEN
))

	)

1053 #ià
defšed
(
STM32L062xx
è|| defšed(
STM32L063xx
)|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
è|| defšed(
STM32L041xx
)

1054 
	#__HAL_RCC_AES_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
AHBLPENR
, (
RCC_AHBSMENR_CRYPSMEN
))

	)

1055 
	#__HAL_RCC_AES_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
AHBLPENR
, (
RCC_AHBSMENR_CRYPSMEN
))

	)

1070 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1071 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

1072 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

1073 
	#__HAL_RCC_GPIOE_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIOESMEN
))

	)

1074 
	#__HAL_RCC_GPIOE_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPSMENR
,(
RCC_IOPSMENR_GPIOESMEN
))

	)

1079 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

1080 
	#__HAL_RCC_GPIOD_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
IOPSMENR
, (
RCC_IOPSMENR_GPIODSMEN
))

	)

1081 
	#__HAL_RCC_GPIOD_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
IOPSMENR
,(
RCC_IOPSMENR_GPIODSMEN
))

	)

1097 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
) || \

1098 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
) || \

1099 
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
)

1100 
	#__HAL_RCC_TIM2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM2SMEN
))

	)

1101 
	#__HAL_RCC_TIM6_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM6SMEN
))

	)

1102 
	#__HAL_RCC_SPI2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_SPI2SMEN
))

	)

1103 
	#__HAL_RCC_USART2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART2SMEN
))

	)

1104 
	#__HAL_RCC_LPUART1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPUART1SMEN
))

	)

1105 
	#__HAL_RCC_I2C1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C1SMEN
))

	)

1106 
	#__HAL_RCC_I2C2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C2SMEN
))

	)

1107 
	#__HAL_RCC_DAC_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_DACSMEN
))

	)

1108 
	#__HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPTIM1SMEN
))

	)

1110 
	#__HAL_RCC_TIM2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM2SMEN
))

	)

1111 
	#__HAL_RCC_TIM6_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM6SMEN
))

	)

1112 
	#__HAL_RCC_SPI2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_SPI2SMEN
))

	)

1113 
	#__HAL_RCC_USART2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART2SMEN
))

	)

1114 
	#__HAL_RCC_LPUART1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPUART1SMEN
))

	)

1115 
	#__HAL_RCC_I2C1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C1SMEN
))

	)

1116 
	#__HAL_RCC_I2C2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C2SMEN
))

	)

1117 
	#__HAL_RCC_DAC_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_DACSMEN
))

	)

1118 
	#__HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPTIM1SMEN
))

	)

1123 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1124 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

1125 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

1126 
	#__HAL_RCC_TIM2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM2SMEN
))

	)

1127 
	#__HAL_RCC_TIM3_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM3SMEN
))

	)

1128 
	#__HAL_RCC_TIM6_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM6SMEN
))

	)

1129 
	#__HAL_RCC_TIM7_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM7SMEN
))

	)

1130 
	#__HAL_RCC_SPI2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_SPI2SMEN
))

	)

1131 
	#__HAL_RCC_USART2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART2SMEN
))

	)

1132 
	#__HAL_RCC_USART4_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART4SMEN
))

	)

1133 
	#__HAL_RCC_USART5_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART5SMEN
))

	)

1134 
	#__HAL_RCC_LPUART1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPUART1SMEN
))

	)

1135 
	#__HAL_RCC_I2C1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C1SMEN
))

	)

1136 
	#__HAL_RCC_I2C2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C2SMEN
))

	)

1137 
	#__HAL_RCC_I2C3_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C3SMEN
))

	)

1138 
	#__HAL_RCC_DAC_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_DACSMEN
))

	)

1139 
	#__HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPTIM1SMEN
))

	)

1141 
	#__HAL_RCC_TIM2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM2SMEN
))

	)

1142 
	#__HAL_RCC_TIM3_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM3SMEN
))

	)

1143 
	#__HAL_RCC_TIM6_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM6SMEN
))

	)

1144 
	#__HAL_RCC_TIM7_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM7SMEN
))

	)

1145 
	#__HAL_RCC_SPI2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_SPI2SMEN
))

	)

1146 
	#__HAL_RCC_USART2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART2SMEN
))

	)

1147 
	#__HAL_RCC_USART4_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART4SMEN
))

	)

1148 
	#__HAL_RCC_USART5_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART5SMEN
))

	)

1149 
	#__HAL_RCC_LPUART1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPUART1SMEN
))

	)

1150 
	#__HAL_RCC_I2C1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C1SMEN
))

	)

1151 
	#__HAL_RCC_I2C2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C2SMEN
))

	)

1152 
	#__HAL_RCC_I2C3_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C3SMEN
))

	)

1153 
	#__HAL_RCC_DAC_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_DACSMEN
))

	)

1154 
	#__HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPTIM1SMEN
))

	)

1159 #ià
defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
è|| defšed(
STM32L031xx
è|| defšed(
STM32L041xx
)

1160 
	#__HAL_RCC_TIM2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM2SMEN
))

	)

1161 
	#__HAL_RCC_USART2_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART2SMEN
))

	)

1162 
	#__HAL_RCC_LPUART1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPUART1SMEN
))

	)

1163 
	#__HAL_RCC_I2C1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C1SMEN
))

	)

1164 
	#__HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPTIM1SMEN
))

	)

1166 
	#__HAL_RCC_TIM2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_TIM2SMEN
))

	)

1167 
	#__HAL_RCC_USART2_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USART2SMEN
))

	)

1168 
	#__HAL_RCC_LPUART1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPUART1SMEN
))

	)

1169 
	#__HAL_RCC_I2C1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_I2C1SMEN
))

	)

1170 
	#__HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LPTIM1SMEN
))

	)

1173 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1174 
	#__HAL_RCC_USB_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USBSMEN
))

	)

1175 
	#__HAL_RCC_USB_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_USBSMEN
))

	)

1176 
	#__HAL_RCC_CRS_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_CRSSMEN
))

	)

1177 
	#__HAL_RCC_CRS_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_CRSSMEN
))

	)

1180 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

1181 
	#__HAL_RCC_LCD_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LCDSMEN
))

	)

1182 
	#__HAL_RCC_LCD_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB1SMENR
, (
RCC_APB1SMENR_LCDSMEN
))

	)

1185 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1186 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

1187 
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
è|| defšed(
STM32L071xx
è|| defšed(
STM32L081xx
) || \

1188 
defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L011xx
è|| defšed(
STM32L021xx
)

1202 
	#__HAL_RCC_TIM21_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_TIM21SMEN
))

	)

1203 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1204 
	#__HAL_RCC_TIM22_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_TIM22SMEN
))

	)

1206 
	#__HAL_RCC_ADC1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_ADC1SMEN
))

	)

1207 
	#__HAL_RCC_SPI1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_SPI1SMEN
))

	)

1208 
	#__HAL_RCC_USART1_CLK_SLEEP_ENABLE
(è
	`SET_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_USART1SMEN
))

	)

1210 
	#__HAL_RCC_TIM21_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_TIM21SMEN
))

	)

1211 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1212 
	#__HAL_RCC_TIM22_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_TIM22SMEN
))

	)

1214 
	#__HAL_RCC_ADC1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_ADC1SMEN
))

	)

1215 
	#__HAL_RCC_SPI1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_SPI1SMEN
))

	)

1216 
	#__HAL_RCC_USART1_CLK_SLEEP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
APB2SMENR
, (
RCC_APB2SMENR_USART1SMEN
))

	)

1236 
	#__HAL_RCC_LCD_CONFIG
(
__LCD_CLKSOURCE__
è
	`__HAL_RCC_RTC_CONFIG
(__LCD_CLKSOURCE__)

	)

1240 
	#__HAL_RCC_GET_LCD_SOURCE
(è
	`__HAL_RCC_GET_RTC_SOURCE
()

	)

1244 
	#__HAL_RCC_GET_LCD_HSE_PRESCALER
(è
	`__HAL_RCC_GET_RTC_HSE_PRESCALER
()

	)

1258 
	#__HAL_RCC_I2C1_CONFIG
(
__I2C1_CLKSOURCE__
) \

1259 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_I2C1SEL
, (
ušt32_t
)(
__I2C1_CLKSOURCE__
))

	)

1267 
	#__HAL_RCC_GET_I2C1_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_I2C1SEL
)))

	)

1269 #ià
defšed
 (
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1270 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

1271 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

1281 
	#__HAL_RCC_I2C3_CONFIG
(
__I2C3_CLKSOURCE__
) \

1282 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_I2C3SEL
, (
ušt32_t
)(
__I2C3_CLKSOURCE__
))

	)

1290 
	#__HAL_RCC_GET_I2C3_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_I2C3SEL
)))

	)

1306 
	#__HAL_RCC_USART1_CONFIG
(
__USART1_CLKSOURCE__
) \

1307 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_USART1SEL
, (
ušt32_t
)(
__USART1_CLKSOURCE__
))

	)

1316 
	#__HAL_RCC_GET_USART1_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_USART1SEL
)))

	)

1328 
	#__HAL_RCC_USART2_CONFIG
(
__USART2_CLKSOURCE__
) \

1329 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_USART2SEL
, (
ušt32_t
)(
__USART2_CLKSOURCE__
))

	)

1338 
	#__HAL_RCC_GET_USART2_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_USART2SEL
)))

	)

1350 
	#__HAL_RCC_LPUART1_CONFIG
(
__LPUART1_CLKSOURCE__
) \

1351 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_LPUART1SEL
, (
ušt32_t
)(
__LPUART1_CLKSOURCE__
))

	)

1360 
	#__HAL_RCC_GET_LPUART1_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_LPUART1SEL
)))

	)

1372 
	#__HAL_RCC_LPTIM1_CONFIG
(
__LPTIM1_CLKSOURCE__
) \

1373 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_LPTIM1SEL
, (
ušt32_t
)(
__LPTIM1_CLKSOURCE__
))

	)

1382 
	#__HAL_RCC_GET_LPTIM1_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_LPTIM1SEL
)))

	)

1384 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1391 
	#__HAL_RCC_USB_CONFIG
(
__USBCLKSourû__
) \

1392 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_HSI48SEL
, (
ušt32_t
)(
__USBCLKSourû__
))

	)

1399 
	#__HAL_RCC_GET_USB_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_HSI48SEL
)))

	)

1407 
	#__HAL_RCC_RNG_CONFIG
(
__RNGCLKSourû__
) \

1408 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_HSI48SEL
, (
ušt32_t
)(
__RNGCLKSourû__
))

	)

1415 
	#__HAL_RCC_GET_RNG_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_HSI48SEL
)))

	)

1427 
	#__HAL_RCC_HSI48M_CONFIG
(
__HSI48MCLKSourû__
) \

1428 
	`MODIFY_REG
(
RCC
->
CCIPR
, 
RCC_CCIPR_HSI48SEL
, (
ušt32_t
)(
__HSI48MCLKSourû__
))

	)

1437 
	#__HAL_RCC_GET_HSI48M_SOURCE
(è((
ušt32_t
)(
	`READ_BIT
(
RCC
->
CCIPR
, 
RCC_CCIPR_HSI48SEL
)))

	)

1446 
	#__HAL_RCC_HSISTOP_ENABLE
(è
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_HSIKERON
)

	)

1447 
	#__HAL_RCC_HSISTOP_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSIKERON
)

	)

1459 
	#__HAL_RCC_LSEDRIVE_CONFIG
(
__RCC_LSEDrive__
è(
	`MODIFY_REG
(
RCC
->
CSR
,\

1460 
RCC_CSR_LSEDRV
, (
ušt32_t
)(
__RCC_LSEDrive__
è))

	)

1470 
	#__HAL_RCC_WAKEUPSTOP_CLK_CONFIG
(
__RCC_STOPWUCLK__
è(
	`MODIFY_REG
(
RCC
->
CFGR
,\

1471 
RCC_CFGR_STOPWUCK
, (
ušt32_t
)(
__RCC_STOPWUCLK__
è))

	)

1473 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1484 
	#__HAL_RCC_CRS_ENABLE_IT
(
__INTERRUPT__
è
	`SET_BIT
(
CRS
->
CR
, (__INTERRUPT__))

	)

1496 
	#__HAL_RCC_CRS_DISABLE_IT
(
__INTERRUPT__
è
	`CLEAR_BIT
(
CRS
->
CR
,(__INTERRUPT__))

	)

1507 
	#__HAL_RCC_CRS_GET_IT_SOURCE
(
__INTERRUPT__
è((
CRS
->
CR
 & (__INTERRUPT__))? 
SET
 : 
RESET
)

	)

1522 
	#RCC_CRS_IT_ERROR_MASK
 ((
ušt32_t
)(
RCC_CRS_IT_TRIMOVF
 | 
RCC_CRS_IT_SYNCERR
 | 
RCC_CRS_IT_SYNCMISS
))

	)

1524 
	#__HAL_RCC_CRS_CLEAR_IT
(
__INTERRUPT__
è((((__INTERRUPT__è& 
RCC_CRS_IT_ERROR_MASK
)!ð0è? (
CRS
->
ICR
 |ð
CRS_ICR_ERRC
) : \

1525 (
CRS
->
ICR
 = (
__INTERRUPT__
)))

	)

1540 
	#__HAL_RCC_CRS_GET_FLAG
(
__FLAG__
è((
CRS
->
ISR
 & (__FLAG__)è=ð(__FLAG__))

	)

1557 
	#RCC_CRS_FLAG_ERROR_MASK
 ((
ušt32_t
)(
RCC_CRS_FLAG_TRIMOVF
 | 
RCC_CRS_FLAG_SYNCERR
 | 
RCC_CRS_FLAG_SYNCMISS
))

	)

1559 
	#__HAL_RCC_CRS_CLEAR_FLAG
(
__FLAG__
è((((__FLAG__è& 
RCC_CRS_FLAG_ERROR_MASK
)!ð0è? (
CRS
->
ICR
 |ð
CRS_ICR_ERRC
) : \

1560 (
CRS
->
ICR
 = (
__FLAG__
)))

	)

1568 
	#__HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE
(è
	`SET_BIT
(
CRS
->
CR
, 
CRS_CR_CEN
)

	)

1574 
	#__HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE
(è
	`CLEAR_BIT
(
CRS
->
CR
,
CRS_CR_CEN
)

	)

1581 
	#__HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE
(è
	`SET_BIT
(
CRS
->
CR
, 
CRS_CR_AUTOTRIMEN
)

	)

1587 
	#__HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE
(è
	`CLEAR_BIT
(
CRS
->
CR
,
CRS_CR_AUTOTRIMEN
)

	)

1599 
	#__HAL_RCC_CRS_RELOADVALUE_CALCULATE
(
__FTARGET__
, 
__FSYNC__
è(((__FTARGET__è/ (__FSYNC__)è- 1)

	)

1603 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1604 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

1605 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

1610 
	#__HAL_RCC_HSI_OUT_ENABLE
(è
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_HSIOUTEN
)

	)

1611 
	#__HAL_RCC_HSI_OUT_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSIOUTEN
)

	)

1617 #ià
defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) ||\

1618 
defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L082xx
)

1627 
	#__HAL_RCC_HSI48_ENABLE
(èdØ{ 
	`SET_BIT
(
RCC
->
CRRCR
, 
RCC_CRRCR_HSI48ON
); \

1628 
RCC
->
APB2ENR
 |ð
RCC_APB2ENR_SYSCFGEN
; \

1629 
SYSCFG
->
CFGR3
 |ð(
SYSCFG_CFGR3_ENREF_HSI48
 | 
SYSCFG_CFGR3_EN_VREFINT
); \

1630 } 0)

	)

1631 
	#__HAL_RCC_HSI48_DISABLE
(èdØ{ 
	`CLEAR_BIT
(
RCC
->
CRRCR
, 
RCC_CRRCR_HSI48ON
); \

1632 
SYSCFG
->
CFGR3
 &ð(
ušt32_t
)~((ušt32_t)(
SYSCFG_CFGR3_ENREF_HSI48
 | 
SYSCFG_CFGR3_EN_VREFINT
)); \

1633 } 0)

	)

1638 
	#__HAL_RCC_HSI48M_DIV6_OUT_ENABLE
(è
	`SET_BIT
(
RCC
->
CR
, 
RCC_CRRCR_HSI48DIV6OUTEN
)

	)

1639 
	#__HAL_RCC_HSI48M_DIV6_OUT_DISABLE
(è
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CRRCR_HSI48DIV6OUTEN
)

	)

1657 
HAL_StusTy³Def
 
HAL_RCCEx_P”hCLKCÚfig
(
RCC_P”hCLKIn™Ty³Def
 *
P”hClkIn™
);

1658 
HAL_RCCEx_G‘P”hCLKCÚfig
(
RCC_P”hCLKIn™Ty³Def
 *
P”hClkIn™
);

1659 
ušt32_t
 
HAL_RCCEx_G‘P”hCLKF»q
(ušt32_ˆ
P”hClk
);

1660 
HAL_RCCEx_EÇbËLSECSS
();

1661 
HAL_RCCEx_Di§bËLSECSS
();

1662 
HAL_RCCEx_EÇbËLSECSS_IT
();

1663 
HAL_RCCEx_LSECSS_IRQHªdËr
();

1664 
HAL_RCCEx_LSECSS_C®lback
();

1666 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1667 
HAL_RCCEx_CRSCÚfig
(
RCC_CRSIn™Ty³Def
 *
pIn™
);

1668 
HAL_RCCEx_CRSSoáw¬eSynchrÚiz©iÚG’”©e
();

1669 
HAL_RCCEx_CRSG‘SynchrÚiz©iÚInfo
(
RCC_CRSSynchroInfoTy³Def
 *
pSynchroInfo
);

1670 
ušt32_t
 
HAL_RCCEx_CRSWa™SynchrÚiz©iÚ
(ušt32_ˆ
Timeout
);

1671 
HAL_RCCEx_EÇbËHSI48_VREFINT
();

1672 
HAL_RCCEx_Di§bËHSI48_VREFINT
();

1688 #ià
defšed
 (
STM32L052xx
è|| defšed(
STM32L062xx
)

1689 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ð(
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1690 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C2
 | 
RCC_PERIPHCLK_RTC
 | \

1691 
RCC_PERIPHCLK_USB
 | 
RCC_PERIPHCLK_LPTIM1
))

	)

1692 #–ià
defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
)

1693 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ð(
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1694 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C2
 | 
RCC_PERIPHCLK_RTC
 | \

1695 
RCC_PERIPHCLK_USB
 | 
RCC_PERIPHCLK_LPTIM1
 | 
RCC_PERIPHCLK_LCD
))

	)

1696 #–ià
defšed
 (
STM32L072xx
è|| defšed(
STM32L082xx
)

1697 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ð(
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1698 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C2
 | 
RCC_PERIPHCLK_RTC
 | \

1699 
RCC_PERIPHCLK_USB
 | 
RCC_PERIPHCLK_LPTIM1
 | 
RCC_PERIPHCLK_I2C3
 ))

	)

1700 #–ià
defšed
 (
STM32L073xx
è|| defšed(
STM32L083xx
)

1701 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ð(
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1702 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C2
 | 
RCC_PERIPHCLK_RTC
 | \

1703 
RCC_PERIPHCLK_USB
 | 
RCC_PERIPHCLK_LPTIM1
 | 
RCC_PERIPHCLK_I2C3
 | \

1704 
RCC_PERIPHCLK_LCD
))

	)

1707 #ià
defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
è|| defšed(
STM32L031xx
è|| defšed(
STM32L041xx
)

1708 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ðÐ
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1709 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_RTC
 | \

1710 
RCC_PERIPHCLK_LPTIM1
))

	)

1711 #–ià
defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
)

1712 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ð(
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1713 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C2
 | 
RCC_PERIPHCLK_RTC
 | \

1714 
RCC_PERIPHCLK_LPTIM1
))

	)

1715 #–ià
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

1716 
	#IS_RCC_PERIPHCLOCK
(
__CLK__
è((__CLK__è<ð(
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

1717 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C2
 | 
RCC_PERIPHCLK_RTC
 | \

1718 
RCC_PERIPHCLK_LPTIM1
 | 
RCC_PERIPHCLK_I2C3
))

	)

1721 
	#IS_RCC_USART1CLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_USART1CLKSOURCE_PCLK2
) || \

1722 ((
__SOURCE__
è=ð
RCC_USART1CLKSOURCE_SYSCLK
) || \

1723 ((
__SOURCE__
è=ð
RCC_USART1CLKSOURCE_LSE
) || \

1724 ((
__SOURCE__
è=ð
RCC_USART1CLKSOURCE_HSI
))

	)

1727 
	#IS_RCC_USART2CLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_USART2CLKSOURCE_PCLK1
) || \

1728 ((
__SOURCE__
è=ð
RCC_USART2CLKSOURCE_SYSCLK
) || \

1729 ((
__SOURCE__
è=ð
RCC_USART2CLKSOURCE_LSE
) || \

1730 ((
__SOURCE__
è=ð
RCC_USART2CLKSOURCE_HSI
))

	)

1732 
	#IS_RCC_LPUART1CLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_LPUART1CLKSOURCE_PCLK1
) || \

1733 ((
__SOURCE__
è=ð
RCC_LPUART1CLKSOURCE_SYSCLK
) || \

1734 ((
__SOURCE__
è=ð
RCC_LPUART1CLKSOURCE_LSE
) || \

1735 ((
__SOURCE__
è=ð
RCC_LPUART1CLKSOURCE_HSI
))

	)

1737 
	#IS_RCC_I2C1CLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_I2C1CLKSOURCE_PCLK1
) || \

1738 ((
__SOURCE__
è=ð
RCC_I2C1CLKSOURCE_SYSCLK
)|| \

1739 ((
__SOURCE__
è=ð
RCC_I2C1CLKSOURCE_HSI
))

	)

1741 
	#IS_RCC_I2C3CLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_I2C3CLKSOURCE_PCLK1
) || \

1742 ((
__SOURCE__
è=ð
RCC_I2C3CLKSOURCE_SYSCLK
)|| \

1743 ((
__SOURCE__
è=ð
RCC_I2C3CLKSOURCE_HSI
))

	)

1745 
	#IS_RCC_USBCLKSOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_USBCLKSOURCE_HSI48
) || \

1746 ((
__SOURCE__
è=ð
RCC_USBCLKSOURCE_PLL
))

	)

1748 
	#IS_RCC_RNGCLKSOURCE
(
_SOURCE_
è(((_SOURCE_è=ð
RCC_RNGCLKSOURCE_HSI48
) || \

1749 ((
_SOURCE_
è=ð
RCC_RNGCLKSOURCE_PLLCLK
))

	)

1751 
	#IS_RCC_HSI48MCLKSOURCE
(
__HSI48MCLK__
è(((__HSI48MCLK__è=ð
RCC_HSI48M_PLL
è|| ((__HSI48MCLK__è=ð
RCC_HSI48M_HSI48
))

	)

1753 #ià
defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

1754 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

1755 
defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

1757 
	#IS_RCC_HSI
(
__HSI__
è(((__HSI__è=ð
RCC_HSI_OFF
è|| ((__HSI__è=ð
RCC_HSI_ON
) || \

1758 ((
__HSI__
è=ð
RCC_HSI_DIV4
è|| ((__HSI__è=ð
RCC_HSI_OUTEN
 ))

	)

1760 
	#IS_RCC_HSI
(
__HSI__
è(((__HSI__è=ð
RCC_HSI_OFF
è|| ((__HSI__è=ð
RCC_HSI_ON
) || \

1761 ((
__HSI__
è=ð
RCC_HSI_DIV4
))

	)

1764 
	#IS_RCC_LPTIMCLK
(
__LPTIMCLK_
è(((__LPTIMCLK_è=ð
RCC_LPTIM1CLKSOURCE_PCLK
) || \

1765 ((
__LPTIMCLK_
è=ð
RCC_LPTIM1CLKSOURCE_LSI
) || \

1766 ((
__LPTIMCLK_
è=ð
RCC_LPTIM1CLKSOURCE_HSI
) || \

1767 ((
__LPTIMCLK_
è=ð
RCC_LPTIM1CLKSOURCE_LSE
))

	)

1769 
	#IS_RCC_STOPWAKEUP_CLOCK
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_StÝWakeUpClock_MSI
) || \

1770 ((
__SOURCE__
è=ð
RCC_StÝWakeUpClock_HSI
))

	)

1772 
	#IS_RCC_LSE_DRIVE
(
__DRIVE__
è(((__DRIVE__è=ð
RCC_LSEDRIVE_LOW
è|| ((
__SOURCE__
è=ð
RCC_LSEDRIVE_MEDIUMLOW
) || \

1773 ((
__DRIVE__
è=ð
RCC_LSEDRIVE_MEDIUMHIGH
è|| ((
__SOURCE__
è=ð
RCC_LSEDRIVE_HIGH
))

	)

1775 
	#IS_RCC_CRS_SYNC_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
RCC_CRS_SYNC_SOURCE_GPIO
) || \

1776 ((
__SOURCE__
è=ð
RCC_CRS_SYNC_SOURCE_LSE
) ||\

1777 ((
__SOURCE__
è=ð
RCC_CRS_SYNC_SOURCE_USB
))

	)

1779 
	#IS_RCC_CRS_SYNC_DIV
(
__DIV__
è(((__DIV__è=ð
RCC_CRS_SYNC_DIV1
è|| ((__DIV__è=ð
RCC_CRS_SYNC_DIV2
) ||\

1780 ((
__DIV__
è=ð
RCC_CRS_SYNC_DIV4
è|| ((__DIV__è=ð
RCC_CRS_SYNC_DIV8
) || \

1781 ((
__DIV__
è=ð
RCC_CRS_SYNC_DIV16
è|| ((__DIV__è=ð
RCC_CRS_SYNC_DIV32
) || \

1782 ((
__DIV__
è=ð
RCC_CRS_SYNC_DIV64
è|| ((__DIV__è=ð
RCC_CRS_SYNC_DIV128
))

	)

1784 
	#IS_RCC_CRS_SYNC_POLARITY
(
__POLARITY__
è(((__POLARITY__è=ð
RCC_CRS_SYNC_POLARITY_RISING
) || \

1785 ((
__POLARITY__
è=ð
RCC_CRS_SYNC_POLARITY_FALLING
))

	)

1787 
	#IS_RCC_CRS_RELOADVALUE
(
__VALUE__
è(((__VALUE__è<ð0xFFFF))

	)

1789 
	#IS_RCC_CRS_ERRORLIMIT
(
__VALUE__
è(((__VALUE__è<ð0xFF))

	)

1791 
	#IS_RCC_CRS_HSI48CALIBRATION
(
__VALUE__
è(((__VALUE__è<ð0x3F))

	)

1793 
	#IS_RCC_CRS_FREQERRORDIR
(
__DIR__
è(((__DIR__è=ð
RCC_CRS_FREQERRORDIR_UP
) || \

1794 ((
__DIR__
è=ð
RCC_CRS_FREQERRORDIR_DOWN
))

	)

1813 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_spi.h

39 #iâdeà
__STM32L0xx_HAL_SPI_H


40 
	#__STM32L0xx_HAL_SPI_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

67 
ušt32_t
 
Mode
;

70 
ušt32_t
 
DœeùiÚ
;

73 
ušt32_t
 
D©aSize
;

76 
ušt32_t
 
CLKPÞ¬™y
;

79 
ušt32_t
 
CLKPha£
;

82 
ušt32_t
 
NSS
;

86 
ušt32_t
 
BaudR©eP»sÿËr
;

92 
ušt32_t
 
Fœ¡B™
;

95 
ušt32_t
 
TIMode
;

98 
ušt32_t
 
CRCC®cuÏtiÚ
;

101 
ušt32_t
 
CRCPÞynomŸl
;

104 }
	tSPI_In™Ty³Def
;

111 
HAL_SPI_STATE_RESET
 = 0x00,

112 
HAL_SPI_STATE_READY
 = 0x01,

113 
HAL_SPI_STATE_BUSY
 = 0x02,

114 
HAL_SPI_STATE_BUSY_TX
 = 0x12,

115 
HAL_SPI_STATE_BUSY_RX
 = 0x22,

116 
HAL_SPI_STATE_BUSY_TX_RX
 = 0x32,

117 
HAL_SPI_STATE_ERROR
 = 0x03

119 }
	tHAL_SPI_S‹Ty³Def
;

124 
	s__SPI_HªdËTy³Def


126 
SPI_Ty³Def
 *
In¡ªû
;

128 
SPI_In™Ty³Def
 
In™
;

130 
ušt8_t
 *
pTxBuffPŒ
;

132 
ušt16_t
 
TxXãrSize
;

134 
ušt16_t
 
TxXãrCouÁ
;

136 
ušt8_t
 *
pRxBuffPŒ
;

138 
ušt16_t
 
RxXãrSize
;

140 
ušt16_t
 
RxXãrCouÁ
;

142 
DMA_HªdËTy³Def
 *
hdm©x
;

144 
DMA_HªdËTy³Def
 *
hdm¬x
;

146 (*
RxISR
)(
__SPI_HªdËTy³Def
 * 
h¥i
);

148 (*
TxISR
)(
__SPI_HªdËTy³Def
 * 
h¥i
);

150 
HAL_LockTy³Def
 
Lock
;

152 
__IO
 
HAL_SPI_S‹Ty³Def
 
S‹
;

154 
__IO
 
ušt32_t
 
E¼ÜCode
;

156 }
	tSPI_HªdËTy³Def
;

172 
	#HAL_SPI_ERROR_NONE
 ((
ušt32_t
)0x00è

	)

173 
	#HAL_SPI_ERROR_MODF
 ((
ušt32_t
)0x01è

	)

174 
	#HAL_SPI_ERROR_CRC
 ((
ušt32_t
)0x02è

	)

175 
	#HAL_SPI_ERROR_OVR
 ((
ušt32_t
)0x04è

	)

176 
	#HAL_SPI_ERROR_FRE
 ((
ušt32_t
)0x08è

	)

177 
	#HAL_SPI_ERROR_DMA
 ((
ušt32_t
)0x10è

	)

178 
	#HAL_SPI_ERROR_FLAG
 ((
ušt32_t
)0x20è

	)

186 
	#SPI_MODE_SLAVE
 ((
ušt32_t
)0x00000000)

	)

187 
	#SPI_MODE_MASTER
 (
SPI_CR1_MSTR
 | 
SPI_CR1_SSI
)

	)

196 
	#SPI_DIRECTION_2LINES
 ((
ušt32_t
)0x00000000)

	)

197 
	#SPI_DIRECTION_2LINES_RXONLY
 
SPI_CR1_RXONLY


	)

198 
	#SPI_DIRECTION_1LINE
 
SPI_CR1_BIDIMODE


	)

207 
	#SPI_DATASIZE_8BIT
 ((
ušt32_t
)0x00000000)

	)

208 
	#SPI_DATASIZE_16BIT
 
SPI_CR1_DFF


	)

217 
	#SPI_POLARITY_LOW
 ((
ušt32_t
)0x00000000)

	)

218 
	#SPI_POLARITY_HIGH
 
SPI_CR1_CPOL


	)

227 
	#SPI_PHASE_1EDGE
 ((
ušt32_t
)0x00000000)

	)

228 
	#SPI_PHASE_2EDGE
 
SPI_CR1_CPHA


	)

237 
	#SPI_NSS_SOFT
 
SPI_CR1_SSM


	)

238 
	#SPI_NSS_HARD_INPUT
 ((
ušt32_t
)0x00000000)

	)

239 
	#SPI_NSS_HARD_OUTPUT
 ((
ušt32_t
)(
SPI_CR2_SSOE
 << 16))

	)

248 
	#SPI_BAUDRATEPRESCALER_2
 ((
ušt32_t
)0x00000000)

	)

249 
	#SPI_BAUDRATEPRESCALER_4
 ((
ušt32_t
)
SPI_CR1_BR_0
)

	)

250 
	#SPI_BAUDRATEPRESCALER_8
 ((
ušt32_t
)
SPI_CR1_BR_1
)

	)

251 
	#SPI_BAUDRATEPRESCALER_16
 ((
ušt32_t
)
SPI_CR1_BR_1
 | 
SPI_CR1_BR_0
)

	)

252 
	#SPI_BAUDRATEPRESCALER_32
 ((
ušt32_t
)
SPI_CR1_BR_2
)

	)

253 
	#SPI_BAUDRATEPRESCALER_64
 ((
ušt32_t
)
SPI_CR1_BR_2
 | 
SPI_CR1_BR_0
)

	)

254 
	#SPI_BAUDRATEPRESCALER_128
 ((
ušt32_t
)
SPI_CR1_BR_2
 | 
SPI_CR1_BR_1
)

	)

255 
	#SPI_BAUDRATEPRESCALER_256
 ((
ušt32_t
)
SPI_CR1_BR_2
 | 
SPI_CR1_BR_1
 | 
SPI_CR1_BR_0
)

	)

264 
	#SPI_FIRSTBIT_MSB
 ((
ušt32_t
)0x00000000)

	)

265 
	#SPI_FIRSTBIT_LSB
 
SPI_CR1_LSBFIRST


	)

274 
	#SPI_TIMODE_DISABLE
 ((
ušt32_t
)0x00000000)

	)

275 
	#SPI_TIMODE_ENABLE
 
SPI_CR2_FRF


	)

284 
	#SPI_CRCCALCULATION_DISABLE
 ((
ušt32_t
)0x00000000)

	)

285 
	#SPI_CRCCALCULATION_ENABLE
 
SPI_CR1_CRCEN


	)

294 
	#SPI_IT_TXE
 
SPI_CR2_TXEIE


	)

295 
	#SPI_IT_RXNE
 
SPI_CR2_RXNEIE


	)

296 
	#SPI_IT_ERR
 
SPI_CR2_ERRIE


	)

304 
	#SPI_FLAG_RXNE
 
SPI_SR_RXNE


	)

305 
	#SPI_FLAG_TXE
 
SPI_SR_TXE


	)

306 
	#SPI_FLAG_CRCERR
 
SPI_SR_CRCERR


	)

307 
	#SPI_FLAG_MODF
 
SPI_SR_MODF


	)

308 
	#SPI_FLAG_OVR
 
SPI_SR_OVR


	)

309 
	#SPI_FLAG_BSY
 
SPI_SR_BSY


	)

310 
	#SPI_FLAG_FRE
 
SPI_SR_FRE


	)

331 
	#__HAL_SPI_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 
HAL_SPI_STATE_RESET
)

	)

343 
	#__HAL_SPI_ENABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è
	`SET_BIT
((__HANDLE__)->
In¡ªû
->
CR2
, (__INTERRUPT__))

	)

355 
	#__HAL_SPI_DISABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è
	`CLEAR_BIT
((__HANDLE__)->
In¡ªû
->
CR2
, (__INTERRUPT__))

	)

367 
	#__HAL_SPI_GET_IT_SOURCE
(
__HANDLE__
, 
__INTERRUPT__
è((((__HANDLE__)->
In¡ªû
->
CR2
 & (__INTERRUPT__)è=ð(__INTERRUPT__)è? 
SET
 : 
RESET
)

	)

383 
	#__HAL_SPI_GET_FLAG
(
__HANDLE__
, 
__FLAG__
è((((__HANDLE__)->
In¡ªû
->
SR
è& (__FLAG__)è=ð(__FLAG__))

	)

390 
	#__HAL_SPI_CLEAR_CRCERRFLAG
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
SR
 = ~(
SPI_FLAG_CRCERR
))

	)

397 
	#__HAL_SPI_CLEAR_MODFFLAG
(
__HANDLE__
) \

399 
__IO
 
ušt32_t
 
tm´eg
; \

400 
tm´eg
 = (
__HANDLE__
)->
In¡ªû
->
SR
; \

401 (
__HANDLE__
)->
In¡ªû
->
CR1
 &ð(~
SPI_CR1_SPE
); \

402 
	`UNUSED
(
tm´eg
); \

403 } 0)

	)

410 
	#__HAL_SPI_CLEAR_OVRFLAG
(
__HANDLE__
) \

412 
__IO
 
ušt32_t
 
tm´eg
; \

413 
tm´eg
 = (
__HANDLE__
)->
In¡ªû
->
DR
; \

414 
tm´eg
 = (
__HANDLE__
)->
In¡ªû
->
SR
; \

415 
	`UNUSED
(
tm´eg
); \

416 } 0)

	)

423 
	#__HAL_SPI_CLEAR_FREFLAG
(
__HANDLE__
) \

425 
__IO
 
ušt32_t
 
tm´eg
; \

426 
tm´eg
 = (
__HANDLE__
)->
In¡ªû
->
SR
; \

427 
	`UNUSED
(
tm´eg
); \

428 } 0)

	)

435 
	#__HAL_SPI_ENABLE
(
__HANDLE__
è
	`SET_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
SPI_CR1_SPE
)

	)

442 
	#__HAL_SPI_DISABLE
(
__HANDLE__
è
	`CLEAR_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
SPI_CR1_SPE
)

	)

458 
	#IS_SPI_MODE
(
__MODE__
è(((__MODE__è=ð
SPI_MODE_SLAVE
è|| ((__MODE__è=ð
SPI_MODE_MASTER
))

	)

465 
	#IS_SPI_DIRECTION_MODE
(
__MODE__
è(((__MODE__è=ð
SPI_DIRECTION_2LINES
) || \

466 ((
__MODE__
è=ð
SPI_DIRECTION_2LINES_RXONLY
) || \

467 ((
__MODE__
è=ð
SPI_DIRECTION_1LINE
))

	)

473 
	#IS_SPI_DIRECTION_2LINES_OR_1LINE
(
__MODE__
è(((__MODE__è=ð
SPI_DIRECTION_2LINES
) || \

474 ((
__MODE__
è=ð
SPI_DIRECTION_1LINE
))

	)

480 
	#IS_SPI_DIRECTION_2LINES
(
__MODE__
è((__MODE__è=ð
SPI_DIRECTION_2LINES
)

	)

487 
	#IS_SPI_DATASIZE
(
__DATASIZE__
è(((__DATASIZE__è=ð
SPI_DATASIZE_16BIT
) || \

488 ((
__DATASIZE__
è=ð
SPI_DATASIZE_8BIT
))

	)

495 
	#IS_SPI_CPOL
(
__CPOL__
è(((__CPOL__è=ð
SPI_POLARITY_LOW
) || \

496 ((
__CPOL__
è=ð
SPI_POLARITY_HIGH
))

	)

503 
	#IS_SPI_CPHA
(
__CPHA__
è(((__CPHA__è=ð
SPI_PHASE_1EDGE
) || \

504 ((
__CPHA__
è=ð
SPI_PHASE_2EDGE
))

	)

511 
	#IS_SPI_NSS
(
__NSS__
è(((__NSS__è=ð
SPI_NSS_SOFT
) || \

512 ((
__NSS__
è=ð
SPI_NSS_HARD_INPUT
) || \

513 ((
__NSS__
è=ð
SPI_NSS_HARD_OUTPUT
))

	)

520 
	#IS_SPI_BAUDRATE_PRESCALER
(
__PRESCALER__
è(((__PRESCALER__è=ð
SPI_BAUDRATEPRESCALER_2
) || \

521 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_4
) || \

522 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_8
) || \

523 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_16
) || \

524 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_32
) || \

525 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_64
) || \

526 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_128
) || \

527 ((
__PRESCALER__
è=ð
SPI_BAUDRATEPRESCALER_256
))

	)

534 
	#IS_SPI_FIRST_BIT
(
__BIT__
è(((__BIT__è=ð
SPI_FIRSTBIT_MSB
) || \

535 ((
__BIT__
è=ð
SPI_FIRSTBIT_LSB
))

	)

542 
	#IS_SPI_TIMODE
(
__MODE__
è(((__MODE__è=ð
SPI_TIMODE_DISABLE
) || \

543 ((
__MODE__
è=ð
SPI_TIMODE_ENABLE
))

	)

549 
	#IS_SPI_CRC_CALCULATION
(
__CALCULATION__
è(((__CALCULATION__è=ð
SPI_CRCCALCULATION_DISABLE
) || \

550 ((
__CALCULATION__
è=ð
SPI_CRCCALCULATION_ENABLE
))

	)

557 
	#IS_SPI_CRC_POLYNOMIAL
(
__POLYNOMIAL__
è(((__POLYNOMIAL__è>ð0x1è&& ((__POLYNOMIAL__è<ð0xFFFF))

	)

563 
	#SPI_1LINE_TX
(
__HANDLE__
è
	`SET_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
SPI_CR1_BIDIOE
)

	)

570 
	#SPI_1LINE_RX
(
__HANDLE__
è
	`CLEAR_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
SPI_CR1_BIDIOE
)

	)

577 
	#SPI_RESET_CRC
(
__HANDLE__
èdo{
	`CLEAR_BIT
((__HANDLE__)->
In¡ªû
->
CR1
, 
SPI_CR1_CRCEN
);\

578 
	`SET_BIT
((
__HANDLE__
)->
In¡ªû
->
CR1
, 
SPI_CR1_CRCEN
);}0)

	)

592 
HAL_StusTy³Def
 
HAL_SPI_In™
(
SPI_HªdËTy³Def
 *
h¥i
);

593 
HAL_StusTy³Def
 
HAL_SPI_DeIn™
 (
SPI_HªdËTy³Def
 *
h¥i
);

594 
HAL_SPI_M¥In™
(
SPI_HªdËTy³Def
 *
h¥i
);

595 
HAL_SPI_M¥DeIn™
(
SPI_HªdËTy³Def
 *
h¥i
);

604 
HAL_StusTy³Def
 
HAL_SPI_T¿nsm™
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

605 
HAL_StusTy³Def
 
HAL_SPI_Reûive
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

606 
HAL_StusTy³Def
 
HAL_SPI_T¿nsm™Reûive
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pTxD©a
, ušt8_ˆ*
pRxD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

607 
HAL_StusTy³Def
 
HAL_SPI_T¿nsm™_IT
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

608 
HAL_StusTy³Def
 
HAL_SPI_Reûive_IT
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

609 
HAL_StusTy³Def
 
HAL_SPI_T¿nsm™Reûive_IT
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pTxD©a
, ušt8_ˆ*
pRxD©a
, 
ušt16_t
 
Size
);

610 
HAL_StusTy³Def
 
HAL_SPI_T¿nsm™_DMA
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

611 
HAL_StusTy³Def
 
HAL_SPI_Reûive_DMA
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

612 
HAL_StusTy³Def
 
HAL_SPI_T¿nsm™Reûive_DMA
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pTxD©a
, ušt8_ˆ*
pRxD©a
, 
ušt16_t
 
Size
);

613 
HAL_StusTy³Def
 
HAL_SPI_DMAPau£
(
SPI_HªdËTy³Def
 *
h¥i
);

614 
HAL_StusTy³Def
 
HAL_SPI_DMAResume
(
SPI_HªdËTy³Def
 *
h¥i
);

615 
HAL_StusTy³Def
 
HAL_SPI_DMAStÝ
(
SPI_HªdËTy³Def
 *
h¥i
);

617 
HAL_SPI_IRQHªdËr
(
SPI_HªdËTy³Def
 *
h¥i
);

618 
HAL_SPI_TxC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

619 
HAL_SPI_RxC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

620 
HAL_SPI_TxRxC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

621 
HAL_SPI_E¼ÜC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

622 
HAL_SPI_TxH®fC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

623 
HAL_SPI_RxH®fC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

624 
HAL_SPI_TxRxH®fC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
);

634 
HAL_SPI_S‹Ty³Def
 
HAL_SPI_G‘S‹
(
SPI_HªdËTy³Def
 *
h¥i
);

635 
ušt32_t
 
HAL_SPI_G‘E¼Ü
(
SPI_HªdËTy³Def
 *
h¥i
);

671 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_tim.h

39 #iâdeà
__STM32L0xx_HAL_TIM_H


40 
	#__STM32L0xx_HAL_TIM_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

71 
ušt32_t
 
P»sÿËr
;

74 
ušt32_t
 
CouÁ”Mode
;

77 
ušt32_t
 
P”iod
;

81 
ušt32_t
 
ClockDivisiÚ
;

83 } 
	tTIM_Ba£_In™Ty³Def
;

98 
ušt32_t
 
OCMode
;

101 
ušt32_t
 
Pul£
;

104 
ušt32_t
 
OCPÞ¬™y
;

107 
ušt32_t
 
OCFa¡Mode
;

111 } 
	tTIM_OC_In™Ty³Def
;

124 
ušt32_t
 
OCMode
;

127 
ušt32_t
 
Pul£
;

130 
ušt32_t
 
OCPÞ¬™y
;

134 
ušt32_t
 
ICPÞ¬™y
;

137 
ušt32_t
 
ICS–eùiÚ
;

140 
ušt32_t
 
ICFž‹r
;

142 } 
	tTIM_OÃPul£_In™Ty³Def
;

156 
ušt32_t
 
ICPÞ¬™y
;

159 
ušt32_t
 
ICS–eùiÚ
;

162 
ušt32_t
 
ICP»sÿËr
;

165 
ušt32_t
 
ICFž‹r
;

167 } 
	tTIM_IC_In™Ty³Def
;

181 
ušt32_t
 
Encod”Mode
;

184 
ušt32_t
 
IC1PÞ¬™y
;

187 
ušt32_t
 
IC1S–eùiÚ
;

190 
ušt32_t
 
IC1P»sÿËr
;

193 
ušt32_t
 
IC1Fž‹r
;

196 
ušt32_t
 
IC2PÞ¬™y
;

199 
ušt32_t
 
IC2S–eùiÚ
;

202 
ušt32_t
 
IC2P»sÿËr
;

205 
ušt32_t
 
IC2Fž‹r
;

207 } 
	tTIM_Encod”_In™Ty³Def
;

220 
ušt32_t
 
ClockSourû
;

222 
ušt32_t
 
ClockPÞ¬™y
;

224 
ušt32_t
 
ClockP»sÿËr
;

226 
ušt32_t
 
ClockFž‹r
;

228 }
	tTIM_ClockCÚfigTy³Def
;

241 
ušt32_t
 
CË¬IÅutS‹
;

243 
ušt32_t
 
CË¬IÅutSourû
;

245 
ušt32_t
 
CË¬IÅutPÞ¬™y
;

247 
ušt32_t
 
CË¬IÅutP»sÿËr
;

249 
ušt32_t
 
CË¬IÅutFž‹r
;

251 }
	tTIM_CË¬IÅutCÚfigTy³Def
;

263 
ušt32_t
 
SÏveMode
;

265 
ušt32_t
 
IÅutTrigg”
;

267 
ušt32_t
 
Trigg”PÞ¬™y
;

269 
ušt32_t
 
Trigg”P»sÿËr
;

271 
ušt32_t
 
Trigg”Fž‹r
;

274 }
	tTIM_SÏveCÚfigTy³Def
;

287 
HAL_TIM_STATE_RESET
 = 0x00,

288 
HAL_TIM_STATE_READY
 = 0x01,

289 
HAL_TIM_STATE_BUSY
 = 0x02,

290 
HAL_TIM_STATE_TIMEOUT
 = 0x03,

291 
HAL_TIM_STATE_ERROR
 = 0x04

292 }
	tHAL_TIM_S‹Ty³Def
;

305 
HAL_TIM_ACTIVE_CHANNEL_1
 = 0x01,

306 
HAL_TIM_ACTIVE_CHANNEL_2
 = 0x02,

307 
HAL_TIM_ACTIVE_CHANNEL_3
 = 0x04,

308 
HAL_TIM_ACTIVE_CHANNEL_4
 = 0x08,

309 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
 = 0x00

310 }
	tHAL_TIM_AùiveChªÃl
;

323 
TIM_Ty³Def
 *
In¡ªû
;

324 
TIM_Ba£_In™Ty³Def
 
In™
;

325 
HAL_TIM_AùiveChªÃl
 
ChªÃl
;

326 
DMA_HªdËTy³Def
 *
hdma
[7];

328 
HAL_LockTy³Def
 
Lock
;

329 
__IO
 
HAL_TIM_S‹Ty³Def
 
S‹
;

330 }
	tTIM_HªdËTy³Def
;

344 
	#IS_TIM_PERIOD
(
__PERIOD__
è((__PERIOD__è<ð0xFFFF)

	)

346 
	#IS_TIM_PRESCALER
(
__PRESCALER__
è((__PRESCALER__è<ð0xFFFF)

	)

352 
	#TIM_INPUTCHANNELPOLARITY_RISING
 ((
ušt32_t
)0x00000000è

	)

353 
	#TIM_INPUTCHANNELPOLARITY_FALLING
 (
TIM_CCER_CC1P
è

	)

354 
	#TIM_INPUTCHANNELPOLARITY_BOTHEDGE
 (
TIM_CCER_CC1P
 | 
TIM_CCER_CC1NP
è

	)

362 
	#TIM_ETRPOLARITY_INVERTED
 (
TIM_SMCR_ETP
è

	)

363 
	#TIM_ETRPOLARITY_NONINVERTED
 ((
ušt32_t
)0x0000è

	)

371 
	#TIM_ETRPRESCALER_DIV1
 ((
ušt32_t
)0x0000è

	)

372 
	#TIM_ETRPRESCALER_DIV2
 (
TIM_SMCR_ETPS_0
è

	)

373 
	#TIM_ETRPRESCALER_DIV4
 (
TIM_SMCR_ETPS_1
è

	)

374 
	#TIM_ETRPRESCALER_DIV8
 (
TIM_SMCR_ETPS
è

	)

382 
	#TIM_COUNTERMODE_UP
 ((
ušt32_t
)0x0000)

	)

383 
	#TIM_COUNTERMODE_DOWN
 
TIM_CR1_DIR


	)

384 
	#TIM_COUNTERMODE_CENTERALIGNED1
 
TIM_CR1_CMS_0


	)

385 
	#TIM_COUNTERMODE_CENTERALIGNED2
 
TIM_CR1_CMS_1


	)

386 
	#TIM_COUNTERMODE_CENTERALIGNED3
 
TIM_CR1_CMS


	)

390 
	#IS_TIM_COUNTER_MODE
(
__MODE__
è(((__MODE__è=ð
TIM_COUNTERMODE_UP
) || \

391 ((
__MODE__
è=ð
TIM_COUNTERMODE_DOWN
) || \

392 ((
__MODE__
è=ð
TIM_COUNTERMODE_CENTERALIGNED1
) || \

393 ((
__MODE__
è=ð
TIM_COUNTERMODE_CENTERALIGNED2
) || \

394 ((
__MODE__
è=ð
TIM_COUNTERMODE_CENTERALIGNED3
))

	)

402 
	#TIM_CLOCKDIVISION_DIV1
 ((
ušt32_t
)0x0000)

	)

403 
	#TIM_CLOCKDIVISION_DIV2
 (
TIM_CR1_CKD_0
)

	)

404 
	#TIM_CLOCKDIVISION_DIV4
 (
TIM_CR1_CKD_1
)

	)

408 
	#IS_TIM_CLOCKDIVISION_DIV
(
__DIV__
è(((__DIV__è=ð
TIM_CLOCKDIVISION_DIV1
) || \

409 ((
__DIV__
è=ð
TIM_CLOCKDIVISION_DIV2
) || \

410 ((
__DIV__
è=ð
TIM_CLOCKDIVISION_DIV4
))

	)

416 
	#TIM_OCMODE_TIMING
 ((
ušt32_t
)0x0000)

	)

417 
	#TIM_OCMODE_ACTIVE
 (
TIM_CCMR1_OC1M_0
)

	)

418 
	#TIM_OCMODE_INACTIVE
 (
TIM_CCMR1_OC1M_1
)

	)

419 
	#TIM_OCMODE_TOGGLE
 (
TIM_CCMR1_OC1M_0
 | 
TIM_CCMR1_OC1M_1
)

	)

420 
	#TIM_OCMODE_PWM1
 (
TIM_CCMR1_OC1M_1
 | 
TIM_CCMR1_OC1M_2
)

	)

421 
	#TIM_OCMODE_PWM2
 (
TIM_CCMR1_OC1M
)

	)

422 
	#TIM_OCMODE_FORCED_ACTIVE
 (
TIM_CCMR1_OC1M_0
 | 
TIM_CCMR1_OC1M_2
)

	)

423 
	#TIM_OCMODE_FORCED_INACTIVE
 (
TIM_CCMR1_OC1M_2
)

	)

428 
	#IS_TIM_PWM_MODE
(
__MODE__
è(((__MODE__è=ð
TIM_OCMODE_PWM1
) || \

429 ((
__MODE__
è=ð
TIM_OCMODE_PWM2
))

	)

431 
	#IS_TIM_OC_MODE
(
__MODE__
è(((__MODE__è=ð
TIM_OCMODE_TIMING
) || \

432 ((
__MODE__
è=ð
TIM_OCMODE_ACTIVE
) || \

433 ((
__MODE__
è=ð
TIM_OCMODE_INACTIVE
) || \

434 ((
__MODE__
è=ð
TIM_OCMODE_TOGGLE
) || \

435 ((
__MODE__
è=ð
TIM_OCMODE_FORCED_ACTIVE
) || \

436 ((
__MODE__
è=ð
TIM_OCMODE_FORCED_INACTIVE
))

	)

442 
	#TIM_OUTPUTSTATE_DISABLE
 ((
ušt32_t
)0x0000)

	)

443 
	#TIM_OUTPUTSTATE_ENABLE
 (
TIM_CCER_CC1E
)

	)

451 
	#TIM_OCFAST_DISABLE
 ((
ušt32_t
)0x0000)

	)

452 
	#TIM_OCFAST_ENABLE
 (
TIM_CCMR1_OC1FE
)

	)

456 
	#IS_TIM_FAST_STATE
(
__STATE__
è(((__STATE__è=ð
TIM_OCFAST_DISABLE
) || \

457 ((
__STATE__
è=ð
TIM_OCFAST_ENABLE
))

	)

462 
	#TIM_OUTPUTNSTATE_DISABLE
 ((
ušt32_t
)0x0000)

	)

463 
	#TIM_OUTPUTNSTATE_ENABLE
 (
TIM_CCER_CC1NE
)

	)

471 
	#TIM_OCPOLARITY_HIGH
 ((
ušt32_t
)0x0000)

	)

472 
	#TIM_OCPOLARITY_LOW
 (
TIM_CCER_CC1P
)

	)

476 
	#IS_TIM_OC_POLARITY
(
__POLARITY__
è(((__POLARITY__è=ð
TIM_OCPOLARITY_HIGH
) || \

477 ((
__POLARITY__
è=ð
TIM_OCPOLARITY_LOW
))

	)

482 
	#TIM_CHANNEL_1
 ((
ušt32_t
)0x0000)

	)

483 
	#TIM_CHANNEL_2
 ((
ušt32_t
)0x0004)

	)

484 
	#TIM_CHANNEL_3
 ((
ušt32_t
)0x0008)

	)

485 
	#TIM_CHANNEL_4
 ((
ušt32_t
)0x000C)

	)

486 
	#TIM_CHANNEL_ALL
 ((
ušt32_t
)0x0018)

	)

491 
	#IS_TIM_CHANNELS
(
__CHANNEL__
è(((__CHANNEL__è=ð
TIM_CHANNEL_1
) || \

492 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
) || \

493 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
) || \

494 ((
__CHANNEL__
è=ð
TIM_CHANNEL_4
) || \

495 ((
__CHANNEL__
è=ð
TIM_CHANNEL_ALL
))

	)

497 
	#IS_TIM_OPM_CHANNELS
(
__CHANNEL__
è(((__CHANNEL__è=ð
TIM_CHANNEL_1
) || \

498 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
))

	)

504 
	#TIM_ICPOLARITY_RISING
 
TIM_INPUTCHANNELPOLARITY_RISING


	)

505 
	#TIM_ICPOLARITY_FALLING
 
TIM_INPUTCHANNELPOLARITY_FALLING


	)

506 
	#TIM_ICPOLARITY_BOTHEDGE
 
TIM_INPUTCHANNELPOLARITY_BOTHEDGE


	)

510 
	#IS_TIM_IC_POLARITY
(
__POLARITY__
è(((__POLARITY__è=ð
TIM_ICPOLARITY_RISING
) || \

511 ((
__POLARITY__
è=ð
TIM_ICPOLARITY_FALLING
) || \

512 ((
__POLARITY__
è=ð
TIM_ICPOLARITY_BOTHEDGE
))

	)

518 
	#TIM_ICSELECTION_DIRECTTI
 (
TIM_CCMR1_CC1S_0
è

	)

520 
	#TIM_ICSELECTION_INDIRECTTI
 (
TIM_CCMR1_CC1S_1
è

	)

522 
	#TIM_ICSELECTION_TRC
 (
TIM_CCMR1_CC1S
è

	)

524 
	#IS_TIM_IC_SELECTION
(
__SELECTION__
è(((__SELECTION__è=ð
TIM_ICSELECTION_DIRECTTI
) || \

525 ((
__SELECTION__
è=ð
TIM_ICSELECTION_INDIRECTTI
) || \

526 ((
__SELECTION__
è=ð
TIM_ICSELECTION_TRC
))

	)

534 
	#TIM_ICPSC_DIV1
 ((
ušt32_t
)0x0000è

	)

535 
	#TIM_ICPSC_DIV2
 (
TIM_CCMR1_IC1PSC_0
è

	)

536 
	#TIM_ICPSC_DIV4
 (
TIM_CCMR1_IC1PSC_1
è

	)

537 
	#TIM_ICPSC_DIV8
 (
TIM_CCMR1_IC1PSC
è

	)

541 
	#IS_TIM_IC_PRESCALER
(
__PRESCALER__
è(((__PRESCALER__è=ð
TIM_ICPSC_DIV1
) || \

542 ((
__PRESCALER__
è=ð
TIM_ICPSC_DIV2
) || \

543 ((
__PRESCALER__
è=ð
TIM_ICPSC_DIV4
) || \

544 ((
__PRESCALER__
è=ð
TIM_ICPSC_DIV8
))

	)

549 
	#TIM_OPMODE_SINGLE
 (
TIM_CR1_OPM
)

	)

550 
	#TIM_OPMODE_REPETITIVE
 ((
ušt32_t
)0x0000)

	)

554 
	#IS_TIM_OPM_MODE
(
__MODE__
è(((__MODE__è=ð
TIM_OPMODE_SINGLE
) || \

555 ((
__MODE__
è=ð
TIM_OPMODE_REPETITIVE
))

	)

560 
	#TIM_ENCODERMODE_TI1
 (
TIM_SMCR_SMS_0
)

	)

561 
	#TIM_ENCODERMODE_TI2
 (
TIM_SMCR_SMS_1
)

	)

562 
	#TIM_ENCODERMODE_TI12
 (
TIM_SMCR_SMS_1
 | 
TIM_SMCR_SMS_0
)

	)

566 
	#IS_TIM_ENCODER_MODE
(
__MODE__
è(((__MODE__è=ð
TIM_ENCODERMODE_TI1
) || \

567 ((
__MODE__
è=ð
TIM_ENCODERMODE_TI2
) || \

568 ((
__MODE__
è=ð
TIM_ENCODERMODE_TI12
))

	)

573 
	#TIM_IT_UPDATE
 (
TIM_DIER_UIE
)

	)

574 
	#TIM_IT_CC1
 (
TIM_DIER_CC1IE
)

	)

575 
	#TIM_IT_CC2
 (
TIM_DIER_CC2IE
)

	)

576 
	#TIM_IT_CC3
 (
TIM_DIER_CC3IE
)

	)

577 
	#TIM_IT_CC4
 (
TIM_DIER_CC4IE
)

	)

578 
	#TIM_IT_TRIGGER
 (
TIM_DIER_TIE
)

	)

586 
	#TIM_DMA_UPDATE
 (
TIM_DIER_UDE
)

	)

587 
	#TIM_DMA_CC1
 (
TIM_DIER_CC1DE
)

	)

588 
	#TIM_DMA_CC2
 (
TIM_DIER_CC2DE
)

	)

589 
	#TIM_DMA_CC3
 (
TIM_DIER_CC3DE
)

	)

590 
	#TIM_DMA_CC4
 (
TIM_DIER_CC4DE
)

	)

591 
	#TIM_DMA_TRIGGER
 (
TIM_DIER_TDE
)

	)

595 
	#IS_TIM_DMA_SOURCE
(
__SOURCE__
è((((__SOURCE__è& 0xFFFFA0FFè=ð0x00000000è&& ((__SOURCE__è!ð0x00000000))

	)

602 
	#TIM_EVENTSOURCE_UPDATE
 
TIM_EGR_UG


	)

603 
	#TIM_EVENTSOURCE_CC1
 
TIM_EGR_CC1G


	)

604 
	#TIM_EVENTSOURCE_CC2
 
TIM_EGR_CC2G


	)

605 
	#TIM_EVENTSOURCE_CC3
 
TIM_EGR_CC3G


	)

606 
	#TIM_EVENTSOURCE_CC4
 
TIM_EGR_CC4G


	)

607 
	#TIM_EVENTSOURCE_TRIGGER
 
TIM_EGR_TG


	)

611 
	#IS_TIM_EVENT_SOURCE
(
__SOURCE__
è((((__SOURCE__è& 0xFFFFFFA0è=ð0x00000000è&& ((__SOURCE__è!ð0x00000000))

	)

617 
	#TIM_FLAG_UPDATE
 (
TIM_SR_UIF
)

	)

618 
	#TIM_FLAG_CC1
 (
TIM_SR_CC1IF
)

	)

619 
	#TIM_FLAG_CC2
 (
TIM_SR_CC2IF
)

	)

620 
	#TIM_FLAG_CC3
 (
TIM_SR_CC3IF
)

	)

621 
	#TIM_FLAG_CC4
 (
TIM_SR_CC4IF
)

	)

622 
	#TIM_FLAG_TRIGGER
 (
TIM_SR_TIF
)

	)

623 
	#TIM_FLAG_CC1OF
 (
TIM_SR_CC1OF
)

	)

624 
	#TIM_FLAG_CC2OF
 (
TIM_SR_CC2OF
)

	)

625 
	#TIM_FLAG_CC3OF
 (
TIM_SR_CC3OF
)

	)

626 
	#TIM_FLAG_CC4OF
 (
TIM_SR_CC4OF
)

	)

634 
	#TIM_CLOCKSOURCE_ETRMODE2
 (
TIM_SMCR_ETPS_1
)

	)

635 
	#TIM_CLOCKSOURCE_INTERNAL
 (
TIM_SMCR_ETPS_0
)

	)

636 
	#TIM_CLOCKSOURCE_ITR0
 ((
ušt32_t
)0x0000)

	)

637 
	#TIM_CLOCKSOURCE_ITR1
 (
TIM_SMCR_TS_0
)

	)

638 
	#TIM_CLOCKSOURCE_ITR2
 (
TIM_SMCR_TS_1
)

	)

639 
	#TIM_CLOCKSOURCE_ITR3
 (
TIM_SMCR_TS_0
 | 
TIM_SMCR_TS_1
)

	)

640 
	#TIM_CLOCKSOURCE_TI1ED
 (
TIM_SMCR_TS_2
)

	)

641 
	#TIM_CLOCKSOURCE_TI1
 (
TIM_SMCR_TS_0
 | 
TIM_SMCR_TS_2
)

	)

642 
	#TIM_CLOCKSOURCE_TI2
 (
TIM_SMCR_TS_1
 | 
TIM_SMCR_TS_2
)

	)

643 
	#TIM_CLOCKSOURCE_ETRMODE1
 (
TIM_SMCR_TS
)

	)

648 
	#IS_TIM_CLOCKSOURCE
(
__CLOCK__
è(((__CLOCK__è=ð
TIM_CLOCKSOURCE_INTERNAL
) || \

649 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_ETRMODE2
) || \

650 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_ITR0
) || \

651 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_ITR1
) || \

652 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_ITR2
) || \

653 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_ITR3
) || \

654 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_TI1ED
) || \

655 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_TI1
) || \

656 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_TI2
) || \

657 ((
__CLOCK__
è=ð
TIM_CLOCKSOURCE_ETRMODE1
))

	)

663 
	#TIM_CLOCKPOLARITY_INVERTED
 
TIM_ETRPOLARITY_INVERTED


	)

664 
	#TIM_CLOCKPOLARITY_NONINVERTED
 
TIM_ETRPOLARITY_NONINVERTED


	)

665 
	#TIM_CLOCKPOLARITY_RISING
 
TIM_INPUTCHANNELPOLARITY_RISING


	)

666 
	#TIM_CLOCKPOLARITY_FALLING
 
TIM_INPUTCHANNELPOLARITY_FALLING


	)

667 
	#TIM_CLOCKPOLARITY_BOTHEDGE
 
TIM_INPUTCHANNELPOLARITY_BOTHEDGE


	)

671 
	#IS_TIM_CLOCKPOLARITY
(
__POLARITY__
è(((__POLARITY__è=ð
TIM_CLOCKPOLARITY_INVERTED
) || \

672 ((
__POLARITY__
è=ð
TIM_CLOCKPOLARITY_NONINVERTED
) || \

673 ((
__POLARITY__
è=ð
TIM_CLOCKPOLARITY_RISING
) || \

674 ((
__POLARITY__
è=ð
TIM_CLOCKPOLARITY_FALLING
) || \

675 ((
__POLARITY__
è=ð
TIM_CLOCKPOLARITY_BOTHEDGE
))

	)

680 
	#TIM_CLOCKPRESCALER_DIV1
 
TIM_ETRPRESCALER_DIV1


	)

681 
	#TIM_CLOCKPRESCALER_DIV2
 
TIM_ETRPRESCALER_DIV2


	)

682 
	#TIM_CLOCKPRESCALER_DIV4
 
TIM_ETRPRESCALER_DIV4


	)

683 
	#TIM_CLOCKPRESCALER_DIV8
 
TIM_ETRPRESCALER_DIV8


	)

687 
	#IS_TIM_CLOCKPRESCALER
(
__PRESCALER__
è(((__PRESCALER__è=ð
TIM_CLOCKPRESCALER_DIV1
) || \

688 ((
__PRESCALER__
è=ð
TIM_CLOCKPRESCALER_DIV2
) || \

689 ((
__PRESCALER__
è=ð
TIM_CLOCKPRESCALER_DIV4
) || \

690 ((
__PRESCALER__
è=ð
TIM_CLOCKPRESCALER_DIV8
))

	)

694 
	#IS_TIM_CLOCKFILTER
(
__ICFILTER__
è((__ICFILTER__è<ð0xF)

	)

699 
	#TIM_CLEARINPUTSOURCE_ETR
 ((
ušt32_t
)0x0001)

	)

700 
	#TIM_CLEARINPUTSOURCE_NONE
 ((
ušt32_t
)0x0000)

	)

705 
	#IS_TIM_CLEARINPUT_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
TIM_CLEARINPUTSOURCE_NONE
) || \

706 ((
__SOURCE__
è=ð
TIM_CLEARINPUTSOURCE_ETR
))

	)

712 
	#TIM_CLEARINPUTPOLARITY_INVERTED
 
TIM_ETRPOLARITY_INVERTED


	)

713 
	#TIM_CLEARINPUTPOLARITY_NONINVERTED
 
TIM_ETRPOLARITY_NONINVERTED


	)

717 
	#IS_TIM_CLEARINPUT_POLARITY
(
__POLARITY__
è(((__POLARITY__è=ð
TIM_CLEARINPUTPOLARITY_INVERTED
) || \

718 ((
__POLARITY__
è=ð
TIM_CLEARINPUTPOLARITY_NONINVERTED
))

	)

724 
	#TIM_CLEARINPUTPRESCALER_DIV1
 
TIM_ETRPRESCALER_DIV1


	)

725 
	#TIM_CLEARINPUTPRESCALER_DIV2
 
TIM_ETRPRESCALER_DIV2


	)

726 
	#TIM_CLEARINPUTPRESCALER_DIV4
 
TIM_ETRPRESCALER_DIV4


	)

727 
	#TIM_CLEARINPUTPRESCALER_DIV8
 
TIM_ETRPRESCALER_DIV8


	)

731 
	#IS_TIM_CLEARINPUT_PRESCALER
(
__PRESCALER__
è(((__PRESCALER__è=ð
TIM_CLEARINPUTPRESCALER_DIV1
) || \

732 ((
__PRESCALER__
è=ð
TIM_CLEARINPUTPRESCALER_DIV2
) || \

733 ((
__PRESCALER__
è=ð
TIM_CLEARINPUTPRESCALER_DIV4
) || \

734 ((
__PRESCALER__
è=ð
TIM_CLEARINPUTPRESCALER_DIV8
))

	)

738 
	#IS_TIM_CLEARINPUT_FILTER
(
ICFILTER
è((ICFILTERè<ð0xF)

	)

744 
	#TIM_TRGO_RESET
 ((
ušt32_t
)0x0000)

	)

745 
	#TIM_TRGO_ENABLE
 (
TIM_CR2_MMS_0
)

	)

746 
	#TIM_TRGO_UPDATE
 (
TIM_CR2_MMS_1
)

	)

747 
	#TIM_TRGO_OC1
 ((
TIM_CR2_MMS_1
 | 
TIM_CR2_MMS_0
))

	)

748 
	#TIM_TRGO_OC1REF
 (
TIM_CR2_MMS_2
)

	)

749 
	#TIM_TRGO_OC2REF
 ((
TIM_CR2_MMS_2
 | 
TIM_CR2_MMS_0
))

	)

750 
	#TIM_TRGO_OC3REF
 ((
TIM_CR2_MMS_2
 | 
TIM_CR2_MMS_1
))

	)

751 
	#TIM_TRGO_OC4REF
 ((
TIM_CR2_MMS_2
 | 
TIM_CR2_MMS_1
 | 
TIM_CR2_MMS_0
))

	)

755 
	#IS_TIM_TRGO_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
TIM_TRGO_RESET
) || \

756 ((
__SOURCE__
è=ð
TIM_TRGO_ENABLE
) || \

757 ((
__SOURCE__
è=ð
TIM_TRGO_UPDATE
) || \

758 ((
__SOURCE__
è=ð
TIM_TRGO_OC1
) || \

759 ((
__SOURCE__
è=ð
TIM_TRGO_OC1REF
) || \

760 ((
__SOURCE__
è=ð
TIM_TRGO_OC2REF
) || \

761 ((
__SOURCE__
è=ð
TIM_TRGO_OC3REF
) || \

762 ((
__SOURCE__
è=ð
TIM_TRGO_OC4REF
))

	)

769 
	#TIM_SLAVEMODE_DISABLE
 ((
ušt32_t
)0x0000)

	)

770 
	#TIM_SLAVEMODE_RESET
 ((
ušt32_t
)0x0004)

	)

771 
	#TIM_SLAVEMODE_GATED
 ((
ušt32_t
)0x0005)

	)

772 
	#TIM_SLAVEMODE_TRIGGER
 ((
ušt32_t
)0x0006)

	)

773 
	#TIM_SLAVEMODE_EXTERNAL1
 ((
ušt32_t
)0x0007)

	)

777 
	#IS_TIM_SLAVE_MODE
(
__MODE__
è(((__MODE__è=ð
TIM_SLAVEMODE_DISABLE
) || \

778 ((
__MODE__
è=ð
TIM_SLAVEMODE_GATED
) || \

779 ((
__MODE__
è=ð
TIM_SLAVEMODE_RESET
) || \

780 ((
__MODE__
è=ð
TIM_SLAVEMODE_TRIGGER
) || \

781 ((
__MODE__
è=ð
TIM_SLAVEMODE_EXTERNAL1
))

	)

787 
	#TIM_MASTERSLAVEMODE_ENABLE
 ((
ušt32_t
)0x0080)

	)

788 
	#TIM_MASTERSLAVEMODE_DISABLE
 ((
ušt32_t
)0x0000)

	)

792 
	#IS_TIM_MSM_STATE
(
__STATE__
è(((__STATE__è=ð
TIM_MASTERSLAVEMODE_ENABLE
) || \

793 ((
__STATE__
è=ð
TIM_MASTERSLAVEMODE_DISABLE
))

	)

798 
	#TIM_TS_ITR0
 ((
ušt32_t
)0x0000)

	)

799 
	#TIM_TS_ITR1
 ((
ušt32_t
)0x0010)

	)

800 
	#TIM_TS_ITR2
 ((
ušt32_t
)0x0020)

	)

801 
	#TIM_TS_ITR3
 ((
ušt32_t
)0x0030)

	)

802 
	#TIM_TS_TI1F_ED
 ((
ušt32_t
)0x0040)

	)

803 
	#TIM_TS_TI1FP1
 ((
ušt32_t
)0x0050)

	)

804 
	#TIM_TS_TI2FP2
 ((
ušt32_t
)0x0060)

	)

805 
	#TIM_TS_ETRF
 ((
ušt32_t
)0x0070)

	)

806 
	#TIM_TS_NONE
 ((
ušt32_t
)0xFFFF)

	)

810 
	#IS_TIM_TRIGGER_SELECTION
(
__SELECTION__
è(((__SELECTION__è=ð
TIM_TS_ITR0
) || \

811 ((
__SELECTION__
è=ð
TIM_TS_ITR1
) || \

812 ((
__SELECTION__
è=ð
TIM_TS_ITR2
) || \

813 ((
__SELECTION__
è=ð
TIM_TS_ITR3
) || \

814 ((
__SELECTION__
è=ð
TIM_TS_TI1F_ED
) || \

815 ((
__SELECTION__
è=ð
TIM_TS_TI1FP1
) || \

816 ((
__SELECTION__
è=ð
TIM_TS_TI2FP2
) || \

817 ((
__SELECTION__
è=ð
TIM_TS_ETRF
))

	)

818 
	#IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION
(
__SELECTION__
è(((__SELECTION__è=ð
TIM_TS_ITR0
) || \

819 ((
__SELECTION__
è=ð
TIM_TS_ITR1
) || \

820 ((
__SELECTION__
è=ð
TIM_TS_ITR2
) || \

821 ((
__SELECTION__
è=ð
TIM_TS_ITR3
) || \

822 ((
__SELECTION__
è=ð
TIM_TS_NONE
))

	)

828 
	#TIM_TRIGGERPOLARITY_INVERTED
 
TIM_ETRPOLARITY_INVERTED


	)

829 
	#TIM_TRIGGERPOLARITY_NONINVERTED
 
TIM_ETRPOLARITY_NONINVERTED


	)

830 
	#TIM_TRIGGERPOLARITY_RISING
 
TIM_INPUTCHANNELPOLARITY_RISING


	)

831 
	#TIM_TRIGGERPOLARITY_FALLING
 
TIM_INPUTCHANNELPOLARITY_FALLING


	)

832 
	#TIM_TRIGGERPOLARITY_BOTHEDGE
 
TIM_INPUTCHANNELPOLARITY_BOTHEDGE


	)

836 
	#IS_TIM_TRIGGERPOLARITY
(
__POLARITY__
è(((__POLARITY__è=ð
TIM_TRIGGERPOLARITY_INVERTED
 ) || \

837 ((
__POLARITY__
è=ð
TIM_TRIGGERPOLARITY_NONINVERTED
) || \

838 ((
__POLARITY__
è=ð
TIM_TRIGGERPOLARITY_RISING
 ) || \

839 ((
__POLARITY__
è=ð
TIM_TRIGGERPOLARITY_FALLING
 ) || \

840 ((
__POLARITY__
è=ð
TIM_TRIGGERPOLARITY_BOTHEDGE
 ))

	)

846 
	#TIM_TRIGGERPRESCALER_DIV1
 
TIM_ETRPRESCALER_DIV1


	)

847 
	#TIM_TRIGGERPRESCALER_DIV2
 
TIM_ETRPRESCALER_DIV2


	)

848 
	#TIM_TRIGGERPRESCALER_DIV4
 
TIM_ETRPRESCALER_DIV4


	)

849 
	#TIM_TRIGGERPRESCALER_DIV8
 
TIM_ETRPRESCALER_DIV8


	)

853 
	#IS_TIM_TRIGGERPRESCALER
(
__PRESCALER__
è(((__PRESCALER__è=ð
TIM_TRIGGERPRESCALER_DIV1
) || \

854 ((
__PRESCALER__
è=ð
TIM_TRIGGERPRESCALER_DIV2
) || \

855 ((
__PRESCALER__
è=ð
TIM_TRIGGERPRESCALER_DIV4
) || \

856 ((
__PRESCALER__
è=ð
TIM_TRIGGERPRESCALER_DIV8
))

	)

860 
	#IS_TIM_TRIGGERFILTER
(
__ICFILTER__
è((__ICFILTER__è<ð0xF)

	)

866 
	#TIM_TI1SELECTION_CH1
 ((
ušt32_t
)0x0000)

	)

867 
	#TIM_TI1SELECTION_XORCOMBINATION
 (
TIM_CR2_TI1S
)

	)

871 
	#IS_TIM_TI1SELECTION
(
__TI1SELECTION__
è(((__TI1SELECTION__è=ð
TIM_TI1SELECTION_CH1
) || \

872 ((
__TI1SELECTION__
è=ð
TIM_TI1SELECTION_XORCOMBINATION
))

	)

878 
	#TIM_DMABASE_CR1
 (0x00000000)

	)

879 
	#TIM_DMABASE_CR2
 (0x00000001)

	)

880 
	#TIM_DMABASE_SMCR
 (0x00000002)

	)

881 
	#TIM_DMABASE_DIER
 (0x00000003)

	)

882 
	#TIM_DMABASE_SR
 (0x00000004)

	)

883 
	#TIM_DMABASE_EGR
 (0x00000005)

	)

884 
	#TIM_DMABASE_CCMR1
 (0x00000006)

	)

885 
	#TIM_DMABASE_CCMR2
 (0x00000007)

	)

886 
	#TIM_DMABASE_CCER
 (0x00000008)

	)

887 
	#TIM_DMABASE_CNT
 (0x00000009)

	)

888 
	#TIM_DMABASE_PSC
 (0x0000000A)

	)

889 
	#TIM_DMABASE_ARR
 (0x0000000B)

	)

890 
	#TIM_DMABASE_CCR1
 (0x0000000D)

	)

891 
	#TIM_DMABASE_CCR2
 (0x0000000E)

	)

892 
	#TIM_DMABASE_CCR3
 (0x0000000F)

	)

893 
	#TIM_DMABASE_CCR4
 (0x00000010)

	)

894 
	#TIM_DMABASE_DCR
 (0x00000012)

	)

895 
	#TIM_DMABASE_OR
 (0x00000013)

	)

899 
	#IS_TIM_DMA_BASE
(
__BASE__
è(((__BASE__è=ð
TIM_DMABASE_CR1
) || \

900 ((
__BASE__
è=ð
TIM_DMABASE_CR2
) || \

901 ((
__BASE__
è=ð
TIM_DMABASE_SMCR
) || \

902 ((
__BASE__
è=ð
TIM_DMABASE_DIER
) || \

903 ((
__BASE__
è=ð
TIM_DMABASE_SR
) || \

904 ((
__BASE__
è=ð
TIM_DMABASE_EGR
) || \

905 ((
__BASE__
è=ð
TIM_DMABASE_CCMR1
) || \

906 ((
__BASE__
è=ð
TIM_DMABASE_CCMR2
 ) || \

907 ((
__BASE__
è=ð
TIM_DMABASE_CCER
) || \

908 ((
__BASE__
è=ð
TIM_DMABASE_CNT
) || \

909 ((
__BASE__
è=ð
TIM_DMABASE_PSC
) || \

910 ((
__BASE__
è=ð
TIM_DMABASE_ARR
) || \

911 ((
__BASE__
è=ð
TIM_DMABASE_CCR1
) || \

912 ((
__BASE__
è=ð
TIM_DMABASE_CCR2
) || \

913 ((
__BASE__
è=ð
TIM_DMABASE_CCR3
) || \

914 ((
__BASE__
è=ð
TIM_DMABASE_CCR4
) || \

915 ((
__BASE__
è=ð
TIM_DMABASE_DCR
) || \

916 ((
__BASE__
è=ð
TIM_DMABASE_OR
))

	)

922 
	#TIM_DMABURSTLENGTH_1TRANSFER
 (0x00000000)

	)

923 
	#TIM_DMABURSTLENGTH_2TRANSFERS
 (0x00000100)

	)

924 
	#TIM_DMABURSTLENGTH_3TRANSFERS
 (0x00000200)

	)

925 
	#TIM_DMABURSTLENGTH_4TRANSFERS
 (0x00000300)

	)

926 
	#TIM_DMABURSTLENGTH_5TRANSFERS
 (0x00000400)

	)

927 
	#TIM_DMABURSTLENGTH_6TRANSFERS
 (0x00000500)

	)

928 
	#TIM_DMABURSTLENGTH_7TRANSFERS
 (0x00000600)

	)

929 
	#TIM_DMABURSTLENGTH_8TRANSFERS
 (0x00000700)

	)

930 
	#TIM_DMABURSTLENGTH_9TRANSFERS
 (0x00000800)

	)

931 
	#TIM_DMABURSTLENGTH_10TRANSFERS
 (0x00000900)

	)

932 
	#TIM_DMABURSTLENGTH_11TRANSFERS
 (0x00000A00)

	)

933 
	#TIM_DMABURSTLENGTH_12TRANSFERS
 (0x00000B00)

	)

934 
	#TIM_DMABURSTLENGTH_13TRANSFERS
 (0x00000C00)

	)

935 
	#TIM_DMABURSTLENGTH_14TRANSFERS
 (0x00000D00)

	)

936 
	#TIM_DMABURSTLENGTH_15TRANSFERS
 (0x00000E00)

	)

937 
	#TIM_DMABURSTLENGTH_16TRANSFERS
 (0x00000F00)

	)

938 
	#TIM_DMABURSTLENGTH_17TRANSFERS
 (0x00001000)

	)

939 
	#TIM_DMABURSTLENGTH_18TRANSFERS
 (0x00001100)

	)

943 
	#IS_TIM_DMA_LENGTH
(
__LENGTH__
è(((__LENGTH__è=ð
TIM_DMABURSTLENGTH_1TRANSFER
 ) || \

944 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_2TRANSFERS
) || \

945 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_3TRANSFERS
) || \

946 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_4TRANSFERS
) || \

947 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_5TRANSFERS
) || \

948 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_6TRANSFERS
) || \

949 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_7TRANSFERS
) || \

950 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_8TRANSFERS
) || \

951 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_9TRANSFERS
 ) || \

952 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_10TRANSFERS
) || \

953 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_11TRANSFERS
 ) || \

954 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_12TRANSFERS
) || \

955 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_13TRANSFERS
) || \

956 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_14TRANSFERS
) || \

957 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_15TRANSFERS
) || \

958 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_16TRANSFERS
) || \

959 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_17TRANSFERS
) || \

960 ((
__LENGTH__
è=ð
TIM_DMABURSTLENGTH_18TRANSFERS
 ))

	)

964 
	#IS_TIM_IC_FILTER
(
__ICFILTER__
è((__ICFILTER__è<ð0xF)

	)

969 
	#TIM_DMA_ID_UPDATE
 ((
ušt16_t
è0x0è

	)

970 
	#TIM_DMA_ID_CC1
 ((
ušt16_t
è0x1è

	)

971 
	#TIM_DMA_ID_CC2
 ((
ušt16_t
è0x2è

	)

972 
	#TIM_DMA_ID_CC3
 ((
ušt16_t
è0x3è

	)

973 
	#TIM_DMA_ID_CC4
 ((
ušt16_t
è0x4è

	)

974 
	#TIM_DMA_ID_TRIGGER
 ((
ušt16_t
è0x5è

	)

982 
	#TIM_CCx_ENABLE
 ((
ušt32_t
)0x0001)

	)

983 
	#TIM_CCx_DISABLE
 ((
ušt32_t
)0x0000)

	)

1001 
	#__HAL_TIM_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 
HAL_TIM_STATE_RESET
)

	)

1008 
	#__HAL_TIM_ENABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR1
|=(
TIM_CR1_CEN
))

	)

1012 
	#TIM_CCER_CCxE_MASK
 ((
ušt32_t
)(
TIM_CCER_CC1E
 | 
TIM_CCER_CC2E
 | 
TIM_CCER_CC3E
 | 
TIM_CCER_CC4E
))

	)

1019 
	#__HAL_TIM_DISABLE
(
__HANDLE__
) \

1021 ià(((
__HANDLE__
)->
In¡ªû
->
CCER
 & 
TIM_CCER_CCxE_MASK
) == 0) \

1023 (
__HANDLE__
)->
In¡ªû
->
CR1
 &ð~(
TIM_CR1_CEN
); \

1025 } 0)

	)

1027 
	#__HAL_TIM_ENABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
DIER
 |ð(__INTERRUPT__))

	)

1028 
	#__HAL_TIM_ENABLE_DMA
(
__HANDLE__
, 
__DMA__
è((__HANDLE__)->
In¡ªû
->
DIER
 |ð(__DMA__))

	)

1029 
	#__HAL_TIM_DISABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
DIER
 &ð~(__INTERRUPT__))

	)

1030 
	#__HAL_TIM_DISABLE_DMA
(
__HANDLE__
, 
__DMA__
è((__HANDLE__)->
In¡ªû
->
DIER
 &ð~(__DMA__))

	)

1031 
	#__HAL_TIM_GET_FLAG
(
__HANDLE__
, 
__FLAG__
è(((__HANDLE__)->
In¡ªû
->
SR
 &(__FLAG__)è=ð(__FLAG__))

	)

1032 
	#__HAL_TIM_CLEAR_FLAG
(
__HANDLE__
, 
__FLAG__
è((__HANDLE__)->
In¡ªû
->
SR
 = ~(__FLAG__))

	)

1034 
	#__HAL_TIM_GET_IT_SOURCE
(
__HANDLE__
, 
__INTERRUPT__
è((((__HANDLE__)->
In¡ªû
->
DIER
 & (__INTERRUPT__)è=ð(__INTERRUPT__)è? 
SET
 : 
RESET
)

	)

1035 
	#__HAL_TIM_CLEAR_IT
(
__HANDLE__
, 
__INTERRUPT__
è((__HANDLE__)->
In¡ªû
->
SR
 = ~(__INTERRUPT__))

	)

1037 
	#__HAL_TIM_IS_TIM_COUNTING_DOWN
(
__HANDLE__
è(((__HANDLE__)->
In¡ªû
->
CR1
 &(
TIM_CR1_DIR
)è=ð(TIM_CR1_DIR))

	)

1038 
	#__HAL_TIM_SET_PRESCALER
(
__HANDLE__
, 
__PRESC__
è((__HANDLE__)->
In¡ªû
->
PSC
 = (__PRESC__))

	)

1040 
	#TIM_SET_ICPRESCALERVALUE
(
__HANDLE__
, 
__CHANNEL__
, 
__ICPSC__
) \

1041 (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR1
 |ð(
__ICPSC__
)) :\

1042 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR1
 |ð((
__ICPSC__
) << 8)) :\

1043 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR2
 |ð(
__ICPSC__
)) :\

1044 ((
__HANDLE__
)->
In¡ªû
->
CCMR2
 |ð((
__ICPSC__
è<< 8)))

	)

1046 
	#TIM_RESET_ICPRESCALERVALUE
(
__HANDLE__
, 
__CHANNEL__
) \

1047 (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR1
 &ð(
ušt16_t
)~
TIM_CCMR1_IC1PSC
) :\

1048 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR1
 &ð(
ušt16_t
)~
TIM_CCMR1_IC2PSC
) :\

1049 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR2
 &ð(
ušt16_t
)~
TIM_CCMR2_IC3PSC
) :\

1050 ((
__HANDLE__
)->
In¡ªû
->
CCMR2
 &ð(
ušt16_t
)~
TIM_CCMR2_IC4PSC
))

	)

1052 
	#TIM_SET_CAPTUREPOLARITY
(
__HANDLE__
, 
__CHANNEL__
, 
__POLARITY__
) \

1053 (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
è? ((
__HANDLE__
)->
In¡ªû
->
CCER
 |ð(
__POLARITY__
)) :\

1054 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
è? ((
__HANDLE__
)->
In¡ªû
->
CCER
 |ð((
__POLARITY__
) << 4)) :\

1055 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
è? ((
__HANDLE__
)->
In¡ªû
->
CCER
 |ð((
__POLARITY__
) << 8)) :\

1056 ((
__HANDLE__
)->
In¡ªû
->
CCER
 |ð(((
__POLARITY__
è<< 12è& 
TIM_CCER_CC4P
)))

	)

1058 
	#TIM_RESET_CAPTUREPOLARITY
(
__HANDLE__
, 
__CHANNEL__
) \

1059 (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
è? ((
__HANDLE__
)->
In¡ªû
->
CCER
 &ð(
ušt16_t
)~(
TIM_CCER_CC1P
 | 
TIM_CCER_CC1NP
)) :\

1060 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
è? ((
__HANDLE__
)->
In¡ªû
->
CCER
 &ð(
ušt16_t
)~(
TIM_CCER_CC2P
 | 
TIM_CCER_CC2NP
)) :\

1061 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
è? ((
__HANDLE__
)->
In¡ªû
->
CCER
 &ð(
ušt16_t
)~(
TIM_CCER_CC3P
 | 
TIM_CCER_CC3NP
)) :\

1062 ((
__HANDLE__
)->
In¡ªû
->
CCER
 &ð(
ušt16_t
)~
TIM_CCER_CC4P
))

	)

1077 
	#__HAL_TIM_SET_COMPARE
(
__HANDLE__
, 
__CHANNEL__
, 
__COMPARE__
) \

1078 (*(
__IO
 
ušt32_t
 *)(&((
__HANDLE__
)->
In¡ªû
->
CCR1
è+ ((
__CHANNEL__
è>> 2)èð(
__COMPARE__
))

	)

1091 
	#__HAL_TIM_GET_COMPARE
(
__HANDLE__
, 
__CHANNEL__
) \

1092 (*(
__IO
 
ušt32_t
 *)(&((
__HANDLE__
)->
In¡ªû
->
CCR1
è+ ((
__CHANNEL__
è>> 2)))

	)

1100 
	#__HAL_TIM_SET_COUNTER
(
__HANDLE__
, 
__COUNTER__
è((__HANDLE__)->
In¡ªû
->
CNT
 = (__COUNTER__))

	)

1107 
	#__HAL_TIM_GET_COUNTER
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CNT
)

	)

1116 
	#__HAL_TIM_SET_AUTORELOAD
(
__HANDLE__
, 
__AUTORELOAD__
) \

1118 (
__HANDLE__
)->
In¡ªû
->
ARR
 = (
__AUTORELOAD__
); \

1119 (
__HANDLE__
)->
In™
.
P”iod
 = (
__AUTORELOAD__
); \

1120 } 0)

	)

1126 
	#__HAL_TIM_GET_AUTORELOAD
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
ARR
)

	)

1139 
	#__HAL_TIM_SET_CLOCKDIVISION
(
__HANDLE__
, 
__CKD__
) \

1141 (
__HANDLE__
)->
In¡ªû
->
CR1
 &ð(
ušt16_t
)(~
TIM_CR1_CKD
); \

1142 (
__HANDLE__
)->
In¡ªû
->
CR1
 |ð(
__CKD__
); \

1143 (
__HANDLE__
)->
In™
.
ClockDivisiÚ
 = (
__CKD__
); \

1144 } 0)

	)

1150 
	#__HAL_TIM_GET_CLOCKDIVISION
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR1
 & 
TIM_CR1_CKD
)

	)

1170 
	#__HAL_TIM_SET_ICPRESCALER
(
__HANDLE__
, 
__CHANNEL__
, 
__ICPSC__
) \

1172 
	`TIM_RESET_ICPRESCALERVALUE
((
__HANDLE__
), (
__CHANNEL__
)); \

1173 
	`TIM_SET_ICPRESCALERVALUE
((
__HANDLE__
), (
__CHANNEL__
), (
__ICPSC__
)); \

1174 } 0)

	)

1187 
	#__HAL_TIM_GET_ICPRESCALER
(
__HANDLE__
, 
__CHANNEL__
) \

1188 (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR1
 & 
TIM_CCMR1_IC1PSC
) :\

1189 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
è? (((
__HANDLE__
)->
In¡ªû
->
CCMR1
 & 
TIM_CCMR1_IC2PSC
) >> 8) :\

1190 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
è? ((
__HANDLE__
)->
In¡ªû
->
CCMR2
 & 
TIM_CCMR2_IC3PSC
) :\

1191 (((
__HANDLE__
)->
In¡ªû
->
CCMR2
 & 
TIM_CCMR2_IC4PSC
)è>> 8)

	)

1202 
	#__HAL_TIM_URS_ENABLE
(
__HANDLE__
) \

1203 ((
__HANDLE__
)->
In¡ªû
->
CR1
|ð(
TIM_CR1_URS
))

	)

1216 
	#__HAL_TIM_URS_DISABLE
(
__HANDLE__
) \

1217 ((
__HANDLE__
)->
In¡ªû
->
CR1
&=~(
TIM_CR1_URS
))

	)

1235 
	#__HAL_TIM_SET_CAPTUREPOLARITY
(
__HANDLE__
, 
__CHANNEL__
, 
__POLARITY__
) \

1237 
	`TIM_RESET_CAPTUREPOLARITY
((
__HANDLE__
), (
__CHANNEL__
)); \

1238 
	`TIM_SET_CAPTUREPOLARITY
((
__HANDLE__
), (
__CHANNEL__
), (
__POLARITY__
)); \

1239 }0)

	)

1246 
	~"¡m32l0xx_h®_tim_ex.h
"

1260 
HAL_StusTy³Def
 
HAL_TIM_Ba£_In™
(
TIM_HªdËTy³Def
 *
htim
);

1261 
HAL_StusTy³Def
 
HAL_TIM_Ba£_DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1262 
HAL_TIM_Ba£_M¥In™
(
TIM_HªdËTy³Def
 *
htim
);

1263 
HAL_TIM_Ba£_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1265 
HAL_StusTy³Def
 
HAL_TIM_Ba£_S¹
(
TIM_HªdËTy³Def
 *
htim
);

1266 
HAL_StusTy³Def
 
HAL_TIM_Ba£_StÝ
(
TIM_HªdËTy³Def
 *
htim
);

1268 
HAL_StusTy³Def
 
HAL_TIM_Ba£_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
);

1269 
HAL_StusTy³Def
 
HAL_TIM_Ba£_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
);

1271 
HAL_StusTy³Def
 
HAL_TIM_Ba£_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 *
pD©a
, 
ušt16_t
 
L’gth
);

1272 
HAL_StusTy³Def
 
HAL_TIM_Ba£_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
);

1286 
HAL_StusTy³Def
 
HAL_TIM_OC_In™
(
TIM_HªdËTy³Def
 *
htim
);

1287 
HAL_StusTy³Def
 
HAL_TIM_OC_DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1288 
HAL_TIM_OC_M¥In™
(
TIM_HªdËTy³Def
 *
htim
);

1289 
HAL_TIM_OC_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1291 
HAL_StusTy³Def
 
HAL_TIM_OC_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1292 
HAL_StusTy³Def
 
HAL_TIM_OC_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1294 
HAL_StusTy³Def
 
HAL_TIM_OC_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1295 
HAL_StusTy³Def
 
HAL_TIM_OC_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1297 
HAL_StusTy³Def
 
HAL_TIM_OC_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a
, 
ušt16_t
 
L’gth
);

1298 
HAL_StusTy³Def
 
HAL_TIM_OC_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1310 
HAL_StusTy³Def
 
HAL_TIM_PWM_In™
(
TIM_HªdËTy³Def
 *
htim
);

1311 
HAL_StusTy³Def
 
HAL_TIM_PWM_DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1312 
HAL_TIM_PWM_M¥In™
(
TIM_HªdËTy³Def
 *
htim
);

1313 
HAL_TIM_PWM_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1315 
HAL_StusTy³Def
 
HAL_TIM_PWM_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1316 
HAL_StusTy³Def
 
HAL_TIM_PWM_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1318 
HAL_StusTy³Def
 
HAL_TIM_PWM_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1319 
HAL_StusTy³Def
 
HAL_TIM_PWM_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1321 
HAL_StusTy³Def
 
HAL_TIM_PWM_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a
, 
ušt16_t
 
L’gth
);

1322 
HAL_StusTy³Def
 
HAL_TIM_PWM_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1333 
HAL_StusTy³Def
 
HAL_TIM_IC_In™
(
TIM_HªdËTy³Def
 *
htim
);

1334 
HAL_StusTy³Def
 
HAL_TIM_IC_DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1335 
HAL_TIM_IC_M¥In™
(
TIM_HªdËTy³Def
 *
htim
);

1336 
HAL_TIM_IC_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1338 
HAL_StusTy³Def
 
HAL_TIM_IC_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1339 
HAL_StusTy³Def
 
HAL_TIM_IC_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1341 
HAL_StusTy³Def
 
HAL_TIM_IC_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1342 
HAL_StusTy³Def
 
HAL_TIM_IC_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1344 
HAL_StusTy³Def
 
HAL_TIM_IC_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a
, 
ušt16_t
 
L’gth
);

1345 
HAL_StusTy³Def
 
HAL_TIM_IC_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1356 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_In™
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OÃPul£Mode
);

1357 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1358 
HAL_TIM_OÃPul£_M¥In™
(
TIM_HªdËTy³Def
 *
htim
);

1359 
HAL_TIM_OÃPul£_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1361 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
);

1362 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
);

1365 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
);

1366 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
);

1378 
HAL_StusTy³Def
 
HAL_TIM_Encod”_In™
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_Encod”_In™Ty³Def
* 
sCÚfig
);

1379 
HAL_StusTy³Def
 
HAL_TIM_Encod”_DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1380 
HAL_TIM_Encod”_M¥In™
(
TIM_HªdËTy³Def
 *
htim
);

1381 
HAL_TIM_Encod”_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
);

1383 
HAL_StusTy³Def
 
HAL_TIM_Encod”_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1384 
HAL_StusTy³Def
 
HAL_TIM_Encod”_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1386 
HAL_StusTy³Def
 
HAL_TIM_Encod”_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1387 
HAL_StusTy³Def
 
HAL_TIM_Encod”_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1389 
HAL_StusTy³Def
 
HAL_TIM_Encod”_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a1
, ušt32_ˆ*
pD©a2
, 
ušt16_t
 
L’gth
);

1390 
HAL_StusTy³Def
 
HAL_TIM_Encod”_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
);

1402 
HAL_TIM_IRQHªdËr
(
TIM_HªdËTy³Def
 *
htim
);

1413 
HAL_StusTy³Def
 
HAL_TIM_OC_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_OC_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
ChªÃl
);

1414 
HAL_StusTy³Def
 
HAL_TIM_PWM_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_OC_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
ChªÃl
);

1415 
HAL_StusTy³Def
 
HAL_TIM_IC_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_IC_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
ChªÃl
);

1416 
HAL_StusTy³Def
 
HAL_TIM_OÃPul£_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_OÃPul£_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
OuutChªÃl
, ušt32_ˆ
IÅutChªÃl
);

1417 
HAL_StusTy³Def
 
HAL_TIM_CÚfigOC»fCË¬
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_CË¬IÅutCÚfigTy³Def
 * 
sCË¬IÅutCÚfig
, 
ušt32_t
 
ChªÃl
);

1418 
HAL_StusTy³Def
 
HAL_TIM_CÚfigClockSourû
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_ClockCÚfigTy³Def
 * 
sClockSourûCÚfig
);

1419 
HAL_StusTy³Def
 
HAL_TIM_CÚfigTI1IÅut
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
TI1_S–eùiÚ
);

1420 
HAL_StusTy³Def
 
HAL_TIM_SÏveCÚfigSynchrÚiz©iÚ
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_SÏveCÚfigTy³Def
 * 
sSÏveCÚfig
);

1421 
HAL_StusTy³Def
 
HAL_TIM_SÏveCÚfigSynchrÚiz©iÚ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_SÏveCÚfigTy³Def
 * 
sSÏveCÚfig
);

1422 
HAL_StusTy³Def
 
HAL_TIM_DMABur¡_Wr™eS¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Ba£Add»ss
, ušt32_ˆ
Bur¡Reque¡Src
, \

1423 
ušt32_t
 *
Bur¡Bufãr
, ušt32_ˆ
Bur¡L’gth
);

1424 
HAL_StusTy³Def
 
HAL_TIM_DMABur¡_Wr™eStÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Reque¡Src
);

1425 
HAL_StusTy³Def
 
HAL_TIM_DMABur¡_R—dS¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Ba£Add»ss
, ušt32_ˆ
Bur¡Reque¡Src
, \

1426 
ušt32_t
 *
Bur¡Bufãr
, ušt32_ˆ
Bur¡L’gth
);

1427 
HAL_StusTy³Def
 
HAL_TIM_DMABur¡_R—dStÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Reque¡Src
);

1428 
HAL_StusTy³Def
 
HAL_TIM_G’”©eEv’t
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Ev’tSourû
);

1429 
ušt32_t
 
HAL_TIM_R—dC­tu»dV®ue
(
TIM_HªdËTy³Def
 *
htim
, ušt32_ˆ
ChªÃl
);

1441 
HAL_TIM_P”iodEÏp£dC®lback
(
TIM_HªdËTy³Def
 *
htim
);

1442 
HAL_TIM_OC_D–ayEÏp£dC®lback
(
TIM_HªdËTy³Def
 *
htim
);

1443 
HAL_TIM_IC_C­tu»C®lback
(
TIM_HªdËTy³Def
 *
htim
);

1444 
HAL_TIM_PWM_Pul£FšishedC®lback
(
TIM_HªdËTy³Def
 *
htim
);

1445 
HAL_TIM_Trigg”C®lback
(
TIM_HªdËTy³Def
 *
htim
);

1446 
HAL_TIM_E¼ÜC®lback
(
TIM_HªdËTy³Def
 *
htim
);

1458 
HAL_TIM_S‹Ty³Def
 
HAL_TIM_Ba£_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
);

1459 
HAL_TIM_S‹Ty³Def
 
HAL_TIM_OC_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
);

1460 
HAL_TIM_S‹Ty³Def
 
HAL_TIM_PWM_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
);

1461 
HAL_TIM_S‹Ty³Def
 
HAL_TIM_IC_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
);

1462 
HAL_TIM_S‹Ty³Def
 
HAL_TIM_OÃPul£_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
);

1463 
HAL_TIM_S‹Ty³Def
 
HAL_TIM_Encod”_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
);

1464 
TIM_DMAD–ayPul£C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

1465 
TIM_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
);

1466 
TIM_DMAC­tu»C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

1494 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_tim_ex.h

39 #iâdeà
__STM32L0xx_HAL_TIM_EX_H


40 
	#__STM32L0xx_HAL_TIM_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

65 
ušt32_t
 
Ma¡”OuutTrigg”
;

67 
ušt32_t
 
Ma¡”SÏveMode
;

69 }
	tTIM_Ma¡”CÚfigTy³Def
;

83 
	#TIM_TRGO_RESET
 ((
ušt32_t
)0x0000)

	)

84 
	#TIM_TRGO_ENABLE
 (
TIM_CR2_MMS_0
)

	)

85 
	#TIM_TRGO_UPDATE
 (
TIM_CR2_MMS_1
)

	)

86 
	#TIM_TRGO_OC1
 ((
TIM_CR2_MMS_1
 | 
TIM_CR2_MMS_0
))

	)

87 
	#TIM_TRGO_OC1REF
 (
TIM_CR2_MMS_2
)

	)

88 
	#TIM_TRGO_OC2REF
 ((
TIM_CR2_MMS_2
 | 
TIM_CR2_MMS_0
))

	)

89 
	#TIM_TRGO_OC3REF
 ((
TIM_CR2_MMS_2
 | 
TIM_CR2_MMS_1
))

	)

90 
	#TIM_TRGO_OC4REF
 ((
TIM_CR2_MMS_2
 | 
TIM_CR2_MMS_1
 | 
TIM_CR2_MMS_0
))

	)

92 
	#IS_TIM_TRGO_SOURCE
(
__SOURCE__
è(((__SOURCE__è=ð
TIM_TRGO_RESET
) || \

93 ((
__SOURCE__
è=ð
TIM_TRGO_ENABLE
) || \

94 ((
__SOURCE__
è=ð
TIM_TRGO_UPDATE
) || \

95 ((
__SOURCE__
è=ð
TIM_TRGO_OC1
) || \

96 ((
__SOURCE__
è=ð
TIM_TRGO_OC1REF
) || \

97 ((
__SOURCE__
è=ð
TIM_TRGO_OC2REF
) || \

98 ((
__SOURCE__
è=ð
TIM_TRGO_OC3REF
) || \

99 ((
__SOURCE__
è=ð
TIM_TRGO_OC4REF
))

	)

108 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

109 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

111 
	#TIM2_ETR_GPIO
 ((
ušt32_t
)0x0)

	)

112 
	#TIM2_ETR_HSI48
 
TIM2_OR_ETR_RMP_2


	)

113 
	#TIM2_ETR_HSI16
 (
TIM2_OR_ETR_RMP_1
 | 
TIM2_OR_ETR_RMP_0
)

	)

114 
	#TIM2_ETR_LSE
 (
TIM2_OR_ETR_RMP_2
 | 
TIM2_OR_ETR_RMP_0
)

	)

115 
	#TIM2_ETR_COMP2_OUT
 (
TIM2_OR_ETR_RMP_2
 | 
TIM2_OR_ETR_RMP_1
)

	)

116 
	#TIM2_ETR_COMP1_OUT
 
TIM2_OR_ETR_RMP


	)

118 #–ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
è|| defšed (
STM32L031xx
è|| defšed (
STM32L041xx
)

120 
	#TIM2_ETR_GPIO
 ((
ušt32_t
)0x0)

	)

121 
	#TIM2_ETR_HSI16
 (
TIM2_OR_ETR_RMP_1
 | 
TIM2_OR_ETR_RMP_0
)

	)

122 
	#TIM2_ETR_LSE
 (
TIM2_OR_ETR_RMP_2
 | 
TIM2_OR_ETR_RMP_0
)

	)

123 
	#TIM2_ETR_COMP2_OUT
 (
TIM2_OR_ETR_RMP_2
 | 
TIM2_OR_ETR_RMP_1
)

	)

124 
	#TIM2_ETR_COMP1_OUT
 
TIM2_OR_ETR_RMP


	)

128 
	#TIM2_ETR_GPIO
 ((
ušt32_t
)0x0)

	)

129 
	#TIM2_ETR_HSI48
 
TIM2_OR_ETR_RMP_2


	)

130 
	#TIM2_ETR_LSE
 (
TIM2_OR_ETR_RMP_2
 | 
TIM2_OR_ETR_RMP_0
)

	)

131 
	#TIM2_ETR_COMP2_OUT
 (
TIM2_OR_ETR_RMP_2
 | 
TIM2_OR_ETR_RMP_1
)

	)

132 
	#TIM2_ETR_COMP1_OUT
 
TIM2_OR_ETR_RMP


	)

138 
	#TIM2_TI4_GPIO
 ((
ušt32_t
)0x0)

	)

139 
	#TIM2_TI4_COMP2
 
TIM2_OR_TI4_RMP_0


	)

140 
	#TIM2_TI4_COMP1
 
TIM2_OR_TI4_RMP_1


	)

142 
	#TIM21_ETR_GPIO
 ((
ušt32_t
)0x0)

	)

143 
	#TIM21_ETR_COMP2_OUT
 
TIM21_OR_ETR_RMP_0


	)

144 
	#TIM21_ETR_COMP1_OUT
 
TIM21_OR_ETR_RMP_1


	)

145 
	#TIM21_ETR_LSE
 
TIM21_OR_ETR_RMP


	)

146 
	#TIM21_TI1_GPIO
 ((
ušt32_t
)0x0)

	)

147 
	#TIM21_TI1_MCO
 
TIM21_OR_TI1_RMP


	)

148 
	#TIM21_TI1_RTC_WKUT_IT
 
TIM21_OR_TI1_RMP_0


	)

149 
	#TIM21_TI1_HSE_RTC
 
TIM21_OR_TI1_RMP_1


	)

150 
	#TIM21_TI1_MSI
 (
TIM21_OR_TI1_RMP_0
 | 
TIM21_OR_TI1_RMP_1
)

	)

151 
	#TIM21_TI1_LSE
 
TIM21_OR_TI1_RMP_2


	)

152 
	#TIM21_TI1_LSI
 (
TIM21_OR_TI1_RMP_2
 | 
TIM21_OR_TI1_RMP_0
)

	)

153 
	#TIM21_TI1_COMP1_OUT
 (
TIM21_OR_TI1_RMP_2
 | 
TIM21_OR_TI1_RMP_1
)

	)

154 
	#TIM21_TI2_GPIO
 ((
ušt32_t
)0x0)

	)

155 
	#TIM21_TI2_COMP2_OUT
 
TIM21_OR_TI2_RMP


	)

157 #ià!
defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
)

158 
	#TIM22_ETR_LSE
 ((
ušt32_t
)0x0)

	)

159 
	#TIM22_ETR_COMP2_OUT
 
TIM22_OR_ETR_RMP_0


	)

160 
	#TIM22_ETR_COMP1_OUT
 
TIM22_OR_ETR_RMP_1


	)

161 
	#TIM22_ETR_GPIO
 
TIM22_OR_ETR_RMP


	)

162 
	#TIM22_TI1_GPIO1
 ((
ušt32_t
)0x0)

	)

163 
	#TIM22_TI1_COMP2_OUT
 
TIM22_OR_TI1_RMP_0


	)

164 
	#TIM22_TI1_COMP1_OUT
 
TIM22_OR_TI1_RMP_1


	)

165 
	#TIM22_TI1_GPIO2
 
TIM22_OR_TI1_RMP


	)

168 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

169 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

171 
	#TIM3_TI4_GPIO_DEF
 ((
ušt32_t
)0x0)

	)

172 
	#TIM3_TI4_GPIOC9_AF2
 
TIM3_OR_TI4_RMP


	)

173 
	#TIM3_TI2_GPIO_DEF
 ((
ušt32_t
)0x0)

	)

174 
	#TIM3_TI2_GPIOB5_AF4
 
TIM3_OR_TI2_RMP


	)

175 
	#TIM3_TI1_USB_SOF
 ((
ušt32_t
)0x0)

	)

176 
	#TIM3_TI1_GPIO
 
TIM3_OR_TI1_RMP


	)

177 
	#TIM3_ETR_GPIO
 ((
ušt32_t
)0x0)

	)

178 
	#TIM3_ETR_HSI
 
TIM3_OR_ETR_RMP_1


	)

183 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

184 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| defšed (
STM32L083xx
)

187 
	#IS_TIM_REMAP
(
__INSTANCE__
, 
__TIM_REMAP__
) \

188 (((
__INSTANCE__
 =ð
TIM2
è&& ((
__TIM_REMAP__
è<ð(
TIM2_OR_TI4_RMP
 | 
TIM2_OR_ETR_RMP
))) || \

189 ((
__INSTANCE__
 =ð
TIM22
è&& ((
__TIM_REMAP__
è<ð(
TIM22_OR_TI1_RMP
 | 
TIM22_OR_ETR_RMP
))) || \

190 ((
__INSTANCE__
 =ð
TIM21
è&& ((
__TIM_REMAP__
è<ð(
TIM21_OR_ETR_RMP
 | 
TIM21_OR_TI1_RMP
 | 
TIM21_OR_TI2_RMP
))) || \

191 ((
__INSTANCE__
 =ð
TIM3
è&& ((
__TIM_REMAP__
è<ð(
TIM3_OR_ETR_RMP
 | 
TIM3_OR_TI1_RMP
 | 
TIM3_OR_TI2_RMP
 | 
TIM3_OR_TI4_RMP
))))

	)

193 
	#IS_CHANNEL_AVAILABLE
(
__INSTANCE__
, 
__CHANNEL__
) \

194 (((
__INSTANCE__
 =ð
TIM2
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

195 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
) || \

196 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
) || \

197 ((
__CHANNEL__
è=ð
TIM_CHANNEL_4
))) || \

198 ((
__INSTANCE__
 =ð
TIM3
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

199 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
) || \

200 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
) || \

201 ((
__CHANNEL__
è=ð
TIM_CHANNEL_4
))) || \

202 ((
__INSTANCE__
 =ð
TIM21
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

203 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
))) || \

204 ((
__INSTANCE__
 =ð
TIM22
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

205 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
))))

	)

207 #–ià
defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

209 
	#IS_TIM_REMAP
(
__INSTANCE__
, 
__TIM_REMAP__
) \

210 (((
__INSTANCE__
 =ð
TIM2
è&& ((
__TIM_REMAP__
è<ð(
TIM2_OR_TI4_RMP
 | 
TIM2_OR_ETR_RMP
))) || \

211 ((
__INSTANCE__
 =ð
TIM21
è&& ((
__TIM_REMAP__
è<ð(
TIM21_OR_ETR_RMP
 | 
TIM21_OR_TI1_RMP
 | 
TIM21_OR_TI2_RMP
))))

	)

213 
	#IS_CHANNEL_AVAILABLE
(
__INSTANCE__
, 
__CHANNEL__
) \

214 (((
__INSTANCE__
 =ð
TIM2
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

215 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
) || \

216 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
) || \

217 ((
__CHANNEL__
è=ð
TIM_CHANNEL_4
))) || \

218 ((
__INSTANCE__
 =ð
TIM21
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

219 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
))))

	)

223 
	#IS_TIM_REMAP
(
__INSTANCE__
, 
__TIM_REMAP__
) \

224 (((
__INSTANCE__
 =ð
TIM2
è&& ((
__TIM_REMAP__
è<ð(
TIM2_OR_TI4_RMP
 | 
TIM2_OR_ETR_RMP
))) || \

225 ((
__INSTANCE__
 =ð
TIM22
è&& ((
__TIM_REMAP__
è<ð(
TIM22_OR_TI1_RMP
 | 
TIM22_OR_ETR_RMP
))) || \

226 ((
__INSTANCE__
 =ð
TIM21
è&& ((
__TIM_REMAP__
è<ð(
TIM21_OR_ETR_RMP
 | 
TIM21_OR_TI1_RMP
 | 
TIM21_OR_TI2_RMP
))))

	)

228 
	#IS_CHANNEL_AVAILABLE
(
__INSTANCE__
, 
__CHANNEL__
) \

229 (((
__INSTANCE__
 =ð
TIM2
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

230 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
) || \

231 ((
__CHANNEL__
è=ð
TIM_CHANNEL_3
) || \

232 ((
__CHANNEL__
è=ð
TIM_CHANNEL_4
))) || \

233 ((
__INSTANCE__
 =ð
TIM21
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

234 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
))) || \

235 ((
__INSTANCE__
 =ð
TIM22
è&& (((
__CHANNEL__
è=ð
TIM_CHANNEL_1
) || \

236 ((
__CHANNEL__
è=ð
TIM_CHANNEL_2
))))

	)

262 
HAL_StusTy³Def
 
HAL_TIMEx_Rem­CÚfig
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Rem­
);

263 
HAL_StusTy³Def
 
HAL_TIMEx_Ma¡”CÚfigSynchrÚiz©iÚ
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_Ma¡”CÚfigTy³Def
 * 
sMa¡”CÚfig
);

280 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_uart.h

39 #iâdeà
__STM32L0xx_HAL_UART_H


40 
	#__STM32L0xx_HAL_UART_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

73 
ušt32_t
 
BaudR©e
;

82 
ušt32_t
 
WÜdL’gth
;

85 
ušt32_t
 
StÝB™s
;

88 
ušt32_t
 
P¬™y
;

95 
ušt32_t
 
Mode
;

98 
ušt32_t
 
HwFlowCŽ
;

102 
ušt32_t
 
Ov”Sam¶šg
;

105 
ušt32_t
 
OÃB™Sam¶šg
;

108 }
	tUART_In™Ty³Def
;

120 
ušt32_t
 
AdvF—tu»In™
;

124 
ušt32_t
 
TxPšLev–Inv”t
;

127 
ušt32_t
 
RxPšLev–Inv”t
;

130 
ušt32_t
 
D©aInv”t
;

134 
ušt32_t
 
Sw­
;

137 
ušt32_t
 
Ov”runDi§bË
;

140 
ušt32_t
 
DMADi§bËÚRxE¼Ü
;

143 
ušt32_t
 
AutoBaudR©eEÇbË
;

146 
ušt32_t
 
AutoBaudR©eMode
;

150 
ušt32_t
 
MSBFœ¡
;

152 } 
	tUART_AdvF—tu»In™Ty³Def
;

165 
HAL_UART_STATE_RESET
 = 0x00,

166 
HAL_UART_STATE_READY
 = 0x01,

167 
HAL_UART_STATE_BUSY
 = 0x02,

168 
HAL_UART_STATE_BUSY_TX
 = 0x12,

169 
HAL_UART_STATE_BUSY_RX
 = 0x22,

170 
HAL_UART_STATE_BUSY_TX_RX
 = 0x32,

171 
HAL_UART_STATE_TIMEOUT
 = 0x03,

172 
HAL_UART_STATE_ERROR
 = 0x04

173 }
	tHAL_UART_S‹Ty³Def
;

184 
	#HAL_UART_ERROR_NONE
 ((
ušt32_t
)0x00è

	)

185 
	#HAL_UART_ERROR_PE
 ((
ušt32_t
)0x01è

	)

186 
	#HAL_UART_ERROR_NE
 ((
ušt32_t
)0x02è

	)

187 
	#HAL_UART_ERROR_FE
 ((
ušt32_t
)0x04è

	)

188 
	#HAL_UART_ERROR_ORE
 ((
ušt32_t
)0x08è

	)

189 
	#HAL_UART_ERROR_DMA
 ((
ušt32_t
)0x10è

	)

202 
UART_CLOCKSOURCE_PCLK1
 = 0x00,

203 
UART_CLOCKSOURCE_PCLK2
 = 0x01,

204 
UART_CLOCKSOURCE_HSI
 = 0x02,

205 
UART_CLOCKSOURCE_SYSCLK
 = 0x04,

206 
UART_CLOCKSOURCE_LSE
 = 0x08

207 }
	tUART_ClockSourûTy³Def
;

220 
USART_Ty³Def
 *
In¡ªû
;

222 
UART_In™Ty³Def
 
In™
;

224 
UART_AdvF—tu»In™Ty³Def
 
AdvªûdIn™
;

226 
ušt8_t
 *
pTxBuffPŒ
;

228 
ušt16_t
 
TxXãrSize
;

230 
ušt16_t
 
TxXãrCouÁ
;

232 
ušt8_t
 *
pRxBuffPŒ
;

234 
ušt16_t
 
RxXãrSize
;

236 
ušt16_t
 
RxXãrCouÁ
;

238 
ušt16_t
 
Mask
;

240 
DMA_HªdËTy³Def
 *
hdm©x
;

242 
DMA_HªdËTy³Def
 *
hdm¬x
;

244 
HAL_LockTy³Def
 
Lock
;

246 
__IO
 
HAL_UART_S‹Ty³Def
 
S‹
;

248 
__IO
 
ušt32_t
 
E¼ÜCode
;

250 }
	tUART_HªdËTy³Def
;

266 
	#UART_STOPBITS_1
 ((
ušt32_t
)0x0000è

	)

267 
	#UART_STOPBITS_1_5
 (
USART_CR2_STOP_0
 | 
USART_CR2_STOP_1
è

	)

268 
	#UART_STOPBITS_2
 ((
ušt32_t
)
USART_CR2_STOP_1
è

	)

269 
	#IS_UART_STOPBITS
(
STOPBITS
è(((STOPBITSè=ð
UART_STOPBITS_1
) || \

270 ((
STOPBITS
è=ð
UART_STOPBITS_1_5
) || \

271 ((
STOPBITS
è=ð
UART_STOPBITS_2
))

	)

273 
	#IS_LPUART_STOPBITS
(
__STOPBITS__
è(((__STOPBITS__è=ð
UART_STOPBITS_1
) || \

274 ((
__STOPBITS__
è=ð
UART_STOPBITS_2
))

	)

283 
	#UART_PARITY_NONE
 ((
ušt32_t
)0x0000)

	)

284 
	#UART_PARITY_EVEN
 ((
ušt32_t
)
USART_CR1_PCE
)

	)

285 
	#UART_PARITY_ODD
 ((
ušt32_t
)(
USART_CR1_PCE
 | 
USART_CR1_PS
))

	)

286 
	#IS_UART_PARITY
(
PARITY
è(((PARITYè=ð
UART_PARITY_NONE
) || \

287 ((
PARITY
è=ð
UART_PARITY_EVEN
) || \

288 ((
PARITY
è=ð
UART_PARITY_ODD
))

	)

296 
	#UART_HWCONTROL_NONE
 ((
ušt32_t
)0x0000)

	)

297 
	#UART_HWCONTROL_RTS
 ((
ušt32_t
)
USART_CR3_RTSE
)

	)

298 
	#UART_HWCONTROL_CTS
 ((
ušt32_t
)
USART_CR3_CTSE
)

	)

299 
	#UART_HWCONTROL_RTS_CTS
 ((
ušt32_t
)(
USART_CR3_RTSE
 | 
USART_CR3_CTSE
))

	)

300 
	#IS_UART_HARDWARE_FLOW_CONTROL
(
CONTROL
)\

301 (((
CONTROL
è=ð
UART_HWCONTROL_NONE
) || \

302 ((
CONTROL
è=ð
UART_HWCONTROL_RTS
) || \

303 ((
CONTROL
è=ð
UART_HWCONTROL_CTS
) || \

304 ((
CONTROL
è=ð
UART_HWCONTROL_RTS_CTS
))

	)

312 
	#UART_MODE_RX
 ((
ušt32_t
)
USART_CR1_RE
)

	)

313 
	#UART_MODE_TX
 ((
ušt32_t
)
USART_CR1_TE
)

	)

314 
	#UART_MODE_TX_RX
 ((
ušt32_t
)(
USART_CR1_TE
 |
USART_CR1_RE
))

	)

315 
	#IS_UART_MODE
(
MODE
è((((MODEè& (~((
ušt32_t
)(
UART_MODE_TX_RX
)))è=ð(ušt32_t)0x00è&& ((MODEè!ð(ušt32_t)0x00))

	)

323 
	#UART_STATE_DISABLE
 ((
ušt32_t
)0x0000)

	)

324 
	#UART_STATE_ENABLE
 ((
ušt32_t
)
USART_CR1_UE
)

	)

325 
	#IS_UART_STATE
(
STATE
è(((STATEè=ð
UART_STATE_DISABLE
) || \

326 ((
STATE
è=ð
UART_STATE_ENABLE
))

	)

334 
	#UART_OVERSAMPLING_16
 ((
ušt32_t
)0x0000)

	)

335 
	#UART_OVERSAMPLING_8
 ((
ušt32_t
)
USART_CR1_OVER8
)

	)

336 
	#IS_UART_OVERSAMPLING
(
SAMPLING
è(((SAMPLINGè=ð
UART_OVERSAMPLING_16
) || \

337 ((
SAMPLING
è=ð
UART_OVERSAMPLING_8
))

	)

346 
	#UART_RECEIVER_TIMEOUT_DISABLE
 ((
ušt32_t
)0x00000000)

	)

347 
	#UART_RECEIVER_TIMEOUT_ENABLE
 ((
ušt32_t
)
USART_CR2_RTOEN
)

	)

348 
	#IS_UART_RECEIVER_TIMEOUT
(
TIMEOUT
è(((TIMEOUTè=ð
UART_RECEIVER_TIMEOUT_DISABLE
) || \

349 ((
TIMEOUT
è=ð
UART_RECEIVER_TIMEOUT_ENABLE
))

	)

357 
	#UART_LIN_DISABLE
 ((
ušt32_t
)0x00000000)

	)

358 
	#UART_LIN_ENABLE
 ((
ušt32_t
)
USART_CR2_LINEN
)

	)

359 
	#IS_UART_LIN
(
LIN
è(((LINè=ð
UART_LIN_DISABLE
) || \

360 ((
LIN
è=ð
UART_LIN_ENABLE
))

	)

368 
	#UART_LINBREAKDETECTLENGTH_10B
 ((
ušt32_t
)0x00000000)

	)

369 
	#UART_LINBREAKDETECTLENGTH_11B
 ((
ušt32_t
)
USART_CR2_LBDL
)

	)

370 
	#IS_UART_LIN_BREAK_DETECT_LENGTH
(
LENGTH
è(((LENGTHè=ð
UART_LINBREAKDETECTLENGTH_10B
) || \

371 ((
LENGTH
è=ð
UART_LINBREAKDETECTLENGTH_11B
))

	)

381 
	#UART_ONE_BIT_SAMPLE_DISABLE
 ((
ušt32_t
)0x00000000)

	)

382 
	#UART_ONE_BIT_SAMPLE_ENABLE
 ((
ušt32_t
)
USART_CR3_ONEBIT
)

	)

383 
	#IS_UART_ONE_BIT_SAMPLE
(
ONEBIT
è(((ONEBITè=ð
UART_ONE_BIT_SAMPLE_DISABLE
) || \

384 ((
ONEBIT
è=ð
UART_ONE_BIT_SAMPLE_ENABLE
))

	)

392 
	#UART_DMA_TX_DISABLE
 ((
ušt32_t
)0x00000000)

	)

393 
	#UART_DMA_TX_ENABLE
 ((
ušt32_t
)
USART_CR3_DMAT
)

	)

394 
	#IS_UART_DMA_TX
(
DMATX
è(((DMATXè=ð
UART_DMA_TX_DISABLE
) || \

395 ((
DMATX
è=ð
UART_DMA_TX_ENABLE
))

	)

403 
	#UART_DMA_RX_DISABLE
 ((
ušt32_t
)0x0000)

	)

404 
	#UART_DMA_RX_ENABLE
 ((
ušt32_t
)
USART_CR3_DMAR
)

	)

405 
	#IS_UART_DMA_RX
(
DMARX
è(((DMARXè=ð
UART_DMA_RX_DISABLE
) || \

406 ((
DMARX
è=ð
UART_DMA_RX_ENABLE
))

	)

414 
	#UART_HALF_DUPLEX_DISABLE
 ((
ušt32_t
)0x0000)

	)

415 
	#UART_HALF_DUPLEX_ENABLE
 ((
ušt32_t
)
USART_CR3_HDSEL
)

	)

416 
	#IS_UART_HALF_DUPLEX
(
HDSEL
è(((HDSELè=ð
UART_HALF_DUPLEX_DISABLE
) || \

417 ((
HDSEL
è=ð
UART_HALF_DUPLEX_ENABLE
))

	)

427 
	#UART_FLAG_REACK
 
USART_ISR_REACK


	)

428 
	#UART_FLAG_TEACK
 
USART_ISR_TEACK


	)

429 
	#UART_FLAG_WUF
 
USART_ISR_WUF


	)

430 
	#UART_FLAG_RWU
 
USART_ISR_RWU


	)

431 
	#UART_FLAG_SBKF
 
USART_ISR_SBKF


	)

432 
	#UART_FLAG_CMF
 
USART_ISR_CMF


	)

433 
	#UART_FLAG_BUSY
 
USART_ISR_BUSY


	)

434 
	#UART_FLAG_ABRF
 
USART_ISR_ABRF


	)

435 
	#UART_FLAG_ABRE
 
USART_ISR_ABRE


	)

436 
	#UART_FLAG_EOBF
 
USART_ISR_EOBF


	)

437 
	#UART_FLAG_RTOF
 
USART_ISR_RTOF


	)

438 
	#UART_FLAG_CTS
 
USART_ISR_CTS


	)

439 
	#UART_FLAG_CTSIF
 
USART_ISR_CTSIF


	)

440 
	#UART_FLAG_LBDF
 
USART_ISR_LBDF


	)

441 
	#UART_FLAG_TXE
 
USART_ISR_TXE


	)

442 
	#UART_FLAG_TC
 
USART_ISR_TC


	)

443 
	#UART_FLAG_RXNE
 
USART_ISR_RXNE


	)

444 
	#UART_FLAG_IDLE
 
USART_ISR_IDLE


	)

445 
	#UART_FLAG_ORE
 
USART_ISR_ORE


	)

446 
	#UART_FLAG_NE
 
USART_ISR_NE


	)

447 
	#UART_FLAG_FE
 
USART_ISR_FE


	)

448 
	#UART_FLAG_PE
 
USART_ISR_PE


	)

463 
	#UART_IT_PE
 ((
ušt32_t
)0x0028)

	)

464 
	#UART_IT_TXE
 ((
ušt32_t
)0x0727)

	)

465 
	#UART_IT_TC
 ((
ušt32_t
)0x0626)

	)

466 
	#UART_IT_RXNE
 ((
ušt32_t
)0x0525)

	)

467 
	#UART_IT_IDLE
 ((
ušt32_t
)0x0424)

	)

468 
	#UART_IT_LBD
 ((
ušt32_t
)0x0846)

	)

469 
	#UART_IT_CTS
 ((
ušt32_t
)0x096A)

	)

470 
	#UART_IT_CM
 ((
ušt32_t
)0x112E)

	)

471 
	#UART_IT_WUF
 ((
ušt32_t
)0x1476)

	)

480 
	#UART_IT_ERR
 ((
ušt32_t
)0x0060)

	)

485 
	#UART_IT_ORE
 ((
ušt32_t
)0x0300)

	)

486 
	#UART_IT_NE
 ((
ušt32_t
)0x0200)

	)

487 
	#UART_IT_FE
 ((
ušt32_t
)0x0100)

	)

495 
	#UART_CLEAR_PEF
 
USART_ICR_PECF


	)

496 
	#UART_CLEAR_FEF
 
USART_ICR_FECF


	)

497 
	#UART_CLEAR_NEF
 
USART_ICR_NCF


	)

498 
	#UART_CLEAR_OREF
 
USART_ICR_ORECF


	)

499 
	#UART_CLEAR_IDLEF
 
USART_ICR_IDLECF


	)

500 
	#UART_CLEAR_TCF
 
USART_ICR_TCCF


	)

501 
	#UART_CLEAR_LBDF
 
USART_ICR_LBDCF


	)

502 
	#UART_CLEAR_CTSF
 
USART_ICR_CTSCF


	)

503 
	#UART_CLEAR_RTOF
 
USART_ICR_RTOCF


	)

504 
	#UART_CLEAR_EOBF
 
USART_ICR_EOBCF


	)

505 
	#UART_CLEAR_CMF
 
USART_ICR_CMCF


	)

506 
	#UART_CLEAR_WUF
 
USART_ICR_WUCF


	)

514 
	#UART_AUTOBAUD_REQUEST
 ((
ušt32_t
)
USART_RQR_ABRRQ
è

	)

515 
	#UART_SENDBREAK_REQUEST
 ((
ušt32_t
)
USART_RQR_SBKRQ
è

	)

516 
	#UART_MUTE_MODE_REQUEST
 ((
ušt32_t
)
USART_RQR_MMRQ
è

	)

517 
	#UART_RXDATA_FLUSH_REQUEST
 ((
ušt32_t
)
USART_RQR_RXFRQ
è

	)

518 
	#UART_TXDATA_FLUSH_REQUEST
 ((
ušt32_t
)
USART_RQR_TXFRQ
è

	)

519 
	#IS_UART_REQUEST_PARAMETER
(
PARAM
è(((PARAMè=ð
UART_AUTOBAUD_REQUEST
) || \

520 ((
PARAM
è=ð
UART_SENDBREAK_REQUEST
) || \

521 ((
PARAM
è=ð
UART_MUTE_MODE_REQUEST
) || \

522 ((
PARAM
è=ð
UART_RXDATA_FLUSH_REQUEST
) || \

523 ((
PARAM
è=ð
UART_TXDATA_FLUSH_REQUEST
))

	)

531 
	#UART_ADVFEATURE_NO_INIT
 ((
ušt32_t
)0x00000000)

	)

532 
	#UART_ADVFEATURE_TXINVERT_INIT
 ((
ušt32_t
)0x00000001)

	)

533 
	#UART_ADVFEATURE_RXINVERT_INIT
 ((
ušt32_t
)0x00000002)

	)

534 
	#UART_ADVFEATURE_DATAINVERT_INIT
 ((
ušt32_t
)0x00000004)

	)

535 
	#UART_ADVFEATURE_SWAP_INIT
 ((
ušt32_t
)0x00000008)

	)

536 
	#UART_ADVFEATURE_RXOVERRUNDISABLE_INIT
 ((
ušt32_t
)0x00000010)

	)

537 
	#UART_ADVFEATURE_DMADISABLEONERROR_INIT
 ((
ušt32_t
)0x00000020)

	)

538 
	#UART_ADVFEATURE_AUTOBAUDRATE_INIT
 ((
ušt32_t
)0x00000040)

	)

539 
	#UART_ADVFEATURE_MSBFIRST_INIT
 ((
ušt32_t
)0x00000080)

	)

540 
	#IS_UART_ADVFEATURE_INIT
(
INIT
è((INITè<ð(
UART_ADVFEATURE_NO_INIT
 | \

541 
UART_ADVFEATURE_TXINVERT_INIT
 | \

542 
UART_ADVFEATURE_RXINVERT_INIT
 | \

543 
UART_ADVFEATURE_DATAINVERT_INIT
 | \

544 
UART_ADVFEATURE_SWAP_INIT
 | \

545 
UART_ADVFEATURE_RXOVERRUNDISABLE_INIT
 | \

546 
UART_ADVFEATURE_DMADISABLEONERROR_INIT
 | \

547 
UART_ADVFEATURE_AUTOBAUDRATE_INIT
 | \

548 
UART_ADVFEATURE_MSBFIRST_INIT
))

	)

556 
	#UART_ADVFEATURE_TXINV_DISABLE
 ((
ušt32_t
)0x00000000)

	)

557 
	#UART_ADVFEATURE_TXINV_ENABLE
 ((
ušt32_t
)
USART_CR2_TXINV
)

	)

558 
	#IS_UART_ADVFEATURE_TXINV
(
TXINV
è(((TXINVè=ð
UART_ADVFEATURE_TXINV_DISABLE
) || \

559 ((
TXINV
è=ð
UART_ADVFEATURE_TXINV_ENABLE
))

	)

567 
	#UART_ADVFEATURE_RXINV_DISABLE
 ((
ušt32_t
)0x00000000)

	)

568 
	#UART_ADVFEATURE_RXINV_ENABLE
 ((
ušt32_t
)
USART_CR2_RXINV
)

	)

569 
	#IS_UART_ADVFEATURE_RXINV
(
RXINV
è(((RXINVè=ð
UART_ADVFEATURE_RXINV_DISABLE
) || \

570 ((
RXINV
è=ð
UART_ADVFEATURE_RXINV_ENABLE
))

	)

578 
	#UART_ADVFEATURE_DATAINV_DISABLE
 ((
ušt32_t
)0x00000000)

	)

579 
	#UART_ADVFEATURE_DATAINV_ENABLE
 ((
ušt32_t
)
USART_CR2_DATAINV
)

	)

580 
	#IS_UART_ADVFEATURE_DATAINV
(
DATAINV
è(((DATAINVè=ð
UART_ADVFEATURE_DATAINV_DISABLE
) || \

581 ((
DATAINV
è=ð
UART_ADVFEATURE_DATAINV_ENABLE
))

	)

589 
	#UART_ADVFEATURE_SWAP_DISABLE
 ((
ušt32_t
)0x00000000)

	)

590 
	#UART_ADVFEATURE_SWAP_ENABLE
 ((
ušt32_t
)
USART_CR2_SWAP
)

	)

591 
	#IS_UART_ADVFEATURE_SWAP
(
SWAP
è(((SWAPè=ð
UART_ADVFEATURE_SWAP_DISABLE
) || \

592 ((
SWAP
è=ð
UART_ADVFEATURE_SWAP_ENABLE
))

	)

600 
	#UART_ADVFEATURE_OVERRUN_ENABLE
 ((
ušt32_t
)0x00000000)

	)

601 
	#UART_ADVFEATURE_OVERRUN_DISABLE
 ((
ušt32_t
)
USART_CR3_OVRDIS
)

	)

602 
	#IS_UART_OVERRUN
(
OVERRUN
è(((OVERRUNè=ð
UART_ADVFEATURE_OVERRUN_ENABLE
) || \

603 ((
OVERRUN
è=ð
UART_ADVFEATURE_OVERRUN_DISABLE
))

	)

611 
	#UART_ADVFEATURE_AUTOBAUDRATE_DISABLE
 ((
ušt32_t
)0x00000000)

	)

612 
	#UART_ADVFEATURE_AUTOBAUDRATE_ENABLE
 ((
ušt32_t
)
USART_CR2_ABREN
)

	)

613 
	#IS_UART_ADVFEATURE_AUTOBAUDRATE
(
AUTOBAUDRATE
è(((AUTOBAUDRATEè=ð
UART_ADVFEATURE_AUTOBAUDRATE_DISABLE
) || \

614 ((
AUTOBAUDRATE
è=ð
UART_ADVFEATURE_AUTOBAUDRATE_ENABLE
))

	)

622 
	#UART_ADVFEATURE_DMA_ENABLEONRXERROR
 ((
ušt32_t
)0x00000000)

	)

623 
	#UART_ADVFEATURE_DMA_DISABLEONRXERROR
 ((
ušt32_t
)
USART_CR3_DDRE
)

	)

624 
	#IS_UART_ADVFEATURE_DMAONRXERROR
(
DMA
è(((DMAè=ð
UART_ADVFEATURE_DMA_ENABLEONRXERROR
) || \

625 ((
DMA
è=ð
UART_ADVFEATURE_DMA_DISABLEONRXERROR
))

	)

633 
	#UART_ADVFEATURE_MSBFIRST_DISABLE
 ((
ušt32_t
)0x00000000)

	)

634 
	#UART_ADVFEATURE_MSBFIRST_ENABLE
 ((
ušt32_t
)
USART_CR2_MSBFIRST
)

	)

635 
	#IS_UART_ADVFEATURE_MSBFIRST
(
MSBFIRST
è(((MSBFIRSTè=ð
UART_ADVFEATURE_MSBFIRST_DISABLE
) || \

636 ((
MSBFIRST
è=ð
UART_ADVFEATURE_MSBFIRST_ENABLE
))

	)

644 
	#UART_ADVFEATURE_STOPMODE_DISABLE
 ((
ušt32_t
)0x00000000)

	)

645 
	#UART_ADVFEATURE_STOPMODE_ENABLE
 ((
ušt32_t
)
USART_CR1_UESM
)

	)

646 
	#IS_UART_ADVFEATURE_STOPMODE
(
STOPMODE
è(((STOPMODEè=ð
UART_ADVFEATURE_STOPMODE_DISABLE
) || \

647 ((
STOPMODE
è=ð
UART_ADVFEATURE_STOPMODE_ENABLE
))

	)

655 
	#UART_ADVFEATURE_MUTEMODE_DISABLE
 ((
ušt32_t
)0x00000000)

	)

656 
	#UART_ADVFEATURE_MUTEMODE_ENABLE
 ((
ušt32_t
)
USART_CR1_MME
)

	)

657 
	#IS_UART_MUTE_MODE
(
MUTE
è(((MUTEè=ð
UART_ADVFEATURE_MUTEMODE_DISABLE
) || \

658 ((
MUTE
è=ð
UART_ADVFEATURE_MUTEMODE_ENABLE
))

	)

666 
	#UART_CR2_ADDRESS_LSB_POS
 ((
ušt32_t
è24)

	)

674 
	#UART_WAKEUP_ON_ADDRESS
 ((
ušt32_t
)0x0000)

	)

675 
	#UART_WAKEUP_ON_STARTBIT
 ((
ušt32_t
)
USART_CR3_WUS_1
)

	)

676 
	#UART_WAKEUP_ON_READDATA_NONEMPTY
 ((
ušt32_t
)
USART_CR3_WUS
)

	)

677 
	#IS_UART_WAKEUP_SELECTION
(
WAKE
è(((WAKEè=ð
UART_WAKEUP_ON_ADDRESS
) || \

678 ((
WAKE
è=ð
UART_WAKEUP_ON_STARTBIT
) || \

679 ((
WAKE
è=ð
UART_WAKEUP_ON_READDATA_NONEMPTY
))

	)

687 
	#UART_DE_POLARITY_HIGH
 ((
ušt32_t
)0x00000000)

	)

688 
	#UART_DE_POLARITY_LOW
 ((
ušt32_t
)
USART_CR3_DEP
)

	)

689 
	#IS_UART_DE_POLARITY
(
POLARITY
è(((POLARITYè=ð
UART_DE_POLARITY_HIGH
) || \

690 ((
POLARITY
è=ð
UART_DE_POLARITY_LOW
))

	)

698 
	#UART_CR1_DEAT_ADDRESS_LSB_POS
 ((
ušt32_t
è21)

	)

706 
	#UART_CR1_DEDT_ADDRESS_LSB_POS
 ((
ušt32_t
è16)

	)

714 
	#UART_IT_MASK
 ((
ušt32_t
)0x001F)

	)

733 
	#__HAL_UART_RESET_HANDLE_STATE
(
__HANDLE__
è((__HANDLE__)->
S‹
 = 
HAL_UART_STATE_RESET
)

	)

738 
	#__HAL_UART_FLUSH_DRREGISTER
(
__HANDLE__
) \

740 
	`SET_BIT
((
__HANDLE__
)->
In¡ªû
->
RQR
, 
UART_RXDATA_FLUSH_REQUEST
); \

741 
	`SET_BIT
((
__HANDLE__
)->
In¡ªû
->
RQR
, 
UART_TXDATA_FLUSH_REQUEST
); \

742 } 0)

	)

763 
	#__HAL_UART_CLEAR_FLAG
(
__HANDLE__
, 
__FLAG__
è((__HANDLE__)->
In¡ªû
->
ICR
 = (__FLAG__))

	)

770 
	#__HAL_UART_CLEAR_PEFLAG
(
__HANDLE__
è
	`__HAL_UART_CLEAR_FLAG
(__HANDLE__,
UART_CLEAR_PEF
)

	)

776 
	#__HAL_UART_CLEAR_FEFLAG
(
__HANDLE__
è
	`__HAL_UART_CLEAR_FLAG
(__HANDLE__,
UART_CLEAR_FEF
)

	)

782 
	#__HAL_UART_CLEAR_NEFLAG
(
__HANDLE__
è
	`__HAL_UART_CLEAR_FLAG
(__HANDLE__,
UART_CLEAR_NEF
)

	)

788 
	#__HAL_UART_CLEAR_OREFLAG
(
__HANDLE__
è
	`__HAL_UART_CLEAR_FLAG
(__HANDLE__,
UART_CLEAR_OREF
)

	)

794 
	#__HAL_UART_CLEAR_IDLEFLAG
(
__HANDLE__
è
	`__HAL_UART_CLEAR_FLAG
(__HANDLE__,
UART_CLEAR_IDLEF
)

	)

824 
	#__HAL_UART_GET_FLAG
(
__HANDLE__
, 
__FLAG__
è(((__HANDLE__)->
In¡ªû
->
ISR
 & (__FLAG__)è=ð(__FLAG__))

	)

843 
	#__HAL_UART_ENABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è(((((
ušt8_t
)(__INTERRUPT__)è>> 5è=ð1)? ((__HANDLE__)->
In¡ªû
->
CR1
 |ð(1 << ((__INTERRUPT__è& 
UART_IT_MASK
))): \

844 ((((
ušt8_t
)(
__INTERRUPT__
)è>> 5è=ð2)? ((
__HANDLE__
)->
In¡ªû
->
CR2
 |ð(1 << ((__INTERRUPT__è& 
UART_IT_MASK
))): \

845 ((
__HANDLE__
)->
In¡ªû
->
CR3
 |ð(1 << ((
__INTERRUPT__
è& 
UART_IT_MASK
))))

	)

864 
	#__HAL_UART_DISABLE_IT
(
__HANDLE__
, 
__INTERRUPT__
è(((((
ušt8_t
)(__INTERRUPT__)è>> 5è=ð1)? ((__HANDLE__)->
In¡ªû
->
CR1
 &ð~ ((
ušt32_t
)1 << ((__INTERRUPT__è& 
UART_IT_MASK
))): \

865 ((((
ušt8_t
)(
__INTERRUPT__
)è>> 5è=ð2)? ((
__HANDLE__
)->
In¡ªû
->
CR2
 &ð~ ((
ušt32_t
)1 << ((__INTERRUPT__è& 
UART_IT_MASK
))): \

866 ((
__HANDLE__
)->
In¡ªû
->
CR3
 &ð~ ((
ušt32_t
)1 << ((
__INTERRUPT__
è& 
UART_IT_MASK
))))

	)

887 
	#__HAL_UART_GET_IT
(
__HANDLE__
, 
__IT__
è((__HANDLE__)->
In¡ªû
->
ISR
 & ((
ušt32_t
)1 << ((__IT__)>> 0x08)))

	)

906 
	#__HAL_UART_GET_IT_SOURCE
(
__HANDLE__
, 
__IT__
è((((((
ušt8_t
)(__IT__)è>> 5è=ð1)? (__HANDLE__)->
In¡ªû
->
CR1
:(((((uint8_t)(__IT__)) >> 5) == 2)? \

907 (
__HANDLE__
)->
In¡ªû
->
CR2
 : (__HANDLE__)->In¡ªû->
CR3
)è& ((
ušt32_t
)1 << (((
ušt16_t
)(
__IT__
)è& 
UART_IT_MASK
)))

	)

929 
	#__HAL_UART_CLEAR_IT
(
__HANDLE__
, 
__IT_CLEAR__
è((__HANDLE__)->
In¡ªû
->
ICR
 = (
ušt32_t
)(__IT_CLEAR__))

	)

943 
	#__HAL_UART_SEND_REQ
(
__HANDLE__
, 
__REQ__
è((__HANDLE__)->
In¡ªû
->
RQR
 |ð(
ušt32_t
)(__REQ__))

	)

949 
	#__HAL_UART_ONE_BIT_SAMPLE_ENABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR3
|ð
USART_CR3_ONEBIT
)

	)

955 
	#__HAL_UART_ONE_BIT_SAMPLE_DISABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR3
 &ð(
ušt32_t
)~((ušt32_t)
USART_CR3_ONEBIT
))

	)

962 
	#__HAL_UART_ENABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR1
 |ð
USART_CR1_UE
)

	)

969 
	#__HAL_UART_DISABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR1
 &ð~
USART_CR1_UE
)

	)

984 
	#__HAL_UART_HWCONTROL_CTS_ENABLE
(
__HANDLE__
) \

986 
	`SET_BIT
((
__HANDLE__
)->
In¡ªû
->
CR3
, 
USART_CR3_CTSE
); \

987 (
__HANDLE__
)->
In™
.
HwFlowCŽ
 |ð
USART_CR3_CTSE
; \

988 } 0)

	)

1003 
	#__HAL_UART_HWCONTROL_CTS_DISABLE
(
__HANDLE__
) \

1005 
	`CLEAR_BIT
((
__HANDLE__
)->
In¡ªû
->
CR3
, 
USART_CR3_CTSE
); \

1006 (
__HANDLE__
)->
In™
.
HwFlowCŽ
 &ð~(
USART_CR3_CTSE
); \

1007 } 0)

	)

1022 
	#__HAL_UART_HWCONTROL_RTS_ENABLE
(
__HANDLE__
) \

1024 
	`SET_BIT
((
__HANDLE__
)->
In¡ªû
->
CR3
, 
USART_CR3_RTSE
); \

1025 (
__HANDLE__
)->
In™
.
HwFlowCŽ
 |ð
USART_CR3_RTSE
; \

1026 } 0)

	)

1041 
	#__HAL_UART_HWCONTROL_RTS_DISABLE
(
__HANDLE__
) \

1043 
	`CLEAR_BIT
((
__HANDLE__
)->
In¡ªû
->
CR3
, 
USART_CR3_RTSE
);\

1044 (
__HANDLE__
)->
In™
.
HwFlowCŽ
 &ð~(
USART_CR3_RTSE
); \

1045 } 0)

	)

1051 
	#__HAL_UART_ONE_BIT_ENABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR3
|ð
USART_CR3_ONEBIT
)

	)

1057 
	#__HAL_UART_ONE_BIT_DISABLE
(
__HANDLE__
è((__HANDLE__)->
In¡ªû
->
CR3
 &ð(
ušt16_t
)~((ušt16_t)
USART_CR3_ONEBIT
))

	)

1065 
	#__DIV_LPUART
(
_PCLK_
, 
_BAUD_
è((
ušt32_t
)(((((
ušt64_t
)_PCLK_)*256.0))/(((ušt64_t)_BAUD_))))

	)

1072 
	#UART_DIV_SAMPLING8
(
_PCLK_
, 
_BAUD_
è(((_PCLK_)*2)/((_BAUD_)))

	)

1079 
	#UART_DIV_SAMPLING16
(
_PCLK_
, 
_BAUD_
è(((_PCLK_))/((_BAUD_)))

	)

1085 
	#UART_INSTANCE_LOWPOWER
(
__HANDLE__
è(((__HANDLE__)->
In¡ªû
 =ð
LPUART1
è? 
SET
 : 
RESET
 )

	)

1093 
	#IS_UART_BAUDRATE
(
BAUDRATE
è((BAUDRATEè< 4000001)

	)

1099 
	#IS_UART_7B_ADDRESS
(
ADDRESS
è((ADDRESSè<ð0x7F)

	)

1105 
	#IS_UART_4B_ADDRESS
(
ADDRESS
è((ADDRESSè<ð0xF)

	)

1111 
	#IS_UART_ASSERTIONTIME
(
TIME
è((TIMEè<ð0x1F)

	)

1117 
	#IS_UART_DEASSERTIONTIME
(
TIME
è((TIMEè<ð0x1F)

	)

1123 
	~"¡m32l0xx_h®_u¬t_ex.h
"

1137 
HAL_StusTy³Def
 
HAL_UART_In™
(
UART_HªdËTy³Def
 *
hu¬t
);

1138 
HAL_StusTy³Def
 
HAL_H®fDu¶ex_In™
(
UART_HªdËTy³Def
 *
hu¬t
);

1139 
HAL_StusTy³Def
 
HAL_LIN_In™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
B»akD‘eùL’gth
);

1140 
HAL_StusTy³Def
 
HAL_MuÉiProûssÜ_In™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 
Add»ss
, 
ušt32_t
 
WakeUpM‘hod
);

1141 
HAL_StusTy³Def
 
HAL_UART_DeIn™
 (
UART_HªdËTy³Def
 *
hu¬t
);

1142 
HAL_UART_M¥In™
(
UART_HªdËTy³Def
 *
hu¬t
);

1143 
HAL_UART_M¥DeIn™
(
UART_HªdËTy³Def
 *
hu¬t
);

1152 
HAL_StusTy³Def
 
HAL_UART_T¿nsm™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

1153 
HAL_StusTy³Def
 
HAL_UART_Reûive
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
);

1154 
HAL_StusTy³Def
 
HAL_UART_T¿nsm™_IT
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

1155 
HAL_StusTy³Def
 
HAL_UART_Reûive_IT
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

1156 
HAL_StusTy³Def
 
HAL_UART_T¿nsm™_DMA
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

1157 
HAL_StusTy³Def
 
HAL_UART_Reûive_DMA
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
);

1158 
HAL_StusTy³Def
 
HAL_UART_DMAPau£
(
UART_HªdËTy³Def
 *
hu¬t
);

1159 
HAL_StusTy³Def
 
HAL_UART_DMAResume
(
UART_HªdËTy³Def
 *
hu¬t
);

1160 
HAL_StusTy³Def
 
HAL_UART_DMAStÝ
(
UART_HªdËTy³Def
 *
hu¬t
);

1161 
HAL_UART_IRQHªdËr
(
UART_HªdËTy³Def
 *
hu¬t
);

1162 
HAL_UART_TxH®fC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
);

1163 
HAL_UART_TxC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
);

1164 
HAL_UART_RxH®fC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
);

1165 
HAL_UART_RxC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
);

1166 
HAL_UART_E¼ÜC®lback
(
UART_HªdËTy³Def
 *
hu¬t
);

1174 
HAL_StusTy³Def
 
HAL_MuÉiProûssÜ_EÇbËMu‹Mode
(
UART_HªdËTy³Def
 *
hu¬t
);

1175 
HAL_StusTy³Def
 
HAL_MuÉiProûssÜ_Di§bËMu‹Mode
(
UART_HªdËTy³Def
 *
hu¬t
);

1176 
HAL_MuÉiProûssÜ_EÁ”Mu‹Mode
(
UART_HªdËTy³Def
 *
hu¬t
);

1177 
HAL_StusTy³Def
 
HAL_H®fDu¶ex_EÇbËT¿nsm™‹r
(
UART_HªdËTy³Def
 *
hu¬t
);

1178 
HAL_StusTy³Def
 
HAL_H®fDu¶ex_EÇbËReûiv”
(
UART_HªdËTy³Def
 *
hu¬t
);

1179 
HAL_StusTy³Def
 
HAL_LIN_S’dB»ak
(
UART_HªdËTy³Def
 *
hu¬t
);

1180 
HAL_UART_S‹Ty³Def
 
HAL_UART_G‘S‹
(
UART_HªdËTy³Def
 *
hu¬t
);

1181 
ušt32_t
 
HAL_UART_G‘E¼Ü
(
UART_HªdËTy³Def
 *
hu¬t
);

1192 
UART_S‘CÚfig
(
UART_HªdËTy³Def
 *
hu¬t
);

1193 
HAL_StusTy³Def
 
UART_CheckIdËS‹
(
UART_HªdËTy³Def
 *
hu¬t
);

1194 
HAL_StusTy³Def
 
UART_Wa™OnFÏgUÁžTimeout
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
FÏg
, 
FÏgStus
 
Stus
, ušt32_ˆ
Timeout
);

1195 
UART_AdvF—tu»CÚfig
(
UART_HªdËTy³Def
 *
hu¬t
);

1218 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_uart_ex.h

39 #iâdeà
__STM32L0xx_HAL_UART_EX_H


40 
	#__STM32L0xx_HAL_UART_EX_H


	)

42 #ifdeà
__ýlu¥lus


47 
	~"¡m32l0xx_h®_def.h
"

73 
ušt32_t
 
WakeUpEv’t
;

78 
ušt16_t
 
Add»ssL’gth
;

81 
ušt8_t
 
Add»ss
;

82 } 
	tUART_WakeUpTy³Def
;

99 
	#UART_WORDLENGTH_7B
 ((
ušt32_t
)
USART_CR1_M1
)

	)

100 
	#UART_WORDLENGTH_8B
 ((
ušt32_t
)0x0000)

	)

101 
	#UART_WORDLENGTH_9B
 ((
ušt32_t
)
USART_CR1_M0
)

	)

102 
	#IS_UART_WORD_LENGTH
(
LENGTH
è(((LENGTHè=ð
UART_WORDLENGTH_7B
) || \

103 ((
LENGTH
è=ð
UART_WORDLENGTH_8B
) || \

104 ((
LENGTH
è=ð
UART_WORDLENGTH_9B
))

	)

112 
	#UART_ADVFEATURE_AUTOBAUDRATE_ONSTARTBIT
 ((
ušt32_t
)0x0000)

	)

113 
	#UART_ADVFEATURE_AUTOBAUDRATE_ONFALLINGEDGE
 ((
ušt32_t
)
USART_CR2_ABRMODE_0
)

	)

114 
	#UART_ADVFEATURE_AUTOBAUDRATE_ON0X7FFRAME
 ((
ušt32_t
)
USART_CR2_ABRMODE_1
)

	)

115 
	#UART_ADVFEATURE_AUTOBAUDRATE_ON0X55FRAME
 ((
ušt32_t
)
USART_CR2_ABRMODE
)

	)

116 
	#IS_UART_ADVFEATURE_AUTOBAUDRATEMODE
(
MODE
è(((MODEè=ð
UART_ADVFEATURE_AUTOBAUDRATE_ONSTARTBIT
) || \

117 ((
MODE
è=ð
UART_ADVFEATURE_AUTOBAUDRATE_ONFALLINGEDGE
) || \

118 ((
MODE
è=ð
UART_ADVFEATURE_AUTOBAUDRATE_ON0X7FFRAME
) || \

119 ((
MODE
è=ð
UART_ADVFEATURE_AUTOBAUDRATE_ON0X55FRAME
))

	)

127 
	#UART_ADDRESS_DETECT_4B
 ((
ušt32_t
)0x00000000)

	)

128 
	#UART_ADDRESS_DETECT_7B
 ((
ušt32_t
)
USART_CR2_ADDM7
)

	)

129 
	#IS_UART_ADDRESSLENGTH_DETECT
(
ADDRESS
è(((ADDRESSè=ð
UART_ADDRESS_DETECT_4B
) || \

130 ((
ADDRESS
è=ð
UART_ADDRESS_DETECT_7B
))

	)

139 
	#UART_WAKEUPMETHOD_IDLELINE
 ((
ušt32_t
)0x00000000)

	)

140 
	#UART_WAKEUPMETHOD_ADDRESSMARK
 ((
ušt32_t
)
USART_CR1_WAKE
)

	)

141 
	#IS_UART_WAKEUPMETHOD
(
WAKEUP
è(((WAKEUPè=ð
UART_WAKEUPMETHOD_IDLELINE
) || \

142 ((
WAKEUP
è=ð
UART_WAKEUPMETHOD_ADDRESSMARK
))

	)

162 #ià
defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
è|| defšed (
STM32L011xx
è|| defšed (
STM32L021xx
)

163 
	#UART_GETCLOCKSOURCE
(
__HANDLE__
,
__CLOCKSOURCE__
) \

165 if((
__HANDLE__
)->
In¡ªû
 =ð
USART2
) \

167 
	`__HAL_RCC_GET_USART2_SOURCE
()) \

169 
RCC_USART2CLKSOURCE_PCLK1
: \

170 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_PCLK1
; \

172 
RCC_USART2CLKSOURCE_HSI
: \

173 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_HSI
; \

175 
RCC_USART2CLKSOURCE_SYSCLK
: \

176 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_SYSCLK
; \

178 
RCC_USART2CLKSOURCE_LSE
: \

179 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_LSE
; \

185 if((
__HANDLE__
)->
In¡ªû
 =ð
LPUART1
) \

187 
	`__HAL_RCC_GET_LPUART1_SOURCE
()) \

189 
RCC_LPUART1CLKSOURCE_PCLK1
: \

190 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_PCLK1
; \

192 
RCC_LPUART1CLKSOURCE_HSI
: \

193 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_HSI
; \

195 
RCC_LPUART1CLKSOURCE_SYSCLK
: \

196 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_SYSCLK
; \

198 
RCC_LPUART1CLKSOURCE_LSE
: \

199 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_LSE
; \

205 } 0)

	)

209 
	#UART_GETCLOCKSOURCE
(
__HANDLE__
,
__CLOCKSOURCE__
) \

211 if((
__HANDLE__
)->
In¡ªû
 =ð
USART1
) \

213 
	`__HAL_RCC_GET_USART1_SOURCE
()) \

215 
RCC_USART1CLKSOURCE_PCLK2
: \

216 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_PCLK2
; \

218 
RCC_USART1CLKSOURCE_HSI
: \

219 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_HSI
; \

221 
RCC_USART1CLKSOURCE_SYSCLK
: \

222 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_SYSCLK
; \

224 
RCC_USART1CLKSOURCE_LSE
: \

225 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_LSE
; \

231 if((
__HANDLE__
)->
In¡ªû
 =ð
USART2
) \

233 
	`__HAL_RCC_GET_USART2_SOURCE
()) \

235 
RCC_USART2CLKSOURCE_PCLK1
: \

236 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_PCLK1
; \

238 
RCC_USART2CLKSOURCE_HSI
: \

239 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_HSI
; \

241 
RCC_USART2CLKSOURCE_SYSCLK
: \

242 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_SYSCLK
; \

244 
RCC_USART2CLKSOURCE_LSE
: \

245 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_LSE
; \

251 if((
__HANDLE__
)->
In¡ªû
 =ð
LPUART1
) \

253 
	`__HAL_RCC_GET_LPUART1_SOURCE
()) \

255 
RCC_LPUART1CLKSOURCE_PCLK1
: \

256 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_PCLK1
; \

258 
RCC_LPUART1CLKSOURCE_HSI
: \

259 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_HSI
; \

261 
RCC_LPUART1CLKSOURCE_SYSCLK
: \

262 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_SYSCLK
; \

264 
RCC_LPUART1CLKSOURCE_LSE
: \

265 (
__CLOCKSOURCE__
èð
UART_CLOCKSOURCE_LSE
; \

271 } 0)

	)

283 
	#UART_MASK_COMPUTATION
(
__HANDLE__
) \

285 ià((
__HANDLE__
)->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_9B
) \

287 ià((
__HANDLE__
)->
In™
.
P¬™y
 =ð
UART_PARITY_NONE
) \

289 (
__HANDLE__
)->
Mask
 = 0x01FF ; \

293 (
__HANDLE__
)->
Mask
 = 0x00FF ; \

296 ià((
__HANDLE__
)->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_8B
) \

298 ià((
__HANDLE__
)->
In™
.
P¬™y
 =ð
UART_PARITY_NONE
) \

300 (
__HANDLE__
)->
Mask
 = 0x00FF ; \

304 (
__HANDLE__
)->
Mask
 = 0x007F ; \

307 ià((
__HANDLE__
)->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_7B
) \

309 ià((
__HANDLE__
)->
In™
.
P¬™y
 =ð
UART_PARITY_NONE
) \

311 (
__HANDLE__
)->
Mask
 = 0x007F ; \

315 (
__HANDLE__
)->
Mask
 = 0x003F ; \

318 } 0)

	)

333 
HAL_StusTy³Def
 
HAL_RS485Ex_In™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
PÞ¬™y
, ušt32_ˆ
As£¹iÚTime
, ušt32_ˆ
D—s£¹iÚTime
);

342 
HAL_StusTy³Def
 
HAL_UARTEx_StÝModeWakeUpSourûCÚfig
(
UART_HªdËTy³Def
 *
hu¬t
, 
UART_WakeUpTy³Def
 
WakeUpS–eùiÚ
);

343 
HAL_StusTy³Def
 
HAL_UARTEx_EÇbËStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
);

344 
HAL_StusTy³Def
 
HAL_UARTEx_EÇbËClockStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
);

345 
HAL_StusTy³Def
 
HAL_UARTEx_Di§bËStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
);

346 
HAL_StusTy³Def
 
HAL_UARTEx_Di§bËClockStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
);

347 
HAL_UARTEx_WakeupC®lback
(
UART_HªdËTy³Def
 *
hu¬t
);

350 
HAL_StusTy³Def
 
HAL_MuÉiProûssÜEx_Add»ssL’gth_S‘
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
Add»ssL’gth
);

378 #ifdeà
__ýlu¥lus


	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal.c

54 
	~"¡m32l0xx_h®.h
"

60 #ifdeà
HAL_MODULE_ENABLED


78 
	#__STM32L0xx_HAL_VERSION_MAIN
 (0x01è

	)

79 
	#__STM32L0xx_HAL_VERSION_SUB1
 (0x05è

	)

80 
	#__STM32L0xx_HAL_VERSION_SUB2
 (0x00è

	)

81 
	#__STM32L0xx_HAL_VERSION_RC
 (0x00è

	)

82 
	#__STM32L0xx_HAL_VERSION
 ((
__STM32L0xx_HAL_VERSION_MAIN
 << 24)\

83 |(
__STM32L0xx_HAL_VERSION_SUB1
 << 16)\

84 |(
__STM32L0xx_HAL_VERSION_SUB2
 << 8 )\

85 |(
__STM32L0xx_HAL_VERSION_RC
))

	)

87 
	#IDCODE_DEVID_MASK
 ((
ušt32_t
)0x00000FFF)

	)

99 
__IO
 
ušt32_t
 
	guwTick
;

154 
HAL_StusTy³Def
 
	$HAL_In™
()

157 #ià(
BUFFER_CACHE_DISABLE
 != 0)

158 
	`__HAL_FLASH_BUFFER_CACHE_DISABLE
();

161 #ià(
PREREAD_ENABLE
 != 0)

162 
	`__HAL_FLASH_PREREAD_BUFFER_ENABLE
();

165 #ià(
PREFETCH_ENABLE
 != 0)

166 
	`__HAL_FLASH_PREFETCH_BUFFER_ENABLE
();

171 
	`HAL_In™Tick
(
TICK_INT_PRIORITY
);

174 
	`HAL_M¥In™
();

177  
HAL_OK
;

178 
	}
}

186 
HAL_StusTy³Def
 
	$HAL_DeIn™
()

189 
	`__HAL_RCC_APB1_FORCE_RESET
();

190 
	`__HAL_RCC_APB1_RELEASE_RESET
();

192 
	`__HAL_RCC_APB2_FORCE_RESET
();

193 
	`__HAL_RCC_APB2_RELEASE_RESET
();

195 
	`__HAL_RCC_AHB_FORCE_RESET
();

196 
	`__HAL_RCC_AHB_RELEASE_RESET
();

198 
	`__HAL_RCC_IOP_FORCE_RESET
();

199 
	`__HAL_RCC_IOP_RELEASE_RESET
();

202 
	`HAL_M¥DeIn™
();

205  
HAL_OK
;

206 
	}
}

212 
__w—k
 
	$HAL_M¥In™
()

217 
	}
}

223 
__w—k
 
	$HAL_M¥DeIn™
()

228 
	}
}

247 
__w—k
 
HAL_StusTy³Def
 
	$HAL_In™Tick
(
ušt32_t
 
TickPriÜ™y
)

250 
	`HAL_SYSTICK_CÚfig
(
	`HAL_RCC_G‘HCLKF»q
()/1000);

253 
	`HAL_NVIC_S‘PriÜ™y
(
SysTick_IRQn
, 
TickPriÜ™y
 ,0);

256  
HAL_OK
;

257 
	}
}

294 
__w—k
 
	$HAL_IncTick
()

296 
uwTick
++;

297 
	}
}

305 
__w—k
 
ušt32_t
 
	$HAL_G‘Tick
()

307  
uwTick
;

308 
	}
}

320 
__w—k
 
	$HAL_D–ay
(
__IO
 
ušt32_t
 
D–ay
)

322 
ušt32_t
 
tick¡¬t
 = 0;

323 
tick¡¬t
 = 
	`HAL_G‘Tick
();

324 (
	`HAL_G‘Tick
(è- 
tick¡¬t
è< 
D–ay
)

327 
	}
}

339 
__w—k
 
	$HAL_Su¥’dTick
()

342 
SysTick
->
CTRL
 &ð~
SysTick_CTRL_TICKINT_Msk
;

343 
	}
}

355 
__w—k
 
	$HAL_ResumeTick
()

358 
SysTick
->
CTRL
 |ð
SysTick_CTRL_TICKINT_Msk
;

359 
	}
}

365 
ušt32_t
 
	$HAL_G‘H®V”siÚ
()

367  
__STM32L0xx_HAL_VERSION
;

368 
	}
}

374 
ušt32_t
 
	$HAL_G‘REVID
()

376 ((
DBGMCU
->
IDCODE
) >> 16);

377 
	}
}

383 
ušt32_t
 
	$HAL_G‘DEVID
()

385 ((
DBGMCU
->
IDCODE
è& 
IDCODE_DEVID_MASK
);

386 
	}
}

392 
	$HAL_DBGMCU_EÇbËDBGSË•Mode
()

394 
	`SET_BIT
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG_SLEEP
);

395 
	}
}

401 
	$HAL_DBGMCU_Di§bËDBGSË•Mode
()

403 
	`CLEAR_BIT
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG_SLEEP
);

404 
	}
}

410 
	$HAL_DBGMCU_EÇbËDBGStÝMode
()

412 
	`SET_BIT
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG_STOP
);

413 
	}
}

419 
	$HAL_DBGMCU_Di§bËDBGStÝMode
()

421 
	`CLEAR_BIT
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG_STOP
);

422 
	}
}

428 
	$HAL_DBGMCU_EÇbËDBGSndbyMode
()

430 
	`SET_BIT
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG_STANDBY
);

431 
	}
}

437 
	$HAL_DBGMCU_Di§bËDBGSndbyMode
()

439 
	`CLEAR_BIT
(
DBGMCU
->
CR
, 
DBGMCU_CR_DBG_STANDBY
);

440 
	}
}

451 
	$HAL_DBGMCU_DBG_EÇbËLowPow”CÚfig
(
ušt32_t
 
P”h
)

454 
	`as£¹_·¿m
(
	`IS_DBGMCU_PERIPH
(
P”h
));

456 
DBGMCU
->
CR
 |ð
P”h
;

458 
	}
}

468 
	$HAL_DBGMCU_DBG_Di§bËLowPow”CÚfig
(
ušt32_t
 
P”h
)

471 
	`as£¹_·¿m
(
	`IS_DBGMCU_PERIPH
(
P”h
));

473 
DBGMCU
->
CR
 &ð~
P”h
;

475 
	}
}

485 
ušt32_t
 
	$HAL_SYSCFG_G‘BoÙMode
()

487  (
SYSCFG
->
CFGR1
 & 
SYSCFG_CFGR1_BOOT_MODE
);

488 
	}
}

494 
	$HAL_SYSCFG_EÇbËVREFINT
()

497 
	`SET_BIT
(
SYSCFG
->
CFGR3
, 
SYSCFG_CFGR3_EN_VREFINT
);

498 
	}
}

504 
	$HAL_SYSCFG_Di§bËVREFINT
()

507 
	`CLEAR_BIT
(
SYSCFG
->
CFGR3
,
SYSCFG_CFGR3_EN_VREFINT
);

508 
	}
}

521 
	$HAL_SYSCFG_VREFINT_OuutS–eù
(
ušt32_t
 
SYSCFG_V»fšt_OUTPUT
)

524 
	`as£¹_·¿m
(
	`IS_SYSCFG_VREFINT_OUT_SELECT
(
SYSCFG_V»fšt_OUTPUT
));

527 
SYSCFG
->
CFGR3
 &ð~(
SYSCFG_CFGR3_VREF_OUT
);

528 
SYSCFG
->
CFGR3
 |ð(
ušt32_t
)(
SYSCFG_V»fšt_OUTPUT
);

529 
	}
}

535 
	$HAL_SYSCFG_EÇbË_Lock_VREFINT
()

538 
	`SET_BIT
(
SYSCFG
->
CFGR3
, 
SYSCFG_CFGR3_REF_LOCK
);

539 
	}
}

545 
	$HAL_SYSCFG_Di§bË_Lock_VREFINT
()

548 
	`CLEAR_BIT
(
SYSCFG
->
CFGR3
, 
SYSCFG_CFGR3_REF_LOCK
);

549 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_adc.c

263 
	~"¡m32l0xx_h®.h
"

269 #ifdeà
HAL_ADC_MODULE_ENABLED


286 
	#ADC_STAB_DELAY_US
 ((
ušt32_t
è1)

	)

291 
	#ADC_TEMPSENSOR_DELAY_US
 ((
ušt32_t
è10)

	)

302 
HAL_StusTy³Def
 
ADC_EÇbË
(
ADC_HªdËTy³Def
* 
hadc
);

303 
HAL_StusTy³Def
 
ADC_Di§bË
(
ADC_HªdËTy³Def
* 
hadc
);

304 
HAL_StusTy³Def
 
ADC_CÚv”siÚStÝ
(
ADC_HªdËTy³Def
* 
hadc
);

305 
ADC_DMACÚvC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

306 
ADC_DMAH®fCÚvC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

307 
ADC_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
);

308 
ADC_D–ayMiüoSecÚd
(
ušt32_t
 
miüoSecÚd
);

361 
HAL_StusTy³Def
 
	$HAL_ADC_In™
(
ADC_HªdËTy³Def
* 
hadc
)

365 if(
hadc
 =ð
NULL
)

367  
HAL_ERROR
;

371 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

372 
	`as£¹_·¿m
(
	`IS_ADC_CLOCKPRESCALER
(
hadc
->
In™
.
ClockP»sÿËr
));

373 
	`as£¹_·¿m
(
	`IS_ADC_RESOLUTION
(
hadc
->
In™
.
ResÞutiÚ
));

374 
	`as£¹_·¿m
(
	`IS_ADC_SAMPLE_TIME
(
hadc
->
In™
.
Sam¶šgTime
));

375 
	`as£¹_·¿m
(
	`IS_ADC_SCAN_MODE
(
hadc
->
In™
.
SÿnCÚvMode
));

376 
	`as£¹_·¿m
(
	`IS_ADC_DATA_ALIGN
(
hadc
->
In™
.
D©aAlign
));

377 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
CÚtšuousCÚvMode
));

378 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
DiscÚtšuousCÚvMode
));

379 
	`as£¹_·¿m
(
	`IS_ADC_EXTTRIG_EDGE
(
hadc
->
In™
.
Ex‹º®TrigCÚvEdge
));

380 
	`as£¹_·¿m
(
	`IS_ADC_EXTTRIG
(
hadc
->
In™
.
Ex‹º®TrigCÚv
));

381 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
DMACÚtšuousReque¡s
));

382 
	`as£¹_·¿m
(
	`IS_ADC_OVERRUN
(
hadc
->
In™
.
Ov”run
));

383 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
LowPow”AutoWa™
));

384 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
LowPow”F»qu’cyMode
));

385 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
LowPow”AutoPow”Off
));

386 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
Ov”§m¶šgMode
));

396 if(
hadc
->
S‹
 =ð
HAL_ADC_STATE_RESET
)

399 
	`ADC_CLEAR_ERRORCODE
(
hadc
);

402 
hadc
->
Lock
 = 
HAL_UNLOCKED
;

405 
	`HAL_ADC_M¥In™
(
hadc
);

413 ià(
	`HAL_IS_BIT_SET
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
) ||

414 (
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è!ð
RESET
) )

417 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

420 
	`__HAL_UNLOCK
(
hadc
);

421  
HAL_ERROR
;

425 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

426 
HAL_ADC_STATE_REG_BUSY
,

427 
HAL_ADC_STATE_BUSY_INTERNAL
);

434 ià(
	`ADC_IS_ENABLE
(
hadc
è=ð
RESET
)

446 
	`__HAL_ADC_CLOCK_PRESCALER
(
hadc
);

450 
hadc
->
In¡ªû
->
CFGR1
 &ð~Ð
ADC_CFGR1_RES
);

451 
hadc
->
In¡ªû
->
CFGR1
 |ðhadc->
In™
.
ResÞutiÚ
;

455 
ADC
->
CCR
 &ð(
ušt32_t
)~
ADC_CCR_LFMEN
;

456 
ADC
->
CCR
 |=
	`__HAL_ADC_CCR_LOWFREQUENCY
(
hadc
->
In™
.
LowPow”F»qu’cyMode
);

459 ià(
	`HAL_IS_BIT_CLR
(
hadc
->
In¡ªû
->
CR
, 
ADC_CR_ADVREGEN
))

462 
hadc
->
In¡ªû
->
CR
 |ð
ADC_CR_ADVREGEN
;

476 
hadc
->
In¡ªû
->
CFGR1
 &ð~(
ADC_CFGR1_ALIGN
 |

477 
ADC_CFGR1_SCANDIR
 |

478 
ADC_CFGR1_EXTSEL
 |

479 
ADC_CFGR1_EXTEN
 |

480 
ADC_CFGR1_CONT
 |

481 
ADC_CFGR1_DMACFG
 |

482 
ADC_CFGR1_OVRMOD
 |

483 
ADC_CFGR1_AUTDLY
 |

484 
ADC_CFGR1_AUTOFF
 |

485 
ADC_CFGR1_DISCEN
);

487 
hadc
->
In¡ªû
->
CFGR1
 |ð(hadc->
In™
.
D©aAlign
 |

488 
	`ADC_SCANDIR
(
hadc
->
In™
.
SÿnCÚvMode
) |

489 
	`ADC_CONTINUOUS
(
hadc
->
In™
.
CÚtšuousCÚvMode
) |

490 
	`ADC_DMACONTREQ
(
hadc
->
In™
.
DMACÚtšuousReque¡s
) |

491 
hadc
->
In™
.
Ov”run
 |

492 
	`__HAL_ADC_CFGR1_AutoD–ay
(
hadc
->
In™
.
LowPow”AutoWa™
) |

493 
	`__HAL_ADC_CFGR1_AUTOFF
(
hadc
->
In™
.
LowPow”AutoPow”Off
));

500 ià(
hadc
->
In™
.
Ex‹º®TrigCÚv
 !ð
ADC_SOFTWARE_START
)

502 
hadc
->
In¡ªû
->
CFGR1
 |ðhadc->
In™
.
Ex‹º®TrigCÚv
 |

503 
hadc
->
In™
.
Ex‹º®TrigCÚvEdge
;

507 ià(
hadc
->
In™
.
DiscÚtšuousCÚvMode
 =ð
ENABLE
)

509 ià(
hadc
->
In™
.
CÚtšuousCÚvMode
 =ð
DISABLE
)

512 
hadc
->
In¡ªû
->
CFGR1
 |ð(
ADC_CFGR1_DISCEN
);

521 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

524 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

528 ià(
hadc
->
In™
.
Ov”§m¶šgMode
 =ð
ENABLE
)

530 
	`as£¹_·¿m
(
	`IS_ADC_OVERSAMPLING_RATIO
(
hadc
->
In™
.
Ov”§m¶e
.
R©io
));

531 
	`as£¹_·¿m
(
	`IS_ADC_RIGHT_BIT_SHIFT
(
hadc
->
In™
.
Ov”§m¶e
.
RightB™Shiá
));

532 
	`as£¹_·¿m
(
	`IS_ADC_TRIGGERED_OVERSAMPLING_MODE
(
hadc
->
In™
.
Ov”§m¶e
.
Trigg”edMode
));

539 
hadc
->
In¡ªû
->
CFGR2
 &ð~Ð
ADC_CFGR2_OVSR
 |

540 
ADC_CFGR2_OVSS
 |

541 
ADC_CFGR2_TOVS
 );

543 
hadc
->
In¡ªû
->
CFGR2
 |ðÐhadc->
In™
.
Ov”§m¶e
.
R©io
 |

544 
hadc
->
In™
.
Ov”§m¶e
.
RightB™Shiá
 |

545 
hadc
->
In™
.
Ov”§m¶e
.
Trigg”edMode
 );

548 
hadc
->
In¡ªû
->
CFGR2
 |ð
ADC_CFGR2_OVSE
;

552 if(
	`HAL_IS_BIT_SET
(
hadc
->
In¡ªû
->
CFGR2
, 
ADC_CFGR2_OVSE
))

555 
hadc
->
In¡ªû
->
CFGR2
 &ð~
ADC_CFGR2_OVSE
;

560 
hadc
->
In¡ªû
->
SMPR
 &ð(
ušt32_t
)(~
ADC_SMPR_SMPR
);

563 
hadc
->
In¡ªû
->
SMPR
 |ðhadc->
In™
.
Sam¶šgTime
;

566 
	`ADC_CLEAR_ERRORCODE
(
hadc
);

569 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

570 
HAL_ADC_STATE_BUSY_INTERNAL
,

571 
HAL_ADC_STATE_READY
);

575  
HAL_OK
;

576 
	}
}

590 
HAL_StusTy³Def
 
	$HAL_ADC_DeIn™
(
ADC_HªdËTy³Def
* 
hadc
)

592 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

595 if(
hadc
 =ð
NULL
)

597  
HAL_ERROR
;

601 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

604 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_BUSY_INTERNAL
);

607 
tmp_h®_¡©us
 = 
	`ADC_CÚv”siÚStÝ
(
hadc
);

610 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

613 
tmp_h®_¡©us
 = 
	`ADC_Di§bË
(
hadc
);

616 ià(
tmp_h®_¡©us
 !ð
HAL_ERROR
)

619 
hadc
->
S‹
 = 
HAL_ADC_STATE_READY
;

626 ià(
tmp_h®_¡©us
 !ð
HAL_ERROR
)

631 
	`__HAL_ADC_DISABLE_IT
(
hadc
, (
ADC_IT_AWD
 | 
ADC_IT_OVR
 | 
ADC_IT_EOCAL
 | 
ADC_IT_EOS
 | \

632 
ADC_IT_EOC
 | 
ADC_IT_RDY
 | 
ADC_IT_EOSMP
 ));

636 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, (
ADC_FLAG_AWD
 | 
ADC_FLAG_EOCAL
 | 
ADC_FLAG_OVR
 | 
ADC_FLAG_EOS
 | \

637 
ADC_FLAG_EOC
 | 
ADC_FLAG_EOSMP
 | 
ADC_FLAG_RDY
));

644 
hadc
->
In¡ªû
->
CR
 &ð~
ADC_CR_ADVREGEN
;

650 
hadc
->
In¡ªû
->
CFGR1
 &ð~(
ADC_CFGR1_AWDCH
 | 
ADC_CFGR1_AWDEN
 | 
ADC_CFGR1_AWDSGL
 | \

651 
ADC_CFGR1_DISCEN
 | 
ADC_CFGR1_AUTOFF
 | 
ADC_CFGR1_AUTDLY
 | \

652 
ADC_CFGR1_CONT
 | 
ADC_CFGR1_OVRMOD
 | 
ADC_CFGR1_EXTEN
 | \

653 
ADC_CFGR1_EXTSEL
 | 
ADC_CFGR1_ALIGN
 | 
ADC_CFGR1_RES
 | \

654 
ADC_CFGR1_SCANDIR
| 
ADC_CFGR1_DMACFG
 | 
ADC_CFGR1_DMAEN
);

657 
hadc
->
In¡ªû
->
CFGR2
 &ð~(
ADC_CFGR2_TOVS
 | 
ADC_CFGR2_OVSS
 | 
ADC_CFGR2_OVSR
 | \

658 
ADC_CFGR2_OVSE
 | 
ADC_CFGR2_CKMODE
 );

662 
hadc
->
In¡ªû
->
SMPR
 &ð~(
ADC_SMPR_SMPR
);

665 
hadc
->
In¡ªû
->
TR
 &ð~(
ADC_TR_LT
 | 
ADC_TR_HT
);

668 
hadc
->
In¡ªû
->
CALFACT
 &ð~(
ADC_CALFACT_CALFACT
);

678 
hadc
->
In¡ªû
->
CALFACT
 &ð~(
ADC_CALFACT_CALFACT
);

690 
	`HAL_ADC_M¥DeIn™
(
hadc
);

693 
	`ADC_CLEAR_ERRORCODE
(
hadc
);

696 
hadc
->
S‹
 = 
HAL_ADC_STATE_RESET
;

700 
	`__HAL_UNLOCK
(
hadc
);

703  
tmp_h®_¡©us
;

704 
	}
}

712 
__w—k
 
	$HAL_ADC_M¥In™
(
ADC_HªdËTy³Def
* 
hadc
)

715 
	`UNUSED
(
hadc
);

720 
	}
}

727 
__w—k
 
	$HAL_ADC_M¥DeIn™
(
ADC_HªdËTy³Def
* 
hadc
)

730 
	`UNUSED
(
hadc
);

735 
	}
}

770 
HAL_StusTy³Def
 
	$HAL_ADC_S¹
(
ADC_HªdËTy³Def
* 
hadc
)

772 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

775 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

778 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

781 
	`__HAL_LOCK
(
hadc
);

786 ià(
hadc
->
In™
.
LowPow”AutoPow”Off
 !ð
ENABLE
)

788 
tmp_h®_¡©us
 = 
	`ADC_EÇbË
(
hadc
);

792 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

797 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

798 
HAL_ADC_STATE_READY
 | 
HAL_ADC_STATE_REG_EOC
 | 
HAL_ADC_STATE_REG_OVR
 | 
HAL_ADC_STATE_REG_EOSMP
,

799 
HAL_ADC_STATE_REG_BUSY
);

802 
	`ADC_CLEAR_ERRORCODE
(
hadc
);

807 
	`__HAL_UNLOCK
(
hadc
);

812 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, (
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
 | 
ADC_FLAG_OVR
));

818 
hadc
->
In¡ªû
->
CR
 |ð
ADC_CR_ADSTART
;

823 
tmp_h®_¡©us
 = 
HAL_BUSY
;

827  
tmp_h®_¡©us
;

828 
	}
}

835 
HAL_StusTy³Def
 
	$HAL_ADC_StÝ
(
ADC_HªdËTy³Def
* 
hadc
)

837 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

840 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

843 
	`__HAL_LOCK
(
hadc
);

846 
tmp_h®_¡©us
 = 
	`ADC_CÚv”siÚStÝ
(
hadc
);

849 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

852 
tmp_h®_¡©us
 = 
	`ADC_Di§bË
(
hadc
);

855 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

858 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

859 
HAL_ADC_STATE_REG_BUSY
,

860 
HAL_ADC_STATE_READY
);

865 
	`__HAL_UNLOCK
(
hadc
);

868  
tmp_h®_¡©us
;

869 
	}
}

889 
HAL_StusTy³Def
 
	$HAL_ADC_PÞlFÜCÚv”siÚ
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
Timeout
)

891 
ušt32_t
 
tick¡¬t
;

892 
ušt32_t
 
tmp_FÏg_EOC
;

895 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

896 
	`as£¹_·¿m
(
	`IS_ADC_EOC_SELECTION
(
hadc
->
In™
.
EOCS–eùiÚ
));

899 ià(
hadc
->
In™
.
EOCS–eùiÚ
 =ð
ADC_EOC_SEQ_CONV
)

901 
tmp_FÏg_EOC
 = 
ADC_FLAG_EOS
;

912 ià(
	`HAL_IS_BIT_SET
(
hadc
->
In¡ªû
->
CFGR1
, 
ADC_CFGR1_DMAEN
))

915 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

918 
	`__HAL_UNLOCK
(
hadc
);

920  
HAL_ERROR
;

924 
tmp_FÏg_EOC
 = (
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
);

929 
tick¡¬t
 = 
	`HAL_G‘Tick
();

932 
	`HAL_IS_BIT_CLR
(
hadc
->
In¡ªû
->
ISR
, 
tmp_FÏg_EOC
))

935 if(
Timeout
 !ð
HAL_MAX_DELAY
)

937 if((
Timeout
 =ð0è|| ((
	`HAL_G‘Tick
()-
tick¡¬t
) > Timeout))

940 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_TIMEOUT
);

943 
	`__HAL_UNLOCK
(
hadc
);

945  
HAL_TIMEOUT
;

951 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_REG_EOC
);

955 if(
	`ADC_IS_SOFTWARE_START_REGULAR
(
hadc
) &&

956 (
hadc
->
In™
.
CÚtšuousCÚvMode
 =ð
DISABLE
) )

959 ifÐ
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_EOS
) )

963 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

969 
	`__HAL_ADC_DISABLE_IT
(
hadc
, 
ADC_IT_EOC
 | 
ADC_IT_EOS
);

972 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

973 
HAL_ADC_STATE_REG_BUSY
,

974 
HAL_ADC_STATE_READY
);

979 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

982 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

990 ià(
hadc
->
In™
.
LowPow”AutoWa™
 =ð
DISABLE
)

993 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, (
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
));

997  
HAL_OK
;

998 
	}
}

1010 
HAL_StusTy³Def
 
	$HAL_ADC_PÞlFÜEv’t
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
Ev’tTy³
, ušt32_ˆ
Timeout
)

1012 
ušt32_t
 
tick¡¬t
 = 0;

1015 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1016 
	`as£¹_·¿m
(
	`IS_ADC_EVENT_TYPE
(
Ev’tTy³
));

1019 
tick¡¬t
 = 
	`HAL_G‘Tick
();

1022 
	`__HAL_ADC_GET_FLAG
(
hadc
, 
Ev’tTy³
è=ð
RESET
)

1025 if(
Timeout
 !ð
HAL_MAX_DELAY
)

1027 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

1030 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_TIMEOUT
);

1033 
	`__HAL_UNLOCK
(
hadc
);

1035  
HAL_TIMEOUT
;

1040 
Ev’tTy³
)

1043 
ADC_AWD_EVENT
:

1045 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_AWD1
);

1048 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, 
ADC_FLAG_AWD
);

1057 ià(
hadc
->
In™
.
Ov”run
 =ð
ADC_OVR_DATA_PRESERVED
)

1060 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_REG_OVR
);

1063 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_OVR
);

1067 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, 
ADC_FLAG_OVR
);

1072  
HAL_OK
;

1073 
	}
}

1086 
HAL_StusTy³Def
 
	$HAL_ADC_S¹_IT
(
ADC_HªdËTy³Def
* 
hadc
)

1088 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

1091 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1094 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

1097 
	`__HAL_LOCK
(
hadc
);

1102 ià(
hadc
->
In™
.
LowPow”AutoPow”Off
 !ð
ENABLE
)

1104 
tmp_h®_¡©us
 = 
	`ADC_EÇbË
(
hadc
);

1108 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1113 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

1114 
HAL_ADC_STATE_READY
 | 
HAL_ADC_STATE_REG_EOC
 | 
HAL_ADC_STATE_REG_OVR
 | 
HAL_ADC_STATE_REG_EOSMP
,

1115 
HAL_ADC_STATE_REG_BUSY
);

1118 
	`ADC_CLEAR_ERRORCODE
(
hadc
);

1123 
	`__HAL_UNLOCK
(
hadc
);

1128 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, (
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
 | 
ADC_FLAG_OVR
));

1132 
	`as£¹_·¿m
(
	`IS_ADC_EOC_SELECTION
(
hadc
->
In™
.
EOCS–eùiÚ
));

1133 
hadc
->
In™
.
EOCS–eùiÚ
)

1135 
ADC_EOC_SEQ_CONV
:

1136 
	`__HAL_ADC_DISABLE_IT
(
hadc
, 
ADC_IT_EOC
);

1137 
	`__HAL_ADC_ENABLE_IT
(
hadc
, (
ADC_IT_EOS
 | 
ADC_IT_OVR
));

1141 
	`__HAL_ADC_ENABLE_IT
(
hadc
, (
ADC_IT_EOC
 | 
ADC_IT_EOS
 | 
ADC_IT_OVR
));

1149 
hadc
->
In¡ªû
->
CR
 |ð
ADC_CR_ADSTART
;

1154 
tmp_h®_¡©us
 = 
HAL_BUSY
;

1158  
tmp_h®_¡©us
;

1159 
	}
}

1167 
HAL_StusTy³Def
 
	$HAL_ADC_StÝ_IT
(
ADC_HªdËTy³Def
* 
hadc
)

1169 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

1172 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1175 
	`__HAL_LOCK
(
hadc
);

1178 
tmp_h®_¡©us
 = 
	`ADC_CÚv”siÚStÝ
(
hadc
);

1181 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1185 
	`__HAL_ADC_DISABLE_IT
(
hadc
, (
ADC_IT_EOC
 | 
ADC_IT_EOS
 | 
ADC_IT_OVR
));

1188 
tmp_h®_¡©us
 = 
	`ADC_Di§bË
(
hadc
);

1191 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1194 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

1195 
HAL_ADC_STATE_REG_BUSY
,

1196 
HAL_ADC_STATE_READY
);

1201 
	`__HAL_UNLOCK
(
hadc
);

1204  
tmp_h®_¡©us
;

1205 
	}
}

1220 
HAL_StusTy³Def
 
	$HAL_ADC_S¹_DMA
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
* 
pD©a
, ušt32_ˆ
L’gth
)

1222 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

1225 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1228 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

1231 
	`__HAL_LOCK
(
hadc
);

1236 ià(
hadc
->
In™
.
LowPow”AutoPow”Off
 !ð
ENABLE
)

1238 
tmp_h®_¡©us
 = 
	`ADC_EÇbË
(
hadc
);

1242 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1247 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

1248 
HAL_ADC_STATE_READY
 | 
HAL_ADC_STATE_REG_EOC
 | 
HAL_ADC_STATE_REG_OVR
 | 
HAL_ADC_STATE_REG_EOSMP
,

1249 
HAL_ADC_STATE_REG_BUSY
);

1252 
	`ADC_CLEAR_ERRORCODE
(
hadc
);

1257 
	`__HAL_UNLOCK
(
hadc
);

1260 
hadc
->
DMA_HªdË
->
XãrC¶tC®lback
 = 
ADC_DMACÚvC¶t
;

1263 
hadc
->
DMA_HªdË
->
XãrH®fC¶tC®lback
 = 
ADC_DMAH®fCÚvC¶t
;

1266 
hadc
->
DMA_HªdË
->
XãrE¼ÜC®lback
 = 
ADC_DMAE¼Ü
;

1275 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, (
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
 | 
ADC_FLAG_OVR
));

1278 
	`__HAL_ADC_ENABLE_IT
(
hadc
, 
ADC_IT_OVR
);

1281 
hadc
->
In¡ªû
->
CFGR1
 |ð
ADC_CFGR1_DMAEN
;

1284 
	`HAL_DMA_S¹_IT
(
hadc
->
DMA_HªdË
, (
ušt32_t
)&hadc->
In¡ªû
->
DR
, (ušt32_t)
pD©a
, 
L’gth
);

1290 
hadc
->
In¡ªû
->
CR
 |ð
ADC_CR_ADSTART
;

1295 
tmp_h®_¡©us
 = 
HAL_BUSY
;

1299  
tmp_h®_¡©us
;

1300 
	}
}

1309 
HAL_StusTy³Def
 
	$HAL_ADC_StÝ_DMA
(
ADC_HªdËTy³Def
* 
hadc
)

1311 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

1314 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1317 
	`__HAL_LOCK
(
hadc
);

1320 
tmp_h®_¡©us
 = 
	`ADC_CÚv”siÚStÝ
(
hadc
);

1323 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1326 
hadc
->
In¡ªû
->
CFGR1
 &ð~
ADC_CFGR1_DMAEN
;

1330 
tmp_h®_¡©us
 = 
	`HAL_DMA_AbÜt
(
hadc
->
DMA_HªdË
);

1333 ià(
tmp_h®_¡©us
 !ð
HAL_OK
)

1336 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_DMA
);

1340 
	`__HAL_ADC_DISABLE_IT
(
hadc
, 
ADC_IT_OVR
);

1345 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1347 
tmp_h®_¡©us
 = 
	`ADC_Di§bË
(
hadc
);

1351 
	`ADC_Di§bË
(
hadc
);

1355 ià(
tmp_h®_¡©us
 =ð
HAL_OK
)

1358 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

1359 
HAL_ADC_STATE_REG_BUSY
,

1360 
HAL_ADC_STATE_READY
);

1365 
	`__HAL_UNLOCK
(
hadc
);

1368  
tmp_h®_¡©us
;

1369 
	}
}

1390 
ušt32_t
 
	$HAL_ADC_G‘V®ue
(
ADC_HªdËTy³Def
* 
hadc
)

1393 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1399  
hadc
->
In¡ªû
->
DR
;

1400 
	}
}

1407 
	$HAL_ADC_IRQHªdËr
(
ADC_HªdËTy³Def
* 
hadc
)

1410 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1411 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
hadc
->
In™
.
CÚtšuousCÚvMode
));

1414 ifÐ(
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_EOC
è&& 
	`__HAL_ADC_GET_IT_SOURCE
(hadc, 
ADC_IT_EOC
)) ||

1415 (
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_EOS
è&& 
	`__HAL_ADC_GET_IT_SOURCE
(hadc, 
ADC_IT_EOS
)) )

1418 ià(
	`HAL_IS_BIT_CLR
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
))

1421 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_REG_EOC
);

1426 if(
	`ADC_IS_SOFTWARE_START_REGULAR
(
hadc
) &&

1427 (
hadc
->
In™
.
CÚtšuousCÚvMode
 =ð
DISABLE
) )

1430 ifÐ
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_EOS
) )

1434 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

1440 
	`__HAL_ADC_DISABLE_IT
(
hadc
, 
ADC_IT_EOC
 | 
ADC_IT_EOS
);

1443 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

1444 
HAL_ADC_STATE_REG_BUSY
,

1445 
HAL_ADC_STATE_READY
);

1450 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

1453 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

1462 
	`HAL_ADC_CÚvC¶tC®lback
(
hadc
);

1470 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, (
ADC_FLAG_EOC
 | 
ADC_FLAG_EOS
) );

1474 if(
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_AWD
è&& 
	`__HAL_ADC_GET_IT_SOURCE
(hadc, 
ADC_IT_AWD
))

1477 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_AWD1
);

1480 
	`HAL_ADC_Lev–OutOfWšdowC®lback
(
hadc
);

1483 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, 
ADC_FLAG_AWD
);

1489 if(
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_OVR
è&& 
	`__HAL_ADC_GET_IT_SOURCE
(hadc, 
ADC_IT_OVR
))

1497 ià((
hadc
->
In™
.
Ov”run
 =ð
ADC_OVR_DATA_PRESERVED
) ||

1498 
	`HAL_IS_BIT_SET
(
hadc
->
In¡ªû
->
CFGR1
, 
ADC_CFGR1_DMAEN
) )

1501 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_OVR
);

1504 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, 
ADC_FLAG_OVR
);

1507 
	`HAL_ADC_E¼ÜC®lback
(
hadc
);

1511 
	`__HAL_ADC_CLEAR_FLAG
(
hadc
, 
ADC_FLAG_OVR
);

1513 
	}
}

1520 
__w—k
 
	$HAL_ADC_CÚvC¶tC®lback
(
ADC_HªdËTy³Def
* 
hadc
)

1523 
	`UNUSED
(
hadc
);

1528 
	}
}

1535 
__w—k
 
	$HAL_ADC_CÚvH®fC¶tC®lback
(
ADC_HªdËTy³Def
* 
hadc
)

1538 
	`UNUSED
(
hadc
);

1543 
	}
}

1550 
__w—k
 
	$HAL_ADC_Lev–OutOfWšdowC®lback
(
ADC_HªdËTy³Def
* 
hadc
)

1553 
	`UNUSED
(
hadc
);

1558 
	}
}

1566 
__w—k
 
	$HAL_ADC_E¼ÜC®lback
(
ADC_HªdËTy³Def
 *
hadc
)

1569 
	`UNUSED
(
hadc
);

1574 
	}
}

1620 
HAL_StusTy³Def
 
	$HAL_ADC_CÚfigChªÃl
(
ADC_HªdËTy³Def
* 
hadc
, 
ADC_ChªÃlCÚfTy³Def
* 
sCÚfig
)

1623 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1624 
	`as£¹_·¿m
(
	`IS_ADC_CHANNEL
(
sCÚfig
->
ChªÃl
));

1625 
	`as£¹_·¿m
(
	`IS_ADC_RANK
(
sCÚfig
->
Rªk
));

1628 
	`__HAL_LOCK
(
hadc
);

1635 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è!ð
RESET
)

1638 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

1640 
	`__HAL_UNLOCK
(
hadc
);

1641  
HAL_ERROR
;

1644 ià(
sCÚfig
->
Rªk
 !ð
ADC_RANK_NONE
)

1647 
hadc
->
In¡ªû
->
CHSELR
 |ð(
ušt32_t
)(
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
);

1655 ià(((
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
è& 
ADC_CHANNEL_TEMPSENSOR
 ) == (ADC_CHANNEL_TEMPSENSOR & ADC_CHANNEL_MASK))

1657 
ADC
->
CCR
 |ð
ADC_CCR_TSEN
;

1660 
	`ADC_D–ayMiüoSecÚd
(
ADC_TEMPSENSOR_DELAY_US
);

1664 ià(((
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
è& 
ADC_CHANNEL_VREFINT
) == (ADC_CHANNEL_VREFINT & ADC_CHANNEL_MASK))

1666 
ADC
->
CCR
 |ð
ADC_CCR_VREFEN
;

1669 #ià
	`defšed
 (
STM32L053xx
è|| defšed (
STM32L063xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L083xx
)

1671 ià(((
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
è& 
ADC_CHANNEL_VLCD
) == (ADC_CHANNEL_VLCD & ADC_CHANNEL_MASK))

1673 
ADC
->
CCR
 |ð
ADC_CCR_VLCDEN
;

1681 
hadc
->
In¡ªû
->
CHSELR
 &ð~((
ušt32_t
)(
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
));

1686 ià(((
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
è& 
ADC_CHANNEL_TEMPSENSOR
 ) == (ADC_CHANNEL_TEMPSENSOR & ADC_CHANNEL_MASK))

1688 
ADC
->
CCR
 &ð~
ADC_CCR_TSEN
;

1692 ià(((
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
è& 
ADC_CHANNEL_VREFINT
) == (ADC_CHANNEL_VREFINT & ADC_CHANNEL_MASK))

1694 
ADC
->
CCR
 &ð~
ADC_CCR_VREFEN
;

1697 #ià
	`defšed
 (
STM32L053xx
è|| defšed (
STM32L063xx
è|| defšed (
STM32L073xx
è|| defšed (
STM32L083xx
)

1699 ià(((
sCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_MASK
è& 
ADC_CHANNEL_VLCD
) == (ADC_CHANNEL_VLCD & ADC_CHANNEL_MASK))

1701 
ADC
->
CCR
 &ð~
ADC_CCR_VLCDEN
;

1707 
	`__HAL_UNLOCK
(
hadc
);

1710  
HAL_OK
;

1711 
	}
}

1727 
HAL_StusTy³Def
 
	$HAL_ADC_AÇlogWDGCÚfig
(
ADC_HªdËTy³Def
* 
hadc
, 
ADC_AÇlogWDGCÚfTy³Def
* 
AÇlogWDGCÚfig
)

1729 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

1731 
ušt32_t
 
tmpAWDHighTh»shÞdShiáed
;

1732 
ušt32_t
 
tmpAWDLowTh»shÞdShiáed
;

1735 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1736 
	`as£¹_·¿m
(
	`IS_ADC_ANALOG_WATCHDOG_MODE
(
AÇlogWDGCÚfig
->
W©chdogMode
));

1737 
	`as£¹_·¿m
(
	`IS_ADC_CHANNEL
(
AÇlogWDGCÚfig
->
ChªÃl
));

1738 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
AÇlogWDGCÚfig
->
ITMode
));

1741 
	`as£¹_·¿m
(
	`IS_ADC_RANGE
(
	`ADC_GET_RESOLUTION
(
hadc
), 
AÇlogWDGCÚfig
->
HighTh»shÞd
));

1742 
	`as£¹_·¿m
(
	`IS_ADC_RANGE
(
	`ADC_GET_RESOLUTION
(
hadc
), 
AÇlogWDGCÚfig
->
LowTh»shÞd
));

1744 if(
AÇlogWDGCÚfig
->
W©chdogMode
 =ð
ADC_ANALOGWATCHDOG_SINGLE_REG
)

1746 
	`as£¹_·¿m
(
	`IS_ADC_CHANNEL
(
AÇlogWDGCÚfig
->
ChªÃl
));

1750 
	`__HAL_LOCK
(
hadc
);

1757 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

1760 if(
AÇlogWDGCÚfig
->
ITMode
 =ð
ENABLE
)

1763 
	`__HAL_ADC_ENABLE_IT
(
hadc
, 
ADC_IT_AWD
);

1768 
	`__HAL_ADC_DISABLE_IT
(
hadc
, 
ADC_IT_AWD
);

1775 
hadc
->
In¡ªû
->
CFGR1
 &ð~Ð
ADC_CFGR1_AWDSGL
 |

1776 
ADC_CFGR1_AWDEN
 |

1777 
ADC_CFGR1_AWDCH
);

1779 
hadc
->
In¡ªû
->
CFGR1
 |ðÐ
AÇlogWDGCÚfig
->
W©chdogMode
 |

1780 (
AÇlogWDGCÚfig
->
ChªÃl
 & 
ADC_CHANNEL_AWD_MASK
));

1785 
tmpAWDHighTh»shÞdShiáed
 = 
	`ADC_AWD1THRESHOLD_SHIFT_RESOLUTION
(
hadc
, 
AÇlogWDGCÚfig
->
HighTh»shÞd
);

1786 
tmpAWDLowTh»shÞdShiáed
 = 
	`ADC_AWD1THRESHOLD_SHIFT_RESOLUTION
(
hadc
, 
AÇlogWDGCÚfig
->
LowTh»shÞd
);

1789 
hadc
->
In¡ªû
->
TR
 &ð(
ušt32_t
è~ (
ADC_TR_HT
 | 
ADC_TR_LT
);

1792 
hadc
->
In¡ªû
->
TR
 = 
	`ADC_TRX_HIGHTHRESHOLD
 (
tmpAWDHighTh»shÞdShiáed
);

1794 
hadc
->
In¡ªû
->
TR
 |ð
tmpAWDLowTh»shÞdShiáed
;

1799 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

1801 
tmp_h®_¡©us
 = 
HAL_ERROR
;

1806 
	`__HAL_UNLOCK
(
hadc
);

1809  
tmp_h®_¡©us
;

1810 
	}
}

1837 
ušt32_t
 
	$HAL_ADC_G‘S‹
(
ADC_HªdËTy³Def
* 
hadc
)

1840 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

1843  
hadc
->
S‹
;

1844 
	}
}

1851 
ušt32_t
 
	$HAL_ADC_G‘E¼Ü
(
ADC_HªdËTy³Def
 *
hadc
)

1853  
hadc
->
E¼ÜCode
;

1854 
	}
}

1883 
HAL_StusTy³Def
 
	$ADC_EÇbË
(
ADC_HªdËTy³Def
* 
hadc
)

1885 
ušt32_t
 
tick¡¬t
 = 0;

1891 ià(
	`ADC_IS_ENABLE
(
hadc
è=ð
RESET
)

1894 ià(
	`ADC_ENABLING_CONDITIONS
(
hadc
è=ð
RESET
)

1897 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

1900 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

1902  
HAL_ERROR
;

1906 
	`__HAL_ADC_ENABLE
(
hadc
);

1909 
	`ADC_D–ayMiüoSecÚd
(
ADC_STAB_DELAY_US
);

1912 
tick¡¬t
 = 
	`HAL_G‘Tick
();

1915 
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_RDY
è=ð
RESET
)

1917 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
ADC_ENABLE_TIMEOUT
)

1920 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

1923 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

1925  
HAL_ERROR
;

1932  
HAL_OK
;

1933 
	}
}

1942 
HAL_StusTy³Def
 
	$ADC_Di§bË
(
ADC_HªdËTy³Def
* 
hadc
)

1944 
ušt32_t
 
tick¡¬t
 = 0;

1949 ià(
	`ADC_IS_ENABLE
(
hadc
è!ð
RESET
 )

1952 ià(
	`ADC_DISABLING_CONDITIONS
(
hadc
è!ð
RESET
)

1955 
	`__HAL_ADC_DISABLE
(
hadc
);

1960 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

1963 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

1965  
HAL_ERROR
;

1970 
tick¡¬t
 = 
	`HAL_G‘Tick
();

1972 
	`HAL_IS_BIT_SET
(
hadc
->
In¡ªû
->
CR
, 
ADC_CR_ADEN
))

1974 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
ADC_DISABLE_TIMEOUT
)

1977 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

1980 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

1982  
HAL_ERROR
;

1988  
HAL_OK
;

1989 
	}
}

1998 
HAL_StusTy³Def
 
	$ADC_CÚv”siÚStÝ
(
ADC_HªdËTy³Def
* 
hadc
)

2000 
ušt32_t
 
tick¡¬t
 = 0;

2003 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

2007 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
))

2012 ià(
	`HAL_IS_BIT_SET
(
hadc
->
In¡ªû
->
CR
, 
ADC_CR_ADSTART
) &&

2013 
	`HAL_IS_BIT_CLR
(
hadc
->
In¡ªû
->
CR
, 
ADC_CR_ADDIS
) )

2016 
hadc
->
In¡ªû
->
CR
 |ð
ADC_CR_ADSTP
;

2021 
tick¡¬t
 = 
	`HAL_G‘Tick
();

2023 (
hadc
->
In¡ªû
->
CR
 & 
ADC_CR_ADSTART
è!ð
RESET
)

2025 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
è> 
ADC_STOP_CONVERSION_TIMEOUT
)

2028 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

2031 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

2033  
HAL_ERROR
;

2040  
HAL_OK
;

2041 
	}
}

2048 
	$ADC_DMACÚvC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2051 
ADC_HªdËTy³Def
* 
hadc
 = ( ADC_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2054 ià(
	`HAL_IS_BIT_CLR
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
 | 
HAL_ADC_STATE_ERROR_DMA
))

2057 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_REG_EOC
);

2061 if(
	`ADC_IS_SOFTWARE_START_REGULAR
(
hadc
) &&

2062 (
hadc
->
In™
.
CÚtšuousCÚvMode
 =ð
DISABLE
) )

2065 ifÐ
	`__HAL_ADC_GET_FLAG
(
hadc
, 
ADC_FLAG_EOS
) )

2069 ià(
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
)

2075 
	`__HAL_ADC_DISABLE_IT
(
hadc
, 
ADC_IT_EOC
 | 
ADC_IT_EOS
);

2078 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

2079 
HAL_ADC_STATE_REG_BUSY
,

2080 
HAL_ADC_STATE_READY
);

2085 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

2088 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

2094 
	`HAL_ADC_CÚvC¶tC®lback
(
hadc
);

2099 
hadc
->
DMA_HªdË
->
	`XãrE¼ÜC®lback
(
hdma
);

2102 
	}
}

2109 
	$ADC_DMAH®fCÚvC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2112 
ADC_HªdËTy³Def
* 
hadc
 = ( ADC_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2115 
	`HAL_ADC_CÚvH®fC¶tC®lback
(
hadc
);

2116 
	}
}

2123 
	$ADC_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
)

2126 
ADC_HªdËTy³Def
* 
hadc
 = ( ADC_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2129 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_DMA
);

2132 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_DMA
);

2135 
	`HAL_ADC_E¼ÜC®lback
(
hadc
);

2136 
	}
}

2143 
	$ADC_D–ayMiüoSecÚd
(
ušt32_t
 
miüoSecÚd
)

2146 
__IO
 
ušt32_t
 
wa™LoÝIndex
 = (
miüoSecÚd
 * (
Sy¡emCÜeClock
 / 1000000));

2148 
wa™LoÝIndex
 != 0)

2150 
wa™LoÝIndex
--;

2152 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_adc_ex.c

64 
	~"¡m32l0xx_h®.h
"

70 #ifdeà
HAL_ADC_MODULE_ENABLED


86 
	#ADC_CALIBRATION_TIMEOUT
 10

	)

91 
	#SYSCFG_BUF_VREFINT_ENABLE_TIMEOUT
 ((
ušt32_t
è3)

	)

96 
	#SYSCFG_BUF_TEMPSENSOR_ENABLE_TIMEOUT
 ((
ušt32_t
è1)

	)

138 
HAL_StusTy³Def
 
	$HAL_ADCEx_C®ib¿tiÚ_S¹
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
SšgËDiff
)

140 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

141 
ušt32_t
 
tick¡¬t
=0;

144 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

147 
	`__HAL_LOCK
(
hadc
);

150 ià(
	`ADC_IS_ENABLE
(
hadc
è=ð
RESET
)

153 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

154 
HAL_ADC_STATE_REG_BUSY
,

155 
HAL_ADC_STATE_BUSY_INTERNAL
);

158 
hadc
->
In¡ªû
->
CR
 |ð
ADC_CR_ADCAL
;

160 
tick¡¬t
 = 
	`HAL_G‘Tick
();

163 
	`HAL_IS_BIT_SET
(
hadc
->
In¡ªû
->
CR
, 
ADC_CR_ADCAL
))

165 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
è> 
ADC_CALIBRATION_TIMEOUT
)

168 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

169 
HAL_ADC_STATE_BUSY_INTERNAL
,

170 
HAL_ADC_STATE_ERROR_INTERNAL
);

173 
	`__HAL_UNLOCK
(
hadc
);

175  
HAL_ERROR
;

180 
	`ADC_STATE_CLR_SET
(
hadc
->
S‹
,

181 
HAL_ADC_STATE_BUSY_INTERNAL
,

182 
HAL_ADC_STATE_READY
);

187 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_CONFIG
);

189 
tmp_h®_¡©us
 = 
HAL_ERROR
;

193 
	`__HAL_UNLOCK
(
hadc
);

196  
tmp_h®_¡©us
;

197 
	}
}

207 
ušt32_t
 
	$HAL_ADCEx_C®ib¿tiÚ_G‘V®ue
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
SšgËDiff
)

210 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

211 
	`as£¹_·¿m
(
	`IS_ADC_SINGLE_DIFFERENTIAL
(
SšgËDiff
));

214  ((
hadc
->
In¡ªû
->
CALFACT
) & 0x0000007F);

215 
	}
}

226 
HAL_StusTy³Def
 
	$HAL_ADCEx_C®ib¿tiÚ_S‘V®ue
(
ADC_HªdËTy³Def
* 
hadc
, 
ušt32_t
 
SšgËDiff
, ušt32_ˆ
C®ib¿tiÚFaùÜ
)

228 
HAL_StusTy³Def
 
tmp_h®_¡©us
 = 
HAL_OK
;

231 
	`as£¹_·¿m
(
	`IS_ADC_ALL_INSTANCE
(
hadc
->
In¡ªû
));

232 
	`as£¹_·¿m
(
	`IS_ADC_SINGLE_DIFFERENTIAL
(
SšgËDiff
));

233 
	`as£¹_·¿m
(
	`IS_ADC_CALFACT
(
C®ib¿tiÚFaùÜ
));

236 
	`__HAL_LOCK
(
hadc
);

240 iàÐ(
	`ADC_IS_ENABLE
(
hadc
è!ð
RESET
) &&

241 (
	`ADC_IS_CONVERSION_ONGOING_REGULAR
(
hadc
è=ð
RESET
) )

244 
hadc
->
In¡ªû
->
CALFACT
 &ð~
ADC_CALFACT_CALFACT
;

245 
hadc
->
In¡ªû
->
CALFACT
 |ð
C®ib¿tiÚFaùÜ
;

250 
	`SET_BIT
(
hadc
->
S‹
, 
HAL_ADC_STATE_ERROR_INTERNAL
);

252 
	`SET_BIT
(
hadc
->
E¼ÜCode
, 
HAL_ADC_ERROR_INTERNAL
);

255 
tmp_h®_¡©us
 = 
HAL_ERROR
;

259 
	`__HAL_UNLOCK
(
hadc
);

262  
tmp_h®_¡©us
;

263 
	}
}

273 
HAL_StusTy³Def
 
	$HAL_ADCEx_EÇbËVREFINT
()

275 
ušt32_t
 
tick¡¬t
 = 0;

278 
	`SET_BIT
(
SYSCFG
->
CFGR3
, (
SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 | 
SYSCFG_CFGR3_EN_VREFINT
));

282 
tick¡¬t
 = 
	`HAL_G‘Tick
();

284 
	`HAL_IS_BIT_CLR
(
SYSCFG
->
CFGR3
, 
SYSCFG_CFGR3_VREFINT_ADC_RDYF
))

286 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
è> 
SYSCFG_BUF_VREFINT_ENABLE_TIMEOUT
)

288  
HAL_ERROR
;

292  
HAL_OK
;

293 
	}
}

300 
	$HAL_ADCEx_Di§bËVREFINT
()

303 
	`CLEAR_BIT
(
SYSCFG
->
CFGR3
, (
SYSCFG_CFGR3_ENBUF_VREFINT_ADC
 | 
SYSCFG_CFGR3_EN_VREFINT
));

304 
	}
}

314 
HAL_StusTy³Def
 
	$HAL_ADCEx_EÇbËVREFINTTempS’sÜ
()

316 
ušt32_t
 
tick¡¬t
 = 0;

319 
	`SET_BIT
(
SYSCFG
->
CFGR3
, (
SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 | 
SYSCFG_CFGR3_EN_VREFINT
));

323 
tick¡¬t
 = 
	`HAL_G‘Tick
();

325 
	`HAL_IS_BIT_CLR
(
SYSCFG
->
CFGR3
, 
SYSCFG_CFGR3_VREFINT_ADC_RDYF
))

327 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
è> 
SYSCFG_BUF_TEMPSENSOR_ENABLE_TIMEOUT
)

329  
HAL_ERROR
;

333  
HAL_OK
;

334 
	}
}

341 
	$HAL_ADCEx_Di§bËVREFINTTempS’sÜ
()

344 
	`CLEAR_BIT
(
SYSCFG
->
CFGR3
, (
SYSCFG_CFGR3_ENBUF_SENSOR_ADC
 | 
SYSCFG_CFGR3_EN_VREFINT
));

345 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_cortex.c

98 
	~"¡m32l0xx_h®.h
"

104 #ifdeà
HAL_CORTEX_MODULE_ENABLED


151 
	$HAL_NVIC_S‘PriÜ™y
(
IRQn_Ty³
 
IRQn
, 
ušt32_t
 
P»em±PriÜ™y
, ušt32_ˆ
SubPriÜ™y
)

154 
	`as£¹_·¿m
(
	`IS_NVIC_PREEMPTION_PRIORITY
(
P»em±PriÜ™y
));

155 
	`NVIC_S‘PriÜ™y
(
IRQn
,
P»em±PriÜ™y
);

156 
	}
}

167 
	$HAL_NVIC_EÇbËIRQ
(
IRQn_Ty³
 
IRQn
)

170 
	`as£¹_·¿m
(
	`IS_NVIC_DEVICE_IRQ
(
IRQn
));

173 
	`NVIC_EÇbËIRQ
(
IRQn
);

174 
	}
}

183 
	$HAL_NVIC_Di§bËIRQ
(
IRQn_Ty³
 
IRQn
)

186 
	`as£¹_·¿m
(
	`IS_NVIC_DEVICE_IRQ
(
IRQn
));

189 
	`NVIC_Di§bËIRQ
(
IRQn
);

190 
	}
}

196 
	$HAL_NVIC_Sy¡emRe£t
()

199 
	`NVIC_Sy¡emRe£t
();

200 
	}
}

209 
ušt32_t
 
	$HAL_SYSTICK_CÚfig
(
ušt32_t
 
TicksNumb
)

211  
	`SysTick_CÚfig
(
TicksNumb
);

212 
	}
}

241 
ušt32_t
 
	$HAL_NVIC_G‘PriÜ™y
(
IRQn_Ty³
 
IRQn
)

244  
	`NVIC_G‘PriÜ™y
(
IRQn
);

245 
	}
}

254 
	$HAL_NVIC_S‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

257 
	`NVIC_S‘P’dšgIRQ
(
IRQn
);

258 
	}
}

269 
ušt32_t
 
	$HAL_NVIC_G‘P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

272  
	`NVIC_G‘P’dšgIRQ
(
IRQn
);

273 
	}
}

282 
	$HAL_NVIC_CË¬P’dšgIRQ
(
IRQn_Ty³
 
IRQn
)

285 
	`NVIC_CË¬P’dšgIRQ
(
IRQn
);

286 
	}
}

297 
	$HAL_SYSTICK_CLKSourûCÚfig
(
ušt32_t
 
CLKSourû
)

300 
	`as£¹_·¿m
(
	`IS_SYSTICK_CLK_SOURCE
(
CLKSourû
));

301 ià(
CLKSourû
 =ð
SYSTICK_CLKSOURCE_HCLK
)

303 
SysTick
->
CTRL
 |ð
SYSTICK_CLKSOURCE_HCLK
;

307 
SysTick
->
CTRL
 &ð~
SYSTICK_CLKSOURCE_HCLK
;

309 
	}
}

315 
	$HAL_SYSTICK_IRQHªdËr
()

317 
	`HAL_SYSTICK_C®lback
();

318 
	}
}

324 
__w—k
 
	$HAL_SYSTICK_C®lback
()

329 
	}
}

331 #ià(
__MPU_PRESENT
 == 1)

338 
	$HAL_MPU_CÚfigRegiÚ
(
MPU_RegiÚ_In™Ty³Def
 *
MPU_In™
)

341 
	`as£¹_·¿m
(
	`IS_MPU_REGION_NUMBER
(
MPU_In™
->
Numb”
));

342 
	`as£¹_·¿m
(
	`IS_MPU_REGION_ENABLE
(
MPU_In™
->
EÇbË
));

345 
MPU
->
RNR
 = 
MPU_In™
->
Numb”
;

347 ià((
MPU_In™
->
EÇbË
è=ð
MPU_REGION_ENABLE
)

350 
	`as£¹_·¿m
(
	`IS_MPU_INSTRUCTION_ACCESS
(
MPU_In™
->
Di§bËExec
));

351 
	`as£¹_·¿m
(
	`IS_MPU_REGION_PERMISSION_ATTRIBUTE
(
MPU_In™
->
AcûssP”missiÚ
));

352 
	`as£¹_·¿m
(
	`IS_MPU_ACCESS_SHAREABLE
(
MPU_In™
->
IsSh¬—bË
));

353 
	`as£¹_·¿m
(
	`IS_MPU_ACCESS_CACHEABLE
(
MPU_In™
->
IsCach—bË
));

354 
	`as£¹_·¿m
(
	`IS_MPU_ACCESS_BUFFERABLE
(
MPU_In™
->
IsBufã¿bË
));

355 
	`as£¹_·¿m
(
	`IS_MPU_SUB_REGION_DISABLE
(
MPU_In™
->
SubRegiÚDi§bË
));

356 
	`as£¹_·¿m
(
	`IS_MPU_REGION_SIZE
(
MPU_In™
->
Size
));

359 
MPU
->
RBAR
 = (
MPU_In™
->
Ba£Add»ss
) & 0xfffffff0;

362 
MPU
->
RASR
 = ((
ušt32_t
)
MPU_In™
->
Di§bËExec
 << 
MPU_RASR_XN_Pos
) |

363 ((
ušt32_t
)
MPU_In™
->
AcûssP”missiÚ
 << 
MPU_RASR_AP_Pos
) |

364 ((
ušt32_t
)
MPU_In™
->
IsSh¬—bË
 << 
MPU_RASR_S_Pos
) |

365 ((
ušt32_t
)
MPU_In™
->
IsCach—bË
 << 
MPU_RASR_C_Pos
) |

366 ((
ušt32_t
)
MPU_In™
->
IsBufã¿bË
 << 
MPU_RASR_B_Pos
) |

367 ((
ušt32_t
)
MPU_In™
->
SubRegiÚDi§bË
 << 
MPU_RASR_SRD_Pos
) |

368 ((
ušt32_t
)
MPU_In™
->
Size
 << 
MPU_RASR_SIZE_Pos
) |

369 ((
ušt32_t
)
MPU_In™
->
EÇbË
 << 
MPU_RASR_ENABLE_Pos
);

373 
MPU
->
RBAR
 = 0x00;

374 
MPU
->
RASR
 = 0x00;

376 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_dma.c

90 
	~"¡m32l0xx_h®.h
"

95 #ifdeà
HAL_DMA_MODULE_ENABLED


107 
	#HAL_TIMEOUT_DMA_ABORT
 ((
ušt32_t
)1000è

	)

110 
DMA_S‘CÚfig
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
SrcAdd»ss
, ušt32_ˆ
D¡Add»ss
, ušt32_ˆ
D©aL’gth
);

141 
HAL_StusTy³Def
 
	$HAL_DMA_In™
(
DMA_HªdËTy³Def
 *
hdma
)

143 
ušt32_t
 
tmp
 = 0;

146 if(
hdma
 =ð
NULL
)

148  
HAL_ERROR
;

152 
	`as£¹_·¿m
(
	`IS_DMA_ALL_INSTANCE
(
hdma
->
In¡ªû
));

153 
	`as£¹_·¿m
(
	`IS_DMA_ALL_REQUEST
(
hdma
->
In™
.
Reque¡
));

154 
	`as£¹_·¿m
(
	`IS_DMA_DIRECTION
(
hdma
->
In™
.
DœeùiÚ
));

155 
	`as£¹_·¿m
(
	`IS_DMA_PERIPHERAL_INC_STATE
(
hdma
->
In™
.
P”hInc
));

156 
	`as£¹_·¿m
(
	`IS_DMA_MEMORY_INC_STATE
(
hdma
->
In™
.
MemInc
));

157 
	`as£¹_·¿m
(
	`IS_DMA_PERIPHERAL_DATA_SIZE
(
hdma
->
In™
.
P”hD©aAlignm’t
));

158 
	`as£¹_·¿m
(
	`IS_DMA_MEMORY_DATA_SIZE
(
hdma
->
In™
.
MemD©aAlignm’t
));

159 
	`as£¹_·¿m
(
	`IS_DMA_MODE
(
hdma
->
In™
.
Mode
));

160 
	`as£¹_·¿m
(
	`IS_DMA_PRIORITY
(
hdma
->
In™
.
PriÜ™y
));

162 if(
hdma
->
S‹
 =ð
HAL_DMA_STATE_RESET
)

165 
hdma
->
Lock
 = 
HAL_UNLOCKED
;

169 
hdma
->
S‹
 = 
HAL_DMA_STATE_BUSY
;

172 
tmp
 = 
hdma
->
In¡ªû
->
CCR
;

175 
tmp
 &ð((
ušt32_t
)~(
DMA_CCR_PL
 | 
DMA_CCR_MSIZE
 | 
DMA_CCR_PSIZE
 | \

176 
DMA_CCR_MINC
 | 
DMA_CCR_PINC
 | 
DMA_CCR_CIRC
 | \

177 
DMA_CCR_DIR
));

180 
tmp
 |ð
hdma
->
In™
.
DœeùiÚ
 |

181 
hdma
->
In™
.
P”hInc
 | hdma->In™.
MemInc
 |

182 
hdma
->
In™
.
P”hD©aAlignm’t
 | hdma->In™.
MemD©aAlignm’t
 |

183 
hdma
->
In™
.
Mode
 | hdma->In™.
PriÜ™y
;

186 
hdma
->
In¡ªû
->
CCR
 = 
tmp
;

189 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl1
)

192 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C1S
;

195 
DMA1_CSELR
->
CSELR
 |ð
hdma
->
In™
.
Reque¡
;

197 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl2
)

200 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C2S
;

203 
DMA1_CSELR
->
CSELR
 |ð(
ušt32_t
)(
hdma
->
In™
.
Reque¡
 << 4);

205 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl3
)

208 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C3S
;

211 
DMA1_CSELR
->
CSELR
 |ð(
ušt32_t
è(
hdma
->
In™
.
Reque¡
 << 8);

213 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl4
)

216 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C4S
;

219 
DMA1_CSELR
->
CSELR
 |ð(
ušt32_t
è(
hdma
->
In™
.
Reque¡
 << 12);

221 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl5
)

224 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C5S
;

227 
DMA1_CSELR
->
CSELR
 |ð(
ušt32_t
è(
hdma
->
In™
.
Reque¡
 << 16);

229 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

230 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl6
)

233 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C6S
;

236 
DMA1_CSELR
->
CSELR
 |ð(
ušt32_t
è(
hdma
->
In™
.
Reque¡
 << 20);

238 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl7
)

241 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C7S
;

244 
DMA1_CSELR
->
CSELR
 |ð(
ušt32_t
è(
hdma
->
In™
.
Reque¡
 << 24);

248 
hdma
->
S‹
 = 
HAL_DMA_STATE_READY
;

250  
HAL_OK
;

251 
	}
}

259 
HAL_StusTy³Def
 
	$HAL_DMA_DeIn™
(
DMA_HªdËTy³Def
 *
hdma
)

262 if(
hdma
 =ð
NULL
)

264  
HAL_ERROR
;

268 if(
hdma
->
S‹
 =ð
HAL_DMA_STATE_BUSY
)

270  
HAL_ERROR
;

274 
	`__HAL_DMA_DISABLE
(
hdma
);

277 
hdma
->
In¡ªû
->
CCR
 = 0;

280 
hdma
->
In¡ªû
->
CNDTR
 = 0;

283 
hdma
->
In¡ªû
->
CPAR
 = 0;

286 
hdma
->
In¡ªû
->
CMAR
 = 0;

289 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_GI_FLAG_INDEX
(hdma));

290 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TC_FLAG_INDEX
(hdma));

291 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TE_FLAG_INDEX
(hdma));

292 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_HT_FLAG_INDEX
(hdma));

295 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl1
)

298 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C1S
;

300 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl2
)

303 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C2S
;

305 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl3
)

308 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C3S
;

310 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl4
)

313 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C4S
;

315 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl5
)

318 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C5S
;

320 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

321 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl6
)

324 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C6S
;

326 ià(
hdma
->
In¡ªû
 =ð
DMA1_ChªÃl7
)

329 
DMA1_CSELR
->
CSELR
 &ð~
DMA_CSELR_C7S
;

333 
hdma
->
E¼ÜCode
 = 
HAL_DMA_ERROR_NONE
;

336 
hdma
->
S‹
 = 
HAL_DMA_STATE_RESET
;

339 
	`__HAL_UNLOCK
(
hdma
);

341  
HAL_OK
;

342 
	}
}

376 
HAL_StusTy³Def
 
	$HAL_DMA_S¹
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
SrcAdd»ss
, ušt32_ˆ
D¡Add»ss
, ušt32_ˆ
D©aL’gth
)

379 
	`__HAL_LOCK
(
hdma
);

382 
hdma
->
S‹
 = 
HAL_DMA_STATE_BUSY
;

385 
	`as£¹_·¿m
(
	`IS_DMA_BUFFER_SIZE
(
D©aL’gth
));

388 
	`__HAL_DMA_DISABLE
(
hdma
);

391 
	`DMA_S‘CÚfig
(
hdma
, 
SrcAdd»ss
, 
D¡Add»ss
, 
D©aL’gth
);

394 
	`__HAL_DMA_ENABLE
(
hdma
);

396  
HAL_OK
;

397 
	}
}

408 
HAL_StusTy³Def
 
	$HAL_DMA_S¹_IT
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
SrcAdd»ss
, ušt32_ˆ
D¡Add»ss
, ušt32_ˆ
D©aL’gth
)

411 
	`__HAL_LOCK
(
hdma
);

414 
hdma
->
S‹
 = 
HAL_DMA_STATE_BUSY
;

417 
	`as£¹_·¿m
(
	`IS_DMA_BUFFER_SIZE
(
D©aL’gth
));

420 
	`__HAL_DMA_DISABLE
(
hdma
);

423 
	`DMA_S‘CÚfig
(
hdma
, 
SrcAdd»ss
, 
D¡Add»ss
, 
D©aL’gth
);

426 
	`__HAL_DMA_ENABLE_IT
(
hdma
, 
DMA_IT_TC
);

429 
	`__HAL_DMA_ENABLE_IT
(
hdma
, 
DMA_IT_HT
);

432 
	`__HAL_DMA_ENABLE_IT
(
hdma
, 
DMA_IT_TE
);

435 
	`__HAL_DMA_ENABLE
(
hdma
);

437  
HAL_OK
;

438 
	}
}

446 
HAL_StusTy³Def
 
	$HAL_DMA_AbÜt
(
DMA_HªdËTy³Def
 *
hdma
)

448 
ušt32_t
 
tick¡¬t
 = 0;

451 
	`__HAL_DMA_DISABLE
(
hdma
);

454 
tick¡¬t
 = 
	`HAL_G‘Tick
();

457 (
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_EN
) != 0)

460 ifÐ(
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
HAL_TIMEOUT_DMA_ABORT
)

463 
hdma
->
E¼ÜCode
 |ð
HAL_DMA_ERROR_TIMEOUT
;

466 
	`__HAL_UNLOCK
(
hdma
);

469 
hdma
->
S‹
 = 
HAL_DMA_STATE_TIMEOUT
;

471  
HAL_TIMEOUT
;

475 
	`__HAL_UNLOCK
(
hdma
);

478 
hdma
->
S‹
 = 
HAL_DMA_STATE_READY
;

480  
HAL_OK
;

481 
	}
}

491 
HAL_StusTy³Def
 
	$HAL_DMA_PÞlFÜT¿nsãr
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
Com¶‘eLev–
, ušt32_ˆ
Timeout
)

493 
ušt32_t
 
‹mp
;

494 
ušt32_t
 
tick¡¬t
 = 0;

497 if(
Com¶‘eLev–
 =ð
HAL_DMA_FULL_TRANSFER
)

500 
‹mp
 = 
	`__HAL_DMA_GET_TC_FLAG_INDEX
(
hdma
);

505 
‹mp
 = 
	`__HAL_DMA_GET_HT_FLAG_INDEX
(
hdma
);

509 
tick¡¬t
 = 
	`HAL_G‘Tick
();

511 
	`__HAL_DMA_GET_FLAG
(
hdma
, 
‹mp
è=ð
RESET
)

513 if((
	`__HAL_DMA_GET_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TE_FLAG_INDEX
(hdma)è!ð
RESET
))

516 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TE_FLAG_INDEX
(hdma));

519 
	`SET_BIT
(
hdma
->
E¼ÜCode
, 
HAL_DMA_ERROR_TE
);

522 
hdma
->
S‹
ð
HAL_DMA_STATE_ERROR
;

525 
	`__HAL_UNLOCK
(
hdma
);

527  
HAL_ERROR
;

530 if(
Timeout
 !ð
HAL_MAX_DELAY
)

532 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

535 
	`SET_BIT
(
hdma
->
E¼ÜCode
, 
HAL_DMA_ERROR_TIMEOUT
);

538 
hdma
->
S‹
ð
HAL_DMA_STATE_TIMEOUT
;

541 
	`__HAL_UNLOCK
(
hdma
);

543  
HAL_TIMEOUT
;

548 if(
Com¶‘eLev–
 =ð
HAL_DMA_FULL_TRANSFER
)

551 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TC_FLAG_INDEX
(hdma));

555 
hdma
->
S‹
 = 
HAL_DMA_STATE_READY
;

558 
	`__HAL_UNLOCK
(
hdma
);

563 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_HT_FLAG_INDEX
(hdma));

567 
hdma
->
S‹
 = 
HAL_DMA_STATE_READY_HALF
;

570 
	`__HAL_UNLOCK
(
hdma
);

573  
HAL_OK
;

574 
	}
}

581 
	$HAL_DMA_IRQHªdËr
(
DMA_HªdËTy³Def
 *
hdma
)

584 if(
	`__HAL_DMA_GET_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TE_FLAG_INDEX
(hdma)è!ð
RESET
)

586 if(
	`__HAL_DMA_GET_IT_SOURCE
(
hdma
, 
DMA_IT_TE
è!ð
RESET
)

589 
	`__HAL_DMA_DISABLE_IT
(
hdma
, 
DMA_IT_TE
);

592 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TE_FLAG_INDEX
(hdma));

595 
hdma
->
E¼ÜCode
 |ð
HAL_DMA_ERROR_TE
;

598 
hdma
->
S‹
 = 
HAL_DMA_STATE_ERROR
;

601 
	`__HAL_UNLOCK
(
hdma
);

603 ià(
hdma
->
XãrE¼ÜC®lback
 !ð
NULL
)

606 
hdma
->
	`XãrE¼ÜC®lback
(hdma);

612 if(
	`__HAL_DMA_GET_FLAG
(
hdma
, 
	`__HAL_DMA_GET_HT_FLAG_INDEX
(hdma)è!ð
RESET
)

614 if(
	`__HAL_DMA_GET_IT_SOURCE
(
hdma
, 
DMA_IT_HT
è!ð
RESET
)

617 if((
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_CIRC
) == 0)

620 
	`__HAL_DMA_DISABLE_IT
(
hdma
, 
DMA_IT_HT
);

623 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_HT_FLAG_INDEX
(hdma));

626 
hdma
->
S‹
 = 
HAL_DMA_STATE_READY_HALF
;

628 if(
hdma
->
XãrH®fC¶tC®lback
 !ð
NULL
)

631 
hdma
->
	`XãrH®fC¶tC®lback
(hdma);

637 if(
	`__HAL_DMA_GET_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TC_FLAG_INDEX
(hdma)è!ð
RESET
)

639 if(
	`__HAL_DMA_GET_IT_SOURCE
(
hdma
, 
DMA_IT_TC
è!ð
RESET
)

641 if((
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_CIRC
) == 0)

644 
	`__HAL_DMA_DISABLE_IT
(
hdma
, 
DMA_IT_TC
);

647 
	`__HAL_DMA_CLEAR_FLAG
(
hdma
, 
	`__HAL_DMA_GET_TC_FLAG_INDEX
(hdma));

650 
hdma
->
E¼ÜCode
 |ð
HAL_DMA_ERROR_NONE
;

653 
hdma
->
S‹
 = 
HAL_DMA_STATE_READY
;

656 
	`__HAL_UNLOCK
(
hdma
);

658 if(
hdma
->
XãrC¶tC®lback
 !ð
NULL
)

661 
hdma
->
	`XãrC¶tC®lback
(hdma);

665 
	}
}

693 
HAL_DMA_S‹Ty³Def
 
	$HAL_DMA_G‘S‹
(
DMA_HªdËTy³Def
 *
hdma
)

695  
hdma
->
S‹
;

696 
	}
}

704 
ušt32_t
 
	$HAL_DMA_G‘E¼Ü
(
DMA_HªdËTy³Def
 *
hdma
)

706  
hdma
->
E¼ÜCode
;

707 
	}
}

734 
	$DMA_S‘CÚfig
(
DMA_HªdËTy³Def
 *
hdma
, 
ušt32_t
 
SrcAdd»ss
, ušt32_ˆ
D¡Add»ss
, ušt32_ˆ
D©aL’gth
)

737 
hdma
->
In¡ªû
->
CNDTR
 = 
D©aL’gth
;

740 if((
hdma
->
In™
.
DœeùiÚ
è=ð
DMA_MEMORY_TO_PERIPH
)

743 
hdma
->
In¡ªû
->
CPAR
 = 
D¡Add»ss
;

746 
hdma
->
In¡ªû
->
CMAR
 = 
SrcAdd»ss
;

752 
hdma
->
In¡ªû
->
CPAR
 = 
SrcAdd»ss
;

755 
hdma
->
In¡ªû
->
CMAR
 = 
D¡Add»ss
;

757 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_flash.c

175 
	~"¡m32l0xx_h®.h
"

181 #ifdeà
HAL_FLASH_MODULE_ENABLED


200 
FLASH_ProûssTy³Def
 
	gProcFÏsh
;

204 
FLASH_S‘E¼ÜCode
();

205 
FLASH_Prog¿m_WÜd
(
ušt32_t
 
Add»ss
, ušt32_ˆ
D©a
);

237 
HAL_StusTy³Def
 
	$HAL_FLASH_Prog¿m
(
ušt32_t
 
Ty³Prog¿m
, ušt32_ˆ
Add»ss
, ušt32_ˆ
D©a
)

239 
HAL_StusTy³Def
 
¡©us
 = 
HAL_ERROR
;

242 
	`__HAL_LOCK
(&
ProcFÏsh
);

245 
	`as£¹_·¿m
(
	`IS_FLASH_TYPEPROGRAM
(
Ty³Prog¿m
));

248 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

250 if(
¡©us
 =ð
HAL_OK
)

253 
	`FLASH_Prog¿m_WÜd
(
Add»ss
, (
ušt32_t
è
D©a
);

256 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

260 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

262  
¡©us
;

263 
	}
}

274 
HAL_StusTy³Def
 
	$HAL_FLASH_Prog¿m_IT
(
ušt32_t
 
Ty³Prog¿m
, ušt32_ˆ
Add»ss
, ušt32_ˆ
D©a
)

276 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

279 
	`__HAL_LOCK
(&
ProcFÏsh
);

282 
	`as£¹_·¿m
(
	`IS_FLASH_TYPEPROGRAM
(
Ty³Prog¿m
));

285 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

287 if(
¡©us
 =ð
HAL_OK
)

290 
	`__HAL_FLASH_ENABLE_IT
(
FLASH_IT_EOP
);

293 
	`__HAL_FLASH_ENABLE_IT
(
FLASH_IT_ERR
);

295 
ProcFÏsh
.
Proûdu»OnGošg
 = 
FLASH_PROC_PROGRAM
;

296 
ProcFÏsh
.
Add»ss
 = Address;

298 if(
Ty³Prog¿m
 =ð
FLASH_TYPEPROGRAM_WORD
)

301 
	`FLASH_Prog¿m_WÜd
(
Add»ss
, (
ušt32_t
è
D©a
);

304  
¡©us
;

305 
	}
}

311 
	$HAL_FLASH_IRQHªdËr
()

313 
ušt32_t
 
‹mp
;

328 ià(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_WRPERR
 | 
FLASH_FLAG_PGAERR
 | 
FLASH_FLAG_SIZERR
 | 
FLASH_FLAG_OPTVERR
 | \

329 
FLASH_FLAG_RDERR
 | 
FLASH_FLAG_FWWERR
 | 
FLASH_FLAG_NOTZEROERR
è!ð
RESET
)

331 if(
ProcFÏsh
.
Proûdu»OnGošg
 =ð
FLASH_PROC_PAGEERASE
)

334 
‹mp
 = 
ProcFÏsh
.
Page
;

335 
ProcFÏsh
.
Page
 = 0xFFFFFFFF;

340 
‹mp
 = 
ProcFÏsh
.
Add»ss
;

344 
	`FLASH_S‘E¼ÜCode
();

347 
	`HAL_FLASH_O³¿tiÚE¼ÜC®lback
(
‹mp
);

350 
ProcFÏsh
.
Proûdu»OnGošg
 = 
FLASH_PROC_NONE
;

354 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_EOP
è!ð
RESET
)

357 
	`__HAL_FLASH_CLEAR_FLAG
(
FLASH_FLAG_EOP
);

360 if(
ProcFÏsh
.
Proûdu»OnGošg
 !ð
FLASH_PROC_NONE
)

362 if(
ProcFÏsh
.
Proûdu»OnGošg
 =ð
FLASH_PROC_PAGEERASE
)

365 
ProcFÏsh
.
NbPagesToE¿£
--;

368 if(
ProcFÏsh
.
NbPagesToE¿£
 != 0)

370 
‹mp
 = 
ProcFÏsh
.
Page
;

372 
	`HAL_FLASH_EndOfO³¿tiÚC®lback
(
‹mp
);

375 
‹mp
 = 
ProcFÏsh
.
Page
 + 
FLASH_PAGE_SIZE
;

376 
ProcFÏsh
.
Page
 = ProcFÏsh.Pag+ 
FLASH_PAGE_SIZE
;

379 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_ERASE
);

381 
	`FLASH_E¿£Page
(
‹mp
);

387 
ProcFÏsh
.
Page
 = 
‹mp
 = 0xFFFFFFFF;

388 
ProcFÏsh
.
Proûdu»OnGošg
 = 
FLASH_PROC_NONE
;

390 
	`HAL_FLASH_EndOfO³¿tiÚC®lback
(
‹mp
);

395 if(
ProcFÏsh
.
Proûdu»OnGošg
 =ð
FLASH_PROC_PROGRAM
)

398 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

401 
	`HAL_FLASH_EndOfO³¿tiÚC®lback
(
ProcFÏsh
.
Add»ss
);

403 
ProcFÏsh
.
Proûdu»OnGošg
 = 
FLASH_PROC_NONE
;

408 if(
ProcFÏsh
.
Proûdu»OnGošg
 =ð
FLASH_PROC_NONE
)

411 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_ERASE
 | 
FLASH_PECR_PROG
);

414 
	`__HAL_FLASH_DISABLE_IT
(
FLASH_IT_EOP
);

417 
	`__HAL_FLASH_DISABLE_IT
(
FLASH_IT_ERR
);

420 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

423 
	}
}

433 
__w—k
 
	$HAL_FLASH_EndOfO³¿tiÚC®lback
(
ušt32_t
 
R‘uºV®ue
)

436 
	`UNUSED
(
R‘uºV®ue
);

441 
	}
}

450 
__w—k
 
	$HAL_FLASH_O³¿tiÚE¼ÜC®lback
(
ušt32_t
 
R‘uºV®ue
)

453 
	`UNUSED
(
R‘uºV®ue
);

458 
	}
}

483 
HAL_StusTy³Def
 
	$HAL_FLASH_UÆock
()

485 if((
FLASH
->
PECR
 & 
FLASH_PECR_PRGLOCK
è!ð
RESET
)

488 if((
FLASH
->
PECR
 & 
FLASH_PECR_PELOCK
è!ð
RESET
)

490 
FLASH
->
PEKEYR
 = 
FLASH_PEKEY1
;

491 
FLASH
->
PEKEYR
 = 
FLASH_PEKEY2
;

495 
FLASH
->
PRGKEYR
 = 
FLASH_PRGKEY1
;

496 
FLASH
->
PRGKEYR
 = 
FLASH_PRGKEY2
;

500  
HAL_ERROR
;

503  
HAL_OK
;

504 
	}
}

510 
HAL_StusTy³Def
 
	$HAL_FLASH_Lock
()

513 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PRGLOCK
);

515  
HAL_OK
;

516 
	}
}

522 
HAL_StusTy³Def
 
	$HAL_FLASH_OB_UÆock
()

524 if((
FLASH
->
PECR
 & 
FLASH_PECR_OPTLOCK
è!ð
RESET
)

527 if((
FLASH
->
PECR
 & 
FLASH_PECR_PELOCK
è!ð
RESET
)

529 
FLASH
->
PEKEYR
 = 
FLASH_PEKEY1
;

530 
FLASH
->
PEKEYR
 = 
FLASH_PEKEY2
;

534 
FLASH
->
OPTKEYR
 = 
FLASH_OPTKEY1
;

535 
FLASH
->
OPTKEYR
 = 
FLASH_OPTKEY2
;

539  
HAL_ERROR
;

542  
HAL_OK
;

543 
	}
}

549 
HAL_StusTy³Def
 
	$HAL_FLASH_OB_Lock
()

552 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_OPTLOCK
);

554  
HAL_OK
;

555 
	}
}

561 
HAL_StusTy³Def
 
	$HAL_FLASH_OB_Launch
()

564 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

567 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_OBL_LAUNCH
);

570 (
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE


572 
	}
}

603 
ušt32_t
 
	$HAL_FLASH_G‘E¼Ü
()

605  
ProcFÏsh
.
E¼ÜCode
;

606 
	}
}

625 
HAL_StusTy³Def
 
	$FLASH_Wa™FÜLa¡O³¿tiÚ
(
ušt32_t
 
Timeout
)

631 
ušt32_t
 
tick¡¬t
 = 
	`HAL_G‘Tick
();

633 
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_BSY
è!ð
RESET
)

635 if(
Timeout
 !ð
HAL_MAX_DELAY
)

637 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

639  
HAL_TIMEOUT
;

645 ià(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_EOP
))

648 
	`__HAL_FLASH_CLEAR_FLAG
(
FLASH_FLAG_EOP
);

652 if((
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_WRPERR
è!ð
RESET
è|| (__HAL_FLASH_GET_FLAG(
FLASH_FLAG_PGAERR
) != RESET) || \

653 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_SIZERR
è!ð
RESET
è|| (__HAL_FLASH_GET_FLAG(
FLASH_FLAG_OPTVERR
) != RESET) || \

654 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_RDERR
è!ð
RESET
è|| (__HAL_FLASH_GET_FLAG(
FLASH_FLAG_FWWERR
) != RESET) || \

655 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_NOTZEROERR
è!ð
RESET
))

667 
	`FLASH_S‘E¼ÜCode
();

668  
HAL_ERROR
;

672  
HAL_OK
;

673 
	}
}

679 
	$FLASH_S‘E¼ÜCode
()

681 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_WRPERR
))

683 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_WRP
;

685 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_PGAERR
))

687 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_PGA
;

689 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_SIZERR
))

691 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_SIZE
;

693 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_OPTVERR
))

703 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_OPTV
;

705 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_RDERR
))

707 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_RD
;

709 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_FWWERR
))

711 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_FWWERR
;

713 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_NOTZEROERR
))

715 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_NOTZERO
;

720 
	`__HAL_FLASH_CLEAR_FLAG
(
FLASH_FLAG_WRPERR
 | 
FLASH_FLAG_PGAERR
 | 
FLASH_FLAG_SIZERR
 |

721 
FLASH_FLAG_OPTVERR
 | 
FLASH_FLAG_RDERR
 | 
FLASH_FLAG_FWWERR
 |

722 
FLASH_FLAG_NOTZEROERR
);

723 
	}
}

736 
	$FLASH_E¿£Page
(
ušt32_t
 
Page_Add»ss
)

739 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

742 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_ERASE
);

745 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

748 *(
__IO
 
ušt32_t
 *)
Page_Add»ss
 = 0x00000000;

749 
	}
}

757 
	$FLASH_Prog¿m_WÜd
(
ušt32_t
 
Add»ss
, ušt32_ˆ
D©a
)

760 
	`as£¹_·¿m
(
	`IS_FLASH_PROGRAM_ADDRESS
(
Add»ss
));

763 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

765 *(
__IO
 
ušt32_t
*)
Add»ss
 = 
D©a
;

766 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_flash_ex.c

68 
	~"¡m32l0xx_h®.h
"

74 #ifdeà
HAL_FLASH_MODULE_ENABLED


89 
HAL_StusTy³Def
 
FLASH_OB_RDPCÚfig
(
ušt8_t
 
OB_RDP
);

90 
HAL_StusTy³Def
 
FLASH_OB_BORCÚfig
(
ušt8_t
 
OB_BOR
);

91 
ušt8_t
 
FLASH_OB_G‘U£r
();

92 
ušt8_t
 
FLASH_OB_G‘RDP
();

93 
ušt8_t
 
FLASH_OB_G‘BOR
();

94 
ušt8_t
 
FLASH_OB_G‘BOOTB™1
();

95 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

96 
HAL_StusTy³Def
 
FLASH_OB_PrÙeùedSeùÜsCÚfig
(
ušt32_t
 
SeùÜ
, ušt32_ˆ
SeùÜ2
, ušt32_ˆ
NewS‹
);

98 
HAL_StusTy³Def
 
FLASH_OB_PrÙeùedSeùÜsCÚfig
(
ušt32_t
 
SeùÜ
, ušt32_ˆ
NewS‹
);

100 
HAL_StusTy³Def
 
FLASH_OB_PCROPS–eùiÚCÚfig
(
ušt32_t
 
WPRMOD
);

101 
ušt32_t
 
FLASH_OB_G‘WRP
();

102 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

103 
ušt32_t
 
FLASH_OB_G‘WRP2
();

105 
HAL_StusTy³Def
 
FLASH_OB_U£rCÚfig
(
ušt8_t
 
OB_IWDG
, ušt8_ˆ
OB_STOP
, ušt8_ˆ
OB_STDBY
);

106 
HAL_StusTy³Def
 
FLASH_OB_BOOTB™1CÚfig
(
ušt8_t
 
OB_BOOT_B™1
);

107 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

108 
HAL_StusTy³Def
 
FLASH_OB_BFB2CÚfig
(
ušt8_t
 
OB_BFB2
);

159 
HAL_StusTy³Def
 
	$HAL_FLASHEx_E¿£
(
FLASH_E¿£In™Ty³Def
 *
pE¿£In™
, 
ušt32_t
 *
PageE¼Ü
)

161 
HAL_StusTy³Def
 
¡©us
 = 
HAL_ERROR
;

162 
ušt32_t
 
šdex
 = 0;

165 
	`__HAL_LOCK
(&
ProcFÏsh
);

168 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

170 ià(
¡©us
 =ð
HAL_OK
)

173 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

176 *
PageE¼Ü
 = 0xFFFFFFFF;

179 
	`as£¹_·¿m
(
	`IS_NBPAGES
(
pE¿£In™
->
NbPages
));

180 
	`as£¹_·¿m
(
	`IS_FLASH_TYPEERASE
(
pE¿£In™
->
Ty³E¿£
));

181 
	`as£¹_·¿m
(
	`IS_FLASH_PROGRAM_ADDRESS
(
pE¿£In™
->
PageAdd»ss
));

182 
	`as£¹_·¿m
(
	`IS_FLASH_PROGRAM_ADDRESS
(
pE¿£In™
->
PageAdd»ss
 +…E¿£In™->
NbPages
 * 
FLASH_PAGE_SIZE
 - 1));

185 
šdex
 = 
pE¿£In™
->
PageAdd»ss
; index < (ÕE¿£In™->
NbPages
 * 
FLASH_PAGE_SIZE
)+…EraseInit->PageAddress); index += FLASH_PAGE_SIZE)

187 
	`FLASH_E¿£Page
(
šdex
);

190 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

193 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

194 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_ERASE
);

196 ià(
¡©us
 !ð
HAL_OK
)

199 *
PageE¼Ü
 = 
šdex
;

206 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

208  
¡©us
;

209 
	}
}

224 
HAL_StusTy³Def
 
	$HAL_FLASHEx_E¿£_IT
(
FLASH_E¿£In™Ty³Def
 *
pE¿£In™
)

226 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

229 
	`__HAL_LOCK
(&
ProcFÏsh
);

232 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

234 ià(
¡©us
 =ð
HAL_OK
)

237 
	`__HAL_FLASH_ENABLE_IT
(
FLASH_IT_EOP
);

240 
	`__HAL_FLASH_ENABLE_IT
(
FLASH_IT_ERR
);

243 
	`as£¹_·¿m
(
	`IS_NBPAGES
(
pE¿£In™
->
NbPages
));

244 
	`as£¹_·¿m
(
	`IS_FLASH_TYPEERASE
(
pE¿£In™
->
Ty³E¿£
));

245 
	`as£¹_·¿m
(
	`IS_FLASH_PROGRAM_ADDRESS
(
pE¿£In™
->
PageAdd»ss
));

246 
	`as£¹_·¿m
(
	`IS_FLASH_PROGRAM_ADDRESS
(
pE¿£In™
->
PageAdd»ss
 +…E¿£In™->
NbPages
 * 
FLASH_PAGE_SIZE
 - 1));

249 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

250 
ProcFÏsh
.
Proûdu»OnGošg
 = 
FLASH_PROC_PAGEERASE
;

251 
ProcFÏsh
.
NbPagesToE¿£
 = 
pE¿£In™
->
NbPages
;

252 
ProcFÏsh
.
Page
 = 
pE¿£In™
->
PageAdd»ss
;

255 
	`FLASH_E¿£Page
(
pE¿£In™
->
PageAdd»ss
);

257  
¡©us
;

258 
	}
}

309 
HAL_StusTy³Def
 
	$HAL_FLASHEx_OBProg¿m
(
FLASH_OBProg¿mIn™Ty³Def
 *
pOBIn™
)

311 
HAL_StusTy³Def
 
¡©us
 = 
HAL_ERROR
;

314 
	`__HAL_LOCK
(&
ProcFÏsh
);

317 
	`as£¹_·¿m
(
	`IS_OPTIONBYTE
(
pOBIn™
->
O±iÚTy³
));

320 if((
pOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_WRP
) == OPTIONBYTE_WRP)

322 
	`as£¹_·¿m
(
	`IS_WRPSTATE
(
pOBIn™
->
WRPS‹
));

323 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

324 
¡©us
 = 
	`FLASH_OB_PrÙeùedSeùÜsCÚfig
(
pOBIn™
->
WRPSeùÜ
,…OBIn™->
WRPSeùÜ2
,…OBIn™->
WRPS‹
);

326 
¡©us
 = 
	`FLASH_OB_PrÙeùedSeùÜsCÚfig
(
pOBIn™
->
WRPSeùÜ
,…OBIn™->
WRPS‹
);

328 ià(
¡©us
 !ð
HAL_OK
)

331 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

332  
¡©us
;

337 if((
pOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_RDP
) == OPTIONBYTE_RDP)

339 
¡©us
 = 
	`FLASH_OB_RDPCÚfig
(
pOBIn™
->
RDPLev–
);

340 ià(
¡©us
 !ð
HAL_OK
)

343 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

344  
¡©us
;

349 if((
pOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_USER
) == OPTIONBYTE_USER)

351 
¡©us
 = 
	`FLASH_OB_U£rCÚfig
(
pOBIn™
->
USERCÚfig
 & 
OB_IWDG_SW
,

352 
pOBIn™
->
USERCÚfig
 & 
OB_STOP_NORST
,

353 
pOBIn™
->
USERCÚfig
 & 
OB_STDBY_NORST
);

354 ià(
¡©us
 !ð
HAL_OK
)

357 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

358  
¡©us
;

363 if((
pOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_BOR
) == OPTIONBYTE_BOR)

365 
¡©us
 = 
	`FLASH_OB_BORCÚfig
(
pOBIn™
->
BORLev–
);

369 ià((
pOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_BOOT_BIT1
) == OPTIONBYTE_BOOT_BIT1)

371 
¡©us
 = 
	`FLASH_OB_BOOTB™1CÚfig
(
pOBIn™
->
BOOTB™1CÚfig
);

375 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

376  
¡©us
;

377 
	}
}

386 
	$HAL_FLASHEx_OBG‘CÚfig
(
FLASH_OBProg¿mIn™Ty³Def
 *
pOBIn™
)

388 
pOBIn™
->
O±iÚTy³
 = 
OPTIONBYTE_WRP
 | 
OPTIONBYTE_RDP
 | 
OPTIONBYTE_USER
 | 
OPTIONBYTE_BOR
;

391 
pOBIn™
->
WRPSeùÜ
 = 
	`FLASH_OB_G‘WRP
();

393 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

394 
pOBIn™
->
WRPSeùÜ2
 = 
	`FLASH_OB_G‘WRP2
();

398 
pOBIn™
->
RDPLev–
 = 
	`FLASH_OB_G‘RDP
();

401 
pOBIn™
->
USERCÚfig
 = 
	`FLASH_OB_G‘U£r
();

404 
pOBIn™
->
BORLev–
 = 
	`FLASH_OB_G‘BOR
();

407 
pOBIn™
->
BOOTB™1CÚfig
 = 
	`FLASH_OB_G‘BOOTB™1
();

409 
	}
}

418 
HAL_StusTy³Def
 
	$HAL_FLASHEx_AdvOBProg¿m
 (
FLASH_AdvOBProg¿mIn™Ty³Def
 *
pAdvOBIn™
)

420 
HAL_StusTy³Def
 
¡©us
 = 
HAL_ERROR
;

423 
	`as£¹_·¿m
(
	`IS_OBEX
(
pAdvOBIn™
->
O±iÚTy³
));

426 ià((
pAdvOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_PCROP
) == OPTIONBYTE_PCROP)

429 
	`as£¹_·¿m
(
	`IS_PCROPSTATE
(
pAdvOBIn™
->
PCROPS‹
));

430 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

431 
¡©us
 = 
	`FLASH_OB_PrÙeùedSeùÜsCÚfig
(
pAdvOBIn™
->
PCROPSeùÜ
,…AdvOBIn™->
PCROPSeùÜ2
,…AdvOBIn™->
PCROPS‹
);

433 
¡©us
 = 
	`FLASH_OB_PrÙeùedSeùÜsCÚfig
(
pAdvOBIn™
->
PCROPSeùÜ
,…AdvOBIn™->
PCROPS‹
);

436 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

437 ià((
pAdvOBIn™
->
O±iÚTy³
 & 
OPTIONBYTE_BOOTCONFIG
) == OPTIONBYTE_BOOTCONFIG)

439 
¡©us
 = 
	`FLASH_OB_BFB2CÚfig
(
pAdvOBIn™
->
BoÙCÚfig
);

443  
¡©us
;

444 
	}
}

453 
	$HAL_FLASHEx_AdvOBG‘CÚfig
(
FLASH_AdvOBProg¿mIn™Ty³Def
 *
pAdvOBIn™
)

455 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

456 
pAdvOBIn™
->
O±iÚTy³
 = 
OPTIONBYTE_PCROP
| 
OPTIONBYTE_BOOTCONFIG
;

458 
pAdvOBIn™
->
O±iÚTy³
 = 
OPTIONBYTE_PCROP
;

461 
pAdvOBIn™
->
PCROPS‹
 = (
FLASH
->
OPTR
 & 
FLASH_OPTR_WPRMOD
) >> 8;

463 
pAdvOBIn™
->
PCROPSeùÜ
 = 
FLASH
->
WRPR
;

465 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

467 
pAdvOBIn™
->
PCROPSeùÜ2
 = 
FLASH
->
WRPR2
;

470 
pAdvOBIn™
->
BoÙCÚfig
 = (
FLASH
->
OPTR
 & 
FLASH_OPTR_BFB2
) >> 23;

472 
	}
}

480 
HAL_StusTy³Def
 
	$HAL_FLASHEx_OB_S–eùPCROP
()

482  (
	`FLASH_OB_PCROPS–eùiÚCÚfig
(1));

483 
	}
}

491 
HAL_StusTy³Def
 
	$HAL_FLASHEx_OB_DeS–eùPCROP
()

493  (
	`FLASH_OB_PCROPS–eùiÚCÚfig
(0));

494 
	}
}

529 
HAL_StusTy³Def
 
	$HAL_FLASHEx_DATAEEPROM_UÆock
()

531 if((
FLASH
->
PECR
 & 
FLASH_PECR_PELOCK
è!ð
RESET
)

534 
FLASH
->
PEKEYR
 = 
FLASH_PEKEY1
;

535 
FLASH
->
PEKEYR
 = 
FLASH_PEKEY2
;

536  
HAL_OK
;

540  
HAL_ERROR
;

542 
	}
}

548 
HAL_StusTy³Def
 
	$HAL_FLASHEx_DATAEEPROM_Lock
()

551 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PELOCK
);

552  
HAL_OK
;

553 
	}
}

565 
HAL_StusTy³Def
 
	$HAL_FLASHEx_DATAEEPROM_E¿£
(
ušt32_t
 
Add»ss
)

567 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

570 
	`as£¹_·¿m
(
	`IS_FLASH_DATA_ADDRESS
(
Add»ss
));

573 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

575 if(
¡©us
 =ð
HAL_OK
)

578 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

581 *(
__IO
 
ušt32_t
 *è
Add»ss
 = 0x00000000;

583 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

586  
¡©us
;

587 
	}
}

599 
HAL_StusTy³Def
 
	$HAL_FLASHEx_DATAEEPROM_Prog¿m
(
ušt32_t
 
Ty³Prog¿m
, ušt32_ˆ
Add»ss
, ušt32_ˆ
D©a
)

601 
HAL_StusTy³Def
 
¡©us
 = 
HAL_ERROR
;

604 
	`__HAL_LOCK
(&
ProcFÏsh
);

607 
	`as£¹_·¿m
(
	`IS_TYPEPROGRAMDATA
(
Ty³Prog¿m
));

608 
	`as£¹_·¿m
(
	`IS_FLASH_DATA_ADDRESS
(
Add»ss
));

611 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

613 if(
¡©us
 =ð
HAL_OK
)

616 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

618 if(
Ty³Prog¿m
 =ð
FLASH_TYPEPROGRAMDATA_WORD
)

621 *(
__IO
 
ušt32_t
 *)
Add»ss
 = 
D©a
;

623 if(
Ty³Prog¿m
 =ð
FLASH_TYPEPROGRAMDATA_HALFWORD
)

626 *(
__IO
 
ušt16_t
 *)
Add»ss
 = (ušt16_tè
D©a
;

628 if(
Ty³Prog¿m
 =ð
FLASH_TYPEPROGRAMDATA_BYTE
)

631 *(
__IO
 
ušt8_t
 *)
Add»ss
 = (ušt8_tè
D©a
;

635 
¡©us
 = 
HAL_ERROR
;

639 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

642 
	`__HAL_UNLOCK
(&
ProcFÏsh
);

643  
¡©us
;

644 
	}
}

650 
	$HAL_FLASHEx_DATAEEPROM_EÇbËFixedTimeProg¿m
()

652 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_FIX
);

653 
	}
}

659 
	$HAL_FLASHEx_DATAEEPROM_Di§bËFixedTimeProg¿m
()

661 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_FIX
);

662 
	}
}

680 
ušt8_t
 
	$FLASH_OB_G‘U£r
()

683  (
ušt8_t
)((
FLASH
->
OPTR
 & 
FLASH_OPTR_USER
) >> 16);

684 
	}
}

690 
ušt8_t
 
	$FLASH_OB_G‘RDP
()

692  (
ušt8_t
)(
FLASH
->
OPTR
 & 
FLASH_OPTR_RDPROT
);

693 
	}
}

699 
ušt8_t
 
	$FLASH_OB_G‘BOR
()

702  (
ušt8_t
)((
FLASH
->
OPTR
 & (
ušt32_t
)
FLASH_OPTR_BOR_LEV
) >> 16);

703 
	}
}

709 
ušt8_t
 
	$FLASH_OB_G‘BOOTB™1
()

712  (
FLASH
->
OPTR
 & 
FLASH_OPTR_BOOT1
) >> 31;

714 
	}
}

720 
ušt32_t
 
	$FLASH_OB_G‘WRP
()

723  (
ušt32_t
)(
FLASH
->
WRPR
);

724 
	}
}

726 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

731 
ušt32_t
 
	$FLASH_OB_G‘WRP2
()

734  (
ušt32_t
)(
FLASH
->
WRPR2
);

735 
	}
}

754 
HAL_StusTy³Def
 
	$FLASH_OB_U£rCÚfig
(
ušt8_t
 
OB_IWDG
, ušt8_ˆ
OB_STOP
, ušt8_ˆ
OB_STDBY
)

756 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

757 
ušt32_t
 
tmp
 = 0, 
tmp1
 = 0, 
OB_B™s
 = (ušt32_tè(
OB_IWDG
 | 
OB_STOP
 | 
OB_STDBY
);

760 
	`as£¹_·¿m
(
	`IS_OB_IWDG_SOURCE
(
OB_IWDG
));

761 
	`as£¹_·¿m
(
	`IS_OB_STOP_SOURCE
(
OB_STOP
));

762 
	`as£¹_·¿m
(
	`IS_OB_STDBY_SOURCE
(
OB_STDBY
));

765 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

768 
tmp1
 = 
OB
->
USER
 & ((~
FLASH_OPTR_USER
) >> 16);

771 
tmp
 = (~(
OB_B™s
 | 
tmp1
)) << 16;

772 
tmp
 |ð
OB_B™s
 | 
tmp1
;

775 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

777 if(
¡©us
 =ð
HAL_OK
)

780 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

782 
OB
->
USER
 = 
tmp
;

784 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

786  
¡©us
;

787 
	}
}

803 
HAL_StusTy³Def
 
	$FLASH_OB_RDPCÚfig
(
ušt8_t
 
OB_RDP
)

805 
HAL_StusTy³Def
 
¡©us
;

806 
ušt32_t
 
tmp
 = 0, 
tmp1
 = 0, 
OB_B™s
 = (ušt32_tè
OB_RDP
;

809 
	`as£¹_·¿m
(
	`IS_OB_RDP
(
OB_RDP
));

812 
tmp
 = (
OB
->
RDP
 & ((~
FLASH_OPTR_RDPROT
è& 0x0000FFFF)è| 
OB_B™s
;

813 
tmp1
 = (~
tmp
 << 16) |mp;

816 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

818 if(
¡©us
 =ð
HAL_OK
)

821 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

823 
OB
->
RDP
 = 
tmp1
;

825 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

827  
¡©us
;

828 
	}
}

843 
HAL_StusTy³Def
 
	$FLASH_OB_BORCÚfig
(
ušt8_t
 
OB_BOR
)

845 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

846 
ušt32_t
 
tmp
 = 0, 
tmp1
 = 0, 
OB_B™s
 = (ušt32_tè
OB_BOR
;

849 
	`as£¹_·¿m
(
	`IS_OB_BOR_LEVEL
(
OB_BOR
));

852 
tmp1
 = 
OB
->
USER
 & ((~
FLASH_OPTR_BOR_LEV
) >> 16);

855 
tmp
 = (~(
OB_B™s
 | 
tmp1
)) << 16;

856 
tmp
 |ð
OB_B™s
 | 
tmp1
;

859 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

861 if(
¡©us
 =ð
HAL_OK
)

864 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

866 
OB
->
USER
 = 
tmp
;

868 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

871  
¡©us
;

872 
	}
}

882 
HAL_StusTy³Def
 
	$FLASH_OB_BOOTB™1CÚfig
(
ušt8_t
 
OB_BOOT_BIT1
)

884 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

885 
ušt32_t
 
tmp
 = 0, 
tmp1
 = 0, 
OB_B™s
 = ((ušt32_tè
OB_BOOT_BIT1
) << 15;

888 
	`as£¹_·¿m
(
	`IS_OB_BOOT1
(
OB_BOOT_BIT1
));

891 
tmp1
 = 
OB
->
USER
 & ((~
FLASH_OPTR_BOOT1
) >> 16);

894 
tmp
 = (~(
OB_B™s
 | 
tmp1
)) << 16;

895 
tmp
 |ð
OB_B™s
 | 
tmp1
;

898 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

900 if(
¡©us
 =ð
HAL_OK
)

903 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

905 
OB
->
USER
 = 
tmp
;

907 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

910  
¡©us
;

911 
	}
}

923 
HAL_StusTy³Def
 
	$FLASH_OB_PCROPS–eùiÚCÚfig
(
ušt32_t
 
WPRMOD
)

925 
HAL_StusTy³Def
 
¡©us
;

926 
ušt32_t
 
tmp
 = 0, 
tmp1
 = 0, 
OB_B™s
 = ((ušt32_tè
WPRMOD
) << 8;

929 
tmp1
 = 
OB
->
USER
 & ((~
FLASH_OPTR_WPRMOD
) >> 16);

932 
tmp
 = (~(
OB_B™s
 | 
tmp1
)) << 16;

933 
tmp
 |ð
OB_B™s
 | 
tmp1
;

936 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

938 if(
¡©us
 =ð
HAL_OK
)

941 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

943 
OB
->
RDP
 = 
tmp
;

945 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

948  
¡©us
;

949 
	}
}

951 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

960 
HAL_StusTy³Def
 
	$FLASH_OB_BFB2CÚfig
(
ušt8_t
 
OB_BFB2
)

962 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

963 
ušt32_t
 
tmp
 = 0, 
tmp1
 = 0, 
OB_B™s
 = ((ušt32_tè
OB_BFB2
) << 7;

966 
	`as£¹_·¿m
(
	`IS_OB_BOOT_BANK
(
OB_BFB2
));

969 
tmp1
 = 
OB
->
USER
 & ((~
FLASH_OPTR_BFB2
) >> 16);

972 
tmp
 = (~(
OB_B™s
 | 
tmp1
)) << 16;

973 
tmp
 |ð
OB_B™s
 | 
tmp1
;

976 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

978 if(
¡©us
 =ð
HAL_OK
)

981 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

984 
OB
->
USER
 = 
tmp
;

987 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

989  
¡©us
;

990 
	}
}

994 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

1003 
HAL_StusTy³Def
 
	$FLASH_OB_PrÙeùedSeùÜsCÚfig
(
ušt32_t
 
SeùÜ
, ušt32_ˆ
SeùÜ2
, ušt32_ˆ
NewS‹
)

1012 
HAL_StusTy³Def
 
	$FLASH_OB_PrÙeùedSeùÜsCÚfig
(
ušt32_t
 
SeùÜ
, ušt32_ˆ
NewS‹
)

1015 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

1016 
ušt32_t
 
WRP_D©a
 = 0;

1017 
ušt32_t
 
OB_WRP
 = 
SeùÜ
;

1020 
	`as£¹_·¿m
(
	`IS_FUNCTIONAL_STATE
(
NewS‹
));

1023 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

1025 if(
¡©us
 =ð
HAL_OK
)

1028 
ProcFÏsh
.
E¼ÜCode
 = 
HAL_FLASH_ERROR_NONE
;

1030 ià(
OB_WRP
 & 0x0000FFFF)

1032 ià(
NewS‹
 !ð
OB_WRPSTATE_DISABLE
)

1034 
WRP_D©a
 = (
ušt16_t
)(((
OB_WRP
 & 
WRP_MASK_LOW
è| 
OB
->
WRP01
));

1035 
OB
->
WRP01
 = (
ušt32_t
)(~(
WRP_D©a
) << 16) | (WRP_Data);

1039 
WRP_D©a
 = (
ušt16_t
)(~
OB_WRP
 & (
WRP_MASK_LOW
 & 
OB
->
WRP01
));

1040 
OB
->
WRP01
 = (
ušt32_t
)((~
WRP_D©a
) << 16) | (WRP_Data);

1043 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

1044 ià(
OB_WRP
 & 0xFFFF0000)

1046 ià(
NewS‹
 !ð
OB_WRPSTATE_DISABLE
)

1048 
WRP_D©a
 = (
ušt16_t
)((((
OB_WRP
 & 
WRP_MASK_HIGH
è>> 16 | 
OB
->
WRP23
)));

1049 
OB
->
WRP23
 = (
ušt32_t
)(~(
WRP_D©a
) << 16) | (WRP_Data);

1053 
WRP_D©a
 = (
ušt16_t
)((((~
OB_WRP
 & 
WRP_MASK_HIGH
è>> 16 & 
OB
->
WRP23
)));

1054 
OB
->
WRP23
 = (
ušt32_t
)((~
WRP_D©a
) << 16) | (WRP_Data);

1058 
OB_WRP
 = 
SeùÜ2
;

1059 ià(
OB_WRP
 & 0x0000FFFF)

1061 ià(
NewS‹
 !ð
OB_WRPSTATE_DISABLE
)

1063 
WRP_D©a
 = (
ušt16_t
)(((
OB_WRP
 & 
WRP_MASK_LOW
è| 
OB
->
WRP45
));

1064 
OB
->
WRP45
 =(
ušt32_t
)(~(
WRP_D©a
) << 16) | (WRP_Data);

1068 
WRP_D©a
 = (
ušt16_t
)(~
OB_WRP
 & (
WRP_MASK_LOW
 & 
OB
->
WRP45
));

1069 
OB
->
WRP45
 = (
ušt32_t
)((~
WRP_D©a
) << 16) | (WRP_Data);

1075 
¡©us
 = 
	`FLASH_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

1078  
¡©us
;

1079 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_flash_ramfunc.c

63 
	~"¡m32l0xx_h®.h
"

69 #ifdeà
HAL_FLASH_MODULE_ENABLED


85 
__RAM_FUNC
 
FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
ušt32_t
 
Timeout
);

86 
__RAM_FUNC
 
FLASHRAM_S‘E¼ÜCode
();

115 
__RAM_FUNC
 
	$HAL_FLASHEx_EÇbËRunPow”Down
()

118 
	`__HAL_FLASH_POWER_DOWN_ENABLE
();

119  
HAL_OK
;

120 
	}
}

127 
__RAM_FUNC
 
	$HAL_FLASHEx_Di§bËRunPow”Down
()

130 
	`__HAL_FLASH_POWER_DOWN_DISABLE
();

131  
HAL_OK
;

132 
	}
}

138 #ià
defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

165 
__RAM_FUNC
 
	$HAL_FLASHEx_E¿£P¬®ËlPage
(
ušt32_t
 
Page_Add»ss1
, ušt32_ˆ
Page_Add»ss2
)

167 
HAL_StusTy³Def
 
¡©us
 = 
HAL_OK
;

170 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

172 if(
¡©us
 =ð
HAL_OK
)

175 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PARALLBANK
);

176 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_ERASE
);

177 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

180 *(
__IO
 
ušt32_t
 *)
Page_Add»ss1
 = 0x00000000;

182 *(
__IO
 
ušt32_t
 *)
Page_Add»ss2
 = 0x00000000;

185 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

188 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

189 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_ERASE
);

190 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PARALLBANK
);

193  
¡©us
;

194 
	}
}

225 
__RAM_FUNC
 
	$HAL_FLASHEx_Prog¿mP¬®ËlH®fPage
(
ušt32_t
 
Add»ss1
, ušt32_t* 
pBufãr1
, ušt32_ˆ
Add»ss2
, ušt32_t* 
pBufãr2
)

227 
ušt32_t
 
couÁ
;

228 
HAL_StusTy³Def
 
¡©us
;

231 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

233 if(
¡©us
 =ð
HAL_OK
)

236 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PARALLBANK
);

237 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_FPRG
);

238 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

242 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

244 if(
¡©us
 =ð
HAL_OK
)

248 
couÁ
 = 0;

251 
	`__di§bË_œq
();

253 
couÁ
 < 16)

255 *(
__IO
 
ušt32_t
*è
Add»ss1
 = *
pBufãr1
;

256 
pBufãr1
++;

257 
couÁ
++;

262 
couÁ
 = 0;

263 
couÁ
 < 16)

265 *(
__IO
 
ušt32_t
*è
Add»ss2
 = *
pBufãr2
;

266 
pBufãr2
++;

267 
couÁ
++;

271 
	`__’abË_œq
();

274 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

277 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

278 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_FPRG
);

279 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PARALLBANK
);

282  
¡©us
;

283 
	}
}

316 
__RAM_FUNC
 
	$HAL_FLASHEx_H®fPageProg¿m
(
ušt32_t
 
Add»ss
, ušt32_ˆ*
pBufãr
)

318 
ušt32_t
 
couÁ
;

319 
HAL_StusTy³Def
 
¡©us
;

322 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

324 if(
¡©us
 =ð
HAL_OK
)

327 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_FPRG
);

328 
	`SET_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

331 
couÁ
 = 0;

336 
	`__di§bË_œq
();

338 
couÁ
 < 16)

340 *(
__IO
 
ušt32_t
*è
Add»ss
 = *
pBufãr
;

341 
pBufãr
++;

342 
couÁ
++;

346 
	`__’abË_œq
();

349 
¡©us
 = 
	`FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
FLASH_TIMEOUT_VALUE
);

352 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_PROG
);

353 
	`CLEAR_BIT
(
FLASH
->
PECR
, 
FLASH_PECR_FPRG
);

356  
¡©us
;

357 
	}
}

371 
__RAM_FUNC
 
	$HAL_FLASHRAM_G‘E¼Ü
(
ušt32_t
 * 
”rÜ
)

373 *
”rÜ
 = 
ProcFÏsh
.
E¼ÜCode
;

374  
HAL_OK
;

375 
	}
}

393 
__RAM_FUNC
 
	$FLASHRAM_S‘E¼ÜCode
()

395 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_WRPERR
))

397 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_WRP
;

399 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_PGAERR
))

401 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_PGA
;

403 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_SIZERR
))

405 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_SIZE
;

407 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_OPTVERR
))

417 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_OPTV
;

419 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_RDERR
))

421 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_RD
;

423 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_FWWERR
))

425 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_FWWERR
;

427 if(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_NOTZEROERR
))

429 
ProcFÏsh
.
E¼ÜCode
 |ð
HAL_FLASH_ERROR_NOTZERO
;

434 
	`__HAL_FLASH_CLEAR_FLAG
(
FLASH_FLAG_WRPERR
 | 
FLASH_FLAG_PGAERR
 | 
FLASH_FLAG_SIZERR
 |

435 
FLASH_FLAG_OPTVERR
 | 
FLASH_FLAG_RDERR
 | 
FLASH_FLAG_FWWERR
 |

436 
FLASH_FLAG_NOTZEROERR
);

437  
HAL_OK
;

438 
	}
}

446 
__RAM_FUNC
 
	$FLASHRAM_Wa™FÜLa¡O³¿tiÚ
(
ušt32_t
 
Timeout
)

452 
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_BSY
è&& (
Timeout
 != 0x00))

454 
Timeout
--;

457 if(
Timeout
 == 0x00 )

459  
HAL_TIMEOUT
;

462 ifÐ(
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_RDERR
è!ð
RESET
) ||

463 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_WRPERR
è!ð
RESET
) ||

464 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_PGAERR
è!ð
RESET
) ||

465 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_OPTVERR
è!ð
RESET
) ||

466 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_SIZERR
è!ð
RESET
) ||

467 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_FWWERR
è!ð
RESET
) ||

468 (
	`__HAL_FLASH_GET_FLAG
(
FLASH_FLAG_NOTZEROERR
è!ð
RESET
) )

481 
	`FLASHRAM_S‘E¼ÜCode
();

482  
HAL_ERROR
;

486  
HAL_OK
;

487 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_gpio.c

129 
	~"¡m32l0xx_h®.h
"

135 #ifdeà
HAL_GPIO_MODULE_ENABLED


148 
	#GPIO_MODE
 ((
ušt32_t
)0x00000003)

	)

149 
	#EXTI_MODE
 ((
ušt32_t
)0x10000000)

	)

150 
	#GPIO_MODE_IT
 ((
ušt32_t
)0x00010000)

	)

151 
	#GPIO_MODE_EVT
 ((
ušt32_t
)0x00020000)

	)

152 
	#RISING_EDGE
 ((
ušt32_t
)0x00100000)

	)

153 
	#FALLING_EDGE
 ((
ušt32_t
)0x00200000)

	)

154 
	#GPIO_OUTPUT_TYPE
 ((
ušt32_t
)0x00000010)

	)

156 
	#GPIO_NUMBER
 ((
ušt32_t
)16)

	)

185 
	$HAL_GPIO_In™
(
GPIO_Ty³Def
 *
GPIOx
, 
GPIO_In™Ty³Def
 *
GPIO_In™
)

187 
ušt32_t
 
pos™iÚ
 = 0x00;

188 
ušt32_t
 
iocu¼’t
 = 0x00;

189 
ušt32_t
 
‹mp
 = 0x00;

192 
	`as£¹_·¿m
(
	`IS_GPIO_MODE
(
GPIO_In™
->
Mode
));

193 
	`as£¹_·¿m
(
	`IS_GPIO_PULL
(
GPIO_In™
->
PuÎ
));

194 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_AVAILABLE
(
GPIOx
,(
GPIO_In™
->
Pš
)));

197 (
GPIO_In™
->
Pš
è>> 
pos™iÚ
)

200 
iocu¼’t
 = (
GPIO_In™
->
Pš
è& (1 << 
pos™iÚ
);

202 if(
iocu¼’t
)

206 if((
GPIO_In™
->
Mode
 =ð
GPIO_MODE_AF_PP
è|| (GPIO_In™->Mod=ð
GPIO_MODE_AF_OD
))

209 
	`as£¹_·¿m
(
	`IS_GPIO_AF_AVAILABLE
(
GPIOx
,(
GPIO_In™
->
AÉ”Ç‹
)));

211 
‹mp
 = 
GPIOx
->
AFR
[
pos™iÚ
 >> 3];

212 
‹mp
 &ð~((
ušt32_t
)0xF << ((ušt32_t)(
pos™iÚ
 & (uint32_t)0x07) * 4)) ;

213 
‹mp
 |ð((
ušt32_t
)(
GPIO_In™
->
AÉ”Ç‹
è<< (((ušt32_t)
pos™iÚ
 & (uint32_t)0x07) * 4)) ;

214 
GPIOx
->
AFR
[
pos™iÚ
 >> 3] = 
‹mp
;

218 if((
GPIO_In™
->
Mode
 =ð
GPIO_MODE_OUTPUT_PP
è|| (GPIO_In™->Mod=ð
GPIO_MODE_AF_PP
) ||

219 (
GPIO_In™
->
Mode
 =ð
GPIO_MODE_OUTPUT_OD
è|| (GPIO_In™->Mod=ð
GPIO_MODE_AF_OD
))

222 
	`as£¹_·¿m
(
	`IS_GPIO_SPEED
(
GPIO_In™
->
S³ed
));

224 
‹mp
 = 
GPIOx
->
OSPEEDR
;

225 
‹mp
 &ð~(
GPIO_OSPEEDER_OSPEED0
 << (
pos™iÚ
 * 2));

226 
‹mp
 |ð(
GPIO_In™
->
S³ed
 << (
pos™iÚ
 * 2));

227 
GPIOx
->
OSPEEDR
 = 
‹mp
;

230 
‹mp
ð
GPIOx
->
OTYPER
;

231 
‹mp
 &ð~(
GPIO_OTYPER_OT_0
 << 
pos™iÚ
) ;

232 
‹mp
 |ð(((
GPIO_In™
->
Mode
 & 
GPIO_OUTPUT_TYPE
è>> 4è<< 
pos™iÚ
);

233 
GPIOx
->
OTYPER
 = 
‹mp
;

237 
‹mp
 = 
GPIOx
->
MODER
;

238 
‹mp
 &ð~(
GPIO_MODER_MODE0
 << (
pos™iÚ
 * 2));

239 
‹mp
 |ð((
GPIO_In™
->
Mode
 & 
GPIO_MODE
è<< (
pos™iÚ
 * 2));

240 
GPIOx
->
MODER
 = 
‹mp
;

243 
‹mp
 = 
GPIOx
->
PUPDR
;

244 
‹mp
 &ð~(
GPIO_PUPDR_PUPD0
 << (
pos™iÚ
 * 2));

245 
‹mp
 |ð((
GPIO_In™
->
PuÎ
è<< (
pos™iÚ
 * 2));

246 
GPIOx
->
PUPDR
 = 
‹mp
;

250 if((
GPIO_In™
->
Mode
 & 
EXTI_MODE
) == EXTI_MODE)

253 
	`__HAL_RCC_SYSCFG_CLK_ENABLE
();

255 
‹mp
 = 
SYSCFG
->
EXTICR
[
pos™iÚ
 >> 2];

256 
‹mp
 &ð~(((
ušt32_t
)0x0Fè<< (4 * (
pos™iÚ
 & 0x03)));

257 
‹mp
 |ð((
ušt32_t
)(
	`GPIO_GET_INDEX
(
GPIOx
)è<< (4 * (
pos™iÚ
 & 0x03)));

258 
SYSCFG
->
EXTICR
[
pos™iÚ
 >> 2] = 
‹mp
;

261 
‹mp
 = 
EXTI
->
IMR
;

262 
‹mp
 &ð~((
ušt32_t
)
iocu¼’t
);

263 if((
GPIO_In™
->
Mode
 & 
GPIO_MODE_IT
) == GPIO_MODE_IT)

265 
‹mp
 |ð
iocu¼’t
;

267 
EXTI
->
IMR
 = 
‹mp
;

269 
‹mp
 = 
EXTI
->
EMR
;

270 
‹mp
 &ð~((
ušt32_t
)
iocu¼’t
);

271 if((
GPIO_In™
->
Mode
 & 
GPIO_MODE_EVT
) == GPIO_MODE_EVT)

273 
‹mp
 |ð
iocu¼’t
;

275 
EXTI
->
EMR
 = 
‹mp
;

278 
‹mp
 = 
EXTI
->
RTSR
;

279 
‹mp
 &ð~((
ušt32_t
)
iocu¼’t
);

280 if((
GPIO_In™
->
Mode
 & 
RISING_EDGE
) == RISING_EDGE)

282 
‹mp
 |ð
iocu¼’t
;

284 
EXTI
->
RTSR
 = 
‹mp
;

286 
‹mp
 = 
EXTI
->
FTSR
;

287 
‹mp
 &ð~((
ušt32_t
)
iocu¼’t
);

288 if((
GPIO_In™
->
Mode
 & 
FALLING_EDGE
) == FALLING_EDGE)

290 
‹mp
 |ð
iocu¼’t
;

292 
EXTI
->
FTSR
 = 
‹mp
;

295 
pos™iÚ
++;

297 
	}
}

308 
	$HAL_GPIO_DeIn™
(
GPIO_Ty³Def
 *
GPIOx
, 
ušt32_t
 
GPIO_Pš
)

310 
ušt32_t
 
pos™iÚ
 = 0x00;

311 
ušt32_t
 
iocu¼’t
 = 0x00;

312 
ušt32_t
 
tmp
 = 0x00;

315 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_AVAILABLE
(
GPIOx
,
GPIO_Pš
));

318 
GPIO_Pš
 >> 
pos™iÚ
)

321 
iocu¼’t
 = (
GPIO_Pš
è& (1 << 
pos™iÚ
);

323 if(
iocu¼’t
)

327 
GPIOx
->
MODER
 &ð~(
GPIO_MODER_MODE0
 << (
pos™iÚ
 * 2));

330 
GPIOx
->
AFR
[
pos™iÚ
 >> 3] &ð~((
ušt32_t
)0xF << ((uint32_t)(position & (uint32_t)0x07) * 4)) ;

333 
GPIOx
->
OSPEEDR
 &ð~(
GPIO_OSPEEDER_OSPEED0
 << (
pos™iÚ
 * 2));

336 
GPIOx
->
OTYPER
 &ð~(
GPIO_OTYPER_OT_0
 << 
pos™iÚ
) ;

339 
GPIOx
->
PUPDR
 &ð~(
GPIO_PUPDR_PUPD0
 << (
pos™iÚ
 * 2));

344 
tmp
 = 
SYSCFG
->
EXTICR
[
pos™iÚ
 >> 2];

345 
tmp
 &ð(((
ušt32_t
)0x0Fè<< (4 * (
pos™iÚ
 & 0x03)));

346 if(
tmp
 =ð(
	`GPIO_GET_INDEX
(
GPIOx
è<< (4 * (
pos™iÚ
 & 0x03))))

348 
tmp
 = ((
ušt32_t
)0x0Fè<< (4 * (
pos™iÚ
 & 0x03));

349 
SYSCFG
->
EXTICR
[
pos™iÚ
 >> 2] &ð~
tmp
;

352 
EXTI
->
IMR
 &ð~((
ušt32_t
)
iocu¼’t
);

353 
EXTI
->
EMR
 &ð~((
ušt32_t
)
iocu¼’t
);

356 
EXTI
->
RTSR
 &ð~((
ušt32_t
)
iocu¼’t
);

357 
EXTI
->
FTSR
 &ð~((
ušt32_t
)
iocu¼’t
);

360 
pos™iÚ
++;

362 
	}
}

389 
GPIO_PšS‹
 
	$HAL_GPIO_R—dPš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
)

391 
GPIO_PšS‹
 
b™¡©us
;

394 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_AVAILABLE
(
GPIOx
,
GPIO_Pš
));

396 if((
GPIOx
->
IDR
 & 
GPIO_Pš
è!ð(
ušt32_t
)
GPIO_PIN_RESET
)

398 
b™¡©us
 = 
GPIO_PIN_SET
;

402 
b™¡©us
 = 
GPIO_PIN_RESET
;

404  
b™¡©us
;

405 
	}
}

425 
	$HAL_GPIO_Wr™ePš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
, 
GPIO_PšS‹
 
PšS‹
)

428 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_AVAILABLE
(
GPIOx
,
GPIO_Pš
));

429 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_ACTION
(
PšS‹
));

431 if(
PšS‹
 !ð
GPIO_PIN_RESET
)

433 
GPIOx
->
BSRR
 = 
GPIO_Pš
;

437 
GPIOx
->
BRR
 = 
GPIO_Pš
 ;

439 
	}
}

449 
	$HAL_GPIO_ToggËPš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
)

452 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_AVAILABLE
(
GPIOx
,
GPIO_Pš
));

454 
GPIOx
->
ODR
 ^ð
GPIO_Pš
;

455 
	}
}

470 
HAL_StusTy³Def
 
	$HAL_GPIO_LockPš
(
GPIO_Ty³Def
* 
GPIOx
, 
ušt16_t
 
GPIO_Pš
)

472 
__IO
 
ušt32_t
 
tmp
 = 
GPIO_LCKR_LCKK
;

475 
	`as£¹_·¿m
(
	`IS_GPIO_PIN_AVAILABLE
(
GPIOx
,
GPIO_Pš
));

478 
tmp
 |ð
GPIO_Pš
;

480 
GPIOx
->
LCKR
 = 
tmp
;

482 
GPIOx
->
LCKR
 = 
GPIO_Pš
;

484 
GPIOx
->
LCKR
 = 
tmp
;

486 
tmp
 = 
GPIOx
->
LCKR
;

488 if((
GPIOx
->
LCKR
 & 
GPIO_LCKR_LCKK
è!ð
RESET
)

490  
HAL_OK
;

494  
HAL_ERROR
;

496 
	}
}

502 
	$HAL_GPIO_EXTI_IRQHªdËr
(
ušt16_t
 
GPIO_Pš
)

505 if(
	`__HAL_GPIO_EXTI_GET_IT
(
GPIO_Pš
è!ð
RESET
)

507 
	`__HAL_GPIO_EXTI_CLEAR_IT
(
GPIO_Pš
);

508 
	`HAL_GPIO_EXTI_C®lback
(
GPIO_Pš
);

510 
	}
}

517 
__w—k
 
	$HAL_GPIO_EXTI_C®lback
(
ušt16_t
 
GPIO_Pš
)

520 
	`UNUSED
(
GPIO_Pš
);

525 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_i2c.c

182 
	~"¡m32l0xx_h®.h
"

188 #ifdeà
HAL_I2C_MODULE_ENABLED


200 
	#TIMING_CLEAR_MASK
 ((
ušt32_t
)0xF0FFFFFFè

	)

201 
	#I2C_TIMEOUT_ADDR
 ((
ušt32_t
)10000è

	)

202 
	#I2C_TIMEOUT_BUSY
 ((
ušt32_t
)25è

	)

203 
	#I2C_TIMEOUT_DIR
 ((
ušt32_t
)25è

	)

204 
	#I2C_TIMEOUT_RXNE
 ((
ušt32_t
)25è

	)

205 
	#I2C_TIMEOUT_STOPF
 ((
ušt32_t
)25è

	)

206 
	#I2C_TIMEOUT_TC
 ((
ušt32_t
)25è

	)

207 
	#I2C_TIMEOUT_TCR
 ((
ušt32_t
)25è

	)

208 
	#I2C_TIMEOUT_TXIS
 ((
ušt32_t
)25è

	)

209 
	#I2C_TIMEOUT_FLAG
 ((
ušt32_t
)25è

	)

220 
I2C_DMAMa¡”T¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

221 
I2C_DMAMa¡”ReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

222 
I2C_DMASÏveT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

223 
I2C_DMASÏveReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

224 
I2C_DMAMemT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

225 
I2C_DMAMemReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

226 
I2C_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
);

228 
HAL_StusTy³Def
 
I2C_Reque¡MemÜyWr™e
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt32_t
 
Timeout
);

229 
HAL_StusTy³Def
 
I2C_Reque¡MemÜyR—d
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt32_t
 
Timeout
);

230 
HAL_StusTy³Def
 
I2C_Wa™OnFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
FÏg
, 
FÏgStus
 
Stus
, ušt32_ˆ
Timeout
);

231 
HAL_StusTy³Def
 
I2C_Wa™OnTXISFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
);

232 
HAL_StusTy³Def
 
I2C_Wa™OnRXNEFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
);

233 
HAL_StusTy³Def
 
I2C_Wa™OnSTOPFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
);

234 
HAL_StusTy³Def
 
I2C_IsAcknowËdgeFažed
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
);

236 
HAL_StusTy³Def
 
I2C_Ma¡”T¿nsm™_ISR
(
I2C_HªdËTy³Def
 *
hi2c
);

237 
HAL_StusTy³Def
 
I2C_Ma¡”Reûive_ISR
(
I2C_HªdËTy³Def
 *
hi2c
);

239 
HAL_StusTy³Def
 
I2C_SÏveT¿nsm™_ISR
(
I2C_HªdËTy³Def
 *
hi2c
);

240 
HAL_StusTy³Def
 
I2C_SÏveReûive_ISR
(
I2C_HªdËTy³Def
 *
hi2c
);

242 
I2C_T¿nsãrCÚfig
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 
Size
, 
ušt32_t
 
Mode
, ušt32_ˆ
Reque¡
);

291 
HAL_StusTy³Def
 
	$HAL_I2C_In™
(
I2C_HªdËTy³Def
 *
hi2c
)

294 if(
hi2c
 =ð
NULL
)

296  
HAL_ERROR
;

300 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

301 
	`as£¹_·¿m
(
	`IS_I2C_OWN_ADDRESS1
(
hi2c
->
In™
.
OwnAdd»ss1
));

302 
	`as£¹_·¿m
(
	`IS_I2C_ADDRESSING_MODE
(
hi2c
->
In™
.
Add»ssšgMode
));

303 
	`as£¹_·¿m
(
	`IS_I2C_DUAL_ADDRESS
(
hi2c
->
In™
.
Du®Add»ssMode
));

304 
	`as£¹_·¿m
(
	`IS_I2C_OWN_ADDRESS2
(
hi2c
->
In™
.
OwnAdd»ss2
));

305 
	`as£¹_·¿m
(
	`IS_I2C_OWN_ADDRESS2_MASK
(
hi2c
->
In™
.
OwnAdd»ss2Masks
));

306 
	`as£¹_·¿m
(
	`IS_I2C_GENERAL_CALL
(
hi2c
->
In™
.
G’”®C®lMode
));

307 
	`as£¹_·¿m
(
	`IS_I2C_NO_STRETCH
(
hi2c
->
In™
.
NoSŒ‘chMode
));

309 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_RESET
)

312 
hi2c
->
Lock
 = 
HAL_UNLOCKED
;

315 
	`HAL_I2C_M¥In™
(
hi2c
);

318 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

321 
	`__HAL_I2C_DISABLE
(
hi2c
);

325 
hi2c
->
In¡ªû
->
TIMINGR
 = hi2c->
In™
.
Timšg
 & 
TIMING_CLEAR_MASK
;

329 
hi2c
->
In¡ªû
->
OAR1
 &ð~
I2C_OAR1_OA1EN
;

330 if(
hi2c
->
In™
.
OwnAdd»ss1
 != 0)

332 if(
hi2c
->
In™
.
Add»ssšgMode
 =ð
I2C_ADDRESSINGMODE_7BIT
)

334 
hi2c
->
In¡ªû
->
OAR1
 = (
I2C_OAR1_OA1EN
 | hi2c->
In™
.
OwnAdd»ss1
);

338 
hi2c
->
In¡ªû
->
OAR1
 = (
I2C_OAR1_OA1EN
 | 
I2C_OAR1_OA1MODE
 | hi2c->
In™
.
OwnAdd»ss1
);

344 if(
hi2c
->
In™
.
Add»ssšgMode
 =ð
I2C_ADDRESSINGMODE_10BIT
)

346 
hi2c
->
In¡ªû
->
CR2
 = (
I2C_CR2_ADD10
);

349 
hi2c
->
In¡ªû
->
CR2
 |ð(
I2C_CR2_AUTOEND
 | 
I2C_CR2_NACK
);

353 
hi2c
->
In¡ªû
->
OAR2
 = (hi2c->
In™
.
Du®Add»ssMode
 | hi2c->In™.
OwnAdd»ss2
 | (hi2c->In™.
OwnAdd»ss2Masks
 << 8));

357 
hi2c
->
In¡ªû
->
CR1
 = (hi2c->
In™
.
G’”®C®lMode
 | hi2c->In™.
NoSŒ‘chMode
);

360 
	`__HAL_I2C_ENABLE
(
hi2c
);

362 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

363 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

365  
HAL_OK
;

366 
	}
}

374 
HAL_StusTy³Def
 
	$HAL_I2C_DeIn™
(
I2C_HªdËTy³Def
 *
hi2c
)

377 if(
hi2c
 =ð
NULL
)

379  
HAL_ERROR
;

383 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

385 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

388 
	`__HAL_I2C_DISABLE
(
hi2c
);

391 
	`HAL_I2C_M¥DeIn™
(
hi2c
);

393 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

395 
hi2c
->
S‹
 = 
HAL_I2C_STATE_RESET
;

398 
	`__HAL_UNLOCK
(
hi2c
);

400  
HAL_OK
;

401 
	}
}

409 
__w—k
 
	$HAL_I2C_M¥In™
(
I2C_HªdËTy³Def
 *
hi2c
)

412 
	`UNUSED
(
hi2c
);

417 
	}
}

425 
__w—k
 
	$HAL_I2C_M¥DeIn™
(
I2C_HªdËTy³Def
 *
hi2c
)

428 
	`UNUSED
(
hi2c
);

433 
	}
}

508 
HAL_StusTy³Def
 
	$HAL_I2C_Ma¡”_T¿nsm™
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
)

510 
ušt32_t
 
siz‘mp
 = 0;

512 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

514 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

516  
HAL_ERROR
;

519 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

521  
HAL_BUSY
;

525 
	`__HAL_LOCK
(
hi2c
);

527 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MASTER_BUSY_TX
;

528 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

533 if(
Size
 > 255)

535 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_WRITE
);

536 
siz‘mp
 = 255;

540 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_WRITE
);

541 
siz‘mp
 = 
Size
;

547 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

549 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

551  
HAL_ERROR
;

555  
HAL_TIMEOUT
;

559 
hi2c
->
In¡ªû
->
TXDR
 = (*
pD©a
++);

560 
siz‘mp
--;

561 
Size
--;

563 if((
siz‘mp
 =ð0)&&(
Size
!=0))

566 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

568  
HAL_TIMEOUT
;

571 if(
Size
 > 255)

573 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

574 
siz‘mp
 = 255;

578 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

579 
siz‘mp
 = 
Size
;

583 }
Size
 > 0);

587 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

589 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

591  
HAL_ERROR
;

595  
HAL_TIMEOUT
;

600 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

603 
	`__I2C_RESET_CR2
(
hi2c
);

605 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

608 
	`__HAL_UNLOCK
(
hi2c
);

610  
HAL_OK
;

614  
HAL_BUSY
;

616 
	}
}

628 
HAL_StusTy³Def
 
	$HAL_I2C_Ma¡”_Reûive
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
)

630 
ušt32_t
 
siz‘mp
 = 0;

632 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

634 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

636  
HAL_ERROR
;

639 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

641  
HAL_BUSY
;

645 
	`__HAL_LOCK
(
hi2c
);

647 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MASTER_BUSY_RX
;

648 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

653 if(
Size
 > 255)

655 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_READ
);

656 
siz‘mp
 = 255;

660 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_READ
);

661 
siz‘mp
 = 
Size
;

667 if(
	`I2C_Wa™OnRXNEFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_RXNE
è!ð
HAL_OK
)

669 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

671  
HAL_ERROR
;

675  
HAL_TIMEOUT
;

680 (*
pD©a
++è=
hi2c
->
In¡ªû
->
RXDR
;

681 
siz‘mp
--;

682 
Size
--;

684 if((
siz‘mp
 =ð0)&&(
Size
!=0))

687 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

689  
HAL_TIMEOUT
;

692 if(
Size
 > 255)

694 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

695 
siz‘mp
 = 255;

699 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

700 
siz‘mp
 = 
Size
;

704 }
Size
 > 0);

708 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

710 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

712  
HAL_ERROR
;

716  
HAL_TIMEOUT
;

721 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

724 
	`__I2C_RESET_CR2
(
hi2c
);

726 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

729 
	`__HAL_UNLOCK
(
hi2c
);

731  
HAL_OK
;

735  
HAL_BUSY
;

737 
	}
}

748 
HAL_StusTy³Def
 
	$HAL_I2C_SÏve_T¿nsm™
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

750 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

752 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

754  
HAL_ERROR
;

758 
	`__HAL_LOCK
(
hi2c
);

760 
hi2c
->
S‹
 = 
HAL_I2C_STATE_SLAVE_BUSY_RX
;

761 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

764 
hi2c
->
In¡ªû
->
CR2
 &ð~
I2C_CR2_NACK
;

767 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_ADDR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

770 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

771  
HAL_TIMEOUT
;

775 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_ADDR
);

778 if(
hi2c
->
In™
.
Add»ssšgMode
 =ð
I2C_ADDRESSINGMODE_10BIT
)

781 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_ADDR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

784 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

785  
HAL_TIMEOUT
;

789 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_ADDR
);

793 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_DIR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

796 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

797  
HAL_TIMEOUT
;

803 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

806 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

808 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

810  
HAL_ERROR
;

814  
HAL_TIMEOUT
;

819 
hi2c
->
In¡ªû
->
TXDR
 = (*
pD©a
++);

820 
Size
--;

821 }
Size
 > 0);

824 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

827 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

829 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

833 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

837  
HAL_TIMEOUT
;

842 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_STOPF
);

845 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_BUSY
, 
SET
, 
Timeout
è!ð
HAL_OK
)

848 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

849  
HAL_TIMEOUT
;

853 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

855 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

858 
	`__HAL_UNLOCK
(
hi2c
);

860  
HAL_OK
;

864  
HAL_BUSY
;

866 
	}
}

877 
HAL_StusTy³Def
 
	$HAL_I2C_SÏve_Reûive
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

879 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

881 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

883  
HAL_ERROR
;

887 
	`__HAL_LOCK
(
hi2c
);

889 
hi2c
->
S‹
 = 
HAL_I2C_STATE_SLAVE_BUSY_RX
;

890 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

893 
hi2c
->
In¡ªû
->
CR2
 &ð~
I2C_CR2_NACK
;

896 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_ADDR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

899 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

900  
HAL_TIMEOUT
;

904 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_ADDR
);

907 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_DIR
, 
SET
, 
Timeout
è!ð
HAL_OK
)

910 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

911  
HAL_TIMEOUT
;

914 
Size
 > 0)

917 if(
	`I2C_Wa™OnRXNEFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

920 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

923 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_RXNE
è=ð
SET
)

926 (*
pD©a
++èð
hi2c
->
In¡ªû
->
RXDR
;

929 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_TIMEOUT
)

931  
HAL_TIMEOUT
;

935  
HAL_ERROR
;

940 (*
pD©a
++èð
hi2c
->
In¡ªû
->
RXDR
;

941 
Size
--;

945 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

948 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

950 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

952  
HAL_ERROR
;

956  
HAL_TIMEOUT
;

961 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_STOPF
);

964 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_BUSY
, 
SET
, 
Timeout
è!ð
HAL_OK
)

967 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

968  
HAL_TIMEOUT
;

973 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

975 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

978 
	`__HAL_UNLOCK
(
hi2c
);

980  
HAL_OK
;

984  
HAL_BUSY
;

986 
	}
}

997 
HAL_StusTy³Def
 
	$HAL_I2C_Ma¡”_T¿nsm™_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

999 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1001 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1003  
HAL_ERROR
;

1006 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1008  
HAL_BUSY
;

1012 
	`__HAL_LOCK
(
hi2c
);

1014 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MASTER_BUSY_TX
;

1015 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1017 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1018 
hi2c
->
XãrCouÁ
 = 
Size
;

1019 if(
Size
 > 255)

1021 
hi2c
->
XãrSize
 = 255;

1025 
hi2c
->
XãrSize
 = 
Size
;

1030 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

1032 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_WRITE
);

1036 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_WRITE
);

1040 
	`__HAL_UNLOCK
(
hi2c
);

1050 
	`__HAL_I2C_ENABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_TXI
 );

1052  
HAL_OK
;

1056  
HAL_BUSY
;

1058 
	}
}

1069 
HAL_StusTy³Def
 
	$HAL_I2C_Ma¡”_Reûive_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

1071 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1073 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1075  
HAL_ERROR
;

1078 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1080  
HAL_BUSY
;

1084 
	`__HAL_LOCK
(
hi2c
);

1086 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MASTER_BUSY_RX
;

1087 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1089 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1090 
hi2c
->
XãrCouÁ
 = 
Size
;

1091 if(
Size
 > 255)

1093 
hi2c
->
XãrSize
 = 255;

1097 
hi2c
->
XãrSize
 = 
Size
;

1102 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

1104 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_READ
);

1108 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_READ
);

1112 
	`__HAL_UNLOCK
(
hi2c
);

1121 
	`__HAL_I2C_ENABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
 | 
I2C_IT_STOPI
 | 
I2C_IT_NACKI
 | 
I2C_IT_RXI
 );

1123  
HAL_OK
;

1127  
HAL_BUSY
;

1129 
	}
}

1139 
HAL_StusTy³Def
 
	$HAL_I2C_SÏve_T¿nsm™_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1141 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1143 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1145  
HAL_ERROR
;

1149 
	`__HAL_LOCK
(
hi2c
);

1151 
hi2c
->
S‹
 = 
HAL_I2C_STATE_SLAVE_BUSY_TX
;

1152 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1155 
hi2c
->
In¡ªû
->
CR2
 &ð~
I2C_CR2_NACK
;

1157 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1158 
hi2c
->
XãrSize
 = 
Size
;

1159 
hi2c
->
XãrCouÁ
 = 
Size
;

1162 
	`__HAL_UNLOCK
(
hi2c
);

1171 
	`__HAL_I2C_ENABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
 | 
I2C_IT_NACKI
 | 
I2C_IT_ADDRI
 | 
I2C_IT_TXI
 );

1173  
HAL_OK
;

1177  
HAL_BUSY
;

1179 
	}
}

1189 
HAL_StusTy³Def
 
	$HAL_I2C_SÏve_Reûive_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1191 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1193 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1195  
HAL_ERROR
;

1199 
	`__HAL_LOCK
(
hi2c
);

1201 
hi2c
->
S‹
 = 
HAL_I2C_STATE_SLAVE_BUSY_RX
;

1202 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1205 
hi2c
->
In¡ªû
->
CR2
 &ð~
I2C_CR2_NACK
;

1207 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1208 
hi2c
->
XãrSize
 = 
Size
;

1209 
hi2c
->
XãrCouÁ
 = 
Size
;

1212 
	`__HAL_UNLOCK
(
hi2c
);

1221 
	`__HAL_I2C_ENABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
 | 
I2C_IT_STOPI
 | 
I2C_IT_NACKI
 | 
I2C_IT_ADDRI
 | 
I2C_IT_RXI
);

1223  
HAL_OK
;

1227  
HAL_BUSY
;

1229 
	}
}

1240 
HAL_StusTy³Def
 
	$HAL_I2C_Ma¡”_T¿nsm™_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

1242 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1244 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1246  
HAL_ERROR
;

1249 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1251  
HAL_BUSY
;

1255 
	`__HAL_LOCK
(
hi2c
);

1257 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MASTER_BUSY_TX
;

1258 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1260 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1261 
hi2c
->
XãrCouÁ
 = 
Size
;

1262 if(
Size
 > 255)

1264 
hi2c
->
XãrSize
 = 255;

1268 
hi2c
->
XãrSize
 = 
Size
;

1272 
hi2c
->
hdm©x
->
XãrC¶tC®lback
 = 
I2C_DMAMa¡”T¿nsm™C¶t
;

1275 
hi2c
->
hdm©x
->
XãrE¼ÜC®lback
 = 
I2C_DMAE¼Ü
;

1278 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm©x
, (
ušt32_t
)
pD©a
, (ušt32_t)&hi2c->
In¡ªû
->
TXDR
, hi2c->
XãrSize
);

1282 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

1284 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_WRITE
);

1288 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_WRITE
);

1292 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_TXIS
è!ð
HAL_OK
)

1295 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

1298 
	`HAL_DMA_AbÜt
(
hi2c
->
hdm©x
);

1300 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1302  
HAL_ERROR
;

1306  
HAL_TIMEOUT
;

1312 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_TXDMAEN
;

1315 
	`__HAL_UNLOCK
(
hi2c
);

1317  
HAL_OK
;

1321  
HAL_BUSY
;

1323 
	}
}

1334 
HAL_StusTy³Def
 
	$HAL_I2C_Ma¡”_Reûive_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

1336 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1338 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1340  
HAL_ERROR
;

1343 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1345  
HAL_BUSY
;

1349 
	`__HAL_LOCK
(
hi2c
);

1351 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MASTER_BUSY_RX
;

1352 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1354 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1355 
hi2c
->
XãrCouÁ
 = 
Size
;

1356 if(
Size
 > 255)

1358 
hi2c
->
XãrSize
 = 255;

1362 
hi2c
->
XãrSize
 = 
Size
;

1366 
hi2c
->
hdm¬x
->
XãrC¶tC®lback
 = 
I2C_DMAMa¡”ReûiveC¶t
;

1369 
hi2c
->
hdm¬x
->
XãrE¼ÜC®lback
 = 
I2C_DMAE¼Ü
;

1372 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm¬x
, (
ušt32_t
)&hi2c->
In¡ªû
->
RXDR
, (ušt32_t)
pD©a
, hi2c->
XãrSize
);

1376 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

1378 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_READ
);

1382 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_READ
);

1386 if(
	`I2C_Wa™OnRXNEFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_RXNE
è!ð
HAL_OK
)

1389 
	`HAL_DMA_AbÜt
(
hi2c
->
hdm¬x
);

1391 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1393  
HAL_ERROR
;

1397  
HAL_TIMEOUT
;

1402 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_RXDMAEN
;

1405 
	`__HAL_UNLOCK
(
hi2c
);

1407  
HAL_OK
;

1411  
HAL_BUSY
;

1413 
	}
}

1423 
HAL_StusTy³Def
 
	$HAL_I2C_SÏve_T¿nsm™_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1425 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1427 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1429  
HAL_ERROR
;

1432 
	`__HAL_LOCK
(
hi2c
);

1434 
hi2c
->
S‹
 = 
HAL_I2C_STATE_SLAVE_BUSY_TX
;

1435 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1437 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1438 
hi2c
->
XãrCouÁ
 = 
Size
;

1439 
hi2c
->
XãrSize
 = 
Size
;

1442 
hi2c
->
hdm©x
->
XãrC¶tC®lback
 = 
I2C_DMASÏveT¿nsm™C¶t
;

1445 
hi2c
->
hdm©x
->
XãrE¼ÜC®lback
 = 
I2C_DMAE¼Ü
;

1448 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm©x
, (
ušt32_t
)
pD©a
, (ušt32_t)&hi2c->
In¡ªû
->
TXDR
, hi2c->
XãrSize
);

1451 
hi2c
->
In¡ªû
->
CR2
 &ð~
I2C_CR2_NACK
;

1454 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_ADDR
, 
RESET
, 
I2C_TIMEOUT_ADDR
è!ð
HAL_OK
)

1457 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

1458  
HAL_TIMEOUT
;

1462 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_ADDR
);

1465 if(
hi2c
->
In™
.
Add»ssšgMode
 =ð
I2C_ADDRESSINGMODE_10BIT
)

1468 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_ADDR
, 
RESET
, 
I2C_TIMEOUT_ADDR
è!ð
HAL_OK
)

1471 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

1472  
HAL_TIMEOUT
;

1476 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_ADDR
);

1480 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_DIR
, 
RESET
, 
I2C_TIMEOUT_BUSY
è!ð
HAL_OK
)

1483 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

1484  
HAL_TIMEOUT
;

1488 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_TXDMAEN
;

1491 
	`__HAL_UNLOCK
(
hi2c
);

1493  
HAL_OK
;

1497  
HAL_BUSY
;

1499 
	}
}

1509 
HAL_StusTy³Def
 
	$HAL_I2C_SÏve_Reûive_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1511 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1513 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1515  
HAL_ERROR
;

1518 
	`__HAL_LOCK
(
hi2c
);

1520 
hi2c
->
S‹
 = 
HAL_I2C_STATE_SLAVE_BUSY_RX
;

1521 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1523 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1524 
hi2c
->
XãrSize
 = 
Size
;

1525 
hi2c
->
XãrCouÁ
 = 
Size
;

1528 
hi2c
->
hdm¬x
->
XãrC¶tC®lback
 = 
I2C_DMASÏveReûiveC¶t
;

1531 
hi2c
->
hdm¬x
->
XãrE¼ÜC®lback
 = 
I2C_DMAE¼Ü
;

1534 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm¬x
, (
ušt32_t
)&hi2c->
In¡ªû
->
RXDR
, (ušt32_t)
pD©a
, 
Size
);

1537 
hi2c
->
In¡ªû
->
CR2
 &ð~
I2C_CR2_NACK
;

1540 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_ADDR
, 
RESET
, 
I2C_TIMEOUT_ADDR
è!ð
HAL_OK
)

1543 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

1544  
HAL_TIMEOUT
;

1548 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_ADDR
);

1551 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_DIR
, 
SET
, 
I2C_TIMEOUT_DIR
è!ð
HAL_OK
)

1554 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

1555  
HAL_TIMEOUT
;

1559 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_RXDMAEN
;

1562 
	`__HAL_UNLOCK
(
hi2c
);

1564  
HAL_OK
;

1568  
HAL_BUSY
;

1570 
	}
}

1584 
HAL_StusTy³Def
 
	$HAL_I2C_Mem_Wr™e
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
)

1586 
ušt32_t
 
Siz‘mp
 = 0;

1589 
	`as£¹_·¿m
(
	`IS_I2C_MEMADD_SIZE
(
MemAddSize
));

1591 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1593 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1595  
HAL_ERROR
;

1598 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1600  
HAL_BUSY
;

1604 
	`__HAL_LOCK
(
hi2c
);

1606 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MEM_BUSY_TX
;

1607 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1610 if(
	`I2C_Reque¡MemÜyWr™e
(
hi2c
, 
DevAdd»ss
, 
MemAdd»ss
, 
MemAddSize
, 
Timeout
è!ð
HAL_OK
)

1612 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1615 
	`__HAL_UNLOCK
(
hi2c
);

1616  
HAL_ERROR
;

1621 
	`__HAL_UNLOCK
(
hi2c
);

1622  
HAL_TIMEOUT
;

1628 if(
Size
 > 255)

1630 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

1631 
Siz‘mp
 = 255;

1635 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

1636 
Siz‘mp
 = 
Size
;

1642 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

1644 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1646  
HAL_ERROR
;

1650  
HAL_TIMEOUT
;

1655 
hi2c
->
In¡ªû
->
TXDR
 = (*
pD©a
++);

1656 
Siz‘mp
--;

1657 
Size
--;

1659 if((
Siz‘mp
 =ð0)&&(
Size
!=0))

1662 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

1664  
HAL_TIMEOUT
;

1668 if(
Size
 > 255)

1670 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

1671 
Siz‘mp
 = 255;

1675 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

1676 
Siz‘mp
 = 
Size
;

1680 }
Size
 > 0);

1684 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

1686 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1688  
HAL_ERROR
;

1692  
HAL_TIMEOUT
;

1697 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

1700 
	`__I2C_RESET_CR2
(
hi2c
);

1702 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

1705 
	`__HAL_UNLOCK
(
hi2c
);

1707  
HAL_OK
;

1711  
HAL_BUSY
;

1713 
	}
}

1727 
HAL_StusTy³Def
 
	$HAL_I2C_Mem_R—d
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
, 
ušt32_t
 
Timeout
)

1729 
ušt32_t
 
Siz‘mp
 = 0;

1732 
	`as£¹_·¿m
(
	`IS_I2C_MEMADD_SIZE
(
MemAddSize
));

1734 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1736 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1738  
HAL_ERROR
;

1741 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1743  
HAL_BUSY
;

1747 
	`__HAL_LOCK
(
hi2c
);

1749 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MEM_BUSY_RX
;

1750 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1753 if(
	`I2C_Reque¡MemÜyR—d
(
hi2c
, 
DevAdd»ss
, 
MemAdd»ss
, 
MemAddSize
, 
Timeout
è!ð
HAL_OK
)

1755 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1758 
	`__HAL_UNLOCK
(
hi2c
);

1759  
HAL_ERROR
;

1764 
	`__HAL_UNLOCK
(
hi2c
);

1765  
HAL_TIMEOUT
;

1772 if(
Size
 > 255)

1774 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_READ
);

1775 
Siz‘mp
 = 255;

1779 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_READ
);

1780 
Siz‘mp
 = 
Size
;

1786 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

1788  
HAL_TIMEOUT
;

1792 (*
pD©a
++èð
hi2c
->
In¡ªû
->
RXDR
;

1795 
Siz‘mp
--;

1796 
Size
--;

1798 if((
Siz‘mp
 =ð0)&&(
Size
!=0))

1801 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

1803  
HAL_TIMEOUT
;

1806 if(
Size
 > 255)

1808 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

1809 
Siz‘mp
 = 255;

1813 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
Size
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

1814 
Siz‘mp
 = 
Size
;

1818 }
Size
 > 0);

1822 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

1824 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1826  
HAL_ERROR
;

1830  
HAL_TIMEOUT
;

1835 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

1838 
	`__I2C_RESET_CR2
(
hi2c
);

1840 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

1843 
	`__HAL_UNLOCK
(
hi2c
);

1845  
HAL_OK
;

1849  
HAL_BUSY
;

1851 
	}
}

1864 
HAL_StusTy³Def
 
	$HAL_I2C_Mem_Wr™e_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

1867 
	`as£¹_·¿m
(
	`IS_I2C_MEMADD_SIZE
(
MemAddSize
));

1869 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1871 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1873  
HAL_ERROR
;

1876 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1878  
HAL_BUSY
;

1882 
	`__HAL_LOCK
(
hi2c
);

1884 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MEM_BUSY_TX
;

1885 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

1887 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1888 
hi2c
->
XãrCouÁ
 = 
Size
;

1889 if(
Size
 > 255)

1891 
hi2c
->
XãrSize
 = 255;

1895 
hi2c
->
XãrSize
 = 
Size
;

1899 if(
	`I2C_Reque¡MemÜyWr™e
(
hi2c
, 
DevAdd»ss
, 
MemAdd»ss
, 
MemAddSize
, 
I2C_TIMEOUT_FLAG
è!ð
HAL_OK
)

1901 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1904 
	`__HAL_UNLOCK
(
hi2c
);

1905  
HAL_ERROR
;

1910 
	`__HAL_UNLOCK
(
hi2c
);

1911  
HAL_TIMEOUT
;

1917 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

1919 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

1923 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

1927 
	`__HAL_UNLOCK
(
hi2c
);

1936 
	`__HAL_I2C_ENABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_TXI
 );

1938  
HAL_OK
;

1942  
HAL_BUSY
;

1944 
	}
}

1957 
HAL_StusTy³Def
 
	$HAL_I2C_Mem_R—d_IT
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

1960 
	`as£¹_·¿m
(
	`IS_I2C_MEMADD_SIZE
(
MemAddSize
));

1962 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

1964 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1966  
HAL_ERROR
;

1969 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

1971  
HAL_BUSY
;

1975 
	`__HAL_LOCK
(
hi2c
);

1977 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MEM_BUSY_RX
;

1979 
hi2c
->
pBuffPŒ
 = 
pD©a
;

1980 
hi2c
->
XãrCouÁ
 = 
Size
;

1981 if(
Size
 > 255)

1983 
hi2c
->
XãrSize
 = 255;

1987 
hi2c
->
XãrSize
 = 
Size
;

1991 if(
	`I2C_Reque¡MemÜyR—d
(
hi2c
, 
DevAdd»ss
, 
MemAdd»ss
, 
MemAddSize
, 
I2C_TIMEOUT_FLAG
è!ð
HAL_OK
)

1993 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

1996 
	`__HAL_UNLOCK
(
hi2c
);

1997  
HAL_ERROR
;

2002 
	`__HAL_UNLOCK
(
hi2c
);

2003  
HAL_TIMEOUT
;

2009 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

2011 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_READ
);

2015 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_READ
);

2019 
	`__HAL_UNLOCK
(
hi2c
);

2028 
	`__HAL_I2C_ENABLE_IT
(
hi2c
, 
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_RXI
 );

2030  
HAL_OK
;

2034  
HAL_BUSY
;

2036 
	}
}

2049 
HAL_StusTy³Def
 
	$HAL_I2C_Mem_Wr™e_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

2052 
	`as£¹_·¿m
(
	`IS_I2C_MEMADD_SIZE
(
MemAddSize
));

2054 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

2056 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

2058  
HAL_ERROR
;

2061 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

2063  
HAL_BUSY
;

2067 
	`__HAL_LOCK
(
hi2c
);

2069 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MEM_BUSY_TX
;

2070 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

2072 
hi2c
->
pBuffPŒ
 = 
pD©a
;

2073 
hi2c
->
XãrCouÁ
 = 
Size
;

2074 if(
Size
 > 255)

2076 
hi2c
->
XãrSize
 = 255;

2080 
hi2c
->
XãrSize
 = 
Size
;

2084 
hi2c
->
hdm©x
->
XãrC¶tC®lback
 = 
I2C_DMAMemT¿nsm™C¶t
;

2087 
hi2c
->
hdm©x
->
XãrE¼ÜC®lback
 = 
I2C_DMAE¼Ü
;

2090 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm©x
, (
ušt32_t
)
pD©a
, (ušt32_t)&hi2c->
In¡ªû
->
TXDR
, hi2c->
XãrSize
);

2093 if(
	`I2C_Reque¡MemÜyWr™e
(
hi2c
, 
DevAdd»ss
, 
MemAdd»ss
, 
MemAddSize
, 
I2C_TIMEOUT_FLAG
è!ð
HAL_OK
)

2095 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

2098 
	`__HAL_UNLOCK
(
hi2c
);

2099  
HAL_ERROR
;

2104 
	`__HAL_UNLOCK
(
hi2c
);

2105  
HAL_TIMEOUT
;

2111 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

2113 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

2117 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

2121 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_TXIS
è!ð
HAL_OK
)

2123 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

2125  
HAL_ERROR
;

2129  
HAL_TIMEOUT
;

2134 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_TXDMAEN
;

2137 
	`__HAL_UNLOCK
(
hi2c
);

2139  
HAL_OK
;

2143  
HAL_BUSY
;

2145 
	}
}

2158 
HAL_StusTy³Def
 
	$HAL_I2C_Mem_R—d_DMA
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt8_t
 *
pD©a
, ušt16_ˆ
Size
)

2161 
	`as£¹_·¿m
(
	`IS_I2C_MEMADD_SIZE
(
MemAddSize
));

2163 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

2165 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

2167  
HAL_ERROR
;

2170 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

2172  
HAL_BUSY
;

2176 
	`__HAL_LOCK
(
hi2c
);

2178 
hi2c
->
S‹
 = 
HAL_I2C_STATE_MEM_BUSY_RX
;

2180 
hi2c
->
pBuffPŒ
 = 
pD©a
;

2181 
hi2c
->
XãrCouÁ
 = 
Size
;

2182 if(
Size
 > 255)

2184 
hi2c
->
XãrSize
 = 255;

2188 
hi2c
->
XãrSize
 = 
Size
;

2192 
hi2c
->
hdm¬x
->
XãrC¶tC®lback
 = 
I2C_DMAMemReûiveC¶t
;

2195 
hi2c
->
hdm¬x
->
XãrE¼ÜC®lback
 = 
I2C_DMAE¼Ü
;

2198 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm¬x
, (
ušt32_t
)&hi2c->
In¡ªû
->
RXDR
, (ušt32_t)
pD©a
, hi2c->
XãrSize
);

2201 if(
	`I2C_Reque¡MemÜyR—d
(
hi2c
, 
DevAdd»ss
, 
MemAdd»ss
, 
MemAddSize
, 
I2C_TIMEOUT_FLAG
è!ð
HAL_OK
)

2203 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

2206 
	`__HAL_UNLOCK
(
hi2c
);

2207  
HAL_ERROR
;

2212 
	`__HAL_UNLOCK
(
hi2c
);

2213  
HAL_TIMEOUT
;

2218 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

2220 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_READ
);

2224 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_GENERATE_START_READ
);

2228 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_RXNE
, 
RESET
, 
I2C_TIMEOUT_RXNE
è!ð
HAL_OK
)

2230  
HAL_TIMEOUT
;

2234 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_RXDMAEN
;

2237 
	`__HAL_UNLOCK
(
hi2c
);

2239  
HAL_OK
;

2243  
HAL_BUSY
;

2245 
	}
}

2257 
HAL_StusTy³Def
 
	$HAL_I2C_IsDeviûR—dy
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt32_t
 
TrŸls
, ušt32_ˆ
Timeout
)

2259 
ušt32_t
 
tick¡¬t
 = 0;

2261 
__IO
 
ušt32_t
 
I2C_TrŸls
 = 0;

2263 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_READY
)

2265 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BUSY
è=ð
SET
)

2267  
HAL_BUSY
;

2271 
	`__HAL_LOCK
(
hi2c
);

2273 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

2274 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

2279 
hi2c
->
In¡ªû
->
CR2
 = 
	`__I2C_GENERATE_START
(hi2c->
In™
.
Add»ssšgMode
,
DevAdd»ss
);

2283 
tick¡¬t
 = 
	`HAL_G‘Tick
();

2284 (
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
RESET
è&& (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_AF
è=ðRESETè&& (hi2c->
S‹
 !ð
HAL_I2C_STATE_TIMEOUT
))

2286 if(
Timeout
 !ð
HAL_MAX_DELAY
)

2288 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

2291 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2293 
	`__HAL_UNLOCK
(
hi2c
);

2294  
HAL_TIMEOUT
;

2300 ià(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è=ð
RESET
)

2303 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_STOPF
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

2305  
HAL_TIMEOUT
;

2309 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

2312 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2315 
	`__HAL_UNLOCK
(
hi2c
);

2317  
HAL_OK
;

2322 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_STOPF
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

2324  
HAL_TIMEOUT
;

2328 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2331 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

2335 ià(
I2C_TrŸls
++ =ð
TrŸls
)

2338 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_STOP
;

2341 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_STOPF
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

2343  
HAL_TIMEOUT
;

2347 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

2349 }
I2C_TrŸls
 < 
TrŸls
);

2351 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2354 
	`__HAL_UNLOCK
(
hi2c
);

2356  
HAL_TIMEOUT
;

2360  
HAL_BUSY
;

2362 
	}
}

2377 
	$HAL_I2C_EV_IRQHªdËr
(
I2C_HªdËTy³Def
 *
hi2c
)

2380 ià(((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXIS
è=ð
SET
è|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TCR
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TC
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_STOPF
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_AF
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_ADDR
è=ðSET)è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, (
I2C_IT_TCI
 | 
I2C_IT_STOPI
 | 
I2C_IT_NACKI
 | 
I2C_IT_TXI
 | 
I2C_IT_ADDRI
)) == SET))

2383 ià(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_SLAVE_BUSY_TX
)

2385 
	`I2C_SÏveT¿nsm™_ISR
(
hi2c
);

2389 ià(((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXIS
è=ð
SET
è|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TCR
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TC
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_STOPF
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_AF
è=ðSET)è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, (
I2C_IT_TCI
 | 
I2C_IT_STOPI
 | 
I2C_IT_NACKI
 | 
I2C_IT_TXI
)) == SET))

2392 ià((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_MASTER_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MEM_BUSY_TX
))

2394 
	`I2C_Ma¡”T¿nsm™_ISR
(
hi2c
);

2399 ià(((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_RXNE
è=ð
SET
è|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TCR
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TC
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_STOPF
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_AF
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_ADDR
è=ðSET)è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, (
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_RXI
 | 
I2C_IT_ADDRI
)) == SET))

2402 ià(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_SLAVE_BUSY_RX
)

2404 
	`I2C_SÏveReûive_ISR
(
hi2c
);

2407 ià(((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_RXNE
è=ð
SET
è|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TCR
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_TC
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_STOPF
è=ðSETè|| (__HAL_I2C_GET_FLAG(hi2c, 
I2C_FLAG_AF
è=ðSET)è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, (
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_RXI
)) == SET))

2410 ià((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_MASTER_BUSY_RX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MEM_BUSY_RX
))

2412 
	`I2C_Ma¡”Reûive_ISR
(
hi2c
);

2415 
	}
}

2423 
	$HAL_I2C_ER_IRQHªdËr
(
I2C_HªdËTy³Def
 *
hi2c
)

2426 if((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_BERR
è=ð
SET
è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, 
I2C_IT_ERRI
) == SET))

2428 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_BERR
;

2431 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_BERR
);

2435 if((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_OVR
è=ð
SET
è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, 
I2C_IT_ERRI
) == SET))

2437 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_OVR
;

2440 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_OVR
);

2444 if((
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_ARLO
è=ð
SET
è&& (
	`__HAL_I2C_GET_IT_SOURCE
(hi2c, 
I2C_IT_ERRI
) == SET))

2446 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_ARLO
;

2449 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_ARLO
);

2453 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

2455 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2457 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2459 
	}
}

2467 
__w—k
 
	$HAL_I2C_Ma¡”TxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2470 
	`UNUSED
(
hi2c
);

2475 
	}
}

2483 
__w—k
 
	$HAL_I2C_Ma¡”RxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2486 
	`UNUSED
(
hi2c
);

2491 
	}
}

2498 
__w—k
 
	$HAL_I2C_SÏveTxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2501 
	`UNUSED
(
hi2c
);

2506 
	}
}

2514 
__w—k
 
	$HAL_I2C_SÏveRxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2517 
	`UNUSED
(
hi2c
);

2522 
	}
}

2530 
__w—k
 
	$HAL_I2C_MemTxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2533 
	`UNUSED
(
hi2c
);

2538 
	}
}

2546 
__w—k
 
	$HAL_I2C_MemRxC¶tC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2549 
	`UNUSED
(
hi2c
);

2554 
	}
}

2562 
__w—k
 
	$HAL_I2C_E¼ÜC®lback
(
I2C_HªdËTy³Def
 *
hi2c
)

2565 
	`UNUSED
(
hi2c
);

2570 
	}
}

2598 
HAL_I2C_S‹Ty³Def
 
	$HAL_I2C_G‘S‹
(
I2C_HªdËTy³Def
 *
hi2c
)

2600  
hi2c
->
S‹
;

2601 
	}
}

2609 
ušt32_t
 
	$HAL_I2C_G‘E¼Ü
(
I2C_HªdËTy³Def
 *
hi2c
)

2611  
hi2c
->
E¼ÜCode
;

2612 
	}
}

2632 
HAL_StusTy³Def
 
	$I2C_Ma¡”T¿nsm™_ISR
(
I2C_HªdËTy³Def
 *
hi2c
)

2634 
ušt16_t
 
DevAdd»ss
;

2637 
	`__HAL_LOCK
(
hi2c
);

2639 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXIS
è=ð
SET
)

2642 
hi2c
->
In¡ªû
->
TXDR
 = (*hi2c->
pBuffPŒ
++);

2643 
hi2c
->
XãrSize
--;

2644 
hi2c
->
XãrCouÁ
--;

2646 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TCR
è=ð
SET
)

2648 if((
hi2c
->
XãrSize
 =ð0)&&(hi2c->
XãrCouÁ
!=0))

2650 
DevAdd»ss
 = (
hi2c
->
In¡ªû
->
CR2
 & 
I2C_CR2_SADD
);

2652 if(
hi2c
->
XãrCouÁ
 > 255)

2654 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

2655 
hi2c
->
XãrSize
 = 255;

2659 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrCouÁ
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

2660 
hi2c
->
XãrSize
 = hi2c->
XãrCouÁ
;

2666 
	`__HAL_UNLOCK
(
hi2c
);

2669 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_SIZE
;

2670 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2673 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TC
è=ð
SET
)

2675 if(
hi2c
->
XãrCouÁ
 == 0)

2678 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_STOP
;

2683 
	`__HAL_UNLOCK
(
hi2c
);

2686 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_SIZE
;

2687 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2690 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
SET
)

2692 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è=ð
SET
)

2695 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2697 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

2700 
	`__HAL_I2C_DISABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_TXI
 );

2703 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

2706 
	`__I2C_RESET_CR2
(
hi2c
);

2709 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXE
è=ð
RESET
)

2711 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_TXE
);

2715 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

2717 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2720 
	`__HAL_UNLOCK
(
hi2c
);

2722 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2726 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_MEM_BUSY_TX
)

2728 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2731 
	`__HAL_UNLOCK
(
hi2c
);

2733 
	`HAL_I2C_MemTxC¶tC®lback
(
hi2c
);

2737 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2740 
	`__HAL_UNLOCK
(
hi2c
);

2742 
	`HAL_I2C_Ma¡”TxC¶tC®lback
(
hi2c
);

2746 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è=ð
SET
)

2749 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2752 
	`__HAL_UNLOCK
(
hi2c
);

2754 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

2755 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2759 
	`__HAL_UNLOCK
(
hi2c
);

2761  
HAL_OK
;

2762 
	}
}

2770 
HAL_StusTy³Def
 
	$I2C_Ma¡”Reûive_ISR
(
I2C_HªdËTy³Def
 *
hi2c
)

2772 
ušt16_t
 
DevAdd»ss
;

2775 
	`__HAL_LOCK
(
hi2c
);

2777 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_RXNE
è=ð
SET
)

2780 (*
hi2c
->
pBuffPŒ
++èðhi2c->
In¡ªû
->
RXDR
;

2781 
hi2c
->
XãrSize
--;

2782 
hi2c
->
XãrCouÁ
--;

2784 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TCR
è=ð
SET
)

2786 if((
hi2c
->
XãrSize
 =ð0)&&(hi2c->
XãrCouÁ
!=0))

2788 
DevAdd»ss
 = (
hi2c
->
In¡ªû
->
CR2
 & 
I2C_CR2_SADD
);

2790 if(
hi2c
->
XãrCouÁ
 > 255)

2792 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,255, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

2793 
hi2c
->
XãrSize
 = 255;

2797 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrCouÁ
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

2798 
hi2c
->
XãrSize
 = hi2c->
XãrCouÁ
;

2804 
	`__HAL_UNLOCK
(
hi2c
);

2807 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_SIZE
;

2808 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2811 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TC
è=ð
SET
)

2813 if(
hi2c
->
XãrCouÁ
 == 0)

2816 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_STOP
;

2821 
	`__HAL_UNLOCK
(
hi2c
);

2824 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_SIZE
;

2825 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2828 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
SET
)

2830 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è=ð
SET
)

2833 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2835 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

2838 
	`__HAL_I2C_DISABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_RXI
 );

2841 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

2844 
	`__I2C_RESET_CR2
(
hi2c
);

2847 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

2849 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2852 
	`__HAL_UNLOCK
(
hi2c
);

2854 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2858 if(
hi2c
->
S‹
 =ð
HAL_I2C_STATE_MEM_BUSY_RX
)

2860 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2863 
	`__HAL_UNLOCK
(
hi2c
);

2865 
	`HAL_I2C_MemRxC¶tC®lback
(
hi2c
);

2869 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2872 
	`__HAL_UNLOCK
(
hi2c
);

2874 
	`HAL_I2C_Ma¡”RxC¶tC®lback
(
hi2c
);

2878 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è=ð
SET
)

2881 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2884 
	`__HAL_UNLOCK
(
hi2c
);

2886 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

2887 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2891 
	`__HAL_UNLOCK
(
hi2c
);

2893  
HAL_OK
;

2895 
	}
}

2903 
HAL_StusTy³Def
 
	$I2C_SÏveT¿nsm™_ISR
(
I2C_HªdËTy³Def
 *
hi2c
)

2906 
	`__HAL_LOCK
(
hi2c
);

2908 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è!ð
RESET
)

2914 if(
hi2c
->
XãrCouÁ
 == 0)

2917 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2920 
	`__HAL_UNLOCK
(
hi2c
);

2926 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

2929 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

2932 
	`__HAL_UNLOCK
(
hi2c
);

2935 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

2938 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_ADDR
è=ð
SET
)

2941 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_ADDR
);

2947 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
SET
)

2950 
	`__HAL_I2C_DISABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_ADDRI
 | 
I2C_IT_RXI
 | 
I2C_IT_TXI
 );

2953 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

2956 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

2958 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

2961 
	`__HAL_UNLOCK
(
hi2c
);

2963 
	`HAL_I2C_SÏveTxC¶tC®lback
(
hi2c
);

2965 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXIS
è=ð
SET
)

2969 if(
hi2c
->
XãrCouÁ
 > 0)

2972 
hi2c
->
In¡ªû
->
TXDR
 = (*hi2c->
pBuffPŒ
++);

2973 
hi2c
->
XãrCouÁ
--;

2978 
	`__HAL_UNLOCK
(
hi2c
);

2980  
HAL_OK
;

2981 
	}
}

2989 
HAL_StusTy³Def
 
	$I2C_SÏveReûive_ISR
(
I2C_HªdËTy³Def
 *
hi2c
)

2992 
	`__HAL_LOCK
(
hi2c
);

2994 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è!ð
RESET
)

2997 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

3000 
	`__HAL_UNLOCK
(
hi2c
);

3002 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3003 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3005 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_ADDR
è=ð
SET
)

3008 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_ADDR
);

3010 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_RXNE
è=ð
SET
)

3013 (*
hi2c
->
pBuffPŒ
++èðhi2c->
In¡ªû
->
RXDR
;

3014 
hi2c
->
XãrSize
--;

3015 
hi2c
->
XãrCouÁ
--;

3017 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
SET
)

3020 
	`__HAL_I2C_DISABLE_IT
(
hi2c
,
I2C_IT_ERRI
 | 
I2C_IT_TCI
| 
I2C_IT_STOPI
| 
I2C_IT_NACKI
 | 
I2C_IT_ADDRI
 | 
I2C_IT_RXI
 | 
I2C_IT_TXI
 );

3023 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

3026 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3028 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3031 
	`__HAL_UNLOCK
(
hi2c
);

3033 
	`HAL_I2C_SÏveRxC¶tC®lback
(
hi2c
);

3037 
	`__HAL_UNLOCK
(
hi2c
);

3039  
HAL_OK
;

3040 
	}
}

3052 
HAL_StusTy³Def
 
	$I2C_Reque¡MemÜyWr™e
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt32_t
 
Timeout
)

3054 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
MemAddSize
, 
I2C_RELOAD_MODE
, 
I2C_GENERATE_START_WRITE
);

3057 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

3059 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3061  
HAL_ERROR
;

3065  
HAL_TIMEOUT
;

3070 if(
MemAddSize
 =ð
I2C_MEMADD_SIZE_8BIT
)

3073 
hi2c
->
In¡ªû
->
TXDR
 = 
	`__I2C_MEM_ADD_LSB
(
MemAdd»ss
);

3079 
hi2c
->
In¡ªû
->
TXDR
 = 
	`__I2C_MEM_ADD_MSB
(
MemAdd»ss
);

3082 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

3084 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3086  
HAL_ERROR
;

3090  
HAL_TIMEOUT
;

3095 
hi2c
->
In¡ªû
->
TXDR
 = 
	`__I2C_MEM_ADD_LSB
(
MemAdd»ss
);

3099 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

3101  
HAL_TIMEOUT
;

3104  
HAL_OK
;

3105 
	}
}

3117 
HAL_StusTy³Def
 
	$I2C_Reque¡MemÜyR—d
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, ušt16_ˆ
MemAdd»ss
, ušt16_ˆ
MemAddSize
, 
ušt32_t
 
Timeout
)

3119 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,
MemAddSize
, 
I2C_SOFTEND_MODE
, 
I2C_GENERATE_START_WRITE
);

3122 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

3124 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3126  
HAL_ERROR
;

3130  
HAL_TIMEOUT
;

3135 if(
MemAddSize
 =ð
I2C_MEMADD_SIZE_8BIT
)

3138 
hi2c
->
In¡ªû
->
TXDR
 = 
	`__I2C_MEM_ADD_LSB
(
MemAdd»ss
);

3144 
hi2c
->
In¡ªû
->
TXDR
 = 
	`__I2C_MEM_ADD_MSB
(
MemAdd»ss
);

3147 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

3149 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3151  
HAL_ERROR
;

3155  
HAL_TIMEOUT
;

3160 
hi2c
->
In¡ªû
->
TXDR
 = 
	`__I2C_MEM_ADD_LSB
(
MemAdd»ss
);

3164 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TC
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

3166  
HAL_TIMEOUT
;

3169  
HAL_OK
;

3170 
	}
}

3177 
	$I2C_DMAMa¡”T¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

3179 
ušt16_t
 
DevAdd»ss
;

3180 
I2C_HªdËTy³Def
* 
hi2c
 = (I2C_HªdËTy³Def*)((
DMA_HªdËTy³Def
*)
hdma
)->
P¬’t
;

3184 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3187 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
I2C_TIMEOUT_TCR
è!ð
HAL_OK
)

3189 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3193 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_TXDMAEN
;

3196 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3200 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3202 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3204 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3208 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3213 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3216 
	`__I2C_RESET_CR2
(
hi2c
);

3218 
hi2c
->
XãrCouÁ
 = 0;

3220 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3221 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3225 
hi2c
->
pBuffPŒ
 +ðhi2c->
XãrSize
;

3226 
hi2c
->
XãrCouÁ
 -ðhi2c->
XãrSize
;

3227 if(
hi2c
->
XãrCouÁ
 > 255)

3229 
hi2c
->
XãrSize
 = 255;

3233 
hi2c
->
XãrSize
 = hi2c->
XãrCouÁ
;

3236 
DevAdd»ss
 = (
hi2c
->
In¡ªû
->
CR2
 & 
I2C_CR2_SADD
);

3239 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm©x
, (
ušt32_t
)hi2c->
pBuffPŒ
, (ušt32_t)&hi2c->
In¡ªû
->
TXDR
, hi2c->
XãrSize
);

3243 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3245 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

3249 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

3253 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_TXIS
è!ð
HAL_OK
)

3257 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3259 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3261 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3265 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3270 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3273 
	`__I2C_RESET_CR2
(
hi2c
);

3275 
hi2c
->
XãrCouÁ
 = 0;

3277 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3278 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3283 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_TXDMAEN
;

3291 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3293 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3295 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3299 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3304 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3307 
	`__I2C_RESET_CR2
(
hi2c
);

3310 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_TXDMAEN
;

3312 
hi2c
->
XãrCouÁ
 = 0;

3314 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3317 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3319 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3323 
	`HAL_I2C_Ma¡”TxC¶tC®lback
(
hi2c
);

3326 
	}
}

3333 
	$I2C_DMASÏveT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

3335 
I2C_HªdËTy³Def
* 
hi2c
 = (I2C_HªdËTy³Def*)((
DMA_HªdËTy³Def
*)
hdma
)->
P¬’t
;

3338 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3340 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3344 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

3348 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3353 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
,
I2C_FLAG_STOPF
);

3356 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_BUSY
, 
SET
, 
I2C_TIMEOUT_BUSY
è!ð
HAL_OK
)

3358 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3362 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_TXDMAEN
;

3364 
hi2c
->
XãrCouÁ
 = 0;

3366 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3369 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3371 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3375 
	`HAL_I2C_SÏveTxC¶tC®lback
(
hi2c
);

3377 
	}
}

3384 
	$I2C_DMAMa¡”ReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

3386 
I2C_HªdËTy³Def
* 
hi2c
 = (I2C_HªdËTy³Def*)((
DMA_HªdËTy³Def
*)
hdma
)->
P¬’t
;

3387 
ušt16_t
 
DevAdd»ss
;

3391 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3394 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
I2C_TIMEOUT_TCR
è!ð
HAL_OK
)

3396 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3400 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_RXDMAEN
;

3403 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3407 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3409 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3411 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3415 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3420 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3423 
	`__I2C_RESET_CR2
(
hi2c
);

3425 
hi2c
->
XãrCouÁ
 = 0;

3427 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3428 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3432 
hi2c
->
pBuffPŒ
 +ðhi2c->
XãrSize
;

3433 
hi2c
->
XãrCouÁ
 -ðhi2c->
XãrSize
;

3434 if(
hi2c
->
XãrCouÁ
 > 255)

3436 
hi2c
->
XãrSize
 = 255;

3440 
hi2c
->
XãrSize
 = hi2c->
XãrCouÁ
;

3443 
DevAdd»ss
 = (
hi2c
->
In¡ªû
->
CR2
 & 
I2C_CR2_SADD
);

3446 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm¬x
, (
ušt32_t
)&hi2c->
In¡ªû
->
RXDR
, (ušt32_t)hi2c->
pBuffPŒ
, hi2c->
XãrSize
);

3450 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3452 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

3456 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

3460 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_RXNE
, 
RESET
, 
I2C_TIMEOUT_RXNE
è!ð
HAL_OK
)

3462 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3466 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3470 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3472 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3474 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3478 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3483 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3486 
	`__I2C_RESET_CR2
(
hi2c
);

3488 
hi2c
->
XãrCouÁ
 = 0;

3490 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3492 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3497 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_RXDMAEN
;

3505 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3507 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3509 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3513 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3518 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3521 
	`__I2C_RESET_CR2
(
hi2c
);

3524 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_RXDMAEN
;

3526 
hi2c
->
XãrCouÁ
 = 0;

3528 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3531 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3533 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3537 
	`HAL_I2C_Ma¡”RxC¶tC®lback
(
hi2c
);

3540 
	}
}

3547 
	$I2C_DMASÏveReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

3549 
I2C_HªdËTy³Def
* 
hi2c
 = (I2C_HªdËTy³Def*)((
DMA_HªdËTy³Def
*)
hdma
)->
P¬’t
;

3552 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3554 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3556 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3560 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3565 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3568 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_BUSY
, 
SET
, 
I2C_TIMEOUT_BUSY
è!ð
HAL_OK
)

3570 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3574 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_RXDMAEN
;

3577 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

3579 
hi2c
->
XãrCouÁ
 = 0;

3581 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3584 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3586 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3590 
	`HAL_I2C_SÏveRxC¶tC®lback
(
hi2c
);

3592 
	}
}

3599 
	$I2C_DMAMemT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

3601 
ušt16_t
 
DevAdd»ss
;

3602 
I2C_HªdËTy³Def
* 
hi2c
 = ( I2C_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

3606 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3609 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
I2C_TIMEOUT_TCR
è!ð
HAL_OK
)

3611 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3615 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_TXDMAEN
;

3618 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3622 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3624 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3626 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3630 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3635 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3638 
	`__I2C_RESET_CR2
(
hi2c
);

3640 
hi2c
->
XãrCouÁ
 = 0;

3642 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3643 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3647 
hi2c
->
pBuffPŒ
 +ðhi2c->
XãrSize
;

3648 
hi2c
->
XãrCouÁ
 -ðhi2c->
XãrSize
;

3649 if(
hi2c
->
XãrCouÁ
 > 255)

3651 
hi2c
->
XãrSize
 = 255;

3655 
hi2c
->
XãrSize
 = hi2c->
XãrCouÁ
;

3658 
DevAdd»ss
 = (
hi2c
->
In¡ªû
->
CR2
 & 
I2C_CR2_SADD
);

3661 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm©x
, (
ušt32_t
)hi2c->
pBuffPŒ
, (ušt32_t)&hi2c->
In¡ªû
->
TXDR
, hi2c->
XãrSize
);

3665 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3667 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

3671 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

3675 if(
	`I2C_Wa™OnTXISFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_TXIS
è!ð
HAL_OK
)

3679 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3681 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3683 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3687 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3692 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3695 
	`__I2C_RESET_CR2
(
hi2c
);

3697 
hi2c
->
XãrCouÁ
 = 0;

3699 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3700 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3705 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_TXDMAEN
;

3713 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3715 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3717 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3721 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3726 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3729 
	`__I2C_RESET_CR2
(
hi2c
);

3732 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_TXDMAEN
;

3734 
hi2c
->
XãrCouÁ
 = 0;

3736 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3739 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3741 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3745 
	`HAL_I2C_MemTxC¶tC®lback
(
hi2c
);

3748 
	}
}

3755 
	$I2C_DMAMemReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

3757 
I2C_HªdËTy³Def
* 
hi2c
 = ( I2C_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

3758 
ušt16_t
 
DevAdd»ss
;

3762 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3765 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_TCR
, 
RESET
, 
I2C_TIMEOUT_TCR
è!ð
HAL_OK
)

3767 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3771 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_RXDMAEN
;

3774 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3778 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3780 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3782 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3786 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3791 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3794 
	`__I2C_RESET_CR2
(
hi2c
);

3796 
hi2c
->
XãrCouÁ
 = 0;

3798 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3799 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3803 
hi2c
->
pBuffPŒ
 +ðhi2c->
XãrSize
;

3804 
hi2c
->
XãrCouÁ
 -ðhi2c->
XãrSize
;

3805 if(
hi2c
->
XãrCouÁ
 > 255)

3807 
hi2c
->
XãrSize
 = 255;

3811 
hi2c
->
XãrSize
 = hi2c->
XãrCouÁ
;

3814 
DevAdd»ss
 = (
hi2c
->
In¡ªû
->
CR2
 & 
I2C_CR2_SADD
);

3817 
	`HAL_DMA_S¹_IT
(
hi2c
->
hdm¬x
, (
ušt32_t
)&hi2c->
In¡ªû
->
RXDR
, (ušt32_t)hi2c->
pBuffPŒ
, hi2c->
XãrSize
);

3821 ifÐ(
hi2c
->
XãrSize
 =ð255è&& (hi2c->XãrSiz< hi2c->
XãrCouÁ
) )

3823 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_RELOAD_MODE
, 
I2C_NO_STARTSTOP
);

3827 
	`I2C_T¿nsãrCÚfig
(
hi2c
,
DevAdd»ss
,hi2c->
XãrSize
, 
I2C_AUTOEND_MODE
, 
I2C_NO_STARTSTOP
);

3831 if(
	`I2C_Wa™OnFÏgUÁžTimeout
(
hi2c
, 
I2C_FLAG_RXNE
, 
RESET
, 
I2C_TIMEOUT_RXNE
è!ð
HAL_OK
)

3833 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3837 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3841 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3843 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3845 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3849 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3854 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3857 
	`__I2C_RESET_CR2
(
hi2c
);

3859 
hi2c
->
XãrCouÁ
 = 0;

3861 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3862 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3867 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_RXDMAEN
;

3875 if(
	`I2C_Wa™OnSTOPFÏgUÁžTimeout
(
hi2c
, 
I2C_TIMEOUT_STOPF
è!ð
HAL_OK
)

3877 if(
hi2c
->
E¼ÜCode
 =ð
HAL_I2C_ERROR_AF
)

3879 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_AF
;

3883 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

3888 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

3891 
	`__I2C_RESET_CR2
(
hi2c
);

3894 
hi2c
->
In¡ªû
->
CR1
 &ð~
I2C_CR1_RXDMAEN
;

3896 
hi2c
->
XãrCouÁ
 = 0;

3898 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3901 if(
hi2c
->
E¼ÜCode
 !ð
HAL_I2C_ERROR_NONE
)

3903 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3907 
	`HAL_I2C_MemRxC¶tC®lback
(
hi2c
);

3910 
	}
}

3917 
	$I2C_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
)

3919 
I2C_HªdËTy³Def
* 
hi2c
 = ( I2C_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

3922 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_NACK
;

3924 
hi2c
->
XãrCouÁ
 = 0;

3926 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

3928 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_DMA
;

3930 
	`HAL_I2C_E¼ÜC®lback
(
hi2c
);

3931 
	}
}

3942 
HAL_StusTy³Def
 
	$I2C_Wa™OnFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
FÏg
, 
FÏgStus
 
Stus
, ušt32_ˆ
Timeout
)

3944 
ušt32_t
 
tick¡¬t
 = 
	`HAL_G‘Tick
();

3947 if(
Stus
 =ð
RESET
)

3949 
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
FÏg
è=ð
RESET
)

3952 if(
Timeout
 !ð
HAL_MAX_DELAY
)

3954 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

3956 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

3958 
	`__HAL_UNLOCK
(
hi2c
);

3959  
HAL_TIMEOUT
;

3966 
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
FÏg
è!ð
RESET
)

3969 if(
Timeout
 !ð
HAL_MAX_DELAY
)

3971 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

3973 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

3975 
	`__HAL_UNLOCK
(
hi2c
);

3976  
HAL_TIMEOUT
;

3981  
HAL_OK
;

3982 
	}
}

3991 
HAL_StusTy³Def
 
	$I2C_Wa™OnTXISFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
)

3993 
ušt32_t
 
tick¡¬t
 = 
	`HAL_G‘Tick
();

3995 
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXIS
è=ð
RESET
)

3998 if(
	`I2C_IsAcknowËdgeFažed
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

4000  
HAL_ERROR
;

4004 if(
Timeout
 !ð
HAL_MAX_DELAY
)

4006 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

4008 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

4009 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

4012 
	`__HAL_UNLOCK
(
hi2c
);

4014  
HAL_TIMEOUT
;

4018  
HAL_OK
;

4019 
	}
}

4028 
HAL_StusTy³Def
 
	$I2C_Wa™OnSTOPFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
)

4030 
ušt32_t
 
tick¡¬t
 = 0x00;

4031 
tick¡¬t
 = 
	`HAL_G‘Tick
();

4033 
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
RESET
)

4036 if(
	`I2C_IsAcknowËdgeFažed
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

4038  
HAL_ERROR
;

4042 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

4044 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

4045 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

4048 
	`__HAL_UNLOCK
(
hi2c
);

4050  
HAL_TIMEOUT
;

4053  
HAL_OK
;

4054 
	}
}

4063 
HAL_StusTy³Def
 
	$I2C_Wa™OnRXNEFÏgUÁžTimeout
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
)

4065 
ušt32_t
 
tick¡¬t
 = 0x00;

4066 
tick¡¬t
 = 
	`HAL_G‘Tick
();

4068 
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_RXNE
è=ð
RESET
)

4071 if(
	`I2C_IsAcknowËdgeFažed
(
hi2c
, 
Timeout
è!ð
HAL_OK
)

4073  
HAL_ERROR
;

4076 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
SET
)

4079 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

4082 
	`__I2C_RESET_CR2
(
hi2c
);

4084 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_NONE
;

4085 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

4088 
	`__HAL_UNLOCK
(
hi2c
);

4090  
HAL_ERROR
;

4094 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

4096 
hi2c
->
E¼ÜCode
 |ð
HAL_I2C_ERROR_TIMEOUT
;

4097 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

4100 
	`__HAL_UNLOCK
(
hi2c
);

4102  
HAL_TIMEOUT
;

4105  
HAL_OK
;

4106 
	}
}

4115 
HAL_StusTy³Def
 
	$I2C_IsAcknowËdgeFažed
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Timeout
)

4117 
ušt32_t
 
tick¡¬t
 = 0x00;

4118 
tick¡¬t
 = 
	`HAL_G‘Tick
();

4120 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_AF
è=ð
SET
)

4123 if((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_MASTER_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MEM_BUSY_TX
)

4124 || (
hi2c
->
S‹
 =ð
HAL_I2C_STATE_MEM_BUSY_RX
))

4128 if((
hi2c
->
In¡ªû
->
CR2
 & 
I2C_AUTOEND_MODE
) != I2C_AUTOEND_MODE)

4131 
hi2c
->
In¡ªû
->
CR2
 |ð
I2C_CR2_STOP
;

4137 
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
è=ð
RESET
)

4140 if(
Timeout
 !ð
HAL_MAX_DELAY
)

4142 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

4144 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

4146 
	`__HAL_UNLOCK
(
hi2c
);

4147  
HAL_TIMEOUT
;

4153 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_AF
);

4156 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_STOPF
);

4159 if(
	`__HAL_I2C_GET_FLAG
(
hi2c
, 
I2C_FLAG_TXE
è=ð
RESET
)

4161 
	`__HAL_I2C_CLEAR_FLAG
(
hi2c
, 
I2C_FLAG_TXE
);

4164 
	`__I2C_RESET_CR2
(
hi2c
);

4166 
hi2c
->
E¼ÜCode
 = 
HAL_I2C_ERROR_AF
;

4167 
hi2c
->
S‹
ð
HAL_I2C_STATE_READY
;

4170 
	`__HAL_UNLOCK
(
hi2c
);

4172  
HAL_ERROR
;

4174  
HAL_OK
;

4175 
	}
}

4196 
	$I2C_T¿nsãrCÚfig
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt16_t
 
DevAdd»ss
, 
ušt8_t
 
Size
, 
ušt32_t
 
Mode
, ušt32_ˆ
Reque¡
)

4198 
ušt32_t
 
tm´eg
 = 0;

4201 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

4202 
	`as£¹_·¿m
(
	`IS_TRANSFER_MODE
(
Mode
));

4203 
	`as£¹_·¿m
(
	`IS_TRANSFER_REQUEST
(
Reque¡
));

4206 
tm´eg
 = 
hi2c
->
In¡ªû
->
CR2
;

4209 
tm´eg
 &ð(
ušt32_t
)~((ušt32_t)(
I2C_CR2_SADD
 | 
I2C_CR2_NBYTES
 | 
I2C_CR2_RELOAD
 | 
I2C_CR2_AUTOEND
 | 
I2C_CR2_RD_WRN
 | 
I2C_CR2_START
 | 
I2C_CR2_STOP
));

4212 
tm´eg
 |ð(
ušt32_t
)(((ušt32_t)
DevAdd»ss
 & 
I2C_CR2_SADD
è| (((ušt32_t)
Size
 << 16 ) & 
I2C_CR2_NBYTES
) | \

4213 (
ušt32_t
)
Mode
 | (ušt32_t)
Reque¡
);

4216 
hi2c
->
In¡ªû
->
CR2
 = 
tm´eg
;

4217 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_i2c_ex.c

67 
	~"¡m32l0xx_h®.h
"

72 #ifdeà
HAL_I2C_MODULE_ENABLED


111 
HAL_StusTy³Def
 
	$HAL_I2CEx_CÚfigAÇlogFž‹r
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
AÇlogFž‹r
)

114 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

115 
	`as£¹_·¿m
(
	`IS_I2C_ANALOG_FILTER
(
AÇlogFž‹r
));

117 if((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_BUSY
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_RX
)

118 || (
hi2c
->
S‹
 =ð
HAL_I2C_STATE_SLAVE_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_SLAVE_BUSY_RX
))

120  
HAL_BUSY
;

124 
	`__HAL_LOCK
(
hi2c
);

126 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

129 
	`__HAL_I2C_DISABLE
(
hi2c
);

132 
hi2c
->
In¡ªû
->
CR1
 &ð~(
I2C_CR1_ANFOFF
);

135 
hi2c
->
In¡ªû
->
CR1
 |ð
AÇlogFž‹r
;

137 
	`__HAL_I2C_ENABLE
(
hi2c
);

139 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

142 
	`__HAL_UNLOCK
(
hi2c
);

144  
HAL_OK
;

145 
	}
}

154 
HAL_StusTy³Def
 
	$HAL_I2CEx_CÚfigDig™®Fž‹r
(
I2C_HªdËTy³Def
 *
hi2c
, 
ušt32_t
 
Dig™®Fž‹r
)

156 
ušt32_t
 
tm´eg
 = 0;

159 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

160 
	`as£¹_·¿m
(
	`IS_I2C_DIGITAL_FILTER
(
Dig™®Fž‹r
));

162 if((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_BUSY
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_RX
)

163 || (
hi2c
->
S‹
 =ð
HAL_I2C_STATE_SLAVE_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_SLAVE_BUSY_RX
))

165  
HAL_BUSY
;

169 
	`__HAL_LOCK
(
hi2c
);

171 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

174 
	`__HAL_I2C_DISABLE
(
hi2c
);

177 
tm´eg
 = 
hi2c
->
In¡ªû
->
CR1
;

180 
tm´eg
 &ð~(
I2C_CR1_DNF
);

183 
tm´eg
 |ð
Dig™®Fž‹r
 << 8;

186 
hi2c
->
In¡ªû
->
CR1
 = 
tm´eg
;

188 
	`__HAL_I2C_ENABLE
(
hi2c
);

190 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

193 
	`__HAL_UNLOCK
(
hi2c
);

195  
HAL_OK
;

196 
	}
}

204 
HAL_StusTy³Def
 
	$HAL_I2CEx_EÇbËWakeUp
 (
I2C_HªdËTy³Def
 *
hi2c
)

207 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

209 if((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_BUSY
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_RX
)

210 || (
hi2c
->
S‹
 =ð
HAL_I2C_STATE_SLAVE_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_SLAVE_BUSY_RX
))

212  
HAL_BUSY
;

216 
	`__HAL_LOCK
(
hi2c
);

218 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

221 
	`__HAL_I2C_DISABLE
(
hi2c
);

224 
hi2c
->
In¡ªû
->
CR1
 |ð
I2C_CR1_WUPEN
;

226 
	`__HAL_I2C_ENABLE
(
hi2c
);

228 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

231 
	`__HAL_UNLOCK
(
hi2c
);

233  
HAL_OK
;

234 
	}
}

243 
HAL_StusTy³Def
 
	$HAL_I2CEx_Di§bËWakeUp
 (
I2C_HªdËTy³Def
 *
hi2c
)

246 
	`as£¹_·¿m
(
	`IS_I2C_ALL_INSTANCE
(
hi2c
->
In¡ªû
));

248 if((
hi2c
->
S‹
 =ð
HAL_I2C_STATE_BUSY
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_MASTER_BUSY_RX
)

249 || (
hi2c
->
S‹
 =ð
HAL_I2C_STATE_SLAVE_BUSY_TX
è|| (hi2c->S‹ =ð
HAL_I2C_STATE_SLAVE_BUSY_RX
))

251  
HAL_BUSY
;

255 
	`__HAL_LOCK
(
hi2c
);

257 
hi2c
->
S‹
 = 
HAL_I2C_STATE_BUSY
;

260 
	`__HAL_I2C_DISABLE
(
hi2c
);

263 
hi2c
->
In¡ªû
->
CR1
 &ð~(
I2C_CR1_WUPEN
);

265 
	`__HAL_I2C_ENABLE
(
hi2c
);

267 
hi2c
->
S‹
 = 
HAL_I2C_STATE_READY
;

270 
	`__HAL_UNLOCK
(
hi2c
);

272  
HAL_OK
;

273 
	}
}

290 
	$HAL_I2CEx_EÇbËFa¡ModePlus
(
ušt32_t
 
CÚfigFa¡ModePlus
)

293 
	`as£¹_·¿m
(
	`IS_I2C_FASTMODEPLUS
(
CÚfigFa¡ModePlus
));

296 
	`__HAL_RCC_SYSCFG_CLK_ENABLE
();

299 
	`SET_BIT
(
SYSCFG
->
CFGR1
, (
ušt32_t
)
CÚfigFa¡ModePlus
);

300 
	}
}

317 
	$HAL_I2CEx_Di§bËFa¡ModePlus
(
ušt32_t
 
CÚfigFa¡ModePlus
)

320 
	`as£¹_·¿m
(
	`IS_I2C_FASTMODEPLUS
(
CÚfigFa¡ModePlus
));

323 
	`__HAL_RCC_SYSCFG_CLK_ENABLE
();

326 
	`CLEAR_BIT
(
SYSCFG
->
CFGR1
, (
ušt32_t
)
CÚfigFa¡ModePlus
);

327 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_pwr.c

45 
	~"¡m32l0xx_h®.h
"

47 #ifdeà
HAL_PWR_MODULE_ENABLED


63 
	#PVD_MODE_IT
 ((
ušt32_t
)0x00010000)

	)

64 
	#PVD_MODE_EVT
 ((
ušt32_t
)0x00020000)

	)

65 
	#PVD_RISING_EDGE
 ((
ušt32_t
)0x00000001)

	)

66 
	#PVD_FALLING_EDGE
 ((
ušt32_t
)0x00000002)

	)

96 
	$HAL_PWR_DeIn™
()

98 
	`__HAL_RCC_PWR_FORCE_RESET
();

99 
	`__HAL_RCC_PWR_RELEASE_RESET
();

100 
	}
}

342 
	$HAL_PWR_EÇbËBkUpAcûss
()

345 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_DBP
);

346 
	}
}

355 
	$HAL_PWR_Di§bËBkUpAcûss
()

358 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_DBP
);

359 
	}
}

370 
	$HAL_PWR_CÚfigPVD
(
PWR_PVDTy³Def
 *
sCÚfigPVD
)

373 
	`as£¹_·¿m
(
	`IS_PWR_PVD_LEVEL
(
sCÚfigPVD
->
PVDLev–
));

374 
	`as£¹_·¿m
(
	`IS_PWR_PVD_MODE
(
sCÚfigPVD
->
Mode
));

377 
	`MODIFY_REG
(
PWR
->
CR
, 
PWR_CR_PLS
, 
sCÚfigPVD
->
PVDLev–
);

380 
	`__HAL_PWR_PVD_EXTI_DISABLE_EVENT
();

381 
	`__HAL_PWR_PVD_EXTI_DISABLE_IT
();

382 
	`__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE
();

383 
	`__HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE
();

386 if((
sCÚfigPVD
->
Mode
 & 
PVD_MODE_IT
) == PVD_MODE_IT)

388 
	`__HAL_PWR_PVD_EXTI_ENABLE_IT
();

392 if((
sCÚfigPVD
->
Mode
 & 
PVD_MODE_EVT
) == PVD_MODE_EVT)

394 
	`__HAL_PWR_PVD_EXTI_ENABLE_EVENT
();

398 if((
sCÚfigPVD
->
Mode
 & 
PVD_RISING_EDGE
) == PVD_RISING_EDGE)

400 
	`__HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE
();

403 if((
sCÚfigPVD
->
Mode
 & 
PVD_FALLING_EDGE
) == PVD_FALLING_EDGE)

405 
	`__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE
();

407 
	}
}

413 
	$HAL_PWR_EÇbËPVD
()

416 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_PVDE
);

417 
	}
}

423 
	$HAL_PWR_Di§bËPVD
()

426 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_PVDE
);

427 
	}
}

438 
	$HAL_PWR_EÇbËWakeUpPš
(
ušt32_t
 
WakeUpPšx
)

441 
	`as£¹_·¿m
(
	`IS_PWR_WAKEUP_PIN
(
WakeUpPšx
));

443 
	`SET_BIT
(
PWR
->
CSR
, 
WakeUpPšx
);

444 
	}
}

455 
	$HAL_PWR_Di§bËWakeUpPš
(
ušt32_t
 
WakeUpPšx
)

458 
	`as£¹_·¿m
(
	`IS_PWR_WAKEUP_PIN
(
WakeUpPšx
));

460 
	`CLEAR_BIT
(
PWR
->
CSR
, 
WakeUpPšx
);

461 
	}
}

478 
	$HAL_PWR_EÁ”SLEEPMode
(
ušt32_t
 
ReguÏtÜ
, 
ušt8_t
 
SLEEPEÁry
)

480 
ušt32_t
 
tm´eg
 = 0;

482 
	`as£¹_·¿m
(
	`IS_PWR_REGULATOR
(
ReguÏtÜ
));

483 
	`as£¹_·¿m
(
	`IS_PWR_SLEEP_ENTRY
(
SLEEPEÁry
));

486 
tm´eg
 = 
PWR
->
CR
;

489 
	`CLEAR_BIT
(
tm´eg
, (
PWR_CR_PDDS
 | 
PWR_CR_LPSDSR
));

492 
	`SET_BIT
(
tm´eg
, 
ReguÏtÜ
);

495 
PWR
->
CR
 = 
tm´eg
;

498 
	`CLEAR_BIT
(
SCB
->
SCR
, 
SCB_SCR_SLEEPDEEP_Msk
);

501 if(
SLEEPEÁry
 =ð
PWR_SLEEPENTRY_WFI
)

504 
	`__WFI
();

509 
	`__SEV
();

510 
	`__WFE
();

511 
	`__WFE
();

513 
	}
}

539 
	$HAL_PWR_EÁ”STOPMode
(
ušt32_t
 
ReguÏtÜ
, 
ušt8_t
 
STOPEÁry
)

541 
ušt32_t
 
tm´eg
 = 0;

544 
	`as£¹_·¿m
(
	`IS_PWR_REGULATOR
(
ReguÏtÜ
));

545 
	`as£¹_·¿m
(
	`IS_PWR_STOP_ENTRY
(
STOPEÁry
));

548 
tm´eg
 = 
PWR
->
CR
;

551 
	`CLEAR_BIT
(
tm´eg
, (
PWR_CR_PDDS
 | 
PWR_CR_LPSDSR
));

554 
	`SET_BIT
(
tm´eg
, 
ReguÏtÜ
);

557 
PWR
->
CR
 = 
tm´eg
;

560 
	`SET_BIT
(
SCB
->
SCR
, 
SCB_SCR_SLEEPDEEP_Msk
);

563 if(
STOPEÁry
 =ð
PWR_STOPENTRY_WFI
)

566 
	`__WFI
();

571 
	`__SEV
();

572 
	`__WFE
();

573 
	`__WFE
();

577 
	`CLEAR_BIT
(
SCB
->
SCR
, 
SCB_SCR_SLEEPDEEP_Msk
);

579 
	}
}

594 
	$HAL_PWR_EÁ”STANDBYMode
()

597 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_PDDS
);

600 
	`SET_BIT
(
SCB
->
SCR
, 
SCB_SCR_SLEEPDEEP_Msk
);

603 #ià
	`defšed
 ( 
__CC_ARM
)

604 
	`__fÜû_¡Ües
();

607 
	`__WFI
();

608 
	}
}

618 
	$HAL_PWR_EÇbËSË•OnEx™
()

621 
	`SET_BIT
(
SCB
->
SCR
, ((
ušt32_t
)
SCB_SCR_SLEEPONEXIT_Msk
));

622 
	}
}

631 
	$HAL_PWR_Di§bËSË•OnEx™
()

634 
	`CLEAR_BIT
(
SCB
->
SCR
, ((
ušt32_t
)
SCB_SCR_SLEEPONEXIT_Msk
));

635 
	}
}

644 
	$HAL_PWR_EÇbËSEVOnP’d
()

647 
	`SET_BIT
(
SCB
->
SCR
, ((
ušt32_t
)
SCB_SCR_SEVONPEND_Msk
));

648 
	}
}

657 
	$HAL_PWR_Di§bËSEVOnP’d
()

660 
	`CLEAR_BIT
(
SCB
->
SCR
, ((
ušt32_t
)
SCB_SCR_SEVONPEND_Msk
));

661 
	}
}

668 
	$HAL_PWR_PVD_IRQHªdËr
()

671 if(
	`__HAL_PWR_PVD_EXTI_GET_FLAG
(è!ð
RESET
)

674 
	`HAL_PWR_PVDC®lback
();

677 
	`__HAL_PWR_PVD_EXTI_CLEAR_FLAG
();

679 
	}
}

685 
__w—k
 
	$HAL_PWR_PVDC®lback
()

690 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_pwr_ex.c

44 
	~"¡m32l0xx_h®.h
"

46 #ifdeà
HAL_PWR_MODULE_ENABLED


62 
	#PWR_FLAG_SETTING_DELAY_US
 50

	)

91 
	$HAL_PWREx_EÇbËFa¡WakeUp
()

94 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_FWU
);

95 
	}
}

101 
	$HAL_PWREx_Di§bËFa¡WakeUp
()

104 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_FWU
);

105 
	}
}

111 
	$HAL_PWREx_EÇbËUÉ¿LowPow”
()

114 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_ULP
);

115 
	}
}

121 
	$HAL_PWREx_Di§bËUÉ¿LowPow”
()

124 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_ULP
);

125 
	}
}

139 
	$HAL_PWREx_EÇbËLowPow”RunMode
()

142 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_LPSDSR
);

143 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_LPRUN
);

144 
	}
}

154 
HAL_StusTy³Def
 
	$HAL_PWREx_Di§bËLowPow”RunMode
()

156 
ušt32_t
 
wa™_loÝ_šdex
 = 0;

159 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_LPRUN
);

160 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_LPSDSR
);

163 
wa™_loÝ_šdex
 = (
PWR_FLAG_SETTING_DELAY_US
 * (
Sy¡emCÜeClock
 / 1000000));

165 (
wa™_loÝ_šdex
 !ð0è&& (
	`HAL_IS_BIT_SET
(
PWR
->
CSR
, 
PWR_CSR_REGLPF
)))

167 
wa™_loÝ_šdex
--;

170 ià(
	`HAL_IS_BIT_SET
(
PWR
->
CSR
, 
PWR_CSR_REGLPF
))

172  
HAL_TIMEOUT
;

175  
HAL_OK
;

176 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_rcc.c

85 
	~"¡m32l0xx_h®.h
"

91 #ifdeà
HAL_RCC_MODULE_ENABLED


101 
	#RCC_HSE_TIMEOUT_VALUE
 
HSE_STARTUP_TIMEOUT


	)

102 
	#RCC_HSI_TIMEOUT_VALUE
 ((
ušt32_t
)2Uè

	)

103 
	#RCC_LSI_TIMEOUT_VALUE
 ((
ušt32_t
)2Uè

	)

104 
	#RCC_PLL_TIMEOUT_VALUE
 ((
ušt32_t
)2Uè

	)

105 
	#RCC_HSI48_TIMEOUT_VALUE
 ((
ušt32_t
)2Uè

	)

106 
	#RCC_MSI_TIMEOUT_VALUE
 ((
ušt32_t
)2Uè

	)

107 
	#RCC_CLOCKSWITCH_TIMEOUT_VALUE
 ((
ušt32_t
)5000Uè

	)

109 
	#__MCO1_CLK_ENABLE
(è
	`__HAL_RCC_GPIOA_CLK_ENABLE
()

	)

110 
	#MCO1_GPIO_PORT
 
GPIOA


	)

111 
	#MCO1_PIN
 
GPIO_PIN_8


	)

113 
	#__MCO2_CLK_ENABLE
(è
	`__HAL_RCC_GPIOA_CLK_ENABLE
()

	)

114 
	#MCO2_GPIO_PORT
 
GPIOA


	)

115 
	#MCO2_PIN
 
GPIO_PIN_9


	)

117 #ià 
defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

118 
defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L071xx
è|| 
	$defšed
(
STM32L081xx
)

119 
	#__MCO3_CLK_ENABLE
(è
	`__HAL_RCC_GPIOB_CLK_ENABLE
()

	)

120 
	#MCO3_GPIO_PORT
 
GPIOB


	)

121 
	#MCO3_PIN
 
GPIO_PIN_13


	)

124 cÚ¡ 
ušt8_t
 
PLLMulTabË
[];

125 cÚ¡ 
ušt8_t
 
APBAHBP»scTabË
[16] = {0, 0, 0, 0, 1, 2, 3, 4, 1, 2, 3, 4, 6, 7, 8, 9
	}
};

221 
__w—k
 
	$HAL_RCC_DeIn™
()

224 
	}
}

240 
HAL_StusTy³Def
 
	$HAL_RCC_OscCÚfig
(
RCC_OscIn™Ty³Def
 *
RCC_OscIn™SŒuù
)

243 
ušt32_t
 
tick¡¬t
 = 0;

246 
	`as£¹_·¿m
(
RCC_OscIn™SŒuù
 !ð
NULL
);

247 
	`as£¹_·¿m
(
	`IS_RCC_OSCILLATORTYPE
(
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
));

249 if(((
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
è& 
RCC_OSCILLATORTYPE_HSE
) == RCC_OSCILLATORTYPE_HSE)

252 
	`as£¹_·¿m
(
	`IS_RCC_HSE
(
RCC_OscIn™SŒuù
->
HSES‹
));

254 if((
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è=ð
RCC_SYSCLKSOURCE_STATUS_HSE
è|| ((__HAL_RCC_GET_SYSCLK_SOURCE(è=ð
RCC_SYSCLKSOURCE_STATUS_PLLCLK
è&& ((
RCC
->
CFGR
 & 
RCC_CFGR_PLLSRC
è=ð
RCC_CFGR_PLLSRC_HSE
)))

256 if((
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSERDY
è!ð
RESET
è&& (
RCC_OscIn™SŒuù
->
HSES‹
 =ð
RCC_HSE_OFF
))

258  
HAL_ERROR
;

264 
	`__HAL_RCC_HSE_CONFIG
(
RCC_OscIn™SŒuù
->
HSES‹
);

267 if((
RCC_OscIn™SŒuù
->
HSES‹
è!ð
RCC_HSE_OFF
)

270 
tick¡¬t
 = 
	`HAL_G‘Tick
();

273 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSERDY
è=ð
RESET
)

275 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_HSE_TIMEOUT_VALUE
)

277  
HAL_TIMEOUT
;

284 
tick¡¬t
 = 
	`HAL_G‘Tick
();

287 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSERDY
è!ð
RESET
)

289 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_HSE_TIMEOUT_VALUE
)

291  
HAL_TIMEOUT
;

298 if(((
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
è& 
RCC_OSCILLATORTYPE_HSI
) == RCC_OSCILLATORTYPE_HSI)

301 
	`as£¹_·¿m
(
	`IS_RCC_HSI
(
RCC_OscIn™SŒuù
->
HSIS‹
));

302 
	`as£¹_·¿m
(
	`IS_RCC_CALIBRATION_VALUE
(
RCC_OscIn™SŒuù
->
HSIC®ib¿tiÚV®ue
));

305 if((
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è=ð
RCC_SYSCLKSOURCE_STATUS_HSI
è|| ((__HAL_RCC_GET_SYSCLK_SOURCE(è=ð
RCC_SYSCLKSOURCE_STATUS_PLLCLK
è&& ((
RCC
->
CFGR
 & 
RCC_CFGR_PLLSRC
è=ð
RCC_CFGR_PLLSRC_HSI
)))

308 if((
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIRDY
è!ð
RESET
è&& (
RCC_OscIn™SŒuù
->
HSIS‹
 !ð
RCC_HSI_ON
))

310  
HAL_ERROR
;

316 
	`__HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST
(
RCC_OscIn™SŒuù
->
HSIC®ib¿tiÚV®ue
);

322 if((
RCC_OscIn™SŒuù
->
HSIS‹
)!ð
RCC_HSI_OFF
)

325 
	`__HAL_RCC_HSI_CONFIG
(
RCC_OscIn™SŒuù
->
HSIS‹
);

328 
tick¡¬t
 = 
	`HAL_G‘Tick
();

331 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIRDY
è=ð
RESET
)

333 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_HSI_TIMEOUT_VALUE
)

335  
HAL_TIMEOUT
;

340 
	`__HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST
(
RCC_OscIn™SŒuù
->
HSIC®ib¿tiÚV®ue
);

345 
	`__HAL_RCC_HSI_CONFIG
(
RCC_OscIn™SŒuù
->
HSIS‹
);

348 
tick¡¬t
 = 
	`HAL_G‘Tick
();

351 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIRDY
è!ð
RESET
)

353 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_HSI_TIMEOUT_VALUE
)

355  
HAL_TIMEOUT
;

362 if(((
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
è& 
RCC_OSCILLATORTYPE_MSI
) == RCC_OSCILLATORTYPE_MSI)

366 if((
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è=ð
RCC_CFGR_SWS_MSI
) )

368 if((
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_MSIRDY
è!ð
RESET
è&& (
RCC_OscIn™SŒuù
->
MSIS‹
 =ð
RCC_MSI_OFF
))

370  
HAL_ERROR
;

377 
	`as£¹_·¿m
(
	`IS_RCC_MSICALIBRATION_VALUE
(
RCC_OscIn™SŒuù
->
MSIC®ib¿tiÚV®ue
));

378 
	`as£¹_·¿m
(
	`IS_RCC_MSI_CLOCK_RANGE
(
RCC_OscIn™SŒuù
->
MSIClockRªge
));

381 
	`__HAL_RCC_MSI_RANGE_CONFIG
 (
RCC_OscIn™SŒuù
->
MSIClockRªge
);

383 
	`__HAL_RCC_MSI_CALIBRATIONVALUE_ADJUST
(
RCC_OscIn™SŒuù
->
MSIC®ib¿tiÚV®ue
);

386 
	`HAL_In™Tick
 (
TICK_INT_PRIORITY
);

392 
	`as£¹_·¿m
(
	`IS_RCC_MSI
(
RCC_OscIn™SŒuù
->
MSIS‹
));

393 if((
RCC_OscIn™SŒuù
->
MSIS‹
)!ð
RCC_MSI_OFF
)

396 
	`__HAL_RCC_MSI_ENABLE
();

399 
tick¡¬t
 = 
	`HAL_G‘Tick
();

402 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_MSIRDY
è=ð
RESET
)

404 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_MSI_TIMEOUT_VALUE
)

406  
HAL_TIMEOUT
;

411 
	`as£¹_·¿m
(
	`IS_RCC_MSICALIBRATION_VALUE
(
RCC_OscIn™SŒuù
->
MSIC®ib¿tiÚV®ue
));

412 
	`as£¹_·¿m
(
	`IS_RCC_MSI_CLOCK_RANGE
(
RCC_OscIn™SŒuù
->
MSIClockRªge
));

415 
	`__HAL_RCC_MSI_RANGE_CONFIG
 (
RCC_OscIn™SŒuù
->
MSIClockRªge
);

417 
	`__HAL_RCC_MSI_CALIBRATIONVALUE_ADJUST
(
RCC_OscIn™SŒuù
->
MSIC®ib¿tiÚV®ue
);

423 
	`__HAL_RCC_MSI_DISABLE
();

426 
tick¡¬t
 = 
	`HAL_G‘Tick
();

429 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_MSIRDY
è!ð
RESET
)

431 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_MSI_TIMEOUT_VALUE
)

433  
HAL_TIMEOUT
;

440 if(((
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
è& 
RCC_OSCILLATORTYPE_LSI
) == RCC_OSCILLATORTYPE_LSI)

443 
	`as£¹_·¿m
(
	`IS_RCC_LSI
(
RCC_OscIn™SŒuù
->
LSIS‹
));

446 if((
RCC_OscIn™SŒuù
->
LSIS‹
)!ð
RCC_LSI_OFF
)

449 
	`__HAL_RCC_LSI_ENABLE
();

452 
tick¡¬t
 = 
	`HAL_G‘Tick
();

455 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_LSIRDY
è=ð
RESET
)

457 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_LSI_TIMEOUT_VALUE
)

459  
HAL_TIMEOUT
;

466 
	`__HAL_RCC_LSI_DISABLE
();

469 
tick¡¬t
 = 
	`HAL_G‘Tick
();

472 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_LSIRDY
è!ð
RESET
)

474 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_LSI_TIMEOUT_VALUE
)

476  
HAL_TIMEOUT
;

482 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

484 if(((
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
è& 
RCC_OSCILLATORTYPE_HSI48
) == RCC_OSCILLATORTYPE_HSI48)

487 
	`as£¹_·¿m
(
	`IS_RCC_HSI48
(
RCC_OscIn™SŒuù
->
HSI48S‹
));

490 if((
RCC_OscIn™SŒuù
->
HSI48S‹
)!ð
RCC_HSI48_OFF
)

493 
	`__HAL_RCC_HSI48_ENABLE
();

496 
tick¡¬t
 = 
	`HAL_G‘Tick
();

499 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSI48RDY
è=ð
RESET
)

501 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_HSI48_TIMEOUT_VALUE
)

503  
HAL_TIMEOUT
;

510 
	`__HAL_RCC_HSI48_DISABLE
();

513 
tick¡¬t
 = 
	`HAL_G‘Tick
();

516 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSI48RDY
è!ð
RESET
)

518 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_HSI48_TIMEOUT_VALUE
)

520  
HAL_TIMEOUT
;

528 if(((
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
è& 
RCC_OSCILLATORTYPE_LSE
) == RCC_OSCILLATORTYPE_LSE)

530 
FÏgStus
 
pwrþkchªged
 = 
RESET
;

531 
FÏgStus
 
backupchªged
 = 
RESET
;

534 
	`as£¹_·¿m
(
	`IS_RCC_LSE
(
RCC_OscIn™SŒuù
->
LSES‹
));

538 if(
	`HAL_IS_BIT_CLR
(
RCC
->
APB1ENR
, 
RCC_APB1ENR_PWREN
))

540 
	`__HAL_RCC_PWR_CLK_ENABLE
();

541 
pwrþkchªged
 = 
SET
;

544 if(
	`HAL_IS_BIT_CLR
(
PWR
->
CR
, 
PWR_CR_DBP
))

547 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_DBP
);

548 
backupchªged
 = 
SET
;

551 
tick¡¬t
 = 
	`HAL_G‘Tick
();

553 
	`HAL_IS_BIT_CLR
(
PWR
->
CR
, 
PWR_CR_DBP
))

555 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
è> 
RCC_DBP_TIMEOUT_VALUE
)

557  
HAL_TIMEOUT
;

563 
	`__HAL_RCC_LSE_CONFIG
(
RCC_OscIn™SŒuù
->
LSES‹
);

566 if((
RCC_OscIn™SŒuù
->
LSES‹
è!ð
RCC_LSE_OFF
)

569 
tick¡¬t
 = 
	`HAL_G‘Tick
();

572 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_LSERDY
è=ð
RESET
)

574 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_LSE_TIMEOUT_VALUE
)

576  
HAL_TIMEOUT
;

583 
tick¡¬t
 = 
	`HAL_G‘Tick
();

586 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_LSERDY
è!ð
RESET
)

588 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_LSE_TIMEOUT_VALUE
)

590  
HAL_TIMEOUT
;

596 if(
backupchªged
 =ð
SET
)

598 
	`CLEAR_BIT
(
PWR
->
CR
, 
PWR_CR_DBP
);

600 if(
pwrþkchªged
 =ð
SET
)

602 
	`__HAL_RCC_PWR_CLK_DISABLE
();

607 
	`as£¹_·¿m
(
	`IS_RCC_PLL
(
RCC_OscIn™SŒuù
->
PLL
.
PLLS‹
));

608 ià((
RCC_OscIn™SŒuù
->
PLL
.
PLLS‹
è!ð
RCC_PLL_NONE
)

611 if(
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è!ð
RCC_SYSCLKSOURCE_STATUS_PLLCLK
)

613 if((
RCC_OscIn™SŒuù
->
PLL
.
PLLS‹
è=ð
RCC_PLL_ON
)

616 
	`as£¹_·¿m
(
	`IS_RCC_PLLSOURCE
(
RCC_OscIn™SŒuù
->
PLL
.
PLLSourû
));

617 
	`as£¹_·¿m
(
	`IS_RCC_PLL_MUL
(
RCC_OscIn™SŒuù
->
PLL
.
PLLMUL
));

618 
	`as£¹_·¿m
(
	`IS_RCC_PLL_DIV
(
RCC_OscIn™SŒuù
->
PLL
.
PLLDIV
));

622 
	`__HAL_RCC_PLL_DISABLE
();

625 
tick¡¬t
 = 
	`HAL_G‘Tick
();

628 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_PLLRDY
è!ð
RESET
)

630 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_PLL_TIMEOUT_VALUE
)

632  
HAL_TIMEOUT
;

637 
	`__HAL_RCC_PLL_CONFIG
(
RCC_OscIn™SŒuù
->
PLL
.
PLLSourû
,

638 
RCC_OscIn™SŒuù
->
PLL
.
PLLMUL
,

639 
RCC_OscIn™SŒuù
->
PLL
.
PLLDIV
);

641 
	`__HAL_RCC_PLL_ENABLE
();

644 
tick¡¬t
 = 
	`HAL_G‘Tick
();

647 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_PLLRDY
è=ð
RESET
)

649 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_PLL_TIMEOUT_VALUE
)

651  
HAL_TIMEOUT
;

658 
	`__HAL_RCC_PLL_DISABLE
();

660 
tick¡¬t
 = 
	`HAL_G‘Tick
();

663 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_PLLRDY
è!ð
RESET
)

665 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_PLL_TIMEOUT_VALUE
)

667  
HAL_TIMEOUT
;

674  
HAL_ERROR
;

677  
HAL_OK
;

678 
	}
}

701 
HAL_StusTy³Def
 
	$HAL_RCC_ClockCÚfig
(
RCC_ClkIn™Ty³Def
 *
RCC_ClkIn™SŒuù
, 
ušt32_t
 
FL©’cy
)

704 
ušt32_t
 
tick¡¬t
 = 0;

707 
	`as£¹_·¿m
(
RCC_ClkIn™SŒuù
 !ð
NULL
);

708 
	`as£¹_·¿m
(
	`IS_RCC_CLOCKTYPE
(
RCC_ClkIn™SŒuù
->
ClockTy³
));

709 
	`as£¹_·¿m
(
	`IS_FLASH_LATENCY
(
FL©’cy
));

716 if(
FL©’cy
 > (
FLASH
->
ACR
 & 
FLASH_ACR_LATENCY
))

719 
	`__HAL_FLASH_SET_LATENCY
(
FL©’cy
);

723 if((
FLASH
->
ACR
 & 
FLASH_ACR_LATENCY
è!ð
FL©’cy
)

725  
HAL_ERROR
;

730 if(((
RCC_ClkIn™SŒuù
->
ClockTy³
è& 
RCC_CLOCKTYPE_HCLK
) == RCC_CLOCKTYPE_HCLK)

732 
	`as£¹_·¿m
(
	`IS_RCC_HCLK
(
RCC_ClkIn™SŒuù
->
AHBCLKDivid”
));

733 
	`MODIFY_REG
(
RCC
->
CFGR
, 
RCC_CFGR_HPRE
, 
RCC_ClkIn™SŒuù
->
AHBCLKDivid”
);

737 if(((
RCC_ClkIn™SŒuù
->
ClockTy³
è& 
RCC_CLOCKTYPE_SYSCLK
) == RCC_CLOCKTYPE_SYSCLK)

739 
	`as£¹_·¿m
(
	`IS_RCC_SYSCLKSOURCE
(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
));

742 if(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 =ð
RCC_SYSCLKSOURCE_HSE
)

745 if(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSERDY
è=ð
RESET
)

747  
HAL_ERROR
;

752 if(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 =ð
RCC_SYSCLKSOURCE_MSI
)

755 if(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_MSIRDY
è=ð
RESET
)

757  
HAL_ERROR
;

761 if(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 =ð
RCC_SYSCLKSOURCE_PLLCLK
)

764 if(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_PLLRDY
è=ð
RESET
)

766  
HAL_ERROR
;

773 if(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIRDY
è=ð
RESET
)

775  
HAL_ERROR
;

778 
	`MODIFY_REG
(
RCC
->
CFGR
, 
RCC_CFGR_SW
, 
RCC_ClkIn™SŒuù
->
SYSCLKSourû
);

781 
tick¡¬t
 = 
	`HAL_G‘Tick
();

783 if(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 =ð
RCC_SYSCLKSOURCE_HSE
)

785 
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è!ð
RCC_SYSCLKSOURCE_STATUS_HSE
)

787 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_CLOCKSWITCH_TIMEOUT_VALUE
)

789  
HAL_TIMEOUT
;

793 if(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 =ð
RCC_SYSCLKSOURCE_PLLCLK
)

795 
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è!ð
RCC_SYSCLKSOURCE_STATUS_PLLCLK
)

797 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_CLOCKSWITCH_TIMEOUT_VALUE
)

799  
HAL_TIMEOUT
;

803 if(
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 =ð
RCC_SYSCLKSOURCE_MSI
)

805 
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è!ð
RCC_CFGR_SWS_MSI
)

807 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_CLOCKSWITCH_TIMEOUT_VALUE
)

809  
HAL_TIMEOUT
;

815 
	`__HAL_RCC_GET_SYSCLK_SOURCE
(è!ð
RCC_SYSCLKSOURCE_STATUS_HSI
)

817 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_CLOCKSWITCH_TIMEOUT_VALUE
)

819  
HAL_TIMEOUT
;

826 if(
FL©’cy
 <ð(
FLASH
->
ACR
 & 
FLASH_ACR_LATENCY
))

829 
	`__HAL_FLASH_SET_LATENCY
(
FL©’cy
);

833 if((
FLASH
->
ACR
 & 
FLASH_ACR_LATENCY
è!ð
FL©’cy
)

835  
HAL_ERROR
;

840 if(((
RCC_ClkIn™SŒuù
->
ClockTy³
è& 
RCC_CLOCKTYPE_PCLK1
) == RCC_CLOCKTYPE_PCLK1)

842 
	`as£¹_·¿m
(
	`IS_RCC_PCLK
(
RCC_ClkIn™SŒuù
->
APB1CLKDivid”
));

843 
	`MODIFY_REG
(
RCC
->
CFGR
, 
RCC_CFGR_PPRE1
, 
RCC_ClkIn™SŒuù
->
APB1CLKDivid”
);

847 if(((
RCC_ClkIn™SŒuù
->
ClockTy³
è& 
RCC_CLOCKTYPE_PCLK2
) == RCC_CLOCKTYPE_PCLK2)

849 
	`as£¹_·¿m
(
	`IS_RCC_PCLK
(
RCC_ClkIn™SŒuù
->
APB2CLKDivid”
));

850 
	`MODIFY_REG
(
RCC
->
CFGR
, 
RCC_CFGR_PPRE2
, ((
RCC_ClkIn™SŒuù
->
APB2CLKDivid”
) << 3));

854 
	`HAL_In™Tick
 (
TICK_INT_PRIORITY
);

856  
HAL_OK
;

857 
	}
}

908 
	$HAL_RCC_MCOCÚfig
Ð
ušt32_t
 
RCC_MCOx
, ušt32_ˆ
RCC_MCOSourû
, ušt32_ˆ
RCC_MCODiv
)

910 
GPIO_In™Ty³Def
 
GPIO_In™SŒuù
;

912 
	`as£¹_·¿m
(
	`IS_RCC_MCO
(
RCC_MCOx
));

913 
	`as£¹_·¿m
(
	`IS_RCC_MCODIV
(
RCC_MCODiv
));

914 
	`as£¹_·¿m
(
	`IS_RCC_MCO1SOURCE
(
RCC_MCOSourû
));

917 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_AF_PP
;

918 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_VERY_HIGH
;

919 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

921 if(
RCC_MCOx
 =ð
RCC_MCO1
)

924 
	`__MCO1_CLK_ENABLE
();

925 
GPIO_In™SŒuù
.
Pš
 = 
MCO1_PIN
;

926 
GPIO_In™SŒuù
.
AÉ”Ç‹
 = 
GPIO_AF0_MCO
;

927 
	`HAL_GPIO_In™
(
MCO1_GPIO_PORT
, &
GPIO_In™SŒuù
);

929 ià(
RCC_MCOx
 =ð
RCC_MCO2
)

932 
	`__MCO2_CLK_ENABLE
();

933 
GPIO_In™SŒuù
.
Pš
 = 
MCO2_PIN
;

934 
GPIO_In™SŒuù
.
AÉ”Ç‹
 = 
GPIO_AF0_MCO
;

935 
	`HAL_GPIO_In™
(
MCO2_GPIO_PORT
, &
GPIO_In™SŒuù
);

937 #ià 
	`defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

938 
	`defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L071xx
è|| defšed(
STM32L081xx
)

942 
	`__MCO3_CLK_ENABLE
();

943 
GPIO_In™SŒuù
.
Pš
 = 
MCO3_PIN
;

944 
GPIO_In™SŒuù
.
AÉ”Ç‹
 = 
GPIO_AF2_MCO
;

945 
	`HAL_GPIO_In™
(
MCO3_GPIO_PORT
, &
GPIO_In™SŒuù
);

950 
	`MODIFY_REG
(
RCC
->
CFGR
, (
RCC_CFGR_MCOSEL
 | 
RCC_CFGR_MCO_PRE
), ((
RCC_MCOSourû
 | 
RCC_MCODiv
 )));

951 
	}
}

953 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

963 
	$HAL_RCC_EÇbËCSS
()

965 
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_CSSHSEON
) ;

966 
	}
}

1001 
ušt32_t
 
	$HAL_RCC_G‘SysClockF»q
()

1003 
ušt32_t
 
¶lmul
 = 0, 
¶ldiv
 = 0, 
¶lsourû
 = 0, 
msœªge
 = 0;

1004 
ušt32_t
 
sysþockäeq
 = 0;

1009 
msœªge
 = (
RCC
->
ICSCR
 & 
RCC_ICSCR_MSIRANGE
) >> 13;

1011 
RCC
->
CFGR
 & 
RCC_CFGR_SWS
)

1013 
RCC_CFGR_SWS_MSI
:

1015 
sysþockäeq
 = (32768 * (1 << (
msœªge
 + 1)));

1018 
RCC_SYSCLKSOURCE_STATUS_HSI
:

1020 ià((
RCC
->
CR
 & 
RCC_CR_HSIDIVF
) != 0)

1022 
sysþockäeq
 = (
HSI_VALUE
 >> 2);

1026 
sysþockäeq
 = 
HSI_VALUE
;

1030 
RCC_SYSCLKSOURCE_STATUS_HSE
:

1032 
sysþockäeq
 = 
HSE_VALUE
;

1035 
RCC_SYSCLKSOURCE_STATUS_PLLCLK
:

1038 
¶lmul
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLMUL
;

1039 
¶ldiv
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLDIV
;

1040 
¶lmul
 = 
PLLMulTabË
[(pllmul >> 18)];

1041 
¶ldiv
 = (plldiv >> 22) + 1;

1043 
¶lsourû
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLSRC
;

1045 ià(
¶lsourû
 =ð
RCC_CFGR_PLLSRC_HSI
)

1048 ià((
RCC
->
CR
 & 
RCC_CR_HSIDIVF
) != 0)

1050 
sysþockäeq
 = (((
HSI_VALUE
 >> 2è* 
¶lmul
è/ 
¶ldiv
);

1054 
sysþockäeq
 =((
HSI_VALUE
 * 
¶lmul
è/ 
¶ldiv
);

1060 
sysþockäeq
 = ((
HSE_VALUE
 * 
¶lmul
è/ 
¶ldiv
);

1066 
sysþockäeq
 = (32768 * (1 << (
msœªge
 + 1)));

1070  
sysþockäeq
;

1071 
	}
}

1082 
ušt32_t
 
	$HAL_RCC_G‘HCLKF»q
()

1084 
Sy¡emCÜeClock
 = 
	`HAL_RCC_G‘SysClockF»q
(è>> 
APBAHBP»scTabË
[((
RCC
->
CFGR
 & 
RCC_CFGR_HPRE
) >> 4)];

1086  (
Sy¡emCÜeClock
);

1088 
	}
}

1096 
ušt32_t
 
	$HAL_RCC_G‘PCLK1F»q
()

1099  ( 
	`HAL_RCC_G‘HCLKF»q
(è>> 
APBAHBP»scTabË
[((
RCC
->
CFGR
 & 
RCC_CFGR_PPRE1
) >> 8)]);

1101 
	}
}

1109 
ušt32_t
 
	$HAL_RCC_G‘PCLK2F»q
()

1112  ( 
	`HAL_RCC_G‘HCLKF»q
(è>> 
APBAHBP»scTabË
[((
RCC
->
CFGR
 & 
RCC_CFGR_PPRE2
) >> 11)]);

1114 
	}
}

1123 
	$HAL_RCC_G‘OscCÚfig
(
RCC_OscIn™Ty³Def
 *
RCC_OscIn™SŒuù
)

1126 
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
 = 
RCC_OSCILLATORTYPE_HSE
 | 
RCC_OSCILLATORTYPE_MSI
 | 
RCC_OSCILLATORTYPE_HSI
 | \

1127 
RCC_OSCILLATORTYPE_LSE
 | 
RCC_OSCILLATORTYPE_LSI
;

1128 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed (STM32L031xxè&& !defšed (STM32L041xxè&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1129 
RCC_OscIn™SŒuù
->
OscžÏtÜTy³
 |ð
RCC_OSCILLATORTYPE_HSI48
;

1133 if((
RCC
->
CR
 &
RCC_CR_HSEBYP
) == RCC_CR_HSEBYP)

1135 
RCC_OscIn™SŒuù
->
HSES‹
 = 
RCC_HSE_BYPASS
;

1137 if((
RCC
->
CR
 &
RCC_CR_HSEON
) == RCC_CR_HSEON)

1139 
RCC_OscIn™SŒuù
->
HSES‹
 = 
RCC_HSE_ON
;

1143 
RCC_OscIn™SŒuù
->
HSES‹
 = 
RCC_HSE_OFF
;

1147 if((
RCC
->
CR
 &
RCC_CR_MSION
) == RCC_CR_MSION)

1149 
RCC_OscIn™SŒuù
->
MSIS‹
 = 
RCC_MSI_ON
;

1153 
RCC_OscIn™SŒuù
->
MSIS‹
 = 
RCC_MSI_OFF
;

1156 
RCC_OscIn™SŒuù
->
MSIC®ib¿tiÚV®ue
 = (
ušt32_t
)((
RCC
->
CR
 &
RCC_ICSCR_MSITRIM
) >> 24);

1157 
RCC_OscIn™SŒuù
->
MSIClockRªge
 = (
ušt32_t
)((
RCC
->
ICSCR
 &
RCC_ICSCR_MSIRANGE
) >> 13);

1159 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

1161 if((
RCC
->
CRRCR
 &
RCC_CRRCR_HSI48ON
) == RCC_CRRCR_HSI48ON)

1163 
RCC_OscIn™SŒuù
->
HSI48S‹
 = 
RCC_HSI48_ON
;

1167 
RCC_OscIn™SŒuù
->
HSI48S‹
 = 
RCC_HSI48_OFF
;

1172 if((
RCC
->
CR
 &
RCC_CR_HSION
) == RCC_CR_HSION)

1174 
RCC_OscIn™SŒuù
->
HSIS‹
 = 
RCC_HSI_ON
;

1178 
RCC_OscIn™SŒuù
->
HSIS‹
 = 
RCC_HSI_OFF
;

1181 
RCC_OscIn™SŒuù
->
HSIC®ib¿tiÚV®ue
 = (
ušt32_t
)((
RCC
->
ICSCR
 &
RCC_ICSCR_HSITRIM
) >> 8);

1184 if((
RCC
->
CSR
 &
RCC_CSR_LSEBYP
) == RCC_CSR_LSEBYP)

1186 
RCC_OscIn™SŒuù
->
LSES‹
 = 
RCC_LSE_BYPASS
;

1188 if((
RCC
->
CSR
 &
RCC_CSR_LSEON
) == RCC_CSR_LSEON)

1190 
RCC_OscIn™SŒuù
->
LSES‹
 = 
RCC_LSE_ON
;

1194 
RCC_OscIn™SŒuù
->
LSES‹
 = 
RCC_LSE_OFF
;

1198 if((
RCC
->
CSR
 &
RCC_CSR_LSION
) == RCC_CSR_LSION)

1200 
RCC_OscIn™SŒuù
->
LSIS‹
 = 
RCC_LSI_ON
;

1204 
RCC_OscIn™SŒuù
->
LSIS‹
 = 
RCC_LSI_OFF
;

1208 if((
RCC
->
CR
 &
RCC_CR_PLLON
) == RCC_CR_PLLON)

1210 
RCC_OscIn™SŒuù
->
PLL
.
PLLS‹
 = 
RCC_PLL_ON
;

1214 
RCC_OscIn™SŒuù
->
PLL
.
PLLS‹
 = 
RCC_PLL_OFF
;

1216 
RCC_OscIn™SŒuù
->
PLL
.
PLLSourû
 = (
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_PLLSRC
);

1217 
RCC_OscIn™SŒuù
->
PLL
.
PLLMUL
 = (
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_PLLMUL
) >> 18;

1218 
RCC_OscIn™SŒuù
->
PLL
.
PLLDIV
 = (
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_PLLDIV
) >> 22;

1220 
	}
}

1230 
	$HAL_RCC_G‘ClockCÚfig
(
RCC_ClkIn™Ty³Def
 *
RCC_ClkIn™SŒuù
, 
ušt32_t
 *
pFL©’cy
)

1233 
RCC_ClkIn™SŒuù
->
ClockTy³
 = 
RCC_CLOCKTYPE_SYSCLK
 | 
RCC_CLOCKTYPE_HCLK
 | 
RCC_CLOCKTYPE_PCLK1
 | 
RCC_CLOCKTYPE_PCLK2
;

1236 
RCC_ClkIn™SŒuù
->
SYSCLKSourû
 = (
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_SW
);

1239 
RCC_ClkIn™SŒuù
->
AHBCLKDivid”
 = (
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_HPRE
);

1242 
RCC_ClkIn™SŒuù
->
APB1CLKDivid”
 = (
ušt32_t
)(
RCC
->
CFGR
 & 
RCC_CFGR_PPRE1
);

1245 
RCC_ClkIn™SŒuù
->
APB2CLKDivid”
 = (
ušt32_t
)((
RCC
->
CFGR
 & 
RCC_CFGR_PPRE2
) >> 3);

1248 *
pFL©’cy
 = (
ušt32_t
)(
FLASH
->
ACR
 & 
FLASH_ACR_LATENCY
);

1249 
	}
}

1251 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
)

1257 
	$HAL_RCC_NMI_IRQHªdËr
()

1260 if(
	`__HAL_RCC_GET_IT
(
RCC_IT_CSSHSE
))

1263 
	`HAL_RCC_CSSC®lback
();

1266 
	`__HAL_RCC_CLEAR_IT
(
RCC_IT_CSSHSE
);

1268 
	}
}

1274 
__w—k
 
	$HAL_RCC_CSSC®lback
()

1279 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_rcc_ex.c

91 
	~"¡m32l0xx_h®.h
"

97 #ifdeà
HAL_RCC_MODULE_ENABLED


108 
	#CRS_CFGR_FELIM_BITNUMBER
 16

	)

109 
	#CRS_CR_TRIM_BITNUMBER
 8

	)

110 
	#CRS_ISR_FECAP_BITNUMBER
 16

	)

112 #ià
defšed
(
USB
)

113 cÚ¡ 
ušt8_t
 
PLLMulTabË
[];

152 
	$HAL_RCC_DeIn™
()

154 
__IO
 
ušt32_t
 
tm´eg
;

157 
	`SET_BIT
(
RCC
->
CR
, 
RCC_CR_MSION
);

159 #ià
	`defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
) || \

160 
	`defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
) || \

161 
	`defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
) || \

162 
	`defšed
(
STM32L031xx
è|| defšed(
STM32L041xx
)

164 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSION
| 
RCC_CR_HSIKERON
| 
RCC_CR_HSIDIVEN
 | 
RCC_CR_HSIOUTEN
 | \

165 
RCC_CR_HSEON
 | 
RCC_CR_CSSHSEON
 | 
RCC_CR_PLLON
);

166 #–ià
	`defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
)

167 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSION
| 
RCC_CR_HSIKERON
| 
RCC_CR_HSIDIVEN
 | 
RCC_CR_HSIOUTEN
 | \

168 
RCC_CR_HSEON
 | 
RCC_CR_PLLON
);

170 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSION
| 
RCC_CR_HSIKERON
| 
RCC_CR_HSIDIVEN
 | \

171 
RCC_CR_HSEON
 | 
RCC_CR_CSSHSEON
 | 
RCC_CR_PLLON
);

175 
tm´eg
 = 
	`READ_BIT
(
RCC
->
CR
, 
RCC_CR_HSEON
); \

176 
	`UNUSED
(
tm´eg
);

179 
	`CLEAR_BIT
(
RCC
->
CR
, 
RCC_CR_HSEBYP
);

182 
	`CLEAR_REG
(
RCC
->
CFGR
);

185 
	`CLEAR_REG
(
RCC
->
CIER
);

186 
	}
}

199 
HAL_StusTy³Def
 
	$HAL_RCCEx_P”hCLKCÚfig
(
RCC_P”hCLKIn™Ty³Def
 *
P”hClkIn™
)

201 
ušt32_t
 
tick¡¬t
 = 0;

202 
ušt32_t
 
tm´eg
 = 0;

205 
	`as£¹_·¿m
(
	`IS_RCC_PERIPHCLOCK
(
P”hClkIn™
->
P”hClockS–eùiÚ
));

208 if((((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_RTC
) == RCC_PERIPHCLK_RTC)

209 #ià
	`defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

210 || (((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_LCD
) == RCC_PERIPHCLK_LCD)

215 ifÐ((
RCC
->
CR
 & 
RCC_CR_RTCPRE
è!ð(
P”hClkIn™
->
RTCClockS–eùiÚ
 & RCC_CR_RTCPRE))

216 #ià
	`defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

217 || ((
RCC
->
CR
 & 
RCC_CR_RTCPRE
è!ð(
P”hClkIn™
->
LCDClockS–eùiÚ
 & RCC_CR_RTCPRE))

221 ià(((
P”hClkIn™
->
RTCClockS–eùiÚ
 & 
RCC_CSR_RTCSEL
è=ð
RCC_CSR_RTCSEL_HSE
è&& 
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSERDY
))

224  
HAL_ERROR
;

229 
	`__HAL_RCC_PWR_CLK_ENABLE
();

232 
	`SET_BIT
(
PWR
->
CR
, 
PWR_CR_DBP
);

235 
tick¡¬t
 = 
	`HAL_G‘Tick
();

237 (
PWR
->
CR
 & 
PWR_CR_DBP
è=ð
RESET
)

239 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_DBP_TIMEOUT_VALUE
)

241  
HAL_TIMEOUT
;

246 ifÐ((
RCC
->
CSR
 & 
RCC_CSR_RTCSEL
è!ð(
P”hClkIn™
->
RTCClockS–eùiÚ
 & RCC_CSR_RTCSEL))

247 #ià
	`defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

248 || ((
RCC
->
CSR
 & 
RCC_CSR_RTCSEL
è!ð(
P”hClkIn™
->
LCDClockS–eùiÚ
 & RCC_CSR_RTCSEL))

253 
tm´eg
 = (
RCC
->
CSR
 & ~(
RCC_CSR_RTCSEL
));

255 
	`__HAL_RCC_BACKUPRESET_FORCE
();

256 
	`__HAL_RCC_BACKUPRESET_RELEASE
();

258 
RCC
->
CSR
 = 
tm´eg
;

261 ià(
	`HAL_IS_BIT_SET
(
tm´eg
, 
RCC_CSR_LSERDY
))

264 
tick¡¬t
 = 
	`HAL_G‘Tick
();

267 
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_LSERDY
è=ð
RESET
)

269 if((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > 
RCC_LSE_TIMEOUT_VALUE
)

271  
HAL_TIMEOUT
;

277 
	`__HAL_RCC_RTC_CONFIG
(
P”hClkIn™
->
RTCClockS–eùiÚ
);

282 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
)

284 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_USART1
) == RCC_PERIPHCLK_USART1)

287 
	`as£¹_·¿m
(
	`IS_RCC_USART1CLKSOURCE
(
P”hClkIn™
->
U§¹1ClockS–eùiÚ
));

290 
	`__HAL_RCC_USART1_CONFIG
(
P”hClkIn™
->
U§¹1ClockS–eùiÚ
);

295 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_USART2
) == RCC_PERIPHCLK_USART2)

298 
	`as£¹_·¿m
(
	`IS_RCC_USART2CLKSOURCE
(
P”hClkIn™
->
U§¹2ClockS–eùiÚ
));

301 
	`__HAL_RCC_USART2_CONFIG
(
P”hClkIn™
->
U§¹2ClockS–eùiÚ
);

305 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_LPUART1
) == RCC_PERIPHCLK_LPUART1)

308 
	`as£¹_·¿m
(
	`IS_RCC_LPUART1CLKSOURCE
(
P”hClkIn™
->
Lpu¬t1ClockS–eùiÚ
));

311 
	`__HAL_RCC_LPUART1_CONFIG
(
P”hClkIn™
->
Lpu¬t1ClockS–eùiÚ
);

315 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_I2C1
) == RCC_PERIPHCLK_I2C1)

318 
	`as£¹_·¿m
(
	`IS_RCC_I2C1CLKSOURCE
(
P”hClkIn™
->
I2c1ClockS–eùiÚ
));

321 
	`__HAL_RCC_I2C1_CONFIG
(
P”hClkIn™
->
I2c1ClockS–eùiÚ
);

324 #ià
	`defšed
 (
STM32L071xx
è|| (
STM32L072xx
è|| defšed(
STM32L073xx
) || \

325 
	`defšed
(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

327 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_I2C3
) == RCC_PERIPHCLK_I2C3)

330 
	`as£¹_·¿m
(
	`IS_RCC_I2C3CLKSOURCE
(
P”hClkIn™
->
I2c3ClockS–eùiÚ
));

333 
	`__HAL_RCC_I2C3_CONFIG
(
P”hClkIn™
->
I2c3ClockS–eùiÚ
);

337 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed (STM32L031xxè&& !defšed (STM32L041xxè&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

339 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_USB
) == (RCC_PERIPHCLK_USB))

341 
	`as£¹_·¿m
(
	`IS_RCC_USBCLKSOURCE
(
P”hClkIn™
->
UsbClockS–eùiÚ
));

342 
	`__HAL_RCC_USB_CONFIG
(
P”hClkIn™
->
UsbClockS–eùiÚ
);

347 if(((
P”hClkIn™
->
P”hClockS–eùiÚ
è& 
RCC_PERIPHCLK_LPTIM1
) == (RCC_PERIPHCLK_LPTIM1))

349 
	`as£¹_·¿m
(
	`IS_RCC_LPTIMCLK
(
P”hClkIn™
->
L±imClockS–eùiÚ
));

350 
	`__HAL_RCC_LPTIM1_CONFIG
(
P”hClkIn™
->
L±imClockS–eùiÚ
);

352  
HAL_OK
;

353 
	}
}

364 
	$HAL_RCCEx_G‘P”hCLKCÚfig
(
RCC_P”hCLKIn™Ty³Def
 *
P”hClkIn™
)

368 #ià
	`defšed
(
STM32L011xx
è|| defšed(
STM32L021xx
è|| defšed(
STM32L031xx
è|| defšed(
STM32L041xx
)

369 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | 
RCC_PERIPHCLK_I2C1
 | \

370 
RCC_PERIPHCLK_RTC
 | 
RCC_PERIPHCLK_LPTIM1
;

372 #ià
	`defšed
(
STM32L052xx
è|| defšed(
STM32L062xx
)

373 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

374 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_RTC
 | 
RCC_PERIPHCLK_USB
 | \

375 
RCC_PERIPHCLK_LPTIM1
 ;

377 #ià 
	`defšed
(
STM32L053xx
è|| defšed(
STM32L063xx
)

378 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

379 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_RTC
 | 
RCC_PERIPHCLK_USB
 | \

380 
RCC_PERIPHCLK_LPTIM1
 | 
RCC_PERIPHCLK_LCD
;

382 #ià
	`defšed
(
STM32L072xx
è|| defšed(
STM32L082xx
)

383 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

384 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C3
 | 
RCC_PERIPHCLK_RTC
 | \

385 
RCC_PERIPHCLK_USB
 | 
RCC_PERIPHCLK_LPTIM1
 ;

387 #ià
	`defšed
(
STM32L073xx
è|| defšed(
STM32L083xx
)

388 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

389 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C3
 | 
RCC_PERIPHCLK_RTC
 | \

390 
RCC_PERIPHCLK_USB
 | 
RCC_PERIPHCLK_LPTIM1
 | 
RCC_PERIPHCLK_LCD
;

393 #ià
	`defšed
(
STM32L051xx
è|| defšed(
STM32L061xx
)

394 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

395 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_RTC
 | 
RCC_PERIPHCLK_LPTIM1
;

397 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L081xx
)

398 
P”hClkIn™
->
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
 | 
RCC_PERIPHCLK_USART2
 | 
RCC_PERIPHCLK_LPUART1
 | \

399 
RCC_PERIPHCLK_I2C1
 | 
RCC_PERIPHCLK_I2C3
 | 
RCC_PERIPHCLK_RTC
 | \

400 
RCC_PERIPHCLK_LPTIM1
;

403 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
)

405 
P”hClkIn™
->
U§¹1ClockS–eùiÚ
 = 
	`__HAL_RCC_GET_USART1_SOURCE
();

408 
P”hClkIn™
->
U§¹2ClockS–eùiÚ
 = 
	`__HAL_RCC_GET_USART2_SOURCE
();

410 
P”hClkIn™
->
Lpu¬t1ClockS–eùiÚ
 = 
	`__HAL_RCC_GET_LPUART1_SOURCE
();

412 
P”hClkIn™
->
I2c1ClockS–eùiÚ
 = 
	`__HAL_RCC_GET_I2C1_SOURCE
();

413 #ià
	`defšed
(
STM32L071xx
è|| defšed(
STM32L072xx
è|| defšed(
STM32L073xx
) || \

414 
	`defšed
(
STM32L081xx
è|| defšed(
STM32L082xx
è|| defšed(
STM32L083xx
)

416 
P”hClkIn™
->
I2c3ClockS–eùiÚ
 = 
	`__HAL_RCC_GET_I2C3_SOURCE
();

419 
P”hClkIn™
->
L±imClockS–eùiÚ
 = 
	`__HAL_RCC_GET_LPTIM1_SOURCE
();

421 
P”hClkIn™
->
RTCClockS–eùiÚ
 = 
	`__HAL_RCC_GET_RTC_SOURCE
();

422 #ià
	`defšed
 (
STM32L053xx
è|| defšed(
STM32L063xx
è|| defšed(
STM32L073xx
è|| defšed(
STM32L083xx
)

423 
P”hClkIn™
->
LCDClockS–eùiÚ
 = P”hClkIn™->
RTCClockS–eùiÚ
;

426 #ià!
	`defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

428 
P”hClkIn™
->
UsbClockS–eùiÚ
 = 
	`__HAL_RCC_GET_USB_SOURCE
();

430 
	}
}

449 
ušt32_t
 
	$HAL_RCCEx_G‘P”hCLKF»q
(
ušt32_t
 
P”hClk
)

451 
ušt32_t
 
¤cþk
 = 0, 
þk´ediv
 = 0, 
äequ’cy
 = 0;

452 #ià
	`defšed
(
USB
)

453 
ušt32_t
 
¶lmul
 = 0, 
¶ldiv
 = 0, 
¶lvco
 = 0;

457 
	`as£¹_·¿m
(
	`IS_RCC_PERIPHCLOCK
(
P”hClk
));

459 
P”hClk
)

461 
RCC_PERIPHCLK_RTC
:

464 
¤cþk
 = 
	`__HAL_RCC_GET_RTC_SOURCE
();

467 ià((
¤cþk
 =ð
RCC_RTCCLKSOURCE_LSE
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSERDY
)))

469 
äequ’cy
 = 
LSE_VALUE
;

472 ià((
¤cþk
 =ð
RCC_RTCCLKSOURCE_LSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSIRDY
)))

474 
äequ’cy
 = 
LSI_VALUE
;

477 ià((
¤cþk
 =ð
RCC_RTCCLKSOURCE_HSE_DIVX
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSERDY
)))

480 
þk´ediv
=
	`__HAL_RCC_GET_RTC_HSE_PRESCALER
();

482 
þk´ediv
)

484 
RCC_RTC_HSE_DIV_16
:

486 
äequ’cy
 = 
HSE_VALUE
 / 16;

489 
RCC_RTC_HSE_DIV_8
:

491 
äequ’cy
 = 
HSE_VALUE
 / 8;

494 
RCC_RTC_HSE_DIV_4
:

496 
äequ’cy
 = 
HSE_VALUE
 / 4;

501 
äequ’cy
 = 
HSE_VALUE
 / 2;

509 
äequ’cy
 = 0;

514 #ià
	`defšed
(
LCD
)

516 
RCC_PERIPHCLK_LCD
:

519 
¤cþk
 = 
	`__HAL_RCC_GET_LCD_SOURCE
();

522 ià((
¤cþk
 =ð
RCC_RTCCLKSOURCE_LSE
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSERDY
)))

524 
äequ’cy
 = 
LSE_VALUE
;

527 ià((
¤cþk
 =ð
RCC_RTCCLKSOURCE_LSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSIRDY
)))

529 
äequ’cy
 = 
LSI_VALUE
;

532 ià((
¤cþk
 =ð
RCC_RTCCLKSOURCE_HSE_DIVX
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSERDY
)))

535 
þk´ediv
=
	`__HAL_RCC_GET_RTC_HSE_PRESCALER
();

537 
þk´ediv
)

539 
RCC_RTC_HSE_DIV_16
:

541 
äequ’cy
 = 
HSE_VALUE
 / 16;

544 
RCC_RTC_HSE_DIV_8
:

546 
äequ’cy
 = 
HSE_VALUE
 / 8;

549 
RCC_RTC_HSE_DIV_4
:

551 
äequ’cy
 = 
HSE_VALUE
 / 4;

556 
äequ’cy
 = 
HSE_VALUE
 / 2;

564 
äequ’cy
 = 0;

570 #ià
	`defšed
(
USB
)

571 
RCC_PERIPHCLK_USB
:

574 
¤cþk
 = 
	`__HAL_RCC_GET_USB_SOURCE
();

576 if((
¤cþk
 =ð
RCC_USBCLKSOURCE_PLL
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_PLLRDY
)))

579 
¶lmul
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLMUL
;

580 
¶ldiv
 = 
RCC
->
CFGR
 & 
RCC_CFGR_PLLDIV
;

581 
¶lmul
 = 
PLLMulTabË
[(pllmul >> 18)];

582 
¶ldiv
 = (plldiv >> 22) + 1;

585 if(
	`__HAL_RCC_GET_PLL_OSCSOURCE
(è=ð
RCC_PLLSOURCE_HSI
)

587 ià(
	`READ_BIT
(
RCC
->
CR
, 
RCC_CR_HSIDIVF
) != 0)

589 
¶lvco
 = (
HSI_VALUE
 >> 2);

593 
¶lvco
 = 
HSI_VALUE
;

598 
¶lvco
 = 
HSE_VALUE
;

601 
¶lvco
 = (¶lvcØ* 
¶lmul
);

602 
äequ’cy
 = (
¶lvco
/ 
¶ldiv
);

605 if((
¤cþk
 =ð
RCC_USBCLKSOURCE_HSI48
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CRRCR
, 
RCC_CRRCR_HSI48RDY
)))

607 
äequ’cy
 = 
HSI48_VALUE
;

611 
äequ’cy
 = 0;

616 #ià
	`defšed
(
USART1
)

617 
RCC_PERIPHCLK_USART1
:

620 
¤cþk
 = 
	`__HAL_RCC_GET_USART1_SOURCE
();

623 ià(
¤cþk
 =ð
RCC_USART1CLKSOURCE_PCLK2
)

625 
äequ’cy
 = 
	`HAL_RCC_G‘PCLK2F»q
();

628 ià((
¤cþk
 =ð
RCC_USART1CLKSOURCE_HSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSIRDY
)))

630 
äequ’cy
 = 
HSI_VALUE
;

633 ià(
¤cþk
 =ð
RCC_USART1CLKSOURCE_SYSCLK
)

635 
äequ’cy
 = 
	`HAL_RCC_G‘SysClockF»q
();

638 ià((
¤cþk
 =ð
RCC_USART1CLKSOURCE_LSE
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSERDY
)))

640 
äequ’cy
 = 
LSE_VALUE
;

645 
äequ’cy
 = 0;

650 
RCC_PERIPHCLK_USART2
:

653 
¤cþk
 = 
	`__HAL_RCC_GET_USART2_SOURCE
();

656 ià(
¤cþk
 =ð
RCC_USART2CLKSOURCE_PCLK1
)

658 
äequ’cy
 = 
	`HAL_RCC_G‘PCLK1F»q
();

661 ià((
¤cþk
 =ð
RCC_USART2CLKSOURCE_HSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSIRDY
)))

663 
äequ’cy
 = 
HSI_VALUE
;

666 ià(
¤cþk
 =ð
RCC_USART2CLKSOURCE_SYSCLK
)

668 
äequ’cy
 = 
	`HAL_RCC_G‘SysClockF»q
();

671 ià((
¤cþk
 =ð
RCC_USART2CLKSOURCE_LSE
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSERDY
)))

673 
äequ’cy
 = 
LSE_VALUE
;

678 
äequ’cy
 = 0;

682 
RCC_PERIPHCLK_LPUART1
:

685 
¤cþk
 = 
	`__HAL_RCC_GET_LPUART1_SOURCE
();

688 ià(
¤cþk
 =ð
RCC_LPUART1CLKSOURCE_PCLK1
)

690 
äequ’cy
 = 
	`HAL_RCC_G‘PCLK1F»q
();

693 ià((
¤cþk
 =ð
RCC_LPUART1CLKSOURCE_HSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSIRDY
)))

695 
äequ’cy
 = 
HSI_VALUE
;

698 ià(
¤cþk
 =ð
RCC_LPUART1CLKSOURCE_SYSCLK
)

700 
äequ’cy
 = 
	`HAL_RCC_G‘SysClockF»q
();

703 ià((
¤cþk
 =ð
RCC_LPUART1CLKSOURCE_LSE
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CSR
, 
RCC_CSR_LSERDY
)))

705 
äequ’cy
 = 
LSE_VALUE
;

710 
äequ’cy
 = 0;

714 
RCC_PERIPHCLK_I2C1
:

717 
¤cþk
 = 
	`__HAL_RCC_GET_I2C1_SOURCE
();

720 ià(
¤cþk
 =ð
RCC_I2C1CLKSOURCE_PCLK1
)

722 
äequ’cy
 = 
	`HAL_RCC_G‘PCLK1F»q
();

725 ià((
¤cþk
 =ð
RCC_I2C1CLKSOURCE_HSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSIRDY
)))

727 
äequ’cy
 = 
HSI_VALUE
;

730 ià(
¤cþk
 =ð
RCC_I2C1CLKSOURCE_SYSCLK
)

732 
äequ’cy
 = 
	`HAL_RCC_G‘SysClockF»q
();

737 
äequ’cy
 = 0;

741 #ià
	`defšed
(
I2C2
)

742 
RCC_PERIPHCLK_I2C2
:

746 ià(
	`READ_BIT
(
RCC
->
APB1ENR
, (
RCC_APB1ENR_I2C2EN
))==RCC_APB1ENR_I2C2EN)

748 
äequ’cy
 = 
	`HAL_RCC_G‘PCLK1F»q
();

752 
äequ’cy
 = 0;

758 #ià
	`defšed
(
I2C3
)

759 
RCC_PERIPHCLK_I2C3
:

762 
¤cþk
 = 
	`__HAL_RCC_GET_I2C3_SOURCE
();

765 ià(
¤cþk
 =ð
RCC_I2C3CLKSOURCE_PCLK1
)

767 
äequ’cy
 = 
	`HAL_RCC_G‘PCLK1F»q
();

770 ià((
¤cþk
 =ð
RCC_I2C3CLKSOURCE_HSI
è&& (
	`HAL_IS_BIT_SET
(
RCC
->
CR
, 
RCC_CR_HSIRDY
)))

772 
äequ’cy
 = 
HSI_VALUE
;

775 ià(
¤cþk
 =ð
RCC_I2C3CLKSOURCE_SYSCLK
)

777 
äequ’cy
 = 
	`HAL_RCC_G‘SysClockF»q
();

782 
äequ’cy
 = 0;

788 (
äequ’cy
);

789 
	}
}

795 
	$HAL_RCCEx_EÇbËLSECSS
()

797 
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSECSSON
) ;

798 
	}
}

804 
	$HAL_RCCEx_Di§bËLSECSS
()

807 
	`CLEAR_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSECSSON
) ;

810 
	`__HAL_RCC_DISABLE_IT
(
RCC_IT_CSSLSE
);

811 
	}
}

818 
	$HAL_RCCEx_EÇbËLSECSS_IT
()

821 
	`SET_BIT
(
RCC
->
CSR
, 
RCC_CSR_LSECSSON
) ;

824 
	`__HAL_RCC_ENABLE_IT
(
RCC_IT_CSSLSE
);

827 
	`__HAL_RCC_LSECSS_EXTI_ENABLE_IT
();

828 
	`__HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE
();

829 
	}
}

835 
	$HAL_RCCEx_LSECSS_IRQHªdËr
()

838 if(
	`__HAL_RCC_GET_IT
(
RCC_IT_CSSLSE
))

841 
	`HAL_RCCEx_LSECSS_C®lback
();

844 
	`__HAL_RCC_CLEAR_IT
(
RCC_IT_CSSLSE
);

846 
	}
}

852 
__w—k
 
	$HAL_RCCEx_LSECSS_C®lback
()

857 
	}
}

859 #ià!
defšed
 (
STM32L011xx
è&& !defšed (
STM32L021xx
è&& !defšed (
STM32L031xx
è&& !defšed (
STM32L041xx
è&& !defšed(
STM32L051xx
è&& !defšed(
STM32L061xx
è&& !defšed(
STM32L071xx
è&& !defšed(
STM32L081xx
)

866 
	$HAL_RCCEx_CRSCÚfig
(
RCC_CRSIn™Ty³Def
 *
pIn™
)

869 
	`as£¹_·¿m
(
	`IS_RCC_CRS_SYNC_DIV
(
pIn™
->
P»sÿËr
));

870 
	`as£¹_·¿m
(
	`IS_RCC_CRS_SYNC_SOURCE
(
pIn™
->
Sourû
));

871 
	`as£¹_·¿m
(
	`IS_RCC_CRS_SYNC_POLARITY
(
pIn™
->
PÞ¬™y
));

872 
	`as£¹_·¿m
(
	`IS_RCC_CRS_RELOADVALUE
(
pIn™
->
R–ßdV®ue
));

873 
	`as£¹_·¿m
(
	`IS_RCC_CRS_ERRORLIMIT
(
pIn™
->
E¼ÜLim™V®ue
));

874 
	`as£¹_·¿m
(
	`IS_RCC_CRS_HSI48CALIBRATION
(
pIn™
->
HSI48C®ib¿tiÚV®ue
));

880 
	`__HAL_RCC_CRS_FORCE_RESET
();

881 
	`__HAL_RCC_CRS_RELEASE_RESET
();

885 
CRS
->
CFGR
 &ð~(
CRS_CFGR_SYNCDIV
 | 
CRS_CFGR_SYNCSRC
 | 
CRS_CFGR_SYNCPOL
);

888 
CRS
->
CFGR
 |ð
pIn™
->
P»sÿËr
;

891 
CRS
->
CFGR
 |ð
pIn™
->
Sourû
;

894 
CRS
->
CFGR
 |ð
pIn™
->
PÞ¬™y
;

898 
CRS
->
CFGR
 &ð~(
CRS_CFGR_RELOAD
 | 
CRS_CFGR_FELIM
);

901 
CRS
->
CFGR
 |ð
pIn™
->
R–ßdV®ue
;

904 
CRS
->
CFGR
 |ð(
pIn™
->
E¼ÜLim™V®ue
 << 
CRS_CFGR_FELIM_BITNUMBER
);

908 
CRS
->
CR
 &ð~
CRS_CR_TRIM
;

911 
CRS
->
CR
 |ð(
pIn™
->
HSI48C®ib¿tiÚV®ue
 << 
CRS_CR_TRIM_BITNUMBER
);

917 
	`__HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE
();

920 
	`__HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE
();

922 
	}
}

928 
	$HAL_RCCEx_CRSSoáw¬eSynchrÚiz©iÚG’”©e
()

930 
CRS
->
CR
 |ð
CRS_CR_SWSYNC
;

931 
	}
}

939 
	$HAL_RCCEx_CRSG‘SynchrÚiz©iÚInfo
(
RCC_CRSSynchroInfoTy³Def
 *
pSynchroInfo
)

942 
	`as£¹_·¿m
(
pSynchroInfo
 !ð
NULL
);

945 
pSynchroInfo
->
R–ßdV®ue
 = (
ušt32_t
)(
CRS
->
CFGR
 & 
CRS_CFGR_RELOAD
);

948 
pSynchroInfo
->
HSI48C®ib¿tiÚV®ue
 = (
ušt32_t
)((
CRS
->
CR
 & 
CRS_CR_TRIM
è>> 
CRS_CR_TRIM_BITNUMBER
);

951 
pSynchroInfo
->
F»qE¼ÜC­tu»
 = (
ušt32_t
)((
CRS
->
ISR
 & 
CRS_ISR_FECAP
è>> 
CRS_ISR_FECAP_BITNUMBER
);

954 
pSynchroInfo
->
F»qE¼ÜDœeùiÚ
 = (
ušt32_t
)(
CRS
->
ISR
 & 
CRS_ISR_FEDIR
);

957 
	}
}

974 
ušt32_t
 
	$HAL_RCCEx_CRSWa™SynchrÚiz©iÚ
(
ušt32_t
 
Timeout
)

976 
ušt32_t
 
üs¡©us
 = 
RCC_CRS_NONE
;

977 
ušt32_t
 
tick¡¬t
 = 0;

980 
tick¡¬t
 = 
	`HAL_G‘Tick
();

983 
RCC_CRS_NONE
 =ð
üs¡©us
)

985 if(
Timeout
 !ð
HAL_MAX_DELAY
)

987 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

989 
üs¡©us
 = 
RCC_CRS_TIMEOUT
;

993 if(
	`__HAL_RCC_CRS_GET_FLAG
(
RCC_CRS_FLAG_SYNCOK
))

996 
üs¡©us
 |ð
RCC_CRS_SYNCOK
;

999 
	`__HAL_RCC_CRS_CLEAR_FLAG
(
RCC_CRS_FLAG_SYNCOK
);

1003 if(
	`__HAL_RCC_CRS_GET_FLAG
(
RCC_CRS_FLAG_SYNCWARN
))

1006 
üs¡©us
 |ð
RCC_CRS_SYNCWARM
;

1009 
	`__HAL_RCC_CRS_CLEAR_FLAG
(
RCC_CRS_FLAG_SYNCWARN
);

1013 if(
	`__HAL_RCC_CRS_GET_FLAG
(
RCC_CRS_FLAG_TRIMOVF
))

1016 
üs¡©us
 |ð
RCC_CRS_TRIMOV
;

1019 
	`__HAL_RCC_CRS_CLEAR_FLAG
(
RCC_CRS_FLAG_TRIMOVF
);

1023 if(
	`__HAL_RCC_CRS_GET_FLAG
(
RCC_CRS_FLAG_SYNCERR
))

1026 
üs¡©us
 |ð
RCC_CRS_SYNCERR
;

1029 
	`__HAL_RCC_CRS_CLEAR_FLAG
(
RCC_CRS_FLAG_SYNCERR
);

1033 if(
	`__HAL_RCC_CRS_GET_FLAG
(
RCC_CRS_FLAG_SYNCMISS
))

1036 
üs¡©us
 |ð
RCC_CRS_SYNCMISS
;

1039 
	`__HAL_RCC_CRS_CLEAR_FLAG
(
RCC_CRS_FLAG_SYNCMISS
);

1043 if(
	`__HAL_RCC_CRS_GET_FLAG
(
RCC_CRS_FLAG_ESYNC
))

1046 
	`__HAL_RCC_CRS_CLEAR_FLAG
(
RCC_CRS_FLAG_ESYNC
);

1050  
üs¡©us
;

1051 
	}
}

1057 
	$HAL_RCCEx_EÇbËHSI48_VREFINT
()

1061 
	`SET_BIT
 (
SYSCFG
->
CFGR3
, (
SYSCFG_CFGR3_ENREF_HSI48
 | 
SYSCFG_CFGR3_EN_VREFINT
));

1062 
	}
}

1069 
	$HAL_RCCEx_Di§bËHSI48_VREFINT
()

1073 
	`CLEAR_BIT
(
SYSCFG
->
CFGR3
, (
SYSCFG_CFGR3_ENREF_HSI48
 | 
SYSCFG_CFGR3_EN_VREFINT
));

1074 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_spi.c

149 
	~"¡m32l0xx_h®.h
"

155 #ifdeà
HAL_SPI_MODULE_ENABLED


167 
	#SPI_TIMEOUT_VALUE
 10

	)

173 
SPI_TxClo£IRQHªdËr
(
SPI_HªdËTy³Def
 *
h¥i
);

174 
SPI_TxISR
(
SPI_HªdËTy³Def
 *
h¥i
);

175 
SPI_RxClo£IRQHªdËr
(
SPI_HªdËTy³Def
 *
h¥i
);

176 
SPI_2LšesRxISR
(
SPI_HªdËTy³Def
 *
h¥i
);

177 
SPI_RxISR
(
SPI_HªdËTy³Def
 *
h¥i
);

178 
SPI_DMAT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

179 
SPI_DMAReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

180 
SPI_DMAT¿nsm™ReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

181 
SPI_DMAH®fT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

182 
SPI_DMAH®fReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

183 
SPI_DMAH®fT¿nsm™ReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

184 
SPI_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
);

185 
HAL_StusTy³Def
 
SPI_Wa™OnFÏgUÁžTimeout
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt32_t
 
FÏg
, 
FÏgStus
 
Stus
, ušt32_ˆ
Timeout
);

236 
HAL_StusTy³Def
 
	$HAL_SPI_In™
(
SPI_HªdËTy³Def
 *
h¥i
)

239 if(
h¥i
 =ð
NULL
)

241  
HAL_ERROR
;

245 
	`as£¹_·¿m
(
	`IS_SPI_ALL_INSTANCE
(
h¥i
->
In¡ªû
));

246 
	`as£¹_·¿m
(
	`IS_SPI_MODE
(
h¥i
->
In™
.
Mode
));

247 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_MODE
(
h¥i
->
In™
.
DœeùiÚ
));

248 
	`as£¹_·¿m
(
	`IS_SPI_DATASIZE
(
h¥i
->
In™
.
D©aSize
));

249 
	`as£¹_·¿m
(
	`IS_SPI_CPOL
(
h¥i
->
In™
.
CLKPÞ¬™y
));

250 
	`as£¹_·¿m
(
	`IS_SPI_CPHA
(
h¥i
->
In™
.
CLKPha£
));

251 
	`as£¹_·¿m
(
	`IS_SPI_NSS
(
h¥i
->
In™
.
NSS
));

252 
	`as£¹_·¿m
(
	`IS_SPI_BAUDRATE_PRESCALER
(
h¥i
->
In™
.
BaudR©eP»sÿËr
));

253 
	`as£¹_·¿m
(
	`IS_SPI_FIRST_BIT
(
h¥i
->
In™
.
Fœ¡B™
));

254 
	`as£¹_·¿m
(
	`IS_SPI_TIMODE
(
h¥i
->
In™
.
TIMode
));

255 
	`as£¹_·¿m
(
	`IS_SPI_CRC_CALCULATION
(
h¥i
->
In™
.
CRCC®cuÏtiÚ
));

256 
	`as£¹_·¿m
(
	`IS_SPI_CRC_POLYNOMIAL
(
h¥i
->
In™
.
CRCPÞynomŸl
));

258 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_RESET
)

261 
h¥i
->
Lock
 = 
HAL_UNLOCKED
;

264 
	`HAL_SPI_M¥In™
(
h¥i
);

267 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY
;

270 
	`__HAL_SPI_DISABLE
(
h¥i
);

275 
	`WRITE_REG
(
h¥i
->
In¡ªû
->
CR1
, (h¥i->
In™
.
Mode
 | h¥i->In™.
DœeùiÚ
 | h¥i->In™.
D©aSize
 |

276 
h¥i
->
In™
.
CLKPÞ¬™y
 | h¥i->In™.
CLKPha£
 | (h¥i->In™.
NSS
 & 
SPI_CR1_SSM
) |

277 
h¥i
->
In™
.
BaudR©eP»sÿËr
 | h¥i->In™.
Fœ¡B™
 | h¥i->In™.
CRCC®cuÏtiÚ
) );

280 
	`WRITE_REG
(
h¥i
->
In¡ªû
->
CR2
, (((h¥i->
In™
.
NSS
 >> 16è& 
SPI_CR2_SSOE
è| h¥i->In™.
TIMode
));

284 
	`WRITE_REG
(
h¥i
->
In¡ªû
->
CRCPR
, h¥i->
In™
.
CRCPÞynomŸl
);

286 #ià!
	`defšed
(
STM32L011xx
è&& !defšed(
STM32L021xx
è&& !defšed(
STM32L031xx
è&& !defšed(
STM32L041xx
)

288 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
I2SCFGR
, 
SPI_I2SCFGR_I2SMOD
);

291 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

292 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

294  
HAL_OK
;

295 
	}
}

303 
HAL_StusTy³Def
 
	$HAL_SPI_DeIn™
(
SPI_HªdËTy³Def
 *
h¥i
)

306 if(
h¥i
 =ð
NULL
)

308  
HAL_ERROR
;

311 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY
;

314 
	`__HAL_SPI_DISABLE
(
h¥i
);

317 
	`HAL_SPI_M¥DeIn™
(
h¥i
);

319 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

320 
h¥i
->
S‹
 = 
HAL_SPI_STATE_RESET
;

323 
	`__HAL_UNLOCK
(
h¥i
);

325  
HAL_OK
;

326 
	}
}

334 
__w—k
 
	$HAL_SPI_M¥In™
(
SPI_HªdËTy³Def
 *
h¥i
)

337 
	`UNUSED
(
h¥i
);

342 
	}
}

350 
__w—k
 
	$HAL_SPI_M¥DeIn™
(
SPI_HªdËTy³Def
 *
h¥i
)

353 
	`UNUSED
(
h¥i
);

358 
	}
}

427 
HAL_StusTy³Def
 
	$HAL_SPI_T¿nsm™
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

430 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

432 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

434  
HAL_ERROR
;

438 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_2LINES_OR_1LINE
(
h¥i
->
In™
.
DœeùiÚ
));

441 
	`__HAL_LOCK
(
h¥i
);

444 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_TX
;

445 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

447 
h¥i
->
pTxBuffPŒ
 = 
pD©a
;

448 
h¥i
->
TxXãrSize
 = 
Size
;

449 
h¥i
->
TxXãrCouÁ
 = 
Size
;

452 
h¥i
->
TxISR
 = 0;

453 
h¥i
->
RxISR
 = 0;

454 
h¥i
->
pRxBuffPŒ
 = 
NULL
;

455 
h¥i
->
RxXãrSize
 = 0;

456 
h¥i
->
RxXãrCouÁ
 = 0;

459 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

461 
	`SPI_RESET_CRC
(
h¥i
);

464 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)

467 
	`SPI_1LINE_TX
(
h¥i
);

471 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

474 
	`__HAL_SPI_ENABLE
(
h¥i
);

478 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_8BIT
)

480 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_SLAVE
)|| (h¥i->
TxXãrCouÁ
 == 0x01))

482 
h¥i
->
In¡ªû
->
DR
 = (*h¥i->
pTxBuffPŒ
++);

483 
h¥i
->
TxXãrCouÁ
--;

486 
h¥i
->
TxXãrCouÁ
 > 0)

489 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

491  
HAL_TIMEOUT
;

493 
h¥i
->
In¡ªû
->
DR
 = (*h¥i->
pTxBuffPŒ
++);

494 
h¥i
->
TxXãrCouÁ
--;

497 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

499 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

505 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_SLAVE
è|| (h¥i->
TxXãrCouÁ
 == 0x01))

507 
h¥i
->
In¡ªû
->
DR
 = *((
ušt16_t
*)h¥i->
pTxBuffPŒ
);

508 
h¥i
->
pTxBuffPŒ
+=2;

509 
h¥i
->
TxXãrCouÁ
--;

512 
h¥i
->
TxXãrCouÁ
 > 0)

515 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

517  
HAL_TIMEOUT
;

519 
h¥i
->
In¡ªû
->
DR
 = *((
ušt16_t
*)h¥i->
pTxBuffPŒ
);

520 
h¥i
->
pTxBuffPŒ
+=2;

521 
h¥i
->
TxXãrCouÁ
--;

524 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

526 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

531 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

533 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

534  
HAL_TIMEOUT
;

538 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_BSY
, 
SET
, 
Timeout
è!ð
HAL_OK
)

540 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

541  
HAL_TIMEOUT
;

545 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
)

547 
	`__HAL_SPI_CLEAR_OVRFLAG
(
h¥i
);

550 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

553 
	`__HAL_UNLOCK
(
h¥i
);

555  
HAL_OK
;

559  
HAL_BUSY
;

561 
	}
}

572 
HAL_StusTy³Def
 
	$HAL_SPI_Reûive
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

574 
__IO
 
ušt16_t
 
tm´eg
 = 0;

576 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

578 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

580  
HAL_ERROR
;

584 
	`__HAL_LOCK
(
h¥i
);

587 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_RX
;

588 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

590 
h¥i
->
pRxBuffPŒ
 = 
pD©a
;

591 
h¥i
->
RxXãrSize
 = 
Size
;

592 
h¥i
->
RxXãrCouÁ
 = 
Size
;

595 
h¥i
->
RxISR
 = 0;

596 
h¥i
->
TxISR
 = 0;

597 
h¥i
->
pTxBuffPŒ
 = 
NULL
;

598 
h¥i
->
TxXãrSize
 = 0;

599 
h¥i
->
TxXãrCouÁ
 = 0;

602 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)

604 
	`SPI_1LINE_RX
(
h¥i
);

608 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

610 
	`SPI_RESET_CRC
(
h¥i
);

613 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_MASTER
è&& (h¥i->In™.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
))

616 
	`__HAL_UNLOCK
(
h¥i
);

619  
	`HAL_SPI_T¿nsm™Reûive
(
h¥i
, 
pD©a
,…D©a, 
Size
, 
Timeout
);

623 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

626 
	`__HAL_SPI_ENABLE
(
h¥i
);

630 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_8BIT
)

632 
h¥i
->
RxXãrCouÁ
 > 1)

635 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

637  
HAL_TIMEOUT
;

640 (*
h¥i
->
pRxBuffPŒ
++èðh¥i->
In¡ªû
->
DR
;

641 
h¥i
->
RxXãrCouÁ
--;

644 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

646 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

652 
h¥i
->
RxXãrCouÁ
 > 1)

655 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

657  
HAL_TIMEOUT
;

660 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

661 
h¥i
->
pRxBuffPŒ
+=2;

662 
h¥i
->
RxXãrCouÁ
--;

665 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

667 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

672 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

674  
HAL_TIMEOUT
;

678 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_8BIT
)

680 (*
h¥i
->
pRxBuffPŒ
++èðh¥i->
In¡ªû
->
DR
;

685 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

686 
h¥i
->
pRxBuffPŒ
+=2;

688 
h¥i
->
RxXãrCouÁ
--;

691 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

694 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

696 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

697  
HAL_TIMEOUT
;

701 
tm´eg
 = 
h¥i
->
In¡ªû
->
DR
;

702 
	`UNUSED
(
tm´eg
);

705 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_MASTER
)&&((h¥i->In™.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)||(h¥i->In™.DœeùiÚ =ð
SPI_DIRECTION_2LINES_RXONLY
)))

708 
	`__HAL_SPI_DISABLE
(
h¥i
);

711 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

714 if((
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
è&& (
	`__HAL_SPI_GET_FLAG
(h¥i, 
SPI_FLAG_CRCERR
è!ð
RESET
))

716 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

719 
	`SPI_RESET_CRC
(
h¥i
);

722 
	`__HAL_UNLOCK
(
h¥i
);

724  
HAL_ERROR
;

728 
	`__HAL_UNLOCK
(
h¥i
);

730  
HAL_OK
;

734  
HAL_BUSY
;

736 
	}
}

748 
HAL_StusTy³Def
 
	$HAL_SPI_T¿nsm™Reûive
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pTxD©a
, ušt8_ˆ*
pRxD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

750 
__IO
 
ušt16_t
 
tm´eg
 = 0;

752 if((
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
è|| (h¥i->S‹ =ð
HAL_SPI_STATE_BUSY_RX
))

754 if((
pTxD©a
 =ð
NULL
 ) || (
pRxD©a
 =ðNULL ) || (
Size
 == 0))

756  
HAL_ERROR
;

760 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_2LINES
(
h¥i
->
In™
.
DœeùiÚ
));

763 
	`__HAL_LOCK
(
h¥i
);

766 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

768 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_TX_RX
;

772 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

774 
h¥i
->
pRxBuffPŒ
 = 
pRxD©a
;

775 
h¥i
->
RxXãrSize
 = 
Size
;

776 
h¥i
->
RxXãrCouÁ
 = 
Size
;

778 
h¥i
->
pTxBuffPŒ
 = 
pTxD©a
;

779 
h¥i
->
TxXãrSize
 = 
Size
;

780 
h¥i
->
TxXãrCouÁ
 = 
Size
;

783 
h¥i
->
RxISR
 = 0;

784 
h¥i
->
TxISR
 = 0;

787 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

789 
	`SPI_RESET_CRC
(
h¥i
);

793 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

796 
	`__HAL_SPI_ENABLE
(
h¥i
);

800 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_16BIT
)

802 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_SLAVE
è|| ((h¥i->In™.Mod=ð
SPI_MODE_MASTER
è&& (h¥i->
TxXãrCouÁ
 == 0x01)))

804 
h¥i
->
In¡ªû
->
DR
 = *((
ušt16_t
*)h¥i->
pTxBuffPŒ
);

805 
h¥i
->
pTxBuffPŒ
+=2;

806 
h¥i
->
TxXãrCouÁ
--;

808 if(
h¥i
->
TxXãrCouÁ
 == 0)

811 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

813 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

817 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

819  
HAL_TIMEOUT
;

822 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

823 
h¥i
->
pRxBuffPŒ
+=2;

824 
h¥i
->
RxXãrCouÁ
--;

828 
h¥i
->
TxXãrCouÁ
 > 0)

831 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

833  
HAL_TIMEOUT
;

836 
h¥i
->
In¡ªû
->
DR
 = *((
ušt16_t
*)h¥i->
pTxBuffPŒ
);

837 
h¥i
->
pTxBuffPŒ
+=2;

838 
h¥i
->
TxXãrCouÁ
--;

841 if((
h¥i
->
TxXãrCouÁ
 =ð0è&& (h¥i->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
))

843 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

847 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

849  
HAL_TIMEOUT
;

852 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

853 
h¥i
->
pRxBuffPŒ
+=2;

854 
h¥i
->
RxXãrCouÁ
--;

857 if(
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_SLAVE
)

860 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

862  
HAL_TIMEOUT
;

865 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

866 
h¥i
->
pRxBuffPŒ
+=2;

867 
h¥i
->
RxXãrCouÁ
--;

874 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_SLAVE
è|| ((h¥i->In™.Mod=ð
SPI_MODE_MASTER
è&& (h¥i->
TxXãrCouÁ
 == 0x01)))

876 
h¥i
->
In¡ªû
->
DR
 = (*h¥i->
pTxBuffPŒ
++);

877 
h¥i
->
TxXãrCouÁ
--;

879 if(
h¥i
->
TxXãrCouÁ
 == 0)

882 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

884 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

888 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

890  
HAL_TIMEOUT
;

893 (*
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

894 
h¥i
->
RxXãrCouÁ
--;

898 
h¥i
->
TxXãrCouÁ
 > 0)

901 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

903  
HAL_TIMEOUT
;

906 
h¥i
->
In¡ªû
->
DR
 = (*h¥i->
pTxBuffPŒ
++);

907 
h¥i
->
TxXãrCouÁ
--;

910 if((
h¥i
->
TxXãrCouÁ
 =ð0è&& (h¥i->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
))

912 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

916 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

918  
HAL_TIMEOUT
;

921 (*
h¥i
->
pRxBuffPŒ
++èðh¥i->
In¡ªû
->
DR
;

922 
h¥i
->
RxXãrCouÁ
--;

924 if(
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_SLAVE
)

927 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

929  
HAL_TIMEOUT
;

932 (*
h¥i
->
pRxBuffPŒ
++èðh¥i->
In¡ªû
->
DR
;

933 
h¥i
->
RxXãrCouÁ
--;

939 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

942 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

944 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

945  
HAL_TIMEOUT
;

948 
tm´eg
 = 
h¥i
->
In¡ªû
->
DR
;

949 
	`UNUSED
(
tm´eg
);

953 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_BSY
, 
SET
, 
Timeout
è!ð
HAL_OK
)

955 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

956  
HAL_TIMEOUT
;

959 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

962 if((
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
è&& (
	`__HAL_SPI_GET_FLAG
(h¥i, 
SPI_FLAG_CRCERR
è!ð
RESET
))

964 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

966 
	`SPI_RESET_CRC
(
h¥i
);

969 
	`__HAL_UNLOCK
(
h¥i
);

971  
HAL_ERROR
;

975 
	`__HAL_UNLOCK
(
h¥i
);

977  
HAL_OK
;

981  
HAL_BUSY
;

983 
	}
}

993 
HAL_StusTy³Def
 
	$HAL_SPI_T¿nsm™_IT
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

995 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

997 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

999  
HAL_ERROR
;

1003 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_2LINES_OR_1LINE
(
h¥i
->
In™
.
DœeùiÚ
));

1006 
	`__HAL_LOCK
(
h¥i
);

1009 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_TX
;

1010 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

1012 
h¥i
->
TxISR
 = &
SPI_TxISR
;

1013 
h¥i
->
pTxBuffPŒ
 = 
pD©a
;

1014 
h¥i
->
TxXãrSize
 = 
Size
;

1015 
h¥i
->
TxXãrCouÁ
 = 
Size
;

1018 
h¥i
->
RxISR
 = 0;

1019 
h¥i
->
pRxBuffPŒ
 = 
NULL
;

1020 
h¥i
->
RxXãrSize
 = 0;

1021 
h¥i
->
RxXãrCouÁ
 = 0;

1024 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)

1026 
	`SPI_1LINE_TX
(
h¥i
);

1030 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1032 
	`SPI_RESET_CRC
(
h¥i
);

1035 ià(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
)

1037 
	`__HAL_SPI_ENABLE_IT
(
h¥i
, (
SPI_IT_TXE
));

1042 
	`__HAL_SPI_ENABLE_IT
(
h¥i
, (
SPI_IT_TXE
 | 
SPI_IT_ERR
));

1045 
	`__HAL_UNLOCK
(
h¥i
);

1048 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

1051 
	`__HAL_SPI_ENABLE
(
h¥i
);

1054  
HAL_OK
;

1058  
HAL_BUSY
;

1060 
	}
}

1070 
HAL_StusTy³Def
 
	$HAL_SPI_Reûive_IT
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1072 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

1074 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1076  
HAL_ERROR
;

1080 
	`__HAL_LOCK
(
h¥i
);

1083 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_RX
;

1084 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

1086 
h¥i
->
RxISR
 = &
SPI_RxISR
;

1087 
h¥i
->
pRxBuffPŒ
 = 
pD©a
;

1088 
h¥i
->
RxXãrSize
 = 
Size
;

1089 
h¥i
->
RxXãrCouÁ
 = 
Size
 ;

1092 
h¥i
->
TxISR
 = 0;

1093 
h¥i
->
pTxBuffPŒ
 = 
NULL
;

1094 
h¥i
->
TxXãrSize
 = 0;

1095 
h¥i
->
TxXãrCouÁ
 = 0;

1098 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)

1100 
	`SPI_1LINE_RX
(
h¥i
);

1102 if((
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
è&& (h¥i->In™.
Mode
 =ð
SPI_MODE_MASTER
))

1105 
	`__HAL_UNLOCK
(
h¥i
);

1108  
	`HAL_SPI_T¿nsm™Reûive_IT
(
h¥i
, 
pD©a
,…D©a, 
Size
);

1112 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1114 
	`SPI_RESET_CRC
(
h¥i
);

1118 
	`__HAL_SPI_ENABLE_IT
(
h¥i
, (
SPI_IT_RXNE
 | 
SPI_IT_ERR
));

1121 
	`__HAL_UNLOCK
(
h¥i
);

1128 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

1131 
	`__HAL_SPI_ENABLE
(
h¥i
);

1134  
HAL_OK
;

1138  
HAL_BUSY
;

1140 
	}
}

1151 
HAL_StusTy³Def
 
	$HAL_SPI_T¿nsm™Reûive_IT
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pTxD©a
, ušt8_ˆ*
pRxD©a
, 
ušt16_t
 
Size
)

1154 if((
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
) || \

1155 ((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_MASTER
è&& (h¥i->In™.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
è&& (h¥i->
S‹
 =ð
HAL_SPI_STATE_BUSY_RX
)))

1157 if((
pTxD©a
 =ð
NULL
 ) || (
pRxD©a
 =ðNULL ) || (
Size
 == 0))

1159  
HAL_ERROR
;

1163 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_2LINES
(
h¥i
->
In™
.
DœeùiÚ
));

1166 
	`__HAL_LOCK
(
h¥i
);

1169 if(
h¥i
->
S‹
 !ð
HAL_SPI_STATE_BUSY_RX
)

1171 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_TX_RX
;

1175 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

1177 
h¥i
->
TxISR
 = &
SPI_TxISR
;

1178 
h¥i
->
pTxBuffPŒ
 = 
pTxD©a
;

1179 
h¥i
->
TxXãrSize
 = 
Size
;

1180 
h¥i
->
TxXãrCouÁ
 = 
Size
;

1182 
h¥i
->
RxISR
 = &
SPI_2LšesRxISR
;

1183 
h¥i
->
pRxBuffPŒ
 = 
pRxD©a
;

1184 
h¥i
->
RxXãrSize
 = 
Size
;

1185 
h¥i
->
RxXãrCouÁ
 = 
Size
;

1188 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1190 
	`SPI_RESET_CRC
(
h¥i
);

1194 
	`__HAL_SPI_ENABLE_IT
(
h¥i
, (
SPI_IT_TXE
 | 
SPI_IT_RXNE
 | 
SPI_IT_ERR
));

1197 
	`__HAL_UNLOCK
(
h¥i
);

1200 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

1203 
	`__HAL_SPI_ENABLE
(
h¥i
);

1206  
HAL_OK
;

1210  
HAL_BUSY
;

1212 
	}
}

1222 
HAL_StusTy³Def
 
	$HAL_SPI_T¿nsm™_DMA
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1224 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

1226 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1229 
	`__HAL_UNLOCK
(
h¥i
);

1230  
HAL_ERROR
;

1234 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_2LINES_OR_1LINE
(
h¥i
->
In™
.
DœeùiÚ
));

1237 
	`__HAL_LOCK
(
h¥i
);

1240 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_TX
;

1241 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

1243 
h¥i
->
pTxBuffPŒ
 = (
ušt8_t
*)
pD©a
;

1244 
h¥i
->
TxXãrSize
 = 
Size
;

1245 
h¥i
->
TxXãrCouÁ
 = 
Size
;

1248 
h¥i
->
TxISR
 = 0;

1249 
h¥i
->
RxISR
 = 0;

1251 
h¥i
->
pRxBuffPŒ
 = 
NULL
;

1252 
h¥i
->
RxXãrSize
 = 0;

1253 
h¥i
->
RxXãrCouÁ
 = 0;

1256 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)

1258 
	`SPI_1LINE_TX
(
h¥i
);

1262 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1264 
	`SPI_RESET_CRC
(
h¥i
);

1268 
h¥i
->
hdm©x
->
XãrH®fC¶tC®lback
 = 
SPI_DMAH®fT¿nsm™C¶t
;

1271 
h¥i
->
hdm©x
->
XãrC¶tC®lback
 = 
SPI_DMAT¿nsm™C¶t
;

1274 
h¥i
->
hdm©x
->
XãrE¼ÜC®lback
 = 
SPI_DMAE¼Ü
;

1277 
h¥i
->
hdm¬x
->
XãrH®fC¶tC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1278 
h¥i
->
hdm¬x
->
XãrC¶tC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1279 
h¥i
->
hdm¬x
->
XãrE¼ÜC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1282 
	`HAL_DMA_S¹_IT
(
h¥i
->
hdm©x
, (
ušt32_t
)h¥i->
pTxBuffPŒ
, (ušt32_t)&h¥i->
In¡ªû
->
DR
, h¥i->
TxXãrCouÁ
);

1285 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

1288 
	`__HAL_UNLOCK
(
h¥i
);

1291 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

1294 
	`__HAL_SPI_ENABLE
(
h¥i
);

1297  
HAL_OK
;

1302 
	`__HAL_UNLOCK
(
h¥i
);

1303  
HAL_BUSY
;

1305 
	}
}

1316 
HAL_StusTy³Def
 
	$HAL_SPI_Reûive_DMA
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

1318 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
)

1320 if((
pD©a
 =ð
NULL
è|| (
Size
 == 0))

1323 
	`__HAL_UNLOCK
(
h¥i
);

1324  
HAL_ERROR
;

1328 
	`__HAL_LOCK
(
h¥i
);

1331 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_RX
;

1332 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

1334 
h¥i
->
pRxBuffPŒ
 = (
ušt8_t
*)
pD©a
;

1335 
h¥i
->
RxXãrSize
 = 
Size
;

1336 
h¥i
->
RxXãrCouÁ
 = 
Size
;

1339 
h¥i
->
RxISR
 = 0;

1340 
h¥i
->
TxISR
 = 0;

1342 
h¥i
->
pTxBuffPŒ
 = 
NULL
;

1343 
h¥i
->
TxXãrSize
 = 0;

1344 
h¥i
->
TxXãrCouÁ
 = 0;

1347 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)

1349 
	`SPI_1LINE_RX
(
h¥i
);

1351 if((
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
)&&(h¥i->In™.
Mode
 =ð
SPI_MODE_MASTER
))

1354 
	`__HAL_UNLOCK
(
h¥i
);

1357  
	`HAL_SPI_T¿nsm™Reûive_DMA
(
h¥i
, 
pD©a
,…D©a, 
Size
);

1361 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1363 
	`SPI_RESET_CRC
(
h¥i
);

1367 
h¥i
->
hdm¬x
->
XãrH®fC¶tC®lback
 = 
SPI_DMAH®fReûiveC¶t
;

1370 
h¥i
->
hdm¬x
->
XãrC¶tC®lback
 = 
SPI_DMAReûiveC¶t
;

1373 
h¥i
->
hdm¬x
->
XãrE¼ÜC®lback
 = 
SPI_DMAE¼Ü
;

1376 
h¥i
->
hdm©x
->
XãrH®fC¶tC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1377 
h¥i
->
hdm©x
->
XãrC¶tC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1378 
h¥i
->
hdm©x
->
XãrE¼ÜC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1381 
	`HAL_DMA_S¹_IT
(
h¥i
->
hdm¬x
, (
ušt32_t
)&h¥i->
In¡ªû
->
DR
, (ušt32_t)h¥i->
pRxBuffPŒ
, h¥i->
RxXãrCouÁ
);

1384 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

1387 
	`__HAL_UNLOCK
(
h¥i
);

1390 if((
h¥i
->
In¡ªû
->
CR1
 &
SPI_CR1_SPE
) != SPI_CR1_SPE)

1393 
	`__HAL_SPI_ENABLE
(
h¥i
);

1396  
HAL_OK
;

1401 
	`__HAL_UNLOCK
(
h¥i
);

1402  
HAL_BUSY
;

1404 
	}
}

1416 
HAL_StusTy³Def
 
	$HAL_SPI_T¿nsm™Reûive_DMA
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt8_t
 *
pTxD©a
, ušt8_ˆ*
pRxD©a
, 
ušt16_t
 
Size
)

1418 if((
h¥i
->
S‹
 =ð
HAL_SPI_STATE_READY
) || \

1419 ((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_MASTER
è&& (h¥i->In™.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
è&& (h¥i->
S‹
 =ð
HAL_SPI_STATE_BUSY_RX
)))

1421 if((
pTxD©a
 =ð
NULL
 ) || (
pRxD©a
 =ðNULL ) || (
Size
 == 0))

1423  
HAL_ERROR
;

1427 
	`as£¹_·¿m
(
	`IS_SPI_DIRECTION_2LINES
(
h¥i
->
In™
.
DœeùiÚ
));

1430 
	`__HAL_LOCK
(
h¥i
);

1433 if(
h¥i
->
S‹
 !ð
HAL_SPI_STATE_BUSY_RX
)

1435 
h¥i
->
S‹
 = 
HAL_SPI_STATE_BUSY_TX_RX
;

1439 
h¥i
->
E¼ÜCode
 = 
HAL_SPI_ERROR_NONE
;

1441 
h¥i
->
pTxBuffPŒ
 = (
ušt8_t
*)
pTxD©a
;

1442 
h¥i
->
TxXãrSize
 = 
Size
;

1443 
h¥i
->
TxXãrCouÁ
 = 
Size
;

1445 
h¥i
->
pRxBuffPŒ
 = (
ušt8_t
*)
pRxD©a
;

1446 
h¥i
->
RxXãrSize
 = 
Size
;

1447 
h¥i
->
RxXãrCouÁ
 = 
Size
;

1450 
h¥i
->
RxISR
 = 0;

1451 
h¥i
->
TxISR
 = 0;

1454 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1456 
	`SPI_RESET_CRC
(
h¥i
);

1460 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_BUSY_RX
)

1463 
h¥i
->
hdm¬x
->
XãrH®fC¶tC®lback
 = 
SPI_DMAH®fReûiveC¶t
;

1465 
h¥i
->
hdm¬x
->
XãrC¶tC®lback
 = 
SPI_DMAReûiveC¶t
;

1470 
h¥i
->
hdm¬x
->
XãrH®fC¶tC®lback
 = 
SPI_DMAH®fT¿nsm™ReûiveC¶t
;

1472 
h¥i
->
hdm¬x
->
XãrC¶tC®lback
 = 
SPI_DMAT¿nsm™ReûiveC¶t
;

1476 
h¥i
->
hdm¬x
->
XãrE¼ÜC®lback
 = 
SPI_DMAE¼Ü
;

1479 
	`HAL_DMA_S¹_IT
(
h¥i
->
hdm¬x
, (
ušt32_t
)&h¥i->
In¡ªû
->
DR
, (ušt32_t)h¥i->
pRxBuffPŒ
, h¥i->
RxXãrCouÁ
);

1482 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

1486 
h¥i
->
hdm©x
->
XãrH®fC¶tC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1487 
h¥i
->
hdm©x
->
XãrC¶tC®lback
 = ((*)(
DMA_HªdËTy³Def
 *))
NULL
;

1490 
h¥i
->
hdm©x
->
XãrE¼ÜC®lback
 = 
SPI_DMAE¼Ü
;

1493 
	`HAL_DMA_S¹_IT
(
h¥i
->
hdm©x
, (
ušt32_t
)h¥i->
pTxBuffPŒ
, (ušt32_t)&h¥i->
In¡ªû
->
DR
, h¥i->
TxXãrCouÁ
);

1496 if((
h¥i
->
In¡ªû
->
CR1
 & 
SPI_CR1_SPE
) != SPI_CR1_SPE)

1499 
	`__HAL_SPI_ENABLE
(
h¥i
);

1503 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

1506 
	`__HAL_UNLOCK
(
h¥i
);

1508  
HAL_OK
;

1512  
HAL_BUSY
;

1514 
	}
}

1523 
HAL_StusTy³Def
 
	$HAL_SPI_DMAPau£
(
SPI_HªdËTy³Def
 *
h¥i
)

1526 
	`__HAL_LOCK
(
h¥i
);

1529 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

1530 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

1533 
	`__HAL_UNLOCK
(
h¥i
);

1535  
HAL_OK
;

1536 
	}
}

1544 
HAL_StusTy³Def
 
	$HAL_SPI_DMAResume
(
SPI_HªdËTy³Def
 *
h¥i
)

1547 
	`__HAL_LOCK
(
h¥i
);

1550 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

1551 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

1554 
	`__HAL_UNLOCK
(
h¥i
);

1556  
HAL_OK
;

1557 
	}
}

1565 
HAL_StusTy³Def
 
	$HAL_SPI_DMAStÝ
(
SPI_HªdËTy³Def
 *
h¥i
)

1574 if(
h¥i
->
hdm©x
 !ð
NULL
)

1576 
	`HAL_DMA_AbÜt
(
h¥i
->
hdm©x
);

1579 if(
h¥i
->
hdm¬x
 !ð
NULL
)

1581 
	`HAL_DMA_AbÜt
(
h¥i
->
hdm¬x
);

1585 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

1586 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

1588 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1590  
HAL_OK
;

1591 
	}
}

1599 
	$HAL_SPI_IRQHªdËr
(
SPI_HªdËTy³Def
 *
h¥i
)

1602 if((
	`__HAL_SPI_GET_IT_SOURCE
(
h¥i
, 
SPI_IT_RXNE
è!ð
RESET
è&& (
	`__HAL_SPI_GET_FLAG
(h¥i, 
SPI_FLAG_RXNE
è!ðRESETè&& (__HAL_SPI_GET_FLAG(h¥i, 
SPI_FLAG_OVR
) == RESET))

1604 
h¥i
->
	`RxISR
(hspi);

1609 if((
	`__HAL_SPI_GET_IT_SOURCE
(
h¥i
, 
SPI_IT_TXE
è!ð
RESET
è&& (
	`__HAL_SPI_GET_FLAG
(h¥i, 
SPI_FLAG_TXE
) != RESET))

1611 
h¥i
->
	`TxISR
(hspi);

1615 if(
	`__HAL_SPI_GET_IT_SOURCE
(
h¥i
, 
SPI_IT_ERR
è!ð
RESET
)

1618 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_CRCERR
è!ð
RESET
)

1620 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

1621 
	`__HAL_SPI_CLEAR_CRCERRFLAG
(
h¥i
);

1624 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_MODF
è!ð
RESET
)

1626 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_MODF
);

1627 
	`__HAL_SPI_CLEAR_MODFFLAG
(
h¥i
);

1631 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_OVR
è!ð
RESET
)

1633 if(
h¥i
->
S‹
 !ð
HAL_SPI_STATE_BUSY_TX
)

1635 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_OVR
);

1636 
	`__HAL_SPI_CLEAR_OVRFLAG
(
h¥i
);

1641 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_FRE
è!ð
RESET
)

1643 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FRE
);

1644 
	`__HAL_SPI_CLEAR_FREFLAG
(
h¥i
);

1648 if(
h¥i
->
E¼ÜCode
!=
HAL_SPI_ERROR_NONE
)

1650 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, 
SPI_IT_RXNE
 | 
SPI_IT_TXE
 | 
SPI_IT_ERR
);

1651 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1652 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

1655 
	}
}

1663 
__w—k
 
	$HAL_SPI_TxC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1666 
	`UNUSED
(
h¥i
);

1671 
	}
}

1679 
__w—k
 
	$HAL_SPI_RxC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1682 
	`UNUSED
(
h¥i
);

1687 
	}
}

1695 
__w—k
 
	$HAL_SPI_TxRxC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1698 
	`UNUSED
(
h¥i
);

1703 
	}
}

1711 
__w—k
 
	$HAL_SPI_TxH®fC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1714 
	`UNUSED
(
h¥i
);

1719 
	}
}

1727 
__w—k
 
	$HAL_SPI_RxH®fC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1730 
	`UNUSED
(
h¥i
);

1735 
	}
}

1743 
__w—k
 
	$HAL_SPI_TxRxH®fC¶tC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1746 
	`UNUSED
(
h¥i
);

1751 
	}
}

1759 
__w—k
 
	$HAL_SPI_E¼ÜC®lback
(
SPI_HªdËTy³Def
 *
h¥i
)

1762 
	`UNUSED
(
h¥i
);

1769 
	}
}

1796 
HAL_SPI_S‹Ty³Def
 
	$HAL_SPI_G‘S‹
(
SPI_HªdËTy³Def
 *
h¥i
)

1798  
h¥i
->
S‹
;

1799 
	}
}

1807 
ušt32_t
 
	$HAL_SPI_G‘E¼Ü
(
SPI_HªdËTy³Def
 *
h¥i
)

1809  
h¥i
->
E¼ÜCode
;

1810 
	}
}

1833 
	$SPI_TxClo£IRQHªdËr
(
SPI_HªdËTy³Def
 *
h¥i
)

1836 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

1838 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

1842 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, (
SPI_IT_TXE
));

1845 if(
	`__HAL_SPI_GET_IT_SOURCE
(
h¥i
, 
SPI_IT_RXNE
è=ð
RESET
)

1847 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, (
SPI_IT_ERR
));

1850 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_BSY
, 
SET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

1852 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

1856 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
)

1858 
	`__HAL_SPI_CLEAR_OVRFLAG
(
h¥i
);

1862 if(
h¥i
->
E¼ÜCode
 =ð
HAL_SPI_ERROR_NONE
)

1865 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_BUSY_TX_RX
)

1868 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1869 
	`HAL_SPI_TxRxC¶tC®lback
(
h¥i
);

1874 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1875 
	`HAL_SPI_TxC¶tC®lback
(
h¥i
);

1881 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1883 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

1886 
	}
}

1894 
	$SPI_TxISR
(
SPI_HªdËTy³Def
 *
h¥i
)

1897 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_8BIT
)

1899 
h¥i
->
In¡ªû
->
DR
 = (*h¥i->
pTxBuffPŒ
++);

1904 
h¥i
->
In¡ªû
->
DR
 = *((
ušt16_t
*)h¥i->
pTxBuffPŒ
);

1905 
h¥i
->
pTxBuffPŒ
+=2;

1907 
h¥i
->
TxXãrCouÁ
--;

1909 if(
h¥i
->
TxXãrCouÁ
 == 0)

1911 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1914 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

1916 
	`SPI_TxClo£IRQHªdËr
(
h¥i
);

1918 
	}
}

1926 
	$SPI_RxClo£IRQHªdËr
(
SPI_HªdËTy³Def
 *
h¥i
)

1928 
__IO
 
ušt16_t
 
tm´eg
 = 0;

1930 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

1933 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

1935 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

1939 
tm´eg
 = 
h¥i
->
In¡ªû
->
DR
;

1940 
	`UNUSED
(
tm´eg
);

1943 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
SET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

1945 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

1949 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_CRCERR
è!ð
RESET
)

1951 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

1954 
	`SPI_RESET_CRC
(
h¥i
);

1959 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, (
SPI_IT_RXNE
));

1962 if(
	`__HAL_SPI_GET_IT_SOURCE
(
h¥i
, 
SPI_IT_TXE
è=ð
RESET
)

1965 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, (
SPI_IT_ERR
));

1967 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_MASTER
)&&((h¥i->In™.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)||(h¥i->In™.DœeùiÚ =ð
SPI_DIRECTION_2LINES_RXONLY
)))

1970 
	`__HAL_SPI_DISABLE
(
h¥i
);

1974 if(
h¥i
->
E¼ÜCode
 =ð
HAL_SPI_ERROR_NONE
)

1977 if(
h¥i
->
S‹
 =ð
HAL_SPI_STATE_BUSY_TX_RX
)

1980 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1981 
	`HAL_SPI_TxRxC¶tC®lback
(
h¥i
);

1986 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1987 
	`HAL_SPI_RxC¶tC®lback
(
h¥i
);

1993 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

1995 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

1998 
	}
}

2006 
	$SPI_2LšesRxISR
(
SPI_HªdËTy³Def
 *
h¥i
)

2009 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_8BIT
)

2011 (*
h¥i
->
pRxBuffPŒ
++èðh¥i->
In¡ªû
->
DR
;

2016 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

2017 
h¥i
->
pRxBuffPŒ
+=2;

2019 
h¥i
->
RxXãrCouÁ
--;

2021 if(
h¥i
->
RxXãrCouÁ
==0)

2023 
	`SPI_RxClo£IRQHªdËr
(
h¥i
);

2025 
	}
}

2033 
	$SPI_RxISR
(
SPI_HªdËTy³Def
 *
h¥i
)

2036 if(
h¥i
->
In™
.
D©aSize
 =ð
SPI_DATASIZE_8BIT
)

2038 (*
h¥i
->
pRxBuffPŒ
++èðh¥i->
In¡ªû
->
DR
;

2043 *((
ušt16_t
*)
h¥i
->
pRxBuffPŒ
èðh¥i->
In¡ªû
->
DR
;

2044 
h¥i
->
pRxBuffPŒ
+=2;

2046 
h¥i
->
RxXãrCouÁ
--;

2049 if((
h¥i
->
RxXãrCouÁ
 =ð1è&& (h¥i->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
))

2052 
	`SET_BIT
(
h¥i
->
In¡ªû
->
CR1
, 
SPI_CR1_CRCNEXT
);

2055 if(
h¥i
->
RxXãrCouÁ
 == 0)

2057 
	`SPI_RxClo£IRQHªdËr
(
h¥i
);

2059 
	}
}

2067 
	$SPI_DMAT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2069 
SPI_HªdËTy³Def
* 
h¥i
 = ( SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2073 if((
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_CIRC
) == 0)

2076 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2078 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2082 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

2085 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_BSY
, 
SET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2087 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2090 
h¥i
->
TxXãrCouÁ
 = 0;

2091 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

2095 if(
h¥i
->
In™
.
DœeùiÚ
 =ð
SPI_DIRECTION_2LINES
)

2097 
	`__HAL_SPI_CLEAR_OVRFLAG
(
h¥i
);

2101 if(
h¥i
->
E¼ÜCode
 !ð
HAL_SPI_ERROR_NONE
)

2103 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

2107 
	`HAL_SPI_TxC¶tC®lback
(
h¥i
);

2109 
	}
}

2117 
	$SPI_DMAReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2119 
__IO
 
ušt16_t
 
tm´eg
 = 0;

2121 
SPI_HªdËTy³Def
* 
h¥i
 = ( SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2124 if((
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_CIRC
) == 0)

2127 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

2130 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

2133 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

2136 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2138 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2142 
tm´eg
 = 
h¥i
->
In¡ªû
->
DR
;

2143 
	`UNUSED
(
tm´eg
);

2146 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
SET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2148 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2152 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_CRCERR
è!ð
RESET
)

2154 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

2155 
	`__HAL_SPI_CLEAR_CRCERRFLAG
(
h¥i
);

2159 if((
h¥i
->
In™
.
Mode
 =ð
SPI_MODE_MASTER
)&&((h¥i->In™.
DœeùiÚ
 =ð
SPI_DIRECTION_1LINE
)||(h¥i->In™.DœeùiÚ =ð
SPI_DIRECTION_2LINES_RXONLY
)))

2162 
	`__HAL_SPI_DISABLE
(
h¥i
);

2165 
h¥i
->
RxXãrCouÁ
 = 0;

2166 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

2169 if(
h¥i
->
E¼ÜCode
 !ð
HAL_SPI_ERROR_NONE
)

2171 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

2175 
	`HAL_SPI_RxC¶tC®lback
(
h¥i
);

2180 
	`HAL_SPI_RxC¶tC®lback
(
h¥i
);

2182 
	}
}

2190 
	$SPI_DMAT¿nsm™ReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2192 
__IO
 
ušt16_t
 
tm´eg
 = 0;

2194 
SPI_HªdËTy³Def
* 
h¥i
 = ( SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2195 if((
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_CIRC
) == 0)

2198 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

2201 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
SET
, 
SPI_TIMEOUT_VALUE
è=ð
HAL_OK
)

2204 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_RXNE
, 
RESET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2206 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2210 
tm´eg
 = 
h¥i
->
In¡ªû
->
DR
;

2211 
	`UNUSED
(
tm´eg
);

2214 if(
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
SPI_FLAG_CRCERR
è!ð
RESET
)

2216 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_CRC
);

2217 
	`__HAL_SPI_CLEAR_CRCERRFLAG
(
h¥i
);

2222 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_TXE
, 
RESET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2224 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2228 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_TXDMAEN
);

2231 if(
	`SPI_Wa™OnFÏgUÁžTimeout
(
h¥i
, 
SPI_FLAG_BSY
, 
SET
, 
SPI_TIMEOUT_VALUE
è!ð
HAL_OK
)

2233 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_FLAG
);

2237 
	`CLEAR_BIT
(
h¥i
->
In¡ªû
->
CR2
, 
SPI_CR2_RXDMAEN
);

2239 
h¥i
->
TxXãrCouÁ
 = 0;

2240 
h¥i
->
RxXãrCouÁ
 = 0;

2242 
h¥i
->
S‹
 = 
HAL_SPI_STATE_READY
;

2245 if(
h¥i
->
E¼ÜCode
 !ð
HAL_SPI_ERROR_NONE
)

2247 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

2251 
	`HAL_SPI_TxRxC¶tC®lback
(
h¥i
);

2256 
	`HAL_SPI_TxRxC¶tC®lback
(
h¥i
);

2258 
	}
}

2266 
	$SPI_DMAH®fT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2268 
SPI_HªdËTy³Def
* 
h¥i
 = ( SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2270 
	`HAL_SPI_TxH®fC¶tC®lback
(
h¥i
);

2271 
	}
}

2279 
	$SPI_DMAH®fReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2281 
SPI_HªdËTy³Def
* 
h¥i
 = ( SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2283 
	`HAL_SPI_RxH®fC¶tC®lback
(
h¥i
);

2284 
	}
}

2292 
	$SPI_DMAH®fT¿nsm™ReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

2294 
SPI_HªdËTy³Def
* 
h¥i
 = ( SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2296 
	`HAL_SPI_TxRxH®fC¶tC®lback
(
h¥i
);

2297 
	}
}

2305 
	$SPI_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
)

2307 
SPI_HªdËTy³Def
* 
h¥i
 = (SPI_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

2308 
h¥i
->
TxXãrCouÁ
 = 0;

2309 
h¥i
->
RxXãrCouÁ
 = 0;

2310 
h¥i
->
S‹
ð
HAL_SPI_STATE_READY
;

2311 
	`SET_BIT
(
h¥i
->
E¼ÜCode
, 
HAL_SPI_ERROR_DMA
);

2312 
	`HAL_SPI_E¼ÜC®lback
(
h¥i
);

2313 
	}
}

2324 
HAL_StusTy³Def
 
	$SPI_Wa™OnFÏgUÁžTimeout
(
SPI_HªdËTy³Def
 *
h¥i
, 
ušt32_t
 
FÏg
, 
FÏgStus
 
Stus
, ušt32_ˆ
Timeout
)

2326 
ušt32_t
 
tick¡¬t
 = 0;

2329 
tick¡¬t
 = 
	`HAL_G‘Tick
();

2332 if(
Stus
 =ð
RESET
)

2334 
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
FÏg
è=ð
RESET
)

2336 if(
Timeout
 !ð
HAL_MAX_DELAY
)

2338 if((
Timeout
 =ð0è|| ((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

2345 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, (
ušt32_t
)(
SPI_IT_TXE
 | 
SPI_IT_RXNE
 | 
SPI_IT_ERR
));

2348 
	`__HAL_SPI_DISABLE
(
h¥i
);

2351 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

2353 
	`SPI_RESET_CRC
(
h¥i
);

2356 
h¥i
->
S‹
ð
HAL_SPI_STATE_READY
;

2359 
	`__HAL_UNLOCK
(
h¥i
);

2361  
HAL_TIMEOUT
;

2368 
	`__HAL_SPI_GET_FLAG
(
h¥i
, 
FÏg
è!ð
RESET
)

2370 if(
Timeout
 !ð
HAL_MAX_DELAY
)

2372 if((
Timeout
 =ð0è|| ((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

2379 
	`__HAL_SPI_DISABLE_IT
(
h¥i
, (
ušt32_t
)(
SPI_IT_TXE
 | 
SPI_IT_RXNE
 | 
SPI_IT_ERR
));

2382 
	`__HAL_SPI_DISABLE
(
h¥i
);

2385 if(
h¥i
->
In™
.
CRCC®cuÏtiÚ
 =ð
SPI_CRCCALCULATION_ENABLE
)

2387 
	`SPI_RESET_CRC
(
h¥i
);

2390 
h¥i
->
S‹
ð
HAL_SPI_STATE_READY
;

2393 
	`__HAL_UNLOCK
(
h¥i
);

2395  
HAL_TIMEOUT
;

2400  
HAL_OK
;

2401 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_tim.c

132 
	~"¡m32l0xx_h®.h
"

138 #ifdeà
HAL_TIM_MODULE_ENABLED


153 
TIM_Ba£_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_Ba£_In™Ty³Def
 *
SŒuùu»
);

154 
TIM_OC1_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
);

155 
TIM_OC2_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
);

156 
TIM_OC3_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
);

157 
TIM_OC4_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
);

158 
TIM_TI1_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
, ušt32_ˆ
TIM_ICFž‹r
);

159 
TIM_TI1_CÚfigIÅutSge
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICFž‹r
);

160 
TIM_TI2_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
, ušt32_ˆ
TIM_ICFž‹r
);

161 
TIM_TI2_CÚfigIÅutSge
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICFž‹r
);

162 
TIM_TI3_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
, ušt32_ˆ
TIM_ICFž‹r
);

163 
TIM_TI4_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
, ušt32_ˆ
TIM_ICFž‹r
);

164 
TIM_ETR_S‘CÚfig
(
TIM_Ty³Def
* 
TIMx
, 
ušt32_t
 
TIM_ExtTRGP»sÿËr
, ušt32_ˆ
TIM_ExtTRGPÞ¬™y
, ušt32_ˆ
ExtTRGFž‹r
);

165 
TIM_ITRx_S‘CÚfig
(
TIM_Ty³Def
* 
TIMx
, 
ušt16_t
 
IÅutTrigg”Sourû
);

166 
TIM_CCxChªÃlCmd
(
TIM_Ty³Def
* 
TIMx
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ
ChªÃlS‹
);

167 
TIM_DMAP”iodEÏp£dC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

168 
TIM_DMATrigg”C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

169 
TIM_SÏveTim”_S‘CÚfig
(
TIM_HªdËTy³Def
 *
htim
,
TIM_SÏveCÚfigTy³Def
 * 
sSÏveCÚfig
);

209 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_In™
(
TIM_HªdËTy³Def
 *
htim
)

212 if(
htim
 =ð
NULL
)

214  
HAL_ERROR
;

218 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

219 
	`as£¹_·¿m
(
	`IS_TIM_COUNTER_MODE
(
htim
->
In™
.
CouÁ”Mode
));

220 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKDIVISION_DIV
(
htim
->
In™
.
ClockDivisiÚ
));

221 
	`as£¹_·¿m
(
	`IS_TIM_PERIOD
(
htim
->
In™
.
P”iod
));

222 
	`as£¹_·¿m
(
	`IS_TIM_PRESCALER
(
htim
->
In™
.
P»sÿËr
));

224 if(
htim
->
S‹
 =ð
HAL_TIM_STATE_RESET
)

227 
htim
->
Lock
 = 
HAL_UNLOCKED
;

230 
	`HAL_TIM_Ba£_M¥In™
(
htim
);

234 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

237 
	`TIM_Ba£_S‘CÚfig
(
htim
->
In¡ªû
, &htim->
In™
);

240 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

242  
HAL_OK
;

243 
	}
}

250 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

253 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

255 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

258 
	`__HAL_TIM_DISABLE
(
htim
);

261 
	`HAL_TIM_Ba£_M¥DeIn™
(
htim
);

264 
htim
->
S‹
 = 
HAL_TIM_STATE_RESET
;

267 
	`__HAL_UNLOCK
(
htim
);

269  
HAL_OK
;

270 
	}
}

277 
__w—k
 
	$HAL_TIM_Ba£_M¥In™
(
TIM_HªdËTy³Def
 *
htim
)

280 
	`UNUSED
(
htim
);

285 
	}
}

292 
__w—k
 
	$HAL_TIM_Ba£_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

295 
	`UNUSED
(
htim
);

300 
	}
}

307 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_S¹
(
TIM_HªdËTy³Def
 *
htim
)

310 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

313 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

316 
	`__HAL_TIM_ENABLE
(
htim
);

319 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

322  
HAL_OK
;

323 
	}
}

330 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_StÝ
(
TIM_HªdËTy³Def
 *
htim
)

333 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

336 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

339 
	`__HAL_TIM_DISABLE
(
htim
);

342 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

345  
HAL_OK
;

346 
	}
}

353 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
)

356 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

359 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_UPDATE
);

362 
	`__HAL_TIM_ENABLE
(
htim
);

365  
HAL_OK
;

366 
	}
}

373 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
)

376 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

378 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_UPDATE
);

381 
	`__HAL_TIM_DISABLE
(
htim
);

384  
HAL_OK
;

385 
	}
}

394 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 *
pD©a
, 
ušt16_t
 
L’gth
)

397 
	`as£¹_·¿m
(
	`IS_TIM_DMA_INSTANCE
(
htim
->
In¡ªû
));

399 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

401  
HAL_BUSY
;

403 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

405 if((
pD©a
 =ð0 ) && (
L’gth
 > 0))

407  
HAL_ERROR
;

411 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

415 
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]->
XãrC¶tC®lback
 = 
TIM_DMAP”iodEÏp£dC¶t
;

418 
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

421 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_UPDATE
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
ARR
, 
L’gth
);

424 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_UPDATE
);

427 
	`__HAL_TIM_ENABLE
(
htim
);

430  
HAL_OK
;

431 
	}
}

438 
HAL_StusTy³Def
 
	$HAL_TIM_Ba£_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
)

441 
	`as£¹_·¿m
(
	`IS_TIM_DMA_INSTANCE
(
htim
->
In¡ªû
));

444 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_UPDATE
);

447 
	`__HAL_TIM_DISABLE
(
htim
);

450 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

453  
HAL_OK
;

454 
	}
}

488 
HAL_StusTy³Def
 
	$HAL_TIM_OC_In™
(
TIM_HªdËTy³Def
* 
htim
)

491 if(
htim
 =ð
NULL
)

493  
HAL_ERROR
;

497 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

498 
	`as£¹_·¿m
(
	`IS_TIM_COUNTER_MODE
(
htim
->
In™
.
CouÁ”Mode
));

499 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKDIVISION_DIV
(
htim
->
In™
.
ClockDivisiÚ
));

500 
	`as£¹_·¿m
(
	`IS_TIM_PERIOD
(
htim
->
In™
.
P”iod
));

501 
	`as£¹_·¿m
(
	`IS_TIM_PRESCALER
(
htim
->
In™
.
P»sÿËr
));

503 if(
htim
->
S‹
 =ð
HAL_TIM_STATE_RESET
)

506 
htim
->
Lock
 = 
HAL_UNLOCKED
;

509 
	`HAL_TIM_OC_M¥In™
(
htim
);

512 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

515 
	`TIM_Ba£_S‘CÚfig
(
htim
->
In¡ªû
, &htim->
In™
);

518 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

520  
HAL_OK
;

521 
	}
}

528 
HAL_StusTy³Def
 
	$HAL_TIM_OC_DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

531 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

533 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

536 
	`__HAL_TIM_DISABLE
(
htim
);

539 
	`HAL_TIM_OC_M¥DeIn™
(
htim
);

542 
htim
->
S‹
 = 
HAL_TIM_STATE_RESET
;

545 
	`__HAL_UNLOCK
(
htim
);

547  
HAL_OK
;

548 
	}
}

555 
__w—k
 
	$HAL_TIM_OC_M¥In™
(
TIM_HªdËTy³Def
 *
htim
)

558 
	`UNUSED
(
htim
);

563 
	}
}

570 
__w—k
 
	$HAL_TIM_OC_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

573 
	`UNUSED
(
htim
);

578 
	}
}

591 
HAL_StusTy³Def
 
	$HAL_TIM_OC_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

594 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

597 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

600 
	`__HAL_TIM_ENABLE
(
htim
);

603  
HAL_OK
;

604 
	}
}

617 
HAL_StusTy³Def
 
	$HAL_TIM_OC_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

620 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

623 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

626 
	`__HAL_TIM_DISABLE
(
htim
);

629  
HAL_OK
;

630 
	}
}

643 
HAL_StusTy³Def
 
	$HAL_TIM_OC_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

646 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

648 
ChªÃl
)

650 
TIM_CHANNEL_1
:

653 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC1
);

657 
TIM_CHANNEL_2
:

660 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC2
);

664 
TIM_CHANNEL_3
:

667 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC3
);

671 
TIM_CHANNEL_4
:

674 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC4
);

683 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

686 
	`__HAL_TIM_ENABLE
(
htim
);

689  
HAL_OK
;

690 
	}
}

703 
HAL_StusTy³Def
 
	$HAL_TIM_OC_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

706 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

708 
ChªÃl
)

710 
TIM_CHANNEL_1
:

713 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC1
);

717 
TIM_CHANNEL_2
:

720 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC2
);

724 
TIM_CHANNEL_3
:

727 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC3
);

731 
TIM_CHANNEL_4
:

734 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC4
);

743 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

746 
	`__HAL_TIM_DISABLE
(
htim
);

749  
HAL_OK
;

750 
	}
}

765 
HAL_StusTy³Def
 
	$HAL_TIM_OC_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a
, 
ušt16_t
 
L’gth
)

768 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

770 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

772  
HAL_BUSY
;

774 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

776 if(((
ušt32_t
)
pD©a
 =ð0 ) && (
L’gth
 > 0))

778  
HAL_ERROR
;

782 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

785 
ChªÃl
)

787 
TIM_CHANNEL_1
:

790 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

793 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

796 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR1
, 
L’gth
);

799 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

803 
TIM_CHANNEL_2
:

806 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

809 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

812 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR2
, 
L’gth
);

815 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

819 
TIM_CHANNEL_3
:

822 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

825 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

828 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC3
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR3
,
L’gth
);

831 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC3
);

835 
TIM_CHANNEL_4
:

838 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

841 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

844 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC4
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR4
, 
L’gth
);

847 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC4
);

856 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

859 
	`__HAL_TIM_ENABLE
(
htim
);

862  
HAL_OK
;

863 
	}
}

876 
HAL_StusTy³Def
 
	$HAL_TIM_OC_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

879 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

881 
ChªÃl
)

883 
TIM_CHANNEL_1
:

886 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

890 
TIM_CHANNEL_2
:

893 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

897 
TIM_CHANNEL_3
:

900 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC3
);

904 
TIM_CHANNEL_4
:

907 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC4
);

916 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

919 
	`__HAL_TIM_DISABLE
(
htim
);

922 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

925  
HAL_OK
;

926 
	}
}

961 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_In™
(
TIM_HªdËTy³Def
 *
htim
)

964 if(
htim
 =ð
NULL
)

966  
HAL_ERROR
;

970 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

971 
	`as£¹_·¿m
(
	`IS_TIM_COUNTER_MODE
(
htim
->
In™
.
CouÁ”Mode
));

972 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKDIVISION_DIV
(
htim
->
In™
.
ClockDivisiÚ
));

973 
	`as£¹_·¿m
(
	`IS_TIM_PERIOD
(
htim
->
In™
.
P”iod
));

974 
	`as£¹_·¿m
(
	`IS_TIM_PRESCALER
(
htim
->
In™
.
P»sÿËr
));

976 if(
htim
->
S‹
 =ð
HAL_TIM_STATE_RESET
)

979 
htim
->
Lock
 = 
HAL_UNLOCKED
;

982 
	`HAL_TIM_PWM_M¥In™
(
htim
);

986 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

989 
	`TIM_Ba£_S‘CÚfig
(
htim
->
In¡ªû
, &htim->
In™
);

992 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

994  
HAL_OK
;

995 
	}
}

1002 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

1005 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

1007 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

1010 
	`__HAL_TIM_DISABLE
(
htim
);

1013 
	`HAL_TIM_PWM_M¥DeIn™
(
htim
);

1016 
htim
->
S‹
 = 
HAL_TIM_STATE_RESET
;

1019 
	`__HAL_UNLOCK
(
htim
);

1021  
HAL_OK
;

1022 
	}
}

1029 
__w—k
 
	$HAL_TIM_PWM_M¥In™
(
TIM_HªdËTy³Def
 *
htim
)

1032 
	`UNUSED
(
htim
);

1037 
	}
}

1044 
__w—k
 
	$HAL_TIM_PWM_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

1047 
	`UNUSED
(
htim
);

1052 
	}
}

1065 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1068 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1071 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

1074 
	`__HAL_TIM_ENABLE
(
htim
);

1077  
HAL_OK
;

1078 
	}
}

1091 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1094 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1097 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

1100 
	`__HAL_TIM_DISABLE
(
htim
);

1103 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

1106  
HAL_OK
;

1107 
	}
}

1120 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1123 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1125 
ChªÃl
)

1127 
TIM_CHANNEL_1
:

1130 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC1
);

1134 
TIM_CHANNEL_2
:

1137 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC2
);

1141 
TIM_CHANNEL_3
:

1144 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC3
);

1148 
TIM_CHANNEL_4
:

1151 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC4
);

1160 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

1163 
	`__HAL_TIM_ENABLE
(
htim
);

1166  
HAL_OK
;

1167 
	}
}

1180 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_StÝ_IT
 (
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1183 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1185 
ChªÃl
)

1187 
TIM_CHANNEL_1
:

1190 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC1
);

1194 
TIM_CHANNEL_2
:

1197 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC2
);

1201 
TIM_CHANNEL_3
:

1204 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC3
);

1208 
TIM_CHANNEL_4
:

1211 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC4
);

1220 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

1223 
	`__HAL_TIM_DISABLE
(
htim
);

1226  
HAL_OK
;

1227 
	}
}

1243 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a
, 
ušt16_t
 
L’gth
)

1246 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1248 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

1250  
HAL_BUSY
;

1252 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

1254 if(((
ušt32_t
)
pD©a
 =ð0 ) && (
L’gth
 > 0))

1256  
HAL_ERROR
;

1260 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

1263 
ChªÃl
)

1265 
TIM_CHANNEL_1
:

1268 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

1271 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1274 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR1
, 
L’gth
);

1277 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

1281 
TIM_CHANNEL_2
:

1284 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

1287 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1290 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR2
, 
L’gth
);

1293 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

1297 
TIM_CHANNEL_3
:

1300 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

1303 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1306 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC3
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR3
,
L’gth
);

1309 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC3
);

1313 
TIM_CHANNEL_4
:

1316 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

1319 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1322 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC4
], (
ušt32_t
)
pD©a
, (ušt32_t)&htim->
In¡ªû
->
CCR4
, 
L’gth
);

1325 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC4
);

1334 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

1337 
	`__HAL_TIM_ENABLE
(
htim
);

1340  
HAL_OK
;

1341 
	}
}

1354 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1357 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1359 
ChªÃl
)

1361 
TIM_CHANNEL_1
:

1364 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

1368 
TIM_CHANNEL_2
:

1371 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

1375 
TIM_CHANNEL_3
:

1378 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC3
);

1382 
TIM_CHANNEL_4
:

1385 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC4
);

1394 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

1397 
	`__HAL_TIM_DISABLE
(
htim
);

1400 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

1403  
HAL_OK
;

1404 
	}
}

1437 
HAL_StusTy³Def
 
	$HAL_TIM_IC_In™
(
TIM_HªdËTy³Def
 *
htim
)

1440 if(
htim
 =ð
NULL
)

1442  
HAL_ERROR
;

1446 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

1447 
	`as£¹_·¿m
(
	`IS_TIM_COUNTER_MODE
(
htim
->
In™
.
CouÁ”Mode
));

1448 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKDIVISION_DIV
(
htim
->
In™
.
ClockDivisiÚ
));

1449 
	`as£¹_·¿m
(
	`IS_TIM_PERIOD
(
htim
->
In™
.
P”iod
));

1450 
	`as£¹_·¿m
(
	`IS_TIM_PRESCALER
(
htim
->
In™
.
P»sÿËr
));

1452 if(
htim
->
S‹
 =ð
HAL_TIM_STATE_RESET
)

1455 
htim
->
Lock
 = 
HAL_UNLOCKED
;

1458 
	`HAL_TIM_IC_M¥In™
(
htim
);

1462 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

1465 
	`TIM_Ba£_S‘CÚfig
(
htim
->
In¡ªû
, &htim->
In™
);

1468 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

1470  
HAL_OK
;

1471 
	}
}

1478 
HAL_StusTy³Def
 
	$HAL_TIM_IC_DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

1481 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

1483 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

1486 
	`__HAL_TIM_DISABLE
(
htim
);

1489 
	`HAL_TIM_IC_M¥DeIn™
(
htim
);

1492 
htim
->
S‹
 = 
HAL_TIM_STATE_RESET
;

1495 
	`__HAL_UNLOCK
(
htim
);

1497  
HAL_OK
;

1498 
	}
}

1505 
__w—k
 
	$HAL_TIM_IC_M¥In™
(
TIM_HªdËTy³Def
 *
htim
)

1508 
	`UNUSED
(
htim
);

1513 
	}
}

1520 
__w—k
 
	$HAL_TIM_IC_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

1523 
	`UNUSED
(
htim
);

1528 
	}
}

1540 
HAL_StusTy³Def
 
	$HAL_TIM_IC_S¹
 (
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1543 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1546 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

1549 
	`__HAL_TIM_ENABLE
(
htim
);

1552  
HAL_OK
;

1553 
	}
}

1566 
HAL_StusTy³Def
 
	$HAL_TIM_IC_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1569 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1572 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

1575 
	`__HAL_TIM_DISABLE
(
htim
);

1578  
HAL_OK
;

1579 
	}
}

1592 
HAL_StusTy³Def
 
	$HAL_TIM_IC_S¹_IT
 (
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1595 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1597 
ChªÃl
)

1599 
TIM_CHANNEL_1
:

1602 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC1
);

1606 
TIM_CHANNEL_2
:

1609 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC2
);

1613 
TIM_CHANNEL_3
:

1616 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC3
);

1620 
TIM_CHANNEL_4
:

1623 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC4
);

1631 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

1634 
	`__HAL_TIM_ENABLE
(
htim
);

1637  
HAL_OK
;

1638 
	}
}

1651 
HAL_StusTy³Def
 
	$HAL_TIM_IC_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1654 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1656 
ChªÃl
)

1658 
TIM_CHANNEL_1
:

1661 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC1
);

1665 
TIM_CHANNEL_2
:

1668 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC2
);

1672 
TIM_CHANNEL_3
:

1675 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC3
);

1679 
TIM_CHANNEL_4
:

1682 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC4
);

1691 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

1694 
	`__HAL_TIM_DISABLE
(
htim
);

1697  
HAL_OK
;

1698 
	}
}

1713 
HAL_StusTy³Def
 
	$HAL_TIM_IC_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a
, 
ušt16_t
 
L’gth
)

1716 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1717 
	`as£¹_·¿m
(
	`IS_TIM_DMA_CC_INSTANCE
(
htim
->
In¡ªû
));

1719 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

1721  
HAL_BUSY
;

1723 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

1725 if((
pD©a
 =ð0 ) && (
L’gth
 > 0))

1727  
HAL_ERROR
;

1731 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

1735 
ChªÃl
)

1737 
TIM_CHANNEL_1
:

1740 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

1743 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1746 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)&htim->
In¡ªû
->
CCR1
, (ušt32_t)
pD©a
, 
L’gth
);

1749 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

1753 
TIM_CHANNEL_2
:

1756 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

1759 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1762 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)&htim->
In¡ªû
->
CCR2
, (ušt32_t)
pD©a
, 
L’gth
);

1765 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

1769 
TIM_CHANNEL_3
:

1772 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

1775 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1778 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC3
], (
ušt32_t
)&htim->
In¡ªû
->
CCR3
, (ušt32_t)
pD©a
, 
L’gth
);

1781 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC3
);

1785 
TIM_CHANNEL_4
:

1788 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

1791 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

1794 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC4
], (
ušt32_t
)&htim->
In¡ªû
->
CCR4
, (ušt32_t)
pD©a
, 
L’gth
);

1797 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC4
);

1806 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_ENABLE
);

1809 
	`__HAL_TIM_ENABLE
(
htim
);

1812  
HAL_OK
;

1813 
	}
}

1826 
HAL_StusTy³Def
 
	$HAL_TIM_IC_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

1829 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
htim
->
In¡ªû
, 
ChªÃl
));

1830 
	`as£¹_·¿m
(
	`IS_TIM_DMA_CC_INSTANCE
(
htim
->
In¡ªû
));

1832 
ChªÃl
)

1834 
TIM_CHANNEL_1
:

1837 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

1841 
TIM_CHANNEL_2
:

1844 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

1848 
TIM_CHANNEL_3
:

1851 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC3
);

1855 
TIM_CHANNEL_4
:

1858 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC4
);

1867 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
ChªÃl
, 
TIM_CCx_DISABLE
);

1870 
	`__HAL_TIM_DISABLE
(
htim
);

1873 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

1876  
HAL_OK
;

1877 
	}
}

1914 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_In™
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OÃPul£Mode
)

1917 if(
htim
 =ð
NULL
)

1919  
HAL_ERROR
;

1923 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

1924 
	`as£¹_·¿m
(
	`IS_TIM_COUNTER_MODE
(
htim
->
In™
.
CouÁ”Mode
));

1925 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKDIVISION_DIV
(
htim
->
In™
.
ClockDivisiÚ
));

1926 
	`as£¹_·¿m
(
	`IS_TIM_OPM_MODE
(
OÃPul£Mode
));

1927 
	`as£¹_·¿m
(
	`IS_TIM_PERIOD
(
htim
->
In™
.
P”iod
));

1928 
	`as£¹_·¿m
(
	`IS_TIM_PRESCALER
(
htim
->
In™
.
P»sÿËr
));

1930 if(
htim
->
S‹
 =ð
HAL_TIM_STATE_RESET
)

1933 
htim
->
Lock
 = 
HAL_UNLOCKED
;

1936 
	`HAL_TIM_OÃPul£_M¥In™
(
htim
);

1940 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

1943 
	`TIM_Ba£_S‘CÚfig
(
htim
->
In¡ªû
, &htim->
In™
);

1946 
htim
->
In¡ªû
->
CR1
 &ð~
TIM_CR1_OPM
;

1949 
htim
->
In¡ªû
->
CR1
 |ð
OÃPul£Mode
;

1952 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

1954  
HAL_OK
;

1955 
	}
}

1962 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

1965 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

1967 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

1970 
	`__HAL_TIM_DISABLE
(
htim
);

1973 
	`HAL_TIM_OÃPul£_M¥DeIn™
(
htim
);

1976 
htim
->
S‹
 = 
HAL_TIM_STATE_RESET
;

1979 
	`__HAL_UNLOCK
(
htim
);

1981  
HAL_OK
;

1982 
	}
}

1989 
__w—k
 
	$HAL_TIM_OÃPul£_M¥In™
(
TIM_HªdËTy³Def
 *
htim
)

1992 
	`UNUSED
(
htim
);

1997 
	}
}

2004 
__w—k
 
	$HAL_TIM_OÃPul£_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

2007 
	`UNUSED
(
htim
);

2012 
	}
}

2022 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
)

2033 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2034 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2037  
HAL_OK
;

2038 
	}
}

2049 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
)

2057 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2058 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2061 
	`__HAL_TIM_DISABLE
(
htim
);

2064  
HAL_OK
;

2065 
	}
}

2076 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
)

2088 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC1
);

2091 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC2
);

2093 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2094 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2097  
HAL_OK
;

2098 
	}
}

2109 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
OuutChªÃl
)

2112 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC1
);

2115 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC2
);

2122 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2123 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2126 
	`__HAL_TIM_DISABLE
(
htim
);

2129  
HAL_OK
;

2130 
	}
}

2163 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_In™
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_Encod”_In™Ty³Def
* 
sCÚfig
)

2165 
ušt32_t
 
tmpsmü
 = 0;

2166 
ušt32_t
 
tmpccmr1
 = 0;

2167 
ušt32_t
 
tmpcûr
 = 0;

2170 if(
htim
 =ð
NULL
)

2172  
HAL_ERROR
;

2176 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2177 
	`as£¹_·¿m
(
	`IS_TIM_ENCODER_MODE
(
sCÚfig
->
Encod”Mode
));

2178 
	`as£¹_·¿m
(
	`IS_TIM_IC_SELECTION
(
sCÚfig
->
IC1S–eùiÚ
));

2179 
	`as£¹_·¿m
(
	`IS_TIM_IC_SELECTION
(
sCÚfig
->
IC2S–eùiÚ
));

2180 
	`as£¹_·¿m
(
	`IS_TIM_IC_POLARITY
(
sCÚfig
->
IC1PÞ¬™y
));

2181 
	`as£¹_·¿m
(
	`IS_TIM_IC_POLARITY
(
sCÚfig
->
IC2PÞ¬™y
));

2182 
	`as£¹_·¿m
(
	`IS_TIM_IC_PRESCALER
(
sCÚfig
->
IC1P»sÿËr
));

2183 
	`as£¹_·¿m
(
	`IS_TIM_IC_PRESCALER
(
sCÚfig
->
IC2P»sÿËr
));

2184 
	`as£¹_·¿m
(
	`IS_TIM_IC_FILTER
(
sCÚfig
->
IC1Fž‹r
));

2185 
	`as£¹_·¿m
(
	`IS_TIM_IC_FILTER
(
sCÚfig
->
IC2Fž‹r
));

2186 
	`as£¹_·¿m
(
	`IS_TIM_PERIOD
(
htim
->
In™
.
P”iod
));

2187 
	`as£¹_·¿m
(
	`IS_TIM_PRESCALER
(
htim
->
In™
.
P»sÿËr
));

2189 if(
htim
->
S‹
 =ð
HAL_TIM_STATE_RESET
)

2192 
htim
->
Lock
 = 
HAL_UNLOCKED
;

2195 
	`HAL_TIM_Encod”_M¥In™
(
htim
);

2199 
htim
->
S‹
ð
HAL_TIM_STATE_BUSY
;

2202 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_SMS
;

2205 
	`TIM_Ba£_S‘CÚfig
(
htim
->
In¡ªû
, &htim->
In™
);

2208 
tmpsmü
 = 
htim
->
In¡ªû
->
SMCR
;

2211 
tmpccmr1
 = 
htim
->
In¡ªû
->
CCMR1
;

2214 
tmpcûr
 = 
htim
->
In¡ªû
->
CCER
;

2217 
tmpsmü
 |ð
sCÚfig
->
Encod”Mode
;

2220 
tmpccmr1
 &ð~(
TIM_CCMR1_CC1S
 | 
TIM_CCMR1_CC2S
);

2221 
tmpccmr1
 |ð(
sCÚfig
->
IC1S–eùiÚ
 | (sCÚfig->
IC2S–eùiÚ
 << 8));

2224 
tmpccmr1
 &ð~(
TIM_CCMR1_IC1PSC
 | 
TIM_CCMR1_IC2PSC
);

2225 
tmpccmr1
 &ð~(
TIM_CCMR1_IC1F
 | 
TIM_CCMR1_IC2F
);

2226 
tmpccmr1
 |ð
sCÚfig
->
IC1P»sÿËr
 | (sCÚfig->
IC2P»sÿËr
 << 8);

2227 
tmpccmr1
 |ð(
sCÚfig
->
IC1Fž‹r
 << 4è| (sCÚfig->
IC2Fž‹r
 << 12);

2230 
tmpcûr
 &ð~(
TIM_CCER_CC1P
 | 
TIM_CCER_CC2P
);

2231 
tmpcûr
 &ð~(
TIM_CCER_CC1NP
 | 
TIM_CCER_CC2NP
);

2232 
tmpcûr
 |ð
sCÚfig
->
IC1PÞ¬™y
 | (sCÚfig->
IC2PÞ¬™y
 << 4);

2235 
htim
->
In¡ªû
->
SMCR
 = 
tmpsmü
;

2238 
htim
->
In¡ªû
->
CCMR1
 = 
tmpccmr1
;

2241 
htim
->
In¡ªû
->
CCER
 = 
tmpcûr
;

2244 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

2246  
HAL_OK
;

2247 
	}
}

2254 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

2257 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

2259 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

2262 
	`__HAL_TIM_DISABLE
(
htim
);

2265 
	`HAL_TIM_Encod”_M¥DeIn™
(
htim
);

2268 
htim
->
S‹
 = 
HAL_TIM_STATE_RESET
;

2271 
	`__HAL_UNLOCK
(
htim
);

2273  
HAL_OK
;

2274 
	}
}

2282 
__w—k
 
	$HAL_TIM_Encod”_M¥In™
(
TIM_HªdËTy³Def
 *
htim
)

2285 
	`UNUSED
(
htim
);

2290 
	}
}

2298 
__w—k
 
	$HAL_TIM_Encod”_M¥DeIn™
(
TIM_HªdËTy³Def
 *
htim
)

2301 
	`UNUSED
(
htim
);

2306 
	}
}

2318 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_S¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

2321 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2324 
ChªÃl
)

2326 
TIM_CHANNEL_1
:

2328 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2331 
TIM_CHANNEL_2
:

2333 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2338 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2339 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2344 
	`__HAL_TIM_ENABLE
(
htim
);

2347  
HAL_OK
;

2348 
	}
}

2360 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_StÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

2363 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2367 
ChªÃl
)

2369 
TIM_CHANNEL_1
:

2371 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2374 
TIM_CHANNEL_2
:

2376 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2381 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2382 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2387 
	`__HAL_TIM_DISABLE
(
htim
);

2390  
HAL_OK
;

2391 
	}
}

2403 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_S¹_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

2406 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2410 
ChªÃl
)

2412 
TIM_CHANNEL_1
:

2414 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2415 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC1
);

2418 
TIM_CHANNEL_2
:

2420 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2421 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC2
);

2426 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2427 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2428 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC1
);

2429 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_CC2
);

2435 
	`__HAL_TIM_ENABLE
(
htim
);

2438  
HAL_OK
;

2439 
	}
}

2451 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_StÝ_IT
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

2454 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2458 if(
ChªÃl
 =ð
TIM_CHANNEL_1
)

2460 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2463 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC1
);

2465 if(
ChªÃl
 =ð
TIM_CHANNEL_2
)

2467 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2470 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC2
);

2474 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2475 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2478 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC1
);

2479 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_CC2
);

2483 
	`__HAL_TIM_DISABLE
(
htim
);

2486 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

2489  
HAL_OK
;

2490 
	}
}

2505 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_S¹_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ*
pD©a1
, ušt32_ˆ*
pD©a2
, 
ušt16_t
 
L’gth
)

2508 
	`as£¹_·¿m
(
	`IS_TIM_DMA_CC_INSTANCE
(
htim
->
In¡ªû
));

2510 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

2512  
HAL_BUSY
;

2514 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

2516 if((((
pD©a1
 =ð0è|| (
pD©a2
 =ð0è)è&& (
L’gth
 > 0))

2518  
HAL_ERROR
;

2522 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

2526 
ChªÃl
)

2528 
TIM_CHANNEL_1
:

2531 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

2534 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

2537 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)&htim->
In¡ªû
->
CCR1
, (ušt32_ˆ)
pD©a1
, 
L’gth
);

2540 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

2543 
	`__HAL_TIM_ENABLE
(
htim
);

2546 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2550 
TIM_CHANNEL_2
:

2553 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

2556 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
;

2558 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)&htim->
In¡ªû
->
CCR2
, (ušt32_t)
pD©a2
, 
L’gth
);

2561 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

2564 
	`__HAL_TIM_ENABLE
(
htim
);

2567 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2571 
TIM_CHANNEL_ALL
:

2574 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

2577 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

2580 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)&htim->
In¡ªû
->
CCR1
, (ušt32_t)
pD©a1
, 
L’gth
);

2583 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

2586 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

2589 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)&htim->
In¡ªû
->
CCR2
, (ušt32_t)
pD©a2
, 
L’gth
);

2592 
	`__HAL_TIM_ENABLE
(
htim
);

2595 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_ENABLE
);

2596 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_ENABLE
);

2599 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

2601 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

2609  
HAL_OK
;

2610 
	}
}

2622 
HAL_StusTy³Def
 
	$HAL_TIM_Encod”_StÝ_DMA
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

2625 
	`as£¹_·¿m
(
	`IS_TIM_DMA_CC_INSTANCE
(
htim
->
In¡ªû
));

2629 if(
ChªÃl
 =ð
TIM_CHANNEL_1
)

2631 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2634 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

2636 if(
ChªÃl
 =ð
TIM_CHANNEL_2
)

2638 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2641 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

2645 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_1
, 
TIM_CCx_DISABLE
);

2646 
	`TIM_CCxChªÃlCmd
(
htim
->
In¡ªû
, 
TIM_CHANNEL_2
, 
TIM_CCx_DISABLE
);

2649 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC1
);

2650 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_CC2
);

2654 
	`__HAL_TIM_DISABLE
(
htim
);

2657 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

2660  
HAL_OK
;

2661 
	}
}

2685 
	$HAL_TIM_IRQHªdËr
(
TIM_HªdËTy³Def
 *
htim
)

2688 if(
	`__HAL_TIM_GET_FLAG
(
htim
, 
TIM_FLAG_CC1
è!ð
RESET
)

2690 if(
	`__HAL_TIM_GET_IT_SOURCE
(
htim
, 
TIM_IT_CC1
è!=
RESET
)

2693 
	`__HAL_TIM_CLEAR_IT
(
htim
, 
TIM_IT_CC1
);

2694 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_1
;

2697 if((
htim
->
In¡ªû
->
CCMR1
 & 
TIM_CCMR1_CC1S
) != 0x00)

2699 
	`HAL_TIM_IC_C­tu»C®lback
(
htim
);

2704 
	`HAL_TIM_OC_D–ayEÏp£dC®lback
(
htim
);

2705 
	`HAL_TIM_PWM_Pul£FšishedC®lback
(
htim
);

2707 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
;

2712 if(
	`__HAL_TIM_GET_FLAG
(
htim
, 
TIM_FLAG_CC2
è!ð
RESET
)

2714 if(
	`__HAL_TIM_GET_IT_SOURCE
(
htim
, 
TIM_IT_CC2
è!=
RESET
)

2716 
	`__HAL_TIM_CLEAR_IT
(
htim
, 
TIM_IT_CC2
);

2717 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_2
;

2719 if((
htim
->
In¡ªû
->
CCMR1
 & 
TIM_CCMR1_CC2S
) != 0x00)

2721 
	`HAL_TIM_IC_C­tu»C®lback
(
htim
);

2726 
	`HAL_TIM_OC_D–ayEÏp£dC®lback
(
htim
);

2727 
	`HAL_TIM_PWM_Pul£FšishedC®lback
(
htim
);

2729 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
;

2733 if(
	`__HAL_TIM_GET_FLAG
(
htim
, 
TIM_FLAG_CC3
è!ð
RESET
)

2735 if(
	`__HAL_TIM_GET_IT_SOURCE
(
htim
, 
TIM_IT_CC3
è!=
RESET
)

2737 
	`__HAL_TIM_CLEAR_IT
(
htim
, 
TIM_IT_CC3
);

2738 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_3
;

2740 if((
htim
->
In¡ªû
->
CCMR2
 & 
TIM_CCMR2_CC3S
) != 0x00)

2742 
	`HAL_TIM_IC_C­tu»C®lback
(
htim
);

2747 
	`HAL_TIM_OC_D–ayEÏp£dC®lback
(
htim
);

2748 
	`HAL_TIM_PWM_Pul£FšishedC®lback
(
htim
);

2750 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
;

2754 if(
	`__HAL_TIM_GET_FLAG
(
htim
, 
TIM_FLAG_CC4
è!ð
RESET
)

2756 if(
	`__HAL_TIM_GET_IT_SOURCE
(
htim
, 
TIM_IT_CC4
è!=
RESET
)

2758 
	`__HAL_TIM_CLEAR_IT
(
htim
, 
TIM_IT_CC4
);

2759 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_4
;

2761 if((
htim
->
In¡ªû
->
CCMR2
 & 
TIM_CCMR2_CC4S
) != 0x00)

2763 
	`HAL_TIM_IC_C­tu»C®lback
(
htim
);

2768 
	`HAL_TIM_OC_D–ayEÏp£dC®lback
(
htim
);

2769 
	`HAL_TIM_PWM_Pul£FšishedC®lback
(
htim
);

2771 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
;

2775 if(
	`__HAL_TIM_GET_FLAG
(
htim
, 
TIM_FLAG_UPDATE
è!ð
RESET
)

2777 if(
	`__HAL_TIM_GET_IT_SOURCE
(
htim
, 
TIM_IT_UPDATE
è!=
RESET
)

2779 
	`__HAL_TIM_CLEAR_IT
(
htim
, 
TIM_IT_UPDATE
);

2780 
	`HAL_TIM_P”iodEÏp£dC®lback
(
htim
);

2784 if(
	`__HAL_TIM_GET_FLAG
(
htim
, 
TIM_FLAG_TRIGGER
è!ð
RESET
)

2786 if(
	`__HAL_TIM_GET_IT_SOURCE
(
htim
, 
TIM_IT_TRIGGER
è!=
RESET
)

2788 
	`__HAL_TIM_CLEAR_IT
(
htim
, 
TIM_IT_TRIGGER
);

2789 
	`HAL_TIM_Trigg”C®lback
(
htim
);

2792 
	}
}

2828 
HAL_StusTy³Def
 
	$HAL_TIM_OC_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_OC_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
ChªÃl
)

2831 
	`as£¹_·¿m
(
	`IS_TIM_CHANNELS
(
ChªÃl
));

2832 
	`as£¹_·¿m
(
	`IS_TIM_OC_MODE
(
sCÚfig
->
OCMode
));

2833 
	`as£¹_·¿m
(
	`IS_TIM_OC_POLARITY
(
sCÚfig
->
OCPÞ¬™y
));

2836 
	`__HAL_LOCK
(
htim
);

2838 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

2840 
ChªÃl
)

2842 
TIM_CHANNEL_1
:

2844 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

2846 
	`TIM_OC1_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

2850 
TIM_CHANNEL_2
:

2852 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2854 
	`TIM_OC2_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

2858 
TIM_CHANNEL_3
:

2860 
	`as£¹_·¿m
(
	`IS_TIM_CC3_INSTANCE
(
htim
->
In¡ªû
));

2862 
	`TIM_OC3_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

2866 
TIM_CHANNEL_4
:

2868 
	`as£¹_·¿m
(
	`IS_TIM_CC4_INSTANCE
(
htim
->
In¡ªû
));

2870 
	`TIM_OC4_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

2877 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

2879 
	`__HAL_UNLOCK
(
htim
);

2881  
HAL_OK
;

2882 
	}
}

2897 
HAL_StusTy³Def
 
	$HAL_TIM_IC_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_IC_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
ChªÃl
)

2900 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

2901 
	`as£¹_·¿m
(
	`IS_TIM_IC_POLARITY
(
sCÚfig
->
ICPÞ¬™y
));

2902 
	`as£¹_·¿m
(
	`IS_TIM_IC_SELECTION
(
sCÚfig
->
ICS–eùiÚ
));

2903 
	`as£¹_·¿m
(
	`IS_TIM_IC_PRESCALER
(
sCÚfig
->
ICP»sÿËr
));

2904 
	`as£¹_·¿m
(
	`IS_TIM_IC_FILTER
(
sCÚfig
->
ICFž‹r
));

2906 
	`__HAL_LOCK
(
htim
);

2908 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

2910 ià(
ChªÃl
 =ð
TIM_CHANNEL_1
)

2913 
	`TIM_TI1_S‘CÚfig
(
htim
->
In¡ªû
,

2914 
sCÚfig
->
ICPÞ¬™y
,

2915 
sCÚfig
->
ICS–eùiÚ
,

2916 
sCÚfig
->
ICFž‹r
);

2919 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_IC1PSC
;

2922 
htim
->
In¡ªû
->
CCMR1
 |ð
sCÚfig
->
ICP»sÿËr
;

2924 ià(
ChªÃl
 =ð
TIM_CHANNEL_2
)

2927 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

2929 
	`TIM_TI2_S‘CÚfig
(
htim
->
In¡ªû
,

2930 
sCÚfig
->
ICPÞ¬™y
,

2931 
sCÚfig
->
ICS–eùiÚ
,

2932 
sCÚfig
->
ICFž‹r
);

2935 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_IC2PSC
;

2938 
htim
->
In¡ªû
->
CCMR1
 |ð(
sCÚfig
->
ICP»sÿËr
 << 8);

2940 ià(
ChªÃl
 =ð
TIM_CHANNEL_3
)

2943 
	`as£¹_·¿m
(
	`IS_TIM_CC3_INSTANCE
(
htim
->
In¡ªû
));

2945 
	`TIM_TI3_S‘CÚfig
(
htim
->
In¡ªû
,

2946 
sCÚfig
->
ICPÞ¬™y
,

2947 
sCÚfig
->
ICS–eùiÚ
,

2948 
sCÚfig
->
ICFž‹r
);

2951 
htim
->
In¡ªû
->
CCMR2
 &ð~
TIM_CCMR2_IC3PSC
;

2954 
htim
->
In¡ªû
->
CCMR2
 |ð
sCÚfig
->
ICP»sÿËr
;

2959 
	`as£¹_·¿m
(
	`IS_TIM_CC4_INSTANCE
(
htim
->
In¡ªû
));

2961 
	`TIM_TI4_S‘CÚfig
(
htim
->
In¡ªû
,

2962 
sCÚfig
->
ICPÞ¬™y
,

2963 
sCÚfig
->
ICS–eùiÚ
,

2964 
sCÚfig
->
ICFž‹r
);

2967 
htim
->
In¡ªû
->
CCMR2
 &ð~
TIM_CCMR2_IC4PSC
;

2970 
htim
->
In¡ªû
->
CCMR2
 |ð(
sCÚfig
->
ICP»sÿËr
 << 8);

2973 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

2975 
	`__HAL_UNLOCK
(
htim
);

2977  
HAL_OK
;

2978 
	}
}

2993 
HAL_StusTy³Def
 
	$HAL_TIM_PWM_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_OC_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
ChªÃl
)

2995 
	`__HAL_LOCK
(
htim
);

2998 
	`as£¹_·¿m
(
	`IS_TIM_CHANNELS
(
ChªÃl
));

2999 
	`as£¹_·¿m
(
	`IS_TIM_PWM_MODE
(
sCÚfig
->
OCMode
));

3000 
	`as£¹_·¿m
(
	`IS_TIM_OC_POLARITY
(
sCÚfig
->
OCPÞ¬™y
));

3001 
	`as£¹_·¿m
(
	`IS_TIM_FAST_STATE
(
sCÚfig
->
OCFa¡Mode
));

3003 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3005 
ChªÃl
)

3007 
TIM_CHANNEL_1
:

3009 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

3011 
	`TIM_OC1_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

3014 
htim
->
In¡ªû
->
CCMR1
 |ð
TIM_CCMR1_OC1PE
;

3017 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_OC1FE
;

3018 
htim
->
In¡ªû
->
CCMR1
 |ð
sCÚfig
->
OCFa¡Mode
;

3022 
TIM_CHANNEL_2
:

3024 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3026 
	`TIM_OC2_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

3029 
htim
->
In¡ªû
->
CCMR1
 |ð
TIM_CCMR1_OC2PE
;

3032 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_OC2FE
;

3033 
htim
->
In¡ªû
->
CCMR1
 |ð
sCÚfig
->
OCFa¡Mode
 << 8;

3037 
TIM_CHANNEL_3
:

3039 
	`as£¹_·¿m
(
	`IS_TIM_CC3_INSTANCE
(
htim
->
In¡ªû
));

3041 
	`TIM_OC3_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

3044 
htim
->
In¡ªû
->
CCMR2
 |ð
TIM_CCMR2_OC3PE
;

3047 
htim
->
In¡ªû
->
CCMR2
 &ð~
TIM_CCMR2_OC3FE
;

3048 
htim
->
In¡ªû
->
CCMR2
 |ð
sCÚfig
->
OCFa¡Mode
;

3052 
TIM_CHANNEL_4
:

3054 
	`as£¹_·¿m
(
	`IS_TIM_CC4_INSTANCE
(
htim
->
In¡ªû
));

3056 
	`TIM_OC4_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
);

3059 
htim
->
In¡ªû
->
CCMR2
 |ð
TIM_CCMR2_OC4PE
;

3062 
htim
->
In¡ªû
->
CCMR2
 &ð~
TIM_CCMR2_OC4FE
;

3063 
htim
->
In¡ªû
->
CCMR2
 |ð
sCÚfig
->
OCFa¡Mode
 << 8;

3071 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3073 
	`__HAL_UNLOCK
(
htim
);

3075  
HAL_OK
;

3076 
	}
}

3093 
HAL_StusTy³Def
 
	$HAL_TIM_OÃPul£_CÚfigChªÃl
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_OÃPul£_In™Ty³Def
* 
sCÚfig
, 
ušt32_t
 
OuutChªÃl
, ušt32_ˆ
IÅutChªÃl
)

3095 
TIM_OC_In™Ty³Def
 
‹mp1
;

3098 
	`as£¹_·¿m
(
	`IS_TIM_OPM_CHANNELS
(
OuutChªÃl
));

3099 
	`as£¹_·¿m
(
	`IS_TIM_OPM_CHANNELS
(
IÅutChªÃl
));

3101 if(
OuutChªÃl
 !ð
IÅutChªÃl
)

3103 
	`__HAL_LOCK
(
htim
);

3105 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3108 
‹mp1
.
OCMode
 = 
sCÚfig
->OCMode;

3109 
‹mp1
.
Pul£
 = 
sCÚfig
->Pulse;

3110 
‹mp1
.
OCPÞ¬™y
 = 
sCÚfig
->OCPolarity;

3112 
OuutChªÃl
)

3114 
TIM_CHANNEL_1
:

3116 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

3118 
	`TIM_OC1_S‘CÚfig
(
htim
->
In¡ªû
, &
‹mp1
);

3121 
TIM_CHANNEL_2
:

3123 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3125 
	`TIM_OC2_S‘CÚfig
(
htim
->
In¡ªû
, &
‹mp1
);

3131 
IÅutChªÃl
)

3133 
TIM_CHANNEL_1
:

3135 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

3137 
	`TIM_TI1_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
->
ICPÞ¬™y
,

3138 
sCÚfig
->
ICS–eùiÚ
, sCÚfig->
ICFž‹r
);

3141 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_IC1PSC
;

3144 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_TS
;

3145 
htim
->
In¡ªû
->
SMCR
 |ð
TIM_TS_TI1FP1
;

3148 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_SMS
;

3149 
htim
->
In¡ªû
->
SMCR
 |ð
TIM_SLAVEMODE_TRIGGER
;

3152 
TIM_CHANNEL_2
:

3154 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3156 
	`TIM_TI2_S‘CÚfig
(
htim
->
In¡ªû
, 
sCÚfig
->
ICPÞ¬™y
,

3157 
sCÚfig
->
ICS–eùiÚ
, sCÚfig->
ICFž‹r
);

3160 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_IC2PSC
;

3163 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_TS
;

3164 
htim
->
In¡ªû
->
SMCR
 |ð
TIM_TS_TI2FP2
;

3167 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_SMS
;

3168 
htim
->
In¡ªû
->
SMCR
 |ð
TIM_SLAVEMODE_TRIGGER
;

3176 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3178 
	`__HAL_UNLOCK
(
htim
);

3180  
HAL_OK
;

3184  
HAL_ERROR
;

3186 
	}
}

3223 
HAL_StusTy³Def
 
	$HAL_TIM_DMABur¡_Wr™eS¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Ba£Add»ss
, ušt32_ˆ
Bur¡Reque¡Src
,

3224 
ušt32_t
* 
Bur¡Bufãr
, ušt32_ˆ
Bur¡L’gth
)

3227 
	`as£¹_·¿m
(
	`IS_TIM_DMABURST_INSTANCE
(
htim
->
In¡ªû
));

3228 
	`as£¹_·¿m
(
	`IS_TIM_DMA_BASE
(
Bur¡Ba£Add»ss
));

3229 
	`as£¹_·¿m
(
	`IS_TIM_DMA_SOURCE
(
Bur¡Reque¡Src
));

3230 
	`as£¹_·¿m
(
	`IS_TIM_DMA_LENGTH
(
Bur¡L’gth
));

3232 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

3234  
HAL_BUSY
;

3236 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

3238 if((
Bur¡Bufãr
 =ð0 ) && (
Bur¡L’gth
 > 0))

3240  
HAL_ERROR
;

3244 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3247 
Bur¡Reque¡Src
)

3249 
TIM_DMA_UPDATE
:

3252 
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]->
XãrC¶tC®lback
 = 
TIM_DMAP”iodEÏp£dC¶t
;

3255 
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3258 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_UPDATE
], (
ušt32_t
)
Bur¡Bufãr
, (ušt32_t)&htim->
In¡ªû
->
DMAR
, ((
Bur¡L’gth
) >> 8) + 1);

3261 
TIM_DMA_CC1
:

3264 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

3267 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3270 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)
Bur¡Bufãr
, (ušt32_t)&htim->
In¡ªû
->
DMAR
, ((
Bur¡L’gth
) >> 8) + 1);

3273 
TIM_DMA_CC2
:

3276 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

3279 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3282 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)
Bur¡Bufãr
, (ušt32_t)&htim->
In¡ªû
->
DMAR
, ((
Bur¡L’gth
) >> 8) + 1);

3285 
TIM_DMA_CC3
:

3288 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

3291 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3294 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC3
], (
ušt32_t
)
Bur¡Bufãr
, (ušt32_t)&htim->
In¡ªû
->
DMAR
, ((
Bur¡L’gth
) >> 8) + 1);

3297 
TIM_DMA_CC4
:

3300 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrC¶tC®lback
 = 
TIM_DMAD–ayPul£C¶t
;

3303 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3306 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC4
], (
ušt32_t
)
Bur¡Bufãr
, (ušt32_t)&htim->
In¡ªû
->
DMAR
, ((
Bur¡L’gth
) >> 8) + 1);

3309 
TIM_DMA_TRIGGER
:

3312 
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
]->
XãrC¶tC®lback
 = 
TIM_DMATrigg”C¶t
;

3315 
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3318 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
], (
ušt32_t
)
Bur¡Bufãr
, (ušt32_t)&htim->
In¡ªû
->
DMAR
, ((
Bur¡L’gth
) >> 8) + 1);

3325 
htim
->
In¡ªû
->
DCR
 = 
Bur¡Ba£Add»ss
 | 
Bur¡L’gth
;

3328 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
Bur¡Reque¡Src
);

3330 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3333  
HAL_OK
;

3334 
	}
}

3342 
HAL_StusTy³Def
 
	$HAL_TIM_DMABur¡_Wr™eStÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Reque¡Src
)

3345 
	`as£¹_·¿m
(
	`IS_TIM_DMA_SOURCE
(
Bur¡Reque¡Src
));

3348 
Bur¡Reque¡Src
)

3350 
TIM_DMA_UPDATE
:

3352 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]);

3355 
TIM_DMA_CC1
:

3357 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC1
]);

3360 
TIM_DMA_CC2
:

3362 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC2
]);

3365 
TIM_DMA_CC3
:

3367 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC3
]);

3370 
TIM_DMA_CC4
:

3372 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC4
]);

3375 
TIM_DMA_TRIGGER
:

3377 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
]);

3384 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
Bur¡Reque¡Src
);

3387  
HAL_OK
;

3388 
	}
}

3425 
HAL_StusTy³Def
 
	$HAL_TIM_DMABur¡_R—dS¹
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Ba£Add»ss
, ušt32_ˆ
Bur¡Reque¡Src
,

3426 
ušt32_t
 *
Bur¡Bufãr
, ušt32_ˆ
Bur¡L’gth
)

3429 
	`as£¹_·¿m
(
	`IS_TIM_DMABURST_INSTANCE
(
htim
->
In¡ªû
));

3430 
	`as£¹_·¿m
(
	`IS_TIM_DMA_BASE
(
Bur¡Ba£Add»ss
));

3431 
	`as£¹_·¿m
(
	`IS_TIM_DMA_SOURCE
(
Bur¡Reque¡Src
));

3432 
	`as£¹_·¿m
(
	`IS_TIM_DMA_LENGTH
(
Bur¡L’gth
));

3434 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_BUSY
))

3436  
HAL_BUSY
;

3438 if((
htim
->
S‹
 =ð
HAL_TIM_STATE_READY
))

3440 if((
Bur¡Bufãr
 =ð0 ) && (
Bur¡L’gth
 > 0))

3442  
HAL_ERROR
;

3446 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3449 
Bur¡Reque¡Src
)

3451 
TIM_DMA_UPDATE
:

3454 
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]->
XãrC¶tC®lback
 = 
TIM_DMAP”iodEÏp£dC¶t
;

3457 
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3460 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_UPDATE
], (
ušt32_t
)&htim->
In¡ªû
->
DMAR
, (ušt32_t)
Bur¡Bufãr
, ((
Bur¡L’gth
) >> 8) + 1);

3463 
TIM_DMA_CC1
:

3466 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

3469 
htim
->
hdma
[
TIM_DMA_ID_CC1
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3472 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC1
], (
ušt32_t
)&htim->
In¡ªû
->
DMAR
, (ušt32_t)
Bur¡Bufãr
, ((
Bur¡L’gth
) >> 8) + 1);

3475 
TIM_DMA_CC2
:

3478 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

3481 
htim
->
hdma
[
TIM_DMA_ID_CC2
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3484 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC2
], (
ušt32_t
)&htim->
In¡ªû
->
DMAR
, (ušt32_t)
Bur¡Bufãr
, ((
Bur¡L’gth
) >> 8) + 1);

3487 
TIM_DMA_CC3
:

3490 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

3493 
htim
->
hdma
[
TIM_DMA_ID_CC3
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3496 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC3
], (
ušt32_t
)&htim->
In¡ªû
->
DMAR
, (ušt32_t)
Bur¡Bufãr
, ((
Bur¡L’gth
) >> 8) + 1);

3499 
TIM_DMA_CC4
:

3502 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrC¶tC®lback
 = 
TIM_DMAC­tu»C¶t
;

3505 
htim
->
hdma
[
TIM_DMA_ID_CC4
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3508 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_CC4
], (
ušt32_t
)&htim->
In¡ªû
->
DMAR
, (ušt32_t)
Bur¡Bufãr
, ((
Bur¡L’gth
) >> 8) + 1);

3511 
TIM_DMA_TRIGGER
:

3514 
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
]->
XãrC¶tC®lback
 = 
TIM_DMATrigg”C¶t
;

3517 
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
]->
XãrE¼ÜC®lback
 = 
TIM_DMAE¼Ü
 ;

3520 
	`HAL_DMA_S¹_IT
(
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
], (
ušt32_t
)&htim->
In¡ªû
->
DMAR
, (ušt32_t)
Bur¡Bufãr
, ((
Bur¡L’gth
) >> 8) + 1);

3528 
htim
->
In¡ªû
->
DCR
 = 
Bur¡Ba£Add»ss
 | 
Bur¡L’gth
;

3531 
	`__HAL_TIM_ENABLE_DMA
(
htim
, 
Bur¡Reque¡Src
);

3533 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3536  
HAL_OK
;

3537 
	}
}

3545 
HAL_StusTy³Def
 
	$HAL_TIM_DMABur¡_R—dStÝ
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Bur¡Reque¡Src
)

3548 
	`as£¹_·¿m
(
	`IS_TIM_DMA_SOURCE
(
Bur¡Reque¡Src
));

3551 
Bur¡Reque¡Src
)

3553 
TIM_DMA_UPDATE
:

3555 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_UPDATE
]);

3558 
TIM_DMA_CC1
:

3560 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC1
]);

3563 
TIM_DMA_CC2
:

3565 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC2
]);

3568 
TIM_DMA_CC3
:

3570 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC3
]);

3573 
TIM_DMA_CC4
:

3575 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_CC4
]);

3578 
TIM_DMA_TRIGGER
:

3580 
	`HAL_DMA_AbÜt
(
htim
->
hdma
[
TIM_DMA_ID_TRIGGER
]);

3588 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
Bur¡Reque¡Src
);

3591  
HAL_OK
;

3592 
	}
}

3609 
HAL_StusTy³Def
 
	$HAL_TIM_G’”©eEv’t
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Ev’tSourû
)

3612 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

3613 
	`as£¹_·¿m
(
	`IS_TIM_EVENT_SOURCE
(
Ev’tSourû
));

3616 
	`__HAL_LOCK
(
htim
);

3619 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3622 
htim
->
In¡ªû
->
EGR
 = 
Ev’tSourû
;

3625 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3627 
	`__HAL_UNLOCK
(
htim
);

3630  
HAL_OK
;

3631 
	}
}

3646 
HAL_StusTy³Def
 
	$HAL_TIM_CÚfigOC»fCË¬
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_CË¬IÅutCÚfigTy³Def
 * 
sCË¬IÅutCÚfig
, 
ušt32_t
 
ChªÃl
)

3649 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

3650 
	`as£¹_·¿m
(
	`IS_TIM_CHANNELS
(
ChªÃl
));

3651 
	`as£¹_·¿m
(
	`IS_TIM_CLEARINPUT_SOURCE
(
sCË¬IÅutCÚfig
->
CË¬IÅutSourû
));

3652 
	`as£¹_·¿m
(
	`IS_TIM_CLEARINPUT_POLARITY
(
sCË¬IÅutCÚfig
->
CË¬IÅutPÞ¬™y
));

3653 
	`as£¹_·¿m
(
	`IS_TIM_CLEARINPUT_PRESCALER
(
sCË¬IÅutCÚfig
->
CË¬IÅutP»sÿËr
));

3654 
	`as£¹_·¿m
(
	`IS_TIM_CLEARINPUT_FILTER
(
sCË¬IÅutCÚfig
->
CË¬IÅutFž‹r
));

3657 
	`__HAL_LOCK
(
htim
);

3659 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3661 if(
sCË¬IÅutCÚfig
->
CË¬IÅutSourû
 =ð
TIM_CLEARINPUTSOURCE_ETR
)

3663 
	`TIM_ETR_S‘CÚfig
(
htim
->
In¡ªû
,

3664 
sCË¬IÅutCÚfig
->
CË¬IÅutP»sÿËr
,

3665 
sCË¬IÅutCÚfig
->
CË¬IÅutPÞ¬™y
,

3666 
sCË¬IÅutCÚfig
->
CË¬IÅutFž‹r
);

3669 
htim
->
In¡ªû
->
SMCR
 |ð
TIM_SMCR_OCCS
;

3672 
ChªÃl
)

3674 
TIM_CHANNEL_1
:

3676 if(
sCË¬IÅutCÚfig
->
CË¬IÅutS‹
 !ð
RESET
)

3679 
htim
->
In¡ªû
->
CCMR1
 |ð
TIM_CCMR1_OC1CE
;

3684 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_OC1CE
;

3688 
TIM_CHANNEL_2
:

3690 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3691 if(
sCË¬IÅutCÚfig
->
CË¬IÅutS‹
 !ð
RESET
)

3694 
htim
->
In¡ªû
->
CCMR1
 |ð
TIM_CCMR1_OC2CE
;

3699 
htim
->
In¡ªû
->
CCMR1
 &ð~
TIM_CCMR1_OC2CE
;

3703 
TIM_CHANNEL_3
:

3705 
	`as£¹_·¿m
(
	`IS_TIM_CC3_INSTANCE
(
htim
->
In¡ªû
));

3706 if(
sCË¬IÅutCÚfig
->
CË¬IÅutS‹
 !ð
RESET
)

3709 
htim
->
In¡ªû
->
CCMR2
 |ð
TIM_CCMR2_OC3CE
;

3714 
htim
->
In¡ªû
->
CCMR2
 &ð~
TIM_CCMR2_OC3CE
;

3718 
TIM_CHANNEL_4
:

3720 
	`as£¹_·¿m
(
	`IS_TIM_CC4_INSTANCE
(
htim
->
In¡ªû
));

3721 if(
sCË¬IÅutCÚfig
->
CË¬IÅutS‹
 !ð
RESET
)

3724 
htim
->
In¡ªû
->
CCMR2
 |ð
TIM_CCMR2_OC4CE
;

3729 
htim
->
In¡ªû
->
CCMR2
 &ð~
TIM_CCMR2_OC4CE
;

3737 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3739 
	`__HAL_UNLOCK
(
htim
);

3741  
HAL_OK
;

3742 
	}
}

3751 
HAL_StusTy³Def
 
	$HAL_TIM_CÚfigClockSourû
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_ClockCÚfigTy³Def
 * 
sClockSourûCÚfig
)

3753 
ušt32_t
 
tmpsmü
 = 0;

3756 
	`__HAL_LOCK
(
htim
);

3758 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3761 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKSOURCE
(
sClockSourûCÚfig
->
ClockSourû
));

3764 
tmpsmü
 = 
htim
->
In¡ªû
->
SMCR
;

3765 
tmpsmü
 &ð~(
TIM_SMCR_SMS
 | 
TIM_SMCR_TS
);

3766 
tmpsmü
 &ð~(
TIM_SMCR_ETF
 | 
TIM_SMCR_ETPS
 | 
TIM_SMCR_ECE
 | 
TIM_SMCR_ETP
);

3767 
htim
->
In¡ªû
->
SMCR
 = 
tmpsmü
;

3769 
sClockSourûCÚfig
->
ClockSourû
)

3771 
TIM_CLOCKSOURCE_INTERNAL
:

3773 
	`as£¹_·¿m
(
	`IS_TIM_INSTANCE
(
htim
->
In¡ªû
));

3775 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_SMS
;

3779 
TIM_CLOCKSOURCE_ETRMODE1
:

3781 
	`as£¹_·¿m
(
	`IS_TIM_ETR_INSTANCE
(
htim
->
In¡ªû
));

3782 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPRESCALER
(
sClockSourûCÚfig
->
ClockP»sÿËr
));

3783 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPOLARITY
(
sClockSourûCÚfig
->
ClockPÞ¬™y
));

3784 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKFILTER
(
sClockSourûCÚfig
->
ClockFž‹r
));

3786 
	`TIM_ETR_S‘CÚfig
(
htim
->
In¡ªû
,

3787 
sClockSourûCÚfig
->
ClockP»sÿËr
,

3788 
sClockSourûCÚfig
->
ClockPÞ¬™y
,

3789 
sClockSourûCÚfig
->
ClockFž‹r
);

3791 
tmpsmü
 = 
htim
->
In¡ªû
->
SMCR
;

3793 
tmpsmü
 &ð~(
TIM_SMCR_SMS
 | 
TIM_SMCR_TS
);

3795 
tmpsmü
 |ð(
TIM_SLAVEMODE_EXTERNAL1
 | 
TIM_CLOCKSOURCE_ETRMODE1
);

3797 
htim
->
In¡ªû
->
SMCR
 = 
tmpsmü
;

3801 
TIM_CLOCKSOURCE_ETRMODE2
:

3803 
	`as£¹_·¿m
(
	`IS_TIM_ETR_INSTANCE
(
htim
->
In¡ªû
));

3804 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPRESCALER
(
sClockSourûCÚfig
->
ClockP»sÿËr
));

3805 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPOLARITY
(
sClockSourûCÚfig
->
ClockPÞ¬™y
));

3806 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKFILTER
(
sClockSourûCÚfig
->
ClockFž‹r
));

3808 
	`TIM_ETR_S‘CÚfig
(
htim
->
In¡ªû
,

3809 
sClockSourûCÚfig
->
ClockP»sÿËr
,

3810 
sClockSourûCÚfig
->
ClockPÞ¬™y
,

3811 
sClockSourûCÚfig
->
ClockFž‹r
);

3813 
htim
->
In¡ªû
->
SMCR
 |ð
TIM_SMCR_ECE
;

3817 
TIM_CLOCKSOURCE_TI1
:

3819 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

3820 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPOLARITY
(
sClockSourûCÚfig
->
ClockPÞ¬™y
));

3821 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKFILTER
(
sClockSourûCÚfig
->
ClockFž‹r
));

3822 
	`TIM_TI1_CÚfigIÅutSge
(
htim
->
In¡ªû
,

3823 
sClockSourûCÚfig
->
ClockPÞ¬™y
,

3824 
sClockSourûCÚfig
->
ClockFž‹r
);

3825 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_TI1
);

3828 
TIM_CLOCKSOURCE_TI2
:

3830 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3831 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPOLARITY
(
sClockSourûCÚfig
->
ClockPÞ¬™y
));

3832 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKFILTER
(
sClockSourûCÚfig
->
ClockFž‹r
));

3833 
	`TIM_TI2_CÚfigIÅutSge
(
htim
->
In¡ªû
,

3834 
sClockSourûCÚfig
->
ClockPÞ¬™y
,

3835 
sClockSourûCÚfig
->
ClockFž‹r
);

3836 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_TI2
);

3839 
TIM_CLOCKSOURCE_TI1ED
:

3841 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

3842 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKPOLARITY
(
sClockSourûCÚfig
->
ClockPÞ¬™y
));

3843 
	`as£¹_·¿m
(
	`IS_TIM_CLOCKFILTER
(
sClockSourûCÚfig
->
ClockFž‹r
));

3844 
	`TIM_TI1_CÚfigIÅutSge
(
htim
->
In¡ªû
,

3845 
sClockSourûCÚfig
->
ClockPÞ¬™y
,

3846 
sClockSourûCÚfig
->
ClockFž‹r
);

3847 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_TI1ED
);

3850 
TIM_CLOCKSOURCE_ITR0
:

3852 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3853 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_ITR0
);

3856 
TIM_CLOCKSOURCE_ITR1
:

3858 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3859 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_ITR1
);

3862 
TIM_CLOCKSOURCE_ITR2
:

3864 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3865 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_ITR2
);

3868 
TIM_CLOCKSOURCE_ITR3
:

3870 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

3871 
	`TIM_ITRx_S‘CÚfig
(
htim
->
In¡ªû
, 
TIM_CLOCKSOURCE_ITR3
);

3878 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3880 
	`__HAL_UNLOCK
(
htim
);

3882  
HAL_OK
;

3883 
	}
}

3897 
HAL_StusTy³Def
 
	$HAL_TIM_CÚfigTI1IÅut
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
TI1_S–eùiÚ
)

3899 
ušt32_t
 
tmpü2
 = 0;

3902 
	`as£¹_·¿m
(
	`IS_TIM_XOR_INSTANCE
(
htim
->
In¡ªû
));

3903 
	`as£¹_·¿m
(
	`IS_TIM_TI1SELECTION
(
TI1_S–eùiÚ
));

3906 
tmpü2
 = 
htim
->
In¡ªû
->
CR2
;

3909 
tmpü2
 &ð~
TIM_CR2_TI1S
;

3912 
tmpü2
 |ð
TI1_S–eùiÚ
;

3915 
htim
->
In¡ªû
->
CR2
 = 
tmpü2
;

3917  
HAL_OK
;

3918 
	}
}

3929 
HAL_StusTy³Def
 
	$HAL_TIM_SÏveCÚfigSynchrÚiz©iÚ
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_SÏveCÚfigTy³Def
 * 
sSÏveCÚfig
)

3932 
	`as£¹_·¿m
(
	`IS_TIM_SLAVE_INSTANCE
(
htim
->
In¡ªû
));

3933 
	`as£¹_·¿m
(
	`IS_TIM_SLAVE_MODE
(
sSÏveCÚfig
->
SÏveMode
));

3934 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGER_SELECTION
(
sSÏveCÚfig
->
IÅutTrigg”
));

3936 
	`__HAL_LOCK
(
htim
);

3938 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3941 
	`TIM_SÏveTim”_S‘CÚfig
(
htim
, 
sSÏveCÚfig
);

3944 
	`__HAL_TIM_DISABLE_IT
(
htim
, 
TIM_IT_TRIGGER
);

3947 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_TRIGGER
);

3950 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3952 
	`__HAL_UNLOCK
(
htim
);

3954  
HAL_OK
;

3955 
	}
}

3966 
HAL_StusTy³Def
 
	$HAL_TIM_SÏveCÚfigSynchrÚiz©iÚ_IT
(
TIM_HªdËTy³Def
 *
htim
,

3967 
TIM_SÏveCÚfigTy³Def
 * 
sSÏveCÚfig
)

3970 
	`as£¹_·¿m
(
	`IS_TIM_SLAVE_INSTANCE
(
htim
->
In¡ªû
));

3971 
	`as£¹_·¿m
(
	`IS_TIM_SLAVE_MODE
(
sSÏveCÚfig
->
SÏveMode
));

3972 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGER_SELECTION
(
sSÏveCÚfig
->
IÅutTrigg”
));

3974 
	`__HAL_LOCK
(
htim
);

3976 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

3978 
	`TIM_SÏveTim”_S‘CÚfig
(
htim
, 
sSÏveCÚfig
);

3981 
	`__HAL_TIM_ENABLE_IT
(
htim
, 
TIM_IT_TRIGGER
);

3984 
	`__HAL_TIM_DISABLE_DMA
(
htim
, 
TIM_DMA_TRIGGER
);

3986 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

3988 
	`__HAL_UNLOCK
(
htim
);

3990  
HAL_OK
;

3991 
	}
}

4004 
ušt32_t
 
	$HAL_TIM_R—dC­tu»dV®ue
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
ChªÃl
)

4006 
ušt32_t
 
tm´eg
 = 0;

4008 
	`__HAL_LOCK
(
htim
);

4010 
ChªÃl
)

4012 
TIM_CHANNEL_1
:

4015 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

4018 
tm´eg
 = 
htim
->
In¡ªû
->
CCR1
;

4022 
TIM_CHANNEL_2
:

4025 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

4028 
tm´eg
 = 
htim
->
In¡ªû
->
CCR2
;

4033 
TIM_CHANNEL_3
:

4036 
	`as£¹_·¿m
(
	`IS_TIM_CC3_INSTANCE
(
htim
->
In¡ªû
));

4039 
tm´eg
 = 
htim
->
In¡ªû
->
CCR3
;

4044 
TIM_CHANNEL_4
:

4047 
	`as£¹_·¿m
(
	`IS_TIM_CC4_INSTANCE
(
htim
->
In¡ªû
));

4050 
tm´eg
 = 
htim
->
In¡ªû
->
CCR4
;

4059 
	`__HAL_UNLOCK
(
htim
);

4060  
tm´eg
;

4061 
	}
}

4091 
__w—k
 
	$HAL_TIM_P”iodEÏp£dC®lback
(
TIM_HªdËTy³Def
 *
htim
)

4094 
	`UNUSED
(
htim
);

4100 
	}
}

4106 
__w—k
 
	$HAL_TIM_OC_D–ayEÏp£dC®lback
(
TIM_HªdËTy³Def
 *
htim
)

4109 
	`UNUSED
(
htim
);

4114 
	}
}

4120 
__w—k
 
	$HAL_TIM_IC_C­tu»C®lback
(
TIM_HªdËTy³Def
 *
htim
)

4123 
	`UNUSED
(
htim
);

4128 
	}
}

4135 
__w—k
 
	$HAL_TIM_PWM_Pul£FšishedC®lback
(
TIM_HªdËTy³Def
 *
htim
)

4138 
	`UNUSED
(
htim
);

4143 
	}
}

4150 
__w—k
 
	$HAL_TIM_Trigg”C®lback
(
TIM_HªdËTy³Def
 *
htim
)

4153 
	`UNUSED
(
htim
);

4158 
	}
}

4165 
__w—k
 
	$HAL_TIM_E¼ÜC®lback
(
TIM_HªdËTy³Def
 *
htim
)

4168 
	`UNUSED
(
htim
);

4173 
	}
}

4199 
HAL_TIM_S‹Ty³Def
 
	$HAL_TIM_Ba£_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
)

4201  
htim
->
S‹
;

4202 
	}
}

4209 
HAL_TIM_S‹Ty³Def
 
	$HAL_TIM_OC_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
)

4211  
htim
->
S‹
;

4212 
	}
}

4219 
HAL_TIM_S‹Ty³Def
 
	$HAL_TIM_PWM_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
)

4221  
htim
->
S‹
;

4222 
	}
}

4229 
HAL_TIM_S‹Ty³Def
 
	$HAL_TIM_IC_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
)

4231  
htim
->
S‹
;

4232 
	}
}

4239 
HAL_TIM_S‹Ty³Def
 
	$HAL_TIM_OÃPul£_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
)

4241  
htim
->
S‹
;

4242 
	}
}

4249 
HAL_TIM_S‹Ty³Def
 
	$HAL_TIM_Encod”_G‘S‹
(
TIM_HªdËTy³Def
 *
htim
)

4251  
htim
->
S‹
;

4252 
	}
}

4262 
	$TIM_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
)

4264 
TIM_HªdËTy³Def
* 
htim
 = ( TIM_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

4266 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

4268 
	`HAL_TIM_E¼ÜC®lback
(
htim
);

4269 
	}
}

4277 
	$TIM_DMAD–ayPul£C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

4279 
TIM_HªdËTy³Def
* 
htim
 = ( TIM_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

4281 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

4283 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC1
])

4285 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_1
;

4287 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC2
])

4289 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_2
;

4291 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC3
])

4293 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_3
;

4295 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC4
])

4297 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_4
;

4299 
	`HAL_TIM_PWM_Pul£FšishedC®lback
(
htim
);

4301 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
;

4302 
	}
}

4309 
	$TIM_DMAC­tu»C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

4311 
TIM_HªdËTy³Def
* 
htim
 = ( TIM_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

4313 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

4315 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC1
])

4317 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_1
;

4319 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC2
])

4321 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_2
;

4323 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC3
])

4325 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_3
;

4327 ià(
hdma
 =ð
htim
->hdma[
TIM_DMA_ID_CC4
])

4329 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_4
;

4332 
	`HAL_TIM_IC_C­tu»C®lback
(
htim
);

4334 
htim
->
ChªÃl
 = 
HAL_TIM_ACTIVE_CHANNEL_CLEARED
;

4335 
	}
}

4357 
	$TIM_DMAP”iodEÏp£dC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

4359 
TIM_HªdËTy³Def
* 
htim
 = ( TIM_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

4361 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

4363 
	`HAL_TIM_P”iodEÏp£dC®lback
(
htim
);

4364 
	}
}

4372 
	$TIM_DMATrigg”C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

4374 
TIM_HªdËTy³Def
* 
htim
 = ( TIM_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

4376 
htim
->
S‹
ð
HAL_TIM_STATE_READY
;

4378 
	`HAL_TIM_Trigg”C®lback
(
htim
);

4379 
	}
}

4387 
	$TIM_Ba£_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_Ba£_In™Ty³Def
 *
SŒuùu»
)

4389 
ušt32_t
 
tmpü1
 = 0;

4390 
tmpü1
 = 
TIMx
->
CR1
;

4393 if(
	`IS_TIM_CC1_INSTANCE
(
TIMx
è!ð
RESET
)

4396 
tmpü1
 &ð~(
TIM_CR1_DIR
 | 
TIM_CR1_CMS
);

4397 
tmpü1
 |ð
SŒuùu»
->
CouÁ”Mode
;

4400 if(
	`IS_TIM_CC1_INSTANCE
(
TIMx
è!ð
RESET
)

4403 
tmpü1
 &ð~
TIM_CR1_CKD
;

4404 
tmpü1
 |ð(
ušt32_t
)
SŒuùu»
->
ClockDivisiÚ
;

4407 
TIMx
->
CR1
 = 
tmpü1
;

4410 
TIMx
->
ARR
 = (
ušt32_t
)
SŒuùu»
->
P”iod
 ;

4413 
TIMx
->
PSC
 = (
ušt32_t
)
SŒuùu»
->
P»sÿËr
;

4416 
TIMx
->
EGR
 = 
TIM_EGR_UG
;

4417 
	}
}

4425 
	$TIM_OC1_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
)

4427 
ušt32_t
 
tmpccmrx
 = 0;

4428 
ušt32_t
 
tmpcûr
 = 0;

4429 
ušt32_t
 
tmpü2
 = 0;

4432 
TIMx
->
CCER
 &ð~
TIM_CCER_CC1E
;

4435 
tmpcûr
 = 
TIMx
->
CCER
;

4437 
tmpü2
 = 
TIMx
->
CR2
;

4440 
tmpccmrx
 = 
TIMx
->
CCMR1
;

4443 
tmpccmrx
 &ð~
TIM_CCMR1_OC1M
;

4444 
tmpccmrx
 &ð~
TIM_CCMR1_CC1S
;

4446 
tmpccmrx
 |ð
OC_CÚfig
->
OCMode
;

4449 
tmpcûr
 &ð~
TIM_CCER_CC1P
;

4451 
tmpcûr
 |ð
OC_CÚfig
->
OCPÞ¬™y
;

4454 
TIMx
->
CR2
 = 
tmpü2
;

4457 
TIMx
->
CCMR1
 = 
tmpccmrx
;

4460 
TIMx
->
CCR1
 = 
OC_CÚfig
->
Pul£
;

4463 
TIMx
->
CCER
 = 
tmpcûr
;

4464 
	}
}

4472 
	$TIM_OC2_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
)

4474 
ušt32_t
 
tmpccmrx
 = 0;

4475 
ušt32_t
 
tmpcûr
 = 0;

4476 
ušt32_t
 
tmpü2
 = 0;

4479 
TIMx
->
CCER
 &ð~
TIM_CCER_CC2E
;

4482 
tmpcûr
 = 
TIMx
->
CCER
;

4484 
tmpü2
 = 
TIMx
->
CR2
;

4487 
tmpccmrx
 = 
TIMx
->
CCMR1
;

4490 
tmpccmrx
 &ð~
TIM_CCMR1_OC2M
;

4491 
tmpccmrx
 &ð~
TIM_CCMR1_CC2S
;

4494 
tmpccmrx
 |ð(
OC_CÚfig
->
OCMode
 << 8);

4497 
tmpcûr
 &ð~
TIM_CCER_CC2P
;

4499 
tmpcûr
 |ð(
OC_CÚfig
->
OCPÞ¬™y
 << 4);

4502 
TIMx
->
CR2
 = 
tmpü2
;

4505 
TIMx
->
CCMR1
 = 
tmpccmrx
;

4508 
TIMx
->
CCR2
 = 
OC_CÚfig
->
Pul£
;

4511 
TIMx
->
CCER
 = 
tmpcûr
;

4512 
	}
}

4520 
	$TIM_OC3_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
)

4522 
ušt32_t
 
tmpccmrx
 = 0;

4523 
ušt32_t
 
tmpcûr
 = 0;

4524 
ušt32_t
 
tmpü2
 = 0;

4527 
TIMx
->
CCER
 &ð~
TIM_CCER_CC3E
;

4530 
tmpcûr
 = 
TIMx
->
CCER
;

4532 
tmpü2
 = 
TIMx
->
CR2
;

4535 
tmpccmrx
 = 
TIMx
->
CCMR2
;

4538 
tmpccmrx
 &ð~
TIM_CCMR2_OC3M
;

4539 
tmpccmrx
 &ð~
TIM_CCMR2_CC3S
;

4541 
tmpccmrx
 |ð
OC_CÚfig
->
OCMode
;

4544 
tmpcûr
 &ð~
TIM_CCER_CC3P
;

4546 
tmpcûr
 |ð(
OC_CÚfig
->
OCPÞ¬™y
 << 8);

4549 
TIMx
->
CR2
 = 
tmpü2
;

4552 
TIMx
->
CCMR2
 = 
tmpccmrx
;

4555 
TIMx
->
CCR3
 = 
OC_CÚfig
->
Pul£
;

4558 
TIMx
->
CCER
 = 
tmpcûr
;

4559 
	}
}

4567 
	$TIM_OC4_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
TIM_OC_In™Ty³Def
 *
OC_CÚfig
)

4569 
ušt32_t
 
tmpccmrx
 = 0;

4570 
ušt32_t
 
tmpcûr
 = 0;

4571 
ušt32_t
 
tmpü2
 = 0;

4574 
TIMx
->
CCER
 &ð~
TIM_CCER_CC4E
;

4577 
tmpcûr
 = 
TIMx
->
CCER
;

4579 
tmpü2
 = 
TIMx
->
CR2
;

4582 
tmpccmrx
 = 
TIMx
->
CCMR2
;

4585 
tmpccmrx
 &ð~
TIM_CCMR2_OC4M
;

4586 
tmpccmrx
 &ð~
TIM_CCMR2_CC4S
;

4589 
tmpccmrx
 |ð(
OC_CÚfig
->
OCMode
 << 8);

4592 
tmpcûr
 &ð~
TIM_CCER_CC4P
;

4594 
tmpcûr
 |ð(
OC_CÚfig
->
OCPÞ¬™y
 << 12);

4597 
TIMx
->
CR2
 = 
tmpü2
;

4600 
TIMx
->
CCMR2
 = 
tmpccmrx
;

4603 
TIMx
->
CCR4
 = 
OC_CÚfig
->
Pul£
;

4606 
TIMx
->
CCER
 = 
tmpcûr
;

4607 
	}
}

4626 
	$TIM_TI1_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
,

4627 
ušt32_t
 
TIM_ICFž‹r
)

4629 
ušt32_t
 
tmpccmr1
 = 0;

4630 
ušt32_t
 
tmpcûr
 = 0;

4633 
TIMx
->
CCER
 &ð~
TIM_CCER_CC1E
;

4634 
tmpccmr1
 = 
TIMx
->
CCMR1
;

4635 
tmpcûr
 = 
TIMx
->
CCER
;

4638 if(
	`IS_TIM_CC2_INSTANCE
(
TIMx
è!ð
RESET
)

4640 
tmpccmr1
 &ð~
TIM_CCMR1_CC1S
;

4641 
tmpccmr1
 |ð
TIM_ICS–eùiÚ
;

4645 
tmpccmr1
 &ð~
TIM_CCMR1_CC1S
;

4646 
tmpccmr1
 |ð
TIM_CCMR1_CC1S_0
;

4650 
tmpccmr1
 &ð~
TIM_CCMR1_IC1F
;

4651 
tmpccmr1
 |ð((
TIM_ICFž‹r
 << 4è& 
TIM_CCMR1_IC1F
);

4654 
tmpcûr
 &ð~(
TIM_CCER_CC1P
 | 
TIM_CCER_CC1NP
);

4655 
tmpcûr
 |ð(
TIM_ICPÞ¬™y
 & (
TIM_CCER_CC1P
 | 
TIM_CCER_CC1NP
));

4658 
TIMx
->
CCMR1
 = 
tmpccmr1
;

4659 
TIMx
->
CCER
 = 
tmpcûr
;

4660 
	}
}

4674 
	$TIM_TI1_CÚfigIÅutSge
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICFž‹r
)

4676 
ušt32_t
 
tmpccmr1
 = 0;

4677 
ušt32_t
 
tmpcûr
 = 0;

4680 
tmpcûr
 = 
TIMx
->
CCER
;

4681 
TIMx
->
CCER
 &ð~
TIM_CCER_CC1E
;

4682 
tmpccmr1
 = 
TIMx
->
CCMR1
;

4685 
tmpccmr1
 &ð~
TIM_CCMR1_IC1F
;

4686 
tmpccmr1
 |ð(
TIM_ICFž‹r
 << 4);

4689 
tmpcûr
 &ð~(
TIM_CCER_CC1P
 | 
TIM_CCER_CC1NP
);

4690 
tmpcûr
 |ð
TIM_ICPÞ¬™y
;

4693 
TIMx
->
CCMR1
 = 
tmpccmr1
;

4694 
TIMx
->
CCER
 = 
tmpcûr
;

4695 
	}
}

4714 
	$TIM_TI2_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
,

4715 
ušt32_t
 
TIM_ICFž‹r
)

4717 
ušt32_t
 
tmpccmr1
 = 0;

4718 
ušt32_t
 
tmpcûr
 = 0;

4721 
TIMx
->
CCER
 &ð~
TIM_CCER_CC2E
;

4722 
tmpccmr1
 = 
TIMx
->
CCMR1
;

4723 
tmpcûr
 = 
TIMx
->
CCER
;

4726 
tmpccmr1
 &ð~
TIM_CCMR1_CC2S
;

4727 
tmpccmr1
 |ð(
TIM_ICS–eùiÚ
 << 8);

4730 
tmpccmr1
 &ð~
TIM_CCMR1_IC2F
;

4731 
tmpccmr1
 |ð((
TIM_ICFž‹r
 << 12è& 
TIM_CCMR1_IC2F
);

4734 
tmpcûr
 &ð~(
TIM_CCER_CC2P
 | 
TIM_CCER_CC2NP
);

4735 
tmpcûr
 |ð((
TIM_ICPÞ¬™y
 << 4è& (
TIM_CCER_CC2P
 | 
TIM_CCER_CC2NP
));

4738 
TIMx
->
CCMR1
 = 
tmpccmr1
 ;

4739 
TIMx
->
CCER
 = 
tmpcûr
;

4740 
	}
}

4754 
	$TIM_TI2_CÚfigIÅutSge
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICFž‹r
)

4756 
ušt32_t
 
tmpccmr1
 = 0;

4757 
ušt32_t
 
tmpcûr
 = 0;

4760 
TIMx
->
CCER
 &ð~
TIM_CCER_CC2E
;

4761 
tmpccmr1
 = 
TIMx
->
CCMR1
;

4762 
tmpcûr
 = 
TIMx
->
CCER
;

4765 
tmpccmr1
 &ð~
TIM_CCMR1_IC2F
;

4766 
tmpccmr1
 |ð(
TIM_ICFž‹r
 << 12);

4769 
tmpcûr
 &ð~(
TIM_CCER_CC2P
 | 
TIM_CCER_CC2NP
);

4770 
tmpcûr
 |ð(
TIM_ICPÞ¬™y
 << 4);

4773 
TIMx
->
CCMR1
 = 
tmpccmr1
 ;

4774 
TIMx
->
CCER
 = 
tmpcûr
;

4775 
	}
}

4794 
	$TIM_TI3_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
,

4795 
ušt32_t
 
TIM_ICFž‹r
)

4797 
ušt32_t
 
tmpccmr2
 = 0;

4798 
ušt32_t
 
tmpcûr
 = 0;

4801 
TIMx
->
CCER
 &ð~
TIM_CCER_CC3E
;

4802 
tmpccmr2
 = 
TIMx
->
CCMR2
;

4803 
tmpcûr
 = 
TIMx
->
CCER
;

4806 
tmpccmr2
 &ð~
TIM_CCMR2_CC3S
;

4807 
tmpccmr2
 |ð
TIM_ICS–eùiÚ
;

4810 
tmpccmr2
 &ð~
TIM_CCMR2_IC3F
;

4811 
tmpccmr2
 |ð((
TIM_ICFž‹r
 << 4è& 
TIM_CCMR2_IC3F
);

4814 
tmpcûr
 &ð~(
TIM_CCER_CC3P
 | 
TIM_CCER_CC3NP
);

4815 
tmpcûr
 |ð((
TIM_ICPÞ¬™y
 << 8è& (
TIM_CCER_CC3P
 | 
TIM_CCER_CC3NP
));

4818 
TIMx
->
CCMR2
 = 
tmpccmr2
;

4819 
TIMx
->
CCER
 = 
tmpcûr
;

4820 
	}
}

4839 
	$TIM_TI4_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt32_t
 
TIM_ICPÞ¬™y
, ušt32_ˆ
TIM_ICS–eùiÚ
,

4840 
ušt32_t
 
TIM_ICFž‹r
)

4842 
ušt32_t
 
tmpccmr2
 = 0;

4843 
ušt32_t
 
tmpcûr
 = 0;

4846 
TIMx
->
CCER
 &ð~
TIM_CCER_CC4E
;

4847 
tmpccmr2
 = 
TIMx
->
CCMR2
;

4848 
tmpcûr
 = 
TIMx
->
CCER
;

4851 
tmpccmr2
 &ð~
TIM_CCMR2_CC4S
;

4852 
tmpccmr2
 |ð(
TIM_ICS–eùiÚ
 << 8);

4855 
tmpccmr2
 &ð~
TIM_CCMR2_IC4F
;

4856 
tmpccmr2
 |ð((
TIM_ICFž‹r
 << 12è& 
TIM_CCMR2_IC4F
);

4859 
tmpcûr
 &ð~(
TIM_CCER_CC4P
 | 
TIM_CCER_CC4NP
);

4860 
tmpcûr
 |ð((
TIM_ICPÞ¬™y
 << 12è& (
TIM_CCER_CC4P
 | 
TIM_CCER_CC4NP
));

4863 
TIMx
->
CCMR2
 = 
tmpccmr2
;

4864 
TIMx
->
CCER
 = 
tmpcûr
 ;

4865 
	}
}

4882 
	$TIM_ITRx_S‘CÚfig
(
TIM_Ty³Def
 *
TIMx
, 
ušt16_t
 
IÅutTrigg”Sourû
)

4884 
ušt32_t
 
tmpsmü
 = 0;

4887 
tmpsmü
 = 
TIMx
->
SMCR
;

4889 
tmpsmü
 &ð~
TIM_SMCR_TS
;

4891 
tmpsmü
 |ð
IÅutTrigg”Sourû
 | 
TIM_SLAVEMODE_EXTERNAL1
;

4893 
TIMx
->
SMCR
 = 
tmpsmü
;

4894 
	}
}

4912 
	$TIM_ETR_S‘CÚfig
(
TIM_Ty³Def
* 
TIMx
, 
ušt32_t
 
TIM_ExtTRGP»sÿËr
,

4913 
ušt32_t
 
TIM_ExtTRGPÞ¬™y
, ušt32_ˆ
ExtTRGFž‹r
)

4915 
ušt32_t
 
tmpsmü
 = 0;

4917 
tmpsmü
 = 
TIMx
->
SMCR
;

4920 
tmpsmü
 &ð~(
TIM_SMCR_ETF
 | 
TIM_SMCR_ETPS
 | 
TIM_SMCR_ECE
 | 
TIM_SMCR_ETP
);

4923 
tmpsmü
 |ð(
ušt32_t
)(
TIM_ExtTRGP»sÿËr
 | (
TIM_ExtTRGPÞ¬™y
 | (
ExtTRGFž‹r
 << 8)));

4926 
TIMx
->
SMCR
 = 
tmpsmü
;

4927 
	}
}

4942 
	$TIM_CCxChªÃlCmd
(
TIM_Ty³Def
* 
TIMx
, 
ušt32_t
 
ChªÃl
, ušt32_ˆ
ChªÃlS‹
)

4944 
ušt32_t
 
tmp
 = 0;

4947 
	`as£¹_·¿m
(
	`IS_TIM_CCX_INSTANCE
(
TIMx
,
ChªÃl
));

4949 
tmp
 = 
TIM_CCER_CC1E
 << 
ChªÃl
;

4952 
TIMx
->
CCER
 &ð~
tmp
;

4955 
TIMx
->
CCER
 |ð(
ušt32_t
)(
ChªÃlS‹
 << 
ChªÃl
);

4956 
	}
}

4966 
	$TIM_SÏveTim”_S‘CÚfig
(
TIM_HªdËTy³Def
 *
htim
,

4967 
TIM_SÏveCÚfigTy³Def
 * 
sSÏveCÚfig
)

4969 
ušt32_t
 
tmpsmü
 = 0;

4970 
ušt32_t
 
tmpccmr1
 = 0;

4971 
ušt32_t
 
tmpcûr
 = 0;

4974 
tmpsmü
 = 
htim
->
In¡ªû
->
SMCR
;

4977 
tmpsmü
 &ð~
TIM_SMCR_TS
;

4979 
tmpsmü
 |ð
sSÏveCÚfig
->
IÅutTrigg”
;

4982 
tmpsmü
 &ð~
TIM_SMCR_SMS
;

4984 
tmpsmü
 |ð
sSÏveCÚfig
->
SÏveMode
;

4987 
htim
->
In¡ªû
->
SMCR
 = 
tmpsmü
;

4990 
sSÏveCÚfig
->
IÅutTrigg”
)

4992 
TIM_TS_ETRF
:

4995 
	`as£¹_·¿m
(
	`IS_TIM_ETR_INSTANCE
(
htim
->
In¡ªû
));

4996 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERPRESCALER
(
sSÏveCÚfig
->
Trigg”P»sÿËr
));

4997 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERPOLARITY
(
sSÏveCÚfig
->
Trigg”PÞ¬™y
));

4998 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERFILTER
(
sSÏveCÚfig
->
Trigg”Fž‹r
));

5000 
	`TIM_ETR_S‘CÚfig
(
htim
->
In¡ªû
,

5001 
sSÏveCÚfig
->
Trigg”P»sÿËr
,

5002 
sSÏveCÚfig
->
Trigg”PÞ¬™y
,

5003 
sSÏveCÚfig
->
Trigg”Fž‹r
);

5007 
TIM_TS_TI1F_ED
:

5010 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

5011 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERFILTER
(
sSÏveCÚfig
->
Trigg”Fž‹r
));

5014 
tmpcûr
 = 
htim
->
In¡ªû
->
CCER
;

5015 
htim
->
In¡ªû
->
CCER
 &ð~
TIM_CCER_CC1E
;

5016 
tmpccmr1
 = 
htim
->
In¡ªû
->
CCMR1
;

5019 
tmpccmr1
 &ð~
TIM_CCMR1_IC1F
;

5020 
tmpccmr1
 |ð((
sSÏveCÚfig
->
Trigg”Fž‹r
) << 4);

5023 
htim
->
In¡ªû
->
CCMR1
 = 
tmpccmr1
;

5024 
htim
->
In¡ªû
->
CCER
 = 
tmpcûr
;

5029 
TIM_TS_TI1FP1
:

5032 
	`as£¹_·¿m
(
	`IS_TIM_CC1_INSTANCE
(
htim
->
In¡ªû
));

5033 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERPOLARITY
(
sSÏveCÚfig
->
Trigg”PÞ¬™y
));

5034 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERFILTER
(
sSÏveCÚfig
->
Trigg”Fž‹r
));

5037 
	`TIM_TI1_CÚfigIÅutSge
(
htim
->
In¡ªû
,

5038 
sSÏveCÚfig
->
Trigg”PÞ¬™y
,

5039 
sSÏveCÚfig
->
Trigg”Fž‹r
);

5043 
TIM_TS_TI2FP2
:

5046 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

5047 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERPOLARITY
(
sSÏveCÚfig
->
Trigg”PÞ¬™y
));

5048 
	`as£¹_·¿m
(
	`IS_TIM_TRIGGERFILTER
(
sSÏveCÚfig
->
Trigg”Fž‹r
));

5051 
	`TIM_TI2_CÚfigIÅutSge
(
htim
->
In¡ªû
,

5052 
sSÏveCÚfig
->
Trigg”PÞ¬™y
,

5053 
sSÏveCÚfig
->
Trigg”Fž‹r
);

5057 
TIM_TS_ITR0
:

5060 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

5064 
TIM_TS_ITR1
:

5067 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

5071 
TIM_TS_ITR2
:

5074 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

5078 
TIM_TS_ITR3
:

5081 
	`as£¹_·¿m
(
	`IS_TIM_CC2_INSTANCE
(
htim
->
In¡ªû
));

5088 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_tim_ex.c

86 
	~"¡m32l0xx_h®.h
"

97 #ifdeà
HAL_TIM_MODULE_ENABLED


127 
HAL_StusTy³Def
 
	$HAL_TIMEx_Ma¡”CÚfigSynchrÚiz©iÚ
(
TIM_HªdËTy³Def
 *
htim
, 
TIM_Ma¡”CÚfigTy³Def
 * 
sMa¡”CÚfig
)

130 
	`as£¹_·¿m
(
	`IS_TIM_MASTER_INSTANCE
(
htim
->
In¡ªû
));

131 
	`as£¹_·¿m
(
	`IS_TIM_TRGO_SOURCE
(
sMa¡”CÚfig
->
Ma¡”OuutTrigg”
));

132 
	`as£¹_·¿m
(
	`IS_TIM_MSM_STATE
(
sMa¡”CÚfig
->
Ma¡”SÏveMode
));

134 
	`__HAL_LOCK
(
htim
);

137 
htim
->
S‹
 = 
HAL_TIM_STATE_BUSY
;

140 
htim
->
In¡ªû
->
CR2
 &ð~
TIM_CR2_MMS
;

142 
htim
->
In¡ªû
->
CR2
 |ð
sMa¡”CÚfig
->
Ma¡”OuutTrigg”
;

145 
htim
->
In¡ªû
->
SMCR
 &ð~
TIM_SMCR_MSM
;

147 
htim
->
In¡ªû
->
SMCR
 |ð
sMa¡”CÚfig
->
Ma¡”SÏveMode
;

149 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

151 
	`__HAL_UNLOCK
(
htim
);

153  
HAL_OK
;

154 
	}
}

157 #ià
defšed
 (
STM32L071xx
è|| defšed (
STM32L072xx
è|| defšed (
STM32L073xx
) \

158 || 
defšed
 (
STM32L081xx
è|| defšed (
STM32L082xx
è|| 
	$defšed
 (
STM32L083xx
)

252 #–ià
	`defšed
 (
STM32L031xx
è|| defšed (
STM32L041xx
)

313 #–ià
	`defšed
 (
STM32L011xx
è|| defšed (
STM32L021xx
)

432 
HAL_StusTy³Def
 
	$HAL_TIMEx_Rem­CÚfig
(
TIM_HªdËTy³Def
 *
htim
, 
ušt32_t
 
Rem­
)

435 
	`__HAL_LOCK
(
htim
);

438 
	`as£¹_·¿m
(
	`IS_TIM_REMAP
(
htim
->
In¡ªû
,
Rem­
));

441 
htim
->
In¡ªû
->
OR
 = 
Rem­
;

443 
htim
->
S‹
 = 
HAL_TIM_STATE_READY
;

445 
	`__HAL_UNLOCK
(
htim
);

447  
HAL_OK
;

448 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_uart.c

157 
	~"¡m32l0xx_h®.h
"

163 #ifdeà
HAL_UART_MODULE_ENABLED


176 
	#UART_TIMEOUT_VALUE
 ((
ušt32_t
è22000)

	)

177 
	#UART_CR1_FIELDS
 ((
ušt32_t
)(
USART_CR1_M
 | 
USART_CR1_PCE
 | 
USART_CR1_PS
 | \

178 
USART_CR1_TE
 | 
USART_CR1_RE
 | 
USART_CR1_OVER8
))

	)

182 
UART_DMAT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
);

183 
UART_DMATxH®fC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

184 
UART_DMAReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

185 
UART_DMARxH®fC¶t
(
DMA_HªdËTy³Def
 *
hdma
);

186 
UART_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
);

187 
HAL_StusTy³Def
 
UART_T¿nsm™_IT
(
UART_HªdËTy³Def
 *
hu¬t
);

188 
HAL_StusTy³Def
 
UART_EndT¿nsm™_IT
(
UART_HªdËTy³Def
 *
hu¬t
);

189 
HAL_StusTy³Def
 
UART_Reûive_IT
(
UART_HªdËTy³Def
 *
hu¬t
);

262 
HAL_StusTy³Def
 
	$HAL_UART_In™
(
UART_HªdËTy³Def
 *
hu¬t
)

265 if(
hu¬t
 =ð
NULL
)

267  
HAL_ERROR
;

270 if(
hu¬t
->
In™
.
HwFlowCŽ
 !ð
UART_HWCONTROL_NONE
)

273 
	`as£¹_·¿m
(
	`IS_UART_HWFLOW_INSTANCE
(
hu¬t
->
In¡ªû
));

278 
	`as£¹_·¿m
(
	`IS_UART_INSTANCE
(
hu¬t
->
In¡ªû
));

281 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_RESET
)

284 
hu¬t
->
Lock
 = 
HAL_UNLOCKED
;

287 
	`HAL_UART_M¥In™
(
hu¬t
);

290 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

293 
	`__HAL_UART_DISABLE
(
hu¬t
);

296 
	`UART_S‘CÚfig
(
hu¬t
);

298 ià(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
 !ð
UART_ADVFEATURE_NO_INIT
)

300 
	`UART_AdvF—tu»CÚfig
(
hu¬t
);

306 
hu¬t
->
In¡ªû
->
CR2
 &ð~(
USART_CR2_LINEN
 | 
USART_CR2_CLKEN
);

307 
hu¬t
->
In¡ªû
->
CR3
 &ð~(
USART_CR3_SCEN
 | 
USART_CR3_HDSEL
 | 
USART_CR3_IREN
);

310 
	`__HAL_UART_ENABLE
(
hu¬t
);

313  (
	`UART_CheckIdËS‹
(
hu¬t
));

314 
	}
}

322 
HAL_StusTy³Def
 
	$HAL_H®fDu¶ex_In™
(
UART_HªdËTy³Def
 *
hu¬t
)

325 if(
hu¬t
 =ð
NULL
)

327  
HAL_ERROR
;

331 
	`as£¹_·¿m
(
	`IS_UART_HALFDUPLEX_INSTANCE
(
hu¬t
->
In¡ªû
));

334 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_RESET
)

337 
	`HAL_UART_M¥In™
(
hu¬t
);

341 
	`__HAL_UART_DISABLE
(
hu¬t
);

344 
	`UART_S‘CÚfig
(
hu¬t
);

346 ià(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
 !ð
UART_ADVFEATURE_NO_INIT
)

348 
	`UART_AdvF—tu»CÚfig
(
hu¬t
);

354 
hu¬t
->
In¡ªû
->
CR2
 &ð~(
USART_CR2_LINEN
 | 
USART_CR2_CLKEN
);

355 
hu¬t
->
In¡ªû
->
CR3
 &ð~(
USART_CR3_IREN
 | 
USART_CR3_SCEN
);

358 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_HDSEL
;

361 
	`__HAL_UART_ENABLE
(
hu¬t
);

364  (
	`UART_CheckIdËS‹
(
hu¬t
));

365 
	}
}

377 
HAL_StusTy³Def
 
	$HAL_LIN_In™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
B»akD‘eùL’gth
)

380 if(
hu¬t
 =ð
NULL
)

382  
HAL_ERROR
;

385 
	`as£¹_·¿m
(
	`IS_UART_LIN_INSTANCE
(
hu¬t
->
In¡ªû
));

388 
	`as£¹_·¿m
(
	`IS_UART_LIN_BREAK_DETECT_LENGTH
(
B»akD‘eùL’gth
));

391 if(
hu¬t
->
In™
.
Ov”Sam¶šg
 =ð
UART_OVERSAMPLING_8
)

393  
HAL_ERROR
;

397 if(
hu¬t
->
In™
.
WÜdL’gth
!ð
UART_WORDLENGTH_8B
)

399  
HAL_ERROR
;

402 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_RESET
)

405 
	`HAL_UART_M¥In™
(
hu¬t
);

409 
	`__HAL_UART_DISABLE
(
hu¬t
);

412 
	`UART_S‘CÚfig
(
hu¬t
);

414 ià(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
 !ð
UART_ADVFEATURE_NO_INIT
)

416 
	`UART_AdvF—tu»CÚfig
(
hu¬t
);

422 
hu¬t
->
In¡ªû
->
CR2
 &ð~(
USART_CR2_CLKEN
);

423 
hu¬t
->
In¡ªû
->
CR3
 &ð~(
USART_CR3_HDSEL
 | 
USART_CR3_IREN
 | 
USART_CR3_SCEN
);

426 
hu¬t
->
In¡ªû
->
CR2
 |ð
USART_CR2_LINEN
;

429 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_LBDL
, 
B»akD‘eùL’gth
);

432 
	`__HAL_UART_ENABLE
(
hu¬t
);

435  (
	`UART_CheckIdËS‹
(
hu¬t
));

436 
	}
}

456 
HAL_StusTy³Def
 
	$HAL_MuÉiProûssÜ_In™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 
Add»ss
, 
ušt32_t
 
WakeUpM‘hod
)

459 if(
hu¬t
 =ð
NULL
)

461  
HAL_ERROR
;

465 
	`as£¹_·¿m
(
	`IS_UART_WAKEUPMETHOD
(
WakeUpM‘hod
));

467 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_RESET
)

470 
	`HAL_UART_M¥In™
(
hu¬t
);

473 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

476 
	`__HAL_UART_DISABLE
(
hu¬t
);

479 
	`UART_S‘CÚfig
(
hu¬t
);

481 ià(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
 !ð
UART_ADVFEATURE_NO_INIT
)

483 
	`UART_AdvF—tu»CÚfig
(
hu¬t
);

489 
hu¬t
->
In¡ªû
->
CR2
 &ð~(
USART_CR2_LINEN
 | 
USART_CR2_CLKEN
);

490 
hu¬t
->
In¡ªû
->
CR3
 &ð~(
USART_CR3_SCEN
 | 
USART_CR3_HDSEL
 | 
USART_CR3_IREN
);

492 ià(
WakeUpM‘hod
 =ð
UART_WAKEUPMETHOD_ADDRESSMARK
)

495 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_ADD
, ((
ušt32_t
)
Add»ss
 << 
UART_CR2_ADDRESS_LSB_POS
));

499 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR1
, 
USART_CR1_WAKE
, 
WakeUpM‘hod
);

502 
	`__HAL_UART_ENABLE
(
hu¬t
);

505  (
	`UART_CheckIdËS‹
(
hu¬t
));

506 
	}
}

513 
HAL_StusTy³Def
 
	$HAL_UART_DeIn™
(
UART_HªdËTy³Def
 *
hu¬t
)

516 if(
hu¬t
 =ð
NULL
)

518  
HAL_ERROR
;

522 
	`as£¹_·¿m
(
	`IS_UART_INSTANCE
(
hu¬t
->
In¡ªû
));

524 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

527 
	`__HAL_UART_DISABLE
(
hu¬t
);

529 
hu¬t
->
In¡ªû
->
CR1
 = 0x0;

530 
hu¬t
->
In¡ªû
->
CR2
 = 0x0;

531 
hu¬t
->
In¡ªû
->
CR3
 = 0x0;

534 
	`HAL_UART_M¥DeIn™
(
hu¬t
);

536 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

537 
hu¬t
->
S‹
 = 
HAL_UART_STATE_RESET
;

540 
	`__HAL_UNLOCK
(
hu¬t
);

542  
HAL_OK
;

543 
	}
}

550 
__w—k
 
	$HAL_UART_M¥In™
(
UART_HªdËTy³Def
 *
hu¬t
)

553 
	`UNUSED
(
hu¬t
);

558 
	}
}

565 
__w—k
 
	$HAL_UART_M¥DeIn™
(
UART_HªdËTy³Def
 *
hu¬t
)

568 
	`UNUSED
(
hu¬t
);

573 
	}
}

642 
HAL_StusTy³Def
 
	$HAL_UART_T¿nsm™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

644 
ušt16_t
* 
tmp
;

646 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_READY
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_RX
))

648 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

650  
HAL_ERROR
;

654 
	`__HAL_LOCK
(
hu¬t
);

656 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

658 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_RX
)

660 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX_RX
;

664 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX
;

667 
hu¬t
->
TxXãrSize
 = 
Size
;

668 
hu¬t
->
TxXãrCouÁ
 = 
Size
;

669 
hu¬t
->
TxXãrCouÁ
 > 0)

671 
hu¬t
->
TxXãrCouÁ
--;

672 if(
	`UART_Wa™OnFÏgUÁžTimeout
(
hu¬t
, 
UART_FLAG_TXE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

674  
HAL_TIMEOUT
;

676 ià((
hu¬t
->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_9B
è&& (hu¬t->In™.
P¬™y
 =ð
UART_PARITY_NONE
))

678 
tmp
 = (
ušt16_t
*è
pD©a
;

679 
hu¬t
->
In¡ªû
->
TDR
 = (*
tmp
 & (
ušt16_t
)0x01FF);

680 
pD©a
 += 2;

684 
hu¬t
->
In¡ªû
->
TDR
 = (*
pD©a
++ & (
ušt8_t
)0xFF);

687 if(
	`UART_Wa™OnFÏgUÁžTimeout
(
hu¬t
, 
UART_FLAG_TC
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

689  
HAL_TIMEOUT
;

692 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

694 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_RX
;

698 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

702 
	`__HAL_UNLOCK
(
hu¬t
);

704  
HAL_OK
;

708  
HAL_BUSY
;

710 
	}
}

720 
HAL_StusTy³Def
 
	$HAL_UART_Reûive
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
, 
ušt32_t
 
Timeout
)

722 
ušt16_t
* 
tmp
;

723 
ušt16_t
 
uhMask
;

725 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_READY
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_TX
))

727 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

729  
HAL_ERROR
;

733 
	`__HAL_LOCK
(
hu¬t
);

735 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

737 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX
)

739 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX_RX
;

743 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_RX
;

746 
hu¬t
->
RxXãrSize
 = 
Size
;

747 
hu¬t
->
RxXãrCouÁ
 = 
Size
;

750 
	`UART_MASK_COMPUTATION
(
hu¬t
);

751 
uhMask
 = 
hu¬t
->
Mask
;

754 
hu¬t
->
RxXãrCouÁ
 > 0)

756 
hu¬t
->
RxXãrCouÁ
--;

757 if(
	`UART_Wa™OnFÏgUÁžTimeout
(
hu¬t
, 
UART_FLAG_RXNE
, 
RESET
, 
Timeout
è!ð
HAL_OK
)

759  
HAL_TIMEOUT
;

761 ià((
hu¬t
->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_9B
è&& (hu¬t->In™.
P¬™y
 =ð
UART_PARITY_NONE
))

763 
tmp
 = (
ušt16_t
*è
pD©a
 ;

764 *
tmp
 = (
ušt16_t
)(
hu¬t
->
In¡ªû
->
RDR
 & 
uhMask
);

765 
pD©a
 +=2;

769 *
pD©a
++ = (
ušt8_t
)(
hu¬t
->
In¡ªû
->
RDR
 & (ušt8_t)
uhMask
);

774 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

776 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX
;

780 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

783 
	`__HAL_UNLOCK
(
hu¬t
);

785  
HAL_OK
;

789  
HAL_BUSY
;

791 
	}
}

800 
HAL_StusTy³Def
 
	$HAL_UART_T¿nsm™_IT
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

802 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_READY
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_RX
))

804 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

806  
HAL_ERROR
;

810 
	`__HAL_LOCK
(
hu¬t
);

812 
hu¬t
->
pTxBuffPŒ
 = 
pD©a
;

813 
hu¬t
->
TxXãrSize
 = 
Size
;

814 
hu¬t
->
TxXãrCouÁ
 = 
Size
;

816 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

818 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_RX
)

820 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX_RX
;

824 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX
;

828 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_PE
);

831 
	`__HAL_UNLOCK
(
hu¬t
);

834 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_TXE
);

836  
HAL_OK
;

840  
HAL_BUSY
;

842 
	}
}

851 
HAL_StusTy³Def
 
	$HAL_UART_Reûive_IT
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

853 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_READY
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_TX
))

855 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

857  
HAL_ERROR
;

861 
	`__HAL_LOCK
(
hu¬t
);

863 
hu¬t
->
pRxBuffPŒ
 = 
pD©a
;

864 
hu¬t
->
RxXãrSize
 = 
Size
;

865 
hu¬t
->
RxXãrCouÁ
 = 
Size
;

868 
	`UART_MASK_COMPUTATION
(
hu¬t
);

870 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

872 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX
)

874 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX_RX
;

878 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_RX
;

882 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_PE
);

885 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_ERR
);

888 
	`__HAL_UNLOCK
(
hu¬t
);

891 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_RXNE
);

893  
HAL_OK
;

897  
HAL_BUSY
;

899 
	}
}

908 
HAL_StusTy³Def
 
	$HAL_UART_T¿nsm™_DMA
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

910 
ušt32_t
 *
tmp
;

912 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_READY
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_RX
))

914 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

916  
HAL_ERROR
;

920 
	`__HAL_LOCK
(
hu¬t
);

922 
hu¬t
->
pTxBuffPŒ
 = 
pD©a
;

923 
hu¬t
->
TxXãrSize
 = 
Size
;

924 
hu¬t
->
TxXãrCouÁ
 = 
Size
;

926 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

928 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_RX
)

930 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX_RX
;

934 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX
;

938 
hu¬t
->
hdm©x
->
XãrC¶tC®lback
 = 
UART_DMAT¿nsm™C¶t
;

941 
hu¬t
->
hdm©x
->
XãrH®fC¶tC®lback
 = 
UART_DMATxH®fC¶t
;

944 
hu¬t
->
hdm©x
->
XãrE¼ÜC®lback
 = 
UART_DMAE¼Ü
;

947 
tmp
 = (
ušt32_t
*)&
pD©a
;

948 
	`HAL_DMA_S¹_IT
(
hu¬t
->
hdm©x
, *(
ušt32_t
*)
tmp
, (ušt32_t)&hu¬t->
In¡ªû
->
TDR
, 
Size
);

951 
	`__HAL_UART_CLEAR_FLAG
(
hu¬t
, 
UART_FLAG_TC
);

955 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DMAT
;

958 
	`__HAL_UNLOCK
(
hu¬t
);

960  
HAL_OK
;

964  
HAL_BUSY
;

966 
	}
}

976 
HAL_StusTy³Def
 
	$HAL_UART_Reûive_DMA
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt8_t
 *
pD©a
, 
ušt16_t
 
Size
)

978 
ušt32_t
 *
tmp
;

980 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_READY
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_TX
))

982 if((
pD©a
 =ð
NULL
 ) || (
Size
 == 0))

984  
HAL_ERROR
;

988 
	`__HAL_LOCK
(
hu¬t
);

990 
hu¬t
->
pRxBuffPŒ
 = 
pD©a
;

991 
hu¬t
->
RxXãrSize
 = 
Size
;

993 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

995 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX
)

997 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX_RX
;

1001 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_RX
;

1005 
hu¬t
->
hdm¬x
->
XãrC¶tC®lback
 = 
UART_DMAReûiveC¶t
;

1008 
hu¬t
->
hdm¬x
->
XãrH®fC¶tC®lback
 = 
UART_DMARxH®fC¶t
;

1011 
hu¬t
->
hdm¬x
->
XãrE¼ÜC®lback
 = 
UART_DMAE¼Ü
;

1014 
tmp
 = (
ušt32_t
*)&
pD©a
;

1015 
	`HAL_DMA_S¹_IT
(
hu¬t
->
hdm¬x
, (
ušt32_t
)&hu¬t->
In¡ªû
->
RDR
, *(ušt32_t*)
tmp
, 
Size
);

1019 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DMAR
;

1022 
	`__HAL_UNLOCK
(
hu¬t
);

1024  
HAL_OK
;

1028  
HAL_BUSY
;

1030 
	}
}

1037 
HAL_StusTy³Def
 
	$HAL_UART_DMAPau£
(
UART_HªdËTy³Def
 *
hu¬t
)

1040 
	`__HAL_LOCK
(
hu¬t
);

1042 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX
)

1045 
hu¬t
->
In¡ªû
->
CR3
 &ð(
ušt32_t
)(~
USART_CR3_DMAT
);

1047 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_RX
)

1050 
hu¬t
->
In¡ªû
->
CR3
 &ð(
ušt32_t
)(~
USART_CR3_DMAR
);

1052 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

1055 
hu¬t
->
In¡ªû
->
CR3
 &ð(
ušt32_t
)(~
USART_CR3_DMAT
);

1057 
hu¬t
->
In¡ªû
->
CR3
 &ð(
ušt32_t
)(~
USART_CR3_DMAR
);

1060 
	`__HAL_UNLOCK
(
hu¬t
);

1062  
HAL_OK
;

1063 
	}
}

1070 
HAL_StusTy³Def
 
	$HAL_UART_DMAResume
(
UART_HªdËTy³Def
 *
hu¬t
)

1073 
	`__HAL_LOCK
(
hu¬t
);

1075 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX
)

1078 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DMAT
;

1080 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_RX
)

1083 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_OREF
);

1086 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DMAR
;

1088 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

1091 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_OREF
);

1094 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DMAR
;

1097 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DMAT
;

1101 
	`__HAL_UNLOCK
(
hu¬t
);

1103  
HAL_OK
;

1104 
	}
}

1111 
HAL_StusTy³Def
 
	$HAL_UART_DMAStÝ
(
UART_HªdËTy³Def
 *
hu¬t
)

1120 
hu¬t
->
In¡ªû
->
CR3
 &ð~
USART_CR3_DMAT
;

1121 
hu¬t
->
In¡ªû
->
CR3
 &ð~
USART_CR3_DMAR
;

1124 if(
hu¬t
->
hdm©x
 !ð
NULL
)

1126 
	`HAL_DMA_AbÜt
(
hu¬t
->
hdm©x
);

1129 if(
hu¬t
->
hdm¬x
 !ð
NULL
)

1131 
	`HAL_DMA_AbÜt
(
hu¬t
->
hdm¬x
);

1134 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1136  
HAL_OK
;

1137 
	}
}

1144 
	$HAL_UART_IRQHªdËr
(
UART_HªdËTy³Def
 *
hu¬t
)

1148 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_PE
è!ð
RESET
è&& (
	`__HAL_UART_GET_IT_SOURCE
(huart, UART_IT_PE) != RESET))

1150 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_PEF
);

1152 
hu¬t
->
E¼ÜCode
 |ð
HAL_UART_ERROR_PE
;

1154 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1158 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_FE
è!ð
RESET
è&& (
	`__HAL_UART_GET_IT_SOURCE
(hu¬t, 
UART_IT_ERR
) != RESET))

1160 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_FEF
);

1162 
hu¬t
->
E¼ÜCode
 |ð
HAL_UART_ERROR_FE
;

1164 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1168 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_NE
è!ð
RESET
è&& (
	`__HAL_UART_GET_IT_SOURCE
(hu¬t, 
UART_IT_ERR
) != RESET))

1170 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_NEF
);

1172 
hu¬t
->
E¼ÜCode
 |ð
HAL_UART_ERROR_NE
;

1174 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1178 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_ORE
è!ð
RESET
è&& (
	`__HAL_UART_GET_IT_SOURCE
(hu¬t, 
UART_IT_ERR
) != RESET))

1180 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_OREF
);

1182 
hu¬t
->
E¼ÜCode
 |ð
HAL_UART_ERROR_ORE
;

1184 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1188 if(
hu¬t
->
E¼ÜCode
 !ð
HAL_UART_ERROR_NONE
)

1190 
	`HAL_UART_E¼ÜC®lback
(
hu¬t
);

1194 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_WUF
è!ð
RESET
è&& (
	`__HAL_UART_GET_IT_SOURCE
(huart, UART_IT_WUF) != RESET))

1196 
	`__HAL_UART_CLEAR_IT
(
hu¬t
, 
UART_CLEAR_WUF
);

1198 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1199 
	`HAL_UARTEx_WakeupC®lback
(
hu¬t
);

1203 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_RXNE
è!ð
RESET
è&& (
	`__HAL_UART_GET_IT_SOURCE
(huart, UART_IT_RXNE) != RESET))

1205 
	`UART_Reûive_IT
(
hu¬t
);

1209 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_TXE
è!ð
RESET
è&&(
	`__HAL_UART_GET_IT_SOURCE
(huart, UART_IT_TXE) != RESET))

1211 
	`UART_T¿nsm™_IT
(
hu¬t
);

1215 if((
	`__HAL_UART_GET_IT
(
hu¬t
, 
UART_IT_TC
è!ð
RESET
è&&(
	`__HAL_UART_GET_IT_SOURCE
(huart, UART_IT_TC) != RESET))

1217 
	`UART_EndT¿nsm™_IT
(
hu¬t
);

1219 
	}
}

1226 
__w—k
 
	$HAL_UART_TxC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
)

1229 
	`UNUSED
(
hu¬t
);

1234 
	}
}

1241 
__w—k
 
	$HAL_UART_TxH®fC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
)

1244 
	`UNUSED
(
hu¬t
);

1249 
	}
}

1256 
__w—k
 
	$HAL_UART_RxC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
)

1259 
	`UNUSED
(
hu¬t
);

1264 
	}
}

1271 
__w—k
 
	$HAL_UART_RxH®fC¶tC®lback
(
UART_HªdËTy³Def
 *
hu¬t
)

1274 
	`UNUSED
(
hu¬t
);

1279 
	}
}

1286 
__w—k
 
	$HAL_UART_E¼ÜC®lback
(
UART_HªdËTy³Def
 *
hu¬t
)

1289 
	`UNUSED
(
hu¬t
);

1294 
	}
}

1327 
HAL_StusTy³Def
 
	$HAL_MuÉiProûssÜ_EÇbËMu‹Mode
(
UART_HªdËTy³Def
 *
hu¬t
)

1330 
	`__HAL_LOCK
(
hu¬t
);

1332 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

1335 
hu¬t
->
In¡ªû
->
CR1
 |ð
USART_CR1_MME
;

1337 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1339  (
	`UART_CheckIdËS‹
(
hu¬t
));

1340 
	}
}

1348 
HAL_StusTy³Def
 
	$HAL_MuÉiProûssÜ_Di§bËMu‹Mode
(
UART_HªdËTy³Def
 *
hu¬t
)

1351 
	`__HAL_LOCK
(
hu¬t
);

1353 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

1356 
hu¬t
->
In¡ªû
->
CR1
 &ð~(
USART_CR1_MME
);

1358 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1360  (
	`UART_CheckIdËS‹
(
hu¬t
));

1361 
	}
}

1369 
	$HAL_MuÉiProûssÜ_EÁ”Mu‹Mode
(
UART_HªdËTy³Def
 *
hu¬t
)

1371 
	`__HAL_UART_SEND_REQ
(
hu¬t
, 
UART_MUTE_MODE_REQUEST
);

1372 
	}
}

1380 
HAL_StusTy³Def
 
	$HAL_H®fDu¶ex_EÇbËT¿nsm™‹r
(
UART_HªdËTy³Def
 *
hu¬t
)

1383 
	`__HAL_LOCK
(
hu¬t
);

1384 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

1387 
	`CLEAR_BIT
(
hu¬t
->
In¡ªû
->
CR1
, (
USART_CR1_TE
 | 
USART_CR1_RE
));

1389 
	`SET_BIT
(
hu¬t
->
In¡ªû
->
CR1
, 
USART_CR1_TE
);

1391 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1393 
	`__HAL_UNLOCK
(
hu¬t
);

1395  
HAL_OK
;

1396 
	}
}

1403 
HAL_StusTy³Def
 
	$HAL_H®fDu¶ex_EÇbËReûiv”
(
UART_HªdËTy³Def
 *
hu¬t
)

1406 
	`__HAL_LOCK
(
hu¬t
);

1407 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

1410 
	`CLEAR_BIT
(
hu¬t
->
In¡ªû
->
CR1
, (
USART_CR1_TE
 | 
USART_CR1_RE
));

1412 
	`SET_BIT
(
hu¬t
->
In¡ªû
->
CR1
, 
USART_CR1_RE
);

1414 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1416 
	`__HAL_UNLOCK
(
hu¬t
);

1418  
HAL_OK
;

1419 
	}
}

1427 
HAL_StusTy³Def
 
	$HAL_LIN_S’dB»ak
(
UART_HªdËTy³Def
 *
hu¬t
)

1430 
	`as£¹_·¿m
(
	`IS_UART_LIN_INSTANCE
(
hu¬t
->
In¡ªû
));

1433 
	`__HAL_LOCK
(
hu¬t
);

1435 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

1438 
hu¬t
->
In¡ªû
->
RQR
 |ð
USART_RQR_SBKRQ
;

1440 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1443 
	`__HAL_UNLOCK
(
hu¬t
);

1445  
HAL_OK
;

1446 
	}
}

1453 
HAL_UART_S‹Ty³Def
 
	$HAL_UART_G‘S‹
(
UART_HªdËTy³Def
 *
hu¬t
)

1455  
hu¬t
->
S‹
;

1456 
	}
}

1464 
ušt32_t
 
	$HAL_UART_G‘E¼Ü
(
UART_HªdËTy³Def
 *
hu¬t
)

1466  
hu¬t
->
E¼ÜCode
;

1467 
	}
}

1489 
	$UART_DMAT¿nsm™C¶t
(
DMA_HªdËTy³Def
 *
hdma
)

1491 
UART_HªdËTy³Def
* 
hu¬t
 = ( UART_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

1494 iàÐ
	`HAL_IS_BIT_CLR
(
hdma
->
In¡ªû
->
CCR
, 
DMA_CCR_CIRC
) )

1496 
hu¬t
->
TxXãrCouÁ
 = 0;

1500 
hu¬t
->
In¡ªû
->
CR3
 &ð(
ušt32_t
)~((ušt32_t)
USART_CR3_DMAT
);

1503 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_TC
);

1508 
	`HAL_UART_TxC¶tC®lback
(
hu¬t
);

1511 
	}
}

1518 
	$UART_DMATxH®fC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

1520 
UART_HªdËTy³Def
* 
hu¬t
 = (UART_HªdËTy³Def*)((
DMA_HªdËTy³Def
*)
hdma
)->
P¬’t
;

1522 
	`HAL_UART_TxH®fC¶tC®lback
(
hu¬t
);

1523 
	}
}

1530 
	$UART_DMAReûiveC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

1532 
UART_HªdËTy³Def
* 
hu¬t
 = ( UART_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

1535 if((
hdma
->
In¡ªû
->
CCR
 & 
DMA_CCR_CIRC
) == 0)

1537 
hu¬t
->
RxXãrCouÁ
 = 0;

1541 
hu¬t
->
In¡ªû
->
CR3
 &ð(
ušt32_t
)~((ušt32_t)
USART_CR3_DMAR
);

1544 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

1546 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX
;

1550 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1553 
	`HAL_UART_RxC¶tC®lback
(
hu¬t
);

1554 
	}
}

1561 
	$UART_DMARxH®fC¶t
(
DMA_HªdËTy³Def
 *
hdma
)

1563 
UART_HªdËTy³Def
* 
hu¬t
 = (UART_HªdËTy³Def*)((
DMA_HªdËTy³Def
*)
hdma
)->
P¬’t
;

1565 
	`HAL_UART_RxH®fC¶tC®lback
(
hu¬t
);

1566 
	}
}

1573 
	$UART_DMAE¼Ü
(
DMA_HªdËTy³Def
 *
hdma
)

1575 
UART_HªdËTy³Def
* 
hu¬t
 = ( UART_HªdËTy³Def* )((
DMA_HªdËTy³Def
* )
hdma
)->
P¬’t
;

1576 
hu¬t
->
RxXãrCouÁ
 = 0;

1577 
hu¬t
->
TxXãrCouÁ
 = 0;

1578 
hu¬t
->
S‹
ð
HAL_UART_STATE_READY
;

1579 
hu¬t
->
E¼ÜCode
 |ð
HAL_UART_ERROR_DMA
;

1580 
	`HAL_UART_E¼ÜC®lback
(
hu¬t
);

1581 
	}
}

1590 
HAL_StusTy³Def
 
	$UART_T¿nsm™_IT
(
UART_HªdËTy³Def
 *
hu¬t
)

1592 
ušt16_t
* 
tmp
;

1594 ià((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_TX_RX
))

1596 if(
hu¬t
->
TxXãrCouÁ
 == 0)

1599 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_TXE
);

1602 
	`__HAL_UART_ENABLE_IT
(
hu¬t
, 
UART_IT_TC
);

1604  
HAL_OK
;

1609 ià((
hu¬t
->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_9B
è&& (hu¬t->In™.
P¬™y
 =ð
UART_PARITY_NONE
))

1611 
tmp
 = (
ušt16_t
*è
hu¬t
->
pTxBuffPŒ
;

1612 
hu¬t
->
In¡ªû
->
TDR
 = (*
tmp
 & (
ušt16_t
)0x01FF);

1613 
hu¬t
->
pTxBuffPŒ
 += 2;

1617 
hu¬t
->
In¡ªû
->
TDR
 = (
ušt8_t
)(*hu¬t->
pTxBuffPŒ
++ & (uint8_t)0xFF);

1620 
hu¬t
->
TxXãrCouÁ
--;

1622  
HAL_OK
;

1627  
HAL_BUSY
;

1629 
	}
}

1637 
HAL_StusTy³Def
 
	$UART_EndT¿nsm™_IT
(
UART_HªdËTy³Def
 *
hu¬t
)

1640 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_TC
);

1643 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

1645 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_RX
;

1649 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1652 
	`HAL_UART_TxC¶tC®lback
(
hu¬t
);

1654  
HAL_OK
;

1655 
	}
}

1665 
HAL_StusTy³Def
 
	$UART_Reûive_IT
(
UART_HªdËTy³Def
 *
hu¬t
)

1667 
ušt16_t
* 
tmp
;

1668 
ušt16_t
 
uhMask
 = 
hu¬t
->
Mask
;

1670 if((
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_RX
è|| (hu¬t->S‹ =ð
HAL_UART_STATE_BUSY_TX_RX
))

1672 ià((
hu¬t
->
In™
.
WÜdL’gth
 =ð
UART_WORDLENGTH_9B
è&& (hu¬t->In™.
P¬™y
 =ð
UART_PARITY_NONE
))

1674 
tmp
 = (
ušt16_t
*è
hu¬t
->
pRxBuffPŒ
 ;

1675 *
tmp
 = (
ušt16_t
)(
hu¬t
->
In¡ªû
->
RDR
 & 
uhMask
);

1676 
hu¬t
->
pRxBuffPŒ
 +=2;

1680 *
hu¬t
->
pRxBuffPŒ
++ = (
ušt8_t
)(hu¬t->
In¡ªû
->
RDR
 & (ušt8_t)
uhMask
);

1683 if(--
hu¬t
->
RxXãrCouÁ
 == 0)

1685 
	`HAL_IS_BIT_SET
(
hu¬t
->
In¡ªû
->
ISR
, 
UART_FLAG_RXNE
))

1688 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_RXNE
);

1691 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_BUSY_TX_RX
)

1693 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY_TX
;

1698 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_PE
);

1701 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_ERR
);

1703 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

1705 
	`HAL_UART_RxC¶tC®lback
(
hu¬t
);

1706  
HAL_OK
;

1708  
HAL_OK
;

1712  
HAL_BUSY
;

1714 
	}
}

1721 
	$UART_S‘CÚfig
(
UART_HªdËTy³Def
 *
hu¬t
)

1723 
ušt32_t
 
tm´eg
 = 0x00000000;

1724 
ušt32_t
 
þocksourû
 = 0x00000000;

1725 
ušt16_t
 
b¼‹mp
 = 0x0000;

1726 
ušt16_t
 
u§¹div
 = 0x0000;

1729 
	`as£¹_·¿m
(
	`IS_UART_BAUDRATE
(
hu¬t
->
In™
.
BaudR©e
));

1730 
	`as£¹_·¿m
(
	`IS_UART_WORD_LENGTH
(
hu¬t
->
In™
.
WÜdL’gth
));

1731 if(
	`UART_INSTANCE_LOWPOWER
(
hu¬t
))

1733 
	`as£¹_·¿m
(
	`IS_LPUART_STOPBITS
(
hu¬t
->
In™
.
StÝB™s
));

1737 
	`as£¹_·¿m
(
	`IS_UART_STOPBITS
(
hu¬t
->
In™
.
StÝB™s
));

1738 
	`as£¹_·¿m
(
	`IS_UART_ONE_BIT_SAMPLE
(
hu¬t
->
In™
.
OÃB™Sam¶šg
));

1741 
	`as£¹_·¿m
(
	`IS_UART_PARITY
(
hu¬t
->
In™
.
P¬™y
));

1742 
	`as£¹_·¿m
(
	`IS_UART_MODE
(
hu¬t
->
In™
.
Mode
));

1743 
	`as£¹_·¿m
(
	`IS_UART_HARDWARE_FLOW_CONTROL
(
hu¬t
->
In™
.
HwFlowCŽ
));

1744 
	`as£¹_·¿m
(
	`IS_UART_OVERSAMPLING
(
hu¬t
->
In™
.
Ov”Sam¶šg
));

1753 
tm´eg
 = (
ušt32_t
)
hu¬t
->
In™
.
WÜdL’gth
 | hu¬t->In™.
P¬™y
 | hu¬t->In™.
Mode
 | hu¬t->In™.
Ov”Sam¶šg
 ;

1754 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR1
, 
UART_CR1_FIELDS
, 
tm´eg
);

1759 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_STOP
, hu¬t->
In™
.
StÝB™s
);

1767 
tm´eg
 = (
ušt32_t
)
hu¬t
->
In™
.
HwFlowCŽ
;

1768 ià(!(
	`UART_INSTANCE_LOWPOWER
(
hu¬t
)))

1770 
tm´eg
 |ð
hu¬t
->
In™
.
OÃB™Sam¶šg
;

1772 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR3
, (
USART_CR3_RTSE
 | 
USART_CR3_CTSE
 | 
USART_CR3_ONEBIT
), 
tm´eg
);

1775 
	`UART_GETCLOCKSOURCE
(
hu¬t
, 
þocksourû
);

1778 if(
	`UART_INSTANCE_LOWPOWER
(
hu¬t
))

1780 
þocksourû
)

1782 
UART_CLOCKSOURCE_PCLK1
:

1783 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`__DIV_LPUART
(
	`HAL_RCC_G‘PCLK1F»q
(), hu¬t->
In™
.
BaudR©e
));

1785 
UART_CLOCKSOURCE_HSI
:

1786 ià(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIDIV
) != 0)

1788 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`__DIV_LPUART
((
HSI_VALUE
 >> 2), hu¬t->
In™
.
BaudR©e
));

1792 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`__DIV_LPUART
(
HSI_VALUE
, hu¬t->
In™
.
BaudR©e
));

1795 
UART_CLOCKSOURCE_SYSCLK
:

1796 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`__DIV_LPUART
(
	`HAL_RCC_G‘SysClockF»q
(), hu¬t->
In™
.
BaudR©e
));

1798 
UART_CLOCKSOURCE_LSE
:

1799 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`__DIV_LPUART
(
LSE_VALUE
, hu¬t->
In™
.
BaudR©e
));

1806 ià(
hu¬t
->
In™
.
Ov”Sam¶šg
 =ð
UART_OVERSAMPLING_8
)

1808 
þocksourû
)

1810 
UART_CLOCKSOURCE_PCLK1
:

1811 
u§¹div
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING8
(
	`HAL_RCC_G‘PCLK1F»q
(), 
hu¬t
->
In™
.
BaudR©e
));

1813 
UART_CLOCKSOURCE_PCLK2
:

1814 
u§¹div
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING8
(
	`HAL_RCC_G‘PCLK2F»q
(), 
hu¬t
->
In™
.
BaudR©e
));

1816 
UART_CLOCKSOURCE_HSI
:

1817 ià(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIDIV
) != 0)

1819 
u§¹div
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING8
((
HSI_VALUE
 >> 2), 
hu¬t
->
In™
.
BaudR©e
));

1823 
u§¹div
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING8
(
HSI_VALUE
, 
hu¬t
->
In™
.
BaudR©e
));

1826 
UART_CLOCKSOURCE_SYSCLK
:

1827 
u§¹div
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING8
(
	`HAL_RCC_G‘SysClockF»q
(), 
hu¬t
->
In™
.
BaudR©e
));

1829 
UART_CLOCKSOURCE_LSE
:

1830 
u§¹div
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING8
(
LSE_VALUE
, 
hu¬t
->
In™
.
BaudR©e
));

1836 
b¼‹mp
 = 
u§¹div
 & 0xFFF0;

1837 
b¼‹mp
 |ð(
ušt16_t
)((ušt16_t)(
u§¹div
 & (uint16_t)0x000F) >> (uint16_t)1);

1838 
hu¬t
->
In¡ªû
->
BRR
 = 
b¼‹mp
;

1842 
þocksourû
)

1844 
UART_CLOCKSOURCE_PCLK1
:

1845 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING16
(
	`HAL_RCC_G‘PCLK1F»q
(), hu¬t->
In™
.
BaudR©e
));

1847 
UART_CLOCKSOURCE_PCLK2
:

1848 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING16
(
	`HAL_RCC_G‘PCLK2F»q
(), hu¬t->
In™
.
BaudR©e
));

1850 
UART_CLOCKSOURCE_HSI
:

1851 ià(
	`__HAL_RCC_GET_FLAG
(
RCC_FLAG_HSIDIV
) != 0)

1853 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING16
((
HSI_VALUE
 >> 2), hu¬t->
In™
.
BaudR©e
));

1857 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING16
(
HSI_VALUE
, hu¬t->
In™
.
BaudR©e
));

1860 
UART_CLOCKSOURCE_SYSCLK
:

1861 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING16
(
	`HAL_RCC_G‘SysClockF»q
(), hu¬t->
In™
.
BaudR©e
));

1863 
UART_CLOCKSOURCE_LSE
:

1864 
hu¬t
->
In¡ªû
->
BRR
 = (
ušt32_t
)(
	`UART_DIV_SAMPLING16
(
LSE_VALUE
, hu¬t->
In™
.
BaudR©e
));

1870 
	}
}

1877 
HAL_StusTy³Def
 
	$UART_CheckIdËS‹
(
UART_HªdËTy³Def
 *
hu¬t
)

1880 if((
hu¬t
->
In¡ªû
->
CR1
 & 
USART_CR1_TE
) == USART_CR1_TE)

1883 if(
	`UART_Wa™OnFÏgUÁžTimeout
(
hu¬t
, 
USART_ISR_TEACK
, 
RESET
, 
UART_TIMEOUT_VALUE
è!ð
HAL_OK
)

1885  
HAL_TIMEOUT
;

1889 if((
hu¬t
->
In¡ªû
->
CR1
 & 
USART_CR1_RE
) == USART_CR1_RE)

1892 if(
	`UART_Wa™OnFÏgUÁžTimeout
(
hu¬t
, 
USART_ISR_REACK
, 
RESET
, 
UART_TIMEOUT_VALUE
è!ð
HAL_OK
)

1894  
HAL_TIMEOUT
;

1899 
	`__HAL_UNLOCK
(
hu¬t
);

1902 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

1903 
hu¬t
->
S‹
ð
HAL_UART_STATE_READY
;

1905  
HAL_OK
;

1906 
	}
}

1913 
	$UART_AdvF—tu»CÚfig
(
UART_HªdËTy³Def
 *
hu¬t
)

1916 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_INIT
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
));

1919 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_TXINVERT_INIT
))

1921 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_TXINV
(
hu¬t
->
AdvªûdIn™
.
TxPšLev–Inv”t
));

1922 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_TXINV
, hu¬t->
AdvªûdIn™
.
TxPšLev–Inv”t
);

1926 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_RXINVERT_INIT
))

1928 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_RXINV
(
hu¬t
->
AdvªûdIn™
.
RxPšLev–Inv”t
));

1929 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_RXINV
, hu¬t->
AdvªûdIn™
.
RxPšLev–Inv”t
);

1933 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_DATAINVERT_INIT
))

1935 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_DATAINV
(
hu¬t
->
AdvªûdIn™
.
D©aInv”t
));

1936 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_DATAINV
, hu¬t->
AdvªûdIn™
.
D©aInv”t
);

1940 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_SWAP_INIT
))

1942 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_SWAP
(
hu¬t
->
AdvªûdIn™
.
Sw­
));

1943 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_SWAP
, hu¬t->
AdvªûdIn™
.
Sw­
);

1947 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_RXOVERRUNDISABLE_INIT
))

1949 
	`as£¹_·¿m
(
	`IS_UART_OVERRUN
(
hu¬t
->
AdvªûdIn™
.
Ov”runDi§bË
));

1950 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR3
, 
USART_CR3_OVRDIS
, hu¬t->
AdvªûdIn™
.
Ov”runDi§bË
);

1954 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_DMADISABLEONERROR_INIT
))

1956 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_DMAONRXERROR
(
hu¬t
->
AdvªûdIn™
.
DMADi§bËÚRxE¼Ü
));

1957 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR3
, 
USART_CR3_DDRE
, hu¬t->
AdvªûdIn™
.
DMADi§bËÚRxE¼Ü
);

1961 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_AUTOBAUDRATE_INIT
))

1963 
	`as£¹_·¿m
(
	`IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE
(
hu¬t
->
In¡ªû
));

1964 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_AUTOBAUDRATE
(
hu¬t
->
AdvªûdIn™
.
AutoBaudR©eEÇbË
));

1965 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_ABREN
, hu¬t->
AdvªûdIn™
.
AutoBaudR©eEÇbË
);

1967 if(
hu¬t
->
AdvªûdIn™
.
AutoBaudR©eEÇbË
 =ð
UART_ADVFEATURE_AUTOBAUDRATE_ENABLE
)

1969 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_AUTOBAUDRATEMODE
(
hu¬t
->
AdvªûdIn™
.
AutoBaudR©eMode
));

1970 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_ABRMODE
, hu¬t->
AdvªûdIn™
.
AutoBaudR©eMode
);

1975 if(
	`HAL_IS_BIT_SET
(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
, 
UART_ADVFEATURE_MSBFIRST_INIT
))

1977 
	`as£¹_·¿m
(
	`IS_UART_ADVFEATURE_MSBFIRST
(
hu¬t
->
AdvªûdIn™
.
MSBFœ¡
));

1978 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_MSBFIRST
, hu¬t->
AdvªûdIn™
.
MSBFœ¡
);

1980 
	}
}

1990 
HAL_StusTy³Def
 
	$UART_Wa™OnFÏgUÁžTimeout
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
FÏg
, 
FÏgStus
 
Stus
, ušt32_ˆ
Timeout
)

1992 
ušt32_t
 
tick¡¬t
 = 0x00;

1993 
tick¡¬t
 = 
	`HAL_G‘Tick
();

1996 if(
Stus
 =ð
RESET
)

1998 
	`__HAL_UART_GET_FLAG
(
hu¬t
, 
FÏg
è=ð
RESET
)

2001 if(
Timeout
 !ð
HAL_MAX_DELAY
)

2003 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

2006 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_TXE
);

2007 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_RXNE
);

2008 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_PE
);

2009 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_ERR
);

2011 
hu¬t
->
S‹
ð
HAL_UART_STATE_READY
;

2014 
	`__HAL_UNLOCK
(
hu¬t
);

2016  
HAL_TIMEOUT
;

2023 
	`__HAL_UART_GET_FLAG
(
hu¬t
, 
FÏg
è!ð
RESET
)

2026 if(
Timeout
 !ð
HAL_MAX_DELAY
)

2028 if((
Timeout
 =ð0)||((
	`HAL_G‘Tick
(è- 
tick¡¬t
 ) > Timeout))

2031 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_TXE
);

2032 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_RXNE
);

2033 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_PE
);

2034 
	`__HAL_UART_DISABLE_IT
(
hu¬t
, 
UART_IT_ERR
);

2036 
hu¬t
->
S‹
ð
HAL_UART_STATE_READY
;

2039 
	`__HAL_UNLOCK
(
hu¬t
);

2041  
HAL_TIMEOUT
;

2046  
HAL_OK
;

2047 
	}
}

	@Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_uart_ex.c

61 
	~"¡m32l0xx_h®.h
"

67 #ifdeà
HAL_UART_MODULE_ENABLED


79 
	#UART_REACK_TIMEOUT
 ((
ušt32_t
è1000)

	)

83 
UART_Wakeup_Add»ssCÚfig
(
UART_HªdËTy³Def
 *
hu¬t
, 
UART_WakeUpTy³Def
 
WakeUpS–eùiÚ
);

129 
HAL_StusTy³Def
 
	$HAL_RS485Ex_In™
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
PÞ¬™y
, ušt32_ˆ
As£¹iÚTime
, ušt32_ˆ
D—s£¹iÚTime
)

131 
ušt32_t
 
‹mp
 = 0x0;

134 if(
hu¬t
 =ð
NULL
)

136  
HAL_ERROR
;

140 
	`as£¹_·¿m
(
	`IS_UART_DE_POLARITY
(
PÞ¬™y
));

143 
	`as£¹_·¿m
(
	`IS_UART_ASSERTIONTIME
(
As£¹iÚTime
));

146 
	`as£¹_·¿m
(
	`IS_UART_DEASSERTIONTIME
(
D—s£¹iÚTime
));

148 if(
hu¬t
->
S‹
 =ð
HAL_UART_STATE_RESET
)

151 
	`HAL_UART_M¥In™
(
hu¬t
);

154 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

157 
	`__HAL_UART_DISABLE
(
hu¬t
);

160 
	`UART_S‘CÚfig
(
hu¬t
);

162 if(
hu¬t
->
AdvªûdIn™
.
AdvF—tu»In™
 !ð
UART_ADVFEATURE_NO_INIT
)

164 
	`UART_AdvF—tu»CÚfig
(
hu¬t
);

168 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_DEM
;

171 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR3
, 
USART_CR3_DEP
, 
PÞ¬™y
);

174 
‹mp
 = (
As£¹iÚTime
 << 
UART_CR1_DEAT_ADDRESS_LSB_POS
);

175 
‹mp
 |ð(
D—s£¹iÚTime
 << 
UART_CR1_DEDT_ADDRESS_LSB_POS
);

176 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR1
, (
USART_CR1_DEDT
|
USART_CR1_DEAT
), 
‹mp
);

179 
	`__HAL_UART_ENABLE
(
hu¬t
);

182  (
	`UART_CheckIdËS‹
(
hu¬t
));

183 
	}
}

217 
HAL_StusTy³Def
 
	$HAL_UARTEx_EÇbËStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
)

220 
	`__HAL_LOCK
(
hu¬t
);

222 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

225 
hu¬t
->
In¡ªû
->
CR1
 |ð
USART_CR1_UESM
;

227 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

230 
	`__HAL_UNLOCK
(
hu¬t
);

232  
HAL_OK
;

233 
	}
}

241 
HAL_StusTy³Def
 
	$HAL_UARTEx_EÇbËClockStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
)

244 
	`__HAL_LOCK
(
hu¬t
);

246 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

249 
hu¬t
->
In¡ªû
->
CR3
 |ð
USART_CR3_UCESM
;

251 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

254 
	`__HAL_UNLOCK
(
hu¬t
);

256  
HAL_OK
;

257 
	}
}

264 
HAL_StusTy³Def
 
	$HAL_UARTEx_Di§bËStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
)

267 
	`__HAL_LOCK
(
hu¬t
);

269 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

272 
hu¬t
->
In¡ªû
->
CR1
 &ð~(
USART_CR1_UESM
);

274 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

277 
	`__HAL_UNLOCK
(
hu¬t
);

279  
HAL_OK
;

280 
	}
}

287 
HAL_StusTy³Def
 
	$HAL_UARTEx_Di§bËClockStÝMode
(
UART_HªdËTy³Def
 *
hu¬t
)

290 
	`__HAL_LOCK
(
hu¬t
);

292 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

295 
hu¬t
->
In¡ªû
->
CR3
 &ð~(
USART_CR3_UCESM
);

297 
hu¬t
->
S‹
 = 
HAL_UART_STATE_READY
;

300 
	`__HAL_UNLOCK
(
hu¬t
);

302  
HAL_OK
;

303 
	}
}

315 
HAL_StusTy³Def
 
	$HAL_UARTEx_StÝModeWakeUpSourûCÚfig
(
UART_HªdËTy³Def
 *
hu¬t
, 
UART_WakeUpTy³Def
 
WakeUpS–eùiÚ
)

319 
	`as£¹_·¿m
(
	`IS_UART_WAKEUP_FROMSTOP_INSTANCE
(
hu¬t
->
In¡ªû
));

321 
	`as£¹_·¿m
(
	`IS_UART_WAKEUP_SELECTION
(
WakeUpS–eùiÚ
.
WakeUpEv’t
));

324 
	`__HAL_LOCK
(
hu¬t
);

326 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

329 
	`__HAL_UART_DISABLE
(
hu¬t
);

332 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR3
, 
USART_CR3_WUS
, 
WakeUpS–eùiÚ
.
WakeUpEv’t
);

334 if(
WakeUpS–eùiÚ
.
WakeUpEv’t
 =ð
UART_WAKEUP_ON_ADDRESS
)

336 
	`UART_Wakeup_Add»ssCÚfig
(
hu¬t
, 
WakeUpS–eùiÚ
);

340 
	`__HAL_UART_ENABLE
(
hu¬t
);

343 if(
	`UART_Wa™OnFÏgUÁžTimeout
(
hu¬t
, 
USART_ISR_REACK
, 
RESET
, 
UART_REACK_TIMEOUT
è!ð
HAL_OK
)

345  
HAL_TIMEOUT
;

349 
	`__HAL_UNLOCK
(
hu¬t
);

352 
hu¬t
->
E¼ÜCode
 = 
HAL_UART_ERROR_NONE
;

353 
hu¬t
->
S‹
ð
HAL_UART_STATE_READY
;

355  
HAL_OK
;

356 
	}
}

371 
HAL_StusTy³Def
 
	$HAL_MuÉiProûssÜEx_Add»ssL’gth_S‘
(
UART_HªdËTy³Def
 *
hu¬t
, 
ušt32_t
 
Add»ssL’gth
)

374 if(
hu¬t
 =ð
NULL
)

376  
HAL_ERROR
;

380 
	`as£¹_·¿m
(
	`IS_UART_ADDRESSLENGTH_DETECT
(
Add»ssL’gth
));

382 
hu¬t
->
S‹
 = 
HAL_UART_STATE_BUSY
;

385 
	`__HAL_UART_DISABLE
(
hu¬t
);

388 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_ADDM7
, 
Add»ssL’gth
);

391 
	`__HAL_UART_ENABLE
(
hu¬t
);

394  (
	`UART_CheckIdËS‹
(
hu¬t
));

395 
	}
}

402 
__w—k
 
	$HAL_UARTEx_WakeupC®lback
(
UART_HªdËTy³Def
 *
hu¬t
)

405 
	`UNUSED
(
hu¬t
);

410 
	}
}

429 
	$UART_Wakeup_Add»ssCÚfig
(
UART_HªdËTy³Def
 *
hu¬t
, 
UART_WakeUpTy³Def
 
WakeUpS–eùiÚ
)

431 
	`as£¹_·¿m
(
	`IS_UART_ADDRESSLENGTH_DETECT
(
WakeUpS–eùiÚ
.
Add»ssL’gth
));

432 if(
WakeUpS–eùiÚ
.
Add»ssL’gth
 =ð
UART_ADDRESS_DETECT_4B
)

434 
	`as£¹_·¿m
(
	`IS_UART_4B_ADDRESS
(
WakeUpS–eùiÚ
.
Add»ss
));

438 
	`as£¹_·¿m
(
	`IS_UART_7B_ADDRESS
(
WakeUpS–eùiÚ
.
Add»ss
));

442 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_ADDM7
, 
WakeUpS–eùiÚ
.
Add»ssL’gth
);

445 
	`MODIFY_REG
(
hu¬t
->
In¡ªû
->
CR2
, 
USART_CR2_ADD
, ((
ušt32_t
)
WakeUpS–eùiÚ
.
Add»ss
 << 
UART_CR2_ADDRESS_LSB_POS
));

446 
	}
}

	@Inc/adc.h

35 #iâdeà
__adc_H


36 
	#__adc_H


	)

37 #ifdeà
__ýlu¥lus


42 
	~"¡m32l0xx_h®.h
"

48 
ADC_HªdËTy³Def
 
hadc
;

54 
MX_ADC_In™
();

60 #ifdeà
__ýlu¥lus


	@Inc/bluetooth_time_relay_object.h

7 #iâdeà
INC_BLUETOOTH_TIME_RELAY_OBJECT_H_


8 
	#INC_BLUETOOTH_TIME_RELAY_OBJECT_H_


	)

10 
	#BLUETOOTH_OFF_TIMEOUT
 300

11 

	)

12 
	gÞd_Úe_hz_couÁ”
 = 0;

13 
	gblu‘oÙh_off_couÁ”
 = 0;

14 
	gblu‘oÙh_off_æag
 = 0;

15 
	gblu‘oÙh_Ú_æag
 = 1;

20 
blu‘oÙh_time_»Ïy_couÁ”_šüem’t
();

21 
blu‘oÙh_time_»Ïy_couÁ”_»£t
();

22 
blu‘oÙh_off
();

24 
g‘_blu‘oÙh_off_æag
();

25 
£t_blu‘oÙh_off_æag
();

26 
g‘_blu‘oÙh_Ú_æag
();

27 
»£t_blu‘oÙh_Ú_æag
();

	@Inc/gpio.h

41 #iâdeà
__gpio_H


42 
	#__gpio_H


	)

43 #ifdeà
__ýlu¥lus


48 
	~"¡m32l0xx_h®.h
"

49 
	~"maš.h
"

59 
MX_GPIO_In™
();

65 #ifdeà
__ýlu¥lus


	@Inc/inflator_obj.h

8 #iâdeà
INFLATOR_OBJ_H_


9 
	#INFLATOR_OBJ_H_


	)

11 
	#UPPER_PRESSURE
 325

	)

12 
	#LOWER_PRESSURE
 300

	)

13 
	#PRESSURE_GAP
 25

	)

15 
	~"gpio.h
"

17 
	glše_šæ©ed
[4] = {0,0,0,0};

18 
	gpump_up_æag
 = 0;

20 
ušt32_t
 
	gËá_low”_´essu»
 = 
LOWER_PRESSURE
;

21 
ušt32_t
 
	gËá_uµ”_´essu»
 = 
UPPER_PRESSURE
;

22 
£t_Ëá_low”_´essu»
(
ušt32_t
 
´essu»
);

23 
ušt32_t
 
šæ©Ü_g‘_Ëá_low”_´essu»
();

25 
ušt32_t
 
	gright_low”_´essu»
 = 
LOWER_PRESSURE
;

26 
ušt32_t
 
	gright_uµ”_´essu»
 = 
UPPER_PRESSURE
;

27 
£t_right_low”_´essu»
(
ušt32_t
 
´essu»
);

28 
ušt32_t
 
šæ©Ü_g‘_right_low”_´essu»
();

30 
ušt32_t
 
	gcu¼’t_´essu»
;

31 
šæ©Ü_£t_cu¼’t_´essu»
(
ušt32_t
 
´essu»
);

32 
ušt32_t
 
šæ©Ü_g‘_cu¼’t_´essu»
();

34 
debug_v®ve_Ëd_im™©iÚ
();

35 
šæ©e_lše
(
lše_numb”
);

37 
šæ©Ü_tuº_mÙÜ_Ú
();

38 
šæ©Ü_tuº_mÙÜ_off
();

39 
	gmÙÜ_Ú_æag
 = 0;

40 
šæ©Ü_g‘_mÙÜ_æag
();

42 
šæ©Ü_tuº_drÝ_v®ve_Ú
();

43 
šæ©Ü_tuº_drÝ_v®ve_off
();

45 
šæ©Ü_mÚ™Ü
();

47 
	gšæ©e_lše_æag
;

48 
šæ©Ü_drÝ_šæ©e_æag
();

49 
šæ©Ü_ri£_šæ©e_æag
();

50 
šæ©Ü_g‘_šæ©e_æag
();

52 
drÝ_´essu»
();

53 
šæ©e_right_¬m
();

54 
šæ©e_Ëá_¬m
();

55 
šæ©e_bÙh_¬ms
();

57 
	gšæ©e_right_æag
 = 0;

58 
šæ©Ü_£t_šæ©e_right_æag
();

59 
šæ©Ü_g‘_šæ©e_right_æag
();

60 
	gšæ©e_Ëá_æag
 = 0;

61 
šæ©Ü_£t_šæ©e_Ëá_æag
();

62 
šæ©Ü_g‘_šæ©e_Ëá_æag
();

	@Inc/input_analizer_obj.h

8 #iâdeà
INPUT_ANALIZER_OBJ_H_


9 
	#INPUT_ANALIZER_OBJ_H_


	)

11 
	~"gpio.h
"

13 
	gmes§ge
[64];

14 
	glše_æags
[8] = {0,0,0,0,0,0,0,0};

15 
	g¡¬t_¡©e_lše_æags
[8] = {0,0,0,0,0,0,0,0};

16 
ušt16_t
 
	gšput_pšs
[] = {
š_Ëá1_Pš
,
š_Ëá2_Pš
,
š_Ëá3_Pš
,
š_Ëá4_Pš
,
š_right1_Pš
,
š_right2_Pš
,
š_right3_Pš
,
š_right4_Pš
};

17 
	gd–im‘”s
[] = {'a','b','c','d','e','f','g','h'};

19 
šput_ª®iz”_check_¡¬t_¡©e
();

20 
šput_ª®iz”_check_lšes
();

21 
šput_ª®iz”_£nd_¡©us
();

22 
šput_ª®iz”_g‘_lše_æags
(
šdex
);

24 
šput_ª®iz”_commÚ_´essu»_drÝ
();

26 
Ëá_hªd_cÚd™iÚ
();

27 
šæ©Ü_£t_šæ©e_Ëá_æag
();

	@Inc/main.h

39 #iâdeà
__MAIN_H


40 
	#__MAIN_H


	)

49 
	#š_right4_Pš
 
GPIO_PIN_3


	)

50 
	#š_right4_GPIO_PÜt
 
GPIOA


	)

51 
	#š_right3_Pš
 
GPIO_PIN_4


	)

52 
	#š_right3_GPIO_PÜt
 
GPIOA


	)

53 
	#š_right2_Pš
 
GPIO_PIN_5


	)

54 
	#š_right2_GPIO_PÜt
 
GPIOA


	)

55 
	#š_right1_Pš
 
GPIO_PIN_6


	)

56 
	#š_right1_GPIO_PÜt
 
GPIOA


	)

57 
	#š_Ëá4_Pš
 
GPIO_PIN_7


	)

58 
	#š_Ëá4_GPIO_PÜt
 
GPIOA


	)

59 
	#out_debug1_Pš
 
GPIO_PIN_0


	)

60 
	#out_debug1_GPIO_PÜt
 
GPIOB


	)

61 
	#out_debug2_Pš
 
GPIO_PIN_1


	)

62 
	#out_debug2_GPIO_PÜt
 
GPIOB


	)

63 
	#out_mÙÜ_cÚŒÞ_Pš
 
GPIO_PIN_2


	)

64 
	#out_mÙÜ_cÚŒÞ_GPIO_PÜt
 
GPIOB


	)

65 
	#š_Ëá3_Pš
 
GPIO_PIN_8


	)

66 
	#š_Ëá3_GPIO_PÜt
 
GPIOA


	)

67 
	#š_Ëá2_Pš
 
GPIO_PIN_9


	)

68 
	#š_Ëá2_GPIO_PÜt
 
GPIOA


	)

69 
	#š_Ëá1_Pš
 
GPIO_PIN_10


	)

70 
	#š_Ëá1_GPIO_PÜt
 
GPIOA


	)

71 
	#out_lšes_pow”_Pš
 
GPIO_PIN_11


	)

72 
	#out_lšes_pow”_GPIO_PÜt
 
GPIOA


	)

73 
	#out_acûl_¡_Pš
 
GPIO_PIN_12


	)

74 
	#out_acûl_¡_GPIO_PÜt
 
GPIOA


	)

76 
	#out_Ëd_Pš
 
GPIO_PIN_15


	)

77 
	#out_Ëd_GPIO_PÜt
 
GPIOA


	)

81 
	#out_v®ve1_cÚŒÞ_Pš
 
GPIO_PIN_3


	)

82 
	#out_v®ve1_cÚŒÞ_GPIO_PÜt
 
GPIOB


	)

83 
	#out_v®ve2_cÚŒÞ_Pš
 
GPIO_PIN_4


	)

84 
	#out_v®ve2_cÚŒÞ_GPIO_PÜt
 
GPIOB


	)

85 
	#out_v®ve3_cÚŒÞ_Pš
 
GPIO_PIN_5


	)

86 
	#out_v®ve3_cÚŒÞ_GPIO_PÜt
 
GPIOB


	)

87 
	#out_ª®og_Úoff_Pš
 
GPIO_PIN_8


	)

88 
	#out_ª®og_Úoff_GPIO_PÜt
 
GPIOB


	)

94 
_E¼Ü_HªdËr
(*, );

96 
	#E¼Ü_HªdËr
(è
	`_E¼Ü_HªdËr
(
__FILE__
, 
__LINE__
)

	)

	@Inc/mxconstants.h

41 
	#vakb_aš_ch0
 
GPIO_PIN_0


	)

42 
	#vakb_aš_ch0_GPIO_PÜt
 
GPIOA


	)

43 
	#vout_aš_ch1
 
GPIO_PIN_1


	)

44 
	#vout_aš_ch1_GPIO_PÜt
 
GPIOA


	)

45 
	#iz¬_aš_ch2
 
GPIO_PIN_2


	)

46 
	#iz¬_aš_ch2_GPIO_PÜt
 
GPIOA


	)

47 
	#œazr_aš_ch3
 
GPIO_PIN_3


	)

48 
	#œazr_aš_ch3_GPIO_PÜt
 
GPIOA


	)

49 
	#td_od¿š_out
 
GPIO_PIN_4


	)

50 
	#td_od¿š_out_GPIO_PÜt
 
GPIOA


	)

51 
	#všv_aš_ch5
 
GPIO_PIN_5


	)

52 
	#všv_aš_ch5_GPIO_PÜt
 
GPIOA


	)

53 
	#»dËd_pš
 
GPIO_PIN_6


	)

54 
	#»dËd_pš_GPIO_PÜt
 
GPIOA


	)

55 
	#g»’Ëd_pš
 
GPIO_PIN_7


	)

56 
	#g»’Ëd_pš_GPIO_PÜt
 
GPIOA


	)

57 
	#vpb_š_pš
 
GPIO_PIN_0


	)

58 
	#vpb_š_pš_GPIO_PÜt
 
GPIOB


	)

59 
	#vlb_š_pš
 
GPIO_PIN_1


	)

60 
	#vlb_š_pš_GPIO_PÜt
 
GPIOB


	)

61 
	#z¬_out_pš
 
GPIO_PIN_8


	)

62 
	#z¬_out_pš_GPIO_PÜt
 
GPIOA


	)

63 
	#¿zr_out_pš
 
GPIO_PIN_9


	)

64 
	#¿zr_out_pš_GPIO_PÜt
 
GPIOA


	)

65 
	#Ú_lßd_out_pš
 
GPIO_PIN_10


	)

66 
	#Ú_lßd_out_pš_GPIO_PÜt
 
GPIOA


	)

67 
	#Útd_out_pš
 
GPIO_PIN_11


	)

68 
	#Úvš_out_pš
 
GPIO_PIN_12


	)

69 
	#Útd_out_pš_GPIO_PÜt
 
GPIOA


	)

70 
	#bu‰Ú_exti_pš
 
GPIO_PIN_15


	)

71 
	#bu‰Ú_exti_pš_GPIO_PÜt
 
GPIOA


	)

72 
	#pwm_out_pš
 
GPIO_PIN_3


	)

73 
	#pwm_out_pš_GPIO_PÜt
 
GPIOB


	)

74 
	#debug0_out_pš
 
GPIO_PIN_4


	)

75 
	#debug0_out_pš_GPIO_PÜt
 
GPIOB


	)

76 
	#debug1_out_pš
 
GPIO_PIN_5


	)

77 
	#debug1_out_pš_GPIO_PÜt
 
GPIOB


	)

	@Inc/one_hz_timer_obj.h

8 #iâdeà
INC_ONE_HZ_TIMER_OBJ_H_


9 
	#INC_ONE_HZ_TIMER_OBJ_H_


	)

13 
	gÚe_hz_couÁ”
 = 0;

14 
	gsy¡ick_couÁ”
 = 0;

15 
	gÚe_hz_tim”_æag
 = 0;

17 *
	gmes§ge
[128];

19 
Úe_hz_tim”_tick
();

20 
Úe_hz_tim”_pÞl
();

21 
Úe_hz_scheduË_sk
();

23 
g‘_Úe_hz_couÁ”
();

	@Inc/pressure_sensor_obj.h

8 #iâdeà
INC_PRESSURE_SENSOR_OBJ_H_


9 
	#INC_PRESSURE_SENSOR_OBJ_H_


	)

11 
	~"¡dšt.h
"

13 
ušt32_t
 
´essu»_£nsÜ_g‘_´essu»
();

	@Inc/stm32l0xx_hal_conf.h

36 #iâdeà
__STM32L0xx_HAL_CONF_H


37 
	#__STM32L0xx_HAL_CONF_H


	)

39 #ifdeà
__ýlu¥lus


43 
	~"mxcÚ¡ªts.h
"

52 
	#HAL_MODULE_ENABLED


	)

53 
	#HAL_ADC_MODULE_ENABLED


	)

65 
	#HAL_TIM_MODULE_ENABLED


	)

67 
	#HAL_UART_MODULE_ENABLED


	)

74 
	#HAL_GPIO_MODULE_ENABLED


	)

75 
	#HAL_DMA_MODULE_ENABLED


	)

76 
	#HAL_I2C_MODULE_ENABLED


	)

77 
	#HAL_RCC_MODULE_ENABLED


	)

78 
	#HAL_FLASH_MODULE_ENABLED


	)

79 
	#HAL_PWR_MODULE_ENABLED


	)

80 
	#HAL_CORTEX_MODULE_ENABLED


	)

88 #ià!
defšed
 (
HSE_VALUE
)

89 
	#HSE_VALUE
 ((
ušt32_t
)8000000è

	)

92 #ià!
defšed
 (
HSE_STARTUP_TIMEOUT
)

93 
	#HSE_STARTUP_TIMEOUT
 ((
ušt32_t
)100è

	)

100 #ià!
defšed
 (
MSI_VALUE
)

101 
	#MSI_VALUE
 ((
ušt32_t
)2097000è

	)

109 #ià!
defšed
 (
HSI_VALUE
)

110 
	#HSI_VALUE
 ((
ušt32_t
)16000000è

	)

116 #ià!
defšed
 (
HSI48_VALUE
)

117 
	#HSI48_VALUE
 ((
ušt32_t
)48000000è

	)

125 #ià!
defšed
 (
LSI_VALUE
)

126 
	#LSI_VALUE
 ((
ušt32_t
)37000è

	)

128 
The
 
»®
 
v®ue
 
may
 
v¬y
 
d•’dšg
 
Ú
 
the
 
v¬ŸtiÚs


129 
š
 
vÞge
 
ªd
 
‹m³¿tu»
.*/

134 #ià!
defšed
 (
LSE_VALUE
)

135 
	#LSE_VALUE
 ((
ušt32_t
)32768è

	)

138 #ià!
defšed
 (
LSE_STARTUP_TIMEOUT
)

139 
	#LSE_STARTUP_TIMEOUT
 ((
ušt32_t
)5000è

	)

149 
	#VDD_VALUE
 ((
ušt32_t
)3300è

	)

150 
	#TICK_INT_PRIORITY
 ((
ušt32_t
)0è

	)

151 
	#USE_RTOS
 0

	)

152 
	#PREFETCH_ENABLE
 0

	)

153 
	#PREREAD_ENABLE
 1

	)

154 
	#BUFFER_CACHE_DISABLE
 0

	)

168 #ifdeà
HAL_RCC_MODULE_ENABLED


169 
	~"¡m32l0xx_h®_rcc.h
"

172 #ifdeà
HAL_GPIO_MODULE_ENABLED


173 
	~"¡m32l0xx_h®_gpio.h
"

176 #ifdeà
HAL_DMA_MODULE_ENABLED


177 
	~"¡m32l0xx_h®_dma.h
"

180 #ifdeà
HAL_CORTEX_MODULE_ENABLED


181 
	~"¡m32l0xx_h®_cÜ‹x.h
"

184 #ifdeà
HAL_ADC_MODULE_ENABLED


185 
	~"¡m32l0xx_h®_adc.h
"

188 #ifdeà
HAL_COMP_MODULE_ENABLED


189 
	~"¡m32l0xx_h®_comp.h
"

192 #ifdeà
HAL_CRC_MODULE_ENABLED


193 
	~"¡m32l0xx_h®_üc.h
"

196 #ifdeà
HAL_CRYP_MODULE_ENABLED


197 
	~"¡m32l0xx_h®_üyp.h
"

200 #ifdeà
HAL_DAC_MODULE_ENABLED


201 
	~"¡m32l0xx_h®_dac.h
"

204 #ifdeà
HAL_FLASH_MODULE_ENABLED


205 
	~"¡m32l0xx_h®_æash.h
"

208 #ifdeà
HAL_I2C_MODULE_ENABLED


209 
	~"¡m32l0xx_h®_i2c.h
"

212 #ifdeà
HAL_I2S_MODULE_ENABLED


213 
	~"¡m32l0xx_h®_i2s.h
"

216 #ifdeà
HAL_IWDG_MODULE_ENABLED


217 
	~"¡m32l0xx_h®_iwdg.h
"

220 #ifdeà
HAL_LCD_MODULE_ENABLED


221 
	~"¡m32l0xx_h®_lcd.h
"

224 #ifdeà
HAL_LPTIM_MODULE_ENABLED


225 
	~"¡m32l0xx_h®_Ítim.h
"

228 #ifdeà
HAL_PWR_MODULE_ENABLED


229 
	~"¡m32l0xx_h®_pwr.h
"

232 #ifdeà
HAL_RNG_MODULE_ENABLED


233 
	~"¡m32l0xx_h®_ºg.h
"

236 #ifdeà
HAL_RTC_MODULE_ENABLED


237 
	~"¡m32l0xx_h®_¹c.h
"

241 #ifdeà
HAL_SPI_MODULE_ENABLED


242 
	~"¡m32l0xx_h®_¥i.h
"

245 #ifdeà
HAL_TIM_MODULE_ENABLED


246 
	~"¡m32l0xx_h®_tim.h
"

249 #ifdeà
HAL_TSC_MODULE_ENABLED


250 
	~"¡m32l0xx_h®_tsc.h
"

253 #ifdeà
HAL_UART_MODULE_ENABLED


254 
	~"¡m32l0xx_h®_u¬t.h
"

257 #ifdeà
HAL_USART_MODULE_ENABLED


258 
	~"¡m32l0xx_h®_u§¹.h
"

261 #ifdeà
HAL_IRDA_MODULE_ENABLED


262 
	~"¡m32l0xx_h®_œda.h
"

265 #ifdeà
HAL_SMARTCARD_MODULE_ENABLED


266 
	~"¡m32l0xx_h®_sm¬tÿrd.h
"

269 #ifdeà
HAL_SMBUS_MODULE_ENABLED


270 
	~"¡m32l0xx_h®_smbus.h
"

273 #ifdeà
HAL_WWDG_MODULE_ENABLED


274 
	~"¡m32l0xx_h®_wwdg.h
"

277 #ifdeà
HAL_PCD_MODULE_ENABLED


278 
	~"¡m32l0xx_h®_pcd.h
"

282 #ifdeà 
USE_FULL_ASSERT


291 
	#as£¹_·¿m
(
ex´
è(Óx´è? ()0 : 
	`as£¹_çžed
((
ušt8_t
 *)
__FILE__
, 
__LINE__
))

	)

293 
as£¹_çžed
(
ušt8_t
* 
fže
, 
ušt32_t
 
lše
);

295 
	#as£¹_·¿m
(
ex´
è(()0)

	)

298 #ifdeà
__ýlu¥lus


	@Inc/stm32l0xx_it.h

35 #iâdeà
__STM32L0xx_IT_H


36 
	#__STM32L0xx_IT_H


	)

38 #ifdeà
__ýlu¥lus


48 
NMI_HªdËr
();

49 
H¬dFauÉ_HªdËr
();

50 
SysTick_HªdËr
();

52 #ifdeà
__ýlu¥lus


	@Inc/tim.h

35 #iâdeà
__tim_H


36 
	#__tim_H


	)

37 #ifdeà
__ýlu¥lus


42 
	~"¡m32l0xx_h®.h
"

48 
TIM_HªdËTy³Def
 
htim2
;

54 
MX_TIM2_In™
();

56 
HAL_TIM_M¥Po¡In™
(
TIM_HªdËTy³Def
 *
htim
);

63 #ifdeà
__ýlu¥lus


	@Inc/usart.h

35 #iâdeà
__u§¹_H


36 
	#__u§¹_H


	)

37 #ifdeà
__ýlu¥lus


42 
	~"¡m32l0xx_h®.h
"

48 
UART_HªdËTy³Def
 
hu¬t1
;

54 
MX_USART1_UART_In™
();

60 #ifdeà
__ýlu¥lus


	@Inc/usart_obj.h

8 #iâdeà
USART_OBJ_H_


9 
	#USART_OBJ_H_


	)

11 
	#INPUT_MESSAGE_LENGTH
 256

	)

13 
	~"u§¹.h
"

15 
UART_HªdËTy³Def
 
hu¬t1
;

17 
ušt8_t
 
	gu§¹_š_d©a
;

18 
ušt8_t
 
	gšput_mes§ge
[
INPUT_MESSAGE_LENGTH
];

19 
	gšput_mes§ge_šdex
 = 0;

20 
	gÃw_mes§ge_»ûived_æag
 = 0;

22 
	gÃw_ch¬_»ûived_æag
 = 0;

24 
u§¹_£nd_mes§ge
(*
me§ge
);

25 
ušt8_t
 
u§¹_g‘_Ï¡_š_by‹
();

26 
ušt8_t
 *
u§¹_»ûive_by‹
();

27 
UART_HªdËTy³Def
 *
g‘_u§¹_hªdË
();

28 
u§¹_pÞlšg
();

30 
£t_Ãw_ch¬_»ûived_æag
();

31 
»£t_Ãw_ch¬_»ûived_æag
();

32 
g‘_Ãw_ch¬_»ûived_æag
();

34 
£t_Ãw_mes§ge_»ûived_æag
();

35 
»£t_Ãw_mes§ge_»ûived_æag
();

36 
g‘_Ãw_mes§ge_»ûived_æag
();

38 
commªd_š‹½»‹r
();

40 
“´om_wr™e_right_´essu»
(
ušt32_t
 
right_´essu»
);

41 
“´om_wr™e_Ëá_´essu»
(
ušt32_t
 
Ëá_´essu»
);

42 
št32_t
 
“´om_»ad_right_´essu»
();

43 
št32_t
 
“´om_»ad_Ëá_´essu»
();

	@Src/adc.c

36 
	~"adc.h
"

38 
	~"gpio.h
"

44 
ADC_HªdËTy³Def
 
	ghadc
;

47 
	$MX_ADC_In™
()

49 
ADC_ChªÃlCÚfTy³Def
 
sCÚfig
;

53 
hadc
.
In¡ªû
 = 
ADC1
;

54 
hadc
.
In™
.
Ov”§m¶šgMode
 = 
DISABLE
;

55 
hadc
.
In™
.
ClockP»sÿËr
 = 
ADC_CLOCK_SYNC_PCLK_DIV1
;

56 
hadc
.
In™
.
ResÞutiÚ
 = 
ADC_RESOLUTION_12B
;

57 
hadc
.
In™
.
Sam¶šgTime
 = 
ADC_SAMPLETIME_1CYCLE_5
;

58 
hadc
.
In™
.
SÿnCÚvMode
 = 
ADC_SCAN_DIRECTION_FORWARD
;

59 
hadc
.
In™
.
D©aAlign
 = 
ADC_DATAALIGN_RIGHT
;

60 
hadc
.
In™
.
CÚtšuousCÚvMode
 = 
DISABLE
;

61 
hadc
.
In™
.
DiscÚtšuousCÚvMode
 = 
DISABLE
;

62 
hadc
.
In™
.
Ex‹º®TrigCÚvEdge
 = 
ADC_EXTERNALTRIGCONVEDGE_NONE
;

63 
hadc
.
In™
.
DMACÚtšuousReque¡s
 = 
DISABLE
;

64 
hadc
.
In™
.
EOCS–eùiÚ
 = 
ADC_EOC_SINGLE_CONV
;

65 
hadc
.
In™
.
Ov”run
 = 
ADC_OVR_DATA_PRESERVED
;

66 
hadc
.
In™
.
LowPow”AutoWa™
 = 
DISABLE
;

67 
hadc
.
In™
.
LowPow”F»qu’cyMode
 = 
DISABLE
;

68 
hadc
.
In™
.
LowPow”AutoPow”Off
 = 
DISABLE
;

69 
	`HAL_ADC_In™
(&
hadc
);

73 
sCÚfig
.
ChªÃl
 = 
ADC_CHANNEL_0
;

74 
sCÚfig
.
Rªk
 = 
ADC_RANK_CHANNEL_NUMBER
;

75 
	`HAL_ADC_CÚfigChªÃl
(&
hadc
, &
sCÚfig
);

79 
sCÚfig
.
ChªÃl
 = 
ADC_CHANNEL_1
;

80 
	`HAL_ADC_CÚfigChªÃl
(&
hadc
, &
sCÚfig
);

84 
sCÚfig
.
ChªÃl
 = 
ADC_CHANNEL_2
;

85 
	`HAL_ADC_CÚfigChªÃl
(&
hadc
, &
sCÚfig
);

87 
	}
}

89 
	$HAL_ADC_M¥In™
(
ADC_HªdËTy³Def
* 
hadc
)

92 
GPIO_In™Ty³Def
 
GPIO_In™SŒuù
;

93 if(
hadc
->
In¡ªû
==
ADC1
)

99 
	`__HAL_RCC_ADC1_CLK_ENABLE
();

106 
GPIO_In™SŒuù
.
Pš
 = 
vakb_aš_ch0
|
vout_aš_ch1
|
iz¬_aš_ch2
;

107 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_ANALOG
;

108 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

109 
	`HAL_GPIO_In™
(
GPIOA
, &
GPIO_In™SŒuù
);

115 
	}
}

117 
	$HAL_ADC_M¥DeIn™
(
ADC_HªdËTy³Def
* 
hadc
)

120 if(
hadc
->
In¡ªû
==
ADC1
)

126 
	`__HAL_RCC_ADC1_CLK_DISABLE
();

135 
	`HAL_GPIO_DeIn™
(
GPIOA
, 
vakb_aš_ch0
|
vout_aš_ch1
|
iz¬_aš_ch2
);

141 
	}
}

	@Src/bluetooth_time_relay_object.c

7 
	~"blu‘oÙh_time_»Ïy_objeù.h
"

8 
	~"Úe_hz_tim”_obj.h
"

9 
	~"gpio.h
"

13 
	$blu‘oÙh_time_»Ïy_couÁ”_šüem’t
()

15 if(
Þd_Úe_hz_couÁ”
 < 
	`g‘_Úe_hz_couÁ”
())

17 
Þd_Úe_hz_couÁ”
 = 
	`g‘_Úe_hz_couÁ”
();

18 
blu‘oÙh_off_couÁ”
++;

20 
	}
}

23 
	$blu‘oÙh_time_»Ïy_couÁ”_»£t
()

25 
blu‘oÙh_off_couÁ”
 = 0;

26 
	}
}

27 
	$blu‘oÙh_off
()

30 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_9
, 
GPIO_PIN_RESET
);

32 
	}
}

34 
	$g‘_blu‘oÙh_off_æag
()

36  
blu‘oÙh_off_æag
;

37 
	}
}

39 
	$£t_blu‘oÙh_off_æag
()

41 
blu‘oÙh_off_æag
 = 1;

42 
	}
}

44 
	$g‘_blu‘oÙh_Ú_æag
()

46  
blu‘oÙh_Ú_æag
;

47 
	}
}

49 
	$»£t_blu‘oÙh_Ú_æag
()

51 
blu‘oÙh_Ú_æag
 = 0;

52 
	}
}

	@Src/bluetooth_time_relay_task.c

8 
	~"blu‘oÙh_time_»Ïy_objeù.h
"

9 
	~"gpio.h
"

11 
	$blu‘oÙh_time_»Ïy_sk
()

13 if(
	`g‘_blu‘oÙh_Ú_æag
())

15 if(
	`g‘_blu‘oÙh_off_æag
())

18 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_9
, 
GPIO_PIN_RESET
);

20 
	`»£t_blu‘oÙh_Ú_æag
();

26 
	`blu‘oÙh_time_»Ïy_couÁ”_šüem’t
();

28 
	}
}

	@Src/gpio.c

41 
	~"gpio.h
"

60 
	$MX_GPIO_In™
()

63 
GPIO_In™Ty³Def
 
GPIO_In™SŒuù
;

66 
	`__HAL_RCC_GPIOA_CLK_ENABLE
();

67 
	`__HAL_RCC_GPIOB_CLK_ENABLE
();

70 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
out_debug1_Pš
|
out_debug2_Pš
|
out_mÙÜ_cÚŒÞ_Pš
|
out_v®ve1_cÚŒÞ_Pš


71 |
out_v®ve2_cÚŒÞ_Pš
|
out_v®ve3_cÚŒÞ_Pš
|
out_ª®og_Úoff_Pš
, 
GPIO_PIN_RESET
);

74 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_lšes_pow”_Pš
|
out_acûl_¡_Pš
|
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

76 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

80 
GPIO_In™SŒuù
.
Pš
 = 
š_right4_Pš
|
š_right3_Pš
|
š_right2_Pš
|
š_right1_Pš


81 |
š_Ëá4_Pš
|
š_Ëá3_Pš
|
š_Ëá2_Pš
|
š_Ëá1_Pš
;

82 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_INPUT
;

83 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

84 
	`HAL_GPIO_In™
(
GPIOA
, &
GPIO_In™SŒuù
);

88 
GPIO_In™SŒuù
.
Pš
 = 
out_debug1_Pš
|
out_debug2_Pš
|
out_mÙÜ_cÚŒÞ_Pš
|
out_v®ve1_cÚŒÞ_Pš


89 |
out_v®ve2_cÚŒÞ_Pš
|
out_v®ve3_cÚŒÞ_Pš
|
out_ª®og_Úoff_Pš
;

90 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_OUTPUT_PP
;

91 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

92 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_LOW
;

93 
	`HAL_GPIO_In™
(
GPIOB
, &
GPIO_In™SŒuù
);

96 
GPIO_In™SŒuù
.
Pš
 = 
out_lšes_pow”_Pš
|
out_acûl_¡_Pš
|
out_Ëd_Pš
;

97 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_OUTPUT_PP
;

98 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

99 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_LOW
;

100 
	`HAL_GPIO_In™
(
GPIOA
, &
GPIO_In™SŒuù
);

103 
GPIO_In™SŒuù
.
Pš
 = 
GPIO_PIN_5
|
GPIO_PIN_4
|
GPIO_PIN_3
;

104 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_OUTPUT_PP
;

105 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

106 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_LOW
;

107 
	`HAL_GPIO_In™
(
GPIOB
, &
GPIO_In™SŒuù
);

109 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_5
|
GPIO_PIN_4
|
GPIO_PIN_3
, 
GPIO_PIN_RESET
);

112 
GPIO_In™SŒuù
.
Pš
 = 
GPIO_PIN_9
;

113 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_OUTPUT_PP
;

114 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

115 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_LOW
;

116 
	`HAL_GPIO_In™
(
GPIOB
, &
GPIO_In™SŒuù
);

118 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_9
, 
GPIO_PIN_RESET
);

121 
GPIO_In™SŒuù
.
Pš
 = 
GPIO_PIN_10
;

122 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_OUTPUT_PP
;

123 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

124 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_LOW
;

125 
	`HAL_GPIO_In™
(
GPIOB
, &
GPIO_In™SŒuù
);

127 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_10
, 
GPIO_PIN_RESET
);

128 
	}
}

	@Src/inflator_obj.c

8 
	~"šæ©Ü_obj.h
"

9 
	~"šput_ª®iz”_obj.h
"

10 
	~"gpio.h
"

12 
	~"´essu»_£nsÜ_obj.h
"

14 
	~"m©h.h
"

21 
	$šæ©Ü_tuº_mÙÜ_Ú
()

23 
	`HAL_GPIO_Wr™ePš
(
out_mÙÜ_cÚŒÞ_GPIO_PÜt
, 
out_mÙÜ_cÚŒÞ_Pš
, 
GPIO_PIN_SET
);

24 
mÙÜ_Ú_æag
 = 1;

25 
	}
}

26 
	$šæ©Ü_tuº_mÙÜ_off
()

28 
	`HAL_GPIO_Wr™ePš
(
out_mÙÜ_cÚŒÞ_GPIO_PÜt
, 
out_mÙÜ_cÚŒÞ_Pš
, 
GPIO_PIN_RESET
);

29 
mÙÜ_Ú_æag
 = 0;

30 
	}
}

31 
	$šæ©Ü_g‘_mÙÜ_æag
()

32 {  
mÙÜ_Ú_æag
; 
	}
}

34 
	$šæ©Ü_tuº_drÝ_v®ve_Ú
()

36 
	`HAL_GPIO_Wr™ePš
(
out_v®ve1_cÚŒÞ_GPIO_PÜt
, 
out_v®ve1_cÚŒÞ_Pš
, 
GPIO_PIN_SET
);

37 
	}
}

38 
	$šæ©Ü_tuº_drÝ_v®ve_off
()

40 
	`HAL_GPIO_Wr™ePš
(
out_v®ve1_cÚŒÞ_GPIO_PÜt
, 
out_v®ve1_cÚŒÞ_Pš
, 
GPIO_PIN_RESET
);

41 
	}
}

43 
	$šæ©Ü_drÝ_šæ©e_æag
()

44 { 
šæ©e_lše_æag
 = 0; 
	}
}

45 
	$šæ©Ü_ri£_šæ©e_æag
()

46 { 
šæ©e_lše_æag
 = 1; 
	}
}

47 
	$šæ©Ü_g‘_šæ©e_æag
()

48 {  
šæ©e_lše_æag
; 
	}
}

50 
	$šæ©Ü_£t_cu¼’t_´essu»
(
ušt32_t
 
´essu»
)

52 
cu¼’t_´essu»
 = 
´essu»
;

53 
	}
}

55 
ušt32_t
 
	$šæ©Ü_g‘_cu¼’t_´essu»
()

57  
cu¼’t_´essu»
;

58 
	}
}

60 
	$šæ©Ü_mÚ™Ü
()

62 
ušt32_t
 
»®_´essu»
 = 
cu¼’t_´essu»
/10 - 25;

64 if(
šæ©e_lše_æag
)

68 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_10
, 
GPIO_PIN_SET
);

70 
ušt32_t
 
low”_´essu»
;

71 
ušt32_t
 
uµ”_´essu»
;

72 ià(
šæ©e_right_æag
 && (!
šæ©e_Ëá_æag
))

74 
low”_´essu»
 = 
right_low”_´essu»
;

75 
uµ”_´essu»
 = 
right_uµ”_´essu»
;

77 if((!
šæ©e_right_æag
è&& 
šæ©e_Ëá_æag
)

79 
low”_´essu»
 = 
Ëá_low”_´essu»
;

80 
uµ”_´essu»
 = 
Ëá_uµ”_´essu»
;

82 if(
šæ©e_right_æag
 && 
šæ©e_Ëá_æag
)

84 if(
Ëá_low”_´essu»
 > 
right_low”_´essu»
)

85 
low”_´essu»
 = 
Ëá_low”_´essu»
;

87 
low”_´essu»
 = 
right_low”_´essu»
;

88 
uµ”_´essu»
 = 
low”_´essu»
 + 
PRESSURE_GAP
;

91 if(
»®_´essu»
 < 
low”_´essu»
)

93 
pump_up_æag
 = 1;

96 if(
»®_´essu»
 > 
uµ”_´essu»
)

98 
pump_up_æag
 = 0;

99 
	`šæ©Ü_tuº_mÙÜ_off
();

102 if(
pump_up_æag
)

103 
	`šæ©Ü_tuº_mÙÜ_Ú
();

109 
pump_up_æag
 = 0;

110 
	`šæ©Ü_tuº_mÙÜ_off
();

112 
	}
}

114 
	$£t_right_low”_´essu»
(
ušt32_t
 
´essu»
)

116 
right_low”_´essu»
 = 
´essu»
;

117 
right_uµ”_´essu»
 = 
right_low”_´essu»
 + 
PRESSURE_GAP
;

118 
	}
}

119 
	$£t_Ëá_low”_´essu»
(
ušt32_t
 
´essu»
)

121 
Ëá_low”_´essu»
 = 
´essu»
;

122 
Ëá_uµ”_´essu»
 = 
Ëá_low”_´essu»
 + 
PRESSURE_GAP
;

123 
	}
}

125 
ušt32_t
 
	$šæ©Ü_g‘_right_low”_´essu»
()

127  
right_low”_´essu»
;

128 
	}
}

129 
ušt32_t
 
	$šæ©Ü_g‘_Ëá_low”_´essu»
()

131  
Ëá_low”_´essu»
;

132 
	}
}

134 
	$drÝ_´essu»
()

137 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_4
, 
GPIO_PIN_SET
);

139 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_5
|
GPIO_PIN_3
, 
GPIO_PIN_RESET
);

140 
	}
}

142 
	$šæ©e_right_¬m
()

145 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_5
, 
GPIO_PIN_RESET
);

147 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_3
, 
GPIO_PIN_SET
);

149 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_4
, 
GPIO_PIN_RESET
);

150 
	}
}

152 
	$šæ©e_Ëá_¬m
()

155 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_5
, 
GPIO_PIN_SET
);

157 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_3
, 
GPIO_PIN_RESET
);

159 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_4
, 
GPIO_PIN_RESET
);

160 
	}
}

162 
	$šæ©e_bÙh_¬ms
()

165 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_5
, 
GPIO_PIN_RESET
);

167 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_3
, 
GPIO_PIN_RESET
);

169 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_4
, 
GPIO_PIN_RESET
);

170 
	}
}

172 
	$šæ©Ü_£t_šæ©e_right_æag
()

174 
šæ©e_right_æag
 = 1;

175 
	}
}

176 
	$šæ©Ü_£t_šæ©e_Ëá_æag
()

178 
šæ©e_Ëá_æag
 = 1;

179 
	}
}

181 
	$šæ©Ü_g‘_šæ©e_right_æag
()

183  
šæ©e_right_æag
;

184 
	}
}

185 
	$šæ©Ü_g‘_šæ©e_Ëá_æag
()

187  
šæ©e_Ëá_æag
;

188 
	}
}

	@Src/input_analizer_obj.c

8 
	~"šput_ª®iz”_obj.h
"

9 
	~"u§¹_obj.h
"

10 
	~"gpio.h
"

12 
	~"´essu»_£nsÜ_obj.h
"

14 
	~"šæ©Ü_obj.h
"

16 
	$šput_ª®iz”_check_¡¬t_¡©e
()

18 
i
;

21 
	`HAL_GPIO_Wr™ePš
(
out_lšes_pow”_GPIO_PÜt
, 
out_lšes_pow”_Pš
, 
GPIO_PIN_SET
);

24 
i
=0; i<2500; i++);

26 
i
=0; i<8; i++)

28 if(
	`HAL_GPIO_R—dPš
(
š_Ëá1_GPIO_PÜt
, 
šput_pšs
[
i
]è!ð
GPIO_PIN_RESET
)

29 
¡¬t_¡©e_lše_æags
[
i
] = 1;

33 
i
=0; i<2500; i++);

35 
	`HAL_GPIO_Wr™ePš
(
out_lšes_pow”_GPIO_PÜt
, 
out_lšes_pow”_Pš
, 
GPIO_PIN_RESET
);

36 
	}
}

38 
	$šput_ª®iz”_commÚ_´essu»_drÝ
()

40 
i
;

42 
i
=0; i<8; i++)

44 
¡¬t_¡©e_lše_æags
[
i
] = 
lše_æags
[i];

46 
	}
}

49 
	$šput_ª®iz”_check_lšes
()

51 
i
;

54 
	`HAL_GPIO_Wr™ePš
(
out_lšes_pow”_GPIO_PÜt
, 
out_lšes_pow”_Pš
, 
GPIO_PIN_SET
);

57 
i
=0; i<2500; i++);

60 
i
=0; i<8; i++)

62 if(
	`HAL_GPIO_R—dPš
(
š_Ëá1_GPIO_PÜt
, 
šput_pšs
[
i
]è!ð
GPIO_PIN_RESET
)

64 
lše_æags
[
i
] = 1;

69 if((
	`Ëá_hªd_cÚd™iÚ
(è|| 
	`right_hªd_cÚd™iÚ
()è&& (!
	`šæ©Ü_g‘_šæ©e_æag
()))

72 
	`šæ©Ü_ri£_šæ©e_æag
();

75 if(
	`Ëá_hªd_cÚd™iÚ
(è&& 
	`right_hªd_cÚd™iÚ
())

77 
	`šæ©e_bÙh_¬ms
();

78 
	`šæ©Ü_£t_šæ©e_right_æag
();

79 
	`šæ©Ü_£t_šæ©e_Ëá_æag
();

81 if(
	`Ëá_hªd_cÚd™iÚ
())

83 
	`šæ©e_Ëá_¬m
();

84 
	`šæ©Ü_£t_šæ©e_Ëá_æag
();

86 if(
	`right_hªd_cÚd™iÚ
())

88 
	`šæ©e_right_¬m
();

89 
	`šæ©Ü_£t_šæ©e_right_æag
();

99 
i
=0; i<2500; i++);

101 
	`HAL_GPIO_Wr™ePš
(
out_lšes_pow”_GPIO_PÜt
, 
out_lšes_pow”_Pš
, 
GPIO_PIN_RESET
);

117 
ušt32_t
 
´essu»
 = 
	`´essu»_£nsÜ_g‘_´essu»
();

118 
	`šæ©Ü_£t_cu¼’t_´essu»
(
´essu»
);

122 
	}
}

124 
	$Ëá_hªd_cÚd™iÚ
()

126 
l1
, 
l2
, 
l3
, 
l4
;

128 
l1
 = 
lše_æags
[0] && (!
¡¬t_¡©e_lše_æags
[0]);

129 
l2
 = 
lše_æags
[1] && (!
¡¬t_¡©e_lše_æags
[1]);

130 
l3
 = 
lše_æags
[2] && (!
¡¬t_¡©e_lše_æags
[2]);

131 
l4
 = 
lše_æags
[3] && (!
¡¬t_¡©e_lše_æags
[3]);

133  
l1
 || 
l2
 || 
l3
 || 
l4
;

134 
	}
}

136 
	$right_hªd_cÚd™iÚ
()

138 
l5
, 
l6
, 
l7
, 
l8
;

140 
l5
 = 
lše_æags
[4] && (!
¡¬t_¡©e_lše_æags
[4]);

141 
l6
 = 
lše_æags
[5] && (!
¡¬t_¡©e_lše_æags
[5]);

142 
l7
 = 
lše_æags
[6] && (!
¡¬t_¡©e_lše_æags
[6]);

143 
l8
 = 
lše_æags
[7] && (!
¡¬t_¡©e_lše_æags
[7]);

145  
l5
 || 
l6
 || 
l7
 || 
l8
;

146 
	}
}

151 
	$šput_ª®iz”_£nd_¡©us
()

155 
	}
}

157 
	$šput_ª®iz”_g‘_lše_æags
(
šdex
)

159  
lše_æags
[
šdex
];

160 
	}
}

	@Src/main.c

2 
	~"maš.h
"

3 
	~"¡m32l0xx_h®.h
"

4 
	~"adc.h
"

5 
	~"u§¹.h
"

6 
	~"gpio.h
"

9 
	~"Úe_hz_tim”_obj.h
"

10 
	~"u§¹_obj.h
"

11 
	~"šæ©Ü_obj.h
"

13 
UART_HªdËTy³Def
 
hu¬t1
;

16 
	#DEVICENAME
 "VRACHEVANIE_NOGI_001"

	)

28 
Sy¡emClock_CÚfig
();

29 
E¼ÜHªdËr
();

36 
	$maš
()

39 vÞ©ž
i
;

44 
	`HAL_In™
();

47 
	`Sy¡emClock_CÚfig
();

50 
	`MX_GPIO_In™
();

52 
	`HAL_GPIO_Wr™ePš
(
GPIOB
, 
GPIO_PIN_9
, 
GPIO_PIN_SET
);

54 
i
=0; i<250000; i++);

56 
	`MX_USART1_UART_In™
();

57 
	`MX_ADC_In™
();

68 
	`u§¹_£nd_mes§ge
("^#^$^%");

69 
i
=0; i<2000000; i++);

70 
	`u§¹_£nd_mes§ge
("\r\n");

71 
i
=0; i<2000000; i++);

72 
	`u§¹_£nd_mes§ge
("AT+AB HostEvent Disable\r\n");

73 
i
=0; i<25000; i++);

74 
	`u§¹_£nd_mes§ge
("AT+AB Config PIN=0000\r\n");

75 
i
=0; i<25000; i++);

76 
	`u§¹_£nd_mes§ge
("AT+AB DeçuÉLoÿlNam"
DEVICENAME
"\r\n");

77 
i
=0; i<25000; i++);

78 
	`u§¹_£nd_mes§ge
("AT+AB Bypass\r\n");

79 
i
=0; i<250000; i++);

83 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

84 
i
=0; i<250000; i++);

85 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

86 
i
=0; i<2500000; i++);

90 *
	`u§¹_»ûive_by‹
(èð(
ušt8_t
)(
USART1
->
RDR
);

92 
USART1
->
ISR
 &= ~0x00000020;

95 
USART1
->
CR1
 |= 0x00000020;

97 
USART1
->
CR1
 &= ~0x00000100;

101 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

102 
i
=0; i<250000; i++);

103 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

104 
i
=0; i<250000; i++);

105 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

106 
i
=0; i<250000; i++);

107 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

108 
i
=0; i<2500000; i++);

113 
USART1
->
ICR
 |= 0x00121b5f;

115 
i
=0; i<250000; i++);

117 
	`HAL_NVIC_S‘PriÜ™y
(
USART1_IRQn
, 3, 0);

118 
	`HAL_NVIC_EÇbËIRQ
(
USART1_IRQn
);

127 
	`HAL_GPIO_Wr™ePš
(
out_ª®og_Úoff_GPIO_PÜt
, 
out_ª®og_Úoff_Pš
, 
GPIO_PIN_SET
);

129 
	`šæ©Ü_drÝ_šæ©e_æag
();

131 
	`šput_ª®iz”_check_¡¬t_¡©e
();

136 
	`£t_right_low”_´essu»
(
	`“´om_»ad_right_´essu»
());

137 
	`£t_Ëá_low”_´essu»
(
	`“´om_»ad_Ëá_´essu»
());

140 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

141 
i
=0; i<250000; i++);

142 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

143 
i
=0; i<250000; i++);

144 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

145 
i
=0; i<250000; i++);

146 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

147 
i
=0; i<250000; i++);

148 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

149 
i
=0; i<250000; i++);

150 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

151 
i
=0; i<2500000; i++);

161 
	`Úe_hz_tim”_pÞl
();

162 
	`šæ©Ü_mÚ™Ü
();

163 
	`u§¹_pÞlšg
();

164 
	`commªd_š‹½»‹r
();

175 
	}
}

186 
	$Sy¡emClock_CÚfig
()

189 
RCC_OscIn™Ty³Def
 
RCC_OscIn™SŒuù
;

190 
RCC_ClkIn™Ty³Def
 
RCC_ClkIn™SŒuù
;

191 
RCC_P”hCLKIn™Ty³Def
 
P”hClkIn™
;

193 
	`__PWR_CLK_ENABLE
();

195 
	`__HAL_PWR_VOLTAGESCALING_CONFIG
(
PWR_REGULATOR_VOLTAGE_SCALE1
);

197 
RCC_OscIn™SŒuù
.
OscžÏtÜTy³
 = 
RCC_OSCILLATORTYPE_HSI
;

198 
RCC_OscIn™SŒuù
.
HSIS‹
 = 
RCC_HSI_ON
;

199 
RCC_OscIn™SŒuù
.
HSIC®ib¿tiÚV®ue
 = 16;

200 
RCC_OscIn™SŒuù
.
PLL
.
PLLS‹
 = 
RCC_PLL_ON
;

201 
RCC_OscIn™SŒuù
.
PLL
.
PLLSourû
 = 
RCC_PLLSOURCE_HSI
;

202 
RCC_OscIn™SŒuù
.
PLL
.
PLLMUL
 = 
RCC_PLLMUL_4
;

203 
RCC_OscIn™SŒuù
.
PLL
.
PLLDIV
 = 
RCC_PLLDIV_2
;

204 
	`HAL_RCC_OscCÚfig
(&
RCC_OscIn™SŒuù
);

206 
RCC_ClkIn™SŒuù
.
ClockTy³
 = 
RCC_CLOCKTYPE_SYSCLK
;

207 
RCC_ClkIn™SŒuù
.
SYSCLKSourû
 = 
RCC_SYSCLKSOURCE_PLLCLK
;

208 
RCC_ClkIn™SŒuù
.
AHBCLKDivid”
 = 
RCC_SYSCLK_DIV1
;

209 
RCC_ClkIn™SŒuù
.
APB1CLKDivid”
 = 
RCC_HCLK_DIV1
;

210 
RCC_ClkIn™SŒuù
.
APB2CLKDivid”
 = 
RCC_HCLK_DIV1
;

211 
	`HAL_RCC_ClockCÚfig
(&
RCC_ClkIn™SŒuù
, 
FLASH_LATENCY_1
);

213 
P”hClkIn™
.
P”hClockS–eùiÚ
 = 
RCC_PERIPHCLK_USART1
;

214 
P”hClkIn™
.
U§¹1ClockS–eùiÚ
 = 
RCC_USART1CLKSOURCE_PCLK2
;

215 
	`HAL_RCCEx_P”hCLKCÚfig
(&
P”hClkIn™
);

217 
	`HAL_SYSTICK_CÚfig
(
	`HAL_RCC_G‘HCLKF»q
()/(1000));

219 
	`HAL_SYSTICK_CLKSourûCÚfig
(
SYSTICK_CLKSOURCE_HCLK
);

222 
	`HAL_NVIC_S‘PriÜ™y
(
SysTick_IRQn
, 0, 0);

223 
	}
}

227 
	$E¼ÜHªdËr
()

232 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_6
, 
GPIO_PIN_SET
);

233 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_7
, 
GPIO_PIN_RESET
);

234 
	`HAL_D–ay
(300);

235 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_6
, 
GPIO_PIN_RESET
);

236 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_7
, 
GPIO_PIN_RESET
);

237 
	`HAL_D–ay
(300);

238 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_6
, 
GPIO_PIN_RESET
);

239 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_7
, 
GPIO_PIN_SET
);

240 
	`HAL_D–ay
(300);

241 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_6
, 
GPIO_PIN_RESET
);

242 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
GPIO_PIN_7
, 
GPIO_PIN_RESET
);

243 
	`HAL_D–ay
(300);

245 
	}
}

248 
	$lßd
()

252 
	}
}

254 #ifdeà
USE_FULL_ASSERT


263 
	$as£¹_çžed
(
ušt8_t
* 
fže
, 
ušt32_t
 
lše
)

270 
	}
}

	@Src/one_hz_timer_obj.c

9 
	~"Úe_hz_tim”_obj.h
"

10 
	~"gpio.h
"

11 
	~"u§¹.h
"

13 
	~"u§¹_obj.h
"

14 
	~"šæ©Ü_obj.h
"

17 
	$Úe_hz_tim”_tick
()

19 
sy¡ick_couÁ”
++;

21 if(
sy¡ick_couÁ”
 >= 1000)

23 
Úe_hz_couÁ”
++;

24 
sy¡ick_couÁ”
 = 0;

25 
Úe_hz_tim”_æag
 = 1;

27 
	}
}

29 
	$Úe_hz_tim”_pÞl
()

31 
odd_ev’_æag
 = 0;

33 if(
Úe_hz_tim”_æag
)

35 
Úe_hz_tim”_æag
 = 0;

38 
	`HAL_GPIO_ToggËPš
(
GPIOA
, 
out_Ëd_Pš
);

40 
ušt32_t
 
cu¼’t_´essu»
 = 
	`šæ©Ü_g‘_cu¼’t_´essu»
()/10;

41 if(
cu¼’t_´essu»
 > 25)

42 
cu¼’t_´essu»
 = current_pressure - 25;

44 
cu¼’t_´essu»
 = 0;

45 
	`šæ©Ü_£t_cu¼’t_´essu»
(
cu¼’t_´essu»
);

49 
	`šput_ª®iz”_check_lšes
();

50 
	`šput_ª®iz”_£nd_¡©us
();

52 
	`¥rštf
(
mes§ge
, "l%d_%d_%d_%d_%d_%d\r\n",

53 
	`šæ©Ü_g‘_mÙÜ_æag
(), 
cu¼’t_´essu»
, 
	`šæ©Ü_g‘_right_low”_´essu»
(),

54 
	`šæ©Ü_g‘_Ëá_low”_´essu»
(),
	`šæ©Ü_g‘_šæ©e_right_æag
(), 
	`šæ©Ü_g‘_šæ©e_Ëá_æag
());

56 
	`u§¹_£nd_mes§ge
(
mes§ge
);

58 if(
odd_ev’_æag
)

60 
odd_ev’_æag
 = 0;

64 
odd_ev’_æag
 = 1;

68 
	}
}

71 
	$Úe_hz_scheduË_sk
()

74 
	}
}

77 
	$g‘_Úe_hz_couÁ”
()

79  
Úe_hz_couÁ”
;

80 
	}
}

	@Src/pressure_sensor_obj.c

7 
	~"´essu»_£nsÜ_obj.h
"

8 
	~"adc.h
"

10 
ušt32_t
 
	$´essu»_£nsÜ_g‘_´essu»
()

13 
ADC_ChªÃlCÚfTy³Def
 
sCÚfig
;

16 
sCÚfig
.
ChªÃl
 = 
ADC_CHANNEL_0
;

17 
sCÚfig
.
Rªk
 = 
ADC_RANK_CHANNEL_NUMBER
;

18 
	`HAL_ADC_CÚfigChªÃl
(&
hadc
, &
sCÚfig
);

19 
sCÚfig
.
ChªÃl
 = 
ADC_CHANNEL_1
 | 
ADC_CHANNEL_2
;

20 
sCÚfig
.
Rªk
 = 
ADC_RANK_NONE
;

21 
	`HAL_ADC_CÚfigChªÃl
(&
hadc
, &
sCÚfig
);

23 
	`HAL_ADC_S¹
(&
hadc
);

24 if(
	`HAL_ADC_PÞlFÜCÚv”siÚ
(&
hadc
, 1000è!ð
HAL_OK
)

28 
ušt32_t
 
adc_ch0
 = 
	`HAL_ADC_G‘V®ue
(&
hadc
);

30  
adc_ch0
;

31 
	}
}

	@Src/stm32l0xx_hal_msp.c

35 
	~"¡m32l0xx_h®.h
"

44 
	$HAL_M¥In™
()

50 
	`__HAL_RCC_SYSCFG_CLK_ENABLE
();

54 
	`HAL_NVIC_S‘PriÜ™y
(
SysTick_IRQn
, 0, 0);

59 
	}
}

	@Src/stm32l0xx_it.c

34 
	~"¡m32l0xx_h®.h
"

35 
	~"¡m32l0xx.h
"

36 
	~"¡m32l0xx_™.h
"

38 
	~"Úe_hz_tim”_obj.h
"

39 
	~"u§¹_obj.h
"

40 
	~"gpio.h
"

42 
	~"¡m32l0xx_h®.h
"

50 
ADC_HªdËTy³Def
 
hadc
;

59 
	$NMI_HªdËr
()

67 
	}
}

72 
	$H¬dFauÉ_HªdËr
()

74 
i
;

80 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_SET
);

81 
i
=0; i<250000; i++);

82 
	`HAL_GPIO_Wr™ePš
(
GPIOA
, 
out_Ëd_Pš
, 
GPIO_PIN_RESET
);

83 
i
=0; i<250000; i++);

87 
	}
}

92 
	$SVC_HªdËr
()

100 
	}
}

105 
	$P’dSV_HªdËr
()

113 
	}
}

118 
	$SysTick_HªdËr
()

123 
	`HAL_IncTick
();

124 
	`HAL_SYSTICK_IRQHªdËr
();

126 
	`Úe_hz_tim”_tick
();

128 
	}
}

140 
	$ADC1_COMP_IRQHªdËr
()

145 
	`HAL_ADC_IRQHªdËr
(&
hadc
);

149 
	}
}

188 
	$USART1_IRQHªdËr
()

190 if((
USART1
->
ISR
 & 0x00000020) != 0x00000000)

193 
	`HAL_NVIC_Di§bËIRQ
(
USART1_IRQn
);

195 
SysTick
->
CTRL
 &ð~
SysTick_CTRL_ENABLE_Msk
;

198 *
	`u§¹_»ûive_by‹
(èð(
ušt8_t
)(
USART1
->
RDR
);

201 
	`£t_Ãw_ch¬_»ûived_æag
();

204 
	`HAL_NVIC_EÇbËIRQ
(
USART1_IRQn
);

206 
SysTick
->
CTRL
 |ð
SysTick_CTRL_ENABLE_Msk
;

210 
USART1
->
ICR
 |= 0x00121b5f;

211 
	}
}

215 
	$SPI1_IRQHªdËr
()

217 
i
;

219 
ušt8_t
 
¥i1_š_d©a
;

220 
št16_t
 
aux16
;

221 
ušt8_t
 
aux8
;

223 if((
SPI1
->
SR
 & 
SPI_SR_RXNE
) != 0)

226 
SPI1
->
CR2
 &ð~
SPI_CR2_RXNEIE
;

228 
SysTick
->
CTRL
 &ð~
SysTick_CTRL_ENABLE_Msk
;

231 
¥i1_š_d©a
 = 
SPI1
->
DR
;

239 
SPI1
->
CR2
 |ð
SPI_CR2_RXNEIE
;

241 
SysTick
->
CTRL
 |ð
SysTick_CTRL_ENABLE_Msk
;

243 
	}
}

	@Src/tim.c

36 
	~"tim.h
"

42 
TIM_HªdËTy³Def
 
	ghtim2
;

45 
	$MX_TIM2_In™
()

47 
TIM_Ma¡”CÚfigTy³Def
 
sMa¡”CÚfig
;

48 
TIM_OC_In™Ty³Def
 
sCÚfigOC
;

50 
htim2
.
In¡ªû
 = 
TIM2
;

51 
htim2
.
In™
.
P»sÿËr
 = 0;

52 
htim2
.
In™
.
CouÁ”Mode
 = 
TIM_COUNTERMODE_UP
;

53 
htim2
.
In™
.
P”iod
 = 0;

54 
htim2
.
In™
.
ClockDivisiÚ
 = 
TIM_CLOCKDIVISION_DIV1
;

55 
	`HAL_TIM_PWM_In™
(&
htim2
);

57 
sMa¡”CÚfig
.
Ma¡”OuutTrigg”
 = 
TIM_TRGO_RESET
;

58 
sMa¡”CÚfig
.
Ma¡”SÏveMode
 = 
TIM_MASTERSLAVEMODE_DISABLE
;

59 
	`HAL_TIMEx_Ma¡”CÚfigSynchrÚiz©iÚ
(&
htim2
, &
sMa¡”CÚfig
);

61 
sCÚfigOC
.
OCMode
 = 
TIM_OCMODE_PWM1
;

62 
sCÚfigOC
.
Pul£
 = 0;

63 
sCÚfigOC
.
OCPÞ¬™y
 = 
TIM_OCPOLARITY_HIGH
;

64 
sCÚfigOC
.
OCFa¡Mode
 = 
TIM_OCFAST_DISABLE
;

65 
	`HAL_TIM_PWM_CÚfigChªÃl
(&
htim2
, &
sCÚfigOC
, 
TIM_CHANNEL_2
);

67 
	`HAL_TIM_M¥Po¡In™
(&
htim2
);

69 
	}
}

71 
	$HAL_TIM_PWM_M¥In™
(
TIM_HªdËTy³Def
* 
htim_pwm
)

74 if(
htim_pwm
->
In¡ªû
==
TIM2
)

80 
	`__HAL_RCC_TIM2_CLK_ENABLE
();

85 
	}
}

86 
	$HAL_TIM_M¥Po¡In™
(
TIM_HªdËTy³Def
* 
htim
)

89 
GPIO_In™Ty³Def
 
GPIO_In™SŒuù
;

90 if(
htim
->
In¡ªû
==
TIM2
)

99 
GPIO_In™SŒuù
.
Pš
 = 
pwm_out_pš
;

100 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_AF_PP
;

101 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_NOPULL
;

102 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_LOW
;

103 
GPIO_In™SŒuù
.
AÉ”Ç‹
 = 
GPIO_AF2_TIM2
;

104 
	`HAL_GPIO_In™
(
pwm_out_pš_GPIO_PÜt
, &
GPIO_In™SŒuù
);

111 
	}
}

113 
	$HAL_TIM_PWM_M¥DeIn™
(
TIM_HªdËTy³Def
* 
htim_pwm
)

116 if(
htim_pwm
->
In¡ªû
==
TIM2
)

122 
	`__HAL_RCC_TIM2_CLK_DISABLE
();

127 
	}
}

	@Src/usart.c

36 
	~"u§¹.h
"

38 
	~"gpio.h
"

44 
UART_HªdËTy³Def
 
	ghu¬t1
;

48 
	$MX_USART1_UART_In™
()

51 
hu¬t1
.
In¡ªû
 = 
USART1
;

52 
hu¬t1
.
In™
.
BaudR©e
 = 115200;

53 
hu¬t1
.
In™
.
WÜdL’gth
 = 
UART_WORDLENGTH_8B
;

54 
hu¬t1
.
In™
.
StÝB™s
 = 
UART_STOPBITS_1
;

55 
hu¬t1
.
In™
.
P¬™y
 = 
UART_PARITY_NONE
;

56 
hu¬t1
.
In™
.
Mode
 = 
UART_MODE_TX_RX
;

57 
hu¬t1
.
In™
.
HwFlowCŽ
 = 
UART_HWCONTROL_NONE
;

58 
hu¬t1
.
In™
.
Ov”Sam¶šg
 = 
UART_OVERSAMPLING_16
;

59 
hu¬t1
.
In™
.
OÃB™Sam¶šg
 = 
UART_ONE_BIT_SAMPLE_DISABLE
;

60 
hu¬t1
.
AdvªûdIn™
.
AdvF—tu»In™
 = 
UART_ADVFEATURE_NO_INIT
;

61 
	`HAL_UART_In™
(&
hu¬t1
);

63 
	}
}

65 
	$HAL_UART_M¥In™
(
UART_HªdËTy³Def
* 
hu¬t
)

68 
GPIO_In™Ty³Def
 
GPIO_In™SŒuù
;

69 if(
hu¬t
->
In¡ªû
==
USART1
)

75 
	`__HAL_RCC_USART1_CLK_ENABLE
();

81 
GPIO_In™SŒuù
.
Pš
 = 
GPIO_PIN_6
|
GPIO_PIN_7
;

82 
GPIO_In™SŒuù
.
Mode
 = 
GPIO_MODE_AF_PP
;

83 
GPIO_In™SŒuù
.
PuÎ
 = 
GPIO_PULLUP
;

84 
GPIO_In™SŒuù
.
S³ed
 = 
GPIO_SPEED_FREQ_VERY_HIGH
;

85 
GPIO_In™SŒuù
.
AÉ”Ç‹
 = 
GPIO_AF0_USART1
;

86 
	`HAL_GPIO_In™
(
GPIOB
, &
GPIO_In™SŒuù
);

95 
	}
}

97 
	$HAL_UART_M¥DeIn™
(
UART_HªdËTy³Def
* 
hu¬t
)

100 if(
hu¬t
->
In¡ªû
==
USART1
)

106 
	`__HAL_RCC_USART1_CLK_DISABLE
();

112 
	`HAL_GPIO_DeIn™
(
GPIOB
, 
GPIO_PIN_6
|
GPIO_PIN_7
);

118 
	}
}

	@Src/usart_obj.c

45 
	~"¡ršg.h
"

46 
	~"u§¹_obj.h
"

48 
	~"šæ©Ü_obj.h
"

49 
	~"blu‘oÙh_time_»Ïy_objeù.h
"

51 
	#EEPROM_BASE_ADDRESS
 (
ušt32_t
)0x08080000

	)

53 
	$“´om_wr™e_right_´essu»
(
ušt32_t
 
right_´essu»
)

55 
	`HAL_FLASHEx_DATAEEPROM_UÆock
();

56 
	`HAL_FLASHEx_DATAEEPROM_E¿£
(
EEPROM_BASE_ADDRESS
);

57 
	`HAL_FLASHEx_DATAEEPROM_Prog¿m
(
FLASH_TYPEPROGRAMDATA_WORD
, 
EEPROM_BASE_ADDRESS
, 
right_´essu»
);

58 
	`HAL_FLASHEx_DATAEEPROM_Lock
();

60 
	`£t_right_low”_´essu»
(
right_´essu»
);

61 
	}
}

63 
	$“´om_wr™e_Ëá_´essu»
(
ušt32_t
 
Ëá_´essu»
)

65 
	`HAL_FLASHEx_DATAEEPROM_UÆock
();

66 
	`HAL_FLASHEx_DATAEEPROM_E¿£
(
EEPROM_BASE_ADDRESS
+4);

67 
	`HAL_FLASHEx_DATAEEPROM_Prog¿m
(
FLASH_TYPEPROGRAMDATA_WORD
, 
EEPROM_BASE_ADDRESS
+4, 
Ëá_´essu»
);

68 
	`HAL_FLASHEx_DATAEEPROM_Lock
();

70 
	`£t_Ëá_low”_´essu»
(
Ëá_´essu»
);

71 
	}
}

73 
št32_t
 
	$“´om_»ad_right_´essu»
()

75  *((
ušt32_t
 *)(
EEPROM_BASE_ADDRESS
));

76 
	}
}

78 
št32_t
 
	$“´om_»ad_Ëá_´essu»
()

80  *((
ušt32_t
 *)(
EEPROM_BASE_ADDRESS
+4));

81 
	}
}

84 
	$u§¹_£nd_mes§ge
(*
mes§ge
)

86 
	`HAL_UART_T¿nsm™
(&
hu¬t1
, (
ušt8_t
 *)
mes§ge
, 
	`¡¾’
(message), 500);

87 
	}
}

89 
ušt8_t
 *
	$u§¹_»ûive_by‹
()

91  &
u§¹_š_d©a
;

92 
	}
}

94 
UART_HªdËTy³Def
 *
	$g‘_u§¹_hªdË
()

96  &
hu¬t1
;

97 
	}
}

99 
	$u§¹_pÞlšg
()

101 if(
Ãw_ch¬_»ûived_æag
)

103 
šput_mes§ge
[
šput_mes§ge_šdex
] = 
u§¹_š_d©a
;

105 
	`»£t_Ãw_ch¬_»ûived_æag
();

107 
	`blu‘oÙh_time_»Ïy_couÁ”_»£t
();

110 if(
šput_mes§ge_šdex
 < (
INPUT_MESSAGE_LENGTH
 -1))

111 
šput_mes§ge_šdex
++;

112 if(
u§¹_š_d©a
 == '\n')

114 
šput_mes§ge
[
šput_mes§ge_šdex
] = 0;

115 
	`£t_Ãw_mes§ge_»ûived_æag
();

119 
	}
}

121 
	$commªd_š‹½»‹r
()

123 
¡r_numb”
, 
´essu»
;

126 ià(
Ãw_mes§ge_»ûived_æag
)

130 if((
	`¡r¡r
((*)
šput_mes§ge
, "c7m"è!ð
NULL
è&& (¡r¡r((*)šput_mes§ge, "p"è!ðNULLè&& (
	`¡¾’
((*)input_message) == 10))

132 
	`ssÿnf
((*)
šput_mes§ge
, "c7m%dp%d\r\n", &
¡r_numb”
, &
´essu»
);

135 if(
¡r_numb”
 == 1)

137 
	`£t_right_low”_´essu»
(
´essu»
);

138 
	`šæ©Ü_£t_šæ©e_right_æag
();

139 
	`šæ©e_right_¬m
();

141 if(
¡r_numb”
 == 2)

143 
	`£t_Ëá_low”_´essu»
(
´essu»
);

144 
	`šæ©Ü_£t_šæ©e_Ëá_æag
();

145 
	`šæ©e_Ëá_¬m
();

147 if(
¡r_numb”
 == 0)

149 
	`šæ©e_bÙh_¬ms
();

151 
	`šæ©Ü_ri£_šæ©e_æag
();

154 if((
	`¡r¡r
((*)
šput_mes§ge
, "c5m"è!ð
NULL
è&& (
	`¡¾’
((*)input_message) == 6))

156 
	`ssÿnf
((*)
šput_mes§ge
, "c5m%d\r\n", &
¡r_numb”
);

158 if(
¡r_numb”
 == 0)

160 
	`drÝ_´essu»
();

161 
	`šæ©Ü_drÝ_šæ©e_æag
();

162 
	`šput_ª®iz”_commÚ_´essu»_drÝ
();

166 if((
	`¡r¡r
((*)
šput_mes§ge
, "c9m"è!ð
NULL
è&& (¡r¡r((*)šput_mes§ge, "p"è!ðNULLè&& (
	`¡¾’
((*)input_message) == 10))

168 
	`ssÿnf
((*)
šput_mes§ge
, "c9m%dp%d\r\n", &
¡r_numb”
, &
´essu»
);

170 if(
¡r_numb”
 == 1)

171 
	`“´om_wr™e_right_´essu»
(
´essu»
);

172 if(
¡r_numb”
 == 2)

173 
	`“´om_wr™e_Ëá_´essu»
(
´essu»
);

175 
	`“´om_wr™e_Ëá_´essu»
(
´essu»
);

178 
	`»£t_Ãw_mes§ge_»ûived_æag
();

179 
šput_mes§ge_šdex
 = 0;

180 
šput_mes§ge
[0] = 0;

184 
	}
}

186 
	$£t_Ãw_ch¬_»ûived_æag
()

188 
Ãw_ch¬_»ûived_æag
 = 1;

189 
	}
}

190 
	$»£t_Ãw_ch¬_»ûived_æag
()

192 
Ãw_ch¬_»ûived_æag
 = 0;

193 
	}
}

194 
	$g‘_Ãw_ch¬_»ûived_æag
()

196  
Ãw_ch¬_»ûived_æag
;

197 
	}
}

199 
	$£t_Ãw_mes§ge_»ûived_æag
()

201 
Ãw_mes§ge_»ûived_æag
 = 1;

202 
	}
}

203 
	$»£t_Ãw_mes§ge_»ûived_æag
()

205 
Ãw_mes§ge_»ûived_æag
 = 0;

206 
	}
}

207 
	$g‘_Ãw_mes§ge_»ûived_æag
()

209  
Ãw_mes§ge_»ûived_æag
;

210 
	}
}

	@/usr/include/math.h

1 #iâdeà 
_MATH_H_


3 
	#_MATH_H_


	)

5 
	~<sys/»’t.h
>

6 
	~<sys/cdefs.h
>

7 
	~<machše/›“å.h
>

8 
	~"_ªsi.h
"

10 
	g_BEGIN_STD_C


13 
	#_M_LN2
 0.693147180559945309417

	)

15 #ià
__GNUC_PREREQ
 (3, 3)

18 #iâdeà
HUGE_VAL


19 
	#HUGE_VAL
 (
	`__bužtš_huge_v®
())

	)

22 #iâdeà
HUGE_VALF


23 
	#HUGE_VALF
 (
	`__bužtš_huge_v®f
())

	)

26 #iâdeà
HUGE_VALL


27 
	#HUGE_VALL
 (
	`__bužtš_huge_v®l
())

	)

30 #iâdeà
INFINITY


31 
	#INFINITY
 (
	`__bužtš_šff
())

	)

34 #iâdeà
NAN


35 
	#NAN
 (
	`__bužtš_Çnf
(""))

	)

52 #iâdeà
HUGE_VAL


53 
	#HUGE_VAL
 (1.0e999999999)

	)

56 #iâdeà
HUGE_VALF


57 
	#HUGE_VALF
 (1.0e999999999F)

	)

60 #ià!
defšed
(
HUGE_VALL
è&& defšed(
_HAVE_LONG_DOUBLE
)

61 
	#HUGE_VALL
 (1.0e999999999L)

	)

64 #ià!
defšed
(
INFINITY
)

65 
	#INFINITY
 (
HUGE_VALF
)

	)

68 #ià!
defšed
(
NAN
)

69 #ià
defšed
(
__GNUC__
è&& defšed(
__ýlu¥lus
)

74 cÚ¡ uniÚ { 
__ULÚg
 
	m__i
[1]; 
	m__d
; } 
	g__Nªf
 = {0x7FC00000};

75 
	#NAN
 (
__Nªf
.
__d
)

	)

77 
	#NAN
 (0.0F/0.0F)

	)

85 #iâdeà
__m©h_68881


86 
©ª
 
_PARAMS
(());

87 
cos
 
_PARAMS
(());

88 
sš
 
_PARAMS
(());

89 
n
 
_PARAMS
(());

90 
nh
 
_PARAMS
(());

91 
äexp
 
_PARAMS
((, *));

92 
modf
 
_PARAMS
((, *));

93 
ûž
 
_PARAMS
(());

94 
çbs
 
_PARAMS
(());

95 
æoÜ
 
_PARAMS
(());

100 #iâdeà
_REENT_ONLY


101 #iâdeà
__m©h_68881


102 
acos
 
_PARAMS
(());

103 
asš
 
_PARAMS
(());

104 
©ª2
 
_PARAMS
((, ));

105 
cosh
 
_PARAMS
(());

106 
sšh
 
_PARAMS
(());

107 
exp
 
_PARAMS
(());

108 
ldexp
 
_PARAMS
((, ));

109 
log
 
_PARAMS
(());

110 
log10
 
_PARAMS
(());

111 
pow
 
_PARAMS
((, ));

112 
sq¹
 
_PARAMS
(());

113 
fmod
 
_PARAMS
((, ));

117 #ià
__MISC_VISIBLE


118 
fš™e
 
_PARAMS
(());

119 
fš™ef
 
_PARAMS
(());

120 
fš™–
 
_PARAMS
(());

121 
isšff
 
_PARAMS
(());

122 
i¢ªf
 
_PARAMS
(());

123 #ifdeà
__CYGWIN__


124 
isšæ
 
_PARAMS
(());

125 
i¢ªl
 
_PARAMS
(());

127 #ià!
defšed
(
__ýlu¥lus
) || __cplusplus < 201103L

128 
isšf
 
_PARAMS
(());

131 #ià(
__MISC_VISIBLE
 || (
__XSI_VISIBLE
 && __XSI_VISIBLE < 600)) \

132 && (!
defšed
(
__ýlu¥lus
è|| 
	g__ýlu¥lus
 < 201103L)

133 
i¢ª
 
_PARAMS
(());

136 #ià
__ISO_C_VISIBLE
 >= 1999

144 #ià!
defšed
(
FLT_EVAL_METHOD
è&& defšed(
__FLT_EVAL_METHOD__
)

145 
	#FLT_EVAL_METHOD
 
__FLT_EVAL_METHOD__


	)

146 
	#__TMP_FLT_EVAL_METHOD


	)

148 #ià
defšed
 
FLT_EVAL_METHOD


149 #ià
FLT_EVAL_METHOD
 == 0

150 
	tæßt_t
;

151 
	tdoubË_t
;

152 #–ià
FLT_EVAL_METHOD
 == 1

153 
	tæßt_t
;

154 
	tdoubË_t
;

155 #–ià
FLT_EVAL_METHOD
 == 2

156 
	tæßt_t
;

157 
	tdoubË_t
;

164 
	tæßt_t
;

165 
	tdoubË_t
;

167 #ià
defšed
(
__TMP_FLT_EVAL_METHOD
)

168 #undeà
FLT_EVAL_METHOD


171 
	#FP_NAN
 0

	)

172 
	#FP_INFINITE
 1

	)

173 
	#FP_ZERO
 2

	)

174 
	#FP_SUBNORMAL
 3

	)

175 
	#FP_NORMAL
 4

	)

177 #iâdeà
FP_ILOGB0


178 
	#FP_ILOGB0
 (-
__INT_MAX__
)

	)

180 #iâdeà
FP_ILOGBNAN


181 
	#FP_ILOGBNAN
 
__INT_MAX__


	)

184 #iâdeà
MATH_ERRNO


185 
	#MATH_ERRNO
 1

	)

187 #iâdeà
MATH_ERREXCEPT


188 
	#MATH_ERREXCEPT
 2

	)

190 #iâdeà
m©h_”rhªdlšg


191 
	#m©h_”rhªdlšg
 
MATH_ERRNO


	)

194 
__isšff
 (
x
);

195 
__isšfd
 (
x
);

196 
__i¢ªf
 (
x
);

197 
__i¢ªd
 (
x
);

198 
__åþassifyf
 (
x
);

199 
__åþassifyd
 (
x
);

200 
__signb™f
 (
x
);

201 
__signb™d
 (
x
);

210 #ià
__GNUC_PREREQ
 (4, 4)

211 
	#åþassify
(
__x
è(
	`__bužtš_åþassify
 (
FP_NAN
, 
FP_INFINITE
, \

212 
FP_NORMAL
, 
FP_SUBNORMAL
, \

213 
FP_ZERO
, 
__x
))

	)

214 #iâdeà
isfš™e


215 
	#isfš™e
(
__x
è(
	`__bužtš_isfš™e
 (__x))

	)

217 #iâdeà
isšf


218 
	#isšf
(
__x
è(
	`__bužtš_isšf_sign
 (__x))

	)

220 #iâdeà
i¢ª


221 
	#i¢ª
(
__x
è(
	`__bužtš_i¢ª
 (__x))

	)

223 
	#i¢Üm®
(
__x
è(
	`__bužtš_i¢Üm®
 (__x))

	)

225 
	#åþassify
(
__x
) \

226 (((
__x
è=ð()è? 
	`__åþassifyf
(__x) : \

227 
	`__åþassifyd
(
__x
))

	)

228 #iâdeà
isfš™e


229 
	#isfš™e
(
__y
) \

230 (
	`__ex‹nsiÚ__
 ({
__cy
 = 
	`åþassify
(
__y
); \

231 
__cy
 !ð
FP_INFINITE
 && __cy !ð
FP_NAN
;}))

	)

233 #iâdeà
isšf


234 
	#isšf
(
__x
è(
	`åþassify
(__xè=ð
FP_INFINITE
)

	)

236 #iâdeà
i¢ª


237 
	#i¢ª
(
__x
è(
	`åþassify
(__xè=ð
FP_NAN
)

	)

239 
	#i¢Üm®
(
__x
è(
	`åþassify
(__xè=ð
FP_NORMAL
)

	)

242 #ià
__GNUC_PREREQ
 (4, 0)

243 #ià
defšed
(
_HAVE_LONG_DOUBLE
)

244 
	#signb™
(
__x
) \

245 (((
__x
è=ð()è? 
	`__bužtš_signb™f
(__x) : \

246 ((
__x
è=ð()è? 
	`__bužtš_signb™
 (__x) : \

247 
	`__bužtš_signb™l
(
__x
))

	)

249 
	#signb™
(
__x
) \

250 (((
__x
è=ð()è? 
	`__bužtš_signb™f
(__x) : \

251 
	`__bužtš_signb™
 (
__x
))

	)

254 
	#signb™
(
__x
) \

255 (((
__x
è=ð()è? 
	`__signb™f
(__x) : \

256 
	`__signb™d
(
__x
))

	)

259 #ià
__GNUC_PREREQ
 (2, 97)

260 
	#isg»©”
(
__x
,
__y
è(
	`__bužtš_isg»©”
 (__x, __y))

	)

261 
	#isg»©”equ®
(
__x
,
__y
è(
	`__bužtš_isg»©”equ®
 (__x, __y))

	)

262 
	#i¦ess
(
__x
,
__y
è(
	`__bužtš_i¦ess
 (__x, __y))

	)

263 
	#i¦es£qu®
(
__x
,
__y
è(
	`__bužtš_i¦es£qu®
 (__x, __y))

	)

264 
	#i¦essg»©”
(
__x
,
__y
è(
	`__bužtš_i¦essg»©”
 (__x, __y))

	)

265 
	#isunÜd”ed
(
__x
,
__y
è(
	`__bužtš_isunÜd”ed
 (__x, __y))

	)

267 
	#isg»©”
(
x
,
y
) \

268 (
	`__ex‹nsiÚ__
 ({
	`__ty³of__
(
x
è
__x
 = (x); __ty³of__(
y
è
__y
 = (y); \

269 !
	`isunÜd”ed
(
__x
,
__y
è&& (__x > __y);}))

	)

270 
	#isg»©”equ®
(
x
,
y
) \

271 (
	`__ex‹nsiÚ__
 ({
	`__ty³of__
(
x
è
__x
 = (x); __ty³of__(
y
è
__y
 = (y); \

272 !
	`isunÜd”ed
(
__x
,
__y
è&& (__x >ð__y);}))

	)

273 
	#i¦ess
(
x
,
y
) \

274 (
	`__ex‹nsiÚ__
 ({
	`__ty³of__
(
x
è
__x
 = (x); __ty³of__(
y
è
__y
 = (y); \

275 !
	`isunÜd”ed
(
__x
,
__y
è&& (__x < __y);}))

	)

276 
	#i¦es£qu®
(
x
,
y
) \

277 (
	`__ex‹nsiÚ__
 ({
	`__ty³of__
(
x
è
__x
 = (x); __ty³of__(
y
è
__y
 = (y); \

278 !
	`isunÜd”ed
(
__x
,
__y
è&& (__x <ð__y);}))

	)

279 
	#i¦essg»©”
(
x
,
y
) \

280 (
	`__ex‹nsiÚ__
 ({
	`__ty³of__
(
x
è
__x
 = (x); __ty³of__(
y
è
__y
 = (y); \

281 !
	`isunÜd”ed
(
__x
,
__y
è&& (__x < __y || __x > __y);}))

	)

283 
	#isunÜd”ed
(
a
,
b
) \

284 (
	`__ex‹nsiÚ__
 ({
	`__ty³of__
(
a
è
__a
 = (a); __ty³of__(
b
è
__b
 = (b); \

285 
	`åþassify
(
__a
è=ð
FP_NAN
 || fpþassify(
__b
è=ðFP_NAN;}))

	)

290 
šfš™y
 
_PARAMS
(());

291 
Çn
 
_PARAMS
((const *));

292 
cÝysign
 
_PARAMS
((, ));

293 
logb
 
_PARAMS
(());

294 
žogb
 
_PARAMS
(());

296 
asšh
 
_PARAMS
(());

297 
cb¹
 
_PARAMS
(());

298 
Ãxá”
 
_PARAMS
((, ));

299 
ršt
 
_PARAMS
(());

300 
sÿlbn
 
_PARAMS
((, ));

302 
exp2
 
_PARAMS
(());

303 
sÿlbÊ
 
_PARAMS
((, ));

304 
tgamma
 
_PARAMS
(());

305 
Ã¬byšt
 
_PARAMS
(());

306 
Ìšt
 
_PARAMS
(());

307 
Îršt
 
_PARAMS
(());

308 
round
 
_PARAMS
(());

309 
Ìound
 
_PARAMS
(());

310 
Îround
 
_PARAMS
(());

311 
Œunc
 
_PARAMS
(());

312 
»mquo
 
_PARAMS
((, , *));

313 
fdim
 
_PARAMS
((, ));

314 
fmax
 
_PARAMS
((, ));

315 
fmš
 
_PARAMS
((, ));

316 
fma
 
_PARAMS
((, , ));

318 #iâdeà
__m©h_68881


319 
log1p
 
_PARAMS
(());

320 
expm1
 
_PARAMS
(());

323 #iâdeà
_REENT_ONLY


324 
acosh
 
_PARAMS
(());

325 
©ªh
 
_PARAMS
(());

326 
»mašd”
 
_PARAMS
((, ));

327 
gamma
 
_PARAMS
(());

328 
lgamma
 
_PARAMS
(());

329 
”f
 
_PARAMS
(());

330 
”fc
 
_PARAMS
(());

331 
log2
 
_PARAMS
(());

332 #ià!
defšed
(
__ýlu¥lus
)

333 
	#log2
(
x
è(
	`log
 (xè/ 
_M_LN2
)

	)

336 #iâdeà
__m©h_68881


337 
hypÙ
 
_PARAMS
((, ));

344 
©ªf
 
_PARAMS
(());

345 
cosf
 
_PARAMS
(());

346 
sšf
 
_PARAMS
(());

347 
nf
 
_PARAMS
(());

348 
nhf
 
_PARAMS
(());

349 
äexpf
 
_PARAMS
((, *));

350 
modff
 
_PARAMS
((, *));

351 
ûžf
 
_PARAMS
(());

352 
çbsf
 
_PARAMS
(());

353 
æoÜf
 
_PARAMS
(());

355 #iâdeà
_REENT_ONLY


356 
acosf
 
_PARAMS
(());

357 
asšf
 
_PARAMS
(());

358 
©ª2f
 
_PARAMS
((, ));

359 
coshf
 
_PARAMS
(());

360 
sšhf
 
_PARAMS
(());

361 
expf
 
_PARAMS
(());

362 
ldexpf
 
_PARAMS
((, ));

363 
logf
 
_PARAMS
(());

364 
log10f
 
_PARAMS
(());

365 
powf
 
_PARAMS
((, ));

366 
sq¹f
 
_PARAMS
(());

367 
fmodf
 
_PARAMS
((, ));

372 
exp2f
 
_PARAMS
(());

373 
sÿlbÊf
 
_PARAMS
((, ));

374 
tgammaf
 
_PARAMS
(());

375 
Ã¬byštf
 
_PARAMS
(());

376 
Ìštf
 
_PARAMS
(());

377 
Îrštf
 
_PARAMS
(());

378 
roundf
 
_PARAMS
(());

379 
Ìoundf
 
_PARAMS
(());

380 
Îroundf
 
_PARAMS
(());

381 
Œuncf
 
_PARAMS
(());

382 
»mquof
 
_PARAMS
((, , *));

383 
fdimf
 
_PARAMS
((, ));

384 
fmaxf
 
_PARAMS
((, ));

385 
fmšf
 
_PARAMS
((, ));

386 
fmaf
 
_PARAMS
((, , ));

388 
šfš™yf
 
_PARAMS
(());

389 
Çnf
 
_PARAMS
((const *));

390 
cÝysignf
 
_PARAMS
((, ));

391 
logbf
 
_PARAMS
(());

392 
žogbf
 
_PARAMS
(());

394 
asšhf
 
_PARAMS
(());

395 
cb¹f
 
_PARAMS
(());

396 
Ãxá”f
 
_PARAMS
((, ));

397 
rštf
 
_PARAMS
(());

398 
sÿlbnf
 
_PARAMS
((, ));

399 
log1pf
 
_PARAMS
(());

400 
expm1f
 
_PARAMS
(());

402 #iâdeà
_REENT_ONLY


403 
acoshf
 
_PARAMS
(());

404 
©ªhf
 
_PARAMS
(());

405 
»mašd”f
 
_PARAMS
((, ));

406 
gammaf
 
_PARAMS
(());

407 
lgammaf
 
_PARAMS
(());

408 
”ff
 
_PARAMS
(());

409 
”fcf
 
_PARAMS
(());

410 
log2f
 
_PARAMS
(());

411 
hypÙf
 
_PARAMS
((, ));

419 #ià
defšed
 (
_LDBL_EQ_DBL
è|| defšed (
__CYGWIN__
)

421 #iâdeà
__m©h_68881


422 
©ªl
 
_PARAMS
(());

423 
co¦
 
_PARAMS
(());

424 
sšl
 
_PARAMS
(());

425 
Æ
 
_PARAMS
(());

426 
nhl
 
_PARAMS
(());

427 
äex¶
 
_PARAMS
((, *));

428 
modæ
 
_PARAMS
((, *));

429 
ûžl
 
_PARAMS
(());

430 
çb¦
 
_PARAMS
(());

431 
æoÜl
 
_PARAMS
(());

432 
log1¶
 
_PARAMS
(());

433 
expm1l
 
_PARAMS
(());

436 #iâdeà
_REENT_ONLY


437 #iâdeà
__m©h_68881


438 
aco¦
 
_PARAMS
(());

439 
asšl
 
_PARAMS
(());

440 
©ª2l
 
_PARAMS
((, ));

441 
coshl
 
_PARAMS
(());

442 
sšhl
 
_PARAMS
(());

443 
ex¶
 
_PARAMS
(());

444 
ldex¶
 
_PARAMS
((, ));

445 
logl
 
_PARAMS
(());

446 
log10l
 
_PARAMS
(());

447 
powl
 
_PARAMS
((, ));

448 
sq¹l
 
_PARAMS
(());

449 
fmodl
 
_PARAMS
((, ));

450 
hypÙl
 
_PARAMS
((, ));

453 
cÝysigÆ
 
_PARAMS
((, ));

454 
ÇÆ
 
_PARAMS
((const *));

455 
žogbl
 
_PARAMS
(());

456 
asšhl
 
_PARAMS
(());

457 
cb¹l
 
_PARAMS
(());

458 
Ãxá”l
 
_PARAMS
((, ));

459 
Ãx‰ow¬df
 
_PARAMS
((, ));

460 
Ãx‰ow¬d
 
_PARAMS
((, ));

461 
Ãx‰ow¬dl
 
_PARAMS
((, ));

462 
logbl
 
_PARAMS
(());

463 
log2l
 
_PARAMS
(());

464 
ršŽ
 
_PARAMS
(());

465 
sÿlbÆ
 
_PARAMS
((, ));

466 
exp2l
 
_PARAMS
(());

467 
sÿlbÊl
 
_PARAMS
((, ));

468 
tgamm®
 
_PARAMS
(());

469 
Ã¬byšŽ
 
_PARAMS
(());

470 
ÌšŽ
 
_PARAMS
(());

471 
ÎršŽ
 
_PARAMS
(());

472 
roundl
 
_PARAMS
(());

473 
Ìoundl
 
_PARAMS
(());

474 
Îroundl
 
_PARAMS
(());

475 
Œunþ
 
_PARAMS
(());

476 
»mquÞ
 
_PARAMS
((, , *));

477 
fdiml
 
_PARAMS
((, ));

478 
fmaxl
 
_PARAMS
((, ));

479 
fmšl
 
_PARAMS
((, ));

480 
fm®
 
_PARAMS
((, , ));

481 #iâdeà
_REENT_ONLY


482 
acoshl
 
_PARAMS
(());

483 
©ªhl
 
_PARAMS
(());

484 
»mašd”l
 
_PARAMS
((, ));

485 
lgamm®
 
_PARAMS
(());

486 
”æ
 
_PARAMS
(());

487 
”fþ
 
_PARAMS
(());

490 
hypÙl
 
_PARAMS
((, ));

491 
sq¹l
 
_PARAMS
(());

492 #ifdeà
__i386__


494 
_LONG_DOUBLE
 
ršŽ
 
_PARAMS
((_LONG_DOUBLE));

495 
ÌšŽ
 
_PARAMS
((
_LONG_DOUBLE
));

496 
ÎršŽ
 
_PARAMS
((
_LONG_DOUBLE
));

502 #ià
__MISC_VISIBLE


503 
d»m
 
_PARAMS
((, ));

504 
d»mf
 
_PARAMS
((, ));

505 #ifdeà
__CYGWIN__


506 
d»ml
 
_PARAMS
((, ));

508 
gamma_r
 
_PARAMS
((, *));

509 
lgamma_r
 
_PARAMS
((, *));

510 
gammaf_r
 
_PARAMS
((, *));

511 
lgammaf_r
 
_PARAMS
((, *));

514 #ià
__MISC_VISIBLE
 || 
__XSI_VISIBLE


515 
y0
 
_PARAMS
(());

516 
y1
 
_PARAMS
(());

517 
yn
 
_PARAMS
((, ));

518 
j0
 
_PARAMS
(());

519 
j1
 
_PARAMS
(());

520 
jn
 
_PARAMS
((, ));

523 #ià
__MISC_VISIBLE
 || 
__XSI_VISIBLE
 >= 600

524 
y0f
 
_PARAMS
(());

525 
y1f
 
_PARAMS
(());

526 
ynf
 
_PARAMS
((, ));

527 
j0f
 
_PARAMS
(());

528 
j1f
 
_PARAMS
(());

529 
jnf
 
_PARAMS
((, ));

533 #ià
__GNU_VISIBLE


534 
sšcos
 
_PARAMS
((, *, *));

535 
sšcosf
 
_PARAMS
((, *, *));

536 #ifdeà
__CYGWIN__


537 
sšco¦
 
_PARAMS
((, *, *));

539 #iâdeà
exp10


540 
exp10
 
_PARAMS
(());

542 #iâdeà
pow10


543 
pow10
 
_PARAMS
(());

545 #iâdeà
exp10f


546 
exp10f
 
_PARAMS
(());

548 #iâdeà
pow10f


549 
pow10f
 
_PARAMS
(());

551 #ifdeà
__CYGWIN__


552 #iâdeà
exp10l


553 
exp10l
 
_PARAMS
(());

555 #iâdeà
pow10l


556 
pow10l
 
_PARAMS
(());

561 #ià
__MISC_VISIBLE
 || 
__XSI_VISIBLE


563 #iâdeà
_REENT_ONLY


564 
	#signgam
 (*
	`__signgam
())

	)

565 *
__signgam
 
_PARAMS
(());

568 
	#__signgam_r
(
±r
è
	`_REENT_SIGNGAM
ÕŒ)

	)

571 #ià
__SVID_VISIBLE


575 #ifdeà
__ýlu¥lus


576 
	g__exû±iÚ


578 
	gexû±iÚ


581 
	gty³
;

582 *
	gÇme
;

583 
	g¬g1
;

584 
	g¬g2
;

585 
	g»tv®
;

586 
	g”r
;

589 #ifdeà
__ýlu¥lus


590 
m©h”r
 
_PARAMS
((
__exû±iÚ
 *
e
));

592 
m©h”r
 
_PARAMS
((
exû±iÚ
 *
e
));

597 
	#DOMAIN
 1

	)

598 
	#SING
 2

	)

599 
	#OVERFLOW
 3

	)

600 
	#UNDERFLOW
 4

	)

601 
	#TLOSS
 5

	)

602 
	#PLOSS
 6

	)

608 #ià
__BSD_VISIBLE
 || 
__XSI_VISIBLE


610 
	#MAXFLOAT
 3.40282347e+38F

	)

612 
	#M_E
 2.7182818284590452354

	)

613 
	#M_LOG2E
 1.4426950408889634074

	)

614 
	#M_LOG10E
 0.43429448190325182765

	)

615 
	#M_LN2
 
_M_LN2


	)

616 
	#M_LN10
 2.30258509299404568402

	)

617 
	#M_PI
 3.14159265358979323846

	)

618 
	#M_PI_2
 1.57079632679489661923

	)

619 
	#M_PI_4
 0.78539816339744830962

	)

620 
	#M_1_PI
 0.31830988618379067154

	)

621 
	#M_2_PI
 0.63661977236758134308

	)

622 
	#M_2_SQRTPI
 1.12837916709551257390

	)

623 
	#M_SQRT2
 1.41421356237309504880

	)

624 
	#M_SQRT1_2
 0.70710678118654752440

	)

628 #ià
__BSD_VISIBLE


630 
	#M_TWOPI
 (
M_PI
 * 2.0)

	)

631 
	#M_3PI_4
 2.3561944901923448370E0

	)

632 
	#M_SQRTPI
 1.77245385090551602792981

	)

633 
	#M_LN2LO
 1.9082149292705877000E-10

	)

634 
	#M_LN2HI
 6.9314718036912381649E-1

	)

635 
	#M_SQRT3
 1.73205080756887719000

	)

636 
	#M_IVLN10
 0.43429448190325182765

	)

637 
	#M_LOG2_E
 
_M_LN2


	)

638 
	#M_INVLN2
 1.4426950408889633870E0

	)

642 
	e__fdlibm_v”siÚ


644 
	m__fdlibm_›“
 = -1,

645 
	m__fdlibm_svid
,

646 
	m__fdlibm_xÝ’
,

647 
	m__fdlibm_posix


650 
	#_LIB_VERSION_TYPE
 
__fdlibm_v”siÚ


	)

651 
	#_LIB_VERSION
 
__fdlib_v”siÚ


	)

653 
__IMPORT
 
_LIB_VERSION_TYPE
 
_LIB_VERSION
;

655 
	#_IEEE_
 
__fdlibm_›“


	)

656 
	#_SVID_
 
__fdlibm_svid


	)

657 
	#_XOPEN_
 
__fdlibm_xÝ’


	)

658 
	#_POSIX_
 
__fdlibm_posix


	)

662 
	g_END_STD_C


664 #ifdeà
__FAST_MATH__


665 
	~<machše/ç¡m©h.h
>

	@/usr/include/stdint.h

9 #iâdeà
_STDINT_H


10 
	#_STDINT_H


	)

12 
	~<machše/_deçuÉ_ty³s.h
>

13 
	~<sys/_štsup.h
>

14 
	~<sys/_¡dšt.h
>

16 #ifdeà
__ýlu¥lus


20 #ifdeà
___št_Ëa¡8_t_defšed


21 
__št_Ëa¡8_t
 
	tšt_Ëa¡8_t
;

22 
__ušt_Ëa¡8_t
 
	tušt_Ëa¡8_t
;

23 
	#__št_Ëa¡8_t_defšed
 1

	)

26 #ifdeà
___št_Ëa¡16_t_defšed


27 
__št_Ëa¡16_t
 
	tšt_Ëa¡16_t
;

28 
__ušt_Ëa¡16_t
 
	tušt_Ëa¡16_t
;

29 
	#__št_Ëa¡16_t_defšed
 1

	)

32 #ifdeà
___št_Ëa¡32_t_defšed


33 
__št_Ëa¡32_t
 
	tšt_Ëa¡32_t
;

34 
__ušt_Ëa¡32_t
 
	tušt_Ëa¡32_t
;

35 
	#__št_Ëa¡32_t_defšed
 1

	)

38 #ifdeà
___št_Ëa¡64_t_defšed


39 
__št_Ëa¡64_t
 
	tšt_Ëa¡64_t
;

40 
__ušt_Ëa¡64_t
 
	tušt_Ëa¡64_t
;

41 
	#__št_Ëa¡64_t_defšed
 1

	)

50 #ifdeà
__INT_FAST8_TYPE__


51 
__INT_FAST8_TYPE__
 
	tšt_ç¡8_t
;

52 
__UINT_FAST8_TYPE__
 
	tušt_ç¡8_t
;

53 
	#__št_ç¡8_t_defšed
 1

	)

54 #–ià
__STDINT_EXP
(
INT_MAX
) >= 0x7f

55 sigÃd 
	tšt_ç¡8_t
;

56 
	tušt_ç¡8_t
;

57 
	#__št_ç¡8_t_defšed
 1

	)

60 #ifdeà
__INT_FAST16_TYPE__


61 
__INT_FAST16_TYPE__
 
	tšt_ç¡16_t
;

62 
__UINT_FAST16_TYPE__
 
	tušt_ç¡16_t
;

63 
	#__št_ç¡16_t_defšed
 1

	)

64 #–ià
__STDINT_EXP
(
INT_MAX
) >= 0x7fff

65 sigÃd 
	tšt_ç¡16_t
;

66 
	tušt_ç¡16_t
;

67 
	#__št_ç¡16_t_defšed
 1

	)

70 #ifdeà
__INT_FAST32_TYPE__


71 
__INT_FAST32_TYPE__
 
	tšt_ç¡32_t
;

72 
__UINT_FAST32_TYPE__
 
	tušt_ç¡32_t
;

73 
	#__št_ç¡32_t_defšed
 1

	)

74 #–ià
__STDINT_EXP
(
INT_MAX
) >= 0x7fffffff

75 sigÃd 
	tšt_ç¡32_t
;

76 
	tušt_ç¡32_t
;

77 
	#__št_ç¡32_t_defšed
 1

	)

80 #ifdeà
__INT_FAST64_TYPE__


81 
__INT_FAST64_TYPE__
 
	tšt_ç¡64_t
;

82 
__UINT_FAST64_TYPE__
 
	tušt_ç¡64_t
;

83 
	#__št_ç¡64_t_defšed
 1

	)

84 #–ià
__STDINT_EXP
(
INT_MAX
) > 0x7fffffff

85 sigÃd 
	tšt_ç¡64_t
;

86 
	tušt_ç¡64_t
;

87 
	#__št_ç¡64_t_defšed
 1

	)

95 #ià!
__št_ç¡8_t_defšed


96 #ià
__št_Ëa¡8_t_defšed


97 
št_Ëa¡8_t
 
	tšt_ç¡8_t
;

98 
ušt_Ëa¡8_t
 
	tušt_ç¡8_t
;

99 
	#__št_ç¡8_t_defšed
 1

	)

103 #ià!
__št_ç¡16_t_defšed


104 #ià
__št_Ëa¡16_t_defšed


105 
št_Ëa¡16_t
 
	tšt_ç¡16_t
;

106 
ušt_Ëa¡16_t
 
	tušt_ç¡16_t
;

107 
	#__št_ç¡16_t_defšed
 1

	)

111 #ià!
__št_ç¡32_t_defšed


112 #ià
__št_Ëa¡32_t_defšed


113 
št_Ëa¡32_t
 
	tšt_ç¡32_t
;

114 
ušt_Ëa¡32_t
 
	tušt_ç¡32_t
;

115 
	#__št_ç¡32_t_defšed
 1

	)

119 #ià!
__št_ç¡64_t_defšed


120 #ià
__št_Ëa¡64_t_defšed


121 
št_Ëa¡64_t
 
	tšt_ç¡64_t
;

122 
ušt_Ëa¡64_t
 
	tušt_ç¡64_t
;

123 
	#__št_ç¡64_t_defšed
 1

	)

127 #ifdeà
__INTPTR_TYPE__


128 
	#INTPTR_MIN
 (-
__INTPTR_MAX__
 - 1)

	)

129 
	#INTPTR_MAX
 (
__INTPTR_MAX__
)

	)

130 
	#UINTPTR_MAX
 (
__UINTPTR_MAX__
)

	)

131 #–ià
defšed
(
__PTRDIFF_TYPE__
)

132 
	#INTPTR_MAX
 
PTRDIFF_MAX


	)

133 
	#INTPTR_MIN
 
PTRDIFF_MIN


	)

134 #ifdeà
__UINTPTR_MAX__


135 
	#UINTPTR_MAX
 (
__UINTPTR_MAX__
)

	)

137 
	#UINTPTR_MAX
 (2UL * 
PTRDIFF_MAX
 + 1)

	)

144 
	#INTPTR_MAX
 (
	`__STDINT_EXP
(
LONG_MAX
))

	)

145 
	#INTPTR_MIN
 (-
	`__STDINT_EXP
(
LONG_MAX
è- 1)

	)

146 
	#UINTPTR_MAX
 (
	`__STDINT_EXP
(
LONG_MAX
è* 2UL + 1)

	)

151 #ifdeà
__INT8_MAX__


152 
	#INT8_MIN
 (-
__INT8_MAX__
 - 1)

	)

153 
	#INT8_MAX
 (
__INT8_MAX__
)

	)

154 
	#UINT8_MAX
 (
__UINT8_MAX__
)

	)

155 #–ià
defšed
(
__št8_t_defšed
)

156 
	#INT8_MIN
 (-128)

	)

157 
	#INT8_MAX
 (127)

	)

158 
	#UINT8_MAX
 (255)

	)

161 #ifdeà
__INT_LEAST8_MAX__


162 
	#INT_LEAST8_MIN
 (-
__INT_LEAST8_MAX__
 - 1)

	)

163 
	#INT_LEAST8_MAX
 (
__INT_LEAST8_MAX__
)

	)

164 
	#UINT_LEAST8_MAX
 (
__UINT_LEAST8_MAX__
)

	)

165 #–ià
defšed
(
__št_Ëa¡8_t_defšed
)

166 
	#INT_LEAST8_MIN
 (-128)

	)

167 
	#INT_LEAST8_MAX
 (127)

	)

168 
	#UINT_LEAST8_MAX
 (255)

	)

170 #”rÜ 
»quœed
 
ty³
 
št_Ëa¡8_t
 
missšg


173 #ifdeà
__INT16_MAX__


174 
	#INT16_MIN
 (-
__INT16_MAX__
 - 1)

	)

175 
	#INT16_MAX
 (
__INT16_MAX__
)

	)

176 
	#UINT16_MAX
 (
__UINT16_MAX__
)

	)

177 #–ià
defšed
(
__št16_t_defšed
)

178 
	#INT16_MIN
 (-32768)

	)

179 
	#INT16_MAX
 (32767)

	)

180 
	#UINT16_MAX
 (65535)

	)

183 #ifdeà
__INT_LEAST16_MAX__


184 
	#INT_LEAST16_MIN
 (-
__INT_LEAST16_MAX__
 - 1)

	)

185 
	#INT_LEAST16_MAX
 (
__INT_LEAST16_MAX__
)

	)

186 
	#UINT_LEAST16_MAX
 (
__UINT_LEAST16_MAX__
)

	)

187 #–ià
defšed
(
__št_Ëa¡16_t_defšed
)

188 
	#INT_LEAST16_MIN
 (-32768)

	)

189 
	#INT_LEAST16_MAX
 (32767)

	)

190 
	#UINT_LEAST16_MAX
 (65535)

	)

192 #”rÜ 
»quœed
 
ty³
 
št_Ëa¡16_t
 
missšg


195 #ifdeà
__INT32_MAX__


196 
	#INT32_MIN
 (-
__INT32_MAX__
 - 1)

	)

197 
	#INT32_MAX
 (
__INT32_MAX__
)

	)

198 
	#UINT32_MAX
 (
__UINT32_MAX__
)

	)

199 #–ià
defšed
(
__št32_t_defšed
)

200 #ià
defšed
 (
_INT32_EQ_LONG
)

201 
	#INT32_MIN
 (-2147483647L-1)

	)

202 
	#INT32_MAX
 (2147483647L)

	)

203 
	#UINT32_MAX
 (4294967295UL)

	)

205 
	#INT32_MIN
 (-2147483647-1)

	)

206 
	#INT32_MAX
 (2147483647)

	)

207 
	#UINT32_MAX
 (4294967295U)

	)

211 #ifdeà
__INT_LEAST32_MAX__


212 
	#INT_LEAST32_MIN
 (-
__INT_LEAST32_MAX__
 - 1)

	)

213 
	#INT_LEAST32_MAX
 (
__INT_LEAST32_MAX__
)

	)

214 
	#UINT_LEAST32_MAX
 (
__UINT_LEAST32_MAX__
)

	)

215 #–ià
defšed
(
__št_Ëa¡32_t_defšed
)

216 #ià
defšed
 (
_INT32_EQ_LONG
)

217 
	#INT_LEAST32_MIN
 (-2147483647L-1)

	)

218 
	#INT_LEAST32_MAX
 (2147483647L)

	)

219 
	#UINT_LEAST32_MAX
 (4294967295UL)

	)

221 
	#INT_LEAST32_MIN
 (-2147483647-1)

	)

222 
	#INT_LEAST32_MAX
 (2147483647)

	)

223 
	#UINT_LEAST32_MAX
 (4294967295U)

	)

226 #”rÜ 
»quœed
 
ty³
 
št_Ëa¡32_t
 
missšg


229 #ifdeà
__INT64_MAX__


230 
	#INT64_MIN
 (-
__INT64_MAX__
 - 1)

	)

231 
	#INT64_MAX
 (
__INT64_MAX__
)

	)

232 
	#UINT64_MAX
 (
__UINT64_MAX__
)

	)

233 #–ià
defšed
(
__št64_t_defšed
)

234 #ià
__have_lÚg64


235 
	#INT64_MIN
 (-9223372036854775807L-1L)

	)

236 
	#INT64_MAX
 (9223372036854775807L)

	)

237 
	#UINT64_MAX
 (18446744073709551615U)

	)

238 #–ià
__have_lÚglÚg64


239 
	#INT64_MIN
 (-9223372036854775807LL-1LL)

	)

240 
	#INT64_MAX
 (9223372036854775807LL)

	)

241 
	#UINT64_MAX
 (18446744073709551615ULL)

	)

245 #ifdeà
__INT_LEAST64_MAX__


246 
	#INT_LEAST64_MIN
 (-
__INT_LEAST64_MAX__
 - 1)

	)

247 
	#INT_LEAST64_MAX
 (
__INT_LEAST64_MAX__
)

	)

248 
	#UINT_LEAST64_MAX
 (
__UINT_LEAST64_MAX__
)

	)

249 #–ià
defšed
(
__št_Ëa¡64_t_defšed
)

250 #ià
__have_lÚg64


251 
	#INT_LEAST64_MIN
 (-9223372036854775807L-1L)

	)

252 
	#INT_LEAST64_MAX
 (9223372036854775807L)

	)

253 
	#UINT_LEAST64_MAX
 (18446744073709551615U)

	)

254 #–ià
__have_lÚglÚg64


255 
	#INT_LEAST64_MIN
 (-9223372036854775807LL-1LL)

	)

256 
	#INT_LEAST64_MAX
 (9223372036854775807LL)

	)

257 
	#UINT_LEAST64_MAX
 (18446744073709551615ULL)

	)

261 #ifdeà
__INT_FAST8_MAX__


262 
	#INT_FAST8_MIN
 (-
__INT_FAST8_MAX__
 - 1)

	)

263 
	#INT_FAST8_MAX
 (
__INT_FAST8_MAX__
)

	)

264 
	#UINT_FAST8_MAX
 (
__UINT_FAST8_MAX__
)

	)

265 #–ià
defšed
(
__št_ç¡8_t_defšed
)

266 #ià
__STDINT_EXP
(
INT_MAX
) >= 0x7f

267 
	#INT_FAST8_MIN
 (-
	`__STDINT_EXP
(
INT_MAX
)-1)

	)

268 
	#INT_FAST8_MAX
 (
	`__STDINT_EXP
(
INT_MAX
))

	)

269 
	#UINT_FAST8_MAX
 (
	`__STDINT_EXP
(
INT_MAX
)*2U+1U)

	)

271 
	#INT_FAST8_MIN
 
INT_LEAST8_MIN


	)

272 
	#INT_FAST8_MAX
 
INT_LEAST8_MAX


	)

273 
	#UINT_FAST8_MAX
 
UINT_LEAST8_MAX


	)

277 #ifdeà
__INT_FAST16_MAX__


278 
	#INT_FAST16_MIN
 (-
__INT_FAST16_MAX__
 - 1)

	)

279 
	#INT_FAST16_MAX
 (
__INT_FAST16_MAX__
)

	)

280 
	#UINT_FAST16_MAX
 (
__UINT_FAST16_MAX__
)

	)

281 #–ià
defšed
(
__št_ç¡16_t_defšed
)

282 #ià
__STDINT_EXP
(
INT_MAX
) >= 0x7fff

283 
	#INT_FAST16_MIN
 (-
	`__STDINT_EXP
(
INT_MAX
)-1)

	)

284 
	#INT_FAST16_MAX
 (
	`__STDINT_EXP
(
INT_MAX
))

	)

285 
	#UINT_FAST16_MAX
 (
	`__STDINT_EXP
(
INT_MAX
)*2U+1U)

	)

287 
	#INT_FAST16_MIN
 
INT_LEAST16_MIN


	)

288 
	#INT_FAST16_MAX
 
INT_LEAST16_MAX


	)

289 
	#UINT_FAST16_MAX
 
UINT_LEAST16_MAX


	)

293 #ifdeà
__INT_FAST32_MAX__


294 
	#INT_FAST32_MIN
 (-
__INT_FAST32_MAX__
 - 1)

	)

295 
	#INT_FAST32_MAX
 (
__INT_FAST32_MAX__
)

	)

296 
	#UINT_FAST32_MAX
 (
__UINT_FAST32_MAX__
)

	)

297 #–ià
defšed
(
__št_ç¡32_t_defšed
)

298 #ià
__STDINT_EXP
(
INT_MAX
) >= 0x7fffffff

299 
	#INT_FAST32_MIN
 (-
	`__STDINT_EXP
(
INT_MAX
)-1)

	)

300 
	#INT_FAST32_MAX
 (
	`__STDINT_EXP
(
INT_MAX
))

	)

301 
	#UINT_FAST32_MAX
 (
	`__STDINT_EXP
(
INT_MAX
)*2U+1U)

	)

303 
	#INT_FAST32_MIN
 
INT_LEAST32_MIN


	)

304 
	#INT_FAST32_MAX
 
INT_LEAST32_MAX


	)

305 
	#UINT_FAST32_MAX
 
UINT_LEAST32_MAX


	)

309 #ifdeà
__INT_FAST64_MAX__


310 
	#INT_FAST64_MIN
 (-
__INT_FAST64_MAX__
 - 1)

	)

311 
	#INT_FAST64_MAX
 (
__INT_FAST64_MAX__
)

	)

312 
	#UINT_FAST64_MAX
 (
__UINT_FAST64_MAX__
)

	)

313 #–ià
defšed
(
__št_ç¡64_t_defšed
)

314 #ià
__STDINT_EXP
(
INT_MAX
) > 0x7fffffff

315 
	#INT_FAST64_MIN
 (-
	`__STDINT_EXP
(
INT_MAX
)-1)

	)

316 
	#INT_FAST64_MAX
 (
	`__STDINT_EXP
(
INT_MAX
))

	)

317 
	#UINT_FAST64_MAX
 (
	`__STDINT_EXP
(
INT_MAX
)*2U+1U)

	)

319 
	#INT_FAST64_MIN
 
INT_LEAST64_MIN


	)

320 
	#INT_FAST64_MAX
 
INT_LEAST64_MAX


	)

321 
	#UINT_FAST64_MAX
 
UINT_LEAST64_MAX


	)

325 #ifdeà
__INTMAX_MAX__


326 
	#INTMAX_MAX
 (
__INTMAX_MAX__
)

	)

327 
	#INTMAX_MIN
 (-
INTMAX_MAX
 - 1)

	)

328 #–ià
defšed
(
__INTMAX_TYPE__
)

330 
	#INTMAX_MAX
 
INT64_MAX


	)

331 
	#INTMAX_MIN
 
INT64_MIN


	)

334 #ifdeà
__UINTMAX_MAX__


335 
	#UINTMAX_MAX
 (
__UINTMAX_MAX__
)

	)

336 #–ià
defšed
(
__UINTMAX_TYPE__
)

338 
	#UINTMAX_MAX
 
UINT64_MAX


	)

342 #ifdeà
__SIZE_MAX__


343 
	#SIZE_MAX
 (
__SIZE_MAX__
)

	)

345 
	#SIZE_MAX
 (
	`__STDINT_EXP
(
LONG_MAX
è* 2UL + 1)

	)

349 
	#SIG_ATOMIC_MIN
 (-
	`__STDINT_EXP
(
INT_MAX
è- 1)

	)

350 
	#SIG_ATOMIC_MAX
 (
	`__STDINT_EXP
(
INT_MAX
))

	)

353 #ifdeà
__PTRDIFF_MAX__


354 
	#PTRDIFF_MAX
 (
__PTRDIFF_MAX__
)

	)

356 
	#PTRDIFF_MAX
 (
	`__STDINT_EXP
(
LONG_MAX
))

	)

358 
	#PTRDIFF_MIN
 (-
PTRDIFF_MAX
 - 1)

	)

361 #iâdeà
WCHAR_MIN


362 #ifdeà
__WCHAR_MIN__


363 
	#WCHAR_MIN
 (
__WCHAR_MIN__
)

	)

364 #–ià
defšed
(
__WCHAR_UNSIGNED__
è|| (
L
'\0' - 1 > 0)

365 
	#WCHAR_MIN
 (0 + 
L
'\0')

	)

367 
	#WCHAR_MIN
 (-0x7ffffffà- 1 + 
L
'\0')

	)

372 #iâdeà
WCHAR_MAX


373 #ifdeà
__WCHAR_MAX__


374 
	#WCHAR_MAX
 (
__WCHAR_MAX__
)

	)

375 #–ià
defšed
(
__WCHAR_UNSIGNED__
è|| (
L
'\0' - 1 > 0)

376 
	#WCHAR_MAX
 (0xffffffffu + 
L
'\0')

	)

378 
	#WCHAR_MAX
 (0x7ffffffà+ 
L
'\0')

	)

383 #ifdeà
__WINT_MAX__


384 
	#WINT_MAX
 (
__WINT_MAX__
)

	)

386 
	#WINT_MAX
 (
	`__STDINT_EXP
(
INT_MAX
è* 2U + 1U)

	)

388 #ifdeà
__WINT_MIN__


389 
	#WINT_MIN
 (
__WINT_MIN__
)

	)

391 
	#WINT_MIN
 (0U)

	)

395 #ifdeà
__INT8_C


396 
	#INT8_C
(
x
è
	`__INT8_C
(x)

	)

397 
	#UINT8_C
(
x
è
	`__UINT8_C
(x)

	)

399 
	#INT8_C
(
x
è
	)
x

400 #ià
__STDINT_EXP
(
INT_MAX
) > 0x7f

401 
	#UINT8_C
(
x
è
	)
x

403 
	#UINT8_C
(
x
èx##
U


	)

407 #ifdeà
__INT16_C


408 
	#INT16_C
(
x
è
	`__INT16_C
(x)

	)

409 
	#UINT16_C
(
x
è
	`__UINT16_C
(x)

	)

411 
	#INT16_C
(
x
è
	)
x

412 #ià
__STDINT_EXP
(
INT_MAX
) > 0x7fff

413 
	#UINT16_C
(
x
è
	)
x

415 
	#UINT16_C
(
x
èx##
U


	)

419 #ifdeà
__INT32_C


420 
	#INT32_C
(
x
è
	`__INT32_C
(x)

	)

421 
	#UINT32_C
(
x
è
	`__UINT32_C
(x)

	)

423 #ià
defšed
 (
_INT32_EQ_LONG
)

424 
	#INT32_C
(
x
èx##
L


	)

425 
	#UINT32_C
(
x
èx##
UL


	)

427 
	#INT32_C
(
x
è
	)
x

428 
	#UINT32_C
(
x
èx##
U


	)

432 #ifdeà
__INT64_C


433 
	#INT64_C
(
x
è
	`__INT64_C
(x)

	)

434 
	#UINT64_C
(
x
è
	`__UINT64_C
(x)

	)

436 #ià
__št64_t_defšed


437 #ià
__have_lÚg64


438 
	#INT64_C
(
x
èx##
L


	)

439 
	#UINT64_C
(
x
èx##
UL


	)

441 
	#INT64_C
(
x
èx##
LL


	)

442 
	#UINT64_C
(
x
èx##
ULL


	)

448 #ifdeà
__INTMAX_C


449 
	#INTMAX_C
(
x
è
	`__INTMAX_C
(x)

	)

450 
	#UINTMAX_C
(
x
è
	`__UINTMAX_C
(x)

	)

452 #ià
__have_lÚg64


453 
	#INTMAX_C
(
x
èx##
L


	)

454 
	#UINTMAX_C
(
x
èx##
UL


	)

456 
	#INTMAX_C
(
x
èx##
LL


	)

457 
	#UINTMAX_C
(
x
èx##
ULL


	)

462 #ifdeà
__ýlu¥lus


	@/usr/include/stdio.h

26 #iâdeà
_STDIO_H_


27 
	#_STDIO_H_


	)

29 
	~"_ªsi.h
"

31 
	#_FSTDIO


	)

33 
	#__Ãed_size_t


	)

34 
	#__Ãed_NULL


	)

35 
	~<sys/cdefs.h
>

36 
	~<¡ddef.h
>

39 
	#__Ãed___va_li¡


	)

40 
	~<¡d¬g.h
>

43 #ià
__POSIX_VISIBLE
 >ð200809 || 
__XSI_VISIBLE


44 #ifdeà
__GNUC__


45 #iâdeà
_VA_LIST_DEFINED


46 
__gnuc_va_li¡
 
	tva_li¡
;

47 
	#_VA_LIST_DEFINED


	)

50 
	~<¡d¬g.h
>

60 
	~<sys/»’t.h
>

61 
	~<sys/ty³s.h
>

63 
	g_BEGIN_STD_C


65 #ià!
defšed
(
__FILE_defšed
)

66 
__FILE
 
	tFILE
;

67 
	#__FILE_defšed


	)

70 #ifdeà
__CYGWIN__


71 
_åos64_t
 
	tåos_t
;

73 
_åos_t
 
	tåos_t
;

74 #ifdeà
__LARGE64_FILES


75 
_åos64_t
 
	tåos64_t
;

79 
	~<sys/¡dio.h
>

81 
	#__SLBF
 0x0001

	)

82 
	#__SNBF
 0x0002

	)

83 
	#__SRD
 0x0004

	)

84 
	#__SWR
 0x0008

	)

86 
	#__SRW
 0x0010

	)

87 
	#__SEOF
 0x0020

	)

88 
	#__SERR
 0x0040

	)

89 
	#__SMBF
 0x0080

	)

90 
	#__SAPP
 0x0100

	)

91 
	#__SSTR
 0x0200

	)

92 
	#__SOPT
 0x0400

	)

93 
	#__SNPT
 0x0800

	)

94 
	#__SOFF
 0x1000

	)

95 
	#__SORD
 0x2000

	)

96 #ià
defšed
(
__CYGWIN__
)

97 
	#__SCLE
 0x4000

	)

99 
	#__SL64
 0x8000

	)

102 
	#__SNLK
 0x0001

	)

103 
	#__SWID
 0x2000

	)

114 
	#_IOFBF
 0

	)

115 
	#_IOLBF
 1

	)

116 
	#_IONBF
 2

	)

118 
	#EOF
 (-1)

	)

120 #ifdeà
__BUFSIZ__


121 
	#BUFSIZ
 
__BUFSIZ__


	)

123 
	#BUFSIZ
 1024

	)

126 #ifdeà
__FOPEN_MAX__


127 
	#FOPEN_MAX
 
__FOPEN_MAX__


	)

129 
	#FOPEN_MAX
 20

	)

132 #ifdeà
__FILENAME_MAX__


133 
	#FILENAME_MAX
 
__FILENAME_MAX__


	)

135 
	#FILENAME_MAX
 1024

	)

138 #ifdeà
__L_tm²am__


139 
	#L_tm²am
 
__L_tm²am__


	)

141 
	#L_tm²am
 
FILENAME_MAX


	)

144 #ià
__BSD_VISIBLE
 || 
__XSI_VISIBLE


145 
	#P_tmpdœ
 "/tmp"

	)

148 #iâdeà
SEEK_SET


149 
	#SEEK_SET
 0

	)

151 #iâdeà
SEEK_CUR


152 
	#SEEK_CUR
 1

	)

154 #iâdeà
SEEK_END


155 
	#SEEK_END
 2

	)

158 
	#TMP_MAX
 26

	)

160 
	#¡dš
 (
_REENT
->
_¡dš
)

	)

161 
	#¡dout
 (
_REENT
->
_¡dout
)

	)

162 
	#¡d”r
 (
_REENT
->
_¡d”r
)

	)

164 
	#_¡dš_r
(
x
è((x)->
_¡dš
)

	)

165 
	#_¡dout_r
(
x
è((x)->
_¡dout
)

	)

166 
	#_¡d”r_r
(
x
è((x)->
_¡d”r
)

	)

172 #iâdeà
__VALIST


173 #ifdeà
__GNUC__


174 
	#__VALIST
 
__gnuc_va_li¡


	)

176 
	#__VALIST
 *

	)

180 #ià
__POSIX_VISIBLE


181 * 
_EXFUN
(
ù”mid
, (*));

183 #ià
__XSI_VISIBLE
 && __XSI_VISIBLE < 600

184 * 
_EXFUN
(
cu£rid
, (*));

186 
FILE
 * 
_EXFUN
(
tmpfže
, ());

187 * 
_EXFUN
(
tm²am
, (*));

188 #ià
__BSD_VISIBLE
 || 
__XSI_VISIBLE
 || 
__POSIX_VISIBLE
 >= 200112

189 * 
_EXFUN
(
‹m²am
, (const *, const *));

191 
_EXFUN
(
fþo£
, (
FILE
 *));

192 
_EXFUN
(
fæush
, (
FILE
 *));

193 
FILE
 * 
_EXFUN
(
äeÝ’
, (cÚ¡ *
__»¡riù
, const *__restrict, FILE *__restrict));

194 
_EXFUN
(
£tbuf
, (
FILE
 *
__»¡riù
, *__restrict));

195 
_EXFUN
(
£tvbuf
, (
FILE
 *
__»¡riù
, *__»¡riù, , 
size_t
));

196 
_EXFUN
(
årštf
, (
FILE
 *
__»¡riù
, const *__restrict, ...)

197 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

198 
_EXFUN
(
fsÿnf
, (
FILE
 *
__»¡riù
, const *__restrict, ...)

199 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 3))));

200 
_EXFUN
(
´štf
, (cÚ¡ *
__»¡riù
, ...)

201 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 1, 2))));

202 
_EXFUN
(
sÿnf
, (cÚ¡ *
__»¡riù
, ...)

203 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 1, 2))));

204 
_EXFUN
(
ssÿnf
, (cÚ¡ *
__»¡riù
, const *__restrict, ...)

205 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 3))));

206 
_EXFUN
(
vårštf
, (
FILE
 *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

207 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

208 
_EXFUN
(
v´štf
, (cÚ¡ *, 
__VALIST
)

209 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 1, 0))));

210 
_EXFUN
(
v¥rštf
, (*
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

211 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

212 
_EXFUN
(
fg‘c
, (
FILE
 *));

213 * 
_EXFUN
(
fg‘s
, (*
__»¡riù
, , 
FILE
 *__restrict));

214 
_EXFUN
(
åutc
, (, 
FILE
 *));

215 
_EXFUN
(
åuts
, (cÚ¡ *
__»¡riù
, 
FILE
 *__restrict));

216 
_EXFUN
(
g‘c
, (
FILE
 *));

217 
_EXFUN
(
g‘ch¬
, ());

218 * 
_EXFUN
(
g‘s
, (*));

219 
_EXFUN
(
putc
, (, 
FILE
 *));

220 
_EXFUN
(
putch¬
, ());

221 
_EXFUN
(
puts
, (const *));

222 
_EXFUN
(
ung‘c
, (, 
FILE
 *));

223 
size_t
 
_EXFUN
(
ä—d
, (
_PTR
 
__»¡riù
, size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *__restrict));

224 
size_t
 
_EXFUN
(
fwr™e
, (cÚ¡ 
_PTR
 
__»¡riù
 , size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *));

225 #ifdeà
_COMPILING_NEWLIB


226 
_EXFUN
(
fg‘pos
, (
FILE
 *, 
_åos_t
 *));

228 
_EXFUN
(
fg‘pos
, (
FILE
 *
__»¡riù
, 
åos_t
 *__restrict));

230 
_EXFUN
(
f£ek
, (
FILE
 *, , ));

231 #ifdeà
_COMPILING_NEWLIB


232 
_EXFUN
(
f£os
, (
FILE
 *, cÚ¡ 
_åos_t
 *));

234 
_EXFUN
(
f£os
, (
FILE
 *, cÚ¡ 
åos_t
 *));

236 
_EXFUN
(
á–l
, ( 
FILE
 *));

237 
_EXFUN
(
»wšd
, (
FILE
 *));

238 
_EXFUN
(
þ—»¼
, (
FILE
 *));

239 
_EXFUN
(
ãof
, (
FILE
 *));

240 
_EXFUN
(
ã¼Ü
, (
FILE
 *));

241 
_EXFUN
(
³¼Ü
, (const *));

242 #iâdeà
_REENT_ONLY


243 
FILE
 * 
_EXFUN
(
fÝ’
, (cÚ¡ *
__»¡riù
 
_Çme
, cÚ¡ *__»¡riù 
_ty³
));

244 
_EXFUN
(
¥rštf
, (*
__»¡riù
, const *__restrict, ...)

245 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

246 
_EXFUN
(
»move
, (const *));

247 
_EXFUN
(
»Çme
, (const *, const *));

248 #ifdeà
_COMPILING_NEWLIB


249 
_EXFUN
(
_»Çme
, (const *, const *));

252 #ià
__LARGEFILE_VISIBLE
 || 
__POSIX_VISIBLE
 >= 200112

253 #ifdeà
_COMPILING_NEWLIB


254 
_EXFUN
(
f£eko
, (
FILE
 *, 
_off_t
, ));

255 
_off_t
 
_EXFUN
(
á–lo
, ( 
FILE
 *));

257 
_EXFUN
(
f£eko
, (
FILE
 *, 
off_t
, ));

258 
off_t
 
_EXFUN
(
á–lo
, ( 
FILE
 *));

261 #ià
__GNU_VISIBLE


262 
_EXFUN
(
fþo£®l
, (
_VOID
));

264 #iâdeà
_REENT_ONLY


265 #ià
__ISO_C_VISIBLE
 >= 1999

266 
_EXFUN
(
¢´štf
, (*
__»¡riù
, 
size_t
, const *__restrict, ...)

267 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

268 
_EXFUN
(
v¢´štf
, (*
__»¡riù
, 
size_t
, cÚ¡ *__»¡riù, 
__VALIST
)

269 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

270 
_EXFUN
(
vfsÿnf
, (
FILE
 *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

271 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 0))));

272 
_EXFUN
(
vsÿnf
, (cÚ¡ *, 
__VALIST
)

273 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 1, 0))));

274 
_EXFUN
(
vssÿnf
, (cÚ¡ *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

275 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 0))));

277 #ià
__GNU_VISIBLE


278 
_EXFUN
(
a¥rštf
, (**
__»¡riù
, const *__restrict, ...)

279 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

280 
_EXFUN
(
va¥rštf
, (**, cÚ¡ *, 
__VALIST
)

281 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

283 #ià
__MISC_VISIBLE


284 
_EXFUN
(
asrštf
, (**, const *, ...)

285 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

286 * 
_EXFUN
(
a¢rštf
, (*, 
size_t
 *, const *, ...)

287 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

288 * 
_EXFUN
(
a¢´štf
, (*
__»¡riù
, 
size_t
 *__restrict, const *__restrict, ...)

289 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

290 #iâdeà
drštf


291 
_EXFUN
(
drštf
, (, const *, ...)

292 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

294 
_EXFUN
(
frštf
, (
FILE
 *, const *, ...)

295 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

296 
_EXFUN
(
fisÿnf
, (
FILE
 *, const *, ...)

297 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 3))));

298 
_EXFUN
(
rštf
, (const *, ...)

299 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 1, 2))));

300 
_EXFUN
(
isÿnf
, (const *, ...)

301 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 1, 2))));

302 
_EXFUN
(
srštf
, (*, const *, ...)

303 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

304 
_EXFUN
(
sisÿnf
, (const *, const *, ...)

305 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 3))));

306 
_EXFUN
(
¢rštf
, (*, 
size_t
, const *, ...)

307 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

308 
_EXFUN
(
vasrštf
, (**, cÚ¡ *, 
__VALIST
)

309 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

310 * 
_EXFUN
(
va¢rštf
, (*, 
size_t
 *, cÚ¡ *, 
__VALIST
)

311 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

312 * 
_EXFUN
(
va¢´štf
, (*, 
size_t
 *, cÚ¡ *, 
__VALIST
)

313 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

314 
_EXFUN
(
vdrštf
, (, cÚ¡ *, 
__VALIST
)

315 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

316 
_EXFUN
(
vfrštf
, (
FILE
 *, cÚ¡ *, 
__VALIST
)

317 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

318 
_EXFUN
(
vfisÿnf
, (
FILE
 *, cÚ¡ *, 
__VALIST
)

319 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 0))));

320 
_EXFUN
(
vrštf
, (cÚ¡ *, 
__VALIST
)

321 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 1, 0))));

322 
_EXFUN
(
visÿnf
, (cÚ¡ *, 
__VALIST
)

323 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 1, 0))));

324 
_EXFUN
(
vsrštf
, (*, cÚ¡ *, 
__VALIST
)

325 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

326 
_EXFUN
(
vsisÿnf
, (cÚ¡ *, cÚ¡ *, 
__VALIST
)

327 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 0))));

328 
_EXFUN
(
v¢rštf
, (*, 
size_t
, cÚ¡ *, 
__VALIST
)

329 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

337 #ià
__POSIX_VISIBLE


338 #iâdeà
_REENT_ONLY


339 
FILE
 * 
_EXFUN
(
fdÝ’
, (, const *));

341 
_EXFUN
(
fž’o
, (
FILE
 *));

343 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE
 >= 199209

344 
_EXFUN
(
pþo£
, (
FILE
 *));

345 
FILE
 * 
_EXFUN
(
pÝ’
, (const *, const *));

348 #ià
__BSD_VISIBLE


349 
_EXFUN
(
£tbufãr
, (
FILE
 *, *, ));

350 
_EXFUN
(
£Žšebuf
, (
FILE
 *));

353 #ià
__MISC_VISIBLE
 || (
__XSI_VISIBLE
 && 
__POSIX_VISIBLE
 < 200112)

354 
_EXFUN
(
g‘w
, (
FILE
 *));

355 
_EXFUN
(
putw
, (, 
FILE
 *));

357 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE


358 
_EXFUN
(
g‘c_uÆocked
, (
FILE
 *));

359 
_EXFUN
(
g‘ch¬_uÆocked
, ());

360 
_EXFUN
(
æockfže
, (
FILE
 *));

361 
_EXFUN
(
árylockfže
, (
FILE
 *));

362 
_EXFUN
(
fuÆockfže
, (
FILE
 *));

363 
_EXFUN
(
putc_uÆocked
, (, 
FILE
 *));

364 
_EXFUN
(
putch¬_uÆocked
, ());

371 #ià
__POSIX_VISIBLE
 >= 200809

372 #iâdeà
_REENT_ONLY


373 #iâdeà
d´štf


374 
_EXFUN
(
d´štf
, (, cÚ¡ *
__»¡riù
, ...)

375 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

377 
FILE
 * 
_EXFUN
(
fmemÝ’
, (*
__»¡riù
, 
size_t
, const *__restrict));

380 
FILE
 * 
_EXFUN
(
Ý’_mem¡»am
, (**, 
size_t
 *));

381 
_EXFUN
(
vd´štf
, (, cÚ¡ *
__»¡riù
, 
__VALIST
)

382 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

385 #ià
__ATFILE_VISIBLE


386 
_EXFUN
(
»Çm—t
, (, const *, , const *));

387 #ifdeà
__CYGWIN__


388 
_EXFUN
(
»Çm—t2
, (, const *, , const *, ));

396 
_EXFUN
(
_asrštf_r
, (
_»’t
 *, **, const *, ...)

397 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

398 * 
_EXFUN
(
_a¢rštf_r
, (
_»’t
 *, *, 
size_t
 *, const *, ...)

399 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 5))));

400 * 
_EXFUN
(
_a¢´štf_r
, (
_»’t
 *, *
__»¡riù
, 
size_t
 *__restrict, const *__restrict, ...)

401 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 5))));

402 
_EXFUN
(
_a¥rštf_r
, (
_»’t
 *, **
__»¡riù
, const *__restrict, ...)

403 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

404 
_EXFUN
(
_drštf_r
, (
_»’t
 *, , const *, ...)

405 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

406 
_EXFUN
(
_d´štf_r
, (
_»’t
 *, , cÚ¡ *
__»¡riù
, ...)

407 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

408 
_EXFUN
(
_fþo£_r
, (
_»’t
 *, 
FILE
 *));

409 
_EXFUN
(
_fþo£®l_r
, (
_»’t
 *));

410 
FILE
 * 
_EXFUN
(
_fdÝ’_r
, (
_»’t
 *, , const *));

411 
_EXFUN
(
_fæush_r
, (
_»’t
 *, 
FILE
 *));

412 
_EXFUN
(
_fg‘c_r
, (
_»’t
 *, 
FILE
 *));

413 
_EXFUN
(
_fg‘c_uÆocked_r
, (
_»’t
 *, 
FILE
 *));

414 * 
_EXFUN
(
_fg‘s_r
, (
_»’t
 *, *
__»¡riù
, , 
FILE
 *__restrict));

415 * 
_EXFUN
(
_fg‘s_uÆocked_r
, (
_»’t
 *, *
__»¡riù
, , 
FILE
 *__restrict));

416 #ifdeà
_COMPILING_NEWLIB


417 
_EXFUN
(
_fg‘pos_r
, (
_»’t
 *, 
FILE
 *
__»¡riù
, 
_åos_t
 *__restrict));

418 
_EXFUN
(
_f£os_r
, (
_»’t
 *, 
FILE
 *, cÚ¡ 
_åos_t
 *));

420 
_EXFUN
(
_fg‘pos_r
, (
_»’t
 *, 
FILE
 *, 
åos_t
 *));

421 
_EXFUN
(
_f£os_r
, (
_»’t
 *, 
FILE
 *, cÚ¡ 
åos_t
 *));

423 
_EXFUN
(
_frštf_r
, (
_»’t
 *, 
FILE
 *, const *, ...)

424 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

425 
_EXFUN
(
_fisÿnf_r
, (
_»’t
 *, 
FILE
 *, const *, ...)

426 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 4))));

427 
FILE
 * 
_EXFUN
(
_fmemÝ’_r
, (
_»’t
 *, *
__»¡riù
, 
size_t
, const *__restrict));

428 
FILE
 * 
_EXFUN
(
_fÝ’_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, const *__restrict));

429 
FILE
 * 
_EXFUN
(
_äeÝ’_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, const *__restrict, FILE *__restrict));

430 
_EXFUN
(
_årštf_r
, (
_»’t
 *, 
FILE
 *
__»¡riù
, const *__restrict, ...)

431 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

432 
_EXFUN
(
_åurge_r
, (
_»’t
 *, 
FILE
 *));

433 
_EXFUN
(
_åutc_r
, (
_»’t
 *, , 
FILE
 *));

434 
_EXFUN
(
_åutc_uÆocked_r
, (
_»’t
 *, , 
FILE
 *));

435 
_EXFUN
(
_åuts_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, 
FILE
 *__restrict));

436 
_EXFUN
(
_åuts_uÆocked_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, 
FILE
 *__restrict));

437 
size_t
 
_EXFUN
(
_ä—d_r
, (
_»’t
 *, 
_PTR
 
__»¡riù
, size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *__restrict));

438 
size_t
 
_EXFUN
(
_ä—d_uÆocked_r
, (
_»’t
 *, 
_PTR
 
__»¡riù
, size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *__restrict));

439 
_EXFUN
(
_fsÿnf_r
, (
_»’t
 *, 
FILE
 *
__»¡riù
, const *__restrict, ...)

440 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 4))));

441 
_EXFUN
(
_f£ek_r
, (
_»’t
 *, 
FILE
 *, , ));

442 
_EXFUN
(
_f£eko_r
,(
_»’t
 *, 
FILE
 *, 
_off_t
, ));

443 
_EXFUN
(
_á–l_r
, (
_»’t
 *, 
FILE
 *));

444 
_off_t
 
_EXFUN
(
_á–lo_r
,(
_»’t
 *, 
FILE
 *));

445 
_EXFUN
(
_»wšd_r
, (
_»’t
 *, 
FILE
 *));

446 
size_t
 
_EXFUN
(
_fwr™e_r
, (
_»’t
 *, cÚ¡ 
_PTR
 
__»¡riù
, size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *__restrict));

447 
size_t
 
_EXFUN
(
_fwr™e_uÆocked_r
, (
_»’t
 *, cÚ¡ 
_PTR
 
__»¡riù
, size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *__restrict));

448 
_EXFUN
(
_g‘c_r
, (
_»’t
 *, 
FILE
 *));

449 
_EXFUN
(
_g‘c_uÆocked_r
, (
_»’t
 *, 
FILE
 *));

450 
_EXFUN
(
_g‘ch¬_r
, (
_»’t
 *));

451 
_EXFUN
(
_g‘ch¬_uÆocked_r
, (
_»’t
 *));

452 * 
_EXFUN
(
_g‘s_r
, (
_»’t
 *, *));

453 
_EXFUN
(
_rštf_r
, (
_»’t
 *, const *, ...)

454 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

455 
_EXFUN
(
_isÿnf_r
, (
_»’t
 *, const *, ...)

456 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 3))));

457 
FILE
 * 
_EXFUN
(
_Ý’_mem¡»am_r
, (
_»’t
 *, **, 
size_t
 *));

458 
_EXFUN
(
_³¼Ü_r
, (
_»’t
 *, const *));

459 
_EXFUN
(
_´štf_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, ...)

460 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 3))));

461 
_EXFUN
(
_putc_r
, (
_»’t
 *, , 
FILE
 *));

462 
_EXFUN
(
_putc_uÆocked_r
, (
_»’t
 *, , 
FILE
 *));

463 
_EXFUN
(
_putch¬_uÆocked_r
, (
_»’t
 *, ));

464 
_EXFUN
(
_putch¬_r
, (
_»’t
 *, ));

465 
_EXFUN
(
_puts_r
, (
_»’t
 *, const *));

466 
_EXFUN
(
_»move_r
, (
_»’t
 *, const *));

467 
_EXFUN
(
_»Çme_r
, (
_»’t
 *,

468 cÚ¡ *
_Þd
, cÚ¡ *
_Ãw
));

469 
_EXFUN
(
_sÿnf_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, ...)

470 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 3))));

471 
_EXFUN
(
_srštf_r
, (
_»’t
 *, *, const *, ...)

472 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

473 
_EXFUN
(
_sisÿnf_r
, (
_»’t
 *, const *, const *, ...)

474 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 4))));

475 
_EXFUN
(
_¢rštf_r
, (
_»’t
 *, *, 
size_t
, const *, ...)

476 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 5))));

477 
_EXFUN
(
_¢´štf_r
, (
_»’t
 *, *
__»¡riù
, 
size_t
, const *__restrict, ...)

478 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 5))));

479 
_EXFUN
(
_¥rštf_r
, (
_»’t
 *, *
__»¡riù
, const *__restrict, ...)

480 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 4))));

481 
_EXFUN
(
_ssÿnf_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, const *__restrict, ...)

482 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 4))));

483 * 
_EXFUN
(
_‹m²am_r
, (
_»’t
 *, const *, const *));

484 
FILE
 * 
_EXFUN
(
_tmpfže_r
, (
_»’t
 *));

485 * 
_EXFUN
(
_tm²am_r
, (
_»’t
 *, *));

486 
_EXFUN
(
_ung‘c_r
, (
_»’t
 *, , 
FILE
 *));

487 
_EXFUN
(
_vasrštf_r
, (
_»’t
 *, **, cÚ¡ *, 
__VALIST
)

488 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

489 * 
_EXFUN
(
_va¢rštf_r
, (
_»’t
*, *, 
size_t
 *, cÚ¡ *, 
__VALIST
)

490 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 0))));

491 * 
_EXFUN
(
_va¢´štf_r
, (
_»’t
*, *, 
size_t
 *, cÚ¡ *, 
__VALIST
)

492 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 0))));

493 
_EXFUN
(
_va¥rštf_r
, (
_»’t
 *, **, cÚ¡ *, 
__VALIST
)

494 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

495 
_EXFUN
(
_vdrštf_r
, (
_»’t
 *, , cÚ¡ *, 
__VALIST
)

496 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

497 
_EXFUN
(
_vd´štf_r
, (
_»’t
 *, , cÚ¡ *
__»¡riù
, 
__VALIST
)

498 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

499 
_EXFUN
(
_vfrštf_r
, (
_»’t
 *, 
FILE
 *, cÚ¡ *, 
__VALIST
)

500 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

501 
_EXFUN
(
_vfisÿnf_r
, (
_»’t
 *, 
FILE
 *, cÚ¡ *, 
__VALIST
)

502 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 0))));

503 
_EXFUN
(
_vårštf_r
, (
_»’t
 *, 
FILE
 *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

504 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

505 
_EXFUN
(
_vfsÿnf_r
, (
_»’t
 *, 
FILE
 *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

506 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 0))));

507 
_EXFUN
(
_vrštf_r
, (
_»’t
 *, cÚ¡ *, 
__VALIST
)

508 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

509 
_EXFUN
(
_visÿnf_r
, (
_»’t
 *, cÚ¡ *, 
__VALIST
)

510 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 0))));

511 
_EXFUN
(
_v´štf_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, 
__VALIST
)

512 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 2, 0))));

513 
_EXFUN
(
_vsÿnf_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, 
__VALIST
)

514 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 2, 0))));

515 
_EXFUN
(
_vsrštf_r
, (
_»’t
 *, *, cÚ¡ *, 
__VALIST
)

516 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

517 
_EXFUN
(
_vsisÿnf_r
, (
_»’t
 *, cÚ¡ *, cÚ¡ *, 
__VALIST
)

518 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 0))));

519 
_EXFUN
(
_v¢rštf_r
, (
_»’t
 *, *, 
size_t
, cÚ¡ *, 
__VALIST
)

520 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 0))));

521 
_EXFUN
(
_v¢´štf_r
, (
_»’t
 *, *
__»¡riù
, 
size_t
, cÚ¡ *__»¡riù, 
__VALIST
)

522 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 4, 0))));

523 
_EXFUN
(
_v¥rštf_r
, (
_»’t
 *, *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

524 
_ATTRIBUTE
 ((
__fÜm©__
 (
__´štf__
, 3, 0))));

525 
_EXFUN
(
_vssÿnf_r
, (
_»’t
 *, cÚ¡ *
__»¡riù
, cÚ¡ *__»¡riù, 
__VALIST
)

526 
_ATTRIBUTE
 ((
__fÜm©__
 (
__sÿnf__
, 3, 0))));

530 
_EXFUN
(
åurge
, (
FILE
 *));

531 
ssize_t
 
_EXFUN
(
__g‘d–im
, (**, 
size_t
 *, , 
FILE
 *));

532 
ssize_t
 
_EXFUN
(
__g‘lše
, (**, 
size_t
 *, 
FILE
 *));

534 #ià
__MISC_VISIBLE


535 
_EXFUN
(
þ—»¼_uÆocked
, (
FILE
 *));

536 
_EXFUN
(
ãof_uÆocked
, (
FILE
 *));

537 
_EXFUN
(
ã¼Ü_uÆocked
, (
FILE
 *));

538 
_EXFUN
(
fž’o_uÆocked
, (
FILE
 *));

539 
_EXFUN
(
fæush_uÆocked
, (
FILE
 *));

540 
_EXFUN
(
fg‘c_uÆocked
, (
FILE
 *));

541 
_EXFUN
(
åutc_uÆocked
, (, 
FILE
 *));

542 
size_t
 
_EXFUN
(
ä—d_uÆocked
, (
_PTR
 
__»¡riù
, size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *__restrict));

543 
size_t
 
_EXFUN
(
fwr™e_uÆocked
, (cÚ¡ 
_PTR
 
__»¡riù
 , size_ˆ
_size
, size_ˆ
_n
, 
FILE
 *));

546 #ià
__GNU_VISIBLE


547 * 
_EXFUN
(
fg‘s_uÆocked
, (*
__»¡riù
, , 
FILE
 *__restrict));

548 
_EXFUN
(
åuts_uÆocked
, (cÚ¡ *
__»¡riù
, 
FILE
 *__restrict));

551 #ifdeà
__LARGE64_FILES


552 #ià!
defšed
(
__CYGWIN__
è|| defšed(
_COMPILING_NEWLIB
)

553 
FILE
 * 
_EXFUN
(
fdÝ’64
, (, const *));

554 
FILE
 * 
_EXFUN
(
fÝ’64
, (const *, const *));

555 
FILE
 * 
_EXFUN
(
äeÝ’64
, (
_CONST
 *, _CONST *, FILE *));

556 
_off64_t
 
_EXFUN
(
á–lo64
, (
FILE
 *));

557 
_off64_t
 
_EXFUN
(
f£eko64
, (
FILE
 *, _off64_t, ));

558 
_EXFUN
(
fg‘pos64
, (
FILE
 *, 
_åos64_t
 *));

559 
_EXFUN
(
f£os64
, (
FILE
 *, cÚ¡ 
_åos64_t
 *));

560 
FILE
 * 
_EXFUN
(
tmpfže64
, ());

562 
FILE
 * 
_EXFUN
(
_fdÝ’64_r
, (
_»’t
 *, , const *));

563 
FILE
 * 
_EXFUN
(
_fÝ’64_r
, (
_»’t
 *,const *, const *));

564 
FILE
 * 
_EXFUN
(
_äeÝ’64_r
, (
_»’t
 *, 
_CONST
 *, _CONST *, FILE *));

565 
_off64_t
 
_EXFUN
(
_á–lo64_r
, (
_»’t
 *, 
FILE
 *));

566 
_off64_t
 
_EXFUN
(
_f£eko64_r
, (
_»’t
 *, 
FILE
 *, _off64_t, ));

567 
_EXFUN
(
_fg‘pos64_r
, (
_»’t
 *, 
FILE
 *, 
_åos64_t
 *));

568 
_EXFUN
(
_f£os64_r
, (
_»’t
 *, 
FILE
 *, cÚ¡ 
_åos64_t
 *));

569 
FILE
 * 
_EXFUN
(
_tmpfže64_r
, (
_»’t
 *));

577 
_EXFUN
(
__¤g‘_r
, (
_»’t
 *, 
FILE
 *));

578 
_EXFUN
(
__swbuf_r
, (
_»’t
 *, , 
FILE
 *));

584 #ià
__BSD_VISIBLE


585 #ifdeà
__LARGE64_FILES


586 
FILE
 *
_EXFUN
(
funÝ’
,(cÚ¡ 
_PTR
 
__cook›
,

587 (*
__»adâ
)(
_PTR
 
__c
, *
__buf
,

588 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

589 (*
__wr™eâ
)(
_PTR
 
__c
, cÚ¡ *
__buf
,

590 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

591 
	$_åos64_t
 (*
__£ekâ
)(
_PTR
 
__c
, 
_åos64_t
 
__off
, 
__wh’û
),

592 (*
__þo£â
)(
_PTR
 
__c
)));

593 
FILE
 *
	`_EXFUN
(
_funÝ’_r
,(
_»’t
 *, cÚ¡ 
_PTR
 
__cook›
,

594 (*
__»adâ
)(
_PTR
 
__c
, *
__buf
,

595 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

596 (*
__wr™eâ
)(
_PTR
 
__c
, cÚ¡ *
__buf
,

597 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

598 
	$_åos64_t
 (*
__£ekâ
)(
_PTR
 
__c
, 
_åos64_t
 
__off
, 
__wh’û
),

599 (*
__þo£â
)(
_PTR
 
__c
)));

601 
FILE
 *
	`_EXFUN
(
funÝ’
,(cÚ¡ 
_PTR
 
__cook›
,

602 (*
__»adâ
)(
_PTR
 
__cook›
, *
__buf
,

603 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

604 (*
__wr™eâ
)(
_PTR
 
__cook›
, cÚ¡ *
__buf
,

605 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

606 
	$åos_t
 (*
__£ekâ
)(
_PTR
 
__cook›
, 
åos_t
 
__off
, 
__wh’û
),

607 (*
__þo£â
)(
_PTR
 
__cook›
)));

608 
FILE
 *
	`_EXFUN
(
_funÝ’_r
,(
_»’t
 *, cÚ¡ 
_PTR
 
__cook›
,

609 (*
__»adâ
)(
_PTR
 
__cook›
, *
__buf
,

610 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

611 (*
__wr™eâ
)(
_PTR
 
__cook›
, cÚ¡ *
__buf
,

612 
_READ_WRITE_BUFSIZE_TYPE
 
__n
),

613 
	$åos_t
 (*
__£ekâ
)(
_PTR
 
__cook›
, 
åos_t
 
__off
, 
__wh’û
),

614 (*
__þo£â
)(
_PTR
 
__cook›
)));

617 
	#äÝ’
(
__cook›
, 
__â
è
	`funÝ’
(__cookie, __fn, ((*)())0, \

618 (
	`åos_t
 (*)())0, ((*)())0)

	)

619 
	#fwÝ’
(
__cook›
, 
__â
è
	`funÝ’
(__cookie, ((*)())0, __fn, \

620 (
	`åos_t
 (*)())0, ((*)())0)

	)

623 #ià
__GNU_VISIBLE


624 
ssize_t
 
	tcook›_»ad_funùiÚ_t
(*
	t__cook›
, *
	t__buf
, 
	tsize_t
 
	t__n
);

625 
ssize_t
 
	tcook›_wr™e_funùiÚ_t
(*
	t__cook›
, cÚ¡ *
	t__buf
,

626 
	tsize_t
 
	t__n
);

627 #ifdeà
__LARGE64_FILES


628 
	tcook›_£ek_funùiÚ_t
(*
	t__cook›
, 
	t_off64_t
 *
	t__off
,

629 
	t__wh’û
);

631 
	tcook›_£ek_funùiÚ_t
(*
	t__cook›
, 
	toff_t
 *
	t__off
, 
	t__wh’û
);

633 
	tcook›_þo£_funùiÚ_t
(*
	t__cook›
);

638 
cook›_»ad_funùiÚ_t
 *
»ad
;

639 
cook›_wr™e_funùiÚ_t
 *
wr™e
;

640 
cook›_£ek_funùiÚ_t
 *
£ek
;

641 
cook›_þo£_funùiÚ_t
 *
þo£
;

642 } 
	tcook›_io_funùiÚs_t
;

643 
FILE
 *
	`_EXFUN
(
fÝ’cook›
,(*
__cook›
,

644 cÚ¡ *
__mode
, 
cook›_io_funùiÚs_t
 
__funùiÚs
));

645 
FILE
 *
	`_EXFUN
(
_fÝ’cook›_r
,(
_»’t
 *, *
__cook›
,

646 cÚ¡ *
__mode
, 
cook›_io_funùiÚs_t
 
__funùiÚs
));

649 #iâdeà
__CUSTOM_FILE_IO__


654 
	#__sg‘c_¿w_r
(
__±r
, 
__f
è(--(__f)->
_r
 < 0 ? 
	`__¤g‘_r
(__±r, __fè: ()(*(__f)->
_p
++))

	)

656 #ifdeà
__SCLE


667 
_ELIDABLE_INLINE
 
	`__sg‘c_r
(
_»’t
 *
__±r
, 
FILE
 *
__p
);

669 
_ELIDABLE_INLINE
 
	$__sg‘c_r
(
_»’t
 *
__±r
, 
FILE
 *
__p
)

671 
__c
 = 
	`__sg‘c_¿w_r
(
__±r
, 
__p
);

672 ià((
__p
->
_æags
 & 
__SCLE
è&& (
__c
 == '\r'))

674 
__c2
 = 
	`__sg‘c_¿w_r
(
__±r
, 
__p
);

675 ià(
__c2
 == '\n')

676 
__c
 = 
__c2
;

678 
	`ung‘c
(
__c2
, 
__p
);

680  
__c
;

681 
	}
}

683 
	#__sg‘c_r
(
__±r
, 
__p
è
	`__sg‘c_¿w_r
(__±r, __p)

	)

686 #ifdeà
__GNUC__


687 
_ELIDABLE_INLINE
 
	$__¥utc_r
(
_»’t
 *
_±r
, 
_c
, 
FILE
 *
_p
) {

688 #ifdeà
__SCLE


689 ià((
_p
->
_æags
 & 
__SCLE
è&& 
_c
 == '\n')

690 
	`__¥utc_r
 (
_±r
, '\r', 
_p
);

692 ià(--
_p
->
_w
 >ð0 || (_p->_w >ð_p->
_lbfsize
 && ()
_c
 != '\n'))

693  (*
_p
->_p++ = 
_c
);

695  (
	`__swbuf_r
(
_±r
, 
_c
, 
_p
));

696 
	}
}

701 
	#__¥utc_¿w_r
(
__±r
, 
__c
, 
__p
) \

702 (--(
__p
)->
_w
 < 0 ? \

703 (
__p
)->
_w
 >ð(__p)->
_lbfsize
 ? \

704 (*(
__p
)->
_p
 = (
__c
)), *(__p)->_p != '\n' ? \

705 ()*(
__p
)->
_p
++ : \

706 
	`__swbuf_r
(
__±r
, '\n', 
__p
) : \

707 
	`__swbuf_r
(
__±r
, ()(
__c
), 
__p
) : \

708 (*(
__p
)->
_p
 = (
__c
), ()*(__p)->_p++))

	)

709 #ifdeà
__SCLE


710 
	#__¥utc_r
(
__±r
, 
__c
, 
__p
) \

711 ((((
__p
)->
_æags
 & 
__SCLE
è&& ((
__c
) == '\n')) \

712 ? 
	`__¥utc_¿w_r
(
__±r
, '\r', (
__p
)) : 0 , \

713 
	`__¥utc_¿w_r
((
__±r
), (
__c
), (
__p
)))

	)

715 
	#__¥utc_r
(
__±r
, 
__c
, 
__p
è
	`__¥utc_¿w_r
(__±r, __c, __p)

	)

719 
	#__sãof
(
p
è(()((Õ)->
_æags
 & 
__SEOF
è!ð0))

	)

720 
	#__sã¼Ü
(
p
è(()((Õ)->
_æags
 & 
__SERR
è!ð0))

	)

721 
	#__sþ—»¼
(
p
è(()(Õ)->
_æags
 &ð~(
__SERR
|
__SEOF
)))

	)

722 
	#__sfž’o
(
p
è(Õ)->
_fže
)

	)

724 #iâdeà
__ýlu¥lus


725 #iâdeà
_REENT_SMALL


726 
	#ãof
(
p
è
	`__sãof
Õ)

	)

727 
	#ã¼Ü
(
p
è
	`__sã¼Ü
Õ)

	)

728 
	#þ—»¼
(
p
è
	`__sþ—»¼
Õ)

	)

730 #ià
__MISC_VISIBLE


731 
	#ãof_uÆocked
(
p
è
	`__sãof
Õ)

	)

732 
	#ã¼Ü_uÆocked
(
p
è
	`__sã¼Ü
Õ)

	)

733 
	#þ—»¼_uÆocked
(
p
è
	`__sþ—»¼
Õ)

	)

738 
	#fž’o
(
p
è
	`__sfž’o
Õ)

	)

741 
__šlše
 

742 
	$_g‘ch¬_uÆocked
()

744 
_»’t
 *
_±r
;

746 
_±r
 = 
_REENT
;

747  (
	`__sg‘c_r
(
_±r
, 
	`_¡dš_r
(_ptr)));

748 
	}
}

750 
__šlše
 

751 
	$_putch¬_uÆocked
(
_c
)

753 
_»’t
 *
_±r
;

755 
_±r
 = 
_REENT
;

756  (
	`__¥utc_r
(
_±r
, 
_c
, 
	`_¡dout_r
(_ptr)));

757 
	}
}

759 #ifdeà
__SINGLE_THREAD__


760 
	#g‘c
(
_p
è
	`__sg‘c_r
(
_REENT
, _p)

	)

761 
	#putc
(
_c
, 
_p
è
	`__¥utc_r
(
_REENT
, _c, _p)

	)

762 
	#g‘ch¬
(è
	`_g‘ch¬_uÆocked
()

	)

763 
	#putch¬
(
_c
è
	`_putch¬_uÆocked
(_c)

	)

766 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE


767 
	#g‘ch¬_uÆocked
(è
	`_g‘ch¬_uÆocked
()

	)

768 
	#putch¬_uÆocked
(
_c
è
	`_putch¬_uÆocked
(_c)

	)

772 #ià
__MISC_VISIBLE


774 
	#ç¡_putc
(
x
,
p
è(--Õ)->
_w
 < 0 ? \

775 
	`__swbuf_r
(
_REENT
, ()(
x
), 
p
è=ð
EOF
 : (*Õ)->
_p
 = (x), (p)->_p++, 0))

	)

778 #ià
__GNU_VISIBLE
 || (
__XSI_VISIBLE
 && __XSI_VISIBLE < 600)

779 
	#L_cu£rid
 9

	)

781 #ià
__POSIX_VISIBLE


782 
	#L_ù”mid
 16

	)

787 
	#g‘ch¬
(è
	`g‘c
(
¡dš
)

	)

788 
	#putch¬
(
x
è
	`putc
(x, 
¡dout
)

	)

790 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE


791 
	#g‘ch¬_uÆocked
(è
	`g‘c_uÆocked
(
¡dš
)

	)

792 
	#putch¬_uÆocked
(
x
è
	`putc_uÆocked
(x, 
¡dout
)

	)

797 
	g_END_STD_C


	@/usr/include/string.h

7 #iâdeà
_STRING_H_


8 
	#_STRING_H_


	)

10 
	~"_ªsi.h
"

11 
	~<sys/»’t.h
>

12 
	~<sys/cdefs.h
>

13 
	~<sys/ã©u»s.h
>

15 
	#__Ãed_size_t


	)

16 
	#__Ãed_NULL


	)

17 
	~<¡ddef.h
>

19 #ià
__POSIX_VISIBLE
 >= 200809

20 
	~<xloÿË.h
>

23 #ià
__BSD_VISIBLE


24 
	~<¡ršgs.h
>

27 
_BEGIN_STD_C


29 
_PTR
 
_EXFUN
(
memchr
,(cÚ¡ _PTR, , 
size_t
));

30 
_EXFUN
(
memcmp
,(cÚ¡ 
_PTR
, cÚ¡ _PTR, 
size_t
));

31 
_PTR
 
_EXFUN
(
memýy
,(_PTR 
__»¡riù
, cÚ¡ _PTR __»¡riù, 
size_t
));

32 
_PTR
 
_EXFUN
(
memmove
,(_PTR, cÚ¡ _PTR, 
size_t
));

33 
_PTR
 
_EXFUN
(
mem£t
,(_PTR, , 
size_t
));

34 *
_EXFUN
(
¡rÿt
,(*
__»¡riù
, const *__restrict));

35 *
_EXFUN
(
¡rchr
,(const *, ));

36 
_EXFUN
(
¡rcmp
,(const *, const *));

37 
_EXFUN
(
¡rcÞl
,(const *, const *));

38 *
_EXFUN
(
¡rýy
,(*
__»¡riù
, const *__restrict));

39 
size_t
 
_EXFUN
(
¡rc¥n
,(const *, const *));

40 *
_EXFUN
(
¡»¼Ü
,());

41 
size_t
 
_EXFUN
(
¡¾’
,(const *));

42 *
_EXFUN
(
¡ºÿt
,(*
__»¡riù
, cÚ¡ *__»¡riù, 
size_t
));

43 
_EXFUN
(
¡ºcmp
,(cÚ¡ *, cÚ¡ *, 
size_t
));

44 *
_EXFUN
(
¡ºýy
,(*
__»¡riù
, cÚ¡ *__»¡riù, 
size_t
));

45 *
_EXFUN
(
¡½brk
,(const *, const *));

46 *
_EXFUN
(
¡¼chr
,(const *, ));

47 
size_t
 
_EXFUN
(
¡r¥n
,(const *, const *));

48 *
_EXFUN
(
¡r¡r
,(const *, const *));

49 #iâdeà
_REENT_ONLY


50 *
_EXFUN
(
¡¹ok
,(*
__»¡riù
, const *__restrict));

52 
size_t
 
_EXFUN
(
¡rxäm
,(*
__»¡riù
, const *__restrict, size_t));

54 #ià
__POSIX_VISIBLE
 >= 200809

55 
¡rcÞl_l
 (cÚ¡ *, cÚ¡ *, 
loÿË_t
);

56 *
¡»¼Ü_l
 (, 
loÿË_t
);

57 
size_t
 
¡rxäm_l
 (*
__»¡riù
, cÚ¡ *__»¡riù, size_t, 
loÿË_t
);

59 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE


60 *
_EXFUN
(
¡¹ok_r
,(*
__»¡riù
, const *__restrict, **__restrict));

62 #ià
__BSD_VISIBLE


63 
_EXFUN
(
timšg§ã_bcmp
,(cÚ¡ *, cÚ¡ *, 
size_t
));

64 
_EXFUN
(
timšg§ã_memcmp
,(cÚ¡ *, cÚ¡ *, 
size_t
));

66 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE


67 
_PTR
 
_EXFUN
(
memcýy
,(_PTR 
__»¡riù
, cÚ¡ _PTR __»¡riù, , 
size_t
));

69 #ià
__GNU_VISIBLE


70 
_PTR
 
_EXFUN
(
mempýy
,(_PTR, cÚ¡ _PTR, 
size_t
));

71 
_PTR
 
_EXFUN
(
memmem
, (cÚ¡ _PTR, 
size_t
, const _PTR, size_t));

72 
_PTR
 
_EXFUN
(
memrchr
,(cÚ¡ _PTR, , 
size_t
));

73 
_PTR
 
_EXFUN
(
¿wmemchr
,(const _PTR, ));

75 #ià
__POSIX_VISIBLE
 >= 200809

76 *
_EXFUN
(
¡pýy
,(*
__»¡riù
, const *__restrict));

77 *
_EXFUN
(
¡²ýy
,(*
__»¡riù
, cÚ¡ *__»¡riù, 
size_t
));

79 #ià
__GNU_VISIBLE


80 *
_EXFUN
(
¡rÿ£¡r
,(const *, const *));

81 *
_EXFUN
(
¡rchºul
,(const *, ));

83 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE
 >ð200809 || 
__XSI_VISIBLE
 >= 4

84 *
_EXFUN
(
¡rdup
,(const *));

86 *
_EXFUN
(
_¡rdup_r
,(
_»’t
 *, const *));

87 #ià
__POSIX_VISIBLE
 >= 200809

88 *
_EXFUN
(
¡ºdup
,(cÚ¡ *, 
size_t
));

90 *
_EXFUN
(
_¡ºdup_r
,(
_»’t
 *, cÚ¡ *, 
size_t
));

96 #ià
__GNU_VISIBLE


97 *
_EXFUN
(
¡»¼Ü_r
,(, *, 
size_t
));

98 #–ià
__POSIX_VISIBLE
 >= 200112

99 #ifdeà
__GNUC__


100 
_EXFUN
(
¡»¼Ü_r
,(, *, 
size_t
))

101 #ifdeà
__ASMNAME


102 
__asm__
 (
__ASMNAME
 ("__xpg_strerror_r"))

106 
_EXFUN
(
__xpg_¡»¼Ü_r
,(, *, 
size_t
));

107 
	#¡»¼Ü_r
 
__xpg_¡»¼Ü_r


	)

112 * 
_EXFUN
(
_¡»¼Ü_r
, (
_»’t
 *, , , *));

114 #ià
__BSD_VISIBLE


115 
size_t
 
_EXFUN
(
¡¾ÿt
,(*, const *, size_t));

116 
size_t
 
_EXFUN
(
¡¾ýy
,(*, const *, size_t));

118 #ià
__POSIX_VISIBLE
 >= 200809

119 
size_t
 
_EXFUN
(
¡ºËn
,(const *, size_t));

121 #ià
__BSD_VISIBLE


122 *
_EXFUN
(
¡r£p
,(**, const *));

124 #ià
__BSD_VISIBLE


125 *
	$¡º¡r
(cÚ¡ *, cÚ¡ *, 
size_t
è
__pu»
;

128 #ià
__MISC_VISIBLE


129 *
	`_EXFUN
(
¡¾wr
,(*));

130 *
	`_EXFUN
(
¡ru´
,(*));

133 #iâdeà
DEFS_H


134 *
	`_EXFUN
(
¡rsigÇl
, (
__signo
));

137 #ifdeà
__CYGWIN__


138 
	`_EXFUN
(
¡¹osigno
, (cÚ¡ *
__Çme
));

141 #ià
__GNU_VISIBLE


142 
	`_EXFUN
(
¡rv”scmp
,(const *, const *));

145 #ià
__GNU_VISIBLE
 && 
	`defšed
(
__GNUC__
)

146 
	#¡rdu·
(
__s
) \

147 (
	`__ex‹nsiÚ__
 ({cÚ¡ *
__sš
 = (
__s
); \

148 
size_t
 
__Ën
 = 
	`¡¾’
 (
__sš
) + 1; \

149 * 
__sout
 = (*è
	`__bužtš_®loÿ
 (
__Ën
); \

150 (*è
	`memýy
 (
__sout
, 
__sš
, 
__Ën
);
	}
}))

	)

151 
	#¡ºdu·
(
__s
, 
__n
) \

152 (
	`__ex‹nsiÚ__
 ({cÚ¡ *
__sš
 = (
__s
); \

153 
size_t
 
__Ën
 = 
	`¡ºËn
 (
__sš
, (
__n
)) + 1; \

154 *
__sout
 = (*è
	`__bužtš_®loÿ
 (
__Ën
); \

155 
__sout
[
__Ën
-1] = '\0'; \

156 (*è
	`memýy
 (
__sout
, 
__sš
, 
__Ën
-1);}))

	)

170 #ià
__GNU_VISIBLE
 && !
defšed
(
ba£Çme
)

171 
	#ba£Çme
 
ba£Çme


	)

172 *
_EXFUN
(
	$__nÚnuÎ
 (1è
ba£Çme
,(cÚ¡ *)è
	`__asm__
(
	`__ASMNAME
("__gnu_basename"));

175 
	~<sys/¡ršg.h
>

177 
_END_STD_C


	@/usr/include/_ansi.h

12 #iâdef 
_ANSIDECL_H_


13 
	#_ANSIDECL_H_


	)

15 
	~<Ãwlib.h
>

16 
	~<sys/cÚfig.h
>

22 #ifdeà
__STDC__


23 
	#_HAVE_STDC


	)

28 #ifdeà
__ýlu¥lus


29 #ià!(
defšed
(
_BEGIN_STD_C
è&& defšed(
_END_STD_C
))

30 #ifdeà
_HAVE_STD_CXX


31 
	#_BEGIN_STD_C
 
Çme¥aû
 
¡d
 { "C" {

	)

32 
	#_END_STD_C
 } }

	)

34 
	#_BEGIN_STD_C
 "C" {

	)

35 
	#_END_STD_C
 }

	)

37 #ià
__GNUC_PREREQ
 (3, 3)

38 
	#_NOTHROW
 
	`__©Œibu‹__
 ((
__nÙhrow__
))

	)

40 
	#_NOTHROW
 
	`throw
()

	)

44 
	#_BEGIN_STD_C


	)

45 
	#_END_STD_C


	)

46 
	#_NOTHROW


	)

49 #ifdeà
_HAVE_STDC


50 
	#_PTR
 *

	)

51 
	#_AND
 ,

	)

52 
	#_NOARGS
 

	)

53 
	#_CONST
 cÚ¡

	)

54 
	#_VOLATILE
 vÞ©že

	)

55 
	#_SIGNED
 sigÃd

	)

56 
	#_DOTS
 , ...

	)

57 
	#_VOID
 

	)

58 #ifdeà
__CYGWIN__


59 
	#_EXFUN_NOTHROW
(
Çme
, 
´Ùo
è
__cdeþ
‚am´ÙØ
_NOTHROW


	)

60 
	#_EXFUN
(
Çme
, 
´Ùo
è
__cdeþ
‚am
	)
proto

61 
	#_EXPARM
(
Çme
, 
´Ùo
è(* 
__cdeþ
‚ameè
	)
proto

62 
	#_EXFNPTR
(
Çme
, 
´Ùo
è(
__cdeþ
 *‚ameè
	)
proto

64 
	#_EXFUN_NOTHROW
(
Çme
, 
´Ùo
èÇm´ÙØ
_NOTHROW


	)

65 
	#_EXFUN
(
Çme
, 
´Ùo
èÇm
	)
proto

66 
	#_EXPARM
(
Çme
, 
´Ùo
è(*‚ameè
	)
proto

67 
	#_EXFNPTR
(
Çme
, 
´Ùo
è(*‚ameè
	)
proto

69 
	#_DEFUN
(
Çme
, 
¬gli¡
, 
¬gs
è
	`Çme
×rgs)

	)

70 
	#_DEFUN_VOID
(
Çme
è
	`Çme
(
_NOARGS
)

	)

71 
	#_CAST_VOID
 ()

	)

72 #iâdeà
_LONG_DOUBLE


73 
	#_LONG_DOUBLE
 

	)

75 #iâdeà
_PARAMS


76 
	#_PARAMS
(
·¿mli¡
è
	)
paramlist

79 
	#_PTR
 *

	)

80 
	#_AND
 ;

	)

81 
	#_NOARGS


	)

82 
	#_CONST


	)

83 
	#_VOLATILE


	)

84 
	#_SIGNED


	)

85 
	#_DOTS


	)

86 
	#_VOID
 

	)

87 
	#_EXFUN
(
Çme
, 
´Ùo
è
	`Çme
()

	)

88 
	#_EXFUN_NOTHROW
(
Çme
, 
´Ùo
è
	`Çme
()

	)

89 
	#_DEFUN
(
Çme
, 
¬gli¡
, 
¬gs
èÇm¬gli¡‡rgs;

	)

90 
	#_DEFUN_VOID
(
Çme
è
	`Çme
()

	)

91 
	#_CAST_VOID


	)

92 
	#_LONG_DOUBLE
 

	)

93 #iâdeà
_PARAMS


94 
	#_PARAMS
(
·¿mli¡
è()

	)

100 #ifdeà
__GNUC__


101 
	#_ATTRIBUTE
(
©Œs
è
	`__©Œibu‹__
 (©Œs)

	)

103 
	#_ATTRIBUTE
(
©Œs
)

	)

121 #ià
defšed
(
__GNUC__
è&& !defšed(
__GNUC_STDC_INLINE__
)

123 
	#_ELIDABLE_INLINE
 
__šlše__
 
	`_ATTRIBUTE
 ((
__®ways_šlše__
))

	)

127 
	#_ELIDABLE_INLINE
 
__šlše__


	)

130 #ià
__GNUC_PREREQ
 (3, 1)

131 
	#_NOINLINE
 
	`__©Œibu‹__
 ((
__nošlše__
))

	)

132 
	#_NOINLINE_STATIC
 
_NOINLINE
 

	)

136 
	#_NOINLINE


	)

137 
	#_NOINLINE_STATIC


	)

	@/usr/include/machine/_default_types.h

5 #iâdeà
_MACHINE__DEFAULT_TYPES_H


6 
	#_MACHINE__DEFAULT_TYPES_H


	)

8 
	~<sys/ã©u»s.h
>

13 #ià
__GNUC_PREREQ
 (3, 3)

15 
	#__EXP
(
x
è
__
##x##
	)
__

18 
	#__EXP
(
x
è
	)
x

19 
	~<lim™s.h
>

24 #iàÐ
defšed
(
__LONG_LONG_MAX__
) && (__LONG_LONG_MAX__ > 0x7fffffff) ) \

25 || ( 
defšed
(
LLONG_MAX
è&& (
	gLLONG_MAX
 > 0x7fffffff) )

26 
	#__have_lÚglÚg64
 1

	)

30 #ià
__EXP
(
LONG_MAX
) > 0x7fffffff

31 
	#__have_lÚg64
 1

	)

32 #–ià
__EXP
(
LONG_MAX
è=ð0x7ffffffà&& !
defšed
(
__SPU__
)

33 
	#__have_lÚg32
 1

	)

36 #ifdeà
__ýlu¥lus


40 #ifdeà
__INT8_TYPE__


41 
__INT8_TYPE__
 
	t__št8_t
;

42 #ifdeà
__UINT8_TYPE__


43 
__UINT8_TYPE__
 
	t__ušt8_t
;

45 
	t__INT8_TYPE__
 
	t__ušt8_t
;

47 
	#___št8_t_defšed
 1

	)

48 #–ià
__EXP
(
SCHAR_MAX
) == 0x7f

49 sigÃd 
	t__št8_t
 ;

50 
	t__ušt8_t
 ;

51 
	#___št8_t_defšed
 1

	)

54 #ifdeà
__INT16_TYPE__


55 
__INT16_TYPE__
 
	t__št16_t
;

56 #ifdeà
__UINT16_TYPE__


57 
__UINT16_TYPE__
 
	t__ušt16_t
;

59 
	t__INT16_TYPE__
 
	t__ušt16_t
;

61 
	#___št16_t_defšed
 1

	)

62 #–ià
__EXP
(
INT_MAX
) == 0x7fff

63 sigÃd 
	t__št16_t
;

64 
	t__ušt16_t
;

65 
	#___št16_t_defšed
 1

	)

66 #–ià
__EXP
(
SHRT_MAX
) == 0x7fff

67 sigÃd 
	t__št16_t
;

68 
	t__ušt16_t
;

69 
	#___št16_t_defšed
 1

	)

70 #–ià
__EXP
(
SCHAR_MAX
) == 0x7fff

71 sigÃd 
	t__št16_t
;

72 
	t__ušt16_t
;

73 
	#___št16_t_defšed
 1

	)

76 #ifdeà
__INT32_TYPE__


77 
__INT32_TYPE__
 
	t__št32_t
;

78 #ifdeà
__UINT32_TYPE__


79 
__UINT32_TYPE__
 
	t__ušt32_t
;

81 
	t__INT32_TYPE__
 
	t__ušt32_t
;

83 
	#___št32_t_defšed
 1

	)

84 #–ià
__EXP
(
INT_MAX
) == 0x7fffffffL

85 sigÃd 
	t__št32_t
;

86 
	t__ušt32_t
;

87 
	#___št32_t_defšed
 1

	)

88 #–ià
__EXP
(
LONG_MAX
) == 0x7fffffffL

89 sigÃd 
	t__št32_t
;

90 
	t__ušt32_t
;

91 
	#___št32_t_defšed
 1

	)

92 #–ià
__EXP
(
SHRT_MAX
) == 0x7fffffffL

93 sigÃd 
	t__št32_t
;

94 
	t__ušt32_t
;

95 
	#___št32_t_defšed
 1

	)

96 #–ià
__EXP
(
SCHAR_MAX
) == 0x7fffffffL

97 sigÃd 
	t__št32_t
;

98 
	t__ušt32_t
;

99 
	#___št32_t_defšed
 1

	)

102 #ifdeà
__INT64_TYPE__


103 
__INT64_TYPE__
 
	t__št64_t
;

104 #ifdeà
__UINT64_TYPE__


105 
__UINT64_TYPE__
 
	t__ušt64_t
;

107 
	t__INT64_TYPE__
 
	t__ušt64_t
;

109 
	#___št64_t_defšed
 1

	)

110 #–ià
__EXP
(
LONG_MAX
) > 0x7fffffff

111 sigÃd 
	t__št64_t
;

112 
	t__ušt64_t
;

113 
	#___št64_t_defšed
 1

	)

116 #–ià 
defšed
(
__LONG_LONG_MAX__
) && (__LONG_LONG_MAX__ > 0x7fffffff)

117 sigÃd 
	t__št64_t
;

118 
	t__ušt64_t
;

119 
	#___št64_t_defšed
 1

	)

122 #–ià 
defšed
(
LLONG_MAX
) && (LLONG_MAX > 0x7fffffff)

123 sigÃd 
	t__št64_t
;

124 
	t__ušt64_t
;

125 
	#___št64_t_defšed
 1

	)

127 #–ià 
__EXP
(
INT_MAX
) > 0x7fffffff

128 sigÃd 
	t__št64_t
;

129 
	t__ušt64_t
;

130 
	#___št64_t_defšed
 1

	)

133 #ifdeà
__INT_LEAST8_TYPE__


134 
__INT_LEAST8_TYPE__
 
	t__št_Ëa¡8_t
;

135 #ifdeà
__UINT_LEAST8_TYPE__


136 
__UINT_LEAST8_TYPE__
 
	t__ušt_Ëa¡8_t
;

138 
	t__INT_LEAST8_TYPE__
 
	t__ušt_Ëa¡8_t
;

140 
	#___št_Ëa¡8_t_defšed
 1

	)

141 #–ià
defšed
(
___št8_t_defšed
)

142 
__št8_t
 
	t__št_Ëa¡8_t
;

143 
__ušt8_t
 
	t__ušt_Ëa¡8_t
;

144 
	#___št_Ëa¡8_t_defšed
 1

	)

145 #–ià
defšed
(
___št16_t_defšed
)

146 
__št16_t
 
	t__št_Ëa¡8_t
;

147 
__ušt16_t
 
	t__ušt_Ëa¡8_t
;

148 
	#___št_Ëa¡8_t_defšed
 1

	)

149 #–ià
defšed
(
___št32_t_defšed
)

150 
__št32_t
 
	t__št_Ëa¡8_t
;

151 
__ušt32_t
 
	t__ušt_Ëa¡8_t
;

152 
	#___št_Ëa¡8_t_defšed
 1

	)

153 #–ià
defšed
(
___št64_t_defšed
)

154 
__št64_t
 
	t__št_Ëa¡8_t
;

155 
__ušt64_t
 
	t__ušt_Ëa¡8_t
;

156 
	#___št_Ëa¡8_t_defšed
 1

	)

159 #ifdeà
__INT_LEAST16_TYPE__


160 
__INT_LEAST16_TYPE__
 
	t__št_Ëa¡16_t
;

161 #ifdeà
__UINT_LEAST16_TYPE__


162 
__UINT_LEAST16_TYPE__
 
	t__ušt_Ëa¡16_t
;

164 
	t__INT_LEAST16_TYPE__
 
	t__ušt_Ëa¡16_t
;

166 
	#___št_Ëa¡16_t_defšed
 1

	)

167 #–ià
defšed
(
___št16_t_defšed
)

168 
__št16_t
 
	t__št_Ëa¡16_t
;

169 
__ušt16_t
 
	t__ušt_Ëa¡16_t
;

170 
	#___št_Ëa¡16_t_defšed
 1

	)

171 #–ià
defšed
(
___št32_t_defšed
)

172 
__št32_t
 
	t__št_Ëa¡16_t
;

173 
__ušt32_t
 
	t__ušt_Ëa¡16_t
;

174 
	#___št_Ëa¡16_t_defšed
 1

	)

175 #–ià
defšed
(
___št64_t_defšed
)

176 
__št64_t
 
	t__št_Ëa¡16_t
;

177 
__ušt64_t
 
	t__ušt_Ëa¡16_t
;

178 
	#___št_Ëa¡16_t_defšed
 1

	)

181 #ifdeà
__INT_LEAST32_TYPE__


182 
__INT_LEAST32_TYPE__
 
	t__št_Ëa¡32_t
;

183 #ifdeà
__UINT_LEAST32_TYPE__


184 
__UINT_LEAST32_TYPE__
 
	t__ušt_Ëa¡32_t
;

186 
	t__INT_LEAST32_TYPE__
 
	t__ušt_Ëa¡32_t
;

188 
	#___št_Ëa¡32_t_defšed
 1

	)

189 #–ià
defšed
(
___št32_t_defšed
)

190 
__št32_t
 
	t__št_Ëa¡32_t
;

191 
__ušt32_t
 
	t__ušt_Ëa¡32_t
;

192 
	#___št_Ëa¡32_t_defšed
 1

	)

193 #–ià
defšed
(
___št64_t_defšed
)

194 
__št64_t
 
	t__št_Ëa¡32_t
;

195 
__ušt64_t
 
	t__ušt_Ëa¡32_t
;

196 
	#___št_Ëa¡32_t_defšed
 1

	)

199 #ifdeà
__INT_LEAST64_TYPE__


200 
__INT_LEAST64_TYPE__
 
	t__št_Ëa¡64_t
;

201 #ifdeà
__UINT_LEAST64_TYPE__


202 
__UINT_LEAST64_TYPE__
 
	t__ušt_Ëa¡64_t
;

204 
	t__INT_LEAST64_TYPE__
 
	t__ušt_Ëa¡64_t
;

206 
	#___št_Ëa¡64_t_defšed
 1

	)

207 #–ià
defšed
(
___št64_t_defšed
)

208 
__št64_t
 
	t__št_Ëa¡64_t
;

209 
__ušt64_t
 
	t__ušt_Ëa¡64_t
;

210 
	#___št_Ëa¡64_t_defšed
 1

	)

213 #ià
defšed
(
__INTMAX_TYPE__
)

214 
__INTMAX_TYPE__
 
	t__štmax_t
;

215 #–ià
__have_lÚglÚg64


216 sigÃd 
	t__štmax_t
;

218 sigÃd 
	t__štmax_t
;

221 #ià
defšed
(
__UINTMAX_TYPE__
)

222 
__UINTMAX_TYPE__
 
	t__uštmax_t
;

223 #–ià
__have_lÚglÚg64


224 
	t__uštmax_t
;

226 
	t__uštmax_t
;

229 #ifdeà
__INTPTR_TYPE__


230 
__INTPTR_TYPE__
 
	t__šŒ_t
;

231 #ifdeà
__UINTPTR_TYPE__


232 
__UINTPTR_TYPE__
 
	t__ušŒ_t
;

234 
	t__INTPTR_TYPE__
 
	t__ušŒ_t
;

236 #–ià
defšed
(
__PTRDIFF_TYPE__
)

237 
__PTRDIFF_TYPE__
 
	t__šŒ_t
;

238 
	t__PTRDIFF_TYPE__
 
	t__ušŒ_t
;

240 
	t__šŒ_t
;

241 
	t__ušŒ_t
;

244 #undeà
__EXP


246 #ifdeà
__ýlu¥lus


	@/usr/include/machine/fastmath.h

1 #ifdeà
__sysvÃcv70_rg‘


2 
EXFUN
(
ç¡_sš
,());

3 
EXFUN
(
ç¡_cos
,());

4 
EXFUN
(
ç¡_n
,());

6 
EXFUN
(
ç¡_asš
,());

7 
EXFUN
(
ç¡_acos
,());

8 
EXFUN
(
ç¡_©ª
,());

10 
EXFUN
(
ç¡_sšh
,());

11 
EXFUN
(
ç¡_cosh
,());

12 
EXFUN
(
ç¡_nh
,());

14 
EXFUN
(
ç¡_asšh
,());

15 
EXFUN
(
ç¡_acosh
,());

16 
EXFUN
(
ç¡_©ªh
,());

18 
EXFUN
(
ç¡_abs
,());

19 
EXFUN
(
ç¡_sq¹
,());

20 
EXFUN
(
ç¡_exp2
,());

21 
EXFUN
(
ç¡_exp10
,());

22 
EXFUN
(
ç¡_ex³
,());

23 
EXFUN
(
ç¡_log10
,());

24 
EXFUN
(
ç¡_log2
,());

25 
EXFUN
(
ç¡_loge
,());

28 
	#sš
(
x
è
	`ç¡_sš
(x)

	)

29 
	#cos
(
x
è
	`ç¡_cos
(x)

	)

30 
	#n
(
x
è
	`ç¡_n
(x)

	)

31 
	#asš
(
x
è
	`ç¡_asš
(x)

	)

32 
	#acos
(
x
è
	`ç¡_acos
(x)

	)

33 
	#©ª
(
x
è
	`ç¡_©ª
(x)

	)

34 
	#sšh
(
x
è
	`ç¡_sšh
(x)

	)

35 
	#cosh
(
x
è
	`ç¡_cosh
(x)

	)

36 
	#nh
(
x
è
	`ç¡_nh
(x)

	)

37 
	#asšh
(
x
è
	`ç¡_asšh
(x)

	)

38 
	#acosh
(
x
è
	`ç¡_acosh
(x)

	)

39 
	#©ªh
(
x
è
	`ç¡_©ªh
(x)

	)

40 
	#abs
(
x
è
	`ç¡_abs
(x)

	)

41 
	#sq¹
(
x
è
	`ç¡_sq¹
(x)

	)

42 
	#exp2
(
x
è
	`ç¡_exp2
(x)

	)

43 
	#exp10
(
x
è
	`ç¡_exp10
(x)

	)

44 
	#ex³
(
x
è
	`ç¡_ex³
(x)

	)

45 
	#log10
(
x
è
	`ç¡_log10
(x)

	)

46 
	#log2
(
x
è
	`ç¡_log2
(x)

	)

47 
	#loge
(
x
è
	`ç¡_loge
(x)

	)

49 #ifdeà
_HAVE_STDC


53 
EXFUN
(
ç¡_sšf
,());

54 
EXFUN
(
ç¡_cosf
,());

55 
EXFUN
(
ç¡_nf
,());

57 
EXFUN
(
ç¡_asšf
,());

58 
EXFUN
(
ç¡_acosf
,());

59 
EXFUN
(
ç¡_©ªf
,());

61 
EXFUN
(
ç¡_sšhf
,());

62 
EXFUN
(
ç¡_coshf
,());

63 
EXFUN
(
ç¡_nhf
,());

65 
EXFUN
(
ç¡_asšhf
,());

66 
EXFUN
(
ç¡_acoshf
,());

67 
EXFUN
(
ç¡_©ªhf
,());

69 
EXFUN
(
ç¡_absf
,());

70 
EXFUN
(
ç¡_sq¹f
,());

71 
EXFUN
(
ç¡_exp2f
,());

72 
EXFUN
(
ç¡_exp10f
,());

73 
EXFUN
(
ç¡_ex³f
,());

74 
EXFUN
(
ç¡_log10f
,());

75 
EXFUN
(
ç¡_log2f
,());

76 
EXFUN
(
ç¡_logef
,());

77 
	#sšf
(
x
è
	`ç¡_sšf
(x)

	)

78 
	#cosf
(
x
è
	`ç¡_cosf
(x)

	)

79 
	#nf
(
x
è
	`ç¡_nf
(x)

	)

80 
	#asšf
(
x
è
	`ç¡_asšf
(x)

	)

81 
	#acosf
(
x
è
	`ç¡_acosf
(x)

	)

82 
	#©ªf
(
x
è
	`ç¡_©ªf
(x)

	)

83 
	#sšhf
(
x
è
	`ç¡_sšhf
(x)

	)

84 
	#coshf
(
x
è
	`ç¡_coshf
(x)

	)

85 
	#nhf
(
x
è
	`ç¡_nhf
(x)

	)

86 
	#asšhf
(
x
è
	`ç¡_asšhf
(x)

	)

87 
	#acoshf
(
x
è
	`ç¡_acoshf
(x)

	)

88 
	#©ªhf
(
x
è
	`ç¡_©ªhf
(x)

	)

89 
	#absf
(
x
è
	`ç¡_absf
(x)

	)

90 
	#sq¹f
(
x
è
	`ç¡_sq¹f
(x)

	)

91 
	#exp2f
(
x
è
	`ç¡_exp2f
(x)

	)

92 
	#exp10f
(
x
è
	`ç¡_exp10f
(x)

	)

93 
	#ex³f
(
x
è
	`ç¡_ex³f
(x)

	)

94 
	#log10f
(
x
è
	`ç¡_log10f
(x)

	)

95 
	#log2f
(
x
è
	`ç¡_log2f
(x)

	)

96 
	#logef
(
x
è
	`ç¡_logef
(x)

	)

	@/usr/include/machine/ieeefp.h

1 #iâdeà
__IEEE_BIG_ENDIAN


2 #iâdeà
__IEEE_LITTLE_ENDIAN


53 #ià(
defšed
(
__¬m__
è|| defšed(
__thumb__
)è&& !defšed(
__MAVERICK__
)

58 #ifdeà
__VFP_FP__


59 #ifdeà
__ARMEL__


60 
	#__IEEE_LITTLE_ENDIAN


	)

62 
	#__IEEE_BIG_ENDIAN


	)

65 
	#__IEEE_BIG_ENDIAN


	)

66 #ifdeà
__ARMEL__


67 
	#__IEEE_BYTES_LITTLE_ENDIAN


	)

72 #ià
defšed
 (
__¯rch64__
)

73 #ià
defšed
 (
__AARCH64EL__
)

74 
	#__IEEE_LITTLE_ENDIAN


	)

76 
	#__IEEE_BIG_ENDIAN


	)

80 #ifdeà
__•hªy__


81 
	#__IEEE_LITTLE_ENDIAN


	)

82 
	#Sudd’_Und”æow
 1

	)

85 #ifdeà
__hµa__


86 
	#__IEEE_BIG_ENDIAN


	)

89 #ifdeà
__nds32__


90 #ifdeà
__big_’dŸn__


91 
	#__IEEE_BIG_ENDIAN


	)

93 
	#__IEEE_LITTLE_ENDIAN


	)

97 #ifdeà
__SPU__


98 
	#__IEEE_BIG_ENDIAN


	)

100 
	#isfš™e
(
__y
) \

101 (
	`__ex‹nsiÚ__
 ({
__cy
; \

102 ( (
__y
) ==  ()) ? (1) : \

103 (
__cy
 = 
	`åþassify
(
__y
)è!ð
FP_INFINITE
 && __cy !ð
FP_NAN
;}))

	)

105 
	#isšf
(
__x
è(( (__xè=ð ()è? (0è: 
	`__isšfd
(__x))

	)

106 
	#i¢ª
(
__x
è(( (__xè=ð ()è? (0è: 
	`__i¢ªd
(__x))

	)

113 
	#__›“å_i¢ªf
(
x
è0

	)

114 
	#__›“å_isšff
(
x
è0

	)

115 
	#__›“å_fš™ef
(
x
è1

	)

118 #ifdeà
__¥¬c__


119 #ifdeà
__LITTLE_ENDIAN_DATA__


120 
	#__IEEE_LITTLE_ENDIAN


	)

122 
	#__IEEE_BIG_ENDIAN


	)

126 #ià
defšed
(
__m68k__
è|| defšed(
__mc68000__
)

127 
	#__IEEE_BIG_ENDIAN


	)

130 #ià
defšed
(
__mc68hc11__
è|| defšed(
__mc68hc12__
è|| defšed(
__mc68hc1x__
)

131 
	#__IEEE_BIG_ENDIAN


	)

132 #ifdeà
__HAVE_SHORT_DOUBLE__


133 
	#_DOUBLE_IS_32BITS


	)

137 #ià
defšed
 (
__H8300__
è|| defšed (
__H8300H__
è|| defšed (
__H8300S__
è|| defšed (
__H8500__
è|| defšed (
__H8300SX__
)

138 
	#__IEEE_BIG_ENDIAN


	)

139 
	#_FLOAT_ARG
 

	)

140 
	#_DOUBLE_IS_32BITS


	)

143 #ià
defšed
 (
__xc16x__
è|| defšed (
__xc16xL__
è|| defšed (
__xc16xS__
)

144 
	#__IEEE_LITTLE_ENDIAN


	)

145 
	#_FLOAT_ARG
 

	)

146 
	#_DOUBLE_IS_32BITS


	)

150 #ifdeà
__sh__


151 #ifdeà
__LITTLE_ENDIAN__


152 
	#__IEEE_LITTLE_ENDIAN


	)

154 
	#__IEEE_BIG_ENDIAN


	)

156 #ià
defšed
(
__SH2E__
è|| defšed(
__SH3E__
è|| defšed(
__SH4_SINGLE_ONLY__
è|| defšed(
__SH2A_SINGLE_ONLY__
)

157 
	#_DOUBLE_IS_32BITS


	)

161 #ifdeà
_AM29K


162 
	#__IEEE_BIG_ENDIAN


	)

165 #ifdeà
_WIN32


166 
	#__IEEE_LITTLE_ENDIAN


	)

169 #ifdeà
__i386__


170 
	#__IEEE_LITTLE_ENDIAN


	)

173 #ifdeà
__riscv


174 
	#__IEEE_LITTLE_ENDIAN


	)

177 #ifdeà
__i960__


178 
	#__IEEE_LITTLE_ENDIAN


	)

181 #ifdeà
__lm32__


182 
	#__IEEE_BIG_ENDIAN


	)

185 #ifdeà
__M32R__


186 
	#__IEEE_BIG_ENDIAN


	)

189 #ià
defšed
(
_C4x
è|| defšed(
_C3x
)

190 
	#__IEEE_BIG_ENDIAN


	)

191 
	#_DOUBLE_IS_32BITS


	)

194 #ifdeà
__TMS320C6X__


195 #ifdeà
_BIG_ENDIAN


196 
	#__IEEE_BIG_ENDIAN


	)

198 
	#__IEEE_LITTLE_ENDIAN


	)

202 #ifdeà
__TIC80__


203 
	#__IEEE_LITTLE_ENDIAN


	)

206 #ifdeà
__MIPSEL__


207 
	#__IEEE_LITTLE_ENDIAN


	)

209 #ifdeà
__MIPSEB__


210 
	#__IEEE_BIG_ENDIAN


	)

213 #ifdeà
__MMIX__


214 
	#__IEEE_BIG_ENDIAN


	)

217 #ifdeà
__D30V__


218 
	#__IEEE_BIG_ENDIAN


	)

223 #ifdeà
__W65__


224 
	#__IEEE_LITTLE_ENDIAN


	)

225 
	#_DOUBLE_IS_32BITS


	)

228 #ià
defšed
(
__Z8001__
è|| defšed(
__Z8002__
)

229 
	#__IEEE_BIG_ENDIAN


	)

232 #ifdeà
__m88k__


233 
	#__IEEE_BIG_ENDIAN


	)

236 #ifdeà
__mn10300__


237 
	#__IEEE_LITTLE_ENDIAN


	)

240 #ifdeà
__mn10200__


241 
	#__IEEE_LITTLE_ENDIAN


	)

242 
	#_DOUBLE_IS_32BITS


	)

245 #ifdeà
__v800


246 
	#__IEEE_LITTLE_ENDIAN


	)

249 #ifdeà
__v850


250 
	#__IEEE_LITTLE_ENDIAN


	)

253 #ifdeà
__D10V__


254 
	#__IEEE_BIG_ENDIAN


	)

255 #ià
__DOUBLE__
 == 32

256 
	#_DOUBLE_IS_32BITS


	)

260 #ifdeà
__PPC__


261 #ià(
defšed
(
_BIG_ENDIAN
è&& _BIG_ENDIANè|| (defšed(
_AIX
) && _AIX)

262 
	#__IEEE_BIG_ENDIAN


	)

264 #ià(
defšed
(
_LITTLE_ENDIAN
è&& _LITTLE_ENDIANè|| (defšed(
__sun__
è&& __sun__è|| (defšed(
_WIN32
) && _WIN32)

265 
	#__IEEE_LITTLE_ENDIAN


	)

270 #ifdeà
__x¡Ümy16__


271 
	#__IEEE_LITTLE_ENDIAN


	)

274 #ifdeà
__¬c__


275 #ifdeà
__big_’dŸn__


276 
	#__IEEE_BIG_ENDIAN


	)

278 
	#__IEEE_LITTLE_ENDIAN


	)

282 #ifdeà
__CRX__


283 
	#__IEEE_LITTLE_ENDIAN


	)

286 #ifdeà
__ä30__


287 
	#__IEEE_BIG_ENDIAN


	)

290 #ifdeà
__FT32__


291 
	#__IEEE_LITTLE_ENDIAN


	)

294 #ifdeà
__mcÜe__


295 
	#__IEEE_BIG_ENDIAN


	)

298 #ifdeà
__mt__


299 
	#__IEEE_BIG_ENDIAN


	)

302 #ifdeà
__äv__


303 
	#__IEEE_BIG_ENDIAN


	)

306 #ifdeà
__mox›__


307 #ifdeà
__MOXIE_BIG_ENDIAN__


308 
	#__IEEE_BIG_ENDIAN


	)

310 
	#__IEEE_LITTLE_ENDIAN


	)

314 #ifdeà
__Ÿ64__


315 #ifdeà
__BIG_ENDIAN__


316 
	#__IEEE_BIG_ENDIAN


	)

318 
	#__IEEE_LITTLE_ENDIAN


	)

322 #ifdeà
__AVR__


323 
	#__IEEE_LITTLE_ENDIAN


	)

324 
	#_DOUBLE_IS_32BITS


	)

327 #ià
defšed
(
__Ü1k__
è|| defšed(
__OR1K__
è|| defšed(
__OR1KND__
)

328 
	#__IEEE_BIG_ENDIAN


	)

331 #ifdeà
__IP2K__


332 
	#__IEEE_BIG_ENDIAN


	)

333 
	#__SMALL_BITFIELDS


	)

334 
	#_DOUBLE_IS_32BITS


	)

337 #ifdeà
__iq2000__


338 
	#__IEEE_BIG_ENDIAN


	)

341 #ifdeà
__MAVERICK__


342 #ifdeà
__ARMEL__


343 
	#__IEEE_LITTLE_ENDIAN


	)

345 
	#__IEEE_BIG_ENDIAN


	)

349 #ifdeà
__m32c__


350 
	#__IEEE_LITTLE_ENDIAN


	)

351 
	#__SMALL_BITFIELDS


	)

354 #ifdeà
__CRIS__


355 
	#__IEEE_LITTLE_ENDIAN


	)

358 #ifdeà
__BFIN__


359 
	#__IEEE_LITTLE_ENDIAN


	)

362 #ifdeà
__x86_64__


363 
	#__IEEE_LITTLE_ENDIAN


	)

366 #ifdeà
__m•__


367 #ifdeà
__LITTLE_ENDIAN__


368 
	#__IEEE_LITTLE_ENDIAN


	)

370 
	#__IEEE_BIG_ENDIAN


	)

374 #ifdeà
__MICROBLAZE__


375 #iâdeà
__MICROBLAZEEL__


376 
	#__IEEE_BIG_ENDIAN


	)

378 
	#__IEEE_LITTLE_ENDIAN


	)

382 #ifdeà
__MSP430__


383 
	#__IEEE_LITTLE_ENDIAN


	)

384 
	#__SMALL_BITFIELDS


	)

387 #ifdeà
__RL78__


388 
	#__IEEE_LITTLE_ENDIAN


	)

389 
	#__SMALL_BITFIELDS


	)

390 #iâdeà
__RL78_64BIT_DOUBLES__


391 
	#_DOUBLE_IS_32BITS


	)

395 #ifdeà
__RX__


397 #ifdeà
__RX_BIG_ENDIAN__


398 
	#__IEEE_BIG_ENDIAN


	)

400 
	#__IEEE_LITTLE_ENDIAN


	)

403 #iâdeà
__RX_64BIT_DOUBLES__


404 
	#_DOUBLE_IS_32BITS


	)

407 #ifdeà
__RX_16BIT_INTS__


408 
	#__SMALL_BITFIELDS


	)

413 #ià(
defšed
(
__CR16__
è|| defšed(
__CR16C__
è||defšed(
__CR16CP__
))

414 
	#__IEEE_LITTLE_ENDIAN


	)

415 
	#__SMALL_BITFIELDS


	)

418 #ifdeà
__NIOS2__


419 #ifdeà
__nios2_big_’dŸn__


420 
	#__IEEE_BIG_ENDIAN


	)

422 
	#__IEEE_LITTLE_ENDIAN


	)

426 #ifdeà
__VISIUM__


427 
	#__IEEE_BIG_ENDIAN


	)

430 #iâdeà
__IEEE_BIG_ENDIAN


431 #iâdeà
__IEEE_LITTLE_ENDIAN


432 #”rÜ 
EndŸÃss
 
nÙ
 
deþ¬ed
!!

	@/usr/include/strings.h

29 #iâdeà
_STRINGS_H_


30 
	#_STRINGS_H_


	)

32 
	~<sys/cdefs.h
>

33 
	~<sys/_ty³s.h
>

35 #ià
__POSIX_VISIBLE
 >= 200809

36 
	~<xloÿË.h
>

39 #iâdeà
_SIZE_T_DECLARED


40 
__size_t
 
	tsize_t
;

41 
	#_SIZE_T_DECLARED


	)

44 
	g__BEGIN_DECLS


45 #ià
__BSD_VISIBLE
 || 
__POSIX_VISIBLE
 <= 200112

46 
	$bcmp
(cÚ¡ *, cÚ¡ *, 
size_t
è
__pu»
;

47 
	`bcÝy
(cÚ¡ *, *, 
size_t
);

48 
	`bz”o
(*, 
size_t
);

50 #ià
__BSD_VISIBLE


51 
	`ex¶ic™_bz”o
(*, 
size_t
);

53 #ià
__MISC_VISIBLE
 || 
__POSIX_VISIBLE
 < 200809 || 
__XSI_VISIBLE
 >= 700

54 
	$ffs
(è
__pu»2
;

56 #ià
__GNU_VISIBLE


57 
	$ff¦
(è
__pu»2
;

58 
	$ff¦l
(è
__pu»2
;

60 #ià
__BSD_VISIBLE


61 
	$æs
(è
__pu»2
;

62 
	$æ¦
(è
__pu»2
;

63 
	$æ¦l
(è
__pu»2
;

65 #ià
__BSD_VISIBLE
 || 
__POSIX_VISIBLE
 <= 200112

66 *
	$šdex
(cÚ¡ *, è
__pu»
;

67 *
	$ršdex
(cÚ¡ *, è
__pu»
;

69 
	$¡rÿ£cmp
(cÚ¡ *, cÚ¡ *è
__pu»
;

70 
	$¡ºÿ£cmp
(cÚ¡ *, cÚ¡ *, 
size_t
è
__pu»
;

72 #ià
__POSIX_VISIBLE
 >= 200809

73 
	`¡rÿ£cmp_l
 (cÚ¡ *, cÚ¡ *, 
loÿË_t
);

74 
	`¡ºÿ£cmp_l
 (cÚ¡ *, cÚ¡ *, 
size_t
, 
loÿË_t
);

76 
__END_DECLS


	@/usr/include/sys/_intsup.h

9 #iâdeà
_SYS__INTSUP_H


10 
	#_SYS__INTSUP_H


	)

12 
	~<sys/ã©u»s.h
>

14 #ià
__GNUC_PREREQ
 (3, 2)

16 
	#__STDINT_EXP
(
x
è
__
##x##
	)
__

18 
	#__STDINT_EXP
(
x
è
	)
x

19 
	~<lim™s.h
>

35 #´agm¨
push_maüo
("signed")

36 #´agm¨
push_maüo
("unsigned")

37 #´agm¨
push_maüo
("char")

38 #´agm¨
push_maüo
("short")

39 #´agm¨
push_maüo
("__int20")

40 #´agm¨
push_maüo
("int")

41 #´agm¨
push_maüo
("long")

47 #undeà
__št20


49 sigÃd +0

	)

50 +0

	)

51 +0

	)

52 +1

	)

53 
	#__št20
 +2

	)

54 +2

	)

55 +4

	)

56 #ià(
__INTPTR_TYPE__
 == 8 || __INTPTR_TYPE__ == 10)

57 
	#_INTPTR_EQ_LONGLONG


	)

58 #–ià(
__INTPTR_TYPE__
 == 4 || __INTPTR_TYPE__ == 6)

59 
	#_INTPTR_EQ_LONG


	)

63 #–ià
__INTPTR_TYPE__
 == 2

64 
	#_INTPTR_EQ_INT


	)

65 #–ià(
__INTPTR_TYPE__
 == 1 || __INTPTR_TYPE__ == 3)

66 
	#_INTPTR_EQ_SHORT


	)

70 #ià(
__INT32_TYPE__
 == 4 || __INT32_TYPE__ == 6)

71 
	#_INT32_EQ_LONG


	)

72 #–ià
__INT32_TYPE__
 == 2

78 #ià(
__INT8_TYPE__
 == 0)

79 
	#__INT8
 "hh"

	)

80 #–ià(
__INT8_TYPE__
 == 1 || __INT8_TYPE__ == 3)

81 
	#__INT8
 "h"

	)

82 #–ià(
__INT8_TYPE__
 == 2)

83 
	#__INT8


	)

84 #–ià(
__INT8_TYPE__
 == 4 || __INT8_TYPE__ == 6)

85 
	#__INT8
 "l"

	)

86 #–ià(
__INT8_TYPE__
 == 8 || __INT8_TYPE__ == 10)

87 
	#__INT8
 "Î"

	)

89 #ià(
__INT16_TYPE__
 == 1 || __INT16_TYPE__ == 3)

90 
	#__INT16
 "h"

	)

91 #–ià(
__INT16_TYPE__
 == 2)

92 
	#__INT16


	)

93 #–ià(
__INT16_TYPE__
 == 4 || __INT16_TYPE__ == 6)

94 
	#__INT16
 "l"

	)

95 #–ià(
__INT16_TYPE__
 == 8 || __INT16_TYPE__ == 10)

96 
	#__INT16
 "Î"

	)

98 #ià(
__INT32_TYPE__
 == 2)

99 
	#__INT32


	)

100 #–ià(
__INT32_TYPE__
 == 4 || __INT32_TYPE__ == 6)

101 
	#__INT32
 "l"

	)

102 #–ià(
__INT32_TYPE__
 == 8 || __INT32_TYPE__ == 10)

103 
	#__INT32
 "Î"

	)

105 #ià(
__INT64_TYPE__
 == 2)

106 
	#__INT64


	)

107 #–ià(
__INT64_TYPE__
 == 4 || __INT64_TYPE__ == 6)

108 
	#__INT64
 "l"

	)

109 #–ià(
__INT64_TYPE__
 == 8 || __INT64_TYPE__ == 10)

110 
	#__INT64
 "Î"

	)

112 #ià(
__INT_FAST8_TYPE__
 == 0)

113 
	#__FAST8
 "hh"

	)

114 #–ià(
__INT_FAST8_TYPE__
 == 1 || __INT_FAST8_TYPE__ == 3)

115 
	#__FAST8
 "h"

	)

116 #–ià(
__INT_FAST8_TYPE__
 == 2)

117 
	#__FAST8


	)

118 #–ià(
__INT_FAST8_TYPE__
 == 4 || __INT_FAST8_TYPE__ == 6)

119 
	#__FAST8
 "l"

	)

120 #–ià(
__INT_FAST8_TYPE__
 == 8 || __INT_FAST8_TYPE__ == 10)

121 
	#__FAST8
 "Î"

	)

123 #ià(
__INT_FAST16_TYPE__
 == 1 || __INT_FAST16_TYPE__ == 3)

124 
	#__FAST16
 "h"

	)

125 #–ià(
__INT_FAST16_TYPE__
 == 2)

126 
	#__FAST16


	)

127 #–ià(
__INT_FAST16_TYPE__
 == 4 || __INT_FAST16_TYPE__ == 6)

128 
	#__FAST16
 "l"

	)

129 #–ià(
__INT_FAST16_TYPE__
 == 8 || __INT_FAST16_TYPE__ == 10)

130 
	#__FAST16
 "Î"

	)

132 #ià(
__INT_FAST32_TYPE__
 == 2)

133 
	#__FAST32


	)

134 #–ià(
__INT_FAST32_TYPE__
 == 4 || __INT_FAST32_TYPE__ == 6)

135 
	#__FAST32
 "l"

	)

136 #–ià(
__INT_FAST32_TYPE__
 == 8 || __INT_FAST32_TYPE__ == 10)

137 
	#__FAST32
 "Î"

	)

139 #ià(
__INT_FAST64_TYPE__
 == 2)

140 
	#__FAST64


	)

141 #–ià(
__INT_FAST64_TYPE__
 == 4 || __INT_FAST64_TYPE__ == 6)

142 
	#__FAST64
 "l"

	)

143 #–ià(
__INT_FAST64_TYPE__
 == 8 || __INT_FAST64_TYPE__ == 10)

144 
	#__FAST64
 "Î"

	)

147 #ià(
__INT_LEAST8_TYPE__
 == 0)

148 
	#__LEAST8
 "hh"

	)

149 #–ià(
__INT_LEAST8_TYPE__
 == 1 || __INT_LEAST8_TYPE__ == 3)

150 
	#__LEAST8
 "h"

	)

151 #–ià(
__INT_LEAST8_TYPE__
 == 2)

152 
	#__LEAST8


	)

153 #–ià(
__INT_LEAST8_TYPE__
 == 4 || __INT_LEAST8_TYPE__ == 6)

154 
	#__LEAST8
 "l"

	)

155 #–ià(
__INT_LEAST8_TYPE__
 == 8 || __INT_LEAST8_TYPE__ == 10)

156 
	#__LEAST8
 "Î"

	)

158 #ià(
__INT_LEAST16_TYPE__
 == 1 || __INT_LEAST16_TYPE__ == 3)

159 
	#__LEAST16
 "h"

	)

160 #–ià(
__INT_LEAST16_TYPE__
 == 2)

161 
	#__LEAST16


	)

162 #–ià(
__INT_LEAST16_TYPE__
 == 4 || __INT_LEAST16_TYPE__ == 6)

163 
	#__LEAST16
 "l"

	)

164 #–ià(
__INT_LEAST16_TYPE__
 == 8 || __INT_LEAST16_TYPE__ == 10)

165 
	#__LEAST16
 "Î"

	)

167 #ià(
__INT_LEAST32_TYPE__
 == 2)

168 
	#__LEAST32


	)

169 #–ià(
__INT_LEAST32_TYPE__
 == 4 || __INT_LEAST32_TYPE__ == 6)

170 
	#__LEAST32
 "l"

	)

171 #–ià(
__INT_LEAST32_TYPE__
 == 8 || __INT_LEAST32_TYPE__ == 10)

172 
	#__LEAST32
 "Î"

	)

174 #ià(
__INT_LEAST64_TYPE__
 == 2)

175 
	#__LEAST64


	)

176 #–ià(
__INT_LEAST64_TYPE__
 == 4 || __INT_LEAST64_TYPE__ == 6)

177 
	#__LEAST64
 "l"

	)

178 #–ià(
__INT_LEAST64_TYPE__
 == 8 || __INT_LEAST64_TYPE__ == 10)

179 
	#__LEAST64
 "Î"

	)

187 #´agm¨
pÝ_maüo
("signed")

188 #´agm¨
pÝ_maüo
("unsigned")

189 #´agm¨
pÝ_maüo
("char")

190 #´agm¨
pÝ_maüo
("short")

191 #´agm¨
pÝ_maüo
("__int20")

192 #´agm¨
pÝ_maüo
("int")

193 #´agm¨
pÝ_maüo
("long")

	@/usr/include/sys/_stdint.h

9 #iâdeà
_SYS__STDINT_H


10 
	#_SYS__STDINT_H


	)

12 
	~<machše/_deçuÉ_ty³s.h
>

14 #ifdeà
__ýlu¥lus


18 #ifdeà
___št8_t_defšed


19 #iâdeà
_INT8_T_DECLARED


20 
__št8_t
 
	tšt8_t
 ;

21 
	#_INT8_T_DECLARED


	)

23 #iâdeà
_UINT8_T_DECLARED


24 
__ušt8_t
 
	tušt8_t
 ;

25 
	#_UINT8_T_DECLARED


	)

27 
	#__št8_t_defšed
 1

	)

30 #ifdeà
___št16_t_defšed


31 #iâdeà
_INT16_T_DECLARED


32 
__št16_t
 
	tšt16_t
 ;

33 
	#_INT16_T_DECLARED


	)

35 #iâdeà
_UINT16_T_DECLARED


36 
__ušt16_t
 
	tušt16_t
 ;

37 
	#_UINT16_T_DECLARED


	)

39 
	#__št16_t_defšed
 1

	)

42 #ifdeà
___št32_t_defšed


43 #iâdeà
_INT32_T_DECLARED


44 
__št32_t
 
	tšt32_t
 ;

45 
	#_INT32_T_DECLARED


	)

47 #iâdeà
_UINT32_T_DECLARED


48 
__ušt32_t
 
	tušt32_t
 ;

49 
	#_UINT32_T_DECLARED


	)

51 
	#__št32_t_defšed
 1

	)

54 #ifdeà
___št64_t_defšed


55 #iâdeà
_INT64_T_DECLARED


56 
__št64_t
 
	tšt64_t
 ;

57 
	#_INT64_T_DECLARED


	)

59 #iâdeà
_UINT64_T_DECLARED


60 
__ušt64_t
 
	tušt64_t
 ;

61 
	#_UINT64_T_DECLARED


	)

63 
	#__št64_t_defšed
 1

	)

66 #iâdeà
_INTMAX_T_DECLARED


67 
__štmax_t
 
	tštmax_t
;

68 
	#_INTMAX_T_DECLARED


	)

71 #iâdeà
_UINTMAX_T_DECLARED


72 
__uštmax_t
 
	tuštmax_t
;

73 
	#_UINTMAX_T_DECLARED


	)

76 #iâdeà
_INTPTR_T_DECLARED


77 
__šŒ_t
 
	tšŒ_t
;

78 
	#_INTPTR_T_DECLARED


	)

81 #iâdeà
_UINTPTR_T_DECLARED


82 
__ušŒ_t
 
	tušŒ_t
;

83 
	#_UINTPTR_T_DECLARED


	)

86 #ifdeà
__ýlu¥lus


	@/usr/include/sys/cdefs.h

40 #iâdef 
_SYS_CDEFS_H_


41 
	#_SYS_CDEFS_H_


	)

43 
	~<machše/_deçuÉ_ty³s.h
>

44 
	~<sys/ã©u»s.h
>

45 
	~<¡ddef.h
>

47 
	#__PMT
(
¬gs
è
	)
args

48 
	#__DOTS
 , ...

	)

49 
	#__THROW


	)

51 #ifdeà
__GNUC__


52 
	#__ASMNAME
(
úame
è
	`__XSTRING
 (
__USER_LABEL_PREFIX__
è
	)
cname

55 
	#__±r_t
 *

	)

56 
	#__lÚg_doubË_t
 

	)

58 
	#__©Œibu‹_m®loc__


	)

59 
	#__©Œibu‹_pu»__


	)

60 
	#__©Œibu‹_fÜm©_¡rfmÚ__
(
a
,
b
)

	)

61 
	#__æex¬r
 [0]

	)

63 #iâdeà
__BOUNDED_POINTERS__


64 
	#__bounded


	)

65 
	#__unbounded


	)

66 
	#__±rv®ue


	)

72 #iâdef 
__has_©Œibu‹


73 
	#__has_©Œibu‹
(
x
è0

	)

75 #iâdef 
__has_ex‹nsiÚ


76 
	#__has_ex‹nsiÚ
 
__has_ã©u»


	)

78 #iâdef 
__has_ã©u»


79 
	#__has_ã©u»
(
x
è0

	)

81 #iâdef 
__has_šþude


82 
	#__has_šþude
(
x
è0

	)

84 #iâdef 
__has_bužtš


85 
	#__has_bužtš
(
x
è0

	)

88 #ià
defšed
(
__ýlu¥lus
)

89 
	#__BEGIN_DECLS
 "C" {

	)

90 
	#__END_DECLS
 }

	)

92 
	#__BEGIN_DECLS


	)

93 
	#__END_DECLS


	)

102 #ià
defšed
(
__GNUC__
è|| defšed(
__INTEL_COMPILER
)

104 #ià
__GNUC__
 >ð3 || 
defšed
(
__INTEL_COMPILER
)

105 
	#__GNUCLIKE_ASM
 3

	)

106 
	#__GNUCLIKE_MATH_BUILTIN_CONSTANTS


	)

108 
	#__GNUCLIKE_ASM
 2

	)

110 
	#__GNUCLIKE___TYPEOF
 1

	)

111 
	#__GNUCLIKE___OFFSETOF
 1

	)

112 
	#__GNUCLIKE___SECTION
 1

	)

114 #iâdeà
__INTEL_COMPILER


115 
	#__GNUCLIKE_CTOR_SECTION_HANDLING
 1

	)

118 
	#__GNUCLIKE_BUILTIN_CONSTANT_P
 1

	)

119 #ià
defšed
(
__INTEL_COMPILER
è&& defšed(
__ýlu¥lus
) && \

120 
__INTEL_COMPILER
 < 800

121 #undeà
__GNUCLIKE_BUILTIN_CONSTANT_P


124 #ià(
__GNUC_MINOR__
 > 95 || 
__GNUC__
 >= 3)

125 
	#__GNUCLIKE_BUILTIN_VARARGS
 1

	)

126 
	#__GNUCLIKE_BUILTIN_STDARG
 1

	)

127 
	#__GNUCLIKE_BUILTIN_VAALIST
 1

	)

130 #ià
defšed
(
__GNUC__
)

131 
	#__GNUC_VA_LIST_COMPATIBILITY
 1

	)

137 #ià
defšed
(
__GNUC__
)

138 
	#__compž”_memb¬
(è
__asm
 
	`__vÞ©že
(" " : : : "memÜy")

	)

141 #iâdeà
__INTEL_COMPILER


142 
	#__GNUCLIKE_BUILTIN_NEXT_ARG
 1

	)

143 
	#__GNUCLIKE_MATH_BUILTIN_RELOPS


	)

146 
	#__GNUCLIKE_BUILTIN_MEMCPY
 1

	)

149 
	#__CC_SUPPORTS_INLINE
 1

	)

150 
	#__CC_SUPPORTS___INLINE
 1

	)

151 
	#__CC_SUPPORTS___INLINE__
 1

	)

153 
	#__CC_SUPPORTS___FUNC__
 1

	)

154 
	#__CC_SUPPORTS_WARNING
 1

	)

156 
	#__CC_SUPPORTS_VARADIC_XXX
 1

	)

158 
	#__CC_SUPPORTS_DYNAMIC_ARRAY_INIT
 1

	)

174 #ià
defšed
(
__STDC__
è|| defšed(
__ýlu¥lus
)

175 
	#__P
(
´Ùos
è´Ùo 

	)

176 
	#__CONCAT1
(
x
,
y
èx ## 
	)
y

177 
	#__CONCAT
(
x
,
y
è
	`__CONCAT1
(x,y)

	)

178 
	#__STRING
(
x
è#x

	)

179 
	#__XSTRING
(
x
è
	`__STRING
(xè

	)

181 
	#__cÚ¡
 cÚ¡

	)

182 
	#__sigÃd
 sigÃd

	)

183 
	#__vÞ©že
 vÞ©že

	)

184 #ià
defšed
(
__ýlu¥lus
)

185 
	#__šlše
 
šlše


	)

187 #ià!(
defšed
(
__CC_SUPPORTS___INLINE
))

188 
	#__šlše


	)

193 
	#__P
(
´Ùos
è(è

	)

194 
	#__CONCAT
(
x
,
y
èx 
	)
y

195 
	#__STRING
(
x
è"x"

	)

197 #ià!
defšed
(
__CC_SUPPORTS___INLINE
)

198 
	#__cÚ¡


	)

199 
	#__šlše


	)

200 
	#__sigÃd


	)

201 
	#__vÞ©že


	)

210 #iâdef 
NO_ANSI_KEYWORDS


211 cÚ¡

	)

212 
	#šlše


	)

213 sigÃd

	)

214 vÞ©že

	)

228 #ifdeà
lšt


229 
	#__d—d2


	)

230 
	#__pu»2


	)

231 
	#__unu£d


	)

232 
	#__·cked


	)

233 
	#__®igÃd
(
x
)

	)

234 
	#__®loc_®ign
(
x
)

	)

235 
	#__®loc_size
(
x
)

	)

236 
	#__£ùiÚ
(
x
)

	)

237 
	#__w—k_symbÞ


	)

239 
	#__w—k_symbÞ
 
	`__©Œibu‹__
((
__w—k__
))

	)

240 #ià!
__GNUC_PREREQ__
(2, 5è&& !
defšed
(
__INTEL_COMPILER
)

241 
	#__d—d2


	)

242 
	#__pu»2


	)

243 
	#__unu£d


	)

245 #ià
__GNUC__
 =ð2 && 
__GNUC_MINOR__
 >ð5 && __GNUC_MINOR__ < 7 && !
defšed
(
__INTEL_COMPILER
)

246 
	#__d—d2
 
	`__©Œibu‹__
((
__nÜ‘uº__
))

	)

247 
	#__pu»2
 
	`__©Œibu‹__
((
__cÚ¡__
))

	)

248 
	#__unu£d


	)

251 #ià
__GNUC_PREREQ__
(2, 7è|| 
defšed
(
__INTEL_COMPILER
)

252 
	#__d—d2
 
	`__©Œibu‹__
((
__nÜ‘uº__
))

	)

253 
	#__pu»2
 
	`__©Œibu‹__
((
__cÚ¡__
))

	)

254 
	#__unu£d
 
	`__©Œibu‹__
((
__unu£d__
))

	)

255 
	#__u£d
 
	`__©Œibu‹__
((
__u£d__
))

	)

256 
	#__·cked
 
	`__©Œibu‹__
((
__·cked__
))

	)

257 
	#__®igÃd
(
x
è
	`__©Œibu‹__
((
	`__®igÃd__
(x)))

	)

258 
	#__£ùiÚ
(
x
è
	`__©Œibu‹__
((
	`__£ùiÚ__
(x)))

	)

260 #ià
__GNUC_PREREQ__
(4, 3è|| 
__has_©Œibu‹
(
__®loc_size__
)

261 
	#__®loc_size
(
x
è
	`__©Œibu‹__
((
	`__®loc_size__
(x)))

	)

263 
	#__®loc_size
(
x
)

	)

265 #ià
__GNUC_PREREQ__
(4, 9è|| 
__has_©Œibu‹
(
__®loc_®ign__
)

266 
	#__®loc_®ign
(
x
è
	`__©Œibu‹__
((
	`__®loc_®ign__
(x)))

	)

268 
	#__®loc_®ign
(
x
)

	)

272 #ià!
__GNUC_PREREQ__
(2, 95)

273 
	#__®ignof
(
x
è
	`__off£tof
(¡ruù { 
__a
; x 
__b
; }, __b)

	)

280 #ià!
defšed
(
__STDC_VERSION__
è|| __STDC_VERSION__ < 201112L || defšed(
lšt
)

282 #ià!
__has_ex‹nsiÚ
(
c_®igÇs
)

283 #ià(
defšed
(
__ýlu¥lus
) && __cplusplus >= 201103L) || \

284 
	$__has_ex‹nsiÚ
(
cxx_®igÇs
)

285 
	#_AligÇs
(
x
è
	`®igÇs
(x)

	)

288 
	#_AligÇs
(
x
è
	`__®igÃd
(x)

	)

292 #ià
	`defšed
(
__ýlu¥lus
) && __cplusplus >= 201103L

293 
	#_Alignof
(
x
è
	`®ignof
(x)

	)

295 
	#_Alignof
(
x
è
	`__®ignof
(x)

	)

298 #ià!
	`defšed
(
__ýlu¥lus
è&& !
	`__has_ex‹nsiÚ
(
c_©omic
) && \

299 !
	$__has_ex‹nsiÚ
(
cxx_©omic
)

304 
	#_Atomic
(
T
è¡ruù { T vÞ©ž
__v®
; }

	)

307 #ià
	`defšed
(
__ýlu¥lus
) && __cplusplus >= 201103L

308 
	#_NÜ‘uº
 [[
nÜ‘uº
]]

	)

310 
	#_NÜ‘uº
 
__d—d2


	)

313 #ià!
	`__has_ex‹nsiÚ
(
c_¡©ic_as£¹
)

314 #ià(
	`defšed
(
__ýlu¥lus
) && __cplusplus >= 201103L) || \

315 
	$__has_ex‹nsiÚ
(
cxx_¡©ic_as£¹
)

316 
	#_Stic_as£¹
(
x
, 
y
è
	`¡©ic_as£¹
(x, y)

	)

317 #–ià
	`__GNUC_PREREQ__
(4,6)

319 #–ià
	`defšed
(
__COUNTER__
)

320 
	#_Stic_as£¹
(
x
, 
y
è
	`__Stic_as£¹
(x, 
__COUNTER__
)

	)

321 
	#__Stic_as£¹
(
x
, 
y
è
	`___Stic_as£¹
(x, y)

	)

322 
	#___Stic_as£¹
(
x
, 
y
è
	t__as£¹_
 ## 
	ty
[(x) ? 1 : -1] \

323 
	t__unu£d


	)

325 
	t_Stic_as£¹
(
	tx
, 
	ty
è
	t__hack


	)

329 #ià!
	t__has_ex‹nsiÚ
(
	tc_th»ad_loÿl
)

336 
	t__has_ex‹nsiÚ
(
	tcxx_th»ad_loÿl
)

337 
	t_Th»ad_loÿl
 
	tth»ad_loÿl


	)

339 
	t_Th»ad_loÿl
 
	t__th»ad


	)

354 #ià(
	tdefšed
(
	t__STDC_VERSION__
) && __STDC_VERSION__ >= 201112L) || \

355 
	t__has_ex‹nsiÚ
(
	tc_g’”ic_£ËùiÚs
)

356 
	t__g’”ic
(
	tex´
, 
	tt
, 
	tyes
, 
	tno
) \

357 
	t_G’”ic
(
	tex´
, 
	tt
: 
	tyes
, : 
	tno
)

	)

358 #–ià
	t__GNUC_PREREQ__
(3, 1è&& !
	tdefšed
(
	t__ýlu¥lus
)

359 
	t__g’”ic
(
	tex´
, 
	tt
, 
	tyes
, 
	tno
) \

360 
	t__bužtš_choo£_ex´
( \

361 
	t__bužtš_ty³s_com·tibË_p
(
	t__ty³of
(
	tex´
), 
	tt
), 
	tyes
, 
	tno
)

	)

371 #ià!
	tdefšed
(
	t__ýlu¥lus
) && \

372 (
	tdefšed
(
	t__þªg__
è|| 
	t__GNUC_PREREQ__
(4, 6)) && \

373 (!
	tdefšed
(
	t__STDC_VERSION__
) || (__STDC_VERSION__ >= 199901))

374 
	t__mš_size
(
	tx
è(x)

	)

376 
	t__mš_size
(
	tx
è(x)

	)

379 #ià
	t__GNUC_PREREQ__
(2, 96)

380 
	t__m®loc_like
 
	t__©Œibu‹__
((
	t__m®loc__
))

	)

381 
	t__pu»
 
	t__©Œibu‹__
((
	t__pu»__
))

	)

383 
	t__m®loc_like


	)

384 
	t__pu»


	)

387 #ià
	t__GNUC_PREREQ__
(3, 1è|| (
	tdefšed
(
	t__INTEL_COMPILER
) && __INTEL_COMPILER >= 800)

388 
	t__®ways_šlše
 
	t__©Œibu‹__
((
	t__®ways_šlše__
))

	)

390 
	t__®ways_šlše


	)

393 #ià
	t__GNUC_PREREQ__
(3, 1)

394 
	t__nošlše
 
	t__©Œibu‹__
 ((
	t__nošlše__
))

	)

396 
	t__nošlše


	)

399 #ià
	t__GNUC_PREREQ__
(3, 3)

400 
	t__nÚnuÎ
(
	tx
è
	t__©Œibu‹__
((
	t__nÚnuÎ__
(x)))

	)

401 
	t__nÚnuÎ_®l
 
	t__©Œibu‹__
((
	t__nÚnuÎ__
))

	)

403 
	t__nÚnuÎ
(
	tx
)

	)

404 
	t__nÚnuÎ_®l


	)

407 #ià
	t__GNUC_PREREQ__
(3, 4)

408 
	t__ç¡ÿÎ
 
	t__©Œibu‹__
((
	t__ç¡ÿÎ__
))

	)

409 
	t__»suÉ_u£_check
 
	t__©Œibu‹__
((
	t__w¬n_unu£d_»suÉ__
))

	)

411 
	t__ç¡ÿÎ


	)

412 
	t__»suÉ_u£_check


	)

415 #ià
	t__GNUC_PREREQ__
(4, 1)

416 
	t__»tuºs_twiû
 
	t__©Œibu‹__
((
	t__»tuºs_twiû__
))

	)

418 
	t__»tuºs_twiû


	)

421 #ià
	t__GNUC_PREREQ__
(4, 6è|| 
	t__has_bužtš
(
	t__bužtš_uÄ—chabË
)

422 
	t__uÄ—chabË
(è
	t__bužtš_uÄ—chabË
()

	)

424 
	t__uÄ—chabË
(è(()0)

	)

428 #ià!
	t__GNUC_PREREQ__
(2, 7è&& !
	tdefšed
(
	t__INTEL_COMPILER
)

429 
	t__func__
 
	tNULL


	)

438 #ià!(
	t__GNUC__
 =ð2 && 
	t__GNUC_MINOR__
 == 95)

439 #ià!
	tdefšed
(
	t__STDC_VERSION__
è|| __STDC_VERSION__ < 199901 || defšed(
	tlšt
)

440 
	t__»¡riù


	)

442 
	t__»¡riù
 
	t»¡riù


	)

474 #ià
	t__GNUC_PREREQ__
(2, 96)

475 
	t__´ediù_Œue
(
	texp
è
	t__bužtš_ex³ù
(Óxp), 1)

	)

476 
	t__´ediù_çl£
(
	texp
è
	t__bužtš_ex³ù
(Óxp), 0)

	)

478 
	t__´ediù_Œue
(
	texp
èÓxp)

	)

479 
	t__´ediù_çl£
(
	texp
èÓxp)

	)

482 #ià
	t__GNUC_PREREQ__
(4, 0)

483 
	t__nuÎ_£Áš–
 
	t__©Œibu‹__
((
	t__£Áš–__
))

	)

484 
	t__expÜ‹d
 
	t__©Œibu‹__
((
	t__visibž™y__
("deçuÉ")))

	)

486 #iâdeà
	t__CYGWIN__


487 
	t__hidd’
 
	t__©Œibu‹__
((
	t__visibž™y__
("hidd’")))

	)

489 
	t__hidd’


	)

492 
	t__nuÎ_£Áš–


	)

493 
	t__expÜ‹d


	)

494 
	t__hidd’


	)

497 
	t__off£tof
(
	tty³
, 
	tf›ld
è
	toff£tof
Ñy³, f›ld)

	)

498 
	t__¿ngeof
(
	tty³
, 
	t¡¬t
, 
	t’d
) \

499 (
	t__off£tof
(
	tty³
, 
	t’d
è- __off£tofÑy³, 
	t¡¬t
))

	)

507 #ià
	t__GNUC_PREREQ__
(3, 1)

508 
	t__cÚš”of
(
	tx
, 
	ts
, 
	tm
) ({ \

509 cÚ¡ vÞ©ž
	`__ty³of
(((
s
 *)0)->
m
è*
__x
 = (
x
); \

510 
	`__DEQUALIFY
(
s
 *, (cÚ¡ vÞ©ž*)
__x
 - 
	`__off£tof
(s, 
m
));\

511 
	}
})

	)

513 
	t__cÚš”of
(
	tx
, 
	ts
, 
	tm
) \

514 
	t__DEQUALIFY
(
	ts
 *, (cÚ¡ vÞ©ž*)(
	tx
è- 
	t__off£tof
(s, 
	tm
))

	)

523 #ià!
	t__GNUC_PREREQ__
(2, 7è&& !
	tdefšed
(
	t__INTEL_COMPILER
)

524 
	t__´štæike
(
	tfmrg
, 
	tfœ¡v¬¬g
)

	)

525 
	t__sÿnæike
(
	tfmrg
, 
	tfœ¡v¬¬g
)

	)

526 
	t__fÜm©_¬g
(
	tfmrg
)

	)

527 
	t__¡rfmÚlike
(
	tfmrg
, 
	tfœ¡v¬¬g
)

	)

528 
	t__¡ráim–ike
(
	tfmrg
, 
	tfœ¡v¬¬g
)

	)

530 
	t__´štæike
(
	tfmrg
, 
	tfœ¡v¬¬g
) \

531 
	t__©Œibu‹__
((
	t__fÜm©__
 (
	t__´štf__
, 
	tfmrg
, 
	tfœ¡v¬¬g
)))

	)

532 
	t__sÿnæike
(
	tfmrg
, 
	tfœ¡v¬¬g
) \

533 
	t__©Œibu‹__
((
	t__fÜm©__
 (
	t__sÿnf__
, 
	tfmrg
, 
	tfœ¡v¬¬g
)))

	)

534 
	t__fÜm©_¬g
(
	tfmrg
è
	t__©Œibu‹__
((
	t__fÜm©_¬g__
 (fmrg)))

	)

535 
	t__¡rfmÚlike
(
	tfmrg
, 
	tfœ¡v¬¬g
) \

536 
	t__©Œibu‹__
((
	t__fÜm©__
 (
	t__¡rfmÚ__
, 
	tfmrg
, 
	tfœ¡v¬¬g
)))

	)

537 
	t__¡ráim–ike
(
	tfmrg
, 
	tfœ¡v¬¬g
) \

538 
	t__©Œibu‹__
((
	t__fÜm©__
 (
	t__¡ráime__
, 
	tfmrg
, 
	tfœ¡v¬¬g
)))

	)

542 #ià
	tdefšed
(
	t__F»eBSD_cc_v”siÚ
) && __FreeBSD_cc_version >= 300001 && \

543 
	tdefšed
(
	t__GNUC__
è&& !defšed(
	t__INTEL_COMPILER
)

544 
	t__´štf0like
(
	tfmrg
, 
	tfœ¡v¬¬g
) \

545 
	t__©Œibu‹__
((
	t__fÜm©__
 (
	t__´štf0__
, 
	tfmrg
, 
	tfœ¡v¬¬g
)))

	)

547 
	t__´štf0like
(
	tfmrg
, 
	tfœ¡v¬¬g
)

	)

550 #ià
	tdefšed
(
	t__GNUC__
è|| defšed(
	t__INTEL_COMPILER
)

551 #iâdeà
	t__INTEL_COMPILER


552 
	t__¡rÚg_»ã»nû
(
	tsym
,
	t®Ÿssym
) \

553 
	t__ty³of
 (
	tsym
è
	t®Ÿssym
 
	t__©Œibu‹__
 ((
	t__®Ÿs__
 (#sym)))

	)

555 #ifdeà
	t__ELF__


556 #ifdeà
	t__STDC__


557 
	t__w—k_»ã»nû
(
	tsym
,
	t®Ÿs
) \

558 
	t__asm__
(".weak " #alias); \

559 
	`__asm__
(".equ " #®Ÿ ", " #sym)

	)

560 
	#__w¬n_»ã»nûs
(
sym
,
msg
) \

561 
	`__asm__
(".section .gnu.warning." #sym); \

562 
	`__asm__
(".asciz \"" 
msg
 "\""); \

563 
	`__asm__
(".´evious")

	)

564 
	#__sym_com·t
(
sym
,
im¶
,
v”id
) \

565 
	`__asm__
(".symv” " #im¶ ", " #sym "@" #v”id)

	)

566 
	#__sym_deçuÉ
(
sym
,
im¶
,
v”id
) \

567 
	`__asm__
(".symv” " #im¶ ", " #sym "@@" #v”id)

	)

569 
	#__w—k_»ã»nû
(
sym
,
®Ÿs
) \

570 
	`__asm__
(".weak‡lias"); \

571 
	`__asm__
(".equ‡lŸs, sym")

	)

572 
	#__w¬n_»ã»nûs
(
sym
,
msg
) \

573 
	`__asm__
(".section .gnu.warning.sym"); \

574 
	`__asm__
(".asciz \"msg\""); \

575 
	`__asm__
(".´evious")

	)

576 
	#__sym_com·t
(
sym
,
im¶
,
v”id
) \

577 
	`__asm__
(".symv” im¶, sym@v”id")

	)

578 
	#__sym_deçuÉ
(
im¶
,
sym
,
v”id
) \

579 
	`__asm__
(".symv” im¶, sym@@v”id")

	)

582 #ifdeà
__STDC__


583 
	#__w—k_»ã»nû
(
sym
,
®Ÿs
) \

584 
	`__asm__
(".stabs \"_" #alias "\",11,0,0,0"); \

585 
	`__asm__
(".¡ab \"_" #sym "\",1,0,0,0")

	)

586 
	#__w¬n_»ã»nûs
(
sym
,
msg
) \

587 
	`__asm__
(".¡ab \"" 
msg
 "\",30,0,0,0"); \

588 
	`__asm__
(".¡ab \"_" #sym "\",1,0,0,0")

	)

590 
	#__w—k_»ã»nû
(
sym
,
®Ÿs
) \

591 
	`__asm__
(".stabs \"_/**/alias\",11,0,0,0"); \

592 
	`__asm__
(".¡ab \"_/**/sym\",1,0,0,0")

	)

593 
	#__w¬n_»ã»nûs
(
sym
,
msg
) \

594 
	`__asm__
(".stabs msg,30,0,0,0"); \

595 
	`__asm__
(".¡ab \"_/**/sym\",1,0,0,0")

	)

600 #iâdef 
__FBSDID


601 
	#__FBSDID
(
s
è
__hack


	)

604 #iâdef 
__RCSID


605 
	#__RCSID
(
s
è
__hack


	)

608 #iâdef 
__RCSID_SOURCE


609 
	#__RCSID_SOURCE
(
s
è
__hack


	)

612 #iâdef 
__SCCSID


613 
	#__SCCSID
(
s
è
__hack


	)

616 #iâdef 
__COPYRIGHT


617 
	#__COPYRIGHT
(
s
è
__hack


	)

620 #iâdef 
__DECONST


621 
	#__DECONST
(
ty³
, 
v¬
è(Ñy³)(
__ušŒ_t
)(cÚ¡ *)(v¬))

	)

624 #iâdef 
__DEVOLATILE


625 
	#__DEVOLATILE
(
ty³
, 
v¬
è(Ñy³)(
__ušŒ_t
)(vÞ©ž*)(v¬))

	)

628 #iâdef 
__DEQUALIFY


629 
	#__DEQUALIFY
(
ty³
, 
v¬
è(Ñy³)(
__ušŒ_t
)(cÚ¡ vÞ©ž*)(v¬))

	)

635 #ià!(
	`defšed
(
__þªg__
è&& 
	`__has_ã©u»
(
nuÎabž™y
))

636 
	#_NÚnuÎ


	)

637 
	#_NuÎabË


	)

638 
	#_NuÎ_un¥ecif›d


	)

639 
	#__NULLABILITY_PRAGMA_PUSH


	)

640 
	#__NULLABILITY_PRAGMA_POP


	)

642 
	#__NULLABILITY_PRAGMA_PUSH
 
	`_P¿gma
("clang diagnostic…ush") \

643 
	`_P¿gma
("þªg dŸgno¡iøignÜed \"-WnuÎabž™y-com¶‘’ess\"")

	)

644 
	#__NULLABILITY_PRAGMA_POP
 
	`_P¿gma
("þªg dŸgno¡iøpÝ")

	)

654 #ià
	`__has_©Œibu‹
(
__¬gum’t_w™h_ty³_g__
) && \

655 
	`__has_©Œibu‹
(
__ty³_g_fÜ_d©©y³__
è&& !
	$defšed
(
lšt
)

656 
	#__¬g_ty³_g
(
¬g_kšd
, 
¬g_idx
, 
ty³_g_idx
) \

657 
	`__©Œibu‹__
((
	`__¬gum’t_w™h_ty³_g__
(
¬g_kšd
, 
¬g_idx
, 
ty³_g_idx
)))

	)

658 
	#__d©©y³_ty³_g
(
kšd
, 
ty³
) \

659 
	`__©Œibu‹__
((
	`__ty³_g_fÜ_d©©y³__
(
kšd
, 
ty³
)))

	)

661 
	#__¬g_ty³_g
(
¬g_kšd
, 
¬g_idx
, 
ty³_g_idx
)

	)

662 
	#__d©©y³_ty³_g
(
kšd
, 
ty³
)

	)

677 #ià
	`__has_ex‹nsiÚ
(
c_th»ad_§ãty_©Œibu‹s
)

678 
	#__lock_ªnÙ©e
(
x
è
	`__©Œibu‹__
((x))

	)

680 
	#__lock_ªnÙ©e
(
x
)

	)

686 
	#__lockabË
 
	`__lock_ªnÙ©e
(
lockabË
)

	)

689 
	#__locks_exþusive
(...) \

690 
	`__lock_ªnÙ©e
(
	`exþusive_lock_funùiÚ
(
__VA_ARGS__
))

	)

691 
	#__locks_sh¬ed
(...) \

692 
	`__lock_ªnÙ©e
(
	`sh¬ed_lock_funùiÚ
(
__VA_ARGS__
))

	)

695 
	#__Œylocks_exþusive
(...) \

696 
	`__lock_ªnÙ©e
(
	`exþusive_Œylock_funùiÚ
(
__VA_ARGS__
))

	)

697 
	#__Œylocks_sh¬ed
(...) \

698 
	`__lock_ªnÙ©e
(
	`sh¬ed_Œylock_funùiÚ
(
__VA_ARGS__
))

	)

701 
	#__uÆocks
(...è
	`__lock_ªnÙ©e
(
	`uÆock_funùiÚ
(
__VA_ARGS__
))

	)

704 
	#__as£¹s_exþusive
(...) \

705 
	`__lock_ªnÙ©e
(
	`as£¹_exþusive_lock
(
__VA_ARGS__
))

	)

706 
	#__as£¹s_sh¬ed
(...) \

707 
	`__lock_ªnÙ©e
(
	`as£¹_sh¬ed_lock
(
__VA_ARGS__
))

	)

710 
	#__»quœes_exþusive
(...) \

711 
	`__lock_ªnÙ©e
(
	`exþusive_locks_»quœed
(
__VA_ARGS__
))

	)

712 
	#__»quœes_sh¬ed
(...) \

713 
	`__lock_ªnÙ©e
(
	`sh¬ed_locks_»quœed
(
__VA_ARGS__
))

	)

714 
	#__»quœes_uÆocked
(...) \

715 
	`__lock_ªnÙ©e
(
	`locks_exþuded
(
__VA_ARGS__
))

	)

718 
	#__no_lock_ª®ysis
 
	`__lock_ªnÙ©e
(
no_th»ad_§ãty_ª®ysis
)

	)

721 
	#__gu¬ded_by
(
x
è
	`__lock_ªnÙ©e
(
	`gu¬ded_by
(x))

	)

722 
	#__±_gu¬ded_by
(
x
è
	`__lock_ªnÙ©e
(
	`±_gu¬ded_by
(x))

	)

	@/usr/include/sys/features.h

21 #iâdeà
_SYS_FEATURES_H


22 
	#_SYS_FEATURES_H


	)

24 #ifdeà
__ýlu¥lus


28 
	~<_Ãwlib_v”siÚ.h
>

31 #iâdeà
__GNUC_PREREQ


32 #ià
defšed
 
__GNUC__
 && defšed 
__GNUC_MINOR__


33 
	#__GNUC_PREREQ
(
maj
, 
mš
) \

34 ((
__GNUC__
 << 16è+ 
__GNUC_MINOR__
 >ð((
maj
è<< 16è+ (
mš
))

	)

36 
	#__GNUC_PREREQ
(
maj
, 
mš
è0

	)

40 
	#__GNUC_PREREQ__
(
ma
, 
mi
è
	`__GNUC_PREREQ
(ma, mi)

	)

105 #ifdeà
_GNU_SOURCE


106 #undeà
_ATFILE_SOURCE


107 
	#_ATFILE_SOURCE
 1

	)

108 #undeà
_DEFAULT_SOURCE


109 
	#_DEFAULT_SOURCE
 1

	)

110 #undeà
_ISOC99_SOURCE


111 
	#_ISOC99_SOURCE
 1

	)

112 #undeà
_ISOC11_SOURCE


113 
	#_ISOC11_SOURCE
 1

	)

114 #undeà
_POSIX_SOURCE


115 
	#_POSIX_SOURCE
 1

	)

116 #undeà
_POSIX_C_SOURCE


117 
	#_POSIX_C_SOURCE
 200809L

	)

118 #undeà
_XOPEN_SOURCE


119 
	#_XOPEN_SOURCE
 700

	)

120 #undeà
_XOPEN_SOURCE_EXTENDED


121 
	#_XOPEN_SOURCE_EXTENDED
 1

	)

124 #ià
defšed
(
_BSD_SOURCE
è|| defšed(
_SVID_SOURCE
) || \

125 (!
defšed
(
__STRICT_ANSI__
è&& !defšed(
_ANSI_SOURCE
) && \

126 !
defšed
(
_ISOC99_SOURCE
è&& !defšed(
_POSIX_SOURCE
) && \

127 !
defšed
(
_POSIX_C_SOURCE
è&& !defšed(
_XOPEN_SOURCE
))

128 #undeà
_DEFAULT_SOURCE


129 
	#_DEFAULT_SOURCE
 1

	)

132 #ià
defšed
(
_DEFAULT_SOURCE
)

133 #undeà
_POSIX_SOURCE


134 
	#_POSIX_SOURCE
 1

	)

135 #undeà
_POSIX_C_SOURCE


136 
	#_POSIX_C_SOURCE
 200809L

	)

139 #ià!
defšed
(
_POSIX_SOURCE
è&& !defšed(
_POSIX_C_SOURCE
) && \

140 ((!
defšed
(
__STRICT_ANSI__
è&& !defšed(
_ANSI_SOURCE
)) || \

141 (
_XOPEN_SOURCE
 - 0) >= 500)

142 
	#_POSIX_SOURCE
 1

	)

143 #ià!
defšed
(
_XOPEN_SOURCE
) || (_XOPEN_SOURCE - 0) >= 700

144 
	#_POSIX_C_SOURCE
 200809L

	)

145 #–ià(
_XOPEN_SOURCE
 - 0) >= 600

146 
	#_POSIX_C_SOURCE
 200112L

	)

147 #–ià(
_XOPEN_SOURCE
 - 0) >= 500

148 
	#_POSIX_C_SOURCE
 199506L

	)

149 #–ià(
_XOPEN_SOURCE
 - 0) < 500

150 
	#_POSIX_C_SOURCE
 2

	)

154 #ià
defšed
(
_POSIX_C_SOURCE
) && _POSIX_C_SOURCE >= 200809

155 #undeà
_ATFILE_SOURCE


156 
	#_ATFILE_SOURCE
 1

	)

241 #ifdeà
_ATFILE_SOURCE


242 
	#__ATFILE_VISIBLE
 1

	)

244 
	#__ATFILE_VISIBLE
 0

	)

247 #ifdeà
_DEFAULT_SOURCE


248 
	#__BSD_VISIBLE
 1

	)

250 
	#__BSD_VISIBLE
 0

	)

253 #ifdeà
_GNU_SOURCE


254 
	#__GNU_VISIBLE
 1

	)

256 
	#__GNU_VISIBLE
 0

	)

259 #ià
defšed
(
_ISOC11_SOURCE
) || \

260 (
__STDC_VERSION__
 - 0è>ð201112L || (
__ýlu¥lus
 - 0) >= 201103L

261 
	#__ISO_C_VISIBLE
 2011

	)

262 #–ià
defšed
(
_ISOC99_SOURCE
è|| (
_POSIX_C_SOURCE
 - 0) >= 200112L || \

263 (
__STDC_VERSION__
 - 0è>ð199901L || 
defšed
(
__ýlu¥lus
)

264 
	#__ISO_C_VISIBLE
 1999

	)

266 
	#__ISO_C_VISIBLE
 1990

	)

269 #ià
defšed
(
_LARGEFILE_SOURCE
è|| (
_XOPEN_SOURCE
 - 0) >= 500

270 
	#__LARGEFILE_VISIBLE
 1

	)

272 
	#__LARGEFILE_VISIBLE
 0

	)

275 #ifdeà
_DEFAULT_SOURCE


276 
	#__MISC_VISIBLE
 1

	)

278 
	#__MISC_VISIBLE
 0

	)

281 #ià(
_POSIX_C_SOURCE
 - 0) >= 200809L

282 
	#__POSIX_VISIBLE
 200809

	)

283 #–ià(
_POSIX_C_SOURCE
 - 0) >= 200112L

284 
	#__POSIX_VISIBLE
 200112

	)

285 #–ià(
_POSIX_C_SOURCE
 - 0) >= 199506L

286 
	#__POSIX_VISIBLE
 199506

	)

287 #–ià(
_POSIX_C_SOURCE
 - 0) >= 199309L

288 
	#__POSIX_VISIBLE
 199309

	)

289 #–ià(
_POSIX_C_SOURCE
 - 0è>ð2 || 
defšed
(
_XOPEN_SOURCE
)

290 
	#__POSIX_VISIBLE
 199209

	)

291 #–ià
defšed
(
_POSIX_SOURCE
è|| defšed(
_POSIX_C_SOURCE
)

292 
	#__POSIX_VISIBLE
 199009

	)

294 
	#__POSIX_VISIBLE
 0

	)

297 #ifdeà
_DEFAULT_SOURCE


298 
	#__SVID_VISIBLE
 1

	)

300 
	#__SVID_VISIBLE
 0

	)

303 #ià(
_XOPEN_SOURCE
 - 0) >= 700

304 
	#__XSI_VISIBLE
 700

	)

305 #–ià(
_XOPEN_SOURCE
 - 0) >= 600

306 
	#__XSI_VISIBLE
 600

	)

307 #–ià(
_XOPEN_SOURCE
 - 0) >= 500

308 
	#__XSI_VISIBLE
 500

	)

309 #–ià
defšed
(
_XOPEN_SOURCE
è&& defšed(
_XOPEN_SOURCE_EXTENDED
)

310 
	#__XSI_VISIBLE
 4

	)

311 #–ià
defšed
(
_XOPEN_SOURCE
)

312 
	#__XSI_VISIBLE
 1

	)

314 
	#__XSI_VISIBLE
 0

	)

319 #ifdeà
__¹ems__


320 
	#_POSIX_JOB_CONTROL
 1

	)

321 
	#_POSIX_SAVED_IDS
 1

	)

322 
	#_POSIX_VERSION
 199309L

	)

323 
	#_POSIX_ASYNCHRONOUS_IO
 1

	)

324 
	#_POSIX_FSYNC
 1

	)

325 
	#_POSIX_MAPPED_FILES
 1

	)

326 
	#_POSIX_MEMLOCK
 1

	)

327 
	#_POSIX_MEMLOCK_RANGE
 1

	)

328 
	#_POSIX_MEMORY_PROTECTION
 1

	)

329 
	#_POSIX_MESSAGE_PASSING
 1

	)

330 
	#_POSIX_MONOTONIC_CLOCK
 200112L

	)

331 
	#_POSIX_CLOCK_SELECTION
 200112L

	)

332 
	#_POSIX_PRIORITIZED_IO
 1

	)

333 
	#_POSIX_PRIORITY_SCHEDULING
 1

	)

334 
	#_POSIX_REALTIME_SIGNALS
 1

	)

335 
	#_POSIX_SEMAPHORES
 1

	)

336 
	#_POSIX_SHARED_MEMORY_OBJECTS
 1

	)

337 
	#_POSIX_SYNCHRONIZED_IO
 1

	)

338 
	#_POSIX_TIMERS
 1

	)

339 
	#_POSIX_BARRIERS
 200112L

	)

340 
	#_POSIX_READER_WRITER_LOCKS
 200112L

	)

341 
	#_POSIX_SPIN_LOCKS
 200112L

	)

345 
	#_POSIX_THREADS
 1

	)

346 
	#_POSIX_THREAD_ATTR_STACKADDR
 1

	)

347 
	#_POSIX_THREAD_ATTR_STACKSIZE
 1

	)

348 
	#_POSIX_THREAD_PRIORITY_SCHEDULING
 1

	)

349 
	#_POSIX_THREAD_PRIO_INHERIT
 1

	)

350 
	#_POSIX_THREAD_PRIO_PROTECT
 1

	)

351 
	#_POSIX_THREAD_PROCESS_SHARED
 1

	)

352 
	#_POSIX_THREAD_SAFE_FUNCTIONS
 1

	)

355 
	#_POSIX_SPAWN
 1

	)

356 
	#_POSIX_TIMEOUTS
 1

	)

357 
	#_POSIX_CPUTIME
 1

	)

358 
	#_POSIX_THREAD_CPUTIME
 1

	)

359 
	#_POSIX_SPORADIC_SERVER
 1

	)

360 
	#_POSIX_THREAD_SPORADIC_SERVER
 1

	)

361 
	#_POSIX_DEVICE_CONTROL
 1

	)

362 
	#_POSIX_DEVCTL_DIRECTION
 1

	)

363 
	#_POSIX_INTERRUPT_CONTROL
 1

	)

364 
	#_POSIX_ADVISORY_INFO
 1

	)

367 
	#_UNIX98_THREAD_MUTEX_ATTRIBUTES
 1

	)

370 
	#_POSIX_26_VERSION
 200312L

	)

375 #ifdeà
__XMK__


376 
	#_POSIX_THREADS
 1

	)

377 
	#_POSIX_THREAD_PRIORITY_SCHEDULING
 1

	)

381 #ifdeà
__svr4__


382 
	#_POSIX_JOB_CONTROL
 1

	)

383 
	#_POSIX_SAVED_IDS
 1

	)

384 
	#_POSIX_VERSION
 199009L

	)

387 #ifdeà
__CYGWIN__


389 #ià
__POSIX_VISIBLE
 >= 200809

390 
	#_POSIX_VERSION
 200809L

	)

391 
	#_POSIX2_VERSION
 200809L

	)

392 #–ià
__POSIX_VISIBLE
 >= 200112

393 
	#_POSIX_VERSION
 200112L

	)

394 
	#_POSIX2_VERSION
 200112L

	)

395 #–ià
__POSIX_VISIBLE
 >= 199506

396 
	#_POSIX_VERSION
 199506L

	)

397 
	#_POSIX2_VERSION
 199506L

	)

398 #–ià
__POSIX_VISIBLE
 >= 199309

399 
	#_POSIX_VERSION
 199309L

	)

400 
	#_POSIX2_VERSION
 199209L

	)

401 #–ià
__POSIX_VISIBLE
 >= 199209

402 
	#_POSIX_VERSION
 199009L

	)

403 
	#_POSIX2_VERSION
 199209L

	)

404 #–ià
__POSIX_VISIBLE


405 
	#_POSIX_VERSION
 199009L

	)

407 #ià
__XSI_VISIBLE
 >= 4

408 
	#_XOPEN_VERSION
 
__XSI_VISIBLE


	)

411 
	#_POSIX_ADVISORY_INFO
 200809L

	)

413 
	#_POSIX_BARRIERS
 200809L

	)

414 
	#_POSIX_CHOWN_RESTRICTED
 1

	)

415 
	#_POSIX_CLOCK_SELECTION
 200809L

	)

416 
	#_POSIX_CPUTIME
 200809L

	)

417 
	#_POSIX_FSYNC
 200809L

	)

418 
	#_POSIX_IPV6
 200809L

	)

419 
	#_POSIX_JOB_CONTROL
 1

	)

420 
	#_POSIX_MAPPED_FILES
 200809L

	)

422 
	#_POSIX_MEMLOCK_RANGE
 200809L

	)

423 
	#_POSIX_MEMORY_PROTECTION
 200809L

	)

424 
	#_POSIX_MESSAGE_PASSING
 200809L

	)

425 
	#_POSIX_MONOTONIC_CLOCK
 200809L

	)

426 
	#_POSIX_NO_TRUNC
 1

	)

428 
	#_POSIX_PRIORITY_SCHEDULING
 200809L

	)

429 
	#_POSIX_RAW_SOCKETS
 200809L

	)

430 
	#_POSIX_READER_WRITER_LOCKS
 200809L

	)

431 
	#_POSIX_REALTIME_SIGNALS
 200809L

	)

432 
	#_POSIX_REGEXP
 1

	)

433 
	#_POSIX_SAVED_IDS
 1

	)

434 
	#_POSIX_SEMAPHORES
 200809L

	)

435 
	#_POSIX_SHARED_MEMORY_OBJECTS
 200809L

	)

436 
	#_POSIX_SHELL
 1

	)

437 
	#_POSIX_SPAWN
 200809L

	)

438 
	#_POSIX_SPIN_LOCKS
 200809L

	)

440 
	#_POSIX_SYNCHRONIZED_IO
 200809L

	)

441 
	#_POSIX_THREAD_ATTR_STACKADDR
 200809L

	)

442 
	#_POSIX_THREAD_ATTR_STACKSIZE
 200809L

	)

443 
	#_POSIX_THREAD_CPUTIME
 200809L

	)

446 
	#_POSIX_THREAD_PRIORITY_SCHEDULING
 200809L

	)

447 
	#_POSIX_THREAD_PROCESS_SHARED
 200809L

	)

448 
	#_POSIX_THREAD_SAFE_FUNCTIONS
 200809L

	)

450 
	#_POSIX_THREADS
 200809L

	)

452 
	#_POSIX_TIMERS
 200809L

	)

458 
	#_POSIX_VDISABLE
 '\0'

	)

460 #ià
__POSIX_VISIBLE
 >= 2

461 
	#_POSIX2_C_VERSION
 
_POSIX2_VERSION


	)

462 
	#_POSIX2_C_BIND
 
_POSIX2_VERSION


	)

463 
	#_POSIX2_C_DEV
 
_POSIX2_VERSION


	)

464 
	#_POSIX2_CHAR_TERM
 
_POSIX2_VERSION


	)

474 
	#_POSIX2_SW_DEV
 
_POSIX2_VERSION


	)

475 
	#_POSIX2_UPE
 
_POSIX2_VERSION


	)

478 
	#_POSIX_V6_ILP32_OFF32
 -1

	)

479 #ifdeà
__LP64__


480 
	#_POSIX_V6_ILP32_OFFBIG
 -1

	)

481 
	#_POSIX_V6_LP64_OFF64
 1

	)

482 
	#_POSIX_V6_LPBIG_OFFBIG
 1

	)

484 
	#_POSIX_V6_ILP32_OFFBIG
 1

	)

485 
	#_POSIX_V6_LP64_OFF64
 -1

	)

486 
	#_POSIX_V6_LPBIG_OFFBIG
 -1

	)

488 
	#_POSIX_V7_ILP32_OFF32
 
_POSIX_V6_ILP32_OFF32


	)

489 
	#_POSIX_V7_ILP32_OFFBIG
 
_POSIX_V6_ILP32_OFFBIG


	)

490 
	#_POSIX_V7_LP64_OFF64
 
_POSIX_V6_LP64_OFF64


	)

491 
	#_POSIX_V7_LPBIG_OFFBIG
 
_POSIX_V6_LPBIG_OFFBIG


	)

492 
	#_XBS5_ILP32_OFF32
 
_POSIX_V6_ILP32_OFF32


	)

493 
	#_XBS5_ILP32_OFFBIG
 
_POSIX_V6_ILP32_OFFBIG


	)

494 
	#_XBS5_LP64_OFF64
 
_POSIX_V6_LP64_OFF64


	)

495 
	#_XBS5_LPBIG_OFFBIG
 
_POSIX_V6_LPBIG_OFFBIG


	)

497 #ià
__XSI_VISIBLE


498 
	#_XOPEN_CRYPT
 1

	)

499 
	#_XOPEN_ENH_I18N
 1

	)

503 
	#_XOPEN_SHM
 1

	)

510 
	#__STDC_ISO_10646__
 200910L

	)

514 #ifdeà
__ýlu¥lus


	@/usr/include/sys/reent.h

7 #iâdeà
_SYS_REENT_H_


8 #ifdeà
__ýlu¥lus


11 
	#_SYS_REENT_H_


	)

13 
	~<_ªsi.h
>

14 
	~<¡ddef.h
>

15 
	~<sys/_ty³s.h
>

17 
	#_NULL
 0

	)

19 #iâdeà
__LÚg


20 #ià
__LONG_MAX__
 == 2147483647L

21 
	#__LÚg
 

	)

22 
	t__LÚg
 
	t__ULÚg
;

23 #–ià
__INT_MAX__
 == 2147483647

24 
	#__LÚg
 

	)

25 
	t__LÚg
 
	t__ULÚg
;

29 #ià!
defšed
Ð
__LÚg
)

30 
	~<sys/ty³s.h
>

33 #iâdeà
__LÚg


34 
	#__LÚg
 
__št32_t


	)

35 
__ušt32_t
 
	t__ULÚg
;

38 
_»’t
;

40 
__loÿË_t
;

47 
	s_Bigšt


49 
_Bigšt
 *
_Ãxt
;

50 
_k
, 
_maxwds
, 
_sign
, 
_wds
;

51 
__ULÚg
 
_x
[1];

55 
	s__tm


57 
__tm_£c
;

58 
__tm_mš
;

59 
__tm_hour
;

60 
__tm_mday
;

61 
__tm_mÚ
;

62 
__tm_y—r
;

63 
__tm_wday
;

64 
__tm_yday
;

65 
__tm_isd¡
;

72 
	#_ATEXIT_SIZE
 32

	)

74 
	s_Ú_ex™_¬gs
 {

75 * 
_â¬gs
[
_ATEXIT_SIZE
];

76 * 
_dso_hªdË
[
_ATEXIT_SIZE
];

78 
__ULÚg
 
_âty³s
;

81 
__ULÚg
 
_is_cxa
;

84 #ifdeà
_REENT_SMALL


85 
	s_©ex™
 {

86 
_©ex™
 *
_Ãxt
;

87 
_šd
;

88 (*
_âs
[
_ATEXIT_SIZE
])();

89 
_Ú_ex™_¬gs
 * 
_Ú_ex™_¬gs_±r
;

91 
	#_ATEXIT_INIT
 {
_NULL
, 0, {_NULL}, _NULL}

	)

93 
	s_©ex™
 {

94 
_©ex™
 *
_Ãxt
;

95 
_šd
;

97 (*
_âs
[
_ATEXIT_SIZE
])();

98 
_Ú_ex™_¬gs
 _on_exit_args;

100 
	#_ATEXIT_INIT
 {
_NULL
, 0, {_NULL}, {{_NULL}, {_NULL}, 0, 0}}

	)

103 #ifdeà
_REENT_GLOBAL_ATEXIT


104 
	#_REENT_INIT_ATEXIT


	)

106 
	#_REENT_INIT_ATEXIT
 \

107 
_NULL
, 
_ATEXIT_INIT
,

	)

117 
	s__sbuf
 {

118 *
_ba£
;

119 
_size
;

147 #ifdeà
_REENT_SMALL


153 
	s__sFILE_çke
 {

154 *
_p
;

155 
_r
;

156 
_w
;

157 
_æags
;

158 
_fže
;

159 
__sbuf
 
_bf
;

160 
_lbfsize
;

162 
_»’t
 *
_d©a
;

168 
_VOID
 
_EXFUN
(
__sš™
,(
_»’t
 *));

170 
	#_REENT_SMALL_CHECK_INIT
(
±r
) \

173 ià((
±r
è&& !ÕŒ)->
__sdidš™
) \

174 
	`__sš™
 (
±r
); \

176 0)

	)

178 
	#_REENT_SMALL_CHECK_INIT
(
±r
è

	)

181 
	s__sFILE
 {

182 *
	g_p
;

183 
	g_r
;

184 
	g_w
;

185 
	g_æags
;

186 
	g_fže
;

187 
__sbuf
 
	g_bf
;

188 
	g_lbfsize
;

190 #ifdeà
_REENT_SMALL


191 
_»’t
 *
	g_d©a
;

195 
_PTR
 
	g_cook›
;

197 
_READ_WRITE_RETURN_TYPE
 
_EXFNPTR
(
_»ad
, (
_»’t
 *, 
_PTR
,

198 *, 
_READ_WRITE_BUFSIZE_TYPE
));

199 
_READ_WRITE_RETURN_TYPE
 
_EXFNPTR
(
_wr™e
, (
_»’t
 *, 
_PTR
,

201 
_READ_WRITE_BUFSIZE_TYPE
));

202 
_åos_t
 
_EXFNPTR
(
_£ek
, (
_»’t
 *, 
_PTR
, _fpos_t, ));

203 
_EXFNPTR
(
_þo£
, (
_»’t
 *, 
_PTR
));

206 
__sbuf
 
	g_ub
;

207 *
	g_up
;

208 
	g_ur
;

211 
	g_ubuf
[3];

212 
	g_nbuf
[1];

215 
__sbuf
 
	g_lb
;

218 
	g_blksize
;

219 
_off_t
 
	g_off£t
;

221 #iâdeà
_REENT_SMALL


222 
_»’t
 *
	g_d©a
;

225 #iâdeà
__SINGLE_THREAD__


226 
_æock_t
 
	g_lock
;

228 
_mb¡©e_t
 
	g_mb¡©e
;

229 
	g_æags2
;

232 #ifdeà
__CUSTOM_FILE_IO__


235 
	~<sys/cu¡om_fže.h
>

238 #ifdeà
__LARGE64_FILES


239 
	s__sFILE64
 {

240 *
	g_p
;

241 
	g_r
;

242 
	g_w
;

243 
	g_æags
;

244 
	g_fže
;

245 
__sbuf
 
	g_bf
;

246 
	g_lbfsize
;

248 
_»’t
 *
	g_d©a
;

251 
_PTR
 
	g_cook›
;

253 
_READ_WRITE_RETURN_TYPE
 
_EXFNPTR
(
_»ad
, (
_»’t
 *, 
_PTR
,

254 *, 
_READ_WRITE_BUFSIZE_TYPE
));

255 
_READ_WRITE_RETURN_TYPE
 
_EXFNPTR
(
_wr™e
, (
_»’t
 *, 
_PTR
,

257 
_READ_WRITE_BUFSIZE_TYPE
));

258 
_åos_t
 
_EXFNPTR
(
_£ek
, (
_»’t
 *, 
_PTR
, _fpos_t, ));

259 
_EXFNPTR
(
_þo£
, (
_»’t
 *, 
_PTR
));

262 
__sbuf
 
	g_ub
;

263 *
	g_up
;

264 
	g_ur
;

267 
	g_ubuf
[3];

268 
	g_nbuf
[1];

271 
__sbuf
 
	g_lb
;

274 
	g_blksize
;

275 
	g_æags2
;

277 
_off64_t
 
	g_off£t
;

278 
_åos64_t
 
_EXFNPTR
(
_£ek64
, (
_»’t
 *, 
_PTR
, _fpos64_t, ));

280 #iâdeà
__SINGLE_THREAD__


281 
_æock_t
 
	g_lock
;

283 
_mb¡©e_t
 
	g_mb¡©e
;

285 
__sFILE64
 
	t__FILE
;

287 
__sFILE
 
	t__FILE
;

291 
	s_glue


293 
_glue
 *
	g_Ãxt
;

294 
	g_niobs
;

295 
__FILE
 *
	g_iobs
;

312 
	#_RAND48_SEED_0
 (0x330e)

	)

313 
	#_RAND48_SEED_1
 (0xabcd)

	)

314 
	#_RAND48_SEED_2
 (0x1234)

	)

315 
	#_RAND48_MULT_0
 (0xe66d)

	)

316 
	#_RAND48_MULT_1
 (0xd“c)

	)

317 
	#_RAND48_MULT_2
 (0x0005)

	)

318 
	#_RAND48_ADD
 (0x000b)

	)

319 
	s_¿nd48
 {

320 
	g_£ed
[3];

321 
	g_muÉ
[3];

322 
	g_add
;

323 #ifdeà
_REENT_SMALL


325 
__ex‹nsiÚ__
 
	g_¿nd_Ãxt
;

330 
	#_REENT_EMERGENCY_SIZE
 25

	)

331 
	#_REENT_ASCTIME_SIZE
 26

	)

332 
	#_REENT_SIGNAL_SIZE
 24

	)

342 #ifdeà
_REENT_SMALL


344 
	s_m´ec


347 
_Bigšt
 *
	g_»suÉ
;

348 
	g_»suÉ_k
;

349 
_Bigšt
 *
	g_p5s
;

350 
_Bigšt
 **
	g_ä“li¡
;

354 
	s_misc_»’t


357 *
	g_¡¹ok_Ï¡
;

358 
_mb¡©e_t
 
	g_mbËn_¡©e
;

359 
_mb¡©e_t
 
	g_wùomb_¡©e
;

360 
_mb¡©e_t
 
	g_mbtowc_¡©e
;

361 
	g_l64a_buf
[8];

362 
	g_g‘d©e_”r
;

363 
_mb¡©e_t
 
	g_mb¾’_¡©e
;

364 
_mb¡©e_t
 
	g_mb¹owc_¡©e
;

365 
_mb¡©e_t
 
	g_mb¤towcs_¡©e
;

366 
_mb¡©e_t
 
	g_wütomb_¡©e
;

367 
_mb¡©e_t
 
	g_wc¤tombs_¡©e
;

372 
	s_»’t


376 
	g_”ºo
;

381 
__FILE
 *
	g_¡dš
, *
	g_¡dout
, *
	g_¡d”r
;

383 
	g_šc
;

385 *
	g_em”g’cy
;

387 
	g__sdidš™
;

389 
	g_un¥ecif›d_loÿË_šfo
;

390 
__loÿË_t
 *
	g_loÿË
;

392 
_m´ec
 *
	g_mp
;

394 
_EXFNPTR
(
__þ—nup
, (
_»’t
 *));

396 
	g_gamma_signgam
;

399 
	g_cvŽ’
;

400 *
	g_cvtbuf
;

402 
_¿nd48
 *
	g_r48
;

403 
__tm
 *
	g_loÿÉime_buf
;

404 *
	g_asùime_buf
;

407 (**(
	g_sig_func
))();

409 #iâdeà
_REENT_GLOBAL_ATEXIT


411 
_©ex™
 *
	g_©ex™
;

412 
_©ex™
 
	g_©ex™0
;

415 
_glue
 
	g__sglue
;

416 
__FILE
 *
	g__sf
;

417 
_misc_»’t
 *
	g_misc
;

418 *
	g_sigÇl_buf
;

421 cÚ¡ 
__sFILE_çke
 
__sf_çke_¡dš
;

422 cÚ¡ 
__sFILE_çke
 
__sf_çke_¡dout
;

423 cÚ¡ 
__sFILE_çke
 
__sf_çke_¡d”r
;

425 
	#_REENT_INIT
(
v¬
) \

427 (
__FILE
 *)&
__sf_çke_¡dš
, \

428 (
__FILE
 *)&
__sf_çke_¡dout
, \

429 (
__FILE
 *)&
__sf_çke_¡d”r
, \

431 
_NULL
, \

434 
_NULL
, \

435 
_NULL
, \

436 
_NULL
, \

439 
_NULL
, \

440 
_NULL
, \

441 
_NULL
, \

442 
_NULL
, \

443 
_NULL
, \

444 
_REENT_INIT_ATEXIT
 \

445 {
_NULL
, 0, _NULL}, \

446 
_NULL
, \

447 
_NULL
, \

448 
_NULL
 \

449 }

	)

451 
	#_REENT_INIT_PTR_ZEROED
(
v¬
) \

452 { (
v¬
)->
_¡dš
 = (
__FILE
 *)&
__sf_çke_¡dš
; \

453 (
v¬
)->
_¡dout
 = (
__FILE
 *)&
__sf_çke_¡dout
; \

454 (
v¬
)->
_¡d”r
 = (
__FILE
 *)&
__sf_çke_¡d”r
; \

455 }

	)

458 #ifdeà
_REENT_CHECK_DEBUG


459 
	~<as£¹.h
>

460 
	#__»’t_as£¹
(
x
è
	`as£¹
(x)

	)

462 
	#__»’t_as£¹
(
x
è(()0)

	)

465 #ifdeà
__CUSTOM_FILE_IO__


466 #”rÜ 
Cu¡om
 
FILE
 
I
/
O
 
ªd
 
_REENT_SMALL
 
nÙ
 
cu¼’Žy
 
suµÜ‹d
.

470 
	#_REENT_CHECK
(
v¬
, 
wh©
, 
ty³
, 
size
, 
š™
) do { \

471 
_»’t
 *
_r
 = (
v¬
); \

472 ià(
_r
->
wh©
 =ð
NULL
) { \

473 
_r
->
wh©
 = (
ty³
)
	`m®loc
(
size
); \

474 
	`__»’t_as£¹
(
_r
->
wh©
); \

475 
š™
; \

477 } 0)

	)

479 
	#_REENT_CHECK_TM
(
v¬
) \

480 
	`_REENT_CHECK
(
v¬
, 
_loÿÉime_buf
, 
__tm
 *,  *((var)->_localtime_buf), \

481  )

	)

483 
	#_REENT_CHECK_ASCTIME_BUF
(
v¬
) \

484 
	`_REENT_CHECK
(
v¬
, 
_asùime_buf
, *, 
_REENT_ASCTIME_SIZE
, \

485 
	`mem£t
((
v¬
)->
_asùime_buf
, 0, 
_REENT_ASCTIME_SIZE
))

	)

488 
	#_REENT_INIT_RAND48
(
v¬
) do { \

489 
_»’t
 *
_r
 = (
v¬
); \

490 
_r
->
_r48
->
_£ed
[0] = 
_RAND48_SEED_0
; \

491 
_r
->
_r48
->
_£ed
[1] = 
_RAND48_SEED_1
; \

492 
_r
->
_r48
->
_£ed
[2] = 
_RAND48_SEED_2
; \

493 
_r
->
_r48
->
_muÉ
[0] = 
_RAND48_MULT_0
; \

494 
_r
->
_r48
->
_muÉ
[1] = 
_RAND48_MULT_1
; \

495 
_r
->
_r48
->
_muÉ
[2] = 
_RAND48_MULT_2
; \

496 
_r
->
_r48
->
_add
 = 
_RAND48_ADD
; \

497 
_r
->
_r48
->
_¿nd_Ãxt
 = 1; \

498 } 0)

	)

499 
	#_REENT_CHECK_RAND48
(
v¬
) \

500 
	`_REENT_CHECK
(
v¬
, 
_r48
, 
_¿nd48
 *,  *((v¬)->_r48), 
	`_REENT_INIT_RAND48
((v¬)))

	)

502 
	#_REENT_INIT_MP
(
v¬
) do { \

503 
_»’t
 *
_r
 = (
v¬
); \

504 
_r
->
_mp
->
_»suÉ_k
 = 0; \

505 
_r
->
_mp
->
_»suÉ
 = _r->_mp->
_p5s
 = 
_NULL
; \

506 
_r
->
_mp
->
_ä“li¡
 = 
_NULL
; \

507 } 0)

	)

508 
	#_REENT_CHECK_MP
(
v¬
) \

509 
	`_REENT_CHECK
(
v¬
, 
_mp
, 
_m´ec
 *,  *((v¬)->_mp), 
	`_REENT_INIT_MP
(v¬))

	)

511 
	#_REENT_CHECK_EMERGENCY
(
v¬
) \

512 
	`_REENT_CHECK
(
v¬
, 
_em”g’cy
, *, 
_REENT_EMERGENCY_SIZE
, )

	)

514 
	#_REENT_INIT_MISC
(
v¬
) do { \

515 
_»’t
 *
_r
 = (
v¬
); \

516 
_r
->
_misc
->
_¡¹ok_Ï¡
 = 
_NULL
; \

517 
_r
->
_misc
->
_mbËn_¡©e
.
__couÁ
 = 0; \

518 
_r
->
_misc
->
_mbËn_¡©e
.
__v®ue
.
__wch
 = 0; \

519 
_r
->
_misc
->
_wùomb_¡©e
.
__couÁ
 = 0; \

520 
_r
->
_misc
->
_wùomb_¡©e
.
__v®ue
.
__wch
 = 0; \

521 
_r
->
_misc
->
_mbtowc_¡©e
.
__couÁ
 = 0; \

522 
_r
->
_misc
->
_mbtowc_¡©e
.
__v®ue
.
__wch
 = 0; \

523 
_r
->
_misc
->
_mb¾’_¡©e
.
__couÁ
 = 0; \

524 
_r
->
_misc
->
_mb¾’_¡©e
.
__v®ue
.
__wch
 = 0; \

525 
_r
->
_misc
->
_mb¹owc_¡©e
.
__couÁ
 = 0; \

526 
_r
->
_misc
->
_mb¹owc_¡©e
.
__v®ue
.
__wch
 = 0; \

527 
_r
->
_misc
->
_mb¤towcs_¡©e
.
__couÁ
 = 0; \

528 
_r
->
_misc
->
_mb¤towcs_¡©e
.
__v®ue
.
__wch
 = 0; \

529 
_r
->
_misc
->
_wütomb_¡©e
.
__couÁ
 = 0; \

530 
_r
->
_misc
->
_wütomb_¡©e
.
__v®ue
.
__wch
 = 0; \

531 
_r
->
_misc
->
_wc¤tombs_¡©e
.
__couÁ
 = 0; \

532 
_r
->
_misc
->
_wc¤tombs_¡©e
.
__v®ue
.
__wch
 = 0; \

533 
_r
->
_misc
->
_l64a_buf
[0] = '\0'; \

534 
_r
->
_misc
->
_g‘d©e_”r
 = 0; \

535 } 0)

	)

536 
	#_REENT_CHECK_MISC
(
v¬
) \

537 
	`_REENT_CHECK
(
v¬
, 
_misc
, 
_misc_»’t
 *,  *((v¬)->_misc), 
	`_REENT_INIT_MISC
(v¬))

	)

539 
	#_REENT_CHECK_SIGNAL_BUF
(
v¬
) \

540 
	`_REENT_CHECK
(
v¬
, 
_sigÇl_buf
, *, 
_REENT_SIGNAL_SIZE
, )

	)

542 
	#_REENT_SIGNGAM
(
±r
è(ÕŒ)->
_gamma_signgam
)

	)

543 
	#_REENT_RAND_NEXT
(
±r
è(ÕŒ)->
_r48
->
_¿nd_Ãxt
)

	)

544 
	#_REENT_RAND48_SEED
(
±r
è(ÕŒ)->
_r48
->
_£ed
)

	)

545 
	#_REENT_RAND48_MULT
(
±r
è(ÕŒ)->
_r48
->
_muÉ
)

	)

546 
	#_REENT_RAND48_ADD
(
±r
è(ÕŒ)->
_r48
->
_add
)

	)

547 
	#_REENT_MP_RESULT
(
±r
è(ÕŒ)->
_mp
->
_»suÉ
)

	)

548 
	#_REENT_MP_RESULT_K
(
±r
è(ÕŒ)->
_mp
->
_»suÉ_k
)

	)

549 
	#_REENT_MP_P5S
(
±r
è(ÕŒ)->
_mp
->
_p5s
)

	)

550 
	#_REENT_MP_FREELIST
(
±r
è(ÕŒ)->
_mp
->
_ä“li¡
)

	)

551 
	#_REENT_ASCTIME_BUF
(
±r
è(ÕŒ)->
_asùime_buf
)

	)

552 
	#_REENT_TM
(
±r
è(ÕŒ)->
_loÿÉime_buf
)

	)

553 
	#_REENT_EMERGENCY
(
±r
è(ÕŒ)->
_em”g’cy
)

	)

554 
	#_REENT_STRTOK_LAST
(
±r
è(ÕŒ)->
_misc
->
_¡¹ok_Ï¡
)

	)

555 
	#_REENT_MBLEN_STATE
(
±r
è(ÕŒ)->
_misc
->
_mbËn_¡©e
)

	)

556 
	#_REENT_MBTOWC_STATE
(
±r
)(ÕŒ)->
_misc
->
_mbtowc_¡©e
)

	)

557 
	#_REENT_WCTOMB_STATE
(
±r
)(ÕŒ)->
_misc
->
_wùomb_¡©e
)

	)

558 
	#_REENT_MBRLEN_STATE
(
±r
è(ÕŒ)->
_misc
->
_mb¾’_¡©e
)

	)

559 
	#_REENT_MBRTOWC_STATE
(
±r
è(ÕŒ)->
_misc
->
_mb¹owc_¡©e
)

	)

560 
	#_REENT_MBSRTOWCS_STATE
(
±r
è(ÕŒ)->
_misc
->
_mb¤towcs_¡©e
)

	)

561 
	#_REENT_WCRTOMB_STATE
(
±r
è(ÕŒ)->
_misc
->
_wütomb_¡©e
)

	)

562 
	#_REENT_WCSRTOMBS_STATE
(
±r
è(ÕŒ)->
_misc
->
_wc¤tombs_¡©e
)

	)

563 
	#_REENT_L64A_BUF
(
±r
è(ÕŒ)->
_misc
->
_l64a_buf
)

	)

564 
	#_REENT_GETDATE_ERR_P
(
±r
è(&(ÕŒ)->
_misc
->
_g‘d©e_”r
))

	)

565 
	#_REENT_SIGNAL_BUF
(
±r
è(ÕŒ)->
_sigÇl_buf
)

	)

569 
	s_»’t


571 
	g_”ºo
;

576 
__FILE
 *
	g_¡dš
, *
	g_¡dout
, *
	g_¡d”r
;

578 
	g_šc
;

579 
	g_em”g’cy
[
_REENT_EMERGENCY_SIZE
];

582 
	g_un¥ecif›d_loÿË_šfo
;

583 
__loÿË_t
 *
	g_loÿË
;

585 
	g__sdidš™
;

587 
_EXFNPTR
(
__þ—nup
, (
_»’t
 *));

590 
_Bigšt
 *
	g_»suÉ
;

591 
	g_»suÉ_k
;

592 
_Bigšt
 *
	g_p5s
;

593 
_Bigšt
 **
	g_ä“li¡
;

596 
	g_cvŽ’
;

597 *
	g_cvtbuf
;

603 
	g_unu£d_¿nd
;

604 * 
	g_¡¹ok_Ï¡
;

605 
	g_asùime_buf
[
_REENT_ASCTIME_SIZE
];

606 
__tm
 
	g_loÿÉime_buf
;

607 
	g_gamma_signgam
;

608 
__ex‹nsiÚ__
 
	g_¿nd_Ãxt
;

609 
_¿nd48
 
	g_r48
;

610 
_mb¡©e_t
 
	g_mbËn_¡©e
;

611 
_mb¡©e_t
 
	g_mbtowc_¡©e
;

612 
_mb¡©e_t
 
	g_wùomb_¡©e
;

613 
	g_l64a_buf
[8];

614 
	g_sigÇl_buf
[
_REENT_SIGNAL_SIZE
];

615 
	g_g‘d©e_”r
;

616 
_mb¡©e_t
 
	g_mb¾’_¡©e
;

617 
_mb¡©e_t
 
	g_mb¹owc_¡©e
;

618 
_mb¡©e_t
 
	g_mb¤towcs_¡©e
;

619 
_mb¡©e_t
 
	g_wütomb_¡©e
;

620 
_mb¡©e_t
 
	g_wc¤tombs_¡©e
;

621 
	g_h_”ºo
;

622 } 
	g_»’t
;

628 
	#_N_LISTS
 30

	)

629 * 
	g_Ãxtf
[
_N_LISTS
];

630 
	g_nm®loc
[
_N_LISTS
];

631 } 
	g_unu£d
;

632 } 
	g_Ãw
;

634 #iâdeà
_REENT_GLOBAL_ATEXIT


636 
_©ex™
 *
	g_©ex™
;

637 
_©ex™
 
	g_©ex™0
;

641 (**(
	g_sig_func
))();

646 
_glue
 
	g__sglue
;

647 #iâdeà
_REENT_GLOBAL_STDIO_STREAMS


648 
__FILE
 
	g__sf
[3];

652 #ifdeà
_REENT_GLOBAL_STDIO_STREAMS


653 
__FILE
 
__sf
[3];

654 
	#_REENT_STDIO_STREAM
(
v¬
, 
šdex
è&
__sf
[šdex]

	)

656 
	#_REENT_STDIO_STREAM
(
v¬
, 
šdex
è&(v¬)->
__sf
[šdex]

	)

659 
	#_REENT_INIT
(
v¬
) \

661 
	`_REENT_STDIO_STREAM
(&(
v¬
), 0), \

662 
	`_REENT_STDIO_STREAM
(&(
v¬
), 1), \

663 
	`_REENT_STDIO_STREAM
(&(
v¬
), 2), \

667 
_NULL
, \

669 
_NULL
, \

670 
_NULL
, \

672 
_NULL
, \

673 
_NULL
, \

675 
_NULL
, \

679 
_NULL
, \

685 {
_RAND48_SEED_0
, 
_RAND48_SEED_1
, 
_RAND48_SEED_2
}, \

686 {
_RAND48_MULT_0
, 
_RAND48_MULT_1
, 
_RAND48_MULT_2
}, \

687 
_RAND48_ADD
 \

702 
_REENT_INIT_ATEXIT
 \

703 
_NULL
, \

704 {
_NULL
, 0, _NULL} \

705 }

	)

707 
	#_REENT_INIT_PTR_ZEROED
(
v¬
) \

708 { (
v¬
)->
_¡dš
 = 
	`_REENT_STDIO_STREAM
(var, 0); \

709 (
v¬
)->
_¡dout
 = 
	`_REENT_STDIO_STREAM
(var, 1); \

710 (
v¬
)->
_¡d”r
 = 
	`_REENT_STDIO_STREAM
(var, 2); \

711 (
v¬
)->
_Ãw
.
_»’t
.
_¿nd_Ãxt
 = 1; \

712 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_£ed
[0] = 
_RAND48_SEED_0
; \

713 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_£ed
[1] = 
_RAND48_SEED_1
; \

714 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_£ed
[2] = 
_RAND48_SEED_2
; \

715 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_muÉ
[0] = 
_RAND48_MULT_0
; \

716 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_muÉ
[1] = 
_RAND48_MULT_1
; \

717 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_muÉ
[2] = 
_RAND48_MULT_2
; \

718 (
v¬
)->
_Ãw
.
_»’t
.
_r48
.
_add
 = 
_RAND48_ADD
; \

719 }

	)

721 
	#_REENT_CHECK_RAND48
(
±r
è

	)

722 
	#_REENT_CHECK_MP
(
±r
è

	)

723 
	#_REENT_CHECK_TM
(
±r
è

	)

724 
	#_REENT_CHECK_ASCTIME_BUF
(
±r
è

	)

725 
	#_REENT_CHECK_EMERGENCY
(
±r
è

	)

726 
	#_REENT_CHECK_MISC
(
±r
è

	)

727 
	#_REENT_CHECK_SIGNAL_BUF
(
±r
è

	)

729 
	#_REENT_SIGNGAM
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_gamma_signgam
)

	)

730 
	#_REENT_RAND_NEXT
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_¿nd_Ãxt
)

	)

731 
	#_REENT_RAND48_SEED
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_r48
.
_£ed
)

	)

732 
	#_REENT_RAND48_MULT
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_r48
.
_muÉ
)

	)

733 
	#_REENT_RAND48_ADD
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_r48
.
_add
)

	)

734 
	#_REENT_MP_RESULT
(
±r
è(ÕŒ)->
_»suÉ
)

	)

735 
	#_REENT_MP_RESULT_K
(
±r
è(ÕŒ)->
_»suÉ_k
)

	)

736 
	#_REENT_MP_P5S
(
±r
è(ÕŒ)->
_p5s
)

	)

737 
	#_REENT_MP_FREELIST
(
±r
è(ÕŒ)->
_ä“li¡
)

	)

738 
	#_REENT_ASCTIME_BUF
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_asùime_buf
)

	)

739 
	#_REENT_TM
(
±r
è(&ÕŒ)->
_Ãw
.
_»’t
.
_loÿÉime_buf
)

	)

740 
	#_REENT_EMERGENCY
(
±r
è(ÕŒ)->
_em”g’cy
)

	)

741 
	#_REENT_STRTOK_LAST
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_¡¹ok_Ï¡
)

	)

742 
	#_REENT_MBLEN_STATE
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_mbËn_¡©e
)

	)

743 
	#_REENT_MBTOWC_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_mbtowc_¡©e
)

	)

744 
	#_REENT_WCTOMB_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_wùomb_¡©e
)

	)

745 
	#_REENT_MBRLEN_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_mb¾’_¡©e
)

	)

746 
	#_REENT_MBRTOWC_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_mb¹owc_¡©e
)

	)

747 
	#_REENT_MBSRTOWCS_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_mb¤towcs_¡©e
)

	)

748 
	#_REENT_WCRTOMB_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_wütomb_¡©e
)

	)

749 
	#_REENT_WCSRTOMBS_STATE
(
±r
)(ÕŒ)->
_Ãw
.
_»’t
.
_wc¤tombs_¡©e
)

	)

750 
	#_REENT_L64A_BUF
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_l64a_buf
)

	)

751 
	#_REENT_SIGNAL_BUF
(
±r
è(ÕŒ)->
_Ãw
.
_»’t
.
_sigÇl_buf
)

	)

752 
	#_REENT_GETDATE_ERR_P
(
±r
è(&(ÕŒ)->
_Ãw
.
_»’t
.
_g‘d©e_”r
))

	)

756 
	#_REENT_INIT_PTR
(
v¬
) \

757 { 
	`mem£t
((
v¬
), 0, (*(var))); \

758 
	`_REENT_INIT_PTR_ZEROED
(
v¬
); \

759 }

	)

764 
	#_Kmax
 ( (
size_t
è<< 3)

	)

771 #iâdeà
__ATTRIBUTE_IMPURE_PTR__


772 
	#__ATTRIBUTE_IMPURE_PTR__


	)

775 
_»’t
 *
_impu»_±r
 
__ATTRIBUTE_IMPURE_PTR__
;

776 
_»’t
 *
_CONST
 
_glob®_impu»_±r
 
__ATTRIBUTE_IMPURE_PTR__
;

778 
_»þaim_»’t
 
_PARAMS
 ((
_»’t
 *));

782 #ià
defšed
(
__DYNAMIC_REENT__
è&& !defšed(
__SINGLE_THREAD__
)

783 #iâdeà
__g‘»’t


784 
_»’t
 * 
_EXFUN
(
__g‘»’t
, ());

786 
	#_REENT
 (
	`__g‘»’t
())

	)

788 
	#_REENT
 
_impu»_±r


	)

791 
	#_GLOBAL_REENT
 
_glob®_impu»_±r


	)

793 #ifdeà
_REENT_GLOBAL_ATEXIT


794 
_©ex™
 *
_glob®_©ex™
;

795 
	#_GLOBAL_ATEXIT
 
_glob®_©ex™


	)

797 
	#_GLOBAL_ATEXIT
 (
_GLOBAL_REENT
->
_©ex™
)

	)

800 #ifdeà
__ýlu¥lus


	@/usr/include/sys/stdio.h

9 #iâdeà
_SYS_STDIO_H_


10 
	#_SYS_STDIO_H_


	)

12 
	~<sys/cdefs.h
>

13 
	~<sys/lock.h
>

18 #ià!
defšed
(
__SINGLE_THREAD__
)

19 #ià!
defšed
(
_æockfže
)

20 
	#_æockfže
(
å
è({ ià(!((å)->
_æags
 & 
__SSTR
)) \

21 
	`__cygwš_lock_lock
 ((
_LOCK_T
 *)&(
å
)->
_lock
); })

	)

23 #ià!
defšed
(
_árylockfže
)

24 
	#_árylockfže
(
å
è(((å)->
_æags
 & 
__SSTR
) ? 0 : \

25 
	`__cygwš_lock_Œylock
 ((
_LOCK_T
 *)&(
å
)->
_lock
))

	)

27 #ià!
defšed
(
_fuÆockfže
)

28 
	#_fuÆockfže
(
å
è({ ià(!((å)->
_æags
 & 
__SSTR
)) \

29 
	`__cygwš_lock_uÆock
 ((
_LOCK_T
 *)&(
å
)->
_lock
); })

	)

33 
__BEGIN_DECLS


35 
ssize_t
 
_EXFUN
(
g‘lše
, (**, 
size_t
 *, 
FILE
 *));

36 
ssize_t
 
_EXFUN
(
g‘d–im
, (**, 
size_t
 *, , 
FILE
 *));

38 
	g__END_DECLS


	@/usr/include/sys/string.h

	@/usr/include/sys/types.h

18 #iâdeà
_SYS_TYPES_H


20 
	~<_ªsi.h
>

21 
	~<sys/cdefs.h
>

22 
	~<machše/_ty³s.h
>

27 #ià
___št8_t_defšed


28 
__ušt8_t
 
	tu_št8_t
;

30 #ià
___št16_t_defšed


31 
__ušt16_t
 
	tu_št16_t
;

33 #ià
___št32_t_defšed


34 
__ušt32_t
 
	tu_št32_t
;

36 #ià
___št64_t_defšed


37 
__ušt64_t
 
	tu_št64_t
;

39 
	t»gi¡”_t
;

40 
	#__BIT_TYPES_DEFINED__
 1

	)

42 #ià
defšed
(
__¹ems__
è|| defšed(
__XMK__
)

50 #ià
___št64_t_defšed


51 
__ušt64_t
 
	tu_quad_t
;

52 
__št64_t
 
	tquad_t
;

53 
quad_t
 * 
	tqaddr_t
;

58 #iâdeà
__Ãed_š‰y³s


60 
	#_SYS_TYPES_H


	)

62 
	~<¡ddef.h
>

63 
	~<sys/_ty³s.h
>

64 
	~<sys/_¡dšt.h
>

66 #ià
__BSD_VISIBLE


67 
	~<machše/’dŸn.h
>

68 
	~<sys/£Ëù.h
>

69 
	#phy§dr
 
phy§dr_t


	)

70 
	#quad
 
quad_t


	)

72 #iâdeà
_IN_ADDR_T_DECLARED


73 
__ušt32_t
 
	tš_addr_t
;

74 
	#_IN_ADDR_T_DECLARED


	)

77 #iâdeà
_IN_PORT_T_DECLARED


78 
__ušt16_t
 
	tš_pÜt_t
;

79 
	#_IN_PORT_T_DECLARED


	)

83 #ià
__MISC_VISIBLE


84 #iâdeà
_BSDTYPES_DEFINED


86 #iâdeà
__u_ch¬_defšed


87 
	tu_ch¬
;

88 
	#__u_ch¬_defšed


	)

90 #iâdeà
__u_shÜt_defšed


91 
	tu_shÜt
;

92 
	#__u_shÜt_defšed


	)

94 #iâdeà
__u_št_defšed


95 
	tu_št
;

96 
	#__u_št_defšed


	)

98 #iâdeà
__u_lÚg_defšed


99 
	tu_lÚg
;

100 
	#__u_lÚg_defšed


	)

102 
	#_BSDTYPES_DEFINED


	)

106 #ià
__MISC_VISIBLE


107 
	tushÜt
;

108 
	tušt
;

109 
	tulÚg
;

112 #iâdeà
_BLKCNT_T_DECLARED


113 
__blkút_t
 
	tblkút_t
;

114 
	#_BLKCNT_T_DECLARED


	)

117 #iâdeà
_BLKSIZE_T_DECLARED


118 
__blksize_t
 
	tblksize_t
;

119 
	#_BLKSIZE_T_DECLARED


	)

122 #ià!
defšed
(
__þock_t_defšed
è&& !defšed(
_CLOCK_T_DECLARED
)

123 
_CLOCK_T_
 
	tþock_t
;

124 
	#__þock_t_defšed


	)

125 
	#_CLOCK_T_DECLARED


	)

128 #ià!
defšed
(
__time_t_defšed
è&& !defšed(
_TIME_T_DECLARED
)

129 
_TIME_T_
 
	ttime_t
;

130 
	#__time_t_defšed


	)

131 
	#_TIME_T_DECLARED


	)

134 #iâdeà
__daddr_t_defšed


135 
	tdaddr_t
;

136 
	#__daddr_t_defšed


	)

138 #iâdeà
__ÿddr_t_defšed


139 * 
	tÿddr_t
;

140 
	#__ÿddr_t_defšed


	)

143 #iâdeà
_FSBLKCNT_T_DECLARED


144 
__fsblkút_t
 
	tfsblkút_t
;

145 
__fsfžút_t
 
	tfsfžút_t
;

146 
	#_FSBLKCNT_T_DECLARED


	)

149 #iâdeà
_ID_T_DECLARED


150 
__id_t
 
	tid_t
;

151 
	#_ID_T_DECLARED


	)

154 #iâdeà
_INO_T_DECLARED


155 
__šo_t
 
	tšo_t
;

156 
	#_INO_T_DECLARED


	)

159 #ià
defšed
(
__i386__
è&& (defšed(
GO32
è|| defšed(
__MSDOS__
))

160 * 
	taddr_t
;

161 
	tvm_off£t_t
;

162 
	tvm_size_t
;

172 #iâdeà
_OFF_T_DECLARED


173 
__off_t
 
	toff_t
;

174 
	#_OFF_T_DECLARED


	)

176 #iâdeà
_DEV_T_DECLARED


177 
__dev_t
 
	tdev_t
;

178 
	#_DEV_T_DECLARED


	)

180 #iâdeà
_UID_T_DECLARED


181 
__uid_t
 
	tuid_t
;

182 
	#_UID_T_DECLARED


	)

184 #iâdeà
_GID_T_DECLARED


185 
__gid_t
 
	tgid_t
;

186 
	#_GID_T_DECLARED


	)

189 #iâdeà
_PID_T_DECLARED


190 
__pid_t
 
	tpid_t
;

191 
	#_PID_T_DECLARED


	)

194 #iâdeà
_KEY_T_DECLARED


195 
__key_t
 
	tkey_t
;

196 
	#_KEY_T_DECLARED


	)

199 #iâdeà
_SSIZE_T_DECLARED


200 
_ssize_t
 
	tssize_t
;

201 
	#_SSIZE_T_DECLARED


	)

204 #iâdeà
_MODE_T_DECLARED


205 
__mode_t
 
	tmode_t
;

206 
	#_MODE_T_DECLARED


	)

209 #iâdeà
_NLINK_T_DECLARED


210 
__Æšk_t
 
	tÆšk_t
;

211 
	#_NLINK_T_DECLARED


	)

214 #ià!
defšed
(
__þockid_t_defšed
è&& !defšed(
_CLOCKID_T_DECLARED
)

215 
__þockid_t
 
	tþockid_t
;

216 
	#__þockid_t_defšed


	)

217 
	#_CLOCKID_T_DECLARED


	)

220 #ià!
defšed
(
__tim”_t_defšed
è&& !defšed(
_TIMER_T_DECLARED
)

221 
__tim”_t
 
	ttim”_t
;

222 
	#__tim”_t_defšed


	)

223 
	#_TIMER_T_DECLARED


	)

226 #iâdeà
_USECONDS_T_DECLARED


227 
__u£cÚds_t
 
	tu£cÚds_t
;

228 
	#_USECONDS_T_DECLARED


	)

231 #iâdeà
_SUSECONDS_T_DECLARED


232 
__su£cÚds_t
 
	tsu£cÚds_t
;

233 
	#_SUSECONDS_T_DECLARED


	)

236 
__št64_t
 
	tsbštime_t
;

238 
	~<sys/ã©u»s.h
>

239 
	~<sys/_±h»adty³s.h
>

240 
	~<machše/ty³s.h
>

244 #undeà
__Ãed_š‰y³s


	@/usr/include/xlocale.h

3 #iâdef 
_XLOCALE_H


4 
	#_XLOCALE_H


	)

6 
	~<Ãwlib.h
>

7 
	~<sys/cÚfig.h
>

9 
	g__loÿË_t
;

10 
__loÿË_t
 *
	tloÿË_t
;

	@/usr/include/_newlib_version.h

3 #iâdeà
_NEWLIB_VERSION_H__


4 
	#_NEWLIB_VERSION_H__
 1

	)

6 
	#_NEWLIB_VERSION
 "2.5.0"

	)

7 
	#__NEWLIB__
 2

	)

8 
	#__NEWLIB_MINOR__
 5

	)

9 
	#__NEWLIB_PATCHLEVEL__
 0

	)

	@/usr/include/assert.h

5 #ifdeà
__ýlu¥lus


9 
	~"_ªsi.h
"

11 #undeà
as£¹


13 #ifdeà
NDEBUG


14 
	#as£¹
(
__e
è(()0)

	)

16 
	#as£¹
(
__e
è((__eè? ()0 : 
	`__as£¹_func
 (
__FILE__
, 
__LINE__
, \

17 
__ASSERT_FUNC
, #__e))

	)

19 #iâdeà
__ASSERT_FUNC


21 #ià
defšed
 
__ýlu¥lus
 && defšed 
__GNUC__


22 
	#__ASSERT_FUNC
 
__PRETTY_FUNCTION__


	)

25 #–ià
__STDC_VERSION__
 >= 199901L

26 
	#__ASSERT_FUNC
 
__func__


	)

29 #–ià
__GNUC__
 >= 2

30 
	#__ASSERT_FUNC
 
__FUNCTION__


	)

34 
	#__ASSERT_FUNC
 ((*è0)

	)

39 
_EXFUN
(
__as£¹
, (const *, , const *)

40 
_ATTRIBUTE
 ((
__nÜ‘uº__
)));

41 
_EXFUN
(
__as£¹_func
, (const *, , const *, const *)

42 
_ATTRIBUTE
 ((
__nÜ‘uº__
)));

44 #ià
__STDC_VERSION__
 >ð201112L && !
defšed
 
__ýlu¥lus


45 
	#¡©ic_as£¹
 
_Stic_as£¹


	)

48 #ifdeà
__ýlu¥lus


	@/usr/include/limits.h

9 #iâdeà
_LIMITS_H___


11 
	~<ã©u»s.h
>

12 
	~<b™s/wÜdsize.h
>

14 #iâdeà
_MACH_MACHLIMITS_H_


17 
	#_LIMITS_H___


	)

18 
	#_MACH_MACHLIMITS_H_


	)

24 #undeà
CHAR_BIT


25 
	#CHAR_BIT
 
__CHAR_BIT__


	)

28 #undeà
LONG_BIT


29 
	#LONG_BIT
 (
__SIZEOF_LONG__
 * 
__CHAR_BIT__
)

	)

32 #undeà
WORD_BIT


33 
	#WORD_BIT
 (
__SIZEOF_INT__
 * 
__CHAR_BIT__
)

	)

36 #iâdeà
MB_LEN_MAX


38 
	#MB_LEN_MAX
 8

	)

42 #undeà
SCHAR_MIN


43 
	#SCHAR_MIN
 (-128)

	)

44 #undeà
SCHAR_MAX


45 
	#SCHAR_MAX
 127

	)

48 #undeà
UCHAR_MAX


49 
	#UCHAR_MAX
 255

	)

52 #ifdeà
__CHAR_UNSIGNED__


53 #undeà
CHAR_MIN


54 
	#CHAR_MIN
 0

	)

55 #undeà
CHAR_MAX


56 
	#CHAR_MAX
 255

	)

58 #undeà
CHAR_MIN


59 
	#CHAR_MIN
 (-128)

	)

60 #undeà
CHAR_MAX


61 
	#CHAR_MAX
 127

	)

65 #undeà
SHRT_MIN


66 
	#SHRT_MIN
 (-32768)

	)

67 #undeà
SHRT_MAX


68 
	#SHRT_MAX
 32767

	)

71 #undeà
USHRT_MAX


72 
	#USHRT_MAX
 65535

	)

75 #iâdeà
__INT_MAX__


76 
	#__INT_MAX__
 2147483647

	)

78 #undeà
INT_MIN


79 
	#INT_MIN
 (-
INT_MAX
-1)

	)

80 #undeà
INT_MAX


81 
	#INT_MAX
 
__INT_MAX__


	)

84 #undeà
UINT_MAX


85 
	#UINT_MAX
 (
INT_MAX
 * 2U + 1)

	)

89 #iâdeà
__LONG_MAX__


90 #ià
__WORDSIZE
 == 64

91 
	#__LONG_MAX__
 9223372036854775807L

	)

93 
	#__LONG_MAX__
 2147483647L

	)

96 #undeà
LONG_MIN


97 
	#LONG_MIN
 (-
LONG_MAX
-1L)

	)

98 #undeà
LONG_MAX


99 
	#LONG_MAX
 
__LONG_MAX__


	)

102 #undeà
ULONG_MAX


103 
	#ULONG_MAX
 (
LONG_MAX
 * 2UL + 1)

	)

106 #iâdeà
__LONG_LONG_MAX__


107 
	#__LONG_LONG_MAX__
 9223372036854775807LL

	)

110 #ià
__GNU_VISIBLE


111 #undeà
LONG_LONG_MIN


112 
	#LONG_LONG_MIN
 (-
LONG_LONG_MAX
-1)

	)

113 #undeà
LONG_LONG_MAX


114 
	#LONG_LONG_MAX
 
__LONG_LONG_MAX__


	)

117 #undeà
ULONG_LONG_MAX


118 
	#ULONG_LONG_MAX
 (
LONG_LONG_MAX
 * 2ULL + 1)

	)

122 #undeà
LLONG_MIN


123 
	#LLONG_MIN
 (-
LLONG_MAX
-1)

	)

124 #undeà
LLONG_MAX


125 
	#LLONG_MAX
 
__LONG_LONG_MAX__


	)

128 #undeà
ULLONG_MAX


129 
	#ULLONG_MAX
 (
LLONG_MAX
 * 2ULL + 1)

	)

136 #undeà
SSIZE_MAX


137 #ià
__WORDSIZE
 == 64

138 
	#SSIZE_MAX
 (
__LONG_MAX__
)

	)

140 
	#SSIZE_MAX
 (
__INT_MAX__
)

	)

155 #undeà
AIO_LISTIO_MAX


160 #undeà
AIO_MAX


165 #undeà
AIO_PRIO_DELTA_MAX


171 #undeà
ARG_MAX


172 
	#ARG_MAX
 32000

	)

175 #undeà
ATEXIT_MAX


176 
	#ATEXIT_MAX
 32

	)

179 #undeà
CHILD_MAX


180 
	#CHILD_MAX
 256

	)

183 #undeà
DELAYTIMER_MAX


187 #undeà
HOST_NAME_MAX


188 
	#HOST_NAME_MAX
 255

	)

191 #undeà
IOV_MAX


192 
	#IOV_MAX
 1024

	)

195 #undeà
LOGIN_NAME_MAX


196 
	#LOGIN_NAME_MAX
 256

	)

199 #undeà
MQ_OPEN_MAX


200 
	#MQ_OPEN_MAX
 
OPEN_MAX


	)

203 #undeà
MQ_PRIO_MAX


204 
	#MQ_PRIO_MAX
 
INT_MAX


	)

210 #undeà
OPEN_MAX


211 
	#OPEN_MAX
 256

	)

214 #undeà
PAGESIZE


215 #undeà
PAGE_SIZE


216 
	#PAGESIZE
 65536

	)

217 
	#PAGE_SIZE
 
PAGESIZE


	)

226 #undeà
PTHREAD_DESTRUCTOR_ITERATIONS


227 
	#PTHREAD_DESTRUCTOR_ITERATIONS
 1

	)

231 #undeà
PTHREAD_KEYS_MAX


232 
	#PTHREAD_KEYS_MAX
 1024

	)

242 #undeà
PTHREAD_STACK_MIN


243 
	#PTHREAD_STACK_MIN
 65536

	)

247 #undeà
PTHREAD_THREADS_MAX


253 #undeà
RTSIG_MAX


254 #ià
__WORDSIZE
 == 64

255 
	#RTSIG_MAX
 33

	)

257 
	#RTSIG_MAX
 1

	)

262 #undeà
SEM_NSEMS_MAX


266 #undeà
SEM_VALUE_MAX


267 
	#SEM_VALUE_MAX
 1147483648

	)

271 #undeà
SIGQUEUE_MAX


272 
	#SIGQUEUE_MAX
 32

	)

276 #undeà
SS_REPL_MAX


280 #undeà
STREAM_MAX


281 
	#STREAM_MAX
 20

	)

284 #undeà
SYMLOOP_MAX


285 
	#SYMLOOP_MAX
 10

	)

288 #undeà
TIMER_MAX


289 
	#TIMER_MAX
 32

	)

292 #undeà
TRACE_EVENT_NAME_MAX


297 #undeà
TRACE_NAME_MAX


302 #undeà
TRACE_SYS_MAX


308 #undeà
TRACE_USER_EVENT_MAX


312 #undeà
TTY_NAME_MAX


313 
	#TTY_NAME_MAX
 32

	)

316 #undeà
TZNAME_MAX


323 #undeà
FILESIZEBITS


324 
	#FILESIZEBITS
 64

	)

327 #undeà
LINK_MAX


328 
	#LINK_MAX
 1024

	)

331 #undeà
MAX_CANON


332 
	#MAX_CANON
 255

	)

335 #undeà
MAX_INPUT


336 
	#MAX_INPUT
 255

	)

339 #undeà
NAME_MAX


340 
	#NAME_MAX
 255

	)

346 #undeà
PATH_MAX


347 
	#PATH_MAX
 4096

	)

351 #undeà
PIPE_BUF


352 
	#PIPE_BUF
 4096

	)

356 #undeà
POSIX_ALLOC_SIZE_MIN


362 #undeà
POSIX_REC_INCR_XFER_SIZE


366 #undeà
POSIX_REC_MAX_XFER_SIZE


370 #undeà
POSIX_REC_MIN_XFER_SIZE


374 #undeà
POSIX_REC_XFER_ALIGN


378 #undeà
SYMLINK_MAX


379 
	#SYMLINK_MAX
 (
PATH_MAX
 - 1)

	)

385 #undeà
BC_BASE_MAX


386 
	#BC_BASE_MAX
 99

	)

389 #undeà
BC_DIM_MAX


390 
	#BC_DIM_MAX
 2048

	)

393 #undeà
BC_SCALE_MAX


394 
	#BC_SCALE_MAX
 99

	)

397 #undeà
BC_STRING_MAX


398 
	#BC_STRING_MAX
 1000

	)

401 #undeà
CHARCLASS_NAME_MAX


410 #undeà
COLL_WEIGHTS_MAX


415 #undeà
EXPR_NEST_MAX


416 
	#EXPR_NEST_MAX
 32

	)

419 #undeà
LINE_MAX


420 
	#LINE_MAX
 2048

	)

424 #undeà
NGROUPS_MAX


425 
	#NGROUPS_MAX
 1024

	)

429 #undeà
RE_DUP_MAX


430 
	#RE_DUP_MAX
 255

	)

440 
	#_POSIX_CLOCKRES_MIN
 20000000

	)

444 
	#_POSIX_AIO_LISTIO_MAX
 2

	)

445 
	#_POSIX_AIO_MAX
 1

	)

446 
	#_POSIX_ARG_MAX
 4096

	)

447 
	#_POSIX_CHILD_MAX
 25

	)

448 
	#_POSIX_DELAYTIMER_MAX
 32

	)

449 
	#_POSIX_HOST_NAME_MAX
 255

	)

450 
	#_POSIX_LINK_MAX
 8

	)

451 
	#_POSIX_LOGIN_NAME_MAX
 9

	)

452 
	#_POSIX_MAX_CANON
 255

	)

453 
	#_POSIX_MAX_INPUT
 255

	)

454 
	#_POSIX_MQ_OPEN_MAX
 8

	)

455 
	#_POSIX_MQ_PRIO_MAX
 32

	)

456 
	#_POSIX_NAME_MAX
 14

	)

457 
	#_POSIX_NGROUPS_MAX
 8

	)

458 
	#_POSIX_OPEN_MAX
 20

	)

459 
	#_POSIX_PATH_MAX
 256

	)

460 
	#_POSIX_PIPE_BUF
 512

	)

461 
	#_POSIX_RE_DUP_MAX
 255

	)

462 
	#_POSIX_RTSIG_MAX
 8

	)

463 
	#_POSIX_SEM_NSEMS_MAX
 256

	)

464 
	#_POSIX_SEM_VALUE_MAX
 32767

	)

465 
	#_POSIX_SIGQUEUE_MAX
 32

	)

466 
	#_POSIX_SSIZE_MAX
 32767

	)

467 
	#_POSIX_STREAM_MAX
 8

	)

468 
	#_POSIX_SS_REPL_MAX
 4

	)

469 
	#_POSIX_SYMLINK_MAX
 255

	)

470 
	#_POSIX_SYMLOOP_MAX
 8

	)

471 
	#_POSIX_THREAD_DESTRUCTOR_ITERATIONS
 4

	)

472 
	#_POSIX_THREAD_KEYS_MAX
 128

	)

473 
	#_POSIX_THREAD_THREADS_MAX
 64

	)

474 
	#_POSIX_TIMER_MAX
 32

	)

475 
	#_POSIX_TRACE_EVENT_NAME_MAX
 30

	)

476 
	#_POSIX_TRACE_NAME_MAX
 8

	)

477 
	#_POSIX_TRACE_SYS_MAX
 8

	)

478 
	#_POSIX_TRACE_USER_EVENT_MAX
 32

	)

479 
	#_POSIX_TTY_NAME_MAX
 9

	)

480 
	#_POSIX_TZNAME_MAX
 6

	)

482 
	#_POSIX2_BC_BASE_MAX
 99

	)

483 
	#_POSIX2_BC_DIM_MAX
 2048

	)

484 
	#_POSIX2_BC_SCALE_MAX
 99

	)

485 
	#_POSIX2_BC_STRING_MAX
 1000

	)

486 
	#_POSIX2_COLL_WEIGHTS_MAX
 2

	)

487 
	#_POSIX2_EXPR_NEST_MAX
 32

	)

488 
	#_POSIX2_LINE_MAX
 2048

	)

489 
	#_POSIX2_RE_DUP_MAX
 255

	)

491 
	#_XOPEN_IOV_MAX
 16

	)

492 
	#_XOPEN_NAME_MAX
 255

	)

493 
	#_XOPEN_PATH_MAX
 1024

	)

497 
	#NL_ARGMAX
 9

	)

498 
	#NL_LANGMAX
 14

	)

499 
	#NL_MSGMAX
 32767

	)

500 
	#NL_NMAX
 
INT_MAX


	)

501 
	#NL_SETMAX
 255

	)

502 
	#NL_TEXTMAX
 
_POSIX2_LINE_MAX


	)

505 #undeà
NZERO


506 
	#NZERO
 20

	)

	@/usr/include/machine/_types.h

3 #iâdeà
_MACHINE__TYPES_H


4 
	#_MACHINE__TYPES_H


	)

6 
	~<machše/_deçuÉ_ty³s.h
>

8 #ià
defšed
 (
__INSIDE_CYGWIN__
è|| defšed (
_COMPILING_NEWLIB
)

9 
__št32_t
 
	t__blkút32_t
;

10 
__št16_t
 
	t__dev16_t
;

11 
__ušt16_t
 
	t__uid16_t
;

12 
__ušt16_t
 
	t__gid16_t
;

13 
__ušt32_t
 
	t__šo32_t
;

16 
	#__machše_blkút_t_defšed


	)

17 
__št64_t
 
	t__blkút_t
;

19 
	#__machše_blksize_t_defšed


	)

20 
__št32_t
 
	t__blksize_t
;

22 
	#__machše_dev_t_defšed


	)

23 
__ušt32_t
 
	t__dev_t
;

25 
	#__machše_fsblkút_t_defšed


	)

27 
	t__fsblkút_t
;

29 
	#__machše_fsfžút_t_defšed


	)

31 
	t__fsfžút_t
;

33 
	#__machše_uid_t_defšed


	)

34 
__ušt32_t
 
	t__uid_t
;

36 
	#__machše_gid_t_defšed


	)

37 
__ušt32_t
 
	t__gid_t
;

39 
	#__machše_šo_t_defšed


	)

40 
__ušt64_t
 
	t__šo_t
;

42 
	#__machše_key_t_defšed


	)

43 
	t__key_t
;

45 
	#__machše_§_çmžy_t_defšed


	)

46 
__ušt16_t
 
	t__§_çmžy_t
;

49 
	#__machše_sockËn_t_defšed


	)

50 
	t__sockËn_t
;

	@/usr/include/machine/endian.h

1 #iâdeà
__MACHINE_ENDIAN_H__


2 
	#__MACHINE_ENDIAN_H__


	)

4 
	~<sys/cdefs.h
>

5 
	~<sys/_ty³s.h
>

6 
	~<machše/_’dŸn.h
>

8 #ià
_BYTE_ORDER
 =ð
_LITTLE_ENDIAN


9 
	#_QUAD_HIGHWORD
 1

	)

10 
	#_QUAD_LOWWORD
 0

	)

12 
	#_QUAD_HIGHWORD
 0

	)

13 
	#_QUAD_LOWWORD
 1

	)

16 #ià
__BSD_VISIBLE


17 
	#LITTLE_ENDIAN
 
_LITTLE_ENDIAN


	)

18 
	#BIG_ENDIAN
 
_BIG_ENDIAN


	)

19 
	#PDP_ENDIAN
 
_PDP_ENDIAN


	)

20 
	#BYTE_ORDER
 
_BYTE_ORDER


	)

23 #ifdeà
__GNUC__


24 
	#__bsw­16
(
_x
è
	`__bužtš_bsw­16
(_x)

	)

25 
	#__bsw­32
(
_x
è
	`__bužtš_bsw­32
(_x)

	)

26 
	#__bsw­64
(
_x
è
	`__bužtš_bsw­64
(_x)

	)

28 
__šlše
 
__ušt16_t


29 
	$__bsw­16
(
__ušt16_t
 
_x
)

32  ((
__ušt16_t
)((
_x
 >> 8) | ((_x << 8) & 0xff00)));

33 
	}
}

35 
__šlše
 
__ušt32_t


36 
	$__bsw­32
(
__ušt32_t
 
_x
)

39  ((
__ušt32_t
)((
_x
 >> 24) | ((_x >> 8) & 0xff00) |

40 ((
_x
 << 8) & 0xff0000) | ((_x << 24) & 0xff000000)));

41 
	}
}

43 
__šlše
 
__ušt64_t


44 
	$__bsw­64
(
__ušt64_t
 
_x
)

47  ((
__ušt64_t
)((
_x
 >> 56) | ((_x >> 40) & 0xff00) |

48 ((
_x
 >> 24) & 0xff0000) | ((_x >> 8) & 0xff000000) |

49 ((
_x
 << 8è& ((
__ušt64_t
)0xff << 32)) |

50 ((
_x
 << 24è& ((
__ušt64_t
)0xff << 40)) |

51 ((
_x
 << 40è& ((
__ušt64_t
)0xff << 48)) | ((_x << 56))));

52 
	}
}

55 #iâdeà
__machše_ho¡_to_äom_ÃtwÜk_defšed


56 #ià
_BYTE_ORDER
 =ð
_LITTLE_ENDIAN


57 
	#__htÚl
(
_x
è
	`__bsw­32
(_x)

	)

58 
	#__htÚs
(
_x
è
	`__bsw­16
(_x)

	)

59 
	#__Áohl
(
_x
è
	`__bsw­32
(_x)

	)

60 
	#__Áohs
(
_x
è
	`__bsw­16
(_x)

	)

62 
	#__htÚl
(
_x
è((
__ušt32_t
)(_x))

	)

63 
	#__htÚs
(
_x
è((
__ušt16_t
)(_x))

	)

64 
	#__Áohl
(
_x
è((
__ušt32_t
)(_x))

	)

65 
	#__Áohs
(
_x
è((
__ušt16_t
)(_x))

	)

	@/usr/include/machine/types.h

10 #iâdeà
_SYS_TYPES_H


14 #ifdeà
__ýlu¥lus


19 
	~<’dŸn.h
>

20 
	~<b™s/wÜdsize.h
>

21 
	~<sys/_time¥ec.h
>

23 #iâdeà
__time¥ec_t_defšed


24 
	#__time¥ec_t_defšed


	)

25 
time¥ec
 
	ttime¥ec_t
;

28 #iâdeà
__time¡ruc_t_defšed


29 
	#__time¡ruc_t_defšed


	)

30 
time¥ec
 
	ttime¡ruc_t
;

33 
__loff_t
 
	tloff_t
;

35 #ià
defšed
 (
__INSIDE_CYGWIN__
è&& !defšed (
__x86_64__
)

36 
	s__æock32
 {

37 
l_ty³
;

38 
l_wh’û
;

39 
_off_t
 
l_¡¬t
;

40 
_off_t
 
l_Ën
;

41 
l_pid
;

42 
l_xxx
;

46 
	sæock
 {

47 
l_ty³
;

48 
l_wh’û
;

49 
off_t
 
l_¡¬t
;

50 
off_t
 
l_Ën
;

51 
pid_t
 
l_pid
;

54 #iâdeà
__BIT_TYPES_DEFINED


55 
	#__BIT_TYPES_DEFINED__
 1

	)

57 #iâdeà
__vm_off£t_t_defšed


58 
	#__vm_off£t_t_defšed


	)

59 
	tvm_off£t_t
;

62 #iâdeà
__vm_size_t_defšed


63 
	#__vm_size_t_defšed


	)

64 
	tvm_size_t
;

67 #iâdeà
__vm_objeù_t_defšed


68 
	#__vm_objeù_t_defšed


	)

69 *
	tvm_objeù_t
;

72 #iâdeà
__addr_t_defšed


73 
	#__addr_t_defšed


	)

74 *
	taddr_t
;

80 
	~<sys/sysmaüos.h
>

82 #ifdeà
__ýlu¥lus


	@/usr/include/newlib.h

6 #iâdeà
__NEWLIB_H__


8 
	#__NEWLIB_H__
 1

	)

14 
	~<_Ãwlib_v”siÚ.h
>

18 
	#_WANT_IO_C99_FORMATS
 1

	)

21 
	#_WANT_IO_LONG_LONG
 1

	)

27 
	#_WANT_IO_LONG_DOUBLE
 1

	)

30 
	#_WANT_IO_POS_ARGS
 1

	)

37 
	#_MB_CAPABLE
 1

	)

40 
	#_MB_LEN_MAX
 8

	)

54 
	#_ATEXIT_DYNAMIC_ALLOC
 1

	)

57 
	#_HAVE_LONG_DOUBLE
 1

	)

60 
	#_HAVE_CC_INHIBIT_LOOP_TO_LIBCALL
 1

	)

66 
	#_FVWRITE_IN_STREAMIO
 1

	)

69 
	#_FSEEK_OPTIMIZATION
 1

	)

72 
	#_WIDE_ORIENT
 1

	)

75 
	#_UNBUF_STREAM_OPT
 1

	)

	@/usr/include/sys/_pthreadtypes.h

10 #iâdeà
_SYS__PTHREADTYPES_H_


11 
	#_SYS__PTHREADTYPES_H_


	)

13 #ià!
defšed
(
__INSIDE_CYGWIN__
è|| !defšed(
__ýlu¥lus
)

15 
	s__±h»ad_t
 {
	m__dummy
;} *
	t±h»ad_t
;

16 
	s__±h»ad_mu‹x_t
 {
	m__dummy
;} *
	t±h»ad_mu‹x_t
;

18 
	s__±h»ad_key_t
 {
	m__dummy
;} *
	t±h»ad_key_t
;

19 
	s__±h»ad_©Œ_t
 {
	m__dummy
;} *
	t±h»ad_©Œ_t
;

20 
	s__±h»ad_mu‹x©Œ_t
 {
	m__dummy
;} *
	t±h»ad_mu‹x©Œ_t
;

21 
	s__±h»ad_cÚd©Œ_t
 {
	m__dummy
;} *
	t±h»ad_cÚd©Œ_t
;

22 
	s__±h»ad_cÚd_t
 {
	m__dummy
;} *
	t±h»ad_cÚd_t
;

23 
	s__±h»ad_b¬r›¿‰r_t
 {
	m__dummy
;} *
	t±h»ad_b¬r›¿‰r_t
;

24 
	s__±h»ad_b¬r›r_t
 {
	m__dummy
;} *
	t±h»ad_b¬r›r_t
;

29 
±h»ad_mu‹x_t
 
	mmu‹x
;

30 
	m¡©e
;

32 
	t±h»ad_Úû_t
;

33 
	s__±h»ad_¥šlock_t
 {
	m__dummy
;} *
	t±h»ad_¥šlock_t
;

34 
	s__±h»ad_rwlock_t
 {
	m__dummy
;} *
	t±h»ad_rwlock_t
;

35 
	s__±h»ad_rwlock©Œ_t
 {
	m__dummy
;} *
	t±h»ad_rwlock©Œ_t
;

41 
þass
 
	t±h»ad
 *
	t±h»ad_t
;

42 
þass
 
	t±h»ad_mu‹x
 *
	t±h»ad_mu‹x_t
;

43 
þass
 
	t±h»ad_key
 *
	t±h»ad_key_t
;

44 
þass
 
	t±h»ad_©Œ
 *
	t±h»ad_©Œ_t
;

45 
þass
 
	t±h»ad_mu‹x©Œ
 *
	t±h»ad_mu‹x©Œ_t
;

46 
þass
 
	t±h»ad_cÚd©Œ
 *
	t±h»ad_cÚd©Œ_t
;

47 
þass
 
	t±h»ad_cÚd
 *
	t±h»ad_cÚd_t
;

48 
þass
 
	t±h»ad_b¬r›r
 *
	t±h»ad_b¬r›r_t
;

49 
þass
 
	t±h»ad_b¬r›¿‰r
 *
	t±h»ad_b¬r›¿‰r_t
;

50 
þass
 
	t±h»ad_Úû
 
	t±h»ad_Úû_t
;

51 
þass
 
	t±h»ad_¥šlock
 *
	t±h»ad_¥šlock_t
;

52 
þass
 
	t±h»ad_rwlock
 *
	t±h»ad_rwlock_t
;

53 
þass
 
	t±h»ad_rwlock©Œ
 *
	t±h»ad_rwlock©Œ_t
;

56 
þass
 
	t£m­hÜe
 *
	t£m_t
;

	@/usr/include/sys/_types.h

19 #iâdef 
_SYS__TYPES_H


20 
	#_SYS__TYPES_H


	)

22 
	~<Ãwlib.h
>

23 
	~<sys/cÚfig.h
>

24 
	~<machše/_ty³s.h
>

25 
	~<sys/lock.h
>

27 #iâdeà
__machše_blkút_t_defšed


28 
	t__blkút_t
;

31 #iâdeà
__machše_blksize_t_defšed


32 
	t__blksize_t
;

35 #iâdeà
__machše_fsblkút_t_defšed


36 
__ušt64_t
 
	t__fsblkút_t
;

39 #iâdeà
__machše_fsfžút_t_defšed


40 
__ušt32_t
 
	t__fsfžút_t
;

43 #iâdeà
__machše_off_t_defšed


44 
	t_off_t
;

47 #ià
defšed
(
__XMK__
)

48 sigÃd 
	t__pid_t
;

50 
	t__pid_t
;

53 #iâdeà
__machše_dev_t_defšed


54 
	t__dev_t
;

57 #iâdeà
__machše_uid_t_defšed


58 
	t__uid_t
;

60 #iâdeà
__machše_gid_t_defšed


61 
	t__gid_t
;

64 #iâdeà
__machše_id_t_defšed


65 
__ušt32_t
 
	t__id_t
;

68 #iâdeà
__machše_šo_t_defšed


69 #ià(
defšed
(
__i386__
è&& (defšed(
GO32
è|| defšed(
__MSDOS__
))) || \

70 
defšed
(
__¥¬c__
è|| 
	$defšed
(
__SPU__
)

71 
	t__šo_t
;

73 
	t__šo_t
;

77 #iâdeà
__machše_mode_t_defšed


78 #ià
	`defšed
(
__i386__
è&& (defšed(
GO32
è|| defšed(
__MSDOS__
))

79 
	t__mode_t
;

81 #ià
	`defšed
(
__¥¬c__
è&& !defšed(
__¥¬c_v9__
)

82 #ifdeà
__svr4__


83 
	t__mode_t
;

85 
	t__mode_t
;

88 
__ušt32_t
 
	t__mode_t
;

93 #iâdeà
__machše_off64_t_defšed


94 
__ex‹nsiÚ__
 
	t_off64_t
;

97 #ià
	`defšed
(
__CYGWIN__
è&& !defšed(
__LP64__
)

98 
_off64_t
 
	t__off_t
;

100 
_off_t
 
	t__off_t
;

103 
_off64_t
 
	t__loff_t
;

105 #iâdeà
__machše_key_t_defšed


106 
	t__key_t
;

113 #iâdeà
__machše_åos_t_defšed


114 
	t_åos_t
;

118 #ifdeà
__LARGE64_FILES


119 #iâdeà
__machše_åos64_t_defšed


120 
_off64_t
 
	t_åos64_t
;

125 #undeà
__size_t


127 #iâdeà
__machše_size_t_defšed


128 #ifdeà
__SIZE_TYPE__


129 
__SIZE_TYPE__
 
	t__size_t
;

131 #ià
	`defšed
(
__INT_MAX__
) && __INT_MAX__ == 2147483647

132 
	t__size_t
;

134 
	t__size_t
;

139 #iâdeà
__machše_ssize_t_defšed


140 #ifdeà
__SIZE_TYPE__


144 sigÃd

	)

145 
__SIZE_TYPE__
 
	t_ssize_t
;

148 #ià
	`defšed
(
__INT_MAX__
) && __INT_MAX__ == 2147483647

149 
	t_ssize_t
;

151 
	t_ssize_t
;

156 
_ssize_t
 
	t__ssize_t
;

158 
	#__Ãed_wšt_t


	)

159 
	~<¡ddef.h
>

161 #iâdeà
__machše_mb¡©e_t_defšed


165 
__couÁ
;

168 
wšt_t
 
__wch
;

169 
__wchb
[4];

170 } 
__v®ue
;

171 } 
	t_mb¡©e_t
;

174 #iâdeà
__machše_æock_t_defšed


175 
_LOCK_RECURSIVE_T
 
	t_æock_t
;

178 #iâdeà
__machše_icÚv_t_defšed


180 *
	t_icÚv_t
;

183 #iâdeà
__machše_þock_t_defšed


184 
	#_CLOCK_T_
 

	)

187 
_CLOCK_T_
 
	t__þock_t
;

189 
	#_TIME_T_
 

	)

190 
_TIME_T_
 
	t__time_t
;

192 
	#_CLOCKID_T_
 

	)

193 
_CLOCKID_T_
 
	t__þockid_t
;

195 
	#_TIMER_T_
 

	)

196 
_TIMER_T_
 
	t__tim”_t
;

198 #iâdeà
__machše_§_çmžy_t_defšed


199 
__ušt8_t
 
	t__§_çmžy_t
;

202 #iâdeà
__machše_sockËn_t_defšed


203 
__ušt32_t
 
	t__sockËn_t
;

206 
	t__Æšk_t
;

207 
	t__su£cÚds_t
;

208 
	t__u£cÚds_t
;

210 #ifdeà
__GNUCLIKE_BUILTIN_VARARGS


211 
__bužtš_va_li¡
 
	t__va_li¡
;

213 * 
	t__va_li¡
;

	@/usr/include/sys/config.h

1 #iâdeà
__SYS_CONFIG_H__


2 
	#__SYS_CONFIG_H__


	)

4 
	~<machše/›“å.h
>

5 
	~<sys/ã©u»s.h
>

7 #ifdeà
__¯rch64__


8 
	#MALLOC_ALIGNMENT
 16

	)

12 #ià
defšed
(
__H8500__
è|| defšed(
__W65__
)

13 
	#__SMALL_BITFIELDS


	)

16 
	#H8300
 1

	)

20 #ià
defšed
(
__Z8001__
è|| defšed(
__Z8002__
è|| defšed(
__H8500__
è|| defšed(
__W65__
è|| defšed (
__mn10200__
è|| defšed (
__AVR__
)

22 #undeà
INT_MAX


23 #undeà
UINT_MAX


24 
	#INT_MAX
 32767

	)

25 
	#UINT_MAX
 65535

	)

28 #ià
defšed
 (
__H8300__
è|| defšed (
__H8300H__
è|| defšed(
__H8300S__
è|| defšed (
__H8300SX__
)

29 
	#__SMALL_BITFIELDS


	)

30 
	#H8300
 1

	)

31 #undeà
INT_MAX


32 #undeà
UINT_MAX


33 
	#INT_MAX
 
__INT_MAX__


	)

34 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

37 #ià(
defšed
(
__CR16__
è|| defšed(
__CR16C__
è||defšed(
__CR16CP__
))

38 #iâdeà
__INT32__


39 
	#__SMALL_BITFIELDS


	)

40 #undeà
INT_MAX


41 #undeà
UINT_MAX


42 
	#INT_MAX
 32767

	)

43 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

45 #undeà
INT_MAX


46 #undeà
UINT_MAX


47 
	#INT_MAX
 2147483647

	)

48 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

53 #ià
defšed
 (
__xc16x__
è|| defšed (
__xc16xL__
è|| defšed (
__xc16xS__
)

54 
	#__SMALL_BITFIELDS


	)

57 #ifdeà
__W65__


58 
	#__SMALL_BITFIELDS


	)

61 #ià
defšed
(
__D10V__
)

62 
	#__SMALL_BITFIELDS


	)

63 #undeà
INT_MAX


64 #undeà
UINT_MAX


65 
	#INT_MAX
 
__INT_MAX__


	)

66 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

67 
	#_POINTER_INT
 

	)

70 #ià
defšed
(
__mc68hc11__
è|| defšed(
__mc68hc12__
è|| defšed(
__mc68hc1x__
)

71 #undeà
INT_MAX


72 #undeà
UINT_MAX


73 
	#INT_MAX
 
__INT_MAX__


	)

74 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

75 
	#_POINTER_INT
 

	)

78 #ià
defšed
(
__m68k__
è|| defšed(
__mc68000__
è|| defšed(
__riscv
)

79 
	#_READ_WRITE_RETURN_TYPE
 
_ssize_t


	)

82 #ifdeà
___AM29K__


83 
	#_FLOAT_RET
 

	)

86 #ifdeà
__i386__


87 #iâdeà
__unix__


89 
	#_FLOAT_RET
 

	)

91 #ià
defšed
(
__lšux__
è|| defšed(
__RDOS__
)

93 
	#__DYNAMIC_REENT__


	)

94 
	#HAVE_GETDATE


	)

95 
	#_READ_WRITE_RETURN_TYPE
 
_ssize_t


	)

96 
	#__LARGE64_FILES
 1

	)

98 
	#_LARGEFILE64_SOURCE
 1

	)

102 #ifdeà
__mn10200__


103 
	#__SMALL_BITFIELDS


	)

106 #ifdeà
__AVR__


107 
	#__SMALL_BITFIELDS


	)

108 
	#_POINTER_INT
 

	)

111 #ifdeà
__v850


112 
	#__ATTRIBUTE_IMPURE_PTR__
 
	`__©Œibu‹__
((
__sda__
))

	)

116 #ià
defšed
(
__PPC__
)

117 #ià
defšed
(
_CALL_SYSV
)

118 
	#__ATTRIBUTE_IMPURE_PTR__
 
	`__©Œibu‹__
((
	`__£ùiÚ__
(".sd©a")))

	)

120 #ifdeà
__SPE__


121 
	#_LONG_DOUBLE
 

	)

126 #ià
defšed
 (
__MICROBLAZE__
)

127 #iâdeà
_REENT_SMALL


128 
	#_REENT_SMALL


	)

131 #ifdeà
__XMK__


132 
	#_UNIX98_THREAD_MUTEX_ATTRIBUTES


	)

136 #ià
defšed
(
__ms__
è&& !defšed(
__¹ems__
)

137 
	#__ATTRIBUTE_IMPURE_PTR__
 
	`__©Œibu‹__
((
	`__£ùiÚ__
(".sd©a")))

	)

140 #ifdeà
__x¡Ümy16__


141 
	#__SMALL_BITFIELDS


	)

142 #undeà
INT_MAX


143 #undeà
UINT_MAX


144 
	#INT_MAX
 
__INT_MAX__


	)

145 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

146 
	#MALLOC_ALIGNMENT
 8

	)

147 
	#_POINTER_INT
 

	)

148 
	#__BUFSIZ__
 16

	)

149 
	#_REENT_SMALL


	)

152 #ià
defšed
 
__MSP430__


153 #iâdeà
_REENT_SMALL


154 
	#_REENT_SMALL


	)

157 
	#__BUFSIZ__
 256

	)

158 
	#__SMALL_BITFIELDS


	)

160 #ifdeà
__MSP430X_LARGE__


161 
	#_POINTER_INT
 

	)

163 
	#_POINTER_INT
 

	)

167 #ifdeà
__m32c__


168 
	#__SMALL_BITFIELDS


	)

169 #undeà
INT_MAX


170 #undeà
UINT_MAX


171 
	#INT_MAX
 
__INT_MAX__


	)

172 
	#UINT_MAX
 (
__INT_MAX__
 * 2U + 1)

	)

173 
	#MALLOC_ALIGNMENT
 8

	)

174 #ià
defšed
(
__r8c_ýu__
è|| defšed(
__m16c_ýu__
)

175 
	#_POINTER_INT
 

	)

177 
	#_POINTER_INT
 

	)

179 
	#__BUFSIZ__
 16

	)

180 
	#_REENT_SMALL


	)

183 #ifdeà
__SPU__


184 
	#MALLOC_ALIGNMENT
 16

	)

185 
	#__CUSTOM_FILE_IO__


	)

188 #ià
defšed
(
__Ü1k__
è|| defšed(
__Ü1knd__
)

189 
	#__DYNAMIC_REENT__


	)

197 #iâdeà
__INT_MAX__


198 #ifdeà
INT_MAX


199 
	#__INT_MAX__
 
INT_MAX


	)

201 
	#__INT_MAX__
 2147483647

	)

205 #iâdeà
__LONG_MAX__


206 #ifdeà
LONG_MAX


207 
	#__LONG_MAX__
 
LONG_MAX


	)

209 #ià
defšed
 (
__®pha__
è|| (defšed (
__¥¬c__
è&& defšed(
__¬ch64__
)) \

210 || 
	$defšed
 (
__¥¬cv9
)

211 
	#__LONG_MAX__
 9223372036854775807L

	)

213 
	#__LONG_MAX__
 2147483647L

	)

219 #iâdeà
_POINTER_INT


220 
	#_POINTER_INT
 

	)

223 #ifdeà
__äv__


224 
	#__ATTRIBUTE_IMPURE_PTR__
 
	`__©Œibu‹__
((
	`__£ùiÚ__
(".sd©a")))

	)

226 #undeà
__RAND_MAX


227 #ià
__INT_MAX__
 == 32767

228 
	#__RAND_MAX
 32767

	)

230 
	#__RAND_MAX
 0x7fffffff

	)

233 #ià
	`defšed
(
__CYGWIN__
)

234 
	~<cygwš/cÚfig.h
>

237 #ià
	`defšed
(
__¹ems__
)

238 
	#__FILENAME_MAX__
 255

	)

239 
	#_READ_WRITE_RETURN_TYPE
 
_ssize_t


	)

240 
	#__DYNAMIC_REENT__


	)

241 
	#_REENT_GLOBAL_ATEXIT


	)

242 
	#_REENT_GLOBAL_STDIO_STREAMS


	)

245 #iâdeà
__EXPORT


246 
	#__EXPORT


	)

249 #iâdeà
__IMPORT


250 
	#__IMPORT


	)

256 #iâdeà
_READ_WRITE_RETURN_TYPE


257 
	#_READ_WRITE_RETURN_TYPE
 

	)

262 #iâdeà
_READ_WRITE_BUFSIZE_TYPE


263 
	#_READ_WRITE_BUFSIZE_TYPE
 

	)

266 #iâdeà
__WCHAR_MAX__


267 #ià
__INT_MAX__
 =ð32767 || 
	`defšed
 (
_WIN32
)

268 
	#__WCHAR_MAX__
 0xffffu

	)

274 #ifdeà
_WANT_REENT_SMALL


275 #iâdeà
_REENT_SMALL


276 
	#_REENT_SMALL


	)

280 #ifdeà
_WANT_REENT_GLOBAL_STDIO_STREAMS


281 #iâdeà
_REENT_GLOBAL_STDIO_STREAMS


282 
	#_REENT_GLOBAL_STDIO_STREAMS


	)

289 #ifdeà
_MB_EXTENDED_CHARSETS_ALL


290 
	#_MB_EXTENDED_CHARSETS_ISO
 1

	)

291 
	#_MB_EXTENDED_CHARSETS_WINDOWS
 1

	)

	@/usr/include/sys/custom_file.h

1 #”rÜ 
Sy¡em
-
¥ecific
 
cu¡om_fže
.
h
 
is
 
missšg
.

	@/usr/include/sys/lock.h

9 #iâdeà
_SYS_LOCK_H_


10 
	#_SYS_LOCK_H_


	)

12 *
	t_LOCK_T
;

13 
	#_LOCK_RECURSIVE_T
 
_LOCK_T


	)

19 
	#_LOCK_T_RECURSIVE_INITIALIZER
 ((
_LOCK_T
)18)

	)

20 
	#_LOCK_T_INITIALIZER
 ((
_LOCK_T
)19)

	)

22 
	#__LOCK_INIT
(
CLASS
,
NAME
) \

23 
CLASS
 
_LOCK_T
 
NAME
 = 
_LOCK_T_INITIALIZER
;

	)

24 
	#__LOCK_INIT_RECURSIVE
(
CLASS
,
NAME
) \

25 
CLASS
 
_LOCK_T
 
NAME
 = 
_LOCK_T_RECURSIVE_INITIALIZER
;

	)

27 
	#__lock_š™
(
__lock
è
	`__cygwš_lock_š™
(&__lock)

	)

28 
	#__lock_š™_»cursive
(
__lock
è
	`__cygwš_lock_š™_»cursive
(&__lock)

	)

29 
	#__lock_þo£
(
__lock
è
	`__cygwš_lock_fši
(&__lock)

	)

30 
	#__lock_þo£_»cursive
(
__lock
è
	`__cygwš_lock_fši
(&__lock)

	)

31 
	#__lock_acquœe
(
__lock
è
	`__cygwš_lock_lock
(&__lock)

	)

32 
	#__lock_acquœe_»cursive
(
__lock
è
	`__cygwš_lock_lock
(&__lock)

	)

33 
	#__lock_Œy_acquœe
(
lock
è
	`__cygwš_lock_Œylock
(&
__lock
)

	)

34 
	#__lock_Œy_acquœe_»cursive
(
lock
è
	`__cygwš_lock_Œylock
(&
__lock
)

	)

35 
	#__lock_»Ëa£
(
__lock
è
	`__cygwš_lock_uÆock
(&__lock)

	)

36 
	#__lock_»Ëa£_»cursive
(
__lock
è
	`__cygwš_lock_uÆock
(&__lock)

	)

38 #ifdeà
__ýlu¥lus


42 
__cygwš_lock_š™
(
_LOCK_T
 *);

43 
__cygwš_lock_š™_»cursive
(
_LOCK_T
 *);

44 
__cygwš_lock_fši
(
_LOCK_T
 *);

45 
__cygwš_lock_lock
(
_LOCK_T
 *);

46 
__cygwš_lock_Œylock
(
_LOCK_T
 *);

47 
__cygwš_lock_uÆock
(
_LOCK_T
 *);

48 #ifdeà
__ýlu¥lus


	@/usr/include/sys/select.h

12 #iâdeà
_SYS_SELECT_H


13 
	#_SYS_SELECT_H


	)

22 #ià!(
defšed
 (
_WINSOCK_H
è|| defšed (
_WINSOCKAPI_
è|| defšed (
__USE_W32_SOCKETS
))

24 
	~<sys/cdefs.h
>

25 
	~<sys/_sig£t.h
>

26 
	~<sys/_timev®.h
>

27 
	~<sys/time¥ec.h
>

29 #ià!
defšed
(
_SIGSET_T_DECLARED
)

30 
	#_SIGSET_T_DECLARED


	)

31 
__sig£t_t
 
	tsig£t_t
;

34 
	#_SYS_TYPES_FD_SET


	)

41 #iâdef 
FD_SETSIZE


42 
	#FD_SETSIZE
 64

	)

45 
	tfd_mask
;

46 
	#NFDBITS
 ( (
fd_mask
è* 8è

	)

47 #iâdef 
_howmªy


48 
	#_howmªy
(
x
,
y
è(((x)+((y)-1))/(y))

	)

53 
	s_ty³s_fd_£t
 {

54 
fd_mask
 
	mfds_b™s
[
_howmªy
(
FD_SETSIZE
, 
NFDBITS
)];

55 } 
	t_ty³s_fd_£t
;

57 
	#fd_£t
 
_ty³s_fd_£t


	)

59 
	#FD_SET
(
n
, 
p
è(Õ)->
fds_b™s
[Ò)/
NFDBITS
] |ð(1L << (Òè% NFDBITS)))

	)

60 
	#FD_CLR
(
n
, 
p
è(Õ)->
fds_b™s
[Ò)/
NFDBITS
] &ð~(1L << (Òè% NFDBITS)))

	)

61 
	#FD_ISSET
(
n
, 
p
è(Õ)->
fds_b™s
[Ò)/
NFDBITS
] & (1L << (Òè% NFDBITS)))

	)

62 
	#FD_ZERO
(
p
è(
	`__ex‹nsiÚ__
 ()({ \

63 
size_t
 
__i
; \

64 *
__tmp
 = (*)
p
; \

65 
__i
 = 0; __˜<  (*(
p
)); ++__i) \

66 *
__tmp
++ = 0; \

67 }))

	)

69 #ià!
defšed
 (
__INSIDE_CYGWIN_NET__
)

71 
__BEGIN_DECLS


73 
£Ëù
 
__P
 ((
__n
, 
fd_£t
 *
__»adfds
, fd_£ˆ*
__wr™efds
,

74 
fd_£t
 *
__exû±fds
, 
timev®
 *
__timeout
));

75 #ià
__POSIX_VISIBLE
 >= 200112

76 
p£Ëù
 
__P
 ((
__n
, 
fd_£t
 *
__»adfds
, fd_£ˆ*
__wr™efds
,

77 
fd_£t
 *
__exû±fds
, cÚ¡ 
time¥ec
 *
__timeout
,

78 cÚ¡ 
sig£t_t
 *
__£t
));

81 
	g__END_DECLS


	@/usr/include/bits/wordsize.h

3 #iâdeà
_WORDSIZE_H


4 
	#_WORDSIZE_H
 1

	)

5 #ifdeà
__x86_64__


6 
	#__WORDSIZE
 64

	)

7 
	#__WORDSIZE_COMPAT32
 1

	)

9 
	#__WORDSIZE
 32

	)

	@/usr/include/cygwin/config.h

14 #iâdeà
_CYGWIN_CONFIG_H


15 #ifdeà
__ýlu¥lus


18 
	#_CYGWIN_CONFIG_H


	)

20 
	#__DYNAMIC_REENT__


	)

38 #ià
defšed
 (
_COMPILING_NEWLIB
è|| defšed (
__INSIDE_CYGWIN__
)

39 #ifdeà
__x86_64__


40 
	~"../Žsoff£ts64.h
"

42 
	~"../Žsoff£ts.h
"

44 
__©Œibu‹__
((
__gnu_šlše__
))

45 
šlše
 
_»’t
 *
__g‘»’t
 ()

47 *
»t
;

48 #ifdeà
__x86_64__


49 
__asm
 
__vÞ©že__
 ("movq %%gs:8,%0" : "ô" (
»t
));

51 
__asm
 
__vÞ©že__
 ("movÈ%%fs:4,%0" : "ô" (
»t
));

53  (
_»’t
 *è(
»t
 + 
Žs_loÿl_þib
);

57 #ifdeà
__x86_64__


58 
	#__SYMBOL_PREFIX


	)

60 
	#__SYMBOL_PREFIX
 "_"

	)

62 
	#_SYMSTR
(
x
è
__SYMBOL_PREFIX
 #x

	)

64 
	#__FILENAME_MAX__
 4096

	)

69 
	#_READ_WRITE_RETURN_TYPE
 
_ssize_t


	)

70 
	#_READ_WRITE_BUFSIZE_TYPE
 
size_t


	)

71 
	#__LARGE64_FILES
 1

	)

72 
	#__USE_INTERNAL_STAT64
 1

	)

73 
	#__LINUX_ERRNO_EXTENSIONS__
 1

	)

74 
	#_MB_EXTENDED_CHARSETS_ALL
 1

	)

75 
	#__HAVE_LOCALE_INFO__
 1

	)

76 
	#__HAVE_LOCALE_INFO_EXTENDED__
 1

	)

77 
	#_WANT_C99_TIME_FORMATS
 1

	)

78 
	#_GLIBC_EXTENSION
 1

	)

79 
	#_STDIO_BSD_SEMANTICS
 1

	)

80 
	#__TM_GMTOFF
 
tm_gmtoff


	)

81 
	#__TM_ZONE
 
tm_zÚe


	)

83 #ià
defšed
(
__INSIDE_CYGWIN__
è|| defšed(
_COMPILING_NEWLIB
)

84 
	#__EXPORT
 
	`__deþ¥ec
(
dÎexpÜt
)

	)

85 
	#__IMPORT


	)

87 
	#__EXPORT


	)

88 
	#__IMPORT
 
	`__deþ¥ec
(
dÎimpÜt
)

	)

91 #iâdeà
__WCHAR_MAX__


92 
	#__WCHAR_MAX__
 0xffffu

	)

95 
	#DEFAULT_LOCALE
 "C.UTF-8"

	)

97 #ifdeà
__ýlu¥lus


	@/usr/include/endian.h

9 #iâdeà
_ENDIAN_H_


10 
	#_ENDIAN_H_


	)

12 
	~<sys/cÚfig.h
>

13 
	~<machše/’dŸn.h
>

16 #iâdeà
LITTLE_ENDIAN


17 
	#LITTLE_ENDIAN
 
__LITTLE_ENDIAN


	)

19 #iâdeà
BIG_ENDIAN


20 
	#BIG_ENDIAN
 
__BIG_ENDIAN


	)

22 #iâdeà
PDP_ENDIAN


23 
	#PDP_ENDIAN
 
__PDP_ENDIAN


	)

25 #iâdeà
BYTE_ORDER


26 
	#BYTE_ORDER
 
__BYTE_ORDER


	)

30 #ià
__BYTE_ORDER
 =ð
__LITTLE_ENDIAN


31 
	#__LONG_LONG_PAIR
(
HI
, 
LO
èLO, 
	)
HI

32 #–ià
__BYTE_ORDER
 =ð
__BIG_ENDIAN


33 
	#__LONG_LONG_PAIR
(
HI
, 
LO
èHI, 
	)
LO

36 #ià
__BSD_VISIBLE


38 
	~<b™s/by‹sw­.h
>

40 #ià
__BYTE_ORDER
 =ð
__LITTLE_ENDIAN


42 
	#htobe16
(
x
è
	`__bsw­_16
(x)

	)

43 
	#htobe32
(
x
è
	`__bsw­_32
(x)

	)

44 
	#htobe64
(
x
è
	`__bsw­_64
(x)

	)

46 
	#be16toh
(
x
è
	`__bsw­_16
(x)

	)

47 
	#be32toh
(
x
è
	`__bsw­_32
(x)

	)

48 
	#be64toh
(
x
è
	`__bsw­_64
(x)

	)

50 
	#htÞe16
(
x
è(x)

	)

51 
	#htÞe32
(
x
è(x)

	)

52 
	#htÞe64
(
x
è(x)

	)

54 
	#Ë16toh
(
x
è(x)

	)

55 
	#Ë32toh
(
x
è(x)

	)

56 
	#Ë64toh
(
x
è(x)

	)

60 #ià
__BYTE_ORDER
 =ð
__BIG_ENDIAN


62 
	#htobe16
(
x
è(x)

	)

63 
	#htobe32
(
x
è(x)

	)

64 
	#htobe64
(
x
è(x)

	)

66 
	#be16toh
(
x
è(x)

	)

67 
	#be32toh
(
x
è(x)

	)

68 
	#be64toh
(
x
è(x)

	)

70 
	#htÞe16
(
x
è
	`__bsw­_16
(x)

	)

71 
	#htÞe32
(
x
è
	`__bsw­_32
(x)

	)

72 
	#htÞe64
(
x
è
	`__bsw­_64
(x)

	)

74 
	#Ë16toh
(
x
è
	`__bsw­_16
(x)

	)

75 
	#Ë32toh
(
x
è
	`__bsw­_32
(x)

	)

76 
	#Ë64toh
(
x
è
	`__bsw­_64
(x)

	)

	@/usr/include/features.h

9 #iâdeà
_FEATURES_H


10 
	#_FEATURES_H


	)

12 
	~<sys/cdefs.h
>

13 
	~<sys/ã©u»s.h
>

	@/usr/include/machine/_endian.h

9 #iâdeà
__MACHINE_ENDIAN_H__


13 
	~<_ªsi.h
>

14 
	~<b™s/’dŸn.h
>

16 
	#_LITTLE_ENDIAN
 
__LITTLE_ENDIAN


	)

17 
	#_BIG_ENDIAN
 
__BIG_ENDIAN


	)

18 
	#_PDP_ENDIAN
 
__PDP_ENDIAN


	)

19 
	#_BYTE_ORDER
 
__BYTE_ORDER


	)

21 
	#__machše_ho¡_to_äom_ÃtwÜk_defšed


	)

23 
_ELIDABLE_INLINE
 
__ušt32_t
 
__Áohl
(__uint32_t);

24 
_ELIDABLE_INLINE
 
__ušt16_t
 
__Áohs
(__uint16_t);

26 
_ELIDABLE_INLINE
 
__ušt32_t


27 
	$__Áohl
(
__ušt32_t
 
_x
)

29 
	`__asm__
("bsw­ %0" : "ô" (
_x
) : "0" (_x));

30  
_x
;

31 
	}
}

33 
_ELIDABLE_INLINE
 
__ušt16_t


34 
	$__Áohs
(
__ušt16_t
 
_x
)

36 
	`__asm__
("xchgb %b0,%h0"

37 : "=Q" (
_x
)

38 : "0" (
_x
));

39  
_x
;

40 
	}
}

42 
	#__htÚl
(
_x
è
	`__Áohl
(_x)

	)

43 
	#__htÚs
(
_x
è
	`__Áohs
(_x)

	)

	@/usr/include/sys/_sigset.h

38 #iâdeà
_SYS__SIGSET_H_


39 
	#_SYS__SIGSET_H_


	)

41 
	t__sig£t_t
;

	@/usr/include/sys/_timespec.h

34 #iâdeà
_SYS__TIMESPEC_H_


35 
	#_SYS__TIMESPEC_H_


	)

37 
	~<sys/_ty³s.h
>

39 #ià!
defšed
(
__time_t_defšed
è&& !defšed(
_TIME_T_DECLARED
)

40 
_TIME_T_
 
	ttime_t
;

41 
	#__time_t_defšed


	)

42 
	#_TIME_T_DECLARED


	)

45 
	stime¥ec
 {

46 
time_t
 
	mtv_£c
;

47 
	mtv_n£c
;

	@/usr/include/sys/_timeval.h

29 #iâdeà
_SYS__TIMEVAL_H_


30 
	#_SYS__TIMEVAL_H_


	)

32 
	~<sys/_ty³s.h
>

34 #iâdeà
_SUSECONDS_T_DECLARED


35 
__su£cÚds_t
 
	tsu£cÚds_t
;

36 
	#_SUSECONDS_T_DECLARED


	)

39 #ià!
defšed
(
__time_t_defšed
è&& !defšed(
_TIME_T_DECLARED
)

40 
_TIME_T_
 
	ttime_t
;

41 
	#__time_t_defšed


	)

42 
	#_TIME_T_DECLARED


	)

46 #iâdeà
_TIMEVAL_DEFINED


47 
	#_TIMEVAL_DEFINED


	)

52 
	stimev®
 {

53 
time_t
 
	mtv_£c
;

54 
su£cÚds_t
 
	mtv_u£c
;

57 #ià
__BSD_VISIBLE


58 #iâdeà
_KERNEL


60 
	#tim”þ—r
(
tvp
è(Ñvp)->
tv_£c
 = (tvp)->
tv_u£c
 = 0)

	)

61 
	#tim”is£t
(
tvp
è(Ñvp)->
tv_£c
 || (tvp)->
tv_u£c
)

	)

62 
	#tim”cmp
(
tvp
, 
uvp
, 
cmp
) \

63 (((
tvp
)->
tv_£c
 =ð(
uvp
)->tv_sec) ? \

64 ((
tvp
)->
tv_u£c
 
	`cmp
 (
uvp
)->tv_usec) : \

65 ((
tvp
)->
tv_£c
 
	`cmp
 (
uvp
)->tv_£c))

	)

66 
	#tim”add
(
tvp
, 
uvp
, 
vvp
) \

68 (
vvp
)->
tv_£c
 = (
tvp
)->tv_£ø+ (
uvp
)->tv_sec; \

69 (
vvp
)->
tv_u£c
 = (
tvp
)->tv_u£ø+ (
uvp
)->tv_usec; \

70 ià((
vvp
)->
tv_u£c
 >= 1000000) { \

71 (
vvp
)->
tv_£c
++; \

72 (
vvp
)->
tv_u£c
 -= 1000000; \

74 } 0)

	)

75 
	#tim”sub
(
tvp
, 
uvp
, 
vvp
) \

77 (
vvp
)->
tv_£c
 = (
tvp
)->tv_£ø- (
uvp
)->tv_sec; \

78 (
vvp
)->
tv_u£c
 = (
tvp
)->tv_u£ø- (
uvp
)->tv_usec; \

79 ià((
vvp
)->
tv_u£c
 < 0) { \

80 (
vvp
)->
tv_£c
--; \

81 (
vvp
)->
tv_u£c
 += 1000000; \

83 } 0)

	)

	@/usr/include/sys/sysmacros.h

9 #iâdeà
_SYS_SYSMACROS_H


10 
	#_SYS_SYSMACROS_H


	)

12 
	~<sys/ty³s.h
>

14 
_ELIDABLE_INLINE
 
gnu_dev_majÜ
(
dev_t
);

15 
_ELIDABLE_INLINE
 
gnu_dev_mšÜ
(
dev_t
);

16 
_ELIDABLE_INLINE
 
dev_t
 
gnu_dev_makedev
(, );

18 
_ELIDABLE_INLINE
 

19 
	$gnu_dev_majÜ
(
dev_t
 
dev
)

21  ()(((
dev
) >> 16) & 0xffff);

22 
	}
}

24 
_ELIDABLE_INLINE
 

25 
	$gnu_dev_mšÜ
(
dev_t
 
dev
)

27  ()((
dev
) & 0xffff);

28 
	}
}

30 
_ELIDABLE_INLINE
 
dev_t


31 
	$gnu_dev_makedev
(
maj
, 
mš
)

33  (((
maj
è<< 16è| ((
mš
) & 0xffff));

34 
	}
}

36 
	#majÜ
(
dev
è
	`gnu_dev_majÜ
(dev)

	)

37 
	#mšÜ
(
dev
è
	`gnu_dev_mšÜ
(dev)

	)

38 
	#makedev
(
maj
, 
mš
è
	`gnu_dev_makedev
(maj, mš)

	)

	@/usr/include/sys/timespec.h

34 #iâdeà
_SYS_TIMESPEC_H_


35 
	#_SYS_TIMESPEC_H_


	)

37 
	~<sys/cdefs.h
>

38 
	~<sys/_time¥ec.h
>

40 #ià
__BSD_VISIBLE


41 
	#TIMEVAL_TO_TIMESPEC
(
tv
, 
ts
) \

43 (
ts
)->
tv_£c
 = (
tv
)->tv_sec; \

44 (
ts
)->
tv_n£c
 = (
tv
)->
tv_u£c
 * 1000; \

45 } 0)

	)

46 
	#TIMESPEC_TO_TIMEVAL
(
tv
, 
ts
) \

48 (
tv
)->
tv_£c
 = (
ts
)->tv_sec; \

49 (
tv
)->
tv_u£c
 = (
ts
)->
tv_n£c
 / 1000; \

50 } 0)

	)

58 
	s™im”¥ec
 {

59 
time¥ec
 
	m™_š‹rv®
;

60 
time¥ec
 
	m™_v®ue
;

	@/usr/include/bits/byteswap.h

9 #iâdeà
_BITS_BYTESWAP_H


10 
	#_BITS_BYTESWAP_H


	)

12 #ifdeà
__ýlu¥lus


16 
__šlše
 

17 
__bsw­_16
 (
__x
)

19  (
__x
 >> 8) | (__x << 8);

22 
__šlše
 

23 
__bsw­_32
 (
__x
)

25  (
__bsw­_16
 (
__x
 & 0xffff) << 16) | (__bswap_16 (__x >> 16));

28 
__šlše
 

29 
__bsw­_64
 (
__x
)

31  (((è
__bsw­_32
 (
__x
 & 0xffffffffull)) << 32) | (__bswap_32 (__x >> 32));

34 #ifdeà
__ýlu¥lus


	@/usr/include/bits/endian.h

9 #iâdeà
_BITS_ENDIAN_H_


10 
	#_BITS_ENDIAN_H_


	)

12 #iâdeà
__BIG_ENDIAN


13 
	#__BIG_ENDIAN
 4321

	)

15 #iâdeà
__LITTLE_ENDIAN


16 
	#__LITTLE_ENDIAN
 1234

	)

19 #iâdeà
__BYTE_ORDER


20 
	#__BYTE_ORDER
 
__LITTLE_ENDIAN


	)

	@
1
.
1
/usr/include
151
5801
.metadata/.plugins/org.eclipse.cdt.make.core/specs.c
.metadata/.plugins/org.eclipse.cdt.make.core/specs.cpp
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l011xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l021xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l031xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l041xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l051xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l052xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l053xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l061xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l062xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l063xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l071xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l072xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l073xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l081xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l082xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l083xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/stm32l0xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Include/system_stm32l0xx.h
Drivers/CMSIS/Device/ST/STM32L0xx/Source/Templates/system_stm32l0xx.c
Drivers/CMSIS/Include/arm_common_tables.h
Drivers/CMSIS/Include/arm_const_structs.h
Drivers/CMSIS/Include/arm_math.h
Drivers/CMSIS/Include/cmsis_armcc.h
Drivers/CMSIS/Include/cmsis_armcc_V6.h
Drivers/CMSIS/Include/cmsis_gcc.h
Drivers/CMSIS/Include/core_cm0.h
Drivers/CMSIS/Include/core_cm0plus.h
Drivers/CMSIS/Include/core_cm3.h
Drivers/CMSIS/Include/core_cm4.h
Drivers/CMSIS/Include/core_cm7.h
Drivers/CMSIS/Include/core_cmFunc.h
Drivers/CMSIS/Include/core_cmInstr.h
Drivers/CMSIS/Include/core_cmSimd.h
Drivers/CMSIS/Include/core_sc000.h
Drivers/CMSIS/Include/core_sc300.h
Drivers/STM32L0xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_adc.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_adc_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_cortex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_def.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_dma.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_flash.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_flash_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_flash_ramfunc.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_gpio.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_gpio_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_i2c.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_i2c_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_pwr.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_pwr_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_rcc.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_rcc_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_spi.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_tim.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_tim_ex.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_uart.h
Drivers/STM32L0xx_HAL_Driver/Inc/stm32l0xx_hal_uart_ex.h
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_adc.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_adc_ex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_cortex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_dma.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_flash.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_flash_ex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_flash_ramfunc.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_gpio.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_i2c.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_i2c_ex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_pwr.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_pwr_ex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_rcc.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_rcc_ex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_spi.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_tim.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_tim_ex.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_uart.c
Drivers/STM32L0xx_HAL_Driver/Src/stm32l0xx_hal_uart_ex.c
Inc/adc.h
Inc/bluetooth_time_relay_object.h
Inc/gpio.h
Inc/inflator_obj.h
Inc/input_analizer_obj.h
Inc/main.h
Inc/mxconstants.h
Inc/one_hz_timer_obj.h
Inc/pressure_sensor_obj.h
Inc/stm32l0xx_hal_conf.h
Inc/stm32l0xx_it.h
Inc/tim.h
Inc/usart.h
Inc/usart_obj.h
Src/adc.c
Src/bluetooth_time_relay_object.c
Src/bluetooth_time_relay_task.c
Src/gpio.c
Src/inflator_obj.c
Src/input_analizer_obj.c
Src/main.c
Src/one_hz_timer_obj.c
Src/pressure_sensor_obj.c
Src/stm32l0xx_hal_msp.c
Src/stm32l0xx_it.c
Src/tim.c
Src/usart.c
Src/usart_obj.c
/usr/include/math.h
/usr/include/stdint.h
/usr/include/stdio.h
/usr/include/string.h
/usr/include/_ansi.h
/usr/include/machine/_default_types.h
/usr/include/machine/fastmath.h
/usr/include/machine/ieeefp.h
/usr/include/strings.h
/usr/include/sys/_intsup.h
/usr/include/sys/_stdint.h
/usr/include/sys/cdefs.h
/usr/include/sys/features.h
/usr/include/sys/reent.h
/usr/include/sys/stdio.h
/usr/include/sys/string.h
/usr/include/sys/types.h
/usr/include/xlocale.h
/usr/include/_newlib_version.h
/usr/include/assert.h
/usr/include/limits.h
/usr/include/machine/_types.h
/usr/include/machine/endian.h
/usr/include/machine/types.h
/usr/include/newlib.h
/usr/include/sys/_pthreadtypes.h
/usr/include/sys/_types.h
/usr/include/sys/config.h
/usr/include/sys/custom_file.h
/usr/include/sys/lock.h
/usr/include/sys/select.h
/usr/include/bits/wordsize.h
/usr/include/cygwin/config.h
/usr/include/endian.h
/usr/include/features.h
/usr/include/machine/_endian.h
/usr/include/sys/_sigset.h
/usr/include/sys/_timespec.h
/usr/include/sys/_timeval.h
/usr/include/sys/sysmacros.h
/usr/include/sys/timespec.h
/usr/include/bits/byteswap.h
/usr/include/bits/endian.h
