# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Ejercicio_5.5.1.srcs/sources_1/new/TérminosMinimos.vhd" \
"../../../../Ejercicio_5.5.1.srcs/sim_1/new/TB.vhd" \

# Do not sort compile order
nosort
