 1
行政院國家科學委員會補助專題研究計畫成果報告 
【三維晶片系統之設計與測試技術研發】 
子計畫五：應用在 3-D晶片上之分散式混合電源管理模組及溫度監控(2/2) 
 
計畫類別：  □個別型計畫  █整合型計畫 
計畫編號：  NSC 98-2220-E007-034 
執行期間： 99 年 08 月 01 日至 100 年 07 月 31 日 
 
 計畫主持人：清華大學電機系 黃柏鈞 副教授 
 計畫參與人員：藍柏祥、黃欣捷 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
█出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
 
 
執行單位：國立清華大學 電機系 
 
中 華 民 國  100 年  10 月  14 日 
 
 3
流，做一適當轉換比較後所得到。有別於電
壓模式控制責任週期的開關，電流模式在一
開始將先送出一個脈波給S-R閂鎖，使功率電
晶體開關導通，隨之而後，電感感測電壓會
線性上升。當感測電壓達到控制電壓時，比
較器會送出高電位關閉功率電晶體。藉著週
期性的重複控制，達到穩壓的目的。 
 
    表一為兩種控制模式的比較表，電流模
式控制穩壓器的複雜度較高，是因為多了一
個電感電流偵測的內迴路，但透過此內迴路
的協助，我們可以輕易的將溫度資訊與其電
感電流合併，達到較佳的電流調節率。因
此，本計劃便在上述的考量下，開始著手其 
電路設計。 
 
Vout
VREFCurrent 
Sensing
S-R Latch
Hv
CMP
CS_Bus
TS1
Zero current 
detector
Current 
Sensing
S-R Latch
CMP
TS4
Zero current 
detector
Current 
Sensing
S-R Latch
CMP
TS2
Zero current 
detector
Current 
Sensing
S-R Latch
CMP
TS3
Zero current 
detector
Vin Vin
Phase Controller
(Wake-Up & 
Shut-Down Engines)
CS_Bus
 
圖一：具有溫度感測並搭配喚醒與關閉雙引擎的多相位電流控制直流穩壓器 
 
項目 電壓模式 電流模式 
電路複雜度 佳 - 
穩定度 佳 - 
抗雜訊能力 佳 - 
補償複雜度 - 佳 
電流調節率 - 佳 
表一：電壓模式控制與電流模式控制優缺點 
 
II. THE PROPOSED ARCHITECTURE 
A. 具有溫度感測電流控制直流穩壓器 
    圖一為一個由四個多相位電源模組組
合而成的電源管理系統，將四個模組的輸出
接至負載端後，再透過中央的相位控制器
(Phase Controller)決定模組間的開關搭配。其
中溫度感測器(Temperature Sensor, TS)的操
作原理可由圖二說明：圖中加法器的輸出
(Vadd)將與放大器輸出(VC)比較，而VC為圖一
中控制各模組的電流分享匯流排(CS_Bus)；
一旦溫度(VTS)提高，系統為了維持相同的相
加結果，勢必須將電感電流降低，如此一
來，便可透過溫度與VTS的正相關，達到預期
溫度與電感電流(輸出電流)的轉換關係。 
 5
    由上述討論可發現，模組間的開關端看
相位控制器的決定，一旦決定後，模組間便
必須重新分配其所屬的相位關係。圖五為搭
配鎖相迴路的電流控制切換穩壓器，透過模
組內部產生的時脈訊號與相位控制器比較
後，將內部時脈與之對齊。 
RESR
CL
Current 
Sensing
Osc. & Ramp gen.
S-R Latch
CMP
VREF
Hv
Vout
VC
Vsen
Vsaw
Vadd
Vin
VTS
Phase Controller
(Wake-Up & Shut-Down Engines)
PFD
CP+LPF
 
圖五：搭配鎖相迴路的電感式切換穩壓器 
     
    圖六為相位分配的示意圖：左圖為 1111
轉為 1110 的狀態，模組 4 被關閉後，為了
維持剩餘三組相位在相同切換頻率的一定
關係，鎖相迴路便將原相距 25 ns拉長為 33 
ns。反之，在喚醒引擎的操作上，也同樣搭
配模組的鎖相迴路，右圖為1010轉換為1011
的狀態，相位關係由原先 50 ns縮短為 33 ns。 
 
圖六：相位重新分配示意圖 
 
III. CIRCUIT IMPLEMENTATIONS 
A. Wake-Up and Shut-Down Engines 
    圖七為相位控制核心的電路概圖，雙引
擎取得各模組的相關資訊後，如溫度或逆電
流，決定模組的開關順序；一旦偵測到有開
關動作時，系統需等待一段時間以便輸出電
壓重新穩定，此時加入一個 enable訊號，阻
止開關繼續動作。同時為了達到 16 點的狀
態機制(如 Section II.B所述)，必須將現在時
刻的開關狀態存於暫存器，做為下一時刻判
斷的標準。 
    由圖七說明得知雙引擎一共具備至少
64 種的轉態關係，也就是由 16 點的狀態機
制，各分配四種不同的可能性。圖八為雙引
擎實際電路圖，左方共有 16 種不同的狀態
機制，透過暫存的狀態後決定下個時刻的狀
態，同時搭配各子狀態的調節器，避免子狀
態之間互相衝突。 
 
圖七：相位控制核心概圖 
STATE-01
STATE-02
STATE-03
STATE-04
STATE-13
STATE-14
STATE-15
STATE-16
PRESENT 
STATE
CONDITIONER-041
N
E
X
T
 
S
T
A
T
E
-0
4
1
PRESENT 
STATE
CONDITIONER-042
N
E
X
T
 
S
T
A
T
E
-0
4
2
PRESENT 
STATE
CONDITIONER-043
N
E
X
T
 
S
T
A
T
E
-0
4
3
PRESENT 
STATE
CONDITIONER-044
N
E
X
T
 
S
T
A
T
E
-0
4
4
圖八：雙引擎實際電路 
 7
mV，且不受相位影響。 
VH
Op-Amp
Ramp 
signal
VL
CoscRosc
DFF
R
DFF
R
D
D
VDD
P1
(from phase controller)
up
dn
Vp
 
圖十一：鎖相迴路的實際電路圖 
 
 
圖十二：四模組濾波電容上的電壓比較 
 
    相對於電壓上的一致性，相位的鎖定可
由電感電流的模擬得知。圖十三為電感電流
於系統穩定時的相位關係，開關狀態仍為
1111，前後模組各差 90度。 
 
圖十三：電感電流的相位關係 
IV. EXPERIMENTAL RESULTS 
    圖十四為單一模組的晶片製作與量測
概圖，晶片面積為 2.19 mm2，其中控制器的
部份只佔整體面積的 10%。圖十五則為此電
流控制穩壓模組的電源轉換效率比較圖
[5-9]，模組的轉換效率於輕負載大幅提升的
表現源自於鎖相迴路的協助。 
Vin
Vo VX
Vp
L
CL
RL
CPLL
1.474mm
Power 
NMOS
Power 
PMOS
Frequency-Locked 
Loop & Feedback 
controller
Pre-
Driver
Vc
bVo
CC1
RC1
RC2
Digital Oscilloscope
 
圖十四：單一模組晶片製作 
55
60
65
70
75
80
85
90
95
100
Load current (mA)
10020 30 40 50 60 200 300 400
E
ff
ic
ie
n
c
y
 (
%
)
This work
09CICC-Wang 
11JSSC-Du
11CASI-Trescases
CCM
> 25%
FLL-assisted
off-time modulation
圖十五：電流控制穩壓模組的電源轉換率 
比較圖 
 
    圖十六為上述電流模式控制穩壓器的
負載穩壓表現，負載範圍為 25毫安培到 450
毫安培，反應時間小於 160微秒；而下圖分
別為輸出電壓於重負載與輕負載的靜態表
現，透過鎖頻迴路(FLL)對於關閉時間的調
變，將脈波週期延伸至 9.6 微秒，達到寬負
載輸出的要求。 
 9
Vo
Load=240mA
60mA
80mA
1 2 3 4
1 2 3
4
1.8
1.79
1.81
100ns
30µs
10mV
 
圖二十：四模組多相位整合型電源管理系統
於開關狀態由 1111轉變為 1110時，輸出電
壓的模擬結果 
 
    在完成單一模組的製作後，目前正在開
發四模組的多相位整合電源系統，圖二十為
開關狀態由 1111轉變為 1110的輸出電壓模
擬結果，輸出負載設定微 240毫安培，原先
單一模組各提供 60毫安培，模組 4關掉後，
剩餘三個模組將電流提升為 80 毫安培，同
時透過鎖相迴路將相位差由90度改變為120
度；電感電流的反應大約為 1毫秒，輸出電
壓穩定時間約 30毫秒。 
 
V. CONCLUSION 
    本計畫擬提出一個應用於 3-D晶片中的
整合性電源管理系統，可將溫度資訊嵌入於
電流負載中，調節模組間的輸出分配；同時
具備喚醒與關閉雙引擎的相位控制核心，讓
電源系統不會在單一區塊產生熱點。以此起
點出發，期望能於未來 3D-IC在更嚴苛的功
耗管理需求下，提供一可行的解決方案。 
 
REFERENCE 
[1] R. Mammano, “Switching power supply technology: 
Voltage mode vs. Current,” Texas Instruments Inc., 
Dallas, TX, Unitrode Design Note DN-62, 1994 
 
[2] R. W. Erickson and D. Maksimovic, “Fundamentals of 
Power Electronics,” 2
nd
 ed. Boston, MA: Kluwer 
Academic, 2001 
 
[3] H. W. Whittington, B. W. Flynn, D. E. Macpherson, 
“Switched Mode Power Supplies: Design and 
Construction,” 2
nd
 ed. NY: Wiley, 1997 
 
[4] Mohan, Undeland, and Robbins, “Power 
Electronics,” John Wiley & Sons, 3
rd
 edition, 2003 
 
[5] O. Trescases, A. Prodic, and W. Ng, “Digitally 
controlled current-mode dc–dc converter ic,” IEEE 
Transactions on Circuits and Systems I: Regular Papers, 
vol. 58, no. 1, pp. 219–231, Jan. 2011. 
 
[6] M. Du, H. Lee, and J. Liu, “A 5-mhz 91% 
peak-power-efficiency buck regulator with 
auto-selectable peak-and valley-current control,” IEEE 
Journal of Solid-State Circuits, no. 99, pp. 1928–1939, 
Aug. 2011. 
 
[7] M. Du and H. Lee, “An integrated speed-and 
accuracy-enhanced cmos current sensor with 
dynamically biased shunt feedback for current-mode 
buck regulators,” IEEE Transactions on Circuits and 
Systems I: Regular Papers, vol. 57, no. 10, pp. 
2804–2814, Oct. 2010. 
 
[8] A. Parayandeh, O. Trescases, and A. Prodic, “10 mhz 
peak current mode dc-dc converter ic with calibrated 
current observer,” in IEEE Applied Power Electronics 
Conference and Exposition, APEC, Mar. 2011, pp. 
897–903. 
 
[9] S. Wang, Y. Lee, Y. Lai, and K. Chen, “Quadratic 
differential and integration technique in V2 control 
buck converter with small ESR capacitor,” in IEEE 
Custom Integrated Circuits Conference, CICC, 2009, pp. 
211–214. 
 
[10] H. Huang, C. Chien, K. Chen, and S. Kuo, “Highly 
efficient tri-mode control of buck converters with load 
sensing technique,” in IEEE Power Electronics Specialists 
Conference, PESC, 2006, pp. 1–4. 
 
[11] H. Huang, K. Chen, and S. Kuo, “Dithering skip 
modulation, width and dead time controllers in highly 
efficient DC-DC converters for system-on-chip 
applications,” IEEE Journal of Solid-State Circuits, vol. 42, 
no. 11, pp. 2451–2465, Nov. 2007. 
 
[12] J. Xiao, A. Peterchev, J. Zhang, and S. Sanders, “A 
4-_A quiescent current dual-mode digitally controlled 
buck converter IC for cellular phone applications,” IEEE 
Journal of Solid-State Circuits, vol. 39, no. 12, pp. 
2342–2348, Dec. 2004. 
 
[13] W. Liou, M. Yeh, and Y. Kuo, “A high efficiency 
dual-mode buck converter IC for portable applications,” 
IEEE Transactions on Power Electronics, vol. 23, no. 2, 
pp. 667–677, 2008. 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                                 年    月    日 
報告人姓名 
 
黃柏鈞 
 
服務機構及
職稱 
國立清華大學電機系 副教授 
     時間 
會議 
     地點 
  2010.11.07 – 12 
 
    中國北京 
 
會議 
名稱 
 (中文)  2010 年 IEEE 亞洲固態電路會議 
 (英文)  2010 IEEE Asian Solid-State Circuits Conference 
發表 
論文 
題目 
 (中文)  適用於快速切換轉換器之多模數位控制器設計  
 (英文)  A	  Multi-­‐Mode	  Digital	  Controller	  with	  Windowed	  ADC	  and	   	   	  
	   	   	   	   	   	   	   Self-­‐Calibrated	  DPWM	  for	  Slew-­‐Enhanced	  Switching	  Converter	  
 
一、	 參加會議經過 
 
今年的 IEEE Asian Solid-State Circuits Conference (A-SSCC 2010)於 11 月 8日至 11 月 10 日在
中國北京舉行，由於身為Analog Session Chair, 我必須於 11 月 7日晚上之前到達北京清華大學, 
參加 Author Rehearsal. 8 日至 10 日為 ASSCC大會時間. 接續下來, 我們受邀參加 11 日至 12
日，由北京清華大學主辦第二屆兩岸頂尖大學晶片設計高峰論壇，於 11 月 12 日晚上回國。 
 
IEEE A-SSCC 2010 
 
第一天(2010.10.8) 
 
今天一共有多個短期課程, 下午有 Student Design Contest 的現場展示. 我並未參加 short course, 
而藉由此機會, 與台灣與大陸幾位教授討論兩岸學術發展與可能合作形式. 
 
第二天(2010.10.9) 
 
A-SSCC是 IEEE Solid-State Circuits Society 直接主辦的四大主要會議之一, 由台灣, 大陸, 日本
及韓國四國輪流主辦. 主辦成員為各國研究學者與半導體與晶片產業成員. 今年為第二輪由大陸
主辦, 主辦單位是近年來積極從事半導體技術研究與晶片設計的北京清華大學。 
 
Open Session: 
會議由清華大學副校長代表清華大學校長開幕後, 由A-SSCC Organization主席介紹相關事項, 本
次會議共有 238 論文的投稿, 總共接受了 93 篇. 
 
Plenary Talk 1: Is 3D-IC Way Out of the Cross Road? 
 
 
第二屆兩岸頂尖大學晶片設計論壇  
 
第四天  (2010.10.11) 
此次藉由本次 ASSCC 於北京舉行，北京清華大學主辦的兩岸頂尖大學晶片設計論壇，去年由台大
舉辦，主要的目的增加兩岸 IC 設計領域的教授與學生間的交流與認識，第一天的行程, 主要安排
是北京的教育參訪行程，大家先藉由參觀北京來彼此了解，晚上由清華大學學生主辦的歡迎晚會。 
 
第五天  (2010.10.12) 
第二天是室內靜態的交流活動，由兩岸主辦單位, 國立台灣大學汪重光教授與北京清華大學王志華
教授共同主持，並且由學生上台報告關於 IC設計領域的研究經驗分享，而教授們在彼此的交流座
談中，了解對方各校研究發展的特色，對於增進彼此了解有很多的認識。  
 
建議： 
此次北京之行，同時參加了IEEE A-SSCC研討會及兩岸頂尖大學晶片設計論壇, 相較於以往於歐美
舉辦的國際研討會, 觀察有很大不同. 有此機會個人觀察到大陸在 IC 產業的企圖心與執行力, 建
議兩岸研究領域間未來要加強交流, 吸取對方的優點，也對老師及學生們的研究態度與動力, 產生
激勵作用. 
 
 
攜回資料名稱及內容： 
 
論文集光碟一片     Proceeding CD of IEEE A-SSCC 2010  
  
train to control the on-time and off-time duration of power 
transistors, thus achieving a negative feedback to regulate the 
output voltage.  
 
II.   CIRCUIT IMPLEMENTAION 
A. Windowed ADC with limited conversion range 
ADC is the first block in the digitally-controlled DC-DC 
buck converter to proceed with the regulated output. The 
ADC resolution will exert its influence on the system stability. 
It provides solid assurance of no-limit-cycle oscillation given 
that [5], 
ADCDPWN qq <                                    (1) 
where qDPWM and qADC denote the associated LSB value of 
DPWM and ADC. 
It’s worth noting that regulated output is in the vicinity of 
reference voltage. Therefore, an effective windowed ADC 
with limited conversion range, as depicted in Fig. 2(a), is 
developed in order to reduce the hardware cost and increase 
the reliability. Vsen,out is used to control the propagation delay 
of measurement delay-line after comparing the regulated 
output with the reference voltage by passing through the Gm 
stage. At the same time, Vsen,ref conducts the reference delay-
line to generate the sampling clock correspondingly. The 
sampling clock will trigger the data registers to collect the 
difference information between regulated output and 
reference voltage in a digital stream of thermometer code, e[n], 
as depicted in Fig. 2(c).  
Fig. 2(b) shows the delay unit used in the delay-line of the 
windowed ADC. As we know, the propagation delay, td is 
rather susceptible to process technology and temperature 
variation. It incurs additional calibration hardware cost and 
power penalty in order to precisely control the ADC 
resolution [4], which poses conflicting requirements for 
power-efficient design to process-insensitive characteristic.  
 
       (a) 
 
(b) (c) 
 
Fig. 2. (a) The circuit block diagram of the windowed ADC. (b) The delay 
unit used in the delay-line of the windowed ADC. (c) The timing waveform 
of the windowed ADC. 
 
In the proposed structure, two differential pairs are 
mandatory to operate the windowed ADC in current starved 
mode to avoid a variety of the ambient variations. 
Additionally, the reference delay-line allows the sampling 
clock to inherently trim the timing waveform since both two 
delay-lines experience the same environmental variability, 
thereby making breakthroughs that enable the power 
reduction more effectively. 
Analogous to conventional A/D converter, resolution is 
one of the most important parameters being aimed at area 
minimization. In the windowed ADC design, only when the 
number of delay units is sufficiently large in each delay-line 
does the least-significant-bit (LSB) arrive at the output of 
data registers. Fig. 3(a) depicts associated propagation delay, 
td(Vsen,out) and td(Vsen,ref) in the measurement delay-line and the 
reference delay-line, respectively. After passing through 
sufficient number of delay units, the delay difference in each 
delay unit would be accumulated and quantized to a multiple 
of LSB. Fig. 3(b) merges the single propagation delay in each 
delay unit and quantizes the total delay difference to 1 LSB. 
The relation between the resolution and number of delay units 
is derived as follows, 
refoutm
ref
refsendoutsend
refsend
VVG
I
VtVt
Vt
N
−
=
−
= )()(
)(
,,
,               (2) 
where |Vout – Vref | represents the desired ADC resolution and 
N stands for the number of delay units. It was demonstrated 
by simulation that the windowed ADC exhibits process-
insensitive feature with variation within 0.2LSB in three 
different process corners and temperature conditions. 
 
 
(a) (b) 
 
Fig. 3. (a) The individual propagation delay and (b) the total propagation 
delay in the windowed ADC. 
 
B. Multi-mode compensator for tracking speed enhancement 
Compensator is needed for the purpose of steadiness and 
speediness. Keeping both requirements maintainable dictate 
additional effort and cost [6], thus increasing the design 
complexity. As discussed in the introductory section, a multi-
mode PI/PID compensator is mandatory to run the digital 
controller based on the commands conducted by the 
windowed ADC, as shown in Fig. 4(a). There are three modes 
to operate accordingly in which normal PID control mode, 
between two window indices, linearly runs the compensator 
based on PID control theory and normal PI, turbo PI control 
mode, separated by the turbo index, nonlinearly manipulate 
the compensator with simply PI adjustment due to 
differentiation makes no influence on the digital code. Based 
on this concept, the hardware overhead and power penalty 
could be greatly reduced without compromising the dynamic 
performance, and is therefore of interest for high performance 
applications. Fig. 4(b) shows the practical multi-mode PI/PID 
III.   EXPERIMENTAL RESULTS 
The digitally-controlled DC-DC buck converter with 
dynamic voltage generation is fabricated in a standard 
0.18µm CMOS technology. The converter is supplied with an 
input voltage from 2.9V to 3.3V. The output is regulated from 
1V to 1.7V with the output current range from 150mA to 
450mA. The micrograph is shown in Fig. 8. The active area is 
about 0.6 mm2. 
 
 
 
Fig. 8. The micrograph of the proposed digitally-controlled converter. 
The overall chip performance is summarized in Table I. 
The maximum power efficiency is up to 93.2% at 200mA 
output load current.  
 
TABLE I. OVERALL CHIP PERFORMANCE 
Technology 0.18-μm CMOS 
Active area 0.6mm2 
Inductor (off-chip) 1μH 
Capacitor (off-chip) 10μF 
Switching freq. 5MHz 
Efficiency Max. 93.2% @ 200mA 
Current Consumption      
ADC  
DPWM  
Compensator 
0.2mA 
0.7mA 
0.25mA 
Input range 2.9V ~ 3.3V 
Output range 1.0V ~ 1.7V 
Output current range 10mA ~ 450mA 
Windowed ADC resolution 10mV 
DPWM resolution 1.8mV 
 
Fig. 9(a) shows the step-up and step-down load transient 
response, where the buck converter is supplied with 3.6V 
input voltage. The tracking speed is within 40µs for both 
cases. Similarly, the step-up and step-down line transient 
response is shown in Fig. 9(b). It is tested under 150mA load 
current. 
 
 
(a)                                             (b) 
 
Fig. 9. (a) Step-up and step-down load transient response. (b) Step-up and 
step-down line transient response. 
 
For DVS applications, it is important to switch between the 
two different output levels. Fig. 10(a) shows the experimental 
results of regulated output with active and idle DWPM 
calibration. Keeping the calibration idle yields limit cycle 
oscillation at the regulated output due to the mismatch of 
conversion levels in DPWM. Inspection of Fig. 10(b) tells the 
improved tracking speed by using the proposed multi-mode 
PI/PID compensator. The settling time of the proposed 
algorithm is more than twice than that of the normal PID 
control. 
 
 
 
Fig. 10. (a) DPWM calibration is activated and deactivate. (b) Tracking 
speed improvement with slew-enhanced control. 
 
Table II compares the configuration of proposed multi-
mode digitally-controlled converter with prior arts. It shows 
that this work consumes very small area by using the 
proposed concept. 
 
TABLE II. COMPARISON WITH PRIOR ARTS 
 W. ADC DPWM Controller Output Transient 
Output 
Ripple 
Xiao[3] Counter Delay-line PID + dithering N.A. 16mV 
Wei [7] Counter Counter PID > 100μs/V 20mV 
Kim [8] Counter Delay-line PID (FSM) < 80μs/V 15mV 
This 
work 
Delay-
line 
Hybrid w/ 
calibration 
Multimode 
PI/PID 43μs/V 10mV 
REFERENCE 
[1] Y. -C. Huang, H. -C. Chen, T. –J. Tai, and K. –H. Chen, “Dual-section-
average(DSA) analog-to-digital converter (ADC) in digital pulse width 
modulation (DPWM) DC-DC converter for reducing the problem of 
limiting cycle,” ASSCC Dig. Tech. Papers, Nov. 2008, pp. 145-148. 
[2] Zdravko Lukic´, Nabeel Rahman, and A. Prodic´, “Multibit Σ-∆ PWM 
Digital Controller IC for DC–DC Converters Operating at Switching 
Frequencies Beyond 10 MHz,” IEEE Trans. Power Electronics, vol. 22, 
pp. 1693 –1707, September 2007. 
[3] J. Xiao, A. V. Peterchev, J. Zhang, and S. R. Sanders, “A 4µA-
quiescent-current dual-mode buck converter IC for cellular phone 
applications,” ISSCC, Dig. Tech. Papers, Feb. 2004, pp. 280–281. 
[4] B. Patella, A. Prodic´, A. Zirger, and D. Maksimovic´, “High-frequency 
digital PWM controller IC for DC-DC converters,” IEEE Trans. Power 
Electron., vol. 18, pp. 438-446, Jan. 2003.  
[5] H. Peng, D. Maksimovic´, A. Prodic´, and E. Alarcon, “Modeling of 
Quantization Effects in Digitally Controlled DC–DC Converters,” 
IEEE Trans. Power Electronics, vol.22, pp.208–215, June 2007.  
[6] V. Yousefzadeh, A. Babazadeh, B. Ramachandran, and E. Alarcon, 
“Proximate Time-Optimal Digital Control for DC-DC Converters,” in 
Proc. IEEE Power Electronics Specialists Conf., 2007, pp. 124-130. 
[7] G. Wei and M. A.  Horowitz, “A fully digital, energy-efficient, 
adaptive power-supply regulator,” IEEE J. Solid-State Circuits, vol. 34, 
pp. 520-529, Apr. 1999. 
[8] J. Kim and M. A. Horowitz, “A efficient digital sliding controller for 
adaptive power-supply regulation,” IEEE J. Solid-State Circuits, vol. 
37, pp. 639-647, May 2002. 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃柏鈞 計畫編號：99-2220-E-007-010- 
計畫名稱：三維晶片系統之設計與測試技術研發--子計畫五：應用在 3-D 晶片上之分散式混合電源管
理模組及溫度監控(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 1 1 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 1 1 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
