# 第六章 结构语句、系统任务、函数语句和现实系统任务

## 概述
在本章中将学习Verilog语法中两种结构语句以及如何定义和使用任务与函数，还有几个常用系统任务的用法。除了函数之外，这些语句在C语言中从来都没有定义过。特别需要注意的是，函数虽然在C语言中有过定义，但与Verilog的函数定义则完全不同。我们一定要注意这些语句所代表的物理意义，有意识地把结构语句、任务、函数与虚拟测试信号的生成或硬件电路结构联系起来。

## 6.1 结构说明语句
Verilog语言中的任何过程模块都从属于以下4种结构的说明语句:
(1) initial说明语句;
(2) always说明语句;
(3) task说明语句;
(4) function说明语句。

一个程序模块可以有多个initial和always过程块。每个initial和always说明语句在仿真的一开始同时立即开始执行。initial语句只执行一次，而always语句则是不断地重复活动着，直到仿真过程结束。但always语句后跟着的过程块是否运行，则要看它的触发条件是否满足，如满足则循行过程块一次，再次满足则再运行一次，直至仿真过程结束。

在一个模块中，使用initial和always语句的次数是不受限制的，它们都是同时开始运行的。

task和function语句可以在程序模块中的一处或多处调用。

### 6.1.1 initial语句
initial语句的格式如下:
```verilog
initial
    begin
        语句1；
        语句2；
        ...
    end
```

**注意:一个模块中可以有多个initial块，它们都是并行运行的。initial块常用于测试文件和虚拟模块的编写，用来产生仿真测试信号和设置信号记录等仿真环境。**

### 6.1.2 always语句