Fitter report for vgaHdmi
Wed Nov 22 02:22:02 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Wed Nov 22 02:22:02 2023          ;
; Quartus Prime Version           ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                   ; vgaHdmi                                        ;
; Top-level Entity Name           ; TopModule                                      ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEBA6U23I7                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 12,066 / 41,910 ( 29 % )                       ;
; Total registers                 ; 6470                                           ;
; Total pins                      ; 39 / 314 ( 12 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 4,456,448 / 5,662,720 ( 79 % )                 ;
; Total RAM Blocks                ; 544 / 553 ( 98 % )                             ;
; Total DSP Blocks                ; 8 / 112 ( 7 % )                                ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 1                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                               ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clock50~inputCLKENA0                                                                                                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                ;                  ;                       ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                ;                  ;                       ;
; reset_n~inputCLKENA0                                                                                                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                ;                  ;                       ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE                                                                          ;                  ;                       ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[3]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[3]~DUPLICATE                                                                                                      ;                  ;                       ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[6]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[6]~DUPLICATE                                                                                                      ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[1]~DUPLICATE  ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[1]~DUPLICATE  ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_b[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_b[0]~DUPLICATE ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[0]~DUPLICATE ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_b[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[0]~DUPLICATE ;                  ;                       ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|address_reg_a[1]~DUPLICATE ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[13][12]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[13][12]~DUPLICATE                                                                                 ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[20][6]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[20][6]~DUPLICATE                                                                                  ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[27][8]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[27][8]~DUPLICATE                                                                                  ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[29][31]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[29][31]~DUPLICATE                                                                                 ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[2][73]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[2][73]~DUPLICATE                                                                          ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[2][114]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[2][114]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[6][86]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[6][86]~DUPLICATE                                                                          ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[8][32]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[8][32]~DUPLICATE                                                                          ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[9][36]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[9][36]~DUPLICATE                                                                          ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[12][18]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[12][18]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[12][115]                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[12][115]~DUPLICATE                                                                        ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[13][34]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[13][34]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[14][115]                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[14][115]~DUPLICATE                                                                        ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[18][122]                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[18][122]~DUPLICATE                                                                        ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[19][55]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[19][55]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[19][115]                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[19][115]~DUPLICATE                                                                        ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[21][9]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[21][9]~DUPLICATE                                                                          ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[21][54]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[21][54]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[26][27]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[26][27]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[27][42]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[27][42]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[28][99]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[28][99]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[29][28]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[29][28]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[29][44]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[29][44]~DUPLICATE                                                                         ;                  ;                       ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[1]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_decode_vP:PD|instruction_D[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[13]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_decode_vP:PD|instruction_D[13]~DUPLICATE                                                                                                         ;                  ;                       ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[19]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_decode_vP:PD|instruction_D[19]~DUPLICATE                                                                                                         ;                  ;                       ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[24]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_decode_vP:PD|instruction_D[24]~DUPLICATE                                                                                                         ;                  ;                       ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[29]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_decode_vP:PD|instruction_D[29]~DUPLICATE                                                                                                         ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|ALU_source_E                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|ALU_source_E~DUPLICATE                                                                                                             ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|PC_to_ALU_E                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|PC_to_ALU_E~DUPLICATE                                                                                                              ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|immediate_E[2]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|immediate_E[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|r1_E[3]                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|r1_E[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|r2_E[1]                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|r2_E[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|rd_E[2]                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|rd_E[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|rd_E[4]                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|rd_E[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|select_operand_0_vector_E                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|select_operand_0_vector_E~DUPLICATE                                                                                                ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|select_operand_1_vector_E                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|select_operand_1_vector_E~DUPLICATE                                                                                                ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[37]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[37]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[44]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[44]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[46]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[46]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[48]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[48]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[51]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[51]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[52]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[52]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[57]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[57]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[58]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[58]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[59]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[59]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[61]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[61]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[62]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[62]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[63]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[63]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[64]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[64]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[67]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[67]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[70]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[70]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[71]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[71]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[72]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[72]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[73]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[73]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[82]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[82]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[86]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[86]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[90]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[90]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[92]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[92]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[94]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[94]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[99]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[99]~DUPLICATE                                                                                                  ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[101]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[101]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[107]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[107]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[109]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[109]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[110]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[110]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[114]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[114]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[116]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[116]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[119]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[119]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[122]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[122]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[123]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[123]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[124]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[124]~DUPLICATE                                                                                                 ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[14]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[14]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[33]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[33]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[34]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[34]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[35]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[35]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[36]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[36]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[40]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[40]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[44]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[44]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[45]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[45]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[65]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[65]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[66]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[66]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[69]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[69]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[70]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[70]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[72]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[72]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[73]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[73]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[77]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[77]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[91]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[91]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[92]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[92]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[95]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[95]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[98]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[98]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[101]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[101]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[103]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[103]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[104]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[104]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[106]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[106]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[108]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[108]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[111]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[111]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[113]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[113]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[116]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[116]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[125]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[125]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[1]                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[3]                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[9]                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[9]~DUPLICATE                                                                                                       ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[13]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[13]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[45]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[45]~DUPLICATE                                                                                                      ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_scalar_reg_M                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_scalar_reg_M~DUPLICATE                                                                                                        ;                  ;                       ;
; RV32I:RV|Pipe_memory_vP:PM|write_vector_reg_M                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_memory_vP:PM|write_vector_reg_M~DUPLICATE                                                                                                        ;                  ;                       ;
; RV32I:RV|Pipe_writeback_vP:PW|rd_W[0]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_writeback_vP:PW|rd_W[0]~DUPLICATE                                                                                                                ;                  ;                       ;
; RV32I:RV|Pipe_writeback_vP:PW|rd_W[2]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_writeback_vP:PW|rd_W[2]~DUPLICATE                                                                                                                ;                  ;                       ;
; RV32I:RV|Pipe_writeback_vP:PW|rd_W[3]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_writeback_vP:PW|rd_W[3]~DUPLICATE                                                                                                                ;                  ;                       ;
; RV32I:RV|Pipe_writeback_vP:PW|result_source_W[0]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_writeback_vP:PW|result_source_W[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; RV32I:RV|Pipe_writeback_vP:PW|result_source_W[1]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RV32I:RV|Pipe_writeback_vP:PW|result_source_W[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; vgaHdmi:vgaHdmi|pixelH[0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgaHdmi:vgaHdmi|pixelH[0]~DUPLICATE                                                                                                                            ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; switchB    ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; switchG    ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; switchR    ; PIN_Y24       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 24437 ) ; 0.00 % ( 0 / 24437 )       ; 0.00 % ( 0 / 24437 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 24437 ) ; 0.00 % ( 0 / 24437 )       ; 0.00 % ( 0 / 24437 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 24426 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/output_files/vgaHdmi.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 12,066 / 41,910       ; 29 %  ;
; ALMs needed [=A-B+C]                                        ; 12,066                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12,538 / 41,910       ; 30 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,702                 ;       ;
;         [b] ALMs used for LUT logic                         ; 9,572                 ;       ;
;         [c] ALMs used for registers                         ; 1,264                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,235 / 41,910        ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 763 / 41,910          ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 67                    ;       ;
;         [c] Due to LAB input limits                         ; 696                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,815 / 4,191         ; 43 %  ;
;     -- Logic LABs                                           ; 1,815                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 17,452                ;       ;
;     -- 7 input functions                                    ; 135                   ;       ;
;     -- 6 input functions                                    ; 5,454                 ;       ;
;     -- 5 input functions                                    ; 5,003                 ;       ;
;     -- 4 input functions                                    ; 4,150                 ;       ;
;     -- <=3 input functions                                  ; 2,710                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,287                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,470                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,932 / 83,820        ; 7 %   ;
;         -- Secondary logic registers                        ; 538 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,347                 ;       ;
;         -- Routing optimization registers                   ; 123                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 39 / 314              ; 12 %  ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 544 / 553             ; 98 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,456,448 / 5,662,720 ; 79 %  ;
; Total block memory implementation bits                      ; 5,570,560 / 5,662,720 ; 98 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 8 / 112               ; 7 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 19.2% / 18.9% / 20.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 44.0% / 44.0% / 44.1% ;       ;
; Maximum fan-out                                             ; 8192                  ;       ;
; Highest non-global fan-out                                  ; 8192                  ;       ;
; Total fan-out                                               ; 129286                ;       ;
; Average fan-out                                             ; 5.00                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 12066 / 41910 ( 29 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 12066                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12538 / 41910 ( 30 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1702                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 9572                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1264                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1235 / 41910 ( 3 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 763 / 41910 ( 2 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 67                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 696                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1815 / 4191 ( 43 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 1815                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 17452                  ; 0                              ;
;     -- 7 input functions                                    ; 135                    ; 0                              ;
;     -- 6 input functions                                    ; 5454                   ; 0                              ;
;     -- 5 input functions                                    ; 5003                   ; 0                              ;
;     -- 4 input functions                                    ; 4150                   ; 0                              ;
;     -- <=3 input functions                                  ; 2710                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1287                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 5932 / 83820 ( 7 % )   ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 538 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 6347                   ; 0                              ;
;         -- Routing optimization registers                   ; 123                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 37                     ; 2                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 4456448                ; 0                              ;
; Total block memory implementation bits                      ; 5570560                ; 0                              ;
; M10K block                                                  ; 544 / 553 ( 98 % )     ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 8 / 112 ( 7 % )        ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 3 / 116 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 13237                  ; 0                              ;
;     -- Registered Input Connections                         ; 12683                  ; 0                              ;
;     -- Output Connections                                   ; 1                      ; 13236                          ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 145520                 ; 13272                          ;
;     -- Registered Connections                               ; 36480                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 2                      ; 13236                          ;
;     -- hard_block:auto_generated_inst                       ; 13236                  ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 4                      ; 2                              ;
;     -- Output Ports                                         ; 34                     ; 4                              ;
;     -- Bidir Ports                                          ; 1                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; HDMI_TX_INT ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clock50     ; V11   ; 3B       ; 32           ; 0            ; 0            ; 6890                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_n     ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 6299                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switch      ; W20   ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S0     ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; READY         ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 26 / 32 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 3 / 68 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; reset_n                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S0                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clock50                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; READY                           ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; switch                          ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; HDMI_I2C_SCL  ; Incomplete set of assignments ;
; READY         ; Incomplete set of assignments ;
; HDMI_TX_D[0]  ; Incomplete set of assignments ;
; HDMI_TX_D[1]  ; Incomplete set of assignments ;
; HDMI_TX_D[2]  ; Incomplete set of assignments ;
; HDMI_TX_D[3]  ; Incomplete set of assignments ;
; HDMI_TX_D[4]  ; Incomplete set of assignments ;
; HDMI_TX_D[5]  ; Incomplete set of assignments ;
; HDMI_TX_D[6]  ; Incomplete set of assignments ;
; HDMI_TX_D[7]  ; Incomplete set of assignments ;
; HDMI_TX_D[8]  ; Incomplete set of assignments ;
; HDMI_TX_D[9]  ; Incomplete set of assignments ;
; HDMI_TX_D[10] ; Incomplete set of assignments ;
; HDMI_TX_D[11] ; Incomplete set of assignments ;
; HDMI_TX_D[12] ; Incomplete set of assignments ;
; HDMI_TX_D[13] ; Incomplete set of assignments ;
; HDMI_TX_D[14] ; Incomplete set of assignments ;
; HDMI_TX_D[15] ; Incomplete set of assignments ;
; HDMI_TX_D[16] ; Incomplete set of assignments ;
; HDMI_TX_D[17] ; Incomplete set of assignments ;
; HDMI_TX_D[18] ; Incomplete set of assignments ;
; HDMI_TX_D[19] ; Incomplete set of assignments ;
; HDMI_TX_D[20] ; Incomplete set of assignments ;
; HDMI_TX_D[21] ; Incomplete set of assignments ;
; HDMI_TX_D[22] ; Incomplete set of assignments ;
; HDMI_TX_D[23] ; Incomplete set of assignments ;
; HDMI_TX_VS    ; Incomplete set of assignments ;
; HDMI_TX_HS    ; Incomplete set of assignments ;
; HDMI_TX_DE    ; Incomplete set of assignments ;
; HDMI_TX_CLK   ; Incomplete set of assignments ;
; HDMI_I2S0     ; Incomplete set of assignments ;
; HDMI_MCLK     ; Incomplete set of assignments ;
; HDMI_LRCLK    ; Incomplete set of assignments ;
; HDMI_SCLK     ; Incomplete set of assignments ;
; switch        ; Incomplete set of assignments ;
; HDMI_I2C_SDA  ; Incomplete set of assignments ;
; reset_n       ; Incomplete set of assignments ;
; clock50       ; Incomplete set of assignments ;
; HDMI_TX_INT   ; Incomplete set of assignments ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                         ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                    ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                    ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                              ; N/A                        ;
;     -- M Counter                                                                                            ; 12                         ;
;     -- N Counter                                                                                            ; 2                          ;
;     -- PLL Refclk Select                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                   ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                              ; clock50~input              ;
;             -- CLKIN(1) source                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                   ;                            ;
;         -- pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                       ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                       ; Off                        ;
;             -- Duty Cycle                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                    ; 12                         ;
;             -- C Counter PH Mux PRST                                                                        ; 0                          ;
;             -- C Counter PRST                                                                               ; 1                          ;
;                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; Compilation Hierarchy Node                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                ; Entity Name                    ; Library Name ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; |TopModule                                          ; 12065.5 (0.6)        ; 12537.5 (0.5)                    ; 1234.5 (0.0)                                      ; 762.5 (0.1)                      ; 0.0 (0.0)            ; 17452 (1)           ; 6470 (0)                  ; 0 (0)         ; 4456448           ; 544   ; 8          ; 39   ; 0            ; |TopModule                                                                                                                                                         ; TopModule                      ; work         ;
;    |I2C_HDMI_Config:I2C_HDMI_Config|                ; 63.0 (26.8)          ; 69.5 (29.9)                      ; 6.5 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (49)            ; 74 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|I2C_HDMI_Config:I2C_HDMI_Config                                                                                                                         ; I2C_HDMI_Config                ; work         ;
;       |I2C_Controller:u0|                           ; 36.2 (0.0)           ; 39.6 (0.0)                       ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0                                                                                                       ; I2C_Controller                 ; work         ;
;          |I2C_WRITE_WDATA:wrd|                      ; 36.2 (36.2)          ; 39.6 (39.6)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd                                                                                   ; I2C_WRITE_WDATA                ; work         ;
;    |MT_FSM:FSM|                                     ; 0.3 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|MT_FSM:FSM                                                                                                                                              ; MT_FSM                         ; work         ;
;       |Register_N_vP:regn|                          ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|MT_FSM:FSM|Register_N_vP:regn                                                                                                                           ; Register_N_vP                  ; work         ;
;    |RAM_1rwp_1rp_19a_128b_8g:RAM|                   ; 1145.9 (15.3)        ; 1166.6 (16.7)                    ; 53.6 (1.5)                                        ; 32.9 (0.1)                       ; 0.0 (0.0)            ; 1763 (24)           ; 71 (0)                    ; 0 (0)         ; 4194304           ; 512   ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM                                                                                                                            ; RAM_1rwp_1rp_19a_128b_8g       ; work         ;
;       |Address_offset_16_byte:AO_a|                 ; 109.2 (4.9)          ; 116.0 (4.5)                      ; 7.3 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 235 (9)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a                                                                                                ; Address_offset_16_byte         ; work         ;
;          |Adder_with_carry_in_N:add0|               ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add0                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add1|               ; 6.9 (6.9)            ; 7.3 (7.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add1                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add10|              ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add10                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add11|              ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add11                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add12|              ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add12                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add13|              ; 6.9 (6.9)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add13                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add14|              ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add14                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add2|               ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add2                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add3|               ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add3                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add4|               ; 6.9 (6.9)            ; 7.3 (7.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add4                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add5|               ; 6.9 (6.9)            ; 7.3 (7.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add5                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add6|               ; 6.9 (6.9)            ; 7.3 (7.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add6                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add7|               ; 6.9 (6.9)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add7                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add8|               ; 6.9 (6.9)            ; 7.3 (7.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add8                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add9|               ; 6.9 (6.9)            ; 7.5 (7.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Adder_with_carry_in_N:add9                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Decoder_N:dec|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_a|Decoder_N:dec                                                                                  ; Decoder_N                      ; work         ;
;       |Address_offset_16_byte:AO_b|                 ; 106.0 (2.2)          ; 105.7 (2.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 233 (7)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b                                                                                                ; Address_offset_16_byte         ; work         ;
;          |Adder_with_carry_in_N:add0|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add0                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add1|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add1                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add10|              ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add10                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add11|              ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add11                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add12|              ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add12                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add13|              ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add13                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add14|              ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add14                                                                    ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add2|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add2                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add3|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add3                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add4|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add4                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add5|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add5                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add6|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add6                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add7|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add7                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add8|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add8                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add9|               ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Adder_with_carry_in_N:add9                                                                     ; Adder_with_carry_in_N          ; work         ;
;          |Decoder_N:dec|                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Address_offset_16_byte:AO_b|Decoder_N:dec                                                                                  ; Decoder_N                      ; work         ;
;       |Circular_shifter_left_byte_N:cslb|           ; 311.0 (311.0)        ; 320.3 (320.3)                    ; 9.7 (9.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 496 (496)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Circular_shifter_left_byte_N:cslb                                                                                          ; Circular_shifter_left_byte_N   ; work         ;
;       |Circular_shifter_right_byte_N:csrb_a|        ; 310.3 (310.3)        ; 340.6 (340.6)                    ; 30.9 (30.9)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 499 (499)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Circular_shifter_right_byte_N:csrb_a                                                                                       ; Circular_shifter_right_byte_N  ; work         ;
;       |Circular_shifter_right_byte_N:csrb_b|        ; 83.2 (83.2)          ; 79.1 (79.1)                      ; 1.1 (1.1)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|Circular_shifter_right_byte_N:csrb_b                                                                                       ; Circular_shifter_right_byte_N  ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|      ; 17.2 (0.0)           ; 15.6 (0.0)                       ; 0.4 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 17.2 (0.0)           ; 15.6 (0.0)                       ; 0.4 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 17.2 (1.2)           ; 15.6 (1.6)                       ; 0.4 (0.4)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;                |mux_ofb:mux5|                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux5         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|      ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.2 (1.2)                       ; 0.1 (0.1)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|     ; 13.2 (0.0)           ; 11.8 (0.0)                       ; 0.6 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10                                                                                    ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.8 (0.0)                       ; 0.6 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component                                                    ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.8 (1.8)                       ; 0.6 (0.6)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (5)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                     ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2  ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4        ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|     ; 12.9 (0.0)           ; 10.9 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11                                                                                    ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 12.9 (0.0)           ; 10.9 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component                                                    ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 12.9 (1.2)           ; 10.9 (1.6)                       ; 0.0 (0.4)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (5)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                     ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2  ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 9.3 (9.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4        ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|     ; 13.2 (0.0)           ; 11.7 (0.0)                       ; 0.5 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12                                                                                    ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.7 (0.0)                       ; 0.5 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component                                                    ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.7 (1.7)                       ; 0.5 (0.5)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (5)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                     ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2  ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4        ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|     ; 13.2 (0.0)           ; 11.4 (0.0)                       ; 0.2 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13                                                                                    ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.4 (0.0)                       ; 0.2 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component                                                    ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.4 (1.4)                       ; 0.2 (0.2)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                     ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2  ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4        ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|     ; 13.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14                                                                                    ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component                                                    ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.1 (1.2)           ; 11.1 (1.6)                       ; 0.0 (0.4)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                     ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2  ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 9.5 (9.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4        ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|     ; 12.4 (0.0)           ; 13.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 6 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15                                                                                    ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 12.4 (0.0)           ; 13.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 6 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component                                                    ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 12.4 (1.3)           ; 13.5 (1.5)                       ; 2.0 (0.3)                                         ; 0.9 (0.2)                        ; 0.0 (0.0)            ; 12 (0)              ; 6 (6)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                     ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 3.0 (3.0)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2  ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 8.1 (8.1)            ; 8.0 (8.0)                        ; 0.7 (0.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4        ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|      ; 12.1 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 12.1 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 12.1 (1.2)           ; 11.2 (1.6)                       ; 0.1 (0.4)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 8.5 (8.5)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|      ; 11.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 11.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 11.1 (1.2)           ; 11.1 (1.6)                       ; 0.0 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (5)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|      ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.2 (1.2)                       ; 0.1 (0.1)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|      ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.2 (1.3)                       ; 0.1 (0.1)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|      ; 12.5 (0.0)           ; 11.8 (0.0)                       ; 0.6 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 12.5 (0.0)           ; 11.8 (0.0)                       ; 0.6 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 12.5 (1.2)           ; 11.8 (1.8)                       ; 0.6 (0.6)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 5 (5)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 9.3 (9.3)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|      ; 13.2 (0.0)           ; 11.6 (0.0)                       ; 0.4 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.6 (0.0)                       ; 0.4 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.6 (1.6)                       ; 0.4 (0.4)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|      ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 13.2 (0.0)           ; 11.2 (0.0)                       ; 0.1 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 13.2 (1.2)           ; 11.2 (1.2)                       ; 0.1 (0.1)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 10.0 (10.0)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;       |RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|      ; 12.0 (0.0)           ; 11.6 (0.0)                       ; 0.4 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9                                                                                     ; RAM_2rwp_15a_8b_8g_from_file   ; work         ;
;          |altsyncram:altsyncram_component|          ; 12.0 (0.0)           ; 11.6 (0.0)                       ; 0.4 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component                                                     ; altsyncram                     ; work         ;
;             |altsyncram_hn23:auto_generated|        ; 12.0 (1.2)           ; 11.6 (1.6)                       ; 0.4 (0.4)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated                      ; altsyncram_hn23                ; work         ;
;                |decode_8la:decode2|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2   ; decode_8la                     ; work         ;
;                |mux_ofb:mux4|                       ; 8.8 (8.8)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|mux_ofb:mux4         ; mux_ofb                        ; work         ;
;    |ROM_1p_13a_32g:ROM|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|ROM_1p_13a_32g:ROM                                                                                                                                      ; ROM_1p_13a_32g                 ; work         ;
;       |altsyncram:altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|ROM_1p_13a_32g:ROM|altsyncram:altsyncram_component                                                                                                      ; altsyncram                     ; work         ;
;          |altsyncram_ujo1:auto_generated|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |TopModule|ROM_1p_13a_32g:ROM|altsyncram:altsyncram_component|altsyncram_ujo1:auto_generated                                                                       ; altsyncram_ujo1                ; work         ;
;    |RV32I:RV|                                       ; 10817.4 (0.2)        ; 11248.0 (0.2)                    ; 1159.2 (0.0)                                      ; 728.5 (0.0)                      ; 0.0 (0.0)            ; 15512 (1)           ; 6253 (0)                  ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |TopModule|RV32I:RV                                                                                                                                                ; RV32I                          ; work         ;
;       |Decode_stage:DS|                             ; 1130.5 (0.0)         ; 1912.7 (0.0)                     ; 832.5 (0.0)                                       ; 50.3 (0.0)                       ; 0.0 (0.0)            ; 238 (0)             ; 4983 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS                                                                                                                                ; Decode_stage                   ; work         ;
;          |Adder_N:adder_branch_prediction|          ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Adder_N:adder_branch_prediction                                                                                                ; Adder_N                        ; work         ;
;          |Main_decoder:main_dec|                    ; 43.5 (7.9)           ; 47.2 (8.3)                       ; 3.7 (0.4)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 95 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec                                                                                                          ; Main_decoder                   ; work         ;
;             |ALU_decoder_RV32I:ALU_dec|             ; 25.2 (6.5)           ; 27.2 (8.5)                       ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|ALU_decoder_RV32I:ALU_dec                                                                                ; ALU_decoder_RV32I              ; work         ;
;                |Encoder_15x4:cod|                   ; 18.7 (18.7)          ; 18.7 (18.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|ALU_decoder_RV32I:ALU_dec|Encoder_15x4:cod                                                               ; Encoder_15x4                   ; work         ;
;             |Branch_condition_decoder_RV32I:bcd|    ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Branch_condition_decoder_RV32I:bcd                                                                       ; Branch_condition_decoder_RV32I ; work         ;
;                |Encoder_5x3:cod|                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Branch_condition_decoder_RV32I:bcd|Encoder_5x3:cod                                                       ; Encoder_5x3                    ; work         ;
;             |Decoder_N:dec_f3|                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Decoder_N:dec_f3                                                                                         ; Decoder_N                      ; work         ;
;             |Decoder_f7_RV32I:dec_f7|               ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Decoder_f7_RV32I:dec_f7                                                                                  ; Decoder_f7_RV32I               ; work         ;
;             |Instruction_decoder_RV32I:id|          ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Instruction_decoder_RV32I:id                                                                             ; Instruction_decoder_RV32I      ; work         ;
;             |Load_store_width_decoder_RV32I:lsd|    ; 2.5 (1.7)            ; 2.8 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Load_store_width_decoder_RV32I:lsd                                                                       ; Load_store_width_decoder_RV32I ; work         ;
;                |Encoder_5x3:enc|                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Load_store_width_decoder_RV32I:lsd|Encoder_5x3:enc                                                       ; Encoder_5x3                    ; work         ;
;             |Rerouting_decoder_RV32I:Rerouting_dec| ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Rerouting_decoder_RV32I:Rerouting_dec                                                                    ; Rerouting_decoder_RV32I        ; work         ;
;             |Result_source_decoder_RV32I:rsd|       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Result_source_decoder_RV32I:rsd                                                                          ; Result_source_decoder_RV32I    ; work         ;
;          |Regfile_32x32_vN:scalar_reg_file|         ; 215.2 (215.2)        ; 370.7 (370.7)                    ; 166.8 (166.8)                                     ; 11.4 (11.4)                      ; 0.0 (0.0)            ; 31 (31)             ; 996 (996)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file                                                                                               ; Regfile_32x32_vN               ; work         ;
;          |Regfile_vector_32x128_vN:vector_reg_file| ; 834.6 (834.6)        ; 1456.4 (1456.4)                  ; 660.6 (660.6)                                     ; 38.8 (38.8)                      ; 0.0 (0.0)            ; 31 (31)             ; 3987 (3987)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file                                                                                       ; Regfile_vector_32x128_vN       ; work         ;
;          |Sign_extend_RV32I:sign_ext|               ; 21.1 (0.0)           ; 22.4 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Sign_extend_RV32I:sign_ext                                                                                                     ; Sign_extend_RV32I              ; work         ;
;             |Multiplexer_MxN:mux_o|                 ; 21.1 (21.1)          ; 22.4 (22.4)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Sign_extend_RV32I:sign_ext|Multiplexer_MxN:mux_o                                                                               ; Multiplexer_MxN                ; work         ;
;       |Execute_stage:ES|                            ; 6947.9 (1.4)         ; 6525.4 (1.4)                     ; 207.4 (0.0)                                       ; 629.9 (0.0)                      ; 0.0 (0.0)            ; 11673 (3)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES                                                                                                                               ; Execute_stage                  ; work         ;
;          |Comparison_unit_RV32I:comp|               ; 23.0 (0.0)           ; 23.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Comparison_unit_RV32I:comp                                                                                                    ; Comparison_unit_RV32I          ; work         ;
;             |Comparator_RV32I:comp|                 ; 23.0 (6.5)           ; 23.0 (6.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Comparison_unit_RV32I:comp|Comparator_RV32I:comp                                                                              ; Comparator_RV32I               ; work         ;
;                |Adder_with_carries_N:add|           ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Comparison_unit_RV32I:comp|Comparator_RV32I:comp|Adder_with_carries_N:add                                                     ; Adder_with_carries_N           ; work         ;
;          |Multiplexer_MxN:mux_forward_0|            ; 44.5 (44.5)          ; 55.2 (55.2)                      ; 17.2 (17.2)                                       ; 6.5 (6.5)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_forward_0                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_forward_1|            ; 61.3 (61.3)          ; 91.5 (91.5)                      ; 32.4 (32.4)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 191 (191)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_forward_1                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_operand_0|            ; 85.9 (85.9)          ; 99.8 (99.8)                      ; 15.2 (15.2)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_operand_0                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_operand_1|            ; 77.3 (77.3)          ; 86.3 (86.3)                      ; 9.3 (9.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_operand_1                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |VALU_4xN:VALU|                            ; 6654.1 (0.0)         ; 6168.1 (0.0)                     ; 133.6 (0.0)                                       ; 619.5 (0.0)                      ; 0.0 (0.0)            ; 11093 (0)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU                                                                                                                 ; VALU_4xN                       ; work         ;
;             |ALU_RV32I:ALU_0|                       ; 1417.8 (107.3)       ; 1288.0 (110.7)                   ; 18.8 (5.0)                                        ; 148.6 (1.6)                      ; 0.0 (0.0)            ; 2462 (150)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 29.1 (29.1)          ; 32.0 (32.0)                      ; 4.5 (4.5)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 16.5 (0.0)           ; 16.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 610.7 (0.0)          ; 549.2 (0.0)                      ; 5.4 (0.0)                                         ; 66.9 (0.0)                       ; 0.0 (0.0)            ; 1088 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 610.7 (0.0)          ; 549.2 (0.0)                      ; 5.4 (0.0)                                         ; 66.9 (0.0)                       ; 0.0 (0.0)            ; 1088 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 610.7 (0.0)          ; 549.2 (0.0)                      ; 5.4 (0.0)                                         ; 66.9 (0.0)                       ; 0.0 (0.0)            ; 1088 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 610.7 (610.7)        ; 549.2 (549.2)                    ; 5.4 (5.4)                                         ; 66.9 (66.9)                      ; 0.0 (0.0)            ; 1088 (1088)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 622.3 (0.0)          ; 547.7 (0.0)                      ; 3.8 (0.0)                                         ; 78.4 (0.0)                       ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 622.3 (0.0)          ; 547.7 (0.0)                      ; 3.8 (0.0)                                         ; 78.4 (0.0)                       ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 622.3 (0.0)          ; 547.7 (0.0)                      ; 3.8 (0.0)                                         ; 78.4 (0.0)                       ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 622.3 (622.3)        ; 547.7 (547.7)                    ; 3.8 (3.8)                                         ; 78.4 (78.4)                      ; 0.0 (0.0)            ; 1086 (1086)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |ALU_RV32I:ALU_1|                       ; 1423.5 (109.5)       ; 1292.2 (108.3)                   ; 13.3 (0.2)                                        ; 144.7 (1.4)                      ; 0.0 (0.0)            ; 2470 (148)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 33.2 (33.2)          ; 35.3 (35.3)                      ; 4.0 (4.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 16.5 (0.0)           ; 16.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 608.7 (0.0)          ; 548.2 (0.0)                      ; 5.2 (0.0)                                         ; 65.7 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 608.7 (0.0)          ; 548.2 (0.0)                      ; 5.2 (0.0)                                         ; 65.7 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 608.7 (0.0)          ; 548.2 (0.0)                      ; 5.2 (0.0)                                         ; 65.7 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 608.7 (608.7)        ; 548.2 (548.2)                    ; 5.2 (5.2)                                         ; 65.7 (65.7)                      ; 0.0 (0.0)            ; 1087 (1087)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 623.5 (0.0)          ; 551.8 (0.0)                      ; 4.0 (0.0)                                         ; 75.7 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 623.5 (0.0)          ; 551.8 (0.0)                      ; 4.0 (0.0)                                         ; 75.7 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 623.5 (0.0)          ; 551.8 (0.0)                      ; 4.0 (0.0)                                         ; 75.7 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 623.5 (623.5)        ; 551.8 (551.8)                    ; 4.0 (4.0)                                         ; 75.7 (75.7)                      ; 0.0 (0.0)            ; 1092 (1092)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |ALU_RV32I:ALU_2|                       ; 1428.8 (109.1)       ; 1293.1 (111.2)                   ; 13.6 (2.8)                                        ; 149.3 (0.7)                      ; 0.0 (0.0)            ; 2470 (148)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 34.9 (34.9)          ; 34.0 (34.0)                      ; 1.0 (1.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 16.5 (0.0)           ; 16.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 616.8 (0.0)          ; 547.2 (0.0)                      ; 3.7 (0.0)                                         ; 73.3 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 616.8 (0.0)          ; 547.2 (0.0)                      ; 3.7 (0.0)                                         ; 73.3 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 616.8 (0.0)          ; 547.2 (0.0)                      ; 3.7 (0.0)                                         ; 73.3 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 616.8 (616.8)        ; 547.2 (547.2)                    ; 3.7 (3.7)                                         ; 73.3 (73.3)                      ; 0.0 (0.0)            ; 1087 (1087)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 619.6 (0.0)          ; 552.2 (0.0)                      ; 6.1 (0.0)                                         ; 73.4 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 619.6 (0.0)          ; 552.2 (0.0)                      ; 6.1 (0.0)                                         ; 73.4 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 619.6 (0.0)          ; 552.2 (0.0)                      ; 6.1 (0.0)                                         ; 73.4 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 619.6 (619.6)        ; 552.2 (552.2)                    ; 6.1 (6.1)                                         ; 73.4 (73.4)                      ; 0.0 (0.0)            ; 1092 (1092)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |ALU_RV32I:ALU_3|                       ; 1418.8 (107.4)       ; 1291.3 (107.7)                   ; 11.0 (1.2)                                        ; 138.5 (0.9)                      ; 0.0 (0.0)            ; 2470 (148)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 34.6 (34.6)          ; 35.0 (35.0)                      ; 2.0 (2.0)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 16.5 (0.0)           ; 16.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 604.4 (0.0)          ; 549.0 (0.0)                      ; 4.5 (0.0)                                         ; 59.9 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 604.4 (0.0)          ; 549.0 (0.0)                      ; 4.5 (0.0)                                         ; 59.9 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 604.4 (0.0)          ; 549.0 (0.0)                      ; 4.5 (0.0)                                         ; 59.9 (0.0)                       ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 604.4 (604.4)        ; 549.0 (549.0)                    ; 4.5 (4.5)                                         ; 59.9 (59.9)                      ; 0.0 (0.0)            ; 1087 (1087)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 623.9 (0.0)          ; 551.2 (0.0)                      ; 3.3 (0.0)                                         ; 76.0 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 623.9 (0.0)          ; 551.2 (0.0)                      ; 3.3 (0.0)                                         ; 76.0 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 623.9 (0.0)          ; 551.2 (0.0)                      ; 3.3 (0.0)                                         ; 76.0 (0.0)                       ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 623.9 (623.9)        ; 551.2 (551.2)                    ; 3.3 (3.3)                                         ; 76.0 (76.0)                      ; 0.0 (0.0)            ; 1092 (1092)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |Multiplexer_MxN:mux|                   ; 956.5 (956.5)        ; 996.1 (996.1)                    ; 77.4 (77.4)                                       ; 37.8 (37.8)                      ; 0.0 (0.0)            ; 1209 (1209)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Multiplexer_MxN:mux                                                                                             ; Multiplexer_MxN                ; work         ;
;             |Router_RV32I:router|                   ; 8.1 (1.0)            ; 7.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Router_RV32I:router                                                                                             ; Router_RV32I                   ; work         ;
;                |Decoder_N:dec|                      ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Router_RV32I:router|Decoder_N:dec                                                                               ; Decoder_N                      ; work         ;
;                |Multiplexer_MxN:mux_0|              ; 6.5 (6.5)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Router_RV32I:router|Multiplexer_MxN:mux_0                                                                       ; Multiplexer_MxN                ; work         ;
;       |Fetch_stage:FS|                              ; 59.9 (0.0)           ; 68.3 (0.0)                       ; 12.9 (0.0)                                        ; 4.6 (0.0)                        ; 0.0 (0.0)            ; 117 (0)             ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS                                                                                                                                 ; Fetch_stage                    ; work         ;
;          |Adder_N:adder_pc_plus_4|                  ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Adder_N:adder_pc_plus_4                                                                                                         ; Adder_N                        ; work         ;
;          |Multiplexer_MxN:mux_PC_source|            ; 27.4 (27.4)          ; 34.8 (34.8)                      ; 10.8 (10.8)                                       ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Multiplexer_MxN:mux_PC_source                                                                                                   ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_prediction|           ; 8.3 (8.3)            ; 9.9 (9.9)                        ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Multiplexer_MxN:mux_prediction                                                                                                  ; Multiplexer_MxN                ; work         ;
;          |Register_N_with_enabler_vP:PC|            ; 11.8 (11.8)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC                                                                                                   ; Register_N_with_enabler_vP     ; work         ;
;       |Hazard_unit_RV32I:HU|                        ; 5.0 (4.7)            ; 6.1 (5.8)                        ; 1.2 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 14 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Hazard_unit_RV32I:HU                                                                                                                           ; Hazard_unit_RV32I              ; work         ;
;          |Exception:ex_mem|                         ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Hazard_unit_RV32I:HU|Exception:ex_mem                                                                                                          ; Exception                      ; work         ;
;       |Input_byte_handler_RV32I:IBH|                ; 3.7 (0.0)            ; 5.2 (0.0)                        ; 1.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Input_byte_handler_RV32I:IBH                                                                                                                   ; Input_byte_handler_RV32I       ; work         ;
;          |Multiplexer_MxN:mux_read_data_0|          ; 3.7 (3.7)            ; 5.2 (5.2)                        ; 1.7 (1.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Input_byte_handler_RV32I:IBH|Multiplexer_MxN:mux_read_data_0                                                                                   ; Multiplexer_MxN                ; work         ;
;       |Multiplexer_MxN:mux_W|                       ; 36.6 (36.6)          ; 60.1 (60.1)                      ; 24.0 (24.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Multiplexer_MxN:mux_W                                                                                                                          ; Multiplexer_MxN                ; work         ;
;       |Output_byte_handler_RV32I:OBH|               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Output_byte_handler_RV32I:OBH                                                                                                                  ; Output_byte_handler_RV32I      ; work         ;
;          |Decoder_N:dec|                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Output_byte_handler_RV32I:OBH|Decoder_N:dec                                                                                                    ; Decoder_N                      ; work         ;
;       |Pipe_decode_vP:PD|                           ; 25.8 (25.8)          ; 36.3 (36.3)                      ; 10.8 (10.8)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 99 (99)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_decode_vP:PD                                                                                                                              ; Pipe_decode_vP                 ; work         ;
;       |Pipe_execute_vP:PE|                          ; 2395.8 (2395.8)      ; 2376.3 (2376.3)                  ; 12.3 (12.3)                                       ; 31.8 (31.8)                      ; 0.0 (0.0)            ; 3211 (3211)         ; 499 (499)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_execute_vP:PE                                                                                                                             ; Pipe_execute_vP                ; work         ;
;       |Pipe_memory_vP:PM|                           ; 150.4 (150.4)        ; 161.1 (161.1)                    ; 20.6 (20.6)                                       ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 116 (116)           ; 338 (338)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_memory_vP:PM                                                                                                                              ; Pipe_memory_vP                 ; work         ;
;       |Pipe_writeback_vP:PW|                        ; 61.2 (61.2)          ; 95.8 (95.8)                      ; 35.5 (35.5)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 302 (302)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_writeback_vP:PW                                                                                                                           ; Pipe_writeback_vP              ; work         ;
;    |pixelPrinter:pixelPrinter|                      ; 12.0 (12.0)          ; 24.0 (24.0)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|pixelPrinter:pixelPrinter                                                                                                                               ; pixelPrinter                   ; work         ;
;    |pll_25:pll_25|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|pll_25:pll_25                                                                                                                                           ; pll_25                         ; pll_25       ;
;       |pll_25_0002:pll_25_inst|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|pll_25:pll_25|pll_25_0002:pll_25_inst                                                                                                                   ; pll_25_0002                    ; pll_25       ;
;          |altera_pll:altera_pll_i|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i                                                                                           ; altera_pll                     ; work         ;
;    |vgaHdmi:vgaHdmi|                                ; 26.3 (26.3)          ; 28.7 (28.7)                      ; 3.3 (3.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopModule|vgaHdmi:vgaHdmi                                                                                                                                         ; vgaHdmi                        ; work         ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; READY         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; switch        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset_n       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock50       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; switch                                                                                              ;                   ;         ;
; HDMI_I2C_SDA                                                                                        ;                   ;         ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~2               ; 1                 ; 0       ;
; reset_n                                                                                             ;                   ;         ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SCLO~0                 ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                                ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1]~0              ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~0                 ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK~0               ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~2               ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~3                 ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[7]~0                                               ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~5                 ; 0                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~6                 ; 0                 ; 0       ;
;      - pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 0                 ; 0       ;
;      - reset_n~inputCLKENA0                                                                         ; 0                 ; 0       ;
; clock50                                                                                             ;                   ;         ;
; HDMI_TX_INT                                                                                         ;                   ;         ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[4]~0                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[3]~1                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[0]~2                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[2]~3                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]~4                                               ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                  ; Location                   ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]~4                                                                                          ; MLABCELL_X47_Y4_N42        ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]~0                                                                                        ; LABCELL_X43_Y4_N39         ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]~1                                                                                        ; LABCELL_X48_Y4_N51         ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[3]                                                                                                                          ; FF_X46_Y4_N2               ; 19      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|LessThan0~3                                                                                                                           ; LABCELL_X45_Y5_N54         ; 19      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                                                                                                         ; FF_X47_Y4_N47              ; 56      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[7]~0                                                                                                                        ; LABCELL_X45_Y4_N24         ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X23_Y49_N36        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X23_Y49_N45        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X23_Y49_N24        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X23_Y49_N21        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2] ; LABCELL_X64_Y10_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2] ; LABCELL_X64_Y10_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2] ; LABCELL_X64_Y10_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2] ; LABCELL_X64_Y10_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2] ; LABCELL_X62_Y21_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2] ; LABCELL_X62_Y21_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2] ; LABCELL_X62_Y21_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2] ; LABCELL_X63_Y21_N45        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2] ; LABCELL_X45_Y66_N12        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2] ; LABCELL_X45_Y66_N9         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2] ; LABCELL_X45_Y66_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2] ; LABCELL_X45_Y66_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2] ; LABCELL_X37_Y34_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2] ; LABCELL_X37_Y34_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2] ; LABCELL_X37_Y34_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2] ; LABCELL_X37_Y34_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2] ; LABCELL_X27_Y21_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2] ; LABCELL_X27_Y21_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2] ; LABCELL_X27_Y21_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2] ; LABCELL_X27_Y21_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2] ; LABCELL_X35_Y28_N42        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2] ; LABCELL_X35_Y28_N12        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2] ; LABCELL_X35_Y28_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2] ; LABCELL_X35_Y28_N24        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X40_Y46_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X40_Y46_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X40_Y46_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X40_Y46_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X37_Y29_N30        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X37_Y29_N3         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X37_Y29_N45        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X37_Y29_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X16_Y33_N0         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X16_Y33_N9         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X16_Y33_N24        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X16_Y33_N33        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X23_Y64_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X23_Y64_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X23_Y64_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X23_Y64_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X42_Y41_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X42_Y41_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X42_Y41_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X42_Y41_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X71_Y29_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X71_Y29_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X71_Y29_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X71_Y29_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X37_Y8_N0          ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X37_Y8_N21         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X37_Y8_N51         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X37_Y8_N42         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X45_Y61_N48        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X45_Y61_N51        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X45_Y61_N54        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X45_Y61_N57        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode427w[2]  ; LABCELL_X13_Y17_N24        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode440w[2]  ; LABCELL_X13_Y17_N33        ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode448w[2]  ; LABCELL_X13_Y17_N0         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|decode_8la:decode2|w_anode456w[2]  ; LABCELL_X13_Y17_N9         ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[10][31]~25                                                                                               ; LABCELL_X60_Y11_N12        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[11][31]~26                                                                                               ; MLABCELL_X59_Y11_N42       ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[12][31]~27                                                                                               ; LABCELL_X60_Y11_N9         ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[13][31]~28                                                                                               ; LABCELL_X46_Y19_N54        ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[14][31]~29                                                                                               ; LABCELL_X48_Y19_N0         ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[15][31]~30                                                                                               ; LABCELL_X48_Y18_N6         ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[16][31]~0                                                                                                ; LABCELL_X60_Y11_N42        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[17][31]~4                                                                                                ; LABCELL_X51_Y12_N3         ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[18][31]~8                                                                                                ; LABCELL_X57_Y11_N18        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[19][31]~12                                                                                               ; MLABCELL_X52_Y12_N57       ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[1][0]~20                                                                                                 ; MLABCELL_X59_Y15_N21       ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[20][31]~2                                                                                                ; LABCELL_X46_Y19_N48        ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[21][31]~6                                                                                                ; LABCELL_X48_Y18_N33        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[22][31]~10                                                                                               ; LABCELL_X50_Y12_N48        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[23][31]~14                                                                                               ; LABCELL_X48_Y18_N15        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[24][31]~1                                                                                                ; LABCELL_X55_Y13_N24        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[25][31]~5                                                                                                ; LABCELL_X48_Y18_N27        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[26][31]~9                                                                                                ; LABCELL_X55_Y13_N33        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[27][31]~13                                                                                               ; LABCELL_X48_Y18_N45        ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[28][31]~3                                                                                                ; LABCELL_X56_Y19_N15        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[29][31]~7                                                                                                ; LABCELL_X48_Y18_N0         ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[2][31]~21                                                                                                ; LABCELL_X48_Y18_N51        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[30][31]~11                                                                                               ; LABCELL_X48_Y18_N42        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[31][31]~15                                                                                               ; MLABCELL_X59_Y11_N12       ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[3][31]~22                                                                                                ; LABCELL_X48_Y18_N21        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[4][31]~16                                                                                                ; LABCELL_X60_Y11_N45        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[5][31]~17                                                                                                ; LABCELL_X48_Y18_N18        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[6][31]~18                                                                                                ; LABCELL_X60_Y11_N15        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[7][31]~19                                                                                                ; LABCELL_X57_Y11_N42        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[8][31]~23                                                                                                ; MLABCELL_X59_Y15_N48       ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[9][31]~24                                                                                                ; LABCELL_X60_Y11_N6         ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[10][127]~25                                                                                      ; LABCELL_X60_Y11_N57        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[11][127]~26                                                                                      ; LABCELL_X60_Y11_N48        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[12][33]~27                                                                                       ; LABCELL_X60_Y11_N30        ; 130     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[13][127]~28                                                                                      ; LABCELL_X56_Y19_N42        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[14][127]~29                                                                                      ; LABCELL_X60_Y11_N51        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[15][35]~30                                                                                       ; LABCELL_X60_Y11_N24        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[16][127]~0                                                                                       ; LABCELL_X56_Y19_N54        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[17][127]~4                                                                                       ; LABCELL_X56_Y19_N36        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[18][37]~8                                                                                        ; LABCELL_X56_Y19_N21        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[19][127]~12                                                                                      ; LABCELL_X56_Y19_N27        ; 130     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[1][15]~20                                                                                        ; LABCELL_X60_Y13_N3         ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[20][127]~2                                                                                       ; LABCELL_X56_Y19_N18        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[21][39]~6                                                                                        ; LABCELL_X63_Y19_N0         ; 130     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[22][127]~10                                                                                      ; LABCELL_X63_Y19_N3         ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[23][127]~14                                                                                      ; LABCELL_X56_Y19_N33        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[24][41]~1                                                                                        ; LABCELL_X56_Y19_N39        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[25][127]~5                                                                                       ; LABCELL_X50_Y18_N12        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[26][127]~9                                                                                       ; LABCELL_X56_Y19_N24        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[27][43]~13                                                                                       ; LABCELL_X56_Y19_N30        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[28][127]~3                                                                                       ; LABCELL_X56_Y19_N12        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[29][127]~7                                                                                       ; LABCELL_X56_Y19_N6         ; 130     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[2][127]~21                                                                                       ; LABCELL_X60_Y11_N0         ; 130     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[30][45]~11                                                                                       ; LABCELL_X56_Y19_N9         ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[31][127]~15                                                                                      ; MLABCELL_X59_Y11_N30       ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[3][27]~22                                                                                        ; LABCELL_X57_Y13_N39        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[4][127]~16                                                                                       ; LABCELL_X56_Y19_N57        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[5][127]~17                                                                                       ; LABCELL_X56_Y19_N48        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[6][29]~18                                                                                        ; LABCELL_X56_Y19_N51        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[7][127]~19                                                                                       ; LABCELL_X56_Y19_N45        ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[8][127]~23                                                                                       ; LABCELL_X60_Y11_N3         ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[9][31]~24                                                                                        ; LABCELL_X60_Y11_N54        ; 129     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Execute_stage:ES|change_PC_E                                                                                                                                 ; LABCELL_X71_Y26_N24        ; 103     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[22]~0                                                                                                  ; LABCELL_X74_Y30_N30        ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Hazard_unit_RV32I:HU|Exception:ex_mem|o                                                                                                                      ; LABCELL_X74_Y23_N42        ; 645     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Hazard_unit_RV32I:HU|enable_fetch~1                                                                                                                          ; LABCELL_X74_Y23_N12        ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Hazard_unit_RV32I:HU|flush_execute~0                                                                                                                         ; LABCELL_X74_Y23_N27        ; 147     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[6]~0                                                                                                                         ; MLABCELL_X72_Y25_N33       ; 99      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_execute_vP:PE|immediate_E[1]~0                                                                                                                          ; LABCELL_X74_Y23_N33        ; 499     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[21]~14                                                                                                                ; LABCELL_X68_Y22_N30        ; 160     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[108]~14                                                                                                               ; MLABCELL_X59_Y17_N12       ; 194     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[120]~62                                                                                                                   ; LABCELL_X18_Y20_N0         ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[53]~54                                                                                                                    ; LABCELL_X45_Y25_N51        ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[82]~70                                                                                                                    ; LABCELL_X18_Y29_N24        ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[27]~0                                                                                                                   ; LABCELL_X62_Y26_N18        ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[27]~1                                                                                                                   ; LABCELL_X62_Y26_N21        ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; clock50                                                                                                                                                               ; PIN_V11                    ; 6889    ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                          ; FRACTIONALPLL_X0_Y15_N0    ; 25      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                          ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 24      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset_n                                                                                                                                                               ; PIN_AH17                   ; 12      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                               ; PIN_AH17                   ; 6288    ; Async. clear              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; vgaHdmi:vgaHdmi|Equal0~3                                                                                                                                              ; LABCELL_X40_Y28_N39        ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|LessThan3~0                                                                                                                                           ; LABCELL_X36_Y28_N42        ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|always0~3                                                                                                                                             ; LABCELL_X40_Y28_N42        ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|dataEnable                                                                                                                                            ; FF_X36_Y28_N56             ; 45      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|vgaClock                                                                                                                                              ; FF_X30_Y4_N32              ; 48      ; Clock                     ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                               ;
+------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clock50                                                                      ; PIN_V11                    ; 6889    ; Global Clock         ; GCLK7            ; --                        ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 24      ; Global Clock         ; GCLK4            ; --                        ;
; reset_n                                                                      ; PIN_AH17                   ; 6288    ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; ~GND                                             ; 8192    ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[22]     ; 648     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[21]     ; 648     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[18]     ; 648     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[17]     ; 648     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[23]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[20]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[16]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[15]     ; 646     ;
; RV32I:RV|Hazard_unit_RV32I:HU|Exception:ex_mem|o ; 645     ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[1]   ; 530     ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[0]   ; 522     ;
+--------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                           ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                                                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X14_Y56_N0, M10K_X14_Y42_N0, M10K_X14_Y48_N0, M10K_X5_Y55_N0, M10K_X5_Y50_N0, M10K_X14_Y46_N0, M10K_X5_Y47_N0, M10K_X5_Y52_N0, M10K_X14_Y58_N0, M10K_X26_Y51_N0, M10K_X14_Y55_N0, M10K_X14_Y59_N0, M10K_X14_Y54_N0, M10K_X14_Y52_N0, M10K_X14_Y53_N0, M10K_X14_Y50_N0, M10K_X14_Y47_N0, M10K_X14_Y51_N0, M10K_X14_Y60_N0, M10K_X14_Y61_N0, M10K_X14_Y57_N0, M10K_X14_Y45_N0, M10K_X26_Y49_N0, M10K_X26_Y52_N0, M10K_X5_Y51_N0, M10K_X5_Y48_N0, M10K_X5_Y53_N0, M10K_X5_Y54_N0, M10K_X5_Y49_N0, M10K_X14_Y43_N0, M10K_X14_Y44_N0, M10K_X14_Y49_N0          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X41_Y12_N0, M10K_X49_Y11_N0, M10K_X49_Y10_N0, M10K_X41_Y11_N0, M10K_X49_Y12_N0, M10K_X58_Y12_N0, M10K_X69_Y12_N0, M10K_X69_Y11_N0, M10K_X58_Y7_N0, M10K_X58_Y5_N0, M10K_X76_Y10_N0, M10K_X58_Y4_N0, M10K_X69_Y8_N0, M10K_X49_Y8_N0, M10K_X38_Y12_N0, M10K_X58_Y6_N0, M10K_X76_Y9_N0, M10K_X69_Y13_N0, M10K_X76_Y11_N0, M10K_X58_Y2_N0, M10K_X58_Y10_N0, M10K_X58_Y3_N0, M10K_X41_Y13_N0, M10K_X58_Y8_N0, M10K_X58_Y9_N0, M10K_X49_Y9_N0, M10K_X58_Y13_N0, M10K_X69_Y9_N0, M10K_X58_Y11_N0, M10K_X69_Y10_N0, M10K_X76_Y12_N0, M10K_X58_Y1_N0               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X58_Y18_N0, M10K_X41_Y18_N0, M10K_X41_Y19_N0, M10K_X49_Y19_N0, M10K_X41_Y20_N0, M10K_X49_Y18_N0, M10K_X49_Y20_N0, M10K_X49_Y21_N0, M10K_X49_Y13_N0, M10K_X58_Y14_N0, M10K_X41_Y17_N0, M10K_X58_Y17_N0, M10K_X49_Y14_N0, M10K_X49_Y17_N0, M10K_X49_Y15_N0, M10K_X49_Y16_N0, M10K_X69_Y16_N0, M10K_X69_Y14_N0, M10K_X58_Y15_N0, M10K_X69_Y19_N0, M10K_X69_Y21_N0, M10K_X58_Y19_N0, M10K_X58_Y21_N0, M10K_X58_Y20_N0, M10K_X69_Y15_N0, M10K_X76_Y15_N0, M10K_X69_Y18_N0, M10K_X76_Y17_N0, M10K_X58_Y16_N0, M10K_X69_Y20_N0, M10K_X69_Y17_N0, M10K_X58_Y22_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X49_Y71_N0, M10K_X49_Y67_N0, M10K_X41_Y75_N0, M10K_X49_Y73_N0, M10K_X38_Y78_N0, M10K_X38_Y74_N0, M10K_X49_Y70_N0, M10K_X41_Y78_N0, M10K_X38_Y72_N0, M10K_X38_Y71_N0, M10K_X41_Y69_N0, M10K_X41_Y71_N0, M10K_X38_Y68_N0, M10K_X38_Y67_N0, M10K_X38_Y69_N0, M10K_X38_Y70_N0, M10K_X38_Y73_N0, M10K_X41_Y74_N0, M10K_X49_Y68_N0, M10K_X41_Y72_N0, M10K_X38_Y79_N0, M10K_X41_Y79_N0, M10K_X41_Y77_N0, M10K_X38_Y76_N0, M10K_X41_Y68_N0, M10K_X41_Y70_N0, M10K_X49_Y72_N0, M10K_X38_Y77_N0, M10K_X38_Y75_N0, M10K_X49_Y69_N0, M10K_X41_Y76_N0, M10K_X41_Y73_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X38_Y37_N0, M10K_X26_Y33_N0, M10K_X26_Y35_N0, M10K_X38_Y34_N0, M10K_X38_Y32_N0, M10K_X38_Y31_N0, M10K_X26_Y29_N0, M10K_X26_Y31_N0, M10K_X38_Y33_N0, M10K_X26_Y30_N0, M10K_X41_Y33_N0, M10K_X26_Y32_N0, M10K_X38_Y36_N0, M10K_X38_Y35_N0, M10K_X41_Y35_N0, M10K_X26_Y37_N0, M10K_X49_Y36_N0, M10K_X49_Y35_N0, M10K_X26_Y34_N0, M10K_X26_Y36_N0, M10K_X41_Y37_N0, M10K_X41_Y32_N0, M10K_X41_Y30_N0, M10K_X41_Y36_N0, M10K_X49_Y34_N0, M10K_X49_Y30_N0, M10K_X49_Y33_N0, M10K_X41_Y34_N0, M10K_X49_Y32_N0, M10K_X38_Y30_N0, M10K_X49_Y31_N0, M10K_X41_Y31_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X26_Y20_N0, M10K_X26_Y25_N0, M10K_X26_Y22_N0, M10K_X26_Y24_N0, M10K_X38_Y19_N0, M10K_X26_Y19_N0, M10K_X26_Y21_N0, M10K_X26_Y23_N0, M10K_X41_Y16_N0, M10K_X38_Y14_N0, M10K_X26_Y14_N0, M10K_X41_Y14_N0, M10K_X38_Y20_N0, M10K_X26_Y26_N0, M10K_X26_Y18_N0, M10K_X14_Y20_N0, M10K_X38_Y15_N0, M10K_X38_Y17_N0, M10K_X26_Y17_N0, M10K_X38_Y16_N0, M10K_X38_Y18_N0, M10K_X26_Y7_N0, M10K_X26_Y9_N0, M10K_X26_Y12_N0, M10K_X38_Y13_N0, M10K_X41_Y15_N0, M10K_X26_Y15_N0, M10K_X26_Y13_N0, M10K_X26_Y11_N0, M10K_X26_Y8_N0, M10K_X26_Y10_N0, M10K_X26_Y16_N0    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X76_Y16_N0, M10K_X76_Y18_N0, M10K_X76_Y21_N0, M10K_X5_Y42_N0, M10K_X76_Y8_N0, M10K_X76_Y6_N0, M10K_X69_Y6_N0, M10K_X76_Y22_N0, M10K_X49_Y1_N0, M10K_X76_Y5_N0, M10K_X69_Y2_N0, M10K_X76_Y19_N0, M10K_X76_Y4_N0, M10K_X69_Y5_N0, M10K_X69_Y4_N0, M10K_X76_Y7_N0, M10K_X69_Y1_N0, M10K_X76_Y20_N0, M10K_X26_Y1_N0, M10K_X69_Y7_N0, M10K_X58_Y35_N0, M10K_X5_Y41_N0, M10K_X58_Y34_N0, M10K_X58_Y36_N0, M10K_X76_Y36_N0, M10K_X49_Y55_N0, M10K_X5_Y1_N0, M10K_X5_Y44_N0, M10K_X76_Y14_N0, M10K_X76_Y13_N0, M10K_X69_Y3_N0, M10K_X49_Y46_N0                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X41_Y47_N0, M10K_X38_Y47_N0, M10K_X38_Y49_N0, M10K_X41_Y49_N0, M10K_X38_Y48_N0, M10K_X26_Y50_N0, M10K_X49_Y50_N0, M10K_X41_Y51_N0, M10K_X38_Y53_N0, M10K_X49_Y51_N0, M10K_X49_Y53_N0, M10K_X49_Y52_N0, M10K_X38_Y51_N0, M10K_X41_Y50_N0, M10K_X41_Y48_N0, M10K_X49_Y49_N0, M10K_X49_Y54_N0, M10K_X41_Y46_N0, M10K_X41_Y54_N0, M10K_X26_Y47_N0, M10K_X38_Y56_N0, M10K_X49_Y48_N0, M10K_X41_Y53_N0, M10K_X41_Y55_N0, M10K_X41_Y52_N0, M10K_X38_Y52_N0, M10K_X49_Y47_N0, M10K_X38_Y50_N0, M10K_X26_Y48_N0, M10K_X38_Y46_N0, M10K_X38_Y54_N0, M10K_X38_Y55_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X41_Y29_N0, M10K_X38_Y28_N0, M10K_X41_Y28_N0, M10K_X38_Y29_N0, M10K_X58_Y28_N0, M10K_X41_Y27_N0, M10K_X58_Y27_N0, M10K_X49_Y28_N0, M10K_X38_Y24_N0, M10K_X38_Y25_N0, M10K_X38_Y23_N0, M10K_X41_Y24_N0, M10K_X41_Y26_N0, M10K_X38_Y27_N0, M10K_X38_Y26_N0, M10K_X41_Y25_N0, M10K_X41_Y21_N0, M10K_X49_Y24_N0, M10K_X58_Y25_N0, M10K_X58_Y24_N0, M10K_X38_Y21_N0, M10K_X41_Y22_N0, M10K_X38_Y22_N0, M10K_X41_Y23_N0, M10K_X49_Y22_N0, M10K_X49_Y25_N0, M10K_X49_Y27_N0, M10K_X49_Y26_N0, M10K_X58_Y23_N0, M10K_X49_Y29_N0, M10K_X49_Y23_N0, M10K_X58_Y26_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X26_Y27_N0, M10K_X14_Y29_N0, M10K_X5_Y33_N0, M10K_X14_Y33_N0, M10K_X14_Y30_N0, M10K_X14_Y28_N0, M10K_X14_Y26_N0, M10K_X14_Y31_N0, M10K_X5_Y34_N0, M10K_X5_Y38_N0, M10K_X5_Y36_N0, M10K_X14_Y35_N0, M10K_X14_Y34_N0, M10K_X14_Y37_N0, M10K_X14_Y32_N0, M10K_X14_Y38_N0, M10K_X14_Y36_N0, M10K_X14_Y27_N0, M10K_X14_Y21_N0, M10K_X5_Y37_N0, M10K_X14_Y25_N0, M10K_X14_Y39_N0, M10K_X5_Y35_N0, M10K_X14_Y40_N0, M10K_X14_Y23_N0, M10K_X14_Y24_N0, M10K_X14_Y22_N0, M10K_X26_Y28_N0, M10K_X5_Y39_N0, M10K_X14_Y41_N0, M10K_X5_Y32_N0, M10K_X5_Y40_N0          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X26_Y71_N0, M10K_X14_Y66_N0, M10K_X14_Y68_N0, M10K_X26_Y61_N0, M10K_X26_Y65_N0, M10K_X26_Y54_N0, M10K_X26_Y63_N0, M10K_X26_Y66_N0, M10K_X26_Y72_N0, M10K_X26_Y59_N0, M10K_X14_Y70_N0, M10K_X26_Y70_N0, M10K_X26_Y57_N0, M10K_X26_Y58_N0, M10K_X14_Y63_N0, M10K_X26_Y60_N0, M10K_X26_Y53_N0, M10K_X14_Y69_N0, M10K_X14_Y65_N0, M10K_X14_Y67_N0, M10K_X26_Y55_N0, M10K_X14_Y64_N0, M10K_X26_Y64_N0, M10K_X14_Y62_N0, M10K_X26_Y75_N0, M10K_X26_Y73_N0, M10K_X26_Y69_N0, M10K_X26_Y76_N0, M10K_X26_Y74_N0, M10K_X26_Y68_N0, M10K_X26_Y62_N0, M10K_X26_Y67_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X26_Y41_N0, M10K_X26_Y39_N0, M10K_X26_Y40_N0, M10K_X41_Y41_N0, M10K_X49_Y45_N0, M10K_X49_Y39_N0, M10K_X26_Y44_N0, M10K_X49_Y41_N0, M10K_X38_Y42_N0, M10K_X38_Y38_N0, M10K_X38_Y43_N0, M10K_X38_Y41_N0, M10K_X49_Y43_N0, M10K_X41_Y43_N0, M10K_X49_Y44_N0, M10K_X38_Y45_N0, M10K_X38_Y39_N0, M10K_X26_Y38_N0, M10K_X41_Y40_N0, M10K_X38_Y40_N0, M10K_X41_Y42_N0, M10K_X41_Y38_N0, M10K_X49_Y42_N0, M10K_X49_Y40_N0, M10K_X41_Y39_N0, M10K_X26_Y43_N0, M10K_X38_Y44_N0, M10K_X41_Y44_N0, M10K_X26_Y45_N0, M10K_X49_Y38_N0, M10K_X26_Y42_N0, M10K_X41_Y45_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X69_Y32_N0, M10K_X69_Y33_N0, M10K_X58_Y30_N0, M10K_X58_Y32_N0, M10K_X69_Y30_N0, M10K_X76_Y30_N0, M10K_X76_Y28_N0, M10K_X69_Y28_N0, M10K_X76_Y24_N0, M10K_X69_Y26_N0, M10K_X76_Y23_N0, M10K_X76_Y26_N0, M10K_X69_Y24_N0, M10K_X69_Y22_N0, M10K_X69_Y23_N0, M10K_X69_Y27_N0, M10K_X69_Y34_N0, M10K_X69_Y35_N0, M10K_X58_Y31_N0, M10K_X58_Y29_N0, M10K_X76_Y34_N0, M10K_X69_Y29_N0, M10K_X76_Y25_N0, M10K_X58_Y33_N0, M10K_X76_Y27_N0, M10K_X76_Y35_N0, M10K_X76_Y31_N0, M10K_X76_Y29_N0, M10K_X76_Y32_N0, M10K_X69_Y36_N0, M10K_X69_Y31_N0, M10K_X76_Y33_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X38_Y7_N0, M10K_X26_Y5_N0, M10K_X38_Y5_N0, M10K_X38_Y9_N0, M10K_X26_Y4_N0, M10K_X26_Y6_N0, M10K_X38_Y6_N0, M10K_X38_Y10_N0, M10K_X38_Y3_N0, M10K_X38_Y4_N0, M10K_X38_Y1_N0, M10K_X38_Y2_N0, M10K_X49_Y2_N0, M10K_X49_Y7_N0, M10K_X49_Y5_N0, M10K_X49_Y3_N0, M10K_X41_Y2_N0, M10K_X41_Y8_N0, M10K_X26_Y3_N0, M10K_X41_Y10_N0, M10K_X41_Y6_N0, M10K_X41_Y4_N0, M10K_X41_Y5_N0, M10K_X41_Y3_N0, M10K_X49_Y4_N0, M10K_X49_Y6_N0, M10K_X41_Y1_N0, M10K_X26_Y2_N0, M10K_X38_Y8_N0, M10K_X41_Y7_N0, M10K_X41_Y9_N0, M10K_X38_Y11_N0                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X41_Y63_N0, M10K_X38_Y64_N0, M10K_X38_Y57_N0, M10K_X49_Y61_N0, M10K_X38_Y61_N0, M10K_X49_Y60_N0, M10K_X41_Y60_N0, M10K_X41_Y61_N0, M10K_X49_Y62_N0, M10K_X41_Y58_N0, M10K_X49_Y66_N0, M10K_X38_Y63_N0, M10K_X41_Y59_N0, M10K_X41_Y67_N0, M10K_X49_Y59_N0, M10K_X38_Y65_N0, M10K_X38_Y58_N0, M10K_X41_Y66_N0, M10K_X38_Y59_N0, M10K_X38_Y66_N0, M10K_X41_Y57_N0, M10K_X38_Y60_N0, M10K_X41_Y62_N0, M10K_X38_Y62_N0, M10K_X26_Y56_N0, M10K_X49_Y58_N0, M10K_X49_Y63_N0, M10K_X49_Y64_N0, M10K_X41_Y56_N0, M10K_X41_Y64_N0, M10K_X41_Y65_N0, M10K_X49_Y65_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM_1rwp_1rp_19a_128b_8g:RAM|RAM_2rwp_15a_8b_8g_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_hn23:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/15a_8g_empty_init_file.mif ; M10K_X5_Y7_N0, M10K_X14_Y12_N0, M10K_X14_Y10_N0, M10K_X5_Y11_N0, M10K_X14_Y15_N0, M10K_X14_Y19_N0, M10K_X5_Y6_N0, M10K_X14_Y16_N0, M10K_X5_Y14_N0, M10K_X14_Y18_N0, M10K_X5_Y13_N0, M10K_X5_Y12_N0, M10K_X14_Y14_N0, M10K_X14_Y6_N0, M10K_X14_Y4_N0, M10K_X14_Y2_N0, M10K_X14_Y8_N0, M10K_X5_Y3_N0, M10K_X5_Y10_N0, M10K_X5_Y4_N0, M10K_X14_Y11_N0, M10K_X14_Y13_N0, M10K_X14_Y9_N0, M10K_X14_Y1_N0, M10K_X5_Y8_N0, M10K_X5_Y9_N0, M10K_X5_Y5_N0, M10K_X5_Y2_N0, M10K_X14_Y7_N0, M10K_X14_Y17_N0, M10K_X14_Y5_N0, M10K_X14_Y3_N0                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; ROM_1p_13a_32g:ROM|altsyncram:altsyncram_component|altsyncram_ujo1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; ROM            ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/Instructions/icosahedron.mif         ; M10K_X5_Y46_N0, M10K_X14_Y80_N0, M10K_X5_Y74_N0, M10K_X49_Y76_N0, M10K_X14_Y72_N0, M10K_X38_Y80_N0, M10K_X26_Y46_N0, M10K_X5_Y45_N0, M10K_X41_Y80_N0, M10K_X5_Y73_N0, M10K_X14_Y75_N0, M10K_X5_Y77_N0, M10K_X14_Y77_N0, M10K_X14_Y78_N0, M10K_X5_Y43_N0, M10K_X14_Y71_N0, M10K_X26_Y78_N0, M10K_X49_Y57_N0, M10K_X69_Y25_N0, M10K_X26_Y80_N0, M10K_X49_Y77_N0, M10K_X49_Y74_N0, M10K_X14_Y76_N0, M10K_X49_Y78_N0, M10K_X26_Y77_N0, M10K_X14_Y73_N0, M10K_X49_Y75_N0, M10K_X14_Y74_N0, M10K_X49_Y79_N0, M10K_X26_Y79_N0, M10K_X14_Y79_N0, M10K_X49_Y56_N0       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 4           ;
; Sum of two 18x18                ; 4           ;
; Total number of DSP blocks      ; 8           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 12          ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                              ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Mult0~8   ; Two Independent 18x18 ; DSP_X86_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Mult0~8   ; Two Independent 18x18 ; DSP_X54_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Mult0~8   ; Two Independent 18x18 ; DSP_X20_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Mult0~8   ; Two Independent 18x18 ; DSP_X20_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Mult0~405 ; Sum of two 18x18      ; DSP_X86_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Mult0~405 ; Sum of two 18x18      ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Mult0~405 ; Sum of two 18x18      ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Mult0~405 ; Sum of two 18x18      ; DSP_X20_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 62,316 / 289,320 ( 22 % ) ;
; C12 interconnects                           ; 2,458 / 13,420 ( 18 % )   ;
; C2 interconnects                            ; 20,017 / 119,108 ( 17 % ) ;
; C4 interconnects                            ; 11,817 / 56,300 ( 21 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 4,449 / 289,320 ( 2 % )   ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 8,259 / 84,580 ( 10 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 2,847 / 12,676 ( 22 % )   ;
; R14/C12 interconnect drivers                ; 4,419 / 20,720 ( 21 % )   ;
; R3 interconnects                            ; 25,621 / 130,992 ( 20 % ) ;
; R6 interconnects                            ; 40,876 / 266,960 ( 15 % ) ;
; Spine clocks                                ; 23 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 39        ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 35           ; 5            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 39        ; 39        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 39           ; 0         ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 4            ; 34           ; 39           ; 39           ; 39           ; 4            ; 39           ; 39           ; 39           ; 39           ; 4            ; 39           ; 0         ; 0         ; 39           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; HDMI_I2C_SCL       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; READY              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[8]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[9]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[10]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[11]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[12]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[13]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[14]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[15]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[16]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[17]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[18]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[19]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[20]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[21]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[22]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[23]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_VS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_HS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_DE         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_CLK        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2S0          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_MCLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_LRCLK         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_SCLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; switch             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2C_SDA       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reset_n            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clock50            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_INT        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                ;
+-------------------+----------------------+-------------------+
; Source Clock(s)   ; Destination Clock(s) ; Delay Added in ns ;
+-------------------+----------------------+-------------------+
; i2c_20k_clock     ; i2c_20k_clock        ; 108.5             ;
; clk50             ; clk50                ; 34.7              ;
; i2c_20k_clock,I/O ; i2c_20k_clock        ; 7.1               ;
+-------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                     ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; Source Register                                                               ; Destination Register                                                          ; Delay Added in ns ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 5.434             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[15]                              ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[14]                              ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[12]                              ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[11]                              ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[10]                              ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[9]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[8]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[7]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[6]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[5]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[4]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[3]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[2]                               ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CLK_DIV[13]                              ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                 ; 3.703             ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[4]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 1.856             ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[3]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 1.826             ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 1.786             ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[2]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 1.416             ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[0]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 1.347             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1] ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[6]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[5]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[4]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[2]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[1]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[7]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]   ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]   ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]   ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]   ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[4]   ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; reset_n                                                                       ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; 1.232             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[7]    ; 1.101             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]    ; 1.101             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]    ; 1.101             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[2]    ; 1.101             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[1]                                   ; RV32I:RV|Pipe_execute_vP:PE|memory_transaction_E                              ; 1.021             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[7]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]    ; 1.016             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]    ; 1.016             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[2]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]    ; 1.001             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]    ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]    ; 0.992             ;
; HDMI_TX_INT                                                                   ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 0.732             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mSetup_ST.0010                                ; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[1]                                  ; 0.732             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[15]                                 ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]    ; 0.706             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[7]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]    ; 0.691             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[3]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]    ; 0.691             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[2]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]    ; 0.675             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[0]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]    ; 0.675             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[11]                                 ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]    ; 0.668             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[10]                                 ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]    ; 0.653             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[8]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]    ; 0.653             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[4]                                   ; RV32I:RV|Pipe_execute_vP:PE|memory_transaction_E                              ; 0.535             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[3]                                   ; RV32I:RV|Pipe_execute_vP:PE|memory_transaction_E                              ; 0.535             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[5]                                   ; RV32I:RV|Pipe_execute_vP:PE|memory_transaction_E                              ; 0.535             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[6]                                   ; RV32I:RV|Pipe_execute_vP:PE|memory_transaction_E                              ; 0.535             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mSetup_ST.0001                                ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_GO                                       ; 0.510             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK  ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_GO                                       ; 0.510             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_GO                                       ; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_GO                                       ; 0.510             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[6]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[7]    ; 0.504             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[5]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]    ; 0.504             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[4]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]    ; 0.504             ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[1]                                  ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[2]    ; 0.504             ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK  ; I2C_HDMI_Config:I2C_HDMI_Config|mSetup_ST.0010                                ; 0.493             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[97]                           ; RV32I:RV|Pipe_memory_vP:PM|write_data_bus_M[97]                               ; 0.441             ;
; RV32I:RV|Pipe_decode_vP:PD|PC_D[1]                                            ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[7]                                   ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[20]                                  ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[8]                                   ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[21]                                  ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[0]                                   ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[2]                                   ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_decode_vP:PD|PC_plus_4_D[0]                                     ; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[1]             ; 0.431             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[65]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[67]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[66]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[64]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[68]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[69]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[71]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[70]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[70]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[71]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[71]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[69]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[69]                               ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[69]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[68]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[67]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[70]                               ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|ALU_result_bus_W[70]                            ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[70]                             ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[71]                             ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[69]                             ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[68]                               ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[68]                           ; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[71]                               ; 0.429             ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (12473): User specified to use only one processors but 4 processors were detected which could be used to decrease run time.
Info (119006): Selected device 5CSEBA6U23I7 for design "vgaHdmi"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 23 fanout uses global clock CLKCTRL_G4
    Info (11162): clock50~inputCLKENA0 with 6768 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): reset_n~inputCLKENA0 with 6173 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver reset_n~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad reset_n is placed onto PIN_AH17
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'vgaHdmi.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: vgaHdmi:vgaHdmi|vgaClock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register pixelPrinter:pixelPrinter|blue[0] is being clocked by vgaHdmi:vgaHdmi|vgaClock
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk50
    Info (332111): 50000.000 i2c_20k_clock
    Info (332111):    3.333 pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "switchB" is assigned to location or region, but does not exist in design
    Warning (15706): Node "switchG" is assigned to location or region, but does not exist in design
    Warning (15706): Node "switchR" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:56
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:05:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X45_Y23 to location X55_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:04:29
Info (11888): Total time spent on timing analysis during the Fitter is 85.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:18
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/output_files/vgaHdmi.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 1970 megabytes
    Info: Processing ended: Wed Nov 22 02:22:11 2023
    Info: Elapsed time: 00:17:04
    Info: Total CPU time (on all processors): 00:17:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/output_files/vgaHdmi.fit.smsg.


