<!doctype html>
<html lang="ru-RU" dir="ltr" class="docs-wrapper plugin-docs plugin-id-default docs-version-current docs-doc-page docs-doc-id-course-work/rp-op-design" data-has-hydrated="false">
<head>
<meta charset="UTF-8">
<meta name="generator" content="Docusaurus v3.7.0">
<title data-rh="true">Методические указания по проектированию регистровой и оперативной памяти на ПЛИС | efremovnv</title><meta data-rh="true" name="viewport" content="width=device-width,initial-scale=1"><meta data-rh="true" name="twitter:card" content="summary_large_image"><meta data-rh="true" property="og:image" content="https://efremovnv.github.io/docs/img/docusaurus.png"><meta data-rh="true" name="twitter:image" content="https://efremovnv.github.io/docs/img/docusaurus.png"><meta data-rh="true" property="og:url" content="https://efremovnv.github.io/docs/labs/course-work/rp-op-design"><meta data-rh="true" property="og:locale" content="ru_RU"><meta data-rh="true" name="docusaurus_locale" content="ru"><meta data-rh="true" name="docsearch:language" content="ru"><meta data-rh="true" name="docusaurus_version" content="current"><meta data-rh="true" name="docusaurus_tag" content="docs-default-current"><meta data-rh="true" name="docsearch:version" content="current"><meta data-rh="true" name="docsearch:docusaurus_tag" content="docs-default-current"><meta data-rh="true" property="og:title" content="Методические указания по проектированию регистровой и оперативной памяти на ПЛИС | efremovnv"><meta data-rh="true" name="description" content="Контекст"><meta data-rh="true" property="og:description" content="Контекст"><link data-rh="true" rel="icon" href="/docs/img/logo2.svg"><link data-rh="true" rel="canonical" href="https://efremovnv.github.io/docs/labs/course-work/rp-op-design"><link data-rh="true" rel="alternate" href="https://efremovnv.github.io/docs/labs/course-work/rp-op-design" hreflang="ru-RU"><link data-rh="true" rel="alternate" href="https://efremovnv.github.io/docs/labs/course-work/rp-op-design" hreflang="x-default"><link rel="stylesheet" href="/docs/assets/css/styles.b2f4074e.css">
<script src="/docs/assets/js/runtime~main.f7f1290e.js" defer="defer"></script>
<script src="/docs/assets/js/main.647d6c6e.js" defer="defer"></script>
</head>
<body class="navigation-with-keyboard">
<script>!function(){function t(t){document.documentElement.setAttribute("data-theme",t)}var e=function(){try{return new URLSearchParams(window.location.search).get("docusaurus-theme")}catch(t){}}()||function(){try{return window.localStorage.getItem("theme")}catch(t){}}();t(null!==e?e:"light")}(),function(){try{const n=new URLSearchParams(window.location.search).entries();for(var[t,e]of n)if(t.startsWith("docusaurus-data-")){var a=t.replace("docusaurus-data-","data-");document.documentElement.setAttribute(a,e)}}catch(t){}}()</script><div id="__docusaurus"><link rel="preload" as="image" href="/docs/img/logo.svg"><link rel="preload" as="image" href="/docs/img/logo-dark.svg"><div role="region" aria-label="Перейти к основному содержимому"><a class="skipToContent_fXgn" href="#__docusaurus_skipToContent_fallback">Перейти к основному содержимому</a></div><nav aria-label="Main" class="navbar navbar--fixed-top"><div class="navbar__inner"><div class="navbar__items"><button aria-label="Переключить навигационную панель" aria-expanded="false" class="navbar__toggle clean-btn" type="button"><svg width="30" height="30" viewBox="0 0 30 30" aria-hidden="true"><path stroke="currentColor" stroke-linecap="round" stroke-miterlimit="10" stroke-width="2" d="M4 7h22M4 15h22M4 23h22"></path></svg></button><a class="navbar__brand" href="/docs/"><div class="navbar__logo"><img src="/docs/img/logo.svg" alt="Логотип" class="themedComponent_mlkZ themedComponent--light_NVdE"><img src="/docs/img/logo-dark.svg" alt="Логотип" class="themedComponent_mlkZ themedComponent--dark_xIcU"></div><b class="navbar__title text--truncate">efremovnv</b></a><a aria-current="page" class="navbar__item navbar__link navbar__link--active" href="/docs/labs/intro">Методички</a><a class="navbar__item navbar__link" href="/docs/labs/contributing">Контрибьюция</a><a class="navbar__item navbar__link" href="/docs/labs/links">Ссылки</a></div><div class="navbar__items navbar__items--right"><a href="https://github.com/efremovnv/docs" target="_blank" rel="noopener noreferrer" class="navbar__item navbar__link header-github-link" aria-label="GitHub repository"></a><div class="toggle_vylO colorModeToggle_DEke"><button class="clean-btn toggleButton_gllP toggleButtonDisabled_aARS" type="button" disabled="" title="Переключение между темным и светлым режимом (сейчас используется Светлый режим)" aria-label="Переключение между темным и светлым режимом (сейчас используется Светлый режим)" aria-live="polite" aria-pressed="false"><svg viewBox="0 0 24 24" width="24" height="24" class="lightToggleIcon_pyhR"><path fill="currentColor" d="M12,9c1.65,0,3,1.35,3,3s-1.35,3-3,3s-3-1.35-3-3S10.35,9,12,9 M12,7c-2.76,0-5,2.24-5,5s2.24,5,5,5s5-2.24,5-5 S14.76,7,12,7L12,7z M2,13l2,0c0.55,0,1-0.45,1-1s-0.45-1-1-1l-2,0c-0.55,0-1,0.45-1,1S1.45,13,2,13z M20,13l2,0c0.55,0,1-0.45,1-1 s-0.45-1-1-1l-2,0c-0.55,0-1,0.45-1,1S19.45,13,20,13z M11,2v2c0,0.55,0.45,1,1,1s1-0.45,1-1V2c0-0.55-0.45-1-1-1S11,1.45,11,2z M11,20v2c0,0.55,0.45,1,1,1s1-0.45,1-1v-2c0-0.55-0.45-1-1-1C11.45,19,11,19.45,11,20z M5.99,4.58c-0.39-0.39-1.03-0.39-1.41,0 c-0.39,0.39-0.39,1.03,0,1.41l1.06,1.06c0.39,0.39,1.03,0.39,1.41,0s0.39-1.03,0-1.41L5.99,4.58z M18.36,16.95 c-0.39-0.39-1.03-0.39-1.41,0c-0.39,0.39-0.39,1.03,0,1.41l1.06,1.06c0.39,0.39,1.03,0.39,1.41,0c0.39-0.39,0.39-1.03,0-1.41 L18.36,16.95z M19.42,5.99c0.39-0.39,0.39-1.03,0-1.41c-0.39-0.39-1.03-0.39-1.41,0l-1.06,1.06c-0.39,0.39-0.39,1.03,0,1.41 s1.03,0.39,1.41,0L19.42,5.99z M7.05,18.36c0.39-0.39,0.39-1.03,0-1.41c-0.39-0.39-1.03-0.39-1.41,0l-1.06,1.06 c-0.39,0.39-0.39,1.03,0,1.41s1.03,0.39,1.41,0L7.05,18.36z"></path></svg><svg viewBox="0 0 24 24" width="24" height="24" class="darkToggleIcon_wfgR"><path fill="currentColor" d="M9.37,5.51C9.19,6.15,9.1,6.82,9.1,7.5c0,4.08,3.32,7.4,7.4,7.4c0.68,0,1.35-0.09,1.99-0.27C17.45,17.19,14.93,19,12,19 c-3.86,0-7-3.14-7-7C5,9.07,6.81,6.55,9.37,5.51z M12,3c-4.97,0-9,4.03-9,9s4.03,9,9,9s9-4.03,9-9c0-0.46-0.04-0.92-0.1-1.36 c-0.98,1.37-2.58,2.26-4.4,2.26c-2.98,0-5.4-2.42-5.4-5.4c0-1.81,0.89-3.42,2.26-4.4C12.92,3.04,12.46,3,12,3L12,3z"></path></svg></button></div><div class="navbarSearchContainer_Bca1"></div></div></div><div role="presentation" class="navbar-sidebar__backdrop"></div></nav><div id="__docusaurus_skipToContent_fallback" class="main-wrapper mainWrapper_z2l0"><div class="docsWrapper_hBAB"><button aria-label="Прокрутка к началу" class="clean-btn theme-back-to-top-button backToTopButton_sjWU" type="button"></button><div class="docRoot_UBD9"><aside class="theme-doc-sidebar-container docSidebarContainer_YfHR"><div class="sidebarViewport_aRkj"><div class="sidebar_njMd"><nav aria-label="Docs sidebar" class="menu thin-scrollbar menu_SIkG"><ul class="theme-doc-sidebar-menu menu__list"><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-1 menu__list-item"><a class="menu__link" href="/docs/labs/intro">Учебные материалы по организации ЭВМ и систем</a></li><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-1 menu__list-item menu__list-item--collapsed"><div class="menu__list-item-collapsible"><a class="menu__link menu__link--sublist menu__link--sublist-caret" role="button" aria-expanded="false" href="/docs/labs/peripheral-devices/lab1">Периферийные устройства</a></div></li><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-1 menu__list-item menu__list-item--collapsed"><div class="menu__list-item-collapsible"><a class="menu__link menu__link--sublist menu__link--sublist-caret" role="button" aria-expanded="false" href="/docs/labs/computer-organization/lab7">Организация ЭВМ</a></div></li><li class="theme-doc-sidebar-item-category theme-doc-sidebar-item-category-level-1 menu__list-item"><div class="menu__list-item-collapsible"><a class="menu__link menu__link--sublist menu__link--sublist-caret menu__link--active" role="button" aria-expanded="true" href="/docs/labs/course-work/rp-op-design">Курсовая работа</a></div><ul style="display:block;overflow:visible;height:auto" class="menu__list"><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-2 menu__list-item"><a class="menu__link menu__link--active" aria-current="page" tabindex="0" href="/docs/labs/course-work/rp-op-design">Методические указания по проектированию регистровой и оперативной памяти на ПЛИС</a></li><li class="theme-doc-sidebar-item-link theme-doc-sidebar-item-link-level-2 menu__list-item"><a class="menu__link" tabindex="0" href="/docs/labs/course-work/arithmetic-device">Методические указания по проектированию арифметического устройства</a></li></ul></li></ul></nav></div></div></aside><main class="docMainContainer_TBSr"><div class="container padding-top--md padding-bottom--lg"><div class="row"><div class="col docItemCol_VOVn"><div class="docItemContainer_Djhp"><article><nav class="theme-doc-breadcrumbs breadcrumbsContainer_Z_bl" aria-label="Навигационная цепочка текущей страницы"><ul class="breadcrumbs" itemscope="" itemtype="https://schema.org/BreadcrumbList"><li class="breadcrumbs__item"><a aria-label="Главная страница" class="breadcrumbs__link" href="/docs/"><svg viewBox="0 0 24 24" class="breadcrumbHomeIcon_YNFT"><path d="M10 19v-5h4v5c0 .55.45 1 1 1h3c.55 0 1-.45 1-1v-7h1.7c.46 0 .68-.57.33-.87L12.67 3.6c-.38-.34-.96-.34-1.34 0l-8.36 7.53c-.34.3-.13.87.33.87H5v7c0 .55.45 1 1 1h3c.55 0 1-.45 1-1z" fill="currentColor"></path></svg></a></li><li class="breadcrumbs__item"><span class="breadcrumbs__link">Курсовая работа</span><meta itemprop="position" content="1"></li><li itemscope="" itemprop="itemListElement" itemtype="https://schema.org/ListItem" class="breadcrumbs__item breadcrumbs__item--active"><span class="breadcrumbs__link" itemprop="name">Методические указания по проектированию регистровой и оперативной памяти на ПЛИС</span><meta itemprop="position" content="2"></li></ul></nav><div class="tocCollapsible_ETCw theme-doc-toc-mobile tocMobile_ITEo"><button type="button" class="clean-btn tocCollapsibleButton_TO0P">Содержание этой страницы</button></div><div class="theme-doc-markdown markdown"><header><h1>Методические указания по проектированию регистровой и оперативной памяти на ПЛИС</h1></header>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="контекст">Контекст<a href="#контекст" class="hash-link" aria-label="Прямая ссылка на Контекст" title="Прямая ссылка на Контекст">​</a></h2>
<p>Данная методичка посвящена изучению различных способов проектирования регистровой (РП) и оперативной (ОП) памяти для учебного процессора на ПЛИС фирмы ALTERA. Студенты познакомятся с библиотечным модулем <code>altsyncram</code>, научатся использовать помощник MegaWizard Plug-In Manager, а также создавать модули памяти на языке VHDL с использованием шаблонов. Методичка содержит детальное описание нескольких версий проектов с пошаговыми инструкциями и результатами моделирования.</p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="для-кого-этот-документ">Для кого этот документ<a href="#для-кого-этот-документ" class="hash-link" aria-label="Прямая ссылка на Для кого этот документ" title="Прямая ссылка на Для кого этот документ">​</a></h2>
<ul>
<li>Студентам 3-4 курса, выполняющим курсовую работу по организации ЭВМ</li>
<li>Требования: знание Quartus II, MegaWizard Plug-in Manager, VHDL</li>
<li>Необходимое ПО: Quartus II версии 13.1 или новее</li>
</ul>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="цель-работы">Цель работы<a href="#цель-работы" class="hash-link" aria-label="Прямая ссылка на Цель работы" title="Прямая ссылка на Цель работы">​</a></h2>
<p>Изучение методики проектирования регистровой и оперативной памяти в проектах на ПЛИС фирмы ALTERA с использованием мегафункций из библиотеки параметризованных модулей (LPM).</p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="где-найти-файлы-проекта">Где найти файлы проекта<a href="#где-найти-файлы-проекта" class="hash-link" aria-label="Прямая ссылка на Где найти файлы проекта" title="Прямая ссылка на Где найти файлы проекта">​</a></h2>
<p>Все файлы проектов, рассматриваемых в методическом пособии, находятся в папке OP. И сам проект, и его базовая версия носит название <code>module_OP</code>.</p>
<p><strong>Ссылка на репозиторий:</strong> <a href="https://github.com/mf-bmstu-k3/OP" target="_blank" rel="noopener noreferrer">https://github.com/mf-bmstu-k3/OP</a></p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="что-нужно-знать-перед-началом">Что нужно знать перед началом<a href="#что-нужно-знать-перед-началом" class="hash-link" aria-label="Прямая ссылка на Что нужно знать перед началом" title="Прямая ссылка на Что нужно знать перед началом">​</a></h2>
<ul>
<li>Принципы организации памяти (адресация, чтение/запись)</li>
<li>Различия между регистровой (Register File) и оперативной (RAM) памятью</li>
<li>Использование MegaWizard Plug-in Manager для генерации ядер</li>
</ul>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="содержание">Содержание<a href="#содержание" class="hash-link" aria-label="Прямая ссылка на Содержание" title="Прямая ссылка на Содержание">​</a></h2>
<ol>
<li>Исследование библиотечного модуля altsyncram в базовой версии проекта module_OP</li>
<li>Создание модуля регистровой памяти для учебного процессора путем дополнительного редактирования библиотечного модуля памяти altsyncram</li>
<li>Создание модуля РП с использованием помощника MegaWizard Plug-In Manager</li>
<li>Создание модуля ОП с помощью MegaWizard Plug-In Manager</li>
<li>Создание модуля РП с использованием шаблона на языке VHDL</li>
<li>Создание модуля регистровой памяти для конвейерного процессора</li>
</ol>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="1-исследование-библиотечного-модуля-altsyncram-в-базовой-версии-проекта-module_op">1. Исследование библиотечного модуля altsyncram в базовой версии проекта module_OP<a href="#1-исследование-библиотечного-модуля-altsyncram-в-базовой-версии-проекта-module_op" class="hash-link" aria-label="Прямая ссылка на 1. Исследование библиотечного модуля altsyncram в базовой версии проекта module_OP" title="Прямая ссылка на 1. Исследование библиотечного модуля altsyncram в базовой версии проекта module_OP">​</a></h2>
<p>Целью базовой версии этого проекта является изучение библиотечного параметризованного модуля синхронной памяти, для последующего его использования в учебных проектах.</p>
<p>Все файлы проектов, рассматриваемых в методическом пособии, находятся в папке OP. И сам проект, и его базовая версия носит название <code>module_OP</code>. Модулем верхнего уровня в ней является схемный проект, содержащийся в файле <code>Module_altsyncram.bdf</code>. Он создан в QUARTUS II версии 13.1 из библиотечного модуля <code>altsyncram</code>, путем редактирования его портов и параметров. В методическом пособии проводится исследование этого модуля для определения возможности его использования в курсовой работе для реализации на его основе оперативной (ОП) и регистровой памяти (РП) учебного процессора.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="11-как-создан-проект">1.1 Как создан проект<a href="#11-как-создан-проект" class="hash-link" aria-label="Прямая ссылка на 1.1 Как создан проект" title="Прямая ссылка на 1.1 Как создан проект">​</a></h3>
<p>Следует напомнить, что для создания схемного файла выполняем следующие шаги. В меню <code>File</code> выбираем строку <code>New…</code>, затем задаем тип создаваемого файла <code>Block Diagram/Schematic File</code>, указав его в выпадающем списке и нажимаем <code>OK</code>.</p>
<p>Далее из библиотеки QII из раздела <code>megafunctions</code> выбираем тип мегафункции <code>storage</code>, модуль <code>altsyncram</code> и добавляем его символ в схемный проект. Выполняем редактирование библиотечного модуля. Для этого выделяем символ на схеме, и в контекстном меню, вызываемом нажатием правой кнопки мыши, выбираем <code>Properties</code>.</p>
<p>Затем во вкладке <code>General</code> присваиваем экземпляру редактируемого модуля памяти имя «RР», подчеркивая этим его последующее использование в качестве регистровой памяти учебного процессора.</p>
<p>В вкладке <code>Ports</code> редактируем внешние порты экземпляра модуля памяти. В столбце <code>Status</code> оставляем нужные, указав <code>Used</code>, и удаляем ненужные, указав <code>Unused</code>. Для изменения состояния порта достаточно кликнуть левой кнопкой мыши в соответствующей клетке столбца. В рассматриваемом проекте из предлагаемых в универсальном библиотечном модуле 23 портов оставляем 12 входных и два выходных. Символьное обозначение экземпляра модуля памяти после его редактирования приведено на рис. 1. Как видно на рисунке, создан экземпляр модуля памяти, с двумя независимыми портами а и b, который обеспечит одновременную выборку содержимого двух регистров, что будет востребовано в учебном процессоре.</p>
<p><img decoding="async" loading="lazy" alt="Рис.1 Символьное обозначение модуля памяти altsyncram" src="/docs/assets/images/1763728855069-c1f694d7d6ecc818362222f0beb69c49.png" width="596" height="366" class="img_ev3q"></p>
<p>Далее во вкладке <code>Parameter</code> выполняем редактирование параметров создаваемого экземпляра модуля регистровой памяти. В соответствии с ТЗ регистровая память учебного процессора содержит восемь восьмиразрядных регистров. Поэтому в экземпляре модуля РП для каждого порта используем трехразрядную адресную шину, и две восьмиразрядные шины данных, причем отдельные, для записи и считывания данных. Сигналы <code>rden_a</code> и <code>rden_b</code> разрешают чтение из соответствующих портов памяти. Сигналы <code>wren_a</code> и <code>wren_b</code> разрешают запись в РП через порты а и b, соответственно. Сигналы <code>clock0</code> и <code>clock1</code> используются в качестве тактовых для обоих портов, а сигналы <code>clocken0</code> и <code>clocken1</code> разрешают модулю РП реагировать на тактовые сигналы.</p>
<p>Настройку других параметров РП можно посмотреть в таблице 1, скопированной с символьного обозначения этого модуля в проекте. При необходимости можно выполнить их дополнительное редактирование. Для этого необходимо выделить модуль памяти на схемном проекте, вызвать контекстное меню с помощью правой клавиши мыши и выбрать в нем команду <code>Properties</code>.</p>
<p>В таблице 1 приводится список настроенных параметров модуля РП с выполненными назначениями.</p>
<p>В процессе настройки и редактирования параметров модуля памяти можно задать файл, который будет использован для инициализации памяти. В предлагаемом проекте таким файлом является файл <code>mem_file.hex</code>, который также содержится в папке с проектом. На рисунке 2 показано его содержимое.</p>
<p><img decoding="async" loading="lazy" alt="Рис.2 Содержимое файла mem_file.hex, инициализации модуля РП" src="/docs/assets/images/1763728863631-c1f694d7d6ecc818362222f0beb69c49.png" width="596" height="366" class="img_ev3q"></p>
<p>Следует напомнить, что для создания нового файла в проекте используем команду <code>New…</code> из меню <code>File</code>, или соответствующую пиктограмму на панеле инструментов QII. Далее задаем тип создаваемого файла, указав его в выпадающем списке, заполняем файл и сохраняем его с назначенным именем.</p>
<p>Как следует из рисунка 2, после использования указанного файла для инициализации памяти в ней будут храниться легкозапоминаемые выразительные значения. Так, по нулевому адресу в ней будет нулевое значение, по адресу 1- 0х11, 2- 0х22 и так далее.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="12-моделирование-созданного-экземпляра-модуля-рп">1.2 Моделирование созданного экземпляра модуля РП<a href="#12-моделирование-созданного-экземпляра-модуля-рп" class="hash-link" aria-label="Прямая ссылка на 1.2 Моделирование созданного экземпляра модуля РП" title="Прямая ссылка на 1.2 Моделирование созданного экземпляра модуля РП">​</a></h3>
<p>Чтобы исследовать поведение созданного экземпляра модуля РП подготовлен файл с временными диаграммами <code>test_RP.vwf</code>, также входящий в состав проекта. Фрагмент временной диаграммы с результатами функционального моделирования созданного экземпляра модуля РП с использованием указанного файла приведен на рисунке 3.</p>
<p><img decoding="async" loading="lazy" alt="Рис.3. Чтение из РП с использованием обоих портов" src="/docs/assets/images/1763728870995-c1f694d7d6ecc818362222f0beb69c49.png" width="596" height="366" class="img_ev3q"></p>
<p>Для отображения информации на адресных шинах РП на временных диаграммах используется десятичная форма представления чисел без знака, на шинах данных РП, - шестнадцатеричная форма представления чисел без знака. Для остальных сигналов используется бинарное представление.</p>
<p>Выполним анализ показанных на рисунке 3 результатов. На шине адреса первого порта в каждом такте формируются последовательные значения. На шине адреса порта b в каждом такте значения формируются случайным образом. Во временном интервале с 0 до 60 нс активны сигналы, разрешающие чтение и тактирование для обоих портов, сигналы записи, наоборот, не активны.</p>
<p>Видим на выходной шине <code>q_a</code> вначале нулевое значение, и только в третьем такте, в момент времени 25 нс, по положительному фронту синхросигнала <code>clock0</code> появляется содержимое первого регистра РП, в следующем такте – второго, и так далее до того момента, пока сигнал разрешения тактирования первого порта РП перестанет быть активным. На временной диаграмме это событие происходит в 60нс.</p>
<p>Далее на выходной шине первого порта <code>q_a</code> сохраняется считанное из РП в предыдущем такте значение, то есть 0х44, несмотря на то что информация на адресном входе и входе данных меняется в каждом такте. Обратите внимание на то, что информация на выходе первого порта РП появляется с задержкой в два такта, относительно задаваемого на его входе адреса. Объясняется это тем, что по положительному фронту синхросигнала заданный на внешней шине адрес 1 запоминается во внутреннем регистре адреса РП, в следующем такте из РП извлекается его содержимое 0х11 и фиксируется в выходном регистре РП. Поэтому содержимое первого регистра мы наблюдаем на выходе РП только в следующем такте.</p>
<p>Иначе на временной диаграмме выглядит поведение выходной шины <code>q_b</code> второго порта РП. На нем информация появляется в том же такте по положительному фронту синхросигнала, после выставления нового адреса на шине адреса <code>address_b</code>. В первом такте мы наблюдаем на выходе <code>q_b</code> значение 0х44, что соответствует содержимому четвертого регистра, в следующем такте 0х33 - содержимое третьего регистра, затем 0х66 – содержимое шестого регистра и т.д.</p>
<p>На рисунке 4 показан фрагмент временной диаграммы, отражающий запись в РП через первый её порт.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 4. Запись в РП по адресу 0 значения 0х74 через порт a" src="/docs/assets/images/1763728881375-7f83a48cd14373b0a0c1614f7918d6f6.png" width="423" height="605" class="img_ev3q"></p>
<p>На рисунке видим, что при активном сигнале <code>wren_a</code> в момент времени 160 нс на шине адреса первого порта установлено значение 0, на входной шине данных - 0х74. Следовательно должна выполняться запись в нулевой регистр значения 0х74. Аналогичным образом выполняется запись в момент времени 270 нс в третий регистр РП значения 0х00, что показано на рисунке 5.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 5. Запись в РП по адресу 3 нулевого значения через порт а" src="/docs/assets/images/1763729177385-2d5434513154fed4d1ab0c905b8691fb.png" width="624" height="365" class="img_ev3q"></p>
<p>Чтение обновленного значения с нулевого адреса РП через порт а можем видеть на временной диаграмме в момент времени 335 нс. Этот фрагмент приведен на рисунке 6. Чтение с нулевого адреса через порт b можем наблюдать на рисунке 7 в момент времени 435 нс.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 6. Чтение содержимого нулевого адреса РП через порт a" src="/docs/assets/images/1763729193820-b5244302316532d67bef8d657e5973b0.png" width="607" height="461" class="img_ev3q"></p>
<p><img decoding="async" loading="lazy" alt="Рис. 7. Чтение содержимого нулевого адреса РП через порт b" src="/docs/assets/images/1763729327391-44166fe532f650e32d7bd571c32956e3.png" width="581" height="471" class="img_ev3q"></p>
<p>Чтение регистра 3 РП через первый порт мы можем видеть в момент времени 365 нс на рисунке 8. Чтение регистра 3 через второй порт b мы можем наблюдать в момент времени 535 нс на рисунке 9.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 8. Чтение из регистра 3 РП нулевого значения через порт а" src="/docs/assets/images/1763729337278-ba8792ea171a5d8622ade6027398c4be.png" width="602" height="443" class="img_ev3q"></p>
<p><img decoding="async" loading="lazy" alt="Рис. 9. Чтение из регистра 3 РП нулевого значения через порт b" src="/docs/assets/images/1763729346385-5609a1556e5a7ee164b6cbdf63755e80.png" width="624" height="416" class="img_ev3q"></p>
<p>На рисунках 10 и 11 приведены фрагменты временной диаграммы, на которых отсутствует сигнал разрешения чтения из РП через первый и второй порты соответственно. На рисунке 10 мы видим, что сигнал <code>rden_a</code> не активен в интервале 490 – 540 нс. В этом же интервале после первого положительного фронта синхросигнала на выходной шине <code>q_a</code> РП мы видим значение 0х74, которое ранее было записано в нулевой регистр РП в момент времени 165 нс.</p>
<p><img decoding="async" loading="lazy" alt="Рис.10. Поведение РП, когда нет сигнала разрешения чтения rden_a" src="/docs/assets/images/1763729353120-80adad625f7f14bebeb95befb87f617d.png" width="624" height="451" class="img_ev3q"></p>
<p>Обратите внимание на то, что в интервале 490 -500 нс при запрещенном сигнале чтения из первого порта РП активен сигнал <code>wren_a</code>, разрешающий запись в РП. Так как в этом интервале на адресном входе <code>address_a</code> РП установлена единица, а на входной шине данных нулевое значение, то выполнится запись в первый регистр нулевого значения. Корректность выполнения записи в РП мы можем проверить на временной диаграмме на этом же рисунке в момент времени 585 нс, когда выполняется чтение первого регистра РП.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 11. Поведение РП, когда нет сигнала разрешения чтения rden_b" src="/docs/assets/images/1763729360802-598d344fb36bc3de438f6fca3d1650be.png" width="624" height="431" class="img_ev3q"></p>
<p>На рисунке 11 показана ситуация, когда запрещено чтение из РП через второй порт в интервале 730 - 780 нс. На выходной её шине <code>q_b</code> в это время видим значение 0х44, которое хранилось в четвертом регистре РП, и было считано из него в момент времени 725 нс, когда чтение из РП было еще разрешено.</p>
<p>Сигнал <code>clocken0</code>, разрешающий тактирование первого порта РП, не активен в интервалах 60 – 150 нс. Фрагмент временной диаграммы с результатами моделирования РП на этом интервале показан на рис. 12. Как видно на рисунке, изменение на шине выходных данных <code>q_a</code> первого порта в этом интервале не происходит. Наблюдаемое в этом интервале значение 0х44 представляет собой содержимое четвертого регистра, считанное из него в момент времени 55 нс, когда сигнал разрешения тактирования первого порта ещё был активен.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 12 Чтение из РП, когда нет разрешения тактирования первого порта" src="/docs/assets/images/1763729370826-6cbb6b6ce30cf62836411ebb3485f046.png" width="624" height="359" class="img_ev3q"></p>
<p>Другой интервал, во время которого запрещено тактирование второго порта показан на рис. 13. На нем видим, что сигнал <code>clocken1</code> не активен в интервале 310-410 нс. В этом интервале на выходной шине <code>q_b</code> наблюдаем нулевое значение, которое ранее было записано в регистр 3 РП в момент времени 275 нс через первый порт.</p>
<p><img decoding="async" loading="lazy" alt="Рис 13. Чтение из РП, когда нет разрешения тактирования второго порта" src="/docs/assets/images/1763729379766-aded5a16c468446292b2d1fdbe90153a.png" width="624" height="442" class="img_ev3q"></p>
<p>Тактовый сигнал для первого порта РП <code>clock0</code> отсутствует в интервалах 110 -120 нс и 230 –250 нс. В первом интервале его отсутствие никак не влияет на поведение РП. Объясняется это тем, что в этом же интервале также отсутствует сигнал разрешения тактирования первого порта <code>clocken0</code>. Смотрите рисунок 12. Фрагмент временной диаграммы, отражающий поведение РП во втором интервале, показан на рисунке 14.</p>
<p><img decoding="async" loading="lazy" alt="Рис.14 Поведение РП, когда отсутствует тактовый сигнал для первого порта" src="/docs/assets/images/1763729403054-482381301a32fb209792b09f9d03b50d.png" width="624" height="409" class="img_ev3q"></p>
<p>На рисунке 14 в этом интервале на выходной шине <code>q_a</code> первого порта видим значение 0х55, которое изначально хранилось в пятом регистре РП и было считано из него в момент времени 235 нс по положительному фронту предыдущего тактового импульса.</p>
<p>На рисунке 15 показана ситуация, когда в интервале 450 - 460 нс отсутствует сигнал тактирования второго порта. Из него следует, что в это время значение 0х74 на выходной шине <code>q_b</code> не меняется. Оно соответствует содержимому нулевого регистра, которое ранее было в него записано в момент времени 165 нс. Смотрите рисунок 4.</p>
<p><img decoding="async" loading="lazy" alt="Рис.15. Поведение РП, когда отсутствует тактовый сигнал для второго порта" src="/docs/assets/images/1763729414638-a9e037bb05371b657a377c6b8c321fda.png" width="624" height="402" class="img_ev3q"></p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="2-создание-модуля-регистровой-памяти-для-учебного-процессора-путем-дополнительного-редактирования-библиотечного-модуля-памяти-altsyncram">2. Создание модуля регистровой памяти для учебного процессора путем дополнительного редактирования библиотечного модуля памяти altsyncram<a href="#2-создание-модуля-регистровой-памяти-для-учебного-процессора-путем-дополнительного-редактирования-библиотечного-модуля-памяти-altsyncram" class="hash-link" aria-label="Прямая ссылка на 2. Создание модуля регистровой памяти для учебного процессора путем дополнительного редактирования библиотечного модуля памяти altsyncram" title="Прямая ссылка на 2. Создание модуля регистровой памяти для учебного процессора путем дополнительного редактирования библиотечного модуля памяти altsyncram">​</a></h2>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="21-рекомендации-по-использованию-библиотечного-модуля-для-реализации-на-его-основе-памяти-регистровой">2.1 Рекомендации по использованию библиотечного модуля для реализации на его основе памяти регистровой<a href="#21-рекомендации-по-использованию-библиотечного-модуля-для-реализации-на-его-основе-памяти-регистровой" class="hash-link" aria-label="Прямая ссылка на 2.1 Рекомендации по использованию библиотечного модуля для реализации на его основе памяти регистровой" title="Прямая ссылка на 2.1 Рекомендации по использованию библиотечного модуля для реализации на его основе памяти регистровой">​</a></h3>
<p>Выполнив исследование библиотечного модуля памяти <code>altsyncram</code>, делаем следующее заключение о возможности его применения для реализации регистровой памяти учебного процессора:</p>
<ul>
<li>Для тактирования обоих портов РП достаточно использовать один синхронизирующий сигнал. В следующей версии проекта РП он назван <code>clock0</code>.</li>
<li>Сигналы <code>clocken0</code> и <code>clocken1</code>, разрешающие тактирование обоих портов памяти, являются избыточными, поэтому в следующей версии проекта РП использовать их не будем.</li>
<li>Сигналы <code>rden_a</code>, <code>rden_b</code>, разрешающие чтение из первого и второго портов, также не нужны для реализации РП. Пусть чтение из РП будет разрешено всегда.</li>
<li>Буферный регистр, для фиксации считываемых с первого порта данных в РП также не нужен. Помимо аппаратных затрат он еще и вносит дополнительную задержку в один такт. По этой причине в следующей версии проекта РП использовать его не будем.</li>
</ul>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="22-вторая-версия-проекта-рп">2.2 Вторая версия проекта РП<a href="#22-вторая-версия-проекта-рп" class="hash-link" aria-label="Прямая ссылка на 2.2 Вторая версия проекта РП" title="Прямая ссылка на 2.2 Вторая версия проекта РП">​</a></h3>
<p>На основе базовой версии проекта <code>module_OP</code>, рассмотренной в первом разделе пособия, создана новая версия проекта с именем <code>RP_from_altsyncram</code>. Новая версия получена путем дополнительного редактирования библиотечного модуля памяти в соответствии с рекомендациями, изложенными выше. Модулем верхнего уровня в ней является схемный проект с именем <code>Modul_altsyncram_after_edit</code>, подчеркивающим его происхождение.</p>
<p>На рис 16 показано символьное обозначение модуля РП после дополнительного редактирования его портов и параметров. Обновленный экземпляр модуля памяти назван <code>RP_1</code>.</p>
<p><img decoding="async" loading="lazy" alt="Рис.16 Обновленное символьное обозначение модуля РП" src="/docs/assets/images/1763729426814-c04c845cd54b5973c53cd199f9222685.png" width="567" height="377" class="img_ev3q"></p>
<p>В таблице 2, скопированной с символьного обозначения модуля РП из проекта, приводится список его обновленных параметров.</p>
<p>Обратите внимание, фиксация считываемых из первого порта данных теперь не выполняется. Для тактирования обоих портов теперь используется единый тактовый сигнал <code>clock0</code>.</p>
<p>Внесены изменения и в файл с временными диаграммами для тестирования РП. Они свелись к удалению невостребованных входных сигналов. Измененный файл теперь называется <code>test_for_RP1</code>. Он также содержится в проекте.</p>
<p>Выполнив моделирование, убеждаемся в полной работоспособности созданного экземпляра модуля памяти с именем <code>RP_1</code>.</p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="3-создание-модуля-рп-с-использованием-помощника-megawizard-plug-in-manager">3. Создание модуля РП с использованием помощника MegaWizard Plug-In Manager<a href="#3-создание-модуля-рп-с-использованием-помощника-megawizard-plug-in-manager" class="hash-link" aria-label="Прямая ссылка на 3. Создание модуля РП с использованием помощника MegaWizard Plug-In Manager" title="Прямая ссылка на 3. Создание модуля РП с использованием помощника MegaWizard Plug-In Manager">​</a></h2>
<p>Целью этой версии проекта является знакомство студентов с менеджером мегафункций, встроенным в пакет QII.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="31-третья-версия-модуля-рп">3.1 Третья версия модуля РП<a href="#31-третья-версия-модуля-рп" class="hash-link" aria-label="Прямая ссылка на 3.1 Третья версия модуля РП" title="Прямая ссылка на 3.1 Третья версия модуля РП">​</a></h3>
<p>Создаем новую версию проекта с именем <code>RP_from_megawizard</code>. Как и в предыдущих проектах, модулем верхнего уровня в ней является одноименный схемный проект. Создаем его так. При обращение в библиотеку QII в появившемся окне нажимаем кнопку <code>MegaWizard Plug-In Manager</code>. Соответствующее окно показано на рисунке 17.</p>
<p><img decoding="async" loading="lazy" alt="Рис.17 Кнопка вызова встроенного помощника MegaWizard" src="/docs/assets/images/1763729444156-bb4d31e8911f343403b874f45b7ca859.png" width="416" height="603" class="img_ev3q"></p>
<p>Следует заметить, что альтернативным способом вызова менеджера мегафункций является выполнение команды <code>MegaWizard Plug-In Manager</code> из меню <code>Tools</code> пакета QII.</p>
<p>Далее в методическом пособии показаны появляющиеся в процессе диалога с менеджером окна и их заполнение. В первом окне предлагается задать действие, которое мы хотим выполнить. Из предложенного списка выбираем создание новой конфигурации мегафункции. Смотрите рис. 18.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 18 Первое окно помощника MegaWizard" src="/docs/assets/images/1763729453963-98944a9b9d8ee887fdc61c138bea68ba.png" width="620" height="362" class="img_ev3q"></p>
<p>В следующем окне 2а, показанном на рисунке 19, выбираем <code>RAM: 2-PORT</code>, то есть модуль двухпортовой памяти, язык описания, и задаем имя формируемого менеджером файла с описанием конфигурации мегафункции. В нашем случае, это файл <code>RP2</code> на языке VHDL.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 19. Окно выбора мегафункции, языка описания и задания имени создаваемого файла с описанием конфигурации мегафункции" src="/docs/assets/images/1763729464625-a339f5f056aaf93c5424aed96f5bce82.png" width="624" height="441" class="img_ev3q"></p>
<p>Следующее окно 3 менеджера приведено на рисунке 20. На нем отражены три этапа конфигурирования мегафункции, показано символьное обозначение формируемого модуля РП и затрачиваемые на его реализацию ресурсы кристалла ПЛИС, а также приводится ряд вопросов, на которые необходимо ответить. В частности, предлагается указать режим использования двух портов модуля памяти и указать способ определения размера памяти. В нашем случае указываем, что оба порта используются для чтения и записи, то есть являются полноценными, и что размер памяти будем задавать как количество слов.</p>
<p><img decoding="async" loading="lazy" alt="Рис.20 Окно задания режима работы портов памяти и способа указания размера памяти" src="/docs/assets/images/1763729472620-362472446ac5d527caef42a2a8b5d9a8.png" width="624" height="443" class="img_ev3q"></p>
<p>В следующем, четвертом окне менеджера, приведенном на рисунке 21, предлагается указать число слов в памяти и указать разрядность портов, если она разная. Также в этом окне можно указать, на каких ресурсах кристалла будет реализован создаваемый модуль РП. В нашем случае используем модуль двухпортовой памяти размером восемь восьмиразрядных слов, с одинаковой разрядностью обоих портов, как указано в ТЗ на проектирование учебного процессора.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 21 Окно задания размера памяти и разрядности портов, в случае использования портов разной разрядности" src="/docs/assets/images/1763729483459-ce08d2df053dfacb963d91dc4d329f4b.png" width="624" height="571" class="img_ev3q"></p>
<p>В пятом окне менеджера, показанном на рисунке 22, требуется задать режим тактирования модуля памяти. В нашем случае используем единый сигнал синхронизации для обоих портов РП.</p>
<p><img decoding="async" loading="lazy" alt="Рис.22 Окно задания режима тактирования модуля памяти" src="/docs/assets/images/1763729491347-d7e04ee7638bb712b28466f6db5ae5db.png" width="624" height="567" class="img_ev3q"></p>
<p>В седьмом окне, приведенном на рисунке 23, опционально предлагается добавить регистры для фиксации считываемых из памяти данных, использовать сигнал разрешения тактирования модуля памяти и очистки содержимого добавленных регистров. Это окно заполняем так, как показано на рисунке 23.</p>
<p><img decoding="async" loading="lazy" alt="Рис.23 Окно 7 менеджера мегафункций и его заполнение для рассматриваемого примера" src="/docs/assets/images/1763729513034-16385ae8553d24655db0c3d441201c0a.png" width="624" height="569" class="img_ev3q"></p>
<p>Замечаем, что в процессе редактирования портов РП, в окне менеджера корректируется и его символьное обозначение. В частности, после отказа от использования выходных буферных регистров в регистровой памяти их изображение исчезло с символьного обозначения РП.</p>
<p>В следующем, восьмом окне менеджера, показанном на рисунке 24, предлагается определить наблюдаемые на выходе одного из портов памяти данные во время записи в память через другой порт. Так как в учебном процессоре такой режим использования РП не предполагается, оставляем это окно без изменения. То есть выходные данные другого порта в этом случае будут не определены.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 24 Восьмое окно менеджера MegaWizard" src="/docs/assets/images/1763729522776-a43cfb776ee05164cdf73619c7c04aeb.png" width="624" height="427" class="img_ev3q"></p>
<p>В девятом окне менеджера, показанном на рисунке 24, задаем поведение выходных шин <code>q_a</code> и <code>q_b</code> во время записи в память. Окно оставляем без изменения, указывая тем самым, что в этом случае на выходных шинах РП должны появляться новые данные.</p>
<p><img decoding="async" loading="lazy" alt="Рис.24 Девятое окно менеджера MegaWizard" src="/docs/assets/images/1763729537306-5923a7e8c03f53d15b79689596fc087e.png" width="624" height="449" class="img_ev3q"></p>
<p>В десятом окне задаем имя файла, используемого для инициализации РП и указываем его местоположение.</p>
<p><img decoding="async" loading="lazy" alt="Рис.25 Десятое окно менеджера MegaWizard, задания первоначального содержимого РП" src="/docs/assets/images/1763729548068-e911c93fdc9ab955a24c0e0aa7bd2bd9.png" width="624" height="453" class="img_ev3q"></p>
<p>Следующее 11 окно менеджера, приведенное на рисунке 26, относится ко второму этапу конфигурирования мегафункции. В этом окне ничего не меняем. Как видно на рисунке, в нём задается библиотека для моделирования мегафункции.</p>
<p><img decoding="async" loading="lazy" alt="Рис.26 Одиннадцатое окно менеджера MegaWizard" src="/docs/assets/images/1763729554333-3d4e666b85c31fe6136ab01b07ba2245.png" width="624" height="545" class="img_ev3q"></p>
<p>И, наконец, в последнем окне менеджера, показанном на рисунке 26, относящемся к третьему этапу конфигурирования мегафункции, выбираем, какие файлы должны быть сформированы мегавизардом. Так как в настоящем пособии демонстрируется схемный проект модуля РП, то по умолчанию, автоматически генерируется два файла проекта, файл с символьным обозначением РП с расширением bsf, и файл с описанием конфигурации мегафункции. Показаны на рисунке серым цветом. Для выбора других файлов из предложенного списка надо кликнуть мышкой в соответствующем чекбоксе.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 26 Последнее окно менеджера MegaWizard выбора выходных файлов" src="/docs/assets/images/1763729560912-f2f746249bdc943818ea33d84938bb11.png" width="624" height="550" class="img_ev3q"></p>
<p>В нашем случае указываем файлы <code>RP2.cmp</code>, с декларацией созданного компонента регистровой памяти, и <code>RP2_inst.vhd</code> с шаблоном для установки компонента в проект верхнего уровня. Эти файлы нам понадобятся в дальнейшем в проекте учебного процессора.</p>
<p>После завершения диалога в мегавизарде в новом окне появляется сформированное им символьное изображение модуля РП, показанное на рисунке 27. После нажатия кнопки ОК символ РП добавится в схему проекта.</p>
<p><img decoding="async" loading="lazy" alt="Рис.27 Сформированное менеджером Megawizard символьное обозначение модуля регистровой памяти RP2" src="/docs/assets/images/1763729572917-19dfad91c92581fad5e8b0e7021adcf0.png" width="624" height="365" class="img_ev3q"></p>
<p>Далее выделяем символ в схеме, вызываем контекстное меню с помощью правой кнопки мыши. Выполняем в нем команду <code>Generate Pins for Symbol Ports</code> для завершения проекта.</p>
<p><strong>Сформированные файлы:</strong></p>
<ul>
<li><code>RP2.vhd</code> - описание созданного компонента модуля РП на языке VHDL</li>
<li><code>RP2.cmp</code> - декларация созданного компонента регистровой памяти</li>
<li><code>RP2.bsf</code> - символьный файл модуля РП</li>
<li><code>RP2_inst</code> - шаблон для установки созданного компонента в проект верхнего уровня</li>
</ul>
<p>Для тестирования вновь созданного модуля памяти в проекте имеется файл <code>test_for_RP2</code>. Он отличается от файла <code>test_for_RP1</code> только названием тактового сигнала. Теперь он называется просто <code>clock</code>. Выполнив моделирование созданного мегавизардом модуля регистровой памяти RP2, убеждаемся в его полной работоспособности и, следовательно, возможности использования его в проекте учебного процессора.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="32-анализ-файлов-сформированных-менеджером-megawizard">3.2 Анализ файлов, сформированных менеджером MegaWizard<a href="#32-анализ-файлов-сформированных-менеджером-megawizard" class="hash-link" aria-label="Прямая ссылка на 3.2 Анализ файлов, сформированных менеджером MegaWizard" title="Прямая ссылка на 3.2 Анализ файлов, сформированных менеджером MegaWizard">​</a></h3>
<p>Менеджером MegaWizard создаются файлы, необходимые для использования модуля РП в проекте учебного процессора. Файлы с расширением <code>.cmp</code> содержат декларацию компонентов, а файлы с суффиксом <code>_inst</code> - шаблоны для установки компонентов в проект верхнего уровня.</p>
<p><strong>Сформированные файлы:</strong></p>
<ul>
<li><code>RP2.vhd</code> - описание созданного компонента модуля РП на языке VHDL. Его можно найти в папке с проектом.</li>
<li><code>RP2.cmp</code> - декларация созданного компонента регистровой памяти с именем RP2. Содержимое этого файла приведено в листинге 1.</li>
<li><code>RP2.bsf</code> - символьный файл модуля РП</li>
<li><code>RP2_inst</code> - шаблон для установки созданного компонента в проект верхнего уровня. Содержимое этого файла приведено в листинге 2. В нашем случае проектом верхнего уровня будет учебный процессор.</li>
</ul>
<p><strong>Листинг 1.</strong> Содержимое созданного мегавизардом файла с декларацией компонента RP2.</p>
<p><img decoding="async" loading="lazy" alt="Листинг 1. Содержимое созданного мегавизардом файла с декларацией компонента RP2" src="/docs/assets/images/1763729850111-6a5d538b41ef39e342da35eb4ca909c8.png" width="624" height="472" class="img_ev3q"></p>
<p><strong>Листинг 2.</strong> Подготовленный мегавизардом шаблон для установки компонента RP2 в проект учебного процессора.</p>
<p><img decoding="async" loading="lazy" alt="Листинг 2. Подготовленный мегавизардом шаблон для установки компонента RP2 в проект учебного процессора" src="data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAaIAAADDCAIAAABPtoJzAAAAAXNSR0IArs4c6QAAAARnQU1BAACxjwv8YQUAAAAJcEhZcwAADsMAAA7DAcdvqGQAABzhSURBVHhe7Z1Ni9tYvsb/uou7nQ8whlTRtgOFV0NWMh0IzQytSi+08gTCYLhd2GE2riyKamgHmomb26EWse4iNy48cEUTyPVKi8Rq+tIUk2DDQNMrUxBbjT1QHyCzH9BdSPKLjiRbtiTr2M8PI9JH5+jldOmp5xwfPSV8/PjxN7/5zT//+U8CAIBdRPj48ePf//53dzEAAOwKwsePH//rv//HXQwAALuCLXP/8adj955U8tvf5v7xj3/cunVrla27MQBgL/k3d0G6YbXMb+tuCQDYVziTOU9F89y6WwIA9hXOBq3/+te/37p1SxAE945FTNN0FwEA9pXY3dx4/O6q/USW83J74t4XnqlTM/2xxrZERHpVmKNYVQznOErRb49etXfNFy5BrwrFlStvgfj7QSmSIMw+VWW2S6/ahcUq2QfSFypPyw1lodz6BJzcOuncJZMgkFAkIqpOj1D0aOJ5nUtRiqn+nwwCiF3mDg/v3jt5qtX+6N6xFivOu9l1pNaoKYrNkWmapjmq02nZ+Tmt9boVqnRtYVSPru09SrFB9ZFpmuZIPeqUq/ricX2QWmavlnWXhkQprni28MTfD7UeVYi6JpkmmSYdXdvqo1epQTQyyTSpfkS5IhlEJNGoSWLTrlwnKjtyYxV2K1TpkmlSU1w8zSI1lUSizoX9n7pGokjdHhFRyyRzRKJI3cKCUPpd53L06mmhvvH/ZLAdYpe5aFlx3s2rTlY6a9L1yF1MRJS9f2TvqfV6LSlLRJTN3i+563ngGKX5X/SGUhQEoVid+aE5lTCUWXGxWFSmDU77l8e2qxKWygoRERnV1evOiKcfFrGPY1BjQL0WWeIg1ahboAvmcqUzomsiomyNerWFXbUeLVGWCpUGpBORQQ2i+Ss13lKhTpJMnbdzpYtM73cpSuOyIkvuUsAJnMlcODc3j2Eo5U7B+yfVeNuho5yrTCl3Smee1eeRWqZpjhZdR7bWGzXF/sD2Q93CoOGIoKGUO0dWsanKhf60gWk2xamrMltLz7s2MfXDItZxjLeLwkMkyTQYLpSQQUqZCvJiYRhqdWoopF+4D/K2Q2cSkUSFjjNYZvC4X2/06z5UjmM4k7l5N+dYnwWsXfNurn+aEwRByJWv6+qifEzdU/m6ri64BkOplq/rmw1EK3XbD0lyYVqYrdULneOcddYGddVF9xKObCuMJCbQD8fOnNd1fZkLI+qfkiCQkKPrOq16D55IVOhQY7B4EJ06BdtFyoyFDHWdRETGcEC0kh6CVMKZzM27Ocf6LGDtmndz1pzUqFsYNFw/7VP35AzQiOxR5UX+rLfRo+eP1OqZpmmao5FaouPppFT8JNAP0zkvq032PlFnoYKuUSFv/9uahht1adAgZiAbjlaPer2FEl2j/qWtZceXdKkt7HVdJ9h5OJO5tefmslJLLQ2Ol0xkGUq1eEFn1uNuxPClgFIsVnWDiCibpTyJ04eeiGgwNMi+CKHqN86aY525uUT7IUv1wuyLVF2h4wG5xr9ZidQSHVcXCjdHG9jfe1ifpjV/tzbZfIFotUk8kEo+fvz4l/9s3twMY/p8/3DxfHe+Zuus/plMJpZlm9o3ltnebsU+qdg0TWcOTWyapjk3meZ8A8nOsc35HB+mJ1hoMT1MpTurYp2mKVYqFeckYqU7PbVpjrrOjsVyf6xDL7vGJPrBbIomkf2ZHcc0TdPsVuxysWLae7pOZdGu0xSdf093kUlkBp12ZIrzZ5z7z6PFK6nM/WfAdQbTFJd3AkgtnC0Ptt5pPTg4CFgALAjCZDLx+BYCgLXRq4ImrzwRCtIFZ4PW6dycPWnuhfc3rQBsgtRqzr4wB5zBmcxZc3OmaVqjV78tOzcHwIbUeit/5QxSBmcy5/mWvufW3XJtrMW+Hqw5Lw8ASBjOZM5T0QRBYMvdLdcmW7NWgDBgngYAPuBM5liNsxSNLXe3BADsK5zJHKtxlqKx5e6WAIB9hTOZYzUObg4AEEwCMvfuXM5nMvlM5sH5xpFzrMbtnJvTq4IgWMklK5WDaPHrZ79yjkl7TmJ0xC5zbfkF1X68uRnevP8u9+ar8yt3hVCwGrdzbk5qebxcEVC+z+hKsVhVov3G26+f/co5JpKcRC6IXeZOtNfP7h0QER0efPaFe29YWI3jzM3pc3Fz88+nMZfWO//Y+pRbMXdFxbCPN905q++K/fXKuQsq98Hv+uPEc0lPUTGIpFqvd5YfVotVxXpTeCl+1+/Tz37l/PS/z/G9chLtHVb1YlVXLP+6Wsemm9hlbsZYffxGenTPXRwKVuM4c3PS/TPVWo/Sk6+nb9Dr1bIm2+WqrDUu7dp+5SS1TLNb6Z+WG9eyOjJNVc4ZRETKhXbmrH/pneUvnBRw75w7/3JfvK8/XjyX9ExtSFaqtXqt/PCiWFWMpY+k9/X79bNfOTf973t8r5xEKzXarq6eDTuXYnO0G3YvKZkbq+ePjZpWPnTvCAercZy5OePtRdn6PSo0Bk6hrg1KZ04GUlY6K9k/fX7lDmJT7bWkbJYoK2WzRIbSuby0wuwEQRByx5eX19aD4Jdz51fui+f1x4y/m5sh1Vq9MyrnlpkPz+v362e/cof093+44xtKh0o1JzW6Vt+dMXoSMjduP5FfHj7Snm7m5MjTtXHl5vRqbvrL1VTdT83GZPMFO4NkynQNs1/OnV+5JzFfvw/Bbs5CV6rFC1KXmI+Yrz+N/R/q+DtL3DI3aZ8/eElfas/uHhKN2w82/AqC1Tie3JwxHIiF+7ksERm6ctFxxhCSXOhcOJNLhj7d4VfuiyQXOkWvKRu/nDu/cm/8rn+rGLpSLVaH+bNeq5YN0jj/6/frZ79yX1LX/+GOn62VqGPbYcNQZmN0oul03tJxcjqJN2/u/dd3Fk/38HumTpgP+5b+ZDIhIrY8nUxnQ8RKs2ulvlm/mxfS5rqVaTacd7n7K7+5KLRZAxLFaXKdX86dX7kfvte/HbpNUaw0Q+TA+V6/dz/7lXPT/z7Hd1//3B04ly9Wus3K/NHtmw88XWrhMm/O5d0EQbBSSViXBwBYD10pNkh1ZgEMpZjrlJZMCqSWuAetEcNqGVdzcwCknen3PY3r0uwPIBlvO/0Kv3+nFm4OALDjwM2BRTyXbwj8Tj7zRtj+D1t/L4GbAwDsOHBzAIAdhzOZYzWOp3VzAIBtwJnMsRoHNwcACCYBmZtctZ/ImXwmk5fP1bF7bzhYjds5N+eXa+ZXnhz2FQS/NMo9fv3sV54ckfc/8uYiY9z+SqHfazfDm5thLac/3ixZk9W4nXNzfrlmfuXJIbVMJtJiu+xX3lzk/Y+8ucg4PHmtndx1l64Lq3GcuTm/vDCfXDO/8q3lnRHRyGnhvC4ZN55LJvY0by50//scH3lzMTBpy/lMJq+M/qydHLh3hoHVOM7cnHdemF+umV/59vLOqH/aIPsWVFkrJ7E4KzihZL/y5kL2v+/xkTcXAwcn2vDm/Y9f0At5s0Erq3GcuTnPvDC/XDO/coct5J2R2FSdIJCsdFYaaMHPWRT4u7kZ+5I3F7L/wx0feXMRcHhw8kiiN39zl4eB1Tiu3NwaeWFhiD3vbDsEuzmL/cibW4O4j88HsctcW35wfmU5uMnVy29/vr1RfjCrcTy5Ob+8ML9cM79yX2LOOyMi6p+W7bGhoSvlTkF2nuNtsUd5cxS6/8MdH3lz63/e//jNw99Z57rzsP2erRDmw+bKIW8usbwz+/Td2T0E14+f/cqbW6P/fY7vvn7kzaULvNMKQDIgb25rsFrG1dwcAGkHeXPbB24OABAWuDmwiOfyDYHfyWfeCNv/YevvJXBzAIAdB24OALDjcCZzrMbxtG4OALANOJM5VuPg5gAAwSQmc+/OM/nM+Tt3cUhYjdsRN+ebGBGOyCPJ4iKV97s/+Wv7RjIyN2nLL3Lff33HXR4aVuN2xM35JEaEJfJIskWiy3dL5f3uT/7avpGEzF2dfzWqvd4sgcmG1Tje3Nx8IJlSLS51D3N5YQtvSy45zmyZgXvPcjyXKKyZ77bsOhnivl/kr+0jscvcuP1AoT8/u+cuXw9W4/hyc/MBZqaap2XvgivFMjkBZj01rzkP2dLjjKhgv1EZ3p8EJ4KEyndbep0u4r5f5K/tJ7HL3GT0y8+vTjKZfObTb39+dbLfeXO6Nii1nAAzyi4bJBlKpzD3gk1Wkgudt8bS4/Q7ZeH4WlZ7syqh8HdzM1bLdwu+Tob47xf5a/tJ7DJ375mTL/L+6zsP2/ueHkwUJAthCDhOoVARB9rIXbwqwW7OYrV8Nwq+zlAEHCfM/SJ/bR+JXeaihdU4rtycJBdOy47/MQy9Wgx8JSdbKw0aM7tk6NqgdD+79Dji0VmrV6fG4l81iIoQ+W5LrpMh/vtF/tp+kpDMXZ1HM2hlNY4vNye1RqVrO6U7V24c1UctaTYBnjvt90+tEZX99NR6Kl04U+bloeyYJ5/jkF4VTvtERLp22e9fHjODzc3QlWLxYphv9Vr2UG4ZPte5xfstkOYcp0H1MyuUMuB66vZpyxf50sKgVdcuicSmfQSQavBOKwArsUv5a/tGQm4uKlgt48vNAe7Yyfy1fQNuDgCw48DNgd3CczmMgC8L9hrOZI7VOK6+aQXx47kcxpz/W4Jg7+BM5liNg5sDAATDmcyxGgc3BwAIhjOZYzUObg4AEEz8MjdW5Uw+Y3+eXLl3h4PVOG7dnB2V5i4GS+C435Bnty3ilzkieti2X2u9ebphUgmrcdy6Oanl8cfPPVBWeIeJNzbJreO435ZFF4C4SETmooPVOM7c3Cw2bfEp1Odi0KbPv6EUBeG0f3nMronwrB9A2PpR4Lm0Y83cOm76DXl2aSQRmbOCmDL5jPzkauzeGQpW47hyc/Oxaaqszb0LLt0/s8t78vWx/Vhmaz3TbIqVLrsmwrN+AGHrR4Hn0o61cuu46Tfk2aWT+GXusKzZI9bhzfOs8nKjPwfBahxPbk7XBqUz5533rHRWmv3UG28v7DfKhcZg1sKXuOtHgb+bm7FSbh0//YY8u3QSv8zNc3h4+8NGdo7VOK7cnB96NTc1AaY69xT7EHf9aAh2cxar59Z5Efa+4q5PyLNLJ7HLXFt+ILdtB3fVfvHq9qG7RhhYjePJzUlyoXPhTEYZ+kXHHtQYw4FYuJ/LEpGhK9Nih8HQIGfWp2osr88Qtn4ihMit46ffkGeXTmKXuRPtuy9GL6y5OWUkvX92110jDKzGceXmpJYqO3FnZU2uV/qnQlGhbE0tDXI5q5Tkknh5PBvE3a8XOjlBEIRch+qjVpYouL4HYevHTtjcOo76DXl2aQQJJQCkAuTZxUfsbi5aWC3jys0B4AZ5dgkANwcA2HHg5nYFz+UbAiaxlxG238LWBykAbg4AsOPAzQEAdhzOZI7VOJ7WzQEAtgFnMsdqHNwcACCYhGRufKXKsvX2vrrJ216sxnHr5pLLTbPPtGRdKy9w3G/Im9sWScjcuP3k5a+Hz58Pb26GN1p5k7e9WI3j1s0ll5smtUwmGmO78JE3F3m/IW9uW8Qvc2P15ej3z07uHm4ibw6sxnHm5raVm0ZEI6eJ89pl3HguveAsby50vyFvLo3EL3MT4wONz+0RK/LmtpSbRv3TBtlNVFkrr9BiY4ITSvjImwvZb8ibSyexy9z419HPr7798MWPNzfDG+3LX3/a47m5LeamkdhUnSCQrHRWGmjBz2sU+Lu5GWnPmwvZb8ibSyexyxwR0Z2vtZMDIiI6+GSk/7SBzrEax5Wb8yNsrlnY+tsh2M1ZpDtvbg2QN5dGYpe5w5PvvqFvz68mRETjdz98kD7bYJKO1Tie3Ny2ctOIiPqnZXtsaOhKuVOQtx3ww0HeHIXuN+TNpZPYZY7o4OR5m5Q/ZDL5zOP/+/z5Pn/Tup3cNL0qnPbFZp3K1nEa13V1Nlu1DfjIm1ur35A3l0bwTisAqQB5c/GRgJuLElbLuHJzALhB3lwCwM0BAHYcuLldwXP5hoBJ7GWE7bew9UEKgJsDAOw4cHMAgB2HM5ljNY6ndXMAgG3AmcyxGgc3BwAIJnaZa1sv7TsfuT1x1wgDq3Fwc4AXkDe3LWKXOaI/fn8zvLkZ3twM33/zO/fOkLAaBzfHIZvkzXEM8ua2Rewyd6I9vef8+6c3uZr9Dv+asBrHkZuzViJMf5/bbwAVlem/i4ph56FNQ9VmOWtCseq8/qhYVbwT2LxZI2dtYzyXXqyRN8dVvyFvLo3ELnMzxuqb27+fSt56sBrHkZurqU2x0p3+PpdaZrciNtWaHUfWrfRPy41rWR2ZpirnDCIi5UI7c2I+emf5i6piJX+MmmJ/QFbWRrcwaCx9NkLnrEVAcELJ6nlzHPUb8ubSSXIyN/5Jv/35XXdpSFiN48jNUbZWGmiGZU+KikGGNijdn/upFptqryVls0RZKZslMpTO5aX1qrcgCELu+PLyevqgVeot67V3SS7MDuFH6Jy1CPB3czNWypvjp9+QN5dOEpO5yU9vcp9v6OW8XBtHbo6I8oXBW0O/pma30HmrvB0U8kG/u7P5gth0bJDF0oQMTxLIWfMg2M1ZrJg3x0+/IW8ujSQlc+O/bT5i9XRtPLk5IkkuXF9og9J9SS50OsvSy0iSC53iSlNCgayTsxY7IfLm+Ok35M2lk4RkLpIRq6dr48vNUe5ocDko3c+SdFbo01HOKtWrgiAcXzphZLOfbaml1q8b9qipaD9DhlLMnfYvj4WqTqRXrYZBo76QOWvxEzZvjqN+Q95cGsE7rQCkAuTNxUdCbi4qWC3jzM0BsAjy5hIAbg4AsOPAze0Knss3BExiLyNsv4WtD1IA3BwAYMeBmwMA7DicyRyrcXytmwMAJA9nMsdqHNwcACCYBGRucnX+wA6bO3/n3hkSVuPg5paiI/liLSLvN+TNbYvYZW7c/uqH3HdW3tzz3IvzK3eFULAaBze3FKllMtEY24WPvLnI+w15c9sidpkjIvpkljH34df9TQ/eZm4aEY2cJDTntcu48Vx6wVneXOh+Q95cGold5g5P/kzKA1nOy/KTlyPp+WaxmqzGceTmtpmbRv3TBtnRaaqslVd7wjcjOKGEj7y5kP2GvLl0ErvM0XhMtdeaNtS0p49yxk9j9/5QsBrHkZvbZm4aiU3VCQLJSmelgRb8vEaBv5ubkfa8uZD9hry5dBK7zF291HOOgTv8hN78tNGgldU4jtzc9nLTtkOwm7NId97cGiBvLo3ELnMHORpNbGkb/zq67d4fDlbjeHJz28pNIyLqn5btsaGhK+WlZ44fDvLmKHS/IW8upXz8+PEv/9m0vgmN5/PjNw/tP+h152Gb2RvuM5lMTNN0bYmILU8po6ZIYnNkmuaoYv/DNM2ua7hS6c4adCvOhI4oipXuaG6Kp9KdNZ0ei6VbISKx2XWaWUfZJt2mKFaas5tcDif91hQrldl5p/Xd1zl3pc5lipVuszJ/MfbZl50RrALeaQUgFSBvLj5iH7RGC6tlfM3NAeACeXMJADcHANhx4OZ2Bc/lGwImsZcRtt/C1gcpAG4OALDjwM0BAHYczmSO1Ti+1s0BAJKHM5ljNQ5uDgAQTBIyN583t9krrR6uDW4O+IF8N2ARv8xdPfnTB+n9++HNzVB7RBPkzXEMHzlxU5DvBixil7nxr6OHtfLhIRERHdIPiuquEQZW43hzc4ZSnAaM2fG07irz2DlqVmxaQvriuWRijZw4ogTuF/luYDmxy9zhJ7lXijoeE9Hkqv3i1c/GJn6O1Ti+3JxSLJNqRViosta4FJtmLzCrR7pvh52ZPfn6OJmlWcHJIqvnxCVwv8h3A6sQu8zRvafvv9A//TSfyfxBGUkP77j3h4LVOJ7cnJUvNpWLs5L7KWQx3l6ULV8iNAbunTHh7+ZmrJQTF//9It8NrEL8Mkd0ePLayhfRnh0SZe+594eA1Ti+3FxI9GpualZMdQWViIRgN2exYk5cSNa4X+S7geUkIXPOt6uTq/MXuVrZtTcUrMbx5Obm88XI0C86s0GWJ8ZwIBbu57JEZOjK0urJECInLv77Rb4bWIX4Ze5KfWytJpH/So9en2zi5bxcG19urtZTqWwNCcuavGzUlK2ppUEuZ9UmuSReHgcOEmNHV4rFi2G+1WvZQ79lxH+/BdLsUW6uQfUzK/TS/gIid9rvn1ojWlu9ar36tVW9fJEvLVyOrl0SiU37CGCnwDutW0SvFoet4Cn5nSJd94t8t/0hfjcXKayW8eXmpuhVQRCOL/unSxZY7ArpuV/ku+0hcHMAgB0Hbm7beC7fEHZ3Mjzs/YatDwAD3BwAYMeBmwMA7DicyRyrcTytmwMAbAPOZI7VOLg5AEAwkcncePzuqv1ElvNye+Le1X4iy/lM5gG7Kyysxu2wm7MDPZasj90dIr9f5M0Bi8hk7vDw7r2Tp1rtj+4dV08e05eaNry5ea198tfzTfJJvFzbDrs5qWUyERvbJd68ucjvF3lzwCIymfPj6ofRF58d2P9xkP3wwztXhVCwGsebmwuZv0ZEIydRzXl9M248l3AklDcX+n6RNweWE7vMufmwUUw6q3F8ubnQ+WvUP22QHcGmylo5icViwQkl8ebNhbxf5M2BVUhc5jaD1Tie3Nwa+WskNlUnCCQrnZUGWvBzHwX+bm5GXHlzIe8XeXNgFRKQuV9G81883Lbi0teE1Ti+3BwXBLs5i3jy5tYAeXNgObHL3L1HX9Ovts5dvdRvf37XXSMMrMbx5ObC5q8REfVPy/bY0NCVcqcgbzsoKMa8OQp9v1HmzYHdJTKZuzrPZzL5zJ/+9+dv/pDJ5DOy86dtDsuP6K/WHzBUct89Q97cyvlrelU47YvNOpVzgiAIucZ1XW0FPvVxE2/e3Fr3G1neHNhh8E7rFklX/lr8pOt+F/PmwC4TmZtLBlbL+HJzU9KTv5YM6blf77w5sNPAzQEAdhy4uW3juXxD2N08tbD3G7Y+AAxwcxFjXYy7FACwPeDmAAA7Dmcyx2ocT+vmAADbgDOZYzUObg4AEExkMueXN+dXvh6sxiXk5gylGPj6JgAgtUQmc355c37l68FqXEJuLlurF04v8N0eABwSmcwlA6txCbk5IumsOWh4GjprycMq4WgAgC3AmcyxGmcpmiAIBwcH0230bo6IsvlCv/MWWgYAb3Amc6zG3bp1azKZmKY5v43DzRFJR2L/euQudYKLWqu9zA4ASBrOZI7VOL+tuyUAYF/hTOY8Fc1z624ZAfp1XzzKuUvt1B+8egRAWolM5vzy5vzK18NT0Ty37pabYwwHYuk+MzLVtUuiymhpMBoAYEvswjutflt3483Qq4Imm4yaGVWhfDSXFY53WgFIG5G5uWRgtcxv6265IYbSGDTtbNoFsvhboACkHM5kzlPRPLfulhuSrfWgZgDwCWcy56lonlt3SwDAvsKZzHkqmufW3TIpMDEHQNrgTOY8Fc1z624JANhXOJM5T0Xz3LpbAgD2Fc5kzlPRPLfulgCAfSUymfPPlXt3LuczmXwm8+DcvSs0normuXW3BADsK5HJnF+uXFt+QbUfb26GN++/y7356vzKtT8cnormuXW3BADsK5HJnB8n2utn9w6IiA4PPvvCvTcsnormuXW3BADsK7HL3Iyx+viN9OieuzgUnormuXW3BADsK0nJ3Fg9f2zUtPKhe0c4PBXNc+tuCQDYV5KQuXH7ifzy8JH2dDMnR3BzAIA1iFvmJu3zBy/pS+3Z3UOicfvBhl9BeCqa59bdEgCwr0Qmc965cuO/vXn1yyurJJP/9Jtf3M1C4qlonlt3SwDAvoK8OQDAjhOZm0sGVsv8tu6WAIB9hTOZ81Q0z627JQBgX+FM5jwVzXPrbgkA2Ff+H2Do8LSkbk/iAAAAAElFTkSuQmCC" width="418" height="195" class="img_ev3q"></p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="4-создание-модуля-оп-с-помощью-megawizard-plug-in-manager">4. Создание модуля ОП с помощью MegaWizard Plug-In Manager<a href="#4-создание-модуля-оп-с-помощью-megawizard-plug-in-manager" class="hash-link" aria-label="Прямая ссылка на 4. Создание модуля ОП с помощью MegaWizard Plug-In Manager" title="Прямая ссылка на 4. Создание модуля ОП с помощью MegaWizard Plug-In Manager">​</a></h2>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="41-рекомендации-по-использованию-библиотечного-модуля-для-реализации-на-его-основе-оперативной-памяти-для-учебного-процессора">4.1 Рекомендации по использованию библиотечного модуля для реализации на его основе оперативной памяти для учебного процессора<a href="#41-рекомендации-по-использованию-библиотечного-модуля-для-реализации-на-его-основе-оперативной-памяти-для-учебного-процессора" class="hash-link" aria-label="Прямая ссылка на 4.1 Рекомендации по использованию библиотечного модуля для реализации на его основе оперативной памяти для учебного процессора" title="Прямая ссылка на 4.1 Рекомендации по использованию библиотечного модуля для реализации на его основе оперативной памяти для учебного процессора">​</a></h3>
<p>На основании анализа поведения библиотечного модуля <code>altsyncram</code>, делаем следующее заключение относительно реализации на его основе оперативной памяти для учебного процессора:</p>
<ol>
<li>В соответствии с ТЗ оперативная память ОП в процессорной системе должна содержать 256 восьмиразрядных слов</li>
<li>Для доступа ко всему адресному пространству ОП будем использовать восьмиразрядную шину адреса <code>address_OP</code></li>
<li>Второй порт для реализации ОП не требуется, поэтому в библиотечном модуле памяти будем использовать один единственный порт</li>
<li>Буферный регистр для фиксации считываемых из ОП данных также не требуется</li>
<li>Для разрешения записи в ОП будем использовать сигнал <code>wr_en_OP</code></li>
<li>Во время записи на выходной шине будут присутствовать вновь записываемые данные</li>
<li>Потребуется файл инициализации памяти для размещения программного кода и исходных данных</li>
</ol>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="42-версия-проекта-модуля-оп">4.2 Версия проекта модуля ОП<a href="#42-версия-проекта-модуля-оп" class="hash-link" aria-label="Прямая ссылка на 4.2 Версия проекта модуля ОП" title="Прямая ссылка на 4.2 Версия проекта модуля ОП">​</a></h3>
<p>Модуль оперативной памяти для учебного процессора создан с использованием MegaWizard Plug-In Manager аналогичным образом, с учетом рекомендаций, изложенных выше. Версия проекта, в которой реализован модуль ОП, называется <code>OP_from_megawizard</code>. Как и в предыдущих проектах, для большей наглядности, модулем верхнего уровня в ней является одноименный схемный файл, показанный на рисунке 28.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 28 Символьное обозначение созданного менеджером модуля оперативной памяти" src="/docs/assets/images/1763729926887-2077a9cfe64d7a643e013202be89a163.png" width="624" height="283" class="img_ev3q"></p>
<p><strong>Характеристики модуля ОП:</strong></p>
<ul>
<li>Размер: 256 восьмиразрядных слов</li>
<li>Адресная шина: 8 разрядов</li>
<li>Один порт для чтения и записи</li>
<li>Без выходных буферных регистров</li>
<li>Файл инициализации: <code>OP_init.mif</code></li>
</ul>
<p>Для тестирования модуля ОП подготовлен файл инициализации памяти с именем <code>OP_init.mif</code>. Фрагмент этого файла представлен на рисунке 29. Используется беззнаковая десятичная форма как для отображения адресов, так и содержимого ячеек ОП. Как следует из рисунка, первые восемь байт после инициализации модуля ОП будут содержать некоторые значения (вторая строка на рисунке), а начиная с восьмого адреса все последующие байты, для удобства отладки, будут содержать каждый свой адрес.</p>
<p><img decoding="async" loading="lazy" alt="Рис.29 Фрагмент файла OP_init.mif, инициализации оперативной памяти" src="/docs/assets/images/1763729936627-4713bdd65434fcaf35ebaa5823a04b1a.png" width="347" height="355" class="img_ev3q"></p>
<p>Последовательность входных сигналов для тестирования модуля ОП находится в файле <code>test_for_OP</code>, который входит в состав проекта. Сигналы на на шинах адреса и данных, как и в файле OP_init.mif, представлены с использованием десятичной беззнаковой формы представления чисел. Тестовая последовательность сформирована следующим образом.</p>
<p>В интервале 0-770 нс выполняется последовательное формирование адресов на адресной шине, начиная с нулевого и до 76-го, включительно. На шине входных данных значения формируются случайным образом на всем интервале наблюдения. Сигнал <code>wren</code>, разрешающий запись в ОП, активен в интервалах, когда на адресной шине ОП установлены выразительные адреса с одинаковыми цифрами 11, 22, 33, 44, 55, 66. Следовательно, по этим адресам будет выполняться запись новых значений, которые присутствуют в это время на входной шине данных <code>data</code>. Они также появляются и на выходной шине <code>q</code> в этих же интервалах по положительному фронту тактового сигнала <code>clock</code>.</p>
<p>Фрагмент с результатами моделирования поведения ОП показан на рисунке 30. На нем видно, что считываемые из последовательных адресов ОП значения, соответствуют содержимому файла инициализации памяти OP_init.mif. Исключением являются ячейки с адресами 11 и 22, в которые выполняется запись новых значений 235 и 90, соответственно.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 30 Фрагмент с результатами моделирования поведения ОП" src="/docs/assets/images/1763729946626-6684aa5ea150857265f5f6df9193c292.png" width="624" height="145" class="img_ev3q"></p>
<p>Проверка корректности записи в ОП, включая перечисленные выше ячейки, выполняется в интервале 770 - 830 нс, когда происходит чтение их содержимого. Соответствующий фрагмент временной диаграммы с результатами моделирования ОП приведен на рисунке 31. На нем видно, что чтение обновленного содержимого ОП выполняется корректно.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 31 Чтение обновленных ячеек ОП в интервале 770-830 нс" src="/docs/assets/images/1763729954562-3b22f32c2ca98f8c1ecec0b600f2f9ce.png" width="624" height="127" class="img_ev3q"></p>
<p>В оставшемся интервале 830-1000 нс значения на адресной шине формируются рандомно. И снова на временной диаграмме наблюдаем корректное поведение модуля ОП.</p>
<p>Таким образом, моделирование ОП показало его полную работоспособность и, следовательно, возможность использования его в качестве оперативной памяти в проектируемой процессорной системе.</p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="43-анализ-файлов-сформированных-менеджером-megawizard">4.3 Анализ файлов, сформированных менеджером MegaWizard<a href="#43-анализ-файлов-сформированных-менеджером-megawizard" class="hash-link" aria-label="Прямая ссылка на 4.3 Анализ файлов, сформированных менеджером MegaWizard" title="Прямая ссылка на 4.3 Анализ файлов, сформированных менеджером MegaWizard">​</a></h3>
<p>Менеджером MegaWizard создаются следующие файлы:</p>
<ul>
<li><code>Module_OP.vhd</code> - описание созданного компонента модуля ОП на языке VHDL. Его можно найти в папке с проектом.</li>
<li><code>Module_OP.cmp</code> - декларация созданного компонента оперативной памяти с именем Module_OP. Его содержимое приведено в листинге 3.</li>
<li><code>Module_OP.bsf</code> - символьный файл модуля ОП</li>
<li><code>Module_OP_inst</code> - шаблон для установки созданного компонента в проект верхнего уровня. В нашем случае таким проектом будет учебный процессор. Сам шаблон показан в листинге 4.</li>
</ul>
<p><strong>Листинг 3.</strong> Содержимое файла Module_OP.cmp</p>
<p><img decoding="async" loading="lazy" alt="Листинг 3 Содержимое файла Module_OP.cmp" src="/docs/assets/images/1763730033672-62b039a4905a226b4164dfe574e476e0.png" width="600" height="408" class="img_ev3q"></p>
<p><strong>Листинг 4.</strong> Шаблон для вставки компонента ОП в проект.</p>
<p><img decoding="async" loading="lazy" alt="Листинг 4. Шаблон для вставки компонента ОП в проект" src="data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAaEAAACTCAIAAACoDzGHAAAAAXNSR0IArs4c6QAAAARnQU1BAACxjwv8YQUAAAAJcEhZcwAADsMAAA7DAcdvqGQAABYNSURBVHhe7Z1Bi+NG3sb/eg/vl4hhulnZgUanJSeJDYRlQ9Sdg07egbAYdhs75OLOoelAPBASh2Tow1iXYWz6YkIg+KTDtBX2ZWiSYJ9CTqYhtoJ7wR9jQe9BsmyXSrLVtmyX9fxoiplSlSzZrcdPlUpPS19+0yAAADhQpC+/afzzH6ds9V7y1lv5//znP0+ePFmlZDsDADLJ/7AVe0xYyKJKticAIKuIpHFcOeOWbE8AQFYRaaz63//+75MnTyRJYjcs4rouWwUAyCrp+rjx+Oe7m2eGUTBuHthtyQk8mhuNN6QlIlOTJEkznWlnuyJJkqSZi7uMwq6s0tjb58LLPA7Hrmj+riqzfZl+XXhLHHZl/eNJDyeDn4upkSTNfipzh29X/EqtQv5e7IXGQb1jLtR7PzGv7L3o3PtMkkSSRkRUCfagcbpwj3Mpprb2m50a6Wrc8fG7751/ZVX/zm54FCvOtXltqu2GSv3Ote1V2tZAVcvdXpVtzUdvut0yWxlCb7quO2qobH1C7Eq+TrWR67quWzvp5Ke/LdVet0zlrq/e7ZP70iq/RnrT7VVltjYhplbx37gNI2fwc6n2qEzUdcl1yXXp5N6XHrtCdaKRS65LtRPKa+QQkU6jBqkNv3GNqDTVGq+yW6Zyl1yX4s+v2iaVqHPt/9e2SFWp2yMiarrkjkhVqassqGTUcS7HrlwotbV/6dIiXY3bLCvOtc3alBvFgWUTkWPWqVacNXHM4PtZM2cX8/zX9rTWMx7ef6eeY9knP9vPCt/yjlkfNHpN3fsN0au9rnIxVYB55LMTuh+xtQvw/ItvnCrhM1t8Hyqa5vkjx9Qk6aLfOvXPwD/3ZTiV1dtm7XNZxG/vUH1AvSZN909dhcL71y+J7omI5CoxXwTVHi2RlTIVB2QTkUN1orn3mZxbUmqkG9S5natdZPXzMuutsqGztXuDSBqXyMcREVGhWqO66djXHWXuMzC1El32vG/hXrtg+ReHXSlZRtv/cjaseouIiORqL3AEetNdxUaY19Z0927vsnAda/qd2w4Vz+ZrdKM8GIYvQOe2Qyd5tnYBnn/xjr8/8A1JVxnUp1e3Y5Y6J75PaRtKP+jgug018Cluc/O/vRn7XBbx2ju3i6pDpBs0GC7UkENmiRRjsTIJ1RrVTbKv2Z3cduhSJ9JJ6UzHyCFWPi/7vr/PEieUxs37OP/reBFv04LX0y+VTr4+KM4uVMfszPtqWTeUzq1DZFuD4qX/rU2yflmMHQpE45idVisfHFP+tNW6D309r07gp0r3tfaS7+1oyjXfkOiGElTK1ZrSOfUOtVSnbnvFASMXuZlID7P3uZxO57nua8v8F1H/giSJpDzd12jl95SHTkqH6oPFndjUUXz/aITMY6LjJCJyhgOilcRwR4ikcfM+bmoyFvA2LXo9udlze6tO92wCuaCojcXjivstlc+KzIDBtlpKIfjlCvxUMGzaIHrT8zWjUbtIp8HEzzbI3OcSzHN5ryqfEXUWGtgWKQX/397U26hLgzqtIcRERM0e9XoLNbZF/ZYvZKctalkLW5njPABE0rjE83Fc5GpxNlwjcmxrUDyTiXRD6Vzb02Gcfd3xx25EROQNUhzb1E69oVIMuqF05meTliBXa8qFVvFf2Ta100Hjciu/XqY2fVlZpgKpwRVGwRl7M2SVqOHMHEnm47hk7XORqabMbpvaJp0OiNm/rFO7SKeVhcr1sQb+jQ7vp+HN2T0auaAQrTZxtyO+/KYxmQxT+vnuo8UXe+fzcJvVfx4eHjyztvhtvECwdTqiURuj+Tkq7+t31Cj7FaraCCae3FE3qC53u2Ui8r75g3q13G141SPeDFDw3T7bEamqWu56c17RzL9wI2g8N7Gmzmoj4R9PcOrl7qyJt7uGWi7PjnPhKBfeieUvHbz6bBaPz+yDyM7n4jZUl8j/Ydp3y369Wnb9Ld1pY9Vv01Cn/w42kUvkxr3VI1edf8W5/54sHkl57r8xxxlPQ136we8SkdYAe8+rHh0dxazylSTp4eFhlVsTAIDNYFcky4gd+u8SkcaqwXxcMHEcJjQfBwBIGb3ZmJ9n2DNE0jhvPs51XW/QGlUumY8DAGyaam/9hedpIZLGcR+/55Zsz53jrVjlkHCSflP7AR54PzOAePNxjJxJkuR5t32XOQDALhDex3Hr2Z4AgKwiksaFBc6Ts3A92xMAkFVE0riwwMHHAQDiSVvjfr4yCrlcIZd7erV2hFxY4A7Ox0Xlo0XVA4+o9yeqfo/Y77y/QyBdjbsxXlL135PJcPLLt/nXn13dsQ0SERa4g/NxUfloUfUiYpuaVln9maqViHp/our3iI3k/YEY0tW4c+uH5+8dEREdH/31Q3ZrUsICJ5iPs+fi2uYvcl4+Wkx9EJfm7y/YGJmPxsuJi6vfANxVGZrpEOnVXu+yMKxoFXP6GOoShH/fItrz8v78DV5zrWKbnhNd7Y0CPNLVuBnj9qev9Y/fY6sTERY4wXycfnbp56D1jPvT6RXGz0eLrvfj0voXpfq90R65btvIOxSTj8bPiYuu3whydXoocwSGRdarzV6zMLzWKqaz9PoV/H2LbM/L+yMiU6v7zduXw05LbYxg9NZhKxo3bl996lSt0jG7IRlhgRPMxzm31yXvm1uqD6aVUfloUfVT1Ea719RlmUjWZTkuHy0qJy6qfiNE+7gZerXZu6RSECIeheDvW7L2jtmhYtU7AVmu1vZ8qC0AqWvc+OaZ8er4Y+ur9Twccf2aUD7OruSDr3O3zV56axOXjxaVExdVvwHifZyHbVa0a2ovsSkH8L4lbQ82Saoa93Bz9fQV/ct6/u4x0fjm6Zr3HMICJ5KPc4YDVTnLy0Tk2OYsBi0qHy2qPpLIfLSonLio+i3g2GZFqwwLl71mVY4TuEN435K1l6tF6vjG1nHM2VCbKJjCw5NmSUhT48Y/vf7+t++/eD+XK+Ryhb988RvbICFhgRPJx8nVdnGQz0uSJJUsMopq69Qbo+nNtmH5Y7GSZdTK/QtJM6Pr7YokSaet/oU/wAp+4fVmu3Zf9yolLbiwiEih6Y7ydarNkhij6lPFNjXtelho9pr+iCyeQ3jfuO39Ow75i/70kPwjqvZq917z0nWhuDBWta0WkbrRrM7DB8+rArC/2KZWp/Z0MO+YWr5TXDK2Bwxp+rhNExYykXwcACsT3LCp3xdnfxHHue30y/v7d0z3Ffg4AMAhAx8HwNpwV8pIuDuwF4ikcWGBE+m+KjhguCtl3CV/3hBsB5E0Lixw8HEAgHhE0riwwMHHAQDiEUnjwgIHHwcAiCdtjXu4u3lm5Aq5XMG4ao/ZrckIC9yB+LjI/Ilk+GFpa+1jK+zl+SLH7VBJV+PGN5+Z9DdrMpxMhtW8/el6MZlhgTsQHxeRP5EUvTn/J9w3zuZy3/byfJHjdqikq3HH5z9Y5++ytY8lLHCi+bj5oDKzoi31DXO5YwtPVC7Zz2wlA7tlOdxVEI/MfVt2nCHSPl/kuGWRdDWOiIgeboxCLlcwR59Y50fsxiSEBU4sHzcfbOa2C7TsYXFTK9E02KzXLljTK2zpfkakqGq5OwoFfawAdxXE43Lflh4nQ9rnixy3bLIFjTs6t4aTX/79Ib001hurhgVOKB9nW4NiM3gKXV42NnLMjjL33I6sG0rn1lm6n36nJJ3eG+3erEkion3cjNVy3+KPM0T654sct2yyBY0jIqLjo/OPdXr9E1ufhLDAieXjiChOE5IQsx9FKasDa8RWr0q8j/NYLfeN4o8zETH7SXK+yHHLIulq3I3x9OrO824Pd6++/vXttZKAwwInlI/TDeWiNHU+jmNXtNgnfeRqcVCfGSXHtgbFM3npftSTy2avRvXFv3CwKRLkvi05zhDpny9y3LJJuhp3/uLb/I+f5XKFXO59k25+eb7W/YewwInl4/TmqOgHg0n5Uv2kNmrqsxlvXo5Ym66nc+SloTG1TRH7IbsiXfSJiGyr1e+3TkNjzPVImPsWeZw7PF/kuGUR5I4AsBzkuIlLuj5us4SFTCwfB4QDOW4HAHwcAOCQgY8DBwR35YuEuwOZRiSNCwucUPdVQfpwV764yHHLNCJpXFjg4OMAAPGIpHFhgYOPAwDEI5LGhQUOPg4AEM92NO7nq1whd/UzW52QsMAJ6+P86DO2+mDZo/NFTlzW2ILGPdwYL/Pfff4OW5+YsMAJ6+P0pttd5SFvc4VHlLbFOvlxe3S+y7IBwKGRusbdXX02qv6wXqiST1jgBPNxsxi0xUvZnos1C0TEMTVJuui3TsPLH7jtNwR39cUj8+N2dr7IiQMz0tW48c1Tkz55/h5b/zjCAieUj5uPQWsb1txD3vrZpV/fM+5P/WtbrvZct6GWu+HlD9z2G4K7+uJR+XE7O1/kxIF50tW4h9Fvv35/nssVcn/5+tfvzzOdH2dbg+Ll9GF2Wb8szi415/baf1Rcqg9mPSJJ2j4J0T5uxkr5cbs7X+TEgXnS1bj3ng8nk+FkMpz88vk7H91kPAc4AruSD2yH256TggiStk9GvI/zWD0/jkfS40/anpATB+ZJV+M2S1jgRPJxuqF0rqcTWY593fHHUM5woCpneZmIHNsMqqcMhg5NZ5gqzvL26ZIgP25354ucODDPNjTu7mozY9WwwAnl4/Rm25jGl5Uso1buX0iaSXK1XRzk814tGUW1dTobA57VlE5ekiQp36HaqCkTxbdPk6T5cTs8X+TEgRnIHQFgBnLiDo9t+LhNERYyoXwc2F+QE3fAwMcBAA4Z+DggINwVLhLuDgAOImlcWOBEuq8KNgh3hYuLnDjAQSSNCwscfBwAIB6RNC4scPBxAIB4RNK4sMDBxwEA4klZ48ZtI1fI+T/P7tjNyQgLHHwcSAry47JGyhpHRB/d+I+sTr5aM38kLHDwcVtknfy4PQL5cVkjfY3bHGGBE8jHeYsdAgfhP1ikmcG/NdPxc9KCsLVZ/pqkVaaPVJpeE34y2/pwV2U8Ij9up+eL/DgwI32N87KVcoWc8exuzG5MRFjgBPJx1XZDLXcDB6E33W5ZbbSrfqxZt9y/KNXvjfbIddtG3iEiMq+ty+kSid5l4bpieqsmRg21PyAviaOrDOobvSC5qzIekR+3w/NFfhyYJ2WNOy5Z/kB1OHkhm6/W+pMOYYETyMeRXC0OLMczOJrpkGMNimdzl5LaaPeauiwTybosEzlmp9Xynh2XJEnKn7Za94GFKdea3nPxuqHMdrEJon3cjJXy43Z3vsiPA/OkrHHzHB+//ftaRi4scAL5OCIqKINbx76nRlfp3Jq3A6UQ5xbkgqI25rzUlha4xvs4jxXz43Z3vsiPAzPS1bgb46lx43u3u5uX3799zLZIQljgRPJxRLqh3F9bg+KZbiidTkcx4i9h3VA62p7N8SfIj9vd+SI/DsyTrsadW99+OHrpzceZI/2X5++yLZIQFjixfBzlTwatQfFMJv1S6dNJ3qu1K5IknbamoWazC0pvtmv39elw0b9wHVPLX/Rbp1LFJrIrXsfYQeOmSJoft8PzRX4cmIHcEQBmID/u8EjXx22WsJAJ5uPAvoL8uAMGPg4AcMjAxwEB4a5wkXB3AHAQSePCAifWfVUQhSRJbFU83BUu7jrLTcDBIpLGhQUOPg4AEI9IGhcWOPg4AEA8ImlcWODg4wAA8WxD48Z3bcPwHstvr/MwV1jg4OP2H+S1gd2SusaNb569+uP4xYvhZDKcWKV1HuYKCxx83ArsOPcNeW1gt6SsceP2q9Hfnp+/e7yOtk0JC5xoPs4xtSCozPaCytgmj4W7muIRuW9EjzjOdfPaFrcCsElS1rgH53caX/kD1UznxxGRqZWo7a15aBtWvaU23F5s7E8SuKspHpH79ojjXD+vjWkAwAZJV+PGf4x+/f7r3z/892QynFj/+uNNhufjvJyyQHMui+ylvx7RPm7GSrlvyY8TeW1gn0lX44iI3vncOj8iIqKjP43sN2uIXFjgxPJxqRLv4zxWzH1LDvLawP6SrsYdn3/7BX19dfdARDT++cff9b+uMTEXFjiRfNx8Thk59nVnNqZLnwS5b8mPc5N5bQBsmnQ1jujo/MUNme/ncoXcp//3wYtM31et9tpU8kaUJcvY2iAtce5b8uPcWF4bABsHuSO7wq5ow2bsXP5+kO5xenlt/Yu867rsNgA2Qdo+bpOEhUwsHxcQJOEuW5OxY9I7Tn5eGwApAB8Hdo/3IbK1AGwC+DiwAtyVKRLy2oAAiKRxYYET6b6q0HBXprgby2uDiQPpIZLGhQUOPg4AEI9IGhcWOPg4AEA8ImlcWODg4wAA8aSrcTfe0/jTH+PmgW2RhLDAbcnHOaYW+4gnAGBvSVfjiP7+3WQ4mQwnk+EvX/yZ3ZiQsMBtycfJ1ZpycY07iAAISLoad2599d70329e56v+w/mPJCxwW/JxRPplY1DnWjlvVYX/vCYAYN9IV+NmjNuv3/5boHePIyxwnpxJknR0dBSUm/dxRCQXlH7nFkIGgGhsSePGb+y3P3iXrU1IWOCePHny8PDguu58mYaPI9JP1P49J8zRWznWXO1pdwDAttmOxj28eZ3/YE0XF+HjuCXbEwCQVbaiceOf1h+oRvk4bsn23AD2fV89ybO1foAQnmgCYF/ZhsZtZKC6Yx/nDAdq8Sw0ILWtFlF5tJknmgAAm2cbGnd8/sPz9V3cTn2cfX2h1MIZQI7VUhujZqgeALAvbEPjNgVXzrgl23NNHLM+aPjptgvI+NuhAOw5ImkcV864JdtzTeRqD1IGgJiIpHFcOeOWbE8AQFYRSeO4csYt2Z4AgKwiksZx5Yxbsj0BAFlFJI3jyhm3ZHsCALKKSBrHlTNuyfYEAGSVtDXu4e7qqR8ed/UzuzEhXDnjlmxPAEBWSVfjxjef/Zj/1suPe5F/eXXHNkgEV864JdsTAJBV0tU4IqI/zTLjfv9j8znA3JLtCQDIKulq3PH5J2Q+NYyCYTx7NdJfrJeRyZUzbsn2BABklXQ1jsZjqv5gWUPL+urjvPNmzG5PBFfOuCXbEwCQVdLVuLtXdn5q3Y7/RK/frDVW5coZt2R7AgCySroad5Sn0YOva+M/Rm+z25PBlTNuyfYEAGSVdDXu+Pzb/I+feWtHPh198hzzcQCA7SJ9+U3jn/84Zav3krfeyoflLKpkOwMAMkm6Pm6zhIUsqmR7AgCyikgax5Uzbsn2BABkFZE0jitn3JLtCQDIKiJpHFfOuCXbEwCQVUTSOK6ccUu2JwAgq4ikcVw545ZsTwBAVhFJ47hyxi3ZngCArCKSxnHljFuyPQEAWUUkjePKGbdkewIAsopIGseVM27J9gQAZBWRNI4rZ9yS7QkAyCoiaRxXzrgl2xMAkFVE0jiunHFLticAIKuIpHFcOeOWbE8AQFYRSeO4csYt2Z4AgKwiksZx5Yxbsj0BAFlFJI3jyhm3ZHsCALKKSBrHlTNuyfYEAGQVkTSOK2fcku0JAMgqImkcV864JdsTAJBVRNI4rpxxS7YnACCr/D9f8fyQCf5dkAAAAABJRU5ErkJggg==" width="417" height="147" class="img_ev3q"></p>
<p>На рисунке 32 показан отчет о компиляции модуля ОП. Из него следует, что этот модуль, размером 2048 бит, действительно реализован с использованием ресурсов блочной памяти в кристалле ПЛИС.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 32 Отчет о компиляции модуля OP_from_megawizard" src="/docs/assets/images/1763730059506-7729599fc0948d3a10e1dc050729bcba.png" width="451" height="373" class="img_ev3q"></p>
<p>На рисунке 33 показано внутреннее представление созданного компонента ОП, полученное c помощью инструмента RTL Viewer. Следует напомнить, что для его вызова в пакете QII используется команда <code>Tools Menu =&gt; Netlist Viewers</code>. Как видно на рисунке, из 23 внешних выводов универсального библиотечного модуля памяти altsyncram в реализованном компоненте ОП используется только пять. В левой части рисунка отображается иерархическое представление проекта.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 33 Реализация модуля ОП на базе библиотечного элемента altsyncram" src="/docs/assets/images/1763730069842-6bafcb9f6700a8cbdc96066905f2de3b.png" width="624" height="447" class="img_ev3q"></p>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="5-создание-модуля-рп-с-использованием-шаблона-на-языке-vhdl">5. Создание модуля РП с использованием шаблона на языке VHDL<a href="#5-создание-модуля-рп-с-использованием-шаблона-на-языке-vhdl" class="hash-link" aria-label="Прямая ссылка на 5. Создание модуля РП с использованием шаблона на языке VHDL" title="Прямая ссылка на 5. Создание модуля РП с использованием шаблона на языке VHDL">​</a></h2>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="51-четвертая-версия-модуля-рп">5.1 Четвертая версия модуля РП<a href="#51-четвертая-версия-модуля-рп" class="hash-link" aria-label="Прямая ссылка на 5.1 Четвертая версия модуля РП" title="Прямая ссылка на 5.1 Четвертая версия модуля РП">​</a></h3>
<p>В этом разделе рассматривается проектирование модуля РП для учебного процессора на языке VHDL, с использованием шаблона из пакета QII.</p>
<p><strong>Создание проекта:</strong></p>
<ol>
<li>В меню <code>Project</code> выбираем команду <code>Revisions…</code></li>
<li>В появившемся окне выбираем строку <code>New revision</code> и присваиваем ей имя <code>RP_from_template</code></li>
<li>Создаем новый VHDL файл, сохраняем его с именем <code>RP_from_template</code></li>
<li>В файле вызываем окно вставки шаблона, нажав на соответствующую пиктограмму на панеле инструментов QII. В появившемся окне выбираем <code>VHDL &gt; Full Designs &gt; RAMs and ROMs &gt; True Dual-Port RAM (single clock)</code>, как показано на рисунке 34. Нажимаем кнопку вставки <code>Insert</code>, после чего выполняем его редактирование.</li>
</ol>
<p><img decoding="async" loading="lazy" alt="Рис. 34 Выбор шаблона с описанием двухпортового модуля памяти" src="/docs/assets/images/1763730080899-5e2e24f1e31b0f409dce5e00e1a18fc7.png" width="590" height="422" class="img_ev3q"></p>
<ol start="5">
<li>Выполняем редактирование шаблона:<!-- -->
<ul>
<li>В строке 21 шаблона меняем разрядность адреса на три, что соответствует требованию ТЗ, на проектирование учебного процессора</li>
<li>В строках 16, 37, 39 заменяем предложенное в шаблоне имя модуля памяти на собственное имя <code>RP_from_template</code></li>
<li>В строках 46, 47 файла задаем первоначальное содержимое РП. Для совместимости с предыдущими версиями проекта задаем его так, чтобы оно соответствовало файлу <code>mem_file.hex</code>, содержимое которого показано на рисунке 2. Следует заметить, что правильнее было бы разместить первоначальное содержимое РП в отдельном пакете, который следует добавить к проекту. Тогда, в случае необходимости изменения его содержимого достаточно будет изменить только пакет, не меняя сам файл проекта с описанием РП.</li>
</ul>
</li>
</ol>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="52-моделирование-созданного-экземпляра-модуля-рп">5.2 Моделирование созданного экземпляра модуля РП<a href="#52-моделирование-созданного-экземпляра-модуля-рп" class="hash-link" aria-label="Прямая ссылка на 5.2 Моделирование созданного экземпляра модуля РП" title="Прямая ссылка на 5.2 Моделирование созданного экземпляра модуля РП">​</a></h3>
<p>В файле <code>test_for_RP3</code> содержатся временные диаграммы для моделирования РП. Фрагмент временной диаграммы с результатами моделирования модуля РП показан на рисунке 35.</p>
<p><img decoding="async" loading="lazy" alt="Рис.35 Фрагмент временной диаграммы с результатами моделирования РП" src="/docs/assets/images/1763730093996-00d86ff2e6648b754517856b755164a4.png" width="624" height="302" class="img_ev3q"></p>
<p>На рисунке видим, что на адресной шине первого порта формируются последовательные значения адресов. На выходной шине <code>q_а</code> в интервале 0 -80 нс видим значения, которыми была инициализирована регистровая память. На выходной шине <code>q_b</code> в этом же интервале видим содержимое РП, считываемое из него в другой последовательности. Она соответствует последовательности значений адресов, формируемых на адресной шине второго порта <code>addr_b</code> случайным образом.</p>
<p>В следующем интервале 80 -160 нс выполняется запись в РП через первый порт а, причем такими значениями, которые присутствуют в это время на шине данных <code>data_a</code>. Следует заметить, что значения на шинах <code>data_a</code>, <code>data_b</code>, как и на шине <code>addr_b</code> формируются случайным образом. На выходной шине <code>q_a</code> в этом интервале мы видим значения, совпадающие с записываемыми.</p>
<p>На рисунке 36 показаны результаты моделирования РП в следующем интервале 160-320 нс. В интервале 160-240 нс выполняется последовательное чтение содержимого памяти через первый её порта а. На рисунке видно, что данные читаются из РП в той последовательности, в которой они записывались в РП в предыдущем интервале.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 36 Результаты моделирования модуля РП" src="/docs/assets/images/1763730102274-a373ed59f82ff45a77e09fc88fe7659f.png" width="624" height="278" class="img_ev3q"></p>
<p>В интервале 240- 320 нс происходит обновление РП через второй его порт b. Правильность выполнения записи подтверждается результатами моделирования РП в последующем временном интервале.</p>
<p>Таким образом, мы убеждаемся в корректном поведении, созданного в этой версии с помощью шаблона модуля РП.</p>
<p>Отчет о компиляции проекта воспроизведен на рисунке 37.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 37 Отчет о компиляции проекта РП с использованием шаблона из QII" src="/docs/assets/images/1763730112394-e5e17ab5f1ac5b6131e1a042f84f9739.png" width="454" height="399" class="img_ev3q"></p>
<p><strong>Особенности реализации:</strong></p>
<p>Из него следует, что в отличие от предыдущих проектов, модуль РП теперь реализован полностью из элементов памяти, входящих в состав логических ячеек ПЛИС. Причем потребовалось 80 таких элементов. Объясняется это так. Сами регистры 8 штук по 8 разрядов требуют 64 элементов памяти. Оставшиеся 16 элементов используются для фиксации считываемых из РП данных 2*8, в каждом порту по положительному фронту.</p>
<p>Внутреннее представление модуля РП в кристалле ПЛИС, полученное с помощью RTL Viewer, показано на рисунке 38.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 38 Представление с помощью RTL Viewer реализованного в ПЛИС модуля РП" src="/docs/assets/images/1763730122079-63c1841611f0032bf48b05507c8b1219.png" width="624" height="398" class="img_ev3q"></p>
<h3 class="anchor anchorWithStickyNavbar_LWe7" id="53-сравнительный-анализ-разных-версий-проекта-рп">5.3 Сравнительный анализ разных версий проекта РП<a href="#53-сравнительный-анализ-разных-версий-проекта-рп" class="hash-link" aria-label="Прямая ссылка на 5.3 Сравнительный анализ разных версий проекта РП" title="Прямая ссылка на 5.3 Сравнительный анализ разных версий проекта РП">​</a></h3>
<p>Обратите внимание на то, что в QII при создании проекта верхнего уровня можно в качестве шаблона использовать сформированные ранее менеджером MegaWizard файлы с декларацией компонентов и файлы с шаблонами для их установки в проект. Следует напомнить, что первые имеют расширение <code>.cmp</code>, а вторые дополнительное слово <code>_inst</code> в имени файла.</p>
<p>Рисунок 39 подтверждает вышесказанное утверждение. На нем мы видим предлагаемые пакетом QII шаблоны для созданных ранее менеджером MegaWizard компонентов РП и ОП с именами RP2 и Module_OP, соответственно.</p>
<p><img decoding="async" loading="lazy" alt="Рис.38 Шаблон с декларацией компонента оперативной памяти Module_OP" src="/docs/assets/images/1763730140097-05fbb820227729b4d348363e92596764.png" width="624" height="443" class="img_ev3q"></p>
<p><img decoding="async" loading="lazy" alt="Рис. 39 Шаблон с декларацией компонента регистровой памяти RP2" src="/docs/assets/images/1763730149529-101968a4e3e307b755c986b69a2698ca.png" width="624" height="488" class="img_ev3q"></p>
<p><img decoding="async" loading="lazy" alt="Рис. 40 Шаблон для установки экземпляра модуля ОР в проект верхнего уровня" src="/docs/assets/images/1763730155111-101968a4e3e307b755c986b69a2698ca.png" width="624" height="488" class="img_ev3q"></p>
<p><img decoding="async" loading="lazy" alt="Рис. 41 Шаблон для установки экземпляра модуля RP2 в проект верхнего уровня" src="/docs/assets/images/1763730160928-1b65c81450274700b99b872afb741e50.png" width="624" height="424" class="img_ev3q"></p>
<p>Сравнительный анализ рассмотренных в учебно-методическом пособии четырех версий проекта регистровой памяти приведен на рисунке 42. Показанное в нем окно скопировано с проекта. Для его получения используется команда <code>Project=&gt; Revisions…</code> В появляющемся окне нажимаем кнопку <code>Compare…</code>, как показано на рисунке 43.</p>
<p><img decoding="async" loading="lazy" alt="Рис. 42 Сравнительный анализ четырех версий проекта регистровой памяти" src="/docs/assets/images/1763730170137-17e31a4799ed9aefa8acf3a4ca2f450a.png" width="624" height="420" class="img_ev3q"></p>
<p><img decoding="async" loading="lazy" alt="Рис. 43 Кнопка сравнения разных версий одного проекта" src="/docs/assets/images/1763730182226-3aea2bc4c23909052b2d8b4758d37be0.png" width="624" height="193" class="img_ev3q"></p>
<p><strong>Версии проекта РП:</strong></p>
<ol>
<li>Базовая версия - <code>module_OP</code> (исследование библиотечного модуля)</li>
<li>Вторая версия - <code>RP_from_altsyncram</code> (дополнительное редактирование)</li>
<li>Третья версия - <code>RP_from_megawizard</code> (создание с помощью MegaWizard)</li>
<li>Четвертая версия - <code>RP_from_template</code> (создание на языке VHDL)</li>
</ol>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="6-создание-модуля-регистровой-памяти-для-конвейерного-процессора">6. Создание модуля регистровой памяти для конвейерного процессора<a href="#6-создание-модуля-регистровой-памяти-для-конвейерного-процессора" class="hash-link" aria-label="Прямая ссылка на 6. Создание модуля регистровой памяти для конвейерного процессора" title="Прямая ссылка на 6. Создание модуля регистровой памяти для конвейерного процессора">​</a></h2>
<p>Основным форматом для команд RISC процессора является формат R, в котором задаются адреса трех регистров из РП:</p>
<ul>
<li>Два регистра RA и RB используются для выборки операндов</li>
<li>Третий регистр RС используется для записи результата выполненной операции</li>
</ul>
<p>Другим востребованным форматом является формат I, в котором непосредственный операнд задается прямо в самой команде. Разрядность его, как правило, составляет половину от длины команды. Если операнд является числом со знаком, то при выполнении операции в АЛУ он расширяется до полного слова знаковым разрядом. Если операнд - число без знака, то в этом случае он расширяется до полного слова нулями. Вторым операндом в командах I формата является содержимое регистра процессора, результат же выполненной операции также записывается в один из регистров РП.</p>
<p><strong>Требования к регистровой памяти RISC процессора:</strong></p>
<p>Для регистровой памяти RISC процессора потребуется трехпортовая память:</p>
<ul>
<li>Два порта в каждом такте читают содержимое двух регистров из РП</li>
<li>Один порт может выполнять запись в РП</li>
</ul>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="чеклист-выполнения">Чеклист выполнения<a href="#чеклист-выполнения" class="hash-link" aria-label="Прямая ссылка на Чеклист выполнения" title="Прямая ссылка на Чеклист выполнения">​</a></h2>
<ul class="contains-task-list containsTaskList_mC6p">
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Изучен библиотечный модуль <code>altsyncram</code> в базовой версии проекта <code>module_OP</code></li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Проведено моделирование базового модуля РП, проанализировано поведение при различных сигналах управления</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Создана вторая версия проекта РП <code>RP_from_altsyncram</code> с упрощенной конфигурацией</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Создана третья версия проекта РП <code>RP_from_megawizard</code> с использованием MegaWizard Plug-In Manager</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Проанализированы файлы, сформированные менеджером MegaWizard (RP2.vhd, RP2.cmp, RP2_inst)</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Создан модуль ОП <code>OP_from_megawizard</code> с использованием MegaWizard Plug-In Manager</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Проведено моделирование модуля ОП, проверена запись и чтение данных</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Создан файл инициализации <code>OP_init.mif</code> для оперативной памяти</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Создана четвертая версия проекта РП <code>RP_from_template</code> на языке VHDL</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Проведено моделирование модуля РП, созданного с использованием шаблона</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Выполнен сравнительный анализ всех четырех версий проекта РП</li>
<li class="task-list-item"><input type="checkbox" disabled=""> <!-- -->Модули интегрированы в общий проект учебного процессора</li>
</ul>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="часто-задаваемые-вопросы-faq">Часто задаваемые вопросы (FAQ)<a href="#часто-задаваемые-вопросы-faq" class="hash-link" aria-label="Прямая ссылка на Часто задаваемые вопросы (FAQ)" title="Прямая ссылка на Часто задаваемые вопросы (FAQ)">​</a></h2>
<p><strong>Q: В чем разница между <code>lpm_ram_dq</code> и <code>altsyncram</code>?</strong>
A: <code>lpm_ram_dq</code> - это старая мегафункция, которая может реализовываться на логических ячейках (LE) или блоках памяти. <code>altsyncram</code> - более новая и гибкая функция, ориентированная на использование встроенных блоков памяти (Block RAM) в ПЛИС Altera/Intel, и поддерживает больше режимов (True Dual Port и т.д.).</p>
<p><strong>Q: Почему при моделировании на выходе памяти <code>X</code> (неопределенность)?</strong>
A: Это происходит, если вы пытаетесь читать из адреса, в который ничего не записывали. Память при старте не инициализирована (если не подключен <code>.mif</code> или <code>.hex</code> файл). Для исправления запишите что-нибудь по адресу перед чтением или используйте файл инициализации.</p>
<p><strong>Q: Как создать <code>.mif</code> файл?</strong>
A: В Quartus II выберите <code>File -&gt; New -&gt; Memory Initialization File</code>. Укажите размерность (Depth и Width) и заполните ячейки значениями. Затем укажите этот файл в настройках мегафункции памяти.</p>
<p><strong>Q: В чем разница между регистровой (РП) и оперативной (ОП) памятью?</strong>
A: Регистровая память (Register File) - это быстрая память небольшого объема, используемая для хранения регистров процессора. Обычно имеет несколько портов для одновременного чтения нескольких регистров. Оперативная память (RAM) - это память большего объема для хранения программ и данных. В учебном процессоре РП содержит 8 восьмиразрядных регистров, а ОП - 256 восьмиразрядных слов.</p>
<p><strong>Q: Зачем нужны сигналы <code>clocken0</code> и <code>clocken1</code>?</strong>
A: Эти сигналы разрешают тактирование соответствующих портов памяти. Однако для простых проектов они могут быть избыточными, если тактирование всегда активно. В упрощенных версиях проекта их можно не использовать.</p>
<p><strong>Q: Что такое выходной буферный регистр и зачем он нужен?</strong>
A: Выходной буферный регистр фиксирует данные на выходе памяти по положительному фронту тактового сигнала. Это добавляет задержку в один такт, но обеспечивает синхронность выходных данных. Для регистровой памяти, где важна скорость, его часто не используют.</p>
<p><strong>Q: Какой способ создания модуля памяти лучше использовать?</strong>
A: Каждый способ имеет свои преимущества:</p>
<ul>
<li>Редактирование библиотечного модуля - для изучения и понимания всех параметров</li>
<li>MegaWizard Plug-In Manager - для быстрого создания с удобным интерфейсом</li>
<li>VHDL шаблоны - для полного контроля над реализацией и обучения языку описания аппаратуры</li>
</ul>
<h2 class="anchor anchorWithStickyNavbar_LWe7" id="дополнительные-материалы">Дополнительные материалы<a href="#дополнительные-материалы" class="hash-link" aria-label="Прямая ссылка на Дополнительные материалы" title="Прямая ссылка на Дополнительные материалы">​</a></h2>
<ul>
<li><a href="https://www.intel.com/content/www/us/en/docs/programmable/683424/current/introduction-to-megafunctions.html" target="_blank" rel="noopener noreferrer">Документация по мегафункциям Altera (User Guide)</a></li>
<li><a href="https://www.intel.com/content/www/us/en/programmable/documentation/" target="_blank" rel="noopener noreferrer">Quartus II Handbook - Memory Blocks</a></li>
<li><a href="https://www.intel.com/content/www/us/en/programmable/documentation/" target="_blank" rel="noopener noreferrer">VHDL Templates in Quartus II</a></li>
<li><a href="https://github.com/efremovnv/docs/tree/main/examples/mif" target="_blank" rel="noopener noreferrer">Примеры .mif файлов</a></li>
<li><a href="https://www.intel.com/content/www/us/en/programmable/documentation/" target="_blank" rel="noopener noreferrer">Altera/Intel FPGA Memory Resources</a></li>
</ul></div><footer class="theme-doc-footer docusaurus-mt-lg"><div class="row margin-top--sm theme-doc-footer-edit-meta-row"><div class="col"><a href="https://github.com/efremovnv/docs/edit/main/website/docs/course-work/01-rp-op-design.md" target="_blank" rel="noopener noreferrer" class="theme-edit-this-page"><svg fill="currentColor" height="20" width="20" viewBox="0 0 40 40" class="iconEdit_Z9Sw" aria-hidden="true"><g><path d="m34.5 11.7l-3 3.1-6.3-6.3 3.1-3q0.5-0.5 1.2-0.5t1.1 0.5l3.9 3.9q0.5 0.4 0.5 1.1t-0.5 1.2z m-29.5 17.1l18.4-18.5 6.3 6.3-18.4 18.4h-6.3v-6.2z"></path></g></svg>Отредактировать эту страницу</a></div><div class="col lastUpdated_JAkA"><span class="theme-last-updated">Последнее обновление<!-- --> <b><time datetime="2025-11-22T19:31:53.000Z" itemprop="dateModified">22 нояб. 2025 г.</time></b></span></div></div></footer></article><div class="margin-top--lg"><button class="button button--secondary button--sm">📄 Скачать PDF</button></div><nav class="pagination-nav docusaurus-mt-lg" aria-label="Страница документа"><a class="pagination-nav__link pagination-nav__link--prev" href="/docs/labs/computer-organization/lab8"><div class="pagination-nav__sublabel">Предыдущая страница</div><div class="pagination-nav__label">Лабораторная работа №8</div></a><a class="pagination-nav__link pagination-nav__link--next" href="/docs/labs/course-work/arithmetic-device"><div class="pagination-nav__sublabel">Следующая страница</div><div class="pagination-nav__label">Методические указания по проектированию арифметического устройства</div></a></nav></div></div><div class="col col--3"><div class="tableOfContents_bqdL thin-scrollbar theme-doc-toc-desktop"><ul class="table-of-contents table-of-contents__left-border"><li><a href="#контекст" class="table-of-contents__link toc-highlight">Контекст</a></li><li><a href="#для-кого-этот-документ" class="table-of-contents__link toc-highlight">Для кого этот документ</a></li><li><a href="#цель-работы" class="table-of-contents__link toc-highlight">Цель работы</a></li><li><a href="#где-найти-файлы-проекта" class="table-of-contents__link toc-highlight">Где найти файлы проекта</a></li><li><a href="#что-нужно-знать-перед-началом" class="table-of-contents__link toc-highlight">Что нужно знать перед началом</a></li><li><a href="#содержание" class="table-of-contents__link toc-highlight">Содержание</a></li><li><a href="#1-исследование-библиотечного-модуля-altsyncram-в-базовой-версии-проекта-module_op" class="table-of-contents__link toc-highlight">1. Исследование библиотечного модуля altsyncram в базовой версии проекта module_OP</a><ul><li><a href="#11-как-создан-проект" class="table-of-contents__link toc-highlight">1.1 Как создан проект</a></li><li><a href="#12-моделирование-созданного-экземпляра-модуля-рп" class="table-of-contents__link toc-highlight">1.2 Моделирование созданного экземпляра модуля РП</a></li></ul></li><li><a href="#2-создание-модуля-регистровой-памяти-для-учебного-процессора-путем-дополнительного-редактирования-библиотечного-модуля-памяти-altsyncram" class="table-of-contents__link toc-highlight">2. Создание модуля регистровой памяти для учебного процессора путем дополнительного редактирования библиотечного модуля памяти altsyncram</a><ul><li><a href="#21-рекомендации-по-использованию-библиотечного-модуля-для-реализации-на-его-основе-памяти-регистровой" class="table-of-contents__link toc-highlight">2.1 Рекомендации по использованию библиотечного модуля для реализации на его основе памяти регистровой</a></li><li><a href="#22-вторая-версия-проекта-рп" class="table-of-contents__link toc-highlight">2.2 Вторая версия проекта РП</a></li></ul></li><li><a href="#3-создание-модуля-рп-с-использованием-помощника-megawizard-plug-in-manager" class="table-of-contents__link toc-highlight">3. Создание модуля РП с использованием помощника MegaWizard Plug-In Manager</a><ul><li><a href="#31-третья-версия-модуля-рп" class="table-of-contents__link toc-highlight">3.1 Третья версия модуля РП</a></li><li><a href="#32-анализ-файлов-сформированных-менеджером-megawizard" class="table-of-contents__link toc-highlight">3.2 Анализ файлов, сформированных менеджером MegaWizard</a></li></ul></li><li><a href="#4-создание-модуля-оп-с-помощью-megawizard-plug-in-manager" class="table-of-contents__link toc-highlight">4. Создание модуля ОП с помощью MegaWizard Plug-In Manager</a><ul><li><a href="#41-рекомендации-по-использованию-библиотечного-модуля-для-реализации-на-его-основе-оперативной-памяти-для-учебного-процессора" class="table-of-contents__link toc-highlight">4.1 Рекомендации по использованию библиотечного модуля для реализации на его основе оперативной памяти для учебного процессора</a></li><li><a href="#42-версия-проекта-модуля-оп" class="table-of-contents__link toc-highlight">4.2 Версия проекта модуля ОП</a></li><li><a href="#43-анализ-файлов-сформированных-менеджером-megawizard" class="table-of-contents__link toc-highlight">4.3 Анализ файлов, сформированных менеджером MegaWizard</a></li></ul></li><li><a href="#5-создание-модуля-рп-с-использованием-шаблона-на-языке-vhdl" class="table-of-contents__link toc-highlight">5. Создание модуля РП с использованием шаблона на языке VHDL</a><ul><li><a href="#51-четвертая-версия-модуля-рп" class="table-of-contents__link toc-highlight">5.1 Четвертая версия модуля РП</a></li><li><a href="#52-моделирование-созданного-экземпляра-модуля-рп" class="table-of-contents__link toc-highlight">5.2 Моделирование созданного экземпляра модуля РП</a></li><li><a href="#53-сравнительный-анализ-разных-версий-проекта-рп" class="table-of-contents__link toc-highlight">5.3 Сравнительный анализ разных версий проекта РП</a></li></ul></li><li><a href="#6-создание-модуля-регистровой-памяти-для-конвейерного-процессора" class="table-of-contents__link toc-highlight">6. Создание модуля регистровой памяти для конвейерного процессора</a></li><li><a href="#чеклист-выполнения" class="table-of-contents__link toc-highlight">Чеклист выполнения</a></li><li><a href="#часто-задаваемые-вопросы-faq" class="table-of-contents__link toc-highlight">Часто задаваемые вопросы (FAQ)</a></li><li><a href="#дополнительные-материалы" class="table-of-contents__link toc-highlight">Дополнительные материалы</a></li></ul></div></div></div></div></main></div></div></div><footer class="footer footer--dark"><div class="container container-fluid"><div class="row footer__links"><div class="col footer__col"><div class="footer__title">efremovnv</div><ul class="footer__items clean-list"><li class="footer__item"><a class="footer__link-item" href="/docs/">Начало</a></li></ul></div><div class="col footer__col"><div class="footer__title">Ресурсы</div><ul class="footer__items clean-list"><li class="footer__item"><a href="https://github.com/efremovnv/docs" target="_blank" rel="noopener noreferrer" class="footer__link-item">GitHub<svg width="13.5" height="13.5" aria-hidden="true" viewBox="0 0 24 24" class="iconExternalLink_nPIU"><path fill="currentColor" d="M21 13v10h-21v-19h12v2h-10v15h17v-8h2zm3-12h-10.988l4.035 4-6.977 7.07 2.828 2.828 6.977-7.07 4.125 4.172v-11z"></path></svg></a></li></ul></div></div><div class="footer__bottom text--center"><div class="footer__copyright">Copyright © 2025 efremovnv. Создано с помощью Docusaurus.</div></div></div></footer></div>
</body>
</html>