Fitter report for adm_7606
Sat Dec 26 09:34:58 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec 26 09:34:58 2020       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; adm_7606                                    ;
; Top-level Entity Name              ; adm7606                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE15F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 476 / 15,408 ( 3 % )                        ;
;     Total combinational functions  ; 327 / 15,408 ( 2 % )                        ;
;     Dedicated logic registers      ; 285 / 15,408 ( 2 % )                        ;
; Total registers                    ; 286                                         ;
; Total pins                         ; 57 / 344 ( 17 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 131,072 / 516,096 ( 25 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F23C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.64        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  21.4%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; fpga_ledb   ; Missing drive strength and slew rate ;
; rd_sig      ; Missing drive strength and slew rate ;
; cs          ; Missing drive strength and slew rate ;
; conva       ; Missing drive strength and slew rate ;
; convb       ; Missing drive strength and slew rate ;
; ad_rst      ; Missing drive strength and slew rate ;
; pange       ; Missing drive strength and slew rate ;
; os[0]       ; Missing drive strength and slew rate ;
; os[1]       ; Missing drive strength and slew rate ;
; os[2]       ; Missing drive strength and slew rate ;
; fsmc_db[0]  ; Missing drive strength and slew rate ;
; fsmc_db[1]  ; Missing drive strength and slew rate ;
; fsmc_db[2]  ; Missing drive strength and slew rate ;
; fsmc_db[3]  ; Missing drive strength and slew rate ;
; fsmc_db[4]  ; Missing drive strength and slew rate ;
; fsmc_db[5]  ; Missing drive strength and slew rate ;
; fsmc_db[6]  ; Missing drive strength and slew rate ;
; fsmc_db[7]  ; Missing drive strength and slew rate ;
; fsmc_db[8]  ; Missing drive strength and slew rate ;
; fsmc_db[9]  ; Missing drive strength and slew rate ;
; fsmc_db[10] ; Missing drive strength and slew rate ;
; fsmc_db[11] ; Missing drive strength and slew rate ;
; fsmc_db[12] ; Missing drive strength and slew rate ;
; fsmc_db[13] ; Missing drive strength and slew rate ;
; fsmc_db[14] ; Missing drive strength and slew rate ;
; fsmc_db[15] ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                           ;
+------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; adc:u5|busy1     ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                  ;                  ;                       ;
; adc:u5|busy1     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; busy~input       ; O                ;                       ;
; adc:u5|busy1~INV ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 879 ) ; 0.00 % ( 0 / 879 )         ; 0.00 % ( 0 / 879 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 879 ) ; 0.00 % ( 0 / 879 )         ; 0.00 % ( 0 / 879 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 877 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/gingko/Desktop/iCore4/fpga/output_files/adm_7606.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 476 / 15,408 ( 3 % )       ;
;     -- Combinational with no register       ; 191                        ;
;     -- Register only                        ; 149                        ;
;     -- Combinational with a register        ; 136                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 160                        ;
;     -- 3 input functions                    ; 40                         ;
;     -- <=2 input functions                  ; 127                        ;
;     -- Register only                        ; 149                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 231                        ;
;     -- arithmetic mode                      ; 96                         ;
;                                             ;                            ;
; Total registers*                            ; 286 / 17,056 ( 2 % )       ;
;     -- Dedicated logic registers            ; 285 / 15,408 ( 2 % )       ;
;     -- I/O registers                        ; 1 / 1,648 ( < 1 % )        ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 82 / 963 ( 9 % )           ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 57 / 344 ( 17 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 6                          ;
; M9Ks                                        ; 15 / 56 ( 27 % )           ;
; Total block memory bits                     ; 131,072 / 516,096 ( 25 % ) ;
; Total block memory implementation bits      ; 138,240 / 516,096 ( 27 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 6 / 20 ( 30 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 2% / 3% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 13% / 15% / 11%            ;
; Maximum fan-out                             ; 167                        ;
; Highest non-global fan-out                  ; 54                         ;
; Total fan-out                               ; 2691                       ;
; Average fan-out                             ; 3.12                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 476 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 191                 ; 0                              ;
;     -- Register only                        ; 149                 ; 0                              ;
;     -- Combinational with a register        ; 136                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 160                 ; 0                              ;
;     -- 3 input functions                    ; 40                  ; 0                              ;
;     -- <=2 input functions                  ; 127                 ; 0                              ;
;     -- Register only                        ; 149                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 231                 ; 0                              ;
;     -- arithmetic mode                      ; 96                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 286                 ; 0                              ;
;     -- Dedicated logic registers            ; 285 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 82 / 963 ( 9 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 57                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 131072              ; 0                              ;
; Total RAM block bits                        ; 138240              ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 15 / 56 ( 26 % )    ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )     ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 88                  ; 1                              ;
;     -- Registered Input Connections         ; 72                  ; 0                              ;
;     -- Output Connections                   ; 17                  ; 72                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2761                ; 75                             ;
;     -- Registered Connections               ; 955                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 32                  ; 73                             ;
;     -- hard_block:auto_generated_inst       ; 73                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 31                  ; 1                              ;
;     -- Output Ports                         ; 10                  ; 1                              ;
;     -- Bidir Ports                          ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; busy       ; D19   ; 7        ; 37           ; 29           ; 28           ; 53                    ; 1                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_25m    ; G1    ; 1        ; 0            ; 14           ; 7            ; 34                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[0]      ; F20   ; 6        ; 41           ; 25           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[10]     ; H10   ; 8        ; 9            ; 29           ; 28           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[11]     ; G13   ; 7        ; 30           ; 29           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[12]     ; G14   ; 7        ; 37           ; 29           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[13]     ; H13   ; 7        ; 28           ; 29           ; 28           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[14]     ; G16   ; 7        ; 39           ; 29           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[15]     ; G9    ; 8        ; 9            ; 29           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[1]      ; G17   ; 6        ; 41           ; 27           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[2]      ; H18   ; 6        ; 41           ; 23           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[3]      ; H20   ; 6        ; 41           ; 22           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[4]      ; G10   ; 8        ; 9            ; 29           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[5]      ; H19   ; 6        ; 41           ; 23           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[6]      ; J18   ; 6        ; 41           ; 21           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[7]      ; K19   ; 6        ; 41           ; 18           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[8]      ; K18   ; 6        ; 41           ; 21           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; db[9]      ; H11   ; 8        ; 19           ; 29           ; 28           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[0] ; N19   ; 5        ; 41           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[1] ; N20   ; 5        ; 41           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[2] ; P20   ; 5        ; 41           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[3] ; K21   ; 6        ; 41           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[4] ; K22   ; 6        ; 41           ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[5] ; J22   ; 6        ; 41           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[6] ; J21   ; 6        ; 41           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_ab[7] ; R10   ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; fsmc_clk   ; AB3   ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; fsmc_cs    ; M20   ; 5        ; 41           ; 14           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_nadv  ; L22   ; 6        ; 41           ; 18           ; 21           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_rd    ; N22   ; 5        ; 41           ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fsmc_wr    ; M21   ; 5        ; 41           ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ad_rst    ; E16   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; conva     ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; convb     ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs        ; D17   ; 7        ; 37           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fpga_ledb ; A9    ; 8        ; 16           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; os[0]     ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; os[1]     ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; os[2]     ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pange     ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rd_sig    ; C17   ; 7        ; 35           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; fsmc_db[0]  ; N18   ; 5        ; 41           ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[10] ; V22   ; 5        ; 41           ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[11] ; V21   ; 5        ; 41           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[12] ; W22   ; 5        ; 41           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[13] ; W21   ; 5        ; 41           ; 5            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[14] ; R20   ; 5        ; 41           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[15] ; R18   ; 5        ; 41           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[1]  ; M19   ; 5        ; 41           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[2]  ; M16   ; 5        ; 41           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[3]  ; M15   ; 5        ; 41           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[4]  ; P22   ; 5        ; 41           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[5]  ; P21   ; 5        ; 41           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[6]  ; R22   ; 5        ; 41           ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[7]  ; R21   ; 5        ; 41           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[8]  ; U22   ; 5        ; 41           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
; fsmc_db[9]  ; U21   ; 5        ; 41           ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; fsmc_ctrl:u4|fsmc_db[15]~17 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name               ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+------------------------+------------------------+------------------+---------------------------+
; K6       ; nSTATUS                ; -                      ; -                ; Dedicated Programming Pin ;
; K5       ; nCONFIG                ; -                      ; -                ; Dedicated Programming Pin ;
; L3       ; nCE                    ; -                      ; -                ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE    ; Use as regular IO      ; fsmc_rd          ; Dual Purpose Pin          ;
; M18      ; CONF_DONE              ; -                      ; -                ; Dedicated Programming Pin ;
; M17      ; MSEL0                  ; -                      ; -                ; Dedicated Programming Pin ;
; L18      ; MSEL1                  ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; MSEL2                  ; -                      ; -                ; Dedicated Programming Pin ;
; K20      ; MSEL3                  ; -                      ; -                ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE ; Use as regular IO      ; fsmc_nadv        ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO      ; Use as programming pin ; fsmc_ab[4]       ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR    ; Use as regular IO      ; fsmc_ab[3]       ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD       ; Use as regular IO      ; db[0]            ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7     ; Use as regular IO      ; os[2]            ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16    ; Use as regular IO      ; fpga_ledb        ; Dual Purpose Pin          ;
+----------+------------------------+------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 22 / 45 ( 49 % ) ; 2.5V          ; --           ;
; 6        ; 13 / 43 ( 30 % ) ; 2.5V          ; --           ;
; 7        ; 13 / 47 ( 28 % ) ; 2.5V          ; --           ;
; 8        ; 5 / 43 ( 12 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 345        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 334        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 328        ; 8        ; fpga_ledb      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 312        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 307        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 298        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 296        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 290        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; fsmc_clk       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 351        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 346        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 329        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 313        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 299        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 297        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 289        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 359        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 340        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; os[2]          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; conva          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; rd_sig         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 267        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 266        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; cs             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; busy           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 260        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 357        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 311        ; 7        ; os[0]          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 294        ; 7        ; pange          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; ad_rst         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 255        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 348        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 306        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 262        ; 6        ; db[0]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 251        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 39         ; 1        ; clk_25m        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 342        ; 8        ; db[15]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; db[4]          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 295        ; 7        ; db[11]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 280        ; 7        ; db[12]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 278        ; 7        ; convb          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; db[14]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; db[1]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 343        ; 8        ; db[10]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; db[9]          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 303        ; 7        ; db[13]         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 287        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 265        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 257        ; 6        ; db[2]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 254        ; 6        ; db[5]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; db[3]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 245        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 27         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 249        ; 6        ; db[6]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; fsmc_ab[6]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; fsmc_ab[5]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; K3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 21         ; 1        ; os[1]          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 248        ; 6        ; db[8]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; db[7]          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; fsmc_ab[3]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; fsmc_ab[4]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 234        ; 6        ; fsmc_nadv      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 44         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 46         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; fsmc_db[3]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 222        ; 5        ; fsmc_db[2]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; fsmc_db[1]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 220        ; 5        ; fsmc_cs        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 219        ; 5        ; fsmc_wr        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 214        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 215        ; 5        ; fsmc_db[0]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 213        ; 5        ; fsmc_ab[0]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 212        ; 5        ; fsmc_ab[1]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 216        ; 5        ; fsmc_rd        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 74         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 197        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; fsmc_ab[2]     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 211        ; 5        ; fsmc_db[5]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; fsmc_db[4]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 90         ; 3        ; fsmc_ab[7]     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; fsmc_db[15]    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 204        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 200        ; 5        ; fsmc_db[14]    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 207        ; 5        ; fsmc_db[7]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; fsmc_db[6]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 202        ; 5        ; fsmc_db[9]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; fsmc_db[8]     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 61         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; fsmc_db[11]    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; fsmc_db[10]    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 191        ; 5        ; fsmc_db[13]    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; fsmc_db[12]    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; u1|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock1                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 25.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 25.0 MHz                                                            ;
; Nominal VCO frequency         ; 650.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 192 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 11.54 MHz                                                           ;
; Freq max lock                 ; 25.01 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 26                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 24                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk_25m                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.46 (192 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; |adm7606                                     ; 476 (0)     ; 285 (0)                   ; 1 (1)         ; 131072      ; 15   ; 0            ; 0       ; 0         ; 57   ; 0            ; 191 (0)      ; 149 (0)           ; 136 (0)          ; |adm7606                                                                                 ; work         ;
;    |adc:u5|                                  ; 293 (291)   ; 227 (226)                 ; 0 (0)         ; 131072      ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 131 (131)         ; 97 (96)          ; |adm7606|adc:u5                                                                          ; work         ;
;       |ad_ram:u1|                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |adm7606|adc:u5|ad_ram:u1                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |adm7606|adc:u5|ad_ram:u1|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |adm7606|adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u2|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u2                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u2|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u3|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u3                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u3|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u4|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u4                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u4|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u5|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u5                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u5|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u6|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u6                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u6|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u7|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u7                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u7|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;       |ad_ram:u8|                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |adm7606|adc:u5|ad_ram:u8                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |adm7606|adc:u5|ad_ram:u8|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3bn1:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |adm7606|adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated ; work         ;
;    |fsmc_ctrl:u4|                            ; 122 (122)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 18 (18)           ; 7 (7)            ; |adm7606|fsmc_ctrl:u4                                                                    ; work         ;
;    |led:u3|                                  ; 47 (47)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 25 (25)          ; |adm7606|led:u3                                                                          ; work         ;
;    |my_pll:u1|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|my_pll:u1                                                                       ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|my_pll:u1|altpll:altpll_component                                               ; work         ;
;          |my_pll_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adm7606|my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated                  ; work         ;
;    |rst:u2|                                  ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |adm7606|rst:u2                                                                          ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; fpga_ledb   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_clk    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_ab[7]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_sig      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; conva       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; convb       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_rst      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pange       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; os[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; os[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; os[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_db[0]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[4]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[7]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[8]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[9]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[10] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_db[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_db[15] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_25m     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; busy        ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --  ; --   ;
; fsmc_nadv   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; fsmc_ab[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_ab[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_ab[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_ab[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_ab[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_ab[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_ab[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_rd     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_cs     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; db[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[3]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[4]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[5]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; db[6]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[7]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[8]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; db[9]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; db[10]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[11]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; db[12]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[13]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[14]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; db[15]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_wr     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                     ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+
; fsmc_clk                                                                                             ;                   ;         ;
; fsmc_ab[7]                                                                                           ;                   ;         ;
; fsmc_db[0]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[0]~feeder                                                            ; 1                 ; 6       ;
; fsmc_db[1]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[1]~feeder                                                            ; 0                 ; 6       ;
; fsmc_db[2]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[2]~feeder                                                            ; 1                 ; 6       ;
; fsmc_db[3]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[3]~feeder                                                            ; 0                 ; 6       ;
; fsmc_db[4]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[4]                                                                   ; 0                 ; 6       ;
; fsmc_db[5]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[5]~feeder                                                            ; 1                 ; 6       ;
; fsmc_db[6]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[6]                                                                   ; 0                 ; 6       ;
; fsmc_db[7]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[7]                                                                   ; 1                 ; 6       ;
; fsmc_db[8]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[8]                                                                   ; 1                 ; 6       ;
; fsmc_db[9]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[9]                                                                   ; 0                 ; 6       ;
; fsmc_db[10]                                                                                          ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[10]                                                                  ; 1                 ; 6       ;
; fsmc_db[11]                                                                                          ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[11]~feeder                                                           ; 1                 ; 6       ;
; fsmc_db[12]                                                                                          ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[12]~feeder                                                           ; 0                 ; 6       ;
; fsmc_db[13]                                                                                          ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[13]                                                                  ; 0                 ; 6       ;
; fsmc_db[14]                                                                                          ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[14]                                                                  ; 0                 ; 6       ;
; fsmc_db[15]                                                                                          ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[15]~feeder                                                           ; 1                 ; 6       ;
; clk_25m                                                                                              ;                   ;         ;
; busy                                                                                                 ;                   ;         ;
;      - adc:u5|rd_cnt[0]                                                                              ; 1                 ; 0       ;
;      - adc:u5|rd_cnt[1]                                                                              ; 1                 ; 0       ;
;      - adc:u5|rd_cnt[2]                                                                              ; 1                 ; 0       ;
;      - adc:u5|rd_cnt[3]                                                                              ; 1                 ; 0       ;
;      - adc:u5|rd_cnt[4]                                                                              ; 1                 ; 0       ;
;      - adc:u5|rd_high_cnt[0]                                                                         ; 1                 ; 0       ;
;      - adc:u5|rd_high_cnt[1]                                                                         ; 1                 ; 0       ;
;      - adc:u5|rd_high_cnt[2]                                                                         ; 1                 ; 0       ;
;      - adc:u5|rd_high_cnt[3]                                                                         ; 1                 ; 0       ;
;      - adc:u5|rd_high_cnt[4]                                                                         ; 1                 ; 0       ;
;      - adc:u5|rd_low_cnt[0]                                                                          ; 1                 ; 0       ;
;      - adc:u5|rd_low_cnt[1]                                                                          ; 1                 ; 0       ;
;      - adc:u5|rd_low_cnt[2]                                                                          ; 1                 ; 0       ;
;      - adc:u5|rd_low_cnt[3]                                                                          ; 1                 ; 0       ;
;      - adc:u5|rd_low_cnt[4]                                                                          ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9  ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13 ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15 ; 1                 ; 0       ;
;      - adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15 ; 1                 ; 0       ;
;      - adc:u5|command.00000                                                                          ; 1                 ; 0       ;
;      - adc:u5|command.00001                                                                          ; 1                 ; 0       ;
;      - adc:u5|command.00010                                                                          ; 1                 ; 0       ;
;      - adc:u5|wr_state[0]                                                                            ; 1                 ; 0       ;
;      - adc:u5|address[0]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[1]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[2]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[3]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[4]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[5]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[6]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[7]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[8]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[9]                                                                             ; 1                 ; 0       ;
;      - adc:u5|address[10]                                                                            ; 1                 ; 0       ;
;      - adc:u5|address[11]                                                                            ; 1                 ; 0       ;
;      - adc:u5|rd                                                                                     ; 1                 ; 0       ;
;      - adc:u5|invalid_cnt[2]                                                                         ; 1                 ; 0       ;
;      - adc:u5|invalid_cnt[4]                                                                         ; 1                 ; 0       ;
;      - adc:u5|invalid_cnt[3]                                                                         ; 1                 ; 0       ;
;      - adc:u5|invalid_cnt[1]                                                                         ; 1                 ; 0       ;
;      - adc:u5|invalid_cnt[0]                                                                         ; 1                 ; 0       ;
;      - adc:u5|wr_state[1]                                                                            ; 1                 ; 0       ;
; fsmc_nadv                                                                                            ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[0]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[1]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[2]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[3]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[4]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[5]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[6]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[7]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[8]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[9]                                                                   ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[10]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[11]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[12]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[13]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[14]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[15]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[16]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[17]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[18]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[19]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[20]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[21]                                                                  ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|address_reg[22]                                                                  ; 0                 ; 0       ;
; fsmc_ab[6]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[22]                                                                  ; 0                 ; 6       ;
; fsmc_ab[5]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[21]~feeder                                                           ; 0                 ; 6       ;
; fsmc_ab[4]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[20]~feeder                                                           ; 1                 ; 6       ;
; fsmc_ab[3]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[19]~feeder                                                           ; 0                 ; 6       ;
; fsmc_ab[2]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[18]                                                                  ; 1                 ; 6       ;
; fsmc_ab[1]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[17]~feeder                                                           ; 0                 ; 6       ;
; fsmc_ab[0]                                                                                           ;                   ;         ;
;      - fsmc_ctrl:u4|address_reg[16]~feeder                                                           ; 0                 ; 6       ;
; fsmc_rd                                                                                              ;                   ;         ;
;      - fsmc_ctrl:u4|read_clk                                                                         ; 0                 ; 6       ;
; fsmc_cs                                                                                              ;                   ;         ;
;      - fsmc_ctrl:u4|read_clk                                                                         ; 0                 ; 0       ;
;      - fsmc_ctrl:u4|wrn                                                                              ; 0                 ; 0       ;
; db[0]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db4[0]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db6[0]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db8[0]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db2[0]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db3[0]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db5[0]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db7[0]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db1[0]~feeder                                                                      ; 0                 ; 6       ;
; db[1]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db1[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db3[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db4[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db5[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db6[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db7[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db8[1]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db2[1]~feeder                                                                      ; 0                 ; 6       ;
; db[2]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db4[2]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db5[2]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db7[2]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db2[2]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db1[2]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db3[2]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db8[2]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db6[2]~feeder                                                                      ; 0                 ; 6       ;
; db[3]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db7[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db5[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db6[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db1[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db3[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db8[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db2[3]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db4[3]~feeder                                                                      ; 0                 ; 6       ;
; db[4]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db1[4]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db3[4]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db6[4]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db7[4]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db8[4]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db2[4]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db4[4]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db5[4]~feeder                                                                      ; 0                 ; 6       ;
; db[5]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db5[5]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db7[5]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db2[5]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db1[5]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db8[5]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db3[5]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db6[5]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db4[5]~feeder                                                                      ; 1                 ; 6       ;
; db[6]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db4[6]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db7[6]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db8[6]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db2[6]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db3[6]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db6[6]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db1[6]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db5[6]~feeder                                                                      ; 0                 ; 6       ;
; db[7]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db5[7]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db6[7]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db7[7]                                                                             ; 0                 ; 6       ;
;      - adc:u5|vin_db3[7]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db8[7]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db1[7]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db4[7]~feeder                                                                      ; 0                 ; 6       ;
;      - adc:u5|vin_db2[7]~feeder                                                                      ; 0                 ; 6       ;
; db[8]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db1[8]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db2[8]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db5[8]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db6[8]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db7[8]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db4[8]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db8[8]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db3[8]~feeder                                                                      ; 1                 ; 6       ;
; db[9]                                                                                                ;                   ;         ;
;      - adc:u5|vin_db2[9]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db7[9]                                                                             ; 1                 ; 6       ;
;      - adc:u5|vin_db8[9]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db3[9]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db5[9]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db4[9]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db6[9]~feeder                                                                      ; 1                 ; 6       ;
;      - adc:u5|vin_db1[9]~feeder                                                                      ; 1                 ; 6       ;
; db[10]                                                                                               ;                   ;         ;
;      - adc:u5|vin_db3[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db7[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db4[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db1[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db8[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db5[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db6[10]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db2[10]~feeder                                                                     ; 0                 ; 6       ;
; db[11]                                                                                               ;                   ;         ;
;      - adc:u5|vin_db1[11]                                                                            ; 1                 ; 6       ;
;      - adc:u5|vin_db7[11]                                                                            ; 1                 ; 6       ;
;      - adc:u5|vin_db2[11]~feeder                                                                     ; 1                 ; 6       ;
;      - adc:u5|vin_db5[11]~feeder                                                                     ; 1                 ; 6       ;
;      - adc:u5|vin_db3[11]~feeder                                                                     ; 1                 ; 6       ;
;      - adc:u5|vin_db4[11]~feeder                                                                     ; 1                 ; 6       ;
;      - adc:u5|vin_db8[11]~feeder                                                                     ; 1                 ; 6       ;
;      - adc:u5|vin_db6[11]~feeder                                                                     ; 1                 ; 6       ;
; db[12]                                                                                               ;                   ;         ;
;      - adc:u5|vin_db2[12]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db4[12]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db6[12]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db8[12]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db5[12]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db3[12]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db7[12]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db1[12]~feeder                                                                     ; 0                 ; 6       ;
; db[13]                                                                                               ;                   ;         ;
;      - adc:u5|vin_db3[13]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db5[13]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db8[13]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db2[13]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db4[13]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db1[13]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db6[13]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db7[13]~feeder                                                                     ; 0                 ; 6       ;
; db[14]                                                                                               ;                   ;         ;
;      - adc:u5|vin_db1[14]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db2[14]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db3[14]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db7[14]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db4[14]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db6[14]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db8[14]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db5[14]~feeder                                                                     ; 0                 ; 6       ;
; db[15]                                                                                               ;                   ;         ;
;      - adc:u5|vin_db2[15]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db3[15]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db4[15]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db5[15]                                                                            ; 0                 ; 6       ;
;      - adc:u5|vin_db6[15]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db8[15]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db7[15]~feeder                                                                     ; 0                 ; 6       ;
;      - adc:u5|vin_db1[15]~feeder                                                                     ; 0                 ; 6       ;
; fsmc_wr                                                                                              ;                   ;         ;
;      - fsmc_ctrl:u4|wrn                                                                              ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location           ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; adc:u5|Decoder0~0                                                                              ; LCCOMB_X38_Y28_N4  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder0~1                                                                              ; LCCOMB_X36_Y28_N26 ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder0~2                                                                              ; LCCOMB_X37_Y28_N0  ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder0~3                                                                              ; LCCOMB_X36_Y28_N18 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~1                                                                              ; LCCOMB_X20_Y24_N28 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~2                                                                              ; LCCOMB_X20_Y24_N4  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~3                                                                              ; LCCOMB_X20_Y24_N2  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~4                                                                              ; LCCOMB_X20_Y24_N26 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~5                                                                              ; LCCOMB_X20_Y24_N12 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~6                                                                              ; LCCOMB_X20_Y24_N6  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Decoder1~7                                                                              ; LCCOMB_X20_Y24_N0  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|Equal8~1                                                                                ; LCCOMB_X20_Y24_N30 ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~0 ; LCCOMB_X19_Y25_N4  ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|ad_rst~0                                                                                ; LCCOMB_X39_Y27_N2  ; 35      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|address[0]~15                                                                           ; LCCOMB_X16_Y25_N30 ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; adc:u5|address[0]~16                                                                           ; LCCOMB_X17_Y25_N18 ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|address[11]~12                                                                          ; LCCOMB_X15_Y25_N20 ; 14      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|command.00000                                                                           ; FF_X36_Y26_N21     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|command.00001                                                                           ; FF_X36_Y26_N25     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|command.00010                                                                           ; FF_X36_Y26_N3      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|ram_rdaddress_r[11]~0                                                                   ; LCCOMB_X20_Y25_N28 ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|rd                                                                                      ; FF_X40_Y15_N15     ; 128     ; Clock                                  ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; adc:u5|rd_cnt[4]~0                                                                             ; LCCOMB_X36_Y26_N8  ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; adc:u5|rden_r~2                                                                                ; LCCOMB_X19_Y25_N28 ; 18      ; Read enable                            ; no     ; --                   ; --               ; --                        ;
; adc:u5|wr_state[0]                                                                             ; FF_X17_Y25_N1      ; 19      ; Clock enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; busy                                                                                           ; PIN_D19            ; 54      ; Async. clear, Clock                    ; no     ; --                   ; --               ; --                        ;
; clk_25m                                                                                        ; PIN_G1             ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; clk_25m                                                                                        ; PIN_G1             ; 33      ; Clock                                  ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fsmc_ctrl:u4|fsmc_db[15]~17                                                                    ; LCCOMB_X39_Y14_N30 ; 24      ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; fsmc_ctrl:u4|read_clk                                                                          ; LCCOMB_X40_Y14_N22 ; 29      ; Clock                                  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; fsmc_ctrl:u4|wrn                                                                               ; LCCOMB_X40_Y14_N24 ; 2       ; Clock                                  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; fsmc_nadv                                                                                      ; PIN_L22            ; 23      ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|wire_pll1_clk[1]                ; PLL_1              ; 72      ; Clock                                  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst:u2|rsn~2                                                                                   ; LCCOMB_X19_Y25_N0  ; 167     ; Async. clear, Async. load              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; adc:u5|rd                                                                       ; FF_X40_Y15_N15     ; 128     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clk_25m                                                                         ; PIN_G1             ; 33      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; fsmc_ctrl:u4|read_clk                                                           ; LCCOMB_X40_Y14_N22 ; 29      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; fsmc_ctrl:u4|wrn                                                                ; LCCOMB_X40_Y14_N24 ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 72      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rst:u2|rsn~2                                                                    ; LCCOMB_X19_Y25_N0  ; 167     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; busy~input                                                                                     ; 54      ;
; adc:u5|ad_rst~0                                                                                ; 35      ;
; adc:u5|wr_state[0]                                                                             ; 34      ;
; fsmc_ctrl:u4|fsmc_db[15]~17                                                                    ; 24      ;
; fsmc_nadv~input                                                                                ; 23      ;
; adc:u5|rden_r~2                                                                                ; 18      ;
; adc:u5|Equal8~1                                                                                ; 18      ;
; adc:u5|ram_rdaddress_r[9]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[8]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[7]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[6]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[5]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[4]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[3]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[2]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[1]                                                                      ; 17      ;
; adc:u5|ram_rdaddress_r[0]                                                                      ; 17      ;
; adc:u5|address[9]                                                                              ; 17      ;
; adc:u5|address[8]                                                                              ; 17      ;
; adc:u5|address[7]                                                                              ; 17      ;
; adc:u5|address[6]                                                                              ; 17      ;
; adc:u5|address[5]                                                                              ; 17      ;
; adc:u5|address[4]                                                                              ; 17      ;
; adc:u5|address[3]                                                                              ; 17      ;
; adc:u5|address[2]                                                                              ; 17      ;
; adc:u5|address[1]                                                                              ; 17      ;
; adc:u5|address[0]                                                                              ; 17      ;
; adc:u5|Decoder1~7                                                                              ; 16      ;
; adc:u5|Decoder1~6                                                                              ; 16      ;
; adc:u5|Decoder1~5                                                                              ; 16      ;
; adc:u5|Decoder1~4                                                                              ; 16      ;
; adc:u5|Decoder1~3                                                                              ; 16      ;
; adc:u5|Decoder1~2                                                                              ; 16      ;
; adc:u5|Decoder1~1                                                                              ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~28                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~27                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~25                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~24                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~22                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~21                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[0]~19                                                                     ; 16      ;
; fsmc_ctrl:u4|fsmc_db[15]~18                                                                    ; 16      ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~0 ; 15      ;
; adc:u5|address[11]~12                                                                          ; 14      ;
; adc:u5|ram_rdaddress_r[11]~0                                                                   ; 13      ;
; adc:u5|address[0]~16                                                                           ; 12      ;
; adc:u5|address[0]~15                                                                           ; 12      ;
; fsmc_ctrl:u4|address_reg[0]                                                                    ; 11      ;
; adc:u5|Decoder0~3                                                                              ; 10      ;
; fsmc_ctrl:u4|address_reg[2]                                                                    ; 10      ;
; fsmc_ctrl:u4|address_reg[1]                                                                    ; 10      ;
; adc:u5|rd_cnt[0]                                                                               ; 10      ;
; adc:u5|rd_cnt[1]                                                                               ; 10      ;
; led:u3|Equal0~6                                                                                ; 9       ;
; led:u3|Equal0~5                                                                                ; 9       ;
; led:u3|Equal0~4                                                                                ; 9       ;
; adc:u5|Decoder0~0                                                                              ; 9       ;
; adc:u5|state[1]                                                                                ; 9       ;
; db[15]~input                                                                                   ; 8       ;
; db[14]~input                                                                                   ; 8       ;
; db[13]~input                                                                                   ; 8       ;
; db[12]~input                                                                                   ; 8       ;
; db[11]~input                                                                                   ; 8       ;
; db[10]~input                                                                                   ; 8       ;
; db[9]~input                                                                                    ; 8       ;
; db[8]~input                                                                                    ; 8       ;
; db[7]~input                                                                                    ; 8       ;
; db[6]~input                                                                                    ; 8       ;
; db[5]~input                                                                                    ; 8       ;
; db[4]~input                                                                                    ; 8       ;
; db[3]~input                                                                                    ; 8       ;
; db[2]~input                                                                                    ; 8       ;
; db[1]~input                                                                                    ; 8       ;
; db[0]~input                                                                                    ; 8       ;
; adc:u5|state[0]                                                                                ; 8       ;
; adc:u5|state[2]                                                                                ; 8       ;
; adc:u5|command.00001                                                                           ; 8       ;
; adc:u5|command.00000                                                                           ; 8       ;
; adc:u5|Decoder0~2                                                                              ; 7       ;
; adc:u5|rd_cnt[4]~0                                                                             ; 7       ;
; adc:u5|command.00010                                                                           ; 7       ;
; adc:u5|Decoder0~1                                                                              ; 6       ;
; adc:u5|invalid_cnt[0]                                                                          ; 5       ;
; adc:u5|convb_cnt[0]                                                                            ; 5       ;
; adc:u5|conva_cnt[0]                                                                            ; 5       ;
; adc:u5|rd_low_cnt[0]                                                                           ; 5       ;
; adc:u5|Equal8~0                                                                                ; 5       ;
; adc:u5|Decoder1~0                                                                              ; 4       ;
; adc:u5|wr_state[1]                                                                             ; 4       ;
; fsmc_ctrl:u4|address_reg[6]                                                                    ; 4       ;
; fsmc_ctrl:u4|Equal0~4                                                                          ; 4       ;
; rst:u2|rsn~2                                                                                   ; 4       ;
; adc:u5|Equal3~2                                                                                ; 4       ;
; adc:u5|Equal5~0                                                                                ; 4       ;
; adc:u5|Equal2~0                                                                                ; 4       ;
; adc:u5|Equal1~0                                                                                ; 4       ;
; adc:u5|Equal4~1                                                                                ; 4       ;
; adc:u5|Equal4~0                                                                                ; 4       ;
; adc:u5|Equal6~0                                                                                ; 4       ;
; adc:u5|rd_high_cnt[0]                                                                          ; 4       ;
; led:u3|counter[17]                                                                             ; 4       ;
; led:u3|counter[16]                                                                             ; 4       ;
; adc:u5|rden_r~1                                                                                ; 3       ;
; adc:u5|read_up                                                                                 ; 3       ;
; adc:u5|Equal9~2                                                                                ; 3       ;
; adc:u5|Equal9~1                                                                                ; 3       ;
; adc:u5|Equal9~0                                                                                ; 3       ;
; fsmc_ctrl:u4|address_reg[3]                                                                    ; 3       ;
; fsmc_ctrl:u4|address_reg[4]                                                                    ; 3       ;
; fsmc_ctrl:u4|address_reg[5]                                                                    ; 3       ;
; rst:u2|cnt_rst[5]                                                                              ; 3       ;
; rst:u2|cnt_rst[4]                                                                              ; 3       ;
; rst:u2|cnt_rst[7]                                                                              ; 3       ;
; rst:u2|cnt_rst[6]                                                                              ; 3       ;
; rst:u2|cnt_rst[2]                                                                              ; 3       ;
; rst:u2|cnt_rst[3]                                                                              ; 3       ;
; rst:u2|cnt_rst[1]                                                                              ; 3       ;
; rst:u2|cnt_rst[0]                                                                              ; 3       ;
; adc:u5|busy_sig                                                                                ; 3       ;
; adc:u5|ad_rst_cnt[0]                                                                           ; 3       ;
; adc:u5|Equal7~0                                                                                ; 3       ;
; adc:u5|rd_cnt[3]                                                                               ; 3       ;
; adc:u5|rd_cnt[4]                                                                               ; 3       ;
; adc:u5|rd_cnt[2]                                                                               ; 3       ;
; led:u3|counter[11]                                                                             ; 3       ;
; led:u3|counter[10]                                                                             ; 3       ;
; led:u3|counter[9]                                                                              ; 3       ;
; led:u3|counter[8]                                                                              ; 3       ;
; led:u3|counter[6]                                                                              ; 3       ;
; led:u3|counter[7]                                                                              ; 3       ;
; led:u3|counter[13]                                                                             ; 3       ;
; led:u3|counter[12]                                                                             ; 3       ;
; led:u3|counter[14]                                                                             ; 3       ;
; led:u3|counter[20]                                                                             ; 3       ;
; led:u3|counter[19]                                                                             ; 3       ;
; led:u3|counter[18]                                                                             ; 3       ;
; led:u3|counter[15]                                                                             ; 3       ;
; led:u3|counter[22]                                                                             ; 3       ;
; led:u3|counter[21]                                                                             ; 3       ;
; led:u3|counter[23]                                                                             ; 3       ;
; adc:u5|ad_rst_cnt[3]                                                                           ; 3       ;
; adc:u5|ad_rst_cnt[4]                                                                           ; 3       ;
; adc:u5|ad_rst_cnt[1]                                                                           ; 3       ;
; adc:u5|ad_rst_cnt[2]                                                                           ; 3       ;
; fsmc_cs~input                                                                                  ; 2       ;
; fsmc_ctrl:u4|ad7606_read_start_r                                                               ; 2       ;
; fsmc_ctrl:u4|Equal0~6                                                                          ; 2       ;
; adc:u5|read_start_r2                                                                           ; 2       ;
; adc:u5|Equal10~2                                                                               ; 2       ;
; adc:u5|Equal10~1                                                                               ; 2       ;
; adc:u5|Equal10~0                                                                               ; 2       ;
; adc:u5|ram_rdaddress_r[10]                                                                     ; 2       ;
; adc:u5|ram_rdaddress_r[11]                                                                     ; 2       ;
; adc:u5|sample_start_r1                                                                         ; 2       ;
; adc:u5|busy_cnt[0]                                                                             ; 2       ;
; adc:u5|busy_cnt[1]                                                                             ; 2       ;
; adc:u5|busy_cnt[2]                                                                             ; 2       ;
; adc:u5|busy_cnt[4]                                                                             ; 2       ;
; adc:u5|busy_cnt[5]                                                                             ; 2       ;
; adc:u5|busy_cnt[3]                                                                             ; 2       ;
; adc:u5|busy_cnt[6]                                                                             ; 2       ;
; adc:u5|busy_cnt[7]                                                                             ; 2       ;
; adc:u5|busy_cnt[8]                                                                             ; 2       ;
; adc:u5|busy_cnt[9]                                                                             ; 2       ;
; adc:u5|invalid_cnt[1]                                                                          ; 2       ;
; adc:u5|invalid_cnt[3]                                                                          ; 2       ;
; adc:u5|invalid_cnt[4]                                                                          ; 2       ;
; adc:u5|invalid_cnt[2]                                                                          ; 2       ;
; led:u3|counter[0]                                                                              ; 2       ;
; led:u3|counter[1]                                                                              ; 2       ;
; led:u3|counter[2]                                                                              ; 2       ;
; led:u3|counter[3]                                                                              ; 2       ;
; led:u3|counter[4]                                                                              ; 2       ;
; led:u3|counter[5]                                                                              ; 2       ;
; adc:u5|Equal0~0                                                                                ; 2       ;
; adc:u5|Equal2~1                                                                                ; 2       ;
; adc:u5|convb_cnt[1]                                                                            ; 2       ;
; adc:u5|convb_cnt[2]                                                                            ; 2       ;
; adc:u5|convb_cnt[4]                                                                            ; 2       ;
; adc:u5|convb_cnt[3]                                                                            ; 2       ;
; adc:u5|conva_cnt[1]                                                                            ; 2       ;
; adc:u5|conva_cnt[2]                                                                            ; 2       ;
; adc:u5|conva_cnt[4]                                                                            ; 2       ;
; adc:u5|conva_cnt[3]                                                                            ; 2       ;
; adc:u5|Equal4~2                                                                                ; 2       ;
; adc:u5|cs_cnt[1]                                                                               ; 2       ;
; adc:u5|cs_cnt[3]                                                                               ; 2       ;
; adc:u5|cs_cnt[0]                                                                               ; 2       ;
; adc:u5|cs_cnt[2]                                                                               ; 2       ;
; adc:u5|cs_cnt[4]                                                                               ; 2       ;
; adc:u5|cs_cnt[5]                                                                               ; 2       ;
; adc:u5|cs_cnt[7]                                                                               ; 2       ;
; adc:u5|cs_cnt[6]                                                                               ; 2       ;
; adc:u5|Selector4~0                                                                             ; 2       ;
; adc:u5|rd_low_cnt[2]                                                                           ; 2       ;
; adc:u5|rd_low_cnt[3]                                                                           ; 2       ;
; adc:u5|rd_low_cnt[4]                                                                           ; 2       ;
; adc:u5|rd_low_cnt[1]                                                                           ; 2       ;
; adc:u5|rd_high_cnt[1]                                                                          ; 2       ;
; adc:u5|rd_high_cnt[2]                                                                          ; 2       ;
; adc:u5|rd_high_cnt[3]                                                                          ; 2       ;
; adc:u5|rd_high_cnt[4]                                                                          ; 2       ;
; adc:u5|rd                                                                                      ; 2       ;
; adc:u5|address[11]                                                                             ; 2       ;
; adc:u5|address[10]                                                                             ; 2       ;
; adc:u5|busy1~INV                                                                               ; 1       ;
; fsmc_wr~input                                                                                  ; 1       ;
; fsmc_rd~input                                                                                  ; 1       ;
; fsmc_ab[0]~input                                                                               ; 1       ;
; fsmc_ab[1]~input                                                                               ; 1       ;
; fsmc_ab[2]~input                                                                               ; 1       ;
; fsmc_ab[3]~input                                                                               ; 1       ;
; fsmc_ab[4]~input                                                                               ; 1       ;
; fsmc_ab[5]~input                                                                               ; 1       ;
; fsmc_ab[6]~input                                                                               ; 1       ;
; clk_25m~input                                                                                  ; 1       ;
; fsmc_db[15]~input                                                                              ; 1       ;
; fsmc_db[14]~input                                                                              ; 1       ;
; fsmc_db[13]~input                                                                              ; 1       ;
; fsmc_db[12]~input                                                                              ; 1       ;
; fsmc_db[11]~input                                                                              ; 1       ;
; fsmc_db[10]~input                                                                              ; 1       ;
; fsmc_db[9]~input                                                                               ; 1       ;
; fsmc_db[8]~input                                                                               ; 1       ;
; fsmc_db[7]~input                                                                               ; 1       ;
; fsmc_db[6]~input                                                                               ; 1       ;
; fsmc_db[5]~input                                                                               ; 1       ;
; fsmc_db[4]~input                                                                               ; 1       ;
; fsmc_db[3]~input                                                                               ; 1       ;
; fsmc_db[2]~input                                                                               ; 1       ;
; fsmc_db[1]~input                                                                               ; 1       ;
; fsmc_db[0]~input                                                                               ; 1       ;
; adc:u5|wr_state[1]~_wirecell                                                                   ; 1       ;
; led:u3|counter~12                                                                              ; 1       ;
; led:u3|counter~11                                                                              ; 1       ;
; fsmc_ctrl:u4|Selector0~0                                                                       ; 1       ;
; fsmc_ctrl:u4|Equal1~0                                                                          ; 1       ;
; fsmc_ctrl:u4|Equal2~1                                                                          ; 1       ;
; fsmc_ctrl:u4|Equal2~0                                                                          ; 1       ;
; adc:u5|read_start_r1                                                                           ; 1       ;
; adc:u5|ram_rdaddress_r~1                                                                       ; 1       ;
; fsmc_ctrl:u4|Equal0~7                                                                          ; 1       ;
; fsmc_ctrl:u4|Equal0~5                                                                          ; 1       ;
; adc:u5|read_start_r3                                                                           ; 1       ;
; adc:u5|rden_r~3                                                                                ; 1       ;
; adc:u5|rden_r~7                                                                                ; 1       ;
; adc:u5|sample_start_r2                                                                         ; 1       ;
; fsmc_ctrl:u4|sample_start_r                                                                    ; 1       ;
; adc:u5|wr_state[1]~1                                                                           ; 1       ;
; adc:u5|Equal9~3                                                                                ; 1       ;
; adc:u5|rden_r~_emulated                                                                        ; 1       ;
; adc:u5|sample_start_r3                                                                         ; 1       ;
; adc:u5|wr_state[0]~0                                                                           ; 1       ;
; adc:u5|busy1                                                                                   ; 1       ;
; adc:u5|vin_db7[15]                                                                             ; 1       ;
; adc:u5|vin_db8[15]                                                                             ; 1       ;
; adc:u5|vin_db5[15]                                                                             ; 1       ;
; adc:u5|vin_db6[15]                                                                             ; 1       ;
; adc:u5|vin_db3[15]                                                                             ; 1       ;
; adc:u5|vin_db4[15]                                                                             ; 1       ;
; adc:u5|vin_db1[15]                                                                             ; 1       ;
; adc:u5|vin_db2[15]                                                                             ; 1       ;
; adc:u5|vin_db7[14]                                                                             ; 1       ;
; adc:u5|vin_db8[14]                                                                             ; 1       ;
; adc:u5|vin_db5[14]                                                                             ; 1       ;
; adc:u5|vin_db6[14]                                                                             ; 1       ;
; adc:u5|vin_db3[14]                                                                             ; 1       ;
; adc:u5|vin_db4[14]                                                                             ; 1       ;
; adc:u5|vin_db1[14]                                                                             ; 1       ;
; adc:u5|vin_db2[14]                                                                             ; 1       ;
; adc:u5|vin_db7[13]                                                                             ; 1       ;
; adc:u5|vin_db8[13]                                                                             ; 1       ;
; adc:u5|vin_db5[13]                                                                             ; 1       ;
; adc:u5|vin_db6[13]                                                                             ; 1       ;
; adc:u5|vin_db3[13]                                                                             ; 1       ;
; adc:u5|vin_db4[13]                                                                             ; 1       ;
; adc:u5|vin_db1[13]                                                                             ; 1       ;
; adc:u5|vin_db2[13]                                                                             ; 1       ;
; adc:u5|vin_db7[12]                                                                             ; 1       ;
; adc:u5|vin_db8[12]                                                                             ; 1       ;
; adc:u5|vin_db5[12]                                                                             ; 1       ;
; adc:u5|vin_db6[12]                                                                             ; 1       ;
; adc:u5|vin_db3[12]                                                                             ; 1       ;
; adc:u5|vin_db4[12]                                                                             ; 1       ;
; adc:u5|vin_db1[12]                                                                             ; 1       ;
; adc:u5|vin_db2[12]                                                                             ; 1       ;
; adc:u5|vin_db7[11]                                                                             ; 1       ;
; adc:u5|vin_db8[11]                                                                             ; 1       ;
; adc:u5|vin_db5[11]                                                                             ; 1       ;
; adc:u5|vin_db6[11]                                                                             ; 1       ;
; adc:u5|vin_db3[11]                                                                             ; 1       ;
; adc:u5|vin_db4[11]                                                                             ; 1       ;
; adc:u5|vin_db1[11]                                                                             ; 1       ;
; adc:u5|vin_db2[11]                                                                             ; 1       ;
; adc:u5|vin_db7[10]                                                                             ; 1       ;
; adc:u5|vin_db8[10]                                                                             ; 1       ;
; adc:u5|vin_db5[10]                                                                             ; 1       ;
; adc:u5|vin_db6[10]                                                                             ; 1       ;
; adc:u5|vin_db3[10]                                                                             ; 1       ;
; adc:u5|vin_db4[10]                                                                             ; 1       ;
; adc:u5|vin_db1[10]                                                                             ; 1       ;
; adc:u5|vin_db2[10]                                                                             ; 1       ;
; adc:u5|vin_db7[9]                                                                              ; 1       ;
; adc:u5|vin_db8[9]                                                                              ; 1       ;
; adc:u5|vin_db5[9]                                                                              ; 1       ;
; adc:u5|vin_db6[9]                                                                              ; 1       ;
; adc:u5|vin_db3[9]                                                                              ; 1       ;
; adc:u5|vin_db4[9]                                                                              ; 1       ;
; adc:u5|vin_db1[9]                                                                              ; 1       ;
; adc:u5|vin_db2[9]                                                                              ; 1       ;
; adc:u5|vin_db7[8]                                                                              ; 1       ;
; adc:u5|vin_db8[8]                                                                              ; 1       ;
; adc:u5|vin_db5[8]                                                                              ; 1       ;
; adc:u5|vin_db6[8]                                                                              ; 1       ;
; adc:u5|vin_db3[8]                                                                              ; 1       ;
; adc:u5|vin_db4[8]                                                                              ; 1       ;
; adc:u5|vin_db1[8]                                                                              ; 1       ;
; adc:u5|vin_db2[8]                                                                              ; 1       ;
; adc:u5|vin_db7[7]                                                                              ; 1       ;
; adc:u5|vin_db8[7]                                                                              ; 1       ;
; adc:u5|vin_db5[7]                                                                              ; 1       ;
; adc:u5|vin_db6[7]                                                                              ; 1       ;
; adc:u5|vin_db3[7]                                                                              ; 1       ;
; adc:u5|vin_db4[7]                                                                              ; 1       ;
; adc:u5|vin_db1[7]                                                                              ; 1       ;
; adc:u5|vin_db2[7]                                                                              ; 1       ;
; adc:u5|vin_db7[6]                                                                              ; 1       ;
; adc:u5|vin_db8[6]                                                                              ; 1       ;
; adc:u5|vin_db5[6]                                                                              ; 1       ;
; adc:u5|vin_db6[6]                                                                              ; 1       ;
; adc:u5|vin_db3[6]                                                                              ; 1       ;
; adc:u5|vin_db4[6]                                                                              ; 1       ;
; adc:u5|vin_db1[6]                                                                              ; 1       ;
; adc:u5|vin_db2[6]                                                                              ; 1       ;
; adc:u5|vin_db7[5]                                                                              ; 1       ;
; adc:u5|vin_db8[5]                                                                              ; 1       ;
; adc:u5|vin_db5[5]                                                                              ; 1       ;
; adc:u5|vin_db6[5]                                                                              ; 1       ;
; adc:u5|vin_db3[5]                                                                              ; 1       ;
; adc:u5|vin_db4[5]                                                                              ; 1       ;
; adc:u5|vin_db1[5]                                                                              ; 1       ;
; adc:u5|vin_db2[5]                                                                              ; 1       ;
; adc:u5|vin_db7[4]                                                                              ; 1       ;
; adc:u5|vin_db8[4]                                                                              ; 1       ;
; adc:u5|vin_db5[4]                                                                              ; 1       ;
; adc:u5|vin_db6[4]                                                                              ; 1       ;
; adc:u5|vin_db3[4]                                                                              ; 1       ;
; adc:u5|vin_db4[4]                                                                              ; 1       ;
; adc:u5|vin_db1[4]                                                                              ; 1       ;
; adc:u5|vin_db2[4]                                                                              ; 1       ;
; adc:u5|vin_db7[3]                                                                              ; 1       ;
; adc:u5|vin_db8[3]                                                                              ; 1       ;
; adc:u5|vin_db5[3]                                                                              ; 1       ;
; adc:u5|vin_db6[3]                                                                              ; 1       ;
; adc:u5|vin_db3[3]                                                                              ; 1       ;
; adc:u5|vin_db4[3]                                                                              ; 1       ;
; adc:u5|vin_db1[3]                                                                              ; 1       ;
; adc:u5|vin_db2[3]                                                                              ; 1       ;
; adc:u5|vin_db7[2]                                                                              ; 1       ;
; adc:u5|vin_db8[2]                                                                              ; 1       ;
; adc:u5|vin_db5[2]                                                                              ; 1       ;
; adc:u5|vin_db6[2]                                                                              ; 1       ;
; adc:u5|vin_db3[2]                                                                              ; 1       ;
; adc:u5|vin_db4[2]                                                                              ; 1       ;
; adc:u5|vin_db1[2]                                                                              ; 1       ;
; adc:u5|vin_db2[2]                                                                              ; 1       ;
; adc:u5|vin_db7[1]                                                                              ; 1       ;
; adc:u5|vin_db8[1]                                                                              ; 1       ;
; adc:u5|vin_db5[1]                                                                              ; 1       ;
; adc:u5|vin_db6[1]                                                                              ; 1       ;
; adc:u5|vin_db3[1]                                                                              ; 1       ;
; adc:u5|vin_db4[1]                                                                              ; 1       ;
; adc:u5|vin_db1[1]                                                                              ; 1       ;
; adc:u5|vin_db2[1]                                                                              ; 1       ;
; adc:u5|vin_db7[0]                                                                              ; 1       ;
; adc:u5|vin_db8[0]                                                                              ; 1       ;
; adc:u5|vin_db5[0]                                                                              ; 1       ;
; adc:u5|vin_db6[0]                                                                              ; 1       ;
; adc:u5|vin_db3[0]                                                                              ; 1       ;
; adc:u5|vin_db4[0]                                                                              ; 1       ;
; fsmc_ctrl:u4|read_clk                                                                          ; 1       ;
; adc:u5|vin_db1[0]                                                                              ; 1       ;
; adc:u5|vin_db2[0]                                                                              ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store   ; 1       ;
; rst:u2|cnt_rst~0                                                                               ; 1       ;
; rst:u2|Equal0~1                                                                                ; 1       ;
; rst:u2|Equal0~0                                                                                ; 1       ;
; adc:u5|busy_cnt~2                                                                              ; 1       ;
; adc:u5|busy_cnt~1                                                                              ; 1       ;
; adc:u5|busy_cnt~0                                                                              ; 1       ;
; adc:u5|busy2                                                                                   ; 1       ;
; adc:u5|invalid_cnt~1                                                                           ; 1       ;
; adc:u5|invalid_cnt~0                                                                           ; 1       ;
; led:u3|counter~10                                                                              ; 1       ;
; fsmc_ctrl:u4|fsmc_db[15]~105                                                                   ; 1       ;
; fsmc_ctrl:u4|fsmc_db[15]~104                                                                   ; 1       ;
; fsmc_ctrl:u4|fsmc_db[15]~103                                                                   ; 1       ;
; fsmc_ctrl:u4|fsmc_db[15]~102                                                                   ; 1       ;
; fsmc_ctrl:u4|fsmc_db[15]~101                                                                   ; 1       ;
; fsmc_ctrl:u4|fsmc_db[14]~100                                                                   ; 1       ;
; fsmc_ctrl:u4|fsmc_db[14]~99                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[14]~98                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[14]~97                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[14]~96                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[13]~95                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[13]~94                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[13]~93                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[13]~92                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[13]~91                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[12]~90                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[12]~89                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[12]~88                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[12]~87                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[12]~86                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[11]~85                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[11]~84                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[11]~83                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[11]~82                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[11]~81                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[10]~80                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[10]~79                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[10]~78                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[10]~77                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[10]~76                                                                    ; 1       ;
; fsmc_ctrl:u4|fsmc_db[9]~75                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[9]~74                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[9]~73                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[9]~72                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[9]~71                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[8]~70                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[8]~69                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[8]~68                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[8]~67                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[8]~66                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[7]~65                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[7]~64                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[7]~63                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[7]~62                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[7]~61                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[6]~60                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[6]~59                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[6]~58                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[6]~57                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[6]~56                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[5]~55                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[5]~54                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[5]~53                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[5]~52                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[5]~51                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[4]~50                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[4]~49                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[4]~48                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[4]~47                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[4]~46                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[3]~45                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[3]~44                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[3]~43                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[3]~42                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[3]~41                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[2]~40                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[2]~39                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[2]~38                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[2]~37                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[2]~36                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[1]~35                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[1]~34                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[1]~33                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[1]~32                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[1]~31                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[0]~30                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[0]~29                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[0]~26                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[0]~23                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[0]~20                                                                     ; 1       ;
; fsmc_ctrl:u4|fsmc_db[15]~16                                                                    ; 1       ;
; fsmc_ctrl:u4|Equal0~3                                                                          ; 1       ;
; fsmc_ctrl:u4|address_reg[7]                                                                    ; 1       ;
; fsmc_ctrl:u4|address_reg[8]                                                                    ; 1       ;
; fsmc_ctrl:u4|address_reg[9]                                                                    ; 1       ;
; fsmc_ctrl:u4|address_reg[10]                                                                   ; 1       ;
; fsmc_ctrl:u4|Equal0~2                                                                          ; 1       ;
; fsmc_ctrl:u4|address_reg[11]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[12]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[13]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[14]                                                                   ; 1       ;
; fsmc_ctrl:u4|Equal0~1                                                                          ; 1       ;
; fsmc_ctrl:u4|address_reg[15]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[16]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[17]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[18]                                                                   ; 1       ;
; fsmc_ctrl:u4|Equal0~0                                                                          ; 1       ;
; fsmc_ctrl:u4|address_reg[19]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[20]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[21]                                                                   ; 1       ;
; fsmc_ctrl:u4|address_reg[22]                                                                   ; 1       ;
; rst:u2|rsn~1                                                                                   ; 1       ;
; rst:u2|rsn~0                                                                                   ; 1       ;
; adc:u5|ad_rst_cnt~1                                                                            ; 1       ;
; adc:u5|convb_cnt~1                                                                             ; 1       ;
; adc:u5|convb_cnt~0                                                                             ; 1       ;
; adc:u5|conva_cnt~1                                                                             ; 1       ;
; adc:u5|conva_cnt~0                                                                             ; 1       ;
; adc:u5|Selector2~2                                                                             ; 1       ;
; adc:u5|Selector2~1                                                                             ; 1       ;
; adc:u5|Equal3~1                                                                                ; 1       ;
; adc:u5|Equal3~0                                                                                ; 1       ;
; adc:u5|Selector2~0                                                                             ; 1       ;
; adc:u5|state[1]~1                                                                              ; 1       ;
; adc:u5|state[1]~0                                                                              ; 1       ;
; adc:u5|Selector0~1                                                                             ; 1       ;
; adc:u5|Selector0~0                                                                             ; 1       ;
; adc:u5|cs_cnt~2                                                                                ; 1       ;
; adc:u5|cs_cnt~1                                                                                ; 1       ;
; adc:u5|cs_cnt~0                                                                                ; 1       ;
; adc:u5|rd_low_cnt~1                                                                            ; 1       ;
; adc:u5|rd_low_cnt~0                                                                            ; 1       ;
; adc:u5|Selector4~2                                                                             ; 1       ;
; adc:u5|Selector4~1                                                                             ; 1       ;
; adc:u5|rd_high_cnt~0                                                                           ; 1       ;
; adc:u5|Selector5~1                                                                             ; 1       ;
; adc:u5|Selector5~0                                                                             ; 1       ;
; adc:u5|rd_cnt~1                                                                                ; 1       ;
; adc:u5|command.00000~0                                                                         ; 1       ;
; led:u3|counter~9                                                                               ; 1       ;
; led:u3|counter~8                                                                               ; 1       ;
; led:u3|counter~7                                                                               ; 1       ;
; led:u3|counter~6                                                                               ; 1       ;
; led:u3|counter~5                                                                               ; 1       ;
; led:u3|counter~4                                                                               ; 1       ;
; led:u3|Equal0~3                                                                                ; 1       ;
; led:u3|Equal0~2                                                                                ; 1       ;
; led:u3|Equal0~1                                                                                ; 1       ;
; led:u3|Equal0~0                                                                                ; 1       ;
; adc:u5|ad_rst_cnt~0                                                                            ; 1       ;
; adc:u5|Equal1~1                                                                                ; 1       ;
; adc:u5|Selector7~1                                                                             ; 1       ;
; adc:u5|Selector7~0                                                                             ; 1       ;
; led:u3|LessThan0~6                                                                             ; 1       ;
; led:u3|LessThan0~5                                                                             ; 1       ;
; led:u3|LessThan0~4                                                                             ; 1       ;
; led:u3|LessThan0~3                                                                             ; 1       ;
; led:u3|LessThan0~2                                                                             ; 1       ;
; led:u3|LessThan0~1                                                                             ; 1       ;
; led:u3|LessThan0~0                                                                             ; 1       ;
; adc:u5|convb_r                                                                                 ; 1       ;
; adc:u5|conva_r                                                                                 ; 1       ;
; adc:u5|cs_r                                                                                    ; 1       ;
; led:u3|led                                                                                     ; 1       ;
; adc:u5|Add10~22                                                                                ; 1       ;
; adc:u5|Add10~21                                                                                ; 1       ;
; adc:u5|Add10~20                                                                                ; 1       ;
; adc:u5|address[11]~37                                                                          ; 1       ;
; adc:u5|address[10]~36                                                                          ; 1       ;
; adc:u5|address[10]~35                                                                          ; 1       ;
; adc:u5|Add10~19                                                                                ; 1       ;
; adc:u5|Add10~18                                                                                ; 1       ;
; adc:u5|Add10~17                                                                                ; 1       ;
; adc:u5|Add10~16                                                                                ; 1       ;
; adc:u5|Add10~15                                                                                ; 1       ;
; adc:u5|Add10~14                                                                                ; 1       ;
; adc:u5|Add10~13                                                                                ; 1       ;
; adc:u5|Add10~12                                                                                ; 1       ;
; adc:u5|Add10~11                                                                                ; 1       ;
; adc:u5|Add10~10                                                                                ; 1       ;
; adc:u5|Add10~9                                                                                 ; 1       ;
; adc:u5|Add10~8                                                                                 ; 1       ;
; adc:u5|Add10~7                                                                                 ; 1       ;
; adc:u5|Add10~6                                                                                 ; 1       ;
; adc:u5|Add10~5                                                                                 ; 1       ;
; adc:u5|Add10~4                                                                                 ; 1       ;
; adc:u5|Add10~3                                                                                 ; 1       ;
; adc:u5|Add10~2                                                                                 ; 1       ;
; adc:u5|Add10~1                                                                                 ; 1       ;
; adc:u5|Add10~0                                                                                 ; 1       ;
; adc:u5|address[9]~34                                                                           ; 1       ;
; adc:u5|address[9]~33                                                                           ; 1       ;
; adc:u5|address[8]~32                                                                           ; 1       ;
; adc:u5|address[8]~31                                                                           ; 1       ;
; adc:u5|address[7]~30                                                                           ; 1       ;
; adc:u5|address[7]~29                                                                           ; 1       ;
; adc:u5|address[6]~28                                                                           ; 1       ;
; adc:u5|address[6]~27                                                                           ; 1       ;
; adc:u5|address[5]~26                                                                           ; 1       ;
; adc:u5|address[5]~25                                                                           ; 1       ;
; adc:u5|address[4]~24                                                                           ; 1       ;
; adc:u5|address[4]~23                                                                           ; 1       ;
; adc:u5|address[3]~22                                                                           ; 1       ;
; adc:u5|address[3]~21                                                                           ; 1       ;
; adc:u5|address[2]~20                                                                           ; 1       ;
; adc:u5|address[2]~19                                                                           ; 1       ;
; adc:u5|address[1]~18                                                                           ; 1       ;
; adc:u5|address[1]~17                                                                           ; 1       ;
; adc:u5|address[0]~14                                                                           ; 1       ;
; adc:u5|address[0]~13                                                                           ; 1       ;
; rst:u2|Add0~14                                                                                 ; 1       ;
; rst:u2|Add0~13                                                                                 ; 1       ;
; rst:u2|Add0~12                                                                                 ; 1       ;
; rst:u2|Add0~11                                                                                 ; 1       ;
; rst:u2|Add0~10                                                                                 ; 1       ;
; rst:u2|Add0~9                                                                                  ; 1       ;
; rst:u2|Add0~8                                                                                  ; 1       ;
; rst:u2|Add0~7                                                                                  ; 1       ;
; rst:u2|Add0~6                                                                                  ; 1       ;
; rst:u2|Add0~5                                                                                  ; 1       ;
; rst:u2|Add0~4                                                                                  ; 1       ;
; rst:u2|Add0~3                                                                                  ; 1       ;
; rst:u2|Add0~2                                                                                  ; 1       ;
; rst:u2|Add0~1                                                                                  ; 1       ;
; rst:u2|Add0~0                                                                                  ; 1       ;
; adc:u5|Add3~18                                                                                 ; 1       ;
; adc:u5|Add3~17                                                                                 ; 1       ;
; adc:u5|Add3~16                                                                                 ; 1       ;
; adc:u5|Add3~15                                                                                 ; 1       ;
; adc:u5|Add3~14                                                                                 ; 1       ;
; adc:u5|Add3~13                                                                                 ; 1       ;
; adc:u5|Add3~12                                                                                 ; 1       ;
; adc:u5|Add3~11                                                                                 ; 1       ;
; adc:u5|Add3~10                                                                                 ; 1       ;
; adc:u5|Add3~9                                                                                  ; 1       ;
; adc:u5|Add3~8                                                                                  ; 1       ;
; adc:u5|Add3~7                                                                                  ; 1       ;
; adc:u5|Add3~6                                                                                  ; 1       ;
; adc:u5|Add3~5                                                                                  ; 1       ;
; adc:u5|Add3~4                                                                                  ; 1       ;
; adc:u5|Add3~3                                                                                  ; 1       ;
; adc:u5|Add3~2                                                                                  ; 1       ;
; adc:u5|Add3~1                                                                                  ; 1       ;
; adc:u5|Add3~0                                                                                  ; 1       ;
; adc:u5|Add5~8                                                                                  ; 1       ;
; adc:u5|Add5~7                                                                                  ; 1       ;
; adc:u5|Add5~6                                                                                  ; 1       ;
; adc:u5|Add5~5                                                                                  ; 1       ;
; adc:u5|Add5~4                                                                                  ; 1       ;
; adc:u5|Add5~3                                                                                  ; 1       ;
; adc:u5|Add5~2                                                                                  ; 1       ;
; adc:u5|Add5~1                                                                                  ; 1       ;
; adc:u5|Add5~0                                                                                  ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[15]        ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[14]        ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[13]        ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[12]        ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[11]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[10]        ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[9]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[8]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[7]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[6]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[5]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[4]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[3]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[2]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[1]         ; 1       ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|q_b[0]         ; 1       ;
; adc:u5|Add2~8                                                                                  ; 1       ;
; adc:u5|Add2~7                                                                                  ; 1       ;
; adc:u5|Add2~6                                                                                  ; 1       ;
; adc:u5|Add2~5                                                                                  ; 1       ;
; adc:u5|Add2~4                                                                                  ; 1       ;
; adc:u5|Add2~3                                                                                  ; 1       ;
; adc:u5|Add2~2                                                                                  ; 1       ;
; adc:u5|Add2~1                                                                                  ; 1       ;
; adc:u5|Add2~0                                                                                  ; 1       ;
; adc:u5|Add1~8                                                                                  ; 1       ;
; adc:u5|Add1~7                                                                                  ; 1       ;
; adc:u5|Add1~6                                                                                  ; 1       ;
; adc:u5|Add1~5                                                                                  ; 1       ;
; adc:u5|Add1~4                                                                                  ; 1       ;
; adc:u5|Add1~3                                                                                  ; 1       ;
; adc:u5|Add1~2                                                                                  ; 1       ;
; adc:u5|Add1~1                                                                                  ; 1       ;
; adc:u5|Add1~0                                                                                  ; 1       ;
; adc:u5|Add4~14                                                                                 ; 1       ;
; adc:u5|Add4~13                                                                                 ; 1       ;
; adc:u5|Add4~12                                                                                 ; 1       ;
; adc:u5|Add4~11                                                                                 ; 1       ;
; adc:u5|Add4~10                                                                                 ; 1       ;
; adc:u5|Add4~9                                                                                  ; 1       ;
; adc:u5|Add4~8                                                                                  ; 1       ;
; adc:u5|Add4~7                                                                                  ; 1       ;
; adc:u5|Add4~6                                                                                  ; 1       ;
; adc:u5|Add4~5                                                                                  ; 1       ;
; adc:u5|Add4~4                                                                                  ; 1       ;
; adc:u5|Add4~3                                                                                  ; 1       ;
; adc:u5|Add4~2                                                                                  ; 1       ;
; adc:u5|Add4~1                                                                                  ; 1       ;
; adc:u5|Add4~0                                                                                  ; 1       ;
; adc:u5|Add6~8                                                                                  ; 1       ;
; adc:u5|Add6~7                                                                                  ; 1       ;
; adc:u5|Add6~6                                                                                  ; 1       ;
; adc:u5|Add6~5                                                                                  ; 1       ;
; adc:u5|Add6~4                                                                                  ; 1       ;
; adc:u5|Add6~3                                                                                  ; 1       ;
; adc:u5|Add6~2                                                                                  ; 1       ;
; adc:u5|Add6~1                                                                                  ; 1       ;
; adc:u5|Add6~0                                                                                  ; 1       ;
; adc:u5|Add8~8                                                                                  ; 1       ;
; adc:u5|Add8~7                                                                                  ; 1       ;
; adc:u5|Add8~6                                                                                  ; 1       ;
; adc:u5|Add8~5                                                                                  ; 1       ;
; adc:u5|Add8~4                                                                                  ; 1       ;
; adc:u5|Add8~3                                                                                  ; 1       ;
; adc:u5|Add8~2                                                                                  ; 1       ;
; adc:u5|Add8~1                                                                                  ; 1       ;
; adc:u5|Add8~0                                                                                  ; 1       ;
; adc:u5|Add7~8                                                                                  ; 1       ;
; adc:u5|Add7~7                                                                                  ; 1       ;
; adc:u5|Add7~6                                                                                  ; 1       ;
; adc:u5|Add7~5                                                                                  ; 1       ;
; adc:u5|Add7~4                                                                                  ; 1       ;
; adc:u5|Add7~3                                                                                  ; 1       ;
; adc:u5|Add7~2                                                                                  ; 1       ;
; adc:u5|Add7~1                                                                                  ; 1       ;
; adc:u5|Add7~0                                                                                  ; 1       ;
; led:u3|Add0~46                                                                                 ; 1       ;
; led:u3|Add0~45                                                                                 ; 1       ;
; led:u3|Add0~44                                                                                 ; 1       ;
; led:u3|Add0~43                                                                                 ; 1       ;
; led:u3|Add0~42                                                                                 ; 1       ;
; led:u3|Add0~41                                                                                 ; 1       ;
; led:u3|Add0~40                                                                                 ; 1       ;
; led:u3|Add0~39                                                                                 ; 1       ;
; led:u3|Add0~38                                                                                 ; 1       ;
; led:u3|Add0~37                                                                                 ; 1       ;
; led:u3|Add0~36                                                                                 ; 1       ;
; led:u3|Add0~35                                                                                 ; 1       ;
; led:u3|Add0~34                                                                                 ; 1       ;
; led:u3|Add0~33                                                                                 ; 1       ;
; led:u3|Add0~32                                                                                 ; 1       ;
; led:u3|Add0~31                                                                                 ; 1       ;
; led:u3|Add0~30                                                                                 ; 1       ;
; led:u3|Add0~29                                                                                 ; 1       ;
; led:u3|Add0~28                                                                                 ; 1       ;
; led:u3|Add0~27                                                                                 ; 1       ;
; led:u3|Add0~26                                                                                 ; 1       ;
; led:u3|Add0~25                                                                                 ; 1       ;
; led:u3|Add0~24                                                                                 ; 1       ;
; led:u3|Add0~23                                                                                 ; 1       ;
; led:u3|Add0~22                                                                                 ; 1       ;
; led:u3|Add0~21                                                                                 ; 1       ;
; led:u3|Add0~20                                                                                 ; 1       ;
; led:u3|Add0~19                                                                                 ; 1       ;
; led:u3|Add0~18                                                                                 ; 1       ;
; led:u3|Add0~17                                                                                 ; 1       ;
; led:u3|Add0~16                                                                                 ; 1       ;
; led:u3|Add0~15                                                                                 ; 1       ;
; led:u3|Add0~14                                                                                 ; 1       ;
; led:u3|Add0~13                                                                                 ; 1       ;
; led:u3|Add0~12                                                                                 ; 1       ;
; led:u3|Add0~11                                                                                 ; 1       ;
; led:u3|Add0~10                                                                                 ; 1       ;
; led:u3|Add0~9                                                                                  ; 1       ;
; led:u3|Add0~8                                                                                  ; 1       ;
; led:u3|Add0~7                                                                                  ; 1       ;
; led:u3|Add0~6                                                                                  ; 1       ;
; led:u3|Add0~5                                                                                  ; 1       ;
; led:u3|Add0~4                                                                                  ; 1       ;
; led:u3|Add0~3                                                                                  ; 1       ;
; led:u3|Add0~2                                                                                  ; 1       ;
; led:u3|Add0~1                                                                                  ; 1       ;
; led:u3|Add0~0                                                                                  ; 1       ;
; adc:u5|Add0~8                                                                                  ; 1       ;
; adc:u5|Add0~7                                                                                  ; 1       ;
; adc:u5|Add0~6                                                                                  ; 1       ;
; adc:u5|Add0~5                                                                                  ; 1       ;
; adc:u5|Add0~4                                                                                  ; 1       ;
; adc:u5|Add0~3                                                                                  ; 1       ;
; adc:u5|Add0~2                                                                                  ; 1       ;
; adc:u5|Add0~1                                                                                  ; 1       ;
; adc:u5|Add0~0                                                                                  ; 1       ;
; my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|wire_pll1_fbout                 ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                       ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 14   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 14   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u3|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 14   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u4|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 14   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 14   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u6|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 14   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 15   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0, M9K_X25_Y28_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 15   ; None ; M9K_X25_Y22_N0, M9K_X13_Y28_N0, M9K_X13_Y27_N0, M9K_X13_Y21_N0, M9K_X25_Y24_N0, M9K_X25_Y25_N0, M9K_X25_Y26_N0, M9K_X13_Y26_N0, M9K_X25_Y23_N0, M9K_X25_Y27_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0, M9K_X25_Y28_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,169 / 47,787 ( 2 % ) ;
; C16 interconnects     ; 33 / 1,804 ( 2 % )     ;
; C4 interconnects      ; 661 / 31,272 ( 2 % )   ;
; Direct links          ; 95 / 47,787 ( < 1 % )  ;
; Global clocks         ; 6 / 20 ( 30 % )        ;
; Local interconnects   ; 210 / 15,408 ( 1 % )   ;
; R24 interconnects     ; 62 / 1,775 ( 3 % )     ;
; R4 interconnects      ; 1,065 / 41,310 ( 3 % ) ;
+-----------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 5.80) ; Number of LABs  (Total = 82) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 17                           ;
; 2                                          ; 16                           ;
; 3                                          ; 10                           ;
; 4                                          ; 3                            ;
; 5                                          ; 8                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 1                            ;
; 9                                          ; 3                            ;
; 10                                         ; 2                            ;
; 11                                         ; 3                            ;
; 12                                         ; 3                            ;
; 13                                         ; 0                            ;
; 14                                         ; 2                            ;
; 15                                         ; 2                            ;
; 16                                         ; 9                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 82) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 65                           ;
; 1 Clock                            ; 65                           ;
; 1 Clock enable                     ; 19                           ;
; 2 Async. clears                    ; 3                            ;
; 2 Clock enables                    ; 35                           ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.66) ; Number of LABs  (Total = 82) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 9                            ;
; 2                                           ; 11                           ;
; 3                                           ; 6                            ;
; 4                                           ; 15                           ;
; 5                                           ; 6                            ;
; 6                                           ; 2                            ;
; 7                                           ; 4                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 2                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 2                            ;
; 23                                          ; 2                            ;
; 24                                          ; 0                            ;
; 25                                          ; 1                            ;
; 26                                          ; 3                            ;
; 27                                          ; 1                            ;
; 28                                          ; 2                            ;
; 29                                          ; 0                            ;
; 30                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 3.95) ; Number of LABs  (Total = 82) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 20                           ;
; 2                                               ; 17                           ;
; 3                                               ; 14                           ;
; 4                                               ; 6                            ;
; 5                                               ; 8                            ;
; 6                                               ; 1                            ;
; 7                                               ; 4                            ;
; 8                                               ; 1                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.68) ; Number of LABs  (Total = 82) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 18                           ;
; 5                                           ; 8                            ;
; 6                                           ; 12                           ;
; 7                                           ; 5                            ;
; 8                                           ; 5                            ;
; 9                                           ; 7                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 3                            ;
; 14                                          ; 3                            ;
; 15                                          ; 2                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 1                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
; 28                                          ; 2                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 0                            ;
; 33                                          ; 0                            ;
; 34                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 55           ; 1            ; 55           ; 0            ; 0            ; 57        ; 55           ; 0            ; 57        ; 57        ; 0            ; 26           ; 0            ; 0            ; 47           ; 0            ; 26           ; 47           ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 57        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 56           ; 2            ; 57           ; 57           ; 0         ; 2            ; 57           ; 0         ; 0         ; 57           ; 31           ; 57           ; 57           ; 10           ; 57           ; 31           ; 10           ; 57           ; 57           ; 57           ; 31           ; 57           ; 57           ; 57           ; 57           ; 57           ; 0         ; 57           ; 57           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; fpga_ledb          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_clk           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_sig             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; conva              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; convb              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_rst             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pange              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; os[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; os[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; os[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_db[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_25m            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; busy               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_nadv          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_ab[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_rd            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_cs            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_wr            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                             ;
+----------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                                ; Destination Clock(s) ; Delay Added in ns ;
+----------------------------------------------------------------+----------------------+-------------------+
; adc:u5|rd                                                      ; busy                 ; 49.8              ;
; u1|altpll_component|auto_generated|pll1|clk[1]                 ; adc:u5|rd            ; 41.5              ;
; u1|altpll_component|auto_generated|pll1|clk[1],clk_25m,fsmc_cs ; fsmc_cs              ; 19.3              ;
; fsmc_nadv                                                      ; fsmc_cs              ; 10.9              ;
+----------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                              ; Destination Register                                                                                             ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; rst:u2|cnt_rst[0]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 2.096             ;
; rst:u2|cnt_rst[5]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 2.036             ;
; rst:u2|cnt_rst[3]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 2.030             ;
; rst:u2|cnt_rst[4]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 2.030             ;
; rst:u2|cnt_rst[2]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 2.029             ;
; rst:u2|cnt_rst[1]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 1.938             ;
; adc:u5|read_start_r2                                                                         ; adc:u5|rden_r~_emulated                                                                                          ; 1.914             ;
; adc:u5|read_start_r3                                                                         ; adc:u5|rden_r~_emulated                                                                                          ; 1.871             ;
; adc:u5|rden_r~1                                                                              ; adc:u5|rden_r~_emulated                                                                                          ; 1.839             ;
; adc:u5|rden_r~_emulated                                                                      ; adc:u5|rden_r~_emulated                                                                                          ; 1.839             ;
; rst:u2|cnt_rst[6]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 1.839             ;
; rst:u2|cnt_rst[7]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; 1.839             ;
; adc:u5|rd_cnt[1]                                                                             ; adc:u5|vin_db5[15]                                                                                               ; 1.502             ;
; adc:u5|rd_cnt[0]                                                                             ; adc:u5|vin_db5[15]                                                                                               ; 1.460             ;
; adc:u5|rd_cnt[4]                                                                             ; adc:u5|vin_db5[15]                                                                                               ; 1.299             ;
; adc:u5|rd_cnt[2]                                                                             ; adc:u5|vin_db5[15]                                                                                               ; 1.299             ;
; adc:u5|rd_cnt[3]                                                                             ; adc:u5|vin_db5[15]                                                                                               ; 1.299             ;
; fsmc_ctrl:u4|address_reg[5]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 1.149             ;
; fsmc_ctrl:u4|address_reg[1]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 1.146             ;
; fsmc_ctrl:u4|address_reg[4]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 1.090             ;
; fsmc_ctrl:u4|address_reg[2]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 1.087             ;
; fsmc_ctrl:u4|address_reg[6]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 1.079             ;
; fsmc_ctrl:u4|address_reg[3]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 1.078             ;
; fsmc_ctrl:u4|address_reg[0]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.927             ;
; adc:u5|sample_start_r1                                                                       ; adc:u5|address[0]                                                                                                ; 0.593             ;
; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u5|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.388             ;
; adc:u5|sample_start_r3                                                                       ; adc:u5|address[0]                                                                                                ; 0.310             ;
; fsmc_ctrl:u4|address_reg[16]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.278             ;
; fsmc_ctrl:u4|address_reg[17]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.266             ;
; fsmc_ctrl:u4|address_reg[15]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.264             ;
; fsmc_ctrl:u4|address_reg[20]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.204             ;
; fsmc_ctrl:u4|address_reg[21]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.187             ;
; fsmc_ctrl:u4|address_reg[19]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.186             ;
; fsmc_ctrl:u4|address_reg[9]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.186             ;
; fsmc_ctrl:u4|address_reg[12]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.182             ;
; fsmc_ctrl:u4|address_reg[10]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.181             ;
; fsmc_ctrl:u4|address_reg[8]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.179             ;
; fsmc_ctrl:u4|address_reg[18]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.173             ;
; fsmc_ctrl:u4|address_reg[11]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.173             ;
; fsmc_ctrl:u4|address_reg[13]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.151             ;
; fsmc_ctrl:u4|address_reg[22]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.119             ;
; fsmc_ctrl:u4|address_reg[14]                                                                 ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.110             ;
; fsmc_ctrl:u4|address_reg[7]                                                                  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; 0.109             ;
; fsmc_nadv                                                                                    ; fsmc_ctrl:u4|address_reg[0]                                                                                      ; 0.099             ;
+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 44 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE15F23C8 for design "adm_7606"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 57 total pins
    Info (169086): Pin fsmc_clk not assigned to an exact location on the device
    Info (169086): Pin fsmc_ab[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adm_7606.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_25m~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node my_pll:u1|altpll:altpll_component|my_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node fsmc_ctrl:u4|read_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fsmc_ctrl:u4|fsmc_db[15]~16
Info (176353): Automatically promoted node adc:u5|rd 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node adc:u5|Selector7~1
        Info (176357): Destination node rd_sig~output
Info (176353): Automatically promoted node fsmc_ctrl:u4|wrn 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst:u2|rsn~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node adc:u5|address[11]~12
        Info (176357): Destination node adc:u5|rden_r~2
        Info (176357): Destination node adc:u5|ram_rdaddress_r[11]~0
        Info (176357): Destination node adc:u5|rden_r~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 1 registers into blocks of type I/O Input Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 2 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 22 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 13 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 13 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  38 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/gingko/Desktop/iCore4/fpga/output_files/adm_7606.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5419 megabytes
    Info: Processing ended: Sat Dec 26 09:34:59 2020
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/gingko/Desktop/iCore4/fpga/output_files/adm_7606.fit.smsg.


