TimeQuest Timing Analyzer report for cpu_nuevo
Tue Feb 20 18:24:06 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.escribir_data'
 12. Slow Model Setup: 'control[0]'
 13. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 14. Slow Model Setup: 'estadoSiguiente.escribir_status'
 15. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 16. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 17. Slow Model Setup: 'estadoSiguiente.escribir_salida'
 18. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 19. Slow Model Setup: 'estadoSiguiente.desactivar_salida'
 20. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 21. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 22. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 23. Slow Model Hold: 'control[0]'
 24. Slow Model Hold: 'estadoSiguiente.desactivar_salida'
 25. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 26. Slow Model Hold: 'estadoSiguiente.escribir_salida'
 27. Slow Model Hold: 'estadoSiguiente.escribir_data'
 28. Slow Model Hold: 'estadoSiguiente.escribir_status'
 29. Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'
 30. Slow Model Recovery: 'estadoSiguiente.desactivar_salida'
 31. Slow Model Recovery: 'estadoSiguiente.espera'
 32. Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'
 33. Slow Model Removal: 'estadoSiguiente.activar_carga_alu'
 34. Slow Model Removal: 'estadoSiguiente.espera'
 35. Slow Model Removal: 'estadoSiguiente.activar_leer_pc'
 36. Slow Model Removal: 'estadoSiguiente.desactivar_salida'
 37. Slow Model Minimum Pulse Width: 'control[0]'
 38. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 39. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 40. Slow Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 44. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 45. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'
 46. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 47. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 48. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Fast Model Setup Summary
 54. Fast Model Hold Summary
 55. Fast Model Recovery Summary
 56. Fast Model Removal Summary
 57. Fast Model Minimum Pulse Width Summary
 58. Fast Model Setup: 'estadoSiguiente.escribir_data'
 59. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 60. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 61. Fast Model Setup: 'estadoSiguiente.escribir_status'
 62. Fast Model Setup: 'control[0]'
 63. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 64. Fast Model Setup: 'estadoSiguiente.escribir_salida'
 65. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 66. Fast Model Setup: 'estadoSiguiente.desactivar_salida'
 67. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 68. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 69. Fast Model Hold: 'control[0]'
 70. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 71. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 72. Fast Model Hold: 'estadoSiguiente.desactivar_salida'
 73. Fast Model Hold: 'estadoSiguiente.escribir_salida'
 74. Fast Model Hold: 'estadoSiguiente.escribir_data'
 75. Fast Model Hold: 'estadoSiguiente.escribir_status'
 76. Fast Model Recovery: 'estadoSiguiente.desactivar_salida'
 77. Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'
 78. Fast Model Recovery: 'estadoSiguiente.espera'
 79. Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'
 80. Fast Model Removal: 'estadoSiguiente.espera'
 81. Fast Model Removal: 'estadoSiguiente.activar_carga_alu'
 82. Fast Model Removal: 'estadoSiguiente.activar_leer_pc'
 83. Fast Model Removal: 'estadoSiguiente.desactivar_salida'
 84. Fast Model Minimum Pulse Width: 'control[0]'
 85. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 86. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 87. Fast Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'
 88. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 89. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 90. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 91. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 92. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'
 93. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 94. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
 95. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Multicorner Timing Analysis Summary
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; estadoSiguiente.activar_carga_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_carga_alu } ;
; estadoSiguiente.activar_leer_pc   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_pc }   ;
; estadoSiguiente.desactivar_salida ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.desactivar_salida } ;
; estadoSiguiente.escribir_data     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_data }     ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_op2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.escribir_salida   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_salida }   ;
; estadoSiguiente.escribir_status   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_status }   ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
; estadoSiguiente.incrementar_pc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc }    ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                 ;
+------------+-----------------+--------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                    ;
+------------+-----------------+--------------------------------+-------------------------+
; INF MHz    ; 128.63 MHz      ; estadoSiguiente.escribir_op1   ; limit due to hold check ;
; INF MHz    ; 159.64 MHz      ; estadoSiguiente.escribir_op2   ; limit due to hold check ;
; INF MHz    ; 154.85 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check ;
; 147.38 MHz ; 147.38 MHz      ; control[0]                     ;                         ;
; 327.65 MHz ; 327.65 MHz      ; estadoSiguiente.escribir_ram   ;                         ;
+------------+-----------------+--------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_data     ; -7.908 ; -59.993       ;
; control[0]                        ; -5.785 ; -432.867      ;
; estadoSiguiente.escribir_op2      ; -4.235 ; -42.913       ;
; estadoSiguiente.escribir_status   ; -3.988 ; -7.530        ;
; estadoSiguiente.escribir_op1      ; -3.922 ; -41.977       ;
; estadoSiguiente.escribir_ram      ; -3.867 ; -20.653       ;
; estadoSiguiente.escribir_salida   ; -2.723 ; -16.560       ;
; estadoSiguiente.incrementar_pc    ; -2.624 ; -14.424       ;
; estadoSiguiente.desactivar_salida ; 0.342  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1      ; -3.887 ; -28.240       ;
; estadoSiguiente.escribir_op2      ; -3.574 ; -25.736       ;
; estadoSiguiente.incrementar_pc    ; -3.229 ; -16.211       ;
; control[0]                        ; -1.916 ; -19.097       ;
; estadoSiguiente.desactivar_salida ; -1.201 ; -9.497        ;
; estadoSiguiente.escribir_ram      ; -0.961 ; -4.109        ;
; estadoSiguiente.escribir_salida   ; 0.789  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 2.531  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 3.139  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_pc   ; -6.084 ; -6.084        ;
; estadoSiguiente.desactivar_salida ; -5.832 ; -5.832        ;
; estadoSiguiente.espera            ; -5.218 ; -21.442       ;
; estadoSiguiente.activar_carga_alu ; -4.140 ; -4.140        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; estadoSiguiente.activar_carga_alu ; 0.071 ; 0.000         ;
; estadoSiguiente.espera            ; 0.074 ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.269 ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.681 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -391.235      ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -7.908 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 6.627      ;
; -7.908 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 6.627      ;
; -7.908 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 6.627      ;
; -7.908 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 6.627      ;
; -7.908 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 6.627      ;
; -7.908 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.414     ; 6.627      ;
; -7.647 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.339     ; 6.401      ;
; -7.647 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.339     ; 6.401      ;
; -7.647 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.339     ; 6.401      ;
; -7.647 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.339     ; 6.401      ;
; -7.647 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.339     ; 6.401      ;
; -7.647 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.339     ; 6.401      ;
; -7.573 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.371      ;
; -7.573 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.371      ;
; -7.573 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.371      ;
; -7.573 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.371      ;
; -7.573 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.371      ;
; -7.573 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.371      ;
; -7.463 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.218      ;
; -7.463 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.218      ;
; -7.463 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.218      ;
; -7.463 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.218      ;
; -7.463 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.218      ;
; -7.463 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.218      ;
; -7.459 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 6.265      ;
; -7.459 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 6.265      ;
; -7.459 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 6.265      ;
; -7.459 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 6.265      ;
; -7.459 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 6.265      ;
; -7.459 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 6.265      ;
; -7.453 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.251      ;
; -7.453 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.251      ;
; -7.453 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.251      ;
; -7.453 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.251      ;
; -7.453 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.251      ;
; -7.453 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 6.251      ;
; -7.287 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.558     ; 6.030      ;
; -7.287 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.558     ; 6.030      ;
; -7.287 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.558     ; 6.030      ;
; -7.287 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.558     ; 6.030      ;
; -7.287 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.558     ; 6.030      ;
; -7.287 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.558     ; 6.030      ;
; -7.203 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.007      ;
; -7.203 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.007      ;
; -7.203 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.007      ;
; -7.203 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.007      ;
; -7.203 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.007      ;
; -7.203 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 6.007      ;
; -4.566 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.204     ; 3.508      ;
; -4.232 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.272     ; 3.093      ;
; -4.059 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.416     ; 2.944      ;
; -3.879 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.196     ; 2.776      ;
; -3.852 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.197     ; 2.748      ;
; -3.842 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.201     ; 2.782      ;
; -3.828 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.196     ; 2.774      ;
; -3.824 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.198     ; 2.772      ;
; -3.820 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.279     ; 2.674      ;
; -3.804 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.201     ; 2.744      ;
; -3.690 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.208     ; 2.623      ;
; -3.666 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.202     ; 2.606      ;
; -3.539 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.423     ; 2.417      ;
; -3.458 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.203     ; 2.348      ;
; -3.249 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.207     ; 2.183      ;
; -2.938 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.204     ; 1.827      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                              ;
+--------+-----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.785 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.829      ;
; -5.636 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.680      ;
; -5.627 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 6.670      ;
; -5.543 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.583      ;
; -5.478 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 6.521      ;
; -5.394 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.434      ;
; -5.333 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 6.370      ;
; -5.333 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.377      ;
; -5.311 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.355      ;
; -5.184 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 6.221      ;
; -5.173 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.217      ;
; -5.140 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.184      ;
; -5.112 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 6.155      ;
; -5.069 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.109      ;
; -4.962 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 6.006      ;
; -4.931 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.971      ;
; -4.898 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.938      ;
; -4.883 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.921      ;
; -4.874 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.918      ;
; -4.869 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.908      ;
; -4.861 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.906      ;
; -4.824 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.868      ;
; -4.818 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.855      ;
; -4.792 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.836      ;
; -4.782 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.826      ;
; -4.739 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.778      ;
; -4.738 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.778      ;
; -4.732 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.773      ;
; -4.725 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.769      ;
; -4.720 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.759      ;
; -4.709 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.749      ;
; -4.680 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.717      ;
; -4.669 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.709      ;
; -4.659 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.698      ;
; -4.609 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.653      ;
; -4.590 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.007     ; 5.623      ;
; -4.582 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.625      ;
; -4.568 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.608      ;
; -4.538 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.582      ;
; -4.514 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.551      ;
; -4.499 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[1]    ; control[0]   ; control[0]  ; 1.000        ; -0.986     ; 4.553      ;
; -4.499 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[2]    ; control[0]   ; control[0]  ; 1.000        ; -0.986     ; 4.553      ;
; -4.492 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.536      ;
; -4.486 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.526      ;
; -4.445 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.480      ;
; -4.443 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.483      ;
; -4.439 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.475      ;
; -4.426 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.465      ;
; -4.400 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.444      ;
; -4.380 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.420      ;
; -4.369 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.413      ;
; -4.362 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.393      ;
; -4.349 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.393      ;
; -4.328 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.367      ;
; -4.316 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.354      ;
; -4.308 ; codigo_operacion_alu[2]                 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.346      ;
; -4.298 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.338      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[0] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[7] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[6] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[5] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[4] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[3] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[2] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[1] ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 5.321      ;
; -4.291 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[0]    ; control[0]   ; control[0]  ; 1.000        ; -0.987     ; 4.344      ;
; -4.291 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[3]    ; control[0]   ; control[0]  ; 1.000        ; -0.987     ; 4.344      ;
; -4.291 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[4]    ; control[0]   ; control[0]  ; 1.000        ; -0.987     ; 4.344      ;
; -4.291 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[5]    ; control[0]   ; control[0]  ; 1.000        ; -0.987     ; 4.344      ;
; -4.291 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[6]    ; control[0]   ; control[0]  ; 1.000        ; -0.987     ; 4.344      ;
; -4.291 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[7]    ; control[0]   ; control[0]  ; 1.000        ; -0.987     ; 4.344      ;
; -4.262 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.306      ;
; -4.239 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.284      ;
; -4.229 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.273      ;
; -4.228 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.007     ; 5.261      ;
; -4.221 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.265      ;
; -4.220 ; codigo_operacion_alu[2]                 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.007     ; 5.253      ;
; -4.201 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.237      ;
; -4.180 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.220      ;
; -4.174 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.214      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[7] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[6] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[5] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[4] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[3] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[2] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[1] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.146 ; estadoSiguiente.activar_leer_resultado  ; registro8b:r_resultado|registro[0] ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.191      ;
; -4.140 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.179      ;
; -4.116 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.154      ;
; -4.114 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.157      ;
; -4.106 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.151      ;
; -4.087 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.122      ;
; -4.081 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[0]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.124      ;
; -4.071 ; codigo_operacion_alu[2]                 ; alu:modulo_alu|resultado[0]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.108      ;
; -4.065 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.007     ; 5.098      ;
; -4.056 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.092      ;
; -4.056 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.101      ;
; -4.046 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[0]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.090      ;
; -4.043 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.083      ;
+--------+-----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -4.235 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.786      ;
; -4.235 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.786      ;
; -4.235 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.786      ;
; -4.235 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.786      ;
; -4.235 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.786      ;
; -4.235 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.786      ;
; -4.186 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.785      ;
; -4.186 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.785      ;
; -4.186 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.785      ;
; -4.186 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.785      ;
; -4.186 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.785      ;
; -4.186 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.785      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.783      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.783      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.783      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.783      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.783      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.477      ; 5.783      ;
; -4.014 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.612      ;
; -4.014 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.612      ;
; -4.014 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.612      ;
; -4.014 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.612      ;
; -4.014 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.612      ;
; -4.014 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.612      ;
; -3.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.599      ;
; -3.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.599      ;
; -3.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.599      ;
; -3.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.599      ;
; -3.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.599      ;
; -3.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.599      ;
; -3.921 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.697      ; 5.475      ;
; -3.921 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.697      ; 5.475      ;
; -3.921 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.697      ; 5.475      ;
; -3.921 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.697      ; 5.475      ;
; -3.921 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.697      ; 5.475      ;
; -3.921 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.697      ; 5.475      ;
; -3.797 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.777      ; 5.465      ;
; -3.797 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.777      ; 5.465      ;
; -3.797 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.777      ; 5.465      ;
; -3.797 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.777      ; 5.465      ;
; -3.797 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.777      ; 5.465      ;
; -3.797 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.777      ; 5.465      ;
; -3.782 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.429      ;
; -3.782 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.429      ;
; -3.782 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.429      ;
; -3.782 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.429      ;
; -3.782 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.429      ;
; -3.782 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.506      ; 5.429      ;
; -1.580 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.575      ; 1.248      ;
; -1.474 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.350      ; 1.124      ;
; -1.474 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.349      ; 1.123      ;
; -1.289 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.572      ; 0.953      ;
; -1.289 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 0.954      ;
; -1.284 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.576      ; 0.952      ;
; -1.239 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.576      ; 0.956      ;
; -1.237 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 0.952      ;
; 1.716  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.594      ; 3.039      ;
; 1.827  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.674      ; 3.042      ;
; 1.842  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.594      ; 2.913      ;
; 1.848  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.403      ; 2.951      ;
; 1.887  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.374      ; 2.865      ;
; 1.935  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.403      ; 2.913      ;
; 1.956  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.374      ; 2.844      ;
; 1.957  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.674      ; 2.912      ;
; 1.959  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.374      ; 2.865      ;
; 2.210  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.374      ; 2.542      ;
; 2.216  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.594      ; 3.039      ;
; 2.241  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.403      ; 2.558      ;
; 2.273  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.403      ; 2.575      ;
; 2.281  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.374      ; 2.519      ;
; 2.286  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.374      ; 2.538      ;
; 2.327  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.674      ; 3.042      ;
; 2.342  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.594      ; 2.913      ;
; 2.348  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.403      ; 2.951      ;
; 2.387  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.374      ; 2.865      ;
; 2.435  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.403      ; 2.913      ;
; 2.456  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.374      ; 2.844      ;
; 2.457  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.674      ; 2.912      ;
; 2.459  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.374      ; 2.865      ;
; 2.668  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.403      ; 2.180      ;
; 2.710  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.374      ; 2.542      ;
; 2.715  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.403      ; 2.133      ;
; 2.741  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.403      ; 2.558      ;
; 2.773  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.403      ; 2.575      ;
; 2.781  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.374      ; 2.519      ;
; 2.786  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.374      ; 2.538      ;
; 3.168  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.403      ; 2.180      ;
; 3.215  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.403      ; 2.133      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -3.988 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.701     ; 1.150      ;
; -3.542 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.705     ; 0.934      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.922 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.786      ;
; -3.922 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.786      ;
; -3.922 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.786      ;
; -3.922 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.786      ;
; -3.922 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.786      ;
; -3.922 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.786      ;
; -3.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.785      ;
; -3.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.785      ;
; -3.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.785      ;
; -3.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.785      ;
; -3.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.785      ;
; -3.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.785      ;
; -3.847 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.783      ;
; -3.847 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.783      ;
; -3.847 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.783      ;
; -3.847 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.783      ;
; -3.847 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.783      ;
; -3.847 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.790      ; 5.783      ;
; -3.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.612      ;
; -3.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.612      ;
; -3.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.612      ;
; -3.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.612      ;
; -3.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.612      ;
; -3.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.612      ;
; -3.639 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.599      ;
; -3.639 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.599      ;
; -3.639 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.599      ;
; -3.639 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.599      ;
; -3.639 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.599      ;
; -3.639 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.599      ;
; -3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.010      ; 5.475      ;
; -3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.010      ; 5.475      ;
; -3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.010      ; 5.475      ;
; -3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.010      ; 5.475      ;
; -3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.010      ; 5.475      ;
; -3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.010      ; 5.475      ;
; -3.484 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.090      ; 5.465      ;
; -3.484 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.090      ; 5.465      ;
; -3.484 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.090      ; 5.465      ;
; -3.484 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.090      ; 5.465      ;
; -3.484 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.090      ; 5.465      ;
; -3.484 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.090      ; 5.465      ;
; -3.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.429      ;
; -3.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.429      ;
; -3.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.429      ;
; -3.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.429      ;
; -3.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.429      ;
; -3.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.819      ; 5.429      ;
; -1.769 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.351      ; 1.421      ;
; -1.650 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.504      ; 1.252      ;
; -1.591 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 1.260      ;
; -1.589 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.575      ; 1.261      ;
; -1.540 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.573      ; 1.259      ;
; -1.533 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.577      ; 1.252      ;
; -1.529 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.503      ; 1.173      ;
; -1.233 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.574      ; 0.948      ;
; 2.029  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.907      ; 3.039      ;
; 2.140  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.987      ; 3.042      ;
; 2.155  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.907      ; 2.913      ;
; 2.161  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.716      ; 2.951      ;
; 2.200  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.687      ; 2.865      ;
; 2.248  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.716      ; 2.913      ;
; 2.269  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.687      ; 2.844      ;
; 2.270  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.987      ; 2.912      ;
; 2.272  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.687      ; 2.865      ;
; 2.523  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.687      ; 2.542      ;
; 2.529  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.907      ; 3.039      ;
; 2.554  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.716      ; 2.558      ;
; 2.586  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.716      ; 2.575      ;
; 2.594  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.687      ; 2.519      ;
; 2.599  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.687      ; 2.538      ;
; 2.640  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.987      ; 3.042      ;
; 2.655  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.907      ; 2.913      ;
; 2.661  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.716      ; 2.951      ;
; 2.700  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.687      ; 2.865      ;
; 2.748  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.716      ; 2.913      ;
; 2.769  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.687      ; 2.844      ;
; 2.770  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.987      ; 2.912      ;
; 2.772  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.687      ; 2.865      ;
; 2.981  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.716      ; 2.180      ;
; 3.023  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.687      ; 2.542      ;
; 3.028  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.716      ; 2.133      ;
; 3.054  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.716      ; 2.558      ;
; 3.086  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.716      ; 2.575      ;
; 3.094  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.687      ; 2.519      ;
; 3.099  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.687      ; 2.538      ;
; 3.481  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.716      ; 2.180      ;
; 3.528  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.716      ; 2.133      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.867 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.205     ; 1.884      ;
; -3.645 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.475     ; 2.306      ;
; -3.559 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.477     ; 2.198      ;
; -3.212 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.204     ; 1.883      ;
; -3.206 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.476     ; 1.847      ;
; -3.164 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.160     ; 1.877      ;
; -2.650 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.395      ; 1.267      ;
; -2.315 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.125      ; 1.557      ;
; -2.245 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.124      ; 1.485      ;
; -2.004 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.125      ; 1.265      ;
; -1.997 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.396      ; 1.268      ;
; -1.949 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.440      ; 1.262      ;
; -1.026 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.150      ; 2.702      ;
; -0.734 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.879      ; 3.034      ;
; -0.526 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.150      ; 2.702      ;
; -0.373 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.151      ; 2.703      ;
; -0.326 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.195      ; 2.698      ;
; -0.234 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.879      ; 3.034      ;
; -0.190 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.878      ; 2.488      ;
; 0.097  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.880      ; 2.223      ;
; 0.127  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.151      ; 2.703      ;
; 0.174  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.195      ; 2.698      ;
; 0.310  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.878      ; 2.488      ;
; 0.597  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.880      ; 2.223      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -2.723 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.763      ; 2.154      ;
; -2.395 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.764      ; 2.146      ;
; -2.267 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.763      ; 1.698      ;
; -2.102 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.968      ; 2.159      ;
; -2.055 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.969      ; 2.165      ;
; -2.017 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.763      ; 1.448      ;
; -1.939 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.964      ; 2.044      ;
; -1.939 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.764      ; 1.690      ;
; -1.807 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.965      ; 1.855      ;
; -1.802 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.969      ; 1.859      ;
; -1.742 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.964      ; 1.847      ;
; -1.737 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.965      ; 1.844      ;
; -1.686 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.764      ; 1.437      ;
; -1.526 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.968      ; 1.583      ;
; -1.482 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.969      ; 1.592      ;
; -1.217 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.966      ; 1.266      ;
; -1.209 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.970      ; 1.267      ;
; -1.147 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.966      ; 1.255      ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.624 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.695      ; 3.667      ;
; -2.492 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.424      ; 3.552      ;
; -2.488 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.602      ; 3.719      ;
; -2.405 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.602      ; 3.643      ;
; -2.360 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.696      ; 3.692      ;
; -2.356 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.874      ; 3.859      ;
; -2.286 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.601      ; 3.516      ;
; -2.273 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.874      ; 3.783      ;
; -2.264 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.864      ; 3.454      ;
; -2.257 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.694      ; 3.587      ;
; -2.253 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.872      ; 3.754      ;
; -2.170 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.872      ; 3.678      ;
; -2.161 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.862      ; 3.349      ;
; -2.151 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.570      ; 3.354      ;
; -2.128 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.693      ; 3.169      ;
; -2.099 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.873      ; 3.601      ;
; -2.016 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.873      ; 3.525      ;
; -2.002 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.592      ; 2.920      ;
; -1.848 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.557      ; 3.034      ;
; -1.810 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.601      ; 3.047      ;
; -1.710 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.695      ; 3.041      ;
; 1.197  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.742      ; 2.675      ;
; 1.506  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.573      ; 2.219      ;
; 1.666  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.448      ; 2.219      ;
; 1.697  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.742      ; 2.675      ;
; 1.757  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.574      ; 2.257      ;
; 1.935  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.752      ; 2.257      ;
; 2.006  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.573      ; 2.219      ;
; 2.166  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.448      ; 2.219      ;
; 2.257  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.574      ; 2.257      ;
; 2.358  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.752      ; 1.827      ;
; 2.435  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.752      ; 2.257      ;
; 2.858  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.752      ; 1.827      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.desactivar_salida'                                                                                                      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.342 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.375      ; 0.697      ;
; 0.910 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.354      ; 0.697      ;
; 0.941 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.398      ; 0.697      ;
; 0.976 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.376      ; 0.697      ;
; 0.979 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.379      ; 0.697      ;
; 0.982 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.396      ; 0.697      ;
; 0.993 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.398      ; 0.697      ;
; 1.003 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 2.397      ; 0.697      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.887 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.716      ; 2.133      ;
; -3.840 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.716      ; 2.180      ;
; -3.472 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.687      ; 2.519      ;
; -3.462 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.716      ; 2.558      ;
; -3.453 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.687      ; 2.538      ;
; -3.449 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.687      ; 2.542      ;
; -3.445 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.716      ; 2.575      ;
; -3.387 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.716      ; 2.133      ;
; -3.379 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.987      ; 2.912      ;
; -3.340 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.716      ; 2.180      ;
; -3.298 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.907      ; 2.913      ;
; -3.249 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.987      ; 3.042      ;
; -3.172 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.907      ; 3.039      ;
; -3.147 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.687      ; 2.844      ;
; -3.126 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.687      ; 2.865      ;
; -3.126 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.687      ; 2.865      ;
; -3.107 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.716      ; 2.913      ;
; -3.069 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.716      ; 2.951      ;
; -2.972 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.687      ; 2.519      ;
; -2.962 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.716      ; 2.558      ;
; -2.953 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.687      ; 2.538      ;
; -2.949 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.687      ; 2.542      ;
; -2.945 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.716      ; 2.575      ;
; -2.879 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.987      ; 2.912      ;
; -2.798 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.907      ; 2.913      ;
; -2.749 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.987      ; 3.042      ;
; -2.672 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.907      ; 3.039      ;
; -2.647 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.687      ; 2.844      ;
; -2.626 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.687      ; 2.865      ;
; -2.626 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.687      ; 2.865      ;
; -2.607 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.716      ; 2.913      ;
; -2.569 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.716      ; 2.951      ;
; 0.874  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.574      ; 0.948      ;
; 1.170  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.503      ; 1.173      ;
; 1.175  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 1.252      ;
; 1.183  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.577      ; 1.260      ;
; 1.186  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.575      ; 1.261      ;
; 1.186  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.573      ; 1.259      ;
; 1.248  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.504      ; 1.252      ;
; 1.570  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.351      ; 1.421      ;
; 2.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.090      ; 5.465      ;
; 2.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.090      ; 5.465      ;
; 2.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.090      ; 5.465      ;
; 2.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.090      ; 5.465      ;
; 2.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.090      ; 5.465      ;
; 2.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.090      ; 5.465      ;
; 2.965  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.010      ; 5.475      ;
; 2.965  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.010      ; 5.475      ;
; 2.965  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.010      ; 5.475      ;
; 2.965  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.010      ; 5.475      ;
; 2.965  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.010      ; 5.475      ;
; 2.965  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.010      ; 5.475      ;
; 3.110  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.429      ;
; 3.110  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.429      ;
; 3.110  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.429      ;
; 3.110  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.429      ;
; 3.110  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.429      ;
; 3.110  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.429      ;
; 3.280  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.599      ;
; 3.280  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.599      ;
; 3.280  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.599      ;
; 3.280  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.599      ;
; 3.280  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.599      ;
; 3.280  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.599      ;
; 3.293  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.612      ;
; 3.293  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.612      ;
; 3.293  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.612      ;
; 3.293  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.612      ;
; 3.293  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.612      ;
; 3.293  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.819      ; 5.612      ;
; 3.493  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.783      ;
; 3.493  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.783      ;
; 3.493  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.783      ;
; 3.493  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.783      ;
; 3.493  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.783      ;
; 3.493  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.783      ;
; 3.495  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.785      ;
; 3.495  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.785      ;
; 3.495  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.785      ;
; 3.495  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.785      ;
; 3.495  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.785      ;
; 3.495  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.785      ;
; 3.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.786      ;
; 3.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.786      ;
; 3.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.786      ;
; 3.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.786      ;
; 3.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.786      ;
; 3.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.790      ; 5.786      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.574 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.403      ; 2.133      ;
; -3.527 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.403      ; 2.180      ;
; -3.159 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.374      ; 2.519      ;
; -3.149 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.403      ; 2.558      ;
; -3.140 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.374      ; 2.538      ;
; -3.136 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.374      ; 2.542      ;
; -3.132 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.403      ; 2.575      ;
; -3.074 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.403      ; 2.133      ;
; -3.066 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.674      ; 2.912      ;
; -3.027 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.403      ; 2.180      ;
; -2.985 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.594      ; 2.913      ;
; -2.936 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.674      ; 3.042      ;
; -2.859 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.594      ; 3.039      ;
; -2.834 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.374      ; 2.844      ;
; -2.813 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.374      ; 2.865      ;
; -2.813 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.374      ; 2.865      ;
; -2.794 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.403      ; 2.913      ;
; -2.756 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.403      ; 2.951      ;
; -2.659 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.374      ; 2.519      ;
; -2.649 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.403      ; 2.558      ;
; -2.640 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.374      ; 2.538      ;
; -2.636 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.374      ; 2.542      ;
; -2.632 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.403      ; 2.575      ;
; -2.566 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.674      ; 2.912      ;
; -2.485 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.594      ; 2.913      ;
; -2.436 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.674      ; 3.042      ;
; -2.359 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.594      ; 3.039      ;
; -2.334 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.374      ; 2.844      ;
; -2.313 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.374      ; 2.865      ;
; -2.313 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.374      ; 2.865      ;
; -2.294 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.403      ; 2.913      ;
; -2.256 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.403      ; 2.951      ;
; 0.876  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.576      ; 0.952      ;
; 0.879  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 0.952      ;
; 0.880  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.576      ; 0.956      ;
; 0.881  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.572      ; 0.953      ;
; 0.881  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 0.954      ;
; 1.173  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.575      ; 1.248      ;
; 1.274  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.350      ; 1.124      ;
; 1.274  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.349      ; 1.123      ;
; 3.188  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.777      ; 5.465      ;
; 3.188  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.777      ; 5.465      ;
; 3.188  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.777      ; 5.465      ;
; 3.188  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.777      ; 5.465      ;
; 3.188  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.777      ; 5.465      ;
; 3.188  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.777      ; 5.465      ;
; 3.278  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.697      ; 5.475      ;
; 3.278  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.697      ; 5.475      ;
; 3.278  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.697      ; 5.475      ;
; 3.278  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.697      ; 5.475      ;
; 3.278  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.697      ; 5.475      ;
; 3.278  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.697      ; 5.475      ;
; 3.423  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.429      ;
; 3.423  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.429      ;
; 3.423  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.429      ;
; 3.423  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.429      ;
; 3.423  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.429      ;
; 3.423  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.429      ;
; 3.593  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.599      ;
; 3.593  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.599      ;
; 3.593  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.599      ;
; 3.593  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.599      ;
; 3.593  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.599      ;
; 3.593  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.599      ;
; 3.606  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.612      ;
; 3.606  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.612      ;
; 3.606  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.612      ;
; 3.606  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.612      ;
; 3.606  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.612      ;
; 3.606  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.506      ; 5.612      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.783      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.783      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.783      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.783      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.783      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.783      ;
; 3.808  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.785      ;
; 3.808  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.785      ;
; 3.808  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.785      ;
; 3.808  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.785      ;
; 3.808  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.785      ;
; 3.808  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.785      ;
; 3.809  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.786      ;
; 3.809  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.786      ;
; 3.809  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.786      ;
; 3.809  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.786      ;
; 3.809  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.786      ;
; 3.809  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.477      ; 5.786      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.229 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.752      ; 1.827      ;
; -2.799 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.752      ; 2.257      ;
; -2.729 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.752      ; 1.827      ;
; -2.658 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.573      ; 2.219      ;
; -2.621 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.574      ; 2.257      ;
; -2.533 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.448      ; 2.219      ;
; -2.371 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.742      ; 2.675      ;
; -2.299 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.752      ; 2.257      ;
; -2.158 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.573      ; 2.219      ;
; -2.121 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.574      ; 2.257      ;
; -2.033 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.448      ; 2.219      ;
; -1.871 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.742      ; 2.675      ;
; 1.328  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.592      ; 2.920      ;
; 1.346  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.695      ; 3.041      ;
; 1.446  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.601      ; 3.047      ;
; 1.476  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.693      ; 3.169      ;
; 1.477  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.557      ; 3.034      ;
; 1.487  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.862      ; 3.349      ;
; 1.590  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.864      ; 3.454      ;
; 1.652  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.873      ; 3.525      ;
; 1.728  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.873      ; 3.601      ;
; 1.784  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.570      ; 3.354      ;
; 1.806  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.872      ; 3.678      ;
; 1.882  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.872      ; 3.754      ;
; 1.893  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.694      ; 3.587      ;
; 1.909  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.874      ; 3.783      ;
; 1.915  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.601      ; 3.516      ;
; 1.972  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.695      ; 3.667      ;
; 1.985  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.874      ; 3.859      ;
; 1.996  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.696      ; 3.692      ;
; 2.041  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.602      ; 3.643      ;
; 2.117  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.602      ; 3.719      ;
; 2.128  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.424      ; 3.552      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                    ;
+--------+-------------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.916 ; estadoSiguiente.activar_leer_pc     ; estadoSiguiente.activar_leer_ram       ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.760      ; 1.454      ;
; -1.907 ; estadoSiguiente.activar_leer_pc     ; estadoSiguiente.escribir_ram           ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.760      ; 1.463      ;
; -1.816 ; estadoSiguiente.escribir_ram        ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 2.760      ; 1.554      ;
; -1.492 ; estadoSiguiente.escribir_salida     ; estadoSiguiente.activar_leer_salida    ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.760      ; 1.878      ;
; -1.459 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.758      ; 1.909      ;
; -1.453 ; estadoSiguiente.escribir_status     ; estadoSiguiente.activar_leer_resultado ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.751      ; 1.908      ;
; -1.416 ; estadoSiguiente.activar_leer_pc     ; estadoSiguiente.activar_leer_ram       ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.760      ; 1.454      ;
; -1.407 ; estadoSiguiente.activar_leer_pc     ; estadoSiguiente.escribir_ram           ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.760      ; 1.463      ;
; -1.398 ; estadoSiguiente.activar_carga_alu   ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.751      ; 1.963      ;
; -1.316 ; estadoSiguiente.escribir_ram        ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 2.760      ; 1.554      ;
; -0.992 ; estadoSiguiente.escribir_salida     ; estadoSiguiente.activar_leer_salida    ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.760      ; 1.878      ;
; -0.959 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.758      ; 1.909      ;
; -0.953 ; estadoSiguiente.escribir_status     ; estadoSiguiente.activar_leer_resultado ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 2.751      ; 1.908      ;
; -0.898 ; estadoSiguiente.activar_carga_alu   ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 2.751      ; 1.963      ;
; -0.858 ; estadoSiguiente.escribir_data       ; estadoSiguiente.activar_leer_data      ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 2.754      ; 2.506      ;
; -0.681 ; estadoSiguiente.escribir_op1        ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.758      ; 2.687      ;
; -0.605 ; estadoSiguiente.escribir_op2        ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.758      ; 2.763      ;
; -0.537 ; estadoSiguiente.desactivar_salida   ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.760      ; 2.833      ;
; -0.505 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[1]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.760      ; 2.865      ;
; -0.505 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[2]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.760      ; 2.865      ;
; -0.505 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[5]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.760      ; 2.865      ;
; -0.379 ; in_status[2]                        ; registro8b:r_status|registro[2]        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.707      ; 1.134      ;
; -0.367 ; in_status[1]                        ; registro8b:r_status|registro[1]        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.703      ; 1.142      ;
; -0.358 ; estadoSiguiente.escribir_data       ; estadoSiguiente.activar_leer_data      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 2.754      ; 2.506      ;
; -0.239 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.751      ; 3.122      ;
; -0.216 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[0]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.759      ; 3.153      ;
; -0.216 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[3]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.759      ; 3.153      ;
; -0.216 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[4]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.759      ; 3.153      ;
; -0.205 ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[0]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.761      ; 3.166      ;
; -0.205 ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[3]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.761      ; 3.166      ;
; -0.205 ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[4]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.761      ; 3.166      ;
; -0.205 ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[5]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.761      ; 3.166      ;
; -0.205 ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[6]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.761      ; 3.166      ;
; -0.205 ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[7]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.761      ; 3.166      ;
; -0.186 ; estadoSiguiente.espera              ; registro8b:r_pc|registro[1]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.760      ; 3.184      ;
; -0.186 ; estadoSiguiente.espera              ; registro8b:r_pc|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.760      ; 3.184      ;
; -0.186 ; estadoSiguiente.espera              ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.760      ; 3.184      ;
; -0.181 ; estadoSiguiente.escribir_op1        ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.758      ; 2.687      ;
; -0.122 ; in_data[4]                          ; registro8b:r_data|registro[4]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.424      ; 0.108      ;
; -0.108 ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[0]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.751      ; 3.253      ;
; -0.108 ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[2]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.751      ; 3.253      ;
; -0.108 ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[1]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.751      ; 3.253      ;
; -0.105 ; estadoSiguiente.escribir_op2        ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 2.758      ; 2.763      ;
; -0.073 ; estadoSiguiente.activar_leer_salida ; estadoSiguiente.leer_salida            ; control[0]                        ; control[0]  ; 0.000        ; 0.988      ; 1.221      ;
; -0.044 ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[0]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.761      ; 3.327      ;
; -0.044 ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[3]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.761      ; 3.327      ;
; -0.044 ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[4]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.761      ; 3.327      ;
; -0.044 ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[5]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.761      ; 3.327      ;
; -0.044 ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[6]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.761      ; 3.327      ;
; -0.044 ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[7]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.761      ; 3.327      ;
; -0.039 ; estadoSiguiente.incrementar_pc      ; op_a_cargar                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.755      ; 3.326      ;
; -0.039 ; estadoSiguiente.incrementar_pc      ; donde_leer[0]                          ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.755      ; 3.326      ;
; -0.037 ; estadoSiguiente.desactivar_salida   ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.760      ; 2.833      ;
; -0.005 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[1]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.760      ; 2.865      ;
; -0.005 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[2]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.760      ; 2.865      ;
; -0.005 ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[5]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.760      ; 2.865      ;
; 0.003  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[1]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.762      ; 3.375      ;
; 0.003  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[2]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.762      ; 3.375      ;
; 0.048  ; Selector3~5                         ; registro8b:r_salida|registro[0]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.088      ; 1.942      ;
; 0.048  ; Selector3~5                         ; registro8b:r_salida|registro[3]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.088      ; 1.942      ;
; 0.048  ; Selector3~5                         ; registro8b:r_salida|registro[4]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.088      ; 1.942      ;
; 0.048  ; Selector3~5                         ; registro8b:r_salida|registro[5]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.088      ; 1.942      ;
; 0.048  ; Selector3~5                         ; registro8b:r_salida|registro[6]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.088      ; 1.942      ;
; 0.048  ; Selector3~5                         ; registro8b:r_salida|registro[7]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.088      ; 1.942      ;
; 0.050  ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.espera                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.760      ; 3.420      ;
; 0.093  ; in_data[3]                          ; registro8b:r_data|registro[3]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.209      ; 0.108      ;
; 0.093  ; in_data[2]                          ; registro8b:r_data|registro[2]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.209      ; 0.108      ;
; 0.096  ; in_data[7]                          ; registro8b:r_data|registro[7]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.206      ; 0.108      ;
; 0.097  ; in_data[1]                          ; registro8b:r_data|registro[1]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.205      ; 0.108      ;
; 0.098  ; in_data[6]                          ; registro8b:r_data|registro[6]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.204      ; 0.108      ;
; 0.098  ; in_data[5]                          ; registro8b:r_data|registro[5]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.204      ; 0.108      ;
; 0.103  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[0]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.759      ; 3.472      ;
; 0.103  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[3]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.759      ; 3.472      ;
; 0.103  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[4]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.759      ; 3.472      ;
; 0.125  ; estadoSiguiente.escribir_status     ; registro8b:r_status|registro[1]        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.751      ; 3.486      ;
; 0.125  ; estadoSiguiente.escribir_status     ; registro8b:r_status|registro[2]        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.751      ; 3.486      ;
; 0.164  ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[1]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.762      ; 3.536      ;
; 0.164  ; estadoSiguiente.desactivar_salida   ; registro8b:r_salida|registro[2]        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.762      ; 3.536      ;
; 0.212  ; estadoSiguiente.espera              ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.760      ; 3.582      ;
; 0.248  ; estadoSiguiente.incrementar_pc      ; mostrar                                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.762      ; 3.620      ;
; 0.256  ; Selector3~5                         ; registro8b:r_salida|registro[1]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.089      ; 2.151      ;
; 0.256  ; Selector3~5                         ; registro8b:r_salida|registro[2]        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.089      ; 2.151      ;
; 0.261  ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.751      ; 3.122      ;
; 0.284  ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[0]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.759      ; 3.153      ;
; 0.284  ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[3]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.759      ; 3.153      ;
; 0.284  ; estadoSiguiente.activar_leer_pc     ; registro8b:r_pc|registro[4]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.759      ; 3.153      ;
; 0.295  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[0]        ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.761      ; 3.166      ;
; 0.295  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[3]        ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.761      ; 3.166      ;
; 0.295  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[4]        ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.761      ; 3.166      ;
; 0.295  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[5]        ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.761      ; 3.166      ;
; 0.295  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[6]        ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.761      ; 3.166      ;
; 0.295  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[7]        ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.761      ; 3.166      ;
; 0.314  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[1]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.760      ; 3.184      ;
; 0.314  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.760      ; 3.184      ;
; 0.314  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.760      ; 3.184      ;
; 0.366  ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_salida     ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.754      ; 3.730      ;
; 0.392  ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[0]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.751      ; 3.253      ;
; 0.392  ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[2]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.751      ; 3.253      ;
; 0.392  ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[1]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.751      ; 3.253      ;
; 0.421  ; Selector6~1                         ; registro8b:r_pc|registro[1]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.922      ; 2.149      ;
+--------+-------------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.desactivar_salida'                                                                                                        ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; -1.201 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.398      ; 0.697      ;
; -1.201 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.398      ; 0.697      ;
; -1.200 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.397      ; 0.697      ;
; -1.199 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.396      ; 0.697      ;
; -1.182 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.379      ; 0.697      ;
; -1.179 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.376      ; 0.697      ;
; -1.178 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.375      ; 0.697      ;
; -1.157 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 2.354      ; 0.697      ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.961 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.880      ; 2.223      ;
; -0.801 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.195      ; 2.698      ;
; -0.752 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.150      ; 2.702      ;
; -0.752 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.151      ; 2.703      ;
; -0.694 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.878      ; 2.488      ;
; -0.461 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.880      ; 2.223      ;
; -0.301 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.195      ; 2.698      ;
; -0.252 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.150      ; 2.702      ;
; -0.252 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.151      ; 2.703      ;
; -0.194 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.878      ; 2.488      ;
; -0.149 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.879      ; 3.034      ;
; 0.351  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.879      ; 3.034      ;
; 1.322  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.440      ; 1.262      ;
; 1.372  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.395      ; 1.267      ;
; 1.372  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.396      ; 1.268      ;
; 1.640  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.125      ; 1.265      ;
; 1.861  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.124      ; 1.485      ;
; 1.932  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.125      ; 1.557      ;
; 2.537  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.160     ; 1.877      ;
; 2.587  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.204     ; 1.883      ;
; 2.589  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.205     ; 1.884      ;
; 2.823  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.476     ; 1.847      ;
; 3.175  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.477     ; 2.198      ;
; 3.281  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.475     ; 2.306      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 0.789 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.966      ; 1.255      ;
; 0.797 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.970      ; 1.267      ;
; 0.800 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.966      ; 1.266      ;
; 1.115 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.968      ; 1.583      ;
; 1.123 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.969      ; 1.592      ;
; 1.173 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.764      ; 1.437      ;
; 1.185 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.763      ; 1.448      ;
; 1.379 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.965      ; 1.844      ;
; 1.383 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.964      ; 1.847      ;
; 1.390 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.969      ; 1.859      ;
; 1.390 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.965      ; 1.855      ;
; 1.426 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.764      ; 1.690      ;
; 1.435 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.763      ; 1.698      ;
; 1.580 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.964      ; 2.044      ;
; 1.691 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.968      ; 2.159      ;
; 1.696 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.969      ; 2.165      ;
; 1.882 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.764      ; 2.146      ;
; 1.891 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.763      ; 2.154      ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 2.531 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.204     ; 1.827      ;
; 2.890 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.207     ; 2.183      ;
; 3.051 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.203     ; 2.348      ;
; 3.308 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.202     ; 2.606      ;
; 3.331 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.208     ; 2.623      ;
; 3.340 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.423     ; 2.417      ;
; 3.445 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.197     ; 2.748      ;
; 3.445 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.201     ; 2.744      ;
; 3.453 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.279     ; 2.674      ;
; 3.470 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.198     ; 2.772      ;
; 3.470 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.196     ; 2.774      ;
; 3.472 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.196     ; 2.776      ;
; 3.483 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.201     ; 2.782      ;
; 3.860 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.416     ; 2.944      ;
; 3.865 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.272     ; 3.093      ;
; 4.212 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.204     ; 3.508      ;
; 6.845 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.007      ;
; 6.845 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.007      ;
; 6.845 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.007      ;
; 6.845 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.007      ;
; 6.845 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.007      ;
; 6.845 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.007      ;
; 7.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.218      ;
; 7.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.218      ;
; 7.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.218      ;
; 7.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.218      ;
; 7.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.218      ;
; 7.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 6.218      ;
; 7.088 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.558     ; 6.030      ;
; 7.088 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.558     ; 6.030      ;
; 7.088 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.558     ; 6.030      ;
; 7.088 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.558     ; 6.030      ;
; 7.088 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.558     ; 6.030      ;
; 7.088 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.558     ; 6.030      ;
; 7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.251      ;
; 7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.251      ;
; 7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.251      ;
; 7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.251      ;
; 7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.251      ;
; 7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.251      ;
; 7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 6.265      ;
; 7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 6.265      ;
; 7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 6.265      ;
; 7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 6.265      ;
; 7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 6.265      ;
; 7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 6.265      ;
; 7.214 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.371      ;
; 7.214 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.371      ;
; 7.214 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.371      ;
; 7.214 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.371      ;
; 7.214 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.371      ;
; 7.214 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 6.371      ;
; 7.240 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.339     ; 6.401      ;
; 7.240 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.339     ; 6.401      ;
; 7.240 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.339     ; 6.401      ;
; 7.240 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.339     ; 6.401      ;
; 7.240 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.339     ; 6.401      ;
; 7.240 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.339     ; 6.401      ;
; 7.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 6.627      ;
; 7.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 6.627      ;
; 7.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 6.627      ;
; 7.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 6.627      ;
; 7.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 6.627      ;
; 7.541 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.414     ; 6.627      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 3.139 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.705     ; 0.934      ;
; 3.351 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.701     ; 1.150      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; -6.084 ; estadoSiguiente.reset_pc       ; Selector6~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; 0.500        ; -2.533     ; 1.944      ;
; -2.538 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.838      ; 2.073      ;
; -2.038 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.838      ; 2.073      ;
; -1.876 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.838      ; 1.411      ;
; -1.376 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.838      ; 1.411      ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; -5.832 ; estadoSiguiente.leer_salida         ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -3.075     ; 1.997      ;
; -5.634 ; estadoSiguiente.activar_esc_salida  ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -2.081     ; 2.793      ;
; -5.619 ; estadoSiguiente.activar_leer_salida ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -2.087     ; 2.772      ;
; -1.855 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.673      ; 2.072      ;
; -1.441 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.673      ; 1.658      ;
; -1.355 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.673      ; 2.072      ;
; -0.941 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.673      ; 1.658      ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                                        ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; -5.218 ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -2.073     ; 2.079      ;
; -4.904 ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -2.070     ; 1.768      ;
; -4.543 ; estadoSiguiente.leer_op2               ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.418     ; 2.063      ;
; -4.194 ; estadoSiguiente.activar_leer_op2       ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.418     ; 1.714      ;
; -4.151 ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 2.375      ;
; -3.948 ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 2.172      ;
; -3.878 ; estadoSiguiente.activar_esc_op2        ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.418     ; 1.398      ;
; -3.832 ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.990     ; 2.381      ;
; -3.780 ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 2.004      ;
; -3.698 ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.990     ; 1.944      ;
; -3.652 ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 1.876      ;
; -3.594 ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.990     ; 2.143      ;
; -3.455 ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.990     ; 2.004      ;
; -3.419 ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.990     ; 1.968      ;
; -2.892 ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.990     ; 1.138      ;
; -1.338 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; 0.500        ; 1.340      ; 1.920      ;
; -1.092 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.500        ; 1.852      ; 2.374      ;
; -0.958 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.500        ; 1.852      ; 2.240      ;
; -0.838 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; 1.000        ; 1.340      ; 1.920      ;
; -0.838 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.500        ; 1.761      ; 2.139      ;
; -0.592 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 1.000        ; 1.852      ; 2.374      ;
; -0.458 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 1.000        ; 1.852      ; 2.240      ;
; -0.338 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 1.000        ; 1.761      ; 2.139      ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -4.140 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.333     ; 1.436      ;
; -1.442 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.425      ; 1.800      ;
; -0.942 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.425      ; 1.800      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.071 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.425      ; 1.800      ;
; 0.571 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.425      ; 1.800      ;
; 3.269 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.333     ; 1.436      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                                        ;
+-------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; 0.074 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.000        ; 1.761      ; 2.139      ;
; 0.084 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.000        ; 1.852      ; 2.240      ;
; 0.218 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.000        ; 1.852      ; 2.374      ;
; 0.276 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; 0.000        ; 1.340      ; 1.920      ;
; 0.574 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; -0.500       ; 1.761      ; 2.139      ;
; 0.584 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; -0.500       ; 1.852      ; 2.240      ;
; 0.718 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; -0.500       ; 1.852      ; 2.374      ;
; 0.776 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; -0.500       ; 1.340      ; 1.920      ;
; 2.628 ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.990     ; 1.138      ;
; 3.278 ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 1.876      ;
; 3.316 ; estadoSiguiente.activar_esc_op2        ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.418     ; 1.398      ;
; 3.406 ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 2.004      ;
; 3.434 ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.990     ; 1.944      ;
; 3.458 ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.990     ; 1.968      ;
; 3.494 ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.990     ; 2.004      ;
; 3.574 ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 2.172      ;
; 3.632 ; estadoSiguiente.activar_leer_op2       ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.418     ; 1.714      ;
; 3.633 ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.990     ; 2.143      ;
; 3.777 ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 2.375      ;
; 3.871 ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.990     ; 2.381      ;
; 3.981 ; estadoSiguiente.leer_op2               ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.418     ; 2.063      ;
; 4.338 ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -2.070     ; 1.768      ;
; 4.652 ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -2.073     ; 2.079      ;
+-------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; 0.269 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.838      ; 1.411      ;
; 0.769 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.838      ; 1.411      ;
; 0.931 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.838      ; 2.073      ;
; 1.431 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.838      ; 2.073      ;
; 4.977 ; estadoSiguiente.reset_pc       ; Selector6~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; -0.500       ; -2.533     ; 1.944      ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; 0.681 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.673      ; 1.658      ;
; 1.095 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.673      ; 2.072      ;
; 1.181 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.673      ; 1.658      ;
; 1.595 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.673      ; 2.072      ;
; 5.359 ; estadoSiguiente.activar_leer_salida ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -2.087     ; 2.772      ;
; 5.374 ; estadoSiguiente.activar_esc_salida  ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -2.081     ; 2.793      ;
; 5.572 ; estadoSiguiente.leer_salida         ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -3.075     ; 1.997      ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_salida                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector6~1                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector6~1                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector6~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector6~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~5                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~5                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~5|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~5|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|dataa               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datac                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector10~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector10~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector16~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector16~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector16~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector16~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector2~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector2~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.956  ; 7.956  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.761  ; 4.761  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.956  ; 7.956  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 3.341  ; 3.341  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.182 ; -1.182 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.892  ; 2.892  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 3.310  ; 3.310  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.926  ; 2.926  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.226 ; -1.226 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -1.228 ; -1.228 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 3.316  ; 3.316  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 3.341  ; 3.341  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 3.828  ; 3.828  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -0.695 ; -0.695 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 3.379  ; 3.379  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 3.797  ; 3.797  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 3.413  ; 3.413  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -0.739 ; -0.739 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.741 ; -0.741 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 3.803  ; 3.803  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 3.828  ; 3.828  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -3.362 ; -3.362 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -4.493 ; -4.493 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -3.362 ; -3.362 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.486  ; 2.486  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.127  ; 2.127  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.930 ; -1.930 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -2.051 ; -2.051 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.964 ; -1.964 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 2.486  ; 2.486  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 2.422  ; 2.422  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -2.354 ; -2.354 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -2.379 ; -2.379 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.999  ; 1.999  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 1.640  ; 1.640  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.417 ; -2.417 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.538 ; -2.538 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -2.451 ; -2.451 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 1.999  ; 1.999  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.935  ; 1.935  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -2.841 ; -2.841 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -2.866 ; -2.866 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 9.696 ; 9.696 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 9.303 ; 9.303 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 9.307 ; 9.307 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 9.567 ; 9.567 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 9.147 ; 9.147 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 9.644 ; 9.644 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 9.696 ; 9.696 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 9.285 ; 9.285 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 9.302 ; 9.302 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 9.147 ; 9.147 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 9.303 ; 9.303 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 9.307 ; 9.307 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 9.567 ; 9.567 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 9.147 ; 9.147 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 9.644 ; 9.644 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 9.696 ; 9.696 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 9.285 ; 9.285 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 9.302 ; 9.302 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_data     ; -3.166 ; -24.067       ;
; estadoSiguiente.escribir_op2      ; -1.892 ; -17.589       ;
; estadoSiguiente.escribir_op1      ; -1.853 ; -17.740       ;
; estadoSiguiente.escribir_status   ; -1.488 ; -2.827        ;
; control[0]                        ; -1.460 ; -61.855       ;
; estadoSiguiente.escribir_ram      ; -1.265 ; -6.884        ;
; estadoSiguiente.escribir_salida   ; -0.751 ; -4.437        ;
; estadoSiguiente.incrementar_pc    ; 0.047  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.255  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1      ; -1.548 ; -11.495       ;
; estadoSiguiente.escribir_op2      ; -1.509 ; -11.183       ;
; control[0]                        ; -1.205 ; -36.857       ;
; estadoSiguiente.incrementar_pc    ; -1.031 ; -5.336        ;
; estadoSiguiente.escribir_ram      ; -0.305 ; -1.298        ;
; estadoSiguiente.desactivar_salida ; 0.218  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.941  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 1.427  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 1.941  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.desactivar_salida ; -1.984 ; -1.984        ;
; estadoSiguiente.activar_leer_pc   ; -1.967 ; -1.967        ;
; estadoSiguiente.espera            ; -1.825 ; -7.884        ;
; estadoSiguiente.activar_carga_alu ; -1.513 ; -1.513        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; estadoSiguiente.espera            ; 0.008 ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.011 ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.076 ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -257.746      ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -3.166 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.431     ; 2.843      ;
; -3.166 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.431     ; 2.843      ;
; -3.166 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.431     ; 2.843      ;
; -3.166 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.431     ; 2.843      ;
; -3.166 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.431     ; 2.843      ;
; -3.166 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.431     ; 2.843      ;
; -3.042 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.383     ; 2.759      ;
; -3.042 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.383     ; 2.759      ;
; -3.042 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.383     ; 2.759      ;
; -3.042 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.383     ; 2.759      ;
; -3.042 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.383     ; 2.759      ;
; -3.042 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.383     ; 2.759      ;
; -3.017 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.388     ; 2.739      ;
; -3.017 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.388     ; 2.739      ;
; -3.017 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.388     ; 2.739      ;
; -3.017 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.388     ; 2.739      ;
; -3.017 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.388     ; 2.739      ;
; -3.017 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.388     ; 2.739      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.727      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.387     ; 2.721      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.727      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.727      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.727      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.727      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.727      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.387     ; 2.721      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.387     ; 2.721      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.387     ; 2.721      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.387     ; 2.721      ;
; -2.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.387     ; 2.721      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.701      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.701      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.701      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.701      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.701      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.701      ;
; -2.958 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.465     ; 2.652      ;
; -2.958 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.465     ; 2.652      ;
; -2.958 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.465     ; 2.652      ;
; -2.958 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.465     ; 2.652      ;
; -2.958 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.465     ; 2.652      ;
; -2.958 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.465     ; 2.652      ;
; -2.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.634      ;
; -2.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.634      ;
; -2.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.634      ;
; -2.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.634      ;
; -2.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.634      ;
; -2.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.634      ;
; -1.352 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.325     ; 1.140      ;
; -1.249 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 0.992      ;
; -1.199 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.399     ; 0.959      ;
; -1.130 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.317     ; 0.913      ;
; -1.125 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.316     ; 0.909      ;
; -1.122 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.321     ; 0.911      ;
; -1.120 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.322     ; 0.908      ;
; -1.109 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.373     ; 0.844      ;
; -1.109 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.316     ; 0.904      ;
; -1.107 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.318     ; 0.902      ;
; -1.046 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 0.827      ;
; -1.039 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.323     ; 0.827      ;
; -1.023 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 0.775      ;
; -0.978 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.324     ; 0.754      ;
; -0.928 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 0.709      ;
; -0.827 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.325     ; 0.602      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.574      ; 2.557      ;
; -1.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.574      ; 2.557      ;
; -1.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.574      ; 2.557      ;
; -1.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.574      ; 2.557      ;
; -1.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.574      ; 2.557      ;
; -1.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.574      ; 2.557      ;
; -1.882 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.556      ;
; -1.882 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.556      ;
; -1.882 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.556      ;
; -1.882 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.556      ;
; -1.882 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.556      ;
; -1.882 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.556      ;
; -1.869 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.555      ;
; -1.869 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.555      ;
; -1.869 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.555      ;
; -1.869 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.555      ;
; -1.869 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.555      ;
; -1.869 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.573      ; 2.555      ;
; -1.842 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.532      ;
; -1.842 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.532      ;
; -1.842 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.532      ;
; -1.842 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.532      ;
; -1.842 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.532      ;
; -1.842 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.532      ;
; -1.827 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.528      ;
; -1.827 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.528      ;
; -1.827 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.528      ;
; -1.827 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.528      ;
; -1.827 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.528      ;
; -1.827 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.528      ;
; -1.802 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.646      ; 2.472      ;
; -1.802 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.646      ; 2.472      ;
; -1.802 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.646      ; 2.472      ;
; -1.802 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.646      ; 2.472      ;
; -1.802 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.646      ; 2.472      ;
; -1.802 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.646      ; 2.472      ;
; -1.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.671      ; 2.469      ;
; -1.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.671      ; 2.469      ;
; -1.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.671      ; 2.469      ;
; -1.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.671      ; 2.469      ;
; -1.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.671      ; 2.469      ;
; -1.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.671      ; 2.469      ;
; -1.749 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.450      ;
; -1.749 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.450      ;
; -1.749 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.450      ;
; -1.749 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.450      ;
; -1.749 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.450      ;
; -1.749 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.591      ; 2.450      ;
; -0.422 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.173     ; 0.407      ;
; -0.421 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.172     ; 0.407      ;
; -0.418 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.086     ; 0.432      ;
; -0.345 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.090     ; 0.354      ;
; -0.345 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.090     ; 0.355      ;
; -0.341 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.087     ; 0.353      ;
; -0.333 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.090     ; 0.354      ;
; -0.332 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.086     ; 0.357      ;
; 1.260  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.148      ; 1.053      ;
; 1.285  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.173      ; 1.058      ;
; 1.351  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.148      ; 0.962      ;
; 1.358  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.076      ; 0.950      ;
; 1.366  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.093      ; 0.967      ;
; 1.377  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.075      ; 0.940      ;
; 1.379  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.075      ; 0.950      ;
; 1.381  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.173      ; 0.962      ;
; 1.382  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.093      ; 0.962      ;
; 1.445  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.076      ; 0.863      ;
; 1.466  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.075      ; 0.851      ;
; 1.471  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.075      ; 0.858      ;
; 1.514  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.093      ; 0.819      ;
; 1.516  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.093      ; 0.828      ;
; 1.613  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.093      ; 0.731      ;
; 1.619  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.093      ; 0.725      ;
; 1.760  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.148      ; 1.053      ;
; 1.785  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.173      ; 1.058      ;
; 1.851  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.148      ; 0.962      ;
; 1.858  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.076      ; 0.950      ;
; 1.866  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.093      ; 0.967      ;
; 1.877  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.075      ; 0.940      ;
; 1.879  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.075      ; 0.950      ;
; 1.881  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.173      ; 0.962      ;
; 1.882  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.093      ; 0.962      ;
; 1.945  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.076      ; 0.863      ;
; 1.966  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.075      ; 0.851      ;
; 1.971  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.075      ; 0.858      ;
; 2.014  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.093      ; 0.819      ;
; 2.016  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.093      ; 0.828      ;
; 2.113  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.093      ; 0.731      ;
; 2.119  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.093      ; 0.725      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.613      ; 2.557      ;
; -1.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.613      ; 2.557      ;
; -1.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.613      ; 2.557      ;
; -1.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.613      ; 2.557      ;
; -1.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.613      ; 2.557      ;
; -1.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.613      ; 2.557      ;
; -1.843 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.556      ;
; -1.843 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.556      ;
; -1.843 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.556      ;
; -1.843 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.556      ;
; -1.843 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.556      ;
; -1.843 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.556      ;
; -1.830 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.555      ;
; -1.830 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.555      ;
; -1.830 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.555      ;
; -1.830 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.555      ;
; -1.830 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.555      ;
; -1.830 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.612      ; 2.555      ;
; -1.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.532      ;
; -1.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.532      ;
; -1.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.532      ;
; -1.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.532      ;
; -1.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.532      ;
; -1.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.532      ;
; -1.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.528      ;
; -1.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.528      ;
; -1.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.528      ;
; -1.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.528      ;
; -1.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.528      ;
; -1.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.528      ;
; -1.763 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.685      ; 2.472      ;
; -1.763 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.685      ; 2.472      ;
; -1.763 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.685      ; 2.472      ;
; -1.763 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.685      ; 2.472      ;
; -1.763 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.685      ; 2.472      ;
; -1.763 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.685      ; 2.472      ;
; -1.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 2.469      ;
; -1.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 2.469      ;
; -1.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 2.469      ;
; -1.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 2.469      ;
; -1.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 2.469      ;
; -1.730 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 2.469      ;
; -1.710 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.450      ;
; -1.710 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.450      ;
; -1.710 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.450      ;
; -1.710 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.450      ;
; -1.710 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.450      ;
; -1.710 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.630      ; 2.450      ;
; -0.498 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.172     ; 0.486      ;
; -0.463 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.133     ; 0.432      ;
; -0.450 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 0.426      ;
; -0.426 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.088     ; 0.438      ;
; -0.425 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.090     ; 0.437      ;
; -0.416 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.091     ; 0.438      ;
; -0.410 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.088     ; 0.433      ;
; -0.332 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.090     ; 0.352      ;
; 1.299  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.187      ; 1.053      ;
; 1.324  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.212      ; 1.058      ;
; 1.390  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.187      ; 0.962      ;
; 1.397  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.115      ; 0.950      ;
; 1.405  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.132      ; 0.967      ;
; 1.416  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.114      ; 0.940      ;
; 1.418  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.114      ; 0.950      ;
; 1.420  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.212      ; 0.962      ;
; 1.421  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.132      ; 0.962      ;
; 1.484  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.115      ; 0.863      ;
; 1.505  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.114      ; 0.851      ;
; 1.510  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.114      ; 0.858      ;
; 1.553  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.132      ; 0.819      ;
; 1.555  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.132      ; 0.828      ;
; 1.652  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.132      ; 0.731      ;
; 1.658  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.132      ; 0.725      ;
; 1.799  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.187      ; 1.053      ;
; 1.824  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.212      ; 1.058      ;
; 1.890  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.187      ; 0.962      ;
; 1.897  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.115      ; 0.950      ;
; 1.905  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.132      ; 0.967      ;
; 1.916  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.114      ; 0.940      ;
; 1.918  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.114      ; 0.950      ;
; 1.920  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.212      ; 0.962      ;
; 1.921  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.132      ; 0.962      ;
; 1.984  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.115      ; 0.863      ;
; 2.005  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.114      ; 0.851      ;
; 2.010  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.114      ; 0.858      ;
; 2.053  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.132      ; 0.819      ;
; 2.055  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.132      ; 0.828      ;
; 2.152  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.132      ; 0.731      ;
; 2.158  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.132      ; 0.725      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -1.488 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.095     ; 0.417      ;
; -1.339 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.093     ; 0.348      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.046 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 2.080      ;
; -0.994 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 2.028      ;
; -0.990 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 2.022      ;
; -0.984 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 2.017      ;
; -0.938 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.970      ;
; -0.932 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.965      ;
; -0.906 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.940      ;
; -0.905 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.934      ;
; -0.888 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.922      ;
; -0.856 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.892      ;
; -0.853 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.882      ;
; -0.840 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.874      ;
; -0.840 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.878      ;
; -0.834 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.870      ;
; -0.832 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.864      ;
; -0.823 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.854      ;
; -0.819 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.853      ;
; -0.817 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.850      ;
; -0.810 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.846      ;
; -0.800 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.834      ;
; -0.799 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.792 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.815      ;
; -0.784 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.816      ;
; -0.782 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.811      ;
; -0.781 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.811      ;
; -0.765 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.797      ;
; -0.763 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.795      ;
; -0.760 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.794      ;
; -0.759 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.789      ;
; -0.758 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.794      ;
; -0.751 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.785      ;
; -0.743 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.770      ;
; -0.737 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.767      ;
; -0.729 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.761      ;
; -0.726 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.758      ;
; -0.724 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.754      ;
; -0.720 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.750      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.716 ; estadoSiguiente.activar_leer_resultado                                                             ; registro8b:r_resultado|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.752      ;
; -0.700 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.732      ;
; -0.698 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.734      ;
; -0.690 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.719      ;
; -0.685 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.713      ;
; -0.670 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.706      ;
; -0.667 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.701      ;
; -0.667 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.698      ;
; -0.666 ; estadoSiguiente.leer_salida                                                                        ; registro8b:r_salida|registro[1]                                                                    ; control[0]   ; control[0]  ; 1.000        ; -0.122     ; 1.576      ;
; -0.666 ; estadoSiguiente.leer_salida                                                                        ; registro8b:r_salida|registro[2]                                                                    ; control[0]   ; control[0]  ; 1.000        ; -0.122     ; 1.576      ;
; -0.666 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.699      ;
; -0.665 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.697      ;
; -0.662 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.700      ;
; -0.660 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 1.695      ;
; -0.653 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.682      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.675      ;
; -0.652 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.688      ;
; -0.647 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.683      ;
; -0.642 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.674      ;
; -0.635 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.663      ;
; -0.634 ; codigo_operacion_alu[2]                                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.662      ;
; -0.632 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.655      ;
; -0.620 ; codigo_operacion_alu[2]                                                                            ; alu:modulo_alu|resultado[0]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.647      ;
; -0.620 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.656      ;
; -0.620 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.650      ;
; -0.619 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.651      ;
; -0.613 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.637      ;
; -0.612 ; codigo_operacion_alu[2]                                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.636      ;
; -0.611 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[0]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[6]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[7]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[1]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[2]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.647      ;
; -0.609 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.639      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.265 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.479     ; 0.630      ;
; -1.192 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.558     ; 0.745      ;
; -1.182 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.559     ; 0.723      ;
; -1.116 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.470     ; 0.490      ;
; -1.095 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.493     ; 0.626      ;
; -1.082 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.478     ; 0.630      ;
; -1.068 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.558     ; 0.611      ;
; -1.012 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.548     ; 0.565      ;
; -1.010 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.549     ; 0.561      ;
; -0.948 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.484     ; 0.488      ;
; -0.934 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.469     ; 0.491      ;
; -0.928 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.549     ; 0.490      ;
; 0.083  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.966      ; 0.868      ;
; 0.181  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.887      ; 0.948      ;
; 0.250  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.952      ; 0.867      ;
; 0.265  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.967      ; 0.869      ;
; 0.309  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.886      ; 0.818      ;
; 0.416  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.887      ; 0.723      ;
; 0.583  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.966      ; 0.868      ;
; 0.681  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.887      ; 0.948      ;
; 0.750  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.952      ; 0.867      ;
; 0.765  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.967      ; 0.869      ;
; 0.809  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.886      ; 0.818      ;
; 0.916  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.887      ; 0.723      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -0.751 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; -0.028     ; 0.709      ;
; -0.661 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; -0.027     ; 0.705      ;
; -0.617 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; -0.028     ; 0.575      ;
; -0.592 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; -0.028     ; 0.550      ;
; -0.553 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.047      ; 0.698      ;
; -0.543 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.047      ; 0.701      ;
; -0.527 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; -0.027     ; 0.571      ;
; -0.520 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.041      ; 0.671      ;
; -0.499 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; -0.027     ; 0.543      ;
; -0.476 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.047      ; 0.620      ;
; -0.476 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.043      ; 0.615      ;
; -0.462 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.041      ; 0.613      ;
; -0.457 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.043      ; 0.611      ;
; -0.433 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.047      ; 0.578      ;
; -0.426 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.047      ; 0.584      ;
; -0.349 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.044      ; 0.489      ;
; -0.345 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.048      ; 0.490      ;
; -0.330 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.044      ; 0.485      ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                           ;
+-------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.047 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.562      ; 1.124      ;
; 0.060 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.642      ; 1.191      ;
; 0.079 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.562      ; 1.093      ;
; 0.092 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.619      ; 1.062      ;
; 0.092 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.535      ; 1.053      ;
; 0.092 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.642      ; 1.160      ;
; 0.104 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.641      ; 1.146      ;
; 0.105 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.615      ; 1.120      ;
; 0.119 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.561      ; 1.051      ;
; 0.136 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.641      ; 1.115      ;
; 0.145 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.637      ; 1.021      ;
; 0.149 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.614      ; 1.075      ;
; 0.154 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.574      ; 1.028      ;
; 0.164 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.641      ; 1.086      ;
; 0.189 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.636      ; 0.976      ;
; 0.196 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.641      ; 1.055      ;
; 0.237 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.557      ; 0.849      ;
; 0.239 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.618      ; 0.914      ;
; 0.254 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.561      ; 0.917      ;
; 0.274 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.576      ; 0.911      ;
; 0.312 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.614      ; 0.912      ;
; 0.823 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.523      ; 0.870      ;
; 0.919 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.505      ; 0.762      ;
; 0.948 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.460      ; 0.761      ;
; 0.990 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.501      ; 0.762      ;
; 1.017 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.528      ; 0.762      ;
; 1.140 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.528      ; 0.638      ;
; 1.323 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.523      ; 0.870      ;
; 1.419 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.505      ; 0.762      ;
; 1.448 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.460      ; 0.761      ;
; 1.490 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.501      ; 0.762      ;
; 1.517 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.528      ; 0.762      ;
; 1.640 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.528      ; 0.638      ;
+-------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.desactivar_salida'                                                                                                      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.255 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.597      ; 0.325      ;
; 0.408 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.583      ; 0.325      ;
; 0.427 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.607      ; 0.325      ;
; 0.431 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.597      ; 0.325      ;
; 0.432 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.605      ; 0.325      ;
; 0.432 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.598      ; 0.325      ;
; 0.438 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.606      ; 0.325      ;
; 0.442 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.605      ; 0.325      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.548 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.132      ; 0.725      ;
; -1.542 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.132      ; 0.731      ;
; -1.454 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.132      ; 0.819      ;
; -1.445 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.132      ; 0.828      ;
; -1.404 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.114      ; 0.851      ;
; -1.397 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.114      ; 0.858      ;
; -1.393 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.115      ; 0.863      ;
; -1.391 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.212      ; 0.962      ;
; -1.366 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.187      ; 0.962      ;
; -1.315 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.114      ; 0.940      ;
; -1.311 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.132      ; 0.962      ;
; -1.306 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.115      ; 0.950      ;
; -1.306 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.132      ; 0.967      ;
; -1.305 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.114      ; 0.950      ;
; -1.295 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.212      ; 1.058      ;
; -1.275 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.187      ; 1.053      ;
; -1.048 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.132      ; 0.725      ;
; -1.042 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.132      ; 0.731      ;
; -0.954 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.132      ; 0.819      ;
; -0.945 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.132      ; 0.828      ;
; -0.904 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.114      ; 0.851      ;
; -0.897 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.114      ; 0.858      ;
; -0.893 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.115      ; 0.863      ;
; -0.891 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.212      ; 0.962      ;
; -0.866 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.187      ; 0.962      ;
; -0.815 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.114      ; 0.940      ;
; -0.811 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.132      ; 0.962      ;
; -0.806 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.115      ; 0.950      ;
; -0.806 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.132      ; 0.967      ;
; -0.805 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.114      ; 0.950      ;
; -0.795 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.212      ; 1.058      ;
; -0.775 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.187      ; 1.053      ;
; 0.942  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.090     ; 0.352      ;
; 1.021  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.088     ; 0.433      ;
; 1.026  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.088     ; 0.438      ;
; 1.027  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.090     ; 0.437      ;
; 1.029  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.091     ; 0.438      ;
; 1.060  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 0.426      ;
; 1.065  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.133     ; 0.432      ;
; 1.158  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.172     ; 0.486      ;
; 2.259  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 2.469      ;
; 2.259  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 2.469      ;
; 2.259  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 2.469      ;
; 2.259  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 2.469      ;
; 2.259  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 2.469      ;
; 2.259  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 2.469      ;
; 2.287  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.685      ; 2.472      ;
; 2.287  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.685      ; 2.472      ;
; 2.287  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.685      ; 2.472      ;
; 2.287  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.685      ; 2.472      ;
; 2.287  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.685      ; 2.472      ;
; 2.287  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.685      ; 2.472      ;
; 2.320  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.450      ;
; 2.320  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.450      ;
; 2.320  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.450      ;
; 2.320  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.450      ;
; 2.320  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.450      ;
; 2.320  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.450      ;
; 2.398  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.528      ;
; 2.398  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.528      ;
; 2.398  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.528      ;
; 2.398  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.528      ;
; 2.398  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.528      ;
; 2.398  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.528      ;
; 2.402  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.532      ;
; 2.402  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.532      ;
; 2.402  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.532      ;
; 2.402  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.532      ;
; 2.402  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.532      ;
; 2.402  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.630      ; 2.532      ;
; 2.443  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.555      ;
; 2.443  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.555      ;
; 2.443  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.555      ;
; 2.443  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.555      ;
; 2.443  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.555      ;
; 2.443  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.555      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.556      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.613      ; 2.557      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.556      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.556      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.556      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.556      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.612      ; 2.556      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.613      ; 2.557      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.613      ; 2.557      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.613      ; 2.557      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.613      ; 2.557      ;
; 2.444  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.613      ; 2.557      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.509 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.093      ; 0.725      ;
; -1.503 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.093      ; 0.731      ;
; -1.415 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.093      ; 0.819      ;
; -1.406 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.093      ; 0.828      ;
; -1.365 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.075      ; 0.851      ;
; -1.358 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.075      ; 0.858      ;
; -1.354 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.076      ; 0.863      ;
; -1.352 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.173      ; 0.962      ;
; -1.327 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.148      ; 0.962      ;
; -1.276 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.075      ; 0.940      ;
; -1.272 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.093      ; 0.962      ;
; -1.267 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.076      ; 0.950      ;
; -1.267 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.093      ; 0.967      ;
; -1.266 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.075      ; 0.950      ;
; -1.256 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.173      ; 1.058      ;
; -1.236 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.148      ; 1.053      ;
; -1.009 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.093      ; 0.725      ;
; -1.003 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.093      ; 0.731      ;
; -0.915 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.093      ; 0.819      ;
; -0.906 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.093      ; 0.828      ;
; -0.865 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.075      ; 0.851      ;
; -0.858 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.075      ; 0.858      ;
; -0.854 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.076      ; 0.863      ;
; -0.852 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.173      ; 0.962      ;
; -0.827 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.148      ; 0.962      ;
; -0.776 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.075      ; 0.940      ;
; -0.772 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.093      ; 0.962      ;
; -0.767 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.076      ; 0.950      ;
; -0.767 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.093      ; 0.967      ;
; -0.766 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.075      ; 0.950      ;
; -0.756 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.173      ; 1.058      ;
; -0.736 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.148      ; 1.053      ;
; 0.940  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.087     ; 0.353      ;
; 0.943  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.086     ; 0.357      ;
; 0.944  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.090     ; 0.354      ;
; 0.944  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.090     ; 0.354      ;
; 0.945  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.090     ; 0.355      ;
; 1.018  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.086     ; 0.432      ;
; 1.079  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.172     ; 0.407      ;
; 1.080  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.173     ; 0.407      ;
; 2.298  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.671      ; 2.469      ;
; 2.298  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.671      ; 2.469      ;
; 2.298  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.671      ; 2.469      ;
; 2.298  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.671      ; 2.469      ;
; 2.298  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.671      ; 2.469      ;
; 2.298  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.671      ; 2.469      ;
; 2.326  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.646      ; 2.472      ;
; 2.326  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.646      ; 2.472      ;
; 2.326  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.646      ; 2.472      ;
; 2.326  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.646      ; 2.472      ;
; 2.326  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.646      ; 2.472      ;
; 2.326  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.646      ; 2.472      ;
; 2.359  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.450      ;
; 2.359  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.450      ;
; 2.359  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.450      ;
; 2.359  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.450      ;
; 2.359  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.450      ;
; 2.359  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.450      ;
; 2.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.528      ;
; 2.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.528      ;
; 2.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.528      ;
; 2.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.528      ;
; 2.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.528      ;
; 2.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.528      ;
; 2.441  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.532      ;
; 2.441  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.532      ;
; 2.441  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.532      ;
; 2.441  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.532      ;
; 2.441  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.532      ;
; 2.441  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.591      ; 2.532      ;
; 2.482  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.555      ;
; 2.482  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.555      ;
; 2.482  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.555      ;
; 2.482  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.555      ;
; 2.482  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.555      ;
; 2.482  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.555      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.556      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.574      ; 2.557      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.556      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.556      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.556      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.556      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.573      ; 2.556      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.574      ; 2.557      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.574      ; 2.557      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.574      ; 2.557      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.574      ; 2.557      ;
; 2.483  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.574      ; 2.557      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.205 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.440      ; 0.528      ;
; -1.202 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.440      ; 0.531      ;
; -1.202 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.440      ; 0.531      ;
; -1.081 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                           ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.441      ; 0.653      ;
; -1.061 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.438      ; 0.670      ;
; -1.060 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.433      ; 0.666      ;
; -1.033 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.433      ; 0.693      ;
; -0.889 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 1.435      ; 0.839      ;
; -0.821 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.440      ; 0.912      ;
; -0.819 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.438      ; 0.912      ;
; -0.776 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.438      ; 0.955      ;
; -0.705 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.440      ; 0.528      ;
; -0.702 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.440      ; 0.531      ;
; -0.702 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.440      ; 0.531      ;
; -0.679 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.433      ; 1.047      ;
; -0.666 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.440      ; 1.067      ;
; -0.666 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.440      ; 1.067      ;
; -0.666 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.440      ; 1.067      ;
; -0.604 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.443      ; 1.132      ;
; -0.604 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[3]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.443      ; 1.132      ;
; -0.604 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[4]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.443      ; 1.132      ;
; -0.604 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[5]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.443      ; 1.132      ;
; -0.604 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[6]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.443      ; 1.132      ;
; -0.604 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[7]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.443      ; 1.132      ;
; -0.598 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.440      ; 1.135      ;
; -0.593 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.140      ;
; -0.593 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.140      ;
; -0.593 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.140      ;
; -0.589 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.143      ;
; -0.589 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.143      ;
; -0.589 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.143      ;
; -0.581 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                           ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 1.441      ; 0.653      ;
; -0.570 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.163      ;
; -0.561 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.438      ; 0.670      ;
; -0.560 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.433      ; 0.666      ;
; -0.549 ; estadoSiguiente.incrementar_pc    ; mostrar                                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.444      ; 1.188      ;
; -0.548 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.443      ; 1.188      ;
; -0.548 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[3]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.443      ; 1.188      ;
; -0.548 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[4]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.443      ; 1.188      ;
; -0.548 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[5]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.443      ; 1.188      ;
; -0.548 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[6]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.443      ; 1.188      ;
; -0.548 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[7]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.443      ; 1.188      ;
; -0.539 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[0]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.434      ; 1.188      ;
; -0.539 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[2]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.434      ; 1.188      ;
; -0.539 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[1]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.434      ; 1.188      ;
; -0.538 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[1]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.444      ; 1.199      ;
; -0.538 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[2]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.444      ; 1.199      ;
; -0.533 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 1.433      ; 0.693      ;
; -0.524 ; estadoSiguiente.incrementar_pc    ; op_a_cargar                                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.205      ;
; -0.524 ; estadoSiguiente.incrementar_pc    ; donde_leer[0]                                                                                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.205      ;
; -0.516 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.216      ;
; -0.516 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.216      ;
; -0.516 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.216      ;
; -0.482 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[1]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.444      ; 1.255      ;
; -0.482 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[2]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.444      ; 1.255      ;
; -0.481 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_salida                                                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.435      ; 1.247      ;
; -0.470 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.433      ; 1.256      ;
; -0.470 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.433      ; 1.256      ;
; -0.457 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.498      ; 1.320      ;
; -0.389 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 1.435      ; 0.839      ;
; -0.374 ; in_status[2]                      ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.094      ; 0.372      ;
; -0.370 ; in_status[1]                      ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.096      ; 0.378      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.358 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.437      ; 1.372      ;
; -0.338 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.440      ; 1.395      ;
; -0.338 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.440      ; 1.395      ;
; -0.338 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.440      ; 1.395      ;
; -0.334 ; estadoSiguiente.espera            ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.498      ; 1.443      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.498      ; 1.451      ;
; -0.321 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 1.440      ; 0.912      ;
; -0.319 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 1.438      ; 0.912      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.425      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_salida|registro[3]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.425      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_salida|registro[4]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.425      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_salida|registro[5]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.425      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_salida|registro[6]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.425      ;
; -0.311 ; estadoSiguiente.espera            ; registro8b:r_salida|registro[7]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.425      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.301 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.421      ;
; -0.297 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.430      ;
; -0.297 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.430      ;
; -0.297 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.430      ;
; -0.283 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.449      ;
; -0.283 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.449      ;
; -0.283 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.449      ;
; -0.283 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.449      ;
; -0.283 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.449      ;
; -0.276 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 1.438      ; 0.955      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.031 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.528      ; 0.638      ;
; -0.907 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.528      ; 0.762      ;
; -0.884 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.505      ; 0.762      ;
; -0.880 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.501      ; 0.762      ;
; -0.840 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.460      ; 0.761      ;
; -0.794 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.523      ; 0.870      ;
; -0.531 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.528      ; 0.638      ;
; -0.407 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.528      ; 0.762      ;
; -0.384 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.505      ; 0.762      ;
; -0.380 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.501      ; 0.762      ;
; -0.340 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.460      ; 0.761      ;
; -0.294 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.523      ; 0.870      ;
; 0.292  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.557      ; 0.849      ;
; 0.296  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.618      ; 0.914      ;
; 0.298  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.614      ; 0.912      ;
; 0.335  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.576      ; 0.911      ;
; 0.340  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.636      ; 0.976      ;
; 0.356  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.561      ; 0.917      ;
; 0.384  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.637      ; 1.021      ;
; 0.414  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.641      ; 1.055      ;
; 0.443  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.619      ; 1.062      ;
; 0.445  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.641      ; 1.086      ;
; 0.454  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.574      ; 1.028      ;
; 0.461  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.614      ; 1.075      ;
; 0.474  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.641      ; 1.115      ;
; 0.490  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.561      ; 1.051      ;
; 0.505  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.641      ; 1.146      ;
; 0.505  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.615      ; 1.120      ;
; 0.518  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.535      ; 1.053      ;
; 0.518  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.642      ; 1.160      ;
; 0.531  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.562      ; 1.093      ;
; 0.549  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.642      ; 1.191      ;
; 0.562  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.562      ; 1.124      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.305 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.887      ; 0.723      ;
; -0.239 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.966      ; 0.868      ;
; -0.239 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.967      ; 0.869      ;
; -0.226 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.952      ; 0.867      ;
; -0.209 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.886      ; 0.818      ;
; -0.080 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.887      ; 0.948      ;
; 0.195  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.887      ; 0.723      ;
; 0.261  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.966      ; 0.868      ;
; 0.261  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.967      ; 0.869      ;
; 0.274  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.952      ; 0.867      ;
; 0.291  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.886      ; 0.818      ;
; 0.420  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.887      ; 0.948      ;
; 1.460  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.470     ; 0.490      ;
; 1.460  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.469     ; 0.491      ;
; 1.472  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.484     ; 0.488      ;
; 1.539  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.549     ; 0.490      ;
; 1.608  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.478     ; 0.630      ;
; 1.609  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.479     ; 0.630      ;
; 1.610  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.549     ; 0.561      ;
; 1.613  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.548     ; 0.565      ;
; 1.619  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.493     ; 0.626      ;
; 1.669  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.558     ; 0.611      ;
; 1.782  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.559     ; 0.723      ;
; 1.803  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.558     ; 0.745      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.desactivar_salida'                                                                                                       ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.218 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.607      ; 0.325      ;
; 0.219 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.606      ; 0.325      ;
; 0.220 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.605      ; 0.325      ;
; 0.220 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.605      ; 0.325      ;
; 0.227 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.598      ; 0.325      ;
; 0.228 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.597      ; 0.325      ;
; 0.228 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.597      ; 0.325      ;
; 0.242 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.583      ; 0.325      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 0.941 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.044      ; 0.485      ;
; 0.942 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.048      ; 0.490      ;
; 0.945 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.044      ; 0.489      ;
; 1.031 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.047      ; 0.578      ;
; 1.037 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.047      ; 0.584      ;
; 1.068 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.043      ; 0.611      ;
; 1.070 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; -0.027     ; 0.543      ;
; 1.072 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.041      ; 0.613      ;
; 1.072 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.043      ; 0.615      ;
; 1.073 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.047      ; 0.620      ;
; 1.078 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; -0.028     ; 0.550      ;
; 1.098 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; -0.027     ; 0.571      ;
; 1.103 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; -0.028     ; 0.575      ;
; 1.130 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.041      ; 0.671      ;
; 1.151 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.047      ; 0.698      ;
; 1.154 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.047      ; 0.701      ;
; 1.232 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; -0.027     ; 0.705      ;
; 1.237 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; -0.028     ; 0.709      ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 1.427 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.325     ; 0.602      ;
; 1.538 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 0.709      ;
; 1.578 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.324     ; 0.754      ;
; 1.650 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.323     ; 0.827      ;
; 1.656 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 0.827      ;
; 1.682 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 0.775      ;
; 1.717 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.373     ; 0.844      ;
; 1.720 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.318     ; 0.902      ;
; 1.720 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.316     ; 0.904      ;
; 1.725 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.316     ; 0.909      ;
; 1.730 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.317     ; 0.913      ;
; 1.730 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.322     ; 0.908      ;
; 1.732 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.321     ; 0.911      ;
; 1.857 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 0.992      ;
; 1.858 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.399     ; 0.959      ;
; 1.965 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.325     ; 1.140      ;
; 3.516 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.634      ;
; 3.516 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.634      ;
; 3.516 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.634      ;
; 3.516 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.634      ;
; 3.516 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.634      ;
; 3.516 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.634      ;
; 3.583 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.701      ;
; 3.583 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.701      ;
; 3.583 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.701      ;
; 3.583 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.701      ;
; 3.583 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.701      ;
; 3.583 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.701      ;
; 3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.387     ; 2.721      ;
; 3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.387     ; 2.721      ;
; 3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.387     ; 2.721      ;
; 3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.387     ; 2.721      ;
; 3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.387     ; 2.721      ;
; 3.608 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.387     ; 2.721      ;
; 3.611 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.727      ;
; 3.611 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.727      ;
; 3.611 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.727      ;
; 3.611 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.727      ;
; 3.611 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.727      ;
; 3.611 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.727      ;
; 3.617 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.465     ; 2.652      ;
; 3.617 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.465     ; 2.652      ;
; 3.617 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.465     ; 2.652      ;
; 3.617 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.465     ; 2.652      ;
; 3.617 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.465     ; 2.652      ;
; 3.617 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.465     ; 2.652      ;
; 3.627 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.388     ; 2.739      ;
; 3.627 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.388     ; 2.739      ;
; 3.627 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.388     ; 2.739      ;
; 3.627 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.388     ; 2.739      ;
; 3.627 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.388     ; 2.739      ;
; 3.627 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.388     ; 2.739      ;
; 3.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.383     ; 2.759      ;
; 3.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.383     ; 2.759      ;
; 3.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.383     ; 2.759      ;
; 3.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.383     ; 2.759      ;
; 3.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.383     ; 2.759      ;
; 3.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.383     ; 2.759      ;
; 3.774 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.431     ; 2.843      ;
; 3.774 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.431     ; 2.843      ;
; 3.774 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.431     ; 2.843      ;
; 3.774 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.431     ; 2.843      ;
; 3.774 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.431     ; 2.843      ;
; 3.774 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.431     ; 2.843      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 1.941 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.093     ; 0.348      ;
; 2.012 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.095     ; 0.417      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; -1.984 ; estadoSiguiente.activar_esc_salida  ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.211     ; 0.916      ;
; -1.958 ; estadoSiguiente.activar_leer_salida ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.217     ; 0.884      ;
; -1.899 ; estadoSiguiente.leer_salida         ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.342     ; 0.700      ;
; -0.167 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.224      ; 0.675      ;
; -0.072 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.224      ; 0.580      ;
; 0.333  ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.224      ; 0.675      ;
; 0.428  ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.224      ; 0.580      ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; -1.967 ; estadoSiguiente.reset_pc       ; Selector6~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.183     ; 0.677      ;
; -0.435 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.274      ; 0.743      ;
; -0.183 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.274      ; 0.491      ;
; 0.065  ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.274      ; 0.743      ;
; 0.317  ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.274      ; 0.491      ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                                        ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; -1.825 ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.206     ; 0.680      ;
; -1.753 ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.204     ; 0.610      ;
; -1.667 ; estadoSiguiente.leer_op2               ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.022     ; 0.708      ;
; -1.561 ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.861     ; 0.802      ;
; -1.543 ; estadoSiguiente.activar_leer_op2       ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.022     ; 0.584      ;
; -1.468 ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.861     ; 0.709      ;
; -1.452 ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.882     ; 0.793      ;
; -1.450 ; estadoSiguiente.activar_esc_op2        ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.022     ; 0.491      ;
; -1.428 ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.861     ; 0.669      ;
; -1.422 ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.861     ; 0.663      ;
; -1.379 ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.882     ; 0.639      ;
; -1.359 ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.882     ; 0.700      ;
; -1.313 ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.882     ; 0.654      ;
; -1.308 ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.882     ; 0.649      ;
; -1.151 ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.882     ; 0.411      ;
; -0.029 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; 0.500        ; 0.416      ; 0.649      ;
; -0.009 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.500        ; 0.574      ; 0.826      ;
; 0.054  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.500        ; 0.574      ; 0.763      ;
; 0.134  ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.500        ; 0.551      ; 0.700      ;
; 0.471  ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; 1.000        ; 0.416      ; 0.649      ;
; 0.491  ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 1.000        ; 0.574      ; 0.826      ;
; 0.554  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 1.000        ; 0.574      ; 0.763      ;
; 0.634  ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 1.000        ; 0.551      ; 0.700      ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.513 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.992     ; 0.488      ;
; -0.044 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.446      ; 0.598      ;
; 0.456  ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.446      ; 0.598      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                                        ;
+-------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; 0.008 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.000        ; 0.551      ; 0.700      ;
; 0.048 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.000        ; 0.574      ; 0.763      ;
; 0.092 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; 0.000        ; 0.416      ; 0.649      ;
; 0.111 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.000        ; 0.574      ; 0.826      ;
; 0.508 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; -0.500       ; 0.551      ; 0.700      ;
; 0.548 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; -0.500       ; 0.574      ; 0.763      ;
; 0.592 ; estadoSiguiente.activar_carga_alu      ; Selector16~2 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera ; -0.500       ; 0.416      ; 0.649      ;
; 0.611 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; -0.500       ; 0.574      ; 0.826      ;
; 1.793 ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.882     ; 0.411      ;
; 2.013 ; estadoSiguiente.activar_esc_op2        ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.022     ; 0.491      ;
; 2.021 ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.882     ; 0.639      ;
; 2.024 ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.861     ; 0.663      ;
; 2.030 ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.861     ; 0.669      ;
; 2.031 ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.882     ; 0.649      ;
; 2.036 ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.882     ; 0.654      ;
; 2.070 ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.861     ; 0.709      ;
; 2.082 ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.882     ; 0.700      ;
; 2.106 ; estadoSiguiente.activar_leer_op2       ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.022     ; 0.584      ;
; 2.163 ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.861     ; 0.802      ;
; 2.175 ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.882     ; 0.793      ;
; 2.230 ; estadoSiguiente.leer_op2               ; Selector16~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.022     ; 0.708      ;
; 2.314 ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.204     ; 0.610      ;
; 2.386 ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.206     ; 0.680      ;
+-------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.011 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.446      ; 0.598      ;
; 0.511 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.446      ; 0.598      ;
; 1.980 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.992     ; 0.488      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; 0.076 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.274      ; 0.491      ;
; 0.328 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.274      ; 0.743      ;
; 0.576 ; estadoSiguiente.espera         ; Selector6~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.274      ; 0.491      ;
; 0.828 ; estadoSiguiente.incrementar_pc ; Selector6~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.274      ; 0.743      ;
; 2.360 ; estadoSiguiente.reset_pc       ; Selector6~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.183     ; 0.677      ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.224      ; 0.580      ;
; 0.310 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.224      ; 0.675      ;
; 0.715 ; estadoSiguiente.escribir_salida     ; Selector3~5 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.224      ; 0.580      ;
; 0.810 ; estadoSiguiente.espera              ; Selector3~5 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.224      ; 0.675      ;
; 2.542 ; estadoSiguiente.leer_salida         ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.342     ; 0.700      ;
; 2.601 ; estadoSiguiente.activar_leer_salida ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.217     ; 0.884      ;
; 2.627 ; estadoSiguiente.activar_esc_salida  ; Selector3~5 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.211     ; 0.916      ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_salida                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector6~1                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector6~1                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector6~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector6~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~5                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~5                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~5|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~5|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|dataa               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datac                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector10~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector10~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector16~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector16~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector16~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector16~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector2~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector2~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 3.188  ; 3.188  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 2.158  ; 2.158  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 3.188  ; 3.188  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.867  ; 1.867  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -0.587 ; -0.587 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 1.703  ; 1.703  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 1.821  ; 1.821  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 1.728  ; 1.728  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -0.593 ; -0.593 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.578 ; -0.578 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.842  ; 1.842  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.867  ; 1.867  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.015  ; 2.015  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -0.439 ; -0.439 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 1.851  ; 1.851  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 1.969  ; 1.969  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 1.876  ; 1.876  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -0.445 ; -0.445 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.430 ; -0.430 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.990  ; 1.990  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 2.015  ; 2.015  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.863 ; -1.863 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.013 ; -2.013 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.863 ; -1.863 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.948  ; 0.948  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.858  ; 0.858  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.425 ; -1.425 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.467 ; -1.467 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.450 ; -1.450 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.948  ; 0.948  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.917  ; 0.917  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -1.564 ; -1.564 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -1.589 ; -1.589 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.800  ; 0.800  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.710  ; 0.710  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -1.573 ; -1.573 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -1.615 ; -1.615 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.598 ; -1.598 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.800  ; 0.800  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.769  ; 0.769  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -1.712 ; -1.712 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -1.737 ; -1.737 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 4.002 ; 4.002 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.888 ; 3.888 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.887 ; 3.887 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.894 ; 3.894 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.752 ; 3.752 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.974 ; 3.974 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 4.002 ; 4.002 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.874 ; 3.874 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.883 ; 3.883 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.752 ; 3.752 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.888 ; 3.888 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.887 ; 3.887 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.894 ; 3.894 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.752 ; 3.752 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.974 ; 3.974 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 4.002 ; 4.002 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.874 ; 3.874 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.883 ; 3.883 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -7.908   ; -3.887  ; -6.084   ; 0.008   ; -2.567              ;
;  control[0]                        ; -5.785   ; -1.916  ; N/A      ; N/A     ; -2.567              ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -4.140   ; 0.011   ; 0.500               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -6.084   ; 0.076   ; 0.500               ;
;  estadoSiguiente.desactivar_salida ; 0.255    ; -1.201  ; -5.832   ; 0.215   ; 0.500               ;
;  estadoSiguiente.escribir_data     ; -7.908   ; 1.427   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -3.922   ; -3.887  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2      ; -4.235   ; -3.574  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -3.867   ; -0.961  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_salida   ; -2.723   ; 0.789   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_status   ; -3.988   ; 1.941   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -5.218   ; 0.008   ; 0.500               ;
;  estadoSiguiente.incrementar_pc    ; -2.624   ; -3.229  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -636.917 ; -102.89 ; -37.498  ; 0.0     ; -391.235            ;
;  control[0]                        ; -432.867 ; -36.857 ; N/A      ; N/A     ; -391.235            ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -4.140   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -6.084   ; 0.000   ; 0.000               ;
;  estadoSiguiente.desactivar_salida ; 0.000    ; -9.497  ; -5.832   ; 0.000   ; 0.000               ;
;  estadoSiguiente.escribir_data     ; -59.993  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -41.977  ; -28.240 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2      ; -42.913  ; -25.736 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -20.653  ; -4.109  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_salida   ; -16.560  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_status   ; -7.530   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -21.442  ; 0.000   ; 0.000               ;
;  estadoSiguiente.incrementar_pc    ; -14.424  ; -16.211 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.956  ; 7.956  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.761  ; 4.761  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.956  ; 7.956  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 3.341  ; 3.341  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -0.587 ; -0.587 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.892  ; 2.892  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 3.310  ; 3.310  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.926  ; 2.926  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -0.593 ; -0.593 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.578 ; -0.578 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 3.316  ; 3.316  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 3.341  ; 3.341  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 3.828  ; 3.828  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -0.439 ; -0.439 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 3.379  ; 3.379  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 3.797  ; 3.797  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 3.413  ; 3.413  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -0.445 ; -0.445 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.430 ; -0.430 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 3.803  ; 3.803  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 3.828  ; 3.828  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.863 ; -1.863 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.013 ; -2.013 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.863 ; -1.863 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.486  ; 2.486  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.127  ; 2.127  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.425 ; -1.425 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.467 ; -1.467 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.450 ; -1.450 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 2.486  ; 2.486  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 2.422  ; 2.422  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -1.564 ; -1.564 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -1.589 ; -1.589 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.999  ; 1.999  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 1.640  ; 1.640  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -1.573 ; -1.573 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -1.615 ; -1.615 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.598 ; -1.598 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 1.999  ; 1.999  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.935  ; 1.935  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -1.712 ; -1.712 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -1.737 ; -1.737 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 9.696 ; 9.696 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 9.303 ; 9.303 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 9.307 ; 9.307 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 9.567 ; 9.567 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 9.147 ; 9.147 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 9.644 ; 9.644 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 9.696 ; 9.696 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 9.285 ; 9.285 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 9.302 ; 9.302 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.752 ; 3.752 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.888 ; 3.888 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.887 ; 3.887 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.894 ; 3.894 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.752 ; 3.752 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.974 ; 3.974 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 4.002 ; 4.002 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.874 ; 3.874 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.883 ; 3.883 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                        ; 839      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                        ; 17       ; 25       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                        ; 8        ; 14       ; 0        ; 0        ;
; estadoSiguiente.desactivar_salida ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                        ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                        ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_salida   ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                        ; 3        ; 5        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                        ; 58       ; 92       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                        ; 17       ; 31       ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 8        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data     ; 0        ; 0        ; 64       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_salida   ; 0        ; 0        ; 18       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_status   ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 0        ; 21       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 6        ; 6        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                        ; 839      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                        ; 17       ; 25       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                        ; 8        ; 14       ; 0        ; 0        ;
; estadoSiguiente.desactivar_salida ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                        ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                        ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_salida   ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                        ; 3        ; 5        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                        ; 58       ; 92       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                        ; 17       ; 31       ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 8        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data     ; 0        ; 0        ; 64       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_salida   ; 0        ; 0        ; 18       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_status   ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 0        ; 21       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 6        ; 6        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera            ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 1        ; 1        ;
; control[0]                        ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 3        ; 0        ;
; estadoSiguiente.escribir_salida   ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera            ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; control[0]                        ; estadoSiguiente.espera            ; 0        ; 0        ; 15       ; 0        ;
; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_status   ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                 ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera            ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 1        ; 1        ;
; control[0]                        ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 3        ; 0        ;
; estadoSiguiente.escribir_salida   ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera            ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; control[0]                        ; estadoSiguiente.espera            ; 0        ; 0        ; 15       ; 0        ;
; estadoSiguiente.activar_carga_alu ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_status   ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 20 18:24:04 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 79 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_pc estadoSiguiente.activar_leer_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_data estadoSiguiente.escribir_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_carga_alu estadoSiguiente.activar_carga_alu
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.desactivar_salida estadoSiguiente.desactivar_salida
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_salida estadoSiguiente.escribir_salida
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_status estadoSiguiente.escribir_status
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector17~2|combout"
    Warning (332126): Node "Selector17~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector4~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector13~1|combout"
    Warning (332126): Node "Selector13~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector11~2|combout"
    Warning (332126): Node "Selector11~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector9~1|combout"
    Warning (332126): Node "Selector9~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector15~1|combout"
    Warning (332126): Node "Selector15~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector5~1|combout"
    Warning (332126): Node "Selector5~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector7~2|combout"
    Warning (332126): Node "Selector7~1|dataa"
    Warning (332126): Node "Selector7~1|combout"
    Warning (332126): Node "Selector7~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector1~2|combout"
    Warning (332126): Node "Selector1~2|datac"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.908
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.908       -59.993 estadoSiguiente.escribir_data 
    Info (332119):    -5.785      -432.867 control[0] 
    Info (332119):    -4.235       -42.913 estadoSiguiente.escribir_op2 
    Info (332119):    -3.988        -7.530 estadoSiguiente.escribir_status 
    Info (332119):    -3.922       -41.977 estadoSiguiente.escribir_op1 
    Info (332119):    -3.867       -20.653 estadoSiguiente.escribir_ram 
    Info (332119):    -2.723       -16.560 estadoSiguiente.escribir_salida 
    Info (332119):    -2.624       -14.424 estadoSiguiente.incrementar_pc 
    Info (332119):     0.342         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case hold slack is -3.887
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.887       -28.240 estadoSiguiente.escribir_op1 
    Info (332119):    -3.574       -25.736 estadoSiguiente.escribir_op2 
    Info (332119):    -3.229       -16.211 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.916       -19.097 control[0] 
    Info (332119):    -1.201        -9.497 estadoSiguiente.desactivar_salida 
    Info (332119):    -0.961        -4.109 estadoSiguiente.escribir_ram 
    Info (332119):     0.789         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     2.531         0.000 estadoSiguiente.escribir_data 
    Info (332119):     3.139         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -6.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.084        -6.084 estadoSiguiente.activar_leer_pc 
    Info (332119):    -5.832        -5.832 estadoSiguiente.desactivar_salida 
    Info (332119):    -5.218       -21.442 estadoSiguiente.espera 
    Info (332119):    -4.140        -4.140 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is 0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.071         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.074         0.000 estadoSiguiente.espera 
    Info (332119):     0.269         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.681         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -391.235 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.166
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.166       -24.067 estadoSiguiente.escribir_data 
    Info (332119):    -1.892       -17.589 estadoSiguiente.escribir_op2 
    Info (332119):    -1.853       -17.740 estadoSiguiente.escribir_op1 
    Info (332119):    -1.488        -2.827 estadoSiguiente.escribir_status 
    Info (332119):    -1.460       -61.855 control[0] 
    Info (332119):    -1.265        -6.884 estadoSiguiente.escribir_ram 
    Info (332119):    -0.751        -4.437 estadoSiguiente.escribir_salida 
    Info (332119):     0.047         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.255         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case hold slack is -1.548
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.548       -11.495 estadoSiguiente.escribir_op1 
    Info (332119):    -1.509       -11.183 estadoSiguiente.escribir_op2 
    Info (332119):    -1.205       -36.857 control[0] 
    Info (332119):    -1.031        -5.336 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.305        -1.298 estadoSiguiente.escribir_ram 
    Info (332119):     0.218         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.941         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     1.427         0.000 estadoSiguiente.escribir_data 
    Info (332119):     1.941         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -1.984
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.984        -1.984 estadoSiguiente.desactivar_salida 
    Info (332119):    -1.967        -1.967 estadoSiguiente.activar_leer_pc 
    Info (332119):    -1.825        -7.884 estadoSiguiente.espera 
    Info (332119):    -1.513        -1.513 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is 0.008
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.008         0.000 estadoSiguiente.espera 
    Info (332119):     0.011         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.076         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.215         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -257.746 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 34 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Tue Feb 20 18:24:06 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


