# Generated by Yosys 0.38+46 (git sha1 UNKNOWN, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model smplfir
.inputs i_clk i_ce i_val[0] i_val[1] i_val[2] i_val[3] i_val[4] i_val[5] i_val[6] i_val[7] i_val[8] i_val[9] i_val[10] i_val[11] i_val[12] i_val[13] i_val[14]
.outputs o_val[0] o_val[1] o_val[2] o_val[3] o_val[4] o_val[5] o_val[6] o_val[7] o_val[8] o_val[9] o_val[10] o_val[11] o_val[12] o_val[13] o_val[14] o_val[15]
.names $false
.names $true
1
.names $undef
.names i_ce i_val[14] delayed[14] $abc$921$new_n81 o_val[14] $abc$921$auto$rtlil.cc:2693:MuxGate$752
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_val[12] delayed[12] i_val[13] delayed[13] $abc$921$new_n82 $abc$921$new_n81
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names i_val[10] delayed[10] i_val[11] delayed[11] $abc$921$new_n83 $abc$921$new_n82
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names i_val[8] delayed[8] i_val[9] delayed[9] $abc$921$new_n84 $abc$921$new_n83
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names i_val[6] delayed[6] i_val[7] delayed[7] $abc$921$new_n85 $abc$921$new_n84
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names i_val[4] delayed[4] i_val[5] delayed[5] $abc$921$new_n86 $abc$921$new_n85
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names i_val[2] delayed[2] i_val[3] delayed[3] $abc$921$new_n87 $abc$921$new_n86
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names i_val[0] delayed[0] i_val[1] delayed[1] $abc$921$new_n87
0000 1
0001 1
0010 1
0100 1
0101 1
0110 1
1000 1
1001 1
1010 1
1100 1
.names i_ce i_val[13] delayed[13] $abc$921$new_n89 o_val[13] $abc$921$auto$rtlil.cc:2693:MuxGate$754
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_val[12] delayed[12] $abc$921$new_n82 $abc$921$new_n89
000 1
001 1
011 1
101 1
.names i_ce i_val[12] delayed[12] $abc$921$new_n82 o_val[12] $abc$921$auto$rtlil.cc:2693:MuxGate$756
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_ce i_val[11] delayed[11] $abc$921$new_n92 o_val[11] $abc$921$auto$rtlil.cc:2693:MuxGate$758
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_val[10] delayed[10] $abc$921$new_n83 $abc$921$new_n92
000 1
001 1
011 1
101 1
.names i_ce i_val[10] delayed[10] $abc$921$new_n83 o_val[10] $abc$921$auto$rtlil.cc:2693:MuxGate$760
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_ce i_val[9] delayed[9] $abc$921$new_n95 o_val[9] $abc$921$auto$rtlil.cc:2693:MuxGate$762
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_val[8] delayed[8] $abc$921$new_n84 $abc$921$new_n95
000 1
001 1
011 1
101 1
.names i_ce i_val[8] delayed[8] $abc$921$new_n84 o_val[8] $abc$921$auto$rtlil.cc:2693:MuxGate$764
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_ce $abc$921$new_n98 o_val[7] $abc$921$auto$rtlil.cc:2693:MuxGate$766
001 1
011 1
110 1
111 1
.names i_val[7] delayed[7] i_val[6] delayed[6] $abc$921$new_n85 $abc$921$new_n98
00010 1
00100 1
00110 1
00111 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11010 1
11100 1
11110 1
11111 1
.names i_ce i_val[6] delayed[6] $abc$921$new_n85 o_val[6] $abc$921$auto$rtlil.cc:2693:MuxGate$768
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_ce i_val[5] delayed[5] $abc$921$new_n101 o_val[5] $abc$921$auto$rtlil.cc:2693:MuxGate$770
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_val[4] delayed[4] $abc$921$new_n86 $abc$921$new_n101
000 1
001 1
011 1
101 1
.names i_ce i_val[4] delayed[4] $abc$921$new_n86 o_val[4] $abc$921$auto$rtlil.cc:2693:MuxGate$772
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_ce i_val[3] delayed[3] $abc$921$new_n104 o_val[3] $abc$921$auto$rtlil.cc:2693:MuxGate$774
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_val[2] delayed[2] $abc$921$new_n87 $abc$921$new_n104
000 1
001 1
011 1
101 1
.names i_ce i_val[2] delayed[2] $abc$921$new_n87 o_val[2] $abc$921$auto$rtlil.cc:2693:MuxGate$776
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10000 1
10001 1
10110 1
10111 1
11010 1
11011 1
11100 1
11101 1
.names i_ce i_val[1] delayed[1] $abc$921$new_n107 o_val[1] $abc$921$auto$rtlil.cc:2693:MuxGate$778
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10010 1
10011 1
10100 1
10101 1
11000 1
11001 1
11110 1
11111 1
.names i_val[0] delayed[0] $abc$921$new_n107
11 1
.names i_ce i_val[0] delayed[0] o_val[0] $abc$921$auto$rtlil.cc:2693:MuxGate$780
0001 1
0011 1
0101 1
0111 1
1010 1
1011 1
1100 1
1101 1
.names i_ce i_val[13] delayed[13] $abc$921$auto$rtlil.cc:2693:MuxGate$782
001 1
011 1
110 1
111 1
.names i_ce i_val[12] delayed[12] $abc$921$auto$rtlil.cc:2693:MuxGate$784
001 1
011 1
110 1
111 1
.names i_ce i_val[11] delayed[11] $abc$921$auto$rtlil.cc:2693:MuxGate$786
001 1
011 1
110 1
111 1
.names i_ce i_val[10] delayed[10] $abc$921$auto$rtlil.cc:2693:MuxGate$788
001 1
011 1
110 1
111 1
.names i_ce i_val[9] delayed[9] $abc$921$auto$rtlil.cc:2693:MuxGate$790
001 1
011 1
110 1
111 1
.names i_ce i_val[8] delayed[8] $abc$921$auto$rtlil.cc:2693:MuxGate$792
001 1
011 1
110 1
111 1
.names i_ce i_val[7] delayed[7] $abc$921$auto$rtlil.cc:2693:MuxGate$794
001 1
011 1
110 1
111 1
.names i_ce i_val[6] delayed[6] $abc$921$auto$rtlil.cc:2693:MuxGate$796
001 1
011 1
110 1
111 1
.names i_ce i_val[5] delayed[5] $abc$921$auto$rtlil.cc:2693:MuxGate$798
001 1
011 1
110 1
111 1
.names i_ce i_val[4] delayed[4] $abc$921$auto$rtlil.cc:2693:MuxGate$800
001 1
011 1
110 1
111 1
.names i_ce i_val[3] delayed[3] $abc$921$auto$rtlil.cc:2693:MuxGate$802
001 1
011 1
110 1
111 1
.names i_ce i_val[2] delayed[2] $abc$921$auto$rtlil.cc:2693:MuxGate$804
001 1
011 1
110 1
111 1
.names i_ce i_val[1] delayed[1] $abc$921$auto$rtlil.cc:2693:MuxGate$806
001 1
011 1
110 1
111 1
.names i_ce i_val[0] delayed[0] $abc$921$auto$rtlil.cc:2693:MuxGate$808
001 1
011 1
110 1
111 1
.names i_ce i_val[14] delayed[14] $abc$921$auto$rtlil.cc:2693:MuxGate$810
001 1
011 1
110 1
111 1
.names i_ce i_val[14] delayed[14] $abc$921$new_n81 o_val[15] $abc$921$auto$rtlil.cc:2693:MuxGate$812
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10100 1
10101 1
11000 1
11001 1
11100 1
11101 1
11110 1
11111 1
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$808 Q=delayed[0]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$806 Q=delayed[1]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$804 Q=delayed[2]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$802 Q=delayed[3]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$800 Q=delayed[4]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$798 Q=delayed[5]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$796 Q=delayed[6]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$794 Q=delayed[7]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$792 Q=delayed[8]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$790 Q=delayed[9]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$788 Q=delayed[10]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$786 Q=delayed[11]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$784 Q=delayed[12]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$782 Q=delayed[13]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$810 Q=delayed[14]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$780 Q=o_val[0]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$778 Q=o_val[1]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$776 Q=o_val[2]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$774 Q=o_val[3]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$772 Q=o_val[4]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$770 Q=o_val[5]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$768 Q=o_val[6]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$766 Q=o_val[7]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$764 Q=o_val[8]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$762 Q=o_val[9]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$760 Q=o_val[10]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$758 Q=o_val[11]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$756 Q=o_val[12]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$754 Q=o_val[13]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$752 Q=o_val[14]
.subckt dff C=i_clk D=$abc$921$auto$rtlil.cc:2693:MuxGate$812 Q=o_val[15]
.end
