# 2024年12月工作报告

## Sail-RISCV

### PR 提交

- 向Sail-RISCV提交PR, 将其RV32时的物理内存更改为34位（已合入）[PR](https://github.com/riscv/sail-riscv/pull/641)

    - 根据ISSUE讨论结果得到的方案进行修改，并较快得到LGTM

    - PR中提出潜在的相关测试的需求

- 提交新PR： 向Sail-RISCV提交PR, 修正简化其Mstatus CSR的构造以及合法化方案[PR](https://github.com/riscv/sail-riscv/pull/652#issuecomment-2556427171)

- 提交新PR： 向Sail-RISCV提交PR, 添加开关TLB的cli 开关 [PR](https://github.com/riscv/sail-riscv/pull/654)

### PR 跟进

- 已确认向Sail-RISCV中提交的PR已合并，成功使用newtype重构Sail-RISCV内存模型, [PR](https://github.com/riscv/sail-riscv/pull/615)

    - 成功推进相关ISSUE得到解决，[ISSUE](https://github.com/riscv/sail-riscv/issues/434)

- 继续推进Sail-RISCV smepmp pr合入，解决新出现的冲突 [pr](https://github.com/riscv/sail-riscv/pull/601)

### ISSUE 讨论

- 向上游提出相关Issue, 对Sail-RISCV内存模型与上游平台的通信不支持34位的问题进行讨论，得到解决方案，[commit](https://github.com/rems-project/sail/issues/819)

- 推进已经解决的Issue的关闭，[issue](https://github.com/riscv/sail-riscv/issues/280#issuecomment-2555565098)

- 参与相关sv32下34-bit物理内存的讨论，[commit](https://github.com/riscv/sail-riscv/issues/378#issuecomment-2555512957)
