Timing Analyzer report for MOD_16_XY
Tue Dec  3 08:03:07 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'clk_redux:clk_redux_inst|clk_out~reg0'
 13. Hold: 'clk'
 14. Hold: 'clk_redux:clk_redux_inst|clk_out~reg0'
 15. Setup Transfers
 16. Hold Transfers
 17. Report TCCS
 18. Report RSKM
 19. Unconstrained Paths Summary
 20. Clock Status Summary
 21. Unconstrained Input Ports
 22. Unconstrained Output Ports
 23. Unconstrained Input Ports
 24. Unconstrained Output Ports
 25. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; MOD_16_XY                                              ;
; Device Family         ; MAX II                                                 ;
; Device Name           ; EPM240T100C5                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Slow Model                                             ;
; Rise/Fall Delays      ; Unavailable                                            ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; clk                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                   ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_redux:clk_redux_inst|clk_out~reg0 } ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+-----------------------------------------------------------------------------+
; Fmax Summary                                                                ;
+------------+-----------------+---------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note ;
+------------+-----------------+---------------------------------------+------+
; 104.65 MHz ; 104.65 MHz      ; clk                                   ;      ;
; 165.65 MHz ; 165.65 MHz      ; clk_redux:clk_redux_inst|clk_out~reg0 ;      ;
+------------+-----------------+---------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Setup Summary                                                  ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk                                   ; -8.556 ; -209.549      ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; -5.037 ; -56.325       ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Hold Summary                                                   ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk                                   ; -1.177 ; -1.177        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.078  ; 0.000         ;
+---------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------------------------------------+
; Minimum Pulse Width Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk                                   ; -2.289 ; -2.289        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.234  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                         ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.556 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.223      ;
; -8.202 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.869      ;
; -8.179 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.846      ;
; -8.168 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.835      ;
; -8.098 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.765      ;
; -8.086 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.753      ;
; -8.081 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.748      ;
; -8.065 ; clk_redux:clk_redux_inst|contador_1hz[15] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.732      ;
; -8.014 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.681      ;
; -7.989 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.656      ;
; -7.940 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.607      ;
; -7.935 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.602      ;
; -7.930 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.597      ;
; -7.903 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.570      ;
; -7.902 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.569      ;
; -7.880 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.547      ;
; -7.871 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.538      ;
; -7.843 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.510      ;
; -7.843 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.510      ;
; -7.838 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.505      ;
; -7.837 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.504      ;
; -7.837 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.504      ;
; -7.832 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.499      ;
; -7.805 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.472      ;
; -7.783 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.450      ;
; -7.779 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.446      ;
; -7.776 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.443      ;
; -7.771 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.438      ;
; -7.744 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.411      ;
; -7.737 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.404      ;
; -7.721 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.388      ;
; -7.720 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.387      ;
; -7.710 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.377      ;
; -7.706 ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.373      ;
; -7.692 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.359      ;
; -7.686 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.353      ;
; -7.659 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.326      ;
; -7.647 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.314      ;
; -7.622 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.289      ;
; -7.612 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.279      ;
; -7.607 ; clk_redux:clk_redux_inst|contador_1hz[15] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.274      ;
; -7.607 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.274      ;
; -7.594 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.261      ;
; -7.588 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.255      ;
; -7.562 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.229      ;
; -7.561 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.228      ;
; -7.557 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.224      ;
; -7.556 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.223      ;
; -7.549 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.216      ;
; -7.534 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.201      ;
; -7.533 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.200      ;
; -7.531 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.198      ;
; -7.528 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.195      ;
; -7.527 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.194      ;
; -7.526 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.193      ;
; -7.517 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.184      ;
; -7.515 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.182      ;
; -7.503 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.170      ;
; -7.496 ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.163      ;
; -7.492 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.159      ;
; -7.489 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.156      ;
; -7.484 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.151      ;
; -7.482 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.149      ;
; -7.466 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.133      ;
; -7.465 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.132      ;
; -7.462 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.129      ;
; -7.461 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.128      ;
; -7.460 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.127      ;
; -7.455 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.122      ;
; -7.450 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.117      ;
; -7.444 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.111      ;
; -7.428 ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.095      ;
; -7.426 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.093      ;
; -7.425 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.092      ;
; -7.408 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.075      ;
; -7.400 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.067      ;
; -7.398 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.065      ;
; -7.397 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.064      ;
; -7.395 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.062      ;
; -7.389 ; clk_redux:clk_redux_inst|contador_1hz[15] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.056      ;
; -7.383 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.050      ;
; -7.369 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.036      ;
; -7.363 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.030      ;
; -7.361 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.028      ;
; -7.360 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.027      ;
; -7.354 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.021      ;
; -7.352 ; clk_redux:clk_redux_inst|contador_1hz[15] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.019      ;
; -7.349 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.016      ;
; -7.347 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.014      ;
; -7.343 ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.010      ;
; -7.338 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.005      ;
; -7.337 ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.004      ;
; -7.336 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.003      ;
; -7.325 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.992      ;
; -7.313 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.980      ;
; -7.305 ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.972      ;
; -7.301 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.968      ;
; -7.296 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.963      ;
; -7.289 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.956      ;
; -7.282 ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.949      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_redux:clk_redux_inst|clk_out~reg0'                                                                                                                              ;
+--------+---------------------+---------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -5.037 ; estado_presente.S8  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.704      ;
; -4.992 ; estado_presente.S11 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.659      ;
; -4.925 ; estado_presente.S0  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.592      ;
; -4.665 ; estado_presente.S2  ; estado_presente.S2  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.332      ;
; -4.615 ; estado_presente.S6  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.282      ;
; -4.462 ; estado_presente.S12 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.129      ;
; -4.384 ; estado_presente.S9  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.299 ; estado_presente.S15 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.966      ;
; -4.229 ; estado_presente.S13 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.896      ;
; -4.125 ; estado_presente.S9  ; estado_presente.S10 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.792      ;
; -4.120 ; estado_presente.S1  ; estado_presente.S2  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.787      ;
; -4.065 ; estado_presente.S5  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.732      ;
; -3.953 ; estado_presente.S3  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.620      ;
; -3.934 ; estado_presente.S10 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.601      ;
; -3.828 ; estado_presente.S7  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.495      ;
; -3.801 ; estado_presente.S6  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.468      ;
; -3.762 ; estado_presente.S1  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.429      ;
; -3.684 ; estado_presente.S11 ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.351      ;
; -3.674 ; estado_presente.S14 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.341      ;
; -3.650 ; estado_presente.S7  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.317      ;
; -3.649 ; estado_presente.S9  ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.316      ;
; -3.643 ; estado_presente.S14 ; estado_presente.S15 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.310      ;
; -3.623 ; estado_presente.S13 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.290      ;
; -3.543 ; estado_presente.S2  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.210      ;
; -3.539 ; estado_presente.S4  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.206      ;
; -3.407 ; estado_presente.S3  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.074      ;
; -3.402 ; estado_presente.S5  ; estado_presente.S5  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.069      ;
; -3.396 ; estado_presente.S8  ; estado_presente.S8  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.063      ;
; -3.392 ; estado_presente.S14 ; estado_presente.S14 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.059      ;
; -3.391 ; estado_presente.S11 ; estado_presente.S11 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 4.058      ;
; -3.322 ; estado_presente.S4  ; estado_presente.S5  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.989      ;
; -3.313 ; estado_presente.S4  ; estado_presente.S4  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.980      ;
; -3.252 ; estado_presente.S13 ; estado_presente.S14 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.919      ;
; -3.235 ; estado_presente.S8  ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.902      ;
; -3.154 ; estado_presente.S12 ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.821      ;
; -3.140 ; estado_presente.S3  ; estado_presente.S4  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.807      ;
; -3.101 ; estado_presente.S7  ; estado_presente.S7  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.768      ;
; -3.074 ; estado_presente.S7  ; estado_presente.S8  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.741      ;
; -3.068 ; estado_presente.S14 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.735      ;
; -2.976 ; estado_presente.S6  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.643      ;
; -2.955 ; estado_presente.S15 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.622      ;
; -2.638 ; estado_presente.S15 ; estado_presente.S15 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.305      ;
; -2.626 ; estado_presente.S10 ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.293      ;
; -2.624 ; estado_presente.S0  ; estado_presente.S15 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.291      ;
; -2.593 ; estado_presente.S9  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.260      ;
; -2.426 ; estado_presente.S5  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.093      ;
; -2.357 ; estado_presente.S5  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.024      ;
; -2.349 ; estado_presente.S0  ; estado_presente.S1  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 3.016      ;
; -2.317 ; estado_presente.S6  ; estado_presente.S7  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.984      ;
; -2.267 ; estado_presente.S12 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.934      ;
; -2.030 ; estado_presente.S8  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.697      ;
; -1.911 ; estado_presente.S10 ; estado_presente.S10 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.578      ;
; -1.900 ; estado_presente.S4  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.567      ;
; -1.889 ; estado_presente.S10 ; estado_presente.S11 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.556      ;
; -1.860 ; estado_presente.S12 ; estado_presente.S13 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.705 ; estado_presente.S2  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.372      ;
; -1.248 ; estado_presente.S13 ; estado_presente.S13 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.915      ;
; -1.200 ; estado_presente.S11 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.867      ;
; -0.632 ; estado_presente.S1  ; estado_presente.S1  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.299      ;
+--------+---------------------+---------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                   ;
+--------+-------------------------------------------+-------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -1.177 ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk         ; 0.000        ; 3.348      ; 2.768      ;
; -0.677 ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk         ; -0.500       ; 3.348      ; 2.768      ;
; 2.835  ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.056      ;
; 3.091  ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.312      ;
; 3.723  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.944      ;
; 3.737  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.958      ;
; 3.738  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.959      ;
; 3.739  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.960      ;
; 3.740  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.961      ;
; 3.798  ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.019      ;
; 3.841  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.062      ;
; 3.844  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.065      ;
; 3.870  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.091      ;
; 3.884  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.105      ;
; 3.885  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.106      ;
; 3.886  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.107      ;
; 3.887  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.108      ;
; 3.900  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.121      ;
; 3.988  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.209      ;
; 3.991  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 4.046  ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.267      ;
; 4.057  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.278      ;
; 4.157  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.378      ;
; 4.204  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.425      ;
; 4.234  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.455      ;
; 4.248  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.469      ;
; 4.249  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.470      ;
; 4.250  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.471      ;
; 4.251  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.472      ;
; 4.352  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.573      ;
; 4.355  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.576      ;
; 4.376  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.597      ;
; 4.443  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.664      ;
; 4.544  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.765      ;
; 4.568  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.789      ;
; 4.672  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.893      ;
; 4.691  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.912      ;
; 4.734  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.955      ;
; 4.740  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.961      ;
; 4.768  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.989      ;
; 4.773  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.994      ;
; 4.778  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.999      ;
; 4.786  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.007      ;
; 4.787  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.008      ;
; 4.788  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.009      ;
; 4.789  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.010      ;
; 4.790  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.011      ;
; 4.792  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.013      ;
; 4.793  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.014      ;
; 4.794  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.015      ;
; 4.795  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.016      ;
; 4.881  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.102      ;
; 4.887  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.108      ;
; 4.891  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.112      ;
; 4.894  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.115      ;
; 4.896  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.117      ;
; 4.899  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.120      ;
; 4.915  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.136      ;
; 4.927  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.148      ;
; 4.941  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.162      ;
; 4.942  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.163      ;
; 4.943  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.164      ;
; 4.944  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.165      ;
; 4.978  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.199      ;
; 4.983  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.204      ;
; 5.033  ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.254      ;
; 5.045  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.266      ;
; 5.048  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.269      ;
; 5.055  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.276      ;
; 5.064  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.285      ;
; 5.068  ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.289      ;
; 5.078  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.299      ;
; 5.079  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.300      ;
; 5.080  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.301      ;
; 5.081  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.302      ;
; 5.105  ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.326      ;
; 5.107  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.328      ;
; 5.112  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.333      ;
; 5.114  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.335      ;
; 5.115  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.336      ;
; 5.125  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.346      ;
; 5.125  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.346      ;
; 5.126  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.347      ;
; 5.130  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.351      ;
; 5.140  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.361      ;
; 5.141  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.362      ;
; 5.142  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.363      ;
; 5.143  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.364      ;
; 5.148  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.369      ;
; 5.182  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.403      ;
; 5.185  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.406      ;
; 5.210  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.431      ;
; 5.224  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.445      ;
; 5.225  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.446      ;
; 5.226  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.447      ;
; 5.227  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.448      ;
; 5.244  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.465      ;
; 5.245  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.466      ;
; 5.247  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.468      ;
; 5.251  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.472      ;
+--------+-------------------------------------------+-------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_redux:clk_redux_inst|clk_out~reg0'                                                                                                                              ;
+-------+---------------------+---------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 1.078 ; estado_presente.S1  ; estado_presente.S1  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.299      ;
; 1.646 ; estado_presente.S11 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.867      ;
; 1.694 ; estado_presente.S13 ; estado_presente.S13 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.915      ;
; 2.151 ; estado_presente.S2  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.372      ;
; 2.306 ; estado_presente.S12 ; estado_presente.S13 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.527      ;
; 2.335 ; estado_presente.S10 ; estado_presente.S11 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.556      ;
; 2.346 ; estado_presente.S4  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.567      ;
; 2.357 ; estado_presente.S10 ; estado_presente.S10 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.578      ;
; 2.476 ; estado_presente.S8  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.697      ;
; 2.713 ; estado_presente.S12 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.934      ;
; 2.763 ; estado_presente.S6  ; estado_presente.S7  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.984      ;
; 2.795 ; estado_presente.S0  ; estado_presente.S1  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.016      ;
; 2.803 ; estado_presente.S5  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.024      ;
; 2.872 ; estado_presente.S5  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.093      ;
; 3.039 ; estado_presente.S9  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.260      ;
; 3.070 ; estado_presente.S0  ; estado_presente.S15 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.291      ;
; 3.072 ; estado_presente.S10 ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.293      ;
; 3.084 ; estado_presente.S15 ; estado_presente.S15 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.305      ;
; 3.401 ; estado_presente.S15 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.622      ;
; 3.422 ; estado_presente.S6  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.643      ;
; 3.481 ; estado_presente.S0  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.702      ;
; 3.514 ; estado_presente.S14 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.735      ;
; 3.520 ; estado_presente.S7  ; estado_presente.S8  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.741      ;
; 3.547 ; estado_presente.S7  ; estado_presente.S7  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.768      ;
; 3.586 ; estado_presente.S3  ; estado_presente.S4  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.807      ;
; 3.600 ; estado_presente.S12 ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.821      ;
; 3.681 ; estado_presente.S8  ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.902      ;
; 3.698 ; estado_presente.S13 ; estado_presente.S14 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.919      ;
; 3.759 ; estado_presente.S4  ; estado_presente.S4  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.980      ;
; 3.768 ; estado_presente.S4  ; estado_presente.S5  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 3.989      ;
; 3.837 ; estado_presente.S11 ; estado_presente.S11 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.058      ;
; 3.838 ; estado_presente.S14 ; estado_presente.S14 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.059      ;
; 3.842 ; estado_presente.S8  ; estado_presente.S8  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.063      ;
; 3.848 ; estado_presente.S5  ; estado_presente.S5  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.069      ;
; 3.853 ; estado_presente.S3  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.074      ;
; 3.985 ; estado_presente.S4  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.206      ;
; 3.989 ; estado_presente.S2  ; estado_presente.S3  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.210      ;
; 4.069 ; estado_presente.S13 ; estado_presente.S12 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.290      ;
; 4.089 ; estado_presente.S14 ; estado_presente.S15 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.310      ;
; 4.095 ; estado_presente.S9  ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.316      ;
; 4.096 ; estado_presente.S7  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.317      ;
; 4.120 ; estado_presente.S14 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.341      ;
; 4.130 ; estado_presente.S11 ; estado_presente.S9  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.351      ;
; 4.208 ; estado_presente.S1  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.429      ;
; 4.247 ; estado_presente.S6  ; estado_presente.S6  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.468      ;
; 4.274 ; estado_presente.S7  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.495      ;
; 4.380 ; estado_presente.S10 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.601      ;
; 4.399 ; estado_presente.S3  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.620      ;
; 4.511 ; estado_presente.S5  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.732      ;
; 4.566 ; estado_presente.S1  ; estado_presente.S2  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.787      ;
; 4.571 ; estado_presente.S9  ; estado_presente.S10 ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.792      ;
; 4.675 ; estado_presente.S13 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.896      ;
; 4.745 ; estado_presente.S15 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 4.966      ;
; 4.830 ; estado_presente.S9  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 5.051      ;
; 4.908 ; estado_presente.S12 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 5.129      ;
; 5.061 ; estado_presente.S6  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 5.282      ;
; 5.111 ; estado_presente.S2  ; estado_presente.S2  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 5.332      ;
; 5.438 ; estado_presente.S11 ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 5.659      ;
; 5.483 ; estado_presente.S8  ; estado_presente.S0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 5.704      ;
+-------+---------------------+---------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk                                   ; clk                                   ; 1106     ; 0        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 60       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk                                   ; clk                                   ; 1106     ; 0        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 60       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 189   ; 189  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                               ;
+---------------------------------------+---------------------------------------+------+-------------+
; Target                                ; Clock                                 ; Type ; Status      ;
+---------------------------------------+---------------------------------------+------+-------------+
; clk                                   ; clk                                   ; Base ; Constrained ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; Base ; Constrained ;
+---------------------------------------+---------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; XY[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; XY[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_1hz     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; XY[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; XY[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_1hz     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Tue Dec  3 08:03:06 2024
Info: Command: quartus_sta MOD_16_XY -c MOD_16_XY
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MOD_16_XY.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_redux:clk_redux_inst|clk_out~reg0 clk_redux:clk_redux_inst|clk_out~reg0
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.556            -209.549 clk 
    Info (332119):    -5.037             -56.325 clk_redux:clk_redux_inst|clk_out~reg0 
Info (332146): Worst-case hold slack is -1.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.177              -1.177 clk 
    Info (332119):     1.078               0.000 clk_redux:clk_redux_inst|clk_out~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.234               0.000 clk_redux:clk_redux_inst|clk_out~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Tue Dec  3 08:03:07 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


