{"word":"RISC","priority":"★★★","meanings":[{"part_of_speech":"noun","definition":"縮小命令セットコンピューティング (Reduced Instruction Set Computing の略)","english_definition":"A computer architecture that simplifies processors by using smaller, highly optimized sets of instructions rather than more specialized ones.","examples":[{"sentence":"RISC processors are widely used in mobile devices.","translation":"RISCプロセッサはモバイルデバイスで広く使われている"},{"sentence":"ARM is one of the most successful RISC architectures.","translation":"ARMは最も成功したRISCアーキテクチャの1つである"}],"collocations":["RISC architecture (RISCアーキテクチャ)","RISC processor (RISCプロセッサ)","RISC-V (RISC-Five オープン標準命令セット)","RISC design (RISC設計)","RISC vs CISC (RISC対CISC)"],"synonyms":[],"antonyms":["CISC (Complex Instruction Set Computer)"]},{"part_of_speech":"adjective","definition":"RISCアーキテクチャの","english_definition":"Relating to or using reduced instruction set computing.","examples":[{"sentence":"This chip uses a RISC design approach.","translation":"このチップはRISC設計アプローチを採用している"}],"collocations":["RISC core (RISCコア)","RISC CPU (RISC CPU)","RISC implementation (RISC実装)"],"synonyms":[],"antonyms":["CISC"]}],"etymology":{"value":"1980年代にDavid Pattersonらが提唱。Reduced Instruction Set Computer/Computingの頭字語。従来のCISC(Complex Instruction Set Computer)アーキテクチャに対抗して開発された。","priority":"★★☆"},"pronunciation":{"ipa":"/rɪsk/","syllables":"R-I-S-C (各文字を個別に発音)"},"inflection":{"notes":"固有名詞的な扱いのため変化なし"},"usage_notes":{"explanation":"RISCはコンピュータアーキテクチャの専門用語。以下の特徴を持つ:\n1. 単純で固定長の命令セット\n2. ロード/ストアアーキテクチャ\n3. パイプライン処理に適した設計\n4. より少ないトランジスタで実装可能\n現代ではARM、MIPS、RISC-Vなどが代表例。クラウドコンピューティングやIoTデバイスで広く採用されている。","priority":"★★★"},"common_mistakes":{"examples":[{"incorrect":"✗ RISK architecture","correct":"✓ RISC architecture","note":"綴りを'RISK'と間違えないよう注意"},{"incorrect":"✗ RISC is slower than CISC","correct":"✓ RISC can be more efficient than CISC in many cases","note":"単純に速度比較できないため、文脈に注意が必要"}],"priority":"★★☆"},"related_words":{"derivatives":["RISC-V (RISC Five オープン標準命令セット)","ARM (Advanced RISC Machines)","MIPS (Microprocessor without Interlocked Pipeline Stages)"],"technical_terms":["instruction set (命令セット)","pipeline (パイプライン)","superscalar (スーパースカラ)","load-store architecture (ロードストアアーキテクチャ)","branch prediction (分岐予測)"],"priority":"★★★"},"level_frequency":{"CEFR":"C1-C2 (専門的な技術用語)","frequency_google_ngram":"専門技術文書に限定して中頻度","priority":"★☆☆"},"readability_explanation":{"level":"C1","text":"RISCはコンピュータプロセッサの設計概念で、単純化された命令セットを使用することで効率性を追求したアーキテクチャです。従来のCISCアーキテクチャと比較して、命令が単純で固定長であるため、パイプライン処理が容易で、消費電力も抑えられる特徴があります。現代のスマートフォンや組み込みシステムで広く採用されているARMアーキテクチャはRISCの代表例です。2010年代後半からはオープン標準のRISC-Vアーキテクチャも注目を集めています。"},"example_sentences":[{"sentence":"RISC architectures dominate the mobile processor market.","translation":"RISCアーキテクチャはモバイルプロセッサ市場を支配している","type":"noun","meaning_category":"コンピュータアーキテクチャ"},{"sentence":"The RISC approach simplifies processor design.","translation":"RISCアプローチはプロセッサ設計を単純化する","type":"adjective","meaning_category":"設計手法"},{"sentence":"RISC-V is gaining popularity as an open-standard ISA.","translation":"RISC-Vはオープン標準の命令セットアーキテクチャとして人気を集めている","type":"noun (proper)","meaning_category":"特定アーキテクチャ"}]}