
// Copyright (c) 2006-2013 Arteris, Inc. All rights reserved.
// Copyright (c) 2013-2020 Qualcomm Technologies, Inc. All rights reserved.
// These files contain material which is the Confidential Information of Arteris and which is protected by various intellectual property rights.
// You may make, have made, use, reproduce, display or perform (publicly or otherwise), prepare
// derivative works based on, offer for sale, sell, distribute, import,
// disclose, license, sublicense, dispose of and otherwise exploit this RTL solely in
// accordance with your license agreement with Arteris, Inc or Arteris IP, SAS.
// If you have not agreed to all of the terms and conditions in such License
// Agreement, you should immediately return these files (including any copies)
// to your licensor Arteris, Inc or Arteris IP, SAS.
// The material in these files or portions thereof are protected under U.S. and foreign patent and patent applications.
// This software and hardware IP product is protected by patents as described at http://www.arteris.com/patents.


// Generated by FlexNoC
// Tool Version 4.7.0
// Platform     centos:7
// Date         Tue Sep 13 13:44:24 2022


// FlexNoC version    : 4.7.0
// PDD File           : /home/aptashko/GEMINI/design/ip/FlexNoC/rsnoc_arch_edit.pdd
// Exported Structure : /Specification.Architecture.Structure
// ExportOption       : /verilog

`timescale 1ps/1ps
module rsnoc_ACPU_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_En
,	from_Switch32_Trp_Data
,	from_Switch32_Trp_Head
,	from_Switch32_Trp_Rdy
,	from_Switch32_Trp_Tail
,	from_Switch32_Trp_Vld
,	to_Switch27_En
,	to_Switch27_Trp_Data
,	to_Switch27_Trp_Head
,	to_Switch27_Trp_Rdy
,	to_Switch27_Trp_Tail
,	to_Switch27_Trp_Vld
,	to_Switch33_En
,	to_Switch33_Trp_Data
,	to_Switch33_Trp_Head
,	to_Switch33_Trp_Rdy
,	to_Switch33_Trp_Tail
,	to_Switch33_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input  [3:0]   TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input  [3:0]   TransactionStat_0_StopCxt  ;
	input          from_Switch32_En           ;
	input  [9:0]   from_Switch32_Trp_Data     ;
	input          from_Switch32_Trp_Head     ;
	output         from_Switch32_Trp_Rdy      ;
	input          from_Switch32_Trp_Tail     ;
	input          from_Switch32_Trp_Vld      ;
	input          to_Switch27_En             ;
	output [147:0] to_Switch27_Trp_Data       ;
	output         to_Switch27_Trp_Head       ;
	input          to_Switch27_Trp_Rdy        ;
	output         to_Switch27_Trp_Tail       ;
	output         to_Switch27_Trp_Vld        ;
	input          to_Switch33_En             ;
	output [9:0]   to_Switch33_Trp_Data       ;
	output         to_Switch33_Trp_Head       ;
	input          to_Switch33_Trp_Rdy        ;
	output         to_Switch33_Trp_Tail       ;
	output         to_Switch33_Trp_Vld        ;
	wire [363:0] uuObsTxNoPipe_Switch27_Tx_Data                 ;
	wire         uuObsTxNoPipe_Switch27_Tx_Head                 ;
	wire         uuObsTxNoPipe_Switch27_Tx_Rdy                  ;
	wire         uuObsTxNoPipe_Switch27_Tx_Tail                 ;
	wire         uuObsTxNoPipe_Switch27_Tx_Vld                  ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld                  ;
	wire [7:0]   uCtiTrigIn                                     ;
	wire [7:0]   uCtiTrigInAck                                  ;
	wire [7:0]   uCtiTrigOut                                    ;
	wire [7:0]   uCtiTrigOutAck                                 ;
	wire         uEnable                                        ;
	wire         uEvt_0                                         ;
	wire         uEvt_1                                         ;
	wire         uEvt_2                                         ;
	wire         uEvt_3                                         ;
	wire         uEvt_4                                         ;
	wire [147:0] uObsTxSerAdapt_Switch27_Tx_Data                ;
	wire         uObsTxSerAdapt_Switch27_Tx_Head                ;
	wire         uObsTxSerAdapt_Switch27_Tx_Rdy                 ;
	wire         uObsTxSerAdapt_Switch27_Tx_Tail                ;
	wire         uObsTxSerAdapt_Switch27_Tx_Vld                 ;
	wire [363:0] uProbe_ObsTx_Data                              ;
	wire         uProbe_ObsTx_Head                              ;
	wire         uProbe_ObsTx_Rdy                               ;
	wire         uProbe_ObsTx_Tail                              ;
	wire         uProbe_ObsTx_Vld                               ;
	wire [9:0]   uProbe_SrvTx_Data                              ;
	wire         uProbe_SrvTx_Head                              ;
	wire         uProbe_SrvTx_Rdy                               ;
	wire         uProbe_SrvTx_Tail                              ;
	wire         uProbe_SrvTx_Vld                               ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data            ;
	wire         uTransactionStatProfiler_SrvTx_Head            ;
	wire         uTransactionStatProfiler_SrvTx_Rdy             ;
	wire         uTransactionStatProfiler_SrvTx_Tail            ;
	wire         uTransactionStatProfiler_SrvTx_Vld             ;
	wire         u_2243                                         ;
	wire         u_23f4                                         ;
	wire         u_39fe                                         ;
	wire         u_4fb0                                         ;
	wire         u_5cef                                         ;
	wire         u_5f5d                                         ;
	wire         u_663b                                         ;
	wire         u_6964                                         ;
	wire         u_70e4                                         ;
	wire         u_7a5c                                         ;
	wire         u_9815                                         ;
	wire         u_a7bb                                         ;
	wire         u_d0e2                                         ;
	wire         u_d62a                                         ;
	wire         u_dbab                                         ;
	wire         u_deb6                                         ;
	wire         u_f7e9                                         ;
	wire         u_fd31                                         ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch32_SubEdgesSlowRx(
		.Int_En( from_Switch32_En )
	,	.Int_Trp_Data( from_Switch32_Trp_Data )
	,	.Int_Trp_Head( from_Switch32_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch32_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch32_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch32_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dbab )
	,	.Sys_Pwr_WakeUp( u_23f4 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_261e88a4 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch33_SubEdgesSlowTx(
		.Int_En( to_Switch33_En )
	,	.Int_Trp_Data( to_Switch33_Trp_Data )
	,	.Int_Trp_Head( to_Switch33_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch33_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch33_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch33_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d0e2 )
	,	.Sys_Pwr_WakeUp( u_fd31 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_8739b07c Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch27_SubEdgesSlowTx(
		.Int_En( to_Switch27_En )
	,	.Int_Trp_Data( to_Switch27_Trp_Data )
	,	.Int_Trp_Head( to_Switch27_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch27_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch27_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch27_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch27_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch27_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch27_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch27_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch27_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_deb6 )
	,	.Sys_Pwr_WakeUp( u_5f5d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_77576471 ObsTxSerAdapt_Switch27(
		.Rx_Data( uuObsTxNoPipe_Switch27_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch27_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch27_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch27_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch27_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9815 )
	,	.Sys_Pwr_WakeUp( u_39fe )
	,	.Tx_Data( uObsTxSerAdapt_Switch27_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch27_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch27_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch27_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch27_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_a6dc2689 uObsTxNoPipe_Switch27(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2243 )
	,	.Sys_Pwr_WakeUp( u_7a5c )
	,	.Tx_Data( uuObsTxNoPipe_Switch27_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch27_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch27_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch27_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch27_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_2243 & u_d62a & u_663b & u_deb6 & u_9815 & u_70e4 & u_dbab & u_d0e2 & u_5cef;
	assign Sys_Pwr_WakeUp = u_7a5c | u_f7e9 | u_6964 | u_5f5d | u_39fe | u_a7bb | u_23f4 | u_fd31 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_ARM_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_En
,	from_Switch32_Trp_Data
,	from_Switch32_Trp_Head
,	from_Switch32_Trp_Rdy
,	from_Switch32_Trp_Tail
,	from_Switch32_Trp_Vld
,	to_Switch27_En
,	to_Switch27_Trp_Data
,	to_Switch27_Trp_Head
,	to_Switch27_Trp_Rdy
,	to_Switch27_Trp_Tail
,	to_Switch27_Trp_Vld
,	to_Switch33_En
,	to_Switch33_Trp_Data
,	to_Switch33_Trp_Head
,	to_Switch33_Trp_Rdy
,	to_Switch33_Trp_Tail
,	to_Switch33_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input  [3:0]   TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input  [3:0]   TransactionStat_0_StopCxt  ;
	input          from_Switch32_En           ;
	input  [9:0]   from_Switch32_Trp_Data     ;
	input          from_Switch32_Trp_Head     ;
	output         from_Switch32_Trp_Rdy      ;
	input          from_Switch32_Trp_Tail     ;
	input          from_Switch32_Trp_Vld      ;
	input          to_Switch27_En             ;
	output [147:0] to_Switch27_Trp_Data       ;
	output         to_Switch27_Trp_Head       ;
	input          to_Switch27_Trp_Rdy        ;
	output         to_Switch27_Trp_Tail       ;
	output         to_Switch27_Trp_Vld        ;
	input          to_Switch33_En             ;
	output [9:0]   to_Switch33_Trp_Data       ;
	output         to_Switch33_Trp_Head       ;
	input          to_Switch33_Trp_Rdy        ;
	output         to_Switch33_Trp_Tail       ;
	output         to_Switch33_Trp_Vld        ;
	wire [363:0] uuObsTxNoPipe_Switch27_Tx_Data                 ;
	wire         uuObsTxNoPipe_Switch27_Tx_Head                 ;
	wire         uuObsTxNoPipe_Switch27_Tx_Rdy                  ;
	wire         uuObsTxNoPipe_Switch27_Tx_Tail                 ;
	wire         uuObsTxNoPipe_Switch27_Tx_Vld                  ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld                  ;
	wire [7:0]   uCtiTrigIn                                     ;
	wire [7:0]   uCtiTrigInAck                                  ;
	wire [7:0]   uCtiTrigOut                                    ;
	wire [7:0]   uCtiTrigOutAck                                 ;
	wire         uEnable                                        ;
	wire         uEvt_0                                         ;
	wire         uEvt_1                                         ;
	wire         uEvt_2                                         ;
	wire         uEvt_3                                         ;
	wire         uEvt_4                                         ;
	wire [147:0] uObsTxSerAdapt_Switch27_Tx_Data                ;
	wire         uObsTxSerAdapt_Switch27_Tx_Head                ;
	wire         uObsTxSerAdapt_Switch27_Tx_Rdy                 ;
	wire         uObsTxSerAdapt_Switch27_Tx_Tail                ;
	wire         uObsTxSerAdapt_Switch27_Tx_Vld                 ;
	wire [363:0] uProbe_ObsTx_Data                              ;
	wire         uProbe_ObsTx_Head                              ;
	wire         uProbe_ObsTx_Rdy                               ;
	wire         uProbe_ObsTx_Tail                              ;
	wire         uProbe_ObsTx_Vld                               ;
	wire [9:0]   uProbe_SrvTx_Data                              ;
	wire         uProbe_SrvTx_Head                              ;
	wire         uProbe_SrvTx_Rdy                               ;
	wire         uProbe_SrvTx_Tail                              ;
	wire         uProbe_SrvTx_Vld                               ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data            ;
	wire         uTransactionStatProfiler_SrvTx_Head            ;
	wire         uTransactionStatProfiler_SrvTx_Rdy             ;
	wire         uTransactionStatProfiler_SrvTx_Tail            ;
	wire         uTransactionStatProfiler_SrvTx_Vld             ;
	wire         u_2243                                         ;
	wire         u_23f4                                         ;
	wire         u_39fe                                         ;
	wire         u_4fb0                                         ;
	wire         u_5cef                                         ;
	wire         u_5f5d                                         ;
	wire         u_663b                                         ;
	wire         u_6964                                         ;
	wire         u_70e4                                         ;
	wire         u_7a5c                                         ;
	wire         u_9815                                         ;
	wire         u_a7bb                                         ;
	wire         u_d0e2                                         ;
	wire         u_d62a                                         ;
	wire         u_dbab                                         ;
	wire         u_deb6                                         ;
	wire         u_f7e9                                         ;
	wire         u_fd31                                         ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch32_SubEdgesSlowRx(
		.Int_En( from_Switch32_En )
	,	.Int_Trp_Data( from_Switch32_Trp_Data )
	,	.Int_Trp_Head( from_Switch32_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch32_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch32_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch32_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dbab )
	,	.Sys_Pwr_WakeUp( u_23f4 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_1c91cf52 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch33_SubEdgesSlowTx(
		.Int_En( to_Switch33_En )
	,	.Int_Trp_Data( to_Switch33_Trp_Data )
	,	.Int_Trp_Head( to_Switch33_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch33_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch33_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch33_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d0e2 )
	,	.Sys_Pwr_WakeUp( u_fd31 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_f030f4cc Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch27_SubEdgesSlowTx(
		.Int_En( to_Switch27_En )
	,	.Int_Trp_Data( to_Switch27_Trp_Data )
	,	.Int_Trp_Head( to_Switch27_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch27_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch27_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch27_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch27_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch27_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch27_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch27_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch27_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_deb6 )
	,	.Sys_Pwr_WakeUp( u_5f5d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_77576471 ObsTxSerAdapt_Switch27(
		.Rx_Data( uuObsTxNoPipe_Switch27_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch27_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch27_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch27_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch27_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9815 )
	,	.Sys_Pwr_WakeUp( u_39fe )
	,	.Tx_Data( uObsTxSerAdapt_Switch27_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch27_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch27_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch27_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch27_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_a6dc2689 uObsTxNoPipe_Switch27(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2243 )
	,	.Sys_Pwr_WakeUp( u_7a5c )
	,	.Tx_Data( uuObsTxNoPipe_Switch27_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch27_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch27_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch27_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch27_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_2243 & u_d62a & u_663b & u_deb6 & u_9815 & u_70e4 & u_dbab & u_d0e2 & u_5cef;
	assign Sys_Pwr_WakeUp = u_7a5c | u_f7e9 | u_6964 | u_5f5d | u_39fe | u_a7bb | u_23f4 | u_fd31 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_BCPU_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_En
,	from_Switch32_Trp_Data
,	from_Switch32_Trp_Head
,	from_Switch32_Trp_Rdy
,	from_Switch32_Trp_Tail
,	from_Switch32_Trp_Vld
,	to_Switch25_En
,	to_Switch25_Trp_Data
,	to_Switch25_Trp_Head
,	to_Switch25_Trp_Rdy
,	to_Switch25_Trp_Tail
,	to_Switch25_Trp_Vld
,	to_Switch33_En
,	to_Switch33_Trp_Data
,	to_Switch33_Trp_Head
,	to_Switch33_Trp_Rdy
,	to_Switch33_Trp_Tail
,	to_Switch33_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input          TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input          TransactionStat_0_StopCxt  ;
	input          from_Switch32_En           ;
	input  [9:0]   from_Switch32_Trp_Data     ;
	input          from_Switch32_Trp_Head     ;
	output         from_Switch32_Trp_Rdy      ;
	input          from_Switch32_Trp_Tail     ;
	input          from_Switch32_Trp_Vld      ;
	input          to_Switch25_En             ;
	output [147:0] to_Switch25_Trp_Data       ;
	output         to_Switch25_Trp_Head       ;
	input          to_Switch25_Trp_Rdy        ;
	output         to_Switch25_Trp_Tail       ;
	output         to_Switch25_Trp_Vld        ;
	input          to_Switch33_En             ;
	output [9:0]   to_Switch33_Trp_Data       ;
	output         to_Switch33_Trp_Head       ;
	input          to_Switch33_Trp_Rdy        ;
	output         to_Switch33_Trp_Tail       ;
	output         to_Switch33_Trp_Vld        ;
	wire [363:0] uuObsTxNoPipe_Switch25_Tx_Data                 ;
	wire         uuObsTxNoPipe_Switch25_Tx_Head                 ;
	wire         uuObsTxNoPipe_Switch25_Tx_Rdy                  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Tail                 ;
	wire         uuObsTxNoPipe_Switch25_Tx_Vld                  ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld                  ;
	wire [7:0]   uCtiTrigIn                                     ;
	wire [7:0]   uCtiTrigInAck                                  ;
	wire [7:0]   uCtiTrigOut                                    ;
	wire [7:0]   uCtiTrigOutAck                                 ;
	wire         uEnable                                        ;
	wire         uEvt_0                                         ;
	wire         uEvt_1                                         ;
	wire         uEvt_2                                         ;
	wire         uEvt_3                                         ;
	wire         uEvt_4                                         ;
	wire [147:0] uObsTxSerAdapt_Switch25_Tx_Data                ;
	wire         uObsTxSerAdapt_Switch25_Tx_Head                ;
	wire         uObsTxSerAdapt_Switch25_Tx_Rdy                 ;
	wire         uObsTxSerAdapt_Switch25_Tx_Tail                ;
	wire         uObsTxSerAdapt_Switch25_Tx_Vld                 ;
	wire [363:0] uProbe_ObsTx_Data                              ;
	wire         uProbe_ObsTx_Head                              ;
	wire         uProbe_ObsTx_Rdy                               ;
	wire         uProbe_ObsTx_Tail                              ;
	wire         uProbe_ObsTx_Vld                               ;
	wire [9:0]   uProbe_SrvTx_Data                              ;
	wire         uProbe_SrvTx_Head                              ;
	wire         uProbe_SrvTx_Rdy                               ;
	wire         uProbe_SrvTx_Tail                              ;
	wire         uProbe_SrvTx_Vld                               ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data            ;
	wire         uTransactionStatProfiler_SrvTx_Head            ;
	wire         uTransactionStatProfiler_SrvTx_Rdy             ;
	wire         uTransactionStatProfiler_SrvTx_Tail            ;
	wire         uTransactionStatProfiler_SrvTx_Vld             ;
	wire         u_23f4                                         ;
	wire         u_2b7d                                         ;
	wire         u_30c4                                         ;
	wire         u_4fb0                                         ;
	wire         u_5930                                         ;
	wire         u_5cef                                         ;
	wire         u_663b                                         ;
	wire         u_666f                                         ;
	wire         u_6964                                         ;
	wire         u_70e4                                         ;
	wire         u_8396                                         ;
	wire         u_8edb                                         ;
	wire         u_a7bb                                         ;
	wire         u_d0e2                                         ;
	wire         u_d62a                                         ;
	wire         u_dbab                                         ;
	wire         u_f7e9                                         ;
	wire         u_fd31                                         ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch32_SubEdgesSlowRx(
		.Int_En( from_Switch32_En )
	,	.Int_Trp_Data( from_Switch32_Trp_Data )
	,	.Int_Trp_Head( from_Switch32_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch32_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch32_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch32_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dbab )
	,	.Sys_Pwr_WakeUp( u_23f4 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_48c2c157 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch33_SubEdgesSlowTx(
		.Int_En( to_Switch33_En )
	,	.Int_Trp_Data( to_Switch33_Trp_Data )
	,	.Int_Trp_Head( to_Switch33_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch33_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch33_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch33_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d0e2 )
	,	.Sys_Pwr_WakeUp( u_fd31 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_94c7698a Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch25_SubEdgesSlowTx(
		.Int_En( to_Switch25_En )
	,	.Int_Trp_Data( to_Switch25_Trp_Data )
	,	.Int_Trp_Head( to_Switch25_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch25_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch25_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch25_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5930 )
	,	.Sys_Pwr_WakeUp( u_666f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_77576471 ObsTxSerAdapt_Switch25(
		.Rx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8edb )
	,	.Sys_Pwr_WakeUp( u_30c4 )
	,	.Tx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_a6dc2689 uObsTxNoPipe_Switch25(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2b7d )
	,	.Sys_Pwr_WakeUp( u_8396 )
	,	.Tx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_2b7d & u_d62a & u_663b & u_5930 & u_8edb & u_70e4 & u_dbab & u_d0e2 & u_5cef;
	assign Sys_Pwr_WakeUp = u_8396 | u_f7e9 | u_6964 | u_666f | u_30c4 | u_a7bb | u_23f4 | u_fd31 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_DMA_apb_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_Data
,	from_Switch_Head
,	from_Switch_Rdy
,	from_Switch_Tail
,	from_Switch_Vld
,	to_Switch25_En
,	to_Switch25_Trp_Data
,	to_Switch25_Trp_Head
,	to_Switch25_Trp_Rdy
,	to_Switch25_Trp_Tail
,	to_Switch25_Trp_Vld
,	to_SwitchResp001_Data
,	to_SwitchResp001_Head
,	to_SwitchResp001_Rdy
,	to_SwitchResp001_Tail
,	to_SwitchResp001_Vld
);
	output [31:0]  Gen_Req_Addr          ;
	output [3:0]   Gen_Req_Be            ;
	output         Gen_Req_BurstType     ;
	output [31:0]  Gen_Req_Data          ;
	output         Gen_Req_Last          ;
	output [6:0]   Gen_Req_Len1          ;
	output         Gen_Req_Lock          ;
	output [2:0]   Gen_Req_Opc           ;
	input          Gen_Req_Rdy           ;
	output         Gen_Req_SeqUnOrdered  ;
	output         Gen_Req_SeqUnique     ;
	output [7:0]   Gen_Req_User          ;
	output         Gen_Req_Vld           ;
	input  [31:0]  Gen_Rsp_Data          ;
	input          Gen_Rsp_Last          ;
	output         Gen_Rsp_Rdy           ;
	input          Gen_Rsp_SeqUnOrdered  ;
	input  [1:0]   Gen_Rsp_Status        ;
	input          Gen_Rsp_Vld           ;
	output         NoPendingTrans        ;
	input          Sys_Clk               ;
	input          Sys_Clk_ClkS          ;
	input          Sys_Clk_En            ;
	input          Sys_Clk_EnS           ;
	input          Sys_Clk_RetRstN       ;
	input          Sys_Clk_RstN          ;
	input          Sys_Clk_Tm            ;
	output         Sys_Pwr_Idle          ;
	output         Sys_Pwr_WakeUp        ;
	input  [109:0] from_Switch_Data      ;
	input          from_Switch_Head      ;
	output         from_Switch_Rdy       ;
	input          from_Switch_Tail      ;
	input          from_Switch_Vld       ;
	input          to_Switch25_En        ;
	output [147:0] to_Switch25_Trp_Data  ;
	output         to_Switch25_Trp_Head  ;
	input          to_Switch25_Trp_Rdy   ;
	output         to_Switch25_Trp_Tail  ;
	output         to_Switch25_Trp_Vld   ;
	output [109:0] to_SwitchResp001_Data ;
	output         to_SwitchResp001_Head ;
	input          to_SwitchResp001_Rdy  ;
	output         to_SwitchResp001_Tail ;
	output         to_SwitchResp001_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data    ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head    ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy     ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail    ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld     ;
	wire [73:0]  uuObsTxNoPipe_Switch25_Tx_Data  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Head  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Rdy   ;
	wire         uuObsTxNoPipe_Switch25_Tx_Tail  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Vld   ;
	wire [29:0]  uIdInfo_0_AddrBase              ;
	wire [29:0]  uIdInfo_0_AddrMask              ;
	wire         uIdInfo_0_Debug                 ;
	wire         uIdInfo_0_Id                    ;
	wire [29:0]  uIdInfo_1_AddrBase              ;
	wire [29:0]  uIdInfo_1_AddrMask              ;
	wire         uIdInfo_1_Debug                 ;
	wire         uIdInfo_1_Id                    ;
	wire [147:0] uObsTxSerAdapt_Switch25_Tx_Data ;
	wire         uObsTxSerAdapt_Switch25_Tx_Head ;
	wire         uObsTxSerAdapt_Switch25_Tx_Rdy  ;
	wire         uObsTxSerAdapt_Switch25_Tx_Tail ;
	wire         uObsTxSerAdapt_Switch25_Tx_Vld  ;
	wire [73:0]  uProbe_ObsTx_Data               ;
	wire         uProbe_ObsTx_Head               ;
	wire         uProbe_ObsTx_Rdy                ;
	wire         uProbe_ObsTx_Tail               ;
	wire         uProbe_ObsTx_Vld                ;
	wire [109:0] uProbe_Tx_Data                  ;
	wire         uProbe_Tx_Head                  ;
	wire         uProbe_Tx_Rdy                   ;
	wire         uProbe_Tx_Tail                  ;
	wire         uProbe_Tx_Vld                   ;
	wire [31:0]  uSecurityFilter_Addr            ;
	wire         uSecurityFilter_Fwd             ;
	wire [6:0]   uSecurityFilter_Len1            ;
	wire [3:0]   uSecurityFilter_Opc             ;
	wire [14:0]  uSecurityFilter_RouteId         ;
	wire [7:0]   uSecurityFilter_User            ;
	wire         uSecurityFilter_Vld             ;
	wire [31:0]  uT2G_Gen_Req_Addr               ;
	wire [3:0]   uT2G_Gen_Req_Be                 ;
	wire         uT2G_Gen_Req_BurstType          ;
	wire [31:0]  uT2G_Gen_Req_Data               ;
	wire         uT2G_Gen_Req_Last               ;
	wire [6:0]   uT2G_Gen_Req_Len1               ;
	wire         uT2G_Gen_Req_Lock               ;
	wire [2:0]   uT2G_Gen_Req_Opc                ;
	wire         uT2G_Gen_Req_Rdy                ;
	wire         uT2G_Gen_Req_SeqUnOrdered       ;
	wire         uT2G_Gen_Req_SeqUnique          ;
	wire [7:0]   uT2G_Gen_Req_User               ;
	wire         uT2G_Gen_Req_Vld                ;
	wire [31:0]  uT2G_Gen_Rsp_Data               ;
	wire         uT2G_Gen_Rsp_Last               ;
	wire         uT2G_Gen_Rsp_Rdy                ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered       ;
	wire [1:0]   uT2G_Gen_Rsp_Status             ;
	wire         uT2G_Gen_Rsp_Vld                ;
	wire [109:0] uT2G_Tx_Data                    ;
	wire         uT2G_Tx_Head                    ;
	wire         uT2G_Tx_Rdy                     ;
	wire         uT2G_Tx_Tail                    ;
	wire         uT2G_Tx_Vld                     ;
	wire [9:0]   uTranslation_0_Aperture         ;
	wire         uTranslation_0_Id               ;
	wire         uTranslation_0_PathFound        ;
	wire         uTranslation_0_SubFound         ;
	wire         u_1036                          ;
	wire         u_182c                          ;
	wire         u_2b7d                          ;
	wire         u_3b4f                          ;
	wire         u_46aa                          ;
	wire         u_5930                          ;
	wire         u_5971                          ;
	wire         u_6276                          ;
	wire         u_70e4                          ;
	wire         u_8edb                          ;
	wire         u_99cf                          ;
	wire         u_aeea                          ;
	wire         u_f1f6                          ;
	rsnoc_z_H_R_G_T2_Tt_U_98981cd6 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( from_Switch_Data )
	,	.Rx_Head( from_Switch_Head )
	,	.Rx_Rdy( from_Switch_Rdy )
	,	.Rx_Tail( from_Switch_Tail )
	,	.Rx_Vld( from_Switch_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch25_SubEdgesSlowTx(
		.Int_En( to_Switch25_En )
	,	.Int_Trp_Data( to_Switch25_Trp_Data )
	,	.Int_Trp_Head( to_Switch25_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch25_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch25_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch25_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5930 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_f1f6 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch25(
		.Rx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8edb )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.WakeUp_Rx( u_5971 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch25(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2b7d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.WakeUp_Rx( u_99cf )
	);
	rsnoc_z_S_R_U_Sf_U_5c02f6b2 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_SwitchResp001_Data )
	,	.Tx_Head( to_SwitchResp001_Head )
	,	.Tx_Rdy( to_SwitchResp001_Rdy )
	,	.Tx_Tail( to_SwitchResp001_Tail )
	,	.Tx_Vld( to_SwitchResp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_0b9cb56c TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_4b8f7b90 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_46aa & u_1036 & u_182c & u_2b7d & u_5930 & u_8edb & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_99cf | u_f1f6 | u_5971 | u_3b4f | from_Switch_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_DMA_apb_s0_main (
	Apb_0_paddr
,	Apb_0_penable
,	Apb_0_prdata
,	Apb_0_pready
,	Apb_0_psel
,	Apb_0_pslverr
,	Apb_0_pwbe
,	Apb_0_pwdata
,	Apb_0_pwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Apb_0_paddr          ;
	output        Apb_0_penable        ;
	input  [31:0] Apb_0_prdata         ;
	input         Apb_0_pready         ;
	output        Apb_0_psel           ;
	input         Apb_0_pslverr        ;
	output [3:0]  Apb_0_pwbe           ;
	output [31:0] Apb_0_pwdata         ;
	output        Apb_0_pwrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	wire        uNiuEmpty ;
	reg  [31:0] uPRData1  ;
	reg         uPReady1  ;
	reg         uPSlvErr1 ;
	always @(Apb_0_prdata) begin
		uPRData1 <= #1.0 ( Apb_0_prdata );
	end
	always @(Apb_0_pready) begin
		uPReady1 <= #1.0 ( Apb_0_pready );
	end
	always @(Apb_0_pslverr) begin
		uPSlvErr1 <= #1.0 ( Apb_0_pslverr );
	end
	rsnoc_z_H_R_N_A_G2_U_U_7f373fbe GenericToSpecific(
		.Apb_0_paddr( Apb_0_paddr )
	,	.Apb_0_penable( Apb_0_penable )
	,	.Apb_0_prdata( uPRData1 )
	,	.Apb_0_pready( uPReady1 )
	,	.Apb_0_psel( Apb_0_psel )
	,	.Apb_0_pslverr( uPSlvErr1 )
	,	.Apb_0_pwbe( Apb_0_pwbe )
	,	.Apb_0_pwdata( Apb_0_pwdata )
	,	.Apb_0_pwrite( Apb_0_pwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_DMA_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	TransactionStat_1_Start
,	TransactionStat_1_StartCxt
,	TransactionStat_1_Stop
,	TransactionStat_1_StopCxt
,	from_Switch32_En
,	from_Switch32_Trp_Data
,	from_Switch32_Trp_Head
,	from_Switch32_Trp_Rdy
,	from_Switch32_Trp_Tail
,	from_Switch32_Trp_Vld
,	to_Switch25_En
,	to_Switch25_Trp_Data
,	to_Switch25_Trp_Head
,	to_Switch25_Trp_Rdy
,	to_Switch25_Trp_Tail
,	to_Switch25_Trp_Vld
,	to_Switch33_En
,	to_Switch33_Trp_Data
,	to_Switch33_Trp_Head
,	to_Switch33_Trp_Rdy
,	to_Switch33_Trp_Tail
,	to_Switch33_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input  [3:0]   TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input  [3:0]   TransactionStat_0_StopCxt  ;
	input          TransactionStat_1_Start    ;
	input  [3:0]   TransactionStat_1_StartCxt ;
	input          TransactionStat_1_Stop     ;
	input  [3:0]   TransactionStat_1_StopCxt  ;
	input          from_Switch32_En           ;
	input  [9:0]   from_Switch32_Trp_Data     ;
	input          from_Switch32_Trp_Head     ;
	output         from_Switch32_Trp_Rdy      ;
	input          from_Switch32_Trp_Tail     ;
	input          from_Switch32_Trp_Vld      ;
	input          to_Switch25_En             ;
	output [147:0] to_Switch25_Trp_Data       ;
	output         to_Switch25_Trp_Head       ;
	input          to_Switch25_Trp_Rdy        ;
	output         to_Switch25_Trp_Tail       ;
	output         to_Switch25_Trp_Vld        ;
	input          to_Switch33_En             ;
	output [9:0]   to_Switch33_Trp_Data       ;
	output         to_Switch33_Trp_Head       ;
	input          to_Switch33_Trp_Rdy        ;
	output         to_Switch33_Trp_Tail       ;
	output         to_Switch33_Trp_Vld        ;
	wire [651:0] uuObsTxNoPipe_Switch25_Tx_Data                 ;
	wire         uuObsTxNoPipe_Switch25_Tx_Head                 ;
	wire         uuObsTxNoPipe_Switch25_Tx_Rdy                  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Tail                 ;
	wire         uuObsTxNoPipe_Switch25_Tx_Vld                  ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld                  ;
	wire [7:0]   uCtiTrigIn                                     ;
	wire [7:0]   uCtiTrigInAck                                  ;
	wire [7:0]   uCtiTrigOut                                    ;
	wire [7:0]   uCtiTrigOutAck                                 ;
	wire         uEnable                                        ;
	wire         uEvt_0                                         ;
	wire         uEvt_1                                         ;
	wire         uEvt_10                                        ;
	wire         uEvt_11                                        ;
	wire         uEvt_12                                        ;
	wire         uEvt_13                                        ;
	wire         uEvt_14                                        ;
	wire         uEvt_15                                        ;
	wire         uEvt_16                                        ;
	wire         uEvt_17                                        ;
	wire         uEvt_2                                         ;
	wire         uEvt_3                                         ;
	wire         uEvt_4                                         ;
	wire         uEvt_5                                         ;
	wire         uEvt_6                                         ;
	wire         uEvt_7                                         ;
	wire         uEvt_8                                         ;
	wire         uEvt_9                                         ;
	wire [147:0] uObsTxSerAdapt_Switch25_Tx_Data                ;
	wire         uObsTxSerAdapt_Switch25_Tx_Head                ;
	wire         uObsTxSerAdapt_Switch25_Tx_Rdy                 ;
	wire         uObsTxSerAdapt_Switch25_Tx_Tail                ;
	wire         uObsTxSerAdapt_Switch25_Tx_Vld                 ;
	wire [651:0] uProbe_ObsTx_Data                              ;
	wire         uProbe_ObsTx_Head                              ;
	wire         uProbe_ObsTx_Rdy                               ;
	wire         uProbe_ObsTx_Tail                              ;
	wire         uProbe_ObsTx_Vld                               ;
	wire [9:0]   uProbe_SrvTx_Data                              ;
	wire         uProbe_SrvTx_Head                              ;
	wire         uProbe_SrvTx_Rdy                               ;
	wire         uProbe_SrvTx_Tail                              ;
	wire         uProbe_SrvTx_Vld                               ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data            ;
	wire         uTransactionStatProfiler_SrvTx_Head            ;
	wire         uTransactionStatProfiler_SrvTx_Rdy             ;
	wire         uTransactionStatProfiler_SrvTx_Tail            ;
	wire         uTransactionStatProfiler_SrvTx_Vld             ;
	wire         u_23f4                                         ;
	wire         u_2b7d                                         ;
	wire         u_30c4                                         ;
	wire         u_4fb0                                         ;
	wire         u_5930                                         ;
	wire         u_5cef                                         ;
	wire         u_663b                                         ;
	wire         u_666f                                         ;
	wire         u_6964                                         ;
	wire         u_70e4                                         ;
	wire         u_8396                                         ;
	wire         u_8edb                                         ;
	wire         u_a7bb                                         ;
	wire         u_d0e2                                         ;
	wire         u_d62a                                         ;
	wire         u_dbab                                         ;
	wire         u_f7e9                                         ;
	wire         u_fd31                                         ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch32_SubEdgesSlowRx(
		.Int_En( from_Switch32_En )
	,	.Int_Trp_Data( from_Switch32_Trp_Data )
	,	.Int_Trp_Head( from_Switch32_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch32_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch32_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch32_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dbab )
	,	.Sys_Pwr_WakeUp( u_23f4 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_0b6d95a2 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_10( uEvt_10 )
	,	.Evt_11( uEvt_11 )
	,	.Evt_12( uEvt_12 )
	,	.Evt_13( uEvt_13 )
	,	.Evt_14( uEvt_14 )
	,	.Evt_15( uEvt_15 )
	,	.Evt_16( uEvt_16 )
	,	.Evt_17( uEvt_17 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.Evt_5( uEvt_5 )
	,	.Evt_6( uEvt_6 )
	,	.Evt_7( uEvt_7 )
	,	.Evt_8( uEvt_8 )
	,	.Evt_9( uEvt_9 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.FilterStat_1_Start( TransactionStat_1_Start )
	,	.FilterStat_1_StartCxt( TransactionStat_1_StartCxt )
	,	.FilterStat_1_Stop( TransactionStat_1_Stop )
	,	.FilterStat_1_StopCxt( TransactionStat_1_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch33_SubEdgesSlowTx(
		.Int_En( to_Switch33_En )
	,	.Int_Trp_Data( to_Switch33_Trp_Data )
	,	.Int_Trp_Head( to_Switch33_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch33_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch33_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch33_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d0e2 )
	,	.Sys_Pwr_WakeUp( u_fd31 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_f1c80762 Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_10( uEvt_10 )
	,	.ExtEvent_11( uEvt_11 )
	,	.ExtEvent_12( uEvt_12 )
	,	.ExtEvent_13( uEvt_13 )
	,	.ExtEvent_14( uEvt_14 )
	,	.ExtEvent_15( uEvt_15 )
	,	.ExtEvent_16( uEvt_16 )
	,	.ExtEvent_17( uEvt_17 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ExtEvent_5( uEvt_5 )
	,	.ExtEvent_6( uEvt_6 )
	,	.ExtEvent_7( uEvt_7 )
	,	.ExtEvent_8( uEvt_8 )
	,	.ExtEvent_9( uEvt_9 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch25_SubEdgesSlowTx(
		.Int_En( to_Switch25_En )
	,	.Int_Trp_Data( to_Switch25_Trp_Data )
	,	.Int_Trp_Head( to_Switch25_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch25_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch25_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch25_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5930 )
	,	.Sys_Pwr_WakeUp( u_666f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_547d7012 ObsTxSerAdapt_Switch25(
		.Rx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8edb )
	,	.Sys_Pwr_WakeUp( u_30c4 )
	,	.Tx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_d7b63ae9 uObsTxNoPipe_Switch25(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2b7d )
	,	.Sys_Pwr_WakeUp( u_8396 )
	,	.Tx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_2b7d & u_d62a & u_663b & u_5930 & u_8edb & u_70e4 & u_dbab & u_d0e2 & u_5cef;
	assign Sys_Pwr_WakeUp = u_8396 | u_f7e9 | u_6964 | u_666f | u_30c4 | u_a7bb | u_23f4 | u_fd31 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_FCB_apb_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch12_Data
,	from_Switch12_Head
,	from_Switch12_Rdy
,	from_Switch12_Tail
,	from_Switch12_Vld
,	to_Switch18_Data
,	to_Switch18_Head
,	to_Switch18_Rdy
,	to_Switch18_Tail
,	to_Switch18_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [3:0]   Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [31:0]  Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [6:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [31:0]  Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	output         Gen_Rsp_Rdy          ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [109:0] from_Switch12_Data   ;
	input          from_Switch12_Head   ;
	output         from_Switch12_Rdy    ;
	input          from_Switch12_Tail   ;
	input          from_Switch12_Vld    ;
	output [109:0] to_Switch18_Data     ;
	output         to_Switch18_Head     ;
	input          to_Switch18_Rdy      ;
	output         to_Switch18_Tail     ;
	output         to_Switch18_Vld      ;
	output [147:0] to_Switch24_Data     ;
	output         to_Switch24_Head     ;
	input          to_Switch24_Rdy      ;
	output         to_Switch24_Tail     ;
	output         to_Switch24_Vld      ;
	wire [109:0] uuDtpRxNoPipe_Switch12_Tx_Data       ;
	wire         uuDtpRxNoPipe_Switch12_Tx_Head       ;
	wire         uuDtpRxNoPipe_Switch12_Tx_Rdy        ;
	wire         uuDtpRxNoPipe_Switch12_Tx_Tail       ;
	wire         uuDtpRxNoPipe_Switch12_Tx_Vld        ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data       ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head       ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy        ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail       ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld        ;
	wire [31:0]  uFixedConverter_Gen_Req_Addr         ;
	wire [3:0]   uFixedConverter_Gen_Req_Be           ;
	wire         uFixedConverter_Gen_Req_BurstType    ;
	wire [31:0]  uFixedConverter_Gen_Req_Data         ;
	wire         uFixedConverter_Gen_Req_Last         ;
	wire [6:0]   uFixedConverter_Gen_Req_Len1         ;
	wire         uFixedConverter_Gen_Req_Lock         ;
	wire [2:0]   uFixedConverter_Gen_Req_Opc          ;
	wire         uFixedConverter_Gen_Req_Rdy          ;
	wire         uFixedConverter_Gen_Req_SeqUnOrdered ;
	wire         uFixedConverter_Gen_Req_SeqUnique    ;
	wire [7:0]   uFixedConverter_Gen_Req_User         ;
	wire         uFixedConverter_Gen_Req_Vld          ;
	wire [31:0]  uFixedConverter_Gen_Rsp_Data         ;
	wire         uFixedConverter_Gen_Rsp_Last         ;
	wire         uFixedConverter_Gen_Rsp_Rdy          ;
	wire         uFixedConverter_Gen_Rsp_SeqUnOrdered ;
	wire [1:0]   uFixedConverter_Gen_Rsp_Status       ;
	wire         uFixedConverter_Gen_Rsp_Vld          ;
	wire [29:0]  uIdInfo_0_AddrBase                   ;
	wire [29:0]  uIdInfo_0_AddrMask                   ;
	wire         uIdInfo_0_Debug                      ;
	wire         uIdInfo_0_Id                         ;
	wire [29:0]  uIdInfo_1_AddrBase                   ;
	wire [29:0]  uIdInfo_1_AddrMask                   ;
	wire         uIdInfo_1_Debug                      ;
	wire         uIdInfo_1_Id                         ;
	wire [73:0]  uProbe_ObsTx_Data                    ;
	wire         uProbe_ObsTx_Head                    ;
	wire         uProbe_ObsTx_Rdy                     ;
	wire         uProbe_ObsTx_Tail                    ;
	wire         uProbe_ObsTx_Vld                     ;
	wire [109:0] uProbe_Tx_Data                       ;
	wire         uProbe_Tx_Head                       ;
	wire         uProbe_Tx_Rdy                        ;
	wire         uProbe_Tx_Tail                       ;
	wire         uProbe_Tx_Vld                        ;
	wire [31:0]  uSecurityFilter_Addr                 ;
	wire         uSecurityFilter_Fwd                  ;
	wire [6:0]   uSecurityFilter_Len1                 ;
	wire [3:0]   uSecurityFilter_Opc                  ;
	wire [14:0]  uSecurityFilter_RouteId              ;
	wire [7:0]   uSecurityFilter_User                 ;
	wire         uSecurityFilter_Vld                  ;
	wire [31:0]  uT2G_Gen_Req_Addr                    ;
	wire [3:0]   uT2G_Gen_Req_Be                      ;
	wire         uT2G_Gen_Req_BurstType               ;
	wire [31:0]  uT2G_Gen_Req_Data                    ;
	wire         uT2G_Gen_Req_Last                    ;
	wire [6:0]   uT2G_Gen_Req_Len1                    ;
	wire         uT2G_Gen_Req_Lock                    ;
	wire [2:0]   uT2G_Gen_Req_Opc                     ;
	wire         uT2G_Gen_Req_Rdy                     ;
	wire         uT2G_Gen_Req_SeqUnOrdered            ;
	wire         uT2G_Gen_Req_SeqUnique               ;
	wire [7:0]   uT2G_Gen_Req_User                    ;
	wire         uT2G_Gen_Req_Vld                     ;
	wire [31:0]  uT2G_Gen_Rsp_Data                    ;
	wire         uT2G_Gen_Rsp_Last                    ;
	wire         uT2G_Gen_Rsp_Rdy                     ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered            ;
	wire [1:0]   uT2G_Gen_Rsp_Status                  ;
	wire         uT2G_Gen_Rsp_Vld                     ;
	wire [109:0] uT2G_Tx_Data                         ;
	wire         uT2G_Tx_Head                         ;
	wire         uT2G_Tx_Rdy                          ;
	wire         uT2G_Tx_Tail                         ;
	wire         uT2G_Tx_Vld                          ;
	wire [9:0]   uTranslation_0_Aperture              ;
	wire         uTranslation_0_Id                    ;
	wire         uTranslation_0_PathFound             ;
	wire         uTranslation_0_SubFound              ;
	wire         u_1378                               ;
	wire         u_182c                               ;
	wire         u_1e6c                               ;
	wire         u_3b4f                               ;
	wire         u_6276                               ;
	wire         u_70e4                               ;
	wire         u_8873                               ;
	wire         u_aeea                               ;
	wire         u_b01a                               ;
	wire         u_de0e                               ;
	wire         u_ec8b                               ;
	wire         u_efe1                               ;
	rsnoc_z_H_R_G_T2_Tt_U_7b6adc4c TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch12(
		.Rx_Data( from_Switch12_Data )
	,	.Rx_Head( from_Switch12_Head )
	,	.Rx_Rdy( from_Switch12_Rdy )
	,	.Rx_Tail( from_Switch12_Tail )
	,	.Rx_Vld( from_Switch12_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ec8b )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch12_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch12_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch12_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch12_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch12_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_ae90fea2 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch18(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8873 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch18_Data )
	,	.Tx_Head( to_Switch18_Head )
	,	.Tx_Rdy( to_Switch18_Rdy )
	,	.Tx_Tail( to_Switch18_Tail )
	,	.Tx_Vld( to_Switch18_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_19289905 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch12_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch12_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch12_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch12_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch12_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_Sc_U_U_09dd28f3 FixedConverter(
		.GenMst_Req_Addr( uFixedConverter_Gen_Req_Addr )
	,	.GenMst_Req_Be( uFixedConverter_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uFixedConverter_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uFixedConverter_Gen_Req_Data )
	,	.GenMst_Req_Last( uFixedConverter_Gen_Req_Last )
	,	.GenMst_Req_Len1( uFixedConverter_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uFixedConverter_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uFixedConverter_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uFixedConverter_Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( uFixedConverter_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uFixedConverter_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uFixedConverter_Gen_Req_User )
	,	.GenMst_Req_Vld( uFixedConverter_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uFixedConverter_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uFixedConverter_Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( uFixedConverter_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( uFixedConverter_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uFixedConverter_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uFixedConverter_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_efe1 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_G_P_U_U_4b8f7b90 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uFixedConverter_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uFixedConverter_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uFixedConverter_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uFixedConverter_Gen_Req_Data )
	,	.GenSlv_Req_Last( uFixedConverter_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uFixedConverter_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uFixedConverter_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uFixedConverter_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uFixedConverter_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uFixedConverter_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uFixedConverter_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uFixedConverter_Gen_Req_User )
	,	.GenSlv_Req_Vld( uFixedConverter_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uFixedConverter_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uFixedConverter_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uFixedConverter_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uFixedConverter_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uFixedConverter_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uFixedConverter_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_ec8b & u_8873 & u_182c & u_b01a & u_efe1 & u_1378 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_de0e | u_3b4f | from_Switch12_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_FCB_apb_s0_main (
	Apb_0_paddr
,	Apb_0_penable
,	Apb_0_prdata
,	Apb_0_pready
,	Apb_0_psel
,	Apb_0_pslverr
,	Apb_0_pwbe
,	Apb_0_pwdata
,	Apb_0_pwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Apb_0_paddr          ;
	output        Apb_0_penable        ;
	input  [31:0] Apb_0_prdata         ;
	input         Apb_0_pready         ;
	output        Apb_0_psel           ;
	input         Apb_0_pslverr        ;
	output [3:0]  Apb_0_pwbe           ;
	output [31:0] Apb_0_pwdata         ;
	output        Apb_0_pwrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	wire        uNiuEmpty ;
	reg  [31:0] uPRData1  ;
	reg         uPReady1  ;
	reg         uPSlvErr1 ;
	always @(Apb_0_prdata) begin
		uPRData1 <= #1.0 ( Apb_0_prdata );
	end
	always @(Apb_0_pready) begin
		uPReady1 <= #1.0 ( Apb_0_pready );
	end
	always @(Apb_0_pslverr) begin
		uPSlvErr1 <= #1.0 ( Apb_0_pslverr );
	end
	rsnoc_z_H_R_N_A_G2_U_U_7f373fbe GenericToSpecific(
		.Apb_0_paddr( Apb_0_paddr )
	,	.Apb_0_penable( Apb_0_penable )
	,	.Apb_0_prdata( uPRData1 )
	,	.Apb_0_pready( uPReady1 )
	,	.Apb_0_psel( Apb_0_psel )
	,	.Apb_0_pslverr( uPSlvErr1 )
	,	.Apb_0_pwbe( Apb_0_pwbe )
	,	.Apb_0_pwdata( Apb_0_pwdata )
	,	.Apb_0_pwrite( Apb_0_pwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_FPGA0_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_Data
,	from_Switch32_RdCnt
,	from_Switch32_RdPtr
,	from_Switch32_RxCtl_PwrOnRst
,	from_Switch32_RxCtl_PwrOnRstAck
,	from_Switch32_TxCtl_PwrOnRst
,	from_Switch32_TxCtl_PwrOnRstAck
,	from_Switch32_WrCnt
,	to_Switch26_Data
,	to_Switch26_RdCnt
,	to_Switch26_RdPtr
,	to_Switch26_RxCtl_PwrOnRst
,	to_Switch26_RxCtl_PwrOnRstAck
,	to_Switch26_TxCtl_PwrOnRst
,	to_Switch26_TxCtl_PwrOnRstAck
,	to_Switch26_WrCnt
,	to_Switch33_Data
,	to_Switch33_RdCnt
,	to_Switch33_RdPtr
,	to_Switch33_RxCtl_PwrOnRst
,	to_Switch33_RxCtl_PwrOnRstAck
,	to_Switch33_TxCtl_PwrOnRst
,	to_Switch33_TxCtl_PwrOnRstAck
,	to_Switch33_WrCnt
);
	input          Sys_Clk                         ;
	input          Sys_Clk_ClkS                    ;
	input          Sys_Clk_En                      ;
	input          Sys_Clk_EnS                     ;
	input          Sys_Clk_RetRstN                 ;
	input          Sys_Clk_RstN                    ;
	input          Sys_Clk_Tm                      ;
	output         Sys_Pwr_Idle                    ;
	output         Sys_Pwr_WakeUp                  ;
	input          TransactionStat_0_Start         ;
	input  [3:0]   TransactionStat_0_StartCxt      ;
	input          TransactionStat_0_Stop          ;
	input  [3:0]   TransactionStat_0_StopCxt       ;
	input  [11:0]  from_Switch32_Data              ;
	output [2:0]   from_Switch32_RdCnt             ;
	output [1:0]   from_Switch32_RdPtr             ;
	input          from_Switch32_RxCtl_PwrOnRst    ;
	output         from_Switch32_RxCtl_PwrOnRstAck ;
	output         from_Switch32_TxCtl_PwrOnRst    ;
	input          from_Switch32_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch32_WrCnt             ;
	output [149:0] to_Switch26_Data                ;
	input  [2:0]   to_Switch26_RdCnt               ;
	input  [1:0]   to_Switch26_RdPtr               ;
	output         to_Switch26_RxCtl_PwrOnRst      ;
	input          to_Switch26_RxCtl_PwrOnRstAck   ;
	input          to_Switch26_TxCtl_PwrOnRst      ;
	output         to_Switch26_TxCtl_PwrOnRstAck   ;
	output [2:0]   to_Switch26_WrCnt               ;
	output [11:0]  to_Switch33_Data                ;
	input  [2:0]   to_Switch33_RdCnt               ;
	input  [1:0]   to_Switch33_RdPtr               ;
	output         to_Switch33_RxCtl_PwrOnRst      ;
	input          to_Switch33_RxCtl_PwrOnRstAck   ;
	input          to_Switch33_TxCtl_PwrOnRst      ;
	output         to_Switch33_TxCtl_PwrOnRstAck   ;
	output [2:0]   to_Switch33_WrCnt               ;
	wire [651:0] uuObsTxNoPipe_Switch26_Tx_Data        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Head        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Rdy         ;
	wire         uuObsTxNoPipe_Switch26_Tx_Tail        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Vld         ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data        ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head        ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy         ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail        ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld         ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data        ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head        ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy         ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail        ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld         ;
	wire [7:0]   uCtiTrigIn                            ;
	wire [7:0]   uCtiTrigInAck                         ;
	wire [7:0]   uCtiTrigOut                           ;
	wire [7:0]   uCtiTrigOutAck                        ;
	wire         uEnable                               ;
	wire         uEvt_0                                ;
	wire         uEvt_1                                ;
	wire         uEvt_2                                ;
	wire         uEvt_3                                ;
	wire         uEvt_4                                ;
	wire         uEvt_5                                ;
	wire         uEvt_6                                ;
	wire         uEvt_7                                ;
	wire         uEvt_8                                ;
	wire [147:0] uObsTxSerAdapt_Switch26_Tx_Data       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Head       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Rdy        ;
	wire         uObsTxSerAdapt_Switch26_Tx_Tail       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Vld        ;
	wire [651:0] uProbe_ObsTx_Data                     ;
	wire         uProbe_ObsTx_Head                     ;
	wire         uProbe_ObsTx_Rdy                      ;
	wire         uProbe_ObsTx_Tail                     ;
	wire         uProbe_ObsTx_Vld                      ;
	wire [9:0]   uProbe_SrvTx_Data                     ;
	wire         uProbe_SrvTx_Head                     ;
	wire         uProbe_SrvTx_Rdy                      ;
	wire         uProbe_SrvTx_Tail                     ;
	wire         uProbe_SrvTx_Vld                      ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_Async_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data   ;
	wire         uTransactionStatProfiler_SrvTx_Head   ;
	wire         uTransactionStatProfiler_SrvTx_Rdy    ;
	wire         uTransactionStatProfiler_SrvTx_Tail   ;
	wire         uTransactionStatProfiler_SrvTx_Vld    ;
	wire         u_1cb2                                ;
	wire         u_3c42                                ;
	wire         u_4fb0                                ;
	wire         u_5cd6                                ;
	wire         u_5cef                                ;
	wire         u_663b                                ;
	wire         u_6964                                ;
	wire         u_70e4                                ;
	wire         u_7264                                ;
	wire         u_9e3d                                ;
	wire         u_a6e0                                ;
	wire         u_a7bb                                ;
	wire         u_a93b                                ;
	wire         u_b561                                ;
	wire         u_d62a                                ;
	wire         u_e1d1                                ;
	wire         u_f5bf                                ;
	wire         u_f7e9                                ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_Switch32_Async(
		.Int_Data( from_Switch32_Data )
	,	.Int_RdCnt( from_Switch32_RdCnt )
	,	.Int_RdPtr( from_Switch32_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch32_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch32_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch32_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch32_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch32_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a93b )
	,	.Sys_Pwr_WakeUp( u_7264 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_3425e209 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.Evt_5( uEvt_5 )
	,	.Evt_6( uEvt_6 )
	,	.Evt_7( uEvt_7 )
	,	.Evt_8( uEvt_8 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_Switch33_Async(
		.Int_Data( to_Switch33_Data )
	,	.Int_RdCnt( to_Switch33_RdCnt )
	,	.Int_RdPtr( to_Switch33_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch33_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch33_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch33_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch33_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch33_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c42 )
	,	.Sys_Pwr_WakeUp( u_e1d1 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_ed3bd101 Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ExtEvent_5( uEvt_5 )
	,	.ExtEvent_6( uEvt_6 )
	,	.ExtEvent_7( uEvt_7 )
	,	.ExtEvent_8( uEvt_8 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_166523cd ObsTxClkAdapt_Switch26_Async(
		.Int_Data( to_Switch26_Data )
	,	.Int_RdCnt( to_Switch26_RdCnt )
	,	.Int_RdPtr( to_Switch26_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch26_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch26_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch26_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch26_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch26_WrCnt )
	,	.Rx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9e3d )
	,	.Sys_Pwr_WakeUp( u_5cd6 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_547d7012 ObsTxSerAdapt_Switch26(
		.Rx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1cb2 )
	,	.Sys_Pwr_WakeUp( u_b561 )
	,	.Tx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_d7b63ae9 uObsTxNoPipe_Switch26(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a6e0 )
	,	.Sys_Pwr_WakeUp( u_f5bf )
	,	.Tx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_a6e0 & u_d62a & u_663b & u_9e3d & u_1cb2 & u_70e4 & u_a93b & u_3c42 & u_5cef;
	assign Sys_Pwr_WakeUp = u_f5bf | u_f7e9 | u_6964 | u_5cd6 | u_b561 | u_a7bb | u_7264 | u_e1d1 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_FPGA1_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_Data
,	from_Switch32_RdCnt
,	from_Switch32_RdPtr
,	from_Switch32_RxCtl_PwrOnRst
,	from_Switch32_RxCtl_PwrOnRstAck
,	from_Switch32_TxCtl_PwrOnRst
,	from_Switch32_TxCtl_PwrOnRstAck
,	from_Switch32_WrCnt
,	to_Switch26_Data
,	to_Switch26_RdCnt
,	to_Switch26_RdPtr
,	to_Switch26_RxCtl_PwrOnRst
,	to_Switch26_RxCtl_PwrOnRstAck
,	to_Switch26_TxCtl_PwrOnRst
,	to_Switch26_TxCtl_PwrOnRstAck
,	to_Switch26_WrCnt
,	to_Switch33_Data
,	to_Switch33_RdCnt
,	to_Switch33_RdPtr
,	to_Switch33_RxCtl_PwrOnRst
,	to_Switch33_RxCtl_PwrOnRstAck
,	to_Switch33_TxCtl_PwrOnRst
,	to_Switch33_TxCtl_PwrOnRstAck
,	to_Switch33_WrCnt
);
	input          Sys_Clk                         ;
	input          Sys_Clk_ClkS                    ;
	input          Sys_Clk_En                      ;
	input          Sys_Clk_EnS                     ;
	input          Sys_Clk_RetRstN                 ;
	input          Sys_Clk_RstN                    ;
	input          Sys_Clk_Tm                      ;
	output         Sys_Pwr_Idle                    ;
	output         Sys_Pwr_WakeUp                  ;
	input          TransactionStat_0_Start         ;
	input  [3:0]   TransactionStat_0_StartCxt      ;
	input          TransactionStat_0_Stop          ;
	input  [3:0]   TransactionStat_0_StopCxt       ;
	input  [11:0]  from_Switch32_Data              ;
	output [2:0]   from_Switch32_RdCnt             ;
	output [1:0]   from_Switch32_RdPtr             ;
	input          from_Switch32_RxCtl_PwrOnRst    ;
	output         from_Switch32_RxCtl_PwrOnRstAck ;
	output         from_Switch32_TxCtl_PwrOnRst    ;
	input          from_Switch32_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch32_WrCnt             ;
	output [149:0] to_Switch26_Data                ;
	input  [2:0]   to_Switch26_RdCnt               ;
	input  [1:0]   to_Switch26_RdPtr               ;
	output         to_Switch26_RxCtl_PwrOnRst      ;
	input          to_Switch26_RxCtl_PwrOnRstAck   ;
	input          to_Switch26_TxCtl_PwrOnRst      ;
	output         to_Switch26_TxCtl_PwrOnRstAck   ;
	output [2:0]   to_Switch26_WrCnt               ;
	output [11:0]  to_Switch33_Data                ;
	input  [2:0]   to_Switch33_RdCnt               ;
	input  [1:0]   to_Switch33_RdPtr               ;
	output         to_Switch33_RxCtl_PwrOnRst      ;
	input          to_Switch33_RxCtl_PwrOnRstAck   ;
	input          to_Switch33_TxCtl_PwrOnRst      ;
	output         to_Switch33_TxCtl_PwrOnRstAck   ;
	output [2:0]   to_Switch33_WrCnt               ;
	wire [651:0] uuObsTxNoPipe_Switch26_Tx_Data        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Head        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Rdy         ;
	wire         uuObsTxNoPipe_Switch26_Tx_Tail        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Vld         ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data        ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head        ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy         ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail        ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld         ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data        ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head        ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy         ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail        ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld         ;
	wire [7:0]   uCtiTrigIn                            ;
	wire [7:0]   uCtiTrigInAck                         ;
	wire [7:0]   uCtiTrigOut                           ;
	wire [7:0]   uCtiTrigOutAck                        ;
	wire         uEnable                               ;
	wire         uEvt_0                                ;
	wire         uEvt_1                                ;
	wire         uEvt_2                                ;
	wire         uEvt_3                                ;
	wire         uEvt_4                                ;
	wire         uEvt_5                                ;
	wire         uEvt_6                                ;
	wire         uEvt_7                                ;
	wire         uEvt_8                                ;
	wire [147:0] uObsTxSerAdapt_Switch26_Tx_Data       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Head       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Rdy        ;
	wire         uObsTxSerAdapt_Switch26_Tx_Tail       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Vld        ;
	wire [651:0] uProbe_ObsTx_Data                     ;
	wire         uProbe_ObsTx_Head                     ;
	wire         uProbe_ObsTx_Rdy                      ;
	wire         uProbe_ObsTx_Tail                     ;
	wire         uProbe_ObsTx_Vld                      ;
	wire [9:0]   uProbe_SrvTx_Data                     ;
	wire         uProbe_SrvTx_Head                     ;
	wire         uProbe_SrvTx_Rdy                      ;
	wire         uProbe_SrvTx_Tail                     ;
	wire         uProbe_SrvTx_Vld                      ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_Async_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_Async_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data   ;
	wire         uTransactionStatProfiler_SrvTx_Head   ;
	wire         uTransactionStatProfiler_SrvTx_Rdy    ;
	wire         uTransactionStatProfiler_SrvTx_Tail   ;
	wire         uTransactionStatProfiler_SrvTx_Vld    ;
	wire         u_1cb2                                ;
	wire         u_3c42                                ;
	wire         u_4fb0                                ;
	wire         u_5cd6                                ;
	wire         u_5cef                                ;
	wire         u_663b                                ;
	wire         u_6964                                ;
	wire         u_70e4                                ;
	wire         u_7264                                ;
	wire         u_9e3d                                ;
	wire         u_a6e0                                ;
	wire         u_a7bb                                ;
	wire         u_a93b                                ;
	wire         u_b561                                ;
	wire         u_d62a                                ;
	wire         u_e1d1                                ;
	wire         u_f5bf                                ;
	wire         u_f7e9                                ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_Switch32_Async(
		.Int_Data( from_Switch32_Data )
	,	.Int_RdCnt( from_Switch32_RdCnt )
	,	.Int_RdPtr( from_Switch32_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch32_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch32_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch32_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch32_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch32_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a93b )
	,	.Sys_Pwr_WakeUp( u_7264 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_765ceef8 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.Evt_5( uEvt_5 )
	,	.Evt_6( uEvt_6 )
	,	.Evt_7( uEvt_7 )
	,	.Evt_8( uEvt_8 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_Switch33_Async(
		.Int_Data( to_Switch33_Data )
	,	.Int_RdCnt( to_Switch33_RdCnt )
	,	.Int_RdPtr( to_Switch33_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch33_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch33_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch33_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch33_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch33_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c42 )
	,	.Sys_Pwr_WakeUp( u_e1d1 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_95794565 Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ExtEvent_5( uEvt_5 )
	,	.ExtEvent_6( uEvt_6 )
	,	.ExtEvent_7( uEvt_7 )
	,	.ExtEvent_8( uEvt_8 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_166523cd ObsTxClkAdapt_Switch26_Async(
		.Int_Data( to_Switch26_Data )
	,	.Int_RdCnt( to_Switch26_RdCnt )
	,	.Int_RdPtr( to_Switch26_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch26_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch26_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch26_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch26_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch26_WrCnt )
	,	.Rx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9e3d )
	,	.Sys_Pwr_WakeUp( u_5cd6 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_547d7012 ObsTxSerAdapt_Switch26(
		.Rx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1cb2 )
	,	.Sys_Pwr_WakeUp( u_b561 )
	,	.Tx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_d7b63ae9 uObsTxNoPipe_Switch26(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a6e0 )
	,	.Sys_Pwr_WakeUp( u_f5bf )
	,	.Tx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_a6e0 & u_d62a & u_663b & u_9e3d & u_1cb2 & u_70e4 & u_a93b & u_3c42 & u_5cef;
	assign Sys_Pwr_WakeUp = u_f5bf | u_f7e9 | u_6964 | u_5cd6 | u_b561 | u_a7bb | u_7264 | u_e1d1 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_GBE_Probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_En
,	from_Switch32_Trp_Data
,	from_Switch32_Trp_Head
,	from_Switch32_Trp_Rdy
,	from_Switch32_Trp_Tail
,	from_Switch32_Trp_Vld
,	to_Switch26_En
,	to_Switch26_Trp_Data
,	to_Switch26_Trp_Head
,	to_Switch26_Trp_Rdy
,	to_Switch26_Trp_Tail
,	to_Switch26_Trp_Vld
,	to_Switch33_En
,	to_Switch33_Trp_Data
,	to_Switch33_Trp_Head
,	to_Switch33_Trp_Rdy
,	to_Switch33_Trp_Tail
,	to_Switch33_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input  [3:0]   TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input  [3:0]   TransactionStat_0_StopCxt  ;
	input          from_Switch32_En           ;
	input  [9:0]   from_Switch32_Trp_Data     ;
	input          from_Switch32_Trp_Head     ;
	output         from_Switch32_Trp_Rdy      ;
	input          from_Switch32_Trp_Tail     ;
	input          from_Switch32_Trp_Vld      ;
	input          to_Switch26_En             ;
	output [147:0] to_Switch26_Trp_Data       ;
	output         to_Switch26_Trp_Head       ;
	input          to_Switch26_Trp_Rdy        ;
	output         to_Switch26_Trp_Tail       ;
	output         to_Switch26_Trp_Vld        ;
	input          to_Switch33_En             ;
	output [9:0]   to_Switch33_Trp_Data       ;
	output         to_Switch33_Trp_Head       ;
	input          to_Switch33_Trp_Rdy        ;
	output         to_Switch33_Trp_Tail       ;
	output         to_Switch33_Trp_Vld        ;
	wire [363:0] uuObsTxNoPipe_Switch26_Tx_Data                 ;
	wire         uuObsTxNoPipe_Switch26_Tx_Head                 ;
	wire         uuObsTxNoPipe_Switch26_Tx_Rdy                  ;
	wire         uuObsTxNoPipe_Switch26_Tx_Tail                 ;
	wire         uuObsTxNoPipe_Switch26_Tx_Vld                  ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch33_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch33_Tx_Vld                  ;
	wire [7:0]   uCtiTrigIn                                     ;
	wire [7:0]   uCtiTrigInAck                                  ;
	wire [7:0]   uCtiTrigOut                                    ;
	wire [7:0]   uCtiTrigOutAck                                 ;
	wire         uEnable                                        ;
	wire         uEvt_0                                         ;
	wire         uEvt_1                                         ;
	wire         uEvt_2                                         ;
	wire         uEvt_3                                         ;
	wire         uEvt_4                                         ;
	wire [147:0] uObsTxSerAdapt_Switch26_Tx_Data                ;
	wire         uObsTxSerAdapt_Switch26_Tx_Head                ;
	wire         uObsTxSerAdapt_Switch26_Tx_Rdy                 ;
	wire         uObsTxSerAdapt_Switch26_Tx_Tail                ;
	wire         uObsTxSerAdapt_Switch26_Tx_Vld                 ;
	wire [363:0] uProbe_ObsTx_Data                              ;
	wire         uProbe_ObsTx_Head                              ;
	wire         uProbe_ObsTx_Rdy                               ;
	wire         uProbe_ObsTx_Tail                              ;
	wire         uProbe_ObsTx_Vld                               ;
	wire [9:0]   uProbe_SrvTx_Data                              ;
	wire         uProbe_SrvTx_Head                              ;
	wire         uProbe_SrvTx_Rdy                               ;
	wire         uProbe_SrvTx_Tail                              ;
	wire         uProbe_SrvTx_Vld                               ;
	wire [9:0]   uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld  ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data            ;
	wire         uTransactionStatProfiler_SrvTx_Head            ;
	wire         uTransactionStatProfiler_SrvTx_Rdy             ;
	wire         uTransactionStatProfiler_SrvTx_Tail            ;
	wire         uTransactionStatProfiler_SrvTx_Vld             ;
	wire         u_1cb2                                         ;
	wire         u_23f4                                         ;
	wire         u_33a7                                         ;
	wire         u_48f8                                         ;
	wire         u_4fb0                                         ;
	wire         u_5cef                                         ;
	wire         u_663b                                         ;
	wire         u_6964                                         ;
	wire         u_70e4                                         ;
	wire         u_a6e0                                         ;
	wire         u_a7bb                                         ;
	wire         u_b561                                         ;
	wire         u_d0e2                                         ;
	wire         u_d62a                                         ;
	wire         u_dbab                                         ;
	wire         u_f5bf                                         ;
	wire         u_f7e9                                         ;
	wire         u_fd31                                         ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch32_SubEdgesSlowRx(
		.Int_En( from_Switch32_En )
	,	.Int_Trp_Data( from_Switch32_Trp_Data )
	,	.Int_Trp_Head( from_Switch32_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch32_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch32_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch32_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dbab )
	,	.Sys_Pwr_WakeUp( u_23f4 )
	,	.Tx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch32_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_7f09ac04 TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch33_SubEdgesSlowTx(
		.Int_En( to_Switch33_En )
	,	.Int_Trp_Data( to_Switch33_Trp_Data )
	,	.Int_Trp_Head( to_Switch33_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch33_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch33_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch33_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d0e2 )
	,	.Sys_Pwr_WakeUp( u_fd31 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( uuSrvTxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_a1c45943 Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch26_SubEdgesSlowTx(
		.Int_En( to_Switch26_En )
	,	.Int_Trp_Data( to_Switch26_Trp_Data )
	,	.Int_Trp_Head( to_Switch26_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch26_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch26_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch26_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_33a7 )
	,	.Sys_Pwr_WakeUp( u_48f8 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_77576471 ObsTxSerAdapt_Switch26(
		.Rx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1cb2 )
	,	.Sys_Pwr_WakeUp( u_b561 )
	,	.Tx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_a6dc2689 uObsTxNoPipe_Switch26(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a6e0 )
	,	.Sys_Pwr_WakeUp( u_f5bf )
	,	.Tx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_a6e0 & u_d62a & u_663b & u_33a7 & u_1cb2 & u_70e4 & u_dbab & u_d0e2 & u_5cef;
	assign Sys_Pwr_WakeUp = u_f5bf | u_f7e9 | u_6964 | u_48f8 | u_b561 | u_a7bb | u_23f4 | u_fd31 | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_Link_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_fpga_axi_m0_I_Data
,	from_fpga_axi_m0_I_Head
,	from_fpga_axi_m0_I_Rdy
,	from_fpga_axi_m0_I_Tail
,	from_fpga_axi_m0_I_Vld
,	to_ddr_axi_s1_T_Data
,	to_ddr_axi_s1_T_RdCnt
,	to_ddr_axi_s1_T_RdPtr
,	to_ddr_axi_s1_T_RxCtl_PwrOnRst
,	to_ddr_axi_s1_T_RxCtl_PwrOnRstAck
,	to_ddr_axi_s1_T_TxCtl_PwrOnRst
,	to_ddr_axi_s1_T_TxCtl_PwrOnRstAck
,	to_ddr_axi_s1_T_WrCnt
);
	input          Sys_Clk                           ;
	input          Sys_Clk_ClkS                      ;
	input          Sys_Clk_En                        ;
	input          Sys_Clk_EnS                       ;
	input          Sys_Clk_RetRstN                   ;
	input          Sys_Clk_RstN                      ;
	input          Sys_Clk_Tm                        ;
	output         Sys_Pwr_Idle                      ;
	output         Sys_Pwr_WakeUp                    ;
	input  [109:0] from_fpga_axi_m0_I_Data           ;
	input          from_fpga_axi_m0_I_Head           ;
	output         from_fpga_axi_m0_I_Rdy            ;
	input          from_fpga_axi_m0_I_Tail           ;
	input          from_fpga_axi_m0_I_Vld            ;
	output [111:0] to_ddr_axi_s1_T_Data              ;
	input  [2:0]   to_ddr_axi_s1_T_RdCnt             ;
	input  [2:0]   to_ddr_axi_s1_T_RdPtr             ;
	output         to_ddr_axi_s1_T_RxCtl_PwrOnRst    ;
	input          to_ddr_axi_s1_T_RxCtl_PwrOnRstAck ;
	input          to_ddr_axi_s1_T_TxCtl_PwrOnRst    ;
	output         to_ddr_axi_s1_T_TxCtl_PwrOnRstAck ;
	output [2:0]   to_ddr_axi_s1_T_WrCnt             ;
	wire [109:0] uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Data ;
	wire         uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Head ;
	wire         uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Rdy  ;
	wire         uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Tail ;
	wire         uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Vld  ;
	wire [109:0] uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Data  ;
	wire         uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Head  ;
	wire         uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Tail  ;
	wire         uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Vld   ;
	wire [109:0] uBuf_Tx_Data                        ;
	wire         uBuf_Tx_Head                        ;
	wire         uBuf_Tx_Rdy                         ;
	wire         uBuf_Tx_Tail                        ;
	wire         uBuf_Tx_Vld                         ;
	wire         u_3016                              ;
	wire         u_41d                               ;
	wire         u_55a                               ;
	wire         u_6a1f                              ;
	wire         u_9dfd                              ;
	wire         u_a580                              ;
	wire         u_dcb9                              ;
	wire         u_e9f6                              ;
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_ddr_axi_s1_T_Async(
		.Int_Data( to_ddr_axi_s1_T_Data )
	,	.Int_RdCnt( to_ddr_axi_s1_T_RdCnt )
	,	.Int_RdPtr( to_ddr_axi_s1_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_ddr_axi_s1_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_ddr_axi_s1_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_ddr_axi_s1_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_ddr_axi_s1_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_ddr_axi_s1_T_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e9f6 )
	,	.Sys_Pwr_WakeUp( u_41d )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_ddr_axi_s1_T(
		.Rx_Data( uBuf_Tx_Data )
	,	.Rx_Head( uBuf_Tx_Head )
	,	.Rx_Rdy( uBuf_Tx_Rdy )
	,	.Rx_Tail( uBuf_Tx_Tail )
	,	.Rx_Vld( uBuf_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6a1f )
	,	.Sys_Pwr_WakeUp( u_a580 )
	,	.Tx_Data( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_ddr_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_S_R_U_B_U_39f9a343 Buf(
		.Rx_Data( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9dfd )
	,	.Sys_Pwr_WakeUp( u_3016 )
	,	.Tx_Data( uBuf_Tx_Data )
	,	.Tx_Head( uBuf_Tx_Head )
	,	.Tx_Rdy( uBuf_Tx_Rdy )
	,	.Tx_Tail( uBuf_Tx_Tail )
	,	.Tx_Vld( uBuf_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_fpga_axi_m0_I(
		.Rx_Data( from_fpga_axi_m0_I_Data )
	,	.Rx_Head( from_fpga_axi_m0_I_Head )
	,	.Rx_Rdy( from_fpga_axi_m0_I_Rdy )
	,	.Rx_Tail( from_fpga_axi_m0_I_Tail )
	,	.Rx_Vld( from_fpga_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_55a )
	,	.Sys_Pwr_WakeUp( u_dcb9 )
	,	.Tx_Data( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_fpga_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_55a & u_6a1f & u_9dfd & u_e9f6;
	assign Sys_Pwr_WakeUp = u_dcb9 | u_a580 | u_3016 | u_41d;
endmodule

`timescale 1ps/1ps
module rsnoc_PUFCC_apb_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	output [31:0]  Gen_Req_Addr              ;
	output [3:0]   Gen_Req_Be                ;
	output         Gen_Req_BurstType         ;
	output [31:0]  Gen_Req_Data              ;
	output         Gen_Req_Last              ;
	output [6:0]   Gen_Req_Len1              ;
	output         Gen_Req_Lock              ;
	output [2:0]   Gen_Req_Opc               ;
	input          Gen_Req_Rdy               ;
	output         Gen_Req_SeqUnOrdered      ;
	output         Gen_Req_SeqUnique         ;
	output [7:0]   Gen_Req_User              ;
	output         Gen_Req_Vld               ;
	input  [31:0]  Gen_Rsp_Data              ;
	input          Gen_Rsp_Last              ;
	output         Gen_Rsp_Rdy               ;
	input          Gen_Rsp_SeqUnOrdered      ;
	input  [1:0]   Gen_Rsp_Status            ;
	input          Gen_Rsp_Vld               ;
	output         NoPendingTrans            ;
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	output         from_Switch_En            ;
	input  [109:0] from_Switch_Trp_Data      ;
	input          from_Switch_Trp_Head      ;
	output         from_Switch_Trp_Rdy       ;
	input          from_Switch_Trp_Tail      ;
	input          from_Switch_Trp_Vld       ;
	output [147:0] to_Switch24_Data          ;
	output         to_Switch24_Head          ;
	input          to_Switch24_Rdy           ;
	output         to_Switch24_Tail          ;
	output         to_Switch24_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                               ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                               ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy                             ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld                             ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy         ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy               ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld               ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase                                        ;
	wire [29:0]  uIdInfo_0_AddrMask                                        ;
	wire         uIdInfo_0_Debug                                           ;
	wire [29:0]  uIdInfo_1_AddrBase                                        ;
	wire [29:0]  uIdInfo_1_AddrMask                                        ;
	wire         uIdInfo_1_Debug                                           ;
	wire [73:0]  uProbe_ObsTx_Data                                         ;
	wire         uProbe_ObsTx_Head                                         ;
	wire         uProbe_ObsTx_Rdy                                          ;
	wire         uProbe_ObsTx_Tail                                         ;
	wire         uProbe_ObsTx_Vld                                          ;
	wire [109:0] uProbe_Tx_Data                                            ;
	wire         uProbe_Tx_Head                                            ;
	wire         uProbe_Tx_Rdy                                             ;
	wire         uProbe_Tx_Tail                                            ;
	wire         uProbe_Tx_Vld                                             ;
	wire [31:0]  uSecurityFilter_Addr                                      ;
	wire         uSecurityFilter_Fwd                                       ;
	wire [6:0]   uSecurityFilter_Len1                                      ;
	wire [3:0]   uSecurityFilter_Opc                                       ;
	wire [14:0]  uSecurityFilter_RouteId                                   ;
	wire [7:0]   uSecurityFilter_User                                      ;
	wire         uSecurityFilter_Vld                                       ;
	wire [31:0]  uT2G_Gen_Req_Addr                                         ;
	wire [3:0]   uT2G_Gen_Req_Be                                           ;
	wire         uT2G_Gen_Req_BurstType                                    ;
	wire [31:0]  uT2G_Gen_Req_Data                                         ;
	wire         uT2G_Gen_Req_Last                                         ;
	wire [6:0]   uT2G_Gen_Req_Len1                                         ;
	wire         uT2G_Gen_Req_Lock                                         ;
	wire [2:0]   uT2G_Gen_Req_Opc                                          ;
	wire         uT2G_Gen_Req_Rdy                                          ;
	wire         uT2G_Gen_Req_SeqUnOrdered                                 ;
	wire         uT2G_Gen_Req_SeqUnique                                    ;
	wire [7:0]   uT2G_Gen_Req_User                                         ;
	wire         uT2G_Gen_Req_Vld                                          ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                         ;
	wire         uT2G_Gen_Rsp_Last                                         ;
	wire         uT2G_Gen_Rsp_Rdy                                          ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                                 ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                       ;
	wire         uT2G_Gen_Rsp_Vld                                          ;
	wire [109:0] uT2G_Tx_Data                                              ;
	wire         uT2G_Tx_Head                                              ;
	wire         uT2G_Tx_Rdy                                               ;
	wire         uT2G_Tx_Tail                                              ;
	wire         uT2G_Tx_Vld                                               ;
	wire [9:0]   uTranslation_0_Aperture                                   ;
	wire         uTranslation_0_PathFound                                  ;
	wire         uTranslation_0_SubFound                                   ;
	wire         u_1036                                                    ;
	wire         u_1378                                                    ;
	wire         u_182c                                                    ;
	wire         u_1d90                                                    ;
	wire         u_1e6c                                                    ;
	wire         u_3b4f                                                    ;
	wire         u_46aa                                                    ;
	wire         u_6276                                                    ;
	wire         u_70e4                                                    ;
	wire         u_7ddd                                                    ;
	wire         u_96e7                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_aeea                                                    ;
	wire         u_b01a                                                    ;
	wire         u_de0e                                                    ;
	rsnoc_z_H_R_G_T2_Tt_U_e4f276a3 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_1d90 )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_ac877a3c Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_aff63f7e TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_4b8f7b90 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_46aa & u_1036 & u_182c & u_b01a & u_7ddd & u_96e7 & u_ac7b & u_9b4d & u_1378 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_1d90 | u_de0e | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_PUFCC_apb_s0_main (
	Apb_0_PAddr
,	Apb_0_PEnable
,	Apb_0_PProt
,	Apb_0_PRData
,	Apb_0_PReady
,	Apb_0_PSel
,	Apb_0_PSlvErr
,	Apb_0_PStrb
,	Apb_0_PWData
,	Apb_0_PWrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Apb_0_PAddr          ;
	output        Apb_0_PEnable        ;
	output [2:0]  Apb_0_PProt          ;
	input  [31:0] Apb_0_PRData         ;
	input         Apb_0_PReady         ;
	output        Apb_0_PSel           ;
	input         Apb_0_PSlvErr        ;
	output [3:0]  Apb_0_PStrb          ;
	output [31:0] Apb_0_PWData         ;
	output        Apb_0_PWrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	wire        uNiuEmpty ;
	reg  [31:0] uPRData1  ;
	reg         uPReady1  ;
	reg         uPSlvErr1 ;
	always @(Apb_0_PRData) begin
		uPRData1 <= #1.0 ( Apb_0_PRData );
	end
	always @(Apb_0_PReady) begin
		uPReady1 <= #1.0 ( Apb_0_PReady );
	end
	always @(Apb_0_PSlvErr) begin
		uPSlvErr1 <= #1.0 ( Apb_0_PSlvErr );
	end
	rsnoc_z_H_R_N_A_G2_U_U_957fccc2 GenericToSpecific(
		.Apb_0_PAddr( Apb_0_PAddr )
	,	.Apb_0_PEnable( Apb_0_PEnable )
	,	.Apb_0_PProt( Apb_0_PProt )
	,	.Apb_0_PRData( uPRData1 )
	,	.Apb_0_PReady( uPReady1 )
	,	.Apb_0_PSel( Apb_0_PSel )
	,	.Apb_0_PSlvErr( uPSlvErr1 )
	,	.Apb_0_PStrb( Apb_0_PStrb )
	,	.Apb_0_PWData( Apb_0_PWData )
	,	.Apb_0_PWrite( Apb_0_PWrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_PUFcc_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_Data
,	from_Switch32_Head
,	from_Switch32_Rdy
,	from_Switch32_Tail
,	from_Switch32_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_Switch33_Data
,	to_Switch33_Head
,	to_Switch33_Rdy
,	to_Switch33_Tail
,	to_Switch33_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input  [3:0]   TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input  [3:0]   TransactionStat_0_StopCxt  ;
	input  [9:0]   from_Switch32_Data         ;
	input          from_Switch32_Head         ;
	output         from_Switch32_Rdy          ;
	input          from_Switch32_Tail         ;
	input          from_Switch32_Vld          ;
	output [147:0] to_Switch24_Data           ;
	output         to_Switch24_Head           ;
	input          to_Switch24_Rdy            ;
	output         to_Switch24_Tail           ;
	output         to_Switch24_Vld            ;
	output [9:0]   to_Switch33_Data           ;
	output         to_Switch33_Head           ;
	input          to_Switch33_Rdy            ;
	output         to_Switch33_Tail           ;
	output         to_Switch33_Vld            ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data      ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head      ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy       ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail      ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld       ;
	wire [7:0]   uCtiTrigIn                          ;
	wire [7:0]   uCtiTrigInAck                       ;
	wire [7:0]   uCtiTrigOut                         ;
	wire [7:0]   uCtiTrigOutAck                      ;
	wire         uEnable                             ;
	wire         uEvt_0                              ;
	wire         uEvt_1                              ;
	wire [147:0] uProbe_ObsTx_Data                   ;
	wire         uProbe_ObsTx_Head                   ;
	wire         uProbe_ObsTx_Rdy                    ;
	wire         uProbe_ObsTx_Tail                   ;
	wire         uProbe_ObsTx_Vld                    ;
	wire [9:0]   uProbe_SrvTx_Data                   ;
	wire         uProbe_SrvTx_Head                   ;
	wire         uProbe_SrvTx_Rdy                    ;
	wire         uProbe_SrvTx_Tail                   ;
	wire         uProbe_SrvTx_Vld                    ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data ;
	wire         uTransactionStatProfiler_SrvTx_Head ;
	wire         uTransactionStatProfiler_SrvTx_Rdy  ;
	wire         uTransactionStatProfiler_SrvTx_Tail ;
	wire         uTransactionStatProfiler_SrvTx_Vld  ;
	wire         u_4fb0                              ;
	wire         u_5cef                              ;
	wire         u_663b                              ;
	wire         u_6964                              ;
	wire         u_70e4                              ;
	wire         u_a7bb                              ;
	wire         u_b01a                              ;
	wire         u_d62a                              ;
	wire         u_f7e9                              ;
	wire         u_fef9                              ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( from_Switch32_Data )
	,	.Rx_Head( from_Switch32_Head )
	,	.Rx_Rdy( from_Switch32_Rdy )
	,	.Rx_Tail( from_Switch32_Tail )
	,	.Rx_Vld( from_Switch32_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_8026e77f TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( to_Switch33_Data )
	,	.Tx_Head( to_Switch33_Head )
	,	.Tx_Rdy( to_Switch33_Rdy )
	,	.Tx_Tail( to_Switch33_Tail )
	,	.Tx_Vld( to_Switch33_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_0964289d Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( u_fef9 )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_b01a & u_d62a & u_663b & u_70e4 & u_5cef;
	assign Sys_Pwr_WakeUp = u_fef9 | u_f7e9 | u_6964 | u_a7bb | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_Periph_Multi_APB_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_FlowId
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_FlowId
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	output [31:0]  Gen_Req_Addr              ;
	output [3:0]   Gen_Req_Be                ;
	output         Gen_Req_BurstType         ;
	output [31:0]  Gen_Req_Data              ;
	output [2:0]   Gen_Req_FlowId            ;
	output         Gen_Req_Last              ;
	output [6:0]   Gen_Req_Len1              ;
	output         Gen_Req_Lock              ;
	output [2:0]   Gen_Req_Opc               ;
	input          Gen_Req_Rdy               ;
	output         Gen_Req_SeqUnOrdered      ;
	output         Gen_Req_SeqUnique         ;
	output [7:0]   Gen_Req_User              ;
	output         Gen_Req_Vld               ;
	input  [31:0]  Gen_Rsp_Data              ;
	input  [2:0]   Gen_Rsp_FlowId            ;
	input          Gen_Rsp_Last              ;
	output         Gen_Rsp_Rdy               ;
	input          Gen_Rsp_SeqUnOrdered      ;
	input  [1:0]   Gen_Rsp_Status            ;
	input          Gen_Rsp_Vld               ;
	output         NoPendingTrans            ;
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	output         from_Switch_En            ;
	input  [109:0] from_Switch_Trp_Data      ;
	input          from_Switch_Trp_Head      ;
	output         from_Switch_Trp_Rdy       ;
	input          from_Switch_Trp_Tail      ;
	input          from_Switch_Trp_Vld       ;
	output [147:0] to_Switch24_Data          ;
	output         to_Switch24_Head          ;
	input          to_Switch24_Rdy           ;
	output         to_Switch24_Tail          ;
	output         to_Switch24_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                               ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                               ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy                             ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld                             ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy         ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy               ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld               ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [31:0]  uFixedConverter_Gen_Req_Addr                              ;
	wire [3:0]   uFixedConverter_Gen_Req_Be                                ;
	wire         uFixedConverter_Gen_Req_BurstType                         ;
	wire [31:0]  uFixedConverter_Gen_Req_Data                              ;
	wire [2:0]   uFixedConverter_Gen_Req_FlowId                            ;
	wire         uFixedConverter_Gen_Req_Last                              ;
	wire [6:0]   uFixedConverter_Gen_Req_Len1                              ;
	wire         uFixedConverter_Gen_Req_Lock                              ;
	wire [2:0]   uFixedConverter_Gen_Req_Opc                               ;
	wire         uFixedConverter_Gen_Req_Rdy                               ;
	wire         uFixedConverter_Gen_Req_SeqUnOrdered                      ;
	wire         uFixedConverter_Gen_Req_SeqUnique                         ;
	wire [7:0]   uFixedConverter_Gen_Req_User                              ;
	wire         uFixedConverter_Gen_Req_Vld                               ;
	wire [31:0]  uFixedConverter_Gen_Rsp_Data                              ;
	wire [2:0]   uFixedConverter_Gen_Rsp_FlowId                            ;
	wire         uFixedConverter_Gen_Rsp_Last                              ;
	wire         uFixedConverter_Gen_Rsp_Rdy                               ;
	wire         uFixedConverter_Gen_Rsp_SeqUnOrdered                      ;
	wire [1:0]   uFixedConverter_Gen_Rsp_Status                            ;
	wire         uFixedConverter_Gen_Rsp_Vld                               ;
	wire [29:0]  uIdInfo_0_AddrBase                                        ;
	wire [29:0]  uIdInfo_0_AddrMask                                        ;
	wire         uIdInfo_0_Debug                                           ;
	wire [2:0]   uIdInfo_0_FlowId                                          ;
	wire [3:0]   uIdInfo_0_Id                                              ;
	wire [29:0]  uIdInfo_1_AddrBase                                        ;
	wire [29:0]  uIdInfo_1_AddrMask                                        ;
	wire         uIdInfo_1_Debug                                           ;
	wire [2:0]   uIdInfo_1_FlowId                                          ;
	wire [3:0]   uIdInfo_1_Id                                              ;
	wire [73:0]  uProbe_ObsTx_Data                                         ;
	wire         uProbe_ObsTx_Head                                         ;
	wire         uProbe_ObsTx_Rdy                                          ;
	wire         uProbe_ObsTx_Tail                                         ;
	wire         uProbe_ObsTx_Vld                                          ;
	wire [109:0] uProbe_Tx_Data                                            ;
	wire         uProbe_Tx_Head                                            ;
	wire         uProbe_Tx_Rdy                                             ;
	wire         uProbe_Tx_Tail                                            ;
	wire         uProbe_Tx_Vld                                             ;
	wire [31:0]  uSecurityFilter_Addr                                      ;
	wire         uSecurityFilter_Fwd                                       ;
	wire [6:0]   uSecurityFilter_Len1                                      ;
	wire [3:0]   uSecurityFilter_Opc                                       ;
	wire [14:0]  uSecurityFilter_RouteId                                   ;
	wire [7:0]   uSecurityFilter_User                                      ;
	wire         uSecurityFilter_Vld                                       ;
	wire [31:0]  uT2G_Gen_Req_Addr                                         ;
	wire [3:0]   uT2G_Gen_Req_Be                                           ;
	wire         uT2G_Gen_Req_BurstType                                    ;
	wire [31:0]  uT2G_Gen_Req_Data                                         ;
	wire [2:0]   uT2G_Gen_Req_FlowId                                       ;
	wire         uT2G_Gen_Req_Last                                         ;
	wire [6:0]   uT2G_Gen_Req_Len1                                         ;
	wire         uT2G_Gen_Req_Lock                                         ;
	wire [2:0]   uT2G_Gen_Req_Opc                                          ;
	wire         uT2G_Gen_Req_Rdy                                          ;
	wire         uT2G_Gen_Req_SeqUnOrdered                                 ;
	wire         uT2G_Gen_Req_SeqUnique                                    ;
	wire [7:0]   uT2G_Gen_Req_User                                         ;
	wire         uT2G_Gen_Req_Vld                                          ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                         ;
	wire [2:0]   uT2G_Gen_Rsp_FlowId                                       ;
	wire         uT2G_Gen_Rsp_Last                                         ;
	wire         uT2G_Gen_Rsp_Rdy                                          ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                                 ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                       ;
	wire         uT2G_Gen_Rsp_Vld                                          ;
	wire [109:0] uT2G_Tx_Data                                              ;
	wire         uT2G_Tx_Head                                              ;
	wire         uT2G_Tx_Rdy                                               ;
	wire         uT2G_Tx_Tail                                              ;
	wire         uT2G_Tx_Vld                                               ;
	wire [9:0]   uTranslation_0_Aperture                                   ;
	wire [3:0]   uTranslation_0_Id                                         ;
	wire         uTranslation_0_PathFound                                  ;
	wire         uTranslation_0_SubFound                                   ;
	wire         u_1036                                                    ;
	wire         u_1378                                                    ;
	wire         u_182c                                                    ;
	wire         u_1d90                                                    ;
	wire         u_1e6c                                                    ;
	wire         u_3b4f                                                    ;
	wire         u_46aa                                                    ;
	wire         u_6276                                                    ;
	wire         u_70e4                                                    ;
	wire         u_7ddd                                                    ;
	wire         u_96e7                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_aeea                                                    ;
	wire         u_b01a                                                    ;
	wire         u_de0e                                                    ;
	wire         u_efe1                                                    ;
	rsnoc_z_H_R_G_T2_Tt_U_9360c20f TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_FlowId( uIdInfo_0_FlowId )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_FlowId( uIdInfo_1_FlowId )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_1d90 )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_ecd8e64a Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_77683020 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_FlowId( uT2G_Gen_Req_FlowId )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_FlowId( uT2G_Gen_Rsp_FlowId )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_FlowId( uIdInfo_0_FlowId )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_FlowId( uIdInfo_1_FlowId )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_Sc_U_U_dbc2c99f FixedConverter(
		.GenMst_Req_Addr( uFixedConverter_Gen_Req_Addr )
	,	.GenMst_Req_Be( uFixedConverter_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uFixedConverter_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uFixedConverter_Gen_Req_Data )
	,	.GenMst_Req_FlowId( uFixedConverter_Gen_Req_FlowId )
	,	.GenMst_Req_Last( uFixedConverter_Gen_Req_Last )
	,	.GenMst_Req_Len1( uFixedConverter_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uFixedConverter_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uFixedConverter_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uFixedConverter_Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( uFixedConverter_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uFixedConverter_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uFixedConverter_Gen_Req_User )
	,	.GenMst_Req_Vld( uFixedConverter_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uFixedConverter_Gen_Rsp_Data )
	,	.GenMst_Rsp_FlowId( uFixedConverter_Gen_Rsp_FlowId )
	,	.GenMst_Rsp_Last( uFixedConverter_Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( uFixedConverter_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( uFixedConverter_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uFixedConverter_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uFixedConverter_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_FlowId( uT2G_Gen_Req_FlowId )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_FlowId( uT2G_Gen_Rsp_FlowId )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_efe1 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_G_P_U_U_2b447319 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_FlowId( Gen_Req_FlowId )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_FlowId( Gen_Rsp_FlowId )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uFixedConverter_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uFixedConverter_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uFixedConverter_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uFixedConverter_Gen_Req_Data )
	,	.GenSlv_Req_FlowId( uFixedConverter_Gen_Req_FlowId )
	,	.GenSlv_Req_Last( uFixedConverter_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uFixedConverter_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uFixedConverter_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uFixedConverter_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uFixedConverter_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uFixedConverter_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uFixedConverter_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uFixedConverter_Gen_Req_User )
	,	.GenSlv_Req_Vld( uFixedConverter_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uFixedConverter_Gen_Rsp_Data )
	,	.GenSlv_Rsp_FlowId( uFixedConverter_Gen_Rsp_FlowId )
	,	.GenSlv_Rsp_Last( uFixedConverter_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uFixedConverter_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uFixedConverter_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uFixedConverter_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uFixedConverter_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_46aa
		&
		u_1036
		&
		u_182c
		&
		u_b01a
		&
		u_7ddd
		&
		u_96e7
		&
		u_ac7b
		&
		u_9b4d
		&
		u_efe1
		&
		u_1378
		&
		u_70e4
		&
		u_aeea
		&	u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_1d90 | u_de0e | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_Periph_Multi_APB_main (
	Apb_GPIO_apb_s0_paddr
,	Apb_GPIO_apb_s0_penable
,	Apb_GPIO_apb_s0_prdata
,	Apb_GPIO_apb_s0_pready
,	Apb_GPIO_apb_s0_psel
,	Apb_GPIO_apb_s0_pslverr
,	Apb_GPIO_apb_s0_pwbe
,	Apb_GPIO_apb_s0_pwdata
,	Apb_GPIO_apb_s0_pwrite
,	Apb_GPT_apb_s0_paddr
,	Apb_GPT_apb_s0_penable
,	Apb_GPT_apb_s0_prdata
,	Apb_GPT_apb_s0_pready
,	Apb_GPT_apb_s0_psel
,	Apb_GPT_apb_s0_pslverr
,	Apb_GPT_apb_s0_pwbe
,	Apb_GPT_apb_s0_pwdata
,	Apb_GPT_apb_s0_pwrite
,	Apb_I2C_apb_s0_paddr
,	Apb_I2C_apb_s0_penable
,	Apb_I2C_apb_s0_prdata
,	Apb_I2C_apb_s0_pready
,	Apb_I2C_apb_s0_psel
,	Apb_I2C_apb_s0_pslverr
,	Apb_I2C_apb_s0_pwbe
,	Apb_I2C_apb_s0_pwdata
,	Apb_I2C_apb_s0_pwrite
,	Apb_MBOX_apb_s0_paddr
,	Apb_MBOX_apb_s0_penable
,	Apb_MBOX_apb_s0_prdata
,	Apb_MBOX_apb_s0_pready
,	Apb_MBOX_apb_s0_psel
,	Apb_MBOX_apb_s0_pslverr
,	Apb_MBOX_apb_s0_pwbe
,	Apb_MBOX_apb_s0_pwdata
,	Apb_MBOX_apb_s0_pwrite
,	Apb_UART_apb_s0_paddr
,	Apb_UART_apb_s0_penable
,	Apb_UART_apb_s0_prdata
,	Apb_UART_apb_s0_pready
,	Apb_UART_apb_s0_psel
,	Apb_UART_apb_s0_pslverr
,	Apb_UART_apb_s0_pwbe
,	Apb_UART_apb_s0_pwdata
,	Apb_UART_apb_s0_pwrite
,	Apb_UART_apb_s1_paddr
,	Apb_UART_apb_s1_penable
,	Apb_UART_apb_s1_prdata
,	Apb_UART_apb_s1_pready
,	Apb_UART_apb_s1_psel
,	Apb_UART_apb_s1_pslverr
,	Apb_UART_apb_s1_pwbe
,	Apb_UART_apb_s1_pwdata
,	Apb_UART_apb_s1_pwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_FlowId
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_FlowId
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Apb_GPIO_apb_s0_paddr   ;
	output        Apb_GPIO_apb_s0_penable ;
	input  [31:0] Apb_GPIO_apb_s0_prdata  ;
	input         Apb_GPIO_apb_s0_pready  ;
	output        Apb_GPIO_apb_s0_psel    ;
	input         Apb_GPIO_apb_s0_pslverr ;
	output [3:0]  Apb_GPIO_apb_s0_pwbe    ;
	output [31:0] Apb_GPIO_apb_s0_pwdata  ;
	output        Apb_GPIO_apb_s0_pwrite  ;
	output [31:0] Apb_GPT_apb_s0_paddr    ;
	output        Apb_GPT_apb_s0_penable  ;
	input  [31:0] Apb_GPT_apb_s0_prdata   ;
	input         Apb_GPT_apb_s0_pready   ;
	output        Apb_GPT_apb_s0_psel     ;
	input         Apb_GPT_apb_s0_pslverr  ;
	output [3:0]  Apb_GPT_apb_s0_pwbe     ;
	output [31:0] Apb_GPT_apb_s0_pwdata   ;
	output        Apb_GPT_apb_s0_pwrite   ;
	output [31:0] Apb_I2C_apb_s0_paddr    ;
	output        Apb_I2C_apb_s0_penable  ;
	input  [31:0] Apb_I2C_apb_s0_prdata   ;
	input         Apb_I2C_apb_s0_pready   ;
	output        Apb_I2C_apb_s0_psel     ;
	input         Apb_I2C_apb_s0_pslverr  ;
	output [3:0]  Apb_I2C_apb_s0_pwbe     ;
	output [31:0] Apb_I2C_apb_s0_pwdata   ;
	output        Apb_I2C_apb_s0_pwrite   ;
	output [31:0] Apb_MBOX_apb_s0_paddr   ;
	output        Apb_MBOX_apb_s0_penable ;
	input  [31:0] Apb_MBOX_apb_s0_prdata  ;
	input         Apb_MBOX_apb_s0_pready  ;
	output        Apb_MBOX_apb_s0_psel    ;
	input         Apb_MBOX_apb_s0_pslverr ;
	output [3:0]  Apb_MBOX_apb_s0_pwbe    ;
	output [31:0] Apb_MBOX_apb_s0_pwdata  ;
	output        Apb_MBOX_apb_s0_pwrite  ;
	output [31:0] Apb_UART_apb_s0_paddr   ;
	output        Apb_UART_apb_s0_penable ;
	input  [31:0] Apb_UART_apb_s0_prdata  ;
	input         Apb_UART_apb_s0_pready  ;
	output        Apb_UART_apb_s0_psel    ;
	input         Apb_UART_apb_s0_pslverr ;
	output [3:0]  Apb_UART_apb_s0_pwbe    ;
	output [31:0] Apb_UART_apb_s0_pwdata  ;
	output        Apb_UART_apb_s0_pwrite  ;
	output [31:0] Apb_UART_apb_s1_paddr   ;
	output        Apb_UART_apb_s1_penable ;
	input  [31:0] Apb_UART_apb_s1_prdata  ;
	input         Apb_UART_apb_s1_pready  ;
	output        Apb_UART_apb_s1_psel    ;
	input         Apb_UART_apb_s1_pslverr ;
	output [3:0]  Apb_UART_apb_s1_pwbe    ;
	output [31:0] Apb_UART_apb_s1_pwdata  ;
	output        Apb_UART_apb_s1_pwrite  ;
	input  [31:0] Gen_Req_Addr            ;
	input  [3:0]  Gen_Req_Be              ;
	input         Gen_Req_BurstType       ;
	input  [31:0] Gen_Req_Data            ;
	input  [2:0]  Gen_Req_FlowId          ;
	input         Gen_Req_Last            ;
	input  [6:0]  Gen_Req_Len1            ;
	input         Gen_Req_Lock            ;
	input  [2:0]  Gen_Req_Opc             ;
	output        Gen_Req_Rdy             ;
	input         Gen_Req_SeqUnOrdered    ;
	input         Gen_Req_SeqUnique       ;
	input  [7:0]  Gen_Req_User            ;
	input         Gen_Req_Vld             ;
	output [31:0] Gen_Rsp_Data            ;
	output [2:0]  Gen_Rsp_FlowId          ;
	output        Gen_Rsp_Last            ;
	input         Gen_Rsp_Rdy             ;
	output        Gen_Rsp_SeqUnOrdered    ;
	output [1:0]  Gen_Rsp_Status          ;
	output        Gen_Rsp_Vld             ;
	input         Sys_Clk                 ;
	input         Sys_Clk_ClkS            ;
	input         Sys_Clk_En              ;
	input         Sys_Clk_EnS             ;
	input         Sys_Clk_RetRstN         ;
	input         Sys_Clk_RstN            ;
	input         Sys_Clk_Tm              ;
	output        Sys_Pwr_Idle            ;
	output        Sys_Pwr_WakeUp          ;
	wire        uNiuEmpty    ;
	reg  [31:0] uPRData1     ;
	reg  [31:0] uPRData1_0   ;
	reg  [31:0] uPRData1_16  ;
	reg  [31:0] uPRData1_24  ;
	reg  [31:0] uPRData1_32  ;
	reg  [31:0] uPRData1_8   ;
	reg         uPReady1     ;
	reg         uPReady1_12  ;
	reg         uPReady1_20  ;
	reg         uPReady1_28  ;
	reg         uPReady1_36  ;
	reg         uPReady1_4   ;
	reg         uPSlvErr1    ;
	reg         uPSlvErr1_14 ;
	reg         uPSlvErr1_22 ;
	reg         uPSlvErr1_30 ;
	reg         uPSlvErr1_38 ;
	reg         uPSlvErr1_6  ;
	always @(Apb_GPIO_apb_s0_prdata) begin
		uPRData1 <= #1.0 ( Apb_GPIO_apb_s0_prdata );
	end
	always @(Apb_GPIO_apb_s0_pready) begin
		uPReady1 <= #1.0 ( Apb_GPIO_apb_s0_pready );
	end
	always @(Apb_GPIO_apb_s0_pslverr) begin
		uPSlvErr1 <= #1.0 ( Apb_GPIO_apb_s0_pslverr );
	end
	always @(Apb_GPT_apb_s0_prdata) begin
		uPRData1_0 <= #1.0 ( Apb_GPT_apb_s0_prdata );
	end
	always @(Apb_GPT_apb_s0_pready) begin
		uPReady1_4 <= #1.0 ( Apb_GPT_apb_s0_pready );
	end
	always @(Apb_GPT_apb_s0_pslverr) begin
		uPSlvErr1_6 <= #1.0 ( Apb_GPT_apb_s0_pslverr );
	end
	always @(Apb_I2C_apb_s0_prdata) begin
		uPRData1_8 <= #1.0 ( Apb_I2C_apb_s0_prdata );
	end
	always @(Apb_I2C_apb_s0_pready) begin
		uPReady1_12 <= #1.0 ( Apb_I2C_apb_s0_pready );
	end
	always @(Apb_I2C_apb_s0_pslverr) begin
		uPSlvErr1_14 <= #1.0 ( Apb_I2C_apb_s0_pslverr );
	end
	always @(Apb_MBOX_apb_s0_prdata) begin
		uPRData1_16 <= #1.0 ( Apb_MBOX_apb_s0_prdata );
	end
	always @(Apb_MBOX_apb_s0_pready) begin
		uPReady1_20 <= #1.0 ( Apb_MBOX_apb_s0_pready );
	end
	always @(Apb_MBOX_apb_s0_pslverr) begin
		uPSlvErr1_22 <= #1.0 ( Apb_MBOX_apb_s0_pslverr );
	end
	always @(Apb_UART_apb_s0_prdata) begin
		uPRData1_24 <= #1.0 ( Apb_UART_apb_s0_prdata );
	end
	always @(Apb_UART_apb_s0_pready) begin
		uPReady1_28 <= #1.0 ( Apb_UART_apb_s0_pready );
	end
	always @(Apb_UART_apb_s0_pslverr) begin
		uPSlvErr1_30 <= #1.0 ( Apb_UART_apb_s0_pslverr );
	end
	always @(Apb_UART_apb_s1_prdata) begin
		uPRData1_32 <= #1.0 ( Apb_UART_apb_s1_prdata );
	end
	always @(Apb_UART_apb_s1_pready) begin
		uPReady1_36 <= #1.0 ( Apb_UART_apb_s1_pready );
	end
	always @(Apb_UART_apb_s1_pslverr) begin
		uPSlvErr1_38 <= #1.0 ( Apb_UART_apb_s1_pslverr );
	end
	rsnoc_z_H_R_N_A_G2_U_U_4142d037 GenericToSpecific(
		.Apb_0_paddr( Apb_GPIO_apb_s0_paddr )
	,	.Apb_0_penable( Apb_GPIO_apb_s0_penable )
	,	.Apb_0_prdata( uPRData1 )
	,	.Apb_0_pready( uPReady1 )
	,	.Apb_0_psel( Apb_GPIO_apb_s0_psel )
	,	.Apb_0_pslverr( uPSlvErr1 )
	,	.Apb_0_pwbe( Apb_GPIO_apb_s0_pwbe )
	,	.Apb_0_pwdata( Apb_GPIO_apb_s0_pwdata )
	,	.Apb_0_pwrite( Apb_GPIO_apb_s0_pwrite )
	,	.Apb_1_paddr( Apb_GPT_apb_s0_paddr )
	,	.Apb_1_penable( Apb_GPT_apb_s0_penable )
	,	.Apb_1_prdata( uPRData1_0 )
	,	.Apb_1_pready( uPReady1_4 )
	,	.Apb_1_psel( Apb_GPT_apb_s0_psel )
	,	.Apb_1_pslverr( uPSlvErr1_6 )
	,	.Apb_1_pwbe( Apb_GPT_apb_s0_pwbe )
	,	.Apb_1_pwdata( Apb_GPT_apb_s0_pwdata )
	,	.Apb_1_pwrite( Apb_GPT_apb_s0_pwrite )
	,	.Apb_2_paddr( Apb_I2C_apb_s0_paddr )
	,	.Apb_2_penable( Apb_I2C_apb_s0_penable )
	,	.Apb_2_prdata( uPRData1_8 )
	,	.Apb_2_pready( uPReady1_12 )
	,	.Apb_2_psel( Apb_I2C_apb_s0_psel )
	,	.Apb_2_pslverr( uPSlvErr1_14 )
	,	.Apb_2_pwbe( Apb_I2C_apb_s0_pwbe )
	,	.Apb_2_pwdata( Apb_I2C_apb_s0_pwdata )
	,	.Apb_2_pwrite( Apb_I2C_apb_s0_pwrite )
	,	.Apb_3_paddr( Apb_MBOX_apb_s0_paddr )
	,	.Apb_3_penable( Apb_MBOX_apb_s0_penable )
	,	.Apb_3_prdata( uPRData1_16 )
	,	.Apb_3_pready( uPReady1_20 )
	,	.Apb_3_psel( Apb_MBOX_apb_s0_psel )
	,	.Apb_3_pslverr( uPSlvErr1_22 )
	,	.Apb_3_pwbe( Apb_MBOX_apb_s0_pwbe )
	,	.Apb_3_pwdata( Apb_MBOX_apb_s0_pwdata )
	,	.Apb_3_pwrite( Apb_MBOX_apb_s0_pwrite )
	,	.Apb_4_paddr( Apb_UART_apb_s0_paddr )
	,	.Apb_4_penable( Apb_UART_apb_s0_penable )
	,	.Apb_4_prdata( uPRData1_24 )
	,	.Apb_4_pready( uPReady1_28 )
	,	.Apb_4_psel( Apb_UART_apb_s0_psel )
	,	.Apb_4_pslverr( uPSlvErr1_30 )
	,	.Apb_4_pwbe( Apb_UART_apb_s0_pwbe )
	,	.Apb_4_pwdata( Apb_UART_apb_s0_pwdata )
	,	.Apb_4_pwrite( Apb_UART_apb_s0_pwrite )
	,	.Apb_5_paddr( Apb_UART_apb_s1_paddr )
	,	.Apb_5_penable( Apb_UART_apb_s1_penable )
	,	.Apb_5_prdata( uPRData1_32 )
	,	.Apb_5_pready( uPReady1_36 )
	,	.Apb_5_psel( Apb_UART_apb_s1_psel )
	,	.Apb_5_pslverr( uPSlvErr1_38 )
	,	.Apb_5_pwbe( Apb_UART_apb_s1_pwbe )
	,	.Apb_5_pwdata( Apb_UART_apb_s1_pwdata )
	,	.Apb_5_pwrite( Apb_UART_apb_s1_pwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_FlowId( Gen_Req_FlowId )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_FlowId( Gen_Rsp_FlowId )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_SCU_Multi_APB_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_FlowId
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_FlowId
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch7_En
,	from_Switch7_Trp_Data
,	from_Switch7_Trp_Head
,	from_Switch7_Trp_Rdy
,	from_Switch7_Trp_Tail
,	from_Switch7_Trp_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_Switch8_En
,	to_Switch8_Trp_Data
,	to_Switch8_Trp_Head
,	to_Switch8_Trp_Rdy
,	to_Switch8_Trp_Tail
,	to_Switch8_Trp_Vld
);
	output [31:0]  Gen_Req_Addr          ;
	output [3:0]   Gen_Req_Be            ;
	output         Gen_Req_BurstType     ;
	output [31:0]  Gen_Req_Data          ;
	output [1:0]   Gen_Req_FlowId        ;
	output         Gen_Req_Last          ;
	output [6:0]   Gen_Req_Len1          ;
	output         Gen_Req_Lock          ;
	output [2:0]   Gen_Req_Opc           ;
	input          Gen_Req_Rdy           ;
	output         Gen_Req_SeqUnOrdered  ;
	output         Gen_Req_SeqUnique     ;
	output [7:0]   Gen_Req_User          ;
	output         Gen_Req_Vld           ;
	input  [31:0]  Gen_Rsp_Data          ;
	input  [1:0]   Gen_Rsp_FlowId        ;
	input          Gen_Rsp_Last          ;
	output         Gen_Rsp_Rdy           ;
	input          Gen_Rsp_SeqUnOrdered  ;
	input  [1:0]   Gen_Rsp_Status        ;
	input          Gen_Rsp_Vld           ;
	output         NoPendingTrans        ;
	input          Sys_Clk               ;
	input          Sys_Clk_ClkS          ;
	input          Sys_Clk_En            ;
	input          Sys_Clk_EnS           ;
	input          Sys_Clk_RetRstN       ;
	input          Sys_Clk_RstN          ;
	input          Sys_Clk_Tm            ;
	output         Sys_Pwr_Idle          ;
	output         Sys_Pwr_WakeUp        ;
	output         from_Switch7_En       ;
	input  [109:0] from_Switch7_Trp_Data ;
	input          from_Switch7_Trp_Head ;
	output         from_Switch7_Trp_Rdy  ;
	input          from_Switch7_Trp_Tail ;
	input          from_Switch7_Trp_Vld  ;
	output [147:0] to_Switch24_Data      ;
	output         to_Switch24_Head      ;
	input          to_Switch24_Rdy       ;
	output         to_Switch24_Tail      ;
	output         to_Switch24_Vld       ;
	output         to_Switch8_En         ;
	output [109:0] to_Switch8_Trp_Data   ;
	output         to_Switch8_Trp_Head   ;
	input          to_Switch8_Trp_Rdy    ;
	output         to_Switch8_Trp_Tail   ;
	output         to_Switch8_Trp_Vld    ;
	wire [109:0] uuDtpRxNoPipe_Switch7_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch7_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch7_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch7_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch7_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch8_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch8_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch8_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch8_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch8_Tx_Vld                        ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data                      ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head                      ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy                       ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail                      ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld                       ;
	wire [109:0] uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase                                  ;
	wire [29:0]  uIdInfo_0_AddrMask                                  ;
	wire         uIdInfo_0_Debug                                     ;
	wire [1:0]   uIdInfo_0_FlowId                                    ;
	wire [1:0]   uIdInfo_0_Id                                        ;
	wire [29:0]  uIdInfo_1_AddrBase                                  ;
	wire [29:0]  uIdInfo_1_AddrMask                                  ;
	wire         uIdInfo_1_Debug                                     ;
	wire [1:0]   uIdInfo_1_FlowId                                    ;
	wire [1:0]   uIdInfo_1_Id                                        ;
	wire [73:0]  uProbe_ObsTx_Data                                   ;
	wire         uProbe_ObsTx_Head                                   ;
	wire         uProbe_ObsTx_Rdy                                    ;
	wire         uProbe_ObsTx_Tail                                   ;
	wire         uProbe_ObsTx_Vld                                    ;
	wire [109:0] uProbe_Tx_Data                                      ;
	wire         uProbe_Tx_Head                                      ;
	wire         uProbe_Tx_Rdy                                       ;
	wire         uProbe_Tx_Tail                                      ;
	wire         uProbe_Tx_Vld                                       ;
	wire [31:0]  uSecurityFilter_Addr                                ;
	wire         uSecurityFilter_Fwd                                 ;
	wire [6:0]   uSecurityFilter_Len1                                ;
	wire [3:0]   uSecurityFilter_Opc                                 ;
	wire [14:0]  uSecurityFilter_RouteId                             ;
	wire [7:0]   uSecurityFilter_User                                ;
	wire         uSecurityFilter_Vld                                 ;
	wire [31:0]  uT2G_Gen_Req_Addr                                   ;
	wire [3:0]   uT2G_Gen_Req_Be                                     ;
	wire         uT2G_Gen_Req_BurstType                              ;
	wire [31:0]  uT2G_Gen_Req_Data                                   ;
	wire [1:0]   uT2G_Gen_Req_FlowId                                 ;
	wire         uT2G_Gen_Req_Last                                   ;
	wire [6:0]   uT2G_Gen_Req_Len1                                   ;
	wire         uT2G_Gen_Req_Lock                                   ;
	wire [2:0]   uT2G_Gen_Req_Opc                                    ;
	wire         uT2G_Gen_Req_Rdy                                    ;
	wire         uT2G_Gen_Req_SeqUnOrdered                           ;
	wire         uT2G_Gen_Req_SeqUnique                              ;
	wire [7:0]   uT2G_Gen_Req_User                                   ;
	wire         uT2G_Gen_Req_Vld                                    ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                   ;
	wire [1:0]   uT2G_Gen_Rsp_FlowId                                 ;
	wire         uT2G_Gen_Rsp_Last                                   ;
	wire         uT2G_Gen_Rsp_Rdy                                    ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                           ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                 ;
	wire         uT2G_Gen_Rsp_Vld                                    ;
	wire [109:0] uT2G_Tx_Data                                        ;
	wire         uT2G_Tx_Head                                        ;
	wire         uT2G_Tx_Rdy                                         ;
	wire         uT2G_Tx_Tail                                        ;
	wire         uT2G_Tx_Vld                                         ;
	wire [9:0]   uTranslation_0_Aperture                             ;
	wire [1:0]   uTranslation_0_Id                                   ;
	wire         uTranslation_0_PathFound                            ;
	wire         uTranslation_0_SubFound                             ;
	wire         u_1378                                              ;
	wire         u_182c                                              ;
	wire         u_1e6c                                              ;
	wire         u_1f2e                                              ;
	wire         u_27e8                                              ;
	wire         u_2fd                                               ;
	wire         u_333e                                              ;
	wire         u_3b4f                                              ;
	wire         u_6276                                              ;
	wire         u_70e4                                              ;
	wire         u_753f                                              ;
	wire         u_aeea                                              ;
	wire         u_b01a                                              ;
	wire         u_db35                                              ;
	wire         u_de0e                                              ;
	wire         u_e562                                              ;
	rsnoc_z_H_R_G_T2_Tt_U_384efac7 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_FlowId( uIdInfo_0_FlowId )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_FlowId( uIdInfo_1_FlowId )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch7_SubEdgesSlowTx(
		.Int_En( from_Switch7_En )
	,	.Int_Trp_Data( from_Switch7_Trp_Data )
	,	.Int_Trp_Head( from_Switch7_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch7_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch7_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch7_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_db35 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_27e8 )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch7_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_753f )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch7(
		.Rx_Data( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch7_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1f2e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch7_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch7_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch7_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch7_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch7_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_48074fa9 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch8_SubEdgesSlowRx(
		.Int_En( to_Switch8_En )
	,	.Int_Trp_Data( to_Switch8_Trp_Data )
	,	.Int_Trp_Head( to_Switch8_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch8_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch8_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch8_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e562 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch8_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch8_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch8_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch8_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch8_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch8_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_333e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch8_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch8(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2fd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch8_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch8_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch8_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch8_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch8_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_6847c694 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_FlowId( uT2G_Gen_Req_FlowId )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_FlowId( uT2G_Gen_Rsp_FlowId )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_FlowId( uIdInfo_0_FlowId )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_FlowId( uIdInfo_1_FlowId )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch7_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch7_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch7_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch7_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch7_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_f933d848 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_FlowId( Gen_Req_FlowId )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_FlowId( Gen_Rsp_FlowId )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_FlowId( uT2G_Gen_Req_FlowId )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_FlowId( uT2G_Gen_Rsp_FlowId )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_1f2e & u_2fd & u_182c & u_b01a & u_db35 & u_753f & u_e562 & u_333e & u_1378 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_27e8 | u_de0e | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_SCU_Multi_APB_main (
	Apb_ACPU_WDT_PAddr
,	Apb_ACPU_WDT_PEnable
,	Apb_ACPU_WDT_PRData
,	Apb_ACPU_WDT_PReady
,	Apb_ACPU_WDT_PSel
,	Apb_ACPU_WDT_PSlvErr
,	Apb_ACPU_WDT_PWBe
,	Apb_ACPU_WDT_PWData
,	Apb_ACPU_WDT_PWrite
,	Apb_BCPU_WDT_PAddr
,	Apb_BCPU_WDT_PEnable
,	Apb_BCPU_WDT_PRData
,	Apb_BCPU_WDT_PReady
,	Apb_BCPU_WDT_PSel
,	Apb_BCPU_WDT_PSlvErr
,	Apb_BCPU_WDT_PWBe
,	Apb_BCPU_WDT_PWData
,	Apb_BCPU_WDT_PWrite
,	Apb_SCU_PAddr
,	Apb_SCU_PEnable
,	Apb_SCU_PRData
,	Apb_SCU_PReady
,	Apb_SCU_PSel
,	Apb_SCU_PSlvErr
,	Apb_SCU_PWBe
,	Apb_SCU_PWData
,	Apb_SCU_PWrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_FlowId
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_FlowId
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Apb_ACPU_WDT_PAddr   ;
	output        Apb_ACPU_WDT_PEnable ;
	input  [31:0] Apb_ACPU_WDT_PRData  ;
	input         Apb_ACPU_WDT_PReady  ;
	output        Apb_ACPU_WDT_PSel    ;
	input         Apb_ACPU_WDT_PSlvErr ;
	output [3:0]  Apb_ACPU_WDT_PWBe    ;
	output [31:0] Apb_ACPU_WDT_PWData  ;
	output        Apb_ACPU_WDT_PWrite  ;
	output [31:0] Apb_BCPU_WDT_PAddr   ;
	output        Apb_BCPU_WDT_PEnable ;
	input  [31:0] Apb_BCPU_WDT_PRData  ;
	input         Apb_BCPU_WDT_PReady  ;
	output        Apb_BCPU_WDT_PSel    ;
	input         Apb_BCPU_WDT_PSlvErr ;
	output [3:0]  Apb_BCPU_WDT_PWBe    ;
	output [31:0] Apb_BCPU_WDT_PWData  ;
	output        Apb_BCPU_WDT_PWrite  ;
	output [31:0] Apb_SCU_PAddr        ;
	output        Apb_SCU_PEnable      ;
	input  [31:0] Apb_SCU_PRData       ;
	input         Apb_SCU_PReady       ;
	output        Apb_SCU_PSel         ;
	input         Apb_SCU_PSlvErr      ;
	output [3:0]  Apb_SCU_PWBe         ;
	output [31:0] Apb_SCU_PWData       ;
	output        Apb_SCU_PWrite       ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input  [1:0]  Gen_Req_FlowId       ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output [1:0]  Gen_Rsp_FlowId       ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	wire        uNiuEmpty    ;
	reg  [31:0] uPRData1     ;
	reg  [31:0] uPRData1_0   ;
	reg  [31:0] uPRData1_8   ;
	reg         uPReady1     ;
	reg         uPReady1_12  ;
	reg         uPReady1_4   ;
	reg         uPSlvErr1    ;
	reg         uPSlvErr1_14 ;
	reg         uPSlvErr1_6  ;
	always @(Apb_ACPU_WDT_PRData) begin
		uPRData1 <= #1.0 ( Apb_ACPU_WDT_PRData );
	end
	always @(Apb_ACPU_WDT_PReady) begin
		uPReady1 <= #1.0 ( Apb_ACPU_WDT_PReady );
	end
	always @(Apb_ACPU_WDT_PSlvErr) begin
		uPSlvErr1 <= #1.0 ( Apb_ACPU_WDT_PSlvErr );
	end
	always @(Apb_BCPU_WDT_PRData) begin
		uPRData1_0 <= #1.0 ( Apb_BCPU_WDT_PRData );
	end
	always @(Apb_BCPU_WDT_PReady) begin
		uPReady1_4 <= #1.0 ( Apb_BCPU_WDT_PReady );
	end
	always @(Apb_BCPU_WDT_PSlvErr) begin
		uPSlvErr1_6 <= #1.0 ( Apb_BCPU_WDT_PSlvErr );
	end
	always @(Apb_SCU_PRData) begin
		uPRData1_8 <= #1.0 ( Apb_SCU_PRData );
	end
	always @(Apb_SCU_PReady) begin
		uPReady1_12 <= #1.0 ( Apb_SCU_PReady );
	end
	always @(Apb_SCU_PSlvErr) begin
		uPSlvErr1_14 <= #1.0 ( Apb_SCU_PSlvErr );
	end
	rsnoc_z_H_R_N_A_G2_U_U_a1691b78 GenericToSpecific(
		.Apb_0_PAddr( Apb_ACPU_WDT_PAddr )
	,	.Apb_0_PEnable( Apb_ACPU_WDT_PEnable )
	,	.Apb_0_PRData( uPRData1 )
	,	.Apb_0_PReady( uPReady1 )
	,	.Apb_0_PSel( Apb_ACPU_WDT_PSel )
	,	.Apb_0_PSlvErr( uPSlvErr1 )
	,	.Apb_0_PWBe( Apb_ACPU_WDT_PWBe )
	,	.Apb_0_PWData( Apb_ACPU_WDT_PWData )
	,	.Apb_0_PWrite( Apb_ACPU_WDT_PWrite )
	,	.Apb_1_PAddr( Apb_BCPU_WDT_PAddr )
	,	.Apb_1_PEnable( Apb_BCPU_WDT_PEnable )
	,	.Apb_1_PRData( uPRData1_0 )
	,	.Apb_1_PReady( uPReady1_4 )
	,	.Apb_1_PSel( Apb_BCPU_WDT_PSel )
	,	.Apb_1_PSlvErr( uPSlvErr1_6 )
	,	.Apb_1_PWBe( Apb_BCPU_WDT_PWBe )
	,	.Apb_1_PWData( Apb_BCPU_WDT_PWData )
	,	.Apb_1_PWrite( Apb_BCPU_WDT_PWrite )
	,	.Apb_2_PAddr( Apb_SCU_PAddr )
	,	.Apb_2_PEnable( Apb_SCU_PEnable )
	,	.Apb_2_PRData( uPRData1_8 )
	,	.Apb_2_PReady( uPReady1_12 )
	,	.Apb_2_PSel( Apb_SCU_PSel )
	,	.Apb_2_PSlvErr( uPSlvErr1_14 )
	,	.Apb_2_PWBe( Apb_SCU_PWBe )
	,	.Apb_2_PWData( Apb_SCU_PWData )
	,	.Apb_2_PWrite( Apb_SCU_PWrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_FlowId( Gen_Req_FlowId )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_FlowId( Gen_Rsp_FlowId )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_SPI_ahb_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	output [31:0]  Gen_Req_Addr              ;
	output [3:0]   Gen_Req_Be                ;
	output         Gen_Req_BurstType         ;
	output [31:0]  Gen_Req_Data              ;
	output         Gen_Req_Last              ;
	output [5:0]   Gen_Req_Len1              ;
	output         Gen_Req_Lock              ;
	output [2:0]   Gen_Req_Opc               ;
	input          Gen_Req_Rdy               ;
	output         Gen_Req_SeqUnOrdered      ;
	output         Gen_Req_SeqUnique         ;
	output [7:0]   Gen_Req_User              ;
	output         Gen_Req_Vld               ;
	input  [31:0]  Gen_Rsp_Data              ;
	input          Gen_Rsp_Last              ;
	output         Gen_Rsp_Rdy               ;
	input          Gen_Rsp_SeqUnOrdered      ;
	input  [1:0]   Gen_Rsp_Status            ;
	input          Gen_Rsp_Vld               ;
	output         NoPendingTrans            ;
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	output         from_Switch_En            ;
	input  [109:0] from_Switch_Trp_Data      ;
	input          from_Switch_Trp_Head      ;
	output         from_Switch_Trp_Rdy       ;
	input          from_Switch_Trp_Tail      ;
	input          from_Switch_Trp_Vld       ;
	output [147:0] to_Switch24_Data          ;
	output         to_Switch24_Head          ;
	input          to_Switch24_Rdy           ;
	output         to_Switch24_Tail          ;
	output         to_Switch24_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                               ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                               ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy                             ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld                             ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy         ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy               ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld               ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase                                        ;
	wire [29:0]  uIdInfo_0_AddrMask                                        ;
	wire         uIdInfo_0_Debug                                           ;
	wire         uIdInfo_0_Id                                              ;
	wire [29:0]  uIdInfo_1_AddrBase                                        ;
	wire [29:0]  uIdInfo_1_AddrMask                                        ;
	wire         uIdInfo_1_Debug                                           ;
	wire         uIdInfo_1_Id                                              ;
	wire [73:0]  uProbe_ObsTx_Data                                         ;
	wire         uProbe_ObsTx_Head                                         ;
	wire         uProbe_ObsTx_Rdy                                          ;
	wire         uProbe_ObsTx_Tail                                         ;
	wire         uProbe_ObsTx_Vld                                          ;
	wire [109:0] uProbe_Tx_Data                                            ;
	wire         uProbe_Tx_Head                                            ;
	wire         uProbe_Tx_Rdy                                             ;
	wire         uProbe_Tx_Tail                                            ;
	wire         uProbe_Tx_Vld                                             ;
	wire [31:0]  uSecurityFilter_Addr                                      ;
	wire         uSecurityFilter_Fwd                                       ;
	wire [6:0]   uSecurityFilter_Len1                                      ;
	wire [3:0]   uSecurityFilter_Opc                                       ;
	wire [14:0]  uSecurityFilter_RouteId                                   ;
	wire [7:0]   uSecurityFilter_User                                      ;
	wire         uSecurityFilter_Vld                                       ;
	wire [31:0]  uT2G_Gen_Req_Addr                                         ;
	wire [3:0]   uT2G_Gen_Req_Be                                           ;
	wire         uT2G_Gen_Req_BurstType                                    ;
	wire [31:0]  uT2G_Gen_Req_Data                                         ;
	wire         uT2G_Gen_Req_Last                                         ;
	wire [5:0]   uT2G_Gen_Req_Len1                                         ;
	wire         uT2G_Gen_Req_Lock                                         ;
	wire [2:0]   uT2G_Gen_Req_Opc                                          ;
	wire         uT2G_Gen_Req_Rdy                                          ;
	wire         uT2G_Gen_Req_SeqUnOrdered                                 ;
	wire         uT2G_Gen_Req_SeqUnique                                    ;
	wire [7:0]   uT2G_Gen_Req_User                                         ;
	wire         uT2G_Gen_Req_Vld                                          ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                         ;
	wire         uT2G_Gen_Rsp_Last                                         ;
	wire         uT2G_Gen_Rsp_Rdy                                          ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                                 ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                       ;
	wire         uT2G_Gen_Rsp_Vld                                          ;
	wire [109:0] uT2G_Tx_Data                                              ;
	wire         uT2G_Tx_Head                                              ;
	wire         uT2G_Tx_Rdy                                               ;
	wire         uT2G_Tx_Tail                                              ;
	wire         uT2G_Tx_Vld                                               ;
	wire [9:0]   uTranslation_0_Aperture                                   ;
	wire         uTranslation_0_Id                                         ;
	wire         uTranslation_0_PathFound                                  ;
	wire         uTranslation_0_SubFound                                   ;
	wire         u_1036                                                    ;
	wire         u_1378                                                    ;
	wire         u_182c                                                    ;
	wire         u_1d90                                                    ;
	wire         u_1e6c                                                    ;
	wire         u_3b4f                                                    ;
	wire         u_46aa                                                    ;
	wire         u_6276                                                    ;
	wire         u_70e4                                                    ;
	wire         u_7ddd                                                    ;
	wire         u_96e7                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_aeea                                                    ;
	wire         u_b01a                                                    ;
	wire         u_de0e                                                    ;
	rsnoc_z_H_R_G_T2_Tt_U_30bee1c9 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_1d90 )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_0c663399 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_38d4a75e TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_f6d05f35 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_46aa & u_1036 & u_182c & u_b01a & u_7ddd & u_96e7 & u_ac7b & u_9b4d & u_1378 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_1d90 | u_de0e | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_SPI_ahb_s0_main (
	Ahb_0_haddr
,	Ahb_0_hburst
,	Ahb_0_hmastlock
,	Ahb_0_hprot
,	Ahb_0_hrdata
,	Ahb_0_hready
,	Ahb_0_hresp
,	Ahb_0_hsel
,	Ahb_0_hsize
,	Ahb_0_htrans
,	Ahb_0_hwbe
,	Ahb_0_hwdata
,	Ahb_0_hwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Ahb_0_haddr          ;
	output [2:0]  Ahb_0_hburst         ;
	output        Ahb_0_hmastlock      ;
	output [3:0]  Ahb_0_hprot          ;
	input  [31:0] Ahb_0_hrdata         ;
	input         Ahb_0_hready         ;
	input         Ahb_0_hresp          ;
	output        Ahb_0_hsel           ;
	output [2:0]  Ahb_0_hsize          ;
	output [1:0]  Ahb_0_htrans         ;
	output [3:0]  Ahb_0_hwbe           ;
	output [31:0] Ahb_0_hwdata         ;
	output        Ahb_0_hwrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uHRData1  ;
	reg         uHReady1  ;
	reg         uHResp1   ;
	wire        uNiuEmpty ;
	always @(Ahb_0_hrdata) begin
		uHRData1 <= #1.0 ( Ahb_0_hrdata );
	end
	always @(Ahb_0_hready) begin
		uHReady1 <= #1.0 ( Ahb_0_hready );
	end
	always @(Ahb_0_hresp) begin
		uHResp1 <= #1.0 ( Ahb_0_hresp );
	end
	rsnoc_z_H_R_N_A_G2_U_U_7d7f8095 GenericToSpecific(
		.Ahb_0_haddr( Ahb_0_haddr )
	,	.Ahb_0_hburst( Ahb_0_hburst )
	,	.Ahb_0_hmastlock( Ahb_0_hmastlock )
	,	.Ahb_0_hprot( Ahb_0_hprot )
	,	.Ahb_0_hrdata( uHRData1 )
	,	.Ahb_0_hready( uHReady1 )
	,	.Ahb_0_hresp( uHResp1 )
	,	.Ahb_0_hsel( Ahb_0_hsel )
	,	.Ahb_0_hsize( Ahb_0_hsize )
	,	.Ahb_0_htrans( Ahb_0_htrans )
	,	.Ahb_0_hwbe( Ahb_0_hwbe )
	,	.Ahb_0_hwdata( Ahb_0_hwdata )
	,	.Ahb_0_hwrite( Ahb_0_hwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_SPI_mem_ahb_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch11_Data
,	from_Switch11_Head
,	from_Switch11_Rdy
,	from_Switch11_Tail
,	from_Switch11_Vld
,	to_Switch17_Data
,	to_Switch17_Head
,	to_Switch17_Rdy
,	to_Switch17_Tail
,	to_Switch17_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [3:0]   Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [31:0]  Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [5:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [31:0]  Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	output         Gen_Rsp_Rdy          ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [109:0] from_Switch11_Data   ;
	input          from_Switch11_Head   ;
	output         from_Switch11_Rdy    ;
	input          from_Switch11_Tail   ;
	input          from_Switch11_Vld    ;
	output [109:0] to_Switch17_Data     ;
	output         to_Switch17_Head     ;
	input          to_Switch17_Rdy      ;
	output         to_Switch17_Tail     ;
	output         to_Switch17_Vld      ;
	output [147:0] to_Switch24_Data     ;
	output         to_Switch24_Head     ;
	input          to_Switch24_Rdy      ;
	output         to_Switch24_Tail     ;
	output         to_Switch24_Vld      ;
	wire [109:0] uuDtpRxNoPipe_Switch11_Tx_Data ;
	wire         uuDtpRxNoPipe_Switch11_Tx_Head ;
	wire         uuDtpRxNoPipe_Switch11_Tx_Rdy  ;
	wire         uuDtpRxNoPipe_Switch11_Tx_Tail ;
	wire         uuDtpRxNoPipe_Switch11_Tx_Vld  ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy  ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase             ;
	wire [29:0]  uIdInfo_0_AddrMask             ;
	wire         uIdInfo_0_Debug                ;
	wire [1:0]   uIdInfo_0_Id                   ;
	wire [29:0]  uIdInfo_1_AddrBase             ;
	wire [29:0]  uIdInfo_1_AddrMask             ;
	wire         uIdInfo_1_Debug                ;
	wire [1:0]   uIdInfo_1_Id                   ;
	wire [73:0]  uProbe_ObsTx_Data              ;
	wire         uProbe_ObsTx_Head              ;
	wire         uProbe_ObsTx_Rdy               ;
	wire         uProbe_ObsTx_Tail              ;
	wire         uProbe_ObsTx_Vld               ;
	wire [109:0] uProbe_Tx_Data                 ;
	wire         uProbe_Tx_Head                 ;
	wire         uProbe_Tx_Rdy                  ;
	wire         uProbe_Tx_Tail                 ;
	wire         uProbe_Tx_Vld                  ;
	wire [31:0]  uSecurityFilter_Addr           ;
	wire         uSecurityFilter_Fwd            ;
	wire [6:0]   uSecurityFilter_Len1           ;
	wire [3:0]   uSecurityFilter_Opc            ;
	wire [14:0]  uSecurityFilter_RouteId        ;
	wire [7:0]   uSecurityFilter_User           ;
	wire         uSecurityFilter_Vld            ;
	wire [31:0]  uT2G_Gen_Req_Addr              ;
	wire [3:0]   uT2G_Gen_Req_Be                ;
	wire         uT2G_Gen_Req_BurstType         ;
	wire [31:0]  uT2G_Gen_Req_Data              ;
	wire         uT2G_Gen_Req_Last              ;
	wire [5:0]   uT2G_Gen_Req_Len1              ;
	wire         uT2G_Gen_Req_Lock              ;
	wire [2:0]   uT2G_Gen_Req_Opc               ;
	wire         uT2G_Gen_Req_Rdy               ;
	wire         uT2G_Gen_Req_SeqUnOrdered      ;
	wire         uT2G_Gen_Req_SeqUnique         ;
	wire [7:0]   uT2G_Gen_Req_User              ;
	wire         uT2G_Gen_Req_Vld               ;
	wire [31:0]  uT2G_Gen_Rsp_Data              ;
	wire         uT2G_Gen_Rsp_Last              ;
	wire         uT2G_Gen_Rsp_Rdy               ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered      ;
	wire [1:0]   uT2G_Gen_Rsp_Status            ;
	wire         uT2G_Gen_Rsp_Vld               ;
	wire [109:0] uT2G_Tx_Data                   ;
	wire         uT2G_Tx_Head                   ;
	wire         uT2G_Tx_Rdy                    ;
	wire         uT2G_Tx_Tail                   ;
	wire         uT2G_Tx_Vld                    ;
	wire [9:0]   uTranslation_0_Aperture        ;
	wire [1:0]   uTranslation_0_Id              ;
	wire         uTranslation_0_PathFound       ;
	wire         uTranslation_0_SubFound        ;
	wire         u_1378                         ;
	wire         u_182c                         ;
	wire         u_1e6c                         ;
	wire         u_3b4f                         ;
	wire         u_3d6                          ;
	wire         u_6276                         ;
	wire         u_70e4                         ;
	wire         u_7a62                         ;
	wire         u_aeea                         ;
	wire         u_b01a                         ;
	wire         u_de0e                         ;
	rsnoc_z_H_R_G_T2_Tt_U_3051262d TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch11(
		.Rx_Data( from_Switch11_Data )
	,	.Rx_Head( from_Switch11_Head )
	,	.Rx_Rdy( from_Switch11_Rdy )
	,	.Rx_Tail( from_Switch11_Tail )
	,	.Rx_Vld( from_Switch11_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7a62 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch11_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch11_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch11_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch11_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch11_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_cef4e921 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch17(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3d6 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch17_Data )
	,	.Tx_Head( to_Switch17_Head )
	,	.Tx_Rdy( to_Switch17_Rdy )
	,	.Tx_Tail( to_Switch17_Tail )
	,	.Tx_Vld( to_Switch17_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_08c86094 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch11_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch11_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch11_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch11_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch11_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_f6d05f35 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_7a62 & u_3d6 & u_182c & u_b01a & u_1378 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_de0e | u_3b4f | from_Switch11_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_SPI_mem_ahb_main (
	Ahb_0_haddr
,	Ahb_0_hburst
,	Ahb_0_hmastlock
,	Ahb_0_hprot
,	Ahb_0_hrdata
,	Ahb_0_hready
,	Ahb_0_hresp
,	Ahb_0_hsel
,	Ahb_0_hsize
,	Ahb_0_htrans
,	Ahb_0_hwbe
,	Ahb_0_hwdata
,	Ahb_0_hwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Ahb_0_haddr          ;
	output [2:0]  Ahb_0_hburst         ;
	output        Ahb_0_hmastlock      ;
	output [3:0]  Ahb_0_hprot          ;
	input  [31:0] Ahb_0_hrdata         ;
	input         Ahb_0_hready         ;
	input         Ahb_0_hresp          ;
	output        Ahb_0_hsel           ;
	output [2:0]  Ahb_0_hsize          ;
	output [1:0]  Ahb_0_htrans         ;
	output [3:0]  Ahb_0_hwbe           ;
	output [31:0] Ahb_0_hwdata         ;
	output        Ahb_0_hwrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uHRData1  ;
	reg         uHReady1  ;
	reg         uHResp1   ;
	wire        uNiuEmpty ;
	always @(Ahb_0_hrdata) begin
		uHRData1 <= #1.0 ( Ahb_0_hrdata );
	end
	always @(Ahb_0_hready) begin
		uHReady1 <= #1.0 ( Ahb_0_hready );
	end
	always @(Ahb_0_hresp) begin
		uHResp1 <= #1.0 ( Ahb_0_hresp );
	end
	rsnoc_z_H_R_N_A_G2_U_U_7d7f8095 GenericToSpecific(
		.Ahb_0_haddr( Ahb_0_haddr )
	,	.Ahb_0_hburst( Ahb_0_hburst )
	,	.Ahb_0_hmastlock( Ahb_0_hmastlock )
	,	.Ahb_0_hprot( Ahb_0_hprot )
	,	.Ahb_0_hrdata( uHRData1 )
	,	.Ahb_0_hready( uHReady1 )
	,	.Ahb_0_hresp( uHResp1 )
	,	.Ahb_0_hsel( Ahb_0_hsel )
	,	.Ahb_0_hsize( Ahb_0_hsize )
	,	.Ahb_0_htrans( Ahb_0_htrans )
	,	.Ahb_0_hwbe( Ahb_0_hwbe )
	,	.Ahb_0_hwdata( Ahb_0_hwdata )
	,	.Ahb_0_hwrite( Ahb_0_hwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch10_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch6Resp001_Data
,	from_Switch6Resp001_Head
,	from_Switch6Resp001_Rdy
,	from_Switch6Resp001_Tail
,	from_Switch6Resp001_Vld
,	from_Switch8_Data
,	from_Switch8_Head
,	from_Switch8_Rdy
,	from_Switch8_Tail
,	from_Switch8_Vld
,	to_Switch30_Data
,	to_Switch30_Head
,	to_Switch30_Rdy
,	to_Switch30_Tail
,	to_Switch30_Vld
);
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	input  [109:0] from_Switch6Resp001_Data ;
	input          from_Switch6Resp001_Head ;
	output         from_Switch6Resp001_Rdy  ;
	input          from_Switch6Resp001_Tail ;
	input          from_Switch6Resp001_Vld  ;
	input  [109:0] from_Switch8_Data        ;
	input          from_Switch8_Head        ;
	output         from_Switch8_Rdy         ;
	input          from_Switch8_Tail        ;
	input          from_Switch8_Vld         ;
	output [109:0] to_Switch30_Data         ;
	output         to_Switch30_Head         ;
	input          to_Switch30_Rdy          ;
	output         to_Switch30_Tail         ;
	output         to_Switch30_Vld          ;
	wire [109:0] uuDtpRxNoPipe_Switch6Resp001_Tx_Data ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Head ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy  ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Tail ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch8_Tx_Data        ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Head        ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Tail        ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Vld         ;
	wire [109:0] uMux_Switch30_Rx_Data                ;
	wire         uMux_Switch30_Rx_Head                ;
	wire         uMux_Switch30_Rx_Rdy                 ;
	wire         uMux_Switch30_Rx_Tail                ;
	wire         uMux_Switch30_Rx_Vld                 ;
	wire         u_451d                               ;
	wire         u_4cf6                               ;
	wire         u_59fb                               ;
	wire         u_71a4                               ;
	wire         u_7781                               ;
	wire         u_822d                               ;
	wire         u_b792                               ;
	wire         u_bfe6                               ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch8(
		.Rx_Data( from_Switch8_Data )
	,	.Rx_Head( from_Switch8_Head )
	,	.Rx_Rdy( from_Switch8_Rdy )
	,	.Rx_Tail( from_Switch8_Tail )
	,	.Rx_Vld( from_Switch8_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_59fb )
	,	.Sys_Pwr_WakeUp( u_71a4 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch8_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch8_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch8_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch8_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch8_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch30(
		.Rx_Data( uMux_Switch30_Rx_Data )
	,	.Rx_Head( uMux_Switch30_Rx_Head )
	,	.Rx_Rdy( uMux_Switch30_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch30_Rx_Tail )
	,	.Rx_Vld( uMux_Switch30_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_822d )
	,	.Sys_Pwr_WakeUp( u_bfe6 )
	,	.Tx_Data( to_Switch30_Data )
	,	.Tx_Head( to_Switch30_Head )
	,	.Tx_Rdy( to_Switch30_Rdy )
	,	.Tx_Tail( to_Switch30_Tail )
	,	.Tx_Vld( to_Switch30_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch30(
		.Rx_0_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch8_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch8_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch8_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch8_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch8_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7781 )
	,	.Sys_Pwr_WakeUp( u_b792 )
	,	.Tx_Data( uMux_Switch30_Rx_Data )
	,	.Tx_Head( uMux_Switch30_Rx_Head )
	,	.Tx_Rdy( uMux_Switch30_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch30_Rx_Tail )
	,	.Tx_Vld( uMux_Switch30_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch6Resp001(
		.Rx_Data( from_Switch6Resp001_Data )
	,	.Rx_Head( from_Switch6Resp001_Head )
	,	.Rx_Rdy( from_Switch6Resp001_Rdy )
	,	.Rx_Tail( from_Switch6Resp001_Tail )
	,	.Rx_Vld( from_Switch6Resp001_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_451d )
	,	.Sys_Pwr_WakeUp( u_4cf6 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_451d & u_59fb & u_822d & u_7781;
	assign Sys_Pwr_WakeUp = u_4cf6 | u_71a4 | u_bfe6 | u_b792;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch11_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	from_Switch19_Data
,	from_Switch19_Head
,	from_Switch19_Rdy
,	from_Switch19_Tail
,	from_Switch19_Vld
,	to_SPI_mem_ahb_T_Data
,	to_SPI_mem_ahb_T_Head
,	to_SPI_mem_ahb_T_Rdy
,	to_SPI_mem_ahb_T_Tail
,	to_SPI_mem_ahb_T_Vld
);
	input          Sys_Clk               ;
	input          Sys_Clk_ClkS          ;
	input          Sys_Clk_En            ;
	input          Sys_Clk_EnS           ;
	input          Sys_Clk_RetRstN       ;
	input          Sys_Clk_RstN          ;
	input          Sys_Clk_Tm            ;
	output         Sys_Pwr_Idle          ;
	output         Sys_Pwr_WakeUp        ;
	output         from_Switch_En        ;
	input  [109:0] from_Switch_Trp_Data  ;
	input          from_Switch_Trp_Head  ;
	output         from_Switch_Trp_Rdy   ;
	input          from_Switch_Trp_Tail  ;
	input          from_Switch_Trp_Vld   ;
	input  [109:0] from_Switch19_Data    ;
	input          from_Switch19_Head    ;
	output         from_Switch19_Rdy     ;
	input          from_Switch19_Tail    ;
	input          from_Switch19_Vld     ;
	output [109:0] to_SPI_mem_ahb_T_Data ;
	output         to_SPI_mem_ahb_T_Head ;
	input          to_SPI_mem_ahb_T_Rdy  ;
	output         to_SPI_mem_ahb_T_Tail ;
	output         to_SPI_mem_ahb_T_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch19_Tx_Data                     ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Head                     ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Rdy                      ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Tail                     ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Vld                      ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                        ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_SPI_mem_ahb_T_Rx_Data                         ;
	wire         uMux_SPI_mem_ahb_T_Rx_Head                         ;
	wire         uMux_SPI_mem_ahb_T_Rx_Rdy                          ;
	wire         uMux_SPI_mem_ahb_T_Rx_Tail                         ;
	wire         uMux_SPI_mem_ahb_T_Rx_Vld                          ;
	wire         u_46aa                                             ;
	wire         u_6869                                             ;
	wire         u_75b8                                             ;
	wire         u_7ddd                                             ;
	wire         u_7fb5                                             ;
	wire         u_96e7                                             ;
	wire         u_9f4a                                             ;
	wire         u_a659                                             ;
	wire         u_a7ba                                             ;
	wire         u_af5e                                             ;
	wire         u_bbc9                                             ;
	wire         u_fd36                                             ;
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( u_fd36 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( u_75b8 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch19(
		.Rx_Data( from_Switch19_Data )
	,	.Rx_Head( from_Switch19_Head )
	,	.Rx_Rdy( from_Switch19_Rdy )
	,	.Rx_Tail( from_Switch19_Tail )
	,	.Rx_Vld( from_Switch19_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f4a )
	,	.Sys_Pwr_WakeUp( u_bbc9 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch19_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch19_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch19_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch19_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch19_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SPI_mem_ahb_T(
		.Rx_Data( uMux_SPI_mem_ahb_T_Rx_Data )
	,	.Rx_Head( uMux_SPI_mem_ahb_T_Rx_Head )
	,	.Rx_Rdy( uMux_SPI_mem_ahb_T_Rx_Rdy )
	,	.Rx_Tail( uMux_SPI_mem_ahb_T_Rx_Tail )
	,	.Rx_Vld( uMux_SPI_mem_ahb_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a7ba )
	,	.Sys_Pwr_WakeUp( u_a659 )
	,	.Tx_Data( to_SPI_mem_ahb_T_Data )
	,	.Tx_Head( to_SPI_mem_ahb_T_Head )
	,	.Tx_Rdy( to_SPI_mem_ahb_T_Rdy )
	,	.Tx_Tail( to_SPI_mem_ahb_T_Tail )
	,	.Tx_Vld( to_SPI_mem_ahb_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_SPI_mem_ahb_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch19_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch19_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch19_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch19_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch19_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_af5e )
	,	.Sys_Pwr_WakeUp( u_7fb5 )
	,	.Tx_Data( uMux_SPI_mem_ahb_T_Rx_Data )
	,	.Tx_Head( uMux_SPI_mem_ahb_T_Rx_Head )
	,	.Tx_Rdy( uMux_SPI_mem_ahb_T_Rx_Rdy )
	,	.Tx_Tail( uMux_SPI_mem_ahb_T_Rx_Tail )
	,	.Tx_Vld( uMux_SPI_mem_ahb_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( u_6869 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_46aa & u_9f4a & u_a7ba & u_7ddd & u_96e7 & u_af5e;
	assign Sys_Pwr_WakeUp = u_6869 | u_bbc9 | u_a659 | u_fd36 | u_75b8 | u_7fb5;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch12_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	from_Switch19_Data
,	from_Switch19_Head
,	from_Switch19_Rdy
,	from_Switch19_Tail
,	from_Switch19_Vld
,	to_FCB_apb_s0_T_Data
,	to_FCB_apb_s0_T_Head
,	to_FCB_apb_s0_T_Rdy
,	to_FCB_apb_s0_T_Tail
,	to_FCB_apb_s0_T_Vld
);
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	output         from_Switch_En       ;
	input  [109:0] from_Switch_Trp_Data ;
	input          from_Switch_Trp_Head ;
	output         from_Switch_Trp_Rdy  ;
	input          from_Switch_Trp_Tail ;
	input          from_Switch_Trp_Vld  ;
	input  [109:0] from_Switch19_Data   ;
	input          from_Switch19_Head   ;
	output         from_Switch19_Rdy    ;
	input          from_Switch19_Tail   ;
	input          from_Switch19_Vld    ;
	output [109:0] to_FCB_apb_s0_T_Data ;
	output         to_FCB_apb_s0_T_Head ;
	input          to_FCB_apb_s0_T_Rdy  ;
	output         to_FCB_apb_s0_T_Tail ;
	output         to_FCB_apb_s0_T_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch19_Tx_Data                     ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Head                     ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Rdy                      ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Tail                     ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Vld                      ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                        ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_FCB_apb_s0_T_Rx_Data                          ;
	wire         uMux_FCB_apb_s0_T_Rx_Head                          ;
	wire         uMux_FCB_apb_s0_T_Rx_Rdy                           ;
	wire         uMux_FCB_apb_s0_T_Rx_Tail                          ;
	wire         uMux_FCB_apb_s0_T_Rx_Vld                           ;
	wire         u_46aa                                             ;
	wire         u_4b48                                             ;
	wire         u_5057                                             ;
	wire         u_5d9f                                             ;
	wire         u_5f00                                             ;
	wire         u_6869                                             ;
	wire         u_75b8                                             ;
	wire         u_7ddd                                             ;
	wire         u_96e7                                             ;
	wire         u_9f4a                                             ;
	wire         u_bbc9                                             ;
	wire         u_fd36                                             ;
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( u_fd36 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( u_75b8 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch19(
		.Rx_Data( from_Switch19_Data )
	,	.Rx_Head( from_Switch19_Head )
	,	.Rx_Rdy( from_Switch19_Rdy )
	,	.Rx_Tail( from_Switch19_Tail )
	,	.Rx_Vld( from_Switch19_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f4a )
	,	.Sys_Pwr_WakeUp( u_bbc9 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch19_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch19_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch19_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch19_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch19_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_FCB_apb_s0_T(
		.Rx_Data( uMux_FCB_apb_s0_T_Rx_Data )
	,	.Rx_Head( uMux_FCB_apb_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_FCB_apb_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_FCB_apb_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_FCB_apb_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5f00 )
	,	.Sys_Pwr_WakeUp( u_5d9f )
	,	.Tx_Data( to_FCB_apb_s0_T_Data )
	,	.Tx_Head( to_FCB_apb_s0_T_Head )
	,	.Tx_Rdy( to_FCB_apb_s0_T_Rdy )
	,	.Tx_Tail( to_FCB_apb_s0_T_Tail )
	,	.Tx_Vld( to_FCB_apb_s0_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_FCB_apb_s0_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch19_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch19_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch19_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch19_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch19_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4b48 )
	,	.Sys_Pwr_WakeUp( u_5057 )
	,	.Tx_Data( uMux_FCB_apb_s0_T_Rx_Data )
	,	.Tx_Head( uMux_FCB_apb_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_FCB_apb_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_FCB_apb_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_FCB_apb_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( u_6869 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_46aa & u_9f4a & u_5f00 & u_7ddd & u_96e7 & u_4b48;
	assign Sys_Pwr_WakeUp = u_6869 | u_bbc9 | u_5d9f | u_fd36 | u_75b8 | u_5057;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch13Resp_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_sram_axi_s1_T_Data
,	from_sram_axi_s1_T_Head
,	from_sram_axi_s1_T_Rdy
,	from_sram_axi_s1_T_Tail
,	from_sram_axi_s1_T_Vld
,	to_Switch1Resp002_Data
,	to_Switch1Resp002_RdCnt
,	to_Switch1Resp002_RdPtr
,	to_Switch1Resp002_RxCtl_PwrOnRst
,	to_Switch1Resp002_RxCtl_PwrOnRstAck
,	to_Switch1Resp002_TxCtl_PwrOnRst
,	to_Switch1Resp002_TxCtl_PwrOnRstAck
,	to_Switch1Resp002_WrCnt
,	to_Switch2Resp001_En
,	to_Switch2Resp001_Trp_Data
,	to_Switch2Resp001_Trp_Head
,	to_Switch2Resp001_Trp_Rdy
,	to_Switch2Resp001_Trp_Tail
,	to_Switch2Resp001_Trp_Vld
,	to_Switch4Resp001_Data
,	to_Switch4Resp001_Head
,	to_Switch4Resp001_Rdy
,	to_Switch4Resp001_Tail
,	to_Switch4Resp001_Vld
,	to_Switch6Resp001_En
,	to_Switch6Resp001_Trp_Data
,	to_Switch6Resp001_Trp_Head
,	to_Switch6Resp001_Trp_Rdy
,	to_Switch6Resp001_Trp_Tail
,	to_Switch6Resp001_Trp_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [109:0] from_sram_axi_s1_T_Data             ;
	input          from_sram_axi_s1_T_Head             ;
	output         from_sram_axi_s1_T_Rdy              ;
	input          from_sram_axi_s1_T_Tail             ;
	input          from_sram_axi_s1_T_Vld              ;
	output [111:0] to_Switch1Resp002_Data              ;
	input  [2:0]   to_Switch1Resp002_RdCnt             ;
	input  [2:0]   to_Switch1Resp002_RdPtr             ;
	output         to_Switch1Resp002_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp002_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp002_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp002_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp002_WrCnt             ;
	input          to_Switch2Resp001_En                ;
	output [109:0] to_Switch2Resp001_Trp_Data          ;
	output         to_Switch2Resp001_Trp_Head          ;
	input          to_Switch2Resp001_Trp_Rdy           ;
	output         to_Switch2Resp001_Trp_Tail          ;
	output         to_Switch2Resp001_Trp_Vld           ;
	output [109:0] to_Switch4Resp001_Data              ;
	output         to_Switch4Resp001_Head              ;
	input          to_Switch4Resp001_Rdy               ;
	output         to_Switch4Resp001_Tail              ;
	output         to_Switch4Resp001_Vld               ;
	input          to_Switch6Resp001_En                ;
	output [109:0] to_Switch6Resp001_Trp_Data          ;
	output         to_Switch6Resp001_Trp_Head          ;
	input          to_Switch6Resp001_Trp_Rdy           ;
	output         to_Switch6Resp001_Trp_Tail          ;
	output         to_Switch6Resp001_Trp_Vld           ;
	wire [145:0] uuDtpRxNoPipe_sram_axi_s1_T_Tx_Data   ;
	wire         uuDtpRxNoPipe_sram_axi_s1_T_Tx_Head   ;
	wire         uuDtpRxNoPipe_sram_axi_s1_T_Tx_Rdy    ;
	wire         uuDtpRxNoPipe_sram_axi_s1_T_Tx_Tail   ;
	wire         uuDtpRxNoPipe_sram_axi_s1_T_Tx_Vld    ;
	wire [145:0] uuDtpTxNoPipe_Switch1Resp002_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch2Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch6Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Vld   ;
	wire [145:0] uDemux0_sram_axi_s1_T_Tx_Data         ;
	wire         uDemux0_sram_axi_s1_T_Tx_Head         ;
	wire         uDemux0_sram_axi_s1_T_Tx_Rdy          ;
	wire         uDemux0_sram_axi_s1_T_Tx_Tail         ;
	wire         uDemux0_sram_axi_s1_T_Tx_Vld          ;
	wire [145:0] uDemux1_sram_axi_s1_T_Tx_Data         ;
	wire         uDemux1_sram_axi_s1_T_Tx_Head         ;
	wire         uDemux1_sram_axi_s1_T_Tx_Rdy          ;
	wire         uDemux1_sram_axi_s1_T_Tx_Tail         ;
	wire         uDemux1_sram_axi_s1_T_Tx_Vld          ;
	wire [145:0] uDemux2_sram_axi_s1_T_Tx_Data         ;
	wire         uDemux2_sram_axi_s1_T_Tx_Head         ;
	wire         uDemux2_sram_axi_s1_T_Tx_Rdy          ;
	wire         uDemux2_sram_axi_s1_T_Tx_Tail         ;
	wire         uDemux2_sram_axi_s1_T_Tx_Vld          ;
	wire [145:0] uDemux3_sram_axi_s1_T_Tx_Data         ;
	wire         uDemux3_sram_axi_s1_T_Tx_Head         ;
	wire         uDemux3_sram_axi_s1_T_Tx_Rdy          ;
	wire         uDemux3_sram_axi_s1_T_Tx_Tail         ;
	wire         uDemux3_sram_axi_s1_T_Tx_Vld          ;
	wire [145:0] uDtpRxSerAdapt_sram_axi_s1_T_Tx_Data  ;
	wire         uDtpRxSerAdapt_sram_axi_s1_T_Tx_Head  ;
	wire         uDtpRxSerAdapt_sram_axi_s1_T_Tx_Rdy   ;
	wire         uDtpRxSerAdapt_sram_axi_s1_T_Tx_Tail  ;
	wire         uDtpRxSerAdapt_sram_axi_s1_T_Tx_Vld   ;
	wire [109:0] uDtpTxSerAdapt_Switch1Resp002_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch2Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch6Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Vld  ;
	wire         u_1f0f                                ;
	wire         u_25cd                                ;
	wire         u_3341                                ;
	wire         u_3c46                                ;
	wire         u_3c90                                ;
	wire         u_422                                 ;
	wire         u_4234                                ;
	wire         u_4c35                                ;
	wire         u_4c6                                 ;
	wire         u_64d                                 ;
	wire         u_72f1                                ;
	wire         u_76b1                                ;
	wire         u_8770                                ;
	wire         u_912f                                ;
	wire         u_9502                                ;
	wire         u_96f1                                ;
	wire         u_9770                                ;
	wire         u_9a11                                ;
	wire         u_9f7f                                ;
	wire         u_a12f                                ;
	wire         u_aaff                                ;
	wire         u_b020                                ;
	wire         u_b5de                                ;
	wire         u_cd6b                                ;
	wire         u_da0                                 ;
	wire         u_ead2                                ;
	wire         u_f822                                ;
	wire         u_f862                                ;
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_sram_axi_s1_T(
		.Rx_Data( from_sram_axi_s1_T_Data )
	,	.Rx_Head( from_sram_axi_s1_T_Head )
	,	.Rx_Rdy( from_sram_axi_s1_T_Rdy )
	,	.Rx_Tail( from_sram_axi_s1_T_Tail )
	,	.Rx_Vld( from_sram_axi_s1_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_76b1 )
	,	.Sys_Pwr_WakeUp( u_f862 )
	,	.Tx_Data( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch1Resp002_Async(
		.Int_Data( to_Switch1Resp002_Data )
	,	.Int_RdCnt( to_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp002_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c90 )
	,	.Sys_Pwr_WakeUp( u_1f0f )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch1Resp002(
		.Rx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a12f )
	,	.Sys_Pwr_WakeUp( u_9770 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch1Resp002(
		.Rx_Data( uDemux0_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uDemux0_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f1 )
	,	.Sys_Pwr_WakeUp( u_f822 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch2Resp001_En )
	,	.Int_Trp_Data( to_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch2Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ead2 )
	,	.Sys_Pwr_WakeUp( u_3341 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch2Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a11 )
	,	.Sys_Pwr_WakeUp( u_9502 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch2Resp001(
		.Rx_Data( uDemux1_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uDemux1_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f7f )
	,	.Sys_Pwr_WakeUp( u_b020 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch4Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_912f )
	,	.Sys_Pwr_WakeUp( u_8770 )
	,	.Tx_Data( to_Switch4Resp001_Data )
	,	.Tx_Head( to_Switch4Resp001_Head )
	,	.Tx_Rdy( to_Switch4Resp001_Rdy )
	,	.Tx_Tail( to_Switch4Resp001_Tail )
	,	.Tx_Vld( to_Switch4Resp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uDemux2_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uDemux2_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uDemux2_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uDemux2_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uDemux2_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( u_b5de )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch6Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch6Resp001_En )
	,	.Int_Trp_Data( to_Switch6Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch6Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch6Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch6Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch6Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c6 )
	,	.Sys_Pwr_WakeUp( u_64d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch6Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cd )
	,	.Sys_Pwr_WakeUp( u_3c46 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uDemux3_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uDemux3_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uDemux3_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uDemux3_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uDemux3_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_5ac81d86 Demux_sram_axi_s1_T(
		.Rx_Data( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_422 )
	,	.Sys_Pwr_WakeUp( u_96f1 )
	,	.Tx_0_Data( uDemux0_sram_axi_s1_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_sram_axi_s1_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_sram_axi_s1_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_sram_axi_s1_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_sram_axi_s1_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_sram_axi_s1_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_sram_axi_s1_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_sram_axi_s1_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_sram_axi_s1_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_sram_axi_s1_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_sram_axi_s1_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_sram_axi_s1_T_Tx_Vld )
	,	.Tx_3_Data( uDemux3_sram_axi_s1_T_Tx_Data )
	,	.Tx_3_Head( uDemux3_sram_axi_s1_T_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_sram_axi_s1_T_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_sram_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_sram_axi_s1_T(
		.Rx_Data( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aaff )
	,	.Sys_Pwr_WakeUp( u_da0 )
	,	.Tx_Data( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_sram_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_aaff
		&
		u_72f1
		&
		u_9f7f
		&
		u_4c35
		&
		u_cd6b
		&
		u_422
		&
		u_76b1
		&
		u_3c90
		&
		u_ead2
		&
		u_4c6
		&
		u_a12f
		&
		u_9a11
		&
		u_912f
		&	u_25cd;
	assign Sys_Pwr_WakeUp =
		u_da0
		|
		u_f822
		|
		u_b020
		|
		u_b5de
		|
		u_4234
		|
		u_96f1
		|
		u_f862
		|
		u_1f0f
		|
		u_3341
		|
		u_64d
		|
		u_9770
		|
		u_9502
		|
		u_8770
		|	u_3c46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch13_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch1_En
,	from_Switch1_Trp_Data
,	from_Switch1_Trp_Head
,	from_Switch1_Trp_Rdy
,	from_Switch1_Trp_Tail
,	from_Switch1_Trp_Vld
,	from_Switch2_Data
,	from_Switch2_RdCnt
,	from_Switch2_RdPtr
,	from_Switch2_RxCtl_PwrOnRst
,	from_Switch2_RxCtl_PwrOnRstAck
,	from_Switch2_TxCtl_PwrOnRst
,	from_Switch2_TxCtl_PwrOnRstAck
,	from_Switch2_WrCnt
,	from_Switch4_Data
,	from_Switch4_Head
,	from_Switch4_Rdy
,	from_Switch4_Tail
,	from_Switch4_Vld
,	from_Switch6_En
,	from_Switch6_Trp_Data
,	from_Switch6_Trp_Head
,	from_Switch6_Trp_Rdy
,	from_Switch6_Trp_Tail
,	from_Switch6_Trp_Vld
,	to_sram_axi_s1_T_Data
,	to_sram_axi_s1_T_Head
,	to_sram_axi_s1_T_Rdy
,	to_sram_axi_s1_T_Tail
,	to_sram_axi_s1_T_Vld
);
	input          Sys_Clk                        ;
	input          Sys_Clk_ClkS                   ;
	input          Sys_Clk_En                     ;
	input          Sys_Clk_EnS                    ;
	input          Sys_Clk_RetRstN                ;
	input          Sys_Clk_RstN                   ;
	input          Sys_Clk_Tm                     ;
	output         Sys_Pwr_Idle                   ;
	output         Sys_Pwr_WakeUp                 ;
	input          from_Switch1_En                ;
	input  [109:0] from_Switch1_Trp_Data          ;
	input          from_Switch1_Trp_Head          ;
	output         from_Switch1_Trp_Rdy           ;
	input          from_Switch1_Trp_Tail          ;
	input          from_Switch1_Trp_Vld           ;
	input  [111:0] from_Switch2_Data              ;
	output [2:0]   from_Switch2_RdCnt             ;
	output [2:0]   from_Switch2_RdPtr             ;
	input          from_Switch2_RxCtl_PwrOnRst    ;
	output         from_Switch2_RxCtl_PwrOnRstAck ;
	output         from_Switch2_TxCtl_PwrOnRst    ;
	input          from_Switch2_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch2_WrCnt             ;
	input  [109:0] from_Switch4_Data              ;
	input          from_Switch4_Head              ;
	output         from_Switch4_Rdy               ;
	input          from_Switch4_Tail              ;
	input          from_Switch4_Vld               ;
	input          from_Switch6_En                ;
	input  [109:0] from_Switch6_Trp_Data          ;
	input          from_Switch6_Trp_Head          ;
	output         from_Switch6_Trp_Rdy           ;
	input          from_Switch6_Trp_Tail          ;
	input          from_Switch6_Trp_Vld           ;
	output [109:0] to_sram_axi_s1_T_Data          ;
	output         to_sram_axi_s1_T_Head          ;
	input          to_sram_axi_s1_T_Rdy           ;
	output         to_sram_axi_s1_T_Tail          ;
	output         to_sram_axi_s1_T_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch1_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch2_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch4_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch6_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld                  ;
	wire [145:0] uuDtpTxNoPipe_sram_axi_s1_T_Tx_Data           ;
	wire         uuDtpTxNoPipe_sram_axi_s1_T_Tx_Head           ;
	wire         uuDtpTxNoPipe_sram_axi_s1_T_Tx_Rdy            ;
	wire         uuDtpTxNoPipe_sram_axi_s1_T_Tx_Tail           ;
	wire         uuDtpTxNoPipe_sram_axi_s1_T_Tx_Vld            ;
	wire [109:0] uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch2_Async_Tx_Data          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Head          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Rdy           ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Tail          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Vld           ;
	wire [109:0] uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch1_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch2_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch4_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch6_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Vld                 ;
	wire [145:0] uMux_sram_axi_s1_T_Rx_Data                    ;
	wire         uMux_sram_axi_s1_T_Rx_Head                    ;
	wire         uMux_sram_axi_s1_T_Rx_Rdy                     ;
	wire         uMux_sram_axi_s1_T_Rx_Tail                    ;
	wire         uMux_sram_axi_s1_T_Rx_Vld                     ;
	wire         u_16b1                                        ;
	wire         u_22db                                        ;
	wire         u_24e5                                        ;
	wire         u_2639                                        ;
	wire         u_305a                                        ;
	wire         u_380                                         ;
	wire         u_3a48                                        ;
	wire         u_4382                                        ;
	wire         u_4664                                        ;
	wire         u_4a5                                         ;
	wire         u_55f6                                        ;
	wire         u_653b                                        ;
	wire         u_6d2e                                        ;
	wire         u_796e                                        ;
	wire         u_881d                                        ;
	wire         u_88da                                        ;
	wire         u_8f28                                        ;
	wire         u_9157                                        ;
	wire         u_9862                                        ;
	wire         u_9a91                                        ;
	wire         u_a19c                                        ;
	wire         u_bdcd                                        ;
	wire         u_c81f                                        ;
	wire         u_cdb9                                        ;
	wire         u_d446                                        ;
	wire         u_d77                                         ;
	wire         u_dcc4                                        ;
	wire         u_fb03                                        ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( from_Switch1_En )
	,	.Int_Trp_Data( from_Switch1_Trp_Data )
	,	.Int_Trp_Head( from_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch1_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bdcd )
	,	.Sys_Pwr_WakeUp( u_d446 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch1(
		.Rx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_88da )
	,	.Sys_Pwr_WakeUp( u_2639 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch2_Async(
		.Int_Data( from_Switch2_Data )
	,	.Int_RdCnt( from_Switch2_RdCnt )
	,	.Int_RdPtr( from_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch2_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcc4 )
	,	.Sys_Pwr_WakeUp( u_22db )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch2(
		.Rx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fb03 )
	,	.Sys_Pwr_WakeUp( u_a19c )
	,	.Tx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch2(
		.Rx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_881d )
	,	.Sys_Pwr_WakeUp( u_55f6 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch4(
		.Rx_Data( from_Switch4_Data )
	,	.Rx_Head( from_Switch4_Head )
	,	.Rx_Rdy( from_Switch4_Rdy )
	,	.Rx_Tail( from_Switch4_Tail )
	,	.Rx_Vld( from_Switch4_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16b1 )
	,	.Sys_Pwr_WakeUp( u_9862 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch6_SubEdgesSlowRx(
		.Int_En( from_Switch6_En )
	,	.Int_Trp_Data( from_Switch6_Trp_Data )
	,	.Int_Trp_Head( from_Switch6_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch6_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch6_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch6_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_796e )
	,	.Sys_Pwr_WakeUp( u_4a5 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch6(
		.Rx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d77 )
	,	.Sys_Pwr_WakeUp( u_8f28 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch6(
		.Rx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_sram_axi_s1_T(
		.Rx_Data( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_653b )
	,	.Sys_Pwr_WakeUp( u_4664 )
	,	.Tx_Data( to_sram_axi_s1_T_Data )
	,	.Tx_Head( to_sram_axi_s1_T_Head )
	,	.Tx_Rdy( to_sram_axi_s1_T_Rdy )
	,	.Tx_Tail( to_sram_axi_s1_T_Tail )
	,	.Tx_Vld( to_sram_axi_s1_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_sram_axi_s1_T(
		.Rx_Data( uMux_sram_axi_s1_T_Rx_Data )
	,	.Rx_Head( uMux_sram_axi_s1_T_Rx_Head )
	,	.Rx_Rdy( uMux_sram_axi_s1_T_Rx_Rdy )
	,	.Rx_Tail( uMux_sram_axi_s1_T_Rx_Tail )
	,	.Rx_Vld( uMux_sram_axi_s1_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cdb9 )
	,	.Sys_Pwr_WakeUp( u_305a )
	,	.Tx_Data( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_sram_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_777d4a16 Mux_sram_axi_s1_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Rx_3_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_3_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_3_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_3_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_3_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_24e5 )
	,	.Sys_Pwr_WakeUp( u_6d2e )
	,	.Tx_Data( uMux_sram_axi_s1_T_Rx_Data )
	,	.Tx_Head( uMux_sram_axi_s1_T_Rx_Head )
	,	.Tx_Rdy( uMux_sram_axi_s1_T_Rx_Rdy )
	,	.Tx_Tail( uMux_sram_axi_s1_T_Rx_Tail )
	,	.Tx_Vld( uMux_sram_axi_s1_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch1(
		.Rx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_380 )
	,	.Sys_Pwr_WakeUp( u_c81f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_380
		&
		u_881d
		&
		u_9157
		&
		u_9a91
		&
		u_cdb9
		&
		u_bdcd
		&
		u_dcc4
		&
		u_796e
		&
		u_88da
		&
		u_fb03
		&
		u_16b1
		&
		u_d77
		&
		u_653b
		&	u_24e5;
	assign Sys_Pwr_WakeUp =
		u_c81f
		|
		u_55f6
		|
		u_3a48
		|
		u_4382
		|
		u_305a
		|
		u_d446
		|
		u_22db
		|
		u_4a5
		|
		u_2639
		|
		u_a19c
		|
		u_9862
		|
		u_8f28
		|
		u_4664
		|	u_6d2e;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch14Resp_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_sram_axi_s2_T_Data
,	from_sram_axi_s2_T_Head
,	from_sram_axi_s2_T_Rdy
,	from_sram_axi_s2_T_Tail
,	from_sram_axi_s2_T_Vld
,	to_Switch1Resp002_Data
,	to_Switch1Resp002_RdCnt
,	to_Switch1Resp002_RdPtr
,	to_Switch1Resp002_RxCtl_PwrOnRst
,	to_Switch1Resp002_RxCtl_PwrOnRstAck
,	to_Switch1Resp002_TxCtl_PwrOnRst
,	to_Switch1Resp002_TxCtl_PwrOnRstAck
,	to_Switch1Resp002_WrCnt
,	to_Switch2Resp001_En
,	to_Switch2Resp001_Trp_Data
,	to_Switch2Resp001_Trp_Head
,	to_Switch2Resp001_Trp_Rdy
,	to_Switch2Resp001_Trp_Tail
,	to_Switch2Resp001_Trp_Vld
,	to_Switch4Resp001_Data
,	to_Switch4Resp001_Head
,	to_Switch4Resp001_Rdy
,	to_Switch4Resp001_Tail
,	to_Switch4Resp001_Vld
,	to_Switch6Resp001_En
,	to_Switch6Resp001_Trp_Data
,	to_Switch6Resp001_Trp_Head
,	to_Switch6Resp001_Trp_Rdy
,	to_Switch6Resp001_Trp_Tail
,	to_Switch6Resp001_Trp_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [109:0] from_sram_axi_s2_T_Data             ;
	input          from_sram_axi_s2_T_Head             ;
	output         from_sram_axi_s2_T_Rdy              ;
	input          from_sram_axi_s2_T_Tail             ;
	input          from_sram_axi_s2_T_Vld              ;
	output [111:0] to_Switch1Resp002_Data              ;
	input  [2:0]   to_Switch1Resp002_RdCnt             ;
	input  [2:0]   to_Switch1Resp002_RdPtr             ;
	output         to_Switch1Resp002_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp002_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp002_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp002_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp002_WrCnt             ;
	input          to_Switch2Resp001_En                ;
	output [109:0] to_Switch2Resp001_Trp_Data          ;
	output         to_Switch2Resp001_Trp_Head          ;
	input          to_Switch2Resp001_Trp_Rdy           ;
	output         to_Switch2Resp001_Trp_Tail          ;
	output         to_Switch2Resp001_Trp_Vld           ;
	output [109:0] to_Switch4Resp001_Data              ;
	output         to_Switch4Resp001_Head              ;
	input          to_Switch4Resp001_Rdy               ;
	output         to_Switch4Resp001_Tail              ;
	output         to_Switch4Resp001_Vld               ;
	input          to_Switch6Resp001_En                ;
	output [109:0] to_Switch6Resp001_Trp_Data          ;
	output         to_Switch6Resp001_Trp_Head          ;
	input          to_Switch6Resp001_Trp_Rdy           ;
	output         to_Switch6Resp001_Trp_Tail          ;
	output         to_Switch6Resp001_Trp_Vld           ;
	wire [145:0] uuDtpRxNoPipe_sram_axi_s2_T_Tx_Data   ;
	wire         uuDtpRxNoPipe_sram_axi_s2_T_Tx_Head   ;
	wire         uuDtpRxNoPipe_sram_axi_s2_T_Tx_Rdy    ;
	wire         uuDtpRxNoPipe_sram_axi_s2_T_Tx_Tail   ;
	wire         uuDtpRxNoPipe_sram_axi_s2_T_Tx_Vld    ;
	wire [145:0] uuDtpTxNoPipe_Switch1Resp002_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch2Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch6Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Vld   ;
	wire [145:0] uDemux0_sram_axi_s2_T_Tx_Data         ;
	wire         uDemux0_sram_axi_s2_T_Tx_Head         ;
	wire         uDemux0_sram_axi_s2_T_Tx_Rdy          ;
	wire         uDemux0_sram_axi_s2_T_Tx_Tail         ;
	wire         uDemux0_sram_axi_s2_T_Tx_Vld          ;
	wire [145:0] uDemux1_sram_axi_s2_T_Tx_Data         ;
	wire         uDemux1_sram_axi_s2_T_Tx_Head         ;
	wire         uDemux1_sram_axi_s2_T_Tx_Rdy          ;
	wire         uDemux1_sram_axi_s2_T_Tx_Tail         ;
	wire         uDemux1_sram_axi_s2_T_Tx_Vld          ;
	wire [145:0] uDemux2_sram_axi_s2_T_Tx_Data         ;
	wire         uDemux2_sram_axi_s2_T_Tx_Head         ;
	wire         uDemux2_sram_axi_s2_T_Tx_Rdy          ;
	wire         uDemux2_sram_axi_s2_T_Tx_Tail         ;
	wire         uDemux2_sram_axi_s2_T_Tx_Vld          ;
	wire [145:0] uDemux3_sram_axi_s2_T_Tx_Data         ;
	wire         uDemux3_sram_axi_s2_T_Tx_Head         ;
	wire         uDemux3_sram_axi_s2_T_Tx_Rdy          ;
	wire         uDemux3_sram_axi_s2_T_Tx_Tail         ;
	wire         uDemux3_sram_axi_s2_T_Tx_Vld          ;
	wire [145:0] uDtpRxSerAdapt_sram_axi_s2_T_Tx_Data  ;
	wire         uDtpRxSerAdapt_sram_axi_s2_T_Tx_Head  ;
	wire         uDtpRxSerAdapt_sram_axi_s2_T_Tx_Rdy   ;
	wire         uDtpRxSerAdapt_sram_axi_s2_T_Tx_Tail  ;
	wire         uDtpRxSerAdapt_sram_axi_s2_T_Tx_Vld   ;
	wire [109:0] uDtpTxSerAdapt_Switch1Resp002_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch2Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch6Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Vld  ;
	wire         u_1bd0                                ;
	wire         u_1f0f                                ;
	wire         u_25cd                                ;
	wire         u_3341                                ;
	wire         u_3c46                                ;
	wire         u_3c90                                ;
	wire         u_4234                                ;
	wire         u_4c35                                ;
	wire         u_4c6                                 ;
	wire         u_4ccf                                ;
	wire         u_6449                                ;
	wire         u_64d                                 ;
	wire         u_657                                 ;
	wire         u_69ca                                ;
	wire         u_72f1                                ;
	wire         u_8770                                ;
	wire         u_912f                                ;
	wire         u_9502                                ;
	wire         u_9770                                ;
	wire         u_9a11                                ;
	wire         u_9f7f                                ;
	wire         u_a12f                                ;
	wire         u_b020                                ;
	wire         u_b5de                                ;
	wire         u_cd6b                                ;
	wire         u_e948                                ;
	wire         u_ead2                                ;
	wire         u_f822                                ;
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_sram_axi_s2_T(
		.Rx_Data( from_sram_axi_s2_T_Data )
	,	.Rx_Head( from_sram_axi_s2_T_Head )
	,	.Rx_Rdy( from_sram_axi_s2_T_Rdy )
	,	.Rx_Tail( from_sram_axi_s2_T_Tail )
	,	.Rx_Vld( from_sram_axi_s2_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1bd0 )
	,	.Sys_Pwr_WakeUp( u_4ccf )
	,	.Tx_Data( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch1Resp002_Async(
		.Int_Data( to_Switch1Resp002_Data )
	,	.Int_RdCnt( to_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp002_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c90 )
	,	.Sys_Pwr_WakeUp( u_1f0f )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch1Resp002(
		.Rx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a12f )
	,	.Sys_Pwr_WakeUp( u_9770 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch1Resp002(
		.Rx_Data( uDemux0_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uDemux0_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f1 )
	,	.Sys_Pwr_WakeUp( u_f822 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch2Resp001_En )
	,	.Int_Trp_Data( to_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch2Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ead2 )
	,	.Sys_Pwr_WakeUp( u_3341 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch2Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a11 )
	,	.Sys_Pwr_WakeUp( u_9502 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch2Resp001(
		.Rx_Data( uDemux1_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uDemux1_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f7f )
	,	.Sys_Pwr_WakeUp( u_b020 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch4Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_912f )
	,	.Sys_Pwr_WakeUp( u_8770 )
	,	.Tx_Data( to_Switch4Resp001_Data )
	,	.Tx_Head( to_Switch4Resp001_Head )
	,	.Tx_Rdy( to_Switch4Resp001_Rdy )
	,	.Tx_Tail( to_Switch4Resp001_Tail )
	,	.Tx_Vld( to_Switch4Resp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uDemux2_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uDemux2_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uDemux2_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uDemux2_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uDemux2_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( u_b5de )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch6Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch6Resp001_En )
	,	.Int_Trp_Data( to_Switch6Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch6Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch6Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch6Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch6Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c6 )
	,	.Sys_Pwr_WakeUp( u_64d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch6Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cd )
	,	.Sys_Pwr_WakeUp( u_3c46 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uDemux3_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uDemux3_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uDemux3_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uDemux3_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uDemux3_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_5ac81d86 Demux_sram_axi_s2_T(
		.Rx_Data( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_657 )
	,	.Sys_Pwr_WakeUp( u_e948 )
	,	.Tx_0_Data( uDemux0_sram_axi_s2_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_sram_axi_s2_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_sram_axi_s2_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_sram_axi_s2_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_sram_axi_s2_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_sram_axi_s2_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_sram_axi_s2_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_sram_axi_s2_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_sram_axi_s2_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_sram_axi_s2_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_sram_axi_s2_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_sram_axi_s2_T_Tx_Vld )
	,	.Tx_3_Data( uDemux3_sram_axi_s2_T_Tx_Data )
	,	.Tx_3_Head( uDemux3_sram_axi_s2_T_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_sram_axi_s2_T_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_sram_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_sram_axi_s2_T(
		.Rx_Data( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_69ca )
	,	.Sys_Pwr_WakeUp( u_6449 )
	,	.Tx_Data( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_sram_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_69ca
		&
		u_72f1
		&
		u_9f7f
		&
		u_4c35
		&
		u_cd6b
		&
		u_657
		&
		u_1bd0
		&
		u_3c90
		&
		u_ead2
		&
		u_4c6
		&
		u_a12f
		&
		u_9a11
		&
		u_912f
		&	u_25cd;
	assign Sys_Pwr_WakeUp =
		u_6449
		|
		u_f822
		|
		u_b020
		|
		u_b5de
		|
		u_4234
		|
		u_e948
		|
		u_4ccf
		|
		u_1f0f
		|
		u_3341
		|
		u_64d
		|
		u_9770
		|
		u_9502
		|
		u_8770
		|	u_3c46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch14_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch1_En
,	from_Switch1_Trp_Data
,	from_Switch1_Trp_Head
,	from_Switch1_Trp_Rdy
,	from_Switch1_Trp_Tail
,	from_Switch1_Trp_Vld
,	from_Switch2_Data
,	from_Switch2_RdCnt
,	from_Switch2_RdPtr
,	from_Switch2_RxCtl_PwrOnRst
,	from_Switch2_RxCtl_PwrOnRstAck
,	from_Switch2_TxCtl_PwrOnRst
,	from_Switch2_TxCtl_PwrOnRstAck
,	from_Switch2_WrCnt
,	from_Switch4_Data
,	from_Switch4_Head
,	from_Switch4_Rdy
,	from_Switch4_Tail
,	from_Switch4_Vld
,	from_Switch6_En
,	from_Switch6_Trp_Data
,	from_Switch6_Trp_Head
,	from_Switch6_Trp_Rdy
,	from_Switch6_Trp_Tail
,	from_Switch6_Trp_Vld
,	to_sram_axi_s2_T_Data
,	to_sram_axi_s2_T_Head
,	to_sram_axi_s2_T_Rdy
,	to_sram_axi_s2_T_Tail
,	to_sram_axi_s2_T_Vld
);
	input          Sys_Clk                        ;
	input          Sys_Clk_ClkS                   ;
	input          Sys_Clk_En                     ;
	input          Sys_Clk_EnS                    ;
	input          Sys_Clk_RetRstN                ;
	input          Sys_Clk_RstN                   ;
	input          Sys_Clk_Tm                     ;
	output         Sys_Pwr_Idle                   ;
	output         Sys_Pwr_WakeUp                 ;
	input          from_Switch1_En                ;
	input  [109:0] from_Switch1_Trp_Data          ;
	input          from_Switch1_Trp_Head          ;
	output         from_Switch1_Trp_Rdy           ;
	input          from_Switch1_Trp_Tail          ;
	input          from_Switch1_Trp_Vld           ;
	input  [111:0] from_Switch2_Data              ;
	output [2:0]   from_Switch2_RdCnt             ;
	output [2:0]   from_Switch2_RdPtr             ;
	input          from_Switch2_RxCtl_PwrOnRst    ;
	output         from_Switch2_RxCtl_PwrOnRstAck ;
	output         from_Switch2_TxCtl_PwrOnRst    ;
	input          from_Switch2_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch2_WrCnt             ;
	input  [109:0] from_Switch4_Data              ;
	input          from_Switch4_Head              ;
	output         from_Switch4_Rdy               ;
	input          from_Switch4_Tail              ;
	input          from_Switch4_Vld               ;
	input          from_Switch6_En                ;
	input  [109:0] from_Switch6_Trp_Data          ;
	input          from_Switch6_Trp_Head          ;
	output         from_Switch6_Trp_Rdy           ;
	input          from_Switch6_Trp_Tail          ;
	input          from_Switch6_Trp_Vld           ;
	output [109:0] to_sram_axi_s2_T_Data          ;
	output         to_sram_axi_s2_T_Head          ;
	input          to_sram_axi_s2_T_Rdy           ;
	output         to_sram_axi_s2_T_Tail          ;
	output         to_sram_axi_s2_T_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch1_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch2_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch4_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch6_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld                  ;
	wire [145:0] uuDtpTxNoPipe_sram_axi_s2_T_Tx_Data           ;
	wire         uuDtpTxNoPipe_sram_axi_s2_T_Tx_Head           ;
	wire         uuDtpTxNoPipe_sram_axi_s2_T_Tx_Rdy            ;
	wire         uuDtpTxNoPipe_sram_axi_s2_T_Tx_Tail           ;
	wire         uuDtpTxNoPipe_sram_axi_s2_T_Tx_Vld            ;
	wire [109:0] uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch2_Async_Tx_Data          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Head          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Rdy           ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Tail          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Vld           ;
	wire [109:0] uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch1_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch2_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch4_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch6_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Vld                 ;
	wire [145:0] uMux_sram_axi_s2_T_Rx_Data                    ;
	wire         uMux_sram_axi_s2_T_Rx_Head                    ;
	wire         uMux_sram_axi_s2_T_Rx_Rdy                     ;
	wire         uMux_sram_axi_s2_T_Rx_Tail                    ;
	wire         uMux_sram_axi_s2_T_Rx_Vld                     ;
	wire         u_1366                                        ;
	wire         u_16b1                                        ;
	wire         u_1c9c                                        ;
	wire         u_22db                                        ;
	wire         u_2639                                        ;
	wire         u_27ad                                        ;
	wire         u_380                                         ;
	wire         u_3a48                                        ;
	wire         u_3c03                                        ;
	wire         u_4382                                        ;
	wire         u_4a5                                         ;
	wire         u_4e88                                        ;
	wire         u_55f6                                        ;
	wire         u_796e                                        ;
	wire         u_881d                                        ;
	wire         u_88da                                        ;
	wire         u_8f28                                        ;
	wire         u_9157                                        ;
	wire         u_9862                                        ;
	wire         u_9a91                                        ;
	wire         u_a19c                                        ;
	wire         u_ba17                                        ;
	wire         u_bdcd                                        ;
	wire         u_c81f                                        ;
	wire         u_d446                                        ;
	wire         u_d77                                         ;
	wire         u_dcc4                                        ;
	wire         u_fb03                                        ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( from_Switch1_En )
	,	.Int_Trp_Data( from_Switch1_Trp_Data )
	,	.Int_Trp_Head( from_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch1_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bdcd )
	,	.Sys_Pwr_WakeUp( u_d446 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch1(
		.Rx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_88da )
	,	.Sys_Pwr_WakeUp( u_2639 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch2_Async(
		.Int_Data( from_Switch2_Data )
	,	.Int_RdCnt( from_Switch2_RdCnt )
	,	.Int_RdPtr( from_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch2_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcc4 )
	,	.Sys_Pwr_WakeUp( u_22db )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch2(
		.Rx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fb03 )
	,	.Sys_Pwr_WakeUp( u_a19c )
	,	.Tx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch2(
		.Rx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_881d )
	,	.Sys_Pwr_WakeUp( u_55f6 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch4(
		.Rx_Data( from_Switch4_Data )
	,	.Rx_Head( from_Switch4_Head )
	,	.Rx_Rdy( from_Switch4_Rdy )
	,	.Rx_Tail( from_Switch4_Tail )
	,	.Rx_Vld( from_Switch4_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16b1 )
	,	.Sys_Pwr_WakeUp( u_9862 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch6_SubEdgesSlowRx(
		.Int_En( from_Switch6_En )
	,	.Int_Trp_Data( from_Switch6_Trp_Data )
	,	.Int_Trp_Head( from_Switch6_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch6_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch6_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch6_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_796e )
	,	.Sys_Pwr_WakeUp( u_4a5 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch6(
		.Rx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d77 )
	,	.Sys_Pwr_WakeUp( u_8f28 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch6(
		.Rx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_sram_axi_s2_T(
		.Rx_Data( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1366 )
	,	.Sys_Pwr_WakeUp( u_27ad )
	,	.Tx_Data( to_sram_axi_s2_T_Data )
	,	.Tx_Head( to_sram_axi_s2_T_Head )
	,	.Tx_Rdy( to_sram_axi_s2_T_Rdy )
	,	.Tx_Tail( to_sram_axi_s2_T_Tail )
	,	.Tx_Vld( to_sram_axi_s2_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_sram_axi_s2_T(
		.Rx_Data( uMux_sram_axi_s2_T_Rx_Data )
	,	.Rx_Head( uMux_sram_axi_s2_T_Rx_Head )
	,	.Rx_Rdy( uMux_sram_axi_s2_T_Rx_Rdy )
	,	.Rx_Tail( uMux_sram_axi_s2_T_Rx_Tail )
	,	.Rx_Vld( uMux_sram_axi_s2_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4e88 )
	,	.Sys_Pwr_WakeUp( u_ba17 )
	,	.Tx_Data( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_sram_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_777d4a16 Mux_sram_axi_s2_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Rx_3_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_3_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_3_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_3_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_3_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1c9c )
	,	.Sys_Pwr_WakeUp( u_3c03 )
	,	.Tx_Data( uMux_sram_axi_s2_T_Rx_Data )
	,	.Tx_Head( uMux_sram_axi_s2_T_Rx_Head )
	,	.Tx_Rdy( uMux_sram_axi_s2_T_Rx_Rdy )
	,	.Tx_Tail( uMux_sram_axi_s2_T_Rx_Tail )
	,	.Tx_Vld( uMux_sram_axi_s2_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch1(
		.Rx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_380 )
	,	.Sys_Pwr_WakeUp( u_c81f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_380
		&
		u_881d
		&
		u_9157
		&
		u_9a91
		&
		u_4e88
		&
		u_bdcd
		&
		u_dcc4
		&
		u_796e
		&
		u_88da
		&
		u_fb03
		&
		u_16b1
		&
		u_d77
		&
		u_1366
		&	u_1c9c;
	assign Sys_Pwr_WakeUp =
		u_c81f
		|
		u_55f6
		|
		u_3a48
		|
		u_4382
		|
		u_ba17
		|
		u_d446
		|
		u_22db
		|
		u_4a5
		|
		u_2639
		|
		u_a19c
		|
		u_9862
		|
		u_8f28
		|
		u_27ad
		|	u_3c03;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch15Resp_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_fpga_ahb_s0_T_Data
,	from_fpga_ahb_s0_T_RdCnt
,	from_fpga_ahb_s0_T_RdPtr
,	from_fpga_ahb_s0_T_RxCtl_PwrOnRst
,	from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck
,	from_fpga_ahb_s0_T_TxCtl_PwrOnRst
,	from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck
,	from_fpga_ahb_s0_T_WrCnt
,	to_Switch4Resp001_Data
,	to_Switch4Resp001_RdCnt
,	to_Switch4Resp001_RdPtr
,	to_Switch4Resp001_RxCtl_PwrOnRst
,	to_Switch4Resp001_RxCtl_PwrOnRstAck
,	to_Switch4Resp001_TxCtl_PwrOnRst
,	to_Switch4Resp001_TxCtl_PwrOnRstAck
,	to_Switch4Resp001_WrCnt
,	to_Switch6Resp001_Data
,	to_Switch6Resp001_RdCnt
,	to_Switch6Resp001_RdPtr
,	to_Switch6Resp001_RxCtl_PwrOnRst
,	to_Switch6Resp001_RxCtl_PwrOnRstAck
,	to_Switch6Resp001_TxCtl_PwrOnRst
,	to_Switch6Resp001_TxCtl_PwrOnRstAck
,	to_Switch6Resp001_WrCnt
);
	input          Sys_Clk                              ;
	input          Sys_Clk_ClkS                         ;
	input          Sys_Clk_En                           ;
	input          Sys_Clk_EnS                          ;
	input          Sys_Clk_RetRstN                      ;
	input          Sys_Clk_RstN                         ;
	input          Sys_Clk_Tm                           ;
	output         Sys_Pwr_Idle                         ;
	output         Sys_Pwr_WakeUp                       ;
	input  [111:0] from_fpga_ahb_s0_T_Data              ;
	output [2:0]   from_fpga_ahb_s0_T_RdCnt             ;
	output [2:0]   from_fpga_ahb_s0_T_RdPtr             ;
	input          from_fpga_ahb_s0_T_RxCtl_PwrOnRst    ;
	output         from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck ;
	output         from_fpga_ahb_s0_T_TxCtl_PwrOnRst    ;
	input          from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_fpga_ahb_s0_T_WrCnt             ;
	output [147:0] to_Switch4Resp001_Data               ;
	input  [2:0]   to_Switch4Resp001_RdCnt              ;
	input  [2:0]   to_Switch4Resp001_RdPtr              ;
	output         to_Switch4Resp001_RxCtl_PwrOnRst     ;
	input          to_Switch4Resp001_RxCtl_PwrOnRstAck  ;
	input          to_Switch4Resp001_TxCtl_PwrOnRst     ;
	output         to_Switch4Resp001_TxCtl_PwrOnRstAck  ;
	output [2:0]   to_Switch4Resp001_WrCnt              ;
	output [111:0] to_Switch6Resp001_Data               ;
	input  [2:0]   to_Switch6Resp001_RdCnt              ;
	input  [2:0]   to_Switch6Resp001_RdPtr              ;
	output         to_Switch6Resp001_RxCtl_PwrOnRst     ;
	input          to_Switch6Resp001_RxCtl_PwrOnRstAck  ;
	input          to_Switch6Resp001_TxCtl_PwrOnRst     ;
	output         to_Switch6Resp001_TxCtl_PwrOnRstAck  ;
	output [2:0]   to_Switch6Resp001_WrCnt              ;
	wire [145:0] uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Data        ;
	wire         uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Head        ;
	wire         uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Tail        ;
	wire         uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Vld         ;
	wire [145:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data       ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head       ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy        ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail       ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld        ;
	wire [145:0] uuDtpTxNoPipe_Switch6Resp001_Tx_Data       ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Head       ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy        ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Tail       ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Vld        ;
	wire [145:0] uDemux0_fpga_ahb_s0_T_Tx_Data              ;
	wire         uDemux0_fpga_ahb_s0_T_Tx_Head              ;
	wire         uDemux0_fpga_ahb_s0_T_Tx_Rdy               ;
	wire         uDemux0_fpga_ahb_s0_T_Tx_Tail              ;
	wire         uDemux0_fpga_ahb_s0_T_Tx_Vld               ;
	wire [145:0] uDemux1_fpga_ahb_s0_T_Tx_Data              ;
	wire         uDemux1_fpga_ahb_s0_T_Tx_Head              ;
	wire         uDemux1_fpga_ahb_s0_T_Tx_Rdy               ;
	wire         uDemux1_fpga_ahb_s0_T_Tx_Tail              ;
	wire         uDemux1_fpga_ahb_s0_T_Tx_Vld               ;
	wire [109:0] uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Data       ;
	wire         uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Head       ;
	wire         uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Rdy        ;
	wire         uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Tail       ;
	wire         uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Vld        ;
	wire [109:0] uDtpTxSerAdapt_Switch6Resp001_Tx_Data      ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Head      ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy       ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Tail      ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Vld       ;
	wire         u_25cd                                     ;
	wire         u_2e24                                     ;
	wire         u_3c46                                     ;
	wire         u_4234                                     ;
	wire         u_4c35                                     ;
	wire         u_4f51                                     ;
	wire         u_5337                                     ;
	wire         u_69c2                                     ;
	wire         u_77ed                                     ;
	wire         u_9aad                                     ;
	wire         u_b5de                                     ;
	wire         u_c066                                     ;
	wire         u_ca26                                     ;
	wire         u_cd6b                                     ;
	wire         u_d551                                     ;
	wire         u_d868                                     ;
	wire         u_fbc2                                     ;
	wire         u_fe7b                                     ;
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_fpga_ahb_s0_T_Async(
		.Int_Data( from_fpga_ahb_s0_T_Data )
	,	.Int_RdCnt( from_fpga_ahb_s0_T_RdCnt )
	,	.Int_RdPtr( from_fpga_ahb_s0_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_fpga_ahb_s0_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_fpga_ahb_s0_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_fpga_ahb_s0_T_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9aad )
	,	.Sys_Pwr_WakeUp( u_c066 )
	,	.Tx_Data( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_fpga_ahb_s0_T(
		.Rx_Data( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fbc2 )
	,	.Sys_Pwr_WakeUp( u_4f51 )
	,	.Tx_Data( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_5de6eade DtpTxClkAdapt_Switch4Resp001_Async(
		.Int_Data( to_Switch4Resp001_Data )
	,	.Int_RdCnt( to_Switch4Resp001_RdCnt )
	,	.Int_RdPtr( to_Switch4Resp001_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch4Resp001_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch4Resp001_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch4Resp001_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch4Resp001_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch4Resp001_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2e24 )
	,	.Sys_Pwr_WakeUp( u_fe7b )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uDemux0_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uDemux0_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( u_b5de )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_fe76015c DtpTxClkAdapt_Switch6Resp001_Async(
		.Int_Data( to_Switch6Resp001_Data )
	,	.Int_RdCnt( to_Switch6Resp001_RdCnt )
	,	.Int_RdPtr( to_Switch6Resp001_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch6Resp001_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch6Resp001_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch6Resp001_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch6Resp001_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch6Resp001_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_69c2 )
	,	.Sys_Pwr_WakeUp( u_d551 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch6Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cd )
	,	.Sys_Pwr_WakeUp( u_3c46 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uDemux1_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uDemux1_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_5a8c5bd1 Demux_fpga_ahb_s0_T(
		.Rx_Data( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_77ed )
	,	.Sys_Pwr_WakeUp( u_ca26 )
	,	.Tx_0_Data( uDemux0_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_fpga_ahb_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_fpga_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_fpga_ahb_s0_T(
		.Rx_Data( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d868 )
	,	.Sys_Pwr_WakeUp( u_5337 )
	,	.Tx_Data( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_fpga_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_d868 & u_4c35 & u_cd6b & u_77ed & u_9aad & u_fbc2 & u_2e24 & u_69c2 & u_25cd;
	assign Sys_Pwr_WakeUp = u_5337 | u_b5de | u_4234 | u_ca26 | u_c066 | u_4f51 | u_fe7b | u_d551 | u_3c46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch15_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch4_Data
,	from_Switch4_RdCnt
,	from_Switch4_RdPtr
,	from_Switch4_RxCtl_PwrOnRst
,	from_Switch4_RxCtl_PwrOnRstAck
,	from_Switch4_TxCtl_PwrOnRst
,	from_Switch4_TxCtl_PwrOnRstAck
,	from_Switch4_WrCnt
,	from_Switch6_Data
,	from_Switch6_RdCnt
,	from_Switch6_RdPtr
,	from_Switch6_RxCtl_PwrOnRst
,	from_Switch6_RxCtl_PwrOnRstAck
,	from_Switch6_TxCtl_PwrOnRst
,	from_Switch6_TxCtl_PwrOnRstAck
,	from_Switch6_WrCnt
,	to_fpga_ahb_s0_T_Data
,	to_fpga_ahb_s0_T_RdCnt
,	to_fpga_ahb_s0_T_RdPtr
,	to_fpga_ahb_s0_T_RxCtl_PwrOnRst
,	to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck
,	to_fpga_ahb_s0_T_TxCtl_PwrOnRst
,	to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck
,	to_fpga_ahb_s0_T_WrCnt
);
	input          Sys_Clk                            ;
	input          Sys_Clk_ClkS                       ;
	input          Sys_Clk_En                         ;
	input          Sys_Clk_EnS                        ;
	input          Sys_Clk_RetRstN                    ;
	input          Sys_Clk_RstN                       ;
	input          Sys_Clk_Tm                         ;
	output         Sys_Pwr_Idle                       ;
	output         Sys_Pwr_WakeUp                     ;
	input  [147:0] from_Switch4_Data                  ;
	output [2:0]   from_Switch4_RdCnt                 ;
	output [2:0]   from_Switch4_RdPtr                 ;
	input          from_Switch4_RxCtl_PwrOnRst        ;
	output         from_Switch4_RxCtl_PwrOnRstAck     ;
	output         from_Switch4_TxCtl_PwrOnRst        ;
	input          from_Switch4_TxCtl_PwrOnRstAck     ;
	input  [2:0]   from_Switch4_WrCnt                 ;
	input  [111:0] from_Switch6_Data                  ;
	output [2:0]   from_Switch6_RdCnt                 ;
	output [2:0]   from_Switch6_RdPtr                 ;
	input          from_Switch6_RxCtl_PwrOnRst        ;
	output         from_Switch6_RxCtl_PwrOnRstAck     ;
	output         from_Switch6_TxCtl_PwrOnRst        ;
	input          from_Switch6_TxCtl_PwrOnRstAck     ;
	input  [2:0]   from_Switch6_WrCnt                 ;
	output [111:0] to_fpga_ahb_s0_T_Data              ;
	input  [2:0]   to_fpga_ahb_s0_T_RdCnt             ;
	input  [2:0]   to_fpga_ahb_s0_T_RdPtr             ;
	output         to_fpga_ahb_s0_T_RxCtl_PwrOnRst    ;
	input          to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck ;
	input          to_fpga_ahb_s0_T_TxCtl_PwrOnRst    ;
	output         to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck ;
	output [2:0]   to_fpga_ahb_s0_T_WrCnt             ;
	wire [145:0] uuDtpRxNoPipe_Switch4_Tx_Data        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld         ;
	wire [145:0] uuDtpRxNoPipe_Switch6_Tx_Data        ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head        ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail        ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld         ;
	wire [145:0] uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Data  ;
	wire         uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Head  ;
	wire         uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Tail  ;
	wire         uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Vld   ;
	wire [145:0] uDtpRxClkAdapt_Switch4_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch4_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch4_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch4_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch4_Async_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch6_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch6_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch6_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch6_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch6_Async_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch6_Tx_Data       ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Head       ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Rdy        ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Tail       ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Vld        ;
	wire [109:0] uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Data ;
	wire         uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Head ;
	wire         uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Tail ;
	wire         uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Vld  ;
	wire [145:0] uMux_fpga_ahb_s0_T_Rx_Data           ;
	wire         uMux_fpga_ahb_s0_T_Rx_Head           ;
	wire         uMux_fpga_ahb_s0_T_Rx_Rdy            ;
	wire         uMux_fpga_ahb_s0_T_Rx_Tail           ;
	wire         uMux_fpga_ahb_s0_T_Rx_Vld            ;
	wire         u_17a8                               ;
	wire         u_244d                               ;
	wire         u_2cf2                               ;
	wire         u_3a48                               ;
	wire         u_3ac6                               ;
	wire         u_4382                               ;
	wire         u_43f7                               ;
	wire         u_4e21                               ;
	wire         u_72f7                               ;
	wire         u_8f28                               ;
	wire         u_9157                               ;
	wire         u_9a91                               ;
	wire         u_a750                               ;
	wire         u_aa52                               ;
	wire         u_ca8                                ;
	wire         u_d0c1                               ;
	wire         u_d77                                ;
	wire         u_d84f                               ;
	rsnoc_z_H_R_T_Aca_U_Tu_5de6eade DtpRxClkAdapt_Switch4_Async(
		.Int_Data( from_Switch4_Data )
	,	.Int_RdCnt( from_Switch4_RdCnt )
	,	.Int_RdPtr( from_Switch4_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch4_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch4_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch4_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch4_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch4_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2cf2 )
	,	.Sys_Pwr_WakeUp( u_4e21 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch4_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch4_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch4_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch4_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch4_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_fe76015c DtpRxClkAdapt_Switch6_Async(
		.Int_Data( from_Switch6_Data )
	,	.Int_RdCnt( from_Switch6_RdCnt )
	,	.Int_RdPtr( from_Switch6_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch6_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch6_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch6_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch6_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch6_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a750 )
	,	.Sys_Pwr_WakeUp( u_d84f )
	,	.Tx_Data( uDtpRxClkAdapt_Switch6_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch6_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch6_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch6_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch6_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch6(
		.Rx_Data( uDtpRxClkAdapt_Switch6_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch6_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch6_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch6_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch6_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d77 )
	,	.Sys_Pwr_WakeUp( u_8f28 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch6(
		.Rx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_fpga_ahb_s0_T_Async(
		.Int_Data( to_fpga_ahb_s0_T_Data )
	,	.Int_RdCnt( to_fpga_ahb_s0_T_RdCnt )
	,	.Int_RdPtr( to_fpga_ahb_s0_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_fpga_ahb_s0_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_fpga_ahb_s0_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_fpga_ahb_s0_T_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f7 )
	,	.Sys_Pwr_WakeUp( u_ca8 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_fpga_ahb_s0_T(
		.Rx_Data( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_17a8 )
	,	.Sys_Pwr_WakeUp( u_43f7 )
	,	.Tx_Data( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_fpga_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_fpga_ahb_s0_T(
		.Rx_Data( uMux_fpga_ahb_s0_T_Rx_Data )
	,	.Rx_Head( uMux_fpga_ahb_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_fpga_ahb_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_fpga_ahb_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_fpga_ahb_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3ac6 )
	,	.Sys_Pwr_WakeUp( u_244d )
	,	.Tx_Data( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_fpga_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7796087f Mux_fpga_ahb_s0_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aa52 )
	,	.Sys_Pwr_WakeUp( u_d0c1 )
	,	.Tx_Data( uMux_fpga_ahb_s0_T_Rx_Data )
	,	.Tx_Head( uMux_fpga_ahb_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_fpga_ahb_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_fpga_ahb_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_fpga_ahb_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxClkAdapt_Switch4_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch4_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch4_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch4_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch4_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_9157 & u_9a91 & u_3ac6 & u_2cf2 & u_a750 & u_d77 & u_72f7 & u_17a8 & u_aa52;
	assign Sys_Pwr_WakeUp = u_3a48 | u_4382 | u_244d | u_4e21 | u_d84f | u_8f28 | u_ca8 | u_43f7 | u_d0c1;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch16Resp_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_ddr_axi_s3_T_Data
,	from_ddr_axi_s3_T_Head
,	from_ddr_axi_s3_T_Rdy
,	from_ddr_axi_s3_T_Tail
,	from_ddr_axi_s3_T_Vld
,	to_Switch2Resp001_En
,	to_Switch2Resp001_Trp_Data
,	to_Switch2Resp001_Trp_Head
,	to_Switch2Resp001_Trp_Rdy
,	to_Switch2Resp001_Trp_Tail
,	to_Switch2Resp001_Trp_Vld
,	to_Switch6Resp001_En
,	to_Switch6Resp001_Trp_Data
,	to_Switch6Resp001_Trp_Head
,	to_Switch6Resp001_Trp_Rdy
,	to_Switch6Resp001_Trp_Tail
,	to_Switch6Resp001_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input  [145:0] from_ddr_axi_s3_T_Data     ;
	input          from_ddr_axi_s3_T_Head     ;
	output         from_ddr_axi_s3_T_Rdy      ;
	input          from_ddr_axi_s3_T_Tail     ;
	input          from_ddr_axi_s3_T_Vld      ;
	input          to_Switch2Resp001_En       ;
	output [109:0] to_Switch2Resp001_Trp_Data ;
	output         to_Switch2Resp001_Trp_Head ;
	input          to_Switch2Resp001_Trp_Rdy  ;
	output         to_Switch2Resp001_Trp_Tail ;
	output         to_Switch2Resp001_Trp_Vld  ;
	input          to_Switch6Resp001_En       ;
	output [109:0] to_Switch6Resp001_Trp_Data ;
	output         to_Switch6Resp001_Trp_Head ;
	input          to_Switch6Resp001_Trp_Rdy  ;
	output         to_Switch6Resp001_Trp_Tail ;
	output         to_Switch6Resp001_Trp_Vld  ;
	wire [145:0] uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Data    ;
	wire         uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Head    ;
	wire         uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Rdy     ;
	wire         uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Tail    ;
	wire         uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Vld     ;
	wire [145:0] uuDtpTxNoPipe_Switch2Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch6Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Vld   ;
	wire [145:0] uDemux0_ddr_axi_s3_T_Tx_Data          ;
	wire         uDemux0_ddr_axi_s3_T_Tx_Head          ;
	wire         uDemux0_ddr_axi_s3_T_Tx_Rdy           ;
	wire         uDemux0_ddr_axi_s3_T_Tx_Tail          ;
	wire         uDemux0_ddr_axi_s3_T_Tx_Vld           ;
	wire [145:0] uDemux1_ddr_axi_s3_T_Tx_Data          ;
	wire         uDemux1_ddr_axi_s3_T_Tx_Head          ;
	wire         uDemux1_ddr_axi_s3_T_Tx_Rdy           ;
	wire         uDemux1_ddr_axi_s3_T_Tx_Tail          ;
	wire         uDemux1_ddr_axi_s3_T_Tx_Vld           ;
	wire [109:0] uDtpTxSerAdapt_Switch2Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch6Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Vld  ;
	wire         u_17dc                                ;
	wire         u_25cd                                ;
	wire         u_3341                                ;
	wire         u_3c46                                ;
	wire         u_4234                                ;
	wire         u_4c6                                 ;
	wire         u_64d                                 ;
	wire         u_6cdb                                ;
	wire         u_9502                                ;
	wire         u_9a11                                ;
	wire         u_9f7f                                ;
	wire         u_a7c3                                ;
	wire         u_b020                                ;
	wire         u_cd6b                                ;
	wire         u_ead2                                ;
	wire         u_ec4                                 ;
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch2Resp001_En )
	,	.Int_Trp_Data( to_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch2Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ead2 )
	,	.Sys_Pwr_WakeUp( u_3341 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch2Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a11 )
	,	.Sys_Pwr_WakeUp( u_9502 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch2Resp001(
		.Rx_Data( uDemux0_ddr_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDemux0_ddr_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_ddr_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_ddr_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_ddr_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f7f )
	,	.Sys_Pwr_WakeUp( u_b020 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch6Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch6Resp001_En )
	,	.Int_Trp_Data( to_Switch6Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch6Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch6Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch6Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch6Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c6 )
	,	.Sys_Pwr_WakeUp( u_64d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch6Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cd )
	,	.Sys_Pwr_WakeUp( u_3c46 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uDemux1_ddr_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDemux1_ddr_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_ddr_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_ddr_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_ddr_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_a7b7316f Demux_ddr_axi_s3_T(
		.Rx_Data( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_17dc )
	,	.Sys_Pwr_WakeUp( u_a7c3 )
	,	.Tx_0_Data( uDemux0_ddr_axi_s3_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_ddr_axi_s3_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_ddr_axi_s3_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_ddr_axi_s3_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_ddr_axi_s3_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_ddr_axi_s3_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_ddr_axi_s3_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_ddr_axi_s3_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_ddr_axi_s3_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_ddr_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_ddr_axi_s3_T(
		.Rx_Data( from_ddr_axi_s3_T_Data )
	,	.Rx_Head( from_ddr_axi_s3_T_Head )
	,	.Rx_Rdy( from_ddr_axi_s3_T_Rdy )
	,	.Rx_Tail( from_ddr_axi_s3_T_Tail )
	,	.Rx_Vld( from_ddr_axi_s3_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6cdb )
	,	.Sys_Pwr_WakeUp( u_ec4 )
	,	.Tx_Data( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_ddr_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_6cdb & u_9f7f & u_cd6b & u_17dc & u_ead2 & u_4c6 & u_9a11 & u_25cd;
	assign Sys_Pwr_WakeUp = u_ec4 | u_b020 | u_4234 | u_a7c3 | u_3341 | u_64d | u_9502 | u_3c46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch16_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch1_En
,	from_Switch1_Trp_Data
,	from_Switch1_Trp_Head
,	from_Switch1_Trp_Rdy
,	from_Switch1_Trp_Tail
,	from_Switch1_Trp_Vld
,	from_Switch6_En
,	from_Switch6_Trp_Data
,	from_Switch6_Trp_Head
,	from_Switch6_Trp_Rdy
,	from_Switch6_Trp_Tail
,	from_Switch6_Trp_Vld
,	to_ddr_axi_s3_T_Data
,	to_ddr_axi_s3_T_Head
,	to_ddr_axi_s3_T_Rdy
,	to_ddr_axi_s3_T_Tail
,	to_ddr_axi_s3_T_Vld
);
	input          Sys_Clk               ;
	input          Sys_Clk_ClkS          ;
	input          Sys_Clk_En            ;
	input          Sys_Clk_EnS           ;
	input          Sys_Clk_RetRstN       ;
	input          Sys_Clk_RstN          ;
	input          Sys_Clk_Tm            ;
	output         Sys_Pwr_Idle          ;
	output         Sys_Pwr_WakeUp        ;
	input          from_Switch1_En       ;
	input  [109:0] from_Switch1_Trp_Data ;
	input          from_Switch1_Trp_Head ;
	output         from_Switch1_Trp_Rdy  ;
	input          from_Switch1_Trp_Tail ;
	input          from_Switch1_Trp_Vld  ;
	input          from_Switch6_En       ;
	input  [109:0] from_Switch6_Trp_Data ;
	input          from_Switch6_Trp_Head ;
	output         from_Switch6_Trp_Rdy  ;
	input          from_Switch6_Trp_Tail ;
	input          from_Switch6_Trp_Vld  ;
	output [145:0] to_ddr_axi_s3_T_Data  ;
	output         to_ddr_axi_s3_T_Head  ;
	input          to_ddr_axi_s3_T_Rdy   ;
	output         to_ddr_axi_s3_T_Tail  ;
	output         to_ddr_axi_s3_T_Vld   ;
	wire [145:0] uuDtpRxNoPipe_Switch1_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch6_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld                  ;
	wire [109:0] uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch1_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch6_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Vld                 ;
	wire [145:0] uMux_ddr_axi_s3_T_Rx_Data                     ;
	wire         uMux_ddr_axi_s3_T_Rx_Head                     ;
	wire         uMux_ddr_axi_s3_T_Rx_Rdy                      ;
	wire         uMux_ddr_axi_s3_T_Rx_Tail                     ;
	wire         uMux_ddr_axi_s3_T_Rx_Vld                      ;
	wire         u_2639                                        ;
	wire         u_380                                         ;
	wire         u_4382                                        ;
	wire         u_45a6                                        ;
	wire         u_4a5                                         ;
	wire         u_796e                                        ;
	wire         u_7dd1                                        ;
	wire         u_88da                                        ;
	wire         u_8f28                                        ;
	wire         u_9a91                                        ;
	wire         u_b96d                                        ;
	wire         u_bdcd                                        ;
	wire         u_c81f                                        ;
	wire         u_d446                                        ;
	wire         u_d77                                         ;
	wire         u_f042                                        ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( from_Switch1_En )
	,	.Int_Trp_Data( from_Switch1_Trp_Data )
	,	.Int_Trp_Head( from_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch1_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bdcd )
	,	.Sys_Pwr_WakeUp( u_d446 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch1(
		.Rx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_88da )
	,	.Sys_Pwr_WakeUp( u_2639 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch6_SubEdgesSlowRx(
		.Int_En( from_Switch6_En )
	,	.Int_Trp_Data( from_Switch6_Trp_Data )
	,	.Int_Trp_Head( from_Switch6_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch6_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch6_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch6_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_796e )
	,	.Sys_Pwr_WakeUp( u_4a5 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch6(
		.Rx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d77 )
	,	.Sys_Pwr_WakeUp( u_8f28 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch6(
		.Rx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_ddr_axi_s3_T(
		.Rx_Data( uMux_ddr_axi_s3_T_Rx_Data )
	,	.Rx_Head( uMux_ddr_axi_s3_T_Rx_Head )
	,	.Rx_Rdy( uMux_ddr_axi_s3_T_Rx_Rdy )
	,	.Rx_Tail( uMux_ddr_axi_s3_T_Rx_Tail )
	,	.Rx_Vld( uMux_ddr_axi_s3_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b96d )
	,	.Sys_Pwr_WakeUp( u_45a6 )
	,	.Tx_Data( to_ddr_axi_s3_T_Data )
	,	.Tx_Head( to_ddr_axi_s3_T_Head )
	,	.Tx_Rdy( to_ddr_axi_s3_T_Rdy )
	,	.Tx_Tail( to_ddr_axi_s3_T_Tail )
	,	.Tx_Vld( to_ddr_axi_s3_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7796087f Mux_ddr_axi_s3_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7dd1 )
	,	.Sys_Pwr_WakeUp( u_f042 )
	,	.Tx_Data( uMux_ddr_axi_s3_T_Rx_Data )
	,	.Tx_Head( uMux_ddr_axi_s3_T_Rx_Head )
	,	.Tx_Rdy( uMux_ddr_axi_s3_T_Rx_Rdy )
	,	.Tx_Tail( uMux_ddr_axi_s3_T_Rx_Tail )
	,	.Tx_Vld( uMux_ddr_axi_s3_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch1(
		.Rx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_380 )
	,	.Sys_Pwr_WakeUp( u_c81f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_380 & u_9a91 & u_b96d & u_bdcd & u_796e & u_88da & u_d77 & u_7dd1;
	assign Sys_Pwr_WakeUp = u_c81f | u_4382 | u_45a6 | u_d446 | u_4a5 | u_2639 | u_8f28 | u_f042;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch17_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_SPI_mem_ahb_T_Data
,	from_SPI_mem_ahb_T_Head
,	from_SPI_mem_ahb_T_Rdy
,	from_SPI_mem_ahb_T_Tail
,	from_SPI_mem_ahb_T_Vld
,	to_Switch21_Data
,	to_Switch21_Head
,	to_Switch21_Rdy
,	to_Switch21_Tail
,	to_Switch21_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	input  [109:0] from_SPI_mem_ahb_T_Data   ;
	input          from_SPI_mem_ahb_T_Head   ;
	output         from_SPI_mem_ahb_T_Rdy    ;
	input          from_SPI_mem_ahb_T_Tail   ;
	input          from_SPI_mem_ahb_T_Vld    ;
	output [109:0] to_Switch21_Data          ;
	output         to_Switch21_Head          ;
	input          to_Switch21_Rdy           ;
	output         to_Switch21_Tail          ;
	output         to_Switch21_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Data                       ;
	wire         uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Head                       ;
	wire         uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [109:0] uDemux0_SPI_mem_ahb_T_Tx_Data                             ;
	wire         uDemux0_SPI_mem_ahb_T_Tx_Head                             ;
	wire         uDemux0_SPI_mem_ahb_T_Tx_Rdy                              ;
	wire         uDemux0_SPI_mem_ahb_T_Tx_Tail                             ;
	wire         uDemux0_SPI_mem_ahb_T_Tx_Vld                              ;
	wire [109:0] uDemux1_SPI_mem_ahb_T_Tx_Data                             ;
	wire         uDemux1_SPI_mem_ahb_T_Tx_Head                             ;
	wire         uDemux1_SPI_mem_ahb_T_Tx_Rdy                              ;
	wire         uDemux1_SPI_mem_ahb_T_Tx_Tail                             ;
	wire         uDemux1_SPI_mem_ahb_T_Tx_Vld                              ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire         u_1036                                                    ;
	wire         u_1c03                                                    ;
	wire         u_30bf                                                    ;
	wire         u_3edd                                                    ;
	wire         u_5fc6                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_a039                                                    ;
	wire         u_a7e0                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_dc24                                                    ;
	wire         u_eada                                                    ;
	wire         u_fc9c                                                    ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch21(
		.Rx_Data( uDemux0_SPI_mem_ahb_T_Tx_Data )
	,	.Rx_Head( uDemux0_SPI_mem_ahb_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_SPI_mem_ahb_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_SPI_mem_ahb_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_SPI_mem_ahb_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_30bf )
	,	.Sys_Pwr_WakeUp( u_a7e0 )
	,	.Tx_Data( to_Switch21_Data )
	,	.Tx_Head( to_Switch21_Head )
	,	.Tx_Rdy( to_Switch21_Rdy )
	,	.Tx_Tail( to_Switch21_Tail )
	,	.Tx_Vld( to_Switch21_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( u_dc24 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( u_5fc6 )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uDemux1_SPI_mem_ahb_T_Tx_Data )
	,	.Rx_Head( uDemux1_SPI_mem_ahb_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_SPI_mem_ahb_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_SPI_mem_ahb_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_SPI_mem_ahb_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( u_3edd )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_9676ab69 Demux_SPI_mem_ahb_T(
		.Rx_Data( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a039 )
	,	.Sys_Pwr_WakeUp( u_eada )
	,	.Tx_0_Data( uDemux0_SPI_mem_ahb_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_SPI_mem_ahb_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_SPI_mem_ahb_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_SPI_mem_ahb_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_SPI_mem_ahb_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_SPI_mem_ahb_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_SPI_mem_ahb_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_SPI_mem_ahb_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_SPI_mem_ahb_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_SPI_mem_ahb_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_SPI_mem_ahb_T(
		.Rx_Data( from_SPI_mem_ahb_T_Data )
	,	.Rx_Head( from_SPI_mem_ahb_T_Head )
	,	.Rx_Rdy( from_SPI_mem_ahb_T_Rdy )
	,	.Rx_Tail( from_SPI_mem_ahb_T_Tail )
	,	.Rx_Vld( from_SPI_mem_ahb_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fc9c )
	,	.Sys_Pwr_WakeUp( u_1c03 )
	,	.Tx_Data( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_SPI_mem_ahb_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_fc9c & u_30bf & u_1036 & u_a039 & u_ac7b & u_9b4d;
	assign Sys_Pwr_WakeUp = u_1c03 | u_a7e0 | u_3edd | u_eada | u_dc24 | u_5fc6;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch18_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_FCB_apb_s0_T_Data
,	from_FCB_apb_s0_T_Head
,	from_FCB_apb_s0_T_Rdy
,	from_FCB_apb_s0_T_Tail
,	from_FCB_apb_s0_T_Vld
,	to_Switch21_Data
,	to_Switch21_Head
,	to_Switch21_Rdy
,	to_Switch21_Tail
,	to_Switch21_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	input  [109:0] from_FCB_apb_s0_T_Data    ;
	input          from_FCB_apb_s0_T_Head    ;
	output         from_FCB_apb_s0_T_Rdy     ;
	input          from_FCB_apb_s0_T_Tail    ;
	input          from_FCB_apb_s0_T_Vld     ;
	output [109:0] to_Switch21_Data          ;
	output         to_Switch21_Head          ;
	input          to_Switch21_Rdy           ;
	output         to_Switch21_Tail          ;
	output         to_Switch21_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Data                        ;
	wire         uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Head                        ;
	wire         uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Rdy                         ;
	wire         uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Tail                        ;
	wire         uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Vld                         ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [109:0] uDemux0_FCB_apb_s0_T_Tx_Data                              ;
	wire         uDemux0_FCB_apb_s0_T_Tx_Head                              ;
	wire         uDemux0_FCB_apb_s0_T_Tx_Rdy                               ;
	wire         uDemux0_FCB_apb_s0_T_Tx_Tail                              ;
	wire         uDemux0_FCB_apb_s0_T_Tx_Vld                               ;
	wire [109:0] uDemux1_FCB_apb_s0_T_Tx_Data                              ;
	wire         uDemux1_FCB_apb_s0_T_Tx_Head                              ;
	wire         uDemux1_FCB_apb_s0_T_Tx_Rdy                               ;
	wire         uDemux1_FCB_apb_s0_T_Tx_Tail                              ;
	wire         uDemux1_FCB_apb_s0_T_Tx_Vld                               ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire         u_1036                                                    ;
	wire         u_30bf                                                    ;
	wire         u_3edd                                                    ;
	wire         u_5fc6                                                    ;
	wire         u_82d2                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_a7e0                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_c355                                                    ;
	wire         u_cb41                                                    ;
	wire         u_cbbe                                                    ;
	wire         u_dc24                                                    ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch21(
		.Rx_Data( uDemux0_FCB_apb_s0_T_Tx_Data )
	,	.Rx_Head( uDemux0_FCB_apb_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_FCB_apb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_FCB_apb_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_FCB_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_30bf )
	,	.Sys_Pwr_WakeUp( u_a7e0 )
	,	.Tx_Data( to_Switch21_Data )
	,	.Tx_Head( to_Switch21_Head )
	,	.Tx_Rdy( to_Switch21_Rdy )
	,	.Tx_Tail( to_Switch21_Tail )
	,	.Tx_Vld( to_Switch21_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( u_dc24 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( u_5fc6 )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uDemux1_FCB_apb_s0_T_Tx_Data )
	,	.Rx_Head( uDemux1_FCB_apb_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_FCB_apb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_FCB_apb_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_FCB_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( u_3edd )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_9676ab69 Demux_FCB_apb_s0_T(
		.Rx_Data( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cb41 )
	,	.Sys_Pwr_WakeUp( u_82d2 )
	,	.Tx_0_Data( uDemux0_FCB_apb_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_FCB_apb_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_FCB_apb_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_FCB_apb_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_FCB_apb_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_FCB_apb_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_FCB_apb_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_FCB_apb_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_FCB_apb_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_FCB_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_FCB_apb_s0_T(
		.Rx_Data( from_FCB_apb_s0_T_Data )
	,	.Rx_Head( from_FCB_apb_s0_T_Head )
	,	.Rx_Rdy( from_FCB_apb_s0_T_Rdy )
	,	.Rx_Tail( from_FCB_apb_s0_T_Tail )
	,	.Rx_Vld( from_FCB_apb_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cbbe )
	,	.Sys_Pwr_WakeUp( u_c355 )
	,	.Tx_Data( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_FCB_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_cbbe & u_30bf & u_1036 & u_cb41 & u_ac7b & u_9b4d;
	assign Sys_Pwr_WakeUp = u_c355 | u_a7e0 | u_3edd | u_82d2 | u_dc24 | u_5fc6;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch19_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_pufcc_axi_m0_I_Data
,	from_pufcc_axi_m0_I_Head
,	from_pufcc_axi_m0_I_Rdy
,	from_pufcc_axi_m0_I_Tail
,	from_pufcc_axi_m0_I_Vld
,	to_Switch1_En
,	to_Switch1_Trp_Data
,	to_Switch1_Trp_Head
,	to_Switch1_Trp_Rdy
,	to_Switch1_Trp_Tail
,	to_Switch1_Trp_Vld
,	to_Switch11_Data
,	to_Switch11_Head
,	to_Switch11_Rdy
,	to_Switch11_Tail
,	to_Switch11_Vld
,	to_Switch12_Data
,	to_Switch12_Head
,	to_Switch12_Rdy
,	to_Switch12_Tail
,	to_Switch12_Vld
);
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	input  [109:0] from_pufcc_axi_m0_I_Data ;
	input          from_pufcc_axi_m0_I_Head ;
	output         from_pufcc_axi_m0_I_Rdy  ;
	input          from_pufcc_axi_m0_I_Tail ;
	input          from_pufcc_axi_m0_I_Vld  ;
	output         to_Switch1_En            ;
	output [109:0] to_Switch1_Trp_Data      ;
	output         to_Switch1_Trp_Head      ;
	input          to_Switch1_Trp_Rdy       ;
	output         to_Switch1_Trp_Tail      ;
	output         to_Switch1_Trp_Vld       ;
	output [109:0] to_Switch11_Data         ;
	output         to_Switch11_Head         ;
	input          to_Switch11_Rdy          ;
	output         to_Switch11_Tail         ;
	output         to_Switch11_Vld          ;
	output [109:0] to_Switch12_Data         ;
	output         to_Switch12_Head         ;
	input          to_Switch12_Rdy          ;
	output         to_Switch12_Tail         ;
	output         to_Switch12_Vld          ;
	wire [109:0] uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Data                ;
	wire         uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Head                ;
	wire         uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Rdy                 ;
	wire         uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Tail                ;
	wire         uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Vld                 ;
	wire [109:0] uuDtpTxNoPipe_Switch1_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Vld                        ;
	wire [109:0] uDemux0_pufcc_axi_m0_I_Tx_Data                      ;
	wire         uDemux0_pufcc_axi_m0_I_Tx_Head                      ;
	wire         uDemux0_pufcc_axi_m0_I_Tx_Rdy                       ;
	wire         uDemux0_pufcc_axi_m0_I_Tx_Tail                      ;
	wire         uDemux0_pufcc_axi_m0_I_Tx_Vld                       ;
	wire [109:0] uDemux1_pufcc_axi_m0_I_Tx_Data                      ;
	wire         uDemux1_pufcc_axi_m0_I_Tx_Head                      ;
	wire         uDemux1_pufcc_axi_m0_I_Tx_Rdy                       ;
	wire         uDemux1_pufcc_axi_m0_I_Tx_Tail                      ;
	wire         uDemux1_pufcc_axi_m0_I_Tx_Vld                       ;
	wire [109:0] uDemux2_pufcc_axi_m0_I_Tx_Data                      ;
	wire         uDemux2_pufcc_axi_m0_I_Tx_Head                      ;
	wire         uDemux2_pufcc_axi_m0_I_Tx_Rdy                       ;
	wire         uDemux2_pufcc_axi_m0_I_Tx_Tail                      ;
	wire         uDemux2_pufcc_axi_m0_I_Tx_Vld                       ;
	wire [109:0] uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire         u_1477                                              ;
	wire         u_1d28                                              ;
	wire         u_5543                                              ;
	wire         u_62b2                                              ;
	wire         u_6cc5                                              ;
	wire         u_70cc                                              ;
	wire         u_9b77                                              ;
	wire         u_a1f5                                              ;
	wire         u_a24e                                              ;
	wire         u_bd1e                                              ;
	wire         u_bd3                                               ;
	wire         u_e75c                                              ;
	wire         u_e828                                              ;
	wire         u_fb61                                              ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch11(
		.Rx_Data( uDemux0_pufcc_axi_m0_I_Tx_Data )
	,	.Rx_Head( uDemux0_pufcc_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uDemux0_pufcc_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uDemux0_pufcc_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uDemux0_pufcc_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e828 )
	,	.Sys_Pwr_WakeUp( u_1477 )
	,	.Tx_Data( to_Switch11_Data )
	,	.Tx_Head( to_Switch11_Head )
	,	.Tx_Rdy( to_Switch11_Rdy )
	,	.Tx_Tail( to_Switch11_Tail )
	,	.Tx_Vld( to_Switch11_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch12(
		.Rx_Data( uDemux1_pufcc_axi_m0_I_Tx_Data )
	,	.Rx_Head( uDemux1_pufcc_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uDemux1_pufcc_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uDemux1_pufcc_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uDemux1_pufcc_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6cc5 )
	,	.Sys_Pwr_WakeUp( u_a24e )
	,	.Tx_Data( to_Switch12_Data )
	,	.Tx_Head( to_Switch12_Head )
	,	.Tx_Rdy( to_Switch12_Rdy )
	,	.Tx_Tail( to_Switch12_Tail )
	,	.Tx_Vld( to_Switch12_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( to_Switch1_En )
	,	.Int_Trp_Data( to_Switch1_Trp_Data )
	,	.Int_Trp_Head( to_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch1_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b77 )
	,	.Sys_Pwr_WakeUp( u_1d28 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch1_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch1_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a1f5 )
	,	.Sys_Pwr_WakeUp( u_bd1e )
	,	.Tx_Data( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch1(
		.Rx_Data( uDemux2_pufcc_axi_m0_I_Tx_Data )
	,	.Rx_Head( uDemux2_pufcc_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uDemux2_pufcc_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uDemux2_pufcc_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uDemux2_pufcc_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_62b2 )
	,	.Sys_Pwr_WakeUp( u_fb61 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_34441f3d Demux_pufcc_axi_m0_I(
		.Rx_Data( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5543 )
	,	.Sys_Pwr_WakeUp( u_e75c )
	,	.Tx_0_Data( uDemux0_pufcc_axi_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_pufcc_axi_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_pufcc_axi_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_pufcc_axi_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_pufcc_axi_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_pufcc_axi_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_pufcc_axi_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_pufcc_axi_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_pufcc_axi_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_pufcc_axi_m0_I_Tx_Vld )
	,	.Tx_2_Data( uDemux2_pufcc_axi_m0_I_Tx_Data )
	,	.Tx_2_Head( uDemux2_pufcc_axi_m0_I_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_pufcc_axi_m0_I_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_pufcc_axi_m0_I_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_pufcc_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_pufcc_axi_m0_I(
		.Rx_Data( from_pufcc_axi_m0_I_Data )
	,	.Rx_Head( from_pufcc_axi_m0_I_Head )
	,	.Rx_Rdy( from_pufcc_axi_m0_I_Rdy )
	,	.Rx_Tail( from_pufcc_axi_m0_I_Tail )
	,	.Rx_Vld( from_pufcc_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70cc )
	,	.Sys_Pwr_WakeUp( u_bd3 )
	,	.Tx_Data( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_pufcc_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_70cc & u_62b2 & u_e828 & u_6cc5 & u_5543 & u_9b77 & u_a1f5;
	assign Sys_Pwr_WakeUp = u_bd3 | u_fb61 | u_1477 | u_a24e | u_e75c | u_1d28 | u_bd1e;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch1Resp002_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch13Resp_Data
,	from_Switch13Resp_RdCnt
,	from_Switch13Resp_RdPtr
,	from_Switch13Resp_RxCtl_PwrOnRst
,	from_Switch13Resp_RxCtl_PwrOnRstAck
,	from_Switch13Resp_TxCtl_PwrOnRst
,	from_Switch13Resp_TxCtl_PwrOnRstAck
,	from_Switch13Resp_WrCnt
,	from_Switch14Resp_Data
,	from_Switch14Resp_RdCnt
,	from_Switch14Resp_RdPtr
,	from_Switch14Resp_RxCtl_PwrOnRst
,	from_Switch14Resp_RxCtl_PwrOnRstAck
,	from_Switch14Resp_TxCtl_PwrOnRst
,	from_Switch14Resp_TxCtl_PwrOnRstAck
,	from_Switch14Resp_WrCnt
,	from_Switch20Resp_Data
,	from_Switch20Resp_RdCnt
,	from_Switch20Resp_RdPtr
,	from_Switch20Resp_RxCtl_PwrOnRst
,	from_Switch20Resp_RxCtl_PwrOnRstAck
,	from_Switch20Resp_TxCtl_PwrOnRst
,	from_Switch20Resp_TxCtl_PwrOnRstAck
,	from_Switch20Resp_WrCnt
,	from_Switch23Resp_Data
,	from_Switch23Resp_RdCnt
,	from_Switch23Resp_RdPtr
,	from_Switch23Resp_RxCtl_PwrOnRst
,	from_Switch23Resp_RxCtl_PwrOnRstAck
,	from_Switch23Resp_TxCtl_PwrOnRst
,	from_Switch23Resp_TxCtl_PwrOnRstAck
,	from_Switch23Resp_WrCnt
,	from_SwitchResp001_Data
,	from_SwitchResp001_RdCnt
,	from_SwitchResp001_RdPtr
,	from_SwitchResp001_RxCtl_PwrOnRst
,	from_SwitchResp001_RxCtl_PwrOnRstAck
,	from_SwitchResp001_TxCtl_PwrOnRst
,	from_SwitchResp001_TxCtl_PwrOnRstAck
,	from_SwitchResp001_WrCnt
,	from_ddr_axi_s2_T_Data
,	from_ddr_axi_s2_T_RdCnt
,	from_ddr_axi_s2_T_RdPtr
,	from_ddr_axi_s2_T_RxCtl_PwrOnRst
,	from_ddr_axi_s2_T_RxCtl_PwrOnRstAck
,	from_ddr_axi_s2_T_TxCtl_PwrOnRst
,	from_ddr_axi_s2_T_TxCtl_PwrOnRstAck
,	from_ddr_axi_s2_T_WrCnt
,	to_fpga_axi_m1_I_Data
,	to_fpga_axi_m1_I_RdCnt
,	to_fpga_axi_m1_I_RdPtr
,	to_fpga_axi_m1_I_RxCtl_PwrOnRst
,	to_fpga_axi_m1_I_RxCtl_PwrOnRstAck
,	to_fpga_axi_m1_I_TxCtl_PwrOnRst
,	to_fpga_axi_m1_I_TxCtl_PwrOnRstAck
,	to_fpga_axi_m1_I_WrCnt
);
	input          Sys_Clk                              ;
	input          Sys_Clk_ClkS                         ;
	input          Sys_Clk_En                           ;
	input          Sys_Clk_EnS                          ;
	input          Sys_Clk_RetRstN                      ;
	input          Sys_Clk_RstN                         ;
	input          Sys_Clk_Tm                           ;
	output         Sys_Pwr_Idle                         ;
	output         Sys_Pwr_WakeUp                       ;
	input  [111:0] from_Switch13Resp_Data               ;
	output [2:0]   from_Switch13Resp_RdCnt              ;
	output [2:0]   from_Switch13Resp_RdPtr              ;
	input          from_Switch13Resp_RxCtl_PwrOnRst     ;
	output         from_Switch13Resp_RxCtl_PwrOnRstAck  ;
	output         from_Switch13Resp_TxCtl_PwrOnRst     ;
	input          from_Switch13Resp_TxCtl_PwrOnRstAck  ;
	input  [2:0]   from_Switch13Resp_WrCnt              ;
	input  [111:0] from_Switch14Resp_Data               ;
	output [2:0]   from_Switch14Resp_RdCnt              ;
	output [2:0]   from_Switch14Resp_RdPtr              ;
	input          from_Switch14Resp_RxCtl_PwrOnRst     ;
	output         from_Switch14Resp_RxCtl_PwrOnRstAck  ;
	output         from_Switch14Resp_TxCtl_PwrOnRst     ;
	input          from_Switch14Resp_TxCtl_PwrOnRstAck  ;
	input  [2:0]   from_Switch14Resp_WrCnt              ;
	input  [111:0] from_Switch20Resp_Data               ;
	output [2:0]   from_Switch20Resp_RdCnt              ;
	output [2:0]   from_Switch20Resp_RdPtr              ;
	input          from_Switch20Resp_RxCtl_PwrOnRst     ;
	output         from_Switch20Resp_RxCtl_PwrOnRstAck  ;
	output         from_Switch20Resp_TxCtl_PwrOnRst     ;
	input          from_Switch20Resp_TxCtl_PwrOnRstAck  ;
	input  [2:0]   from_Switch20Resp_WrCnt              ;
	input  [111:0] from_Switch23Resp_Data               ;
	output [2:0]   from_Switch23Resp_RdCnt              ;
	output [2:0]   from_Switch23Resp_RdPtr              ;
	input          from_Switch23Resp_RxCtl_PwrOnRst     ;
	output         from_Switch23Resp_RxCtl_PwrOnRstAck  ;
	output         from_Switch23Resp_TxCtl_PwrOnRst     ;
	input          from_Switch23Resp_TxCtl_PwrOnRstAck  ;
	input  [2:0]   from_Switch23Resp_WrCnt              ;
	input  [111:0] from_SwitchResp001_Data              ;
	output [2:0]   from_SwitchResp001_RdCnt             ;
	output [2:0]   from_SwitchResp001_RdPtr             ;
	input          from_SwitchResp001_RxCtl_PwrOnRst    ;
	output         from_SwitchResp001_RxCtl_PwrOnRstAck ;
	output         from_SwitchResp001_TxCtl_PwrOnRst    ;
	input          from_SwitchResp001_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_SwitchResp001_WrCnt             ;
	input  [111:0] from_ddr_axi_s2_T_Data               ;
	output [2:0]   from_ddr_axi_s2_T_RdCnt              ;
	output [2:0]   from_ddr_axi_s2_T_RdPtr              ;
	input          from_ddr_axi_s2_T_RxCtl_PwrOnRst     ;
	output         from_ddr_axi_s2_T_RxCtl_PwrOnRstAck  ;
	output         from_ddr_axi_s2_T_TxCtl_PwrOnRst     ;
	input          from_ddr_axi_s2_T_TxCtl_PwrOnRstAck  ;
	input  [2:0]   from_ddr_axi_s2_T_WrCnt              ;
	output [111:0] to_fpga_axi_m1_I_Data                ;
	input  [2:0]   to_fpga_axi_m1_I_RdCnt               ;
	input  [2:0]   to_fpga_axi_m1_I_RdPtr               ;
	output         to_fpga_axi_m1_I_RxCtl_PwrOnRst      ;
	input          to_fpga_axi_m1_I_RxCtl_PwrOnRstAck   ;
	input          to_fpga_axi_m1_I_TxCtl_PwrOnRst      ;
	output         to_fpga_axi_m1_I_TxCtl_PwrOnRstAck   ;
	output [2:0]   to_fpga_axi_m1_I_WrCnt               ;
	wire [109:0] uuDtpRxNoPipe_Switch13Resp_Tx_Data         ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Head         ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Rdy          ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Tail         ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Vld          ;
	wire [109:0] uuDtpRxNoPipe_Switch14Resp_Tx_Data         ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Head         ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Rdy          ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Tail         ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Vld          ;
	wire [109:0] uuDtpRxNoPipe_Switch20Resp_Tx_Data         ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Head         ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Rdy          ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Tail         ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Vld          ;
	wire [109:0] uuDtpRxNoPipe_Switch23Resp_Tx_Data         ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Head         ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Rdy          ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Tail         ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Vld          ;
	wire [109:0] uuDtpRxNoPipe_SwitchResp001_Tx_Data        ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Head        ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Tail        ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Vld         ;
	wire [109:0] uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Data         ;
	wire         uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Head         ;
	wire         uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Rdy          ;
	wire         uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Tail         ;
	wire         uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Vld          ;
	wire [109:0] uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Data        ;
	wire         uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Head        ;
	wire         uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Rdy         ;
	wire         uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Tail        ;
	wire         uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch13Resp_Async_Tx_Data  ;
	wire         uDtpRxClkAdapt_Switch13Resp_Async_Tx_Head  ;
	wire         uDtpRxClkAdapt_Switch13Resp_Async_Tx_Rdy   ;
	wire         uDtpRxClkAdapt_Switch13Resp_Async_Tx_Tail  ;
	wire         uDtpRxClkAdapt_Switch13Resp_Async_Tx_Vld   ;
	wire [109:0] uDtpRxClkAdapt_Switch14Resp_Async_Tx_Data  ;
	wire         uDtpRxClkAdapt_Switch14Resp_Async_Tx_Head  ;
	wire         uDtpRxClkAdapt_Switch14Resp_Async_Tx_Rdy   ;
	wire         uDtpRxClkAdapt_Switch14Resp_Async_Tx_Tail  ;
	wire         uDtpRxClkAdapt_Switch14Resp_Async_Tx_Vld   ;
	wire [109:0] uDtpRxClkAdapt_Switch20Resp_Async_Tx_Data  ;
	wire         uDtpRxClkAdapt_Switch20Resp_Async_Tx_Head  ;
	wire         uDtpRxClkAdapt_Switch20Resp_Async_Tx_Rdy   ;
	wire         uDtpRxClkAdapt_Switch20Resp_Async_Tx_Tail  ;
	wire         uDtpRxClkAdapt_Switch20Resp_Async_Tx_Vld   ;
	wire [109:0] uDtpRxClkAdapt_Switch23Resp_Async_Tx_Data  ;
	wire         uDtpRxClkAdapt_Switch23Resp_Async_Tx_Head  ;
	wire         uDtpRxClkAdapt_Switch23Resp_Async_Tx_Rdy   ;
	wire         uDtpRxClkAdapt_Switch23Resp_Async_Tx_Tail  ;
	wire         uDtpRxClkAdapt_Switch23Resp_Async_Tx_Vld   ;
	wire [109:0] uDtpRxClkAdapt_SwitchResp001_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_SwitchResp001_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_SwitchResp001_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_SwitchResp001_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_SwitchResp001_Async_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Data  ;
	wire         uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Head  ;
	wire         uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Rdy   ;
	wire         uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Tail  ;
	wire         uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Vld   ;
	wire [109:0] uMux_fpga_axi_m1_I_Rx_Data                 ;
	wire         uMux_fpga_axi_m1_I_Rx_Head                 ;
	wire         uMux_fpga_axi_m1_I_Rx_Rdy                  ;
	wire         uMux_fpga_axi_m1_I_Rx_Tail                 ;
	wire         uMux_fpga_axi_m1_I_Rx_Vld                  ;
	wire         u_2b22                                     ;
	wire         u_2bbb                                     ;
	wire         u_2bbf                                     ;
	wire         u_430f                                     ;
	wire         u_47d5                                     ;
	wire         u_4890                                     ;
	wire         u_49bf                                     ;
	wire         u_4f46                                     ;
	wire         u_5be0                                     ;
	wire         u_6536                                     ;
	wire         u_72cd                                     ;
	wire         u_7709                                     ;
	wire         u_8a3e                                     ;
	wire         u_8cbb                                     ;
	wire         u_8fe4                                     ;
	wire         u_911c                                     ;
	wire         u_917c                                     ;
	wire         u_be36                                     ;
	wire         u_ce4                                      ;
	wire         u_d31d                                     ;
	wire         u_daf6                                     ;
	wire         u_dce0                                     ;
	wire         u_dff1                                     ;
	wire         u_e2e0                                     ;
	wire         u_e5dd                                     ;
	wire         u_ea83                                     ;
	wire         u_ecdd                                     ;
	wire         u_f40a                                     ;
	wire         u_fa23                                     ;
	wire         u_fcbf                                     ;
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch13Resp_Async(
		.Int_Data( from_Switch13Resp_Data )
	,	.Int_RdCnt( from_Switch13Resp_RdCnt )
	,	.Int_RdPtr( from_Switch13Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch13Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch13Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch13Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch13Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch13Resp_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8cbb )
	,	.Sys_Pwr_WakeUp( u_8fe4 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch14Resp_Async(
		.Int_Data( from_Switch14Resp_Data )
	,	.Int_RdCnt( from_Switch14Resp_RdCnt )
	,	.Int_RdPtr( from_Switch14Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch14Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch14Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch14Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch14Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch14Resp_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f40a )
	,	.Sys_Pwr_WakeUp( u_7709 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch14Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch14Resp_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2bbb )
	,	.Sys_Pwr_WakeUp( u_ce4 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch20Resp_Async(
		.Int_Data( from_Switch20Resp_Data )
	,	.Int_RdCnt( from_Switch20Resp_RdCnt )
	,	.Int_RdPtr( from_Switch20Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch20Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch20Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch20Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch20Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch20Resp_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ecdd )
	,	.Sys_Pwr_WakeUp( u_be36 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch20Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch20Resp_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4890 )
	,	.Sys_Pwr_WakeUp( u_430f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch23Resp_Async(
		.Int_Data( from_Switch23Resp_Data )
	,	.Int_RdCnt( from_Switch23Resp_RdCnt )
	,	.Int_RdPtr( from_Switch23Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch23Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch23Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch23Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch23Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch23Resp_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_917c )
	,	.Sys_Pwr_WakeUp( u_fa23 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch23Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch23Resp_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e5dd )
	,	.Sys_Pwr_WakeUp( u_6536 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_fe76015c DtpRxClkAdapt_SwitchResp001_Async(
		.Int_Data( from_SwitchResp001_Data )
	,	.Int_RdCnt( from_SwitchResp001_RdCnt )
	,	.Int_RdPtr( from_SwitchResp001_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_SwitchResp001_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_SwitchResp001_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_SwitchResp001_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_SwitchResp001_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_SwitchResp001_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_47d5 )
	,	.Sys_Pwr_WakeUp( u_8a3e )
	,	.Tx_Data( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_SwitchResp001(
		.Rx_Data( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_SwitchResp001_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dce0 )
	,	.Sys_Pwr_WakeUp( u_2bbf )
	,	.Tx_Data( uuDtpRxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_ddr_axi_s2_T_Async(
		.Int_Data( from_ddr_axi_s2_T_Data )
	,	.Int_RdCnt( from_ddr_axi_s2_T_RdCnt )
	,	.Int_RdPtr( from_ddr_axi_s2_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_ddr_axi_s2_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_ddr_axi_s2_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_ddr_axi_s2_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_ddr_axi_s2_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_ddr_axi_s2_T_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d31d )
	,	.Sys_Pwr_WakeUp( u_daf6 )
	,	.Tx_Data( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_ddr_axi_s2_T(
		.Rx_Data( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_ddr_axi_s2_T_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e2e0 )
	,	.Sys_Pwr_WakeUp( u_49bf )
	,	.Tx_Data( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_fpga_axi_m1_I_Async(
		.Int_Data( to_fpga_axi_m1_I_Data )
	,	.Int_RdCnt( to_fpga_axi_m1_I_RdCnt )
	,	.Int_RdPtr( to_fpga_axi_m1_I_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_fpga_axi_m1_I_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2b22 )
	,	.Sys_Pwr_WakeUp( u_dff1 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_fpga_axi_m1_I(
		.Rx_Data( uMux_fpga_axi_m1_I_Rx_Data )
	,	.Rx_Head( uMux_fpga_axi_m1_I_Rx_Head )
	,	.Rx_Rdy( uMux_fpga_axi_m1_I_Rx_Rdy )
	,	.Rx_Tail( uMux_fpga_axi_m1_I_Rx_Tail )
	,	.Rx_Vld( uMux_fpga_axi_m1_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ea83 )
	,	.Sys_Pwr_WakeUp( u_911c )
	,	.Tx_Data( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7c12c3ef Mux_fpga_axi_m1_I(
		.Rx_0_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.Rx_3_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Rx_3_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Rx_3_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Rx_3_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Rx_3_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.Rx_4_Data( uuDtpRxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_4_Head( uuDtpRxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_4_Rdy( uuDtpRxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_4_Tail( uuDtpRxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_4_Vld( uuDtpRxNoPipe_SwitchResp001_Tx_Vld )
	,	.Rx_5_Data( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Data )
	,	.Rx_5_Head( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Head )
	,	.Rx_5_Rdy( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Rdy )
	,	.Rx_5_Tail( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Tail )
	,	.Rx_5_Vld( uuDtpRxNoPipe_ddr_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fcbf )
	,	.Sys_Pwr_WakeUp( u_5be0 )
	,	.Tx_Data( uMux_fpga_axi_m1_I_Rx_Data )
	,	.Tx_Head( uMux_fpga_axi_m1_I_Rx_Head )
	,	.Tx_Rdy( uMux_fpga_axi_m1_I_Rx_Rdy )
	,	.Tx_Tail( uMux_fpga_axi_m1_I_Rx_Tail )
	,	.Tx_Vld( uMux_fpga_axi_m1_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch13Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch13Resp_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4f46 )
	,	.Sys_Pwr_WakeUp( u_72cd )
	,	.Tx_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_4f46
		&
		u_2bbb
		&
		u_4890
		&
		u_e5dd
		&
		u_dce0
		&
		u_e2e0
		&
		u_ea83
		&
		u_8cbb
		&
		u_f40a
		&
		u_ecdd
		&
		u_917c
		&
		u_47d5
		&
		u_d31d
		&
		u_2b22
		&	u_fcbf;
	assign Sys_Pwr_WakeUp =
		u_72cd
		|
		u_ce4
		|
		u_430f
		|
		u_6536
		|
		u_2bbf
		|
		u_49bf
		|
		u_911c
		|
		u_8fe4
		|
		u_7709
		|
		u_be36
		|
		u_fa23
		|
		u_8a3e
		|
		u_daf6
		|
		u_dff1
		|	u_5be0;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch1Resp003_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_ddr_axi_s1_T_Data
,	from_ddr_axi_s1_T_RdCnt
,	from_ddr_axi_s1_T_RdPtr
,	from_ddr_axi_s1_T_RxCtl_PwrOnRst
,	from_ddr_axi_s1_T_RxCtl_PwrOnRstAck
,	from_ddr_axi_s1_T_TxCtl_PwrOnRst
,	from_ddr_axi_s1_T_TxCtl_PwrOnRstAck
,	from_ddr_axi_s1_T_WrCnt
,	to_fpga_axi_m0_I_Data
,	to_fpga_axi_m0_I_Head
,	to_fpga_axi_m0_I_Rdy
,	to_fpga_axi_m0_I_Tail
,	to_fpga_axi_m0_I_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [111:0] from_ddr_axi_s1_T_Data              ;
	output [2:0]   from_ddr_axi_s1_T_RdCnt             ;
	output [2:0]   from_ddr_axi_s1_T_RdPtr             ;
	input          from_ddr_axi_s1_T_RxCtl_PwrOnRst    ;
	output         from_ddr_axi_s1_T_RxCtl_PwrOnRstAck ;
	output         from_ddr_axi_s1_T_TxCtl_PwrOnRst    ;
	input          from_ddr_axi_s1_T_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_ddr_axi_s1_T_WrCnt             ;
	output [109:0] to_fpga_axi_m0_I_Data               ;
	output         to_fpga_axi_m0_I_Head               ;
	input          to_fpga_axi_m0_I_Rdy                ;
	output         to_fpga_axi_m0_I_Tail               ;
	output         to_fpga_axi_m0_I_Vld                ;
	wire [109:0] uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Data        ;
	wire         uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Head        ;
	wire         uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Tail        ;
	wire         uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Vld         ;
	wire [109:0] uBuf_Tx_Data                              ;
	wire         uBuf_Tx_Head                              ;
	wire         uBuf_Tx_Rdy                               ;
	wire         uBuf_Tx_Tail                              ;
	wire         uBuf_Tx_Vld                               ;
	wire [109:0] uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Vld  ;
	wire         u_15e7                                    ;
	wire         u_16b8                                    ;
	wire         u_3016                                    ;
	wire         u_5f9                                     ;
	wire         u_651a                                    ;
	wire         u_6cd0                                    ;
	wire         u_9dfd                                    ;
	wire         u_efcf                                    ;
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_ddr_axi_s1_T_Async(
		.Int_Data( from_ddr_axi_s1_T_Data )
	,	.Int_RdCnt( from_ddr_axi_s1_T_RdCnt )
	,	.Int_RdPtr( from_ddr_axi_s1_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_ddr_axi_s1_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_ddr_axi_s1_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_ddr_axi_s1_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_ddr_axi_s1_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_ddr_axi_s1_T_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6cd0 )
	,	.Sys_Pwr_WakeUp( u_efcf )
	,	.Tx_Data( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_fpga_axi_m0_I(
		.Rx_Data( uBuf_Tx_Data )
	,	.Rx_Head( uBuf_Tx_Head )
	,	.Rx_Rdy( uBuf_Tx_Rdy )
	,	.Rx_Tail( uBuf_Tx_Tail )
	,	.Rx_Vld( uBuf_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16b8 )
	,	.Sys_Pwr_WakeUp( u_15e7 )
	,	.Tx_Data( to_fpga_axi_m0_I_Data )
	,	.Tx_Head( to_fpga_axi_m0_I_Head )
	,	.Tx_Rdy( to_fpga_axi_m0_I_Rdy )
	,	.Tx_Tail( to_fpga_axi_m0_I_Tail )
	,	.Tx_Vld( to_fpga_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_S_R_U_B_U_39f9a343 Buf(
		.Rx_Data( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9dfd )
	,	.Sys_Pwr_WakeUp( u_3016 )
	,	.Tx_Data( uBuf_Tx_Data )
	,	.Tx_Head( uBuf_Tx_Head )
	,	.Tx_Rdy( uBuf_Tx_Rdy )
	,	.Tx_Tail( uBuf_Tx_Tail )
	,	.Tx_Vld( uBuf_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_ddr_axi_s1_T(
		.Rx_Data( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_ddr_axi_s1_T_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5f9 )
	,	.Sys_Pwr_WakeUp( u_651a )
	,	.Tx_Data( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_ddr_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_5f9 & u_16b8 & u_9dfd & u_6cd0;
	assign Sys_Pwr_WakeUp = u_651a | u_15e7 | u_3016 | u_efcf;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch1_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch19_En
,	from_Switch19_Trp_Data
,	from_Switch19_Trp_Head
,	from_Switch19_Trp_Rdy
,	from_Switch19_Trp_Tail
,	from_Switch19_Trp_Vld
,	from_usb_axi_m0_I_En
,	from_usb_axi_m0_I_Trp_Data
,	from_usb_axi_m0_I_Trp_Head
,	from_usb_axi_m0_I_Trp_Rdy
,	from_usb_axi_m0_I_Trp_Tail
,	from_usb_axi_m0_I_Trp_Vld
,	to_Switch13_En
,	to_Switch13_Trp_Data
,	to_Switch13_Trp_Head
,	to_Switch13_Trp_Rdy
,	to_Switch13_Trp_Tail
,	to_Switch13_Trp_Vld
,	to_Switch14_En
,	to_Switch14_Trp_Data
,	to_Switch14_Trp_Head
,	to_Switch14_Trp_Rdy
,	to_Switch14_Trp_Tail
,	to_Switch14_Trp_Vld
,	to_Switch16_En
,	to_Switch16_Trp_Data
,	to_Switch16_Trp_Head
,	to_Switch16_Trp_Rdy
,	to_Switch16_Trp_Tail
,	to_Switch16_Trp_Vld
,	to_Switch20_En
,	to_Switch20_Trp_Data
,	to_Switch20_Trp_Head
,	to_Switch20_Trp_Rdy
,	to_Switch20_Trp_Tail
,	to_Switch20_Trp_Vld
,	to_Switch23_En
,	to_Switch23_Trp_Data
,	to_Switch23_Trp_Head
,	to_Switch23_Trp_Rdy
,	to_Switch23_Trp_Tail
,	to_Switch23_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          from_Switch19_En           ;
	input  [109:0] from_Switch19_Trp_Data     ;
	input          from_Switch19_Trp_Head     ;
	output         from_Switch19_Trp_Rdy      ;
	input          from_Switch19_Trp_Tail     ;
	input          from_Switch19_Trp_Vld      ;
	input          from_usb_axi_m0_I_En       ;
	input  [109:0] from_usb_axi_m0_I_Trp_Data ;
	input          from_usb_axi_m0_I_Trp_Head ;
	output         from_usb_axi_m0_I_Trp_Rdy  ;
	input          from_usb_axi_m0_I_Trp_Tail ;
	input          from_usb_axi_m0_I_Trp_Vld  ;
	output         to_Switch13_En             ;
	output [109:0] to_Switch13_Trp_Data       ;
	output         to_Switch13_Trp_Head       ;
	input          to_Switch13_Trp_Rdy        ;
	output         to_Switch13_Trp_Tail       ;
	output         to_Switch13_Trp_Vld        ;
	output         to_Switch14_En             ;
	output [109:0] to_Switch14_Trp_Data       ;
	output         to_Switch14_Trp_Head       ;
	input          to_Switch14_Trp_Rdy        ;
	output         to_Switch14_Trp_Tail       ;
	output         to_Switch14_Trp_Vld        ;
	output         to_Switch16_En             ;
	output [109:0] to_Switch16_Trp_Data       ;
	output         to_Switch16_Trp_Head       ;
	input          to_Switch16_Trp_Rdy        ;
	output         to_Switch16_Trp_Tail       ;
	output         to_Switch16_Trp_Vld        ;
	output         to_Switch20_En             ;
	output [109:0] to_Switch20_Trp_Data       ;
	output         to_Switch20_Trp_Head       ;
	input          to_Switch20_Trp_Rdy        ;
	output         to_Switch20_Trp_Tail       ;
	output         to_Switch20_Trp_Vld        ;
	output         to_Switch23_En             ;
	output [109:0] to_Switch23_Trp_Data       ;
	output         to_Switch23_Trp_Head       ;
	input          to_Switch23_Trp_Rdy        ;
	output         to_Switch23_Trp_Tail       ;
	output         to_Switch23_Trp_Vld        ;
	wire [109:0] uuDtpRxNoPipe_Switch19_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch19_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_usb_axi_m0_I_Tx_Data                   ;
	wire         uuDtpRxNoPipe_usb_axi_m0_I_Tx_Head                   ;
	wire         uuDtpRxNoPipe_usb_axi_m0_I_Tx_Rdy                    ;
	wire         uuDtpRxNoPipe_usb_axi_m0_I_Tx_Tail                   ;
	wire         uuDtpRxNoPipe_usb_axi_m0_I_Tx_Vld                    ;
	wire [109:0] uuDtpTxNoPipe_Switch13_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch14_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch16_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch20_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch23_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Vld                        ;
	wire [109:0] uDemux0_Switch19_Tx_Data                             ;
	wire         uDemux0_Switch19_Tx_Head                             ;
	wire         uDemux0_Switch19_Tx_Rdy                              ;
	wire         uDemux0_Switch19_Tx_Tail                             ;
	wire         uDemux0_Switch19_Tx_Vld                              ;
	wire [109:0] uDemux0_usb_axi_m0_I_Tx_Data                         ;
	wire         uDemux0_usb_axi_m0_I_Tx_Head                         ;
	wire         uDemux0_usb_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux0_usb_axi_m0_I_Tx_Tail                         ;
	wire         uDemux0_usb_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux1_Switch19_Tx_Data                             ;
	wire         uDemux1_Switch19_Tx_Head                             ;
	wire         uDemux1_Switch19_Tx_Rdy                              ;
	wire         uDemux1_Switch19_Tx_Tail                             ;
	wire         uDemux1_Switch19_Tx_Vld                              ;
	wire [109:0] uDemux1_usb_axi_m0_I_Tx_Data                         ;
	wire         uDemux1_usb_axi_m0_I_Tx_Head                         ;
	wire         uDemux1_usb_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux1_usb_axi_m0_I_Tx_Tail                         ;
	wire         uDemux1_usb_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux2_Switch19_Tx_Data                             ;
	wire         uDemux2_Switch19_Tx_Head                             ;
	wire         uDemux2_Switch19_Tx_Rdy                              ;
	wire         uDemux2_Switch19_Tx_Tail                             ;
	wire         uDemux2_Switch19_Tx_Vld                              ;
	wire [109:0] uDemux2_usb_axi_m0_I_Tx_Data                         ;
	wire         uDemux2_usb_axi_m0_I_Tx_Head                         ;
	wire         uDemux2_usb_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux2_usb_axi_m0_I_Tx_Tail                         ;
	wire         uDemux2_usb_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux3_Switch19_Tx_Data                             ;
	wire         uDemux3_Switch19_Tx_Head                             ;
	wire         uDemux3_Switch19_Tx_Rdy                              ;
	wire         uDemux3_Switch19_Tx_Tail                             ;
	wire         uDemux3_Switch19_Tx_Vld                              ;
	wire [109:0] uDemux3_usb_axi_m0_I_Tx_Data                         ;
	wire         uDemux3_usb_axi_m0_I_Tx_Head                         ;
	wire         uDemux3_usb_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux3_usb_axi_m0_I_Tx_Tail                         ;
	wire         uDemux3_usb_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux4_Switch19_Tx_Data                             ;
	wire         uDemux4_Switch19_Tx_Head                             ;
	wire         uDemux4_Switch19_Tx_Rdy                              ;
	wire         uDemux4_Switch19_Tx_Tail                             ;
	wire         uDemux4_Switch19_Tx_Vld                              ;
	wire [109:0] uDemux4_usb_axi_m0_I_Tx_Data                         ;
	wire         uDemux4_usb_axi_m0_I_Tx_Head                         ;
	wire         uDemux4_usb_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux4_usb_axi_m0_I_Tx_Tail                         ;
	wire         uDemux4_usb_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Data   ;
	wire         uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Head   ;
	wire         uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Rdy    ;
	wire         uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Tail   ;
	wire         uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Vld    ;
	wire [109:0] uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uMux_Switch13_Rx_Data                                ;
	wire         uMux_Switch13_Rx_Head                                ;
	wire         uMux_Switch13_Rx_Rdy                                 ;
	wire         uMux_Switch13_Rx_Tail                                ;
	wire         uMux_Switch13_Rx_Vld                                 ;
	wire [109:0] uMux_Switch14_Rx_Data                                ;
	wire         uMux_Switch14_Rx_Head                                ;
	wire         uMux_Switch14_Rx_Rdy                                 ;
	wire         uMux_Switch14_Rx_Tail                                ;
	wire         uMux_Switch14_Rx_Vld                                 ;
	wire [109:0] uMux_Switch16_Rx_Data                                ;
	wire         uMux_Switch16_Rx_Head                                ;
	wire         uMux_Switch16_Rx_Rdy                                 ;
	wire         uMux_Switch16_Rx_Tail                                ;
	wire         uMux_Switch16_Rx_Vld                                 ;
	wire [109:0] uMux_Switch20_Rx_Data                                ;
	wire         uMux_Switch20_Rx_Head                                ;
	wire         uMux_Switch20_Rx_Rdy                                 ;
	wire         uMux_Switch20_Rx_Tail                                ;
	wire         uMux_Switch20_Rx_Vld                                 ;
	wire [109:0] uMux_Switch23_Rx_Data                                ;
	wire         uMux_Switch23_Rx_Head                                ;
	wire         uMux_Switch23_Rx_Rdy                                 ;
	wire         uMux_Switch23_Rx_Tail                                ;
	wire         uMux_Switch23_Rx_Vld                                 ;
	wire         u_15c0                                               ;
	wire         u_16e2                                               ;
	wire         u_1bb                                                ;
	wire         u_1db1                                               ;
	wire         u_1efa                                               ;
	wire         u_2343                                               ;
	wire         u_2731                                               ;
	wire         u_2d98                                               ;
	wire         u_33b4                                               ;
	wire         u_36de                                               ;
	wire         u_3941                                               ;
	wire         u_39d0                                               ;
	wire         u_39f9                                               ;
	wire         u_4142                                               ;
	wire         u_448b                                               ;
	wire         u_4782                                               ;
	wire         u_4afb                                               ;
	wire         u_5687                                               ;
	wire         u_5737                                               ;
	wire         u_5b31                                               ;
	wire         u_5ce5                                               ;
	wire         u_702a                                               ;
	wire         u_735                                                ;
	wire         u_75ff                                               ;
	wire         u_78bf                                               ;
	wire         u_7f39                                               ;
	wire         u_82cf                                               ;
	wire         u_84eb                                               ;
	wire         u_8691                                               ;
	wire         u_86a0                                               ;
	wire         u_8e07                                               ;
	wire         u_8fda                                               ;
	wire         u_91e9                                               ;
	wire         u_9855                                               ;
	wire         u_9f4a                                               ;
	wire         u_a52e                                               ;
	wire         u_acd1                                               ;
	wire         u_b11a                                               ;
	wire         u_b414                                               ;
	wire         u_b4a4                                               ;
	wire         u_b55c                                               ;
	wire         u_bbc9                                               ;
	wire         u_c2be                                               ;
	wire         u_c468                                               ;
	wire         u_c5df                                               ;
	wire         u_cae4                                               ;
	wire         u_cf19                                               ;
	wire         u_d8d2                                               ;
	wire         u_efe0                                               ;
	wire         u_f162                                               ;
	wire         u_f618                                               ;
	wire         u_fae2                                               ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch19_SubEdgesSlowRx(
		.Int_En( from_Switch19_En )
	,	.Int_Trp_Data( from_Switch19_Trp_Data )
	,	.Int_Trp_Head( from_Switch19_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch19_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch19_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch19_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8e07 )
	,	.Sys_Pwr_WakeUp( u_2d98 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx(
		.Int_En( from_usb_axi_m0_I_En )
	,	.Int_Trp_Data( from_usb_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( from_usb_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( from_usb_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_usb_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( from_usb_axi_m0_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f618 )
	,	.Sys_Pwr_WakeUp( u_5687 )
	,	.Tx_Data( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_usb_axi_m0_I(
		.Rx_Data( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_usb_axi_m0_I_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1bb )
	,	.Sys_Pwr_WakeUp( u_cae4 )
	,	.Tx_Data( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch14_SubEdgesSlowRx(
		.Int_En( to_Switch14_En )
	,	.Int_Trp_Data( to_Switch14_Trp_Data )
	,	.Int_Trp_Head( to_Switch14_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch14_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch14_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch14_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c468 )
	,	.Sys_Pwr_WakeUp( u_5737 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch14_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch14_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch14_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch14_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch14_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch14_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_39d0 )
	,	.Sys_Pwr_WakeUp( u_82cf )
	,	.Tx_Data( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch14(
		.Rx_Data( uMux_Switch14_Rx_Data )
	,	.Rx_Head( uMux_Switch14_Rx_Head )
	,	.Rx_Rdy( uMux_Switch14_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch14_Rx_Tail )
	,	.Rx_Vld( uMux_Switch14_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_75ff )
	,	.Sys_Pwr_WakeUp( u_86a0 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch14_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch14_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch14_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch14_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch14_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch14(
		.Rx_0_Data( uDemux1_Switch19_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch19_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch19_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch19_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch19_Tx_Vld )
	,	.Rx_1_Data( uDemux1_usb_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux1_usb_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_usb_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c5df )
	,	.Sys_Pwr_WakeUp( u_15c0 )
	,	.Tx_Data( uMux_Switch14_Rx_Data )
	,	.Tx_Head( uMux_Switch14_Rx_Head )
	,	.Tx_Rdy( uMux_Switch14_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch14_Rx_Tail )
	,	.Tx_Vld( uMux_Switch14_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch16_SubEdgesSlowRx(
		.Int_En( to_Switch16_En )
	,	.Int_Trp_Data( to_Switch16_Trp_Data )
	,	.Int_Trp_Head( to_Switch16_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch16_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch16_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch16_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a52e )
	,	.Sys_Pwr_WakeUp( u_5ce5 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch16_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch16_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch16_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch16_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch16_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch16_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_36de )
	,	.Sys_Pwr_WakeUp( u_735 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch16(
		.Rx_Data( uMux_Switch16_Rx_Data )
	,	.Rx_Head( uMux_Switch16_Rx_Head )
	,	.Rx_Rdy( uMux_Switch16_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch16_Rx_Tail )
	,	.Rx_Vld( uMux_Switch16_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7f39 )
	,	.Sys_Pwr_WakeUp( u_8fda )
	,	.Tx_Data( uuDtpTxNoPipe_Switch16_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch16_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch16_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch16_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch16_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch16(
		.Rx_0_Data( uDemux2_Switch19_Tx_Data )
	,	.Rx_0_Head( uDemux2_Switch19_Tx_Head )
	,	.Rx_0_Rdy( uDemux2_Switch19_Tx_Rdy )
	,	.Rx_0_Tail( uDemux2_Switch19_Tx_Tail )
	,	.Rx_0_Vld( uDemux2_Switch19_Tx_Vld )
	,	.Rx_1_Data( uDemux2_usb_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux2_usb_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux2_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux2_usb_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux2_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cf19 )
	,	.Sys_Pwr_WakeUp( u_1efa )
	,	.Tx_Data( uMux_Switch16_Rx_Data )
	,	.Tx_Head( uMux_Switch16_Rx_Head )
	,	.Tx_Rdy( uMux_Switch16_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch16_Rx_Tail )
	,	.Tx_Vld( uMux_Switch16_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch23_SubEdgesSlowRx(
		.Int_En( to_Switch23_En )
	,	.Int_Trp_Data( to_Switch23_Trp_Data )
	,	.Int_Trp_Head( to_Switch23_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch23_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch23_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch23_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fae2 )
	,	.Sys_Pwr_WakeUp( u_2731 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch23_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch23_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch23_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch23_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch23_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch23_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_702a )
	,	.Sys_Pwr_WakeUp( u_91e9 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch23(
		.Rx_Data( uMux_Switch23_Rx_Data )
	,	.Rx_Head( uMux_Switch23_Rx_Head )
	,	.Rx_Rdy( uMux_Switch23_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch23_Rx_Tail )
	,	.Rx_Vld( uMux_Switch23_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_39f9 )
	,	.Sys_Pwr_WakeUp( u_b11a )
	,	.Tx_Data( uuDtpTxNoPipe_Switch23_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch23_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch23_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch23_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch23_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch23(
		.Rx_0_Data( uDemux3_Switch19_Tx_Data )
	,	.Rx_0_Head( uDemux3_Switch19_Tx_Head )
	,	.Rx_0_Rdy( uDemux3_Switch19_Tx_Rdy )
	,	.Rx_0_Tail( uDemux3_Switch19_Tx_Tail )
	,	.Rx_0_Vld( uDemux3_Switch19_Tx_Vld )
	,	.Rx_1_Data( uDemux3_usb_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux3_usb_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux3_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux3_usb_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux3_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3941 )
	,	.Sys_Pwr_WakeUp( u_d8d2 )
	,	.Tx_Data( uMux_Switch23_Rx_Data )
	,	.Tx_Head( uMux_Switch23_Rx_Head )
	,	.Tx_Rdy( uMux_Switch23_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch23_Rx_Tail )
	,	.Tx_Vld( uMux_Switch23_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch20_SubEdgesSlowRx(
		.Int_En( to_Switch20_En )
	,	.Int_Trp_Data( to_Switch20_Trp_Data )
	,	.Int_Trp_Head( to_Switch20_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch20_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch20_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch20_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9855 )
	,	.Sys_Pwr_WakeUp( u_c2be )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch20_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch20_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch20_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch20_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch20_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch20_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_84eb )
	,	.Sys_Pwr_WakeUp( u_33b4 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch20(
		.Rx_Data( uMux_Switch20_Rx_Data )
	,	.Rx_Head( uMux_Switch20_Rx_Head )
	,	.Rx_Rdy( uMux_Switch20_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch20_Rx_Tail )
	,	.Rx_Vld( uMux_Switch20_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b55c )
	,	.Sys_Pwr_WakeUp( u_2343 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch20_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch20_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch20_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch20_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch20_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch20(
		.Rx_0_Data( uDemux4_Switch19_Tx_Data )
	,	.Rx_0_Head( uDemux4_Switch19_Tx_Head )
	,	.Rx_0_Rdy( uDemux4_Switch19_Tx_Rdy )
	,	.Rx_0_Tail( uDemux4_Switch19_Tx_Tail )
	,	.Rx_0_Vld( uDemux4_Switch19_Tx_Vld )
	,	.Rx_1_Data( uDemux4_usb_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux4_usb_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux4_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux4_usb_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux4_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b4a4 )
	,	.Sys_Pwr_WakeUp( u_4afb )
	,	.Tx_Data( uMux_Switch20_Rx_Data )
	,	.Tx_Head( uMux_Switch20_Rx_Head )
	,	.Tx_Rdy( uMux_Switch20_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch20_Rx_Tail )
	,	.Tx_Vld( uMux_Switch20_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_c85dc05f Demux_usb_axi_m0_I(
		.Rx_Data( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_efe0 )
	,	.Sys_Pwr_WakeUp( u_78bf )
	,	.Tx_0_Data( uDemux0_usb_axi_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_usb_axi_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_usb_axi_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_usb_axi_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_usb_axi_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_usb_axi_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_usb_axi_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_usb_axi_m0_I_Tx_Vld )
	,	.Tx_2_Data( uDemux2_usb_axi_m0_I_Tx_Data )
	,	.Tx_2_Head( uDemux2_usb_axi_m0_I_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_usb_axi_m0_I_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_usb_axi_m0_I_Tx_Vld )
	,	.Tx_3_Data( uDemux3_usb_axi_m0_I_Tx_Data )
	,	.Tx_3_Head( uDemux3_usb_axi_m0_I_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_usb_axi_m0_I_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_usb_axi_m0_I_Tx_Vld )
	,	.Tx_4_Data( uDemux4_usb_axi_m0_I_Tx_Data )
	,	.Tx_4_Head( uDemux4_usb_axi_m0_I_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_usb_axi_m0_I_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_usb_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch13_SubEdgesSlowRx(
		.Int_En( to_Switch13_En )
	,	.Int_Trp_Data( to_Switch13_Trp_Data )
	,	.Int_Trp_Head( to_Switch13_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch13_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch13_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch13_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_448b )
	,	.Sys_Pwr_WakeUp( u_b414 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch13_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch13_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch13_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch13_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch13_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch13_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5b31 )
	,	.Sys_Pwr_WakeUp( u_16e2 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch13(
		.Rx_Data( uMux_Switch13_Rx_Data )
	,	.Rx_Head( uMux_Switch13_Rx_Head )
	,	.Rx_Rdy( uMux_Switch13_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch13_Rx_Tail )
	,	.Rx_Vld( uMux_Switch13_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f162 )
	,	.Sys_Pwr_WakeUp( u_1db1 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch13_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch13_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch13_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch13_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch13_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch13(
		.Rx_0_Data( uDemux0_Switch19_Tx_Data )
	,	.Rx_0_Head( uDemux0_Switch19_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_Switch19_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_Switch19_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_Switch19_Tx_Vld )
	,	.Rx_1_Data( uDemux0_usb_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux0_usb_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_usb_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4142 )
	,	.Sys_Pwr_WakeUp( u_acd1 )
	,	.Tx_Data( uMux_Switch13_Rx_Data )
	,	.Tx_Head( uMux_Switch13_Rx_Head )
	,	.Tx_Rdy( uMux_Switch13_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch13_Rx_Tail )
	,	.Tx_Vld( uMux_Switch13_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_c85dc05f Demux_Switch19(
		.Rx_Data( uuDtpRxNoPipe_Switch19_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch19_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch19_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch19_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch19_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8691 )
	,	.Sys_Pwr_WakeUp( u_4782 )
	,	.Tx_0_Data( uDemux0_Switch19_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch19_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch19_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch19_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch19_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch19_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch19_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch19_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch19_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch19_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch19_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch19_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch19_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch19_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch19_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch19_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch19_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch19_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch19_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch19_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch19_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch19_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch19_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch19_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch19_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch19(
		.Rx_Data( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch19_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f4a )
	,	.Sys_Pwr_WakeUp( u_bbc9 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch19_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch19_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch19_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch19_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch19_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_9f4a
		&
		u_1bb
		&
		u_f162
		&
		u_75ff
		&
		u_7f39
		&
		u_b55c
		&
		u_39f9
		&
		u_8691
		&
		u_efe0
		&
		u_8e07
		&
		u_f618
		&
		u_448b
		&
		u_5b31
		&
		u_c468
		&
		u_39d0
		&
		u_a52e
		&
		u_36de
		&
		u_9855
		&
		u_84eb
		&
		u_fae2
		&
		u_702a
		&
		u_4142
		&
		u_c5df
		&
		u_cf19
		&
		u_b4a4
		&	u_3941;
	assign Sys_Pwr_WakeUp =
		u_bbc9
		|
		u_cae4
		|
		u_1db1
		|
		u_86a0
		|
		u_8fda
		|
		u_2343
		|
		u_b11a
		|
		u_4782
		|
		u_78bf
		|
		u_2d98
		|
		u_5687
		|
		u_b414
		|
		u_16e2
		|
		u_5737
		|
		u_82cf
		|
		u_5ce5
		|
		u_735
		|
		u_c2be
		|
		u_33b4
		|
		u_2731
		|
		u_91e9
		|
		u_acd1
		|
		u_15c0
		|
		u_1efa
		|
		u_4afb
		|	u_d8d2;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch20Resp_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_sram_axi_s3_T_Data
,	from_sram_axi_s3_T_Head
,	from_sram_axi_s3_T_Rdy
,	from_sram_axi_s3_T_Tail
,	from_sram_axi_s3_T_Vld
,	to_Switch1Resp002_Data
,	to_Switch1Resp002_RdCnt
,	to_Switch1Resp002_RdPtr
,	to_Switch1Resp002_RxCtl_PwrOnRst
,	to_Switch1Resp002_RxCtl_PwrOnRstAck
,	to_Switch1Resp002_TxCtl_PwrOnRst
,	to_Switch1Resp002_TxCtl_PwrOnRstAck
,	to_Switch1Resp002_WrCnt
,	to_Switch2Resp001_En
,	to_Switch2Resp001_Trp_Data
,	to_Switch2Resp001_Trp_Head
,	to_Switch2Resp001_Trp_Rdy
,	to_Switch2Resp001_Trp_Tail
,	to_Switch2Resp001_Trp_Vld
,	to_Switch4Resp001_Data
,	to_Switch4Resp001_Head
,	to_Switch4Resp001_Rdy
,	to_Switch4Resp001_Tail
,	to_Switch4Resp001_Vld
,	to_Switch6Resp001_En
,	to_Switch6Resp001_Trp_Data
,	to_Switch6Resp001_Trp_Head
,	to_Switch6Resp001_Trp_Rdy
,	to_Switch6Resp001_Trp_Tail
,	to_Switch6Resp001_Trp_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [109:0] from_sram_axi_s3_T_Data             ;
	input          from_sram_axi_s3_T_Head             ;
	output         from_sram_axi_s3_T_Rdy              ;
	input          from_sram_axi_s3_T_Tail             ;
	input          from_sram_axi_s3_T_Vld              ;
	output [111:0] to_Switch1Resp002_Data              ;
	input  [2:0]   to_Switch1Resp002_RdCnt             ;
	input  [2:0]   to_Switch1Resp002_RdPtr             ;
	output         to_Switch1Resp002_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp002_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp002_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp002_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp002_WrCnt             ;
	input          to_Switch2Resp001_En                ;
	output [109:0] to_Switch2Resp001_Trp_Data          ;
	output         to_Switch2Resp001_Trp_Head          ;
	input          to_Switch2Resp001_Trp_Rdy           ;
	output         to_Switch2Resp001_Trp_Tail          ;
	output         to_Switch2Resp001_Trp_Vld           ;
	output [109:0] to_Switch4Resp001_Data              ;
	output         to_Switch4Resp001_Head              ;
	input          to_Switch4Resp001_Rdy               ;
	output         to_Switch4Resp001_Tail              ;
	output         to_Switch4Resp001_Vld               ;
	input          to_Switch6Resp001_En                ;
	output [109:0] to_Switch6Resp001_Trp_Data          ;
	output         to_Switch6Resp001_Trp_Head          ;
	input          to_Switch6Resp001_Trp_Rdy           ;
	output         to_Switch6Resp001_Trp_Tail          ;
	output         to_Switch6Resp001_Trp_Vld           ;
	wire [145:0] uuDtpRxNoPipe_sram_axi_s3_T_Tx_Data   ;
	wire         uuDtpRxNoPipe_sram_axi_s3_T_Tx_Head   ;
	wire         uuDtpRxNoPipe_sram_axi_s3_T_Tx_Rdy    ;
	wire         uuDtpRxNoPipe_sram_axi_s3_T_Tx_Tail   ;
	wire         uuDtpRxNoPipe_sram_axi_s3_T_Tx_Vld    ;
	wire [145:0] uuDtpTxNoPipe_Switch1Resp002_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch2Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch6Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Vld   ;
	wire [145:0] uDemux0_sram_axi_s3_T_Tx_Data         ;
	wire         uDemux0_sram_axi_s3_T_Tx_Head         ;
	wire         uDemux0_sram_axi_s3_T_Tx_Rdy          ;
	wire         uDemux0_sram_axi_s3_T_Tx_Tail         ;
	wire         uDemux0_sram_axi_s3_T_Tx_Vld          ;
	wire [145:0] uDemux1_sram_axi_s3_T_Tx_Data         ;
	wire         uDemux1_sram_axi_s3_T_Tx_Head         ;
	wire         uDemux1_sram_axi_s3_T_Tx_Rdy          ;
	wire         uDemux1_sram_axi_s3_T_Tx_Tail         ;
	wire         uDemux1_sram_axi_s3_T_Tx_Vld          ;
	wire [145:0] uDemux2_sram_axi_s3_T_Tx_Data         ;
	wire         uDemux2_sram_axi_s3_T_Tx_Head         ;
	wire         uDemux2_sram_axi_s3_T_Tx_Rdy          ;
	wire         uDemux2_sram_axi_s3_T_Tx_Tail         ;
	wire         uDemux2_sram_axi_s3_T_Tx_Vld          ;
	wire [145:0] uDemux3_sram_axi_s3_T_Tx_Data         ;
	wire         uDemux3_sram_axi_s3_T_Tx_Head         ;
	wire         uDemux3_sram_axi_s3_T_Tx_Rdy          ;
	wire         uDemux3_sram_axi_s3_T_Tx_Tail         ;
	wire         uDemux3_sram_axi_s3_T_Tx_Vld          ;
	wire [145:0] uDtpRxSerAdapt_sram_axi_s3_T_Tx_Data  ;
	wire         uDtpRxSerAdapt_sram_axi_s3_T_Tx_Head  ;
	wire         uDtpRxSerAdapt_sram_axi_s3_T_Tx_Rdy   ;
	wire         uDtpRxSerAdapt_sram_axi_s3_T_Tx_Tail  ;
	wire         uDtpRxSerAdapt_sram_axi_s3_T_Tx_Vld   ;
	wire [109:0] uDtpTxSerAdapt_Switch1Resp002_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch2Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch6Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Vld  ;
	wire         u_11d4                                ;
	wire         u_1f0f                                ;
	wire         u_25cd                                ;
	wire         u_3341                                ;
	wire         u_3c46                                ;
	wire         u_3c90                                ;
	wire         u_3dfe                                ;
	wire         u_4234                                ;
	wire         u_4c35                                ;
	wire         u_4c6                                 ;
	wire         u_638c                                ;
	wire         u_64d                                 ;
	wire         u_6513                                ;
	wire         u_72f1                                ;
	wire         u_8415                                ;
	wire         u_8770                                ;
	wire         u_8dcb                                ;
	wire         u_912f                                ;
	wire         u_9502                                ;
	wire         u_9770                                ;
	wire         u_9a11                                ;
	wire         u_9f7f                                ;
	wire         u_a12f                                ;
	wire         u_b020                                ;
	wire         u_b5de                                ;
	wire         u_cd6b                                ;
	wire         u_ead2                                ;
	wire         u_f822                                ;
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_sram_axi_s3_T(
		.Rx_Data( from_sram_axi_s3_T_Data )
	,	.Rx_Head( from_sram_axi_s3_T_Head )
	,	.Rx_Rdy( from_sram_axi_s3_T_Rdy )
	,	.Rx_Tail( from_sram_axi_s3_T_Tail )
	,	.Rx_Vld( from_sram_axi_s3_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8dcb )
	,	.Sys_Pwr_WakeUp( u_11d4 )
	,	.Tx_Data( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch1Resp002_Async(
		.Int_Data( to_Switch1Resp002_Data )
	,	.Int_RdCnt( to_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp002_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c90 )
	,	.Sys_Pwr_WakeUp( u_1f0f )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch1Resp002(
		.Rx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a12f )
	,	.Sys_Pwr_WakeUp( u_9770 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch1Resp002(
		.Rx_Data( uDemux0_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDemux0_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f1 )
	,	.Sys_Pwr_WakeUp( u_f822 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch4Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_912f )
	,	.Sys_Pwr_WakeUp( u_8770 )
	,	.Tx_Data( to_Switch4Resp001_Data )
	,	.Tx_Head( to_Switch4Resp001_Head )
	,	.Tx_Rdy( to_Switch4Resp001_Rdy )
	,	.Tx_Tail( to_Switch4Resp001_Tail )
	,	.Tx_Vld( to_Switch4Resp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uDemux1_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDemux1_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( u_b5de )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch2Resp001_En )
	,	.Int_Trp_Data( to_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch2Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ead2 )
	,	.Sys_Pwr_WakeUp( u_3341 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch2Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a11 )
	,	.Sys_Pwr_WakeUp( u_9502 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch2Resp001(
		.Rx_Data( uDemux2_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDemux2_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDemux2_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDemux2_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDemux2_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f7f )
	,	.Sys_Pwr_WakeUp( u_b020 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch6Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch6Resp001_En )
	,	.Int_Trp_Data( to_Switch6Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch6Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch6Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch6Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch6Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c6 )
	,	.Sys_Pwr_WakeUp( u_64d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch6Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cd )
	,	.Sys_Pwr_WakeUp( u_3c46 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uDemux3_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDemux3_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDemux3_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDemux3_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDemux3_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_847d83e4 Demux_sram_axi_s3_T(
		.Rx_Data( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_638c )
	,	.Sys_Pwr_WakeUp( u_6513 )
	,	.Tx_0_Data( uDemux0_sram_axi_s3_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_sram_axi_s3_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_sram_axi_s3_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_sram_axi_s3_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_sram_axi_s3_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_sram_axi_s3_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_sram_axi_s3_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_sram_axi_s3_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_sram_axi_s3_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_sram_axi_s3_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_sram_axi_s3_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_sram_axi_s3_T_Tx_Vld )
	,	.Tx_3_Data( uDemux3_sram_axi_s3_T_Tx_Data )
	,	.Tx_3_Head( uDemux3_sram_axi_s3_T_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_sram_axi_s3_T_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_sram_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_sram_axi_s3_T(
		.Rx_Data( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8415 )
	,	.Sys_Pwr_WakeUp( u_3dfe )
	,	.Tx_Data( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_sram_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_8415
		&
		u_72f1
		&
		u_9f7f
		&
		u_4c35
		&
		u_cd6b
		&
		u_638c
		&
		u_8dcb
		&
		u_3c90
		&
		u_ead2
		&
		u_4c6
		&
		u_a12f
		&
		u_9a11
		&
		u_912f
		&	u_25cd;
	assign Sys_Pwr_WakeUp =
		u_3dfe
		|
		u_f822
		|
		u_b020
		|
		u_b5de
		|
		u_4234
		|
		u_6513
		|
		u_11d4
		|
		u_1f0f
		|
		u_3341
		|
		u_64d
		|
		u_9770
		|
		u_9502
		|
		u_8770
		|	u_3c46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch20_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch1_En
,	from_Switch1_Trp_Data
,	from_Switch1_Trp_Head
,	from_Switch1_Trp_Rdy
,	from_Switch1_Trp_Tail
,	from_Switch1_Trp_Vld
,	from_Switch2_Data
,	from_Switch2_RdCnt
,	from_Switch2_RdPtr
,	from_Switch2_RxCtl_PwrOnRst
,	from_Switch2_RxCtl_PwrOnRstAck
,	from_Switch2_TxCtl_PwrOnRst
,	from_Switch2_TxCtl_PwrOnRstAck
,	from_Switch2_WrCnt
,	from_Switch4_Data
,	from_Switch4_Head
,	from_Switch4_Rdy
,	from_Switch4_Tail
,	from_Switch4_Vld
,	from_Switch6_En
,	from_Switch6_Trp_Data
,	from_Switch6_Trp_Head
,	from_Switch6_Trp_Rdy
,	from_Switch6_Trp_Tail
,	from_Switch6_Trp_Vld
,	to_sram_axi_s3_T_Data
,	to_sram_axi_s3_T_Head
,	to_sram_axi_s3_T_Rdy
,	to_sram_axi_s3_T_Tail
,	to_sram_axi_s3_T_Vld
);
	input          Sys_Clk                        ;
	input          Sys_Clk_ClkS                   ;
	input          Sys_Clk_En                     ;
	input          Sys_Clk_EnS                    ;
	input          Sys_Clk_RetRstN                ;
	input          Sys_Clk_RstN                   ;
	input          Sys_Clk_Tm                     ;
	output         Sys_Pwr_Idle                   ;
	output         Sys_Pwr_WakeUp                 ;
	input          from_Switch1_En                ;
	input  [109:0] from_Switch1_Trp_Data          ;
	input          from_Switch1_Trp_Head          ;
	output         from_Switch1_Trp_Rdy           ;
	input          from_Switch1_Trp_Tail          ;
	input          from_Switch1_Trp_Vld           ;
	input  [111:0] from_Switch2_Data              ;
	output [2:0]   from_Switch2_RdCnt             ;
	output [2:0]   from_Switch2_RdPtr             ;
	input          from_Switch2_RxCtl_PwrOnRst    ;
	output         from_Switch2_RxCtl_PwrOnRstAck ;
	output         from_Switch2_TxCtl_PwrOnRst    ;
	input          from_Switch2_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch2_WrCnt             ;
	input  [109:0] from_Switch4_Data              ;
	input          from_Switch4_Head              ;
	output         from_Switch4_Rdy               ;
	input          from_Switch4_Tail              ;
	input          from_Switch4_Vld               ;
	input          from_Switch6_En                ;
	input  [109:0] from_Switch6_Trp_Data          ;
	input          from_Switch6_Trp_Head          ;
	output         from_Switch6_Trp_Rdy           ;
	input          from_Switch6_Trp_Tail          ;
	input          from_Switch6_Trp_Vld           ;
	output [109:0] to_sram_axi_s3_T_Data          ;
	output         to_sram_axi_s3_T_Head          ;
	input          to_sram_axi_s3_T_Rdy           ;
	output         to_sram_axi_s3_T_Tail          ;
	output         to_sram_axi_s3_T_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch1_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch2_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch4_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch6_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld                  ;
	wire [145:0] uuDtpTxNoPipe_sram_axi_s3_T_Tx_Data           ;
	wire         uuDtpTxNoPipe_sram_axi_s3_T_Tx_Head           ;
	wire         uuDtpTxNoPipe_sram_axi_s3_T_Tx_Rdy            ;
	wire         uuDtpTxNoPipe_sram_axi_s3_T_Tx_Tail           ;
	wire         uuDtpTxNoPipe_sram_axi_s3_T_Tx_Vld            ;
	wire [109:0] uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch2_Async_Tx_Data          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Head          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Rdy           ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Tail          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Vld           ;
	wire [109:0] uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch1_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch2_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch4_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch6_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Vld                 ;
	wire [145:0] uMux_sram_axi_s3_T_Rx_Data                    ;
	wire         uMux_sram_axi_s3_T_Rx_Head                    ;
	wire         uMux_sram_axi_s3_T_Rx_Rdy                     ;
	wire         uMux_sram_axi_s3_T_Rx_Tail                    ;
	wire         uMux_sram_axi_s3_T_Rx_Vld                     ;
	wire         u_16b1                                        ;
	wire         u_1f67                                        ;
	wire         u_2038                                        ;
	wire         u_22db                                        ;
	wire         u_2639                                        ;
	wire         u_2e72                                        ;
	wire         u_380                                         ;
	wire         u_3a48                                        ;
	wire         u_4382                                        ;
	wire         u_4a5                                         ;
	wire         u_4fa1                                        ;
	wire         u_55f6                                        ;
	wire         u_6a53                                        ;
	wire         u_796e                                        ;
	wire         u_881d                                        ;
	wire         u_88da                                        ;
	wire         u_8f28                                        ;
	wire         u_9157                                        ;
	wire         u_954c                                        ;
	wire         u_9862                                        ;
	wire         u_9a91                                        ;
	wire         u_a19c                                        ;
	wire         u_bdcd                                        ;
	wire         u_c81f                                        ;
	wire         u_d446                                        ;
	wire         u_d77                                         ;
	wire         u_dcc4                                        ;
	wire         u_fb03                                        ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( from_Switch1_En )
	,	.Int_Trp_Data( from_Switch1_Trp_Data )
	,	.Int_Trp_Head( from_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch1_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bdcd )
	,	.Sys_Pwr_WakeUp( u_d446 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch1(
		.Rx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_88da )
	,	.Sys_Pwr_WakeUp( u_2639 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch2_Async(
		.Int_Data( from_Switch2_Data )
	,	.Int_RdCnt( from_Switch2_RdCnt )
	,	.Int_RdPtr( from_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch2_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcc4 )
	,	.Sys_Pwr_WakeUp( u_22db )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch2(
		.Rx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fb03 )
	,	.Sys_Pwr_WakeUp( u_a19c )
	,	.Tx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch2(
		.Rx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_881d )
	,	.Sys_Pwr_WakeUp( u_55f6 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch4(
		.Rx_Data( from_Switch4_Data )
	,	.Rx_Head( from_Switch4_Head )
	,	.Rx_Rdy( from_Switch4_Rdy )
	,	.Rx_Tail( from_Switch4_Tail )
	,	.Rx_Vld( from_Switch4_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16b1 )
	,	.Sys_Pwr_WakeUp( u_9862 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch6_SubEdgesSlowRx(
		.Int_En( from_Switch6_En )
	,	.Int_Trp_Data( from_Switch6_Trp_Data )
	,	.Int_Trp_Head( from_Switch6_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch6_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch6_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch6_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_796e )
	,	.Sys_Pwr_WakeUp( u_4a5 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch6(
		.Rx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d77 )
	,	.Sys_Pwr_WakeUp( u_8f28 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch6(
		.Rx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_sram_axi_s3_T(
		.Rx_Data( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4fa1 )
	,	.Sys_Pwr_WakeUp( u_2e72 )
	,	.Tx_Data( to_sram_axi_s3_T_Data )
	,	.Tx_Head( to_sram_axi_s3_T_Head )
	,	.Tx_Rdy( to_sram_axi_s3_T_Rdy )
	,	.Tx_Tail( to_sram_axi_s3_T_Tail )
	,	.Tx_Vld( to_sram_axi_s3_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_sram_axi_s3_T(
		.Rx_Data( uMux_sram_axi_s3_T_Rx_Data )
	,	.Rx_Head( uMux_sram_axi_s3_T_Rx_Head )
	,	.Rx_Rdy( uMux_sram_axi_s3_T_Rx_Rdy )
	,	.Rx_Tail( uMux_sram_axi_s3_T_Rx_Tail )
	,	.Rx_Vld( uMux_sram_axi_s3_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6a53 )
	,	.Sys_Pwr_WakeUp( u_954c )
	,	.Tx_Data( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_sram_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_777d4a16 Mux_sram_axi_s3_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Rx_3_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_3_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_3_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_3_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_3_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1f67 )
	,	.Sys_Pwr_WakeUp( u_2038 )
	,	.Tx_Data( uMux_sram_axi_s3_T_Rx_Data )
	,	.Tx_Head( uMux_sram_axi_s3_T_Rx_Head )
	,	.Tx_Rdy( uMux_sram_axi_s3_T_Rx_Rdy )
	,	.Tx_Tail( uMux_sram_axi_s3_T_Rx_Tail )
	,	.Tx_Vld( uMux_sram_axi_s3_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch1(
		.Rx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_380 )
	,	.Sys_Pwr_WakeUp( u_c81f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_380
		&
		u_881d
		&
		u_9157
		&
		u_9a91
		&
		u_6a53
		&
		u_bdcd
		&
		u_dcc4
		&
		u_796e
		&
		u_88da
		&
		u_fb03
		&
		u_16b1
		&
		u_d77
		&
		u_4fa1
		&	u_1f67;
	assign Sys_Pwr_WakeUp =
		u_c81f
		|
		u_55f6
		|
		u_3a48
		|
		u_4382
		|
		u_954c
		|
		u_d446
		|
		u_22db
		|
		u_4a5
		|
		u_2639
		|
		u_a19c
		|
		u_9862
		|
		u_8f28
		|
		u_2e72
		|	u_2038;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch21_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch17_Data
,	from_Switch17_Head
,	from_Switch17_Rdy
,	from_Switch17_Tail
,	from_Switch17_Vld
,	from_Switch18_Data
,	from_Switch18_Head
,	from_Switch18_Rdy
,	from_Switch18_Tail
,	from_Switch18_Vld
,	from_Switch2Resp001_En
,	from_Switch2Resp001_Trp_Data
,	from_Switch2Resp001_Trp_Head
,	from_Switch2Resp001_Trp_Rdy
,	from_Switch2Resp001_Trp_Tail
,	from_Switch2Resp001_Trp_Vld
,	to_pufcc_axi_m0_I_Data
,	to_pufcc_axi_m0_I_Head
,	to_pufcc_axi_m0_I_Rdy
,	to_pufcc_axi_m0_I_Tail
,	to_pufcc_axi_m0_I_Vld
);
	input          Sys_Clk                      ;
	input          Sys_Clk_ClkS                 ;
	input          Sys_Clk_En                   ;
	input          Sys_Clk_EnS                  ;
	input          Sys_Clk_RetRstN              ;
	input          Sys_Clk_RstN                 ;
	input          Sys_Clk_Tm                   ;
	output         Sys_Pwr_Idle                 ;
	output         Sys_Pwr_WakeUp               ;
	input  [109:0] from_Switch17_Data           ;
	input          from_Switch17_Head           ;
	output         from_Switch17_Rdy            ;
	input          from_Switch17_Tail           ;
	input          from_Switch17_Vld            ;
	input  [109:0] from_Switch18_Data           ;
	input          from_Switch18_Head           ;
	output         from_Switch18_Rdy            ;
	input          from_Switch18_Tail           ;
	input          from_Switch18_Vld            ;
	output         from_Switch2Resp001_En       ;
	input  [109:0] from_Switch2Resp001_Trp_Data ;
	input          from_Switch2Resp001_Trp_Head ;
	output         from_Switch2Resp001_Trp_Rdy  ;
	input          from_Switch2Resp001_Trp_Tail ;
	input          from_Switch2Resp001_Trp_Vld  ;
	output [109:0] to_pufcc_axi_m0_I_Data       ;
	output         to_pufcc_axi_m0_I_Head       ;
	input          to_pufcc_axi_m0_I_Rdy        ;
	output         to_pufcc_axi_m0_I_Tail       ;
	output         to_pufcc_axi_m0_I_Vld        ;
	wire [109:0] uuDtpRxNoPipe_Switch17_Tx_Data                             ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Head                             ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Rdy                              ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Tail                             ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Vld                              ;
	wire [109:0] uuDtpRxNoPipe_Switch18_Tx_Data                             ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Head                             ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Rdy                              ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Tail                             ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Vld                              ;
	wire [109:0] uuDtpRxNoPipe_Switch2Resp001_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Vld                        ;
	wire [109:0] uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_pufcc_axi_m0_I_Rx_Data                                ;
	wire         uMux_pufcc_axi_m0_I_Rx_Head                                ;
	wire         uMux_pufcc_axi_m0_I_Rx_Rdy                                 ;
	wire         uMux_pufcc_axi_m0_I_Rx_Tail                                ;
	wire         uMux_pufcc_axi_m0_I_Rx_Vld                                 ;
	wire         u_1aad                                                     ;
	wire         u_38a1                                                     ;
	wire         u_3972                                                     ;
	wire         u_4066                                                     ;
	wire         u_6371                                                     ;
	wire         u_6770                                                     ;
	wire         u_712f                                                     ;
	wire         u_839c                                                     ;
	wire         u_a488                                                     ;
	wire         u_aea2                                                     ;
	wire         u_b571                                                     ;
	wire         u_c503                                                     ;
	wire         u_e8a2                                                     ;
	wire         u_f817                                                     ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch18(
		.Rx_Data( from_Switch18_Data )
	,	.Rx_Head( from_Switch18_Head )
	,	.Rx_Rdy( from_Switch18_Rdy )
	,	.Rx_Tail( from_Switch18_Tail )
	,	.Rx_Vld( from_Switch18_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1aad )
	,	.Sys_Pwr_WakeUp( u_4066 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch18_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch18_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch18_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch18_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch18_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( from_Switch2Resp001_En )
	,	.Int_Trp_Data( from_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( from_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch2Resp001_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6770 )
	,	.Sys_Pwr_WakeUp( u_712f )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a488 )
	,	.Sys_Pwr_WakeUp( u_f817 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch2Resp001(
		.Rx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b571 )
	,	.Sys_Pwr_WakeUp( u_e8a2 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_pufcc_axi_m0_I(
		.Rx_Data( uMux_pufcc_axi_m0_I_Rx_Data )
	,	.Rx_Head( uMux_pufcc_axi_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_pufcc_axi_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_pufcc_axi_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_pufcc_axi_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aea2 )
	,	.Sys_Pwr_WakeUp( u_6371 )
	,	.Tx_Data( to_pufcc_axi_m0_I_Data )
	,	.Tx_Head( to_pufcc_axi_m0_I_Head )
	,	.Tx_Rdy( to_pufcc_axi_m0_I_Rdy )
	,	.Tx_Tail( to_pufcc_axi_m0_I_Tail )
	,	.Tx_Vld( to_pufcc_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_pufcc_axi_m0_I(
		.Rx_0_Data( uuDtpRxNoPipe_Switch17_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch17_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch17_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch17_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch17_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch18_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch18_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch18_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch18_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch18_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3972 )
	,	.Sys_Pwr_WakeUp( u_38a1 )
	,	.Tx_Data( uMux_pufcc_axi_m0_I_Rx_Data )
	,	.Tx_Head( uMux_pufcc_axi_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_pufcc_axi_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_pufcc_axi_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_pufcc_axi_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch17(
		.Rx_Data( from_Switch17_Data )
	,	.Rx_Head( from_Switch17_Head )
	,	.Rx_Rdy( from_Switch17_Rdy )
	,	.Rx_Tail( from_Switch17_Tail )
	,	.Rx_Vld( from_Switch17_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_839c )
	,	.Sys_Pwr_WakeUp( u_c503 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch17_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch17_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch17_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch17_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch17_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_839c & u_1aad & u_b571 & u_aea2 & u_6770 & u_a488 & u_3972;
	assign Sys_Pwr_WakeUp = u_c503 | u_4066 | u_e8a2 | u_6371 | u_712f | u_f817 | u_38a1;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch22_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_ddr_axi_s0_T_En
,	from_ddr_axi_s0_T_Trp_Data
,	from_ddr_axi_s0_T_Trp_Head
,	from_ddr_axi_s0_T_Trp_Rdy
,	from_ddr_axi_s0_T_Trp_Tail
,	from_ddr_axi_s0_T_Trp_Vld
,	from_ddr_axi_s1_T_En
,	from_ddr_axi_s1_T_Trp_Data
,	from_ddr_axi_s1_T_Trp_Head
,	from_ddr_axi_s1_T_Trp_Rdy
,	from_ddr_axi_s1_T_Trp_Tail
,	from_ddr_axi_s1_T_Trp_Vld
,	from_ddr_axi_s2_T_En
,	from_ddr_axi_s2_T_Trp_Data
,	from_ddr_axi_s2_T_Trp_Head
,	from_ddr_axi_s2_T_Trp_Rdy
,	from_ddr_axi_s2_T_Trp_Tail
,	from_ddr_axi_s2_T_Trp_Vld
,	from_ddr_axi_s3_T_En
,	from_ddr_axi_s3_T_Trp_Data
,	from_ddr_axi_s3_T_Trp_Head
,	from_ddr_axi_s3_T_Trp_Rdy
,	from_ddr_axi_s3_T_Trp_Tail
,	from_ddr_axi_s3_T_Trp_Vld
,	from_ddr_axil_s0_T_Data
,	from_ddr_axil_s0_T_Head
,	from_ddr_axil_s0_T_Rdy
,	from_ddr_axil_s0_T_Tail
,	from_ddr_axil_s0_T_Vld
,	from_sram_axi_s0_T_En
,	from_sram_axi_s0_T_Trp_Data
,	from_sram_axi_s0_T_Trp_Head
,	from_sram_axi_s0_T_Trp_Rdy
,	from_sram_axi_s0_T_Trp_Tail
,	from_sram_axi_s0_T_Trp_Vld
,	from_sram_axi_s1_T_En
,	from_sram_axi_s1_T_Trp_Data
,	from_sram_axi_s1_T_Trp_Head
,	from_sram_axi_s1_T_Trp_Rdy
,	from_sram_axi_s1_T_Trp_Tail
,	from_sram_axi_s1_T_Trp_Vld
,	from_sram_axi_s2_T_En
,	from_sram_axi_s2_T_Trp_Data
,	from_sram_axi_s2_T_Trp_Head
,	from_sram_axi_s2_T_Trp_Rdy
,	from_sram_axi_s2_T_Trp_Tail
,	from_sram_axi_s2_T_Trp_Vld
,	from_sram_axi_s3_T_En
,	from_sram_axi_s3_T_Trp_Data
,	from_sram_axi_s3_T_Trp_Head
,	from_sram_axi_s3_T_Trp_Rdy
,	from_sram_axi_s3_T_Trp_Tail
,	from_sram_axi_s3_T_Trp_Vld
,	to_Switch27_Data
,	to_Switch27_Head
,	to_Switch27_Rdy
,	to_Switch27_Tail
,	to_Switch27_Vld
);
	input          Sys_Clk                     ;
	input          Sys_Clk_ClkS                ;
	input          Sys_Clk_En                  ;
	input          Sys_Clk_EnS                 ;
	input          Sys_Clk_RetRstN             ;
	input          Sys_Clk_RstN                ;
	input          Sys_Clk_Tm                  ;
	output         Sys_Pwr_Idle                ;
	output         Sys_Pwr_WakeUp              ;
	output         from_ddr_axi_s0_T_En        ;
	input  [147:0] from_ddr_axi_s0_T_Trp_Data  ;
	input          from_ddr_axi_s0_T_Trp_Head  ;
	output         from_ddr_axi_s0_T_Trp_Rdy   ;
	input          from_ddr_axi_s0_T_Trp_Tail  ;
	input          from_ddr_axi_s0_T_Trp_Vld   ;
	output         from_ddr_axi_s1_T_En        ;
	input  [147:0] from_ddr_axi_s1_T_Trp_Data  ;
	input          from_ddr_axi_s1_T_Trp_Head  ;
	output         from_ddr_axi_s1_T_Trp_Rdy   ;
	input          from_ddr_axi_s1_T_Trp_Tail  ;
	input          from_ddr_axi_s1_T_Trp_Vld   ;
	output         from_ddr_axi_s2_T_En        ;
	input  [147:0] from_ddr_axi_s2_T_Trp_Data  ;
	input          from_ddr_axi_s2_T_Trp_Head  ;
	output         from_ddr_axi_s2_T_Trp_Rdy   ;
	input          from_ddr_axi_s2_T_Trp_Tail  ;
	input          from_ddr_axi_s2_T_Trp_Vld   ;
	output         from_ddr_axi_s3_T_En        ;
	input  [147:0] from_ddr_axi_s3_T_Trp_Data  ;
	input          from_ddr_axi_s3_T_Trp_Head  ;
	output         from_ddr_axi_s3_T_Trp_Rdy   ;
	input          from_ddr_axi_s3_T_Trp_Tail  ;
	input          from_ddr_axi_s3_T_Trp_Vld   ;
	input  [147:0] from_ddr_axil_s0_T_Data     ;
	input          from_ddr_axil_s0_T_Head     ;
	output         from_ddr_axil_s0_T_Rdy      ;
	input          from_ddr_axil_s0_T_Tail     ;
	input          from_ddr_axil_s0_T_Vld      ;
	output         from_sram_axi_s0_T_En       ;
	input  [147:0] from_sram_axi_s0_T_Trp_Data ;
	input          from_sram_axi_s0_T_Trp_Head ;
	output         from_sram_axi_s0_T_Trp_Rdy  ;
	input          from_sram_axi_s0_T_Trp_Tail ;
	input          from_sram_axi_s0_T_Trp_Vld  ;
	output         from_sram_axi_s1_T_En       ;
	input  [147:0] from_sram_axi_s1_T_Trp_Data ;
	input          from_sram_axi_s1_T_Trp_Head ;
	output         from_sram_axi_s1_T_Trp_Rdy  ;
	input          from_sram_axi_s1_T_Trp_Tail ;
	input          from_sram_axi_s1_T_Trp_Vld  ;
	output         from_sram_axi_s2_T_En       ;
	input  [147:0] from_sram_axi_s2_T_Trp_Data ;
	input          from_sram_axi_s2_T_Trp_Head ;
	output         from_sram_axi_s2_T_Trp_Rdy  ;
	input          from_sram_axi_s2_T_Trp_Tail ;
	input          from_sram_axi_s2_T_Trp_Vld  ;
	output         from_sram_axi_s3_T_En       ;
	input  [147:0] from_sram_axi_s3_T_Trp_Data ;
	input          from_sram_axi_s3_T_Trp_Head ;
	output         from_sram_axi_s3_T_Trp_Rdy  ;
	input          from_sram_axi_s3_T_Trp_Tail ;
	input          from_sram_axi_s3_T_Trp_Vld  ;
	output [147:0] to_Switch27_Data            ;
	output         to_Switch27_Head            ;
	input          to_Switch27_Rdy             ;
	output         to_Switch27_Tail            ;
	output         to_Switch27_Vld             ;
	wire [147:0] uuObsRxNoPipe_ddr_axi_s0_T_Tx_Data                        ;
	wire         uuObsRxNoPipe_ddr_axi_s0_T_Tx_Head                        ;
	wire         uuObsRxNoPipe_ddr_axi_s0_T_Tx_Rdy                         ;
	wire         uuObsRxNoPipe_ddr_axi_s0_T_Tx_Tail                        ;
	wire         uuObsRxNoPipe_ddr_axi_s0_T_Tx_Vld                         ;
	wire [147:0] uuObsRxNoPipe_ddr_axi_s1_T_Tx_Data                        ;
	wire         uuObsRxNoPipe_ddr_axi_s1_T_Tx_Head                        ;
	wire         uuObsRxNoPipe_ddr_axi_s1_T_Tx_Rdy                         ;
	wire         uuObsRxNoPipe_ddr_axi_s1_T_Tx_Tail                        ;
	wire         uuObsRxNoPipe_ddr_axi_s1_T_Tx_Vld                         ;
	wire [147:0] uuObsRxNoPipe_ddr_axi_s2_T_Tx_Data                        ;
	wire         uuObsRxNoPipe_ddr_axi_s2_T_Tx_Head                        ;
	wire         uuObsRxNoPipe_ddr_axi_s2_T_Tx_Rdy                         ;
	wire         uuObsRxNoPipe_ddr_axi_s2_T_Tx_Tail                        ;
	wire         uuObsRxNoPipe_ddr_axi_s2_T_Tx_Vld                         ;
	wire [147:0] uuObsRxNoPipe_ddr_axi_s3_T_Tx_Data                        ;
	wire         uuObsRxNoPipe_ddr_axi_s3_T_Tx_Head                        ;
	wire         uuObsRxNoPipe_ddr_axi_s3_T_Tx_Rdy                         ;
	wire         uuObsRxNoPipe_ddr_axi_s3_T_Tx_Tail                        ;
	wire         uuObsRxNoPipe_ddr_axi_s3_T_Tx_Vld                         ;
	wire [147:0] uuObsRxNoPipe_ddr_axil_s0_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_ddr_axil_s0_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_ddr_axil_s0_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_ddr_axil_s0_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_ddr_axil_s0_T_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_sram_axi_s0_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_sram_axi_s0_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_sram_axi_s0_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_sram_axi_s0_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_sram_axi_s0_T_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_sram_axi_s1_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_sram_axi_s1_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_sram_axi_s1_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_sram_axi_s1_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_sram_axi_s1_T_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_sram_axi_s2_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_sram_axi_s2_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_sram_axi_s2_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_sram_axi_s2_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_sram_axi_s2_T_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_sram_axi_s3_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_sram_axi_s3_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_sram_axi_s3_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_sram_axi_s3_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_sram_axi_s3_T_Tx_Vld                        ;
	wire [147:0] uMux_Switch27_Rx_Data                                     ;
	wire         uMux_Switch27_Rx_Head                                     ;
	wire         uMux_Switch27_Rx_Rdy                                      ;
	wire         uMux_Switch27_Rx_Tail                                     ;
	wire         uMux_Switch27_Rx_Vld                                      ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Data        ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Head        ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Rdy         ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Tail        ;
	wire         uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Vld         ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Data        ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Head        ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Rdy         ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Tail        ;
	wire         uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Vld         ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Data        ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Head        ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Rdy         ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Tail        ;
	wire         uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Vld         ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [147:0] uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Data        ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Head        ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Rdy         ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Tail        ;
	wire         uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Vld         ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Vld        ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Vld        ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Vld        ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Vld        ;
	wire         u_1b56                                                    ;
	wire         u_1c3                                                     ;
	wire         u_1cc7                                                    ;
	wire         u_2243                                                    ;
	wire         u_22bd                                                    ;
	wire         u_22d8                                                    ;
	wire         u_26cd                                                    ;
	wire         u_28d2                                                    ;
	wire         u_3254                                                    ;
	wire         u_37c1                                                    ;
	wire         u_3a48                                                    ;
	wire         u_3cd8                                                    ;
	wire         u_4dc5                                                    ;
	wire         u_4ec7                                                    ;
	wire         u_5082                                                    ;
	wire         u_50a9                                                    ;
	wire         u_53a9                                                    ;
	wire         u_59dc                                                    ;
	wire         u_5c02                                                    ;
	wire         u_5dfc                                                    ;
	wire         u_5e6a                                                    ;
	wire         u_6d91                                                    ;
	wire         u_6fec                                                    ;
	wire         u_70e0                                                    ;
	wire         u_72fb                                                    ;
	wire         u_7a5c                                                    ;
	wire         u_7bf6                                                    ;
	wire         u_7d6a                                                    ;
	wire         u_7f62                                                    ;
	wire         u_8941                                                    ;
	wire         u_8b7d                                                    ;
	wire         u_9157                                                    ;
	wire         u_961d                                                    ;
	wire         u_964b                                                    ;
	wire         u_a5f6                                                    ;
	wire         u_a844                                                    ;
	wire         u_a967                                                    ;
	wire         u_aa0c                                                    ;
	wire         u_abb1                                                    ;
	wire         u_b26f                                                    ;
	wire         u_b311                                                    ;
	wire         u_b45b                                                    ;
	wire         u_bd30                                                    ;
	wire         u_bd4e                                                    ;
	wire         u_c238                                                    ;
	wire         u_d752                                                    ;
	wire         u_d7bf                                                    ;
	wire         u_d81d                                                    ;
	wire         u_dca4                                                    ;
	wire         u_dea3                                                    ;
	wire         u_e396                                                    ;
	wire         u_e593                                                    ;
	wire         u_eb46                                                    ;
	wire         u_fbb3                                                    ;
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx(
		.Int_En( from_ddr_axi_s0_T_En )
	,	.Int_Trp_Data( from_ddr_axi_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_ddr_axi_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_ddr_axi_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_ddr_axi_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_ddr_axi_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72fb )
	,	.Sys_Pwr_WakeUp( u_dca4 )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_53a9 )
	,	.Sys_Pwr_WakeUp( u_5e6a )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx(
		.Int_En( from_ddr_axi_s1_T_En )
	,	.Int_Trp_Data( from_ddr_axi_s1_T_Trp_Data )
	,	.Int_Trp_Head( from_ddr_axi_s1_T_Trp_Head )
	,	.Int_Trp_Rdy( from_ddr_axi_s1_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_ddr_axi_s1_T_Trp_Tail )
	,	.Int_Trp_Vld( from_ddr_axi_s1_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_28d2 )
	,	.Sys_Pwr_WakeUp( u_8941 )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7d6a )
	,	.Sys_Pwr_WakeUp( u_50a9 )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ddr_axi_s1_T(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s1_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fbb3 )
	,	.Sys_Pwr_WakeUp( u_6fec )
	,	.Tx_Data( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx(
		.Int_En( from_ddr_axi_s2_T_En )
	,	.Int_Trp_Data( from_ddr_axi_s2_T_Trp_Data )
	,	.Int_Trp_Head( from_ddr_axi_s2_T_Trp_Head )
	,	.Int_Trp_Rdy( from_ddr_axi_s2_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_ddr_axi_s2_T_Trp_Tail )
	,	.Int_Trp_Vld( from_ddr_axi_s2_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b311 )
	,	.Sys_Pwr_WakeUp( u_5c02 )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d7bf )
	,	.Sys_Pwr_WakeUp( u_70e0 )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ddr_axi_s2_T(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s2_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e396 )
	,	.Sys_Pwr_WakeUp( u_8b7d )
	,	.Tx_Data( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx(
		.Int_En( from_ddr_axi_s3_T_En )
	,	.Int_Trp_Data( from_ddr_axi_s3_T_Trp_Data )
	,	.Int_Trp_Head( from_ddr_axi_s3_T_Trp_Head )
	,	.Int_Trp_Rdy( from_ddr_axi_s3_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_ddr_axi_s3_T_Trp_Tail )
	,	.Int_Trp_Vld( from_ddr_axi_s3_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3cd8 )
	,	.Sys_Pwr_WakeUp( u_4ec7 )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bd30 )
	,	.Sys_Pwr_WakeUp( u_b26f )
	,	.Tx_Data( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ddr_axi_s3_T(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s3_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6d91 )
	,	.Sys_Pwr_WakeUp( u_5082 )
	,	.Tx_Data( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ddr_axil_s0_T(
		.Rx_Data( from_ddr_axil_s0_T_Data )
	,	.Rx_Head( from_ddr_axil_s0_T_Head )
	,	.Rx_Rdy( from_ddr_axil_s0_T_Rdy )
	,	.Rx_Tail( from_ddr_axil_s0_T_Tail )
	,	.Rx_Vld( from_ddr_axil_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx(
		.Int_En( from_sram_axi_s0_T_En )
	,	.Int_Trp_Data( from_sram_axi_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_sram_axi_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_sram_axi_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_sram_axi_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_sram_axi_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4dc5 )
	,	.Sys_Pwr_WakeUp( u_bd4e )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1c3 )
	,	.Sys_Pwr_WakeUp( u_59dc )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_sram_axi_s0_T(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d752 )
	,	.Sys_Pwr_WakeUp( u_37c1 )
	,	.Tx_Data( uuObsRxNoPipe_sram_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_sram_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_sram_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_sram_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx(
		.Int_En( from_sram_axi_s1_T_En )
	,	.Int_Trp_Data( from_sram_axi_s1_T_Trp_Data )
	,	.Int_Trp_Head( from_sram_axi_s1_T_Trp_Head )
	,	.Int_Trp_Rdy( from_sram_axi_s1_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_sram_axi_s1_T_Trp_Tail )
	,	.Int_Trp_Vld( from_sram_axi_s1_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a844 )
	,	.Sys_Pwr_WakeUp( u_b45b )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aa0c )
	,	.Sys_Pwr_WakeUp( u_e593 )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_sram_axi_s1_T(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s1_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_961d )
	,	.Sys_Pwr_WakeUp( u_7bf6 )
	,	.Tx_Data( uuObsRxNoPipe_sram_axi_s1_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_sram_axi_s1_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_sram_axi_s1_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_sram_axi_s1_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_sram_axi_s1_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx(
		.Int_En( from_sram_axi_s2_T_En )
	,	.Int_Trp_Data( from_sram_axi_s2_T_Trp_Data )
	,	.Int_Trp_Head( from_sram_axi_s2_T_Trp_Head )
	,	.Int_Trp_Rdy( from_sram_axi_s2_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_sram_axi_s2_T_Trp_Tail )
	,	.Int_Trp_Vld( from_sram_axi_s2_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_964b )
	,	.Sys_Pwr_WakeUp( u_3254 )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_22bd )
	,	.Sys_Pwr_WakeUp( u_1b56 )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_sram_axi_s2_T(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s2_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5dfc )
	,	.Sys_Pwr_WakeUp( u_dea3 )
	,	.Tx_Data( uuObsRxNoPipe_sram_axi_s2_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_sram_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_sram_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_sram_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_sram_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx(
		.Int_En( from_sram_axi_s3_T_En )
	,	.Int_Trp_Data( from_sram_axi_s3_T_Trp_Data )
	,	.Int_Trp_Head( from_sram_axi_s3_T_Trp_Head )
	,	.Int_Trp_Rdy( from_sram_axi_s3_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_sram_axi_s3_T_Trp_Tail )
	,	.Int_Trp_Vld( from_sram_axi_s3_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7f62 )
	,	.Sys_Pwr_WakeUp( u_abb1 )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a5f6 )
	,	.Sys_Pwr_WakeUp( u_d81d )
	,	.Tx_Data( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_sram_axi_s3_T(
		.Rx_Data( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_sram_axi_s3_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1cc7 )
	,	.Sys_Pwr_WakeUp( u_22d8 )
	,	.Tx_Data( uuObsRxNoPipe_sram_axi_s3_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_sram_axi_s3_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_sram_axi_s3_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_sram_axi_s3_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_sram_axi_s3_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsTxNoPipe_Switch27(
		.Rx_Data( uMux_Switch27_Rx_Data )
	,	.Rx_Head( uMux_Switch27_Rx_Head )
	,	.Rx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch27_Rx_Tail )
	,	.Rx_Vld( uMux_Switch27_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2243 )
	,	.Sys_Pwr_WakeUp( u_7a5c )
	,	.Tx_Data( to_Switch27_Data )
	,	.Tx_Head( to_Switch27_Head )
	,	.Tx_Rdy( to_Switch27_Rdy )
	,	.Tx_Tail( to_Switch27_Tail )
	,	.Tx_Vld( to_Switch27_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_59493756 Mux_Switch27(
		.Rx_0_Data( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Data )
	,	.Rx_0_Head( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Head )
	,	.Rx_0_Rdy( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Rdy )
	,	.Rx_0_Tail( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Tail )
	,	.Rx_0_Vld( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Vld )
	,	.Rx_1_Data( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Data )
	,	.Rx_1_Head( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Head )
	,	.Rx_1_Rdy( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Rdy )
	,	.Rx_1_Tail( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Tail )
	,	.Rx_1_Vld( uuObsRxNoPipe_ddr_axi_s1_T_Tx_Vld )
	,	.Rx_2_Data( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Data )
	,	.Rx_2_Head( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Head )
	,	.Rx_2_Rdy( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Rdy )
	,	.Rx_2_Tail( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Tail )
	,	.Rx_2_Vld( uuObsRxNoPipe_ddr_axi_s2_T_Tx_Vld )
	,	.Rx_3_Data( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Data )
	,	.Rx_3_Head( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Head )
	,	.Rx_3_Rdy( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Rdy )
	,	.Rx_3_Tail( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Tail )
	,	.Rx_3_Vld( uuObsRxNoPipe_ddr_axi_s3_T_Tx_Vld )
	,	.Rx_4_Data( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Data )
	,	.Rx_4_Head( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Head )
	,	.Rx_4_Rdy( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Rdy )
	,	.Rx_4_Tail( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Tail )
	,	.Rx_4_Vld( uuObsRxNoPipe_ddr_axil_s0_T_Tx_Vld )
	,	.Rx_5_Data( uuObsRxNoPipe_sram_axi_s0_T_Tx_Data )
	,	.Rx_5_Head( uuObsRxNoPipe_sram_axi_s0_T_Tx_Head )
	,	.Rx_5_Rdy( uuObsRxNoPipe_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_5_Tail( uuObsRxNoPipe_sram_axi_s0_T_Tx_Tail )
	,	.Rx_5_Vld( uuObsRxNoPipe_sram_axi_s0_T_Tx_Vld )
	,	.Rx_6_Data( uuObsRxNoPipe_sram_axi_s1_T_Tx_Data )
	,	.Rx_6_Head( uuObsRxNoPipe_sram_axi_s1_T_Tx_Head )
	,	.Rx_6_Rdy( uuObsRxNoPipe_sram_axi_s1_T_Tx_Rdy )
	,	.Rx_6_Tail( uuObsRxNoPipe_sram_axi_s1_T_Tx_Tail )
	,	.Rx_6_Vld( uuObsRxNoPipe_sram_axi_s1_T_Tx_Vld )
	,	.Rx_7_Data( uuObsRxNoPipe_sram_axi_s2_T_Tx_Data )
	,	.Rx_7_Head( uuObsRxNoPipe_sram_axi_s2_T_Tx_Head )
	,	.Rx_7_Rdy( uuObsRxNoPipe_sram_axi_s2_T_Tx_Rdy )
	,	.Rx_7_Tail( uuObsRxNoPipe_sram_axi_s2_T_Tx_Tail )
	,	.Rx_7_Vld( uuObsRxNoPipe_sram_axi_s2_T_Tx_Vld )
	,	.Rx_8_Data( uuObsRxNoPipe_sram_axi_s3_T_Tx_Data )
	,	.Rx_8_Head( uuObsRxNoPipe_sram_axi_s3_T_Tx_Head )
	,	.Rx_8_Rdy( uuObsRxNoPipe_sram_axi_s3_T_Tx_Rdy )
	,	.Rx_8_Tail( uuObsRxNoPipe_sram_axi_s3_T_Tx_Tail )
	,	.Rx_8_Vld( uuObsRxNoPipe_sram_axi_s3_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_26cd )
	,	.Sys_Pwr_WakeUp( u_eb46 )
	,	.Tx_Data( uMux_Switch27_Rx_Data )
	,	.Tx_Head( uMux_Switch27_Rx_Head )
	,	.Tx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch27_Rx_Tail )
	,	.Tx_Vld( uMux_Switch27_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	,	.WakeUp_Rx_7( )
	,	.WakeUp_Rx_8( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ddr_axi_s0_T(
		.Rx_Data( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ddr_axi_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c238 )
	,	.Sys_Pwr_WakeUp( u_a967 )
	,	.Tx_Data( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ddr_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_c238
		&
		u_fbb3
		&
		u_e396
		&
		u_6d91
		&
		u_9157
		&
		u_d752
		&
		u_961d
		&
		u_5dfc
		&
		u_1cc7
		&
		u_2243
		&
		u_26cd
		&
		u_72fb
		&
		u_53a9
		&
		u_28d2
		&
		u_7d6a
		&
		u_b311
		&
		u_d7bf
		&
		u_3cd8
		&
		u_bd30
		&
		u_4dc5
		&
		u_1c3
		&
		u_a844
		&
		u_aa0c
		&
		u_964b
		&
		u_22bd
		&
		u_7f62
		&	u_a5f6;
	assign Sys_Pwr_WakeUp =
		u_a967
		|
		u_6fec
		|
		u_8b7d
		|
		u_5082
		|
		u_3a48
		|
		u_37c1
		|
		u_7bf6
		|
		u_dea3
		|
		u_22d8
		|
		u_7a5c
		|
		u_eb46
		|
		u_dca4
		|
		u_5e6a
		|
		u_8941
		|
		u_50a9
		|
		u_5c02
		|
		u_70e0
		|
		u_4ec7
		|
		u_b26f
		|
		u_bd4e
		|
		u_59dc
		|
		u_b45b
		|
		u_e593
		|
		u_3254
		|
		u_1b56
		|
		u_abb1
		|	u_d81d;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch23Resp_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_sram_axi_s0_T_Data
,	from_sram_axi_s0_T_Head
,	from_sram_axi_s0_T_Rdy
,	from_sram_axi_s0_T_Tail
,	from_sram_axi_s0_T_Vld
,	to_Switch1Resp002_Data
,	to_Switch1Resp002_RdCnt
,	to_Switch1Resp002_RdPtr
,	to_Switch1Resp002_RxCtl_PwrOnRst
,	to_Switch1Resp002_RxCtl_PwrOnRstAck
,	to_Switch1Resp002_TxCtl_PwrOnRst
,	to_Switch1Resp002_TxCtl_PwrOnRstAck
,	to_Switch1Resp002_WrCnt
,	to_Switch2Resp001_En
,	to_Switch2Resp001_Trp_Data
,	to_Switch2Resp001_Trp_Head
,	to_Switch2Resp001_Trp_Rdy
,	to_Switch2Resp001_Trp_Tail
,	to_Switch2Resp001_Trp_Vld
,	to_Switch4Resp001_Data
,	to_Switch4Resp001_Head
,	to_Switch4Resp001_Rdy
,	to_Switch4Resp001_Tail
,	to_Switch4Resp001_Vld
,	to_Switch6Resp001_En
,	to_Switch6Resp001_Trp_Data
,	to_Switch6Resp001_Trp_Head
,	to_Switch6Resp001_Trp_Rdy
,	to_Switch6Resp001_Trp_Tail
,	to_Switch6Resp001_Trp_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [109:0] from_sram_axi_s0_T_Data             ;
	input          from_sram_axi_s0_T_Head             ;
	output         from_sram_axi_s0_T_Rdy              ;
	input          from_sram_axi_s0_T_Tail             ;
	input          from_sram_axi_s0_T_Vld              ;
	output [111:0] to_Switch1Resp002_Data              ;
	input  [2:0]   to_Switch1Resp002_RdCnt             ;
	input  [2:0]   to_Switch1Resp002_RdPtr             ;
	output         to_Switch1Resp002_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp002_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp002_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp002_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp002_WrCnt             ;
	input          to_Switch2Resp001_En                ;
	output [109:0] to_Switch2Resp001_Trp_Data          ;
	output         to_Switch2Resp001_Trp_Head          ;
	input          to_Switch2Resp001_Trp_Rdy           ;
	output         to_Switch2Resp001_Trp_Tail          ;
	output         to_Switch2Resp001_Trp_Vld           ;
	output [109:0] to_Switch4Resp001_Data              ;
	output         to_Switch4Resp001_Head              ;
	input          to_Switch4Resp001_Rdy               ;
	output         to_Switch4Resp001_Tail              ;
	output         to_Switch4Resp001_Vld               ;
	input          to_Switch6Resp001_En                ;
	output [109:0] to_Switch6Resp001_Trp_Data          ;
	output         to_Switch6Resp001_Trp_Head          ;
	input          to_Switch6Resp001_Trp_Rdy           ;
	output         to_Switch6Resp001_Trp_Tail          ;
	output         to_Switch6Resp001_Trp_Vld           ;
	wire [145:0] uuDtpRxNoPipe_sram_axi_s0_T_Tx_Data   ;
	wire         uuDtpRxNoPipe_sram_axi_s0_T_Tx_Head   ;
	wire         uuDtpRxNoPipe_sram_axi_s0_T_Tx_Rdy    ;
	wire         uuDtpRxNoPipe_sram_axi_s0_T_Tx_Tail   ;
	wire         uuDtpRxNoPipe_sram_axi_s0_T_Tx_Vld    ;
	wire [145:0] uuDtpTxNoPipe_Switch1Resp002_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch2Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch2Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch6Resp001_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch6Resp001_Tx_Vld   ;
	wire [145:0] uDemux0_sram_axi_s0_T_Tx_Data         ;
	wire         uDemux0_sram_axi_s0_T_Tx_Head         ;
	wire         uDemux0_sram_axi_s0_T_Tx_Rdy          ;
	wire         uDemux0_sram_axi_s0_T_Tx_Tail         ;
	wire         uDemux0_sram_axi_s0_T_Tx_Vld          ;
	wire [145:0] uDemux1_sram_axi_s0_T_Tx_Data         ;
	wire         uDemux1_sram_axi_s0_T_Tx_Head         ;
	wire         uDemux1_sram_axi_s0_T_Tx_Rdy          ;
	wire         uDemux1_sram_axi_s0_T_Tx_Tail         ;
	wire         uDemux1_sram_axi_s0_T_Tx_Vld          ;
	wire [145:0] uDemux2_sram_axi_s0_T_Tx_Data         ;
	wire         uDemux2_sram_axi_s0_T_Tx_Head         ;
	wire         uDemux2_sram_axi_s0_T_Tx_Rdy          ;
	wire         uDemux2_sram_axi_s0_T_Tx_Tail         ;
	wire         uDemux2_sram_axi_s0_T_Tx_Vld          ;
	wire [145:0] uDemux3_sram_axi_s0_T_Tx_Data         ;
	wire         uDemux3_sram_axi_s0_T_Tx_Head         ;
	wire         uDemux3_sram_axi_s0_T_Tx_Rdy          ;
	wire         uDemux3_sram_axi_s0_T_Tx_Tail         ;
	wire         uDemux3_sram_axi_s0_T_Tx_Vld          ;
	wire [145:0] uDtpRxSerAdapt_sram_axi_s0_T_Tx_Data  ;
	wire         uDtpRxSerAdapt_sram_axi_s0_T_Tx_Head  ;
	wire         uDtpRxSerAdapt_sram_axi_s0_T_Tx_Rdy   ;
	wire         uDtpRxSerAdapt_sram_axi_s0_T_Tx_Tail  ;
	wire         uDtpRxSerAdapt_sram_axi_s0_T_Tx_Vld   ;
	wire [109:0] uDtpTxSerAdapt_Switch1Resp002_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch2Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch2Resp001_Tx_Vld  ;
	wire [109:0] uDtpTxSerAdapt_Switch6Resp001_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch6Resp001_Tx_Vld  ;
	wire         u_1b26                                ;
	wire         u_1f0f                                ;
	wire         u_25cd                                ;
	wire         u_326b                                ;
	wire         u_3341                                ;
	wire         u_335d                                ;
	wire         u_3c46                                ;
	wire         u_3c90                                ;
	wire         u_4234                                ;
	wire         u_4c35                                ;
	wire         u_4c6                                 ;
	wire         u_64d                                 ;
	wire         u_72f1                                ;
	wire         u_8770                                ;
	wire         u_912f                                ;
	wire         u_9502                                ;
	wire         u_9770                                ;
	wire         u_9a11                                ;
	wire         u_9f7f                                ;
	wire         u_a12f                                ;
	wire         u_a6ed                                ;
	wire         u_b020                                ;
	wire         u_b5de                                ;
	wire         u_c934                                ;
	wire         u_cab6                                ;
	wire         u_cd6b                                ;
	wire         u_ead2                                ;
	wire         u_f822                                ;
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_sram_axi_s0_T(
		.Rx_Data( from_sram_axi_s0_T_Data )
	,	.Rx_Head( from_sram_axi_s0_T_Head )
	,	.Rx_Rdy( from_sram_axi_s0_T_Rdy )
	,	.Rx_Tail( from_sram_axi_s0_T_Tail )
	,	.Rx_Vld( from_sram_axi_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cab6 )
	,	.Sys_Pwr_WakeUp( u_335d )
	,	.Tx_Data( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch1Resp002_Async(
		.Int_Data( to_Switch1Resp002_Data )
	,	.Int_RdCnt( to_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp002_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c90 )
	,	.Sys_Pwr_WakeUp( u_1f0f )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch1Resp002(
		.Rx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a12f )
	,	.Sys_Pwr_WakeUp( u_9770 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch1Resp002(
		.Rx_Data( uDemux0_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uDemux0_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f1 )
	,	.Sys_Pwr_WakeUp( u_f822 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch2Resp001_En )
	,	.Int_Trp_Data( to_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch2Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ead2 )
	,	.Sys_Pwr_WakeUp( u_3341 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch2Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a11 )
	,	.Sys_Pwr_WakeUp( u_9502 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch2Resp001(
		.Rx_Data( uDemux1_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uDemux1_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f7f )
	,	.Sys_Pwr_WakeUp( u_b020 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch4Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_912f )
	,	.Sys_Pwr_WakeUp( u_8770 )
	,	.Tx_Data( to_Switch4Resp001_Data )
	,	.Tx_Head( to_Switch4Resp001_Head )
	,	.Tx_Rdy( to_Switch4Resp001_Rdy )
	,	.Tx_Tail( to_Switch4Resp001_Tail )
	,	.Tx_Vld( to_Switch4Resp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uDemux2_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uDemux2_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux2_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux2_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux2_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( u_b5de )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch6Resp001_SubEdgesSlowTx(
		.Int_En( to_Switch6Resp001_En )
	,	.Int_Trp_Data( to_Switch6Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch6Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch6Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch6Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch6Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c6 )
	,	.Sys_Pwr_WakeUp( u_64d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch6Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cd )
	,	.Sys_Pwr_WakeUp( u_3c46 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uDemux3_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uDemux3_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uDemux3_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDemux3_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uDemux3_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_5ac81d86 Demux_sram_axi_s0_T(
		.Rx_Data( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a6ed )
	,	.Sys_Pwr_WakeUp( u_1b26 )
	,	.Tx_0_Data( uDemux0_sram_axi_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_sram_axi_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_sram_axi_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_sram_axi_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_sram_axi_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_sram_axi_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_sram_axi_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_sram_axi_s0_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_sram_axi_s0_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_sram_axi_s0_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_sram_axi_s0_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_sram_axi_s0_T_Tx_Vld )
	,	.Tx_3_Data( uDemux3_sram_axi_s0_T_Tx_Data )
	,	.Tx_3_Head( uDemux3_sram_axi_s0_T_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_sram_axi_s0_T_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_sram_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_sram_axi_s0_T(
		.Rx_Data( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c934 )
	,	.Sys_Pwr_WakeUp( u_326b )
	,	.Tx_Data( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_sram_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_c934
		&
		u_72f1
		&
		u_9f7f
		&
		u_4c35
		&
		u_cd6b
		&
		u_a6ed
		&
		u_cab6
		&
		u_3c90
		&
		u_ead2
		&
		u_4c6
		&
		u_a12f
		&
		u_9a11
		&
		u_912f
		&	u_25cd;
	assign Sys_Pwr_WakeUp =
		u_326b
		|
		u_f822
		|
		u_b020
		|
		u_b5de
		|
		u_4234
		|
		u_1b26
		|
		u_335d
		|
		u_1f0f
		|
		u_3341
		|
		u_64d
		|
		u_9770
		|
		u_9502
		|
		u_8770
		|	u_3c46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch23_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch1_En
,	from_Switch1_Trp_Data
,	from_Switch1_Trp_Head
,	from_Switch1_Trp_Rdy
,	from_Switch1_Trp_Tail
,	from_Switch1_Trp_Vld
,	from_Switch2_Data
,	from_Switch2_RdCnt
,	from_Switch2_RdPtr
,	from_Switch2_RxCtl_PwrOnRst
,	from_Switch2_RxCtl_PwrOnRstAck
,	from_Switch2_TxCtl_PwrOnRst
,	from_Switch2_TxCtl_PwrOnRstAck
,	from_Switch2_WrCnt
,	from_Switch4_Data
,	from_Switch4_Head
,	from_Switch4_Rdy
,	from_Switch4_Tail
,	from_Switch4_Vld
,	from_Switch6_En
,	from_Switch6_Trp_Data
,	from_Switch6_Trp_Head
,	from_Switch6_Trp_Rdy
,	from_Switch6_Trp_Tail
,	from_Switch6_Trp_Vld
,	to_sram_axi_s0_T_Data
,	to_sram_axi_s0_T_Head
,	to_sram_axi_s0_T_Rdy
,	to_sram_axi_s0_T_Tail
,	to_sram_axi_s0_T_Vld
);
	input          Sys_Clk                        ;
	input          Sys_Clk_ClkS                   ;
	input          Sys_Clk_En                     ;
	input          Sys_Clk_EnS                    ;
	input          Sys_Clk_RetRstN                ;
	input          Sys_Clk_RstN                   ;
	input          Sys_Clk_Tm                     ;
	output         Sys_Pwr_Idle                   ;
	output         Sys_Pwr_WakeUp                 ;
	input          from_Switch1_En                ;
	input  [109:0] from_Switch1_Trp_Data          ;
	input          from_Switch1_Trp_Head          ;
	output         from_Switch1_Trp_Rdy           ;
	input          from_Switch1_Trp_Tail          ;
	input          from_Switch1_Trp_Vld           ;
	input  [111:0] from_Switch2_Data              ;
	output [2:0]   from_Switch2_RdCnt             ;
	output [2:0]   from_Switch2_RdPtr             ;
	input          from_Switch2_RxCtl_PwrOnRst    ;
	output         from_Switch2_RxCtl_PwrOnRstAck ;
	output         from_Switch2_TxCtl_PwrOnRst    ;
	input          from_Switch2_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch2_WrCnt             ;
	input  [109:0] from_Switch4_Data              ;
	input          from_Switch4_Head              ;
	output         from_Switch4_Rdy               ;
	input          from_Switch4_Tail              ;
	input          from_Switch4_Vld               ;
	input          from_Switch6_En                ;
	input  [109:0] from_Switch6_Trp_Data          ;
	input          from_Switch6_Trp_Head          ;
	output         from_Switch6_Trp_Rdy           ;
	input          from_Switch6_Trp_Tail          ;
	input          from_Switch6_Trp_Vld           ;
	output [109:0] to_sram_axi_s0_T_Data          ;
	output         to_sram_axi_s0_T_Head          ;
	input          to_sram_axi_s0_T_Rdy           ;
	output         to_sram_axi_s0_T_Tail          ;
	output         to_sram_axi_s0_T_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch1_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch1_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch2_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch4_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld                  ;
	wire [145:0] uuDtpRxNoPipe_Switch6_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld                  ;
	wire [145:0] uuDtpTxNoPipe_sram_axi_s0_T_Tx_Data           ;
	wire         uuDtpTxNoPipe_sram_axi_s0_T_Tx_Head           ;
	wire         uuDtpTxNoPipe_sram_axi_s0_T_Tx_Rdy            ;
	wire         uuDtpTxNoPipe_sram_axi_s0_T_Tx_Tail           ;
	wire         uuDtpTxNoPipe_sram_axi_s0_T_Tx_Vld            ;
	wire [109:0] uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch2_Async_Tx_Data          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Head          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Rdy           ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Tail          ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Vld           ;
	wire [109:0] uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch1_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch1_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch2_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch4_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Vld                 ;
	wire [145:0] uDtpRxSerAdapt_Switch6_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch6_Tx_Vld                 ;
	wire [145:0] uMux_sram_axi_s0_T_Rx_Data                    ;
	wire         uMux_sram_axi_s0_T_Rx_Head                    ;
	wire         uMux_sram_axi_s0_T_Rx_Rdy                     ;
	wire         uMux_sram_axi_s0_T_Rx_Tail                    ;
	wire         uMux_sram_axi_s0_T_Rx_Vld                     ;
	wire         u_16b1                                        ;
	wire         u_185f                                        ;
	wire         u_1c99                                        ;
	wire         u_22db                                        ;
	wire         u_2639                                        ;
	wire         u_380                                         ;
	wire         u_3a48                                        ;
	wire         u_4382                                        ;
	wire         u_4a5                                         ;
	wire         u_5040                                        ;
	wire         u_55f6                                        ;
	wire         u_796e                                        ;
	wire         u_82ee                                        ;
	wire         u_881d                                        ;
	wire         u_88da                                        ;
	wire         u_8e7a                                        ;
	wire         u_8f28                                        ;
	wire         u_9157                                        ;
	wire         u_9862                                        ;
	wire         u_9a91                                        ;
	wire         u_a19c                                        ;
	wire         u_bdcd                                        ;
	wire         u_c81f                                        ;
	wire         u_d446                                        ;
	wire         u_d77                                         ;
	wire         u_dcc4                                        ;
	wire         u_ec25                                        ;
	wire         u_fb03                                        ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( from_Switch1_En )
	,	.Int_Trp_Data( from_Switch1_Trp_Data )
	,	.Int_Trp_Head( from_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch1_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bdcd )
	,	.Sys_Pwr_WakeUp( u_d446 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch1(
		.Rx_Data( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch1_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_88da )
	,	.Sys_Pwr_WakeUp( u_2639 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch2_Async(
		.Int_Data( from_Switch2_Data )
	,	.Int_RdCnt( from_Switch2_RdCnt )
	,	.Int_RdPtr( from_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch2_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcc4 )
	,	.Sys_Pwr_WakeUp( u_22db )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch2(
		.Rx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fb03 )
	,	.Sys_Pwr_WakeUp( u_a19c )
	,	.Tx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch2(
		.Rx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_881d )
	,	.Sys_Pwr_WakeUp( u_55f6 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch4(
		.Rx_Data( from_Switch4_Data )
	,	.Rx_Head( from_Switch4_Head )
	,	.Rx_Rdy( from_Switch4_Rdy )
	,	.Rx_Tail( from_Switch4_Tail )
	,	.Rx_Vld( from_Switch4_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16b1 )
	,	.Sys_Pwr_WakeUp( u_9862 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch6_SubEdgesSlowRx(
		.Int_En( from_Switch6_En )
	,	.Int_Trp_Data( from_Switch6_Trp_Data )
	,	.Int_Trp_Head( from_Switch6_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch6_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch6_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch6_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_796e )
	,	.Sys_Pwr_WakeUp( u_4a5 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch6(
		.Rx_Data( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch6_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d77 )
	,	.Sys_Pwr_WakeUp( u_8f28 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch6(
		.Rx_Data( uDtpRxSerAdapt_Switch6_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch6_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch6_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_sram_axi_s0_T(
		.Rx_Data( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5040 )
	,	.Sys_Pwr_WakeUp( u_185f )
	,	.Tx_Data( to_sram_axi_s0_T_Data )
	,	.Tx_Head( to_sram_axi_s0_T_Head )
	,	.Tx_Rdy( to_sram_axi_s0_T_Rdy )
	,	.Tx_Tail( to_sram_axi_s0_T_Tail )
	,	.Tx_Vld( to_sram_axi_s0_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_sram_axi_s0_T(
		.Rx_Data( uMux_sram_axi_s0_T_Rx_Data )
	,	.Rx_Head( uMux_sram_axi_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_sram_axi_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_sram_axi_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_sram_axi_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_82ee )
	,	.Sys_Pwr_WakeUp( u_ec25 )
	,	.Tx_Data( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_sram_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_777d4a16 Mux_sram_axi_s0_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Rx_3_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_3_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_3_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_3_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_3_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8e7a )
	,	.Sys_Pwr_WakeUp( u_1c99 )
	,	.Tx_Data( uMux_sram_axi_s0_T_Rx_Data )
	,	.Tx_Head( uMux_sram_axi_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_sram_axi_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_sram_axi_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_sram_axi_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch1(
		.Rx_Data( uDtpRxSerAdapt_Switch1_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch1_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch1_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch1_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_380 )
	,	.Sys_Pwr_WakeUp( u_c81f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_380
		&
		u_881d
		&
		u_9157
		&
		u_9a91
		&
		u_82ee
		&
		u_bdcd
		&
		u_dcc4
		&
		u_796e
		&
		u_88da
		&
		u_fb03
		&
		u_16b1
		&
		u_d77
		&
		u_5040
		&	u_8e7a;
	assign Sys_Pwr_WakeUp =
		u_c81f
		|
		u_55f6
		|
		u_3a48
		|
		u_4382
		|
		u_ec25
		|
		u_d446
		|
		u_22db
		|
		u_4a5
		|
		u_2639
		|
		u_a19c
		|
		u_9862
		|
		u_8f28
		|
		u_185f
		|	u_1c99;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch24_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_FCB_apb_s0_T_Data
,	from_FCB_apb_s0_T_Head
,	from_FCB_apb_s0_T_Rdy
,	from_FCB_apb_s0_T_Tail
,	from_FCB_apb_s0_T_Vld
,	from_PUFCC_apb_s0_T_Data
,	from_PUFCC_apb_s0_T_Head
,	from_PUFCC_apb_s0_T_Rdy
,	from_PUFCC_apb_s0_T_Tail
,	from_PUFCC_apb_s0_T_Vld
,	from_PUFcc_probe_Data
,	from_PUFcc_probe_Head
,	from_PUFcc_probe_Rdy
,	from_PUFcc_probe_Tail
,	from_PUFcc_probe_Vld
,	from_Periph_Multi_APB_T_Data
,	from_Periph_Multi_APB_T_Head
,	from_Periph_Multi_APB_T_Rdy
,	from_Periph_Multi_APB_T_Tail
,	from_Periph_Multi_APB_T_Vld
,	from_SCU_Multi_APB_T_Data
,	from_SCU_Multi_APB_T_Head
,	from_SCU_Multi_APB_T_Rdy
,	from_SCU_Multi_APB_T_Tail
,	from_SCU_Multi_APB_T_Vld
,	from_SPI_ahb_s0_T_Data
,	from_SPI_ahb_s0_T_Head
,	from_SPI_ahb_s0_T_Rdy
,	from_SPI_ahb_s0_T_Tail
,	from_SPI_ahb_s0_T_Vld
,	from_SPI_mem_ahb_T_Data
,	from_SPI_mem_ahb_T_Head
,	from_SPI_mem_ahb_T_Rdy
,	from_SPI_mem_ahb_T_Tail
,	from_SPI_mem_ahb_T_Vld
,	from_USB_axi_s0_T_Data
,	from_USB_axi_s0_T_Head
,	from_USB_axi_s0_T_Rdy
,	from_USB_axi_s0_T_Tail
,	from_USB_axi_s0_T_Vld
,	from_USB_probe_Data
,	from_USB_probe_Head
,	from_USB_probe_Rdy
,	from_USB_probe_Tail
,	from_USB_probe_Vld
,	to_Switch27_Data
,	to_Switch27_Head
,	to_Switch27_Rdy
,	to_Switch27_Tail
,	to_Switch27_Vld
);
	input          Sys_Clk                      ;
	input          Sys_Clk_ClkS                 ;
	input          Sys_Clk_En                   ;
	input          Sys_Clk_EnS                  ;
	input          Sys_Clk_RetRstN              ;
	input          Sys_Clk_RstN                 ;
	input          Sys_Clk_Tm                   ;
	output         Sys_Pwr_Idle                 ;
	output         Sys_Pwr_WakeUp               ;
	input  [147:0] from_FCB_apb_s0_T_Data       ;
	input          from_FCB_apb_s0_T_Head       ;
	output         from_FCB_apb_s0_T_Rdy        ;
	input          from_FCB_apb_s0_T_Tail       ;
	input          from_FCB_apb_s0_T_Vld        ;
	input  [147:0] from_PUFCC_apb_s0_T_Data     ;
	input          from_PUFCC_apb_s0_T_Head     ;
	output         from_PUFCC_apb_s0_T_Rdy      ;
	input          from_PUFCC_apb_s0_T_Tail     ;
	input          from_PUFCC_apb_s0_T_Vld      ;
	input  [147:0] from_PUFcc_probe_Data        ;
	input          from_PUFcc_probe_Head        ;
	output         from_PUFcc_probe_Rdy         ;
	input          from_PUFcc_probe_Tail        ;
	input          from_PUFcc_probe_Vld         ;
	input  [147:0] from_Periph_Multi_APB_T_Data ;
	input          from_Periph_Multi_APB_T_Head ;
	output         from_Periph_Multi_APB_T_Rdy  ;
	input          from_Periph_Multi_APB_T_Tail ;
	input          from_Periph_Multi_APB_T_Vld  ;
	input  [147:0] from_SCU_Multi_APB_T_Data    ;
	input          from_SCU_Multi_APB_T_Head    ;
	output         from_SCU_Multi_APB_T_Rdy     ;
	input          from_SCU_Multi_APB_T_Tail    ;
	input          from_SCU_Multi_APB_T_Vld     ;
	input  [147:0] from_SPI_ahb_s0_T_Data       ;
	input          from_SPI_ahb_s0_T_Head       ;
	output         from_SPI_ahb_s0_T_Rdy        ;
	input          from_SPI_ahb_s0_T_Tail       ;
	input          from_SPI_ahb_s0_T_Vld        ;
	input  [147:0] from_SPI_mem_ahb_T_Data      ;
	input          from_SPI_mem_ahb_T_Head      ;
	output         from_SPI_mem_ahb_T_Rdy       ;
	input          from_SPI_mem_ahb_T_Tail      ;
	input          from_SPI_mem_ahb_T_Vld       ;
	input  [147:0] from_USB_axi_s0_T_Data       ;
	input          from_USB_axi_s0_T_Head       ;
	output         from_USB_axi_s0_T_Rdy        ;
	input          from_USB_axi_s0_T_Tail       ;
	input          from_USB_axi_s0_T_Vld        ;
	input  [147:0] from_USB_probe_Data          ;
	input          from_USB_probe_Head          ;
	output         from_USB_probe_Rdy           ;
	input          from_USB_probe_Tail          ;
	input          from_USB_probe_Vld           ;
	output [147:0] to_Switch27_Data             ;
	output         to_Switch27_Head             ;
	input          to_Switch27_Rdy              ;
	output         to_Switch27_Tail             ;
	output         to_Switch27_Vld              ;
	wire [147:0] uuObsRxNoPipe_FCB_apb_s0_T_Tx_Data       ;
	wire         uuObsRxNoPipe_FCB_apb_s0_T_Tx_Head       ;
	wire         uuObsRxNoPipe_FCB_apb_s0_T_Tx_Rdy        ;
	wire         uuObsRxNoPipe_FCB_apb_s0_T_Tx_Tail       ;
	wire         uuObsRxNoPipe_FCB_apb_s0_T_Tx_Vld        ;
	wire [147:0] uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Data     ;
	wire         uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Head     ;
	wire         uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Rdy      ;
	wire         uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Tail     ;
	wire         uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Vld      ;
	wire [147:0] uuObsRxNoPipe_PUFcc_probe_Tx_Data        ;
	wire         uuObsRxNoPipe_PUFcc_probe_Tx_Head        ;
	wire         uuObsRxNoPipe_PUFcc_probe_Tx_Rdy         ;
	wire         uuObsRxNoPipe_PUFcc_probe_Tx_Tail        ;
	wire         uuObsRxNoPipe_PUFcc_probe_Tx_Vld         ;
	wire [147:0] uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Data ;
	wire         uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Head ;
	wire         uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Rdy  ;
	wire         uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Tail ;
	wire         uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Vld  ;
	wire [147:0] uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Data    ;
	wire         uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Head    ;
	wire         uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Rdy     ;
	wire         uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Tail    ;
	wire         uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Vld     ;
	wire [147:0] uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Data       ;
	wire         uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Head       ;
	wire         uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Rdy        ;
	wire         uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Tail       ;
	wire         uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Vld        ;
	wire [147:0] uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Data      ;
	wire         uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Head      ;
	wire         uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Rdy       ;
	wire         uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Tail      ;
	wire         uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Vld       ;
	wire [147:0] uuObsRxNoPipe_USB_axi_s0_T_Tx_Data       ;
	wire         uuObsRxNoPipe_USB_axi_s0_T_Tx_Head       ;
	wire         uuObsRxNoPipe_USB_axi_s0_T_Tx_Rdy        ;
	wire         uuObsRxNoPipe_USB_axi_s0_T_Tx_Tail       ;
	wire         uuObsRxNoPipe_USB_axi_s0_T_Tx_Vld        ;
	wire [147:0] uuObsRxNoPipe_USB_probe_Tx_Data          ;
	wire         uuObsRxNoPipe_USB_probe_Tx_Head          ;
	wire         uuObsRxNoPipe_USB_probe_Tx_Rdy           ;
	wire         uuObsRxNoPipe_USB_probe_Tx_Tail          ;
	wire         uuObsRxNoPipe_USB_probe_Tx_Vld           ;
	wire [147:0] uMux_Switch27_Rx_Data                    ;
	wire         uMux_Switch27_Rx_Head                    ;
	wire         uMux_Switch27_Rx_Rdy                     ;
	wire         uMux_Switch27_Rx_Tail                    ;
	wire         uMux_Switch27_Rx_Vld                     ;
	wire         u_180d                                   ;
	wire         u_1ce                                    ;
	wire         u_2243                                   ;
	wire         u_26cd                                   ;
	wire         u_2c6b                                   ;
	wire         u_3fef                                   ;
	wire         u_4306                                   ;
	wire         u_45c6                                   ;
	wire         u_694d                                   ;
	wire         u_6cb0                                   ;
	wire         u_6cc3                                   ;
	wire         u_7a5c                                   ;
	wire         u_8604                                   ;
	wire         u_8853                                   ;
	wire         u_9098                                   ;
	wire         u_959b                                   ;
	wire         u_9f07                                   ;
	wire         u_b34c                                   ;
	wire         u_c334                                   ;
	wire         u_cc45                                   ;
	wire         u_eb46                                   ;
	wire         u_fedc                                   ;
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_PUFCC_apb_s0_T(
		.Rx_Data( from_PUFCC_apb_s0_T_Data )
	,	.Rx_Head( from_PUFCC_apb_s0_T_Head )
	,	.Rx_Rdy( from_PUFCC_apb_s0_T_Rdy )
	,	.Rx_Tail( from_PUFCC_apb_s0_T_Tail )
	,	.Rx_Vld( from_PUFCC_apb_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9098 )
	,	.Sys_Pwr_WakeUp( u_9f07 )
	,	.Tx_Data( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_PUFcc_probe(
		.Rx_Data( from_PUFcc_probe_Data )
	,	.Rx_Head( from_PUFcc_probe_Head )
	,	.Rx_Rdy( from_PUFcc_probe_Rdy )
	,	.Rx_Tail( from_PUFcc_probe_Tail )
	,	.Rx_Vld( from_PUFcc_probe_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_180d )
	,	.Sys_Pwr_WakeUp( u_4306 )
	,	.Tx_Data( uuObsRxNoPipe_PUFcc_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_PUFcc_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_PUFcc_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_PUFcc_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_PUFcc_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_Periph_Multi_APB_T(
		.Rx_Data( from_Periph_Multi_APB_T_Data )
	,	.Rx_Head( from_Periph_Multi_APB_T_Head )
	,	.Rx_Rdy( from_Periph_Multi_APB_T_Rdy )
	,	.Rx_Tail( from_Periph_Multi_APB_T_Tail )
	,	.Rx_Vld( from_Periph_Multi_APB_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_694d )
	,	.Sys_Pwr_WakeUp( u_45c6 )
	,	.Tx_Data( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_SCU_Multi_APB_T(
		.Rx_Data( from_SCU_Multi_APB_T_Data )
	,	.Rx_Head( from_SCU_Multi_APB_T_Head )
	,	.Rx_Rdy( from_SCU_Multi_APB_T_Rdy )
	,	.Rx_Tail( from_SCU_Multi_APB_T_Tail )
	,	.Rx_Vld( from_SCU_Multi_APB_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6cc3 )
	,	.Sys_Pwr_WakeUp( u_fedc )
	,	.Tx_Data( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_SPI_ahb_s0_T(
		.Rx_Data( from_SPI_ahb_s0_T_Data )
	,	.Rx_Head( from_SPI_ahb_s0_T_Head )
	,	.Rx_Rdy( from_SPI_ahb_s0_T_Rdy )
	,	.Rx_Tail( from_SPI_ahb_s0_T_Tail )
	,	.Rx_Vld( from_SPI_ahb_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2c6b )
	,	.Sys_Pwr_WakeUp( u_c334 )
	,	.Tx_Data( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_SPI_mem_ahb_T(
		.Rx_Data( from_SPI_mem_ahb_T_Data )
	,	.Rx_Head( from_SPI_mem_ahb_T_Head )
	,	.Rx_Rdy( from_SPI_mem_ahb_T_Rdy )
	,	.Rx_Tail( from_SPI_mem_ahb_T_Tail )
	,	.Rx_Vld( from_SPI_mem_ahb_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1ce )
	,	.Sys_Pwr_WakeUp( u_cc45 )
	,	.Tx_Data( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_USB_axi_s0_T(
		.Rx_Data( from_USB_axi_s0_T_Data )
	,	.Rx_Head( from_USB_axi_s0_T_Head )
	,	.Rx_Rdy( from_USB_axi_s0_T_Rdy )
	,	.Rx_Tail( from_USB_axi_s0_T_Tail )
	,	.Rx_Vld( from_USB_axi_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8604 )
	,	.Sys_Pwr_WakeUp( u_959b )
	,	.Tx_Data( uuObsRxNoPipe_USB_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_USB_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_USB_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_USB_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_USB_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_USB_probe(
		.Rx_Data( from_USB_probe_Data )
	,	.Rx_Head( from_USB_probe_Head )
	,	.Rx_Rdy( from_USB_probe_Rdy )
	,	.Rx_Tail( from_USB_probe_Tail )
	,	.Rx_Vld( from_USB_probe_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6cb0 )
	,	.Sys_Pwr_WakeUp( u_3fef )
	,	.Tx_Data( uuObsRxNoPipe_USB_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_USB_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_USB_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_USB_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_USB_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsTxNoPipe_Switch27(
		.Rx_Data( uMux_Switch27_Rx_Data )
	,	.Rx_Head( uMux_Switch27_Rx_Head )
	,	.Rx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch27_Rx_Tail )
	,	.Rx_Vld( uMux_Switch27_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2243 )
	,	.Sys_Pwr_WakeUp( u_7a5c )
	,	.Tx_Data( to_Switch27_Data )
	,	.Tx_Head( to_Switch27_Head )
	,	.Tx_Rdy( to_Switch27_Rdy )
	,	.Tx_Tail( to_Switch27_Tail )
	,	.Tx_Vld( to_Switch27_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_59493756 Mux_Switch27(
		.Rx_0_Data( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Data )
	,	.Rx_0_Head( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Head )
	,	.Rx_0_Rdy( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Rdy )
	,	.Rx_0_Tail( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Tail )
	,	.Rx_0_Vld( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Vld )
	,	.Rx_1_Data( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Data )
	,	.Rx_1_Head( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Head )
	,	.Rx_1_Rdy( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Rdy )
	,	.Rx_1_Tail( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Tail )
	,	.Rx_1_Vld( uuObsRxNoPipe_PUFCC_apb_s0_T_Tx_Vld )
	,	.Rx_2_Data( uuObsRxNoPipe_PUFcc_probe_Tx_Data )
	,	.Rx_2_Head( uuObsRxNoPipe_PUFcc_probe_Tx_Head )
	,	.Rx_2_Rdy( uuObsRxNoPipe_PUFcc_probe_Tx_Rdy )
	,	.Rx_2_Tail( uuObsRxNoPipe_PUFcc_probe_Tx_Tail )
	,	.Rx_2_Vld( uuObsRxNoPipe_PUFcc_probe_Tx_Vld )
	,	.Rx_3_Data( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Data )
	,	.Rx_3_Head( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Head )
	,	.Rx_3_Rdy( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Rdy )
	,	.Rx_3_Tail( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Tail )
	,	.Rx_3_Vld( uuObsRxNoPipe_Periph_Multi_APB_T_Tx_Vld )
	,	.Rx_4_Data( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Data )
	,	.Rx_4_Head( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Head )
	,	.Rx_4_Rdy( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Rdy )
	,	.Rx_4_Tail( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Tail )
	,	.Rx_4_Vld( uuObsRxNoPipe_SCU_Multi_APB_T_Tx_Vld )
	,	.Rx_5_Data( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Data )
	,	.Rx_5_Head( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Head )
	,	.Rx_5_Rdy( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Rdy )
	,	.Rx_5_Tail( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Tail )
	,	.Rx_5_Vld( uuObsRxNoPipe_SPI_ahb_s0_T_Tx_Vld )
	,	.Rx_6_Data( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Data )
	,	.Rx_6_Head( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Head )
	,	.Rx_6_Rdy( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Rdy )
	,	.Rx_6_Tail( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Tail )
	,	.Rx_6_Vld( uuObsRxNoPipe_SPI_mem_ahb_T_Tx_Vld )
	,	.Rx_7_Data( uuObsRxNoPipe_USB_axi_s0_T_Tx_Data )
	,	.Rx_7_Head( uuObsRxNoPipe_USB_axi_s0_T_Tx_Head )
	,	.Rx_7_Rdy( uuObsRxNoPipe_USB_axi_s0_T_Tx_Rdy )
	,	.Rx_7_Tail( uuObsRxNoPipe_USB_axi_s0_T_Tx_Tail )
	,	.Rx_7_Vld( uuObsRxNoPipe_USB_axi_s0_T_Tx_Vld )
	,	.Rx_8_Data( uuObsRxNoPipe_USB_probe_Tx_Data )
	,	.Rx_8_Head( uuObsRxNoPipe_USB_probe_Tx_Head )
	,	.Rx_8_Rdy( uuObsRxNoPipe_USB_probe_Tx_Rdy )
	,	.Rx_8_Tail( uuObsRxNoPipe_USB_probe_Tx_Tail )
	,	.Rx_8_Vld( uuObsRxNoPipe_USB_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_26cd )
	,	.Sys_Pwr_WakeUp( u_eb46 )
	,	.Tx_Data( uMux_Switch27_Rx_Data )
	,	.Tx_Head( uMux_Switch27_Rx_Head )
	,	.Tx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch27_Rx_Tail )
	,	.Tx_Vld( uMux_Switch27_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	,	.WakeUp_Rx_7( )
	,	.WakeUp_Rx_8( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_FCB_apb_s0_T(
		.Rx_Data( from_FCB_apb_s0_T_Data )
	,	.Rx_Head( from_FCB_apb_s0_T_Head )
	,	.Rx_Rdy( from_FCB_apb_s0_T_Rdy )
	,	.Rx_Tail( from_FCB_apb_s0_T_Tail )
	,	.Rx_Vld( from_FCB_apb_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b34c )
	,	.Sys_Pwr_WakeUp( u_8853 )
	,	.Tx_Data( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_FCB_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_b34c & u_9098 & u_180d & u_694d & u_6cc3 & u_2c6b & u_1ce & u_8604 & u_6cb0 & u_2243 & u_26cd;
	assign Sys_Pwr_WakeUp =
		u_8853 | u_9f07 | u_4306 | u_45c6 | u_fedc | u_c334 | u_cc45 | u_959b | u_3fef | u_7a5c | u_eb46;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch25_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_BCPU_probe_En
,	from_BCPU_probe_Trp_Data
,	from_BCPU_probe_Trp_Head
,	from_BCPU_probe_Trp_Rdy
,	from_BCPU_probe_Trp_Tail
,	from_BCPU_probe_Trp_Vld
,	from_DMA_apb_s0_T_En
,	from_DMA_apb_s0_T_Trp_Data
,	from_DMA_apb_s0_T_Trp_Head
,	from_DMA_apb_s0_T_Trp_Rdy
,	from_DMA_apb_s0_T_Trp_Tail
,	from_DMA_apb_s0_T_Trp_Vld
,	from_DMA_probe_En
,	from_DMA_probe_Trp_Data
,	from_DMA_probe_Trp_Head
,	from_DMA_probe_Trp_Rdy
,	from_DMA_probe_Trp_Tail
,	from_DMA_probe_Trp_Vld
,	from_gbe_apb_s0_T_En
,	from_gbe_apb_s0_T_Trp_Data
,	from_gbe_apb_s0_T_Trp_Head
,	from_gbe_apb_s0_T_Trp_Rdy
,	from_gbe_apb_s0_T_Trp_Tail
,	from_gbe_apb_s0_T_Trp_Vld
,	to_Switch27_Data
,	to_Switch27_Head
,	to_Switch27_Rdy
,	to_Switch27_Tail
,	to_Switch27_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	output         from_BCPU_probe_En         ;
	input  [147:0] from_BCPU_probe_Trp_Data   ;
	input          from_BCPU_probe_Trp_Head   ;
	output         from_BCPU_probe_Trp_Rdy    ;
	input          from_BCPU_probe_Trp_Tail   ;
	input          from_BCPU_probe_Trp_Vld    ;
	output         from_DMA_apb_s0_T_En       ;
	input  [147:0] from_DMA_apb_s0_T_Trp_Data ;
	input          from_DMA_apb_s0_T_Trp_Head ;
	output         from_DMA_apb_s0_T_Trp_Rdy  ;
	input          from_DMA_apb_s0_T_Trp_Tail ;
	input          from_DMA_apb_s0_T_Trp_Vld  ;
	output         from_DMA_probe_En          ;
	input  [147:0] from_DMA_probe_Trp_Data    ;
	input          from_DMA_probe_Trp_Head    ;
	output         from_DMA_probe_Trp_Rdy     ;
	input          from_DMA_probe_Trp_Tail    ;
	input          from_DMA_probe_Trp_Vld     ;
	output         from_gbe_apb_s0_T_En       ;
	input  [147:0] from_gbe_apb_s0_T_Trp_Data ;
	input          from_gbe_apb_s0_T_Trp_Head ;
	output         from_gbe_apb_s0_T_Trp_Rdy  ;
	input          from_gbe_apb_s0_T_Trp_Tail ;
	input          from_gbe_apb_s0_T_Trp_Vld  ;
	output [147:0] to_Switch27_Data           ;
	output         to_Switch27_Head           ;
	input          to_Switch27_Rdy            ;
	output         to_Switch27_Tail           ;
	output         to_Switch27_Vld            ;
	wire [147:0] uuObsRxNoPipe_BCPU_probe_Tx_Data                         ;
	wire         uuObsRxNoPipe_BCPU_probe_Tx_Head                         ;
	wire         uuObsRxNoPipe_BCPU_probe_Tx_Rdy                          ;
	wire         uuObsRxNoPipe_BCPU_probe_Tx_Tail                         ;
	wire         uuObsRxNoPipe_BCPU_probe_Tx_Vld                          ;
	wire [147:0] uuObsRxNoPipe_DMA_apb_s0_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_DMA_apb_s0_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_DMA_apb_s0_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_DMA_apb_s0_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_DMA_apb_s0_T_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_DMA_probe_Tx_Data                          ;
	wire         uuObsRxNoPipe_DMA_probe_Tx_Head                          ;
	wire         uuObsRxNoPipe_DMA_probe_Tx_Rdy                           ;
	wire         uuObsRxNoPipe_DMA_probe_Tx_Tail                          ;
	wire         uuObsRxNoPipe_DMA_probe_Tx_Vld                           ;
	wire [147:0] uuObsRxNoPipe_gbe_apb_s0_T_Tx_Data                       ;
	wire         uuObsRxNoPipe_gbe_apb_s0_T_Tx_Head                       ;
	wire         uuObsRxNoPipe_gbe_apb_s0_T_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_gbe_apb_s0_T_Tx_Tail                       ;
	wire         uuObsRxNoPipe_gbe_apb_s0_T_Tx_Vld                        ;
	wire [147:0] uMux_Switch27_Rx_Data                                    ;
	wire         uMux_Switch27_Rx_Head                                    ;
	wire         uMux_Switch27_Rx_Rdy                                     ;
	wire         uMux_Switch27_Rx_Tail                                    ;
	wire         uMux_Switch27_Rx_Vld                                     ;
	wire [147:0] uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Data   ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Head   ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy    ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Tail   ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Vld    ;
	wire [147:0] uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Data         ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Head         ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Rdy          ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Tail         ;
	wire         uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Vld          ;
	wire [147:0] uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Vld        ;
	wire [147:0] uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Data    ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Head    ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Rdy     ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Tail    ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Vld     ;
	wire [147:0] uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Data          ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Head          ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Rdy           ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Tail          ;
	wire         uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Vld           ;
	wire [147:0] uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Vld        ;
	wire         u_2243                                                   ;
	wire         u_26cd                                                   ;
	wire         u_2a48                                                   ;
	wire         u_2ba3                                                   ;
	wire         u_31d2                                                   ;
	wire         u_3220                                                   ;
	wire         u_380e                                                   ;
	wire         u_4041                                                   ;
	wire         u_50c                                                    ;
	wire         u_5672                                                   ;
	wire         u_607                                                    ;
	wire         u_693                                                    ;
	wire         u_77a1                                                   ;
	wire         u_7a05                                                   ;
	wire         u_7a5c                                                   ;
	wire         u_8099                                                   ;
	wire         u_8157                                                   ;
	wire         u_86fc                                                   ;
	wire         u_97f                                                    ;
	wire         u_a31d                                                   ;
	wire         u_a534                                                   ;
	wire         u_a598                                                   ;
	wire         u_a7a                                                    ;
	wire         u_aaf6                                                   ;
	wire         u_b5a3                                                   ;
	wire         u_eb46                                                   ;
	wire         u_f66b                                                   ;
	wire         u_fcfc                                                   ;
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx(
		.Int_En( from_BCPU_probe_En )
	,	.Int_Trp_Data( from_BCPU_probe_Trp_Data )
	,	.Int_Trp_Head( from_BCPU_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_BCPU_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_BCPU_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_BCPU_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_86fc )
	,	.Sys_Pwr_WakeUp( u_b5a3 )
	,	.Tx_Data( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fcfc )
	,	.Sys_Pwr_WakeUp( u_2ba3 )
	,	.Tx_Data( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx(
		.Int_En( from_DMA_apb_s0_T_En )
	,	.Int_Trp_Data( from_DMA_apb_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_DMA_apb_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_DMA_apb_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_DMA_apb_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_DMA_apb_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a7a )
	,	.Sys_Pwr_WakeUp( u_8099 )
	,	.Tx_Data( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5672 )
	,	.Sys_Pwr_WakeUp( u_77a1 )
	,	.Tx_Data( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_DMA_apb_s0_T(
		.Rx_Data( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_DMA_apb_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_693 )
	,	.Sys_Pwr_WakeUp( u_50c )
	,	.Tx_Data( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_DMA_probe_SubEdgesSlowTx(
		.Int_En( from_DMA_probe_En )
	,	.Int_Trp_Data( from_DMA_probe_Trp_Data )
	,	.Int_Trp_Head( from_DMA_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_DMA_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_DMA_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_DMA_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8157 )
	,	.Sys_Pwr_WakeUp( u_2a48 )
	,	.Tx_Data( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4041 )
	,	.Sys_Pwr_WakeUp( u_31d2 )
	,	.Tx_Data( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_DMA_probe(
		.Rx_Data( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a534 )
	,	.Sys_Pwr_WakeUp( u_f66b )
	,	.Tx_Data( uuObsRxNoPipe_DMA_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_DMA_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_DMA_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_DMA_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_DMA_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx(
		.Int_En( from_gbe_apb_s0_T_En )
	,	.Int_Trp_Data( from_gbe_apb_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_gbe_apb_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_gbe_apb_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_gbe_apb_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_gbe_apb_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3220 )
	,	.Sys_Pwr_WakeUp( u_97f )
	,	.Tx_Data( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a598 )
	,	.Sys_Pwr_WakeUp( u_607 )
	,	.Tx_Data( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_gbe_apb_s0_T(
		.Rx_Data( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_gbe_apb_s0_T_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a31d )
	,	.Sys_Pwr_WakeUp( u_aaf6 )
	,	.Tx_Data( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsTxNoPipe_Switch27(
		.Rx_Data( uMux_Switch27_Rx_Data )
	,	.Rx_Head( uMux_Switch27_Rx_Head )
	,	.Rx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch27_Rx_Tail )
	,	.Rx_Vld( uMux_Switch27_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2243 )
	,	.Sys_Pwr_WakeUp( u_7a5c )
	,	.Tx_Data( to_Switch27_Data )
	,	.Tx_Head( to_Switch27_Head )
	,	.Tx_Rdy( to_Switch27_Rdy )
	,	.Tx_Tail( to_Switch27_Tail )
	,	.Tx_Vld( to_Switch27_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_2eff6be0 Mux_Switch27(
		.Rx_0_Data( uuObsRxNoPipe_BCPU_probe_Tx_Data )
	,	.Rx_0_Head( uuObsRxNoPipe_BCPU_probe_Tx_Head )
	,	.Rx_0_Rdy( uuObsRxNoPipe_BCPU_probe_Tx_Rdy )
	,	.Rx_0_Tail( uuObsRxNoPipe_BCPU_probe_Tx_Tail )
	,	.Rx_0_Vld( uuObsRxNoPipe_BCPU_probe_Tx_Vld )
	,	.Rx_1_Data( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Data )
	,	.Rx_1_Head( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Head )
	,	.Rx_1_Rdy( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Rdy )
	,	.Rx_1_Tail( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Tail )
	,	.Rx_1_Vld( uuObsRxNoPipe_DMA_apb_s0_T_Tx_Vld )
	,	.Rx_2_Data( uuObsRxNoPipe_DMA_probe_Tx_Data )
	,	.Rx_2_Head( uuObsRxNoPipe_DMA_probe_Tx_Head )
	,	.Rx_2_Rdy( uuObsRxNoPipe_DMA_probe_Tx_Rdy )
	,	.Rx_2_Tail( uuObsRxNoPipe_DMA_probe_Tx_Tail )
	,	.Rx_2_Vld( uuObsRxNoPipe_DMA_probe_Tx_Vld )
	,	.Rx_3_Data( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Data )
	,	.Rx_3_Head( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Head )
	,	.Rx_3_Rdy( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Rdy )
	,	.Rx_3_Tail( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Tail )
	,	.Rx_3_Vld( uuObsRxNoPipe_gbe_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_26cd )
	,	.Sys_Pwr_WakeUp( u_eb46 )
	,	.Tx_Data( uMux_Switch27_Rx_Data )
	,	.Tx_Head( uMux_Switch27_Rx_Head )
	,	.Tx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch27_Rx_Tail )
	,	.Tx_Vld( uMux_Switch27_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_BCPU_probe(
		.Rx_Data( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7a05 )
	,	.Sys_Pwr_WakeUp( u_380e )
	,	.Tx_Data( uuObsRxNoPipe_BCPU_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_BCPU_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_BCPU_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_BCPU_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_BCPU_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_7a05
		&
		u_693
		&
		u_a534
		&
		u_a31d
		&
		u_2243
		&
		u_26cd
		&
		u_86fc
		&
		u_fcfc
		&
		u_a7a
		&
		u_5672
		&
		u_8157
		&
		u_4041
		&
		u_3220
		&	u_a598;
	assign Sys_Pwr_WakeUp =
		u_380e
		|
		u_50c
		|
		u_f66b
		|
		u_aaf6
		|
		u_7a5c
		|
		u_eb46
		|
		u_b5a3
		|
		u_2ba3
		|
		u_8099
		|
		u_77a1
		|
		u_2a48
		|
		u_31d2
		|
		u_97f
		|	u_607;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch26_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_FPGA0_probe_Data
,	from_FPGA0_probe_RdCnt
,	from_FPGA0_probe_RdPtr
,	from_FPGA0_probe_RxCtl_PwrOnRst
,	from_FPGA0_probe_RxCtl_PwrOnRstAck
,	from_FPGA0_probe_TxCtl_PwrOnRst
,	from_FPGA0_probe_TxCtl_PwrOnRstAck
,	from_FPGA0_probe_WrCnt
,	from_FPGA1_probe_Data
,	from_FPGA1_probe_RdCnt
,	from_FPGA1_probe_RdPtr
,	from_FPGA1_probe_RxCtl_PwrOnRst
,	from_FPGA1_probe_RxCtl_PwrOnRstAck
,	from_FPGA1_probe_TxCtl_PwrOnRst
,	from_FPGA1_probe_TxCtl_PwrOnRstAck
,	from_FPGA1_probe_WrCnt
,	from_GBE_Probe_En
,	from_GBE_Probe_Trp_Data
,	from_GBE_Probe_Trp_Head
,	from_GBE_Probe_Trp_Rdy
,	from_GBE_Probe_Trp_Tail
,	from_GBE_Probe_Trp_Vld
,	from_fpga_ahb_s0_T_Data
,	from_fpga_ahb_s0_T_RdCnt
,	from_fpga_ahb_s0_T_RdPtr
,	from_fpga_ahb_s0_T_RxCtl_PwrOnRst
,	from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck
,	from_fpga_ahb_s0_T_TxCtl_PwrOnRst
,	from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck
,	from_fpga_ahb_s0_T_WrCnt
,	to_Switch27_Data
,	to_Switch27_Head
,	to_Switch27_Rdy
,	to_Switch27_Tail
,	to_Switch27_Vld
);
	input          Sys_Clk                              ;
	input          Sys_Clk_ClkS                         ;
	input          Sys_Clk_En                           ;
	input          Sys_Clk_EnS                          ;
	input          Sys_Clk_RetRstN                      ;
	input          Sys_Clk_RstN                         ;
	input          Sys_Clk_Tm                           ;
	output         Sys_Pwr_Idle                         ;
	output         Sys_Pwr_WakeUp                       ;
	input  [149:0] from_FPGA0_probe_Data                ;
	output [2:0]   from_FPGA0_probe_RdCnt               ;
	output [1:0]   from_FPGA0_probe_RdPtr               ;
	input          from_FPGA0_probe_RxCtl_PwrOnRst      ;
	output         from_FPGA0_probe_RxCtl_PwrOnRstAck   ;
	output         from_FPGA0_probe_TxCtl_PwrOnRst      ;
	input          from_FPGA0_probe_TxCtl_PwrOnRstAck   ;
	input  [2:0]   from_FPGA0_probe_WrCnt               ;
	input  [149:0] from_FPGA1_probe_Data                ;
	output [2:0]   from_FPGA1_probe_RdCnt               ;
	output [1:0]   from_FPGA1_probe_RdPtr               ;
	input          from_FPGA1_probe_RxCtl_PwrOnRst      ;
	output         from_FPGA1_probe_RxCtl_PwrOnRstAck   ;
	output         from_FPGA1_probe_TxCtl_PwrOnRst      ;
	input          from_FPGA1_probe_TxCtl_PwrOnRstAck   ;
	input  [2:0]   from_FPGA1_probe_WrCnt               ;
	output         from_GBE_Probe_En                    ;
	input  [147:0] from_GBE_Probe_Trp_Data              ;
	input          from_GBE_Probe_Trp_Head              ;
	output         from_GBE_Probe_Trp_Rdy               ;
	input          from_GBE_Probe_Trp_Tail              ;
	input          from_GBE_Probe_Trp_Vld               ;
	input  [149:0] from_fpga_ahb_s0_T_Data              ;
	output [2:0]   from_fpga_ahb_s0_T_RdCnt             ;
	output [1:0]   from_fpga_ahb_s0_T_RdPtr             ;
	input          from_fpga_ahb_s0_T_RxCtl_PwrOnRst    ;
	output         from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck ;
	output         from_fpga_ahb_s0_T_TxCtl_PwrOnRst    ;
	input          from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_fpga_ahb_s0_T_WrCnt             ;
	output [147:0] to_Switch27_Data                     ;
	output         to_Switch27_Head                     ;
	input          to_Switch27_Rdy                      ;
	output         to_Switch27_Tail                     ;
	output         to_Switch27_Vld                      ;
	wire [147:0] uuObsRxNoPipe_FPGA0_probe_Tx_Data                     ;
	wire         uuObsRxNoPipe_FPGA0_probe_Tx_Head                     ;
	wire         uuObsRxNoPipe_FPGA0_probe_Tx_Rdy                      ;
	wire         uuObsRxNoPipe_FPGA0_probe_Tx_Tail                     ;
	wire         uuObsRxNoPipe_FPGA0_probe_Tx_Vld                      ;
	wire [147:0] uuObsRxNoPipe_FPGA1_probe_Tx_Data                     ;
	wire         uuObsRxNoPipe_FPGA1_probe_Tx_Head                     ;
	wire         uuObsRxNoPipe_FPGA1_probe_Tx_Rdy                      ;
	wire         uuObsRxNoPipe_FPGA1_probe_Tx_Tail                     ;
	wire         uuObsRxNoPipe_FPGA1_probe_Tx_Vld                      ;
	wire [147:0] uuObsRxNoPipe_GBE_Probe_Tx_Data                       ;
	wire         uuObsRxNoPipe_GBE_Probe_Tx_Head                       ;
	wire         uuObsRxNoPipe_GBE_Probe_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_GBE_Probe_Tx_Tail                       ;
	wire         uuObsRxNoPipe_GBE_Probe_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Data                   ;
	wire         uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Head                   ;
	wire         uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Rdy                    ;
	wire         uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Tail                   ;
	wire         uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Vld                    ;
	wire [147:0] uMux_Switch27_Rx_Data                                 ;
	wire         uMux_Switch27_Rx_Head                                 ;
	wire         uMux_Switch27_Rx_Rdy                                  ;
	wire         uMux_Switch27_Rx_Tail                                 ;
	wire         uMux_Switch27_Rx_Vld                                  ;
	wire [147:0] uObsRxClkAdapt_FPGA0_probe_Async_Tx_Data              ;
	wire         uObsRxClkAdapt_FPGA0_probe_Async_Tx_Head              ;
	wire         uObsRxClkAdapt_FPGA0_probe_Async_Tx_Rdy               ;
	wire         uObsRxClkAdapt_FPGA0_probe_Async_Tx_Tail              ;
	wire         uObsRxClkAdapt_FPGA0_probe_Async_Tx_Vld               ;
	wire [147:0] uObsRxClkAdapt_FPGA1_probe_Async_Tx_Data              ;
	wire         uObsRxClkAdapt_FPGA1_probe_Async_Tx_Head              ;
	wire         uObsRxClkAdapt_FPGA1_probe_Async_Tx_Rdy               ;
	wire         uObsRxClkAdapt_FPGA1_probe_Async_Tx_Tail              ;
	wire         uObsRxClkAdapt_FPGA1_probe_Async_Tx_Vld               ;
	wire [147:0] uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Vld        ;
	wire [147:0] uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Data            ;
	wire         uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Head            ;
	wire         uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Rdy             ;
	wire         uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Tail            ;
	wire         uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Vld             ;
	wire         u_1626                                                ;
	wire         u_2243                                                ;
	wire         u_26cd                                                ;
	wire         u_4caa                                                ;
	wire         u_4dac                                                ;
	wire         u_4f59                                                ;
	wire         u_609b                                                ;
	wire         u_61f3                                                ;
	wire         u_6e69                                                ;
	wire         u_72ba                                                ;
	wire         u_7a5c                                                ;
	wire         u_8b04                                                ;
	wire         u_8b81                                                ;
	wire         u_9f1f                                                ;
	wire         u_a080                                                ;
	wire         u_b354                                                ;
	wire         u_b392                                                ;
	wire         u_c759                                                ;
	wire         u_dbed                                                ;
	wire         u_eaba                                                ;
	wire         u_eb46                                                ;
	wire         u_f54b                                                ;
	rsnoc_z_H_R_T_Aca_U_Tu_166523cd ObsRxClkAdapt_FPGA0_probe_Async(
		.Int_Data( from_FPGA0_probe_Data )
	,	.Int_RdCnt( from_FPGA0_probe_RdCnt )
	,	.Int_RdPtr( from_FPGA0_probe_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_FPGA0_probe_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_FPGA0_probe_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_FPGA0_probe_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_FPGA0_probe_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_FPGA0_probe_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f54b )
	,	.Sys_Pwr_WakeUp( u_b354 )
	,	.Tx_Data( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_166523cd ObsRxClkAdapt_FPGA1_probe_Async(
		.Int_Data( from_FPGA1_probe_Data )
	,	.Int_RdCnt( from_FPGA1_probe_RdCnt )
	,	.Int_RdPtr( from_FPGA1_probe_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_FPGA1_probe_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_FPGA1_probe_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_FPGA1_probe_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_FPGA1_probe_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_FPGA1_probe_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8b04 )
	,	.Sys_Pwr_WakeUp( u_609b )
	,	.Tx_Data( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_FPGA1_probe(
		.Rx_Data( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_FPGA1_probe_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4f59 )
	,	.Sys_Pwr_WakeUp( u_72ba )
	,	.Tx_Data( uuObsRxNoPipe_FPGA1_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_FPGA1_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_FPGA1_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_FPGA1_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_FPGA1_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx(
		.Int_En( from_GBE_Probe_En )
	,	.Int_Trp_Data( from_GBE_Probe_Trp_Data )
	,	.Int_Trp_Head( from_GBE_Probe_Trp_Head )
	,	.Int_Trp_Rdy( from_GBE_Probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_GBE_Probe_Trp_Tail )
	,	.Int_Trp_Vld( from_GBE_Probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c759 )
	,	.Sys_Pwr_WakeUp( u_eaba )
	,	.Tx_Data( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9f1f )
	,	.Sys_Pwr_WakeUp( u_a080 )
	,	.Tx_Data( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_GBE_Probe(
		.Rx_Data( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4caa )
	,	.Sys_Pwr_WakeUp( u_6e69 )
	,	.Tx_Data( uuObsRxNoPipe_GBE_Probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_GBE_Probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_GBE_Probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_GBE_Probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_GBE_Probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_166523cd ObsRxClkAdapt_fpga_ahb_s0_T_Async(
		.Int_Data( from_fpga_ahb_s0_T_Data )
	,	.Int_RdCnt( from_fpga_ahb_s0_T_RdCnt )
	,	.Int_RdPtr( from_fpga_ahb_s0_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_fpga_ahb_s0_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_fpga_ahb_s0_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_fpga_ahb_s0_T_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_61f3 )
	,	.Sys_Pwr_WakeUp( u_4dac )
	,	.Tx_Data( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_fpga_ahb_s0_T(
		.Rx_Data( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_fpga_ahb_s0_T_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b392 )
	,	.Sys_Pwr_WakeUp( u_8b81 )
	,	.Tx_Data( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsTxNoPipe_Switch27(
		.Rx_Data( uMux_Switch27_Rx_Data )
	,	.Rx_Head( uMux_Switch27_Rx_Head )
	,	.Rx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch27_Rx_Tail )
	,	.Rx_Vld( uMux_Switch27_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2243 )
	,	.Sys_Pwr_WakeUp( u_7a5c )
	,	.Tx_Data( to_Switch27_Data )
	,	.Tx_Head( to_Switch27_Head )
	,	.Tx_Rdy( to_Switch27_Rdy )
	,	.Tx_Tail( to_Switch27_Tail )
	,	.Tx_Vld( to_Switch27_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_2eff6be0 Mux_Switch27(
		.Rx_0_Data( uuObsRxNoPipe_FPGA0_probe_Tx_Data )
	,	.Rx_0_Head( uuObsRxNoPipe_FPGA0_probe_Tx_Head )
	,	.Rx_0_Rdy( uuObsRxNoPipe_FPGA0_probe_Tx_Rdy )
	,	.Rx_0_Tail( uuObsRxNoPipe_FPGA0_probe_Tx_Tail )
	,	.Rx_0_Vld( uuObsRxNoPipe_FPGA0_probe_Tx_Vld )
	,	.Rx_1_Data( uuObsRxNoPipe_FPGA1_probe_Tx_Data )
	,	.Rx_1_Head( uuObsRxNoPipe_FPGA1_probe_Tx_Head )
	,	.Rx_1_Rdy( uuObsRxNoPipe_FPGA1_probe_Tx_Rdy )
	,	.Rx_1_Tail( uuObsRxNoPipe_FPGA1_probe_Tx_Tail )
	,	.Rx_1_Vld( uuObsRxNoPipe_FPGA1_probe_Tx_Vld )
	,	.Rx_2_Data( uuObsRxNoPipe_GBE_Probe_Tx_Data )
	,	.Rx_2_Head( uuObsRxNoPipe_GBE_Probe_Tx_Head )
	,	.Rx_2_Rdy( uuObsRxNoPipe_GBE_Probe_Tx_Rdy )
	,	.Rx_2_Tail( uuObsRxNoPipe_GBE_Probe_Tx_Tail )
	,	.Rx_2_Vld( uuObsRxNoPipe_GBE_Probe_Tx_Vld )
	,	.Rx_3_Data( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Data )
	,	.Rx_3_Head( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Head )
	,	.Rx_3_Rdy( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Rdy )
	,	.Rx_3_Tail( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Tail )
	,	.Rx_3_Vld( uuObsRxNoPipe_fpga_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_26cd )
	,	.Sys_Pwr_WakeUp( u_eb46 )
	,	.Tx_Data( uMux_Switch27_Rx_Data )
	,	.Tx_Head( uMux_Switch27_Rx_Head )
	,	.Tx_Rdy( uMux_Switch27_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch27_Rx_Tail )
	,	.Tx_Vld( uMux_Switch27_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_FPGA0_probe(
		.Rx_Data( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_FPGA0_probe_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1626 )
	,	.Sys_Pwr_WakeUp( u_dbed )
	,	.Tx_Data( uuObsRxNoPipe_FPGA0_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_FPGA0_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_FPGA0_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_FPGA0_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_FPGA0_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_1626 & u_4f59 & u_4caa & u_b392 & u_2243 & u_26cd & u_f54b & u_8b04 & u_c759 & u_9f1f & u_61f3;
	assign Sys_Pwr_WakeUp =
		u_dbed | u_72ba | u_6e69 | u_8b81 | u_7a5c | u_eb46 | u_b354 | u_609b | u_eaba | u_a080 | u_4dac;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch27_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_ACPU_probe_En
,	from_ACPU_probe_Trp_Data
,	from_ACPU_probe_Trp_Head
,	from_ACPU_probe_Trp_Rdy
,	from_ACPU_probe_Trp_Tail
,	from_ACPU_probe_Trp_Vld
,	from_ARM_probe_En
,	from_ARM_probe_Trp_Data
,	from_ARM_probe_Trp_Head
,	from_ARM_probe_Trp_Rdy
,	from_ARM_probe_Trp_Tail
,	from_ARM_probe_Trp_Vld
,	from_Switch22_Data
,	from_Switch22_Head
,	from_Switch22_Rdy
,	from_Switch22_Tail
,	from_Switch22_Vld
,	from_Switch24_Data
,	from_Switch24_Head
,	from_Switch24_Rdy
,	from_Switch24_Tail
,	from_Switch24_Vld
,	from_Switch25_Data
,	from_Switch25_Head
,	from_Switch25_Rdy
,	from_Switch25_Tail
,	from_Switch25_Vld
,	from_Switch26_Data
,	from_Switch26_Head
,	from_Switch26_Rdy
,	from_Switch26_Tail
,	from_Switch26_Vld
,	to_cpu_observer_Data
,	to_cpu_observer_Head
,	to_cpu_observer_Rdy
,	to_cpu_observer_Tail
,	to_cpu_observer_Vld
);
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         from_ACPU_probe_En       ;
	input  [147:0] from_ACPU_probe_Trp_Data ;
	input          from_ACPU_probe_Trp_Head ;
	output         from_ACPU_probe_Trp_Rdy  ;
	input          from_ACPU_probe_Trp_Tail ;
	input          from_ACPU_probe_Trp_Vld  ;
	output         from_ARM_probe_En        ;
	input  [147:0] from_ARM_probe_Trp_Data  ;
	input          from_ARM_probe_Trp_Head  ;
	output         from_ARM_probe_Trp_Rdy   ;
	input          from_ARM_probe_Trp_Tail  ;
	input          from_ARM_probe_Trp_Vld   ;
	input  [147:0] from_Switch22_Data       ;
	input          from_Switch22_Head       ;
	output         from_Switch22_Rdy        ;
	input          from_Switch22_Tail       ;
	input          from_Switch22_Vld        ;
	input  [147:0] from_Switch24_Data       ;
	input          from_Switch24_Head       ;
	output         from_Switch24_Rdy        ;
	input          from_Switch24_Tail       ;
	input          from_Switch24_Vld        ;
	input  [147:0] from_Switch25_Data       ;
	input          from_Switch25_Head       ;
	output         from_Switch25_Rdy        ;
	input          from_Switch25_Tail       ;
	input          from_Switch25_Vld        ;
	input  [147:0] from_Switch26_Data       ;
	input          from_Switch26_Head       ;
	output         from_Switch26_Rdy        ;
	input          from_Switch26_Tail       ;
	input          from_Switch26_Vld        ;
	output [147:0] to_cpu_observer_Data     ;
	output         to_cpu_observer_Head     ;
	input          to_cpu_observer_Rdy      ;
	output         to_cpu_observer_Tail     ;
	output         to_cpu_observer_Vld      ;
	wire [147:0] uuObsRxNoPipe_ACPU_probe_Tx_Data                       ;
	wire         uuObsRxNoPipe_ACPU_probe_Tx_Head                       ;
	wire         uuObsRxNoPipe_ACPU_probe_Tx_Rdy                        ;
	wire         uuObsRxNoPipe_ACPU_probe_Tx_Tail                       ;
	wire         uuObsRxNoPipe_ACPU_probe_Tx_Vld                        ;
	wire [147:0] uuObsRxNoPipe_ARM_probe_Tx_Data                        ;
	wire         uuObsRxNoPipe_ARM_probe_Tx_Head                        ;
	wire         uuObsRxNoPipe_ARM_probe_Tx_Rdy                         ;
	wire         uuObsRxNoPipe_ARM_probe_Tx_Tail                        ;
	wire         uuObsRxNoPipe_ARM_probe_Tx_Vld                         ;
	wire [147:0] uuObsRxNoPipe_Switch22_Tx_Data                         ;
	wire         uuObsRxNoPipe_Switch22_Tx_Head                         ;
	wire         uuObsRxNoPipe_Switch22_Tx_Rdy                          ;
	wire         uuObsRxNoPipe_Switch22_Tx_Tail                         ;
	wire         uuObsRxNoPipe_Switch22_Tx_Vld                          ;
	wire [147:0] uuObsRxNoPipe_Switch24_Tx_Data                         ;
	wire         uuObsRxNoPipe_Switch24_Tx_Head                         ;
	wire         uuObsRxNoPipe_Switch24_Tx_Rdy                          ;
	wire         uuObsRxNoPipe_Switch24_Tx_Tail                         ;
	wire         uuObsRxNoPipe_Switch24_Tx_Vld                          ;
	wire [147:0] uuObsRxNoPipe_Switch25_Tx_Data                         ;
	wire         uuObsRxNoPipe_Switch25_Tx_Head                         ;
	wire         uuObsRxNoPipe_Switch25_Tx_Rdy                          ;
	wire         uuObsRxNoPipe_Switch25_Tx_Tail                         ;
	wire         uuObsRxNoPipe_Switch25_Tx_Vld                          ;
	wire [147:0] uuObsRxNoPipe_Switch26_Tx_Data                         ;
	wire         uuObsRxNoPipe_Switch26_Tx_Head                         ;
	wire         uuObsRxNoPipe_Switch26_Tx_Rdy                          ;
	wire         uuObsRxNoPipe_Switch26_Tx_Tail                         ;
	wire         uuObsRxNoPipe_Switch26_Tx_Vld                          ;
	wire [147:0] uMux_cpu_observer_Rx_Data                              ;
	wire         uMux_cpu_observer_Rx_Head                              ;
	wire         uMux_cpu_observer_Rx_Rdy                               ;
	wire         uMux_cpu_observer_Rx_Tail                              ;
	wire         uMux_cpu_observer_Rx_Vld                               ;
	wire [147:0] uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [147:0] uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Data       ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Head       ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Tail       ;
	wire         uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Vld        ;
	wire [147:0] uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [147:0] uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Data        ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Head        ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Rdy         ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Tail        ;
	wire         uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Vld         ;
	wire         u_1484                                                 ;
	wire         u_1fb0                                                 ;
	wire         u_2020                                                 ;
	wire         u_241b                                                 ;
	wire         u_2646                                                 ;
	wire         u_27cd                                                 ;
	wire         u_2954                                                 ;
	wire         u_2cef                                                 ;
	wire         u_3367                                                 ;
	wire         u_4862                                                 ;
	wire         u_4a26                                                 ;
	wire         u_4c38                                                 ;
	wire         u_534b                                                 ;
	wire         u_8ae2                                                 ;
	wire         u_941c                                                 ;
	wire         u_9b83                                                 ;
	wire         u_9d56                                                 ;
	wire         u_a4bd                                                 ;
	wire         u_b731                                                 ;
	wire         u_bfd6                                                 ;
	wire         u_c6b1                                                 ;
	wire         u_df3d                                                 ;
	wire         u_f7ed                                                 ;
	wire         u_f7f                                                  ;
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx(
		.Int_En( from_ACPU_probe_En )
	,	.Int_Trp_Data( from_ACPU_probe_Trp_Data )
	,	.Int_Trp_Head( from_ACPU_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_ACPU_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_ACPU_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_ACPU_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c6b1 )
	,	.Sys_Pwr_WakeUp( u_4862 )
	,	.Tx_Data( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_241b )
	,	.Sys_Pwr_WakeUp( u_1484 )
	,	.Tx_Data( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_16d6389a ObsRxClkAdapt_ARM_probe_SubEdgesSlowTx(
		.Int_En( from_ARM_probe_En )
	,	.Int_Trp_Data( from_ARM_probe_Trp_Data )
	,	.Int_Trp_Head( from_ARM_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_ARM_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_ARM_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_ARM_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_534b )
	,	.Sys_Pwr_WakeUp( u_2954 )
	,	.Tx_Data( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_eaf0e951 ObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_27cd )
	,	.Sys_Pwr_WakeUp( u_2646 )
	,	.Tx_Data( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ARM_probe(
		.Rx_Data( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c38 )
	,	.Sys_Pwr_WakeUp( u_3367 )
	,	.Tx_Data( uuObsRxNoPipe_ARM_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ARM_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ARM_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ARM_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ARM_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_Switch22(
		.Rx_Data( from_Switch22_Data )
	,	.Rx_Head( from_Switch22_Head )
	,	.Rx_Rdy( from_Switch22_Rdy )
	,	.Rx_Tail( from_Switch22_Tail )
	,	.Rx_Vld( from_Switch22_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8ae2 )
	,	.Sys_Pwr_WakeUp( u_b731 )
	,	.Tx_Data( uuObsRxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_Switch24(
		.Rx_Data( from_Switch24_Data )
	,	.Rx_Head( from_Switch24_Head )
	,	.Rx_Rdy( from_Switch24_Rdy )
	,	.Rx_Tail( from_Switch24_Tail )
	,	.Rx_Vld( from_Switch24_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_941c )
	,	.Sys_Pwr_WakeUp( u_9b83 )
	,	.Tx_Data( uuObsRxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_Switch25(
		.Rx_Data( from_Switch25_Data )
	,	.Rx_Head( from_Switch25_Head )
	,	.Rx_Rdy( from_Switch25_Rdy )
	,	.Rx_Tail( from_Switch25_Tail )
	,	.Rx_Vld( from_Switch25_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f7f )
	,	.Sys_Pwr_WakeUp( u_2020 )
	,	.Tx_Data( uuObsRxNoPipe_Switch25_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_Switch25_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_Switch25_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_Switch25_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_Switch25_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_Switch26(
		.Rx_Data( from_Switch26_Data )
	,	.Rx_Head( from_Switch26_Head )
	,	.Rx_Rdy( from_Switch26_Rdy )
	,	.Rx_Tail( from_Switch26_Tail )
	,	.Rx_Vld( from_Switch26_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9d56 )
	,	.Sys_Pwr_WakeUp( u_a4bd )
	,	.Tx_Data( uuObsRxNoPipe_Switch26_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_Switch26_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_Switch26_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_Switch26_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_Switch26_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsTxNoPipe_cpu_observer(
		.Rx_Data( uMux_cpu_observer_Rx_Data )
	,	.Rx_Head( uMux_cpu_observer_Rx_Head )
	,	.Rx_Rdy( uMux_cpu_observer_Rx_Rdy )
	,	.Rx_Tail( uMux_cpu_observer_Rx_Tail )
	,	.Rx_Vld( uMux_cpu_observer_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f7ed )
	,	.Sys_Pwr_WakeUp( u_4a26 )
	,	.Tx_Data( to_cpu_observer_Data )
	,	.Tx_Head( to_cpu_observer_Head )
	,	.Tx_Rdy( to_cpu_observer_Rdy )
	,	.Tx_Tail( to_cpu_observer_Tail )
	,	.Tx_Vld( to_cpu_observer_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_81da5b31 Mux_cpu_observer(
		.Rx_0_Data( uuObsRxNoPipe_ACPU_probe_Tx_Data )
	,	.Rx_0_Head( uuObsRxNoPipe_ACPU_probe_Tx_Head )
	,	.Rx_0_Rdy( uuObsRxNoPipe_ACPU_probe_Tx_Rdy )
	,	.Rx_0_Tail( uuObsRxNoPipe_ACPU_probe_Tx_Tail )
	,	.Rx_0_Vld( uuObsRxNoPipe_ACPU_probe_Tx_Vld )
	,	.Rx_1_Data( uuObsRxNoPipe_ARM_probe_Tx_Data )
	,	.Rx_1_Head( uuObsRxNoPipe_ARM_probe_Tx_Head )
	,	.Rx_1_Rdy( uuObsRxNoPipe_ARM_probe_Tx_Rdy )
	,	.Rx_1_Tail( uuObsRxNoPipe_ARM_probe_Tx_Tail )
	,	.Rx_1_Vld( uuObsRxNoPipe_ARM_probe_Tx_Vld )
	,	.Rx_2_Data( uuObsRxNoPipe_Switch22_Tx_Data )
	,	.Rx_2_Head( uuObsRxNoPipe_Switch22_Tx_Head )
	,	.Rx_2_Rdy( uuObsRxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_2_Tail( uuObsRxNoPipe_Switch22_Tx_Tail )
	,	.Rx_2_Vld( uuObsRxNoPipe_Switch22_Tx_Vld )
	,	.Rx_3_Data( uuObsRxNoPipe_Switch24_Tx_Data )
	,	.Rx_3_Head( uuObsRxNoPipe_Switch24_Tx_Head )
	,	.Rx_3_Rdy( uuObsRxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_3_Tail( uuObsRxNoPipe_Switch24_Tx_Tail )
	,	.Rx_3_Vld( uuObsRxNoPipe_Switch24_Tx_Vld )
	,	.Rx_4_Data( uuObsRxNoPipe_Switch25_Tx_Data )
	,	.Rx_4_Head( uuObsRxNoPipe_Switch25_Tx_Head )
	,	.Rx_4_Rdy( uuObsRxNoPipe_Switch25_Tx_Rdy )
	,	.Rx_4_Tail( uuObsRxNoPipe_Switch25_Tx_Tail )
	,	.Rx_4_Vld( uuObsRxNoPipe_Switch25_Tx_Vld )
	,	.Rx_5_Data( uuObsRxNoPipe_Switch26_Tx_Data )
	,	.Rx_5_Head( uuObsRxNoPipe_Switch26_Tx_Head )
	,	.Rx_5_Rdy( uuObsRxNoPipe_Switch26_Tx_Rdy )
	,	.Rx_5_Tail( uuObsRxNoPipe_Switch26_Tx_Tail )
	,	.Rx_5_Vld( uuObsRxNoPipe_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2cef )
	,	.Sys_Pwr_WakeUp( u_1fb0 )
	,	.Tx_Data( uMux_cpu_observer_Rx_Data )
	,	.Tx_Head( uMux_cpu_observer_Rx_Head )
	,	.Tx_Rdy( uMux_cpu_observer_Rx_Rdy )
	,	.Tx_Tail( uMux_cpu_observer_Rx_Tail )
	,	.Tx_Vld( uMux_cpu_observer_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	);
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_ACPU_probe(
		.Rx_Data( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uObsRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bfd6 )
	,	.Sys_Pwr_WakeUp( u_df3d )
	,	.Tx_Data( uuObsRxNoPipe_ACPU_probe_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_ACPU_probe_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_ACPU_probe_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_ACPU_probe_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_ACPU_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_bfd6 & u_4c38 & u_8ae2 & u_941c & u_f7f & u_9d56 & u_f7ed & u_2cef & u_c6b1 & u_241b & u_534b & u_27cd;
	assign Sys_Pwr_WakeUp =
		u_df3d | u_3367 | u_b731 | u_9b83 | u_2020 | u_a4bd | u_4a26 | u_1fb0 | u_4862 | u_1484 | u_2954 | u_2646;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch28_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch32_Data
,	from_Switch32_Head
,	from_Switch32_Rdy
,	from_Switch32_Tail
,	from_Switch32_Vld
,	to_acpu_axi_m0_I_En
,	to_acpu_axi_m0_I_Trp_Data
,	to_acpu_axi_m0_I_Trp_Head
,	to_acpu_axi_m0_I_Trp_Rdy
,	to_acpu_axi_m0_I_Trp_Tail
,	to_acpu_axi_m0_I_Trp_Vld
,	to_arm_axi_m0_I_En
,	to_arm_axi_m0_I_Trp_Data
,	to_arm_axi_m0_I_Trp_Head
,	to_arm_axi_m0_I_Trp_Rdy
,	to_arm_axi_m0_I_Trp_Tail
,	to_arm_axi_m0_I_Trp_Vld
,	to_bcpu_ahb_m0_I_En
,	to_bcpu_ahb_m0_I_Trp_Data
,	to_bcpu_ahb_m0_I_Trp_Head
,	to_bcpu_ahb_m0_I_Trp_Rdy
,	to_bcpu_ahb_m0_I_Trp_Tail
,	to_bcpu_ahb_m0_I_Trp_Vld
,	to_cpu_observer_Data
,	to_cpu_observer_Head
,	to_cpu_observer_Rdy
,	to_cpu_observer_Tail
,	to_cpu_observer_Vld
,	to_dma_axi_m0_I_En
,	to_dma_axi_m0_I_Trp_Data
,	to_dma_axi_m0_I_Trp_Head
,	to_dma_axi_m0_I_Trp_Rdy
,	to_dma_axi_m0_I_Trp_Tail
,	to_dma_axi_m0_I_Trp_Vld
,	to_dma_axi_m1_I_En
,	to_dma_axi_m1_I_Trp_Data
,	to_dma_axi_m1_I_Trp_Head
,	to_dma_axi_m1_I_Trp_Rdy
,	to_dma_axi_m1_I_Trp_Tail
,	to_dma_axi_m1_I_Trp_Vld
,	to_fpga_axi_m0_I_Data
,	to_fpga_axi_m0_I_RdCnt
,	to_fpga_axi_m0_I_RdPtr
,	to_fpga_axi_m0_I_RxCtl_PwrOnRst
,	to_fpga_axi_m0_I_RxCtl_PwrOnRstAck
,	to_fpga_axi_m0_I_TxCtl_PwrOnRst
,	to_fpga_axi_m0_I_TxCtl_PwrOnRstAck
,	to_fpga_axi_m0_I_WrCnt
,	to_fpga_axi_m1_I_Data
,	to_fpga_axi_m1_I_RdCnt
,	to_fpga_axi_m1_I_RdPtr
,	to_fpga_axi_m1_I_RxCtl_PwrOnRst
,	to_fpga_axi_m1_I_RxCtl_PwrOnRstAck
,	to_fpga_axi_m1_I_TxCtl_PwrOnRst
,	to_fpga_axi_m1_I_TxCtl_PwrOnRstAck
,	to_fpga_axi_m1_I_WrCnt
,	to_gbe_axi_m0_I_En
,	to_gbe_axi_m0_I_Trp_Data
,	to_gbe_axi_m0_I_Trp_Head
,	to_gbe_axi_m0_I_Trp_Rdy
,	to_gbe_axi_m0_I_Trp_Tail
,	to_gbe_axi_m0_I_Trp_Vld
,	to_pufcc_axi_m0_I_Data
,	to_pufcc_axi_m0_I_Head
,	to_pufcc_axi_m0_I_Rdy
,	to_pufcc_axi_m0_I_Tail
,	to_pufcc_axi_m0_I_Vld
,	to_usb_axi_m0_I_Data
,	to_usb_axi_m0_I_Head
,	to_usb_axi_m0_I_Rdy
,	to_usb_axi_m0_I_Tail
,	to_usb_axi_m0_I_Vld
);
	input         Sys_Clk                            ;
	input         Sys_Clk_ClkS                       ;
	input         Sys_Clk_En                         ;
	input         Sys_Clk_EnS                        ;
	input         Sys_Clk_RetRstN                    ;
	input         Sys_Clk_RstN                       ;
	input         Sys_Clk_Tm                         ;
	output        Sys_Pwr_Idle                       ;
	output        Sys_Pwr_WakeUp                     ;
	input  [9:0]  from_Switch32_Data                 ;
	input         from_Switch32_Head                 ;
	output        from_Switch32_Rdy                  ;
	input         from_Switch32_Tail                 ;
	input         from_Switch32_Vld                  ;
	output        to_acpu_axi_m0_I_En                ;
	output [9:0]  to_acpu_axi_m0_I_Trp_Data          ;
	output        to_acpu_axi_m0_I_Trp_Head          ;
	input         to_acpu_axi_m0_I_Trp_Rdy           ;
	output        to_acpu_axi_m0_I_Trp_Tail          ;
	output        to_acpu_axi_m0_I_Trp_Vld           ;
	output        to_arm_axi_m0_I_En                 ;
	output [9:0]  to_arm_axi_m0_I_Trp_Data           ;
	output        to_arm_axi_m0_I_Trp_Head           ;
	input         to_arm_axi_m0_I_Trp_Rdy            ;
	output        to_arm_axi_m0_I_Trp_Tail           ;
	output        to_arm_axi_m0_I_Trp_Vld            ;
	output        to_bcpu_ahb_m0_I_En                ;
	output [9:0]  to_bcpu_ahb_m0_I_Trp_Data          ;
	output        to_bcpu_ahb_m0_I_Trp_Head          ;
	input         to_bcpu_ahb_m0_I_Trp_Rdy           ;
	output        to_bcpu_ahb_m0_I_Trp_Tail          ;
	output        to_bcpu_ahb_m0_I_Trp_Vld           ;
	output [9:0]  to_cpu_observer_Data               ;
	output        to_cpu_observer_Head               ;
	input         to_cpu_observer_Rdy                ;
	output        to_cpu_observer_Tail               ;
	output        to_cpu_observer_Vld                ;
	output        to_dma_axi_m0_I_En                 ;
	output [9:0]  to_dma_axi_m0_I_Trp_Data           ;
	output        to_dma_axi_m0_I_Trp_Head           ;
	input         to_dma_axi_m0_I_Trp_Rdy            ;
	output        to_dma_axi_m0_I_Trp_Tail           ;
	output        to_dma_axi_m0_I_Trp_Vld            ;
	output        to_dma_axi_m1_I_En                 ;
	output [9:0]  to_dma_axi_m1_I_Trp_Data           ;
	output        to_dma_axi_m1_I_Trp_Head           ;
	input         to_dma_axi_m1_I_Trp_Rdy            ;
	output        to_dma_axi_m1_I_Trp_Tail           ;
	output        to_dma_axi_m1_I_Trp_Vld            ;
	output [11:0] to_fpga_axi_m0_I_Data              ;
	input  [2:0]  to_fpga_axi_m0_I_RdCnt             ;
	input  [1:0]  to_fpga_axi_m0_I_RdPtr             ;
	output        to_fpga_axi_m0_I_RxCtl_PwrOnRst    ;
	input         to_fpga_axi_m0_I_RxCtl_PwrOnRstAck ;
	input         to_fpga_axi_m0_I_TxCtl_PwrOnRst    ;
	output        to_fpga_axi_m0_I_TxCtl_PwrOnRstAck ;
	output [2:0]  to_fpga_axi_m0_I_WrCnt             ;
	output [11:0] to_fpga_axi_m1_I_Data              ;
	input  [2:0]  to_fpga_axi_m1_I_RdCnt             ;
	input  [1:0]  to_fpga_axi_m1_I_RdPtr             ;
	output        to_fpga_axi_m1_I_RxCtl_PwrOnRst    ;
	input         to_fpga_axi_m1_I_RxCtl_PwrOnRstAck ;
	input         to_fpga_axi_m1_I_TxCtl_PwrOnRst    ;
	output        to_fpga_axi_m1_I_TxCtl_PwrOnRstAck ;
	output [2:0]  to_fpga_axi_m1_I_WrCnt             ;
	output        to_gbe_axi_m0_I_En                 ;
	output [9:0]  to_gbe_axi_m0_I_Trp_Data           ;
	output        to_gbe_axi_m0_I_Trp_Head           ;
	input         to_gbe_axi_m0_I_Trp_Rdy            ;
	output        to_gbe_axi_m0_I_Trp_Tail           ;
	output        to_gbe_axi_m0_I_Trp_Vld            ;
	output [9:0]  to_pufcc_axi_m0_I_Data             ;
	output        to_pufcc_axi_m0_I_Head             ;
	input         to_pufcc_axi_m0_I_Rdy              ;
	output        to_pufcc_axi_m0_I_Tail             ;
	output        to_pufcc_axi_m0_I_Vld              ;
	output [9:0]  to_usb_axi_m0_I_Data               ;
	output        to_usb_axi_m0_I_Head               ;
	input         to_usb_axi_m0_I_Rdy                ;
	output        to_usb_axi_m0_I_Tail               ;
	output        to_usb_axi_m0_I_Vld                ;
	wire [9:0] uuSrvRxNoPipe_Switch32_Tx_Data                            ;
	wire       uuSrvRxNoPipe_Switch32_Tx_Head                            ;
	wire       uuSrvRxNoPipe_Switch32_Tx_Rdy                             ;
	wire       uuSrvRxNoPipe_Switch32_Tx_Tail                            ;
	wire       uuSrvRxNoPipe_Switch32_Tx_Vld                             ;
	wire [9:0] uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Data                       ;
	wire       uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Head                       ;
	wire       uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Rdy                        ;
	wire       uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Tail                       ;
	wire       uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Vld                        ;
	wire [9:0] uuSrvTxNoPipe_arm_axi_m0_I_Tx_Data                        ;
	wire       uuSrvTxNoPipe_arm_axi_m0_I_Tx_Head                        ;
	wire       uuSrvTxNoPipe_arm_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_arm_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_arm_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Data                       ;
	wire       uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Head                       ;
	wire       uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Rdy                        ;
	wire       uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Tail                       ;
	wire       uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Vld                        ;
	wire [9:0] uuSrvTxNoPipe_dma_axi_m0_I_Tx_Data                        ;
	wire       uuSrvTxNoPipe_dma_axi_m0_I_Tx_Head                        ;
	wire       uuSrvTxNoPipe_dma_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_dma_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_dma_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uuSrvTxNoPipe_dma_axi_m1_I_Tx_Data                        ;
	wire       uuSrvTxNoPipe_dma_axi_m1_I_Tx_Head                        ;
	wire       uuSrvTxNoPipe_dma_axi_m1_I_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_dma_axi_m1_I_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_dma_axi_m1_I_Tx_Vld                         ;
	wire [9:0] uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Data                       ;
	wire       uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Head                       ;
	wire       uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Rdy                        ;
	wire       uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Tail                       ;
	wire       uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Vld                        ;
	wire [9:0] uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Data                       ;
	wire       uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Head                       ;
	wire       uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Rdy                        ;
	wire       uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Tail                       ;
	wire       uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Vld                        ;
	wire [9:0] uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Data                        ;
	wire       uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Head                        ;
	wire       uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uDemux0_Switch32_Tx_Data                                  ;
	wire       uDemux0_Switch32_Tx_Head                                  ;
	wire       uDemux0_Switch32_Tx_Rdy                                   ;
	wire       uDemux0_Switch32_Tx_Tail                                  ;
	wire       uDemux0_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux10_Switch32_Tx_Data                                 ;
	wire       uDemux10_Switch32_Tx_Head                                 ;
	wire       uDemux10_Switch32_Tx_Rdy                                  ;
	wire       uDemux10_Switch32_Tx_Tail                                 ;
	wire       uDemux10_Switch32_Tx_Vld                                  ;
	wire [9:0] uDemux1_Switch32_Tx_Data                                  ;
	wire       uDemux1_Switch32_Tx_Head                                  ;
	wire       uDemux1_Switch32_Tx_Rdy                                   ;
	wire       uDemux1_Switch32_Tx_Tail                                  ;
	wire       uDemux1_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux2_Switch32_Tx_Data                                  ;
	wire       uDemux2_Switch32_Tx_Head                                  ;
	wire       uDemux2_Switch32_Tx_Rdy                                   ;
	wire       uDemux2_Switch32_Tx_Tail                                  ;
	wire       uDemux2_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux3_Switch32_Tx_Data                                  ;
	wire       uDemux3_Switch32_Tx_Head                                  ;
	wire       uDemux3_Switch32_Tx_Rdy                                   ;
	wire       uDemux3_Switch32_Tx_Tail                                  ;
	wire       uDemux3_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux4_Switch32_Tx_Data                                  ;
	wire       uDemux4_Switch32_Tx_Head                                  ;
	wire       uDemux4_Switch32_Tx_Rdy                                   ;
	wire       uDemux4_Switch32_Tx_Tail                                  ;
	wire       uDemux4_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux5_Switch32_Tx_Data                                  ;
	wire       uDemux5_Switch32_Tx_Head                                  ;
	wire       uDemux5_Switch32_Tx_Rdy                                   ;
	wire       uDemux5_Switch32_Tx_Tail                                  ;
	wire       uDemux5_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux6_Switch32_Tx_Data                                  ;
	wire       uDemux6_Switch32_Tx_Head                                  ;
	wire       uDemux6_Switch32_Tx_Rdy                                   ;
	wire       uDemux6_Switch32_Tx_Tail                                  ;
	wire       uDemux6_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux7_Switch32_Tx_Data                                  ;
	wire       uDemux7_Switch32_Tx_Head                                  ;
	wire       uDemux7_Switch32_Tx_Rdy                                   ;
	wire       uDemux7_Switch32_Tx_Tail                                  ;
	wire       uDemux7_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux8_Switch32_Tx_Data                                  ;
	wire       uDemux8_Switch32_Tx_Head                                  ;
	wire       uDemux8_Switch32_Tx_Rdy                                   ;
	wire       uDemux8_Switch32_Tx_Tail                                  ;
	wire       uDemux8_Switch32_Tx_Vld                                   ;
	wire [9:0] uDemux9_Switch32_Tx_Data                                  ;
	wire       uDemux9_Switch32_Tx_Head                                  ;
	wire       uDemux9_Switch32_Tx_Rdy                                   ;
	wire       uDemux9_Switch32_Tx_Tail                                  ;
	wire       uDemux9_Switch32_Tx_Vld                                   ;
	wire [9:0] uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data ;
	wire       uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head ;
	wire       uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire       uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire       uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [9:0] uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire [9:0] uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Data ;
	wire       uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Head ;
	wire       uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire       uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire       uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [9:0] uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire [9:0] uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire [9:0] uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire       u_1777                                                    ;
	wire       u_1e49                                                    ;
	wire       u_23ca                                                    ;
	wire       u_258a                                                    ;
	wire       u_2652                                                    ;
	wire       u_2761                                                    ;
	wire       u_34c1                                                    ;
	wire       u_38b4                                                    ;
	wire       u_3b7e                                                    ;
	wire       u_3e54                                                    ;
	wire       u_427e                                                    ;
	wire       u_506b                                                    ;
	wire       u_5415                                                    ;
	wire       u_5db                                                     ;
	wire       u_5f95                                                    ;
	wire       u_5fe3                                                    ;
	wire       u_6688                                                    ;
	wire       u_67fa                                                    ;
	wire       u_714e                                                    ;
	wire       u_76b2                                                    ;
	wire       u_7898                                                    ;
	wire       u_7fbc                                                    ;
	wire       u_8481                                                    ;
	wire       u_8707                                                    ;
	wire       u_8895                                                    ;
	wire       u_8a72                                                    ;
	wire       u_8a92                                                    ;
	wire       u_95e1                                                    ;
	wire       u_95e7                                                    ;
	wire       u_96b8                                                    ;
	wire       u_9dd2                                                    ;
	wire       u_a889                                                    ;
	wire       u_af7e                                                    ;
	wire       u_b128                                                    ;
	wire       u_ba4b                                                    ;
	wire       u_bb95                                                    ;
	wire       u_c3a1                                                    ;
	wire       u_c3eb                                                    ;
	wire       u_c441                                                    ;
	wire       u_ccd                                                     ;
	wire       u_d146                                                    ;
	wire       u_d217                                                    ;
	wire       u_d62a                                                    ;
	wire       u_d74a                                                    ;
	wire       u_dfe                                                     ;
	wire       u_e273                                                    ;
	wire       u_e532                                                    ;
	wire       u_e62c                                                    ;
	wire       u_e9c5                                                    ;
	wire       u_f3c9                                                    ;
	wire       u_f619                                                    ;
	wire       u_f7e9                                                    ;
	wire       u_f9c4                                                    ;
	wire       u_ff34                                                    ;
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx(
		.Int_En( to_acpu_axi_m0_I_En )
	,	.Int_Trp_Data( to_acpu_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( to_acpu_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( to_acpu_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_acpu_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( to_acpu_axi_m0_I_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_95e7 )
	,	.Sys_Pwr_WakeUp( u_96b8 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8481 )
	,	.Sys_Pwr_WakeUp( u_8a92 )
	,	.Tx_Data( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_acpu_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_acpu_axi_m0_I(
		.Rx_Data( uDemux0_Switch32_Tx_Data )
	,	.Rx_Head( uDemux0_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux0_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux0_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux0_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_23ca )
	,	.Sys_Pwr_WakeUp( u_1e49 )
	,	.Tx_Data( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_acpu_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx(
		.Int_En( to_arm_axi_m0_I_En )
	,	.Int_Trp_Data( to_arm_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( to_arm_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( to_arm_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_arm_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( to_arm_axi_m0_I_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e273 )
	,	.Sys_Pwr_WakeUp( u_e62c )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2761 )
	,	.Sys_Pwr_WakeUp( u_76b2 )
	,	.Tx_Data( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_arm_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_arm_axi_m0_I(
		.Rx_Data( uDemux1_Switch32_Tx_Data )
	,	.Rx_Head( uDemux1_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux1_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux1_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux1_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3b7e )
	,	.Sys_Pwr_WakeUp( u_5f95 )
	,	.Tx_Data( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_arm_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_cpu_observer(
		.Rx_Data( uDemux10_Switch32_Tx_Data )
	,	.Rx_Head( uDemux10_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux10_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux10_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux10_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6688 )
	,	.Sys_Pwr_WakeUp( u_d217 )
	,	.Tx_Data( to_cpu_observer_Data )
	,	.Tx_Head( to_cpu_observer_Head )
	,	.Tx_Rdy( to_cpu_observer_Rdy )
	,	.Tx_Tail( to_cpu_observer_Tail )
	,	.Tx_Vld( to_cpu_observer_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx(
		.Int_En( to_bcpu_ahb_m0_I_En )
	,	.Int_Trp_Data( to_bcpu_ahb_m0_I_Trp_Data )
	,	.Int_Trp_Head( to_bcpu_ahb_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( to_bcpu_ahb_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_bcpu_ahb_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( to_bcpu_ahb_m0_I_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_34c1 )
	,	.Sys_Pwr_WakeUp( u_2652 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8707 )
	,	.Sys_Pwr_WakeUp( u_7898 )
	,	.Tx_Data( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_bcpu_ahb_m0_I(
		.Rx_Data( uDemux2_Switch32_Tx_Data )
	,	.Rx_Head( uDemux2_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux2_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux2_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux2_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3e54 )
	,	.Sys_Pwr_WakeUp( u_ba4b )
	,	.Tx_Data( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_bcpu_ahb_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx(
		.Int_En( to_dma_axi_m0_I_En )
	,	.Int_Trp_Data( to_dma_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( to_dma_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( to_dma_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_dma_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( to_dma_axi_m0_I_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5db )
	,	.Sys_Pwr_WakeUp( u_f9c4 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a889 )
	,	.Sys_Pwr_WakeUp( u_258a )
	,	.Tx_Data( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_dma_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_dma_axi_m0_I(
		.Rx_Data( uDemux3_Switch32_Tx_Data )
	,	.Rx_Head( uDemux3_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux3_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux3_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux3_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d146 )
	,	.Sys_Pwr_WakeUp( u_ccd )
	,	.Tx_Data( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_dma_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx(
		.Int_En( to_dma_axi_m1_I_En )
	,	.Int_Trp_Data( to_dma_axi_m1_I_Trp_Data )
	,	.Int_Trp_Head( to_dma_axi_m1_I_Trp_Head )
	,	.Int_Trp_Rdy( to_dma_axi_m1_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_dma_axi_m1_I_Trp_Tail )
	,	.Int_Trp_Vld( to_dma_axi_m1_I_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e532 )
	,	.Sys_Pwr_WakeUp( u_95e1 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d74a )
	,	.Sys_Pwr_WakeUp( u_f3c9 )
	,	.Tx_Data( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_dma_axi_m1_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_dma_axi_m1_I(
		.Rx_Data( uDemux4_Switch32_Tx_Data )
	,	.Rx_Head( uDemux4_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux4_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux4_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux4_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c441 )
	,	.Sys_Pwr_WakeUp( u_9dd2 )
	,	.Tx_Data( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_dma_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_fpga_axi_m0_I_Async(
		.Int_Data( to_fpga_axi_m0_I_Data )
	,	.Int_RdCnt( to_fpga_axi_m0_I_RdCnt )
	,	.Int_RdPtr( to_fpga_axi_m0_I_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_fpga_axi_m0_I_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_fpga_axi_m0_I_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_fpga_axi_m0_I_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_fpga_axi_m0_I_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_fpga_axi_m0_I_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7fbc )
	,	.Sys_Pwr_WakeUp( u_5fe3 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_fpga_axi_m0_I(
		.Rx_Data( uDemux5_Switch32_Tx_Data )
	,	.Rx_Head( uDemux5_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux5_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux5_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux5_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e9c5 )
	,	.Sys_Pwr_WakeUp( u_714e )
	,	.Tx_Data( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_fpga_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_fpga_axi_m1_I_Async(
		.Int_Data( to_fpga_axi_m1_I_Data )
	,	.Int_RdCnt( to_fpga_axi_m1_I_RdCnt )
	,	.Int_RdPtr( to_fpga_axi_m1_I_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_fpga_axi_m1_I_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c3eb )
	,	.Sys_Pwr_WakeUp( u_38b4 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_fpga_axi_m1_I(
		.Rx_Data( uDemux6_Switch32_Tx_Data )
	,	.Rx_Head( uDemux6_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux6_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux6_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux6_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_67fa )
	,	.Sys_Pwr_WakeUp( u_f619 )
	,	.Tx_Data( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx(
		.Int_En( to_gbe_axi_m0_I_En )
	,	.Int_Trp_Data( to_gbe_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( to_gbe_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( to_gbe_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_gbe_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( to_gbe_axi_m0_I_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8895 )
	,	.Sys_Pwr_WakeUp( u_427e )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_506b )
	,	.Sys_Pwr_WakeUp( u_ff34 )
	,	.Tx_Data( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_gbe_axi_m0_I_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_gbe_axi_m0_I(
		.Rx_Data( uDemux7_Switch32_Tx_Data )
	,	.Rx_Head( uDemux7_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux7_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux7_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux7_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b128 )
	,	.Sys_Pwr_WakeUp( u_1777 )
	,	.Tx_Data( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_gbe_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_pufcc_axi_m0_I(
		.Rx_Data( uDemux8_Switch32_Tx_Data )
	,	.Rx_Head( uDemux8_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux8_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux8_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux8_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c3a1 )
	,	.Sys_Pwr_WakeUp( u_8a72 )
	,	.Tx_Data( to_pufcc_axi_m0_I_Data )
	,	.Tx_Head( to_pufcc_axi_m0_I_Head )
	,	.Tx_Rdy( to_pufcc_axi_m0_I_Rdy )
	,	.Tx_Tail( to_pufcc_axi_m0_I_Tail )
	,	.Tx_Vld( to_pufcc_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_usb_axi_m0_I(
		.Rx_Data( uDemux9_Switch32_Tx_Data )
	,	.Rx_Head( uDemux9_Switch32_Tx_Head )
	,	.Rx_Rdy( uDemux9_Switch32_Tx_Rdy )
	,	.Rx_Tail( uDemux9_Switch32_Tx_Tail )
	,	.Rx_Vld( uDemux9_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dfe )
	,	.Sys_Pwr_WakeUp( u_5415 )
	,	.Tx_Data( to_usb_axi_m0_I_Data )
	,	.Tx_Head( to_usb_axi_m0_I_Head )
	,	.Tx_Rdy( to_usb_axi_m0_I_Rdy )
	,	.Tx_Tail( to_usb_axi_m0_I_Tail )
	,	.Tx_Vld( to_usb_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_a08b922a Demux_Switch32(
		.Rx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Rx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Rx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Rx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Rx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_af7e )
	,	.Sys_Pwr_WakeUp( u_bb95 )
	,	.Tx_0_Data( uDemux0_Switch32_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch32_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch32_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch32_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch32_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch32_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch32_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch32_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch32_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch32_Tx_Vld )
	,	.Tx_10_Data( uDemux10_Switch32_Tx_Data )
	,	.Tx_10_Head( uDemux10_Switch32_Tx_Head )
	,	.Tx_10_Rdy( uDemux10_Switch32_Tx_Rdy )
	,	.Tx_10_Tail( uDemux10_Switch32_Tx_Tail )
	,	.Tx_10_Vld( uDemux10_Switch32_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch32_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch32_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch32_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch32_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch32_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch32_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch32_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch32_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch32_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch32_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch32_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch32_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch32_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch32_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch32_Tx_Vld )
	,	.Tx_5_Data( uDemux5_Switch32_Tx_Data )
	,	.Tx_5_Head( uDemux5_Switch32_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_Switch32_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_Switch32_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_Switch32_Tx_Vld )
	,	.Tx_6_Data( uDemux6_Switch32_Tx_Data )
	,	.Tx_6_Head( uDemux6_Switch32_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_Switch32_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_Switch32_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_Switch32_Tx_Vld )
	,	.Tx_7_Data( uDemux7_Switch32_Tx_Data )
	,	.Tx_7_Head( uDemux7_Switch32_Tx_Head )
	,	.Tx_7_Rdy( uDemux7_Switch32_Tx_Rdy )
	,	.Tx_7_Tail( uDemux7_Switch32_Tx_Tail )
	,	.Tx_7_Vld( uDemux7_Switch32_Tx_Vld )
	,	.Tx_8_Data( uDemux8_Switch32_Tx_Data )
	,	.Tx_8_Head( uDemux8_Switch32_Tx_Head )
	,	.Tx_8_Rdy( uDemux8_Switch32_Tx_Rdy )
	,	.Tx_8_Tail( uDemux8_Switch32_Tx_Tail )
	,	.Tx_8_Vld( uDemux8_Switch32_Tx_Vld )
	,	.Tx_9_Data( uDemux9_Switch32_Tx_Data )
	,	.Tx_9_Head( uDemux9_Switch32_Tx_Head )
	,	.Tx_9_Rdy( uDemux9_Switch32_Tx_Rdy )
	,	.Tx_9_Tail( uDemux9_Switch32_Tx_Tail )
	,	.Tx_9_Vld( uDemux9_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( from_Switch32_Data )
	,	.Rx_Head( from_Switch32_Head )
	,	.Rx_Rdy( from_Switch32_Rdy )
	,	.Rx_Tail( from_Switch32_Tail )
	,	.Rx_Vld( from_Switch32_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_d62a
		&
		u_23ca
		&
		u_3b7e
		&
		u_3e54
		&
		u_6688
		&
		u_d146
		&
		u_c441
		&
		u_e9c5
		&
		u_67fa
		&
		u_b128
		&
		u_c3a1
		&
		u_dfe
		&
		u_af7e
		&
		u_95e7
		&
		u_8481
		&
		u_e273
		&
		u_2761
		&
		u_34c1
		&
		u_8707
		&
		u_5db
		&
		u_a889
		&
		u_e532
		&
		u_d74a
		&
		u_7fbc
		&
		u_c3eb
		&
		u_8895
		&	u_506b;
	assign Sys_Pwr_WakeUp =
		u_f7e9
		|
		u_1e49
		|
		u_5f95
		|
		u_ba4b
		|
		u_d217
		|
		u_ccd
		|
		u_9dd2
		|
		u_714e
		|
		u_f619
		|
		u_1777
		|
		u_8a72
		|
		u_5415
		|
		u_bb95
		|
		u_96b8
		|
		u_8a92
		|
		u_e62c
		|
		u_76b2
		|
		u_2652
		|
		u_7898
		|
		u_f9c4
		|
		u_258a
		|
		u_95e1
		|
		u_f3c9
		|
		u_5fe3
		|
		u_38b4
		|
		u_427e
		|	u_ff34;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch29_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_acpu_axi_m0_I_En
,	from_acpu_axi_m0_I_Trp_Data
,	from_acpu_axi_m0_I_Trp_Head
,	from_acpu_axi_m0_I_Trp_Rdy
,	from_acpu_axi_m0_I_Trp_Tail
,	from_acpu_axi_m0_I_Trp_Vld
,	from_arm_axi_m0_I_En
,	from_arm_axi_m0_I_Trp_Data
,	from_arm_axi_m0_I_Trp_Head
,	from_arm_axi_m0_I_Trp_Rdy
,	from_arm_axi_m0_I_Trp_Tail
,	from_arm_axi_m0_I_Trp_Vld
,	from_bcpu_ahb_m0_I_En
,	from_bcpu_ahb_m0_I_Trp_Data
,	from_bcpu_ahb_m0_I_Trp_Head
,	from_bcpu_ahb_m0_I_Trp_Rdy
,	from_bcpu_ahb_m0_I_Trp_Tail
,	from_bcpu_ahb_m0_I_Trp_Vld
,	from_cpu_observer_Data
,	from_cpu_observer_Head
,	from_cpu_observer_Rdy
,	from_cpu_observer_Tail
,	from_cpu_observer_Vld
,	from_dma_axi_m0_I_En
,	from_dma_axi_m0_I_Trp_Data
,	from_dma_axi_m0_I_Trp_Head
,	from_dma_axi_m0_I_Trp_Rdy
,	from_dma_axi_m0_I_Trp_Tail
,	from_dma_axi_m0_I_Trp_Vld
,	from_dma_axi_m1_I_En
,	from_dma_axi_m1_I_Trp_Data
,	from_dma_axi_m1_I_Trp_Head
,	from_dma_axi_m1_I_Trp_Rdy
,	from_dma_axi_m1_I_Trp_Tail
,	from_dma_axi_m1_I_Trp_Vld
,	from_fpga_axi_m0_I_Data
,	from_fpga_axi_m0_I_RdCnt
,	from_fpga_axi_m0_I_RdPtr
,	from_fpga_axi_m0_I_RxCtl_PwrOnRst
,	from_fpga_axi_m0_I_RxCtl_PwrOnRstAck
,	from_fpga_axi_m0_I_TxCtl_PwrOnRst
,	from_fpga_axi_m0_I_TxCtl_PwrOnRstAck
,	from_fpga_axi_m0_I_WrCnt
,	from_fpga_axi_m1_I_Data
,	from_fpga_axi_m1_I_RdCnt
,	from_fpga_axi_m1_I_RdPtr
,	from_fpga_axi_m1_I_RxCtl_PwrOnRst
,	from_fpga_axi_m1_I_RxCtl_PwrOnRstAck
,	from_fpga_axi_m1_I_TxCtl_PwrOnRst
,	from_fpga_axi_m1_I_TxCtl_PwrOnRstAck
,	from_fpga_axi_m1_I_WrCnt
,	from_gbe_axi_m0_I_En
,	from_gbe_axi_m0_I_Trp_Data
,	from_gbe_axi_m0_I_Trp_Head
,	from_gbe_axi_m0_I_Trp_Rdy
,	from_gbe_axi_m0_I_Trp_Tail
,	from_gbe_axi_m0_I_Trp_Vld
,	from_pufcc_axi_m0_I_Data
,	from_pufcc_axi_m0_I_Head
,	from_pufcc_axi_m0_I_Rdy
,	from_pufcc_axi_m0_I_Tail
,	from_pufcc_axi_m0_I_Vld
,	from_usb_axi_m0_I_Data
,	from_usb_axi_m0_I_Head
,	from_usb_axi_m0_I_Rdy
,	from_usb_axi_m0_I_Tail
,	from_usb_axi_m0_I_Vld
,	to_Switch33_Data
,	to_Switch33_Head
,	to_Switch33_Rdy
,	to_Switch33_Tail
,	to_Switch33_Vld
);
	input         Sys_Clk                              ;
	input         Sys_Clk_ClkS                         ;
	input         Sys_Clk_En                           ;
	input         Sys_Clk_EnS                          ;
	input         Sys_Clk_RetRstN                      ;
	input         Sys_Clk_RstN                         ;
	input         Sys_Clk_Tm                           ;
	output        Sys_Pwr_Idle                         ;
	output        Sys_Pwr_WakeUp                       ;
	output        from_acpu_axi_m0_I_En                ;
	input  [9:0]  from_acpu_axi_m0_I_Trp_Data          ;
	input         from_acpu_axi_m0_I_Trp_Head          ;
	output        from_acpu_axi_m0_I_Trp_Rdy           ;
	input         from_acpu_axi_m0_I_Trp_Tail          ;
	input         from_acpu_axi_m0_I_Trp_Vld           ;
	output        from_arm_axi_m0_I_En                 ;
	input  [9:0]  from_arm_axi_m0_I_Trp_Data           ;
	input         from_arm_axi_m0_I_Trp_Head           ;
	output        from_arm_axi_m0_I_Trp_Rdy            ;
	input         from_arm_axi_m0_I_Trp_Tail           ;
	input         from_arm_axi_m0_I_Trp_Vld            ;
	output        from_bcpu_ahb_m0_I_En                ;
	input  [9:0]  from_bcpu_ahb_m0_I_Trp_Data          ;
	input         from_bcpu_ahb_m0_I_Trp_Head          ;
	output        from_bcpu_ahb_m0_I_Trp_Rdy           ;
	input         from_bcpu_ahb_m0_I_Trp_Tail          ;
	input         from_bcpu_ahb_m0_I_Trp_Vld           ;
	input  [9:0]  from_cpu_observer_Data               ;
	input         from_cpu_observer_Head               ;
	output        from_cpu_observer_Rdy                ;
	input         from_cpu_observer_Tail               ;
	input         from_cpu_observer_Vld                ;
	output        from_dma_axi_m0_I_En                 ;
	input  [9:0]  from_dma_axi_m0_I_Trp_Data           ;
	input         from_dma_axi_m0_I_Trp_Head           ;
	output        from_dma_axi_m0_I_Trp_Rdy            ;
	input         from_dma_axi_m0_I_Trp_Tail           ;
	input         from_dma_axi_m0_I_Trp_Vld            ;
	output        from_dma_axi_m1_I_En                 ;
	input  [9:0]  from_dma_axi_m1_I_Trp_Data           ;
	input         from_dma_axi_m1_I_Trp_Head           ;
	output        from_dma_axi_m1_I_Trp_Rdy            ;
	input         from_dma_axi_m1_I_Trp_Tail           ;
	input         from_dma_axi_m1_I_Trp_Vld            ;
	input  [11:0] from_fpga_axi_m0_I_Data              ;
	output [2:0]  from_fpga_axi_m0_I_RdCnt             ;
	output [1:0]  from_fpga_axi_m0_I_RdPtr             ;
	input         from_fpga_axi_m0_I_RxCtl_PwrOnRst    ;
	output        from_fpga_axi_m0_I_RxCtl_PwrOnRstAck ;
	output        from_fpga_axi_m0_I_TxCtl_PwrOnRst    ;
	input         from_fpga_axi_m0_I_TxCtl_PwrOnRstAck ;
	input  [2:0]  from_fpga_axi_m0_I_WrCnt             ;
	input  [11:0] from_fpga_axi_m1_I_Data              ;
	output [2:0]  from_fpga_axi_m1_I_RdCnt             ;
	output [1:0]  from_fpga_axi_m1_I_RdPtr             ;
	input         from_fpga_axi_m1_I_RxCtl_PwrOnRst    ;
	output        from_fpga_axi_m1_I_RxCtl_PwrOnRstAck ;
	output        from_fpga_axi_m1_I_TxCtl_PwrOnRst    ;
	input         from_fpga_axi_m1_I_TxCtl_PwrOnRstAck ;
	input  [2:0]  from_fpga_axi_m1_I_WrCnt             ;
	output        from_gbe_axi_m0_I_En                 ;
	input  [9:0]  from_gbe_axi_m0_I_Trp_Data           ;
	input         from_gbe_axi_m0_I_Trp_Head           ;
	output        from_gbe_axi_m0_I_Trp_Rdy            ;
	input         from_gbe_axi_m0_I_Trp_Tail           ;
	input         from_gbe_axi_m0_I_Trp_Vld            ;
	input  [9:0]  from_pufcc_axi_m0_I_Data             ;
	input         from_pufcc_axi_m0_I_Head             ;
	output        from_pufcc_axi_m0_I_Rdy              ;
	input         from_pufcc_axi_m0_I_Tail             ;
	input         from_pufcc_axi_m0_I_Vld              ;
	input  [9:0]  from_usb_axi_m0_I_Data               ;
	input         from_usb_axi_m0_I_Head               ;
	output        from_usb_axi_m0_I_Rdy                ;
	input         from_usb_axi_m0_I_Tail               ;
	input         from_usb_axi_m0_I_Vld                ;
	output [9:0]  to_Switch33_Data                     ;
	output        to_Switch33_Head                     ;
	input         to_Switch33_Rdy                      ;
	output        to_Switch33_Tail                     ;
	output        to_Switch33_Vld                      ;
	wire [9:0] uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Data                       ;
	wire       uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Head                       ;
	wire       uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Rdy                        ;
	wire       uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Tail                       ;
	wire       uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Vld                        ;
	wire [9:0] uuSrvRxNoPipe_arm_axi_m0_I_Tx_Data                        ;
	wire       uuSrvRxNoPipe_arm_axi_m0_I_Tx_Head                        ;
	wire       uuSrvRxNoPipe_arm_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_arm_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_arm_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Data                       ;
	wire       uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Head                       ;
	wire       uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Rdy                        ;
	wire       uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Tail                       ;
	wire       uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Vld                        ;
	wire [9:0] uuSrvRxNoPipe_cpu_observer_Tx_Data                        ;
	wire       uuSrvRxNoPipe_cpu_observer_Tx_Head                        ;
	wire       uuSrvRxNoPipe_cpu_observer_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_cpu_observer_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_cpu_observer_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_dma_axi_m0_I_Tx_Data                        ;
	wire       uuSrvRxNoPipe_dma_axi_m0_I_Tx_Head                        ;
	wire       uuSrvRxNoPipe_dma_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_dma_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_dma_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_dma_axi_m1_I_Tx_Data                        ;
	wire       uuSrvRxNoPipe_dma_axi_m1_I_Tx_Head                        ;
	wire       uuSrvRxNoPipe_dma_axi_m1_I_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_dma_axi_m1_I_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_dma_axi_m1_I_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Data                       ;
	wire       uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Head                       ;
	wire       uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Rdy                        ;
	wire       uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Tail                       ;
	wire       uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Vld                        ;
	wire [9:0] uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Data                       ;
	wire       uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Head                       ;
	wire       uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Rdy                        ;
	wire       uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Tail                       ;
	wire       uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Vld                        ;
	wire [9:0] uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Data                        ;
	wire       uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Head                        ;
	wire       uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Data                      ;
	wire       uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Head                      ;
	wire       uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Rdy                       ;
	wire       uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Tail                      ;
	wire       uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Vld                       ;
	wire [9:0] uuSrvRxNoPipe_usb_axi_m0_I_Tx_Data                        ;
	wire       uuSrvRxNoPipe_usb_axi_m0_I_Tx_Head                        ;
	wire       uuSrvRxNoPipe_usb_axi_m0_I_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_usb_axi_m0_I_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_usb_axi_m0_I_Tx_Vld                         ;
	wire [9:0] uMux_Switch33_Rx_Data                                     ;
	wire       uMux_Switch33_Rx_Head                                     ;
	wire       uMux_Switch33_Rx_Rdy                                      ;
	wire       uMux_Switch33_Rx_Tail                                     ;
	wire       uMux_Switch33_Rx_Vld                                      ;
	wire [9:0] uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [9:0] uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Data       ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Head       ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Rdy        ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Tail       ;
	wire       uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Vld        ;
	wire [9:0] uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Vld         ;
	wire [9:0] uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Data ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Head ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [9:0] uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Data       ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Head       ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Rdy        ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Tail       ;
	wire       uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Vld        ;
	wire [9:0] uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Vld         ;
	wire [9:0] uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Vld         ;
	wire [9:0] uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Data                ;
	wire       uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Head                ;
	wire       uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Rdy                 ;
	wire       uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Tail                ;
	wire       uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Vld                 ;
	wire [9:0] uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Data                ;
	wire       uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Head                ;
	wire       uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Rdy                 ;
	wire       uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Tail                ;
	wire       uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Vld                 ;
	wire [9:0] uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Vld         ;
	wire       u_1d25                                                    ;
	wire       u_2042                                                    ;
	wire       u_21a2                                                    ;
	wire       u_22a2                                                    ;
	wire       u_29bb                                                    ;
	wire       u_2fee                                                    ;
	wire       u_365e                                                    ;
	wire       u_3736                                                    ;
	wire       u_3798                                                    ;
	wire       u_3b98                                                    ;
	wire       u_4d35                                                    ;
	wire       u_4fe0                                                    ;
	wire       u_5130                                                    ;
	wire       u_5177                                                    ;
	wire       u_5e6f                                                    ;
	wire       u_64de                                                    ;
	wire       u_663b                                                    ;
	wire       u_67c3                                                    ;
	wire       u_6964                                                    ;
	wire       u_6bab                                                    ;
	wire       u_6e04                                                    ;
	wire       u_6e6c                                                    ;
	wire       u_752b                                                    ;
	wire       u_7aa9                                                    ;
	wire       u_7d9b                                                    ;
	wire       u_8374                                                    ;
	wire       u_8407                                                    ;
	wire       u_85fa                                                    ;
	wire       u_8636                                                    ;
	wire       u_91ee                                                    ;
	wire       u_9807                                                    ;
	wire       u_9c71                                                    ;
	wire       u_a58b                                                    ;
	wire       u_a5ef                                                    ;
	wire       u_a76a                                                    ;
	wire       u_add1                                                    ;
	wire       u_b3f4                                                    ;
	wire       u_b4dd                                                    ;
	wire       u_b7dd                                                    ;
	wire       u_ba1c                                                    ;
	wire       u_bb25                                                    ;
	wire       u_bb99                                                    ;
	wire       u_c183                                                    ;
	wire       u_d2b0                                                    ;
	wire       u_d7dc                                                    ;
	wire       u_d8bf                                                    ;
	wire       u_e4b5                                                    ;
	wire       u_eb28                                                    ;
	wire       u_ef71                                                    ;
	wire       u_f2e4                                                    ;
	wire       u_f314                                                    ;
	wire       u_f37a                                                    ;
	wire       u_fa33                                                    ;
	wire       u_fc19                                                    ;
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx(
		.Int_En( from_acpu_axi_m0_I_En )
	,	.Int_Trp_Data( from_acpu_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( from_acpu_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( from_acpu_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_acpu_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( from_acpu_axi_m0_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c183 )
	,	.Sys_Pwr_WakeUp( u_ba1c )
	,	.Tx_Data( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4d35 )
	,	.Sys_Pwr_WakeUp( u_64de )
	,	.Tx_Data( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx(
		.Int_En( from_arm_axi_m0_I_En )
	,	.Int_Trp_Data( from_arm_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( from_arm_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( from_arm_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_arm_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( from_arm_axi_m0_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_67c3 )
	,	.Sys_Pwr_WakeUp( u_d7dc )
	,	.Tx_Data( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_add1 )
	,	.Sys_Pwr_WakeUp( u_2042 )
	,	.Tx_Data( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_arm_axi_m0_I(
		.Rx_Data( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_arm_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f314 )
	,	.Sys_Pwr_WakeUp( u_a58b )
	,	.Tx_Data( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_usb_axi_m0_I(
		.Rx_Data( from_usb_axi_m0_I_Data )
	,	.Rx_Head( from_usb_axi_m0_I_Head )
	,	.Rx_Rdy( from_usb_axi_m0_I_Rdy )
	,	.Rx_Tail( from_usb_axi_m0_I_Tail )
	,	.Rx_Vld( from_usb_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_eb28 )
	,	.Sys_Pwr_WakeUp( u_5177 )
	,	.Tx_Data( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx(
		.Int_En( from_bcpu_ahb_m0_I_En )
	,	.Int_Trp_Data( from_bcpu_ahb_m0_I_Trp_Data )
	,	.Int_Trp_Head( from_bcpu_ahb_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( from_bcpu_ahb_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_bcpu_ahb_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( from_bcpu_ahb_m0_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7aa9 )
	,	.Sys_Pwr_WakeUp( u_a76a )
	,	.Tx_Data( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a5ef )
	,	.Sys_Pwr_WakeUp( u_d2b0 )
	,	.Tx_Data( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_bcpu_ahb_m0_I(
		.Rx_Data( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_bcpu_ahb_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f37a )
	,	.Sys_Pwr_WakeUp( u_bb99 )
	,	.Tx_Data( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_cpu_observer(
		.Rx_Data( from_cpu_observer_Data )
	,	.Rx_Head( from_cpu_observer_Head )
	,	.Rx_Rdy( from_cpu_observer_Rdy )
	,	.Rx_Tail( from_cpu_observer_Tail )
	,	.Rx_Vld( from_cpu_observer_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_365e )
	,	.Sys_Pwr_WakeUp( u_e4b5 )
	,	.Tx_Data( uuSrvRxNoPipe_cpu_observer_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_cpu_observer_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_cpu_observer_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_cpu_observer_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_cpu_observer_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx(
		.Int_En( from_dma_axi_m0_I_En )
	,	.Int_Trp_Data( from_dma_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( from_dma_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( from_dma_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_dma_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( from_dma_axi_m0_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8407 )
	,	.Sys_Pwr_WakeUp( u_3b98 )
	,	.Tx_Data( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b4dd )
	,	.Sys_Pwr_WakeUp( u_8636 )
	,	.Tx_Data( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_dma_axi_m0_I(
		.Rx_Data( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_dma_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5130 )
	,	.Sys_Pwr_WakeUp( u_5e6f )
	,	.Tx_Data( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx(
		.Int_En( from_dma_axi_m1_I_En )
	,	.Int_Trp_Data( from_dma_axi_m1_I_Trp_Data )
	,	.Int_Trp_Head( from_dma_axi_m1_I_Trp_Head )
	,	.Int_Trp_Rdy( from_dma_axi_m1_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_dma_axi_m1_I_Trp_Tail )
	,	.Int_Trp_Vld( from_dma_axi_m1_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2fee )
	,	.Sys_Pwr_WakeUp( u_bb25 )
	,	.Tx_Data( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_91ee )
	,	.Sys_Pwr_WakeUp( u_1d25 )
	,	.Tx_Data( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_dma_axi_m1_I(
		.Rx_Data( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_dma_axi_m1_I_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_752b )
	,	.Sys_Pwr_WakeUp( u_8374 )
	,	.Tx_Data( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_fpga_axi_m0_I_Async(
		.Int_Data( from_fpga_axi_m0_I_Data )
	,	.Int_RdCnt( from_fpga_axi_m0_I_RdCnt )
	,	.Int_RdPtr( from_fpga_axi_m0_I_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_fpga_axi_m0_I_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_fpga_axi_m0_I_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_fpga_axi_m0_I_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_fpga_axi_m0_I_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_fpga_axi_m0_I_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_22a2 )
	,	.Sys_Pwr_WakeUp( u_ef71 )
	,	.Tx_Data( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_fpga_axi_m0_I(
		.Rx_Data( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_fpga_axi_m0_I_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d8bf )
	,	.Sys_Pwr_WakeUp( u_4fe0 )
	,	.Tx_Data( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_fpga_axi_m1_I_Async(
		.Int_Data( from_fpga_axi_m1_I_Data )
	,	.Int_RdCnt( from_fpga_axi_m1_I_RdCnt )
	,	.Int_RdPtr( from_fpga_axi_m1_I_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_fpga_axi_m1_I_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fc19 )
	,	.Sys_Pwr_WakeUp( u_85fa )
	,	.Tx_Data( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_fpga_axi_m1_I(
		.Rx_Data( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_fpga_axi_m1_I_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b3f4 )
	,	.Sys_Pwr_WakeUp( u_6bab )
	,	.Tx_Data( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx(
		.Int_En( from_gbe_axi_m0_I_En )
	,	.Int_Trp_Data( from_gbe_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( from_gbe_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( from_gbe_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( from_gbe_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( from_gbe_axi_m0_I_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b7dd )
	,	.Sys_Pwr_WakeUp( u_3736 )
	,	.Tx_Data( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fa33 )
	,	.Sys_Pwr_WakeUp( u_6e6c )
	,	.Tx_Data( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_gbe_axi_m0_I(
		.Rx_Data( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_gbe_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_21a2 )
	,	.Sys_Pwr_WakeUp( u_9c71 )
	,	.Tx_Data( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_pufcc_axi_m0_I(
		.Rx_Data( from_pufcc_axi_m0_I_Data )
	,	.Rx_Head( from_pufcc_axi_m0_I_Head )
	,	.Rx_Rdy( from_pufcc_axi_m0_I_Rdy )
	,	.Rx_Tail( from_pufcc_axi_m0_I_Tail )
	,	.Rx_Vld( from_pufcc_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7d9b )
	,	.Sys_Pwr_WakeUp( u_6e04 )
	,	.Tx_Data( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uMux_Switch33_Rx_Data )
	,	.Rx_Head( uMux_Switch33_Rx_Head )
	,	.Rx_Rdy( uMux_Switch33_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch33_Rx_Tail )
	,	.Rx_Vld( uMux_Switch33_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( to_Switch33_Data )
	,	.Tx_Head( to_Switch33_Head )
	,	.Tx_Rdy( to_Switch33_Rdy )
	,	.Tx_Tail( to_Switch33_Tail )
	,	.Tx_Vld( to_Switch33_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7b7439e1 Mux_Switch33(
		.Rx_0_Data( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Data )
	,	.Rx_0_Head( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Head )
	,	.Rx_0_Rdy( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Rdy )
	,	.Rx_0_Tail( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Tail )
	,	.Rx_0_Vld( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Vld )
	,	.Rx_1_Data( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uuSrvRxNoPipe_arm_axi_m0_I_Tx_Vld )
	,	.Rx_10_Data( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Data )
	,	.Rx_10_Head( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Head )
	,	.Rx_10_Rdy( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_10_Tail( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Tail )
	,	.Rx_10_Vld( uuSrvRxNoPipe_usb_axi_m0_I_Tx_Vld )
	,	.Rx_2_Data( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Data )
	,	.Rx_2_Head( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Head )
	,	.Rx_2_Rdy( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Rx_2_Tail( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Tail )
	,	.Rx_2_Vld( uuSrvRxNoPipe_bcpu_ahb_m0_I_Tx_Vld )
	,	.Rx_3_Data( uuSrvRxNoPipe_cpu_observer_Tx_Data )
	,	.Rx_3_Head( uuSrvRxNoPipe_cpu_observer_Tx_Head )
	,	.Rx_3_Rdy( uuSrvRxNoPipe_cpu_observer_Tx_Rdy )
	,	.Rx_3_Tail( uuSrvRxNoPipe_cpu_observer_Tx_Tail )
	,	.Rx_3_Vld( uuSrvRxNoPipe_cpu_observer_Tx_Vld )
	,	.Rx_4_Data( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Data )
	,	.Rx_4_Head( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Head )
	,	.Rx_4_Rdy( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Rdy )
	,	.Rx_4_Tail( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Tail )
	,	.Rx_4_Vld( uuSrvRxNoPipe_dma_axi_m0_I_Tx_Vld )
	,	.Rx_5_Data( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Data )
	,	.Rx_5_Head( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Head )
	,	.Rx_5_Rdy( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_5_Tail( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Tail )
	,	.Rx_5_Vld( uuSrvRxNoPipe_dma_axi_m1_I_Tx_Vld )
	,	.Rx_6_Data( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Data )
	,	.Rx_6_Head( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Head )
	,	.Rx_6_Rdy( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Rdy )
	,	.Rx_6_Tail( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Tail )
	,	.Rx_6_Vld( uuSrvRxNoPipe_fpga_axi_m0_I_Tx_Vld )
	,	.Rx_7_Data( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Rx_7_Head( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Rx_7_Rdy( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_7_Tail( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_7_Vld( uuSrvRxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.Rx_8_Data( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Data )
	,	.Rx_8_Head( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Head )
	,	.Rx_8_Rdy( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_8_Tail( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_8_Vld( uuSrvRxNoPipe_gbe_axi_m0_I_Tx_Vld )
	,	.Rx_9_Data( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Data )
	,	.Rx_9_Head( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Head )
	,	.Rx_9_Rdy( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Rdy )
	,	.Rx_9_Tail( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Tail )
	,	.Rx_9_Vld( uuSrvRxNoPipe_pufcc_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f2e4 )
	,	.Sys_Pwr_WakeUp( u_29bb )
	,	.Tx_Data( uMux_Switch33_Rx_Data )
	,	.Tx_Head( uMux_Switch33_Rx_Head )
	,	.Tx_Rdy( uMux_Switch33_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch33_Rx_Tail )
	,	.Tx_Vld( uMux_Switch33_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_10( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	,	.WakeUp_Rx_7( )
	,	.WakeUp_Rx_8( )
	,	.WakeUp_Rx_9( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_acpu_axi_m0_I(
		.Rx_Data( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_acpu_axi_m0_I_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3798 )
	,	.Sys_Pwr_WakeUp( u_9807 )
	,	.Tx_Data( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_acpu_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_3798
		&
		u_f314
		&
		u_f37a
		&
		u_365e
		&
		u_5130
		&
		u_752b
		&
		u_d8bf
		&
		u_b3f4
		&
		u_21a2
		&
		u_7d9b
		&
		u_eb28
		&
		u_663b
		&
		u_f2e4
		&
		u_c183
		&
		u_4d35
		&
		u_67c3
		&
		u_add1
		&
		u_7aa9
		&
		u_a5ef
		&
		u_8407
		&
		u_b4dd
		&
		u_2fee
		&
		u_91ee
		&
		u_22a2
		&
		u_fc19
		&
		u_b7dd
		&	u_fa33;
	assign Sys_Pwr_WakeUp =
		u_9807
		|
		u_a58b
		|
		u_bb99
		|
		u_e4b5
		|
		u_5e6f
		|
		u_8374
		|
		u_4fe0
		|
		u_6bab
		|
		u_9c71
		|
		u_6e04
		|
		u_5177
		|
		u_6964
		|
		u_29bb
		|
		u_ba1c
		|
		u_64de
		|
		u_d7dc
		|
		u_2042
		|
		u_a76a
		|
		u_d2b0
		|
		u_3b98
		|
		u_8636
		|
		u_bb25
		|
		u_1d25
		|
		u_ef71
		|
		u_85fa
		|
		u_3736
		|	u_6e6c;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch2Resp001_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch13Resp_En
,	from_Switch13Resp_Trp_Data
,	from_Switch13Resp_Trp_Head
,	from_Switch13Resp_Trp_Rdy
,	from_Switch13Resp_Trp_Tail
,	from_Switch13Resp_Trp_Vld
,	from_Switch14Resp_En
,	from_Switch14Resp_Trp_Data
,	from_Switch14Resp_Trp_Head
,	from_Switch14Resp_Trp_Rdy
,	from_Switch14Resp_Trp_Tail
,	from_Switch14Resp_Trp_Vld
,	from_Switch16Resp_En
,	from_Switch16Resp_Trp_Data
,	from_Switch16Resp_Trp_Head
,	from_Switch16Resp_Trp_Rdy
,	from_Switch16Resp_Trp_Tail
,	from_Switch16Resp_Trp_Vld
,	from_Switch20Resp_En
,	from_Switch20Resp_Trp_Data
,	from_Switch20Resp_Trp_Head
,	from_Switch20Resp_Trp_Rdy
,	from_Switch20Resp_Trp_Tail
,	from_Switch20Resp_Trp_Vld
,	from_Switch23Resp_En
,	from_Switch23Resp_Trp_Data
,	from_Switch23Resp_Trp_Head
,	from_Switch23Resp_Trp_Rdy
,	from_Switch23Resp_Trp_Tail
,	from_Switch23Resp_Trp_Vld
,	to_Switch21_En
,	to_Switch21_Trp_Data
,	to_Switch21_Trp_Head
,	to_Switch21_Trp_Rdy
,	to_Switch21_Trp_Tail
,	to_Switch21_Trp_Vld
,	to_usb_axi_m0_I_En
,	to_usb_axi_m0_I_Trp_Data
,	to_usb_axi_m0_I_Trp_Head
,	to_usb_axi_m0_I_Trp_Rdy
,	to_usb_axi_m0_I_Trp_Tail
,	to_usb_axi_m0_I_Trp_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	output         from_Switch13Resp_En       ;
	input  [109:0] from_Switch13Resp_Trp_Data ;
	input          from_Switch13Resp_Trp_Head ;
	output         from_Switch13Resp_Trp_Rdy  ;
	input          from_Switch13Resp_Trp_Tail ;
	input          from_Switch13Resp_Trp_Vld  ;
	output         from_Switch14Resp_En       ;
	input  [109:0] from_Switch14Resp_Trp_Data ;
	input          from_Switch14Resp_Trp_Head ;
	output         from_Switch14Resp_Trp_Rdy  ;
	input          from_Switch14Resp_Trp_Tail ;
	input          from_Switch14Resp_Trp_Vld  ;
	output         from_Switch16Resp_En       ;
	input  [109:0] from_Switch16Resp_Trp_Data ;
	input          from_Switch16Resp_Trp_Head ;
	output         from_Switch16Resp_Trp_Rdy  ;
	input          from_Switch16Resp_Trp_Tail ;
	input          from_Switch16Resp_Trp_Vld  ;
	output         from_Switch20Resp_En       ;
	input  [109:0] from_Switch20Resp_Trp_Data ;
	input          from_Switch20Resp_Trp_Head ;
	output         from_Switch20Resp_Trp_Rdy  ;
	input          from_Switch20Resp_Trp_Tail ;
	input          from_Switch20Resp_Trp_Vld  ;
	output         from_Switch23Resp_En       ;
	input  [109:0] from_Switch23Resp_Trp_Data ;
	input          from_Switch23Resp_Trp_Head ;
	output         from_Switch23Resp_Trp_Rdy  ;
	input          from_Switch23Resp_Trp_Tail ;
	input          from_Switch23Resp_Trp_Vld  ;
	input          to_Switch21_En             ;
	output [109:0] to_Switch21_Trp_Data       ;
	output         to_Switch21_Trp_Head       ;
	input          to_Switch21_Trp_Rdy        ;
	output         to_Switch21_Trp_Tail       ;
	output         to_Switch21_Trp_Vld        ;
	input          to_usb_axi_m0_I_En         ;
	output [109:0] to_usb_axi_m0_I_Trp_Data   ;
	output         to_usb_axi_m0_I_Trp_Head   ;
	input          to_usb_axi_m0_I_Trp_Rdy    ;
	output         to_usb_axi_m0_I_Trp_Tail   ;
	output         to_usb_axi_m0_I_Trp_Vld    ;
	wire [109:0] uuDtpRxNoPipe_Switch13Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch14Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch16Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch20Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch23Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch21_Tx_Data                           ;
	wire         uuDtpTxNoPipe_Switch21_Tx_Head                           ;
	wire         uuDtpTxNoPipe_Switch21_Tx_Rdy                            ;
	wire         uuDtpTxNoPipe_Switch21_Tx_Tail                           ;
	wire         uuDtpTxNoPipe_Switch21_Tx_Vld                            ;
	wire [109:0] uuDtpTxNoPipe_usb_axi_m0_I_Tx_Data                       ;
	wire         uuDtpTxNoPipe_usb_axi_m0_I_Tx_Head                       ;
	wire         uuDtpTxNoPipe_usb_axi_m0_I_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_usb_axi_m0_I_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_usb_axi_m0_I_Tx_Vld                        ;
	wire [109:0] uDemux0_Switch13Resp_Tx_Data                             ;
	wire         uDemux0_Switch13Resp_Tx_Head                             ;
	wire         uDemux0_Switch13Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch13Resp_Tx_Tail                             ;
	wire         uDemux0_Switch13Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch14Resp_Tx_Data                             ;
	wire         uDemux0_Switch14Resp_Tx_Head                             ;
	wire         uDemux0_Switch14Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch14Resp_Tx_Tail                             ;
	wire         uDemux0_Switch14Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch16Resp_Tx_Data                             ;
	wire         uDemux0_Switch16Resp_Tx_Head                             ;
	wire         uDemux0_Switch16Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch16Resp_Tx_Tail                             ;
	wire         uDemux0_Switch16Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch20Resp_Tx_Data                             ;
	wire         uDemux0_Switch20Resp_Tx_Head                             ;
	wire         uDemux0_Switch20Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch20Resp_Tx_Tail                             ;
	wire         uDemux0_Switch20Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch23Resp_Tx_Data                             ;
	wire         uDemux0_Switch23Resp_Tx_Head                             ;
	wire         uDemux0_Switch23Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch23Resp_Tx_Tail                             ;
	wire         uDemux0_Switch23Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch13Resp_Tx_Data                             ;
	wire         uDemux1_Switch13Resp_Tx_Head                             ;
	wire         uDemux1_Switch13Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch13Resp_Tx_Tail                             ;
	wire         uDemux1_Switch13Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch14Resp_Tx_Data                             ;
	wire         uDemux1_Switch14Resp_Tx_Head                             ;
	wire         uDemux1_Switch14Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch14Resp_Tx_Tail                             ;
	wire         uDemux1_Switch14Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch16Resp_Tx_Data                             ;
	wire         uDemux1_Switch16Resp_Tx_Head                             ;
	wire         uDemux1_Switch16Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch16Resp_Tx_Tail                             ;
	wire         uDemux1_Switch16Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch20Resp_Tx_Data                             ;
	wire         uDemux1_Switch20Resp_Tx_Head                             ;
	wire         uDemux1_Switch20Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch20Resp_Tx_Tail                             ;
	wire         uDemux1_Switch20Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch23Resp_Tx_Data                             ;
	wire         uDemux1_Switch23Resp_Tx_Head                             ;
	wire         uDemux1_Switch23Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch23Resp_Tx_Tail                             ;
	wire         uDemux1_Switch23Resp_Tx_Vld                              ;
	wire [109:0] uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_Switch21_Rx_Data                                    ;
	wire         uMux_Switch21_Rx_Head                                    ;
	wire         uMux_Switch21_Rx_Rdy                                     ;
	wire         uMux_Switch21_Rx_Tail                                    ;
	wire         uMux_Switch21_Rx_Vld                                     ;
	wire [109:0] uMux_usb_axi_m0_I_Rx_Data                                ;
	wire         uMux_usb_axi_m0_I_Rx_Head                                ;
	wire         uMux_usb_axi_m0_I_Rx_Rdy                                 ;
	wire         uMux_usb_axi_m0_I_Rx_Tail                                ;
	wire         uMux_usb_axi_m0_I_Rx_Vld                                 ;
	wire         u_12e9                                                   ;
	wire         u_1b38                                                   ;
	wire         u_1bb7                                                   ;
	wire         u_2987                                                   ;
	wire         u_2aa6                                                   ;
	wire         u_2bbb                                                   ;
	wire         u_2d2f                                                   ;
	wire         u_2d3a                                                   ;
	wire         u_3007                                                   ;
	wire         u_30bf                                                   ;
	wire         u_318                                                    ;
	wire         u_3e77                                                   ;
	wire         u_430f                                                   ;
	wire         u_4890                                                   ;
	wire         u_4c5d                                                   ;
	wire         u_4e33                                                   ;
	wire         u_4f46                                                   ;
	wire         u_5449                                                   ;
	wire         u_5467                                                   ;
	wire         u_59ca                                                   ;
	wire         u_5b6                                                    ;
	wire         u_5faa                                                   ;
	wire         u_6536                                                   ;
	wire         u_72cd                                                   ;
	wire         u_8047                                                   ;
	wire         u_82d5                                                   ;
	wire         u_8566                                                   ;
	wire         u_8b3e                                                   ;
	wire         u_99ad                                                   ;
	wire         u_9b99                                                   ;
	wire         u_a0e8                                                   ;
	wire         u_a7e0                                                   ;
	wire         u_a858                                                   ;
	wire         u_b098                                                   ;
	wire         u_b70                                                    ;
	wire         u_bb69                                                   ;
	wire         u_bf07                                                   ;
	wire         u_c5be                                                   ;
	wire         u_cc81                                                   ;
	wire         u_ce4                                                    ;
	wire         u_cf2a                                                   ;
	wire         u_cf98                                                   ;
	wire         u_d292                                                   ;
	wire         u_d37a                                                   ;
	wire         u_d555                                                   ;
	wire         u_da6c                                                   ;
	wire         u_e5dd                                                   ;
	wire         u_edb0                                                   ;
	wire         u_f06d                                                   ;
	wire         u_f1d9                                                   ;
	wire         u_fa28                                                   ;
	wire         u_faef                                                   ;
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx(
		.Int_En( from_Switch13Resp_En )
	,	.Int_Trp_Data( from_Switch13Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch13Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch13Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch13Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch13Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b99 )
	,	.Sys_Pwr_WakeUp( u_d37a )
	,	.Tx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bf07 )
	,	.Sys_Pwr_WakeUp( u_b098 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx(
		.Int_En( from_Switch14Resp_En )
	,	.Int_Trp_Data( from_Switch14Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch14Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch14Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch14Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch14Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d292 )
	,	.Sys_Pwr_WakeUp( u_cc81 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cf2a )
	,	.Sys_Pwr_WakeUp( u_12e9 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch14Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2bbb )
	,	.Sys_Pwr_WakeUp( u_ce4 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx(
		.Int_En( from_Switch16Resp_En )
	,	.Int_Trp_Data( from_Switch16Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch16Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch16Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch16Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch16Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_318 )
	,	.Sys_Pwr_WakeUp( u_2987 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b70 )
	,	.Sys_Pwr_WakeUp( u_2d2f )
	,	.Tx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch16Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bb69 )
	,	.Sys_Pwr_WakeUp( u_5faa )
	,	.Tx_Data( uuDtpRxNoPipe_Switch16Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch16Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch16Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch16Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch16Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_39756e50 Demux_Switch16Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch16Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch16Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch16Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch16Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch16Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c5be )
	,	.Sys_Pwr_WakeUp( u_d555 )
	,	.Tx_0_Data( uDemux0_Switch16Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch16Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch16Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch16Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch16Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch16Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch16Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch16Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch16Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch16Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx(
		.Int_En( from_Switch20Resp_En )
	,	.Int_Trp_Data( from_Switch20Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch20Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch20Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch20Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch20Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3e77 )
	,	.Sys_Pwr_WakeUp( u_fa28 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_99ad )
	,	.Sys_Pwr_WakeUp( u_8566 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch20Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4890 )
	,	.Sys_Pwr_WakeUp( u_430f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_39756e50 Demux_Switch20Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5467 )
	,	.Sys_Pwr_WakeUp( u_1b38 )
	,	.Tx_0_Data( uDemux0_Switch20Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch20Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch20Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch20Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch20Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch20Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch20Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch20Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch20Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch20Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx(
		.Int_En( from_Switch23Resp_En )
	,	.Int_Trp_Data( from_Switch23Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch23Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch23Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch23Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch23Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a858 )
	,	.Sys_Pwr_WakeUp( u_8047 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_edb0 )
	,	.Sys_Pwr_WakeUp( u_faef )
	,	.Tx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch23Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e5dd )
	,	.Sys_Pwr_WakeUp( u_6536 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_39756e50 Demux_Switch23Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2aa6 )
	,	.Sys_Pwr_WakeUp( u_f06d )
	,	.Tx_0_Data( uDemux0_Switch23Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch23Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch23Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch23Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch23Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch23Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch23Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch23Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch23Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch23Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_usb_axi_m0_I_SubEdgesSlowTx(
		.Int_En( to_usb_axi_m0_I_En )
	,	.Int_Trp_Data( to_usb_axi_m0_I_Trp_Data )
	,	.Int_Trp_Head( to_usb_axi_m0_I_Trp_Head )
	,	.Int_Trp_Rdy( to_usb_axi_m0_I_Trp_Rdy )
	,	.Int_Trp_Tail( to_usb_axi_m0_I_Trp_Tail )
	,	.Int_Trp_Vld( to_usb_axi_m0_I_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_da6c )
	,	.Sys_Pwr_WakeUp( u_4e33 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_usb_axi_m0_I(
		.Rx_Data( uMux_usb_axi_m0_I_Rx_Data )
	,	.Rx_Head( uMux_usb_axi_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_usb_axi_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_usb_axi_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_usb_axi_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5449 )
	,	.Sys_Pwr_WakeUp( u_59ca )
	,	.Tx_Data( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_usb_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_a33bda9a Mux_usb_axi_m0_I(
		.Rx_0_Data( uDemux1_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uDemux1_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uDemux1_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uDemux1_Switch16Resp_Tx_Data )
	,	.Rx_2_Head( uDemux1_Switch16Resp_Tx_Head )
	,	.Rx_2_Rdy( uDemux1_Switch16Resp_Tx_Rdy )
	,	.Rx_2_Tail( uDemux1_Switch16Resp_Tx_Tail )
	,	.Rx_2_Vld( uDemux1_Switch16Resp_Tx_Vld )
	,	.Rx_3_Data( uDemux1_Switch20Resp_Tx_Data )
	,	.Rx_3_Head( uDemux1_Switch20Resp_Tx_Head )
	,	.Rx_3_Rdy( uDemux1_Switch20Resp_Tx_Rdy )
	,	.Rx_3_Tail( uDemux1_Switch20Resp_Tx_Tail )
	,	.Rx_3_Vld( uDemux1_Switch20Resp_Tx_Vld )
	,	.Rx_4_Data( uDemux1_Switch23Resp_Tx_Data )
	,	.Rx_4_Head( uDemux1_Switch23Resp_Tx_Head )
	,	.Rx_4_Rdy( uDemux1_Switch23Resp_Tx_Rdy )
	,	.Rx_4_Tail( uDemux1_Switch23Resp_Tx_Tail )
	,	.Rx_4_Vld( uDemux1_Switch23Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c5d )
	,	.Sys_Pwr_WakeUp( u_5b6 )
	,	.Tx_Data( uMux_usb_axi_m0_I_Rx_Data )
	,	.Tx_Head( uMux_usb_axi_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_usb_axi_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_usb_axi_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_usb_axi_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	);
	rsnoc_z_H_R_T_D_U_U_39756e50 Demux_Switch14Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a0e8 )
	,	.Sys_Pwr_WakeUp( u_1bb7 )
	,	.Tx_0_Data( uDemux0_Switch14Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch14Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch14Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch14Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch14Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch14Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch14Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch14Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch14Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch14Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch21_SubEdgesSlowTx(
		.Int_En( to_Switch21_En )
	,	.Int_Trp_Data( to_Switch21_Trp_Data )
	,	.Int_Trp_Head( to_Switch21_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch21_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch21_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch21_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_Switch21_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch21_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch21_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch21_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch21_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8b3e )
	,	.Sys_Pwr_WakeUp( u_82d5 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch21(
		.Rx_Data( uMux_Switch21_Rx_Data )
	,	.Rx_Head( uMux_Switch21_Rx_Head )
	,	.Rx_Rdy( uMux_Switch21_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch21_Rx_Tail )
	,	.Rx_Vld( uMux_Switch21_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_30bf )
	,	.Sys_Pwr_WakeUp( u_a7e0 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch21_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch21_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch21_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch21_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch21_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_a33bda9a Mux_Switch21(
		.Rx_0_Data( uDemux0_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uDemux0_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uDemux0_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uDemux0_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uDemux0_Switch16Resp_Tx_Data )
	,	.Rx_2_Head( uDemux0_Switch16Resp_Tx_Head )
	,	.Rx_2_Rdy( uDemux0_Switch16Resp_Tx_Rdy )
	,	.Rx_2_Tail( uDemux0_Switch16Resp_Tx_Tail )
	,	.Rx_2_Vld( uDemux0_Switch16Resp_Tx_Vld )
	,	.Rx_3_Data( uDemux0_Switch20Resp_Tx_Data )
	,	.Rx_3_Head( uDemux0_Switch20Resp_Tx_Head )
	,	.Rx_3_Rdy( uDemux0_Switch20Resp_Tx_Rdy )
	,	.Rx_3_Tail( uDemux0_Switch20Resp_Tx_Tail )
	,	.Rx_3_Vld( uDemux0_Switch20Resp_Tx_Vld )
	,	.Rx_4_Data( uDemux0_Switch23Resp_Tx_Data )
	,	.Rx_4_Head( uDemux0_Switch23Resp_Tx_Head )
	,	.Rx_4_Rdy( uDemux0_Switch23Resp_Tx_Rdy )
	,	.Rx_4_Tail( uDemux0_Switch23Resp_Tx_Tail )
	,	.Rx_4_Vld( uDemux0_Switch23Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3007 )
	,	.Sys_Pwr_WakeUp( u_cf98 )
	,	.Tx_Data( uMux_Switch21_Rx_Data )
	,	.Tx_Head( uMux_Switch21_Rx_Head )
	,	.Tx_Rdy( uMux_Switch21_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch21_Rx_Tail )
	,	.Tx_Vld( uMux_Switch21_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	);
	rsnoc_z_H_R_T_D_U_U_39756e50 Demux_Switch13Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f1d9 )
	,	.Sys_Pwr_WakeUp( u_2d3a )
	,	.Tx_0_Data( uDemux0_Switch13Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch13Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch13Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch13Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch13Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch13Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch13Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch13Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch13Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch13Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch13Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4f46 )
	,	.Sys_Pwr_WakeUp( u_72cd )
	,	.Tx_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_4f46
		&
		u_2bbb
		&
		u_bb69
		&
		u_4890
		&
		u_e5dd
		&
		u_30bf
		&
		u_5449
		&
		u_f1d9
		&
		u_a0e8
		&
		u_c5be
		&
		u_5467
		&
		u_2aa6
		&
		u_9b99
		&
		u_bf07
		&
		u_d292
		&
		u_cf2a
		&
		u_318
		&
		u_b70
		&
		u_3e77
		&
		u_99ad
		&
		u_a858
		&
		u_edb0
		&
		u_8b3e
		&
		u_da6c
		&
		u_3007
		&	u_4c5d;
	assign Sys_Pwr_WakeUp =
		u_72cd
		|
		u_ce4
		|
		u_5faa
		|
		u_430f
		|
		u_6536
		|
		u_a7e0
		|
		u_59ca
		|
		u_2d3a
		|
		u_1bb7
		|
		u_d555
		|
		u_1b38
		|
		u_f06d
		|
		u_d37a
		|
		u_b098
		|
		u_cc81
		|
		u_12e9
		|
		u_2987
		|
		u_2d2f
		|
		u_fa28
		|
		u_8566
		|
		u_8047
		|
		u_faef
		|
		u_82d5
		|
		u_4e33
		|
		u_cf98
		|	u_5b6;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch2_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_fpga_axi_m1_I_Data
,	from_fpga_axi_m1_I_RdCnt
,	from_fpga_axi_m1_I_RdPtr
,	from_fpga_axi_m1_I_RxCtl_PwrOnRst
,	from_fpga_axi_m1_I_RxCtl_PwrOnRstAck
,	from_fpga_axi_m1_I_TxCtl_PwrOnRst
,	from_fpga_axi_m1_I_TxCtl_PwrOnRstAck
,	from_fpga_axi_m1_I_WrCnt
,	to_Switch_Data
,	to_Switch_RdCnt
,	to_Switch_RdPtr
,	to_Switch_RxCtl_PwrOnRst
,	to_Switch_RxCtl_PwrOnRstAck
,	to_Switch_TxCtl_PwrOnRst
,	to_Switch_TxCtl_PwrOnRstAck
,	to_Switch_WrCnt
,	to_Switch13_Data
,	to_Switch13_RdCnt
,	to_Switch13_RdPtr
,	to_Switch13_RxCtl_PwrOnRst
,	to_Switch13_RxCtl_PwrOnRstAck
,	to_Switch13_TxCtl_PwrOnRst
,	to_Switch13_TxCtl_PwrOnRstAck
,	to_Switch13_WrCnt
,	to_Switch14_Data
,	to_Switch14_RdCnt
,	to_Switch14_RdPtr
,	to_Switch14_RxCtl_PwrOnRst
,	to_Switch14_RxCtl_PwrOnRstAck
,	to_Switch14_TxCtl_PwrOnRst
,	to_Switch14_TxCtl_PwrOnRstAck
,	to_Switch14_WrCnt
,	to_Switch20_Data
,	to_Switch20_RdCnt
,	to_Switch20_RdPtr
,	to_Switch20_RxCtl_PwrOnRst
,	to_Switch20_RxCtl_PwrOnRstAck
,	to_Switch20_TxCtl_PwrOnRst
,	to_Switch20_TxCtl_PwrOnRstAck
,	to_Switch20_WrCnt
,	to_Switch23_Data
,	to_Switch23_RdCnt
,	to_Switch23_RdPtr
,	to_Switch23_RxCtl_PwrOnRst
,	to_Switch23_RxCtl_PwrOnRstAck
,	to_Switch23_TxCtl_PwrOnRst
,	to_Switch23_TxCtl_PwrOnRstAck
,	to_Switch23_WrCnt
,	to_ddr_axi_s2_T_Data
,	to_ddr_axi_s2_T_RdCnt
,	to_ddr_axi_s2_T_RdPtr
,	to_ddr_axi_s2_T_RxCtl_PwrOnRst
,	to_ddr_axi_s2_T_RxCtl_PwrOnRstAck
,	to_ddr_axi_s2_T_TxCtl_PwrOnRst
,	to_ddr_axi_s2_T_TxCtl_PwrOnRstAck
,	to_ddr_axi_s2_T_WrCnt
);
	input          Sys_Clk                              ;
	input          Sys_Clk_ClkS                         ;
	input          Sys_Clk_En                           ;
	input          Sys_Clk_EnS                          ;
	input          Sys_Clk_RetRstN                      ;
	input          Sys_Clk_RstN                         ;
	input          Sys_Clk_Tm                           ;
	output         Sys_Pwr_Idle                         ;
	output         Sys_Pwr_WakeUp                       ;
	input  [111:0] from_fpga_axi_m1_I_Data              ;
	output [2:0]   from_fpga_axi_m1_I_RdCnt             ;
	output [2:0]   from_fpga_axi_m1_I_RdPtr             ;
	input          from_fpga_axi_m1_I_RxCtl_PwrOnRst    ;
	output         from_fpga_axi_m1_I_RxCtl_PwrOnRstAck ;
	output         from_fpga_axi_m1_I_TxCtl_PwrOnRst    ;
	input          from_fpga_axi_m1_I_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_fpga_axi_m1_I_WrCnt             ;
	output [111:0] to_Switch_Data                       ;
	input  [2:0]   to_Switch_RdCnt                      ;
	input  [2:0]   to_Switch_RdPtr                      ;
	output         to_Switch_RxCtl_PwrOnRst             ;
	input          to_Switch_RxCtl_PwrOnRstAck          ;
	input          to_Switch_TxCtl_PwrOnRst             ;
	output         to_Switch_TxCtl_PwrOnRstAck          ;
	output [2:0]   to_Switch_WrCnt                      ;
	output [111:0] to_Switch13_Data                     ;
	input  [2:0]   to_Switch13_RdCnt                    ;
	input  [2:0]   to_Switch13_RdPtr                    ;
	output         to_Switch13_RxCtl_PwrOnRst           ;
	input          to_Switch13_RxCtl_PwrOnRstAck        ;
	input          to_Switch13_TxCtl_PwrOnRst           ;
	output         to_Switch13_TxCtl_PwrOnRstAck        ;
	output [2:0]   to_Switch13_WrCnt                    ;
	output [111:0] to_Switch14_Data                     ;
	input  [2:0]   to_Switch14_RdCnt                    ;
	input  [2:0]   to_Switch14_RdPtr                    ;
	output         to_Switch14_RxCtl_PwrOnRst           ;
	input          to_Switch14_RxCtl_PwrOnRstAck        ;
	input          to_Switch14_TxCtl_PwrOnRst           ;
	output         to_Switch14_TxCtl_PwrOnRstAck        ;
	output [2:0]   to_Switch14_WrCnt                    ;
	output [111:0] to_Switch20_Data                     ;
	input  [2:0]   to_Switch20_RdCnt                    ;
	input  [2:0]   to_Switch20_RdPtr                    ;
	output         to_Switch20_RxCtl_PwrOnRst           ;
	input          to_Switch20_RxCtl_PwrOnRstAck        ;
	input          to_Switch20_TxCtl_PwrOnRst           ;
	output         to_Switch20_TxCtl_PwrOnRstAck        ;
	output [2:0]   to_Switch20_WrCnt                    ;
	output [111:0] to_Switch23_Data                     ;
	input  [2:0]   to_Switch23_RdCnt                    ;
	input  [2:0]   to_Switch23_RdPtr                    ;
	output         to_Switch23_RxCtl_PwrOnRst           ;
	input          to_Switch23_RxCtl_PwrOnRstAck        ;
	input          to_Switch23_TxCtl_PwrOnRst           ;
	output         to_Switch23_TxCtl_PwrOnRstAck        ;
	output [2:0]   to_Switch23_WrCnt                    ;
	output [111:0] to_ddr_axi_s2_T_Data                 ;
	input  [2:0]   to_ddr_axi_s2_T_RdCnt                ;
	input  [2:0]   to_ddr_axi_s2_T_RdPtr                ;
	output         to_ddr_axi_s2_T_RxCtl_PwrOnRst       ;
	input          to_ddr_axi_s2_T_RxCtl_PwrOnRstAck    ;
	input          to_ddr_axi_s2_T_TxCtl_PwrOnRst       ;
	output         to_ddr_axi_s2_T_TxCtl_PwrOnRstAck    ;
	output [2:0]   to_ddr_axi_s2_T_WrCnt                ;
	wire [109:0] uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Data        ;
	wire         uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Head        ;
	wire         uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Tail        ;
	wire         uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Vld         ;
	wire [109:0] uuDtpTxNoPipe_Switch13_Tx_Data             ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Head             ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Rdy              ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Tail             ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Vld              ;
	wire [109:0] uuDtpTxNoPipe_Switch14_Tx_Data             ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Head             ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Rdy              ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Tail             ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Vld              ;
	wire [109:0] uuDtpTxNoPipe_Switch20_Tx_Data             ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Head             ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Rdy              ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Tail             ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Vld              ;
	wire [109:0] uuDtpTxNoPipe_Switch23_Tx_Data             ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Head             ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Rdy              ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Tail             ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Vld              ;
	wire [109:0] uuDtpTxNoPipe_Switch_Tx_Data               ;
	wire         uuDtpTxNoPipe_Switch_Tx_Head               ;
	wire         uuDtpTxNoPipe_Switch_Tx_Rdy                ;
	wire         uuDtpTxNoPipe_Switch_Tx_Tail               ;
	wire         uuDtpTxNoPipe_Switch_Tx_Vld                ;
	wire [109:0] uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Data         ;
	wire         uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Head         ;
	wire         uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Rdy          ;
	wire         uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Tail         ;
	wire         uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Vld          ;
	wire [109:0] uDemux0_fpga_axi_m1_I_Tx_Data              ;
	wire         uDemux0_fpga_axi_m1_I_Tx_Head              ;
	wire         uDemux0_fpga_axi_m1_I_Tx_Rdy               ;
	wire         uDemux0_fpga_axi_m1_I_Tx_Tail              ;
	wire         uDemux0_fpga_axi_m1_I_Tx_Vld               ;
	wire [109:0] uDemux1_fpga_axi_m1_I_Tx_Data              ;
	wire         uDemux1_fpga_axi_m1_I_Tx_Head              ;
	wire         uDemux1_fpga_axi_m1_I_Tx_Rdy               ;
	wire         uDemux1_fpga_axi_m1_I_Tx_Tail              ;
	wire         uDemux1_fpga_axi_m1_I_Tx_Vld               ;
	wire [109:0] uDemux2_fpga_axi_m1_I_Tx_Data              ;
	wire         uDemux2_fpga_axi_m1_I_Tx_Head              ;
	wire         uDemux2_fpga_axi_m1_I_Tx_Rdy               ;
	wire         uDemux2_fpga_axi_m1_I_Tx_Tail              ;
	wire         uDemux2_fpga_axi_m1_I_Tx_Vld               ;
	wire [109:0] uDemux3_fpga_axi_m1_I_Tx_Data              ;
	wire         uDemux3_fpga_axi_m1_I_Tx_Head              ;
	wire         uDemux3_fpga_axi_m1_I_Tx_Rdy               ;
	wire         uDemux3_fpga_axi_m1_I_Tx_Tail              ;
	wire         uDemux3_fpga_axi_m1_I_Tx_Vld               ;
	wire [109:0] uDemux4_fpga_axi_m1_I_Tx_Data              ;
	wire         uDemux4_fpga_axi_m1_I_Tx_Head              ;
	wire         uDemux4_fpga_axi_m1_I_Tx_Rdy               ;
	wire         uDemux4_fpga_axi_m1_I_Tx_Tail              ;
	wire         uDemux4_fpga_axi_m1_I_Tx_Vld               ;
	wire [109:0] uDemux5_fpga_axi_m1_I_Tx_Data              ;
	wire         uDemux5_fpga_axi_m1_I_Tx_Head              ;
	wire         uDemux5_fpga_axi_m1_I_Tx_Rdy               ;
	wire         uDemux5_fpga_axi_m1_I_Tx_Tail              ;
	wire         uDemux5_fpga_axi_m1_I_Tx_Vld               ;
	wire [109:0] uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Vld  ;
	wire         u_1db1                                     ;
	wire         u_1f4f                                     ;
	wire         u_2032                                     ;
	wire         u_2170                                     ;
	wire         u_2343                                     ;
	wire         u_2392                                     ;
	wire         u_2b2f                                     ;
	wire         u_2d23                                     ;
	wire         u_39f9                                     ;
	wire         u_4325                                     ;
	wire         u_6804                                     ;
	wire         u_75ff                                     ;
	wire         u_779b                                     ;
	wire         u_86a0                                     ;
	wire         u_9c50                                     ;
	wire         u_a782                                     ;
	wire         u_ae1                                      ;
	wire         u_b11a                                     ;
	wire         u_b55c                                     ;
	wire         u_b7ee                                     ;
	wire         u_ba63                                     ;
	wire         u_bbb                                      ;
	wire         u_c23c                                     ;
	wire         u_e17e                                     ;
	wire         u_e691                                     ;
	wire         u_ece4                                     ;
	wire         u_ed95                                     ;
	wire         u_f162                                     ;
	wire         u_fb81                                     ;
	wire         u_fe7c                                     ;
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_fpga_axi_m1_I_Async(
		.Int_Data( from_fpga_axi_m1_I_Data )
	,	.Int_RdCnt( from_fpga_axi_m1_I_RdCnt )
	,	.Int_RdPtr( from_fpga_axi_m1_I_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_fpga_axi_m1_I_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9c50 )
	,	.Sys_Pwr_WakeUp( u_1f4f )
	,	.Tx_Data( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch13_Async(
		.Int_Data( to_Switch13_Data )
	,	.Int_RdCnt( to_Switch13_RdCnt )
	,	.Int_RdPtr( to_Switch13_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch13_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch13_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch13_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch13_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch13_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch13_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch13_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch13_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch13_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch13_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_779b )
	,	.Sys_Pwr_WakeUp( u_6804 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch13(
		.Rx_Data( uDemux0_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uDemux0_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uDemux0_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uDemux0_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uDemux0_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f162 )
	,	.Sys_Pwr_WakeUp( u_1db1 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch13_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch13_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch13_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch13_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch13_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch14_Async(
		.Int_Data( to_Switch14_Data )
	,	.Int_RdCnt( to_Switch14_RdCnt )
	,	.Int_RdPtr( to_Switch14_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch14_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch14_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch14_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch14_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch14_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch14_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch14_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch14_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch14_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch14_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2392 )
	,	.Sys_Pwr_WakeUp( u_fb81 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch14(
		.Rx_Data( uDemux1_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uDemux1_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uDemux1_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uDemux1_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uDemux1_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_75ff )
	,	.Sys_Pwr_WakeUp( u_86a0 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch14_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch14_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch14_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch14_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch14_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch20_Async(
		.Int_Data( to_Switch20_Data )
	,	.Int_RdCnt( to_Switch20_RdCnt )
	,	.Int_RdPtr( to_Switch20_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch20_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch20_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch20_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch20_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch20_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch20_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch20_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch20_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch20_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch20_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ed95 )
	,	.Sys_Pwr_WakeUp( u_e17e )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch20(
		.Rx_Data( uDemux2_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uDemux2_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uDemux2_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uDemux2_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uDemux2_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b55c )
	,	.Sys_Pwr_WakeUp( u_2343 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch20_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch20_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch20_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch20_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch20_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch23_Async(
		.Int_Data( to_Switch23_Data )
	,	.Int_RdCnt( to_Switch23_RdCnt )
	,	.Int_RdPtr( to_Switch23_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch23_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch23_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch23_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch23_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch23_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch23_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch23_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch23_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch23_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch23_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fe7c )
	,	.Sys_Pwr_WakeUp( u_2d23 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch23(
		.Rx_Data( uDemux3_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uDemux3_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uDemux3_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uDemux3_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uDemux3_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_39f9 )
	,	.Sys_Pwr_WakeUp( u_b11a )
	,	.Tx_Data( uuDtpTxNoPipe_Switch23_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch23_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch23_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch23_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch23_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_ddr_axi_s2_T_Async(
		.Int_Data( to_ddr_axi_s2_T_Data )
	,	.Int_RdCnt( to_ddr_axi_s2_T_RdCnt )
	,	.Int_RdPtr( to_ddr_axi_s2_T_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_ddr_axi_s2_T_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_ddr_axi_s2_T_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_ddr_axi_s2_T_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_ddr_axi_s2_T_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_ddr_axi_s2_T_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2b2f )
	,	.Sys_Pwr_WakeUp( u_2170 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_ddr_axi_s2_T(
		.Rx_Data( uDemux4_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uDemux4_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uDemux4_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uDemux4_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uDemux4_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2032 )
	,	.Sys_Pwr_WakeUp( u_ae1 )
	,	.Tx_Data( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_ddr_axi_s2_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_fe76015c DtpTxClkAdapt_Switch_Async(
		.Int_Data( to_Switch_Data )
	,	.Int_RdCnt( to_Switch_RdCnt )
	,	.Int_RdPtr( to_Switch_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e691 )
	,	.Sys_Pwr_WakeUp( u_a782 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch(
		.Rx_Data( uDemux5_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uDemux5_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uDemux5_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uDemux5_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uDemux5_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c23c )
	,	.Sys_Pwr_WakeUp( u_ba63 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_5de28391 Demux_fpga_axi_m1_I(
		.Rx_Data( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ece4 )
	,	.Sys_Pwr_WakeUp( u_bbb )
	,	.Tx_0_Data( uDemux0_fpga_axi_m1_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_fpga_axi_m1_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_fpga_axi_m1_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_fpga_axi_m1_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_fpga_axi_m1_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_fpga_axi_m1_I_Tx_Vld )
	,	.Tx_2_Data( uDemux2_fpga_axi_m1_I_Tx_Data )
	,	.Tx_2_Head( uDemux2_fpga_axi_m1_I_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_fpga_axi_m1_I_Tx_Vld )
	,	.Tx_3_Data( uDemux3_fpga_axi_m1_I_Tx_Data )
	,	.Tx_3_Head( uDemux3_fpga_axi_m1_I_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_fpga_axi_m1_I_Tx_Vld )
	,	.Tx_4_Data( uDemux4_fpga_axi_m1_I_Tx_Data )
	,	.Tx_4_Head( uDemux4_fpga_axi_m1_I_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_fpga_axi_m1_I_Tx_Vld )
	,	.Tx_5_Data( uDemux5_fpga_axi_m1_I_Tx_Data )
	,	.Tx_5_Head( uDemux5_fpga_axi_m1_I_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_fpga_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_fpga_axi_m1_I(
		.Rx_Data( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_fpga_axi_m1_I_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4325 )
	,	.Sys_Pwr_WakeUp( u_b7ee )
	,	.Tx_Data( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_fpga_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_4325
		&
		u_c23c
		&
		u_f162
		&
		u_75ff
		&
		u_b55c
		&
		u_39f9
		&
		u_2032
		&
		u_ece4
		&
		u_9c50
		&
		u_779b
		&
		u_2392
		&
		u_ed95
		&
		u_fe7c
		&
		u_e691
		&	u_2b2f;
	assign Sys_Pwr_WakeUp =
		u_b7ee
		|
		u_ba63
		|
		u_1db1
		|
		u_86a0
		|
		u_2343
		|
		u_b11a
		|
		u_ae1
		|
		u_bbb
		|
		u_1f4f
		|
		u_6804
		|
		u_fb81
		|
		u_e17e
		|
		u_2d23
		|
		u_a782
		|	u_2170;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch30_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch10_Data
,	from_Switch10_Head
,	from_Switch10_Rdy
,	from_Switch10_Tail
,	from_Switch10_Vld
,	from_service_socket_T_En
,	from_service_socket_T_Trp_Data
,	from_service_socket_T_Trp_Head
,	from_service_socket_T_Trp_Rdy
,	from_service_socket_T_Trp_Tail
,	from_service_socket_T_Trp_Vld
,	to_bcpu_ahb_m0_I_Data
,	to_bcpu_ahb_m0_I_Head
,	to_bcpu_ahb_m0_I_Rdy
,	to_bcpu_ahb_m0_I_Tail
,	to_bcpu_ahb_m0_I_Vld
);
	input          Sys_Clk                        ;
	input          Sys_Clk_ClkS                   ;
	input          Sys_Clk_En                     ;
	input          Sys_Clk_EnS                    ;
	input          Sys_Clk_RetRstN                ;
	input          Sys_Clk_RstN                   ;
	input          Sys_Clk_Tm                     ;
	output         Sys_Pwr_Idle                   ;
	output         Sys_Pwr_WakeUp                 ;
	input  [109:0] from_Switch10_Data             ;
	input          from_Switch10_Head             ;
	output         from_Switch10_Rdy              ;
	input          from_Switch10_Tail             ;
	input          from_Switch10_Vld              ;
	input          from_service_socket_T_En       ;
	input  [109:0] from_service_socket_T_Trp_Data ;
	input          from_service_socket_T_Trp_Head ;
	output         from_service_socket_T_Trp_Rdy  ;
	input          from_service_socket_T_Trp_Tail ;
	input          from_service_socket_T_Trp_Vld  ;
	output [109:0] to_bcpu_ahb_m0_I_Data          ;
	output         to_bcpu_ahb_m0_I_Head          ;
	input          to_bcpu_ahb_m0_I_Rdy           ;
	output         to_bcpu_ahb_m0_I_Tail          ;
	output         to_bcpu_ahb_m0_I_Vld           ;
	wire [109:0] uuDtpRxNoPipe_Switch10_Tx_Data                         ;
	wire         uuDtpRxNoPipe_Switch10_Tx_Head                         ;
	wire         uuDtpRxNoPipe_Switch10_Tx_Rdy                          ;
	wire         uuDtpRxNoPipe_Switch10_Tx_Tail                         ;
	wire         uuDtpRxNoPipe_Switch10_Tx_Vld                          ;
	wire [109:0] uuDtpRxNoPipe_service_socket_T_Tx_Data                 ;
	wire         uuDtpRxNoPipe_service_socket_T_Tx_Head                 ;
	wire         uuDtpRxNoPipe_service_socket_T_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_service_socket_T_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_service_socket_T_Tx_Vld                  ;
	wire [109:0] uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uMux_bcpu_ahb_m0_I_Rx_Data                             ;
	wire         uMux_bcpu_ahb_m0_I_Rx_Head                             ;
	wire         uMux_bcpu_ahb_m0_I_Rx_Rdy                              ;
	wire         uMux_bcpu_ahb_m0_I_Rx_Tail                             ;
	wire         uMux_bcpu_ahb_m0_I_Rx_Vld                              ;
	wire         u_457a                                                 ;
	wire         u_654e                                                 ;
	wire         u_6845                                                 ;
	wire         u_96ab                                                 ;
	wire         u_a4f4                                                 ;
	wire         u_af62                                                 ;
	wire         u_b5ce                                                 ;
	wire         u_dbb1                                                 ;
	wire         u_f599                                                 ;
	wire         u_f5c5                                                 ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_service_socket_T_SubEdgesSlowRx(
		.Int_En( from_service_socket_T_En )
	,	.Int_Trp_Data( from_service_socket_T_Trp_Data )
	,	.Int_Trp_Head( from_service_socket_T_Trp_Head )
	,	.Int_Trp_Rdy( from_service_socket_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_service_socket_T_Trp_Tail )
	,	.Int_Trp_Vld( from_service_socket_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96ab )
	,	.Sys_Pwr_WakeUp( u_a4f4 )
	,	.Tx_Data( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_service_socket_T(
		.Rx_Data( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_service_socket_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_af62 )
	,	.Sys_Pwr_WakeUp( u_dbb1 )
	,	.Tx_Data( uuDtpRxNoPipe_service_socket_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_service_socket_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_service_socket_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_service_socket_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_service_socket_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_bcpu_ahb_m0_I(
		.Rx_Data( uMux_bcpu_ahb_m0_I_Rx_Data )
	,	.Rx_Head( uMux_bcpu_ahb_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_bcpu_ahb_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_bcpu_ahb_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_bcpu_ahb_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f599 )
	,	.Sys_Pwr_WakeUp( u_457a )
	,	.Tx_Data( to_bcpu_ahb_m0_I_Data )
	,	.Tx_Head( to_bcpu_ahb_m0_I_Head )
	,	.Tx_Rdy( to_bcpu_ahb_m0_I_Rdy )
	,	.Tx_Tail( to_bcpu_ahb_m0_I_Tail )
	,	.Tx_Vld( to_bcpu_ahb_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_bcpu_ahb_m0_I(
		.Rx_0_Data( uuDtpRxNoPipe_Switch10_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch10_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch10_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch10_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch10_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_service_socket_T_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_service_socket_T_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_service_socket_T_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_service_socket_T_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_service_socket_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6845 )
	,	.Sys_Pwr_WakeUp( u_b5ce )
	,	.Tx_Data( uMux_bcpu_ahb_m0_I_Rx_Data )
	,	.Tx_Head( uMux_bcpu_ahb_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_bcpu_ahb_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_bcpu_ahb_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_bcpu_ahb_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch10(
		.Rx_Data( from_Switch10_Data )
	,	.Rx_Head( from_Switch10_Head )
	,	.Rx_Rdy( from_Switch10_Rdy )
	,	.Rx_Tail( from_Switch10_Tail )
	,	.Rx_Vld( from_Switch10_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f5c5 )
	,	.Sys_Pwr_WakeUp( u_654e )
	,	.Tx_Data( uuDtpRxNoPipe_Switch10_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch10_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch10_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch10_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch10_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_f5c5 & u_af62 & u_f599 & u_96ab & u_6845;
	assign Sys_Pwr_WakeUp = u_654e | u_dbb1 | u_457a | u_a4f4 | u_b5ce;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch31_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_bcpu_ahb_m0_I_Data
,	from_bcpu_ahb_m0_I_Head
,	from_bcpu_ahb_m0_I_Rdy
,	from_bcpu_ahb_m0_I_Tail
,	from_bcpu_ahb_m0_I_Vld
,	to_Switch3_Data
,	to_Switch3_Head
,	to_Switch3_Rdy
,	to_Switch3_Tail
,	to_Switch3_Vld
,	to_service_socket_T_En
,	to_service_socket_T_Trp_Data
,	to_service_socket_T_Trp_Head
,	to_service_socket_T_Trp_Rdy
,	to_service_socket_T_Trp_Tail
,	to_service_socket_T_Trp_Vld
);
	input          Sys_Clk                      ;
	input          Sys_Clk_ClkS                 ;
	input          Sys_Clk_En                   ;
	input          Sys_Clk_EnS                  ;
	input          Sys_Clk_RetRstN              ;
	input          Sys_Clk_RstN                 ;
	input          Sys_Clk_Tm                   ;
	output         Sys_Pwr_Idle                 ;
	output         Sys_Pwr_WakeUp               ;
	input  [109:0] from_bcpu_ahb_m0_I_Data      ;
	input          from_bcpu_ahb_m0_I_Head      ;
	output         from_bcpu_ahb_m0_I_Rdy       ;
	input          from_bcpu_ahb_m0_I_Tail      ;
	input          from_bcpu_ahb_m0_I_Vld       ;
	output [109:0] to_Switch3_Data              ;
	output         to_Switch3_Head              ;
	input          to_Switch3_Rdy               ;
	output         to_Switch3_Tail              ;
	output         to_Switch3_Vld               ;
	input          to_service_socket_T_En       ;
	output [109:0] to_service_socket_T_Trp_Data ;
	output         to_service_socket_T_Trp_Head ;
	input          to_service_socket_T_Trp_Rdy  ;
	output         to_service_socket_T_Trp_Tail ;
	output         to_service_socket_T_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Data    ;
	wire         uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Head    ;
	wire         uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Rdy     ;
	wire         uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Tail    ;
	wire         uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Vld     ;
	wire [109:0] uuDtpTxNoPipe_service_socket_T_Tx_Data ;
	wire         uuDtpTxNoPipe_service_socket_T_Tx_Head ;
	wire         uuDtpTxNoPipe_service_socket_T_Tx_Rdy  ;
	wire         uuDtpTxNoPipe_service_socket_T_Tx_Tail ;
	wire         uuDtpTxNoPipe_service_socket_T_Tx_Vld  ;
	wire [109:0] uDemux0_bcpu_ahb_m0_I_Tx_Data          ;
	wire         uDemux0_bcpu_ahb_m0_I_Tx_Head          ;
	wire         uDemux0_bcpu_ahb_m0_I_Tx_Rdy           ;
	wire         uDemux0_bcpu_ahb_m0_I_Tx_Tail          ;
	wire         uDemux0_bcpu_ahb_m0_I_Tx_Vld           ;
	wire [109:0] uDemux1_bcpu_ahb_m0_I_Tx_Data          ;
	wire         uDemux1_bcpu_ahb_m0_I_Tx_Head          ;
	wire         uDemux1_bcpu_ahb_m0_I_Tx_Rdy           ;
	wire         uDemux1_bcpu_ahb_m0_I_Tx_Tail          ;
	wire         uDemux1_bcpu_ahb_m0_I_Tx_Vld           ;
	wire         u_1291                                 ;
	wire         u_5978                                 ;
	wire         u_62e8                                 ;
	wire         u_9b33                                 ;
	wire         u_a280                                 ;
	wire         u_b91f                                 ;
	wire         u_bb82                                 ;
	wire         u_ed6c                                 ;
	wire         u_f227                                 ;
	wire         u_f5b7                                 ;
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_service_socket_T_SubEdgesSlowTx(
		.Int_En( to_service_socket_T_En )
	,	.Int_Trp_Data( to_service_socket_T_Trp_Data )
	,	.Int_Trp_Head( to_service_socket_T_Trp_Head )
	,	.Int_Trp_Rdy( to_service_socket_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_service_socket_T_Trp_Tail )
	,	.Int_Trp_Vld( to_service_socket_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_service_socket_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_service_socket_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_service_socket_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_service_socket_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_service_socket_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f5b7 )
	,	.Sys_Pwr_WakeUp( u_62e8 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_service_socket_T(
		.Rx_Data( uDemux0_bcpu_ahb_m0_I_Tx_Data )
	,	.Rx_Head( uDemux0_bcpu_ahb_m0_I_Tx_Head )
	,	.Rx_Rdy( uDemux0_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Rx_Tail( uDemux0_bcpu_ahb_m0_I_Tx_Tail )
	,	.Rx_Vld( uDemux0_bcpu_ahb_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ed6c )
	,	.Sys_Pwr_WakeUp( u_9b33 )
	,	.Tx_Data( uuDtpTxNoPipe_service_socket_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_service_socket_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_service_socket_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_service_socket_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_service_socket_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch3(
		.Rx_Data( uDemux1_bcpu_ahb_m0_I_Tx_Data )
	,	.Rx_Head( uDemux1_bcpu_ahb_m0_I_Tx_Head )
	,	.Rx_Rdy( uDemux1_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Rx_Tail( uDemux1_bcpu_ahb_m0_I_Tx_Tail )
	,	.Rx_Vld( uDemux1_bcpu_ahb_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5978 )
	,	.Sys_Pwr_WakeUp( u_f227 )
	,	.Tx_Data( to_Switch3_Data )
	,	.Tx_Head( to_Switch3_Head )
	,	.Tx_Rdy( to_Switch3_Rdy )
	,	.Tx_Tail( to_Switch3_Tail )
	,	.Tx_Vld( to_Switch3_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_750faccf Demux_bcpu_ahb_m0_I(
		.Rx_Data( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bb82 )
	,	.Sys_Pwr_WakeUp( u_1291 )
	,	.Tx_0_Data( uDemux0_bcpu_ahb_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_bcpu_ahb_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_bcpu_ahb_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_bcpu_ahb_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_bcpu_ahb_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_bcpu_ahb_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_bcpu_ahb_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_bcpu_ahb_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_bcpu_ahb_m0_I(
		.Rx_Data( from_bcpu_ahb_m0_I_Data )
	,	.Rx_Head( from_bcpu_ahb_m0_I_Head )
	,	.Rx_Rdy( from_bcpu_ahb_m0_I_Rdy )
	,	.Rx_Tail( from_bcpu_ahb_m0_I_Tail )
	,	.Rx_Vld( from_bcpu_ahb_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b91f )
	,	.Sys_Pwr_WakeUp( u_a280 )
	,	.Tx_Data( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_bcpu_ahb_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_b91f & u_5978 & u_ed6c & u_bb82 & u_f5b7;
	assign Sys_Pwr_WakeUp = u_a280 | u_f227 | u_9b33 | u_1291 | u_62e8;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch32_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_service_socket_Data
,	from_service_socket_Head
,	from_service_socket_Rdy
,	from_service_socket_Tail
,	from_service_socket_Vld
,	to_ACPU_probe_En
,	to_ACPU_probe_Trp_Data
,	to_ACPU_probe_Trp_Head
,	to_ACPU_probe_Trp_Rdy
,	to_ACPU_probe_Trp_Tail
,	to_ACPU_probe_Trp_Vld
,	to_ARM_probe_En
,	to_ARM_probe_Trp_Data
,	to_ARM_probe_Trp_Head
,	to_ARM_probe_Trp_Rdy
,	to_ARM_probe_Trp_Tail
,	to_ARM_probe_Trp_Vld
,	to_BCPU_probe_En
,	to_BCPU_probe_Trp_Data
,	to_BCPU_probe_Trp_Head
,	to_BCPU_probe_Trp_Rdy
,	to_BCPU_probe_Trp_Tail
,	to_BCPU_probe_Trp_Vld
,	to_DMA_probe_En
,	to_DMA_probe_Trp_Data
,	to_DMA_probe_Trp_Head
,	to_DMA_probe_Trp_Rdy
,	to_DMA_probe_Trp_Tail
,	to_DMA_probe_Trp_Vld
,	to_FPGA0_probe_Data
,	to_FPGA0_probe_RdCnt
,	to_FPGA0_probe_RdPtr
,	to_FPGA0_probe_RxCtl_PwrOnRst
,	to_FPGA0_probe_RxCtl_PwrOnRstAck
,	to_FPGA0_probe_TxCtl_PwrOnRst
,	to_FPGA0_probe_TxCtl_PwrOnRstAck
,	to_FPGA0_probe_WrCnt
,	to_FPGA1_probe_Data
,	to_FPGA1_probe_RdCnt
,	to_FPGA1_probe_RdPtr
,	to_FPGA1_probe_RxCtl_PwrOnRst
,	to_FPGA1_probe_RxCtl_PwrOnRstAck
,	to_FPGA1_probe_TxCtl_PwrOnRst
,	to_FPGA1_probe_TxCtl_PwrOnRstAck
,	to_FPGA1_probe_WrCnt
,	to_GBE_Probe_En
,	to_GBE_Probe_Trp_Data
,	to_GBE_Probe_Trp_Head
,	to_GBE_Probe_Trp_Rdy
,	to_GBE_Probe_Trp_Tail
,	to_GBE_Probe_Trp_Vld
,	to_PUFcc_probe_Data
,	to_PUFcc_probe_Head
,	to_PUFcc_probe_Rdy
,	to_PUFcc_probe_Tail
,	to_PUFcc_probe_Vld
,	to_Switch28_Data
,	to_Switch28_Head
,	to_Switch28_Rdy
,	to_Switch28_Tail
,	to_Switch28_Vld
,	to_USB_probe_Data
,	to_USB_probe_Head
,	to_USB_probe_Rdy
,	to_USB_probe_Tail
,	to_USB_probe_Vld
);
	input         Sys_Clk                          ;
	input         Sys_Clk_ClkS                     ;
	input         Sys_Clk_En                       ;
	input         Sys_Clk_EnS                      ;
	input         Sys_Clk_RetRstN                  ;
	input         Sys_Clk_RstN                     ;
	input         Sys_Clk_Tm                       ;
	output        Sys_Pwr_Idle                     ;
	output        Sys_Pwr_WakeUp                   ;
	input  [9:0]  from_service_socket_Data         ;
	input         from_service_socket_Head         ;
	output        from_service_socket_Rdy          ;
	input         from_service_socket_Tail         ;
	input         from_service_socket_Vld          ;
	output        to_ACPU_probe_En                 ;
	output [9:0]  to_ACPU_probe_Trp_Data           ;
	output        to_ACPU_probe_Trp_Head           ;
	input         to_ACPU_probe_Trp_Rdy            ;
	output        to_ACPU_probe_Trp_Tail           ;
	output        to_ACPU_probe_Trp_Vld            ;
	output        to_ARM_probe_En                  ;
	output [9:0]  to_ARM_probe_Trp_Data            ;
	output        to_ARM_probe_Trp_Head            ;
	input         to_ARM_probe_Trp_Rdy             ;
	output        to_ARM_probe_Trp_Tail            ;
	output        to_ARM_probe_Trp_Vld             ;
	output        to_BCPU_probe_En                 ;
	output [9:0]  to_BCPU_probe_Trp_Data           ;
	output        to_BCPU_probe_Trp_Head           ;
	input         to_BCPU_probe_Trp_Rdy            ;
	output        to_BCPU_probe_Trp_Tail           ;
	output        to_BCPU_probe_Trp_Vld            ;
	output        to_DMA_probe_En                  ;
	output [9:0]  to_DMA_probe_Trp_Data            ;
	output        to_DMA_probe_Trp_Head            ;
	input         to_DMA_probe_Trp_Rdy             ;
	output        to_DMA_probe_Trp_Tail            ;
	output        to_DMA_probe_Trp_Vld             ;
	output [11:0] to_FPGA0_probe_Data              ;
	input  [2:0]  to_FPGA0_probe_RdCnt             ;
	input  [1:0]  to_FPGA0_probe_RdPtr             ;
	output        to_FPGA0_probe_RxCtl_PwrOnRst    ;
	input         to_FPGA0_probe_RxCtl_PwrOnRstAck ;
	input         to_FPGA0_probe_TxCtl_PwrOnRst    ;
	output        to_FPGA0_probe_TxCtl_PwrOnRstAck ;
	output [2:0]  to_FPGA0_probe_WrCnt             ;
	output [11:0] to_FPGA1_probe_Data              ;
	input  [2:0]  to_FPGA1_probe_RdCnt             ;
	input  [1:0]  to_FPGA1_probe_RdPtr             ;
	output        to_FPGA1_probe_RxCtl_PwrOnRst    ;
	input         to_FPGA1_probe_RxCtl_PwrOnRstAck ;
	input         to_FPGA1_probe_TxCtl_PwrOnRst    ;
	output        to_FPGA1_probe_TxCtl_PwrOnRstAck ;
	output [2:0]  to_FPGA1_probe_WrCnt             ;
	output        to_GBE_Probe_En                  ;
	output [9:0]  to_GBE_Probe_Trp_Data            ;
	output        to_GBE_Probe_Trp_Head            ;
	input         to_GBE_Probe_Trp_Rdy             ;
	output        to_GBE_Probe_Trp_Tail            ;
	output        to_GBE_Probe_Trp_Vld             ;
	output [9:0]  to_PUFcc_probe_Data              ;
	output        to_PUFcc_probe_Head              ;
	input         to_PUFcc_probe_Rdy               ;
	output        to_PUFcc_probe_Tail              ;
	output        to_PUFcc_probe_Vld               ;
	output [9:0]  to_Switch28_Data                 ;
	output        to_Switch28_Head                 ;
	input         to_Switch28_Rdy                  ;
	output        to_Switch28_Tail                 ;
	output        to_Switch28_Vld                  ;
	output [9:0]  to_USB_probe_Data                ;
	output        to_USB_probe_Head                ;
	input         to_USB_probe_Rdy                 ;
	output        to_USB_probe_Tail                ;
	output        to_USB_probe_Vld                 ;
	wire [9:0] uuSrvRxNoPipe_service_socket_Tx_Data                   ;
	wire       uuSrvRxNoPipe_service_socket_Tx_Head                   ;
	wire       uuSrvRxNoPipe_service_socket_Tx_Rdy                    ;
	wire       uuSrvRxNoPipe_service_socket_Tx_Tail                   ;
	wire       uuSrvRxNoPipe_service_socket_Tx_Vld                    ;
	wire [9:0] uuSrvTxNoPipe_ACPU_probe_Tx_Data                       ;
	wire       uuSrvTxNoPipe_ACPU_probe_Tx_Head                       ;
	wire       uuSrvTxNoPipe_ACPU_probe_Tx_Rdy                        ;
	wire       uuSrvTxNoPipe_ACPU_probe_Tx_Tail                       ;
	wire       uuSrvTxNoPipe_ACPU_probe_Tx_Vld                        ;
	wire [9:0] uuSrvTxNoPipe_ARM_probe_Tx_Data                        ;
	wire       uuSrvTxNoPipe_ARM_probe_Tx_Head                        ;
	wire       uuSrvTxNoPipe_ARM_probe_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_ARM_probe_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_ARM_probe_Tx_Vld                         ;
	wire [9:0] uuSrvTxNoPipe_BCPU_probe_Tx_Data                       ;
	wire       uuSrvTxNoPipe_BCPU_probe_Tx_Head                       ;
	wire       uuSrvTxNoPipe_BCPU_probe_Tx_Rdy                        ;
	wire       uuSrvTxNoPipe_BCPU_probe_Tx_Tail                       ;
	wire       uuSrvTxNoPipe_BCPU_probe_Tx_Vld                        ;
	wire [9:0] uuSrvTxNoPipe_DMA_probe_Tx_Data                        ;
	wire       uuSrvTxNoPipe_DMA_probe_Tx_Head                        ;
	wire       uuSrvTxNoPipe_DMA_probe_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_DMA_probe_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_DMA_probe_Tx_Vld                         ;
	wire [9:0] uuSrvTxNoPipe_FPGA0_probe_Tx_Data                      ;
	wire       uuSrvTxNoPipe_FPGA0_probe_Tx_Head                      ;
	wire       uuSrvTxNoPipe_FPGA0_probe_Tx_Rdy                       ;
	wire       uuSrvTxNoPipe_FPGA0_probe_Tx_Tail                      ;
	wire       uuSrvTxNoPipe_FPGA0_probe_Tx_Vld                       ;
	wire [9:0] uuSrvTxNoPipe_FPGA1_probe_Tx_Data                      ;
	wire       uuSrvTxNoPipe_FPGA1_probe_Tx_Head                      ;
	wire       uuSrvTxNoPipe_FPGA1_probe_Tx_Rdy                       ;
	wire       uuSrvTxNoPipe_FPGA1_probe_Tx_Tail                      ;
	wire       uuSrvTxNoPipe_FPGA1_probe_Tx_Vld                       ;
	wire [9:0] uuSrvTxNoPipe_GBE_Probe_Tx_Data                        ;
	wire       uuSrvTxNoPipe_GBE_Probe_Tx_Head                        ;
	wire       uuSrvTxNoPipe_GBE_Probe_Tx_Rdy                         ;
	wire       uuSrvTxNoPipe_GBE_Probe_Tx_Tail                        ;
	wire       uuSrvTxNoPipe_GBE_Probe_Tx_Vld                         ;
	wire [9:0] uDemux0_service_socket_Tx_Data                         ;
	wire       uDemux0_service_socket_Tx_Head                         ;
	wire       uDemux0_service_socket_Tx_Rdy                          ;
	wire       uDemux0_service_socket_Tx_Tail                         ;
	wire       uDemux0_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux1_service_socket_Tx_Data                         ;
	wire       uDemux1_service_socket_Tx_Head                         ;
	wire       uDemux1_service_socket_Tx_Rdy                          ;
	wire       uDemux1_service_socket_Tx_Tail                         ;
	wire       uDemux1_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux2_service_socket_Tx_Data                         ;
	wire       uDemux2_service_socket_Tx_Head                         ;
	wire       uDemux2_service_socket_Tx_Rdy                          ;
	wire       uDemux2_service_socket_Tx_Tail                         ;
	wire       uDemux2_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux3_service_socket_Tx_Data                         ;
	wire       uDemux3_service_socket_Tx_Head                         ;
	wire       uDemux3_service_socket_Tx_Rdy                          ;
	wire       uDemux3_service_socket_Tx_Tail                         ;
	wire       uDemux3_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux4_service_socket_Tx_Data                         ;
	wire       uDemux4_service_socket_Tx_Head                         ;
	wire       uDemux4_service_socket_Tx_Rdy                          ;
	wire       uDemux4_service_socket_Tx_Tail                         ;
	wire       uDemux4_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux5_service_socket_Tx_Data                         ;
	wire       uDemux5_service_socket_Tx_Head                         ;
	wire       uDemux5_service_socket_Tx_Rdy                          ;
	wire       uDemux5_service_socket_Tx_Tail                         ;
	wire       uDemux5_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux6_service_socket_Tx_Data                         ;
	wire       uDemux6_service_socket_Tx_Head                         ;
	wire       uDemux6_service_socket_Tx_Rdy                          ;
	wire       uDemux6_service_socket_Tx_Tail                         ;
	wire       uDemux6_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux7_service_socket_Tx_Data                         ;
	wire       uDemux7_service_socket_Tx_Head                         ;
	wire       uDemux7_service_socket_Tx_Rdy                          ;
	wire       uDemux7_service_socket_Tx_Tail                         ;
	wire       uDemux7_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux8_service_socket_Tx_Data                         ;
	wire       uDemux8_service_socket_Tx_Head                         ;
	wire       uDemux8_service_socket_Tx_Rdy                          ;
	wire       uDemux8_service_socket_Tx_Tail                         ;
	wire       uDemux8_service_socket_Tx_Vld                          ;
	wire [9:0] uDemux9_service_socket_Tx_Data                         ;
	wire       uDemux9_service_socket_Tx_Head                         ;
	wire       uDemux9_service_socket_Tx_Rdy                          ;
	wire       uDemux9_service_socket_Tx_Tail                         ;
	wire       uDemux9_service_socket_Tx_Vld                          ;
	wire [9:0] uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Data ;
	wire       uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Head ;
	wire       uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire       uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire       uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [9:0] uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire [9:0] uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Data ;
	wire       uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Head ;
	wire       uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire       uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire       uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [9:0] uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire [9:0] uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Data  ;
	wire       uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Head  ;
	wire       uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Rdy   ;
	wire       uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Tail  ;
	wire       uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Vld   ;
	wire       u_1ade                                                 ;
	wire       u_1baf                                                 ;
	wire       u_3009                                                 ;
	wire       u_31                                                   ;
	wire       u_335                                                  ;
	wire       u_48f2                                                 ;
	wire       u_4b5                                                  ;
	wire       u_4ba0                                                 ;
	wire       u_4e59                                                 ;
	wire       u_4fba                                                 ;
	wire       u_55f5                                                 ;
	wire       u_565e                                                 ;
	wire       u_591e                                                 ;
	wire       u_5f1f                                                 ;
	wire       u_6080                                                 ;
	wire       u_681e                                                 ;
	wire       u_6dad                                                 ;
	wire       u_7166                                                 ;
	wire       u_7473                                                 ;
	wire       u_782c                                                 ;
	wire       u_7e63                                                 ;
	wire       u_81e2                                                 ;
	wire       u_8221                                                 ;
	wire       u_86f5                                                 ;
	wire       u_99c6                                                 ;
	wire       u_9a7b                                                 ;
	wire       u_9ab7                                                 ;
	wire       u_9e3c                                                 ;
	wire       u_a300                                                 ;
	wire       u_a5e3                                                 ;
	wire       u_b224                                                 ;
	wire       u_b255                                                 ;
	wire       u_b698                                                 ;
	wire       u_b99f                                                 ;
	wire       u_bff0                                                 ;
	wire       u_c507                                                 ;
	wire       u_c5bc                                                 ;
	wire       u_cde8                                                 ;
	wire       u_d40d                                                 ;
	wire       u_d54d                                                 ;
	wire       u_d91d                                                 ;
	wire       u_dcbe                                                 ;
	wire       u_df4a                                                 ;
	wire       u_e706                                                 ;
	wire       u_f8f6                                                 ;
	wire       u_fbc9                                                 ;
	wire       u_ff                                                   ;
	wire       u_ff0a                                                 ;
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx(
		.Int_En( to_ACPU_probe_En )
	,	.Int_Trp_Data( to_ACPU_probe_Trp_Data )
	,	.Int_Trp_Head( to_ACPU_probe_Trp_Head )
	,	.Int_Trp_Rdy( to_ACPU_probe_Trp_Rdy )
	,	.Int_Trp_Tail( to_ACPU_probe_Trp_Tail )
	,	.Int_Trp_Vld( to_ACPU_probe_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_81e2 )
	,	.Sys_Pwr_WakeUp( u_31 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_ACPU_probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_ACPU_probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_ACPU_probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_ACPU_probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_ACPU_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_df4a )
	,	.Sys_Pwr_WakeUp( u_fbc9 )
	,	.Tx_Data( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_ACPU_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_ACPU_probe(
		.Rx_Data( uDemux0_service_socket_Tx_Data )
	,	.Rx_Head( uDemux0_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux0_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux0_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux0_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6dad )
	,	.Sys_Pwr_WakeUp( u_7166 )
	,	.Tx_Data( uuSrvTxNoPipe_ACPU_probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_ACPU_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_ACPU_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_ACPU_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_ACPU_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_ARM_probe_SubEdgesSlowRx(
		.Int_En( to_ARM_probe_En )
	,	.Int_Trp_Data( to_ARM_probe_Trp_Data )
	,	.Int_Trp_Head( to_ARM_probe_Trp_Head )
	,	.Int_Trp_Rdy( to_ARM_probe_Trp_Rdy )
	,	.Int_Trp_Tail( to_ARM_probe_Trp_Tail )
	,	.Int_Trp_Vld( to_ARM_probe_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4fba )
	,	.Sys_Pwr_WakeUp( u_4e59 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_ARM_probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_ARM_probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_ARM_probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_ARM_probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_ARM_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f8f6 )
	,	.Sys_Pwr_WakeUp( u_d91d )
	,	.Tx_Data( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_ARM_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_ARM_probe(
		.Rx_Data( uDemux1_service_socket_Tx_Data )
	,	.Rx_Head( uDemux1_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux1_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux1_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux1_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4b5 )
	,	.Sys_Pwr_WakeUp( u_565e )
	,	.Tx_Data( uuSrvTxNoPipe_ARM_probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_ARM_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_ARM_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_ARM_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_ARM_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx(
		.Int_En( to_BCPU_probe_En )
	,	.Int_Trp_Data( to_BCPU_probe_Trp_Data )
	,	.Int_Trp_Head( to_BCPU_probe_Trp_Head )
	,	.Int_Trp_Rdy( to_BCPU_probe_Trp_Rdy )
	,	.Int_Trp_Tail( to_BCPU_probe_Trp_Tail )
	,	.Int_Trp_Vld( to_BCPU_probe_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c507 )
	,	.Sys_Pwr_WakeUp( u_b698 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_BCPU_probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_BCPU_probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_BCPU_probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_BCPU_probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_BCPU_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3009 )
	,	.Sys_Pwr_WakeUp( u_ff0a )
	,	.Tx_Data( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_BCPU_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_BCPU_probe(
		.Rx_Data( uDemux2_service_socket_Tx_Data )
	,	.Rx_Head( uDemux2_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux2_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux2_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux2_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_681e )
	,	.Sys_Pwr_WakeUp( u_86f5 )
	,	.Tx_Data( uuSrvTxNoPipe_BCPU_probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_BCPU_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_BCPU_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_BCPU_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_BCPU_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_DMA_probe_SubEdgesSlowRx(
		.Int_En( to_DMA_probe_En )
	,	.Int_Trp_Data( to_DMA_probe_Trp_Data )
	,	.Int_Trp_Head( to_DMA_probe_Trp_Head )
	,	.Int_Trp_Rdy( to_DMA_probe_Trp_Rdy )
	,	.Int_Trp_Tail( to_DMA_probe_Trp_Tail )
	,	.Int_Trp_Vld( to_DMA_probe_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_48f2 )
	,	.Sys_Pwr_WakeUp( u_8221 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_DMA_probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_DMA_probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_DMA_probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_DMA_probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_DMA_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcbe )
	,	.Sys_Pwr_WakeUp( u_b255 )
	,	.Tx_Data( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_DMA_probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_DMA_probe(
		.Rx_Data( uDemux3_service_socket_Tx_Data )
	,	.Rx_Head( uDemux3_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux3_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux3_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux3_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d54d )
	,	.Sys_Pwr_WakeUp( u_99c6 )
	,	.Tx_Data( uuSrvTxNoPipe_DMA_probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_DMA_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_DMA_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_DMA_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_DMA_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_FPGA0_probe_Async(
		.Int_Data( to_FPGA0_probe_Data )
	,	.Int_RdCnt( to_FPGA0_probe_RdCnt )
	,	.Int_RdPtr( to_FPGA0_probe_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_FPGA0_probe_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_FPGA0_probe_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_FPGA0_probe_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_FPGA0_probe_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_FPGA0_probe_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_FPGA0_probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_FPGA0_probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_FPGA0_probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_FPGA0_probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_FPGA0_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e706 )
	,	.Sys_Pwr_WakeUp( u_d40d )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_FPGA0_probe(
		.Rx_Data( uDemux4_service_socket_Tx_Data )
	,	.Rx_Head( uDemux4_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux4_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux4_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux4_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7473 )
	,	.Sys_Pwr_WakeUp( u_782c )
	,	.Tx_Data( uuSrvTxNoPipe_FPGA0_probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_FPGA0_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_FPGA0_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_FPGA0_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_FPGA0_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_FPGA1_probe_Async(
		.Int_Data( to_FPGA1_probe_Data )
	,	.Int_RdCnt( to_FPGA1_probe_RdCnt )
	,	.Int_RdPtr( to_FPGA1_probe_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_FPGA1_probe_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_FPGA1_probe_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_FPGA1_probe_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_FPGA1_probe_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_FPGA1_probe_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_FPGA1_probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_FPGA1_probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_FPGA1_probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_FPGA1_probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_FPGA1_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_55f5 )
	,	.Sys_Pwr_WakeUp( u_591e )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_FPGA1_probe(
		.Rx_Data( uDemux5_service_socket_Tx_Data )
	,	.Rx_Head( uDemux5_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux5_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux5_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux5_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bff0 )
	,	.Sys_Pwr_WakeUp( u_1baf )
	,	.Tx_Data( uuSrvTxNoPipe_FPGA1_probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_FPGA1_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_FPGA1_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_FPGA1_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_FPGA1_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_67fa9d75 SrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx(
		.Int_En( to_GBE_Probe_En )
	,	.Int_Trp_Data( to_GBE_Probe_Trp_Data )
	,	.Int_Trp_Head( to_GBE_Probe_Trp_Head )
	,	.Int_Trp_Rdy( to_GBE_Probe_Trp_Rdy )
	,	.Int_Trp_Tail( to_GBE_Probe_Trp_Tail )
	,	.Int_Trp_Vld( to_GBE_Probe_Trp_Vld )
	,	.Rx_Data( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4ba0 )
	,	.Sys_Pwr_WakeUp( u_ff )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuSrvTxNoPipe_GBE_Probe_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_GBE_Probe_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_GBE_Probe_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_GBE_Probe_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_GBE_Probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6080 )
	,	.Sys_Pwr_WakeUp( u_5f1f )
	,	.Tx_Data( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvTxClkAdapt_GBE_Probe_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_GBE_Probe(
		.Rx_Data( uDemux6_service_socket_Tx_Data )
	,	.Rx_Head( uDemux6_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux6_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux6_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux6_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7e63 )
	,	.Sys_Pwr_WakeUp( u_9e3c )
	,	.Tx_Data( uuSrvTxNoPipe_GBE_Probe_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_GBE_Probe_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_GBE_Probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_GBE_Probe_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_GBE_Probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_PUFcc_probe(
		.Rx_Data( uDemux7_service_socket_Tx_Data )
	,	.Rx_Head( uDemux7_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux7_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux7_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux7_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a300 )
	,	.Sys_Pwr_WakeUp( u_b99f )
	,	.Tx_Data( to_PUFcc_probe_Data )
	,	.Tx_Head( to_PUFcc_probe_Head )
	,	.Tx_Rdy( to_PUFcc_probe_Rdy )
	,	.Tx_Tail( to_PUFcc_probe_Tail )
	,	.Tx_Vld( to_PUFcc_probe_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_USB_probe(
		.Rx_Data( uDemux8_service_socket_Tx_Data )
	,	.Rx_Head( uDemux8_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux8_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux8_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux8_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_335 )
	,	.Sys_Pwr_WakeUp( u_1ade )
	,	.Tx_Data( to_USB_probe_Data )
	,	.Tx_Head( to_USB_probe_Head )
	,	.Tx_Rdy( to_USB_probe_Rdy )
	,	.Tx_Tail( to_USB_probe_Tail )
	,	.Tx_Vld( to_USB_probe_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch28(
		.Rx_Data( uDemux9_service_socket_Tx_Data )
	,	.Rx_Head( uDemux9_service_socket_Tx_Head )
	,	.Rx_Rdy( uDemux9_service_socket_Tx_Rdy )
	,	.Rx_Tail( uDemux9_service_socket_Tx_Tail )
	,	.Rx_Vld( uDemux9_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a5e3 )
	,	.Sys_Pwr_WakeUp( u_c5bc )
	,	.Tx_Data( to_Switch28_Data )
	,	.Tx_Head( to_Switch28_Head )
	,	.Tx_Rdy( to_Switch28_Rdy )
	,	.Tx_Tail( to_Switch28_Tail )
	,	.Tx_Vld( to_Switch28_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_5ff5eb8b Demux_service_socket(
		.Rx_Data( uuSrvRxNoPipe_service_socket_Tx_Data )
	,	.Rx_Head( uuSrvRxNoPipe_service_socket_Tx_Head )
	,	.Rx_Rdy( uuSrvRxNoPipe_service_socket_Tx_Rdy )
	,	.Rx_Tail( uuSrvRxNoPipe_service_socket_Tx_Tail )
	,	.Rx_Vld( uuSrvRxNoPipe_service_socket_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b224 )
	,	.Sys_Pwr_WakeUp( u_9a7b )
	,	.Tx_0_Data( uDemux0_service_socket_Tx_Data )
	,	.Tx_0_Head( uDemux0_service_socket_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_service_socket_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_service_socket_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_service_socket_Tx_Vld )
	,	.Tx_1_Data( uDemux1_service_socket_Tx_Data )
	,	.Tx_1_Head( uDemux1_service_socket_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_service_socket_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_service_socket_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_service_socket_Tx_Vld )
	,	.Tx_2_Data( uDemux2_service_socket_Tx_Data )
	,	.Tx_2_Head( uDemux2_service_socket_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_service_socket_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_service_socket_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_service_socket_Tx_Vld )
	,	.Tx_3_Data( uDemux3_service_socket_Tx_Data )
	,	.Tx_3_Head( uDemux3_service_socket_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_service_socket_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_service_socket_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_service_socket_Tx_Vld )
	,	.Tx_4_Data( uDemux4_service_socket_Tx_Data )
	,	.Tx_4_Head( uDemux4_service_socket_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_service_socket_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_service_socket_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_service_socket_Tx_Vld )
	,	.Tx_5_Data( uDemux5_service_socket_Tx_Data )
	,	.Tx_5_Head( uDemux5_service_socket_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_service_socket_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_service_socket_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_service_socket_Tx_Vld )
	,	.Tx_6_Data( uDemux6_service_socket_Tx_Data )
	,	.Tx_6_Head( uDemux6_service_socket_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_service_socket_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_service_socket_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_service_socket_Tx_Vld )
	,	.Tx_7_Data( uDemux7_service_socket_Tx_Data )
	,	.Tx_7_Head( uDemux7_service_socket_Tx_Head )
	,	.Tx_7_Rdy( uDemux7_service_socket_Tx_Rdy )
	,	.Tx_7_Tail( uDemux7_service_socket_Tx_Tail )
	,	.Tx_7_Vld( uDemux7_service_socket_Tx_Vld )
	,	.Tx_8_Data( uDemux8_service_socket_Tx_Data )
	,	.Tx_8_Head( uDemux8_service_socket_Tx_Head )
	,	.Tx_8_Rdy( uDemux8_service_socket_Tx_Rdy )
	,	.Tx_8_Tail( uDemux8_service_socket_Tx_Tail )
	,	.Tx_8_Vld( uDemux8_service_socket_Tx_Vld )
	,	.Tx_9_Data( uDemux9_service_socket_Tx_Data )
	,	.Tx_9_Head( uDemux9_service_socket_Tx_Head )
	,	.Tx_9_Rdy( uDemux9_service_socket_Tx_Rdy )
	,	.Tx_9_Tail( uDemux9_service_socket_Tx_Tail )
	,	.Tx_9_Vld( uDemux9_service_socket_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_service_socket(
		.Rx_Data( from_service_socket_Data )
	,	.Rx_Head( from_service_socket_Head )
	,	.Rx_Rdy( from_service_socket_Rdy )
	,	.Rx_Tail( from_service_socket_Tail )
	,	.Rx_Vld( from_service_socket_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cde8 )
	,	.Sys_Pwr_WakeUp( u_9ab7 )
	,	.Tx_Data( uuSrvRxNoPipe_service_socket_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_service_socket_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_service_socket_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_service_socket_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_service_socket_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_cde8
		&
		u_6dad
		&
		u_4b5
		&
		u_681e
		&
		u_d54d
		&
		u_7473
		&
		u_bff0
		&
		u_7e63
		&
		u_a300
		&
		u_a5e3
		&
		u_335
		&
		u_b224
		&
		u_81e2
		&
		u_df4a
		&
		u_4fba
		&
		u_f8f6
		&
		u_c507
		&
		u_3009
		&
		u_48f2
		&
		u_dcbe
		&
		u_e706
		&
		u_55f5
		&
		u_4ba0
		&	u_6080;
	assign Sys_Pwr_WakeUp =
		u_9ab7
		|
		u_7166
		|
		u_565e
		|
		u_86f5
		|
		u_99c6
		|
		u_782c
		|
		u_1baf
		|
		u_9e3c
		|
		u_b99f
		|
		u_c5bc
		|
		u_1ade
		|
		u_9a7b
		|
		u_31
		|
		u_fbc9
		|
		u_4e59
		|
		u_d91d
		|
		u_b698
		|
		u_ff0a
		|
		u_8221
		|
		u_b255
		|
		u_d40d
		|
		u_591e
		|
		u_ff
		|	u_5f1f;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch33_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_ACPU_probe_En
,	from_ACPU_probe_Trp_Data
,	from_ACPU_probe_Trp_Head
,	from_ACPU_probe_Trp_Rdy
,	from_ACPU_probe_Trp_Tail
,	from_ACPU_probe_Trp_Vld
,	from_ARM_probe_En
,	from_ARM_probe_Trp_Data
,	from_ARM_probe_Trp_Head
,	from_ARM_probe_Trp_Rdy
,	from_ARM_probe_Trp_Tail
,	from_ARM_probe_Trp_Vld
,	from_BCPU_probe_En
,	from_BCPU_probe_Trp_Data
,	from_BCPU_probe_Trp_Head
,	from_BCPU_probe_Trp_Rdy
,	from_BCPU_probe_Trp_Tail
,	from_BCPU_probe_Trp_Vld
,	from_DMA_probe_En
,	from_DMA_probe_Trp_Data
,	from_DMA_probe_Trp_Head
,	from_DMA_probe_Trp_Rdy
,	from_DMA_probe_Trp_Tail
,	from_DMA_probe_Trp_Vld
,	from_FPGA0_probe_Data
,	from_FPGA0_probe_RdCnt
,	from_FPGA0_probe_RdPtr
,	from_FPGA0_probe_RxCtl_PwrOnRst
,	from_FPGA0_probe_RxCtl_PwrOnRstAck
,	from_FPGA0_probe_TxCtl_PwrOnRst
,	from_FPGA0_probe_TxCtl_PwrOnRstAck
,	from_FPGA0_probe_WrCnt
,	from_FPGA1_probe_Data
,	from_FPGA1_probe_RdCnt
,	from_FPGA1_probe_RdPtr
,	from_FPGA1_probe_RxCtl_PwrOnRst
,	from_FPGA1_probe_RxCtl_PwrOnRstAck
,	from_FPGA1_probe_TxCtl_PwrOnRst
,	from_FPGA1_probe_TxCtl_PwrOnRstAck
,	from_FPGA1_probe_WrCnt
,	from_GBE_Probe_En
,	from_GBE_Probe_Trp_Data
,	from_GBE_Probe_Trp_Head
,	from_GBE_Probe_Trp_Rdy
,	from_GBE_Probe_Trp_Tail
,	from_GBE_Probe_Trp_Vld
,	from_PUFcc_probe_Data
,	from_PUFcc_probe_Head
,	from_PUFcc_probe_Rdy
,	from_PUFcc_probe_Tail
,	from_PUFcc_probe_Vld
,	from_Switch29_Data
,	from_Switch29_Head
,	from_Switch29_Rdy
,	from_Switch29_Tail
,	from_Switch29_Vld
,	from_USB_probe_Data
,	from_USB_probe_Head
,	from_USB_probe_Rdy
,	from_USB_probe_Tail
,	from_USB_probe_Vld
,	to_service_socket_Data
,	to_service_socket_Head
,	to_service_socket_Rdy
,	to_service_socket_Tail
,	to_service_socket_Vld
);
	input         Sys_Clk                            ;
	input         Sys_Clk_ClkS                       ;
	input         Sys_Clk_En                         ;
	input         Sys_Clk_EnS                        ;
	input         Sys_Clk_RetRstN                    ;
	input         Sys_Clk_RstN                       ;
	input         Sys_Clk_Tm                         ;
	output        Sys_Pwr_Idle                       ;
	output        Sys_Pwr_WakeUp                     ;
	output        from_ACPU_probe_En                 ;
	input  [9:0]  from_ACPU_probe_Trp_Data           ;
	input         from_ACPU_probe_Trp_Head           ;
	output        from_ACPU_probe_Trp_Rdy            ;
	input         from_ACPU_probe_Trp_Tail           ;
	input         from_ACPU_probe_Trp_Vld            ;
	output        from_ARM_probe_En                  ;
	input  [9:0]  from_ARM_probe_Trp_Data            ;
	input         from_ARM_probe_Trp_Head            ;
	output        from_ARM_probe_Trp_Rdy             ;
	input         from_ARM_probe_Trp_Tail            ;
	input         from_ARM_probe_Trp_Vld             ;
	output        from_BCPU_probe_En                 ;
	input  [9:0]  from_BCPU_probe_Trp_Data           ;
	input         from_BCPU_probe_Trp_Head           ;
	output        from_BCPU_probe_Trp_Rdy            ;
	input         from_BCPU_probe_Trp_Tail           ;
	input         from_BCPU_probe_Trp_Vld            ;
	output        from_DMA_probe_En                  ;
	input  [9:0]  from_DMA_probe_Trp_Data            ;
	input         from_DMA_probe_Trp_Head            ;
	output        from_DMA_probe_Trp_Rdy             ;
	input         from_DMA_probe_Trp_Tail            ;
	input         from_DMA_probe_Trp_Vld             ;
	input  [11:0] from_FPGA0_probe_Data              ;
	output [2:0]  from_FPGA0_probe_RdCnt             ;
	output [1:0]  from_FPGA0_probe_RdPtr             ;
	input         from_FPGA0_probe_RxCtl_PwrOnRst    ;
	output        from_FPGA0_probe_RxCtl_PwrOnRstAck ;
	output        from_FPGA0_probe_TxCtl_PwrOnRst    ;
	input         from_FPGA0_probe_TxCtl_PwrOnRstAck ;
	input  [2:0]  from_FPGA0_probe_WrCnt             ;
	input  [11:0] from_FPGA1_probe_Data              ;
	output [2:0]  from_FPGA1_probe_RdCnt             ;
	output [1:0]  from_FPGA1_probe_RdPtr             ;
	input         from_FPGA1_probe_RxCtl_PwrOnRst    ;
	output        from_FPGA1_probe_RxCtl_PwrOnRstAck ;
	output        from_FPGA1_probe_TxCtl_PwrOnRst    ;
	input         from_FPGA1_probe_TxCtl_PwrOnRstAck ;
	input  [2:0]  from_FPGA1_probe_WrCnt             ;
	output        from_GBE_Probe_En                  ;
	input  [9:0]  from_GBE_Probe_Trp_Data            ;
	input         from_GBE_Probe_Trp_Head            ;
	output        from_GBE_Probe_Trp_Rdy             ;
	input         from_GBE_Probe_Trp_Tail            ;
	input         from_GBE_Probe_Trp_Vld             ;
	input  [9:0]  from_PUFcc_probe_Data              ;
	input         from_PUFcc_probe_Head              ;
	output        from_PUFcc_probe_Rdy               ;
	input         from_PUFcc_probe_Tail              ;
	input         from_PUFcc_probe_Vld               ;
	input  [9:0]  from_Switch29_Data                 ;
	input         from_Switch29_Head                 ;
	output        from_Switch29_Rdy                  ;
	input         from_Switch29_Tail                 ;
	input         from_Switch29_Vld                  ;
	input  [9:0]  from_USB_probe_Data                ;
	input         from_USB_probe_Head                ;
	output        from_USB_probe_Rdy                 ;
	input         from_USB_probe_Tail                ;
	input         from_USB_probe_Vld                 ;
	output [9:0]  to_service_socket_Data             ;
	output        to_service_socket_Head             ;
	input         to_service_socket_Rdy              ;
	output        to_service_socket_Tail             ;
	output        to_service_socket_Vld              ;
	wire [9:0] uuSrvRxNoPipe_ACPU_probe_Tx_Data                       ;
	wire       uuSrvRxNoPipe_ACPU_probe_Tx_Head                       ;
	wire       uuSrvRxNoPipe_ACPU_probe_Tx_Rdy                        ;
	wire       uuSrvRxNoPipe_ACPU_probe_Tx_Tail                       ;
	wire       uuSrvRxNoPipe_ACPU_probe_Tx_Vld                        ;
	wire [9:0] uuSrvRxNoPipe_ARM_probe_Tx_Data                        ;
	wire       uuSrvRxNoPipe_ARM_probe_Tx_Head                        ;
	wire       uuSrvRxNoPipe_ARM_probe_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_ARM_probe_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_ARM_probe_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_BCPU_probe_Tx_Data                       ;
	wire       uuSrvRxNoPipe_BCPU_probe_Tx_Head                       ;
	wire       uuSrvRxNoPipe_BCPU_probe_Tx_Rdy                        ;
	wire       uuSrvRxNoPipe_BCPU_probe_Tx_Tail                       ;
	wire       uuSrvRxNoPipe_BCPU_probe_Tx_Vld                        ;
	wire [9:0] uuSrvRxNoPipe_DMA_probe_Tx_Data                        ;
	wire       uuSrvRxNoPipe_DMA_probe_Tx_Head                        ;
	wire       uuSrvRxNoPipe_DMA_probe_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_DMA_probe_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_DMA_probe_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_FPGA0_probe_Tx_Data                      ;
	wire       uuSrvRxNoPipe_FPGA0_probe_Tx_Head                      ;
	wire       uuSrvRxNoPipe_FPGA0_probe_Tx_Rdy                       ;
	wire       uuSrvRxNoPipe_FPGA0_probe_Tx_Tail                      ;
	wire       uuSrvRxNoPipe_FPGA0_probe_Tx_Vld                       ;
	wire [9:0] uuSrvRxNoPipe_FPGA1_probe_Tx_Data                      ;
	wire       uuSrvRxNoPipe_FPGA1_probe_Tx_Head                      ;
	wire       uuSrvRxNoPipe_FPGA1_probe_Tx_Rdy                       ;
	wire       uuSrvRxNoPipe_FPGA1_probe_Tx_Tail                      ;
	wire       uuSrvRxNoPipe_FPGA1_probe_Tx_Vld                       ;
	wire [9:0] uuSrvRxNoPipe_GBE_Probe_Tx_Data                        ;
	wire       uuSrvRxNoPipe_GBE_Probe_Tx_Head                        ;
	wire       uuSrvRxNoPipe_GBE_Probe_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_GBE_Probe_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_GBE_Probe_Tx_Vld                         ;
	wire [9:0] uuSrvRxNoPipe_PUFcc_probe_Tx_Data                      ;
	wire       uuSrvRxNoPipe_PUFcc_probe_Tx_Head                      ;
	wire       uuSrvRxNoPipe_PUFcc_probe_Tx_Rdy                       ;
	wire       uuSrvRxNoPipe_PUFcc_probe_Tx_Tail                      ;
	wire       uuSrvRxNoPipe_PUFcc_probe_Tx_Vld                       ;
	wire [9:0] uuSrvRxNoPipe_Switch29_Tx_Data                         ;
	wire       uuSrvRxNoPipe_Switch29_Tx_Head                         ;
	wire       uuSrvRxNoPipe_Switch29_Tx_Rdy                          ;
	wire       uuSrvRxNoPipe_Switch29_Tx_Tail                         ;
	wire       uuSrvRxNoPipe_Switch29_Tx_Vld                          ;
	wire [9:0] uuSrvRxNoPipe_USB_probe_Tx_Data                        ;
	wire       uuSrvRxNoPipe_USB_probe_Tx_Head                        ;
	wire       uuSrvRxNoPipe_USB_probe_Tx_Rdy                         ;
	wire       uuSrvRxNoPipe_USB_probe_Tx_Tail                        ;
	wire       uuSrvRxNoPipe_USB_probe_Tx_Vld                         ;
	wire [9:0] uMux_service_socket_Rx_Data                            ;
	wire       uMux_service_socket_Rx_Head                            ;
	wire       uMux_service_socket_Rx_Rdy                             ;
	wire       uMux_service_socket_Rx_Tail                            ;
	wire       uMux_service_socket_Rx_Vld                             ;
	wire [9:0] uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Data ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Head ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [9:0] uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Data       ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Head       ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Rdy        ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Tail       ;
	wire       uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Vld        ;
	wire [9:0] uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Vld         ;
	wire [9:0] uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Data ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Head ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [9:0] uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Data       ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Head       ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Rdy        ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Tail       ;
	wire       uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Vld        ;
	wire [9:0] uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Vld         ;
	wire [9:0] uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Data               ;
	wire       uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Head               ;
	wire       uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Rdy                ;
	wire       uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Tail               ;
	wire       uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Vld                ;
	wire [9:0] uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Data               ;
	wire       uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Head               ;
	wire       uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Rdy                ;
	wire       uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Tail               ;
	wire       uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Vld                ;
	wire [9:0] uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Data  ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Head  ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Rdy   ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Tail  ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Vld   ;
	wire [9:0] uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Data        ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Head        ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Rdy         ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Tail        ;
	wire       uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Vld         ;
	wire       u_1088                                                 ;
	wire       u_1302                                                 ;
	wire       u_16ea                                                 ;
	wire       u_1811                                                 ;
	wire       u_202f                                                 ;
	wire       u_22ca                                                 ;
	wire       u_22ce                                                 ;
	wire       u_2429                                                 ;
	wire       u_2b9d                                                 ;
	wire       u_2bda                                                 ;
	wire       u_2cd                                                  ;
	wire       u_2d96                                                 ;
	wire       u_3376                                                 ;
	wire       u_339                                                  ;
	wire       u_380d                                                 ;
	wire       u_3f49                                                 ;
	wire       u_4a52                                                 ;
	wire       u_6306                                                 ;
	wire       u_6332                                                 ;
	wire       u_63c6                                                 ;
	wire       u_70c1                                                 ;
	wire       u_77c                                                  ;
	wire       u_7aa1                                                 ;
	wire       u_7c17                                                 ;
	wire       u_81a2                                                 ;
	wire       u_856b                                                 ;
	wire       u_874d                                                 ;
	wire       u_8823                                                 ;
	wire       u_915c                                                 ;
	wire       u_9372                                                 ;
	wire       u_9b45                                                 ;
	wire       u_a6bc                                                 ;
	wire       u_bd7d                                                 ;
	wire       u_cbfb                                                 ;
	wire       u_d3fb                                                 ;
	wire       u_d8e3                                                 ;
	wire       u_dc70                                                 ;
	wire       u_df46                                                 ;
	wire       u_e1a7                                                 ;
	wire       u_e3a4                                                 ;
	wire       u_e743                                                 ;
	wire       u_eba4                                                 ;
	wire       u_ebe7                                                 ;
	wire       u_ecb8                                                 ;
	wire       u_f6f8                                                 ;
	wire       u_fa34                                                 ;
	wire       u_fbe1                                                 ;
	wire       u_fc71                                                 ;
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx(
		.Int_En( from_ACPU_probe_En )
	,	.Int_Trp_Data( from_ACPU_probe_Trp_Data )
	,	.Int_Trp_Head( from_ACPU_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_ACPU_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_ACPU_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_ACPU_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_22ca )
	,	.Sys_Pwr_WakeUp( u_3f49 )
	,	.Tx_Data( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1302 )
	,	.Sys_Pwr_WakeUp( u_1811 )
	,	.Tx_Data( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_ARM_probe_SubEdgesSlowTx(
		.Int_En( from_ARM_probe_En )
	,	.Int_Trp_Data( from_ARM_probe_Trp_Data )
	,	.Int_Trp_Head( from_ARM_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_ARM_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_ARM_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_ARM_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16ea )
	,	.Sys_Pwr_WakeUp( u_2429 )
	,	.Tx_Data( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_df46 )
	,	.Sys_Pwr_WakeUp( u_2cd )
	,	.Tx_Data( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_ARM_probe(
		.Rx_Data( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_ARM_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e1a7 )
	,	.Sys_Pwr_WakeUp( u_f6f8 )
	,	.Tx_Data( uuSrvRxNoPipe_ARM_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_ARM_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_ARM_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_ARM_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_ARM_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx(
		.Int_En( from_BCPU_probe_En )
	,	.Int_Trp_Data( from_BCPU_probe_Trp_Data )
	,	.Int_Trp_Head( from_BCPU_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_BCPU_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_BCPU_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_BCPU_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d8e3 )
	,	.Sys_Pwr_WakeUp( u_a6bc )
	,	.Tx_Data( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bd7d )
	,	.Sys_Pwr_WakeUp( u_2d96 )
	,	.Tx_Data( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_BCPU_probe(
		.Rx_Data( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_BCPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dc70 )
	,	.Sys_Pwr_WakeUp( u_202f )
	,	.Tx_Data( uuSrvRxNoPipe_BCPU_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_BCPU_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_BCPU_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_BCPU_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_BCPU_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_DMA_probe_SubEdgesSlowTx(
		.Int_En( from_DMA_probe_En )
	,	.Int_Trp_Data( from_DMA_probe_Trp_Data )
	,	.Int_Trp_Head( from_DMA_probe_Trp_Head )
	,	.Int_Trp_Rdy( from_DMA_probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_DMA_probe_Trp_Tail )
	,	.Int_Trp_Vld( from_DMA_probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6306 )
	,	.Sys_Pwr_WakeUp( u_380d )
	,	.Tx_Data( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2bda )
	,	.Sys_Pwr_WakeUp( u_339 )
	,	.Tx_Data( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_DMA_probe(
		.Rx_Data( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_DMA_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cbfb )
	,	.Sys_Pwr_WakeUp( u_e3a4 )
	,	.Tx_Data( uuSrvRxNoPipe_DMA_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_DMA_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_DMA_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_DMA_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_DMA_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_FPGA0_probe_Async(
		.Int_Data( from_FPGA0_probe_Data )
	,	.Int_RdCnt( from_FPGA0_probe_RdCnt )
	,	.Int_RdPtr( from_FPGA0_probe_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_FPGA0_probe_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_FPGA0_probe_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_FPGA0_probe_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_FPGA0_probe_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_FPGA0_probe_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_eba4 )
	,	.Sys_Pwr_WakeUp( u_d3fb )
	,	.Tx_Data( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_FPGA0_probe(
		.Rx_Data( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_FPGA0_probe_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b45 )
	,	.Sys_Pwr_WakeUp( u_22ce )
	,	.Tx_Data( uuSrvRxNoPipe_FPGA0_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_FPGA0_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_FPGA0_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_FPGA0_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_FPGA0_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_FPGA1_probe_Async(
		.Int_Data( from_FPGA1_probe_Data )
	,	.Int_RdCnt( from_FPGA1_probe_RdCnt )
	,	.Int_RdPtr( from_FPGA1_probe_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_FPGA1_probe_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_FPGA1_probe_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_FPGA1_probe_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_FPGA1_probe_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_FPGA1_probe_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_856b )
	,	.Sys_Pwr_WakeUp( u_fa34 )
	,	.Tx_Data( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_FPGA1_probe(
		.Rx_Data( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_FPGA1_probe_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6332 )
	,	.Sys_Pwr_WakeUp( u_fbe1 )
	,	.Tx_Data( uuSrvRxNoPipe_FPGA1_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_FPGA1_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_FPGA1_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_FPGA1_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_FPGA1_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_8c77591f SrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx(
		.Int_En( from_GBE_Probe_En )
	,	.Int_Trp_Data( from_GBE_Probe_Trp_Data )
	,	.Int_Trp_Head( from_GBE_Probe_Trp_Head )
	,	.Int_Trp_Rdy( from_GBE_Probe_Trp_Rdy )
	,	.Int_Trp_Tail( from_GBE_Probe_Trp_Tail )
	,	.Int_Trp_Vld( from_GBE_Probe_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ecb8 )
	,	.Sys_Pwr_WakeUp( u_ebe7 )
	,	.Tx_Data( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_5387465a SrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1088 )
	,	.Sys_Pwr_WakeUp( u_7c17 )
	,	.Tx_Data( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_GBE_Probe(
		.Rx_Data( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_GBE_Probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fc71 )
	,	.Sys_Pwr_WakeUp( u_81a2 )
	,	.Tx_Data( uuSrvRxNoPipe_GBE_Probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_GBE_Probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_GBE_Probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_GBE_Probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_GBE_Probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_PUFcc_probe(
		.Rx_Data( from_PUFcc_probe_Data )
	,	.Rx_Head( from_PUFcc_probe_Head )
	,	.Rx_Rdy( from_PUFcc_probe_Rdy )
	,	.Rx_Tail( from_PUFcc_probe_Tail )
	,	.Rx_Vld( from_PUFcc_probe_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_63c6 )
	,	.Sys_Pwr_WakeUp( u_874d )
	,	.Tx_Data( uuSrvRxNoPipe_PUFcc_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_PUFcc_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_PUFcc_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_PUFcc_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_PUFcc_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch29(
		.Rx_Data( from_Switch29_Data )
	,	.Rx_Head( from_Switch29_Head )
	,	.Rx_Rdy( from_Switch29_Rdy )
	,	.Rx_Tail( from_Switch29_Tail )
	,	.Rx_Vld( from_Switch29_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3376 )
	,	.Sys_Pwr_WakeUp( u_2b9d )
	,	.Tx_Data( uuSrvRxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_USB_probe(
		.Rx_Data( from_USB_probe_Data )
	,	.Rx_Head( from_USB_probe_Head )
	,	.Rx_Rdy( from_USB_probe_Rdy )
	,	.Rx_Tail( from_USB_probe_Tail )
	,	.Rx_Vld( from_USB_probe_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e743 )
	,	.Sys_Pwr_WakeUp( u_915c )
	,	.Tx_Data( uuSrvRxNoPipe_USB_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_USB_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_USB_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_USB_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_USB_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_service_socket(
		.Rx_Data( uMux_service_socket_Rx_Data )
	,	.Rx_Head( uMux_service_socket_Rx_Head )
	,	.Rx_Rdy( uMux_service_socket_Rx_Rdy )
	,	.Rx_Tail( uMux_service_socket_Rx_Tail )
	,	.Rx_Vld( uMux_service_socket_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9372 )
	,	.Sys_Pwr_WakeUp( u_7aa1 )
	,	.Tx_Data( to_service_socket_Data )
	,	.Tx_Head( to_service_socket_Head )
	,	.Tx_Rdy( to_service_socket_Rdy )
	,	.Tx_Tail( to_service_socket_Tail )
	,	.Tx_Vld( to_service_socket_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_cc561145 Mux_service_socket(
		.Rx_0_Data( uuSrvRxNoPipe_ACPU_probe_Tx_Data )
	,	.Rx_0_Head( uuSrvRxNoPipe_ACPU_probe_Tx_Head )
	,	.Rx_0_Rdy( uuSrvRxNoPipe_ACPU_probe_Tx_Rdy )
	,	.Rx_0_Tail( uuSrvRxNoPipe_ACPU_probe_Tx_Tail )
	,	.Rx_0_Vld( uuSrvRxNoPipe_ACPU_probe_Tx_Vld )
	,	.Rx_1_Data( uuSrvRxNoPipe_ARM_probe_Tx_Data )
	,	.Rx_1_Head( uuSrvRxNoPipe_ARM_probe_Tx_Head )
	,	.Rx_1_Rdy( uuSrvRxNoPipe_ARM_probe_Tx_Rdy )
	,	.Rx_1_Tail( uuSrvRxNoPipe_ARM_probe_Tx_Tail )
	,	.Rx_1_Vld( uuSrvRxNoPipe_ARM_probe_Tx_Vld )
	,	.Rx_2_Data( uuSrvRxNoPipe_BCPU_probe_Tx_Data )
	,	.Rx_2_Head( uuSrvRxNoPipe_BCPU_probe_Tx_Head )
	,	.Rx_2_Rdy( uuSrvRxNoPipe_BCPU_probe_Tx_Rdy )
	,	.Rx_2_Tail( uuSrvRxNoPipe_BCPU_probe_Tx_Tail )
	,	.Rx_2_Vld( uuSrvRxNoPipe_BCPU_probe_Tx_Vld )
	,	.Rx_3_Data( uuSrvRxNoPipe_DMA_probe_Tx_Data )
	,	.Rx_3_Head( uuSrvRxNoPipe_DMA_probe_Tx_Head )
	,	.Rx_3_Rdy( uuSrvRxNoPipe_DMA_probe_Tx_Rdy )
	,	.Rx_3_Tail( uuSrvRxNoPipe_DMA_probe_Tx_Tail )
	,	.Rx_3_Vld( uuSrvRxNoPipe_DMA_probe_Tx_Vld )
	,	.Rx_4_Data( uuSrvRxNoPipe_FPGA0_probe_Tx_Data )
	,	.Rx_4_Head( uuSrvRxNoPipe_FPGA0_probe_Tx_Head )
	,	.Rx_4_Rdy( uuSrvRxNoPipe_FPGA0_probe_Tx_Rdy )
	,	.Rx_4_Tail( uuSrvRxNoPipe_FPGA0_probe_Tx_Tail )
	,	.Rx_4_Vld( uuSrvRxNoPipe_FPGA0_probe_Tx_Vld )
	,	.Rx_5_Data( uuSrvRxNoPipe_FPGA1_probe_Tx_Data )
	,	.Rx_5_Head( uuSrvRxNoPipe_FPGA1_probe_Tx_Head )
	,	.Rx_5_Rdy( uuSrvRxNoPipe_FPGA1_probe_Tx_Rdy )
	,	.Rx_5_Tail( uuSrvRxNoPipe_FPGA1_probe_Tx_Tail )
	,	.Rx_5_Vld( uuSrvRxNoPipe_FPGA1_probe_Tx_Vld )
	,	.Rx_6_Data( uuSrvRxNoPipe_GBE_Probe_Tx_Data )
	,	.Rx_6_Head( uuSrvRxNoPipe_GBE_Probe_Tx_Head )
	,	.Rx_6_Rdy( uuSrvRxNoPipe_GBE_Probe_Tx_Rdy )
	,	.Rx_6_Tail( uuSrvRxNoPipe_GBE_Probe_Tx_Tail )
	,	.Rx_6_Vld( uuSrvRxNoPipe_GBE_Probe_Tx_Vld )
	,	.Rx_7_Data( uuSrvRxNoPipe_PUFcc_probe_Tx_Data )
	,	.Rx_7_Head( uuSrvRxNoPipe_PUFcc_probe_Tx_Head )
	,	.Rx_7_Rdy( uuSrvRxNoPipe_PUFcc_probe_Tx_Rdy )
	,	.Rx_7_Tail( uuSrvRxNoPipe_PUFcc_probe_Tx_Tail )
	,	.Rx_7_Vld( uuSrvRxNoPipe_PUFcc_probe_Tx_Vld )
	,	.Rx_8_Data( uuSrvRxNoPipe_Switch29_Tx_Data )
	,	.Rx_8_Head( uuSrvRxNoPipe_Switch29_Tx_Head )
	,	.Rx_8_Rdy( uuSrvRxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_8_Tail( uuSrvRxNoPipe_Switch29_Tx_Tail )
	,	.Rx_8_Vld( uuSrvRxNoPipe_Switch29_Tx_Vld )
	,	.Rx_9_Data( uuSrvRxNoPipe_USB_probe_Tx_Data )
	,	.Rx_9_Head( uuSrvRxNoPipe_USB_probe_Tx_Head )
	,	.Rx_9_Rdy( uuSrvRxNoPipe_USB_probe_Tx_Rdy )
	,	.Rx_9_Tail( uuSrvRxNoPipe_USB_probe_Tx_Tail )
	,	.Rx_9_Vld( uuSrvRxNoPipe_USB_probe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70c1 )
	,	.Sys_Pwr_WakeUp( u_4a52 )
	,	.Tx_Data( uMux_service_socket_Rx_Data )
	,	.Tx_Head( uMux_service_socket_Rx_Head )
	,	.Tx_Rdy( uMux_service_socket_Rx_Rdy )
	,	.Tx_Tail( uMux_service_socket_Rx_Tail )
	,	.Tx_Vld( uMux_service_socket_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	,	.WakeUp_Rx_7( )
	,	.WakeUp_Rx_8( )
	,	.WakeUp_Rx_9( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_ACPU_probe(
		.Rx_Data( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_ACPU_probe_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8823 )
	,	.Sys_Pwr_WakeUp( u_77c )
	,	.Tx_Data( uuSrvRxNoPipe_ACPU_probe_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_ACPU_probe_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_ACPU_probe_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_ACPU_probe_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_ACPU_probe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_8823
		&
		u_e1a7
		&
		u_dc70
		&
		u_cbfb
		&
		u_9b45
		&
		u_6332
		&
		u_fc71
		&
		u_63c6
		&
		u_3376
		&
		u_e743
		&
		u_9372
		&
		u_70c1
		&
		u_22ca
		&
		u_1302
		&
		u_16ea
		&
		u_df46
		&
		u_d8e3
		&
		u_bd7d
		&
		u_6306
		&
		u_2bda
		&
		u_eba4
		&
		u_856b
		&
		u_ecb8
		&	u_1088;
	assign Sys_Pwr_WakeUp =
		u_77c
		|
		u_f6f8
		|
		u_202f
		|
		u_e3a4
		|
		u_22ce
		|
		u_fbe1
		|
		u_81a2
		|
		u_874d
		|
		u_2b9d
		|
		u_915c
		|
		u_7aa1
		|
		u_4a52
		|
		u_3f49
		|
		u_1811
		|
		u_2429
		|
		u_2cd
		|
		u_a6bc
		|
		u_2d96
		|
		u_380d
		|
		u_339
		|
		u_d3fb
		|
		u_fa34
		|
		u_ebe7
		|	u_7c17;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch3_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch31_Data
,	from_Switch31_Head
,	from_Switch31_Rdy
,	from_Switch31_Tail
,	from_Switch31_Vld
,	to_Switch6_Data
,	to_Switch6_Head
,	to_Switch6_Rdy
,	to_Switch6_Tail
,	to_Switch6_Vld
,	to_Switch7_Data
,	to_Switch7_Head
,	to_Switch7_Rdy
,	to_Switch7_Tail
,	to_Switch7_Vld
);
	input          Sys_Clk            ;
	input          Sys_Clk_ClkS       ;
	input          Sys_Clk_En         ;
	input          Sys_Clk_EnS        ;
	input          Sys_Clk_RetRstN    ;
	input          Sys_Clk_RstN       ;
	input          Sys_Clk_Tm         ;
	output         Sys_Pwr_Idle       ;
	output         Sys_Pwr_WakeUp     ;
	input  [109:0] from_Switch31_Data ;
	input          from_Switch31_Head ;
	output         from_Switch31_Rdy  ;
	input          from_Switch31_Tail ;
	input          from_Switch31_Vld  ;
	output [109:0] to_Switch6_Data    ;
	output         to_Switch6_Head    ;
	input          to_Switch6_Rdy     ;
	output         to_Switch6_Tail    ;
	output         to_Switch6_Vld     ;
	output [109:0] to_Switch7_Data    ;
	output         to_Switch7_Head    ;
	input          to_Switch7_Rdy     ;
	output         to_Switch7_Tail    ;
	output         to_Switch7_Vld     ;
	wire [109:0] uuDtpRxNoPipe_Switch31_Tx_Data ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Head ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Rdy  ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Tail ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Vld  ;
	wire [109:0] uDemux0_Switch31_Tx_Data       ;
	wire         uDemux0_Switch31_Tx_Head       ;
	wire         uDemux0_Switch31_Tx_Rdy        ;
	wire         uDemux0_Switch31_Tx_Tail       ;
	wire         uDemux0_Switch31_Tx_Vld        ;
	wire [109:0] uDemux1_Switch31_Tx_Data       ;
	wire         uDemux1_Switch31_Tx_Head       ;
	wire         uDemux1_Switch31_Tx_Rdy        ;
	wire         uDemux1_Switch31_Tx_Tail       ;
	wire         uDemux1_Switch31_Tx_Vld        ;
	wire         u_21a7                         ;
	wire         u_263f                         ;
	wire         u_36f8                         ;
	wire         u_6450                         ;
	wire         u_6bec                         ;
	wire         u_8560                         ;
	wire         u_dfb3                         ;
	wire         u_e74f                         ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch7(
		.Rx_Data( uDemux0_Switch31_Tx_Data )
	,	.Rx_Head( uDemux0_Switch31_Tx_Head )
	,	.Rx_Rdy( uDemux0_Switch31_Tx_Rdy )
	,	.Rx_Tail( uDemux0_Switch31_Tx_Tail )
	,	.Rx_Vld( uDemux0_Switch31_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6bec )
	,	.Sys_Pwr_WakeUp( u_dfb3 )
	,	.Tx_Data( to_Switch7_Data )
	,	.Tx_Head( to_Switch7_Head )
	,	.Tx_Rdy( to_Switch7_Rdy )
	,	.Tx_Tail( to_Switch7_Tail )
	,	.Tx_Vld( to_Switch7_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch6(
		.Rx_Data( uDemux1_Switch31_Tx_Data )
	,	.Rx_Head( uDemux1_Switch31_Tx_Head )
	,	.Rx_Rdy( uDemux1_Switch31_Tx_Rdy )
	,	.Rx_Tail( uDemux1_Switch31_Tx_Tail )
	,	.Rx_Vld( uDemux1_Switch31_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e74f )
	,	.Sys_Pwr_WakeUp( u_6450 )
	,	.Tx_Data( to_Switch6_Data )
	,	.Tx_Head( to_Switch6_Head )
	,	.Tx_Rdy( to_Switch6_Rdy )
	,	.Tx_Tail( to_Switch6_Tail )
	,	.Tx_Vld( to_Switch6_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_757c7386 Demux_Switch31(
		.Rx_Data( uuDtpRxNoPipe_Switch31_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch31_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch31_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch31_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch31_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_21a7 )
	,	.Sys_Pwr_WakeUp( u_36f8 )
	,	.Tx_0_Data( uDemux0_Switch31_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch31_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch31_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch31_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch31_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch31_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch31_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch31_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch31_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch31_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch31(
		.Rx_Data( from_Switch31_Data )
	,	.Rx_Head( from_Switch31_Head )
	,	.Rx_Rdy( from_Switch31_Rdy )
	,	.Rx_Tail( from_Switch31_Tail )
	,	.Rx_Vld( from_Switch31_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8560 )
	,	.Sys_Pwr_WakeUp( u_263f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch31_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch31_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch31_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch31_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch31_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_8560 & u_e74f & u_6bec & u_21a7;
	assign Sys_Pwr_WakeUp = u_263f | u_6450 | u_dfb3 | u_36f8;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch4Resp001_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch13Resp_Data
,	from_Switch13Resp_Head
,	from_Switch13Resp_Rdy
,	from_Switch13Resp_Tail
,	from_Switch13Resp_Vld
,	from_Switch14Resp_Data
,	from_Switch14Resp_Head
,	from_Switch14Resp_Rdy
,	from_Switch14Resp_Tail
,	from_Switch14Resp_Vld
,	from_Switch15Resp_Data
,	from_Switch15Resp_RdCnt
,	from_Switch15Resp_RdPtr
,	from_Switch15Resp_RxCtl_PwrOnRst
,	from_Switch15Resp_RxCtl_PwrOnRstAck
,	from_Switch15Resp_TxCtl_PwrOnRst
,	from_Switch15Resp_TxCtl_PwrOnRstAck
,	from_Switch15Resp_WrCnt
,	from_Switch20Resp_Data
,	from_Switch20Resp_Head
,	from_Switch20Resp_Rdy
,	from_Switch20Resp_Tail
,	from_Switch20Resp_Vld
,	from_Switch23Resp_Data
,	from_Switch23Resp_Head
,	from_Switch23Resp_Rdy
,	from_Switch23Resp_Tail
,	from_Switch23Resp_Vld
,	from_SwitchResp001_En
,	from_SwitchResp001_Trp_Data
,	from_SwitchResp001_Trp_Head
,	from_SwitchResp001_Trp_Rdy
,	from_SwitchResp001_Trp_Tail
,	from_SwitchResp001_Trp_Vld
,	from_ddr_axi_s0_T_Data
,	from_ddr_axi_s0_T_Head
,	from_ddr_axi_s0_T_Rdy
,	from_ddr_axi_s0_T_Tail
,	from_ddr_axi_s0_T_Vld
,	to_Switch9_Data
,	to_Switch9_Head
,	to_Switch9_Rdy
,	to_Switch9_Tail
,	to_Switch9_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [109:0] from_Switch13Resp_Data              ;
	input          from_Switch13Resp_Head              ;
	output         from_Switch13Resp_Rdy               ;
	input          from_Switch13Resp_Tail              ;
	input          from_Switch13Resp_Vld               ;
	input  [109:0] from_Switch14Resp_Data              ;
	input          from_Switch14Resp_Head              ;
	output         from_Switch14Resp_Rdy               ;
	input          from_Switch14Resp_Tail              ;
	input          from_Switch14Resp_Vld               ;
	input  [147:0] from_Switch15Resp_Data              ;
	output [2:0]   from_Switch15Resp_RdCnt             ;
	output [2:0]   from_Switch15Resp_RdPtr             ;
	input          from_Switch15Resp_RxCtl_PwrOnRst    ;
	output         from_Switch15Resp_RxCtl_PwrOnRstAck ;
	output         from_Switch15Resp_TxCtl_PwrOnRst    ;
	input          from_Switch15Resp_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch15Resp_WrCnt             ;
	input  [109:0] from_Switch20Resp_Data              ;
	input          from_Switch20Resp_Head              ;
	output         from_Switch20Resp_Rdy               ;
	input          from_Switch20Resp_Tail              ;
	input          from_Switch20Resp_Vld               ;
	input  [109:0] from_Switch23Resp_Data              ;
	input          from_Switch23Resp_Head              ;
	output         from_Switch23Resp_Rdy               ;
	input          from_Switch23Resp_Tail              ;
	input          from_Switch23Resp_Vld               ;
	input          from_SwitchResp001_En               ;
	input  [109:0] from_SwitchResp001_Trp_Data         ;
	input          from_SwitchResp001_Trp_Head         ;
	output         from_SwitchResp001_Trp_Rdy          ;
	input          from_SwitchResp001_Trp_Tail         ;
	input          from_SwitchResp001_Trp_Vld          ;
	input  [109:0] from_ddr_axi_s0_T_Data              ;
	input          from_ddr_axi_s0_T_Head              ;
	output         from_ddr_axi_s0_T_Rdy               ;
	input          from_ddr_axi_s0_T_Tail              ;
	input          from_ddr_axi_s0_T_Vld               ;
	output [109:0] to_Switch9_Data                     ;
	output         to_Switch9_Head                     ;
	input          to_Switch9_Rdy                      ;
	output         to_Switch9_Tail                     ;
	output         to_Switch9_Vld                      ;
	wire [109:0] uuDtpRxNoPipe_Switch13Resp_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Vld                   ;
	wire [109:0] uuDtpRxNoPipe_Switch14Resp_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Vld                   ;
	wire [109:0] uuDtpRxNoPipe_Switch15Resp_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Vld                   ;
	wire [109:0] uuDtpRxNoPipe_Switch20Resp_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Vld                   ;
	wire [109:0] uuDtpRxNoPipe_Switch23Resp_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Vld                   ;
	wire [109:0] uuDtpRxNoPipe_SwitchResp001_Tx_Data                 ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Head                 ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Vld                  ;
	wire [109:0] uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Data                  ;
	wire         uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Head                  ;
	wire         uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Vld                   ;
	wire [145:0] uDtpRxClkAdapt_Switch15Resp_Async_Tx_Data           ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Head           ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Rdy            ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Tail           ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Vld            ;
	wire [109:0] uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpRxSerAdapt_Switch15Resp_Tx_Data                 ;
	wire         uDtpRxSerAdapt_Switch15Resp_Tx_Head                 ;
	wire         uDtpRxSerAdapt_Switch15Resp_Tx_Rdy                  ;
	wire         uDtpRxSerAdapt_Switch15Resp_Tx_Tail                 ;
	wire         uDtpRxSerAdapt_Switch15Resp_Tx_Vld                  ;
	wire [109:0] uMux_Switch9_Rx_Data                                ;
	wire         uMux_Switch9_Rx_Head                                ;
	wire         uMux_Switch9_Rx_Rdy                                 ;
	wire         uMux_Switch9_Rx_Tail                                ;
	wire         uMux_Switch9_Rx_Vld                                 ;
	wire         u_199                                               ;
	wire         u_29c5                                              ;
	wire         u_2bbb                                              ;
	wire         u_2bbf                                              ;
	wire         u_397a                                              ;
	wire         u_41fe                                              ;
	wire         u_430f                                              ;
	wire         u_479a                                              ;
	wire         u_4890                                              ;
	wire         u_4f46                                              ;
	wire         u_6536                                              ;
	wire         u_72cd                                              ;
	wire         u_879a                                              ;
	wire         u_9679                                              ;
	wire         u_a015                                              ;
	wire         u_b14e                                              ;
	wire         u_b20c                                              ;
	wire         u_ce4                                               ;
	wire         u_d076                                              ;
	wire         u_d679                                              ;
	wire         u_dce0                                              ;
	wire         u_e5dd                                              ;
	wire         u_ea9d                                              ;
	wire         u_ed93                                              ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch14Resp(
		.Rx_Data( from_Switch14Resp_Data )
	,	.Rx_Head( from_Switch14Resp_Head )
	,	.Rx_Rdy( from_Switch14Resp_Rdy )
	,	.Rx_Tail( from_Switch14Resp_Tail )
	,	.Rx_Vld( from_Switch14Resp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2bbb )
	,	.Sys_Pwr_WakeUp( u_ce4 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_5de6eade DtpRxClkAdapt_Switch15Resp_Async(
		.Int_Data( from_Switch15Resp_Data )
	,	.Int_RdCnt( from_Switch15Resp_RdCnt )
	,	.Int_RdPtr( from_Switch15Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch15Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch15Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch15Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch15Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch15Resp_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ea9d )
	,	.Sys_Pwr_WakeUp( u_d076 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpRxSerAdapt_Switch15Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_479a )
	,	.Sys_Pwr_WakeUp( u_9679 )
	,	.Tx_Data( uDtpRxSerAdapt_Switch15Resp_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch15Resp_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch15Resp_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch15Resp_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch15Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch15Resp(
		.Rx_Data( uDtpRxSerAdapt_Switch15Resp_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch15Resp_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch15Resp_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch15Resp_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch15Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b20c )
	,	.Sys_Pwr_WakeUp( u_ed93 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch15Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch15Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch15Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch15Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch15Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch20Resp(
		.Rx_Data( from_Switch20Resp_Data )
	,	.Rx_Head( from_Switch20Resp_Head )
	,	.Rx_Rdy( from_Switch20Resp_Rdy )
	,	.Rx_Tail( from_Switch20Resp_Tail )
	,	.Rx_Vld( from_Switch20Resp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4890 )
	,	.Sys_Pwr_WakeUp( u_430f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch23Resp(
		.Rx_Data( from_Switch23Resp_Data )
	,	.Rx_Head( from_Switch23Resp_Head )
	,	.Rx_Rdy( from_Switch23Resp_Rdy )
	,	.Rx_Tail( from_Switch23Resp_Tail )
	,	.Rx_Vld( from_Switch23Resp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e5dd )
	,	.Sys_Pwr_WakeUp( u_6536 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( from_SwitchResp001_En )
	,	.Int_Trp_Data( from_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( from_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( from_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( from_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( from_SwitchResp001_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_29c5 )
	,	.Sys_Pwr_WakeUp( u_b14e )
	,	.Tx_Data( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_SwitchResp001(
		.Rx_Data( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_SwitchResp001_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dce0 )
	,	.Sys_Pwr_WakeUp( u_2bbf )
	,	.Tx_Data( uuDtpRxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_ddr_axi_s0_T(
		.Rx_Data( from_ddr_axi_s0_T_Data )
	,	.Rx_Head( from_ddr_axi_s0_T_Head )
	,	.Rx_Rdy( from_ddr_axi_s0_T_Rdy )
	,	.Rx_Tail( from_ddr_axi_s0_T_Tail )
	,	.Rx_Vld( from_ddr_axi_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_41fe )
	,	.Sys_Pwr_WakeUp( u_a015 )
	,	.Tx_Data( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch9(
		.Rx_Data( uMux_Switch9_Rx_Data )
	,	.Rx_Head( uMux_Switch9_Rx_Head )
	,	.Rx_Rdy( uMux_Switch9_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch9_Rx_Tail )
	,	.Rx_Vld( uMux_Switch9_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_879a )
	,	.Sys_Pwr_WakeUp( u_d679 )
	,	.Tx_Data( to_Switch9_Data )
	,	.Tx_Head( to_Switch9_Head )
	,	.Tx_Rdy( to_Switch9_Rdy )
	,	.Tx_Tail( to_Switch9_Tail )
	,	.Tx_Vld( to_Switch9_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_b866128f Mux_Switch9(
		.Rx_0_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uuDtpRxNoPipe_Switch15Resp_Tx_Data )
	,	.Rx_2_Head( uuDtpRxNoPipe_Switch15Resp_Tx_Head )
	,	.Rx_2_Rdy( uuDtpRxNoPipe_Switch15Resp_Tx_Rdy )
	,	.Rx_2_Tail( uuDtpRxNoPipe_Switch15Resp_Tx_Tail )
	,	.Rx_2_Vld( uuDtpRxNoPipe_Switch15Resp_Tx_Vld )
	,	.Rx_3_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Rx_3_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Rx_3_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Rx_3_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Rx_3_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.Rx_4_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Rx_4_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Rx_4_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Rx_4_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Rx_4_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.Rx_5_Data( uuDtpRxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_5_Head( uuDtpRxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_5_Rdy( uuDtpRxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_5_Tail( uuDtpRxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_5_Vld( uuDtpRxNoPipe_SwitchResp001_Tx_Vld )
	,	.Rx_6_Data( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Data )
	,	.Rx_6_Head( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Head )
	,	.Rx_6_Rdy( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Rdy )
	,	.Rx_6_Tail( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Tail )
	,	.Rx_6_Vld( uuDtpRxNoPipe_ddr_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_397a )
	,	.Sys_Pwr_WakeUp( u_199 )
	,	.Tx_Data( uMux_Switch9_Rx_Data )
	,	.Tx_Head( uMux_Switch9_Rx_Head )
	,	.Tx_Rdy( uMux_Switch9_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch9_Rx_Tail )
	,	.Tx_Vld( uMux_Switch9_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch13Resp(
		.Rx_Data( from_Switch13Resp_Data )
	,	.Rx_Head( from_Switch13Resp_Head )
	,	.Rx_Rdy( from_Switch13Resp_Rdy )
	,	.Rx_Tail( from_Switch13Resp_Tail )
	,	.Rx_Vld( from_Switch13Resp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4f46 )
	,	.Sys_Pwr_WakeUp( u_72cd )
	,	.Tx_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_4f46 & u_2bbb & u_b20c & u_4890 & u_e5dd & u_dce0 & u_41fe & u_879a & u_ea9d & u_29c5 & u_479a & u_397a;
	assign Sys_Pwr_WakeUp =
		u_72cd | u_ce4 | u_ed93 | u_430f | u_6536 | u_2bbf | u_a015 | u_d679 | u_d076 | u_b14e | u_9679 | u_199;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch4_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch5_Data
,	from_Switch5_Head
,	from_Switch5_Rdy
,	from_Switch5_Tail
,	from_Switch5_Vld
,	to_Switch_En
,	to_Switch_Trp_Data
,	to_Switch_Trp_Head
,	to_Switch_Trp_Rdy
,	to_Switch_Trp_Tail
,	to_Switch_Trp_Vld
,	to_Switch13_Data
,	to_Switch13_Head
,	to_Switch13_Rdy
,	to_Switch13_Tail
,	to_Switch13_Vld
,	to_Switch14_Data
,	to_Switch14_Head
,	to_Switch14_Rdy
,	to_Switch14_Tail
,	to_Switch14_Vld
,	to_Switch15_Data
,	to_Switch15_RdCnt
,	to_Switch15_RdPtr
,	to_Switch15_RxCtl_PwrOnRst
,	to_Switch15_RxCtl_PwrOnRstAck
,	to_Switch15_TxCtl_PwrOnRst
,	to_Switch15_TxCtl_PwrOnRstAck
,	to_Switch15_WrCnt
,	to_Switch20_Data
,	to_Switch20_Head
,	to_Switch20_Rdy
,	to_Switch20_Tail
,	to_Switch20_Vld
,	to_Switch23_Data
,	to_Switch23_Head
,	to_Switch23_Rdy
,	to_Switch23_Tail
,	to_Switch23_Vld
,	to_ddr_axi_s0_T_Data
,	to_ddr_axi_s0_T_Head
,	to_ddr_axi_s0_T_Rdy
,	to_ddr_axi_s0_T_Tail
,	to_ddr_axi_s0_T_Vld
);
	input          Sys_Clk                       ;
	input          Sys_Clk_ClkS                  ;
	input          Sys_Clk_En                    ;
	input          Sys_Clk_EnS                   ;
	input          Sys_Clk_RetRstN               ;
	input          Sys_Clk_RstN                  ;
	input          Sys_Clk_Tm                    ;
	output         Sys_Pwr_Idle                  ;
	output         Sys_Pwr_WakeUp                ;
	input  [109:0] from_Switch5_Data             ;
	input          from_Switch5_Head             ;
	output         from_Switch5_Rdy              ;
	input          from_Switch5_Tail             ;
	input          from_Switch5_Vld              ;
	input          to_Switch_En                  ;
	output [109:0] to_Switch_Trp_Data            ;
	output         to_Switch_Trp_Head            ;
	input          to_Switch_Trp_Rdy             ;
	output         to_Switch_Trp_Tail            ;
	output         to_Switch_Trp_Vld             ;
	output [109:0] to_Switch13_Data              ;
	output         to_Switch13_Head              ;
	input          to_Switch13_Rdy               ;
	output         to_Switch13_Tail              ;
	output         to_Switch13_Vld               ;
	output [109:0] to_Switch14_Data              ;
	output         to_Switch14_Head              ;
	input          to_Switch14_Rdy               ;
	output         to_Switch14_Tail              ;
	output         to_Switch14_Vld               ;
	output [147:0] to_Switch15_Data              ;
	input  [2:0]   to_Switch15_RdCnt             ;
	input  [2:0]   to_Switch15_RdPtr             ;
	output         to_Switch15_RxCtl_PwrOnRst    ;
	input          to_Switch15_RxCtl_PwrOnRstAck ;
	input          to_Switch15_TxCtl_PwrOnRst    ;
	output         to_Switch15_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch15_WrCnt             ;
	output [109:0] to_Switch20_Data              ;
	output         to_Switch20_Head              ;
	input          to_Switch20_Rdy               ;
	output         to_Switch20_Tail              ;
	output         to_Switch20_Vld               ;
	output [109:0] to_Switch23_Data              ;
	output         to_Switch23_Head              ;
	input          to_Switch23_Rdy               ;
	output         to_Switch23_Tail              ;
	output         to_Switch23_Vld               ;
	output [109:0] to_ddr_axi_s0_T_Data          ;
	output         to_ddr_axi_s0_T_Head          ;
	input          to_ddr_axi_s0_T_Rdy           ;
	output         to_ddr_axi_s0_T_Tail          ;
	output         to_ddr_axi_s0_T_Vld           ;
	wire [109:0] uuDtpRxNoPipe_Switch5_Tx_Data   ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Head   ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Rdy    ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Tail   ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Vld    ;
	wire [109:0] uuDtpTxNoPipe_Switch15_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Vld   ;
	wire [109:0] uuDtpTxNoPipe_Switch_Tx_Data    ;
	wire         uuDtpTxNoPipe_Switch_Tx_Head    ;
	wire         uuDtpTxNoPipe_Switch_Tx_Rdy     ;
	wire         uuDtpTxNoPipe_Switch_Tx_Tail    ;
	wire         uuDtpTxNoPipe_Switch_Tx_Vld     ;
	wire [109:0] uDemux0_Switch5_Tx_Data         ;
	wire         uDemux0_Switch5_Tx_Head         ;
	wire         uDemux0_Switch5_Tx_Rdy          ;
	wire         uDemux0_Switch5_Tx_Tail         ;
	wire         uDemux0_Switch5_Tx_Vld          ;
	wire [109:0] uDemux1_Switch5_Tx_Data         ;
	wire         uDemux1_Switch5_Tx_Head         ;
	wire         uDemux1_Switch5_Tx_Rdy          ;
	wire         uDemux1_Switch5_Tx_Tail         ;
	wire         uDemux1_Switch5_Tx_Vld          ;
	wire [109:0] uDemux2_Switch5_Tx_Data         ;
	wire         uDemux2_Switch5_Tx_Head         ;
	wire         uDemux2_Switch5_Tx_Rdy          ;
	wire         uDemux2_Switch5_Tx_Tail         ;
	wire         uDemux2_Switch5_Tx_Vld          ;
	wire [109:0] uDemux3_Switch5_Tx_Data         ;
	wire         uDemux3_Switch5_Tx_Head         ;
	wire         uDemux3_Switch5_Tx_Rdy          ;
	wire         uDemux3_Switch5_Tx_Tail         ;
	wire         uDemux3_Switch5_Tx_Vld          ;
	wire [109:0] uDemux4_Switch5_Tx_Data         ;
	wire         uDemux4_Switch5_Tx_Head         ;
	wire         uDemux4_Switch5_Tx_Rdy          ;
	wire         uDemux4_Switch5_Tx_Tail         ;
	wire         uDemux4_Switch5_Tx_Vld          ;
	wire [109:0] uDemux5_Switch5_Tx_Data         ;
	wire         uDemux5_Switch5_Tx_Head         ;
	wire         uDemux5_Switch5_Tx_Rdy          ;
	wire         uDemux5_Switch5_Tx_Tail         ;
	wire         uDemux5_Switch5_Tx_Vld          ;
	wire [109:0] uDemux6_Switch5_Tx_Data         ;
	wire         uDemux6_Switch5_Tx_Head         ;
	wire         uDemux6_Switch5_Tx_Rdy          ;
	wire         uDemux6_Switch5_Tx_Tail         ;
	wire         uDemux6_Switch5_Tx_Vld          ;
	wire [145:0] uDtpTxSerAdapt_Switch15_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch15_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch15_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch15_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch15_Tx_Vld  ;
	wire         u_15f4                          ;
	wire         u_1db1                          ;
	wire         u_203                           ;
	wire         u_2343                          ;
	wire         u_27b6                          ;
	wire         u_39f9                          ;
	wire         u_45e1                          ;
	wire         u_565d                          ;
	wire         u_75ff                          ;
	wire         u_86a0                          ;
	wire         u_9532                          ;
	wire         u_a493                          ;
	wire         u_b11a                          ;
	wire         u_b55c                          ;
	wire         u_b5ab                          ;
	wire         u_ba63                          ;
	wire         u_bb0c                          ;
	wire         u_c23c                          ;
	wire         u_dd8d                          ;
	wire         u_e07b                          ;
	wire         u_f086                          ;
	wire         u_f162                          ;
	wire         u_f824                          ;
	wire         u_fa9c                          ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch13(
		.Rx_Data( uDemux0_Switch5_Tx_Data )
	,	.Rx_Head( uDemux0_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux0_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux0_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux0_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f162 )
	,	.Sys_Pwr_WakeUp( u_1db1 )
	,	.Tx_Data( to_Switch13_Data )
	,	.Tx_Head( to_Switch13_Head )
	,	.Tx_Rdy( to_Switch13_Rdy )
	,	.Tx_Tail( to_Switch13_Tail )
	,	.Tx_Vld( to_Switch13_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch14(
		.Rx_Data( uDemux1_Switch5_Tx_Data )
	,	.Rx_Head( uDemux1_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux1_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux1_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux1_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_75ff )
	,	.Sys_Pwr_WakeUp( u_86a0 )
	,	.Tx_Data( to_Switch14_Data )
	,	.Tx_Head( to_Switch14_Head )
	,	.Tx_Rdy( to_Switch14_Rdy )
	,	.Tx_Tail( to_Switch14_Tail )
	,	.Tx_Vld( to_Switch14_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_5de6eade DtpTxClkAdapt_Switch15_Async(
		.Int_Data( to_Switch15_Data )
	,	.Int_RdCnt( to_Switch15_RdCnt )
	,	.Int_RdPtr( to_Switch15_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch15_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch15_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch15_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch15_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch15_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch15_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch15_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch15_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch15_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch15_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_45e1 )
	,	.Sys_Pwr_WakeUp( u_9532 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpTxSerAdapt_Switch15(
		.Rx_Data( uuDtpTxNoPipe_Switch15_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch15_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch15_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch15_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch15_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_27b6 )
	,	.Sys_Pwr_WakeUp( u_565d )
	,	.Tx_Data( uDtpTxSerAdapt_Switch15_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch15_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch15_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch15_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch15_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch15(
		.Rx_Data( uDemux2_Switch5_Tx_Data )
	,	.Rx_Head( uDemux2_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux2_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux2_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux2_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fa9c )
	,	.Sys_Pwr_WakeUp( u_203 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch15_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch15_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch15_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch15_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch15_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch20(
		.Rx_Data( uDemux3_Switch5_Tx_Data )
	,	.Rx_Head( uDemux3_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux3_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux3_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux3_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b55c )
	,	.Sys_Pwr_WakeUp( u_2343 )
	,	.Tx_Data( to_Switch20_Data )
	,	.Tx_Head( to_Switch20_Head )
	,	.Tx_Rdy( to_Switch20_Rdy )
	,	.Tx_Tail( to_Switch20_Tail )
	,	.Tx_Vld( to_Switch20_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch23(
		.Rx_Data( uDemux4_Switch5_Tx_Data )
	,	.Rx_Head( uDemux4_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux4_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux4_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux4_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_39f9 )
	,	.Sys_Pwr_WakeUp( u_b11a )
	,	.Tx_Data( to_Switch23_Data )
	,	.Tx_Head( to_Switch23_Head )
	,	.Tx_Rdy( to_Switch23_Rdy )
	,	.Tx_Tail( to_Switch23_Tail )
	,	.Tx_Vld( to_Switch23_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_ddr_axi_s0_T(
		.Rx_Data( uDemux5_Switch5_Tx_Data )
	,	.Rx_Head( uDemux5_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux5_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux5_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux5_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f824 )
	,	.Sys_Pwr_WakeUp( u_e07b )
	,	.Tx_Data( to_ddr_axi_s0_T_Data )
	,	.Tx_Head( to_ddr_axi_s0_T_Head )
	,	.Tx_Rdy( to_ddr_axi_s0_T_Rdy )
	,	.Tx_Tail( to_ddr_axi_s0_T_Tail )
	,	.Tx_Vld( to_ddr_axi_s0_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( to_Switch_En )
	,	.Int_Trp_Data( to_Switch_Trp_Data )
	,	.Int_Trp_Head( to_Switch_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a493 )
	,	.Sys_Pwr_WakeUp( u_bb0c )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch(
		.Rx_Data( uDemux6_Switch5_Tx_Data )
	,	.Rx_Head( uDemux6_Switch5_Tx_Head )
	,	.Rx_Rdy( uDemux6_Switch5_Tx_Rdy )
	,	.Rx_Tail( uDemux6_Switch5_Tx_Tail )
	,	.Rx_Vld( uDemux6_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c23c )
	,	.Sys_Pwr_WakeUp( u_ba63 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_b1f91c3d Demux_Switch5(
		.Rx_Data( uuDtpRxNoPipe_Switch5_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch5_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch5_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch5_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dd8d )
	,	.Sys_Pwr_WakeUp( u_f086 )
	,	.Tx_0_Data( uDemux0_Switch5_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch5_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch5_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch5_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch5_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch5_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch5_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch5_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch5_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch5_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch5_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch5_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch5_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch5_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch5_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch5_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch5_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch5_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch5_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch5_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch5_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch5_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch5_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch5_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch5_Tx_Vld )
	,	.Tx_5_Data( uDemux5_Switch5_Tx_Data )
	,	.Tx_5_Head( uDemux5_Switch5_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_Switch5_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_Switch5_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_Switch5_Tx_Vld )
	,	.Tx_6_Data( uDemux6_Switch5_Tx_Data )
	,	.Tx_6_Head( uDemux6_Switch5_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_Switch5_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_Switch5_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_Switch5_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch5(
		.Rx_Data( from_Switch5_Data )
	,	.Rx_Head( from_Switch5_Head )
	,	.Rx_Rdy( from_Switch5_Rdy )
	,	.Rx_Tail( from_Switch5_Tail )
	,	.Rx_Vld( from_Switch5_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_15f4 )
	,	.Sys_Pwr_WakeUp( u_b5ab )
	,	.Tx_Data( uuDtpRxNoPipe_Switch5_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch5_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch5_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch5_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch5_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_15f4 & u_c23c & u_f162 & u_75ff & u_fa9c & u_b55c & u_39f9 & u_f824 & u_dd8d & u_45e1 & u_a493 & u_27b6;
	assign Sys_Pwr_WakeUp =
		u_b5ab | u_ba63 | u_1db1 | u_86a0 | u_203 | u_2343 | u_b11a | u_e07b | u_f086 | u_9532 | u_bb0c | u_565d;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch5_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_acpu_axi_m0_I_Data
,	from_acpu_axi_m0_I_Head
,	from_acpu_axi_m0_I_Rdy
,	from_acpu_axi_m0_I_Tail
,	from_acpu_axi_m0_I_Vld
,	from_arm_axi_m0_I_Data
,	from_arm_axi_m0_I_Head
,	from_arm_axi_m0_I_Rdy
,	from_arm_axi_m0_I_Tail
,	from_arm_axi_m0_I_Vld
,	to_Switch4_Data
,	to_Switch4_Head
,	to_Switch4_Rdy
,	to_Switch4_Tail
,	to_Switch4_Vld
,	to_Switch7_En
,	to_Switch7_Trp_Data
,	to_Switch7_Trp_Head
,	to_Switch7_Trp_Rdy
,	to_Switch7_Trp_Tail
,	to_Switch7_Trp_Vld
);
	input          Sys_Clk                 ;
	input          Sys_Clk_ClkS            ;
	input          Sys_Clk_En              ;
	input          Sys_Clk_EnS             ;
	input          Sys_Clk_RetRstN         ;
	input          Sys_Clk_RstN            ;
	input          Sys_Clk_Tm              ;
	output         Sys_Pwr_Idle            ;
	output         Sys_Pwr_WakeUp          ;
	input  [145:0] from_acpu_axi_m0_I_Data ;
	input          from_acpu_axi_m0_I_Head ;
	output         from_acpu_axi_m0_I_Rdy  ;
	input          from_acpu_axi_m0_I_Tail ;
	input          from_acpu_axi_m0_I_Vld  ;
	input  [145:0] from_arm_axi_m0_I_Data  ;
	input          from_arm_axi_m0_I_Head  ;
	output         from_arm_axi_m0_I_Rdy   ;
	input          from_arm_axi_m0_I_Tail  ;
	input          from_arm_axi_m0_I_Vld   ;
	output [109:0] to_Switch4_Data         ;
	output         to_Switch4_Head         ;
	input          to_Switch4_Rdy          ;
	output         to_Switch4_Tail         ;
	output         to_Switch4_Vld          ;
	input          to_Switch7_En           ;
	output [109:0] to_Switch7_Trp_Data     ;
	output         to_Switch7_Trp_Head     ;
	input          to_Switch7_Trp_Rdy      ;
	output         to_Switch7_Trp_Tail     ;
	output         to_Switch7_Trp_Vld      ;
	wire [145:0] uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Data ;
	wire         uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Head ;
	wire         uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Rdy  ;
	wire         uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Tail ;
	wire         uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Vld  ;
	wire [145:0] uuDtpRxNoPipe_arm_axi_m0_I_Tx_Data  ;
	wire         uuDtpRxNoPipe_arm_axi_m0_I_Tx_Head  ;
	wire         uuDtpRxNoPipe_arm_axi_m0_I_Tx_Rdy   ;
	wire         uuDtpRxNoPipe_arm_axi_m0_I_Tx_Tail  ;
	wire         uuDtpRxNoPipe_arm_axi_m0_I_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Switch4_Tx_Data       ;
	wire         uuDtpTxNoPipe_Switch4_Tx_Head       ;
	wire         uuDtpTxNoPipe_Switch4_Tx_Rdy        ;
	wire         uuDtpTxNoPipe_Switch4_Tx_Tail       ;
	wire         uuDtpTxNoPipe_Switch4_Tx_Vld        ;
	wire [145:0] uuDtpTxNoPipe_Switch7_Tx_Data       ;
	wire         uuDtpTxNoPipe_Switch7_Tx_Head       ;
	wire         uuDtpTxNoPipe_Switch7_Tx_Rdy        ;
	wire         uuDtpTxNoPipe_Switch7_Tx_Tail       ;
	wire         uuDtpTxNoPipe_Switch7_Tx_Vld        ;
	wire [145:0] uDemux0_acpu_axi_m0_I_Tx_Data       ;
	wire         uDemux0_acpu_axi_m0_I_Tx_Head       ;
	wire         uDemux0_acpu_axi_m0_I_Tx_Rdy        ;
	wire         uDemux0_acpu_axi_m0_I_Tx_Tail       ;
	wire         uDemux0_acpu_axi_m0_I_Tx_Vld        ;
	wire [145:0] uDemux0_arm_axi_m0_I_Tx_Data        ;
	wire         uDemux0_arm_axi_m0_I_Tx_Head        ;
	wire         uDemux0_arm_axi_m0_I_Tx_Rdy         ;
	wire         uDemux0_arm_axi_m0_I_Tx_Tail        ;
	wire         uDemux0_arm_axi_m0_I_Tx_Vld         ;
	wire [145:0] uDemux1_acpu_axi_m0_I_Tx_Data       ;
	wire         uDemux1_acpu_axi_m0_I_Tx_Head       ;
	wire         uDemux1_acpu_axi_m0_I_Tx_Rdy        ;
	wire         uDemux1_acpu_axi_m0_I_Tx_Tail       ;
	wire         uDemux1_acpu_axi_m0_I_Tx_Vld        ;
	wire [145:0] uDemux1_arm_axi_m0_I_Tx_Data        ;
	wire         uDemux1_arm_axi_m0_I_Tx_Head        ;
	wire         uDemux1_arm_axi_m0_I_Tx_Rdy         ;
	wire         uDemux1_arm_axi_m0_I_Tx_Tail        ;
	wire         uDemux1_arm_axi_m0_I_Tx_Vld         ;
	wire [109:0] uDtpTxSerAdapt_Switch7_Tx_Data      ;
	wire         uDtpTxSerAdapt_Switch7_Tx_Head      ;
	wire         uDtpTxSerAdapt_Switch7_Tx_Rdy       ;
	wire         uDtpTxSerAdapt_Switch7_Tx_Tail      ;
	wire         uDtpTxSerAdapt_Switch7_Tx_Vld       ;
	wire [145:0] uMux_Switch4_Rx_Data                ;
	wire         uMux_Switch4_Rx_Head                ;
	wire         uMux_Switch4_Rx_Rdy                 ;
	wire         uMux_Switch4_Rx_Tail                ;
	wire         uMux_Switch4_Rx_Vld                 ;
	wire [145:0] uMux_Switch7_Rx_Data                ;
	wire         uMux_Switch7_Rx_Head                ;
	wire         uMux_Switch7_Rx_Rdy                 ;
	wire         uMux_Switch7_Rx_Tail                ;
	wire         uMux_Switch7_Rx_Vld                 ;
	wire         u_1215                              ;
	wire         u_1dcc                              ;
	wire         u_3c3f                              ;
	wire         u_47c8                              ;
	wire         u_4d7                               ;
	wire         u_62                                ;
	wire         u_64d7                              ;
	wire         u_6bec                              ;
	wire         u_6d8a                              ;
	wire         u_728b                              ;
	wire         u_7eb1                              ;
	wire         u_98aa                              ;
	wire         u_a269                              ;
	wire         u_ac28                              ;
	wire         u_ad3                               ;
	wire         u_b360                              ;
	wire         u_cbfe                              ;
	wire         u_dfb3                              ;
	wire         u_e7c8                              ;
	wire         u_f077                              ;
	wire         u_f089                              ;
	wire         u_fa14                              ;
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_arm_axi_m0_I(
		.Rx_Data( from_arm_axi_m0_I_Data )
	,	.Rx_Head( from_arm_axi_m0_I_Head )
	,	.Rx_Rdy( from_arm_axi_m0_I_Rdy )
	,	.Rx_Tail( from_arm_axi_m0_I_Tail )
	,	.Rx_Vld( from_arm_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4d7 )
	,	.Sys_Pwr_WakeUp( u_e7c8 )
	,	.Tx_Data( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch4(
		.Rx_Data( uuDtpTxNoPipe_Switch4_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_728b )
	,	.Sys_Pwr_WakeUp( u_fa14 )
	,	.Tx_Data( to_Switch4_Data )
	,	.Tx_Head( to_Switch4_Head )
	,	.Tx_Rdy( to_Switch4_Rdy )
	,	.Tx_Tail( to_Switch4_Tail )
	,	.Tx_Vld( to_Switch4_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch4(
		.Rx_Data( uMux_Switch4_Rx_Data )
	,	.Rx_Head( uMux_Switch4_Rx_Head )
	,	.Rx_Rdy( uMux_Switch4_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch4_Rx_Tail )
	,	.Rx_Vld( uMux_Switch4_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f089 )
	,	.Sys_Pwr_WakeUp( u_6d8a )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7796087f Mux_Switch4(
		.Rx_0_Data( uDemux1_acpu_axi_m0_I_Tx_Data )
	,	.Rx_0_Head( uDemux1_acpu_axi_m0_I_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_acpu_axi_m0_I_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_acpu_axi_m0_I_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_acpu_axi_m0_I_Tx_Vld )
	,	.Rx_1_Data( uDemux1_arm_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux1_arm_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_arm_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_arm_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_arm_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a269 )
	,	.Sys_Pwr_WakeUp( u_98aa )
	,	.Tx_Data( uMux_Switch4_Rx_Data )
	,	.Tx_Head( uMux_Switch4_Rx_Head )
	,	.Tx_Rdy( uMux_Switch4_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch4_Rx_Tail )
	,	.Tx_Vld( uMux_Switch4_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_98fd8b0f Demux_arm_axi_m0_I(
		.Rx_Data( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_arm_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac28 )
	,	.Sys_Pwr_WakeUp( u_f077 )
	,	.Tx_0_Data( uDemux0_arm_axi_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_arm_axi_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_arm_axi_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_arm_axi_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_arm_axi_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_arm_axi_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_arm_axi_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_arm_axi_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_arm_axi_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_arm_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch7_SubEdgesSlowTx(
		.Int_En( to_Switch7_En )
	,	.Int_Trp_Data( to_Switch7_Trp_Data )
	,	.Int_Trp_Head( to_Switch7_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch7_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch7_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch7_Trp_Vld )
	,	.Rx_Data( uDtpTxSerAdapt_Switch7_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch7_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch7_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch7_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch7_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c3f )
	,	.Sys_Pwr_WakeUp( u_b360 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Switch7(
		.Rx_Data( uuDtpTxNoPipe_Switch7_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch7_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch7_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch7_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch7_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_62 )
	,	.Sys_Pwr_WakeUp( u_7eb1 )
	,	.Tx_Data( uDtpTxSerAdapt_Switch7_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch7_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch7_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch7_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch7_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch7(
		.Rx_Data( uMux_Switch7_Rx_Data )
	,	.Rx_Head( uMux_Switch7_Rx_Head )
	,	.Rx_Rdy( uMux_Switch7_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch7_Rx_Tail )
	,	.Rx_Vld( uMux_Switch7_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6bec )
	,	.Sys_Pwr_WakeUp( u_dfb3 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch7_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch7_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch7_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch7_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch7_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7796087f Mux_Switch7(
		.Rx_0_Data( uDemux0_acpu_axi_m0_I_Tx_Data )
	,	.Rx_0_Head( uDemux0_acpu_axi_m0_I_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_acpu_axi_m0_I_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_acpu_axi_m0_I_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_acpu_axi_m0_I_Tx_Vld )
	,	.Rx_1_Data( uDemux0_arm_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux0_arm_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_arm_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_arm_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_arm_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1dcc )
	,	.Sys_Pwr_WakeUp( u_ad3 )
	,	.Tx_Data( uMux_Switch7_Rx_Data )
	,	.Tx_Head( uMux_Switch7_Rx_Head )
	,	.Tx_Rdy( uMux_Switch7_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch7_Rx_Tail )
	,	.Tx_Vld( uMux_Switch7_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_98fd8b0f Demux_acpu_axi_m0_I(
		.Rx_Data( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_47c8 )
	,	.Sys_Pwr_WakeUp( u_64d7 )
	,	.Tx_0_Data( uDemux0_acpu_axi_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_acpu_axi_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_acpu_axi_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_acpu_axi_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_acpu_axi_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_acpu_axi_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_acpu_axi_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_acpu_axi_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_acpu_axi_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_acpu_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_acpu_axi_m0_I(
		.Rx_Data( from_acpu_axi_m0_I_Data )
	,	.Rx_Head( from_acpu_axi_m0_I_Head )
	,	.Rx_Rdy( from_acpu_axi_m0_I_Rdy )
	,	.Rx_Tail( from_acpu_axi_m0_I_Tail )
	,	.Rx_Vld( from_acpu_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1215 )
	,	.Sys_Pwr_WakeUp( u_cbfe )
	,	.Tx_Data( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_acpu_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_1215 & u_4d7 & u_f089 & u_6bec & u_47c8 & u_ac28 & u_3c3f & u_728b & u_62 & u_a269 & u_1dcc;
	assign Sys_Pwr_WakeUp =
		u_cbfe | u_e7c8 | u_6d8a | u_dfb3 | u_64d7 | u_f077 | u_b360 | u_fa14 | u_7eb1 | u_98aa | u_ad3;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch6Resp001_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch13Resp_En
,	from_Switch13Resp_Trp_Data
,	from_Switch13Resp_Trp_Head
,	from_Switch13Resp_Trp_Rdy
,	from_Switch13Resp_Trp_Tail
,	from_Switch13Resp_Trp_Vld
,	from_Switch14Resp_En
,	from_Switch14Resp_Trp_Data
,	from_Switch14Resp_Trp_Head
,	from_Switch14Resp_Trp_Rdy
,	from_Switch14Resp_Trp_Tail
,	from_Switch14Resp_Trp_Vld
,	from_Switch15Resp_Data
,	from_Switch15Resp_RdCnt
,	from_Switch15Resp_RdPtr
,	from_Switch15Resp_RxCtl_PwrOnRst
,	from_Switch15Resp_RxCtl_PwrOnRstAck
,	from_Switch15Resp_TxCtl_PwrOnRst
,	from_Switch15Resp_TxCtl_PwrOnRstAck
,	from_Switch15Resp_WrCnt
,	from_Switch16Resp_En
,	from_Switch16Resp_Trp_Data
,	from_Switch16Resp_Trp_Head
,	from_Switch16Resp_Trp_Rdy
,	from_Switch16Resp_Trp_Tail
,	from_Switch16Resp_Trp_Vld
,	from_Switch20Resp_En
,	from_Switch20Resp_Trp_Data
,	from_Switch20Resp_Trp_Head
,	from_Switch20Resp_Trp_Rdy
,	from_Switch20Resp_Trp_Tail
,	from_Switch20Resp_Trp_Vld
,	from_Switch23Resp_En
,	from_Switch23Resp_Trp_Data
,	from_Switch23Resp_Trp_Head
,	from_Switch23Resp_Trp_Rdy
,	from_Switch23Resp_Trp_Tail
,	from_Switch23Resp_Trp_Vld
,	from_SwitchResp001_Data
,	from_SwitchResp001_Head
,	from_SwitchResp001_Rdy
,	from_SwitchResp001_Tail
,	from_SwitchResp001_Vld
,	to_Switch10_Data
,	to_Switch10_Head
,	to_Switch10_Rdy
,	to_Switch10_Tail
,	to_Switch10_Vld
,	to_dma_axi_m0_I_Data
,	to_dma_axi_m0_I_Head
,	to_dma_axi_m0_I_Rdy
,	to_dma_axi_m0_I_Tail
,	to_dma_axi_m0_I_Vld
,	to_dma_axi_m1_I_Data
,	to_dma_axi_m1_I_Head
,	to_dma_axi_m1_I_Rdy
,	to_dma_axi_m1_I_Tail
,	to_dma_axi_m1_I_Vld
,	to_gbe_axi_m0_I_Data
,	to_gbe_axi_m0_I_Head
,	to_gbe_axi_m0_I_Rdy
,	to_gbe_axi_m0_I_Tail
,	to_gbe_axi_m0_I_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	output         from_Switch13Resp_En                ;
	input  [109:0] from_Switch13Resp_Trp_Data          ;
	input          from_Switch13Resp_Trp_Head          ;
	output         from_Switch13Resp_Trp_Rdy           ;
	input          from_Switch13Resp_Trp_Tail          ;
	input          from_Switch13Resp_Trp_Vld           ;
	output         from_Switch14Resp_En                ;
	input  [109:0] from_Switch14Resp_Trp_Data          ;
	input          from_Switch14Resp_Trp_Head          ;
	output         from_Switch14Resp_Trp_Rdy           ;
	input          from_Switch14Resp_Trp_Tail          ;
	input          from_Switch14Resp_Trp_Vld           ;
	input  [111:0] from_Switch15Resp_Data              ;
	output [2:0]   from_Switch15Resp_RdCnt             ;
	output [2:0]   from_Switch15Resp_RdPtr             ;
	input          from_Switch15Resp_RxCtl_PwrOnRst    ;
	output         from_Switch15Resp_RxCtl_PwrOnRstAck ;
	output         from_Switch15Resp_TxCtl_PwrOnRst    ;
	input          from_Switch15Resp_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch15Resp_WrCnt             ;
	output         from_Switch16Resp_En                ;
	input  [109:0] from_Switch16Resp_Trp_Data          ;
	input          from_Switch16Resp_Trp_Head          ;
	output         from_Switch16Resp_Trp_Rdy           ;
	input          from_Switch16Resp_Trp_Tail          ;
	input          from_Switch16Resp_Trp_Vld           ;
	output         from_Switch20Resp_En                ;
	input  [109:0] from_Switch20Resp_Trp_Data          ;
	input          from_Switch20Resp_Trp_Head          ;
	output         from_Switch20Resp_Trp_Rdy           ;
	input          from_Switch20Resp_Trp_Tail          ;
	input          from_Switch20Resp_Trp_Vld           ;
	output         from_Switch23Resp_En                ;
	input  [109:0] from_Switch23Resp_Trp_Data          ;
	input          from_Switch23Resp_Trp_Head          ;
	output         from_Switch23Resp_Trp_Rdy           ;
	input          from_Switch23Resp_Trp_Tail          ;
	input          from_Switch23Resp_Trp_Vld           ;
	input  [109:0] from_SwitchResp001_Data             ;
	input          from_SwitchResp001_Head             ;
	output         from_SwitchResp001_Rdy              ;
	input          from_SwitchResp001_Tail             ;
	input          from_SwitchResp001_Vld              ;
	output [109:0] to_Switch10_Data                    ;
	output         to_Switch10_Head                    ;
	input          to_Switch10_Rdy                     ;
	output         to_Switch10_Tail                    ;
	output         to_Switch10_Vld                     ;
	output [109:0] to_dma_axi_m0_I_Data                ;
	output         to_dma_axi_m0_I_Head                ;
	input          to_dma_axi_m0_I_Rdy                 ;
	output         to_dma_axi_m0_I_Tail                ;
	output         to_dma_axi_m0_I_Vld                 ;
	output [109:0] to_dma_axi_m1_I_Data                ;
	output         to_dma_axi_m1_I_Head                ;
	input          to_dma_axi_m1_I_Rdy                 ;
	output         to_dma_axi_m1_I_Tail                ;
	output         to_dma_axi_m1_I_Vld                 ;
	output [109:0] to_gbe_axi_m0_I_Data                ;
	output         to_gbe_axi_m0_I_Head                ;
	input          to_gbe_axi_m0_I_Rdy                 ;
	output         to_gbe_axi_m0_I_Tail                ;
	output         to_gbe_axi_m0_I_Vld                 ;
	wire [109:0] uuDtpRxNoPipe_Switch13Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch13Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch14Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch14Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch15Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch15Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch16Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch16Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch20Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch20Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch23Resp_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch23Resp_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_SwitchResp001_Tx_Data                      ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Head                      ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Rdy                       ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Tail                      ;
	wire         uuDtpRxNoPipe_SwitchResp001_Tx_Vld                       ;
	wire [109:0] uDemux0_Switch13Resp_Tx_Data                             ;
	wire         uDemux0_Switch13Resp_Tx_Head                             ;
	wire         uDemux0_Switch13Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch13Resp_Tx_Tail                             ;
	wire         uDemux0_Switch13Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch14Resp_Tx_Data                             ;
	wire         uDemux0_Switch14Resp_Tx_Head                             ;
	wire         uDemux0_Switch14Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch14Resp_Tx_Tail                             ;
	wire         uDemux0_Switch14Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch15Resp_Tx_Data                             ;
	wire         uDemux0_Switch15Resp_Tx_Head                             ;
	wire         uDemux0_Switch15Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch15Resp_Tx_Tail                             ;
	wire         uDemux0_Switch15Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch16Resp_Tx_Data                             ;
	wire         uDemux0_Switch16Resp_Tx_Head                             ;
	wire         uDemux0_Switch16Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch16Resp_Tx_Tail                             ;
	wire         uDemux0_Switch16Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch20Resp_Tx_Data                             ;
	wire         uDemux0_Switch20Resp_Tx_Head                             ;
	wire         uDemux0_Switch20Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch20Resp_Tx_Tail                             ;
	wire         uDemux0_Switch20Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch23Resp_Tx_Data                             ;
	wire         uDemux0_Switch23Resp_Tx_Head                             ;
	wire         uDemux0_Switch23Resp_Tx_Rdy                              ;
	wire         uDemux0_Switch23Resp_Tx_Tail                             ;
	wire         uDemux0_Switch23Resp_Tx_Vld                              ;
	wire [109:0] uDemux0_SwitchResp001_Tx_Data                            ;
	wire         uDemux0_SwitchResp001_Tx_Head                            ;
	wire         uDemux0_SwitchResp001_Tx_Rdy                             ;
	wire         uDemux0_SwitchResp001_Tx_Tail                            ;
	wire         uDemux0_SwitchResp001_Tx_Vld                             ;
	wire [109:0] uDemux1_Switch13Resp_Tx_Data                             ;
	wire         uDemux1_Switch13Resp_Tx_Head                             ;
	wire         uDemux1_Switch13Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch13Resp_Tx_Tail                             ;
	wire         uDemux1_Switch13Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch14Resp_Tx_Data                             ;
	wire         uDemux1_Switch14Resp_Tx_Head                             ;
	wire         uDemux1_Switch14Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch14Resp_Tx_Tail                             ;
	wire         uDemux1_Switch14Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch15Resp_Tx_Data                             ;
	wire         uDemux1_Switch15Resp_Tx_Head                             ;
	wire         uDemux1_Switch15Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch15Resp_Tx_Tail                             ;
	wire         uDemux1_Switch15Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch16Resp_Tx_Data                             ;
	wire         uDemux1_Switch16Resp_Tx_Head                             ;
	wire         uDemux1_Switch16Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch16Resp_Tx_Tail                             ;
	wire         uDemux1_Switch16Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch20Resp_Tx_Data                             ;
	wire         uDemux1_Switch20Resp_Tx_Head                             ;
	wire         uDemux1_Switch20Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch20Resp_Tx_Tail                             ;
	wire         uDemux1_Switch20Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch23Resp_Tx_Data                             ;
	wire         uDemux1_Switch23Resp_Tx_Head                             ;
	wire         uDemux1_Switch23Resp_Tx_Rdy                              ;
	wire         uDemux1_Switch23Resp_Tx_Tail                             ;
	wire         uDemux1_Switch23Resp_Tx_Vld                              ;
	wire [109:0] uDemux1_SwitchResp001_Tx_Data                            ;
	wire         uDemux1_SwitchResp001_Tx_Head                            ;
	wire         uDemux1_SwitchResp001_Tx_Rdy                             ;
	wire         uDemux1_SwitchResp001_Tx_Tail                            ;
	wire         uDemux1_SwitchResp001_Tx_Vld                             ;
	wire [109:0] uDemux2_Switch13Resp_Tx_Data                             ;
	wire         uDemux2_Switch13Resp_Tx_Head                             ;
	wire         uDemux2_Switch13Resp_Tx_Rdy                              ;
	wire         uDemux2_Switch13Resp_Tx_Tail                             ;
	wire         uDemux2_Switch13Resp_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch14Resp_Tx_Data                             ;
	wire         uDemux2_Switch14Resp_Tx_Head                             ;
	wire         uDemux2_Switch14Resp_Tx_Rdy                              ;
	wire         uDemux2_Switch14Resp_Tx_Tail                             ;
	wire         uDemux2_Switch14Resp_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch16Resp_Tx_Data                             ;
	wire         uDemux2_Switch16Resp_Tx_Head                             ;
	wire         uDemux2_Switch16Resp_Tx_Rdy                              ;
	wire         uDemux2_Switch16Resp_Tx_Tail                             ;
	wire         uDemux2_Switch16Resp_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch20Resp_Tx_Data                             ;
	wire         uDemux2_Switch20Resp_Tx_Head                             ;
	wire         uDemux2_Switch20Resp_Tx_Rdy                              ;
	wire         uDemux2_Switch20Resp_Tx_Tail                             ;
	wire         uDemux2_Switch20Resp_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch23Resp_Tx_Data                             ;
	wire         uDemux2_Switch23Resp_Tx_Head                             ;
	wire         uDemux2_Switch23Resp_Tx_Rdy                              ;
	wire         uDemux2_Switch23Resp_Tx_Tail                             ;
	wire         uDemux2_Switch23Resp_Tx_Vld                              ;
	wire [109:0] uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch15Resp_Async_Tx_Data                ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Head                ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Rdy                 ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Tail                ;
	wire         uDtpRxClkAdapt_Switch15Resp_Async_Tx_Vld                 ;
	wire [109:0] uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_Switch10_Rx_Data                                    ;
	wire         uMux_Switch10_Rx_Head                                    ;
	wire         uMux_Switch10_Rx_Rdy                                     ;
	wire         uMux_Switch10_Rx_Tail                                    ;
	wire         uMux_Switch10_Rx_Vld                                     ;
	wire [109:0] uMux_dma_axi_m0_I_Rx_Data                                ;
	wire         uMux_dma_axi_m0_I_Rx_Head                                ;
	wire         uMux_dma_axi_m0_I_Rx_Rdy                                 ;
	wire         uMux_dma_axi_m0_I_Rx_Tail                                ;
	wire         uMux_dma_axi_m0_I_Rx_Vld                                 ;
	wire [109:0] uMux_dma_axi_m1_I_Rx_Data                                ;
	wire         uMux_dma_axi_m1_I_Rx_Head                                ;
	wire         uMux_dma_axi_m1_I_Rx_Rdy                                 ;
	wire         uMux_dma_axi_m1_I_Rx_Tail                                ;
	wire         uMux_dma_axi_m1_I_Rx_Vld                                 ;
	wire [109:0] uMux_gbe_axi_m0_I_Rx_Data                                ;
	wire         uMux_gbe_axi_m0_I_Rx_Head                                ;
	wire         uMux_gbe_axi_m0_I_Rx_Rdy                                 ;
	wire         uMux_gbe_axi_m0_I_Rx_Tail                                ;
	wire         uMux_gbe_axi_m0_I_Rx_Vld                                 ;
	wire         u_12e9                                                   ;
	wire         u_187d                                                   ;
	wire         u_1ab0                                                   ;
	wire         u_1b38                                                   ;
	wire         u_1bb7                                                   ;
	wire         u_203f                                                   ;
	wire         u_2834                                                   ;
	wire         u_2987                                                   ;
	wire         u_2aa6                                                   ;
	wire         u_2bbb                                                   ;
	wire         u_2bbf                                                   ;
	wire         u_2d2f                                                   ;
	wire         u_2d3a                                                   ;
	wire         u_2f3f                                                   ;
	wire         u_318                                                    ;
	wire         u_3491                                                   ;
	wire         u_3e77                                                   ;
	wire         u_430f                                                   ;
	wire         u_4890                                                   ;
	wire         u_4f46                                                   ;
	wire         u_5467                                                   ;
	wire         u_5faa                                                   ;
	wire         u_638b                                                   ;
	wire         u_6536                                                   ;
	wire         u_72cd                                                   ;
	wire         u_7f60                                                   ;
	wire         u_8047                                                   ;
	wire         u_8566                                                   ;
	wire         u_9914                                                   ;
	wire         u_99ad                                                   ;
	wire         u_9b99                                                   ;
	wire         u_a0e8                                                   ;
	wire         u_a858                                                   ;
	wire         u_b098                                                   ;
	wire         u_b20c                                                   ;
	wire         u_b36b                                                   ;
	wire         u_b465                                                   ;
	wire         u_b70                                                    ;
	wire         u_bb69                                                   ;
	wire         u_bf07                                                   ;
	wire         u_c296                                                   ;
	wire         u_c4e1                                                   ;
	wire         u_c5be                                                   ;
	wire         u_cc81                                                   ;
	wire         u_ce4                                                    ;
	wire         u_cf2a                                                   ;
	wire         u_d076                                                   ;
	wire         u_d292                                                   ;
	wire         u_d37a                                                   ;
	wire         u_d555                                                   ;
	wire         u_da32                                                   ;
	wire         u_daae                                                   ;
	wire         u_dce0                                                   ;
	wire         u_dd82                                                   ;
	wire         u_e060                                                   ;
	wire         u_e5dd                                                   ;
	wire         u_ea9d                                                   ;
	wire         u_ed93                                                   ;
	wire         u_edb0                                                   ;
	wire         u_edef                                                   ;
	wire         u_f06d                                                   ;
	wire         u_f1d9                                                   ;
	wire         u_f646                                                   ;
	wire         u_f7cd                                                   ;
	wire         u_fa28                                                   ;
	wire         u_faef                                                   ;
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx(
		.Int_En( from_Switch13Resp_En )
	,	.Int_Trp_Data( from_Switch13Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch13Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch13Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch13Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch13Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b99 )
	,	.Sys_Pwr_WakeUp( u_d37a )
	,	.Tx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bf07 )
	,	.Sys_Pwr_WakeUp( u_b098 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx(
		.Int_En( from_Switch14Resp_En )
	,	.Int_Trp_Data( from_Switch14Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch14Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch14Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch14Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch14Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d292 )
	,	.Sys_Pwr_WakeUp( u_cc81 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cf2a )
	,	.Sys_Pwr_WakeUp( u_12e9 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch14Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch14Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2bbb )
	,	.Sys_Pwr_WakeUp( u_ce4 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx(
		.Int_En( from_Switch16Resp_En )
	,	.Int_Trp_Data( from_Switch16Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch16Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch16Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch16Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch16Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_318 )
	,	.Sys_Pwr_WakeUp( u_2987 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b70 )
	,	.Sys_Pwr_WakeUp( u_2d2f )
	,	.Tx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch16Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch16Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bb69 )
	,	.Sys_Pwr_WakeUp( u_5faa )
	,	.Tx_Data( uuDtpRxNoPipe_Switch16Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch16Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch16Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch16Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch16Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx(
		.Int_En( from_Switch20Resp_En )
	,	.Int_Trp_Data( from_Switch20Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch20Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch20Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch20Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch20Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3e77 )
	,	.Sys_Pwr_WakeUp( u_fa28 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_99ad )
	,	.Sys_Pwr_WakeUp( u_8566 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch20Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch20Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4890 )
	,	.Sys_Pwr_WakeUp( u_430f )
	,	.Tx_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_9d470466 Demux_Switch20Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch20Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch20Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch20Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch20Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch20Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5467 )
	,	.Sys_Pwr_WakeUp( u_1b38 )
	,	.Tx_0_Data( uDemux0_Switch20Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch20Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch20Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch20Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch20Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch20Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch20Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch20Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch20Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch20Resp_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch20Resp_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch20Resp_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch20Resp_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch20Resp_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch20Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx(
		.Int_En( from_Switch23Resp_En )
	,	.Int_Trp_Data( from_Switch23Resp_Trp_Data )
	,	.Int_Trp_Head( from_Switch23Resp_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch23Resp_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch23Resp_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch23Resp_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a858 )
	,	.Sys_Pwr_WakeUp( u_8047 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_edb0 )
	,	.Sys_Pwr_WakeUp( u_faef )
	,	.Tx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch23Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch23Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e5dd )
	,	.Sys_Pwr_WakeUp( u_6536 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_9d470466 Demux_Switch23Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch23Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch23Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch23Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch23Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch23Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2aa6 )
	,	.Sys_Pwr_WakeUp( u_f06d )
	,	.Tx_0_Data( uDemux0_Switch23Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch23Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch23Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch23Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch23Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch23Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch23Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch23Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch23Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch23Resp_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch23Resp_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch23Resp_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch23Resp_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch23Resp_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch23Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_gbe_axi_m0_I(
		.Rx_Data( uMux_gbe_axi_m0_I_Rx_Data )
	,	.Rx_Head( uMux_gbe_axi_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_gbe_axi_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_gbe_axi_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_gbe_axi_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f3f )
	,	.Sys_Pwr_WakeUp( u_e060 )
	,	.Tx_Data( to_gbe_axi_m0_I_Data )
	,	.Tx_Head( to_gbe_axi_m0_I_Head )
	,	.Tx_Rdy( to_gbe_axi_m0_I_Rdy )
	,	.Tx_Tail( to_gbe_axi_m0_I_Tail )
	,	.Tx_Vld( to_gbe_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_a33bda9a Mux_gbe_axi_m0_I(
		.Rx_0_Data( uDemux2_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uDemux2_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uDemux2_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uDemux2_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uDemux2_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uDemux2_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uDemux2_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uDemux2_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uDemux2_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uDemux2_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uDemux2_Switch16Resp_Tx_Data )
	,	.Rx_2_Head( uDemux2_Switch16Resp_Tx_Head )
	,	.Rx_2_Rdy( uDemux2_Switch16Resp_Tx_Rdy )
	,	.Rx_2_Tail( uDemux2_Switch16Resp_Tx_Tail )
	,	.Rx_2_Vld( uDemux2_Switch16Resp_Tx_Vld )
	,	.Rx_3_Data( uDemux2_Switch20Resp_Tx_Data )
	,	.Rx_3_Head( uDemux2_Switch20Resp_Tx_Head )
	,	.Rx_3_Rdy( uDemux2_Switch20Resp_Tx_Rdy )
	,	.Rx_3_Tail( uDemux2_Switch20Resp_Tx_Tail )
	,	.Rx_3_Vld( uDemux2_Switch20Resp_Tx_Vld )
	,	.Rx_4_Data( uDemux2_Switch23Resp_Tx_Data )
	,	.Rx_4_Head( uDemux2_Switch23Resp_Tx_Head )
	,	.Rx_4_Rdy( uDemux2_Switch23Resp_Tx_Rdy )
	,	.Rx_4_Tail( uDemux2_Switch23Resp_Tx_Tail )
	,	.Rx_4_Vld( uDemux2_Switch23Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_edef )
	,	.Sys_Pwr_WakeUp( u_1ab0 )
	,	.Tx_Data( uMux_gbe_axi_m0_I_Rx_Data )
	,	.Tx_Head( uMux_gbe_axi_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_gbe_axi_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_gbe_axi_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_gbe_axi_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	);
	rsnoc_z_H_R_T_D_U_U_9d470466 Demux_Switch16Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch16Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch16Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch16Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch16Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch16Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c5be )
	,	.Sys_Pwr_WakeUp( u_d555 )
	,	.Tx_0_Data( uDemux0_Switch16Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch16Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch16Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch16Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch16Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch16Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch16Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch16Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch16Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch16Resp_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch16Resp_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch16Resp_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch16Resp_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch16Resp_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch16Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_dma_axi_m1_I(
		.Rx_Data( uMux_dma_axi_m1_I_Rx_Data )
	,	.Rx_Head( uMux_dma_axi_m1_I_Rx_Head )
	,	.Rx_Rdy( uMux_dma_axi_m1_I_Rx_Rdy )
	,	.Rx_Tail( uMux_dma_axi_m1_I_Rx_Tail )
	,	.Rx_Vld( uMux_dma_axi_m1_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dd82 )
	,	.Sys_Pwr_WakeUp( u_3491 )
	,	.Tx_Data( to_dma_axi_m1_I_Data )
	,	.Tx_Head( to_dma_axi_m1_I_Head )
	,	.Tx_Rdy( to_dma_axi_m1_I_Rdy )
	,	.Tx_Tail( to_dma_axi_m1_I_Tail )
	,	.Tx_Vld( to_dma_axi_m1_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_a33bda9a Mux_dma_axi_m1_I(
		.Rx_0_Data( uDemux1_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uDemux1_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uDemux1_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uDemux1_Switch16Resp_Tx_Data )
	,	.Rx_2_Head( uDemux1_Switch16Resp_Tx_Head )
	,	.Rx_2_Rdy( uDemux1_Switch16Resp_Tx_Rdy )
	,	.Rx_2_Tail( uDemux1_Switch16Resp_Tx_Tail )
	,	.Rx_2_Vld( uDemux1_Switch16Resp_Tx_Vld )
	,	.Rx_3_Data( uDemux1_Switch20Resp_Tx_Data )
	,	.Rx_3_Head( uDemux1_Switch20Resp_Tx_Head )
	,	.Rx_3_Rdy( uDemux1_Switch20Resp_Tx_Rdy )
	,	.Rx_3_Tail( uDemux1_Switch20Resp_Tx_Tail )
	,	.Rx_3_Vld( uDemux1_Switch20Resp_Tx_Vld )
	,	.Rx_4_Data( uDemux1_Switch23Resp_Tx_Data )
	,	.Rx_4_Head( uDemux1_Switch23Resp_Tx_Head )
	,	.Rx_4_Rdy( uDemux1_Switch23Resp_Tx_Rdy )
	,	.Rx_4_Tail( uDemux1_Switch23Resp_Tx_Tail )
	,	.Rx_4_Vld( uDemux1_Switch23Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_da32 )
	,	.Sys_Pwr_WakeUp( u_c4e1 )
	,	.Tx_Data( uMux_dma_axi_m1_I_Rx_Data )
	,	.Tx_Head( uMux_dma_axi_m1_I_Rx_Head )
	,	.Tx_Rdy( uMux_dma_axi_m1_I_Rx_Rdy )
	,	.Tx_Tail( uMux_dma_axi_m1_I_Rx_Tail )
	,	.Tx_Vld( uMux_dma_axi_m1_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	);
	rsnoc_z_H_R_T_D_U_U_9d470466 Demux_Switch14Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch14Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch14Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch14Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch14Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch14Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a0e8 )
	,	.Sys_Pwr_WakeUp( u_1bb7 )
	,	.Tx_0_Data( uDemux0_Switch14Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch14Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch14Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch14Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch14Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch14Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch14Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch14Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch14Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch14Resp_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch14Resp_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch14Resp_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch14Resp_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch14Resp_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch14Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_fe76015c DtpRxClkAdapt_Switch15Resp_Async(
		.Int_Data( from_Switch15Resp_Data )
	,	.Int_RdCnt( from_Switch15Resp_RdCnt )
	,	.Int_RdPtr( from_Switch15Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch15Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch15Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch15Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch15Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch15Resp_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ea9d )
	,	.Sys_Pwr_WakeUp( u_d076 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch15Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch15Resp_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b20c )
	,	.Sys_Pwr_WakeUp( u_ed93 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch15Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch15Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch15Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch15Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch15Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_SwitchResp001(
		.Rx_Data( from_SwitchResp001_Data )
	,	.Rx_Head( from_SwitchResp001_Head )
	,	.Rx_Rdy( from_SwitchResp001_Rdy )
	,	.Rx_Tail( from_SwitchResp001_Tail )
	,	.Rx_Vld( from_SwitchResp001_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dce0 )
	,	.Sys_Pwr_WakeUp( u_2bbf )
	,	.Tx_Data( uuDtpRxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_70f15165 Demux_SwitchResp001(
		.Rx_Data( uuDtpRxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b465 )
	,	.Sys_Pwr_WakeUp( u_daae )
	,	.Tx_0_Data( uDemux0_SwitchResp001_Tx_Data )
	,	.Tx_0_Head( uDemux0_SwitchResp001_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_SwitchResp001_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_SwitchResp001_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_SwitchResp001_Tx_Vld )
	,	.Tx_1_Data( uDemux1_SwitchResp001_Tx_Data )
	,	.Tx_1_Head( uDemux1_SwitchResp001_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_SwitchResp001_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_SwitchResp001_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_dma_axi_m0_I(
		.Rx_Data( uMux_dma_axi_m0_I_Rx_Data )
	,	.Rx_Head( uMux_dma_axi_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_dma_axi_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_dma_axi_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_dma_axi_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_187d )
	,	.Sys_Pwr_WakeUp( u_c296 )
	,	.Tx_Data( to_dma_axi_m0_I_Data )
	,	.Tx_Head( to_dma_axi_m0_I_Head )
	,	.Tx_Rdy( to_dma_axi_m0_I_Rdy )
	,	.Tx_Tail( to_dma_axi_m0_I_Tail )
	,	.Tx_Vld( to_dma_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_dma_axi_m0_I(
		.Rx_0_Data( uDemux1_Switch15Resp_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch15Resp_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch15Resp_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch15Resp_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch15Resp_Tx_Vld )
	,	.Rx_1_Data( uDemux0_SwitchResp001_Tx_Data )
	,	.Rx_1_Head( uDemux0_SwitchResp001_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_SwitchResp001_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_SwitchResp001_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f7cd )
	,	.Sys_Pwr_WakeUp( u_f646 )
	,	.Tx_Data( uMux_dma_axi_m0_I_Rx_Data )
	,	.Tx_Head( uMux_dma_axi_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_dma_axi_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_dma_axi_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_dma_axi_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_39756e50 Demux_Switch15Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch15Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch15Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch15Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch15Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch15Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_203f )
	,	.Sys_Pwr_WakeUp( u_7f60 )
	,	.Tx_0_Data( uDemux0_Switch15Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch15Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch15Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch15Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch15Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch15Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch15Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch15Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch15Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch15Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch10(
		.Rx_Data( uMux_Switch10_Rx_Data )
	,	.Rx_Head( uMux_Switch10_Rx_Head )
	,	.Rx_Rdy( uMux_Switch10_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch10_Rx_Tail )
	,	.Rx_Vld( uMux_Switch10_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_638b )
	,	.Sys_Pwr_WakeUp( u_9914 )
	,	.Tx_Data( to_Switch10_Data )
	,	.Tx_Head( to_Switch10_Head )
	,	.Tx_Rdy( to_Switch10_Rdy )
	,	.Tx_Tail( to_Switch10_Tail )
	,	.Tx_Vld( to_Switch10_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_b866128f Mux_Switch10(
		.Rx_0_Data( uDemux0_Switch13Resp_Tx_Data )
	,	.Rx_0_Head( uDemux0_Switch13Resp_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_Switch13Resp_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_Switch13Resp_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_Switch13Resp_Tx_Vld )
	,	.Rx_1_Data( uDemux0_Switch14Resp_Tx_Data )
	,	.Rx_1_Head( uDemux0_Switch14Resp_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_Switch14Resp_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_Switch14Resp_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_Switch14Resp_Tx_Vld )
	,	.Rx_2_Data( uDemux0_Switch15Resp_Tx_Data )
	,	.Rx_2_Head( uDemux0_Switch15Resp_Tx_Head )
	,	.Rx_2_Rdy( uDemux0_Switch15Resp_Tx_Rdy )
	,	.Rx_2_Tail( uDemux0_Switch15Resp_Tx_Tail )
	,	.Rx_2_Vld( uDemux0_Switch15Resp_Tx_Vld )
	,	.Rx_3_Data( uDemux0_Switch16Resp_Tx_Data )
	,	.Rx_3_Head( uDemux0_Switch16Resp_Tx_Head )
	,	.Rx_3_Rdy( uDemux0_Switch16Resp_Tx_Rdy )
	,	.Rx_3_Tail( uDemux0_Switch16Resp_Tx_Tail )
	,	.Rx_3_Vld( uDemux0_Switch16Resp_Tx_Vld )
	,	.Rx_4_Data( uDemux0_Switch20Resp_Tx_Data )
	,	.Rx_4_Head( uDemux0_Switch20Resp_Tx_Head )
	,	.Rx_4_Rdy( uDemux0_Switch20Resp_Tx_Rdy )
	,	.Rx_4_Tail( uDemux0_Switch20Resp_Tx_Tail )
	,	.Rx_4_Vld( uDemux0_Switch20Resp_Tx_Vld )
	,	.Rx_5_Data( uDemux0_Switch23Resp_Tx_Data )
	,	.Rx_5_Head( uDemux0_Switch23Resp_Tx_Head )
	,	.Rx_5_Rdy( uDemux0_Switch23Resp_Tx_Rdy )
	,	.Rx_5_Tail( uDemux0_Switch23Resp_Tx_Tail )
	,	.Rx_5_Vld( uDemux0_Switch23Resp_Tx_Vld )
	,	.Rx_6_Data( uDemux1_SwitchResp001_Tx_Data )
	,	.Rx_6_Head( uDemux1_SwitchResp001_Tx_Head )
	,	.Rx_6_Rdy( uDemux1_SwitchResp001_Tx_Rdy )
	,	.Rx_6_Tail( uDemux1_SwitchResp001_Tx_Tail )
	,	.Rx_6_Vld( uDemux1_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b36b )
	,	.Sys_Pwr_WakeUp( u_2834 )
	,	.Tx_Data( uMux_Switch10_Rx_Data )
	,	.Tx_Head( uMux_Switch10_Rx_Head )
	,	.Tx_Rdy( uMux_Switch10_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch10_Rx_Tail )
	,	.Tx_Vld( uMux_Switch10_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	);
	rsnoc_z_H_R_T_D_U_U_9d470466 Demux_Switch13Resp(
		.Rx_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f1d9 )
	,	.Sys_Pwr_WakeUp( u_2d3a )
	,	.Tx_0_Data( uDemux0_Switch13Resp_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch13Resp_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch13Resp_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch13Resp_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch13Resp_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch13Resp_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch13Resp_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch13Resp_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch13Resp_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch13Resp_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch13Resp_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch13Resp_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch13Resp_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch13Resp_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch13Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch13Resp(
		.Rx_Data( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch13Resp_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4f46 )
	,	.Sys_Pwr_WakeUp( u_72cd )
	,	.Tx_Data( uuDtpRxNoPipe_Switch13Resp_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch13Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch13Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch13Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch13Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_4f46
		&
		u_2bbb
		&
		u_b20c
		&
		u_bb69
		&
		u_4890
		&
		u_e5dd
		&
		u_dce0
		&
		u_638b
		&
		u_187d
		&
		u_dd82
		&
		u_2f3f
		&
		u_f1d9
		&
		u_a0e8
		&
		u_203f
		&
		u_c5be
		&
		u_5467
		&
		u_2aa6
		&
		u_b465
		&
		u_9b99
		&
		u_bf07
		&
		u_d292
		&
		u_cf2a
		&
		u_ea9d
		&
		u_318
		&
		u_b70
		&
		u_3e77
		&
		u_99ad
		&
		u_a858
		&
		u_edb0
		&
		u_b36b
		&
		u_f7cd
		&
		u_da32
		&	u_edef;
	assign Sys_Pwr_WakeUp =
		u_72cd
		|
		u_ce4
		|
		u_ed93
		|
		u_5faa
		|
		u_430f
		|
		u_6536
		|
		u_2bbf
		|
		u_9914
		|
		u_c296
		|
		u_3491
		|
		u_e060
		|
		u_2d3a
		|
		u_1bb7
		|
		u_7f60
		|
		u_d555
		|
		u_1b38
		|
		u_f06d
		|
		u_daae
		|
		u_d37a
		|
		u_b098
		|
		u_cc81
		|
		u_12e9
		|
		u_d076
		|
		u_2987
		|
		u_2d2f
		|
		u_fa28
		|
		u_8566
		|
		u_8047
		|
		u_faef
		|
		u_2834
		|
		u_f646
		|
		u_c4e1
		|	u_1ab0;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch6_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch3_Data
,	from_Switch3_Head
,	from_Switch3_Rdy
,	from_Switch3_Tail
,	from_Switch3_Vld
,	from_dma_axi_m0_I_Data
,	from_dma_axi_m0_I_Head
,	from_dma_axi_m0_I_Rdy
,	from_dma_axi_m0_I_Tail
,	from_dma_axi_m0_I_Vld
,	from_dma_axi_m1_I_Data
,	from_dma_axi_m1_I_Head
,	from_dma_axi_m1_I_Rdy
,	from_dma_axi_m1_I_Tail
,	from_dma_axi_m1_I_Vld
,	from_gbe_axi_m0_I_Data
,	from_gbe_axi_m0_I_Head
,	from_gbe_axi_m0_I_Rdy
,	from_gbe_axi_m0_I_Tail
,	from_gbe_axi_m0_I_Vld
,	to_Switch_Data
,	to_Switch_Head
,	to_Switch_Rdy
,	to_Switch_Tail
,	to_Switch_Vld
,	to_Switch13_En
,	to_Switch13_Trp_Data
,	to_Switch13_Trp_Head
,	to_Switch13_Trp_Rdy
,	to_Switch13_Trp_Tail
,	to_Switch13_Trp_Vld
,	to_Switch14_En
,	to_Switch14_Trp_Data
,	to_Switch14_Trp_Head
,	to_Switch14_Trp_Rdy
,	to_Switch14_Trp_Tail
,	to_Switch14_Trp_Vld
,	to_Switch15_Data
,	to_Switch15_RdCnt
,	to_Switch15_RdPtr
,	to_Switch15_RxCtl_PwrOnRst
,	to_Switch15_RxCtl_PwrOnRstAck
,	to_Switch15_TxCtl_PwrOnRst
,	to_Switch15_TxCtl_PwrOnRstAck
,	to_Switch15_WrCnt
,	to_Switch16_En
,	to_Switch16_Trp_Data
,	to_Switch16_Trp_Head
,	to_Switch16_Trp_Rdy
,	to_Switch16_Trp_Tail
,	to_Switch16_Trp_Vld
,	to_Switch20_En
,	to_Switch20_Trp_Data
,	to_Switch20_Trp_Head
,	to_Switch20_Trp_Rdy
,	to_Switch20_Trp_Tail
,	to_Switch20_Trp_Vld
,	to_Switch23_En
,	to_Switch23_Trp_Data
,	to_Switch23_Trp_Head
,	to_Switch23_Trp_Rdy
,	to_Switch23_Trp_Tail
,	to_Switch23_Trp_Vld
);
	input          Sys_Clk                       ;
	input          Sys_Clk_ClkS                  ;
	input          Sys_Clk_En                    ;
	input          Sys_Clk_EnS                   ;
	input          Sys_Clk_RetRstN               ;
	input          Sys_Clk_RstN                  ;
	input          Sys_Clk_Tm                    ;
	output         Sys_Pwr_Idle                  ;
	output         Sys_Pwr_WakeUp                ;
	input  [109:0] from_Switch3_Data             ;
	input          from_Switch3_Head             ;
	output         from_Switch3_Rdy              ;
	input          from_Switch3_Tail             ;
	input          from_Switch3_Vld              ;
	input  [109:0] from_dma_axi_m0_I_Data        ;
	input          from_dma_axi_m0_I_Head        ;
	output         from_dma_axi_m0_I_Rdy         ;
	input          from_dma_axi_m0_I_Tail        ;
	input          from_dma_axi_m0_I_Vld         ;
	input  [109:0] from_dma_axi_m1_I_Data        ;
	input          from_dma_axi_m1_I_Head        ;
	output         from_dma_axi_m1_I_Rdy         ;
	input          from_dma_axi_m1_I_Tail        ;
	input          from_dma_axi_m1_I_Vld         ;
	input  [109:0] from_gbe_axi_m0_I_Data        ;
	input          from_gbe_axi_m0_I_Head        ;
	output         from_gbe_axi_m0_I_Rdy         ;
	input          from_gbe_axi_m0_I_Tail        ;
	input          from_gbe_axi_m0_I_Vld         ;
	output [109:0] to_Switch_Data                ;
	output         to_Switch_Head                ;
	input          to_Switch_Rdy                 ;
	output         to_Switch_Tail                ;
	output         to_Switch_Vld                 ;
	output         to_Switch13_En                ;
	output [109:0] to_Switch13_Trp_Data          ;
	output         to_Switch13_Trp_Head          ;
	input          to_Switch13_Trp_Rdy           ;
	output         to_Switch13_Trp_Tail          ;
	output         to_Switch13_Trp_Vld           ;
	output         to_Switch14_En                ;
	output [109:0] to_Switch14_Trp_Data          ;
	output         to_Switch14_Trp_Head          ;
	input          to_Switch14_Trp_Rdy           ;
	output         to_Switch14_Trp_Tail          ;
	output         to_Switch14_Trp_Vld           ;
	output [111:0] to_Switch15_Data              ;
	input  [2:0]   to_Switch15_RdCnt             ;
	input  [2:0]   to_Switch15_RdPtr             ;
	output         to_Switch15_RxCtl_PwrOnRst    ;
	input          to_Switch15_RxCtl_PwrOnRstAck ;
	input          to_Switch15_TxCtl_PwrOnRst    ;
	output         to_Switch15_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch15_WrCnt             ;
	output         to_Switch16_En                ;
	output [109:0] to_Switch16_Trp_Data          ;
	output         to_Switch16_Trp_Head          ;
	input          to_Switch16_Trp_Rdy           ;
	output         to_Switch16_Trp_Tail          ;
	output         to_Switch16_Trp_Vld           ;
	output         to_Switch20_En                ;
	output [109:0] to_Switch20_Trp_Data          ;
	output         to_Switch20_Trp_Head          ;
	input          to_Switch20_Trp_Rdy           ;
	output         to_Switch20_Trp_Tail          ;
	output         to_Switch20_Trp_Vld           ;
	output         to_Switch23_En                ;
	output [109:0] to_Switch23_Trp_Data          ;
	output         to_Switch23_Trp_Head          ;
	input          to_Switch23_Trp_Rdy           ;
	output         to_Switch23_Trp_Tail          ;
	output         to_Switch23_Trp_Vld           ;
	wire [109:0] uuDtpRxNoPipe_Switch3_Tx_Data                        ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Head                        ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Rdy                         ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Tail                        ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Vld                         ;
	wire [109:0] uuDtpRxNoPipe_dma_axi_m0_I_Tx_Data                   ;
	wire         uuDtpRxNoPipe_dma_axi_m0_I_Tx_Head                   ;
	wire         uuDtpRxNoPipe_dma_axi_m0_I_Tx_Rdy                    ;
	wire         uuDtpRxNoPipe_dma_axi_m0_I_Tx_Tail                   ;
	wire         uuDtpRxNoPipe_dma_axi_m0_I_Tx_Vld                    ;
	wire [109:0] uuDtpRxNoPipe_dma_axi_m1_I_Tx_Data                   ;
	wire         uuDtpRxNoPipe_dma_axi_m1_I_Tx_Head                   ;
	wire         uuDtpRxNoPipe_dma_axi_m1_I_Tx_Rdy                    ;
	wire         uuDtpRxNoPipe_dma_axi_m1_I_Tx_Tail                   ;
	wire         uuDtpRxNoPipe_dma_axi_m1_I_Tx_Vld                    ;
	wire [109:0] uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Data                   ;
	wire         uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Head                   ;
	wire         uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Rdy                    ;
	wire         uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Tail                   ;
	wire         uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Vld                    ;
	wire [109:0] uuDtpTxNoPipe_Switch13_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch13_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch14_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch14_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch15_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch15_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch16_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch16_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch20_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch20_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch23_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch23_Tx_Vld                        ;
	wire [109:0] uDemux0_Switch3_Tx_Data                              ;
	wire         uDemux0_Switch3_Tx_Head                              ;
	wire         uDemux0_Switch3_Tx_Rdy                               ;
	wire         uDemux0_Switch3_Tx_Tail                              ;
	wire         uDemux0_Switch3_Tx_Vld                               ;
	wire [109:0] uDemux0_dma_axi_m0_I_Tx_Data                         ;
	wire         uDemux0_dma_axi_m0_I_Tx_Head                         ;
	wire         uDemux0_dma_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux0_dma_axi_m0_I_Tx_Tail                         ;
	wire         uDemux0_dma_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux0_dma_axi_m1_I_Tx_Data                         ;
	wire         uDemux0_dma_axi_m1_I_Tx_Head                         ;
	wire         uDemux0_dma_axi_m1_I_Tx_Rdy                          ;
	wire         uDemux0_dma_axi_m1_I_Tx_Tail                         ;
	wire         uDemux0_dma_axi_m1_I_Tx_Vld                          ;
	wire [109:0] uDemux0_gbe_axi_m0_I_Tx_Data                         ;
	wire         uDemux0_gbe_axi_m0_I_Tx_Head                         ;
	wire         uDemux0_gbe_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux0_gbe_axi_m0_I_Tx_Tail                         ;
	wire         uDemux0_gbe_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux1_Switch3_Tx_Data                              ;
	wire         uDemux1_Switch3_Tx_Head                              ;
	wire         uDemux1_Switch3_Tx_Rdy                               ;
	wire         uDemux1_Switch3_Tx_Tail                              ;
	wire         uDemux1_Switch3_Tx_Vld                               ;
	wire [109:0] uDemux1_dma_axi_m0_I_Tx_Data                         ;
	wire         uDemux1_dma_axi_m0_I_Tx_Head                         ;
	wire         uDemux1_dma_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux1_dma_axi_m0_I_Tx_Tail                         ;
	wire         uDemux1_dma_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux1_dma_axi_m1_I_Tx_Data                         ;
	wire         uDemux1_dma_axi_m1_I_Tx_Head                         ;
	wire         uDemux1_dma_axi_m1_I_Tx_Rdy                          ;
	wire         uDemux1_dma_axi_m1_I_Tx_Tail                         ;
	wire         uDemux1_dma_axi_m1_I_Tx_Vld                          ;
	wire [109:0] uDemux1_gbe_axi_m0_I_Tx_Data                         ;
	wire         uDemux1_gbe_axi_m0_I_Tx_Head                         ;
	wire         uDemux1_gbe_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux1_gbe_axi_m0_I_Tx_Tail                         ;
	wire         uDemux1_gbe_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux2_Switch3_Tx_Data                              ;
	wire         uDemux2_Switch3_Tx_Head                              ;
	wire         uDemux2_Switch3_Tx_Rdy                               ;
	wire         uDemux2_Switch3_Tx_Tail                              ;
	wire         uDemux2_Switch3_Tx_Vld                               ;
	wire [109:0] uDemux2_dma_axi_m1_I_Tx_Data                         ;
	wire         uDemux2_dma_axi_m1_I_Tx_Head                         ;
	wire         uDemux2_dma_axi_m1_I_Tx_Rdy                          ;
	wire         uDemux2_dma_axi_m1_I_Tx_Tail                         ;
	wire         uDemux2_dma_axi_m1_I_Tx_Vld                          ;
	wire [109:0] uDemux2_gbe_axi_m0_I_Tx_Data                         ;
	wire         uDemux2_gbe_axi_m0_I_Tx_Head                         ;
	wire         uDemux2_gbe_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux2_gbe_axi_m0_I_Tx_Tail                         ;
	wire         uDemux2_gbe_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux3_Switch3_Tx_Data                              ;
	wire         uDemux3_Switch3_Tx_Head                              ;
	wire         uDemux3_Switch3_Tx_Rdy                               ;
	wire         uDemux3_Switch3_Tx_Tail                              ;
	wire         uDemux3_Switch3_Tx_Vld                               ;
	wire [109:0] uDemux3_dma_axi_m1_I_Tx_Data                         ;
	wire         uDemux3_dma_axi_m1_I_Tx_Head                         ;
	wire         uDemux3_dma_axi_m1_I_Tx_Rdy                          ;
	wire         uDemux3_dma_axi_m1_I_Tx_Tail                         ;
	wire         uDemux3_dma_axi_m1_I_Tx_Vld                          ;
	wire [109:0] uDemux3_gbe_axi_m0_I_Tx_Data                         ;
	wire         uDemux3_gbe_axi_m0_I_Tx_Head                         ;
	wire         uDemux3_gbe_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux3_gbe_axi_m0_I_Tx_Tail                         ;
	wire         uDemux3_gbe_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux4_Switch3_Tx_Data                              ;
	wire         uDemux4_Switch3_Tx_Head                              ;
	wire         uDemux4_Switch3_Tx_Rdy                               ;
	wire         uDemux4_Switch3_Tx_Tail                              ;
	wire         uDemux4_Switch3_Tx_Vld                               ;
	wire [109:0] uDemux4_dma_axi_m1_I_Tx_Data                         ;
	wire         uDemux4_dma_axi_m1_I_Tx_Head                         ;
	wire         uDemux4_dma_axi_m1_I_Tx_Rdy                          ;
	wire         uDemux4_dma_axi_m1_I_Tx_Tail                         ;
	wire         uDemux4_dma_axi_m1_I_Tx_Vld                          ;
	wire [109:0] uDemux4_gbe_axi_m0_I_Tx_Data                         ;
	wire         uDemux4_gbe_axi_m0_I_Tx_Head                         ;
	wire         uDemux4_gbe_axi_m0_I_Tx_Rdy                          ;
	wire         uDemux4_gbe_axi_m0_I_Tx_Tail                         ;
	wire         uDemux4_gbe_axi_m0_I_Tx_Vld                          ;
	wire [109:0] uDemux5_Switch3_Tx_Data                              ;
	wire         uDemux5_Switch3_Tx_Head                              ;
	wire         uDemux5_Switch3_Tx_Rdy                               ;
	wire         uDemux5_Switch3_Tx_Tail                              ;
	wire         uDemux5_Switch3_Tx_Vld                               ;
	wire [109:0] uDemux6_Switch3_Tx_Data                              ;
	wire         uDemux6_Switch3_Tx_Head                              ;
	wire         uDemux6_Switch3_Tx_Rdy                               ;
	wire         uDemux6_Switch3_Tx_Tail                              ;
	wire         uDemux6_Switch3_Tx_Vld                               ;
	wire [109:0] uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uMux_Switch13_Rx_Data                                ;
	wire         uMux_Switch13_Rx_Head                                ;
	wire         uMux_Switch13_Rx_Rdy                                 ;
	wire         uMux_Switch13_Rx_Tail                                ;
	wire         uMux_Switch13_Rx_Vld                                 ;
	wire [109:0] uMux_Switch14_Rx_Data                                ;
	wire         uMux_Switch14_Rx_Head                                ;
	wire         uMux_Switch14_Rx_Rdy                                 ;
	wire         uMux_Switch14_Rx_Tail                                ;
	wire         uMux_Switch14_Rx_Vld                                 ;
	wire [109:0] uMux_Switch15_Rx_Data                                ;
	wire         uMux_Switch15_Rx_Head                                ;
	wire         uMux_Switch15_Rx_Rdy                                 ;
	wire         uMux_Switch15_Rx_Tail                                ;
	wire         uMux_Switch15_Rx_Vld                                 ;
	wire [109:0] uMux_Switch16_Rx_Data                                ;
	wire         uMux_Switch16_Rx_Head                                ;
	wire         uMux_Switch16_Rx_Rdy                                 ;
	wire         uMux_Switch16_Rx_Tail                                ;
	wire         uMux_Switch16_Rx_Vld                                 ;
	wire [109:0] uMux_Switch20_Rx_Data                                ;
	wire         uMux_Switch20_Rx_Head                                ;
	wire         uMux_Switch20_Rx_Rdy                                 ;
	wire         uMux_Switch20_Rx_Tail                                ;
	wire         uMux_Switch20_Rx_Vld                                 ;
	wire [109:0] uMux_Switch23_Rx_Data                                ;
	wire         uMux_Switch23_Rx_Head                                ;
	wire         uMux_Switch23_Rx_Rdy                                 ;
	wire         uMux_Switch23_Rx_Tail                                ;
	wire         uMux_Switch23_Rx_Vld                                 ;
	wire [109:0] uMux_Switch_Rx_Data                                  ;
	wire         uMux_Switch_Rx_Head                                  ;
	wire         uMux_Switch_Rx_Rdy                                   ;
	wire         uMux_Switch_Rx_Tail                                  ;
	wire         uMux_Switch_Rx_Vld                                   ;
	wire         u_15c0                                               ;
	wire         u_16e2                                               ;
	wire         u_1c83                                               ;
	wire         u_1db1                                               ;
	wire         u_1efa                                               ;
	wire         u_1f19                                               ;
	wire         u_203                                                ;
	wire         u_2343                                               ;
	wire         u_2731                                               ;
	wire         u_33b4                                               ;
	wire         u_36de                                               ;
	wire         u_3941                                               ;
	wire         u_39d0                                               ;
	wire         u_39f9                                               ;
	wire         u_4142                                               ;
	wire         u_4188                                               ;
	wire         u_448b                                               ;
	wire         u_45e1                                               ;
	wire         u_4732                                               ;
	wire         u_4a7c                                               ;
	wire         u_4afb                                               ;
	wire         u_5737                                               ;
	wire         u_5b31                                               ;
	wire         u_5ce5                                               ;
	wire         u_6efa                                               ;
	wire         u_702a                                               ;
	wire         u_735                                                ;
	wire         u_7553                                               ;
	wire         u_75ff                                               ;
	wire         u_7f39                                               ;
	wire         u_816f                                               ;
	wire         u_82cf                                               ;
	wire         u_84eb                                               ;
	wire         u_86a0                                               ;
	wire         u_8fda                                               ;
	wire         u_9123                                               ;
	wire         u_91e9                                               ;
	wire         u_9532                                               ;
	wire         u_9855                                               ;
	wire         u_a52e                                               ;
	wire         u_a5e7                                               ;
	wire         u_a6b8                                               ;
	wire         u_acd1                                               ;
	wire         u_ae30                                               ;
	wire         u_b11a                                               ;
	wire         u_b414                                               ;
	wire         u_b4a4                                               ;
	wire         u_b55c                                               ;
	wire         u_ba63                                               ;
	wire         u_c23c                                               ;
	wire         u_c2be                                               ;
	wire         u_c31c                                               ;
	wire         u_c468                                               ;
	wire         u_c5df                                               ;
	wire         u_cba                                                ;
	wire         u_cf19                                               ;
	wire         u_d159                                               ;
	wire         u_d4d8                                               ;
	wire         u_d8d2                                               ;
	wire         u_da4c                                               ;
	wire         u_e6c7                                               ;
	wire         u_e717                                               ;
	wire         u_f162                                               ;
	wire         u_f7e1                                               ;
	wire         u_fa9c                                               ;
	wire         u_fae2                                               ;
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_dma_axi_m1_I(
		.Rx_Data( from_dma_axi_m1_I_Data )
	,	.Rx_Head( from_dma_axi_m1_I_Head )
	,	.Rx_Rdy( from_dma_axi_m1_I_Rdy )
	,	.Rx_Tail( from_dma_axi_m1_I_Tail )
	,	.Rx_Vld( from_dma_axi_m1_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c31c )
	,	.Sys_Pwr_WakeUp( u_1c83 )
	,	.Tx_Data( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_gbe_axi_m0_I(
		.Rx_Data( from_gbe_axi_m0_I_Data )
	,	.Rx_Head( from_gbe_axi_m0_I_Head )
	,	.Rx_Rdy( from_gbe_axi_m0_I_Rdy )
	,	.Rx_Tail( from_gbe_axi_m0_I_Tail )
	,	.Rx_Vld( from_gbe_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1f19 )
	,	.Sys_Pwr_WakeUp( u_6efa )
	,	.Tx_Data( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch16_SubEdgesSlowRx(
		.Int_En( to_Switch16_En )
	,	.Int_Trp_Data( to_Switch16_Trp_Data )
	,	.Int_Trp_Head( to_Switch16_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch16_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch16_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch16_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a52e )
	,	.Sys_Pwr_WakeUp( u_5ce5 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch16_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch16_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch16_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch16_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch16_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch16_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_36de )
	,	.Sys_Pwr_WakeUp( u_735 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch16_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch16(
		.Rx_Data( uMux_Switch16_Rx_Data )
	,	.Rx_Head( uMux_Switch16_Rx_Head )
	,	.Rx_Rdy( uMux_Switch16_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch16_Rx_Tail )
	,	.Rx_Vld( uMux_Switch16_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7f39 )
	,	.Sys_Pwr_WakeUp( u_8fda )
	,	.Tx_Data( uuDtpTxNoPipe_Switch16_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch16_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch16_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch16_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch16_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Switch16(
		.Rx_0_Data( uDemux3_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux3_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux3_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux3_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux3_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux2_dma_axi_m1_I_Tx_Data )
	,	.Rx_1_Head( uDemux2_dma_axi_m1_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux2_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux2_dma_axi_m1_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux2_dma_axi_m1_I_Tx_Vld )
	,	.Rx_2_Data( uDemux2_gbe_axi_m0_I_Tx_Data )
	,	.Rx_2_Head( uDemux2_gbe_axi_m0_I_Tx_Head )
	,	.Rx_2_Rdy( uDemux2_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_2_Tail( uDemux2_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_2_Vld( uDemux2_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cf19 )
	,	.Sys_Pwr_WakeUp( u_1efa )
	,	.Tx_Data( uMux_Switch16_Rx_Data )
	,	.Tx_Head( uMux_Switch16_Rx_Head )
	,	.Tx_Rdy( uMux_Switch16_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch16_Rx_Tail )
	,	.Tx_Vld( uMux_Switch16_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch23_SubEdgesSlowRx(
		.Int_En( to_Switch23_En )
	,	.Int_Trp_Data( to_Switch23_Trp_Data )
	,	.Int_Trp_Head( to_Switch23_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch23_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch23_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch23_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fae2 )
	,	.Sys_Pwr_WakeUp( u_2731 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch23_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch23_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch23_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch23_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch23_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch23_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_702a )
	,	.Sys_Pwr_WakeUp( u_91e9 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch23_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch23(
		.Rx_Data( uMux_Switch23_Rx_Data )
	,	.Rx_Head( uMux_Switch23_Rx_Head )
	,	.Rx_Rdy( uMux_Switch23_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch23_Rx_Tail )
	,	.Rx_Vld( uMux_Switch23_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_39f9 )
	,	.Sys_Pwr_WakeUp( u_b11a )
	,	.Tx_Data( uuDtpTxNoPipe_Switch23_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch23_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch23_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch23_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch23_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Switch23(
		.Rx_0_Data( uDemux5_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux5_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux5_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux5_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux5_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux3_dma_axi_m1_I_Tx_Data )
	,	.Rx_1_Head( uDemux3_dma_axi_m1_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux3_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux3_dma_axi_m1_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux3_dma_axi_m1_I_Tx_Vld )
	,	.Rx_2_Data( uDemux3_gbe_axi_m0_I_Tx_Data )
	,	.Rx_2_Head( uDemux3_gbe_axi_m0_I_Tx_Head )
	,	.Rx_2_Rdy( uDemux3_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_2_Tail( uDemux3_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_2_Vld( uDemux3_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3941 )
	,	.Sys_Pwr_WakeUp( u_d8d2 )
	,	.Tx_Data( uMux_Switch23_Rx_Data )
	,	.Tx_Head( uMux_Switch23_Rx_Head )
	,	.Tx_Rdy( uMux_Switch23_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch23_Rx_Tail )
	,	.Tx_Vld( uMux_Switch23_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch20_SubEdgesSlowRx(
		.Int_En( to_Switch20_En )
	,	.Int_Trp_Data( to_Switch20_Trp_Data )
	,	.Int_Trp_Head( to_Switch20_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch20_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch20_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch20_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9855 )
	,	.Sys_Pwr_WakeUp( u_c2be )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch20_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch20_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch20_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch20_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch20_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch20_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_84eb )
	,	.Sys_Pwr_WakeUp( u_33b4 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch20_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch20(
		.Rx_Data( uMux_Switch20_Rx_Data )
	,	.Rx_Head( uMux_Switch20_Rx_Head )
	,	.Rx_Rdy( uMux_Switch20_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch20_Rx_Tail )
	,	.Rx_Vld( uMux_Switch20_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b55c )
	,	.Sys_Pwr_WakeUp( u_2343 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch20_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch20_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch20_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch20_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch20_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Switch20(
		.Rx_0_Data( uDemux4_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux4_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux4_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux4_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux4_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux4_dma_axi_m1_I_Tx_Data )
	,	.Rx_1_Head( uDemux4_dma_axi_m1_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux4_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux4_dma_axi_m1_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux4_dma_axi_m1_I_Tx_Vld )
	,	.Rx_2_Data( uDemux4_gbe_axi_m0_I_Tx_Data )
	,	.Rx_2_Head( uDemux4_gbe_axi_m0_I_Tx_Head )
	,	.Rx_2_Rdy( uDemux4_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_2_Tail( uDemux4_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_2_Vld( uDemux4_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b4a4 )
	,	.Sys_Pwr_WakeUp( u_4afb )
	,	.Tx_Data( uMux_Switch20_Rx_Data )
	,	.Tx_Head( uMux_Switch20_Rx_Head )
	,	.Tx_Rdy( uMux_Switch20_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch20_Rx_Tail )
	,	.Tx_Vld( uMux_Switch20_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_D_U_U_c85dc05f Demux_gbe_axi_m0_I(
		.Rx_Data( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4732 )
	,	.Sys_Pwr_WakeUp( u_f7e1 )
	,	.Tx_0_Data( uDemux0_gbe_axi_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_gbe_axi_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_gbe_axi_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_gbe_axi_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_gbe_axi_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_gbe_axi_m0_I_Tx_Vld )
	,	.Tx_2_Data( uDemux2_gbe_axi_m0_I_Tx_Data )
	,	.Tx_2_Head( uDemux2_gbe_axi_m0_I_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_gbe_axi_m0_I_Tx_Vld )
	,	.Tx_3_Data( uDemux3_gbe_axi_m0_I_Tx_Data )
	,	.Tx_3_Head( uDemux3_gbe_axi_m0_I_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_gbe_axi_m0_I_Tx_Vld )
	,	.Tx_4_Data( uDemux4_gbe_axi_m0_I_Tx_Data )
	,	.Tx_4_Head( uDemux4_gbe_axi_m0_I_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_gbe_axi_m0_I_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_gbe_axi_m0_I_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_gbe_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch14_SubEdgesSlowRx(
		.Int_En( to_Switch14_En )
	,	.Int_Trp_Data( to_Switch14_Trp_Data )
	,	.Int_Trp_Head( to_Switch14_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch14_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch14_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch14_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c468 )
	,	.Sys_Pwr_WakeUp( u_5737 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch14_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch14_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch14_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch14_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch14_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch14_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_39d0 )
	,	.Sys_Pwr_WakeUp( u_82cf )
	,	.Tx_Data( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch14_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch14(
		.Rx_Data( uMux_Switch14_Rx_Data )
	,	.Rx_Head( uMux_Switch14_Rx_Head )
	,	.Rx_Rdy( uMux_Switch14_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch14_Rx_Tail )
	,	.Rx_Vld( uMux_Switch14_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_75ff )
	,	.Sys_Pwr_WakeUp( u_86a0 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch14_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch14_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch14_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch14_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch14_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Switch14(
		.Rx_0_Data( uDemux1_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux1_dma_axi_m1_I_Tx_Data )
	,	.Rx_1_Head( uDemux1_dma_axi_m1_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_dma_axi_m1_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_dma_axi_m1_I_Tx_Vld )
	,	.Rx_2_Data( uDemux1_gbe_axi_m0_I_Tx_Data )
	,	.Rx_2_Head( uDemux1_gbe_axi_m0_I_Tx_Head )
	,	.Rx_2_Rdy( uDemux1_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_2_Tail( uDemux1_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_2_Vld( uDemux1_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c5df )
	,	.Sys_Pwr_WakeUp( u_15c0 )
	,	.Tx_Data( uMux_Switch14_Rx_Data )
	,	.Tx_Head( uMux_Switch14_Rx_Head )
	,	.Tx_Rdy( uMux_Switch14_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch14_Rx_Tail )
	,	.Tx_Vld( uMux_Switch14_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_D_U_U_c85dc05f Demux_dma_axi_m1_I(
		.Rx_Data( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_dma_axi_m1_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a5e7 )
	,	.Sys_Pwr_WakeUp( u_a6b8 )
	,	.Tx_0_Data( uDemux0_dma_axi_m1_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_dma_axi_m1_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_dma_axi_m1_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_dma_axi_m1_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_dma_axi_m1_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_dma_axi_m1_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_dma_axi_m1_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_dma_axi_m1_I_Tx_Vld )
	,	.Tx_2_Data( uDemux2_dma_axi_m1_I_Tx_Data )
	,	.Tx_2_Head( uDemux2_dma_axi_m1_I_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_dma_axi_m1_I_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_dma_axi_m1_I_Tx_Vld )
	,	.Tx_3_Data( uDemux3_dma_axi_m1_I_Tx_Data )
	,	.Tx_3_Head( uDemux3_dma_axi_m1_I_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_dma_axi_m1_I_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_dma_axi_m1_I_Tx_Vld )
	,	.Tx_4_Data( uDemux4_dma_axi_m1_I_Tx_Data )
	,	.Tx_4_Head( uDemux4_dma_axi_m1_I_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_dma_axi_m1_I_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_dma_axi_m1_I_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_dma_axi_m1_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch13_SubEdgesSlowRx(
		.Int_En( to_Switch13_En )
	,	.Int_Trp_Data( to_Switch13_Trp_Data )
	,	.Int_Trp_Head( to_Switch13_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch13_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch13_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch13_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_448b )
	,	.Sys_Pwr_WakeUp( u_b414 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch13_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch13_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch13_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch13_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch13_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch13_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5b31 )
	,	.Sys_Pwr_WakeUp( u_16e2 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch13_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch13(
		.Rx_Data( uMux_Switch13_Rx_Data )
	,	.Rx_Head( uMux_Switch13_Rx_Head )
	,	.Rx_Rdy( uMux_Switch13_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch13_Rx_Tail )
	,	.Rx_Vld( uMux_Switch13_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f162 )
	,	.Sys_Pwr_WakeUp( u_1db1 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch13_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch13_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch13_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch13_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch13_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Switch13(
		.Rx_0_Data( uDemux0_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux0_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux0_dma_axi_m1_I_Tx_Data )
	,	.Rx_1_Head( uDemux0_dma_axi_m1_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_dma_axi_m1_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_dma_axi_m1_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_dma_axi_m1_I_Tx_Vld )
	,	.Rx_2_Data( uDemux0_gbe_axi_m0_I_Tx_Data )
	,	.Rx_2_Head( uDemux0_gbe_axi_m0_I_Tx_Head )
	,	.Rx_2_Rdy( uDemux0_gbe_axi_m0_I_Tx_Rdy )
	,	.Rx_2_Tail( uDemux0_gbe_axi_m0_I_Tx_Tail )
	,	.Rx_2_Vld( uDemux0_gbe_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4142 )
	,	.Sys_Pwr_WakeUp( u_acd1 )
	,	.Tx_Data( uMux_Switch13_Rx_Data )
	,	.Tx_Head( uMux_Switch13_Rx_Head )
	,	.Tx_Rdy( uMux_Switch13_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch13_Rx_Tail )
	,	.Tx_Vld( uMux_Switch13_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_dma_axi_m0_I(
		.Rx_Data( from_dma_axi_m0_I_Data )
	,	.Rx_Head( from_dma_axi_m0_I_Head )
	,	.Rx_Rdy( from_dma_axi_m0_I_Rdy )
	,	.Rx_Tail( from_dma_axi_m0_I_Tail )
	,	.Rx_Vld( from_dma_axi_m0_I_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e717 )
	,	.Sys_Pwr_WakeUp( u_4188 )
	,	.Tx_Data( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch(
		.Rx_Data( uMux_Switch_Rx_Data )
	,	.Rx_Head( uMux_Switch_Rx_Head )
	,	.Rx_Rdy( uMux_Switch_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch_Rx_Tail )
	,	.Rx_Vld( uMux_Switch_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c23c )
	,	.Sys_Pwr_WakeUp( u_ba63 )
	,	.Tx_Data( to_Switch_Data )
	,	.Tx_Head( to_Switch_Head )
	,	.Tx_Rdy( to_Switch_Rdy )
	,	.Tx_Tail( to_Switch_Tail )
	,	.Tx_Vld( to_Switch_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch(
		.Rx_0_Data( uDemux6_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux6_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux6_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux6_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux6_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux1_dma_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux1_dma_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_dma_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_dma_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_dma_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ae30 )
	,	.Sys_Pwr_WakeUp( u_816f )
	,	.Tx_Data( uMux_Switch_Rx_Data )
	,	.Tx_Head( uMux_Switch_Rx_Head )
	,	.Tx_Rdy( uMux_Switch_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch_Rx_Tail )
	,	.Tx_Vld( uMux_Switch_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_39156d19 Demux_dma_axi_m0_I(
		.Rx_Data( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_dma_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_da4c )
	,	.Sys_Pwr_WakeUp( u_7553 )
	,	.Tx_0_Data( uDemux0_dma_axi_m0_I_Tx_Data )
	,	.Tx_0_Head( uDemux0_dma_axi_m0_I_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_dma_axi_m0_I_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_dma_axi_m0_I_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_dma_axi_m0_I_Tx_Vld )
	,	.Tx_1_Data( uDemux1_dma_axi_m0_I_Tx_Data )
	,	.Tx_1_Head( uDemux1_dma_axi_m0_I_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_dma_axi_m0_I_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_dma_axi_m0_I_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_dma_axi_m0_I_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_fe76015c DtpTxClkAdapt_Switch15_Async(
		.Int_Data( to_Switch15_Data )
	,	.Int_RdCnt( to_Switch15_RdCnt )
	,	.Int_RdPtr( to_Switch15_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch15_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch15_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch15_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch15_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch15_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch15_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch15_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch15_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch15_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch15_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_45e1 )
	,	.Sys_Pwr_WakeUp( u_9532 )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch15(
		.Rx_Data( uMux_Switch15_Rx_Data )
	,	.Rx_Head( uMux_Switch15_Rx_Head )
	,	.Rx_Rdy( uMux_Switch15_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch15_Rx_Tail )
	,	.Rx_Vld( uMux_Switch15_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fa9c )
	,	.Sys_Pwr_WakeUp( u_203 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch15_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch15_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch15_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch15_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch15_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_Switch15(
		.Rx_0_Data( uDemux2_Switch3_Tx_Data )
	,	.Rx_0_Head( uDemux2_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uDemux2_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uDemux2_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uDemux2_Switch3_Tx_Vld )
	,	.Rx_1_Data( uDemux0_dma_axi_m0_I_Tx_Data )
	,	.Rx_1_Head( uDemux0_dma_axi_m0_I_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_dma_axi_m0_I_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_dma_axi_m0_I_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_dma_axi_m0_I_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4a7c )
	,	.Sys_Pwr_WakeUp( u_9123 )
	,	.Tx_Data( uMux_Switch15_Rx_Data )
	,	.Tx_Head( uMux_Switch15_Rx_Head )
	,	.Tx_Rdy( uMux_Switch15_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch15_Rx_Tail )
	,	.Tx_Vld( uMux_Switch15_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_02ee6f9a Demux_Switch3(
		.Rx_Data( uuDtpRxNoPipe_Switch3_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch3_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch3_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch3_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch3_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e6c7 )
	,	.Sys_Pwr_WakeUp( u_d4d8 )
	,	.Tx_0_Data( uDemux0_Switch3_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch3_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch3_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch3_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch3_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch3_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch3_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch3_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch3_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch3_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch3_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch3_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch3_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch3_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch3_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch3_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch3_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch3_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch3_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch3_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch3_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch3_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch3_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch3_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch3_Tx_Vld )
	,	.Tx_5_Data( uDemux5_Switch3_Tx_Data )
	,	.Tx_5_Head( uDemux5_Switch3_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_Switch3_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_Switch3_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_Switch3_Tx_Vld )
	,	.Tx_6_Data( uDemux6_Switch3_Tx_Data )
	,	.Tx_6_Head( uDemux6_Switch3_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_Switch3_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_Switch3_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_Switch3_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch3(
		.Rx_Data( from_Switch3_Data )
	,	.Rx_Head( from_Switch3_Head )
	,	.Rx_Rdy( from_Switch3_Rdy )
	,	.Rx_Tail( from_Switch3_Tail )
	,	.Rx_Vld( from_Switch3_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cba )
	,	.Sys_Pwr_WakeUp( u_d159 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch3_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch3_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch3_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch3_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch3_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_cba
		&
		u_e717
		&
		u_c31c
		&
		u_1f19
		&
		u_c23c
		&
		u_f162
		&
		u_75ff
		&
		u_fa9c
		&
		u_7f39
		&
		u_b55c
		&
		u_39f9
		&
		u_e6c7
		&
		u_da4c
		&
		u_a5e7
		&
		u_4732
		&
		u_448b
		&
		u_5b31
		&
		u_c468
		&
		u_39d0
		&
		u_45e1
		&
		u_a52e
		&
		u_36de
		&
		u_9855
		&
		u_84eb
		&
		u_fae2
		&
		u_702a
		&
		u_ae30
		&
		u_4142
		&
		u_c5df
		&
		u_4a7c
		&
		u_cf19
		&
		u_b4a4
		&	u_3941;
	assign Sys_Pwr_WakeUp =
		u_d159
		|
		u_4188
		|
		u_1c83
		|
		u_6efa
		|
		u_ba63
		|
		u_1db1
		|
		u_86a0
		|
		u_203
		|
		u_8fda
		|
		u_2343
		|
		u_b11a
		|
		u_d4d8
		|
		u_7553
		|
		u_a6b8
		|
		u_f7e1
		|
		u_b414
		|
		u_16e2
		|
		u_5737
		|
		u_82cf
		|
		u_9532
		|
		u_5ce5
		|
		u_735
		|
		u_c2be
		|
		u_33b4
		|
		u_2731
		|
		u_91e9
		|
		u_816f
		|
		u_acd1
		|
		u_15c0
		|
		u_9123
		|
		u_1efa
		|
		u_4afb
		|	u_d8d2;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch7_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch3_Data
,	from_Switch3_Head
,	from_Switch3_Rdy
,	from_Switch3_Tail
,	from_Switch3_Vld
,	from_Switch5_En
,	from_Switch5_Trp_Data
,	from_Switch5_Trp_Head
,	from_Switch5_Trp_Rdy
,	from_Switch5_Trp_Tail
,	from_Switch5_Trp_Vld
,	to_SCU_Multi_APB_T_En
,	to_SCU_Multi_APB_T_Trp_Data
,	to_SCU_Multi_APB_T_Trp_Head
,	to_SCU_Multi_APB_T_Trp_Rdy
,	to_SCU_Multi_APB_T_Trp_Tail
,	to_SCU_Multi_APB_T_Trp_Vld
);
	input          Sys_Clk                     ;
	input          Sys_Clk_ClkS                ;
	input          Sys_Clk_En                  ;
	input          Sys_Clk_EnS                 ;
	input          Sys_Clk_RetRstN             ;
	input          Sys_Clk_RstN                ;
	input          Sys_Clk_Tm                  ;
	output         Sys_Pwr_Idle                ;
	output         Sys_Pwr_WakeUp              ;
	input  [109:0] from_Switch3_Data           ;
	input          from_Switch3_Head           ;
	output         from_Switch3_Rdy            ;
	input          from_Switch3_Tail           ;
	input          from_Switch3_Vld            ;
	output         from_Switch5_En             ;
	input  [109:0] from_Switch5_Trp_Data       ;
	input          from_Switch5_Trp_Head       ;
	output         from_Switch5_Trp_Rdy        ;
	input          from_Switch5_Trp_Tail       ;
	input          from_Switch5_Trp_Vld        ;
	input          to_SCU_Multi_APB_T_En       ;
	output [109:0] to_SCU_Multi_APB_T_Trp_Data ;
	output         to_SCU_Multi_APB_T_Trp_Head ;
	input          to_SCU_Multi_APB_T_Trp_Rdy  ;
	output         to_SCU_Multi_APB_T_Trp_Tail ;
	output         to_SCU_Multi_APB_T_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch3_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch3_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch5_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch5_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Data               ;
	wire         uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Head               ;
	wire         uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Rdy                ;
	wire         uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Tail               ;
	wire         uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Vld                ;
	wire [109:0] uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_SCU_Multi_APB_T_Rx_Data                        ;
	wire         uMux_SCU_Multi_APB_T_Rx_Head                        ;
	wire         uMux_SCU_Multi_APB_T_Rx_Rdy                         ;
	wire         uMux_SCU_Multi_APB_T_Rx_Tail                        ;
	wire         uMux_SCU_Multi_APB_T_Rx_Vld                         ;
	wire         u_15f4                                              ;
	wire         u_28a4                                              ;
	wire         u_317d                                              ;
	wire         u_5300                                              ;
	wire         u_5357                                              ;
	wire         u_5a6d                                              ;
	wire         u_699f                                              ;
	wire         u_8996                                              ;
	wire         u_94a6                                              ;
	wire         u_b5ab                                              ;
	wire         u_cba                                               ;
	wire         u_d159                                              ;
	wire         u_d6fb                                              ;
	wire         u_fc48                                              ;
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch5_SubEdgesSlowTx(
		.Int_En( from_Switch5_En )
	,	.Int_Trp_Data( from_Switch5_Trp_Data )
	,	.Int_Trp_Head( from_Switch5_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch5_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch5_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch5_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_699f )
	,	.Sys_Pwr_WakeUp( u_5300 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch5_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_317d )
	,	.Sys_Pwr_WakeUp( u_8996 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch5(
		.Rx_Data( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch5_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_15f4 )
	,	.Sys_Pwr_WakeUp( u_b5ab )
	,	.Tx_Data( uuDtpRxNoPipe_Switch5_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch5_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch5_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch5_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch5_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowTx(
		.Int_En( to_SCU_Multi_APB_T_En )
	,	.Int_Trp_Data( to_SCU_Multi_APB_T_Trp_Data )
	,	.Int_Trp_Head( to_SCU_Multi_APB_T_Trp_Head )
	,	.Int_Trp_Rdy( to_SCU_Multi_APB_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_SCU_Multi_APB_T_Trp_Tail )
	,	.Int_Trp_Vld( to_SCU_Multi_APB_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_94a6 )
	,	.Sys_Pwr_WakeUp( u_5a6d )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SCU_Multi_APB_T(
		.Rx_Data( uMux_SCU_Multi_APB_T_Rx_Data )
	,	.Rx_Head( uMux_SCU_Multi_APB_T_Rx_Head )
	,	.Rx_Rdy( uMux_SCU_Multi_APB_T_Rx_Rdy )
	,	.Rx_Tail( uMux_SCU_Multi_APB_T_Rx_Tail )
	,	.Rx_Vld( uMux_SCU_Multi_APB_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5357 )
	,	.Sys_Pwr_WakeUp( u_fc48 )
	,	.Tx_Data( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SCU_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_317e5bc2 Mux_SCU_Multi_APB_T(
		.Rx_0_Data( uuDtpRxNoPipe_Switch3_Tx_Data )
	,	.Rx_0_Head( uuDtpRxNoPipe_Switch3_Tx_Head )
	,	.Rx_0_Rdy( uuDtpRxNoPipe_Switch3_Tx_Rdy )
	,	.Rx_0_Tail( uuDtpRxNoPipe_Switch3_Tx_Tail )
	,	.Rx_0_Vld( uuDtpRxNoPipe_Switch3_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_Switch5_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_Switch5_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_Switch5_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_Switch5_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_Switch5_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d6fb )
	,	.Sys_Pwr_WakeUp( u_28a4 )
	,	.Tx_Data( uMux_SCU_Multi_APB_T_Rx_Data )
	,	.Tx_Head( uMux_SCU_Multi_APB_T_Rx_Head )
	,	.Tx_Rdy( uMux_SCU_Multi_APB_T_Rx_Rdy )
	,	.Tx_Tail( uMux_SCU_Multi_APB_T_Rx_Tail )
	,	.Tx_Vld( uMux_SCU_Multi_APB_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch3(
		.Rx_Data( from_Switch3_Data )
	,	.Rx_Head( from_Switch3_Head )
	,	.Rx_Rdy( from_Switch3_Rdy )
	,	.Rx_Tail( from_Switch3_Tail )
	,	.Rx_Vld( from_Switch3_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cba )
	,	.Sys_Pwr_WakeUp( u_d159 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch3_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch3_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch3_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch3_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch3_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_cba & u_15f4 & u_5357 & u_699f & u_317d & u_94a6 & u_d6fb;
	assign Sys_Pwr_WakeUp = u_d159 | u_b5ab | u_fc48 | u_5300 | u_8996 | u_5a6d | u_28a4;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch8_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_SCU_Multi_APB_T_En
,	from_SCU_Multi_APB_T_Trp_Data
,	from_SCU_Multi_APB_T_Trp_Head
,	from_SCU_Multi_APB_T_Trp_Rdy
,	from_SCU_Multi_APB_T_Trp_Tail
,	from_SCU_Multi_APB_T_Trp_Vld
,	to_Switch10_Data
,	to_Switch10_Head
,	to_Switch10_Rdy
,	to_Switch10_Tail
,	to_Switch10_Vld
,	to_Switch9_En
,	to_Switch9_Trp_Data
,	to_Switch9_Trp_Head
,	to_Switch9_Trp_Rdy
,	to_Switch9_Trp_Tail
,	to_Switch9_Trp_Vld
);
	input          Sys_Clk                       ;
	input          Sys_Clk_ClkS                  ;
	input          Sys_Clk_En                    ;
	input          Sys_Clk_EnS                   ;
	input          Sys_Clk_RetRstN               ;
	input          Sys_Clk_RstN                  ;
	input          Sys_Clk_Tm                    ;
	output         Sys_Pwr_Idle                  ;
	output         Sys_Pwr_WakeUp                ;
	input          from_SCU_Multi_APB_T_En       ;
	input  [109:0] from_SCU_Multi_APB_T_Trp_Data ;
	input          from_SCU_Multi_APB_T_Trp_Head ;
	output         from_SCU_Multi_APB_T_Trp_Rdy  ;
	input          from_SCU_Multi_APB_T_Trp_Tail ;
	input          from_SCU_Multi_APB_T_Trp_Vld  ;
	output [109:0] to_Switch10_Data              ;
	output         to_Switch10_Head              ;
	input          to_Switch10_Rdy               ;
	output         to_Switch10_Tail              ;
	output         to_Switch10_Vld               ;
	output         to_Switch9_En                 ;
	output [109:0] to_Switch9_Trp_Data           ;
	output         to_Switch9_Trp_Head           ;
	input          to_Switch9_Trp_Rdy            ;
	output         to_Switch9_Trp_Tail           ;
	output         to_Switch9_Trp_Vld            ;
	wire [109:0] uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Data                 ;
	wire         uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Head                 ;
	wire         uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Vld                  ;
	wire [109:0] uuDtpTxNoPipe_Switch9_Tx_Data                         ;
	wire         uuDtpTxNoPipe_Switch9_Tx_Head                         ;
	wire         uuDtpTxNoPipe_Switch9_Tx_Rdy                          ;
	wire         uuDtpTxNoPipe_Switch9_Tx_Tail                         ;
	wire         uuDtpTxNoPipe_Switch9_Tx_Vld                          ;
	wire [109:0] uDemux0_SCU_Multi_APB_T_Tx_Data                       ;
	wire         uDemux0_SCU_Multi_APB_T_Tx_Head                       ;
	wire         uDemux0_SCU_Multi_APB_T_Tx_Rdy                        ;
	wire         uDemux0_SCU_Multi_APB_T_Tx_Tail                       ;
	wire         uDemux0_SCU_Multi_APB_T_Tx_Vld                        ;
	wire [109:0] uDemux1_SCU_Multi_APB_T_Tx_Data                       ;
	wire         uDemux1_SCU_Multi_APB_T_Tx_Head                       ;
	wire         uDemux1_SCU_Multi_APB_T_Tx_Rdy                        ;
	wire         uDemux1_SCU_Multi_APB_T_Tx_Tail                       ;
	wire         uDemux1_SCU_Multi_APB_T_Tx_Vld                        ;
	wire [109:0] uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Vld  ;
	wire [109:0] uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Data   ;
	wire         uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Head   ;
	wire         uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Rdy    ;
	wire         uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Tail   ;
	wire         uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Vld    ;
	wire         u_241f                                                ;
	wire         u_4780                                                ;
	wire         u_6302                                                ;
	wire         u_6316                                                ;
	wire         u_638b                                                ;
	wire         u_6811                                                ;
	wire         u_879a                                                ;
	wire         u_8c97                                                ;
	wire         u_9914                                                ;
	wire         u_afd                                                 ;
	wire         u_d481                                                ;
	wire         u_d679                                                ;
	wire         u_da92                                                ;
	wire         u_ff08                                                ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx(
		.Int_En( from_SCU_Multi_APB_T_En )
	,	.Int_Trp_Data( from_SCU_Multi_APB_T_Trp_Data )
	,	.Int_Trp_Head( from_SCU_Multi_APB_T_Trp_Head )
	,	.Int_Trp_Rdy( from_SCU_Multi_APB_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_SCU_Multi_APB_T_Trp_Tail )
	,	.Int_Trp_Vld( from_SCU_Multi_APB_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6302 )
	,	.Sys_Pwr_WakeUp( u_6811 )
	,	.Tx_Data( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch10(
		.Rx_Data( uDemux0_SCU_Multi_APB_T_Tx_Data )
	,	.Rx_Head( uDemux0_SCU_Multi_APB_T_Tx_Head )
	,	.Rx_Rdy( uDemux0_SCU_Multi_APB_T_Tx_Rdy )
	,	.Rx_Tail( uDemux0_SCU_Multi_APB_T_Tx_Tail )
	,	.Rx_Vld( uDemux0_SCU_Multi_APB_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_638b )
	,	.Sys_Pwr_WakeUp( u_9914 )
	,	.Tx_Data( to_Switch10_Data )
	,	.Tx_Head( to_Switch10_Head )
	,	.Tx_Rdy( to_Switch10_Rdy )
	,	.Tx_Tail( to_Switch10_Tail )
	,	.Tx_Vld( to_Switch10_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch9_SubEdgesSlowRx(
		.Int_En( to_Switch9_En )
	,	.Int_Trp_Data( to_Switch9_Trp_Data )
	,	.Int_Trp_Head( to_Switch9_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch9_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch9_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch9_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_241f )
	,	.Sys_Pwr_WakeUp( u_4780 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch9_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch9_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch9_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch9_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch9_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch9_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_afd )
	,	.Sys_Pwr_WakeUp( u_6316 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch9_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch9(
		.Rx_Data( uDemux1_SCU_Multi_APB_T_Tx_Data )
	,	.Rx_Head( uDemux1_SCU_Multi_APB_T_Tx_Head )
	,	.Rx_Rdy( uDemux1_SCU_Multi_APB_T_Tx_Rdy )
	,	.Rx_Tail( uDemux1_SCU_Multi_APB_T_Tx_Tail )
	,	.Rx_Vld( uDemux1_SCU_Multi_APB_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_879a )
	,	.Sys_Pwr_WakeUp( u_d679 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch9_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch9_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch9_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch9_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch9_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_e88a140d Demux_SCU_Multi_APB_T(
		.Rx_Data( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ff08 )
	,	.Sys_Pwr_WakeUp( u_8c97 )
	,	.Tx_0_Data( uDemux0_SCU_Multi_APB_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_SCU_Multi_APB_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_SCU_Multi_APB_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_SCU_Multi_APB_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_SCU_Multi_APB_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_SCU_Multi_APB_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_SCU_Multi_APB_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_SCU_Multi_APB_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_SCU_Multi_APB_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_SCU_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_SCU_Multi_APB_T(
		.Rx_Data( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_SCU_Multi_APB_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d481 )
	,	.Sys_Pwr_WakeUp( u_da92 )
	,	.Tx_Data( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_SCU_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_d481 & u_638b & u_879a & u_ff08 & u_6302 & u_241f & u_afd;
	assign Sys_Pwr_WakeUp = u_da92 | u_9914 | u_d679 | u_8c97 | u_6811 | u_4780 | u_6316;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch9_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch4Resp001_Data
,	from_Switch4Resp001_Head
,	from_Switch4Resp001_Rdy
,	from_Switch4Resp001_Tail
,	from_Switch4Resp001_Vld
,	from_Switch8_En
,	from_Switch8_Trp_Data
,	from_Switch8_Trp_Head
,	from_Switch8_Trp_Rdy
,	from_Switch8_Trp_Tail
,	from_Switch8_Trp_Vld
,	to_acpu_axi_m0_I_Data
,	to_acpu_axi_m0_I_Head
,	to_acpu_axi_m0_I_Rdy
,	to_acpu_axi_m0_I_Tail
,	to_acpu_axi_m0_I_Vld
,	to_arm_axi_m0_I_Data
,	to_arm_axi_m0_I_Head
,	to_arm_axi_m0_I_Rdy
,	to_arm_axi_m0_I_Tail
,	to_arm_axi_m0_I_Vld
);
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	input  [109:0] from_Switch4Resp001_Data ;
	input          from_Switch4Resp001_Head ;
	output         from_Switch4Resp001_Rdy  ;
	input          from_Switch4Resp001_Tail ;
	input          from_Switch4Resp001_Vld  ;
	input          from_Switch8_En          ;
	input  [109:0] from_Switch8_Trp_Data    ;
	input          from_Switch8_Trp_Head    ;
	output         from_Switch8_Trp_Rdy     ;
	input          from_Switch8_Trp_Tail    ;
	input          from_Switch8_Trp_Vld     ;
	output [145:0] to_acpu_axi_m0_I_Data    ;
	output         to_acpu_axi_m0_I_Head    ;
	input          to_acpu_axi_m0_I_Rdy     ;
	output         to_acpu_axi_m0_I_Tail    ;
	output         to_acpu_axi_m0_I_Vld     ;
	output [145:0] to_arm_axi_m0_I_Data     ;
	output         to_arm_axi_m0_I_Head     ;
	input          to_arm_axi_m0_I_Rdy      ;
	output         to_arm_axi_m0_I_Tail     ;
	output         to_arm_axi_m0_I_Vld      ;
	wire [145:0] uuDtpRxNoPipe_Switch4Resp001_Tx_Data          ;
	wire         uuDtpRxNoPipe_Switch4Resp001_Tx_Head          ;
	wire         uuDtpRxNoPipe_Switch4Resp001_Tx_Rdy           ;
	wire         uuDtpRxNoPipe_Switch4Resp001_Tx_Tail          ;
	wire         uuDtpRxNoPipe_Switch4Resp001_Tx_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch8_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch8_Tx_Vld                  ;
	wire [145:0] uDemux0_Switch4Resp001_Tx_Data                ;
	wire         uDemux0_Switch4Resp001_Tx_Head                ;
	wire         uDemux0_Switch4Resp001_Tx_Rdy                 ;
	wire         uDemux0_Switch4Resp001_Tx_Tail                ;
	wire         uDemux0_Switch4Resp001_Tx_Vld                 ;
	wire [145:0] uDemux0_Switch8_Tx_Data                       ;
	wire         uDemux0_Switch8_Tx_Head                       ;
	wire         uDemux0_Switch8_Tx_Rdy                        ;
	wire         uDemux0_Switch8_Tx_Tail                       ;
	wire         uDemux0_Switch8_Tx_Vld                        ;
	wire [145:0] uDemux1_Switch4Resp001_Tx_Data                ;
	wire         uDemux1_Switch4Resp001_Tx_Head                ;
	wire         uDemux1_Switch4Resp001_Tx_Rdy                 ;
	wire         uDemux1_Switch4Resp001_Tx_Tail                ;
	wire         uDemux1_Switch4Resp001_Tx_Vld                 ;
	wire [145:0] uDemux1_Switch8_Tx_Data                       ;
	wire         uDemux1_Switch8_Tx_Head                       ;
	wire         uDemux1_Switch8_Tx_Rdy                        ;
	wire         uDemux1_Switch8_Tx_Tail                       ;
	wire         uDemux1_Switch8_Tx_Vld                        ;
	wire [109:0] uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Vld  ;
	wire [145:0] uDtpRxSerAdapt_Switch4Resp001_Tx_Data         ;
	wire         uDtpRxSerAdapt_Switch4Resp001_Tx_Head         ;
	wire         uDtpRxSerAdapt_Switch4Resp001_Tx_Rdy          ;
	wire         uDtpRxSerAdapt_Switch4Resp001_Tx_Tail         ;
	wire         uDtpRxSerAdapt_Switch4Resp001_Tx_Vld          ;
	wire [145:0] uDtpRxSerAdapt_Switch8_Tx_Data                ;
	wire         uDtpRxSerAdapt_Switch8_Tx_Head                ;
	wire         uDtpRxSerAdapt_Switch8_Tx_Rdy                 ;
	wire         uDtpRxSerAdapt_Switch8_Tx_Tail                ;
	wire         uDtpRxSerAdapt_Switch8_Tx_Vld                 ;
	wire [145:0] uMux_acpu_axi_m0_I_Rx_Data                    ;
	wire         uMux_acpu_axi_m0_I_Rx_Head                    ;
	wire         uMux_acpu_axi_m0_I_Rx_Rdy                     ;
	wire         uMux_acpu_axi_m0_I_Rx_Tail                    ;
	wire         uMux_acpu_axi_m0_I_Rx_Vld                     ;
	wire [145:0] uMux_arm_axi_m0_I_Rx_Data                     ;
	wire         uMux_arm_axi_m0_I_Rx_Head                     ;
	wire         uMux_arm_axi_m0_I_Rx_Rdy                      ;
	wire         uMux_arm_axi_m0_I_Rx_Tail                     ;
	wire         uMux_arm_axi_m0_I_Rx_Vld                      ;
	wire         u_1b77                                        ;
	wire         u_2f8a                                        ;
	wire         u_4c7f                                        ;
	wire         u_4fb6                                        ;
	wire         u_54f3                                        ;
	wire         u_58b1                                        ;
	wire         u_59fb                                        ;
	wire         u_71a4                                        ;
	wire         u_7aac                                        ;
	wire         u_7e5d                                        ;
	wire         u_9d28                                        ;
	wire         u_9d70                                        ;
	wire         u_af20                                        ;
	wire         u_b289                                        ;
	wire         u_b300                                        ;
	wire         u_b4c6                                        ;
	wire         u_b64d                                        ;
	wire         u_bf2f                                        ;
	wire         u_c99f                                        ;
	wire         u_cfbe                                        ;
	wire         u_df55                                        ;
	wire         u_f262                                        ;
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch4Resp001(
		.Rx_Data( from_Switch4Resp001_Data )
	,	.Rx_Head( from_Switch4Resp001_Head )
	,	.Rx_Rdy( from_Switch4Resp001_Rdy )
	,	.Rx_Tail( from_Switch4Resp001_Tail )
	,	.Rx_Vld( from_Switch4Resp001_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b289 )
	,	.Sys_Pwr_WakeUp( u_2f8a )
	,	.Tx_Data( uDtpRxSerAdapt_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch8_SubEdgesSlowRx(
		.Int_En( from_Switch8_En )
	,	.Int_Trp_Data( from_Switch8_Trp_Data )
	,	.Int_Trp_Head( from_Switch8_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch8_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch8_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch8_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9d70 )
	,	.Sys_Pwr_WakeUp( u_bf2f )
	,	.Tx_Data( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch8(
		.Rx_Data( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch8_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_df55 )
	,	.Sys_Pwr_WakeUp( u_cfbe )
	,	.Tx_Data( uDtpRxSerAdapt_Switch8_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch8_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch8_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch8_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch8_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch8(
		.Rx_Data( uDtpRxSerAdapt_Switch8_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch8_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch8_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch8_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch8_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_59fb )
	,	.Sys_Pwr_WakeUp( u_71a4 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch8_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch8_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch8_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch8_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch8_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_arm_axi_m0_I(
		.Rx_Data( uMux_arm_axi_m0_I_Rx_Data )
	,	.Rx_Head( uMux_arm_axi_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_arm_axi_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_arm_axi_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_arm_axi_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_58b1 )
	,	.Sys_Pwr_WakeUp( u_f262 )
	,	.Tx_Data( to_arm_axi_m0_I_Data )
	,	.Tx_Head( to_arm_axi_m0_I_Head )
	,	.Tx_Rdy( to_arm_axi_m0_I_Rdy )
	,	.Tx_Tail( to_arm_axi_m0_I_Tail )
	,	.Tx_Vld( to_arm_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7796087f Mux_arm_axi_m0_I(
		.Rx_0_Data( uDemux1_Switch4Resp001_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch4Resp001_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch4Resp001_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch4Resp001_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch4Resp001_Tx_Vld )
	,	.Rx_1_Data( uDemux1_Switch8_Tx_Data )
	,	.Rx_1_Head( uDemux1_Switch8_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_Switch8_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_Switch8_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_Switch8_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b64d )
	,	.Sys_Pwr_WakeUp( u_b4c6 )
	,	.Tx_Data( uMux_arm_axi_m0_I_Rx_Data )
	,	.Tx_Head( uMux_arm_axi_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_arm_axi_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_arm_axi_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_arm_axi_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_6eb69f66 Demux_Switch8(
		.Rx_Data( uuDtpRxNoPipe_Switch8_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch8_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch8_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch8_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch8_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4fb6 )
	,	.Sys_Pwr_WakeUp( u_7e5d )
	,	.Tx_0_Data( uDemux0_Switch8_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch8_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch8_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch8_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch8_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch8_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch8_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch8_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch8_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch8_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_acpu_axi_m0_I(
		.Rx_Data( uMux_acpu_axi_m0_I_Rx_Data )
	,	.Rx_Head( uMux_acpu_axi_m0_I_Rx_Head )
	,	.Rx_Rdy( uMux_acpu_axi_m0_I_Rx_Rdy )
	,	.Rx_Tail( uMux_acpu_axi_m0_I_Rx_Tail )
	,	.Rx_Vld( uMux_acpu_axi_m0_I_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c7f )
	,	.Sys_Pwr_WakeUp( u_af20 )
	,	.Tx_Data( to_acpu_axi_m0_I_Data )
	,	.Tx_Head( to_acpu_axi_m0_I_Head )
	,	.Tx_Rdy( to_acpu_axi_m0_I_Rdy )
	,	.Tx_Tail( to_acpu_axi_m0_I_Tail )
	,	.Tx_Vld( to_acpu_axi_m0_I_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_7796087f Mux_acpu_axi_m0_I(
		.Rx_0_Data( uDemux0_Switch4Resp001_Tx_Data )
	,	.Rx_0_Head( uDemux0_Switch4Resp001_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_Switch4Resp001_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_Switch4Resp001_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_Switch4Resp001_Tx_Vld )
	,	.Rx_1_Data( uDemux0_Switch8_Tx_Data )
	,	.Rx_1_Head( uDemux0_Switch8_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_Switch8_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_Switch8_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_Switch8_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1b77 )
	,	.Sys_Pwr_WakeUp( u_9d28 )
	,	.Tx_Data( uMux_acpu_axi_m0_I_Rx_Data )
	,	.Tx_Head( uMux_acpu_axi_m0_I_Rx_Head )
	,	.Tx_Rdy( uMux_acpu_axi_m0_I_Rx_Rdy )
	,	.Tx_Tail( uMux_acpu_axi_m0_I_Rx_Tail )
	,	.Tx_Vld( uMux_acpu_axi_m0_I_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	);
	rsnoc_z_H_R_T_D_U_U_6eb69f66 Demux_Switch4Resp001(
		.Rx_Data( uuDtpRxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b300 )
	,	.Sys_Pwr_WakeUp( u_c99f )
	,	.Tx_0_Data( uDemux0_Switch4Resp001_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch4Resp001_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch4Resp001_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch4Resp001_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch4Resp001_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch4Resp001_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch4Resp001_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch4Resp001_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch4Resp001_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch4Resp001(
		.Rx_Data( uDtpRxSerAdapt_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_54f3 )
	,	.Sys_Pwr_WakeUp( u_7aac )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_54f3 & u_59fb & u_4c7f & u_58b1 & u_b300 & u_4fb6 & u_9d70 & u_b289 & u_df55 & u_1b77 & u_b64d;
	assign Sys_Pwr_WakeUp =
		u_7aac | u_71a4 | u_af20 | u_f262 | u_c99f | u_7e5d | u_bf2f | u_2f8a | u_cfbe | u_9d28 | u_b4c6;
endmodule

`timescale 1ps/1ps
module rsnoc_SwitchResp001_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_DMA_apb_s0_T_Data
,	from_DMA_apb_s0_T_Head
,	from_DMA_apb_s0_T_Rdy
,	from_DMA_apb_s0_T_Tail
,	from_DMA_apb_s0_T_Vld
,	from_PUFCC_apb_s0_T_En
,	from_PUFCC_apb_s0_T_Trp_Data
,	from_PUFCC_apb_s0_T_Trp_Head
,	from_PUFCC_apb_s0_T_Trp_Rdy
,	from_PUFCC_apb_s0_T_Trp_Tail
,	from_PUFCC_apb_s0_T_Trp_Vld
,	from_Periph_Multi_APB_T_En
,	from_Periph_Multi_APB_T_Trp_Data
,	from_Periph_Multi_APB_T_Trp_Head
,	from_Periph_Multi_APB_T_Trp_Rdy
,	from_Periph_Multi_APB_T_Trp_Tail
,	from_Periph_Multi_APB_T_Trp_Vld
,	from_SPI_ahb_s0_T_En
,	from_SPI_ahb_s0_T_Trp_Data
,	from_SPI_ahb_s0_T_Trp_Head
,	from_SPI_ahb_s0_T_Trp_Rdy
,	from_SPI_ahb_s0_T_Trp_Tail
,	from_SPI_ahb_s0_T_Trp_Vld
,	from_Switch17_En
,	from_Switch17_Trp_Data
,	from_Switch17_Trp_Head
,	from_Switch17_Trp_Rdy
,	from_Switch17_Trp_Tail
,	from_Switch17_Trp_Vld
,	from_Switch18_En
,	from_Switch18_Trp_Data
,	from_Switch18_Trp_Head
,	from_Switch18_Trp_Rdy
,	from_Switch18_Trp_Tail
,	from_Switch18_Trp_Vld
,	from_USB_axi_s0_T_En
,	from_USB_axi_s0_T_Trp_Data
,	from_USB_axi_s0_T_Trp_Head
,	from_USB_axi_s0_T_Trp_Rdy
,	from_USB_axi_s0_T_Trp_Tail
,	from_USB_axi_s0_T_Trp_Vld
,	from_ddr_axil_s0_T_En
,	from_ddr_axil_s0_T_Trp_Data
,	from_ddr_axil_s0_T_Trp_Head
,	from_ddr_axil_s0_T_Trp_Rdy
,	from_ddr_axil_s0_T_Trp_Tail
,	from_ddr_axil_s0_T_Trp_Vld
,	from_gbe_apb_s0_T_Data
,	from_gbe_apb_s0_T_Head
,	from_gbe_apb_s0_T_Rdy
,	from_gbe_apb_s0_T_Tail
,	from_gbe_apb_s0_T_Vld
,	to_Switch1Resp002_Data
,	to_Switch1Resp002_RdCnt
,	to_Switch1Resp002_RdPtr
,	to_Switch1Resp002_RxCtl_PwrOnRst
,	to_Switch1Resp002_RxCtl_PwrOnRstAck
,	to_Switch1Resp002_TxCtl_PwrOnRst
,	to_Switch1Resp002_TxCtl_PwrOnRstAck
,	to_Switch1Resp002_WrCnt
,	to_Switch4Resp001_En
,	to_Switch4Resp001_Trp_Data
,	to_Switch4Resp001_Trp_Head
,	to_Switch4Resp001_Trp_Rdy
,	to_Switch4Resp001_Trp_Tail
,	to_Switch4Resp001_Trp_Vld
,	to_Switch6Resp001_Data
,	to_Switch6Resp001_Head
,	to_Switch6Resp001_Rdy
,	to_Switch6Resp001_Tail
,	to_Switch6Resp001_Vld
);
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [109:0] from_DMA_apb_s0_T_Data              ;
	input          from_DMA_apb_s0_T_Head              ;
	output         from_DMA_apb_s0_T_Rdy               ;
	input          from_DMA_apb_s0_T_Tail              ;
	input          from_DMA_apb_s0_T_Vld               ;
	input          from_PUFCC_apb_s0_T_En              ;
	input  [109:0] from_PUFCC_apb_s0_T_Trp_Data        ;
	input          from_PUFCC_apb_s0_T_Trp_Head        ;
	output         from_PUFCC_apb_s0_T_Trp_Rdy         ;
	input          from_PUFCC_apb_s0_T_Trp_Tail        ;
	input          from_PUFCC_apb_s0_T_Trp_Vld         ;
	input          from_Periph_Multi_APB_T_En          ;
	input  [109:0] from_Periph_Multi_APB_T_Trp_Data    ;
	input          from_Periph_Multi_APB_T_Trp_Head    ;
	output         from_Periph_Multi_APB_T_Trp_Rdy     ;
	input          from_Periph_Multi_APB_T_Trp_Tail    ;
	input          from_Periph_Multi_APB_T_Trp_Vld     ;
	input          from_SPI_ahb_s0_T_En                ;
	input  [109:0] from_SPI_ahb_s0_T_Trp_Data          ;
	input          from_SPI_ahb_s0_T_Trp_Head          ;
	output         from_SPI_ahb_s0_T_Trp_Rdy           ;
	input          from_SPI_ahb_s0_T_Trp_Tail          ;
	input          from_SPI_ahb_s0_T_Trp_Vld           ;
	input          from_Switch17_En                    ;
	input  [109:0] from_Switch17_Trp_Data              ;
	input          from_Switch17_Trp_Head              ;
	output         from_Switch17_Trp_Rdy               ;
	input          from_Switch17_Trp_Tail              ;
	input          from_Switch17_Trp_Vld               ;
	input          from_Switch18_En                    ;
	input  [109:0] from_Switch18_Trp_Data              ;
	input          from_Switch18_Trp_Head              ;
	output         from_Switch18_Trp_Rdy               ;
	input          from_Switch18_Trp_Tail              ;
	input          from_Switch18_Trp_Vld               ;
	input          from_USB_axi_s0_T_En                ;
	input  [109:0] from_USB_axi_s0_T_Trp_Data          ;
	input          from_USB_axi_s0_T_Trp_Head          ;
	output         from_USB_axi_s0_T_Trp_Rdy           ;
	input          from_USB_axi_s0_T_Trp_Tail          ;
	input          from_USB_axi_s0_T_Trp_Vld           ;
	input          from_ddr_axil_s0_T_En               ;
	input  [109:0] from_ddr_axil_s0_T_Trp_Data         ;
	input          from_ddr_axil_s0_T_Trp_Head         ;
	output         from_ddr_axil_s0_T_Trp_Rdy          ;
	input          from_ddr_axil_s0_T_Trp_Tail         ;
	input          from_ddr_axil_s0_T_Trp_Vld          ;
	input  [109:0] from_gbe_apb_s0_T_Data              ;
	input          from_gbe_apb_s0_T_Head              ;
	output         from_gbe_apb_s0_T_Rdy               ;
	input          from_gbe_apb_s0_T_Tail              ;
	input          from_gbe_apb_s0_T_Vld               ;
	output [111:0] to_Switch1Resp002_Data              ;
	input  [2:0]   to_Switch1Resp002_RdCnt             ;
	input  [2:0]   to_Switch1Resp002_RdPtr             ;
	output         to_Switch1Resp002_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp002_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp002_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp002_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp002_WrCnt             ;
	output         to_Switch4Resp001_En                ;
	output [109:0] to_Switch4Resp001_Trp_Data          ;
	output         to_Switch4Resp001_Trp_Head          ;
	input          to_Switch4Resp001_Trp_Rdy           ;
	output         to_Switch4Resp001_Trp_Tail          ;
	output         to_Switch4Resp001_Trp_Vld           ;
	output [109:0] to_Switch6Resp001_Data              ;
	output         to_Switch6Resp001_Head              ;
	input          to_Switch6Resp001_Rdy               ;
	output         to_Switch6Resp001_Tail              ;
	output         to_Switch6Resp001_Vld               ;
	wire [109:0] uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Data                         ;
	wire         uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Head                         ;
	wire         uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Rdy                          ;
	wire         uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Tail                         ;
	wire         uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Vld                          ;
	wire [109:0] uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Data                       ;
	wire         uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Head                       ;
	wire         uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Data                   ;
	wire         uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Head                   ;
	wire         uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Rdy                    ;
	wire         uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Tail                   ;
	wire         uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Vld                    ;
	wire [109:0] uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Data                         ;
	wire         uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Head                         ;
	wire         uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Rdy                          ;
	wire         uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Tail                         ;
	wire         uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Vld                          ;
	wire [109:0] uuDtpRxNoPipe_Switch17_Tx_Data                             ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Head                             ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Rdy                              ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Tail                             ;
	wire         uuDtpRxNoPipe_Switch17_Tx_Vld                              ;
	wire [109:0] uuDtpRxNoPipe_Switch18_Tx_Data                             ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Head                             ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Rdy                              ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Tail                             ;
	wire         uuDtpRxNoPipe_Switch18_Tx_Vld                              ;
	wire [109:0] uuDtpRxNoPipe_USB_axi_s0_T_Tx_Data                         ;
	wire         uuDtpRxNoPipe_USB_axi_s0_T_Tx_Head                         ;
	wire         uuDtpRxNoPipe_USB_axi_s0_T_Tx_Rdy                          ;
	wire         uuDtpRxNoPipe_USB_axi_s0_T_Tx_Tail                         ;
	wire         uuDtpRxNoPipe_USB_axi_s0_T_Tx_Vld                          ;
	wire [109:0] uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Data                        ;
	wire         uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Head                        ;
	wire         uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Rdy                         ;
	wire         uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Tail                        ;
	wire         uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Vld                         ;
	wire [109:0] uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Data                         ;
	wire         uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Head                         ;
	wire         uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Rdy                          ;
	wire         uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Tail                         ;
	wire         uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Vld                          ;
	wire [109:0] uuDtpTxNoPipe_Switch1Resp002_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld                        ;
	wire [109:0] uDemux0_DMA_apb_s0_T_Tx_Data                               ;
	wire         uDemux0_DMA_apb_s0_T_Tx_Head                               ;
	wire         uDemux0_DMA_apb_s0_T_Tx_Rdy                                ;
	wire         uDemux0_DMA_apb_s0_T_Tx_Tail                               ;
	wire         uDemux0_DMA_apb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux0_Periph_Multi_APB_T_Tx_Data                         ;
	wire         uDemux0_Periph_Multi_APB_T_Tx_Head                         ;
	wire         uDemux0_Periph_Multi_APB_T_Tx_Rdy                          ;
	wire         uDemux0_Periph_Multi_APB_T_Tx_Tail                         ;
	wire         uDemux0_Periph_Multi_APB_T_Tx_Vld                          ;
	wire [109:0] uDemux0_SPI_ahb_s0_T_Tx_Data                               ;
	wire         uDemux0_SPI_ahb_s0_T_Tx_Head                               ;
	wire         uDemux0_SPI_ahb_s0_T_Tx_Rdy                                ;
	wire         uDemux0_SPI_ahb_s0_T_Tx_Tail                               ;
	wire         uDemux0_SPI_ahb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux0_Switch17_Tx_Data                                   ;
	wire         uDemux0_Switch17_Tx_Head                                   ;
	wire         uDemux0_Switch17_Tx_Rdy                                    ;
	wire         uDemux0_Switch17_Tx_Tail                                   ;
	wire         uDemux0_Switch17_Tx_Vld                                    ;
	wire [109:0] uDemux0_USB_axi_s0_T_Tx_Data                               ;
	wire         uDemux0_USB_axi_s0_T_Tx_Head                               ;
	wire         uDemux0_USB_axi_s0_T_Tx_Rdy                                ;
	wire         uDemux0_USB_axi_s0_T_Tx_Tail                               ;
	wire         uDemux0_USB_axi_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux0_ddr_axil_s0_T_Tx_Data                              ;
	wire         uDemux0_ddr_axil_s0_T_Tx_Head                              ;
	wire         uDemux0_ddr_axil_s0_T_Tx_Rdy                               ;
	wire         uDemux0_ddr_axil_s0_T_Tx_Tail                              ;
	wire         uDemux0_ddr_axil_s0_T_Tx_Vld                               ;
	wire [109:0] uDemux0_gbe_apb_s0_T_Tx_Data                               ;
	wire         uDemux0_gbe_apb_s0_T_Tx_Head                               ;
	wire         uDemux0_gbe_apb_s0_T_Tx_Rdy                                ;
	wire         uDemux0_gbe_apb_s0_T_Tx_Tail                               ;
	wire         uDemux0_gbe_apb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux1_DMA_apb_s0_T_Tx_Data                               ;
	wire         uDemux1_DMA_apb_s0_T_Tx_Head                               ;
	wire         uDemux1_DMA_apb_s0_T_Tx_Rdy                                ;
	wire         uDemux1_DMA_apb_s0_T_Tx_Tail                               ;
	wire         uDemux1_DMA_apb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux1_Periph_Multi_APB_T_Tx_Data                         ;
	wire         uDemux1_Periph_Multi_APB_T_Tx_Head                         ;
	wire         uDemux1_Periph_Multi_APB_T_Tx_Rdy                          ;
	wire         uDemux1_Periph_Multi_APB_T_Tx_Tail                         ;
	wire         uDemux1_Periph_Multi_APB_T_Tx_Vld                          ;
	wire [109:0] uDemux1_SPI_ahb_s0_T_Tx_Data                               ;
	wire         uDemux1_SPI_ahb_s0_T_Tx_Head                               ;
	wire         uDemux1_SPI_ahb_s0_T_Tx_Rdy                                ;
	wire         uDemux1_SPI_ahb_s0_T_Tx_Tail                               ;
	wire         uDemux1_SPI_ahb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux1_Switch17_Tx_Data                                   ;
	wire         uDemux1_Switch17_Tx_Head                                   ;
	wire         uDemux1_Switch17_Tx_Rdy                                    ;
	wire         uDemux1_Switch17_Tx_Tail                                   ;
	wire         uDemux1_Switch17_Tx_Vld                                    ;
	wire [109:0] uDemux1_USB_axi_s0_T_Tx_Data                               ;
	wire         uDemux1_USB_axi_s0_T_Tx_Head                               ;
	wire         uDemux1_USB_axi_s0_T_Tx_Rdy                                ;
	wire         uDemux1_USB_axi_s0_T_Tx_Tail                               ;
	wire         uDemux1_USB_axi_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux1_ddr_axil_s0_T_Tx_Data                              ;
	wire         uDemux1_ddr_axil_s0_T_Tx_Head                              ;
	wire         uDemux1_ddr_axil_s0_T_Tx_Rdy                               ;
	wire         uDemux1_ddr_axil_s0_T_Tx_Tail                              ;
	wire         uDemux1_ddr_axil_s0_T_Tx_Vld                               ;
	wire [109:0] uDemux1_gbe_apb_s0_T_Tx_Data                               ;
	wire         uDemux1_gbe_apb_s0_T_Tx_Head                               ;
	wire         uDemux1_gbe_apb_s0_T_Tx_Rdy                                ;
	wire         uDemux1_gbe_apb_s0_T_Tx_Tail                               ;
	wire         uDemux1_gbe_apb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux2_DMA_apb_s0_T_Tx_Data                               ;
	wire         uDemux2_DMA_apb_s0_T_Tx_Head                               ;
	wire         uDemux2_DMA_apb_s0_T_Tx_Rdy                                ;
	wire         uDemux2_DMA_apb_s0_T_Tx_Tail                               ;
	wire         uDemux2_DMA_apb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux2_Periph_Multi_APB_T_Tx_Data                         ;
	wire         uDemux2_Periph_Multi_APB_T_Tx_Head                         ;
	wire         uDemux2_Periph_Multi_APB_T_Tx_Rdy                          ;
	wire         uDemux2_Periph_Multi_APB_T_Tx_Tail                         ;
	wire         uDemux2_Periph_Multi_APB_T_Tx_Vld                          ;
	wire [109:0] uDemux2_SPI_ahb_s0_T_Tx_Data                               ;
	wire         uDemux2_SPI_ahb_s0_T_Tx_Head                               ;
	wire         uDemux2_SPI_ahb_s0_T_Tx_Rdy                                ;
	wire         uDemux2_SPI_ahb_s0_T_Tx_Tail                               ;
	wire         uDemux2_SPI_ahb_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux2_Switch17_Tx_Data                                   ;
	wire         uDemux2_Switch17_Tx_Head                                   ;
	wire         uDemux2_Switch17_Tx_Rdy                                    ;
	wire         uDemux2_Switch17_Tx_Tail                                   ;
	wire         uDemux2_Switch17_Tx_Vld                                    ;
	wire [109:0] uDemux2_USB_axi_s0_T_Tx_Data                               ;
	wire         uDemux2_USB_axi_s0_T_Tx_Head                               ;
	wire         uDemux2_USB_axi_s0_T_Tx_Rdy                                ;
	wire         uDemux2_USB_axi_s0_T_Tx_Tail                               ;
	wire         uDemux2_USB_axi_s0_T_Tx_Vld                                ;
	wire [109:0] uDemux2_ddr_axil_s0_T_Tx_Data                              ;
	wire         uDemux2_ddr_axil_s0_T_Tx_Head                              ;
	wire         uDemux2_ddr_axil_s0_T_Tx_Rdy                               ;
	wire         uDemux2_ddr_axil_s0_T_Tx_Tail                              ;
	wire         uDemux2_ddr_axil_s0_T_Tx_Vld                               ;
	wire [109:0] uDemux2_gbe_apb_s0_T_Tx_Data                               ;
	wire         uDemux2_gbe_apb_s0_T_Tx_Head                               ;
	wire         uDemux2_gbe_apb_s0_T_Tx_Rdy                                ;
	wire         uDemux2_gbe_apb_s0_T_Tx_Tail                               ;
	wire         uDemux2_gbe_apb_s0_T_Tx_Vld                                ;
	wire [109:0] uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Data       ;
	wire         uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Head       ;
	wire         uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Vld        ;
	wire [109:0] uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Data   ;
	wire         uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Head   ;
	wire         uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Rdy    ;
	wire         uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Tail   ;
	wire         uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Vld    ;
	wire [109:0] uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Data         ;
	wire         uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Head         ;
	wire         uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Rdy          ;
	wire         uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Tail         ;
	wire         uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Vld          ;
	wire [109:0] uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Data             ;
	wire         uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Head             ;
	wire         uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Rdy              ;
	wire         uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Tail             ;
	wire         uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Vld              ;
	wire [109:0] uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Data             ;
	wire         uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Head             ;
	wire         uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Rdy              ;
	wire         uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Tail             ;
	wire         uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Vld              ;
	wire [109:0] uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Data         ;
	wire         uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Head         ;
	wire         uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Rdy          ;
	wire         uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Tail         ;
	wire         uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Vld          ;
	wire [109:0] uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Data        ;
	wire         uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Head        ;
	wire         uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Rdy         ;
	wire         uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Tail        ;
	wire         uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Vld         ;
	wire [109:0] uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [109:0] uMux_Switch1Resp002_Rx_Data                                ;
	wire         uMux_Switch1Resp002_Rx_Head                                ;
	wire         uMux_Switch1Resp002_Rx_Rdy                                 ;
	wire         uMux_Switch1Resp002_Rx_Tail                                ;
	wire         uMux_Switch1Resp002_Rx_Vld                                 ;
	wire [109:0] uMux_Switch4Resp001_Rx_Data                                ;
	wire         uMux_Switch4Resp001_Rx_Head                                ;
	wire         uMux_Switch4Resp001_Rx_Rdy                                 ;
	wire         uMux_Switch4Resp001_Rx_Tail                                ;
	wire         uMux_Switch4Resp001_Rx_Vld                                 ;
	wire [109:0] uMux_Switch6Resp001_Rx_Data                                ;
	wire         uMux_Switch6Resp001_Rx_Head                                ;
	wire         uMux_Switch6Resp001_Rx_Rdy                                 ;
	wire         uMux_Switch6Resp001_Rx_Tail                                ;
	wire         uMux_Switch6Resp001_Rx_Vld                                 ;
	wire         u_117                                                      ;
	wire         u_18b6                                                     ;
	wire         u_1aad                                                     ;
	wire         u_1ec5                                                     ;
	wire         u_1f0f                                                     ;
	wire         u_2154                                                     ;
	wire         u_2316                                                     ;
	wire         u_2621                                                     ;
	wire         u_353a                                                     ;
	wire         u_3742                                                     ;
	wire         u_3c90                                                     ;
	wire         u_3ce                                                      ;
	wire         u_4066                                                     ;
	wire         u_4234                                                     ;
	wire         u_45fb                                                     ;
	wire         u_4b4b                                                     ;
	wire         u_4b8d                                                     ;
	wire         u_4c35                                                     ;
	wire         u_4dcf                                                     ;
	wire         u_4de7                                                     ;
	wire         u_4eb8                                                     ;
	wire         u_4f17                                                     ;
	wire         u_4f2                                                      ;
	wire         u_58b7                                                     ;
	wire         u_5ab6                                                     ;
	wire         u_5b88                                                     ;
	wire         u_6c36                                                     ;
	wire         u_6c4e                                                     ;
	wire         u_72f1                                                     ;
	wire         u_73ab                                                     ;
	wire         u_75a4                                                     ;
	wire         u_7686                                                     ;
	wire         u_77fe                                                     ;
	wire         u_839c                                                     ;
	wire         u_8570                                                     ;
	wire         u_85fe                                                     ;
	wire         u_89d1                                                     ;
	wire         u_8ad1                                                     ;
	wire         u_995d                                                     ;
	wire         u_a3e8                                                     ;
	wire         u_a72f                                                     ;
	wire         u_a95                                                      ;
	wire         u_a988                                                     ;
	wire         u_b2dd                                                     ;
	wire         u_b5de                                                     ;
	wire         u_bbf4                                                     ;
	wire         u_c35d                                                     ;
	wire         u_c47e                                                     ;
	wire         u_c503                                                     ;
	wire         u_cad0                                                     ;
	wire         u_cafd                                                     ;
	wire         u_cc15                                                     ;
	wire         u_cd6b                                                     ;
	wire         u_ce45                                                     ;
	wire         u_d42a                                                     ;
	wire         u_d615                                                     ;
	wire         u_d775                                                     ;
	wire         u_da9e                                                     ;
	wire         u_dde9                                                     ;
	wire         u_e442                                                     ;
	wire         u_ea63                                                     ;
	wire         u_f23c                                                     ;
	wire         u_f822                                                     ;
	wire         u_f9d9                                                     ;
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx(
		.Int_En( from_Periph_Multi_APB_T_En )
	,	.Int_Trp_Data( from_Periph_Multi_APB_T_Trp_Data )
	,	.Int_Trp_Head( from_Periph_Multi_APB_T_Trp_Head )
	,	.Int_Trp_Rdy( from_Periph_Multi_APB_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_Periph_Multi_APB_T_Trp_Tail )
	,	.Int_Trp_Vld( from_Periph_Multi_APB_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8570 )
	,	.Sys_Pwr_WakeUp( u_a72f )
	,	.Tx_Data( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Periph_Multi_APB_T(
		.Rx_Data( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4de7 )
	,	.Sys_Pwr_WakeUp( u_4eb8 )
	,	.Tx_Data( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx(
		.Int_En( from_PUFCC_apb_s0_T_En )
	,	.Int_Trp_Data( from_PUFCC_apb_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_PUFCC_apb_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_PUFCC_apb_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_PUFCC_apb_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_PUFCC_apb_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4dcf )
	,	.Sys_Pwr_WakeUp( u_cad0 )
	,	.Tx_Data( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_PUFCC_apb_s0_T(
		.Rx_Data( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2316 )
	,	.Sys_Pwr_WakeUp( u_cafd )
	,	.Tx_Data( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx(
		.Int_En( from_SPI_ahb_s0_T_En )
	,	.Int_Trp_Data( from_SPI_ahb_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_SPI_ahb_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_SPI_ahb_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_SPI_ahb_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_SPI_ahb_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_18b6 )
	,	.Sys_Pwr_WakeUp( u_995d )
	,	.Tx_Data( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_SPI_ahb_s0_T(
		.Rx_Data( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4b8d )
	,	.Sys_Pwr_WakeUp( u_7686 )
	,	.Tx_Data( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch17_SubEdgesSlowRx(
		.Int_En( from_Switch17_En )
	,	.Int_Trp_Data( from_Switch17_Trp_Data )
	,	.Int_Trp_Head( from_Switch17_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch17_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch17_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch17_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b2dd )
	,	.Sys_Pwr_WakeUp( u_6c36 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch17(
		.Rx_Data( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch17_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_839c )
	,	.Sys_Pwr_WakeUp( u_c503 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch17_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch17_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch17_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch17_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch17_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_527945bf Demux_Switch17(
		.Rx_Data( uuDtpRxNoPipe_Switch17_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch17_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch17_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch17_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch17_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_45fb )
	,	.Sys_Pwr_WakeUp( u_75a4 )
	,	.Tx_0_Data( uDemux0_Switch17_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch17_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch17_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch17_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch17_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch17_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch17_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch17_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch17_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch17_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch17_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch17_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch17_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch17_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch17_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx(
		.Int_En( from_USB_axi_s0_T_En )
	,	.Int_Trp_Data( from_USB_axi_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_USB_axi_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_USB_axi_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_USB_axi_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_USB_axi_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_58b7 )
	,	.Sys_Pwr_WakeUp( u_a3e8 )
	,	.Tx_Data( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_USB_axi_s0_T(
		.Rx_Data( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_USB_axi_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3ce )
	,	.Sys_Pwr_WakeUp( u_ce45 )
	,	.Tx_Data( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_cccd2a6a Demux_USB_axi_s0_T(
		.Rx_Data( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_USB_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dde9 )
	,	.Sys_Pwr_WakeUp( u_d42a )
	,	.Tx_0_Data( uDemux0_USB_axi_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_USB_axi_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_USB_axi_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_USB_axi_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_USB_axi_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_USB_axi_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_USB_axi_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_USB_axi_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_USB_axi_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_USB_axi_s0_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_USB_axi_s0_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_USB_axi_s0_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_USB_axi_s0_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_USB_axi_s0_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_USB_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx(
		.Int_En( from_ddr_axil_s0_T_En )
	,	.Int_Trp_Data( from_ddr_axil_s0_T_Trp_Data )
	,	.Int_Trp_Head( from_ddr_axil_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( from_ddr_axil_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( from_ddr_axil_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( from_ddr_axil_s0_T_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e442 )
	,	.Sys_Pwr_WakeUp( u_89d1 )
	,	.Tx_Data( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_ddr_axil_s0_T(
		.Rx_Data( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_ddr_axil_s0_T_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1ec5 )
	,	.Sys_Pwr_WakeUp( u_6c4e )
	,	.Tx_Data( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_cccd2a6a Demux_ddr_axil_s0_T(
		.Rx_Data( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_ddr_axil_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f23c )
	,	.Sys_Pwr_WakeUp( u_ea63 )
	,	.Tx_0_Data( uDemux0_ddr_axil_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_ddr_axil_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_ddr_axil_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_ddr_axil_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_ddr_axil_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_ddr_axil_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_ddr_axil_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_ddr_axil_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_ddr_axil_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_ddr_axil_s0_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_ddr_axil_s0_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_ddr_axil_s0_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_ddr_axil_s0_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_ddr_axil_s0_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_ddr_axil_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_gbe_apb_s0_T(
		.Rx_Data( from_gbe_apb_s0_T_Data )
	,	.Rx_Head( from_gbe_apb_s0_T_Head )
	,	.Rx_Rdy( from_gbe_apb_s0_T_Rdy )
	,	.Rx_Tail( from_gbe_apb_s0_T_Tail )
	,	.Rx_Vld( from_gbe_apb_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4b4b )
	,	.Sys_Pwr_WakeUp( u_2154 )
	,	.Tx_Data( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_D_U_U_cccd2a6a Demux_gbe_apb_s0_T(
		.Rx_Data( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_gbe_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a988 )
	,	.Sys_Pwr_WakeUp( u_4f17 )
	,	.Tx_0_Data( uDemux0_gbe_apb_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_gbe_apb_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_gbe_apb_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_gbe_apb_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_gbe_apb_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_gbe_apb_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_gbe_apb_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_gbe_apb_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_gbe_apb_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_gbe_apb_s0_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_gbe_apb_s0_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_gbe_apb_s0_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_gbe_apb_s0_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_gbe_apb_s0_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_gbe_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx(
		.Int_En( to_Switch4Resp001_En )
	,	.Int_Trp_Data( to_Switch4Resp001_Trp_Data )
	,	.Int_Trp_Head( to_Switch4Resp001_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch4Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch4Resp001_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch4Resp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_85fe )
	,	.Sys_Pwr_WakeUp( u_cc15 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c47e )
	,	.Sys_Pwr_WakeUp( u_a95 )
	,	.Tx_Data( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch4Resp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uMux_Switch4Resp001_Rx_Data )
	,	.Rx_Head( uMux_Switch4Resp001_Rx_Head )
	,	.Rx_Rdy( uMux_Switch4Resp001_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch4Resp001_Rx_Tail )
	,	.Rx_Vld( uMux_Switch4Resp001_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( u_b5de )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_b866128f Mux_Switch4Resp001(
		.Rx_0_Data( uDemux2_DMA_apb_s0_T_Tx_Data )
	,	.Rx_0_Head( uDemux2_DMA_apb_s0_T_Tx_Head )
	,	.Rx_0_Rdy( uDemux2_DMA_apb_s0_T_Tx_Rdy )
	,	.Rx_0_Tail( uDemux2_DMA_apb_s0_T_Tx_Tail )
	,	.Rx_0_Vld( uDemux2_DMA_apb_s0_T_Tx_Vld )
	,	.Rx_1_Data( uDemux2_Periph_Multi_APB_T_Tx_Data )
	,	.Rx_1_Head( uDemux2_Periph_Multi_APB_T_Tx_Head )
	,	.Rx_1_Rdy( uDemux2_Periph_Multi_APB_T_Tx_Rdy )
	,	.Rx_1_Tail( uDemux2_Periph_Multi_APB_T_Tx_Tail )
	,	.Rx_1_Vld( uDemux2_Periph_Multi_APB_T_Tx_Vld )
	,	.Rx_2_Data( uDemux2_SPI_ahb_s0_T_Tx_Data )
	,	.Rx_2_Head( uDemux2_SPI_ahb_s0_T_Tx_Head )
	,	.Rx_2_Rdy( uDemux2_SPI_ahb_s0_T_Tx_Rdy )
	,	.Rx_2_Tail( uDemux2_SPI_ahb_s0_T_Tx_Tail )
	,	.Rx_2_Vld( uDemux2_SPI_ahb_s0_T_Tx_Vld )
	,	.Rx_3_Data( uDemux1_Switch17_Tx_Data )
	,	.Rx_3_Head( uDemux1_Switch17_Tx_Head )
	,	.Rx_3_Rdy( uDemux1_Switch17_Tx_Rdy )
	,	.Rx_3_Tail( uDemux1_Switch17_Tx_Tail )
	,	.Rx_3_Vld( uDemux1_Switch17_Tx_Vld )
	,	.Rx_4_Data( uDemux2_USB_axi_s0_T_Tx_Data )
	,	.Rx_4_Head( uDemux2_USB_axi_s0_T_Tx_Head )
	,	.Rx_4_Rdy( uDemux2_USB_axi_s0_T_Tx_Rdy )
	,	.Rx_4_Tail( uDemux2_USB_axi_s0_T_Tx_Tail )
	,	.Rx_4_Vld( uDemux2_USB_axi_s0_T_Tx_Vld )
	,	.Rx_5_Data( uDemux2_ddr_axil_s0_T_Tx_Data )
	,	.Rx_5_Head( uDemux2_ddr_axil_s0_T_Tx_Head )
	,	.Rx_5_Rdy( uDemux2_ddr_axil_s0_T_Tx_Rdy )
	,	.Rx_5_Tail( uDemux2_ddr_axil_s0_T_Tx_Tail )
	,	.Rx_5_Vld( uDemux2_ddr_axil_s0_T_Tx_Vld )
	,	.Rx_6_Data( uDemux2_gbe_apb_s0_T_Tx_Data )
	,	.Rx_6_Head( uDemux2_gbe_apb_s0_T_Tx_Head )
	,	.Rx_6_Rdy( uDemux2_gbe_apb_s0_T_Tx_Rdy )
	,	.Rx_6_Tail( uDemux2_gbe_apb_s0_T_Tx_Tail )
	,	.Rx_6_Vld( uDemux2_gbe_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d615 )
	,	.Sys_Pwr_WakeUp( u_77fe )
	,	.Tx_Data( uMux_Switch4Resp001_Rx_Data )
	,	.Tx_Head( uMux_Switch4Resp001_Rx_Head )
	,	.Tx_Rdy( uMux_Switch4Resp001_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch4Resp001_Rx_Tail )
	,	.Tx_Vld( uMux_Switch4Resp001_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	);
	rsnoc_z_H_R_T_D_U_U_cccd2a6a Demux_SPI_ahb_s0_T(
		.Rx_Data( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_SPI_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_353a )
	,	.Sys_Pwr_WakeUp( u_f9d9 )
	,	.Tx_0_Data( uDemux0_SPI_ahb_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_SPI_ahb_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_SPI_ahb_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_SPI_ahb_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_SPI_ahb_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_SPI_ahb_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_SPI_ahb_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_SPI_ahb_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_SPI_ahb_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_SPI_ahb_s0_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_SPI_ahb_s0_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_SPI_ahb_s0_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_SPI_ahb_s0_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_SPI_ahb_s0_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_SPI_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_59c2db12 DtpRxClkAdapt_Switch18_SubEdgesSlowRx(
		.Int_En( from_Switch18_En )
	,	.Int_Trp_Data( from_Switch18_Trp_Data )
	,	.Int_Trp_Head( from_Switch18_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch18_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch18_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch18_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ab6 )
	,	.Sys_Pwr_WakeUp( u_c35d )
	,	.Tx_Data( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch18(
		.Rx_Data( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch18_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1aad )
	,	.Sys_Pwr_WakeUp( u_4066 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch18_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch18_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch18_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch18_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch18_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch6Resp001(
		.Rx_Data( uMux_Switch6Resp001_Rx_Data )
	,	.Rx_Head( uMux_Switch6Resp001_Rx_Head )
	,	.Rx_Rdy( uMux_Switch6Resp001_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch6Resp001_Rx_Tail )
	,	.Rx_Vld( uMux_Switch6Resp001_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd6b )
	,	.Sys_Pwr_WakeUp( u_4234 )
	,	.Tx_Data( to_Switch6Resp001_Data )
	,	.Tx_Head( to_Switch6Resp001_Head )
	,	.Tx_Rdy( to_Switch6Resp001_Rdy )
	,	.Tx_Tail( to_Switch6Resp001_Tail )
	,	.Tx_Vld( to_Switch6Resp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_b3861c52 Mux_Switch6Resp001(
		.Rx_0_Data( uDemux1_DMA_apb_s0_T_Tx_Data )
	,	.Rx_0_Head( uDemux1_DMA_apb_s0_T_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_DMA_apb_s0_T_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_DMA_apb_s0_T_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_DMA_apb_s0_T_Tx_Vld )
	,	.Rx_1_Data( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Data )
	,	.Rx_1_Head( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Head )
	,	.Rx_1_Rdy( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Rdy )
	,	.Rx_1_Tail( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Tail )
	,	.Rx_1_Vld( uuDtpRxNoPipe_PUFCC_apb_s0_T_Tx_Vld )
	,	.Rx_2_Data( uDemux1_Periph_Multi_APB_T_Tx_Data )
	,	.Rx_2_Head( uDemux1_Periph_Multi_APB_T_Tx_Head )
	,	.Rx_2_Rdy( uDemux1_Periph_Multi_APB_T_Tx_Rdy )
	,	.Rx_2_Tail( uDemux1_Periph_Multi_APB_T_Tx_Tail )
	,	.Rx_2_Vld( uDemux1_Periph_Multi_APB_T_Tx_Vld )
	,	.Rx_3_Data( uDemux1_SPI_ahb_s0_T_Tx_Data )
	,	.Rx_3_Head( uDemux1_SPI_ahb_s0_T_Tx_Head )
	,	.Rx_3_Rdy( uDemux1_SPI_ahb_s0_T_Tx_Rdy )
	,	.Rx_3_Tail( uDemux1_SPI_ahb_s0_T_Tx_Tail )
	,	.Rx_3_Vld( uDemux1_SPI_ahb_s0_T_Tx_Vld )
	,	.Rx_4_Data( uDemux2_Switch17_Tx_Data )
	,	.Rx_4_Head( uDemux2_Switch17_Tx_Head )
	,	.Rx_4_Rdy( uDemux2_Switch17_Tx_Rdy )
	,	.Rx_4_Tail( uDemux2_Switch17_Tx_Tail )
	,	.Rx_4_Vld( uDemux2_Switch17_Tx_Vld )
	,	.Rx_5_Data( uuDtpRxNoPipe_Switch18_Tx_Data )
	,	.Rx_5_Head( uuDtpRxNoPipe_Switch18_Tx_Head )
	,	.Rx_5_Rdy( uuDtpRxNoPipe_Switch18_Tx_Rdy )
	,	.Rx_5_Tail( uuDtpRxNoPipe_Switch18_Tx_Tail )
	,	.Rx_5_Vld( uuDtpRxNoPipe_Switch18_Tx_Vld )
	,	.Rx_6_Data( uDemux1_USB_axi_s0_T_Tx_Data )
	,	.Rx_6_Head( uDemux1_USB_axi_s0_T_Tx_Head )
	,	.Rx_6_Rdy( uDemux1_USB_axi_s0_T_Tx_Rdy )
	,	.Rx_6_Tail( uDemux1_USB_axi_s0_T_Tx_Tail )
	,	.Rx_6_Vld( uDemux1_USB_axi_s0_T_Tx_Vld )
	,	.Rx_7_Data( uDemux1_ddr_axil_s0_T_Tx_Data )
	,	.Rx_7_Head( uDemux1_ddr_axil_s0_T_Tx_Head )
	,	.Rx_7_Rdy( uDemux1_ddr_axil_s0_T_Tx_Rdy )
	,	.Rx_7_Tail( uDemux1_ddr_axil_s0_T_Tx_Tail )
	,	.Rx_7_Vld( uDemux1_ddr_axil_s0_T_Tx_Vld )
	,	.Rx_8_Data( uDemux1_gbe_apb_s0_T_Tx_Data )
	,	.Rx_8_Head( uDemux1_gbe_apb_s0_T_Tx_Head )
	,	.Rx_8_Rdy( uDemux1_gbe_apb_s0_T_Tx_Rdy )
	,	.Rx_8_Tail( uDemux1_gbe_apb_s0_T_Tx_Tail )
	,	.Rx_8_Vld( uDemux1_gbe_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_117 )
	,	.Sys_Pwr_WakeUp( u_5b88 )
	,	.Tx_Data( uMux_Switch6Resp001_Rx_Data )
	,	.Tx_Head( uMux_Switch6Resp001_Rx_Head )
	,	.Tx_Rdy( uMux_Switch6Resp001_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch6Resp001_Rx_Tail )
	,	.Tx_Vld( uMux_Switch6Resp001_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	,	.WakeUp_Rx_7( )
	,	.WakeUp_Rx_8( )
	);
	rsnoc_z_H_R_T_D_U_U_cccd2a6a Demux_Periph_Multi_APB_T(
		.Rx_Data( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Periph_Multi_APB_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bbf4 )
	,	.Sys_Pwr_WakeUp( u_73ab )
	,	.Tx_0_Data( uDemux0_Periph_Multi_APB_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_Periph_Multi_APB_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Periph_Multi_APB_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Periph_Multi_APB_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Periph_Multi_APB_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Periph_Multi_APB_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_Periph_Multi_APB_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Periph_Multi_APB_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Periph_Multi_APB_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Periph_Multi_APB_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Periph_Multi_APB_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_Periph_Multi_APB_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Periph_Multi_APB_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Periph_Multi_APB_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Periph_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_fe76015c DtpTxClkAdapt_Switch1Resp002_Async(
		.Int_Data( to_Switch1Resp002_Data )
	,	.Int_RdCnt( to_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp002_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c90 )
	,	.Sys_Pwr_WakeUp( u_1f0f )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch1Resp002(
		.Rx_Data( uMux_Switch1Resp002_Rx_Data )
	,	.Rx_Head( uMux_Switch1Resp002_Rx_Head )
	,	.Rx_Rdy( uMux_Switch1Resp002_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch1Resp002_Rx_Tail )
	,	.Rx_Vld( uMux_Switch1Resp002_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f1 )
	,	.Sys_Pwr_WakeUp( u_f822 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_b866128f Mux_Switch1Resp002(
		.Rx_0_Data( uDemux0_DMA_apb_s0_T_Tx_Data )
	,	.Rx_0_Head( uDemux0_DMA_apb_s0_T_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_DMA_apb_s0_T_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_DMA_apb_s0_T_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_DMA_apb_s0_T_Tx_Vld )
	,	.Rx_1_Data( uDemux0_Periph_Multi_APB_T_Tx_Data )
	,	.Rx_1_Head( uDemux0_Periph_Multi_APB_T_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_Periph_Multi_APB_T_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_Periph_Multi_APB_T_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_Periph_Multi_APB_T_Tx_Vld )
	,	.Rx_2_Data( uDemux0_SPI_ahb_s0_T_Tx_Data )
	,	.Rx_2_Head( uDemux0_SPI_ahb_s0_T_Tx_Head )
	,	.Rx_2_Rdy( uDemux0_SPI_ahb_s0_T_Tx_Rdy )
	,	.Rx_2_Tail( uDemux0_SPI_ahb_s0_T_Tx_Tail )
	,	.Rx_2_Vld( uDemux0_SPI_ahb_s0_T_Tx_Vld )
	,	.Rx_3_Data( uDemux0_Switch17_Tx_Data )
	,	.Rx_3_Head( uDemux0_Switch17_Tx_Head )
	,	.Rx_3_Rdy( uDemux0_Switch17_Tx_Rdy )
	,	.Rx_3_Tail( uDemux0_Switch17_Tx_Tail )
	,	.Rx_3_Vld( uDemux0_Switch17_Tx_Vld )
	,	.Rx_4_Data( uDemux0_USB_axi_s0_T_Tx_Data )
	,	.Rx_4_Head( uDemux0_USB_axi_s0_T_Tx_Head )
	,	.Rx_4_Rdy( uDemux0_USB_axi_s0_T_Tx_Rdy )
	,	.Rx_4_Tail( uDemux0_USB_axi_s0_T_Tx_Tail )
	,	.Rx_4_Vld( uDemux0_USB_axi_s0_T_Tx_Vld )
	,	.Rx_5_Data( uDemux0_ddr_axil_s0_T_Tx_Data )
	,	.Rx_5_Head( uDemux0_ddr_axil_s0_T_Tx_Head )
	,	.Rx_5_Rdy( uDemux0_ddr_axil_s0_T_Tx_Rdy )
	,	.Rx_5_Tail( uDemux0_ddr_axil_s0_T_Tx_Tail )
	,	.Rx_5_Vld( uDemux0_ddr_axil_s0_T_Tx_Vld )
	,	.Rx_6_Data( uDemux0_gbe_apb_s0_T_Tx_Data )
	,	.Rx_6_Head( uDemux0_gbe_apb_s0_T_Tx_Head )
	,	.Rx_6_Rdy( uDemux0_gbe_apb_s0_T_Tx_Rdy )
	,	.Rx_6_Tail( uDemux0_gbe_apb_s0_T_Tx_Tail )
	,	.Rx_6_Vld( uDemux0_gbe_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d775 )
	,	.Sys_Pwr_WakeUp( u_da9e )
	,	.Tx_Data( uMux_Switch1Resp002_Rx_Data )
	,	.Tx_Head( uMux_Switch1Resp002_Rx_Head )
	,	.Tx_Rdy( uMux_Switch1Resp002_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch1Resp002_Rx_Tail )
	,	.Tx_Vld( uMux_Switch1Resp002_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	,	.WakeUp_Rx_3( )
	,	.WakeUp_Rx_4( )
	,	.WakeUp_Rx_5( )
	,	.WakeUp_Rx_6( )
	);
	rsnoc_z_H_R_T_D_U_U_cccd2a6a Demux_DMA_apb_s0_T(
		.Rx_Data( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4f2 )
	,	.Sys_Pwr_WakeUp( u_2621 )
	,	.Tx_0_Data( uDemux0_DMA_apb_s0_T_Tx_Data )
	,	.Tx_0_Head( uDemux0_DMA_apb_s0_T_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_DMA_apb_s0_T_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_DMA_apb_s0_T_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_DMA_apb_s0_T_Tx_Vld )
	,	.Tx_1_Data( uDemux1_DMA_apb_s0_T_Tx_Data )
	,	.Tx_1_Head( uDemux1_DMA_apb_s0_T_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_DMA_apb_s0_T_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_DMA_apb_s0_T_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_DMA_apb_s0_T_Tx_Vld )
	,	.Tx_2_Data( uDemux2_DMA_apb_s0_T_Tx_Data )
	,	.Tx_2_Head( uDemux2_DMA_apb_s0_T_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_DMA_apb_s0_T_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_DMA_apb_s0_T_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_DMA_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_DMA_apb_s0_T(
		.Rx_Data( from_DMA_apb_s0_T_Data )
	,	.Rx_Head( from_DMA_apb_s0_T_Head )
	,	.Rx_Rdy( from_DMA_apb_s0_T_Rdy )
	,	.Rx_Tail( from_DMA_apb_s0_T_Tail )
	,	.Rx_Vld( from_DMA_apb_s0_T_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8ad1 )
	,	.Sys_Pwr_WakeUp( u_3742 )
	,	.Tx_Data( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_DMA_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_8ad1
		&
		u_2316
		&
		u_4de7
		&
		u_4b8d
		&
		u_839c
		&
		u_1aad
		&
		u_3ce
		&
		u_1ec5
		&
		u_4b4b
		&
		u_72f1
		&
		u_4c35
		&
		u_cd6b
		&
		u_4f2
		&
		u_bbf4
		&
		u_353a
		&
		u_45fb
		&
		u_dde9
		&
		u_f23c
		&
		u_a988
		&
		u_4dcf
		&
		u_8570
		&
		u_18b6
		&
		u_b2dd
		&
		u_5ab6
		&
		u_58b7
		&
		u_e442
		&
		u_3c90
		&
		u_85fe
		&
		u_c47e
		&
		u_d775
		&
		u_d615
		&	u_117;
	assign Sys_Pwr_WakeUp =
		u_3742
		|
		u_cafd
		|
		u_4eb8
		|
		u_7686
		|
		u_c503
		|
		u_4066
		|
		u_ce45
		|
		u_6c4e
		|
		u_2154
		|
		u_f822
		|
		u_b5de
		|
		u_4234
		|
		u_2621
		|
		u_73ab
		|
		u_f9d9
		|
		u_75a4
		|
		u_d42a
		|
		u_ea63
		|
		u_4f17
		|
		u_cad0
		|
		u_a72f
		|
		u_995d
		|
		u_6c36
		|
		u_c35d
		|
		u_a3e8
		|
		u_89d1
		|
		u_1f0f
		|
		u_cc15
		|
		u_a95
		|
		u_da9e
		|
		u_77fe
		|	u_5b88;
endmodule

`timescale 1ps/1ps
module rsnoc_Switch_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch2_Data
,	from_Switch2_RdCnt
,	from_Switch2_RdPtr
,	from_Switch2_RxCtl_PwrOnRst
,	from_Switch2_RxCtl_PwrOnRstAck
,	from_Switch2_TxCtl_PwrOnRst
,	from_Switch2_TxCtl_PwrOnRstAck
,	from_Switch2_WrCnt
,	from_Switch4_En
,	from_Switch4_Trp_Data
,	from_Switch4_Trp_Head
,	from_Switch4_Trp_Rdy
,	from_Switch4_Trp_Tail
,	from_Switch4_Trp_Vld
,	from_Switch6_Data
,	from_Switch6_Head
,	from_Switch6_Rdy
,	from_Switch6_Tail
,	from_Switch6_Vld
,	to_DMA_apb_s0_T_Data
,	to_DMA_apb_s0_T_Head
,	to_DMA_apb_s0_T_Rdy
,	to_DMA_apb_s0_T_Tail
,	to_DMA_apb_s0_T_Vld
,	to_PUFCC_apb_s0_T_En
,	to_PUFCC_apb_s0_T_Trp_Data
,	to_PUFCC_apb_s0_T_Trp_Head
,	to_PUFCC_apb_s0_T_Trp_Rdy
,	to_PUFCC_apb_s0_T_Trp_Tail
,	to_PUFCC_apb_s0_T_Trp_Vld
,	to_Periph_Multi_APB_T_En
,	to_Periph_Multi_APB_T_Trp_Data
,	to_Periph_Multi_APB_T_Trp_Head
,	to_Periph_Multi_APB_T_Trp_Rdy
,	to_Periph_Multi_APB_T_Trp_Tail
,	to_Periph_Multi_APB_T_Trp_Vld
,	to_SPI_ahb_s0_T_En
,	to_SPI_ahb_s0_T_Trp_Data
,	to_SPI_ahb_s0_T_Trp_Head
,	to_SPI_ahb_s0_T_Trp_Rdy
,	to_SPI_ahb_s0_T_Trp_Tail
,	to_SPI_ahb_s0_T_Trp_Vld
,	to_Switch11_En
,	to_Switch11_Trp_Data
,	to_Switch11_Trp_Head
,	to_Switch11_Trp_Rdy
,	to_Switch11_Trp_Tail
,	to_Switch11_Trp_Vld
,	to_Switch12_En
,	to_Switch12_Trp_Data
,	to_Switch12_Trp_Head
,	to_Switch12_Trp_Rdy
,	to_Switch12_Trp_Tail
,	to_Switch12_Trp_Vld
,	to_USB_axi_s0_T_En
,	to_USB_axi_s0_T_Trp_Data
,	to_USB_axi_s0_T_Trp_Head
,	to_USB_axi_s0_T_Trp_Rdy
,	to_USB_axi_s0_T_Trp_Tail
,	to_USB_axi_s0_T_Trp_Vld
,	to_ddr_axil_s0_T_En
,	to_ddr_axil_s0_T_Trp_Data
,	to_ddr_axil_s0_T_Trp_Head
,	to_ddr_axil_s0_T_Trp_Rdy
,	to_ddr_axil_s0_T_Trp_Tail
,	to_ddr_axil_s0_T_Trp_Vld
,	to_gbe_apb_s0_T_Data
,	to_gbe_apb_s0_T_Head
,	to_gbe_apb_s0_T_Rdy
,	to_gbe_apb_s0_T_Tail
,	to_gbe_apb_s0_T_Vld
);
	input          Sys_Clk                        ;
	input          Sys_Clk_ClkS                   ;
	input          Sys_Clk_En                     ;
	input          Sys_Clk_EnS                    ;
	input          Sys_Clk_RetRstN                ;
	input          Sys_Clk_RstN                   ;
	input          Sys_Clk_Tm                     ;
	output         Sys_Pwr_Idle                   ;
	output         Sys_Pwr_WakeUp                 ;
	input  [111:0] from_Switch2_Data              ;
	output [2:0]   from_Switch2_RdCnt             ;
	output [2:0]   from_Switch2_RdPtr             ;
	input          from_Switch2_RxCtl_PwrOnRst    ;
	output         from_Switch2_RxCtl_PwrOnRstAck ;
	output         from_Switch2_TxCtl_PwrOnRst    ;
	input          from_Switch2_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch2_WrCnt             ;
	output         from_Switch4_En                ;
	input  [109:0] from_Switch4_Trp_Data          ;
	input          from_Switch4_Trp_Head          ;
	output         from_Switch4_Trp_Rdy           ;
	input          from_Switch4_Trp_Tail          ;
	input          from_Switch4_Trp_Vld           ;
	input  [109:0] from_Switch6_Data              ;
	input          from_Switch6_Head              ;
	output         from_Switch6_Rdy               ;
	input          from_Switch6_Tail              ;
	input          from_Switch6_Vld               ;
	output [109:0] to_DMA_apb_s0_T_Data           ;
	output         to_DMA_apb_s0_T_Head           ;
	input          to_DMA_apb_s0_T_Rdy            ;
	output         to_DMA_apb_s0_T_Tail           ;
	output         to_DMA_apb_s0_T_Vld            ;
	input          to_PUFCC_apb_s0_T_En           ;
	output [109:0] to_PUFCC_apb_s0_T_Trp_Data     ;
	output         to_PUFCC_apb_s0_T_Trp_Head     ;
	input          to_PUFCC_apb_s0_T_Trp_Rdy      ;
	output         to_PUFCC_apb_s0_T_Trp_Tail     ;
	output         to_PUFCC_apb_s0_T_Trp_Vld      ;
	input          to_Periph_Multi_APB_T_En       ;
	output [109:0] to_Periph_Multi_APB_T_Trp_Data ;
	output         to_Periph_Multi_APB_T_Trp_Head ;
	input          to_Periph_Multi_APB_T_Trp_Rdy  ;
	output         to_Periph_Multi_APB_T_Trp_Tail ;
	output         to_Periph_Multi_APB_T_Trp_Vld  ;
	input          to_SPI_ahb_s0_T_En             ;
	output [109:0] to_SPI_ahb_s0_T_Trp_Data       ;
	output         to_SPI_ahb_s0_T_Trp_Head       ;
	input          to_SPI_ahb_s0_T_Trp_Rdy        ;
	output         to_SPI_ahb_s0_T_Trp_Tail       ;
	output         to_SPI_ahb_s0_T_Trp_Vld        ;
	input          to_Switch11_En                 ;
	output [109:0] to_Switch11_Trp_Data           ;
	output         to_Switch11_Trp_Head           ;
	input          to_Switch11_Trp_Rdy            ;
	output         to_Switch11_Trp_Tail           ;
	output         to_Switch11_Trp_Vld            ;
	input          to_Switch12_En                 ;
	output [109:0] to_Switch12_Trp_Data           ;
	output         to_Switch12_Trp_Head           ;
	input          to_Switch12_Trp_Rdy            ;
	output         to_Switch12_Trp_Tail           ;
	output         to_Switch12_Trp_Vld            ;
	input          to_USB_axi_s0_T_En             ;
	output [109:0] to_USB_axi_s0_T_Trp_Data       ;
	output         to_USB_axi_s0_T_Trp_Head       ;
	input          to_USB_axi_s0_T_Trp_Rdy        ;
	output         to_USB_axi_s0_T_Trp_Tail       ;
	output         to_USB_axi_s0_T_Trp_Vld        ;
	input          to_ddr_axil_s0_T_En            ;
	output [109:0] to_ddr_axil_s0_T_Trp_Data      ;
	output         to_ddr_axil_s0_T_Trp_Head      ;
	input          to_ddr_axil_s0_T_Trp_Rdy       ;
	output         to_ddr_axil_s0_T_Trp_Tail      ;
	output         to_ddr_axil_s0_T_Trp_Vld       ;
	output [109:0] to_gbe_apb_s0_T_Data           ;
	output         to_gbe_apb_s0_T_Head           ;
	input          to_gbe_apb_s0_T_Rdy            ;
	output         to_gbe_apb_s0_T_Tail           ;
	output         to_gbe_apb_s0_T_Vld            ;
	wire [109:0] uuDtpRxNoPipe_Switch2_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch4_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld                        ;
	wire [109:0] uuDtpRxNoPipe_Switch6_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch6_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Data                ;
	wire         uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Head                ;
	wire         uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Rdy                 ;
	wire         uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Tail                ;
	wire         uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Vld                 ;
	wire [109:0] uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Data            ;
	wire         uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Head            ;
	wire         uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Rdy             ;
	wire         uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Tail            ;
	wire         uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Vld             ;
	wire [109:0] uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Data                  ;
	wire         uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Head                  ;
	wire         uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Rdy                   ;
	wire         uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Tail                  ;
	wire         uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Vld                   ;
	wire [109:0] uuDtpTxNoPipe_Switch11_Tx_Data                      ;
	wire         uuDtpTxNoPipe_Switch11_Tx_Head                      ;
	wire         uuDtpTxNoPipe_Switch11_Tx_Rdy                       ;
	wire         uuDtpTxNoPipe_Switch11_Tx_Tail                      ;
	wire         uuDtpTxNoPipe_Switch11_Tx_Vld                       ;
	wire [109:0] uuDtpTxNoPipe_Switch12_Tx_Data                      ;
	wire         uuDtpTxNoPipe_Switch12_Tx_Head                      ;
	wire         uuDtpTxNoPipe_Switch12_Tx_Rdy                       ;
	wire         uuDtpTxNoPipe_Switch12_Tx_Tail                      ;
	wire         uuDtpTxNoPipe_Switch12_Tx_Vld                       ;
	wire [109:0] uuDtpTxNoPipe_USB_axi_s0_T_Tx_Data                  ;
	wire         uuDtpTxNoPipe_USB_axi_s0_T_Tx_Head                  ;
	wire         uuDtpTxNoPipe_USB_axi_s0_T_Tx_Rdy                   ;
	wire         uuDtpTxNoPipe_USB_axi_s0_T_Tx_Tail                  ;
	wire         uuDtpTxNoPipe_USB_axi_s0_T_Tx_Vld                   ;
	wire [109:0] uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Data                 ;
	wire         uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Head                 ;
	wire         uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Rdy                  ;
	wire         uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Tail                 ;
	wire         uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Vld                  ;
	wire [109:0] uDemux0_Switch2_Tx_Data                             ;
	wire         uDemux0_Switch2_Tx_Head                             ;
	wire         uDemux0_Switch2_Tx_Rdy                              ;
	wire         uDemux0_Switch2_Tx_Tail                             ;
	wire         uDemux0_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch4_Tx_Data                             ;
	wire         uDemux0_Switch4_Tx_Head                             ;
	wire         uDemux0_Switch4_Tx_Rdy                              ;
	wire         uDemux0_Switch4_Tx_Tail                             ;
	wire         uDemux0_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux0_Switch6_Tx_Data                             ;
	wire         uDemux0_Switch6_Tx_Head                             ;
	wire         uDemux0_Switch6_Tx_Rdy                              ;
	wire         uDemux0_Switch6_Tx_Tail                             ;
	wire         uDemux0_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch2_Tx_Data                             ;
	wire         uDemux1_Switch2_Tx_Head                             ;
	wire         uDemux1_Switch2_Tx_Rdy                              ;
	wire         uDemux1_Switch2_Tx_Tail                             ;
	wire         uDemux1_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch4_Tx_Data                             ;
	wire         uDemux1_Switch4_Tx_Head                             ;
	wire         uDemux1_Switch4_Tx_Rdy                              ;
	wire         uDemux1_Switch4_Tx_Tail                             ;
	wire         uDemux1_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux1_Switch6_Tx_Data                             ;
	wire         uDemux1_Switch6_Tx_Head                             ;
	wire         uDemux1_Switch6_Tx_Rdy                              ;
	wire         uDemux1_Switch6_Tx_Tail                             ;
	wire         uDemux1_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch2_Tx_Data                             ;
	wire         uDemux2_Switch2_Tx_Head                             ;
	wire         uDemux2_Switch2_Tx_Rdy                              ;
	wire         uDemux2_Switch2_Tx_Tail                             ;
	wire         uDemux2_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch4_Tx_Data                             ;
	wire         uDemux2_Switch4_Tx_Head                             ;
	wire         uDemux2_Switch4_Tx_Rdy                              ;
	wire         uDemux2_Switch4_Tx_Tail                             ;
	wire         uDemux2_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux2_Switch6_Tx_Data                             ;
	wire         uDemux2_Switch6_Tx_Head                             ;
	wire         uDemux2_Switch6_Tx_Rdy                              ;
	wire         uDemux2_Switch6_Tx_Tail                             ;
	wire         uDemux2_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux3_Switch2_Tx_Data                             ;
	wire         uDemux3_Switch2_Tx_Head                             ;
	wire         uDemux3_Switch2_Tx_Rdy                              ;
	wire         uDemux3_Switch2_Tx_Tail                             ;
	wire         uDemux3_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux3_Switch4_Tx_Data                             ;
	wire         uDemux3_Switch4_Tx_Head                             ;
	wire         uDemux3_Switch4_Tx_Rdy                              ;
	wire         uDemux3_Switch4_Tx_Tail                             ;
	wire         uDemux3_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux3_Switch6_Tx_Data                             ;
	wire         uDemux3_Switch6_Tx_Head                             ;
	wire         uDemux3_Switch6_Tx_Rdy                              ;
	wire         uDemux3_Switch6_Tx_Tail                             ;
	wire         uDemux3_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux4_Switch2_Tx_Data                             ;
	wire         uDemux4_Switch2_Tx_Head                             ;
	wire         uDemux4_Switch2_Tx_Rdy                              ;
	wire         uDemux4_Switch2_Tx_Tail                             ;
	wire         uDemux4_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux4_Switch4_Tx_Data                             ;
	wire         uDemux4_Switch4_Tx_Head                             ;
	wire         uDemux4_Switch4_Tx_Rdy                              ;
	wire         uDemux4_Switch4_Tx_Tail                             ;
	wire         uDemux4_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux4_Switch6_Tx_Data                             ;
	wire         uDemux4_Switch6_Tx_Head                             ;
	wire         uDemux4_Switch6_Tx_Rdy                              ;
	wire         uDemux4_Switch6_Tx_Tail                             ;
	wire         uDemux4_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux5_Switch2_Tx_Data                             ;
	wire         uDemux5_Switch2_Tx_Head                             ;
	wire         uDemux5_Switch2_Tx_Rdy                              ;
	wire         uDemux5_Switch2_Tx_Tail                             ;
	wire         uDemux5_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux5_Switch4_Tx_Data                             ;
	wire         uDemux5_Switch4_Tx_Head                             ;
	wire         uDemux5_Switch4_Tx_Rdy                              ;
	wire         uDemux5_Switch4_Tx_Tail                             ;
	wire         uDemux5_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux5_Switch6_Tx_Data                             ;
	wire         uDemux5_Switch6_Tx_Head                             ;
	wire         uDemux5_Switch6_Tx_Rdy                              ;
	wire         uDemux5_Switch6_Tx_Tail                             ;
	wire         uDemux5_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux6_Switch2_Tx_Data                             ;
	wire         uDemux6_Switch2_Tx_Head                             ;
	wire         uDemux6_Switch2_Tx_Rdy                              ;
	wire         uDemux6_Switch2_Tx_Tail                             ;
	wire         uDemux6_Switch2_Tx_Vld                              ;
	wire [109:0] uDemux6_Switch4_Tx_Data                             ;
	wire         uDemux6_Switch4_Tx_Head                             ;
	wire         uDemux6_Switch4_Tx_Rdy                              ;
	wire         uDemux6_Switch4_Tx_Tail                             ;
	wire         uDemux6_Switch4_Tx_Vld                              ;
	wire [109:0] uDemux6_Switch6_Tx_Data                             ;
	wire         uDemux6_Switch6_Tx_Head                             ;
	wire         uDemux6_Switch6_Tx_Rdy                              ;
	wire         uDemux6_Switch6_Tx_Tail                             ;
	wire         uDemux6_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux7_Switch6_Tx_Data                             ;
	wire         uDemux7_Switch6_Tx_Head                             ;
	wire         uDemux7_Switch6_Tx_Rdy                              ;
	wire         uDemux7_Switch6_Tx_Tail                             ;
	wire         uDemux7_Switch6_Tx_Vld                              ;
	wire [109:0] uDemux8_Switch6_Tx_Data                             ;
	wire         uDemux8_Switch6_Tx_Head                             ;
	wire         uDemux8_Switch6_Tx_Rdy                              ;
	wire         uDemux8_Switch6_Tx_Tail                             ;
	wire         uDemux8_Switch6_Tx_Vld                              ;
	wire [109:0] uDtpRxClkAdapt_Switch2_Async_Tx_Data                ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Head                ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Rdy                 ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Tail                ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Vld                 ;
	wire [109:0] uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uMux_DMA_apb_s0_T_Rx_Data                           ;
	wire         uMux_DMA_apb_s0_T_Rx_Head                           ;
	wire         uMux_DMA_apb_s0_T_Rx_Rdy                            ;
	wire         uMux_DMA_apb_s0_T_Rx_Tail                           ;
	wire         uMux_DMA_apb_s0_T_Rx_Vld                            ;
	wire [109:0] uMux_Periph_Multi_APB_T_Rx_Data                     ;
	wire         uMux_Periph_Multi_APB_T_Rx_Head                     ;
	wire         uMux_Periph_Multi_APB_T_Rx_Rdy                      ;
	wire         uMux_Periph_Multi_APB_T_Rx_Tail                     ;
	wire         uMux_Periph_Multi_APB_T_Rx_Vld                      ;
	wire [109:0] uMux_SPI_ahb_s0_T_Rx_Data                           ;
	wire         uMux_SPI_ahb_s0_T_Rx_Head                           ;
	wire         uMux_SPI_ahb_s0_T_Rx_Rdy                            ;
	wire         uMux_SPI_ahb_s0_T_Rx_Tail                           ;
	wire         uMux_SPI_ahb_s0_T_Rx_Vld                            ;
	wire [109:0] uMux_Switch11_Rx_Data                               ;
	wire         uMux_Switch11_Rx_Head                               ;
	wire         uMux_Switch11_Rx_Rdy                                ;
	wire         uMux_Switch11_Rx_Tail                               ;
	wire         uMux_Switch11_Rx_Vld                                ;
	wire [109:0] uMux_USB_axi_s0_T_Rx_Data                           ;
	wire         uMux_USB_axi_s0_T_Rx_Head                           ;
	wire         uMux_USB_axi_s0_T_Rx_Rdy                            ;
	wire         uMux_USB_axi_s0_T_Rx_Tail                           ;
	wire         uMux_USB_axi_s0_T_Rx_Vld                            ;
	wire [109:0] uMux_ddr_axil_s0_T_Rx_Data                          ;
	wire         uMux_ddr_axil_s0_T_Rx_Head                          ;
	wire         uMux_ddr_axil_s0_T_Rx_Rdy                           ;
	wire         uMux_ddr_axil_s0_T_Rx_Tail                          ;
	wire         uMux_ddr_axil_s0_T_Rx_Vld                           ;
	wire [109:0] uMux_gbe_apb_s0_T_Rx_Data                           ;
	wire         uMux_gbe_apb_s0_T_Rx_Head                           ;
	wire         uMux_gbe_apb_s0_T_Rx_Rdy                            ;
	wire         uMux_gbe_apb_s0_T_Rx_Tail                           ;
	wire         uMux_gbe_apb_s0_T_Rx_Vld                            ;
	wire         u_1477                                              ;
	wire         u_164                                               ;
	wire         u_22db                                              ;
	wire         u_2948                                              ;
	wire         u_3440                                              ;
	wire         u_3808                                              ;
	wire         u_395                                               ;
	wire         u_3a48                                              ;
	wire         u_3bf9                                              ;
	wire         u_3de8                                              ;
	wire         u_4382                                              ;
	wire         u_4657                                              ;
	wire         u_503b                                              ;
	wire         u_5345                                              ;
	wire         u_55f6                                              ;
	wire         u_56b                                               ;
	wire         u_58f0                                              ;
	wire         u_5c3a                                              ;
	wire         u_622a                                              ;
	wire         u_62af                                              ;
	wire         u_65ef                                              ;
	wire         u_6771                                              ;
	wire         u_6a2                                               ;
	wire         u_6b64                                              ;
	wire         u_6be9                                              ;
	wire         u_6cc5                                              ;
	wire         u_6fe3                                              ;
	wire         u_72d9                                              ;
	wire         u_7447                                              ;
	wire         u_759f                                              ;
	wire         u_7700                                              ;
	wire         u_790b                                              ;
	wire         u_7a34                                              ;
	wire         u_8770                                              ;
	wire         u_881d                                              ;
	wire         u_8fbc                                              ;
	wire         u_908e                                              ;
	wire         u_912f                                              ;
	wire         u_9157                                              ;
	wire         u_92b0                                              ;
	wire         u_9a91                                              ;
	wire         u_9aa2                                              ;
	wire         u_a24e                                              ;
	wire         u_a397                                              ;
	wire         u_a6f0                                              ;
	wire         u_ab7                                               ;
	wire         u_b31a                                              ;
	wire         u_b458                                              ;
	wire         u_b6ea                                              ;
	wire         u_ba85                                              ;
	wire         u_bb71                                              ;
	wire         u_c13                                               ;
	wire         u_c237                                              ;
	wire         u_c429                                              ;
	wire         u_c694                                              ;
	wire         u_c8af                                              ;
	wire         u_d08c                                              ;
	wire         u_d68                                               ;
	wire         u_dace                                              ;
	wire         u_dcc4                                              ;
	wire         u_e45f                                              ;
	wire         u_e828                                              ;
	wire         u_f77e                                              ;
	wire         u_fe3b                                              ;
	rsnoc_z_H_R_T_Aca_U_Tu_fe76015c DtpRxClkAdapt_Switch2_Async(
		.Int_Data( from_Switch2_Data )
	,	.Int_RdCnt( from_Switch2_RdCnt )
	,	.Int_RdPtr( from_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch2_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcc4 )
	,	.Sys_Pwr_WakeUp( u_22db )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch4_SubEdgesSlowTx(
		.Int_En( from_Switch4_En )
	,	.Int_Trp_Data( from_Switch4_Trp_Data )
	,	.Int_Trp_Head( from_Switch4_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch4_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch4_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch4_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9aa2 )
	,	.Sys_Pwr_WakeUp( u_6771 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch4_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f77e )
	,	.Sys_Pwr_WakeUp( u_395 )
	,	.Tx_Data( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch4_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( u_3a48 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch6(
		.Rx_Data( from_Switch6_Data )
	,	.Rx_Head( from_Switch6_Head )
	,	.Rx_Rdy( from_Switch6_Rdy )
	,	.Rx_Tail( from_Switch6_Tail )
	,	.Rx_Vld( from_Switch6_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a91 )
	,	.Sys_Pwr_WakeUp( u_4382 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_PUFCC_apb_s0_T_SubEdgesSlowTx(
		.Int_En( to_PUFCC_apb_s0_T_En )
	,	.Int_Trp_Data( to_PUFCC_apb_s0_T_Trp_Data )
	,	.Int_Trp_Head( to_PUFCC_apb_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( to_PUFCC_apb_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_PUFCC_apb_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( to_PUFCC_apb_s0_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_65ef )
	,	.Sys_Pwr_WakeUp( u_92b0 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_PUFCC_apb_s0_T(
		.Rx_Data( uDemux1_Switch6_Tx_Data )
	,	.Rx_Head( uDemux1_Switch6_Tx_Head )
	,	.Rx_Rdy( uDemux1_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDemux1_Switch6_Tx_Tail )
	,	.Rx_Vld( uDemux1_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_164 )
	,	.Sys_Pwr_WakeUp( u_fe3b )
	,	.Tx_Data( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_PUFCC_apb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch12_SubEdgesSlowTx(
		.Int_En( to_Switch12_En )
	,	.Int_Trp_Data( to_Switch12_Trp_Data )
	,	.Int_Trp_Head( to_Switch12_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch12_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch12_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch12_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_Switch12_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch12_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch12_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch12_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch12_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7700 )
	,	.Sys_Pwr_WakeUp( u_759f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch12(
		.Rx_Data( uDemux3_Switch6_Tx_Data )
	,	.Rx_Head( uDemux3_Switch6_Tx_Head )
	,	.Rx_Rdy( uDemux3_Switch6_Tx_Rdy )
	,	.Rx_Tail( uDemux3_Switch6_Tx_Tail )
	,	.Rx_Vld( uDemux3_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6cc5 )
	,	.Sys_Pwr_WakeUp( u_a24e )
	,	.Tx_Data( uuDtpTxNoPipe_Switch12_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch12_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch12_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch12_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch12_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_USB_axi_s0_T_SubEdgesSlowTx(
		.Int_En( to_USB_axi_s0_T_En )
	,	.Int_Trp_Data( to_USB_axi_s0_T_Trp_Data )
	,	.Int_Trp_Head( to_USB_axi_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( to_USB_axi_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_USB_axi_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( to_USB_axi_s0_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_56b )
	,	.Sys_Pwr_WakeUp( u_7a34 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_USB_axi_s0_T(
		.Rx_Data( uMux_USB_axi_s0_T_Rx_Data )
	,	.Rx_Head( uMux_USB_axi_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_USB_axi_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_USB_axi_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_USB_axi_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b458 )
	,	.Sys_Pwr_WakeUp( u_7447 )
	,	.Tx_Data( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_USB_axi_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_USB_axi_s0_T(
		.Rx_0_Data( uDemux3_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux3_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux3_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux3_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux3_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux3_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux3_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux3_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux3_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux3_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux4_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux4_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux4_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux4_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux4_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8770 )
	,	.Sys_Pwr_WakeUp( u_912f )
	,	.Tx_Data( uMux_USB_axi_s0_T_Rx_Data )
	,	.Tx_Head( uMux_USB_axi_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_USB_axi_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_USB_axi_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_USB_axi_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_ddr_axil_s0_T_SubEdgesSlowTx(
		.Int_En( to_ddr_axil_s0_T_En )
	,	.Int_Trp_Data( to_ddr_axil_s0_T_Trp_Data )
	,	.Int_Trp_Head( to_ddr_axil_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( to_ddr_axil_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_ddr_axil_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( to_ddr_axil_s0_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_908e )
	,	.Sys_Pwr_WakeUp( u_ba85 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_ddr_axil_s0_T(
		.Rx_Data( uMux_ddr_axil_s0_T_Rx_Data )
	,	.Rx_Head( uMux_ddr_axil_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_ddr_axil_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_ddr_axil_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_ddr_axil_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6fe3 )
	,	.Sys_Pwr_WakeUp( u_8fbc )
	,	.Tx_Data( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_ddr_axil_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_ddr_axil_s0_T(
		.Rx_0_Data( uDemux4_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux4_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux4_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux4_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux4_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux4_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux4_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux4_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux4_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux4_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux5_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux5_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux5_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux5_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux5_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c8af )
	,	.Sys_Pwr_WakeUp( u_a6f0 )
	,	.Tx_Data( uMux_ddr_axil_s0_T_Rx_Data )
	,	.Tx_Head( uMux_ddr_axil_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_ddr_axil_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_ddr_axil_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_ddr_axil_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_gbe_apb_s0_T(
		.Rx_Data( uMux_gbe_apb_s0_T_Rx_Data )
	,	.Rx_Head( uMux_gbe_apb_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_gbe_apb_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_gbe_apb_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_gbe_apb_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3bf9 )
	,	.Sys_Pwr_WakeUp( u_b31a )
	,	.Tx_Data( to_gbe_apb_s0_T_Data )
	,	.Tx_Head( to_gbe_apb_s0_T_Head )
	,	.Tx_Rdy( to_gbe_apb_s0_T_Rdy )
	,	.Tx_Tail( to_gbe_apb_s0_T_Tail )
	,	.Tx_Vld( to_gbe_apb_s0_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_gbe_apb_s0_T(
		.Rx_0_Data( uDemux5_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux5_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux5_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux5_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux5_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux5_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux5_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux5_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux5_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux5_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux6_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux6_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux6_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux6_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux6_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5345 )
	,	.Sys_Pwr_WakeUp( u_dace )
	,	.Tx_Data( uMux_gbe_apb_s0_T_Rx_Data )
	,	.Tx_Head( uMux_gbe_apb_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_gbe_apb_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_gbe_apb_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_gbe_apb_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Switch11_SubEdgesSlowTx(
		.Int_En( to_Switch11_En )
	,	.Int_Trp_Data( to_Switch11_Trp_Data )
	,	.Int_Trp_Head( to_Switch11_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch11_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch11_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch11_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_Switch11_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch11_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch11_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch11_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch11_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ab7 )
	,	.Sys_Pwr_WakeUp( u_3de8 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch11(
		.Rx_Data( uMux_Switch11_Rx_Data )
	,	.Rx_Head( uMux_Switch11_Rx_Head )
	,	.Rx_Rdy( uMux_Switch11_Rx_Rdy )
	,	.Rx_Tail( uMux_Switch11_Rx_Tail )
	,	.Rx_Vld( uMux_Switch11_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e828 )
	,	.Sys_Pwr_WakeUp( u_1477 )
	,	.Tx_Data( uuDtpTxNoPipe_Switch11_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch11_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch11_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch11_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch11_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Switch11(
		.Rx_0_Data( uDemux2_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux2_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux2_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux2_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux2_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux2_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux2_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux2_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux2_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux2_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux7_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux7_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux7_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux7_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux7_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3808 )
	,	.Sys_Pwr_WakeUp( u_a397 )
	,	.Tx_Data( uMux_Switch11_Rx_Data )
	,	.Tx_Head( uMux_Switch11_Rx_Head )
	,	.Tx_Rdy( uMux_Switch11_Rx_Rdy )
	,	.Tx_Tail( uMux_Switch11_Rx_Tail )
	,	.Tx_Vld( uMux_Switch11_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_Periph_Multi_APB_T_SubEdgesSlowTx(
		.Int_En( to_Periph_Multi_APB_T_En )
	,	.Int_Trp_Data( to_Periph_Multi_APB_T_Trp_Data )
	,	.Int_Trp_Head( to_Periph_Multi_APB_T_Trp_Head )
	,	.Int_Trp_Rdy( to_Periph_Multi_APB_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_Periph_Multi_APB_T_Trp_Tail )
	,	.Int_Trp_Vld( to_Periph_Multi_APB_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d68 )
	,	.Sys_Pwr_WakeUp( u_c237 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Periph_Multi_APB_T(
		.Rx_Data( uMux_Periph_Multi_APB_T_Rx_Data )
	,	.Rx_Head( uMux_Periph_Multi_APB_T_Rx_Head )
	,	.Rx_Rdy( uMux_Periph_Multi_APB_T_Rx_Rdy )
	,	.Rx_Tail( uMux_Periph_Multi_APB_T_Rx_Tail )
	,	.Rx_Vld( uMux_Periph_Multi_APB_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72d9 )
	,	.Sys_Pwr_WakeUp( u_5c3a )
	,	.Tx_Data( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Periph_Multi_APB_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_Periph_Multi_APB_T(
		.Rx_0_Data( uDemux6_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux6_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux6_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux6_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux6_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux6_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux6_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux6_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux6_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux6_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux8_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux8_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux8_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux8_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux8_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c429 )
	,	.Sys_Pwr_WakeUp( u_b6ea )
	,	.Tx_Data( uMux_Periph_Multi_APB_T_Rx_Data )
	,	.Tx_Head( uMux_Periph_Multi_APB_T_Rx_Head )
	,	.Tx_Rdy( uMux_Periph_Multi_APB_T_Rx_Rdy )
	,	.Tx_Tail( uMux_Periph_Multi_APB_T_Rx_Tail )
	,	.Tx_Vld( uMux_Periph_Multi_APB_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_D_U_U_8d341bd8 Demux_Switch6(
		.Rx_Data( uuDtpRxNoPipe_Switch6_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch6_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch6_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch6_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_58f0 )
	,	.Sys_Pwr_WakeUp( u_62af )
	,	.Tx_0_Data( uDemux0_Switch6_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch6_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch6_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch6_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch6_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch6_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch6_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch6_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch6_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch6_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch6_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch6_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch6_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch6_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch6_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch6_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch6_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch6_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch6_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch6_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch6_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch6_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch6_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch6_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch6_Tx_Vld )
	,	.Tx_5_Data( uDemux5_Switch6_Tx_Data )
	,	.Tx_5_Head( uDemux5_Switch6_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_Switch6_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_Switch6_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_Switch6_Tx_Vld )
	,	.Tx_6_Data( uDemux6_Switch6_Tx_Data )
	,	.Tx_6_Head( uDemux6_Switch6_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_Switch6_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_Switch6_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_Switch6_Tx_Vld )
	,	.Tx_7_Data( uDemux7_Switch6_Tx_Data )
	,	.Tx_7_Head( uDemux7_Switch6_Tx_Head )
	,	.Tx_7_Rdy( uDemux7_Switch6_Tx_Rdy )
	,	.Tx_7_Tail( uDemux7_Switch6_Tx_Tail )
	,	.Tx_7_Vld( uDemux7_Switch6_Tx_Vld )
	,	.Tx_8_Data( uDemux8_Switch6_Tx_Data )
	,	.Tx_8_Head( uDemux8_Switch6_Tx_Head )
	,	.Tx_8_Rdy( uDemux8_Switch6_Tx_Rdy )
	,	.Tx_8_Tail( uDemux8_Switch6_Tx_Tail )
	,	.Tx_8_Vld( uDemux8_Switch6_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_804fb037 DtpTxClkAdapt_SPI_ahb_s0_T_SubEdgesSlowTx(
		.Int_En( to_SPI_ahb_s0_T_En )
	,	.Int_Trp_Data( to_SPI_ahb_s0_T_Trp_Data )
	,	.Int_Trp_Head( to_SPI_ahb_s0_T_Trp_Head )
	,	.Int_Trp_Rdy( to_SPI_ahb_s0_T_Trp_Rdy )
	,	.Int_Trp_Tail( to_SPI_ahb_s0_T_Trp_Tail )
	,	.Int_Trp_Vld( to_SPI_ahb_s0_T_Trp_Vld )
	,	.Rx_Data( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6a2 )
	,	.Sys_Pwr_WakeUp( u_bb71 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SPI_ahb_s0_T(
		.Rx_Data( uMux_SPI_ahb_s0_T_Rx_Data )
	,	.Rx_Head( uMux_SPI_ahb_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_SPI_ahb_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_SPI_ahb_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_SPI_ahb_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4657 )
	,	.Sys_Pwr_WakeUp( u_2948 )
	,	.Tx_Data( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SPI_ahb_s0_T_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_SPI_ahb_s0_T(
		.Rx_0_Data( uDemux1_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux1_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux1_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux1_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux1_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux1_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux1_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux1_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux1_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux1_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux2_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux2_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux2_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux2_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux2_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_790b )
	,	.Sys_Pwr_WakeUp( u_c694 )
	,	.Tx_Data( uMux_SPI_ahb_s0_T_Rx_Data )
	,	.Tx_Head( uMux_SPI_ahb_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_SPI_ahb_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_SPI_ahb_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_SPI_ahb_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_D_U_U_8a9f65b1 Demux_Switch4(
		.Rx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_622a )
	,	.Sys_Pwr_WakeUp( u_6be9 )
	,	.Tx_0_Data( uDemux0_Switch4_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch4_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch4_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch4_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch4_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch4_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch4_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch4_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch4_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch4_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch4_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch4_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch4_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch4_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch4_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch4_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch4_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch4_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch4_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch4_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch4_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch4_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch4_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch4_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch4_Tx_Vld )
	,	.Tx_5_Data( uDemux5_Switch4_Tx_Data )
	,	.Tx_5_Head( uDemux5_Switch4_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_Switch4_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_Switch4_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_Switch4_Tx_Vld )
	,	.Tx_6_Data( uDemux6_Switch4_Tx_Data )
	,	.Tx_6_Head( uDemux6_Switch4_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_Switch4_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_Switch4_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_DMA_apb_s0_T(
		.Rx_Data( uMux_DMA_apb_s0_T_Rx_Data )
	,	.Rx_Head( uMux_DMA_apb_s0_T_Rx_Head )
	,	.Rx_Rdy( uMux_DMA_apb_s0_T_Rx_Rdy )
	,	.Rx_Tail( uMux_DMA_apb_s0_T_Rx_Tail )
	,	.Rx_Vld( uMux_DMA_apb_s0_T_Rx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e45f )
	,	.Sys_Pwr_WakeUp( u_3440 )
	,	.Tx_Data( to_DMA_apb_s0_T_Data )
	,	.Tx_Head( to_DMA_apb_s0_T_Head )
	,	.Tx_Rdy( to_DMA_apb_s0_T_Rdy )
	,	.Tx_Tail( to_DMA_apb_s0_T_Tail )
	,	.Tx_Vld( to_DMA_apb_s0_T_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_M_U_U_ad1c123b Mux_DMA_apb_s0_T(
		.Rx_0_Data( uDemux0_Switch2_Tx_Data )
	,	.Rx_0_Head( uDemux0_Switch2_Tx_Head )
	,	.Rx_0_Rdy( uDemux0_Switch2_Tx_Rdy )
	,	.Rx_0_Tail( uDemux0_Switch2_Tx_Tail )
	,	.Rx_0_Vld( uDemux0_Switch2_Tx_Vld )
	,	.Rx_1_Data( uDemux0_Switch4_Tx_Data )
	,	.Rx_1_Head( uDemux0_Switch4_Tx_Head )
	,	.Rx_1_Rdy( uDemux0_Switch4_Tx_Rdy )
	,	.Rx_1_Tail( uDemux0_Switch4_Tx_Tail )
	,	.Rx_1_Vld( uDemux0_Switch4_Tx_Vld )
	,	.Rx_2_Data( uDemux0_Switch6_Tx_Data )
	,	.Rx_2_Head( uDemux0_Switch6_Tx_Head )
	,	.Rx_2_Rdy( uDemux0_Switch6_Tx_Rdy )
	,	.Rx_2_Tail( uDemux0_Switch6_Tx_Tail )
	,	.Rx_2_Vld( uDemux0_Switch6_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c13 )
	,	.Sys_Pwr_WakeUp( u_d08c )
	,	.Tx_Data( uMux_DMA_apb_s0_T_Rx_Data )
	,	.Tx_Head( uMux_DMA_apb_s0_T_Rx_Head )
	,	.Tx_Rdy( uMux_DMA_apb_s0_T_Rx_Rdy )
	,	.Tx_Tail( uMux_DMA_apb_s0_T_Rx_Tail )
	,	.Tx_Vld( uMux_DMA_apb_s0_T_Rx_Vld )
	,	.WakeUp_Rx_0( )
	,	.WakeUp_Rx_1( )
	,	.WakeUp_Rx_2( )
	);
	rsnoc_z_H_R_T_D_U_U_8a9f65b1 Demux_Switch2(
		.Rx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6b64 )
	,	.Sys_Pwr_WakeUp( u_503b )
	,	.Tx_0_Data( uDemux0_Switch2_Tx_Data )
	,	.Tx_0_Head( uDemux0_Switch2_Tx_Head )
	,	.Tx_0_Rdy( uDemux0_Switch2_Tx_Rdy )
	,	.Tx_0_Tail( uDemux0_Switch2_Tx_Tail )
	,	.Tx_0_Vld( uDemux0_Switch2_Tx_Vld )
	,	.Tx_1_Data( uDemux1_Switch2_Tx_Data )
	,	.Tx_1_Head( uDemux1_Switch2_Tx_Head )
	,	.Tx_1_Rdy( uDemux1_Switch2_Tx_Rdy )
	,	.Tx_1_Tail( uDemux1_Switch2_Tx_Tail )
	,	.Tx_1_Vld( uDemux1_Switch2_Tx_Vld )
	,	.Tx_2_Data( uDemux2_Switch2_Tx_Data )
	,	.Tx_2_Head( uDemux2_Switch2_Tx_Head )
	,	.Tx_2_Rdy( uDemux2_Switch2_Tx_Rdy )
	,	.Tx_2_Tail( uDemux2_Switch2_Tx_Tail )
	,	.Tx_2_Vld( uDemux2_Switch2_Tx_Vld )
	,	.Tx_3_Data( uDemux3_Switch2_Tx_Data )
	,	.Tx_3_Head( uDemux3_Switch2_Tx_Head )
	,	.Tx_3_Rdy( uDemux3_Switch2_Tx_Rdy )
	,	.Tx_3_Tail( uDemux3_Switch2_Tx_Tail )
	,	.Tx_3_Vld( uDemux3_Switch2_Tx_Vld )
	,	.Tx_4_Data( uDemux4_Switch2_Tx_Data )
	,	.Tx_4_Head( uDemux4_Switch2_Tx_Head )
	,	.Tx_4_Rdy( uDemux4_Switch2_Tx_Rdy )
	,	.Tx_4_Tail( uDemux4_Switch2_Tx_Tail )
	,	.Tx_4_Vld( uDemux4_Switch2_Tx_Vld )
	,	.Tx_5_Data( uDemux5_Switch2_Tx_Data )
	,	.Tx_5_Head( uDemux5_Switch2_Tx_Head )
	,	.Tx_5_Rdy( uDemux5_Switch2_Tx_Rdy )
	,	.Tx_5_Tail( uDemux5_Switch2_Tx_Tail )
	,	.Tx_5_Vld( uDemux5_Switch2_Tx_Vld )
	,	.Tx_6_Data( uDemux6_Switch2_Tx_Data )
	,	.Tx_6_Head( uDemux6_Switch2_Tx_Head )
	,	.Tx_6_Rdy( uDemux6_Switch2_Tx_Rdy )
	,	.Tx_6_Tail( uDemux6_Switch2_Tx_Tail )
	,	.Tx_6_Vld( uDemux6_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch2(
		.Rx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_881d )
	,	.Sys_Pwr_WakeUp( u_55f6 )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle =
		u_881d
		&
		u_9157
		&
		u_9a91
		&
		u_e45f
		&
		u_164
		&
		u_72d9
		&
		u_4657
		&
		u_e828
		&
		u_6cc5
		&
		u_b458
		&
		u_6fe3
		&
		u_3bf9
		&
		u_6b64
		&
		u_622a
		&
		u_58f0
		&
		u_dcc4
		&
		u_9aa2
		&
		u_f77e
		&
		u_65ef
		&
		u_d68
		&
		u_6a2
		&
		u_ab7
		&
		u_7700
		&
		u_56b
		&
		u_908e
		&
		u_c13
		&
		u_c429
		&
		u_790b
		&
		u_3808
		&
		u_8770
		&
		u_c8af
		&	u_5345;
	assign Sys_Pwr_WakeUp =
		u_55f6
		|
		u_3a48
		|
		u_4382
		|
		u_3440
		|
		u_fe3b
		|
		u_5c3a
		|
		u_2948
		|
		u_1477
		|
		u_a24e
		|
		u_7447
		|
		u_8fbc
		|
		u_b31a
		|
		u_503b
		|
		u_6be9
		|
		u_62af
		|
		u_22db
		|
		u_6771
		|
		u_395
		|
		u_92b0
		|
		u_c237
		|
		u_bb71
		|
		u_3de8
		|
		u_759f
		|
		u_7a34
		|
		u_ba85
		|
		u_d08c
		|
		u_b6ea
		|
		u_c694
		|
		u_a397
		|
		u_912f
		|
		u_a6f0
		|	u_dace;
endmodule

`timescale 1ps/1ps
module rsnoc_USB_axi_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	output [31:0]  Gen_Req_Addr              ;
	output [3:0]   Gen_Req_Be                ;
	output         Gen_Req_BurstType         ;
	output [31:0]  Gen_Req_Data              ;
	output         Gen_Req_Last              ;
	output [6:0]   Gen_Req_Len1              ;
	output         Gen_Req_Lock              ;
	output [2:0]   Gen_Req_Opc               ;
	input          Gen_Req_Rdy               ;
	output         Gen_Req_SeqUnOrdered      ;
	output         Gen_Req_SeqUnique         ;
	output [7:0]   Gen_Req_User              ;
	output         Gen_Req_Vld               ;
	input  [31:0]  Gen_Rsp_Data              ;
	input          Gen_Rsp_Last              ;
	output         Gen_Rsp_Rdy               ;
	input          Gen_Rsp_SeqUnOrdered      ;
	input  [1:0]   Gen_Rsp_Status            ;
	input          Gen_Rsp_Vld               ;
	output         NoPendingTrans            ;
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	output         from_Switch_En            ;
	input  [109:0] from_Switch_Trp_Data      ;
	input          from_Switch_Trp_Head      ;
	output         from_Switch_Trp_Rdy       ;
	input          from_Switch_Trp_Tail      ;
	input          from_Switch_Trp_Vld       ;
	output [147:0] to_Switch24_Data          ;
	output         to_Switch24_Head          ;
	input          to_Switch24_Rdy           ;
	output         to_Switch24_Tail          ;
	output         to_Switch24_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                               ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                               ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [73:0]  uuObsTxNoPipe_Switch24_Tx_Data                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy                             ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail                            ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld                             ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy         ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy               ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld               ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase                                        ;
	wire [29:0]  uIdInfo_0_AddrMask                                        ;
	wire         uIdInfo_0_Debug                                           ;
	wire         uIdInfo_0_Id                                              ;
	wire [29:0]  uIdInfo_1_AddrBase                                        ;
	wire [29:0]  uIdInfo_1_AddrMask                                        ;
	wire         uIdInfo_1_Debug                                           ;
	wire         uIdInfo_1_Id                                              ;
	wire [73:0]  uProbe_ObsTx_Data                                         ;
	wire         uProbe_ObsTx_Head                                         ;
	wire         uProbe_ObsTx_Rdy                                          ;
	wire         uProbe_ObsTx_Tail                                         ;
	wire         uProbe_ObsTx_Vld                                          ;
	wire [109:0] uProbe_Tx_Data                                            ;
	wire         uProbe_Tx_Head                                            ;
	wire         uProbe_Tx_Rdy                                             ;
	wire         uProbe_Tx_Tail                                            ;
	wire         uProbe_Tx_Vld                                             ;
	wire [31:0]  uSecurityFilter_Addr                                      ;
	wire         uSecurityFilter_Fwd                                       ;
	wire [6:0]   uSecurityFilter_Len1                                      ;
	wire [3:0]   uSecurityFilter_Opc                                       ;
	wire [14:0]  uSecurityFilter_RouteId                                   ;
	wire [7:0]   uSecurityFilter_User                                      ;
	wire         uSecurityFilter_Vld                                       ;
	wire [31:0]  uT2G_Gen_Req_Addr                                         ;
	wire [3:0]   uT2G_Gen_Req_Be                                           ;
	wire         uT2G_Gen_Req_BurstType                                    ;
	wire [31:0]  uT2G_Gen_Req_Data                                         ;
	wire         uT2G_Gen_Req_Last                                         ;
	wire [6:0]   uT2G_Gen_Req_Len1                                         ;
	wire         uT2G_Gen_Req_Lock                                         ;
	wire [2:0]   uT2G_Gen_Req_Opc                                          ;
	wire         uT2G_Gen_Req_Rdy                                          ;
	wire         uT2G_Gen_Req_SeqUnOrdered                                 ;
	wire         uT2G_Gen_Req_SeqUnique                                    ;
	wire [7:0]   uT2G_Gen_Req_User                                         ;
	wire         uT2G_Gen_Req_Vld                                          ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                         ;
	wire         uT2G_Gen_Rsp_Last                                         ;
	wire         uT2G_Gen_Rsp_Rdy                                          ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                                 ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                       ;
	wire         uT2G_Gen_Rsp_Vld                                          ;
	wire [109:0] uT2G_Tx_Data                                              ;
	wire         uT2G_Tx_Head                                              ;
	wire         uT2G_Tx_Rdy                                               ;
	wire         uT2G_Tx_Tail                                              ;
	wire         uT2G_Tx_Vld                                               ;
	wire [9:0]   uTranslation_0_Aperture                                   ;
	wire         uTranslation_0_Id                                         ;
	wire         uTranslation_0_PathFound                                  ;
	wire         uTranslation_0_SubFound                                   ;
	wire         u_1036                                                    ;
	wire         u_1378                                                    ;
	wire         u_182c                                                    ;
	wire         u_1d90                                                    ;
	wire         u_1e6c                                                    ;
	wire         u_3b4f                                                    ;
	wire         u_46aa                                                    ;
	wire         u_6276                                                    ;
	wire         u_70e4                                                    ;
	wire         u_7ddd                                                    ;
	wire         u_96e7                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_aeea                                                    ;
	wire         u_b01a                                                    ;
	wire         u_de0e                                                    ;
	rsnoc_z_H_R_G_T2_Tt_U_ded8b212 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_1d90 )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( u_de0e )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( u_1e6c )
	);
	rsnoc_z_S_R_U_Sf_U_e262bc8d Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_897190ed TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_4b8f7b90 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_46aa & u_1036 & u_182c & u_b01a & u_7ddd & u_96e7 & u_ac7b & u_9b4d & u_1378 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1e6c | u_1d90 | u_de0e | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_USB_axi_s0_main (
	Axi_0_ar_addr
,	Axi_0_ar_prot
,	Axi_0_ar_ready
,	Axi_0_ar_valid
,	Axi_0_aw_addr
,	Axi_0_aw_prot
,	Axi_0_aw_ready
,	Axi_0_aw_valid
,	Axi_0_b_ready
,	Axi_0_b_resp
,	Axi_0_b_valid
,	Axi_0_r_data
,	Axi_0_r_ready
,	Axi_0_r_resp
,	Axi_0_r_valid
,	Axi_0_w_data
,	Axi_0_w_ready
,	Axi_0_w_strb
,	Axi_0_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Axi_0_ar_addr        ;
	output [2:0]  Axi_0_ar_prot        ;
	input         Axi_0_ar_ready       ;
	output        Axi_0_ar_valid       ;
	output [31:0] Axi_0_aw_addr        ;
	output [2:0]  Axi_0_aw_prot        ;
	input         Axi_0_aw_ready       ;
	output        Axi_0_aw_valid       ;
	output        Axi_0_b_ready        ;
	input  [1:0]  Axi_0_b_resp         ;
	input         Axi_0_b_valid        ;
	input  [31:0] Axi_0_r_data         ;
	output        Axi_0_r_ready        ;
	input  [1:0]  Axi_0_r_resp         ;
	input         Axi_0_r_valid        ;
	output [31:0] Axi_0_w_data         ;
	input         Axi_0_w_ready        ;
	output [3:0]  Axi_0_w_strb         ;
	output        Axi_0_w_valid        ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uData1    ;
	wire        uNiuEmpty ;
	reg         uReady1   ;
	reg         uReady1_0 ;
	reg         uReady1_6 ;
	reg  [1:0]  uResp1    ;
	reg  [1:0]  uResp1_2  ;
	reg         uValid1   ;
	reg         uValid1_4 ;
	always @(Axi_0_ar_ready) begin
		uReady1 <= #1.0 ( Axi_0_ar_ready );
	end
	always @(Axi_0_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_0_aw_ready );
	end
	always @(Axi_0_b_resp) begin
		uResp1 <= #1.0 ( Axi_0_b_resp );
	end
	always @(Axi_0_b_valid) begin
		uValid1 <= #1.0 ( Axi_0_b_valid );
	end
	always @(Axi_0_r_data) begin
		uData1 <= #1.0 ( Axi_0_r_data );
	end
	always @(Axi_0_r_resp) begin
		uResp1_2 <= #1.0 ( Axi_0_r_resp );
	end
	always @(Axi_0_r_valid) begin
		uValid1_4 <= #1.0 ( Axi_0_r_valid );
	end
	always @(Axi_0_w_ready) begin
		uReady1_6 <= #1.0 ( Axi_0_w_ready );
	end
	rsnoc_z_H_R_N_A_L_G2_U_U_edfe78a5 GenericToSpecific(
		.Axi_0_ar_addr( Axi_0_ar_addr )
	,	.Axi_0_ar_prot( Axi_0_ar_prot )
	,	.Axi_0_ar_ready( uReady1 )
	,	.Axi_0_ar_valid( Axi_0_ar_valid )
	,	.Axi_0_aw_addr( Axi_0_aw_addr )
	,	.Axi_0_aw_prot( Axi_0_aw_prot )
	,	.Axi_0_aw_ready( uReady1_0 )
	,	.Axi_0_aw_valid( Axi_0_aw_valid )
	,	.Axi_0_b_ready( Axi_0_b_ready )
	,	.Axi_0_b_resp( uResp1 )
	,	.Axi_0_b_valid( uValid1 )
	,	.Axi_0_r_data( uData1 )
	,	.Axi_0_r_ready( Axi_0_r_ready )
	,	.Axi_0_r_resp( uResp1_2 )
	,	.Axi_0_r_valid( uValid1_4 )
	,	.Axi_0_w_data( Axi_0_w_data )
	,	.Axi_0_w_ready( uReady1_6 )
	,	.Axi_0_w_strb( Axi_0_w_strb )
	,	.Axi_0_w_valid( Axi_0_w_valid )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_USB_probe_main (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_0_Start
,	TransactionStat_0_StartCxt
,	TransactionStat_0_Stop
,	TransactionStat_0_StopCxt
,	from_Switch32_Data
,	from_Switch32_Head
,	from_Switch32_Rdy
,	from_Switch32_Tail
,	from_Switch32_Vld
,	to_Switch24_Data
,	to_Switch24_Head
,	to_Switch24_Rdy
,	to_Switch24_Tail
,	to_Switch24_Vld
,	to_Switch33_Data
,	to_Switch33_Head
,	to_Switch33_Rdy
,	to_Switch33_Tail
,	to_Switch33_Vld
);
	input          Sys_Clk                    ;
	input          Sys_Clk_ClkS               ;
	input          Sys_Clk_En                 ;
	input          Sys_Clk_EnS                ;
	input          Sys_Clk_RetRstN            ;
	input          Sys_Clk_RstN               ;
	input          Sys_Clk_Tm                 ;
	output         Sys_Pwr_Idle               ;
	output         Sys_Pwr_WakeUp             ;
	input          TransactionStat_0_Start    ;
	input  [3:0]   TransactionStat_0_StartCxt ;
	input          TransactionStat_0_Stop     ;
	input  [3:0]   TransactionStat_0_StopCxt  ;
	input  [9:0]   from_Switch32_Data         ;
	input          from_Switch32_Head         ;
	output         from_Switch32_Rdy          ;
	input          from_Switch32_Tail         ;
	input          from_Switch32_Vld          ;
	output [147:0] to_Switch24_Data           ;
	output         to_Switch24_Head           ;
	input          to_Switch24_Rdy            ;
	output         to_Switch24_Tail           ;
	output         to_Switch24_Vld            ;
	output [9:0]   to_Switch33_Data           ;
	output         to_Switch33_Head           ;
	input          to_Switch33_Rdy            ;
	output         to_Switch33_Tail           ;
	output         to_Switch33_Vld            ;
	wire [363:0] uuObsTxNoPipe_Switch24_Tx_Data      ;
	wire         uuObsTxNoPipe_Switch24_Tx_Head      ;
	wire         uuObsTxNoPipe_Switch24_Tx_Rdy       ;
	wire         uuObsTxNoPipe_Switch24_Tx_Tail      ;
	wire         uuObsTxNoPipe_Switch24_Tx_Vld       ;
	wire [9:0]   uuSrvRxNoPipe_Switch32_Tx_Data      ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Head      ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Rdy       ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Tail      ;
	wire         uuSrvRxNoPipe_Switch32_Tx_Vld       ;
	wire [7:0]   uCtiTrigIn                          ;
	wire [7:0]   uCtiTrigInAck                       ;
	wire [7:0]   uCtiTrigOut                         ;
	wire [7:0]   uCtiTrigOutAck                      ;
	wire         uEnable                             ;
	wire         uEvt_0                              ;
	wire         uEvt_1                              ;
	wire         uEvt_2                              ;
	wire         uEvt_3                              ;
	wire         uEvt_4                              ;
	wire [363:0] uProbe_ObsTx_Data                   ;
	wire         uProbe_ObsTx_Head                   ;
	wire         uProbe_ObsTx_Rdy                    ;
	wire         uProbe_ObsTx_Tail                   ;
	wire         uProbe_ObsTx_Vld                    ;
	wire [9:0]   uProbe_SrvTx_Data                   ;
	wire         uProbe_SrvTx_Head                   ;
	wire         uProbe_SrvTx_Rdy                    ;
	wire         uProbe_SrvTx_Tail                   ;
	wire         uProbe_SrvTx_Vld                    ;
	wire [9:0]   uTransactionStatProfiler_SrvTx_Data ;
	wire         uTransactionStatProfiler_SrvTx_Head ;
	wire         uTransactionStatProfiler_SrvTx_Rdy  ;
	wire         uTransactionStatProfiler_SrvTx_Tail ;
	wire         uTransactionStatProfiler_SrvTx_Vld  ;
	wire         u_1378                              ;
	wire         u_4fb0                              ;
	wire         u_5cef                              ;
	wire         u_663b                              ;
	wire         u_6964                              ;
	wire         u_70e4                              ;
	wire         u_a7bb                              ;
	wire         u_ac27                              ;
	wire         u_b01a                              ;
	wire         u_d62a                              ;
	wire         u_f7e9                              ;
	wire         u_fef9                              ;
	rsnoc_z_S_R_U_Ct_U_cffc6100 Probe_CrossTrigger(
		.Out_CtiTrigIn( uCtiTrigIn ) , .Out_CtiTrigInAck( uCtiTrigInAck ) , .Out_CtiTrigOut( uCtiTrigOut ) , .Out_CtiTrigOutAck( uCtiTrigOutAck )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch32(
		.Rx_Data( from_Switch32_Data )
	,	.Rx_Head( from_Switch32_Head )
	,	.Rx_Rdy( from_Switch32_Rdy )
	,	.Rx_Tail( from_Switch32_Tail )
	,	.Rx_Vld( from_Switch32_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d62a )
	,	.Sys_Pwr_WakeUp( u_f7e9 )
	,	.Tx_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_T_C_U_U_8c6e919e TransactionStatProfiler(
		.En( uEnable )
	,	.Evt_0( uEvt_0 )
	,	.Evt_1( uEvt_1 )
	,	.Evt_2( uEvt_2 )
	,	.Evt_3( uEvt_3 )
	,	.Evt_4( uEvt_4 )
	,	.FilterStat_0_Start( TransactionStat_0_Start )
	,	.FilterStat_0_StartCxt( TransactionStat_0_StartCxt )
	,	.FilterStat_0_Stop( TransactionStat_0_Stop )
	,	.FilterStat_0_StopCxt( TransactionStat_0_StopCxt )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch32_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch32_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch32_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch32_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch32_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cef )
	,	.Sys_Pwr_WakeUp( u_4fb0 )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch33(
		.Rx_Data( uProbe_SrvTx_Data )
	,	.Rx_Head( uProbe_SrvTx_Head )
	,	.Rx_Rdy( uProbe_SrvTx_Rdy )
	,	.Rx_Tail( uProbe_SrvTx_Tail )
	,	.Rx_Vld( uProbe_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_663b )
	,	.Sys_Pwr_WakeUp( u_6964 )
	,	.Tx_Data( to_Switch33_Data )
	,	.Tx_Head( to_Switch33_Head )
	,	.Tx_Rdy( to_Switch33_Rdy )
	,	.Tx_Tail( to_Switch33_Tail )
	,	.Tx_Vld( to_Switch33_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_P_U_U_917ba3f1 Probe(
		.CtiTrigIn( uCtiTrigIn )
	,	.CtiTrigInAck( uCtiTrigInAck )
	,	.CtiTrigOut( uCtiTrigOut )
	,	.CtiTrigOutAck( uCtiTrigOutAck )
	,	.ExtEvent_0( uEvt_0 )
	,	.ExtEvent_1( uEvt_1 )
	,	.ExtEvent_2( uEvt_2 )
	,	.ExtEvent_3( uEvt_3 )
	,	.ExtEvent_4( uEvt_4 )
	,	.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Srv_Req_Data( uTransactionStatProfiler_SrvTx_Data )
	,	.Srv_Req_Head( uTransactionStatProfiler_SrvTx_Head )
	,	.Srv_Req_Rdy( uTransactionStatProfiler_SrvTx_Rdy )
	,	.Srv_Req_Tail( uTransactionStatProfiler_SrvTx_Tail )
	,	.Srv_Req_Vld( uTransactionStatProfiler_SrvTx_Vld )
	,	.Srv_Rsp_Data( uProbe_SrvTx_Data )
	,	.Srv_Rsp_Head( uProbe_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uProbe_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uProbe_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uProbe_SrvTx_Vld )
	,	.StatSuspend( 1'b0 )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( u_a7bb )
	);
	rsnoc_z_H_R_T_Sa_U_U_77576471 ObsTxSerAdapt_Switch24(
		.Rx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1378 )
	,	.Sys_Pwr_WakeUp( u_ac27 )
	,	.Tx_Data( to_Switch24_Data )
	,	.Tx_Head( to_Switch24_Head )
	,	.Tx_Rdy( to_Switch24_Rdy )
	,	.Tx_Tail( to_Switch24_Tail )
	,	.Tx_Vld( to_Switch24_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_a6dc2689 uObsTxNoPipe_Switch24(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b01a )
	,	.Sys_Pwr_WakeUp( u_fef9 )
	,	.Tx_Data( uuObsTxNoPipe_Switch24_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch24_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch24_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch24_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch24_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	assign Sys_Pwr_Idle = u_b01a & u_d62a & u_663b & u_1378 & u_70e4 & u_5cef;
	assign Sys_Pwr_WakeUp = u_fef9 | u_f7e9 | u_6964 | u_ac27 | u_a7bb | u_4fb0;
endmodule

`timescale 1ps/1ps
module rsnoc_acpu_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_En
,	from_Switch28_Trp_Data
,	from_Switch28_Trp_Head
,	from_Switch28_Trp_Rdy
,	from_Switch28_Trp_Tail
,	from_Switch28_Trp_Vld
,	from_Switch9_Data
,	from_Switch9_Head
,	from_Switch9_Rdy
,	from_Switch9_Tail
,	from_Switch9_Vld
,	to_Switch29_En
,	to_Switch29_Trp_Data
,	to_Switch29_Trp_Head
,	to_Switch29_Trp_Rdy
,	to_Switch29_Trp_Tail
,	to_Switch29_Trp_Vld
,	to_Switch5_Data
,	to_Switch5_Head
,	to_Switch5_Rdy
,	to_Switch5_Tail
,	to_Switch5_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [7:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [63:0]  Gen_Req_Data             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input  [3:0]   Gen_Req_SeqId            ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [63:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output [3:0]   Gen_Rsp_SeqId            ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output [3:0]   TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output [3:0]   TransactionStat_StopCxt  ;
	input          from_Switch28_En         ;
	input  [9:0]   from_Switch28_Trp_Data   ;
	input          from_Switch28_Trp_Head   ;
	output         from_Switch28_Trp_Rdy    ;
	input          from_Switch28_Trp_Tail   ;
	input          from_Switch28_Trp_Vld    ;
	input  [145:0] from_Switch9_Data        ;
	input          from_Switch9_Head        ;
	output         from_Switch9_Rdy         ;
	input          from_Switch9_Tail        ;
	input          from_Switch9_Vld         ;
	input          to_Switch29_En           ;
	output [9:0]   to_Switch29_Trp_Data     ;
	output         to_Switch29_Trp_Head     ;
	input          to_Switch29_Trp_Rdy      ;
	output         to_Switch29_Trp_Tail     ;
	output         to_Switch29_Trp_Vld      ;
	output [145:0] to_Switch5_Data          ;
	output         to_Switch5_Head          ;
	input          to_Switch5_Rdy           ;
	output         to_Switch5_Tail          ;
	output         to_Switch5_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch9_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Vld                   ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                     ;
	wire [7:0]   uuGenericPipe_Gen_Req_Be                       ;
	wire         uuGenericPipe_Gen_Req_BurstType                ;
	wire [63:0]  uuGenericPipe_Gen_Req_Data                     ;
	wire         uuGenericPipe_Gen_Req_Last                     ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                     ;
	wire         uuGenericPipe_Gen_Req_Lock                     ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                      ;
	wire         uuGenericPipe_Gen_Req_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                    ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered             ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                     ;
	wire         uuGenericPipe_Gen_Req_Vld                      ;
	wire [63:0]  uuGenericPipe_Gen_Rsp_Data                     ;
	wire         uuGenericPipe_Gen_Rsp_Last                     ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                      ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                    ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                   ;
	wire         uuGenericPipe_Gen_Rsp_Vld                      ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld                  ;
	wire [145:0] uG2T_Tx_Data                                   ;
	wire         uG2T_Tx_Head                                   ;
	wire         uG2T_Tx_Rdy                                    ;
	wire         uG2T_Tx_Tail                                   ;
	wire         uG2T_Tx_Vld                                    ;
	wire [31:0]  uIdInfo_0_AddrMask                             ;
	wire [4:0]   uIdInfo_0_Id                                   ;
	wire [31:0]  uSecurityFilter_Addr                           ;
	wire         uSecurityFilter_Fwd                            ;
	wire [7:0]   uSecurityFilter_User                           ;
	wire         uSecurityFilter_Vld                            ;
	wire         uSecurityFilter_Wr                             ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld  ;
	wire [3:0]   uStat_Req_Cxt                                  ;
	wire [31:0]  uStat_Req_Info_Addr                            ;
	wire [7:0]   uStat_Req_Info_User                            ;
	wire         uStat_Req_Info_Wr                              ;
	wire         uStat_Req_Start                                ;
	wire         uStat_Req_Stop                                 ;
	wire [3:0]   uStat_Rsp_Cxt                                  ;
	wire         uStat_Rsp_Start                                ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data              ;
	wire         uTransactionStatFilter_SrvTx_Head              ;
	wire         uTransactionStatFilter_SrvTx_Rdy               ;
	wire         uTransactionStatFilter_SrvTx_Tail              ;
	wire         uTransactionStatFilter_SrvTx_Vld               ;
	wire         uTranslation_0_Found                           ;
	wire [28:0]  uTranslation_0_Key                             ;
	wire [4:0]   uTranslation_0_MatchId                         ;
	wire         uTranslation_1_Found                           ;
	wire [28:0]  uTranslation_1_Key                             ;
	wire [4:0]   uTranslation_1_MatchId                         ;
	wire         u_182c                                         ;
	wire         u_260d                                         ;
	wire         u_2a80                                         ;
	wire         u_3707                                         ;
	wire         u_3906                                         ;
	wire         u_4821                                         ;
	wire         u_4940                                         ;
	wire         u_695e                                         ;
	wire         u_7388                                         ;
	wire         u_7526                                         ;
	wire         u_76b9                                         ;
	wire         u_9746                                         ;
	wire         u_a98b                                         ;
	wire         u_aed9                                         ;
	wire         u_b08e                                         ;
	wire         u_ba13                                         ;
	wire         u_be36                                         ;
	wire         u_de98                                         ;
	rsnoc_z_H_R_G_G2_Tt_U_0599cf03 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch9(
		.Rx_Data( from_Switch9_Data )
	,	.Rx_Head( from_Switch9_Head )
	,	.Rx_Rdy( from_Switch9_Rdy )
	,	.Rx_Tail( from_Switch9_Tail )
	,	.Rx_Vld( from_Switch9_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_de98 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch9_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch9_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch9_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch9_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch9_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch5(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7526 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch5_Data )
	,	.Tx_Head( to_Switch5_Head )
	,	.Tx_Rdy( to_Switch5_Rdy )
	,	.Tx_Tail( to_Switch5_Tail )
	,	.Tx_Vld( to_Switch5_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_ec8c34c1 GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch9_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch9_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch9_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch9_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch9_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_545bfc7b uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch28_SubEdgesSlowRx(
		.Int_En( from_Switch28_En )
	,	.Int_Trp_Data( from_Switch28_Trp_Data )
	,	.Int_Trp_Head( from_Switch28_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch28_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch28_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch28_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b08e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( u_3707 )
	);
	rsnoc_z_S_R_U_Sf_U_8d20662e TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch29_SubEdgesSlowTx(
		.Int_En( to_Switch29_En )
	,	.Int_Trp_Data( to_Switch29_Trp_Data )
	,	.Int_Trp_Head( to_Switch29_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch29_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch29_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch29_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a98b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_4821 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_d018d448 TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_de98 & u_7526 & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_b08e & u_a98b & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_3707 | u_4821 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_acpu_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [2:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [2:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [63:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [63:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [7:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [7:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [63:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [63:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [63:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [2:0]  uLen1      ;
	reg  [2:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [7:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_b74c656c SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_arm_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_En
,	from_Switch28_Trp_Data
,	from_Switch28_Trp_Head
,	from_Switch28_Trp_Rdy
,	from_Switch28_Trp_Tail
,	from_Switch28_Trp_Vld
,	from_Switch9_Data
,	from_Switch9_Head
,	from_Switch9_Rdy
,	from_Switch9_Tail
,	from_Switch9_Vld
,	to_Switch29_En
,	to_Switch29_Trp_Data
,	to_Switch29_Trp_Head
,	to_Switch29_Trp_Rdy
,	to_Switch29_Trp_Tail
,	to_Switch29_Trp_Vld
,	to_Switch5_Data
,	to_Switch5_Head
,	to_Switch5_Rdy
,	to_Switch5_Tail
,	to_Switch5_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [7:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [63:0]  Gen_Req_Data             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input  [3:0]   Gen_Req_SeqId            ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [63:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output [3:0]   Gen_Rsp_SeqId            ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output [3:0]   TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output [3:0]   TransactionStat_StopCxt  ;
	input          from_Switch28_En         ;
	input  [9:0]   from_Switch28_Trp_Data   ;
	input          from_Switch28_Trp_Head   ;
	output         from_Switch28_Trp_Rdy    ;
	input          from_Switch28_Trp_Tail   ;
	input          from_Switch28_Trp_Vld    ;
	input  [145:0] from_Switch9_Data        ;
	input          from_Switch9_Head        ;
	output         from_Switch9_Rdy         ;
	input          from_Switch9_Tail        ;
	input          from_Switch9_Vld         ;
	input          to_Switch29_En           ;
	output [9:0]   to_Switch29_Trp_Data     ;
	output         to_Switch29_Trp_Head     ;
	input          to_Switch29_Trp_Rdy      ;
	output         to_Switch29_Trp_Tail     ;
	output         to_Switch29_Trp_Vld      ;
	output [145:0] to_Switch5_Data          ;
	output         to_Switch5_Head          ;
	input          to_Switch5_Rdy           ;
	output         to_Switch5_Tail          ;
	output         to_Switch5_Vld           ;
	wire [145:0] uuDtpRxNoPipe_Switch9_Tx_Data                  ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Head                  ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Rdy                   ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Tail                  ;
	wire         uuDtpRxNoPipe_Switch9_Tx_Vld                   ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                     ;
	wire [7:0]   uuGenericPipe_Gen_Req_Be                       ;
	wire         uuGenericPipe_Gen_Req_BurstType                ;
	wire [63:0]  uuGenericPipe_Gen_Req_Data                     ;
	wire         uuGenericPipe_Gen_Req_Last                     ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                     ;
	wire         uuGenericPipe_Gen_Req_Lock                     ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                      ;
	wire         uuGenericPipe_Gen_Req_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                    ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered             ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                     ;
	wire         uuGenericPipe_Gen_Req_Vld                      ;
	wire [63:0]  uuGenericPipe_Gen_Rsp_Data                     ;
	wire         uuGenericPipe_Gen_Rsp_Last                     ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                      ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                    ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                   ;
	wire         uuGenericPipe_Gen_Rsp_Vld                      ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld                  ;
	wire [145:0] uG2T_Tx_Data                                   ;
	wire         uG2T_Tx_Head                                   ;
	wire         uG2T_Tx_Rdy                                    ;
	wire         uG2T_Tx_Tail                                   ;
	wire         uG2T_Tx_Vld                                    ;
	wire [31:0]  uIdInfo_0_AddrMask                             ;
	wire [4:0]   uIdInfo_0_Id                                   ;
	wire [31:0]  uSecurityFilter_Addr                           ;
	wire         uSecurityFilter_Fwd                            ;
	wire [7:0]   uSecurityFilter_User                           ;
	wire         uSecurityFilter_Vld                            ;
	wire         uSecurityFilter_Wr                             ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld  ;
	wire [3:0]   uStat_Req_Cxt                                  ;
	wire [31:0]  uStat_Req_Info_Addr                            ;
	wire [7:0]   uStat_Req_Info_User                            ;
	wire         uStat_Req_Info_Wr                              ;
	wire         uStat_Req_Start                                ;
	wire         uStat_Req_Stop                                 ;
	wire [3:0]   uStat_Rsp_Cxt                                  ;
	wire         uStat_Rsp_Start                                ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data              ;
	wire         uTransactionStatFilter_SrvTx_Head              ;
	wire         uTransactionStatFilter_SrvTx_Rdy               ;
	wire         uTransactionStatFilter_SrvTx_Tail              ;
	wire         uTransactionStatFilter_SrvTx_Vld               ;
	wire         uTranslation_0_Found                           ;
	wire [28:0]  uTranslation_0_Key                             ;
	wire [4:0]   uTranslation_0_MatchId                         ;
	wire         uTranslation_1_Found                           ;
	wire [28:0]  uTranslation_1_Key                             ;
	wire [4:0]   uTranslation_1_MatchId                         ;
	wire         u_182c                                         ;
	wire         u_260d                                         ;
	wire         u_2a80                                         ;
	wire         u_3707                                         ;
	wire         u_3906                                         ;
	wire         u_4821                                         ;
	wire         u_4940                                         ;
	wire         u_695e                                         ;
	wire         u_7388                                         ;
	wire         u_7526                                         ;
	wire         u_76b9                                         ;
	wire         u_9746                                         ;
	wire         u_a98b                                         ;
	wire         u_aed9                                         ;
	wire         u_b08e                                         ;
	wire         u_ba13                                         ;
	wire         u_be36                                         ;
	wire         u_de98                                         ;
	rsnoc_z_H_R_G_G2_Tt_U_ef05c96b TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch9(
		.Rx_Data( from_Switch9_Data )
	,	.Rx_Head( from_Switch9_Head )
	,	.Rx_Rdy( from_Switch9_Rdy )
	,	.Rx_Tail( from_Switch9_Tail )
	,	.Rx_Vld( from_Switch9_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_de98 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch9_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch9_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch9_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch9_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch9_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Switch5(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7526 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch5_Data )
	,	.Tx_Head( to_Switch5_Head )
	,	.Tx_Rdy( to_Switch5_Rdy )
	,	.Tx_Tail( to_Switch5_Tail )
	,	.Tx_Vld( to_Switch5_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_3cc1f60f GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch9_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch9_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch9_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch9_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch9_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_545bfc7b uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch28_SubEdgesSlowRx(
		.Int_En( from_Switch28_En )
	,	.Int_Trp_Data( from_Switch28_Trp_Data )
	,	.Int_Trp_Head( from_Switch28_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch28_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch28_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch28_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b08e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( u_3707 )
	);
	rsnoc_z_S_R_U_Sf_U_0d6eeb1a TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch29_SubEdgesSlowTx(
		.Int_En( to_Switch29_En )
	,	.Int_Trp_Data( to_Switch29_Trp_Data )
	,	.Int_Trp_Head( to_Switch29_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch29_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch29_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch29_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a98b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_4821 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_fd09a3f2 TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_de98 & u_7526 & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_b08e & u_a98b & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_3707 | u_4821 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_arm_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [2:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [2:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [63:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [63:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [7:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [7:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [63:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [63:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [63:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [2:0]  uLen1      ;
	reg  [2:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [7:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_b74c656c SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_bcpu_ahb_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Echo
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Echo
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_En
,	from_Switch28_Trp_Data
,	from_Switch28_Trp_Head
,	from_Switch28_Trp_Rdy
,	from_Switch28_Trp_Tail
,	from_Switch28_Trp_Vld
,	from_Switch30_Data
,	from_Switch30_Head
,	from_Switch30_Rdy
,	from_Switch30_Tail
,	from_Switch30_Vld
,	to_Switch29_En
,	to_Switch29_Trp_Data
,	to_Switch29_Trp_Head
,	to_Switch29_Trp_Rdy
,	to_Switch29_Trp_Tail
,	to_Switch29_Trp_Vld
,	to_Switch31_Data
,	to_Switch31_Head
,	to_Switch31_Rdy
,	to_Switch31_Tail
,	to_Switch31_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [3:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [31:0]  Gen_Req_Data             ;
	input          Gen_Req_Echo             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [31:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Echo             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output         TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output         TransactionStat_StopCxt  ;
	input          from_Switch28_En         ;
	input  [9:0]   from_Switch28_Trp_Data   ;
	input          from_Switch28_Trp_Head   ;
	output         from_Switch28_Trp_Rdy    ;
	input          from_Switch28_Trp_Tail   ;
	input          from_Switch28_Trp_Vld    ;
	input  [109:0] from_Switch30_Data       ;
	input          from_Switch30_Head       ;
	output         from_Switch30_Rdy        ;
	input          from_Switch30_Tail       ;
	input          from_Switch30_Vld        ;
	input          to_Switch29_En           ;
	output [9:0]   to_Switch29_Trp_Data     ;
	output         to_Switch29_Trp_Head     ;
	input          to_Switch29_Trp_Rdy      ;
	output         to_Switch29_Trp_Tail     ;
	output         to_Switch29_Trp_Vld      ;
	output [109:0] to_Switch31_Data         ;
	output         to_Switch31_Head         ;
	input          to_Switch31_Rdy          ;
	output         to_Switch31_Tail         ;
	output         to_Switch31_Vld          ;
	wire [109:0] uuDtpRxNoPipe_Switch30_Tx_Data                 ;
	wire         uuDtpRxNoPipe_Switch30_Tx_Head                 ;
	wire         uuDtpRxNoPipe_Switch30_Tx_Rdy                  ;
	wire         uuDtpRxNoPipe_Switch30_Tx_Tail                 ;
	wire         uuDtpRxNoPipe_Switch30_Tx_Vld                  ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                     ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be                       ;
	wire         uuGenericPipe_Gen_Req_BurstType                ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data                     ;
	wire         uuGenericPipe_Gen_Req_Echo                     ;
	wire         uuGenericPipe_Gen_Req_Last                     ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                     ;
	wire         uuGenericPipe_Gen_Req_Lock                     ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                      ;
	wire         uuGenericPipe_Gen_Req_Rdy                      ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered             ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                     ;
	wire         uuGenericPipe_Gen_Req_Vld                      ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data                     ;
	wire         uuGenericPipe_Gen_Rsp_Echo                     ;
	wire         uuGenericPipe_Gen_Rsp_Last                     ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                      ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                      ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                   ;
	wire         uuGenericPipe_Gen_Rsp_Vld                      ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld                  ;
	wire [109:0] uG2T_Tx_Data                                   ;
	wire         uG2T_Tx_Head                                   ;
	wire         uG2T_Tx_Rdy                                    ;
	wire         uG2T_Tx_Tail                                   ;
	wire         uG2T_Tx_Vld                                    ;
	wire [31:0]  uIdInfo_0_AddrMask                             ;
	wire [4:0]   uIdInfo_0_Id                                   ;
	wire [31:0]  uSecurityFilter_Addr                           ;
	wire         uSecurityFilter_Fwd                            ;
	wire [7:0]   uSecurityFilter_User                           ;
	wire         uSecurityFilter_Vld                            ;
	wire         uSecurityFilter_Wr                             ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld  ;
	wire         uStat_Req_Cxt                                  ;
	wire [31:0]  uStat_Req_Info_Addr                            ;
	wire [7:0]   uStat_Req_Info_User                            ;
	wire         uStat_Req_Info_Wr                              ;
	wire         uStat_Req_Start                                ;
	wire         uStat_Req_Stop                                 ;
	wire         uStat_Rsp_Cxt                                  ;
	wire         uStat_Rsp_Start                                ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data              ;
	wire         uTransactionStatFilter_SrvTx_Head              ;
	wire         uTransactionStatFilter_SrvTx_Rdy               ;
	wire         uTransactionStatFilter_SrvTx_Tail              ;
	wire         uTransactionStatFilter_SrvTx_Vld               ;
	wire         uTranslation_0_Found                           ;
	wire [29:0]  uTranslation_0_Key                             ;
	wire [4:0]   uTranslation_0_MatchId                         ;
	wire         uTranslation_1_Found                           ;
	wire [29:0]  uTranslation_1_Key                             ;
	wire [4:0]   uTranslation_1_MatchId                         ;
	wire         u_182c                                         ;
	wire         u_260d                                         ;
	wire         u_2a80                                         ;
	wire         u_3707                                         ;
	wire         u_3906                                         ;
	wire         u_4821                                         ;
	wire         u_4940                                         ;
	wire         u_695e                                         ;
	wire         u_6ca                                          ;
	wire         u_7388                                         ;
	wire         u_76b9                                         ;
	wire         u_9746                                         ;
	wire         u_a98b                                         ;
	wire         u_aed9                                         ;
	wire         u_b08e                                         ;
	wire         u_ba13                                         ;
	wire         u_be36                                         ;
	wire         u_c3                                           ;
	rsnoc_z_H_R_G_G2_Tt_U_cbdb5370 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch30(
		.Rx_Data( from_Switch30_Data )
	,	.Rx_Head( from_Switch30_Head )
	,	.Rx_Rdy( from_Switch30_Rdy )
	,	.Rx_Tail( from_Switch30_Tail )
	,	.Rx_Vld( from_Switch30_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c3 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch30_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch30_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch30_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch30_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch30_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch31(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6ca )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch31_Data )
	,	.Tx_Head( to_Switch31_Head )
	,	.Tx_Rdy( to_Switch31_Rdy )
	,	.Tx_Tail( to_Switch31_Tail )
	,	.Tx_Vld( to_Switch31_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_60b9c4f1 GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Echo( uuGenericPipe_Gen_Req_Echo )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Echo( uuGenericPipe_Gen_Rsp_Echo )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch30_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch30_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch30_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch30_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch30_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_1c732fd6 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Echo( uuGenericPipe_Gen_Req_Echo )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Echo( uuGenericPipe_Gen_Rsp_Echo )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Echo( Gen_Req_Echo )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Echo( Gen_Rsp_Echo )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch28_SubEdgesSlowRx(
		.Int_En( from_Switch28_En )
	,	.Int_Trp_Data( from_Switch28_Trp_Data )
	,	.Int_Trp_Head( from_Switch28_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch28_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch28_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch28_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b08e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( u_3707 )
	);
	rsnoc_z_S_R_U_Sf_U_e92fe18b TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch29_SubEdgesSlowTx(
		.Int_En( to_Switch29_En )
	,	.Int_Trp_Data( to_Switch29_Trp_Data )
	,	.Int_Trp_Head( to_Switch29_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch29_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch29_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch29_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a98b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_4821 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_6ee00b3d TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle = u_c3 & u_6ca & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_b08e & u_a98b & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_3707 | u_4821 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_bcpu_ahb_m0_main (
	Ahb_0_haddr
,	Ahb_0_hburst
,	Ahb_0_hmastlock
,	Ahb_0_hprot
,	Ahb_0_hrdata
,	Ahb_0_hready
,	Ahb_0_hresp
,	Ahb_0_hsel
,	Ahb_0_hsize
,	Ahb_0_htrans
,	Ahb_0_hwbe
,	Ahb_0_hwdata
,	Ahb_0_hwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Echo
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Echo
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Ahb_0_haddr          ;
	input  [2:0]  Ahb_0_hburst         ;
	input         Ahb_0_hmastlock      ;
	input  [3:0]  Ahb_0_hprot          ;
	output [31:0] Ahb_0_hrdata         ;
	output        Ahb_0_hready         ;
	output        Ahb_0_hresp          ;
	input         Ahb_0_hsel           ;
	input  [2:0]  Ahb_0_hsize          ;
	input  [1:0]  Ahb_0_htrans         ;
	input  [3:0]  Ahb_0_hwbe           ;
	input  [31:0] Ahb_0_hwdata         ;
	input         Ahb_0_hwrite         ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Echo         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Echo         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uHAddr1     ;
	reg  [2:0]  uHBurst1    ;
	reg         uHMastLock1 ;
	reg  [3:0]  uHProt1     ;
	reg         uHSel1      ;
	reg  [2:0]  uHSize1     ;
	reg  [1:0]  uHTrans1    ;
	reg  [3:0]  uHWBe1      ;
	reg  [31:0] uHWData1    ;
	reg         uHWrite1    ;
	wire        uPwrKeep    ;
	wire        u_538e      ;
	always @(Ahb_0_haddr) begin
		uHAddr1 <= #1.0 ( Ahb_0_haddr );
	end
	always @(Ahb_0_hburst) begin
		uHBurst1 <= #1.0 ( Ahb_0_hburst );
	end
	always @(Ahb_0_hmastlock) begin
		uHMastLock1 <= #1.0 ( Ahb_0_hmastlock );
	end
	always @(Ahb_0_hprot) begin
		uHProt1 <= #1.0 ( Ahb_0_hprot );
	end
	always @(Ahb_0_hsel) begin
		uHSel1 <= #1.0 ( Ahb_0_hsel );
	end
	always @(Ahb_0_hsize) begin
		uHSize1 <= #1.0 ( Ahb_0_hsize );
	end
	always @(Ahb_0_htrans) begin
		uHTrans1 <= #1.0 ( Ahb_0_htrans );
	end
	always @(Ahb_0_hwbe) begin
		uHWBe1 <= #1.0 ( Ahb_0_hwbe );
	end
	always @(Ahb_0_hwdata) begin
		uHWData1 <= #1.0 ( Ahb_0_hwdata );
	end
	always @(Ahb_0_hwrite) begin
		uHWrite1 <= #1.0 ( Ahb_0_hwrite );
	end
	rsnoc_z_H_R_N_A_S2_U_U_6b350414 SpecificToGeneric(
		.Ahb_0_haddr( uHAddr1 )
	,	.Ahb_0_hburst( uHBurst1 )
	,	.Ahb_0_hmastlock( uHMastLock1 )
	,	.Ahb_0_hprot( uHProt1 )
	,	.Ahb_0_hrdata( Ahb_0_hrdata )
	,	.Ahb_0_hready( Ahb_0_hready )
	,	.Ahb_0_hresp( Ahb_0_hresp )
	,	.Ahb_0_hsel( uHSel1 )
	,	.Ahb_0_hsize( uHSize1 )
	,	.Ahb_0_htrans( uHTrans1 )
	,	.Ahb_0_hwbe( uHWBe1 )
	,	.Ahb_0_hwdata( uHWData1 )
	,	.Ahb_0_hwrite( uHWrite1 )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Echo( Gen_Req_Echo )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Echo( Gen_Rsp_Echo )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Ahb_0( u_538e )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_538e | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ACPU_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ARM_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_BCPU_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_DMA_apb_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_DMA_apb_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_DMA_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_FCB_apb_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_FCB_apb_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_FPGA0_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_FPGA1_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_GBE_Probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Link_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_PUFCC_apb_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_PUFCC_apb_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_PUFcc_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Periph_Multi_APB (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Periph_Multi_APB_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SCU_Multi_APB (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SCU_Multi_APB_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SPI_ahb_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SPI_ahb_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SPI_mem_ahb (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SPI_mem_ahb_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch10_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch11_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch12_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch13Resp_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch13_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch14Resp_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch14_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch15Resp_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch15_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch16Resp_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch16_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch17_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch18_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch19_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch1Resp002_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch1Resp003_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch1_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch20Resp_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch20_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch21_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch22_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch23Resp_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch23_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch24_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch25_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch26_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch27_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch28_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch29_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch2Resp001_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch2_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch30_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch31_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch32_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch33_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch3_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch4Resp001_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch4_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch5_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch6Resp001_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch6_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch7_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch8_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch9_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_SwitchResp001_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_Switch_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_USB_axi_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_USB_axi_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_USB_probe_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_acpu_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_acpu_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_arm_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_arm_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_bcpu_ahb_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_bcpu_ahb_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_cpu_observer_main_Sys (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s1 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s1_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s2 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s2_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s3 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axi_s3_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axil_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_ddr_axil_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_dma_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_dma_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_dma_axi_m1 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_dma_axi_m1_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_fpga_ahb_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_fpga_ahb_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_fpga_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_fpga_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_fpga_axi_m1 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_fpga_axi_m1_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_gbe_apb_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_gbe_apb_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_gbe_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_gbe_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_pufcc_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_pufcc_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_service_socket (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s0_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s1 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s1_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s2 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s2_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s3 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_sram_axi_s3_T (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_usb_axi_m0 (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_clockGaters_usb_axi_m0_I (
	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	SysOut_Clk
,	SysOut_Clk_ClkS
,	SysOut_Clk_En
,	SysOut_Clk_EnS
,	SysOut_Clk_RetRstN
,	SysOut_Clk_RstN
,	SysOut_Clk_Tm
,	SysOut_Pwr_Idle
,	SysOut_Pwr_WakeUp
);
	input   Sys_Clk            ;
	input   Sys_Clk_ClkS       ;
	input   Sys_Clk_En         ;
	input   Sys_Clk_EnS        ;
	input   Sys_Clk_RetRstN    ;
	input   Sys_Clk_RstN       ;
	input   Sys_Clk_Tm         ;
	output  Sys_Pwr_Idle       ;
	output  Sys_Pwr_WakeUp     ;
	output  SysOut_Clk         ;
	output  SysOut_Clk_ClkS    ;
	output  SysOut_Clk_En      ;
	output  SysOut_Clk_EnS     ;
	output  SysOut_Clk_RetRstN ;
	output  SysOut_Clk_RstN    ;
	output  SysOut_Clk_Tm      ;
	input   SysOut_Pwr_Idle    ;
	input   SysOut_Pwr_WakeUp  ;
	rsnoc_z_H_R_U_Cg_U_103c4e6e ClockGater(
		.IntEn( )
	,	.SysI_Clk( Sys_Clk )
	,	.SysI_Clk_ClkS( Sys_Clk_ClkS )
	,	.SysI_Clk_En( Sys_Clk_En )
	,	.SysI_Clk_EnS( Sys_Clk_EnS )
	,	.SysI_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.SysI_Clk_RstN( Sys_Clk_RstN )
	,	.SysI_Clk_Tm( Sys_Clk_Tm )
	,	.SysI_Pwr_Idle( Sys_Pwr_Idle )
	,	.SysI_Pwr_WakeUp( Sys_Pwr_WakeUp )
	,	.SysO_0_Clk( SysOut_Clk )
	,	.SysO_0_Clk_ClkS( SysOut_Clk_ClkS )
	,	.SysO_0_Clk_En( SysOut_Clk_En )
	,	.SysO_0_Clk_EnS( SysOut_Clk_EnS )
	,	.SysO_0_Clk_RetRstN( SysOut_Clk_RetRstN )
	,	.SysO_0_Clk_RstN( SysOut_Clk_RstN )
	,	.SysO_0_Clk_Tm( SysOut_Clk_Tm )
	,	.SysO_0_Pwr_Idle( SysOut_Pwr_Idle )
	,	.SysO_0_Pwr_WakeUp( SysOut_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_cpu_observer_main (
	Atb_AFReady
,	Atb_AFValid
,	Atb_ATBytes
,	Atb_ATData
,	Atb_ATId
,	Atb_ATReady
,	Atb_ATValid
,	Fault_0
,	PwrKeep
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch27_Data
,	from_Switch27_Head
,	from_Switch27_Rdy
,	from_Switch27_Tail
,	from_Switch27_Vld
,	from_Switch28_Data
,	from_Switch28_Head
,	from_Switch28_Rdy
,	from_Switch28_Tail
,	from_Switch28_Vld
,	to_Switch29_Data
,	to_Switch29_Head
,	to_Switch29_Rdy
,	to_Switch29_Tail
,	to_Switch29_Vld
);
	output         Atb_AFReady        ;
	input          Atb_AFValid        ;
	output         Atb_ATBytes        ;
	output [15:0]  Atb_ATData         ;
	output [6:0]   Atb_ATId           ;
	input          Atb_ATReady        ;
	output         Atb_ATValid        ;
	output         Fault_0            ;
	output         PwrKeep            ;
	input          Sys_Clk            ;
	input          Sys_Clk_ClkS       ;
	input          Sys_Clk_En         ;
	input          Sys_Clk_EnS        ;
	input          Sys_Clk_RetRstN    ;
	input          Sys_Clk_RstN       ;
	input          Sys_Clk_Tm         ;
	output         Sys_Pwr_Idle       ;
	output         Sys_Pwr_WakeUp     ;
	input  [147:0] from_Switch27_Data ;
	input          from_Switch27_Head ;
	output         from_Switch27_Rdy  ;
	input          from_Switch27_Tail ;
	input          from_Switch27_Vld  ;
	input  [9:0]   from_Switch28_Data ;
	input          from_Switch28_Head ;
	output         from_Switch28_Rdy  ;
	input          from_Switch28_Tail ;
	input          from_Switch28_Vld  ;
	output [9:0]   to_Switch29_Data   ;
	output         to_Switch29_Head   ;
	input          to_Switch29_Rdy    ;
	output         to_Switch29_Tail   ;
	output         to_Switch29_Vld    ;
	wire [147:0] uuObsRxNoPipe_Switch27_Tx_Data ;
	wire         uuObsRxNoPipe_Switch27_Tx_Head ;
	wire         uuObsRxNoPipe_Switch27_Tx_Rdy  ;
	wire         uuObsRxNoPipe_Switch27_Tx_Tail ;
	wire         uuObsRxNoPipe_Switch27_Tx_Vld  ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld  ;
	reg          uAFValid1                      ;
	reg          uATReady1                      ;
	wire [9:0]   uAtbEndpoint_SrvTx_Data        ;
	wire         uAtbEndpoint_SrvTx_Head        ;
	wire         uAtbEndpoint_SrvTx_Rdy         ;
	wire         uAtbEndpoint_SrvTx_Tail        ;
	wire         uAtbEndpoint_SrvTx_Vld         ;
	wire [147:0] uErrorLogging_ObsTx_0_Data     ;
	wire         uErrorLogging_ObsTx_0_Head     ;
	wire         uErrorLogging_ObsTx_0_Rdy      ;
	wire         uErrorLogging_ObsTx_0_Tail     ;
	wire         uErrorLogging_ObsTx_0_Vld      ;
	wire [9:0]   uErrorLogging_SrvTx_0_Data     ;
	wire         uErrorLogging_SrvTx_0_Head     ;
	wire         uErrorLogging_SrvTx_0_Rdy      ;
	wire         uErrorLogging_SrvTx_0_Tail     ;
	wire         uErrorLogging_SrvTx_0_Vld      ;
	wire         u_18b9                         ;
	wire         u_295a                         ;
	wire         u_2a80                         ;
	wire         u_411f                         ;
	wire         u_5cbb                         ;
	wire         u_5fe4                         ;
	wire         u_a51f                         ;
	wire         u_a680                         ;
	wire         u_aed9                         ;
	wire         u_b03a                         ;
	wire         u_c930                         ;
	wire         u_d66f                         ;
	wire [31:0]  usecurityFilter_0_Addr         ;
	wire         usecurityFilter_0_Fwd          ;
	wire [6:0]   usecurityFilter_0_Len1         ;
	wire         usecurityFilter_0_Log          ;
	wire [3:0]   usecurityFilter_0_Opc          ;
	wire         usecurityFilter_0_Overflow     ;
	wire [14:0]  usecurityFilter_0_RouteId      ;
	wire [7:0]   usecurityFilter_0_User         ;
	wire         usecurityFilter_0_Vld          ;
	rsnoc_z_H_R_T_P_U_U_36e5a717 uObsRxNoPipe_Switch27(
		.Rx_Data( from_Switch27_Data )
	,	.Rx_Head( from_Switch27_Head )
	,	.Rx_Rdy( from_Switch27_Rdy )
	,	.Rx_Tail( from_Switch27_Tail )
	,	.Rx_Vld( from_Switch27_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_18b9 )
	,	.Sys_Pwr_WakeUp( u_295a )
	,	.Tx_Data( uuObsRxNoPipe_Switch27_Tx_Data )
	,	.Tx_Head( uuObsRxNoPipe_Switch27_Tx_Head )
	,	.Tx_Rdy( uuObsRxNoPipe_Switch27_Tx_Rdy )
	,	.Tx_Tail( uuObsRxNoPipe_Switch27_Tx_Tail )
	,	.Tx_Vld( uuObsRxNoPipe_Switch27_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_S_R_U_Elf_U_78b88ccc ErrorLogger_Filter_0(
		.SecurityFilter_Addr( usecurityFilter_0_Addr )
	,	.SecurityFilter_Fwd( usecurityFilter_0_Fwd )
	,	.SecurityFilter_Len1( usecurityFilter_0_Len1 )
	,	.SecurityFilter_Log( usecurityFilter_0_Log )
	,	.SecurityFilter_Opc( usecurityFilter_0_Opc )
	,	.SecurityFilter_Overflow( usecurityFilter_0_Overflow )
	,	.SecurityFilter_RouteId( usecurityFilter_0_RouteId )
	,	.SecurityFilter_User( usecurityFilter_0_User )
	,	.SecurityFilter_Vld( usecurityFilter_0_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5cbb )
	,	.Sys_Pwr_WakeUp( u_5fe4 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( from_Switch28_Data )
	,	.Rx_Head( from_Switch28_Head )
	,	.Rx_Rdy( from_Switch28_Rdy )
	,	.Rx_Tail( from_Switch28_Tail )
	,	.Rx_Vld( from_Switch28_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( u_b03a )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_Ep_El_U_U_9749ad46 ErrorLogger_0(
		.Fault( Fault_0 )
	,	.PwrKeep( PwrKeep )
	,	.Rx_Data( uuObsRxNoPipe_Switch27_Tx_Data )
	,	.Rx_Head( uuObsRxNoPipe_Switch27_Tx_Head )
	,	.Rx_Rdy( uuObsRxNoPipe_Switch27_Tx_Rdy )
	,	.Rx_Tail( uuObsRxNoPipe_Switch27_Tx_Tail )
	,	.Rx_Vld( uuObsRxNoPipe_Switch27_Tx_Vld )
	,	.SecurityFilter_Addr( usecurityFilter_0_Addr )
	,	.SecurityFilter_Fwd( usecurityFilter_0_Fwd )
	,	.SecurityFilter_Len1( usecurityFilter_0_Len1 )
	,	.SecurityFilter_Log( usecurityFilter_0_Log )
	,	.SecurityFilter_Opc( usecurityFilter_0_Opc )
	,	.SecurityFilter_Overflow( usecurityFilter_0_Overflow )
	,	.SecurityFilter_RouteId( usecurityFilter_0_RouteId )
	,	.SecurityFilter_User( usecurityFilter_0_User )
	,	.SecurityFilter_Vld( usecurityFilter_0_Vld )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uErrorLogging_SrvTx_0_Data )
	,	.Srv_Rsp_Head( uErrorLogging_SrvTx_0_Head )
	,	.Srv_Rsp_Rdy( uErrorLogging_SrvTx_0_Rdy )
	,	.Srv_Rsp_Tail( uErrorLogging_SrvTx_0_Tail )
	,	.Srv_Rsp_Vld( uErrorLogging_SrvTx_0_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d66f )
	,	.Sys_Pwr_WakeUp( u_c930 )
	,	.Tx_Data( uErrorLogging_ObsTx_0_Data )
	,	.Tx_Head( uErrorLogging_ObsTx_0_Head )
	,	.Tx_Rdy( uErrorLogging_ObsTx_0_Rdy )
	,	.Tx_Tail( uErrorLogging_ObsTx_0_Tail )
	,	.Tx_Vld( uErrorLogging_ObsTx_0_Vld )
	,	.WakeUp_Rx( )
	,	.WakeUp_Srv( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uAtbEndpoint_SrvTx_Data )
	,	.Rx_Head( uAtbEndpoint_SrvTx_Head )
	,	.Rx_Rdy( uAtbEndpoint_SrvTx_Rdy )
	,	.Rx_Tail( uAtbEndpoint_SrvTx_Tail )
	,	.Rx_Vld( uAtbEndpoint_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( u_411f )
	,	.Tx_Data( to_Switch29_Data )
	,	.Tx_Head( to_Switch29_Head )
	,	.Tx_Rdy( to_Switch29_Rdy )
	,	.Tx_Tail( to_Switch29_Tail )
	,	.Tx_Vld( to_Switch29_Vld )
	,	.WakeUp_Rx( )
	);
	always @(Atb_AFValid) begin
		uAFValid1 <= #1.0 ( Atb_AFValid );
	end
	always @(Atb_ATReady) begin
		uATReady1 <= #1.0 ( Atb_ATReady );
	end
	rsnoc_z_H_R_O_Ep_A_U_U_196a6ad8 AtbEndPoint(
		.Atb_AFReady( Atb_AFReady )
	,	.Atb_AFValid( uAFValid1 )
	,	.Atb_ATBytes( Atb_ATBytes )
	,	.Atb_ATData( Atb_ATData )
	,	.Atb_ATId( Atb_ATId )
	,	.Atb_ATReady( uATReady1 )
	,	.Atb_ATValid( Atb_ATValid )
	,	.Debug_AtbEn( )
	,	.Debug_SyncPeriod( )
	,	.Rx_Data( uErrorLogging_ObsTx_0_Data )
	,	.Rx_Head( uErrorLogging_ObsTx_0_Head )
	,	.Rx_Rdy( uErrorLogging_ObsTx_0_Rdy )
	,	.Rx_Tail( uErrorLogging_ObsTx_0_Tail )
	,	.Rx_Vld( uErrorLogging_ObsTx_0_Vld )
	,	.Srv_Req_Data( uErrorLogging_SrvTx_0_Data )
	,	.Srv_Req_Head( uErrorLogging_SrvTx_0_Head )
	,	.Srv_Req_Rdy( uErrorLogging_SrvTx_0_Rdy )
	,	.Srv_Req_Tail( uErrorLogging_SrvTx_0_Tail )
	,	.Srv_Req_Vld( uErrorLogging_SrvTx_0_Vld )
	,	.Srv_Rsp_Data( uAtbEndpoint_SrvTx_Data )
	,	.Srv_Rsp_Head( uAtbEndpoint_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uAtbEndpoint_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uAtbEndpoint_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uAtbEndpoint_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a680 )
	,	.Sys_Pwr_WakeUp( u_a51f )
	,	.WakeUp_Other( )
	,	.WakeUp_Rx( )
	,	.WakeUp_Srv( )
	);
	assign Sys_Pwr_Idle = u_18b9 & u_aed9 & u_2a80 & u_a680 & u_d66f & u_5cbb;
	assign Sys_Pwr_WakeUp = u_295a | u_b03a | u_411f | u_a51f | u_c930 | u_5fe4;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch4_Data
,	from_Switch4_Head
,	from_Switch4_Rdy
,	from_Switch4_Tail
,	from_Switch4_Vld
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
,	to_Switch4Resp001_Data
,	to_Switch4Resp001_Head
,	to_Switch4Resp001_Rdy
,	to_Switch4Resp001_Tail
,	to_Switch4Resp001_Vld
);
	output [31:0]  Gen_Req_Addr           ;
	output [15:0]  Gen_Req_Be             ;
	output         Gen_Req_BurstType      ;
	output [127:0] Gen_Req_Data           ;
	output         Gen_Req_Last           ;
	output [6:0]   Gen_Req_Len1           ;
	output         Gen_Req_Lock           ;
	output [2:0]   Gen_Req_Opc            ;
	input          Gen_Req_Rdy            ;
	output [3:0]   Gen_Req_SeqId          ;
	output         Gen_Req_SeqUnOrdered   ;
	output         Gen_Req_SeqUnique      ;
	output [7:0]   Gen_Req_User           ;
	output         Gen_Req_Vld            ;
	input  [127:0] Gen_Rsp_Data           ;
	input          Gen_Rsp_Last           ;
	input  [2:0]   Gen_Rsp_Opc            ;
	output         Gen_Rsp_Rdy            ;
	input  [3:0]   Gen_Rsp_SeqId          ;
	input          Gen_Rsp_SeqUnOrdered   ;
	input  [1:0]   Gen_Rsp_Status         ;
	input          Gen_Rsp_Vld            ;
	output         NoPendingTrans         ;
	input          Sys_Clk                ;
	input          Sys_Clk_ClkS           ;
	input          Sys_Clk_En             ;
	input          Sys_Clk_EnS            ;
	input          Sys_Clk_RetRstN        ;
	input          Sys_Clk_RstN           ;
	input          Sys_Clk_Tm             ;
	output         Sys_Pwr_Idle           ;
	output         Sys_Pwr_WakeUp         ;
	input  [109:0] from_Switch4_Data      ;
	input          from_Switch4_Head      ;
	output         from_Switch4_Rdy       ;
	input          from_Switch4_Tail      ;
	input          from_Switch4_Vld       ;
	input          to_Switch22_En         ;
	output [147:0] to_Switch22_Trp_Data   ;
	output         to_Switch22_Trp_Head   ;
	input          to_Switch22_Trp_Rdy    ;
	output         to_Switch22_Trp_Tail   ;
	output         to_Switch22_Trp_Vld    ;
	output [109:0] to_Switch4Resp001_Data ;
	output         to_Switch4Resp001_Head ;
	input          to_Switch4Resp001_Rdy  ;
	output         to_Switch4Resp001_Tail ;
	output         to_Switch4Resp001_Vld  ;
	wire [217:0] uuDtpRxNoPipe_Switch4_Tx_Data        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Head        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Tail        ;
	wire         uuDtpRxNoPipe_Switch4_Tx_Vld         ;
	wire [217:0] uuDtpTxNoPipe_Switch4Resp001_Tx_Data ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Head ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy  ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Tail ;
	wire         uuDtpTxNoPipe_Switch4Resp001_Tx_Vld  ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data       ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head       ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail       ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld        ;
	wire [217:0] uDtpRxSerAdapt_Switch4_Tx_Data       ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Head       ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Rdy        ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Tail       ;
	wire         uDtpRxSerAdapt_Switch4_Tx_Vld        ;
	wire [27:0]  uIdInfo_0_AddrBase                   ;
	wire [27:0]  uIdInfo_0_AddrMask                   ;
	wire         uIdInfo_0_Debug                      ;
	wire [27:0]  uIdInfo_1_AddrBase                   ;
	wire [27:0]  uIdInfo_1_AddrMask                   ;
	wire         uIdInfo_1_Debug                      ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data      ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head      ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail      ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld       ;
	wire [73:0]  uProbe_ObsTx_Data                    ;
	wire         uProbe_ObsTx_Head                    ;
	wire         uProbe_ObsTx_Rdy                     ;
	wire         uProbe_ObsTx_Tail                    ;
	wire         uProbe_ObsTx_Vld                     ;
	wire [217:0] uProbe_Tx_Data                       ;
	wire         uProbe_Tx_Head                       ;
	wire         uProbe_Tx_Rdy                        ;
	wire         uProbe_Tx_Tail                       ;
	wire         uProbe_Tx_Vld                        ;
	wire [31:0]  uSecurityFilter_Addr                 ;
	wire         uSecurityFilter_Fwd                  ;
	wire [6:0]   uSecurityFilter_Len1                 ;
	wire [3:0]   uSecurityFilter_Opc                  ;
	wire [14:0]  uSecurityFilter_RouteId              ;
	wire [7:0]   uSecurityFilter_User                 ;
	wire         uSecurityFilter_Vld                  ;
	wire [31:0]  uT2G_Gen_Req_Addr                    ;
	wire [15:0]  uT2G_Gen_Req_Be                      ;
	wire         uT2G_Gen_Req_BurstType               ;
	wire [127:0] uT2G_Gen_Req_Data                    ;
	wire         uT2G_Gen_Req_Last                    ;
	wire [6:0]   uT2G_Gen_Req_Len1                    ;
	wire         uT2G_Gen_Req_Lock                    ;
	wire [2:0]   uT2G_Gen_Req_Opc                     ;
	wire         uT2G_Gen_Req_Rdy                     ;
	wire [3:0]   uT2G_Gen_Req_SeqId                   ;
	wire         uT2G_Gen_Req_SeqUnOrdered            ;
	wire         uT2G_Gen_Req_SeqUnique               ;
	wire [7:0]   uT2G_Gen_Req_User                    ;
	wire         uT2G_Gen_Req_Vld                     ;
	wire [127:0] uT2G_Gen_Rsp_Data                    ;
	wire         uT2G_Gen_Rsp_Last                    ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                     ;
	wire         uT2G_Gen_Rsp_Rdy                     ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId                   ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered            ;
	wire [1:0]   uT2G_Gen_Rsp_Status                  ;
	wire         uT2G_Gen_Rsp_Vld                     ;
	wire [217:0] uT2G_Tx_Data                         ;
	wire         uT2G_Tx_Head                         ;
	wire         uT2G_Tx_Rdy                          ;
	wire         uT2G_Tx_Tail                         ;
	wire         uT2G_Tx_Vld                          ;
	wire [9:0]   uTranslation_0_Aperture              ;
	wire         uTranslation_0_PathFound             ;
	wire         uTranslation_0_SubFound              ;
	wire         u_1532                               ;
	wire         u_16b1                               ;
	wire         u_182c                               ;
	wire         u_2f26                               ;
	wire         u_3b4f                               ;
	wire         u_4c35                               ;
	wire         u_5389                               ;
	wire         u_5ac3                               ;
	wire         u_6276                               ;
	wire         u_70e4                               ;
	wire         u_912f                               ;
	wire         u_9157                               ;
	wire         u_aeea                               ;
	wire         u_b954                               ;
	wire         u_c260                               ;
	rsnoc_z_H_R_G_T2_Tt_U_5f150b39 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sa_U_U_b0803315 DtpRxSerAdapt_Switch4(
		.Rx_Data( from_Switch4_Data )
	,	.Rx_Head( from_Switch4_Head )
	,	.Rx_Rdy( from_Switch4_Rdy )
	,	.Rx_Tail( from_Switch4_Tail )
	,	.Rx_Vld( from_Switch4_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16b1 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpRxNoPipe_Switch4(
		.Rx_Data( uDtpRxSerAdapt_Switch4_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch4_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch4_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch4_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9157 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_092afc84 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sa_U_U_b40d27ba DtpTxSerAdapt_Switch4Resp001(
		.Rx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_912f )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch4Resp001_Data )
	,	.Tx_Head( to_Switch4Resp001_Head )
	,	.Tx_Rdy( to_Switch4Resp001_Rdy )
	,	.Tx_Tail( to_Switch4Resp001_Tail )
	,	.Tx_Vld( to_Switch4Resp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpTxNoPipe_Switch4Resp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4c35 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch4Resp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch4Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch4Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch4Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch4Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_157fd559 Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_1b5724da TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch4_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch4_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch4_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch4_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch4_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_bbfde3ba uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_9157 & u_4c35 & u_182c & u_b954 & u_16b1 & u_912f & u_5ac3 & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_5389 | u_c260 | u_3b4f | from_Switch4_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0]  Axi_ar_addr          ;
	output [1:0]   Axi_ar_burst         ;
	output [3:0]   Axi_ar_cache         ;
	output [3:0]   Axi_ar_id            ;
	output [2:0]   Axi_ar_len           ;
	output         Axi_ar_lock          ;
	output [2:0]   Axi_ar_prot          ;
	input          Axi_ar_ready         ;
	output [2:0]   Axi_ar_size          ;
	output         Axi_ar_valid         ;
	output [31:0]  Axi_aw_addr          ;
	output [1:0]   Axi_aw_burst         ;
	output [3:0]   Axi_aw_cache         ;
	output [3:0]   Axi_aw_id            ;
	output [2:0]   Axi_aw_len           ;
	output         Axi_aw_lock          ;
	output [2:0]   Axi_aw_prot          ;
	input          Axi_aw_ready         ;
	output [2:0]   Axi_aw_size          ;
	output         Axi_aw_valid         ;
	input  [3:0]   Axi_b_id             ;
	output         Axi_b_ready          ;
	input  [1:0]   Axi_b_resp           ;
	input          Axi_b_valid          ;
	input  [127:0] Axi_r_data           ;
	input  [3:0]   Axi_r_id             ;
	input          Axi_r_last           ;
	output         Axi_r_ready          ;
	input  [1:0]   Axi_r_resp           ;
	input          Axi_r_valid          ;
	output [127:0] Axi_w_data           ;
	output         Axi_w_last           ;
	input          Axi_w_ready          ;
	output [15:0]  Axi_w_strb           ;
	output         Axi_w_valid          ;
	input  [31:0]  Gen_Req_Addr         ;
	input  [15:0]  Gen_Req_Be           ;
	input          Gen_Req_BurstType    ;
	input  [127:0] Gen_Req_Data         ;
	input          Gen_Req_Last         ;
	input  [6:0]   Gen_Req_Len1         ;
	input          Gen_Req_Lock         ;
	input  [2:0]   Gen_Req_Opc          ;
	output         Gen_Req_Rdy          ;
	input  [3:0]   Gen_Req_SeqId        ;
	input          Gen_Req_SeqUnOrdered ;
	input          Gen_Req_SeqUnique    ;
	input  [7:0]   Gen_Req_User         ;
	input          Gen_Req_Vld          ;
	output [127:0] Gen_Rsp_Data         ;
	output         Gen_Rsp_Last         ;
	output [2:0]   Gen_Rsp_Opc          ;
	input          Gen_Rsp_Rdy          ;
	output [3:0]   Gen_Rsp_SeqId        ;
	output         Gen_Rsp_SeqUnOrdered ;
	output [1:0]   Gen_Rsp_Status       ;
	output         Gen_Rsp_Vld          ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	reg  [127:0] uData1     ;
	reg  [3:0]   uId1       ;
	reg  [3:0]   uId1_2     ;
	reg          uLast1     ;
	reg          uReady1    ;
	reg          uReady1_0  ;
	reg          uReady1_12 ;
	reg  [1:0]   uResp1     ;
	reg  [1:0]   uResp1_4   ;
	reg          uValid1    ;
	reg          uValid1_10 ;
	wire         u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_89ff9b2b GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s1_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Link_Data
,	from_Link_RdCnt
,	from_Link_RdPtr
,	from_Link_RxCtl_PwrOnRst
,	from_Link_RxCtl_PwrOnRstAck
,	from_Link_TxCtl_PwrOnRst
,	from_Link_TxCtl_PwrOnRstAck
,	from_Link_WrCnt
,	to_Switch1Resp003_Data
,	to_Switch1Resp003_RdCnt
,	to_Switch1Resp003_RdPtr
,	to_Switch1Resp003_RxCtl_PwrOnRst
,	to_Switch1Resp003_RxCtl_PwrOnRstAck
,	to_Switch1Resp003_TxCtl_PwrOnRst
,	to_Switch1Resp003_TxCtl_PwrOnRstAck
,	to_Switch1Resp003_WrCnt
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
);
	output [31:0]  Gen_Req_Addr                        ;
	output [15:0]  Gen_Req_Be                          ;
	output         Gen_Req_BurstType                   ;
	output [127:0] Gen_Req_Data                        ;
	output         Gen_Req_Last                        ;
	output [6:0]   Gen_Req_Len1                        ;
	output         Gen_Req_Lock                        ;
	output [2:0]   Gen_Req_Opc                         ;
	input          Gen_Req_Rdy                         ;
	output [3:0]   Gen_Req_SeqId                       ;
	output         Gen_Req_SeqUnOrdered                ;
	output         Gen_Req_SeqUnique                   ;
	output [7:0]   Gen_Req_User                        ;
	output         Gen_Req_Vld                         ;
	input  [127:0] Gen_Rsp_Data                        ;
	input          Gen_Rsp_Last                        ;
	input  [2:0]   Gen_Rsp_Opc                         ;
	output         Gen_Rsp_Rdy                         ;
	input  [3:0]   Gen_Rsp_SeqId                       ;
	input          Gen_Rsp_SeqUnOrdered                ;
	input  [1:0]   Gen_Rsp_Status                      ;
	input          Gen_Rsp_Vld                         ;
	output         NoPendingTrans                      ;
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [111:0] from_Link_Data                      ;
	output [2:0]   from_Link_RdCnt                     ;
	output [2:0]   from_Link_RdPtr                     ;
	input          from_Link_RxCtl_PwrOnRst            ;
	output         from_Link_RxCtl_PwrOnRstAck         ;
	output         from_Link_TxCtl_PwrOnRst            ;
	input          from_Link_TxCtl_PwrOnRstAck         ;
	input  [2:0]   from_Link_WrCnt                     ;
	output [111:0] to_Switch1Resp003_Data              ;
	input  [2:0]   to_Switch1Resp003_RdCnt             ;
	input  [2:0]   to_Switch1Resp003_RdPtr             ;
	output         to_Switch1Resp003_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp003_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp003_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp003_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp003_WrCnt             ;
	input          to_Switch22_En                      ;
	output [147:0] to_Switch22_Trp_Data                ;
	output         to_Switch22_Trp_Head                ;
	input          to_Switch22_Trp_Rdy                 ;
	output         to_Switch22_Trp_Tail                ;
	output         to_Switch22_Trp_Vld                 ;
	wire [217:0] uuDtpRxNoPipe_Link_Tx_Data            ;
	wire         uuDtpRxNoPipe_Link_Tx_Head            ;
	wire         uuDtpRxNoPipe_Link_Tx_Rdy             ;
	wire         uuDtpRxNoPipe_Link_Tx_Tail            ;
	wire         uuDtpRxNoPipe_Link_Tx_Vld             ;
	wire [217:0] uuDtpTxNoPipe_Switch1Resp003_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch1Resp003_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch1Resp003_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch1Resp003_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch1Resp003_Tx_Vld   ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy         ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Link_Async_Tx_Data     ;
	wire         uDtpRxClkAdapt_Link_Async_Tx_Head     ;
	wire         uDtpRxClkAdapt_Link_Async_Tx_Rdy      ;
	wire         uDtpRxClkAdapt_Link_Async_Tx_Tail     ;
	wire         uDtpRxClkAdapt_Link_Async_Tx_Vld      ;
	wire [217:0] uDtpRxSerAdapt_Link_Tx_Data           ;
	wire         uDtpRxSerAdapt_Link_Tx_Head           ;
	wire         uDtpRxSerAdapt_Link_Tx_Rdy            ;
	wire         uDtpRxSerAdapt_Link_Tx_Tail           ;
	wire         uDtpRxSerAdapt_Link_Tx_Vld            ;
	wire [109:0] uDtpTxSerAdapt_Switch1Resp003_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch1Resp003_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch1Resp003_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch1Resp003_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch1Resp003_Tx_Vld  ;
	wire [27:0]  uIdInfo_0_AddrBase                    ;
	wire [27:0]  uIdInfo_0_AddrMask                    ;
	wire         uIdInfo_0_Debug                       ;
	wire         uIdInfo_0_Id                          ;
	wire [27:0]  uIdInfo_1_AddrBase                    ;
	wire [27:0]  uIdInfo_1_AddrMask                    ;
	wire         uIdInfo_1_Debug                       ;
	wire         uIdInfo_1_Id                          ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy        ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld        ;
	wire [73:0]  uProbe_ObsTx_Data                     ;
	wire         uProbe_ObsTx_Head                     ;
	wire         uProbe_ObsTx_Rdy                      ;
	wire         uProbe_ObsTx_Tail                     ;
	wire         uProbe_ObsTx_Vld                      ;
	wire [217:0] uProbe_Tx_Data                        ;
	wire         uProbe_Tx_Head                        ;
	wire         uProbe_Tx_Rdy                         ;
	wire         uProbe_Tx_Tail                        ;
	wire         uProbe_Tx_Vld                         ;
	wire [31:0]  uSecurityFilter_Addr                  ;
	wire         uSecurityFilter_Fwd                   ;
	wire [6:0]   uSecurityFilter_Len1                  ;
	wire [3:0]   uSecurityFilter_Opc                   ;
	wire [14:0]  uSecurityFilter_RouteId               ;
	wire [7:0]   uSecurityFilter_User                  ;
	wire         uSecurityFilter_Vld                   ;
	wire [31:0]  uT2G_Gen_Req_Addr                     ;
	wire [15:0]  uT2G_Gen_Req_Be                       ;
	wire         uT2G_Gen_Req_BurstType                ;
	wire [127:0] uT2G_Gen_Req_Data                     ;
	wire         uT2G_Gen_Req_Last                     ;
	wire [6:0]   uT2G_Gen_Req_Len1                     ;
	wire         uT2G_Gen_Req_Lock                     ;
	wire [2:0]   uT2G_Gen_Req_Opc                      ;
	wire         uT2G_Gen_Req_Rdy                      ;
	wire [3:0]   uT2G_Gen_Req_SeqId                    ;
	wire         uT2G_Gen_Req_SeqUnOrdered             ;
	wire         uT2G_Gen_Req_SeqUnique                ;
	wire [7:0]   uT2G_Gen_Req_User                     ;
	wire         uT2G_Gen_Req_Vld                      ;
	wire [127:0] uT2G_Gen_Rsp_Data                     ;
	wire         uT2G_Gen_Rsp_Last                     ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                      ;
	wire         uT2G_Gen_Rsp_Rdy                      ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId                    ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uT2G_Gen_Rsp_Status                   ;
	wire         uT2G_Gen_Rsp_Vld                      ;
	wire [217:0] uT2G_Tx_Data                          ;
	wire         uT2G_Tx_Head                          ;
	wire         uT2G_Tx_Rdy                           ;
	wire         uT2G_Tx_Tail                          ;
	wire         uT2G_Tx_Vld                           ;
	wire [9:0]   uTranslation_0_Aperture               ;
	wire         uTranslation_0_Id                     ;
	wire         uTranslation_0_PathFound              ;
	wire         uTranslation_0_SubFound               ;
	wire         u_1532                                ;
	wire         u_182c                                ;
	wire         u_25cc                                ;
	wire         u_2f26                                ;
	wire         u_3b4f                                ;
	wire         u_5389                                ;
	wire         u_5ac3                                ;
	wire         u_6276                                ;
	wire         u_70e4                                ;
	wire         u_8055                                ;
	wire         u_86d0                                ;
	wire         u_aa08                                ;
	wire         u_aeea                                ;
	wire         u_b954                                ;
	wire         u_c260                                ;
	wire         u_d13e                                ;
	wire         u_e6ee                                ;
	wire         u_ef17                                ;
	wire         u_f78e                                ;
	rsnoc_z_H_R_G_T2_Tt_U_51615714 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Link_Async(
		.Int_Data( from_Link_Data )
	,	.Int_RdCnt( from_Link_RdCnt )
	,	.Int_RdPtr( from_Link_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Link_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Link_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Link_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Link_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Link_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8055 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Link_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Link_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Link_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Link_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Link_Async_Tx_Vld )
	,	.WakeUp_Other( u_aa08 )
	);
	rsnoc_z_H_R_T_Sa_U_U_b0803315 DtpRxSerAdapt_Link(
		.Rx_Data( uDtpRxClkAdapt_Link_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Link_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Link_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Link_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Link_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e6ee )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxSerAdapt_Link_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Link_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Link_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Link_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Link_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpRxNoPipe_Link(
		.Rx_Data( uDtpRxSerAdapt_Link_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Link_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Link_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Link_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Link_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_86d0 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Link_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Link_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Link_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Link_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Link_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_8f8d27f9 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch1Resp003_Async(
		.Int_Data( to_Switch1Resp003_Data )
	,	.Int_RdCnt( to_Switch1Resp003_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp003_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp003_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp003_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp003_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp003_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp003_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch1Resp003_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch1Resp003_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch1Resp003_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch1Resp003_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch1Resp003_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ef17 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_d13e )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_b40d27ba DtpTxSerAdapt_Switch1Resp003(
		.Rx_Data( uuDtpTxNoPipe_Switch1Resp003_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp003_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp003_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp003_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp003_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_25cc )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxSerAdapt_Switch1Resp003_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch1Resp003_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch1Resp003_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch1Resp003_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch1Resp003_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpTxNoPipe_Switch1Resp003(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f78e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp003_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp003_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp003_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp003_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp003_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_157fd559 Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_7e1e35ba TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Link_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Link_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Link_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Link_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Link_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_bbfde3ba uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_86d0
		&
		u_f78e
		&
		u_182c
		&
		u_b954
		&
		u_8055
		&
		u_e6ee
		&
		u_ef17
		&
		u_25cc
		&
		u_5ac3
		&
		u_2f26
		&
		u_70e4
		&
		u_aeea
		&	u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_aa08 | u_d13e | u_5389 | u_c260 | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s1_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0]  Axi_ar_addr          ;
	output [1:0]   Axi_ar_burst         ;
	output [3:0]   Axi_ar_cache         ;
	output [3:0]   Axi_ar_id            ;
	output [2:0]   Axi_ar_len           ;
	output         Axi_ar_lock          ;
	output [2:0]   Axi_ar_prot          ;
	input          Axi_ar_ready         ;
	output [2:0]   Axi_ar_size          ;
	output         Axi_ar_valid         ;
	output [31:0]  Axi_aw_addr          ;
	output [1:0]   Axi_aw_burst         ;
	output [3:0]   Axi_aw_cache         ;
	output [3:0]   Axi_aw_id            ;
	output [2:0]   Axi_aw_len           ;
	output         Axi_aw_lock          ;
	output [2:0]   Axi_aw_prot          ;
	input          Axi_aw_ready         ;
	output [2:0]   Axi_aw_size          ;
	output         Axi_aw_valid         ;
	input  [3:0]   Axi_b_id             ;
	output         Axi_b_ready          ;
	input  [1:0]   Axi_b_resp           ;
	input          Axi_b_valid          ;
	input  [127:0] Axi_r_data           ;
	input  [3:0]   Axi_r_id             ;
	input          Axi_r_last           ;
	output         Axi_r_ready          ;
	input  [1:0]   Axi_r_resp           ;
	input          Axi_r_valid          ;
	output [127:0] Axi_w_data           ;
	output         Axi_w_last           ;
	input          Axi_w_ready          ;
	output [15:0]  Axi_w_strb           ;
	output         Axi_w_valid          ;
	input  [31:0]  Gen_Req_Addr         ;
	input  [15:0]  Gen_Req_Be           ;
	input          Gen_Req_BurstType    ;
	input  [127:0] Gen_Req_Data         ;
	input          Gen_Req_Last         ;
	input  [6:0]   Gen_Req_Len1         ;
	input          Gen_Req_Lock         ;
	input  [2:0]   Gen_Req_Opc          ;
	output         Gen_Req_Rdy          ;
	input  [3:0]   Gen_Req_SeqId        ;
	input          Gen_Req_SeqUnOrdered ;
	input          Gen_Req_SeqUnique    ;
	input  [7:0]   Gen_Req_User         ;
	input          Gen_Req_Vld          ;
	output [127:0] Gen_Rsp_Data         ;
	output         Gen_Rsp_Last         ;
	output [2:0]   Gen_Rsp_Opc          ;
	input          Gen_Rsp_Rdy          ;
	output [3:0]   Gen_Rsp_SeqId        ;
	output         Gen_Rsp_SeqUnOrdered ;
	output [1:0]   Gen_Rsp_Status       ;
	output         Gen_Rsp_Vld          ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	reg  [127:0] uData1     ;
	reg  [3:0]   uId1       ;
	reg  [3:0]   uId1_2     ;
	reg          uLast1     ;
	reg          uReady1    ;
	reg          uReady1_0  ;
	reg          uReady1_12 ;
	reg  [1:0]   uResp1     ;
	reg  [1:0]   uResp1_4   ;
	reg          uValid1    ;
	reg          uValid1_10 ;
	wire         u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_89ff9b2b GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s2_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch2_Data
,	from_Switch2_RdCnt
,	from_Switch2_RdPtr
,	from_Switch2_RxCtl_PwrOnRst
,	from_Switch2_RxCtl_PwrOnRstAck
,	from_Switch2_TxCtl_PwrOnRst
,	from_Switch2_TxCtl_PwrOnRstAck
,	from_Switch2_WrCnt
,	to_Switch1Resp002_Data
,	to_Switch1Resp002_RdCnt
,	to_Switch1Resp002_RdPtr
,	to_Switch1Resp002_RxCtl_PwrOnRst
,	to_Switch1Resp002_RxCtl_PwrOnRstAck
,	to_Switch1Resp002_TxCtl_PwrOnRst
,	to_Switch1Resp002_TxCtl_PwrOnRstAck
,	to_Switch1Resp002_WrCnt
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
);
	output [31:0]  Gen_Req_Addr                        ;
	output [15:0]  Gen_Req_Be                          ;
	output         Gen_Req_BurstType                   ;
	output [127:0] Gen_Req_Data                        ;
	output         Gen_Req_Last                        ;
	output [6:0]   Gen_Req_Len1                        ;
	output         Gen_Req_Lock                        ;
	output [2:0]   Gen_Req_Opc                         ;
	input          Gen_Req_Rdy                         ;
	output [3:0]   Gen_Req_SeqId                       ;
	output         Gen_Req_SeqUnOrdered                ;
	output         Gen_Req_SeqUnique                   ;
	output [7:0]   Gen_Req_User                        ;
	output         Gen_Req_Vld                         ;
	input  [127:0] Gen_Rsp_Data                        ;
	input          Gen_Rsp_Last                        ;
	input  [2:0]   Gen_Rsp_Opc                         ;
	output         Gen_Rsp_Rdy                         ;
	input  [3:0]   Gen_Rsp_SeqId                       ;
	input          Gen_Rsp_SeqUnOrdered                ;
	input  [1:0]   Gen_Rsp_Status                      ;
	input          Gen_Rsp_Vld                         ;
	output         NoPendingTrans                      ;
	input          Sys_Clk                             ;
	input          Sys_Clk_ClkS                        ;
	input          Sys_Clk_En                          ;
	input          Sys_Clk_EnS                         ;
	input          Sys_Clk_RetRstN                     ;
	input          Sys_Clk_RstN                        ;
	input          Sys_Clk_Tm                          ;
	output         Sys_Pwr_Idle                        ;
	output         Sys_Pwr_WakeUp                      ;
	input  [111:0] from_Switch2_Data                   ;
	output [2:0]   from_Switch2_RdCnt                  ;
	output [2:0]   from_Switch2_RdPtr                  ;
	input          from_Switch2_RxCtl_PwrOnRst         ;
	output         from_Switch2_RxCtl_PwrOnRstAck      ;
	output         from_Switch2_TxCtl_PwrOnRst         ;
	input          from_Switch2_TxCtl_PwrOnRstAck      ;
	input  [2:0]   from_Switch2_WrCnt                  ;
	output [111:0] to_Switch1Resp002_Data              ;
	input  [2:0]   to_Switch1Resp002_RdCnt             ;
	input  [2:0]   to_Switch1Resp002_RdPtr             ;
	output         to_Switch1Resp002_RxCtl_PwrOnRst    ;
	input          to_Switch1Resp002_RxCtl_PwrOnRstAck ;
	input          to_Switch1Resp002_TxCtl_PwrOnRst    ;
	output         to_Switch1Resp002_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch1Resp002_WrCnt             ;
	input          to_Switch22_En                      ;
	output [147:0] to_Switch22_Trp_Data                ;
	output         to_Switch22_Trp_Head                ;
	input          to_Switch22_Trp_Rdy                 ;
	output         to_Switch22_Trp_Tail                ;
	output         to_Switch22_Trp_Vld                 ;
	wire [217:0] uuDtpRxNoPipe_Switch2_Tx_Data         ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Head         ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Rdy          ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Tail         ;
	wire         uuDtpRxNoPipe_Switch2_Tx_Vld          ;
	wire [217:0] uuDtpTxNoPipe_Switch1Resp002_Tx_Data  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Head  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy   ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Tail  ;
	wire         uuDtpTxNoPipe_Switch1Resp002_Tx_Vld   ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy         ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail        ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch2_Async_Tx_Data  ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Head  ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Rdy   ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Tail  ;
	wire         uDtpRxClkAdapt_Switch2_Async_Tx_Vld   ;
	wire [217:0] uDtpRxSerAdapt_Switch2_Tx_Data        ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Head        ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Rdy         ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Tail        ;
	wire         uDtpRxSerAdapt_Switch2_Tx_Vld         ;
	wire [109:0] uDtpTxSerAdapt_Switch1Resp002_Tx_Data ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Head ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy  ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Tail ;
	wire         uDtpTxSerAdapt_Switch1Resp002_Tx_Vld  ;
	wire [27:0]  uIdInfo_0_AddrBase                    ;
	wire [27:0]  uIdInfo_0_AddrMask                    ;
	wire         uIdInfo_0_Debug                       ;
	wire [27:0]  uIdInfo_1_AddrBase                    ;
	wire [27:0]  uIdInfo_1_AddrMask                    ;
	wire         uIdInfo_1_Debug                       ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy        ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail       ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld        ;
	wire [73:0]  uProbe_ObsTx_Data                     ;
	wire         uProbe_ObsTx_Head                     ;
	wire         uProbe_ObsTx_Rdy                      ;
	wire         uProbe_ObsTx_Tail                     ;
	wire         uProbe_ObsTx_Vld                      ;
	wire [217:0] uProbe_Tx_Data                        ;
	wire         uProbe_Tx_Head                        ;
	wire         uProbe_Tx_Rdy                         ;
	wire         uProbe_Tx_Tail                        ;
	wire         uProbe_Tx_Vld                         ;
	wire [31:0]  uSecurityFilter_Addr                  ;
	wire         uSecurityFilter_Fwd                   ;
	wire [6:0]   uSecurityFilter_Len1                  ;
	wire [3:0]   uSecurityFilter_Opc                   ;
	wire [14:0]  uSecurityFilter_RouteId               ;
	wire [7:0]   uSecurityFilter_User                  ;
	wire         uSecurityFilter_Vld                   ;
	wire [31:0]  uT2G_Gen_Req_Addr                     ;
	wire [15:0]  uT2G_Gen_Req_Be                       ;
	wire         uT2G_Gen_Req_BurstType                ;
	wire [127:0] uT2G_Gen_Req_Data                     ;
	wire         uT2G_Gen_Req_Last                     ;
	wire [6:0]   uT2G_Gen_Req_Len1                     ;
	wire         uT2G_Gen_Req_Lock                     ;
	wire [2:0]   uT2G_Gen_Req_Opc                      ;
	wire         uT2G_Gen_Req_Rdy                      ;
	wire [3:0]   uT2G_Gen_Req_SeqId                    ;
	wire         uT2G_Gen_Req_SeqUnOrdered             ;
	wire         uT2G_Gen_Req_SeqUnique                ;
	wire [7:0]   uT2G_Gen_Req_User                     ;
	wire         uT2G_Gen_Req_Vld                      ;
	wire [127:0] uT2G_Gen_Rsp_Data                     ;
	wire         uT2G_Gen_Rsp_Last                     ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                      ;
	wire         uT2G_Gen_Rsp_Rdy                      ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId                    ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uT2G_Gen_Rsp_Status                   ;
	wire         uT2G_Gen_Rsp_Vld                      ;
	wire [217:0] uT2G_Tx_Data                          ;
	wire         uT2G_Tx_Head                          ;
	wire         uT2G_Tx_Rdy                           ;
	wire         uT2G_Tx_Tail                          ;
	wire         uT2G_Tx_Vld                           ;
	wire [9:0]   uTranslation_0_Aperture               ;
	wire         uTranslation_0_PathFound              ;
	wire         uTranslation_0_SubFound               ;
	wire         u_1532                                ;
	wire         u_182c                                ;
	wire         u_2f26                                ;
	wire         u_3b4f                                ;
	wire         u_3c90                                ;
	wire         u_5389                                ;
	wire         u_5ac3                                ;
	wire         u_5edd                                ;
	wire         u_6276                                ;
	wire         u_70e4                                ;
	wire         u_72f1                                ;
	wire         u_881d                                ;
	wire         u_9511                                ;
	wire         u_a12f                                ;
	wire         u_aeea                                ;
	wire         u_b954                                ;
	wire         u_c260                                ;
	wire         u_dcc4                                ;
	wire         u_fb03                                ;
	rsnoc_z_H_R_G_T2_Tt_U_17a86e9f TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch2_Async(
		.Int_Data( from_Switch2_Data )
	,	.Int_RdCnt( from_Switch2_RdCnt )
	,	.Int_RdPtr( from_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch2_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dcc4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.WakeUp_Other( u_9511 )
	);
	rsnoc_z_H_R_T_Sa_U_U_b0803315 DtpRxSerAdapt_Switch2(
		.Rx_Data( uDtpRxClkAdapt_Switch2_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fb03 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpRxNoPipe_Switch2(
		.Rx_Data( uDtpRxSerAdapt_Switch2_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch2_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch2_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch2_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_881d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_5f27e6f0 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch1Resp002_Async(
		.Int_Data( to_Switch1Resp002_Data )
	,	.Int_RdCnt( to_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( to_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch1Resp002_WrCnt )
	,	.Rx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3c90 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_5edd )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_b40d27ba DtpTxSerAdapt_Switch1Resp002(
		.Rx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a12f )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxSerAdapt_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uDtpTxSerAdapt_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uDtpTxSerAdapt_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uDtpTxSerAdapt_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uDtpTxSerAdapt_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpTxNoPipe_Switch1Resp002(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72f1 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_157fd559 Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_79f65396 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch2_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch2_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch2_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_bbfde3ba uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_881d
		&
		u_72f1
		&
		u_182c
		&
		u_b954
		&
		u_dcc4
		&
		u_fb03
		&
		u_3c90
		&
		u_a12f
		&
		u_5ac3
		&
		u_2f26
		&
		u_70e4
		&
		u_aeea
		&	u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_9511 | u_5edd | u_5389 | u_c260 | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s2_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0]  Axi_ar_addr          ;
	output [1:0]   Axi_ar_burst         ;
	output [3:0]   Axi_ar_cache         ;
	output [3:0]   Axi_ar_id            ;
	output [2:0]   Axi_ar_len           ;
	output         Axi_ar_lock          ;
	output [2:0]   Axi_ar_prot          ;
	input          Axi_ar_ready         ;
	output [2:0]   Axi_ar_size          ;
	output         Axi_ar_valid         ;
	output [31:0]  Axi_aw_addr          ;
	output [1:0]   Axi_aw_burst         ;
	output [3:0]   Axi_aw_cache         ;
	output [3:0]   Axi_aw_id            ;
	output [2:0]   Axi_aw_len           ;
	output         Axi_aw_lock          ;
	output [2:0]   Axi_aw_prot          ;
	input          Axi_aw_ready         ;
	output [2:0]   Axi_aw_size          ;
	output         Axi_aw_valid         ;
	input  [3:0]   Axi_b_id             ;
	output         Axi_b_ready          ;
	input  [1:0]   Axi_b_resp           ;
	input          Axi_b_valid          ;
	input  [127:0] Axi_r_data           ;
	input  [3:0]   Axi_r_id             ;
	input          Axi_r_last           ;
	output         Axi_r_ready          ;
	input  [1:0]   Axi_r_resp           ;
	input          Axi_r_valid          ;
	output [127:0] Axi_w_data           ;
	output         Axi_w_last           ;
	input          Axi_w_ready          ;
	output [15:0]  Axi_w_strb           ;
	output         Axi_w_valid          ;
	input  [31:0]  Gen_Req_Addr         ;
	input  [15:0]  Gen_Req_Be           ;
	input          Gen_Req_BurstType    ;
	input  [127:0] Gen_Req_Data         ;
	input          Gen_Req_Last         ;
	input  [6:0]   Gen_Req_Len1         ;
	input          Gen_Req_Lock         ;
	input  [2:0]   Gen_Req_Opc          ;
	output         Gen_Req_Rdy          ;
	input  [3:0]   Gen_Req_SeqId        ;
	input          Gen_Req_SeqUnOrdered ;
	input          Gen_Req_SeqUnique    ;
	input  [7:0]   Gen_Req_User         ;
	input          Gen_Req_Vld          ;
	output [127:0] Gen_Rsp_Data         ;
	output         Gen_Rsp_Last         ;
	output [2:0]   Gen_Rsp_Opc          ;
	input          Gen_Rsp_Rdy          ;
	output [3:0]   Gen_Rsp_SeqId        ;
	output         Gen_Rsp_SeqUnOrdered ;
	output [1:0]   Gen_Rsp_Status       ;
	output         Gen_Rsp_Vld          ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	reg  [127:0] uData1     ;
	reg  [3:0]   uId1       ;
	reg  [3:0]   uId1_2     ;
	reg          uLast1     ;
	reg          uReady1    ;
	reg          uReady1_0  ;
	reg          uReady1_12 ;
	reg  [1:0]   uResp1     ;
	reg  [1:0]   uResp1_4   ;
	reg          uValid1    ;
	reg          uValid1_10 ;
	wire         u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_89ff9b2b GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s3_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch16_Data
,	from_Switch16_Head
,	from_Switch16_Rdy
,	from_Switch16_Tail
,	from_Switch16_Vld
,	to_Switch16Resp_Data
,	to_Switch16Resp_Head
,	to_Switch16Resp_Rdy
,	to_Switch16Resp_Tail
,	to_Switch16Resp_Vld
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [15:0]  Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [127:0] Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [6:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output [3:0]   Gen_Req_SeqId        ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [127:0] Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	input  [2:0]   Gen_Rsp_Opc          ;
	output         Gen_Rsp_Rdy          ;
	input  [3:0]   Gen_Rsp_SeqId        ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [145:0] from_Switch16_Data   ;
	input          from_Switch16_Head   ;
	output         from_Switch16_Rdy    ;
	input          from_Switch16_Tail   ;
	input          from_Switch16_Vld    ;
	output [145:0] to_Switch16Resp_Data ;
	output         to_Switch16Resp_Head ;
	input          to_Switch16Resp_Rdy  ;
	output         to_Switch16Resp_Tail ;
	output         to_Switch16Resp_Vld  ;
	input          to_Switch22_En       ;
	output [147:0] to_Switch22_Trp_Data ;
	output         to_Switch22_Trp_Head ;
	input          to_Switch22_Trp_Rdy  ;
	output         to_Switch22_Trp_Tail ;
	output         to_Switch22_Trp_Vld  ;
	wire [217:0] uuDtpRxNoPipe_Switch16_Tx_Data     ;
	wire         uuDtpRxNoPipe_Switch16_Tx_Head     ;
	wire         uuDtpRxNoPipe_Switch16_Tx_Rdy      ;
	wire         uuDtpRxNoPipe_Switch16_Tx_Tail     ;
	wire         uuDtpRxNoPipe_Switch16_Tx_Vld      ;
	wire [217:0] uuDtpTxNoPipe_Switch16Resp_Tx_Data ;
	wire         uuDtpTxNoPipe_Switch16Resp_Tx_Head ;
	wire         uuDtpTxNoPipe_Switch16Resp_Tx_Rdy  ;
	wire         uuDtpTxNoPipe_Switch16Resp_Tx_Tail ;
	wire         uuDtpTxNoPipe_Switch16Resp_Tx_Vld  ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data     ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head     ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy      ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail     ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld      ;
	wire [217:0] uDtpRxSerAdapt_Switch16_Tx_Data    ;
	wire         uDtpRxSerAdapt_Switch16_Tx_Head    ;
	wire         uDtpRxSerAdapt_Switch16_Tx_Rdy     ;
	wire         uDtpRxSerAdapt_Switch16_Tx_Tail    ;
	wire         uDtpRxSerAdapt_Switch16_Tx_Vld     ;
	wire [27:0]  uIdInfo_0_AddrBase                 ;
	wire [27:0]  uIdInfo_0_AddrMask                 ;
	wire         uIdInfo_0_Debug                    ;
	wire [1:0]   uIdInfo_0_Id                       ;
	wire [27:0]  uIdInfo_1_AddrBase                 ;
	wire [27:0]  uIdInfo_1_AddrMask                 ;
	wire         uIdInfo_1_Debug                    ;
	wire [1:0]   uIdInfo_1_Id                       ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data    ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head    ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy     ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail    ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld     ;
	wire [73:0]  uProbe_ObsTx_Data                  ;
	wire         uProbe_ObsTx_Head                  ;
	wire         uProbe_ObsTx_Rdy                   ;
	wire         uProbe_ObsTx_Tail                  ;
	wire         uProbe_ObsTx_Vld                   ;
	wire [217:0] uProbe_Tx_Data                     ;
	wire         uProbe_Tx_Head                     ;
	wire         uProbe_Tx_Rdy                      ;
	wire         uProbe_Tx_Tail                     ;
	wire         uProbe_Tx_Vld                      ;
	wire [31:0]  uSecurityFilter_Addr               ;
	wire         uSecurityFilter_Fwd                ;
	wire [6:0]   uSecurityFilter_Len1               ;
	wire [3:0]   uSecurityFilter_Opc                ;
	wire [14:0]  uSecurityFilter_RouteId            ;
	wire [7:0]   uSecurityFilter_User               ;
	wire         uSecurityFilter_Vld                ;
	wire [31:0]  uT2G_Gen_Req_Addr                  ;
	wire [15:0]  uT2G_Gen_Req_Be                    ;
	wire         uT2G_Gen_Req_BurstType             ;
	wire [127:0] uT2G_Gen_Req_Data                  ;
	wire         uT2G_Gen_Req_Last                  ;
	wire [6:0]   uT2G_Gen_Req_Len1                  ;
	wire         uT2G_Gen_Req_Lock                  ;
	wire [2:0]   uT2G_Gen_Req_Opc                   ;
	wire         uT2G_Gen_Req_Rdy                   ;
	wire [3:0]   uT2G_Gen_Req_SeqId                 ;
	wire         uT2G_Gen_Req_SeqUnOrdered          ;
	wire         uT2G_Gen_Req_SeqUnique             ;
	wire [7:0]   uT2G_Gen_Req_User                  ;
	wire         uT2G_Gen_Req_Vld                   ;
	wire [127:0] uT2G_Gen_Rsp_Data                  ;
	wire         uT2G_Gen_Rsp_Last                  ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                   ;
	wire         uT2G_Gen_Rsp_Rdy                   ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId                 ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered          ;
	wire [1:0]   uT2G_Gen_Rsp_Status                ;
	wire         uT2G_Gen_Rsp_Vld                   ;
	wire [217:0] uT2G_Tx_Data                       ;
	wire         uT2G_Tx_Head                       ;
	wire         uT2G_Tx_Rdy                        ;
	wire         uT2G_Tx_Tail                       ;
	wire         uT2G_Tx_Vld                        ;
	wire [9:0]   uTranslation_0_Aperture            ;
	wire [1:0]   uTranslation_0_Id                  ;
	wire         uTranslation_0_PathFound           ;
	wire         uTranslation_0_SubFound            ;
	wire         u_1532                             ;
	wire         u_182c                             ;
	wire         u_1ebb                             ;
	wire         u_2251                             ;
	wire         u_2f26                             ;
	wire         u_3b4f                             ;
	wire         u_5389                             ;
	wire         u_5ac3                             ;
	wire         u_6276                             ;
	wire         u_70e4                             ;
	wire         u_72c9                             ;
	wire         u_aeea                             ;
	wire         u_b954                             ;
	wire         u_c260                             ;
	wire         u_feff                             ;
	rsnoc_z_H_R_G_T2_Tt_U_7827c8d8 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sa_U_U_047a7973 DtpRxSerAdapt_Switch16(
		.Rx_Data( from_Switch16_Data )
	,	.Rx_Head( from_Switch16_Head )
	,	.Rx_Rdy( from_Switch16_Rdy )
	,	.Rx_Tail( from_Switch16_Tail )
	,	.Rx_Vld( from_Switch16_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2251 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxSerAdapt_Switch16_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch16_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch16_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch16_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch16_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpRxNoPipe_Switch16(
		.Rx_Data( uDtpRxSerAdapt_Switch16_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch16_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch16_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch16_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch16_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_feff )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch16_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch16_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch16_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch16_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch16_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_699392c4 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sa_U_U_3f923542 DtpTxSerAdapt_Switch16Resp(
		.Rx_Data( uuDtpTxNoPipe_Switch16Resp_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch16Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch16Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch16Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch16Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_72c9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch16Resp_Data )
	,	.Tx_Head( to_Switch16Resp_Head )
	,	.Tx_Rdy( to_Switch16Resp_Rdy )
	,	.Tx_Tail( to_Switch16Resp_Tail )
	,	.Tx_Vld( to_Switch16Resp_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_9572e5bf uDtpTxNoPipe_Switch16Resp(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1ebb )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch16Resp_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch16Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch16Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch16Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch16Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_157fd559 Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_6a77811d TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch16_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch16_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch16_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch16_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch16_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_bbfde3ba uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_feff & u_1ebb & u_182c & u_b954 & u_2251 & u_72c9 & u_5ac3 & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_5389 | u_c260 | u_3b4f | from_Switch16_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axi_s3_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0]  Axi_ar_addr          ;
	output [1:0]   Axi_ar_burst         ;
	output [3:0]   Axi_ar_cache         ;
	output [3:0]   Axi_ar_id            ;
	output [2:0]   Axi_ar_len           ;
	output         Axi_ar_lock          ;
	output [2:0]   Axi_ar_prot          ;
	input          Axi_ar_ready         ;
	output [2:0]   Axi_ar_size          ;
	output         Axi_ar_valid         ;
	output [31:0]  Axi_aw_addr          ;
	output [1:0]   Axi_aw_burst         ;
	output [3:0]   Axi_aw_cache         ;
	output [3:0]   Axi_aw_id            ;
	output [2:0]   Axi_aw_len           ;
	output         Axi_aw_lock          ;
	output [2:0]   Axi_aw_prot          ;
	input          Axi_aw_ready         ;
	output [2:0]   Axi_aw_size          ;
	output         Axi_aw_valid         ;
	input  [3:0]   Axi_b_id             ;
	output         Axi_b_ready          ;
	input  [1:0]   Axi_b_resp           ;
	input          Axi_b_valid          ;
	input  [127:0] Axi_r_data           ;
	input  [3:0]   Axi_r_id             ;
	input          Axi_r_last           ;
	output         Axi_r_ready          ;
	input  [1:0]   Axi_r_resp           ;
	input          Axi_r_valid          ;
	output [127:0] Axi_w_data           ;
	output         Axi_w_last           ;
	input          Axi_w_ready          ;
	output [15:0]  Axi_w_strb           ;
	output         Axi_w_valid          ;
	input  [31:0]  Gen_Req_Addr         ;
	input  [15:0]  Gen_Req_Be           ;
	input          Gen_Req_BurstType    ;
	input  [127:0] Gen_Req_Data         ;
	input          Gen_Req_Last         ;
	input  [6:0]   Gen_Req_Len1         ;
	input          Gen_Req_Lock         ;
	input  [2:0]   Gen_Req_Opc          ;
	output         Gen_Req_Rdy          ;
	input  [3:0]   Gen_Req_SeqId        ;
	input          Gen_Req_SeqUnOrdered ;
	input          Gen_Req_SeqUnique    ;
	input  [7:0]   Gen_Req_User         ;
	input          Gen_Req_Vld          ;
	output [127:0] Gen_Rsp_Data         ;
	output         Gen_Rsp_Last         ;
	output [2:0]   Gen_Rsp_Opc          ;
	input          Gen_Rsp_Rdy          ;
	output [3:0]   Gen_Rsp_SeqId        ;
	output         Gen_Rsp_SeqUnOrdered ;
	output [1:0]   Gen_Rsp_Status       ;
	output         Gen_Rsp_Vld          ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	reg  [127:0] uData1     ;
	reg  [3:0]   uId1       ;
	reg  [3:0]   uId1_2     ;
	reg          uLast1     ;
	reg          uReady1    ;
	reg          uReady1_0  ;
	reg          uReady1_12 ;
	reg  [1:0]   uResp1     ;
	reg  [1:0]   uResp1_4   ;
	reg          uValid1    ;
	reg          uValid1_10 ;
	wire         u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_89ff9b2b GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axil_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_En
,	from_Switch_Trp_Data
,	from_Switch_Trp_Head
,	from_Switch_Trp_Rdy
,	from_Switch_Trp_Tail
,	from_Switch_Trp_Vld
,	to_Switch22_Data
,	to_Switch22_Head
,	to_Switch22_Rdy
,	to_Switch22_Tail
,	to_Switch22_Vld
,	to_SwitchResp001_En
,	to_SwitchResp001_Trp_Data
,	to_SwitchResp001_Trp_Head
,	to_SwitchResp001_Trp_Rdy
,	to_SwitchResp001_Trp_Tail
,	to_SwitchResp001_Trp_Vld
);
	output [31:0]  Gen_Req_Addr              ;
	output [3:0]   Gen_Req_Be                ;
	output         Gen_Req_BurstType         ;
	output [31:0]  Gen_Req_Data              ;
	output         Gen_Req_Last              ;
	output [6:0]   Gen_Req_Len1              ;
	output         Gen_Req_Lock              ;
	output [2:0]   Gen_Req_Opc               ;
	input          Gen_Req_Rdy               ;
	output         Gen_Req_SeqUnOrdered      ;
	output         Gen_Req_SeqUnique         ;
	output [7:0]   Gen_Req_User              ;
	output         Gen_Req_Vld               ;
	input  [31:0]  Gen_Rsp_Data              ;
	input          Gen_Rsp_Last              ;
	output         Gen_Rsp_Rdy               ;
	input          Gen_Rsp_SeqUnOrdered      ;
	input  [1:0]   Gen_Rsp_Status            ;
	input          Gen_Rsp_Vld               ;
	output         NoPendingTrans            ;
	input          Sys_Clk                   ;
	input          Sys_Clk_ClkS              ;
	input          Sys_Clk_En                ;
	input          Sys_Clk_EnS               ;
	input          Sys_Clk_RetRstN           ;
	input          Sys_Clk_RstN              ;
	input          Sys_Clk_Tm                ;
	output         Sys_Pwr_Idle              ;
	output         Sys_Pwr_WakeUp            ;
	output         from_Switch_En            ;
	input  [109:0] from_Switch_Trp_Data      ;
	input          from_Switch_Trp_Head      ;
	output         from_Switch_Trp_Rdy       ;
	input          from_Switch_Trp_Tail      ;
	input          from_Switch_Trp_Vld       ;
	output [147:0] to_Switch22_Data          ;
	output         to_Switch22_Head          ;
	input          to_Switch22_Rdy           ;
	output         to_Switch22_Tail          ;
	output         to_Switch22_Vld           ;
	output         to_SwitchResp001_En       ;
	output [109:0] to_SwitchResp001_Trp_Data ;
	output         to_SwitchResp001_Trp_Head ;
	input          to_SwitchResp001_Trp_Rdy  ;
	output         to_SwitchResp001_Trp_Tail ;
	output         to_SwitchResp001_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy                               ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail                              ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld                               ;
	wire [109:0] uuDtpTxNoPipe_SwitchResp001_Tx_Data                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Head                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_SwitchResp001_Tx_Vld                        ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data                            ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head                            ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy                             ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail                            ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld                             ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy         ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail        ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy               ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail              ;
	wire         uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld               ;
	wire [109:0] uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase                                        ;
	wire [29:0]  uIdInfo_0_AddrMask                                        ;
	wire         uIdInfo_0_Debug                                           ;
	wire         uIdInfo_0_Id                                              ;
	wire [29:0]  uIdInfo_1_AddrBase                                        ;
	wire [29:0]  uIdInfo_1_AddrMask                                        ;
	wire         uIdInfo_1_Debug                                           ;
	wire         uIdInfo_1_Id                                              ;
	wire [73:0]  uProbe_ObsTx_Data                                         ;
	wire         uProbe_ObsTx_Head                                         ;
	wire         uProbe_ObsTx_Rdy                                          ;
	wire         uProbe_ObsTx_Tail                                         ;
	wire         uProbe_ObsTx_Vld                                          ;
	wire [109:0] uProbe_Tx_Data                                            ;
	wire         uProbe_Tx_Head                                            ;
	wire         uProbe_Tx_Rdy                                             ;
	wire         uProbe_Tx_Tail                                            ;
	wire         uProbe_Tx_Vld                                             ;
	wire [31:0]  uSecurityFilter_Addr                                      ;
	wire         uSecurityFilter_Fwd                                       ;
	wire [6:0]   uSecurityFilter_Len1                                      ;
	wire [3:0]   uSecurityFilter_Opc                                       ;
	wire [14:0]  uSecurityFilter_RouteId                                   ;
	wire [7:0]   uSecurityFilter_User                                      ;
	wire         uSecurityFilter_Vld                                       ;
	wire [31:0]  uT2G_Gen_Req_Addr                                         ;
	wire [3:0]   uT2G_Gen_Req_Be                                           ;
	wire         uT2G_Gen_Req_BurstType                                    ;
	wire [31:0]  uT2G_Gen_Req_Data                                         ;
	wire         uT2G_Gen_Req_Last                                         ;
	wire [6:0]   uT2G_Gen_Req_Len1                                         ;
	wire         uT2G_Gen_Req_Lock                                         ;
	wire [2:0]   uT2G_Gen_Req_Opc                                          ;
	wire         uT2G_Gen_Req_Rdy                                          ;
	wire         uT2G_Gen_Req_SeqUnOrdered                                 ;
	wire         uT2G_Gen_Req_SeqUnique                                    ;
	wire [7:0]   uT2G_Gen_Req_User                                         ;
	wire         uT2G_Gen_Req_Vld                                          ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                         ;
	wire         uT2G_Gen_Rsp_Last                                         ;
	wire         uT2G_Gen_Rsp_Rdy                                          ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                                 ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                       ;
	wire         uT2G_Gen_Rsp_Vld                                          ;
	wire [109:0] uT2G_Tx_Data                                              ;
	wire         uT2G_Tx_Head                                              ;
	wire         uT2G_Tx_Rdy                                               ;
	wire         uT2G_Tx_Tail                                              ;
	wire         uT2G_Tx_Vld                                               ;
	wire [9:0]   uTranslation_0_Aperture                                   ;
	wire         uTranslation_0_Id                                         ;
	wire         uTranslation_0_PathFound                                  ;
	wire         uTranslation_0_SubFound                                   ;
	wire         u_1036                                                    ;
	wire         u_1532                                                    ;
	wire         u_182c                                                    ;
	wire         u_1d90                                                    ;
	wire         u_2f26                                                    ;
	wire         u_3b4f                                                    ;
	wire         u_46aa                                                    ;
	wire         u_6276                                                    ;
	wire         u_70e4                                                    ;
	wire         u_7ddd                                                    ;
	wire         u_96e7                                                    ;
	wire         u_9b4d                                                    ;
	wire         u_ac7b                                                    ;
	wire         u_aeea                                                    ;
	wire         u_b954                                                    ;
	wire         u_c260                                                    ;
	rsnoc_z_H_R_G_T2_Tt_U_b890b4b7 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch_SubEdgesSlowTx(
		.Int_En( from_Switch_En )
	,	.Int_Trp_Data( from_Switch_Trp_Data )
	,	.Int_Trp_Head( from_Switch_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7ddd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_1d90 )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_96e7 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch22_Data )
	,	.Tx_Head( to_Switch22_Head )
	,	.Tx_Rdy( to_Switch22_Rdy )
	,	.Tx_Tail( to_Switch22_Tail )
	,	.Tx_Vld( to_Switch22_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_6f347c7c Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx(
		.Int_En( to_SwitchResp001_En )
	,	.Int_Trp_Data( to_SwitchResp001_Trp_Data )
	,	.Int_Trp_Head( to_SwitchResp001_Trp_Head )
	,	.Int_Trp_Rdy( to_SwitchResp001_Trp_Rdy )
	,	.Int_Trp_Tail( to_SwitchResp001_Trp_Tail )
	,	.Int_Trp_Vld( to_SwitchResp001_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ac7b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b4d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_SwitchResp001_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_SwitchResp001_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_SwitchResp001_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_SwitchResp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_SwitchResp001_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_SwitchResp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_b39a02a5 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_4b8f7b90 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_46aa & u_1036 & u_182c & u_b954 & u_7ddd & u_96e7 & u_ac7b & u_9b4d & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_1d90 | u_c260 | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_ddr_axil_s0_main (
	Axi_0_ar_addr
,	Axi_0_ar_prot
,	Axi_0_ar_ready
,	Axi_0_ar_valid
,	Axi_0_aw_addr
,	Axi_0_aw_prot
,	Axi_0_aw_ready
,	Axi_0_aw_valid
,	Axi_0_b_ready
,	Axi_0_b_resp
,	Axi_0_b_valid
,	Axi_0_r_data
,	Axi_0_r_ready
,	Axi_0_r_resp
,	Axi_0_r_valid
,	Axi_0_w_data
,	Axi_0_w_ready
,	Axi_0_w_strb
,	Axi_0_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Axi_0_ar_addr        ;
	output [2:0]  Axi_0_ar_prot        ;
	input         Axi_0_ar_ready       ;
	output        Axi_0_ar_valid       ;
	output [31:0] Axi_0_aw_addr        ;
	output [2:0]  Axi_0_aw_prot        ;
	input         Axi_0_aw_ready       ;
	output        Axi_0_aw_valid       ;
	output        Axi_0_b_ready        ;
	input  [1:0]  Axi_0_b_resp         ;
	input         Axi_0_b_valid        ;
	input  [31:0] Axi_0_r_data         ;
	output        Axi_0_r_ready        ;
	input  [1:0]  Axi_0_r_resp         ;
	input         Axi_0_r_valid        ;
	output [31:0] Axi_0_w_data         ;
	input         Axi_0_w_ready        ;
	output [3:0]  Axi_0_w_strb         ;
	output        Axi_0_w_valid        ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uData1    ;
	wire        uNiuEmpty ;
	reg         uReady1   ;
	reg         uReady1_0 ;
	reg         uReady1_6 ;
	reg  [1:0]  uResp1    ;
	reg  [1:0]  uResp1_2  ;
	reg         uValid1   ;
	reg         uValid1_4 ;
	always @(Axi_0_ar_ready) begin
		uReady1 <= #1.0 ( Axi_0_ar_ready );
	end
	always @(Axi_0_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_0_aw_ready );
	end
	always @(Axi_0_b_resp) begin
		uResp1 <= #1.0 ( Axi_0_b_resp );
	end
	always @(Axi_0_b_valid) begin
		uValid1 <= #1.0 ( Axi_0_b_valid );
	end
	always @(Axi_0_r_data) begin
		uData1 <= #1.0 ( Axi_0_r_data );
	end
	always @(Axi_0_r_resp) begin
		uResp1_2 <= #1.0 ( Axi_0_r_resp );
	end
	always @(Axi_0_r_valid) begin
		uValid1_4 <= #1.0 ( Axi_0_r_valid );
	end
	always @(Axi_0_w_ready) begin
		uReady1_6 <= #1.0 ( Axi_0_w_ready );
	end
	rsnoc_z_H_R_N_A_L_G2_U_U_edfe78a5 GenericToSpecific(
		.Axi_0_ar_addr( Axi_0_ar_addr )
	,	.Axi_0_ar_prot( Axi_0_ar_prot )
	,	.Axi_0_ar_ready( uReady1 )
	,	.Axi_0_ar_valid( Axi_0_ar_valid )
	,	.Axi_0_aw_addr( Axi_0_aw_addr )
	,	.Axi_0_aw_prot( Axi_0_aw_prot )
	,	.Axi_0_aw_ready( uReady1_0 )
	,	.Axi_0_aw_valid( Axi_0_aw_valid )
	,	.Axi_0_b_ready( Axi_0_b_ready )
	,	.Axi_0_b_resp( uResp1 )
	,	.Axi_0_b_valid( uValid1 )
	,	.Axi_0_r_data( uData1 )
	,	.Axi_0_r_ready( Axi_0_r_ready )
	,	.Axi_0_r_resp( uResp1_2 )
	,	.Axi_0_r_valid( uValid1_4 )
	,	.Axi_0_w_data( Axi_0_w_data )
	,	.Axi_0_w_ready( uReady1_6 )
	,	.Axi_0_w_strb( Axi_0_w_strb )
	,	.Axi_0_w_valid( Axi_0_w_valid )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_dma_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_En
,	from_Switch28_Trp_Data
,	from_Switch28_Trp_Head
,	from_Switch28_Trp_Rdy
,	from_Switch28_Trp_Tail
,	from_Switch28_Trp_Vld
,	from_Switch6Resp001_Data
,	from_Switch6Resp001_Head
,	from_Switch6Resp001_Rdy
,	from_Switch6Resp001_Tail
,	from_Switch6Resp001_Vld
,	to_Switch29_En
,	to_Switch29_Trp_Data
,	to_Switch29_Trp_Head
,	to_Switch29_Trp_Rdy
,	to_Switch29_Trp_Tail
,	to_Switch29_Trp_Vld
,	to_Switch6_Data
,	to_Switch6_Head
,	to_Switch6_Rdy
,	to_Switch6_Tail
,	to_Switch6_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [3:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [31:0]  Gen_Req_Data             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input  [3:0]   Gen_Req_SeqId            ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [31:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output [3:0]   Gen_Rsp_SeqId            ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output [3:0]   TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output [3:0]   TransactionStat_StopCxt  ;
	input          from_Switch28_En         ;
	input  [9:0]   from_Switch28_Trp_Data   ;
	input          from_Switch28_Trp_Head   ;
	output         from_Switch28_Trp_Rdy    ;
	input          from_Switch28_Trp_Tail   ;
	input          from_Switch28_Trp_Vld    ;
	input  [109:0] from_Switch6Resp001_Data ;
	input          from_Switch6Resp001_Head ;
	output         from_Switch6Resp001_Rdy  ;
	input          from_Switch6Resp001_Tail ;
	input          from_Switch6Resp001_Vld  ;
	input          to_Switch29_En           ;
	output [9:0]   to_Switch29_Trp_Data     ;
	output         to_Switch29_Trp_Head     ;
	input          to_Switch29_Trp_Rdy      ;
	output         to_Switch29_Trp_Tail     ;
	output         to_Switch29_Trp_Vld      ;
	output [109:0] to_Switch6_Data          ;
	output         to_Switch6_Head          ;
	input          to_Switch6_Rdy           ;
	output         to_Switch6_Tail          ;
	output         to_Switch6_Vld           ;
	wire [109:0] uuDtpRxNoPipe_Switch6Resp001_Tx_Data           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Head           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy            ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Tail           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Vld            ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                     ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be                       ;
	wire         uuGenericPipe_Gen_Req_BurstType                ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data                     ;
	wire         uuGenericPipe_Gen_Req_Last                     ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                     ;
	wire         uuGenericPipe_Gen_Req_Lock                     ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                      ;
	wire         uuGenericPipe_Gen_Req_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                    ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered             ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                     ;
	wire         uuGenericPipe_Gen_Req_Vld                      ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data                     ;
	wire         uuGenericPipe_Gen_Rsp_Last                     ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                      ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                    ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                   ;
	wire         uuGenericPipe_Gen_Rsp_Vld                      ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld                  ;
	wire [109:0] uG2T_Tx_Data                                   ;
	wire         uG2T_Tx_Head                                   ;
	wire         uG2T_Tx_Rdy                                    ;
	wire         uG2T_Tx_Tail                                   ;
	wire         uG2T_Tx_Vld                                    ;
	wire [31:0]  uIdInfo_0_AddrMask                             ;
	wire [2:0]   uIdInfo_0_Id                                   ;
	wire [31:0]  uSecurityFilter_Addr                           ;
	wire         uSecurityFilter_Fwd                            ;
	wire [7:0]   uSecurityFilter_User                           ;
	wire         uSecurityFilter_Vld                            ;
	wire         uSecurityFilter_Wr                             ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld  ;
	wire [3:0]   uStat_Req_Cxt                                  ;
	wire [31:0]  uStat_Req_Info_Addr                            ;
	wire [7:0]   uStat_Req_Info_User                            ;
	wire         uStat_Req_Info_Wr                              ;
	wire         uStat_Req_Start                                ;
	wire         uStat_Req_Stop                                 ;
	wire [3:0]   uStat_Rsp_Cxt                                  ;
	wire         uStat_Rsp_Start                                ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data              ;
	wire         uTransactionStatFilter_SrvTx_Head              ;
	wire         uTransactionStatFilter_SrvTx_Rdy               ;
	wire         uTransactionStatFilter_SrvTx_Tail              ;
	wire         uTransactionStatFilter_SrvTx_Vld               ;
	wire         uTranslation_0_Found                           ;
	wire [29:0]  uTranslation_0_Key                             ;
	wire [2:0]   uTranslation_0_MatchId                         ;
	wire         uTranslation_1_Found                           ;
	wire [29:0]  uTranslation_1_Key                             ;
	wire [2:0]   uTranslation_1_MatchId                         ;
	wire         u_182c                                         ;
	wire         u_260d                                         ;
	wire         u_2a80                                         ;
	wire         u_3707                                         ;
	wire         u_3906                                         ;
	wire         u_451d                                         ;
	wire         u_4821                                         ;
	wire         u_4940                                         ;
	wire         u_695e                                         ;
	wire         u_7388                                         ;
	wire         u_76b9                                         ;
	wire         u_9746                                         ;
	wire         u_a98b                                         ;
	wire         u_aed9                                         ;
	wire         u_b08e                                         ;
	wire         u_ba13                                         ;
	wire         u_be36                                         ;
	wire         u_e74f                                         ;
	rsnoc_z_H_R_G_G2_Tt_U_c991e5b2 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch6Resp001(
		.Rx_Data( from_Switch6Resp001_Data )
	,	.Rx_Head( from_Switch6Resp001_Head )
	,	.Rx_Rdy( from_Switch6Resp001_Rdy )
	,	.Rx_Tail( from_Switch6Resp001_Tail )
	,	.Rx_Vld( from_Switch6Resp001_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_451d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch6(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e74f )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch6_Data )
	,	.Tx_Head( to_Switch6_Head )
	,	.Tx_Rdy( to_Switch6_Rdy )
	,	.Tx_Tail( to_Switch6_Tail )
	,	.Tx_Vld( to_Switch6_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_a83e1c52 GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_e1c3f206 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch28_SubEdgesSlowRx(
		.Int_En( from_Switch28_En )
	,	.Int_Trp_Data( from_Switch28_Trp_Data )
	,	.Int_Trp_Head( from_Switch28_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch28_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch28_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch28_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b08e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( u_3707 )
	);
	rsnoc_z_S_R_U_Sf_U_26ae0e28 TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch29_SubEdgesSlowTx(
		.Int_En( to_Switch29_En )
	,	.Int_Trp_Data( to_Switch29_Trp_Data )
	,	.Int_Trp_Head( to_Switch29_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch29_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch29_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch29_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a98b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_4821 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_54ffd33f TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_451d & u_e74f & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_b08e & u_a98b & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_3707 | u_4821 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_dma_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [3:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [3:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [31:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [31:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [3:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [3:0]  uLen1      ;
	reg  [3:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [3:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_9ec58f53 SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_dma_axi_m1_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_En
,	from_Switch28_Trp_Data
,	from_Switch28_Trp_Head
,	from_Switch28_Trp_Rdy
,	from_Switch28_Trp_Tail
,	from_Switch28_Trp_Vld
,	from_Switch6Resp001_Data
,	from_Switch6Resp001_Head
,	from_Switch6Resp001_Rdy
,	from_Switch6Resp001_Tail
,	from_Switch6Resp001_Vld
,	to_Switch29_En
,	to_Switch29_Trp_Data
,	to_Switch29_Trp_Head
,	to_Switch29_Trp_Rdy
,	to_Switch29_Trp_Tail
,	to_Switch29_Trp_Vld
,	to_Switch6_Data
,	to_Switch6_Head
,	to_Switch6_Rdy
,	to_Switch6_Tail
,	to_Switch6_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [3:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [31:0]  Gen_Req_Data             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input  [3:0]   Gen_Req_SeqId            ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [31:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output [3:0]   Gen_Rsp_SeqId            ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output [3:0]   TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output [3:0]   TransactionStat_StopCxt  ;
	input          from_Switch28_En         ;
	input  [9:0]   from_Switch28_Trp_Data   ;
	input          from_Switch28_Trp_Head   ;
	output         from_Switch28_Trp_Rdy    ;
	input          from_Switch28_Trp_Tail   ;
	input          from_Switch28_Trp_Vld    ;
	input  [109:0] from_Switch6Resp001_Data ;
	input          from_Switch6Resp001_Head ;
	output         from_Switch6Resp001_Rdy  ;
	input          from_Switch6Resp001_Tail ;
	input          from_Switch6Resp001_Vld  ;
	input          to_Switch29_En           ;
	output [9:0]   to_Switch29_Trp_Data     ;
	output         to_Switch29_Trp_Head     ;
	input          to_Switch29_Trp_Rdy      ;
	output         to_Switch29_Trp_Tail     ;
	output         to_Switch29_Trp_Vld      ;
	output [109:0] to_Switch6_Data          ;
	output         to_Switch6_Head          ;
	input          to_Switch6_Rdy           ;
	output         to_Switch6_Tail          ;
	output         to_Switch6_Vld           ;
	wire [109:0] uuDtpRxNoPipe_Switch6Resp001_Tx_Data           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Head           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy            ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Tail           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Vld            ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                     ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be                       ;
	wire         uuGenericPipe_Gen_Req_BurstType                ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data                     ;
	wire         uuGenericPipe_Gen_Req_Last                     ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                     ;
	wire         uuGenericPipe_Gen_Req_Lock                     ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                      ;
	wire         uuGenericPipe_Gen_Req_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                    ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered             ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                     ;
	wire         uuGenericPipe_Gen_Req_Vld                      ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data                     ;
	wire         uuGenericPipe_Gen_Rsp_Last                     ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                      ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                    ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                   ;
	wire         uuGenericPipe_Gen_Rsp_Vld                      ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld                  ;
	wire [109:0] uG2T_Tx_Data                                   ;
	wire         uG2T_Tx_Head                                   ;
	wire         uG2T_Tx_Rdy                                    ;
	wire         uG2T_Tx_Tail                                   ;
	wire         uG2T_Tx_Vld                                    ;
	wire [31:0]  uIdInfo_0_AddrMask                             ;
	wire [2:0]   uIdInfo_0_Id                                   ;
	wire [31:0]  uSecurityFilter_Addr                           ;
	wire         uSecurityFilter_Fwd                            ;
	wire [7:0]   uSecurityFilter_User                           ;
	wire         uSecurityFilter_Vld                            ;
	wire         uSecurityFilter_Wr                             ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld  ;
	wire [3:0]   uStat_Req_Cxt                                  ;
	wire [31:0]  uStat_Req_Info_Addr                            ;
	wire [7:0]   uStat_Req_Info_User                            ;
	wire         uStat_Req_Info_Wr                              ;
	wire         uStat_Req_Start                                ;
	wire         uStat_Req_Stop                                 ;
	wire [3:0]   uStat_Rsp_Cxt                                  ;
	wire         uStat_Rsp_Start                                ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data              ;
	wire         uTransactionStatFilter_SrvTx_Head              ;
	wire         uTransactionStatFilter_SrvTx_Rdy               ;
	wire         uTransactionStatFilter_SrvTx_Tail              ;
	wire         uTransactionStatFilter_SrvTx_Vld               ;
	wire         uTranslation_0_Found                           ;
	wire [29:0]  uTranslation_0_Key                             ;
	wire [2:0]   uTranslation_0_MatchId                         ;
	wire         u_182c                                         ;
	wire         u_260d                                         ;
	wire         u_2a80                                         ;
	wire         u_3707                                         ;
	wire         u_3906                                         ;
	wire         u_451d                                         ;
	wire         u_4821                                         ;
	wire         u_4940                                         ;
	wire         u_695e                                         ;
	wire         u_7388                                         ;
	wire         u_76b9                                         ;
	wire         u_9746                                         ;
	wire         u_a98b                                         ;
	wire         u_aed9                                         ;
	wire         u_b08e                                         ;
	wire         u_ba13                                         ;
	wire         u_be36                                         ;
	wire         u_e74f                                         ;
	rsnoc_z_H_R_G_G2_Tt_U_162ee0c8 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch6Resp001(
		.Rx_Data( from_Switch6Resp001_Data )
	,	.Rx_Head( from_Switch6Resp001_Head )
	,	.Rx_Rdy( from_Switch6Resp001_Rdy )
	,	.Rx_Tail( from_Switch6Resp001_Tail )
	,	.Rx_Vld( from_Switch6Resp001_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_451d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch6(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e74f )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch6_Data )
	,	.Tx_Head( to_Switch6_Head )
	,	.Tx_Rdy( to_Switch6_Rdy )
	,	.Tx_Tail( to_Switch6_Tail )
	,	.Tx_Vld( to_Switch6_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_344bcf20 GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_e1c3f206 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch28_SubEdgesSlowRx(
		.Int_En( from_Switch28_En )
	,	.Int_Trp_Data( from_Switch28_Trp_Data )
	,	.Int_Trp_Head( from_Switch28_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch28_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch28_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch28_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b08e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( u_3707 )
	);
	rsnoc_z_S_R_U_Sf_U_8a998cc2 TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch29_SubEdgesSlowTx(
		.Int_En( to_Switch29_En )
	,	.Int_Trp_Data( to_Switch29_Trp_Data )
	,	.Int_Trp_Head( to_Switch29_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch29_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch29_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch29_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a98b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_4821 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_1547cb19 TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_451d & u_e74f & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_b08e & u_a98b & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_3707 | u_4821 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_dma_axi_m1_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [3:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [3:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [31:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [31:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [3:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [3:0]  uLen1      ;
	reg  [3:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [3:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_9ec58f53 SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_ahb_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch15_Data
,	from_Switch15_RdCnt
,	from_Switch15_RdPtr
,	from_Switch15_RxCtl_PwrOnRst
,	from_Switch15_RxCtl_PwrOnRstAck
,	from_Switch15_TxCtl_PwrOnRst
,	from_Switch15_TxCtl_PwrOnRstAck
,	from_Switch15_WrCnt
,	to_Switch15Resp_Data
,	to_Switch15Resp_RdCnt
,	to_Switch15Resp_RdPtr
,	to_Switch15Resp_RxCtl_PwrOnRst
,	to_Switch15Resp_RxCtl_PwrOnRstAck
,	to_Switch15Resp_TxCtl_PwrOnRst
,	to_Switch15Resp_TxCtl_PwrOnRstAck
,	to_Switch15Resp_WrCnt
,	to_Switch26_Data
,	to_Switch26_RdCnt
,	to_Switch26_RdPtr
,	to_Switch26_RxCtl_PwrOnRst
,	to_Switch26_RxCtl_PwrOnRstAck
,	to_Switch26_TxCtl_PwrOnRst
,	to_Switch26_TxCtl_PwrOnRstAck
,	to_Switch26_WrCnt
);
	output [31:0]  Gen_Req_Addr                      ;
	output [3:0]   Gen_Req_Be                        ;
	output         Gen_Req_BurstType                 ;
	output [31:0]  Gen_Req_Data                      ;
	output         Gen_Req_Last                      ;
	output [5:0]   Gen_Req_Len1                      ;
	output         Gen_Req_Lock                      ;
	output [2:0]   Gen_Req_Opc                       ;
	input          Gen_Req_Rdy                       ;
	output         Gen_Req_SeqUnOrdered              ;
	output         Gen_Req_SeqUnique                 ;
	output [7:0]   Gen_Req_User                      ;
	output         Gen_Req_Vld                       ;
	input  [31:0]  Gen_Rsp_Data                      ;
	input          Gen_Rsp_Last                      ;
	output         Gen_Rsp_Rdy                       ;
	input          Gen_Rsp_SeqUnOrdered              ;
	input  [1:0]   Gen_Rsp_Status                    ;
	input          Gen_Rsp_Vld                       ;
	output         NoPendingTrans                    ;
	input          Sys_Clk                           ;
	input          Sys_Clk_ClkS                      ;
	input          Sys_Clk_En                        ;
	input          Sys_Clk_EnS                       ;
	input          Sys_Clk_RetRstN                   ;
	input          Sys_Clk_RstN                      ;
	input          Sys_Clk_Tm                        ;
	output         Sys_Pwr_Idle                      ;
	output         Sys_Pwr_WakeUp                    ;
	input  [111:0] from_Switch15_Data                ;
	output [2:0]   from_Switch15_RdCnt               ;
	output [2:0]   from_Switch15_RdPtr               ;
	input          from_Switch15_RxCtl_PwrOnRst      ;
	output         from_Switch15_RxCtl_PwrOnRstAck   ;
	output         from_Switch15_TxCtl_PwrOnRst      ;
	input          from_Switch15_TxCtl_PwrOnRstAck   ;
	input  [2:0]   from_Switch15_WrCnt               ;
	output [111:0] to_Switch15Resp_Data              ;
	input  [2:0]   to_Switch15Resp_RdCnt             ;
	input  [2:0]   to_Switch15Resp_RdPtr             ;
	output         to_Switch15Resp_RxCtl_PwrOnRst    ;
	input          to_Switch15Resp_RxCtl_PwrOnRstAck ;
	input          to_Switch15Resp_TxCtl_PwrOnRst    ;
	output         to_Switch15Resp_TxCtl_PwrOnRstAck ;
	output [2:0]   to_Switch15Resp_WrCnt             ;
	output [149:0] to_Switch26_Data                  ;
	input  [2:0]   to_Switch26_RdCnt                 ;
	input  [1:0]   to_Switch26_RdPtr                 ;
	output         to_Switch26_RxCtl_PwrOnRst        ;
	input          to_Switch26_RxCtl_PwrOnRstAck     ;
	input          to_Switch26_TxCtl_PwrOnRst        ;
	output         to_Switch26_TxCtl_PwrOnRstAck     ;
	output [2:0]   to_Switch26_WrCnt                 ;
	wire [109:0] uuDtpRxNoPipe_Switch15_Tx_Data        ;
	wire         uuDtpRxNoPipe_Switch15_Tx_Head        ;
	wire         uuDtpRxNoPipe_Switch15_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_Switch15_Tx_Tail        ;
	wire         uuDtpRxNoPipe_Switch15_Tx_Vld         ;
	wire [109:0] uuDtpTxNoPipe_Switch15Resp_Tx_Data    ;
	wire         uuDtpTxNoPipe_Switch15Resp_Tx_Head    ;
	wire         uuDtpTxNoPipe_Switch15Resp_Tx_Rdy     ;
	wire         uuDtpTxNoPipe_Switch15Resp_Tx_Tail    ;
	wire         uuDtpTxNoPipe_Switch15Resp_Tx_Vld     ;
	wire [73:0]  uuObsTxNoPipe_Switch26_Tx_Data        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Head        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Rdy         ;
	wire         uuObsTxNoPipe_Switch26_Tx_Tail        ;
	wire         uuObsTxNoPipe_Switch26_Tx_Vld         ;
	wire [109:0] uDtpRxClkAdapt_Switch15_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch15_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch15_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch15_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch15_Async_Tx_Vld  ;
	wire [29:0]  uIdInfo_0_AddrBase                    ;
	wire [29:0]  uIdInfo_0_AddrMask                    ;
	wire         uIdInfo_0_Debug                       ;
	wire         uIdInfo_0_Id                          ;
	wire [29:0]  uIdInfo_1_AddrBase                    ;
	wire [29:0]  uIdInfo_1_AddrMask                    ;
	wire         uIdInfo_1_Debug                       ;
	wire         uIdInfo_1_Id                          ;
	wire [147:0] uObsTxSerAdapt_Switch26_Tx_Data       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Head       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Rdy        ;
	wire         uObsTxSerAdapt_Switch26_Tx_Tail       ;
	wire         uObsTxSerAdapt_Switch26_Tx_Vld        ;
	wire [73:0]  uProbe_ObsTx_Data                     ;
	wire         uProbe_ObsTx_Head                     ;
	wire         uProbe_ObsTx_Rdy                      ;
	wire         uProbe_ObsTx_Tail                     ;
	wire         uProbe_ObsTx_Vld                      ;
	wire [109:0] uProbe_Tx_Data                        ;
	wire         uProbe_Tx_Head                        ;
	wire         uProbe_Tx_Rdy                         ;
	wire         uProbe_Tx_Tail                        ;
	wire         uProbe_Tx_Vld                         ;
	wire [31:0]  uSecurityFilter_Addr                  ;
	wire         uSecurityFilter_Fwd                   ;
	wire [6:0]   uSecurityFilter_Len1                  ;
	wire [3:0]   uSecurityFilter_Opc                   ;
	wire [14:0]  uSecurityFilter_RouteId               ;
	wire [7:0]   uSecurityFilter_User                  ;
	wire         uSecurityFilter_Vld                   ;
	wire [31:0]  uT2G_Gen_Req_Addr                     ;
	wire [3:0]   uT2G_Gen_Req_Be                       ;
	wire         uT2G_Gen_Req_BurstType                ;
	wire [31:0]  uT2G_Gen_Req_Data                     ;
	wire         uT2G_Gen_Req_Last                     ;
	wire [5:0]   uT2G_Gen_Req_Len1                     ;
	wire         uT2G_Gen_Req_Lock                     ;
	wire [2:0]   uT2G_Gen_Req_Opc                      ;
	wire         uT2G_Gen_Req_Rdy                      ;
	wire         uT2G_Gen_Req_SeqUnOrdered             ;
	wire         uT2G_Gen_Req_SeqUnique                ;
	wire [7:0]   uT2G_Gen_Req_User                     ;
	wire         uT2G_Gen_Req_Vld                      ;
	wire [31:0]  uT2G_Gen_Rsp_Data                     ;
	wire         uT2G_Gen_Rsp_Last                     ;
	wire         uT2G_Gen_Rsp_Rdy                      ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uT2G_Gen_Rsp_Status                   ;
	wire         uT2G_Gen_Rsp_Vld                      ;
	wire [109:0] uT2G_Tx_Data                          ;
	wire         uT2G_Tx_Head                          ;
	wire         uT2G_Tx_Rdy                           ;
	wire         uT2G_Tx_Tail                          ;
	wire         uT2G_Tx_Vld                           ;
	wire [9:0]   uTranslation_0_Aperture               ;
	wire         uTranslation_0_Id                     ;
	wire         uTranslation_0_PathFound              ;
	wire         uTranslation_0_SubFound               ;
	wire         u_182c                                ;
	wire         u_1cb2                                ;
	wire         u_27a6                                ;
	wire         u_345b                                ;
	wire         u_3b4f                                ;
	wire         u_4482                                ;
	wire         u_6276                                ;
	wire         u_64a                                 ;
	wire         u_70e4                                ;
	wire         u_8cd6                                ;
	wire         u_988f                                ;
	wire         u_9e3d                                ;
	wire         u_a22                                 ;
	wire         u_a6e0                                ;
	wire         u_aeea                                ;
	wire         u_d4d4                                ;
	wire         u_d5f0                                ;
	wire         u_f8fb                                ;
	rsnoc_z_H_R_G_T2_Tt_U_dcb7b6b5 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch15_Async(
		.Int_Data( from_Switch15_Data )
	,	.Int_RdCnt( from_Switch15_RdCnt )
	,	.Int_RdPtr( from_Switch15_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch15_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch15_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch15_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch15_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch15_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f8fb )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch15_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch15_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch15_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch15_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch15_Async_Tx_Vld )
	,	.WakeUp_Other( u_a22 )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch15(
		.Rx_Data( uDtpRxClkAdapt_Switch15_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch15_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch15_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch15_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch15_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8cd6 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch15_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch15_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch15_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch15_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch15_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_166523cd ObsTxClkAdapt_Switch26_Async(
		.Int_Data( to_Switch26_Data )
	,	.Int_RdCnt( to_Switch26_RdCnt )
	,	.Int_RdPtr( to_Switch26_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch26_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch26_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch26_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch26_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch26_WrCnt )
	,	.Rx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9e3d )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_d5f0 )
	,	.WakeUp_Rx( u_988f )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch26(
		.Rx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1cb2 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch26_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch26_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch26_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch26_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch26_Tx_Vld )
	,	.WakeUp_Rx( u_d4d4 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch26(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a6e0 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch26_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch26_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch26_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch26_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch26_Tx_Vld )
	,	.WakeUp_Rx( u_27a6 )
	);
	rsnoc_z_S_R_U_Sf_U_ecafc417 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch15Resp_Async(
		.Int_Data( to_Switch15Resp_Data )
	,	.Int_RdCnt( to_Switch15Resp_RdCnt )
	,	.Int_RdPtr( to_Switch15Resp_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch15Resp_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch15Resp_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch15Resp_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch15Resp_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch15Resp_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch15Resp_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch15Resp_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch15Resp_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch15Resp_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch15Resp_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_345b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_4482 )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch15Resp(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_64a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch15Resp_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch15Resp_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch15Resp_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch15Resp_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch15Resp_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_1f355774 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch15_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch15_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch15_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch15_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch15_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_f6d05f35 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle =
		u_8cd6 & u_64a & u_182c & u_a6e0 & u_f8fb & u_345b & u_9e3d & u_1cb2 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_27a6 | u_a22 | u_4482 | u_d5f0 | u_988f | u_d4d4 | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_ahb_s0_main (
	Ahb_0_haddr
,	Ahb_0_hburst
,	Ahb_0_hmastlock
,	Ahb_0_hprot
,	Ahb_0_hrdata
,	Ahb_0_hready
,	Ahb_0_hresp
,	Ahb_0_hsel
,	Ahb_0_hsize
,	Ahb_0_htrans
,	Ahb_0_hwbe
,	Ahb_0_hwdata
,	Ahb_0_hwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Ahb_0_haddr          ;
	output [2:0]  Ahb_0_hburst         ;
	output        Ahb_0_hmastlock      ;
	output [3:0]  Ahb_0_hprot          ;
	input  [31:0] Ahb_0_hrdata         ;
	input         Ahb_0_hready         ;
	input         Ahb_0_hresp          ;
	output        Ahb_0_hsel           ;
	output [2:0]  Ahb_0_hsize          ;
	output [1:0]  Ahb_0_htrans         ;
	output [3:0]  Ahb_0_hwbe           ;
	output [31:0] Ahb_0_hwdata         ;
	output        Ahb_0_hwrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uHRData1  ;
	reg         uHReady1  ;
	reg         uHResp1   ;
	wire        uNiuEmpty ;
	always @(Ahb_0_hrdata) begin
		uHRData1 <= #1.0 ( Ahb_0_hrdata );
	end
	always @(Ahb_0_hready) begin
		uHReady1 <= #1.0 ( Ahb_0_hready );
	end
	always @(Ahb_0_hresp) begin
		uHResp1 <= #1.0 ( Ahb_0_hresp );
	end
	rsnoc_z_H_R_N_A_G2_U_U_7d7f8095 GenericToSpecific(
		.Ahb_0_haddr( Ahb_0_haddr )
	,	.Ahb_0_hburst( Ahb_0_hburst )
	,	.Ahb_0_hmastlock( Ahb_0_hmastlock )
	,	.Ahb_0_hprot( Ahb_0_hprot )
	,	.Ahb_0_hrdata( uHRData1 )
	,	.Ahb_0_hready( uHReady1 )
	,	.Ahb_0_hresp( uHResp1 )
	,	.Ahb_0_hsel( Ahb_0_hsel )
	,	.Ahb_0_hsize( Ahb_0_hsize )
	,	.Ahb_0_htrans( Ahb_0_htrans )
	,	.Ahb_0_hwbe( Ahb_0_hwbe )
	,	.Ahb_0_hwdata( Ahb_0_hwdata )
	,	.Ahb_0_hwrite( Ahb_0_hwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch1Resp003_Data
,	from_Switch1Resp003_Head
,	from_Switch1Resp003_Rdy
,	from_Switch1Resp003_Tail
,	from_Switch1Resp003_Vld
,	from_Switch28_Data
,	from_Switch28_RdCnt
,	from_Switch28_RdPtr
,	from_Switch28_RxCtl_PwrOnRst
,	from_Switch28_RxCtl_PwrOnRstAck
,	from_Switch28_TxCtl_PwrOnRst
,	from_Switch28_TxCtl_PwrOnRstAck
,	from_Switch28_WrCnt
,	to_Link_Data
,	to_Link_Head
,	to_Link_Rdy
,	to_Link_Tail
,	to_Link_Vld
,	to_Switch29_Data
,	to_Switch29_RdCnt
,	to_Switch29_RdPtr
,	to_Switch29_RxCtl_PwrOnRst
,	to_Switch29_RxCtl_PwrOnRstAck
,	to_Switch29_TxCtl_PwrOnRst
,	to_Switch29_TxCtl_PwrOnRstAck
,	to_Switch29_WrCnt
);
	input  [31:0]  Gen_Req_Addr                    ;
	input  [7:0]   Gen_Req_Be                      ;
	input          Gen_Req_BurstType               ;
	input  [63:0]  Gen_Req_Data                    ;
	input          Gen_Req_Last                    ;
	input  [5:0]   Gen_Req_Len1                    ;
	input          Gen_Req_Lock                    ;
	input  [2:0]   Gen_Req_Opc                     ;
	output         Gen_Req_Rdy                     ;
	input  [3:0]   Gen_Req_SeqId                   ;
	input          Gen_Req_SeqUnOrdered            ;
	input          Gen_Req_SeqUnique               ;
	input  [7:0]   Gen_Req_User                    ;
	input          Gen_Req_Vld                     ;
	output [63:0]  Gen_Rsp_Data                    ;
	output         Gen_Rsp_Last                    ;
	output [2:0]   Gen_Rsp_Opc                     ;
	input          Gen_Rsp_Rdy                     ;
	output [3:0]   Gen_Rsp_SeqId                   ;
	output         Gen_Rsp_SeqUnOrdered            ;
	output [1:0]   Gen_Rsp_Status                  ;
	output         Gen_Rsp_Vld                     ;
	output         NoPendingTrans                  ;
	output         NoRdPendingTrans                ;
	output         NoWrPendingTrans                ;
	input          Sys_Clk                         ;
	input          Sys_Clk_ClkS                    ;
	input          Sys_Clk_En                      ;
	input          Sys_Clk_EnS                     ;
	input          Sys_Clk_RetRstN                 ;
	input          Sys_Clk_RstN                    ;
	input          Sys_Clk_Tm                      ;
	output         Sys_Pwr_Idle                    ;
	output         Sys_Pwr_WakeUp                  ;
	output         TransactionStat_Start           ;
	output [3:0]   TransactionStat_StartCxt        ;
	output         TransactionStat_Stop            ;
	output [3:0]   TransactionStat_StopCxt         ;
	input  [109:0] from_Switch1Resp003_Data        ;
	input          from_Switch1Resp003_Head        ;
	output         from_Switch1Resp003_Rdy         ;
	input          from_Switch1Resp003_Tail        ;
	input          from_Switch1Resp003_Vld         ;
	input  [11:0]  from_Switch28_Data              ;
	output [2:0]   from_Switch28_RdCnt             ;
	output [1:0]   from_Switch28_RdPtr             ;
	input          from_Switch28_RxCtl_PwrOnRst    ;
	output         from_Switch28_RxCtl_PwrOnRstAck ;
	output         from_Switch28_TxCtl_PwrOnRst    ;
	input          from_Switch28_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch28_WrCnt             ;
	output [109:0] to_Link_Data                    ;
	output         to_Link_Head                    ;
	input          to_Link_Rdy                     ;
	output         to_Link_Tail                    ;
	output         to_Link_Vld                     ;
	output [11:0]  to_Switch29_Data                ;
	input  [2:0]   to_Switch29_RdCnt               ;
	input  [1:0]   to_Switch29_RdPtr               ;
	output         to_Switch29_RxCtl_PwrOnRst      ;
	input          to_Switch29_RxCtl_PwrOnRstAck   ;
	input          to_Switch29_TxCtl_PwrOnRst      ;
	output         to_Switch29_TxCtl_PwrOnRstAck   ;
	output [2:0]   to_Switch29_WrCnt               ;
	wire [145:0] uuDtpRxNoPipe_Switch1Resp003_Tx_Data  ;
	wire         uuDtpRxNoPipe_Switch1Resp003_Tx_Head  ;
	wire         uuDtpRxNoPipe_Switch1Resp003_Tx_Rdy   ;
	wire         uuDtpRxNoPipe_Switch1Resp003_Tx_Tail  ;
	wire         uuDtpRxNoPipe_Switch1Resp003_Tx_Vld   ;
	wire [145:0] uuDtpTxNoPipe_Link_Tx_Data            ;
	wire         uuDtpTxNoPipe_Link_Tx_Head            ;
	wire         uuDtpTxNoPipe_Link_Tx_Rdy             ;
	wire         uuDtpTxNoPipe_Link_Tx_Tail            ;
	wire         uuDtpTxNoPipe_Link_Tx_Vld             ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr            ;
	wire [7:0]   uuGenericPipe_Gen_Req_Be              ;
	wire         uuGenericPipe_Gen_Req_BurstType       ;
	wire [63:0]  uuGenericPipe_Gen_Req_Data            ;
	wire         uuGenericPipe_Gen_Req_Last            ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1            ;
	wire         uuGenericPipe_Gen_Req_Lock            ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc             ;
	wire         uuGenericPipe_Gen_Req_Rdy             ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId           ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered    ;
	wire         uuGenericPipe_Gen_Req_SeqUnique       ;
	wire [7:0]   uuGenericPipe_Gen_Req_User            ;
	wire         uuGenericPipe_Gen_Req_Vld             ;
	wire [63:0]  uuGenericPipe_Gen_Rsp_Data            ;
	wire         uuGenericPipe_Gen_Rsp_Last            ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc             ;
	wire         uuGenericPipe_Gen_Rsp_Rdy             ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId           ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered    ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status          ;
	wire         uuGenericPipe_Gen_Rsp_Vld             ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data        ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head        ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy         ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail        ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld         ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data        ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head        ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy         ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail        ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld         ;
	wire [145:0] uDtpRxSerAdapt_Switch1Resp003_Tx_Data ;
	wire         uDtpRxSerAdapt_Switch1Resp003_Tx_Head ;
	wire         uDtpRxSerAdapt_Switch1Resp003_Tx_Rdy  ;
	wire         uDtpRxSerAdapt_Switch1Resp003_Tx_Tail ;
	wire         uDtpRxSerAdapt_Switch1Resp003_Tx_Vld  ;
	wire [145:0] uG2T_Tx_Data                          ;
	wire         uG2T_Tx_Head                          ;
	wire         uG2T_Tx_Rdy                           ;
	wire         uG2T_Tx_Tail                          ;
	wire         uG2T_Tx_Vld                           ;
	wire [31:0]  uIdInfo_0_AddrMask                    ;
	wire         uIdInfo_0_Id                          ;
	wire [31:0]  uSecurityFilter_Addr                  ;
	wire         uSecurityFilter_Fwd                   ;
	wire [7:0]   uSecurityFilter_User                  ;
	wire         uSecurityFilter_Vld                   ;
	wire         uSecurityFilter_Wr                    ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_Async_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Vld  ;
	wire [3:0]   uStat_Req_Cxt                         ;
	wire [31:0]  uStat_Req_Info_Addr                   ;
	wire [7:0]   uStat_Req_Info_User                   ;
	wire         uStat_Req_Info_Wr                     ;
	wire         uStat_Req_Start                       ;
	wire         uStat_Req_Stop                        ;
	wire [3:0]   uStat_Rsp_Cxt                         ;
	wire         uStat_Rsp_Start                       ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data     ;
	wire         uTransactionStatFilter_SrvTx_Head     ;
	wire         uTransactionStatFilter_SrvTx_Rdy      ;
	wire         uTransactionStatFilter_SrvTx_Tail     ;
	wire         uTransactionStatFilter_SrvTx_Vld      ;
	wire         uTranslation_0_Found                  ;
	wire [28:0]  uTranslation_0_Key                    ;
	wire         uTranslation_0_MatchId                ;
	wire         uTranslation_1_Found                  ;
	wire [28:0]  uTranslation_1_Key                    ;
	wire         uTranslation_1_MatchId                ;
	wire         u_182c                                ;
	wire         u_1fc4                                ;
	wire         u_260d                                ;
	wire         u_267a                                ;
	wire         u_2a80                                ;
	wire         u_385                                 ;
	wire         u_3906                                ;
	wire         u_429a                                ;
	wire         u_43e3                                ;
	wire         u_4940                                ;
	wire         u_635c                                ;
	wire         u_695e                                ;
	wire         u_7388                                ;
	wire         u_76b9                                ;
	wire         u_7df0                                ;
	wire         u_9746                                ;
	wire         u_aed9                                ;
	wire         u_ba13                                ;
	wire         u_be36                                ;
	wire         u_c4a9                                ;
	wire         u_ff98                                ;
	rsnoc_z_H_R_G_G2_Tt_U_55f121e5 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_Sa_U_U_3744e7ad DtpRxSerAdapt_Switch1Resp003(
		.Rx_Data( from_Switch1Resp003_Data )
	,	.Rx_Head( from_Switch1Resp003_Head )
	,	.Rx_Rdy( from_Switch1Resp003_Rdy )
	,	.Rx_Tail( from_Switch1Resp003_Tail )
	,	.Rx_Vld( from_Switch1Resp003_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_267a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxSerAdapt_Switch1Resp003_Tx_Data )
	,	.Tx_Head( uDtpRxSerAdapt_Switch1Resp003_Tx_Head )
	,	.Tx_Rdy( uDtpRxSerAdapt_Switch1Resp003_Tx_Rdy )
	,	.Tx_Tail( uDtpRxSerAdapt_Switch1Resp003_Tx_Tail )
	,	.Tx_Vld( uDtpRxSerAdapt_Switch1Resp003_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpRxNoPipe_Switch1Resp003(
		.Rx_Data( uDtpRxSerAdapt_Switch1Resp003_Tx_Data )
	,	.Rx_Head( uDtpRxSerAdapt_Switch1Resp003_Tx_Head )
	,	.Rx_Rdy( uDtpRxSerAdapt_Switch1Resp003_Tx_Rdy )
	,	.Rx_Tail( uDtpRxSerAdapt_Switch1Resp003_Tx_Tail )
	,	.Rx_Vld( uDtpRxSerAdapt_Switch1Resp003_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7df0 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1Resp003_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1Resp003_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1Resp003_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1Resp003_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1Resp003_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sa_U_U_29c8d93c DtpTxSerAdapt_Link(
		.Rx_Data( uuDtpTxNoPipe_Link_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Link_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Link_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Link_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Link_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1fc4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Link_Data )
	,	.Tx_Head( to_Link_Head )
	,	.Tx_Rdy( to_Link_Rdy )
	,	.Tx_Tail( to_Link_Tail )
	,	.Tx_Vld( to_Link_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_e59be371 uDtpTxNoPipe_Link(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_429a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Link_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Link_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Link_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Link_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Link_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_edd66c5d GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch1Resp003_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch1Resp003_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch1Resp003_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch1Resp003_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch1Resp003_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_545bfc7b uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_Switch28_Async(
		.Int_Data( from_Switch28_Data )
	,	.Int_RdCnt( from_Switch28_RdCnt )
	,	.Int_RdPtr( from_Switch28_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch28_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch28_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch28_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch28_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch28_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ff98 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_Async_Tx_Vld )
	,	.WakeUp_Other( u_385 )
	);
	rsnoc_z_S_R_U_Sf_U_88505757 TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_Switch29_Async(
		.Int_Data( to_Switch29_Data )
	,	.Int_RdCnt( to_Switch29_RdCnt )
	,	.Int_RdPtr( to_Switch29_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch29_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch29_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch29_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch29_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch29_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c4a9 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_635c )
	,	.WakeUp_Rx( u_43e3 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_73cb0fad TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_7df0
		&
		u_429a
		&
		u_182c
		&
		u_aed9
		&
		u_2a80
		&
		u_267a
		&
		u_1fc4
		&
		u_be36
		&
		u_260d
		&
		u_ff98
		&
		u_c4a9
		&
		u_695e
		&	u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_385 | u_635c | u_43e3 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [2:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [2:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [63:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [63:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [7:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [7:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [63:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [63:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [63:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [2:0]  uLen1      ;
	reg  [2:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [7:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_b74c656c SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_axi_m1_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch1Resp002_Data
,	from_Switch1Resp002_RdCnt
,	from_Switch1Resp002_RdPtr
,	from_Switch1Resp002_RxCtl_PwrOnRst
,	from_Switch1Resp002_RxCtl_PwrOnRstAck
,	from_Switch1Resp002_TxCtl_PwrOnRst
,	from_Switch1Resp002_TxCtl_PwrOnRstAck
,	from_Switch1Resp002_WrCnt
,	from_Switch28_Data
,	from_Switch28_RdCnt
,	from_Switch28_RdPtr
,	from_Switch28_RxCtl_PwrOnRst
,	from_Switch28_RxCtl_PwrOnRstAck
,	from_Switch28_TxCtl_PwrOnRst
,	from_Switch28_TxCtl_PwrOnRstAck
,	from_Switch28_WrCnt
,	to_Switch2_Data
,	to_Switch2_RdCnt
,	to_Switch2_RdPtr
,	to_Switch2_RxCtl_PwrOnRst
,	to_Switch2_RxCtl_PwrOnRstAck
,	to_Switch2_TxCtl_PwrOnRst
,	to_Switch2_TxCtl_PwrOnRstAck
,	to_Switch2_WrCnt
,	to_Switch29_Data
,	to_Switch29_RdCnt
,	to_Switch29_RdPtr
,	to_Switch29_RxCtl_PwrOnRst
,	to_Switch29_RxCtl_PwrOnRstAck
,	to_Switch29_TxCtl_PwrOnRst
,	to_Switch29_TxCtl_PwrOnRstAck
,	to_Switch29_WrCnt
);
	input  [31:0]  Gen_Req_Addr                          ;
	input  [3:0]   Gen_Req_Be                            ;
	input          Gen_Req_BurstType                     ;
	input  [31:0]  Gen_Req_Data                          ;
	input          Gen_Req_Last                          ;
	input  [5:0]   Gen_Req_Len1                          ;
	input          Gen_Req_Lock                          ;
	input  [2:0]   Gen_Req_Opc                           ;
	output         Gen_Req_Rdy                           ;
	input  [3:0]   Gen_Req_SeqId                         ;
	input          Gen_Req_SeqUnOrdered                  ;
	input          Gen_Req_SeqUnique                     ;
	input  [7:0]   Gen_Req_User                          ;
	input          Gen_Req_Vld                           ;
	output [31:0]  Gen_Rsp_Data                          ;
	output         Gen_Rsp_Last                          ;
	output [2:0]   Gen_Rsp_Opc                           ;
	input          Gen_Rsp_Rdy                           ;
	output [3:0]   Gen_Rsp_SeqId                         ;
	output         Gen_Rsp_SeqUnOrdered                  ;
	output [1:0]   Gen_Rsp_Status                        ;
	output         Gen_Rsp_Vld                           ;
	output         NoPendingTrans                        ;
	output         NoRdPendingTrans                      ;
	output         NoWrPendingTrans                      ;
	input          Sys_Clk                               ;
	input          Sys_Clk_ClkS                          ;
	input          Sys_Clk_En                            ;
	input          Sys_Clk_EnS                           ;
	input          Sys_Clk_RetRstN                       ;
	input          Sys_Clk_RstN                          ;
	input          Sys_Clk_Tm                            ;
	output         Sys_Pwr_Idle                          ;
	output         Sys_Pwr_WakeUp                        ;
	output         TransactionStat_Start                 ;
	output [3:0]   TransactionStat_StartCxt              ;
	output         TransactionStat_Stop                  ;
	output [3:0]   TransactionStat_StopCxt               ;
	input  [111:0] from_Switch1Resp002_Data              ;
	output [2:0]   from_Switch1Resp002_RdCnt             ;
	output [2:0]   from_Switch1Resp002_RdPtr             ;
	input          from_Switch1Resp002_RxCtl_PwrOnRst    ;
	output         from_Switch1Resp002_RxCtl_PwrOnRstAck ;
	output         from_Switch1Resp002_TxCtl_PwrOnRst    ;
	input          from_Switch1Resp002_TxCtl_PwrOnRstAck ;
	input  [2:0]   from_Switch1Resp002_WrCnt             ;
	input  [11:0]  from_Switch28_Data                    ;
	output [2:0]   from_Switch28_RdCnt                   ;
	output [1:0]   from_Switch28_RdPtr                   ;
	input          from_Switch28_RxCtl_PwrOnRst          ;
	output         from_Switch28_RxCtl_PwrOnRstAck       ;
	output         from_Switch28_TxCtl_PwrOnRst          ;
	input          from_Switch28_TxCtl_PwrOnRstAck       ;
	input  [2:0]   from_Switch28_WrCnt                   ;
	output [111:0] to_Switch2_Data                       ;
	input  [2:0]   to_Switch2_RdCnt                      ;
	input  [2:0]   to_Switch2_RdPtr                      ;
	output         to_Switch2_RxCtl_PwrOnRst             ;
	input          to_Switch2_RxCtl_PwrOnRstAck          ;
	input          to_Switch2_TxCtl_PwrOnRst             ;
	output         to_Switch2_TxCtl_PwrOnRstAck          ;
	output [2:0]   to_Switch2_WrCnt                      ;
	output [11:0]  to_Switch29_Data                      ;
	input  [2:0]   to_Switch29_RdCnt                     ;
	input  [1:0]   to_Switch29_RdPtr                     ;
	output         to_Switch29_RxCtl_PwrOnRst            ;
	input          to_Switch29_RxCtl_PwrOnRstAck         ;
	input          to_Switch29_TxCtl_PwrOnRst            ;
	output         to_Switch29_TxCtl_PwrOnRstAck         ;
	output [2:0]   to_Switch29_WrCnt                     ;
	wire [109:0] uuDtpRxNoPipe_Switch1Resp002_Tx_Data        ;
	wire         uuDtpRxNoPipe_Switch1Resp002_Tx_Head        ;
	wire         uuDtpRxNoPipe_Switch1Resp002_Tx_Rdy         ;
	wire         uuDtpRxNoPipe_Switch1Resp002_Tx_Tail        ;
	wire         uuDtpRxNoPipe_Switch1Resp002_Tx_Vld         ;
	wire [109:0] uuDtpTxNoPipe_Switch2_Tx_Data               ;
	wire         uuDtpTxNoPipe_Switch2_Tx_Head               ;
	wire         uuDtpTxNoPipe_Switch2_Tx_Rdy                ;
	wire         uuDtpTxNoPipe_Switch2_Tx_Tail               ;
	wire         uuDtpTxNoPipe_Switch2_Tx_Vld                ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                  ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be                    ;
	wire         uuGenericPipe_Gen_Req_BurstType             ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data                  ;
	wire         uuGenericPipe_Gen_Req_Last                  ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                  ;
	wire         uuGenericPipe_Gen_Req_Lock                  ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                   ;
	wire         uuGenericPipe_Gen_Req_Rdy                   ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                 ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered          ;
	wire         uuGenericPipe_Gen_Req_SeqUnique             ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                  ;
	wire         uuGenericPipe_Gen_Req_Vld                   ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data                  ;
	wire         uuGenericPipe_Gen_Rsp_Last                  ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                   ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                   ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                 ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered          ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                ;
	wire         uuGenericPipe_Gen_Rsp_Vld                   ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data              ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head              ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy               ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail              ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld               ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data              ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head              ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy               ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail              ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld               ;
	wire [109:0] uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Data ;
	wire         uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Head ;
	wire         uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Rdy  ;
	wire         uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Tail ;
	wire         uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Vld  ;
	wire [109:0] uG2T_Tx_Data                                ;
	wire         uG2T_Tx_Head                                ;
	wire         uG2T_Tx_Rdy                                 ;
	wire         uG2T_Tx_Tail                                ;
	wire         uG2T_Tx_Vld                                 ;
	wire [31:0]  uIdInfo_0_AddrMask                          ;
	wire [4:0]   uIdInfo_0_Id                                ;
	wire [31:0]  uSecurityFilter_Addr                        ;
	wire         uSecurityFilter_Fwd                         ;
	wire [7:0]   uSecurityFilter_User                        ;
	wire         uSecurityFilter_Vld                         ;
	wire         uSecurityFilter_Wr                          ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_Async_Tx_Data       ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Head       ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Rdy        ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Tail       ;
	wire         uSrvRxClkAdapt_Switch28_Async_Tx_Vld        ;
	wire [3:0]   uStat_Req_Cxt                               ;
	wire [31:0]  uStat_Req_Info_Addr                         ;
	wire [7:0]   uStat_Req_Info_User                         ;
	wire         uStat_Req_Info_Wr                           ;
	wire         uStat_Req_Start                             ;
	wire         uStat_Req_Stop                              ;
	wire [3:0]   uStat_Rsp_Cxt                               ;
	wire         uStat_Rsp_Start                             ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data           ;
	wire         uTransactionStatFilter_SrvTx_Head           ;
	wire         uTransactionStatFilter_SrvTx_Rdy            ;
	wire         uTransactionStatFilter_SrvTx_Tail           ;
	wire         uTransactionStatFilter_SrvTx_Vld            ;
	wire         uTranslation_0_Found                        ;
	wire [29:0]  uTranslation_0_Key                          ;
	wire [4:0]   uTranslation_0_MatchId                      ;
	wire         uTranslation_1_Found                        ;
	wire [29:0]  uTranslation_1_Key                          ;
	wire [4:0]   uTranslation_1_MatchId                      ;
	wire         u_182c                                      ;
	wire         u_260d                                      ;
	wire         u_2a80                                      ;
	wire         u_2f9a                                      ;
	wire         u_385                                       ;
	wire         u_3906                                      ;
	wire         u_43e3                                      ;
	wire         u_486                                       ;
	wire         u_4940                                      ;
	wire         u_635c                                      ;
	wire         u_695e                                      ;
	wire         u_71ff                                      ;
	wire         u_7388                                      ;
	wire         u_76b9                                      ;
	wire         u_9313                                      ;
	wire         u_9746                                      ;
	wire         u_aed9                                      ;
	wire         u_ba13                                      ;
	wire         u_be36                                      ;
	wire         u_c4a9                                      ;
	wire         u_d4db                                      ;
	wire         u_f953                                      ;
	wire         u_ff98                                      ;
	rsnoc_z_H_R_G_G2_Tt_U_2cc037ec TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_368a56a7 DtpRxClkAdapt_Switch1Resp002_Async(
		.Int_Data( from_Switch1Resp002_Data )
	,	.Int_RdCnt( from_Switch1Resp002_RdCnt )
	,	.Int_RdPtr( from_Switch1Resp002_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch1Resp002_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch1Resp002_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch1Resp002_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f9a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Vld )
	,	.WakeUp_Other( u_9313 )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch1Resp002(
		.Rx_Data( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch1Resp002_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f953 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch1Resp002_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch1Resp002_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch1Resp002_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_368a56a7 DtpTxClkAdapt_Switch2_Async(
		.Int_Data( to_Switch2_Data )
	,	.Int_RdCnt( to_Switch2_RdCnt )
	,	.Int_RdPtr( to_Switch2_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch2_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch2_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch2_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch2_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch2_WrCnt )
	,	.Rx_Data( uuDtpTxNoPipe_Switch2_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch2_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch2_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch2_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch2_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_486 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_71ff )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch2(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d4db )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch2_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch2_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch2_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch2_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch2_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_b763d94f GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch1Resp002_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch1Resp002_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch1Resp002_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch1Resp002_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch1Resp002_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_e1c3f206 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Aca_U_Tu_0b2a8308 SrvRxClkAdapt_Switch28_Async(
		.Int_Data( from_Switch28_Data )
	,	.Int_RdCnt( from_Switch28_RdCnt )
	,	.Int_RdPtr( from_Switch28_RdPtr )
	,	.Int_RxCtl_PwrOnRst( from_Switch28_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( from_Switch28_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( from_Switch28_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( from_Switch28_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( from_Switch28_WrCnt )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ff98 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_Async_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_Async_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_Async_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_Async_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_Async_Tx_Vld )
	,	.WakeUp_Other( u_385 )
	);
	rsnoc_z_S_R_U_Sf_U_5ac4640b TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Aca_U_Ru_0b2a8308 SrvTxClkAdapt_Switch29_Async(
		.Int_Data( to_Switch29_Data )
	,	.Int_RdCnt( to_Switch29_RdCnt )
	,	.Int_RdPtr( to_Switch29_RdPtr )
	,	.Int_RxCtl_PwrOnRst( to_Switch29_RxCtl_PwrOnRst )
	,	.Int_RxCtl_PwrOnRstAck( to_Switch29_RxCtl_PwrOnRstAck )
	,	.Int_TxCtl_PwrOnRst( to_Switch29_TxCtl_PwrOnRst )
	,	.Int_TxCtl_PwrOnRstAck( to_Switch29_TxCtl_PwrOnRstAck )
	,	.Int_WrCnt( to_Switch29_WrCnt )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c4a9 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Other( u_635c )
	,	.WakeUp_Rx( u_43e3 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_a404182c TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_Async_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_Async_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_Async_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_Async_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_Async_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_f953
		&
		u_d4db
		&
		u_182c
		&
		u_aed9
		&
		u_2a80
		&
		u_2f9a
		&
		u_486
		&
		u_be36
		&
		u_260d
		&
		u_ff98
		&
		u_c4a9
		&
		u_695e
		&	u_7388;
	assign Sys_Pwr_WakeUp =
		u_ba13 | u_9746 | u_9313 | u_71ff | u_3906 | u_385 | u_635c | u_43e3 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_axi_m1_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [3:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [3:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [31:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [31:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [3:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [3:0]  uLen1      ;
	reg  [3:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [3:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_9ec58f53 SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_regime_m0_Cm_main (
	In_Clk
,	In_RstN
,	In_Tm
,	root_Clk
,	root_Clk_ClkS
,	root_Clk_En
,	root_Clk_EnS
,	root_Clk_RetRstN
,	root_Clk_RstN
,	root_Clk_Tm
,	root_Pwr_Idle
,	root_Pwr_WakeUp
);
	input   In_Clk           ;
	input   In_RstN          ;
	input   In_Tm            ;
	output  root_Clk         ;
	output  root_Clk_ClkS    ;
	output  root_Clk_En      ;
	output  root_Clk_EnS     ;
	output  root_Clk_RetRstN ;
	output  root_Clk_RstN    ;
	output  root_Clk_Tm      ;
	input   root_Pwr_Idle    ;
	input   root_Pwr_WakeUp  ;
	reg  uIn_RstN1 ;
	reg  uIn_Tm1   ;
	always @(In_RstN) begin
		uIn_RstN1 <= #1.0 ( In_RstN );
	end
	always @(In_Tm) begin
		uIn_Tm1 <= #1.0 ( In_Tm );
	end
	rsnoc_z_S_R_U_Cm_U_38b89c9c ClockManager(
		.In_Clk( In_Clk )
	,	.In_RstN( uIn_RstN1 )
	,	.In_Tm( uIn_Tm1 )
	,	.root_Clk( root_Clk )
	,	.root_Clk_ClkS( root_Clk_ClkS )
	,	.root_Clk_En( root_Clk_En )
	,	.root_Clk_EnS( root_Clk_EnS )
	,	.root_Clk_RetRstN( root_Clk_RetRstN )
	,	.root_Clk_RstN( root_Clk_RstN )
	,	.root_Clk_Tm( root_Clk_Tm )
	,	.root_Pwr_Idle( root_Pwr_Idle )
	,	.root_Pwr_WakeUp( root_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_regime_m1_Cm_main (
	In_Clk
,	In_RstN
,	In_Tm
,	root_Clk
,	root_Clk_ClkS
,	root_Clk_En
,	root_Clk_EnS
,	root_Clk_RetRstN
,	root_Clk_RstN
,	root_Clk_Tm
,	root_Pwr_Idle
,	root_Pwr_WakeUp
);
	input   In_Clk           ;
	input   In_RstN          ;
	input   In_Tm            ;
	output  root_Clk         ;
	output  root_Clk_ClkS    ;
	output  root_Clk_En      ;
	output  root_Clk_EnS     ;
	output  root_Clk_RetRstN ;
	output  root_Clk_RstN    ;
	output  root_Clk_Tm      ;
	input   root_Pwr_Idle    ;
	input   root_Pwr_WakeUp  ;
	reg  uIn_RstN1 ;
	reg  uIn_Tm1   ;
	always @(In_RstN) begin
		uIn_RstN1 <= #1.0 ( In_RstN );
	end
	always @(In_Tm) begin
		uIn_Tm1 <= #1.0 ( In_Tm );
	end
	rsnoc_z_S_R_U_Cm_U_6511d323 ClockManager(
		.In_Clk( In_Clk )
	,	.In_RstN( uIn_RstN1 )
	,	.In_Tm( uIn_Tm1 )
	,	.root_Clk( root_Clk )
	,	.root_Clk_ClkS( root_Clk_ClkS )
	,	.root_Clk_En( root_Clk_En )
	,	.root_Clk_EnS( root_Clk_EnS )
	,	.root_Clk_RetRstN( root_Clk_RetRstN )
	,	.root_Clk_RstN( root_Clk_RstN )
	,	.root_Clk_Tm( root_Clk_Tm )
	,	.root_Pwr_Idle( root_Pwr_Idle )
	,	.root_Pwr_WakeUp( root_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_fpga_regime_s0_Cm_main (
	In_Clk
,	In_RstN
,	In_Tm
,	root_Clk
,	root_Clk_ClkS
,	root_Clk_En
,	root_Clk_EnS
,	root_Clk_RetRstN
,	root_Clk_RstN
,	root_Clk_Tm
,	root_Pwr_Idle
,	root_Pwr_WakeUp
);
	input   In_Clk           ;
	input   In_RstN          ;
	input   In_Tm            ;
	output  root_Clk         ;
	output  root_Clk_ClkS    ;
	output  root_Clk_En      ;
	output  root_Clk_EnS     ;
	output  root_Clk_RetRstN ;
	output  root_Clk_RstN    ;
	output  root_Clk_Tm      ;
	input   root_Pwr_Idle    ;
	input   root_Pwr_WakeUp  ;
	reg  uIn_RstN1 ;
	reg  uIn_Tm1   ;
	always @(In_RstN) begin
		uIn_RstN1 <= #1.0 ( In_RstN );
	end
	always @(In_Tm) begin
		uIn_Tm1 <= #1.0 ( In_Tm );
	end
	rsnoc_z_S_R_U_Cm_U_24b4c5ea ClockManager(
		.In_Clk( In_Clk )
	,	.In_RstN( uIn_RstN1 )
	,	.In_Tm( uIn_Tm1 )
	,	.root_Clk( root_Clk )
	,	.root_Clk_ClkS( root_Clk_ClkS )
	,	.root_Clk_En( root_Clk_En )
	,	.root_Clk_EnS( root_Clk_EnS )
	,	.root_Clk_RetRstN( root_Clk_RetRstN )
	,	.root_Clk_RstN( root_Clk_RstN )
	,	.root_Clk_Tm( root_Clk_Tm )
	,	.root_Pwr_Idle( root_Pwr_Idle )
	,	.root_Pwr_WakeUp( root_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_gbe_apb_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch_Data
,	from_Switch_Head
,	from_Switch_Rdy
,	from_Switch_Tail
,	from_Switch_Vld
,	to_Switch25_En
,	to_Switch25_Trp_Data
,	to_Switch25_Trp_Head
,	to_Switch25_Trp_Rdy
,	to_Switch25_Trp_Tail
,	to_Switch25_Trp_Vld
,	to_SwitchResp001_Data
,	to_SwitchResp001_Head
,	to_SwitchResp001_Rdy
,	to_SwitchResp001_Tail
,	to_SwitchResp001_Vld
);
	output [31:0]  Gen_Req_Addr          ;
	output [3:0]   Gen_Req_Be            ;
	output         Gen_Req_BurstType     ;
	output [31:0]  Gen_Req_Data          ;
	output         Gen_Req_Last          ;
	output [6:0]   Gen_Req_Len1          ;
	output         Gen_Req_Lock          ;
	output [2:0]   Gen_Req_Opc           ;
	input          Gen_Req_Rdy           ;
	output         Gen_Req_SeqUnOrdered  ;
	output         Gen_Req_SeqUnique     ;
	output [7:0]   Gen_Req_User          ;
	output         Gen_Req_Vld           ;
	input  [31:0]  Gen_Rsp_Data          ;
	input          Gen_Rsp_Last          ;
	output         Gen_Rsp_Rdy           ;
	input          Gen_Rsp_SeqUnOrdered  ;
	input  [1:0]   Gen_Rsp_Status        ;
	input          Gen_Rsp_Vld           ;
	output         NoPendingTrans        ;
	input          Sys_Clk               ;
	input          Sys_Clk_ClkS          ;
	input          Sys_Clk_En            ;
	input          Sys_Clk_EnS           ;
	input          Sys_Clk_RetRstN       ;
	input          Sys_Clk_RstN          ;
	input          Sys_Clk_Tm            ;
	output         Sys_Pwr_Idle          ;
	output         Sys_Pwr_WakeUp        ;
	input  [109:0] from_Switch_Data      ;
	input          from_Switch_Head      ;
	output         from_Switch_Rdy       ;
	input          from_Switch_Tail      ;
	input          from_Switch_Vld       ;
	input          to_Switch25_En        ;
	output [147:0] to_Switch25_Trp_Data  ;
	output         to_Switch25_Trp_Head  ;
	input          to_Switch25_Trp_Rdy   ;
	output         to_Switch25_Trp_Tail  ;
	output         to_Switch25_Trp_Vld   ;
	output [109:0] to_SwitchResp001_Data ;
	output         to_SwitchResp001_Head ;
	input          to_SwitchResp001_Rdy  ;
	output         to_SwitchResp001_Tail ;
	output         to_SwitchResp001_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch_Tx_Data    ;
	wire         uuDtpRxNoPipe_Switch_Tx_Head    ;
	wire         uuDtpRxNoPipe_Switch_Tx_Rdy     ;
	wire         uuDtpRxNoPipe_Switch_Tx_Tail    ;
	wire         uuDtpRxNoPipe_Switch_Tx_Vld     ;
	wire [73:0]  uuObsTxNoPipe_Switch25_Tx_Data  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Head  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Rdy   ;
	wire         uuObsTxNoPipe_Switch25_Tx_Tail  ;
	wire         uuObsTxNoPipe_Switch25_Tx_Vld   ;
	wire [29:0]  uIdInfo_0_AddrBase              ;
	wire [29:0]  uIdInfo_0_AddrMask              ;
	wire         uIdInfo_0_Debug                 ;
	wire         uIdInfo_0_Id                    ;
	wire [29:0]  uIdInfo_1_AddrBase              ;
	wire [29:0]  uIdInfo_1_AddrMask              ;
	wire         uIdInfo_1_Debug                 ;
	wire         uIdInfo_1_Id                    ;
	wire [147:0] uObsTxSerAdapt_Switch25_Tx_Data ;
	wire         uObsTxSerAdapt_Switch25_Tx_Head ;
	wire         uObsTxSerAdapt_Switch25_Tx_Rdy  ;
	wire         uObsTxSerAdapt_Switch25_Tx_Tail ;
	wire         uObsTxSerAdapt_Switch25_Tx_Vld  ;
	wire [73:0]  uProbe_ObsTx_Data               ;
	wire         uProbe_ObsTx_Head               ;
	wire         uProbe_ObsTx_Rdy                ;
	wire         uProbe_ObsTx_Tail               ;
	wire         uProbe_ObsTx_Vld                ;
	wire [109:0] uProbe_Tx_Data                  ;
	wire         uProbe_Tx_Head                  ;
	wire         uProbe_Tx_Rdy                   ;
	wire         uProbe_Tx_Tail                  ;
	wire         uProbe_Tx_Vld                   ;
	wire [31:0]  uSecurityFilter_Addr            ;
	wire         uSecurityFilter_Fwd             ;
	wire [6:0]   uSecurityFilter_Len1            ;
	wire [3:0]   uSecurityFilter_Opc             ;
	wire [14:0]  uSecurityFilter_RouteId         ;
	wire [7:0]   uSecurityFilter_User            ;
	wire         uSecurityFilter_Vld             ;
	wire [31:0]  uT2G_Gen_Req_Addr               ;
	wire [3:0]   uT2G_Gen_Req_Be                 ;
	wire         uT2G_Gen_Req_BurstType          ;
	wire [31:0]  uT2G_Gen_Req_Data               ;
	wire         uT2G_Gen_Req_Last               ;
	wire [6:0]   uT2G_Gen_Req_Len1               ;
	wire         uT2G_Gen_Req_Lock               ;
	wire [2:0]   uT2G_Gen_Req_Opc                ;
	wire         uT2G_Gen_Req_Rdy                ;
	wire         uT2G_Gen_Req_SeqUnOrdered       ;
	wire         uT2G_Gen_Req_SeqUnique          ;
	wire [7:0]   uT2G_Gen_Req_User               ;
	wire         uT2G_Gen_Req_Vld                ;
	wire [31:0]  uT2G_Gen_Rsp_Data               ;
	wire         uT2G_Gen_Rsp_Last               ;
	wire         uT2G_Gen_Rsp_Rdy                ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered       ;
	wire [1:0]   uT2G_Gen_Rsp_Status             ;
	wire         uT2G_Gen_Rsp_Vld                ;
	wire [109:0] uT2G_Tx_Data                    ;
	wire         uT2G_Tx_Head                    ;
	wire         uT2G_Tx_Rdy                     ;
	wire         uT2G_Tx_Tail                    ;
	wire         uT2G_Tx_Vld                     ;
	wire [9:0]   uTranslation_0_Aperture         ;
	wire         uTranslation_0_Id               ;
	wire         uTranslation_0_PathFound        ;
	wire         uTranslation_0_SubFound         ;
	wire         u_1036                          ;
	wire         u_182c                          ;
	wire         u_2b7d                          ;
	wire         u_3b4f                          ;
	wire         u_46aa                          ;
	wire         u_5930                          ;
	wire         u_5971                          ;
	wire         u_6276                          ;
	wire         u_70e4                          ;
	wire         u_8edb                          ;
	wire         u_99cf                          ;
	wire         u_aeea                          ;
	wire         u_f1f6                          ;
	rsnoc_z_H_R_G_T2_Tt_U_894e8e6f TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch(
		.Rx_Data( from_Switch_Data )
	,	.Rx_Head( from_Switch_Head )
	,	.Rx_Rdy( from_Switch_Rdy )
	,	.Rx_Tail( from_Switch_Tail )
	,	.Rx_Vld( from_Switch_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_46aa )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch25_SubEdgesSlowTx(
		.Int_En( to_Switch25_En )
	,	.Int_Trp_Data( to_Switch25_Trp_Data )
	,	.Int_Trp_Head( to_Switch25_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch25_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch25_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch25_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5930 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_f1f6 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch25(
		.Rx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8edb )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch25_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch25_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch25_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch25_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch25_Tx_Vld )
	,	.WakeUp_Rx( u_5971 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch25(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2b7d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch25_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch25_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch25_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch25_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch25_Tx_Vld )
	,	.WakeUp_Rx( u_99cf )
	);
	rsnoc_z_S_R_U_Sf_U_07eab98a Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_SwitchResp001(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1036 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_SwitchResp001_Data )
	,	.Tx_Head( to_SwitchResp001_Head )
	,	.Tx_Rdy( to_SwitchResp001_Rdy )
	,	.Tx_Tail( to_SwitchResp001_Tail )
	,	.Tx_Vld( to_SwitchResp001_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_841aa54b TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_4b8f7b90 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_46aa & u_1036 & u_182c & u_2b7d & u_5930 & u_8edb & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_99cf | u_f1f6 | u_5971 | u_3b4f | from_Switch_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_gbe_apb_s0_main (
	Apb_0_paddr
,	Apb_0_penable
,	Apb_0_prdata
,	Apb_0_pready
,	Apb_0_psel
,	Apb_0_pslverr
,	Apb_0_pwbe
,	Apb_0_pwdata
,	Apb_0_pwrite
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Apb_0_paddr          ;
	output        Apb_0_penable        ;
	input  [31:0] Apb_0_prdata         ;
	input         Apb_0_pready         ;
	output        Apb_0_psel           ;
	input         Apb_0_pslverr        ;
	output [3:0]  Apb_0_pwbe           ;
	output [31:0] Apb_0_pwdata         ;
	output        Apb_0_pwrite         ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	wire        uNiuEmpty ;
	reg  [31:0] uPRData1  ;
	reg         uPReady1  ;
	reg         uPSlvErr1 ;
	always @(Apb_0_prdata) begin
		uPRData1 <= #1.0 ( Apb_0_prdata );
	end
	always @(Apb_0_pready) begin
		uPReady1 <= #1.0 ( Apb_0_pready );
	end
	always @(Apb_0_pslverr) begin
		uPSlvErr1 <= #1.0 ( Apb_0_pslverr );
	end
	rsnoc_z_H_R_N_A_G2_U_U_7f373fbe GenericToSpecific(
		.Apb_0_paddr( Apb_0_paddr )
	,	.Apb_0_penable( Apb_0_penable )
	,	.Apb_0_prdata( uPRData1 )
	,	.Apb_0_pready( uPReady1 )
	,	.Apb_0_psel( Apb_0_psel )
	,	.Apb_0_pslverr( uPSlvErr1 )
	,	.Apb_0_pwbe( Apb_0_pwbe )
	,	.Apb_0_pwdata( Apb_0_pwdata )
	,	.Apb_0_pwrite( Apb_0_pwrite )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.NiuEmpty( uNiuEmpty )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_gbe_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_En
,	from_Switch28_Trp_Data
,	from_Switch28_Trp_Head
,	from_Switch28_Trp_Rdy
,	from_Switch28_Trp_Tail
,	from_Switch28_Trp_Vld
,	from_Switch6Resp001_Data
,	from_Switch6Resp001_Head
,	from_Switch6Resp001_Rdy
,	from_Switch6Resp001_Tail
,	from_Switch6Resp001_Vld
,	to_Switch29_En
,	to_Switch29_Trp_Data
,	to_Switch29_Trp_Head
,	to_Switch29_Trp_Rdy
,	to_Switch29_Trp_Tail
,	to_Switch29_Trp_Vld
,	to_Switch6_Data
,	to_Switch6_Head
,	to_Switch6_Rdy
,	to_Switch6_Tail
,	to_Switch6_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [3:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [31:0]  Gen_Req_Data             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input  [3:0]   Gen_Req_SeqId            ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [31:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output [3:0]   Gen_Rsp_SeqId            ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output [3:0]   TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output [3:0]   TransactionStat_StopCxt  ;
	input          from_Switch28_En         ;
	input  [9:0]   from_Switch28_Trp_Data   ;
	input          from_Switch28_Trp_Head   ;
	output         from_Switch28_Trp_Rdy    ;
	input          from_Switch28_Trp_Tail   ;
	input          from_Switch28_Trp_Vld    ;
	input  [109:0] from_Switch6Resp001_Data ;
	input          from_Switch6Resp001_Head ;
	output         from_Switch6Resp001_Rdy  ;
	input          from_Switch6Resp001_Tail ;
	input          from_Switch6Resp001_Vld  ;
	input          to_Switch29_En           ;
	output [9:0]   to_Switch29_Trp_Data     ;
	output         to_Switch29_Trp_Head     ;
	input          to_Switch29_Trp_Rdy      ;
	output         to_Switch29_Trp_Tail     ;
	output         to_Switch29_Trp_Vld      ;
	output [109:0] to_Switch6_Data          ;
	output         to_Switch6_Head          ;
	input          to_Switch6_Rdy           ;
	output         to_Switch6_Tail          ;
	output         to_Switch6_Vld           ;
	wire [109:0] uuDtpRxNoPipe_Switch6Resp001_Tx_Data           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Head           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy            ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Tail           ;
	wire         uuDtpRxNoPipe_Switch6Resp001_Tx_Vld            ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                     ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be                       ;
	wire         uuGenericPipe_Gen_Req_BurstType                ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data                     ;
	wire         uuGenericPipe_Gen_Req_Last                     ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                     ;
	wire         uuGenericPipe_Gen_Req_Lock                     ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                      ;
	wire         uuGenericPipe_Gen_Req_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                    ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered             ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                     ;
	wire         uuGenericPipe_Gen_Req_Vld                      ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data                     ;
	wire         uuGenericPipe_Gen_Rsp_Last                     ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                      ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                      ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                    ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered             ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                   ;
	wire         uuGenericPipe_Gen_Rsp_Vld                      ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                  ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                 ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                  ;
	wire [9:0]   uuSrvTxNoPipe_Switch29_Tx_Data                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Head                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Rdy                  ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Tail                 ;
	wire         uuSrvTxNoPipe_Switch29_Tx_Vld                  ;
	wire [109:0] uG2T_Tx_Data                                   ;
	wire         uG2T_Tx_Head                                   ;
	wire         uG2T_Tx_Rdy                                    ;
	wire         uG2T_Tx_Tail                                   ;
	wire         uG2T_Tx_Vld                                    ;
	wire [31:0]  uIdInfo_0_AddrMask                             ;
	wire [2:0]   uIdInfo_0_Id                                   ;
	wire [31:0]  uSecurityFilter_Addr                           ;
	wire         uSecurityFilter_Fwd                            ;
	wire [7:0]   uSecurityFilter_User                           ;
	wire         uSecurityFilter_Vld                            ;
	wire         uSecurityFilter_Wr                             ;
	wire [9:0]   uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy  ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail ;
	wire         uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld  ;
	wire [3:0]   uStat_Req_Cxt                                  ;
	wire [31:0]  uStat_Req_Info_Addr                            ;
	wire [7:0]   uStat_Req_Info_User                            ;
	wire         uStat_Req_Info_Wr                              ;
	wire         uStat_Req_Start                                ;
	wire         uStat_Req_Stop                                 ;
	wire [3:0]   uStat_Rsp_Cxt                                  ;
	wire         uStat_Rsp_Start                                ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data              ;
	wire         uTransactionStatFilter_SrvTx_Head              ;
	wire         uTransactionStatFilter_SrvTx_Rdy               ;
	wire         uTransactionStatFilter_SrvTx_Tail              ;
	wire         uTransactionStatFilter_SrvTx_Vld               ;
	wire         uTranslation_0_Found                           ;
	wire [29:0]  uTranslation_0_Key                             ;
	wire [2:0]   uTranslation_0_MatchId                         ;
	wire         u_182c                                         ;
	wire         u_260d                                         ;
	wire         u_2a80                                         ;
	wire         u_3707                                         ;
	wire         u_3906                                         ;
	wire         u_451d                                         ;
	wire         u_4821                                         ;
	wire         u_4940                                         ;
	wire         u_695e                                         ;
	wire         u_7388                                         ;
	wire         u_76b9                                         ;
	wire         u_9746                                         ;
	wire         u_a98b                                         ;
	wire         u_aed9                                         ;
	wire         u_b08e                                         ;
	wire         u_ba13                                         ;
	wire         u_be36                                         ;
	wire         u_e74f                                         ;
	rsnoc_z_H_R_G_G2_Tt_U_8971fdb7 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch6Resp001(
		.Rx_Data( from_Switch6Resp001_Data )
	,	.Rx_Head( from_Switch6Resp001_Head )
	,	.Rx_Rdy( from_Switch6Resp001_Rdy )
	,	.Rx_Tail( from_Switch6Resp001_Tail )
	,	.Rx_Vld( from_Switch6Resp001_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_451d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch6(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e74f )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch6_Data )
	,	.Tx_Head( to_Switch6_Head )
	,	.Tx_Rdy( to_Switch6_Rdy )
	,	.Tx_Tail( to_Switch6_Tail )
	,	.Tx_Vld( to_Switch6_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_cb01eb23 GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch6Resp001_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch6Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch6Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch6Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch6Resp001_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_e1c3f206 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_67fa9d75 SrvRxClkAdapt_Switch28_SubEdgesSlowRx(
		.Int_En( from_Switch28_En )
	,	.Int_Trp_Data( from_Switch28_Trp_Data )
	,	.Int_Trp_Head( from_Switch28_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch28_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch28_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch28_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b08e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Tx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Tx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Tx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Tx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.WakeUp_Other( u_3707 )
	);
	rsnoc_z_S_R_U_Sf_U_2b15ed03 TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_8c77591f SrvTxClkAdapt_Switch29_SubEdgesSlowTx(
		.Int_En( to_Switch29_En )
	,	.Int_Trp_Data( to_Switch29_Trp_Data )
	,	.Int_Trp_Head( to_Switch29_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch29_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch29_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch29_Trp_Vld )
	,	.Rx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Rx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Rx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Rx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Rx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a98b )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_4821 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvTxNoPipe_Switch29_Tx_Data )
	,	.Tx_Head( uuSrvTxNoPipe_Switch29_Tx_Head )
	,	.Tx_Rdy( uuSrvTxNoPipe_Switch29_Tx_Rdy )
	,	.Tx_Tail( uuSrvTxNoPipe_Switch29_Tx_Tail )
	,	.Tx_Vld( uuSrvTxNoPipe_Switch29_Tx_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_b88fe6bd TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Data )
	,	.Rx_Head( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Head )
	,	.Rx_Rdy( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Rdy )
	,	.Rx_Tail( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Tail )
	,	.Rx_Vld( uSrvRxClkAdapt_Switch28_SubEdgesSlowRx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_451d & u_e74f & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_b08e & u_a98b & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_3707 | u_4821 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_gbe_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [3:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [3:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [31:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [31:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [3:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [3:0]  uLen1      ;
	reg  [3:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [3:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_9ec58f53 SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_interconnect_synch_regime_Cm133_main (
	In_Clk
,	In_RstN
,	In_Tm
,	In_root_Clk
,	root_Clk
,	root_Clk_ClkS
,	root_Clk_En
,	root_Clk_EnS
,	root_Clk_RetRstN
,	root_Clk_RstN
,	root_Clk_Tm
,	root_Pwr_Idle
,	root_Pwr_WakeUp
);
	input   In_Clk           ;
	input   In_RstN          ;
	input   In_Tm            ;
	input   In_root_Clk      ;
	output  root_Clk         ;
	output  root_Clk_ClkS    ;
	output  root_Clk_En      ;
	output  root_Clk_EnS     ;
	output  root_Clk_RetRstN ;
	output  root_Clk_RstN    ;
	output  root_Clk_Tm      ;
	input   root_Pwr_Idle    ;
	input   root_Pwr_WakeUp  ;
	reg  uIn_RstN1 ;
	reg  uIn_Tm1   ;
	always @(In_RstN) begin
		uIn_RstN1 <= #1.0 ( In_RstN );
	end
	always @(In_Tm) begin
		uIn_Tm1 <= #1.0 ( In_Tm );
	end
	rsnoc_z_S_R_U_Cm_U_e3d1b193 ClockManager(
		.In_Clk( In_Clk )
	,	.In_RstN( uIn_RstN1 )
	,	.In_Tm( uIn_Tm1 )
	,	.In_root_Clk( In_root_Clk )
	,	.root_Clk( root_Clk )
	,	.root_Clk_ClkS( root_Clk_ClkS )
	,	.root_Clk_En( root_Clk_En )
	,	.root_Clk_EnS( root_Clk_EnS )
	,	.root_Clk_RetRstN( root_Clk_RetRstN )
	,	.root_Clk_RstN( root_Clk_RstN )
	,	.root_Clk_Tm( root_Clk_Tm )
	,	.root_Pwr_Idle( root_Pwr_Idle )
	,	.root_Pwr_WakeUp( root_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_interconnect_synch_regime_Cm266_main (
	In_Clk
,	In_RstN
,	In_Tm
,	In_root_Clk
,	root_Clk
,	root_Clk_ClkS
,	root_Clk_En
,	root_Clk_EnS
,	root_Clk_RetRstN
,	root_Clk_RstN
,	root_Clk_Tm
,	root_Pwr_Idle
,	root_Pwr_WakeUp
);
	input   In_Clk           ;
	input   In_RstN          ;
	input   In_Tm            ;
	input   In_root_Clk      ;
	output  root_Clk         ;
	output  root_Clk_ClkS    ;
	output  root_Clk_En      ;
	output  root_Clk_EnS     ;
	output  root_Clk_RetRstN ;
	output  root_Clk_RstN    ;
	output  root_Clk_Tm      ;
	input   root_Pwr_Idle    ;
	input   root_Pwr_WakeUp  ;
	reg  uIn_RstN1 ;
	reg  uIn_Tm1   ;
	always @(In_RstN) begin
		uIn_RstN1 <= #1.0 ( In_RstN );
	end
	always @(In_Tm) begin
		uIn_Tm1 <= #1.0 ( In_Tm );
	end
	rsnoc_z_S_R_U_Cm_U_83ff00b5 ClockManager(
		.In_Clk( In_Clk )
	,	.In_RstN( uIn_RstN1 )
	,	.In_Tm( uIn_Tm1 )
	,	.In_root_Clk( In_root_Clk )
	,	.root_Clk( root_Clk )
	,	.root_Clk_ClkS( root_Clk_ClkS )
	,	.root_Clk_En( root_Clk_En )
	,	.root_Clk_EnS( root_Clk_EnS )
	,	.root_Clk_RetRstN( root_Clk_RetRstN )
	,	.root_Clk_RstN( root_Clk_RstN )
	,	.root_Clk_Tm( root_Clk_Tm )
	,	.root_Pwr_Idle( root_Pwr_Idle )
	,	.root_Pwr_WakeUp( root_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_interconnect_synch_regime_Cm533_main (
	In_Clk
,	In_RstN
,	In_Tm
,	root_Clk
,	root_Clk_ClkS
,	root_Clk_En
,	root_Clk_EnS
,	root_Clk_RetRstN
,	root_Clk_RstN
,	root_Clk_Tm
,	root_Pwr_Idle
,	root_Pwr_WakeUp
);
	input   In_Clk           ;
	input   In_RstN          ;
	input   In_Tm            ;
	output  root_Clk         ;
	output  root_Clk_ClkS    ;
	output  root_Clk_En      ;
	output  root_Clk_EnS     ;
	output  root_Clk_RetRstN ;
	output  root_Clk_RstN    ;
	output  root_Clk_Tm      ;
	input   root_Pwr_Idle    ;
	input   root_Pwr_WakeUp  ;
	reg  uIn_RstN1 ;
	reg  uIn_Tm1   ;
	always @(In_RstN) begin
		uIn_RstN1 <= #1.0 ( In_RstN );
	end
	always @(In_Tm) begin
		uIn_Tm1 <= #1.0 ( In_Tm );
	end
	rsnoc_z_S_R_U_Cm_U_398317f8 ClockManager(
		.In_Clk( In_Clk )
	,	.In_RstN( uIn_RstN1 )
	,	.In_Tm( uIn_Tm1 )
	,	.root_Clk( root_Clk )
	,	.root_Clk_ClkS( root_Clk_ClkS )
	,	.root_Clk_En( root_Clk_En )
	,	.root_Clk_EnS( root_Clk_EnS )
	,	.root_Clk_RetRstN( root_Clk_RetRstN )
	,	.root_Clk_RstN( root_Clk_RstN )
	,	.root_Clk_Tm( root_Clk_Tm )
	,	.root_Pwr_Idle( root_Pwr_Idle )
	,	.root_Pwr_WakeUp( root_Pwr_WakeUp )
	);
endmodule

`timescale 1ps/1ps
module rsnoc_pufcc_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch21_Data
,	from_Switch21_Head
,	from_Switch21_Rdy
,	from_Switch21_Tail
,	from_Switch21_Vld
,	from_Switch28_Data
,	from_Switch28_Head
,	from_Switch28_Rdy
,	from_Switch28_Tail
,	from_Switch28_Vld
,	to_Switch19_Data
,	to_Switch19_Head
,	to_Switch19_Rdy
,	to_Switch19_Tail
,	to_Switch19_Vld
,	to_Switch29_Data
,	to_Switch29_Head
,	to_Switch29_Rdy
,	to_Switch29_Tail
,	to_Switch29_Vld
);
	input  [31:0]  Gen_Req_Addr             ;
	input  [3:0]   Gen_Req_Be               ;
	input          Gen_Req_BurstType        ;
	input  [31:0]  Gen_Req_Data             ;
	input          Gen_Req_Last             ;
	input  [5:0]   Gen_Req_Len1             ;
	input          Gen_Req_Lock             ;
	input  [2:0]   Gen_Req_Opc              ;
	output         Gen_Req_Rdy              ;
	input  [3:0]   Gen_Req_SeqId            ;
	input          Gen_Req_SeqUnOrdered     ;
	input          Gen_Req_SeqUnique        ;
	input  [7:0]   Gen_Req_User             ;
	input          Gen_Req_Vld              ;
	output [31:0]  Gen_Rsp_Data             ;
	output         Gen_Rsp_Last             ;
	output [2:0]   Gen_Rsp_Opc              ;
	input          Gen_Rsp_Rdy              ;
	output [3:0]   Gen_Rsp_SeqId            ;
	output         Gen_Rsp_SeqUnOrdered     ;
	output [1:0]   Gen_Rsp_Status           ;
	output         Gen_Rsp_Vld              ;
	output         NoPendingTrans           ;
	output         NoRdPendingTrans         ;
	output         NoWrPendingTrans         ;
	input          Sys_Clk                  ;
	input          Sys_Clk_ClkS             ;
	input          Sys_Clk_En               ;
	input          Sys_Clk_EnS              ;
	input          Sys_Clk_RetRstN          ;
	input          Sys_Clk_RstN             ;
	input          Sys_Clk_Tm               ;
	output         Sys_Pwr_Idle             ;
	output         Sys_Pwr_WakeUp           ;
	output         TransactionStat_Start    ;
	output [3:0]   TransactionStat_StartCxt ;
	output         TransactionStat_Stop     ;
	output [3:0]   TransactionStat_StopCxt  ;
	input  [109:0] from_Switch21_Data       ;
	input          from_Switch21_Head       ;
	output         from_Switch21_Rdy        ;
	input          from_Switch21_Tail       ;
	input          from_Switch21_Vld        ;
	input  [9:0]   from_Switch28_Data       ;
	input          from_Switch28_Head       ;
	output         from_Switch28_Rdy        ;
	input          from_Switch28_Tail       ;
	input          from_Switch28_Vld        ;
	output [109:0] to_Switch19_Data         ;
	output         to_Switch19_Head         ;
	input          to_Switch19_Rdy          ;
	output         to_Switch19_Tail         ;
	output         to_Switch19_Vld          ;
	output [9:0]   to_Switch29_Data         ;
	output         to_Switch29_Head         ;
	input          to_Switch29_Rdy          ;
	output         to_Switch29_Tail         ;
	output         to_Switch29_Vld          ;
	wire [109:0] uuDtpRxNoPipe_Switch21_Tx_Data     ;
	wire         uuDtpRxNoPipe_Switch21_Tx_Head     ;
	wire         uuDtpRxNoPipe_Switch21_Tx_Rdy      ;
	wire         uuDtpRxNoPipe_Switch21_Tx_Tail     ;
	wire         uuDtpRxNoPipe_Switch21_Tx_Vld      ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr         ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be           ;
	wire         uuGenericPipe_Gen_Req_BurstType    ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data         ;
	wire         uuGenericPipe_Gen_Req_Last         ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1         ;
	wire         uuGenericPipe_Gen_Req_Lock         ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc          ;
	wire         uuGenericPipe_Gen_Req_Rdy          ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId        ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered ;
	wire         uuGenericPipe_Gen_Req_SeqUnique    ;
	wire [7:0]   uuGenericPipe_Gen_Req_User         ;
	wire         uuGenericPipe_Gen_Req_Vld          ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data         ;
	wire         uuGenericPipe_Gen_Rsp_Last         ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc          ;
	wire         uuGenericPipe_Gen_Rsp_Rdy          ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId        ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status       ;
	wire         uuGenericPipe_Gen_Rsp_Vld          ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data     ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head     ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy      ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail     ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld      ;
	wire [109:0] uG2T_Tx_Data                       ;
	wire         uG2T_Tx_Head                       ;
	wire         uG2T_Tx_Rdy                        ;
	wire         uG2T_Tx_Tail                       ;
	wire         uG2T_Tx_Vld                        ;
	wire [31:0]  uIdInfo_0_AddrMask                 ;
	wire [2:0]   uIdInfo_0_Id                       ;
	wire [31:0]  uSecurityFilter_Addr               ;
	wire         uSecurityFilter_Fwd                ;
	wire [7:0]   uSecurityFilter_User               ;
	wire         uSecurityFilter_Vld                ;
	wire         uSecurityFilter_Wr                 ;
	wire [3:0]   uStat_Req_Cxt                      ;
	wire [31:0]  uStat_Req_Info_Addr                ;
	wire [7:0]   uStat_Req_Info_User                ;
	wire         uStat_Req_Info_Wr                  ;
	wire         uStat_Req_Start                    ;
	wire         uStat_Req_Stop                     ;
	wire [3:0]   uStat_Rsp_Cxt                      ;
	wire         uStat_Rsp_Start                    ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data  ;
	wire         uTransactionStatFilter_SrvTx_Head  ;
	wire         uTransactionStatFilter_SrvTx_Rdy   ;
	wire         uTransactionStatFilter_SrvTx_Tail  ;
	wire         uTransactionStatFilter_SrvTx_Vld   ;
	wire         uTranslation_0_Found               ;
	wire [29:0]  uTranslation_0_Key                 ;
	wire [2:0]   uTranslation_0_MatchId             ;
	wire         uTranslation_1_Found               ;
	wire [29:0]  uTranslation_1_Key                 ;
	wire [2:0]   uTranslation_1_MatchId             ;
	wire         u_182c                             ;
	wire         u_260d                             ;
	wire         u_2a80                             ;
	wire         u_3906                             ;
	wire         u_4940                             ;
	wire         u_695e                             ;
	wire         u_7388                             ;
	wire         u_76b9                             ;
	wire         u_8c3d                             ;
	wire         u_9746                             ;
	wire         u_aed9                             ;
	wire         u_ba13                             ;
	wire         u_be36                             ;
	wire         u_d10                              ;
	rsnoc_z_H_R_G_G2_Tt_U_17b31dcb TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch21(
		.Rx_Data( from_Switch21_Data )
	,	.Rx_Head( from_Switch21_Head )
	,	.Rx_Rdy( from_Switch21_Rdy )
	,	.Rx_Tail( from_Switch21_Tail )
	,	.Rx_Vld( from_Switch21_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8c3d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch21_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch21_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch21_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch21_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch21_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch19(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d10 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch19_Data )
	,	.Tx_Head( to_Switch19_Head )
	,	.Tx_Rdy( to_Switch19_Rdy )
	,	.Tx_Tail( to_Switch19_Tail )
	,	.Tx_Vld( to_Switch19_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_cd6b0ffe GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch21_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch21_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch21_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch21_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch21_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_e1c3f206 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_S_R_U_Sf_U_3b2c40bf TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch29_Data )
	,	.Tx_Head( to_Switch29_Head )
	,	.Tx_Rdy( to_Switch29_Rdy )
	,	.Tx_Tail( to_Switch29_Tail )
	,	.Tx_Vld( to_Switch29_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_6db061b5 TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( from_Switch28_Data )
	,	.Rx_Head( from_Switch28_Head )
	,	.Rx_Rdy( from_Switch28_Rdy )
	,	.Rx_Tail( from_Switch28_Tail )
	,	.Rx_Vld( from_Switch28_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle = u_8c3d & u_d10 & u_182c & u_aed9 & u_2a80 & u_be36 & u_260d & u_695e & u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_3906 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_pufcc_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [3:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [3:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [31:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [31:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [3:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [3:0]  uLen1      ;
	reg  [3:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [3:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_9ec58f53 SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_service_socket_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch31_En
,	from_Switch31_Trp_Data
,	from_Switch31_Trp_Head
,	from_Switch31_Trp_Rdy
,	from_Switch31_Trp_Tail
,	from_Switch31_Trp_Vld
,	to_Switch30_En
,	to_Switch30_Trp_Data
,	to_Switch30_Trp_Head
,	to_Switch30_Trp_Rdy
,	to_Switch30_Trp_Tail
,	to_Switch30_Trp_Vld
);
	output [30:0]  Gen_Req_Addr           ;
	output [3:0]   Gen_Req_Be             ;
	output         Gen_Req_BurstType      ;
	output [31:0]  Gen_Req_Data           ;
	output         Gen_Req_Last           ;
	output [6:0]   Gen_Req_Len1           ;
	output         Gen_Req_Lock           ;
	output [2:0]   Gen_Req_Opc            ;
	input          Gen_Req_Rdy            ;
	output         Gen_Req_SeqUnOrdered   ;
	output         Gen_Req_SeqUnique      ;
	output [7:0]   Gen_Req_User           ;
	output         Gen_Req_Vld            ;
	input  [31:0]  Gen_Rsp_Data           ;
	input          Gen_Rsp_Last           ;
	output         Gen_Rsp_Rdy            ;
	input          Gen_Rsp_SeqUnOrdered   ;
	input  [1:0]   Gen_Rsp_Status         ;
	input          Gen_Rsp_Vld            ;
	output         NoPendingTrans         ;
	input          Sys_Clk                ;
	input          Sys_Clk_ClkS           ;
	input          Sys_Clk_En             ;
	input          Sys_Clk_EnS            ;
	input          Sys_Clk_RetRstN        ;
	input          Sys_Clk_RstN           ;
	input          Sys_Clk_Tm             ;
	output         Sys_Pwr_Idle           ;
	output         Sys_Pwr_WakeUp         ;
	output         from_Switch31_En       ;
	input  [109:0] from_Switch31_Trp_Data ;
	input          from_Switch31_Trp_Head ;
	output         from_Switch31_Trp_Rdy  ;
	input          from_Switch31_Trp_Tail ;
	input          from_Switch31_Trp_Vld  ;
	output         to_Switch30_En         ;
	output [109:0] to_Switch30_Trp_Data   ;
	output         to_Switch30_Trp_Head   ;
	input          to_Switch30_Trp_Rdy    ;
	output         to_Switch30_Trp_Tail   ;
	output         to_Switch30_Trp_Vld    ;
	wire [109:0] uuDtpRxNoPipe_Switch31_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch31_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch30_Tx_Data                       ;
	wire         uuDtpTxNoPipe_Switch30_Tx_Head                       ;
	wire         uuDtpTxNoPipe_Switch30_Tx_Rdy                        ;
	wire         uuDtpTxNoPipe_Switch30_Tx_Tail                       ;
	wire         uuDtpTxNoPipe_Switch30_Tx_Vld                        ;
	wire [109:0] uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Data ;
	wire         uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Head ;
	wire         uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Rdy  ;
	wire         uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Tail ;
	wire         uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Vld  ;
	wire [28:0]  uIdInfo_0_AddrBase                                   ;
	wire [28:0]  uIdInfo_0_AddrMask                                   ;
	wire         uIdInfo_0_Debug                                      ;
	wire [28:0]  uIdInfo_1_AddrBase                                   ;
	wire [28:0]  uIdInfo_1_AddrMask                                   ;
	wire         uIdInfo_1_Debug                                      ;
	wire [30:0]  uT2G_Gen_Req_Addr                                    ;
	wire [3:0]   uT2G_Gen_Req_Be                                      ;
	wire         uT2G_Gen_Req_BurstType                               ;
	wire [31:0]  uT2G_Gen_Req_Data                                    ;
	wire         uT2G_Gen_Req_Last                                    ;
	wire [6:0]   uT2G_Gen_Req_Len1                                    ;
	wire         uT2G_Gen_Req_Lock                                    ;
	wire [2:0]   uT2G_Gen_Req_Opc                                     ;
	wire         uT2G_Gen_Req_Rdy                                     ;
	wire         uT2G_Gen_Req_SeqUnOrdered                            ;
	wire         uT2G_Gen_Req_SeqUnique                               ;
	wire [7:0]   uT2G_Gen_Req_User                                    ;
	wire         uT2G_Gen_Req_Vld                                     ;
	wire [31:0]  uT2G_Gen_Rsp_Data                                    ;
	wire         uT2G_Gen_Rsp_Last                                    ;
	wire         uT2G_Gen_Rsp_Rdy                                     ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered                            ;
	wire [1:0]   uT2G_Gen_Rsp_Status                                  ;
	wire         uT2G_Gen_Rsp_Vld                                     ;
	wire [109:0] uT2G_Tx_Data                                         ;
	wire         uT2G_Tx_Head                                         ;
	wire         uT2G_Tx_Rdy                                          ;
	wire         uT2G_Tx_Tail                                         ;
	wire         uT2G_Tx_Vld                                          ;
	wire [9:0]   uTranslation_0_Aperture                              ;
	wire         uTranslation_0_PathFound                             ;
	wire         uTranslation_0_SubFound                              ;
	wire         u_16ae                                               ;
	wire         u_182c                                               ;
	wire         u_18f5                                               ;
	wire         u_3b4f                                               ;
	wire         u_6276                                               ;
	wire         u_822d                                               ;
	wire         u_8560                                               ;
	wire         u_d517                                               ;
	wire         u_dd5e                                               ;
	wire         u_eb3e                                               ;
	rsnoc_z_H_R_G_T2_Tt_U_263cb55b TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch31_SubEdgesSlowTx(
		.Int_En( from_Switch31_En )
	,	.Int_Trp_Data( from_Switch31_Trp_Data )
	,	.Int_Trp_Head( from_Switch31_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch31_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch31_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch31_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d517 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_eb3e )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch31_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_18f5 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch31(
		.Rx_Data( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch31_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8560 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch31_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch31_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch31_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch31_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch31_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch30_SubEdgesSlowRx(
		.Int_En( to_Switch30_En )
	,	.Int_Trp_Data( to_Switch30_Trp_Data )
	,	.Int_Trp_Head( to_Switch30_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch30_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch30_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch30_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_16ae )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch30_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch30_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch30_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch30_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch30_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch30_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dd5e )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch30_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch30(
		.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_822d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch30_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch30_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch30_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch30_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch30_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_1a58a9f2 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch31_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch31_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch31_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch31_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch31_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_cea02c65 uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_8560 & u_822d & u_182c & u_d517 & u_18f5 & u_16ae & u_dd5e & u_6276;
	assign Sys_Pwr_WakeUp = u_eb3e | u_3b4f;
endmodule

`timescale 1ps/1ps
module rsnoc_service_socket_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch33_Data
,	from_Switch33_Head
,	from_Switch33_Rdy
,	from_Switch33_Tail
,	from_Switch33_Vld
,	to_Switch32_Data
,	to_Switch32_Head
,	to_Switch32_Rdy
,	to_Switch32_Tail
,	to_Switch32_Vld
);
	input  [30:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [6:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	input         Gen_Rsp_Rdy          ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	output        NoPendingTrans       ;
	output        NoRdPendingTrans     ;
	output        NoWrPendingTrans     ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	input  [9:0]  from_Switch33_Data   ;
	input         from_Switch33_Head   ;
	output        from_Switch33_Rdy    ;
	input         from_Switch33_Tail   ;
	input         from_Switch33_Vld    ;
	output [9:0]  to_Switch32_Data     ;
	output        to_Switch32_Head     ;
	input         to_Switch32_Rdy      ;
	output        to_Switch32_Tail     ;
	output        to_Switch32_Vld      ;
	wire [9:0]  uuSrvRxNoPipe_Switch33_Tx_Data ;
	wire        uuSrvRxNoPipe_Switch33_Tx_Head ;
	wire        uuSrvRxNoPipe_Switch33_Tx_Rdy  ;
	wire        uuSrvRxNoPipe_Switch33_Tx_Tail ;
	wire        uuSrvRxNoPipe_Switch33_Tx_Vld  ;
	wire [76:0] uG2T_Tx_Data                   ;
	wire        uG2T_Tx_Head                   ;
	wire        uG2T_Tx_Rdy                    ;
	wire        uG2T_Tx_Tail                   ;
	wire        uG2T_Tx_Vld                    ;
	wire [30:0] uGen_Req_Addr                  ;
	wire [3:0]  uGen_Req_Be                    ;
	wire        uGen_Req_BurstType             ;
	wire [31:0] uGen_Req_Data                  ;
	wire        uGen_Req_Last                  ;
	wire [6:0]  uGen_Req_Len1                  ;
	wire        uGen_Req_Lock                  ;
	wire [2:0]  uGen_Req_Opc                   ;
	wire        uGen_Req_Rdy                   ;
	wire        uGen_Req_SeqUnOrdered          ;
	wire        uGen_Req_SeqUnique             ;
	wire        uGen_Req_Vld                   ;
	wire [31:0] uGen_Rsp_Data                  ;
	wire        uGen_Rsp_Last                  ;
	wire        uGen_Rsp_Rdy                   ;
	wire        uGen_Rsp_SeqUnOrdered          ;
	wire [1:0]  uGen_Rsp_Status                ;
	wire        uGen_Rsp_Vld                   ;
	wire [30:0] uIdInfo_0_AddrMask             ;
	wire [4:0]  uIdInfo_0_Id                   ;
	wire [76:0] uSrvRxSerAdapt_Tx_Data         ;
	wire        uSrvRxSerAdapt_Tx_Head         ;
	wire        uSrvRxSerAdapt_Tx_Rdy          ;
	wire        uSrvRxSerAdapt_Tx_Tail         ;
	wire        uSrvRxSerAdapt_Tx_Vld          ;
	wire [9:0]  uSrvTxSerAdapt_Tx_Data         ;
	wire        uSrvTxSerAdapt_Tx_Head         ;
	wire        uSrvTxSerAdapt_Tx_Rdy          ;
	wire        uSrvTxSerAdapt_Tx_Tail         ;
	wire        uSrvTxSerAdapt_Tx_Vld          ;
	wire        uTranslation_0_Found           ;
	wire [28:0] uTranslation_0_Key             ;
	wire [4:0]  uTranslation_0_MatchId         ;
	wire        uTranslation_1_Found           ;
	wire [28:0] uTranslation_1_Key             ;
	wire [4:0]  uTranslation_1_MatchId         ;
	wire        u_3154                         ;
	wire        u_518d                         ;
	wire        u_9369                         ;
	wire        u_9aa3                         ;
	wire        u_abdf                         ;
	wire        u_b56e                         ;
	wire        u_be36                         ;
	wire        u_c80f                         ;
	wire        u_e1bd                         ;
	wire        u_ead8                         ;
	rsnoc_z_H_R_G_G2_Tt_U_18f8ff9c TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch33(
		.Rx_Data( from_Switch33_Data )
	,	.Rx_Head( from_Switch33_Head )
	,	.Rx_Rdy( from_Switch33_Rdy )
	,	.Rx_Tail( from_Switch33_Tail )
	,	.Rx_Vld( from_Switch33_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_518d )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch33_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch33_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch33_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch33_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch33_Tx_Vld )
	,	.WakeUp_Rx( u_abdf )
	);
	rsnoc_z_H_R_T_Sa_U_U_a7cdb69a SrvRxSerAdapt(
		.Rx_Data( uuSrvRxNoPipe_Switch33_Tx_Data )
	,	.Rx_Head( uuSrvRxNoPipe_Switch33_Tx_Head )
	,	.Rx_Rdy( uuSrvRxNoPipe_Switch33_Tx_Rdy )
	,	.Rx_Tail( uuSrvRxNoPipe_Switch33_Tx_Tail )
	,	.Rx_Vld( uuSrvRxNoPipe_Switch33_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9aa3 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvRxSerAdapt_Tx_Data )
	,	.Tx_Head( uSrvRxSerAdapt_Tx_Head )
	,	.Tx_Rdy( uSrvRxSerAdapt_Tx_Rdy )
	,	.Tx_Tail( uSrvRxSerAdapt_Tx_Tail )
	,	.Tx_Vld( uSrvRxSerAdapt_Tx_Vld )
	,	.WakeUp_Rx( u_9369 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch32(
		.Rx_Data( uSrvTxSerAdapt_Tx_Data )
	,	.Rx_Head( uSrvTxSerAdapt_Tx_Head )
	,	.Rx_Rdy( uSrvTxSerAdapt_Tx_Rdy )
	,	.Rx_Tail( uSrvTxSerAdapt_Tx_Tail )
	,	.Rx_Vld( uSrvTxSerAdapt_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ead8 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch32_Data )
	,	.Tx_Head( to_Switch32_Head )
	,	.Tx_Rdy( to_Switch32_Rdy )
	,	.Tx_Tail( to_Switch32_Tail )
	,	.Tx_Vld( to_Switch32_Vld )
	,	.WakeUp_Rx( u_b56e )
	);
	rsnoc_z_H_R_T_Sa_U_U_6033e27d SrvTxSerAdapt(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e1bd )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uSrvTxSerAdapt_Tx_Data )
	,	.Tx_Head( uSrvTxSerAdapt_Tx_Head )
	,	.Tx_Rdy( uSrvTxSerAdapt_Tx_Rdy )
	,	.Tx_Tail( uSrvTxSerAdapt_Tx_Tail )
	,	.Tx_Vld( uSrvTxSerAdapt_Tx_Vld )
	,	.WakeUp_Rx( u_c80f )
	);
	rsnoc_z_H_R_G_G2_U_U_4ab93a8e GenericToTransport(
		.Gen_Req_Addr( uGen_Req_Addr )
	,	.Gen_Req_Be( uGen_Req_Be )
	,	.Gen_Req_BurstType( uGen_Req_BurstType )
	,	.Gen_Req_Data( uGen_Req_Data )
	,	.Gen_Req_Last( uGen_Req_Last )
	,	.Gen_Req_Len1( uGen_Req_Len1 )
	,	.Gen_Req_Lock( uGen_Req_Lock )
	,	.Gen_Req_Opc( uGen_Req_Opc )
	,	.Gen_Req_Rdy( uGen_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( uGen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uGen_Req_SeqUnique )
	,	.Gen_Req_Vld( uGen_Req_Vld )
	,	.Gen_Rsp_Data( uGen_Rsp_Data )
	,	.Gen_Rsp_Last( uGen_Rsp_Last )
	,	.Gen_Rsp_Rdy( uGen_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( uGen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uGen_Rsp_Status )
	,	.Gen_Rsp_Vld( uGen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uSrvRxSerAdapt_Tx_Data )
	,	.Rx_Head( uSrvRxSerAdapt_Tx_Head )
	,	.Rx_Rdy( uSrvRxSerAdapt_Tx_Rdy )
	,	.Rx_Tail( uSrvRxSerAdapt_Tx_Tail )
	,	.Rx_Vld( uSrvRxSerAdapt_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Translation_1_Found( uTranslation_1_Found )
	,	.Translation_1_Key( uTranslation_1_Key )
	,	.Translation_1_MatchId( uTranslation_1_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_G2_U_U_ea25dee4 GenericToGeneric(
		.GenMst_Req_Addr( uGen_Req_Addr )
	,	.GenMst_Req_Be( uGen_Req_Be )
	,	.GenMst_Req_BurstType( uGen_Req_BurstType )
	,	.GenMst_Req_Data( uGen_Req_Data )
	,	.GenMst_Req_Last( uGen_Req_Last )
	,	.GenMst_Req_Len1( uGen_Req_Len1 )
	,	.GenMst_Req_Lock( uGen_Req_Lock )
	,	.GenMst_Req_Opc( uGen_Req_Opc )
	,	.GenMst_Req_Rdy( uGen_Req_Rdy )
	,	.GenMst_Req_SeqUnOrdered( uGen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uGen_Req_SeqUnique )
	,	.GenMst_Req_Vld( uGen_Req_Vld )
	,	.GenMst_Rsp_Data( uGen_Rsp_Data )
	,	.GenMst_Rsp_Last( uGen_Rsp_Last )
	,	.GenMst_Rsp_Rdy( uGen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqUnOrdered( uGen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uGen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uGen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3154 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_518d & u_ead8 & u_3154 & u_be36 & u_9aa3 & u_e1bd;
	assign Sys_Pwr_WakeUp = u_abdf | u_b56e | u_9369 | u_c80f;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s0_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch23_Data
,	from_Switch23_Head
,	from_Switch23_Rdy
,	from_Switch23_Tail
,	from_Switch23_Vld
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
,	to_Switch23Resp_Data
,	to_Switch23Resp_Head
,	to_Switch23Resp_Rdy
,	to_Switch23Resp_Tail
,	to_Switch23Resp_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [3:0]   Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [31:0]  Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [5:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output [3:0]   Gen_Req_SeqId        ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [31:0]  Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	input  [2:0]   Gen_Rsp_Opc          ;
	output         Gen_Rsp_Rdy          ;
	input  [3:0]   Gen_Rsp_SeqId        ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [109:0] from_Switch23_Data   ;
	input          from_Switch23_Head   ;
	output         from_Switch23_Rdy    ;
	input          from_Switch23_Tail   ;
	input          from_Switch23_Vld    ;
	input          to_Switch22_En       ;
	output [147:0] to_Switch22_Trp_Data ;
	output         to_Switch22_Trp_Head ;
	input          to_Switch22_Trp_Rdy  ;
	output         to_Switch22_Trp_Tail ;
	output         to_Switch22_Trp_Vld  ;
	output [109:0] to_Switch23Resp_Data ;
	output         to_Switch23Resp_Head ;
	input          to_Switch23Resp_Rdy  ;
	output         to_Switch23Resp_Tail ;
	output         to_Switch23Resp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch23_Tx_Data  ;
	wire         uuDtpRxNoPipe_Switch23_Tx_Head  ;
	wire         uuDtpRxNoPipe_Switch23_Tx_Rdy   ;
	wire         uuDtpRxNoPipe_Switch23_Tx_Tail  ;
	wire         uuDtpRxNoPipe_Switch23_Tx_Vld   ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy   ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld   ;
	wire [29:0]  uIdInfo_0_AddrBase              ;
	wire [29:0]  uIdInfo_0_AddrMask              ;
	wire         uIdInfo_0_Debug                 ;
	wire [1:0]   uIdInfo_0_Id                    ;
	wire [29:0]  uIdInfo_1_AddrBase              ;
	wire [29:0]  uIdInfo_1_AddrMask              ;
	wire         uIdInfo_1_Debug                 ;
	wire [1:0]   uIdInfo_1_Id                    ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy  ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld  ;
	wire [73:0]  uProbe_ObsTx_Data               ;
	wire         uProbe_ObsTx_Head               ;
	wire         uProbe_ObsTx_Rdy                ;
	wire         uProbe_ObsTx_Tail               ;
	wire         uProbe_ObsTx_Vld                ;
	wire [109:0] uProbe_Tx_Data                  ;
	wire         uProbe_Tx_Head                  ;
	wire         uProbe_Tx_Rdy                   ;
	wire         uProbe_Tx_Tail                  ;
	wire         uProbe_Tx_Vld                   ;
	wire [31:0]  uSecurityFilter_Addr            ;
	wire         uSecurityFilter_Fwd             ;
	wire [6:0]   uSecurityFilter_Len1            ;
	wire [3:0]   uSecurityFilter_Opc             ;
	wire [14:0]  uSecurityFilter_RouteId         ;
	wire [7:0]   uSecurityFilter_User            ;
	wire         uSecurityFilter_Vld             ;
	wire [31:0]  uT2G_Gen_Req_Addr               ;
	wire [3:0]   uT2G_Gen_Req_Be                 ;
	wire         uT2G_Gen_Req_BurstType          ;
	wire [31:0]  uT2G_Gen_Req_Data               ;
	wire         uT2G_Gen_Req_Last               ;
	wire [5:0]   uT2G_Gen_Req_Len1               ;
	wire         uT2G_Gen_Req_Lock               ;
	wire [2:0]   uT2G_Gen_Req_Opc                ;
	wire         uT2G_Gen_Req_Rdy                ;
	wire [3:0]   uT2G_Gen_Req_SeqId              ;
	wire         uT2G_Gen_Req_SeqUnOrdered       ;
	wire         uT2G_Gen_Req_SeqUnique          ;
	wire [7:0]   uT2G_Gen_Req_User               ;
	wire         uT2G_Gen_Req_Vld                ;
	wire [31:0]  uT2G_Gen_Rsp_Data               ;
	wire         uT2G_Gen_Rsp_Last               ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                ;
	wire         uT2G_Gen_Rsp_Rdy                ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId              ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered       ;
	wire [1:0]   uT2G_Gen_Rsp_Status             ;
	wire         uT2G_Gen_Rsp_Vld                ;
	wire [109:0] uT2G_Tx_Data                    ;
	wire         uT2G_Tx_Head                    ;
	wire         uT2G_Tx_Rdy                     ;
	wire         uT2G_Tx_Tail                    ;
	wire         uT2G_Tx_Vld                     ;
	wire [9:0]   uTranslation_0_Aperture         ;
	wire [1:0]   uTranslation_0_Id               ;
	wire         uTranslation_0_PathFound        ;
	wire         uTranslation_0_SubFound         ;
	wire         u_1532                          ;
	wire         u_182c                          ;
	wire         u_2f26                          ;
	wire         u_3b4f                          ;
	wire         u_5389                          ;
	wire         u_5ac3                          ;
	wire         u_6276                          ;
	wire         u_70e4                          ;
	wire         u_797b                          ;
	wire         u_8303                          ;
	wire         u_aeea                          ;
	wire         u_b954                          ;
	wire         u_c260                          ;
	rsnoc_z_H_R_G_T2_Tt_U_8d0054ce TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch23(
		.Rx_Data( from_Switch23_Data )
	,	.Rx_Head( from_Switch23_Head )
	,	.Rx_Rdy( from_Switch23_Rdy )
	,	.Rx_Tail( from_Switch23_Tail )
	,	.Rx_Vld( from_Switch23_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8303 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch23_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch23_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch23_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch23_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch23_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_e7855e54 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch23Resp(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_797b )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch23Resp_Data )
	,	.Tx_Head( to_Switch23Resp_Head )
	,	.Tx_Rdy( to_Switch23Resp_Rdy )
	,	.Tx_Tail( to_Switch23Resp_Tail )
	,	.Tx_Vld( to_Switch23Resp_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_36b77f8a TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch23_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch23_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch23_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch23_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch23_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_281b73bd uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_8303 & u_797b & u_182c & u_b954 & u_5ac3 & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_5389 | u_c260 | u_3b4f | from_Switch23_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Axi_ar_addr          ;
	output [1:0]  Axi_ar_burst         ;
	output [3:0]  Axi_ar_cache         ;
	output [3:0]  Axi_ar_id            ;
	output [3:0]  Axi_ar_len           ;
	output        Axi_ar_lock          ;
	output [2:0]  Axi_ar_prot          ;
	input         Axi_ar_ready         ;
	output [2:0]  Axi_ar_size          ;
	output        Axi_ar_valid         ;
	output [31:0] Axi_aw_addr          ;
	output [1:0]  Axi_aw_burst         ;
	output [3:0]  Axi_aw_cache         ;
	output [3:0]  Axi_aw_id            ;
	output [3:0]  Axi_aw_len           ;
	output        Axi_aw_lock          ;
	output [2:0]  Axi_aw_prot          ;
	input         Axi_aw_ready         ;
	output [2:0]  Axi_aw_size          ;
	output        Axi_aw_valid         ;
	input  [3:0]  Axi_b_id             ;
	output        Axi_b_ready          ;
	input  [1:0]  Axi_b_resp           ;
	input         Axi_b_valid          ;
	input  [31:0] Axi_r_data           ;
	input  [3:0]  Axi_r_id             ;
	input         Axi_r_last           ;
	output        Axi_r_ready          ;
	input  [1:0]  Axi_r_resp           ;
	input         Axi_r_valid          ;
	output [31:0] Axi_w_data           ;
	output        Axi_w_last           ;
	input         Axi_w_ready          ;
	output [3:0]  Axi_w_strb           ;
	output        Axi_w_valid          ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input  [3:0]  Gen_Req_SeqId        ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	output [2:0]  Gen_Rsp_Opc          ;
	input         Gen_Rsp_Rdy          ;
	output [3:0]  Gen_Rsp_SeqId        ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_2     ;
	reg         uLast1     ;
	reg         uReady1    ;
	reg         uReady1_0  ;
	reg         uReady1_12 ;
	reg  [1:0]  uResp1     ;
	reg  [1:0]  uResp1_4   ;
	reg         uValid1    ;
	reg         uValid1_10 ;
	wire        u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_be106ff1 GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s1_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch13_Data
,	from_Switch13_Head
,	from_Switch13_Rdy
,	from_Switch13_Tail
,	from_Switch13_Vld
,	to_Switch13Resp_Data
,	to_Switch13Resp_Head
,	to_Switch13Resp_Rdy
,	to_Switch13Resp_Tail
,	to_Switch13Resp_Vld
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [3:0]   Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [31:0]  Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [5:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output [3:0]   Gen_Req_SeqId        ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [31:0]  Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	input  [2:0]   Gen_Rsp_Opc          ;
	output         Gen_Rsp_Rdy          ;
	input  [3:0]   Gen_Rsp_SeqId        ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [109:0] from_Switch13_Data   ;
	input          from_Switch13_Head   ;
	output         from_Switch13_Rdy    ;
	input          from_Switch13_Tail   ;
	input          from_Switch13_Vld    ;
	output [109:0] to_Switch13Resp_Data ;
	output         to_Switch13Resp_Head ;
	input          to_Switch13Resp_Rdy  ;
	output         to_Switch13Resp_Tail ;
	output         to_Switch13Resp_Vld  ;
	input          to_Switch22_En       ;
	output [147:0] to_Switch22_Trp_Data ;
	output         to_Switch22_Trp_Head ;
	input          to_Switch22_Trp_Rdy  ;
	output         to_Switch22_Trp_Tail ;
	output         to_Switch22_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch13_Tx_Data  ;
	wire         uuDtpRxNoPipe_Switch13_Tx_Head  ;
	wire         uuDtpRxNoPipe_Switch13_Tx_Rdy   ;
	wire         uuDtpRxNoPipe_Switch13_Tx_Tail  ;
	wire         uuDtpRxNoPipe_Switch13_Tx_Vld   ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy   ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld   ;
	wire [29:0]  uIdInfo_0_AddrBase              ;
	wire [29:0]  uIdInfo_0_AddrMask              ;
	wire         uIdInfo_0_Debug                 ;
	wire [1:0]   uIdInfo_0_Id                    ;
	wire [29:0]  uIdInfo_1_AddrBase              ;
	wire [29:0]  uIdInfo_1_AddrMask              ;
	wire         uIdInfo_1_Debug                 ;
	wire [1:0]   uIdInfo_1_Id                    ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy  ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld  ;
	wire [73:0]  uProbe_ObsTx_Data               ;
	wire         uProbe_ObsTx_Head               ;
	wire         uProbe_ObsTx_Rdy                ;
	wire         uProbe_ObsTx_Tail               ;
	wire         uProbe_ObsTx_Vld                ;
	wire [109:0] uProbe_Tx_Data                  ;
	wire         uProbe_Tx_Head                  ;
	wire         uProbe_Tx_Rdy                   ;
	wire         uProbe_Tx_Tail                  ;
	wire         uProbe_Tx_Vld                   ;
	wire [31:0]  uSecurityFilter_Addr            ;
	wire         uSecurityFilter_Fwd             ;
	wire [6:0]   uSecurityFilter_Len1            ;
	wire [3:0]   uSecurityFilter_Opc             ;
	wire [14:0]  uSecurityFilter_RouteId         ;
	wire [7:0]   uSecurityFilter_User            ;
	wire         uSecurityFilter_Vld             ;
	wire [31:0]  uT2G_Gen_Req_Addr               ;
	wire [3:0]   uT2G_Gen_Req_Be                 ;
	wire         uT2G_Gen_Req_BurstType          ;
	wire [31:0]  uT2G_Gen_Req_Data               ;
	wire         uT2G_Gen_Req_Last               ;
	wire [5:0]   uT2G_Gen_Req_Len1               ;
	wire         uT2G_Gen_Req_Lock               ;
	wire [2:0]   uT2G_Gen_Req_Opc                ;
	wire         uT2G_Gen_Req_Rdy                ;
	wire [3:0]   uT2G_Gen_Req_SeqId              ;
	wire         uT2G_Gen_Req_SeqUnOrdered       ;
	wire         uT2G_Gen_Req_SeqUnique          ;
	wire [7:0]   uT2G_Gen_Req_User               ;
	wire         uT2G_Gen_Req_Vld                ;
	wire [31:0]  uT2G_Gen_Rsp_Data               ;
	wire         uT2G_Gen_Rsp_Last               ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                ;
	wire         uT2G_Gen_Rsp_Rdy                ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId              ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered       ;
	wire [1:0]   uT2G_Gen_Rsp_Status             ;
	wire         uT2G_Gen_Rsp_Vld                ;
	wire [109:0] uT2G_Tx_Data                    ;
	wire         uT2G_Tx_Head                    ;
	wire         uT2G_Tx_Rdy                     ;
	wire         uT2G_Tx_Tail                    ;
	wire         uT2G_Tx_Vld                     ;
	wire [9:0]   uTranslation_0_Aperture         ;
	wire [1:0]   uTranslation_0_Id               ;
	wire         uTranslation_0_PathFound        ;
	wire         uTranslation_0_SubFound         ;
	wire         u_1532                          ;
	wire         u_182c                          ;
	wire         u_2f26                          ;
	wire         u_3b4f                          ;
	wire         u_5389                          ;
	wire         u_5ac3                          ;
	wire         u_6276                          ;
	wire         u_70e4                          ;
	wire         u_7128                          ;
	wire         u_71a8                          ;
	wire         u_aeea                          ;
	wire         u_b954                          ;
	wire         u_c260                          ;
	rsnoc_z_H_R_G_T2_Tt_U_cfacf0eb TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch13(
		.Rx_Data( from_Switch13_Data )
	,	.Rx_Head( from_Switch13_Head )
	,	.Rx_Rdy( from_Switch13_Rdy )
	,	.Rx_Tail( from_Switch13_Tail )
	,	.Rx_Vld( from_Switch13_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7128 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch13_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch13_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch13_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch13_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch13_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_ac510a08 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch13Resp(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_71a8 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch13Resp_Data )
	,	.Tx_Head( to_Switch13Resp_Head )
	,	.Tx_Rdy( to_Switch13Resp_Rdy )
	,	.Tx_Tail( to_Switch13Resp_Tail )
	,	.Tx_Vld( to_Switch13Resp_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_aff7be55 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch13_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch13_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch13_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch13_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch13_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_281b73bd uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_7128 & u_71a8 & u_182c & u_b954 & u_5ac3 & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_5389 | u_c260 | u_3b4f | from_Switch13_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s1_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Axi_ar_addr          ;
	output [1:0]  Axi_ar_burst         ;
	output [3:0]  Axi_ar_cache         ;
	output [3:0]  Axi_ar_id            ;
	output [3:0]  Axi_ar_len           ;
	output        Axi_ar_lock          ;
	output [2:0]  Axi_ar_prot          ;
	input         Axi_ar_ready         ;
	output [2:0]  Axi_ar_size          ;
	output        Axi_ar_valid         ;
	output [31:0] Axi_aw_addr          ;
	output [1:0]  Axi_aw_burst         ;
	output [3:0]  Axi_aw_cache         ;
	output [3:0]  Axi_aw_id            ;
	output [3:0]  Axi_aw_len           ;
	output        Axi_aw_lock          ;
	output [2:0]  Axi_aw_prot          ;
	input         Axi_aw_ready         ;
	output [2:0]  Axi_aw_size          ;
	output        Axi_aw_valid         ;
	input  [3:0]  Axi_b_id             ;
	output        Axi_b_ready          ;
	input  [1:0]  Axi_b_resp           ;
	input         Axi_b_valid          ;
	input  [31:0] Axi_r_data           ;
	input  [3:0]  Axi_r_id             ;
	input         Axi_r_last           ;
	output        Axi_r_ready          ;
	input  [1:0]  Axi_r_resp           ;
	input         Axi_r_valid          ;
	output [31:0] Axi_w_data           ;
	output        Axi_w_last           ;
	input         Axi_w_ready          ;
	output [3:0]  Axi_w_strb           ;
	output        Axi_w_valid          ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input  [3:0]  Gen_Req_SeqId        ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	output [2:0]  Gen_Rsp_Opc          ;
	input         Gen_Rsp_Rdy          ;
	output [3:0]  Gen_Rsp_SeqId        ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_2     ;
	reg         uLast1     ;
	reg         uReady1    ;
	reg         uReady1_0  ;
	reg         uReady1_12 ;
	reg  [1:0]  uResp1     ;
	reg  [1:0]  uResp1_4   ;
	reg         uValid1    ;
	reg         uValid1_10 ;
	wire        u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_be106ff1 GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s2_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch14_Data
,	from_Switch14_Head
,	from_Switch14_Rdy
,	from_Switch14_Tail
,	from_Switch14_Vld
,	to_Switch14Resp_Data
,	to_Switch14Resp_Head
,	to_Switch14Resp_Rdy
,	to_Switch14Resp_Tail
,	to_Switch14Resp_Vld
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [3:0]   Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [31:0]  Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [5:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output [3:0]   Gen_Req_SeqId        ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [31:0]  Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	input  [2:0]   Gen_Rsp_Opc          ;
	output         Gen_Rsp_Rdy          ;
	input  [3:0]   Gen_Rsp_SeqId        ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [109:0] from_Switch14_Data   ;
	input          from_Switch14_Head   ;
	output         from_Switch14_Rdy    ;
	input          from_Switch14_Tail   ;
	input          from_Switch14_Vld    ;
	output [109:0] to_Switch14Resp_Data ;
	output         to_Switch14Resp_Head ;
	input          to_Switch14Resp_Rdy  ;
	output         to_Switch14Resp_Tail ;
	output         to_Switch14Resp_Vld  ;
	input          to_Switch22_En       ;
	output [147:0] to_Switch22_Trp_Data ;
	output         to_Switch22_Trp_Head ;
	input          to_Switch22_Trp_Rdy  ;
	output         to_Switch22_Trp_Tail ;
	output         to_Switch22_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch14_Tx_Data  ;
	wire         uuDtpRxNoPipe_Switch14_Tx_Head  ;
	wire         uuDtpRxNoPipe_Switch14_Tx_Rdy   ;
	wire         uuDtpRxNoPipe_Switch14_Tx_Tail  ;
	wire         uuDtpRxNoPipe_Switch14_Tx_Vld   ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy   ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld   ;
	wire [29:0]  uIdInfo_0_AddrBase              ;
	wire [29:0]  uIdInfo_0_AddrMask              ;
	wire         uIdInfo_0_Debug                 ;
	wire [1:0]   uIdInfo_0_Id                    ;
	wire [29:0]  uIdInfo_1_AddrBase              ;
	wire [29:0]  uIdInfo_1_AddrMask              ;
	wire         uIdInfo_1_Debug                 ;
	wire [1:0]   uIdInfo_1_Id                    ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy  ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld  ;
	wire [73:0]  uProbe_ObsTx_Data               ;
	wire         uProbe_ObsTx_Head               ;
	wire         uProbe_ObsTx_Rdy                ;
	wire         uProbe_ObsTx_Tail               ;
	wire         uProbe_ObsTx_Vld                ;
	wire [109:0] uProbe_Tx_Data                  ;
	wire         uProbe_Tx_Head                  ;
	wire         uProbe_Tx_Rdy                   ;
	wire         uProbe_Tx_Tail                  ;
	wire         uProbe_Tx_Vld                   ;
	wire [31:0]  uSecurityFilter_Addr            ;
	wire         uSecurityFilter_Fwd             ;
	wire [6:0]   uSecurityFilter_Len1            ;
	wire [3:0]   uSecurityFilter_Opc             ;
	wire [14:0]  uSecurityFilter_RouteId         ;
	wire [7:0]   uSecurityFilter_User            ;
	wire         uSecurityFilter_Vld             ;
	wire [31:0]  uT2G_Gen_Req_Addr               ;
	wire [3:0]   uT2G_Gen_Req_Be                 ;
	wire         uT2G_Gen_Req_BurstType          ;
	wire [31:0]  uT2G_Gen_Req_Data               ;
	wire         uT2G_Gen_Req_Last               ;
	wire [5:0]   uT2G_Gen_Req_Len1               ;
	wire         uT2G_Gen_Req_Lock               ;
	wire [2:0]   uT2G_Gen_Req_Opc                ;
	wire         uT2G_Gen_Req_Rdy                ;
	wire [3:0]   uT2G_Gen_Req_SeqId              ;
	wire         uT2G_Gen_Req_SeqUnOrdered       ;
	wire         uT2G_Gen_Req_SeqUnique          ;
	wire [7:0]   uT2G_Gen_Req_User               ;
	wire         uT2G_Gen_Req_Vld                ;
	wire [31:0]  uT2G_Gen_Rsp_Data               ;
	wire         uT2G_Gen_Rsp_Last               ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                ;
	wire         uT2G_Gen_Rsp_Rdy                ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId              ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered       ;
	wire [1:0]   uT2G_Gen_Rsp_Status             ;
	wire         uT2G_Gen_Rsp_Vld                ;
	wire [109:0] uT2G_Tx_Data                    ;
	wire         uT2G_Tx_Head                    ;
	wire         uT2G_Tx_Rdy                     ;
	wire         uT2G_Tx_Tail                    ;
	wire         uT2G_Tx_Vld                     ;
	wire [9:0]   uTranslation_0_Aperture         ;
	wire [1:0]   uTranslation_0_Id               ;
	wire         uTranslation_0_PathFound        ;
	wire         uTranslation_0_SubFound         ;
	wire         u_1532                          ;
	wire         u_182c                          ;
	wire         u_2f26                          ;
	wire         u_3b4f                          ;
	wire         u_5389                          ;
	wire         u_5ac3                          ;
	wire         u_6276                          ;
	wire         u_70e4                          ;
	wire         u_839                           ;
	wire         u_ae69                          ;
	wire         u_aeea                          ;
	wire         u_b954                          ;
	wire         u_c260                          ;
	rsnoc_z_H_R_G_T2_Tt_U_1c707984 TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch14(
		.Rx_Data( from_Switch14_Data )
	,	.Rx_Head( from_Switch14_Head )
	,	.Rx_Rdy( from_Switch14_Rdy )
	,	.Rx_Tail( from_Switch14_Tail )
	,	.Rx_Vld( from_Switch14_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_839 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch14_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch14_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch14_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch14_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch14_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_2176fc23 Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch14Resp(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ae69 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch14Resp_Data )
	,	.Tx_Head( to_Switch14Resp_Head )
	,	.Tx_Rdy( to_Switch14Resp_Rdy )
	,	.Tx_Tail( to_Switch14Resp_Tail )
	,	.Tx_Vld( to_Switch14Resp_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_68ed9662 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch14_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch14_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch14_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch14_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch14_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_281b73bd uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_839 & u_ae69 & u_182c & u_b954 & u_5ac3 & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_5389 | u_c260 | u_3b4f | from_Switch14_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s2_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Axi_ar_addr          ;
	output [1:0]  Axi_ar_burst         ;
	output [3:0]  Axi_ar_cache         ;
	output [3:0]  Axi_ar_id            ;
	output [3:0]  Axi_ar_len           ;
	output        Axi_ar_lock          ;
	output [2:0]  Axi_ar_prot          ;
	input         Axi_ar_ready         ;
	output [2:0]  Axi_ar_size          ;
	output        Axi_ar_valid         ;
	output [31:0] Axi_aw_addr          ;
	output [1:0]  Axi_aw_burst         ;
	output [3:0]  Axi_aw_cache         ;
	output [3:0]  Axi_aw_id            ;
	output [3:0]  Axi_aw_len           ;
	output        Axi_aw_lock          ;
	output [2:0]  Axi_aw_prot          ;
	input         Axi_aw_ready         ;
	output [2:0]  Axi_aw_size          ;
	output        Axi_aw_valid         ;
	input  [3:0]  Axi_b_id             ;
	output        Axi_b_ready          ;
	input  [1:0]  Axi_b_resp           ;
	input         Axi_b_valid          ;
	input  [31:0] Axi_r_data           ;
	input  [3:0]  Axi_r_id             ;
	input         Axi_r_last           ;
	output        Axi_r_ready          ;
	input  [1:0]  Axi_r_resp           ;
	input         Axi_r_valid          ;
	output [31:0] Axi_w_data           ;
	output        Axi_w_last           ;
	input         Axi_w_ready          ;
	output [3:0]  Axi_w_strb           ;
	output        Axi_w_valid          ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input  [3:0]  Gen_Req_SeqId        ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	output [2:0]  Gen_Rsp_Opc          ;
	input         Gen_Rsp_Rdy          ;
	output [3:0]  Gen_Rsp_SeqId        ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_2     ;
	reg         uLast1     ;
	reg         uReady1    ;
	reg         uReady1_0  ;
	reg         uReady1_12 ;
	reg  [1:0]  uResp1     ;
	reg  [1:0]  uResp1_4   ;
	reg         uValid1    ;
	reg         uValid1_10 ;
	wire        u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_be106ff1 GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s3_T_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	from_Switch20_Data
,	from_Switch20_Head
,	from_Switch20_Rdy
,	from_Switch20_Tail
,	from_Switch20_Vld
,	to_Switch20Resp_Data
,	to_Switch20Resp_Head
,	to_Switch20Resp_Rdy
,	to_Switch20Resp_Tail
,	to_Switch20Resp_Vld
,	to_Switch22_En
,	to_Switch22_Trp_Data
,	to_Switch22_Trp_Head
,	to_Switch22_Trp_Rdy
,	to_Switch22_Trp_Tail
,	to_Switch22_Trp_Vld
);
	output [31:0]  Gen_Req_Addr         ;
	output [3:0]   Gen_Req_Be           ;
	output         Gen_Req_BurstType    ;
	output [31:0]  Gen_Req_Data         ;
	output         Gen_Req_Last         ;
	output [5:0]   Gen_Req_Len1         ;
	output         Gen_Req_Lock         ;
	output [2:0]   Gen_Req_Opc          ;
	input          Gen_Req_Rdy          ;
	output [3:0]   Gen_Req_SeqId        ;
	output         Gen_Req_SeqUnOrdered ;
	output         Gen_Req_SeqUnique    ;
	output [7:0]   Gen_Req_User         ;
	output         Gen_Req_Vld          ;
	input  [31:0]  Gen_Rsp_Data         ;
	input          Gen_Rsp_Last         ;
	input  [2:0]   Gen_Rsp_Opc          ;
	output         Gen_Rsp_Rdy          ;
	input  [3:0]   Gen_Rsp_SeqId        ;
	input          Gen_Rsp_SeqUnOrdered ;
	input  [1:0]   Gen_Rsp_Status       ;
	input          Gen_Rsp_Vld          ;
	output         NoPendingTrans       ;
	input          Sys_Clk              ;
	input          Sys_Clk_ClkS         ;
	input          Sys_Clk_En           ;
	input          Sys_Clk_EnS          ;
	input          Sys_Clk_RetRstN      ;
	input          Sys_Clk_RstN         ;
	input          Sys_Clk_Tm           ;
	output         Sys_Pwr_Idle         ;
	output         Sys_Pwr_WakeUp       ;
	input  [109:0] from_Switch20_Data   ;
	input          from_Switch20_Head   ;
	output         from_Switch20_Rdy    ;
	input          from_Switch20_Tail   ;
	input          from_Switch20_Vld    ;
	output [109:0] to_Switch20Resp_Data ;
	output         to_Switch20Resp_Head ;
	input          to_Switch20Resp_Rdy  ;
	output         to_Switch20Resp_Tail ;
	output         to_Switch20Resp_Vld  ;
	input          to_Switch22_En       ;
	output [147:0] to_Switch22_Trp_Data ;
	output         to_Switch22_Trp_Head ;
	input          to_Switch22_Trp_Rdy  ;
	output         to_Switch22_Trp_Tail ;
	output         to_Switch22_Trp_Vld  ;
	wire [109:0] uuDtpRxNoPipe_Switch20_Tx_Data  ;
	wire         uuDtpRxNoPipe_Switch20_Tx_Head  ;
	wire         uuDtpRxNoPipe_Switch20_Tx_Rdy   ;
	wire         uuDtpRxNoPipe_Switch20_Tx_Tail  ;
	wire         uuDtpRxNoPipe_Switch20_Tx_Vld   ;
	wire [73:0]  uuObsTxNoPipe_Switch22_Tx_Data  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Head  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Rdy   ;
	wire         uuObsTxNoPipe_Switch22_Tx_Tail  ;
	wire         uuObsTxNoPipe_Switch22_Tx_Vld   ;
	wire [29:0]  uIdInfo_0_AddrBase              ;
	wire [29:0]  uIdInfo_0_AddrMask              ;
	wire         uIdInfo_0_Debug                 ;
	wire [2:0]   uIdInfo_0_Id                    ;
	wire [29:0]  uIdInfo_1_AddrBase              ;
	wire [29:0]  uIdInfo_1_AddrMask              ;
	wire         uIdInfo_1_Debug                 ;
	wire [2:0]   uIdInfo_1_Id                    ;
	wire [147:0] uObsTxSerAdapt_Switch22_Tx_Data ;
	wire         uObsTxSerAdapt_Switch22_Tx_Head ;
	wire         uObsTxSerAdapt_Switch22_Tx_Rdy  ;
	wire         uObsTxSerAdapt_Switch22_Tx_Tail ;
	wire         uObsTxSerAdapt_Switch22_Tx_Vld  ;
	wire [73:0]  uProbe_ObsTx_Data               ;
	wire         uProbe_ObsTx_Head               ;
	wire         uProbe_ObsTx_Rdy                ;
	wire         uProbe_ObsTx_Tail               ;
	wire         uProbe_ObsTx_Vld                ;
	wire [109:0] uProbe_Tx_Data                  ;
	wire         uProbe_Tx_Head                  ;
	wire         uProbe_Tx_Rdy                   ;
	wire         uProbe_Tx_Tail                  ;
	wire         uProbe_Tx_Vld                   ;
	wire [31:0]  uSecurityFilter_Addr            ;
	wire         uSecurityFilter_Fwd             ;
	wire [6:0]   uSecurityFilter_Len1            ;
	wire [3:0]   uSecurityFilter_Opc             ;
	wire [14:0]  uSecurityFilter_RouteId         ;
	wire [7:0]   uSecurityFilter_User            ;
	wire         uSecurityFilter_Vld             ;
	wire [31:0]  uT2G_Gen_Req_Addr               ;
	wire [3:0]   uT2G_Gen_Req_Be                 ;
	wire         uT2G_Gen_Req_BurstType          ;
	wire [31:0]  uT2G_Gen_Req_Data               ;
	wire         uT2G_Gen_Req_Last               ;
	wire [5:0]   uT2G_Gen_Req_Len1               ;
	wire         uT2G_Gen_Req_Lock               ;
	wire [2:0]   uT2G_Gen_Req_Opc                ;
	wire         uT2G_Gen_Req_Rdy                ;
	wire [3:0]   uT2G_Gen_Req_SeqId              ;
	wire         uT2G_Gen_Req_SeqUnOrdered       ;
	wire         uT2G_Gen_Req_SeqUnique          ;
	wire [7:0]   uT2G_Gen_Req_User               ;
	wire         uT2G_Gen_Req_Vld                ;
	wire [31:0]  uT2G_Gen_Rsp_Data               ;
	wire         uT2G_Gen_Rsp_Last               ;
	wire [2:0]   uT2G_Gen_Rsp_Opc                ;
	wire         uT2G_Gen_Rsp_Rdy                ;
	wire [3:0]   uT2G_Gen_Rsp_SeqId              ;
	wire         uT2G_Gen_Rsp_SeqUnOrdered       ;
	wire [1:0]   uT2G_Gen_Rsp_Status             ;
	wire         uT2G_Gen_Rsp_Vld                ;
	wire [109:0] uT2G_Tx_Data                    ;
	wire         uT2G_Tx_Head                    ;
	wire         uT2G_Tx_Rdy                     ;
	wire         uT2G_Tx_Tail                    ;
	wire         uT2G_Tx_Vld                     ;
	wire [9:0]   uTranslation_0_Aperture         ;
	wire [2:0]   uTranslation_0_Id               ;
	wire         uTranslation_0_PathFound        ;
	wire         uTranslation_0_SubFound         ;
	wire         u_10da                          ;
	wire         u_1532                          ;
	wire         u_182c                          ;
	wire         u_2f26                          ;
	wire         u_3b4f                          ;
	wire         u_5389                          ;
	wire         u_5ac3                          ;
	wire         u_6276                          ;
	wire         u_650a                          ;
	wire         u_70e4                          ;
	wire         u_aeea                          ;
	wire         u_b954                          ;
	wire         u_c260                          ;
	rsnoc_z_H_R_G_T2_Tt_U_85c8a1bf TranslationTable(
		.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch20(
		.Rx_Data( from_Switch20_Data )
	,	.Rx_Head( from_Switch20_Head )
	,	.Rx_Rdy( from_Switch20_Rdy )
	,	.Rx_Tail( from_Switch20_Tail )
	,	.Rx_Vld( from_Switch20_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_10da )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch20_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch20_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch20_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch20_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch20_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_16d6389a ObsTxClkAdapt_Switch22_SubEdgesSlowTx(
		.Int_En( to_Switch22_En )
	,	.Int_Trp_Data( to_Switch22_Trp_Data )
	,	.Int_Trp_Head( to_Switch22_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch22_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch22_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch22_Trp_Vld )
	,	.Rx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Rx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Rx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Rx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Rx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ac3 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( u_5389 )
	);
	rsnoc_z_H_R_T_Sa_U_U_7f647c4f ObsTxSerAdapt_Switch22(
		.Rx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Rx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Rx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Rx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Rx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2f26 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uObsTxSerAdapt_Switch22_Tx_Data )
	,	.Tx_Head( uObsTxSerAdapt_Switch22_Tx_Head )
	,	.Tx_Rdy( uObsTxSerAdapt_Switch22_Tx_Rdy )
	,	.Tx_Tail( uObsTxSerAdapt_Switch22_Tx_Tail )
	,	.Tx_Vld( uObsTxSerAdapt_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_c260 )
	);
	rsnoc_z_H_R_T_P_U_U_7ded88bd uObsTxNoPipe_Switch22(
		.Rx_Data( uProbe_ObsTx_Data )
	,	.Rx_Head( uProbe_ObsTx_Head )
	,	.Rx_Rdy( uProbe_ObsTx_Rdy )
	,	.Rx_Tail( uProbe_ObsTx_Tail )
	,	.Rx_Vld( uProbe_ObsTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b954 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuObsTxNoPipe_Switch22_Tx_Data )
	,	.Tx_Head( uuObsTxNoPipe_Switch22_Tx_Head )
	,	.Tx_Rdy( uuObsTxNoPipe_Switch22_Tx_Rdy )
	,	.Tx_Tail( uuObsTxNoPipe_Switch22_Tx_Tail )
	,	.Tx_Vld( uuObsTxNoPipe_Switch22_Tx_Vld )
	,	.WakeUp_Rx( u_1532 )
	);
	rsnoc_z_S_R_U_Sf_U_c295ad0d Probe_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aeea )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch20Resp(
		.Rx_Data( uProbe_Tx_Data )
	,	.Rx_Head( uProbe_Tx_Head )
	,	.Rx_Rdy( uProbe_Tx_Rdy )
	,	.Rx_Tail( uProbe_Tx_Tail )
	,	.Rx_Vld( uProbe_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_650a )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch20Resp_Data )
	,	.Tx_Head( to_Switch20Resp_Head )
	,	.Tx_Rdy( to_Switch20Resp_Rdy )
	,	.Tx_Tail( to_Switch20Resp_Tail )
	,	.Tx_Vld( to_Switch20Resp_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_O_E_U_U_cd4b6c1c Probe(
		.ObsTx_Data( uProbe_ObsTx_Data )
	,	.ObsTx_Head( uProbe_ObsTx_Head )
	,	.ObsTx_Rdy( uProbe_ObsTx_Rdy )
	,	.ObsTx_Tail( uProbe_ObsTx_Tail )
	,	.ObsTx_Vld( uProbe_ObsTx_Vld )
	,	.Rx_Data( uT2G_Tx_Data )
	,	.Rx_Head( uT2G_Tx_Head )
	,	.Rx_Rdy( uT2G_Tx_Rdy )
	,	.Rx_Tail( uT2G_Tx_Tail )
	,	.Rx_Vld( uT2G_Tx_Vld )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_Len1( uSecurityFilter_Len1 )
	,	.SecurityFilter_Opc( uSecurityFilter_Opc )
	,	.SecurityFilter_RouteId( uSecurityFilter_RouteId )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_70e4 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uProbe_Tx_Data )
	,	.Tx_Head( uProbe_Tx_Head )
	,	.Tx_Rdy( uProbe_Tx_Rdy )
	,	.Tx_Tail( uProbe_Tx_Tail )
	,	.Tx_Vld( uProbe_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_T2_U_U_db321705 TransportToGeneric(
		.Gen_Req_Addr( uT2G_Gen_Req_Addr )
	,	.Gen_Req_Be( uT2G_Gen_Req_Be )
	,	.Gen_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.Gen_Req_Data( uT2G_Gen_Req_Data )
	,	.Gen_Req_Last( uT2G_Gen_Req_Last )
	,	.Gen_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uT2G_Gen_Req_Lock )
	,	.Gen_Req_Opc( uT2G_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uT2G_Gen_Req_User )
	,	.Gen_Req_Vld( uT2G_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrBase( uIdInfo_0_AddrBase )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Debug( uIdInfo_0_Debug )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.IdInfo_1_AddrBase( uIdInfo_1_AddrBase )
	,	.IdInfo_1_AddrMask( uIdInfo_1_AddrMask )
	,	.IdInfo_1_Debug( uIdInfo_1_Debug )
	,	.IdInfo_1_Id( uIdInfo_1_Id )
	,	.Load( )
	,	.NoPendingTrans( NoPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch20_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch20_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch20_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch20_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch20_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6276 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Aperture( uTranslation_0_Aperture )
	,	.Translation_0_Id( uTranslation_0_Id )
	,	.Translation_0_PathFound( uTranslation_0_PathFound )
	,	.Translation_0_SubFound( uTranslation_0_SubFound )
	,	.Tx_Data( uT2G_Tx_Data )
	,	.Tx_Head( uT2G_Tx_Head )
	,	.Tx_Rdy( uT2G_Tx_Rdy )
	,	.Tx_Tail( uT2G_Tx_Tail )
	,	.Tx_Vld( uT2G_Tx_Vld )
	,	.WakeUp_Other( u_3b4f )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_P_U_U_281b73bd uGenericPipe(
		.GenMst_Req_Addr( Gen_Req_Addr )
	,	.GenMst_Req_Be( Gen_Req_Be )
	,	.GenMst_Req_BurstType( Gen_Req_BurstType )
	,	.GenMst_Req_Data( Gen_Req_Data )
	,	.GenMst_Req_Last( Gen_Req_Last )
	,	.GenMst_Req_Len1( Gen_Req_Len1 )
	,	.GenMst_Req_Lock( Gen_Req_Lock )
	,	.GenMst_Req_Opc( Gen_Req_Opc )
	,	.GenMst_Req_Rdy( Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenMst_Req_User( Gen_Req_User )
	,	.GenMst_Req_Vld( Gen_Req_Vld )
	,	.GenMst_Rsp_Data( Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( uT2G_Gen_Req_Addr )
	,	.GenSlv_Req_Be( uT2G_Gen_Req_Be )
	,	.GenSlv_Req_BurstType( uT2G_Gen_Req_BurstType )
	,	.GenSlv_Req_Data( uT2G_Gen_Req_Data )
	,	.GenSlv_Req_Last( uT2G_Gen_Req_Last )
	,	.GenSlv_Req_Len1( uT2G_Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( uT2G_Gen_Req_Lock )
	,	.GenSlv_Req_Opc( uT2G_Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( uT2G_Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( uT2G_Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( uT2G_Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( uT2G_Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( uT2G_Gen_Req_User )
	,	.GenSlv_Req_Vld( uT2G_Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( uT2G_Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( uT2G_Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( uT2G_Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( uT2G_Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( uT2G_Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( uT2G_Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( uT2G_Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( uT2G_Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	assign Sys_Pwr_Idle = u_10da & u_650a & u_182c & u_b954 & u_5ac3 & u_2f26 & u_70e4 & u_aeea & u_6276;
	assign Sys_Pwr_WakeUp = u_1532 | u_5389 | u_c260 | u_3b4f | from_Switch20_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_sram_axi_s3_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	output [31:0] Axi_ar_addr          ;
	output [1:0]  Axi_ar_burst         ;
	output [3:0]  Axi_ar_cache         ;
	output [3:0]  Axi_ar_id            ;
	output [3:0]  Axi_ar_len           ;
	output        Axi_ar_lock          ;
	output [2:0]  Axi_ar_prot          ;
	input         Axi_ar_ready         ;
	output [2:0]  Axi_ar_size          ;
	output        Axi_ar_valid         ;
	output [31:0] Axi_aw_addr          ;
	output [1:0]  Axi_aw_burst         ;
	output [3:0]  Axi_aw_cache         ;
	output [3:0]  Axi_aw_id            ;
	output [3:0]  Axi_aw_len           ;
	output        Axi_aw_lock          ;
	output [2:0]  Axi_aw_prot          ;
	input         Axi_aw_ready         ;
	output [2:0]  Axi_aw_size          ;
	output        Axi_aw_valid         ;
	input  [3:0]  Axi_b_id             ;
	output        Axi_b_ready          ;
	input  [1:0]  Axi_b_resp           ;
	input         Axi_b_valid          ;
	input  [31:0] Axi_r_data           ;
	input  [3:0]  Axi_r_id             ;
	input         Axi_r_last           ;
	output        Axi_r_ready          ;
	input  [1:0]  Axi_r_resp           ;
	input         Axi_r_valid          ;
	output [31:0] Axi_w_data           ;
	output        Axi_w_last           ;
	input         Axi_w_ready          ;
	output [3:0]  Axi_w_strb           ;
	output        Axi_w_valid          ;
	input  [31:0] Gen_Req_Addr         ;
	input  [3:0]  Gen_Req_Be           ;
	input         Gen_Req_BurstType    ;
	input  [31:0] Gen_Req_Data         ;
	input         Gen_Req_Last         ;
	input  [5:0]  Gen_Req_Len1         ;
	input         Gen_Req_Lock         ;
	input  [2:0]  Gen_Req_Opc          ;
	output        Gen_Req_Rdy          ;
	input  [3:0]  Gen_Req_SeqId        ;
	input         Gen_Req_SeqUnOrdered ;
	input         Gen_Req_SeqUnique    ;
	input  [7:0]  Gen_Req_User         ;
	input         Gen_Req_Vld          ;
	output [31:0] Gen_Rsp_Data         ;
	output        Gen_Rsp_Last         ;
	output [2:0]  Gen_Rsp_Opc          ;
	input         Gen_Rsp_Rdy          ;
	output [3:0]  Gen_Rsp_SeqId        ;
	output        Gen_Rsp_SeqUnOrdered ;
	output [1:0]  Gen_Rsp_Status       ;
	output        Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_2     ;
	reg         uLast1     ;
	reg         uReady1    ;
	reg         uReady1_0  ;
	reg         uReady1_12 ;
	reg  [1:0]  uResp1     ;
	reg  [1:0]  uResp1_4   ;
	reg         uValid1    ;
	reg         uValid1_10 ;
	wire        u_897      ;
	always @(Axi_ar_ready) begin
		uReady1 <= #1.0 ( Axi_ar_ready );
	end
	always @(Axi_aw_ready) begin
		uReady1_0 <= #1.0 ( Axi_aw_ready );
	end
	always @(Axi_b_id) begin
		uId1 <= #1.0 ( Axi_b_id );
	end
	always @(Axi_b_resp) begin
		uResp1 <= #1.0 ( Axi_b_resp );
	end
	always @(Axi_b_valid) begin
		uValid1 <= #1.0 ( Axi_b_valid );
	end
	always @(Axi_r_data) begin
		uData1 <= #1.0 ( Axi_r_data );
	end
	always @(Axi_r_id) begin
		uId1_2 <= #1.0 ( Axi_r_id );
	end
	always @(Axi_r_last) begin
		uLast1 <= #1.0 ( Axi_r_last );
	end
	always @(Axi_r_resp) begin
		uResp1_4 <= #1.0 ( Axi_r_resp );
	end
	always @(Axi_r_valid) begin
		uValid1_10 <= #1.0 ( Axi_r_valid );
	end
	always @(Axi_w_ready) begin
		uReady1_12 <= #1.0 ( Axi_w_ready );
	end
	rsnoc_z_H_R_N_A_G2_U_U_be106ff1 GenericToSpecific(
		.Axi_ar_addr( Axi_ar_addr )
	,	.Axi_ar_burst( Axi_ar_burst )
	,	.Axi_ar_cache( Axi_ar_cache )
	,	.Axi_ar_id( Axi_ar_id )
	,	.Axi_ar_len( Axi_ar_len )
	,	.Axi_ar_lock( Axi_ar_lock )
	,	.Axi_ar_prot( Axi_ar_prot )
	,	.Axi_ar_ready( uReady1 )
	,	.Axi_ar_size( Axi_ar_size )
	,	.Axi_ar_valid( Axi_ar_valid )
	,	.Axi_aw_addr( Axi_aw_addr )
	,	.Axi_aw_burst( Axi_aw_burst )
	,	.Axi_aw_cache( Axi_aw_cache )
	,	.Axi_aw_id( Axi_aw_id )
	,	.Axi_aw_len( Axi_aw_len )
	,	.Axi_aw_lock( Axi_aw_lock )
	,	.Axi_aw_prot( Axi_aw_prot )
	,	.Axi_aw_ready( uReady1_0 )
	,	.Axi_aw_size( Axi_aw_size )
	,	.Axi_aw_valid( Axi_aw_valid )
	,	.Axi_b_id( uId1 )
	,	.Axi_b_ready( Axi_b_ready )
	,	.Axi_b_resp( uResp1 )
	,	.Axi_b_valid( uValid1 )
	,	.Axi_r_data( uData1 )
	,	.Axi_r_id( uId1_2 )
	,	.Axi_r_last( uLast1 )
	,	.Axi_r_ready( Axi_r_ready )
	,	.Axi_r_resp( uResp1_4 )
	,	.Axi_r_valid( uValid1_10 )
	,	.Axi_w_data( Axi_w_data )
	,	.Axi_w_last( Axi_w_last )
	,	.Axi_w_ready( uReady1_12 )
	,	.Axi_w_strb( Axi_w_strb )
	,	.Axi_w_valid( Axi_w_valid )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_897 )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_897 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_usb_axi_m0_I_main (
	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	NoPendingTrans
,	NoRdPendingTrans
,	NoWrPendingTrans
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
,	TransactionStat_Start
,	TransactionStat_StartCxt
,	TransactionStat_Stop
,	TransactionStat_StopCxt
,	from_Switch28_Data
,	from_Switch28_Head
,	from_Switch28_Rdy
,	from_Switch28_Tail
,	from_Switch28_Vld
,	from_Switch2Resp001_En
,	from_Switch2Resp001_Trp_Data
,	from_Switch2Resp001_Trp_Head
,	from_Switch2Resp001_Trp_Rdy
,	from_Switch2Resp001_Trp_Tail
,	from_Switch2Resp001_Trp_Vld
,	to_Switch1_En
,	to_Switch1_Trp_Data
,	to_Switch1_Trp_Head
,	to_Switch1_Trp_Rdy
,	to_Switch1_Trp_Tail
,	to_Switch1_Trp_Vld
,	to_Switch29_Data
,	to_Switch29_Head
,	to_Switch29_Rdy
,	to_Switch29_Tail
,	to_Switch29_Vld
);
	input  [31:0]  Gen_Req_Addr                 ;
	input  [3:0]   Gen_Req_Be                   ;
	input          Gen_Req_BurstType            ;
	input  [31:0]  Gen_Req_Data                 ;
	input          Gen_Req_Last                 ;
	input  [5:0]   Gen_Req_Len1                 ;
	input          Gen_Req_Lock                 ;
	input  [2:0]   Gen_Req_Opc                  ;
	output         Gen_Req_Rdy                  ;
	input  [3:0]   Gen_Req_SeqId                ;
	input          Gen_Req_SeqUnOrdered         ;
	input          Gen_Req_SeqUnique            ;
	input  [7:0]   Gen_Req_User                 ;
	input          Gen_Req_Vld                  ;
	output [31:0]  Gen_Rsp_Data                 ;
	output         Gen_Rsp_Last                 ;
	output [2:0]   Gen_Rsp_Opc                  ;
	input          Gen_Rsp_Rdy                  ;
	output [3:0]   Gen_Rsp_SeqId                ;
	output         Gen_Rsp_SeqUnOrdered         ;
	output [1:0]   Gen_Rsp_Status               ;
	output         Gen_Rsp_Vld                  ;
	output         NoPendingTrans               ;
	output         NoRdPendingTrans             ;
	output         NoWrPendingTrans             ;
	input          Sys_Clk                      ;
	input          Sys_Clk_ClkS                 ;
	input          Sys_Clk_En                   ;
	input          Sys_Clk_EnS                  ;
	input          Sys_Clk_RetRstN              ;
	input          Sys_Clk_RstN                 ;
	input          Sys_Clk_Tm                   ;
	output         Sys_Pwr_Idle                 ;
	output         Sys_Pwr_WakeUp               ;
	output         TransactionStat_Start        ;
	output [3:0]   TransactionStat_StartCxt     ;
	output         TransactionStat_Stop         ;
	output [3:0]   TransactionStat_StopCxt      ;
	input  [9:0]   from_Switch28_Data           ;
	input          from_Switch28_Head           ;
	output         from_Switch28_Rdy            ;
	input          from_Switch28_Tail           ;
	input          from_Switch28_Vld            ;
	output         from_Switch2Resp001_En       ;
	input  [109:0] from_Switch2Resp001_Trp_Data ;
	input          from_Switch2Resp001_Trp_Head ;
	output         from_Switch2Resp001_Trp_Rdy  ;
	input          from_Switch2Resp001_Trp_Tail ;
	input          from_Switch2Resp001_Trp_Vld  ;
	output         to_Switch1_En                ;
	output [109:0] to_Switch1_Trp_Data          ;
	output         to_Switch1_Trp_Head          ;
	input          to_Switch1_Trp_Rdy           ;
	output         to_Switch1_Trp_Tail          ;
	output         to_Switch1_Trp_Vld           ;
	output [9:0]   to_Switch29_Data             ;
	output         to_Switch29_Head             ;
	input          to_Switch29_Rdy              ;
	output         to_Switch29_Tail             ;
	output         to_Switch29_Vld              ;
	wire [109:0] uuDtpRxNoPipe_Switch2Resp001_Tx_Data                       ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Head                       ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Rdy                        ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Tail                       ;
	wire         uuDtpRxNoPipe_Switch2Resp001_Tx_Vld                        ;
	wire [109:0] uuDtpTxNoPipe_Switch1_Tx_Data                              ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Head                              ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Rdy                               ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Tail                              ;
	wire         uuDtpTxNoPipe_Switch1_Tx_Vld                               ;
	wire [31:0]  uuGenericPipe_Gen_Req_Addr                                 ;
	wire [3:0]   uuGenericPipe_Gen_Req_Be                                   ;
	wire         uuGenericPipe_Gen_Req_BurstType                            ;
	wire [31:0]  uuGenericPipe_Gen_Req_Data                                 ;
	wire         uuGenericPipe_Gen_Req_Last                                 ;
	wire [5:0]   uuGenericPipe_Gen_Req_Len1                                 ;
	wire         uuGenericPipe_Gen_Req_Lock                                 ;
	wire [2:0]   uuGenericPipe_Gen_Req_Opc                                  ;
	wire         uuGenericPipe_Gen_Req_Rdy                                  ;
	wire [3:0]   uuGenericPipe_Gen_Req_SeqId                                ;
	wire         uuGenericPipe_Gen_Req_SeqUnOrdered                         ;
	wire         uuGenericPipe_Gen_Req_SeqUnique                            ;
	wire [7:0]   uuGenericPipe_Gen_Req_User                                 ;
	wire         uuGenericPipe_Gen_Req_Vld                                  ;
	wire [31:0]  uuGenericPipe_Gen_Rsp_Data                                 ;
	wire         uuGenericPipe_Gen_Rsp_Last                                 ;
	wire [2:0]   uuGenericPipe_Gen_Rsp_Opc                                  ;
	wire         uuGenericPipe_Gen_Rsp_Rdy                                  ;
	wire [3:0]   uuGenericPipe_Gen_Rsp_SeqId                                ;
	wire         uuGenericPipe_Gen_Rsp_SeqUnOrdered                         ;
	wire [1:0]   uuGenericPipe_Gen_Rsp_Status                               ;
	wire         uuGenericPipe_Gen_Rsp_Vld                                  ;
	wire [9:0]   uuSrvRxNoPipe_Switch28_Tx_Data                             ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Head                             ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Rdy                              ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Tail                             ;
	wire         uuSrvRxNoPipe_Switch28_Tx_Vld                              ;
	wire [109:0] uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Data ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Head ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Rdy  ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Tail ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Vld  ;
	wire [109:0] uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Data       ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Head       ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Rdy        ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Tail       ;
	wire         uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Vld        ;
	wire [109:0] uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Data        ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Head        ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Rdy         ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Tail        ;
	wire         uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Vld         ;
	wire [109:0] uG2T_Tx_Data                                               ;
	wire         uG2T_Tx_Head                                               ;
	wire         uG2T_Tx_Rdy                                                ;
	wire         uG2T_Tx_Tail                                               ;
	wire         uG2T_Tx_Vld                                                ;
	wire [31:0]  uIdInfo_0_AddrMask                                         ;
	wire [2:0]   uIdInfo_0_Id                                               ;
	wire [31:0]  uSecurityFilter_Addr                                       ;
	wire         uSecurityFilter_Fwd                                        ;
	wire [7:0]   uSecurityFilter_User                                       ;
	wire         uSecurityFilter_Vld                                        ;
	wire         uSecurityFilter_Wr                                         ;
	wire [3:0]   uStat_Req_Cxt                                              ;
	wire [31:0]  uStat_Req_Info_Addr                                        ;
	wire [7:0]   uStat_Req_Info_User                                        ;
	wire         uStat_Req_Info_Wr                                          ;
	wire         uStat_Req_Start                                            ;
	wire         uStat_Req_Stop                                             ;
	wire [3:0]   uStat_Rsp_Cxt                                              ;
	wire         uStat_Rsp_Start                                            ;
	wire [9:0]   uTransactionStatFilter_SrvTx_Data                          ;
	wire         uTransactionStatFilter_SrvTx_Head                          ;
	wire         uTransactionStatFilter_SrvTx_Rdy                           ;
	wire         uTransactionStatFilter_SrvTx_Tail                          ;
	wire         uTransactionStatFilter_SrvTx_Vld                           ;
	wire         uTranslation_0_Found                                       ;
	wire [29:0]  uTranslation_0_Key                                         ;
	wire [2:0]   uTranslation_0_MatchId                                     ;
	wire         u_182c                                                     ;
	wire         u_260d                                                     ;
	wire         u_2a80                                                     ;
	wire         u_3906                                                     ;
	wire         u_4940                                                     ;
	wire         u_62b2                                                     ;
	wire         u_6770                                                     ;
	wire         u_695e                                                     ;
	wire         u_7388                                                     ;
	wire         u_76b9                                                     ;
	wire         u_9746                                                     ;
	wire         u_9b77                                                     ;
	wire         u_a1f5                                                     ;
	wire         u_a488                                                     ;
	wire         u_aed9                                                     ;
	wire         u_b571                                                     ;
	wire         u_ba13                                                     ;
	wire         u_be36                                                     ;
	wire         u_cbd                                                      ;
	rsnoc_z_H_R_G_G2_Tt_U_6f229bd4 TranslationTable(
		.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	);
	rsnoc_z_H_R_T_Sca_U_Tu_804fb037 DtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx(
		.Int_En( from_Switch2Resp001_En )
	,	.Int_Trp_Data( from_Switch2Resp001_Trp_Data )
	,	.Int_Trp_Head( from_Switch2Resp001_Trp_Head )
	,	.Int_Trp_Rdy( from_Switch2Resp001_Trp_Rdy )
	,	.Int_Trp_Tail( from_Switch2Resp001_Trp_Tail )
	,	.Int_Trp_Vld( from_Switch2Resp001_Trp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6770 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.WakeUp_Other( u_cbd )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_BwdFwdPipe(
		.Rx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a488 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Data )
	,	.Tx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Head )
	,	.Tx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Rdy )
	,	.Tx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Tail )
	,	.Tx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpRxNoPipe_Switch2Resp001(
		.Rx_Data( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Data )
	,	.Rx_Head( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Head )
	,	.Rx_Rdy( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Rdy )
	,	.Rx_Tail( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Tail )
	,	.Rx_Vld( uDtpRxClkAdapt_Switch2Resp001_SubEdgesSlowTx_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b571 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpRxNoPipe_Switch2Resp001_Tx_Data )
	,	.Tx_Head( uuDtpRxNoPipe_Switch2Resp001_Tx_Head )
	,	.Tx_Rdy( uuDtpRxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Tx_Tail( uuDtpRxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Tx_Vld( uuDtpRxNoPipe_Switch2Resp001_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_Sca_U_Ru_59c2db12 DtpTxClkAdapt_Switch1_SubEdgesSlowRx(
		.Int_En( to_Switch1_En )
	,	.Int_Trp_Data( to_Switch1_Trp_Data )
	,	.Int_Trp_Head( to_Switch1_Trp_Head )
	,	.Int_Trp_Rdy( to_Switch1_Trp_Rdy )
	,	.Int_Trp_Tail( to_Switch1_Trp_Tail )
	,	.Int_Trp_Vld( to_Switch1_Trp_Vld )
	,	.Rx_Data( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Rx_Head( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Rx_Rdy( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Rx_Tail( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Rx_Vld( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9b77 )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_0a510051 DtpTxClkAdapt_Switch1_SubEdgesSlowRx_BwdFwdPipe(
		.Rx_Data( uuDtpTxNoPipe_Switch1_Tx_Data )
	,	.Rx_Head( uuDtpTxNoPipe_Switch1_Tx_Head )
	,	.Rx_Rdy( uuDtpTxNoPipe_Switch1_Tx_Rdy )
	,	.Rx_Tail( uuDtpTxNoPipe_Switch1_Tx_Tail )
	,	.Rx_Vld( uuDtpTxNoPipe_Switch1_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a1f5 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Data )
	,	.Tx_Head( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Head )
	,	.Tx_Rdy( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Rdy )
	,	.Tx_Tail( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Tail )
	,	.Tx_Vld( uDtpTxClkAdapt_Switch1_SubEdgesSlowRx_Pipe_Int_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_T_P_U_U_033c1e50 uDtpTxNoPipe_Switch1(
		.Rx_Data( uG2T_Tx_Data )
	,	.Rx_Head( uG2T_Tx_Head )
	,	.Rx_Rdy( uG2T_Tx_Rdy )
	,	.Rx_Tail( uG2T_Tx_Tail )
	,	.Rx_Vld( uG2T_Tx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_62b2 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuDtpTxNoPipe_Switch1_Tx_Data )
	,	.Tx_Head( uuDtpTxNoPipe_Switch1_Tx_Head )
	,	.Tx_Rdy( uuDtpTxNoPipe_Switch1_Tx_Rdy )
	,	.Tx_Tail( uuDtpTxNoPipe_Switch1_Tx_Tail )
	,	.Tx_Vld( uuDtpTxNoPipe_Switch1_Tx_Vld )
	,	.WakeUp_Rx( )
	);
	rsnoc_z_H_R_G_G2_U_U_9ea91036 GenericToTransport(
		.Gen_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.Gen_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.Gen_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.Gen_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.Gen_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.Gen_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.Gen_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.Gen_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.Gen_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.Gen_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.Gen_Req_User( uuGenericPipe_Gen_Req_User )
	,	.Gen_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.Gen_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.Gen_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.IdInfo_0_AddrMask( uIdInfo_0_AddrMask )
	,	.IdInfo_0_Id( uIdInfo_0_Id )
	,	.NoPendingTrans( NoPendingTrans )
	,	.NoRdPendingTrans( NoRdPendingTrans )
	,	.NoWrPendingTrans( NoWrPendingTrans )
	,	.Rx_Data( uuDtpRxNoPipe_Switch2Resp001_Tx_Data )
	,	.Rx_Head( uuDtpRxNoPipe_Switch2Resp001_Tx_Head )
	,	.Rx_Rdy( uuDtpRxNoPipe_Switch2Resp001_Tx_Rdy )
	,	.Rx_Tail( uuDtpRxNoPipe_Switch2Resp001_Tx_Tail )
	,	.Rx_Vld( uuDtpRxNoPipe_Switch2Resp001_Tx_Vld )
	,	.Stat_Req_Cxt( uStat_Req_Cxt )
	,	.Stat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.Stat_Req_Info_User( uStat_Req_Info_User )
	,	.Stat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.Stat_Req_Start( uStat_Req_Start )
	,	.Stat_Req_Stop( uStat_Req_Stop )
	,	.Stat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.Stat_Rsp_Start( uStat_Rsp_Start )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_be36 )
	,	.Sys_Pwr_WakeUp( )
	,	.Translation_0_Found( uTranslation_0_Found )
	,	.Translation_0_Key( uTranslation_0_Key )
	,	.Translation_0_MatchId( uTranslation_0_MatchId )
	,	.Tx_Data( uG2T_Tx_Data )
	,	.Tx_Head( uG2T_Tx_Head )
	,	.Tx_Rdy( uG2T_Tx_Rdy )
	,	.Tx_Tail( uG2T_Tx_Tail )
	,	.Tx_Vld( uG2T_Tx_Vld )
	,	.WakeUp_Gen( )
	);
	rsnoc_z_H_R_G_P_U_U_e1c3f206 uGenericPipe(
		.GenMst_Req_Addr( uuGenericPipe_Gen_Req_Addr )
	,	.GenMst_Req_Be( uuGenericPipe_Gen_Req_Be )
	,	.GenMst_Req_BurstType( uuGenericPipe_Gen_Req_BurstType )
	,	.GenMst_Req_Data( uuGenericPipe_Gen_Req_Data )
	,	.GenMst_Req_Last( uuGenericPipe_Gen_Req_Last )
	,	.GenMst_Req_Len1( uuGenericPipe_Gen_Req_Len1 )
	,	.GenMst_Req_Lock( uuGenericPipe_Gen_Req_Lock )
	,	.GenMst_Req_Opc( uuGenericPipe_Gen_Req_Opc )
	,	.GenMst_Req_Rdy( uuGenericPipe_Gen_Req_Rdy )
	,	.GenMst_Req_SeqId( uuGenericPipe_Gen_Req_SeqId )
	,	.GenMst_Req_SeqUnOrdered( uuGenericPipe_Gen_Req_SeqUnOrdered )
	,	.GenMst_Req_SeqUnique( uuGenericPipe_Gen_Req_SeqUnique )
	,	.GenMst_Req_User( uuGenericPipe_Gen_Req_User )
	,	.GenMst_Req_Vld( uuGenericPipe_Gen_Req_Vld )
	,	.GenMst_Rsp_Data( uuGenericPipe_Gen_Rsp_Data )
	,	.GenMst_Rsp_Last( uuGenericPipe_Gen_Rsp_Last )
	,	.GenMst_Rsp_Opc( uuGenericPipe_Gen_Rsp_Opc )
	,	.GenMst_Rsp_Rdy( uuGenericPipe_Gen_Rsp_Rdy )
	,	.GenMst_Rsp_SeqId( uuGenericPipe_Gen_Rsp_SeqId )
	,	.GenMst_Rsp_SeqUnOrdered( uuGenericPipe_Gen_Rsp_SeqUnOrdered )
	,	.GenMst_Rsp_Status( uuGenericPipe_Gen_Rsp_Status )
	,	.GenMst_Rsp_Vld( uuGenericPipe_Gen_Rsp_Vld )
	,	.GenSlv_Req_Addr( Gen_Req_Addr )
	,	.GenSlv_Req_Be( Gen_Req_Be )
	,	.GenSlv_Req_BurstType( Gen_Req_BurstType )
	,	.GenSlv_Req_Data( Gen_Req_Data )
	,	.GenSlv_Req_Last( Gen_Req_Last )
	,	.GenSlv_Req_Len1( Gen_Req_Len1 )
	,	.GenSlv_Req_Lock( Gen_Req_Lock )
	,	.GenSlv_Req_Opc( Gen_Req_Opc )
	,	.GenSlv_Req_Rdy( Gen_Req_Rdy )
	,	.GenSlv_Req_SeqId( Gen_Req_SeqId )
	,	.GenSlv_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.GenSlv_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.GenSlv_Req_User( Gen_Req_User )
	,	.GenSlv_Req_Vld( Gen_Req_Vld )
	,	.GenSlv_Rsp_Data( Gen_Rsp_Data )
	,	.GenSlv_Rsp_Last( Gen_Rsp_Last )
	,	.GenSlv_Rsp_Opc( Gen_Rsp_Opc )
	,	.GenSlv_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.GenSlv_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.GenSlv_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.GenSlv_Rsp_Status( Gen_Rsp_Status )
	,	.GenSlv_Rsp_Vld( Gen_Rsp_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_182c )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_GenMst( )
	,	.WakeUp_GenSlv( )
	);
	rsnoc_z_S_R_U_Sf_U_eb096468 TransactionStat_SecurityFilter(
		.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7388 )
	,	.Sys_Pwr_WakeUp( )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvTxNoPipe_Switch29(
		.Rx_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Rx_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Rx_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Rx_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Rx_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2a80 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( to_Switch29_Data )
	,	.Tx_Head( to_Switch29_Head )
	,	.Tx_Rdy( to_Switch29_Rdy )
	,	.Tx_Tail( to_Switch29_Tail )
	,	.Tx_Vld( to_Switch29_Vld )
	,	.WakeUp_Rx( u_9746 )
	);
	rsnoc_z_H_R_O_T_F_U_U_57aa6e4a TransactionStatFilter(
		.En( )
	,	.FilterStat_Start( TransactionStat_Start )
	,	.FilterStat_StartCxt( TransactionStat_StartCxt )
	,	.FilterStat_Stop( TransactionStat_Stop )
	,	.FilterStat_StopCxt( TransactionStat_StopCxt )
	,	.NiuStat_Req_Cxt( uStat_Req_Cxt )
	,	.NiuStat_Req_Info_Addr( uStat_Req_Info_Addr )
	,	.NiuStat_Req_Info_User( uStat_Req_Info_User )
	,	.NiuStat_Req_Info_Wr( uStat_Req_Info_Wr )
	,	.NiuStat_Req_Start( uStat_Req_Start )
	,	.NiuStat_Req_Stop( uStat_Req_Stop )
	,	.NiuStat_Rsp_Cxt( uStat_Rsp_Cxt )
	,	.NiuStat_Rsp_Start( uStat_Rsp_Start )
	,	.SecurityFilter_Addr( uSecurityFilter_Addr )
	,	.SecurityFilter_Fwd( uSecurityFilter_Fwd )
	,	.SecurityFilter_User( uSecurityFilter_User )
	,	.SecurityFilter_Vld( uSecurityFilter_Vld )
	,	.SecurityFilter_Wr( uSecurityFilter_Wr )
	,	.Srv_Req_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Srv_Req_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Srv_Req_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Srv_Req_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Srv_Req_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.Srv_Rsp_Data( uTransactionStatFilter_SrvTx_Data )
	,	.Srv_Rsp_Head( uTransactionStatFilter_SrvTx_Head )
	,	.Srv_Rsp_Rdy( uTransactionStatFilter_SrvTx_Rdy )
	,	.Srv_Rsp_Tail( uTransactionStatFilter_SrvTx_Tail )
	,	.Srv_Rsp_Vld( uTransactionStatFilter_SrvTx_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_695e )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_NiuStat( u_76b9 )
	,	.WakeUp_Srv( u_4940 )
	);
	rsnoc_z_H_R_T_P_U_U_2c970733 uSrvRxNoPipe_Switch28(
		.Rx_Data( from_Switch28_Data )
	,	.Rx_Head( from_Switch28_Head )
	,	.Rx_Rdy( from_Switch28_Rdy )
	,	.Rx_Tail( from_Switch28_Tail )
	,	.Rx_Vld( from_Switch28_Vld )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_aed9 )
	,	.Sys_Pwr_WakeUp( )
	,	.Tx_Data( uuSrvRxNoPipe_Switch28_Tx_Data )
	,	.Tx_Head( uuSrvRxNoPipe_Switch28_Tx_Head )
	,	.Tx_Rdy( uuSrvRxNoPipe_Switch28_Tx_Rdy )
	,	.Tx_Tail( uuSrvRxNoPipe_Switch28_Tx_Tail )
	,	.Tx_Vld( uuSrvRxNoPipe_Switch28_Tx_Vld )
	,	.WakeUp_Rx( u_ba13 )
	);
	rsnoc_z_S_R_U_Md_U_92ed2a28 ModeDecoder(
		.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( u_260d )
	,	.Sys_Pwr_WakeUp( u_3906 )
	);
	assign Sys_Pwr_Idle =
		u_b571
		&
		u_62b2
		&
		u_182c
		&
		u_aed9
		&
		u_2a80
		&
		u_6770
		&
		u_a488
		&
		u_9b77
		&
		u_a1f5
		&
		u_be36
		&
		u_260d
		&
		u_695e
		&	u_7388;
	assign Sys_Pwr_WakeUp = u_ba13 | u_9746 | u_cbd | u_3906 | u_4940 | u_76b9 | Gen_Req_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc_usb_axi_m0_main (
	Axi_ar_addr
,	Axi_ar_burst
,	Axi_ar_cache
,	Axi_ar_id
,	Axi_ar_len
,	Axi_ar_lock
,	Axi_ar_prot
,	Axi_ar_ready
,	Axi_ar_size
,	Axi_ar_valid
,	Axi_aw_addr
,	Axi_aw_burst
,	Axi_aw_cache
,	Axi_aw_id
,	Axi_aw_len
,	Axi_aw_lock
,	Axi_aw_prot
,	Axi_aw_ready
,	Axi_aw_size
,	Axi_aw_valid
,	Axi_b_id
,	Axi_b_ready
,	Axi_b_resp
,	Axi_b_valid
,	Axi_r_data
,	Axi_r_id
,	Axi_r_last
,	Axi_r_ready
,	Axi_r_resp
,	Axi_r_valid
,	Axi_w_data
,	Axi_w_last
,	Axi_w_ready
,	Axi_w_strb
,	Axi_w_valid
,	Gen_Req_Addr
,	Gen_Req_Be
,	Gen_Req_BurstType
,	Gen_Req_Data
,	Gen_Req_Last
,	Gen_Req_Len1
,	Gen_Req_Lock
,	Gen_Req_Opc
,	Gen_Req_Rdy
,	Gen_Req_SeqId
,	Gen_Req_SeqUnOrdered
,	Gen_Req_SeqUnique
,	Gen_Req_User
,	Gen_Req_Vld
,	Gen_Rsp_Data
,	Gen_Rsp_Last
,	Gen_Rsp_Opc
,	Gen_Rsp_Rdy
,	Gen_Rsp_SeqId
,	Gen_Rsp_SeqUnOrdered
,	Gen_Rsp_Status
,	Gen_Rsp_Vld
,	Sys_Clk
,	Sys_Clk_ClkS
,	Sys_Clk_En
,	Sys_Clk_EnS
,	Sys_Clk_RetRstN
,	Sys_Clk_RstN
,	Sys_Clk_Tm
,	Sys_Pwr_Idle
,	Sys_Pwr_WakeUp
);
	input  [31:0] Axi_ar_addr          ;
	input  [1:0]  Axi_ar_burst         ;
	input  [3:0]  Axi_ar_cache         ;
	input  [3:0]  Axi_ar_id            ;
	input  [3:0]  Axi_ar_len           ;
	input         Axi_ar_lock          ;
	input  [2:0]  Axi_ar_prot          ;
	output        Axi_ar_ready         ;
	input  [2:0]  Axi_ar_size          ;
	input         Axi_ar_valid         ;
	input  [31:0] Axi_aw_addr          ;
	input  [1:0]  Axi_aw_burst         ;
	input  [3:0]  Axi_aw_cache         ;
	input  [3:0]  Axi_aw_id            ;
	input  [3:0]  Axi_aw_len           ;
	input         Axi_aw_lock          ;
	input  [2:0]  Axi_aw_prot          ;
	output        Axi_aw_ready         ;
	input  [2:0]  Axi_aw_size          ;
	input         Axi_aw_valid         ;
	output [3:0]  Axi_b_id             ;
	input         Axi_b_ready          ;
	output [1:0]  Axi_b_resp           ;
	output        Axi_b_valid          ;
	output [31:0] Axi_r_data           ;
	output [3:0]  Axi_r_id             ;
	output        Axi_r_last           ;
	input         Axi_r_ready          ;
	output [1:0]  Axi_r_resp           ;
	output        Axi_r_valid          ;
	input  [31:0] Axi_w_data           ;
	input         Axi_w_last           ;
	output        Axi_w_ready          ;
	input  [3:0]  Axi_w_strb           ;
	input         Axi_w_valid          ;
	output [31:0] Gen_Req_Addr         ;
	output [3:0]  Gen_Req_Be           ;
	output        Gen_Req_BurstType    ;
	output [31:0] Gen_Req_Data         ;
	output        Gen_Req_Last         ;
	output [5:0]  Gen_Req_Len1         ;
	output        Gen_Req_Lock         ;
	output [2:0]  Gen_Req_Opc          ;
	input         Gen_Req_Rdy          ;
	output [3:0]  Gen_Req_SeqId        ;
	output        Gen_Req_SeqUnOrdered ;
	output        Gen_Req_SeqUnique    ;
	output [7:0]  Gen_Req_User         ;
	output        Gen_Req_Vld          ;
	input  [31:0] Gen_Rsp_Data         ;
	input         Gen_Rsp_Last         ;
	input  [2:0]  Gen_Rsp_Opc          ;
	output        Gen_Rsp_Rdy          ;
	input  [3:0]  Gen_Rsp_SeqId        ;
	input         Gen_Rsp_SeqUnOrdered ;
	input  [1:0]  Gen_Rsp_Status       ;
	input         Gen_Rsp_Vld          ;
	input         Sys_Clk              ;
	input         Sys_Clk_ClkS         ;
	input         Sys_Clk_En           ;
	input         Sys_Clk_EnS          ;
	input         Sys_Clk_RetRstN      ;
	input         Sys_Clk_RstN         ;
	input         Sys_Clk_Tm           ;
	output        Sys_Pwr_Idle         ;
	output        Sys_Pwr_WakeUp       ;
	reg  [31:0] uAddr1     ;
	reg  [31:0] uAddr1_0   ;
	reg  [1:0]  uBurst1    ;
	reg  [1:0]  uBurst1_2  ;
	reg  [3:0]  uCache1    ;
	reg  [3:0]  uCache1_4  ;
	reg  [31:0] uData1     ;
	reg  [3:0]  uId1       ;
	reg  [3:0]  uId1_6     ;
	reg         uLast1     ;
	reg  [3:0]  uLen1      ;
	reg  [3:0]  uLen1_8    ;
	reg         uLock1     ;
	reg         uLock1_10  ;
	reg  [2:0]  uProt1     ;
	reg  [2:0]  uProt1_12  ;
	wire        uPwrKeep   ;
	reg         uReady1    ;
	reg         uReady1_28 ;
	reg  [2:0]  uSize1     ;
	reg  [2:0]  uSize1_18  ;
	reg  [3:0]  uStrb1     ;
	reg         uValid1    ;
	reg         uValid1_26 ;
	reg         uValid1_32 ;
	wire        u_800d     ;
	always @(Axi_ar_addr) begin
		uAddr1 <= #1.0 ( Axi_ar_addr );
	end
	always @(Axi_ar_burst) begin
		uBurst1 <= #1.0 ( Axi_ar_burst );
	end
	always @(Axi_ar_cache) begin
		uCache1 <= #1.0 ( Axi_ar_cache );
	end
	always @(Axi_ar_id) begin
		uId1 <= #1.0 ( Axi_ar_id );
	end
	always @(Axi_ar_len) begin
		uLen1 <= #1.0 ( Axi_ar_len );
	end
	always @(Axi_ar_lock) begin
		uLock1 <= #1.0 ( Axi_ar_lock );
	end
	always @(Axi_ar_prot) begin
		uProt1 <= #1.0 ( Axi_ar_prot );
	end
	always @(Axi_ar_size) begin
		uSize1 <= #1.0 ( Axi_ar_size );
	end
	always @(Axi_ar_valid) begin
		uValid1 <= #1.0 ( Axi_ar_valid );
	end
	always @(Axi_aw_addr) begin
		uAddr1_0 <= #1.0 ( Axi_aw_addr );
	end
	always @(Axi_aw_burst) begin
		uBurst1_2 <= #1.0 ( Axi_aw_burst );
	end
	always @(Axi_aw_cache) begin
		uCache1_4 <= #1.0 ( Axi_aw_cache );
	end
	always @(Axi_aw_id) begin
		uId1_6 <= #1.0 ( Axi_aw_id );
	end
	always @(Axi_aw_len) begin
		uLen1_8 <= #1.0 ( Axi_aw_len );
	end
	always @(Axi_aw_lock) begin
		uLock1_10 <= #1.0 ( Axi_aw_lock );
	end
	always @(Axi_aw_prot) begin
		uProt1_12 <= #1.0 ( Axi_aw_prot );
	end
	always @(Axi_aw_size) begin
		uSize1_18 <= #1.0 ( Axi_aw_size );
	end
	always @(Axi_aw_valid) begin
		uValid1_26 <= #1.0 ( Axi_aw_valid );
	end
	always @(Axi_b_ready) begin
		uReady1 <= #1.0 ( Axi_b_ready );
	end
	always @(Axi_r_ready) begin
		uReady1_28 <= #1.0 ( Axi_r_ready );
	end
	always @(Axi_w_data) begin
		uData1 <= #1.0 ( Axi_w_data );
	end
	always @(Axi_w_last) begin
		uLast1 <= #1.0 ( Axi_w_last );
	end
	always @(Axi_w_strb) begin
		uStrb1 <= #1.0 ( Axi_w_strb );
	end
	always @(Axi_w_valid) begin
		uValid1_32 <= #1.0 ( Axi_w_valid );
	end
	rsnoc_z_H_R_N_A_S2_U_U_9ec58f53 SpecificToGeneric(
		.Axi_ar_addr( uAddr1 )
	,	.Axi_ar_burst( uBurst1 )
	,	.Axi_ar_cache( uCache1 )
	,	.Axi_ar_id( uId1 )
	,	.Axi_ar_len( uLen1 )
	,	.Axi_ar_lock( uLock1 )
	,	.Axi_ar_prot( uProt1 )
	,	.Axi_ar_ready( Axi_ar_ready )
	,	.Axi_ar_size( uSize1 )
	,	.Axi_ar_valid( uValid1 )
	,	.Axi_aw_addr( uAddr1_0 )
	,	.Axi_aw_burst( uBurst1_2 )
	,	.Axi_aw_cache( uCache1_4 )
	,	.Axi_aw_id( uId1_6 )
	,	.Axi_aw_len( uLen1_8 )
	,	.Axi_aw_lock( uLock1_10 )
	,	.Axi_aw_prot( uProt1_12 )
	,	.Axi_aw_ready( Axi_aw_ready )
	,	.Axi_aw_size( uSize1_18 )
	,	.Axi_aw_valid( uValid1_26 )
	,	.Axi_b_id( Axi_b_id )
	,	.Axi_b_ready( uReady1 )
	,	.Axi_b_resp( Axi_b_resp )
	,	.Axi_b_valid( Axi_b_valid )
	,	.Axi_r_data( Axi_r_data )
	,	.Axi_r_id( Axi_r_id )
	,	.Axi_r_last( Axi_r_last )
	,	.Axi_r_ready( uReady1_28 )
	,	.Axi_r_resp( Axi_r_resp )
	,	.Axi_r_valid( Axi_r_valid )
	,	.Axi_w_data( uData1 )
	,	.Axi_w_last( uLast1 )
	,	.Axi_w_ready( Axi_w_ready )
	,	.Axi_w_strb( uStrb1 )
	,	.Axi_w_valid( uValid1_32 )
	,	.Debug_PwrOn( )
	,	.Gen_Req_Addr( Gen_Req_Addr )
	,	.Gen_Req_Be( Gen_Req_Be )
	,	.Gen_Req_BurstType( Gen_Req_BurstType )
	,	.Gen_Req_Data( Gen_Req_Data )
	,	.Gen_Req_Last( Gen_Req_Last )
	,	.Gen_Req_Len1( Gen_Req_Len1 )
	,	.Gen_Req_Lock( Gen_Req_Lock )
	,	.Gen_Req_Opc( Gen_Req_Opc )
	,	.Gen_Req_Rdy( Gen_Req_Rdy )
	,	.Gen_Req_SeqId( Gen_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( Gen_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Gen_Req_SeqUnique )
	,	.Gen_Req_User( Gen_Req_User )
	,	.Gen_Req_Vld( Gen_Req_Vld )
	,	.Gen_Rsp_Data( Gen_Rsp_Data )
	,	.Gen_Rsp_Last( Gen_Rsp_Last )
	,	.Gen_Rsp_Opc( Gen_Rsp_Opc )
	,	.Gen_Rsp_Rdy( Gen_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( Gen_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( Gen_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Gen_Rsp_Status )
	,	.Gen_Rsp_Vld( Gen_Rsp_Vld )
	,	.PwrKeep( uPwrKeep )
	,	.Sys_Clk( Sys_Clk )
	,	.Sys_Clk_ClkS( Sys_Clk_ClkS )
	,	.Sys_Clk_En( Sys_Clk_En )
	,	.Sys_Clk_EnS( Sys_Clk_EnS )
	,	.Sys_Clk_RetRstN( Sys_Clk_RetRstN )
	,	.Sys_Clk_RstN( Sys_Clk_RstN )
	,	.Sys_Clk_Tm( Sys_Clk_Tm )
	,	.Sys_Pwr_Idle( Sys_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( )
	,	.WakeUp_Axi( u_800d )
	,	.WakeUp_Gen( )
	);
	assign Sys_Pwr_WakeUp = u_800d | Gen_Rsp_Vld;
endmodule

`timescale 1ps/1ps
module rsnoc (
	ACPU_WDT_PAddr
,	ACPU_WDT_PEnable
,	ACPU_WDT_PRData
,	ACPU_WDT_PReady
,	ACPU_WDT_PSel
,	ACPU_WDT_PSlvErr
,	ACPU_WDT_PWBe
,	ACPU_WDT_PWData
,	ACPU_WDT_PWrite
,	BCPU_WDT_PAddr
,	BCPU_WDT_PEnable
,	BCPU_WDT_PRData
,	BCPU_WDT_PReady
,	BCPU_WDT_PSel
,	BCPU_WDT_PSlvErr
,	BCPU_WDT_PWBe
,	BCPU_WDT_PWData
,	BCPU_WDT_PWrite
,	DMA_apb_s0_paddr
,	DMA_apb_s0_penable
,	DMA_apb_s0_prdata
,	DMA_apb_s0_pready
,	DMA_apb_s0_psel
,	DMA_apb_s0_pslverr
,	DMA_apb_s0_pwbe
,	DMA_apb_s0_pwdata
,	DMA_apb_s0_pwrite
,	FCB_apb_s0_paddr
,	FCB_apb_s0_penable
,	FCB_apb_s0_prdata
,	FCB_apb_s0_pready
,	FCB_apb_s0_psel
,	FCB_apb_s0_pslverr
,	FCB_apb_s0_pwbe
,	FCB_apb_s0_pwdata
,	FCB_apb_s0_pwrite
,	GPIO_apb_s0_paddr
,	GPIO_apb_s0_penable
,	GPIO_apb_s0_prdata
,	GPIO_apb_s0_pready
,	GPIO_apb_s0_psel
,	GPIO_apb_s0_pslverr
,	GPIO_apb_s0_pwbe
,	GPIO_apb_s0_pwdata
,	GPIO_apb_s0_pwrite
,	GPT_apb_s0_paddr
,	GPT_apb_s0_penable
,	GPT_apb_s0_prdata
,	GPT_apb_s0_pready
,	GPT_apb_s0_psel
,	GPT_apb_s0_pslverr
,	GPT_apb_s0_pwbe
,	GPT_apb_s0_pwdata
,	GPT_apb_s0_pwrite
,	I2C_apb_s0_paddr
,	I2C_apb_s0_penable
,	I2C_apb_s0_prdata
,	I2C_apb_s0_pready
,	I2C_apb_s0_psel
,	I2C_apb_s0_pslverr
,	I2C_apb_s0_pwbe
,	I2C_apb_s0_pwdata
,	I2C_apb_s0_pwrite
,	MBOX_apb_s0_paddr
,	MBOX_apb_s0_penable
,	MBOX_apb_s0_prdata
,	MBOX_apb_s0_pready
,	MBOX_apb_s0_psel
,	MBOX_apb_s0_pslverr
,	MBOX_apb_s0_pwbe
,	MBOX_apb_s0_pwdata
,	MBOX_apb_s0_pwrite
,	PUFCC_apb_s0_PAddr
,	PUFCC_apb_s0_PEnable
,	PUFCC_apb_s0_PProt
,	PUFCC_apb_s0_PRData
,	PUFCC_apb_s0_PReady
,	PUFCC_apb_s0_PSel
,	PUFCC_apb_s0_PSlvErr
,	PUFCC_apb_s0_PStrb
,	PUFCC_apb_s0_PWData
,	PUFCC_apb_s0_PWrite
,	SCU_PAddr
,	SCU_PEnable
,	SCU_PRData
,	SCU_PReady
,	SCU_PSel
,	SCU_PSlvErr
,	SCU_PWBe
,	SCU_PWData
,	SCU_PWrite
,	SPI_ahb_s0_haddr
,	SPI_ahb_s0_hburst
,	SPI_ahb_s0_hmastlock
,	SPI_ahb_s0_hprot
,	SPI_ahb_s0_hrdata
,	SPI_ahb_s0_hready
,	SPI_ahb_s0_hresp
,	SPI_ahb_s0_hsel
,	SPI_ahb_s0_hsize
,	SPI_ahb_s0_htrans
,	SPI_ahb_s0_hwbe
,	SPI_ahb_s0_hwdata
,	SPI_ahb_s0_hwrite
,	SPI_mem_ahb_haddr
,	SPI_mem_ahb_hburst
,	SPI_mem_ahb_hmastlock
,	SPI_mem_ahb_hprot
,	SPI_mem_ahb_hrdata
,	SPI_mem_ahb_hready
,	SPI_mem_ahb_hresp
,	SPI_mem_ahb_hsel
,	SPI_mem_ahb_hsize
,	SPI_mem_ahb_htrans
,	SPI_mem_ahb_hwbe
,	SPI_mem_ahb_hwdata
,	SPI_mem_ahb_hwrite
,	UART_apb_s0_paddr
,	UART_apb_s0_penable
,	UART_apb_s0_prdata
,	UART_apb_s0_pready
,	UART_apb_s0_psel
,	UART_apb_s0_pslverr
,	UART_apb_s0_pwbe
,	UART_apb_s0_pwdata
,	UART_apb_s0_pwrite
,	UART_apb_s1_paddr
,	UART_apb_s1_penable
,	UART_apb_s1_prdata
,	UART_apb_s1_pready
,	UART_apb_s1_psel
,	UART_apb_s1_pslverr
,	UART_apb_s1_pwbe
,	UART_apb_s1_pwdata
,	UART_apb_s1_pwrite
,	USB_axi_s0_ar_addr
,	USB_axi_s0_ar_prot
,	USB_axi_s0_ar_ready
,	USB_axi_s0_ar_valid
,	USB_axi_s0_aw_addr
,	USB_axi_s0_aw_prot
,	USB_axi_s0_aw_ready
,	USB_axi_s0_aw_valid
,	USB_axi_s0_b_ready
,	USB_axi_s0_b_resp
,	USB_axi_s0_b_valid
,	USB_axi_s0_r_data
,	USB_axi_s0_r_ready
,	USB_axi_s0_r_resp
,	USB_axi_s0_r_valid
,	USB_axi_s0_w_data
,	USB_axi_s0_w_ready
,	USB_axi_s0_w_strb
,	USB_axi_s0_w_valid
,	acpu_axi_m0_ar_addr
,	acpu_axi_m0_ar_burst
,	acpu_axi_m0_ar_cache
,	acpu_axi_m0_ar_id
,	acpu_axi_m0_ar_len
,	acpu_axi_m0_ar_lock
,	acpu_axi_m0_ar_prot
,	acpu_axi_m0_ar_ready
,	acpu_axi_m0_ar_size
,	acpu_axi_m0_ar_valid
,	acpu_axi_m0_aw_addr
,	acpu_axi_m0_aw_burst
,	acpu_axi_m0_aw_cache
,	acpu_axi_m0_aw_id
,	acpu_axi_m0_aw_len
,	acpu_axi_m0_aw_lock
,	acpu_axi_m0_aw_prot
,	acpu_axi_m0_aw_ready
,	acpu_axi_m0_aw_size
,	acpu_axi_m0_aw_valid
,	acpu_axi_m0_b_id
,	acpu_axi_m0_b_ready
,	acpu_axi_m0_b_resp
,	acpu_axi_m0_b_valid
,	acpu_axi_m0_r_data
,	acpu_axi_m0_r_id
,	acpu_axi_m0_r_last
,	acpu_axi_m0_r_ready
,	acpu_axi_m0_r_resp
,	acpu_axi_m0_r_valid
,	acpu_axi_m0_w_data
,	acpu_axi_m0_w_last
,	acpu_axi_m0_w_ready
,	acpu_axi_m0_w_strb
,	acpu_axi_m0_w_valid
,	arm_axi_m0_ar_addr
,	arm_axi_m0_ar_burst
,	arm_axi_m0_ar_cache
,	arm_axi_m0_ar_id
,	arm_axi_m0_ar_len
,	arm_axi_m0_ar_lock
,	arm_axi_m0_ar_prot
,	arm_axi_m0_ar_ready
,	arm_axi_m0_ar_size
,	arm_axi_m0_ar_valid
,	arm_axi_m0_aw_addr
,	arm_axi_m0_aw_burst
,	arm_axi_m0_aw_cache
,	arm_axi_m0_aw_id
,	arm_axi_m0_aw_len
,	arm_axi_m0_aw_lock
,	arm_axi_m0_aw_prot
,	arm_axi_m0_aw_ready
,	arm_axi_m0_aw_size
,	arm_axi_m0_aw_valid
,	arm_axi_m0_b_id
,	arm_axi_m0_b_ready
,	arm_axi_m0_b_resp
,	arm_axi_m0_b_valid
,	arm_axi_m0_r_data
,	arm_axi_m0_r_id
,	arm_axi_m0_r_last
,	arm_axi_m0_r_ready
,	arm_axi_m0_r_resp
,	arm_axi_m0_r_valid
,	arm_axi_m0_w_data
,	arm_axi_m0_w_last
,	arm_axi_m0_w_ready
,	arm_axi_m0_w_strb
,	arm_axi_m0_w_valid
,	bcpu_ahb_m0_haddr
,	bcpu_ahb_m0_hburst
,	bcpu_ahb_m0_hmastlock
,	bcpu_ahb_m0_hprot
,	bcpu_ahb_m0_hrdata
,	bcpu_ahb_m0_hready
,	bcpu_ahb_m0_hresp
,	bcpu_ahb_m0_hsel
,	bcpu_ahb_m0_hsize
,	bcpu_ahb_m0_htrans
,	bcpu_ahb_m0_hwbe
,	bcpu_ahb_m0_hwdata
,	bcpu_ahb_m0_hwrite
,	clk_133
,	clk_266
,	clk_533
,	cpu_observer_AFReady
,	cpu_observer_AFValid
,	cpu_observer_ATBytes
,	cpu_observer_ATData
,	cpu_observer_ATId
,	cpu_observer_ATReady
,	cpu_observer_ATValid
,	ddr_axi_s0_ar_addr
,	ddr_axi_s0_ar_burst
,	ddr_axi_s0_ar_cache
,	ddr_axi_s0_ar_id
,	ddr_axi_s0_ar_len
,	ddr_axi_s0_ar_lock
,	ddr_axi_s0_ar_prot
,	ddr_axi_s0_ar_ready
,	ddr_axi_s0_ar_size
,	ddr_axi_s0_ar_valid
,	ddr_axi_s0_aw_addr
,	ddr_axi_s0_aw_burst
,	ddr_axi_s0_aw_cache
,	ddr_axi_s0_aw_id
,	ddr_axi_s0_aw_len
,	ddr_axi_s0_aw_lock
,	ddr_axi_s0_aw_prot
,	ddr_axi_s0_aw_ready
,	ddr_axi_s0_aw_size
,	ddr_axi_s0_aw_valid
,	ddr_axi_s0_b_id
,	ddr_axi_s0_b_ready
,	ddr_axi_s0_b_resp
,	ddr_axi_s0_b_valid
,	ddr_axi_s0_r_data
,	ddr_axi_s0_r_id
,	ddr_axi_s0_r_last
,	ddr_axi_s0_r_ready
,	ddr_axi_s0_r_resp
,	ddr_axi_s0_r_valid
,	ddr_axi_s0_w_data
,	ddr_axi_s0_w_last
,	ddr_axi_s0_w_ready
,	ddr_axi_s0_w_strb
,	ddr_axi_s0_w_valid
,	ddr_axi_s1_ar_addr
,	ddr_axi_s1_ar_burst
,	ddr_axi_s1_ar_cache
,	ddr_axi_s1_ar_id
,	ddr_axi_s1_ar_len
,	ddr_axi_s1_ar_lock
,	ddr_axi_s1_ar_prot
,	ddr_axi_s1_ar_ready
,	ddr_axi_s1_ar_size
,	ddr_axi_s1_ar_valid
,	ddr_axi_s1_aw_addr
,	ddr_axi_s1_aw_burst
,	ddr_axi_s1_aw_cache
,	ddr_axi_s1_aw_id
,	ddr_axi_s1_aw_len
,	ddr_axi_s1_aw_lock
,	ddr_axi_s1_aw_prot
,	ddr_axi_s1_aw_ready
,	ddr_axi_s1_aw_size
,	ddr_axi_s1_aw_valid
,	ddr_axi_s1_b_id
,	ddr_axi_s1_b_ready
,	ddr_axi_s1_b_resp
,	ddr_axi_s1_b_valid
,	ddr_axi_s1_r_data
,	ddr_axi_s1_r_id
,	ddr_axi_s1_r_last
,	ddr_axi_s1_r_ready
,	ddr_axi_s1_r_resp
,	ddr_axi_s1_r_valid
,	ddr_axi_s1_w_data
,	ddr_axi_s1_w_last
,	ddr_axi_s1_w_ready
,	ddr_axi_s1_w_strb
,	ddr_axi_s1_w_valid
,	ddr_axi_s2_ar_addr
,	ddr_axi_s2_ar_burst
,	ddr_axi_s2_ar_cache
,	ddr_axi_s2_ar_id
,	ddr_axi_s2_ar_len
,	ddr_axi_s2_ar_lock
,	ddr_axi_s2_ar_prot
,	ddr_axi_s2_ar_ready
,	ddr_axi_s2_ar_size
,	ddr_axi_s2_ar_valid
,	ddr_axi_s2_aw_addr
,	ddr_axi_s2_aw_burst
,	ddr_axi_s2_aw_cache
,	ddr_axi_s2_aw_id
,	ddr_axi_s2_aw_len
,	ddr_axi_s2_aw_lock
,	ddr_axi_s2_aw_prot
,	ddr_axi_s2_aw_ready
,	ddr_axi_s2_aw_size
,	ddr_axi_s2_aw_valid
,	ddr_axi_s2_b_id
,	ddr_axi_s2_b_ready
,	ddr_axi_s2_b_resp
,	ddr_axi_s2_b_valid
,	ddr_axi_s2_r_data
,	ddr_axi_s2_r_id
,	ddr_axi_s2_r_last
,	ddr_axi_s2_r_ready
,	ddr_axi_s2_r_resp
,	ddr_axi_s2_r_valid
,	ddr_axi_s2_w_data
,	ddr_axi_s2_w_last
,	ddr_axi_s2_w_ready
,	ddr_axi_s2_w_strb
,	ddr_axi_s2_w_valid
,	ddr_axi_s3_ar_addr
,	ddr_axi_s3_ar_burst
,	ddr_axi_s3_ar_cache
,	ddr_axi_s3_ar_id
,	ddr_axi_s3_ar_len
,	ddr_axi_s3_ar_lock
,	ddr_axi_s3_ar_prot
,	ddr_axi_s3_ar_ready
,	ddr_axi_s3_ar_size
,	ddr_axi_s3_ar_valid
,	ddr_axi_s3_aw_addr
,	ddr_axi_s3_aw_burst
,	ddr_axi_s3_aw_cache
,	ddr_axi_s3_aw_id
,	ddr_axi_s3_aw_len
,	ddr_axi_s3_aw_lock
,	ddr_axi_s3_aw_prot
,	ddr_axi_s3_aw_ready
,	ddr_axi_s3_aw_size
,	ddr_axi_s3_aw_valid
,	ddr_axi_s3_b_id
,	ddr_axi_s3_b_ready
,	ddr_axi_s3_b_resp
,	ddr_axi_s3_b_valid
,	ddr_axi_s3_r_data
,	ddr_axi_s3_r_id
,	ddr_axi_s3_r_last
,	ddr_axi_s3_r_ready
,	ddr_axi_s3_r_resp
,	ddr_axi_s3_r_valid
,	ddr_axi_s3_w_data
,	ddr_axi_s3_w_last
,	ddr_axi_s3_w_ready
,	ddr_axi_s3_w_strb
,	ddr_axi_s3_w_valid
,	ddr_axil_s0_ar_addr
,	ddr_axil_s0_ar_prot
,	ddr_axil_s0_ar_ready
,	ddr_axil_s0_ar_valid
,	ddr_axil_s0_aw_addr
,	ddr_axil_s0_aw_prot
,	ddr_axil_s0_aw_ready
,	ddr_axil_s0_aw_valid
,	ddr_axil_s0_b_ready
,	ddr_axil_s0_b_resp
,	ddr_axil_s0_b_valid
,	ddr_axil_s0_r_data
,	ddr_axil_s0_r_ready
,	ddr_axil_s0_r_resp
,	ddr_axil_s0_r_valid
,	ddr_axil_s0_w_data
,	ddr_axil_s0_w_ready
,	ddr_axil_s0_w_strb
,	ddr_axil_s0_w_valid
,	dma_axi_m0_ar_addr
,	dma_axi_m0_ar_burst
,	dma_axi_m0_ar_cache
,	dma_axi_m0_ar_id
,	dma_axi_m0_ar_len
,	dma_axi_m0_ar_lock
,	dma_axi_m0_ar_prot
,	dma_axi_m0_ar_ready
,	dma_axi_m0_ar_size
,	dma_axi_m0_ar_valid
,	dma_axi_m0_aw_addr
,	dma_axi_m0_aw_burst
,	dma_axi_m0_aw_cache
,	dma_axi_m0_aw_id
,	dma_axi_m0_aw_len
,	dma_axi_m0_aw_lock
,	dma_axi_m0_aw_prot
,	dma_axi_m0_aw_ready
,	dma_axi_m0_aw_size
,	dma_axi_m0_aw_valid
,	dma_axi_m0_b_id
,	dma_axi_m0_b_ready
,	dma_axi_m0_b_resp
,	dma_axi_m0_b_valid
,	dma_axi_m0_r_data
,	dma_axi_m0_r_id
,	dma_axi_m0_r_last
,	dma_axi_m0_r_ready
,	dma_axi_m0_r_resp
,	dma_axi_m0_r_valid
,	dma_axi_m0_w_data
,	dma_axi_m0_w_last
,	dma_axi_m0_w_ready
,	dma_axi_m0_w_strb
,	dma_axi_m0_w_valid
,	dma_axi_m1_ar_addr
,	dma_axi_m1_ar_burst
,	dma_axi_m1_ar_cache
,	dma_axi_m1_ar_id
,	dma_axi_m1_ar_len
,	dma_axi_m1_ar_lock
,	dma_axi_m1_ar_prot
,	dma_axi_m1_ar_ready
,	dma_axi_m1_ar_size
,	dma_axi_m1_ar_valid
,	dma_axi_m1_aw_addr
,	dma_axi_m1_aw_burst
,	dma_axi_m1_aw_cache
,	dma_axi_m1_aw_id
,	dma_axi_m1_aw_len
,	dma_axi_m1_aw_lock
,	dma_axi_m1_aw_prot
,	dma_axi_m1_aw_ready
,	dma_axi_m1_aw_size
,	dma_axi_m1_aw_valid
,	dma_axi_m1_b_id
,	dma_axi_m1_b_ready
,	dma_axi_m1_b_resp
,	dma_axi_m1_b_valid
,	dma_axi_m1_r_data
,	dma_axi_m1_r_id
,	dma_axi_m1_r_last
,	dma_axi_m1_r_ready
,	dma_axi_m1_r_resp
,	dma_axi_m1_r_valid
,	dma_axi_m1_w_data
,	dma_axi_m1_w_last
,	dma_axi_m1_w_ready
,	dma_axi_m1_w_strb
,	dma_axi_m1_w_valid
,	fpga_ahb_s0_haddr
,	fpga_ahb_s0_hburst
,	fpga_ahb_s0_hmastlock
,	fpga_ahb_s0_hprot
,	fpga_ahb_s0_hrdata
,	fpga_ahb_s0_hready
,	fpga_ahb_s0_hresp
,	fpga_ahb_s0_hsel
,	fpga_ahb_s0_hsize
,	fpga_ahb_s0_htrans
,	fpga_ahb_s0_hwbe
,	fpga_ahb_s0_hwdata
,	fpga_ahb_s0_hwrite
,	fpga_axi_m0_ar_addr
,	fpga_axi_m0_ar_burst
,	fpga_axi_m0_ar_cache
,	fpga_axi_m0_ar_id
,	fpga_axi_m0_ar_len
,	fpga_axi_m0_ar_lock
,	fpga_axi_m0_ar_prot
,	fpga_axi_m0_ar_ready
,	fpga_axi_m0_ar_size
,	fpga_axi_m0_ar_valid
,	fpga_axi_m0_aw_addr
,	fpga_axi_m0_aw_burst
,	fpga_axi_m0_aw_cache
,	fpga_axi_m0_aw_id
,	fpga_axi_m0_aw_len
,	fpga_axi_m0_aw_lock
,	fpga_axi_m0_aw_prot
,	fpga_axi_m0_aw_ready
,	fpga_axi_m0_aw_size
,	fpga_axi_m0_aw_valid
,	fpga_axi_m0_b_id
,	fpga_axi_m0_b_ready
,	fpga_axi_m0_b_resp
,	fpga_axi_m0_b_valid
,	fpga_axi_m0_r_data
,	fpga_axi_m0_r_id
,	fpga_axi_m0_r_last
,	fpga_axi_m0_r_ready
,	fpga_axi_m0_r_resp
,	fpga_axi_m0_r_valid
,	fpga_axi_m0_w_data
,	fpga_axi_m0_w_last
,	fpga_axi_m0_w_ready
,	fpga_axi_m0_w_strb
,	fpga_axi_m0_w_valid
,	fpga_axi_m1_ar_addr
,	fpga_axi_m1_ar_burst
,	fpga_axi_m1_ar_cache
,	fpga_axi_m1_ar_id
,	fpga_axi_m1_ar_len
,	fpga_axi_m1_ar_lock
,	fpga_axi_m1_ar_prot
,	fpga_axi_m1_ar_ready
,	fpga_axi_m1_ar_size
,	fpga_axi_m1_ar_valid
,	fpga_axi_m1_aw_addr
,	fpga_axi_m1_aw_burst
,	fpga_axi_m1_aw_cache
,	fpga_axi_m1_aw_id
,	fpga_axi_m1_aw_len
,	fpga_axi_m1_aw_lock
,	fpga_axi_m1_aw_prot
,	fpga_axi_m1_aw_ready
,	fpga_axi_m1_aw_size
,	fpga_axi_m1_aw_valid
,	fpga_axi_m1_b_id
,	fpga_axi_m1_b_ready
,	fpga_axi_m1_b_resp
,	fpga_axi_m1_b_valid
,	fpga_axi_m1_r_data
,	fpga_axi_m1_r_id
,	fpga_axi_m1_r_last
,	fpga_axi_m1_r_ready
,	fpga_axi_m1_r_resp
,	fpga_axi_m1_r_valid
,	fpga_axi_m1_w_data
,	fpga_axi_m1_w_last
,	fpga_axi_m1_w_ready
,	fpga_axi_m1_w_strb
,	fpga_axi_m1_w_valid
,	fpga_clk_m0
,	fpga_clk_m1
,	fpga_clk_s0
,	fpga_rstm0_n
,	fpga_rstm1_n
,	fpga_rsts0_n
,	gbe_apb_s0_paddr
,	gbe_apb_s0_penable
,	gbe_apb_s0_prdata
,	gbe_apb_s0_pready
,	gbe_apb_s0_psel
,	gbe_apb_s0_pslverr
,	gbe_apb_s0_pwbe
,	gbe_apb_s0_pwdata
,	gbe_apb_s0_pwrite
,	gbe_axi_m0_ar_addr
,	gbe_axi_m0_ar_burst
,	gbe_axi_m0_ar_cache
,	gbe_axi_m0_ar_id
,	gbe_axi_m0_ar_len
,	gbe_axi_m0_ar_lock
,	gbe_axi_m0_ar_prot
,	gbe_axi_m0_ar_ready
,	gbe_axi_m0_ar_size
,	gbe_axi_m0_ar_valid
,	gbe_axi_m0_aw_addr
,	gbe_axi_m0_aw_burst
,	gbe_axi_m0_aw_cache
,	gbe_axi_m0_aw_id
,	gbe_axi_m0_aw_len
,	gbe_axi_m0_aw_lock
,	gbe_axi_m0_aw_prot
,	gbe_axi_m0_aw_ready
,	gbe_axi_m0_aw_size
,	gbe_axi_m0_aw_valid
,	gbe_axi_m0_b_id
,	gbe_axi_m0_b_ready
,	gbe_axi_m0_b_resp
,	gbe_axi_m0_b_valid
,	gbe_axi_m0_r_data
,	gbe_axi_m0_r_id
,	gbe_axi_m0_r_last
,	gbe_axi_m0_r_ready
,	gbe_axi_m0_r_resp
,	gbe_axi_m0_r_valid
,	gbe_axi_m0_w_data
,	gbe_axi_m0_w_last
,	gbe_axi_m0_w_ready
,	gbe_axi_m0_w_strb
,	gbe_axi_m0_w_valid
,	pufcc_axi_m0_ar_addr
,	pufcc_axi_m0_ar_burst
,	pufcc_axi_m0_ar_cache
,	pufcc_axi_m0_ar_id
,	pufcc_axi_m0_ar_len
,	pufcc_axi_m0_ar_lock
,	pufcc_axi_m0_ar_prot
,	pufcc_axi_m0_ar_ready
,	pufcc_axi_m0_ar_size
,	pufcc_axi_m0_ar_valid
,	pufcc_axi_m0_aw_addr
,	pufcc_axi_m0_aw_burst
,	pufcc_axi_m0_aw_cache
,	pufcc_axi_m0_aw_id
,	pufcc_axi_m0_aw_len
,	pufcc_axi_m0_aw_lock
,	pufcc_axi_m0_aw_prot
,	pufcc_axi_m0_aw_ready
,	pufcc_axi_m0_aw_size
,	pufcc_axi_m0_aw_valid
,	pufcc_axi_m0_b_id
,	pufcc_axi_m0_b_ready
,	pufcc_axi_m0_b_resp
,	pufcc_axi_m0_b_valid
,	pufcc_axi_m0_r_data
,	pufcc_axi_m0_r_id
,	pufcc_axi_m0_r_last
,	pufcc_axi_m0_r_ready
,	pufcc_axi_m0_r_resp
,	pufcc_axi_m0_r_valid
,	pufcc_axi_m0_w_data
,	pufcc_axi_m0_w_last
,	pufcc_axi_m0_w_ready
,	pufcc_axi_m0_w_strb
,	pufcc_axi_m0_w_valid
,	rst_133_n
,	rst_266_n
,	rst_533_n
,	sram_axi_s0_ar_addr
,	sram_axi_s0_ar_burst
,	sram_axi_s0_ar_cache
,	sram_axi_s0_ar_id
,	sram_axi_s0_ar_len
,	sram_axi_s0_ar_lock
,	sram_axi_s0_ar_prot
,	sram_axi_s0_ar_ready
,	sram_axi_s0_ar_size
,	sram_axi_s0_ar_valid
,	sram_axi_s0_aw_addr
,	sram_axi_s0_aw_burst
,	sram_axi_s0_aw_cache
,	sram_axi_s0_aw_id
,	sram_axi_s0_aw_len
,	sram_axi_s0_aw_lock
,	sram_axi_s0_aw_prot
,	sram_axi_s0_aw_ready
,	sram_axi_s0_aw_size
,	sram_axi_s0_aw_valid
,	sram_axi_s0_b_id
,	sram_axi_s0_b_ready
,	sram_axi_s0_b_resp
,	sram_axi_s0_b_valid
,	sram_axi_s0_r_data
,	sram_axi_s0_r_id
,	sram_axi_s0_r_last
,	sram_axi_s0_r_ready
,	sram_axi_s0_r_resp
,	sram_axi_s0_r_valid
,	sram_axi_s0_w_data
,	sram_axi_s0_w_last
,	sram_axi_s0_w_ready
,	sram_axi_s0_w_strb
,	sram_axi_s0_w_valid
,	sram_axi_s1_ar_addr
,	sram_axi_s1_ar_burst
,	sram_axi_s1_ar_cache
,	sram_axi_s1_ar_id
,	sram_axi_s1_ar_len
,	sram_axi_s1_ar_lock
,	sram_axi_s1_ar_prot
,	sram_axi_s1_ar_ready
,	sram_axi_s1_ar_size
,	sram_axi_s1_ar_valid
,	sram_axi_s1_aw_addr
,	sram_axi_s1_aw_burst
,	sram_axi_s1_aw_cache
,	sram_axi_s1_aw_id
,	sram_axi_s1_aw_len
,	sram_axi_s1_aw_lock
,	sram_axi_s1_aw_prot
,	sram_axi_s1_aw_ready
,	sram_axi_s1_aw_size
,	sram_axi_s1_aw_valid
,	sram_axi_s1_b_id
,	sram_axi_s1_b_ready
,	sram_axi_s1_b_resp
,	sram_axi_s1_b_valid
,	sram_axi_s1_r_data
,	sram_axi_s1_r_id
,	sram_axi_s1_r_last
,	sram_axi_s1_r_ready
,	sram_axi_s1_r_resp
,	sram_axi_s1_r_valid
,	sram_axi_s1_w_data
,	sram_axi_s1_w_last
,	sram_axi_s1_w_ready
,	sram_axi_s1_w_strb
,	sram_axi_s1_w_valid
,	sram_axi_s2_ar_addr
,	sram_axi_s2_ar_burst
,	sram_axi_s2_ar_cache
,	sram_axi_s2_ar_id
,	sram_axi_s2_ar_len
,	sram_axi_s2_ar_lock
,	sram_axi_s2_ar_prot
,	sram_axi_s2_ar_ready
,	sram_axi_s2_ar_size
,	sram_axi_s2_ar_valid
,	sram_axi_s2_aw_addr
,	sram_axi_s2_aw_burst
,	sram_axi_s2_aw_cache
,	sram_axi_s2_aw_id
,	sram_axi_s2_aw_len
,	sram_axi_s2_aw_lock
,	sram_axi_s2_aw_prot
,	sram_axi_s2_aw_ready
,	sram_axi_s2_aw_size
,	sram_axi_s2_aw_valid
,	sram_axi_s2_b_id
,	sram_axi_s2_b_ready
,	sram_axi_s2_b_resp
,	sram_axi_s2_b_valid
,	sram_axi_s2_r_data
,	sram_axi_s2_r_id
,	sram_axi_s2_r_last
,	sram_axi_s2_r_ready
,	sram_axi_s2_r_resp
,	sram_axi_s2_r_valid
,	sram_axi_s2_w_data
,	sram_axi_s2_w_last
,	sram_axi_s2_w_ready
,	sram_axi_s2_w_strb
,	sram_axi_s2_w_valid
,	sram_axi_s3_ar_addr
,	sram_axi_s3_ar_burst
,	sram_axi_s3_ar_cache
,	sram_axi_s3_ar_id
,	sram_axi_s3_ar_len
,	sram_axi_s3_ar_lock
,	sram_axi_s3_ar_prot
,	sram_axi_s3_ar_ready
,	sram_axi_s3_ar_size
,	sram_axi_s3_ar_valid
,	sram_axi_s3_aw_addr
,	sram_axi_s3_aw_burst
,	sram_axi_s3_aw_cache
,	sram_axi_s3_aw_id
,	sram_axi_s3_aw_len
,	sram_axi_s3_aw_lock
,	sram_axi_s3_aw_prot
,	sram_axi_s3_aw_ready
,	sram_axi_s3_aw_size
,	sram_axi_s3_aw_valid
,	sram_axi_s3_b_id
,	sram_axi_s3_b_ready
,	sram_axi_s3_b_resp
,	sram_axi_s3_b_valid
,	sram_axi_s3_r_data
,	sram_axi_s3_r_id
,	sram_axi_s3_r_last
,	sram_axi_s3_r_ready
,	sram_axi_s3_r_resp
,	sram_axi_s3_r_valid
,	sram_axi_s3_w_data
,	sram_axi_s3_w_last
,	sram_axi_s3_w_ready
,	sram_axi_s3_w_strb
,	sram_axi_s3_w_valid
,	tm
,	usb_axi_m0_ar_addr
,	usb_axi_m0_ar_burst
,	usb_axi_m0_ar_cache
,	usb_axi_m0_ar_id
,	usb_axi_m0_ar_len
,	usb_axi_m0_ar_lock
,	usb_axi_m0_ar_prot
,	usb_axi_m0_ar_ready
,	usb_axi_m0_ar_size
,	usb_axi_m0_ar_valid
,	usb_axi_m0_aw_addr
,	usb_axi_m0_aw_burst
,	usb_axi_m0_aw_cache
,	usb_axi_m0_aw_id
,	usb_axi_m0_aw_len
,	usb_axi_m0_aw_lock
,	usb_axi_m0_aw_prot
,	usb_axi_m0_aw_ready
,	usb_axi_m0_aw_size
,	usb_axi_m0_aw_valid
,	usb_axi_m0_b_id
,	usb_axi_m0_b_ready
,	usb_axi_m0_b_resp
,	usb_axi_m0_b_valid
,	usb_axi_m0_r_data
,	usb_axi_m0_r_id
,	usb_axi_m0_r_last
,	usb_axi_m0_r_ready
,	usb_axi_m0_r_resp
,	usb_axi_m0_r_valid
,	usb_axi_m0_w_data
,	usb_axi_m0_w_last
,	usb_axi_m0_w_ready
,	usb_axi_m0_w_strb
,	usb_axi_m0_w_valid
);
	output [31:0]  ACPU_WDT_PAddr        ;
	output         ACPU_WDT_PEnable      ;
	input  [31:0]  ACPU_WDT_PRData       ;
	input          ACPU_WDT_PReady       ;
	output         ACPU_WDT_PSel         ;
	input          ACPU_WDT_PSlvErr      ;
	output [3:0]   ACPU_WDT_PWBe         ;
	output [31:0]  ACPU_WDT_PWData       ;
	output         ACPU_WDT_PWrite       ;
	output [31:0]  BCPU_WDT_PAddr        ;
	output         BCPU_WDT_PEnable      ;
	input  [31:0]  BCPU_WDT_PRData       ;
	input          BCPU_WDT_PReady       ;
	output         BCPU_WDT_PSel         ;
	input          BCPU_WDT_PSlvErr      ;
	output [3:0]   BCPU_WDT_PWBe         ;
	output [31:0]  BCPU_WDT_PWData       ;
	output         BCPU_WDT_PWrite       ;
	output [31:0]  DMA_apb_s0_paddr      ;
	output         DMA_apb_s0_penable    ;
	input  [31:0]  DMA_apb_s0_prdata     ;
	input          DMA_apb_s0_pready     ;
	output         DMA_apb_s0_psel       ;
	input          DMA_apb_s0_pslverr    ;
	output [3:0]   DMA_apb_s0_pwbe       ;
	output [31:0]  DMA_apb_s0_pwdata     ;
	output         DMA_apb_s0_pwrite     ;
	output [31:0]  FCB_apb_s0_paddr      ;
	output         FCB_apb_s0_penable    ;
	input  [31:0]  FCB_apb_s0_prdata     ;
	input          FCB_apb_s0_pready     ;
	output         FCB_apb_s0_psel       ;
	input          FCB_apb_s0_pslverr    ;
	output [3:0]   FCB_apb_s0_pwbe       ;
	output [31:0]  FCB_apb_s0_pwdata     ;
	output         FCB_apb_s0_pwrite     ;
	output [31:0]  GPIO_apb_s0_paddr     ;
	output         GPIO_apb_s0_penable   ;
	input  [31:0]  GPIO_apb_s0_prdata    ;
	input          GPIO_apb_s0_pready    ;
	output         GPIO_apb_s0_psel      ;
	input          GPIO_apb_s0_pslverr   ;
	output [3:0]   GPIO_apb_s0_pwbe      ;
	output [31:0]  GPIO_apb_s0_pwdata    ;
	output         GPIO_apb_s0_pwrite    ;
	output [31:0]  GPT_apb_s0_paddr      ;
	output         GPT_apb_s0_penable    ;
	input  [31:0]  GPT_apb_s0_prdata     ;
	input          GPT_apb_s0_pready     ;
	output         GPT_apb_s0_psel       ;
	input          GPT_apb_s0_pslverr    ;
	output [3:0]   GPT_apb_s0_pwbe       ;
	output [31:0]  GPT_apb_s0_pwdata     ;
	output         GPT_apb_s0_pwrite     ;
	output [31:0]  I2C_apb_s0_paddr      ;
	output         I2C_apb_s0_penable    ;
	input  [31:0]  I2C_apb_s0_prdata     ;
	input          I2C_apb_s0_pready     ;
	output         I2C_apb_s0_psel       ;
	input          I2C_apb_s0_pslverr    ;
	output [3:0]   I2C_apb_s0_pwbe       ;
	output [31:0]  I2C_apb_s0_pwdata     ;
	output         I2C_apb_s0_pwrite     ;
	output [31:0]  MBOX_apb_s0_paddr     ;
	output         MBOX_apb_s0_penable   ;
	input  [31:0]  MBOX_apb_s0_prdata    ;
	input          MBOX_apb_s0_pready    ;
	output         MBOX_apb_s0_psel      ;
	input          MBOX_apb_s0_pslverr   ;
	output [3:0]   MBOX_apb_s0_pwbe      ;
	output [31:0]  MBOX_apb_s0_pwdata    ;
	output         MBOX_apb_s0_pwrite    ;
	output [31:0]  PUFCC_apb_s0_PAddr    ;
	output         PUFCC_apb_s0_PEnable  ;
	output [2:0]   PUFCC_apb_s0_PProt    ;
	input  [31:0]  PUFCC_apb_s0_PRData   ;
	input          PUFCC_apb_s0_PReady   ;
	output         PUFCC_apb_s0_PSel     ;
	input          PUFCC_apb_s0_PSlvErr  ;
	output [3:0]   PUFCC_apb_s0_PStrb    ;
	output [31:0]  PUFCC_apb_s0_PWData   ;
	output         PUFCC_apb_s0_PWrite   ;
	output [31:0]  SCU_PAddr             ;
	output         SCU_PEnable           ;
	input  [31:0]  SCU_PRData            ;
	input          SCU_PReady            ;
	output         SCU_PSel              ;
	input          SCU_PSlvErr           ;
	output [3:0]   SCU_PWBe              ;
	output [31:0]  SCU_PWData            ;
	output         SCU_PWrite            ;
	output [31:0]  SPI_ahb_s0_haddr      ;
	output [2:0]   SPI_ahb_s0_hburst     ;
	output         SPI_ahb_s0_hmastlock  ;
	output [3:0]   SPI_ahb_s0_hprot      ;
	input  [31:0]  SPI_ahb_s0_hrdata     ;
	input          SPI_ahb_s0_hready     ;
	input          SPI_ahb_s0_hresp      ;
	output         SPI_ahb_s0_hsel       ;
	output [2:0]   SPI_ahb_s0_hsize      ;
	output [1:0]   SPI_ahb_s0_htrans     ;
	output [3:0]   SPI_ahb_s0_hwbe       ;
	output [31:0]  SPI_ahb_s0_hwdata     ;
	output         SPI_ahb_s0_hwrite     ;
	output [31:0]  SPI_mem_ahb_haddr     ;
	output [2:0]   SPI_mem_ahb_hburst    ;
	output         SPI_mem_ahb_hmastlock ;
	output [3:0]   SPI_mem_ahb_hprot     ;
	input  [31:0]  SPI_mem_ahb_hrdata    ;
	input          SPI_mem_ahb_hready    ;
	input          SPI_mem_ahb_hresp     ;
	output         SPI_mem_ahb_hsel      ;
	output [2:0]   SPI_mem_ahb_hsize     ;
	output [1:0]   SPI_mem_ahb_htrans    ;
	output [3:0]   SPI_mem_ahb_hwbe      ;
	output [31:0]  SPI_mem_ahb_hwdata    ;
	output         SPI_mem_ahb_hwrite    ;
	output [31:0]  UART_apb_s0_paddr     ;
	output         UART_apb_s0_penable   ;
	input  [31:0]  UART_apb_s0_prdata    ;
	input          UART_apb_s0_pready    ;
	output         UART_apb_s0_psel      ;
	input          UART_apb_s0_pslverr   ;
	output [3:0]   UART_apb_s0_pwbe      ;
	output [31:0]  UART_apb_s0_pwdata    ;
	output         UART_apb_s0_pwrite    ;
	output [31:0]  UART_apb_s1_paddr     ;
	output         UART_apb_s1_penable   ;
	input  [31:0]  UART_apb_s1_prdata    ;
	input          UART_apb_s1_pready    ;
	output         UART_apb_s1_psel      ;
	input          UART_apb_s1_pslverr   ;
	output [3:0]   UART_apb_s1_pwbe      ;
	output [31:0]  UART_apb_s1_pwdata    ;
	output         UART_apb_s1_pwrite    ;
	output [31:0]  USB_axi_s0_ar_addr    ;
	output [2:0]   USB_axi_s0_ar_prot    ;
	input          USB_axi_s0_ar_ready   ;
	output         USB_axi_s0_ar_valid   ;
	output [31:0]  USB_axi_s0_aw_addr    ;
	output [2:0]   USB_axi_s0_aw_prot    ;
	input          USB_axi_s0_aw_ready   ;
	output         USB_axi_s0_aw_valid   ;
	output         USB_axi_s0_b_ready    ;
	input  [1:0]   USB_axi_s0_b_resp     ;
	input          USB_axi_s0_b_valid    ;
	input  [31:0]  USB_axi_s0_r_data     ;
	output         USB_axi_s0_r_ready    ;
	input  [1:0]   USB_axi_s0_r_resp     ;
	input          USB_axi_s0_r_valid    ;
	output [31:0]  USB_axi_s0_w_data     ;
	input          USB_axi_s0_w_ready    ;
	output [3:0]   USB_axi_s0_w_strb     ;
	output         USB_axi_s0_w_valid    ;
	input  [31:0]  acpu_axi_m0_ar_addr   ;
	input  [1:0]   acpu_axi_m0_ar_burst  ;
	input  [3:0]   acpu_axi_m0_ar_cache  ;
	input  [3:0]   acpu_axi_m0_ar_id     ;
	input  [2:0]   acpu_axi_m0_ar_len    ;
	input          acpu_axi_m0_ar_lock   ;
	input  [2:0]   acpu_axi_m0_ar_prot   ;
	output         acpu_axi_m0_ar_ready  ;
	input  [2:0]   acpu_axi_m0_ar_size   ;
	input          acpu_axi_m0_ar_valid  ;
	input  [31:0]  acpu_axi_m0_aw_addr   ;
	input  [1:0]   acpu_axi_m0_aw_burst  ;
	input  [3:0]   acpu_axi_m0_aw_cache  ;
	input  [3:0]   acpu_axi_m0_aw_id     ;
	input  [2:0]   acpu_axi_m0_aw_len    ;
	input          acpu_axi_m0_aw_lock   ;
	input  [2:0]   acpu_axi_m0_aw_prot   ;
	output         acpu_axi_m0_aw_ready  ;
	input  [2:0]   acpu_axi_m0_aw_size   ;
	input          acpu_axi_m0_aw_valid  ;
	output [3:0]   acpu_axi_m0_b_id      ;
	input          acpu_axi_m0_b_ready   ;
	output [1:0]   acpu_axi_m0_b_resp    ;
	output         acpu_axi_m0_b_valid   ;
	output [63:0]  acpu_axi_m0_r_data    ;
	output [3:0]   acpu_axi_m0_r_id      ;
	output         acpu_axi_m0_r_last    ;
	input          acpu_axi_m0_r_ready   ;
	output [1:0]   acpu_axi_m0_r_resp    ;
	output         acpu_axi_m0_r_valid   ;
	input  [63:0]  acpu_axi_m0_w_data    ;
	input          acpu_axi_m0_w_last    ;
	output         acpu_axi_m0_w_ready   ;
	input  [7:0]   acpu_axi_m0_w_strb    ;
	input          acpu_axi_m0_w_valid   ;
	input  [31:0]  arm_axi_m0_ar_addr    ;
	input  [1:0]   arm_axi_m0_ar_burst   ;
	input  [3:0]   arm_axi_m0_ar_cache   ;
	input  [3:0]   arm_axi_m0_ar_id      ;
	input  [2:0]   arm_axi_m0_ar_len     ;
	input          arm_axi_m0_ar_lock    ;
	input  [2:0]   arm_axi_m0_ar_prot    ;
	output         arm_axi_m0_ar_ready   ;
	input  [2:0]   arm_axi_m0_ar_size    ;
	input          arm_axi_m0_ar_valid   ;
	input  [31:0]  arm_axi_m0_aw_addr    ;
	input  [1:0]   arm_axi_m0_aw_burst   ;
	input  [3:0]   arm_axi_m0_aw_cache   ;
	input  [3:0]   arm_axi_m0_aw_id      ;
	input  [2:0]   arm_axi_m0_aw_len     ;
	input          arm_axi_m0_aw_lock    ;
	input  [2:0]   arm_axi_m0_aw_prot    ;
	output         arm_axi_m0_aw_ready   ;
	input  [2:0]   arm_axi_m0_aw_size    ;
	input          arm_axi_m0_aw_valid   ;
	output [3:0]   arm_axi_m0_b_id       ;
	input          arm_axi_m0_b_ready    ;
	output [1:0]   arm_axi_m0_b_resp     ;
	output         arm_axi_m0_b_valid    ;
	output [63:0]  arm_axi_m0_r_data     ;
	output [3:0]   arm_axi_m0_r_id       ;
	output         arm_axi_m0_r_last     ;
	input          arm_axi_m0_r_ready    ;
	output [1:0]   arm_axi_m0_r_resp     ;
	output         arm_axi_m0_r_valid    ;
	input  [63:0]  arm_axi_m0_w_data     ;
	input          arm_axi_m0_w_last     ;
	output         arm_axi_m0_w_ready    ;
	input  [7:0]   arm_axi_m0_w_strb     ;
	input          arm_axi_m0_w_valid    ;
	input  [31:0]  bcpu_ahb_m0_haddr     ;
	input  [2:0]   bcpu_ahb_m0_hburst    ;
	input          bcpu_ahb_m0_hmastlock ;
	input  [3:0]   bcpu_ahb_m0_hprot     ;
	output [31:0]  bcpu_ahb_m0_hrdata    ;
	output         bcpu_ahb_m0_hready    ;
	output         bcpu_ahb_m0_hresp     ;
	input          bcpu_ahb_m0_hsel      ;
	input  [2:0]   bcpu_ahb_m0_hsize     ;
	input  [1:0]   bcpu_ahb_m0_htrans    ;
	input  [3:0]   bcpu_ahb_m0_hwbe      ;
	input  [31:0]  bcpu_ahb_m0_hwdata    ;
	input          bcpu_ahb_m0_hwrite    ;
	input          clk_133               ;
	input          clk_266               ;
	input          clk_533               ;
	output         cpu_observer_AFReady  ;
	input          cpu_observer_AFValid  ;
	output         cpu_observer_ATBytes  ;
	output [15:0]  cpu_observer_ATData   ;
	output [6:0]   cpu_observer_ATId     ;
	input          cpu_observer_ATReady  ;
	output         cpu_observer_ATValid  ;
	output [31:0]  ddr_axi_s0_ar_addr    ;
	output [1:0]   ddr_axi_s0_ar_burst   ;
	output [3:0]   ddr_axi_s0_ar_cache   ;
	output [3:0]   ddr_axi_s0_ar_id      ;
	output [2:0]   ddr_axi_s0_ar_len     ;
	output         ddr_axi_s0_ar_lock    ;
	output [2:0]   ddr_axi_s0_ar_prot    ;
	input          ddr_axi_s0_ar_ready   ;
	output [2:0]   ddr_axi_s0_ar_size    ;
	output         ddr_axi_s0_ar_valid   ;
	output [31:0]  ddr_axi_s0_aw_addr    ;
	output [1:0]   ddr_axi_s0_aw_burst   ;
	output [3:0]   ddr_axi_s0_aw_cache   ;
	output [3:0]   ddr_axi_s0_aw_id      ;
	output [2:0]   ddr_axi_s0_aw_len     ;
	output         ddr_axi_s0_aw_lock    ;
	output [2:0]   ddr_axi_s0_aw_prot    ;
	input          ddr_axi_s0_aw_ready   ;
	output [2:0]   ddr_axi_s0_aw_size    ;
	output         ddr_axi_s0_aw_valid   ;
	input  [3:0]   ddr_axi_s0_b_id       ;
	output         ddr_axi_s0_b_ready    ;
	input  [1:0]   ddr_axi_s0_b_resp     ;
	input          ddr_axi_s0_b_valid    ;
	input  [127:0] ddr_axi_s0_r_data     ;
	input  [3:0]   ddr_axi_s0_r_id       ;
	input          ddr_axi_s0_r_last     ;
	output         ddr_axi_s0_r_ready    ;
	input  [1:0]   ddr_axi_s0_r_resp     ;
	input          ddr_axi_s0_r_valid    ;
	output [127:0] ddr_axi_s0_w_data     ;
	output         ddr_axi_s0_w_last     ;
	input          ddr_axi_s0_w_ready    ;
	output [15:0]  ddr_axi_s0_w_strb     ;
	output         ddr_axi_s0_w_valid    ;
	output [31:0]  ddr_axi_s1_ar_addr    ;
	output [1:0]   ddr_axi_s1_ar_burst   ;
	output [3:0]   ddr_axi_s1_ar_cache   ;
	output [3:0]   ddr_axi_s1_ar_id      ;
	output [2:0]   ddr_axi_s1_ar_len     ;
	output         ddr_axi_s1_ar_lock    ;
	output [2:0]   ddr_axi_s1_ar_prot    ;
	input          ddr_axi_s1_ar_ready   ;
	output [2:0]   ddr_axi_s1_ar_size    ;
	output         ddr_axi_s1_ar_valid   ;
	output [31:0]  ddr_axi_s1_aw_addr    ;
	output [1:0]   ddr_axi_s1_aw_burst   ;
	output [3:0]   ddr_axi_s1_aw_cache   ;
	output [3:0]   ddr_axi_s1_aw_id      ;
	output [2:0]   ddr_axi_s1_aw_len     ;
	output         ddr_axi_s1_aw_lock    ;
	output [2:0]   ddr_axi_s1_aw_prot    ;
	input          ddr_axi_s1_aw_ready   ;
	output [2:0]   ddr_axi_s1_aw_size    ;
	output         ddr_axi_s1_aw_valid   ;
	input  [3:0]   ddr_axi_s1_b_id       ;
	output         ddr_axi_s1_b_ready    ;
	input  [1:0]   ddr_axi_s1_b_resp     ;
	input          ddr_axi_s1_b_valid    ;
	input  [127:0] ddr_axi_s1_r_data     ;
	input  [3:0]   ddr_axi_s1_r_id       ;
	input          ddr_axi_s1_r_last     ;
	output         ddr_axi_s1_r_ready    ;
	input  [1:0]   ddr_axi_s1_r_resp     ;
	input          ddr_axi_s1_r_valid    ;
	output [127:0] ddr_axi_s1_w_data     ;
	output         ddr_axi_s1_w_last     ;
	input          ddr_axi_s1_w_ready    ;
	output [15:0]  ddr_axi_s1_w_strb     ;
	output         ddr_axi_s1_w_valid    ;
	output [31:0]  ddr_axi_s2_ar_addr    ;
	output [1:0]   ddr_axi_s2_ar_burst   ;
	output [3:0]   ddr_axi_s2_ar_cache   ;
	output [3:0]   ddr_axi_s2_ar_id      ;
	output [2:0]   ddr_axi_s2_ar_len     ;
	output         ddr_axi_s2_ar_lock    ;
	output [2:0]   ddr_axi_s2_ar_prot    ;
	input          ddr_axi_s2_ar_ready   ;
	output [2:0]   ddr_axi_s2_ar_size    ;
	output         ddr_axi_s2_ar_valid   ;
	output [31:0]  ddr_axi_s2_aw_addr    ;
	output [1:0]   ddr_axi_s2_aw_burst   ;
	output [3:0]   ddr_axi_s2_aw_cache   ;
	output [3:0]   ddr_axi_s2_aw_id      ;
	output [2:0]   ddr_axi_s2_aw_len     ;
	output         ddr_axi_s2_aw_lock    ;
	output [2:0]   ddr_axi_s2_aw_prot    ;
	input          ddr_axi_s2_aw_ready   ;
	output [2:0]   ddr_axi_s2_aw_size    ;
	output         ddr_axi_s2_aw_valid   ;
	input  [3:0]   ddr_axi_s2_b_id       ;
	output         ddr_axi_s2_b_ready    ;
	input  [1:0]   ddr_axi_s2_b_resp     ;
	input          ddr_axi_s2_b_valid    ;
	input  [127:0] ddr_axi_s2_r_data     ;
	input  [3:0]   ddr_axi_s2_r_id       ;
	input          ddr_axi_s2_r_last     ;
	output         ddr_axi_s2_r_ready    ;
	input  [1:0]   ddr_axi_s2_r_resp     ;
	input          ddr_axi_s2_r_valid    ;
	output [127:0] ddr_axi_s2_w_data     ;
	output         ddr_axi_s2_w_last     ;
	input          ddr_axi_s2_w_ready    ;
	output [15:0]  ddr_axi_s2_w_strb     ;
	output         ddr_axi_s2_w_valid    ;
	output [31:0]  ddr_axi_s3_ar_addr    ;
	output [1:0]   ddr_axi_s3_ar_burst   ;
	output [3:0]   ddr_axi_s3_ar_cache   ;
	output [3:0]   ddr_axi_s3_ar_id      ;
	output [2:0]   ddr_axi_s3_ar_len     ;
	output         ddr_axi_s3_ar_lock    ;
	output [2:0]   ddr_axi_s3_ar_prot    ;
	input          ddr_axi_s3_ar_ready   ;
	output [2:0]   ddr_axi_s3_ar_size    ;
	output         ddr_axi_s3_ar_valid   ;
	output [31:0]  ddr_axi_s3_aw_addr    ;
	output [1:0]   ddr_axi_s3_aw_burst   ;
	output [3:0]   ddr_axi_s3_aw_cache   ;
	output [3:0]   ddr_axi_s3_aw_id      ;
	output [2:0]   ddr_axi_s3_aw_len     ;
	output         ddr_axi_s3_aw_lock    ;
	output [2:0]   ddr_axi_s3_aw_prot    ;
	input          ddr_axi_s3_aw_ready   ;
	output [2:0]   ddr_axi_s3_aw_size    ;
	output         ddr_axi_s3_aw_valid   ;
	input  [3:0]   ddr_axi_s3_b_id       ;
	output         ddr_axi_s3_b_ready    ;
	input  [1:0]   ddr_axi_s3_b_resp     ;
	input          ddr_axi_s3_b_valid    ;
	input  [127:0] ddr_axi_s3_r_data     ;
	input  [3:0]   ddr_axi_s3_r_id       ;
	input          ddr_axi_s3_r_last     ;
	output         ddr_axi_s3_r_ready    ;
	input  [1:0]   ddr_axi_s3_r_resp     ;
	input          ddr_axi_s3_r_valid    ;
	output [127:0] ddr_axi_s3_w_data     ;
	output         ddr_axi_s3_w_last     ;
	input          ddr_axi_s3_w_ready    ;
	output [15:0]  ddr_axi_s3_w_strb     ;
	output         ddr_axi_s3_w_valid    ;
	output [31:0]  ddr_axil_s0_ar_addr   ;
	output [2:0]   ddr_axil_s0_ar_prot   ;
	input          ddr_axil_s0_ar_ready  ;
	output         ddr_axil_s0_ar_valid  ;
	output [31:0]  ddr_axil_s0_aw_addr   ;
	output [2:0]   ddr_axil_s0_aw_prot   ;
	input          ddr_axil_s0_aw_ready  ;
	output         ddr_axil_s0_aw_valid  ;
	output         ddr_axil_s0_b_ready   ;
	input  [1:0]   ddr_axil_s0_b_resp    ;
	input          ddr_axil_s0_b_valid   ;
	input  [31:0]  ddr_axil_s0_r_data    ;
	output         ddr_axil_s0_r_ready   ;
	input  [1:0]   ddr_axil_s0_r_resp    ;
	input          ddr_axil_s0_r_valid   ;
	output [31:0]  ddr_axil_s0_w_data    ;
	input          ddr_axil_s0_w_ready   ;
	output [3:0]   ddr_axil_s0_w_strb    ;
	output         ddr_axil_s0_w_valid   ;
	input  [31:0]  dma_axi_m0_ar_addr    ;
	input  [1:0]   dma_axi_m0_ar_burst   ;
	input  [3:0]   dma_axi_m0_ar_cache   ;
	input  [3:0]   dma_axi_m0_ar_id      ;
	input  [3:0]   dma_axi_m0_ar_len     ;
	input          dma_axi_m0_ar_lock    ;
	input  [2:0]   dma_axi_m0_ar_prot    ;
	output         dma_axi_m0_ar_ready   ;
	input  [2:0]   dma_axi_m0_ar_size    ;
	input          dma_axi_m0_ar_valid   ;
	input  [31:0]  dma_axi_m0_aw_addr    ;
	input  [1:0]   dma_axi_m0_aw_burst   ;
	input  [3:0]   dma_axi_m0_aw_cache   ;
	input  [3:0]   dma_axi_m0_aw_id      ;
	input  [3:0]   dma_axi_m0_aw_len     ;
	input          dma_axi_m0_aw_lock    ;
	input  [2:0]   dma_axi_m0_aw_prot    ;
	output         dma_axi_m0_aw_ready   ;
	input  [2:0]   dma_axi_m0_aw_size    ;
	input          dma_axi_m0_aw_valid   ;
	output [3:0]   dma_axi_m0_b_id       ;
	input          dma_axi_m0_b_ready    ;
	output [1:0]   dma_axi_m0_b_resp     ;
	output         dma_axi_m0_b_valid    ;
	output [31:0]  dma_axi_m0_r_data     ;
	output [3:0]   dma_axi_m0_r_id       ;
	output         dma_axi_m0_r_last     ;
	input          dma_axi_m0_r_ready    ;
	output [1:0]   dma_axi_m0_r_resp     ;
	output         dma_axi_m0_r_valid    ;
	input  [31:0]  dma_axi_m0_w_data     ;
	input          dma_axi_m0_w_last     ;
	output         dma_axi_m0_w_ready    ;
	input  [3:0]   dma_axi_m0_w_strb     ;
	input          dma_axi_m0_w_valid    ;
	input  [31:0]  dma_axi_m1_ar_addr    ;
	input  [1:0]   dma_axi_m1_ar_burst   ;
	input  [3:0]   dma_axi_m1_ar_cache   ;
	input  [3:0]   dma_axi_m1_ar_id      ;
	input  [3:0]   dma_axi_m1_ar_len     ;
	input          dma_axi_m1_ar_lock    ;
	input  [2:0]   dma_axi_m1_ar_prot    ;
	output         dma_axi_m1_ar_ready   ;
	input  [2:0]   dma_axi_m1_ar_size    ;
	input          dma_axi_m1_ar_valid   ;
	input  [31:0]  dma_axi_m1_aw_addr    ;
	input  [1:0]   dma_axi_m1_aw_burst   ;
	input  [3:0]   dma_axi_m1_aw_cache   ;
	input  [3:0]   dma_axi_m1_aw_id      ;
	input  [3:0]   dma_axi_m1_aw_len     ;
	input          dma_axi_m1_aw_lock    ;
	input  [2:0]   dma_axi_m1_aw_prot    ;
	output         dma_axi_m1_aw_ready   ;
	input  [2:0]   dma_axi_m1_aw_size    ;
	input          dma_axi_m1_aw_valid   ;
	output [3:0]   dma_axi_m1_b_id       ;
	input          dma_axi_m1_b_ready    ;
	output [1:0]   dma_axi_m1_b_resp     ;
	output         dma_axi_m1_b_valid    ;
	output [31:0]  dma_axi_m1_r_data     ;
	output [3:0]   dma_axi_m1_r_id       ;
	output         dma_axi_m1_r_last     ;
	input          dma_axi_m1_r_ready    ;
	output [1:0]   dma_axi_m1_r_resp     ;
	output         dma_axi_m1_r_valid    ;
	input  [31:0]  dma_axi_m1_w_data     ;
	input          dma_axi_m1_w_last     ;
	output         dma_axi_m1_w_ready    ;
	input  [3:0]   dma_axi_m1_w_strb     ;
	input          dma_axi_m1_w_valid    ;
	output [31:0]  fpga_ahb_s0_haddr     ;
	output [2:0]   fpga_ahb_s0_hburst    ;
	output         fpga_ahb_s0_hmastlock ;
	output [3:0]   fpga_ahb_s0_hprot     ;
	input  [31:0]  fpga_ahb_s0_hrdata    ;
	input          fpga_ahb_s0_hready    ;
	input          fpga_ahb_s0_hresp     ;
	output         fpga_ahb_s0_hsel      ;
	output [2:0]   fpga_ahb_s0_hsize     ;
	output [1:0]   fpga_ahb_s0_htrans    ;
	output [3:0]   fpga_ahb_s0_hwbe      ;
	output [31:0]  fpga_ahb_s0_hwdata    ;
	output         fpga_ahb_s0_hwrite    ;
	input  [31:0]  fpga_axi_m0_ar_addr   ;
	input  [1:0]   fpga_axi_m0_ar_burst  ;
	input  [3:0]   fpga_axi_m0_ar_cache  ;
	input  [3:0]   fpga_axi_m0_ar_id     ;
	input  [2:0]   fpga_axi_m0_ar_len    ;
	input          fpga_axi_m0_ar_lock   ;
	input  [2:0]   fpga_axi_m0_ar_prot   ;
	output         fpga_axi_m0_ar_ready  ;
	input  [2:0]   fpga_axi_m0_ar_size   ;
	input          fpga_axi_m0_ar_valid  ;
	input  [31:0]  fpga_axi_m0_aw_addr   ;
	input  [1:0]   fpga_axi_m0_aw_burst  ;
	input  [3:0]   fpga_axi_m0_aw_cache  ;
	input  [3:0]   fpga_axi_m0_aw_id     ;
	input  [2:0]   fpga_axi_m0_aw_len    ;
	input          fpga_axi_m0_aw_lock   ;
	input  [2:0]   fpga_axi_m0_aw_prot   ;
	output         fpga_axi_m0_aw_ready  ;
	input  [2:0]   fpga_axi_m0_aw_size   ;
	input          fpga_axi_m0_aw_valid  ;
	output [3:0]   fpga_axi_m0_b_id      ;
	input          fpga_axi_m0_b_ready   ;
	output [1:0]   fpga_axi_m0_b_resp    ;
	output         fpga_axi_m0_b_valid   ;
	output [63:0]  fpga_axi_m0_r_data    ;
	output [3:0]   fpga_axi_m0_r_id      ;
	output         fpga_axi_m0_r_last    ;
	input          fpga_axi_m0_r_ready   ;
	output [1:0]   fpga_axi_m0_r_resp    ;
	output         fpga_axi_m0_r_valid   ;
	input  [63:0]  fpga_axi_m0_w_data    ;
	input          fpga_axi_m0_w_last    ;
	output         fpga_axi_m0_w_ready   ;
	input  [7:0]   fpga_axi_m0_w_strb    ;
	input          fpga_axi_m0_w_valid   ;
	input  [31:0]  fpga_axi_m1_ar_addr   ;
	input  [1:0]   fpga_axi_m1_ar_burst  ;
	input  [3:0]   fpga_axi_m1_ar_cache  ;
	input  [3:0]   fpga_axi_m1_ar_id     ;
	input  [3:0]   fpga_axi_m1_ar_len    ;
	input          fpga_axi_m1_ar_lock   ;
	input  [2:0]   fpga_axi_m1_ar_prot   ;
	output         fpga_axi_m1_ar_ready  ;
	input  [2:0]   fpga_axi_m1_ar_size   ;
	input          fpga_axi_m1_ar_valid  ;
	input  [31:0]  fpga_axi_m1_aw_addr   ;
	input  [1:0]   fpga_axi_m1_aw_burst  ;
	input  [3:0]   fpga_axi_m1_aw_cache  ;
	input  [3:0]   fpga_axi_m1_aw_id     ;
	input  [3:0]   fpga_axi_m1_aw_len    ;
	input          fpga_axi_m1_aw_lock   ;
	input  [2:0]   fpga_axi_m1_aw_prot   ;
	output         fpga_axi_m1_aw_ready  ;
	input  [2:0]   fpga_axi_m1_aw_size   ;
	input          fpga_axi_m1_aw_valid  ;
	output [3:0]   fpga_axi_m1_b_id      ;
	input          fpga_axi_m1_b_ready   ;
	output [1:0]   fpga_axi_m1_b_resp    ;
	output         fpga_axi_m1_b_valid   ;
	output [31:0]  fpga_axi_m1_r_data    ;
	output [3:0]   fpga_axi_m1_r_id      ;
	output         fpga_axi_m1_r_last    ;
	input          fpga_axi_m1_r_ready   ;
	output [1:0]   fpga_axi_m1_r_resp    ;
	output         fpga_axi_m1_r_valid   ;
	input  [31:0]  fpga_axi_m1_w_data    ;
	input          fpga_axi_m1_w_last    ;
	output         fpga_axi_m1_w_ready   ;
	input  [3:0]   fpga_axi_m1_w_strb    ;
	input          fpga_axi_m1_w_valid   ;
	input          fpga_clk_m0           ;
	input          fpga_clk_m1           ;
	input          fpga_clk_s0           ;
	input          fpga_rstm0_n          ;
	input          fpga_rstm1_n          ;
	input          fpga_rsts0_n          ;
	output [31:0]  gbe_apb_s0_paddr      ;
	output         gbe_apb_s0_penable    ;
	input  [31:0]  gbe_apb_s0_prdata     ;
	input          gbe_apb_s0_pready     ;
	output         gbe_apb_s0_psel       ;
	input          gbe_apb_s0_pslverr    ;
	output [3:0]   gbe_apb_s0_pwbe       ;
	output [31:0]  gbe_apb_s0_pwdata     ;
	output         gbe_apb_s0_pwrite     ;
	input  [31:0]  gbe_axi_m0_ar_addr    ;
	input  [1:0]   gbe_axi_m0_ar_burst   ;
	input  [3:0]   gbe_axi_m0_ar_cache   ;
	input  [3:0]   gbe_axi_m0_ar_id      ;
	input  [3:0]   gbe_axi_m0_ar_len     ;
	input          gbe_axi_m0_ar_lock    ;
	input  [2:0]   gbe_axi_m0_ar_prot    ;
	output         gbe_axi_m0_ar_ready   ;
	input  [2:0]   gbe_axi_m0_ar_size    ;
	input          gbe_axi_m0_ar_valid   ;
	input  [31:0]  gbe_axi_m0_aw_addr    ;
	input  [1:0]   gbe_axi_m0_aw_burst   ;
	input  [3:0]   gbe_axi_m0_aw_cache   ;
	input  [3:0]   gbe_axi_m0_aw_id      ;
	input  [3:0]   gbe_axi_m0_aw_len     ;
	input          gbe_axi_m0_aw_lock    ;
	input  [2:0]   gbe_axi_m0_aw_prot    ;
	output         gbe_axi_m0_aw_ready   ;
	input  [2:0]   gbe_axi_m0_aw_size    ;
	input          gbe_axi_m0_aw_valid   ;
	output [3:0]   gbe_axi_m0_b_id       ;
	input          gbe_axi_m0_b_ready    ;
	output [1:0]   gbe_axi_m0_b_resp     ;
	output         gbe_axi_m0_b_valid    ;
	output [31:0]  gbe_axi_m0_r_data     ;
	output [3:0]   gbe_axi_m0_r_id       ;
	output         gbe_axi_m0_r_last     ;
	input          gbe_axi_m0_r_ready    ;
	output [1:0]   gbe_axi_m0_r_resp     ;
	output         gbe_axi_m0_r_valid    ;
	input  [31:0]  gbe_axi_m0_w_data     ;
	input          gbe_axi_m0_w_last     ;
	output         gbe_axi_m0_w_ready    ;
	input  [3:0]   gbe_axi_m0_w_strb     ;
	input          gbe_axi_m0_w_valid    ;
	input  [31:0]  pufcc_axi_m0_ar_addr  ;
	input  [1:0]   pufcc_axi_m0_ar_burst ;
	input  [3:0]   pufcc_axi_m0_ar_cache ;
	input  [3:0]   pufcc_axi_m0_ar_id    ;
	input  [3:0]   pufcc_axi_m0_ar_len   ;
	input          pufcc_axi_m0_ar_lock  ;
	input  [2:0]   pufcc_axi_m0_ar_prot  ;
	output         pufcc_axi_m0_ar_ready ;
	input  [2:0]   pufcc_axi_m0_ar_size  ;
	input          pufcc_axi_m0_ar_valid ;
	input  [31:0]  pufcc_axi_m0_aw_addr  ;
	input  [1:0]   pufcc_axi_m0_aw_burst ;
	input  [3:0]   pufcc_axi_m0_aw_cache ;
	input  [3:0]   pufcc_axi_m0_aw_id    ;
	input  [3:0]   pufcc_axi_m0_aw_len   ;
	input          pufcc_axi_m0_aw_lock  ;
	input  [2:0]   pufcc_axi_m0_aw_prot  ;
	output         pufcc_axi_m0_aw_ready ;
	input  [2:0]   pufcc_axi_m0_aw_size  ;
	input          pufcc_axi_m0_aw_valid ;
	output [3:0]   pufcc_axi_m0_b_id     ;
	input          pufcc_axi_m0_b_ready  ;
	output [1:0]   pufcc_axi_m0_b_resp   ;
	output         pufcc_axi_m0_b_valid  ;
	output [31:0]  pufcc_axi_m0_r_data   ;
	output [3:0]   pufcc_axi_m0_r_id     ;
	output         pufcc_axi_m0_r_last   ;
	input          pufcc_axi_m0_r_ready  ;
	output [1:0]   pufcc_axi_m0_r_resp   ;
	output         pufcc_axi_m0_r_valid  ;
	input  [31:0]  pufcc_axi_m0_w_data   ;
	input          pufcc_axi_m0_w_last   ;
	output         pufcc_axi_m0_w_ready  ;
	input  [3:0]   pufcc_axi_m0_w_strb   ;
	input          pufcc_axi_m0_w_valid  ;
	input          rst_133_n             ;
	input          rst_266_n             ;
	input          rst_533_n             ;
	output [31:0]  sram_axi_s0_ar_addr   ;
	output [1:0]   sram_axi_s0_ar_burst  ;
	output [3:0]   sram_axi_s0_ar_cache  ;
	output [3:0]   sram_axi_s0_ar_id     ;
	output [3:0]   sram_axi_s0_ar_len    ;
	output         sram_axi_s0_ar_lock   ;
	output [2:0]   sram_axi_s0_ar_prot   ;
	input          sram_axi_s0_ar_ready  ;
	output [2:0]   sram_axi_s0_ar_size   ;
	output         sram_axi_s0_ar_valid  ;
	output [31:0]  sram_axi_s0_aw_addr   ;
	output [1:0]   sram_axi_s0_aw_burst  ;
	output [3:0]   sram_axi_s0_aw_cache  ;
	output [3:0]   sram_axi_s0_aw_id     ;
	output [3:0]   sram_axi_s0_aw_len    ;
	output         sram_axi_s0_aw_lock   ;
	output [2:0]   sram_axi_s0_aw_prot   ;
	input          sram_axi_s0_aw_ready  ;
	output [2:0]   sram_axi_s0_aw_size   ;
	output         sram_axi_s0_aw_valid  ;
	input  [3:0]   sram_axi_s0_b_id      ;
	output         sram_axi_s0_b_ready   ;
	input  [1:0]   sram_axi_s0_b_resp    ;
	input          sram_axi_s0_b_valid   ;
	input  [31:0]  sram_axi_s0_r_data    ;
	input  [3:0]   sram_axi_s0_r_id      ;
	input          sram_axi_s0_r_last    ;
	output         sram_axi_s0_r_ready   ;
	input  [1:0]   sram_axi_s0_r_resp    ;
	input          sram_axi_s0_r_valid   ;
	output [31:0]  sram_axi_s0_w_data    ;
	output         sram_axi_s0_w_last    ;
	input          sram_axi_s0_w_ready   ;
	output [3:0]   sram_axi_s0_w_strb    ;
	output         sram_axi_s0_w_valid   ;
	output [31:0]  sram_axi_s1_ar_addr   ;
	output [1:0]   sram_axi_s1_ar_burst  ;
	output [3:0]   sram_axi_s1_ar_cache  ;
	output [3:0]   sram_axi_s1_ar_id     ;
	output [3:0]   sram_axi_s1_ar_len    ;
	output         sram_axi_s1_ar_lock   ;
	output [2:0]   sram_axi_s1_ar_prot   ;
	input          sram_axi_s1_ar_ready  ;
	output [2:0]   sram_axi_s1_ar_size   ;
	output         sram_axi_s1_ar_valid  ;
	output [31:0]  sram_axi_s1_aw_addr   ;
	output [1:0]   sram_axi_s1_aw_burst  ;
	output [3:0]   sram_axi_s1_aw_cache  ;
	output [3:0]   sram_axi_s1_aw_id     ;
	output [3:0]   sram_axi_s1_aw_len    ;
	output         sram_axi_s1_aw_lock   ;
	output [2:0]   sram_axi_s1_aw_prot   ;
	input          sram_axi_s1_aw_ready  ;
	output [2:0]   sram_axi_s1_aw_size   ;
	output         sram_axi_s1_aw_valid  ;
	input  [3:0]   sram_axi_s1_b_id      ;
	output         sram_axi_s1_b_ready   ;
	input  [1:0]   sram_axi_s1_b_resp    ;
	input          sram_axi_s1_b_valid   ;
	input  [31:0]  sram_axi_s1_r_data    ;
	input  [3:0]   sram_axi_s1_r_id      ;
	input          sram_axi_s1_r_last    ;
	output         sram_axi_s1_r_ready   ;
	input  [1:0]   sram_axi_s1_r_resp    ;
	input          sram_axi_s1_r_valid   ;
	output [31:0]  sram_axi_s1_w_data    ;
	output         sram_axi_s1_w_last    ;
	input          sram_axi_s1_w_ready   ;
	output [3:0]   sram_axi_s1_w_strb    ;
	output         sram_axi_s1_w_valid   ;
	output [31:0]  sram_axi_s2_ar_addr   ;
	output [1:0]   sram_axi_s2_ar_burst  ;
	output [3:0]   sram_axi_s2_ar_cache  ;
	output [3:0]   sram_axi_s2_ar_id     ;
	output [3:0]   sram_axi_s2_ar_len    ;
	output         sram_axi_s2_ar_lock   ;
	output [2:0]   sram_axi_s2_ar_prot   ;
	input          sram_axi_s2_ar_ready  ;
	output [2:0]   sram_axi_s2_ar_size   ;
	output         sram_axi_s2_ar_valid  ;
	output [31:0]  sram_axi_s2_aw_addr   ;
	output [1:0]   sram_axi_s2_aw_burst  ;
	output [3:0]   sram_axi_s2_aw_cache  ;
	output [3:0]   sram_axi_s2_aw_id     ;
	output [3:0]   sram_axi_s2_aw_len    ;
	output         sram_axi_s2_aw_lock   ;
	output [2:0]   sram_axi_s2_aw_prot   ;
	input          sram_axi_s2_aw_ready  ;
	output [2:0]   sram_axi_s2_aw_size   ;
	output         sram_axi_s2_aw_valid  ;
	input  [3:0]   sram_axi_s2_b_id      ;
	output         sram_axi_s2_b_ready   ;
	input  [1:0]   sram_axi_s2_b_resp    ;
	input          sram_axi_s2_b_valid   ;
	input  [31:0]  sram_axi_s2_r_data    ;
	input  [3:0]   sram_axi_s2_r_id      ;
	input          sram_axi_s2_r_last    ;
	output         sram_axi_s2_r_ready   ;
	input  [1:0]   sram_axi_s2_r_resp    ;
	input          sram_axi_s2_r_valid   ;
	output [31:0]  sram_axi_s2_w_data    ;
	output         sram_axi_s2_w_last    ;
	input          sram_axi_s2_w_ready   ;
	output [3:0]   sram_axi_s2_w_strb    ;
	output         sram_axi_s2_w_valid   ;
	output [31:0]  sram_axi_s3_ar_addr   ;
	output [1:0]   sram_axi_s3_ar_burst  ;
	output [3:0]   sram_axi_s3_ar_cache  ;
	output [3:0]   sram_axi_s3_ar_id     ;
	output [3:0]   sram_axi_s3_ar_len    ;
	output         sram_axi_s3_ar_lock   ;
	output [2:0]   sram_axi_s3_ar_prot   ;
	input          sram_axi_s3_ar_ready  ;
	output [2:0]   sram_axi_s3_ar_size   ;
	output         sram_axi_s3_ar_valid  ;
	output [31:0]  sram_axi_s3_aw_addr   ;
	output [1:0]   sram_axi_s3_aw_burst  ;
	output [3:0]   sram_axi_s3_aw_cache  ;
	output [3:0]   sram_axi_s3_aw_id     ;
	output [3:0]   sram_axi_s3_aw_len    ;
	output         sram_axi_s3_aw_lock   ;
	output [2:0]   sram_axi_s3_aw_prot   ;
	input          sram_axi_s3_aw_ready  ;
	output [2:0]   sram_axi_s3_aw_size   ;
	output         sram_axi_s3_aw_valid  ;
	input  [3:0]   sram_axi_s3_b_id      ;
	output         sram_axi_s3_b_ready   ;
	input  [1:0]   sram_axi_s3_b_resp    ;
	input          sram_axi_s3_b_valid   ;
	input  [31:0]  sram_axi_s3_r_data    ;
	input  [3:0]   sram_axi_s3_r_id      ;
	input          sram_axi_s3_r_last    ;
	output         sram_axi_s3_r_ready   ;
	input  [1:0]   sram_axi_s3_r_resp    ;
	input          sram_axi_s3_r_valid   ;
	output [31:0]  sram_axi_s3_w_data    ;
	output         sram_axi_s3_w_last    ;
	input          sram_axi_s3_w_ready   ;
	output [3:0]   sram_axi_s3_w_strb    ;
	output         sram_axi_s3_w_valid   ;
	input          tm                    ;
	input  [31:0]  usb_axi_m0_ar_addr    ;
	input  [1:0]   usb_axi_m0_ar_burst   ;
	input  [3:0]   usb_axi_m0_ar_cache   ;
	input  [3:0]   usb_axi_m0_ar_id      ;
	input  [3:0]   usb_axi_m0_ar_len     ;
	input          usb_axi_m0_ar_lock    ;
	input  [2:0]   usb_axi_m0_ar_prot    ;
	output         usb_axi_m0_ar_ready   ;
	input  [2:0]   usb_axi_m0_ar_size    ;
	input          usb_axi_m0_ar_valid   ;
	input  [31:0]  usb_axi_m0_aw_addr    ;
	input  [1:0]   usb_axi_m0_aw_burst   ;
	input  [3:0]   usb_axi_m0_aw_cache   ;
	input  [3:0]   usb_axi_m0_aw_id      ;
	input  [3:0]   usb_axi_m0_aw_len     ;
	input          usb_axi_m0_aw_lock    ;
	input  [2:0]   usb_axi_m0_aw_prot    ;
	output         usb_axi_m0_aw_ready   ;
	input  [2:0]   usb_axi_m0_aw_size    ;
	input          usb_axi_m0_aw_valid   ;
	output [3:0]   usb_axi_m0_b_id       ;
	input          usb_axi_m0_b_ready    ;
	output [1:0]   usb_axi_m0_b_resp     ;
	output         usb_axi_m0_b_valid    ;
	output [31:0]  usb_axi_m0_r_data     ;
	output [3:0]   usb_axi_m0_r_id       ;
	output         usb_axi_m0_r_last     ;
	input          usb_axi_m0_r_ready    ;
	output [1:0]   usb_axi_m0_r_resp     ;
	output         usb_axi_m0_r_valid    ;
	input  [31:0]  usb_axi_m0_w_data     ;
	input          usb_axi_m0_w_last     ;
	output         usb_axi_m0_w_ready    ;
	input  [3:0]   usb_axi_m0_w_strb     ;
	input          usb_axi_m0_w_valid    ;
	wire         u_10ae                                                  ;
	wire         u_11c5                                                  ;
	wire         u_127c                                                  ;
	wire         u_147b                                                  ;
	wire         u_14b1                                                  ;
	wire         u_1663                                                  ;
	wire         u_16c8                                                  ;
	wire         u_16da                                                  ;
	wire         u_1a72                                                  ;
	wire         u_1ab5                                                  ;
	wire         u_1b7b                                                  ;
	wire         u_1be8                                                  ;
	wire         u_1d74                                                  ;
	wire         u_1dd0                                                  ;
	wire         u_1e07                                                  ;
	wire         u_1eca                                                  ;
	wire         u_2052                                                  ;
	wire         u_2115                                                  ;
	wire         u_21c                                                   ;
	wire         u_2336                                                  ;
	wire         u_24b5                                                  ;
	wire         u_2506                                                  ;
	wire         u_2559                                                  ;
	wire         u_264a                                                  ;
	wire         u_2675                                                  ;
	wire         u_26f1                                                  ;
	wire         u_2835                                                  ;
	wire         u_2898                                                  ;
	wire         u_2c90                                                  ;
	wire         u_2ec1                                                  ;
	wire         u_32d2                                                  ;
	wire         u_363c                                                  ;
	wire         u_36bf                                                  ;
	wire         u_3707                                                  ;
	wire         u_3720                                                  ;
	wire         u_3767                                                  ;
	wire         u_3838                                                  ;
	wire         u_38b6                                                  ;
	wire         u_3a18                                                  ;
	wire         u_3ced                                                  ;
	wire         u_3d3                                                   ;
	wire         u_3fd3                                                  ;
	wire         u_40a8                                                  ;
	wire         u_40b3                                                  ;
	wire         u_415f                                                  ;
	wire         u_420c                                                  ;
	wire         u_43cf                                                  ;
	wire         u_4424                                                  ;
	wire         u_4552                                                  ;
	wire         u_4614                                                  ;
	wire         u_48ba                                                  ;
	wire         u_4947                                                  ;
	wire         u_4c1f                                                  ;
	wire         u_4e71                                                  ;
	wire         u_4ecf                                                  ;
	wire         u_4f58                                                  ;
	wire         u_5128                                                  ;
	wire         u_5349                                                  ;
	wire         u_5385                                                  ;
	wire         u_53a1                                                  ;
	wire         u_55d7                                                  ;
	wire         u_5653                                                  ;
	wire         u_58c9                                                  ;
	wire         u_5923                                                  ;
	wire         u_59cb                                                  ;
	wire         u_5b9c                                                  ;
	wire         u_5eb4                                                  ;
	wire         u_5ec6                                                  ;
	wire         u_601c                                                  ;
	wire         u_604d                                                  ;
	wire         u_60f0                                                  ;
	wire         u_615f                                                  ;
	wire         u_62d0                                                  ;
	wire         u_631b                                                  ;
	wire         u_64f2                                                  ;
	wire         u_6618                                                  ;
	wire         u_67ee                                                  ;
	wire         u_68cc                                                  ;
	wire         u_694c                                                  ;
	wire         u_6aaf                                                  ;
	wire         u_6b3c                                                  ;
	wire         u_6b8a                                                  ;
	wire         u_6bcd                                                  ;
	wire         u_6d24                                                  ;
	wire         u_6e88                                                  ;
	wire         u_6f80                                                  ;
	wire         u_712                                                   ;
	wire         u_7132                                                  ;
	wire         u_74b1                                                  ;
	wire         u_764a                                                  ;
	wire         u_765e                                                  ;
	wire         u_7709                                                  ;
	wire         u_77c2                                                  ;
	wire         u_7913                                                  ;
	wire         u_79de                                                  ;
	wire         u_79e                                                   ;
	wire         u_7aec                                                  ;
	wire         u_7b41                                                  ;
	wire         u_7cb3                                                  ;
	wire         u_7d93                                                  ;
	wire         u_7dfe                                                  ;
	wire         u_7f83                                                  ;
	wire         u_8246                                                  ;
	wire         u_824d                                                  ;
	wire         u_8287                                                  ;
	wire         u_82ad                                                  ;
	wire         u_838a                                                  ;
	wire         u_83e3                                                  ;
	wire         u_845e                                                  ;
	wire         u_8621                                                  ;
	wire         u_8649                                                  ;
	wire         u_8870                                                  ;
	wire         u_88b                                                   ;
	wire         u_8b6f                                                  ;
	wire         u_8bbc                                                  ;
	wire         u_8bca                                                  ;
	wire         u_8bdd                                                  ;
	wire         u_8bfe                                                  ;
	wire         u_8c3b                                                  ;
	wire         u_8c9                                                   ;
	wire         u_8ccc                                                  ;
	wire         u_8cd                                                   ;
	wire         u_8cf7                                                  ;
	wire         u_8d28                                                  ;
	wire         u_8e7e                                                  ;
	wire         u_8f64                                                  ;
	wire         u_8f8c                                                  ;
	wire         u_9014                                                  ;
	wire         u_90ca                                                  ;
	wire         u_910d                                                  ;
	wire         u_934a                                                  ;
	wire         u_9422                                                  ;
	wire         u_9464                                                  ;
	wire         u_95a6                                                  ;
	wire         u_95e0                                                  ;
	wire         u_9662                                                  ;
	wire         u_96d                                                   ;
	wire         u_97d9                                                  ;
	wire         u_9819                                                  ;
	wire         u_983                                                   ;
	wire         u_98c6                                                  ;
	wire         u_994e                                                  ;
	wire         u_9a0                                                   ;
	wire         u_9d03                                                  ;
	wire         u_9d63                                                  ;
	wire         u_9e1                                                   ;
	wire         u_9fa                                                   ;
	wire         u_a10a                                                  ;
	wire         u_a39f                                                  ;
	wire         u_a500                                                  ;
	wire         u_a529                                                  ;
	wire         u_a584                                                  ;
	wire         u_a5c1                                                  ;
	wire         u_a866                                                  ;
	wire         u_ab9b                                                  ;
	wire         u_abd0                                                  ;
	wire         u_ad49                                                  ;
	wire         u_b002                                                  ;
	wire         u_b082                                                  ;
	wire         u_b126                                                  ;
	wire         u_b293                                                  ;
	wire         u_b301                                                  ;
	wire         u_b404                                                  ;
	wire         u_b439                                                  ;
	wire         u_b77                                                   ;
	wire         u_b777                                                  ;
	wire         u_b95d                                                  ;
	wire         u_bc0e                                                  ;
	wire         u_bd98                                                  ;
	wire         u_bdba                                                  ;
	wire         u_be63                                                  ;
	wire         u_bef7                                                  ;
	wire         u_beff                                                  ;
	wire         u_c05f                                                  ;
	wire         u_c415                                                  ;
	wire         u_c687                                                  ;
	wire         u_c701                                                  ;
	wire         u_c7c9                                                  ;
	wire         u_c90c                                                  ;
	wire         u_ca3a                                                  ;
	wire         u_cb3b                                                  ;
	wire         u_cb40                                                  ;
	wire         u_cd91                                                  ;
	wire         u_ceec                                                  ;
	wire         u_d030                                                  ;
	wire         u_d0b7                                                  ;
	wire         u_d215                                                  ;
	wire         u_d33a                                                  ;
	wire         u_d38d                                                  ;
	wire         u_d3a2                                                  ;
	wire         u_d459                                                  ;
	wire         u_d47f                                                  ;
	wire         u_d689                                                  ;
	wire         u_d68b                                                  ;
	wire         u_d78d                                                  ;
	wire         u_d78e                                                  ;
	wire         u_d8d0                                                  ;
	wire         u_da17                                                  ;
	wire         u_db12                                                  ;
	wire         u_db13                                                  ;
	wire         u_dc9                                                   ;
	wire         u_dccf                                                  ;
	wire         u_de06                                                  ;
	wire         u_de3c                                                  ;
	wire         u_df1f                                                  ;
	wire         u_e076                                                  ;
	wire         u_e080                                                  ;
	wire         u_e0d9                                                  ;
	wire         u_e351                                                  ;
	wire         u_e42f                                                  ;
	wire         u_e546                                                  ;
	wire         u_e5cf                                                  ;
	wire         u_e605                                                  ;
	wire         u_e9ea                                                  ;
	wire         u_e9eb                                                  ;
	wire         u_ea09                                                  ;
	wire         u_ea65                                                  ;
	wire         u_ea8                                                   ;
	wire         u_ea86                                                  ;
	wire         u_eb40                                                  ;
	wire         u_ec95                                                  ;
	wire         u_ee89                                                  ;
	wire         u_ef11                                                  ;
	wire         u_f0f                                                   ;
	wire         u_f14a                                                  ;
	wire         u_f18c                                                  ;
	wire         u_f2b                                                   ;
	wire         u_f325                                                  ;
	wire         u_f40a                                                  ;
	wire         u_f5d4                                                  ;
	wire         u_f662                                                  ;
	wire         u_f840                                                  ;
	wire         u_fa0d                                                  ;
	wire         u_fa9d                                                  ;
	wire         u_fcfe                                                  ;
	wire         u_fe86                                                  ;
	wire [31:0]  DMA_apb_s0_T_Req_Addr                                   ;
	wire [3:0]   DMA_apb_s0_T_Req_Be                                     ;
	wire         DMA_apb_s0_T_Req_BurstType                              ;
	wire [31:0]  DMA_apb_s0_T_Req_Data                                   ;
	wire         DMA_apb_s0_T_Req_Last                                   ;
	wire [6:0]   DMA_apb_s0_T_Req_Len1                                   ;
	wire         DMA_apb_s0_T_Req_Lock                                   ;
	wire [2:0]   DMA_apb_s0_T_Req_Opc                                    ;
	wire         DMA_apb_s0_T_Req_Rdy                                    ;
	wire         DMA_apb_s0_T_Req_SeqUnOrdered                           ;
	wire         DMA_apb_s0_T_Req_SeqUnique                              ;
	wire [7:0]   DMA_apb_s0_T_Req_User                                   ;
	wire         DMA_apb_s0_T_Req_Vld                                    ;
	wire [31:0]  DMA_apb_s0_T_Rsp_Data                                   ;
	wire         DMA_apb_s0_T_Rsp_Last                                   ;
	wire         DMA_apb_s0_T_Rsp_Rdy                                    ;
	wire         DMA_apb_s0_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   DMA_apb_s0_T_Rsp_Status                                 ;
	wire         DMA_apb_s0_T_Rsp_Vld                                    ;
	wire [31:0]  FCB_apb_s0_T_Req_Addr                                   ;
	wire [3:0]   FCB_apb_s0_T_Req_Be                                     ;
	wire         FCB_apb_s0_T_Req_BurstType                              ;
	wire [31:0]  FCB_apb_s0_T_Req_Data                                   ;
	wire         FCB_apb_s0_T_Req_Last                                   ;
	wire [6:0]   FCB_apb_s0_T_Req_Len1                                   ;
	wire         FCB_apb_s0_T_Req_Lock                                   ;
	wire [2:0]   FCB_apb_s0_T_Req_Opc                                    ;
	wire         FCB_apb_s0_T_Req_Rdy                                    ;
	wire         FCB_apb_s0_T_Req_SeqUnOrdered                           ;
	wire         FCB_apb_s0_T_Req_SeqUnique                              ;
	wire [7:0]   FCB_apb_s0_T_Req_User                                   ;
	wire         FCB_apb_s0_T_Req_Vld                                    ;
	wire [31:0]  FCB_apb_s0_T_Rsp_Data                                   ;
	wire         FCB_apb_s0_T_Rsp_Last                                   ;
	wire         FCB_apb_s0_T_Rsp_Rdy                                    ;
	wire         FCB_apb_s0_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   FCB_apb_s0_T_Rsp_Status                                 ;
	wire         FCB_apb_s0_T_Rsp_Vld                                    ;
	wire [31:0]  PUFCC_apb_s0_T_Req_Addr                                 ;
	wire [3:0]   PUFCC_apb_s0_T_Req_Be                                   ;
	wire         PUFCC_apb_s0_T_Req_BurstType                            ;
	wire [31:0]  PUFCC_apb_s0_T_Req_Data                                 ;
	wire         PUFCC_apb_s0_T_Req_Last                                 ;
	wire [6:0]   PUFCC_apb_s0_T_Req_Len1                                 ;
	wire         PUFCC_apb_s0_T_Req_Lock                                 ;
	wire [2:0]   PUFCC_apb_s0_T_Req_Opc                                  ;
	wire         PUFCC_apb_s0_T_Req_Rdy                                  ;
	wire         PUFCC_apb_s0_T_Req_SeqUnOrdered                         ;
	wire         PUFCC_apb_s0_T_Req_SeqUnique                            ;
	wire [7:0]   PUFCC_apb_s0_T_Req_User                                 ;
	wire         PUFCC_apb_s0_T_Req_Vld                                  ;
	wire [31:0]  PUFCC_apb_s0_T_Rsp_Data                                 ;
	wire         PUFCC_apb_s0_T_Rsp_Last                                 ;
	wire         PUFCC_apb_s0_T_Rsp_Rdy                                  ;
	wire         PUFCC_apb_s0_T_Rsp_SeqUnOrdered                         ;
	wire [1:0]   PUFCC_apb_s0_T_Rsp_Status                               ;
	wire         PUFCC_apb_s0_T_Rsp_Vld                                  ;
	wire [31:0]  Periph_Multi_APB_T_Req_Addr                             ;
	wire [3:0]   Periph_Multi_APB_T_Req_Be                               ;
	wire         Periph_Multi_APB_T_Req_BurstType                        ;
	wire [31:0]  Periph_Multi_APB_T_Req_Data                             ;
	wire [2:0]   Periph_Multi_APB_T_Req_FlowId                           ;
	wire         Periph_Multi_APB_T_Req_Last                             ;
	wire [6:0]   Periph_Multi_APB_T_Req_Len1                             ;
	wire         Periph_Multi_APB_T_Req_Lock                             ;
	wire [2:0]   Periph_Multi_APB_T_Req_Opc                              ;
	wire         Periph_Multi_APB_T_Req_Rdy                              ;
	wire         Periph_Multi_APB_T_Req_SeqUnOrdered                     ;
	wire         Periph_Multi_APB_T_Req_SeqUnique                        ;
	wire [7:0]   Periph_Multi_APB_T_Req_User                             ;
	wire         Periph_Multi_APB_T_Req_Vld                              ;
	wire [31:0]  Periph_Multi_APB_T_Rsp_Data                             ;
	wire [2:0]   Periph_Multi_APB_T_Rsp_FlowId                           ;
	wire         Periph_Multi_APB_T_Rsp_Last                             ;
	wire         Periph_Multi_APB_T_Rsp_Rdy                              ;
	wire         Periph_Multi_APB_T_Rsp_SeqUnOrdered                     ;
	wire [1:0]   Periph_Multi_APB_T_Rsp_Status                           ;
	wire         Periph_Multi_APB_T_Rsp_Vld                              ;
	wire [31:0]  SCU_Multi_APB_T_Req_Addr                                ;
	wire [3:0]   SCU_Multi_APB_T_Req_Be                                  ;
	wire         SCU_Multi_APB_T_Req_BurstType                           ;
	wire [31:0]  SCU_Multi_APB_T_Req_Data                                ;
	wire [1:0]   SCU_Multi_APB_T_Req_FlowId                              ;
	wire         SCU_Multi_APB_T_Req_Last                                ;
	wire [6:0]   SCU_Multi_APB_T_Req_Len1                                ;
	wire         SCU_Multi_APB_T_Req_Lock                                ;
	wire [2:0]   SCU_Multi_APB_T_Req_Opc                                 ;
	wire         SCU_Multi_APB_T_Req_Rdy                                 ;
	wire         SCU_Multi_APB_T_Req_SeqUnOrdered                        ;
	wire         SCU_Multi_APB_T_Req_SeqUnique                           ;
	wire [7:0]   SCU_Multi_APB_T_Req_User                                ;
	wire         SCU_Multi_APB_T_Req_Vld                                 ;
	wire [31:0]  SCU_Multi_APB_T_Rsp_Data                                ;
	wire [1:0]   SCU_Multi_APB_T_Rsp_FlowId                              ;
	wire         SCU_Multi_APB_T_Rsp_Last                                ;
	wire         SCU_Multi_APB_T_Rsp_Rdy                                 ;
	wire         SCU_Multi_APB_T_Rsp_SeqUnOrdered                        ;
	wire [1:0]   SCU_Multi_APB_T_Rsp_Status                              ;
	wire         SCU_Multi_APB_T_Rsp_Vld                                 ;
	wire [31:0]  SPI_ahb_s0_T_Req_Addr                                   ;
	wire [3:0]   SPI_ahb_s0_T_Req_Be                                     ;
	wire         SPI_ahb_s0_T_Req_BurstType                              ;
	wire [31:0]  SPI_ahb_s0_T_Req_Data                                   ;
	wire         SPI_ahb_s0_T_Req_Last                                   ;
	wire [5:0]   SPI_ahb_s0_T_Req_Len1                                   ;
	wire         SPI_ahb_s0_T_Req_Lock                                   ;
	wire [2:0]   SPI_ahb_s0_T_Req_Opc                                    ;
	wire         SPI_ahb_s0_T_Req_Rdy                                    ;
	wire         SPI_ahb_s0_T_Req_SeqUnOrdered                           ;
	wire         SPI_ahb_s0_T_Req_SeqUnique                              ;
	wire [7:0]   SPI_ahb_s0_T_Req_User                                   ;
	wire         SPI_ahb_s0_T_Req_Vld                                    ;
	wire [31:0]  SPI_ahb_s0_T_Rsp_Data                                   ;
	wire         SPI_ahb_s0_T_Rsp_Last                                   ;
	wire         SPI_ahb_s0_T_Rsp_Rdy                                    ;
	wire         SPI_ahb_s0_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   SPI_ahb_s0_T_Rsp_Status                                 ;
	wire         SPI_ahb_s0_T_Rsp_Vld                                    ;
	wire [31:0]  SPI_mem_ahb_T_Req_Addr                                  ;
	wire [3:0]   SPI_mem_ahb_T_Req_Be                                    ;
	wire         SPI_mem_ahb_T_Req_BurstType                             ;
	wire [31:0]  SPI_mem_ahb_T_Req_Data                                  ;
	wire         SPI_mem_ahb_T_Req_Last                                  ;
	wire [5:0]   SPI_mem_ahb_T_Req_Len1                                  ;
	wire         SPI_mem_ahb_T_Req_Lock                                  ;
	wire [2:0]   SPI_mem_ahb_T_Req_Opc                                   ;
	wire         SPI_mem_ahb_T_Req_Rdy                                   ;
	wire         SPI_mem_ahb_T_Req_SeqUnOrdered                          ;
	wire         SPI_mem_ahb_T_Req_SeqUnique                             ;
	wire [7:0]   SPI_mem_ahb_T_Req_User                                  ;
	wire         SPI_mem_ahb_T_Req_Vld                                   ;
	wire [31:0]  SPI_mem_ahb_T_Rsp_Data                                  ;
	wire         SPI_mem_ahb_T_Rsp_Last                                  ;
	wire         SPI_mem_ahb_T_Rsp_Rdy                                   ;
	wire         SPI_mem_ahb_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   SPI_mem_ahb_T_Rsp_Status                                ;
	wire         SPI_mem_ahb_T_Rsp_Vld                                   ;
	wire [31:0]  USB_axi_s0_T_Req_Addr                                   ;
	wire [3:0]   USB_axi_s0_T_Req_Be                                     ;
	wire         USB_axi_s0_T_Req_BurstType                              ;
	wire [31:0]  USB_axi_s0_T_Req_Data                                   ;
	wire         USB_axi_s0_T_Req_Last                                   ;
	wire [6:0]   USB_axi_s0_T_Req_Len1                                   ;
	wire         USB_axi_s0_T_Req_Lock                                   ;
	wire [2:0]   USB_axi_s0_T_Req_Opc                                    ;
	wire         USB_axi_s0_T_Req_Rdy                                    ;
	wire         USB_axi_s0_T_Req_SeqUnOrdered                           ;
	wire         USB_axi_s0_T_Req_SeqUnique                              ;
	wire [7:0]   USB_axi_s0_T_Req_User                                   ;
	wire         USB_axi_s0_T_Req_Vld                                    ;
	wire [31:0]  USB_axi_s0_T_Rsp_Data                                   ;
	wire         USB_axi_s0_T_Rsp_Last                                   ;
	wire         USB_axi_s0_T_Rsp_Rdy                                    ;
	wire         USB_axi_s0_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   USB_axi_s0_T_Rsp_Status                                 ;
	wire         USB_axi_s0_T_Rsp_Vld                                    ;
	wire [31:0]  acpu_axi_m0_I_Req_Addr                                  ;
	wire [7:0]   acpu_axi_m0_I_Req_Be                                    ;
	wire         acpu_axi_m0_I_Req_BurstType                             ;
	wire [63:0]  acpu_axi_m0_I_Req_Data                                  ;
	wire         acpu_axi_m0_I_Req_Last                                  ;
	wire [5:0]   acpu_axi_m0_I_Req_Len1                                  ;
	wire         acpu_axi_m0_I_Req_Lock                                  ;
	wire [2:0]   acpu_axi_m0_I_Req_Opc                                   ;
	wire         acpu_axi_m0_I_Req_Rdy                                   ;
	wire [3:0]   acpu_axi_m0_I_Req_SeqId                                 ;
	wire         acpu_axi_m0_I_Req_SeqUnOrdered                          ;
	wire         acpu_axi_m0_I_Req_SeqUnique                             ;
	wire [7:0]   acpu_axi_m0_I_Req_User                                  ;
	wire         acpu_axi_m0_I_Req_Vld                                   ;
	wire [63:0]  acpu_axi_m0_I_Rsp_Data                                  ;
	wire         acpu_axi_m0_I_Rsp_Last                                  ;
	wire [2:0]   acpu_axi_m0_I_Rsp_Opc                                   ;
	wire         acpu_axi_m0_I_Rsp_Rdy                                   ;
	wire [3:0]   acpu_axi_m0_I_Rsp_SeqId                                 ;
	wire         acpu_axi_m0_I_Rsp_SeqUnOrdered                          ;
	wire [1:0]   acpu_axi_m0_I_Rsp_Status                                ;
	wire         acpu_axi_m0_I_Rsp_Vld                                   ;
	wire         acpu_axi_m0_I_TransactionStat_Start                     ;
	wire [3:0]   acpu_axi_m0_I_TransactionStat_StartCxt                  ;
	wire         acpu_axi_m0_I_TransactionStat_Stop                      ;
	wire [3:0]   acpu_axi_m0_I_TransactionStat_StopCxt                   ;
	wire [31:0]  arm_axi_m0_I_Req_Addr                                   ;
	wire [7:0]   arm_axi_m0_I_Req_Be                                     ;
	wire         arm_axi_m0_I_Req_BurstType                              ;
	wire [63:0]  arm_axi_m0_I_Req_Data                                   ;
	wire         arm_axi_m0_I_Req_Last                                   ;
	wire [5:0]   arm_axi_m0_I_Req_Len1                                   ;
	wire         arm_axi_m0_I_Req_Lock                                   ;
	wire [2:0]   arm_axi_m0_I_Req_Opc                                    ;
	wire         arm_axi_m0_I_Req_Rdy                                    ;
	wire [3:0]   arm_axi_m0_I_Req_SeqId                                  ;
	wire         arm_axi_m0_I_Req_SeqUnOrdered                           ;
	wire         arm_axi_m0_I_Req_SeqUnique                              ;
	wire [7:0]   arm_axi_m0_I_Req_User                                   ;
	wire         arm_axi_m0_I_Req_Vld                                    ;
	wire [63:0]  arm_axi_m0_I_Rsp_Data                                   ;
	wire         arm_axi_m0_I_Rsp_Last                                   ;
	wire [2:0]   arm_axi_m0_I_Rsp_Opc                                    ;
	wire         arm_axi_m0_I_Rsp_Rdy                                    ;
	wire [3:0]   arm_axi_m0_I_Rsp_SeqId                                  ;
	wire         arm_axi_m0_I_Rsp_SeqUnOrdered                           ;
	wire [1:0]   arm_axi_m0_I_Rsp_Status                                 ;
	wire         arm_axi_m0_I_Rsp_Vld                                    ;
	wire         arm_axi_m0_I_TransactionStat_Start                      ;
	wire [3:0]   arm_axi_m0_I_TransactionStat_StartCxt                   ;
	wire         arm_axi_m0_I_TransactionStat_Stop                       ;
	wire [3:0]   arm_axi_m0_I_TransactionStat_StopCxt                    ;
	wire [31:0]  bcpu_ahb_m0_I_Req_Addr                                  ;
	wire [3:0]   bcpu_ahb_m0_I_Req_Be                                    ;
	wire         bcpu_ahb_m0_I_Req_BurstType                             ;
	wire [31:0]  bcpu_ahb_m0_I_Req_Data                                  ;
	wire         bcpu_ahb_m0_I_Req_Echo                                  ;
	wire         bcpu_ahb_m0_I_Req_Last                                  ;
	wire [5:0]   bcpu_ahb_m0_I_Req_Len1                                  ;
	wire         bcpu_ahb_m0_I_Req_Lock                                  ;
	wire [2:0]   bcpu_ahb_m0_I_Req_Opc                                   ;
	wire         bcpu_ahb_m0_I_Req_Rdy                                   ;
	wire         bcpu_ahb_m0_I_Req_SeqUnOrdered                          ;
	wire         bcpu_ahb_m0_I_Req_SeqUnique                             ;
	wire [7:0]   bcpu_ahb_m0_I_Req_User                                  ;
	wire         bcpu_ahb_m0_I_Req_Vld                                   ;
	wire [31:0]  bcpu_ahb_m0_I_Rsp_Data                                  ;
	wire         bcpu_ahb_m0_I_Rsp_Echo                                  ;
	wire         bcpu_ahb_m0_I_Rsp_Last                                  ;
	wire [2:0]   bcpu_ahb_m0_I_Rsp_Opc                                   ;
	wire         bcpu_ahb_m0_I_Rsp_Rdy                                   ;
	wire         bcpu_ahb_m0_I_Rsp_SeqUnOrdered                          ;
	wire [1:0]   bcpu_ahb_m0_I_Rsp_Status                                ;
	wire         bcpu_ahb_m0_I_Rsp_Vld                                   ;
	wire         bcpu_ahb_m0_I_TransactionStat_Start                     ;
	wire         bcpu_ahb_m0_I_TransactionStat_StartCxt                  ;
	wire         bcpu_ahb_m0_I_TransactionStat_Stop                      ;
	wire         bcpu_ahb_m0_I_TransactionStat_StopCxt                   ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk             ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk_ClkS        ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk_En          ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk_EnS         ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk_RetRstN     ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk_RstN        ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Clk_Tm          ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Pwr_Idle        ;
	wire         clockGaters_ACPU_probe_main_Sys_netTree_Pwr_WakeUp      ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk              ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk_ClkS         ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk_En           ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk_EnS          ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk_RetRstN      ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk_RstN         ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Clk_Tm           ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Pwr_Idle         ;
	wire         clockGaters_ARM_probe_main_Sys_netTree_Pwr_WakeUp       ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk             ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk_ClkS        ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk_En          ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk_EnS         ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk_RetRstN     ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk_RstN        ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Clk_Tm          ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Pwr_Idle        ;
	wire         clockGaters_BCPU_probe_main_Sys_netTree_Pwr_WakeUp      ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk                    ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk_ClkS               ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk_En                 ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk_EnS                ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk_RstN               ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Clk_Tm                 ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Pwr_Idle               ;
	wire         clockGaters_DMA_apb_s0_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk                      ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk_ClkS                 ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk_En                   ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk_EnS                  ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk_RetRstN              ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk_RstN                 ;
	wire         clockGaters_DMA_apb_s0_netTree_Clk_Tm                   ;
	wire         clockGaters_DMA_apb_s0_netTree_Pwr_Idle                 ;
	wire         clockGaters_DMA_apb_s0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk              ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk_ClkS         ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk_En           ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk_EnS          ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk_RetRstN      ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk_RstN         ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Clk_Tm           ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Pwr_Idle         ;
	wire         clockGaters_DMA_probe_main_Sys_netTree_Pwr_WakeUp       ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk                    ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk_ClkS               ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk_En                 ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk_EnS                ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk_RstN               ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Clk_Tm                 ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Pwr_Idle               ;
	wire         clockGaters_FCB_apb_s0_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk                      ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk_ClkS                 ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk_En                   ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk_EnS                  ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk_RetRstN              ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk_RstN                 ;
	wire         clockGaters_FCB_apb_s0_netTree_Clk_Tm                   ;
	wire         clockGaters_FCB_apb_s0_netTree_Pwr_Idle                 ;
	wire         clockGaters_FCB_apb_s0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk            ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk_ClkS       ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk_En         ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk_EnS        ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk_RetRstN    ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk_RstN       ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Clk_Tm         ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Pwr_Idle       ;
	wire         clockGaters_FPGA0_probe_main_Sys_netTree_Pwr_WakeUp     ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk            ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk_ClkS       ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk_En         ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk_EnS        ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk_RetRstN    ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk_RstN       ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Clk_Tm         ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Pwr_Idle       ;
	wire         clockGaters_FPGA1_probe_main_Sys_netTree_Pwr_WakeUp     ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk              ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk_ClkS         ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk_En           ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk_EnS          ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk_RetRstN      ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk_RstN         ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Clk_Tm           ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Pwr_Idle         ;
	wire         clockGaters_GBE_Probe_main_Sys_netTree_Pwr_WakeUp       ;
	wire         clockGaters_Link_main_Sys_netTree_Clk                   ;
	wire         clockGaters_Link_main_Sys_netTree_Clk_ClkS              ;
	wire         clockGaters_Link_main_Sys_netTree_Clk_En                ;
	wire         clockGaters_Link_main_Sys_netTree_Clk_EnS               ;
	wire         clockGaters_Link_main_Sys_netTree_Clk_RetRstN           ;
	wire         clockGaters_Link_main_Sys_netTree_Clk_RstN              ;
	wire         clockGaters_Link_main_Sys_netTree_Clk_Tm                ;
	wire         clockGaters_Link_main_Sys_netTree_Pwr_Idle              ;
	wire         clockGaters_Link_main_Sys_netTree_Pwr_WakeUp            ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk                  ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk_ClkS             ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk_En               ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk_EnS              ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk_RetRstN          ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk_RstN             ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Clk_Tm               ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Pwr_Idle             ;
	wire         clockGaters_PUFCC_apb_s0_T_netTree_Pwr_WakeUp           ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk                    ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk_ClkS               ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk_En                 ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk_EnS                ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk_RetRstN            ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk_RstN               ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Clk_Tm                 ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Pwr_Idle               ;
	wire         clockGaters_PUFCC_apb_s0_netTree_Pwr_WakeUp             ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk            ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk_ClkS       ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk_En         ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk_EnS        ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk_RetRstN    ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk_RstN       ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Clk_Tm         ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Pwr_Idle       ;
	wire         clockGaters_PUFcc_probe_main_Sys_netTree_Pwr_WakeUp     ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk              ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk_ClkS         ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk_En           ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk_EnS          ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk_RetRstN      ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk_RstN         ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Clk_Tm           ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Pwr_Idle         ;
	wire         clockGaters_Periph_Multi_APB_T_netTree_Pwr_WakeUp       ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk                ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk_ClkS           ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk_En             ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk_EnS            ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk_RetRstN        ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk_RstN           ;
	wire         clockGaters_Periph_Multi_APB_netTree_Clk_Tm             ;
	wire         clockGaters_Periph_Multi_APB_netTree_Pwr_Idle           ;
	wire         clockGaters_Periph_Multi_APB_netTree_Pwr_WakeUp         ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk                 ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk_ClkS            ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk_En              ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk_EnS             ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk_RetRstN         ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk_RstN            ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Clk_Tm              ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Pwr_Idle            ;
	wire         clockGaters_SCU_Multi_APB_T_netTree_Pwr_WakeUp          ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk                   ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk_ClkS              ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk_En                ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk_EnS               ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk_RetRstN           ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk_RstN              ;
	wire         clockGaters_SCU_Multi_APB_netTree_Clk_Tm                ;
	wire         clockGaters_SCU_Multi_APB_netTree_Pwr_Idle              ;
	wire         clockGaters_SCU_Multi_APB_netTree_Pwr_WakeUp            ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk                    ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk_ClkS               ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk_En                 ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk_EnS                ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk_RstN               ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Clk_Tm                 ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Pwr_Idle               ;
	wire         clockGaters_SPI_ahb_s0_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk                      ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk_ClkS                 ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk_En                   ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk_EnS                  ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk_RetRstN              ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk_RstN                 ;
	wire         clockGaters_SPI_ahb_s0_netTree_Clk_Tm                   ;
	wire         clockGaters_SPI_ahb_s0_netTree_Pwr_Idle                 ;
	wire         clockGaters_SPI_ahb_s0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk                   ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk_ClkS              ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk_En                ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk_EnS               ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk_RstN              ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Clk_Tm                ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Pwr_Idle              ;
	wire         clockGaters_SPI_mem_ahb_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk                     ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk_ClkS                ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk_En                  ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk_EnS                 ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk_RetRstN             ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk_RstN                ;
	wire         clockGaters_SPI_mem_ahb_netTree_Clk_Tm                  ;
	wire         clockGaters_SPI_mem_ahb_netTree_Pwr_Idle                ;
	wire         clockGaters_SPI_mem_ahb_netTree_Pwr_WakeUp              ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch10_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch10_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch10_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch11_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch11_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch11_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch12_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch12_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch12_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk           ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_Switch13Resp_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch13_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch13_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch13_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk           ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_Switch14Resp_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch14_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch14_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch14_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk           ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_Switch15Resp_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch15_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch15_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch15_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk           ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_Switch16Resp_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch16_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch16_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch16_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch17_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch17_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch17_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch18_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch18_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch18_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch19_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch19_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch19_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk         ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk_ClkS    ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk_En      ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk_EnS     ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk_RetRstN ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk_RstN    ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Clk_Tm      ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Pwr_Idle    ;
	wire         clockGaters_Switch1Resp002_main_Sys_netTree_Pwr_WakeUp  ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk         ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk_ClkS    ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk_En      ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk_EnS     ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk_RetRstN ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk_RstN    ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Clk_Tm      ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Pwr_Idle    ;
	wire         clockGaters_Switch1Resp003_main_Sys_netTree_Pwr_WakeUp  ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch1_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch1_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch1_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk           ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_Switch20Resp_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch20_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch20_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch20_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch21_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch21_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch21_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch22_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch22_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch22_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk           ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_Switch23Resp_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch23_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch23_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch23_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch24_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch24_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch24_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch25_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch25_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch25_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch26_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch26_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch26_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch27_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch27_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch27_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch28_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch28_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch28_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch29_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch29_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch29_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk         ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk_ClkS    ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk_En      ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk_EnS     ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk_RetRstN ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk_RstN    ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Clk_Tm      ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Pwr_Idle    ;
	wire         clockGaters_Switch2Resp001_main_Sys_netTree_Pwr_WakeUp  ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch2_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch2_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch2_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch30_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch30_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch30_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch31_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch31_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch31_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch32_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch32_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch32_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk               ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk_ClkS          ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk_En            ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk_EnS           ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk_RetRstN       ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk_RstN          ;
	wire         clockGaters_Switch33_main_Sys_netTree_Clk_Tm            ;
	wire         clockGaters_Switch33_main_Sys_netTree_Pwr_Idle          ;
	wire         clockGaters_Switch33_main_Sys_netTree_Pwr_WakeUp        ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch3_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch3_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch3_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk         ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk_ClkS    ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk_En      ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk_EnS     ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk_RetRstN ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk_RstN    ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Clk_Tm      ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Pwr_Idle    ;
	wire         clockGaters_Switch4Resp001_main_Sys_netTree_Pwr_WakeUp  ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch4_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch4_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch4_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch5_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch5_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch5_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk         ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk_ClkS    ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk_En      ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk_EnS     ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk_RetRstN ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk_RstN    ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Clk_Tm      ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Pwr_Idle    ;
	wire         clockGaters_Switch6Resp001_main_Sys_netTree_Pwr_WakeUp  ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch6_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch6_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch6_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch7_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch7_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch7_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch8_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch8_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch8_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk                ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk_ClkS           ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk_En             ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk_EnS            ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk_RetRstN        ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk_RstN           ;
	wire         clockGaters_Switch9_main_Sys_netTree_Clk_Tm             ;
	wire         clockGaters_Switch9_main_Sys_netTree_Pwr_Idle           ;
	wire         clockGaters_Switch9_main_Sys_netTree_Pwr_WakeUp         ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk          ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk_ClkS     ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk_En       ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk_EnS      ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk_RetRstN  ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk_RstN     ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Clk_Tm       ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Pwr_Idle     ;
	wire         clockGaters_SwitchResp001_main_Sys_netTree_Pwr_WakeUp   ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk                 ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk_ClkS            ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk_En              ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk_EnS             ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk_RetRstN         ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk_RstN            ;
	wire         clockGaters_Switch_main_Sys_netTree_Clk_Tm              ;
	wire         clockGaters_Switch_main_Sys_netTree_Pwr_Idle            ;
	wire         clockGaters_Switch_main_Sys_netTree_Pwr_WakeUp          ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk                    ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk_ClkS               ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk_En                 ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk_EnS                ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk_RstN               ;
	wire         clockGaters_USB_axi_s0_T_netTree_Clk_Tm                 ;
	wire         clockGaters_USB_axi_s0_T_netTree_Pwr_Idle               ;
	wire         clockGaters_USB_axi_s0_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_USB_axi_s0_netTree_Clk                      ;
	wire         clockGaters_USB_axi_s0_netTree_Clk_ClkS                 ;
	wire         clockGaters_USB_axi_s0_netTree_Clk_En                   ;
	wire         clockGaters_USB_axi_s0_netTree_Clk_EnS                  ;
	wire         clockGaters_USB_axi_s0_netTree_Clk_RetRstN              ;
	wire         clockGaters_USB_axi_s0_netTree_Clk_RstN                 ;
	wire         clockGaters_USB_axi_s0_netTree_Clk_Tm                   ;
	wire         clockGaters_USB_axi_s0_netTree_Pwr_Idle                 ;
	wire         clockGaters_USB_axi_s0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk              ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk_ClkS         ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk_En           ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk_EnS          ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk_RetRstN      ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk_RstN         ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Clk_Tm           ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Pwr_Idle         ;
	wire         clockGaters_USB_probe_main_Sys_netTree_Pwr_WakeUp       ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk                   ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk_ClkS              ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk_En                ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk_EnS               ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk_RetRstN           ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk_RstN              ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Clk_Tm                ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Pwr_Idle              ;
	wire         clockGaters_acpu_axi_m0_I_netTree_Pwr_WakeUp            ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk                     ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk_ClkS                ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk_En                  ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk_EnS                 ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk_RetRstN             ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk_RstN                ;
	wire         clockGaters_acpu_axi_m0_netTree_Clk_Tm                  ;
	wire         clockGaters_acpu_axi_m0_netTree_Pwr_Idle                ;
	wire         clockGaters_acpu_axi_m0_netTree_Pwr_WakeUp              ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk                    ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk_ClkS               ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk_En                 ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk_EnS                ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk_RetRstN            ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk_RstN               ;
	wire         clockGaters_arm_axi_m0_I_netTree_Clk_Tm                 ;
	wire         clockGaters_arm_axi_m0_I_netTree_Pwr_Idle               ;
	wire         clockGaters_arm_axi_m0_I_netTree_Pwr_WakeUp             ;
	wire         clockGaters_arm_axi_m0_netTree_Clk                      ;
	wire         clockGaters_arm_axi_m0_netTree_Clk_ClkS                 ;
	wire         clockGaters_arm_axi_m0_netTree_Clk_En                   ;
	wire         clockGaters_arm_axi_m0_netTree_Clk_EnS                  ;
	wire         clockGaters_arm_axi_m0_netTree_Clk_RetRstN              ;
	wire         clockGaters_arm_axi_m0_netTree_Clk_RstN                 ;
	wire         clockGaters_arm_axi_m0_netTree_Clk_Tm                   ;
	wire         clockGaters_arm_axi_m0_netTree_Pwr_Idle                 ;
	wire         clockGaters_arm_axi_m0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk                   ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk_ClkS              ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk_En                ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk_EnS               ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk_RetRstN           ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk_RstN              ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Clk_Tm                ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Pwr_Idle              ;
	wire         clockGaters_bcpu_ahb_m0_I_netTree_Pwr_WakeUp            ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk                     ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk_ClkS                ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk_En                  ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk_EnS                 ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk_RetRstN             ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk_RstN                ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Clk_Tm                  ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Pwr_Idle                ;
	wire         clockGaters_bcpu_ahb_m0_netTree_Pwr_WakeUp              ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk           ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk_ClkS      ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk_En        ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk_EnS       ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk_RetRstN   ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk_RstN      ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Clk_Tm        ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Pwr_Idle      ;
	wire         clockGaters_cpu_observer_main_Sys_netTree_Pwr_WakeUp    ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk                    ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk_ClkS               ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk_En                 ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk_EnS                ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk_RstN               ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Clk_Tm                 ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Pwr_Idle               ;
	wire         clockGaters_ddr_axi_s0_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk                      ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk_ClkS                 ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk_En                   ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk_EnS                  ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk_RetRstN              ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk_RstN                 ;
	wire         clockGaters_ddr_axi_s0_netTree_Clk_Tm                   ;
	wire         clockGaters_ddr_axi_s0_netTree_Pwr_Idle                 ;
	wire         clockGaters_ddr_axi_s0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk                    ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk_ClkS               ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk_En                 ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk_EnS                ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk_RstN               ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Clk_Tm                 ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Pwr_Idle               ;
	wire         clockGaters_ddr_axi_s1_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk                      ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk_ClkS                 ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk_En                   ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk_EnS                  ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk_RetRstN              ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk_RstN                 ;
	wire         clockGaters_ddr_axi_s1_netTree_Clk_Tm                   ;
	wire         clockGaters_ddr_axi_s1_netTree_Pwr_Idle                 ;
	wire         clockGaters_ddr_axi_s1_netTree_Pwr_WakeUp               ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk                    ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk_ClkS               ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk_En                 ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk_EnS                ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk_RstN               ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Clk_Tm                 ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Pwr_Idle               ;
	wire         clockGaters_ddr_axi_s2_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk                      ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk_ClkS                 ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk_En                   ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk_EnS                  ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk_RetRstN              ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk_RstN                 ;
	wire         clockGaters_ddr_axi_s2_netTree_Clk_Tm                   ;
	wire         clockGaters_ddr_axi_s2_netTree_Pwr_Idle                 ;
	wire         clockGaters_ddr_axi_s2_netTree_Pwr_WakeUp               ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk                    ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk_ClkS               ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk_En                 ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk_EnS                ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk_RstN               ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Clk_Tm                 ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Pwr_Idle               ;
	wire         clockGaters_ddr_axi_s3_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk                      ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk_ClkS                 ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk_En                   ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk_EnS                  ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk_RetRstN              ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk_RstN                 ;
	wire         clockGaters_ddr_axi_s3_netTree_Clk_Tm                   ;
	wire         clockGaters_ddr_axi_s3_netTree_Pwr_Idle                 ;
	wire         clockGaters_ddr_axi_s3_netTree_Pwr_WakeUp               ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk                   ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk_ClkS              ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk_En                ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk_EnS               ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk_RstN              ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Clk_Tm                ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Pwr_Idle              ;
	wire         clockGaters_ddr_axil_s0_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk                     ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk_ClkS                ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk_En                  ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk_EnS                 ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk_RetRstN             ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk_RstN                ;
	wire         clockGaters_ddr_axil_s0_netTree_Clk_Tm                  ;
	wire         clockGaters_ddr_axil_s0_netTree_Pwr_Idle                ;
	wire         clockGaters_ddr_axil_s0_netTree_Pwr_WakeUp              ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk                    ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk_ClkS               ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk_En                 ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk_EnS                ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk_RetRstN            ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk_RstN               ;
	wire         clockGaters_dma_axi_m0_I_netTree_Clk_Tm                 ;
	wire         clockGaters_dma_axi_m0_I_netTree_Pwr_Idle               ;
	wire         clockGaters_dma_axi_m0_I_netTree_Pwr_WakeUp             ;
	wire         clockGaters_dma_axi_m0_netTree_Clk                      ;
	wire         clockGaters_dma_axi_m0_netTree_Clk_ClkS                 ;
	wire         clockGaters_dma_axi_m0_netTree_Clk_En                   ;
	wire         clockGaters_dma_axi_m0_netTree_Clk_EnS                  ;
	wire         clockGaters_dma_axi_m0_netTree_Clk_RetRstN              ;
	wire         clockGaters_dma_axi_m0_netTree_Clk_RstN                 ;
	wire         clockGaters_dma_axi_m0_netTree_Clk_Tm                   ;
	wire         clockGaters_dma_axi_m0_netTree_Pwr_Idle                 ;
	wire         clockGaters_dma_axi_m0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk                    ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk_ClkS               ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk_En                 ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk_EnS                ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk_RetRstN            ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk_RstN               ;
	wire         clockGaters_dma_axi_m1_I_netTree_Clk_Tm                 ;
	wire         clockGaters_dma_axi_m1_I_netTree_Pwr_Idle               ;
	wire         clockGaters_dma_axi_m1_I_netTree_Pwr_WakeUp             ;
	wire         clockGaters_dma_axi_m1_netTree_Clk                      ;
	wire         clockGaters_dma_axi_m1_netTree_Clk_ClkS                 ;
	wire         clockGaters_dma_axi_m1_netTree_Clk_En                   ;
	wire         clockGaters_dma_axi_m1_netTree_Clk_EnS                  ;
	wire         clockGaters_dma_axi_m1_netTree_Clk_RetRstN              ;
	wire         clockGaters_dma_axi_m1_netTree_Clk_RstN                 ;
	wire         clockGaters_dma_axi_m1_netTree_Clk_Tm                   ;
	wire         clockGaters_dma_axi_m1_netTree_Pwr_Idle                 ;
	wire         clockGaters_dma_axi_m1_netTree_Pwr_WakeUp               ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk                   ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk_ClkS              ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk_En                ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk_EnS               ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk_RstN              ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Clk_Tm                ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Pwr_Idle              ;
	wire         clockGaters_fpga_ahb_s0_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk                     ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk_ClkS                ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk_En                  ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk_EnS                 ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk_RetRstN             ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk_RstN                ;
	wire         clockGaters_fpga_ahb_s0_netTree_Clk_Tm                  ;
	wire         clockGaters_fpga_ahb_s0_netTree_Pwr_Idle                ;
	wire         clockGaters_fpga_ahb_s0_netTree_Pwr_WakeUp              ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk                   ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk_ClkS              ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk_En                ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk_EnS               ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk_RetRstN           ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk_RstN              ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Clk_Tm                ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Pwr_Idle              ;
	wire         clockGaters_fpga_axi_m0_I_netTree_Pwr_WakeUp            ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk                     ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk_ClkS                ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk_En                  ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk_EnS                 ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk_RetRstN             ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk_RstN                ;
	wire         clockGaters_fpga_axi_m0_netTree_Clk_Tm                  ;
	wire         clockGaters_fpga_axi_m0_netTree_Pwr_Idle                ;
	wire         clockGaters_fpga_axi_m0_netTree_Pwr_WakeUp              ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk                   ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk_ClkS              ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk_En                ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk_EnS               ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk_RetRstN           ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk_RstN              ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Clk_Tm                ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Pwr_Idle              ;
	wire         clockGaters_fpga_axi_m1_I_netTree_Pwr_WakeUp            ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk                     ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk_ClkS                ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk_En                  ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk_EnS                 ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk_RetRstN             ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk_RstN                ;
	wire         clockGaters_fpga_axi_m1_netTree_Clk_Tm                  ;
	wire         clockGaters_fpga_axi_m1_netTree_Pwr_Idle                ;
	wire         clockGaters_fpga_axi_m1_netTree_Pwr_WakeUp              ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk                    ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk_ClkS               ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk_En                 ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk_EnS                ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk_RetRstN            ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk_RstN               ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Clk_Tm                 ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Pwr_Idle               ;
	wire         clockGaters_gbe_apb_s0_T_netTree_Pwr_WakeUp             ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk                      ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk_ClkS                 ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk_En                   ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk_EnS                  ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk_RetRstN              ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk_RstN                 ;
	wire         clockGaters_gbe_apb_s0_netTree_Clk_Tm                   ;
	wire         clockGaters_gbe_apb_s0_netTree_Pwr_Idle                 ;
	wire         clockGaters_gbe_apb_s0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk                    ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk_ClkS               ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk_En                 ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk_EnS                ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk_RetRstN            ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk_RstN               ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Clk_Tm                 ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Pwr_Idle               ;
	wire         clockGaters_gbe_axi_m0_I_netTree_Pwr_WakeUp             ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk                      ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk_ClkS                 ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk_En                   ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk_EnS                  ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk_RetRstN              ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk_RstN                 ;
	wire         clockGaters_gbe_axi_m0_netTree_Clk_Tm                   ;
	wire         clockGaters_gbe_axi_m0_netTree_Pwr_Idle                 ;
	wire         clockGaters_gbe_axi_m0_netTree_Pwr_WakeUp               ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk                  ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk_ClkS             ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk_En               ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk_EnS              ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk_RetRstN          ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk_RstN             ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Clk_Tm               ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Pwr_Idle             ;
	wire         clockGaters_pufcc_axi_m0_I_netTree_Pwr_WakeUp           ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk                    ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk_ClkS               ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk_En                 ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk_EnS                ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk_RetRstN            ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk_RstN               ;
	wire         clockGaters_pufcc_axi_m0_netTree_Clk_Tm                 ;
	wire         clockGaters_pufcc_axi_m0_netTree_Pwr_Idle               ;
	wire         clockGaters_pufcc_axi_m0_netTree_Pwr_WakeUp             ;
	wire         clockGaters_service_socket_netTree_Clk                  ;
	wire         clockGaters_service_socket_netTree_Clk_ClkS             ;
	wire         clockGaters_service_socket_netTree_Clk_En               ;
	wire         clockGaters_service_socket_netTree_Clk_EnS              ;
	wire         clockGaters_service_socket_netTree_Clk_RetRstN          ;
	wire         clockGaters_service_socket_netTree_Clk_RstN             ;
	wire         clockGaters_service_socket_netTree_Clk_Tm               ;
	wire         clockGaters_service_socket_netTree_Pwr_Idle             ;
	wire         clockGaters_service_socket_netTree_Pwr_WakeUp           ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk                   ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk_ClkS              ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk_En                ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk_EnS               ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk_RstN              ;
	wire         clockGaters_sram_axi_s0_T_netTree_Clk_Tm                ;
	wire         clockGaters_sram_axi_s0_T_netTree_Pwr_Idle              ;
	wire         clockGaters_sram_axi_s0_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_sram_axi_s0_netTree_Clk                     ;
	wire         clockGaters_sram_axi_s0_netTree_Clk_ClkS                ;
	wire         clockGaters_sram_axi_s0_netTree_Clk_En                  ;
	wire         clockGaters_sram_axi_s0_netTree_Clk_EnS                 ;
	wire         clockGaters_sram_axi_s0_netTree_Clk_RetRstN             ;
	wire         clockGaters_sram_axi_s0_netTree_Clk_RstN                ;
	wire         clockGaters_sram_axi_s0_netTree_Clk_Tm                  ;
	wire         clockGaters_sram_axi_s0_netTree_Pwr_Idle                ;
	wire         clockGaters_sram_axi_s0_netTree_Pwr_WakeUp              ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk                   ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk_ClkS              ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk_En                ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk_EnS               ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk_RstN              ;
	wire         clockGaters_sram_axi_s1_T_netTree_Clk_Tm                ;
	wire         clockGaters_sram_axi_s1_T_netTree_Pwr_Idle              ;
	wire         clockGaters_sram_axi_s1_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_sram_axi_s1_netTree_Clk                     ;
	wire         clockGaters_sram_axi_s1_netTree_Clk_ClkS                ;
	wire         clockGaters_sram_axi_s1_netTree_Clk_En                  ;
	wire         clockGaters_sram_axi_s1_netTree_Clk_EnS                 ;
	wire         clockGaters_sram_axi_s1_netTree_Clk_RetRstN             ;
	wire         clockGaters_sram_axi_s1_netTree_Clk_RstN                ;
	wire         clockGaters_sram_axi_s1_netTree_Clk_Tm                  ;
	wire         clockGaters_sram_axi_s1_netTree_Pwr_Idle                ;
	wire         clockGaters_sram_axi_s1_netTree_Pwr_WakeUp              ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk                   ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk_ClkS              ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk_En                ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk_EnS               ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk_RstN              ;
	wire         clockGaters_sram_axi_s2_T_netTree_Clk_Tm                ;
	wire         clockGaters_sram_axi_s2_T_netTree_Pwr_Idle              ;
	wire         clockGaters_sram_axi_s2_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_sram_axi_s2_netTree_Clk                     ;
	wire         clockGaters_sram_axi_s2_netTree_Clk_ClkS                ;
	wire         clockGaters_sram_axi_s2_netTree_Clk_En                  ;
	wire         clockGaters_sram_axi_s2_netTree_Clk_EnS                 ;
	wire         clockGaters_sram_axi_s2_netTree_Clk_RetRstN             ;
	wire         clockGaters_sram_axi_s2_netTree_Clk_RstN                ;
	wire         clockGaters_sram_axi_s2_netTree_Clk_Tm                  ;
	wire         clockGaters_sram_axi_s2_netTree_Pwr_Idle                ;
	wire         clockGaters_sram_axi_s2_netTree_Pwr_WakeUp              ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk                   ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk_ClkS              ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk_En                ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk_EnS               ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk_RetRstN           ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk_RstN              ;
	wire         clockGaters_sram_axi_s3_T_netTree_Clk_Tm                ;
	wire         clockGaters_sram_axi_s3_T_netTree_Pwr_Idle              ;
	wire         clockGaters_sram_axi_s3_T_netTree_Pwr_WakeUp            ;
	wire         clockGaters_sram_axi_s3_netTree_Clk                     ;
	wire         clockGaters_sram_axi_s3_netTree_Clk_ClkS                ;
	wire         clockGaters_sram_axi_s3_netTree_Clk_En                  ;
	wire         clockGaters_sram_axi_s3_netTree_Clk_EnS                 ;
	wire         clockGaters_sram_axi_s3_netTree_Clk_RetRstN             ;
	wire         clockGaters_sram_axi_s3_netTree_Clk_RstN                ;
	wire         clockGaters_sram_axi_s3_netTree_Clk_Tm                  ;
	wire         clockGaters_sram_axi_s3_netTree_Pwr_Idle                ;
	wire         clockGaters_sram_axi_s3_netTree_Pwr_WakeUp              ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk                    ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk_ClkS               ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk_En                 ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk_EnS                ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk_RetRstN            ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk_RstN               ;
	wire         clockGaters_usb_axi_m0_I_netTree_Clk_Tm                 ;
	wire         clockGaters_usb_axi_m0_I_netTree_Pwr_Idle               ;
	wire         clockGaters_usb_axi_m0_I_netTree_Pwr_WakeUp             ;
	wire         clockGaters_usb_axi_m0_netTree_Clk                      ;
	wire         clockGaters_usb_axi_m0_netTree_Clk_ClkS                 ;
	wire         clockGaters_usb_axi_m0_netTree_Clk_En                   ;
	wire         clockGaters_usb_axi_m0_netTree_Clk_EnS                  ;
	wire         clockGaters_usb_axi_m0_netTree_Clk_RetRstN              ;
	wire         clockGaters_usb_axi_m0_netTree_Clk_RstN                 ;
	wire         clockGaters_usb_axi_m0_netTree_Clk_Tm                   ;
	wire         clockGaters_usb_axi_m0_netTree_Pwr_Idle                 ;
	wire         clockGaters_usb_axi_m0_netTree_Pwr_WakeUp               ;
	wire [31:0]  ddr_axi_s0_T_Req_Addr                                   ;
	wire [15:0]  ddr_axi_s0_T_Req_Be                                     ;
	wire         ddr_axi_s0_T_Req_BurstType                              ;
	wire [127:0] ddr_axi_s0_T_Req_Data                                   ;
	wire         ddr_axi_s0_T_Req_Last                                   ;
	wire [6:0]   ddr_axi_s0_T_Req_Len1                                   ;
	wire         ddr_axi_s0_T_Req_Lock                                   ;
	wire [2:0]   ddr_axi_s0_T_Req_Opc                                    ;
	wire         ddr_axi_s0_T_Req_Rdy                                    ;
	wire [3:0]   ddr_axi_s0_T_Req_SeqId                                  ;
	wire         ddr_axi_s0_T_Req_SeqUnOrdered                           ;
	wire         ddr_axi_s0_T_Req_SeqUnique                              ;
	wire [7:0]   ddr_axi_s0_T_Req_User                                   ;
	wire         ddr_axi_s0_T_Req_Vld                                    ;
	wire [127:0] ddr_axi_s0_T_Rsp_Data                                   ;
	wire         ddr_axi_s0_T_Rsp_Last                                   ;
	wire [2:0]   ddr_axi_s0_T_Rsp_Opc                                    ;
	wire         ddr_axi_s0_T_Rsp_Rdy                                    ;
	wire [3:0]   ddr_axi_s0_T_Rsp_SeqId                                  ;
	wire         ddr_axi_s0_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   ddr_axi_s0_T_Rsp_Status                                 ;
	wire         ddr_axi_s0_T_Rsp_Vld                                    ;
	wire [31:0]  ddr_axi_s1_T_Req_Addr                                   ;
	wire [15:0]  ddr_axi_s1_T_Req_Be                                     ;
	wire         ddr_axi_s1_T_Req_BurstType                              ;
	wire [127:0] ddr_axi_s1_T_Req_Data                                   ;
	wire         ddr_axi_s1_T_Req_Last                                   ;
	wire [6:0]   ddr_axi_s1_T_Req_Len1                                   ;
	wire         ddr_axi_s1_T_Req_Lock                                   ;
	wire [2:0]   ddr_axi_s1_T_Req_Opc                                    ;
	wire         ddr_axi_s1_T_Req_Rdy                                    ;
	wire [3:0]   ddr_axi_s1_T_Req_SeqId                                  ;
	wire         ddr_axi_s1_T_Req_SeqUnOrdered                           ;
	wire         ddr_axi_s1_T_Req_SeqUnique                              ;
	wire [7:0]   ddr_axi_s1_T_Req_User                                   ;
	wire         ddr_axi_s1_T_Req_Vld                                    ;
	wire [127:0] ddr_axi_s1_T_Rsp_Data                                   ;
	wire         ddr_axi_s1_T_Rsp_Last                                   ;
	wire [2:0]   ddr_axi_s1_T_Rsp_Opc                                    ;
	wire         ddr_axi_s1_T_Rsp_Rdy                                    ;
	wire [3:0]   ddr_axi_s1_T_Rsp_SeqId                                  ;
	wire         ddr_axi_s1_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   ddr_axi_s1_T_Rsp_Status                                 ;
	wire         ddr_axi_s1_T_Rsp_Vld                                    ;
	wire [31:0]  ddr_axi_s2_T_Req_Addr                                   ;
	wire [15:0]  ddr_axi_s2_T_Req_Be                                     ;
	wire         ddr_axi_s2_T_Req_BurstType                              ;
	wire [127:0] ddr_axi_s2_T_Req_Data                                   ;
	wire         ddr_axi_s2_T_Req_Last                                   ;
	wire [6:0]   ddr_axi_s2_T_Req_Len1                                   ;
	wire         ddr_axi_s2_T_Req_Lock                                   ;
	wire [2:0]   ddr_axi_s2_T_Req_Opc                                    ;
	wire         ddr_axi_s2_T_Req_Rdy                                    ;
	wire [3:0]   ddr_axi_s2_T_Req_SeqId                                  ;
	wire         ddr_axi_s2_T_Req_SeqUnOrdered                           ;
	wire         ddr_axi_s2_T_Req_SeqUnique                              ;
	wire [7:0]   ddr_axi_s2_T_Req_User                                   ;
	wire         ddr_axi_s2_T_Req_Vld                                    ;
	wire [127:0] ddr_axi_s2_T_Rsp_Data                                   ;
	wire         ddr_axi_s2_T_Rsp_Last                                   ;
	wire [2:0]   ddr_axi_s2_T_Rsp_Opc                                    ;
	wire         ddr_axi_s2_T_Rsp_Rdy                                    ;
	wire [3:0]   ddr_axi_s2_T_Rsp_SeqId                                  ;
	wire         ddr_axi_s2_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   ddr_axi_s2_T_Rsp_Status                                 ;
	wire         ddr_axi_s2_T_Rsp_Vld                                    ;
	wire [31:0]  ddr_axi_s3_T_Req_Addr                                   ;
	wire [15:0]  ddr_axi_s3_T_Req_Be                                     ;
	wire         ddr_axi_s3_T_Req_BurstType                              ;
	wire [127:0] ddr_axi_s3_T_Req_Data                                   ;
	wire         ddr_axi_s3_T_Req_Last                                   ;
	wire [6:0]   ddr_axi_s3_T_Req_Len1                                   ;
	wire         ddr_axi_s3_T_Req_Lock                                   ;
	wire [2:0]   ddr_axi_s3_T_Req_Opc                                    ;
	wire         ddr_axi_s3_T_Req_Rdy                                    ;
	wire [3:0]   ddr_axi_s3_T_Req_SeqId                                  ;
	wire         ddr_axi_s3_T_Req_SeqUnOrdered                           ;
	wire         ddr_axi_s3_T_Req_SeqUnique                              ;
	wire [7:0]   ddr_axi_s3_T_Req_User                                   ;
	wire         ddr_axi_s3_T_Req_Vld                                    ;
	wire [127:0] ddr_axi_s3_T_Rsp_Data                                   ;
	wire         ddr_axi_s3_T_Rsp_Last                                   ;
	wire [2:0]   ddr_axi_s3_T_Rsp_Opc                                    ;
	wire         ddr_axi_s3_T_Rsp_Rdy                                    ;
	wire [3:0]   ddr_axi_s3_T_Rsp_SeqId                                  ;
	wire         ddr_axi_s3_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   ddr_axi_s3_T_Rsp_Status                                 ;
	wire         ddr_axi_s3_T_Rsp_Vld                                    ;
	wire [31:0]  ddr_axil_s0_T_Req_Addr                                  ;
	wire [3:0]   ddr_axil_s0_T_Req_Be                                    ;
	wire         ddr_axil_s0_T_Req_BurstType                             ;
	wire [31:0]  ddr_axil_s0_T_Req_Data                                  ;
	wire         ddr_axil_s0_T_Req_Last                                  ;
	wire [6:0]   ddr_axil_s0_T_Req_Len1                                  ;
	wire         ddr_axil_s0_T_Req_Lock                                  ;
	wire [2:0]   ddr_axil_s0_T_Req_Opc                                   ;
	wire         ddr_axil_s0_T_Req_Rdy                                   ;
	wire         ddr_axil_s0_T_Req_SeqUnOrdered                          ;
	wire         ddr_axil_s0_T_Req_SeqUnique                             ;
	wire [7:0]   ddr_axil_s0_T_Req_User                                  ;
	wire         ddr_axil_s0_T_Req_Vld                                   ;
	wire [31:0]  ddr_axil_s0_T_Rsp_Data                                  ;
	wire         ddr_axil_s0_T_Rsp_Last                                  ;
	wire         ddr_axil_s0_T_Rsp_Rdy                                   ;
	wire         ddr_axil_s0_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   ddr_axil_s0_T_Rsp_Status                                ;
	wire         ddr_axil_s0_T_Rsp_Vld                                   ;
	wire [31:0]  dma_axi_m0_I_Req_Addr                                   ;
	wire [3:0]   dma_axi_m0_I_Req_Be                                     ;
	wire         dma_axi_m0_I_Req_BurstType                              ;
	wire [31:0]  dma_axi_m0_I_Req_Data                                   ;
	wire         dma_axi_m0_I_Req_Last                                   ;
	wire [5:0]   dma_axi_m0_I_Req_Len1                                   ;
	wire         dma_axi_m0_I_Req_Lock                                   ;
	wire [2:0]   dma_axi_m0_I_Req_Opc                                    ;
	wire         dma_axi_m0_I_Req_Rdy                                    ;
	wire [3:0]   dma_axi_m0_I_Req_SeqId                                  ;
	wire         dma_axi_m0_I_Req_SeqUnOrdered                           ;
	wire         dma_axi_m0_I_Req_SeqUnique                              ;
	wire [7:0]   dma_axi_m0_I_Req_User                                   ;
	wire         dma_axi_m0_I_Req_Vld                                    ;
	wire [31:0]  dma_axi_m0_I_Rsp_Data                                   ;
	wire         dma_axi_m0_I_Rsp_Last                                   ;
	wire [2:0]   dma_axi_m0_I_Rsp_Opc                                    ;
	wire         dma_axi_m0_I_Rsp_Rdy                                    ;
	wire [3:0]   dma_axi_m0_I_Rsp_SeqId                                  ;
	wire         dma_axi_m0_I_Rsp_SeqUnOrdered                           ;
	wire [1:0]   dma_axi_m0_I_Rsp_Status                                 ;
	wire         dma_axi_m0_I_Rsp_Vld                                    ;
	wire         dma_axi_m0_I_TransactionStat_Start                      ;
	wire [3:0]   dma_axi_m0_I_TransactionStat_StartCxt                   ;
	wire         dma_axi_m0_I_TransactionStat_Stop                       ;
	wire [3:0]   dma_axi_m0_I_TransactionStat_StopCxt                    ;
	wire [31:0]  dma_axi_m1_I_Req_Addr                                   ;
	wire [3:0]   dma_axi_m1_I_Req_Be                                     ;
	wire         dma_axi_m1_I_Req_BurstType                              ;
	wire [31:0]  dma_axi_m1_I_Req_Data                                   ;
	wire         dma_axi_m1_I_Req_Last                                   ;
	wire [5:0]   dma_axi_m1_I_Req_Len1                                   ;
	wire         dma_axi_m1_I_Req_Lock                                   ;
	wire [2:0]   dma_axi_m1_I_Req_Opc                                    ;
	wire         dma_axi_m1_I_Req_Rdy                                    ;
	wire [3:0]   dma_axi_m1_I_Req_SeqId                                  ;
	wire         dma_axi_m1_I_Req_SeqUnOrdered                           ;
	wire         dma_axi_m1_I_Req_SeqUnique                              ;
	wire [7:0]   dma_axi_m1_I_Req_User                                   ;
	wire         dma_axi_m1_I_Req_Vld                                    ;
	wire [31:0]  dma_axi_m1_I_Rsp_Data                                   ;
	wire         dma_axi_m1_I_Rsp_Last                                   ;
	wire [2:0]   dma_axi_m1_I_Rsp_Opc                                    ;
	wire         dma_axi_m1_I_Rsp_Rdy                                    ;
	wire [3:0]   dma_axi_m1_I_Rsp_SeqId                                  ;
	wire         dma_axi_m1_I_Rsp_SeqUnOrdered                           ;
	wire [1:0]   dma_axi_m1_I_Rsp_Status                                 ;
	wire         dma_axi_m1_I_Rsp_Vld                                    ;
	wire         dma_axi_m1_I_TransactionStat_Start                      ;
	wire [3:0]   dma_axi_m1_I_TransactionStat_StartCxt                   ;
	wire         dma_axi_m1_I_TransactionStat_Stop                       ;
	wire [3:0]   dma_axi_m1_I_TransactionStat_StopCxt                    ;
	wire [109:0] dp_DMA_apb_s0_T_to_SwitchResp001_Data                   ;
	wire         dp_DMA_apb_s0_T_to_SwitchResp001_Head                   ;
	wire         dp_DMA_apb_s0_T_to_SwitchResp001_Rdy                    ;
	wire         dp_DMA_apb_s0_T_to_SwitchResp001_Tail                   ;
	wire         dp_DMA_apb_s0_T_to_SwitchResp001_Vld                    ;
	wire [109:0] dp_FCB_apb_s0_T_to_Switch18_Data                        ;
	wire         dp_FCB_apb_s0_T_to_Switch18_Head                        ;
	wire         dp_FCB_apb_s0_T_to_Switch18_Rdy                         ;
	wire         dp_FCB_apb_s0_T_to_Switch18_Tail                        ;
	wire         dp_FCB_apb_s0_T_to_Switch18_Vld                         ;
	wire [111:0] dp_Link_to_ddr_axi_s1_T_Data                            ;
	wire [2:0]   dp_Link_to_ddr_axi_s1_T_RdCnt                           ;
	wire [2:0]   dp_Link_to_ddr_axi_s1_T_RdPtr                           ;
	wire         dp_Link_to_ddr_axi_s1_T_RxCtl_PwrOnRst                  ;
	wire         dp_Link_to_ddr_axi_s1_T_RxCtl_PwrOnRstAck               ;
	wire         dp_Link_to_ddr_axi_s1_T_TxCtl_PwrOnRst                  ;
	wire         dp_Link_to_ddr_axi_s1_T_TxCtl_PwrOnRstAck               ;
	wire [2:0]   dp_Link_to_ddr_axi_s1_T_WrCnt                           ;
	wire         dp_PUFCC_apb_s0_T_to_SwitchResp001_En                   ;
	wire [109:0] dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Data             ;
	wire         dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Head             ;
	wire         dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Rdy              ;
	wire         dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Tail             ;
	wire         dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Vld              ;
	wire         dp_Periph_Multi_APB_T_to_SwitchResp001_En               ;
	wire [109:0] dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Data         ;
	wire         dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Head         ;
	wire         dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Rdy          ;
	wire         dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Tail         ;
	wire         dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Vld          ;
	wire         dp_SCU_Multi_APB_T_to_Switch8_En                        ;
	wire [109:0] dp_SCU_Multi_APB_T_to_Switch8_Trp_Data                  ;
	wire         dp_SCU_Multi_APB_T_to_Switch8_Trp_Head                  ;
	wire         dp_SCU_Multi_APB_T_to_Switch8_Trp_Rdy                   ;
	wire         dp_SCU_Multi_APB_T_to_Switch8_Trp_Tail                  ;
	wire         dp_SCU_Multi_APB_T_to_Switch8_Trp_Vld                   ;
	wire         dp_SPI_ahb_s0_T_to_SwitchResp001_En                     ;
	wire [109:0] dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Data               ;
	wire         dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Head               ;
	wire         dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Rdy                ;
	wire         dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Tail               ;
	wire         dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Vld                ;
	wire [109:0] dp_SPI_mem_ahb_T_to_Switch17_Data                       ;
	wire         dp_SPI_mem_ahb_T_to_Switch17_Head                       ;
	wire         dp_SPI_mem_ahb_T_to_Switch17_Rdy                        ;
	wire         dp_SPI_mem_ahb_T_to_Switch17_Tail                       ;
	wire         dp_SPI_mem_ahb_T_to_Switch17_Vld                        ;
	wire [109:0] dp_Switch10_to_Switch30_Data                            ;
	wire         dp_Switch10_to_Switch30_Head                            ;
	wire         dp_Switch10_to_Switch30_Rdy                             ;
	wire         dp_Switch10_to_Switch30_Tail                            ;
	wire         dp_Switch10_to_Switch30_Vld                             ;
	wire [109:0] dp_Switch11_to_SPI_mem_ahb_T_Data                       ;
	wire         dp_Switch11_to_SPI_mem_ahb_T_Head                       ;
	wire         dp_Switch11_to_SPI_mem_ahb_T_Rdy                        ;
	wire         dp_Switch11_to_SPI_mem_ahb_T_Tail                       ;
	wire         dp_Switch11_to_SPI_mem_ahb_T_Vld                        ;
	wire [109:0] dp_Switch12_to_FCB_apb_s0_T_Data                        ;
	wire         dp_Switch12_to_FCB_apb_s0_T_Head                        ;
	wire         dp_Switch12_to_FCB_apb_s0_T_Rdy                         ;
	wire         dp_Switch12_to_FCB_apb_s0_T_Tail                        ;
	wire         dp_Switch12_to_FCB_apb_s0_T_Vld                         ;
	wire [111:0] dp_Switch13Resp_to_Switch1Resp002_Data                  ;
	wire [2:0]   dp_Switch13Resp_to_Switch1Resp002_RdCnt                 ;
	wire [2:0]   dp_Switch13Resp_to_Switch1Resp002_RdPtr                 ;
	wire         dp_Switch13Resp_to_Switch1Resp002_RxCtl_PwrOnRst        ;
	wire         dp_Switch13Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck     ;
	wire         dp_Switch13Resp_to_Switch1Resp002_TxCtl_PwrOnRst        ;
	wire         dp_Switch13Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_Switch13Resp_to_Switch1Resp002_WrCnt                 ;
	wire         dp_Switch13Resp_to_Switch2Resp001_En                    ;
	wire [109:0] dp_Switch13Resp_to_Switch2Resp001_Trp_Data              ;
	wire         dp_Switch13Resp_to_Switch2Resp001_Trp_Head              ;
	wire         dp_Switch13Resp_to_Switch2Resp001_Trp_Rdy               ;
	wire         dp_Switch13Resp_to_Switch2Resp001_Trp_Tail              ;
	wire         dp_Switch13Resp_to_Switch2Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch13Resp_to_Switch4Resp001_Data                  ;
	wire         dp_Switch13Resp_to_Switch4Resp001_Head                  ;
	wire         dp_Switch13Resp_to_Switch4Resp001_Rdy                   ;
	wire         dp_Switch13Resp_to_Switch4Resp001_Tail                  ;
	wire         dp_Switch13Resp_to_Switch4Resp001_Vld                   ;
	wire         dp_Switch13Resp_to_Switch6Resp001_En                    ;
	wire [109:0] dp_Switch13Resp_to_Switch6Resp001_Trp_Data              ;
	wire         dp_Switch13Resp_to_Switch6Resp001_Trp_Head              ;
	wire         dp_Switch13Resp_to_Switch6Resp001_Trp_Rdy               ;
	wire         dp_Switch13Resp_to_Switch6Resp001_Trp_Tail              ;
	wire         dp_Switch13Resp_to_Switch6Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch13_to_sram_axi_s1_T_Data                       ;
	wire         dp_Switch13_to_sram_axi_s1_T_Head                       ;
	wire         dp_Switch13_to_sram_axi_s1_T_Rdy                        ;
	wire         dp_Switch13_to_sram_axi_s1_T_Tail                       ;
	wire         dp_Switch13_to_sram_axi_s1_T_Vld                        ;
	wire [111:0] dp_Switch14Resp_to_Switch1Resp002_Data                  ;
	wire [2:0]   dp_Switch14Resp_to_Switch1Resp002_RdCnt                 ;
	wire [2:0]   dp_Switch14Resp_to_Switch1Resp002_RdPtr                 ;
	wire         dp_Switch14Resp_to_Switch1Resp002_RxCtl_PwrOnRst        ;
	wire         dp_Switch14Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck     ;
	wire         dp_Switch14Resp_to_Switch1Resp002_TxCtl_PwrOnRst        ;
	wire         dp_Switch14Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_Switch14Resp_to_Switch1Resp002_WrCnt                 ;
	wire         dp_Switch14Resp_to_Switch2Resp001_En                    ;
	wire [109:0] dp_Switch14Resp_to_Switch2Resp001_Trp_Data              ;
	wire         dp_Switch14Resp_to_Switch2Resp001_Trp_Head              ;
	wire         dp_Switch14Resp_to_Switch2Resp001_Trp_Rdy               ;
	wire         dp_Switch14Resp_to_Switch2Resp001_Trp_Tail              ;
	wire         dp_Switch14Resp_to_Switch2Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch14Resp_to_Switch4Resp001_Data                  ;
	wire         dp_Switch14Resp_to_Switch4Resp001_Head                  ;
	wire         dp_Switch14Resp_to_Switch4Resp001_Rdy                   ;
	wire         dp_Switch14Resp_to_Switch4Resp001_Tail                  ;
	wire         dp_Switch14Resp_to_Switch4Resp001_Vld                   ;
	wire         dp_Switch14Resp_to_Switch6Resp001_En                    ;
	wire [109:0] dp_Switch14Resp_to_Switch6Resp001_Trp_Data              ;
	wire         dp_Switch14Resp_to_Switch6Resp001_Trp_Head              ;
	wire         dp_Switch14Resp_to_Switch6Resp001_Trp_Rdy               ;
	wire         dp_Switch14Resp_to_Switch6Resp001_Trp_Tail              ;
	wire         dp_Switch14Resp_to_Switch6Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch14_to_sram_axi_s2_T_Data                       ;
	wire         dp_Switch14_to_sram_axi_s2_T_Head                       ;
	wire         dp_Switch14_to_sram_axi_s2_T_Rdy                        ;
	wire         dp_Switch14_to_sram_axi_s2_T_Tail                       ;
	wire         dp_Switch14_to_sram_axi_s2_T_Vld                        ;
	wire [147:0] dp_Switch15Resp_to_Switch4Resp001_Data                  ;
	wire [2:0]   dp_Switch15Resp_to_Switch4Resp001_RdCnt                 ;
	wire [2:0]   dp_Switch15Resp_to_Switch4Resp001_RdPtr                 ;
	wire         dp_Switch15Resp_to_Switch4Resp001_RxCtl_PwrOnRst        ;
	wire         dp_Switch15Resp_to_Switch4Resp001_RxCtl_PwrOnRstAck     ;
	wire         dp_Switch15Resp_to_Switch4Resp001_TxCtl_PwrOnRst        ;
	wire         dp_Switch15Resp_to_Switch4Resp001_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_Switch15Resp_to_Switch4Resp001_WrCnt                 ;
	wire [111:0] dp_Switch15Resp_to_Switch6Resp001_Data                  ;
	wire [2:0]   dp_Switch15Resp_to_Switch6Resp001_RdCnt                 ;
	wire [2:0]   dp_Switch15Resp_to_Switch6Resp001_RdPtr                 ;
	wire         dp_Switch15Resp_to_Switch6Resp001_RxCtl_PwrOnRst        ;
	wire         dp_Switch15Resp_to_Switch6Resp001_RxCtl_PwrOnRstAck     ;
	wire         dp_Switch15Resp_to_Switch6Resp001_TxCtl_PwrOnRst        ;
	wire         dp_Switch15Resp_to_Switch6Resp001_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_Switch15Resp_to_Switch6Resp001_WrCnt                 ;
	wire [111:0] dp_Switch15_to_fpga_ahb_s0_T_Data                       ;
	wire [2:0]   dp_Switch15_to_fpga_ahb_s0_T_RdCnt                      ;
	wire [2:0]   dp_Switch15_to_fpga_ahb_s0_T_RdPtr                      ;
	wire         dp_Switch15_to_fpga_ahb_s0_T_RxCtl_PwrOnRst             ;
	wire         dp_Switch15_to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck          ;
	wire         dp_Switch15_to_fpga_ahb_s0_T_TxCtl_PwrOnRst             ;
	wire         dp_Switch15_to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck          ;
	wire [2:0]   dp_Switch15_to_fpga_ahb_s0_T_WrCnt                      ;
	wire         dp_Switch16Resp_to_Switch2Resp001_En                    ;
	wire [109:0] dp_Switch16Resp_to_Switch2Resp001_Trp_Data              ;
	wire         dp_Switch16Resp_to_Switch2Resp001_Trp_Head              ;
	wire         dp_Switch16Resp_to_Switch2Resp001_Trp_Rdy               ;
	wire         dp_Switch16Resp_to_Switch2Resp001_Trp_Tail              ;
	wire         dp_Switch16Resp_to_Switch2Resp001_Trp_Vld               ;
	wire         dp_Switch16Resp_to_Switch6Resp001_En                    ;
	wire [109:0] dp_Switch16Resp_to_Switch6Resp001_Trp_Data              ;
	wire         dp_Switch16Resp_to_Switch6Resp001_Trp_Head              ;
	wire         dp_Switch16Resp_to_Switch6Resp001_Trp_Rdy               ;
	wire         dp_Switch16Resp_to_Switch6Resp001_Trp_Tail              ;
	wire         dp_Switch16Resp_to_Switch6Resp001_Trp_Vld               ;
	wire [145:0] dp_Switch16_to_ddr_axi_s3_T_Data                        ;
	wire         dp_Switch16_to_ddr_axi_s3_T_Head                        ;
	wire         dp_Switch16_to_ddr_axi_s3_T_Rdy                         ;
	wire         dp_Switch16_to_ddr_axi_s3_T_Tail                        ;
	wire         dp_Switch16_to_ddr_axi_s3_T_Vld                         ;
	wire [109:0] dp_Switch17_to_Switch21_Data                            ;
	wire         dp_Switch17_to_Switch21_Head                            ;
	wire         dp_Switch17_to_Switch21_Rdy                             ;
	wire         dp_Switch17_to_Switch21_Tail                            ;
	wire         dp_Switch17_to_Switch21_Vld                             ;
	wire         dp_Switch17_to_SwitchResp001_En                         ;
	wire [109:0] dp_Switch17_to_SwitchResp001_Trp_Data                   ;
	wire         dp_Switch17_to_SwitchResp001_Trp_Head                   ;
	wire         dp_Switch17_to_SwitchResp001_Trp_Rdy                    ;
	wire         dp_Switch17_to_SwitchResp001_Trp_Tail                   ;
	wire         dp_Switch17_to_SwitchResp001_Trp_Vld                    ;
	wire [109:0] dp_Switch18_to_Switch21_Data                            ;
	wire         dp_Switch18_to_Switch21_Head                            ;
	wire         dp_Switch18_to_Switch21_Rdy                             ;
	wire         dp_Switch18_to_Switch21_Tail                            ;
	wire         dp_Switch18_to_Switch21_Vld                             ;
	wire         dp_Switch18_to_SwitchResp001_En                         ;
	wire [109:0] dp_Switch18_to_SwitchResp001_Trp_Data                   ;
	wire         dp_Switch18_to_SwitchResp001_Trp_Head                   ;
	wire         dp_Switch18_to_SwitchResp001_Trp_Rdy                    ;
	wire         dp_Switch18_to_SwitchResp001_Trp_Tail                   ;
	wire         dp_Switch18_to_SwitchResp001_Trp_Vld                    ;
	wire         dp_Switch19_to_Switch1_En                               ;
	wire [109:0] dp_Switch19_to_Switch1_Trp_Data                         ;
	wire         dp_Switch19_to_Switch1_Trp_Head                         ;
	wire         dp_Switch19_to_Switch1_Trp_Rdy                          ;
	wire         dp_Switch19_to_Switch1_Trp_Tail                         ;
	wire         dp_Switch19_to_Switch1_Trp_Vld                          ;
	wire [109:0] dp_Switch19_to_Switch11_Data                            ;
	wire         dp_Switch19_to_Switch11_Head                            ;
	wire         dp_Switch19_to_Switch11_Rdy                             ;
	wire         dp_Switch19_to_Switch11_Tail                            ;
	wire         dp_Switch19_to_Switch11_Vld                             ;
	wire [109:0] dp_Switch19_to_Switch12_Data                            ;
	wire         dp_Switch19_to_Switch12_Head                            ;
	wire         dp_Switch19_to_Switch12_Rdy                             ;
	wire         dp_Switch19_to_Switch12_Tail                            ;
	wire         dp_Switch19_to_Switch12_Vld                             ;
	wire [111:0] dp_Switch1Resp002_to_fpga_axi_m1_I_Data                 ;
	wire [2:0]   dp_Switch1Resp002_to_fpga_axi_m1_I_RdCnt                ;
	wire [2:0]   dp_Switch1Resp002_to_fpga_axi_m1_I_RdPtr                ;
	wire         dp_Switch1Resp002_to_fpga_axi_m1_I_RxCtl_PwrOnRst       ;
	wire         dp_Switch1Resp002_to_fpga_axi_m1_I_RxCtl_PwrOnRstAck    ;
	wire         dp_Switch1Resp002_to_fpga_axi_m1_I_TxCtl_PwrOnRst       ;
	wire         dp_Switch1Resp002_to_fpga_axi_m1_I_TxCtl_PwrOnRstAck    ;
	wire [2:0]   dp_Switch1Resp002_to_fpga_axi_m1_I_WrCnt                ;
	wire [109:0] dp_Switch1Resp003_to_fpga_axi_m0_I_Data                 ;
	wire         dp_Switch1Resp003_to_fpga_axi_m0_I_Head                 ;
	wire         dp_Switch1Resp003_to_fpga_axi_m0_I_Rdy                  ;
	wire         dp_Switch1Resp003_to_fpga_axi_m0_I_Tail                 ;
	wire         dp_Switch1Resp003_to_fpga_axi_m0_I_Vld                  ;
	wire         dp_Switch1_to_Switch13_En                               ;
	wire [109:0] dp_Switch1_to_Switch13_Trp_Data                         ;
	wire         dp_Switch1_to_Switch13_Trp_Head                         ;
	wire         dp_Switch1_to_Switch13_Trp_Rdy                          ;
	wire         dp_Switch1_to_Switch13_Trp_Tail                         ;
	wire         dp_Switch1_to_Switch13_Trp_Vld                          ;
	wire         dp_Switch1_to_Switch14_En                               ;
	wire [109:0] dp_Switch1_to_Switch14_Trp_Data                         ;
	wire         dp_Switch1_to_Switch14_Trp_Head                         ;
	wire         dp_Switch1_to_Switch14_Trp_Rdy                          ;
	wire         dp_Switch1_to_Switch14_Trp_Tail                         ;
	wire         dp_Switch1_to_Switch14_Trp_Vld                          ;
	wire         dp_Switch1_to_Switch16_En                               ;
	wire [109:0] dp_Switch1_to_Switch16_Trp_Data                         ;
	wire         dp_Switch1_to_Switch16_Trp_Head                         ;
	wire         dp_Switch1_to_Switch16_Trp_Rdy                          ;
	wire         dp_Switch1_to_Switch16_Trp_Tail                         ;
	wire         dp_Switch1_to_Switch16_Trp_Vld                          ;
	wire         dp_Switch1_to_Switch20_En                               ;
	wire [109:0] dp_Switch1_to_Switch20_Trp_Data                         ;
	wire         dp_Switch1_to_Switch20_Trp_Head                         ;
	wire         dp_Switch1_to_Switch20_Trp_Rdy                          ;
	wire         dp_Switch1_to_Switch20_Trp_Tail                         ;
	wire         dp_Switch1_to_Switch20_Trp_Vld                          ;
	wire         dp_Switch1_to_Switch23_En                               ;
	wire [109:0] dp_Switch1_to_Switch23_Trp_Data                         ;
	wire         dp_Switch1_to_Switch23_Trp_Head                         ;
	wire         dp_Switch1_to_Switch23_Trp_Rdy                          ;
	wire         dp_Switch1_to_Switch23_Trp_Tail                         ;
	wire         dp_Switch1_to_Switch23_Trp_Vld                          ;
	wire [111:0] dp_Switch20Resp_to_Switch1Resp002_Data                  ;
	wire [2:0]   dp_Switch20Resp_to_Switch1Resp002_RdCnt                 ;
	wire [2:0]   dp_Switch20Resp_to_Switch1Resp002_RdPtr                 ;
	wire         dp_Switch20Resp_to_Switch1Resp002_RxCtl_PwrOnRst        ;
	wire         dp_Switch20Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck     ;
	wire         dp_Switch20Resp_to_Switch1Resp002_TxCtl_PwrOnRst        ;
	wire         dp_Switch20Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_Switch20Resp_to_Switch1Resp002_WrCnt                 ;
	wire         dp_Switch20Resp_to_Switch2Resp001_En                    ;
	wire [109:0] dp_Switch20Resp_to_Switch2Resp001_Trp_Data              ;
	wire         dp_Switch20Resp_to_Switch2Resp001_Trp_Head              ;
	wire         dp_Switch20Resp_to_Switch2Resp001_Trp_Rdy               ;
	wire         dp_Switch20Resp_to_Switch2Resp001_Trp_Tail              ;
	wire         dp_Switch20Resp_to_Switch2Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch20Resp_to_Switch4Resp001_Data                  ;
	wire         dp_Switch20Resp_to_Switch4Resp001_Head                  ;
	wire         dp_Switch20Resp_to_Switch4Resp001_Rdy                   ;
	wire         dp_Switch20Resp_to_Switch4Resp001_Tail                  ;
	wire         dp_Switch20Resp_to_Switch4Resp001_Vld                   ;
	wire         dp_Switch20Resp_to_Switch6Resp001_En                    ;
	wire [109:0] dp_Switch20Resp_to_Switch6Resp001_Trp_Data              ;
	wire         dp_Switch20Resp_to_Switch6Resp001_Trp_Head              ;
	wire         dp_Switch20Resp_to_Switch6Resp001_Trp_Rdy               ;
	wire         dp_Switch20Resp_to_Switch6Resp001_Trp_Tail              ;
	wire         dp_Switch20Resp_to_Switch6Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch20_to_sram_axi_s3_T_Data                       ;
	wire         dp_Switch20_to_sram_axi_s3_T_Head                       ;
	wire         dp_Switch20_to_sram_axi_s3_T_Rdy                        ;
	wire         dp_Switch20_to_sram_axi_s3_T_Tail                       ;
	wire         dp_Switch20_to_sram_axi_s3_T_Vld                        ;
	wire [109:0] dp_Switch21_to_pufcc_axi_m0_I_Data                      ;
	wire         dp_Switch21_to_pufcc_axi_m0_I_Head                      ;
	wire         dp_Switch21_to_pufcc_axi_m0_I_Rdy                       ;
	wire         dp_Switch21_to_pufcc_axi_m0_I_Tail                      ;
	wire         dp_Switch21_to_pufcc_axi_m0_I_Vld                       ;
	wire [111:0] dp_Switch23Resp_to_Switch1Resp002_Data                  ;
	wire [2:0]   dp_Switch23Resp_to_Switch1Resp002_RdCnt                 ;
	wire [2:0]   dp_Switch23Resp_to_Switch1Resp002_RdPtr                 ;
	wire         dp_Switch23Resp_to_Switch1Resp002_RxCtl_PwrOnRst        ;
	wire         dp_Switch23Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck     ;
	wire         dp_Switch23Resp_to_Switch1Resp002_TxCtl_PwrOnRst        ;
	wire         dp_Switch23Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_Switch23Resp_to_Switch1Resp002_WrCnt                 ;
	wire         dp_Switch23Resp_to_Switch2Resp001_En                    ;
	wire [109:0] dp_Switch23Resp_to_Switch2Resp001_Trp_Data              ;
	wire         dp_Switch23Resp_to_Switch2Resp001_Trp_Head              ;
	wire         dp_Switch23Resp_to_Switch2Resp001_Trp_Rdy               ;
	wire         dp_Switch23Resp_to_Switch2Resp001_Trp_Tail              ;
	wire         dp_Switch23Resp_to_Switch2Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch23Resp_to_Switch4Resp001_Data                  ;
	wire         dp_Switch23Resp_to_Switch4Resp001_Head                  ;
	wire         dp_Switch23Resp_to_Switch4Resp001_Rdy                   ;
	wire         dp_Switch23Resp_to_Switch4Resp001_Tail                  ;
	wire         dp_Switch23Resp_to_Switch4Resp001_Vld                   ;
	wire         dp_Switch23Resp_to_Switch6Resp001_En                    ;
	wire [109:0] dp_Switch23Resp_to_Switch6Resp001_Trp_Data              ;
	wire         dp_Switch23Resp_to_Switch6Resp001_Trp_Head              ;
	wire         dp_Switch23Resp_to_Switch6Resp001_Trp_Rdy               ;
	wire         dp_Switch23Resp_to_Switch6Resp001_Trp_Tail              ;
	wire         dp_Switch23Resp_to_Switch6Resp001_Trp_Vld               ;
	wire [109:0] dp_Switch23_to_sram_axi_s0_T_Data                       ;
	wire         dp_Switch23_to_sram_axi_s0_T_Head                       ;
	wire         dp_Switch23_to_sram_axi_s0_T_Rdy                        ;
	wire         dp_Switch23_to_sram_axi_s0_T_Tail                       ;
	wire         dp_Switch23_to_sram_axi_s0_T_Vld                        ;
	wire         dp_Switch2Resp001_to_Switch21_En                        ;
	wire [109:0] dp_Switch2Resp001_to_Switch21_Trp_Data                  ;
	wire         dp_Switch2Resp001_to_Switch21_Trp_Head                  ;
	wire         dp_Switch2Resp001_to_Switch21_Trp_Rdy                   ;
	wire         dp_Switch2Resp001_to_Switch21_Trp_Tail                  ;
	wire         dp_Switch2Resp001_to_Switch21_Trp_Vld                   ;
	wire         dp_Switch2Resp001_to_usb_axi_m0_I_En                    ;
	wire [109:0] dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Data              ;
	wire         dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Head              ;
	wire         dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Rdy               ;
	wire         dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Tail              ;
	wire         dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Vld               ;
	wire [111:0] dp_Switch2_to_Switch_Data                               ;
	wire [2:0]   dp_Switch2_to_Switch_RdCnt                              ;
	wire [2:0]   dp_Switch2_to_Switch_RdPtr                              ;
	wire         dp_Switch2_to_Switch_RxCtl_PwrOnRst                     ;
	wire         dp_Switch2_to_Switch_RxCtl_PwrOnRstAck                  ;
	wire         dp_Switch2_to_Switch_TxCtl_PwrOnRst                     ;
	wire         dp_Switch2_to_Switch_TxCtl_PwrOnRstAck                  ;
	wire [2:0]   dp_Switch2_to_Switch_WrCnt                              ;
	wire [111:0] dp_Switch2_to_Switch13_Data                             ;
	wire [2:0]   dp_Switch2_to_Switch13_RdCnt                            ;
	wire [2:0]   dp_Switch2_to_Switch13_RdPtr                            ;
	wire         dp_Switch2_to_Switch13_RxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch13_RxCtl_PwrOnRstAck                ;
	wire         dp_Switch2_to_Switch13_TxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch13_TxCtl_PwrOnRstAck                ;
	wire [2:0]   dp_Switch2_to_Switch13_WrCnt                            ;
	wire [111:0] dp_Switch2_to_Switch14_Data                             ;
	wire [2:0]   dp_Switch2_to_Switch14_RdCnt                            ;
	wire [2:0]   dp_Switch2_to_Switch14_RdPtr                            ;
	wire         dp_Switch2_to_Switch14_RxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch14_RxCtl_PwrOnRstAck                ;
	wire         dp_Switch2_to_Switch14_TxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch14_TxCtl_PwrOnRstAck                ;
	wire [2:0]   dp_Switch2_to_Switch14_WrCnt                            ;
	wire [111:0] dp_Switch2_to_Switch20_Data                             ;
	wire [2:0]   dp_Switch2_to_Switch20_RdCnt                            ;
	wire [2:0]   dp_Switch2_to_Switch20_RdPtr                            ;
	wire         dp_Switch2_to_Switch20_RxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch20_RxCtl_PwrOnRstAck                ;
	wire         dp_Switch2_to_Switch20_TxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch20_TxCtl_PwrOnRstAck                ;
	wire [2:0]   dp_Switch2_to_Switch20_WrCnt                            ;
	wire [111:0] dp_Switch2_to_Switch23_Data                             ;
	wire [2:0]   dp_Switch2_to_Switch23_RdCnt                            ;
	wire [2:0]   dp_Switch2_to_Switch23_RdPtr                            ;
	wire         dp_Switch2_to_Switch23_RxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch23_RxCtl_PwrOnRstAck                ;
	wire         dp_Switch2_to_Switch23_TxCtl_PwrOnRst                   ;
	wire         dp_Switch2_to_Switch23_TxCtl_PwrOnRstAck                ;
	wire [2:0]   dp_Switch2_to_Switch23_WrCnt                            ;
	wire [111:0] dp_Switch2_to_ddr_axi_s2_T_Data                         ;
	wire [2:0]   dp_Switch2_to_ddr_axi_s2_T_RdCnt                        ;
	wire [2:0]   dp_Switch2_to_ddr_axi_s2_T_RdPtr                        ;
	wire         dp_Switch2_to_ddr_axi_s2_T_RxCtl_PwrOnRst               ;
	wire         dp_Switch2_to_ddr_axi_s2_T_RxCtl_PwrOnRstAck            ;
	wire         dp_Switch2_to_ddr_axi_s2_T_TxCtl_PwrOnRst               ;
	wire         dp_Switch2_to_ddr_axi_s2_T_TxCtl_PwrOnRstAck            ;
	wire [2:0]   dp_Switch2_to_ddr_axi_s2_T_WrCnt                        ;
	wire [109:0] dp_Switch30_to_bcpu_ahb_m0_I_Data                       ;
	wire         dp_Switch30_to_bcpu_ahb_m0_I_Head                       ;
	wire         dp_Switch30_to_bcpu_ahb_m0_I_Rdy                        ;
	wire         dp_Switch30_to_bcpu_ahb_m0_I_Tail                       ;
	wire         dp_Switch30_to_bcpu_ahb_m0_I_Vld                        ;
	wire [109:0] dp_Switch31_to_Switch3_Data                             ;
	wire         dp_Switch31_to_Switch3_Head                             ;
	wire         dp_Switch31_to_Switch3_Rdy                              ;
	wire         dp_Switch31_to_Switch3_Tail                             ;
	wire         dp_Switch31_to_Switch3_Vld                              ;
	wire         dp_Switch31_to_service_socket_T_En                      ;
	wire [109:0] dp_Switch31_to_service_socket_T_Trp_Data                ;
	wire         dp_Switch31_to_service_socket_T_Trp_Head                ;
	wire         dp_Switch31_to_service_socket_T_Trp_Rdy                 ;
	wire         dp_Switch31_to_service_socket_T_Trp_Tail                ;
	wire         dp_Switch31_to_service_socket_T_Trp_Vld                 ;
	wire [109:0] dp_Switch3_to_Switch6_Data                              ;
	wire         dp_Switch3_to_Switch6_Head                              ;
	wire         dp_Switch3_to_Switch6_Rdy                               ;
	wire         dp_Switch3_to_Switch6_Tail                              ;
	wire         dp_Switch3_to_Switch6_Vld                               ;
	wire [109:0] dp_Switch3_to_Switch7_Data                              ;
	wire         dp_Switch3_to_Switch7_Head                              ;
	wire         dp_Switch3_to_Switch7_Rdy                               ;
	wire         dp_Switch3_to_Switch7_Tail                              ;
	wire         dp_Switch3_to_Switch7_Vld                               ;
	wire [109:0] dp_Switch4Resp001_to_Switch9_Data                       ;
	wire         dp_Switch4Resp001_to_Switch9_Head                       ;
	wire         dp_Switch4Resp001_to_Switch9_Rdy                        ;
	wire         dp_Switch4Resp001_to_Switch9_Tail                       ;
	wire         dp_Switch4Resp001_to_Switch9_Vld                        ;
	wire         dp_Switch4_to_Switch_En                                 ;
	wire [109:0] dp_Switch4_to_Switch_Trp_Data                           ;
	wire         dp_Switch4_to_Switch_Trp_Head                           ;
	wire         dp_Switch4_to_Switch_Trp_Rdy                            ;
	wire         dp_Switch4_to_Switch_Trp_Tail                           ;
	wire         dp_Switch4_to_Switch_Trp_Vld                            ;
	wire [109:0] dp_Switch4_to_Switch13_Data                             ;
	wire         dp_Switch4_to_Switch13_Head                             ;
	wire         dp_Switch4_to_Switch13_Rdy                              ;
	wire         dp_Switch4_to_Switch13_Tail                             ;
	wire         dp_Switch4_to_Switch13_Vld                              ;
	wire [109:0] dp_Switch4_to_Switch14_Data                             ;
	wire         dp_Switch4_to_Switch14_Head                             ;
	wire         dp_Switch4_to_Switch14_Rdy                              ;
	wire         dp_Switch4_to_Switch14_Tail                             ;
	wire         dp_Switch4_to_Switch14_Vld                              ;
	wire [147:0] dp_Switch4_to_Switch15_Data                             ;
	wire [2:0]   dp_Switch4_to_Switch15_RdCnt                            ;
	wire [2:0]   dp_Switch4_to_Switch15_RdPtr                            ;
	wire         dp_Switch4_to_Switch15_RxCtl_PwrOnRst                   ;
	wire         dp_Switch4_to_Switch15_RxCtl_PwrOnRstAck                ;
	wire         dp_Switch4_to_Switch15_TxCtl_PwrOnRst                   ;
	wire         dp_Switch4_to_Switch15_TxCtl_PwrOnRstAck                ;
	wire [2:0]   dp_Switch4_to_Switch15_WrCnt                            ;
	wire [109:0] dp_Switch4_to_Switch20_Data                             ;
	wire         dp_Switch4_to_Switch20_Head                             ;
	wire         dp_Switch4_to_Switch20_Rdy                              ;
	wire         dp_Switch4_to_Switch20_Tail                             ;
	wire         dp_Switch4_to_Switch20_Vld                              ;
	wire [109:0] dp_Switch4_to_Switch23_Data                             ;
	wire         dp_Switch4_to_Switch23_Head                             ;
	wire         dp_Switch4_to_Switch23_Rdy                              ;
	wire         dp_Switch4_to_Switch23_Tail                             ;
	wire         dp_Switch4_to_Switch23_Vld                              ;
	wire [109:0] dp_Switch4_to_ddr_axi_s0_T_Data                         ;
	wire         dp_Switch4_to_ddr_axi_s0_T_Head                         ;
	wire         dp_Switch4_to_ddr_axi_s0_T_Rdy                          ;
	wire         dp_Switch4_to_ddr_axi_s0_T_Tail                         ;
	wire         dp_Switch4_to_ddr_axi_s0_T_Vld                          ;
	wire [109:0] dp_Switch5_to_Switch4_Data                              ;
	wire         dp_Switch5_to_Switch4_Head                              ;
	wire         dp_Switch5_to_Switch4_Rdy                               ;
	wire         dp_Switch5_to_Switch4_Tail                              ;
	wire         dp_Switch5_to_Switch4_Vld                               ;
	wire         dp_Switch5_to_Switch7_En                                ;
	wire [109:0] dp_Switch5_to_Switch7_Trp_Data                          ;
	wire         dp_Switch5_to_Switch7_Trp_Head                          ;
	wire         dp_Switch5_to_Switch7_Trp_Rdy                           ;
	wire         dp_Switch5_to_Switch7_Trp_Tail                          ;
	wire         dp_Switch5_to_Switch7_Trp_Vld                           ;
	wire [109:0] dp_Switch6Resp001_to_Switch10_Data                      ;
	wire         dp_Switch6Resp001_to_Switch10_Head                      ;
	wire         dp_Switch6Resp001_to_Switch10_Rdy                       ;
	wire         dp_Switch6Resp001_to_Switch10_Tail                      ;
	wire         dp_Switch6Resp001_to_Switch10_Vld                       ;
	wire [109:0] dp_Switch6Resp001_to_dma_axi_m0_I_Data                  ;
	wire         dp_Switch6Resp001_to_dma_axi_m0_I_Head                  ;
	wire         dp_Switch6Resp001_to_dma_axi_m0_I_Rdy                   ;
	wire         dp_Switch6Resp001_to_dma_axi_m0_I_Tail                  ;
	wire         dp_Switch6Resp001_to_dma_axi_m0_I_Vld                   ;
	wire [109:0] dp_Switch6Resp001_to_dma_axi_m1_I_Data                  ;
	wire         dp_Switch6Resp001_to_dma_axi_m1_I_Head                  ;
	wire         dp_Switch6Resp001_to_dma_axi_m1_I_Rdy                   ;
	wire         dp_Switch6Resp001_to_dma_axi_m1_I_Tail                  ;
	wire         dp_Switch6Resp001_to_dma_axi_m1_I_Vld                   ;
	wire [109:0] dp_Switch6Resp001_to_gbe_axi_m0_I_Data                  ;
	wire         dp_Switch6Resp001_to_gbe_axi_m0_I_Head                  ;
	wire         dp_Switch6Resp001_to_gbe_axi_m0_I_Rdy                   ;
	wire         dp_Switch6Resp001_to_gbe_axi_m0_I_Tail                  ;
	wire         dp_Switch6Resp001_to_gbe_axi_m0_I_Vld                   ;
	wire [109:0] dp_Switch6_to_Switch_Data                               ;
	wire         dp_Switch6_to_Switch_Head                               ;
	wire         dp_Switch6_to_Switch_Rdy                                ;
	wire         dp_Switch6_to_Switch_Tail                               ;
	wire         dp_Switch6_to_Switch_Vld                                ;
	wire         dp_Switch6_to_Switch13_En                               ;
	wire [109:0] dp_Switch6_to_Switch13_Trp_Data                         ;
	wire         dp_Switch6_to_Switch13_Trp_Head                         ;
	wire         dp_Switch6_to_Switch13_Trp_Rdy                          ;
	wire         dp_Switch6_to_Switch13_Trp_Tail                         ;
	wire         dp_Switch6_to_Switch13_Trp_Vld                          ;
	wire         dp_Switch6_to_Switch14_En                               ;
	wire [109:0] dp_Switch6_to_Switch14_Trp_Data                         ;
	wire         dp_Switch6_to_Switch14_Trp_Head                         ;
	wire         dp_Switch6_to_Switch14_Trp_Rdy                          ;
	wire         dp_Switch6_to_Switch14_Trp_Tail                         ;
	wire         dp_Switch6_to_Switch14_Trp_Vld                          ;
	wire [111:0] dp_Switch6_to_Switch15_Data                             ;
	wire [2:0]   dp_Switch6_to_Switch15_RdCnt                            ;
	wire [2:0]   dp_Switch6_to_Switch15_RdPtr                            ;
	wire         dp_Switch6_to_Switch15_RxCtl_PwrOnRst                   ;
	wire         dp_Switch6_to_Switch15_RxCtl_PwrOnRstAck                ;
	wire         dp_Switch6_to_Switch15_TxCtl_PwrOnRst                   ;
	wire         dp_Switch6_to_Switch15_TxCtl_PwrOnRstAck                ;
	wire [2:0]   dp_Switch6_to_Switch15_WrCnt                            ;
	wire         dp_Switch6_to_Switch16_En                               ;
	wire [109:0] dp_Switch6_to_Switch16_Trp_Data                         ;
	wire         dp_Switch6_to_Switch16_Trp_Head                         ;
	wire         dp_Switch6_to_Switch16_Trp_Rdy                          ;
	wire         dp_Switch6_to_Switch16_Trp_Tail                         ;
	wire         dp_Switch6_to_Switch16_Trp_Vld                          ;
	wire         dp_Switch6_to_Switch20_En                               ;
	wire [109:0] dp_Switch6_to_Switch20_Trp_Data                         ;
	wire         dp_Switch6_to_Switch20_Trp_Head                         ;
	wire         dp_Switch6_to_Switch20_Trp_Rdy                          ;
	wire         dp_Switch6_to_Switch20_Trp_Tail                         ;
	wire         dp_Switch6_to_Switch20_Trp_Vld                          ;
	wire         dp_Switch6_to_Switch23_En                               ;
	wire [109:0] dp_Switch6_to_Switch23_Trp_Data                         ;
	wire         dp_Switch6_to_Switch23_Trp_Head                         ;
	wire         dp_Switch6_to_Switch23_Trp_Rdy                          ;
	wire         dp_Switch6_to_Switch23_Trp_Tail                         ;
	wire         dp_Switch6_to_Switch23_Trp_Vld                          ;
	wire         dp_Switch7_to_SCU_Multi_APB_T_En                        ;
	wire [109:0] dp_Switch7_to_SCU_Multi_APB_T_Trp_Data                  ;
	wire         dp_Switch7_to_SCU_Multi_APB_T_Trp_Head                  ;
	wire         dp_Switch7_to_SCU_Multi_APB_T_Trp_Rdy                   ;
	wire         dp_Switch7_to_SCU_Multi_APB_T_Trp_Tail                  ;
	wire         dp_Switch7_to_SCU_Multi_APB_T_Trp_Vld                   ;
	wire [109:0] dp_Switch8_to_Switch10_Data                             ;
	wire         dp_Switch8_to_Switch10_Head                             ;
	wire         dp_Switch8_to_Switch10_Rdy                              ;
	wire         dp_Switch8_to_Switch10_Tail                             ;
	wire         dp_Switch8_to_Switch10_Vld                              ;
	wire         dp_Switch8_to_Switch9_En                                ;
	wire [109:0] dp_Switch8_to_Switch9_Trp_Data                          ;
	wire         dp_Switch8_to_Switch9_Trp_Head                          ;
	wire         dp_Switch8_to_Switch9_Trp_Rdy                           ;
	wire         dp_Switch8_to_Switch9_Trp_Tail                          ;
	wire         dp_Switch8_to_Switch9_Trp_Vld                           ;
	wire [145:0] dp_Switch9_to_acpu_axi_m0_I_Data                        ;
	wire         dp_Switch9_to_acpu_axi_m0_I_Head                        ;
	wire         dp_Switch9_to_acpu_axi_m0_I_Rdy                         ;
	wire         dp_Switch9_to_acpu_axi_m0_I_Tail                        ;
	wire         dp_Switch9_to_acpu_axi_m0_I_Vld                         ;
	wire [145:0] dp_Switch9_to_arm_axi_m0_I_Data                         ;
	wire         dp_Switch9_to_arm_axi_m0_I_Head                         ;
	wire         dp_Switch9_to_arm_axi_m0_I_Rdy                          ;
	wire         dp_Switch9_to_arm_axi_m0_I_Tail                         ;
	wire         dp_Switch9_to_arm_axi_m0_I_Vld                          ;
	wire [111:0] dp_SwitchResp001_to_Switch1Resp002_Data                 ;
	wire [2:0]   dp_SwitchResp001_to_Switch1Resp002_RdCnt                ;
	wire [2:0]   dp_SwitchResp001_to_Switch1Resp002_RdPtr                ;
	wire         dp_SwitchResp001_to_Switch1Resp002_RxCtl_PwrOnRst       ;
	wire         dp_SwitchResp001_to_Switch1Resp002_RxCtl_PwrOnRstAck    ;
	wire         dp_SwitchResp001_to_Switch1Resp002_TxCtl_PwrOnRst       ;
	wire         dp_SwitchResp001_to_Switch1Resp002_TxCtl_PwrOnRstAck    ;
	wire [2:0]   dp_SwitchResp001_to_Switch1Resp002_WrCnt                ;
	wire         dp_SwitchResp001_to_Switch4Resp001_En                   ;
	wire [109:0] dp_SwitchResp001_to_Switch4Resp001_Trp_Data             ;
	wire         dp_SwitchResp001_to_Switch4Resp001_Trp_Head             ;
	wire         dp_SwitchResp001_to_Switch4Resp001_Trp_Rdy              ;
	wire         dp_SwitchResp001_to_Switch4Resp001_Trp_Tail             ;
	wire         dp_SwitchResp001_to_Switch4Resp001_Trp_Vld              ;
	wire [109:0] dp_SwitchResp001_to_Switch6Resp001_Data                 ;
	wire         dp_SwitchResp001_to_Switch6Resp001_Head                 ;
	wire         dp_SwitchResp001_to_Switch6Resp001_Rdy                  ;
	wire         dp_SwitchResp001_to_Switch6Resp001_Tail                 ;
	wire         dp_SwitchResp001_to_Switch6Resp001_Vld                  ;
	wire [109:0] dp_Switch_to_DMA_apb_s0_T_Data                          ;
	wire         dp_Switch_to_DMA_apb_s0_T_Head                          ;
	wire         dp_Switch_to_DMA_apb_s0_T_Rdy                           ;
	wire         dp_Switch_to_DMA_apb_s0_T_Tail                          ;
	wire         dp_Switch_to_DMA_apb_s0_T_Vld                           ;
	wire         dp_Switch_to_PUFCC_apb_s0_T_En                          ;
	wire [109:0] dp_Switch_to_PUFCC_apb_s0_T_Trp_Data                    ;
	wire         dp_Switch_to_PUFCC_apb_s0_T_Trp_Head                    ;
	wire         dp_Switch_to_PUFCC_apb_s0_T_Trp_Rdy                     ;
	wire         dp_Switch_to_PUFCC_apb_s0_T_Trp_Tail                    ;
	wire         dp_Switch_to_PUFCC_apb_s0_T_Trp_Vld                     ;
	wire         dp_Switch_to_Periph_Multi_APB_T_En                      ;
	wire [109:0] dp_Switch_to_Periph_Multi_APB_T_Trp_Data                ;
	wire         dp_Switch_to_Periph_Multi_APB_T_Trp_Head                ;
	wire         dp_Switch_to_Periph_Multi_APB_T_Trp_Rdy                 ;
	wire         dp_Switch_to_Periph_Multi_APB_T_Trp_Tail                ;
	wire         dp_Switch_to_Periph_Multi_APB_T_Trp_Vld                 ;
	wire         dp_Switch_to_SPI_ahb_s0_T_En                            ;
	wire [109:0] dp_Switch_to_SPI_ahb_s0_T_Trp_Data                      ;
	wire         dp_Switch_to_SPI_ahb_s0_T_Trp_Head                      ;
	wire         dp_Switch_to_SPI_ahb_s0_T_Trp_Rdy                       ;
	wire         dp_Switch_to_SPI_ahb_s0_T_Trp_Tail                      ;
	wire         dp_Switch_to_SPI_ahb_s0_T_Trp_Vld                       ;
	wire         dp_Switch_to_Switch11_En                                ;
	wire [109:0] dp_Switch_to_Switch11_Trp_Data                          ;
	wire         dp_Switch_to_Switch11_Trp_Head                          ;
	wire         dp_Switch_to_Switch11_Trp_Rdy                           ;
	wire         dp_Switch_to_Switch11_Trp_Tail                          ;
	wire         dp_Switch_to_Switch11_Trp_Vld                           ;
	wire         dp_Switch_to_Switch12_En                                ;
	wire [109:0] dp_Switch_to_Switch12_Trp_Data                          ;
	wire         dp_Switch_to_Switch12_Trp_Head                          ;
	wire         dp_Switch_to_Switch12_Trp_Rdy                           ;
	wire         dp_Switch_to_Switch12_Trp_Tail                          ;
	wire         dp_Switch_to_Switch12_Trp_Vld                           ;
	wire         dp_Switch_to_USB_axi_s0_T_En                            ;
	wire [109:0] dp_Switch_to_USB_axi_s0_T_Trp_Data                      ;
	wire         dp_Switch_to_USB_axi_s0_T_Trp_Head                      ;
	wire         dp_Switch_to_USB_axi_s0_T_Trp_Rdy                       ;
	wire         dp_Switch_to_USB_axi_s0_T_Trp_Tail                      ;
	wire         dp_Switch_to_USB_axi_s0_T_Trp_Vld                       ;
	wire         dp_Switch_to_ddr_axil_s0_T_En                           ;
	wire [109:0] dp_Switch_to_ddr_axil_s0_T_Trp_Data                     ;
	wire         dp_Switch_to_ddr_axil_s0_T_Trp_Head                     ;
	wire         dp_Switch_to_ddr_axil_s0_T_Trp_Rdy                      ;
	wire         dp_Switch_to_ddr_axil_s0_T_Trp_Tail                     ;
	wire         dp_Switch_to_ddr_axil_s0_T_Trp_Vld                      ;
	wire [109:0] dp_Switch_to_gbe_apb_s0_T_Data                          ;
	wire         dp_Switch_to_gbe_apb_s0_T_Head                          ;
	wire         dp_Switch_to_gbe_apb_s0_T_Rdy                           ;
	wire         dp_Switch_to_gbe_apb_s0_T_Tail                          ;
	wire         dp_Switch_to_gbe_apb_s0_T_Vld                           ;
	wire         dp_USB_axi_s0_T_to_SwitchResp001_En                     ;
	wire [109:0] dp_USB_axi_s0_T_to_SwitchResp001_Trp_Data               ;
	wire         dp_USB_axi_s0_T_to_SwitchResp001_Trp_Head               ;
	wire         dp_USB_axi_s0_T_to_SwitchResp001_Trp_Rdy                ;
	wire         dp_USB_axi_s0_T_to_SwitchResp001_Trp_Tail               ;
	wire         dp_USB_axi_s0_T_to_SwitchResp001_Trp_Vld                ;
	wire [145:0] dp_acpu_axi_m0_I_to_Switch5_Data                        ;
	wire         dp_acpu_axi_m0_I_to_Switch5_Head                        ;
	wire         dp_acpu_axi_m0_I_to_Switch5_Rdy                         ;
	wire         dp_acpu_axi_m0_I_to_Switch5_Tail                        ;
	wire         dp_acpu_axi_m0_I_to_Switch5_Vld                         ;
	wire [145:0] dp_arm_axi_m0_I_to_Switch5_Data                         ;
	wire         dp_arm_axi_m0_I_to_Switch5_Head                         ;
	wire         dp_arm_axi_m0_I_to_Switch5_Rdy                          ;
	wire         dp_arm_axi_m0_I_to_Switch5_Tail                         ;
	wire         dp_arm_axi_m0_I_to_Switch5_Vld                          ;
	wire [109:0] dp_bcpu_ahb_m0_I_to_Switch31_Data                       ;
	wire         dp_bcpu_ahb_m0_I_to_Switch31_Head                       ;
	wire         dp_bcpu_ahb_m0_I_to_Switch31_Rdy                        ;
	wire         dp_bcpu_ahb_m0_I_to_Switch31_Tail                       ;
	wire         dp_bcpu_ahb_m0_I_to_Switch31_Vld                        ;
	wire [109:0] dp_ddr_axi_s0_T_to_Switch4Resp001_Data                  ;
	wire         dp_ddr_axi_s0_T_to_Switch4Resp001_Head                  ;
	wire         dp_ddr_axi_s0_T_to_Switch4Resp001_Rdy                   ;
	wire         dp_ddr_axi_s0_T_to_Switch4Resp001_Tail                  ;
	wire         dp_ddr_axi_s0_T_to_Switch4Resp001_Vld                   ;
	wire [111:0] dp_ddr_axi_s1_T_to_Switch1Resp003_Data                  ;
	wire [2:0]   dp_ddr_axi_s1_T_to_Switch1Resp003_RdCnt                 ;
	wire [2:0]   dp_ddr_axi_s1_T_to_Switch1Resp003_RdPtr                 ;
	wire         dp_ddr_axi_s1_T_to_Switch1Resp003_RxCtl_PwrOnRst        ;
	wire         dp_ddr_axi_s1_T_to_Switch1Resp003_RxCtl_PwrOnRstAck     ;
	wire         dp_ddr_axi_s1_T_to_Switch1Resp003_TxCtl_PwrOnRst        ;
	wire         dp_ddr_axi_s1_T_to_Switch1Resp003_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_ddr_axi_s1_T_to_Switch1Resp003_WrCnt                 ;
	wire [111:0] dp_ddr_axi_s2_T_to_Switch1Resp002_Data                  ;
	wire [2:0]   dp_ddr_axi_s2_T_to_Switch1Resp002_RdCnt                 ;
	wire [2:0]   dp_ddr_axi_s2_T_to_Switch1Resp002_RdPtr                 ;
	wire         dp_ddr_axi_s2_T_to_Switch1Resp002_RxCtl_PwrOnRst        ;
	wire         dp_ddr_axi_s2_T_to_Switch1Resp002_RxCtl_PwrOnRstAck     ;
	wire         dp_ddr_axi_s2_T_to_Switch1Resp002_TxCtl_PwrOnRst        ;
	wire         dp_ddr_axi_s2_T_to_Switch1Resp002_TxCtl_PwrOnRstAck     ;
	wire [2:0]   dp_ddr_axi_s2_T_to_Switch1Resp002_WrCnt                 ;
	wire [145:0] dp_ddr_axi_s3_T_to_Switch16Resp_Data                    ;
	wire         dp_ddr_axi_s3_T_to_Switch16Resp_Head                    ;
	wire         dp_ddr_axi_s3_T_to_Switch16Resp_Rdy                     ;
	wire         dp_ddr_axi_s3_T_to_Switch16Resp_Tail                    ;
	wire         dp_ddr_axi_s3_T_to_Switch16Resp_Vld                     ;
	wire         dp_ddr_axil_s0_T_to_SwitchResp001_En                    ;
	wire [109:0] dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Data              ;
	wire         dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Head              ;
	wire         dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Rdy               ;
	wire         dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Tail              ;
	wire         dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Vld               ;
	wire [109:0] dp_dma_axi_m0_I_to_Switch6_Data                         ;
	wire         dp_dma_axi_m0_I_to_Switch6_Head                         ;
	wire         dp_dma_axi_m0_I_to_Switch6_Rdy                          ;
	wire         dp_dma_axi_m0_I_to_Switch6_Tail                         ;
	wire         dp_dma_axi_m0_I_to_Switch6_Vld                          ;
	wire [109:0] dp_dma_axi_m1_I_to_Switch6_Data                         ;
	wire         dp_dma_axi_m1_I_to_Switch6_Head                         ;
	wire         dp_dma_axi_m1_I_to_Switch6_Rdy                          ;
	wire         dp_dma_axi_m1_I_to_Switch6_Tail                         ;
	wire         dp_dma_axi_m1_I_to_Switch6_Vld                          ;
	wire [111:0] dp_fpga_ahb_s0_T_to_Switch15Resp_Data                   ;
	wire [2:0]   dp_fpga_ahb_s0_T_to_Switch15Resp_RdCnt                  ;
	wire [2:0]   dp_fpga_ahb_s0_T_to_Switch15Resp_RdPtr                  ;
	wire         dp_fpga_ahb_s0_T_to_Switch15Resp_RxCtl_PwrOnRst         ;
	wire         dp_fpga_ahb_s0_T_to_Switch15Resp_RxCtl_PwrOnRstAck      ;
	wire         dp_fpga_ahb_s0_T_to_Switch15Resp_TxCtl_PwrOnRst         ;
	wire         dp_fpga_ahb_s0_T_to_Switch15Resp_TxCtl_PwrOnRstAck      ;
	wire [2:0]   dp_fpga_ahb_s0_T_to_Switch15Resp_WrCnt                  ;
	wire [109:0] dp_fpga_axi_m0_I_to_Link_Data                           ;
	wire         dp_fpga_axi_m0_I_to_Link_Head                           ;
	wire         dp_fpga_axi_m0_I_to_Link_Rdy                            ;
	wire         dp_fpga_axi_m0_I_to_Link_Tail                           ;
	wire         dp_fpga_axi_m0_I_to_Link_Vld                            ;
	wire [111:0] dp_fpga_axi_m1_I_to_Switch2_Data                        ;
	wire [2:0]   dp_fpga_axi_m1_I_to_Switch2_RdCnt                       ;
	wire [2:0]   dp_fpga_axi_m1_I_to_Switch2_RdPtr                       ;
	wire         dp_fpga_axi_m1_I_to_Switch2_RxCtl_PwrOnRst              ;
	wire         dp_fpga_axi_m1_I_to_Switch2_RxCtl_PwrOnRstAck           ;
	wire         dp_fpga_axi_m1_I_to_Switch2_TxCtl_PwrOnRst              ;
	wire         dp_fpga_axi_m1_I_to_Switch2_TxCtl_PwrOnRstAck           ;
	wire [2:0]   dp_fpga_axi_m1_I_to_Switch2_WrCnt                       ;
	wire [109:0] dp_gbe_apb_s0_T_to_SwitchResp001_Data                   ;
	wire         dp_gbe_apb_s0_T_to_SwitchResp001_Head                   ;
	wire         dp_gbe_apb_s0_T_to_SwitchResp001_Rdy                    ;
	wire         dp_gbe_apb_s0_T_to_SwitchResp001_Tail                   ;
	wire         dp_gbe_apb_s0_T_to_SwitchResp001_Vld                    ;
	wire [109:0] dp_gbe_axi_m0_I_to_Switch6_Data                         ;
	wire         dp_gbe_axi_m0_I_to_Switch6_Head                         ;
	wire         dp_gbe_axi_m0_I_to_Switch6_Rdy                          ;
	wire         dp_gbe_axi_m0_I_to_Switch6_Tail                         ;
	wire         dp_gbe_axi_m0_I_to_Switch6_Vld                          ;
	wire [109:0] dp_pufcc_axi_m0_I_to_Switch19_Data                      ;
	wire         dp_pufcc_axi_m0_I_to_Switch19_Head                      ;
	wire         dp_pufcc_axi_m0_I_to_Switch19_Rdy                       ;
	wire         dp_pufcc_axi_m0_I_to_Switch19_Tail                      ;
	wire         dp_pufcc_axi_m0_I_to_Switch19_Vld                       ;
	wire         dp_service_socket_T_to_Switch30_En                      ;
	wire [109:0] dp_service_socket_T_to_Switch30_Trp_Data                ;
	wire         dp_service_socket_T_to_Switch30_Trp_Head                ;
	wire         dp_service_socket_T_to_Switch30_Trp_Rdy                 ;
	wire         dp_service_socket_T_to_Switch30_Trp_Tail                ;
	wire         dp_service_socket_T_to_Switch30_Trp_Vld                 ;
	wire [109:0] dp_sram_axi_s0_T_to_Switch23Resp_Data                   ;
	wire         dp_sram_axi_s0_T_to_Switch23Resp_Head                   ;
	wire         dp_sram_axi_s0_T_to_Switch23Resp_Rdy                    ;
	wire         dp_sram_axi_s0_T_to_Switch23Resp_Tail                   ;
	wire         dp_sram_axi_s0_T_to_Switch23Resp_Vld                    ;
	wire [109:0] dp_sram_axi_s1_T_to_Switch13Resp_Data                   ;
	wire         dp_sram_axi_s1_T_to_Switch13Resp_Head                   ;
	wire         dp_sram_axi_s1_T_to_Switch13Resp_Rdy                    ;
	wire         dp_sram_axi_s1_T_to_Switch13Resp_Tail                   ;
	wire         dp_sram_axi_s1_T_to_Switch13Resp_Vld                    ;
	wire [109:0] dp_sram_axi_s2_T_to_Switch14Resp_Data                   ;
	wire         dp_sram_axi_s2_T_to_Switch14Resp_Head                   ;
	wire         dp_sram_axi_s2_T_to_Switch14Resp_Rdy                    ;
	wire         dp_sram_axi_s2_T_to_Switch14Resp_Tail                   ;
	wire         dp_sram_axi_s2_T_to_Switch14Resp_Vld                    ;
	wire [109:0] dp_sram_axi_s3_T_to_Switch20Resp_Data                   ;
	wire         dp_sram_axi_s3_T_to_Switch20Resp_Head                   ;
	wire         dp_sram_axi_s3_T_to_Switch20Resp_Rdy                    ;
	wire         dp_sram_axi_s3_T_to_Switch20Resp_Tail                   ;
	wire         dp_sram_axi_s3_T_to_Switch20Resp_Vld                    ;
	wire         dp_usb_axi_m0_I_to_Switch1_En                           ;
	wire [109:0] dp_usb_axi_m0_I_to_Switch1_Trp_Data                     ;
	wire         dp_usb_axi_m0_I_to_Switch1_Trp_Head                     ;
	wire         dp_usb_axi_m0_I_to_Switch1_Trp_Rdy                      ;
	wire         dp_usb_axi_m0_I_to_Switch1_Trp_Tail                     ;
	wire         dp_usb_axi_m0_I_to_Switch1_Trp_Vld                      ;
	wire [31:0]  fpga_ahb_s0_T_Req_Addr                                  ;
	wire [3:0]   fpga_ahb_s0_T_Req_Be                                    ;
	wire         fpga_ahb_s0_T_Req_BurstType                             ;
	wire [31:0]  fpga_ahb_s0_T_Req_Data                                  ;
	wire         fpga_ahb_s0_T_Req_Last                                  ;
	wire [5:0]   fpga_ahb_s0_T_Req_Len1                                  ;
	wire         fpga_ahb_s0_T_Req_Lock                                  ;
	wire [2:0]   fpga_ahb_s0_T_Req_Opc                                   ;
	wire         fpga_ahb_s0_T_Req_Rdy                                   ;
	wire         fpga_ahb_s0_T_Req_SeqUnOrdered                          ;
	wire         fpga_ahb_s0_T_Req_SeqUnique                             ;
	wire [7:0]   fpga_ahb_s0_T_Req_User                                  ;
	wire         fpga_ahb_s0_T_Req_Vld                                   ;
	wire [31:0]  fpga_ahb_s0_T_Rsp_Data                                  ;
	wire         fpga_ahb_s0_T_Rsp_Last                                  ;
	wire         fpga_ahb_s0_T_Rsp_Rdy                                   ;
	wire         fpga_ahb_s0_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   fpga_ahb_s0_T_Rsp_Status                                ;
	wire         fpga_ahb_s0_T_Rsp_Vld                                   ;
	wire [31:0]  fpga_axi_m0_I_Req_Addr                                  ;
	wire [7:0]   fpga_axi_m0_I_Req_Be                                    ;
	wire         fpga_axi_m0_I_Req_BurstType                             ;
	wire [63:0]  fpga_axi_m0_I_Req_Data                                  ;
	wire         fpga_axi_m0_I_Req_Last                                  ;
	wire [5:0]   fpga_axi_m0_I_Req_Len1                                  ;
	wire         fpga_axi_m0_I_Req_Lock                                  ;
	wire [2:0]   fpga_axi_m0_I_Req_Opc                                   ;
	wire         fpga_axi_m0_I_Req_Rdy                                   ;
	wire [3:0]   fpga_axi_m0_I_Req_SeqId                                 ;
	wire         fpga_axi_m0_I_Req_SeqUnOrdered                          ;
	wire         fpga_axi_m0_I_Req_SeqUnique                             ;
	wire [7:0]   fpga_axi_m0_I_Req_User                                  ;
	wire         fpga_axi_m0_I_Req_Vld                                   ;
	wire [63:0]  fpga_axi_m0_I_Rsp_Data                                  ;
	wire         fpga_axi_m0_I_Rsp_Last                                  ;
	wire [2:0]   fpga_axi_m0_I_Rsp_Opc                                   ;
	wire         fpga_axi_m0_I_Rsp_Rdy                                   ;
	wire [3:0]   fpga_axi_m0_I_Rsp_SeqId                                 ;
	wire         fpga_axi_m0_I_Rsp_SeqUnOrdered                          ;
	wire [1:0]   fpga_axi_m0_I_Rsp_Status                                ;
	wire         fpga_axi_m0_I_Rsp_Vld                                   ;
	wire         fpga_axi_m0_I_TransactionStat_Start                     ;
	wire [3:0]   fpga_axi_m0_I_TransactionStat_StartCxt                  ;
	wire         fpga_axi_m0_I_TransactionStat_Stop                      ;
	wire [3:0]   fpga_axi_m0_I_TransactionStat_StopCxt                   ;
	wire [31:0]  fpga_axi_m1_I_Req_Addr                                  ;
	wire [3:0]   fpga_axi_m1_I_Req_Be                                    ;
	wire         fpga_axi_m1_I_Req_BurstType                             ;
	wire [31:0]  fpga_axi_m1_I_Req_Data                                  ;
	wire         fpga_axi_m1_I_Req_Last                                  ;
	wire [5:0]   fpga_axi_m1_I_Req_Len1                                  ;
	wire         fpga_axi_m1_I_Req_Lock                                  ;
	wire [2:0]   fpga_axi_m1_I_Req_Opc                                   ;
	wire         fpga_axi_m1_I_Req_Rdy                                   ;
	wire [3:0]   fpga_axi_m1_I_Req_SeqId                                 ;
	wire         fpga_axi_m1_I_Req_SeqUnOrdered                          ;
	wire         fpga_axi_m1_I_Req_SeqUnique                             ;
	wire [7:0]   fpga_axi_m1_I_Req_User                                  ;
	wire         fpga_axi_m1_I_Req_Vld                                   ;
	wire [31:0]  fpga_axi_m1_I_Rsp_Data                                  ;
	wire         fpga_axi_m1_I_Rsp_Last                                  ;
	wire [2:0]   fpga_axi_m1_I_Rsp_Opc                                   ;
	wire         fpga_axi_m1_I_Rsp_Rdy                                   ;
	wire [3:0]   fpga_axi_m1_I_Rsp_SeqId                                 ;
	wire         fpga_axi_m1_I_Rsp_SeqUnOrdered                          ;
	wire [1:0]   fpga_axi_m1_I_Rsp_Status                                ;
	wire         fpga_axi_m1_I_Rsp_Vld                                   ;
	wire         fpga_axi_m1_I_TransactionStat_Start                     ;
	wire [3:0]   fpga_axi_m1_I_TransactionStat_StartCxt                  ;
	wire         fpga_axi_m1_I_TransactionStat_Stop                      ;
	wire [3:0]   fpga_axi_m1_I_TransactionStat_StopCxt                   ;
	wire [31:0]  gbe_apb_s0_T_Req_Addr                                   ;
	wire [3:0]   gbe_apb_s0_T_Req_Be                                     ;
	wire         gbe_apb_s0_T_Req_BurstType                              ;
	wire [31:0]  gbe_apb_s0_T_Req_Data                                   ;
	wire         gbe_apb_s0_T_Req_Last                                   ;
	wire [6:0]   gbe_apb_s0_T_Req_Len1                                   ;
	wire         gbe_apb_s0_T_Req_Lock                                   ;
	wire [2:0]   gbe_apb_s0_T_Req_Opc                                    ;
	wire         gbe_apb_s0_T_Req_Rdy                                    ;
	wire         gbe_apb_s0_T_Req_SeqUnOrdered                           ;
	wire         gbe_apb_s0_T_Req_SeqUnique                              ;
	wire [7:0]   gbe_apb_s0_T_Req_User                                   ;
	wire         gbe_apb_s0_T_Req_Vld                                    ;
	wire [31:0]  gbe_apb_s0_T_Rsp_Data                                   ;
	wire         gbe_apb_s0_T_Rsp_Last                                   ;
	wire         gbe_apb_s0_T_Rsp_Rdy                                    ;
	wire         gbe_apb_s0_T_Rsp_SeqUnOrdered                           ;
	wire [1:0]   gbe_apb_s0_T_Rsp_Status                                 ;
	wire         gbe_apb_s0_T_Rsp_Vld                                    ;
	wire [31:0]  gbe_axi_m0_I_Req_Addr                                   ;
	wire [3:0]   gbe_axi_m0_I_Req_Be                                     ;
	wire         gbe_axi_m0_I_Req_BurstType                              ;
	wire [31:0]  gbe_axi_m0_I_Req_Data                                   ;
	wire         gbe_axi_m0_I_Req_Last                                   ;
	wire [5:0]   gbe_axi_m0_I_Req_Len1                                   ;
	wire         gbe_axi_m0_I_Req_Lock                                   ;
	wire [2:0]   gbe_axi_m0_I_Req_Opc                                    ;
	wire         gbe_axi_m0_I_Req_Rdy                                    ;
	wire [3:0]   gbe_axi_m0_I_Req_SeqId                                  ;
	wire         gbe_axi_m0_I_Req_SeqUnOrdered                           ;
	wire         gbe_axi_m0_I_Req_SeqUnique                              ;
	wire [7:0]   gbe_axi_m0_I_Req_User                                   ;
	wire         gbe_axi_m0_I_Req_Vld                                    ;
	wire [31:0]  gbe_axi_m0_I_Rsp_Data                                   ;
	wire         gbe_axi_m0_I_Rsp_Last                                   ;
	wire [2:0]   gbe_axi_m0_I_Rsp_Opc                                    ;
	wire         gbe_axi_m0_I_Rsp_Rdy                                    ;
	wire [3:0]   gbe_axi_m0_I_Rsp_SeqId                                  ;
	wire         gbe_axi_m0_I_Rsp_SeqUnOrdered                           ;
	wire [1:0]   gbe_axi_m0_I_Rsp_Status                                 ;
	wire         gbe_axi_m0_I_Rsp_Vld                                    ;
	wire         gbe_axi_m0_I_TransactionStat_Start                      ;
	wire [3:0]   gbe_axi_m0_I_TransactionStat_StartCxt                   ;
	wire         gbe_axi_m0_I_TransactionStat_Stop                       ;
	wire [3:0]   gbe_axi_m0_I_TransactionStat_StopCxt                    ;
	wire         i_fpga_regime_m0_Cm_root_Clk                            ;
	wire         i_fpga_regime_m0_Cm_root_Clk_ClkS                       ;
	wire         i_fpga_regime_m0_Cm_root_Clk_En                         ;
	wire         i_fpga_regime_m0_Cm_root_Clk_EnS                        ;
	wire         i_fpga_regime_m0_Cm_root_Clk_RetRstN                    ;
	wire         i_fpga_regime_m0_Cm_root_Clk_RstN                       ;
	wire         i_fpga_regime_m0_Cm_root_Clk_Tm                         ;
	wire         i_fpga_regime_m0_Cm_root_Pwr_Idle                       ;
	wire         i_fpga_regime_m0_Cm_root_Pwr_WakeUp                     ;
	wire         i_fpga_regime_m1_Cm_root_Clk                            ;
	wire         i_fpga_regime_m1_Cm_root_Clk_ClkS                       ;
	wire         i_fpga_regime_m1_Cm_root_Clk_En                         ;
	wire         i_fpga_regime_m1_Cm_root_Clk_EnS                        ;
	wire         i_fpga_regime_m1_Cm_root_Clk_RetRstN                    ;
	wire         i_fpga_regime_m1_Cm_root_Clk_RstN                       ;
	wire         i_fpga_regime_m1_Cm_root_Clk_Tm                         ;
	wire         i_fpga_regime_m1_Cm_root_Pwr_Idle                       ;
	wire         i_fpga_regime_m1_Cm_root_Pwr_WakeUp                     ;
	wire         i_fpga_regime_s0_Cm_root_Clk                            ;
	wire         i_fpga_regime_s0_Cm_root_Clk_ClkS                       ;
	wire         i_fpga_regime_s0_Cm_root_Clk_En                         ;
	wire         i_fpga_regime_s0_Cm_root_Clk_EnS                        ;
	wire         i_fpga_regime_s0_Cm_root_Clk_RetRstN                    ;
	wire         i_fpga_regime_s0_Cm_root_Clk_RstN                       ;
	wire         i_fpga_regime_s0_Cm_root_Clk_Tm                         ;
	wire         i_fpga_regime_s0_Cm_root_Pwr_Idle                       ;
	wire         i_fpga_regime_s0_Cm_root_Pwr_WakeUp                     ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk              ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk_ClkS         ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk_En           ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk_EnS          ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk_RetRstN      ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk_RstN         ;
	wire         i_interconnect_synch_regime_Cm133_root_Clk_Tm           ;
	wire         i_interconnect_synch_regime_Cm133_root_Pwr_Idle         ;
	wire         i_interconnect_synch_regime_Cm133_root_Pwr_WakeUp       ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk              ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk_ClkS         ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk_En           ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk_EnS          ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk_RetRstN      ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk_RstN         ;
	wire         i_interconnect_synch_regime_Cm266_root_Clk_Tm           ;
	wire         i_interconnect_synch_regime_Cm266_root_Pwr_Idle         ;
	wire         i_interconnect_synch_regime_Cm266_root_Pwr_WakeUp       ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk              ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk_ClkS         ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk_En           ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk_EnS          ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk_RetRstN      ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk_RstN         ;
	wire         i_interconnect_synch_regime_Cm533_root_Clk_Tm           ;
	wire         i_interconnect_synch_regime_Cm533_root_Pwr_Idle         ;
	wire         i_interconnect_synch_regime_Cm533_root_Pwr_WakeUp       ;
	wire         obs_ACPU_probe_to_Switch27_En                           ;
	wire [147:0] obs_ACPU_probe_to_Switch27_Trp_Data                     ;
	wire         obs_ACPU_probe_to_Switch27_Trp_Head                     ;
	wire         obs_ACPU_probe_to_Switch27_Trp_Rdy                      ;
	wire         obs_ACPU_probe_to_Switch27_Trp_Tail                     ;
	wire         obs_ACPU_probe_to_Switch27_Trp_Vld                      ;
	wire         obs_ARM_probe_to_Switch27_En                            ;
	wire [147:0] obs_ARM_probe_to_Switch27_Trp_Data                      ;
	wire         obs_ARM_probe_to_Switch27_Trp_Head                      ;
	wire         obs_ARM_probe_to_Switch27_Trp_Rdy                       ;
	wire         obs_ARM_probe_to_Switch27_Trp_Tail                      ;
	wire         obs_ARM_probe_to_Switch27_Trp_Vld                       ;
	wire         obs_BCPU_probe_to_Switch25_En                           ;
	wire [147:0] obs_BCPU_probe_to_Switch25_Trp_Data                     ;
	wire         obs_BCPU_probe_to_Switch25_Trp_Head                     ;
	wire         obs_BCPU_probe_to_Switch25_Trp_Rdy                      ;
	wire         obs_BCPU_probe_to_Switch25_Trp_Tail                     ;
	wire         obs_BCPU_probe_to_Switch25_Trp_Vld                      ;
	wire         obs_DMA_apb_s0_T_to_Switch25_En                         ;
	wire [147:0] obs_DMA_apb_s0_T_to_Switch25_Trp_Data                   ;
	wire         obs_DMA_apb_s0_T_to_Switch25_Trp_Head                   ;
	wire         obs_DMA_apb_s0_T_to_Switch25_Trp_Rdy                    ;
	wire         obs_DMA_apb_s0_T_to_Switch25_Trp_Tail                   ;
	wire         obs_DMA_apb_s0_T_to_Switch25_Trp_Vld                    ;
	wire         obs_DMA_probe_to_Switch25_En                            ;
	wire [147:0] obs_DMA_probe_to_Switch25_Trp_Data                      ;
	wire         obs_DMA_probe_to_Switch25_Trp_Head                      ;
	wire         obs_DMA_probe_to_Switch25_Trp_Rdy                       ;
	wire         obs_DMA_probe_to_Switch25_Trp_Tail                      ;
	wire         obs_DMA_probe_to_Switch25_Trp_Vld                       ;
	wire [147:0] obs_FCB_apb_s0_T_to_Switch24_Data                       ;
	wire         obs_FCB_apb_s0_T_to_Switch24_Head                       ;
	wire         obs_FCB_apb_s0_T_to_Switch24_Rdy                        ;
	wire         obs_FCB_apb_s0_T_to_Switch24_Tail                       ;
	wire         obs_FCB_apb_s0_T_to_Switch24_Vld                        ;
	wire [149:0] obs_FPGA0_probe_to_Switch26_Data                        ;
	wire [2:0]   obs_FPGA0_probe_to_Switch26_RdCnt                       ;
	wire [1:0]   obs_FPGA0_probe_to_Switch26_RdPtr                       ;
	wire         obs_FPGA0_probe_to_Switch26_RxCtl_PwrOnRst              ;
	wire         obs_FPGA0_probe_to_Switch26_RxCtl_PwrOnRstAck           ;
	wire         obs_FPGA0_probe_to_Switch26_TxCtl_PwrOnRst              ;
	wire         obs_FPGA0_probe_to_Switch26_TxCtl_PwrOnRstAck           ;
	wire [2:0]   obs_FPGA0_probe_to_Switch26_WrCnt                       ;
	wire [149:0] obs_FPGA1_probe_to_Switch26_Data                        ;
	wire [2:0]   obs_FPGA1_probe_to_Switch26_RdCnt                       ;
	wire [1:0]   obs_FPGA1_probe_to_Switch26_RdPtr                       ;
	wire         obs_FPGA1_probe_to_Switch26_RxCtl_PwrOnRst              ;
	wire         obs_FPGA1_probe_to_Switch26_RxCtl_PwrOnRstAck           ;
	wire         obs_FPGA1_probe_to_Switch26_TxCtl_PwrOnRst              ;
	wire         obs_FPGA1_probe_to_Switch26_TxCtl_PwrOnRstAck           ;
	wire [2:0]   obs_FPGA1_probe_to_Switch26_WrCnt                       ;
	wire         obs_GBE_Probe_to_Switch26_En                            ;
	wire [147:0] obs_GBE_Probe_to_Switch26_Trp_Data                      ;
	wire         obs_GBE_Probe_to_Switch26_Trp_Head                      ;
	wire         obs_GBE_Probe_to_Switch26_Trp_Rdy                       ;
	wire         obs_GBE_Probe_to_Switch26_Trp_Tail                      ;
	wire         obs_GBE_Probe_to_Switch26_Trp_Vld                       ;
	wire [147:0] obs_PUFCC_apb_s0_T_to_Switch24_Data                     ;
	wire         obs_PUFCC_apb_s0_T_to_Switch24_Head                     ;
	wire         obs_PUFCC_apb_s0_T_to_Switch24_Rdy                      ;
	wire         obs_PUFCC_apb_s0_T_to_Switch24_Tail                     ;
	wire         obs_PUFCC_apb_s0_T_to_Switch24_Vld                      ;
	wire [147:0] obs_PUFcc_probe_to_Switch24_Data                        ;
	wire         obs_PUFcc_probe_to_Switch24_Head                        ;
	wire         obs_PUFcc_probe_to_Switch24_Rdy                         ;
	wire         obs_PUFcc_probe_to_Switch24_Tail                        ;
	wire         obs_PUFcc_probe_to_Switch24_Vld                         ;
	wire [147:0] obs_Periph_Multi_APB_T_to_Switch24_Data                 ;
	wire         obs_Periph_Multi_APB_T_to_Switch24_Head                 ;
	wire         obs_Periph_Multi_APB_T_to_Switch24_Rdy                  ;
	wire         obs_Periph_Multi_APB_T_to_Switch24_Tail                 ;
	wire         obs_Periph_Multi_APB_T_to_Switch24_Vld                  ;
	wire [147:0] obs_SCU_Multi_APB_T_to_Switch24_Data                    ;
	wire         obs_SCU_Multi_APB_T_to_Switch24_Head                    ;
	wire         obs_SCU_Multi_APB_T_to_Switch24_Rdy                     ;
	wire         obs_SCU_Multi_APB_T_to_Switch24_Tail                    ;
	wire         obs_SCU_Multi_APB_T_to_Switch24_Vld                     ;
	wire [147:0] obs_SPI_ahb_s0_T_to_Switch24_Data                       ;
	wire         obs_SPI_ahb_s0_T_to_Switch24_Head                       ;
	wire         obs_SPI_ahb_s0_T_to_Switch24_Rdy                        ;
	wire         obs_SPI_ahb_s0_T_to_Switch24_Tail                       ;
	wire         obs_SPI_ahb_s0_T_to_Switch24_Vld                        ;
	wire [147:0] obs_SPI_mem_ahb_T_to_Switch24_Data                      ;
	wire         obs_SPI_mem_ahb_T_to_Switch24_Head                      ;
	wire         obs_SPI_mem_ahb_T_to_Switch24_Rdy                       ;
	wire         obs_SPI_mem_ahb_T_to_Switch24_Tail                      ;
	wire         obs_SPI_mem_ahb_T_to_Switch24_Vld                       ;
	wire [147:0] obs_Switch22_to_Switch27_Data                           ;
	wire         obs_Switch22_to_Switch27_Head                           ;
	wire         obs_Switch22_to_Switch27_Rdy                            ;
	wire         obs_Switch22_to_Switch27_Tail                           ;
	wire         obs_Switch22_to_Switch27_Vld                            ;
	wire [147:0] obs_Switch24_to_Switch27_Data                           ;
	wire         obs_Switch24_to_Switch27_Head                           ;
	wire         obs_Switch24_to_Switch27_Rdy                            ;
	wire         obs_Switch24_to_Switch27_Tail                           ;
	wire         obs_Switch24_to_Switch27_Vld                            ;
	wire [147:0] obs_Switch25_to_Switch27_Data                           ;
	wire         obs_Switch25_to_Switch27_Head                           ;
	wire         obs_Switch25_to_Switch27_Rdy                            ;
	wire         obs_Switch25_to_Switch27_Tail                           ;
	wire         obs_Switch25_to_Switch27_Vld                            ;
	wire [147:0] obs_Switch26_to_Switch27_Data                           ;
	wire         obs_Switch26_to_Switch27_Head                           ;
	wire         obs_Switch26_to_Switch27_Rdy                            ;
	wire         obs_Switch26_to_Switch27_Tail                           ;
	wire         obs_Switch26_to_Switch27_Vld                            ;
	wire [147:0] obs_Switch27_to_cpu_observer_Data                       ;
	wire         obs_Switch27_to_cpu_observer_Head                       ;
	wire         obs_Switch27_to_cpu_observer_Rdy                        ;
	wire         obs_Switch27_to_cpu_observer_Tail                       ;
	wire         obs_Switch27_to_cpu_observer_Vld                        ;
	wire [147:0] obs_USB_axi_s0_T_to_Switch24_Data                       ;
	wire         obs_USB_axi_s0_T_to_Switch24_Head                       ;
	wire         obs_USB_axi_s0_T_to_Switch24_Rdy                        ;
	wire         obs_USB_axi_s0_T_to_Switch24_Tail                       ;
	wire         obs_USB_axi_s0_T_to_Switch24_Vld                        ;
	wire [147:0] obs_USB_probe_to_Switch24_Data                          ;
	wire         obs_USB_probe_to_Switch24_Head                          ;
	wire         obs_USB_probe_to_Switch24_Rdy                           ;
	wire         obs_USB_probe_to_Switch24_Tail                          ;
	wire         obs_USB_probe_to_Switch24_Vld                           ;
	wire         obs_ddr_axi_s0_T_to_Switch22_En                         ;
	wire [147:0] obs_ddr_axi_s0_T_to_Switch22_Trp_Data                   ;
	wire         obs_ddr_axi_s0_T_to_Switch22_Trp_Head                   ;
	wire         obs_ddr_axi_s0_T_to_Switch22_Trp_Rdy                    ;
	wire         obs_ddr_axi_s0_T_to_Switch22_Trp_Tail                   ;
	wire         obs_ddr_axi_s0_T_to_Switch22_Trp_Vld                    ;
	wire         obs_ddr_axi_s1_T_to_Switch22_En                         ;
	wire [147:0] obs_ddr_axi_s1_T_to_Switch22_Trp_Data                   ;
	wire         obs_ddr_axi_s1_T_to_Switch22_Trp_Head                   ;
	wire         obs_ddr_axi_s1_T_to_Switch22_Trp_Rdy                    ;
	wire         obs_ddr_axi_s1_T_to_Switch22_Trp_Tail                   ;
	wire         obs_ddr_axi_s1_T_to_Switch22_Trp_Vld                    ;
	wire         obs_ddr_axi_s2_T_to_Switch22_En                         ;
	wire [147:0] obs_ddr_axi_s2_T_to_Switch22_Trp_Data                   ;
	wire         obs_ddr_axi_s2_T_to_Switch22_Trp_Head                   ;
	wire         obs_ddr_axi_s2_T_to_Switch22_Trp_Rdy                    ;
	wire         obs_ddr_axi_s2_T_to_Switch22_Trp_Tail                   ;
	wire         obs_ddr_axi_s2_T_to_Switch22_Trp_Vld                    ;
	wire         obs_ddr_axi_s3_T_to_Switch22_En                         ;
	wire [147:0] obs_ddr_axi_s3_T_to_Switch22_Trp_Data                   ;
	wire         obs_ddr_axi_s3_T_to_Switch22_Trp_Head                   ;
	wire         obs_ddr_axi_s3_T_to_Switch22_Trp_Rdy                    ;
	wire         obs_ddr_axi_s3_T_to_Switch22_Trp_Tail                   ;
	wire         obs_ddr_axi_s3_T_to_Switch22_Trp_Vld                    ;
	wire [147:0] obs_ddr_axil_s0_T_to_Switch22_Data                      ;
	wire         obs_ddr_axil_s0_T_to_Switch22_Head                      ;
	wire         obs_ddr_axil_s0_T_to_Switch22_Rdy                       ;
	wire         obs_ddr_axil_s0_T_to_Switch22_Tail                      ;
	wire         obs_ddr_axil_s0_T_to_Switch22_Vld                       ;
	wire [149:0] obs_fpga_ahb_s0_T_to_Switch26_Data                      ;
	wire [2:0]   obs_fpga_ahb_s0_T_to_Switch26_RdCnt                     ;
	wire [1:0]   obs_fpga_ahb_s0_T_to_Switch26_RdPtr                     ;
	wire         obs_fpga_ahb_s0_T_to_Switch26_RxCtl_PwrOnRst            ;
	wire         obs_fpga_ahb_s0_T_to_Switch26_RxCtl_PwrOnRstAck         ;
	wire         obs_fpga_ahb_s0_T_to_Switch26_TxCtl_PwrOnRst            ;
	wire         obs_fpga_ahb_s0_T_to_Switch26_TxCtl_PwrOnRstAck         ;
	wire [2:0]   obs_fpga_ahb_s0_T_to_Switch26_WrCnt                     ;
	wire         obs_gbe_apb_s0_T_to_Switch25_En                         ;
	wire [147:0] obs_gbe_apb_s0_T_to_Switch25_Trp_Data                   ;
	wire         obs_gbe_apb_s0_T_to_Switch25_Trp_Head                   ;
	wire         obs_gbe_apb_s0_T_to_Switch25_Trp_Rdy                    ;
	wire         obs_gbe_apb_s0_T_to_Switch25_Trp_Tail                   ;
	wire         obs_gbe_apb_s0_T_to_Switch25_Trp_Vld                    ;
	wire         obs_sram_axi_s0_T_to_Switch22_En                        ;
	wire [147:0] obs_sram_axi_s0_T_to_Switch22_Trp_Data                  ;
	wire         obs_sram_axi_s0_T_to_Switch22_Trp_Head                  ;
	wire         obs_sram_axi_s0_T_to_Switch22_Trp_Rdy                   ;
	wire         obs_sram_axi_s0_T_to_Switch22_Trp_Tail                  ;
	wire         obs_sram_axi_s0_T_to_Switch22_Trp_Vld                   ;
	wire         obs_sram_axi_s1_T_to_Switch22_En                        ;
	wire [147:0] obs_sram_axi_s1_T_to_Switch22_Trp_Data                  ;
	wire         obs_sram_axi_s1_T_to_Switch22_Trp_Head                  ;
	wire         obs_sram_axi_s1_T_to_Switch22_Trp_Rdy                   ;
	wire         obs_sram_axi_s1_T_to_Switch22_Trp_Tail                  ;
	wire         obs_sram_axi_s1_T_to_Switch22_Trp_Vld                   ;
	wire         obs_sram_axi_s2_T_to_Switch22_En                        ;
	wire [147:0] obs_sram_axi_s2_T_to_Switch22_Trp_Data                  ;
	wire         obs_sram_axi_s2_T_to_Switch22_Trp_Head                  ;
	wire         obs_sram_axi_s2_T_to_Switch22_Trp_Rdy                   ;
	wire         obs_sram_axi_s2_T_to_Switch22_Trp_Tail                  ;
	wire         obs_sram_axi_s2_T_to_Switch22_Trp_Vld                   ;
	wire         obs_sram_axi_s3_T_to_Switch22_En                        ;
	wire [147:0] obs_sram_axi_s3_T_to_Switch22_Trp_Data                  ;
	wire         obs_sram_axi_s3_T_to_Switch22_Trp_Head                  ;
	wire         obs_sram_axi_s3_T_to_Switch22_Trp_Rdy                   ;
	wire         obs_sram_axi_s3_T_to_Switch22_Trp_Tail                  ;
	wire         obs_sram_axi_s3_T_to_Switch22_Trp_Vld                   ;
	wire [31:0]  pufcc_axi_m0_I_Req_Addr                                 ;
	wire [3:0]   pufcc_axi_m0_I_Req_Be                                   ;
	wire         pufcc_axi_m0_I_Req_BurstType                            ;
	wire [31:0]  pufcc_axi_m0_I_Req_Data                                 ;
	wire         pufcc_axi_m0_I_Req_Last                                 ;
	wire [5:0]   pufcc_axi_m0_I_Req_Len1                                 ;
	wire         pufcc_axi_m0_I_Req_Lock                                 ;
	wire [2:0]   pufcc_axi_m0_I_Req_Opc                                  ;
	wire         pufcc_axi_m0_I_Req_Rdy                                  ;
	wire [3:0]   pufcc_axi_m0_I_Req_SeqId                                ;
	wire         pufcc_axi_m0_I_Req_SeqUnOrdered                         ;
	wire         pufcc_axi_m0_I_Req_SeqUnique                            ;
	wire [7:0]   pufcc_axi_m0_I_Req_User                                 ;
	wire         pufcc_axi_m0_I_Req_Vld                                  ;
	wire [31:0]  pufcc_axi_m0_I_Rsp_Data                                 ;
	wire         pufcc_axi_m0_I_Rsp_Last                                 ;
	wire [2:0]   pufcc_axi_m0_I_Rsp_Opc                                  ;
	wire         pufcc_axi_m0_I_Rsp_Rdy                                  ;
	wire [3:0]   pufcc_axi_m0_I_Rsp_SeqId                                ;
	wire         pufcc_axi_m0_I_Rsp_SeqUnOrdered                         ;
	wire [1:0]   pufcc_axi_m0_I_Rsp_Status                               ;
	wire         pufcc_axi_m0_I_Rsp_Vld                                  ;
	wire         pufcc_axi_m0_I_TransactionStat_Start                    ;
	wire [3:0]   pufcc_axi_m0_I_TransactionStat_StartCxt                 ;
	wire         pufcc_axi_m0_I_TransactionStat_Stop                     ;
	wire [3:0]   pufcc_axi_m0_I_TransactionStat_StopCxt                  ;
	wire [30:0]  service_socket_T_Req_Addr                               ;
	wire [3:0]   service_socket_T_Req_Be                                 ;
	wire         service_socket_T_Req_BurstType                          ;
	wire [31:0]  service_socket_T_Req_Data                               ;
	wire         service_socket_T_Req_Last                               ;
	wire [6:0]   service_socket_T_Req_Len1                               ;
	wire         service_socket_T_Req_Lock                               ;
	wire [2:0]   service_socket_T_Req_Opc                                ;
	wire         service_socket_T_Req_Rdy                                ;
	wire         service_socket_T_Req_SeqUnOrdered                       ;
	wire         service_socket_T_Req_SeqUnique                          ;
	wire [7:0]   service_socket_T_Req_User                               ;
	wire         service_socket_T_Req_Vld                                ;
	wire [31:0]  service_socket_T_Rsp_Data                               ;
	wire         service_socket_T_Rsp_Last                               ;
	wire         service_socket_T_Rsp_Rdy                                ;
	wire         service_socket_T_Rsp_SeqUnOrdered                       ;
	wire [1:0]   service_socket_T_Rsp_Status                             ;
	wire         service_socket_T_Rsp_Vld                                ;
	wire [31:0]  sram_axi_s0_T_Req_Addr                                  ;
	wire [3:0]   sram_axi_s0_T_Req_Be                                    ;
	wire         sram_axi_s0_T_Req_BurstType                             ;
	wire [31:0]  sram_axi_s0_T_Req_Data                                  ;
	wire         sram_axi_s0_T_Req_Last                                  ;
	wire [5:0]   sram_axi_s0_T_Req_Len1                                  ;
	wire         sram_axi_s0_T_Req_Lock                                  ;
	wire [2:0]   sram_axi_s0_T_Req_Opc                                   ;
	wire         sram_axi_s0_T_Req_Rdy                                   ;
	wire [3:0]   sram_axi_s0_T_Req_SeqId                                 ;
	wire         sram_axi_s0_T_Req_SeqUnOrdered                          ;
	wire         sram_axi_s0_T_Req_SeqUnique                             ;
	wire [7:0]   sram_axi_s0_T_Req_User                                  ;
	wire         sram_axi_s0_T_Req_Vld                                   ;
	wire [31:0]  sram_axi_s0_T_Rsp_Data                                  ;
	wire         sram_axi_s0_T_Rsp_Last                                  ;
	wire [2:0]   sram_axi_s0_T_Rsp_Opc                                   ;
	wire         sram_axi_s0_T_Rsp_Rdy                                   ;
	wire [3:0]   sram_axi_s0_T_Rsp_SeqId                                 ;
	wire         sram_axi_s0_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   sram_axi_s0_T_Rsp_Status                                ;
	wire         sram_axi_s0_T_Rsp_Vld                                   ;
	wire [31:0]  sram_axi_s1_T_Req_Addr                                  ;
	wire [3:0]   sram_axi_s1_T_Req_Be                                    ;
	wire         sram_axi_s1_T_Req_BurstType                             ;
	wire [31:0]  sram_axi_s1_T_Req_Data                                  ;
	wire         sram_axi_s1_T_Req_Last                                  ;
	wire [5:0]   sram_axi_s1_T_Req_Len1                                  ;
	wire         sram_axi_s1_T_Req_Lock                                  ;
	wire [2:0]   sram_axi_s1_T_Req_Opc                                   ;
	wire         sram_axi_s1_T_Req_Rdy                                   ;
	wire [3:0]   sram_axi_s1_T_Req_SeqId                                 ;
	wire         sram_axi_s1_T_Req_SeqUnOrdered                          ;
	wire         sram_axi_s1_T_Req_SeqUnique                             ;
	wire [7:0]   sram_axi_s1_T_Req_User                                  ;
	wire         sram_axi_s1_T_Req_Vld                                   ;
	wire [31:0]  sram_axi_s1_T_Rsp_Data                                  ;
	wire         sram_axi_s1_T_Rsp_Last                                  ;
	wire [2:0]   sram_axi_s1_T_Rsp_Opc                                   ;
	wire         sram_axi_s1_T_Rsp_Rdy                                   ;
	wire [3:0]   sram_axi_s1_T_Rsp_SeqId                                 ;
	wire         sram_axi_s1_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   sram_axi_s1_T_Rsp_Status                                ;
	wire         sram_axi_s1_T_Rsp_Vld                                   ;
	wire [31:0]  sram_axi_s2_T_Req_Addr                                  ;
	wire [3:0]   sram_axi_s2_T_Req_Be                                    ;
	wire         sram_axi_s2_T_Req_BurstType                             ;
	wire [31:0]  sram_axi_s2_T_Req_Data                                  ;
	wire         sram_axi_s2_T_Req_Last                                  ;
	wire [5:0]   sram_axi_s2_T_Req_Len1                                  ;
	wire         sram_axi_s2_T_Req_Lock                                  ;
	wire [2:0]   sram_axi_s2_T_Req_Opc                                   ;
	wire         sram_axi_s2_T_Req_Rdy                                   ;
	wire [3:0]   sram_axi_s2_T_Req_SeqId                                 ;
	wire         sram_axi_s2_T_Req_SeqUnOrdered                          ;
	wire         sram_axi_s2_T_Req_SeqUnique                             ;
	wire [7:0]   sram_axi_s2_T_Req_User                                  ;
	wire         sram_axi_s2_T_Req_Vld                                   ;
	wire [31:0]  sram_axi_s2_T_Rsp_Data                                  ;
	wire         sram_axi_s2_T_Rsp_Last                                  ;
	wire [2:0]   sram_axi_s2_T_Rsp_Opc                                   ;
	wire         sram_axi_s2_T_Rsp_Rdy                                   ;
	wire [3:0]   sram_axi_s2_T_Rsp_SeqId                                 ;
	wire         sram_axi_s2_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   sram_axi_s2_T_Rsp_Status                                ;
	wire         sram_axi_s2_T_Rsp_Vld                                   ;
	wire [31:0]  sram_axi_s3_T_Req_Addr                                  ;
	wire [3:0]   sram_axi_s3_T_Req_Be                                    ;
	wire         sram_axi_s3_T_Req_BurstType                             ;
	wire [31:0]  sram_axi_s3_T_Req_Data                                  ;
	wire         sram_axi_s3_T_Req_Last                                  ;
	wire [5:0]   sram_axi_s3_T_Req_Len1                                  ;
	wire         sram_axi_s3_T_Req_Lock                                  ;
	wire [2:0]   sram_axi_s3_T_Req_Opc                                   ;
	wire         sram_axi_s3_T_Req_Rdy                                   ;
	wire [3:0]   sram_axi_s3_T_Req_SeqId                                 ;
	wire         sram_axi_s3_T_Req_SeqUnOrdered                          ;
	wire         sram_axi_s3_T_Req_SeqUnique                             ;
	wire [7:0]   sram_axi_s3_T_Req_User                                  ;
	wire         sram_axi_s3_T_Req_Vld                                   ;
	wire [31:0]  sram_axi_s3_T_Rsp_Data                                  ;
	wire         sram_axi_s3_T_Rsp_Last                                  ;
	wire [2:0]   sram_axi_s3_T_Rsp_Opc                                   ;
	wire         sram_axi_s3_T_Rsp_Rdy                                   ;
	wire [3:0]   sram_axi_s3_T_Rsp_SeqId                                 ;
	wire         sram_axi_s3_T_Rsp_SeqUnOrdered                          ;
	wire [1:0]   sram_axi_s3_T_Rsp_Status                                ;
	wire         sram_axi_s3_T_Rsp_Vld                                   ;
	wire         svc_ACPU_probe_to_Switch33_En                           ;
	wire [9:0]   svc_ACPU_probe_to_Switch33_Trp_Data                     ;
	wire         svc_ACPU_probe_to_Switch33_Trp_Head                     ;
	wire         svc_ACPU_probe_to_Switch33_Trp_Rdy                      ;
	wire         svc_ACPU_probe_to_Switch33_Trp_Tail                     ;
	wire         svc_ACPU_probe_to_Switch33_Trp_Vld                      ;
	wire         svc_ARM_probe_to_Switch33_En                            ;
	wire [9:0]   svc_ARM_probe_to_Switch33_Trp_Data                      ;
	wire         svc_ARM_probe_to_Switch33_Trp_Head                      ;
	wire         svc_ARM_probe_to_Switch33_Trp_Rdy                       ;
	wire         svc_ARM_probe_to_Switch33_Trp_Tail                      ;
	wire         svc_ARM_probe_to_Switch33_Trp_Vld                       ;
	wire         svc_BCPU_probe_to_Switch33_En                           ;
	wire [9:0]   svc_BCPU_probe_to_Switch33_Trp_Data                     ;
	wire         svc_BCPU_probe_to_Switch33_Trp_Head                     ;
	wire         svc_BCPU_probe_to_Switch33_Trp_Rdy                      ;
	wire         svc_BCPU_probe_to_Switch33_Trp_Tail                     ;
	wire         svc_BCPU_probe_to_Switch33_Trp_Vld                      ;
	wire         svc_DMA_probe_to_Switch33_En                            ;
	wire [9:0]   svc_DMA_probe_to_Switch33_Trp_Data                      ;
	wire         svc_DMA_probe_to_Switch33_Trp_Head                      ;
	wire         svc_DMA_probe_to_Switch33_Trp_Rdy                       ;
	wire         svc_DMA_probe_to_Switch33_Trp_Tail                      ;
	wire         svc_DMA_probe_to_Switch33_Trp_Vld                       ;
	wire [11:0]  svc_FPGA0_probe_to_Switch33_Data                        ;
	wire [2:0]   svc_FPGA0_probe_to_Switch33_RdCnt                       ;
	wire [1:0]   svc_FPGA0_probe_to_Switch33_RdPtr                       ;
	wire         svc_FPGA0_probe_to_Switch33_RxCtl_PwrOnRst              ;
	wire         svc_FPGA0_probe_to_Switch33_RxCtl_PwrOnRstAck           ;
	wire         svc_FPGA0_probe_to_Switch33_TxCtl_PwrOnRst              ;
	wire         svc_FPGA0_probe_to_Switch33_TxCtl_PwrOnRstAck           ;
	wire [2:0]   svc_FPGA0_probe_to_Switch33_WrCnt                       ;
	wire [11:0]  svc_FPGA1_probe_to_Switch33_Data                        ;
	wire [2:0]   svc_FPGA1_probe_to_Switch33_RdCnt                       ;
	wire [1:0]   svc_FPGA1_probe_to_Switch33_RdPtr                       ;
	wire         svc_FPGA1_probe_to_Switch33_RxCtl_PwrOnRst              ;
	wire         svc_FPGA1_probe_to_Switch33_RxCtl_PwrOnRstAck           ;
	wire         svc_FPGA1_probe_to_Switch33_TxCtl_PwrOnRst              ;
	wire         svc_FPGA1_probe_to_Switch33_TxCtl_PwrOnRstAck           ;
	wire [2:0]   svc_FPGA1_probe_to_Switch33_WrCnt                       ;
	wire         svc_GBE_Probe_to_Switch33_En                            ;
	wire [9:0]   svc_GBE_Probe_to_Switch33_Trp_Data                      ;
	wire         svc_GBE_Probe_to_Switch33_Trp_Head                      ;
	wire         svc_GBE_Probe_to_Switch33_Trp_Rdy                       ;
	wire         svc_GBE_Probe_to_Switch33_Trp_Tail                      ;
	wire         svc_GBE_Probe_to_Switch33_Trp_Vld                       ;
	wire [9:0]   svc_PUFcc_probe_to_Switch33_Data                        ;
	wire         svc_PUFcc_probe_to_Switch33_Head                        ;
	wire         svc_PUFcc_probe_to_Switch33_Rdy                         ;
	wire         svc_PUFcc_probe_to_Switch33_Tail                        ;
	wire         svc_PUFcc_probe_to_Switch33_Vld                         ;
	wire         svc_Switch28_to_acpu_axi_m0_I_En                        ;
	wire [9:0]   svc_Switch28_to_acpu_axi_m0_I_Trp_Data                  ;
	wire         svc_Switch28_to_acpu_axi_m0_I_Trp_Head                  ;
	wire         svc_Switch28_to_acpu_axi_m0_I_Trp_Rdy                   ;
	wire         svc_Switch28_to_acpu_axi_m0_I_Trp_Tail                  ;
	wire         svc_Switch28_to_acpu_axi_m0_I_Trp_Vld                   ;
	wire         svc_Switch28_to_arm_axi_m0_I_En                         ;
	wire [9:0]   svc_Switch28_to_arm_axi_m0_I_Trp_Data                   ;
	wire         svc_Switch28_to_arm_axi_m0_I_Trp_Head                   ;
	wire         svc_Switch28_to_arm_axi_m0_I_Trp_Rdy                    ;
	wire         svc_Switch28_to_arm_axi_m0_I_Trp_Tail                   ;
	wire         svc_Switch28_to_arm_axi_m0_I_Trp_Vld                    ;
	wire         svc_Switch28_to_bcpu_ahb_m0_I_En                        ;
	wire [9:0]   svc_Switch28_to_bcpu_ahb_m0_I_Trp_Data                  ;
	wire         svc_Switch28_to_bcpu_ahb_m0_I_Trp_Head                  ;
	wire         svc_Switch28_to_bcpu_ahb_m0_I_Trp_Rdy                   ;
	wire         svc_Switch28_to_bcpu_ahb_m0_I_Trp_Tail                  ;
	wire         svc_Switch28_to_bcpu_ahb_m0_I_Trp_Vld                   ;
	wire [9:0]   svc_Switch28_to_cpu_observer_Data                       ;
	wire         svc_Switch28_to_cpu_observer_Head                       ;
	wire         svc_Switch28_to_cpu_observer_Rdy                        ;
	wire         svc_Switch28_to_cpu_observer_Tail                       ;
	wire         svc_Switch28_to_cpu_observer_Vld                        ;
	wire         svc_Switch28_to_dma_axi_m0_I_En                         ;
	wire [9:0]   svc_Switch28_to_dma_axi_m0_I_Trp_Data                   ;
	wire         svc_Switch28_to_dma_axi_m0_I_Trp_Head                   ;
	wire         svc_Switch28_to_dma_axi_m0_I_Trp_Rdy                    ;
	wire         svc_Switch28_to_dma_axi_m0_I_Trp_Tail                   ;
	wire         svc_Switch28_to_dma_axi_m0_I_Trp_Vld                    ;
	wire         svc_Switch28_to_dma_axi_m1_I_En                         ;
	wire [9:0]   svc_Switch28_to_dma_axi_m1_I_Trp_Data                   ;
	wire         svc_Switch28_to_dma_axi_m1_I_Trp_Head                   ;
	wire         svc_Switch28_to_dma_axi_m1_I_Trp_Rdy                    ;
	wire         svc_Switch28_to_dma_axi_m1_I_Trp_Tail                   ;
	wire         svc_Switch28_to_dma_axi_m1_I_Trp_Vld                    ;
	wire [11:0]  svc_Switch28_to_fpga_axi_m0_I_Data                      ;
	wire [2:0]   svc_Switch28_to_fpga_axi_m0_I_RdCnt                     ;
	wire [1:0]   svc_Switch28_to_fpga_axi_m0_I_RdPtr                     ;
	wire         svc_Switch28_to_fpga_axi_m0_I_RxCtl_PwrOnRst            ;
	wire         svc_Switch28_to_fpga_axi_m0_I_RxCtl_PwrOnRstAck         ;
	wire         svc_Switch28_to_fpga_axi_m0_I_TxCtl_PwrOnRst            ;
	wire         svc_Switch28_to_fpga_axi_m0_I_TxCtl_PwrOnRstAck         ;
	wire [2:0]   svc_Switch28_to_fpga_axi_m0_I_WrCnt                     ;
	wire [11:0]  svc_Switch28_to_fpga_axi_m1_I_Data                      ;
	wire [2:0]   svc_Switch28_to_fpga_axi_m1_I_RdCnt                     ;
	wire [1:0]   svc_Switch28_to_fpga_axi_m1_I_RdPtr                     ;
	wire         svc_Switch28_to_fpga_axi_m1_I_RxCtl_PwrOnRst            ;
	wire         svc_Switch28_to_fpga_axi_m1_I_RxCtl_PwrOnRstAck         ;
	wire         svc_Switch28_to_fpga_axi_m1_I_TxCtl_PwrOnRst            ;
	wire         svc_Switch28_to_fpga_axi_m1_I_TxCtl_PwrOnRstAck         ;
	wire [2:0]   svc_Switch28_to_fpga_axi_m1_I_WrCnt                     ;
	wire         svc_Switch28_to_gbe_axi_m0_I_En                         ;
	wire [9:0]   svc_Switch28_to_gbe_axi_m0_I_Trp_Data                   ;
	wire         svc_Switch28_to_gbe_axi_m0_I_Trp_Head                   ;
	wire         svc_Switch28_to_gbe_axi_m0_I_Trp_Rdy                    ;
	wire         svc_Switch28_to_gbe_axi_m0_I_Trp_Tail                   ;
	wire         svc_Switch28_to_gbe_axi_m0_I_Trp_Vld                    ;
	wire [9:0]   svc_Switch28_to_pufcc_axi_m0_I_Data                     ;
	wire         svc_Switch28_to_pufcc_axi_m0_I_Head                     ;
	wire         svc_Switch28_to_pufcc_axi_m0_I_Rdy                      ;
	wire         svc_Switch28_to_pufcc_axi_m0_I_Tail                     ;
	wire         svc_Switch28_to_pufcc_axi_m0_I_Vld                      ;
	wire [9:0]   svc_Switch28_to_usb_axi_m0_I_Data                       ;
	wire         svc_Switch28_to_usb_axi_m0_I_Head                       ;
	wire         svc_Switch28_to_usb_axi_m0_I_Rdy                        ;
	wire         svc_Switch28_to_usb_axi_m0_I_Tail                       ;
	wire         svc_Switch28_to_usb_axi_m0_I_Vld                        ;
	wire [9:0]   svc_Switch29_to_Switch33_Data                           ;
	wire         svc_Switch29_to_Switch33_Head                           ;
	wire         svc_Switch29_to_Switch33_Rdy                            ;
	wire         svc_Switch29_to_Switch33_Tail                           ;
	wire         svc_Switch29_to_Switch33_Vld                            ;
	wire         svc_Switch32_to_ACPU_probe_En                           ;
	wire [9:0]   svc_Switch32_to_ACPU_probe_Trp_Data                     ;
	wire         svc_Switch32_to_ACPU_probe_Trp_Head                     ;
	wire         svc_Switch32_to_ACPU_probe_Trp_Rdy                      ;
	wire         svc_Switch32_to_ACPU_probe_Trp_Tail                     ;
	wire         svc_Switch32_to_ACPU_probe_Trp_Vld                      ;
	wire         svc_Switch32_to_ARM_probe_En                            ;
	wire [9:0]   svc_Switch32_to_ARM_probe_Trp_Data                      ;
	wire         svc_Switch32_to_ARM_probe_Trp_Head                      ;
	wire         svc_Switch32_to_ARM_probe_Trp_Rdy                       ;
	wire         svc_Switch32_to_ARM_probe_Trp_Tail                      ;
	wire         svc_Switch32_to_ARM_probe_Trp_Vld                       ;
	wire         svc_Switch32_to_BCPU_probe_En                           ;
	wire [9:0]   svc_Switch32_to_BCPU_probe_Trp_Data                     ;
	wire         svc_Switch32_to_BCPU_probe_Trp_Head                     ;
	wire         svc_Switch32_to_BCPU_probe_Trp_Rdy                      ;
	wire         svc_Switch32_to_BCPU_probe_Trp_Tail                     ;
	wire         svc_Switch32_to_BCPU_probe_Trp_Vld                      ;
	wire         svc_Switch32_to_DMA_probe_En                            ;
	wire [9:0]   svc_Switch32_to_DMA_probe_Trp_Data                      ;
	wire         svc_Switch32_to_DMA_probe_Trp_Head                      ;
	wire         svc_Switch32_to_DMA_probe_Trp_Rdy                       ;
	wire         svc_Switch32_to_DMA_probe_Trp_Tail                      ;
	wire         svc_Switch32_to_DMA_probe_Trp_Vld                       ;
	wire [11:0]  svc_Switch32_to_FPGA0_probe_Data                        ;
	wire [2:0]   svc_Switch32_to_FPGA0_probe_RdCnt                       ;
	wire [1:0]   svc_Switch32_to_FPGA0_probe_RdPtr                       ;
	wire         svc_Switch32_to_FPGA0_probe_RxCtl_PwrOnRst              ;
	wire         svc_Switch32_to_FPGA0_probe_RxCtl_PwrOnRstAck           ;
	wire         svc_Switch32_to_FPGA0_probe_TxCtl_PwrOnRst              ;
	wire         svc_Switch32_to_FPGA0_probe_TxCtl_PwrOnRstAck           ;
	wire [2:0]   svc_Switch32_to_FPGA0_probe_WrCnt                       ;
	wire [11:0]  svc_Switch32_to_FPGA1_probe_Data                        ;
	wire [2:0]   svc_Switch32_to_FPGA1_probe_RdCnt                       ;
	wire [1:0]   svc_Switch32_to_FPGA1_probe_RdPtr                       ;
	wire         svc_Switch32_to_FPGA1_probe_RxCtl_PwrOnRst              ;
	wire         svc_Switch32_to_FPGA1_probe_RxCtl_PwrOnRstAck           ;
	wire         svc_Switch32_to_FPGA1_probe_TxCtl_PwrOnRst              ;
	wire         svc_Switch32_to_FPGA1_probe_TxCtl_PwrOnRstAck           ;
	wire [2:0]   svc_Switch32_to_FPGA1_probe_WrCnt                       ;
	wire         svc_Switch32_to_GBE_Probe_En                            ;
	wire [9:0]   svc_Switch32_to_GBE_Probe_Trp_Data                      ;
	wire         svc_Switch32_to_GBE_Probe_Trp_Head                      ;
	wire         svc_Switch32_to_GBE_Probe_Trp_Rdy                       ;
	wire         svc_Switch32_to_GBE_Probe_Trp_Tail                      ;
	wire         svc_Switch32_to_GBE_Probe_Trp_Vld                       ;
	wire [9:0]   svc_Switch32_to_PUFcc_probe_Data                        ;
	wire         svc_Switch32_to_PUFcc_probe_Head                        ;
	wire         svc_Switch32_to_PUFcc_probe_Rdy                         ;
	wire         svc_Switch32_to_PUFcc_probe_Tail                        ;
	wire         svc_Switch32_to_PUFcc_probe_Vld                         ;
	wire [9:0]   svc_Switch32_to_Switch28_Data                           ;
	wire         svc_Switch32_to_Switch28_Head                           ;
	wire         svc_Switch32_to_Switch28_Rdy                            ;
	wire         svc_Switch32_to_Switch28_Tail                           ;
	wire         svc_Switch32_to_Switch28_Vld                            ;
	wire [9:0]   svc_Switch32_to_USB_probe_Data                          ;
	wire         svc_Switch32_to_USB_probe_Head                          ;
	wire         svc_Switch32_to_USB_probe_Rdy                           ;
	wire         svc_Switch32_to_USB_probe_Tail                          ;
	wire         svc_Switch32_to_USB_probe_Vld                           ;
	wire [9:0]   svc_Switch33_to_service_socket_Data                     ;
	wire         svc_Switch33_to_service_socket_Head                     ;
	wire         svc_Switch33_to_service_socket_Rdy                      ;
	wire         svc_Switch33_to_service_socket_Tail                     ;
	wire         svc_Switch33_to_service_socket_Vld                      ;
	wire [9:0]   svc_USB_probe_to_Switch33_Data                          ;
	wire         svc_USB_probe_to_Switch33_Head                          ;
	wire         svc_USB_probe_to_Switch33_Rdy                           ;
	wire         svc_USB_probe_to_Switch33_Tail                          ;
	wire         svc_USB_probe_to_Switch33_Vld                           ;
	wire         svc_acpu_axi_m0_I_to_Switch29_En                        ;
	wire [9:0]   svc_acpu_axi_m0_I_to_Switch29_Trp_Data                  ;
	wire         svc_acpu_axi_m0_I_to_Switch29_Trp_Head                  ;
	wire         svc_acpu_axi_m0_I_to_Switch29_Trp_Rdy                   ;
	wire         svc_acpu_axi_m0_I_to_Switch29_Trp_Tail                  ;
	wire         svc_acpu_axi_m0_I_to_Switch29_Trp_Vld                   ;
	wire         svc_arm_axi_m0_I_to_Switch29_En                         ;
	wire [9:0]   svc_arm_axi_m0_I_to_Switch29_Trp_Data                   ;
	wire         svc_arm_axi_m0_I_to_Switch29_Trp_Head                   ;
	wire         svc_arm_axi_m0_I_to_Switch29_Trp_Rdy                    ;
	wire         svc_arm_axi_m0_I_to_Switch29_Trp_Tail                   ;
	wire         svc_arm_axi_m0_I_to_Switch29_Trp_Vld                    ;
	wire         svc_bcpu_ahb_m0_I_to_Switch29_En                        ;
	wire [9:0]   svc_bcpu_ahb_m0_I_to_Switch29_Trp_Data                  ;
	wire         svc_bcpu_ahb_m0_I_to_Switch29_Trp_Head                  ;
	wire         svc_bcpu_ahb_m0_I_to_Switch29_Trp_Rdy                   ;
	wire         svc_bcpu_ahb_m0_I_to_Switch29_Trp_Tail                  ;
	wire         svc_bcpu_ahb_m0_I_to_Switch29_Trp_Vld                   ;
	wire [9:0]   svc_cpu_observer_to_Switch29_Data                       ;
	wire         svc_cpu_observer_to_Switch29_Head                       ;
	wire         svc_cpu_observer_to_Switch29_Rdy                        ;
	wire         svc_cpu_observer_to_Switch29_Tail                       ;
	wire         svc_cpu_observer_to_Switch29_Vld                        ;
	wire         svc_dma_axi_m0_I_to_Switch29_En                         ;
	wire [9:0]   svc_dma_axi_m0_I_to_Switch29_Trp_Data                   ;
	wire         svc_dma_axi_m0_I_to_Switch29_Trp_Head                   ;
	wire         svc_dma_axi_m0_I_to_Switch29_Trp_Rdy                    ;
	wire         svc_dma_axi_m0_I_to_Switch29_Trp_Tail                   ;
	wire         svc_dma_axi_m0_I_to_Switch29_Trp_Vld                    ;
	wire         svc_dma_axi_m1_I_to_Switch29_En                         ;
	wire [9:0]   svc_dma_axi_m1_I_to_Switch29_Trp_Data                   ;
	wire         svc_dma_axi_m1_I_to_Switch29_Trp_Head                   ;
	wire         svc_dma_axi_m1_I_to_Switch29_Trp_Rdy                    ;
	wire         svc_dma_axi_m1_I_to_Switch29_Trp_Tail                   ;
	wire         svc_dma_axi_m1_I_to_Switch29_Trp_Vld                    ;
	wire [11:0]  svc_fpga_axi_m0_I_to_Switch29_Data                      ;
	wire [2:0]   svc_fpga_axi_m0_I_to_Switch29_RdCnt                     ;
	wire [1:0]   svc_fpga_axi_m0_I_to_Switch29_RdPtr                     ;
	wire         svc_fpga_axi_m0_I_to_Switch29_RxCtl_PwrOnRst            ;
	wire         svc_fpga_axi_m0_I_to_Switch29_RxCtl_PwrOnRstAck         ;
	wire         svc_fpga_axi_m0_I_to_Switch29_TxCtl_PwrOnRst            ;
	wire         svc_fpga_axi_m0_I_to_Switch29_TxCtl_PwrOnRstAck         ;
	wire [2:0]   svc_fpga_axi_m0_I_to_Switch29_WrCnt                     ;
	wire [11:0]  svc_fpga_axi_m1_I_to_Switch29_Data                      ;
	wire [2:0]   svc_fpga_axi_m1_I_to_Switch29_RdCnt                     ;
	wire [1:0]   svc_fpga_axi_m1_I_to_Switch29_RdPtr                     ;
	wire         svc_fpga_axi_m1_I_to_Switch29_RxCtl_PwrOnRst            ;
	wire         svc_fpga_axi_m1_I_to_Switch29_RxCtl_PwrOnRstAck         ;
	wire         svc_fpga_axi_m1_I_to_Switch29_TxCtl_PwrOnRst            ;
	wire         svc_fpga_axi_m1_I_to_Switch29_TxCtl_PwrOnRstAck         ;
	wire [2:0]   svc_fpga_axi_m1_I_to_Switch29_WrCnt                     ;
	wire         svc_gbe_axi_m0_I_to_Switch29_En                         ;
	wire [9:0]   svc_gbe_axi_m0_I_to_Switch29_Trp_Data                   ;
	wire         svc_gbe_axi_m0_I_to_Switch29_Trp_Head                   ;
	wire         svc_gbe_axi_m0_I_to_Switch29_Trp_Rdy                    ;
	wire         svc_gbe_axi_m0_I_to_Switch29_Trp_Tail                   ;
	wire         svc_gbe_axi_m0_I_to_Switch29_Trp_Vld                    ;
	wire [9:0]   svc_pufcc_axi_m0_I_to_Switch29_Data                     ;
	wire         svc_pufcc_axi_m0_I_to_Switch29_Head                     ;
	wire         svc_pufcc_axi_m0_I_to_Switch29_Rdy                      ;
	wire         svc_pufcc_axi_m0_I_to_Switch29_Tail                     ;
	wire         svc_pufcc_axi_m0_I_to_Switch29_Vld                      ;
	wire [9:0]   svc_service_socket_to_Switch32_Data                     ;
	wire         svc_service_socket_to_Switch32_Head                     ;
	wire         svc_service_socket_to_Switch32_Rdy                      ;
	wire         svc_service_socket_to_Switch32_Tail                     ;
	wire         svc_service_socket_to_Switch32_Vld                      ;
	wire [9:0]   svc_usb_axi_m0_I_to_Switch29_Data                       ;
	wire         svc_usb_axi_m0_I_to_Switch29_Head                       ;
	wire         svc_usb_axi_m0_I_to_Switch29_Rdy                        ;
	wire         svc_usb_axi_m0_I_to_Switch29_Tail                       ;
	wire         svc_usb_axi_m0_I_to_Switch29_Vld                        ;
	wire [31:0]  usb_axi_m0_I_Req_Addr                                   ;
	wire [3:0]   usb_axi_m0_I_Req_Be                                     ;
	wire         usb_axi_m0_I_Req_BurstType                              ;
	wire [31:0]  usb_axi_m0_I_Req_Data                                   ;
	wire         usb_axi_m0_I_Req_Last                                   ;
	wire [5:0]   usb_axi_m0_I_Req_Len1                                   ;
	wire         usb_axi_m0_I_Req_Lock                                   ;
	wire [2:0]   usb_axi_m0_I_Req_Opc                                    ;
	wire         usb_axi_m0_I_Req_Rdy                                    ;
	wire [3:0]   usb_axi_m0_I_Req_SeqId                                  ;
	wire         usb_axi_m0_I_Req_SeqUnOrdered                           ;
	wire         usb_axi_m0_I_Req_SeqUnique                              ;
	wire [7:0]   usb_axi_m0_I_Req_User                                   ;
	wire         usb_axi_m0_I_Req_Vld                                    ;
	wire [31:0]  usb_axi_m0_I_Rsp_Data                                   ;
	wire         usb_axi_m0_I_Rsp_Last                                   ;
	wire [2:0]   usb_axi_m0_I_Rsp_Opc                                    ;
	wire         usb_axi_m0_I_Rsp_Rdy                                    ;
	wire [3:0]   usb_axi_m0_I_Rsp_SeqId                                  ;
	wire         usb_axi_m0_I_Rsp_SeqUnOrdered                           ;
	wire [1:0]   usb_axi_m0_I_Rsp_Status                                 ;
	wire         usb_axi_m0_I_Rsp_Vld                                    ;
	wire         usb_axi_m0_I_TransactionStat_Start                      ;
	wire [3:0]   usb_axi_m0_I_TransactionStat_StartCxt                   ;
	wire         usb_axi_m0_I_TransactionStat_Stop                       ;
	wire [3:0]   usb_axi_m0_I_TransactionStat_StopCxt                    ;
	rsnoc_clockGaters_FCB_apb_s0_T clockGaters_FCB_apb_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1d74 )
	,	.Sys_Pwr_WakeUp( u_f2b )
	,	.SysOut_Clk( clockGaters_FCB_apb_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_FCB_apb_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_FCB_apb_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_FCB_apb_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_FCB_apb_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_FCB_apb_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_FCB_apb_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_FCB_apb_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_FCB_apb_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch12_main_Sys clockGaters_Switch12_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_420c )
	,	.Sys_Pwr_WakeUp( u_7d93 )
	,	.SysOut_Clk( clockGaters_Switch12_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch12_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch12_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch12_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch12_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch12_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch12_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch12_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch12_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_bcpu_ahb_m0 clockGaters_bcpu_ahb_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8b6f )
	,	.Sys_Pwr_WakeUp( u_d030 )
	,	.SysOut_Clk( clockGaters_bcpu_ahb_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_bcpu_ahb_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_bcpu_ahb_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_bcpu_ahb_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_bcpu_ahb_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_bcpu_ahb_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_bcpu_ahb_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_bcpu_ahb_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_bcpu_ahb_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_bcpu_ahb_m0_main bcpu_ahb_m0_main(
		.Ahb_0_haddr( bcpu_ahb_m0_haddr )
	,	.Ahb_0_hburst( bcpu_ahb_m0_hburst )
	,	.Ahb_0_hmastlock( bcpu_ahb_m0_hmastlock )
	,	.Ahb_0_hprot( bcpu_ahb_m0_hprot )
	,	.Ahb_0_hrdata( bcpu_ahb_m0_hrdata )
	,	.Ahb_0_hready( bcpu_ahb_m0_hready )
	,	.Ahb_0_hresp( bcpu_ahb_m0_hresp )
	,	.Ahb_0_hsel( bcpu_ahb_m0_hsel )
	,	.Ahb_0_hsize( bcpu_ahb_m0_hsize )
	,	.Ahb_0_htrans( bcpu_ahb_m0_htrans )
	,	.Ahb_0_hwbe( bcpu_ahb_m0_hwbe )
	,	.Ahb_0_hwdata( bcpu_ahb_m0_hwdata )
	,	.Ahb_0_hwrite( bcpu_ahb_m0_hwrite )
	,	.Gen_Req_Addr( bcpu_ahb_m0_I_Req_Addr )
	,	.Gen_Req_Be( bcpu_ahb_m0_I_Req_Be )
	,	.Gen_Req_BurstType( bcpu_ahb_m0_I_Req_BurstType )
	,	.Gen_Req_Data( bcpu_ahb_m0_I_Req_Data )
	,	.Gen_Req_Echo( bcpu_ahb_m0_I_Req_Echo )
	,	.Gen_Req_Last( bcpu_ahb_m0_I_Req_Last )
	,	.Gen_Req_Len1( bcpu_ahb_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( bcpu_ahb_m0_I_Req_Lock )
	,	.Gen_Req_Opc( bcpu_ahb_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( bcpu_ahb_m0_I_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( bcpu_ahb_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( bcpu_ahb_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( bcpu_ahb_m0_I_Req_User )
	,	.Gen_Req_Vld( bcpu_ahb_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( bcpu_ahb_m0_I_Rsp_Data )
	,	.Gen_Rsp_Echo( bcpu_ahb_m0_I_Rsp_Echo )
	,	.Gen_Rsp_Last( bcpu_ahb_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( bcpu_ahb_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( bcpu_ahb_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( bcpu_ahb_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( bcpu_ahb_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( bcpu_ahb_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_bcpu_ahb_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_bcpu_ahb_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_bcpu_ahb_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_bcpu_ahb_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_bcpu_ahb_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_bcpu_ahb_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_bcpu_ahb_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_bcpu_ahb_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_bcpu_ahb_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_bcpu_ahb_m0_I clockGaters_bcpu_ahb_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_97d9 )
	,	.Sys_Pwr_WakeUp( u_d33a )
	,	.SysOut_Clk( clockGaters_bcpu_ahb_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_bcpu_ahb_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_bcpu_ahb_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_bcpu_ahb_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_bcpu_ahb_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_bcpu_ahb_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_bcpu_ahb_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_bcpu_ahb_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_bcpu_ahb_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch28_main_Sys clockGaters_Switch28_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_36bf )
	,	.Sys_Pwr_WakeUp( u_95e0 )
	,	.SysOut_Clk( clockGaters_Switch28_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch28_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch28_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch28_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch28_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch28_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch28_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch28_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch28_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch32_main_Sys clockGaters_Switch32_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e546 )
	,	.Sys_Pwr_WakeUp( u_8cd )
	,	.SysOut_Clk( clockGaters_Switch32_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch32_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch32_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch32_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch32_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch32_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch32_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch32_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch32_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_2_1 uAnd2( .I_0( u_f18c ) , .I_1( u_7cb3 ) , .O( clockGaters_service_socket_netTree_Pwr_Idle ) );
	rsnoc_z_T_C_S_C_L_R_O_2_1 uOr2( .I_0( u_db13 ) , .I_1( u_ceec ) , .O( clockGaters_service_socket_netTree_Pwr_WakeUp ) );
	rsnoc_clockGaters_service_socket clockGaters_service_socket(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d38d )
	,	.Sys_Pwr_WakeUp( u_fe86 )
	,	.SysOut_Clk( clockGaters_service_socket_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_service_socket_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_service_socket_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_service_socket_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_service_socket_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_service_socket_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_service_socket_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_service_socket_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_service_socket_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch31_main_Sys clockGaters_Switch31_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5349 )
	,	.Sys_Pwr_WakeUp( u_1eca )
	,	.SysOut_Clk( clockGaters_Switch31_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch31_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch31_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch31_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch31_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch31_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch31_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch31_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch31_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch3_main_Sys clockGaters_Switch3_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_983 )
	,	.Sys_Pwr_WakeUp( u_21c )
	,	.SysOut_Clk( clockGaters_Switch3_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch3_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch3_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch3_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch3_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch3_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch3_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch3_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch3_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch6_main_Sys clockGaters_Switch6_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1a72 )
	,	.Sys_Pwr_WakeUp( u_53a1 )
	,	.SysOut_Clk( clockGaters_Switch6_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch6_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch6_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch6_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch6_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch6_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch6_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch6_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch6_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_dma_axi_m0 clockGaters_dma_axi_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e42f )
	,	.Sys_Pwr_WakeUp( u_8870 )
	,	.SysOut_Clk( clockGaters_dma_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_dma_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_dma_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_dma_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_dma_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_dma_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_dma_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_dma_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_dma_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_dma_axi_m0_main dma_axi_m0_main(
		.Axi_ar_addr( dma_axi_m0_ar_addr )
	,	.Axi_ar_burst( dma_axi_m0_ar_burst )
	,	.Axi_ar_cache( dma_axi_m0_ar_cache )
	,	.Axi_ar_id( dma_axi_m0_ar_id )
	,	.Axi_ar_len( dma_axi_m0_ar_len )
	,	.Axi_ar_lock( dma_axi_m0_ar_lock )
	,	.Axi_ar_prot( dma_axi_m0_ar_prot )
	,	.Axi_ar_ready( dma_axi_m0_ar_ready )
	,	.Axi_ar_size( dma_axi_m0_ar_size )
	,	.Axi_ar_valid( dma_axi_m0_ar_valid )
	,	.Axi_aw_addr( dma_axi_m0_aw_addr )
	,	.Axi_aw_burst( dma_axi_m0_aw_burst )
	,	.Axi_aw_cache( dma_axi_m0_aw_cache )
	,	.Axi_aw_id( dma_axi_m0_aw_id )
	,	.Axi_aw_len( dma_axi_m0_aw_len )
	,	.Axi_aw_lock( dma_axi_m0_aw_lock )
	,	.Axi_aw_prot( dma_axi_m0_aw_prot )
	,	.Axi_aw_ready( dma_axi_m0_aw_ready )
	,	.Axi_aw_size( dma_axi_m0_aw_size )
	,	.Axi_aw_valid( dma_axi_m0_aw_valid )
	,	.Axi_b_id( dma_axi_m0_b_id )
	,	.Axi_b_ready( dma_axi_m0_b_ready )
	,	.Axi_b_resp( dma_axi_m0_b_resp )
	,	.Axi_b_valid( dma_axi_m0_b_valid )
	,	.Axi_r_data( dma_axi_m0_r_data )
	,	.Axi_r_id( dma_axi_m0_r_id )
	,	.Axi_r_last( dma_axi_m0_r_last )
	,	.Axi_r_ready( dma_axi_m0_r_ready )
	,	.Axi_r_resp( dma_axi_m0_r_resp )
	,	.Axi_r_valid( dma_axi_m0_r_valid )
	,	.Axi_w_data( dma_axi_m0_w_data )
	,	.Axi_w_last( dma_axi_m0_w_last )
	,	.Axi_w_ready( dma_axi_m0_w_ready )
	,	.Axi_w_strb( dma_axi_m0_w_strb )
	,	.Axi_w_valid( dma_axi_m0_w_valid )
	,	.Gen_Req_Addr( dma_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( dma_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( dma_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( dma_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( dma_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( dma_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( dma_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( dma_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( dma_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( dma_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( dma_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( dma_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( dma_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( dma_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( dma_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( dma_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( dma_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( dma_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( dma_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( dma_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( dma_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( dma_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_dma_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_dma_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_dma_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_dma_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_dma_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_dma_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_dma_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_dma_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_dma_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_dma_axi_m0_I clockGaters_dma_axi_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c701 )
	,	.Sys_Pwr_WakeUp( u_712 )
	,	.SysOut_Clk( clockGaters_dma_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_dma_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_dma_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_dma_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_dma_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_dma_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_dma_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_dma_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_dma_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch6Resp001_main_Sys clockGaters_Switch6Resp001_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6b8a )
	,	.Sys_Pwr_WakeUp( u_d689 )
	,	.SysOut_Clk( clockGaters_Switch6Resp001_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch6Resp001_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch6Resp001_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_acpu_axi_m0 clockGaters_acpu_axi_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ef11 )
	,	.Sys_Pwr_WakeUp( u_b002 )
	,	.SysOut_Clk( clockGaters_acpu_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_acpu_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_acpu_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_acpu_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_acpu_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_acpu_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_acpu_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_acpu_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_acpu_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_acpu_axi_m0_main acpu_axi_m0_main(
		.Axi_ar_addr( acpu_axi_m0_ar_addr )
	,	.Axi_ar_burst( acpu_axi_m0_ar_burst )
	,	.Axi_ar_cache( acpu_axi_m0_ar_cache )
	,	.Axi_ar_id( acpu_axi_m0_ar_id )
	,	.Axi_ar_len( acpu_axi_m0_ar_len )
	,	.Axi_ar_lock( acpu_axi_m0_ar_lock )
	,	.Axi_ar_prot( acpu_axi_m0_ar_prot )
	,	.Axi_ar_ready( acpu_axi_m0_ar_ready )
	,	.Axi_ar_size( acpu_axi_m0_ar_size )
	,	.Axi_ar_valid( acpu_axi_m0_ar_valid )
	,	.Axi_aw_addr( acpu_axi_m0_aw_addr )
	,	.Axi_aw_burst( acpu_axi_m0_aw_burst )
	,	.Axi_aw_cache( acpu_axi_m0_aw_cache )
	,	.Axi_aw_id( acpu_axi_m0_aw_id )
	,	.Axi_aw_len( acpu_axi_m0_aw_len )
	,	.Axi_aw_lock( acpu_axi_m0_aw_lock )
	,	.Axi_aw_prot( acpu_axi_m0_aw_prot )
	,	.Axi_aw_ready( acpu_axi_m0_aw_ready )
	,	.Axi_aw_size( acpu_axi_m0_aw_size )
	,	.Axi_aw_valid( acpu_axi_m0_aw_valid )
	,	.Axi_b_id( acpu_axi_m0_b_id )
	,	.Axi_b_ready( acpu_axi_m0_b_ready )
	,	.Axi_b_resp( acpu_axi_m0_b_resp )
	,	.Axi_b_valid( acpu_axi_m0_b_valid )
	,	.Axi_r_data( acpu_axi_m0_r_data )
	,	.Axi_r_id( acpu_axi_m0_r_id )
	,	.Axi_r_last( acpu_axi_m0_r_last )
	,	.Axi_r_ready( acpu_axi_m0_r_ready )
	,	.Axi_r_resp( acpu_axi_m0_r_resp )
	,	.Axi_r_valid( acpu_axi_m0_r_valid )
	,	.Axi_w_data( acpu_axi_m0_w_data )
	,	.Axi_w_last( acpu_axi_m0_w_last )
	,	.Axi_w_ready( acpu_axi_m0_w_ready )
	,	.Axi_w_strb( acpu_axi_m0_w_strb )
	,	.Axi_w_valid( acpu_axi_m0_w_valid )
	,	.Gen_Req_Addr( acpu_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( acpu_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( acpu_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( acpu_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( acpu_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( acpu_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( acpu_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( acpu_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( acpu_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( acpu_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( acpu_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( acpu_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( acpu_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( acpu_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( acpu_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( acpu_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( acpu_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( acpu_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( acpu_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( acpu_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( acpu_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( acpu_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_acpu_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_acpu_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_acpu_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_acpu_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_acpu_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_acpu_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_acpu_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_acpu_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_acpu_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_acpu_axi_m0_I clockGaters_acpu_axi_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d68b )
	,	.Sys_Pwr_WakeUp( u_4614 )
	,	.SysOut_Clk( clockGaters_acpu_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_acpu_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_acpu_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_acpu_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_acpu_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_acpu_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_acpu_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_acpu_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_acpu_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch9_main_Sys clockGaters_Switch9_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7b41 )
	,	.Sys_Pwr_WakeUp( u_32d2 )
	,	.SysOut_Clk( clockGaters_Switch9_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch9_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch9_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch9_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch9_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch9_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch9_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch9_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch9_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch4Resp001_main_Sys clockGaters_Switch4Resp001_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d8d0 )
	,	.Sys_Pwr_WakeUp( u_43cf )
	,	.SysOut_Clk( clockGaters_Switch4Resp001_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch4Resp001_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch4Resp001_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch14Resp_main_Sys clockGaters_Switch14Resp_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9464 )
	,	.Sys_Pwr_WakeUp( u_cb3b )
	,	.SysOut_Clk( clockGaters_Switch14Resp_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch14Resp_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch14Resp_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch14Resp_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch14Resp_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch14Resp_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch14Resp_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch14Resp_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch14Resp_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s2 clockGaters_sram_axi_s2(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f325 )
	,	.Sys_Pwr_WakeUp( u_67ee )
	,	.SysOut_Clk( clockGaters_sram_axi_s2_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s2_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s2_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s2_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s2_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s2_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s2_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s2_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s2_netTree_Pwr_WakeUp )
	);
	rsnoc_sram_axi_s2_main sram_axi_s2_main(
		.Axi_ar_addr( sram_axi_s2_ar_addr )
	,	.Axi_ar_burst( sram_axi_s2_ar_burst )
	,	.Axi_ar_cache( sram_axi_s2_ar_cache )
	,	.Axi_ar_id( sram_axi_s2_ar_id )
	,	.Axi_ar_len( sram_axi_s2_ar_len )
	,	.Axi_ar_lock( sram_axi_s2_ar_lock )
	,	.Axi_ar_prot( sram_axi_s2_ar_prot )
	,	.Axi_ar_ready( sram_axi_s2_ar_ready )
	,	.Axi_ar_size( sram_axi_s2_ar_size )
	,	.Axi_ar_valid( sram_axi_s2_ar_valid )
	,	.Axi_aw_addr( sram_axi_s2_aw_addr )
	,	.Axi_aw_burst( sram_axi_s2_aw_burst )
	,	.Axi_aw_cache( sram_axi_s2_aw_cache )
	,	.Axi_aw_id( sram_axi_s2_aw_id )
	,	.Axi_aw_len( sram_axi_s2_aw_len )
	,	.Axi_aw_lock( sram_axi_s2_aw_lock )
	,	.Axi_aw_prot( sram_axi_s2_aw_prot )
	,	.Axi_aw_ready( sram_axi_s2_aw_ready )
	,	.Axi_aw_size( sram_axi_s2_aw_size )
	,	.Axi_aw_valid( sram_axi_s2_aw_valid )
	,	.Axi_b_id( sram_axi_s2_b_id )
	,	.Axi_b_ready( sram_axi_s2_b_ready )
	,	.Axi_b_resp( sram_axi_s2_b_resp )
	,	.Axi_b_valid( sram_axi_s2_b_valid )
	,	.Axi_r_data( sram_axi_s2_r_data )
	,	.Axi_r_id( sram_axi_s2_r_id )
	,	.Axi_r_last( sram_axi_s2_r_last )
	,	.Axi_r_ready( sram_axi_s2_r_ready )
	,	.Axi_r_resp( sram_axi_s2_r_resp )
	,	.Axi_r_valid( sram_axi_s2_r_valid )
	,	.Axi_w_data( sram_axi_s2_w_data )
	,	.Axi_w_last( sram_axi_s2_w_last )
	,	.Axi_w_ready( sram_axi_s2_w_ready )
	,	.Axi_w_strb( sram_axi_s2_w_strb )
	,	.Axi_w_valid( sram_axi_s2_w_valid )
	,	.Gen_Req_Addr( sram_axi_s2_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s2_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s2_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s2_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s2_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s2_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s2_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s2_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s2_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s2_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s2_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s2_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s2_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s2_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s2_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s2_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s2_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s2_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s2_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s2_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s2_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s2_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_sram_axi_s2_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s2_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s2_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s2_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s2_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s2_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s2_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s2_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s2_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s2_T clockGaters_sram_axi_s2_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_eb40 )
	,	.Sys_Pwr_WakeUp( u_615f )
	,	.SysOut_Clk( clockGaters_sram_axi_s2_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s2_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s2_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s2_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s2_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s2_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s2_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s2_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s2_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch14_main_Sys clockGaters_Switch14_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5ec6 )
	,	.Sys_Pwr_WakeUp( u_604d )
	,	.SysOut_Clk( clockGaters_Switch14_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch14_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch14_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch14_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch14_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch14_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch14_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch14_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch14_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch1_main_Sys clockGaters_Switch1_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8649 )
	,	.Sys_Pwr_WakeUp( u_8bca )
	,	.SysOut_Clk( clockGaters_Switch1_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch1_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch1_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch1_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch1_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch1_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch1_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch1_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch1_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch19_main_Sys clockGaters_Switch19_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ab9b )
	,	.Sys_Pwr_WakeUp( u_b404 )
	,	.SysOut_Clk( clockGaters_Switch19_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch19_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch19_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch19_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch19_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch19_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch19_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch19_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch19_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_pufcc_axi_m0 clockGaters_pufcc_axi_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f5d4 )
	,	.Sys_Pwr_WakeUp( u_59cb )
	,	.SysOut_Clk( clockGaters_pufcc_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_pufcc_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_pufcc_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_pufcc_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_pufcc_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_pufcc_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_pufcc_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_pufcc_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_pufcc_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_pufcc_axi_m0_main pufcc_axi_m0_main(
		.Axi_ar_addr( pufcc_axi_m0_ar_addr )
	,	.Axi_ar_burst( pufcc_axi_m0_ar_burst )
	,	.Axi_ar_cache( pufcc_axi_m0_ar_cache )
	,	.Axi_ar_id( pufcc_axi_m0_ar_id )
	,	.Axi_ar_len( pufcc_axi_m0_ar_len )
	,	.Axi_ar_lock( pufcc_axi_m0_ar_lock )
	,	.Axi_ar_prot( pufcc_axi_m0_ar_prot )
	,	.Axi_ar_ready( pufcc_axi_m0_ar_ready )
	,	.Axi_ar_size( pufcc_axi_m0_ar_size )
	,	.Axi_ar_valid( pufcc_axi_m0_ar_valid )
	,	.Axi_aw_addr( pufcc_axi_m0_aw_addr )
	,	.Axi_aw_burst( pufcc_axi_m0_aw_burst )
	,	.Axi_aw_cache( pufcc_axi_m0_aw_cache )
	,	.Axi_aw_id( pufcc_axi_m0_aw_id )
	,	.Axi_aw_len( pufcc_axi_m0_aw_len )
	,	.Axi_aw_lock( pufcc_axi_m0_aw_lock )
	,	.Axi_aw_prot( pufcc_axi_m0_aw_prot )
	,	.Axi_aw_ready( pufcc_axi_m0_aw_ready )
	,	.Axi_aw_size( pufcc_axi_m0_aw_size )
	,	.Axi_aw_valid( pufcc_axi_m0_aw_valid )
	,	.Axi_b_id( pufcc_axi_m0_b_id )
	,	.Axi_b_ready( pufcc_axi_m0_b_ready )
	,	.Axi_b_resp( pufcc_axi_m0_b_resp )
	,	.Axi_b_valid( pufcc_axi_m0_b_valid )
	,	.Axi_r_data( pufcc_axi_m0_r_data )
	,	.Axi_r_id( pufcc_axi_m0_r_id )
	,	.Axi_r_last( pufcc_axi_m0_r_last )
	,	.Axi_r_ready( pufcc_axi_m0_r_ready )
	,	.Axi_r_resp( pufcc_axi_m0_r_resp )
	,	.Axi_r_valid( pufcc_axi_m0_r_valid )
	,	.Axi_w_data( pufcc_axi_m0_w_data )
	,	.Axi_w_last( pufcc_axi_m0_w_last )
	,	.Axi_w_ready( pufcc_axi_m0_w_ready )
	,	.Axi_w_strb( pufcc_axi_m0_w_strb )
	,	.Axi_w_valid( pufcc_axi_m0_w_valid )
	,	.Gen_Req_Addr( pufcc_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( pufcc_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( pufcc_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( pufcc_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( pufcc_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( pufcc_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( pufcc_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( pufcc_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( pufcc_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( pufcc_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( pufcc_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( pufcc_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( pufcc_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( pufcc_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( pufcc_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( pufcc_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( pufcc_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( pufcc_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( pufcc_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( pufcc_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( pufcc_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( pufcc_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_pufcc_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_pufcc_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_pufcc_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_pufcc_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_pufcc_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_pufcc_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_pufcc_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_pufcc_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_pufcc_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_pufcc_axi_m0_I clockGaters_pufcc_axi_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_95a6 )
	,	.Sys_Pwr_WakeUp( u_96d )
	,	.SysOut_Clk( clockGaters_pufcc_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_pufcc_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_pufcc_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_pufcc_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_pufcc_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_pufcc_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_pufcc_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_pufcc_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_pufcc_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch21_main_Sys clockGaters_Switch21_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2506 )
	,	.Sys_Pwr_WakeUp( u_fa0d )
	,	.SysOut_Clk( clockGaters_Switch21_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch21_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch21_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch21_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch21_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch21_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch21_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch21_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch21_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch17_main_Sys clockGaters_Switch17_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_58c9 )
	,	.Sys_Pwr_WakeUp( u_764a )
	,	.SysOut_Clk( clockGaters_Switch17_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch17_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch17_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch17_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch17_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch17_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch17_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch17_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch17_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_SPI_mem_ahb clockGaters_SPI_mem_ahb(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_bef7 )
	,	.Sys_Pwr_WakeUp( u_40a8 )
	,	.SysOut_Clk( clockGaters_SPI_mem_ahb_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SPI_mem_ahb_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SPI_mem_ahb_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SPI_mem_ahb_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SPI_mem_ahb_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SPI_mem_ahb_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SPI_mem_ahb_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SPI_mem_ahb_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SPI_mem_ahb_netTree_Pwr_WakeUp )
	);
	rsnoc_SPI_mem_ahb_main SPI_mem_ahb_main(
		.Ahb_0_haddr( SPI_mem_ahb_haddr )
	,	.Ahb_0_hburst( SPI_mem_ahb_hburst )
	,	.Ahb_0_hmastlock( SPI_mem_ahb_hmastlock )
	,	.Ahb_0_hprot( SPI_mem_ahb_hprot )
	,	.Ahb_0_hrdata( SPI_mem_ahb_hrdata )
	,	.Ahb_0_hready( SPI_mem_ahb_hready )
	,	.Ahb_0_hresp( SPI_mem_ahb_hresp )
	,	.Ahb_0_hsel( SPI_mem_ahb_hsel )
	,	.Ahb_0_hsize( SPI_mem_ahb_hsize )
	,	.Ahb_0_htrans( SPI_mem_ahb_htrans )
	,	.Ahb_0_hwbe( SPI_mem_ahb_hwbe )
	,	.Ahb_0_hwdata( SPI_mem_ahb_hwdata )
	,	.Ahb_0_hwrite( SPI_mem_ahb_hwrite )
	,	.Gen_Req_Addr( SPI_mem_ahb_T_Req_Addr )
	,	.Gen_Req_Be( SPI_mem_ahb_T_Req_Be )
	,	.Gen_Req_BurstType( SPI_mem_ahb_T_Req_BurstType )
	,	.Gen_Req_Data( SPI_mem_ahb_T_Req_Data )
	,	.Gen_Req_Last( SPI_mem_ahb_T_Req_Last )
	,	.Gen_Req_Len1( SPI_mem_ahb_T_Req_Len1 )
	,	.Gen_Req_Lock( SPI_mem_ahb_T_Req_Lock )
	,	.Gen_Req_Opc( SPI_mem_ahb_T_Req_Opc )
	,	.Gen_Req_Rdy( SPI_mem_ahb_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( SPI_mem_ahb_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( SPI_mem_ahb_T_Req_SeqUnique )
	,	.Gen_Req_User( SPI_mem_ahb_T_Req_User )
	,	.Gen_Req_Vld( SPI_mem_ahb_T_Req_Vld )
	,	.Gen_Rsp_Data( SPI_mem_ahb_T_Rsp_Data )
	,	.Gen_Rsp_Last( SPI_mem_ahb_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( SPI_mem_ahb_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( SPI_mem_ahb_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( SPI_mem_ahb_T_Rsp_Status )
	,	.Gen_Rsp_Vld( SPI_mem_ahb_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_SPI_mem_ahb_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SPI_mem_ahb_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SPI_mem_ahb_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SPI_mem_ahb_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SPI_mem_ahb_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SPI_mem_ahb_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SPI_mem_ahb_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SPI_mem_ahb_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SPI_mem_ahb_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_SPI_mem_ahb_T clockGaters_SPI_mem_ahb_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9422 )
	,	.Sys_Pwr_WakeUp( u_26f1 )
	,	.SysOut_Clk( clockGaters_SPI_mem_ahb_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SPI_mem_ahb_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SPI_mem_ahb_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SPI_mem_ahb_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SPI_mem_ahb_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SPI_mem_ahb_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SPI_mem_ahb_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SPI_mem_ahb_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SPI_mem_ahb_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch11_main_Sys clockGaters_Switch11_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_83e3 )
	,	.Sys_Pwr_WakeUp( u_8bbc )
	,	.SysOut_Clk( clockGaters_Switch11_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch11_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch11_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch11_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch11_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch11_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch11_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch11_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch11_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch11_main Switch11_main(
		.Sys_Clk( clockGaters_Switch11_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch11_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch11_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch11_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch11_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch11_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch11_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch11_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch11_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_Switch11_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_Switch11_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_Switch11_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_Switch11_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_Switch11_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_Switch11_Trp_Vld )
	,	.from_Switch19_Data( dp_Switch19_to_Switch11_Data )
	,	.from_Switch19_Head( dp_Switch19_to_Switch11_Head )
	,	.from_Switch19_Rdy( dp_Switch19_to_Switch11_Rdy )
	,	.from_Switch19_Tail( dp_Switch19_to_Switch11_Tail )
	,	.from_Switch19_Vld( dp_Switch19_to_Switch11_Vld )
	,	.to_SPI_mem_ahb_T_Data( dp_Switch11_to_SPI_mem_ahb_T_Data )
	,	.to_SPI_mem_ahb_T_Head( dp_Switch11_to_SPI_mem_ahb_T_Head )
	,	.to_SPI_mem_ahb_T_Rdy( dp_Switch11_to_SPI_mem_ahb_T_Rdy )
	,	.to_SPI_mem_ahb_T_Tail( dp_Switch11_to_SPI_mem_ahb_T_Tail )
	,	.to_SPI_mem_ahb_T_Vld( dp_Switch11_to_SPI_mem_ahb_T_Vld )
	);
	rsnoc_clockGaters_Switch24_main_Sys clockGaters_Switch24_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5923 )
	,	.Sys_Pwr_WakeUp( u_127c )
	,	.SysOut_Clk( clockGaters_Switch24_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch24_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch24_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch24_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch24_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch24_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch24_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch24_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch24_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_PUFCC_apb_s0 clockGaters_PUFCC_apb_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cd91 )
	,	.Sys_Pwr_WakeUp( u_b082 )
	,	.SysOut_Clk( clockGaters_PUFCC_apb_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_PUFCC_apb_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_PUFCC_apb_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_PUFCC_apb_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_PUFCC_apb_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_PUFCC_apb_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_PUFCC_apb_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_PUFCC_apb_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_PUFCC_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_PUFCC_apb_s0_main PUFCC_apb_s0_main(
		.Apb_0_PAddr( PUFCC_apb_s0_PAddr )
	,	.Apb_0_PEnable( PUFCC_apb_s0_PEnable )
	,	.Apb_0_PProt( PUFCC_apb_s0_PProt )
	,	.Apb_0_PRData( PUFCC_apb_s0_PRData )
	,	.Apb_0_PReady( PUFCC_apb_s0_PReady )
	,	.Apb_0_PSel( PUFCC_apb_s0_PSel )
	,	.Apb_0_PSlvErr( PUFCC_apb_s0_PSlvErr )
	,	.Apb_0_PStrb( PUFCC_apb_s0_PStrb )
	,	.Apb_0_PWData( PUFCC_apb_s0_PWData )
	,	.Apb_0_PWrite( PUFCC_apb_s0_PWrite )
	,	.Gen_Req_Addr( PUFCC_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( PUFCC_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( PUFCC_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( PUFCC_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( PUFCC_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( PUFCC_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( PUFCC_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( PUFCC_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( PUFCC_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( PUFCC_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( PUFCC_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( PUFCC_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( PUFCC_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( PUFCC_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( PUFCC_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( PUFCC_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( PUFCC_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( PUFCC_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( PUFCC_apb_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_PUFCC_apb_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_PUFCC_apb_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_PUFCC_apb_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_PUFCC_apb_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_PUFCC_apb_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_PUFCC_apb_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_PUFCC_apb_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_PUFCC_apb_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_PUFCC_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_PUFCC_apb_s0_T clockGaters_PUFCC_apb_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8f8c )
	,	.Sys_Pwr_WakeUp( u_7913 )
	,	.SysOut_Clk( clockGaters_PUFCC_apb_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_PUFCC_apb_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_PUFCC_apb_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_PUFCC_apb_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_PUFCC_apb_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_PUFCC_apb_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_PUFCC_apb_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_PUFCC_apb_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_PUFCC_apb_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_SwitchResp001_main_Sys clockGaters_SwitchResp001_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c7c9 )
	,	.Sys_Pwr_WakeUp( u_934a )
	,	.SysOut_Clk( clockGaters_SwitchResp001_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SwitchResp001_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SwitchResp001_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SwitchResp001_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SwitchResp001_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SwitchResp001_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SwitchResp001_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SwitchResp001_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SwitchResp001_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_DMA_apb_s0 clockGaters_DMA_apb_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d78e )
	,	.Sys_Pwr_WakeUp( u_5385 )
	,	.SysOut_Clk( clockGaters_DMA_apb_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_DMA_apb_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_DMA_apb_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_DMA_apb_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_DMA_apb_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_DMA_apb_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_DMA_apb_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_DMA_apb_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_DMA_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_DMA_apb_s0_main DMA_apb_s0_main(
		.Apb_0_paddr( DMA_apb_s0_paddr )
	,	.Apb_0_penable( DMA_apb_s0_penable )
	,	.Apb_0_prdata( DMA_apb_s0_prdata )
	,	.Apb_0_pready( DMA_apb_s0_pready )
	,	.Apb_0_psel( DMA_apb_s0_psel )
	,	.Apb_0_pslverr( DMA_apb_s0_pslverr )
	,	.Apb_0_pwbe( DMA_apb_s0_pwbe )
	,	.Apb_0_pwdata( DMA_apb_s0_pwdata )
	,	.Apb_0_pwrite( DMA_apb_s0_pwrite )
	,	.Gen_Req_Addr( DMA_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( DMA_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( DMA_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( DMA_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( DMA_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( DMA_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( DMA_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( DMA_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( DMA_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( DMA_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( DMA_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( DMA_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( DMA_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( DMA_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( DMA_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( DMA_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( DMA_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( DMA_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( DMA_apb_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_DMA_apb_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_DMA_apb_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_DMA_apb_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_DMA_apb_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_DMA_apb_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_DMA_apb_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_DMA_apb_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_DMA_apb_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_DMA_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_DMA_apb_s0_T clockGaters_DMA_apb_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8cf7 )
	,	.Sys_Pwr_WakeUp( u_ea8 )
	,	.SysOut_Clk( clockGaters_DMA_apb_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_DMA_apb_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_DMA_apb_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_DMA_apb_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_DMA_apb_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_DMA_apb_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_DMA_apb_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_DMA_apb_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_DMA_apb_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch25_main_Sys clockGaters_Switch25_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4552 )
	,	.Sys_Pwr_WakeUp( u_a5c1 )
	,	.SysOut_Clk( clockGaters_Switch25_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch25_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch25_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch25_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch25_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch25_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch25_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch25_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch25_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_DMA_probe_main_Sys clockGaters_DMA_probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3767 )
	,	.Sys_Pwr_WakeUp( u_3838 )
	,	.SysOut_Clk( clockGaters_DMA_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_DMA_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_DMA_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_DMA_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_DMA_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_DMA_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_DMA_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_DMA_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_DMA_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_dma_axi_m1 clockGaters_dma_axi_m1(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_68cc )
	,	.Sys_Pwr_WakeUp( u_3d3 )
	,	.SysOut_Clk( clockGaters_dma_axi_m1_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_dma_axi_m1_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_dma_axi_m1_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_dma_axi_m1_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_dma_axi_m1_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_dma_axi_m1_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_dma_axi_m1_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_dma_axi_m1_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_dma_axi_m1_netTree_Pwr_WakeUp )
	);
	rsnoc_dma_axi_m1_main dma_axi_m1_main(
		.Axi_ar_addr( dma_axi_m1_ar_addr )
	,	.Axi_ar_burst( dma_axi_m1_ar_burst )
	,	.Axi_ar_cache( dma_axi_m1_ar_cache )
	,	.Axi_ar_id( dma_axi_m1_ar_id )
	,	.Axi_ar_len( dma_axi_m1_ar_len )
	,	.Axi_ar_lock( dma_axi_m1_ar_lock )
	,	.Axi_ar_prot( dma_axi_m1_ar_prot )
	,	.Axi_ar_ready( dma_axi_m1_ar_ready )
	,	.Axi_ar_size( dma_axi_m1_ar_size )
	,	.Axi_ar_valid( dma_axi_m1_ar_valid )
	,	.Axi_aw_addr( dma_axi_m1_aw_addr )
	,	.Axi_aw_burst( dma_axi_m1_aw_burst )
	,	.Axi_aw_cache( dma_axi_m1_aw_cache )
	,	.Axi_aw_id( dma_axi_m1_aw_id )
	,	.Axi_aw_len( dma_axi_m1_aw_len )
	,	.Axi_aw_lock( dma_axi_m1_aw_lock )
	,	.Axi_aw_prot( dma_axi_m1_aw_prot )
	,	.Axi_aw_ready( dma_axi_m1_aw_ready )
	,	.Axi_aw_size( dma_axi_m1_aw_size )
	,	.Axi_aw_valid( dma_axi_m1_aw_valid )
	,	.Axi_b_id( dma_axi_m1_b_id )
	,	.Axi_b_ready( dma_axi_m1_b_ready )
	,	.Axi_b_resp( dma_axi_m1_b_resp )
	,	.Axi_b_valid( dma_axi_m1_b_valid )
	,	.Axi_r_data( dma_axi_m1_r_data )
	,	.Axi_r_id( dma_axi_m1_r_id )
	,	.Axi_r_last( dma_axi_m1_r_last )
	,	.Axi_r_ready( dma_axi_m1_r_ready )
	,	.Axi_r_resp( dma_axi_m1_r_resp )
	,	.Axi_r_valid( dma_axi_m1_r_valid )
	,	.Axi_w_data( dma_axi_m1_w_data )
	,	.Axi_w_last( dma_axi_m1_w_last )
	,	.Axi_w_ready( dma_axi_m1_w_ready )
	,	.Axi_w_strb( dma_axi_m1_w_strb )
	,	.Axi_w_valid( dma_axi_m1_w_valid )
	,	.Gen_Req_Addr( dma_axi_m1_I_Req_Addr )
	,	.Gen_Req_Be( dma_axi_m1_I_Req_Be )
	,	.Gen_Req_BurstType( dma_axi_m1_I_Req_BurstType )
	,	.Gen_Req_Data( dma_axi_m1_I_Req_Data )
	,	.Gen_Req_Last( dma_axi_m1_I_Req_Last )
	,	.Gen_Req_Len1( dma_axi_m1_I_Req_Len1 )
	,	.Gen_Req_Lock( dma_axi_m1_I_Req_Lock )
	,	.Gen_Req_Opc( dma_axi_m1_I_Req_Opc )
	,	.Gen_Req_Rdy( dma_axi_m1_I_Req_Rdy )
	,	.Gen_Req_SeqId( dma_axi_m1_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( dma_axi_m1_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( dma_axi_m1_I_Req_SeqUnique )
	,	.Gen_Req_User( dma_axi_m1_I_Req_User )
	,	.Gen_Req_Vld( dma_axi_m1_I_Req_Vld )
	,	.Gen_Rsp_Data( dma_axi_m1_I_Rsp_Data )
	,	.Gen_Rsp_Last( dma_axi_m1_I_Rsp_Last )
	,	.Gen_Rsp_Opc( dma_axi_m1_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( dma_axi_m1_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( dma_axi_m1_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( dma_axi_m1_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( dma_axi_m1_I_Rsp_Status )
	,	.Gen_Rsp_Vld( dma_axi_m1_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_dma_axi_m1_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_dma_axi_m1_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_dma_axi_m1_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_dma_axi_m1_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_dma_axi_m1_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_dma_axi_m1_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_dma_axi_m1_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_dma_axi_m1_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_dma_axi_m1_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_dma_axi_m1_I clockGaters_dma_axi_m1_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2336 )
	,	.Sys_Pwr_WakeUp( u_8bdd )
	,	.SysOut_Clk( clockGaters_dma_axi_m1_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_dma_axi_m1_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_dma_axi_m1_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_dma_axi_m1_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_dma_axi_m1_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_dma_axi_m1_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_dma_axi_m1_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_dma_axi_m1_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_dma_axi_m1_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch29_main_Sys clockGaters_Switch29_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_fcfe )
	,	.Sys_Pwr_WakeUp( u_2115 )
	,	.SysOut_Clk( clockGaters_Switch29_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch29_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch29_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch29_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch29_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch29_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch29_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch29_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch29_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_arm_axi_m0 clockGaters_arm_axi_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_55d7 )
	,	.Sys_Pwr_WakeUp( u_16c8 )
	,	.SysOut_Clk( clockGaters_arm_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_arm_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_arm_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_arm_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_arm_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_arm_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_arm_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_arm_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_arm_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_arm_axi_m0_main arm_axi_m0_main(
		.Axi_ar_addr( arm_axi_m0_ar_addr )
	,	.Axi_ar_burst( arm_axi_m0_ar_burst )
	,	.Axi_ar_cache( arm_axi_m0_ar_cache )
	,	.Axi_ar_id( arm_axi_m0_ar_id )
	,	.Axi_ar_len( arm_axi_m0_ar_len )
	,	.Axi_ar_lock( arm_axi_m0_ar_lock )
	,	.Axi_ar_prot( arm_axi_m0_ar_prot )
	,	.Axi_ar_ready( arm_axi_m0_ar_ready )
	,	.Axi_ar_size( arm_axi_m0_ar_size )
	,	.Axi_ar_valid( arm_axi_m0_ar_valid )
	,	.Axi_aw_addr( arm_axi_m0_aw_addr )
	,	.Axi_aw_burst( arm_axi_m0_aw_burst )
	,	.Axi_aw_cache( arm_axi_m0_aw_cache )
	,	.Axi_aw_id( arm_axi_m0_aw_id )
	,	.Axi_aw_len( arm_axi_m0_aw_len )
	,	.Axi_aw_lock( arm_axi_m0_aw_lock )
	,	.Axi_aw_prot( arm_axi_m0_aw_prot )
	,	.Axi_aw_ready( arm_axi_m0_aw_ready )
	,	.Axi_aw_size( arm_axi_m0_aw_size )
	,	.Axi_aw_valid( arm_axi_m0_aw_valid )
	,	.Axi_b_id( arm_axi_m0_b_id )
	,	.Axi_b_ready( arm_axi_m0_b_ready )
	,	.Axi_b_resp( arm_axi_m0_b_resp )
	,	.Axi_b_valid( arm_axi_m0_b_valid )
	,	.Axi_r_data( arm_axi_m0_r_data )
	,	.Axi_r_id( arm_axi_m0_r_id )
	,	.Axi_r_last( arm_axi_m0_r_last )
	,	.Axi_r_ready( arm_axi_m0_r_ready )
	,	.Axi_r_resp( arm_axi_m0_r_resp )
	,	.Axi_r_valid( arm_axi_m0_r_valid )
	,	.Axi_w_data( arm_axi_m0_w_data )
	,	.Axi_w_last( arm_axi_m0_w_last )
	,	.Axi_w_ready( arm_axi_m0_w_ready )
	,	.Axi_w_strb( arm_axi_m0_w_strb )
	,	.Axi_w_valid( arm_axi_m0_w_valid )
	,	.Gen_Req_Addr( arm_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( arm_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( arm_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( arm_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( arm_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( arm_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( arm_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( arm_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( arm_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( arm_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( arm_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( arm_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( arm_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( arm_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( arm_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( arm_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( arm_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( arm_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( arm_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( arm_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( arm_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( arm_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_arm_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_arm_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_arm_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_arm_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_arm_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_arm_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_arm_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_arm_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_arm_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_arm_axi_m0_I clockGaters_arm_axi_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d459 )
	,	.Sys_Pwr_WakeUp( u_bdba )
	,	.SysOut_Clk( clockGaters_arm_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_arm_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_arm_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_arm_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_arm_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_arm_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_arm_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_arm_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_arm_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch5_main_Sys clockGaters_Switch5_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c415 )
	,	.Sys_Pwr_WakeUp( u_7dfe )
	,	.SysOut_Clk( clockGaters_Switch5_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch5_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch5_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch5_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch5_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch5_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch5_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch5_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch5_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch4_main_Sys clockGaters_Switch4_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9a0 )
	,	.Sys_Pwr_WakeUp( u_beff )
	,	.SysOut_Clk( clockGaters_Switch4_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch4_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch4_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch4_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch4_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch4_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch4_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch4_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch4_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch13_main_Sys clockGaters_Switch13_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2835 )
	,	.Sys_Pwr_WakeUp( u_79de )
	,	.SysOut_Clk( clockGaters_Switch13_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch13_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch13_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch13_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch13_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch13_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch13_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch13_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch13_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_fpga_axi_m0 clockGaters_fpga_axi_m0(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8e7e )
	,	.Sys_Pwr_WakeUp( u_ec95 )
	,	.SysOut_Clk( clockGaters_fpga_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_fpga_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_fpga_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_fpga_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_fpga_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_fpga_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_fpga_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_fpga_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_fpga_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_fpga_axi_m0_main fpga_axi_m0_main(
		.Axi_ar_addr( fpga_axi_m0_ar_addr )
	,	.Axi_ar_burst( fpga_axi_m0_ar_burst )
	,	.Axi_ar_cache( fpga_axi_m0_ar_cache )
	,	.Axi_ar_id( fpga_axi_m0_ar_id )
	,	.Axi_ar_len( fpga_axi_m0_ar_len )
	,	.Axi_ar_lock( fpga_axi_m0_ar_lock )
	,	.Axi_ar_prot( fpga_axi_m0_ar_prot )
	,	.Axi_ar_ready( fpga_axi_m0_ar_ready )
	,	.Axi_ar_size( fpga_axi_m0_ar_size )
	,	.Axi_ar_valid( fpga_axi_m0_ar_valid )
	,	.Axi_aw_addr( fpga_axi_m0_aw_addr )
	,	.Axi_aw_burst( fpga_axi_m0_aw_burst )
	,	.Axi_aw_cache( fpga_axi_m0_aw_cache )
	,	.Axi_aw_id( fpga_axi_m0_aw_id )
	,	.Axi_aw_len( fpga_axi_m0_aw_len )
	,	.Axi_aw_lock( fpga_axi_m0_aw_lock )
	,	.Axi_aw_prot( fpga_axi_m0_aw_prot )
	,	.Axi_aw_ready( fpga_axi_m0_aw_ready )
	,	.Axi_aw_size( fpga_axi_m0_aw_size )
	,	.Axi_aw_valid( fpga_axi_m0_aw_valid )
	,	.Axi_b_id( fpga_axi_m0_b_id )
	,	.Axi_b_ready( fpga_axi_m0_b_ready )
	,	.Axi_b_resp( fpga_axi_m0_b_resp )
	,	.Axi_b_valid( fpga_axi_m0_b_valid )
	,	.Axi_r_data( fpga_axi_m0_r_data )
	,	.Axi_r_id( fpga_axi_m0_r_id )
	,	.Axi_r_last( fpga_axi_m0_r_last )
	,	.Axi_r_ready( fpga_axi_m0_r_ready )
	,	.Axi_r_resp( fpga_axi_m0_r_resp )
	,	.Axi_r_valid( fpga_axi_m0_r_valid )
	,	.Axi_w_data( fpga_axi_m0_w_data )
	,	.Axi_w_last( fpga_axi_m0_w_last )
	,	.Axi_w_ready( fpga_axi_m0_w_ready )
	,	.Axi_w_strb( fpga_axi_m0_w_strb )
	,	.Axi_w_valid( fpga_axi_m0_w_valid )
	,	.Gen_Req_Addr( fpga_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( fpga_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( fpga_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( fpga_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( fpga_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( fpga_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( fpga_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( fpga_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( fpga_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( fpga_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( fpga_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( fpga_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( fpga_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( fpga_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( fpga_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( fpga_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( fpga_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( fpga_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( fpga_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( fpga_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( fpga_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( fpga_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_fpga_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_fpga_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_fpga_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_fpga_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_fpga_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_fpga_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_fpga_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_fpga_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_fpga_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_fpga_axi_m0_I clockGaters_fpga_axi_m0_I(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e080 )
	,	.Sys_Pwr_WakeUp( u_df1f )
	,	.SysOut_Clk( clockGaters_fpga_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_fpga_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_fpga_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_fpga_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_fpga_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_fpga_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_fpga_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_fpga_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_fpga_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch1Resp003_main_Sys clockGaters_Switch1Resp003_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3ced )
	,	.Sys_Pwr_WakeUp( u_b126 )
	,	.SysOut_Clk( clockGaters_Switch1Resp003_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch1Resp003_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch1Resp003_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s1 clockGaters_ddr_axi_s1(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_994e )
	,	.Sys_Pwr_WakeUp( u_11c5 )
	,	.SysOut_Clk( clockGaters_ddr_axi_s1_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s1_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s1_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s1_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s1_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s1_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s1_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s1_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s1_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axi_s1_main ddr_axi_s1_main(
		.Axi_ar_addr( ddr_axi_s1_ar_addr )
	,	.Axi_ar_burst( ddr_axi_s1_ar_burst )
	,	.Axi_ar_cache( ddr_axi_s1_ar_cache )
	,	.Axi_ar_id( ddr_axi_s1_ar_id )
	,	.Axi_ar_len( ddr_axi_s1_ar_len )
	,	.Axi_ar_lock( ddr_axi_s1_ar_lock )
	,	.Axi_ar_prot( ddr_axi_s1_ar_prot )
	,	.Axi_ar_ready( ddr_axi_s1_ar_ready )
	,	.Axi_ar_size( ddr_axi_s1_ar_size )
	,	.Axi_ar_valid( ddr_axi_s1_ar_valid )
	,	.Axi_aw_addr( ddr_axi_s1_aw_addr )
	,	.Axi_aw_burst( ddr_axi_s1_aw_burst )
	,	.Axi_aw_cache( ddr_axi_s1_aw_cache )
	,	.Axi_aw_id( ddr_axi_s1_aw_id )
	,	.Axi_aw_len( ddr_axi_s1_aw_len )
	,	.Axi_aw_lock( ddr_axi_s1_aw_lock )
	,	.Axi_aw_prot( ddr_axi_s1_aw_prot )
	,	.Axi_aw_ready( ddr_axi_s1_aw_ready )
	,	.Axi_aw_size( ddr_axi_s1_aw_size )
	,	.Axi_aw_valid( ddr_axi_s1_aw_valid )
	,	.Axi_b_id( ddr_axi_s1_b_id )
	,	.Axi_b_ready( ddr_axi_s1_b_ready )
	,	.Axi_b_resp( ddr_axi_s1_b_resp )
	,	.Axi_b_valid( ddr_axi_s1_b_valid )
	,	.Axi_r_data( ddr_axi_s1_r_data )
	,	.Axi_r_id( ddr_axi_s1_r_id )
	,	.Axi_r_last( ddr_axi_s1_r_last )
	,	.Axi_r_ready( ddr_axi_s1_r_ready )
	,	.Axi_r_resp( ddr_axi_s1_r_resp )
	,	.Axi_r_valid( ddr_axi_s1_r_valid )
	,	.Axi_w_data( ddr_axi_s1_w_data )
	,	.Axi_w_last( ddr_axi_s1_w_last )
	,	.Axi_w_ready( ddr_axi_s1_w_ready )
	,	.Axi_w_strb( ddr_axi_s1_w_strb )
	,	.Axi_w_valid( ddr_axi_s1_w_valid )
	,	.Gen_Req_Addr( ddr_axi_s1_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s1_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s1_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s1_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s1_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s1_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s1_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s1_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s1_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s1_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s1_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s1_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s1_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s1_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s1_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s1_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s1_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s1_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s1_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s1_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s1_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s1_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_ddr_axi_s1_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s1_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s1_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s1_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s1_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s1_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s1_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s1_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s1_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s1_T clockGaters_ddr_axi_s1_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d0b7 )
	,	.Sys_Pwr_WakeUp( u_1be8 )
	,	.SysOut_Clk( clockGaters_ddr_axi_s1_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s1_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s1_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s1_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s1_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s1_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s1_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s1_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s1_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Link_main_Sys clockGaters_Link_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4e71 )
	,	.Sys_Pwr_WakeUp( u_d3a2 )
	,	.SysOut_Clk( clockGaters_Link_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Link_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Link_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Link_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Link_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Link_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Link_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Link_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Link_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Link_main Link_main(
		.Sys_Clk( clockGaters_Link_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Link_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Link_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Link_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Link_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Link_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Link_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Link_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Link_main_Sys_netTree_Pwr_WakeUp )
	,	.from_fpga_axi_m0_I_Data( dp_fpga_axi_m0_I_to_Link_Data )
	,	.from_fpga_axi_m0_I_Head( dp_fpga_axi_m0_I_to_Link_Head )
	,	.from_fpga_axi_m0_I_Rdy( dp_fpga_axi_m0_I_to_Link_Rdy )
	,	.from_fpga_axi_m0_I_Tail( dp_fpga_axi_m0_I_to_Link_Tail )
	,	.from_fpga_axi_m0_I_Vld( dp_fpga_axi_m0_I_to_Link_Vld )
	,	.to_ddr_axi_s1_T_Data( dp_Link_to_ddr_axi_s1_T_Data )
	,	.to_ddr_axi_s1_T_RdCnt( dp_Link_to_ddr_axi_s1_T_RdCnt )
	,	.to_ddr_axi_s1_T_RdPtr( dp_Link_to_ddr_axi_s1_T_RdPtr )
	,	.to_ddr_axi_s1_T_RxCtl_PwrOnRst( dp_Link_to_ddr_axi_s1_T_RxCtl_PwrOnRst )
	,	.to_ddr_axi_s1_T_RxCtl_PwrOnRstAck( dp_Link_to_ddr_axi_s1_T_RxCtl_PwrOnRstAck )
	,	.to_ddr_axi_s1_T_TxCtl_PwrOnRst( dp_Link_to_ddr_axi_s1_T_TxCtl_PwrOnRst )
	,	.to_ddr_axi_s1_T_TxCtl_PwrOnRstAck( dp_Link_to_ddr_axi_s1_T_TxCtl_PwrOnRstAck )
	,	.to_ddr_axi_s1_T_WrCnt( dp_Link_to_ddr_axi_s1_T_WrCnt )
	);
	rsnoc_clockGaters_Switch22_main_Sys clockGaters_Switch22_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7709 )
	,	.Sys_Pwr_WakeUp( u_f40a )
	,	.SysOut_Clk( clockGaters_Switch22_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch22_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch22_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch22_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch22_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch22_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch22_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch22_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch22_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s0 clockGaters_ddr_axi_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_14b1 )
	,	.Sys_Pwr_WakeUp( u_9662 )
	,	.SysOut_Clk( clockGaters_ddr_axi_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axi_s0_main ddr_axi_s0_main(
		.Axi_ar_addr( ddr_axi_s0_ar_addr )
	,	.Axi_ar_burst( ddr_axi_s0_ar_burst )
	,	.Axi_ar_cache( ddr_axi_s0_ar_cache )
	,	.Axi_ar_id( ddr_axi_s0_ar_id )
	,	.Axi_ar_len( ddr_axi_s0_ar_len )
	,	.Axi_ar_lock( ddr_axi_s0_ar_lock )
	,	.Axi_ar_prot( ddr_axi_s0_ar_prot )
	,	.Axi_ar_ready( ddr_axi_s0_ar_ready )
	,	.Axi_ar_size( ddr_axi_s0_ar_size )
	,	.Axi_ar_valid( ddr_axi_s0_ar_valid )
	,	.Axi_aw_addr( ddr_axi_s0_aw_addr )
	,	.Axi_aw_burst( ddr_axi_s0_aw_burst )
	,	.Axi_aw_cache( ddr_axi_s0_aw_cache )
	,	.Axi_aw_id( ddr_axi_s0_aw_id )
	,	.Axi_aw_len( ddr_axi_s0_aw_len )
	,	.Axi_aw_lock( ddr_axi_s0_aw_lock )
	,	.Axi_aw_prot( ddr_axi_s0_aw_prot )
	,	.Axi_aw_ready( ddr_axi_s0_aw_ready )
	,	.Axi_aw_size( ddr_axi_s0_aw_size )
	,	.Axi_aw_valid( ddr_axi_s0_aw_valid )
	,	.Axi_b_id( ddr_axi_s0_b_id )
	,	.Axi_b_ready( ddr_axi_s0_b_ready )
	,	.Axi_b_resp( ddr_axi_s0_b_resp )
	,	.Axi_b_valid( ddr_axi_s0_b_valid )
	,	.Axi_r_data( ddr_axi_s0_r_data )
	,	.Axi_r_id( ddr_axi_s0_r_id )
	,	.Axi_r_last( ddr_axi_s0_r_last )
	,	.Axi_r_ready( ddr_axi_s0_r_ready )
	,	.Axi_r_resp( ddr_axi_s0_r_resp )
	,	.Axi_r_valid( ddr_axi_s0_r_valid )
	,	.Axi_w_data( ddr_axi_s0_w_data )
	,	.Axi_w_last( ddr_axi_s0_w_last )
	,	.Axi_w_ready( ddr_axi_s0_w_ready )
	,	.Axi_w_strb( ddr_axi_s0_w_strb )
	,	.Axi_w_valid( ddr_axi_s0_w_valid )
	,	.Gen_Req_Addr( ddr_axi_s0_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s0_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s0_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s0_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s0_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s0_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s0_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s0_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s0_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s0_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s0_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s0_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_ddr_axi_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s0_T clockGaters_ddr_axi_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7aec )
	,	.Sys_Pwr_WakeUp( u_40b3 )
	,	.SysOut_Clk( clockGaters_ddr_axi_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axi_s0_T_main ddr_axi_s0_T_main(
		.Gen_Req_Addr( ddr_axi_s0_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s0_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s0_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s0_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s0_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s0_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s0_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s0_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s0_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s0_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s0_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s0_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_ddr_axi_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch4_Data( dp_Switch4_to_ddr_axi_s0_T_Data )
	,	.from_Switch4_Head( dp_Switch4_to_ddr_axi_s0_T_Head )
	,	.from_Switch4_Rdy( dp_Switch4_to_ddr_axi_s0_T_Rdy )
	,	.from_Switch4_Tail( dp_Switch4_to_ddr_axi_s0_T_Tail )
	,	.from_Switch4_Vld( dp_Switch4_to_ddr_axi_s0_T_Vld )
	,	.to_Switch22_En( obs_ddr_axi_s0_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_ddr_axi_s0_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_ddr_axi_s0_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_ddr_axi_s0_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_ddr_axi_s0_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_ddr_axi_s0_T_to_Switch22_Trp_Vld )
	,	.to_Switch4Resp001_Data( dp_ddr_axi_s0_T_to_Switch4Resp001_Data )
	,	.to_Switch4Resp001_Head( dp_ddr_axi_s0_T_to_Switch4Resp001_Head )
	,	.to_Switch4Resp001_Rdy( dp_ddr_axi_s0_T_to_Switch4Resp001_Rdy )
	,	.to_Switch4Resp001_Tail( dp_ddr_axi_s0_T_to_Switch4Resp001_Tail )
	,	.to_Switch4Resp001_Vld( dp_ddr_axi_s0_T_to_Switch4Resp001_Vld )
	);
	rsnoc_clockGaters_ddr_axi_s2 clockGaters_ddr_axi_s2(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b77 )
	,	.Sys_Pwr_WakeUp( u_8d28 )
	,	.SysOut_Clk( clockGaters_ddr_axi_s2_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s2_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s2_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s2_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s2_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s2_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s2_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s2_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s2_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axi_s2_main ddr_axi_s2_main(
		.Axi_ar_addr( ddr_axi_s2_ar_addr )
	,	.Axi_ar_burst( ddr_axi_s2_ar_burst )
	,	.Axi_ar_cache( ddr_axi_s2_ar_cache )
	,	.Axi_ar_id( ddr_axi_s2_ar_id )
	,	.Axi_ar_len( ddr_axi_s2_ar_len )
	,	.Axi_ar_lock( ddr_axi_s2_ar_lock )
	,	.Axi_ar_prot( ddr_axi_s2_ar_prot )
	,	.Axi_ar_ready( ddr_axi_s2_ar_ready )
	,	.Axi_ar_size( ddr_axi_s2_ar_size )
	,	.Axi_ar_valid( ddr_axi_s2_ar_valid )
	,	.Axi_aw_addr( ddr_axi_s2_aw_addr )
	,	.Axi_aw_burst( ddr_axi_s2_aw_burst )
	,	.Axi_aw_cache( ddr_axi_s2_aw_cache )
	,	.Axi_aw_id( ddr_axi_s2_aw_id )
	,	.Axi_aw_len( ddr_axi_s2_aw_len )
	,	.Axi_aw_lock( ddr_axi_s2_aw_lock )
	,	.Axi_aw_prot( ddr_axi_s2_aw_prot )
	,	.Axi_aw_ready( ddr_axi_s2_aw_ready )
	,	.Axi_aw_size( ddr_axi_s2_aw_size )
	,	.Axi_aw_valid( ddr_axi_s2_aw_valid )
	,	.Axi_b_id( ddr_axi_s2_b_id )
	,	.Axi_b_ready( ddr_axi_s2_b_ready )
	,	.Axi_b_resp( ddr_axi_s2_b_resp )
	,	.Axi_b_valid( ddr_axi_s2_b_valid )
	,	.Axi_r_data( ddr_axi_s2_r_data )
	,	.Axi_r_id( ddr_axi_s2_r_id )
	,	.Axi_r_last( ddr_axi_s2_r_last )
	,	.Axi_r_ready( ddr_axi_s2_r_ready )
	,	.Axi_r_resp( ddr_axi_s2_r_resp )
	,	.Axi_r_valid( ddr_axi_s2_r_valid )
	,	.Axi_w_data( ddr_axi_s2_w_data )
	,	.Axi_w_last( ddr_axi_s2_w_last )
	,	.Axi_w_ready( ddr_axi_s2_w_ready )
	,	.Axi_w_strb( ddr_axi_s2_w_strb )
	,	.Axi_w_valid( ddr_axi_s2_w_valid )
	,	.Gen_Req_Addr( ddr_axi_s2_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s2_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s2_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s2_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s2_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s2_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s2_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s2_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s2_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s2_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s2_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s2_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s2_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s2_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s2_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s2_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s2_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s2_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s2_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s2_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s2_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s2_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_ddr_axi_s2_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s2_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s2_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s2_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s2_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s2_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s2_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s2_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s2_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s2_T clockGaters_ddr_axi_s2_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ca3a )
	,	.Sys_Pwr_WakeUp( u_e0d9 )
	,	.SysOut_Clk( clockGaters_ddr_axi_s2_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s2_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s2_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s2_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s2_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s2_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s2_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s2_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s2_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch1Resp002_main_Sys clockGaters_Switch1Resp002_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_5128 )
	,	.Sys_Pwr_WakeUp( u_b777 )
	,	.SysOut_Clk( clockGaters_Switch1Resp002_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch1Resp002_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch1Resp002_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch20Resp_main_Sys clockGaters_Switch20Resp_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ea09 )
	,	.Sys_Pwr_WakeUp( u_a10a )
	,	.SysOut_Clk( clockGaters_Switch20Resp_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch20Resp_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch20Resp_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch20Resp_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch20Resp_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch20Resp_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch20Resp_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch20Resp_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch20Resp_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s3 clockGaters_sram_axi_s3(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_77c2 )
	,	.Sys_Pwr_WakeUp( u_e351 )
	,	.SysOut_Clk( clockGaters_sram_axi_s3_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s3_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s3_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s3_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s3_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s3_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s3_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s3_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s3_netTree_Pwr_WakeUp )
	);
	rsnoc_sram_axi_s3_main sram_axi_s3_main(
		.Axi_ar_addr( sram_axi_s3_ar_addr )
	,	.Axi_ar_burst( sram_axi_s3_ar_burst )
	,	.Axi_ar_cache( sram_axi_s3_ar_cache )
	,	.Axi_ar_id( sram_axi_s3_ar_id )
	,	.Axi_ar_len( sram_axi_s3_ar_len )
	,	.Axi_ar_lock( sram_axi_s3_ar_lock )
	,	.Axi_ar_prot( sram_axi_s3_ar_prot )
	,	.Axi_ar_ready( sram_axi_s3_ar_ready )
	,	.Axi_ar_size( sram_axi_s3_ar_size )
	,	.Axi_ar_valid( sram_axi_s3_ar_valid )
	,	.Axi_aw_addr( sram_axi_s3_aw_addr )
	,	.Axi_aw_burst( sram_axi_s3_aw_burst )
	,	.Axi_aw_cache( sram_axi_s3_aw_cache )
	,	.Axi_aw_id( sram_axi_s3_aw_id )
	,	.Axi_aw_len( sram_axi_s3_aw_len )
	,	.Axi_aw_lock( sram_axi_s3_aw_lock )
	,	.Axi_aw_prot( sram_axi_s3_aw_prot )
	,	.Axi_aw_ready( sram_axi_s3_aw_ready )
	,	.Axi_aw_size( sram_axi_s3_aw_size )
	,	.Axi_aw_valid( sram_axi_s3_aw_valid )
	,	.Axi_b_id( sram_axi_s3_b_id )
	,	.Axi_b_ready( sram_axi_s3_b_ready )
	,	.Axi_b_resp( sram_axi_s3_b_resp )
	,	.Axi_b_valid( sram_axi_s3_b_valid )
	,	.Axi_r_data( sram_axi_s3_r_data )
	,	.Axi_r_id( sram_axi_s3_r_id )
	,	.Axi_r_last( sram_axi_s3_r_last )
	,	.Axi_r_ready( sram_axi_s3_r_ready )
	,	.Axi_r_resp( sram_axi_s3_r_resp )
	,	.Axi_r_valid( sram_axi_s3_r_valid )
	,	.Axi_w_data( sram_axi_s3_w_data )
	,	.Axi_w_last( sram_axi_s3_w_last )
	,	.Axi_w_ready( sram_axi_s3_w_ready )
	,	.Axi_w_strb( sram_axi_s3_w_strb )
	,	.Axi_w_valid( sram_axi_s3_w_valid )
	,	.Gen_Req_Addr( sram_axi_s3_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s3_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s3_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s3_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s3_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s3_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s3_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s3_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s3_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s3_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s3_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s3_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s3_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s3_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s3_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s3_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s3_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s3_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s3_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s3_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s3_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s3_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_sram_axi_s3_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s3_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s3_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s3_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s3_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s3_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s3_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s3_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s3_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s3_T clockGaters_sram_axi_s3_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8c3b )
	,	.Sys_Pwr_WakeUp( u_8f64 )
	,	.SysOut_Clk( clockGaters_sram_axi_s3_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s3_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s3_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s3_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s3_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s3_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s3_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s3_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s3_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch20_main_Sys clockGaters_Switch20_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_4947 )
	,	.Sys_Pwr_WakeUp( u_4f58 )
	,	.SysOut_Clk( clockGaters_Switch20_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch20_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch20_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch20_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch20_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch20_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch20_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch20_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch20_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch20_main Switch20_main(
		.Sys_Clk( clockGaters_Switch20_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch20_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch20_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch20_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch20_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch20_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch20_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch20_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch20_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch1_En( dp_Switch1_to_Switch20_En )
	,	.from_Switch1_Trp_Data( dp_Switch1_to_Switch20_Trp_Data )
	,	.from_Switch1_Trp_Head( dp_Switch1_to_Switch20_Trp_Head )
	,	.from_Switch1_Trp_Rdy( dp_Switch1_to_Switch20_Trp_Rdy )
	,	.from_Switch1_Trp_Tail( dp_Switch1_to_Switch20_Trp_Tail )
	,	.from_Switch1_Trp_Vld( dp_Switch1_to_Switch20_Trp_Vld )
	,	.from_Switch2_Data( dp_Switch2_to_Switch20_Data )
	,	.from_Switch2_RdCnt( dp_Switch2_to_Switch20_RdCnt )
	,	.from_Switch2_RdPtr( dp_Switch2_to_Switch20_RdPtr )
	,	.from_Switch2_RxCtl_PwrOnRst( dp_Switch2_to_Switch20_RxCtl_PwrOnRst )
	,	.from_Switch2_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch20_RxCtl_PwrOnRstAck )
	,	.from_Switch2_TxCtl_PwrOnRst( dp_Switch2_to_Switch20_TxCtl_PwrOnRst )
	,	.from_Switch2_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch20_TxCtl_PwrOnRstAck )
	,	.from_Switch2_WrCnt( dp_Switch2_to_Switch20_WrCnt )
	,	.from_Switch4_Data( dp_Switch4_to_Switch20_Data )
	,	.from_Switch4_Head( dp_Switch4_to_Switch20_Head )
	,	.from_Switch4_Rdy( dp_Switch4_to_Switch20_Rdy )
	,	.from_Switch4_Tail( dp_Switch4_to_Switch20_Tail )
	,	.from_Switch4_Vld( dp_Switch4_to_Switch20_Vld )
	,	.from_Switch6_En( dp_Switch6_to_Switch20_En )
	,	.from_Switch6_Trp_Data( dp_Switch6_to_Switch20_Trp_Data )
	,	.from_Switch6_Trp_Head( dp_Switch6_to_Switch20_Trp_Head )
	,	.from_Switch6_Trp_Rdy( dp_Switch6_to_Switch20_Trp_Rdy )
	,	.from_Switch6_Trp_Tail( dp_Switch6_to_Switch20_Trp_Tail )
	,	.from_Switch6_Trp_Vld( dp_Switch6_to_Switch20_Trp_Vld )
	,	.to_sram_axi_s3_T_Data( dp_Switch20_to_sram_axi_s3_T_Data )
	,	.to_sram_axi_s3_T_Head( dp_Switch20_to_sram_axi_s3_T_Head )
	,	.to_sram_axi_s3_T_Rdy( dp_Switch20_to_sram_axi_s3_T_Rdy )
	,	.to_sram_axi_s3_T_Tail( dp_Switch20_to_sram_axi_s3_T_Tail )
	,	.to_sram_axi_s3_T_Vld( dp_Switch20_to_sram_axi_s3_T_Vld )
	);
	rsnoc_sram_axi_s3_T_main sram_axi_s3_T_main(
		.Gen_Req_Addr( sram_axi_s3_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s3_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s3_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s3_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s3_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s3_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s3_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s3_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s3_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s3_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s3_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s3_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s3_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s3_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s3_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s3_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s3_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s3_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s3_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s3_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s3_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s3_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_sram_axi_s3_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s3_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s3_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s3_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s3_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s3_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s3_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s3_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s3_T_netTree_Pwr_WakeUp )
	,	.from_Switch20_Data( dp_Switch20_to_sram_axi_s3_T_Data )
	,	.from_Switch20_Head( dp_Switch20_to_sram_axi_s3_T_Head )
	,	.from_Switch20_Rdy( dp_Switch20_to_sram_axi_s3_T_Rdy )
	,	.from_Switch20_Tail( dp_Switch20_to_sram_axi_s3_T_Tail )
	,	.from_Switch20_Vld( dp_Switch20_to_sram_axi_s3_T_Vld )
	,	.to_Switch20Resp_Data( dp_sram_axi_s3_T_to_Switch20Resp_Data )
	,	.to_Switch20Resp_Head( dp_sram_axi_s3_T_to_Switch20Resp_Head )
	,	.to_Switch20Resp_Rdy( dp_sram_axi_s3_T_to_Switch20Resp_Rdy )
	,	.to_Switch20Resp_Tail( dp_sram_axi_s3_T_to_Switch20Resp_Tail )
	,	.to_Switch20Resp_Vld( dp_sram_axi_s3_T_to_Switch20Resp_Vld )
	,	.to_Switch22_En( obs_sram_axi_s3_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_sram_axi_s3_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_sram_axi_s3_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_sram_axi_s3_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_sram_axi_s3_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_sram_axi_s3_T_to_Switch22_Trp_Vld )
	);
	rsnoc_clockGaters_Switch2Resp001_main_Sys clockGaters_Switch2Resp001_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_ea86 )
	,	.Sys_Pwr_WakeUp( u_d78d )
	,	.SysOut_Clk( clockGaters_Switch2Resp001_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch2Resp001_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch2Resp001_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch16Resp_main_Sys clockGaters_Switch16Resp_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e076 )
	,	.Sys_Pwr_WakeUp( u_fa9d )
	,	.SysOut_Clk( clockGaters_Switch16Resp_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch16Resp_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch16Resp_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch16Resp_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch16Resp_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch16Resp_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch16Resp_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch16Resp_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch16Resp_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s3 clockGaters_ddr_axi_s3(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9014 )
	,	.Sys_Pwr_WakeUp( u_88b )
	,	.SysOut_Clk( clockGaters_ddr_axi_s3_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s3_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s3_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s3_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s3_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s3_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s3_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s3_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s3_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axi_s3_main ddr_axi_s3_main(
		.Axi_ar_addr( ddr_axi_s3_ar_addr )
	,	.Axi_ar_burst( ddr_axi_s3_ar_burst )
	,	.Axi_ar_cache( ddr_axi_s3_ar_cache )
	,	.Axi_ar_id( ddr_axi_s3_ar_id )
	,	.Axi_ar_len( ddr_axi_s3_ar_len )
	,	.Axi_ar_lock( ddr_axi_s3_ar_lock )
	,	.Axi_ar_prot( ddr_axi_s3_ar_prot )
	,	.Axi_ar_ready( ddr_axi_s3_ar_ready )
	,	.Axi_ar_size( ddr_axi_s3_ar_size )
	,	.Axi_ar_valid( ddr_axi_s3_ar_valid )
	,	.Axi_aw_addr( ddr_axi_s3_aw_addr )
	,	.Axi_aw_burst( ddr_axi_s3_aw_burst )
	,	.Axi_aw_cache( ddr_axi_s3_aw_cache )
	,	.Axi_aw_id( ddr_axi_s3_aw_id )
	,	.Axi_aw_len( ddr_axi_s3_aw_len )
	,	.Axi_aw_lock( ddr_axi_s3_aw_lock )
	,	.Axi_aw_prot( ddr_axi_s3_aw_prot )
	,	.Axi_aw_ready( ddr_axi_s3_aw_ready )
	,	.Axi_aw_size( ddr_axi_s3_aw_size )
	,	.Axi_aw_valid( ddr_axi_s3_aw_valid )
	,	.Axi_b_id( ddr_axi_s3_b_id )
	,	.Axi_b_ready( ddr_axi_s3_b_ready )
	,	.Axi_b_resp( ddr_axi_s3_b_resp )
	,	.Axi_b_valid( ddr_axi_s3_b_valid )
	,	.Axi_r_data( ddr_axi_s3_r_data )
	,	.Axi_r_id( ddr_axi_s3_r_id )
	,	.Axi_r_last( ddr_axi_s3_r_last )
	,	.Axi_r_ready( ddr_axi_s3_r_ready )
	,	.Axi_r_resp( ddr_axi_s3_r_resp )
	,	.Axi_r_valid( ddr_axi_s3_r_valid )
	,	.Axi_w_data( ddr_axi_s3_w_data )
	,	.Axi_w_last( ddr_axi_s3_w_last )
	,	.Axi_w_ready( ddr_axi_s3_w_ready )
	,	.Axi_w_strb( ddr_axi_s3_w_strb )
	,	.Axi_w_valid( ddr_axi_s3_w_valid )
	,	.Gen_Req_Addr( ddr_axi_s3_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s3_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s3_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s3_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s3_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s3_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s3_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s3_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s3_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s3_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s3_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s3_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s3_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s3_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s3_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s3_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s3_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s3_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s3_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s3_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s3_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s3_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_ddr_axi_s3_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s3_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s3_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s3_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s3_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s3_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s3_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s3_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s3_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axi_s3_T clockGaters_ddr_axi_s3_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e605 )
	,	.Sys_Pwr_WakeUp( u_bc0e )
	,	.SysOut_Clk( clockGaters_ddr_axi_s3_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axi_s3_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axi_s3_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axi_s3_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axi_s3_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axi_s3_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axi_s3_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axi_s3_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axi_s3_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch16_main_Sys clockGaters_Switch16_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a500 )
	,	.Sys_Pwr_WakeUp( u_a39f )
	,	.SysOut_Clk( clockGaters_Switch16_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch16_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch16_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch16_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch16_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch16_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch16_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch16_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch16_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch16_main Switch16_main(
		.Sys_Clk( clockGaters_Switch16_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch16_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch16_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch16_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch16_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch16_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch16_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch16_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch16_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch1_En( dp_Switch1_to_Switch16_En )
	,	.from_Switch1_Trp_Data( dp_Switch1_to_Switch16_Trp_Data )
	,	.from_Switch1_Trp_Head( dp_Switch1_to_Switch16_Trp_Head )
	,	.from_Switch1_Trp_Rdy( dp_Switch1_to_Switch16_Trp_Rdy )
	,	.from_Switch1_Trp_Tail( dp_Switch1_to_Switch16_Trp_Tail )
	,	.from_Switch1_Trp_Vld( dp_Switch1_to_Switch16_Trp_Vld )
	,	.from_Switch6_En( dp_Switch6_to_Switch16_En )
	,	.from_Switch6_Trp_Data( dp_Switch6_to_Switch16_Trp_Data )
	,	.from_Switch6_Trp_Head( dp_Switch6_to_Switch16_Trp_Head )
	,	.from_Switch6_Trp_Rdy( dp_Switch6_to_Switch16_Trp_Rdy )
	,	.from_Switch6_Trp_Tail( dp_Switch6_to_Switch16_Trp_Tail )
	,	.from_Switch6_Trp_Vld( dp_Switch6_to_Switch16_Trp_Vld )
	,	.to_ddr_axi_s3_T_Data( dp_Switch16_to_ddr_axi_s3_T_Data )
	,	.to_ddr_axi_s3_T_Head( dp_Switch16_to_ddr_axi_s3_T_Head )
	,	.to_ddr_axi_s3_T_Rdy( dp_Switch16_to_ddr_axi_s3_T_Rdy )
	,	.to_ddr_axi_s3_T_Tail( dp_Switch16_to_ddr_axi_s3_T_Tail )
	,	.to_ddr_axi_s3_T_Vld( dp_Switch16_to_ddr_axi_s3_T_Vld )
	);
	rsnoc_ddr_axi_s3_T_main ddr_axi_s3_T_main(
		.Gen_Req_Addr( ddr_axi_s3_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s3_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s3_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s3_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s3_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s3_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s3_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s3_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s3_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s3_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s3_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s3_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s3_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s3_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s3_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s3_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s3_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s3_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s3_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s3_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s3_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s3_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_ddr_axi_s3_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s3_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s3_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s3_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s3_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s3_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s3_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s3_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s3_T_netTree_Pwr_WakeUp )
	,	.from_Switch16_Data( dp_Switch16_to_ddr_axi_s3_T_Data )
	,	.from_Switch16_Head( dp_Switch16_to_ddr_axi_s3_T_Head )
	,	.from_Switch16_Rdy( dp_Switch16_to_ddr_axi_s3_T_Rdy )
	,	.from_Switch16_Tail( dp_Switch16_to_ddr_axi_s3_T_Tail )
	,	.from_Switch16_Vld( dp_Switch16_to_ddr_axi_s3_T_Vld )
	,	.to_Switch16Resp_Data( dp_ddr_axi_s3_T_to_Switch16Resp_Data )
	,	.to_Switch16Resp_Head( dp_ddr_axi_s3_T_to_Switch16Resp_Head )
	,	.to_Switch16Resp_Rdy( dp_ddr_axi_s3_T_to_Switch16Resp_Rdy )
	,	.to_Switch16Resp_Tail( dp_ddr_axi_s3_T_to_Switch16Resp_Tail )
	,	.to_Switch16Resp_Vld( dp_ddr_axi_s3_T_to_Switch16Resp_Vld )
	,	.to_Switch22_En( obs_ddr_axi_s3_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_ddr_axi_s3_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_ddr_axi_s3_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_ddr_axi_s3_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_ddr_axi_s3_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_ddr_axi_s3_T_to_Switch22_Trp_Vld )
	);
	rsnoc_Switch16Resp_main Switch16Resp_main(
		.Sys_Clk( clockGaters_Switch16Resp_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch16Resp_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch16Resp_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch16Resp_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch16Resp_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch16Resp_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch16Resp_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch16Resp_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch16Resp_main_Sys_netTree_Pwr_WakeUp )
	,	.from_ddr_axi_s3_T_Data( dp_ddr_axi_s3_T_to_Switch16Resp_Data )
	,	.from_ddr_axi_s3_T_Head( dp_ddr_axi_s3_T_to_Switch16Resp_Head )
	,	.from_ddr_axi_s3_T_Rdy( dp_ddr_axi_s3_T_to_Switch16Resp_Rdy )
	,	.from_ddr_axi_s3_T_Tail( dp_ddr_axi_s3_T_to_Switch16Resp_Tail )
	,	.from_ddr_axi_s3_T_Vld( dp_ddr_axi_s3_T_to_Switch16Resp_Vld )
	,	.to_Switch2Resp001_En( dp_Switch16Resp_to_Switch2Resp001_En )
	,	.to_Switch2Resp001_Trp_Data( dp_Switch16Resp_to_Switch2Resp001_Trp_Data )
	,	.to_Switch2Resp001_Trp_Head( dp_Switch16Resp_to_Switch2Resp001_Trp_Head )
	,	.to_Switch2Resp001_Trp_Rdy( dp_Switch16Resp_to_Switch2Resp001_Trp_Rdy )
	,	.to_Switch2Resp001_Trp_Tail( dp_Switch16Resp_to_Switch2Resp001_Trp_Tail )
	,	.to_Switch2Resp001_Trp_Vld( dp_Switch16Resp_to_Switch2Resp001_Trp_Vld )
	,	.to_Switch6Resp001_En( dp_Switch16Resp_to_Switch6Resp001_En )
	,	.to_Switch6Resp001_Trp_Data( dp_Switch16Resp_to_Switch6Resp001_Trp_Data )
	,	.to_Switch6Resp001_Trp_Head( dp_Switch16Resp_to_Switch6Resp001_Trp_Head )
	,	.to_Switch6Resp001_Trp_Rdy( dp_Switch16Resp_to_Switch6Resp001_Trp_Rdy )
	,	.to_Switch6Resp001_Trp_Tail( dp_Switch16Resp_to_Switch6Resp001_Trp_Tail )
	,	.to_Switch6Resp001_Trp_Vld( dp_Switch16Resp_to_Switch6Resp001_Trp_Vld )
	);
	rsnoc_clockGaters_Switch23Resp_main_Sys clockGaters_Switch23Resp_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_38b6 )
	,	.Sys_Pwr_WakeUp( u_b95d )
	,	.SysOut_Clk( clockGaters_Switch23Resp_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch23Resp_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch23Resp_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch23Resp_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch23Resp_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch23Resp_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch23Resp_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch23Resp_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch23Resp_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s0 clockGaters_sram_axi_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e9eb )
	,	.Sys_Pwr_WakeUp( u_5eb4 )
	,	.SysOut_Clk( clockGaters_sram_axi_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_sram_axi_s0_main sram_axi_s0_main(
		.Axi_ar_addr( sram_axi_s0_ar_addr )
	,	.Axi_ar_burst( sram_axi_s0_ar_burst )
	,	.Axi_ar_cache( sram_axi_s0_ar_cache )
	,	.Axi_ar_id( sram_axi_s0_ar_id )
	,	.Axi_ar_len( sram_axi_s0_ar_len )
	,	.Axi_ar_lock( sram_axi_s0_ar_lock )
	,	.Axi_ar_prot( sram_axi_s0_ar_prot )
	,	.Axi_ar_ready( sram_axi_s0_ar_ready )
	,	.Axi_ar_size( sram_axi_s0_ar_size )
	,	.Axi_ar_valid( sram_axi_s0_ar_valid )
	,	.Axi_aw_addr( sram_axi_s0_aw_addr )
	,	.Axi_aw_burst( sram_axi_s0_aw_burst )
	,	.Axi_aw_cache( sram_axi_s0_aw_cache )
	,	.Axi_aw_id( sram_axi_s0_aw_id )
	,	.Axi_aw_len( sram_axi_s0_aw_len )
	,	.Axi_aw_lock( sram_axi_s0_aw_lock )
	,	.Axi_aw_prot( sram_axi_s0_aw_prot )
	,	.Axi_aw_ready( sram_axi_s0_aw_ready )
	,	.Axi_aw_size( sram_axi_s0_aw_size )
	,	.Axi_aw_valid( sram_axi_s0_aw_valid )
	,	.Axi_b_id( sram_axi_s0_b_id )
	,	.Axi_b_ready( sram_axi_s0_b_ready )
	,	.Axi_b_resp( sram_axi_s0_b_resp )
	,	.Axi_b_valid( sram_axi_s0_b_valid )
	,	.Axi_r_data( sram_axi_s0_r_data )
	,	.Axi_r_id( sram_axi_s0_r_id )
	,	.Axi_r_last( sram_axi_s0_r_last )
	,	.Axi_r_ready( sram_axi_s0_r_ready )
	,	.Axi_r_resp( sram_axi_s0_r_resp )
	,	.Axi_r_valid( sram_axi_s0_r_valid )
	,	.Axi_w_data( sram_axi_s0_w_data )
	,	.Axi_w_last( sram_axi_s0_w_last )
	,	.Axi_w_ready( sram_axi_s0_w_ready )
	,	.Axi_w_strb( sram_axi_s0_w_strb )
	,	.Axi_w_valid( sram_axi_s0_w_valid )
	,	.Gen_Req_Addr( sram_axi_s0_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s0_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s0_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s0_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s0_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s0_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s0_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s0_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s0_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s0_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s0_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s0_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_sram_axi_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s0_T clockGaters_sram_axi_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_845e )
	,	.Sys_Pwr_WakeUp( u_1ab5 )
	,	.SysOut_Clk( clockGaters_sram_axi_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch23_main_Sys clockGaters_Switch23_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_cb40 )
	,	.Sys_Pwr_WakeUp( u_415f )
	,	.SysOut_Clk( clockGaters_Switch23_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch23_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch23_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch23_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch23_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch23_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch23_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch23_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch23_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch23_main Switch23_main(
		.Sys_Clk( clockGaters_Switch23_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch23_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch23_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch23_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch23_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch23_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch23_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch23_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch23_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch1_En( dp_Switch1_to_Switch23_En )
	,	.from_Switch1_Trp_Data( dp_Switch1_to_Switch23_Trp_Data )
	,	.from_Switch1_Trp_Head( dp_Switch1_to_Switch23_Trp_Head )
	,	.from_Switch1_Trp_Rdy( dp_Switch1_to_Switch23_Trp_Rdy )
	,	.from_Switch1_Trp_Tail( dp_Switch1_to_Switch23_Trp_Tail )
	,	.from_Switch1_Trp_Vld( dp_Switch1_to_Switch23_Trp_Vld )
	,	.from_Switch2_Data( dp_Switch2_to_Switch23_Data )
	,	.from_Switch2_RdCnt( dp_Switch2_to_Switch23_RdCnt )
	,	.from_Switch2_RdPtr( dp_Switch2_to_Switch23_RdPtr )
	,	.from_Switch2_RxCtl_PwrOnRst( dp_Switch2_to_Switch23_RxCtl_PwrOnRst )
	,	.from_Switch2_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch23_RxCtl_PwrOnRstAck )
	,	.from_Switch2_TxCtl_PwrOnRst( dp_Switch2_to_Switch23_TxCtl_PwrOnRst )
	,	.from_Switch2_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch23_TxCtl_PwrOnRstAck )
	,	.from_Switch2_WrCnt( dp_Switch2_to_Switch23_WrCnt )
	,	.from_Switch4_Data( dp_Switch4_to_Switch23_Data )
	,	.from_Switch4_Head( dp_Switch4_to_Switch23_Head )
	,	.from_Switch4_Rdy( dp_Switch4_to_Switch23_Rdy )
	,	.from_Switch4_Tail( dp_Switch4_to_Switch23_Tail )
	,	.from_Switch4_Vld( dp_Switch4_to_Switch23_Vld )
	,	.from_Switch6_En( dp_Switch6_to_Switch23_En )
	,	.from_Switch6_Trp_Data( dp_Switch6_to_Switch23_Trp_Data )
	,	.from_Switch6_Trp_Head( dp_Switch6_to_Switch23_Trp_Head )
	,	.from_Switch6_Trp_Rdy( dp_Switch6_to_Switch23_Trp_Rdy )
	,	.from_Switch6_Trp_Tail( dp_Switch6_to_Switch23_Trp_Tail )
	,	.from_Switch6_Trp_Vld( dp_Switch6_to_Switch23_Trp_Vld )
	,	.to_sram_axi_s0_T_Data( dp_Switch23_to_sram_axi_s0_T_Data )
	,	.to_sram_axi_s0_T_Head( dp_Switch23_to_sram_axi_s0_T_Head )
	,	.to_sram_axi_s0_T_Rdy( dp_Switch23_to_sram_axi_s0_T_Rdy )
	,	.to_sram_axi_s0_T_Tail( dp_Switch23_to_sram_axi_s0_T_Tail )
	,	.to_sram_axi_s0_T_Vld( dp_Switch23_to_sram_axi_s0_T_Vld )
	);
	rsnoc_sram_axi_s0_T_main sram_axi_s0_T_main(
		.Gen_Req_Addr( sram_axi_s0_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s0_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s0_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s0_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s0_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s0_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s0_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s0_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s0_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s0_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s0_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s0_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_sram_axi_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch23_Data( dp_Switch23_to_sram_axi_s0_T_Data )
	,	.from_Switch23_Head( dp_Switch23_to_sram_axi_s0_T_Head )
	,	.from_Switch23_Rdy( dp_Switch23_to_sram_axi_s0_T_Rdy )
	,	.from_Switch23_Tail( dp_Switch23_to_sram_axi_s0_T_Tail )
	,	.from_Switch23_Vld( dp_Switch23_to_sram_axi_s0_T_Vld )
	,	.to_Switch22_En( obs_sram_axi_s0_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_sram_axi_s0_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_sram_axi_s0_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_sram_axi_s0_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_sram_axi_s0_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_sram_axi_s0_T_to_Switch22_Trp_Vld )
	,	.to_Switch23Resp_Data( dp_sram_axi_s0_T_to_Switch23Resp_Data )
	,	.to_Switch23Resp_Head( dp_sram_axi_s0_T_to_Switch23Resp_Head )
	,	.to_Switch23Resp_Rdy( dp_sram_axi_s0_T_to_Switch23Resp_Rdy )
	,	.to_Switch23Resp_Tail( dp_sram_axi_s0_T_to_Switch23Resp_Tail )
	,	.to_Switch23Resp_Vld( dp_sram_axi_s0_T_to_Switch23Resp_Vld )
	);
	rsnoc_Switch23Resp_main Switch23Resp_main(
		.Sys_Clk( clockGaters_Switch23Resp_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch23Resp_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch23Resp_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch23Resp_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch23Resp_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch23Resp_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch23Resp_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch23Resp_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch23Resp_main_Sys_netTree_Pwr_WakeUp )
	,	.from_sram_axi_s0_T_Data( dp_sram_axi_s0_T_to_Switch23Resp_Data )
	,	.from_sram_axi_s0_T_Head( dp_sram_axi_s0_T_to_Switch23Resp_Head )
	,	.from_sram_axi_s0_T_Rdy( dp_sram_axi_s0_T_to_Switch23Resp_Rdy )
	,	.from_sram_axi_s0_T_Tail( dp_sram_axi_s0_T_to_Switch23Resp_Tail )
	,	.from_sram_axi_s0_T_Vld( dp_sram_axi_s0_T_to_Switch23Resp_Vld )
	,	.to_Switch1Resp002_Data( dp_Switch23Resp_to_Switch1Resp002_Data )
	,	.to_Switch1Resp002_RdCnt( dp_Switch23Resp_to_Switch1Resp002_RdCnt )
	,	.to_Switch1Resp002_RdPtr( dp_Switch23Resp_to_Switch1Resp002_RdPtr )
	,	.to_Switch1Resp002_RxCtl_PwrOnRst( dp_Switch23Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.to_Switch1Resp002_RxCtl_PwrOnRstAck( dp_Switch23Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_TxCtl_PwrOnRst( dp_Switch23Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.to_Switch1Resp002_TxCtl_PwrOnRstAck( dp_Switch23Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_WrCnt( dp_Switch23Resp_to_Switch1Resp002_WrCnt )
	,	.to_Switch2Resp001_En( dp_Switch23Resp_to_Switch2Resp001_En )
	,	.to_Switch2Resp001_Trp_Data( dp_Switch23Resp_to_Switch2Resp001_Trp_Data )
	,	.to_Switch2Resp001_Trp_Head( dp_Switch23Resp_to_Switch2Resp001_Trp_Head )
	,	.to_Switch2Resp001_Trp_Rdy( dp_Switch23Resp_to_Switch2Resp001_Trp_Rdy )
	,	.to_Switch2Resp001_Trp_Tail( dp_Switch23Resp_to_Switch2Resp001_Trp_Tail )
	,	.to_Switch2Resp001_Trp_Vld( dp_Switch23Resp_to_Switch2Resp001_Trp_Vld )
	,	.to_Switch4Resp001_Data( dp_Switch23Resp_to_Switch4Resp001_Data )
	,	.to_Switch4Resp001_Head( dp_Switch23Resp_to_Switch4Resp001_Head )
	,	.to_Switch4Resp001_Rdy( dp_Switch23Resp_to_Switch4Resp001_Rdy )
	,	.to_Switch4Resp001_Tail( dp_Switch23Resp_to_Switch4Resp001_Tail )
	,	.to_Switch4Resp001_Vld( dp_Switch23Resp_to_Switch4Resp001_Vld )
	,	.to_Switch6Resp001_En( dp_Switch23Resp_to_Switch6Resp001_En )
	,	.to_Switch6Resp001_Trp_Data( dp_Switch23Resp_to_Switch6Resp001_Trp_Data )
	,	.to_Switch6Resp001_Trp_Head( dp_Switch23Resp_to_Switch6Resp001_Trp_Head )
	,	.to_Switch6Resp001_Trp_Rdy( dp_Switch23Resp_to_Switch6Resp001_Trp_Rdy )
	,	.to_Switch6Resp001_Trp_Tail( dp_Switch23Resp_to_Switch6Resp001_Trp_Tail )
	,	.to_Switch6Resp001_Trp_Vld( dp_Switch23Resp_to_Switch6Resp001_Trp_Vld )
	);
	rsnoc_clockGaters_usb_axi_m0 clockGaters_usb_axi_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_3707 )
	,	.Sys_Pwr_WakeUp( u_2898 )
	,	.SysOut_Clk( clockGaters_usb_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_usb_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_usb_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_usb_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_usb_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_usb_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_usb_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_usb_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_usb_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_usb_axi_m0_main usb_axi_m0_main(
		.Axi_ar_addr( usb_axi_m0_ar_addr )
	,	.Axi_ar_burst( usb_axi_m0_ar_burst )
	,	.Axi_ar_cache( usb_axi_m0_ar_cache )
	,	.Axi_ar_id( usb_axi_m0_ar_id )
	,	.Axi_ar_len( usb_axi_m0_ar_len )
	,	.Axi_ar_lock( usb_axi_m0_ar_lock )
	,	.Axi_ar_prot( usb_axi_m0_ar_prot )
	,	.Axi_ar_ready( usb_axi_m0_ar_ready )
	,	.Axi_ar_size( usb_axi_m0_ar_size )
	,	.Axi_ar_valid( usb_axi_m0_ar_valid )
	,	.Axi_aw_addr( usb_axi_m0_aw_addr )
	,	.Axi_aw_burst( usb_axi_m0_aw_burst )
	,	.Axi_aw_cache( usb_axi_m0_aw_cache )
	,	.Axi_aw_id( usb_axi_m0_aw_id )
	,	.Axi_aw_len( usb_axi_m0_aw_len )
	,	.Axi_aw_lock( usb_axi_m0_aw_lock )
	,	.Axi_aw_prot( usb_axi_m0_aw_prot )
	,	.Axi_aw_ready( usb_axi_m0_aw_ready )
	,	.Axi_aw_size( usb_axi_m0_aw_size )
	,	.Axi_aw_valid( usb_axi_m0_aw_valid )
	,	.Axi_b_id( usb_axi_m0_b_id )
	,	.Axi_b_ready( usb_axi_m0_b_ready )
	,	.Axi_b_resp( usb_axi_m0_b_resp )
	,	.Axi_b_valid( usb_axi_m0_b_valid )
	,	.Axi_r_data( usb_axi_m0_r_data )
	,	.Axi_r_id( usb_axi_m0_r_id )
	,	.Axi_r_last( usb_axi_m0_r_last )
	,	.Axi_r_ready( usb_axi_m0_r_ready )
	,	.Axi_r_resp( usb_axi_m0_r_resp )
	,	.Axi_r_valid( usb_axi_m0_r_valid )
	,	.Axi_w_data( usb_axi_m0_w_data )
	,	.Axi_w_last( usb_axi_m0_w_last )
	,	.Axi_w_ready( usb_axi_m0_w_ready )
	,	.Axi_w_strb( usb_axi_m0_w_strb )
	,	.Axi_w_valid( usb_axi_m0_w_valid )
	,	.Gen_Req_Addr( usb_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( usb_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( usb_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( usb_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( usb_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( usb_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( usb_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( usb_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( usb_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( usb_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( usb_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( usb_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( usb_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( usb_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( usb_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( usb_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( usb_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( usb_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( usb_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( usb_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( usb_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( usb_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_usb_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_usb_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_usb_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_usb_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_usb_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_usb_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_usb_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_usb_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_usb_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_usb_axi_m0_I clockGaters_usb_axi_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a529 )
	,	.Sys_Pwr_WakeUp( u_e9ea )
	,	.SysOut_Clk( clockGaters_usb_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_usb_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_usb_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_usb_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_usb_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_usb_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_usb_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_usb_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_usb_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_usb_axi_m0_I_main usb_axi_m0_I_main(
		.Gen_Req_Addr( usb_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( usb_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( usb_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( usb_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( usb_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( usb_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( usb_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( usb_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( usb_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( usb_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( usb_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( usb_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( usb_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( usb_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( usb_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( usb_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( usb_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( usb_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( usb_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( usb_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( usb_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( usb_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_usb_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_usb_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_usb_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_usb_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_usb_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_usb_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_usb_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_usb_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_usb_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( usb_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( usb_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( usb_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( usb_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch28_Data( svc_Switch28_to_usb_axi_m0_I_Data )
	,	.from_Switch28_Head( svc_Switch28_to_usb_axi_m0_I_Head )
	,	.from_Switch28_Rdy( svc_Switch28_to_usb_axi_m0_I_Rdy )
	,	.from_Switch28_Tail( svc_Switch28_to_usb_axi_m0_I_Tail )
	,	.from_Switch28_Vld( svc_Switch28_to_usb_axi_m0_I_Vld )
	,	.from_Switch2Resp001_En( dp_Switch2Resp001_to_usb_axi_m0_I_En )
	,	.from_Switch2Resp001_Trp_Data( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Data )
	,	.from_Switch2Resp001_Trp_Head( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Head )
	,	.from_Switch2Resp001_Trp_Rdy( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Rdy )
	,	.from_Switch2Resp001_Trp_Tail( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Tail )
	,	.from_Switch2Resp001_Trp_Vld( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Vld )
	,	.to_Switch1_En( dp_usb_axi_m0_I_to_Switch1_En )
	,	.to_Switch1_Trp_Data( dp_usb_axi_m0_I_to_Switch1_Trp_Data )
	,	.to_Switch1_Trp_Head( dp_usb_axi_m0_I_to_Switch1_Trp_Head )
	,	.to_Switch1_Trp_Rdy( dp_usb_axi_m0_I_to_Switch1_Trp_Rdy )
	,	.to_Switch1_Trp_Tail( dp_usb_axi_m0_I_to_Switch1_Trp_Tail )
	,	.to_Switch1_Trp_Vld( dp_usb_axi_m0_I_to_Switch1_Trp_Vld )
	,	.to_Switch29_Data( svc_usb_axi_m0_I_to_Switch29_Data )
	,	.to_Switch29_Head( svc_usb_axi_m0_I_to_Switch29_Head )
	,	.to_Switch29_Rdy( svc_usb_axi_m0_I_to_Switch29_Rdy )
	,	.to_Switch29_Tail( svc_usb_axi_m0_I_to_Switch29_Tail )
	,	.to_Switch29_Vld( svc_usb_axi_m0_I_to_Switch29_Vld )
	);
	rsnoc_Switch2Resp001_main Switch2Resp001_main(
		.Sys_Clk( clockGaters_Switch2Resp001_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch2Resp001_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch2Resp001_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch2Resp001_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch13Resp_En( dp_Switch13Resp_to_Switch2Resp001_En )
	,	.from_Switch13Resp_Trp_Data( dp_Switch13Resp_to_Switch2Resp001_Trp_Data )
	,	.from_Switch13Resp_Trp_Head( dp_Switch13Resp_to_Switch2Resp001_Trp_Head )
	,	.from_Switch13Resp_Trp_Rdy( dp_Switch13Resp_to_Switch2Resp001_Trp_Rdy )
	,	.from_Switch13Resp_Trp_Tail( dp_Switch13Resp_to_Switch2Resp001_Trp_Tail )
	,	.from_Switch13Resp_Trp_Vld( dp_Switch13Resp_to_Switch2Resp001_Trp_Vld )
	,	.from_Switch14Resp_En( dp_Switch14Resp_to_Switch2Resp001_En )
	,	.from_Switch14Resp_Trp_Data( dp_Switch14Resp_to_Switch2Resp001_Trp_Data )
	,	.from_Switch14Resp_Trp_Head( dp_Switch14Resp_to_Switch2Resp001_Trp_Head )
	,	.from_Switch14Resp_Trp_Rdy( dp_Switch14Resp_to_Switch2Resp001_Trp_Rdy )
	,	.from_Switch14Resp_Trp_Tail( dp_Switch14Resp_to_Switch2Resp001_Trp_Tail )
	,	.from_Switch14Resp_Trp_Vld( dp_Switch14Resp_to_Switch2Resp001_Trp_Vld )
	,	.from_Switch16Resp_En( dp_Switch16Resp_to_Switch2Resp001_En )
	,	.from_Switch16Resp_Trp_Data( dp_Switch16Resp_to_Switch2Resp001_Trp_Data )
	,	.from_Switch16Resp_Trp_Head( dp_Switch16Resp_to_Switch2Resp001_Trp_Head )
	,	.from_Switch16Resp_Trp_Rdy( dp_Switch16Resp_to_Switch2Resp001_Trp_Rdy )
	,	.from_Switch16Resp_Trp_Tail( dp_Switch16Resp_to_Switch2Resp001_Trp_Tail )
	,	.from_Switch16Resp_Trp_Vld( dp_Switch16Resp_to_Switch2Resp001_Trp_Vld )
	,	.from_Switch20Resp_En( dp_Switch20Resp_to_Switch2Resp001_En )
	,	.from_Switch20Resp_Trp_Data( dp_Switch20Resp_to_Switch2Resp001_Trp_Data )
	,	.from_Switch20Resp_Trp_Head( dp_Switch20Resp_to_Switch2Resp001_Trp_Head )
	,	.from_Switch20Resp_Trp_Rdy( dp_Switch20Resp_to_Switch2Resp001_Trp_Rdy )
	,	.from_Switch20Resp_Trp_Tail( dp_Switch20Resp_to_Switch2Resp001_Trp_Tail )
	,	.from_Switch20Resp_Trp_Vld( dp_Switch20Resp_to_Switch2Resp001_Trp_Vld )
	,	.from_Switch23Resp_En( dp_Switch23Resp_to_Switch2Resp001_En )
	,	.from_Switch23Resp_Trp_Data( dp_Switch23Resp_to_Switch2Resp001_Trp_Data )
	,	.from_Switch23Resp_Trp_Head( dp_Switch23Resp_to_Switch2Resp001_Trp_Head )
	,	.from_Switch23Resp_Trp_Rdy( dp_Switch23Resp_to_Switch2Resp001_Trp_Rdy )
	,	.from_Switch23Resp_Trp_Tail( dp_Switch23Resp_to_Switch2Resp001_Trp_Tail )
	,	.from_Switch23Resp_Trp_Vld( dp_Switch23Resp_to_Switch2Resp001_Trp_Vld )
	,	.to_Switch21_En( dp_Switch2Resp001_to_Switch21_En )
	,	.to_Switch21_Trp_Data( dp_Switch2Resp001_to_Switch21_Trp_Data )
	,	.to_Switch21_Trp_Head( dp_Switch2Resp001_to_Switch21_Trp_Head )
	,	.to_Switch21_Trp_Rdy( dp_Switch2Resp001_to_Switch21_Trp_Rdy )
	,	.to_Switch21_Trp_Tail( dp_Switch2Resp001_to_Switch21_Trp_Tail )
	,	.to_Switch21_Trp_Vld( dp_Switch2Resp001_to_Switch21_Trp_Vld )
	,	.to_usb_axi_m0_I_En( dp_Switch2Resp001_to_usb_axi_m0_I_En )
	,	.to_usb_axi_m0_I_Trp_Data( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Data )
	,	.to_usb_axi_m0_I_Trp_Head( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Head )
	,	.to_usb_axi_m0_I_Trp_Rdy( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Rdy )
	,	.to_usb_axi_m0_I_Trp_Tail( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Tail )
	,	.to_usb_axi_m0_I_Trp_Vld( dp_Switch2Resp001_to_usb_axi_m0_I_Trp_Vld )
	);
	rsnoc_Switch20Resp_main Switch20Resp_main(
		.Sys_Clk( clockGaters_Switch20Resp_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch20Resp_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch20Resp_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch20Resp_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch20Resp_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch20Resp_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch20Resp_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch20Resp_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch20Resp_main_Sys_netTree_Pwr_WakeUp )
	,	.from_sram_axi_s3_T_Data( dp_sram_axi_s3_T_to_Switch20Resp_Data )
	,	.from_sram_axi_s3_T_Head( dp_sram_axi_s3_T_to_Switch20Resp_Head )
	,	.from_sram_axi_s3_T_Rdy( dp_sram_axi_s3_T_to_Switch20Resp_Rdy )
	,	.from_sram_axi_s3_T_Tail( dp_sram_axi_s3_T_to_Switch20Resp_Tail )
	,	.from_sram_axi_s3_T_Vld( dp_sram_axi_s3_T_to_Switch20Resp_Vld )
	,	.to_Switch1Resp002_Data( dp_Switch20Resp_to_Switch1Resp002_Data )
	,	.to_Switch1Resp002_RdCnt( dp_Switch20Resp_to_Switch1Resp002_RdCnt )
	,	.to_Switch1Resp002_RdPtr( dp_Switch20Resp_to_Switch1Resp002_RdPtr )
	,	.to_Switch1Resp002_RxCtl_PwrOnRst( dp_Switch20Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.to_Switch1Resp002_RxCtl_PwrOnRstAck( dp_Switch20Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_TxCtl_PwrOnRst( dp_Switch20Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.to_Switch1Resp002_TxCtl_PwrOnRstAck( dp_Switch20Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_WrCnt( dp_Switch20Resp_to_Switch1Resp002_WrCnt )
	,	.to_Switch2Resp001_En( dp_Switch20Resp_to_Switch2Resp001_En )
	,	.to_Switch2Resp001_Trp_Data( dp_Switch20Resp_to_Switch2Resp001_Trp_Data )
	,	.to_Switch2Resp001_Trp_Head( dp_Switch20Resp_to_Switch2Resp001_Trp_Head )
	,	.to_Switch2Resp001_Trp_Rdy( dp_Switch20Resp_to_Switch2Resp001_Trp_Rdy )
	,	.to_Switch2Resp001_Trp_Tail( dp_Switch20Resp_to_Switch2Resp001_Trp_Tail )
	,	.to_Switch2Resp001_Trp_Vld( dp_Switch20Resp_to_Switch2Resp001_Trp_Vld )
	,	.to_Switch4Resp001_Data( dp_Switch20Resp_to_Switch4Resp001_Data )
	,	.to_Switch4Resp001_Head( dp_Switch20Resp_to_Switch4Resp001_Head )
	,	.to_Switch4Resp001_Rdy( dp_Switch20Resp_to_Switch4Resp001_Rdy )
	,	.to_Switch4Resp001_Tail( dp_Switch20Resp_to_Switch4Resp001_Tail )
	,	.to_Switch4Resp001_Vld( dp_Switch20Resp_to_Switch4Resp001_Vld )
	,	.to_Switch6Resp001_En( dp_Switch20Resp_to_Switch6Resp001_En )
	,	.to_Switch6Resp001_Trp_Data( dp_Switch20Resp_to_Switch6Resp001_Trp_Data )
	,	.to_Switch6Resp001_Trp_Head( dp_Switch20Resp_to_Switch6Resp001_Trp_Head )
	,	.to_Switch6Resp001_Trp_Rdy( dp_Switch20Resp_to_Switch6Resp001_Trp_Rdy )
	,	.to_Switch6Resp001_Trp_Tail( dp_Switch20Resp_to_Switch6Resp001_Trp_Tail )
	,	.to_Switch6Resp001_Trp_Vld( dp_Switch20Resp_to_Switch6Resp001_Trp_Vld )
	);
	rsnoc_clockGaters_Switch26_main_Sys clockGaters_Switch26_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2675 )
	,	.Sys_Pwr_WakeUp( u_79e )
	,	.SysOut_Clk( clockGaters_Switch26_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch26_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch26_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch26_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch26_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch26_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch26_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch26_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch26_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_GBE_Probe_main_Sys clockGaters_GBE_Probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d215 )
	,	.Sys_Pwr_WakeUp( u_8bfe )
	,	.SysOut_Clk( clockGaters_GBE_Probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_GBE_Probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_GBE_Probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_GBE_Probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_GBE_Probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_GBE_Probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_GBE_Probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_GBE_Probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_GBE_Probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_gbe_axi_m0 clockGaters_gbe_axi_m0(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_74b1 )
	,	.Sys_Pwr_WakeUp( u_f662 )
	,	.SysOut_Clk( clockGaters_gbe_axi_m0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_gbe_axi_m0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_gbe_axi_m0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_gbe_axi_m0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_gbe_axi_m0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_gbe_axi_m0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_gbe_axi_m0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_gbe_axi_m0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_gbe_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_gbe_axi_m0_main gbe_axi_m0_main(
		.Axi_ar_addr( gbe_axi_m0_ar_addr )
	,	.Axi_ar_burst( gbe_axi_m0_ar_burst )
	,	.Axi_ar_cache( gbe_axi_m0_ar_cache )
	,	.Axi_ar_id( gbe_axi_m0_ar_id )
	,	.Axi_ar_len( gbe_axi_m0_ar_len )
	,	.Axi_ar_lock( gbe_axi_m0_ar_lock )
	,	.Axi_ar_prot( gbe_axi_m0_ar_prot )
	,	.Axi_ar_ready( gbe_axi_m0_ar_ready )
	,	.Axi_ar_size( gbe_axi_m0_ar_size )
	,	.Axi_ar_valid( gbe_axi_m0_ar_valid )
	,	.Axi_aw_addr( gbe_axi_m0_aw_addr )
	,	.Axi_aw_burst( gbe_axi_m0_aw_burst )
	,	.Axi_aw_cache( gbe_axi_m0_aw_cache )
	,	.Axi_aw_id( gbe_axi_m0_aw_id )
	,	.Axi_aw_len( gbe_axi_m0_aw_len )
	,	.Axi_aw_lock( gbe_axi_m0_aw_lock )
	,	.Axi_aw_prot( gbe_axi_m0_aw_prot )
	,	.Axi_aw_ready( gbe_axi_m0_aw_ready )
	,	.Axi_aw_size( gbe_axi_m0_aw_size )
	,	.Axi_aw_valid( gbe_axi_m0_aw_valid )
	,	.Axi_b_id( gbe_axi_m0_b_id )
	,	.Axi_b_ready( gbe_axi_m0_b_ready )
	,	.Axi_b_resp( gbe_axi_m0_b_resp )
	,	.Axi_b_valid( gbe_axi_m0_b_valid )
	,	.Axi_r_data( gbe_axi_m0_r_data )
	,	.Axi_r_id( gbe_axi_m0_r_id )
	,	.Axi_r_last( gbe_axi_m0_r_last )
	,	.Axi_r_ready( gbe_axi_m0_r_ready )
	,	.Axi_r_resp( gbe_axi_m0_r_resp )
	,	.Axi_r_valid( gbe_axi_m0_r_valid )
	,	.Axi_w_data( gbe_axi_m0_w_data )
	,	.Axi_w_last( gbe_axi_m0_w_last )
	,	.Axi_w_ready( gbe_axi_m0_w_ready )
	,	.Axi_w_strb( gbe_axi_m0_w_strb )
	,	.Axi_w_valid( gbe_axi_m0_w_valid )
	,	.Gen_Req_Addr( gbe_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( gbe_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( gbe_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( gbe_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( gbe_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( gbe_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( gbe_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( gbe_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( gbe_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( gbe_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( gbe_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( gbe_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( gbe_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( gbe_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( gbe_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( gbe_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( gbe_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( gbe_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( gbe_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( gbe_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( gbe_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( gbe_axi_m0_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_gbe_axi_m0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_gbe_axi_m0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_gbe_axi_m0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_gbe_axi_m0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_gbe_axi_m0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_gbe_axi_m0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_gbe_axi_m0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_gbe_axi_m0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_gbe_axi_m0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_gbe_axi_m0_I clockGaters_gbe_axi_m0_I(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b293 )
	,	.Sys_Pwr_WakeUp( u_c90c )
	,	.SysOut_Clk( clockGaters_gbe_axi_m0_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_gbe_axi_m0_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_gbe_axi_m0_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_gbe_axi_m0_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_gbe_axi_m0_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_gbe_axi_m0_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_gbe_axi_m0_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_gbe_axi_m0_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_gbe_axi_m0_I_netTree_Pwr_WakeUp )
	);
	rsnoc_gbe_axi_m0_I_main gbe_axi_m0_I_main(
		.Gen_Req_Addr( gbe_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( gbe_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( gbe_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( gbe_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( gbe_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( gbe_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( gbe_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( gbe_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( gbe_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( gbe_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( gbe_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( gbe_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( gbe_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( gbe_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( gbe_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( gbe_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( gbe_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( gbe_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( gbe_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( gbe_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( gbe_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( gbe_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_gbe_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_gbe_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_gbe_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_gbe_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_gbe_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_gbe_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_gbe_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_gbe_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_gbe_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( gbe_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( gbe_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( gbe_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( gbe_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch28_En( svc_Switch28_to_gbe_axi_m0_I_En )
	,	.from_Switch28_Trp_Data( svc_Switch28_to_gbe_axi_m0_I_Trp_Data )
	,	.from_Switch28_Trp_Head( svc_Switch28_to_gbe_axi_m0_I_Trp_Head )
	,	.from_Switch28_Trp_Rdy( svc_Switch28_to_gbe_axi_m0_I_Trp_Rdy )
	,	.from_Switch28_Trp_Tail( svc_Switch28_to_gbe_axi_m0_I_Trp_Tail )
	,	.from_Switch28_Trp_Vld( svc_Switch28_to_gbe_axi_m0_I_Trp_Vld )
	,	.from_Switch6Resp001_Data( dp_Switch6Resp001_to_gbe_axi_m0_I_Data )
	,	.from_Switch6Resp001_Head( dp_Switch6Resp001_to_gbe_axi_m0_I_Head )
	,	.from_Switch6Resp001_Rdy( dp_Switch6Resp001_to_gbe_axi_m0_I_Rdy )
	,	.from_Switch6Resp001_Tail( dp_Switch6Resp001_to_gbe_axi_m0_I_Tail )
	,	.from_Switch6Resp001_Vld( dp_Switch6Resp001_to_gbe_axi_m0_I_Vld )
	,	.to_Switch29_En( svc_gbe_axi_m0_I_to_Switch29_En )
	,	.to_Switch29_Trp_Data( svc_gbe_axi_m0_I_to_Switch29_Trp_Data )
	,	.to_Switch29_Trp_Head( svc_gbe_axi_m0_I_to_Switch29_Trp_Head )
	,	.to_Switch29_Trp_Rdy( svc_gbe_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.to_Switch29_Trp_Tail( svc_gbe_axi_m0_I_to_Switch29_Trp_Tail )
	,	.to_Switch29_Trp_Vld( svc_gbe_axi_m0_I_to_Switch29_Trp_Vld )
	,	.to_Switch6_Data( dp_gbe_axi_m0_I_to_Switch6_Data )
	,	.to_Switch6_Head( dp_gbe_axi_m0_I_to_Switch6_Head )
	,	.to_Switch6_Rdy( dp_gbe_axi_m0_I_to_Switch6_Rdy )
	,	.to_Switch6_Tail( dp_gbe_axi_m0_I_to_Switch6_Tail )
	,	.to_Switch6_Vld( dp_gbe_axi_m0_I_to_Switch6_Vld )
	);
	rsnoc_clockGaters_Switch33_main_Sys clockGaters_Switch33_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c687 )
	,	.Sys_Pwr_WakeUp( u_6618 )
	,	.SysOut_Clk( clockGaters_Switch33_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch33_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch33_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch33_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch33_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch33_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch33_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch33_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch33_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ARM_probe_main_Sys clockGaters_ARM_probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dccf )
	,	.Sys_Pwr_WakeUp( u_abd0 )
	,	.SysOut_Clk( clockGaters_ARM_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ARM_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ARM_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ARM_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ARM_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ARM_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ARM_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ARM_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ARM_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch27_main_Sys clockGaters_Switch27_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_694c )
	,	.Sys_Pwr_WakeUp( u_5653 )
	,	.SysOut_Clk( clockGaters_Switch27_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch27_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch27_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch27_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch27_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch27_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch27_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch27_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch27_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_cpu_observer_main_Sys clockGaters_cpu_observer_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_98c6 )
	,	.Sys_Pwr_WakeUp( u_824d )
	,	.SysOut_Clk( clockGaters_cpu_observer_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_cpu_observer_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_cpu_observer_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_cpu_observer_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_cpu_observer_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_cpu_observer_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_cpu_observer_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_cpu_observer_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_cpu_observer_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_cpu_observer_main cpu_observer_main(
		.Atb_AFReady( cpu_observer_AFReady )
	,	.Atb_AFValid( cpu_observer_AFValid )
	,	.Atb_ATBytes( cpu_observer_ATBytes )
	,	.Atb_ATData( cpu_observer_ATData )
	,	.Atb_ATId( cpu_observer_ATId )
	,	.Atb_ATReady( cpu_observer_ATReady )
	,	.Atb_ATValid( cpu_observer_ATValid )
	,	.Fault_0( )
	,	.PwrKeep( )
	,	.Sys_Clk( clockGaters_cpu_observer_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_cpu_observer_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_cpu_observer_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_cpu_observer_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_cpu_observer_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_cpu_observer_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_cpu_observer_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_cpu_observer_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_cpu_observer_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch27_Data( obs_Switch27_to_cpu_observer_Data )
	,	.from_Switch27_Head( obs_Switch27_to_cpu_observer_Head )
	,	.from_Switch27_Rdy( obs_Switch27_to_cpu_observer_Rdy )
	,	.from_Switch27_Tail( obs_Switch27_to_cpu_observer_Tail )
	,	.from_Switch27_Vld( obs_Switch27_to_cpu_observer_Vld )
	,	.from_Switch28_Data( svc_Switch28_to_cpu_observer_Data )
	,	.from_Switch28_Head( svc_Switch28_to_cpu_observer_Head )
	,	.from_Switch28_Rdy( svc_Switch28_to_cpu_observer_Rdy )
	,	.from_Switch28_Tail( svc_Switch28_to_cpu_observer_Tail )
	,	.from_Switch28_Vld( svc_Switch28_to_cpu_observer_Vld )
	,	.to_Switch29_Data( svc_cpu_observer_to_Switch29_Data )
	,	.to_Switch29_Head( svc_cpu_observer_to_Switch29_Head )
	,	.to_Switch29_Rdy( svc_cpu_observer_to_Switch29_Rdy )
	,	.to_Switch29_Tail( svc_cpu_observer_to_Switch29_Tail )
	,	.to_Switch29_Vld( svc_cpu_observer_to_Switch29_Vld )
	);
	rsnoc_Switch27_main Switch27_main(
		.Sys_Clk( clockGaters_Switch27_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch27_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch27_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch27_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch27_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch27_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch27_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch27_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch27_main_Sys_netTree_Pwr_WakeUp )
	,	.from_ACPU_probe_En( obs_ACPU_probe_to_Switch27_En )
	,	.from_ACPU_probe_Trp_Data( obs_ACPU_probe_to_Switch27_Trp_Data )
	,	.from_ACPU_probe_Trp_Head( obs_ACPU_probe_to_Switch27_Trp_Head )
	,	.from_ACPU_probe_Trp_Rdy( obs_ACPU_probe_to_Switch27_Trp_Rdy )
	,	.from_ACPU_probe_Trp_Tail( obs_ACPU_probe_to_Switch27_Trp_Tail )
	,	.from_ACPU_probe_Trp_Vld( obs_ACPU_probe_to_Switch27_Trp_Vld )
	,	.from_ARM_probe_En( obs_ARM_probe_to_Switch27_En )
	,	.from_ARM_probe_Trp_Data( obs_ARM_probe_to_Switch27_Trp_Data )
	,	.from_ARM_probe_Trp_Head( obs_ARM_probe_to_Switch27_Trp_Head )
	,	.from_ARM_probe_Trp_Rdy( obs_ARM_probe_to_Switch27_Trp_Rdy )
	,	.from_ARM_probe_Trp_Tail( obs_ARM_probe_to_Switch27_Trp_Tail )
	,	.from_ARM_probe_Trp_Vld( obs_ARM_probe_to_Switch27_Trp_Vld )
	,	.from_Switch22_Data( obs_Switch22_to_Switch27_Data )
	,	.from_Switch22_Head( obs_Switch22_to_Switch27_Head )
	,	.from_Switch22_Rdy( obs_Switch22_to_Switch27_Rdy )
	,	.from_Switch22_Tail( obs_Switch22_to_Switch27_Tail )
	,	.from_Switch22_Vld( obs_Switch22_to_Switch27_Vld )
	,	.from_Switch24_Data( obs_Switch24_to_Switch27_Data )
	,	.from_Switch24_Head( obs_Switch24_to_Switch27_Head )
	,	.from_Switch24_Rdy( obs_Switch24_to_Switch27_Rdy )
	,	.from_Switch24_Tail( obs_Switch24_to_Switch27_Tail )
	,	.from_Switch24_Vld( obs_Switch24_to_Switch27_Vld )
	,	.from_Switch25_Data( obs_Switch25_to_Switch27_Data )
	,	.from_Switch25_Head( obs_Switch25_to_Switch27_Head )
	,	.from_Switch25_Rdy( obs_Switch25_to_Switch27_Rdy )
	,	.from_Switch25_Tail( obs_Switch25_to_Switch27_Tail )
	,	.from_Switch25_Vld( obs_Switch25_to_Switch27_Vld )
	,	.from_Switch26_Data( obs_Switch26_to_Switch27_Data )
	,	.from_Switch26_Head( obs_Switch26_to_Switch27_Head )
	,	.from_Switch26_Rdy( obs_Switch26_to_Switch27_Rdy )
	,	.from_Switch26_Tail( obs_Switch26_to_Switch27_Tail )
	,	.from_Switch26_Vld( obs_Switch26_to_Switch27_Vld )
	,	.to_cpu_observer_Data( obs_Switch27_to_cpu_observer_Data )
	,	.to_cpu_observer_Head( obs_Switch27_to_cpu_observer_Head )
	,	.to_cpu_observer_Rdy( obs_Switch27_to_cpu_observer_Rdy )
	,	.to_cpu_observer_Tail( obs_Switch27_to_cpu_observer_Tail )
	,	.to_cpu_observer_Vld( obs_Switch27_to_cpu_observer_Vld )
	);
	rsnoc_ARM_probe_main ARM_probe_main(
		.Sys_Clk( clockGaters_ARM_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ARM_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ARM_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ARM_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ARM_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ARM_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ARM_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ARM_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ARM_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( arm_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( arm_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( arm_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( arm_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_En( svc_Switch32_to_ARM_probe_En )
	,	.from_Switch32_Trp_Data( svc_Switch32_to_ARM_probe_Trp_Data )
	,	.from_Switch32_Trp_Head( svc_Switch32_to_ARM_probe_Trp_Head )
	,	.from_Switch32_Trp_Rdy( svc_Switch32_to_ARM_probe_Trp_Rdy )
	,	.from_Switch32_Trp_Tail( svc_Switch32_to_ARM_probe_Trp_Tail )
	,	.from_Switch32_Trp_Vld( svc_Switch32_to_ARM_probe_Trp_Vld )
	,	.to_Switch27_En( obs_ARM_probe_to_Switch27_En )
	,	.to_Switch27_Trp_Data( obs_ARM_probe_to_Switch27_Trp_Data )
	,	.to_Switch27_Trp_Head( obs_ARM_probe_to_Switch27_Trp_Head )
	,	.to_Switch27_Trp_Rdy( obs_ARM_probe_to_Switch27_Trp_Rdy )
	,	.to_Switch27_Trp_Tail( obs_ARM_probe_to_Switch27_Trp_Tail )
	,	.to_Switch27_Trp_Vld( obs_ARM_probe_to_Switch27_Trp_Vld )
	,	.to_Switch33_En( svc_ARM_probe_to_Switch33_En )
	,	.to_Switch33_Trp_Data( svc_ARM_probe_to_Switch33_Trp_Data )
	,	.to_Switch33_Trp_Head( svc_ARM_probe_to_Switch33_Trp_Head )
	,	.to_Switch33_Trp_Rdy( svc_ARM_probe_to_Switch33_Trp_Rdy )
	,	.to_Switch33_Trp_Tail( svc_ARM_probe_to_Switch33_Trp_Tail )
	,	.to_Switch33_Trp_Vld( svc_ARM_probe_to_Switch33_Trp_Vld )
	);
	rsnoc_clockGaters_PUFcc_probe_main_Sys clockGaters_PUFcc_probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8ccc )
	,	.Sys_Pwr_WakeUp( u_3fd3 )
	,	.SysOut_Clk( clockGaters_PUFcc_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_PUFcc_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_PUFcc_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_PUFcc_probe_main PUFcc_probe_main(
		.Sys_Clk( clockGaters_PUFcc_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_PUFcc_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_PUFcc_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_PUFcc_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( pufcc_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( pufcc_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( pufcc_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( pufcc_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_Data( svc_Switch32_to_PUFcc_probe_Data )
	,	.from_Switch32_Head( svc_Switch32_to_PUFcc_probe_Head )
	,	.from_Switch32_Rdy( svc_Switch32_to_PUFcc_probe_Rdy )
	,	.from_Switch32_Tail( svc_Switch32_to_PUFcc_probe_Tail )
	,	.from_Switch32_Vld( svc_Switch32_to_PUFcc_probe_Vld )
	,	.to_Switch24_Data( obs_PUFcc_probe_to_Switch24_Data )
	,	.to_Switch24_Head( obs_PUFcc_probe_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_PUFcc_probe_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_PUFcc_probe_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_PUFcc_probe_to_Switch24_Vld )
	,	.to_Switch33_Data( svc_PUFcc_probe_to_Switch33_Data )
	,	.to_Switch33_Head( svc_PUFcc_probe_to_Switch33_Head )
	,	.to_Switch33_Rdy( svc_PUFcc_probe_to_Switch33_Rdy )
	,	.to_Switch33_Tail( svc_PUFcc_probe_to_Switch33_Tail )
	,	.to_Switch33_Vld( svc_PUFcc_probe_to_Switch33_Vld )
	);
	rsnoc_clockGaters_USB_probe_main_Sys clockGaters_USB_probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_d47f )
	,	.Sys_Pwr_WakeUp( u_3720 )
	,	.SysOut_Clk( clockGaters_USB_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_USB_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_USB_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_USB_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_USB_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_USB_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_USB_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_USB_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_USB_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_USB_probe_main USB_probe_main(
		.Sys_Clk( clockGaters_USB_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_USB_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_USB_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_USB_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_USB_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_USB_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_USB_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_USB_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_USB_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( usb_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( usb_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( usb_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( usb_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_Data( svc_Switch32_to_USB_probe_Data )
	,	.from_Switch32_Head( svc_Switch32_to_USB_probe_Head )
	,	.from_Switch32_Rdy( svc_Switch32_to_USB_probe_Rdy )
	,	.from_Switch32_Tail( svc_Switch32_to_USB_probe_Tail )
	,	.from_Switch32_Vld( svc_Switch32_to_USB_probe_Vld )
	,	.to_Switch24_Data( obs_USB_probe_to_Switch24_Data )
	,	.to_Switch24_Head( obs_USB_probe_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_USB_probe_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_USB_probe_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_USB_probe_to_Switch24_Vld )
	,	.to_Switch33_Data( svc_USB_probe_to_Switch33_Data )
	,	.to_Switch33_Head( svc_USB_probe_to_Switch33_Head )
	,	.to_Switch33_Rdy( svc_USB_probe_to_Switch33_Rdy )
	,	.to_Switch33_Tail( svc_USB_probe_to_Switch33_Tail )
	,	.to_Switch33_Vld( svc_USB_probe_to_Switch33_Vld )
	);
	rsnoc_Switch33_main Switch33_main(
		.Sys_Clk( clockGaters_Switch33_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch33_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch33_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch33_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch33_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch33_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch33_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch33_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch33_main_Sys_netTree_Pwr_WakeUp )
	,	.from_ACPU_probe_En( svc_ACPU_probe_to_Switch33_En )
	,	.from_ACPU_probe_Trp_Data( svc_ACPU_probe_to_Switch33_Trp_Data )
	,	.from_ACPU_probe_Trp_Head( svc_ACPU_probe_to_Switch33_Trp_Head )
	,	.from_ACPU_probe_Trp_Rdy( svc_ACPU_probe_to_Switch33_Trp_Rdy )
	,	.from_ACPU_probe_Trp_Tail( svc_ACPU_probe_to_Switch33_Trp_Tail )
	,	.from_ACPU_probe_Trp_Vld( svc_ACPU_probe_to_Switch33_Trp_Vld )
	,	.from_ARM_probe_En( svc_ARM_probe_to_Switch33_En )
	,	.from_ARM_probe_Trp_Data( svc_ARM_probe_to_Switch33_Trp_Data )
	,	.from_ARM_probe_Trp_Head( svc_ARM_probe_to_Switch33_Trp_Head )
	,	.from_ARM_probe_Trp_Rdy( svc_ARM_probe_to_Switch33_Trp_Rdy )
	,	.from_ARM_probe_Trp_Tail( svc_ARM_probe_to_Switch33_Trp_Tail )
	,	.from_ARM_probe_Trp_Vld( svc_ARM_probe_to_Switch33_Trp_Vld )
	,	.from_BCPU_probe_En( svc_BCPU_probe_to_Switch33_En )
	,	.from_BCPU_probe_Trp_Data( svc_BCPU_probe_to_Switch33_Trp_Data )
	,	.from_BCPU_probe_Trp_Head( svc_BCPU_probe_to_Switch33_Trp_Head )
	,	.from_BCPU_probe_Trp_Rdy( svc_BCPU_probe_to_Switch33_Trp_Rdy )
	,	.from_BCPU_probe_Trp_Tail( svc_BCPU_probe_to_Switch33_Trp_Tail )
	,	.from_BCPU_probe_Trp_Vld( svc_BCPU_probe_to_Switch33_Trp_Vld )
	,	.from_DMA_probe_En( svc_DMA_probe_to_Switch33_En )
	,	.from_DMA_probe_Trp_Data( svc_DMA_probe_to_Switch33_Trp_Data )
	,	.from_DMA_probe_Trp_Head( svc_DMA_probe_to_Switch33_Trp_Head )
	,	.from_DMA_probe_Trp_Rdy( svc_DMA_probe_to_Switch33_Trp_Rdy )
	,	.from_DMA_probe_Trp_Tail( svc_DMA_probe_to_Switch33_Trp_Tail )
	,	.from_DMA_probe_Trp_Vld( svc_DMA_probe_to_Switch33_Trp_Vld )
	,	.from_FPGA0_probe_Data( svc_FPGA0_probe_to_Switch33_Data )
	,	.from_FPGA0_probe_RdCnt( svc_FPGA0_probe_to_Switch33_RdCnt )
	,	.from_FPGA0_probe_RdPtr( svc_FPGA0_probe_to_Switch33_RdPtr )
	,	.from_FPGA0_probe_RxCtl_PwrOnRst( svc_FPGA0_probe_to_Switch33_RxCtl_PwrOnRst )
	,	.from_FPGA0_probe_RxCtl_PwrOnRstAck( svc_FPGA0_probe_to_Switch33_RxCtl_PwrOnRstAck )
	,	.from_FPGA0_probe_TxCtl_PwrOnRst( svc_FPGA0_probe_to_Switch33_TxCtl_PwrOnRst )
	,	.from_FPGA0_probe_TxCtl_PwrOnRstAck( svc_FPGA0_probe_to_Switch33_TxCtl_PwrOnRstAck )
	,	.from_FPGA0_probe_WrCnt( svc_FPGA0_probe_to_Switch33_WrCnt )
	,	.from_FPGA1_probe_Data( svc_FPGA1_probe_to_Switch33_Data )
	,	.from_FPGA1_probe_RdCnt( svc_FPGA1_probe_to_Switch33_RdCnt )
	,	.from_FPGA1_probe_RdPtr( svc_FPGA1_probe_to_Switch33_RdPtr )
	,	.from_FPGA1_probe_RxCtl_PwrOnRst( svc_FPGA1_probe_to_Switch33_RxCtl_PwrOnRst )
	,	.from_FPGA1_probe_RxCtl_PwrOnRstAck( svc_FPGA1_probe_to_Switch33_RxCtl_PwrOnRstAck )
	,	.from_FPGA1_probe_TxCtl_PwrOnRst( svc_FPGA1_probe_to_Switch33_TxCtl_PwrOnRst )
	,	.from_FPGA1_probe_TxCtl_PwrOnRstAck( svc_FPGA1_probe_to_Switch33_TxCtl_PwrOnRstAck )
	,	.from_FPGA1_probe_WrCnt( svc_FPGA1_probe_to_Switch33_WrCnt )
	,	.from_GBE_Probe_En( svc_GBE_Probe_to_Switch33_En )
	,	.from_GBE_Probe_Trp_Data( svc_GBE_Probe_to_Switch33_Trp_Data )
	,	.from_GBE_Probe_Trp_Head( svc_GBE_Probe_to_Switch33_Trp_Head )
	,	.from_GBE_Probe_Trp_Rdy( svc_GBE_Probe_to_Switch33_Trp_Rdy )
	,	.from_GBE_Probe_Trp_Tail( svc_GBE_Probe_to_Switch33_Trp_Tail )
	,	.from_GBE_Probe_Trp_Vld( svc_GBE_Probe_to_Switch33_Trp_Vld )
	,	.from_PUFcc_probe_Data( svc_PUFcc_probe_to_Switch33_Data )
	,	.from_PUFcc_probe_Head( svc_PUFcc_probe_to_Switch33_Head )
	,	.from_PUFcc_probe_Rdy( svc_PUFcc_probe_to_Switch33_Rdy )
	,	.from_PUFcc_probe_Tail( svc_PUFcc_probe_to_Switch33_Tail )
	,	.from_PUFcc_probe_Vld( svc_PUFcc_probe_to_Switch33_Vld )
	,	.from_Switch29_Data( svc_Switch29_to_Switch33_Data )
	,	.from_Switch29_Head( svc_Switch29_to_Switch33_Head )
	,	.from_Switch29_Rdy( svc_Switch29_to_Switch33_Rdy )
	,	.from_Switch29_Tail( svc_Switch29_to_Switch33_Tail )
	,	.from_Switch29_Vld( svc_Switch29_to_Switch33_Vld )
	,	.from_USB_probe_Data( svc_USB_probe_to_Switch33_Data )
	,	.from_USB_probe_Head( svc_USB_probe_to_Switch33_Head )
	,	.from_USB_probe_Rdy( svc_USB_probe_to_Switch33_Rdy )
	,	.from_USB_probe_Tail( svc_USB_probe_to_Switch33_Tail )
	,	.from_USB_probe_Vld( svc_USB_probe_to_Switch33_Vld )
	,	.to_service_socket_Data( svc_Switch33_to_service_socket_Data )
	,	.to_service_socket_Head( svc_Switch33_to_service_socket_Head )
	,	.to_service_socket_Rdy( svc_Switch33_to_service_socket_Rdy )
	,	.to_service_socket_Tail( svc_Switch33_to_service_socket_Tail )
	,	.to_service_socket_Vld( svc_Switch33_to_service_socket_Vld )
	);
	rsnoc_GBE_Probe_main GBE_Probe_main(
		.Sys_Clk( clockGaters_GBE_Probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_GBE_Probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_GBE_Probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_GBE_Probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_GBE_Probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_GBE_Probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_GBE_Probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_GBE_Probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_GBE_Probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( gbe_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( gbe_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( gbe_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( gbe_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_En( svc_Switch32_to_GBE_Probe_En )
	,	.from_Switch32_Trp_Data( svc_Switch32_to_GBE_Probe_Trp_Data )
	,	.from_Switch32_Trp_Head( svc_Switch32_to_GBE_Probe_Trp_Head )
	,	.from_Switch32_Trp_Rdy( svc_Switch32_to_GBE_Probe_Trp_Rdy )
	,	.from_Switch32_Trp_Tail( svc_Switch32_to_GBE_Probe_Trp_Tail )
	,	.from_Switch32_Trp_Vld( svc_Switch32_to_GBE_Probe_Trp_Vld )
	,	.to_Switch26_En( obs_GBE_Probe_to_Switch26_En )
	,	.to_Switch26_Trp_Data( obs_GBE_Probe_to_Switch26_Trp_Data )
	,	.to_Switch26_Trp_Head( obs_GBE_Probe_to_Switch26_Trp_Head )
	,	.to_Switch26_Trp_Rdy( obs_GBE_Probe_to_Switch26_Trp_Rdy )
	,	.to_Switch26_Trp_Tail( obs_GBE_Probe_to_Switch26_Trp_Tail )
	,	.to_Switch26_Trp_Vld( obs_GBE_Probe_to_Switch26_Trp_Vld )
	,	.to_Switch33_En( svc_GBE_Probe_to_Switch33_En )
	,	.to_Switch33_Trp_Data( svc_GBE_Probe_to_Switch33_Trp_Data )
	,	.to_Switch33_Trp_Head( svc_GBE_Probe_to_Switch33_Trp_Head )
	,	.to_Switch33_Trp_Rdy( svc_GBE_Probe_to_Switch33_Trp_Rdy )
	,	.to_Switch33_Trp_Tail( svc_GBE_Probe_to_Switch33_Trp_Tail )
	,	.to_Switch33_Trp_Vld( svc_GBE_Probe_to_Switch33_Trp_Vld )
	);
	rsnoc_clockGaters_fpga_ahb_s0_T clockGaters_fpga_ahb_s0_T(
		.Sys_Clk( i_fpga_regime_s0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_s0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_s0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_s0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_s0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_s0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_s0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_10ae )
	,	.Sys_Pwr_WakeUp( u_ea65 )
	,	.SysOut_Clk( clockGaters_fpga_ahb_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_fpga_ahb_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_fpga_ahb_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_fpga_ahb_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_fpga_ahb_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_fpga_ahb_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_fpga_ahb_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_fpga_ahb_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_fpga_ahb_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_2_1 uAnd2_238( .I_0( u_147b ) , .I_1( u_10ae ) , .O( i_fpga_regime_s0_Cm_root_Pwr_Idle ) );
	rsnoc_z_T_C_S_C_L_R_O_2_1 uOr2_239( .I_0( u_4424 ) , .I_1( u_ea65 ) , .O( i_fpga_regime_s0_Cm_root_Pwr_WakeUp ) );
	rsnoc_fpga_regime_s0_Cm_main fpga_regime_s0_Cm_main(
		.In_Clk( fpga_clk_s0 )
	,	.In_RstN( fpga_rsts0_n )
	,	.In_Tm( tm )
	,	.root_Clk( i_fpga_regime_s0_Cm_root_Clk )
	,	.root_Clk_ClkS( i_fpga_regime_s0_Cm_root_Clk_ClkS )
	,	.root_Clk_En( i_fpga_regime_s0_Cm_root_Clk_En )
	,	.root_Clk_EnS( i_fpga_regime_s0_Cm_root_Clk_EnS )
	,	.root_Clk_RetRstN( i_fpga_regime_s0_Cm_root_Clk_RetRstN )
	,	.root_Clk_RstN( i_fpga_regime_s0_Cm_root_Clk_RstN )
	,	.root_Clk_Tm( i_fpga_regime_s0_Cm_root_Clk_Tm )
	,	.root_Pwr_Idle( i_fpga_regime_s0_Cm_root_Pwr_Idle )
	,	.root_Pwr_WakeUp( i_fpga_regime_s0_Cm_root_Pwr_WakeUp )
	);
	rsnoc_clockGaters_fpga_ahb_s0 clockGaters_fpga_ahb_s0(
		.Sys_Clk( i_fpga_regime_s0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_s0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_s0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_s0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_s0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_s0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_s0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_147b )
	,	.Sys_Pwr_WakeUp( u_4424 )
	,	.SysOut_Clk( clockGaters_fpga_ahb_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_fpga_ahb_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_fpga_ahb_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_fpga_ahb_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_fpga_ahb_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_fpga_ahb_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_fpga_ahb_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_fpga_ahb_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_fpga_ahb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_fpga_ahb_s0_main fpga_ahb_s0_main(
		.Ahb_0_haddr( fpga_ahb_s0_haddr )
	,	.Ahb_0_hburst( fpga_ahb_s0_hburst )
	,	.Ahb_0_hmastlock( fpga_ahb_s0_hmastlock )
	,	.Ahb_0_hprot( fpga_ahb_s0_hprot )
	,	.Ahb_0_hrdata( fpga_ahb_s0_hrdata )
	,	.Ahb_0_hready( fpga_ahb_s0_hready )
	,	.Ahb_0_hresp( fpga_ahb_s0_hresp )
	,	.Ahb_0_hsel( fpga_ahb_s0_hsel )
	,	.Ahb_0_hsize( fpga_ahb_s0_hsize )
	,	.Ahb_0_htrans( fpga_ahb_s0_htrans )
	,	.Ahb_0_hwbe( fpga_ahb_s0_hwbe )
	,	.Ahb_0_hwdata( fpga_ahb_s0_hwdata )
	,	.Ahb_0_hwrite( fpga_ahb_s0_hwrite )
	,	.Gen_Req_Addr( fpga_ahb_s0_T_Req_Addr )
	,	.Gen_Req_Be( fpga_ahb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( fpga_ahb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( fpga_ahb_s0_T_Req_Data )
	,	.Gen_Req_Last( fpga_ahb_s0_T_Req_Last )
	,	.Gen_Req_Len1( fpga_ahb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( fpga_ahb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( fpga_ahb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( fpga_ahb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( fpga_ahb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( fpga_ahb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( fpga_ahb_s0_T_Req_User )
	,	.Gen_Req_Vld( fpga_ahb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( fpga_ahb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( fpga_ahb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( fpga_ahb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( fpga_ahb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( fpga_ahb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( fpga_ahb_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_fpga_ahb_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_fpga_ahb_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_fpga_ahb_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_fpga_ahb_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_fpga_ahb_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_fpga_ahb_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_fpga_ahb_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_fpga_ahb_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_fpga_ahb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch15_main_Sys clockGaters_Switch15_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1e07 )
	,	.Sys_Pwr_WakeUp( u_bd98 )
	,	.SysOut_Clk( clockGaters_Switch15_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch15_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch15_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch15_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch15_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch15_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch15_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch15_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch15_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch15_main Switch15_main(
		.Sys_Clk( clockGaters_Switch15_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch15_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch15_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch15_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch15_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch15_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch15_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch15_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch15_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch4_Data( dp_Switch4_to_Switch15_Data )
	,	.from_Switch4_RdCnt( dp_Switch4_to_Switch15_RdCnt )
	,	.from_Switch4_RdPtr( dp_Switch4_to_Switch15_RdPtr )
	,	.from_Switch4_RxCtl_PwrOnRst( dp_Switch4_to_Switch15_RxCtl_PwrOnRst )
	,	.from_Switch4_RxCtl_PwrOnRstAck( dp_Switch4_to_Switch15_RxCtl_PwrOnRstAck )
	,	.from_Switch4_TxCtl_PwrOnRst( dp_Switch4_to_Switch15_TxCtl_PwrOnRst )
	,	.from_Switch4_TxCtl_PwrOnRstAck( dp_Switch4_to_Switch15_TxCtl_PwrOnRstAck )
	,	.from_Switch4_WrCnt( dp_Switch4_to_Switch15_WrCnt )
	,	.from_Switch6_Data( dp_Switch6_to_Switch15_Data )
	,	.from_Switch6_RdCnt( dp_Switch6_to_Switch15_RdCnt )
	,	.from_Switch6_RdPtr( dp_Switch6_to_Switch15_RdPtr )
	,	.from_Switch6_RxCtl_PwrOnRst( dp_Switch6_to_Switch15_RxCtl_PwrOnRst )
	,	.from_Switch6_RxCtl_PwrOnRstAck( dp_Switch6_to_Switch15_RxCtl_PwrOnRstAck )
	,	.from_Switch6_TxCtl_PwrOnRst( dp_Switch6_to_Switch15_TxCtl_PwrOnRst )
	,	.from_Switch6_TxCtl_PwrOnRstAck( dp_Switch6_to_Switch15_TxCtl_PwrOnRstAck )
	,	.from_Switch6_WrCnt( dp_Switch6_to_Switch15_WrCnt )
	,	.to_fpga_ahb_s0_T_Data( dp_Switch15_to_fpga_ahb_s0_T_Data )
	,	.to_fpga_ahb_s0_T_RdCnt( dp_Switch15_to_fpga_ahb_s0_T_RdCnt )
	,	.to_fpga_ahb_s0_T_RdPtr( dp_Switch15_to_fpga_ahb_s0_T_RdPtr )
	,	.to_fpga_ahb_s0_T_RxCtl_PwrOnRst( dp_Switch15_to_fpga_ahb_s0_T_RxCtl_PwrOnRst )
	,	.to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck( dp_Switch15_to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck )
	,	.to_fpga_ahb_s0_T_TxCtl_PwrOnRst( dp_Switch15_to_fpga_ahb_s0_T_TxCtl_PwrOnRst )
	,	.to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck( dp_Switch15_to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck )
	,	.to_fpga_ahb_s0_T_WrCnt( dp_Switch15_to_fpga_ahb_s0_T_WrCnt )
	);
	rsnoc_clockGaters_Switch15Resp_main_Sys clockGaters_Switch15Resp_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8c9 )
	,	.Sys_Pwr_WakeUp( u_264a )
	,	.SysOut_Clk( clockGaters_Switch15Resp_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch15Resp_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch15Resp_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch15Resp_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch15Resp_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch15Resp_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch15Resp_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch15Resp_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch15Resp_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch15Resp_main Switch15Resp_main(
		.Sys_Clk( clockGaters_Switch15Resp_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch15Resp_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch15Resp_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch15Resp_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch15Resp_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch15Resp_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch15Resp_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch15Resp_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch15Resp_main_Sys_netTree_Pwr_WakeUp )
	,	.from_fpga_ahb_s0_T_Data( dp_fpga_ahb_s0_T_to_Switch15Resp_Data )
	,	.from_fpga_ahb_s0_T_RdCnt( dp_fpga_ahb_s0_T_to_Switch15Resp_RdCnt )
	,	.from_fpga_ahb_s0_T_RdPtr( dp_fpga_ahb_s0_T_to_Switch15Resp_RdPtr )
	,	.from_fpga_ahb_s0_T_RxCtl_PwrOnRst( dp_fpga_ahb_s0_T_to_Switch15Resp_RxCtl_PwrOnRst )
	,	.from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck( dp_fpga_ahb_s0_T_to_Switch15Resp_RxCtl_PwrOnRstAck )
	,	.from_fpga_ahb_s0_T_TxCtl_PwrOnRst( dp_fpga_ahb_s0_T_to_Switch15Resp_TxCtl_PwrOnRst )
	,	.from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck( dp_fpga_ahb_s0_T_to_Switch15Resp_TxCtl_PwrOnRstAck )
	,	.from_fpga_ahb_s0_T_WrCnt( dp_fpga_ahb_s0_T_to_Switch15Resp_WrCnt )
	,	.to_Switch4Resp001_Data( dp_Switch15Resp_to_Switch4Resp001_Data )
	,	.to_Switch4Resp001_RdCnt( dp_Switch15Resp_to_Switch4Resp001_RdCnt )
	,	.to_Switch4Resp001_RdPtr( dp_Switch15Resp_to_Switch4Resp001_RdPtr )
	,	.to_Switch4Resp001_RxCtl_PwrOnRst( dp_Switch15Resp_to_Switch4Resp001_RxCtl_PwrOnRst )
	,	.to_Switch4Resp001_RxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch4Resp001_RxCtl_PwrOnRstAck )
	,	.to_Switch4Resp001_TxCtl_PwrOnRst( dp_Switch15Resp_to_Switch4Resp001_TxCtl_PwrOnRst )
	,	.to_Switch4Resp001_TxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch4Resp001_TxCtl_PwrOnRstAck )
	,	.to_Switch4Resp001_WrCnt( dp_Switch15Resp_to_Switch4Resp001_WrCnt )
	,	.to_Switch6Resp001_Data( dp_Switch15Resp_to_Switch6Resp001_Data )
	,	.to_Switch6Resp001_RdCnt( dp_Switch15Resp_to_Switch6Resp001_RdCnt )
	,	.to_Switch6Resp001_RdPtr( dp_Switch15Resp_to_Switch6Resp001_RdPtr )
	,	.to_Switch6Resp001_RxCtl_PwrOnRst( dp_Switch15Resp_to_Switch6Resp001_RxCtl_PwrOnRst )
	,	.to_Switch6Resp001_RxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch6Resp001_RxCtl_PwrOnRstAck )
	,	.to_Switch6Resp001_TxCtl_PwrOnRst( dp_Switch15Resp_to_Switch6Resp001_TxCtl_PwrOnRst )
	,	.to_Switch6Resp001_TxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch6Resp001_TxCtl_PwrOnRstAck )
	,	.to_Switch6Resp001_WrCnt( dp_Switch15Resp_to_Switch6Resp001_WrCnt )
	);
	rsnoc_fpga_ahb_s0_T_main fpga_ahb_s0_T_main(
		.Gen_Req_Addr( fpga_ahb_s0_T_Req_Addr )
	,	.Gen_Req_Be( fpga_ahb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( fpga_ahb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( fpga_ahb_s0_T_Req_Data )
	,	.Gen_Req_Last( fpga_ahb_s0_T_Req_Last )
	,	.Gen_Req_Len1( fpga_ahb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( fpga_ahb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( fpga_ahb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( fpga_ahb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( fpga_ahb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( fpga_ahb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( fpga_ahb_s0_T_Req_User )
	,	.Gen_Req_Vld( fpga_ahb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( fpga_ahb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( fpga_ahb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( fpga_ahb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( fpga_ahb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( fpga_ahb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( fpga_ahb_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_fpga_ahb_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_fpga_ahb_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_fpga_ahb_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_fpga_ahb_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_fpga_ahb_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_fpga_ahb_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_fpga_ahb_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_fpga_ahb_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_fpga_ahb_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch15_Data( dp_Switch15_to_fpga_ahb_s0_T_Data )
	,	.from_Switch15_RdCnt( dp_Switch15_to_fpga_ahb_s0_T_RdCnt )
	,	.from_Switch15_RdPtr( dp_Switch15_to_fpga_ahb_s0_T_RdPtr )
	,	.from_Switch15_RxCtl_PwrOnRst( dp_Switch15_to_fpga_ahb_s0_T_RxCtl_PwrOnRst )
	,	.from_Switch15_RxCtl_PwrOnRstAck( dp_Switch15_to_fpga_ahb_s0_T_RxCtl_PwrOnRstAck )
	,	.from_Switch15_TxCtl_PwrOnRst( dp_Switch15_to_fpga_ahb_s0_T_TxCtl_PwrOnRst )
	,	.from_Switch15_TxCtl_PwrOnRstAck( dp_Switch15_to_fpga_ahb_s0_T_TxCtl_PwrOnRstAck )
	,	.from_Switch15_WrCnt( dp_Switch15_to_fpga_ahb_s0_T_WrCnt )
	,	.to_Switch15Resp_Data( dp_fpga_ahb_s0_T_to_Switch15Resp_Data )
	,	.to_Switch15Resp_RdCnt( dp_fpga_ahb_s0_T_to_Switch15Resp_RdCnt )
	,	.to_Switch15Resp_RdPtr( dp_fpga_ahb_s0_T_to_Switch15Resp_RdPtr )
	,	.to_Switch15Resp_RxCtl_PwrOnRst( dp_fpga_ahb_s0_T_to_Switch15Resp_RxCtl_PwrOnRst )
	,	.to_Switch15Resp_RxCtl_PwrOnRstAck( dp_fpga_ahb_s0_T_to_Switch15Resp_RxCtl_PwrOnRstAck )
	,	.to_Switch15Resp_TxCtl_PwrOnRst( dp_fpga_ahb_s0_T_to_Switch15Resp_TxCtl_PwrOnRst )
	,	.to_Switch15Resp_TxCtl_PwrOnRstAck( dp_fpga_ahb_s0_T_to_Switch15Resp_TxCtl_PwrOnRstAck )
	,	.to_Switch15Resp_WrCnt( dp_fpga_ahb_s0_T_to_Switch15Resp_WrCnt )
	,	.to_Switch26_Data( obs_fpga_ahb_s0_T_to_Switch26_Data )
	,	.to_Switch26_RdCnt( obs_fpga_ahb_s0_T_to_Switch26_RdCnt )
	,	.to_Switch26_RdPtr( obs_fpga_ahb_s0_T_to_Switch26_RdPtr )
	,	.to_Switch26_RxCtl_PwrOnRst( obs_fpga_ahb_s0_T_to_Switch26_RxCtl_PwrOnRst )
	,	.to_Switch26_RxCtl_PwrOnRstAck( obs_fpga_ahb_s0_T_to_Switch26_RxCtl_PwrOnRstAck )
	,	.to_Switch26_TxCtl_PwrOnRst( obs_fpga_ahb_s0_T_to_Switch26_TxCtl_PwrOnRst )
	,	.to_Switch26_TxCtl_PwrOnRstAck( obs_fpga_ahb_s0_T_to_Switch26_TxCtl_PwrOnRstAck )
	,	.to_Switch26_WrCnt( obs_fpga_ahb_s0_T_to_Switch26_WrCnt )
	);
	rsnoc_Switch26_main Switch26_main(
		.Sys_Clk( clockGaters_Switch26_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch26_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch26_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch26_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch26_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch26_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch26_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch26_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch26_main_Sys_netTree_Pwr_WakeUp )
	,	.from_FPGA0_probe_Data( obs_FPGA0_probe_to_Switch26_Data )
	,	.from_FPGA0_probe_RdCnt( obs_FPGA0_probe_to_Switch26_RdCnt )
	,	.from_FPGA0_probe_RdPtr( obs_FPGA0_probe_to_Switch26_RdPtr )
	,	.from_FPGA0_probe_RxCtl_PwrOnRst( obs_FPGA0_probe_to_Switch26_RxCtl_PwrOnRst )
	,	.from_FPGA0_probe_RxCtl_PwrOnRstAck( obs_FPGA0_probe_to_Switch26_RxCtl_PwrOnRstAck )
	,	.from_FPGA0_probe_TxCtl_PwrOnRst( obs_FPGA0_probe_to_Switch26_TxCtl_PwrOnRst )
	,	.from_FPGA0_probe_TxCtl_PwrOnRstAck( obs_FPGA0_probe_to_Switch26_TxCtl_PwrOnRstAck )
	,	.from_FPGA0_probe_WrCnt( obs_FPGA0_probe_to_Switch26_WrCnt )
	,	.from_FPGA1_probe_Data( obs_FPGA1_probe_to_Switch26_Data )
	,	.from_FPGA1_probe_RdCnt( obs_FPGA1_probe_to_Switch26_RdCnt )
	,	.from_FPGA1_probe_RdPtr( obs_FPGA1_probe_to_Switch26_RdPtr )
	,	.from_FPGA1_probe_RxCtl_PwrOnRst( obs_FPGA1_probe_to_Switch26_RxCtl_PwrOnRst )
	,	.from_FPGA1_probe_RxCtl_PwrOnRstAck( obs_FPGA1_probe_to_Switch26_RxCtl_PwrOnRstAck )
	,	.from_FPGA1_probe_TxCtl_PwrOnRst( obs_FPGA1_probe_to_Switch26_TxCtl_PwrOnRst )
	,	.from_FPGA1_probe_TxCtl_PwrOnRstAck( obs_FPGA1_probe_to_Switch26_TxCtl_PwrOnRstAck )
	,	.from_FPGA1_probe_WrCnt( obs_FPGA1_probe_to_Switch26_WrCnt )
	,	.from_GBE_Probe_En( obs_GBE_Probe_to_Switch26_En )
	,	.from_GBE_Probe_Trp_Data( obs_GBE_Probe_to_Switch26_Trp_Data )
	,	.from_GBE_Probe_Trp_Head( obs_GBE_Probe_to_Switch26_Trp_Head )
	,	.from_GBE_Probe_Trp_Rdy( obs_GBE_Probe_to_Switch26_Trp_Rdy )
	,	.from_GBE_Probe_Trp_Tail( obs_GBE_Probe_to_Switch26_Trp_Tail )
	,	.from_GBE_Probe_Trp_Vld( obs_GBE_Probe_to_Switch26_Trp_Vld )
	,	.from_fpga_ahb_s0_T_Data( obs_fpga_ahb_s0_T_to_Switch26_Data )
	,	.from_fpga_ahb_s0_T_RdCnt( obs_fpga_ahb_s0_T_to_Switch26_RdCnt )
	,	.from_fpga_ahb_s0_T_RdPtr( obs_fpga_ahb_s0_T_to_Switch26_RdPtr )
	,	.from_fpga_ahb_s0_T_RxCtl_PwrOnRst( obs_fpga_ahb_s0_T_to_Switch26_RxCtl_PwrOnRst )
	,	.from_fpga_ahb_s0_T_RxCtl_PwrOnRstAck( obs_fpga_ahb_s0_T_to_Switch26_RxCtl_PwrOnRstAck )
	,	.from_fpga_ahb_s0_T_TxCtl_PwrOnRst( obs_fpga_ahb_s0_T_to_Switch26_TxCtl_PwrOnRst )
	,	.from_fpga_ahb_s0_T_TxCtl_PwrOnRstAck( obs_fpga_ahb_s0_T_to_Switch26_TxCtl_PwrOnRstAck )
	,	.from_fpga_ahb_s0_T_WrCnt( obs_fpga_ahb_s0_T_to_Switch26_WrCnt )
	,	.to_Switch27_Data( obs_Switch26_to_Switch27_Data )
	,	.to_Switch27_Head( obs_Switch26_to_Switch27_Head )
	,	.to_Switch27_Rdy( obs_Switch26_to_Switch27_Rdy )
	,	.to_Switch27_Tail( obs_Switch26_to_Switch27_Tail )
	,	.to_Switch27_Vld( obs_Switch26_to_Switch27_Vld )
	);
	rsnoc_FPGA1_probe_main FPGA1_probe_main(
		.Sys_Clk( clockGaters_FPGA1_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_FPGA1_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_FPGA1_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( fpga_axi_m1_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( fpga_axi_m1_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( fpga_axi_m1_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( fpga_axi_m1_I_TransactionStat_StopCxt )
	,	.from_Switch32_Data( svc_Switch32_to_FPGA1_probe_Data )
	,	.from_Switch32_RdCnt( svc_Switch32_to_FPGA1_probe_RdCnt )
	,	.from_Switch32_RdPtr( svc_Switch32_to_FPGA1_probe_RdPtr )
	,	.from_Switch32_RxCtl_PwrOnRst( svc_Switch32_to_FPGA1_probe_RxCtl_PwrOnRst )
	,	.from_Switch32_RxCtl_PwrOnRstAck( svc_Switch32_to_FPGA1_probe_RxCtl_PwrOnRstAck )
	,	.from_Switch32_TxCtl_PwrOnRst( svc_Switch32_to_FPGA1_probe_TxCtl_PwrOnRst )
	,	.from_Switch32_TxCtl_PwrOnRstAck( svc_Switch32_to_FPGA1_probe_TxCtl_PwrOnRstAck )
	,	.from_Switch32_WrCnt( svc_Switch32_to_FPGA1_probe_WrCnt )
	,	.to_Switch26_Data( obs_FPGA1_probe_to_Switch26_Data )
	,	.to_Switch26_RdCnt( obs_FPGA1_probe_to_Switch26_RdCnt )
	,	.to_Switch26_RdPtr( obs_FPGA1_probe_to_Switch26_RdPtr )
	,	.to_Switch26_RxCtl_PwrOnRst( obs_FPGA1_probe_to_Switch26_RxCtl_PwrOnRst )
	,	.to_Switch26_RxCtl_PwrOnRstAck( obs_FPGA1_probe_to_Switch26_RxCtl_PwrOnRstAck )
	,	.to_Switch26_TxCtl_PwrOnRst( obs_FPGA1_probe_to_Switch26_TxCtl_PwrOnRst )
	,	.to_Switch26_TxCtl_PwrOnRstAck( obs_FPGA1_probe_to_Switch26_TxCtl_PwrOnRstAck )
	,	.to_Switch26_WrCnt( obs_FPGA1_probe_to_Switch26_WrCnt )
	,	.to_Switch33_Data( svc_FPGA1_probe_to_Switch33_Data )
	,	.to_Switch33_RdCnt( svc_FPGA1_probe_to_Switch33_RdCnt )
	,	.to_Switch33_RdPtr( svc_FPGA1_probe_to_Switch33_RdPtr )
	,	.to_Switch33_RxCtl_PwrOnRst( svc_FPGA1_probe_to_Switch33_RxCtl_PwrOnRst )
	,	.to_Switch33_RxCtl_PwrOnRstAck( svc_FPGA1_probe_to_Switch33_RxCtl_PwrOnRstAck )
	,	.to_Switch33_TxCtl_PwrOnRst( svc_FPGA1_probe_to_Switch33_TxCtl_PwrOnRst )
	,	.to_Switch33_TxCtl_PwrOnRstAck( svc_FPGA1_probe_to_Switch33_TxCtl_PwrOnRstAck )
	,	.to_Switch33_WrCnt( svc_FPGA1_probe_to_Switch33_WrCnt )
	);
	rsnoc_clockGaters_FPGA1_probe_main_Sys clockGaters_FPGA1_probe_main_Sys(
		.Sys_Clk( i_fpga_regime_m1_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m1_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m1_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m1_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m1_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m1_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m1_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_de3c )
	,	.Sys_Pwr_WakeUp( u_be63 )
	,	.SysOut_Clk( clockGaters_FPGA1_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_FPGA1_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_FPGA1_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_FPGA1_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_fpga_axi_m1_I clockGaters_fpga_axi_m1_I(
		.Sys_Clk( i_fpga_regime_m1_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m1_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m1_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m1_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m1_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m1_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m1_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1b7b )
	,	.Sys_Pwr_WakeUp( u_6d24 )
	,	.SysOut_Clk( clockGaters_fpga_axi_m1_I_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_fpga_axi_m1_I_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_fpga_axi_m1_I_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_fpga_axi_m1_I_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_fpga_axi_m1_I_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_fpga_axi_m1_I_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_fpga_axi_m1_I_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_fpga_axi_m1_I_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_fpga_axi_m1_I_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_3_1 uAnd3( .I_0( u_de3c ) , .I_1( u_9e1 ) , .I_2( u_1b7b ) , .O( i_fpga_regime_m1_Cm_root_Pwr_Idle ) );
	rsnoc_z_T_C_S_C_L_R_O_3_1 uOr3( .I_0( u_be63 ) , .I_1( u_7132 ) , .I_2( u_6d24 ) , .O( i_fpga_regime_m1_Cm_root_Pwr_WakeUp ) );
	rsnoc_fpga_regime_m1_Cm_main fpga_regime_m1_Cm_main(
		.In_Clk( fpga_clk_m1 )
	,	.In_RstN( fpga_rstm1_n )
	,	.In_Tm( tm )
	,	.root_Clk( i_fpga_regime_m1_Cm_root_Clk )
	,	.root_Clk_ClkS( i_fpga_regime_m1_Cm_root_Clk_ClkS )
	,	.root_Clk_En( i_fpga_regime_m1_Cm_root_Clk_En )
	,	.root_Clk_EnS( i_fpga_regime_m1_Cm_root_Clk_EnS )
	,	.root_Clk_RetRstN( i_fpga_regime_m1_Cm_root_Clk_RetRstN )
	,	.root_Clk_RstN( i_fpga_regime_m1_Cm_root_Clk_RstN )
	,	.root_Clk_Tm( i_fpga_regime_m1_Cm_root_Clk_Tm )
	,	.root_Pwr_Idle( i_fpga_regime_m1_Cm_root_Pwr_Idle )
	,	.root_Pwr_WakeUp( i_fpga_regime_m1_Cm_root_Pwr_WakeUp )
	);
	rsnoc_clockGaters_fpga_axi_m1 clockGaters_fpga_axi_m1(
		.Sys_Clk( i_fpga_regime_m1_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m1_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m1_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m1_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m1_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m1_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m1_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9e1 )
	,	.Sys_Pwr_WakeUp( u_7132 )
	,	.SysOut_Clk( clockGaters_fpga_axi_m1_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_fpga_axi_m1_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_fpga_axi_m1_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_fpga_axi_m1_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_fpga_axi_m1_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_fpga_axi_m1_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_fpga_axi_m1_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_fpga_axi_m1_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_fpga_axi_m1_netTree_Pwr_WakeUp )
	);
	rsnoc_fpga_axi_m1_main fpga_axi_m1_main(
		.Axi_ar_addr( fpga_axi_m1_ar_addr )
	,	.Axi_ar_burst( fpga_axi_m1_ar_burst )
	,	.Axi_ar_cache( fpga_axi_m1_ar_cache )
	,	.Axi_ar_id( fpga_axi_m1_ar_id )
	,	.Axi_ar_len( fpga_axi_m1_ar_len )
	,	.Axi_ar_lock( fpga_axi_m1_ar_lock )
	,	.Axi_ar_prot( fpga_axi_m1_ar_prot )
	,	.Axi_ar_ready( fpga_axi_m1_ar_ready )
	,	.Axi_ar_size( fpga_axi_m1_ar_size )
	,	.Axi_ar_valid( fpga_axi_m1_ar_valid )
	,	.Axi_aw_addr( fpga_axi_m1_aw_addr )
	,	.Axi_aw_burst( fpga_axi_m1_aw_burst )
	,	.Axi_aw_cache( fpga_axi_m1_aw_cache )
	,	.Axi_aw_id( fpga_axi_m1_aw_id )
	,	.Axi_aw_len( fpga_axi_m1_aw_len )
	,	.Axi_aw_lock( fpga_axi_m1_aw_lock )
	,	.Axi_aw_prot( fpga_axi_m1_aw_prot )
	,	.Axi_aw_ready( fpga_axi_m1_aw_ready )
	,	.Axi_aw_size( fpga_axi_m1_aw_size )
	,	.Axi_aw_valid( fpga_axi_m1_aw_valid )
	,	.Axi_b_id( fpga_axi_m1_b_id )
	,	.Axi_b_ready( fpga_axi_m1_b_ready )
	,	.Axi_b_resp( fpga_axi_m1_b_resp )
	,	.Axi_b_valid( fpga_axi_m1_b_valid )
	,	.Axi_r_data( fpga_axi_m1_r_data )
	,	.Axi_r_id( fpga_axi_m1_r_id )
	,	.Axi_r_last( fpga_axi_m1_r_last )
	,	.Axi_r_ready( fpga_axi_m1_r_ready )
	,	.Axi_r_resp( fpga_axi_m1_r_resp )
	,	.Axi_r_valid( fpga_axi_m1_r_valid )
	,	.Axi_w_data( fpga_axi_m1_w_data )
	,	.Axi_w_last( fpga_axi_m1_w_last )
	,	.Axi_w_ready( fpga_axi_m1_w_ready )
	,	.Axi_w_strb( fpga_axi_m1_w_strb )
	,	.Axi_w_valid( fpga_axi_m1_w_valid )
	,	.Gen_Req_Addr( fpga_axi_m1_I_Req_Addr )
	,	.Gen_Req_Be( fpga_axi_m1_I_Req_Be )
	,	.Gen_Req_BurstType( fpga_axi_m1_I_Req_BurstType )
	,	.Gen_Req_Data( fpga_axi_m1_I_Req_Data )
	,	.Gen_Req_Last( fpga_axi_m1_I_Req_Last )
	,	.Gen_Req_Len1( fpga_axi_m1_I_Req_Len1 )
	,	.Gen_Req_Lock( fpga_axi_m1_I_Req_Lock )
	,	.Gen_Req_Opc( fpga_axi_m1_I_Req_Opc )
	,	.Gen_Req_Rdy( fpga_axi_m1_I_Req_Rdy )
	,	.Gen_Req_SeqId( fpga_axi_m1_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( fpga_axi_m1_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( fpga_axi_m1_I_Req_SeqUnique )
	,	.Gen_Req_User( fpga_axi_m1_I_Req_User )
	,	.Gen_Req_Vld( fpga_axi_m1_I_Req_Vld )
	,	.Gen_Rsp_Data( fpga_axi_m1_I_Rsp_Data )
	,	.Gen_Rsp_Last( fpga_axi_m1_I_Rsp_Last )
	,	.Gen_Rsp_Opc( fpga_axi_m1_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( fpga_axi_m1_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( fpga_axi_m1_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( fpga_axi_m1_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( fpga_axi_m1_I_Rsp_Status )
	,	.Gen_Rsp_Vld( fpga_axi_m1_I_Rsp_Vld )
	,	.Sys_Clk( clockGaters_fpga_axi_m1_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_fpga_axi_m1_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_fpga_axi_m1_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_fpga_axi_m1_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_fpga_axi_m1_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_fpga_axi_m1_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_fpga_axi_m1_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_fpga_axi_m1_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_fpga_axi_m1_netTree_Pwr_WakeUp )
	);
	rsnoc_fpga_axi_m1_I_main fpga_axi_m1_I_main(
		.Gen_Req_Addr( fpga_axi_m1_I_Req_Addr )
	,	.Gen_Req_Be( fpga_axi_m1_I_Req_Be )
	,	.Gen_Req_BurstType( fpga_axi_m1_I_Req_BurstType )
	,	.Gen_Req_Data( fpga_axi_m1_I_Req_Data )
	,	.Gen_Req_Last( fpga_axi_m1_I_Req_Last )
	,	.Gen_Req_Len1( fpga_axi_m1_I_Req_Len1 )
	,	.Gen_Req_Lock( fpga_axi_m1_I_Req_Lock )
	,	.Gen_Req_Opc( fpga_axi_m1_I_Req_Opc )
	,	.Gen_Req_Rdy( fpga_axi_m1_I_Req_Rdy )
	,	.Gen_Req_SeqId( fpga_axi_m1_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( fpga_axi_m1_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( fpga_axi_m1_I_Req_SeqUnique )
	,	.Gen_Req_User( fpga_axi_m1_I_Req_User )
	,	.Gen_Req_Vld( fpga_axi_m1_I_Req_Vld )
	,	.Gen_Rsp_Data( fpga_axi_m1_I_Rsp_Data )
	,	.Gen_Rsp_Last( fpga_axi_m1_I_Rsp_Last )
	,	.Gen_Rsp_Opc( fpga_axi_m1_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( fpga_axi_m1_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( fpga_axi_m1_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( fpga_axi_m1_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( fpga_axi_m1_I_Rsp_Status )
	,	.Gen_Rsp_Vld( fpga_axi_m1_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_fpga_axi_m1_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_fpga_axi_m1_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_fpga_axi_m1_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_fpga_axi_m1_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_fpga_axi_m1_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_fpga_axi_m1_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_fpga_axi_m1_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_fpga_axi_m1_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_fpga_axi_m1_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( fpga_axi_m1_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( fpga_axi_m1_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( fpga_axi_m1_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( fpga_axi_m1_I_TransactionStat_StopCxt )
	,	.from_Switch1Resp002_Data( dp_Switch1Resp002_to_fpga_axi_m1_I_Data )
	,	.from_Switch1Resp002_RdCnt( dp_Switch1Resp002_to_fpga_axi_m1_I_RdCnt )
	,	.from_Switch1Resp002_RdPtr( dp_Switch1Resp002_to_fpga_axi_m1_I_RdPtr )
	,	.from_Switch1Resp002_RxCtl_PwrOnRst( dp_Switch1Resp002_to_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.from_Switch1Resp002_RxCtl_PwrOnRstAck( dp_Switch1Resp002_to_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.from_Switch1Resp002_TxCtl_PwrOnRst( dp_Switch1Resp002_to_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.from_Switch1Resp002_TxCtl_PwrOnRstAck( dp_Switch1Resp002_to_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.from_Switch1Resp002_WrCnt( dp_Switch1Resp002_to_fpga_axi_m1_I_WrCnt )
	,	.from_Switch28_Data( svc_Switch28_to_fpga_axi_m1_I_Data )
	,	.from_Switch28_RdCnt( svc_Switch28_to_fpga_axi_m1_I_RdCnt )
	,	.from_Switch28_RdPtr( svc_Switch28_to_fpga_axi_m1_I_RdPtr )
	,	.from_Switch28_RxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.from_Switch28_RxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.from_Switch28_TxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.from_Switch28_TxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.from_Switch28_WrCnt( svc_Switch28_to_fpga_axi_m1_I_WrCnt )
	,	.to_Switch2_Data( dp_fpga_axi_m1_I_to_Switch2_Data )
	,	.to_Switch2_RdCnt( dp_fpga_axi_m1_I_to_Switch2_RdCnt )
	,	.to_Switch2_RdPtr( dp_fpga_axi_m1_I_to_Switch2_RdPtr )
	,	.to_Switch2_RxCtl_PwrOnRst( dp_fpga_axi_m1_I_to_Switch2_RxCtl_PwrOnRst )
	,	.to_Switch2_RxCtl_PwrOnRstAck( dp_fpga_axi_m1_I_to_Switch2_RxCtl_PwrOnRstAck )
	,	.to_Switch2_TxCtl_PwrOnRst( dp_fpga_axi_m1_I_to_Switch2_TxCtl_PwrOnRst )
	,	.to_Switch2_TxCtl_PwrOnRstAck( dp_fpga_axi_m1_I_to_Switch2_TxCtl_PwrOnRstAck )
	,	.to_Switch2_WrCnt( dp_fpga_axi_m1_I_to_Switch2_WrCnt )
	,	.to_Switch29_Data( svc_fpga_axi_m1_I_to_Switch29_Data )
	,	.to_Switch29_RdCnt( svc_fpga_axi_m1_I_to_Switch29_RdCnt )
	,	.to_Switch29_RdPtr( svc_fpga_axi_m1_I_to_Switch29_RdPtr )
	,	.to_Switch29_RxCtl_PwrOnRst( svc_fpga_axi_m1_I_to_Switch29_RxCtl_PwrOnRst )
	,	.to_Switch29_RxCtl_PwrOnRstAck( svc_fpga_axi_m1_I_to_Switch29_RxCtl_PwrOnRstAck )
	,	.to_Switch29_TxCtl_PwrOnRst( svc_fpga_axi_m1_I_to_Switch29_TxCtl_PwrOnRst )
	,	.to_Switch29_TxCtl_PwrOnRstAck( svc_fpga_axi_m1_I_to_Switch29_TxCtl_PwrOnRstAck )
	,	.to_Switch29_WrCnt( svc_fpga_axi_m1_I_to_Switch29_WrCnt )
	);
	rsnoc_Switch1Resp002_main Switch1Resp002_main(
		.Sys_Clk( clockGaters_Switch1Resp002_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch1Resp002_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch1Resp002_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch1Resp002_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch13Resp_Data( dp_Switch13Resp_to_Switch1Resp002_Data )
	,	.from_Switch13Resp_RdCnt( dp_Switch13Resp_to_Switch1Resp002_RdCnt )
	,	.from_Switch13Resp_RdPtr( dp_Switch13Resp_to_Switch1Resp002_RdPtr )
	,	.from_Switch13Resp_RxCtl_PwrOnRst( dp_Switch13Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.from_Switch13Resp_RxCtl_PwrOnRstAck( dp_Switch13Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.from_Switch13Resp_TxCtl_PwrOnRst( dp_Switch13Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.from_Switch13Resp_TxCtl_PwrOnRstAck( dp_Switch13Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.from_Switch13Resp_WrCnt( dp_Switch13Resp_to_Switch1Resp002_WrCnt )
	,	.from_Switch14Resp_Data( dp_Switch14Resp_to_Switch1Resp002_Data )
	,	.from_Switch14Resp_RdCnt( dp_Switch14Resp_to_Switch1Resp002_RdCnt )
	,	.from_Switch14Resp_RdPtr( dp_Switch14Resp_to_Switch1Resp002_RdPtr )
	,	.from_Switch14Resp_RxCtl_PwrOnRst( dp_Switch14Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.from_Switch14Resp_RxCtl_PwrOnRstAck( dp_Switch14Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.from_Switch14Resp_TxCtl_PwrOnRst( dp_Switch14Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.from_Switch14Resp_TxCtl_PwrOnRstAck( dp_Switch14Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.from_Switch14Resp_WrCnt( dp_Switch14Resp_to_Switch1Resp002_WrCnt )
	,	.from_Switch20Resp_Data( dp_Switch20Resp_to_Switch1Resp002_Data )
	,	.from_Switch20Resp_RdCnt( dp_Switch20Resp_to_Switch1Resp002_RdCnt )
	,	.from_Switch20Resp_RdPtr( dp_Switch20Resp_to_Switch1Resp002_RdPtr )
	,	.from_Switch20Resp_RxCtl_PwrOnRst( dp_Switch20Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.from_Switch20Resp_RxCtl_PwrOnRstAck( dp_Switch20Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.from_Switch20Resp_TxCtl_PwrOnRst( dp_Switch20Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.from_Switch20Resp_TxCtl_PwrOnRstAck( dp_Switch20Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.from_Switch20Resp_WrCnt( dp_Switch20Resp_to_Switch1Resp002_WrCnt )
	,	.from_Switch23Resp_Data( dp_Switch23Resp_to_Switch1Resp002_Data )
	,	.from_Switch23Resp_RdCnt( dp_Switch23Resp_to_Switch1Resp002_RdCnt )
	,	.from_Switch23Resp_RdPtr( dp_Switch23Resp_to_Switch1Resp002_RdPtr )
	,	.from_Switch23Resp_RxCtl_PwrOnRst( dp_Switch23Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.from_Switch23Resp_RxCtl_PwrOnRstAck( dp_Switch23Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.from_Switch23Resp_TxCtl_PwrOnRst( dp_Switch23Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.from_Switch23Resp_TxCtl_PwrOnRstAck( dp_Switch23Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.from_Switch23Resp_WrCnt( dp_Switch23Resp_to_Switch1Resp002_WrCnt )
	,	.from_SwitchResp001_Data( dp_SwitchResp001_to_Switch1Resp002_Data )
	,	.from_SwitchResp001_RdCnt( dp_SwitchResp001_to_Switch1Resp002_RdCnt )
	,	.from_SwitchResp001_RdPtr( dp_SwitchResp001_to_Switch1Resp002_RdPtr )
	,	.from_SwitchResp001_RxCtl_PwrOnRst( dp_SwitchResp001_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.from_SwitchResp001_RxCtl_PwrOnRstAck( dp_SwitchResp001_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.from_SwitchResp001_TxCtl_PwrOnRst( dp_SwitchResp001_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.from_SwitchResp001_TxCtl_PwrOnRstAck( dp_SwitchResp001_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.from_SwitchResp001_WrCnt( dp_SwitchResp001_to_Switch1Resp002_WrCnt )
	,	.from_ddr_axi_s2_T_Data( dp_ddr_axi_s2_T_to_Switch1Resp002_Data )
	,	.from_ddr_axi_s2_T_RdCnt( dp_ddr_axi_s2_T_to_Switch1Resp002_RdCnt )
	,	.from_ddr_axi_s2_T_RdPtr( dp_ddr_axi_s2_T_to_Switch1Resp002_RdPtr )
	,	.from_ddr_axi_s2_T_RxCtl_PwrOnRst( dp_ddr_axi_s2_T_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.from_ddr_axi_s2_T_RxCtl_PwrOnRstAck( dp_ddr_axi_s2_T_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.from_ddr_axi_s2_T_TxCtl_PwrOnRst( dp_ddr_axi_s2_T_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.from_ddr_axi_s2_T_TxCtl_PwrOnRstAck( dp_ddr_axi_s2_T_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.from_ddr_axi_s2_T_WrCnt( dp_ddr_axi_s2_T_to_Switch1Resp002_WrCnt )
	,	.to_fpga_axi_m1_I_Data( dp_Switch1Resp002_to_fpga_axi_m1_I_Data )
	,	.to_fpga_axi_m1_I_RdCnt( dp_Switch1Resp002_to_fpga_axi_m1_I_RdCnt )
	,	.to_fpga_axi_m1_I_RdPtr( dp_Switch1Resp002_to_fpga_axi_m1_I_RdPtr )
	,	.to_fpga_axi_m1_I_RxCtl_PwrOnRst( dp_Switch1Resp002_to_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.to_fpga_axi_m1_I_RxCtl_PwrOnRstAck( dp_Switch1Resp002_to_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.to_fpga_axi_m1_I_TxCtl_PwrOnRst( dp_Switch1Resp002_to_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.to_fpga_axi_m1_I_TxCtl_PwrOnRstAck( dp_Switch1Resp002_to_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.to_fpga_axi_m1_I_WrCnt( dp_Switch1Resp002_to_fpga_axi_m1_I_WrCnt )
	);
	rsnoc_ddr_axi_s2_T_main ddr_axi_s2_T_main(
		.Gen_Req_Addr( ddr_axi_s2_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s2_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s2_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s2_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s2_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s2_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s2_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s2_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s2_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s2_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s2_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s2_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s2_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s2_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s2_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s2_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s2_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s2_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s2_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s2_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s2_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s2_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_ddr_axi_s2_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s2_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s2_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s2_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s2_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s2_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s2_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s2_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s2_T_netTree_Pwr_WakeUp )
	,	.from_Switch2_Data( dp_Switch2_to_ddr_axi_s2_T_Data )
	,	.from_Switch2_RdCnt( dp_Switch2_to_ddr_axi_s2_T_RdCnt )
	,	.from_Switch2_RdPtr( dp_Switch2_to_ddr_axi_s2_T_RdPtr )
	,	.from_Switch2_RxCtl_PwrOnRst( dp_Switch2_to_ddr_axi_s2_T_RxCtl_PwrOnRst )
	,	.from_Switch2_RxCtl_PwrOnRstAck( dp_Switch2_to_ddr_axi_s2_T_RxCtl_PwrOnRstAck )
	,	.from_Switch2_TxCtl_PwrOnRst( dp_Switch2_to_ddr_axi_s2_T_TxCtl_PwrOnRst )
	,	.from_Switch2_TxCtl_PwrOnRstAck( dp_Switch2_to_ddr_axi_s2_T_TxCtl_PwrOnRstAck )
	,	.from_Switch2_WrCnt( dp_Switch2_to_ddr_axi_s2_T_WrCnt )
	,	.to_Switch1Resp002_Data( dp_ddr_axi_s2_T_to_Switch1Resp002_Data )
	,	.to_Switch1Resp002_RdCnt( dp_ddr_axi_s2_T_to_Switch1Resp002_RdCnt )
	,	.to_Switch1Resp002_RdPtr( dp_ddr_axi_s2_T_to_Switch1Resp002_RdPtr )
	,	.to_Switch1Resp002_RxCtl_PwrOnRst( dp_ddr_axi_s2_T_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.to_Switch1Resp002_RxCtl_PwrOnRstAck( dp_ddr_axi_s2_T_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_TxCtl_PwrOnRst( dp_ddr_axi_s2_T_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.to_Switch1Resp002_TxCtl_PwrOnRstAck( dp_ddr_axi_s2_T_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_WrCnt( dp_ddr_axi_s2_T_to_Switch1Resp002_WrCnt )
	,	.to_Switch22_En( obs_ddr_axi_s2_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_ddr_axi_s2_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_ddr_axi_s2_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_ddr_axi_s2_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_ddr_axi_s2_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_ddr_axi_s2_T_to_Switch22_Trp_Vld )
	);
	rsnoc_clockGaters_ddr_axil_s0 clockGaters_ddr_axil_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_838a )
	,	.Sys_Pwr_WakeUp( u_ee89 )
	,	.SysOut_Clk( clockGaters_ddr_axil_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axil_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axil_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axil_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axil_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axil_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axil_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axil_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axil_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axil_s0_main ddr_axil_s0_main(
		.Axi_0_ar_addr( ddr_axil_s0_ar_addr )
	,	.Axi_0_ar_prot( ddr_axil_s0_ar_prot )
	,	.Axi_0_ar_ready( ddr_axil_s0_ar_ready )
	,	.Axi_0_ar_valid( ddr_axil_s0_ar_valid )
	,	.Axi_0_aw_addr( ddr_axil_s0_aw_addr )
	,	.Axi_0_aw_prot( ddr_axil_s0_aw_prot )
	,	.Axi_0_aw_ready( ddr_axil_s0_aw_ready )
	,	.Axi_0_aw_valid( ddr_axil_s0_aw_valid )
	,	.Axi_0_b_ready( ddr_axil_s0_b_ready )
	,	.Axi_0_b_resp( ddr_axil_s0_b_resp )
	,	.Axi_0_b_valid( ddr_axil_s0_b_valid )
	,	.Axi_0_r_data( ddr_axil_s0_r_data )
	,	.Axi_0_r_ready( ddr_axil_s0_r_ready )
	,	.Axi_0_r_resp( ddr_axil_s0_r_resp )
	,	.Axi_0_r_valid( ddr_axil_s0_r_valid )
	,	.Axi_0_w_data( ddr_axil_s0_w_data )
	,	.Axi_0_w_ready( ddr_axil_s0_w_ready )
	,	.Axi_0_w_strb( ddr_axil_s0_w_strb )
	,	.Axi_0_w_valid( ddr_axil_s0_w_valid )
	,	.Gen_Req_Addr( ddr_axil_s0_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axil_s0_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axil_s0_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axil_s0_T_Req_Data )
	,	.Gen_Req_Last( ddr_axil_s0_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axil_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axil_s0_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axil_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axil_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( ddr_axil_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axil_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axil_s0_T_Req_User )
	,	.Gen_Req_Vld( ddr_axil_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axil_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axil_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( ddr_axil_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axil_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axil_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axil_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_ddr_axil_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axil_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axil_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axil_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axil_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axil_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axil_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axil_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axil_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_ddr_axil_s0_T clockGaters_ddr_axil_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9d03 )
	,	.Sys_Pwr_WakeUp( u_5b9c )
	,	.SysOut_Clk( clockGaters_ddr_axil_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ddr_axil_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ddr_axil_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ddr_axil_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ddr_axil_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ddr_axil_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ddr_axil_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ddr_axil_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ddr_axil_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_ddr_axil_s0_T_main ddr_axil_s0_T_main(
		.Gen_Req_Addr( ddr_axil_s0_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axil_s0_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axil_s0_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axil_s0_T_Req_Data )
	,	.Gen_Req_Last( ddr_axil_s0_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axil_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axil_s0_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axil_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axil_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( ddr_axil_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axil_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axil_s0_T_Req_User )
	,	.Gen_Req_Vld( ddr_axil_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axil_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axil_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( ddr_axil_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axil_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axil_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axil_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_ddr_axil_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axil_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axil_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axil_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axil_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axil_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axil_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axil_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axil_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_ddr_axil_s0_T_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_ddr_axil_s0_T_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_ddr_axil_s0_T_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_ddr_axil_s0_T_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_ddr_axil_s0_T_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_ddr_axil_s0_T_Trp_Vld )
	,	.to_Switch22_Data( obs_ddr_axil_s0_T_to_Switch22_Data )
	,	.to_Switch22_Head( obs_ddr_axil_s0_T_to_Switch22_Head )
	,	.to_Switch22_Rdy( obs_ddr_axil_s0_T_to_Switch22_Rdy )
	,	.to_Switch22_Tail( obs_ddr_axil_s0_T_to_Switch22_Tail )
	,	.to_Switch22_Vld( obs_ddr_axil_s0_T_to_Switch22_Vld )
	,	.to_SwitchResp001_En( dp_ddr_axil_s0_T_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_clockGaters_sram_axi_s1 clockGaters_sram_axi_s1(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6e88 )
	,	.Sys_Pwr_WakeUp( u_da17 )
	,	.SysOut_Clk( clockGaters_sram_axi_s1_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s1_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s1_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s1_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s1_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s1_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s1_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s1_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s1_netTree_Pwr_WakeUp )
	);
	rsnoc_sram_axi_s1_main sram_axi_s1_main(
		.Axi_ar_addr( sram_axi_s1_ar_addr )
	,	.Axi_ar_burst( sram_axi_s1_ar_burst )
	,	.Axi_ar_cache( sram_axi_s1_ar_cache )
	,	.Axi_ar_id( sram_axi_s1_ar_id )
	,	.Axi_ar_len( sram_axi_s1_ar_len )
	,	.Axi_ar_lock( sram_axi_s1_ar_lock )
	,	.Axi_ar_prot( sram_axi_s1_ar_prot )
	,	.Axi_ar_ready( sram_axi_s1_ar_ready )
	,	.Axi_ar_size( sram_axi_s1_ar_size )
	,	.Axi_ar_valid( sram_axi_s1_ar_valid )
	,	.Axi_aw_addr( sram_axi_s1_aw_addr )
	,	.Axi_aw_burst( sram_axi_s1_aw_burst )
	,	.Axi_aw_cache( sram_axi_s1_aw_cache )
	,	.Axi_aw_id( sram_axi_s1_aw_id )
	,	.Axi_aw_len( sram_axi_s1_aw_len )
	,	.Axi_aw_lock( sram_axi_s1_aw_lock )
	,	.Axi_aw_prot( sram_axi_s1_aw_prot )
	,	.Axi_aw_ready( sram_axi_s1_aw_ready )
	,	.Axi_aw_size( sram_axi_s1_aw_size )
	,	.Axi_aw_valid( sram_axi_s1_aw_valid )
	,	.Axi_b_id( sram_axi_s1_b_id )
	,	.Axi_b_ready( sram_axi_s1_b_ready )
	,	.Axi_b_resp( sram_axi_s1_b_resp )
	,	.Axi_b_valid( sram_axi_s1_b_valid )
	,	.Axi_r_data( sram_axi_s1_r_data )
	,	.Axi_r_id( sram_axi_s1_r_id )
	,	.Axi_r_last( sram_axi_s1_r_last )
	,	.Axi_r_ready( sram_axi_s1_r_ready )
	,	.Axi_r_resp( sram_axi_s1_r_resp )
	,	.Axi_r_valid( sram_axi_s1_r_valid )
	,	.Axi_w_data( sram_axi_s1_w_data )
	,	.Axi_w_last( sram_axi_s1_w_last )
	,	.Axi_w_ready( sram_axi_s1_w_ready )
	,	.Axi_w_strb( sram_axi_s1_w_strb )
	,	.Axi_w_valid( sram_axi_s1_w_valid )
	,	.Gen_Req_Addr( sram_axi_s1_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s1_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s1_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s1_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s1_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s1_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s1_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s1_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s1_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s1_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s1_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s1_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s1_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s1_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s1_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s1_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s1_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s1_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s1_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s1_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s1_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s1_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_sram_axi_s1_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s1_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s1_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s1_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s1_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s1_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s1_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s1_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s1_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_sram_axi_s1_T clockGaters_sram_axi_s1_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2559 )
	,	.Sys_Pwr_WakeUp( u_48ba )
	,	.SysOut_Clk( clockGaters_sram_axi_s1_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_sram_axi_s1_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_sram_axi_s1_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_sram_axi_s1_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_sram_axi_s1_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_sram_axi_s1_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_sram_axi_s1_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_sram_axi_s1_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_sram_axi_s1_T_netTree_Pwr_WakeUp )
	);
	rsnoc_sram_axi_s1_T_main sram_axi_s1_T_main(
		.Gen_Req_Addr( sram_axi_s1_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s1_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s1_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s1_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s1_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s1_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s1_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s1_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s1_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s1_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s1_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s1_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s1_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s1_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s1_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s1_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s1_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s1_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s1_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s1_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s1_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s1_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_sram_axi_s1_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s1_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s1_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s1_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s1_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s1_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s1_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s1_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s1_T_netTree_Pwr_WakeUp )
	,	.from_Switch13_Data( dp_Switch13_to_sram_axi_s1_T_Data )
	,	.from_Switch13_Head( dp_Switch13_to_sram_axi_s1_T_Head )
	,	.from_Switch13_Rdy( dp_Switch13_to_sram_axi_s1_T_Rdy )
	,	.from_Switch13_Tail( dp_Switch13_to_sram_axi_s1_T_Tail )
	,	.from_Switch13_Vld( dp_Switch13_to_sram_axi_s1_T_Vld )
	,	.to_Switch13Resp_Data( dp_sram_axi_s1_T_to_Switch13Resp_Data )
	,	.to_Switch13Resp_Head( dp_sram_axi_s1_T_to_Switch13Resp_Head )
	,	.to_Switch13Resp_Rdy( dp_sram_axi_s1_T_to_Switch13Resp_Rdy )
	,	.to_Switch13Resp_Tail( dp_sram_axi_s1_T_to_Switch13Resp_Tail )
	,	.to_Switch13Resp_Vld( dp_sram_axi_s1_T_to_Switch13Resp_Vld )
	,	.to_Switch22_En( obs_sram_axi_s1_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_sram_axi_s1_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_sram_axi_s1_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_sram_axi_s1_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_sram_axi_s1_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_sram_axi_s1_T_to_Switch22_Trp_Vld )
	);
	rsnoc_Switch22_main Switch22_main(
		.Sys_Clk( clockGaters_Switch22_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch22_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch22_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch22_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch22_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch22_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch22_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch22_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch22_main_Sys_netTree_Pwr_WakeUp )
	,	.from_ddr_axi_s0_T_En( obs_ddr_axi_s0_T_to_Switch22_En )
	,	.from_ddr_axi_s0_T_Trp_Data( obs_ddr_axi_s0_T_to_Switch22_Trp_Data )
	,	.from_ddr_axi_s0_T_Trp_Head( obs_ddr_axi_s0_T_to_Switch22_Trp_Head )
	,	.from_ddr_axi_s0_T_Trp_Rdy( obs_ddr_axi_s0_T_to_Switch22_Trp_Rdy )
	,	.from_ddr_axi_s0_T_Trp_Tail( obs_ddr_axi_s0_T_to_Switch22_Trp_Tail )
	,	.from_ddr_axi_s0_T_Trp_Vld( obs_ddr_axi_s0_T_to_Switch22_Trp_Vld )
	,	.from_ddr_axi_s1_T_En( obs_ddr_axi_s1_T_to_Switch22_En )
	,	.from_ddr_axi_s1_T_Trp_Data( obs_ddr_axi_s1_T_to_Switch22_Trp_Data )
	,	.from_ddr_axi_s1_T_Trp_Head( obs_ddr_axi_s1_T_to_Switch22_Trp_Head )
	,	.from_ddr_axi_s1_T_Trp_Rdy( obs_ddr_axi_s1_T_to_Switch22_Trp_Rdy )
	,	.from_ddr_axi_s1_T_Trp_Tail( obs_ddr_axi_s1_T_to_Switch22_Trp_Tail )
	,	.from_ddr_axi_s1_T_Trp_Vld( obs_ddr_axi_s1_T_to_Switch22_Trp_Vld )
	,	.from_ddr_axi_s2_T_En( obs_ddr_axi_s2_T_to_Switch22_En )
	,	.from_ddr_axi_s2_T_Trp_Data( obs_ddr_axi_s2_T_to_Switch22_Trp_Data )
	,	.from_ddr_axi_s2_T_Trp_Head( obs_ddr_axi_s2_T_to_Switch22_Trp_Head )
	,	.from_ddr_axi_s2_T_Trp_Rdy( obs_ddr_axi_s2_T_to_Switch22_Trp_Rdy )
	,	.from_ddr_axi_s2_T_Trp_Tail( obs_ddr_axi_s2_T_to_Switch22_Trp_Tail )
	,	.from_ddr_axi_s2_T_Trp_Vld( obs_ddr_axi_s2_T_to_Switch22_Trp_Vld )
	,	.from_ddr_axi_s3_T_En( obs_ddr_axi_s3_T_to_Switch22_En )
	,	.from_ddr_axi_s3_T_Trp_Data( obs_ddr_axi_s3_T_to_Switch22_Trp_Data )
	,	.from_ddr_axi_s3_T_Trp_Head( obs_ddr_axi_s3_T_to_Switch22_Trp_Head )
	,	.from_ddr_axi_s3_T_Trp_Rdy( obs_ddr_axi_s3_T_to_Switch22_Trp_Rdy )
	,	.from_ddr_axi_s3_T_Trp_Tail( obs_ddr_axi_s3_T_to_Switch22_Trp_Tail )
	,	.from_ddr_axi_s3_T_Trp_Vld( obs_ddr_axi_s3_T_to_Switch22_Trp_Vld )
	,	.from_ddr_axil_s0_T_Data( obs_ddr_axil_s0_T_to_Switch22_Data )
	,	.from_ddr_axil_s0_T_Head( obs_ddr_axil_s0_T_to_Switch22_Head )
	,	.from_ddr_axil_s0_T_Rdy( obs_ddr_axil_s0_T_to_Switch22_Rdy )
	,	.from_ddr_axil_s0_T_Tail( obs_ddr_axil_s0_T_to_Switch22_Tail )
	,	.from_ddr_axil_s0_T_Vld( obs_ddr_axil_s0_T_to_Switch22_Vld )
	,	.from_sram_axi_s0_T_En( obs_sram_axi_s0_T_to_Switch22_En )
	,	.from_sram_axi_s0_T_Trp_Data( obs_sram_axi_s0_T_to_Switch22_Trp_Data )
	,	.from_sram_axi_s0_T_Trp_Head( obs_sram_axi_s0_T_to_Switch22_Trp_Head )
	,	.from_sram_axi_s0_T_Trp_Rdy( obs_sram_axi_s0_T_to_Switch22_Trp_Rdy )
	,	.from_sram_axi_s0_T_Trp_Tail( obs_sram_axi_s0_T_to_Switch22_Trp_Tail )
	,	.from_sram_axi_s0_T_Trp_Vld( obs_sram_axi_s0_T_to_Switch22_Trp_Vld )
	,	.from_sram_axi_s1_T_En( obs_sram_axi_s1_T_to_Switch22_En )
	,	.from_sram_axi_s1_T_Trp_Data( obs_sram_axi_s1_T_to_Switch22_Trp_Data )
	,	.from_sram_axi_s1_T_Trp_Head( obs_sram_axi_s1_T_to_Switch22_Trp_Head )
	,	.from_sram_axi_s1_T_Trp_Rdy( obs_sram_axi_s1_T_to_Switch22_Trp_Rdy )
	,	.from_sram_axi_s1_T_Trp_Tail( obs_sram_axi_s1_T_to_Switch22_Trp_Tail )
	,	.from_sram_axi_s1_T_Trp_Vld( obs_sram_axi_s1_T_to_Switch22_Trp_Vld )
	,	.from_sram_axi_s2_T_En( obs_sram_axi_s2_T_to_Switch22_En )
	,	.from_sram_axi_s2_T_Trp_Data( obs_sram_axi_s2_T_to_Switch22_Trp_Data )
	,	.from_sram_axi_s2_T_Trp_Head( obs_sram_axi_s2_T_to_Switch22_Trp_Head )
	,	.from_sram_axi_s2_T_Trp_Rdy( obs_sram_axi_s2_T_to_Switch22_Trp_Rdy )
	,	.from_sram_axi_s2_T_Trp_Tail( obs_sram_axi_s2_T_to_Switch22_Trp_Tail )
	,	.from_sram_axi_s2_T_Trp_Vld( obs_sram_axi_s2_T_to_Switch22_Trp_Vld )
	,	.from_sram_axi_s3_T_En( obs_sram_axi_s3_T_to_Switch22_En )
	,	.from_sram_axi_s3_T_Trp_Data( obs_sram_axi_s3_T_to_Switch22_Trp_Data )
	,	.from_sram_axi_s3_T_Trp_Head( obs_sram_axi_s3_T_to_Switch22_Trp_Head )
	,	.from_sram_axi_s3_T_Trp_Rdy( obs_sram_axi_s3_T_to_Switch22_Trp_Rdy )
	,	.from_sram_axi_s3_T_Trp_Tail( obs_sram_axi_s3_T_to_Switch22_Trp_Tail )
	,	.from_sram_axi_s3_T_Trp_Vld( obs_sram_axi_s3_T_to_Switch22_Trp_Vld )
	,	.to_Switch27_Data( obs_Switch22_to_Switch27_Data )
	,	.to_Switch27_Head( obs_Switch22_to_Switch27_Head )
	,	.to_Switch27_Rdy( obs_Switch22_to_Switch27_Rdy )
	,	.to_Switch27_Tail( obs_Switch22_to_Switch27_Tail )
	,	.to_Switch27_Vld( obs_Switch22_to_Switch27_Vld )
	);
	rsnoc_ddr_axi_s1_T_main ddr_axi_s1_T_main(
		.Gen_Req_Addr( ddr_axi_s1_T_Req_Addr )
	,	.Gen_Req_Be( ddr_axi_s1_T_Req_Be )
	,	.Gen_Req_BurstType( ddr_axi_s1_T_Req_BurstType )
	,	.Gen_Req_Data( ddr_axi_s1_T_Req_Data )
	,	.Gen_Req_Last( ddr_axi_s1_T_Req_Last )
	,	.Gen_Req_Len1( ddr_axi_s1_T_Req_Len1 )
	,	.Gen_Req_Lock( ddr_axi_s1_T_Req_Lock )
	,	.Gen_Req_Opc( ddr_axi_s1_T_Req_Opc )
	,	.Gen_Req_Rdy( ddr_axi_s1_T_Req_Rdy )
	,	.Gen_Req_SeqId( ddr_axi_s1_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( ddr_axi_s1_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( ddr_axi_s1_T_Req_SeqUnique )
	,	.Gen_Req_User( ddr_axi_s1_T_Req_User )
	,	.Gen_Req_Vld( ddr_axi_s1_T_Req_Vld )
	,	.Gen_Rsp_Data( ddr_axi_s1_T_Rsp_Data )
	,	.Gen_Rsp_Last( ddr_axi_s1_T_Rsp_Last )
	,	.Gen_Rsp_Opc( ddr_axi_s1_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( ddr_axi_s1_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( ddr_axi_s1_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( ddr_axi_s1_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( ddr_axi_s1_T_Rsp_Status )
	,	.Gen_Rsp_Vld( ddr_axi_s1_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_ddr_axi_s1_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ddr_axi_s1_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ddr_axi_s1_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ddr_axi_s1_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ddr_axi_s1_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ddr_axi_s1_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ddr_axi_s1_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ddr_axi_s1_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ddr_axi_s1_T_netTree_Pwr_WakeUp )
	,	.from_Link_Data( dp_Link_to_ddr_axi_s1_T_Data )
	,	.from_Link_RdCnt( dp_Link_to_ddr_axi_s1_T_RdCnt )
	,	.from_Link_RdPtr( dp_Link_to_ddr_axi_s1_T_RdPtr )
	,	.from_Link_RxCtl_PwrOnRst( dp_Link_to_ddr_axi_s1_T_RxCtl_PwrOnRst )
	,	.from_Link_RxCtl_PwrOnRstAck( dp_Link_to_ddr_axi_s1_T_RxCtl_PwrOnRstAck )
	,	.from_Link_TxCtl_PwrOnRst( dp_Link_to_ddr_axi_s1_T_TxCtl_PwrOnRst )
	,	.from_Link_TxCtl_PwrOnRstAck( dp_Link_to_ddr_axi_s1_T_TxCtl_PwrOnRstAck )
	,	.from_Link_WrCnt( dp_Link_to_ddr_axi_s1_T_WrCnt )
	,	.to_Switch1Resp003_Data( dp_ddr_axi_s1_T_to_Switch1Resp003_Data )
	,	.to_Switch1Resp003_RdCnt( dp_ddr_axi_s1_T_to_Switch1Resp003_RdCnt )
	,	.to_Switch1Resp003_RdPtr( dp_ddr_axi_s1_T_to_Switch1Resp003_RdPtr )
	,	.to_Switch1Resp003_RxCtl_PwrOnRst( dp_ddr_axi_s1_T_to_Switch1Resp003_RxCtl_PwrOnRst )
	,	.to_Switch1Resp003_RxCtl_PwrOnRstAck( dp_ddr_axi_s1_T_to_Switch1Resp003_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp003_TxCtl_PwrOnRst( dp_ddr_axi_s1_T_to_Switch1Resp003_TxCtl_PwrOnRst )
	,	.to_Switch1Resp003_TxCtl_PwrOnRstAck( dp_ddr_axi_s1_T_to_Switch1Resp003_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp003_WrCnt( dp_ddr_axi_s1_T_to_Switch1Resp003_WrCnt )
	,	.to_Switch22_En( obs_ddr_axi_s1_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_ddr_axi_s1_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_ddr_axi_s1_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_ddr_axi_s1_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_ddr_axi_s1_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_ddr_axi_s1_T_to_Switch22_Trp_Vld )
	);
	rsnoc_Switch1Resp003_main Switch1Resp003_main(
		.Sys_Clk( clockGaters_Switch1Resp003_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch1Resp003_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch1Resp003_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch1Resp003_main_Sys_netTree_Pwr_WakeUp )
	,	.from_ddr_axi_s1_T_Data( dp_ddr_axi_s1_T_to_Switch1Resp003_Data )
	,	.from_ddr_axi_s1_T_RdCnt( dp_ddr_axi_s1_T_to_Switch1Resp003_RdCnt )
	,	.from_ddr_axi_s1_T_RdPtr( dp_ddr_axi_s1_T_to_Switch1Resp003_RdPtr )
	,	.from_ddr_axi_s1_T_RxCtl_PwrOnRst( dp_ddr_axi_s1_T_to_Switch1Resp003_RxCtl_PwrOnRst )
	,	.from_ddr_axi_s1_T_RxCtl_PwrOnRstAck( dp_ddr_axi_s1_T_to_Switch1Resp003_RxCtl_PwrOnRstAck )
	,	.from_ddr_axi_s1_T_TxCtl_PwrOnRst( dp_ddr_axi_s1_T_to_Switch1Resp003_TxCtl_PwrOnRst )
	,	.from_ddr_axi_s1_T_TxCtl_PwrOnRstAck( dp_ddr_axi_s1_T_to_Switch1Resp003_TxCtl_PwrOnRstAck )
	,	.from_ddr_axi_s1_T_WrCnt( dp_ddr_axi_s1_T_to_Switch1Resp003_WrCnt )
	,	.to_fpga_axi_m0_I_Data( dp_Switch1Resp003_to_fpga_axi_m0_I_Data )
	,	.to_fpga_axi_m0_I_Head( dp_Switch1Resp003_to_fpga_axi_m0_I_Head )
	,	.to_fpga_axi_m0_I_Rdy( dp_Switch1Resp003_to_fpga_axi_m0_I_Rdy )
	,	.to_fpga_axi_m0_I_Tail( dp_Switch1Resp003_to_fpga_axi_m0_I_Tail )
	,	.to_fpga_axi_m0_I_Vld( dp_Switch1Resp003_to_fpga_axi_m0_I_Vld )
	);
	rsnoc_fpga_axi_m0_I_main fpga_axi_m0_I_main(
		.Gen_Req_Addr( fpga_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( fpga_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( fpga_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( fpga_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( fpga_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( fpga_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( fpga_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( fpga_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( fpga_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( fpga_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( fpga_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( fpga_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( fpga_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( fpga_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( fpga_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( fpga_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( fpga_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( fpga_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( fpga_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( fpga_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( fpga_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( fpga_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_fpga_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_fpga_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_fpga_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_fpga_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_fpga_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_fpga_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_fpga_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_fpga_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_fpga_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( fpga_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( fpga_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( fpga_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( fpga_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch1Resp003_Data( dp_Switch1Resp003_to_fpga_axi_m0_I_Data )
	,	.from_Switch1Resp003_Head( dp_Switch1Resp003_to_fpga_axi_m0_I_Head )
	,	.from_Switch1Resp003_Rdy( dp_Switch1Resp003_to_fpga_axi_m0_I_Rdy )
	,	.from_Switch1Resp003_Tail( dp_Switch1Resp003_to_fpga_axi_m0_I_Tail )
	,	.from_Switch1Resp003_Vld( dp_Switch1Resp003_to_fpga_axi_m0_I_Vld )
	,	.from_Switch28_Data( svc_Switch28_to_fpga_axi_m0_I_Data )
	,	.from_Switch28_RdCnt( svc_Switch28_to_fpga_axi_m0_I_RdCnt )
	,	.from_Switch28_RdPtr( svc_Switch28_to_fpga_axi_m0_I_RdPtr )
	,	.from_Switch28_RxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m0_I_RxCtl_PwrOnRst )
	,	.from_Switch28_RxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m0_I_RxCtl_PwrOnRstAck )
	,	.from_Switch28_TxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m0_I_TxCtl_PwrOnRst )
	,	.from_Switch28_TxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m0_I_TxCtl_PwrOnRstAck )
	,	.from_Switch28_WrCnt( svc_Switch28_to_fpga_axi_m0_I_WrCnt )
	,	.to_Link_Data( dp_fpga_axi_m0_I_to_Link_Data )
	,	.to_Link_Head( dp_fpga_axi_m0_I_to_Link_Head )
	,	.to_Link_Rdy( dp_fpga_axi_m0_I_to_Link_Rdy )
	,	.to_Link_Tail( dp_fpga_axi_m0_I_to_Link_Tail )
	,	.to_Link_Vld( dp_fpga_axi_m0_I_to_Link_Vld )
	,	.to_Switch29_Data( svc_fpga_axi_m0_I_to_Switch29_Data )
	,	.to_Switch29_RdCnt( svc_fpga_axi_m0_I_to_Switch29_RdCnt )
	,	.to_Switch29_RdPtr( svc_fpga_axi_m0_I_to_Switch29_RdPtr )
	,	.to_Switch29_RxCtl_PwrOnRst( svc_fpga_axi_m0_I_to_Switch29_RxCtl_PwrOnRst )
	,	.to_Switch29_RxCtl_PwrOnRstAck( svc_fpga_axi_m0_I_to_Switch29_RxCtl_PwrOnRstAck )
	,	.to_Switch29_TxCtl_PwrOnRst( svc_fpga_axi_m0_I_to_Switch29_TxCtl_PwrOnRst )
	,	.to_Switch29_TxCtl_PwrOnRstAck( svc_fpga_axi_m0_I_to_Switch29_TxCtl_PwrOnRstAck )
	,	.to_Switch29_WrCnt( svc_fpga_axi_m0_I_to_Switch29_WrCnt )
	);
	rsnoc_FPGA0_probe_main FPGA0_probe_main(
		.Sys_Clk( clockGaters_FPGA0_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_FPGA0_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_FPGA0_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( fpga_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( fpga_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( fpga_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( fpga_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_Data( svc_Switch32_to_FPGA0_probe_Data )
	,	.from_Switch32_RdCnt( svc_Switch32_to_FPGA0_probe_RdCnt )
	,	.from_Switch32_RdPtr( svc_Switch32_to_FPGA0_probe_RdPtr )
	,	.from_Switch32_RxCtl_PwrOnRst( svc_Switch32_to_FPGA0_probe_RxCtl_PwrOnRst )
	,	.from_Switch32_RxCtl_PwrOnRstAck( svc_Switch32_to_FPGA0_probe_RxCtl_PwrOnRstAck )
	,	.from_Switch32_TxCtl_PwrOnRst( svc_Switch32_to_FPGA0_probe_TxCtl_PwrOnRst )
	,	.from_Switch32_TxCtl_PwrOnRstAck( svc_Switch32_to_FPGA0_probe_TxCtl_PwrOnRstAck )
	,	.from_Switch32_WrCnt( svc_Switch32_to_FPGA0_probe_WrCnt )
	,	.to_Switch26_Data( obs_FPGA0_probe_to_Switch26_Data )
	,	.to_Switch26_RdCnt( obs_FPGA0_probe_to_Switch26_RdCnt )
	,	.to_Switch26_RdPtr( obs_FPGA0_probe_to_Switch26_RdPtr )
	,	.to_Switch26_RxCtl_PwrOnRst( obs_FPGA0_probe_to_Switch26_RxCtl_PwrOnRst )
	,	.to_Switch26_RxCtl_PwrOnRstAck( obs_FPGA0_probe_to_Switch26_RxCtl_PwrOnRstAck )
	,	.to_Switch26_TxCtl_PwrOnRst( obs_FPGA0_probe_to_Switch26_TxCtl_PwrOnRst )
	,	.to_Switch26_TxCtl_PwrOnRstAck( obs_FPGA0_probe_to_Switch26_TxCtl_PwrOnRstAck )
	,	.to_Switch26_WrCnt( obs_FPGA0_probe_to_Switch26_WrCnt )
	,	.to_Switch33_Data( svc_FPGA0_probe_to_Switch33_Data )
	,	.to_Switch33_RdCnt( svc_FPGA0_probe_to_Switch33_RdCnt )
	,	.to_Switch33_RdPtr( svc_FPGA0_probe_to_Switch33_RdPtr )
	,	.to_Switch33_RxCtl_PwrOnRst( svc_FPGA0_probe_to_Switch33_RxCtl_PwrOnRst )
	,	.to_Switch33_RxCtl_PwrOnRstAck( svc_FPGA0_probe_to_Switch33_RxCtl_PwrOnRstAck )
	,	.to_Switch33_TxCtl_PwrOnRst( svc_FPGA0_probe_to_Switch33_TxCtl_PwrOnRst )
	,	.to_Switch33_TxCtl_PwrOnRstAck( svc_FPGA0_probe_to_Switch33_TxCtl_PwrOnRstAck )
	,	.to_Switch33_WrCnt( svc_FPGA0_probe_to_Switch33_WrCnt )
	);
	rsnoc_clockGaters_FPGA0_probe_main_Sys clockGaters_FPGA0_probe_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_2ec1 )
	,	.Sys_Pwr_WakeUp( u_2052 )
	,	.SysOut_Clk( clockGaters_FPGA0_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_FPGA0_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_FPGA0_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_FPGA0_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_9_1 uAnd9(
		.I_0( u_2ec1 )
	,	.I_1( u_4e71 )
	,	.I_2( u_8c9 )
	,	.I_3( u_1e07 )
	,	.I_4( u_5128 )
	,	.I_5( u_3ced )
	,	.I_6( u_de06 )
	,	.I_7( u_8e7e )
	,	.I_8( u_e080 )
	,	.O( i_fpga_regime_m0_Cm_root_Pwr_Idle )
	);
	rsnoc_z_T_C_S_C_L_R_O_9_1 uOr9(
		.I_0( u_2052 )
	,	.I_1( u_d3a2 )
	,	.I_2( u_264a )
	,	.I_3( u_bd98 )
	,	.I_4( u_b777 )
	,	.I_5( u_b126 )
	,	.I_6( u_910d )
	,	.I_7( u_ec95 )
	,	.I_8( u_df1f )
	,	.O( i_fpga_regime_m0_Cm_root_Pwr_WakeUp )
	);
	rsnoc_fpga_regime_m0_Cm_main fpga_regime_m0_Cm_main(
		.In_Clk( fpga_clk_m0 )
	,	.In_RstN( fpga_rstm0_n )
	,	.In_Tm( tm )
	,	.root_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.root_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.root_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.root_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.root_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.root_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.root_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.root_Pwr_Idle( i_fpga_regime_m0_Cm_root_Pwr_Idle )
	,	.root_Pwr_WakeUp( i_fpga_regime_m0_Cm_root_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch2_main_Sys clockGaters_Switch2_main_Sys(
		.Sys_Clk( i_fpga_regime_m0_Cm_root_Clk )
	,	.Sys_Clk_ClkS( i_fpga_regime_m0_Cm_root_Clk_ClkS )
	,	.Sys_Clk_En( i_fpga_regime_m0_Cm_root_Clk_En )
	,	.Sys_Clk_EnS( i_fpga_regime_m0_Cm_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_fpga_regime_m0_Cm_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_fpga_regime_m0_Cm_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_fpga_regime_m0_Cm_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_de06 )
	,	.Sys_Pwr_WakeUp( u_910d )
	,	.SysOut_Clk( clockGaters_Switch2_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch2_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch2_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch2_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch2_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch2_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch2_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch2_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch2_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch2_main Switch2_main(
		.Sys_Clk( clockGaters_Switch2_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch2_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch2_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch2_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch2_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch2_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch2_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch2_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch2_main_Sys_netTree_Pwr_WakeUp )
	,	.from_fpga_axi_m1_I_Data( dp_fpga_axi_m1_I_to_Switch2_Data )
	,	.from_fpga_axi_m1_I_RdCnt( dp_fpga_axi_m1_I_to_Switch2_RdCnt )
	,	.from_fpga_axi_m1_I_RdPtr( dp_fpga_axi_m1_I_to_Switch2_RdPtr )
	,	.from_fpga_axi_m1_I_RxCtl_PwrOnRst( dp_fpga_axi_m1_I_to_Switch2_RxCtl_PwrOnRst )
	,	.from_fpga_axi_m1_I_RxCtl_PwrOnRstAck( dp_fpga_axi_m1_I_to_Switch2_RxCtl_PwrOnRstAck )
	,	.from_fpga_axi_m1_I_TxCtl_PwrOnRst( dp_fpga_axi_m1_I_to_Switch2_TxCtl_PwrOnRst )
	,	.from_fpga_axi_m1_I_TxCtl_PwrOnRstAck( dp_fpga_axi_m1_I_to_Switch2_TxCtl_PwrOnRstAck )
	,	.from_fpga_axi_m1_I_WrCnt( dp_fpga_axi_m1_I_to_Switch2_WrCnt )
	,	.to_Switch_Data( dp_Switch2_to_Switch_Data )
	,	.to_Switch_RdCnt( dp_Switch2_to_Switch_RdCnt )
	,	.to_Switch_RdPtr( dp_Switch2_to_Switch_RdPtr )
	,	.to_Switch_RxCtl_PwrOnRst( dp_Switch2_to_Switch_RxCtl_PwrOnRst )
	,	.to_Switch_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch_RxCtl_PwrOnRstAck )
	,	.to_Switch_TxCtl_PwrOnRst( dp_Switch2_to_Switch_TxCtl_PwrOnRst )
	,	.to_Switch_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch_TxCtl_PwrOnRstAck )
	,	.to_Switch_WrCnt( dp_Switch2_to_Switch_WrCnt )
	,	.to_Switch13_Data( dp_Switch2_to_Switch13_Data )
	,	.to_Switch13_RdCnt( dp_Switch2_to_Switch13_RdCnt )
	,	.to_Switch13_RdPtr( dp_Switch2_to_Switch13_RdPtr )
	,	.to_Switch13_RxCtl_PwrOnRst( dp_Switch2_to_Switch13_RxCtl_PwrOnRst )
	,	.to_Switch13_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch13_RxCtl_PwrOnRstAck )
	,	.to_Switch13_TxCtl_PwrOnRst( dp_Switch2_to_Switch13_TxCtl_PwrOnRst )
	,	.to_Switch13_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch13_TxCtl_PwrOnRstAck )
	,	.to_Switch13_WrCnt( dp_Switch2_to_Switch13_WrCnt )
	,	.to_Switch14_Data( dp_Switch2_to_Switch14_Data )
	,	.to_Switch14_RdCnt( dp_Switch2_to_Switch14_RdCnt )
	,	.to_Switch14_RdPtr( dp_Switch2_to_Switch14_RdPtr )
	,	.to_Switch14_RxCtl_PwrOnRst( dp_Switch2_to_Switch14_RxCtl_PwrOnRst )
	,	.to_Switch14_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch14_RxCtl_PwrOnRstAck )
	,	.to_Switch14_TxCtl_PwrOnRst( dp_Switch2_to_Switch14_TxCtl_PwrOnRst )
	,	.to_Switch14_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch14_TxCtl_PwrOnRstAck )
	,	.to_Switch14_WrCnt( dp_Switch2_to_Switch14_WrCnt )
	,	.to_Switch20_Data( dp_Switch2_to_Switch20_Data )
	,	.to_Switch20_RdCnt( dp_Switch2_to_Switch20_RdCnt )
	,	.to_Switch20_RdPtr( dp_Switch2_to_Switch20_RdPtr )
	,	.to_Switch20_RxCtl_PwrOnRst( dp_Switch2_to_Switch20_RxCtl_PwrOnRst )
	,	.to_Switch20_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch20_RxCtl_PwrOnRstAck )
	,	.to_Switch20_TxCtl_PwrOnRst( dp_Switch2_to_Switch20_TxCtl_PwrOnRst )
	,	.to_Switch20_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch20_TxCtl_PwrOnRstAck )
	,	.to_Switch20_WrCnt( dp_Switch2_to_Switch20_WrCnt )
	,	.to_Switch23_Data( dp_Switch2_to_Switch23_Data )
	,	.to_Switch23_RdCnt( dp_Switch2_to_Switch23_RdCnt )
	,	.to_Switch23_RdPtr( dp_Switch2_to_Switch23_RdPtr )
	,	.to_Switch23_RxCtl_PwrOnRst( dp_Switch2_to_Switch23_RxCtl_PwrOnRst )
	,	.to_Switch23_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch23_RxCtl_PwrOnRstAck )
	,	.to_Switch23_TxCtl_PwrOnRst( dp_Switch2_to_Switch23_TxCtl_PwrOnRst )
	,	.to_Switch23_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch23_TxCtl_PwrOnRstAck )
	,	.to_Switch23_WrCnt( dp_Switch2_to_Switch23_WrCnt )
	,	.to_ddr_axi_s2_T_Data( dp_Switch2_to_ddr_axi_s2_T_Data )
	,	.to_ddr_axi_s2_T_RdCnt( dp_Switch2_to_ddr_axi_s2_T_RdCnt )
	,	.to_ddr_axi_s2_T_RdPtr( dp_Switch2_to_ddr_axi_s2_T_RdPtr )
	,	.to_ddr_axi_s2_T_RxCtl_PwrOnRst( dp_Switch2_to_ddr_axi_s2_T_RxCtl_PwrOnRst )
	,	.to_ddr_axi_s2_T_RxCtl_PwrOnRstAck( dp_Switch2_to_ddr_axi_s2_T_RxCtl_PwrOnRstAck )
	,	.to_ddr_axi_s2_T_TxCtl_PwrOnRst( dp_Switch2_to_ddr_axi_s2_T_TxCtl_PwrOnRst )
	,	.to_ddr_axi_s2_T_TxCtl_PwrOnRstAck( dp_Switch2_to_ddr_axi_s2_T_TxCtl_PwrOnRstAck )
	,	.to_ddr_axi_s2_T_WrCnt( dp_Switch2_to_ddr_axi_s2_T_WrCnt )
	);
	rsnoc_Switch13_main Switch13_main(
		.Sys_Clk( clockGaters_Switch13_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch13_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch13_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch13_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch13_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch13_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch13_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch13_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch13_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch1_En( dp_Switch1_to_Switch13_En )
	,	.from_Switch1_Trp_Data( dp_Switch1_to_Switch13_Trp_Data )
	,	.from_Switch1_Trp_Head( dp_Switch1_to_Switch13_Trp_Head )
	,	.from_Switch1_Trp_Rdy( dp_Switch1_to_Switch13_Trp_Rdy )
	,	.from_Switch1_Trp_Tail( dp_Switch1_to_Switch13_Trp_Tail )
	,	.from_Switch1_Trp_Vld( dp_Switch1_to_Switch13_Trp_Vld )
	,	.from_Switch2_Data( dp_Switch2_to_Switch13_Data )
	,	.from_Switch2_RdCnt( dp_Switch2_to_Switch13_RdCnt )
	,	.from_Switch2_RdPtr( dp_Switch2_to_Switch13_RdPtr )
	,	.from_Switch2_RxCtl_PwrOnRst( dp_Switch2_to_Switch13_RxCtl_PwrOnRst )
	,	.from_Switch2_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch13_RxCtl_PwrOnRstAck )
	,	.from_Switch2_TxCtl_PwrOnRst( dp_Switch2_to_Switch13_TxCtl_PwrOnRst )
	,	.from_Switch2_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch13_TxCtl_PwrOnRstAck )
	,	.from_Switch2_WrCnt( dp_Switch2_to_Switch13_WrCnt )
	,	.from_Switch4_Data( dp_Switch4_to_Switch13_Data )
	,	.from_Switch4_Head( dp_Switch4_to_Switch13_Head )
	,	.from_Switch4_Rdy( dp_Switch4_to_Switch13_Rdy )
	,	.from_Switch4_Tail( dp_Switch4_to_Switch13_Tail )
	,	.from_Switch4_Vld( dp_Switch4_to_Switch13_Vld )
	,	.from_Switch6_En( dp_Switch6_to_Switch13_En )
	,	.from_Switch6_Trp_Data( dp_Switch6_to_Switch13_Trp_Data )
	,	.from_Switch6_Trp_Head( dp_Switch6_to_Switch13_Trp_Head )
	,	.from_Switch6_Trp_Rdy( dp_Switch6_to_Switch13_Trp_Rdy )
	,	.from_Switch6_Trp_Tail( dp_Switch6_to_Switch13_Trp_Tail )
	,	.from_Switch6_Trp_Vld( dp_Switch6_to_Switch13_Trp_Vld )
	,	.to_sram_axi_s1_T_Data( dp_Switch13_to_sram_axi_s1_T_Data )
	,	.to_sram_axi_s1_T_Head( dp_Switch13_to_sram_axi_s1_T_Head )
	,	.to_sram_axi_s1_T_Rdy( dp_Switch13_to_sram_axi_s1_T_Rdy )
	,	.to_sram_axi_s1_T_Tail( dp_Switch13_to_sram_axi_s1_T_Tail )
	,	.to_sram_axi_s1_T_Vld( dp_Switch13_to_sram_axi_s1_T_Vld )
	);
	rsnoc_Switch4_main Switch4_main(
		.Sys_Clk( clockGaters_Switch4_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch4_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch4_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch4_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch4_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch4_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch4_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch4_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch4_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch5_Data( dp_Switch5_to_Switch4_Data )
	,	.from_Switch5_Head( dp_Switch5_to_Switch4_Head )
	,	.from_Switch5_Rdy( dp_Switch5_to_Switch4_Rdy )
	,	.from_Switch5_Tail( dp_Switch5_to_Switch4_Tail )
	,	.from_Switch5_Vld( dp_Switch5_to_Switch4_Vld )
	,	.to_Switch_En( dp_Switch4_to_Switch_En )
	,	.to_Switch_Trp_Data( dp_Switch4_to_Switch_Trp_Data )
	,	.to_Switch_Trp_Head( dp_Switch4_to_Switch_Trp_Head )
	,	.to_Switch_Trp_Rdy( dp_Switch4_to_Switch_Trp_Rdy )
	,	.to_Switch_Trp_Tail( dp_Switch4_to_Switch_Trp_Tail )
	,	.to_Switch_Trp_Vld( dp_Switch4_to_Switch_Trp_Vld )
	,	.to_Switch13_Data( dp_Switch4_to_Switch13_Data )
	,	.to_Switch13_Head( dp_Switch4_to_Switch13_Head )
	,	.to_Switch13_Rdy( dp_Switch4_to_Switch13_Rdy )
	,	.to_Switch13_Tail( dp_Switch4_to_Switch13_Tail )
	,	.to_Switch13_Vld( dp_Switch4_to_Switch13_Vld )
	,	.to_Switch14_Data( dp_Switch4_to_Switch14_Data )
	,	.to_Switch14_Head( dp_Switch4_to_Switch14_Head )
	,	.to_Switch14_Rdy( dp_Switch4_to_Switch14_Rdy )
	,	.to_Switch14_Tail( dp_Switch4_to_Switch14_Tail )
	,	.to_Switch14_Vld( dp_Switch4_to_Switch14_Vld )
	,	.to_Switch15_Data( dp_Switch4_to_Switch15_Data )
	,	.to_Switch15_RdCnt( dp_Switch4_to_Switch15_RdCnt )
	,	.to_Switch15_RdPtr( dp_Switch4_to_Switch15_RdPtr )
	,	.to_Switch15_RxCtl_PwrOnRst( dp_Switch4_to_Switch15_RxCtl_PwrOnRst )
	,	.to_Switch15_RxCtl_PwrOnRstAck( dp_Switch4_to_Switch15_RxCtl_PwrOnRstAck )
	,	.to_Switch15_TxCtl_PwrOnRst( dp_Switch4_to_Switch15_TxCtl_PwrOnRst )
	,	.to_Switch15_TxCtl_PwrOnRstAck( dp_Switch4_to_Switch15_TxCtl_PwrOnRstAck )
	,	.to_Switch15_WrCnt( dp_Switch4_to_Switch15_WrCnt )
	,	.to_Switch20_Data( dp_Switch4_to_Switch20_Data )
	,	.to_Switch20_Head( dp_Switch4_to_Switch20_Head )
	,	.to_Switch20_Rdy( dp_Switch4_to_Switch20_Rdy )
	,	.to_Switch20_Tail( dp_Switch4_to_Switch20_Tail )
	,	.to_Switch20_Vld( dp_Switch4_to_Switch20_Vld )
	,	.to_Switch23_Data( dp_Switch4_to_Switch23_Data )
	,	.to_Switch23_Head( dp_Switch4_to_Switch23_Head )
	,	.to_Switch23_Rdy( dp_Switch4_to_Switch23_Rdy )
	,	.to_Switch23_Tail( dp_Switch4_to_Switch23_Tail )
	,	.to_Switch23_Vld( dp_Switch4_to_Switch23_Vld )
	,	.to_ddr_axi_s0_T_Data( dp_Switch4_to_ddr_axi_s0_T_Data )
	,	.to_ddr_axi_s0_T_Head( dp_Switch4_to_ddr_axi_s0_T_Head )
	,	.to_ddr_axi_s0_T_Rdy( dp_Switch4_to_ddr_axi_s0_T_Rdy )
	,	.to_ddr_axi_s0_T_Tail( dp_Switch4_to_ddr_axi_s0_T_Tail )
	,	.to_ddr_axi_s0_T_Vld( dp_Switch4_to_ddr_axi_s0_T_Vld )
	);
	rsnoc_clockGaters_Switch7_main_Sys clockGaters_Switch7_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f0f )
	,	.Sys_Pwr_WakeUp( u_2c90 )
	,	.SysOut_Clk( clockGaters_Switch7_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch7_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch7_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch7_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch7_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch7_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch7_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch7_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch7_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch7_main Switch7_main(
		.Sys_Clk( clockGaters_Switch7_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch7_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch7_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch7_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch7_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch7_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch7_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch7_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch7_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch3_Data( dp_Switch3_to_Switch7_Data )
	,	.from_Switch3_Head( dp_Switch3_to_Switch7_Head )
	,	.from_Switch3_Rdy( dp_Switch3_to_Switch7_Rdy )
	,	.from_Switch3_Tail( dp_Switch3_to_Switch7_Tail )
	,	.from_Switch3_Vld( dp_Switch3_to_Switch7_Vld )
	,	.from_Switch5_En( dp_Switch5_to_Switch7_En )
	,	.from_Switch5_Trp_Data( dp_Switch5_to_Switch7_Trp_Data )
	,	.from_Switch5_Trp_Head( dp_Switch5_to_Switch7_Trp_Head )
	,	.from_Switch5_Trp_Rdy( dp_Switch5_to_Switch7_Trp_Rdy )
	,	.from_Switch5_Trp_Tail( dp_Switch5_to_Switch7_Trp_Tail )
	,	.from_Switch5_Trp_Vld( dp_Switch5_to_Switch7_Trp_Vld )
	,	.to_SCU_Multi_APB_T_En( dp_Switch7_to_SCU_Multi_APB_T_En )
	,	.to_SCU_Multi_APB_T_Trp_Data( dp_Switch7_to_SCU_Multi_APB_T_Trp_Data )
	,	.to_SCU_Multi_APB_T_Trp_Head( dp_Switch7_to_SCU_Multi_APB_T_Trp_Head )
	,	.to_SCU_Multi_APB_T_Trp_Rdy( dp_Switch7_to_SCU_Multi_APB_T_Trp_Rdy )
	,	.to_SCU_Multi_APB_T_Trp_Tail( dp_Switch7_to_SCU_Multi_APB_T_Trp_Tail )
	,	.to_SCU_Multi_APB_T_Trp_Vld( dp_Switch7_to_SCU_Multi_APB_T_Trp_Vld )
	);
	rsnoc_Switch5_main Switch5_main(
		.Sys_Clk( clockGaters_Switch5_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch5_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch5_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch5_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch5_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch5_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch5_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch5_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch5_main_Sys_netTree_Pwr_WakeUp )
	,	.from_acpu_axi_m0_I_Data( dp_acpu_axi_m0_I_to_Switch5_Data )
	,	.from_acpu_axi_m0_I_Head( dp_acpu_axi_m0_I_to_Switch5_Head )
	,	.from_acpu_axi_m0_I_Rdy( dp_acpu_axi_m0_I_to_Switch5_Rdy )
	,	.from_acpu_axi_m0_I_Tail( dp_acpu_axi_m0_I_to_Switch5_Tail )
	,	.from_acpu_axi_m0_I_Vld( dp_acpu_axi_m0_I_to_Switch5_Vld )
	,	.from_arm_axi_m0_I_Data( dp_arm_axi_m0_I_to_Switch5_Data )
	,	.from_arm_axi_m0_I_Head( dp_arm_axi_m0_I_to_Switch5_Head )
	,	.from_arm_axi_m0_I_Rdy( dp_arm_axi_m0_I_to_Switch5_Rdy )
	,	.from_arm_axi_m0_I_Tail( dp_arm_axi_m0_I_to_Switch5_Tail )
	,	.from_arm_axi_m0_I_Vld( dp_arm_axi_m0_I_to_Switch5_Vld )
	,	.to_Switch4_Data( dp_Switch5_to_Switch4_Data )
	,	.to_Switch4_Head( dp_Switch5_to_Switch4_Head )
	,	.to_Switch4_Rdy( dp_Switch5_to_Switch4_Rdy )
	,	.to_Switch4_Tail( dp_Switch5_to_Switch4_Tail )
	,	.to_Switch4_Vld( dp_Switch5_to_Switch4_Vld )
	,	.to_Switch7_En( dp_Switch5_to_Switch7_En )
	,	.to_Switch7_Trp_Data( dp_Switch5_to_Switch7_Trp_Data )
	,	.to_Switch7_Trp_Head( dp_Switch5_to_Switch7_Trp_Head )
	,	.to_Switch7_Trp_Rdy( dp_Switch5_to_Switch7_Trp_Rdy )
	,	.to_Switch7_Trp_Tail( dp_Switch5_to_Switch7_Trp_Tail )
	,	.to_Switch7_Trp_Vld( dp_Switch5_to_Switch7_Trp_Vld )
	);
	rsnoc_arm_axi_m0_I_main arm_axi_m0_I_main(
		.Gen_Req_Addr( arm_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( arm_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( arm_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( arm_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( arm_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( arm_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( arm_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( arm_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( arm_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( arm_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( arm_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( arm_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( arm_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( arm_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( arm_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( arm_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( arm_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( arm_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( arm_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( arm_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( arm_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( arm_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_arm_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_arm_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_arm_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_arm_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_arm_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_arm_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_arm_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_arm_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_arm_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( arm_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( arm_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( arm_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( arm_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch28_En( svc_Switch28_to_arm_axi_m0_I_En )
	,	.from_Switch28_Trp_Data( svc_Switch28_to_arm_axi_m0_I_Trp_Data )
	,	.from_Switch28_Trp_Head( svc_Switch28_to_arm_axi_m0_I_Trp_Head )
	,	.from_Switch28_Trp_Rdy( svc_Switch28_to_arm_axi_m0_I_Trp_Rdy )
	,	.from_Switch28_Trp_Tail( svc_Switch28_to_arm_axi_m0_I_Trp_Tail )
	,	.from_Switch28_Trp_Vld( svc_Switch28_to_arm_axi_m0_I_Trp_Vld )
	,	.from_Switch9_Data( dp_Switch9_to_arm_axi_m0_I_Data )
	,	.from_Switch9_Head( dp_Switch9_to_arm_axi_m0_I_Head )
	,	.from_Switch9_Rdy( dp_Switch9_to_arm_axi_m0_I_Rdy )
	,	.from_Switch9_Tail( dp_Switch9_to_arm_axi_m0_I_Tail )
	,	.from_Switch9_Vld( dp_Switch9_to_arm_axi_m0_I_Vld )
	,	.to_Switch29_En( svc_arm_axi_m0_I_to_Switch29_En )
	,	.to_Switch29_Trp_Data( svc_arm_axi_m0_I_to_Switch29_Trp_Data )
	,	.to_Switch29_Trp_Head( svc_arm_axi_m0_I_to_Switch29_Trp_Head )
	,	.to_Switch29_Trp_Rdy( svc_arm_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.to_Switch29_Trp_Tail( svc_arm_axi_m0_I_to_Switch29_Trp_Tail )
	,	.to_Switch29_Trp_Vld( svc_arm_axi_m0_I_to_Switch29_Trp_Vld )
	,	.to_Switch5_Data( dp_arm_axi_m0_I_to_Switch5_Data )
	,	.to_Switch5_Head( dp_arm_axi_m0_I_to_Switch5_Head )
	,	.to_Switch5_Rdy( dp_arm_axi_m0_I_to_Switch5_Rdy )
	,	.to_Switch5_Tail( dp_arm_axi_m0_I_to_Switch5_Tail )
	,	.to_Switch5_Vld( dp_arm_axi_m0_I_to_Switch5_Vld )
	);
	rsnoc_Switch29_main Switch29_main(
		.Sys_Clk( clockGaters_Switch29_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch29_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch29_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch29_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch29_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch29_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch29_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch29_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch29_main_Sys_netTree_Pwr_WakeUp )
	,	.from_acpu_axi_m0_I_En( svc_acpu_axi_m0_I_to_Switch29_En )
	,	.from_acpu_axi_m0_I_Trp_Data( svc_acpu_axi_m0_I_to_Switch29_Trp_Data )
	,	.from_acpu_axi_m0_I_Trp_Head( svc_acpu_axi_m0_I_to_Switch29_Trp_Head )
	,	.from_acpu_axi_m0_I_Trp_Rdy( svc_acpu_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.from_acpu_axi_m0_I_Trp_Tail( svc_acpu_axi_m0_I_to_Switch29_Trp_Tail )
	,	.from_acpu_axi_m0_I_Trp_Vld( svc_acpu_axi_m0_I_to_Switch29_Trp_Vld )
	,	.from_arm_axi_m0_I_En( svc_arm_axi_m0_I_to_Switch29_En )
	,	.from_arm_axi_m0_I_Trp_Data( svc_arm_axi_m0_I_to_Switch29_Trp_Data )
	,	.from_arm_axi_m0_I_Trp_Head( svc_arm_axi_m0_I_to_Switch29_Trp_Head )
	,	.from_arm_axi_m0_I_Trp_Rdy( svc_arm_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.from_arm_axi_m0_I_Trp_Tail( svc_arm_axi_m0_I_to_Switch29_Trp_Tail )
	,	.from_arm_axi_m0_I_Trp_Vld( svc_arm_axi_m0_I_to_Switch29_Trp_Vld )
	,	.from_bcpu_ahb_m0_I_En( svc_bcpu_ahb_m0_I_to_Switch29_En )
	,	.from_bcpu_ahb_m0_I_Trp_Data( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Data )
	,	.from_bcpu_ahb_m0_I_Trp_Head( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Head )
	,	.from_bcpu_ahb_m0_I_Trp_Rdy( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Rdy )
	,	.from_bcpu_ahb_m0_I_Trp_Tail( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Tail )
	,	.from_bcpu_ahb_m0_I_Trp_Vld( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Vld )
	,	.from_cpu_observer_Data( svc_cpu_observer_to_Switch29_Data )
	,	.from_cpu_observer_Head( svc_cpu_observer_to_Switch29_Head )
	,	.from_cpu_observer_Rdy( svc_cpu_observer_to_Switch29_Rdy )
	,	.from_cpu_observer_Tail( svc_cpu_observer_to_Switch29_Tail )
	,	.from_cpu_observer_Vld( svc_cpu_observer_to_Switch29_Vld )
	,	.from_dma_axi_m0_I_En( svc_dma_axi_m0_I_to_Switch29_En )
	,	.from_dma_axi_m0_I_Trp_Data( svc_dma_axi_m0_I_to_Switch29_Trp_Data )
	,	.from_dma_axi_m0_I_Trp_Head( svc_dma_axi_m0_I_to_Switch29_Trp_Head )
	,	.from_dma_axi_m0_I_Trp_Rdy( svc_dma_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.from_dma_axi_m0_I_Trp_Tail( svc_dma_axi_m0_I_to_Switch29_Trp_Tail )
	,	.from_dma_axi_m0_I_Trp_Vld( svc_dma_axi_m0_I_to_Switch29_Trp_Vld )
	,	.from_dma_axi_m1_I_En( svc_dma_axi_m1_I_to_Switch29_En )
	,	.from_dma_axi_m1_I_Trp_Data( svc_dma_axi_m1_I_to_Switch29_Trp_Data )
	,	.from_dma_axi_m1_I_Trp_Head( svc_dma_axi_m1_I_to_Switch29_Trp_Head )
	,	.from_dma_axi_m1_I_Trp_Rdy( svc_dma_axi_m1_I_to_Switch29_Trp_Rdy )
	,	.from_dma_axi_m1_I_Trp_Tail( svc_dma_axi_m1_I_to_Switch29_Trp_Tail )
	,	.from_dma_axi_m1_I_Trp_Vld( svc_dma_axi_m1_I_to_Switch29_Trp_Vld )
	,	.from_fpga_axi_m0_I_Data( svc_fpga_axi_m0_I_to_Switch29_Data )
	,	.from_fpga_axi_m0_I_RdCnt( svc_fpga_axi_m0_I_to_Switch29_RdCnt )
	,	.from_fpga_axi_m0_I_RdPtr( svc_fpga_axi_m0_I_to_Switch29_RdPtr )
	,	.from_fpga_axi_m0_I_RxCtl_PwrOnRst( svc_fpga_axi_m0_I_to_Switch29_RxCtl_PwrOnRst )
	,	.from_fpga_axi_m0_I_RxCtl_PwrOnRstAck( svc_fpga_axi_m0_I_to_Switch29_RxCtl_PwrOnRstAck )
	,	.from_fpga_axi_m0_I_TxCtl_PwrOnRst( svc_fpga_axi_m0_I_to_Switch29_TxCtl_PwrOnRst )
	,	.from_fpga_axi_m0_I_TxCtl_PwrOnRstAck( svc_fpga_axi_m0_I_to_Switch29_TxCtl_PwrOnRstAck )
	,	.from_fpga_axi_m0_I_WrCnt( svc_fpga_axi_m0_I_to_Switch29_WrCnt )
	,	.from_fpga_axi_m1_I_Data( svc_fpga_axi_m1_I_to_Switch29_Data )
	,	.from_fpga_axi_m1_I_RdCnt( svc_fpga_axi_m1_I_to_Switch29_RdCnt )
	,	.from_fpga_axi_m1_I_RdPtr( svc_fpga_axi_m1_I_to_Switch29_RdPtr )
	,	.from_fpga_axi_m1_I_RxCtl_PwrOnRst( svc_fpga_axi_m1_I_to_Switch29_RxCtl_PwrOnRst )
	,	.from_fpga_axi_m1_I_RxCtl_PwrOnRstAck( svc_fpga_axi_m1_I_to_Switch29_RxCtl_PwrOnRstAck )
	,	.from_fpga_axi_m1_I_TxCtl_PwrOnRst( svc_fpga_axi_m1_I_to_Switch29_TxCtl_PwrOnRst )
	,	.from_fpga_axi_m1_I_TxCtl_PwrOnRstAck( svc_fpga_axi_m1_I_to_Switch29_TxCtl_PwrOnRstAck )
	,	.from_fpga_axi_m1_I_WrCnt( svc_fpga_axi_m1_I_to_Switch29_WrCnt )
	,	.from_gbe_axi_m0_I_En( svc_gbe_axi_m0_I_to_Switch29_En )
	,	.from_gbe_axi_m0_I_Trp_Data( svc_gbe_axi_m0_I_to_Switch29_Trp_Data )
	,	.from_gbe_axi_m0_I_Trp_Head( svc_gbe_axi_m0_I_to_Switch29_Trp_Head )
	,	.from_gbe_axi_m0_I_Trp_Rdy( svc_gbe_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.from_gbe_axi_m0_I_Trp_Tail( svc_gbe_axi_m0_I_to_Switch29_Trp_Tail )
	,	.from_gbe_axi_m0_I_Trp_Vld( svc_gbe_axi_m0_I_to_Switch29_Trp_Vld )
	,	.from_pufcc_axi_m0_I_Data( svc_pufcc_axi_m0_I_to_Switch29_Data )
	,	.from_pufcc_axi_m0_I_Head( svc_pufcc_axi_m0_I_to_Switch29_Head )
	,	.from_pufcc_axi_m0_I_Rdy( svc_pufcc_axi_m0_I_to_Switch29_Rdy )
	,	.from_pufcc_axi_m0_I_Tail( svc_pufcc_axi_m0_I_to_Switch29_Tail )
	,	.from_pufcc_axi_m0_I_Vld( svc_pufcc_axi_m0_I_to_Switch29_Vld )
	,	.from_usb_axi_m0_I_Data( svc_usb_axi_m0_I_to_Switch29_Data )
	,	.from_usb_axi_m0_I_Head( svc_usb_axi_m0_I_to_Switch29_Head )
	,	.from_usb_axi_m0_I_Rdy( svc_usb_axi_m0_I_to_Switch29_Rdy )
	,	.from_usb_axi_m0_I_Tail( svc_usb_axi_m0_I_to_Switch29_Tail )
	,	.from_usb_axi_m0_I_Vld( svc_usb_axi_m0_I_to_Switch29_Vld )
	,	.to_Switch33_Data( svc_Switch29_to_Switch33_Data )
	,	.to_Switch33_Head( svc_Switch29_to_Switch33_Head )
	,	.to_Switch33_Rdy( svc_Switch29_to_Switch33_Rdy )
	,	.to_Switch33_Tail( svc_Switch29_to_Switch33_Tail )
	,	.to_Switch33_Vld( svc_Switch29_to_Switch33_Vld )
	);
	rsnoc_dma_axi_m1_I_main dma_axi_m1_I_main(
		.Gen_Req_Addr( dma_axi_m1_I_Req_Addr )
	,	.Gen_Req_Be( dma_axi_m1_I_Req_Be )
	,	.Gen_Req_BurstType( dma_axi_m1_I_Req_BurstType )
	,	.Gen_Req_Data( dma_axi_m1_I_Req_Data )
	,	.Gen_Req_Last( dma_axi_m1_I_Req_Last )
	,	.Gen_Req_Len1( dma_axi_m1_I_Req_Len1 )
	,	.Gen_Req_Lock( dma_axi_m1_I_Req_Lock )
	,	.Gen_Req_Opc( dma_axi_m1_I_Req_Opc )
	,	.Gen_Req_Rdy( dma_axi_m1_I_Req_Rdy )
	,	.Gen_Req_SeqId( dma_axi_m1_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( dma_axi_m1_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( dma_axi_m1_I_Req_SeqUnique )
	,	.Gen_Req_User( dma_axi_m1_I_Req_User )
	,	.Gen_Req_Vld( dma_axi_m1_I_Req_Vld )
	,	.Gen_Rsp_Data( dma_axi_m1_I_Rsp_Data )
	,	.Gen_Rsp_Last( dma_axi_m1_I_Rsp_Last )
	,	.Gen_Rsp_Opc( dma_axi_m1_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( dma_axi_m1_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( dma_axi_m1_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( dma_axi_m1_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( dma_axi_m1_I_Rsp_Status )
	,	.Gen_Rsp_Vld( dma_axi_m1_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_dma_axi_m1_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_dma_axi_m1_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_dma_axi_m1_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_dma_axi_m1_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_dma_axi_m1_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_dma_axi_m1_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_dma_axi_m1_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_dma_axi_m1_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_dma_axi_m1_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( dma_axi_m1_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( dma_axi_m1_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( dma_axi_m1_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( dma_axi_m1_I_TransactionStat_StopCxt )
	,	.from_Switch28_En( svc_Switch28_to_dma_axi_m1_I_En )
	,	.from_Switch28_Trp_Data( svc_Switch28_to_dma_axi_m1_I_Trp_Data )
	,	.from_Switch28_Trp_Head( svc_Switch28_to_dma_axi_m1_I_Trp_Head )
	,	.from_Switch28_Trp_Rdy( svc_Switch28_to_dma_axi_m1_I_Trp_Rdy )
	,	.from_Switch28_Trp_Tail( svc_Switch28_to_dma_axi_m1_I_Trp_Tail )
	,	.from_Switch28_Trp_Vld( svc_Switch28_to_dma_axi_m1_I_Trp_Vld )
	,	.from_Switch6Resp001_Data( dp_Switch6Resp001_to_dma_axi_m1_I_Data )
	,	.from_Switch6Resp001_Head( dp_Switch6Resp001_to_dma_axi_m1_I_Head )
	,	.from_Switch6Resp001_Rdy( dp_Switch6Resp001_to_dma_axi_m1_I_Rdy )
	,	.from_Switch6Resp001_Tail( dp_Switch6Resp001_to_dma_axi_m1_I_Tail )
	,	.from_Switch6Resp001_Vld( dp_Switch6Resp001_to_dma_axi_m1_I_Vld )
	,	.to_Switch29_En( svc_dma_axi_m1_I_to_Switch29_En )
	,	.to_Switch29_Trp_Data( svc_dma_axi_m1_I_to_Switch29_Trp_Data )
	,	.to_Switch29_Trp_Head( svc_dma_axi_m1_I_to_Switch29_Trp_Head )
	,	.to_Switch29_Trp_Rdy( svc_dma_axi_m1_I_to_Switch29_Trp_Rdy )
	,	.to_Switch29_Trp_Tail( svc_dma_axi_m1_I_to_Switch29_Trp_Tail )
	,	.to_Switch29_Trp_Vld( svc_dma_axi_m1_I_to_Switch29_Trp_Vld )
	,	.to_Switch6_Data( dp_dma_axi_m1_I_to_Switch6_Data )
	,	.to_Switch6_Head( dp_dma_axi_m1_I_to_Switch6_Head )
	,	.to_Switch6_Rdy( dp_dma_axi_m1_I_to_Switch6_Rdy )
	,	.to_Switch6_Tail( dp_dma_axi_m1_I_to_Switch6_Tail )
	,	.to_Switch6_Vld( dp_dma_axi_m1_I_to_Switch6_Vld )
	);
	rsnoc_DMA_probe_main DMA_probe_main(
		.Sys_Clk( clockGaters_DMA_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_DMA_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_DMA_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_DMA_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_DMA_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_DMA_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_DMA_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_DMA_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_DMA_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( dma_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( dma_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( dma_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( dma_axi_m0_I_TransactionStat_StopCxt )
	,	.TransactionStat_1_Start( dma_axi_m1_I_TransactionStat_Start )
	,	.TransactionStat_1_StartCxt( dma_axi_m1_I_TransactionStat_StartCxt )
	,	.TransactionStat_1_Stop( dma_axi_m1_I_TransactionStat_Stop )
	,	.TransactionStat_1_StopCxt( dma_axi_m1_I_TransactionStat_StopCxt )
	,	.from_Switch32_En( svc_Switch32_to_DMA_probe_En )
	,	.from_Switch32_Trp_Data( svc_Switch32_to_DMA_probe_Trp_Data )
	,	.from_Switch32_Trp_Head( svc_Switch32_to_DMA_probe_Trp_Head )
	,	.from_Switch32_Trp_Rdy( svc_Switch32_to_DMA_probe_Trp_Rdy )
	,	.from_Switch32_Trp_Tail( svc_Switch32_to_DMA_probe_Trp_Tail )
	,	.from_Switch32_Trp_Vld( svc_Switch32_to_DMA_probe_Trp_Vld )
	,	.to_Switch25_En( obs_DMA_probe_to_Switch25_En )
	,	.to_Switch25_Trp_Data( obs_DMA_probe_to_Switch25_Trp_Data )
	,	.to_Switch25_Trp_Head( obs_DMA_probe_to_Switch25_Trp_Head )
	,	.to_Switch25_Trp_Rdy( obs_DMA_probe_to_Switch25_Trp_Rdy )
	,	.to_Switch25_Trp_Tail( obs_DMA_probe_to_Switch25_Trp_Tail )
	,	.to_Switch25_Trp_Vld( obs_DMA_probe_to_Switch25_Trp_Vld )
	,	.to_Switch33_En( svc_DMA_probe_to_Switch33_En )
	,	.to_Switch33_Trp_Data( svc_DMA_probe_to_Switch33_Trp_Data )
	,	.to_Switch33_Trp_Head( svc_DMA_probe_to_Switch33_Trp_Head )
	,	.to_Switch33_Trp_Rdy( svc_DMA_probe_to_Switch33_Trp_Rdy )
	,	.to_Switch33_Trp_Tail( svc_DMA_probe_to_Switch33_Trp_Tail )
	,	.to_Switch33_Trp_Vld( svc_DMA_probe_to_Switch33_Trp_Vld )
	);
	rsnoc_clockGaters_gbe_apb_s0 clockGaters_gbe_apb_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_1dd0 )
	,	.Sys_Pwr_WakeUp( u_4ecf )
	,	.SysOut_Clk( clockGaters_gbe_apb_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_gbe_apb_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_gbe_apb_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_gbe_apb_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_gbe_apb_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_gbe_apb_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_gbe_apb_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_gbe_apb_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_gbe_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_gbe_apb_s0_main gbe_apb_s0_main(
		.Apb_0_paddr( gbe_apb_s0_paddr )
	,	.Apb_0_penable( gbe_apb_s0_penable )
	,	.Apb_0_prdata( gbe_apb_s0_prdata )
	,	.Apb_0_pready( gbe_apb_s0_pready )
	,	.Apb_0_psel( gbe_apb_s0_psel )
	,	.Apb_0_pslverr( gbe_apb_s0_pslverr )
	,	.Apb_0_pwbe( gbe_apb_s0_pwbe )
	,	.Apb_0_pwdata( gbe_apb_s0_pwdata )
	,	.Apb_0_pwrite( gbe_apb_s0_pwrite )
	,	.Gen_Req_Addr( gbe_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( gbe_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( gbe_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( gbe_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( gbe_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( gbe_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( gbe_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( gbe_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( gbe_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( gbe_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( gbe_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( gbe_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( gbe_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( gbe_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( gbe_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( gbe_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( gbe_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( gbe_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( gbe_apb_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_gbe_apb_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_gbe_apb_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_gbe_apb_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_gbe_apb_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_gbe_apb_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_gbe_apb_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_gbe_apb_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_gbe_apb_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_gbe_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_gbe_apb_s0_T clockGaters_gbe_apb_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_dc9 )
	,	.Sys_Pwr_WakeUp( u_f14a )
	,	.SysOut_Clk( clockGaters_gbe_apb_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_gbe_apb_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_gbe_apb_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_gbe_apb_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_gbe_apb_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_gbe_apb_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_gbe_apb_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_gbe_apb_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_gbe_apb_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_gbe_apb_s0_T_main gbe_apb_s0_T_main(
		.Gen_Req_Addr( gbe_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( gbe_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( gbe_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( gbe_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( gbe_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( gbe_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( gbe_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( gbe_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( gbe_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( gbe_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( gbe_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( gbe_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( gbe_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( gbe_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( gbe_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( gbe_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( gbe_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( gbe_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( gbe_apb_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_gbe_apb_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_gbe_apb_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_gbe_apb_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_gbe_apb_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_gbe_apb_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_gbe_apb_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_gbe_apb_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_gbe_apb_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_gbe_apb_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch_Data( dp_Switch_to_gbe_apb_s0_T_Data )
	,	.from_Switch_Head( dp_Switch_to_gbe_apb_s0_T_Head )
	,	.from_Switch_Rdy( dp_Switch_to_gbe_apb_s0_T_Rdy )
	,	.from_Switch_Tail( dp_Switch_to_gbe_apb_s0_T_Tail )
	,	.from_Switch_Vld( dp_Switch_to_gbe_apb_s0_T_Vld )
	,	.to_Switch25_En( obs_gbe_apb_s0_T_to_Switch25_En )
	,	.to_Switch25_Trp_Data( obs_gbe_apb_s0_T_to_Switch25_Trp_Data )
	,	.to_Switch25_Trp_Head( obs_gbe_apb_s0_T_to_Switch25_Trp_Head )
	,	.to_Switch25_Trp_Rdy( obs_gbe_apb_s0_T_to_Switch25_Trp_Rdy )
	,	.to_Switch25_Trp_Tail( obs_gbe_apb_s0_T_to_Switch25_Trp_Tail )
	,	.to_Switch25_Trp_Vld( obs_gbe_apb_s0_T_to_Switch25_Trp_Vld )
	,	.to_SwitchResp001_Data( dp_gbe_apb_s0_T_to_SwitchResp001_Data )
	,	.to_SwitchResp001_Head( dp_gbe_apb_s0_T_to_SwitchResp001_Head )
	,	.to_SwitchResp001_Rdy( dp_gbe_apb_s0_T_to_SwitchResp001_Rdy )
	,	.to_SwitchResp001_Tail( dp_gbe_apb_s0_T_to_SwitchResp001_Tail )
	,	.to_SwitchResp001_Vld( dp_gbe_apb_s0_T_to_SwitchResp001_Vld )
	);
	rsnoc_Switch25_main Switch25_main(
		.Sys_Clk( clockGaters_Switch25_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch25_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch25_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch25_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch25_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch25_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch25_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch25_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch25_main_Sys_netTree_Pwr_WakeUp )
	,	.from_BCPU_probe_En( obs_BCPU_probe_to_Switch25_En )
	,	.from_BCPU_probe_Trp_Data( obs_BCPU_probe_to_Switch25_Trp_Data )
	,	.from_BCPU_probe_Trp_Head( obs_BCPU_probe_to_Switch25_Trp_Head )
	,	.from_BCPU_probe_Trp_Rdy( obs_BCPU_probe_to_Switch25_Trp_Rdy )
	,	.from_BCPU_probe_Trp_Tail( obs_BCPU_probe_to_Switch25_Trp_Tail )
	,	.from_BCPU_probe_Trp_Vld( obs_BCPU_probe_to_Switch25_Trp_Vld )
	,	.from_DMA_apb_s0_T_En( obs_DMA_apb_s0_T_to_Switch25_En )
	,	.from_DMA_apb_s0_T_Trp_Data( obs_DMA_apb_s0_T_to_Switch25_Trp_Data )
	,	.from_DMA_apb_s0_T_Trp_Head( obs_DMA_apb_s0_T_to_Switch25_Trp_Head )
	,	.from_DMA_apb_s0_T_Trp_Rdy( obs_DMA_apb_s0_T_to_Switch25_Trp_Rdy )
	,	.from_DMA_apb_s0_T_Trp_Tail( obs_DMA_apb_s0_T_to_Switch25_Trp_Tail )
	,	.from_DMA_apb_s0_T_Trp_Vld( obs_DMA_apb_s0_T_to_Switch25_Trp_Vld )
	,	.from_DMA_probe_En( obs_DMA_probe_to_Switch25_En )
	,	.from_DMA_probe_Trp_Data( obs_DMA_probe_to_Switch25_Trp_Data )
	,	.from_DMA_probe_Trp_Head( obs_DMA_probe_to_Switch25_Trp_Head )
	,	.from_DMA_probe_Trp_Rdy( obs_DMA_probe_to_Switch25_Trp_Rdy )
	,	.from_DMA_probe_Trp_Tail( obs_DMA_probe_to_Switch25_Trp_Tail )
	,	.from_DMA_probe_Trp_Vld( obs_DMA_probe_to_Switch25_Trp_Vld )
	,	.from_gbe_apb_s0_T_En( obs_gbe_apb_s0_T_to_Switch25_En )
	,	.from_gbe_apb_s0_T_Trp_Data( obs_gbe_apb_s0_T_to_Switch25_Trp_Data )
	,	.from_gbe_apb_s0_T_Trp_Head( obs_gbe_apb_s0_T_to_Switch25_Trp_Head )
	,	.from_gbe_apb_s0_T_Trp_Rdy( obs_gbe_apb_s0_T_to_Switch25_Trp_Rdy )
	,	.from_gbe_apb_s0_T_Trp_Tail( obs_gbe_apb_s0_T_to_Switch25_Trp_Tail )
	,	.from_gbe_apb_s0_T_Trp_Vld( obs_gbe_apb_s0_T_to_Switch25_Trp_Vld )
	,	.to_Switch27_Data( obs_Switch25_to_Switch27_Data )
	,	.to_Switch27_Head( obs_Switch25_to_Switch27_Head )
	,	.to_Switch27_Rdy( obs_Switch25_to_Switch27_Rdy )
	,	.to_Switch27_Tail( obs_Switch25_to_Switch27_Tail )
	,	.to_Switch27_Vld( obs_Switch25_to_Switch27_Vld )
	);
	rsnoc_DMA_apb_s0_T_main DMA_apb_s0_T_main(
		.Gen_Req_Addr( DMA_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( DMA_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( DMA_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( DMA_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( DMA_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( DMA_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( DMA_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( DMA_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( DMA_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( DMA_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( DMA_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( DMA_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( DMA_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( DMA_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( DMA_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( DMA_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( DMA_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( DMA_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( DMA_apb_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_DMA_apb_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_DMA_apb_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_DMA_apb_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_DMA_apb_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_DMA_apb_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_DMA_apb_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_DMA_apb_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_DMA_apb_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_DMA_apb_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch_Data( dp_Switch_to_DMA_apb_s0_T_Data )
	,	.from_Switch_Head( dp_Switch_to_DMA_apb_s0_T_Head )
	,	.from_Switch_Rdy( dp_Switch_to_DMA_apb_s0_T_Rdy )
	,	.from_Switch_Tail( dp_Switch_to_DMA_apb_s0_T_Tail )
	,	.from_Switch_Vld( dp_Switch_to_DMA_apb_s0_T_Vld )
	,	.to_Switch25_En( obs_DMA_apb_s0_T_to_Switch25_En )
	,	.to_Switch25_Trp_Data( obs_DMA_apb_s0_T_to_Switch25_Trp_Data )
	,	.to_Switch25_Trp_Head( obs_DMA_apb_s0_T_to_Switch25_Trp_Head )
	,	.to_Switch25_Trp_Rdy( obs_DMA_apb_s0_T_to_Switch25_Trp_Rdy )
	,	.to_Switch25_Trp_Tail( obs_DMA_apb_s0_T_to_Switch25_Trp_Tail )
	,	.to_Switch25_Trp_Vld( obs_DMA_apb_s0_T_to_Switch25_Trp_Vld )
	,	.to_SwitchResp001_Data( dp_DMA_apb_s0_T_to_SwitchResp001_Data )
	,	.to_SwitchResp001_Head( dp_DMA_apb_s0_T_to_SwitchResp001_Head )
	,	.to_SwitchResp001_Rdy( dp_DMA_apb_s0_T_to_SwitchResp001_Rdy )
	,	.to_SwitchResp001_Tail( dp_DMA_apb_s0_T_to_SwitchResp001_Tail )
	,	.to_SwitchResp001_Vld( dp_DMA_apb_s0_T_to_SwitchResp001_Vld )
	);
	rsnoc_clockGaters_Periph_Multi_APB clockGaters_Periph_Multi_APB(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_363c )
	,	.Sys_Pwr_WakeUp( u_1663 )
	,	.SysOut_Clk( clockGaters_Periph_Multi_APB_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Periph_Multi_APB_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Periph_Multi_APB_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Periph_Multi_APB_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Periph_Multi_APB_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Periph_Multi_APB_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Periph_Multi_APB_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Periph_Multi_APB_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Periph_Multi_APB_netTree_Pwr_WakeUp )
	);
	rsnoc_Periph_Multi_APB_main Periph_Multi_APB_main(
		.Apb_GPIO_apb_s0_paddr( GPIO_apb_s0_paddr )
	,	.Apb_GPIO_apb_s0_penable( GPIO_apb_s0_penable )
	,	.Apb_GPIO_apb_s0_prdata( GPIO_apb_s0_prdata )
	,	.Apb_GPIO_apb_s0_pready( GPIO_apb_s0_pready )
	,	.Apb_GPIO_apb_s0_psel( GPIO_apb_s0_psel )
	,	.Apb_GPIO_apb_s0_pslverr( GPIO_apb_s0_pslverr )
	,	.Apb_GPIO_apb_s0_pwbe( GPIO_apb_s0_pwbe )
	,	.Apb_GPIO_apb_s0_pwdata( GPIO_apb_s0_pwdata )
	,	.Apb_GPIO_apb_s0_pwrite( GPIO_apb_s0_pwrite )
	,	.Apb_GPT_apb_s0_paddr( GPT_apb_s0_paddr )
	,	.Apb_GPT_apb_s0_penable( GPT_apb_s0_penable )
	,	.Apb_GPT_apb_s0_prdata( GPT_apb_s0_prdata )
	,	.Apb_GPT_apb_s0_pready( GPT_apb_s0_pready )
	,	.Apb_GPT_apb_s0_psel( GPT_apb_s0_psel )
	,	.Apb_GPT_apb_s0_pslverr( GPT_apb_s0_pslverr )
	,	.Apb_GPT_apb_s0_pwbe( GPT_apb_s0_pwbe )
	,	.Apb_GPT_apb_s0_pwdata( GPT_apb_s0_pwdata )
	,	.Apb_GPT_apb_s0_pwrite( GPT_apb_s0_pwrite )
	,	.Apb_I2C_apb_s0_paddr( I2C_apb_s0_paddr )
	,	.Apb_I2C_apb_s0_penable( I2C_apb_s0_penable )
	,	.Apb_I2C_apb_s0_prdata( I2C_apb_s0_prdata )
	,	.Apb_I2C_apb_s0_pready( I2C_apb_s0_pready )
	,	.Apb_I2C_apb_s0_psel( I2C_apb_s0_psel )
	,	.Apb_I2C_apb_s0_pslverr( I2C_apb_s0_pslverr )
	,	.Apb_I2C_apb_s0_pwbe( I2C_apb_s0_pwbe )
	,	.Apb_I2C_apb_s0_pwdata( I2C_apb_s0_pwdata )
	,	.Apb_I2C_apb_s0_pwrite( I2C_apb_s0_pwrite )
	,	.Apb_MBOX_apb_s0_paddr( MBOX_apb_s0_paddr )
	,	.Apb_MBOX_apb_s0_penable( MBOX_apb_s0_penable )
	,	.Apb_MBOX_apb_s0_prdata( MBOX_apb_s0_prdata )
	,	.Apb_MBOX_apb_s0_pready( MBOX_apb_s0_pready )
	,	.Apb_MBOX_apb_s0_psel( MBOX_apb_s0_psel )
	,	.Apb_MBOX_apb_s0_pslverr( MBOX_apb_s0_pslverr )
	,	.Apb_MBOX_apb_s0_pwbe( MBOX_apb_s0_pwbe )
	,	.Apb_MBOX_apb_s0_pwdata( MBOX_apb_s0_pwdata )
	,	.Apb_MBOX_apb_s0_pwrite( MBOX_apb_s0_pwrite )
	,	.Apb_UART_apb_s0_paddr( UART_apb_s0_paddr )
	,	.Apb_UART_apb_s0_penable( UART_apb_s0_penable )
	,	.Apb_UART_apb_s0_prdata( UART_apb_s0_prdata )
	,	.Apb_UART_apb_s0_pready( UART_apb_s0_pready )
	,	.Apb_UART_apb_s0_psel( UART_apb_s0_psel )
	,	.Apb_UART_apb_s0_pslverr( UART_apb_s0_pslverr )
	,	.Apb_UART_apb_s0_pwbe( UART_apb_s0_pwbe )
	,	.Apb_UART_apb_s0_pwdata( UART_apb_s0_pwdata )
	,	.Apb_UART_apb_s0_pwrite( UART_apb_s0_pwrite )
	,	.Apb_UART_apb_s1_paddr( UART_apb_s1_paddr )
	,	.Apb_UART_apb_s1_penable( UART_apb_s1_penable )
	,	.Apb_UART_apb_s1_prdata( UART_apb_s1_prdata )
	,	.Apb_UART_apb_s1_pready( UART_apb_s1_pready )
	,	.Apb_UART_apb_s1_psel( UART_apb_s1_psel )
	,	.Apb_UART_apb_s1_pslverr( UART_apb_s1_pslverr )
	,	.Apb_UART_apb_s1_pwbe( UART_apb_s1_pwbe )
	,	.Apb_UART_apb_s1_pwdata( UART_apb_s1_pwdata )
	,	.Apb_UART_apb_s1_pwrite( UART_apb_s1_pwrite )
	,	.Gen_Req_Addr( Periph_Multi_APB_T_Req_Addr )
	,	.Gen_Req_Be( Periph_Multi_APB_T_Req_Be )
	,	.Gen_Req_BurstType( Periph_Multi_APB_T_Req_BurstType )
	,	.Gen_Req_Data( Periph_Multi_APB_T_Req_Data )
	,	.Gen_Req_FlowId( Periph_Multi_APB_T_Req_FlowId )
	,	.Gen_Req_Last( Periph_Multi_APB_T_Req_Last )
	,	.Gen_Req_Len1( Periph_Multi_APB_T_Req_Len1 )
	,	.Gen_Req_Lock( Periph_Multi_APB_T_Req_Lock )
	,	.Gen_Req_Opc( Periph_Multi_APB_T_Req_Opc )
	,	.Gen_Req_Rdy( Periph_Multi_APB_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Periph_Multi_APB_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Periph_Multi_APB_T_Req_SeqUnique )
	,	.Gen_Req_User( Periph_Multi_APB_T_Req_User )
	,	.Gen_Req_Vld( Periph_Multi_APB_T_Req_Vld )
	,	.Gen_Rsp_Data( Periph_Multi_APB_T_Rsp_Data )
	,	.Gen_Rsp_FlowId( Periph_Multi_APB_T_Rsp_FlowId )
	,	.Gen_Rsp_Last( Periph_Multi_APB_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( Periph_Multi_APB_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Periph_Multi_APB_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Periph_Multi_APB_T_Rsp_Status )
	,	.Gen_Rsp_Vld( Periph_Multi_APB_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_Periph_Multi_APB_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Periph_Multi_APB_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Periph_Multi_APB_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Periph_Multi_APB_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Periph_Multi_APB_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Periph_Multi_APB_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Periph_Multi_APB_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Periph_Multi_APB_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Periph_Multi_APB_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Periph_Multi_APB_T clockGaters_Periph_Multi_APB_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6bcd )
	,	.Sys_Pwr_WakeUp( u_8246 )
	,	.SysOut_Clk( clockGaters_Periph_Multi_APB_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Periph_Multi_APB_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Periph_Multi_APB_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Periph_Multi_APB_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Periph_Multi_APB_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Periph_Multi_APB_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Periph_Multi_APB_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Periph_Multi_APB_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Periph_Multi_APB_T_netTree_Pwr_WakeUp )
	);
	rsnoc_Periph_Multi_APB_T_main Periph_Multi_APB_T_main(
		.Gen_Req_Addr( Periph_Multi_APB_T_Req_Addr )
	,	.Gen_Req_Be( Periph_Multi_APB_T_Req_Be )
	,	.Gen_Req_BurstType( Periph_Multi_APB_T_Req_BurstType )
	,	.Gen_Req_Data( Periph_Multi_APB_T_Req_Data )
	,	.Gen_Req_FlowId( Periph_Multi_APB_T_Req_FlowId )
	,	.Gen_Req_Last( Periph_Multi_APB_T_Req_Last )
	,	.Gen_Req_Len1( Periph_Multi_APB_T_Req_Len1 )
	,	.Gen_Req_Lock( Periph_Multi_APB_T_Req_Lock )
	,	.Gen_Req_Opc( Periph_Multi_APB_T_Req_Opc )
	,	.Gen_Req_Rdy( Periph_Multi_APB_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( Periph_Multi_APB_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( Periph_Multi_APB_T_Req_SeqUnique )
	,	.Gen_Req_User( Periph_Multi_APB_T_Req_User )
	,	.Gen_Req_Vld( Periph_Multi_APB_T_Req_Vld )
	,	.Gen_Rsp_Data( Periph_Multi_APB_T_Rsp_Data )
	,	.Gen_Rsp_FlowId( Periph_Multi_APB_T_Rsp_FlowId )
	,	.Gen_Rsp_Last( Periph_Multi_APB_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( Periph_Multi_APB_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( Periph_Multi_APB_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( Periph_Multi_APB_T_Rsp_Status )
	,	.Gen_Rsp_Vld( Periph_Multi_APB_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_Periph_Multi_APB_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Periph_Multi_APB_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Periph_Multi_APB_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Periph_Multi_APB_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Periph_Multi_APB_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Periph_Multi_APB_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Periph_Multi_APB_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Periph_Multi_APB_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Periph_Multi_APB_T_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_Periph_Multi_APB_T_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_Periph_Multi_APB_T_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_Periph_Multi_APB_T_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_Periph_Multi_APB_T_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_Periph_Multi_APB_T_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_Periph_Multi_APB_T_Trp_Vld )
	,	.to_Switch24_Data( obs_Periph_Multi_APB_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_Periph_Multi_APB_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_Periph_Multi_APB_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_Periph_Multi_APB_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_Periph_Multi_APB_T_to_Switch24_Vld )
	,	.to_SwitchResp001_En( dp_Periph_Multi_APB_T_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_clockGaters_SPI_ahb_s0 clockGaters_SPI_ahb_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_a866 )
	,	.Sys_Pwr_WakeUp( u_82ad )
	,	.SysOut_Clk( clockGaters_SPI_ahb_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SPI_ahb_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SPI_ahb_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SPI_ahb_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SPI_ahb_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SPI_ahb_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SPI_ahb_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SPI_ahb_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SPI_ahb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_SPI_ahb_s0_main SPI_ahb_s0_main(
		.Ahb_0_haddr( SPI_ahb_s0_haddr )
	,	.Ahb_0_hburst( SPI_ahb_s0_hburst )
	,	.Ahb_0_hmastlock( SPI_ahb_s0_hmastlock )
	,	.Ahb_0_hprot( SPI_ahb_s0_hprot )
	,	.Ahb_0_hrdata( SPI_ahb_s0_hrdata )
	,	.Ahb_0_hready( SPI_ahb_s0_hready )
	,	.Ahb_0_hresp( SPI_ahb_s0_hresp )
	,	.Ahb_0_hsel( SPI_ahb_s0_hsel )
	,	.Ahb_0_hsize( SPI_ahb_s0_hsize )
	,	.Ahb_0_htrans( SPI_ahb_s0_htrans )
	,	.Ahb_0_hwbe( SPI_ahb_s0_hwbe )
	,	.Ahb_0_hwdata( SPI_ahb_s0_hwdata )
	,	.Ahb_0_hwrite( SPI_ahb_s0_hwrite )
	,	.Gen_Req_Addr( SPI_ahb_s0_T_Req_Addr )
	,	.Gen_Req_Be( SPI_ahb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( SPI_ahb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( SPI_ahb_s0_T_Req_Data )
	,	.Gen_Req_Last( SPI_ahb_s0_T_Req_Last )
	,	.Gen_Req_Len1( SPI_ahb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( SPI_ahb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( SPI_ahb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( SPI_ahb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( SPI_ahb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( SPI_ahb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( SPI_ahb_s0_T_Req_User )
	,	.Gen_Req_Vld( SPI_ahb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( SPI_ahb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( SPI_ahb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( SPI_ahb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( SPI_ahb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( SPI_ahb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( SPI_ahb_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_SPI_ahb_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SPI_ahb_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SPI_ahb_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SPI_ahb_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SPI_ahb_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SPI_ahb_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SPI_ahb_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SPI_ahb_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SPI_ahb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_SPI_ahb_s0_T clockGaters_SPI_ahb_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_e5cf )
	,	.Sys_Pwr_WakeUp( u_62d0 )
	,	.SysOut_Clk( clockGaters_SPI_ahb_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SPI_ahb_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SPI_ahb_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SPI_ahb_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SPI_ahb_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SPI_ahb_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SPI_ahb_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SPI_ahb_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SPI_ahb_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_SPI_ahb_s0_T_main SPI_ahb_s0_T_main(
		.Gen_Req_Addr( SPI_ahb_s0_T_Req_Addr )
	,	.Gen_Req_Be( SPI_ahb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( SPI_ahb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( SPI_ahb_s0_T_Req_Data )
	,	.Gen_Req_Last( SPI_ahb_s0_T_Req_Last )
	,	.Gen_Req_Len1( SPI_ahb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( SPI_ahb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( SPI_ahb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( SPI_ahb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( SPI_ahb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( SPI_ahb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( SPI_ahb_s0_T_Req_User )
	,	.Gen_Req_Vld( SPI_ahb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( SPI_ahb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( SPI_ahb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( SPI_ahb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( SPI_ahb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( SPI_ahb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( SPI_ahb_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_SPI_ahb_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SPI_ahb_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SPI_ahb_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SPI_ahb_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SPI_ahb_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SPI_ahb_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SPI_ahb_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SPI_ahb_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SPI_ahb_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_SPI_ahb_s0_T_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_SPI_ahb_s0_T_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_SPI_ahb_s0_T_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_SPI_ahb_s0_T_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_SPI_ahb_s0_T_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_SPI_ahb_s0_T_Trp_Vld )
	,	.to_Switch24_Data( obs_SPI_ahb_s0_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_SPI_ahb_s0_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_SPI_ahb_s0_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_SPI_ahb_s0_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_SPI_ahb_s0_T_to_Switch24_Vld )
	,	.to_SwitchResp001_En( dp_SPI_ahb_s0_T_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_clockGaters_Switch18_main_Sys clockGaters_Switch18_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_90ca )
	,	.Sys_Pwr_WakeUp( u_ad49 )
	,	.SysOut_Clk( clockGaters_Switch18_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch18_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch18_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch18_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch18_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch18_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch18_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch18_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch18_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch18_main Switch18_main(
		.Sys_Clk( clockGaters_Switch18_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch18_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch18_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch18_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch18_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch18_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch18_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch18_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch18_main_Sys_netTree_Pwr_WakeUp )
	,	.from_FCB_apb_s0_T_Data( dp_FCB_apb_s0_T_to_Switch18_Data )
	,	.from_FCB_apb_s0_T_Head( dp_FCB_apb_s0_T_to_Switch18_Head )
	,	.from_FCB_apb_s0_T_Rdy( dp_FCB_apb_s0_T_to_Switch18_Rdy )
	,	.from_FCB_apb_s0_T_Tail( dp_FCB_apb_s0_T_to_Switch18_Tail )
	,	.from_FCB_apb_s0_T_Vld( dp_FCB_apb_s0_T_to_Switch18_Vld )
	,	.to_Switch21_Data( dp_Switch18_to_Switch21_Data )
	,	.to_Switch21_Head( dp_Switch18_to_Switch21_Head )
	,	.to_Switch21_Rdy( dp_Switch18_to_Switch21_Rdy )
	,	.to_Switch21_Tail( dp_Switch18_to_Switch21_Tail )
	,	.to_Switch21_Vld( dp_Switch18_to_Switch21_Vld )
	,	.to_SwitchResp001_En( dp_Switch18_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_Switch18_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_Switch18_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_Switch18_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_Switch18_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_Switch18_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_clockGaters_USB_axi_s0 clockGaters_USB_axi_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8621 )
	,	.Sys_Pwr_WakeUp( u_64f2 )
	,	.SysOut_Clk( clockGaters_USB_axi_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_USB_axi_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_USB_axi_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_USB_axi_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_USB_axi_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_USB_axi_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_USB_axi_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_USB_axi_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_USB_axi_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_USB_axi_s0_main USB_axi_s0_main(
		.Axi_0_ar_addr( USB_axi_s0_ar_addr )
	,	.Axi_0_ar_prot( USB_axi_s0_ar_prot )
	,	.Axi_0_ar_ready( USB_axi_s0_ar_ready )
	,	.Axi_0_ar_valid( USB_axi_s0_ar_valid )
	,	.Axi_0_aw_addr( USB_axi_s0_aw_addr )
	,	.Axi_0_aw_prot( USB_axi_s0_aw_prot )
	,	.Axi_0_aw_ready( USB_axi_s0_aw_ready )
	,	.Axi_0_aw_valid( USB_axi_s0_aw_valid )
	,	.Axi_0_b_ready( USB_axi_s0_b_ready )
	,	.Axi_0_b_resp( USB_axi_s0_b_resp )
	,	.Axi_0_b_valid( USB_axi_s0_b_valid )
	,	.Axi_0_r_data( USB_axi_s0_r_data )
	,	.Axi_0_r_ready( USB_axi_s0_r_ready )
	,	.Axi_0_r_resp( USB_axi_s0_r_resp )
	,	.Axi_0_r_valid( USB_axi_s0_r_valid )
	,	.Axi_0_w_data( USB_axi_s0_w_data )
	,	.Axi_0_w_ready( USB_axi_s0_w_ready )
	,	.Axi_0_w_strb( USB_axi_s0_w_strb )
	,	.Axi_0_w_valid( USB_axi_s0_w_valid )
	,	.Gen_Req_Addr( USB_axi_s0_T_Req_Addr )
	,	.Gen_Req_Be( USB_axi_s0_T_Req_Be )
	,	.Gen_Req_BurstType( USB_axi_s0_T_Req_BurstType )
	,	.Gen_Req_Data( USB_axi_s0_T_Req_Data )
	,	.Gen_Req_Last( USB_axi_s0_T_Req_Last )
	,	.Gen_Req_Len1( USB_axi_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( USB_axi_s0_T_Req_Lock )
	,	.Gen_Req_Opc( USB_axi_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( USB_axi_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( USB_axi_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( USB_axi_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( USB_axi_s0_T_Req_User )
	,	.Gen_Req_Vld( USB_axi_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( USB_axi_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( USB_axi_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( USB_axi_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( USB_axi_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( USB_axi_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( USB_axi_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_USB_axi_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_USB_axi_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_USB_axi_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_USB_axi_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_USB_axi_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_USB_axi_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_USB_axi_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_USB_axi_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_USB_axi_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_USB_axi_s0_T clockGaters_USB_axi_s0_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_601c )
	,	.Sys_Pwr_WakeUp( u_7f83 )
	,	.SysOut_Clk( clockGaters_USB_axi_s0_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_USB_axi_s0_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_USB_axi_s0_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_USB_axi_s0_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_USB_axi_s0_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_USB_axi_s0_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_USB_axi_s0_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_USB_axi_s0_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_USB_axi_s0_T_netTree_Pwr_WakeUp )
	);
	rsnoc_USB_axi_s0_T_main USB_axi_s0_T_main(
		.Gen_Req_Addr( USB_axi_s0_T_Req_Addr )
	,	.Gen_Req_Be( USB_axi_s0_T_Req_Be )
	,	.Gen_Req_BurstType( USB_axi_s0_T_Req_BurstType )
	,	.Gen_Req_Data( USB_axi_s0_T_Req_Data )
	,	.Gen_Req_Last( USB_axi_s0_T_Req_Last )
	,	.Gen_Req_Len1( USB_axi_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( USB_axi_s0_T_Req_Lock )
	,	.Gen_Req_Opc( USB_axi_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( USB_axi_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( USB_axi_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( USB_axi_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( USB_axi_s0_T_Req_User )
	,	.Gen_Req_Vld( USB_axi_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( USB_axi_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( USB_axi_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( USB_axi_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( USB_axi_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( USB_axi_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( USB_axi_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_USB_axi_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_USB_axi_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_USB_axi_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_USB_axi_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_USB_axi_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_USB_axi_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_USB_axi_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_USB_axi_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_USB_axi_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_USB_axi_s0_T_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_USB_axi_s0_T_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_USB_axi_s0_T_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_USB_axi_s0_T_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_USB_axi_s0_T_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_USB_axi_s0_T_Trp_Vld )
	,	.to_Switch24_Data( obs_USB_axi_s0_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_USB_axi_s0_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_USB_axi_s0_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_USB_axi_s0_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_USB_axi_s0_T_to_Switch24_Vld )
	,	.to_SwitchResp001_En( dp_USB_axi_s0_T_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_SwitchResp001_main SwitchResp001_main(
		.Sys_Clk( clockGaters_SwitchResp001_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SwitchResp001_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SwitchResp001_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SwitchResp001_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SwitchResp001_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SwitchResp001_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SwitchResp001_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SwitchResp001_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SwitchResp001_main_Sys_netTree_Pwr_WakeUp )
	,	.from_DMA_apb_s0_T_Data( dp_DMA_apb_s0_T_to_SwitchResp001_Data )
	,	.from_DMA_apb_s0_T_Head( dp_DMA_apb_s0_T_to_SwitchResp001_Head )
	,	.from_DMA_apb_s0_T_Rdy( dp_DMA_apb_s0_T_to_SwitchResp001_Rdy )
	,	.from_DMA_apb_s0_T_Tail( dp_DMA_apb_s0_T_to_SwitchResp001_Tail )
	,	.from_DMA_apb_s0_T_Vld( dp_DMA_apb_s0_T_to_SwitchResp001_Vld )
	,	.from_PUFCC_apb_s0_T_En( dp_PUFCC_apb_s0_T_to_SwitchResp001_En )
	,	.from_PUFCC_apb_s0_T_Trp_Data( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Data )
	,	.from_PUFCC_apb_s0_T_Trp_Head( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Head )
	,	.from_PUFCC_apb_s0_T_Trp_Rdy( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.from_PUFCC_apb_s0_T_Trp_Tail( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Tail )
	,	.from_PUFCC_apb_s0_T_Trp_Vld( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Vld )
	,	.from_Periph_Multi_APB_T_En( dp_Periph_Multi_APB_T_to_SwitchResp001_En )
	,	.from_Periph_Multi_APB_T_Trp_Data( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Data )
	,	.from_Periph_Multi_APB_T_Trp_Head( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Head )
	,	.from_Periph_Multi_APB_T_Trp_Rdy( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Rdy )
	,	.from_Periph_Multi_APB_T_Trp_Tail( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Tail )
	,	.from_Periph_Multi_APB_T_Trp_Vld( dp_Periph_Multi_APB_T_to_SwitchResp001_Trp_Vld )
	,	.from_SPI_ahb_s0_T_En( dp_SPI_ahb_s0_T_to_SwitchResp001_En )
	,	.from_SPI_ahb_s0_T_Trp_Data( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Data )
	,	.from_SPI_ahb_s0_T_Trp_Head( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Head )
	,	.from_SPI_ahb_s0_T_Trp_Rdy( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.from_SPI_ahb_s0_T_Trp_Tail( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Tail )
	,	.from_SPI_ahb_s0_T_Trp_Vld( dp_SPI_ahb_s0_T_to_SwitchResp001_Trp_Vld )
	,	.from_Switch17_En( dp_Switch17_to_SwitchResp001_En )
	,	.from_Switch17_Trp_Data( dp_Switch17_to_SwitchResp001_Trp_Data )
	,	.from_Switch17_Trp_Head( dp_Switch17_to_SwitchResp001_Trp_Head )
	,	.from_Switch17_Trp_Rdy( dp_Switch17_to_SwitchResp001_Trp_Rdy )
	,	.from_Switch17_Trp_Tail( dp_Switch17_to_SwitchResp001_Trp_Tail )
	,	.from_Switch17_Trp_Vld( dp_Switch17_to_SwitchResp001_Trp_Vld )
	,	.from_Switch18_En( dp_Switch18_to_SwitchResp001_En )
	,	.from_Switch18_Trp_Data( dp_Switch18_to_SwitchResp001_Trp_Data )
	,	.from_Switch18_Trp_Head( dp_Switch18_to_SwitchResp001_Trp_Head )
	,	.from_Switch18_Trp_Rdy( dp_Switch18_to_SwitchResp001_Trp_Rdy )
	,	.from_Switch18_Trp_Tail( dp_Switch18_to_SwitchResp001_Trp_Tail )
	,	.from_Switch18_Trp_Vld( dp_Switch18_to_SwitchResp001_Trp_Vld )
	,	.from_USB_axi_s0_T_En( dp_USB_axi_s0_T_to_SwitchResp001_En )
	,	.from_USB_axi_s0_T_Trp_Data( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Data )
	,	.from_USB_axi_s0_T_Trp_Head( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Head )
	,	.from_USB_axi_s0_T_Trp_Rdy( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.from_USB_axi_s0_T_Trp_Tail( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Tail )
	,	.from_USB_axi_s0_T_Trp_Vld( dp_USB_axi_s0_T_to_SwitchResp001_Trp_Vld )
	,	.from_ddr_axil_s0_T_En( dp_ddr_axil_s0_T_to_SwitchResp001_En )
	,	.from_ddr_axil_s0_T_Trp_Data( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Data )
	,	.from_ddr_axil_s0_T_Trp_Head( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Head )
	,	.from_ddr_axil_s0_T_Trp_Rdy( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.from_ddr_axil_s0_T_Trp_Tail( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Tail )
	,	.from_ddr_axil_s0_T_Trp_Vld( dp_ddr_axil_s0_T_to_SwitchResp001_Trp_Vld )
	,	.from_gbe_apb_s0_T_Data( dp_gbe_apb_s0_T_to_SwitchResp001_Data )
	,	.from_gbe_apb_s0_T_Head( dp_gbe_apb_s0_T_to_SwitchResp001_Head )
	,	.from_gbe_apb_s0_T_Rdy( dp_gbe_apb_s0_T_to_SwitchResp001_Rdy )
	,	.from_gbe_apb_s0_T_Tail( dp_gbe_apb_s0_T_to_SwitchResp001_Tail )
	,	.from_gbe_apb_s0_T_Vld( dp_gbe_apb_s0_T_to_SwitchResp001_Vld )
	,	.to_Switch1Resp002_Data( dp_SwitchResp001_to_Switch1Resp002_Data )
	,	.to_Switch1Resp002_RdCnt( dp_SwitchResp001_to_Switch1Resp002_RdCnt )
	,	.to_Switch1Resp002_RdPtr( dp_SwitchResp001_to_Switch1Resp002_RdPtr )
	,	.to_Switch1Resp002_RxCtl_PwrOnRst( dp_SwitchResp001_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.to_Switch1Resp002_RxCtl_PwrOnRstAck( dp_SwitchResp001_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_TxCtl_PwrOnRst( dp_SwitchResp001_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.to_Switch1Resp002_TxCtl_PwrOnRstAck( dp_SwitchResp001_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_WrCnt( dp_SwitchResp001_to_Switch1Resp002_WrCnt )
	,	.to_Switch4Resp001_En( dp_SwitchResp001_to_Switch4Resp001_En )
	,	.to_Switch4Resp001_Trp_Data( dp_SwitchResp001_to_Switch4Resp001_Trp_Data )
	,	.to_Switch4Resp001_Trp_Head( dp_SwitchResp001_to_Switch4Resp001_Trp_Head )
	,	.to_Switch4Resp001_Trp_Rdy( dp_SwitchResp001_to_Switch4Resp001_Trp_Rdy )
	,	.to_Switch4Resp001_Trp_Tail( dp_SwitchResp001_to_Switch4Resp001_Trp_Tail )
	,	.to_Switch4Resp001_Trp_Vld( dp_SwitchResp001_to_Switch4Resp001_Trp_Vld )
	,	.to_Switch6Resp001_Data( dp_SwitchResp001_to_Switch6Resp001_Data )
	,	.to_Switch6Resp001_Head( dp_SwitchResp001_to_Switch6Resp001_Head )
	,	.to_Switch6Resp001_Rdy( dp_SwitchResp001_to_Switch6Resp001_Rdy )
	,	.to_Switch6Resp001_Tail( dp_SwitchResp001_to_Switch6Resp001_Tail )
	,	.to_Switch6Resp001_Vld( dp_SwitchResp001_to_Switch6Resp001_Vld )
	);
	rsnoc_PUFCC_apb_s0_T_main PUFCC_apb_s0_T_main(
		.Gen_Req_Addr( PUFCC_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( PUFCC_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( PUFCC_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( PUFCC_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( PUFCC_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( PUFCC_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( PUFCC_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( PUFCC_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( PUFCC_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( PUFCC_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( PUFCC_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( PUFCC_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( PUFCC_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( PUFCC_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( PUFCC_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( PUFCC_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( PUFCC_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( PUFCC_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( PUFCC_apb_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_PUFCC_apb_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_PUFCC_apb_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_PUFCC_apb_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_PUFCC_apb_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_PUFCC_apb_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_PUFCC_apb_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_PUFCC_apb_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_PUFCC_apb_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_PUFCC_apb_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_PUFCC_apb_s0_T_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_PUFCC_apb_s0_T_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_PUFCC_apb_s0_T_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_PUFCC_apb_s0_T_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_PUFCC_apb_s0_T_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_PUFCC_apb_s0_T_Trp_Vld )
	,	.to_Switch24_Data( obs_PUFCC_apb_s0_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_PUFCC_apb_s0_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_PUFCC_apb_s0_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_PUFCC_apb_s0_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_PUFCC_apb_s0_T_to_Switch24_Vld )
	,	.to_SwitchResp001_En( dp_PUFCC_apb_s0_T_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_PUFCC_apb_s0_T_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_Switch24_main Switch24_main(
		.Sys_Clk( clockGaters_Switch24_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch24_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch24_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch24_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch24_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch24_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch24_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch24_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch24_main_Sys_netTree_Pwr_WakeUp )
	,	.from_FCB_apb_s0_T_Data( obs_FCB_apb_s0_T_to_Switch24_Data )
	,	.from_FCB_apb_s0_T_Head( obs_FCB_apb_s0_T_to_Switch24_Head )
	,	.from_FCB_apb_s0_T_Rdy( obs_FCB_apb_s0_T_to_Switch24_Rdy )
	,	.from_FCB_apb_s0_T_Tail( obs_FCB_apb_s0_T_to_Switch24_Tail )
	,	.from_FCB_apb_s0_T_Vld( obs_FCB_apb_s0_T_to_Switch24_Vld )
	,	.from_PUFCC_apb_s0_T_Data( obs_PUFCC_apb_s0_T_to_Switch24_Data )
	,	.from_PUFCC_apb_s0_T_Head( obs_PUFCC_apb_s0_T_to_Switch24_Head )
	,	.from_PUFCC_apb_s0_T_Rdy( obs_PUFCC_apb_s0_T_to_Switch24_Rdy )
	,	.from_PUFCC_apb_s0_T_Tail( obs_PUFCC_apb_s0_T_to_Switch24_Tail )
	,	.from_PUFCC_apb_s0_T_Vld( obs_PUFCC_apb_s0_T_to_Switch24_Vld )
	,	.from_PUFcc_probe_Data( obs_PUFcc_probe_to_Switch24_Data )
	,	.from_PUFcc_probe_Head( obs_PUFcc_probe_to_Switch24_Head )
	,	.from_PUFcc_probe_Rdy( obs_PUFcc_probe_to_Switch24_Rdy )
	,	.from_PUFcc_probe_Tail( obs_PUFcc_probe_to_Switch24_Tail )
	,	.from_PUFcc_probe_Vld( obs_PUFcc_probe_to_Switch24_Vld )
	,	.from_Periph_Multi_APB_T_Data( obs_Periph_Multi_APB_T_to_Switch24_Data )
	,	.from_Periph_Multi_APB_T_Head( obs_Periph_Multi_APB_T_to_Switch24_Head )
	,	.from_Periph_Multi_APB_T_Rdy( obs_Periph_Multi_APB_T_to_Switch24_Rdy )
	,	.from_Periph_Multi_APB_T_Tail( obs_Periph_Multi_APB_T_to_Switch24_Tail )
	,	.from_Periph_Multi_APB_T_Vld( obs_Periph_Multi_APB_T_to_Switch24_Vld )
	,	.from_SCU_Multi_APB_T_Data( obs_SCU_Multi_APB_T_to_Switch24_Data )
	,	.from_SCU_Multi_APB_T_Head( obs_SCU_Multi_APB_T_to_Switch24_Head )
	,	.from_SCU_Multi_APB_T_Rdy( obs_SCU_Multi_APB_T_to_Switch24_Rdy )
	,	.from_SCU_Multi_APB_T_Tail( obs_SCU_Multi_APB_T_to_Switch24_Tail )
	,	.from_SCU_Multi_APB_T_Vld( obs_SCU_Multi_APB_T_to_Switch24_Vld )
	,	.from_SPI_ahb_s0_T_Data( obs_SPI_ahb_s0_T_to_Switch24_Data )
	,	.from_SPI_ahb_s0_T_Head( obs_SPI_ahb_s0_T_to_Switch24_Head )
	,	.from_SPI_ahb_s0_T_Rdy( obs_SPI_ahb_s0_T_to_Switch24_Rdy )
	,	.from_SPI_ahb_s0_T_Tail( obs_SPI_ahb_s0_T_to_Switch24_Tail )
	,	.from_SPI_ahb_s0_T_Vld( obs_SPI_ahb_s0_T_to_Switch24_Vld )
	,	.from_SPI_mem_ahb_T_Data( obs_SPI_mem_ahb_T_to_Switch24_Data )
	,	.from_SPI_mem_ahb_T_Head( obs_SPI_mem_ahb_T_to_Switch24_Head )
	,	.from_SPI_mem_ahb_T_Rdy( obs_SPI_mem_ahb_T_to_Switch24_Rdy )
	,	.from_SPI_mem_ahb_T_Tail( obs_SPI_mem_ahb_T_to_Switch24_Tail )
	,	.from_SPI_mem_ahb_T_Vld( obs_SPI_mem_ahb_T_to_Switch24_Vld )
	,	.from_USB_axi_s0_T_Data( obs_USB_axi_s0_T_to_Switch24_Data )
	,	.from_USB_axi_s0_T_Head( obs_USB_axi_s0_T_to_Switch24_Head )
	,	.from_USB_axi_s0_T_Rdy( obs_USB_axi_s0_T_to_Switch24_Rdy )
	,	.from_USB_axi_s0_T_Tail( obs_USB_axi_s0_T_to_Switch24_Tail )
	,	.from_USB_axi_s0_T_Vld( obs_USB_axi_s0_T_to_Switch24_Vld )
	,	.from_USB_probe_Data( obs_USB_probe_to_Switch24_Data )
	,	.from_USB_probe_Head( obs_USB_probe_to_Switch24_Head )
	,	.from_USB_probe_Rdy( obs_USB_probe_to_Switch24_Rdy )
	,	.from_USB_probe_Tail( obs_USB_probe_to_Switch24_Tail )
	,	.from_USB_probe_Vld( obs_USB_probe_to_Switch24_Vld )
	,	.to_Switch27_Data( obs_Switch24_to_Switch27_Data )
	,	.to_Switch27_Head( obs_Switch24_to_Switch27_Head )
	,	.to_Switch27_Rdy( obs_Switch24_to_Switch27_Rdy )
	,	.to_Switch27_Tail( obs_Switch24_to_Switch27_Tail )
	,	.to_Switch27_Vld( obs_Switch24_to_Switch27_Vld )
	);
	rsnoc_SPI_mem_ahb_T_main SPI_mem_ahb_T_main(
		.Gen_Req_Addr( SPI_mem_ahb_T_Req_Addr )
	,	.Gen_Req_Be( SPI_mem_ahb_T_Req_Be )
	,	.Gen_Req_BurstType( SPI_mem_ahb_T_Req_BurstType )
	,	.Gen_Req_Data( SPI_mem_ahb_T_Req_Data )
	,	.Gen_Req_Last( SPI_mem_ahb_T_Req_Last )
	,	.Gen_Req_Len1( SPI_mem_ahb_T_Req_Len1 )
	,	.Gen_Req_Lock( SPI_mem_ahb_T_Req_Lock )
	,	.Gen_Req_Opc( SPI_mem_ahb_T_Req_Opc )
	,	.Gen_Req_Rdy( SPI_mem_ahb_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( SPI_mem_ahb_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( SPI_mem_ahb_T_Req_SeqUnique )
	,	.Gen_Req_User( SPI_mem_ahb_T_Req_User )
	,	.Gen_Req_Vld( SPI_mem_ahb_T_Req_Vld )
	,	.Gen_Rsp_Data( SPI_mem_ahb_T_Rsp_Data )
	,	.Gen_Rsp_Last( SPI_mem_ahb_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( SPI_mem_ahb_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( SPI_mem_ahb_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( SPI_mem_ahb_T_Rsp_Status )
	,	.Gen_Rsp_Vld( SPI_mem_ahb_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_SPI_mem_ahb_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SPI_mem_ahb_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SPI_mem_ahb_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SPI_mem_ahb_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SPI_mem_ahb_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SPI_mem_ahb_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SPI_mem_ahb_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SPI_mem_ahb_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SPI_mem_ahb_T_netTree_Pwr_WakeUp )
	,	.from_Switch11_Data( dp_Switch11_to_SPI_mem_ahb_T_Data )
	,	.from_Switch11_Head( dp_Switch11_to_SPI_mem_ahb_T_Head )
	,	.from_Switch11_Rdy( dp_Switch11_to_SPI_mem_ahb_T_Rdy )
	,	.from_Switch11_Tail( dp_Switch11_to_SPI_mem_ahb_T_Tail )
	,	.from_Switch11_Vld( dp_Switch11_to_SPI_mem_ahb_T_Vld )
	,	.to_Switch17_Data( dp_SPI_mem_ahb_T_to_Switch17_Data )
	,	.to_Switch17_Head( dp_SPI_mem_ahb_T_to_Switch17_Head )
	,	.to_Switch17_Rdy( dp_SPI_mem_ahb_T_to_Switch17_Rdy )
	,	.to_Switch17_Tail( dp_SPI_mem_ahb_T_to_Switch17_Tail )
	,	.to_Switch17_Vld( dp_SPI_mem_ahb_T_to_Switch17_Vld )
	,	.to_Switch24_Data( obs_SPI_mem_ahb_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_SPI_mem_ahb_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_SPI_mem_ahb_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_SPI_mem_ahb_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_SPI_mem_ahb_T_to_Switch24_Vld )
	);
	rsnoc_Switch17_main Switch17_main(
		.Sys_Clk( clockGaters_Switch17_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch17_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch17_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch17_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch17_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch17_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch17_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch17_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch17_main_Sys_netTree_Pwr_WakeUp )
	,	.from_SPI_mem_ahb_T_Data( dp_SPI_mem_ahb_T_to_Switch17_Data )
	,	.from_SPI_mem_ahb_T_Head( dp_SPI_mem_ahb_T_to_Switch17_Head )
	,	.from_SPI_mem_ahb_T_Rdy( dp_SPI_mem_ahb_T_to_Switch17_Rdy )
	,	.from_SPI_mem_ahb_T_Tail( dp_SPI_mem_ahb_T_to_Switch17_Tail )
	,	.from_SPI_mem_ahb_T_Vld( dp_SPI_mem_ahb_T_to_Switch17_Vld )
	,	.to_Switch21_Data( dp_Switch17_to_Switch21_Data )
	,	.to_Switch21_Head( dp_Switch17_to_Switch21_Head )
	,	.to_Switch21_Rdy( dp_Switch17_to_Switch21_Rdy )
	,	.to_Switch21_Tail( dp_Switch17_to_Switch21_Tail )
	,	.to_Switch21_Vld( dp_Switch17_to_Switch21_Vld )
	,	.to_SwitchResp001_En( dp_Switch17_to_SwitchResp001_En )
	,	.to_SwitchResp001_Trp_Data( dp_Switch17_to_SwitchResp001_Trp_Data )
	,	.to_SwitchResp001_Trp_Head( dp_Switch17_to_SwitchResp001_Trp_Head )
	,	.to_SwitchResp001_Trp_Rdy( dp_Switch17_to_SwitchResp001_Trp_Rdy )
	,	.to_SwitchResp001_Trp_Tail( dp_Switch17_to_SwitchResp001_Trp_Tail )
	,	.to_SwitchResp001_Trp_Vld( dp_Switch17_to_SwitchResp001_Trp_Vld )
	);
	rsnoc_Switch21_main Switch21_main(
		.Sys_Clk( clockGaters_Switch21_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch21_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch21_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch21_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch21_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch21_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch21_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch21_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch21_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch17_Data( dp_Switch17_to_Switch21_Data )
	,	.from_Switch17_Head( dp_Switch17_to_Switch21_Head )
	,	.from_Switch17_Rdy( dp_Switch17_to_Switch21_Rdy )
	,	.from_Switch17_Tail( dp_Switch17_to_Switch21_Tail )
	,	.from_Switch17_Vld( dp_Switch17_to_Switch21_Vld )
	,	.from_Switch18_Data( dp_Switch18_to_Switch21_Data )
	,	.from_Switch18_Head( dp_Switch18_to_Switch21_Head )
	,	.from_Switch18_Rdy( dp_Switch18_to_Switch21_Rdy )
	,	.from_Switch18_Tail( dp_Switch18_to_Switch21_Tail )
	,	.from_Switch18_Vld( dp_Switch18_to_Switch21_Vld )
	,	.from_Switch2Resp001_En( dp_Switch2Resp001_to_Switch21_En )
	,	.from_Switch2Resp001_Trp_Data( dp_Switch2Resp001_to_Switch21_Trp_Data )
	,	.from_Switch2Resp001_Trp_Head( dp_Switch2Resp001_to_Switch21_Trp_Head )
	,	.from_Switch2Resp001_Trp_Rdy( dp_Switch2Resp001_to_Switch21_Trp_Rdy )
	,	.from_Switch2Resp001_Trp_Tail( dp_Switch2Resp001_to_Switch21_Trp_Tail )
	,	.from_Switch2Resp001_Trp_Vld( dp_Switch2Resp001_to_Switch21_Trp_Vld )
	,	.to_pufcc_axi_m0_I_Data( dp_Switch21_to_pufcc_axi_m0_I_Data )
	,	.to_pufcc_axi_m0_I_Head( dp_Switch21_to_pufcc_axi_m0_I_Head )
	,	.to_pufcc_axi_m0_I_Rdy( dp_Switch21_to_pufcc_axi_m0_I_Rdy )
	,	.to_pufcc_axi_m0_I_Tail( dp_Switch21_to_pufcc_axi_m0_I_Tail )
	,	.to_pufcc_axi_m0_I_Vld( dp_Switch21_to_pufcc_axi_m0_I_Vld )
	);
	rsnoc_pufcc_axi_m0_I_main pufcc_axi_m0_I_main(
		.Gen_Req_Addr( pufcc_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( pufcc_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( pufcc_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( pufcc_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( pufcc_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( pufcc_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( pufcc_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( pufcc_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( pufcc_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( pufcc_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( pufcc_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( pufcc_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( pufcc_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( pufcc_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( pufcc_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( pufcc_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( pufcc_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( pufcc_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( pufcc_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( pufcc_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( pufcc_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( pufcc_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_pufcc_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_pufcc_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_pufcc_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_pufcc_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_pufcc_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_pufcc_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_pufcc_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_pufcc_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_pufcc_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( pufcc_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( pufcc_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( pufcc_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( pufcc_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch21_Data( dp_Switch21_to_pufcc_axi_m0_I_Data )
	,	.from_Switch21_Head( dp_Switch21_to_pufcc_axi_m0_I_Head )
	,	.from_Switch21_Rdy( dp_Switch21_to_pufcc_axi_m0_I_Rdy )
	,	.from_Switch21_Tail( dp_Switch21_to_pufcc_axi_m0_I_Tail )
	,	.from_Switch21_Vld( dp_Switch21_to_pufcc_axi_m0_I_Vld )
	,	.from_Switch28_Data( svc_Switch28_to_pufcc_axi_m0_I_Data )
	,	.from_Switch28_Head( svc_Switch28_to_pufcc_axi_m0_I_Head )
	,	.from_Switch28_Rdy( svc_Switch28_to_pufcc_axi_m0_I_Rdy )
	,	.from_Switch28_Tail( svc_Switch28_to_pufcc_axi_m0_I_Tail )
	,	.from_Switch28_Vld( svc_Switch28_to_pufcc_axi_m0_I_Vld )
	,	.to_Switch19_Data( dp_pufcc_axi_m0_I_to_Switch19_Data )
	,	.to_Switch19_Head( dp_pufcc_axi_m0_I_to_Switch19_Head )
	,	.to_Switch19_Rdy( dp_pufcc_axi_m0_I_to_Switch19_Rdy )
	,	.to_Switch19_Tail( dp_pufcc_axi_m0_I_to_Switch19_Tail )
	,	.to_Switch19_Vld( dp_pufcc_axi_m0_I_to_Switch19_Vld )
	,	.to_Switch29_Data( svc_pufcc_axi_m0_I_to_Switch29_Data )
	,	.to_Switch29_Head( svc_pufcc_axi_m0_I_to_Switch29_Head )
	,	.to_Switch29_Rdy( svc_pufcc_axi_m0_I_to_Switch29_Rdy )
	,	.to_Switch29_Tail( svc_pufcc_axi_m0_I_to_Switch29_Tail )
	,	.to_Switch29_Vld( svc_pufcc_axi_m0_I_to_Switch29_Vld )
	);
	rsnoc_Switch19_main Switch19_main(
		.Sys_Clk( clockGaters_Switch19_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch19_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch19_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch19_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch19_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch19_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch19_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch19_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch19_main_Sys_netTree_Pwr_WakeUp )
	,	.from_pufcc_axi_m0_I_Data( dp_pufcc_axi_m0_I_to_Switch19_Data )
	,	.from_pufcc_axi_m0_I_Head( dp_pufcc_axi_m0_I_to_Switch19_Head )
	,	.from_pufcc_axi_m0_I_Rdy( dp_pufcc_axi_m0_I_to_Switch19_Rdy )
	,	.from_pufcc_axi_m0_I_Tail( dp_pufcc_axi_m0_I_to_Switch19_Tail )
	,	.from_pufcc_axi_m0_I_Vld( dp_pufcc_axi_m0_I_to_Switch19_Vld )
	,	.to_Switch1_En( dp_Switch19_to_Switch1_En )
	,	.to_Switch1_Trp_Data( dp_Switch19_to_Switch1_Trp_Data )
	,	.to_Switch1_Trp_Head( dp_Switch19_to_Switch1_Trp_Head )
	,	.to_Switch1_Trp_Rdy( dp_Switch19_to_Switch1_Trp_Rdy )
	,	.to_Switch1_Trp_Tail( dp_Switch19_to_Switch1_Trp_Tail )
	,	.to_Switch1_Trp_Vld( dp_Switch19_to_Switch1_Trp_Vld )
	,	.to_Switch11_Data( dp_Switch19_to_Switch11_Data )
	,	.to_Switch11_Head( dp_Switch19_to_Switch11_Head )
	,	.to_Switch11_Rdy( dp_Switch19_to_Switch11_Rdy )
	,	.to_Switch11_Tail( dp_Switch19_to_Switch11_Tail )
	,	.to_Switch11_Vld( dp_Switch19_to_Switch11_Vld )
	,	.to_Switch12_Data( dp_Switch19_to_Switch12_Data )
	,	.to_Switch12_Head( dp_Switch19_to_Switch12_Head )
	,	.to_Switch12_Rdy( dp_Switch19_to_Switch12_Rdy )
	,	.to_Switch12_Tail( dp_Switch19_to_Switch12_Tail )
	,	.to_Switch12_Vld( dp_Switch19_to_Switch12_Vld )
	);
	rsnoc_Switch1_main Switch1_main(
		.Sys_Clk( clockGaters_Switch1_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch1_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch1_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch1_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch1_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch1_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch1_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch1_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch1_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch19_En( dp_Switch19_to_Switch1_En )
	,	.from_Switch19_Trp_Data( dp_Switch19_to_Switch1_Trp_Data )
	,	.from_Switch19_Trp_Head( dp_Switch19_to_Switch1_Trp_Head )
	,	.from_Switch19_Trp_Rdy( dp_Switch19_to_Switch1_Trp_Rdy )
	,	.from_Switch19_Trp_Tail( dp_Switch19_to_Switch1_Trp_Tail )
	,	.from_Switch19_Trp_Vld( dp_Switch19_to_Switch1_Trp_Vld )
	,	.from_usb_axi_m0_I_En( dp_usb_axi_m0_I_to_Switch1_En )
	,	.from_usb_axi_m0_I_Trp_Data( dp_usb_axi_m0_I_to_Switch1_Trp_Data )
	,	.from_usb_axi_m0_I_Trp_Head( dp_usb_axi_m0_I_to_Switch1_Trp_Head )
	,	.from_usb_axi_m0_I_Trp_Rdy( dp_usb_axi_m0_I_to_Switch1_Trp_Rdy )
	,	.from_usb_axi_m0_I_Trp_Tail( dp_usb_axi_m0_I_to_Switch1_Trp_Tail )
	,	.from_usb_axi_m0_I_Trp_Vld( dp_usb_axi_m0_I_to_Switch1_Trp_Vld )
	,	.to_Switch13_En( dp_Switch1_to_Switch13_En )
	,	.to_Switch13_Trp_Data( dp_Switch1_to_Switch13_Trp_Data )
	,	.to_Switch13_Trp_Head( dp_Switch1_to_Switch13_Trp_Head )
	,	.to_Switch13_Trp_Rdy( dp_Switch1_to_Switch13_Trp_Rdy )
	,	.to_Switch13_Trp_Tail( dp_Switch1_to_Switch13_Trp_Tail )
	,	.to_Switch13_Trp_Vld( dp_Switch1_to_Switch13_Trp_Vld )
	,	.to_Switch14_En( dp_Switch1_to_Switch14_En )
	,	.to_Switch14_Trp_Data( dp_Switch1_to_Switch14_Trp_Data )
	,	.to_Switch14_Trp_Head( dp_Switch1_to_Switch14_Trp_Head )
	,	.to_Switch14_Trp_Rdy( dp_Switch1_to_Switch14_Trp_Rdy )
	,	.to_Switch14_Trp_Tail( dp_Switch1_to_Switch14_Trp_Tail )
	,	.to_Switch14_Trp_Vld( dp_Switch1_to_Switch14_Trp_Vld )
	,	.to_Switch16_En( dp_Switch1_to_Switch16_En )
	,	.to_Switch16_Trp_Data( dp_Switch1_to_Switch16_Trp_Data )
	,	.to_Switch16_Trp_Head( dp_Switch1_to_Switch16_Trp_Head )
	,	.to_Switch16_Trp_Rdy( dp_Switch1_to_Switch16_Trp_Rdy )
	,	.to_Switch16_Trp_Tail( dp_Switch1_to_Switch16_Trp_Tail )
	,	.to_Switch16_Trp_Vld( dp_Switch1_to_Switch16_Trp_Vld )
	,	.to_Switch20_En( dp_Switch1_to_Switch20_En )
	,	.to_Switch20_Trp_Data( dp_Switch1_to_Switch20_Trp_Data )
	,	.to_Switch20_Trp_Head( dp_Switch1_to_Switch20_Trp_Head )
	,	.to_Switch20_Trp_Rdy( dp_Switch1_to_Switch20_Trp_Rdy )
	,	.to_Switch20_Trp_Tail( dp_Switch1_to_Switch20_Trp_Tail )
	,	.to_Switch20_Trp_Vld( dp_Switch1_to_Switch20_Trp_Vld )
	,	.to_Switch23_En( dp_Switch1_to_Switch23_En )
	,	.to_Switch23_Trp_Data( dp_Switch1_to_Switch23_Trp_Data )
	,	.to_Switch23_Trp_Head( dp_Switch1_to_Switch23_Trp_Head )
	,	.to_Switch23_Trp_Rdy( dp_Switch1_to_Switch23_Trp_Rdy )
	,	.to_Switch23_Trp_Tail( dp_Switch1_to_Switch23_Trp_Tail )
	,	.to_Switch23_Trp_Vld( dp_Switch1_to_Switch23_Trp_Vld )
	);
	rsnoc_Switch14_main Switch14_main(
		.Sys_Clk( clockGaters_Switch14_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch14_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch14_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch14_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch14_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch14_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch14_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch14_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch14_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch1_En( dp_Switch1_to_Switch14_En )
	,	.from_Switch1_Trp_Data( dp_Switch1_to_Switch14_Trp_Data )
	,	.from_Switch1_Trp_Head( dp_Switch1_to_Switch14_Trp_Head )
	,	.from_Switch1_Trp_Rdy( dp_Switch1_to_Switch14_Trp_Rdy )
	,	.from_Switch1_Trp_Tail( dp_Switch1_to_Switch14_Trp_Tail )
	,	.from_Switch1_Trp_Vld( dp_Switch1_to_Switch14_Trp_Vld )
	,	.from_Switch2_Data( dp_Switch2_to_Switch14_Data )
	,	.from_Switch2_RdCnt( dp_Switch2_to_Switch14_RdCnt )
	,	.from_Switch2_RdPtr( dp_Switch2_to_Switch14_RdPtr )
	,	.from_Switch2_RxCtl_PwrOnRst( dp_Switch2_to_Switch14_RxCtl_PwrOnRst )
	,	.from_Switch2_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch14_RxCtl_PwrOnRstAck )
	,	.from_Switch2_TxCtl_PwrOnRst( dp_Switch2_to_Switch14_TxCtl_PwrOnRst )
	,	.from_Switch2_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch14_TxCtl_PwrOnRstAck )
	,	.from_Switch2_WrCnt( dp_Switch2_to_Switch14_WrCnt )
	,	.from_Switch4_Data( dp_Switch4_to_Switch14_Data )
	,	.from_Switch4_Head( dp_Switch4_to_Switch14_Head )
	,	.from_Switch4_Rdy( dp_Switch4_to_Switch14_Rdy )
	,	.from_Switch4_Tail( dp_Switch4_to_Switch14_Tail )
	,	.from_Switch4_Vld( dp_Switch4_to_Switch14_Vld )
	,	.from_Switch6_En( dp_Switch6_to_Switch14_En )
	,	.from_Switch6_Trp_Data( dp_Switch6_to_Switch14_Trp_Data )
	,	.from_Switch6_Trp_Head( dp_Switch6_to_Switch14_Trp_Head )
	,	.from_Switch6_Trp_Rdy( dp_Switch6_to_Switch14_Trp_Rdy )
	,	.from_Switch6_Trp_Tail( dp_Switch6_to_Switch14_Trp_Tail )
	,	.from_Switch6_Trp_Vld( dp_Switch6_to_Switch14_Trp_Vld )
	,	.to_sram_axi_s2_T_Data( dp_Switch14_to_sram_axi_s2_T_Data )
	,	.to_sram_axi_s2_T_Head( dp_Switch14_to_sram_axi_s2_T_Head )
	,	.to_sram_axi_s2_T_Rdy( dp_Switch14_to_sram_axi_s2_T_Rdy )
	,	.to_sram_axi_s2_T_Tail( dp_Switch14_to_sram_axi_s2_T_Tail )
	,	.to_sram_axi_s2_T_Vld( dp_Switch14_to_sram_axi_s2_T_Vld )
	);
	rsnoc_sram_axi_s2_T_main sram_axi_s2_T_main(
		.Gen_Req_Addr( sram_axi_s2_T_Req_Addr )
	,	.Gen_Req_Be( sram_axi_s2_T_Req_Be )
	,	.Gen_Req_BurstType( sram_axi_s2_T_Req_BurstType )
	,	.Gen_Req_Data( sram_axi_s2_T_Req_Data )
	,	.Gen_Req_Last( sram_axi_s2_T_Req_Last )
	,	.Gen_Req_Len1( sram_axi_s2_T_Req_Len1 )
	,	.Gen_Req_Lock( sram_axi_s2_T_Req_Lock )
	,	.Gen_Req_Opc( sram_axi_s2_T_Req_Opc )
	,	.Gen_Req_Rdy( sram_axi_s2_T_Req_Rdy )
	,	.Gen_Req_SeqId( sram_axi_s2_T_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( sram_axi_s2_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( sram_axi_s2_T_Req_SeqUnique )
	,	.Gen_Req_User( sram_axi_s2_T_Req_User )
	,	.Gen_Req_Vld( sram_axi_s2_T_Req_Vld )
	,	.Gen_Rsp_Data( sram_axi_s2_T_Rsp_Data )
	,	.Gen_Rsp_Last( sram_axi_s2_T_Rsp_Last )
	,	.Gen_Rsp_Opc( sram_axi_s2_T_Rsp_Opc )
	,	.Gen_Rsp_Rdy( sram_axi_s2_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( sram_axi_s2_T_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( sram_axi_s2_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( sram_axi_s2_T_Rsp_Status )
	,	.Gen_Rsp_Vld( sram_axi_s2_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_sram_axi_s2_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_sram_axi_s2_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_sram_axi_s2_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_sram_axi_s2_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_sram_axi_s2_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_sram_axi_s2_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_sram_axi_s2_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_sram_axi_s2_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_sram_axi_s2_T_netTree_Pwr_WakeUp )
	,	.from_Switch14_Data( dp_Switch14_to_sram_axi_s2_T_Data )
	,	.from_Switch14_Head( dp_Switch14_to_sram_axi_s2_T_Head )
	,	.from_Switch14_Rdy( dp_Switch14_to_sram_axi_s2_T_Rdy )
	,	.from_Switch14_Tail( dp_Switch14_to_sram_axi_s2_T_Tail )
	,	.from_Switch14_Vld( dp_Switch14_to_sram_axi_s2_T_Vld )
	,	.to_Switch14Resp_Data( dp_sram_axi_s2_T_to_Switch14Resp_Data )
	,	.to_Switch14Resp_Head( dp_sram_axi_s2_T_to_Switch14Resp_Head )
	,	.to_Switch14Resp_Rdy( dp_sram_axi_s2_T_to_Switch14Resp_Rdy )
	,	.to_Switch14Resp_Tail( dp_sram_axi_s2_T_to_Switch14Resp_Tail )
	,	.to_Switch14Resp_Vld( dp_sram_axi_s2_T_to_Switch14Resp_Vld )
	,	.to_Switch22_En( obs_sram_axi_s2_T_to_Switch22_En )
	,	.to_Switch22_Trp_Data( obs_sram_axi_s2_T_to_Switch22_Trp_Data )
	,	.to_Switch22_Trp_Head( obs_sram_axi_s2_T_to_Switch22_Trp_Head )
	,	.to_Switch22_Trp_Rdy( obs_sram_axi_s2_T_to_Switch22_Trp_Rdy )
	,	.to_Switch22_Trp_Tail( obs_sram_axi_s2_T_to_Switch22_Trp_Tail )
	,	.to_Switch22_Trp_Vld( obs_sram_axi_s2_T_to_Switch22_Trp_Vld )
	);
	rsnoc_Switch14Resp_main Switch14Resp_main(
		.Sys_Clk( clockGaters_Switch14Resp_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch14Resp_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch14Resp_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch14Resp_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch14Resp_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch14Resp_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch14Resp_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch14Resp_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch14Resp_main_Sys_netTree_Pwr_WakeUp )
	,	.from_sram_axi_s2_T_Data( dp_sram_axi_s2_T_to_Switch14Resp_Data )
	,	.from_sram_axi_s2_T_Head( dp_sram_axi_s2_T_to_Switch14Resp_Head )
	,	.from_sram_axi_s2_T_Rdy( dp_sram_axi_s2_T_to_Switch14Resp_Rdy )
	,	.from_sram_axi_s2_T_Tail( dp_sram_axi_s2_T_to_Switch14Resp_Tail )
	,	.from_sram_axi_s2_T_Vld( dp_sram_axi_s2_T_to_Switch14Resp_Vld )
	,	.to_Switch1Resp002_Data( dp_Switch14Resp_to_Switch1Resp002_Data )
	,	.to_Switch1Resp002_RdCnt( dp_Switch14Resp_to_Switch1Resp002_RdCnt )
	,	.to_Switch1Resp002_RdPtr( dp_Switch14Resp_to_Switch1Resp002_RdPtr )
	,	.to_Switch1Resp002_RxCtl_PwrOnRst( dp_Switch14Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.to_Switch1Resp002_RxCtl_PwrOnRstAck( dp_Switch14Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_TxCtl_PwrOnRst( dp_Switch14Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.to_Switch1Resp002_TxCtl_PwrOnRstAck( dp_Switch14Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_WrCnt( dp_Switch14Resp_to_Switch1Resp002_WrCnt )
	,	.to_Switch2Resp001_En( dp_Switch14Resp_to_Switch2Resp001_En )
	,	.to_Switch2Resp001_Trp_Data( dp_Switch14Resp_to_Switch2Resp001_Trp_Data )
	,	.to_Switch2Resp001_Trp_Head( dp_Switch14Resp_to_Switch2Resp001_Trp_Head )
	,	.to_Switch2Resp001_Trp_Rdy( dp_Switch14Resp_to_Switch2Resp001_Trp_Rdy )
	,	.to_Switch2Resp001_Trp_Tail( dp_Switch14Resp_to_Switch2Resp001_Trp_Tail )
	,	.to_Switch2Resp001_Trp_Vld( dp_Switch14Resp_to_Switch2Resp001_Trp_Vld )
	,	.to_Switch4Resp001_Data( dp_Switch14Resp_to_Switch4Resp001_Data )
	,	.to_Switch4Resp001_Head( dp_Switch14Resp_to_Switch4Resp001_Head )
	,	.to_Switch4Resp001_Rdy( dp_Switch14Resp_to_Switch4Resp001_Rdy )
	,	.to_Switch4Resp001_Tail( dp_Switch14Resp_to_Switch4Resp001_Tail )
	,	.to_Switch4Resp001_Vld( dp_Switch14Resp_to_Switch4Resp001_Vld )
	,	.to_Switch6Resp001_En( dp_Switch14Resp_to_Switch6Resp001_En )
	,	.to_Switch6Resp001_Trp_Data( dp_Switch14Resp_to_Switch6Resp001_Trp_Data )
	,	.to_Switch6Resp001_Trp_Head( dp_Switch14Resp_to_Switch6Resp001_Trp_Head )
	,	.to_Switch6Resp001_Trp_Rdy( dp_Switch14Resp_to_Switch6Resp001_Trp_Rdy )
	,	.to_Switch6Resp001_Trp_Tail( dp_Switch14Resp_to_Switch6Resp001_Trp_Tail )
	,	.to_Switch6Resp001_Trp_Vld( dp_Switch14Resp_to_Switch6Resp001_Trp_Vld )
	);
	rsnoc_Switch4Resp001_main Switch4Resp001_main(
		.Sys_Clk( clockGaters_Switch4Resp001_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch4Resp001_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch4Resp001_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch4Resp001_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch13Resp_Data( dp_Switch13Resp_to_Switch4Resp001_Data )
	,	.from_Switch13Resp_Head( dp_Switch13Resp_to_Switch4Resp001_Head )
	,	.from_Switch13Resp_Rdy( dp_Switch13Resp_to_Switch4Resp001_Rdy )
	,	.from_Switch13Resp_Tail( dp_Switch13Resp_to_Switch4Resp001_Tail )
	,	.from_Switch13Resp_Vld( dp_Switch13Resp_to_Switch4Resp001_Vld )
	,	.from_Switch14Resp_Data( dp_Switch14Resp_to_Switch4Resp001_Data )
	,	.from_Switch14Resp_Head( dp_Switch14Resp_to_Switch4Resp001_Head )
	,	.from_Switch14Resp_Rdy( dp_Switch14Resp_to_Switch4Resp001_Rdy )
	,	.from_Switch14Resp_Tail( dp_Switch14Resp_to_Switch4Resp001_Tail )
	,	.from_Switch14Resp_Vld( dp_Switch14Resp_to_Switch4Resp001_Vld )
	,	.from_Switch15Resp_Data( dp_Switch15Resp_to_Switch4Resp001_Data )
	,	.from_Switch15Resp_RdCnt( dp_Switch15Resp_to_Switch4Resp001_RdCnt )
	,	.from_Switch15Resp_RdPtr( dp_Switch15Resp_to_Switch4Resp001_RdPtr )
	,	.from_Switch15Resp_RxCtl_PwrOnRst( dp_Switch15Resp_to_Switch4Resp001_RxCtl_PwrOnRst )
	,	.from_Switch15Resp_RxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch4Resp001_RxCtl_PwrOnRstAck )
	,	.from_Switch15Resp_TxCtl_PwrOnRst( dp_Switch15Resp_to_Switch4Resp001_TxCtl_PwrOnRst )
	,	.from_Switch15Resp_TxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch4Resp001_TxCtl_PwrOnRstAck )
	,	.from_Switch15Resp_WrCnt( dp_Switch15Resp_to_Switch4Resp001_WrCnt )
	,	.from_Switch20Resp_Data( dp_Switch20Resp_to_Switch4Resp001_Data )
	,	.from_Switch20Resp_Head( dp_Switch20Resp_to_Switch4Resp001_Head )
	,	.from_Switch20Resp_Rdy( dp_Switch20Resp_to_Switch4Resp001_Rdy )
	,	.from_Switch20Resp_Tail( dp_Switch20Resp_to_Switch4Resp001_Tail )
	,	.from_Switch20Resp_Vld( dp_Switch20Resp_to_Switch4Resp001_Vld )
	,	.from_Switch23Resp_Data( dp_Switch23Resp_to_Switch4Resp001_Data )
	,	.from_Switch23Resp_Head( dp_Switch23Resp_to_Switch4Resp001_Head )
	,	.from_Switch23Resp_Rdy( dp_Switch23Resp_to_Switch4Resp001_Rdy )
	,	.from_Switch23Resp_Tail( dp_Switch23Resp_to_Switch4Resp001_Tail )
	,	.from_Switch23Resp_Vld( dp_Switch23Resp_to_Switch4Resp001_Vld )
	,	.from_SwitchResp001_En( dp_SwitchResp001_to_Switch4Resp001_En )
	,	.from_SwitchResp001_Trp_Data( dp_SwitchResp001_to_Switch4Resp001_Trp_Data )
	,	.from_SwitchResp001_Trp_Head( dp_SwitchResp001_to_Switch4Resp001_Trp_Head )
	,	.from_SwitchResp001_Trp_Rdy( dp_SwitchResp001_to_Switch4Resp001_Trp_Rdy )
	,	.from_SwitchResp001_Trp_Tail( dp_SwitchResp001_to_Switch4Resp001_Trp_Tail )
	,	.from_SwitchResp001_Trp_Vld( dp_SwitchResp001_to_Switch4Resp001_Trp_Vld )
	,	.from_ddr_axi_s0_T_Data( dp_ddr_axi_s0_T_to_Switch4Resp001_Data )
	,	.from_ddr_axi_s0_T_Head( dp_ddr_axi_s0_T_to_Switch4Resp001_Head )
	,	.from_ddr_axi_s0_T_Rdy( dp_ddr_axi_s0_T_to_Switch4Resp001_Rdy )
	,	.from_ddr_axi_s0_T_Tail( dp_ddr_axi_s0_T_to_Switch4Resp001_Tail )
	,	.from_ddr_axi_s0_T_Vld( dp_ddr_axi_s0_T_to_Switch4Resp001_Vld )
	,	.to_Switch9_Data( dp_Switch4Resp001_to_Switch9_Data )
	,	.to_Switch9_Head( dp_Switch4Resp001_to_Switch9_Head )
	,	.to_Switch9_Rdy( dp_Switch4Resp001_to_Switch9_Rdy )
	,	.to_Switch9_Tail( dp_Switch4Resp001_to_Switch9_Tail )
	,	.to_Switch9_Vld( dp_Switch4Resp001_to_Switch9_Vld )
	);
	rsnoc_clockGaters_Switch8_main_Sys clockGaters_Switch8_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6b3c )
	,	.Sys_Pwr_WakeUp( u_9d63 )
	,	.SysOut_Clk( clockGaters_Switch8_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch8_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch8_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch8_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch8_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch8_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch8_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch8_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch8_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch10_main_Sys clockGaters_Switch10_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_db12 )
	,	.Sys_Pwr_WakeUp( u_b301 )
	,	.SysOut_Clk( clockGaters_Switch10_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch10_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch10_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch10_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch10_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch10_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch10_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch10_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch10_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch30_main_Sys clockGaters_Switch30_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_6f80 )
	,	.Sys_Pwr_WakeUp( u_4c1f )
	,	.SysOut_Clk( clockGaters_Switch30_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch30_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch30_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch30_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch30_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch30_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch30_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch30_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch30_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch30_main Switch30_main(
		.Sys_Clk( clockGaters_Switch30_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch30_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch30_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch30_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch30_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch30_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch30_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch30_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch30_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch10_Data( dp_Switch10_to_Switch30_Data )
	,	.from_Switch10_Head( dp_Switch10_to_Switch30_Head )
	,	.from_Switch10_Rdy( dp_Switch10_to_Switch30_Rdy )
	,	.from_Switch10_Tail( dp_Switch10_to_Switch30_Tail )
	,	.from_Switch10_Vld( dp_Switch10_to_Switch30_Vld )
	,	.from_service_socket_T_En( dp_service_socket_T_to_Switch30_En )
	,	.from_service_socket_T_Trp_Data( dp_service_socket_T_to_Switch30_Trp_Data )
	,	.from_service_socket_T_Trp_Head( dp_service_socket_T_to_Switch30_Trp_Head )
	,	.from_service_socket_T_Trp_Rdy( dp_service_socket_T_to_Switch30_Trp_Rdy )
	,	.from_service_socket_T_Trp_Tail( dp_service_socket_T_to_Switch30_Trp_Tail )
	,	.from_service_socket_T_Trp_Vld( dp_service_socket_T_to_Switch30_Trp_Vld )
	,	.to_bcpu_ahb_m0_I_Data( dp_Switch30_to_bcpu_ahb_m0_I_Data )
	,	.to_bcpu_ahb_m0_I_Head( dp_Switch30_to_bcpu_ahb_m0_I_Head )
	,	.to_bcpu_ahb_m0_I_Rdy( dp_Switch30_to_bcpu_ahb_m0_I_Rdy )
	,	.to_bcpu_ahb_m0_I_Tail( dp_Switch30_to_bcpu_ahb_m0_I_Tail )
	,	.to_bcpu_ahb_m0_I_Vld( dp_Switch30_to_bcpu_ahb_m0_I_Vld )
	);
	rsnoc_Switch10_main Switch10_main(
		.Sys_Clk( clockGaters_Switch10_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch10_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch10_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch10_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch10_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch10_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch10_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch10_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch10_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch6Resp001_Data( dp_Switch6Resp001_to_Switch10_Data )
	,	.from_Switch6Resp001_Head( dp_Switch6Resp001_to_Switch10_Head )
	,	.from_Switch6Resp001_Rdy( dp_Switch6Resp001_to_Switch10_Rdy )
	,	.from_Switch6Resp001_Tail( dp_Switch6Resp001_to_Switch10_Tail )
	,	.from_Switch6Resp001_Vld( dp_Switch6Resp001_to_Switch10_Vld )
	,	.from_Switch8_Data( dp_Switch8_to_Switch10_Data )
	,	.from_Switch8_Head( dp_Switch8_to_Switch10_Head )
	,	.from_Switch8_Rdy( dp_Switch8_to_Switch10_Rdy )
	,	.from_Switch8_Tail( dp_Switch8_to_Switch10_Tail )
	,	.from_Switch8_Vld( dp_Switch8_to_Switch10_Vld )
	,	.to_Switch30_Data( dp_Switch10_to_Switch30_Data )
	,	.to_Switch30_Head( dp_Switch10_to_Switch30_Head )
	,	.to_Switch30_Rdy( dp_Switch10_to_Switch30_Rdy )
	,	.to_Switch30_Tail( dp_Switch10_to_Switch30_Tail )
	,	.to_Switch30_Vld( dp_Switch10_to_Switch30_Vld )
	);
	rsnoc_Switch8_main Switch8_main(
		.Sys_Clk( clockGaters_Switch8_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch8_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch8_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch8_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch8_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch8_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch8_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch8_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch8_main_Sys_netTree_Pwr_WakeUp )
	,	.from_SCU_Multi_APB_T_En( dp_SCU_Multi_APB_T_to_Switch8_En )
	,	.from_SCU_Multi_APB_T_Trp_Data( dp_SCU_Multi_APB_T_to_Switch8_Trp_Data )
	,	.from_SCU_Multi_APB_T_Trp_Head( dp_SCU_Multi_APB_T_to_Switch8_Trp_Head )
	,	.from_SCU_Multi_APB_T_Trp_Rdy( dp_SCU_Multi_APB_T_to_Switch8_Trp_Rdy )
	,	.from_SCU_Multi_APB_T_Trp_Tail( dp_SCU_Multi_APB_T_to_Switch8_Trp_Tail )
	,	.from_SCU_Multi_APB_T_Trp_Vld( dp_SCU_Multi_APB_T_to_Switch8_Trp_Vld )
	,	.to_Switch10_Data( dp_Switch8_to_Switch10_Data )
	,	.to_Switch10_Head( dp_Switch8_to_Switch10_Head )
	,	.to_Switch10_Rdy( dp_Switch8_to_Switch10_Rdy )
	,	.to_Switch10_Tail( dp_Switch8_to_Switch10_Tail )
	,	.to_Switch10_Vld( dp_Switch8_to_Switch10_Vld )
	,	.to_Switch9_En( dp_Switch8_to_Switch9_En )
	,	.to_Switch9_Trp_Data( dp_Switch8_to_Switch9_Trp_Data )
	,	.to_Switch9_Trp_Head( dp_Switch8_to_Switch9_Trp_Head )
	,	.to_Switch9_Trp_Rdy( dp_Switch8_to_Switch9_Trp_Rdy )
	,	.to_Switch9_Trp_Tail( dp_Switch8_to_Switch9_Trp_Tail )
	,	.to_Switch9_Trp_Vld( dp_Switch8_to_Switch9_Trp_Vld )
	);
	rsnoc_Switch9_main Switch9_main(
		.Sys_Clk( clockGaters_Switch9_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch9_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch9_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch9_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch9_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch9_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch9_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch9_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch9_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch4Resp001_Data( dp_Switch4Resp001_to_Switch9_Data )
	,	.from_Switch4Resp001_Head( dp_Switch4Resp001_to_Switch9_Head )
	,	.from_Switch4Resp001_Rdy( dp_Switch4Resp001_to_Switch9_Rdy )
	,	.from_Switch4Resp001_Tail( dp_Switch4Resp001_to_Switch9_Tail )
	,	.from_Switch4Resp001_Vld( dp_Switch4Resp001_to_Switch9_Vld )
	,	.from_Switch8_En( dp_Switch8_to_Switch9_En )
	,	.from_Switch8_Trp_Data( dp_Switch8_to_Switch9_Trp_Data )
	,	.from_Switch8_Trp_Head( dp_Switch8_to_Switch9_Trp_Head )
	,	.from_Switch8_Trp_Rdy( dp_Switch8_to_Switch9_Trp_Rdy )
	,	.from_Switch8_Trp_Tail( dp_Switch8_to_Switch9_Trp_Tail )
	,	.from_Switch8_Trp_Vld( dp_Switch8_to_Switch9_Trp_Vld )
	,	.to_acpu_axi_m0_I_Data( dp_Switch9_to_acpu_axi_m0_I_Data )
	,	.to_acpu_axi_m0_I_Head( dp_Switch9_to_acpu_axi_m0_I_Head )
	,	.to_acpu_axi_m0_I_Rdy( dp_Switch9_to_acpu_axi_m0_I_Rdy )
	,	.to_acpu_axi_m0_I_Tail( dp_Switch9_to_acpu_axi_m0_I_Tail )
	,	.to_acpu_axi_m0_I_Vld( dp_Switch9_to_acpu_axi_m0_I_Vld )
	,	.to_arm_axi_m0_I_Data( dp_Switch9_to_arm_axi_m0_I_Data )
	,	.to_arm_axi_m0_I_Head( dp_Switch9_to_arm_axi_m0_I_Head )
	,	.to_arm_axi_m0_I_Rdy( dp_Switch9_to_arm_axi_m0_I_Rdy )
	,	.to_arm_axi_m0_I_Tail( dp_Switch9_to_arm_axi_m0_I_Tail )
	,	.to_arm_axi_m0_I_Vld( dp_Switch9_to_arm_axi_m0_I_Vld )
	);
	rsnoc_acpu_axi_m0_I_main acpu_axi_m0_I_main(
		.Gen_Req_Addr( acpu_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( acpu_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( acpu_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( acpu_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( acpu_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( acpu_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( acpu_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( acpu_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( acpu_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( acpu_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( acpu_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( acpu_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( acpu_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( acpu_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( acpu_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( acpu_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( acpu_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( acpu_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( acpu_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( acpu_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( acpu_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( acpu_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_acpu_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_acpu_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_acpu_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_acpu_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_acpu_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_acpu_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_acpu_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_acpu_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_acpu_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( acpu_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( acpu_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( acpu_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( acpu_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch28_En( svc_Switch28_to_acpu_axi_m0_I_En )
	,	.from_Switch28_Trp_Data( svc_Switch28_to_acpu_axi_m0_I_Trp_Data )
	,	.from_Switch28_Trp_Head( svc_Switch28_to_acpu_axi_m0_I_Trp_Head )
	,	.from_Switch28_Trp_Rdy( svc_Switch28_to_acpu_axi_m0_I_Trp_Rdy )
	,	.from_Switch28_Trp_Tail( svc_Switch28_to_acpu_axi_m0_I_Trp_Tail )
	,	.from_Switch28_Trp_Vld( svc_Switch28_to_acpu_axi_m0_I_Trp_Vld )
	,	.from_Switch9_Data( dp_Switch9_to_acpu_axi_m0_I_Data )
	,	.from_Switch9_Head( dp_Switch9_to_acpu_axi_m0_I_Head )
	,	.from_Switch9_Rdy( dp_Switch9_to_acpu_axi_m0_I_Rdy )
	,	.from_Switch9_Tail( dp_Switch9_to_acpu_axi_m0_I_Tail )
	,	.from_Switch9_Vld( dp_Switch9_to_acpu_axi_m0_I_Vld )
	,	.to_Switch29_En( svc_acpu_axi_m0_I_to_Switch29_En )
	,	.to_Switch29_Trp_Data( svc_acpu_axi_m0_I_to_Switch29_Trp_Data )
	,	.to_Switch29_Trp_Head( svc_acpu_axi_m0_I_to_Switch29_Trp_Head )
	,	.to_Switch29_Trp_Rdy( svc_acpu_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.to_Switch29_Trp_Tail( svc_acpu_axi_m0_I_to_Switch29_Trp_Tail )
	,	.to_Switch29_Trp_Vld( svc_acpu_axi_m0_I_to_Switch29_Trp_Vld )
	,	.to_Switch5_Data( dp_acpu_axi_m0_I_to_Switch5_Data )
	,	.to_Switch5_Head( dp_acpu_axi_m0_I_to_Switch5_Head )
	,	.to_Switch5_Rdy( dp_acpu_axi_m0_I_to_Switch5_Rdy )
	,	.to_Switch5_Tail( dp_acpu_axi_m0_I_to_Switch5_Tail )
	,	.to_Switch5_Vld( dp_acpu_axi_m0_I_to_Switch5_Vld )
	);
	rsnoc_ACPU_probe_main ACPU_probe_main(
		.Sys_Clk( clockGaters_ACPU_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_ACPU_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_ACPU_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_ACPU_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_ACPU_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_ACPU_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_ACPU_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_ACPU_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_ACPU_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( acpu_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( acpu_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( acpu_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( acpu_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_En( svc_Switch32_to_ACPU_probe_En )
	,	.from_Switch32_Trp_Data( svc_Switch32_to_ACPU_probe_Trp_Data )
	,	.from_Switch32_Trp_Head( svc_Switch32_to_ACPU_probe_Trp_Head )
	,	.from_Switch32_Trp_Rdy( svc_Switch32_to_ACPU_probe_Trp_Rdy )
	,	.from_Switch32_Trp_Tail( svc_Switch32_to_ACPU_probe_Trp_Tail )
	,	.from_Switch32_Trp_Vld( svc_Switch32_to_ACPU_probe_Trp_Vld )
	,	.to_Switch27_En( obs_ACPU_probe_to_Switch27_En )
	,	.to_Switch27_Trp_Data( obs_ACPU_probe_to_Switch27_Trp_Data )
	,	.to_Switch27_Trp_Head( obs_ACPU_probe_to_Switch27_Trp_Head )
	,	.to_Switch27_Trp_Rdy( obs_ACPU_probe_to_Switch27_Trp_Rdy )
	,	.to_Switch27_Trp_Tail( obs_ACPU_probe_to_Switch27_Trp_Tail )
	,	.to_Switch27_Trp_Vld( obs_ACPU_probe_to_Switch27_Trp_Vld )
	,	.to_Switch33_En( svc_ACPU_probe_to_Switch33_En )
	,	.to_Switch33_Trp_Data( svc_ACPU_probe_to_Switch33_Trp_Data )
	,	.to_Switch33_Trp_Head( svc_ACPU_probe_to_Switch33_Trp_Head )
	,	.to_Switch33_Trp_Rdy( svc_ACPU_probe_to_Switch33_Trp_Rdy )
	,	.to_Switch33_Trp_Tail( svc_ACPU_probe_to_Switch33_Trp_Tail )
	,	.to_Switch33_Trp_Vld( svc_ACPU_probe_to_Switch33_Trp_Vld )
	);
	rsnoc_clockGaters_ACPU_probe_main_Sys clockGaters_ACPU_probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_9819 )
	,	.Sys_Pwr_WakeUp( u_9fa )
	,	.SysOut_Clk( clockGaters_ACPU_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_ACPU_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_ACPU_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_ACPU_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_ACPU_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_ACPU_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_ACPU_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_ACPU_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_ACPU_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_36_1 uAnd36(
		.I_0( u_9819 )
	,	.I_1( u_dccf )
	,	.I_10( u_38b6 )
	,	.I_11( u_cb40 )
	,	.I_12( u_d8d0 )
	,	.I_13( u_9a0 )
	,	.I_14( u_c415 )
	,	.I_15( u_7b41 )
	,	.I_16( u_ef11 )
	,	.I_17( u_d68b )
	,	.I_18( u_55d7 )
	,	.I_19( u_d459 )
	,	.I_2( u_8287 )
	,	.I_20( u_14b1 )
	,	.I_21( u_7aec )
	,	.I_22( u_994e )
	,	.I_23( u_d0b7 )
	,	.I_24( u_b77 )
	,	.I_25( u_ca3a )
	,	.I_26( u_9014 )
	,	.I_27( u_e605 )
	,	.I_28( u_e9eb )
	,	.I_29( u_845e )
	,	.I_3( u_2835 )
	,	.I_30( u_6e88 )
	,	.I_31( u_2559 )
	,	.I_32( u_f325 )
	,	.I_33( u_eb40 )
	,	.I_34( u_77c2 )
	,	.I_35( u_8c3b )
	,	.I_4( u_9464 )
	,	.I_5( u_5ec6 )
	,	.I_6( u_e076 )
	,	.I_7( u_a500 )
	,	.I_8( u_ea09 )
	,	.I_9( u_4947 )
	,	.O( i_interconnect_synch_regime_Cm533_root_Pwr_Idle )
	);
	rsnoc_z_T_C_S_C_L_R_O_36_1 uOr36(
		.I_0( u_9fa )
	,	.I_1( u_abd0 )
	,	.I_10( u_b95d )
	,	.I_11( u_415f )
	,	.I_12( u_43cf )
	,	.I_13( u_beff )
	,	.I_14( u_7dfe )
	,	.I_15( u_32d2 )
	,	.I_16( u_b002 )
	,	.I_17( u_4614 )
	,	.I_18( u_16c8 )
	,	.I_19( u_bdba )
	,	.I_2( u_3a18 )
	,	.I_20( u_9662 )
	,	.I_21( u_40b3 )
	,	.I_22( u_11c5 )
	,	.I_23( u_1be8 )
	,	.I_24( u_8d28 )
	,	.I_25( u_e0d9 )
	,	.I_26( u_88b )
	,	.I_27( u_bc0e )
	,	.I_28( u_5eb4 )
	,	.I_29( u_1ab5 )
	,	.I_3( u_79de )
	,	.I_30( u_da17 )
	,	.I_31( u_48ba )
	,	.I_32( u_67ee )
	,	.I_33( u_615f )
	,	.I_34( u_e351 )
	,	.I_35( u_8f64 )
	,	.I_4( u_cb3b )
	,	.I_5( u_604d )
	,	.I_6( u_fa9d )
	,	.I_7( u_a39f )
	,	.I_8( u_a10a )
	,	.I_9( u_4f58 )
	,	.O( i_interconnect_synch_regime_Cm533_root_Pwr_WakeUp )
	);
	rsnoc_interconnect_synch_regime_Cm533_main interconnect_synch_regime_Cm533_main(
		.In_Clk( clk_533 )
	,	.In_RstN( rst_533_n )
	,	.In_Tm( tm )
	,	.root_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.root_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.root_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.root_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.root_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.root_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.root_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.root_Pwr_Idle( i_interconnect_synch_regime_Cm533_root_Pwr_Idle )
	,	.root_Pwr_WakeUp( i_interconnect_synch_regime_Cm533_root_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch13Resp_main_Sys clockGaters_Switch13Resp_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm533_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm533_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm533_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm533_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm533_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm533_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm533_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_8287 )
	,	.Sys_Pwr_WakeUp( u_3a18 )
	,	.SysOut_Clk( clockGaters_Switch13Resp_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch13Resp_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch13Resp_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch13Resp_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch13Resp_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch13Resp_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch13Resp_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch13Resp_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch13Resp_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch13Resp_main Switch13Resp_main(
		.Sys_Clk( clockGaters_Switch13Resp_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch13Resp_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch13Resp_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch13Resp_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch13Resp_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch13Resp_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch13Resp_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch13Resp_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch13Resp_main_Sys_netTree_Pwr_WakeUp )
	,	.from_sram_axi_s1_T_Data( dp_sram_axi_s1_T_to_Switch13Resp_Data )
	,	.from_sram_axi_s1_T_Head( dp_sram_axi_s1_T_to_Switch13Resp_Head )
	,	.from_sram_axi_s1_T_Rdy( dp_sram_axi_s1_T_to_Switch13Resp_Rdy )
	,	.from_sram_axi_s1_T_Tail( dp_sram_axi_s1_T_to_Switch13Resp_Tail )
	,	.from_sram_axi_s1_T_Vld( dp_sram_axi_s1_T_to_Switch13Resp_Vld )
	,	.to_Switch1Resp002_Data( dp_Switch13Resp_to_Switch1Resp002_Data )
	,	.to_Switch1Resp002_RdCnt( dp_Switch13Resp_to_Switch1Resp002_RdCnt )
	,	.to_Switch1Resp002_RdPtr( dp_Switch13Resp_to_Switch1Resp002_RdPtr )
	,	.to_Switch1Resp002_RxCtl_PwrOnRst( dp_Switch13Resp_to_Switch1Resp002_RxCtl_PwrOnRst )
	,	.to_Switch1Resp002_RxCtl_PwrOnRstAck( dp_Switch13Resp_to_Switch1Resp002_RxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_TxCtl_PwrOnRst( dp_Switch13Resp_to_Switch1Resp002_TxCtl_PwrOnRst )
	,	.to_Switch1Resp002_TxCtl_PwrOnRstAck( dp_Switch13Resp_to_Switch1Resp002_TxCtl_PwrOnRstAck )
	,	.to_Switch1Resp002_WrCnt( dp_Switch13Resp_to_Switch1Resp002_WrCnt )
	,	.to_Switch2Resp001_En( dp_Switch13Resp_to_Switch2Resp001_En )
	,	.to_Switch2Resp001_Trp_Data( dp_Switch13Resp_to_Switch2Resp001_Trp_Data )
	,	.to_Switch2Resp001_Trp_Head( dp_Switch13Resp_to_Switch2Resp001_Trp_Head )
	,	.to_Switch2Resp001_Trp_Rdy( dp_Switch13Resp_to_Switch2Resp001_Trp_Rdy )
	,	.to_Switch2Resp001_Trp_Tail( dp_Switch13Resp_to_Switch2Resp001_Trp_Tail )
	,	.to_Switch2Resp001_Trp_Vld( dp_Switch13Resp_to_Switch2Resp001_Trp_Vld )
	,	.to_Switch4Resp001_Data( dp_Switch13Resp_to_Switch4Resp001_Data )
	,	.to_Switch4Resp001_Head( dp_Switch13Resp_to_Switch4Resp001_Head )
	,	.to_Switch4Resp001_Rdy( dp_Switch13Resp_to_Switch4Resp001_Rdy )
	,	.to_Switch4Resp001_Tail( dp_Switch13Resp_to_Switch4Resp001_Tail )
	,	.to_Switch4Resp001_Vld( dp_Switch13Resp_to_Switch4Resp001_Vld )
	,	.to_Switch6Resp001_En( dp_Switch13Resp_to_Switch6Resp001_En )
	,	.to_Switch6Resp001_Trp_Data( dp_Switch13Resp_to_Switch6Resp001_Trp_Data )
	,	.to_Switch6Resp001_Trp_Head( dp_Switch13Resp_to_Switch6Resp001_Trp_Head )
	,	.to_Switch6Resp001_Trp_Rdy( dp_Switch13Resp_to_Switch6Resp001_Trp_Rdy )
	,	.to_Switch6Resp001_Trp_Tail( dp_Switch13Resp_to_Switch6Resp001_Trp_Tail )
	,	.to_Switch6Resp001_Trp_Vld( dp_Switch13Resp_to_Switch6Resp001_Trp_Vld )
	);
	rsnoc_Switch6Resp001_main Switch6Resp001_main(
		.Sys_Clk( clockGaters_Switch6Resp001_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch6Resp001_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch6Resp001_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch6Resp001_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch13Resp_En( dp_Switch13Resp_to_Switch6Resp001_En )
	,	.from_Switch13Resp_Trp_Data( dp_Switch13Resp_to_Switch6Resp001_Trp_Data )
	,	.from_Switch13Resp_Trp_Head( dp_Switch13Resp_to_Switch6Resp001_Trp_Head )
	,	.from_Switch13Resp_Trp_Rdy( dp_Switch13Resp_to_Switch6Resp001_Trp_Rdy )
	,	.from_Switch13Resp_Trp_Tail( dp_Switch13Resp_to_Switch6Resp001_Trp_Tail )
	,	.from_Switch13Resp_Trp_Vld( dp_Switch13Resp_to_Switch6Resp001_Trp_Vld )
	,	.from_Switch14Resp_En( dp_Switch14Resp_to_Switch6Resp001_En )
	,	.from_Switch14Resp_Trp_Data( dp_Switch14Resp_to_Switch6Resp001_Trp_Data )
	,	.from_Switch14Resp_Trp_Head( dp_Switch14Resp_to_Switch6Resp001_Trp_Head )
	,	.from_Switch14Resp_Trp_Rdy( dp_Switch14Resp_to_Switch6Resp001_Trp_Rdy )
	,	.from_Switch14Resp_Trp_Tail( dp_Switch14Resp_to_Switch6Resp001_Trp_Tail )
	,	.from_Switch14Resp_Trp_Vld( dp_Switch14Resp_to_Switch6Resp001_Trp_Vld )
	,	.from_Switch15Resp_Data( dp_Switch15Resp_to_Switch6Resp001_Data )
	,	.from_Switch15Resp_RdCnt( dp_Switch15Resp_to_Switch6Resp001_RdCnt )
	,	.from_Switch15Resp_RdPtr( dp_Switch15Resp_to_Switch6Resp001_RdPtr )
	,	.from_Switch15Resp_RxCtl_PwrOnRst( dp_Switch15Resp_to_Switch6Resp001_RxCtl_PwrOnRst )
	,	.from_Switch15Resp_RxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch6Resp001_RxCtl_PwrOnRstAck )
	,	.from_Switch15Resp_TxCtl_PwrOnRst( dp_Switch15Resp_to_Switch6Resp001_TxCtl_PwrOnRst )
	,	.from_Switch15Resp_TxCtl_PwrOnRstAck( dp_Switch15Resp_to_Switch6Resp001_TxCtl_PwrOnRstAck )
	,	.from_Switch15Resp_WrCnt( dp_Switch15Resp_to_Switch6Resp001_WrCnt )
	,	.from_Switch16Resp_En( dp_Switch16Resp_to_Switch6Resp001_En )
	,	.from_Switch16Resp_Trp_Data( dp_Switch16Resp_to_Switch6Resp001_Trp_Data )
	,	.from_Switch16Resp_Trp_Head( dp_Switch16Resp_to_Switch6Resp001_Trp_Head )
	,	.from_Switch16Resp_Trp_Rdy( dp_Switch16Resp_to_Switch6Resp001_Trp_Rdy )
	,	.from_Switch16Resp_Trp_Tail( dp_Switch16Resp_to_Switch6Resp001_Trp_Tail )
	,	.from_Switch16Resp_Trp_Vld( dp_Switch16Resp_to_Switch6Resp001_Trp_Vld )
	,	.from_Switch20Resp_En( dp_Switch20Resp_to_Switch6Resp001_En )
	,	.from_Switch20Resp_Trp_Data( dp_Switch20Resp_to_Switch6Resp001_Trp_Data )
	,	.from_Switch20Resp_Trp_Head( dp_Switch20Resp_to_Switch6Resp001_Trp_Head )
	,	.from_Switch20Resp_Trp_Rdy( dp_Switch20Resp_to_Switch6Resp001_Trp_Rdy )
	,	.from_Switch20Resp_Trp_Tail( dp_Switch20Resp_to_Switch6Resp001_Trp_Tail )
	,	.from_Switch20Resp_Trp_Vld( dp_Switch20Resp_to_Switch6Resp001_Trp_Vld )
	,	.from_Switch23Resp_En( dp_Switch23Resp_to_Switch6Resp001_En )
	,	.from_Switch23Resp_Trp_Data( dp_Switch23Resp_to_Switch6Resp001_Trp_Data )
	,	.from_Switch23Resp_Trp_Head( dp_Switch23Resp_to_Switch6Resp001_Trp_Head )
	,	.from_Switch23Resp_Trp_Rdy( dp_Switch23Resp_to_Switch6Resp001_Trp_Rdy )
	,	.from_Switch23Resp_Trp_Tail( dp_Switch23Resp_to_Switch6Resp001_Trp_Tail )
	,	.from_Switch23Resp_Trp_Vld( dp_Switch23Resp_to_Switch6Resp001_Trp_Vld )
	,	.from_SwitchResp001_Data( dp_SwitchResp001_to_Switch6Resp001_Data )
	,	.from_SwitchResp001_Head( dp_SwitchResp001_to_Switch6Resp001_Head )
	,	.from_SwitchResp001_Rdy( dp_SwitchResp001_to_Switch6Resp001_Rdy )
	,	.from_SwitchResp001_Tail( dp_SwitchResp001_to_Switch6Resp001_Tail )
	,	.from_SwitchResp001_Vld( dp_SwitchResp001_to_Switch6Resp001_Vld )
	,	.to_Switch10_Data( dp_Switch6Resp001_to_Switch10_Data )
	,	.to_Switch10_Head( dp_Switch6Resp001_to_Switch10_Head )
	,	.to_Switch10_Rdy( dp_Switch6Resp001_to_Switch10_Rdy )
	,	.to_Switch10_Tail( dp_Switch6Resp001_to_Switch10_Tail )
	,	.to_Switch10_Vld( dp_Switch6Resp001_to_Switch10_Vld )
	,	.to_dma_axi_m0_I_Data( dp_Switch6Resp001_to_dma_axi_m0_I_Data )
	,	.to_dma_axi_m0_I_Head( dp_Switch6Resp001_to_dma_axi_m0_I_Head )
	,	.to_dma_axi_m0_I_Rdy( dp_Switch6Resp001_to_dma_axi_m0_I_Rdy )
	,	.to_dma_axi_m0_I_Tail( dp_Switch6Resp001_to_dma_axi_m0_I_Tail )
	,	.to_dma_axi_m0_I_Vld( dp_Switch6Resp001_to_dma_axi_m0_I_Vld )
	,	.to_dma_axi_m1_I_Data( dp_Switch6Resp001_to_dma_axi_m1_I_Data )
	,	.to_dma_axi_m1_I_Head( dp_Switch6Resp001_to_dma_axi_m1_I_Head )
	,	.to_dma_axi_m1_I_Rdy( dp_Switch6Resp001_to_dma_axi_m1_I_Rdy )
	,	.to_dma_axi_m1_I_Tail( dp_Switch6Resp001_to_dma_axi_m1_I_Tail )
	,	.to_dma_axi_m1_I_Vld( dp_Switch6Resp001_to_dma_axi_m1_I_Vld )
	,	.to_gbe_axi_m0_I_Data( dp_Switch6Resp001_to_gbe_axi_m0_I_Data )
	,	.to_gbe_axi_m0_I_Head( dp_Switch6Resp001_to_gbe_axi_m0_I_Head )
	,	.to_gbe_axi_m0_I_Rdy( dp_Switch6Resp001_to_gbe_axi_m0_I_Rdy )
	,	.to_gbe_axi_m0_I_Tail( dp_Switch6Resp001_to_gbe_axi_m0_I_Tail )
	,	.to_gbe_axi_m0_I_Vld( dp_Switch6Resp001_to_gbe_axi_m0_I_Vld )
	);
	rsnoc_dma_axi_m0_I_main dma_axi_m0_I_main(
		.Gen_Req_Addr( dma_axi_m0_I_Req_Addr )
	,	.Gen_Req_Be( dma_axi_m0_I_Req_Be )
	,	.Gen_Req_BurstType( dma_axi_m0_I_Req_BurstType )
	,	.Gen_Req_Data( dma_axi_m0_I_Req_Data )
	,	.Gen_Req_Last( dma_axi_m0_I_Req_Last )
	,	.Gen_Req_Len1( dma_axi_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( dma_axi_m0_I_Req_Lock )
	,	.Gen_Req_Opc( dma_axi_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( dma_axi_m0_I_Req_Rdy )
	,	.Gen_Req_SeqId( dma_axi_m0_I_Req_SeqId )
	,	.Gen_Req_SeqUnOrdered( dma_axi_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( dma_axi_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( dma_axi_m0_I_Req_User )
	,	.Gen_Req_Vld( dma_axi_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( dma_axi_m0_I_Rsp_Data )
	,	.Gen_Rsp_Last( dma_axi_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( dma_axi_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( dma_axi_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqId( dma_axi_m0_I_Rsp_SeqId )
	,	.Gen_Rsp_SeqUnOrdered( dma_axi_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( dma_axi_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( dma_axi_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_dma_axi_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_dma_axi_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_dma_axi_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_dma_axi_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_dma_axi_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_dma_axi_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_dma_axi_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_dma_axi_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_dma_axi_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( dma_axi_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( dma_axi_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( dma_axi_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( dma_axi_m0_I_TransactionStat_StopCxt )
	,	.from_Switch28_En( svc_Switch28_to_dma_axi_m0_I_En )
	,	.from_Switch28_Trp_Data( svc_Switch28_to_dma_axi_m0_I_Trp_Data )
	,	.from_Switch28_Trp_Head( svc_Switch28_to_dma_axi_m0_I_Trp_Head )
	,	.from_Switch28_Trp_Rdy( svc_Switch28_to_dma_axi_m0_I_Trp_Rdy )
	,	.from_Switch28_Trp_Tail( svc_Switch28_to_dma_axi_m0_I_Trp_Tail )
	,	.from_Switch28_Trp_Vld( svc_Switch28_to_dma_axi_m0_I_Trp_Vld )
	,	.from_Switch6Resp001_Data( dp_Switch6Resp001_to_dma_axi_m0_I_Data )
	,	.from_Switch6Resp001_Head( dp_Switch6Resp001_to_dma_axi_m0_I_Head )
	,	.from_Switch6Resp001_Rdy( dp_Switch6Resp001_to_dma_axi_m0_I_Rdy )
	,	.from_Switch6Resp001_Tail( dp_Switch6Resp001_to_dma_axi_m0_I_Tail )
	,	.from_Switch6Resp001_Vld( dp_Switch6Resp001_to_dma_axi_m0_I_Vld )
	,	.to_Switch29_En( svc_dma_axi_m0_I_to_Switch29_En )
	,	.to_Switch29_Trp_Data( svc_dma_axi_m0_I_to_Switch29_Trp_Data )
	,	.to_Switch29_Trp_Head( svc_dma_axi_m0_I_to_Switch29_Trp_Head )
	,	.to_Switch29_Trp_Rdy( svc_dma_axi_m0_I_to_Switch29_Trp_Rdy )
	,	.to_Switch29_Trp_Tail( svc_dma_axi_m0_I_to_Switch29_Trp_Tail )
	,	.to_Switch29_Trp_Vld( svc_dma_axi_m0_I_to_Switch29_Trp_Vld )
	,	.to_Switch6_Data( dp_dma_axi_m0_I_to_Switch6_Data )
	,	.to_Switch6_Head( dp_dma_axi_m0_I_to_Switch6_Head )
	,	.to_Switch6_Rdy( dp_dma_axi_m0_I_to_Switch6_Rdy )
	,	.to_Switch6_Tail( dp_dma_axi_m0_I_to_Switch6_Tail )
	,	.to_Switch6_Vld( dp_dma_axi_m0_I_to_Switch6_Vld )
	);
	rsnoc_Switch6_main Switch6_main(
		.Sys_Clk( clockGaters_Switch6_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch6_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch6_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch6_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch6_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch6_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch6_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch6_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch6_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch3_Data( dp_Switch3_to_Switch6_Data )
	,	.from_Switch3_Head( dp_Switch3_to_Switch6_Head )
	,	.from_Switch3_Rdy( dp_Switch3_to_Switch6_Rdy )
	,	.from_Switch3_Tail( dp_Switch3_to_Switch6_Tail )
	,	.from_Switch3_Vld( dp_Switch3_to_Switch6_Vld )
	,	.from_dma_axi_m0_I_Data( dp_dma_axi_m0_I_to_Switch6_Data )
	,	.from_dma_axi_m0_I_Head( dp_dma_axi_m0_I_to_Switch6_Head )
	,	.from_dma_axi_m0_I_Rdy( dp_dma_axi_m0_I_to_Switch6_Rdy )
	,	.from_dma_axi_m0_I_Tail( dp_dma_axi_m0_I_to_Switch6_Tail )
	,	.from_dma_axi_m0_I_Vld( dp_dma_axi_m0_I_to_Switch6_Vld )
	,	.from_dma_axi_m1_I_Data( dp_dma_axi_m1_I_to_Switch6_Data )
	,	.from_dma_axi_m1_I_Head( dp_dma_axi_m1_I_to_Switch6_Head )
	,	.from_dma_axi_m1_I_Rdy( dp_dma_axi_m1_I_to_Switch6_Rdy )
	,	.from_dma_axi_m1_I_Tail( dp_dma_axi_m1_I_to_Switch6_Tail )
	,	.from_dma_axi_m1_I_Vld( dp_dma_axi_m1_I_to_Switch6_Vld )
	,	.from_gbe_axi_m0_I_Data( dp_gbe_axi_m0_I_to_Switch6_Data )
	,	.from_gbe_axi_m0_I_Head( dp_gbe_axi_m0_I_to_Switch6_Head )
	,	.from_gbe_axi_m0_I_Rdy( dp_gbe_axi_m0_I_to_Switch6_Rdy )
	,	.from_gbe_axi_m0_I_Tail( dp_gbe_axi_m0_I_to_Switch6_Tail )
	,	.from_gbe_axi_m0_I_Vld( dp_gbe_axi_m0_I_to_Switch6_Vld )
	,	.to_Switch_Data( dp_Switch6_to_Switch_Data )
	,	.to_Switch_Head( dp_Switch6_to_Switch_Head )
	,	.to_Switch_Rdy( dp_Switch6_to_Switch_Rdy )
	,	.to_Switch_Tail( dp_Switch6_to_Switch_Tail )
	,	.to_Switch_Vld( dp_Switch6_to_Switch_Vld )
	,	.to_Switch13_En( dp_Switch6_to_Switch13_En )
	,	.to_Switch13_Trp_Data( dp_Switch6_to_Switch13_Trp_Data )
	,	.to_Switch13_Trp_Head( dp_Switch6_to_Switch13_Trp_Head )
	,	.to_Switch13_Trp_Rdy( dp_Switch6_to_Switch13_Trp_Rdy )
	,	.to_Switch13_Trp_Tail( dp_Switch6_to_Switch13_Trp_Tail )
	,	.to_Switch13_Trp_Vld( dp_Switch6_to_Switch13_Trp_Vld )
	,	.to_Switch14_En( dp_Switch6_to_Switch14_En )
	,	.to_Switch14_Trp_Data( dp_Switch6_to_Switch14_Trp_Data )
	,	.to_Switch14_Trp_Head( dp_Switch6_to_Switch14_Trp_Head )
	,	.to_Switch14_Trp_Rdy( dp_Switch6_to_Switch14_Trp_Rdy )
	,	.to_Switch14_Trp_Tail( dp_Switch6_to_Switch14_Trp_Tail )
	,	.to_Switch14_Trp_Vld( dp_Switch6_to_Switch14_Trp_Vld )
	,	.to_Switch15_Data( dp_Switch6_to_Switch15_Data )
	,	.to_Switch15_RdCnt( dp_Switch6_to_Switch15_RdCnt )
	,	.to_Switch15_RdPtr( dp_Switch6_to_Switch15_RdPtr )
	,	.to_Switch15_RxCtl_PwrOnRst( dp_Switch6_to_Switch15_RxCtl_PwrOnRst )
	,	.to_Switch15_RxCtl_PwrOnRstAck( dp_Switch6_to_Switch15_RxCtl_PwrOnRstAck )
	,	.to_Switch15_TxCtl_PwrOnRst( dp_Switch6_to_Switch15_TxCtl_PwrOnRst )
	,	.to_Switch15_TxCtl_PwrOnRstAck( dp_Switch6_to_Switch15_TxCtl_PwrOnRstAck )
	,	.to_Switch15_WrCnt( dp_Switch6_to_Switch15_WrCnt )
	,	.to_Switch16_En( dp_Switch6_to_Switch16_En )
	,	.to_Switch16_Trp_Data( dp_Switch6_to_Switch16_Trp_Data )
	,	.to_Switch16_Trp_Head( dp_Switch6_to_Switch16_Trp_Head )
	,	.to_Switch16_Trp_Rdy( dp_Switch6_to_Switch16_Trp_Rdy )
	,	.to_Switch16_Trp_Tail( dp_Switch6_to_Switch16_Trp_Tail )
	,	.to_Switch16_Trp_Vld( dp_Switch6_to_Switch16_Trp_Vld )
	,	.to_Switch20_En( dp_Switch6_to_Switch20_En )
	,	.to_Switch20_Trp_Data( dp_Switch6_to_Switch20_Trp_Data )
	,	.to_Switch20_Trp_Head( dp_Switch6_to_Switch20_Trp_Head )
	,	.to_Switch20_Trp_Rdy( dp_Switch6_to_Switch20_Trp_Rdy )
	,	.to_Switch20_Trp_Tail( dp_Switch6_to_Switch20_Trp_Tail )
	,	.to_Switch20_Trp_Vld( dp_Switch6_to_Switch20_Trp_Vld )
	,	.to_Switch23_En( dp_Switch6_to_Switch23_En )
	,	.to_Switch23_Trp_Data( dp_Switch6_to_Switch23_Trp_Data )
	,	.to_Switch23_Trp_Head( dp_Switch6_to_Switch23_Trp_Head )
	,	.to_Switch23_Trp_Rdy( dp_Switch6_to_Switch23_Trp_Rdy )
	,	.to_Switch23_Trp_Tail( dp_Switch6_to_Switch23_Trp_Tail )
	,	.to_Switch23_Trp_Vld( dp_Switch6_to_Switch23_Trp_Vld )
	);
	rsnoc_Switch3_main Switch3_main(
		.Sys_Clk( clockGaters_Switch3_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch3_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch3_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch3_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch3_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch3_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch3_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch3_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch3_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch31_Data( dp_Switch31_to_Switch3_Data )
	,	.from_Switch31_Head( dp_Switch31_to_Switch3_Head )
	,	.from_Switch31_Rdy( dp_Switch31_to_Switch3_Rdy )
	,	.from_Switch31_Tail( dp_Switch31_to_Switch3_Tail )
	,	.from_Switch31_Vld( dp_Switch31_to_Switch3_Vld )
	,	.to_Switch6_Data( dp_Switch3_to_Switch6_Data )
	,	.to_Switch6_Head( dp_Switch3_to_Switch6_Head )
	,	.to_Switch6_Rdy( dp_Switch3_to_Switch6_Rdy )
	,	.to_Switch6_Tail( dp_Switch3_to_Switch6_Tail )
	,	.to_Switch6_Vld( dp_Switch3_to_Switch6_Vld )
	,	.to_Switch7_Data( dp_Switch3_to_Switch7_Data )
	,	.to_Switch7_Head( dp_Switch3_to_Switch7_Head )
	,	.to_Switch7_Rdy( dp_Switch3_to_Switch7_Rdy )
	,	.to_Switch7_Tail( dp_Switch3_to_Switch7_Tail )
	,	.to_Switch7_Vld( dp_Switch3_to_Switch7_Vld )
	);
	rsnoc_Switch31_main Switch31_main(
		.Sys_Clk( clockGaters_Switch31_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch31_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch31_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch31_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch31_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch31_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch31_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch31_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch31_main_Sys_netTree_Pwr_WakeUp )
	,	.from_bcpu_ahb_m0_I_Data( dp_bcpu_ahb_m0_I_to_Switch31_Data )
	,	.from_bcpu_ahb_m0_I_Head( dp_bcpu_ahb_m0_I_to_Switch31_Head )
	,	.from_bcpu_ahb_m0_I_Rdy( dp_bcpu_ahb_m0_I_to_Switch31_Rdy )
	,	.from_bcpu_ahb_m0_I_Tail( dp_bcpu_ahb_m0_I_to_Switch31_Tail )
	,	.from_bcpu_ahb_m0_I_Vld( dp_bcpu_ahb_m0_I_to_Switch31_Vld )
	,	.to_Switch3_Data( dp_Switch31_to_Switch3_Data )
	,	.to_Switch3_Head( dp_Switch31_to_Switch3_Head )
	,	.to_Switch3_Rdy( dp_Switch31_to_Switch3_Rdy )
	,	.to_Switch3_Tail( dp_Switch31_to_Switch3_Tail )
	,	.to_Switch3_Vld( dp_Switch31_to_Switch3_Vld )
	,	.to_service_socket_T_En( dp_Switch31_to_service_socket_T_En )
	,	.to_service_socket_T_Trp_Data( dp_Switch31_to_service_socket_T_Trp_Data )
	,	.to_service_socket_T_Trp_Head( dp_Switch31_to_service_socket_T_Trp_Head )
	,	.to_service_socket_T_Trp_Rdy( dp_Switch31_to_service_socket_T_Trp_Rdy )
	,	.to_service_socket_T_Trp_Tail( dp_Switch31_to_service_socket_T_Trp_Tail )
	,	.to_service_socket_T_Trp_Vld( dp_Switch31_to_service_socket_T_Trp_Vld )
	);
	rsnoc_service_socket_T_main service_socket_T_main(
		.Gen_Req_Addr( service_socket_T_Req_Addr )
	,	.Gen_Req_Be( service_socket_T_Req_Be )
	,	.Gen_Req_BurstType( service_socket_T_Req_BurstType )
	,	.Gen_Req_Data( service_socket_T_Req_Data )
	,	.Gen_Req_Last( service_socket_T_Req_Last )
	,	.Gen_Req_Len1( service_socket_T_Req_Len1 )
	,	.Gen_Req_Lock( service_socket_T_Req_Lock )
	,	.Gen_Req_Opc( service_socket_T_Req_Opc )
	,	.Gen_Req_Rdy( service_socket_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( service_socket_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( service_socket_T_Req_SeqUnique )
	,	.Gen_Req_User( service_socket_T_Req_User )
	,	.Gen_Req_Vld( service_socket_T_Req_Vld )
	,	.Gen_Rsp_Data( service_socket_T_Rsp_Data )
	,	.Gen_Rsp_Last( service_socket_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( service_socket_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( service_socket_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( service_socket_T_Rsp_Status )
	,	.Gen_Rsp_Vld( service_socket_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_service_socket_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_service_socket_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_service_socket_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_service_socket_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_service_socket_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_service_socket_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_service_socket_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( u_f18c )
	,	.Sys_Pwr_WakeUp( u_db13 )
	,	.from_Switch31_En( dp_Switch31_to_service_socket_T_En )
	,	.from_Switch31_Trp_Data( dp_Switch31_to_service_socket_T_Trp_Data )
	,	.from_Switch31_Trp_Head( dp_Switch31_to_service_socket_T_Trp_Head )
	,	.from_Switch31_Trp_Rdy( dp_Switch31_to_service_socket_T_Trp_Rdy )
	,	.from_Switch31_Trp_Tail( dp_Switch31_to_service_socket_T_Trp_Tail )
	,	.from_Switch31_Trp_Vld( dp_Switch31_to_service_socket_T_Trp_Vld )
	,	.to_Switch30_En( dp_service_socket_T_to_Switch30_En )
	,	.to_Switch30_Trp_Data( dp_service_socket_T_to_Switch30_Trp_Data )
	,	.to_Switch30_Trp_Head( dp_service_socket_T_to_Switch30_Trp_Head )
	,	.to_Switch30_Trp_Rdy( dp_service_socket_T_to_Switch30_Trp_Rdy )
	,	.to_Switch30_Trp_Tail( dp_service_socket_T_to_Switch30_Trp_Tail )
	,	.to_Switch30_Trp_Vld( dp_service_socket_T_to_Switch30_Trp_Vld )
	);
	rsnoc_service_socket_main service_socket_main(
		.Gen_Req_Addr( service_socket_T_Req_Addr )
	,	.Gen_Req_Be( service_socket_T_Req_Be )
	,	.Gen_Req_BurstType( service_socket_T_Req_BurstType )
	,	.Gen_Req_Data( service_socket_T_Req_Data )
	,	.Gen_Req_Last( service_socket_T_Req_Last )
	,	.Gen_Req_Len1( service_socket_T_Req_Len1 )
	,	.Gen_Req_Lock( service_socket_T_Req_Lock )
	,	.Gen_Req_Opc( service_socket_T_Req_Opc )
	,	.Gen_Req_Rdy( service_socket_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( service_socket_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( service_socket_T_Req_SeqUnique )
	,	.Gen_Req_User( service_socket_T_Req_User )
	,	.Gen_Req_Vld( service_socket_T_Req_Vld )
	,	.Gen_Rsp_Data( service_socket_T_Rsp_Data )
	,	.Gen_Rsp_Last( service_socket_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( service_socket_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( service_socket_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( service_socket_T_Rsp_Status )
	,	.Gen_Rsp_Vld( service_socket_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_service_socket_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_service_socket_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_service_socket_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_service_socket_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_service_socket_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_service_socket_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_service_socket_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( u_7cb3 )
	,	.Sys_Pwr_WakeUp( u_ceec )
	,	.from_Switch33_Data( svc_Switch33_to_service_socket_Data )
	,	.from_Switch33_Head( svc_Switch33_to_service_socket_Head )
	,	.from_Switch33_Rdy( svc_Switch33_to_service_socket_Rdy )
	,	.from_Switch33_Tail( svc_Switch33_to_service_socket_Tail )
	,	.from_Switch33_Vld( svc_Switch33_to_service_socket_Vld )
	,	.to_Switch32_Data( svc_service_socket_to_Switch32_Data )
	,	.to_Switch32_Head( svc_service_socket_to_Switch32_Head )
	,	.to_Switch32_Rdy( svc_service_socket_to_Switch32_Rdy )
	,	.to_Switch32_Tail( svc_service_socket_to_Switch32_Tail )
	,	.to_Switch32_Vld( svc_service_socket_to_Switch32_Vld )
	);
	rsnoc_Switch32_main Switch32_main(
		.Sys_Clk( clockGaters_Switch32_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch32_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch32_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch32_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch32_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch32_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch32_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch32_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch32_main_Sys_netTree_Pwr_WakeUp )
	,	.from_service_socket_Data( svc_service_socket_to_Switch32_Data )
	,	.from_service_socket_Head( svc_service_socket_to_Switch32_Head )
	,	.from_service_socket_Rdy( svc_service_socket_to_Switch32_Rdy )
	,	.from_service_socket_Tail( svc_service_socket_to_Switch32_Tail )
	,	.from_service_socket_Vld( svc_service_socket_to_Switch32_Vld )
	,	.to_ACPU_probe_En( svc_Switch32_to_ACPU_probe_En )
	,	.to_ACPU_probe_Trp_Data( svc_Switch32_to_ACPU_probe_Trp_Data )
	,	.to_ACPU_probe_Trp_Head( svc_Switch32_to_ACPU_probe_Trp_Head )
	,	.to_ACPU_probe_Trp_Rdy( svc_Switch32_to_ACPU_probe_Trp_Rdy )
	,	.to_ACPU_probe_Trp_Tail( svc_Switch32_to_ACPU_probe_Trp_Tail )
	,	.to_ACPU_probe_Trp_Vld( svc_Switch32_to_ACPU_probe_Trp_Vld )
	,	.to_ARM_probe_En( svc_Switch32_to_ARM_probe_En )
	,	.to_ARM_probe_Trp_Data( svc_Switch32_to_ARM_probe_Trp_Data )
	,	.to_ARM_probe_Trp_Head( svc_Switch32_to_ARM_probe_Trp_Head )
	,	.to_ARM_probe_Trp_Rdy( svc_Switch32_to_ARM_probe_Trp_Rdy )
	,	.to_ARM_probe_Trp_Tail( svc_Switch32_to_ARM_probe_Trp_Tail )
	,	.to_ARM_probe_Trp_Vld( svc_Switch32_to_ARM_probe_Trp_Vld )
	,	.to_BCPU_probe_En( svc_Switch32_to_BCPU_probe_En )
	,	.to_BCPU_probe_Trp_Data( svc_Switch32_to_BCPU_probe_Trp_Data )
	,	.to_BCPU_probe_Trp_Head( svc_Switch32_to_BCPU_probe_Trp_Head )
	,	.to_BCPU_probe_Trp_Rdy( svc_Switch32_to_BCPU_probe_Trp_Rdy )
	,	.to_BCPU_probe_Trp_Tail( svc_Switch32_to_BCPU_probe_Trp_Tail )
	,	.to_BCPU_probe_Trp_Vld( svc_Switch32_to_BCPU_probe_Trp_Vld )
	,	.to_DMA_probe_En( svc_Switch32_to_DMA_probe_En )
	,	.to_DMA_probe_Trp_Data( svc_Switch32_to_DMA_probe_Trp_Data )
	,	.to_DMA_probe_Trp_Head( svc_Switch32_to_DMA_probe_Trp_Head )
	,	.to_DMA_probe_Trp_Rdy( svc_Switch32_to_DMA_probe_Trp_Rdy )
	,	.to_DMA_probe_Trp_Tail( svc_Switch32_to_DMA_probe_Trp_Tail )
	,	.to_DMA_probe_Trp_Vld( svc_Switch32_to_DMA_probe_Trp_Vld )
	,	.to_FPGA0_probe_Data( svc_Switch32_to_FPGA0_probe_Data )
	,	.to_FPGA0_probe_RdCnt( svc_Switch32_to_FPGA0_probe_RdCnt )
	,	.to_FPGA0_probe_RdPtr( svc_Switch32_to_FPGA0_probe_RdPtr )
	,	.to_FPGA0_probe_RxCtl_PwrOnRst( svc_Switch32_to_FPGA0_probe_RxCtl_PwrOnRst )
	,	.to_FPGA0_probe_RxCtl_PwrOnRstAck( svc_Switch32_to_FPGA0_probe_RxCtl_PwrOnRstAck )
	,	.to_FPGA0_probe_TxCtl_PwrOnRst( svc_Switch32_to_FPGA0_probe_TxCtl_PwrOnRst )
	,	.to_FPGA0_probe_TxCtl_PwrOnRstAck( svc_Switch32_to_FPGA0_probe_TxCtl_PwrOnRstAck )
	,	.to_FPGA0_probe_WrCnt( svc_Switch32_to_FPGA0_probe_WrCnt )
	,	.to_FPGA1_probe_Data( svc_Switch32_to_FPGA1_probe_Data )
	,	.to_FPGA1_probe_RdCnt( svc_Switch32_to_FPGA1_probe_RdCnt )
	,	.to_FPGA1_probe_RdPtr( svc_Switch32_to_FPGA1_probe_RdPtr )
	,	.to_FPGA1_probe_RxCtl_PwrOnRst( svc_Switch32_to_FPGA1_probe_RxCtl_PwrOnRst )
	,	.to_FPGA1_probe_RxCtl_PwrOnRstAck( svc_Switch32_to_FPGA1_probe_RxCtl_PwrOnRstAck )
	,	.to_FPGA1_probe_TxCtl_PwrOnRst( svc_Switch32_to_FPGA1_probe_TxCtl_PwrOnRst )
	,	.to_FPGA1_probe_TxCtl_PwrOnRstAck( svc_Switch32_to_FPGA1_probe_TxCtl_PwrOnRstAck )
	,	.to_FPGA1_probe_WrCnt( svc_Switch32_to_FPGA1_probe_WrCnt )
	,	.to_GBE_Probe_En( svc_Switch32_to_GBE_Probe_En )
	,	.to_GBE_Probe_Trp_Data( svc_Switch32_to_GBE_Probe_Trp_Data )
	,	.to_GBE_Probe_Trp_Head( svc_Switch32_to_GBE_Probe_Trp_Head )
	,	.to_GBE_Probe_Trp_Rdy( svc_Switch32_to_GBE_Probe_Trp_Rdy )
	,	.to_GBE_Probe_Trp_Tail( svc_Switch32_to_GBE_Probe_Trp_Tail )
	,	.to_GBE_Probe_Trp_Vld( svc_Switch32_to_GBE_Probe_Trp_Vld )
	,	.to_PUFcc_probe_Data( svc_Switch32_to_PUFcc_probe_Data )
	,	.to_PUFcc_probe_Head( svc_Switch32_to_PUFcc_probe_Head )
	,	.to_PUFcc_probe_Rdy( svc_Switch32_to_PUFcc_probe_Rdy )
	,	.to_PUFcc_probe_Tail( svc_Switch32_to_PUFcc_probe_Tail )
	,	.to_PUFcc_probe_Vld( svc_Switch32_to_PUFcc_probe_Vld )
	,	.to_Switch28_Data( svc_Switch32_to_Switch28_Data )
	,	.to_Switch28_Head( svc_Switch32_to_Switch28_Head )
	,	.to_Switch28_Rdy( svc_Switch32_to_Switch28_Rdy )
	,	.to_Switch28_Tail( svc_Switch32_to_Switch28_Tail )
	,	.to_Switch28_Vld( svc_Switch32_to_Switch28_Vld )
	,	.to_USB_probe_Data( svc_Switch32_to_USB_probe_Data )
	,	.to_USB_probe_Head( svc_Switch32_to_USB_probe_Head )
	,	.to_USB_probe_Rdy( svc_Switch32_to_USB_probe_Rdy )
	,	.to_USB_probe_Tail( svc_Switch32_to_USB_probe_Tail )
	,	.to_USB_probe_Vld( svc_Switch32_to_USB_probe_Vld )
	);
	rsnoc_Switch28_main Switch28_main(
		.Sys_Clk( clockGaters_Switch28_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch28_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch28_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch28_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch28_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch28_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch28_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch28_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch28_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch32_Data( svc_Switch32_to_Switch28_Data )
	,	.from_Switch32_Head( svc_Switch32_to_Switch28_Head )
	,	.from_Switch32_Rdy( svc_Switch32_to_Switch28_Rdy )
	,	.from_Switch32_Tail( svc_Switch32_to_Switch28_Tail )
	,	.from_Switch32_Vld( svc_Switch32_to_Switch28_Vld )
	,	.to_acpu_axi_m0_I_En( svc_Switch28_to_acpu_axi_m0_I_En )
	,	.to_acpu_axi_m0_I_Trp_Data( svc_Switch28_to_acpu_axi_m0_I_Trp_Data )
	,	.to_acpu_axi_m0_I_Trp_Head( svc_Switch28_to_acpu_axi_m0_I_Trp_Head )
	,	.to_acpu_axi_m0_I_Trp_Rdy( svc_Switch28_to_acpu_axi_m0_I_Trp_Rdy )
	,	.to_acpu_axi_m0_I_Trp_Tail( svc_Switch28_to_acpu_axi_m0_I_Trp_Tail )
	,	.to_acpu_axi_m0_I_Trp_Vld( svc_Switch28_to_acpu_axi_m0_I_Trp_Vld )
	,	.to_arm_axi_m0_I_En( svc_Switch28_to_arm_axi_m0_I_En )
	,	.to_arm_axi_m0_I_Trp_Data( svc_Switch28_to_arm_axi_m0_I_Trp_Data )
	,	.to_arm_axi_m0_I_Trp_Head( svc_Switch28_to_arm_axi_m0_I_Trp_Head )
	,	.to_arm_axi_m0_I_Trp_Rdy( svc_Switch28_to_arm_axi_m0_I_Trp_Rdy )
	,	.to_arm_axi_m0_I_Trp_Tail( svc_Switch28_to_arm_axi_m0_I_Trp_Tail )
	,	.to_arm_axi_m0_I_Trp_Vld( svc_Switch28_to_arm_axi_m0_I_Trp_Vld )
	,	.to_bcpu_ahb_m0_I_En( svc_Switch28_to_bcpu_ahb_m0_I_En )
	,	.to_bcpu_ahb_m0_I_Trp_Data( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Data )
	,	.to_bcpu_ahb_m0_I_Trp_Head( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Head )
	,	.to_bcpu_ahb_m0_I_Trp_Rdy( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Rdy )
	,	.to_bcpu_ahb_m0_I_Trp_Tail( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Tail )
	,	.to_bcpu_ahb_m0_I_Trp_Vld( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Vld )
	,	.to_cpu_observer_Data( svc_Switch28_to_cpu_observer_Data )
	,	.to_cpu_observer_Head( svc_Switch28_to_cpu_observer_Head )
	,	.to_cpu_observer_Rdy( svc_Switch28_to_cpu_observer_Rdy )
	,	.to_cpu_observer_Tail( svc_Switch28_to_cpu_observer_Tail )
	,	.to_cpu_observer_Vld( svc_Switch28_to_cpu_observer_Vld )
	,	.to_dma_axi_m0_I_En( svc_Switch28_to_dma_axi_m0_I_En )
	,	.to_dma_axi_m0_I_Trp_Data( svc_Switch28_to_dma_axi_m0_I_Trp_Data )
	,	.to_dma_axi_m0_I_Trp_Head( svc_Switch28_to_dma_axi_m0_I_Trp_Head )
	,	.to_dma_axi_m0_I_Trp_Rdy( svc_Switch28_to_dma_axi_m0_I_Trp_Rdy )
	,	.to_dma_axi_m0_I_Trp_Tail( svc_Switch28_to_dma_axi_m0_I_Trp_Tail )
	,	.to_dma_axi_m0_I_Trp_Vld( svc_Switch28_to_dma_axi_m0_I_Trp_Vld )
	,	.to_dma_axi_m1_I_En( svc_Switch28_to_dma_axi_m1_I_En )
	,	.to_dma_axi_m1_I_Trp_Data( svc_Switch28_to_dma_axi_m1_I_Trp_Data )
	,	.to_dma_axi_m1_I_Trp_Head( svc_Switch28_to_dma_axi_m1_I_Trp_Head )
	,	.to_dma_axi_m1_I_Trp_Rdy( svc_Switch28_to_dma_axi_m1_I_Trp_Rdy )
	,	.to_dma_axi_m1_I_Trp_Tail( svc_Switch28_to_dma_axi_m1_I_Trp_Tail )
	,	.to_dma_axi_m1_I_Trp_Vld( svc_Switch28_to_dma_axi_m1_I_Trp_Vld )
	,	.to_fpga_axi_m0_I_Data( svc_Switch28_to_fpga_axi_m0_I_Data )
	,	.to_fpga_axi_m0_I_RdCnt( svc_Switch28_to_fpga_axi_m0_I_RdCnt )
	,	.to_fpga_axi_m0_I_RdPtr( svc_Switch28_to_fpga_axi_m0_I_RdPtr )
	,	.to_fpga_axi_m0_I_RxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m0_I_RxCtl_PwrOnRst )
	,	.to_fpga_axi_m0_I_RxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m0_I_RxCtl_PwrOnRstAck )
	,	.to_fpga_axi_m0_I_TxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m0_I_TxCtl_PwrOnRst )
	,	.to_fpga_axi_m0_I_TxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m0_I_TxCtl_PwrOnRstAck )
	,	.to_fpga_axi_m0_I_WrCnt( svc_Switch28_to_fpga_axi_m0_I_WrCnt )
	,	.to_fpga_axi_m1_I_Data( svc_Switch28_to_fpga_axi_m1_I_Data )
	,	.to_fpga_axi_m1_I_RdCnt( svc_Switch28_to_fpga_axi_m1_I_RdCnt )
	,	.to_fpga_axi_m1_I_RdPtr( svc_Switch28_to_fpga_axi_m1_I_RdPtr )
	,	.to_fpga_axi_m1_I_RxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m1_I_RxCtl_PwrOnRst )
	,	.to_fpga_axi_m1_I_RxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m1_I_RxCtl_PwrOnRstAck )
	,	.to_fpga_axi_m1_I_TxCtl_PwrOnRst( svc_Switch28_to_fpga_axi_m1_I_TxCtl_PwrOnRst )
	,	.to_fpga_axi_m1_I_TxCtl_PwrOnRstAck( svc_Switch28_to_fpga_axi_m1_I_TxCtl_PwrOnRstAck )
	,	.to_fpga_axi_m1_I_WrCnt( svc_Switch28_to_fpga_axi_m1_I_WrCnt )
	,	.to_gbe_axi_m0_I_En( svc_Switch28_to_gbe_axi_m0_I_En )
	,	.to_gbe_axi_m0_I_Trp_Data( svc_Switch28_to_gbe_axi_m0_I_Trp_Data )
	,	.to_gbe_axi_m0_I_Trp_Head( svc_Switch28_to_gbe_axi_m0_I_Trp_Head )
	,	.to_gbe_axi_m0_I_Trp_Rdy( svc_Switch28_to_gbe_axi_m0_I_Trp_Rdy )
	,	.to_gbe_axi_m0_I_Trp_Tail( svc_Switch28_to_gbe_axi_m0_I_Trp_Tail )
	,	.to_gbe_axi_m0_I_Trp_Vld( svc_Switch28_to_gbe_axi_m0_I_Trp_Vld )
	,	.to_pufcc_axi_m0_I_Data( svc_Switch28_to_pufcc_axi_m0_I_Data )
	,	.to_pufcc_axi_m0_I_Head( svc_Switch28_to_pufcc_axi_m0_I_Head )
	,	.to_pufcc_axi_m0_I_Rdy( svc_Switch28_to_pufcc_axi_m0_I_Rdy )
	,	.to_pufcc_axi_m0_I_Tail( svc_Switch28_to_pufcc_axi_m0_I_Tail )
	,	.to_pufcc_axi_m0_I_Vld( svc_Switch28_to_pufcc_axi_m0_I_Vld )
	,	.to_usb_axi_m0_I_Data( svc_Switch28_to_usb_axi_m0_I_Data )
	,	.to_usb_axi_m0_I_Head( svc_Switch28_to_usb_axi_m0_I_Head )
	,	.to_usb_axi_m0_I_Rdy( svc_Switch28_to_usb_axi_m0_I_Rdy )
	,	.to_usb_axi_m0_I_Tail( svc_Switch28_to_usb_axi_m0_I_Tail )
	,	.to_usb_axi_m0_I_Vld( svc_Switch28_to_usb_axi_m0_I_Vld )
	);
	rsnoc_bcpu_ahb_m0_I_main bcpu_ahb_m0_I_main(
		.Gen_Req_Addr( bcpu_ahb_m0_I_Req_Addr )
	,	.Gen_Req_Be( bcpu_ahb_m0_I_Req_Be )
	,	.Gen_Req_BurstType( bcpu_ahb_m0_I_Req_BurstType )
	,	.Gen_Req_Data( bcpu_ahb_m0_I_Req_Data )
	,	.Gen_Req_Echo( bcpu_ahb_m0_I_Req_Echo )
	,	.Gen_Req_Last( bcpu_ahb_m0_I_Req_Last )
	,	.Gen_Req_Len1( bcpu_ahb_m0_I_Req_Len1 )
	,	.Gen_Req_Lock( bcpu_ahb_m0_I_Req_Lock )
	,	.Gen_Req_Opc( bcpu_ahb_m0_I_Req_Opc )
	,	.Gen_Req_Rdy( bcpu_ahb_m0_I_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( bcpu_ahb_m0_I_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( bcpu_ahb_m0_I_Req_SeqUnique )
	,	.Gen_Req_User( bcpu_ahb_m0_I_Req_User )
	,	.Gen_Req_Vld( bcpu_ahb_m0_I_Req_Vld )
	,	.Gen_Rsp_Data( bcpu_ahb_m0_I_Rsp_Data )
	,	.Gen_Rsp_Echo( bcpu_ahb_m0_I_Rsp_Echo )
	,	.Gen_Rsp_Last( bcpu_ahb_m0_I_Rsp_Last )
	,	.Gen_Rsp_Opc( bcpu_ahb_m0_I_Rsp_Opc )
	,	.Gen_Rsp_Rdy( bcpu_ahb_m0_I_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( bcpu_ahb_m0_I_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( bcpu_ahb_m0_I_Rsp_Status )
	,	.Gen_Rsp_Vld( bcpu_ahb_m0_I_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.NoRdPendingTrans( )
	,	.NoWrPendingTrans( )
	,	.Sys_Clk( clockGaters_bcpu_ahb_m0_I_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_bcpu_ahb_m0_I_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_bcpu_ahb_m0_I_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_bcpu_ahb_m0_I_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_bcpu_ahb_m0_I_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_bcpu_ahb_m0_I_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_bcpu_ahb_m0_I_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_bcpu_ahb_m0_I_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_bcpu_ahb_m0_I_netTree_Pwr_WakeUp )
	,	.TransactionStat_Start( bcpu_ahb_m0_I_TransactionStat_Start )
	,	.TransactionStat_StartCxt( bcpu_ahb_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_Stop( bcpu_ahb_m0_I_TransactionStat_Stop )
	,	.TransactionStat_StopCxt( bcpu_ahb_m0_I_TransactionStat_StopCxt )
	,	.from_Switch28_En( svc_Switch28_to_bcpu_ahb_m0_I_En )
	,	.from_Switch28_Trp_Data( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Data )
	,	.from_Switch28_Trp_Head( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Head )
	,	.from_Switch28_Trp_Rdy( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Rdy )
	,	.from_Switch28_Trp_Tail( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Tail )
	,	.from_Switch28_Trp_Vld( svc_Switch28_to_bcpu_ahb_m0_I_Trp_Vld )
	,	.from_Switch30_Data( dp_Switch30_to_bcpu_ahb_m0_I_Data )
	,	.from_Switch30_Head( dp_Switch30_to_bcpu_ahb_m0_I_Head )
	,	.from_Switch30_Rdy( dp_Switch30_to_bcpu_ahb_m0_I_Rdy )
	,	.from_Switch30_Tail( dp_Switch30_to_bcpu_ahb_m0_I_Tail )
	,	.from_Switch30_Vld( dp_Switch30_to_bcpu_ahb_m0_I_Vld )
	,	.to_Switch29_En( svc_bcpu_ahb_m0_I_to_Switch29_En )
	,	.to_Switch29_Trp_Data( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Data )
	,	.to_Switch29_Trp_Head( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Head )
	,	.to_Switch29_Trp_Rdy( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Rdy )
	,	.to_Switch29_Trp_Tail( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Tail )
	,	.to_Switch29_Trp_Vld( svc_bcpu_ahb_m0_I_to_Switch29_Trp_Vld )
	,	.to_Switch31_Data( dp_bcpu_ahb_m0_I_to_Switch31_Data )
	,	.to_Switch31_Head( dp_bcpu_ahb_m0_I_to_Switch31_Head )
	,	.to_Switch31_Rdy( dp_bcpu_ahb_m0_I_to_Switch31_Rdy )
	,	.to_Switch31_Tail( dp_bcpu_ahb_m0_I_to_Switch31_Tail )
	,	.to_Switch31_Vld( dp_bcpu_ahb_m0_I_to_Switch31_Vld )
	);
	rsnoc_BCPU_probe_main BCPU_probe_main(
		.Sys_Clk( clockGaters_BCPU_probe_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_BCPU_probe_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_BCPU_probe_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_BCPU_probe_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_BCPU_probe_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_BCPU_probe_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_BCPU_probe_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_BCPU_probe_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_BCPU_probe_main_Sys_netTree_Pwr_WakeUp )
	,	.TransactionStat_0_Start( bcpu_ahb_m0_I_TransactionStat_Start )
	,	.TransactionStat_0_StartCxt( bcpu_ahb_m0_I_TransactionStat_StartCxt )
	,	.TransactionStat_0_Stop( bcpu_ahb_m0_I_TransactionStat_Stop )
	,	.TransactionStat_0_StopCxt( bcpu_ahb_m0_I_TransactionStat_StopCxt )
	,	.from_Switch32_En( svc_Switch32_to_BCPU_probe_En )
	,	.from_Switch32_Trp_Data( svc_Switch32_to_BCPU_probe_Trp_Data )
	,	.from_Switch32_Trp_Head( svc_Switch32_to_BCPU_probe_Trp_Head )
	,	.from_Switch32_Trp_Rdy( svc_Switch32_to_BCPU_probe_Trp_Rdy )
	,	.from_Switch32_Trp_Tail( svc_Switch32_to_BCPU_probe_Trp_Tail )
	,	.from_Switch32_Trp_Vld( svc_Switch32_to_BCPU_probe_Trp_Vld )
	,	.to_Switch25_En( obs_BCPU_probe_to_Switch25_En )
	,	.to_Switch25_Trp_Data( obs_BCPU_probe_to_Switch25_Trp_Data )
	,	.to_Switch25_Trp_Head( obs_BCPU_probe_to_Switch25_Trp_Head )
	,	.to_Switch25_Trp_Rdy( obs_BCPU_probe_to_Switch25_Trp_Rdy )
	,	.to_Switch25_Trp_Tail( obs_BCPU_probe_to_Switch25_Trp_Tail )
	,	.to_Switch25_Trp_Vld( obs_BCPU_probe_to_Switch25_Trp_Vld )
	,	.to_Switch33_En( svc_BCPU_probe_to_Switch33_En )
	,	.to_Switch33_Trp_Data( svc_BCPU_probe_to_Switch33_Trp_Data )
	,	.to_Switch33_Trp_Head( svc_BCPU_probe_to_Switch33_Trp_Head )
	,	.to_Switch33_Trp_Rdy( svc_BCPU_probe_to_Switch33_Trp_Rdy )
	,	.to_Switch33_Trp_Tail( svc_BCPU_probe_to_Switch33_Trp_Tail )
	,	.to_Switch33_Trp_Vld( svc_BCPU_probe_to_Switch33_Trp_Vld )
	);
	rsnoc_clockGaters_BCPU_probe_main_Sys clockGaters_BCPU_probe_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_60f0 )
	,	.Sys_Pwr_WakeUp( u_6aaf )
	,	.SysOut_Clk( clockGaters_BCPU_probe_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_BCPU_probe_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_BCPU_probe_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_BCPU_probe_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_BCPU_probe_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_BCPU_probe_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_BCPU_probe_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_BCPU_probe_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_BCPU_probe_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_27_1 uAnd27(
		.I_0( u_60f0 )
	,	.I_1( u_d78e )
	,	.I_10( u_983 )
	,	.I_11( u_6b8a )
	,	.I_12( u_1a72 )
	,	.I_13( u_f0f )
	,	.I_14( u_6b3c )
	,	.I_15( u_c7c9 )
	,	.I_16( u_631b )
	,	.I_17( u_8b6f )
	,	.I_18( u_97d9 )
	,	.I_19( u_e42f )
	,	.I_2( u_8cf7 )
	,	.I_20( u_c701 )
	,	.I_21( u_68cc )
	,	.I_22( u_2336 )
	,	.I_23( u_1dd0 )
	,	.I_24( u_dc9 )
	,	.I_25( u_74b1 )
	,	.I_26( u_b293 )
	,	.I_3( u_3767 )
	,	.I_4( u_d215 )
	,	.I_5( u_db12 )
	,	.I_6( u_8649 )
	,	.I_7( u_ea86 )
	,	.I_8( u_6f80 )
	,	.I_9( u_5349 )
	,	.O( i_interconnect_synch_regime_Cm266_root_Pwr_Idle )
	);
	rsnoc_z_T_C_S_C_L_R_O_27_1 uOr27(
		.I_0( u_6aaf )
	,	.I_1( u_5385 )
	,	.I_10( u_21c )
	,	.I_11( u_d689 )
	,	.I_12( u_53a1 )
	,	.I_13( u_2c90 )
	,	.I_14( u_9d63 )
	,	.I_15( u_934a )
	,	.I_16( u_a584 )
	,	.I_17( u_d030 )
	,	.I_18( u_d33a )
	,	.I_19( u_8870 )
	,	.I_2( u_ea8 )
	,	.I_20( u_712 )
	,	.I_21( u_3d3 )
	,	.I_22( u_8bdd )
	,	.I_23( u_4ecf )
	,	.I_24( u_f14a )
	,	.I_25( u_f662 )
	,	.I_26( u_c90c )
	,	.I_3( u_3838 )
	,	.I_4( u_8bfe )
	,	.I_5( u_b301 )
	,	.I_6( u_8bca )
	,	.I_7( u_d78d )
	,	.I_8( u_4c1f )
	,	.I_9( u_1eca )
	,	.O( i_interconnect_synch_regime_Cm266_root_Pwr_WakeUp )
	);
	rsnoc_interconnect_synch_regime_Cm266_main interconnect_synch_regime_Cm266_main(
		.In_Clk( clk_533 )
	,	.In_RstN( rst_266_n )
	,	.In_Tm( tm )
	,	.In_root_Clk( clk_266 )
	,	.root_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.root_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.root_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.root_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.root_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.root_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.root_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.root_Pwr_Idle( i_interconnect_synch_regime_Cm266_root_Pwr_Idle )
	,	.root_Pwr_WakeUp( i_interconnect_synch_regime_Cm266_root_Pwr_WakeUp )
	);
	rsnoc_clockGaters_Switch_main_Sys clockGaters_Switch_main_Sys(
		.Sys_Clk( i_interconnect_synch_regime_Cm266_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm266_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm266_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm266_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm266_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm266_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm266_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_631b )
	,	.Sys_Pwr_WakeUp( u_a584 )
	,	.SysOut_Clk( clockGaters_Switch_main_Sys_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_Switch_main_Sys_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_Switch_main_Sys_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_Switch_main_Sys_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_Switch_main_Sys_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_Switch_main_Sys_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_Switch_main_Sys_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_Switch_main_Sys_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_Switch_main_Sys_netTree_Pwr_WakeUp )
	);
	rsnoc_Switch_main Switch_main(
		.Sys_Clk( clockGaters_Switch_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch2_Data( dp_Switch2_to_Switch_Data )
	,	.from_Switch2_RdCnt( dp_Switch2_to_Switch_RdCnt )
	,	.from_Switch2_RdPtr( dp_Switch2_to_Switch_RdPtr )
	,	.from_Switch2_RxCtl_PwrOnRst( dp_Switch2_to_Switch_RxCtl_PwrOnRst )
	,	.from_Switch2_RxCtl_PwrOnRstAck( dp_Switch2_to_Switch_RxCtl_PwrOnRstAck )
	,	.from_Switch2_TxCtl_PwrOnRst( dp_Switch2_to_Switch_TxCtl_PwrOnRst )
	,	.from_Switch2_TxCtl_PwrOnRstAck( dp_Switch2_to_Switch_TxCtl_PwrOnRstAck )
	,	.from_Switch2_WrCnt( dp_Switch2_to_Switch_WrCnt )
	,	.from_Switch4_En( dp_Switch4_to_Switch_En )
	,	.from_Switch4_Trp_Data( dp_Switch4_to_Switch_Trp_Data )
	,	.from_Switch4_Trp_Head( dp_Switch4_to_Switch_Trp_Head )
	,	.from_Switch4_Trp_Rdy( dp_Switch4_to_Switch_Trp_Rdy )
	,	.from_Switch4_Trp_Tail( dp_Switch4_to_Switch_Trp_Tail )
	,	.from_Switch4_Trp_Vld( dp_Switch4_to_Switch_Trp_Vld )
	,	.from_Switch6_Data( dp_Switch6_to_Switch_Data )
	,	.from_Switch6_Head( dp_Switch6_to_Switch_Head )
	,	.from_Switch6_Rdy( dp_Switch6_to_Switch_Rdy )
	,	.from_Switch6_Tail( dp_Switch6_to_Switch_Tail )
	,	.from_Switch6_Vld( dp_Switch6_to_Switch_Vld )
	,	.to_DMA_apb_s0_T_Data( dp_Switch_to_DMA_apb_s0_T_Data )
	,	.to_DMA_apb_s0_T_Head( dp_Switch_to_DMA_apb_s0_T_Head )
	,	.to_DMA_apb_s0_T_Rdy( dp_Switch_to_DMA_apb_s0_T_Rdy )
	,	.to_DMA_apb_s0_T_Tail( dp_Switch_to_DMA_apb_s0_T_Tail )
	,	.to_DMA_apb_s0_T_Vld( dp_Switch_to_DMA_apb_s0_T_Vld )
	,	.to_PUFCC_apb_s0_T_En( dp_Switch_to_PUFCC_apb_s0_T_En )
	,	.to_PUFCC_apb_s0_T_Trp_Data( dp_Switch_to_PUFCC_apb_s0_T_Trp_Data )
	,	.to_PUFCC_apb_s0_T_Trp_Head( dp_Switch_to_PUFCC_apb_s0_T_Trp_Head )
	,	.to_PUFCC_apb_s0_T_Trp_Rdy( dp_Switch_to_PUFCC_apb_s0_T_Trp_Rdy )
	,	.to_PUFCC_apb_s0_T_Trp_Tail( dp_Switch_to_PUFCC_apb_s0_T_Trp_Tail )
	,	.to_PUFCC_apb_s0_T_Trp_Vld( dp_Switch_to_PUFCC_apb_s0_T_Trp_Vld )
	,	.to_Periph_Multi_APB_T_En( dp_Switch_to_Periph_Multi_APB_T_En )
	,	.to_Periph_Multi_APB_T_Trp_Data( dp_Switch_to_Periph_Multi_APB_T_Trp_Data )
	,	.to_Periph_Multi_APB_T_Trp_Head( dp_Switch_to_Periph_Multi_APB_T_Trp_Head )
	,	.to_Periph_Multi_APB_T_Trp_Rdy( dp_Switch_to_Periph_Multi_APB_T_Trp_Rdy )
	,	.to_Periph_Multi_APB_T_Trp_Tail( dp_Switch_to_Periph_Multi_APB_T_Trp_Tail )
	,	.to_Periph_Multi_APB_T_Trp_Vld( dp_Switch_to_Periph_Multi_APB_T_Trp_Vld )
	,	.to_SPI_ahb_s0_T_En( dp_Switch_to_SPI_ahb_s0_T_En )
	,	.to_SPI_ahb_s0_T_Trp_Data( dp_Switch_to_SPI_ahb_s0_T_Trp_Data )
	,	.to_SPI_ahb_s0_T_Trp_Head( dp_Switch_to_SPI_ahb_s0_T_Trp_Head )
	,	.to_SPI_ahb_s0_T_Trp_Rdy( dp_Switch_to_SPI_ahb_s0_T_Trp_Rdy )
	,	.to_SPI_ahb_s0_T_Trp_Tail( dp_Switch_to_SPI_ahb_s0_T_Trp_Tail )
	,	.to_SPI_ahb_s0_T_Trp_Vld( dp_Switch_to_SPI_ahb_s0_T_Trp_Vld )
	,	.to_Switch11_En( dp_Switch_to_Switch11_En )
	,	.to_Switch11_Trp_Data( dp_Switch_to_Switch11_Trp_Data )
	,	.to_Switch11_Trp_Head( dp_Switch_to_Switch11_Trp_Head )
	,	.to_Switch11_Trp_Rdy( dp_Switch_to_Switch11_Trp_Rdy )
	,	.to_Switch11_Trp_Tail( dp_Switch_to_Switch11_Trp_Tail )
	,	.to_Switch11_Trp_Vld( dp_Switch_to_Switch11_Trp_Vld )
	,	.to_Switch12_En( dp_Switch_to_Switch12_En )
	,	.to_Switch12_Trp_Data( dp_Switch_to_Switch12_Trp_Data )
	,	.to_Switch12_Trp_Head( dp_Switch_to_Switch12_Trp_Head )
	,	.to_Switch12_Trp_Rdy( dp_Switch_to_Switch12_Trp_Rdy )
	,	.to_Switch12_Trp_Tail( dp_Switch_to_Switch12_Trp_Tail )
	,	.to_Switch12_Trp_Vld( dp_Switch_to_Switch12_Trp_Vld )
	,	.to_USB_axi_s0_T_En( dp_Switch_to_USB_axi_s0_T_En )
	,	.to_USB_axi_s0_T_Trp_Data( dp_Switch_to_USB_axi_s0_T_Trp_Data )
	,	.to_USB_axi_s0_T_Trp_Head( dp_Switch_to_USB_axi_s0_T_Trp_Head )
	,	.to_USB_axi_s0_T_Trp_Rdy( dp_Switch_to_USB_axi_s0_T_Trp_Rdy )
	,	.to_USB_axi_s0_T_Trp_Tail( dp_Switch_to_USB_axi_s0_T_Trp_Tail )
	,	.to_USB_axi_s0_T_Trp_Vld( dp_Switch_to_USB_axi_s0_T_Trp_Vld )
	,	.to_ddr_axil_s0_T_En( dp_Switch_to_ddr_axil_s0_T_En )
	,	.to_ddr_axil_s0_T_Trp_Data( dp_Switch_to_ddr_axil_s0_T_Trp_Data )
	,	.to_ddr_axil_s0_T_Trp_Head( dp_Switch_to_ddr_axil_s0_T_Trp_Head )
	,	.to_ddr_axil_s0_T_Trp_Rdy( dp_Switch_to_ddr_axil_s0_T_Trp_Rdy )
	,	.to_ddr_axil_s0_T_Trp_Tail( dp_Switch_to_ddr_axil_s0_T_Trp_Tail )
	,	.to_ddr_axil_s0_T_Trp_Vld( dp_Switch_to_ddr_axil_s0_T_Trp_Vld )
	,	.to_gbe_apb_s0_T_Data( dp_Switch_to_gbe_apb_s0_T_Data )
	,	.to_gbe_apb_s0_T_Head( dp_Switch_to_gbe_apb_s0_T_Head )
	,	.to_gbe_apb_s0_T_Rdy( dp_Switch_to_gbe_apb_s0_T_Rdy )
	,	.to_gbe_apb_s0_T_Tail( dp_Switch_to_gbe_apb_s0_T_Tail )
	,	.to_gbe_apb_s0_T_Vld( dp_Switch_to_gbe_apb_s0_T_Vld )
	);
	rsnoc_Switch12_main Switch12_main(
		.Sys_Clk( clockGaters_Switch12_main_Sys_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_Switch12_main_Sys_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_Switch12_main_Sys_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_Switch12_main_Sys_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_Switch12_main_Sys_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_Switch12_main_Sys_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_Switch12_main_Sys_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_Switch12_main_Sys_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_Switch12_main_Sys_netTree_Pwr_WakeUp )
	,	.from_Switch_En( dp_Switch_to_Switch12_En )
	,	.from_Switch_Trp_Data( dp_Switch_to_Switch12_Trp_Data )
	,	.from_Switch_Trp_Head( dp_Switch_to_Switch12_Trp_Head )
	,	.from_Switch_Trp_Rdy( dp_Switch_to_Switch12_Trp_Rdy )
	,	.from_Switch_Trp_Tail( dp_Switch_to_Switch12_Trp_Tail )
	,	.from_Switch_Trp_Vld( dp_Switch_to_Switch12_Trp_Vld )
	,	.from_Switch19_Data( dp_Switch19_to_Switch12_Data )
	,	.from_Switch19_Head( dp_Switch19_to_Switch12_Head )
	,	.from_Switch19_Rdy( dp_Switch19_to_Switch12_Rdy )
	,	.from_Switch19_Tail( dp_Switch19_to_Switch12_Tail )
	,	.from_Switch19_Vld( dp_Switch19_to_Switch12_Vld )
	,	.to_FCB_apb_s0_T_Data( dp_Switch12_to_FCB_apb_s0_T_Data )
	,	.to_FCB_apb_s0_T_Head( dp_Switch12_to_FCB_apb_s0_T_Head )
	,	.to_FCB_apb_s0_T_Rdy( dp_Switch12_to_FCB_apb_s0_T_Rdy )
	,	.to_FCB_apb_s0_T_Tail( dp_Switch12_to_FCB_apb_s0_T_Tail )
	,	.to_FCB_apb_s0_T_Vld( dp_Switch12_to_FCB_apb_s0_T_Vld )
	);
	rsnoc_FCB_apb_s0_T_main FCB_apb_s0_T_main(
		.Gen_Req_Addr( FCB_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( FCB_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( FCB_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( FCB_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( FCB_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( FCB_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( FCB_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( FCB_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( FCB_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( FCB_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( FCB_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( FCB_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( FCB_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( FCB_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( FCB_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( FCB_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( FCB_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( FCB_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( FCB_apb_s0_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_FCB_apb_s0_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_FCB_apb_s0_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_FCB_apb_s0_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_FCB_apb_s0_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_FCB_apb_s0_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_FCB_apb_s0_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_FCB_apb_s0_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_FCB_apb_s0_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_FCB_apb_s0_T_netTree_Pwr_WakeUp )
	,	.from_Switch12_Data( dp_Switch12_to_FCB_apb_s0_T_Data )
	,	.from_Switch12_Head( dp_Switch12_to_FCB_apb_s0_T_Head )
	,	.from_Switch12_Rdy( dp_Switch12_to_FCB_apb_s0_T_Rdy )
	,	.from_Switch12_Tail( dp_Switch12_to_FCB_apb_s0_T_Tail )
	,	.from_Switch12_Vld( dp_Switch12_to_FCB_apb_s0_T_Vld )
	,	.to_Switch18_Data( dp_FCB_apb_s0_T_to_Switch18_Data )
	,	.to_Switch18_Head( dp_FCB_apb_s0_T_to_Switch18_Head )
	,	.to_Switch18_Rdy( dp_FCB_apb_s0_T_to_Switch18_Rdy )
	,	.to_Switch18_Tail( dp_FCB_apb_s0_T_to_Switch18_Tail )
	,	.to_Switch18_Vld( dp_FCB_apb_s0_T_to_Switch18_Vld )
	,	.to_Switch24_Data( obs_FCB_apb_s0_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_FCB_apb_s0_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_FCB_apb_s0_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_FCB_apb_s0_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_FCB_apb_s0_T_to_Switch24_Vld )
	);
	rsnoc_FCB_apb_s0_main FCB_apb_s0_main(
		.Apb_0_paddr( FCB_apb_s0_paddr )
	,	.Apb_0_penable( FCB_apb_s0_penable )
	,	.Apb_0_prdata( FCB_apb_s0_prdata )
	,	.Apb_0_pready( FCB_apb_s0_pready )
	,	.Apb_0_psel( FCB_apb_s0_psel )
	,	.Apb_0_pslverr( FCB_apb_s0_pslverr )
	,	.Apb_0_pwbe( FCB_apb_s0_pwbe )
	,	.Apb_0_pwdata( FCB_apb_s0_pwdata )
	,	.Apb_0_pwrite( FCB_apb_s0_pwrite )
	,	.Gen_Req_Addr( FCB_apb_s0_T_Req_Addr )
	,	.Gen_Req_Be( FCB_apb_s0_T_Req_Be )
	,	.Gen_Req_BurstType( FCB_apb_s0_T_Req_BurstType )
	,	.Gen_Req_Data( FCB_apb_s0_T_Req_Data )
	,	.Gen_Req_Last( FCB_apb_s0_T_Req_Last )
	,	.Gen_Req_Len1( FCB_apb_s0_T_Req_Len1 )
	,	.Gen_Req_Lock( FCB_apb_s0_T_Req_Lock )
	,	.Gen_Req_Opc( FCB_apb_s0_T_Req_Opc )
	,	.Gen_Req_Rdy( FCB_apb_s0_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( FCB_apb_s0_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( FCB_apb_s0_T_Req_SeqUnique )
	,	.Gen_Req_User( FCB_apb_s0_T_Req_User )
	,	.Gen_Req_Vld( FCB_apb_s0_T_Req_Vld )
	,	.Gen_Rsp_Data( FCB_apb_s0_T_Rsp_Data )
	,	.Gen_Rsp_Last( FCB_apb_s0_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( FCB_apb_s0_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( FCB_apb_s0_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( FCB_apb_s0_T_Rsp_Status )
	,	.Gen_Rsp_Vld( FCB_apb_s0_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_FCB_apb_s0_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_FCB_apb_s0_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_FCB_apb_s0_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_FCB_apb_s0_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_FCB_apb_s0_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_FCB_apb_s0_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_FCB_apb_s0_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_FCB_apb_s0_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_FCB_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_FCB_apb_s0 clockGaters_FCB_apb_s0(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_b439 )
	,	.Sys_Pwr_WakeUp( u_16da )
	,	.SysOut_Clk( clockGaters_FCB_apb_s0_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_FCB_apb_s0_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_FCB_apb_s0_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_FCB_apb_s0_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_FCB_apb_s0_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_FCB_apb_s0_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_FCB_apb_s0_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_FCB_apb_s0_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_FCB_apb_s0_netTree_Pwr_WakeUp )
	);
	rsnoc_clockGaters_SCU_Multi_APB clockGaters_SCU_Multi_APB(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_765e )
	,	.Sys_Pwr_WakeUp( u_24b5 )
	,	.SysOut_Clk( clockGaters_SCU_Multi_APB_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SCU_Multi_APB_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SCU_Multi_APB_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SCU_Multi_APB_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SCU_Multi_APB_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SCU_Multi_APB_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SCU_Multi_APB_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SCU_Multi_APB_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SCU_Multi_APB_netTree_Pwr_WakeUp )
	);
	rsnoc_z_T_C_S_C_L_R_A_39_1 uAnd39(
		.I_0( u_b439 )
	,	.I_1( u_1d74 )
	,	.I_10( u_e5cf )
	,	.I_11( u_bef7 )
	,	.I_12( u_9422 )
	,	.I_13( u_83e3 )
	,	.I_14( u_420c )
	,	.I_15( u_58c9 )
	,	.I_16( u_90ca )
	,	.I_17( u_ab9b )
	,	.I_18( u_2506 )
	,	.I_19( u_7709 )
	,	.I_2( u_cd91 )
	,	.I_20( u_5923 )
	,	.I_21( u_4552 )
	,	.I_22( u_2675 )
	,	.I_23( u_694c )
	,	.I_24( u_36bf )
	,	.I_25( u_fcfe )
	,	.I_26( u_e546 )
	,	.I_27( u_c687 )
	,	.I_28( u_8621 )
	,	.I_29( u_601c )
	,	.I_3( u_8f8c )
	,	.I_30( u_d47f )
	,	.I_31( u_98c6 )
	,	.I_32( u_838a )
	,	.I_33( u_9d03 )
	,	.I_34( u_f5d4 )
	,	.I_35( u_95a6 )
	,	.I_36( u_d38d )
	,	.I_37( u_3707 )
	,	.I_38( u_a529 )
	,	.I_4( u_8ccc )
	,	.I_5( u_363c )
	,	.I_6( u_6bcd )
	,	.I_7( u_765e )
	,	.I_8( u_c05f )
	,	.I_9( u_a866 )
	,	.O( i_interconnect_synch_regime_Cm133_root_Pwr_Idle )
	);
	rsnoc_z_T_C_S_C_L_R_O_39_1 uOr39(
		.I_0( u_16da )
	,	.I_1( u_f2b )
	,	.I_10( u_62d0 )
	,	.I_11( u_40a8 )
	,	.I_12( u_26f1 )
	,	.I_13( u_8bbc )
	,	.I_14( u_7d93 )
	,	.I_15( u_764a )
	,	.I_16( u_ad49 )
	,	.I_17( u_b404 )
	,	.I_18( u_fa0d )
	,	.I_19( u_f40a )
	,	.I_2( u_b082 )
	,	.I_20( u_127c )
	,	.I_21( u_a5c1 )
	,	.I_22( u_79e )
	,	.I_23( u_5653 )
	,	.I_24( u_95e0 )
	,	.I_25( u_2115 )
	,	.I_26( u_8cd )
	,	.I_27( u_6618 )
	,	.I_28( u_64f2 )
	,	.I_29( u_7f83 )
	,	.I_3( u_7913 )
	,	.I_30( u_3720 )
	,	.I_31( u_824d )
	,	.I_32( u_ee89 )
	,	.I_33( u_5b9c )
	,	.I_34( u_59cb )
	,	.I_35( u_96d )
	,	.I_36( u_fe86 )
	,	.I_37( u_2898 )
	,	.I_38( u_e9ea )
	,	.I_4( u_3fd3 )
	,	.I_5( u_1663 )
	,	.I_6( u_8246 )
	,	.I_7( u_24b5 )
	,	.I_8( u_f840 )
	,	.I_9( u_82ad )
	,	.O( i_interconnect_synch_regime_Cm133_root_Pwr_WakeUp )
	);
	rsnoc_interconnect_synch_regime_Cm133_main interconnect_synch_regime_Cm133_main(
		.In_Clk( clk_533 )
	,	.In_RstN( rst_133_n )
	,	.In_Tm( tm )
	,	.In_root_Clk( clk_133 )
	,	.root_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.root_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.root_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.root_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.root_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.root_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.root_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.root_Pwr_Idle( i_interconnect_synch_regime_Cm133_root_Pwr_Idle )
	,	.root_Pwr_WakeUp( i_interconnect_synch_regime_Cm133_root_Pwr_WakeUp )
	);
	rsnoc_clockGaters_SCU_Multi_APB_T clockGaters_SCU_Multi_APB_T(
		.Sys_Clk( i_interconnect_synch_regime_Cm133_root_Clk )
	,	.Sys_Clk_ClkS( i_interconnect_synch_regime_Cm133_root_Clk_ClkS )
	,	.Sys_Clk_En( i_interconnect_synch_regime_Cm133_root_Clk_En )
	,	.Sys_Clk_EnS( i_interconnect_synch_regime_Cm133_root_Clk_EnS )
	,	.Sys_Clk_RetRstN( i_interconnect_synch_regime_Cm133_root_Clk_RetRstN )
	,	.Sys_Clk_RstN( i_interconnect_synch_regime_Cm133_root_Clk_RstN )
	,	.Sys_Clk_Tm( i_interconnect_synch_regime_Cm133_root_Clk_Tm )
	,	.Sys_Pwr_Idle( u_c05f )
	,	.Sys_Pwr_WakeUp( u_f840 )
	,	.SysOut_Clk( clockGaters_SCU_Multi_APB_T_netTree_Clk )
	,	.SysOut_Clk_ClkS( clockGaters_SCU_Multi_APB_T_netTree_Clk_ClkS )
	,	.SysOut_Clk_En( clockGaters_SCU_Multi_APB_T_netTree_Clk_En )
	,	.SysOut_Clk_EnS( clockGaters_SCU_Multi_APB_T_netTree_Clk_EnS )
	,	.SysOut_Clk_RetRstN( clockGaters_SCU_Multi_APB_T_netTree_Clk_RetRstN )
	,	.SysOut_Clk_RstN( clockGaters_SCU_Multi_APB_T_netTree_Clk_RstN )
	,	.SysOut_Clk_Tm( clockGaters_SCU_Multi_APB_T_netTree_Clk_Tm )
	,	.SysOut_Pwr_Idle( clockGaters_SCU_Multi_APB_T_netTree_Pwr_Idle )
	,	.SysOut_Pwr_WakeUp( clockGaters_SCU_Multi_APB_T_netTree_Pwr_WakeUp )
	);
	rsnoc_SCU_Multi_APB_T_main SCU_Multi_APB_T_main(
		.Gen_Req_Addr( SCU_Multi_APB_T_Req_Addr )
	,	.Gen_Req_Be( SCU_Multi_APB_T_Req_Be )
	,	.Gen_Req_BurstType( SCU_Multi_APB_T_Req_BurstType )
	,	.Gen_Req_Data( SCU_Multi_APB_T_Req_Data )
	,	.Gen_Req_FlowId( SCU_Multi_APB_T_Req_FlowId )
	,	.Gen_Req_Last( SCU_Multi_APB_T_Req_Last )
	,	.Gen_Req_Len1( SCU_Multi_APB_T_Req_Len1 )
	,	.Gen_Req_Lock( SCU_Multi_APB_T_Req_Lock )
	,	.Gen_Req_Opc( SCU_Multi_APB_T_Req_Opc )
	,	.Gen_Req_Rdy( SCU_Multi_APB_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( SCU_Multi_APB_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( SCU_Multi_APB_T_Req_SeqUnique )
	,	.Gen_Req_User( SCU_Multi_APB_T_Req_User )
	,	.Gen_Req_Vld( SCU_Multi_APB_T_Req_Vld )
	,	.Gen_Rsp_Data( SCU_Multi_APB_T_Rsp_Data )
	,	.Gen_Rsp_FlowId( SCU_Multi_APB_T_Rsp_FlowId )
	,	.Gen_Rsp_Last( SCU_Multi_APB_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( SCU_Multi_APB_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( SCU_Multi_APB_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( SCU_Multi_APB_T_Rsp_Status )
	,	.Gen_Rsp_Vld( SCU_Multi_APB_T_Rsp_Vld )
	,	.NoPendingTrans( )
	,	.Sys_Clk( clockGaters_SCU_Multi_APB_T_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SCU_Multi_APB_T_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SCU_Multi_APB_T_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SCU_Multi_APB_T_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SCU_Multi_APB_T_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SCU_Multi_APB_T_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SCU_Multi_APB_T_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SCU_Multi_APB_T_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SCU_Multi_APB_T_netTree_Pwr_WakeUp )
	,	.from_Switch7_En( dp_Switch7_to_SCU_Multi_APB_T_En )
	,	.from_Switch7_Trp_Data( dp_Switch7_to_SCU_Multi_APB_T_Trp_Data )
	,	.from_Switch7_Trp_Head( dp_Switch7_to_SCU_Multi_APB_T_Trp_Head )
	,	.from_Switch7_Trp_Rdy( dp_Switch7_to_SCU_Multi_APB_T_Trp_Rdy )
	,	.from_Switch7_Trp_Tail( dp_Switch7_to_SCU_Multi_APB_T_Trp_Tail )
	,	.from_Switch7_Trp_Vld( dp_Switch7_to_SCU_Multi_APB_T_Trp_Vld )
	,	.to_Switch24_Data( obs_SCU_Multi_APB_T_to_Switch24_Data )
	,	.to_Switch24_Head( obs_SCU_Multi_APB_T_to_Switch24_Head )
	,	.to_Switch24_Rdy( obs_SCU_Multi_APB_T_to_Switch24_Rdy )
	,	.to_Switch24_Tail( obs_SCU_Multi_APB_T_to_Switch24_Tail )
	,	.to_Switch24_Vld( obs_SCU_Multi_APB_T_to_Switch24_Vld )
	,	.to_Switch8_En( dp_SCU_Multi_APB_T_to_Switch8_En )
	,	.to_Switch8_Trp_Data( dp_SCU_Multi_APB_T_to_Switch8_Trp_Data )
	,	.to_Switch8_Trp_Head( dp_SCU_Multi_APB_T_to_Switch8_Trp_Head )
	,	.to_Switch8_Trp_Rdy( dp_SCU_Multi_APB_T_to_Switch8_Trp_Rdy )
	,	.to_Switch8_Trp_Tail( dp_SCU_Multi_APB_T_to_Switch8_Trp_Tail )
	,	.to_Switch8_Trp_Vld( dp_SCU_Multi_APB_T_to_Switch8_Trp_Vld )
	);
	rsnoc_SCU_Multi_APB_main SCU_Multi_APB_main(
		.Apb_ACPU_WDT_PAddr( ACPU_WDT_PAddr )
	,	.Apb_ACPU_WDT_PEnable( ACPU_WDT_PEnable )
	,	.Apb_ACPU_WDT_PRData( ACPU_WDT_PRData )
	,	.Apb_ACPU_WDT_PReady( ACPU_WDT_PReady )
	,	.Apb_ACPU_WDT_PSel( ACPU_WDT_PSel )
	,	.Apb_ACPU_WDT_PSlvErr( ACPU_WDT_PSlvErr )
	,	.Apb_ACPU_WDT_PWBe( ACPU_WDT_PWBe )
	,	.Apb_ACPU_WDT_PWData( ACPU_WDT_PWData )
	,	.Apb_ACPU_WDT_PWrite( ACPU_WDT_PWrite )
	,	.Apb_BCPU_WDT_PAddr( BCPU_WDT_PAddr )
	,	.Apb_BCPU_WDT_PEnable( BCPU_WDT_PEnable )
	,	.Apb_BCPU_WDT_PRData( BCPU_WDT_PRData )
	,	.Apb_BCPU_WDT_PReady( BCPU_WDT_PReady )
	,	.Apb_BCPU_WDT_PSel( BCPU_WDT_PSel )
	,	.Apb_BCPU_WDT_PSlvErr( BCPU_WDT_PSlvErr )
	,	.Apb_BCPU_WDT_PWBe( BCPU_WDT_PWBe )
	,	.Apb_BCPU_WDT_PWData( BCPU_WDT_PWData )
	,	.Apb_BCPU_WDT_PWrite( BCPU_WDT_PWrite )
	,	.Apb_SCU_PAddr( SCU_PAddr )
	,	.Apb_SCU_PEnable( SCU_PEnable )
	,	.Apb_SCU_PRData( SCU_PRData )
	,	.Apb_SCU_PReady( SCU_PReady )
	,	.Apb_SCU_PSel( SCU_PSel )
	,	.Apb_SCU_PSlvErr( SCU_PSlvErr )
	,	.Apb_SCU_PWBe( SCU_PWBe )
	,	.Apb_SCU_PWData( SCU_PWData )
	,	.Apb_SCU_PWrite( SCU_PWrite )
	,	.Gen_Req_Addr( SCU_Multi_APB_T_Req_Addr )
	,	.Gen_Req_Be( SCU_Multi_APB_T_Req_Be )
	,	.Gen_Req_BurstType( SCU_Multi_APB_T_Req_BurstType )
	,	.Gen_Req_Data( SCU_Multi_APB_T_Req_Data )
	,	.Gen_Req_FlowId( SCU_Multi_APB_T_Req_FlowId )
	,	.Gen_Req_Last( SCU_Multi_APB_T_Req_Last )
	,	.Gen_Req_Len1( SCU_Multi_APB_T_Req_Len1 )
	,	.Gen_Req_Lock( SCU_Multi_APB_T_Req_Lock )
	,	.Gen_Req_Opc( SCU_Multi_APB_T_Req_Opc )
	,	.Gen_Req_Rdy( SCU_Multi_APB_T_Req_Rdy )
	,	.Gen_Req_SeqUnOrdered( SCU_Multi_APB_T_Req_SeqUnOrdered )
	,	.Gen_Req_SeqUnique( SCU_Multi_APB_T_Req_SeqUnique )
	,	.Gen_Req_User( SCU_Multi_APB_T_Req_User )
	,	.Gen_Req_Vld( SCU_Multi_APB_T_Req_Vld )
	,	.Gen_Rsp_Data( SCU_Multi_APB_T_Rsp_Data )
	,	.Gen_Rsp_FlowId( SCU_Multi_APB_T_Rsp_FlowId )
	,	.Gen_Rsp_Last( SCU_Multi_APB_T_Rsp_Last )
	,	.Gen_Rsp_Rdy( SCU_Multi_APB_T_Rsp_Rdy )
	,	.Gen_Rsp_SeqUnOrdered( SCU_Multi_APB_T_Rsp_SeqUnOrdered )
	,	.Gen_Rsp_Status( SCU_Multi_APB_T_Rsp_Status )
	,	.Gen_Rsp_Vld( SCU_Multi_APB_T_Rsp_Vld )
	,	.Sys_Clk( clockGaters_SCU_Multi_APB_netTree_Clk )
	,	.Sys_Clk_ClkS( clockGaters_SCU_Multi_APB_netTree_Clk_ClkS )
	,	.Sys_Clk_En( clockGaters_SCU_Multi_APB_netTree_Clk_En )
	,	.Sys_Clk_EnS( clockGaters_SCU_Multi_APB_netTree_Clk_EnS )
	,	.Sys_Clk_RetRstN( clockGaters_SCU_Multi_APB_netTree_Clk_RetRstN )
	,	.Sys_Clk_RstN( clockGaters_SCU_Multi_APB_netTree_Clk_RstN )
	,	.Sys_Clk_Tm( clockGaters_SCU_Multi_APB_netTree_Clk_Tm )
	,	.Sys_Pwr_Idle( clockGaters_SCU_Multi_APB_netTree_Pwr_Idle )
	,	.Sys_Pwr_WakeUp( clockGaters_SCU_Multi_APB_netTree_Pwr_WakeUp )
	);
endmodule


