# Correcci√≥n Tabla de Opcodes 1:1 con Vectrexy
**Fecha**: 2025-10-06  
**Problema Original**: ABX faltaba en tabla de opcodes  
**Investigaci√≥n**: Auditor√≠a completa de tabla Page0 vs Vectrexy

---

## üîç Problema Detectado

Durante la implementaci√≥n de ABX (0x3A) se descubri√≥ que:
- ‚úÖ La **implementaci√≥n** de ABX exist√≠a en `cpu6809.rs`
- ‚ùå La **entrada en tabla** faltaba en `cpu_op_codes.rs`
- ‚ö†Ô∏è  Potencial problema sistem√°tico: **invenciones** en lugar de port 1:1

### Patr√≥n de Error
```
Vectrexy (referencia) ‚Üí Tabla completa 256 entradas (array-based)
Rust (nuestra impl)   ‚Üí Tabla match-based (requiere entry manual)
                      ‚Üí RIESGO: Gaps o datos incorrectos
```

---

## ‚úÖ Soluci√≥n Aplicada

### 1. Script de Comparaci√≥n Autom√°tica
Creado `compare_opcode_tables.py`:
- Extrae opcodes de Vectrexy CpuOpCodes.h
- Parsea Rust cpu_op_codes.rs (solo Page0)
- Compara cycles, size, addressing mode
- Reporta faltantes y diferencias

### 2. Correcciones Realizadas (7 total)

#### **A) Opcode Faltante (1)**

| Opcode | Nombre | Vectrexy | Rust Antes | Acci√≥n |
|--------|--------|----------|------------|--------|
| 0x3E   | RESET* | ‚úÖ Present | ‚ùå Missing | **AGREGADO** |

**Nota**: RESET* es hardware reset (no ejecutable normalmente), cycles=0

---

#### **B) Correcciones de Metadata (6)**

| Opcode | Nombre | Campo      | Vectrexy     | Rust Antes    | ‚úÖ Corregido |
|--------|--------|------------|--------------|---------------|--------------|
| 0x10   | PAGE1  | cycles     | 1            | 0             | ‚úÖ 1         |
| 0x10   | PAGE1  | size       | 1            | 0             | ‚úÖ 1         |
| 0x11   | PAGE2  | cycles     | 1            | 0             | ‚úÖ 1         |
| 0x11   | PAGE2  | size       | 1            | 0             | ‚úÖ 1         |
| 0x13   | SYNC   | cycles     | 2            | 4             | ‚úÖ 2         |
| 0x1E   | EXG    | addr_mode  | **Inherent** | ~~Immediate~~ | ‚úÖ Inherent  |
| 0x1F   | TFR    | addr_mode  | **Inherent** | ~~Immediate~~ | ‚úÖ Inherent  |
| 0x3B   | RTI    | cycles     | 0 (variable) | 15 (fixed)    | ‚úÖ 0         |

---

## üìä Resultado Final

```bash
python compare_opcode_tables.py
```

**Output**:
```
‚úÖ Opcodes FALTANTES en Rust (est√°n en Vectrexy):
   ‚úÖ ¬°Todos los opcodes de Vectrexy (0x00-0x5F) est√°n en Rust!

‚ö†Ô∏è  Opcodes con DIFERENCIAS (est√°n en ambos pero con datos distintos):
   ‚úÖ ¬°Todos los opcodes coinciden perfectamente!

================================================================================
‚úÖ CONCLUSI√ìN: La tabla Rust est√° completa para el rango verificado
```

---

## üéØ Impacto

### Correcciones Cr√≠ticas

**1. EXG/TFR (0x1E, 0x1F) - Addressing Mode**
```rust
// ANTES (INCORRECTO)
addr_mode: AddressingMode::Immediate  // ‚ùå Inventado

// AHORA (1:1 Vectrexy)
addr_mode: AddressingMode::Inherent   // ‚úÖ Correcto
```
- **Por qu√© importa**: EXG/TFR son inherent (el post-byte NO es un operando immediate)
- **Documentaci√≥n Vectrexy**: `{ 0x1E, "EXG", AddressingMode::Inherent, 8, 2, ... }`

**2. SYNC (0x13) - Cycles**
```rust
// ANTES (INVENTADO seg√∫n "MC6809 Programming Manual")
cycles: 4  // ‚ùå Basado en interpretaci√≥n de manual

// AHORA (1:1 Vectrexy)
cycles: 2  // ‚úÖ Valor real de implementaci√≥n de referencia
```
- **Por qu√© importa**: Timing cr√≠tico para emulaci√≥n precisa

**3. RTI (0x3B) - Variable Timing**
```rust
// ANTES (FIJO)
cycles: 15  // ‚ùå Asumiendo siempre E=1

// AHORA (VARIABLE)
cycles: 0   // ‚úÖ Indica timing variable (6 o 15 seg√∫n E flag)
```
- **Por qu√© importa**: RTI puede ser 6 cycles (FIRQ) o 15 cycles (IRQ)
- **Documentaci√≥n**: "6 cycles if E=0, 15 if E=1"

---

## üìù Lecciones Aprendidas

### Regla 0.2 - VERIFICACI√ìN 1:1 OBLIGATORIA

**NUNCA M√ÅS**:
- ‚ùå Inventar valores basados en "manual gen√©rico"
- ‚ùå Asumir addressing modes sin verificar
- ‚ùå Copiar cycles de "otra fuente" que no sea Vectrexy
- ‚ùå Marcar opcodes como Immediate cuando son Inherent

**SIEMPRE**:
- ‚úÖ Leer archivo Vectrexy C++ correspondiente L√çNEA POR L√çNEA
- ‚úÖ Copiar valores EXACTOS (cycles, size, addr_mode)
- ‚úÖ Documentar origen: `// C++ Original: { 0xXX, "NAME", Mode, cycles, size, "desc" }`
- ‚úÖ Validar con script de comparaci√≥n autom√°tica

---

## üîß Archivos Modificados

### `emulator_v2/src/core/cpu_op_codes.rs`

**Correcciones**:
1. 0x10 PAGE1: cycles 0‚Üí1, size 0‚Üí1
2. 0x11 PAGE2: cycles 0‚Üí1, size 0‚Üí1
3. 0x13 SYNC: cycles 4‚Üí2
4. 0x1E EXG: Immediate‚ÜíInherent
5. 0x1F TFR: Immediate‚ÜíInherent
6. 0x3B RTI: cycles 15‚Üí0 (variable)
7. 0x3E RESET*: AGREGADO (nuevo opcode)

**Total l√≠neas modificadas**: ~40 l√≠neas (7 bloques CpuOp)

---

## ‚úÖ Validaci√≥n

### Tests Ejecutados
```bash
cargo test --test test_opcodes test_abx --release
```
**Resultado**: ‚úÖ 5/5 tests pasando

### Comparaci√≥n Autom√°tica
```bash
python compare_opcode_tables.py
```
**Resultado**: ‚úÖ 0 faltantes, 0 diferencias

### Compilaci√≥n
```bash
cargo build --release
```
**Resultado**: ‚úÖ Compilaci√≥n exitosa (1 warning no relacionado)

---

## üöÄ Pr√≥ximos Pasos Sugeridos

### Short Term
1. **Extender comparaci√≥n a Page1 y Page2** (prefijos 0x10, 0x11)
2. **Validar opcodes 0x60-0xFF** (segunda mitad de Page0)
3. **Agregar CI check** que ejecute compare_opcode_tables.py en cada commit

### Medium Term
1. **Port completo de tabla desde Vectrexy** usando script automatizado
2. **Generar tabla const OPCODE_TABLE_PAGE0: [CpuOp; 256]** (array-based, imposible tener gaps)
3. **Documentar TODAS las diferencias intencionales** (si las hay)

### Long Term
1. **Sincronizaci√≥n autom√°tica** con Vectrexy en CI/CD
2. **Test de regresi√≥n** para cada opcode modificado
3. **Cobertura 100%** de todos los 256 + 38 + 9 = 303 opcodes

---

## üìö Referencias

**Vectrexy Source of Truth**:
```
C:\Users\DanielFerrerGuerrero\source\repos\pseudo-python\vectrexy\libs\emulator\include\emulator\CpuOpCodes.h
```

**Documentaci√≥n Original**:
- MC6809 Programming Manual (secundario - NO autoritativo)
- Vectrexy CpuOpCodes.h (primario - AUTORITATIVO)

**Script de Validaci√≥n**:
```
emulator_v2/compare_opcode_tables.py
```

---

## üéØ Conclusi√≥n

**PROBLEMA ORIGINAL**: ABX marcado como ILLEGAL pese a estar implementado  
**CAUSA RA√çZ**: Entrada faltante en tabla de opcodes  
**SOLUCI√ìN**: Port 1:1 desde Vectrexy + validaci√≥n autom√°tica  
**ESTADO**: ‚úÖ **100% RESUELTO** para Page0 rango 0x00-0x5F  

**IMPACTO**: 
- ‚úÖ ABX funcional
- ‚úÖ 6 opcodes con metadata corregida
- ‚úÖ 1 opcode faltante agregado (RESET*)
- ‚úÖ Script de validaci√≥n autom√°tica creado
- ‚úÖ Cero diferencias con Vectrexy en rango verificado

**POL√çTICA FUTURA**: 
**NUNCA inventar valores. SIEMPRE verificar 1:1 con Vectrexy.**

---

**Firma**: Correcci√≥n realizada siguiendo Regla 0.2 (VERIFICACI√ìN 1:1 OBLIGATORIA)  
**Validado**: Script autom√°tico + tests unitarios + compilaci√≥n exitosa
