标题title
氮化镓基发光二极管外延片及其制备方法
摘要abst
本发明涉及半导体，具体公开一种氮化镓基发光二极管外延片及其制备方法，外延片包括衬底及外延层，所述外延层包括N型复合层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1‑aN层及掺Ge的BbGa1‑bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度，通过N型复合层的设置，有效延缓电子的迁移速率，帮助电流的横向扩展，减小电流拥挤效应，减少漏电通道，并取消电子阻挡层，提高电子与空穴在多量子阱层的空间重合度，进而提升LED的发光效率，降低其工作电压。
权利要求书clms
1.一种氮化镓基发光二极管外延片，包括衬底及设置于所述衬底上的外延层，其特征在于，所述外延层包括沿外延方向依次设置于所述衬底上的缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。2.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第一N型层的Si掺杂浓度为4.1×1018cm-3~8.2×1018 cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3~1.2×1018cm-3。3.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第二N型层的周期数为3个~15个，所述掺Ge的InaGa1-aN层中，a为0.05~0.10；所述掺Ge的BbGa1-bN层中，b为0.30~0.50。4.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第一N型层的生长温度为1000℃~1100℃，所述第二N型层的生长温度为950℃~1050℃。5.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第一N型层的厚度为0.5μm~5.0μm，单层所述掺Ge的InaGa1-aN层的厚度为2.0nm~8.0nm，单层所述掺Ge的BbGa1-bN层的厚度为2.0nm~8.0nm。6.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述应力释放层为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.05~0.15，掺Si的GaN子层中，Si掺杂浓度为3.3×1017cm-3~6.6×1017cm-3，周期数为4个~8个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃~850℃，所述掺Si的GaN子层的生长温度为850℃~950℃。7.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述多量子阱层为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为700℃~750℃，所述掺Si的GaN垒层的生长温度为850℃~950℃，Si掺杂浓度为2.3×1017cm-3~5.2×1017cm-3。8.一种氮化镓基发光二极管外延片的制备方法，其特征在于，包括：提供衬底；在所述衬底上依次沉积缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层；所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。9.根据权利要求8所述的氮化镓基发光二极管外延片的制备方法，其特征在于，所述第一N型层的Si掺杂浓度为4.1×1018cm-3~8.2×1018 cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3~1.2×1018cm-3。10.根据权利要求8所述的氮化镓基发光二极管外延片的制备方法，其特征在于，所述第二N型层的周期数为3个~15个，所述掺Ge的InaGa1-aN层中，a为0.05~0.10；所述掺Ge的BbGa1-bN层中，b为0.30~0.50；所述第一N型层的生长温度为1000℃~1100℃，所述第二N型层的生长温度为950℃~1050℃。
说明书desc
技术领域本发明涉及半导体技术领域，尤其涉及一种氮化镓基发光二极管外延片及其制备方法。背景技术现有技术中，主流的氮化镓基发光二极管的外延结构的有源区通常为InGaN/GaN多量子阱层，其中，基于GaN材料的InGaN阱层具有宽度小、带隙窄的特点，可与多量子阱层内的GaN垒层形成阶梯式的能带结构，可将注入的电子和空穴限制在二维空间内，增大电子空穴的复合程度从而提高其复合发光效率。然而，由于氮化镓基材料中的电子和空穴的浓度以及迁移率相差较大，电子的迁移速率约是空穴的几十倍，导致在多量子阱层内电子与空穴的分布不均，发光主要集中于靠近P型层的几层量子阱中，进而导致发光效率下降。而造成上述现象的重要原因之一在于，电子的溢出以及空穴的注入不足。主流的氮化镓基发光二极管的外延结构通常是通过在InGaN/GaN多量子阱层与P型层之间引入高势垒的电子阻挡层来抑制电子的溢出，其中，电子阻挡层一般p型AlGaN层或p型AlInGaN层，然而，高势垒的电子阻挡层虽然能够减少电子溢出，但同时也会降低空穴的注入效率和迁移率，使得量子阱内电子-空穴波函数重叠率下降，因而造成光效下降以及工作电压上升，尤其是对于低电流密度驱动应用场景下的LED器件，光效的下降及工作电压的上升尤为明显。发明内容本发明的目的在于针对已有的技术现状，提供一种氮化镓基发光二极管外延片及其制备方法。本发明的外延片通过N型复合层的设置，在低电流密度下，可有效延缓电子的迁移速率，帮助电流的横向扩展，减小电流拥挤效应，减少漏电通道，并取消电子阻挡层，提高电子与空穴在多量子阱层的空间重合度，进而提升LED的发光效率，降低其工作电压。为达到上述目的，本发明采用如下技术方案：本发明提供一种氮化镓基发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层包括沿外延方向依次设置于所述衬底上的缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。在一些实施例中，所述第一N型层的Si掺杂浓度为4.1×1018cm-3~8.2×1018cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3~1.2×1018cm-3。在一些实施例中，所述第二N型层的周期数为3个~15个，所述掺Ge的InaGa1-aN层中，a为0.05~0.10；所述掺Ge的BbGa1-bN层中，b为0.30~0.50。在一些实施例中，所述第一N型层的生长温度为1000℃~1100℃，所述第二N型层的生长温度为950℃~1050℃。在一些实施例中，所述第一N型层的厚度为0.5μm~5.0μm，单层所述掺Ge的InaGa1-aN层的厚度为2.0nm~8.0nm，单层所述掺Ge的BbGa1-bN层的厚度为2.0nm~8.0nm。在一些实施例中，所述应力释放层为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.05~0.15，掺Si的GaN子层中，Si掺杂浓度为3.3×1017cm-3~6.6×1017cm-3，周期数为4个~8个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃~850℃，所述掺Si的GaN子层的生长温度为850℃~950℃。在一些实施例中，所述多量子阱层为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为700℃~750℃，所述掺Si的GaN垒层的生长温度为850℃~950℃，Si掺杂浓度为2.3×1017cm-3~5.2×1017cm-3。本发明还提供一种氮化镓基发光二极管外延片的制备方法，包括：提供衬底；在所述衬底上依次沉积缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层；所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。在一些实施例中，所述第一N型层的Si掺杂浓度为4.1×1018cm-3~8.2×1018cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3~1.2×1018cm-3。在一些实施例中，所述第二N型层的周期数为3个~15个，所述掺Ge的InaGa1-aN层中，a为0.05~0.10；所述掺Ge的BbGa1-bN层中，b为0.30~0.50；所述第一N型层的生长温度为1000℃~1100℃，所述第二N型层的生长温度为950℃~1050℃。本发明的有益效果在于：本发明中，N型复合层由掺Si的第一N型层及掺Ge的第二N型层复合而成，其中，第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度，由高掺Si的第一N型层主要提供电子，低掺Ge的第二N型层辅助提供电子，其中，Ge和Ga原子具有相似的离子半径，由此相比于掺杂Si，掺杂Ge所引起的晶格畸变更小，且采用低浓度掺杂，生长的材料层位错缺陷更少，更容易形成晶体质量高、表面平整的材料层，有效阻挡来自底层位错缺陷的向上延伸，由此在确保N型复合层整体能够提供充足电子的同时，避免因Si掺杂密度过高导致位错缺陷增多的问题，且Si、Ge这种不同N型掺杂剂的变换，可以帮助电流的横向扩展，减小电流拥挤效应。另一方面，第二N型层采用周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，在采用低掺Ge的基础上，引入InaGa1-aN层及BbGa1-bN层，通过两个材料层之间的交替层叠，逐步阻挡、湮灭来自底层的位错缺陷，同时降低电子的迁移率，进一步提升电流的横向扩展，由于N型复合层改进后能够有效阻挡来自底层的位错缺陷的向上延伸，减少了漏电流通道，并延缓了电子的迁移率及提升其横向扩展能力，因而能够取消常规的电子阻挡层，进而提升来自P型层的空穴的注入效率和浓度，从而提高电子与空穴在多量子阱层的空间重合度，进而提升LED的发光效率，降低其工作电压，在低电流密度下，能够明显提升LED的发光效率，降低其工作电压。附图说明图1为本发明的一种氮化镓基发光二极管外延片的结构示意图。图2为本发明的N型复合层的结构示意图。图3为本发明的一种氮化镓基发光二极管外延片的制备方法的流程图。图4为本发明的N型复合层的制备方法的流程图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。参见图1至图2所示，本发明提供一种氮化镓基发光二极管外延片，包括衬底1及设置于所述衬底1上的外延层，所述外延层包括沿外延方向依次设置于所述衬底1上的缓冲层2、本征GaN层3、N型复合层4、应力释放层5、多量子阱层6及P型层7，所述N型复合层4包括沿外延方向依次设置的第一N型层41及第二N型层42，所述第一N型层41为掺Si的N型GaN层，所述第二N型层42为周期性依次交替层叠的掺Ge的InaGa1-aN层421及掺Ge的BbGa1-bN层422，所述第一N型层41的Si掺杂浓度高于所述第二N型层42的Ge掺杂浓度。本发明中，N型复合层4由掺Si的第一N型层41及掺Ge的第二N型层42复合而成，其中，第一N型层41的Si掺杂浓度高于所述第二N型层42的Ge掺杂浓度，由高掺Si的第一N型层41主要提供电子，低掺Ge的第二N型层42辅助提供电子，其中，Ge和Ga原子具有相似的离子半径，由此相比于掺杂Si，掺杂Ge所引起的晶格畸变更小，且采用低浓度掺杂，生长的材料层位错缺陷更少，更容易形成晶体质量高、表面平整的材料层，有效阻挡来自底层位错缺陷的向上延伸，由此在确保N型复合层4整体能够提供充足电子的同时，避免因Si掺杂密度过高导致位错缺陷增多的问题，且Si、Ge这种不同N型掺杂剂的变换，可以帮助电流的横向扩展，减小电流拥挤效应。另一方面，第二N型层42采用周期性依次交替层叠的掺Ge的InaGa1-aN层421及掺Ge的BbGa1-bN层422，在采用低掺Ge的基础上，引入InaGa1-aN层及BbGa1-bN层，通过两个材料层之间的交替层叠，逐步阻挡、湮灭来自底层的位错缺陷，同时降低电子的迁移率，进一步提升电流的横向扩展，由于N型复合层4改进后能够有效阻挡来自底层的位错缺陷的向上延伸，减少了漏电流通道，并延缓了电子的迁移率及提升其横向扩展能力，因而能够取消常规的电子阻挡层，进而提升来自P型层7的空穴的注入效率和浓度，从而提高电子与空穴在多量子阱层6的空间重合度，进而提升LED的发光效率，降低其工作电压，在低电流密度下，能够明显提升LED的发光效率，降低其工作电压。其中，所述第一N型层41的Si掺杂浓度为4.1×1018cm-3~8.2×1018cm-3，所述第二N型层42的Ge掺杂浓度为3.5×1017cm-3~1.2×1018cm-3。示例性的，第一N型层41的Si掺杂浓度为4.1×1018cm-3、4.5×1018cm-3、5.0×1018cm-3、5.2×1018cm-3、5.5×1018cm-3、6.0×1018cm-3、6.5×1018cm-3、7.0×1018cm-3、7.5×1018cm-3、8.0×1018cm-3或8.2×1018cm-3，但不限于此，Si掺杂浓度不宜过高，容易使材料层的晶体质量变差，位错密度增加，Si掺杂浓度不宜过低，第一N型层41作为主要提供电子的材料层，过低的Si掺杂浓度会造成电子供应不足。示例性的，第二N型层42的Ge掺杂浓度为3.5×1017cm-3、4.0×1017cm-3、5.0×1017cm-3、6.0×1017cm-3、7.0×1017cm-3、8.0×1017cm-3、9.0×1017cm-3或1.0×1018cm-3，但不限于此，Ge掺杂浓度不宜过高，过高掺杂浓度的Ge容易导致材料层不稳定，同时增加成本。其中，所述第二N型层42的周期数为3个~15个，所述掺Ge的InaGa1-aN层421中，a为0.05~0.10；所述掺Ge的BbGa1-bN层422中，b为0.30~0.50。示例性的，第二N型层42的周期数为3个、5个、8个、10个、12个或15个，但不限于此，周期数过少不利于阻挡来自底层位错缺陷，漏电通道增多，周期数过大容易产生新的位错缺陷。示例性的，a为0.05、0.06、0.07、0.08或0.10，但不限于此，掺Ge的InaGa1-aN层421中的In不宜过高，避免高组分含量的In导致材料层晶体质量下降及In的扩散。示例性的，b为0.30、0.35、0.38、0.40、0.42、0.45、0.48或0.50，但不限于此，所述掺Ge的BbGa1-bN层422中的b不宜过低，否则B难以补充材料层中的位错缺陷。其中，所述第一N型层41的生长温度为1000℃~1100℃，所述第二N型层42的生长温度为950℃~1050℃。示例性的，第一N型层41的生长温度为1000℃、1020℃、1050℃、1080℃或1100℃，但不限于此，第一N型层41采用较高的温度利于形成较高质量的材料层，同时，利于Si的掺杂。示例性的，第二N型层42的生长温度为950℃、980℃、1000℃、1020℃或1050℃，但不限于此，第二N型层42采用较低的温度利于Ge的稳定掺杂。其中，所述第一N型层41的厚度为0.5μm~5.0μm，单层所述掺Ge的InaGa1-aN层421的厚度为2.0nm~8.0nm，单层所述掺Ge的BbGa1-bN层422的厚度为2.0nm~8.0nm。示例性的，第一N型层41的厚度为0.5μm、1.0μm、1.5μm、2.0μm、2.5μm、3.0μm、3.5μm、4.0μm、4.5μm或5.0μm，但不限于此；单层所述掺Ge的InaGa1-aN层421的厚度为2.0nm、2.5nm、3.0nm、3.5nm、4.0nm、4.5nm、5.0nm、5.5nm、6.0nm、6.5nm、7.0nm、7.5nm或8.0nm，但不限于此；单层所述掺Ge的BbGa1-bN层422的厚度为2.0nm、2.5nm、3.0nm、3.5nm、4.0nm、4.5nm、5.0nm、5.5nm、6.0nm、6.5nm、7.0nm、7.5nm或8.0nm，但不限于此。其中，所述应力释放层5为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.05~0.15，掺Si的GaN子层中，Si掺杂浓度为3.3×1017cm-3~6.6×1017cm-3，周期数为4个~8个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃~850℃，所述掺Si的GaN子层的生长温度为850℃~950℃。示例性的，x为0.05、0.08、0.10、0.12或0.15，但不限于此，x不宜过高，避免高组分含量的In导致材料层晶体质量下降及In的扩散。示例性的，掺Si的GaN子层中，Si掺杂浓度为3.3×1017cm-3、3.5×1017cm-3、4.0×1017cm-3、4.5×1017cm-3、5.0×1017cm-3、6.0×1017cm-3、6.5×1017cm-3或6.6×1017cm-3，但不限于此，Si掺杂浓度不宜过高，容易造成晶体质量下降。示例性的，所述InxGa1-xN子层的生长温度为800℃、810℃、820℃、830℃、840℃或850℃，但不限于此。通过InxGa1-xN子层及掺Si的GaN子层依次交替层叠，逐步释放应力，进而提升多量子阱层6的晶体质量，进一步提升电子与空穴在多量子阱层6的空间重合度。其中，所述多量子阱层6为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为700℃~750℃，所述掺Si的GaN垒层的生长温度为850℃~950℃，Si掺杂浓度为2.3×1017cm-3~5.2×1017cm-3。通过在多量子阱层6中引入低温生长的未掺杂GaN盖层，形成高质量材料层，为掺Si的GaN垒层提供良好的生长平台，同时，保护InyGa1-yN阱层，避免掺Si的GaN垒层的相对较高的生长温度对InyGa1-yN阱层的影响，避免高浓度的In因高温扩散。示例性的，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为700℃、710℃、715℃、720℃、725℃、730℃、735℃、740℃、745℃或750℃，但不限于此。示例性的，所述掺Si的GaN垒层的生长温度为850℃、860℃、870℃、880℃、890℃、900℃、910℃、920℃、930℃、940℃或950℃，但不限于此。其中，缓冲层2可为AlN层，厚度为15nm~80nm，本征GaN层3的厚度为1.5μm~3.0μm，P型层7可为P型GaN层，厚度为20nm~200nm，Mg的掺杂浓度为2.5×1018cm-3~1.5×1019cm-3。参见图3及图4所示，本发明还提供一种氮化镓基发光二极管外延片的制备方法，包括：S100.提供衬底1；S200.在所述衬底1上依次沉积缓冲层2、本征GaN层3、N型复合层4、应力释放层5、多量子阱层6及P型层7；所述N型复合层4包括沿外延方向依次设置的第一N型层41及第二N型层42，所述第一N型层41为掺Si的N型GaN层，所述第二N型层42为周期性依次交替层叠的掺Ge的InaGa1-aN层421及掺Ge的BbGa1-bN层422，所述第一N型层41的Si掺杂浓度高于所述第二N型层42的Ge掺杂浓度。其中，所述第一N型层41的Si掺杂浓度为4.1×1018cm-3~8.2×1018cm-3，所述第二N型层42的Ge掺杂浓度为3.5×1017cm-3~1.2×1018cm-3。其中，所述第二N型层42的周期数为3个~15个，所述掺Ge的InaGa1-aN层421中，a为0.05~0.10；所述掺Ge的BbGa1-bN层422中，b为0.30~0.50；所述第一N型层41的生长温度为1000℃~1100℃，所述第二N型层42的生长温度为950℃~1050℃。具体的，参见图3及图4所示，步骤S200包括步骤如下：S210.在衬底1上沉积缓冲层2。S220.在缓冲层2上沉积本征GaN层3。S230.在本征GaN层3上沉积N型复合层4：S231.在本征GaN层3上沉积第一N型层41；S232.在第一N型层41上沉积第二N型层42：周期性依次交替层叠掺Ge的InaGa1-aN层421及掺Ge的BbGa1-bN层422。S240.在N型复合层4上沉积应力释放层5。S250.在应力释放层5上沉积多量子阱层6。S260.在多量子阱层6上沉积P型层7。下面结合附图及实施例对本发明作进一步说明：实施例1本实施例公开一种氮化镓基发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层包括沿外延方向依次设置于所述衬底上的缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。其中，所述第一N型层的Si掺杂浓度为8.2×1018cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3。其中，所述第二N型层的周期数为10个，所述掺Ge的InaGa1-aN层中，a为0.06；所述掺Ge的BbGa1-bN层中，b为0.45。其中，所述第一N型层的生长温度为1100℃，所述第二N型层的生长温度为950℃。其中，所述第一N型层的厚度为1.5μm，单层所述掺Ge的InaGa1-aN层的厚度为5.0nm，单层所述掺Ge的BbGa1-bN层的厚度为5.0nm。其中，所述应力释放层为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.15，掺Si的GaN子层中，Si掺杂浓度为5.0×1017cm-3，周期数为6个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃，所述掺Si的GaN子层的生长温度为900℃。其中，所述多量子阱层为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为750℃，所述掺Si的GaN垒层的生长温度为900℃，Si掺杂浓度为5.2×1017cm-3。其中，缓冲层为AlN层，厚度为15nm，本征GaN层的厚度为3.0μm，P型层为P型GaN层，厚度为100nm，Mg的掺杂浓度为5.0×1018cm-3。本实施例还公开一种氮化镓基发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在所述衬底上依次沉积缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层；所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。具体的，步骤S200包括步骤如下：S210.在衬底上沉积缓冲层。S220.在缓冲层上沉积本征GaN层。S230.在本征GaN层上沉积N型复合层：S231.在本征GaN层上沉积第一N型层；S232.在第一N型层上沉积第二N型层：周期性依次交替层叠掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层。S240.在N型复合层上沉积应力释放层。S250.在应力释放层上沉积多量子阱层。S260.在多量子阱层上沉积P型层。实施例2本实施例公开一种氮化镓基发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层包括沿外延方向依次设置于所述衬底上的缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。其中，所述第一N型层的Si掺杂浓度为8.2×1018cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3。其中，所述第二N型层的周期数为3个，所述掺Ge的InaGa1-aN层中，a为0.06；所述掺Ge的BbGa1-bN层中，b为0.45。其中，所述第一N型层的生长温度为1100℃，所述第二N型层的生长温度为950℃。其中，所述第一N型层的厚度为1.5μm，单层所述掺Ge的InaGa1-aN层的厚度为3.0nm，单层所述掺Ge的BbGa1-bN层的厚度为7.0nm。其中，所述应力释放层为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.15，掺Si的GaN子层中，Si掺杂浓度为5.0×1017cm-3，周期数为6个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃，所述掺Si的GaN子层的生长温度为900℃。其中，所述多量子阱层为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为750℃，所述掺Si的GaN垒层的生长温度为900℃，Si掺杂浓度为5.2×1017cm-3。其中，缓冲层为AlN层，厚度为15nm，本征GaN层的厚度为3.0μm，P型层为P型GaN层，厚度为100nm，Mg的掺杂浓度为5.0×1018cm-3。本实施例还公开一种氮化镓基发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在所述衬底上依次沉积缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层；所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。具体的，步骤S200包括步骤如下：S210.在衬底上沉积缓冲层。S220.在缓冲层上沉积本征GaN层。S230.在本征GaN层上沉积N型复合层：S231.在本征GaN层上沉积第一N型层；S232.在第一N型层上沉积第二N型层：周期性依次交替层叠掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层。S240.在N型复合层上沉积应力释放层。S250.在应力释放层上沉积多量子阱层。S260.在多量子阱层上沉积P型层。实施例3本实施例公开一种氮化镓基发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层包括沿外延方向依次设置于所述衬底上的缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。其中，所述第一N型层的Si掺杂浓度为8.2×1018cm-3，所述第二N型层的Ge掺杂浓度为3.5×1017cm-3。其中，所述第二N型层的周期数为10个，所述掺Ge的InaGa1-aN层中，a为0.1；所述掺Ge的BbGa1-bN层中，b为0.5。其中，所述第一N型层的生长温度为1100℃，所述第二N型层的生长温度为950℃。其中，所述第一N型层的厚度为1.5μm，单层所述掺Ge的InaGa1-aN层的厚度为5.0nm，单层所述掺Ge的BbGa1-bN层的厚度为5.0nm。其中，所述应力释放层为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.15，掺Si的GaN子层中，Si掺杂浓度为5.0×1017cm-3，周期数为6个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃，所述掺Si的GaN子层的生长温度为900℃。其中，所述多量子阱层为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为750℃，所述掺Si的GaN垒层的生长温度为900℃，Si掺杂浓度为5.2×1017cm-3。其中，缓冲层为AlN层，厚度为15nm，本征GaN层的厚度为3.0μm，P型层为P型GaN层，厚度为100nm，Mg的掺杂浓度为5.0×1018cm-3。本实施例还公开一种氮化镓基发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在所述衬底上依次沉积缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层；所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。具体的，步骤S200包括步骤如下：S210.在衬底上沉积缓冲层。S220.在缓冲层上沉积本征GaN层。S230.在本征GaN层上沉积N型复合层：S231.在本征GaN层上沉积第一N型层；S232.在第一N型层上沉积第二N型层：周期性依次交替层叠掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层。S240.在N型复合层上沉积应力释放层。S250.在应力释放层上沉积多量子阱层。S260.在多量子阱层上沉积P型层。实施例4本实施例公开一种氮化镓基发光二极管外延片，包括衬底及设置于所述衬底上的外延层，所述外延层包括沿外延方向依次设置于所述衬底上的缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层，所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。其中，所述第一N型层的Si掺杂浓度为4.1×1018cm-3，所述第二N型层的Ge掺杂浓度为1.2×1018cm-3。其中，所述第二N型层的周期数为10个，所述掺Ge的InaGa1-aN层中，a为0.06；所述掺Ge的BbGa1-bN层中，b为0.45。其中，所述第一N型层的生长温度为1100℃，所述第二N型层的生长温度为950℃。其中，所述第一N型层的厚度为1.5μm，单层所述掺Ge的InaGa1-aN层的厚度为5.0nm，单层所述掺Ge的BbGa1-bN层的厚度为5.0nm。其中，所述应力释放层为由InxGa1-xN子层及掺Si的GaN子层依次交替层叠而成的周期性结构，其中，x为0.15，掺Si的GaN子层中，Si掺杂浓度为5.0×1017cm-3，周期数为6个，所述InxGa1-xN子层的生长温度低于所述掺Si的GaN子层的生长温度，且所述InxGa1-xN子层的生长温度为800℃，所述掺Si的GaN子层的生长温度为900℃。其中，所述多量子阱层为周期性依次交替层叠的InyGa1-yN阱层、未掺杂GaN盖层及掺Si的GaN垒层，所述InyGa1-yN阱层及所述未掺杂GaN盖层的生长温度为750℃，所述掺Si的GaN垒层的生长温度为900℃，Si掺杂浓度为5.2×1017cm-3。其中，缓冲层为AlN层，厚度为15nm，本征GaN层的厚度为3.0μm，P型层为P型GaN层，厚度为100nm，Mg的掺杂浓度为5.0×1018cm-3。本实施例还公开一种氮化镓基发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在所述衬底上依次沉积缓冲层、本征GaN层、N型复合层、应力释放层、多量子阱层及P型层；所述N型复合层包括沿外延方向依次设置的第一N型层及第二N型层，所述第一N型层为掺Si的N型GaN层，所述第二N型层为周期性依次交替层叠的掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层，所述第一N型层的Si掺杂浓度高于所述第二N型层的Ge掺杂浓度。具体的，步骤S200包括步骤如下：S210.在衬底上沉积缓冲层。S220.在缓冲层上沉积本征GaN层。S230.在本征GaN层上沉积N型复合层：S231.在本征GaN层上沉积第一N型层；S232.在第一N型层上沉积第二N型层：周期性依次交替层叠掺Ge的InaGa1-aN层及掺Ge的BbGa1-bN层。S240.在N型复合层上沉积应力释放层。S250.在应力释放层上沉积多量子阱层。S260.在多量子阱层上沉积P型层。对比例1本对比例与实施例1的不同之处在于，将所述N型复合层替换为N型半导体层，所述N型半导体层为掺Si的N型GaN层，Si掺杂浓度为8.2×1019cm-3，厚度为100nm。对比例2本对比例与实施例1的不同之处在于，将所述N型复合层替换为N型半导体层，所述N型半导体层为由掺Si的N型GaN层及掺Ge的N型GaN层依次层叠而成，Si掺杂浓度为8.2×1018cm-3，厚度为1.5μm，Ge掺杂浓度为1.2×1018cm-3，厚度为100nm。对比例3本对比例与实施例1的不同之处在于，所述N型复合层不设置所述掺Ge的BbGa1-bN层，所述掺Ge的InaGa1-aN层的厚度为100nm。对比例4本对比例与实施例1的不同之处在于，所述第二N型层生长过程中，将Ge掺杂替换为Si掺杂，其Si掺杂浓度为1.2×1018cm-3。将实施例1~实施例4、对比例1~对比例4制得的外延片制备制成4mil×8mil尺寸芯片，在0.5mA测试电流下测试其工作电压及亮度，测试结果如下：参见实施例1及实施例3，可见第二N型层中In与B的组分含量对亮度及工作电压存在影响，参见实施例1及实施例4，可见N型复合层中Si的掺杂浓度与Ge的掺杂浓度对亮度及工作电压存在影响，参见实施例1、对比例1、对比例2、对比例3及对比例4，可见本发明的N型复合层中各层之间存在相互配合，在低电流密度下，本发明实施例制得的LED芯片的工作电压下降，亮度上升明显，综合光效提升显著。以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本领域的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。
