CC = iverilog
SRC = risc16.v ram.v ctrl.v alu.v gpr.v

all:
	clear
	$(CC) $(SRC)
	vvp a.out