<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:33.2233</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0049372</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2023.10.30</openDate><openNumber>10-2023-0149984</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층; 상기 절연층의 상면에 배치된 제1 전극부; 상기 절연층의 하면에 배치된 제2 전극부; 상기 절연층의 상면에 배치되는 제1 보호층; 및 상기 절연층의 하면에 배치되는 제2 보호층을 포함하는 회로 기판을 포함하고, 상기 제1 전극부 또는 상기 제2 전극부의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층에 배치된 전극부;상기 제1 절연층의 상면에 배치된 제2 절연층; 및상기 제1 절연층의 하면에 배치된 제3 절연층을 포함하는 회로 기판을 포함하고,상기 전극부의 두께에 대한 상기 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 전극부의 두께는 8㎛ 내지 12㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 전극부는,상기 제1 절연층의 상면에 배치된 제1 전극부; 및상기 제1 절연층의 하면에 배치된 제2 전극부를 포함하고,상기 제1 전극부 또는 제2 전극부의 두께에 대한 상기 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 전극부의 두께는 8㎛ 내지 12㎛의 범위를 만족하고,상기 제2 전극부의 두께는 8㎛ 내지 12㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항 또는 제2항에 있어서,상기 제2 절연층은 상기 회로 기판의 최상측에 배치된 절연층이고,상기 제3 절연층은 상기 회로 기판의 최하측에 배치된 절연층인,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 회로 기판의 상기 제1 절연층은 1층으로 구성되고,상기 회로 기판의 두께는 40㎛ 내지 60㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 제1 전극부 또는 상기 제2 전극부의 두께에 대한 회로 기판의 두께의 비율은 1:4 내지 1:6의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 1층의 제1 절연층의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 절연층의 두께는 8㎛ 내지 12㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제3항에 있어서,상기 회로 기판은 상기 제1 절연층을 관통하는 관통 전극을 포함하고,상기 관통 전극의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 관통 전극의 두께는 8㎛ 내지 12㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제3항에 있어서,상기 제2 절연층 또는 상기 제3 절연층의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제3항에 있어서,상기 제1 절연층은 제1-1 절연층 및 상기 제1-1 절연층 아래에 배치된 제1-2 절연층을 포함하는 2층으로 구성되고,상기 제1 전극부는 상기 제1-1 절연층의 상면에 배치되고,상기 제2 전극부는 상기 제1-2 절연층의 하면에 배치되며,상기 회로 기판은,상기 제1-1 절연층의 하면 및 상기 제1-2 절연층의 상면 사이에 배치된 제3 전극부를 포함하고,상기 회로 기판의 두께는 51㎛ 내지 79㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제3 전극부의 두께에 대한 회로 기판의 두께의 비율은 1:6 내지 1:21의 범위를 만족하며,상기 제3 전극부의 두께는 3㎛ 내지 7㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제1 전극부 또는 상기 제2 전극부의 두께에 대한 회로 기판의 두께의 비율은 1:5 내지 1:8의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서,상기 제1-1 절연층 또는 상기 제1-2 절연층의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1-1 절연층의 두께는 8㎛ 내지 12㎛의 범위를 만족하고,상기 제1-2 절연층의 두께는 8㎛ 내지 12㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제13항에 있어서,상기 회로 기판은 상기 제1-1 절연층을 관통하는 제1 관통 전극 및 상기 제1-2 절연층을 관통하는 제2 관통 전극을 포함하고,상기 제1 관통 전극 또는 상기 제2 관통 전극의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제13항에 있어서,상기 제2 절연층 또는 상기 제3 절연층의 두께에 대한 회로 기판의 두께의 비율은 1:3 내지 1:10.5의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제3항에 있어서,상기 제1 전극부의 제1 전극 패턴 상에 배치된 제1 접속부; 및상기 제1 접속부 상에 실장된 반도체 소자를 포함하고,상기 제2 절연층은 상기 제1 전극부의 상기 제1 전극 패턴과 두께 방향으로 중첩되는 개구부를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>21. 제1항에 있어서,상기 제3 절연층의 하면의 적어도 일부에는 접착 물질을 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>MYEONG, SE HO</engName><name>명세호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.21</receiptDate><receiptNumber>1-1-2022-0428318-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0365915-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.08.27</receiptDate><receiptNumber>9-6-2025-0176941-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.11</receiptDate><receiptNumber>9-5-2025-0977472-87</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220049372.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9345017c9bae68c2c1a91209bb38b7f5f32a9c5a3bc71c9735834f6c25649893bef044c8630dd117f444a6d6f927c3c76cdbff3f20a473c688</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd007bd616f9e6662f6548ee179e0850392aedf14950d24e18d783f5a72d0b1e98f5197029593cdca89c64c5a127204855621ee53db982f47</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>