/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : Q-2019.12-SP4
// Date      : Sun May 11 22:10:17 2025
/////////////////////////////////////////////////////////////


module div ( a, b, c );
  input [3:0] a;
  input [3:0] b;
  output [3:0] c;
  wire   n48, n49, n50, n51, n52, n53, n54, n55, n56, n57, n58, n59, n60, n61,
         n62, n63, n64, n65, n66, n67, n68, n69, n70, n71, n72, n73;

  IVP U29 ( .A(b[0]), .Z(n57) );
  IVP U30 ( .A(b[1]), .Z(n58) );
  NR2 U31 ( .A(b[3]), .B(b[2]), .Z(n52) );
  AO3 U32 ( .A(n57), .B(a[3]), .C(n58), .D(n52), .Z(n48) );
  IVP U33 ( .A(n48), .Z(c[3]) );
  NR2 U34 ( .A(a[3]), .B(n58), .Z(n49) );
  AO7 U35 ( .A(a[2]), .B(n57), .C(n52), .Z(n53) );
  NR2 U36 ( .A(n49), .B(n53), .Z(c[2]) );
  NR2 U37 ( .A(a[1]), .B(n57), .Z(n50) );
  NR2 U38 ( .A(b[1]), .B(n50), .Z(n62) );
  AN2P U39 ( .A(b[1]), .B(n50), .Z(n63) );
  ND2 U40 ( .A(b[0]), .B(c[2]), .Z(n51) );
  ND2 U41 ( .A(a[2]), .B(n51), .Z(n64) );
  IVP U42 ( .A(n52), .Z(n54) );
  AO3 U43 ( .A(b[1]), .B(n54), .C(a[3]), .D(n53), .Z(n73) );
  AO4 U44 ( .A(n63), .B(n64), .C(b[2]), .D(n73), .Z(n55) );
  IVP U45 ( .A(b[2]), .Z(n68) );
  AO4 U46 ( .A(n62), .B(n55), .C(a[3]), .D(n68), .Z(n70) );
  NR2 U47 ( .A(b[3]), .B(n70), .Z(c[1]) );
  ND2 U48 ( .A(c[1]), .B(b[0]), .Z(n56) );
  EN U49 ( .A(n56), .B(a[1]), .Z(n59) );
  ND2 U50 ( .A(n59), .B(n58), .Z(n61) );
  AO4 U51 ( .A(n59), .B(n58), .C(n57), .D(a[0]), .Z(n60) );
  ND2 U52 ( .A(n61), .B(n60), .Z(n67) );
  NR4 U53 ( .A(b[3]), .B(n63), .C(n62), .D(n70), .Z(n65) );
  EN U54 ( .A(n65), .B(n64), .Z(n66) );
  AO5 U55 ( .A(n68), .B(n67), .C(n66), .Z(n72) );
  NR2 U56 ( .A(b[3]), .B(n73), .Z(n69) );
  ND2 U57 ( .A(n70), .B(n69), .Z(n71) );
  AO2 U58 ( .A(b[3]), .B(n73), .C(n72), .D(n71), .Z(c[0]) );
endmodule

