<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xa7z020clg400-1Q" LaunchTime="1580054717">
  <File Type="VDS-TIMINGSUMMARY" Name="DebugPynqFPGAChip_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="DebugPynqFPGAChip.dcp"/>
  <File Type="RDS-UTIL-PB" Name="DebugPynqFPGAChip_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="DebugPynqFPGAChip_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="DebugPynqFPGAChip_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="DebugPynqFPGAChip.vds"/>
  <File Type="REPORTS-TCL" Name="DebugPynqFPGAChip_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="DebugPynqFPGAChip_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="DebugPynqFPGAChip.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/vsrc/AsyncResetReg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rocket-chip/src/main/resources/vsrc/AsyncResetReg.v"/>
        <Attr Name="ImportTime" Val="1575294434"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vsrc/plusarg_reader.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rocket-chip/src/main/resources/vsrc/plusarg_reader.v"/>
        <Attr Name="ImportTime" Val="1575294434"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/debugpynq/sifive.freedom.debug.pynq.SmallPynqConfig.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../builds/debugpynq/sifive.freedom.debug.pynq.SmallPynqConfig.v"/>
        <Attr Name="ImportTime" Val="1580052324"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/debugpynq/sifive.freedom.debug.pynq.DebugPynqConfig.rom.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../builds/debugpynq/sifive.freedom.debug.pynq.DebugPynqConfig.rom.v"/>
        <Attr Name="ImportTime" Val="1575307584"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/debugpynq/sifive.freedom.debug.pynq.SmallPynqConfig.rom.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../builds/debugpynq/sifive.freedom.debug.pynq.SmallPynqConfig.rom.v"/>
        <Attr Name="ImportTime" Val="1580052833"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="DebugPynqFPGAChip"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/constraints/pynq-master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga-shells/xilinx/pynq/constraints/pynq-master.xdc"/>
        <Attr Name="ImportTime" Val="1575294434"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="reset_sys"/>
  <BlockFileSet Type="BlockSrcs" Name="processing_system7_0"/>
</GenRun>
