TimeQuest Timing Analyzer report for DE0_NANO
Mon Aug 17 10:06:48 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Datasheet Report
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 27. Slow 1200mV 0C Model Datasheet Report
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 37. Fast 1200mV 0C Model Datasheet Report
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; DE0_NANO                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DE0_NANO.SDC  ; OK     ; Mon Aug 17 10:06:47 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 310.66 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; 16.781 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.358 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; CLOCK_50 ; 9.489 ; 0.000                          ;
+----------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.781 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.584      ;
; 16.788 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.577      ;
; 16.901 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.464      ;
; 16.922 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.443      ;
; 16.949 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.416      ;
; 16.975 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.390      ;
; 16.984 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.381      ;
; 17.005 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.928      ;
; 17.079 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.854      ;
; 17.084 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.281      ;
; 17.088 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.277      ;
; 17.126 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.807      ;
; 17.149 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.784      ;
; 17.195 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.170      ;
; 17.202 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.731      ;
; 17.206 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.159      ;
; 17.217 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.148      ;
; 17.223 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.710      ;
; 17.244 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.689      ;
; 17.270 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.663      ;
; 17.319 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.614      ;
; 17.323 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.610      ;
; 17.326 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.607      ;
; 17.331 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 2.034      ;
; 17.346 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.587      ;
; 17.348 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.585      ;
; 17.349 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.584      ;
; 17.349 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.584      ;
; 17.349 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.584      ;
; 17.353 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.580      ;
; 17.355 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.578      ;
; 17.356 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.577      ;
; 17.356 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.577      ;
; 17.356 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.577      ;
; 17.388 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.545      ;
; 17.408 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 1.957      ;
; 17.432 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 1.933      ;
; 17.439 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.494      ;
; 17.439 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.494      ;
; 17.460 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.473      ;
; 17.466 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.467      ;
; 17.467 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.466      ;
; 17.468 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.465      ;
; 17.469 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.464      ;
; 17.469 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.464      ;
; 17.469 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.464      ;
; 17.473 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.460      ;
; 17.485 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.448      ;
; 17.488 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.445      ;
; 17.489 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.444      ;
; 17.489 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.444      ;
; 17.490 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.443      ;
; 17.490 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.443      ;
; 17.490 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.443      ;
; 17.495 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.438      ;
; 17.496 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.437      ;
; 17.497 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.436      ;
; 17.508 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.630     ; 1.857      ;
; 17.511 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.422      ;
; 17.511 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.422      ;
; 17.512 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.421      ;
; 17.517 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.416      ;
; 17.520 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.413      ;
; 17.538 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.395      ;
; 17.539 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.394      ;
; 17.543 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.390      ;
; 17.543 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.390      ;
; 17.547 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.386      ;
; 17.548 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.385      ;
; 17.552 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.381      ;
; 17.552 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.381      ;
; 17.583 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.350      ;
; 17.587 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.346      ;
; 17.608 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.325      ;
; 17.609 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.324      ;
; 17.617 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.316      ;
; 17.620 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.313      ;
; 17.624 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.309      ;
; 17.629 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.304      ;
; 17.630 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.303      ;
; 17.632 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.301      ;
; 17.647 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.286      ;
; 17.648 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.285      ;
; 17.651 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.282      ;
; 17.652 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.281      ;
; 17.652 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.281      ;
; 17.656 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.277      ;
; 17.662 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.271      ;
; 17.663 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.270      ;
; 17.688 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.245      ;
; 17.689 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.244      ;
; 17.697 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.236      ;
; 17.698 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.235      ;
; 17.705 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.228      ;
; 17.720 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.213      ;
; 17.733 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.200      ;
; 17.733 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.200      ;
; 17.742 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.191      ;
; 17.747 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.186      ;
; 17.750 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.183      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0] ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0] ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.382 ; uart:i_uart|uart_clock                                               ; uart:i_uart|uart_clock                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.556 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; uart:i_uart|clock_divider_counter[15]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.593 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[0]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.812      ;
; 0.653 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.872      ;
; 0.745 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.964      ;
; 0.751 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.970      ;
; 0.831 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.050      ;
; 0.832 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.051      ;
; 0.846 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.065      ;
; 0.848 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.069      ;
; 0.852 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.071      ;
; 0.853 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.072      ;
; 0.857 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.076      ;
; 0.940 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.159      ;
; 0.941 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.160      ;
; 0.942 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.942 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.161      ;
; 0.943 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.162      ;
; 0.944 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.946 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.165      ;
; 0.956 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.177      ;
; 0.959 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.178      ;
; 0.960 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.179      ;
; 0.962 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.181      ;
; 0.962 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.181      ;
; 0.964 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.183      ;
; 0.964 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.183      ;
; 0.972 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.191      ;
; 0.974 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.193      ;
; 1.012 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.231      ;
; 1.036 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.255      ;
; 1.037 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.256      ;
; 1.052 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.271      ;
; 1.053 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.272      ;
; 1.053 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.272      ;
; 1.056 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.275      ;
; 1.058 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.277      ;
; 1.058 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.277      ;
; 1.070 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.289      ;
; 1.070 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.289      ;
; 1.071 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.290      ;
; 1.073 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.292      ;
; 1.074 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.293      ;
; 1.084 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.303      ;
; 1.086 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.305      ;
; 1.091 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.310      ;
; 1.128 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.347      ;
; 1.154 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.373      ;
; 1.156 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.375      ;
; 1.164 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.383      ;
; 1.165 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.384      ;
; 1.166 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.385      ;
; 1.167 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.386      ;
; 1.168 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.387      ;
; 1.182 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.401      ;
; 1.183 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.402      ;
; 1.184 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.403      ;
; 1.186 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.405      ;
; 1.186 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.405      ;
; 1.228 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.447      ;
; 1.246 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.465      ;
; 1.250 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.469      ;
; 1.273 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|uart_clock                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.484     ; 0.946      ;
; 1.277 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.496      ;
; 1.278 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.497      ;
; 1.280 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.499      ;
; 1.280 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.499      ;
; 1.280 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.499      ;
; 1.294 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.513      ;
; 1.295 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.514      ;
; 1.298 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.517      ;
; 1.300 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.519      ;
; 1.305 ; uart:i_uart|clock_divider_counter[15]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.524      ;
; 1.307 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.526      ;
; 1.308 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.527      ;
; 1.322 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.541      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+
; 9.489  ; 9.719        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.489  ; 9.719        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.489  ; 9.719        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.569  ; 9.753        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|uart_clock                                                                                               ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[10]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[11]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[12]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[13]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[14]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[15]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[16]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[8]                                                                                 ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[9]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[0]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[1]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[2]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[3]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[4]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[5]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[6]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[7]                                                                                 ;
; 9.731  ; 9.731        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|uart_clock|clk                                                                                                ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                     ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[0][0]|clk                                                                  ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[1][0]|clk                                                                  ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_registerfile|register_rtl_0|auto_generated|ram_block1a0|clk0                                                       ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[10]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[11]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[12]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[13]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[14]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[15]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[16]|clk                                                                                 ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[8]|clk                                                                                  ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[9]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[0]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[1]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[2]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[3]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[4]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[5]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[6]|clk                                                                                  ;
; 9.759  ; 9.759        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[7]|clk                                                                                  ;
; 9.763  ; 9.763        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                                                                       ;
; 9.763  ; 9.763        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                                                                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                                                                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                                                                     ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[0]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[10]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[11]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[12]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[13]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[14]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[15]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[16]                                                                                ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[1]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[2]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[3]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[4]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[5]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[6]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[7]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[8]                                                                                 ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[9]                                                                                 ;
; 10.002 ; 10.218       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 10.002 ; 10.218       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 10.028 ; 10.244       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|uart_clock                                                                                               ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.036 ; 10.266       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.036 ; 10.266       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                                                                       ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                                                                         ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[0]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[10]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[11]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[12]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[13]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[14]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[15]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[16]|clk                                                                                 ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[1]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[2]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[3]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[4]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[5]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[6]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[7]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[8]|clk                                                                                  ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[9]|clk                                                                                  ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[0][0]|clk                                                                  ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[1][0]|clk                                                                  ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_registerfile|register_rtl_0|auto_generated|ram_block1a0|clk0                                                       ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                     ;
; 10.268 ; 10.268       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|uart_clock|clk                                                                                                ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                             ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+


------------------------------------------
; Slow 1200mV 85C Model Datasheet Report ;
------------------------------------------
Nothing to report.


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 344.23 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 17.095 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.489 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.095 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.355      ;
; 17.102 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.348      ;
; 17.196 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.254      ;
; 17.219 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.231      ;
; 17.295 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.155      ;
; 17.311 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.139      ;
; 17.324 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.126      ;
; 17.370 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.569      ;
; 17.404 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.046      ;
; 17.415 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 2.035      ;
; 17.431 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.508      ;
; 17.463 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.987      ;
; 17.476 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.463      ;
; 17.485 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.454      ;
; 17.509 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.941      ;
; 17.514 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.936      ;
; 17.538 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.401      ;
; 17.546 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.393      ;
; 17.569 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.370      ;
; 17.576 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.363      ;
; 17.577 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.362      ;
; 17.584 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.355      ;
; 17.585 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.354      ;
; 17.586 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.353      ;
; 17.587 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.352      ;
; 17.591 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.348      ;
; 17.591 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.348      ;
; 17.592 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.347      ;
; 17.593 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.346      ;
; 17.594 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.345      ;
; 17.602 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.848      ;
; 17.643 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.296      ;
; 17.653 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.286      ;
; 17.669 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.270      ;
; 17.670 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.780      ;
; 17.670 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.269      ;
; 17.685 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.254      ;
; 17.686 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.253      ;
; 17.687 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.252      ;
; 17.688 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.251      ;
; 17.692 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.247      ;
; 17.693 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.246      ;
; 17.697 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.753      ;
; 17.708 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.231      ;
; 17.709 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.230      ;
; 17.710 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.229      ;
; 17.711 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.228      ;
; 17.722 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.217      ;
; 17.723 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.216      ;
; 17.729 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.210      ;
; 17.730 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.209      ;
; 17.742 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.197      ;
; 17.758 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.181      ;
; 17.764 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.545     ; 1.686      ;
; 17.766 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.173      ;
; 17.767 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.172      ;
; 17.774 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.165      ;
; 17.779 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.160      ;
; 17.782 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.157      ;
; 17.784 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.155      ;
; 17.784 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.155      ;
; 17.795 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.144      ;
; 17.795 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.144      ;
; 17.796 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.143      ;
; 17.800 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.139      ;
; 17.800 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.139      ;
; 17.804 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.135      ;
; 17.808 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.131      ;
; 17.809 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.130      ;
; 17.813 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.126      ;
; 17.813 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.126      ;
; 17.823 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.116      ;
; 17.824 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.115      ;
; 17.846 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.093      ;
; 17.847 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.092      ;
; 17.857 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.082      ;
; 17.873 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.066      ;
; 17.875 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.064      ;
; 17.886 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.053      ;
; 17.888 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.051      ;
; 17.889 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.050      ;
; 17.889 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.050      ;
; 17.893 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.046      ;
; 17.893 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.046      ;
; 17.899 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.040      ;
; 17.904 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.035      ;
; 17.910 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.029      ;
; 17.919 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.020      ;
; 17.919 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.020      ;
; 17.935 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.004      ;
; 17.935 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.004      ;
; 17.937 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.002      ;
; 17.948 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.991      ;
; 17.948 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.991      ;
; 17.953 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.986      ;
; 17.955 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.984      ;
; 17.974 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.965      ;
; 17.983 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.956      ;
; 17.985 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.954      ;
; 17.990 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.949      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0] ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0] ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.519      ;
; 0.333 ; uart:i_uart|uart_clock                                               ; uart:i_uart|uart_clock                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.497 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.697      ;
; 0.498 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.500 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.700      ;
; 0.502 ; uart:i_uart|clock_divider_counter[15]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.703      ;
; 0.531 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[0]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.731      ;
; 0.589 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.789      ;
; 0.673 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.873      ;
; 0.679 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.879      ;
; 0.741 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.941      ;
; 0.742 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.942      ;
; 0.742 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.942      ;
; 0.748 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.948      ;
; 0.752 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.952      ;
; 0.752 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.952      ;
; 0.753 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.953      ;
; 0.754 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.955      ;
; 0.759 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.959      ;
; 0.761 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.961      ;
; 0.771 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.971      ;
; 0.774 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.974      ;
; 0.831 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.031      ;
; 0.831 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.031      ;
; 0.833 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.033      ;
; 0.834 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.034      ;
; 0.835 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.035      ;
; 0.837 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.037      ;
; 0.838 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.038      ;
; 0.841 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.041      ;
; 0.844 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.044      ;
; 0.847 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.048      ;
; 0.849 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.049      ;
; 0.850 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.050      ;
; 0.856 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.056      ;
; 0.857 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.057      ;
; 0.860 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.060      ;
; 0.860 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.060      ;
; 0.863 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.063      ;
; 0.867 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.067      ;
; 0.915 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.115      ;
; 0.916 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.116      ;
; 0.926 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.126      ;
; 0.927 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.127      ;
; 0.930 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.130      ;
; 0.931 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.131      ;
; 0.931 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.131      ;
; 0.933 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.133      ;
; 0.934 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.134      ;
; 0.938 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.138      ;
; 0.940 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.140      ;
; 0.940 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.140      ;
; 0.943 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.143      ;
; 0.944 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.144      ;
; 0.945 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.145      ;
; 0.950 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.150      ;
; 0.956 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.156      ;
; 0.963 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.163      ;
; 0.996 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.196      ;
; 1.017 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.217      ;
; 1.022 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.222      ;
; 1.023 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.223      ;
; 1.026 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.226      ;
; 1.027 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.227      ;
; 1.029 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.229      ;
; 1.031 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.231      ;
; 1.039 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.239      ;
; 1.040 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.240      ;
; 1.040 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.240      ;
; 1.041 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.241      ;
; 1.042 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.242      ;
; 1.047 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.247      ;
; 1.106 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.306      ;
; 1.118 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.318      ;
; 1.118 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.318      ;
; 1.119 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.319      ;
; 1.121 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.321      ;
; 1.123 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.323      ;
; 1.125 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.325      ;
; 1.126 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.326      ;
; 1.129 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|uart_clock                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.415     ; 0.858      ;
; 1.135 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.335      ;
; 1.136 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.336      ;
; 1.138 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.338      ;
; 1.145 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.345      ;
; 1.148 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.348      ;
; 1.172 ; uart:i_uart|clock_divider_counter[15]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.173 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.373      ;
; 1.185 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.385      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+
; 9.489  ; 9.719        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.489  ; 9.719        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.563  ; 9.747        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|uart_clock                                                                                               ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[10]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[11]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[12]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[13]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[14]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[15]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[16]                                                                                ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[8]                                                                                 ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[9]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[0]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[1]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[2]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[3]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[4]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[5]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[6]                                                                                 ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[7]                                                                                 ;
; 9.723  ; 9.723        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|uart_clock|clk                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_registerfile|register_rtl_0|auto_generated|ram_block1a0|clk0                                                       ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[10]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[11]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[12]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[13]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[14]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[15]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[16]|clk                                                                                 ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[8]|clk                                                                                  ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[9]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[0][0]|clk                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[1][0]|clk                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[0]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[1]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[2]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[3]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[4]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[5]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[6]|clk                                                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[7]|clk                                                                                  ;
; 9.760  ; 9.760        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                                                                       ;
; 9.760  ; 9.760        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                                                                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                                                                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                                                                     ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[0]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[10]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[11]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[12]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[13]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[14]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[15]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[16]                                                                                ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[1]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[2]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[3]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[4]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[5]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[6]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[7]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[8]                                                                                 ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[9]                                                                                 ;
; 10.036 ; 10.252       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|uart_clock                                                                                               ;
; 10.046 ; 10.276       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.048 ; 10.278       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.048 ; 10.278       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.240 ; 10.240       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                                                                       ;
; 10.240 ; 10.240       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                                                                         ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[0][0]|clk                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[1][0]|clk                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[0]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[10]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[11]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[12]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[13]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[14]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[15]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[16]|clk                                                                                 ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[1]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[2]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[3]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[4]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[5]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[6]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[7]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[8]|clk                                                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[9]|clk                                                                                  ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_registerfile|register_rtl_0|auto_generated|ram_block1a0|clk0                                                       ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                     ;
; 10.276 ; 10.276       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|uart_clock|clk                                                                                                ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                             ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+


-----------------------------------------
; Slow 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 18.151 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.187 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.209 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.151 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.452      ;
; 18.152 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.451      ;
; 18.208 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.395      ;
; 18.229 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.374      ;
; 18.231 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.372      ;
; 18.242 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.362      ;
; 18.248 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.355      ;
; 18.293 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.310      ;
; 18.304 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.647      ;
; 18.320 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.284      ;
; 18.349 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.602      ;
; 18.379 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.572      ;
; 18.386 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.565      ;
; 18.396 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.208      ;
; 18.399 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.384     ; 1.204      ;
; 18.418 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.533      ;
; 18.431 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.520      ;
; 18.432 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.172      ;
; 18.446 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.505      ;
; 18.461 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.490      ;
; 18.468 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.136      ;
; 18.490 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.460      ;
; 18.491 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.459      ;
; 18.492 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.459      ;
; 18.500 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.451      ;
; 18.502 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.448      ;
; 18.502 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.448      ;
; 18.502 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.448      ;
; 18.502 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.448      ;
; 18.503 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.447      ;
; 18.503 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.447      ;
; 18.509 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.442      ;
; 18.526 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.078      ;
; 18.528 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.423      ;
; 18.531 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.073      ;
; 18.547 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.403      ;
; 18.559 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.392      ;
; 18.559 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.391      ;
; 18.559 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.391      ;
; 18.559 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.391      ;
; 18.559 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.391      ;
; 18.568 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.382      ;
; 18.570 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.380      ;
; 18.573 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.378      ;
; 18.574 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.377      ;
; 18.579 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.371      ;
; 18.580 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.370      ;
; 18.580 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.370      ;
; 18.580 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.370      ;
; 18.580 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.370      ;
; 18.581 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.370      ;
; 18.582 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.368      ;
; 18.582 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.368      ;
; 18.582 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.368      ;
; 18.582 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.368      ;
; 18.587 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.363      ;
; 18.589 ; uart:i_uart|clock_divider_counter[4]  ; uart:i_uart|uart_clock                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.383     ; 1.015      ;
; 18.591 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.360      ;
; 18.593 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.358      ;
; 18.593 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.358      ;
; 18.599 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.351      ;
; 18.599 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.351      ;
; 18.599 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.351      ;
; 18.599 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.351      ;
; 18.600 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.351      ;
; 18.604 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.346      ;
; 18.604 ; uart:i_uart|clock_divider_counter[12] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.346      ;
; 18.605 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.345      ;
; 18.605 ; uart:i_uart|clock_divider_counter[13] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.345      ;
; 18.632 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.318      ;
; 18.641 ; uart:i_uart|clock_divider_counter[6]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.310      ;
; 18.644 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.306      ;
; 18.644 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.306      ;
; 18.644 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.306      ;
; 18.644 ; uart:i_uart|clock_divider_counter[10] ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.306      ;
; 18.648 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.303      ;
; 18.659 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.292      ;
; 18.661 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.289      ;
; 18.661 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.289      ;
; 18.661 ; uart:i_uart|clock_divider_counter[15] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.289      ;
; 18.671 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.280      ;
; 18.671 ; uart:i_uart|clock_divider_counter[2]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.280      ;
; 18.675 ; uart:i_uart|clock_divider_counter[3]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.276      ;
; 18.682 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.268      ;
; 18.682 ; uart:i_uart|clock_divider_counter[8]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.268      ;
; 18.684 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.266      ;
; 18.684 ; uart:i_uart|clock_divider_counter[14] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.266      ;
; 18.695 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.256      ;
; 18.695 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.256      ;
; 18.701 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.249      ;
; 18.701 ; uart:i_uart|clock_divider_counter[11] ; uart:i_uart|clock_divider_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.249      ;
; 18.707 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.244      ;
; 18.715 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.236      ;
; 18.718 ; uart:i_uart|clock_divider_counter[0]  ; uart:i_uart|clock_divider_counter[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.233      ;
; 18.731 ; uart:i_uart|clock_divider_counter[1]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.220      ;
; 18.735 ; uart:i_uart|clock_divider_counter[7]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.216      ;
; 18.738 ; uart:i_uart|clock_divider_counter[9]  ; uart:i_uart|clock_divider_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.212      ;
; 18.742 ; uart:i_uart|clock_divider_counter[5]  ; uart:i_uart|clock_divider_counter[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.209      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0] ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0] ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; uart:i_uart|uart_clock                                               ; uart:i_uart|uart_clock                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.296 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; uart:i_uart|clock_divider_counter[15]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.317 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[0]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.437      ;
; 0.344 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.465      ;
; 0.397 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.519      ;
; 0.446 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.567      ;
; 0.454 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.574      ;
; 0.457 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.582      ;
; 0.464 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.584      ;
; 0.508 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.521 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; uart:i_uart|clock_divider_counter[12]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.646      ;
; 0.527 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[4]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.653      ;
; 0.543 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.664      ;
; 0.556 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.677      ;
; 0.559 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.679      ;
; 0.574 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; uart:i_uart|clock_divider_counter[11]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.696      ;
; 0.577 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.698      ;
; 0.578 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.699      ;
; 0.579 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.699      ;
; 0.581 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.702      ;
; 0.587 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.709      ;
; 0.590 ; uart:i_uart|clock_divider_counter[10]                                ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.711      ;
; 0.590 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.711      ;
; 0.591 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.712      ;
; 0.596 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[5]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[6]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.604 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.724      ;
; 0.617 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[1]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.737      ;
; 0.621 ; uart:i_uart|clock_divider_counter[0]                                 ; uart:i_uart|clock_divider_counter[2]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.741      ;
; 0.640 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.761      ;
; 0.640 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.761      ;
; 0.641 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.762      ;
; 0.643 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.764      ;
; 0.644 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.765      ;
; 0.653 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.774      ;
; 0.654 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.775      ;
; 0.657 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.778      ;
; 0.657 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.778      ;
; 0.658 ; uart:i_uart|clock_divider_counter[9]                                 ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:i_uart|clock_divider_counter[2]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.779      ;
; 0.670 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.790      ;
; 0.675 ; uart:i_uart|clock_divider_counter[8]                                 ; uart:i_uart|clock_divider_counter[10]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.796      ;
; 0.701 ; uart:i_uart|clock_divider_counter[15]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.822      ;
; 0.704 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.825      ;
; 0.706 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.707 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[11]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.828      ;
; 0.710 ; uart:i_uart|clock_divider_counter[7]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.831      ;
; 0.710 ; uart:i_uart|clock_divider_counter[3]                                 ; uart:i_uart|clock_divider_counter[12]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.831      ;
; 0.710 ; uart:i_uart|clock_divider_counter[1]                                 ; uart:i_uart|clock_divider_counter[9]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.831      ;
; 0.713 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[8]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.834      ;
; 0.714 ; uart:i_uart|clock_divider_counter[14]                                ; uart:i_uart|clock_divider_counter[16]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.835      ;
; 0.719 ; uart:i_uart|clock_divider_counter[6]                                 ; uart:i_uart|clock_divider_counter[15]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.840      ;
; 0.720 ; uart:i_uart|clock_divider_counter[16]                                ; uart:i_uart|uart_clock                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.297     ; 0.507      ;
; 0.720 ; uart:i_uart|clock_divider_counter[4]                                 ; uart:i_uart|clock_divider_counter[13]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.841      ;
; 0.723 ; uart:i_uart|clock_divider_counter[5]                                 ; uart:i_uart|clock_divider_counter[7]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.843      ;
; 0.724 ; uart:i_uart|clock_divider_counter[13]                                ; uart:i_uart|clock_divider_counter[14]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.845      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+
; 9.209  ; 9.439        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.209  ; 9.439        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.211  ; 9.441        ; 0.230          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[0]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[1]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[2]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[3]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[4]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[5]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[6]                                                                                 ;
; 9.273  ; 9.457        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[7]                                                                                 ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[10]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[11]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[12]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[13]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[14]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[15]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[16]                                                                                ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[8]                                                                                 ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[9]                                                                                 ;
; 9.297  ; 9.481        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:i_uart|uart_clock                                                                                               ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                     ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[0][0]|clk                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[1][0]|clk                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_registerfile|register_rtl_0|auto_generated|ram_block1a0|clk0                                                       ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[0]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[10]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[11]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[12]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[13]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[14]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[15]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[16]|clk                                                                                 ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[1]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[2]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[3]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[4]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[5]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[6]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[7]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[8]|clk                                                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[9]|clk                                                                                  ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                                                                       ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                                                                         ;
; 9.477  ; 9.477        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_uart|uart_clock|clk                                                                                                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                                                                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                                                                     ;
; 10.301 ; 10.517       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|uart_clock                                                                                               ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[0]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[10]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[11]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[12]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[13]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[14]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[15]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[16]                                                                                ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[1]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[2]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[3]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[4]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[5]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[6]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[7]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[8]                                                                                 ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:i_uart|clock_divider_counter[9]                                                                                 ;
; 10.327 ; 10.557       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.327 ; 10.557       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.327 ; 10.557       ; 0.230          ; High Pulse Width ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.523 ; 10.523       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|uart_clock|clk                                                                                                ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                                                                       ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                                                                         ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[0][0]|clk                                                                  ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_TheInstructionMemory|instruction_memory[1][0]|clk                                                                  ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[10]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[11]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[12]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[13]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[14]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[15]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[16]|clk                                                                                 ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[8]|clk                                                                                  ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[9]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_registerfile|register_rtl_0|auto_generated|ram_block1a0|clk0                                                       ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[0]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[1]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[2]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[3]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[4]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[5]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[6]|clk                                                                                  ;
; 10.547 ; 10.547       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_uart|clock_divider_counter[7]|clk                                                                                  ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                                                                     ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[0][0]                                                 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; TheInstructionMemory:i_TheInstructionMemory|instruction_memory[1][0]                                                 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; registerfile:i_registerfile|altsyncram:register_rtl_0|altsyncram_bfe1:auto_generated|ram_block1a0~porta_address_reg0 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------+


-----------------------------------------
; Fast 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.781 ; 0.187 ; N/A      ; N/A     ; 9.209               ;
;  CLOCK_50        ; 16.781 ; 0.187 ; N/A      ; N/A     ; 9.209               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TX  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_GND ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; KEY[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; UART_TX  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; UART_GND ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; UART_TX  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; UART_GND ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TX  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_GND ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 292      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 292      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Mon Aug 17 10:06:46 2015
Info: Command: quartus_sta DE0_NANO -c DE0_NANO
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DE0_NANO.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: uart:i_uart|uart_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart:i_uart|saved_counter[3] is being clocked by uart:i_uart|uart_clock
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.781               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.489               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: uart:i_uart|uart_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart:i_uart|saved_counter[3] is being clocked by uart:i_uart|uart_clock
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.095
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.095               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.489               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: uart:i_uart|uart_clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart:i_uart|saved_counter[3] is being clocked by uart:i_uart|uart_clock
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.151               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.209               0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 997 megabytes
    Info: Processing ended: Mon Aug 17 10:06:48 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


