1. Constraint設定
io_pin.tdf: 為了使繞線上較有方向性且相近的cell可以排在一起避免多餘的繞線，將input、output分成兩邊，並將有相關性的input排在一起、有相關性的output排在一起，平均分配四個邊的IO數量。設定clk在某一個邊的中間使得clk到晶片各角落的時間較一致。
Timing: 預期為3.0ns，但因setup time violation逐漸放寬至3.2ns才可通過。
Core utilization: 最終設定為0.8，因0.9時在相同timing下會發生setup time violation而決定不再以timing換取utilization。

2. P&R策略
首先嘗試timing=3.1、utilization=0.65，即發現繞線後setup time無法通過，因此將timing放鬆為3.2後才可通過。
接著設定timing=3.2、utilization=0.70，setup time、hold time、DRC、LVS皆通過，因此提高utilization。
接著設定timing=3.2、utilization=0.80，setup time、hold time、DRC、LVS皆通過，因此提高utilization。
接著設定timing=3.2、utilization=0.90，setup time violation，需再放鬆timing，因此不再考慮採取utilization=0.9。

3. APR執行指令
cd icc_run
icc_shell -64 -gui -f ../run.tcl | tee ../APR.log

4. Prime time
使用posim圖片大小96*64、SAMPLE_MODE 0之波型