# BUPT Computer Architecture Lab


A simple 5-staged pipelined MIPS processor

```
.
├── complir.bat
├── mips_tb.v
├── README.md
├── wace.vcd
│
├─src
│  ├─── alu.v
│  ├─── brcond.v
│  ├─── cache.v
│  ├─── common.vh
│  ├─── control.v
│  ├─── datapath.v
│  ├─── immgen.v
│  ├─── mips.v
│  ├─── regfile.v
│  ├─── signext.v
│
└─testcase
```