<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:00.300</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7014772</applicationNumber><claimCount>63</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>동적 스위칭 비율을 갖춘 전력 컨버터를 위한 감소 게이트-드라이브</inventionTitle><inventionTitleEng>REDUCED GATE DRIVE FOR POWER CONVERTER WITH DYNAMICALLY SWITCHING RATIO</inventionTitleEng><openDate>2025.06.13</openDate><openNumber>10-2025-0086686</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H02M 1/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H02M 3/07</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2007.01.01)</ipcDate><ipcNumber>H02M 1/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H02M 3/157</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 고효율을 달성하면서 선택한 변환 비율에 따라 전압 입력을 선택하도록 조정된 로우드롭-아웃(LDO) 전원 공급 장치를 포함하는 선택 가능한 변환 비율 전력 컨버터의 회로 및 방법을 제공한다. LDO 전원 공급 장치는 전력 컨버터의 전력 FET를 통한 전류를 제한하여 잠재적으로 손상될 수 있는 이벤트를 완화하거나 제거한다. 일부 실시예에서, 제1 및 제2 풀 게이트-드라이브 LDO는 전력 FET의 게이트에 결합된 프리 드라이버(및 선택적으로 레벨 시프터)와 같은 대상 회로에 전력을 공급할 수 있는 “와이어드-OR”출력을 포함한다. 일부 실시예에서, 제1 및 제2 감소 게이트 드라이브 LDO는 전력 FET의 게이트에 결합된 최종 드라이버에 전력을 공급할 수 있는 “와이어드-OR”출력을 포함한다. 일부 실시예는 프리 드라이버(및 선택적으로 레벨 시프터)와 같은 대상 회로에 전력을 공급하는 이중 풀 게이트-드라이브 LDO와 전력 FET의 게이트에 결합된 최종 드라이버에 전력을 공급하는 이중 축소 게이트-드라이브 LDO를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.04.11</internationOpenDate><internationOpenNumber>WO2024076980</internationOpenNumber><internationalApplicationDate>2023.10.03</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/075821</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 듀얼 로우-드롭아웃 회로 구성은,(a) 제1 전압 소스와 대상 회로 사이에 결합되도록 구성된 제1 트랜지스터 회로를 포함하는 제1 로우-드롭아웃 회로- 상기 제1 로우-드롭아웃 회로는 상기 타겟 회로의 전압 입력 노드에 선택적으로 제1 전압을 인가하도록 구성됨-; 및(b) 제2 전압 소스와 상기 대상 회로 사이에 결합되도록 구성된 제2 트랜지스터 회로를 포함하는 제2 로우-드롭아웃 회로-상기 제2 로우-드롭아웃 회로는, 상기 대상 회로의 전압 입력 노드에 선택적으로 제2 전압을 인가하도록 구성됨-을 포함하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제 1 전압 소스는 상기 제 2 전압 소스와 동일한 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 전압 소스는 상기 제2 전압 소스와 상이한 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 트랜지스터 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀업 FET를 더 포함하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 트랜지스터 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널 및 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하고, 제어 신호가 활성화될 때 상기 방전 FET는 상기 FET의 게이트를 방전하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 제 1 트랜지스터 회로는 게이트를 갖는 FET를 포함하며:(a) (1) 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널과 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀업 FET; 및 (b) (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널과 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하되, 제어 신호가 활성화되면, 상기 방전 FET는 상기 FET의 상기 게이트를 방전하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제 1 및 상기 제 2 트랜지스터 회로들 중 적어도 하나는 FET, BJT, BiCMOS, LDMOS, BCD, GaAs HBT, GaN HEMT, GaAs pHEMT 또는 MESFET 회로로 구현되는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>8. 게이트를 갖는 전력 FET를 통해 전류 흐름을 조절하기 위한 듀얼 로우-드롭아웃 회로 구성은:(a) 상기 전력 FET를 통한 전류 흐름을 조절하기 위한 제1 로우-드롭아웃 회로-상기 제1 로우-드롭아웃 회로는 제1 전압 소스와 상기 전력 FET의 상기 게이트 사이에 결합되도록 구성된 제1 FET 회로를 포함하며, 상기 제1 로우-드롭아웃 회로는 적어도 제1 전압 또는 더 낮은 제2 전압을 선택적으로 상기 전력 FET의 상기 게이트에 인가하도록 구성되어, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제1 전압이 인가될 때 더 높고 상기 더 낮은 제2 전압이 인가될 때 더 낮도록 구성됨; 및(b) 상기 전력 FET를 통한 전류 흐름을 조절하기 위한 제2 로우-드롭아웃 회로-상기 제2 로우-드롭아웃 회로는 제2 전압 소스와 상기 전력 FET의 게이트 사이에 결합되도록 구성된 제2 FET 회로를 포함하고, 상기 제2 로우-드롭아웃 회로는 적어도 제3 전압 또는 더 낮은 제4 전압을 선택적으로 상기 전력 FET의 상기 게이트에 인가하도록 구성되어, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제3 전압이 인가될 때 더 높고 상기 더 낮은 제4 전압이 인가될 때 더 낮도록 함-을 포함하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 동일한 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 상기 제1 전압 소스는 상기 제2 전압 소스와 상이한 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서, 상기 더 낮은 제 2 전압 및 상기 더 낮은 제 4 전압은 상기 전력 FET를 통한 과전류의 흐름을 제한하기 위해 인가되는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>12. 제7항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀업 FET를 더 포함하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>13. 제7항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널 및 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하며, 상기 제어 신호가 활성화될 때, 상기 방전 FET는 상기 FET의 상기 게이트를 방전하는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>14. 제7항에 있어서, 제 1 FET 회로는 게이트를 갖는 FET를 포함하며:(a) (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀업 FET; 및(b) (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널과 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하며, 상기 제어 신호가 활성화될 때, 상기 방전 FET가 상기 FET의 상기 게이트를 방전시키는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>15. 제7항에 있어서 상기 제1 로우-드롭아웃 회로 및 상기 제2 로우-드롭아웃 회로는 각각 전압 제어 회로를 포함하며, 상기 각 전압 제어 회로는:(a) 스위치;(b) 제1 다이오드-연결된 FET; 및(c) 적어도 하나의 추가적으로 다이오드-연결된 FET를 포함하되;상기 스위치, 상기 제1 다이오드-연결된 FET 및 상기 적어도 하나의 추가적으로 다이오드-연결된 FET는 기준 전위와 각각의 제1 또는 제2 FET 회로 사이에 직렬로 결합되어 있는 듀얼 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>16. 게이트를 갖는 전력 FET용 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 결합되도록 구성된 로우-드롭아웃 회로 구성에 있어서, 상기 로우-드롭아웃 회로 구성은: (a)제1 전압 소스와 상기 드라이버 회로 사이에 결합되도록 구성된 제1 FET 회로를 포함하는 제1 풀-드라이브 로우-드롭아웃 회로-상기 제1 풀-드라이브 로우-드롭아웃 회로는, 상기 드라이버 회로의 상기 전압 입력 노드에 선택적으로 제1 전압을 인가하도록 구성됨-; (b) 제2 전압 소스와 상기 드라이버 회로 사이에 결합되도록 구성된 제2 FET 회로를 포함하는 제2 풀-드라이브 로우-드롭아웃 회로-상기 제2 풀-드라이브 로우-드롭아웃 회로는, 상기 드라이버 회로의 상기 전압 입력 노드에 선택적으로 제2 전압을 인가하도록 구성됨-; (c) 상기 전력 FET를 통한 전류 흐름을 조절하기 위한 제1 감소 드라이브 로우-드롭아웃 회로-상기 제1 감소 드라이브 회로는 제3 전압 소스와 상기 전력 FET의 상기 게이트 사이에 결합되도록 구성된 제3 FET 회로를 포함하며, 상기 제1 감소 드라이브 로우-드롭아웃 회로는 적어도 제3 전압 또는 더 낮은 제4 전압을 선택적으로 상기 전력 FET의 상기 게이트에 인가하도록 구성하여, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제3 전압이 인가될 때 더 높고 상기 더 낮은 제4 전압이 인가될 때 더 낮도록 함- 및 (d) 상기 전력 FET를 통한 전류 흐름을 조절하기 위한 제2 감소 드라이브 로우-드롭아웃 회로-상기 제2 감소 드라이브 회로는 제4 전압 소스와 상기 전력 FET의 게이트 사이에 결합되도록 구성된 제4 FET 회로를 포함하고, 상기 제2 감소 드라이브 로우-드롭아웃 회로는 적어도 제5 전압 또는 더 낮은 제6 전압을 선택적으로 상기 전력 FET의 게이트에 인가하도록 구성되어, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제5 전압이 인가될 때 더 높고 상기 제6 전압이 인가될 때 더 낮도록 하는 전력 FET의 로우-드롭아웃 회로.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 동일한 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 상이한 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 제 3 전압 소스는 상기 제 4 전압 소스와 동일한 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 제 3 전압 소스는 상기 제 4 전압 소스와 상이한 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>21. 제15항에 있어서, 상기 더 낮은 제 4 전압 및 상기 더 낮은 제 6 전압은 상기 전력 FET를 통한 과전류의 흐름을 제한하기 위해 인가되는 로우-드롭아웃 회로 구성. </claim></claimInfo><claimInfo><claim>22. 제15항에 있어서, 적어도 하나의 상기 제1 풀-드라이브 로우-드롭아웃 회로 또는 상기 제1 감소-드라이브 로우-드롭아웃 회로 중 상기 제1 FET 회로 또는 상기 제3 FET 회로는 게이트를 갖는 FET를 포함하며, (1) (a) 상기 각각의 제1 전압 소스 또는 제3 전압 소스 및 (b) 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 가지는 풀-업 FET를 더 포함하는 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>23. 제15항에 있어서, 적어도 하나의 상기 제1 풀-드라이브 로우-드롭아웃 회로 또는 상기 제1 감소-드라이브 로우-드롭아웃 회로 중 상기 제1 FET 회로 또는 상기 제3 FET 회로는 게이트를 갖는 FET를 포함하고, (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널 및 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하며, 상기 제어 신호가 활성화될 때 상기 방전 FET가 상기 FET의 상기 게이트를 방전시키는, 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>24. 제15항에 있어서, 적어도 하나의 상기 제1 풀-드라이브 저-드롭아웃 회로 또는 상기 제1 감소-드라이브 저-드롭아웃 회로 중 제1 FET 회로 또는 제3 FET 회로는 게이트를 가지는 FET를 포함하며,(a) (1) 각각의 제1 전압 소스 또는 제3 전압 소스 및 (b) 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀-업 FET; 및(b) (1) 상기 FET의 게이트와 기준 전위 사이에 결합된 전도 채널과 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하되, 상기 제어 신호가 활성화될 때, 상기 방전 FET가 상기 FET의 상기 게이트를 방전시키는, 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>25. 제15항에 있어서, 상기 제1 감소 드라이브 로우-드롭아웃 회로 및 상기 제2 감소 드라이브 로우-드롭아웃 회로는 각각 전압 제어 회로를 포함하며, 각 전압 제어 회로는:(a) 스위치;(b) 제1 다이오드-연결된 FET; 및(c) 적어도 하나의 추가적으로 다이오드-연결된 FET를 포함하며;상기 스위치, 상기 제1 다이오드-연결된 FET 및 상기 적어도 하나의 추가적으로 다이오드-연결된 FET는 기준 전위와 상기 각각의 제1 또는 제2 FET 회로 사이에 직렬로 결합된, 로우-드롭아웃 회로 구성. </claim></claimInfo><claimInfo><claim>26. 게이트를 가지는 전력 FET를 통해 전류 흐름을 제어하기 위한 듀얼 로우-드롭아웃 회로 구성은:(a) 제1 전압 소스와 상기 전력 FET의 상기 게이트 사이에 결합되도록 구성된 제1 FET 회로를 포함하는 제1 로우-드롭아웃 회로-상기 제1 로우-드롭아웃 회로는 제1 전압을 상기 전력 FET의 상기 게이트에 선택적으로 인가하도록 구성됨-;(b) 제2 전압 소스와 상기 전력 FET의 상기 게이트 사이에 결합되도록 구성된 제2 FET 회로를 포함하는 제2 로우-드롭아웃 회로-상기 제2 로우-드롭아웃 회로는 제2 전압을 상기 전력 FET의 상기 게이트에 선택적으로 인가하도록 구성됨-; 및(c) 상기 제1 FET 회로 및/또는 상기 제2 FET 회로에 결합 가능한 공유 감소 게이트-드라이브 회로를 포함하며;상기 공유 감소 게이트-드라이브 회로는 선택적으로 상기 제1 전압을 상기 제3 전압으로 감소시키거나 상기 제2 전압을 상기 제4 전압으로 감소시키도록 구성되어, 상기 온(ON) 상태에서 상기 전원 FET를 통한 전류 흐름이 상기 제1 전압 또는 상기 제2 전압이 인가될 때 더 높고 상기 제3 전압 또는 상기 제4 전압이 인가될 때 더 낮아지도록 구성되는, 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서, 상기 공유 감소 게이트-드라이브 회로는:(a) 상기 스위치에 결합된 가변 전류 소스;(b) 상기 스위치와 기준 전위 사이에 결합된 다이오드; 및(c) 상기 다이오드와 병렬로 결합된 전압 제어 회로를 포함하는 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>28. 제26항에 있어서, 전압 제어 회로는:(a) 스위치;(b) 제1 다이오드-연결된 FET; 및(c) 적어도 하나의 추가적으로 다이오드- 연결된 FET를 포함하되;상기 스위치, 상기 제1 다이오드-연결된 FET 및 상기 적어도 하나의 추가적으로 다이오드-연결된 FET는 결합될 때 기준 전위와 상기 제1 로우-드롭아웃 회로의 FET 회로 또는 상기 제2 로우-드롭아웃 회로의 FET 회로 사이에 직렬로 결합되는, 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>29. 제25항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 동일한 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>30. 제25항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 상이한 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>31. 제25항에 있어서, 상기 더 낮은 제 3전압 및 상기 더 낮은 제 4 전압은 상기 전력 FET를 통한 과전류의 흐름을 제한하기 위해 인가되는 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>32. 제25항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀-업 FET를 더 포함하는 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>33. 제25항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널 및 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하며, 상기 제어 신호가 활성화되면 상기 방전 FET가 상기 FET의 상기 게이트를 방전하는 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>34. 제25항에 있어서, 상기 제 1 FET 회로는 게이트를 갖는 FET를 포함하며,:(a) (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀-업 FET; 및(b) (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널과 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하며, 상기 제어 신호가 활성화될 때, 상기 방전 FET는 상기 FET의 상기 게이트를 방전하는 로우-드롭아웃 회로 구성.</claim></claimInfo><claimInfo><claim>35. 게이트를 갖는 전력 FET를 가지는 전력 컨버터에 있어서, 상기 전력 컨버터는:(a) 상기 전력 FET를 통한 전류 흐름을 조절하기 위한 제1 로우-드롭아웃 회로-상기 제1 로우-드롭아웃 회로는 상기 제1 전압 소스와 상기 전력 FET의 상기 게이트 사이에 결합되도록 구성된 제1 FET 회로를 포함하고, 상기 제1 로우-드롭아웃 회로는 적어도 상기 제1 전압 또는 더 낮은 제2 전압을 선택적으로 상기 전력 FET의 상기 게이트에 인가하도록 구성하여, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제1 전압이 인가될 때 더 높고 상기 더 낮은 제2 전압이 인가될 때 더 낮도록 함-; 및(b) 상기 전력 FET를 통한 전류 흐름을 조절하기 위한 제2 로우-드롭아웃 회로-상기 제2 로우-드롭아웃 회로 회로는 상기 제2 전압 소스와 상기 전력 FET의 상기 게이트 사이에 결합되도록 구성된 제1 FET 회로를 포함하고, 상기 제2 로우-드롭아웃 회로는 적어도 제3 전압 또는 더 낮은 제4 전압을 선택적으로 상기 전력 FET의 상기 게이트에 인가하도록 구성되어, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제3 전압이 인가될 때 더 높고 상기 더 낮은 제4 전압이 인가될 때 더 낮도록 하는, 전력 컨버터.</claim></claimInfo><claimInfo><claim>36. 제34항에 있어서, 상기 전력 컨버터의 변환 비율을 동적으로 재구성하는 동안, 상기 제1 로우-드롭아웃 회로 또는 상기 제2 로우-드롭아웃 회로 중 선택된 하나는 상기 각각의 더 낮은 제2 전압 또는 더 낮은 제4 전압을 상기 전력 FET의 상기 게이트에 인가하는, 전력 컨버터.</claim></claimInfo><claimInfo><claim>37. 제34항에 있어서, 상기 제1 및 제2 로우-드롭아웃 회로는 잠재적 손상 이벤트 발생 시 상기 전력 FET를 통한 전류 흐름을 제한하도록 구성되는, 전력 컨버터.</claim></claimInfo><claimInfo><claim>38. 제36항에 있어서, 상기 잠재적 손상 이벤트는 상기 전력 변환기의 변환 비율의 동적 재구성으로 인해 발생하는 전력 컨버터.</claim></claimInfo><claimInfo><claim>39. 제36항에 있어서, 상기 잠재적 손상 이벤트는 상기 전력 컨버터의 기동(startup)으로 인해 발생하는 전력 컨버터.</claim></claimInfo><claimInfo><claim>40. 제36항에 있어서, 상기 잠재적 손상 이벤트는 상기 전력 컨버터 내의 둘 이상의 커패시터 간의 전하 재균형으로 인해 발생하는, 전력 컨버터.</claim></claimInfo><claimInfo><claim>41. 제36항에 있어서, 상기 제1 전압 소스는 상기 제2 전압 소스와 동일한 전력 컨버터.</claim></claimInfo><claimInfo><claim>42. 제36항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 상이한 전력 컨버터.</claim></claimInfo><claimInfo><claim>43. 제36항에 있어서, 상기 더 낮은 제 2 전압 및 상기 더 낮은 제 4 전압은 상기 전력 FET를 통한 과전류의 흐름을 제한하기 위해 인가되는 전력 컨버터.</claim></claimInfo><claimInfo><claim>44. 제36항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며, (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀-업 FET를 더 포함하는 전력 컨버터.</claim></claimInfo><claimInfo><claim>45. 제36항에 있어서, 상기 제1 FET 회로는 게이트를 가지는 FET를 포함하며, (1) 상기 FET의 게이트와 기준 전위 사이에 결합된 전도 채널 및 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하고, 상기 제어 신호가 활성화될 때 상기 방전 FET가 상기 FET의 상기 게이트를 방전시키는 전력 컨버터.</claim></claimInfo><claimInfo><claim>46. 제36항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며:(a) (1) 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합된 전도 채널 및 (2) 상기 FET의 상기 게이트에 결합된 게이트를 갖는 풀-업 FET; 및(b) (1) 상기 FET의 상기 게이트와 기준 전위 사이에 결합된 전도 채널과 (2) 제어 신호에 결합된 게이트를 갖는 방전 FET를 더 포함하되, 상기 제어 신호가 활성화될 때, 상기 방전 FET는 상기 FET의 상기 게이트를 방전시키는 전력 컨버터.</claim></claimInfo><claimInfo><claim>47. 제36항에 있어서, 상기 제1 로우-드롭아웃 회로 및 상기 제2 로우-드롭아웃 회로는 각각 전압 제어 회로를 포함하며, 상기 각 전압 제어 회로는:(a) 스위치;(b) 제1 다이오드-연결된 FET; 및(c) 적어도 하나의 추가적으로 다이오드-연결된 FET를 더 포함하되;상기 스위치, 상기 제1 다이오드- 연결된 FET 및 상기 적어도 하나의 추가적으로 다이오드- 연결된 FET는 기준 전위와 상기 각각의 제1 또는 제2 FET 회로 사이에 직렬로 결합된 전력 컨버터.</claim></claimInfo><claimInfo><claim>48. 대상 회로의 전압 입력 노드에 전력을 공급하는 방법은:(a) 제1 전압 소스와 상기 대상 회로의 전압 입력 노드 사이에 제1 로우-드롭아웃 회로를 결합하는 단계-상기 제1 로우-드롭아웃 회로는 제1 전압을 상기 대상 회로의 전압 입력 노드에 선택적으로 인가하도록 구성되는 제1 FET 회로를 포함함-; 및(b) 제2 전압 소스와 상기 대상 회로의 전압 입력 노드 사이에 제2 로우-드롭아웃 회로를 결합하는 단계-상기 제2 로우-드롭아웃 회로는 제2 전압을 상기 대상 회로의 전압 입력 노드에 선택적으로 인가하도록 구성된 제2 FET 회로를 포함함-하는 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>49. 제47항에 있어서, 상기 제1 전압 소스는 상기 제2 전압 소스와 동일한, 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>50. 제47항에 있어서, 제 1 전압 소스는 제 2 전압 소스와 상이한, 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>51. 제47항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며:(a) 풀-업 FET의 전도 채널을 상기 제1 전압 소스와 상기 FET의 상기 게이트 사이에 결합하는 단계; 및(b) 상기 풀-업 FET의 게이트를 상기 FET의 상기 게이트에 결합하는 단계를 더 포함하는, 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>52. 제47항에 있어서, 상기 제1 FET 회로는 게이트를 갖는 FET를 포함하며:(a) 상기 FET의 상기 게이트와 기준 전위 사이에 방전 FET의 전도 채널을 결합하는 단계;(b) 상기 방전 FET의 상기 게이트를 제어 신호에 결합하는 단계; 및(c) 상기 제어 신호를 선택적으로 활성화하여 상기 방전 FET가 상기 FET의 상기 게이트를 방전하도록 하는 단계를 더 포함하는, 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>53. 제47항에 있어서, 상기 제1 및 제2 로우-드롭아웃 회로는 풀-드라이브 로우-드롭아웃 회로인, 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>54. 제47항에 있어서, 상기 제 1 및 제 2 로우-드롭아웃 회로는 감소-드라이브 로우-드롭아웃 회로인, 대상 회로의 전압 입력 노드에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>55. 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법은:(a) 제1 전압 소스와 상기 드라이브 회로의 전압 입력 노드 사이에 제1 로우-드롭아웃 회로를 결합하는 단계-상기 제1 로우-드롭아웃 회로는 제1 전압을 상기 드라이브 회로의 전압 입력 노드에 선택적으로 인가하도록 구성된 제1 FET 회로를 포함함-;(b) 제2 전압 소스와 상기 드라이브 회로의 전압 입력 노드 사이에 제2 로우-드롭아웃 회로를 결합하는 단계-상기 제2 로우-드롭아웃 회로는 제2 전압을 상기 드라이브 회로의 전압 입력 노드에 선택적으로 인가하도록 구성된 제2 FET 회로를 포함함-;(c) 제3 전압 소스와 상기 전력 FET의 게이트 사이에 제1 감소 드라이브 로우-드롭아웃 회로를 결합하는 단계-상기 제1 감소-드라이브 회로는 적어도 제3 전압 또는 더 낮은 제4 전압을 선택적으로 상기 전력 FET의 상기 게이트에 인가하도록 구성된 제3 FET 회로를 포함하여 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제 3 전압이 인가될 때 더 높고, 상기 제 4 전압이 인가될 때 더 낮도록 함-; 및(d) 제4 전압 소스와 상기 전력 FET의 상기 게이트 사이에 제2 감소-드라이브 로우-드롭아웃 회로를 결합하는 단계-상기 제2 감소-드라이브 회로는 적어도 제5 전압 또는 더 낮은 제6 전압을 선택적으로 상기 전력 FET의 게이트에 인가하도록 구성된 제4 FET 회로를 포함하여, 온(ON) 상태에서 상기 전력 FET를 통한 전류 흐름이 상기 제5 전압이 인가될 때 더 높고 상기 더 낮은 제6 전압이 인가될 때 더 낮도록 하는 단계를 포함하는, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>56. 제54항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 동일한, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>57. 제54항에 있어서, 상기 제 1 전압 소스는 상기 제 2 전압 소스와 상이한, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>58. 제54항에 있어서, 상기 제3 전압 소스는 상기 제4 전압 소스와 동일한, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>59. 제54항에 있어서, 상기 제 3 전압 소스는 상기 제 4 전압 소스와 상이한, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>60. 제54항에 있어서, 상기 전력 FET를 통한 과전류의 흐름을 제한하기 위해 상기 더 낮은 제 4 전압 또는 상기 더 낮은 제 6 전압 중 하나를 선택적으로 인가하는 단계를 더 포함하는, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>61. 제54항에 있어서, 적어도 하나의 제1 풀-드라이브 로우-드롭아웃 회로 또는 상기 제1 감소-드라이브 로우-드롭아웃 회로 중 제1 FET 회로 또는 제3 FET 회로는 게이트를 갖는 FET를 포함하며:(a) 상기 FET의 상기 게이트와 상기 제1 전압 소스 또는 상기 제3 전압 소스 중 각각의 하나 사이에 풀-업 FE의 전도 채널을 결합하는 단계; 및(b) 상기 풀-업 FET의 게이트를 상기 FET의 상기 게이트에 결합하는 단계를 포함하는, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>62. 제54항에 있어서, 적어도 하나의 제1 풀-드라이브 로우-드롭아웃 회로 또는 제1 감소-드라이브 로우-드롭아웃 회로 중 상기 제1 FET 회로 또는 상기 제3 FET 회로는 게이트를 갖는 FET를 포함하며:(a) 상기 FET의 상기 게이트와 기준 전위 사이에 방전 FET의 전도 채널을 결합하는 단계;(b) 상기 방전 FET의 상기 게이트를 제어 신호에 결합하는 단계; 및(c) 상기 제어 신호를 선택적으로 활성화하여 상기 방전 FET가 상기 FET의 상기 게이트를 방전시하도록 하는 단계를 포함하는, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo><claimInfo><claim>63. 제54항에 있어서, 상기 제1 감소-드라이브 로우-드롭아웃 회로 및 상기 제2 감소-드라이브 로우-드롭아웃 회로는 각각 전압 제어 회로를 포함하며, 상기 전압 제어 회로는:(a) 스위치;(b) 제1 다이오드-연결된 FET; 및(c) 적어도 하나의 추가적으로 다이오드-연결된 FET를 포함하되;상기 스위치, 상기 제1 다이오드- 연결된 FET 및 상기 적어도 하나의 추가적으로 다이오드-연결된 FET는 기준 전위와 상기 각각의 제1 또는 제2 FET 회로 사이에 직렬로 결합되는, 게이트를 갖는 전력 FET를 위한 드라이버 회로의 전압 입력 노드 및 상기 전력 FET의 게이트에 전력을 공급하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 교토후 나가오카쿄시 히가시코타리 *초메 **반 *고</address><code>519980960646</code><country>일본</country><engName>Murata Manufacturing Co., Ltd.</engName><name>가부시키가이샤 무라타 세이사쿠쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***** 샌디에고...</address><code> </code><country>영국</country><engName>ROUTLEDGE, Antony Christopher</engName><name>루틀리지, 안토니 크리스토퍼</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 샌디에고...</address><code> </code><country>영국</country><engName>VANGARA, Satish Kumar</engName><name>반가라, 사티시 쿠마르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구  올림픽로  *** ,*층 (신천동, 대한제당)</address><code>920131000018</code><country>대한민국</country><engName>Envision Patent &amp; Law Firm</engName><name>인비전특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.10.05</priorityApplicationDate><priorityApplicationNumber>17/960,712</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.02</receiptDate><receiptNumber>1-1-2025-0500629-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Request for Amendment</documentEngName><documentName>보정요구서</documentName><receiptDate>2025.05.08</receiptDate><receiptNumber>1-5-2025-0076235-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0530175-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-5-2025-0078949-13</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257014772.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f16c9b1f1d4d1921a18237a19ac683924d7edfee517a1e65abef17f928cb05aae351ce9d4b1f53f8012480c11f80100442c466200087284f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdd5cba34d1019e9bd62dcbe1e90268e4937f9b5ab135e666095a29d16c14978bd36f617e76a89b3413bb93337a87da5d3ba2d1f2b21fd1f2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>