+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rcb_spi_inst                                                                              ; 37    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FAN2_inst                                                                                 ; 11    ; 10             ; 9            ; 10             ; 17     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FAN1_inst                                                                                 ; 11    ; 10             ; 9            ; 10             ; 17     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART|uart_tx_i|tx_clk_divider_i                                 ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART|uart_tx_i                                                  ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART|uart_rx_i|rx_clk_divider_i                                 ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART|uart_rx_i                                                  ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART|\use_debouncer_g:debouncer_i                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART|os_clk_divider_i                                           ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TEENSY_TX_UART                                                            ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|two_comparison       ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|FIFOram              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo                      ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated                             ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst2                                                             ; 12    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|two_comparison       ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|FIFOram              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo                      ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated                             ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst1                                                             ; 12    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|two_comparison       ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|FIFOram              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo                      ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated                             ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_FIFO_inst0                                                             ; 12    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|TX_Master_inst                                                            ; 60    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_Slave2                                                                 ; 15    ; 17             ; 0            ; 17             ; 12     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_Slave1                                                                 ; 15    ; 17             ; 0            ; 17             ; 12     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_Slave0                                                                 ; 15    ; 17             ; 0            ; 17             ; 12     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2|uart_tx_i|tx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2|uart_tx_i                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2|uart_rx_i|rx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2|uart_rx_i                                                        ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2|\use_debouncer_g:debouncer_i                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2|os_clk_divider_i                                                 ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART2                                                                  ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1|uart_tx_i|tx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1|uart_tx_i                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1|uart_rx_i|rx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1|uart_rx_i                                                        ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1|\use_debouncer_g:debouncer_i                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1|os_clk_divider_i                                                 ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART1                                                                  ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0|uart_tx_i|tx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0|uart_tx_i                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0|uart_rx_i|rx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0|uart_rx_i                                                        ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0|\use_debouncer_g:debouncer_i                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0|os_clk_divider_i                                                 ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst|RX_UART0                                                                  ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; R_UART_TOP_inst                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART|uart_tx_i|tx_clk_divider_i                                 ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART|uart_tx_i                                                  ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART|uart_rx_i|rx_clk_divider_i                                 ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART|uart_rx_i                                                  ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART|\use_debouncer_g:debouncer_i                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART|os_clk_divider_i                                           ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TEENSY_TX_UART                                                            ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|two_comparison       ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo|FIFOram              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated|dpfifo                      ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2|scfifo_component|auto_generated                             ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst2                                                             ; 12    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|two_comparison       ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo|FIFOram              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated|dpfifo                      ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1|scfifo_component|auto_generated                             ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst1                                                             ; 12    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|two_comparison       ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo|FIFOram              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated|dpfifo                      ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0|scfifo_component|auto_generated                             ; 12    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_FIFO_inst0                                                             ; 12    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|TX_Master_inst                                                            ; 60    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_Slave2                                                                 ; 15    ; 17             ; 0            ; 17             ; 12     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_Slave1                                                                 ; 15    ; 17             ; 0            ; 17             ; 12     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_Slave0                                                                 ; 15    ; 17             ; 0            ; 17             ; 12     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2|uart_tx_i|tx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2|uart_tx_i                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2|uart_rx_i|rx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2|uart_rx_i                                                        ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2|\use_debouncer_g:debouncer_i                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2|os_clk_divider_i                                                 ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART2                                                                  ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1|uart_tx_i|tx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1|uart_tx_i                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1|uart_rx_i|rx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1|uart_rx_i                                                        ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1|\use_debouncer_g:debouncer_i                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1|os_clk_divider_i                                                 ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART1                                                                  ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0|uart_tx_i|tx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0|uart_tx_i                                                        ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0|uart_rx_i|rx_clk_divider_i                                       ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0|uart_rx_i                                                        ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0|\use_debouncer_g:debouncer_i                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0|os_clk_divider_i                                                 ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst|RX_UART0                                                                  ; 12    ; 12             ; 0            ; 12             ; 13     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; L_UART_TOP_inst                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_rcb_registers                                                                           ; 392   ; 132            ; 145          ; 132            ; 225    ; 132             ; 132           ; 132             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART_PLL_inst|altpll_component|auto_generated                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART_PLL_inst                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i2c_top_inst|i2c_inst                                                                     ; 19    ; 8              ; 0            ; 8              ; 10     ; 8               ; 8             ; 8               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i2c_top_inst                                                                              ; 2     ; 1              ; 0            ; 1              ; 128    ; 1               ; 1             ; 1               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
