./cacheSim trace_mix.txt --mem-cyc 10 --bsize 4 --wr-alloc 0 --l1-size 5 --l1-assoc 0 --l1-cyc 1 --l2-size 6 --l2-assoc 0 --l2-cyc 2