Report.sources['./../../../SynthWorks/Dev/_osvvm/OsvvmLibraries/AXI4/common/src/Axi4LiteInterfacePkg.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Axi4LiteInterfacePkg.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;Axi4LiteInterfacePkg\n--&nbsp;&nbsp;Revision:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Defines&nbsp;types,&nbsp;constants,&nbsp;and&nbsp;subprograms&nbsp;to&nbsp;support&nbsp;the&nbsp;Axi4Lite&nbsp;interface&nbsp;to&nbsp;DUT\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;These&nbsp;are&nbsp;currently&nbsp;only&nbsp;intended&nbsp;for&nbsp;testbench&nbsp;models.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;When&nbsp;VHDL-2018&nbsp;intefaces&nbsp;gain&nbsp;popular&nbsp;support,&nbsp;these&nbsp;will&nbsp;be&nbsp;changed&nbsp;to&nbsp;support&nbsp;them.&nbsp;\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;03/2022&nbsp;&nbsp;&nbsp;2022.03&nbsp;&nbsp;&nbsp;&nbsp;Factored&nbsp;out&nbsp;of&nbsp;Axi4InterfaceCommonPkg\n--&nbsp;&nbsp;&nbsp;&nbsp;01/2020&nbsp;&nbsp;&nbsp;2020.01&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;license&nbsp;notice\n--&nbsp;&nbsp;&nbsp;&nbsp;09/2017&nbsp;&nbsp;&nbsp;2017&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Initial&nbsp;revision\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2017&nbsp;-&nbsp;2022&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.&nbsp;&nbsp;\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;\n&nbsp;\nlibrary&nbsp;ieee&nbsp;;&nbsp;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std_unsigned.all&nbsp;;\n&nbsp;&nbsp;\nuse&nbsp;work.Axi4InterfaceCommonPkg.all&nbsp;;\n&nbsp;\npackage&nbsp;Axi4LiteInterfacePkg&nbsp;is&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;type&nbsp;Axi4LiteWriteAddressRecType&nbsp;is&nbsp;record\n&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Addr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Prot&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4ProtType&nbsp;;\n&nbsp;&nbsp;end&nbsp;record&nbsp;Axi4LiteWriteAddressRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteWriteAddressRec&nbsp;(AW&nbsp;:&nbsp;Axi4LiteWriteAddressRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteWriteAddressRecType&nbsp;;\n&nbsp;&nbsp;\n--\n--!TODO&nbsp;Add&nbsp;VHDL-2018&nbsp;mode&nbsp;declarations&nbsp;here\n--&nbsp;Comment&nbsp;out&nbsp;for&nbsp;now,&nbsp;also&nbsp;include&nbsp;`ifdef&nbsp;for&nbsp;language&nbsp;revision\n--\n&nbsp;&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;type&nbsp;Axi4LiteWriteDataRecType&nbsp;is&nbsp;record\n&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Strb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;end&nbsp;record&nbsp;Axi4LiteWriteDataRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteWriteDataRec&nbsp;(WD&nbsp;:&nbsp;Axi4LiteWriteDataRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteWriteDataRecType&nbsp;;\n&nbsp;\n--&nbsp;Add&nbsp;VHDL-2018&nbsp;modes&nbsp;here\n&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Response&nbsp;Channel\n&nbsp;&nbsp;type&nbsp;Axi4LiteWriteResponseRecType&nbsp;is&nbsp;record\n&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Resp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4RespType&nbsp;;&nbsp;\n&nbsp;&nbsp;end&nbsp;record&nbsp;Axi4LiteWriteResponseRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteWriteResponseRec(InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;)&nbsp;return&nbsp;Axi4LiteWriteResponseRecType&nbsp;;\n&nbsp;&nbsp;\n--&nbsp;Add&nbsp;VHDL-2018&nbsp;modes&nbsp;here\n&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;type&nbsp;Axi4LiteReadAddressRecType&nbsp;is&nbsp;record\n&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Addr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Prot&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4ProtType&nbsp;;&nbsp;\n&nbsp;&nbsp;end&nbsp;record&nbsp;Axi4LiteReadAddressRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteReadAddressRec&nbsp;(AR&nbsp;:&nbsp;Axi4LiteReadAddressRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteReadAddressRecType&nbsp;;\n&nbsp;\n--&nbsp;Add&nbsp;VHDL-2018&nbsp;modes&nbsp;here\n&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;type&nbsp;Axi4LiteReadDataRecType&nbsp;is&nbsp;record\n&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Data&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Resp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4RespType&nbsp;;\n&nbsp;&nbsp;end&nbsp;record&nbsp;Axi4LiteReadDataRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteReadDataRec&nbsp;(RD&nbsp;:&nbsp;Axi4LiteReadDataRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteReadDataRecType&nbsp;;\n&nbsp;&nbsp;\n--&nbsp;Add&nbsp;VHDL-2018&nbsp;modes&nbsp;here\n&nbsp;&nbsp;\n&nbsp;&nbsp;type&nbsp;Axi4LiteRecType&nbsp;is&nbsp;record\n&nbsp;&nbsp;&nbsp;&nbsp;WriteAddress&nbsp;&nbsp;&nbsp;:&nbsp;Axi4LiteWriteAddressRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;WriteData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4LiteWriteDataRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;WriteResponse&nbsp;&nbsp;:&nbsp;Axi4LiteWriteResponseRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;ReadAddress&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4LiteReadAddressRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;ReadData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Axi4LiteReadDataRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;end&nbsp;record&nbsp;Axi4LiteRecType&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;&nbsp;InitAxi4LiteRec&nbsp;(AxiBusRec&nbsp;:&nbsp;Axi4LiteRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;)&nbsp;return&nbsp;Axi4LiteRecType&nbsp;;\n&nbsp;&nbsp;procedure&nbsp;InitAxi4LiteRec&nbsp;(signal&nbsp;AxiBusRec&nbsp;:&nbsp;inout&nbsp;Axi4LiteRecType&nbsp;)&nbsp;;\n&nbsp;&nbsp;\nend&nbsp;package&nbsp;Axi4LiteInterfacePkg&nbsp;;\npackage&nbsp;body&nbsp;Axi4LiteInterfacePkg&nbsp;is&nbsp;\n&nbsp;\n--&nbsp;add&nbsp;function&nbsp;bodies&nbsp;here\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteWriteAddressRec&nbsp;(AW&nbsp;:&nbsp;Axi4LiteWriteAddressRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteWriteAddressRecType&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;=&gt;&nbsp;InitVal,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;=&gt;&nbsp;InitVal,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Addr&nbsp;&nbsp;=&gt;&nbsp;(AW.Addr&apos;range&nbsp;&nbsp;=&gt;&nbsp;InitVal),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Prot&nbsp;&nbsp;=&gt;&nbsp;(others&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitVal)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;function&nbsp;InitAxi4LiteWriteAddressRec&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteWriteDataRec&nbsp;(WD&nbsp;:&nbsp;Axi4LiteWriteDataRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteWriteDataRecType&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;=&gt;&nbsp;InitVal,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;=&gt;&nbsp;InitVal,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Data&nbsp;&nbsp;&nbsp;=&gt;&nbsp;(WD.Data&apos;range&nbsp;&nbsp;=&gt;&nbsp;InitVal),&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Strb&nbsp;&nbsp;&nbsp;=&gt;&nbsp;(WD.Strb&apos;range&nbsp;&nbsp;=&gt;&nbsp;InitVal)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;function&nbsp;InitAxi4LiteWriteDataRec&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteWriteResponseRec(InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;)&nbsp;return&nbsp;Axi4LiteWriteResponseRecType&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;=&gt;&nbsp;InitVal,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;=&gt;&nbsp;InitVal,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Resp&nbsp;&nbsp;&nbsp;=&gt;&nbsp;(others&nbsp;=&gt;&nbsp;InitVal)&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;function&nbsp;InitAxi4LiteWriteResponseRec&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteReadAddressRec&nbsp;(AR&nbsp;:&nbsp;Axi4LiteReadAddressRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteReadAddressRecType&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;=&gt;&nbsp;InitVal,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;=&gt;&nbsp;InitVal,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Addr&nbsp;&nbsp;=&gt;&nbsp;(AR.Addr&apos;range&nbsp;&nbsp;=&gt;&nbsp;InitVal),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Prot&nbsp;&nbsp;=&gt;&nbsp;(others&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitVal)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;function&nbsp;InitAxi4LiteReadAddressRec&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteReadDataRec&nbsp;(RD&nbsp;:&nbsp;Axi4LiteReadDataRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;&nbsp;)&nbsp;return&nbsp;Axi4LiteReadDataRecType&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Valid&nbsp;&nbsp;=&gt;&nbsp;InitVal,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Ready&nbsp;&nbsp;=&gt;&nbsp;InitVal,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Data&nbsp;&nbsp;&nbsp;=&gt;&nbsp;(RD.Data&apos;range&nbsp;&nbsp;=&gt;&nbsp;InitVal),&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Resp&nbsp;&nbsp;&nbsp;=&gt;&nbsp;(others&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitVal)&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;function&nbsp;InitAxi4LiteReadDataRec&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;function&nbsp;InitAxi4LiteRec&nbsp;(AxiBusRec&nbsp;:&nbsp;Axi4LiteRecType;&nbsp;InitVal&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;Z&apos;)&nbsp;return&nbsp;Axi4LiteRecType&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;WriteAddress&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitAxi4LiteWriteAddressRec(&nbsp;AxiBusRec.WriteAddress,&nbsp;&nbsp;&nbsp;InitVal),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;WriteData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitAxi4LiteWriteDataRec(&nbsp;&nbsp;&nbsp;&nbsp;AxiBusRec.WriteData,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;InitVal),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;WriteResponse&nbsp;&nbsp;=&gt;&nbsp;InitAxi4LiteWriteResponseRec(&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;InitVal),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ReadAddress&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitAxi4LiteReadAddressRec(&nbsp;&nbsp;AxiBusRec.ReadAddress,&nbsp;&nbsp;&nbsp;&nbsp;InitVal),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ReadData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InitAxi4LiteReadDataRec(&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;AxiBusRec.ReadData,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;InitVal)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;function&nbsp;InitAxi4LiteRec&nbsp;;&nbsp;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;procedure&nbsp;InitAxi4LiteRec&nbsp;(signal&nbsp;AxiBusRec&nbsp;:&nbsp;inout&nbsp;Axi4LiteRecType&nbsp;)&nbsp;is\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBusRec&nbsp;&lt;=&nbsp;InitAxi4LiteRec(AxiBusRec,&nbsp;&apos;Z&apos;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;procedure&nbsp;InitAxi4LiteRec&nbsp;;\n&nbsp;\nend&nbsp;package&nbsp;body&nbsp;Axi4LiteInterfacePkg&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;\n&nbsp;\n';
Report.brushes['./../../../SynthWorks/Dev/_osvvm/OsvvmLibraries/AXI4/common/src/Axi4LiteInterfacePkg.vhd'] = 'vhdl'
