# 2324第一学期期中
<!-- AI识别了一下，便于后面写答案 -->
## 第一部分：计算题（30分）  

### 1. IEEE754单精度浮点数转换（8分）  
- IEEE754编码表示的单精度浮点数为`(BF400000)H`，其对应的十进制数为多少？  
- 将`-20.125`表示成IEEE754标准单精度浮点数（表示为8位十六进制数）。  

### 2. 浮点数表示范围计算（8分）  
字长为32位的浮点数，阶码8位（含1位阶符）用补码表示，尾数24位（含1位数符）用规格化补码表示。求其所能表示的最大正数和最大负数分别是多少？  

### 3. 加减交替法除法计算（8分）  
设`X=-0.1011B`，`Y=0.1101B`。用加减交替法计算`X÷Y`，结果保留4位小数，写出商及余数的真值。  

### 4. 浮点数加减法运算（8分）  
有两个十进制数：`x=-0.875×2¹`，`y=0.625×2²`。设阶码2位（含阶符），数符1位，尾数4位，按浮点数加减法计算`z=x-y`，求其二进制浮点规格化结果。  


## 第二部分：存储器系统（25分）  
某8位计算机存储器按字节寻址，地址空间共128KB。地址空间分配如下：  
- 0~16K：系统区，由`8K×4`的ROM组成；  
- 最后64K：用户区，由`16K×4`的RAM芯片组成。  

### 1. 芯片数量计算（4分）  
计算系统区和用户区分别需要多少片对应芯片？  

### 2. 地址空间分布图绘制（8分）  
画出该计算机存储器的地址空间分布图（需标注各区域起始/结束地址、存储类型及容量）。  

### 3. CPU与存储器连线设计（13分）  
画出CPU与存储器系统的连线图，并注明相关控制信号（如读/写控制、片选信号、地址线、数据线等）。  

## 第三题：主存与Cache映射（12分）  
某计算机主存地址为32位（按字节编址），Cache有128行，采用4路组相联映射方式，Cache行内地址有6位。  

### 1. 主存块Tag位数（3分）  
主存块的地址标记（Tag，即主存组号）有几位？  

### 2. Cache容量计算（4分）  
Cache的总容量有多大？  

### 3. 主存地址映射行号（5分）  
主存地址为`09A4E3C0H`的单元被装入Cache时，其行号可能为多少？  


## 第四题：指令格式与寻址方式分析（7分）  
指令格式结构如下（其中`X`表示寻址特征位）：  
![alt text](images/2324.png)
分析该指令格式及寻址方式的特点。  


## 第五题：指令字长计算（8分）  
某计算机按字节编址，指令字长固定且只有两种指令格式：  
- 三地址指令29条；  
- 二地址指令107条；  
每个地址字段为6位。  
求指令字长至少是多少位？请简要解释原因并给出计算过程。  


## 第六题：简答题（18分）  
1. 如何通过`[x]补`求`[-x]补`？  
2. 两个同符号的数相加，结果出现溢出的原因是什么？  
3. 采用先行进位方式的主要优点是什么？  
4. 两个浮点数相加时，比较阶码大小并完成对阶，应采用什么原则？  
5. 计算机系统中采用虚拟存储系统的目的是什么？  
6. 双译码结构的地址译码器相比单译码结构有何优点？