module PC(
    input clk,               // Clock
    input reset,             // Reset síncrono
    input [31:0] PC_in,      // Próximo endereço do PC
    output reg [31:0] PC_out // Endereço atual do PC
);

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            PC_out <= 32'b0; // Inicializa o PC com zero no reset
        end else begin
            PC_out <= PC_in; // Atualiza o PC com o próximo endereço
        end
    end

endmodule