----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 3.112 

Tcl Command:
    report_timing -stdout -setup -show_routing -multi_corner -file /home/jmeijers/Documents/Practice/mandelbrot/timingout -panel_name {Setup: CLK} -from_clock [get_clocks { CLK }] -to_clock [get_clocks { CLK }] -npaths 10 -detail path_only

Options:
    -from_clock [get_clocks { CLK }] 
    -to_clock [get_clocks { CLK }] 
    -setup 
    -npaths 10 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: CLK} 
    -file {/home/jmeijers/Documents/Practice/mandelbrot/timingout} 
    -stdout 
    -multi_corner 

Delay Model:
    Slow 1200mV 85C Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                 ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.112 ; functionUnit:mainunit|datapath:d1|Xr[2] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 16.845     ;
; 3.127 ; functionUnit:mainunit|datapath:d1|Xr[3] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 16.809     ;
; 3.151 ; functionUnit:mainunit|datapath:d1|Xr[4] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.079     ; 16.788     ;
; 3.161 ; functionUnit:mainunit|datapath:d1|Xr[2] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 16.796     ;
; 3.172 ; functionUnit:mainunit|datapath:d1|Xr[2] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 16.785     ;
; 3.176 ; functionUnit:mainunit|datapath:d1|Xr[3] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 16.760     ;
; 3.177 ; functionUnit:mainunit|datapath:d1|Xr[2] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 16.780     ;
; 3.187 ; functionUnit:mainunit|datapath:d1|Xr[3] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 16.749     ;
; 3.189 ; functionUnit:mainunit|datapath:d1|Xr[2] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 16.768     ;
; 3.192 ; functionUnit:mainunit|datapath:d1|Xr[3] ; functionUnit:mainunit|datapath:d1|Xr[18] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 16.744     ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is 3.112 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[2]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.890                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.112                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.061 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.845 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.045       ; 100        ; 3.045  ; 3.045 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 31    ; 7.480       ; 44         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 9.136       ; 54         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                 ;
; 3.045    ; 3.045    ;    ;      ;        ;                                   ; clock path                                                       ;
;   3.045  ;   3.045  ; R  ;      ;        ;                                   ; clock network delay                                              ;
; 19.890   ; 16.845   ;    ;      ;        ;                                   ; data path                                                        ;
;   3.277  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y53_N9                     ; functionUnit:mainunit|datapath:d1|Xr[2]                          ;
;   3.277  ;   0.000  ; FF ; CELL ; 48     ; FF_X61_Y53_N9                     ; mainunit|d1|Xr[2]|q                                              ;
;   3.406  ;   0.129  ;    ; RE   ; 3      ; FF_X61_Y53_N9                     ; CUDA_FF                                                          ;
;   3.525  ;   0.119  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y53_N0_I9           ; LE_BUFFER                                                        ;
;   3.826  ;   0.301  ;    ; RE   ; 7      ; C4_X60_Y49_N0_I15                 ; V_SEG4                                                           ;
;   4.297  ;   0.471  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X60_Y50_N0_I4  ; LAB_LINE                                                         ;
;   4.297  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|datac                  ;
;   4.578  ;   0.281  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                ;
;   4.611  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                  ;
;   4.834  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                       ;
;   4.833  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac            ;
;   5.113  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout          ;
;   5.155  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                  ;
;   5.237  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                        ;
;   5.546  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                         ;
;   5.546  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                  ;
;   5.671  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                ;
;   5.704  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                  ;
;   5.919  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                       ;
;   5.919  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad            ;
;   6.044  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout          ;
;   6.088  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                  ;
;   6.187  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                        ;
;   6.452  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                           ;
;   6.851  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                         ;
;   6.850  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac            ;
;   7.111  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout          ;
;   7.162  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                  ;
;   7.258  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                        ;
;   7.478  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                           ;
;   7.817  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                           ;
;   8.117  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                           ;
;   8.428  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                         ;
;   8.428  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa    ;
;   8.894  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout     ;
;   8.894  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                  ;
;   8.894  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin      ;
;   9.406  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout  ;
;   9.422  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                  ;
;   9.533  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                        ;
;   9.903  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                           ;
;   10.390 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                         ;
;   10.390 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab   ;
;   10.899 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout    ;
;   10.899 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                  ;
;   10.899 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin     ;
;   10.965 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout    ;
;   10.965 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                  ;
;   10.965 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin     ;
;   11.399 ;   0.434  ; FF ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|combout ;
;   11.415 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                  ;
;   11.497 ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I1           ; LE_BUFFER                                                        ;
;   11.730 ;   0.233  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I0                  ; V_SEG4                                                           ;
;   12.150 ;   0.420  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I9  ; LAB_LINE                                                         ;
;   12.150 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|datab              ;
;   12.659 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cout               ;
;   12.659 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   12.659 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cin                ;
;   13.195 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|combout            ;
;   13.218 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   13.292 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I2           ; LE_BUFFER                                                        ;
;   13.577 ;   0.285  ;    ; RE   ; 1      ; C4_X56_Y52_N0_I0                  ; V_SEG4                                                           ;
;   13.799 ;   0.222  ;    ; RE   ; 1      ; R4_X53_Y52_N0_I25                 ; H_SEG4                                                           ;
;   14.102 ;   0.303  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I8                  ; H_SEG4                                                           ;
;   14.485 ;   0.383  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I22 ; LAB_LINE                                                         ;
;   14.484 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|dataa              ;
;   14.950 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|cout               ;
;   14.950 ;   0.000  ;    ; RE   ; 3      ; LCCOMB_X60_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   14.950 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cin                ;
;   15.016 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout               ;
;   15.016 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   15.016 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                ;
;   15.082 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout               ;
;   15.082 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                  ;
;   15.082 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                ;
;   15.148 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout               ;
;   15.148 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                  ;
;   15.148 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                ;
;   15.214 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout               ;
;   15.214 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   15.214 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                ;
;   15.726 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout            ;
;   15.740 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   15.816 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                        ;
;   16.043 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                           ;
;   16.455 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                         ;
;   16.455 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                        ;
;   16.964 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                         ;
;   16.964 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   16.964 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                          ;
;   17.030 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                         ;
;   17.030 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   17.030 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                          ;
;   17.096 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                         ;
;   17.096 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   17.096 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                          ;
;   17.162 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                         ;
;   17.162 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                  ;
;   17.162 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                          ;
;   17.228 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                         ;
;   17.228 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                  ;
;   17.228 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                          ;
;   17.294 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                         ;
;   17.294 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                  ;
;   17.294 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                          ;
;   17.360 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                         ;
;   17.360 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                  ;
;   17.360 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                          ;
;   17.426 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                         ;
;   17.426 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                  ;
;   17.426 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                          ;
;   17.492 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                         ;
;   17.492 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                  ;
;   17.492 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                          ;
;   18.028 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                      ;
;   18.051 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                  ;
;   18.126 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                        ;
;   18.393 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                           ;
;   18.707 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                         ;
;   18.707 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                        ;
;   18.862 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                      ;
;   18.886 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                  ;
;   18.962 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                        ;
;   19.172 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                           ;
;   19.484 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                         ;
;   19.484 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                        ;
;   19.890 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                         ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is 3.127 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[3]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.875                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.127                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.809 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.066       ; 100        ; 3.066  ; 3.066 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 31    ; 7.623       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 8.956       ; 53         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                 ;
; 3.066    ; 3.066    ;    ;      ;        ;                                   ; clock path                                                       ;
;   3.066  ;   3.066  ; R  ;      ;        ;                                   ; clock network delay                                              ;
; 19.875   ; 16.809   ;    ;      ;        ;                                   ; data path                                                        ;
;   3.298  ;   0.232  ;    ; uTco ; 1      ; FF_X58_Y50_N1                     ; functionUnit:mainunit|datapath:d1|Xr[3]                          ;
;   3.298  ;   0.000  ; FF ; CELL ; 47     ; FF_X58_Y50_N1                     ; mainunit|d1|Xr[3]|q                                              ;
;   3.428  ;   0.130  ;    ; RE   ; 3      ; FF_X58_Y50_N1                     ; CUDA_FF                                                          ;
;   3.515  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y50_N0_I0           ; LE_BUFFER                                                        ;
;   3.710  ;   0.195  ;    ; RE   ; 4      ; R4_X59_Y50_N0_I1                  ; H_SEG4                                                           ;
;   4.138  ;   0.428  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X60_Y50_N0_I16 ; LAB_LINE                                                         ;
;   4.139  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|dataa                  ;
;   4.563  ;   0.424  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                ;
;   4.596  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                  ;
;   4.819  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                       ;
;   4.818  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac            ;
;   5.098  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout          ;
;   5.140  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                  ;
;   5.222  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                        ;
;   5.531  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                         ;
;   5.531  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                  ;
;   5.656  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                ;
;   5.689  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                  ;
;   5.904  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                       ;
;   5.904  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad            ;
;   6.029  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout          ;
;   6.073  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                  ;
;   6.172  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                        ;
;   6.437  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                           ;
;   6.836  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                         ;
;   6.835  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac            ;
;   7.096  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout          ;
;   7.147  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                  ;
;   7.243  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                        ;
;   7.463  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                           ;
;   7.802  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                           ;
;   8.102  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                           ;
;   8.413  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                         ;
;   8.413  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa    ;
;   8.879  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout     ;
;   8.879  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                  ;
;   8.879  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin      ;
;   9.391  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout  ;
;   9.407  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                  ;
;   9.518  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                        ;
;   9.888  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                           ;
;   10.375 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                         ;
;   10.375 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab   ;
;   10.884 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout    ;
;   10.884 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                  ;
;   10.884 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin     ;
;   10.950 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout    ;
;   10.950 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                  ;
;   10.950 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin     ;
;   11.384 ;   0.434  ; FF ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|combout ;
;   11.400 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                  ;
;   11.482 ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I1           ; LE_BUFFER                                                        ;
;   11.715 ;   0.233  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I0                  ; V_SEG4                                                           ;
;   12.135 ;   0.420  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I9  ; LAB_LINE                                                         ;
;   12.135 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|datab              ;
;   12.644 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cout               ;
;   12.644 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   12.644 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cin                ;
;   13.180 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|combout            ;
;   13.203 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   13.277 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I2           ; LE_BUFFER                                                        ;
;   13.562 ;   0.285  ;    ; RE   ; 1      ; C4_X56_Y52_N0_I0                  ; V_SEG4                                                           ;
;   13.784 ;   0.222  ;    ; RE   ; 1      ; R4_X53_Y52_N0_I25                 ; H_SEG4                                                           ;
;   14.087 ;   0.303  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I8                  ; H_SEG4                                                           ;
;   14.470 ;   0.383  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I22 ; LAB_LINE                                                         ;
;   14.469 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|dataa              ;
;   14.935 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|cout               ;
;   14.935 ;   0.000  ;    ; RE   ; 3      ; LCCOMB_X60_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   14.935 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cin                ;
;   15.001 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout               ;
;   15.001 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   15.001 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                ;
;   15.067 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout               ;
;   15.067 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                  ;
;   15.067 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                ;
;   15.133 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout               ;
;   15.133 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                  ;
;   15.133 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                ;
;   15.199 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout               ;
;   15.199 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   15.199 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                ;
;   15.711 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout            ;
;   15.725 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   15.801 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                        ;
;   16.028 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                           ;
;   16.440 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                         ;
;   16.440 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                        ;
;   16.949 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                         ;
;   16.949 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   16.949 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                          ;
;   17.015 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                         ;
;   17.015 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   17.015 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                          ;
;   17.081 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                         ;
;   17.081 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   17.081 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                          ;
;   17.147 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                         ;
;   17.147 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                  ;
;   17.147 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                          ;
;   17.213 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                         ;
;   17.213 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                  ;
;   17.213 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                          ;
;   17.279 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                         ;
;   17.279 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                  ;
;   17.279 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                          ;
;   17.345 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                         ;
;   17.345 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                  ;
;   17.345 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                          ;
;   17.411 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                         ;
;   17.411 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                  ;
;   17.411 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                          ;
;   17.477 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                         ;
;   17.477 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                  ;
;   17.477 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                          ;
;   18.013 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                      ;
;   18.036 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                  ;
;   18.111 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                        ;
;   18.378 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                           ;
;   18.692 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                         ;
;   18.692 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                        ;
;   18.847 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                      ;
;   18.871 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                  ;
;   18.947 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                        ;
;   19.157 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                           ;
;   19.469 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                         ;
;   19.469 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                        ;
;   19.875 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                         ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is 3.151 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[4]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.851                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.151                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.079 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.788 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.063       ; 100        ; 3.063  ; 3.063 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 31    ; 7.624       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 8.935       ; 53         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                 ;
; 3.063    ; 3.063    ;    ;      ;        ;                                   ; clock path                                                       ;
;   3.063  ;   3.063  ; R  ;      ;        ;                                   ; clock network delay                                              ;
; 19.851   ; 16.788   ;    ;      ;        ;                                   ; data path                                                        ;
;   3.295  ;   0.232  ;    ; uTco ; 1      ; FF_X62_Y50_N9                     ; functionUnit:mainunit|datapath:d1|Xr[4]                          ;
;   3.295  ;   0.000  ; FF ; CELL ; 42     ; FF_X62_Y50_N9                     ; mainunit|d1|Xr[4]|q                                              ;
;   3.424  ;   0.129  ;    ; RE   ; 3      ; FF_X62_Y50_N9                     ; CUDA_FF                                                          ;
;   3.537  ;   0.113  ;    ; RE   ; 3      ; LE_BUFFER_X62_Y50_N0_I9           ; LE_BUFFER                                                        ;
;   3.741  ;   0.204  ;    ; RE   ; 3      ; R4_X58_Y50_N0_I20                 ; H_SEG4                                                           ;
;   4.114  ;   0.373  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y50_N0_I31 ; LAB_LINE                                                         ;
;   4.114  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|datab                  ;
;   4.539  ;   0.425  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                ;
;   4.572  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                  ;
;   4.795  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                       ;
;   4.794  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac            ;
;   5.074  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout          ;
;   5.116  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                  ;
;   5.198  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                        ;
;   5.507  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                         ;
;   5.507  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                  ;
;   5.632  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                ;
;   5.665  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                  ;
;   5.880  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                       ;
;   5.880  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad            ;
;   6.005  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout          ;
;   6.049  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                  ;
;   6.148  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                        ;
;   6.413  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                           ;
;   6.812  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                         ;
;   6.811  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac            ;
;   7.072  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout          ;
;   7.123  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                  ;
;   7.219  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                        ;
;   7.439  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                           ;
;   7.778  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                           ;
;   8.078  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                           ;
;   8.389  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                         ;
;   8.389  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa    ;
;   8.855  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout     ;
;   8.855  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                  ;
;   8.855  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin      ;
;   9.367  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout  ;
;   9.383  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                  ;
;   9.494  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                        ;
;   9.864  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                           ;
;   10.351 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                         ;
;   10.351 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab   ;
;   10.860 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout    ;
;   10.860 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                  ;
;   10.860 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin     ;
;   10.926 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout    ;
;   10.926 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                  ;
;   10.926 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin     ;
;   11.360 ;   0.434  ; FF ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|combout ;
;   11.376 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                  ;
;   11.458 ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I1           ; LE_BUFFER                                                        ;
;   11.691 ;   0.233  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I0                  ; V_SEG4                                                           ;
;   12.111 ;   0.420  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I9  ; LAB_LINE                                                         ;
;   12.111 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|datab              ;
;   12.620 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cout               ;
;   12.620 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   12.620 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cin                ;
;   13.156 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|combout            ;
;   13.179 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   13.253 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I2           ; LE_BUFFER                                                        ;
;   13.538 ;   0.285  ;    ; RE   ; 1      ; C4_X56_Y52_N0_I0                  ; V_SEG4                                                           ;
;   13.760 ;   0.222  ;    ; RE   ; 1      ; R4_X53_Y52_N0_I25                 ; H_SEG4                                                           ;
;   14.063 ;   0.303  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I8                  ; H_SEG4                                                           ;
;   14.446 ;   0.383  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I22 ; LAB_LINE                                                         ;
;   14.445 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|dataa              ;
;   14.911 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|cout               ;
;   14.911 ;   0.000  ;    ; RE   ; 3      ; LCCOMB_X60_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   14.911 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cin                ;
;   14.977 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout               ;
;   14.977 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   14.977 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                ;
;   15.043 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout               ;
;   15.043 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                  ;
;   15.043 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                ;
;   15.109 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout               ;
;   15.109 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                  ;
;   15.109 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                ;
;   15.175 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout               ;
;   15.175 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   15.175 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                ;
;   15.687 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout            ;
;   15.701 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   15.777 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                        ;
;   16.004 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                           ;
;   16.416 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                         ;
;   16.416 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                        ;
;   16.925 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                         ;
;   16.925 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   16.925 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                          ;
;   16.991 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                         ;
;   16.991 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   16.991 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                          ;
;   17.057 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                         ;
;   17.057 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   17.057 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                          ;
;   17.123 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                         ;
;   17.123 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                  ;
;   17.123 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                          ;
;   17.189 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                         ;
;   17.189 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                  ;
;   17.189 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                          ;
;   17.255 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                         ;
;   17.255 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                  ;
;   17.255 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                          ;
;   17.321 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                         ;
;   17.321 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                  ;
;   17.321 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                          ;
;   17.387 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                         ;
;   17.387 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                  ;
;   17.387 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                          ;
;   17.453 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                         ;
;   17.453 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                  ;
;   17.453 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                          ;
;   17.989 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                      ;
;   18.012 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                  ;
;   18.087 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                        ;
;   18.354 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                           ;
;   18.668 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                         ;
;   18.668 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                        ;
;   18.823 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                      ;
;   18.847 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                  ;
;   18.923 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                        ;
;   19.133 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                           ;
;   19.445 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                         ;
;   19.445 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                        ;
;   19.851 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                         ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is 3.161 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[2]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.841                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.161                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.061 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.796 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.045       ; 100        ; 3.045  ; 3.045 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 31    ; 7.413       ; 44         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 9.154       ; 54         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                 ;
; 3.045    ; 3.045    ;    ;      ;        ;                                   ; clock path                                                       ;
;   3.045  ;   3.045  ; R  ;      ;        ;                                   ; clock network delay                                              ;
; 19.841   ; 16.796   ;    ;      ;        ;                                   ; data path                                                        ;
;   3.277  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y53_N9                     ; functionUnit:mainunit|datapath:d1|Xr[2]                          ;
;   3.277  ;   0.000  ; FF ; CELL ; 48     ; FF_X61_Y53_N9                     ; mainunit|d1|Xr[2]|q                                              ;
;   3.406  ;   0.129  ;    ; RE   ; 3      ; FF_X61_Y53_N9                     ; CUDA_FF                                                          ;
;   3.525  ;   0.119  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y53_N0_I9           ; LE_BUFFER                                                        ;
;   3.826  ;   0.301  ;    ; RE   ; 7      ; C4_X60_Y49_N0_I15                 ; V_SEG4                                                           ;
;   4.297  ;   0.471  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X60_Y50_N0_I4  ; LAB_LINE                                                         ;
;   4.297  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|datac                  ;
;   4.578  ;   0.281  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                ;
;   4.611  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                  ;
;   4.834  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                       ;
;   4.833  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac            ;
;   5.113  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout          ;
;   5.155  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                  ;
;   5.237  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                        ;
;   5.546  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                         ;
;   5.546  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                  ;
;   5.671  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                ;
;   5.704  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                  ;
;   5.919  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                       ;
;   5.919  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad            ;
;   6.044  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout          ;
;   6.088  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                  ;
;   6.187  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                        ;
;   6.452  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                           ;
;   6.851  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                         ;
;   6.850  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac            ;
;   7.111  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout          ;
;   7.162  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                  ;
;   7.258  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                        ;
;   7.478  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                           ;
;   7.817  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                           ;
;   8.117  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                           ;
;   8.428  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                         ;
;   8.428  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa    ;
;   8.894  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout     ;
;   8.894  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                  ;
;   8.894  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin      ;
;   9.406  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout  ;
;   9.422  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                  ;
;   9.533  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                        ;
;   9.903  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                           ;
;   10.390 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                         ;
;   10.390 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab   ;
;   10.899 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout    ;
;   10.899 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                  ;
;   10.899 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin     ;
;   11.435 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|combout ;
;   11.458 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                  ;
;   11.543 ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y50_N0_I30          ; LE_BUFFER                                                        ;
;   11.850 ;   0.307  ;    ; RE   ; 1      ; C4_X56_Y51_N0_I11                 ; V_SEG4                                                           ;
;   12.204 ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y52_N0_I7  ; LAB_LINE                                                         ;
;   12.204 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~28|datab              ;
;   12.676 ;   0.472  ; RR ; CELL ; 1      ; LCCOMB_X56_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~28|cout               ;
;   12.676 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   12.676 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cin                ;
;   12.742 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cout               ;
;   12.742 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   12.742 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cin                ;
;   13.146 ;   0.404  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|combout            ;
;   13.169 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   13.243 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I2           ; LE_BUFFER                                                        ;
;   13.528 ;   0.285  ;    ; RE   ; 1      ; C4_X56_Y52_N0_I0                  ; V_SEG4                                                           ;
;   13.750 ;   0.222  ;    ; RE   ; 1      ; R4_X53_Y52_N0_I25                 ; H_SEG4                                                           ;
;   14.053 ;   0.303  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I8                  ; H_SEG4                                                           ;
;   14.436 ;   0.383  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I22 ; LAB_LINE                                                         ;
;   14.435 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|dataa              ;
;   14.901 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|cout               ;
;   14.901 ;   0.000  ;    ; RE   ; 3      ; LCCOMB_X60_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   14.901 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cin                ;
;   14.967 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout               ;
;   14.967 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   14.967 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                ;
;   15.033 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout               ;
;   15.033 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                  ;
;   15.033 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                ;
;   15.099 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout               ;
;   15.099 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                  ;
;   15.099 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                ;
;   15.165 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout               ;
;   15.165 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   15.165 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                ;
;   15.677 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout            ;
;   15.691 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   15.767 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                        ;
;   15.994 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                           ;
;   16.406 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                         ;
;   16.406 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                        ;
;   16.915 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                         ;
;   16.915 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   16.915 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                          ;
;   16.981 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                         ;
;   16.981 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   16.981 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                          ;
;   17.047 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                         ;
;   17.047 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   17.047 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                          ;
;   17.113 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                         ;
;   17.113 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                  ;
;   17.113 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                          ;
;   17.179 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                         ;
;   17.179 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                  ;
;   17.179 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                          ;
;   17.245 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                         ;
;   17.245 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                  ;
;   17.245 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                          ;
;   17.311 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                         ;
;   17.311 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                  ;
;   17.311 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                          ;
;   17.377 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                         ;
;   17.377 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                  ;
;   17.377 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                          ;
;   17.443 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                         ;
;   17.443 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                  ;
;   17.443 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                          ;
;   17.979 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                      ;
;   18.002 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                  ;
;   18.077 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                        ;
;   18.344 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                           ;
;   18.658 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                         ;
;   18.658 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                        ;
;   18.813 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                      ;
;   18.837 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                  ;
;   18.913 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                        ;
;   19.123 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                           ;
;   19.435 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                         ;
;   19.435 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                        ;
;   19.841 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                         ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is 3.172 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[2]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.830                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.172                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.061 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.785 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.045       ; 100        ; 3.045  ; 3.045 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.004      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 31    ; 7.480       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 9.077       ; 54         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                           ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                  ;
; 3.045    ; 3.045    ;    ;      ;        ;                                   ; clock path                                                        ;
;   3.045  ;   3.045  ; R  ;      ;        ;                                   ; clock network delay                                               ;
; 19.830   ; 16.785   ;    ;      ;        ;                                   ; data path                                                         ;
;   3.277  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y53_N9                     ; functionUnit:mainunit|datapath:d1|Xr[2]                           ;
;   3.277  ;   0.000  ; FF ; CELL ; 48     ; FF_X61_Y53_N9                     ; mainunit|d1|Xr[2]|q                                               ;
;   3.406  ;   0.129  ;    ; RE   ; 3      ; FF_X61_Y53_N9                     ; CUDA_FF                                                           ;
;   3.525  ;   0.119  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y53_N0_I9           ; LE_BUFFER                                                         ;
;   3.826  ;   0.301  ;    ; RE   ; 7      ; C4_X60_Y49_N0_I15                 ; V_SEG4                                                            ;
;   4.297  ;   0.471  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X60_Y50_N0_I4  ; LAB_LINE                                                          ;
;   4.297  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|datac                   ;
;   4.578  ;   0.281  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                 ;
;   4.611  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                   ;
;   4.834  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                        ;
;   4.833  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac             ;
;   5.113  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout           ;
;   5.155  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                   ;
;   5.237  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                         ;
;   5.546  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                          ;
;   5.546  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                   ;
;   5.671  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                 ;
;   5.704  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                   ;
;   5.919  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                        ;
;   5.919  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad             ;
;   6.044  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout           ;
;   6.088  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                   ;
;   6.187  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                         ;
;   6.452  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                            ;
;   6.851  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                          ;
;   6.850  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac             ;
;   7.111  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout           ;
;   7.162  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                   ;
;   7.258  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                         ;
;   7.478  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                            ;
;   7.817  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                            ;
;   8.117  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                            ;
;   8.428  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                          ;
;   8.428  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa     ;
;   8.894  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout      ;
;   8.894  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                   ;
;   8.894  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin       ;
;   9.406  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout   ;
;   9.422  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                   ;
;   9.533  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                         ;
;   9.903  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                            ;
;   10.390 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                          ;
;   10.390 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab    ;
;   10.899 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout     ;
;   10.899 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                   ;
;   10.899 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin      ;
;   10.965 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout     ;
;   10.965 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                   ;
;   10.965 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin      ;
;   11.031 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cout     ;
;   11.031 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                   ;
;   11.031 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|cin     ;
;   11.097 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|cout    ;
;   11.097 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N2                 ; CUDA_LCELL_COMB                                                   ;
;   11.097 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[11]~22|cin     ;
;   11.531 ;   0.434  ; FF ; CELL ; 1      ; LCCOMB_X57_Y49_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[11]~22|combout ;
;   11.547 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N4                 ; CUDA_LCELL_COMB                                                   ;
;   11.625 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I5           ; LE_BUFFER                                                         ;
;   11.865 ;   0.240  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I1                  ; V_SEG4                                                            ;
;   12.105 ;   0.240  ;    ; RE   ; 1      ; R4_X53_Y51_N0_I20                 ; H_SEG4                                                            ;
;   12.443 ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I31 ; LAB_LINE                                                          ;
;   12.442 ;   -0.001 ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|datab               ;
;   12.951 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|cout                ;
;   12.951 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   12.951 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N6                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~36|cin                 ;
;   13.487 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N6                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~36|combout             ;
;   13.511 ;   0.024  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N6                 ; CUDA_LCELL_COMB                                                   ;
;   13.592 ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I7           ; LE_BUFFER                                                         ;
;   13.877 ;   0.285  ;    ; RE   ; 1      ; C4_X55_Y52_N0_I3                  ; V_SEG4                                                            ;
;   14.173 ;   0.296  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I5                  ; H_SEG4                                                            ;
;   14.557 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I19 ; LAB_LINE                                                          ;
;   14.556 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|dataa               ;
;   15.022 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout                ;
;   15.022 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                   ;
;   15.022 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                 ;
;   15.088 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout                ;
;   15.088 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                   ;
;   15.088 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                 ;
;   15.154 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout                ;
;   15.154 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   15.154 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                 ;
;   15.666 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout             ;
;   15.680 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   15.756 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                         ;
;   15.983 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                            ;
;   16.395 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                          ;
;   16.395 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                         ;
;   16.904 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                          ;
;   16.904 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   16.904 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                           ;
;   16.970 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                          ;
;   16.970 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   16.970 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                           ;
;   17.036 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                          ;
;   17.036 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                   ;
;   17.036 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                           ;
;   17.102 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                          ;
;   17.102 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   17.102 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                           ;
;   17.168 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                          ;
;   17.168 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                   ;
;   17.168 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                           ;
;   17.234 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                          ;
;   17.234 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                   ;
;   17.234 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                           ;
;   17.300 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                          ;
;   17.300 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                   ;
;   17.300 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                           ;
;   17.366 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                          ;
;   17.366 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                   ;
;   17.366 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                           ;
;   17.432 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                          ;
;   17.432 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                   ;
;   17.432 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                           ;
;   17.968 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                       ;
;   17.991 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                   ;
;   18.066 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                         ;
;   18.333 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                            ;
;   18.647 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                          ;
;   18.647 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                         ;
;   18.802 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                       ;
;   18.826 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                   ;
;   18.902 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                         ;
;   19.112 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                            ;
;   19.424 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                          ;
;   19.424 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                         ;
;   19.830 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                          ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is 3.176 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[3]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.826                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.176                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.760 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.066       ; 100        ; 3.066  ; 3.066 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 31    ; 7.556       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 8.974       ; 54         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                 ;
; 3.066    ; 3.066    ;    ;      ;        ;                                   ; clock path                                                       ;
;   3.066  ;   3.066  ; R  ;      ;        ;                                   ; clock network delay                                              ;
; 19.826   ; 16.760   ;    ;      ;        ;                                   ; data path                                                        ;
;   3.298  ;   0.232  ;    ; uTco ; 1      ; FF_X58_Y50_N1                     ; functionUnit:mainunit|datapath:d1|Xr[3]                          ;
;   3.298  ;   0.000  ; FF ; CELL ; 47     ; FF_X58_Y50_N1                     ; mainunit|d1|Xr[3]|q                                              ;
;   3.428  ;   0.130  ;    ; RE   ; 3      ; FF_X58_Y50_N1                     ; CUDA_FF                                                          ;
;   3.515  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y50_N0_I0           ; LE_BUFFER                                                        ;
;   3.710  ;   0.195  ;    ; RE   ; 4      ; R4_X59_Y50_N0_I1                  ; H_SEG4                                                           ;
;   4.138  ;   0.428  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X60_Y50_N0_I16 ; LAB_LINE                                                         ;
;   4.139  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|dataa                  ;
;   4.563  ;   0.424  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                ;
;   4.596  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                  ;
;   4.819  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                       ;
;   4.818  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac            ;
;   5.098  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout          ;
;   5.140  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                  ;
;   5.222  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                        ;
;   5.531  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                         ;
;   5.531  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                  ;
;   5.656  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                ;
;   5.689  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                  ;
;   5.904  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                       ;
;   5.904  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad            ;
;   6.029  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout          ;
;   6.073  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                  ;
;   6.172  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                        ;
;   6.437  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                           ;
;   6.836  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                         ;
;   6.835  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac            ;
;   7.096  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout          ;
;   7.147  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                  ;
;   7.243  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                        ;
;   7.463  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                           ;
;   7.802  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                           ;
;   8.102  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                           ;
;   8.413  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                         ;
;   8.413  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa    ;
;   8.879  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout     ;
;   8.879  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                  ;
;   8.879  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin      ;
;   9.391  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout  ;
;   9.407  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                  ;
;   9.518  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                        ;
;   9.888  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                           ;
;   10.375 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                         ;
;   10.375 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab   ;
;   10.884 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout    ;
;   10.884 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                  ;
;   10.884 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin     ;
;   11.420 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|combout ;
;   11.443 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                  ;
;   11.528 ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y50_N0_I30          ; LE_BUFFER                                                        ;
;   11.835 ;   0.307  ;    ; RE   ; 1      ; C4_X56_Y51_N0_I11                 ; V_SEG4                                                           ;
;   12.189 ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y52_N0_I7  ; LAB_LINE                                                         ;
;   12.189 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~28|datab              ;
;   12.661 ;   0.472  ; RR ; CELL ; 1      ; LCCOMB_X56_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~28|cout               ;
;   12.661 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   12.661 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cin                ;
;   12.727 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cout               ;
;   12.727 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   12.727 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cin                ;
;   13.131 ;   0.404  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|combout            ;
;   13.154 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   13.228 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I2           ; LE_BUFFER                                                        ;
;   13.513 ;   0.285  ;    ; RE   ; 1      ; C4_X56_Y52_N0_I0                  ; V_SEG4                                                           ;
;   13.735 ;   0.222  ;    ; RE   ; 1      ; R4_X53_Y52_N0_I25                 ; H_SEG4                                                           ;
;   14.038 ;   0.303  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I8                  ; H_SEG4                                                           ;
;   14.421 ;   0.383  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I22 ; LAB_LINE                                                         ;
;   14.420 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|dataa              ;
;   14.886 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|cout               ;
;   14.886 ;   0.000  ;    ; RE   ; 3      ; LCCOMB_X60_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   14.886 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cin                ;
;   14.952 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout               ;
;   14.952 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   14.952 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                ;
;   15.018 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout               ;
;   15.018 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                  ;
;   15.018 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                ;
;   15.084 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout               ;
;   15.084 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                  ;
;   15.084 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                ;
;   15.150 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout               ;
;   15.150 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   15.150 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                ;
;   15.662 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout            ;
;   15.676 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   15.752 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                        ;
;   15.979 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                           ;
;   16.391 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                         ;
;   16.391 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                        ;
;   16.900 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                         ;
;   16.900 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   16.900 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                          ;
;   16.966 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                         ;
;   16.966 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   16.966 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                          ;
;   17.032 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                         ;
;   17.032 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   17.032 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                          ;
;   17.098 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                         ;
;   17.098 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                  ;
;   17.098 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                          ;
;   17.164 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                         ;
;   17.164 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                  ;
;   17.164 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                          ;
;   17.230 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                         ;
;   17.230 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                  ;
;   17.230 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                          ;
;   17.296 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                         ;
;   17.296 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                  ;
;   17.296 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                          ;
;   17.362 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                         ;
;   17.362 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                  ;
;   17.362 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                          ;
;   17.428 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                         ;
;   17.428 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                  ;
;   17.428 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                          ;
;   17.964 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                      ;
;   17.987 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                  ;
;   18.062 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                        ;
;   18.329 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                           ;
;   18.643 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                         ;
;   18.643 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                        ;
;   18.798 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                      ;
;   18.822 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                  ;
;   18.898 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                        ;
;   19.108 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                           ;
;   19.420 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                         ;
;   19.420 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                        ;
;   19.826 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                         ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is 3.177 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[2]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.825                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.177                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.061 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.780 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.045       ; 100        ; 3.045  ; 3.045 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 31    ; 7.475       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 9.076       ; 54         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                           ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                  ;
; 3.045    ; 3.045    ;    ;      ;        ;                                   ; clock path                                                        ;
;   3.045  ;   3.045  ; R  ;      ;        ;                                   ; clock network delay                                               ;
; 19.825   ; 16.780   ;    ;      ;        ;                                   ; data path                                                         ;
;   3.277  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y53_N9                     ; functionUnit:mainunit|datapath:d1|Xr[2]                           ;
;   3.277  ;   0.000  ; FF ; CELL ; 48     ; FF_X61_Y53_N9                     ; mainunit|d1|Xr[2]|q                                               ;
;   3.406  ;   0.129  ;    ; RE   ; 3      ; FF_X61_Y53_N9                     ; CUDA_FF                                                           ;
;   3.525  ;   0.119  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y53_N0_I9           ; LE_BUFFER                                                         ;
;   3.826  ;   0.301  ;    ; RE   ; 7      ; C4_X60_Y49_N0_I15                 ; V_SEG4                                                            ;
;   4.297  ;   0.471  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X60_Y50_N0_I4  ; LAB_LINE                                                          ;
;   4.297  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|datac                   ;
;   4.578  ;   0.281  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                 ;
;   4.611  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                   ;
;   4.834  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                        ;
;   4.833  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac             ;
;   5.113  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout           ;
;   5.155  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                   ;
;   5.237  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                         ;
;   5.546  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                          ;
;   5.546  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                   ;
;   5.671  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                 ;
;   5.704  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                   ;
;   5.919  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                        ;
;   5.919  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad             ;
;   6.044  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout           ;
;   6.088  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                   ;
;   6.187  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                         ;
;   6.452  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                            ;
;   6.851  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                          ;
;   6.850  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac             ;
;   7.111  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout           ;
;   7.162  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                   ;
;   7.258  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                         ;
;   7.478  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                            ;
;   7.817  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                            ;
;   8.117  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                            ;
;   8.428  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                          ;
;   8.428  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa     ;
;   8.894  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout      ;
;   8.894  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                   ;
;   8.894  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin       ;
;   9.406  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout   ;
;   9.422  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                   ;
;   9.533  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                         ;
;   9.903  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                            ;
;   10.390 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                          ;
;   10.390 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab    ;
;   10.899 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout     ;
;   10.899 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                   ;
;   10.899 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin      ;
;   10.965 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout     ;
;   10.965 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                   ;
;   10.965 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin      ;
;   11.031 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cout     ;
;   11.031 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                   ;
;   11.031 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|cin     ;
;   11.567 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|combout ;
;   11.591 ;   0.024  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N2                 ; CUDA_LCELL_COMB                                                   ;
;   11.673 ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I3           ; LE_BUFFER                                                         ;
;   11.976 ;   0.303  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I2                  ; V_SEG4                                                            ;
;   12.364 ;   0.388  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I12 ; LAB_LINE                                                          ;
;   12.363 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|datab               ;
;   12.835 ;   0.472  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cout                ;
;   12.835 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                   ;
;   12.835 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|cin                 ;
;   13.347 ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|combout             ;
;   13.363 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   13.438 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I5           ; LE_BUFFER                                                         ;
;   13.641 ;   0.203  ;    ; RE   ; 1      ; R4_X56_Y51_N0_I0                  ; H_SEG4                                                            ;
;   13.851 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y51_N0_I1                  ; H_SEG4                                                            ;
;   14.098 ;   0.247  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I1                  ; V_SEG4                                                            ;
;   14.531 ;   0.433  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I1  ; LAB_LINE                                                          ;
;   14.531 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|dataa               ;
;   15.029 ;   0.498  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout                ;
;   15.029 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                   ;
;   15.029 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                 ;
;   15.095 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout                ;
;   15.095 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                   ;
;   15.095 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                 ;
;   15.161 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout                ;
;   15.161 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                   ;
;   15.161 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                 ;
;   15.227 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout                ;
;   15.227 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   15.227 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                 ;
;   15.661 ;   0.434  ; FF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout             ;
;   15.675 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   15.751 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                         ;
;   15.978 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                            ;
;   16.390 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                          ;
;   16.390 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                         ;
;   16.899 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                          ;
;   16.899 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   16.899 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                           ;
;   16.965 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                          ;
;   16.965 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   16.965 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                           ;
;   17.031 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                          ;
;   17.031 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                   ;
;   17.031 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                           ;
;   17.097 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                          ;
;   17.097 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   17.097 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                           ;
;   17.163 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                          ;
;   17.163 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                   ;
;   17.163 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                           ;
;   17.229 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                          ;
;   17.229 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                   ;
;   17.229 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                           ;
;   17.295 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                          ;
;   17.295 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                   ;
;   17.295 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                           ;
;   17.361 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                          ;
;   17.361 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                   ;
;   17.361 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                           ;
;   17.427 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                          ;
;   17.427 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                   ;
;   17.427 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                           ;
;   17.963 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                       ;
;   17.986 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                   ;
;   18.061 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                         ;
;   18.328 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                            ;
;   18.642 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                          ;
;   18.642 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                         ;
;   18.797 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                       ;
;   18.821 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                   ;
;   18.897 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                         ;
;   19.107 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                            ;
;   19.419 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                          ;
;   19.419 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                         ;
;   19.825 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                          ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is 3.187 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[3]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.815                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.187                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.749 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.066       ; 100        ; 3.066  ; 3.066 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.003      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 31    ; 7.623       ; 46         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 8.897       ; 53         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                           ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                  ;
; 3.066    ; 3.066    ;    ;      ;        ;                                   ; clock path                                                        ;
;   3.066  ;   3.066  ; R  ;      ;        ;                                   ; clock network delay                                               ;
; 19.815   ; 16.749   ;    ;      ;        ;                                   ; data path                                                         ;
;   3.298  ;   0.232  ;    ; uTco ; 1      ; FF_X58_Y50_N1                     ; functionUnit:mainunit|datapath:d1|Xr[3]                           ;
;   3.298  ;   0.000  ; FF ; CELL ; 47     ; FF_X58_Y50_N1                     ; mainunit|d1|Xr[3]|q                                               ;
;   3.428  ;   0.130  ;    ; RE   ; 3      ; FF_X58_Y50_N1                     ; CUDA_FF                                                           ;
;   3.515  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y50_N0_I0           ; LE_BUFFER                                                         ;
;   3.710  ;   0.195  ;    ; RE   ; 4      ; R4_X59_Y50_N0_I1                  ; H_SEG4                                                            ;
;   4.138  ;   0.428  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X60_Y50_N0_I16 ; LAB_LINE                                                          ;
;   4.139  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|dataa                   ;
;   4.563  ;   0.424  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                 ;
;   4.596  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                   ;
;   4.819  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                        ;
;   4.818  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac             ;
;   5.098  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout           ;
;   5.140  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                   ;
;   5.222  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                         ;
;   5.531  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                          ;
;   5.531  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                   ;
;   5.656  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                 ;
;   5.689  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                   ;
;   5.904  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                        ;
;   5.904  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad             ;
;   6.029  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout           ;
;   6.073  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                   ;
;   6.172  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                         ;
;   6.437  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                            ;
;   6.836  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                          ;
;   6.835  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac             ;
;   7.096  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout           ;
;   7.147  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                   ;
;   7.243  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                         ;
;   7.463  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                            ;
;   7.802  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                            ;
;   8.102  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                            ;
;   8.413  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                          ;
;   8.413  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa     ;
;   8.879  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout      ;
;   8.879  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                   ;
;   8.879  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin       ;
;   9.391  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout   ;
;   9.407  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                   ;
;   9.518  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                         ;
;   9.888  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                            ;
;   10.375 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                          ;
;   10.375 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab    ;
;   10.884 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout     ;
;   10.884 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                   ;
;   10.884 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin      ;
;   10.950 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout     ;
;   10.950 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                   ;
;   10.950 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin      ;
;   11.016 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cout     ;
;   11.016 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                   ;
;   11.016 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|cin     ;
;   11.082 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|cout    ;
;   11.082 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N2                 ; CUDA_LCELL_COMB                                                   ;
;   11.082 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[11]~22|cin     ;
;   11.516 ;   0.434  ; FF ; CELL ; 1      ; LCCOMB_X57_Y49_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[11]~22|combout ;
;   11.532 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N4                 ; CUDA_LCELL_COMB                                                   ;
;   11.610 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I5           ; LE_BUFFER                                                         ;
;   11.850 ;   0.240  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I1                  ; V_SEG4                                                            ;
;   12.090 ;   0.240  ;    ; RE   ; 1      ; R4_X53_Y51_N0_I20                 ; H_SEG4                                                            ;
;   12.428 ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I31 ; LAB_LINE                                                          ;
;   12.427 ;   -0.001 ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|datab               ;
;   12.936 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|cout                ;
;   12.936 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   12.936 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N6                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~36|cin                 ;
;   13.472 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N6                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~36|combout             ;
;   13.496 ;   0.024  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N6                 ; CUDA_LCELL_COMB                                                   ;
;   13.577 ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I7           ; LE_BUFFER                                                         ;
;   13.862 ;   0.285  ;    ; RE   ; 1      ; C4_X55_Y52_N0_I3                  ; V_SEG4                                                            ;
;   14.158 ;   0.296  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I5                  ; H_SEG4                                                            ;
;   14.542 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I19 ; LAB_LINE                                                          ;
;   14.541 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|dataa               ;
;   15.007 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout                ;
;   15.007 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                   ;
;   15.007 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                 ;
;   15.073 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout                ;
;   15.073 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                   ;
;   15.073 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                 ;
;   15.139 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout                ;
;   15.139 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   15.139 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                 ;
;   15.651 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout             ;
;   15.665 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   15.741 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                         ;
;   15.968 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                            ;
;   16.380 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                          ;
;   16.380 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                         ;
;   16.889 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                          ;
;   16.889 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   16.889 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                           ;
;   16.955 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                          ;
;   16.955 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   16.955 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                           ;
;   17.021 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                          ;
;   17.021 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                   ;
;   17.021 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                           ;
;   17.087 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                          ;
;   17.087 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   17.087 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                           ;
;   17.153 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                          ;
;   17.153 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                   ;
;   17.153 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                           ;
;   17.219 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                          ;
;   17.219 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                   ;
;   17.219 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                           ;
;   17.285 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                          ;
;   17.285 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                   ;
;   17.285 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                           ;
;   17.351 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                          ;
;   17.351 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                   ;
;   17.351 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                           ;
;   17.417 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                          ;
;   17.417 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                   ;
;   17.417 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                           ;
;   17.953 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                       ;
;   17.976 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                   ;
;   18.051 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                         ;
;   18.318 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                            ;
;   18.632 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                          ;
;   18.632 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                         ;
;   18.787 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                       ;
;   18.811 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                   ;
;   18.887 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                         ;
;   19.097 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                            ;
;   19.409 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                          ;
;   19.409 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                         ;
;   19.815 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                          ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is 3.189 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[2]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.813                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.189                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.061 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.768 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.045       ; 100        ; 3.045  ; 3.045 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 31    ; 7.469       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 9.069       ; 54         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                               ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                 ;
; 3.045    ; 3.045    ;    ;      ;        ;                                   ; clock path                                                       ;
;   3.045  ;   3.045  ; R  ;      ;        ;                                   ; clock network delay                                              ;
; 19.813   ; 16.768   ;    ;      ;        ;                                   ; data path                                                        ;
;   3.277  ;   0.232  ;    ; uTco ; 1      ; FF_X61_Y53_N9                     ; functionUnit:mainunit|datapath:d1|Xr[2]                          ;
;   3.277  ;   0.000  ; FF ; CELL ; 48     ; FF_X61_Y53_N9                     ; mainunit|d1|Xr[2]|q                                              ;
;   3.406  ;   0.129  ;    ; RE   ; 3      ; FF_X61_Y53_N9                     ; CUDA_FF                                                          ;
;   3.525  ;   0.119  ;    ; RE   ; 4      ; LE_BUFFER_X61_Y53_N0_I9           ; LE_BUFFER                                                        ;
;   3.826  ;   0.301  ;    ; RE   ; 7      ; C4_X60_Y49_N0_I15                 ; V_SEG4                                                           ;
;   4.297  ;   0.471  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X60_Y50_N0_I4  ; LAB_LINE                                                         ;
;   4.297  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|datac                  ;
;   4.578  ;   0.281  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                ;
;   4.611  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                  ;
;   4.834  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                       ;
;   4.833  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac            ;
;   5.113  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout          ;
;   5.155  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                  ;
;   5.237  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                        ;
;   5.546  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                         ;
;   5.546  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                  ;
;   5.671  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                ;
;   5.704  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                  ;
;   5.919  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                       ;
;   5.919  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad            ;
;   6.044  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout          ;
;   6.088  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                  ;
;   6.187  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                        ;
;   6.452  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                           ;
;   6.851  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                         ;
;   6.850  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac            ;
;   7.111  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout          ;
;   7.162  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                  ;
;   7.258  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                        ;
;   7.478  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                           ;
;   7.817  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                           ;
;   8.117  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                           ;
;   8.428  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                         ;
;   8.428  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa    ;
;   8.894  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout     ;
;   8.894  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                  ;
;   8.894  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin      ;
;   9.406  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout  ;
;   9.422  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                  ;
;   9.533  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                        ;
;   9.903  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                           ;
;   10.390 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                         ;
;   10.390 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab   ;
;   10.899 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout    ;
;   10.899 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                  ;
;   10.899 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin     ;
;   10.965 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout    ;
;   10.965 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                  ;
;   10.965 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin     ;
;   11.399 ;   0.434  ; FF ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|combout ;
;   11.415 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                  ;
;   11.497 ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I1           ; LE_BUFFER                                                        ;
;   11.730 ;   0.233  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I0                  ; V_SEG4                                                           ;
;   12.150 ;   0.420  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I9  ; LAB_LINE                                                         ;
;   12.150 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|datab              ;
;   12.659 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X56_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~30|cout               ;
;   12.659 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   12.659 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cin                ;
;   13.195 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|combout            ;
;   13.218 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   13.292 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I2           ; LE_BUFFER                                                        ;
;   13.577 ;   0.285  ;    ; RE   ; 1      ; C4_X56_Y52_N0_I0                  ; V_SEG4                                                           ;
;   13.799 ;   0.222  ;    ; RE   ; 1      ; R4_X53_Y52_N0_I25                 ; H_SEG4                                                           ;
;   14.102 ;   0.303  ;    ; RE   ; 1      ; R4_X56_Y52_N0_I8                  ; H_SEG4                                                           ;
;   14.485 ;   0.383  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I22 ; LAB_LINE                                                         ;
;   14.484 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|dataa              ;
;   14.950 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X60_Y52_N22                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~40|cout               ;
;   14.950 ;   0.000  ;    ; RE   ; 3      ; LCCOMB_X60_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   14.950 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cin                ;
;   15.462 ;   0.512  ; RF ; CELL ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|combout            ;
;   15.478 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   15.549 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y52_N0_I25          ; LE_BUFFER                                                        ;
;   15.743 ;   0.194  ;    ; RE   ; 2      ; R4_X61_Y52_N0_I11                 ; H_SEG4                                                           ;
;   16.124 ;   0.381  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I36 ; LAB_LINE                                                         ;
;   16.125 ;   0.001  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N22                ; mainunit|d1|Add1~10|dataa                                        ;
;   16.623 ;   0.498  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N22                ; mainunit|d1|Add1~10|cout                                         ;
;   16.623 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N22                ; CUDA_LCELL_COMB                                                  ;
;   16.623 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y52_N24                ; mainunit|d1|Add1~17|cin                                          ;
;   16.689 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y52_N24                ; mainunit|d1|Add1~17|cout                                         ;
;   16.689 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N24                ; CUDA_LCELL_COMB                                                  ;
;   16.689 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N26                ; mainunit|d1|Add1~19|cin                                          ;
;   16.755 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N26                ; mainunit|d1|Add1~19|cout                                         ;
;   16.755 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N26                ; CUDA_LCELL_COMB                                                  ;
;   16.755 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y52_N28                ; mainunit|d1|Add1~23|cin                                          ;
;   16.821 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y52_N28                ; mainunit|d1|Add1~23|cout                                         ;
;   16.821 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N28                ; CUDA_LCELL_COMB                                                  ;
;   16.821 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cin                                          ;
;   16.887 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                         ;
;   16.887 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                  ;
;   16.887 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                          ;
;   16.953 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                         ;
;   16.953 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                  ;
;   16.953 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                          ;
;   17.019 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                         ;
;   17.019 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                  ;
;   17.019 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                          ;
;   17.085 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                         ;
;   17.085 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                  ;
;   17.085 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                          ;
;   17.151 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                         ;
;   17.151 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                  ;
;   17.151 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                          ;
;   17.217 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                         ;
;   17.217 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                  ;
;   17.217 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                          ;
;   17.283 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                         ;
;   17.283 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                  ;
;   17.283 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                          ;
;   17.349 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                         ;
;   17.349 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                  ;
;   17.349 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                          ;
;   17.415 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                         ;
;   17.415 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                  ;
;   17.415 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                          ;
;   17.951 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                      ;
;   17.974 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                  ;
;   18.049 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                        ;
;   18.316 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                           ;
;   18.630 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                         ;
;   18.630 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                        ;
;   18.785 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                      ;
;   18.809 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                  ;
;   18.885 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                        ;
;   19.095 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                           ;
;   19.407 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                         ;
;   19.407 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                        ;
;   19.813 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                         ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is 3.192 
===============================================================================
+---------------------------------------------------------------+
; Path Summary                                                  ;
+--------------------+------------------------------------------+
; Property           ; Value                                    ;
+--------------------+------------------------------------------+
; From Node          ; functionUnit:mainunit|datapath:d1|Xr[3]  ;
; To Node            ; functionUnit:mainunit|datapath:d1|Xr[18] ;
; Launch Clock       ; CLK                                      ;
; Latch Clock        ; CLK                                      ;
; Data Arrival Time  ; 19.810                                   ;
; Data Required Time ; 23.002                                   ;
; Slack              ; 3.192                                    ;
+--------------------+------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 16.744 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.066       ; 100        ; 3.066  ; 3.066 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 30    ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 31    ; 7.618       ; 45         ; 0.000  ; 0.536 ;
;    uTco                   ;        ; 1     ; 0.232       ; 1          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 65    ; 8.896       ; 53         ; 0.000  ; 0.487 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.952       ; 100        ; 2.952  ; 2.952 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                                           ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                                                  ;
; 3.066    ; 3.066    ;    ;      ;        ;                                   ; clock path                                                        ;
;   3.066  ;   3.066  ; R  ;      ;        ;                                   ; clock network delay                                               ;
; 19.810   ; 16.744   ;    ;      ;        ;                                   ; data path                                                         ;
;   3.298  ;   0.232  ;    ; uTco ; 1      ; FF_X58_Y50_N1                     ; functionUnit:mainunit|datapath:d1|Xr[3]                           ;
;   3.298  ;   0.000  ; FF ; CELL ; 47     ; FF_X58_Y50_N1                     ; mainunit|d1|Xr[3]|q                                               ;
;   3.428  ;   0.130  ;    ; RE   ; 3      ; FF_X58_Y50_N1                     ; CUDA_FF                                                           ;
;   3.515  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y50_N0_I0           ; LE_BUFFER                                                         ;
;   3.710  ;   0.195  ;    ; RE   ; 4      ; R4_X59_Y50_N0_I1                  ; H_SEG4                                                            ;
;   4.138  ;   0.428  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X60_Y50_N0_I16 ; LAB_LINE                                                          ;
;   4.139  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|dataa                   ;
;   4.563  ;   0.424  ; FF ; CELL ; 5      ; LCCOMB_X60_Y50_N8                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~0|combout                 ;
;   4.596  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X60_Y50_N8                 ; CUDA_LCELL_COMB                                                   ;
;   4.819  ;   0.223  ;    ; RE   ; 1      ; LOCAL_LINE_X60_Y50_N0_I4          ; LOCAL_LINE                                                        ;
;   4.818  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|datac             ;
;   5.098  ;   0.280  ; FF ; CELL ; 8      ; LCCOMB_X60_Y50_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[3]~1|combout           ;
;   5.140  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X60_Y50_N10                ; CUDA_LCELL_COMB                                                   ;
;   5.222  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X60_Y50_N0_I10          ; LE_BUFFER                                                         ;
;   5.531  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I19 ; LAB_LINE                                                          ;
;   5.531  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|datad                   ;
;   5.656  ;   0.125  ; FF ; CELL ; 5      ; LCCOMB_X61_Y50_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|_~1|combout                 ;
;   5.689  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X61_Y50_N0                 ; CUDA_LCELL_COMB                                                   ;
;   5.904  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X61_Y50_N0_I0          ; LOCAL_LINE                                                        ;
;   5.904  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|datad             ;
;   6.029  ;   0.125  ; FF ; CELL ; 10     ; LCCOMB_X61_Y50_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[6]~2|combout           ;
;   6.073  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X61_Y50_N2                 ; CUDA_LCELL_COMB                                                   ;
;   6.172  ;   0.099  ;    ; RE   ; 2      ; LE_BUFFER_X61_Y50_N0_I3           ; LE_BUFFER                                                         ;
;   6.437  ;   0.265  ;    ; RE   ; 2      ; C4_X60_Y51_N0_I2                  ; V_SEG4                                                            ;
;   6.836  ;   0.399  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X61_Y54_N0_I17 ; LAB_LINE                                                          ;
;   6.835  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|datac             ;
;   7.096  ;   0.261  ; FR ; CELL ; 16     ; LCCOMB_X61_Y54_N10                ; mainunit|d1|xrxr|Mult0|auto_generated|cs1a[8]~6|combout           ;
;   7.147  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X61_Y54_N10                ; CUDA_LCELL_COMB                                                   ;
;   7.243  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y54_N0_I10          ; LE_BUFFER                                                         ;
;   7.463  ;   0.220  ;    ; RE   ; 2      ; R4_X58_Y54_N0_I20                 ; H_SEG4                                                            ;
;   7.802  ;   0.339  ;    ; RE   ; 1      ; C4_X58_Y50_N0_I14                 ; V_SEG4                                                            ;
;   8.102  ;   0.300  ;    ; RE   ; 1      ; C4_X58_Y46_N0_I14                 ; V_SEG4                                                            ;
;   8.413  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X58_Y49_N0_I10 ; LAB_LINE                                                          ;
;   8.413  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|dataa     ;
;   8.879  ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X58_Y49_N12                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[0]~0|cout      ;
;   8.879  ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N12                ; CUDA_LCELL_COMB                                                   ;
;   8.879  ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|cin       ;
;   9.391  ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X58_Y49_N14                ; mainunit|d1|xrxr|Mult0|auto_generated|add46_result[1]~2|combout   ;
;   9.407  ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X58_Y49_N14                ; CUDA_LCELL_COMB                                                   ;
;   9.518  ;   0.111  ;    ; RE   ; 1      ; LE_BUFFER_X58_Y49_N0_I15          ; LE_BUFFER                                                         ;
;   9.888  ;   0.370  ;    ; RE   ; 1      ; C4_X57_Y50_N0_I5                  ; V_SEG4                                                            ;
;   10.375 ;   0.487  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y50_N0_I6  ; LAB_LINE                                                          ;
;   10.375 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|datab    ;
;   10.884 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X57_Y50_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[7]~14|cout     ;
;   10.884 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N28                ; CUDA_LCELL_COMB                                                   ;
;   10.884 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cin      ;
;   10.950 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X57_Y50_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[8]~16|cout     ;
;   10.950 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y50_N30                ; CUDA_LCELL_COMB                                                   ;
;   10.950 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cin      ;
;   11.016 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X57_Y49_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[9]~18|cout     ;
;   11.016 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N0                 ; CUDA_LCELL_COMB                                                   ;
;   11.016 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|cin     ;
;   11.552 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X57_Y49_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|add34_result[10]~20|combout ;
;   11.576 ;   0.024  ;    ; RE   ; 2      ; LCCOMB_X57_Y49_N2                 ; CUDA_LCELL_COMB                                                   ;
;   11.658 ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X57_Y49_N0_I3           ; LE_BUFFER                                                         ;
;   11.961 ;   0.303  ;    ; RE   ; 1      ; C4_X56_Y50_N0_I2                  ; V_SEG4                                                            ;
;   12.349 ;   0.388  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y51_N0_I12 ; LAB_LINE                                                          ;
;   12.348 ;   -0.001 ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|datab               ;
;   12.820 ;   0.472  ; RR ; CELL ; 1      ; LCCOMB_X56_Y51_N2                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~32|cout                ;
;   12.820 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N2                 ; CUDA_LCELL_COMB                                                   ;
;   12.820 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|cin                 ;
;   13.332 ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X56_Y51_N4                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_3~34|combout             ;
;   13.348 ;   0.016  ;    ; RE   ; 2      ; LCCOMB_X56_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   13.423 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X56_Y51_N0_I5           ; LE_BUFFER                                                         ;
;   13.626 ;   0.203  ;    ; RE   ; 1      ; R4_X56_Y51_N0_I0                  ; H_SEG4                                                            ;
;   13.836 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y51_N0_I1                  ; H_SEG4                                                            ;
;   14.083 ;   0.247  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I1                  ; V_SEG4                                                            ;
;   14.516 ;   0.433  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X60_Y52_N0_I1  ; LAB_LINE                                                          ;
;   14.516 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|dataa               ;
;   15.014 ;   0.498  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N24                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~42|cout                ;
;   15.014 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N24                ; CUDA_LCELL_COMB                                                   ;
;   15.014 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cin                 ;
;   15.080 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N26                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~44|cout                ;
;   15.080 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N26                ; CUDA_LCELL_COMB                                                   ;
;   15.080 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cin                 ;
;   15.146 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X60_Y52_N28                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~46|cout                ;
;   15.146 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N28                ; CUDA_LCELL_COMB                                                   ;
;   15.146 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cin                 ;
;   15.212 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X60_Y52_N30                ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~48|cout                ;
;   15.212 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X60_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   15.212 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|cin                 ;
;   15.646 ;   0.434  ; FF ; CELL ; 2      ; LCCOMB_X60_Y51_N0                 ; mainunit|d1|xrxr|Mult0|auto_generated|op_1~50|combout             ;
;   15.660 ;   0.014  ;    ; RE   ; 2      ; LCCOMB_X60_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   15.736 ;   0.076  ;    ; RE   ; 2      ; LE_BUFFER_X60_Y51_N0_I0           ; LE_BUFFER                                                         ;
;   15.963 ;   0.227  ;    ; RE   ; 1      ; C4_X60_Y52_N0_I0                  ; V_SEG4                                                            ;
;   16.375 ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y52_N0_I23 ; LAB_LINE                                                          ;
;   16.375 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|datab                                         ;
;   16.884 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X61_Y52_N30                ; mainunit|d1|Add1~25|cout                                          ;
;   16.884 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y52_N30                ; CUDA_LCELL_COMB                                                   ;
;   16.884 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cin                                           ;
;   16.950 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N0                 ; mainunit|d1|Add1~27|cout                                          ;
;   16.950 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N0                 ; CUDA_LCELL_COMB                                                   ;
;   16.950 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cin                                           ;
;   17.016 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N2                 ; mainunit|d1|Add1~29|cout                                          ;
;   17.016 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N2                 ; CUDA_LCELL_COMB                                                   ;
;   17.016 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cin                                           ;
;   17.082 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N4                 ; mainunit|d1|Add1~31|cout                                          ;
;   17.082 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N4                 ; CUDA_LCELL_COMB                                                   ;
;   17.082 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cin                                           ;
;   17.148 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N6                 ; mainunit|d1|Add1~33|cout                                          ;
;   17.148 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N6                 ; CUDA_LCELL_COMB                                                   ;
;   17.148 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cin                                           ;
;   17.214 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N8                 ; mainunit|d1|Add1~35|cout                                          ;
;   17.214 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N8                 ; CUDA_LCELL_COMB                                                   ;
;   17.214 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cin                                           ;
;   17.280 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N10                ; mainunit|d1|Add1~37|cout                                          ;
;   17.280 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N10                ; CUDA_LCELL_COMB                                                   ;
;   17.280 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cin                                           ;
;   17.346 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X61_Y51_N12                ; mainunit|d1|Add1~39|cout                                          ;
;   17.346 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N12                ; CUDA_LCELL_COMB                                                   ;
;   17.346 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cin                                           ;
;   17.412 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X61_Y51_N14                ; mainunit|d1|Add1~41|cout                                          ;
;   17.412 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N14                ; CUDA_LCELL_COMB                                                   ;
;   17.412 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|cin                                           ;
;   17.948 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X61_Y51_N16                ; mainunit|d1|Add1~43|combout                                       ;
;   17.971 ;   0.023  ;    ; RE   ; 2      ; LCCOMB_X61_Y51_N16                ; CUDA_LCELL_COMB                                                   ;
;   18.046 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X61_Y51_N0_I16          ; LE_BUFFER                                                         ;
;   18.313 ;   0.267  ;    ; RE   ; 1      ; R4_X61_Y51_N0_I8                  ; H_SEG4                                                            ;
;   18.627 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y51_N0_I8  ; LAB_LINE                                                          ;
;   18.627 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|datad                                         ;
;   18.782 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X63_Y51_N30                ; mainunit|d1|Add1~58|combout                                       ;
;   18.806 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X63_Y51_N30                ; CUDA_LCELL_COMB                                                   ;
;   18.882 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X63_Y51_N0_I31          ; LE_BUFFER                                                         ;
;   19.092 ;   0.210  ;    ; RE   ; 1      ; R4_X60_Y50_N0_I17                 ; H_SEG4                                                            ;
;   19.404 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X61_Y50_N0_I0  ; LAB_LINE                                                          ;
;   19.404 ;   0.000  ; RR ; IC   ; 1      ; FF_X61_Y50_N29                    ; mainunit|d1|Xr[18]|asdata                                         ;
;   19.810 ;   0.406  ; RR ; CELL ; 1      ; FF_X61_Y50_N29                    ; functionUnit:mainunit|datapath:d1|Xr[18]                          ;
+----------+----------+----+------+--------+-----------------------------------+-------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+----------+---------+----+------+--------+----------------+------------------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                ; latch edge time                          ;
; 22.984   ; 2.984   ;    ;      ;        ;                ; clock path                               ;
;   22.952 ;   2.952 ; R  ;      ;        ;                ; clock network delay                      ;
;   22.984 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 23.002   ; 0.018   ;    ; uTsu ; 1      ; FF_X61_Y50_N29 ; functionUnit:mainunit|datapath:d1|Xr[18] ;
+----------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


