開放式迴圈架構為特點，同時也是整個
SVC 編解碼器的核心。圖一為一個移動補
償式時間濾波器以及移動估計/移動補償
處理引擎設在一個視訊編碼系統中的情
況，一般來說，由於整張畫面的容量過大，
通常會儲存在外部記憶體(DRAM)，而需
要被移動估計使用到的搜尋範圍內的影像
資料則會被預先儲存到模組內部的內部記
憶體(On-chip Memory)以滿足移動估計處
理器的頻繁讀取，儘管如此可大幅減少移
動估計 / 移動補償處理引擎 (Prediction 
Processing Elements)直接對外部記憶體的
讀取次數，剩下需要的外部記憶體頻寬仍
舊十分巨大。 
 
圖一、移動補償式時間濾波及移動估計/
移動補償處理引擎、內部記憶體 
 
 在前一年度的計畫，我們已提出了兩
種畫面層級資料重覆使用架構來解決預測
階段的外部記憶體頻寬，另外也在更新階
段方面，針對外部記憶體頻寬進行最小化
而提出 Prediction/Update 管線化排程、
ME-based Level C+ Motion Compensation
和相對應的硬體架構。但是，在現今系統
晶片的實際應用中，因為多個模組同時運
作使整個系統可使用的運算資源經常是不
固定的，連帶的會讓各個模組的運算效率
受到影響。因此我們設計一個針對可調式
影像的編解碼的硬體加速器時，不僅能夠
讓產生的影像在時間(畫面速率)、空間(畫
面大小)和畫面品質(SNR, Signal-to-Noise 
-Ratio)上都具有可調性外，更能利用可調
式影像的特性來設計硬體架構及運算流
程，使其能同時支援運算量(Computation)
上的可調性，讓原本編碼器只能在
Rate(bit-rate, 位元速率)-Distortion(畫面品
質下降程度)這兩個緯度上尋覓擁有最佳
編碼效果的限制被打破，變成能夠在
Rate-Distortion-Computation 這三個緯度中
找到最適合的編碼方式，能夠在符合可運
用 的 系 統 運 算 量 下 提 供 最 好 的
Rate-Distortion 的結果給使用者。從系統整
合的角度來看，這樣一個編碼器可以隨時
根據可用資源的狀態來調整使用的編碼方
式，讓使用者可以一直享受到最好的編碼
品質，而且不會影響到其他模組的運作。 
在達成硬體運算量的可調性方面，我
們主要從編解碼標準的架構流程來著手。
這是因為各種編碼標準的運算架構流程不
同，產生了不同的壓縮效率、壓縮畫面品
質和編碼運算量，這些編碼運算量包含了
運算複雜度、系統記憶體頻寬、功率消耗
和運算時脈數等不同方面的硬體需求。從
圖七和表一來觀察，我們可以發現在相同
運算核心(雙向式移動估計/補償)下，配合
不同類型的編碼架構，如 JSVM (5/3 MCTF, 
1/3 MCTF, HB)和 H.264/AVC，便可產生完
全不同的壓縮效率、核心運算量以及系統
記憶體頻寬。從表一的運算方式比較後可
發現，移動補償式時間濾波中的預測階段
和目前 H.264/AVC 中所使用的移動估計/
補償在運算核心的功能性上是相同的，都
是可以使用雙向式移動估計/補償來構成
這些編碼方式的，只是因為運算架構流程
不同，而出現了不同的編碼運算量 
 
表一、針對 JSVM2.0 以及 H.264/AVC main 
profile 中各種編碼選擇所需要的運算量和
外部記憶體頻寬比較表。(SMB : System 
Memory Bandwidth) 
Coding Scheme
4-Level 5/3 MCTF
4-Level 1/3 MCTF (HB)
IPPP with 1-ref
IPPP with 2-ref
IBPBP with 2-ref
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
ME
58.5
58.5
30.0
60.0
60.0
SMB
71.62
40.90
24.05
42.02
42.02
Y
N
N
N
N
Required Operation
times/sec. MB/sME MC Update
Assume CIF Format, 30 fps, SR: [-32,32) 
IBBP with 2-ref Y Y 60.0 42.02N
Mobile
dB at 350Kbps
30.6
30.1
26.5
26.9
28.2
27.9
 在預測階段方面，我們以之前提出的
畫面層級資料重覆使用架構(Frame-level 
Data Reuse)， Double Reference Frames 
Scheme (DRF)和 Extended Double Current 
Frames Scheme (EDCF) 為基礎，配合
MCTF 或 Hierarchical B-frame 架構中不同
至 36%的頻寬減少，此外我們提出的畫面
層級資料重覆使用，不僅可以應用在開放
式迴圈架構中的 MCTF，也可以套用在傳
統的 MCP(Motion Compensated Prediction)  
表二、晶片規格 
Technology
Die Size
Processing Ability 
Core Size
Gate Count
On-Chip Memory
Working Frequency
Power Consumption
TSMC 0.18um CMOS 1P6M
4.940 mm x 4.911 mm
CIF with 30 fps, SR:[-32,32),
3.824 mm x 3.568 mm
352,405
4 88 x 16 single port SRAM
60 MHz (maximum)
410mW @ 60 MHz, 1.8V
16 240 x 32 dual port SRAM
1-4 Level 5/3, 1/3 MCTF, HB
IPPP, IBP, IBBP with 2-ref
Coding Structures
Pad Number 181
  (Input/Output Pad)      (65/66)
  (Core/Pad Power Pad)     (18/32)  
 
圖五、晶片布局圖 
 
上，讓有使用 B-frame 的架構都可有著不
錯的頻寬減少量。表五中也列出了各種編
碼架構需要的運算時脈數，從 29MHz 對應
的 IPPP w 1-ref 到所需時脈數最高的 4 
Level 5/3 MCTF 的 59.7MHz。同時各種架
構的系統頻寬也從最低的 24.05MByte/sec
分布到最高的 50.09MByte/sec，這兩個數
據提供了這顆晶片運算量上的可調性，下
面將以一個簡單的例子來說明如何根據系
統目前所擁有的資源，來調整最適合的編
碼標準或編碼選項，讓整個編碼系統能在
壓縮頻寬(bit-rate)、壓縮畫面品質(distortion)
和系統運算量(computation)中取得最佳的
平衡點。 
表三、本晶片在不同運作模式下所需要的
頻寬以及運算時脈數的比較表。表中的
Original 是指直接實作的理論結果 
Proposed
1 Level
2 Level 
3 Level 
4 Level 
39.71
47.16
49.55
50.09
Frequency
(MHz)
Coding 
Scheme
44.05
53.52
57.79
59.70
5/3 MCTF
1 Level
2 Level 
3 Level 
4 Level 
33.04
35.32
34.21
32.54
41.82
49.70
52.94
54.21
1/3 MCTF (HB)
IPPP w 1-ref
IPPP w 2-ref
IBP w 2-ref
IBBP w 2-ref
24.05
42.02
24.05
30.04
29.09
52.73
52.80
52.78
MCP scheme
Original
Bandwidth (MB/s)
Reduction
33.04
37.53
39.78
40.90
24.05
42.02
42.02
42.02
45.78
61.49
71.76
78.10
13.3%
23.3%
31.0%
35.9%
5.9%
14.0%
20.4%
42.8%
28.5%
-
-
-
IBP: Share the reference frames of P and B frames
IBBP: Share the reference frames of two B frames
相關整合、相關硬體設
 
C VLSI 
architecture,” in Proceedings of ISCAS, May, 2004
 
四、結論 
 本子計劃已達成第二年之預定目標，
在各方面都有相當不錯的收穫和成果。在
接下來的年度中，將繼續完成完整的 SVC
編碼器的單晶片設計，並且配合高畫質影
像的需求，達到 Full HD 1080p 的規格，
進而完成第三年中
計、實作部分。
五、參考文獻 
[1] S. Choi and J. W. Woods, "Motion-Compensated 3-D 
subband coding of video," IEEE Trans. Image Processing, 
vol. 8, no. 2, pp. 155-167, Feb. 1999 
[2] ISO/IEC JTC1, "Call for proposals on scalable video 
coding technology," ISO/IEC JTC1/WG11 Doc. N5958, 
Oct. 2003. 
[3] ISO/IEC JTC 1, Joint Scalable Video Model (JSVM) 
2.0 Reference Encoding Algorithm Description, ISO/IEC 
JTC 1/SC 29/WG 11 N7084, Apr, 2005 
[4] J.-C. Tuan, T.-S. Chang and C.-W. Jen, “On the data 
reuse and memory bandwidth analysis for full-search 
block-matching VLSI architecture,” IEEE Transcations on 
Circuits and Systems for Video Technology, vol. 12, no. 1, 
pp. 61-72, Jan, 2002. 
[5] C.-Y. Chen, Y.-H. Chen, C.-C. Cheng and L.-G. Chen, 
“Frame-level data reuse schemes,” in Proceedings of 
ISCAS 2006, Kos, Greece, May, 2006 
[6] C.-C. Cheng, C.-Y. Chen, Y.-H Chen and L.-G. Chen, 
“Analysis and VLSI architecture of update step in mo-
tion-compensated filtering,” in Proceedings of ISCAS 
2006), Kos, Greece, May, 2006 
[7] T.-C. Chen, Y.-W. Huang and L.-G. Chen, “Analysis and 
design of macroblock pipelining for H.264/AV
 
二、 參加會議經過及與會心得 
這次會議是在京都的麗嘉皇家飯店舉行，日期是從 6 月
14 日到 6 月 16 日，共有三天的會期，而明年將會回到夏威
夷舉辦。這次會議共有 103 被接受的論文，論文的接受率是
30%。在積體電路設計的領域中，算是個頂級的會議，每年
都會有來自各地的專家學長到場討論電路設計未來的發展
趨勢。這次會議共有 26 個 sessions，包含數位、類比、記
憶體、無線及有線通訊相關的電路設計。 
這次會議共有 4個 keynote，由業界或學界的研究人員來
分享研究的成果。我將在下面逐一介紹： 
1. Mobile Terminals toward LTE and Requirements 
on Device Technologies 
這個演講的講者來自 NTT DoCoMo，主要是介紹 Long 
Term Evolution (LTE)這個通訊標準，LTE 是下一個世代
的行動通訊傳輸技術，包含了 OFDM、MIMO、TTI 等技術。
在發展上，他介於 3.5G 和 4G 之間，因此目前被定義為
3.9G。講者提到，在未來的手機系統中，baseband 的功
率消耗需控制在 50mW 以下，需要 MRAM 和 RRAM 這些技術
配合來減少 leakage power 的消耗，另外會以 fuel cells
來當作功率的提供者。最後，彈性是未來通訊系統中另
一大挑戰，因為要同時支援 2G、3G 和 LTE 等系統，如何
建立一個有彈性的系統架構將會是個大問題。 
 
2. Limits of Power Consumption in Analog Circuits 
這 個講者 來自 Massachusetts Institute of 
Technology，內容是推導出在類比電路中，理論上功
率消耗的極小值，以做為未來電路最佳化的比較根
據，並提出未來的設計，將會儘量避免 op-amp 的使
用以節省功率。因為我本來是從事數位電路的研究，
對類比電路的設計不是很了解，因此對此內容有興趣
可參考 Proceedings 內的論文。 
種可以利用噴墨的方式產生電路。主要的應用是在
RFID 及大面積的感應器和促動器及軟性的顯示器。這
個研究團隊目前是將這項技術用在機器人的皮膚
上，稱為 E-skin，產生出來的皮膚和以感測溫度和壓
力，並且有 25%的可伸縮空間，但目前的主要問題在
反應速率過慢，和現在 CMOS 的技術比起來，約有 1000
倍以上的差距。另一方面，這技術還被使用在
wireless power sheet，講者認為這是達到未來電子
和生活融合在一起的第一步。在這項 wireless power 
sheet 的技術中，結合了 MEMS 和 Organic FET 的技術，
將這 power sheet 結合到地板或牆上，可以透過他無
線的傳輸功率，而不需要用到電線。我想這個領域的
研究，應該會蠻大的影響未來的生活。 
 
除了這四篇 keynote，還有另外二篇讓我印象深刻，也將在
下面介紹。 
1. A 1.41W H.264/AVC Real-time Encoder SoC for HDTV 
1080p 
這篇論文是日本早稻田大學所發表的，因為和我本身一
樣是研究影像和視訊壓縮相關的電路設計，所以算是比
較熟悉的。這篇論文的一大特色，是使用了 System in 
Silicon 這項類似 3-D package 的技術，讓視訊或影像壓
縮晶片中所需要的大量記憶體都能放到晶片內部，因此
能大幅度提升系統的效率及解決頻寬的問題。除此之
外，本篇論文還針對 H.264 視訊壓縮系統中最複雜且消
耗功率最多的移動估計模組提出資料重新使用的架構設
計及快速演算法，在維持影像品質的情況下，大量減少
運算量和資料讀取，並且以三級 pipeline 的系統架構，
有效的實現 H.264 編碼器，此設計是目前唯一可支援到
HD1080 H.264 視訊編碼的晶片，不論是面積和功率消耗
都很節省且有競爭力。 
 
