Fitter report for simple_module_test_environment
Thu Nov 03 20:54:29 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Routing Usage Summary
 21. I/O Rules Summary
 22. I/O Rules Details
 23. I/O Rules Matrix
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Fitter Messages
 27. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Nov 03 20:54:29 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; simple_module_test_environment              ;
; Top-level Entity Name           ; simple_module_test_environment              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 346 / 18,480 ( 2 % )                        ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 129 / 224 ( 58 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 787 ) ; 0.00 % ( 0 / 787 )         ; 0.00 % ( 0 / 787 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 787 ) ; 0.00 % ( 0 / 787 )         ; 0.00 % ( 0 / 787 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 787 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dudkr/Desktop/16 bit computer/A- current/a-Fpga implementation/16_bit/output_files/simple_module_test_environment.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 346 / 18,480       ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 346                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 340 / 18,480       ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 0                  ;       ;
;         [b] ALMs used for LUT logic                         ; 340                ;       ;
;         [c] ALMs used for registers                         ; 0                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4 / 18,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 18,480        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 10                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 43 / 1,848         ; 2 %   ;
;     -- Logic LABs                                           ; 43                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 529                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 320                ;       ;
;     -- 5 input functions                                    ; 0                  ;       ;
;     -- 4 input functions                                    ; 80                 ;       ;
;     -- <=3 input functions                                  ; 129                ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 0                  ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 0 / 36,960         ; 0 %   ;
;         -- Secondary logic registers                        ; 0 / 36,960         ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 0                  ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 129 / 224          ; 58 %  ;
;     -- Clock pins                                           ; 7 / 9              ; 78 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 308            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 3,153,920      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global signals                                              ; 0                  ;       ;
;     -- Global clocks                                        ; 0 / 16             ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.8% / 0.8% / 0.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 8.3% / 8.4% / 8.2% ;       ;
; Maximum fan-out                                             ; 64                 ;       ;
; Highest non-global fan-out                                  ; 64                 ;       ;
; Total fan-out                                               ; 2801               ;       ;
; Average fan-out                                             ; 3.56               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 346 / 18480 ( 2 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 346                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 340 / 18480 ( 2 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 0                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 340                  ; 0                              ;
;         [c] ALMs used for registers                         ; 0                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 43 / 1848 ( 2 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 43                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 529                  ; 0                              ;
;     -- 7 input functions                                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 320                  ; 0                              ;
;     -- 5 input functions                                    ; 0                    ; 0                              ;
;     -- 4 input functions                                    ; 80                   ; 0                              ;
;     -- <=3 input functions                                  ; 129                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                    ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 0 / 36960 ( 0 % )    ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 36960 ( 0 % )    ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 0                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 129                  ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 2801                 ; 0                              ;
;     -- Registered Connections                               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 81                   ; 0                              ;
;     -- Output Ports                                         ; 48                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                               ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; aclock                    ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[0]   ; T13   ; 4A       ; 34           ; 0            ; 0            ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[10]  ; R7    ; 3A       ; 14           ; 0            ; 51           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[11]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[12]  ; H6    ; 8A       ; 8            ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[13]  ; D6    ; 8A       ; 12           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[14]  ; F15   ; 7A       ; 46           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[15]  ; A13   ; 7A       ; 42           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[1]   ; W19   ; 4A       ; 44           ; 0            ; 0            ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[2]   ; R10   ; 3B       ; 25           ; 0            ; 17           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[3]   ; Y17   ; 4A       ; 40           ; 0            ; 40           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[4]   ; P8    ; 3B       ; 18           ; 0            ; 17           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[5]   ; P12   ; 3B       ; 24           ; 0            ; 34           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[6]   ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[7]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[8]   ; T9    ; 3B       ; 19           ; 0            ; 17           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_read_select[9]   ; P7    ; 3A       ; 14           ; 0            ; 34           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[0]  ; AB18  ; 4A       ; 38           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[10] ; AB7   ; 3B       ; 18           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[11] ; U6    ; 3A       ; 12           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[12] ; F12   ; 7A       ; 38           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[13] ; F9    ; 8A       ; 14           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[14] ; D17   ; 7A       ; 50           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[15] ; A9    ; 8A       ; 18           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[1]  ; U21   ; 4A       ; 52           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[2]  ; T14   ; 4A       ; 43           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[3]  ; Y14   ; 4A       ; 36           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[4]  ; U12   ; 3B       ; 24           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[5]  ; Y16   ; 4A       ; 40           ; 0            ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[6]  ; N9    ; 3B       ; 29           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[7]  ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[8]  ; R5    ; 3A       ; 10           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adecoder_write_select[9]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[0]      ; R17   ; 5A       ; 54           ; 16           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[10]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[11]     ; M9    ; 3B       ; 22           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[12]     ; M8    ; 3B       ; 22           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[13]     ; V14   ; 4A       ; 38           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[14]     ; P6    ; 3A       ; 11           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[15]     ; R9    ; 3B       ; 23           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[1]      ; AA20  ; 4A       ; 44           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[2]      ; C6    ; 8A       ; 12           ; 45           ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[3]      ; U2    ; 2A       ; 0            ; 19           ; 3            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[4]      ; L17   ; 5B       ; 54           ; 20           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[5]      ; N1    ; 2A       ; 0            ; 19           ; 54           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[6]      ; U11   ; 3B       ; 24           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[7]      ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[8]      ; AB21  ; 4A       ; 40           ; 0            ; 74           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input0[9]      ; U13   ; 4A       ; 33           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[0]      ; AA22  ; 4A       ; 46           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[10]     ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[11]     ; AA18  ; 4A       ; 43           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[12]     ; N21   ; 5B       ; 54           ; 18           ; 94           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[13]     ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[14]     ; V15   ; 4A       ; 38           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[15]     ; V16   ; 4A       ; 46           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[1]      ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[2]      ; Y20   ; 4A       ; 48           ; 0            ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[3]      ; M18   ; 5B       ; 54           ; 19           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[4]      ; R22   ; 5A       ; 54           ; 15           ; 54           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[5]      ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[6]      ; T8    ; 3A       ; 12           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[7]      ; W21   ; 4A       ; 50           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[8]      ; G10   ; 8A       ; 22           ; 45           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input1[9]      ; R12   ; 3B       ; 24           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[0]      ; C9    ; 8A       ; 16           ; 45           ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[10]     ; N8    ; 3B       ; 18           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[11]     ; T20   ; 5A       ; 54           ; 14           ; 94           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[12]     ; R15   ; 5A       ; 54           ; 15           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[13]     ; T17   ; 5A       ; 54           ; 14           ; 60           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[14]     ; V20   ; 4A       ; 44           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[15]     ; AB20  ; 4A       ; 40           ; 0            ; 91           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[1]      ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[2]      ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[3]      ; M16   ; 5B       ; 54           ; 18           ; 60           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[4]      ; V21   ; 4A       ; 51           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[5]      ; T7    ; 3A       ; 12           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[6]      ; V13   ; 4A       ; 33           ; 0            ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[7]      ; M7    ; 3A       ; 14           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[8]      ; R21   ; 5A       ; 54           ; 16           ; 37           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; awriteport_input2[9]      ; N16   ; 5B       ; 54           ; 18           ; 43           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; arasegportout[0]  ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[10] ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[11] ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[12] ; M20   ; 5B       ; 54           ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[13] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[14] ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[15] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[1]  ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[2]  ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[3]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[4]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[5]  ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[6]  ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[7]  ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[8]  ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; arasegportout[9]  ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[0]   ; V9    ; 3B       ; 16           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[10]  ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[11]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[12]  ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[13]  ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[14]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[15]  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[1]   ; E10   ; 8A       ; 14           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[2]   ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[3]   ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[4]   ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[5]   ; T22   ; 5A       ; 54           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[6]   ; R14   ; 4A       ; 50           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[7]   ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[8]   ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout1[9]   ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[0]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[10]  ; AA14  ; 4A       ; 34           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[11]  ; P19   ; 5A       ; 54           ; 17           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[12]  ; T19   ; 5A       ; 54           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[13]  ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[14]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[15]  ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[1]   ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[2]   ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[3]   ; T12   ; 4A       ; 34           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[4]   ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[5]   ; P17   ; 5A       ; 54           ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[6]   ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[7]   ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[8]   ; U10   ; 3B       ; 19           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aregportout2[9]   ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 5 / 16 ( 31 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 15 / 16 ( 94 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 44 / 48 ( 92 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 4 / 48 ( 8 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 10 / 32 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; adecoder_write_select[15]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; adecoder_read_select[15]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; aregportout2[1]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; aregportout1[8]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; awriteport_input1[5]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; awriteport_input0[7]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; aregportout1[15]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; aregportout1[11]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; adecoder_write_select[7]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; aregportout2[10]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; awriteport_input2[2]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; arasegportout[1]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; awriteport_input1[11]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; arasegportout[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; awriteport_input0[1]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; awriteport_input1[0]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; aregportout2[4]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; arasegportout[9]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; adecoder_write_select[10]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; aclock                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; adecoder_read_select[11]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; aregportout1[9]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; awriteport_input0[10]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; awriteport_input2[1]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; awriteport_input1[10]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; arasegportout[8]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; adecoder_write_select[0]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; awriteport_input2[15]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; awriteport_input0[8]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; aregportout1[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; awriteport_input0[2]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; awriteport_input2[0]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; adecoder_read_select[13]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; adecoder_write_select[14]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; aregportout1[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; adecoder_write_select[13]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; adecoder_write_select[12]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; adecoder_read_select[14]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; awriteport_input1[8]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; adecoder_read_select[12]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; aregportout1[7]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; aregportout2[13]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; awriteport_input0[4]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; adecoder_read_select[7]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; awriteport_input2[7]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; awriteport_input0[12]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; awriteport_input0[11]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; awriteport_input2[3]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; awriteport_input1[3]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; arasegportout[12]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; awriteport_input0[5]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; arasegportout[10]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; awriteport_input2[10]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; adecoder_write_select[6]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; awriteport_input2[9]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; awriteport_input1[12]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; awriteport_input0[14]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; adecoder_read_select[9]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; adecoder_read_select[4]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; arasegportout[15]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; adecoder_read_select[5]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; aregportout1[12]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; aregportout2[5]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; aregportout2[11]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; aregportout2[15]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; adecoder_write_select[8]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; aregportout1[10]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; adecoder_read_select[10]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; awriteport_input0[15]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; adecoder_read_select[2]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; aregportout1[14]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; awriteport_input1[9]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; aregportout1[6]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 161        ; 5A       ; awriteport_input2[12]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; arasegportout[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; awriteport_input0[0]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; awriteport_input2[8]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; awriteport_input1[4]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; awriteport_input2[5]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; awriteport_input1[6]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; adecoder_read_select[8]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; aregportout2[14]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; aregportout2[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; adecoder_read_select[0]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; adecoder_write_select[2]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; arasegportout[11]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; awriteport_input2[13]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; aregportout2[12]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; awriteport_input2[11]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; aregportout1[5]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; awriteport_input0[3]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; adecoder_write_select[11]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; arasegportout[3]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; aregportout2[8]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; awriteport_input0[6]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; adecoder_write_select[4]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; awriteport_input0[9]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; arasegportout[6]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; aregportout1[4]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; aregportout2[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; adecoder_write_select[1]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; aregportout1[13]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; aregportout1[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; arasegportout[7]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; awriteport_input2[6]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; awriteport_input0[13]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; awriteport_input1[14]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; awriteport_input1[15]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; aregportout1[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; awriteport_input2[14]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; awriteport_input2[4]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; arasegportout[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; arasegportout[14]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; aregportout2[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; aregportout2[9]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; adecoder_read_select[1]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; awriteport_input1[7]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; awriteport_input1[1]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; adecoder_read_select[6]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; adecoder_write_select[9]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; awriteport_input1[13]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; adecoder_write_select[3]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; aregportout2[6]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; adecoder_write_select[5]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; adecoder_read_select[3]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; arasegportout[5]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; awriteport_input1[2]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; arasegportout[13]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; aregportout2[7]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+---------------------------+-------------------------------+
; Pin Name                  ; Reason                        ;
+---------------------------+-------------------------------+
; arasegportout[15]         ; Incomplete set of assignments ;
; arasegportout[14]         ; Incomplete set of assignments ;
; arasegportout[13]         ; Incomplete set of assignments ;
; arasegportout[12]         ; Incomplete set of assignments ;
; arasegportout[11]         ; Incomplete set of assignments ;
; arasegportout[10]         ; Incomplete set of assignments ;
; arasegportout[9]          ; Incomplete set of assignments ;
; arasegportout[8]          ; Incomplete set of assignments ;
; arasegportout[7]          ; Incomplete set of assignments ;
; arasegportout[6]          ; Incomplete set of assignments ;
; arasegportout[5]          ; Incomplete set of assignments ;
; arasegportout[4]          ; Incomplete set of assignments ;
; arasegportout[3]          ; Incomplete set of assignments ;
; arasegportout[2]          ; Incomplete set of assignments ;
; arasegportout[1]          ; Incomplete set of assignments ;
; arasegportout[0]          ; Incomplete set of assignments ;
; adecoder_read_select[15]  ; Incomplete set of assignments ;
; adecoder_read_select[14]  ; Incomplete set of assignments ;
; adecoder_read_select[13]  ; Incomplete set of assignments ;
; adecoder_read_select[12]  ; Incomplete set of assignments ;
; adecoder_write_select[15] ; Incomplete set of assignments ;
; adecoder_write_select[14] ; Incomplete set of assignments ;
; adecoder_write_select[13] ; Incomplete set of assignments ;
; adecoder_write_select[12] ; Incomplete set of assignments ;
; aregportout1[15]          ; Incomplete set of assignments ;
; aregportout1[14]          ; Incomplete set of assignments ;
; aregportout1[13]          ; Incomplete set of assignments ;
; aregportout1[12]          ; Incomplete set of assignments ;
; aregportout1[11]          ; Incomplete set of assignments ;
; aregportout1[10]          ; Incomplete set of assignments ;
; aregportout1[9]           ; Incomplete set of assignments ;
; aregportout1[8]           ; Incomplete set of assignments ;
; aregportout1[7]           ; Incomplete set of assignments ;
; aregportout1[6]           ; Incomplete set of assignments ;
; aregportout1[5]           ; Incomplete set of assignments ;
; aregportout1[4]           ; Incomplete set of assignments ;
; aregportout1[3]           ; Incomplete set of assignments ;
; aregportout1[2]           ; Incomplete set of assignments ;
; aregportout1[1]           ; Incomplete set of assignments ;
; aregportout1[0]           ; Incomplete set of assignments ;
; aregportout2[15]          ; Incomplete set of assignments ;
; aregportout2[14]          ; Incomplete set of assignments ;
; aregportout2[13]          ; Incomplete set of assignments ;
; aregportout2[12]          ; Incomplete set of assignments ;
; aregportout2[11]          ; Incomplete set of assignments ;
; aregportout2[10]          ; Incomplete set of assignments ;
; aregportout2[9]           ; Incomplete set of assignments ;
; aregportout2[8]           ; Incomplete set of assignments ;
; aregportout2[7]           ; Incomplete set of assignments ;
; aregportout2[6]           ; Incomplete set of assignments ;
; aregportout2[5]           ; Incomplete set of assignments ;
; aregportout2[4]           ; Incomplete set of assignments ;
; aregportout2[3]           ; Incomplete set of assignments ;
; aregportout2[2]           ; Incomplete set of assignments ;
; aregportout2[1]           ; Incomplete set of assignments ;
; aregportout2[0]           ; Incomplete set of assignments ;
; adecoder_read_select[0]   ; Incomplete set of assignments ;
; adecoder_read_select[1]   ; Incomplete set of assignments ;
; adecoder_read_select[3]   ; Incomplete set of assignments ;
; adecoder_read_select[2]   ; Incomplete set of assignments ;
; adecoder_read_select[4]   ; Incomplete set of assignments ;
; adecoder_read_select[5]   ; Incomplete set of assignments ;
; adecoder_read_select[7]   ; Incomplete set of assignments ;
; adecoder_read_select[6]   ; Incomplete set of assignments ;
; adecoder_read_select[8]   ; Incomplete set of assignments ;
; adecoder_read_select[9]   ; Incomplete set of assignments ;
; adecoder_read_select[11]  ; Incomplete set of assignments ;
; adecoder_read_select[10]  ; Incomplete set of assignments ;
; awriteport_input0[15]     ; Incomplete set of assignments ;
; adecoder_write_select[0]  ; Incomplete set of assignments ;
; adecoder_write_select[1]  ; Incomplete set of assignments ;
; adecoder_write_select[3]  ; Incomplete set of assignments ;
; adecoder_write_select[2]  ; Incomplete set of assignments ;
; awriteport_input1[15]     ; Incomplete set of assignments ;
; adecoder_write_select[4]  ; Incomplete set of assignments ;
; adecoder_write_select[5]  ; Incomplete set of assignments ;
; adecoder_write_select[7]  ; Incomplete set of assignments ;
; adecoder_write_select[6]  ; Incomplete set of assignments ;
; awriteport_input2[15]     ; Incomplete set of assignments ;
; adecoder_write_select[8]  ; Incomplete set of assignments ;
; adecoder_write_select[9]  ; Incomplete set of assignments ;
; adecoder_write_select[11] ; Incomplete set of assignments ;
; adecoder_write_select[10] ; Incomplete set of assignments ;
; aclock                    ; Incomplete set of assignments ;
; awriteport_input0[14]     ; Incomplete set of assignments ;
; awriteport_input1[14]     ; Incomplete set of assignments ;
; awriteport_input2[14]     ; Incomplete set of assignments ;
; awriteport_input0[13]     ; Incomplete set of assignments ;
; awriteport_input1[13]     ; Incomplete set of assignments ;
; awriteport_input2[13]     ; Incomplete set of assignments ;
; awriteport_input0[12]     ; Incomplete set of assignments ;
; awriteport_input1[12]     ; Incomplete set of assignments ;
; awriteport_input2[12]     ; Incomplete set of assignments ;
; awriteport_input0[11]     ; Incomplete set of assignments ;
; awriteport_input1[11]     ; Incomplete set of assignments ;
; awriteport_input2[11]     ; Incomplete set of assignments ;
; awriteport_input0[10]     ; Incomplete set of assignments ;
; awriteport_input1[10]     ; Incomplete set of assignments ;
; awriteport_input2[10]     ; Incomplete set of assignments ;
; awriteport_input0[9]      ; Incomplete set of assignments ;
; awriteport_input1[9]      ; Incomplete set of assignments ;
; awriteport_input2[9]      ; Incomplete set of assignments ;
; awriteport_input0[8]      ; Incomplete set of assignments ;
; awriteport_input1[8]      ; Incomplete set of assignments ;
; awriteport_input2[8]      ; Incomplete set of assignments ;
; awriteport_input0[7]      ; Incomplete set of assignments ;
; awriteport_input1[7]      ; Incomplete set of assignments ;
; awriteport_input2[7]      ; Incomplete set of assignments ;
; awriteport_input0[6]      ; Incomplete set of assignments ;
; awriteport_input1[6]      ; Incomplete set of assignments ;
; awriteport_input2[6]      ; Incomplete set of assignments ;
; awriteport_input0[5]      ; Incomplete set of assignments ;
; awriteport_input1[5]      ; Incomplete set of assignments ;
; awriteport_input2[5]      ; Incomplete set of assignments ;
; awriteport_input0[4]      ; Incomplete set of assignments ;
; awriteport_input1[4]      ; Incomplete set of assignments ;
; awriteport_input2[4]      ; Incomplete set of assignments ;
; awriteport_input0[3]      ; Incomplete set of assignments ;
; awriteport_input1[3]      ; Incomplete set of assignments ;
; awriteport_input2[3]      ; Incomplete set of assignments ;
; awriteport_input0[2]      ; Incomplete set of assignments ;
; awriteport_input1[2]      ; Incomplete set of assignments ;
; awriteport_input2[2]      ; Incomplete set of assignments ;
; awriteport_input0[1]      ; Incomplete set of assignments ;
; awriteport_input1[1]      ; Incomplete set of assignments ;
; awriteport_input2[1]      ; Incomplete set of assignments ;
; awriteport_input0[0]      ; Incomplete set of assignments ;
; awriteport_input1[0]      ; Incomplete set of assignments ;
; awriteport_input2[0]      ; Incomplete set of assignments ;
; arasegportout[15]         ; Missing location assignment   ;
; arasegportout[14]         ; Missing location assignment   ;
; arasegportout[13]         ; Missing location assignment   ;
; arasegportout[12]         ; Missing location assignment   ;
; arasegportout[11]         ; Missing location assignment   ;
; arasegportout[10]         ; Missing location assignment   ;
; arasegportout[9]          ; Missing location assignment   ;
; arasegportout[8]          ; Missing location assignment   ;
; arasegportout[7]          ; Missing location assignment   ;
; arasegportout[6]          ; Missing location assignment   ;
; arasegportout[5]          ; Missing location assignment   ;
; arasegportout[4]          ; Missing location assignment   ;
; arasegportout[3]          ; Missing location assignment   ;
; arasegportout[2]          ; Missing location assignment   ;
; arasegportout[1]          ; Missing location assignment   ;
; arasegportout[0]          ; Missing location assignment   ;
; adecoder_read_select[15]  ; Missing location assignment   ;
; adecoder_read_select[14]  ; Missing location assignment   ;
; adecoder_read_select[13]  ; Missing location assignment   ;
; adecoder_read_select[12]  ; Missing location assignment   ;
; adecoder_write_select[15] ; Missing location assignment   ;
; adecoder_write_select[14] ; Missing location assignment   ;
; adecoder_write_select[13] ; Missing location assignment   ;
; adecoder_write_select[12] ; Missing location assignment   ;
; aregportout1[15]          ; Missing location assignment   ;
; aregportout1[14]          ; Missing location assignment   ;
; aregportout1[13]          ; Missing location assignment   ;
; aregportout1[12]          ; Missing location assignment   ;
; aregportout1[11]          ; Missing location assignment   ;
; aregportout1[10]          ; Missing location assignment   ;
; aregportout1[9]           ; Missing location assignment   ;
; aregportout1[8]           ; Missing location assignment   ;
; aregportout1[7]           ; Missing location assignment   ;
; aregportout1[6]           ; Missing location assignment   ;
; aregportout1[5]           ; Missing location assignment   ;
; aregportout1[4]           ; Missing location assignment   ;
; aregportout1[3]           ; Missing location assignment   ;
; aregportout1[2]           ; Missing location assignment   ;
; aregportout1[1]           ; Missing location assignment   ;
; aregportout1[0]           ; Missing location assignment   ;
; aregportout2[15]          ; Missing location assignment   ;
; aregportout2[14]          ; Missing location assignment   ;
; aregportout2[13]          ; Missing location assignment   ;
; aregportout2[12]          ; Missing location assignment   ;
; aregportout2[11]          ; Missing location assignment   ;
; aregportout2[10]          ; Missing location assignment   ;
; aregportout2[9]           ; Missing location assignment   ;
; aregportout2[8]           ; Missing location assignment   ;
; aregportout2[7]           ; Missing location assignment   ;
; aregportout2[6]           ; Missing location assignment   ;
; aregportout2[5]           ; Missing location assignment   ;
; aregportout2[4]           ; Missing location assignment   ;
; aregportout2[3]           ; Missing location assignment   ;
; aregportout2[2]           ; Missing location assignment   ;
; aregportout2[1]           ; Missing location assignment   ;
; aregportout2[0]           ; Missing location assignment   ;
; adecoder_read_select[0]   ; Missing location assignment   ;
; adecoder_read_select[1]   ; Missing location assignment   ;
; adecoder_read_select[3]   ; Missing location assignment   ;
; adecoder_read_select[2]   ; Missing location assignment   ;
; adecoder_read_select[4]   ; Missing location assignment   ;
; adecoder_read_select[5]   ; Missing location assignment   ;
; adecoder_read_select[7]   ; Missing location assignment   ;
; adecoder_read_select[6]   ; Missing location assignment   ;
; adecoder_read_select[8]   ; Missing location assignment   ;
; adecoder_read_select[9]   ; Missing location assignment   ;
; adecoder_read_select[11]  ; Missing location assignment   ;
; adecoder_read_select[10]  ; Missing location assignment   ;
; awriteport_input0[15]     ; Missing location assignment   ;
; adecoder_write_select[0]  ; Missing location assignment   ;
; adecoder_write_select[1]  ; Missing location assignment   ;
; adecoder_write_select[3]  ; Missing location assignment   ;
; adecoder_write_select[2]  ; Missing location assignment   ;
; awriteport_input1[15]     ; Missing location assignment   ;
; adecoder_write_select[4]  ; Missing location assignment   ;
; adecoder_write_select[5]  ; Missing location assignment   ;
; adecoder_write_select[7]  ; Missing location assignment   ;
; adecoder_write_select[6]  ; Missing location assignment   ;
; awriteport_input2[15]     ; Missing location assignment   ;
; adecoder_write_select[8]  ; Missing location assignment   ;
; adecoder_write_select[9]  ; Missing location assignment   ;
; adecoder_write_select[11] ; Missing location assignment   ;
; adecoder_write_select[10] ; Missing location assignment   ;
; aclock                    ; Missing location assignment   ;
; awriteport_input0[14]     ; Missing location assignment   ;
; awriteport_input1[14]     ; Missing location assignment   ;
; awriteport_input2[14]     ; Missing location assignment   ;
; awriteport_input0[13]     ; Missing location assignment   ;
; awriteport_input1[13]     ; Missing location assignment   ;
; awriteport_input2[13]     ; Missing location assignment   ;
; awriteport_input0[12]     ; Missing location assignment   ;
; awriteport_input1[12]     ; Missing location assignment   ;
; awriteport_input2[12]     ; Missing location assignment   ;
; awriteport_input0[11]     ; Missing location assignment   ;
; awriteport_input1[11]     ; Missing location assignment   ;
; awriteport_input2[11]     ; Missing location assignment   ;
; awriteport_input0[10]     ; Missing location assignment   ;
; awriteport_input1[10]     ; Missing location assignment   ;
; awriteport_input2[10]     ; Missing location assignment   ;
; awriteport_input0[9]      ; Missing location assignment   ;
; awriteport_input1[9]      ; Missing location assignment   ;
; awriteport_input2[9]      ; Missing location assignment   ;
; awriteport_input0[8]      ; Missing location assignment   ;
; awriteport_input1[8]      ; Missing location assignment   ;
; awriteport_input2[8]      ; Missing location assignment   ;
; awriteport_input0[7]      ; Missing location assignment   ;
; awriteport_input1[7]      ; Missing location assignment   ;
; awriteport_input2[7]      ; Missing location assignment   ;
; awriteport_input0[6]      ; Missing location assignment   ;
; awriteport_input1[6]      ; Missing location assignment   ;
; awriteport_input2[6]      ; Missing location assignment   ;
; awriteport_input0[5]      ; Missing location assignment   ;
; awriteport_input1[5]      ; Missing location assignment   ;
; awriteport_input2[5]      ; Missing location assignment   ;
; awriteport_input0[4]      ; Missing location assignment   ;
; awriteport_input1[4]      ; Missing location assignment   ;
; awriteport_input2[4]      ; Missing location assignment   ;
; awriteport_input0[3]      ; Missing location assignment   ;
; awriteport_input1[3]      ; Missing location assignment   ;
; awriteport_input2[3]      ; Missing location assignment   ;
; awriteport_input0[2]      ; Missing location assignment   ;
; awriteport_input1[2]      ; Missing location assignment   ;
; awriteport_input2[2]      ; Missing location assignment   ;
; awriteport_input0[1]      ; Missing location assignment   ;
; awriteport_input1[1]      ; Missing location assignment   ;
; awriteport_input2[1]      ; Missing location assignment   ;
; awriteport_input0[0]      ; Missing location assignment   ;
; awriteport_input1[0]      ; Missing location assignment   ;
; awriteport_input2[0]      ; Missing location assignment   ;
+---------------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; Compilation Hierarchy Node        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                  ; Entity Name                    ; Library Name ;
+-----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; |simple_module_test_environment   ; 345.5 (0.5)          ; 339.5 (0.5)                      ; 4.0 (0.0)                                         ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 529 (1)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 129  ; 0            ; |simple_module_test_environment                                                                      ; simple_module_test_environment ; work         ;
;    |reg_mod:inst|                 ; 345.0 (0.0)          ; 339.0 (0.0)                      ; 4.0 (0.0)                                         ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 528 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst                                                         ; reg_mod                        ; work         ;
;       |b16_ind_reg:inst|          ; 24.6 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst                                        ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.1 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst|b16bit_latch:inst32                    ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst|b16bit_latch:inst32|8bitdlatch:inst    ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst|b16bit_latch:inst32|8bitdlatch:inst1   ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11                   ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14     ; b16_or                         ; work         ;
;       |b16_ind_reg:inst40|        ; 25.5 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst40                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.3 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst40|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.3 (4.3)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst40|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst40|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.6 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.6 (16.6)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b16_ind_reg:inst41|        ; 24.5 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst41                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst41|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst41|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst41|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b16_ind_reg:inst42|        ; 24.5 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst42                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst42|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst42|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst42|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b16_ind_reg:inst43|        ; 25.0 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst43                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.5 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst43|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst43|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.4 (4.4)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst43|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b16_ind_reg:inst44|        ; 24.6 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst44                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.1 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst44|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst44|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst44|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b16_ind_reg:inst45|        ; 25.2 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst45                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.7 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst45|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.4 (4.4)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst45|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.3 (4.3)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst45|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b16_ind_reg:inst46|        ; 25.0 (0.5)           ; 24.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst46                                      ; b16_ind_reg                    ; work         ;
;          |b16bit_latch:inst32|    ; 8.5 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst46|b16bit_latch:inst32                  ; b16bit_latch                   ; work         ;
;             |8bitdlatch:inst|     ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst46|b16bit_latch:inst32|8bitdlatch:inst  ; 8bitdlatch                     ; work         ;
;             |8bitdlatch:inst1|    ; 4.3 (4.3)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst46|b16bit_latch:inst32|8bitdlatch:inst1 ; 8bitdlatch                     ; work         ;
;          |b8bus_or_gate:inst11|   ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11                 ; b8bus_or_gate                  ; work         ;
;             |b16_or:inst14|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14   ; b16_or                         ; work         ;
;       |b8bus_or_gate:inst47|      ; 44.0 (0.0)           ; 43.0 (0.0)                       ; 1.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 80 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b8bus_or_gate:inst47                                    ; b8bus_or_gate                  ; work         ;
;          |b16_or:inst14|          ; 44.0 (44.0)          ; 43.0 (43.0)                      ; 1.0 (1.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14                      ; b16_or                         ; work         ;
;       |b8bus_or_gate:inst48|      ; 44.3 (0.0)           ; 43.0 (0.0)                       ; 1.0 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 80 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b8bus_or_gate:inst48                                    ; b8bus_or_gate                  ; work         ;
;          |b16_or:inst14|          ; 44.3 (44.3)          ; 43.0 (43.0)                      ; 1.0 (1.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14                      ; b16_or                         ; work         ;
;       |b8bus_or_gate:inst49|      ; 45.9 (0.0)           ; 45.0 (0.0)                       ; 2.0 (0.0)                                         ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 80 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b8bus_or_gate:inst49                                    ; b8bus_or_gate                  ; work         ;
;          |b16_or:inst14|          ; 45.9 (45.9)          ; 45.0 (45.0)                      ; 2.0 (2.0)                                         ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14                      ; b16_or                         ; work         ;
;       |busified_16decoder:inst24| ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|busified_16decoder:inst24                               ; busified_16decoder             ; work         ;
;          |74154:inst24|           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|busified_16decoder:inst24|74154:inst24                  ; 74154                          ; work         ;
;       |busified_16decoder:inst26| ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|busified_16decoder:inst26                               ; busified_16decoder             ; work         ;
;          |74154:inst24|           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|busified_16decoder:inst26|74154:inst24                  ; 74154                          ; work         ;
;       |busified_16decoder:inst28| ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|busified_16decoder:inst28                               ; busified_16decoder             ; work         ;
;          |74154:inst24|           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |simple_module_test_environment|reg_mod:inst|busified_16decoder:inst28|74154:inst24                  ; 74154                          ; work         ;
+-----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                      ;
+---------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; arasegportout[15]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[14]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[13]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[12]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[11]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[10]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[9]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[8]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; arasegportout[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adecoder_read_select[15]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[14]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[13]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[12]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[15] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[14] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[13] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[12] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aregportout1[15]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[14]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[13]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[12]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[11]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[10]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[9]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[8]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout1[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[15]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[14]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[13]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[12]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[11]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[10]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[9]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[8]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aregportout2[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adecoder_read_select[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_read_select[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[15]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[15]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[15]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adecoder_write_select[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aclock                    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[14]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[13]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[13]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[12]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[10]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[7]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[7]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[6]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input0[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input1[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; awriteport_input2[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; adecoder_read_select[15]                                                        ;                   ;         ;
; adecoder_read_select[14]                                                        ;                   ;         ;
; adecoder_read_select[13]                                                        ;                   ;         ;
; adecoder_read_select[12]                                                        ;                   ;         ;
; adecoder_write_select[15]                                                       ;                   ;         ;
; adecoder_write_select[14]                                                       ;                   ;         ;
; adecoder_write_select[13]                                                       ;                   ;         ;
; adecoder_write_select[12]                                                       ;                   ;         ;
; adecoder_read_select[0]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[1]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[3]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[2]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst47|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[4]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[5]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~0                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~1                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~2                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~3                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~4                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~5                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~6                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~7                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~8                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~9                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~10                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~11                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~12                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~13                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~14                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~15                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~16                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~17                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~18                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~19                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~20                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~21                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~22                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~23                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~24                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~25                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~26                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~27                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~28                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~29                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~30                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~31                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~32                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~33                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~34                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~35                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~36                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~37                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~38                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~39                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~40                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~41                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~42                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~43                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~44                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~45                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~46                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~47                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~48                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~49                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~50                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~51                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~52                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~53                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~54                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~55                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~56                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~57                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~58                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~59                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~60                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~61                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~62                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~63                  ; 0                 ; 0       ;
; adecoder_read_select[7]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[6]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~0                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~1                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~2                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[15]~3                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~4                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~5                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~6                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[14]~7                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~8                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~9                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~10                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[13]~11                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~12                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~13                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~14                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[12]~15                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~16                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~17                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~18                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[11]~19                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~20                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~21                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~22                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[10]~23                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~24                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~25                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~26                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[9]~27                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~28                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~29                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~30                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[8]~31                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~32                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~33                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~34                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[7]~35                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~36                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~37                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~38                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[6]~39                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~40                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~41                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~42                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[5]~43                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~44                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~45                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~46                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[4]~47                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~48                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~49                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~50                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[3]~51                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~52                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~53                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~54                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[2]~55                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~56                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~57                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~58                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[1]~59                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~60                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~61                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~62                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst48|b16_or:inst14|F[0]~63                  ; 0                 ; 0       ;
; adecoder_read_select[8]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[9]                                                         ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~0                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~1                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~2                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~3                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~4                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~5                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~6                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~7                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~8                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~9                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~10                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~11                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~12                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~13                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~14                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~15                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~16                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~17                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~18                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~19                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~20                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~21                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~22                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~23                 ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~24                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~25                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~26                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~27                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~28                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~29                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~30                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~31                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~32                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~33                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~34                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~35                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~36                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~37                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~38                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~39                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~40                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~41                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~42                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~43                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~44                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~45                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~46                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~47                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~48                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~49                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~50                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~51                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~52                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~53                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~54                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~55                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~56                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~57                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~58                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~59                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~60                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~61                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~62                  ; 0                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~63                  ; 0                 ; 0       ;
; adecoder_read_select[11]                                                        ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; adecoder_read_select[10]                                                        ;                   ;         ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~0                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~1                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~2                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[15]~3                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~4                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~5                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~6                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[14]~7                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~8                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~9                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~10                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[13]~11                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~12                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~13                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~14                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[12]~15                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~16                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~17                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~18                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[11]~19                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~20                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~21                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~22                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[10]~23                 ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~24                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~25                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~26                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[9]~27                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~28                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~29                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~30                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[8]~31                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~32                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~33                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~34                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[7]~35                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~36                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~37                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~38                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[6]~39                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~40                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~41                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~42                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[5]~43                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~44                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~45                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~46                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[4]~47                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~48                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~49                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~50                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[3]~51                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~52                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~53                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~54                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[2]~55                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~56                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~57                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~58                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[1]~59                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~60                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~61                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~62                  ; 1                 ; 0       ;
;      - reg_mod:inst|b8bus_or_gate:inst49|b16_or:inst14|F[0]~63                  ; 1                 ; 0       ;
; awriteport_input0[15]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[15]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
; adecoder_write_select[0]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|25                   ; 1                 ; 0       ;
; adecoder_write_select[1]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|25                   ; 1                 ; 0       ;
; adecoder_write_select[3]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|25                   ; 1                 ; 0       ;
; adecoder_write_select[2]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst24|74154:inst24|25                   ; 1                 ; 0       ;
; awriteport_input1[15]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[15]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 0                 ; 0       ;
; adecoder_write_select[4]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|25                   ; 1                 ; 0       ;
; adecoder_write_select[5]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|25                   ; 1                 ; 0       ;
; adecoder_write_select[7]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|32                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|30                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|31                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|29                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|28                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|27                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|26                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|25                   ; 0                 ; 0       ;
; adecoder_write_select[6]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|32                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|30                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|31                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|29                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|28                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|27                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|26                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst26|74154:inst24|25                   ; 0                 ; 0       ;
; awriteport_input2[15]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[15]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[15] ; 1                 ; 0       ;
; adecoder_write_select[8]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|32                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|30                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|31                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|29                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|28                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|27                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|26                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|25                   ; 0                 ; 0       ;
; adecoder_write_select[9]                                                        ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|32                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|30                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|31                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|29                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|28                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|27                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|26                   ; 0                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|25                   ; 0                 ; 0       ;
; adecoder_write_select[11]                                                       ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|25                   ; 1                 ; 0       ;
; adecoder_write_select[10]                                                       ;                   ;         ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|32                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|30                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|31                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|29                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|28                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|27                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|26                   ; 1                 ; 0       ;
;      - reg_mod:inst|busified_16decoder:inst28|74154:inst24|25                   ; 1                 ; 0       ;
; aclock                                                                          ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|inst10~0                                   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|inst10~0                                 ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|inst10~0                                 ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|inst10~0                                 ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|inst10~0                                 ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|inst10~0                                 ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|inst10~0                                 ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|inst10~0                                 ; 1                 ; 0       ;
; awriteport_input0[14]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[14]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
; awriteport_input1[14]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[14]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 1                 ; 0       ;
; awriteport_input2[14]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[14]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[14] ; 0                 ; 0       ;
; awriteport_input0[13]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[13]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 1                 ; 0       ;
; awriteport_input1[13]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[13]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
; awriteport_input2[13]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[13]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[13] ; 0                 ; 0       ;
; awriteport_input0[12]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[12]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
; awriteport_input1[12]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[12]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 1                 ; 0       ;
; awriteport_input2[12]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[12]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[12] ; 0                 ; 0       ;
; awriteport_input0[11]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[11]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
; awriteport_input1[11]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[11]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
; awriteport_input2[11]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[11]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[11] ; 1                 ; 0       ;
; awriteport_input0[10]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[10]   ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 0                 ; 0       ;
; awriteport_input1[10]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[10]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
; awriteport_input2[10]                                                           ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[10]   ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[10] ; 1                 ; 0       ;
; awriteport_input0[9]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[9]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
; awriteport_input1[9]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[9]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 0                 ; 0       ;
; awriteport_input2[9]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[9]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[9]  ; 1                 ; 0       ;
; awriteport_input0[8]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[8]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
; awriteport_input1[8]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[8]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
; awriteport_input2[8]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[8]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[8]  ; 1                 ; 0       ;
; awriteport_input0[7]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[7]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
; awriteport_input1[7]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[7]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 0                 ; 0       ;
; awriteport_input2[7]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[7]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[7]  ; 1                 ; 0       ;
; awriteport_input0[6]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[6]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 0                 ; 0       ;
; awriteport_input1[6]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[6]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
; awriteport_input2[6]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[6]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[6]  ; 1                 ; 0       ;
; awriteport_input0[5]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[5]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
; awriteport_input1[5]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[5]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
; awriteport_input2[5]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[5]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[5]  ; 1                 ; 0       ;
; awriteport_input0[4]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[4]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
; awriteport_input1[4]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[4]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 1                 ; 0       ;
; awriteport_input2[4]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[4]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[4]  ; 0                 ; 0       ;
; awriteport_input0[3]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[3]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
; awriteport_input1[3]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[3]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
; awriteport_input2[3]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[3]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[3]  ; 0                 ; 0       ;
; awriteport_input0[2]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[2]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 0                 ; 0       ;
; awriteport_input1[2]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[2]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
; awriteport_input2[2]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[2]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[2]  ; 1                 ; 0       ;
; awriteport_input0[1]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[1]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 0                 ; 0       ;
; awriteport_input1[1]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[1]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
; awriteport_input2[1]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[1]    ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[1]  ; 1                 ; 0       ;
; awriteport_input0[0]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[0]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
; awriteport_input1[0]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[0]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
; awriteport_input2[0]                                                            ;                   ;         ;
;      - reg_mod:inst|b16_ind_reg:inst|b8bus_or_gate:inst11|b16_or:inst14|F[0]    ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst41|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst40|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst42|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst43|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst44|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst45|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
;      - reg_mod:inst|b16_ind_reg:inst46|b8bus_or_gate:inst11|b16_or:inst14|F[0]  ; 0                 ; 0       ;
+---------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; reg_mod:inst|b16_ind_reg:inst40|inst10~0 ; LABCELL_X24_Y8_N27  ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst41|inst10~0 ; LABCELL_X20_Y9_N9   ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst42|inst10~0 ; LABCELL_X19_Y8_N24  ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst43|inst10~0 ; MLABCELL_X18_Y7_N18 ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst44|inst10~0 ; LABCELL_X19_Y7_N48  ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst45|inst10~0 ; LABCELL_X19_Y6_N51  ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst46|inst10~0 ; LABCELL_X21_Y7_N3   ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reg_mod:inst|b16_ind_reg:inst|inst10~0   ; LABCELL_X20_Y6_N6   ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,118 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 79 / 6,048 ( 1 % )        ;
; C2 interconnects             ; 369 / 54,648 ( < 1 % )    ;
; C4 interconnects             ; 281 / 25,920 ( 1 % )      ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 48 / 140,056 ( < 1 % )    ;
; Global clocks                ; 0 / 16 ( 0 % )            ;
; Local interconnects          ; 273 / 36,960 ( < 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 105 / 5,984 ( 2 % )       ;
; R14/C12 interconnect drivers ; 123 / 9,504 ( 1 % )       ;
; R3 interconnects             ; 455 / 60,192 ( < 1 % )    ;
; R6 interconnects             ; 699 / 127,072 ( < 1 % )   ;
; Spine clocks                 ; 0 / 120 ( 0 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                 ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                ; 0            ; 0            ; 0            ; 0            ; 0            ; 129       ; 0            ; 0            ; 129       ; 129       ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable        ; 129          ; 129          ; 129          ; 129          ; 129          ; 0         ; 129          ; 129          ; 0         ; 0         ; 129          ; 81           ; 129          ; 129          ; 129          ; 129          ; 81           ; 129          ; 129          ; 129          ; 129          ; 81           ; 129          ; 129          ; 129          ; 129          ; 129          ; 129          ;
; Total Fail                ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; arasegportout[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; arasegportout[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout1[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aregportout2[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_read_select[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adecoder_write_select[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aclock                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input0[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input1[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; awriteport_input2[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "simple_module_test_environment"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 129 pins of 129 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:03
Warning (335093): The Timing Analyzer is analyzing 128 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_module_test_environment.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/dudkr/Desktop/16 bit computer/A- current/a-Fpga implementation/16_bit/output_files/simple_module_test_environment.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6257 megabytes
    Info: Processing ended: Thu Nov 03 20:54:29 2022
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/dudkr/Desktop/16 bit computer/A- current/a-Fpga implementation/16_bit/output_files/simple_module_test_environment.fit.smsg.


