Analysis & Synthesis report for Fan
Wed Dec 16 23:20:46 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |Fan|LCD1602:lcd1|n_state
  9. State Machine - |Fan|LCD1602:lcd1|c_state
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Inverted Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Parameter Settings for User Entity Instance: fix_time:ft1
 15. Parameter Settings for User Entity Instance: LCD1602:lcd1
 16. Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Div1
 17. Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Div0
 18. Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Mod1
 19. Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Mod0
 20. Analysis & Synthesis Messages
 21. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                              ;
+-----------------------------+---------------------------------------------+
; Analysis & Synthesis Status ; Successful - Wed Dec 16 23:20:46 2020       ;
; Quartus Prime Version       ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name               ; Fan                                         ;
; Top-level Entity Name       ; Fan                                         ;
; Family                      ; MAX II                                      ;
; Total logic elements        ; 629                                         ;
; Total pins                  ; 57                                          ;
; Total virtual pins          ; 0                                           ;
; UFM blocks                  ; 0 / 1 ( 0 % )                               ;
+-----------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EPM1270T144C5      ;                    ;
; Top-level entity name                                            ; Fan                ; Fan                ;
; Family name                                                      ; MAX II             ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                   ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                               ; Library ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------+---------+
; CLK_n.v                          ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/CLK_n.v                                                 ;         ;
; debounce.v                       ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/debounce.v                                              ;         ;
; picture.v                        ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/picture.v                                               ;         ;
; fix_time.v                       ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/fix_time.v                                              ;         ;
; Segled.v                         ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/Segled.v                                                ;         ;
; Fan.v                            ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/Fan.v                                                   ;         ;
; LCD1602.v                        ; yes             ; User Verilog HDL File        ; B:/BPUTproject/Fan/LCD1602.v                                               ;         ;
; lpm_divide.tdf                   ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_divide.tdf      ;         ;
; abs_divider.inc                  ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/abs_divider.inc     ;         ;
; sign_div_unsign.inc              ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sign_div_unsign.inc ;         ;
; aglobal201.inc                   ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc      ;         ;
; db/lpm_divide_ovl.tdf            ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/lpm_divide_ovl.tdf                                   ;         ;
; db/sign_div_unsign_9kh.tdf       ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/sign_div_unsign_9kh.tdf                              ;         ;
; db/alt_u_div_die.tdf             ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/alt_u_div_die.tdf                                    ;         ;
; db/add_sub_e7c.tdf               ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/add_sub_e7c.tdf                                      ;         ;
; db/add_sub_f7c.tdf               ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/add_sub_f7c.tdf                                      ;         ;
; db/add_sub_g7c.tdf               ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/add_sub_g7c.tdf                                      ;         ;
; db/add_sub_h7c.tdf               ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/add_sub_h7c.tdf                                      ;         ;
; db/add_sub_i7c.tdf               ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/add_sub_i7c.tdf                                      ;         ;
; db/lpm_divide_rnl.tdf            ; yes             ; Auto-Generated Megafunction  ; B:/BPUTproject/Fan/db/lpm_divide_rnl.tdf                                   ;         ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Total logic elements                        ; 629   ;
;     -- Combinational with no register       ; 392   ;
;     -- Register only                        ; 110   ;
;     -- Combinational with a register        ; 127   ;
;                                             ;       ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 189   ;
;     -- 3 input functions                    ; 106   ;
;     -- 2 input functions                    ; 168   ;
;     -- 1 input functions                    ; 55    ;
;     -- 0 input functions                    ; 1     ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 496   ;
;     -- arithmetic mode                      ; 133   ;
;     -- qfbk mode                            ; 0     ;
;     -- register cascade mode                ; 0     ;
;     -- synchronous clear/load mode          ; 50    ;
;     -- asynchronous clear/load mode         ; 0     ;
;                                             ;       ;
; Total registers                             ; 237   ;
; Total logic cells in carry chains           ; 167   ;
; I/O pins                                    ; 57    ;
; Maximum fan-out node                        ; clk   ;
; Maximum fan-out                             ; 234   ;
; Total fan-out                               ; 2042  ;
; Average fan-out                             ; 2.98  ;
+---------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                  ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |Fan                                      ; 629 (53)    ; 237          ; 0          ; 57   ; 0            ; 392 (34)     ; 110 (2)           ; 127 (17)         ; 167 (12)        ; 0 (0)      ; |Fan                                                                                                                                 ; Fan                 ; work         ;
;    |CLK_n:c1|                             ; 40 (40)     ; 11           ; 0          ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 11 (11)          ; 29 (29)         ; 0 (0)      ; |Fan|CLK_n:c1                                                                                                                        ; CLK_n               ; work         ;
;    |LCD1602:lcd1|                         ; 183 (183)   ; 118          ; 0          ; 0    ; 0            ; 65 (65)      ; 82 (82)           ; 36 (36)          ; 23 (23)         ; 0 (0)      ; |Fan|LCD1602:lcd1                                                                                                                    ; LCD1602             ; work         ;
;    |Segled:s1|                            ; 206 (72)    ; 19           ; 0          ; 0    ; 0            ; 187 (53)     ; 2 (2)             ; 17 (17)          ; 76 (0)          ; 0 (0)      ; |Fan|Segled:s1                                                                                                                       ; Segled              ; work         ;
;       |lpm_divide:Div0|                   ; 32 (0)      ; 0            ; 0          ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_ovl:auto_generated|  ; 32 (0)      ; 0            ; 0          ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0|lpm_divide_ovl:auto_generated                                                                         ; lpm_divide_ovl      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 32 (0)      ; 0            ; 0          ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider                                             ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_die:divider|    ; 32 (14)     ; 0            ; 0          ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider                       ; alt_u_div_die       ; work         ;
;                   |add_sub_h7c:add_sub_3| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3 ; add_sub_h7c         ; work         ;
;                   |add_sub_i7c:add_sub_4| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4 ; add_sub_i7c         ; work         ;
;                   |add_sub_i7c:add_sub_5| ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_5 ; add_sub_i7c         ; work         ;
;       |lpm_divide:Div1|                   ; 32 (0)      ; 0            ; 0          ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_ovl:auto_generated|  ; 32 (0)      ; 0            ; 0          ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1|lpm_divide_ovl:auto_generated                                                                         ; lpm_divide_ovl      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 32 (0)      ; 0            ; 0          ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider                                             ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_die:divider|    ; 32 (14)     ; 0            ; 0          ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider                       ; alt_u_div_die       ; work         ;
;                   |add_sub_h7c:add_sub_3| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3 ; add_sub_h7c         ; work         ;
;                   |add_sub_i7c:add_sub_4| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4 ; add_sub_i7c         ; work         ;
;                   |add_sub_i7c:add_sub_5| ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Div1|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_5 ; add_sub_i7c         ; work         ;
;       |lpm_divide:Mod0|                   ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_rnl:auto_generated|  ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0|lpm_divide_rnl:auto_generated                                                                         ; lpm_divide_rnl      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider                                             ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_die:divider|    ; 35 (15)     ; 0            ; 0          ; 0    ; 0            ; 35 (15)      ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider                       ; alt_u_div_die       ; work         ;
;                   |add_sub_h7c:add_sub_3| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3 ; add_sub_h7c         ; work         ;
;                   |add_sub_i7c:add_sub_4| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4 ; add_sub_i7c         ; work         ;
;                   |add_sub_i7c:add_sub_5| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod0|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_5 ; add_sub_i7c         ; work         ;
;       |lpm_divide:Mod1|                   ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_rnl:auto_generated|  ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1|lpm_divide_rnl:auto_generated                                                                         ; lpm_divide_rnl      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider                                             ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_die:divider|    ; 35 (15)     ; 0            ; 0          ; 0    ; 0            ; 35 (15)      ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider                       ; alt_u_div_die       ; work         ;
;                   |add_sub_h7c:add_sub_3| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3 ; add_sub_h7c         ; work         ;
;                   |add_sub_i7c:add_sub_4| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4 ; add_sub_i7c         ; work         ;
;                   |add_sub_i7c:add_sub_5| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Fan|Segled:s1|lpm_divide:Mod1|lpm_divide_rnl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_5 ; add_sub_i7c         ; work         ;
;    |debounce:u1|                          ; 30 (30)     ; 25           ; 0          ; 0    ; 0            ; 5 (5)        ; 20 (20)           ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |Fan|debounce:u1                                                                                                                     ; debounce            ; work         ;
;    |fix_time:ft1|                         ; 52 (52)     ; 18           ; 0          ; 0    ; 0            ; 34 (34)      ; 4 (4)             ; 14 (14)          ; 22 (22)         ; 0 (0)      ; |Fan|fix_time:ft1                                                                                                                    ; fix_time            ; work         ;
;    |picture:p1|                           ; 65 (65)     ; 27           ; 0          ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 27 (27)          ; 0 (0)           ; 0 (0)      ; |Fan|picture:p1                                                                                                                      ; picture             ; work         ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Fan|LCD1602:lcd1|n_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-----------------+--------------------+-------------------+----------------+------------------+--------------------+----------------------+--------------+
; Name                 ; n_state.ROW2_D ; n_state.ROW2_C ; n_state.ROW2_E ; n_state.ROW2_F ; n_state.ROW2_A ; n_state.ROW2_B ; n_state.ROW2_9 ; n_state.ROW2_8 ; n_state.ROW1_E ; n_state.ROW1_D ; n_state.ROW1_F ; n_state.ROW2_ADDR ; n_state.ROW1_B ; n_state.ROW1_C ; n_state.ROW1_A ; n_state.ROW1_9 ; n_state.ROW2_2 ; n_state.ROW2_3 ; n_state.ROW2_1 ; n_state.ROW2_0 ; n_state.ROW2_5 ; n_state.ROW2_4 ; n_state.ROW2_6 ; n_state.ROW2_7 ; n_state.ROW1_3 ; n_state.ROW1_4 ; n_state.ROW1_2 ; n_state.ROW1_1 ; n_state.ROW1_6 ; n_state.ROW1_5 ; n_state.ROW1_7 ; n_state.ROW1_8 ; n_state.DISP_ON ; n_state.ENTRY_MODE ; n_state.ROW1_ADDR ; n_state.ROW1_0 ; n_state.DISP_OFF ; n_state.DISP_CLEAR ; n_state.SET_FUNCTION ; n_state.IDLE ;
+----------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-----------------+--------------------+-------------------+----------------+------------------+--------------------+----------------------+--------------+
; n_state.IDLE         ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 0            ;
; n_state.SET_FUNCTION ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 1                    ; 1            ;
; n_state.DISP_CLEAR   ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 1                  ; 0                    ; 1            ;
; n_state.DISP_OFF     ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 1                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_0       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 1              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_ADDR    ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 1                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ENTRY_MODE   ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 1                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.DISP_ON      ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_8       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_7       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_5       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_6       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_1       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_2       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_4       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_3       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_7       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_6       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_4       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_5       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_0       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_1       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_3       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_2       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_9       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_A       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_C       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_B       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_ADDR    ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_F       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_D       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW1_E       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_8       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_9       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_B       ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_A       ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_F       ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_E       ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_C       ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; n_state.ROW2_D       ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
+----------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-----------------+--------------------+-------------------+----------------+------------------+--------------------+----------------------+--------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Fan|LCD1602:lcd1|c_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-----------------+--------------------+-------------------+----------------+------------------+--------------------+----------------------+--------------+
; Name                 ; c_state.ROW2_D ; c_state.ROW2_C ; c_state.ROW2_E ; c_state.ROW2_F ; c_state.ROW2_A ; c_state.ROW2_B ; c_state.ROW2_9 ; c_state.ROW2_8 ; c_state.ROW1_E ; c_state.ROW1_D ; c_state.ROW1_F ; c_state.ROW2_ADDR ; c_state.ROW1_B ; c_state.ROW1_C ; c_state.ROW1_A ; c_state.ROW1_9 ; c_state.ROW2_2 ; c_state.ROW2_3 ; c_state.ROW2_1 ; c_state.ROW2_0 ; c_state.ROW2_5 ; c_state.ROW2_4 ; c_state.ROW2_6 ; c_state.ROW2_7 ; c_state.ROW1_3 ; c_state.ROW1_4 ; c_state.ROW1_2 ; c_state.ROW1_1 ; c_state.ROW1_6 ; c_state.ROW1_5 ; c_state.ROW1_7 ; c_state.ROW1_8 ; c_state.DISP_ON ; c_state.ENTRY_MODE ; c_state.ROW1_ADDR ; c_state.ROW1_0 ; c_state.DISP_OFF ; c_state.DISP_CLEAR ; c_state.SET_FUNCTION ; c_state.IDLE ;
+----------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-----------------+--------------------+-------------------+----------------+------------------+--------------------+----------------------+--------------+
; c_state.IDLE         ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 0            ;
; c_state.SET_FUNCTION ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 1                    ; 1            ;
; c_state.DISP_CLEAR   ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 1                  ; 0                    ; 1            ;
; c_state.DISP_OFF     ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 1                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_0       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 1              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_ADDR    ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 1                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ENTRY_MODE   ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 1                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.DISP_ON      ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_8       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_7       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_5       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_6       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_1       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_2       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_4       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_3       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_7       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_6       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_4       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_5       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_0       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_1       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_3       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_2       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_9       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_A       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_C       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_B       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_ADDR    ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_F       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_D       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW1_E       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_8       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_9       ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_B       ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_A       ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_F       ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_E       ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_C       ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
; c_state.ROW2_D       ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                  ; 0                 ; 0              ; 0                ; 0                  ; 0                    ; 1            ;
+----------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+-----------------+--------------------+-------------------+----------------+------------------+--------------------+----------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                ;
+----------------------------------------------------------------------------------------------------------+----------------------------------------+
; Register name                                                                                            ; Reason for Removal                     ;
+----------------------------------------------------------------------------------------------------------+----------------------------------------+
; LCD1602:lcd1|row_2[1,3]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[5]                                                                                    ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[6,7,11]                                                                               ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[13]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[14,15,19]                                                                             ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[21]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[22..24]                                                                               ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[29]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[31,33..35]                                                                            ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[37]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[39,43]                                                                                ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[45]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[47,49]                                                                                ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[53]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[55,57,58]                                                                             ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[61]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[63,64,67]                                                                             ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[68,69]                                                                                ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[71,74]                                                                                ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[77]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[79,81..84]                                                                            ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[85]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[87,89]                                                                                ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[93]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[95,97,98]                                                                             ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[101]                                                                                  ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[103]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[104,109,110]                                                                          ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[111]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[115]                                                                                  ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[116]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[117,118]                                                                              ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_2[119..121,124,127]                                                                     ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[0,1,3,7,9,11]                                                                         ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[14]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[15]                                                                                   ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[16]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[19]                                                                                   ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[20,22]                                                                                ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[23,27]                                                                                ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[30]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[31..36]                                                                               ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[37]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[38,39,44]                                                                             ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[45]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[47..49,51]                                                                            ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[53]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[55..60]                                                                               ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[61]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[62,63,65,67,68]                                                                       ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[69]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[71]                                                                                   ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[75,77]                                                                                ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[79]                                                                                   ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[81,85,86]                                                                             ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[87]                                                                                   ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[88,89]                                                                                ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[92]                                                                                   ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[93,94]                                                                                ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[95..97]                                                                               ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[99]                                                                                   ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[100]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[101,102]                                                                              ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[103,105]                                                                              ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[106]                                                                                  ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[107]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[109,110]                                                                              ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[111]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[112,114]                                                                              ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[115]                                                                                  ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[116,118]                                                                              ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[119,121..124]                                                                         ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_1[125]                                                                                  ; Stuck at VCC due to stuck port data_in ;
; LCD1602:lcd1|row_1[127]                                                                                  ; Stuck at GND due to stuck port data_in ;
; n[0]                                                                                                     ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|row_2[25..27,30,38,65,72,75,78,80,86,107]                                                   ; Merged with LCD1602:lcd1|row_2[0]      ;
; LCD1602:lcd1|row_2[4,8..10,12,17,18,20,28,36,44,52,60,73,76,88,91,96,105,122,123,126]                    ; Merged with LCD1602:lcd1|row_2[2]      ;
; LCD1602:lcd1|row_1[5,8,10,13,17,21,24,26,28,29,40..43,46,50,52,54,64,66,70,72,74,78,80,82,83,98,104,113] ; Merged with LCD1602:lcd1|row_2[2]      ;
; LCD1602:lcd1|row_2[42,46,70,114,125]                                                                     ; Merged with LCD1602:lcd1|row_2[2]      ;
; LCD1602:lcd1|row_1[2,4,6,12,18,25,73,76,84,90,91,108,117,120,126]                                        ; Merged with LCD1602:lcd1|row_2[2]      ;
; LCD1602:lcd1|row_2[48,51,56,94,102]                                                                      ; Merged with LCD1602:lcd1|row_2[16]     ;
; LCD1602:lcd1|row_2[41,108,112]                                                                           ; Merged with LCD1602:lcd1|row_2[32]     ;
; LCD1602:lcd1|row_2[50,54,59,62,66,90,92,99,100,106,113]                                                  ; Merged with LCD1602:lcd1|row_2[40]     ;
; n[6,7]                                                                                                   ; Merged with n[5]                       ;
; LCD1602:lcd1|cnt_500hz[1]                                                                                ; Stuck at GND due to stuck port data_in ;
; LCD1602:lcd1|n_state~2                                                                                   ; Lost fanout                            ;
; LCD1602:lcd1|n_state~3                                                                                   ; Lost fanout                            ;
; LCD1602:lcd1|n_state~4                                                                                   ; Lost fanout                            ;
; LCD1602:lcd1|n_state~5                                                                                   ; Lost fanout                            ;
; LCD1602:lcd1|n_state~6                                                                                   ; Lost fanout                            ;
; LCD1602:lcd1|n_state~7                                                                                   ; Lost fanout                            ;
; LCD1602:lcd1|c_state~82                                                                                  ; Lost fanout                            ;
; LCD1602:lcd1|c_state~83                                                                                  ; Lost fanout                            ;
; LCD1602:lcd1|c_state~84                                                                                  ; Lost fanout                            ;
; LCD1602:lcd1|c_state~85                                                                                  ; Lost fanout                            ;
; LCD1602:lcd1|c_state~86                                                                                  ; Lost fanout                            ;
; LCD1602:lcd1|c_state~87                                                                                  ; Lost fanout                            ;
; LCD1602:lcd1|row_2[16]                                                                                   ; Merged with LCD1602:lcd1|row_2[0]      ;
; LCD1602:lcd1|row_2[40]                                                                                   ; Merged with LCD1602:lcd1|row_2[32]     ;
; Total Number of Removed Registers = 269                                                                  ;                                        ;
+----------------------------------------------------------------------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 237   ;
; Number of registers using Synchronous Clear  ; 47    ;
; Number of registers using Synchronous Load   ; 3     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 127   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------+
; Inverted Register Statistics                      ;
+-----------------------------------------+---------+
; Inverted Register                       ; Fan out ;
+-----------------------------------------+---------+
; picture:p1|hang[0]                      ; 1       ;
; picture:p1|hang[1]                      ; 1       ;
; picture:p1|hang[2]                      ; 1       ;
; picture:p1|hang[3]                      ; 1       ;
; picture:p1|hang[4]                      ; 1       ;
; picture:p1|hang[5]                      ; 1       ;
; picture:p1|hang[6]                      ; 1       ;
; picture:p1|hang[7]                      ; 1       ;
; Segled:s1|DSN[0]                        ; 1       ;
; Segled:s1|DSN[1]                        ; 1       ;
; Segled:s1|DSN[2]                        ; 1       ;
; Segled:s1|DSN[3]                        ; 1       ;
; Segled:s1|DSN[4]                        ; 1       ;
; Segled:s1|DSN[5]                        ; 1       ;
; Segled:s1|DSN[6]                        ; 1       ;
; Segled:s1|DSN[7]                        ; 1       ;
; D[0]                                    ; 13      ;
; Tem[4]                                  ; 17      ;
; debounce:u1|key_sec[0]                  ; 2       ;
; debounce:u1|key_sec_pre[0]              ; 1       ;
; debounce:u1|key_sec[1]                  ; 2       ;
; debounce:u1|key_sec_pre[1]              ; 1       ;
; debounce:u1|key_sec_pre[3]              ; 1       ;
; debounce:u1|key_sec[3]                  ; 2       ;
; debounce:u1|key_sec_pre[2]              ; 1       ;
; debounce:u1|key_sec[2]                  ; 2       ;
; Tem[2]                                  ; 1       ;
; debounce:u1|key_sec[4]                  ; 2       ;
; debounce:u1|key_sec_pre[4]              ; 1       ;
; debounce:u1|key_rst[0]                  ; 2       ;
; debounce:u1|key_rst[1]                  ; 2       ;
; debounce:u1|key_rst_pre[0]              ; 1       ;
; debounce:u1|key_rst_pre[1]              ; 1       ;
; debounce:u1|key_rst[2]                  ; 2       ;
; debounce:u1|key_rst[3]                  ; 2       ;
; debounce:u1|key_rst_pre[2]              ; 1       ;
; debounce:u1|key_rst_pre[3]              ; 1       ;
; debounce:u1|key_rst[4]                  ; 2       ;
; debounce:u1|key_rst_pre[4]              ; 1       ;
; Total number of inverted registers = 39 ;         ;
+-----------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Fan|LCD1602:lcd1|cnt_500hz[1]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Fan|fix_time:ft1|time_model[0] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |Fan|P[0]                       ;
; 8:1                ; 7 bits    ; 35 LEs        ; 14 LEs               ; 21 LEs                 ; Yes        ; |Fan|n[1]                       ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Fan|LCD1602:lcd1|count_off[3]  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |Fan|Tem[1]                     ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |Fan|fix_time:ft1|Time[5]       ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Fan|D[1]                       ;
; 172:1              ; 6 bits    ; 684 LEs       ; 120 LEs              ; 564 LEs                ; Yes        ; |Fan|Segled:s1|segled[0]        ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Fan|picture:p1|hang[1]         ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |Fan|Tem[4]                     ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |Fan|picture:p1|red             ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Fan|picture:p1|red             ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Fan|picture:p1|red             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |Fan|picture:p1|red             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------+


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fix_time:ft1 ;
+----------------+-------+----------------------------------+
; Parameter Name ; Value ; Type                             ;
+----------------+-------+----------------------------------+
; N              ; 1000  ; Signed Integer                   ;
+----------------+-------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: LCD1602:lcd1 ;
+----------------+----------+-------------------------------+
; Parameter Name ; Value    ; Type                          ;
+----------------+----------+-------------------------------+
; TIME_20MS      ; 20       ; Signed Integer                ;
; TIME_500HZ     ; 2        ; Signed Integer                ;
; IDLE           ; 00000000 ; Unsigned Binary               ;
; SET_FUNCTION   ; 00000001 ; Unsigned Binary               ;
; DISP_OFF       ; 00000011 ; Unsigned Binary               ;
; DISP_CLEAR     ; 00000010 ; Unsigned Binary               ;
; ENTRY_MODE     ; 00000110 ; Unsigned Binary               ;
; DISP_ON        ; 00000111 ; Unsigned Binary               ;
; ROW1_ADDR      ; 00000101 ; Unsigned Binary               ;
; ROW1_0         ; 00000100 ; Unsigned Binary               ;
; ROW1_1         ; 00001100 ; Unsigned Binary               ;
; ROW1_2         ; 00001101 ; Unsigned Binary               ;
; ROW1_3         ; 00001111 ; Unsigned Binary               ;
; ROW1_4         ; 00001110 ; Unsigned Binary               ;
; ROW1_5         ; 00001010 ; Unsigned Binary               ;
; ROW1_6         ; 00001011 ; Unsigned Binary               ;
; ROW1_7         ; 00001001 ; Unsigned Binary               ;
; ROW1_8         ; 00001000 ; Unsigned Binary               ;
; ROW1_9         ; 00011000 ; Unsigned Binary               ;
; ROW1_A         ; 00011001 ; Unsigned Binary               ;
; ROW1_B         ; 00011011 ; Unsigned Binary               ;
; ROW1_C         ; 00011010 ; Unsigned Binary               ;
; ROW1_D         ; 00011110 ; Unsigned Binary               ;
; ROW1_E         ; 00011111 ; Unsigned Binary               ;
; ROW1_F         ; 00011101 ; Unsigned Binary               ;
; ROW2_ADDR      ; 00011100 ; Unsigned Binary               ;
; ROW2_0         ; 00010100 ; Unsigned Binary               ;
; ROW2_1         ; 00010101 ; Unsigned Binary               ;
; ROW2_2         ; 00010111 ; Unsigned Binary               ;
; ROW2_3         ; 00010110 ; Unsigned Binary               ;
; ROW2_4         ; 00010010 ; Unsigned Binary               ;
; ROW2_5         ; 00010011 ; Unsigned Binary               ;
; ROW2_6         ; 00010001 ; Unsigned Binary               ;
; ROW2_7         ; 00010000 ; Unsigned Binary               ;
; ROW2_8         ; 00110000 ; Unsigned Binary               ;
; ROW2_9         ; 00110001 ; Unsigned Binary               ;
; ROW2_A         ; 00110011 ; Unsigned Binary               ;
; ROW2_B         ; 00110010 ; Unsigned Binary               ;
; ROW2_C         ; 00110110 ; Unsigned Binary               ;
; ROW2_D         ; 00110111 ; Unsigned Binary               ;
; ROW2_E         ; 00110101 ; Unsigned Binary               ;
; ROW2_F         ; 00110100 ; Unsigned Binary               ;
+----------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Div1 ;
+------------------------+----------------+----------------------------------+
; Parameter Name         ; Value          ; Type                             ;
+------------------------+----------------+----------------------------------+
; LPM_WIDTHN             ; 6              ; Untyped                          ;
; LPM_WIDTHD             ; 4              ; Untyped                          ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_PIPELINE           ; 0              ; Untyped                          ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                          ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                          ;
; CBXI_PARAMETER         ; lpm_divide_ovl ; Untyped                          ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                          ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                          ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                   ;
+------------------------+----------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Div0 ;
+------------------------+----------------+----------------------------------+
; Parameter Name         ; Value          ; Type                             ;
+------------------------+----------------+----------------------------------+
; LPM_WIDTHN             ; 6              ; Untyped                          ;
; LPM_WIDTHD             ; 4              ; Untyped                          ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_PIPELINE           ; 0              ; Untyped                          ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                          ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                          ;
; CBXI_PARAMETER         ; lpm_divide_ovl ; Untyped                          ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                          ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                          ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                   ;
+------------------------+----------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Mod1 ;
+------------------------+----------------+----------------------------------+
; Parameter Name         ; Value          ; Type                             ;
+------------------------+----------------+----------------------------------+
; LPM_WIDTHN             ; 6              ; Untyped                          ;
; LPM_WIDTHD             ; 4              ; Untyped                          ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_PIPELINE           ; 0              ; Untyped                          ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                          ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                          ;
; CBXI_PARAMETER         ; lpm_divide_rnl ; Untyped                          ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                          ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                          ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                   ;
+------------------------+----------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: Segled:s1|lpm_divide:Mod0 ;
+------------------------+----------------+----------------------------------+
; Parameter Name         ; Value          ; Type                             ;
+------------------------+----------------+----------------------------------+
; LPM_WIDTHN             ; 6              ; Untyped                          ;
; LPM_WIDTHD             ; 4              ; Untyped                          ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                          ;
; LPM_PIPELINE           ; 0              ; Untyped                          ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                          ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                          ;
; CBXI_PARAMETER         ; lpm_divide_rnl ; Untyped                          ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                          ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                          ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                   ;
+------------------------+----------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Wed Dec 16 23:20:38 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Fan -c Fan
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file clk_n.v
    Info (12023): Found entity 1: CLK_n File: B:/BPUTproject/Fan/CLK_n.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file debounce.v
    Info (12023): Found entity 1: debounce File: B:/BPUTproject/Fan/debounce.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file picture.v
    Info (12023): Found entity 1: picture File: B:/BPUTproject/Fan/picture.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file fix_time.v
    Info (12023): Found entity 1: fix_time File: B:/BPUTproject/Fan/fix_time.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file segled.v
    Info (12023): Found entity 1: Segled File: B:/BPUTproject/Fan/Segled.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file fan.v
    Info (12023): Found entity 1: Fan File: B:/BPUTproject/Fan/Fan.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lcd1602.v
    Info (12023): Found entity 1: LCD1602 File: B:/BPUTproject/Fan/LCD1602.v Line: 1
Info (12127): Elaborating entity "Fan" for the top level hierarchy
Warning (10230): Verilog HDL assignment warning at Fan.v(84): truncated value with size 32 to match size of target (6) File: B:/BPUTproject/Fan/Fan.v Line: 84
Warning (10230): Verilog HDL assignment warning at Fan.v(87): truncated value with size 32 to match size of target (6) File: B:/BPUTproject/Fan/Fan.v Line: 87
Warning (10230): Verilog HDL assignment warning at Fan.v(117): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Fan.v Line: 117
Info (12128): Elaborating entity "debounce" for hierarchy "debounce:u1" File: B:/BPUTproject/Fan/Fan.v Line: 39
Warning (10230): Verilog HDL assignment warning at debounce.v(45): truncated value with size 6 to match size of target (5) File: B:/BPUTproject/Fan/debounce.v Line: 45
Warning (10230): Verilog HDL assignment warning at debounce.v(48): truncated value with size 6 to match size of target (5) File: B:/BPUTproject/Fan/debounce.v Line: 48
Info (12128): Elaborating entity "picture" for hierarchy "picture:p1" File: B:/BPUTproject/Fan/Fan.v Line: 47
Warning (10230): Verilog HDL assignment warning at picture.v(29): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 29
Warning (10230): Verilog HDL assignment warning at picture.v(36): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 36
Warning (10230): Verilog HDL assignment warning at picture.v(43): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 43
Warning (10230): Verilog HDL assignment warning at picture.v(50): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 50
Warning (10230): Verilog HDL assignment warning at picture.v(57): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 57
Warning (10230): Verilog HDL assignment warning at picture.v(64): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 64
Warning (10230): Verilog HDL assignment warning at picture.v(71): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 71
Warning (10230): Verilog HDL assignment warning at picture.v(78): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 78
Warning (10230): Verilog HDL assignment warning at picture.v(87): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 87
Warning (10230): Verilog HDL assignment warning at picture.v(94): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 94
Warning (10230): Verilog HDL assignment warning at picture.v(101): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 101
Warning (10230): Verilog HDL assignment warning at picture.v(108): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 108
Warning (10230): Verilog HDL assignment warning at picture.v(115): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 115
Warning (10230): Verilog HDL assignment warning at picture.v(122): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 122
Warning (10230): Verilog HDL assignment warning at picture.v(129): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 129
Warning (10230): Verilog HDL assignment warning at picture.v(136): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 136
Warning (10230): Verilog HDL assignment warning at picture.v(145): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 145
Warning (10230): Verilog HDL assignment warning at picture.v(152): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 152
Warning (10230): Verilog HDL assignment warning at picture.v(159): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 159
Warning (10230): Verilog HDL assignment warning at picture.v(166): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 166
Warning (10230): Verilog HDL assignment warning at picture.v(173): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 173
Warning (10230): Verilog HDL assignment warning at picture.v(180): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 180
Warning (10230): Verilog HDL assignment warning at picture.v(187): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 187
Warning (10230): Verilog HDL assignment warning at picture.v(194): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 194
Warning (10230): Verilog HDL assignment warning at picture.v(202): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 202
Warning (10230): Verilog HDL assignment warning at picture.v(209): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 209
Warning (10230): Verilog HDL assignment warning at picture.v(216): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 216
Warning (10230): Verilog HDL assignment warning at picture.v(223): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 223
Warning (10230): Verilog HDL assignment warning at picture.v(230): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 230
Warning (10230): Verilog HDL assignment warning at picture.v(237): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 237
Warning (10230): Verilog HDL assignment warning at picture.v(244): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 244
Warning (10230): Verilog HDL assignment warning at picture.v(251): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/picture.v Line: 251
Info (12128): Elaborating entity "fix_time" for hierarchy "fix_time:ft1" File: B:/BPUTproject/Fan/Fan.v Line: 55
Warning (10230): Verilog HDL assignment warning at fix_time.v(19): truncated value with size 32 to match size of target (10) File: B:/BPUTproject/Fan/fix_time.v Line: 19
Warning (10230): Verilog HDL assignment warning at fix_time.v(21): truncated value with size 32 to match size of target (6) File: B:/BPUTproject/Fan/fix_time.v Line: 21
Warning (10230): Verilog HDL assignment warning at fix_time.v(28): truncated value with size 32 to match size of target (6) File: B:/BPUTproject/Fan/fix_time.v Line: 28
Warning (10230): Verilog HDL assignment warning at fix_time.v(29): truncated value with size 32 to match size of target (6) File: B:/BPUTproject/Fan/fix_time.v Line: 29
Info (12128): Elaborating entity "Segled" for hierarchy "Segled:s1" File: B:/BPUTproject/Fan/Fan.v Line: 65
Warning (10199): Verilog HDL Case Statement warning at Segled.v(34): case item expression never matches the case expression File: B:/BPUTproject/Fan/Segled.v Line: 34
Warning (10199): Verilog HDL Case Statement warning at Segled.v(35): case item expression never matches the case expression File: B:/BPUTproject/Fan/Segled.v Line: 35
Warning (10230): Verilog HDL assignment warning at Segled.v(38): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 38
Warning (10230): Verilog HDL assignment warning at Segled.v(44): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 44
Warning (10230): Verilog HDL assignment warning at Segled.v(62): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 62
Warning (10230): Verilog HDL assignment warning at Segled.v(80): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 80
Warning (10230): Verilog HDL assignment warning at Segled.v(98): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 98
Warning (10230): Verilog HDL assignment warning at Segled.v(116): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 116
Warning (10230): Verilog HDL assignment warning at Segled.v(122): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 122
Warning (10230): Verilog HDL assignment warning at Segled.v(128): truncated value with size 32 to match size of target (3) File: B:/BPUTproject/Fan/Segled.v Line: 128
Info (12128): Elaborating entity "CLK_n" for hierarchy "CLK_n:c1" File: B:/BPUTproject/Fan/Fan.v Line: 71
Warning (10230): Verilog HDL assignment warning at CLK_n.v(16): truncated value with size 32 to match size of target (10) File: B:/BPUTproject/Fan/CLK_n.v Line: 16
Warning (10230): Verilog HDL assignment warning at CLK_n.v(19): truncated value with size 32 to match size of target (10) File: B:/BPUTproject/Fan/CLK_n.v Line: 19
Info (12128): Elaborating entity "LCD1602" for hierarchy "LCD1602:lcd1" File: B:/BPUTproject/Fan/Fan.v Line: 79
Warning (10230): Verilog HDL assignment warning at LCD1602.v(18): truncated value with size 32 to match size of target (12) File: B:/BPUTproject/Fan/LCD1602.v Line: 18
Warning (10230): Verilog HDL assignment warning at LCD1602.v(22): truncated value with size 32 to match size of target (7) File: B:/BPUTproject/Fan/LCD1602.v Line: 22
Info (278001): Inferred 4 megafunctions from design logic
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "Segled:s1|Div1" File: B:/BPUTproject/Fan/Segled.v Line: 85
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "Segled:s1|Div0" File: B:/BPUTproject/Fan/Segled.v Line: 49
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "Segled:s1|Mod1" File: B:/BPUTproject/Fan/Segled.v Line: 103
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "Segled:s1|Mod0" File: B:/BPUTproject/Fan/Segled.v Line: 67
Info (12130): Elaborated megafunction instantiation "Segled:s1|lpm_divide:Div1" File: B:/BPUTproject/Fan/Segled.v Line: 85
Info (12133): Instantiated megafunction "Segled:s1|lpm_divide:Div1" with the following parameter: File: B:/BPUTproject/Fan/Segled.v Line: 85
    Info (12134): Parameter "LPM_WIDTHN" = "6"
    Info (12134): Parameter "LPM_WIDTHD" = "4"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_ovl.tdf
    Info (12023): Found entity 1: lpm_divide_ovl File: B:/BPUTproject/Fan/db/lpm_divide_ovl.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_9kh.tdf
    Info (12023): Found entity 1: sign_div_unsign_9kh File: B:/BPUTproject/Fan/db/sign_div_unsign_9kh.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_die.tdf
    Info (12023): Found entity 1: alt_u_div_die File: B:/BPUTproject/Fan/db/alt_u_div_die.tdf Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_e7c.tdf
    Info (12023): Found entity 1: add_sub_e7c File: B:/BPUTproject/Fan/db/add_sub_e7c.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_f7c.tdf
    Info (12023): Found entity 1: add_sub_f7c File: B:/BPUTproject/Fan/db/add_sub_f7c.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_g7c.tdf
    Info (12023): Found entity 1: add_sub_g7c File: B:/BPUTproject/Fan/db/add_sub_g7c.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_h7c.tdf
    Info (12023): Found entity 1: add_sub_h7c File: B:/BPUTproject/Fan/db/add_sub_h7c.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_i7c.tdf
    Info (12023): Found entity 1: add_sub_i7c File: B:/BPUTproject/Fan/db/add_sub_i7c.tdf Line: 25
Info (12130): Elaborated megafunction instantiation "Segled:s1|lpm_divide:Mod1" File: B:/BPUTproject/Fan/Segled.v Line: 103
Info (12133): Instantiated megafunction "Segled:s1|lpm_divide:Mod1" with the following parameter: File: B:/BPUTproject/Fan/Segled.v Line: 103
    Info (12134): Parameter "LPM_WIDTHN" = "6"
    Info (12134): Parameter "LPM_WIDTHD" = "4"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_rnl.tdf
    Info (12023): Found entity 1: lpm_divide_rnl File: B:/BPUTproject/Fan/db/lpm_divide_rnl.tdf Line: 25
Info (17049): 12 registers lost all their fanouts during netlist optimizations.
Info (21057): Implemented 686 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 7 input pins
    Info (21059): Implemented 50 output pins
    Info (21061): Implemented 629 logic cells
Info (144001): Generated suppressed messages file B:/BPUTproject/Fan/output_files/Fan.map.smsg
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 56 warnings
    Info: Peak virtual memory: 4717 megabytes
    Info: Processing ended: Wed Dec 16 23:20:47 2020
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:20


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in B:/BPUTproject/Fan/output_files/Fan.map.smsg.


