module demux(i,en,s,y);
input i;
input [1:0]s;
output reg [3:0]y;
always@(*)
 begin
case(s)


2'b00:y[0]=i;
 2'b01:y[1]=i;
 2'b10:y[2]=i;
 2'b11:y[3]=i;
 
 endcase
 end
 endmodule

//testbench
module demux_tb(); 
reg i;
reg en;
reg [1:0]s;
wire [3:0]y;
demux dut1(i,en,s,y);
initial begin
i=1'b1;en=0;
s= 2'b00;
#10;en=1;
#10;s= 2'b00;
#10 s= 2'b01;
#10 s= 2'b10;
#10 s= 2'b11;
#10; $finish;
end
endmodule
