TimeQuest Timing Analyzer report for module_8bits
Thu Jul 14 21:26:36 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Recovery: 'i_clk'
 15. Slow 1200mV 85C Model Removal: 'i_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'i_clk'
 29. Slow 1200mV 0C Model Hold: 'i_clk'
 30. Slow 1200mV 0C Model Recovery: 'i_clk'
 31. Slow 1200mV 0C Model Removal: 'i_clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'i_clk'
 44. Fast 1200mV 0C Model Hold: 'i_clk'
 45. Fast 1200mV 0C Model Recovery: 'i_clk'
 46. Fast 1200mV 0C Model Removal: 'i_clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; module_8bits                                                      ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 140.92 MHz ; 140.92 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -6.096 ; -46.567            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.355 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -0.901 ; -6.228                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; i_clk ; 1.295 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -40.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.096 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.383      ;
; -6.089 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.376      ;
; -6.022 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.309      ;
; -6.015 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.302      ;
; -5.996 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.283      ;
; -5.989 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.276      ;
; -5.960 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.247      ;
; -5.953 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.240      ;
; -5.914 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.201      ;
; -5.907 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.194      ;
; -5.895 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.182      ;
; -5.888 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.175      ;
; -5.794 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.081      ;
; -5.787 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 7.074      ;
; -5.448 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.735      ;
; -5.441 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.728      ;
; -5.027 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.314      ;
; -4.976 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 5.918      ;
; -4.969 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 5.911      ;
; -4.953 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.240      ;
; -4.952 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.239      ;
; -4.945 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.232      ;
; -4.927 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.214      ;
; -4.891 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.178      ;
; -4.845 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.132      ;
; -4.826 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.113      ;
; -4.725 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 6.012      ;
; -4.503 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.790      ;
; -4.429 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.716      ;
; -4.403 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.690      ;
; -4.379 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.666      ;
; -4.367 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.654      ;
; -4.321 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.608      ;
; -4.302 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.589      ;
; -4.201 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.488      ;
; -4.059 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.346      ;
; -4.052 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.339      ;
; -4.051 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.338      ;
; -4.044 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.331      ;
; -3.909 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 4.851      ;
; -3.883 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.170      ;
; -3.855 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.142      ;
; -3.760 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 5.047      ;
; -3.686 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.973      ;
; -3.672 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.959      ;
; -3.660 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.947      ;
; -3.607 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.894      ;
; -3.578 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.865      ;
; -3.506 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.793      ;
; -3.383 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 4.325      ;
; -3.359 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.646      ;
; -3.352 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.291      ; 4.638      ;
; -3.345 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.291      ; 4.631      ;
; -3.224 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.511      ;
; -3.150 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.437      ;
; -3.136 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.423      ;
; -3.124 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.411      ;
; -3.110 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.397      ;
; -3.071 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.358      ;
; -3.042 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.329      ;
; -2.990 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.277      ;
; -2.984 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.271      ;
; -2.970 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.257      ;
; -2.933 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.220      ;
; -2.931 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 4.218      ;
; -2.879 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.821      ;
; -2.812 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.755      ;
; -2.805 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.748      ;
; -2.630 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.573      ;
; -2.623 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.566      ;
; -2.607 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.894      ;
; -2.600 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.887      ;
; -2.587 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.529      ;
; -2.580 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.522      ;
; -2.466 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.753      ;
; -2.458 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.745      ;
; -2.419 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.706      ;
; -2.412 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.699      ;
; -2.384 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.327      ;
; -2.377 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.320      ;
; -2.343 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.285      ;
; -2.313 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.600      ;
; -2.294 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.236      ;
; -2.292 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.234      ;
; -2.283 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.291      ; 3.569      ;
; -2.181 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.124      ;
; -2.174 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.117      ;
; -2.168 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.455      ;
; -2.150 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.437      ;
; -2.095 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.382      ;
; -2.090 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.377      ;
; -2.009 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.296      ;
; -1.988 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.275      ;
; -1.950 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.237      ;
; -1.938 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.225      ;
; -1.907 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.194      ;
; -1.900 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.187      ;
; -1.887 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.174      ;
; -1.837 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.292      ; 3.124      ;
; -1.770 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 2.712      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; module_control:u_control|state.idle                   ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.577      ;
; 0.374 ; module_control:u_control|state.s2                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.611      ;
; 0.386 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.608      ;
; 0.547 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.784      ;
; 0.581 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.803      ;
; 0.582 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.804      ;
; 0.585 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.822      ;
; 0.606 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.828      ;
; 0.606 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.828      ;
; 0.608 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.830      ;
; 0.639 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 0.902      ;
; 0.643 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 0.906      ;
; 0.643 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 0.906      ;
; 0.724 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 0.946      ;
; 0.769 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.363      ;
; 0.785 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.379      ;
; 0.790 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.384      ;
; 0.799 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.393      ;
; 0.856 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.078      ;
; 0.865 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.459      ;
; 0.866 ; module_control:u_control|state.s0                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.460      ;
; 0.869 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.091      ;
; 0.871 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.093      ;
; 0.880 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.102      ;
; 0.880 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.102      ;
; 0.882 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.104      ;
; 0.895 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.117      ;
; 0.897 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.119      ;
; 0.917 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.180      ;
; 0.918 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.181      ;
; 0.927 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.190      ;
; 0.929 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.192      ;
; 0.938 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.160      ;
; 0.938 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.201      ;
; 0.941 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.204      ;
; 0.957 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.220      ;
; 0.986 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.580      ;
; 0.990 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.212      ;
; 0.992 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.214      ;
; 0.992 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.214      ;
; 0.994 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.216      ;
; 0.999 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.221      ;
; 1.001 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.264      ;
; 1.007 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.229      ;
; 1.009 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.231      ;
; 1.020 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.283      ;
; 1.027 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.290      ;
; 1.029 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.292      ;
; 1.030 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.293      ;
; 1.039 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.302      ;
; 1.046 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.640      ;
; 1.047 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.641      ;
; 1.054 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; -0.292     ; 0.919      ;
; 1.056 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.650      ;
; 1.058 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.652      ;
; 1.064 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.658      ;
; 1.073 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.667      ;
; 1.086 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.680      ;
; 1.102 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.324      ;
; 1.104 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.326      ;
; 1.104 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.326      ;
; 1.106 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.328      ;
; 1.109 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.331      ;
; 1.111 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.333      ;
; 1.125 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.719      ;
; 1.132 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.395      ;
; 1.139 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.402      ;
; 1.142 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.405      ;
; 1.168 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.762      ;
; 1.170 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.764      ;
; 1.176 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.770      ;
; 1.185 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.779      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.193 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.430      ;
; 1.216 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.438      ;
; 1.216 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.810      ;
; 1.218 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.440      ;
; 1.226 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.489      ;
; 1.237 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.500      ;
; 1.237 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.831      ;
; 1.244 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.507      ;
; 1.249 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.843      ;
; 1.256 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.850      ;
; 1.259 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.853      ;
; 1.260 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.854      ;
; 1.276 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.539      ;
; 1.279 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.106      ; 1.542      ;
; 1.280 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.874      ;
; 1.283 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.877      ;
; 1.288 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.882      ;
; 1.304 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.898      ;
; 1.314 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.908      ;
; 1.318 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.912      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_clk'                                                                                                                                  ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.901 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.831      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
; -0.761 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.691      ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_clk'                                                                                                                                  ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.295 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.517      ;
; 1.441 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.065      ; 1.663      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]                             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk                               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[0]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[1]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[2]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[3]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[4]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[5]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[6]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[7]|clk                          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[1]|clk                             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[3]|clk                             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[7]|clk                             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[0]|clk                             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[3]|clk                             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[4]|clk                             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[6]|clk                             ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[5]|clk                             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s0|clk                                  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[0]|clk                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_A[*]    ; i_clk      ; 2.418 ; 2.905 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 1.882 ; 2.380 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 2.224 ; 2.726 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 2.283 ; 2.764 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 2.033 ; 2.505 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 2.202 ; 2.662 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.200 ; 0.313 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 2.226 ; 2.721 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 2.418 ; 2.905 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 2.386 ; 2.880 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 2.241 ; 2.737 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 2.310 ; 2.835 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 2.386 ; 2.880 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 1.866 ; 2.334 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 2.176 ; 2.655 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.144 ; 0.234 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 2.010 ; 2.538 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 1.841 ; 2.336 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 3.659 ; 4.160 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; 0.112  ; -0.004 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -1.470 ; -1.954 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -1.796 ; -2.284 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -1.869 ; -2.327 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -1.613 ; -2.074 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -1.780 ; -2.227 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.112  ; -0.004 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -1.825 ; -2.307 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -2.009 ; -2.483 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 0.166  ; 0.074  ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; -1.839 ; -2.323 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -1.906 ; -2.416 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -1.978 ; -2.459 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -1.456 ; -1.909 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -1.770 ; -2.224 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.166  ; 0.074  ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -1.591 ; -2.105 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -1.428 ; -1.911 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; -1.873 ; -2.372 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 8.172 ; 8.103 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 6.675 ; 6.644 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.833 ; 7.777 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 8.172 ; 8.103 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 7.477 ; 7.454 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 6.916 ; 6.907 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.880 ; 7.920 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 7.381 ; 7.407 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 7.327 ; 7.340 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 7.502 ; 7.481 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 6.447 ; 6.414 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 6.447 ; 6.414 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.566 ; 7.510 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 7.895 ; 7.825 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 7.226 ; 7.201 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 6.684 ; 6.672 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.613 ; 7.648 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 7.136 ; 7.157 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 7.082 ; 7.091 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 7.243 ; 7.226 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.38 MHz ; 157.38 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -5.354 ; -39.824           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.309 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; i_clk ; -0.706 ; -4.766               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; i_clk ; 1.163 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -40.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.354 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.617      ;
; -5.351 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.614      ;
; -5.294 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.556      ;
; -5.291 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.553      ;
; -5.270 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.532      ;
; -5.267 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.529      ;
; -5.212 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.475      ;
; -5.209 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.472      ;
; -5.198 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.460      ;
; -5.195 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.457      ;
; -5.161 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.424      ;
; -5.158 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.421      ;
; -5.062 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.325      ;
; -5.059 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 6.322      ;
; -4.790 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.052      ;
; -4.787 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 6.049      ;
; -4.396 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.658      ;
; -4.336 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.597      ;
; -4.324 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.586      ;
; -4.321 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.583      ;
; -4.318 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 5.269      ;
; -4.315 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 5.266      ;
; -4.312 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.573      ;
; -4.254 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.516      ;
; -4.240 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.501      ;
; -4.203 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.465      ;
; -4.104 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.366      ;
; -3.942 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.204      ;
; -3.882 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.143      ;
; -3.858 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.119      ;
; -3.832 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.093      ;
; -3.800 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.062      ;
; -3.786 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 5.047      ;
; -3.749 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 5.011      ;
; -3.650 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.912      ;
; -3.518 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.780      ;
; -3.515 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.777      ;
; -3.492 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 4.755      ;
; -3.489 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 4.752      ;
; -3.378 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 4.639      ;
; -3.366 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 4.627      ;
; -3.360 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 4.310      ;
; -3.267 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.529      ;
; -3.207 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 4.468      ;
; -3.183 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 4.444      ;
; -3.139 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.401      ;
; -3.111 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 4.372      ;
; -3.090 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.352      ;
; -2.989 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.251      ;
; -2.912 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 4.173      ;
; -2.906 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 3.856      ;
; -2.869 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 4.132      ;
; -2.866 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 4.129      ;
; -2.759 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 4.021      ;
; -2.725 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.986      ;
; -2.703 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.964      ;
; -2.682 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.944      ;
; -2.675 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.936      ;
; -2.631 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.893      ;
; -2.603 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.864      ;
; -2.560 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.821      ;
; -2.542 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.804      ;
; -2.539 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.801      ;
; -2.532 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.794      ;
; -2.532 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.794      ;
; -2.430 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 3.380      ;
; -2.399 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.350      ;
; -2.396 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.347      ;
; -2.236 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.187      ;
; -2.233 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.184      ;
; -2.177 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 3.440      ;
; -2.174 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 3.437      ;
; -2.163 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.114      ;
; -2.160 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.111      ;
; -2.106 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.367      ;
; -2.080 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.342      ;
; -2.037 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 3.300      ;
; -2.034 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 3.297      ;
; -1.987 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.938      ;
; -1.984 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.935      ;
; -1.980 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.931      ;
; -1.970 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.921      ;
; -1.967 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.228      ;
; -1.962 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 2.912      ;
; -1.909 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.171      ;
; -1.828 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.090      ;
; -1.817 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.079      ;
; -1.816 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.767      ;
; -1.813 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.764      ;
; -1.765 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 3.027      ;
; -1.763 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 3.024      ;
; -1.708 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 2.969      ;
; -1.673 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 2.934      ;
; -1.664 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 2.926      ;
; -1.655 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 2.917      ;
; -1.577 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.267      ; 2.839      ;
; -1.569 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 2.830      ;
; -1.567 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 2.830      ;
; -1.564 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.268      ; 2.827      ;
; -1.467 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 2.728      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; module_control:u_control|state.idle                   ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 0.511      ;
; 0.339 ; module_control:u_control|state.s2                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.554      ;
; 0.342 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.544      ;
; 0.494 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.709      ;
; 0.524 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.726      ;
; 0.525 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.727      ;
; 0.528 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.743      ;
; 0.548 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.750      ;
; 0.548 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.750      ;
; 0.550 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.752      ;
; 0.583 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.823      ;
; 0.584 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.824      ;
; 0.585 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.825      ;
; 0.662 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.864      ;
; 0.698 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.237      ;
; 0.709 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.249      ;
; 0.721 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.260      ;
; 0.725 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.265      ;
; 0.768 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.970      ;
; 0.774 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.976      ;
; 0.781 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.983      ;
; 0.783 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.985      ;
; 0.790 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.992      ;
; 0.793 ; module_control:u_control|state.s0                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.333      ;
; 0.793 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 0.995      ;
; 0.799 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.001      ;
; 0.803 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.342      ;
; 0.806 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.008      ;
; 0.827 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.067      ;
; 0.829 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.069      ;
; 0.834 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.074      ;
; 0.841 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.081      ;
; 0.851 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.092      ;
; 0.859 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.099      ;
; 0.860 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.101      ;
; 0.861 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.063      ;
; 0.879 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.081      ;
; 0.882 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.084      ;
; 0.886 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.088      ;
; 0.889 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.091      ;
; 0.891 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.131      ;
; 0.891 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.430      ;
; 0.895 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.097      ;
; 0.902 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.142      ;
; 0.902 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.104      ;
; 0.906 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.108      ;
; 0.914 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.154      ;
; 0.923 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.163      ;
; 0.925 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.165      ;
; 0.930 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.170      ;
; 0.933 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.473      ;
; 0.958 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.497      ;
; 0.961 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; -0.268     ; 0.837      ;
; 0.963 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.503      ;
; 0.965 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.505      ;
; 0.966 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.506      ;
; 0.973 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.512      ;
; 0.975 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.177      ;
; 0.978 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.180      ;
; 0.982 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.184      ;
; 0.985 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.187      ;
; 0.986 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.525      ;
; 0.990 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.192      ;
; 0.997 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.536      ;
; 0.998 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.238      ;
; 1.002 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.204      ;
; 1.010 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.250      ;
; 1.019 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.259      ;
; 1.029 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.569      ;
; 1.061 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.601      ;
; 1.066 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.605      ;
; 1.069 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.608      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.081 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.295      ;
; 1.082 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.621      ;
; 1.085 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.325      ;
; 1.087 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.289      ;
; 1.094 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.334      ;
; 1.102 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.641      ;
; 1.111 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.313      ;
; 1.125 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.665      ;
; 1.132 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.372      ;
; 1.133 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.397      ; 1.674      ;
; 1.135 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.397      ; 1.676      ;
; 1.142 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.681      ;
; 1.149 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.390      ;
; 1.154 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.693      ;
; 1.158 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.399      ;
; 1.165 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.704      ;
; 1.174 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.713      ;
; 1.175 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.715      ;
; 1.176 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.395      ; 1.715      ;
; 1.181 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.421      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_clk'                                                                                                                                   ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.706 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.643      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
; -0.580 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.517      ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_clk'                                                                                                                                   ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.163 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.365      ;
; 1.305 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.506      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]                             ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk                               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[0]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[1]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[2]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[3]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[4]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[5]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[6]|clk                          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[7]|clk                          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[2]|clk                             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[6]|clk                             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[4]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_A[*]    ; i_clk      ; 2.108 ; 2.471 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 1.614 ; 2.011 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 1.926 ; 2.325 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 1.983 ; 2.354 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 1.754 ; 2.112 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 1.910 ; 2.261 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.186 ; 0.328 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 1.923 ; 2.321 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 2.108 ; 2.471 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 2.080 ; 2.452 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 1.937 ; 2.334 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 2.001 ; 2.423 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 2.080 ; 2.452 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 1.604 ; 1.964 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 1.886 ; 2.253 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.150 ; 0.252 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 1.728 ; 2.153 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 1.581 ; 1.969 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 3.209 ; 3.635 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; 0.094  ; -0.049 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -1.247 ; -1.633 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -1.545 ; -1.934 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -1.613 ; -1.970 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -1.380 ; -1.729 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -1.532 ; -1.874 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.094  ; -0.049 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -1.566 ; -1.954 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -1.744 ; -2.098 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 0.129  ; 0.026  ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; -1.581 ; -1.968 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -1.642 ; -2.053 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -1.718 ; -2.080 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -1.237 ; -1.588 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -1.521 ; -1.874 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.129  ; 0.026  ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -1.355 ; -1.769 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -1.215 ; -1.593 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; -1.613 ; -2.018 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 7.389 ; 7.244 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 5.982 ; 5.935 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.077 ; 6.930 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 7.389 ; 7.244 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 6.748 ; 6.650 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 6.202 ; 6.170 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.120 ; 7.068 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 6.661 ; 6.615 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 6.603 ; 6.552 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 6.709 ; 6.733 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 5.779 ; 5.730 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 5.779 ; 5.730 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 6.837 ; 6.693 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 7.137 ; 6.993 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 6.520 ; 6.421 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 5.992 ; 5.958 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 6.877 ; 6.823 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 6.438 ; 6.389 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 6.381 ; 6.328 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 6.475 ; 6.500 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -2.954 ; -17.487           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; i_clk ; -0.071 ; -0.071               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; i_clk ; 0.716 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -41.430                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.954 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.098      ;
; -2.943 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.087      ;
; -2.914 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.058      ;
; -2.903 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.047      ;
; -2.894 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.038      ;
; -2.883 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.027      ;
; -2.872 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.016      ;
; -2.861 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.005      ;
; -2.855 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.999      ;
; -2.844 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.988      ;
; -2.835 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.979      ;
; -2.824 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.968      ;
; -2.783 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.927      ;
; -2.772 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.916      ;
; -2.581 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.725      ;
; -2.570 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.714      ;
; -2.373 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.516      ;
; -2.339 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 3.295      ;
; -2.333 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.476      ;
; -2.328 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 3.284      ;
; -2.313 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.456      ;
; -2.311 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.455      ;
; -2.300 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 3.444      ;
; -2.291 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.434      ;
; -2.274 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.417      ;
; -2.254 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.397      ;
; -2.202 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.345      ;
; -2.080 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.223      ;
; -2.040 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.183      ;
; -2.020 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.163      ;
; -2.000 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.143      ;
; -1.998 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.141      ;
; -1.981 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.124      ;
; -1.961 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.104      ;
; -1.909 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 3.052      ;
; -1.839 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.983      ;
; -1.828 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.972      ;
; -1.819 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.963      ;
; -1.808 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.952      ;
; -1.758 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 2.713      ;
; -1.730 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.873      ;
; -1.707 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.850      ;
; -1.684 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.827      ;
; -1.644 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.787      ;
; -1.624 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.767      ;
; -1.622 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.765      ;
; -1.585 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.728      ;
; -1.585 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.728      ;
; -1.533 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.676      ;
; -1.465 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 2.420      ;
; -1.460 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.603      ;
; -1.449 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.592      ;
; -1.437 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.580      ;
; -1.391 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.534      ;
; -1.351 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.494      ;
; -1.331 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.474      ;
; -1.329 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.472      ;
; -1.303 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.446      ;
; -1.292 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.435      ;
; -1.292 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.435      ;
; -1.258 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.401      ;
; -1.240 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.383      ;
; -1.238 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.381      ;
; -1.198 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.342      ;
; -1.188 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 2.143      ;
; -1.187 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.331      ;
; -1.139 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 2.096      ;
; -1.128 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 2.085      ;
; -1.040 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 1.997      ;
; -1.034 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.178      ;
; -1.029 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 1.986      ;
; -1.023 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.167      ;
; -1.008 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.964      ;
; -0.997 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.953      ;
; -0.965 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.108      ;
; -0.945 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.088      ;
; -0.935 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.079      ;
; -0.924 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 2.068      ;
; -0.895 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 1.850      ;
; -0.888 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 1.845      ;
; -0.879 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 2.021      ;
; -0.877 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 1.834      ;
; -0.869 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 2.012      ;
; -0.840 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.796      ;
; -0.829 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.785      ;
; -0.795 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.938      ;
; -0.794 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.937      ;
; -0.770 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 1.727      ;
; -0.759 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 1.716      ;
; -0.753 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.896      ;
; -0.729 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.872      ;
; -0.713 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.856      ;
; -0.683 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.826      ;
; -0.658 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.801      ;
; -0.650 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 1.794      ;
; -0.639 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 1.783      ;
; -0.626 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.769      ;
; -0.622 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.765      ;
; -0.586 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.728      ;
; -0.580 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 1.723      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; module_control:u_control|state.idle                   ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.196 ; module_control:u_control|state.s2                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.325      ;
; 0.204 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.325      ;
; 0.294 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.423      ;
; 0.314 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.444      ;
; 0.327 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.449      ;
; 0.328 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.449      ;
; 0.337 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.480      ;
; 0.338 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.481      ;
; 0.340 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.483      ;
; 0.385 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.506      ;
; 0.408 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.731      ;
; 0.412 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.735      ;
; 0.412 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.735      ;
; 0.418 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.741      ;
; 0.455 ; module_control:u_control|state.s0                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.778      ;
; 0.457 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.780      ;
; 0.463 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.584      ;
; 0.472 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.593      ;
; 0.475 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.596      ;
; 0.477 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.598      ;
; 0.479 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.600      ;
; 0.482 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.603      ;
; 0.486 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.607      ;
; 0.487 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.630      ;
; 0.489 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.610      ;
; 0.489 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.632      ;
; 0.494 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.615      ;
; 0.495 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.638      ;
; 0.497 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.640      ;
; 0.498 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.641      ;
; 0.501 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.644      ;
; 0.503 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.646      ;
; 0.504 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.827      ;
; 0.529 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.672      ;
; 0.534 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.655      ;
; 0.540 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.661      ;
; 0.543 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.664      ;
; 0.545 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.666      ;
; 0.548 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.669      ;
; 0.550 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.693      ;
; 0.552 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.673      ;
; 0.552 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.695      ;
; 0.553 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.876      ;
; 0.553 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.696      ;
; 0.555 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.676      ;
; 0.555 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.698      ;
; 0.560 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; -0.157     ; 0.487      ;
; 0.560 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.883      ;
; 0.561 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.704      ;
; 0.562 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.885      ;
; 0.566 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.889      ;
; 0.569 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.892      ;
; 0.570 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.893      ;
; 0.577 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.900      ;
; 0.597 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.718      ;
; 0.600 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.721      ;
; 0.606 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.727      ;
; 0.609 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.730      ;
; 0.611 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.732      ;
; 0.613 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.936      ;
; 0.614 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.735      ;
; 0.616 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.759      ;
; 0.618 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.761      ;
; 0.619 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.762      ;
; 0.623 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.946      ;
; 0.626 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.949      ;
; 0.632 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.955      ;
; 0.635 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.958      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.636 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.765      ;
; 0.647 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.768      ;
; 0.650 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.771      ;
; 0.653 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.976      ;
; 0.656 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.799      ;
; 0.659 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.802      ;
; 0.668 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.991      ;
; 0.671 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.994      ;
; 0.672 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.995      ;
; 0.676 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.999      ;
; 0.677 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 1.000      ;
; 0.679 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.822      ;
; 0.682 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.825      ;
; 0.683 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 0.826      ;
; 0.689 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 1.012      ;
; 0.692 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 1.015      ;
; 0.693 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.238      ; 1.015      ;
; 0.694 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 1.017      ;
; 0.698 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 1.021      ;
; 0.701 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 1.024      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_clk'                                                                                                                                   ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.021      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.942      ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_clk'                                                                                                                                   ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.787 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.908      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[0]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[1]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[2]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[3]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[4]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[5]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[6]|clk                          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_regOut|o_Q[7]|clk                          ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[0]|clk                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[1]|clk                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[3]|clk                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_A|o_Q[4]|clk                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[3]|clk                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[6]|clk                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_i_B|o_Q[7]|clk                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_control|state.s0|clk                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[0]|clk                             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[1]|clk                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_A[*]    ; i_clk      ; 1.346 ; 1.969 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 1.070 ; 1.691 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 1.269 ; 1.913 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 1.294 ; 1.939 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 1.123 ; 1.750 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 1.226 ; 1.850 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.120 ; 0.393 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 1.265 ; 1.881 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 1.346 ; 1.969 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 1.337 ; 1.971 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 1.268 ; 1.886 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 1.307 ; 1.955 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 1.337 ; 1.971 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 1.029 ; 1.636 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 1.221 ; 1.853 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.109 ; 0.367 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 1.146 ; 1.795 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 1.048 ; 1.662 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 2.078 ; 2.693 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; 0.057  ; -0.221 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -0.836 ; -1.448 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -1.025 ; -1.660 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -1.060 ; -1.689 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -0.887 ; -1.504 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -0.988 ; -1.600 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.057  ; -0.221 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -1.037 ; -1.644 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -1.115 ; -1.729 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 0.067  ; -0.195 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; -1.041 ; -1.649 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -1.078 ; -1.715 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -1.107 ; -1.731 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -0.796 ; -1.393 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -0.991 ; -1.606 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.067  ; -0.195 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -0.908 ; -1.548 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -0.814 ; -1.419 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; -1.070 ; -1.709 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 4.728 ; 4.899 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 3.876 ; 3.960 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 4.582 ; 4.663 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 4.728 ; 4.899 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 4.321 ; 4.464 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 4.022 ; 4.121 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 4.575 ; 4.762 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 4.307 ; 4.453 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 4.269 ; 4.410 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 4.547 ; 4.372 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 3.741 ; 3.821 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 3.741 ; 3.821 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 4.425 ; 4.501 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 4.564 ; 4.728 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 4.172 ; 4.310 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 3.884 ; 3.978 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 4.416 ; 4.595 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 4.161 ; 4.300 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 4.123 ; 4.257 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 4.387 ; 4.221 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.096  ; 0.186 ; -0.901   ; 0.716   ; -3.000              ;
;  i_clk           ; -6.096  ; 0.186 ; -0.901   ; 0.716   ; -3.000              ;
; Design-wide TNS  ; -46.567 ; 0.0   ; -6.228   ; 0.0     ; -41.43              ;
;  i_clk           ; -46.567 ; 0.000 ; -6.228   ; 0.000   ; -41.430             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_A[*]    ; i_clk      ; 2.418 ; 2.905 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 1.882 ; 2.380 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 2.224 ; 2.726 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 2.283 ; 2.764 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 2.033 ; 2.505 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 2.202 ; 2.662 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.200 ; 0.393 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 2.226 ; 2.721 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 2.418 ; 2.905 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 2.386 ; 2.880 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 2.241 ; 2.737 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 2.310 ; 2.835 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 2.386 ; 2.880 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 1.866 ; 2.334 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 2.176 ; 2.655 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.150 ; 0.367 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 2.010 ; 2.538 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 1.841 ; 2.336 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 3.659 ; 4.160 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; 0.112  ; -0.004 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -0.836 ; -1.448 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -1.025 ; -1.660 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -1.060 ; -1.689 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -0.887 ; -1.504 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -0.988 ; -1.600 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 0.112  ; -0.004 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -1.037 ; -1.644 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -1.115 ; -1.729 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 0.166  ; 0.074  ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; -1.041 ; -1.649 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -1.078 ; -1.715 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -1.107 ; -1.731 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -0.796 ; -1.393 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -0.991 ; -1.606 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 0.166  ; 0.074  ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -0.908 ; -1.548 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -0.814 ; -1.419 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; -1.070 ; -1.709 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 8.172 ; 8.103 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 6.675 ; 6.644 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.833 ; 7.777 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 8.172 ; 8.103 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 7.477 ; 7.454 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 6.916 ; 6.907 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.880 ; 7.920 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 7.381 ; 7.407 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 7.327 ; 7.340 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 7.502 ; 7.481 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 3.741 ; 3.821 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 3.741 ; 3.821 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 4.425 ; 4.501 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 4.564 ; 4.728 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 4.172 ; 4.310 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 3.884 ; 3.978 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 4.416 ; 4.595 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 4.161 ; 4.300 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 4.123 ; 4.257 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 4.387 ; 4.221 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_rdy         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_S[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; i_startn       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clrn         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_B[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_A[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rdy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; o_S[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; o_S[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; o_S[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; o_S[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; o_S[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; o_S[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; o_S[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; o_S[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rdy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; o_S[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; o_S[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; o_S[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; o_S[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; o_S[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; o_S[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; o_S[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; o_S[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rdy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; o_S[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_S[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; o_S[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; o_S[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; o_S[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; o_S[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; o_S[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; o_S[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 11583    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 11583    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 14 21:26:28 2016
Info: Command: quartus_sta module_8bits -c module_8bits
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'module_8bits.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.096       -46.567 i_clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.901
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.901        -6.228 i_clk 
Info (332146): Worst-case removal slack is 1.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.295         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.000 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.354       -39.824 i_clk 
Info (332146): Worst-case hold slack is 0.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.309         0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.706
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.706        -4.766 i_clk 
Info (332146): Worst-case removal slack is 1.163
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.163         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.000 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.954       -17.487 i_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.071        -0.071 i_clk 
Info (332146): Worst-case removal slack is 0.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.716         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.430 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 375 megabytes
    Info: Processing ended: Thu Jul 14 21:26:36 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


