---
title: "[한권으로 읽는 컴퓨터 구조와 프로그래밍]독서일지6"   
layout: post    
comments: true  
categories: [강진원/독서일지]
tags: []
---


### 2022-11-14-월요일 121p~126p
전파 지연은 논리 회로의 최대 속도를 제한하는 요소중 하나로써 입력의 변화가 출력에 영향을 미칠 때까지 걸리는 시간을 뜻한다. 게이트에는 최대 지연과 최소 지연이 있으며 실제 지연값은 이 둘사이의 어떤 값이 될 것이다. 지금까지는 게이트의 입력에 관한 내용들이였으며, 출력으로는 토템폴 출력, 오픈컬렉터 출력, 트라이스테이트 출력등이 있으며 일반적인 게이트 출력은 토템풀 출력이라고 부르고있다. 전자 회로에서 입력 0은 전원의 음극에 연결되고, 입력 1은 전원의 양극에 연결된다. 따라서 0인 출력과 1인 출력을 연결하면 음극과 약극을 서로 연결하는 것과 마찬가지기 때문에 부품이 타버릴 우려가있다. 

### 2022-11-16-수요일 127p~134p
게이트를 사용함으로써 하드웨어 설계 과정이 단순해졌다. 게이트의 조합 중에 중간 규모 직접 회로(MSI)는 특히 자주 사용되는 조합이다. MSI를 사용하면 필요한 부품의 수를 더 줄일 수 있다. 게이트를 조합한 복잡한 회로 중에는 2의 보수 가산기(덧셈 기계), 인코딩된 수를 개별 비트의 집합으로 만들어주는 디코더, 디코더를 사용한 디멀티플렉서, 여러 입력 중 한 입력을 선택하는 실렉터 등이 있다. 

### 2022-11-18-금요일 135p~148p
컴퓨터는 비트를 어떻게 기억할까? 메모리와 디스크의 핵심인 순차논리에 대해 알아보자.
컴퓨터가 시간 표현과 상태를 기억하는 방법은 다음과 같다. 
인버터의 출력을 입력에 연결하여 출력이 0과 1사이를 진동하게 하여 일정한 주기를 만들어 시간을 측정하는 발진자가 있으며, 이 발진자는 컴퓨터에 클록(시간을 셀 수 있게 해주는 신호)를 제공한다. 시간의 표현은 발진자가 한다고 했다. 이 시간을 기억하는 것으로 래치가 있다. 
데이터 변경으로 인해 잘못된 결과가 생길 수 있는 가능성을 최소화 하기 위한 방법으로 논리 수준이 특정 값에 머무는 동안 데이터를 잡아내지 않고 논리 수준이 한 수준에서 다른 수준으로 전이되는 중간에 데이터를 잡아 내는 전이를 에지라고 부르는데, 에지를 시간에 대한 판정 기준이라고 생각한다면, 에지에 의해 데이터 변화가 촉발되는 래치를 플립플롭이라고 한다. 이 플립플롭을 응용한 회로로 카운터, 레지터가 있다.