### 数字逻辑与计算机组成Lab6

202220013 徐简 161200063@smail.nju.edu.cn

### 一、实验目的

1、 掌握不同指令数据通路的实现方式。

2、 掌握CPU基本结构，并学习不同部件级联调试方法。

3、 掌握RISC-V汇编程序设计，并转换成机器代码的方法。

### 二、实验环境

Logisim-ITA V2.16.1.0。

RARS：RISC-V模拟器工具

### 三、实验内容

#### 数据通路

1. 根据给出的9条RISC-V指令的数据通路原理图

![Screen Shot 2022-01-05 at 22.42.51](/Users/kirakiraakira/Desktop/Screen Shot 2022-01-05 at 22.42.51.png)

2. Logisim中的实现如下

见下一部分



#### CPU

1. 将控制部件接入上述的数据通路

![Screen Shot 2021-12-22 at 22.57.55](/Users/kirakiraakira/Desktop/Screen Shot 2021-12-22 at 22.57.55.png)



2. 得到CPU

![Screen Shot 2022-01-05 at 22.44.47](/Users/kirakiraakira/Desktop/Screen Shot 2022-01-05 at 22.44.47.png)



#### 汇编程序->机器代码

1. 编写汇编

```python
lw x3, 0x0(x0)       #读取x0寄存器里数值加上0x0的内存地址（0x0000）中的数值到x3寄存器。
ori x1, x0,0x1       #x1寄存器赋值1，初始i
ori x2, x0,0x1       #x2寄存器赋值1,步长为1
loop:
 add x4, x4, x1      #x4寄存器保存累加和
 beq x1, x3,finish   # x1=n 跳转
 add x1, x1, x2      #x1=x1+1
 jal x0, loop
finish:
 sw x4, 0x4(x0)
 jal x0,finish

```



2. 在RARS中编写/读取汇编程序，通过编译后，执行Aseemble（F3）命令，生成机器代码。

```
v2.0 raw
00002183
00106093
00106113
00120233
00308663
002080b3
ff5ff06f
00402223
ffdff06f
```

3. 将该程序载入CPU中

![Screen Shot 2022-01-05 at 23.01.50](/Users/kirakiraakira/Desktop/Screen Shot 2022-01-05 at 23.01.50.png)



4. 设置输入值

![Screen Shot 2022-01-05 at 23.01.58](/Users/kirakiraakira/Desktop/Screen Shot 2022-01-05 at 23.01.58.png)

5. 执行得到结果

![Screen Shot 2022-01-05 at 23.03.12](/Users/kirakiraakira/Desktop/Screen Shot 2022-01-05 at 23.03.12.png)





#### 思考题

1、 RISC-V中0号寄存器的内容始终为0，则在寄存器堆的设计电路中需要做哪些修改？

不允许对0号寄存器执行写操作即可。

2、 如果需要增加与运算和逻辑右移运算，分别需要修改电路中的哪些部分？

修改ALU部分，添加对应的移位运算部件和控制信号。

修改CPU控制部件。

#### 总结

lab6总的来说，难度不是很大，电路部分把lab5的两部分组合在一起即可。

测试CPU部分，按照手册的步骤，一步步执行即可。

中途测试出现了不少问题，废了很大的劲，最后发现是数据通路连错了一点。(现代有debugger真好)

anyway，这学期的实验终于做完了，学到了很多，谢谢老师和助教，撒花🎉。

