----------------
; Command Info ;
----------------
Report Timing: Found 3 setup paths (0 violated).  Worst case slack is 4.824 

Tcl Command:
    report_timing -setup -file Sines_topde2_postroute.tqr -npaths 3

Options:
    -setup 
    -npaths 3 
    -file {Sines_topde2_postroute.tqr} 

Delay Model:
    Slow 1200mV 85C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                 ; Launch Clock                                                         ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 4.824 ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ; Sines:u_Sines|delayMatch63_reg[0]                       ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0] ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0] ; 20.000       ; -0.395     ; 14.779     ;
; 5.540 ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ; Sines:u_Sines|delayMatch64_reg[0]                       ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0] ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0] ; 20.000       ; -0.395     ; 14.063     ;
; 5.741 ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ; Sines:u_Sines|Subsystem13_block3:u_Subsystem13|In1_hold ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0] ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0] ; 20.000       ; -0.395     ; 13.862     ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+

Path #1: Setup slack is 4.824 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                      ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; From Node          ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ;
; To Node            ; Sines:u_Sines|delayMatch63_reg[0]                                                                                          ;
; Launch Clock       ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0]                                                       ;
; Latch Clock        ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0]                                                       ;
; Data Arrival Time  ; 15.445                                                                                                                     ;
; Data Required Time ; 20.269                                                                                                                     ;
; Slack              ; 4.824                                                                                                                      ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.395 ;       ;             ;            ;        ;        ;
; Data Delay                ; 14.779 ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.666       ; 100        ; 0.666  ; 0.666  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 14    ; 10.036      ; 68         ; 0.226  ; 2.067  ;
;    Cell                   ;        ; 15    ; 4.447       ; 30         ; 0.047  ; 0.437  ;
;    uTco                   ;        ; 1     ; 0.296       ; 2          ; 0.296  ; 0.296  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.134      ;            ; -0.134 ; -0.134 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                         ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                                                                                                    ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                                                                                           ;
; 0.666    ; 0.666   ;    ;      ;        ;                    ; clock path                                                                                                                 ;
;   0.666  ;   0.666 ; R  ;      ;        ;                    ; clock network delay                                                                                                        ;
; 15.445   ; 14.779  ;    ;      ;        ;                    ; data path                                                                                                                  ;
;   0.962  ;   0.296 ;    ; uTco ; 1      ; M9K_X64_Y13_N0     ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ;
;   1.009  ;   0.047 ; RR ; CELL ; 3      ; M9K_X64_Y13_N0     ; u_Sines|delayMatch14_reg_rtl_0|auto_generated|altsyncram2|ram_block5a0|portbdataout[15]                                    ;
;   3.076  ;   2.067 ; RR ; IC   ; 1      ; LCCOMB_X92_Y21_N0  ; u_Sines|LessThan17~77|dataa                                                                                                ;
;   3.513  ;   0.437 ; RF ; CELL ; 1      ; LCCOMB_X92_Y21_N0  ; u_Sines|LessThan17~77|combout                                                                                              ;
;   3.780  ;   0.267 ; FF ; IC   ; 1      ; LCCOMB_X92_Y21_N2  ; u_Sines|LessThan17~78|datab                                                                                                ;
;   4.184  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X92_Y21_N2  ; u_Sines|LessThan17~78|combout                                                                                              ;
;   6.250  ;   2.066 ; FF ; IC   ; 1      ; LCCOMB_X68_Y13_N6  ; u_Sines|LessThan17~80|datac                                                                                                ;
;   6.530  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X68_Y13_N6  ; u_Sines|LessThan17~80|combout                                                                                              ;
;   6.756  ;   0.226 ; FF ; IC   ; 1      ; LCCOMB_X68_Y13_N8  ; u_Sines|LessThan17~81|datad                                                                                                ;
;   6.881  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X68_Y13_N8  ; u_Sines|LessThan17~81|combout                                                                                              ;
;   7.244  ;   0.363 ; FF ; IC   ; 1      ; LCCOMB_X69_Y13_N16 ; u_Sines|LessThan17~82|datad                                                                                                ;
;   7.369  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X69_Y13_N16 ; u_Sines|LessThan17~82|combout                                                                                              ;
;   7.597  ;   0.228 ; FF ; IC   ; 1      ; LCCOMB_X69_Y13_N14 ; u_Sines|LessThan17~93|datad                                                                                                ;
;   7.722  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X69_Y13_N14 ; u_Sines|LessThan17~93|combout                                                                                              ;
;   9.088  ;   1.366 ; FF ; IC   ; 1      ; LCCOMB_X85_Y13_N14 ; u_Sines|LessThan17~96|datac                                                                                                ;
;   9.369  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X85_Y13_N14 ; u_Sines|LessThan17~96|combout                                                                                              ;
;   9.785  ;   0.416 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N18 ; u_Sines|LessThan17~107|dataa                                                                                               ;
;   10.116 ;   0.331 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N18 ; u_Sines|LessThan17~107|combout                                                                                             ;
;   10.386 ;   0.270 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N4  ; u_Sines|LessThan17~118|datab                                                                                               ;
;   10.811 ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N4  ; u_Sines|LessThan17~118|combout                                                                                             ;
;   11.082 ;   0.271 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N24 ; u_Sines|LessThan17~121|datab                                                                                               ;
;   11.475 ;   0.393 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N24 ; u_Sines|LessThan17~121|combout                                                                                             ;
;   11.746 ;   0.271 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N2  ; u_Sines|LessThan17~123|datab                                                                                               ;
;   12.150 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N2  ; u_Sines|LessThan17~123|combout                                                                                             ;
;   12.420 ;   0.270 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N20 ; u_Sines|LessThan17~124|datab                                                                                               ;
;   12.824 ;   0.404 ; FF ; CELL ; 4      ; LCCOMB_X86_Y13_N20 ; u_Sines|LessThan17~124|combout                                                                                             ;
;   14.181 ;   1.357 ; FF ; IC   ; 1      ; LCCOMB_X77_Y9_N14  ; u_Sines|Logical_Operator51_out1|datac                                                                                      ;
;   14.441 ;   0.260 ; FR ; CELL ; 2      ; LCCOMB_X77_Y9_N14  ; u_Sines|Logical_Operator51_out1|combout                                                                                    ;
;   15.039 ;   0.598 ; RR ; IC   ; 1      ; FF_X77_Y9_N9       ; u_Sines|delayMatch63_reg[0]|asdata                                                                                         ;
;   15.445 ;   0.406 ; RR ; CELL ; 1      ; FF_X77_Y9_N9       ; Sines:u_Sines|delayMatch63_reg[0]                                                                                          ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------+
; Data Required Path                                                                          ;
+----------+----------+----+------+--------+--------------+-----------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location     ; Element                           ;
+----------+----------+----+------+--------+--------------+-----------------------------------+
; 20.000   ; 20.000   ;    ;      ;        ;              ; latch edge time                   ;
; 20.271   ; 0.271    ;    ;      ;        ;              ; clock path                        ;
;   19.866 ;   -0.134 ; R  ;      ;        ;              ; clock network delay               ;
;   20.271 ;   0.405  ;    ;      ;        ;              ; clock pessimism removed           ;
; 20.251   ; -0.020   ;    ;      ;        ;              ; clock uncertainty                 ;
; 20.269   ; 0.018    ;    ; uTsu ; 1      ; FF_X77_Y9_N9 ; Sines:u_Sines|delayMatch63_reg[0] ;
+----------+----------+----+------+--------+--------------+-----------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is 5.540 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                      ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; From Node          ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ;
; To Node            ; Sines:u_Sines|delayMatch64_reg[0]                                                                                          ;
; Launch Clock       ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0]                                                       ;
; Latch Clock        ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0]                                                       ;
; Data Arrival Time  ; 14.729                                                                                                                     ;
; Data Required Time ; 20.269                                                                                                                     ;
; Slack              ; 5.540                                                                                                                      ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.395 ;       ;             ;            ;        ;        ;
; Data Delay                ; 14.063 ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.666       ; 100        ; 0.666  ; 0.666  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 14    ; 9.482       ; 67         ; 0.000  ; 2.067  ;
;    Cell                   ;        ; 15    ; 4.285       ; 30         ; 0.047  ; 0.437  ;
;    uTco                   ;        ; 1     ; 0.296       ; 2          ; 0.296  ; 0.296  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.134      ;            ; -0.134 ; -0.134 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                         ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                                                                                                    ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                                                                                           ;
; 0.666    ; 0.666   ;    ;      ;        ;                    ; clock path                                                                                                                 ;
;   0.666  ;   0.666 ; R  ;      ;        ;                    ; clock network delay                                                                                                        ;
; 14.729   ; 14.063  ;    ;      ;        ;                    ; data path                                                                                                                  ;
;   0.962  ;   0.296 ;    ; uTco ; 1      ; M9K_X64_Y13_N0     ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ;
;   1.009  ;   0.047 ; RR ; CELL ; 3      ; M9K_X64_Y13_N0     ; u_Sines|delayMatch14_reg_rtl_0|auto_generated|altsyncram2|ram_block5a0|portbdataout[15]                                    ;
;   3.076  ;   2.067 ; RR ; IC   ; 1      ; LCCOMB_X92_Y21_N0  ; u_Sines|LessThan17~77|dataa                                                                                                ;
;   3.513  ;   0.437 ; RF ; CELL ; 1      ; LCCOMB_X92_Y21_N0  ; u_Sines|LessThan17~77|combout                                                                                              ;
;   3.780  ;   0.267 ; FF ; IC   ; 1      ; LCCOMB_X92_Y21_N2  ; u_Sines|LessThan17~78|datab                                                                                                ;
;   4.184  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X92_Y21_N2  ; u_Sines|LessThan17~78|combout                                                                                              ;
;   6.250  ;   2.066 ; FF ; IC   ; 1      ; LCCOMB_X68_Y13_N6  ; u_Sines|LessThan17~80|datac                                                                                                ;
;   6.530  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X68_Y13_N6  ; u_Sines|LessThan17~80|combout                                                                                              ;
;   6.756  ;   0.226 ; FF ; IC   ; 1      ; LCCOMB_X68_Y13_N8  ; u_Sines|LessThan17~81|datad                                                                                                ;
;   6.881  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X68_Y13_N8  ; u_Sines|LessThan17~81|combout                                                                                              ;
;   7.244  ;   0.363 ; FF ; IC   ; 1      ; LCCOMB_X69_Y13_N16 ; u_Sines|LessThan17~82|datad                                                                                                ;
;   7.369  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X69_Y13_N16 ; u_Sines|LessThan17~82|combout                                                                                              ;
;   7.597  ;   0.228 ; FF ; IC   ; 1      ; LCCOMB_X69_Y13_N14 ; u_Sines|LessThan17~93|datad                                                                                                ;
;   7.722  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X69_Y13_N14 ; u_Sines|LessThan17~93|combout                                                                                              ;
;   9.088  ;   1.366 ; FF ; IC   ; 1      ; LCCOMB_X85_Y13_N14 ; u_Sines|LessThan17~96|datac                                                                                                ;
;   9.369  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X85_Y13_N14 ; u_Sines|LessThan17~96|combout                                                                                              ;
;   9.785  ;   0.416 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N18 ; u_Sines|LessThan17~107|dataa                                                                                               ;
;   10.116 ;   0.331 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N18 ; u_Sines|LessThan17~107|combout                                                                                             ;
;   10.386 ;   0.270 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N4  ; u_Sines|LessThan17~118|datab                                                                                               ;
;   10.811 ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N4  ; u_Sines|LessThan17~118|combout                                                                                             ;
;   11.082 ;   0.271 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N24 ; u_Sines|LessThan17~121|datab                                                                                               ;
;   11.475 ;   0.393 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N24 ; u_Sines|LessThan17~121|combout                                                                                             ;
;   11.746 ;   0.271 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N2  ; u_Sines|LessThan17~123|datab                                                                                               ;
;   12.150 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N2  ; u_Sines|LessThan17~123|combout                                                                                             ;
;   12.420 ;   0.270 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N20 ; u_Sines|LessThan17~124|datab                                                                                               ;
;   12.824 ;   0.404 ; FF ; CELL ; 4      ; LCCOMB_X86_Y13_N20 ; u_Sines|LessThan17~124|combout                                                                                             ;
;   14.225 ;   1.401 ; FF ; IC   ; 1      ; LCCOMB_X77_Y9_N10  ; u_Sines|Logical_Operator38_out1|dataa                                                                                      ;
;   14.625 ;   0.400 ; FF ; CELL ; 1      ; LCCOMB_X77_Y9_N10  ; u_Sines|Logical_Operator38_out1|combout                                                                                    ;
;   14.625 ;   0.000 ; FF ; IC   ; 1      ; FF_X77_Y9_N11      ; u_Sines|delayMatch64_reg[0]|d                                                                                              ;
;   14.729 ;   0.104 ; FF ; CELL ; 1      ; FF_X77_Y9_N11      ; Sines:u_Sines|delayMatch64_reg[0]                                                                                          ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------+
; Data Required Path                                                                           ;
+----------+----------+----+------+--------+---------------+-----------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                           ;
+----------+----------+----+------+--------+---------------+-----------------------------------+
; 20.000   ; 20.000   ;    ;      ;        ;               ; latch edge time                   ;
; 20.271   ; 0.271    ;    ;      ;        ;               ; clock path                        ;
;   19.866 ;   -0.134 ; R  ;      ;        ;               ; clock network delay               ;
;   20.271 ;   0.405  ;    ;      ;        ;               ; clock pessimism removed           ;
; 20.251   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                 ;
; 20.269   ; 0.018    ;    ; uTsu ; 1      ; FF_X77_Y9_N11 ; Sines:u_Sines|delayMatch64_reg[0] ;
+----------+----------+----+------+--------+---------------+-----------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is 5.741 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                      ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; From Node          ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ;
; To Node            ; Sines:u_Sines|Subsystem13_block3:u_Subsystem13|In1_hold                                                                    ;
; Launch Clock       ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0]                                                       ;
; Latch Clock        ; u_Sines_topde2_clock_module_inst|u_altpll|auto_generated|pll1|clk[0]                                                       ;
; Data Arrival Time  ; 14.528                                                                                                                     ;
; Data Required Time ; 20.269                                                                                                                     ;
; Slack              ; 5.741                                                                                                                      ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.395 ;       ;             ;            ;        ;        ;
; Data Delay                ; 13.862 ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.666       ; 100        ; 0.666  ; 0.666  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 14    ; 9.438       ; 68         ; 0.000  ; 2.067  ;
;    Cell                   ;        ; 15    ; 4.128       ; 30         ; 0.047  ; 0.437  ;
;    uTco                   ;        ; 1     ; 0.296       ; 2          ; 0.296  ; 0.296  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.134      ;            ; -0.134 ; -0.134 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                         ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                                                                                                    ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                                                                                           ;
; 0.666    ; 0.666   ;    ;      ;        ;                    ; clock path                                                                                                                 ;
;   0.666  ;   0.666 ; R  ;      ;        ;                    ; clock network delay                                                                                                        ;
; 14.528   ; 13.862  ;    ;      ;        ;                    ; data path                                                                                                                  ;
;   0.962  ;   0.296 ;    ; uTco ; 1      ; M9K_X64_Y13_N0     ; Sines:u_Sines|altshift_taps:delayMatch14_reg_rtl_0|shift_taps_tlm:auto_generated|altsyncram_i5b1:altsyncram2|ram_block5a15 ;
;   1.009  ;   0.047 ; RR ; CELL ; 3      ; M9K_X64_Y13_N0     ; u_Sines|delayMatch14_reg_rtl_0|auto_generated|altsyncram2|ram_block5a0|portbdataout[15]                                    ;
;   3.076  ;   2.067 ; RR ; IC   ; 1      ; LCCOMB_X92_Y21_N0  ; u_Sines|LessThan17~77|dataa                                                                                                ;
;   3.513  ;   0.437 ; RF ; CELL ; 1      ; LCCOMB_X92_Y21_N0  ; u_Sines|LessThan17~77|combout                                                                                              ;
;   3.780  ;   0.267 ; FF ; IC   ; 1      ; LCCOMB_X92_Y21_N2  ; u_Sines|LessThan17~78|datab                                                                                                ;
;   4.184  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X92_Y21_N2  ; u_Sines|LessThan17~78|combout                                                                                              ;
;   6.250  ;   2.066 ; FF ; IC   ; 1      ; LCCOMB_X68_Y13_N6  ; u_Sines|LessThan17~80|datac                                                                                                ;
;   6.530  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X68_Y13_N6  ; u_Sines|LessThan17~80|combout                                                                                              ;
;   6.756  ;   0.226 ; FF ; IC   ; 1      ; LCCOMB_X68_Y13_N8  ; u_Sines|LessThan17~81|datad                                                                                                ;
;   6.881  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X68_Y13_N8  ; u_Sines|LessThan17~81|combout                                                                                              ;
;   7.244  ;   0.363 ; FF ; IC   ; 1      ; LCCOMB_X69_Y13_N16 ; u_Sines|LessThan17~82|datad                                                                                                ;
;   7.369  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X69_Y13_N16 ; u_Sines|LessThan17~82|combout                                                                                              ;
;   7.597  ;   0.228 ; FF ; IC   ; 1      ; LCCOMB_X69_Y13_N14 ; u_Sines|LessThan17~93|datad                                                                                                ;
;   7.722  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X69_Y13_N14 ; u_Sines|LessThan17~93|combout                                                                                              ;
;   9.088  ;   1.366 ; FF ; IC   ; 1      ; LCCOMB_X85_Y13_N14 ; u_Sines|LessThan17~96|datac                                                                                                ;
;   9.369  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X85_Y13_N14 ; u_Sines|LessThan17~96|combout                                                                                              ;
;   9.785  ;   0.416 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N18 ; u_Sines|LessThan17~107|dataa                                                                                               ;
;   10.116 ;   0.331 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N18 ; u_Sines|LessThan17~107|combout                                                                                             ;
;   10.386 ;   0.270 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N4  ; u_Sines|LessThan17~118|datab                                                                                               ;
;   10.811 ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N4  ; u_Sines|LessThan17~118|combout                                                                                             ;
;   11.082 ;   0.271 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N24 ; u_Sines|LessThan17~121|datab                                                                                               ;
;   11.475 ;   0.393 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N24 ; u_Sines|LessThan17~121|combout                                                                                             ;
;   11.746 ;   0.271 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N2  ; u_Sines|LessThan17~123|datab                                                                                               ;
;   12.150 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X86_Y13_N2  ; u_Sines|LessThan17~123|combout                                                                                             ;
;   12.420 ;   0.270 ; FF ; IC   ; 1      ; LCCOMB_X86_Y13_N20 ; u_Sines|LessThan17~124|datab                                                                                               ;
;   12.824 ;   0.404 ; FF ; CELL ; 4      ; LCCOMB_X86_Y13_N20 ; u_Sines|LessThan17~124|combout                                                                                             ;
;   14.181 ;   1.357 ; FF ; IC   ; 1      ; LCCOMB_X77_Y9_N14  ; u_Sines|Logical_Operator51_out1|datac                                                                                      ;
;   14.441 ;   0.260 ; FR ; CELL ; 2      ; LCCOMB_X77_Y9_N14  ; u_Sines|Logical_Operator51_out1|combout                                                                                    ;
;   14.441 ;   0.000 ; RR ; IC   ; 1      ; FF_X77_Y9_N15      ; u_Sines|u_Subsystem13|In1_hold|d                                                                                           ;
;   14.528 ;   0.087 ; RR ; CELL ; 1      ; FF_X77_Y9_N15      ; Sines:u_Sines|Subsystem13_block3:u_Subsystem13|In1_hold                                                                    ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+----------+----------+----+------+--------+---------------+---------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                                 ;
+----------+----------+----+------+--------+---------------+---------------------------------------------------------+
; 20.000   ; 20.000   ;    ;      ;        ;               ; latch edge time                                         ;
; 20.271   ; 0.271    ;    ;      ;        ;               ; clock path                                              ;
;   19.866 ;   -0.134 ; R  ;      ;        ;               ; clock network delay                                     ;
;   20.271 ;   0.405  ;    ;      ;        ;               ; clock pessimism removed                                 ;
; 20.251   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                                       ;
; 20.269   ; 0.018    ;    ; uTsu ; 1      ; FF_X77_Y9_N15 ; Sines:u_Sines|Subsystem13_block3:u_Subsystem13|In1_hold ;
+----------+----------+----+------+--------+---------------+---------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


