<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sparc_exu_ecc_dec.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_ecc_dec.v</a>
time_elapsed: 0.044s
ram usage: 16488 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sparc_exu_ecc_dec <a href="../../../../third_party/tests/utd-sv/sparc_exu_ecc_dec.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_ecc_dec.v</a>
entity @sparc_exu_ecc_dec (i7$ %q) -&gt; (i64$ %e) {
    %0 = exts i1$, i64$ %e, 0, 1
    %q1 = prb i7$ %q
    %1 = exts i1, i7 %q1, 6, 1
    %2 = const i7 0
    %3 = inss i7 %2, i1 %1, 0, 1
    %4 = exts i1, i7 %3, 0, 1
    %5 = not i1 %4
    %6 = exts i2, i7 %q1, 5, 2
    %7 = inss i7 %2, i2 %6, 0, 2
    %8 = exts i1, i7 %7, 0, 1
    %9 = not i1 %8
    %10 = and i1 %5, %9
    %11 = exts i3, i7 %q1, 4, 3
    %12 = inss i7 %2, i3 %11, 0, 3
    %13 = exts i1, i7 %12, 0, 1
    %14 = not i1 %13
    %15 = and i1 %10, %14
    %16 = exts i4, i7 %q1, 3, 4
    %17 = inss i7 %2, i4 %16, 0, 4
    %18 = exts i1, i7 %17, 0, 1
    %19 = not i1 %18
    %20 = and i1 %15, %19
    %21 = exts i5, i7 %q1, 2, 5
    %22 = inss i7 %2, i5 %21, 0, 5
    %23 = exts i1, i7 %22, 0, 1
    %24 = not i1 %23
    %25 = and i1 %20, %24
    %26 = exts i6, i7 %q1, 1, 6
    %27 = inss i7 %2, i6 %26, 0, 6
    %28 = exts i1, i7 %27, 0, 1
    %29 = and i1 %25, %28
    %30 = exts i1, i7 %q1, 0, 1
    %31 = and i1 %29, %30
    %32 = const time 0s 1e
    drv i1$ %0, %31, %32
    %33 = const i32 1
    %34 = const i64 0
    %35 = sig i64 %34
    %36 = shr i64$ %e, i64$ %35, i32 %33
    %37 = exts i1$, i64$ %36, 0, 1
    %38 = and i1 %20, %23
    %39 = not i1 %28
    %40 = and i1 %38, %39
    %41 = and i1 %40, %30
    drv i1$ %37, %41, %32
    %42 = const i32 2
    %43 = sig i64 %34
    %44 = shr i64$ %e, i64$ %43, i32 %42
    %45 = exts i1$, i64$ %44, 0, 1
    %46 = and i1 %38, %28
    %47 = not i1 %30
    %48 = and i1 %46, %47
    drv i1$ %45, %48, %32
    %49 = const i32 3
    %50 = sig i64 %34
    %51 = shr i64$ %e, i64$ %50, i32 %49
    %52 = exts i1$, i64$ %51, 0, 1
    %53 = and i1 %46, %30
    drv i1$ %52, %53, %32
    %54 = const i32 4
    %55 = sig i64 %34
    %56 = shr i64$ %e, i64$ %55, i32 %54
    %57 = exts i1$, i64$ %56, 0, 1
    %58 = and i1 %15, %18
    %59 = and i1 %58, %24
    %60 = and i1 %59, %39
    %61 = and i1 %60, %30
    drv i1$ %57, %61, %32
    %62 = const i32 5
    %63 = sig i64 %34
    %64 = shr i64$ %e, i64$ %63, i32 %62
    %65 = exts i1$, i64$ %64, 0, 1
    %66 = and i1 %59, %28
    %67 = and i1 %66, %47
    drv i1$ %65, %67, %32
    %68 = const i32 6
    %69 = sig i64 %34
    %70 = shr i64$ %e, i64$ %69, i32 %68
    %71 = exts i1$, i64$ %70, 0, 1
    %72 = and i1 %66, %30
    drv i1$ %71, %72, %32
    %73 = const i32 7
    %74 = sig i64 %34
    %75 = shr i64$ %e, i64$ %74, i32 %73
    %76 = exts i1$, i64$ %75, 0, 1
    %77 = and i1 %58, %23
    %78 = and i1 %77, %39
    %79 = and i1 %78, %47
    drv i1$ %76, %79, %32
    %80 = const i32 8
    %81 = sig i64 %34
    %82 = shr i64$ %e, i64$ %81, i32 %80
    %83 = exts i1$, i64$ %82, 0, 1
    %84 = and i1 %78, %30
    drv i1$ %83, %84, %32
    %85 = const i32 9
    %86 = sig i64 %34
    %87 = shr i64$ %e, i64$ %86, i32 %85
    %88 = exts i1$, i64$ %87, 0, 1
    %89 = and i1 %77, %28
    %90 = and i1 %89, %47
    drv i1$ %88, %90, %32
    %91 = const i32 10
    %92 = sig i64 %34
    %93 = shr i64$ %e, i64$ %92, i32 %91
    %94 = exts i1$, i64$ %93, 0, 1
    %95 = and i1 %89, %30
    drv i1$ %94, %95, %32
    %96 = const i32 11
    %97 = sig i64 %34
    %98 = shr i64$ %e, i64$ %97, i32 %96
    %99 = exts i1$, i64$ %98, 0, 1
    %100 = and i1 %10, %13
    %101 = and i1 %100, %19
    %102 = and i1 %101, %24
    %103 = and i1 %102, %39
    %104 = and i1 %103, %30
    drv i1$ %99, %104, %32
    %105 = const i32 12
    %106 = sig i64 %34
    %107 = shr i64$ %e, i64$ %106, i32 %105
    %108 = exts i1$, i64$ %107, 0, 1
    %109 = and i1 %102, %28
    %110 = and i1 %109, %47
    drv i1$ %108, %110, %32
    %111 = const i32 13
    %112 = sig i64 %34
    %113 = shr i64$ %e, i64$ %112, i32 %111
    %114 = exts i1$, i64$ %113, 0, 1
    %115 = and i1 %109, %30
    drv i1$ %114, %115, %32
    %116 = const i32 14
    %117 = sig i64 %34
    %118 = shr i64$ %e, i64$ %117, i32 %116
    %119 = exts i1$, i64$ %118, 0, 1
    %120 = and i1 %101, %23
    %121 = and i1 %120, %39
    %122 = and i1 %121, %47
    drv i1$ %119, %122, %32
    %123 = const i32 15
    %124 = sig i64 %34
    %125 = shr i64$ %e, i64$ %124, i32 %123
    %126 = exts i1$, i64$ %125, 0, 1
    %127 = and i1 %121, %30
    drv i1$ %126, %127, %32
    %128 = const i32 16
    %129 = sig i64 %34
    %130 = shr i64$ %e, i64$ %129, i32 %128
    %131 = exts i1$, i64$ %130, 0, 1
    %132 = and i1 %120, %28
    %133 = and i1 %132, %47
    drv i1$ %131, %133, %32
    %134 = const i32 17
    %135 = sig i64 %34
    %136 = shr i64$ %e, i64$ %135, i32 %134
    %137 = exts i1$, i64$ %136, 0, 1
    %138 = and i1 %132, %30
    drv i1$ %137, %138, %32
    %139 = const i32 18
    %140 = sig i64 %34
    %141 = shr i64$ %e, i64$ %140, i32 %139
    %142 = exts i1$, i64$ %141, 0, 1
    %143 = and i1 %100, %18
    %144 = and i1 %143, %24
    %145 = and i1 %144, %39
    %146 = and i1 %145, %47
    drv i1$ %142, %146, %32
    %147 = const i32 19
    %148 = sig i64 %34
    %149 = shr i64$ %e, i64$ %148, i32 %147
    %150 = exts i1$, i64$ %149, 0, 1
    %151 = and i1 %145, %30
    drv i1$ %150, %151, %32
    %152 = const i32 20
    %153 = sig i64 %34
    %154 = shr i64$ %e, i64$ %153, i32 %152
    %155 = exts i1$, i64$ %154, 0, 1
    %156 = and i1 %144, %28
    %157 = and i1 %156, %47
    drv i1$ %155, %157, %32
    %158 = const i32 21
    %159 = sig i64 %34
    %160 = shr i64$ %e, i64$ %159, i32 %158
    %161 = exts i1$, i64$ %160, 0, 1
    %162 = and i1 %156, %30
    drv i1$ %161, %162, %32
    %163 = const i32 22
    %164 = sig i64 %34
    %165 = shr i64$ %e, i64$ %164, i32 %163
    %166 = exts i1$, i64$ %165, 0, 1
    %167 = and i1 %143, %23
    %168 = and i1 %167, %39
    %169 = and i1 %168, %47
    drv i1$ %166, %169, %32
    %170 = const i32 23
    %171 = sig i64 %34
    %172 = shr i64$ %e, i64$ %171, i32 %170
    %173 = exts i1$, i64$ %172, 0, 1
    %174 = and i1 %168, %30
    drv i1$ %173, %174, %32
    %175 = const i32 24
    %176 = sig i64 %34
    %177 = shr i64$ %e, i64$ %176, i32 %175
    %178 = exts i1$, i64$ %177, 0, 1
    %179 = and i1 %167, %28
    %180 = and i1 %179, %47
    drv i1$ %178, %180, %32
    %181 = const i32 25
    %182 = sig i64 %34
    %183 = shr i64$ %e, i64$ %182, i32 %181
    %184 = exts i1$, i64$ %183, 0, 1
    %185 = and i1 %179, %30
    drv i1$ %184, %185, %32
    %186 = const i32 26
    %187 = sig i64 %34
    %188 = shr i64$ %e, i64$ %187, i32 %186
    %189 = exts i1$, i64$ %188, 0, 1
    %190 = and i1 %5, %8
    %191 = and i1 %190, %14
    %192 = and i1 %191, %19
    %193 = and i1 %192, %24
    %194 = and i1 %193, %39
    %195 = and i1 %194, %30
    drv i1$ %189, %195, %32
    %196 = const i32 27
    %197 = sig i64 %34
    %198 = shr i64$ %e, i64$ %197, i32 %196
    %199 = exts i1$, i64$ %198, 0, 1
    %200 = and i1 %193, %28
    %201 = and i1 %200, %47
    drv i1$ %199, %201, %32
    %202 = const i32 28
    %203 = sig i64 %34
    %204 = shr i64$ %e, i64$ %203, i32 %202
    %205 = exts i1$, i64$ %204, 0, 1
    %206 = and i1 %200, %30
    drv i1$ %205, %206, %32
    %207 = const i32 29
    %208 = sig i64 %34
    %209 = shr i64$ %e, i64$ %208, i32 %207
    %210 = exts i1$, i64$ %209, 0, 1
    %211 = and i1 %192, %23
    %212 = and i1 %211, %39
    %213 = and i1 %212, %47
    drv i1$ %210, %213, %32
    %214 = const i32 30
    %215 = sig i64 %34
    %216 = shr i64$ %e, i64$ %215, i32 %214
    %217 = exts i1$, i64$ %216, 0, 1
    %218 = and i1 %212, %30
    drv i1$ %217, %218, %32
    %219 = const i32 31
    %220 = sig i64 %34
    %221 = shr i64$ %e, i64$ %220, i32 %219
    %222 = exts i1$, i64$ %221, 0, 1
    %223 = and i1 %211, %28
    %224 = and i1 %223, %47
    drv i1$ %222, %224, %32
    %225 = const i32 32
    %226 = sig i64 %34
    %227 = shr i64$ %e, i64$ %226, i32 %225
    %228 = exts i1$, i64$ %227, 0, 1
    %229 = and i1 %223, %30
    drv i1$ %228, %229, %32
    %230 = const i32 33
    %231 = sig i64 %34
    %232 = shr i64$ %e, i64$ %231, i32 %230
    %233 = exts i1$, i64$ %232, 0, 1
    %234 = and i1 %191, %18
    %235 = and i1 %234, %24
    %236 = and i1 %235, %39
    %237 = and i1 %236, %47
    drv i1$ %233, %237, %32
    %238 = const i32 34
    %239 = sig i64 %34
    %240 = shr i64$ %e, i64$ %239, i32 %238
    %241 = exts i1$, i64$ %240, 0, 1
    %242 = and i1 %236, %30
    drv i1$ %241, %242, %32
    %243 = const i32 35
    %244 = sig i64 %34
    %245 = shr i64$ %e, i64$ %244, i32 %243
    %246 = exts i1$, i64$ %245, 0, 1
    %247 = and i1 %235, %28
    %248 = and i1 %247, %47
    drv i1$ %246, %248, %32
    %249 = const i32 36
    %250 = sig i64 %34
    %251 = shr i64$ %e, i64$ %250, i32 %249
    %252 = exts i1$, i64$ %251, 0, 1
    %253 = and i1 %247, %30
    drv i1$ %252, %253, %32
    %254 = const i32 37
    %255 = sig i64 %34
    %256 = shr i64$ %e, i64$ %255, i32 %254
    %257 = exts i1$, i64$ %256, 0, 1
    %258 = and i1 %234, %23
    %259 = and i1 %258, %39
    %260 = and i1 %259, %47
    drv i1$ %257, %260, %32
    %261 = const i32 38
    %262 = sig i64 %34
    %263 = shr i64$ %e, i64$ %262, i32 %261
    %264 = exts i1$, i64$ %263, 0, 1
    %265 = and i1 %259, %30
    drv i1$ %264, %265, %32
    %266 = const i32 39
    %267 = sig i64 %34
    %268 = shr i64$ %e, i64$ %267, i32 %266
    %269 = exts i1$, i64$ %268, 0, 1
    %270 = and i1 %258, %28
    %271 = and i1 %270, %47
    drv i1$ %269, %271, %32
    %272 = const i32 40
    %273 = sig i64 %34
    %274 = shr i64$ %e, i64$ %273, i32 %272
    %275 = exts i1$, i64$ %274, 0, 1
    %276 = and i1 %270, %30
    drv i1$ %275, %276, %32
    %277 = const i32 41
    %278 = sig i64 %34
    %279 = shr i64$ %e, i64$ %278, i32 %277
    %280 = exts i1$, i64$ %279, 0, 1
    %281 = and i1 %190, %13
    %282 = and i1 %281, %19
    %283 = and i1 %282, %24
    %284 = and i1 %283, %39
    %285 = and i1 %284, %47
    drv i1$ %280, %285, %32
    %286 = const i32 42
    %287 = sig i64 %34
    %288 = shr i64$ %e, i64$ %287, i32 %286
    %289 = exts i1$, i64$ %288, 0, 1
    %290 = and i1 %284, %30
    drv i1$ %289, %290, %32
    %291 = const i32 43
    %292 = sig i64 %34
    %293 = shr i64$ %e, i64$ %292, i32 %291
    %294 = exts i1$, i64$ %293, 0, 1
    %295 = and i1 %283, %28
    %296 = and i1 %295, %47
    drv i1$ %294, %296, %32
    %297 = const i32 44
    %298 = sig i64 %34
    %299 = shr i64$ %e, i64$ %298, i32 %297
    %300 = exts i1$, i64$ %299, 0, 1
    %301 = and i1 %295, %30
    drv i1$ %300, %301, %32
    %302 = const i32 45
    %303 = sig i64 %34
    %304 = shr i64$ %e, i64$ %303, i32 %302
    %305 = exts i1$, i64$ %304, 0, 1
    %306 = and i1 %282, %23
    %307 = and i1 %306, %39
    %308 = and i1 %307, %47
    drv i1$ %305, %308, %32
    %309 = const i32 46
    %310 = sig i64 %34
    %311 = shr i64$ %e, i64$ %310, i32 %309
    %312 = exts i1$, i64$ %311, 0, 1
    %313 = and i1 %307, %30
    drv i1$ %312, %313, %32
    %314 = const i32 47
    %315 = sig i64 %34
    %316 = shr i64$ %e, i64$ %315, i32 %314
    %317 = exts i1$, i64$ %316, 0, 1
    %318 = and i1 %306, %28
    %319 = and i1 %318, %47
    drv i1$ %317, %319, %32
    %320 = const i32 48
    %321 = sig i64 %34
    %322 = shr i64$ %e, i64$ %321, i32 %320
    %323 = exts i1$, i64$ %322, 0, 1
    %324 = and i1 %318, %30
    drv i1$ %323, %324, %32
    %325 = const i32 49
    %326 = sig i64 %34
    %327 = shr i64$ %e, i64$ %326, i32 %325
    %328 = exts i1$, i64$ %327, 0, 1
    %329 = and i1 %281, %18
    %330 = and i1 %329, %24
    %331 = and i1 %330, %39
    %332 = and i1 %331, %47
    drv i1$ %328, %332, %32
    %333 = const i32 50
    %334 = sig i64 %34
    %335 = shr i64$ %e, i64$ %334, i32 %333
    %336 = exts i1$, i64$ %335, 0, 1
    %337 = and i1 %331, %30
    drv i1$ %336, %337, %32
    %338 = const i32 51
    %339 = sig i64 %34
    %340 = shr i64$ %e, i64$ %339, i32 %338
    %341 = exts i1$, i64$ %340, 0, 1
    %342 = and i1 %330, %28
    %343 = and i1 %342, %47
    drv i1$ %341, %343, %32
    %344 = const i32 52
    %345 = sig i64 %34
    %346 = shr i64$ %e, i64$ %345, i32 %344
    %347 = exts i1$, i64$ %346, 0, 1
    %348 = and i1 %342, %30
    drv i1$ %347, %348, %32
    %349 = const i32 53
    %350 = sig i64 %34
    %351 = shr i64$ %e, i64$ %350, i32 %349
    %352 = exts i1$, i64$ %351, 0, 1
    %353 = and i1 %329, %23
    %354 = and i1 %353, %39
    %355 = and i1 %354, %47
    drv i1$ %352, %355, %32
    %356 = const i32 54
    %357 = sig i64 %34
    %358 = shr i64$ %e, i64$ %357, i32 %356
    %359 = exts i1$, i64$ %358, 0, 1
    %360 = and i1 %354, %30
    drv i1$ %359, %360, %32
    %361 = const i32 55
    %362 = sig i64 %34
    %363 = shr i64$ %e, i64$ %362, i32 %361
    %364 = exts i1$, i64$ %363, 0, 1
    %365 = and i1 %353, %28
    %366 = and i1 %365, %47
    drv i1$ %364, %366, %32
    %367 = const i32 56
    %368 = sig i64 %34
    %369 = shr i64$ %e, i64$ %368, i32 %367
    %370 = exts i1$, i64$ %369, 0, 1
    %371 = and i1 %365, %30
    drv i1$ %370, %371, %32
    %372 = const i32 57
    %373 = sig i64 %34
    %374 = shr i64$ %e, i64$ %373, i32 %372
    %375 = exts i1$, i64$ %374, 0, 1
    %376 = and i1 %4, %9
    %377 = and i1 %376, %14
    %378 = and i1 %377, %19
    %379 = and i1 %378, %24
    %380 = and i1 %379, %39
    %381 = and i1 %380, %30
    drv i1$ %375, %381, %32
    %382 = const i32 58
    %383 = sig i64 %34
    %384 = shr i64$ %e, i64$ %383, i32 %382
    %385 = exts i1$, i64$ %384, 0, 1
    %386 = and i1 %379, %28
    %387 = and i1 %386, %47
    drv i1$ %385, %387, %32
    %388 = const i32 59
    %389 = sig i64 %34
    %390 = shr i64$ %e, i64$ %389, i32 %388
    %391 = exts i1$, i64$ %390, 0, 1
    %392 = and i1 %386, %30
    drv i1$ %391, %392, %32
    %393 = const i32 60
    %394 = sig i64 %34
    %395 = shr i64$ %e, i64$ %394, i32 %393
    %396 = exts i1$, i64$ %395, 0, 1
    %397 = and i1 %378, %23
    %398 = and i1 %397, %39
    %399 = and i1 %398, %47
    drv i1$ %396, %399, %32
    %400 = const i32 61
    %401 = sig i64 %34
    %402 = shr i64$ %e, i64$ %401, i32 %400
    %403 = exts i1$, i64$ %402, 0, 1
    %404 = and i1 %398, %30
    drv i1$ %403, %404, %32
    %405 = const i32 62
    %406 = sig i64 %34
    %407 = shr i64$ %e, i64$ %406, i32 %405
    %408 = exts i1$, i64$ %407, 0, 1
    %409 = and i1 %397, %28
    %410 = and i1 %409, %47
    drv i1$ %408, %410, %32
    %411 = const i32 63
    %412 = sig i64 %34
    %413 = shr i64$ %e, i64$ %412, i32 %411
    %414 = exts i1$, i64$ %413, 0, 1
    %415 = and i1 %409, %30
    drv i1$ %414, %415, %32
    %416 = const time 0s
    drv i64$ %e, %34, %416
    halt
}

</pre>
</body>