<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>MPFS_ICICLE_KIT_BASE_DESIGN</data>
<data>3285</data>
<data>6464</data>
<data>1670</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>45</data>
<data>6</data>
<data>148</data>
<module>
<data>CLOCKS_AND_RESETS</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<module>
<data>CORERESET</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERESET_CORERESET_0_CORERESET_PF</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>INIT_MONITOR_INIT_MONITOR_0_PFSOC_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<module>
<data>PF_CCC_C0_PF_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIC_0_PERIPHERALS</data>
<data>3269</data>
<data>6458</data>
<data>1670</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>45</data>
<data>1</data>
<data>0</data>
<module>
<data>Core_Poly_Z3</data>
<data>1296</data>
<data>4074</data>
<data>1339</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>38</data>
<data>0</data>
<data>0</data>
<module>
<data>address_generator</data>
<data>89</data>
<data>831</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_2s_3s</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_4s</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_7s</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_8s_3s_0</data>
<data>21</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>conflict_free_memory_map</data>
<data>28</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_mul_12s_767s_2385s</data>
<data>482</data>
<data>2014</data>
<data>562</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>add_rd_12s</data>
<data>0</data>
<data>46</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>add_rd_12s_0</data>
<data>0</data>
<data>36</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>add_rd_12s_1</data>
<data>0</data>
<data>39</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>add_rd_12s_2</data>
<data>0</data>
<data>302</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_3s_0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_4s_0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_12s</data>
<data>0</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_12s_0</data>
<data>0</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_12s_3</data>
<data>0</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_12s_4</data>
<data>0</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_12s</data>
<data>24</data>
<data>11</data>
<data>62</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_12s_0</data>
<data>24</data>
<data>11</data>
<data>62</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_12s_1</data>
<data>24</data>
<data>11</data>
<data>62</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_12s_2</data>
<data>24</data>
<data>11</data>
<data>62</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_12s</data>
<data>0</data>
<data>11</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_12s_0</data>
<data>0</data>
<data>33</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_12s_1</data>
<data>0</data>
<data>21</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_12s_2</data>
<data>0</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>tf0_ROM</data>
<data>12</data>
<data>83</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>tf1_ROM</data>
<data>24</data>
<data>107</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_ram_5s_32s_24s_Core_Poly_Z3_1</data>
<data>101</data>
<data>397</data>
<data>232</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<module>
<data>arbiter</data>
<data>0</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_3s_Z2</data>
<data>60</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_7s_Z1</data>
<data>3</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bank_in_5s_1</data>
<data>0</data>
<data>40</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_in_24s_1</data>
<data>8</data>
<data>309</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_out_24s_1</data>
<data>27</data>
<data>21</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_8s_3s</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_8s_7s</data>
<data>3</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_bank_5s_32s_24s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_24s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_24s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_24s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_ram_5s_32s_24s_Core_Poly_Z3_1_0</data>
<data>90</data>
<data>359</data>
<data>232</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_3s_Z2_0</data>
<data>60</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_7s_Z1_0</data>
<data>3</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bank_in_5s_1_0</data>
<data>0</data>
<data>40</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_in_24s_1_0</data>
<data>0</data>
<data>293</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_out_24s_1_0</data>
<data>27</data>
<data>21</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_8s_3s_1</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_8s_7s_0</data>
<data>3</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_bank_5s_32s_24s_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_24s_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_24s_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_24s_6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>polyvec_ram_8s_256s_12s</data>
<data>0</data>
<data>16</data>
<data>96</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>FIC0_INITIATOR</data>
<data>1973</data>
<data>2384</data>
<data>331</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z5</data>
<data>1973</data>
<data>2384</data>
<data>331</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterConvertor_Z8</data>
<data>512</data>
<data>271</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_8s_38s_64s_0s_1s</data>
<data>512</data>
<data>271</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_11s_0_1_3_2</data>
<data>18</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_76s_0_1_3_2</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_0</data>
<data>120</data>
<data>63</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_2</data>
<data>120</data>
<data>63</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_82s_0_1_3_2</data>
<data>106</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z13</data>
<data>1459</data>
<data>2113</data>
<data>331</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_9s_38s_64s_0s_1s_0</data>
<data>498</data>
<data>281</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_12s_0_1_3_0</data>
<data>18</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_1</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_0</data>
<data>114</data>
<data>65</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_2</data>
<data>112</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_83s_0_1_3_0</data>
<data>106</data>
<data>59</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvDataWidthConverter_Z9</data>
<data>961</data>
<data>1832</data>
<data>331</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DownConverter_16s_64s_32s_38s_9s_1s_8s_4s_0</data>
<data>961</data>
<data>1832</data>
<data>331</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_readWidthConv_32s_16s_46s_64s_38s_9s_1s_0_1s</data>
<data>489</data>
<data>966</data>
<data>162</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_CmdFifoWriteCtrl_38s_9s_1s_64s_32s_46s_0_1s_0_1</data>
<data>143</data>
<data>352</data>
<data>94</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_Hold_Reg_Rd_46s_9s</data>
<data>65</data>
<data>45</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_1</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_preCalcCmdFifoWrCtrl_32s_64s_38s_1s_9s_0_3s_7s_1s</data>
<data>113</data>
<data>154</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_2</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_widthConvrd_46s_1s_9s_32s_64s_1s</data>
<data>152</data>
<data>375</data>
<data>29</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_46s_46s_15s_128s_16s_4s_128s_15s_1</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z13_1</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_46s_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_writeWidthConv_Z10</data>
<data>472</data>
<data>866</data>
<data>169</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_CmdFifoWriteCtrl_38s_9s_1s_64s_32s_46s_0_512s_0_1</data>
<data>149</data>
<data>389</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_Hold_Reg_Wr_46s_9s</data>
<data>46</data>
<data>36</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_preCalcCmdFifoWrCtrl_32s_64s_38s_1s_9s_1_3s_7s_1s</data>
<data>106</data>
<data>172</data>
<data>36</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_0</data>
<data>1</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_widthConvwr_64s_32s_1s_46s_8s_4s_9s</data>
<data>129</data>
<data>180</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_brespCtrl_1s_9s</data>
<data>10</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_10s_10s_15s_128s_16s_4s_128s_15s</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z13_0</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_10s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_46s_46s_15s_128s_16s_4s_128s_15s_0</data>
<data>16</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z13</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_46s_0s_0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>MSS_WRAPPER</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>114</data>
<module>
<data>ICICLE_MSS</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>93</data>
</module>
</module>
</module>
</modules>
