{
    "title": "삼성, TSMC와 경쟁할 3D AI 칩 패키징 기술 ‘세인트’ 공개",
    "created_at": "2023.11.13 18:25",
    "content": "삼성전자가 다양한 종류의 칩을 수직으로 쌓아 하나의 칩처럼 작동하게 하는 '3D 패키징 기술'을 선보인다. 생성 인공지능(AI)과 '온디바이스 AI' 등에 적용되는 최첨단 반도체 수요가 증가하는 가운데, 새 기술이 라이벌 TSMC를 추격하는 비장의 무기가 될지 관심이 모인다. 12일(현지시간) 업계에 따르면 삼성전자(대표 한종희, 경계현)는 내년부터 새로운 3D 반도체 패키징 기술인 ‘세인트(SAINT)’를 본격적으로 선보인다. 패키징은 서로 다른 종류의 칩을 연결, 하나처럼 작동하게 하는 공정이다. 3D 패키징은 칩을 수평으로 배치하는 일반 패키징과 달리 수직으로 쌓는 게 특징이다. 삼성전자는 임시 데이터 저장소 역할을 하는 S램(SRAM)을 중앙처리장치(CPU) 등 프로세서 위에 쌓는 ‘세인트-S’의 기술 검증을 완료했다. 내년에는 CPU와 그래픽처리장치(GPU) 등의 프로세서 위에 데이터 저장용 D램(DRAM)을 올리는 ‘세인트-D’와 애플리케이션프로세서(AP) 같은 프로세서를 위아래로 배치하는 ‘세인트-L’의 기술 검증을 마칠 계획인 것으로 알려졌다. 반도체 제조의 마지막 단계 중 하나인 패키징은 칩을 보호 케이스에 넣어 부식을 방지하고 이미 만들어진 칩을 결합하고 연결할 수 있는 인터페이스를 제공한다. 현재는 2.5D 패키징이 첨단 기술로 평가받는다. 2.5D 패키징은 ‘실리콘 인터포저’라는 패키징 부품 위에 프로세서와 고대역폭메모리(HBM) 같은 메모리 칩을 수평으로 배치한 것이다. 칩은 실리콘 인터포저를 통해 연결된다. 엔비디아의 ‘AI 가속기’도 2.5D 패키징을 통해 제작된다. 반면 3D 패키징은 칩을 위아래로 배치하기 때문에 실리콘 인터포저가 필요하지 않다. 대신 실리콘관통전극(TSV) 기술을 통해 칩들이 직접 연결된다. 칩들을 옆으로 이어 붙일 필요가 없기 때문에 공간 활용도가 높아지고 직접 연결을 통해 데이터 처리 속도와 전력 효율을 높일 수 있다. TSMC, 삼성, UMC, 인텔 등 선두 칩 제조사들은 서로 다른 반도체를 통합하거나 여러 칩을 수직으로 연결하는 첨단 패키징을 위해 치열한 경쟁을 벌이고 있다. 대만 TSMC는 3D 패키징 서비스인 ‘SoIC’를 애플, 엔비디아 등 칩 생산에 제공하는 것으로 알려졌다. 이달 초 대만 UMC는 윈본드, ASE, 파라데이, 케이던스 등과 함께 메모리와 프로세서를 효율적으로 통합하기 위한 W2W(웨이퍼 대 웨이퍼) 3D IC 프로젝트를 시작했다. 인텔도 ‘포베로스(Foveros)’라는 3D 패키징 기술을 자사 최신 칩 양산에 활용하고 있다. 삼성전자가 3D 패키징 개발에 주력하는 건 패키징 공정의 중요성이 해마다 커지고 있어서다. 개별 칩을 작게 제조하는 초미세공정 기술의 한계 때문에 반도체 기업들은 만들어진 칩을 잘 배치하고 연결해 성능을 끌어올리는 패키징에 주력하고 있다. 시장조사업체 욜인텔리전스는 첨단 패키징 시장 규모를 2022년 443억달러(약 58조6000억원)에서 2028년 786억달러(약 104조원)로 커질 것으로 전망했다. 3D 패키징 수요는 생성 AI, 온디바이스 AI 등에 적용되는 최첨단 반도체를 중심으로 생겨나고 있다. 삼성전자는 세인트 기술을 통해 AI 데이터센터용 반도체, 온디바이스 AI 기능을 갖춘 스마트폰용 AP의 성능을 끌어올리는 데 활용할 계획인 것으로 알려졌다. 박찬 기자 cpark@aitimes.com"
}