<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="north"/>
      <a name="appear" val="legacy"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(430,150)" to="(430,170)"/>
    <wire from="(310,250)" to="(360,250)"/>
    <wire from="(410,150)" to="(430,150)"/>
    <wire from="(80,50)" to="(80,90)"/>
    <wire from="(80,170)" to="(110,170)"/>
    <wire from="(180,250)" to="(310,250)"/>
    <wire from="(290,130)" to="(360,130)"/>
    <wire from="(50,50)" to="(50,130)"/>
    <wire from="(430,170)" to="(470,170)"/>
    <wire from="(310,170)" to="(320,170)"/>
    <wire from="(350,170)" to="(360,170)"/>
    <wire from="(430,210)" to="(430,230)"/>
    <wire from="(170,190)" to="(230,190)"/>
    <wire from="(410,230)" to="(430,230)"/>
    <wire from="(190,230)" to="(190,260)"/>
    <wire from="(180,260)" to="(190,260)"/>
    <wire from="(50,130)" to="(50,210)"/>
    <wire from="(290,210)" to="(360,210)"/>
    <wire from="(80,90)" to="(80,170)"/>
    <wire from="(430,210)" to="(470,210)"/>
    <wire from="(190,150)" to="(230,150)"/>
    <wire from="(190,150)" to="(190,230)"/>
    <wire from="(50,130)" to="(110,130)"/>
    <wire from="(80,90)" to="(110,90)"/>
    <wire from="(150,260)" to="(160,260)"/>
    <wire from="(520,190)" to="(540,190)"/>
    <wire from="(190,230)" to="(230,230)"/>
    <wire from="(160,110)" to="(230,110)"/>
    <wire from="(310,170)" to="(310,250)"/>
    <wire from="(50,210)" to="(110,210)"/>
    <comp lib="1" loc="(350,170)" name="NOT Gate">
      <a name="label" val="s3"/>
    </comp>
    <comp lib="0" loc="(540,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(197,318)" name="Text">
      <a name="text" val="OBS.: Simplificado do circuito Exemplo0034(a).circ"/>
    </comp>
    <comp lib="1" loc="(170,190)" name="XOR Gate">
      <a name="label" val="s6"/>
    </comp>
    <comp lib="0" loc="(80,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(410,230)" name="AND Gate">
      <a name="label" val="s2"/>
    </comp>
    <comp lib="0" loc="(150,260)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="c1c2"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="1" loc="(410,150)" name="AND Gate">
      <a name="label" val="s1"/>
    </comp>
    <comp lib="1" loc="(160,110)" name="OR Gate">
      <a name="label" val="s7"/>
    </comp>
    <comp lib="0" loc="(160,260)" name="Splitter">
      <a name="appear" val="legacy"/>
      <a name="bit0" val="1"/>
      <a name="bit1" val="0"/>
    </comp>
    <comp lib="1" loc="(290,130)" name="XOR Gate">
      <a name="label" val="s4"/>
    </comp>
    <comp lib="1" loc="(290,210)" name="XOR Gate">
      <a name="label" val="s5"/>
    </comp>
    <comp lib="1" loc="(520,190)" name="OR Gate">
      <a name="label" val="s"/>
    </comp>
    <comp lib="0" loc="(50,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
      <a name="labelloc" val="north"/>
    </comp>
  </circuit>
</project>
