#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 985 985 1
2 780 780 1
3 37 37 0
4 916 916 1
5 642 642 1
6 1409 1409 1
7 500 500 1
8 150 150 0
9 573 573 1
10 336 336 0
11 125 125 0
12 461 461 1
13 412 412 1
14 630 630 1
15 37 37 0
16 37 37 0
17 37 37 0
18 37 37 0
19 718 718 1
20 261 261 1
21 279 279 1
22 37 37 0
23 479 479 1
24 150 150 0
25 567 567 1
26 100 100 0
27 436 436 1
28 205 205 1
29 37 37 0
30 37 37 0
31 1154 1154 1
32 37 37 0
33 75 75 0
34 279 279 1
35 37 37 0
36 37 37 0
37 25 25 0
38 25 25 0
39 954 954 1
# Arcs: idS idT delay bandwidth
0 1 4 37
1 0 4 37
1 2 5 156
2 1 5 156
1 3 47 37
3 1 47 37
1 7 4 125
7 1 4 125
1 13 3 125
13 1 3 125
1 16 36 37
16 1 36 37
1 31 8 218
31 1 8 218
1 6 2 250
6 1 2 250
2 4 3 156
4 2 3 156
2 5 3 156
5 2 3 156
2 14 9 156
14 2 9 156
2 19 8 156
19 2 8 156
4 8 3 75
8 4 3 75
4 20 5 93
20 4 5 93
4 24 3 75
24 4 3 75
4 6 4 218
6 4 4 218
4 10 7 112
10 4 7 112
4 39 5 187
39 4 5 187
5 6 4 156
6 5 4 156
5 10 1 112
10 5 1 112
5 20 8 93
20 5 8 93
5 7 7 125
7 5 7 125
6 9 2 156
9 6 2 156
6 15 1 37
15 6 1 37
6 19 1 156
19 6 1 156
6 14 8 156
14 6 8 156
6 39 1 187
39 6 1 187
6 34 9 93
34 6 9 93
7 14 4 125
14 7 4 125
7 19 7 125
19 7 7 125
8 12 1 75
12 8 1 75
9 11 5 75
11 9 5 75
9 12 4 156
12 9 4 156
9 21 1 93
21 9 1 93
9 28 2 93
28 9 2 93
10 39 2 112
39 10 2 112
11 33 1 50
33 11 1 50
12 22 3 37
22 12 3 37
12 36 8 37
36 12 8 37
12 39 5 156
39 12 5 156
13 17 2 37
17 13 2 37
13 39 3 125
39 13 3 125
13 19 12 125
19 13 12 125
14 18 3 37
18 14 3 37
14 31 1 156
31 14 1 156
19 31 1 156
31 19 1 156
20 26 1 75
26 20 1 75
21 23 2 93
23 21 2 93
21 27 3 93
27 21 3 93
23 25 1 156
25 23 1 156
23 29 1 37
29 23 1 37
23 30 1 37
30 23 1 37
23 31 5 156
31 23 5 156
24 28 6 75
28 24 6 75
25 27 2 125
27 25 2 125
25 35 1 37
35 25 1 37
25 31 10 156
31 25 10 156
25 34 7 93
34 25 7 93
26 37 5 25
37 26 5 25
27 34 1 93
34 27 1 93
27 31 5 125
31 27 5 125
28 32 2 37
32 28 2 37
31 39 8 187
39 31 8 187
33 38 4 25
38 33 4 25
