41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 29 107 9 0 \NUL
Zhong, Daniel
22 12 53 69 33 0 \NUL
rzhong6
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 11 103 130 83 0 \NUL
CSE 12, Fall 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 107 10 0 \NUL
Zhong, Daniel
22 12 54 69 34 0 \NUL
rzhong6
20 655 105 714 86 0
reg3_3
20 734 231 793 212 0
reg2_3
20 729 394 788 375 0
reg1_3
20 705 533 764 514 0
reg0_3
19 12 165 71 146 0
wadr_1
19 14 217 73 198 0
wadr_0
5 520 168 569 119 0
19 454 153 513 134 0
clear
5 80 254 129 205 0
19 13 252 72 233 0
update
31 122 219 171 134 0 4
31 174 577 223 492 0 2
31 117 413 166 328 0 2
31 116 505 165 420 0 2
31 117 324 166 239 0 2
19 5 571 64 552 0
sel
19 6 499 65 480 0
sel
19 7 407 66 388 0
sel
19 8 318 67 299 0
sel
19 9 383 68 364 0
kpad_3
19 7 475 66 456 0
kpad_3
19 5 547 64 528 0
kpad_3
19 10 294 69 275 0
kpad_3
14 0 434 49 385
14 0 526 49 477
14 0 598 49 549
14 1 345 50 296
24 570 147 619 75 1 1 1
24 674 271 723 199 1 1 1
24 616 575 665 503 1 1 1
24 644 436 693 364 1 1 1
15 523 102 572 53
15 580 391 629 342
15 627 226 676 177
15 558 530 607 481
5 641 294 690 245 0
19 569 279 628 260 0
clear
5 599 464 648 415 0
19 544 434 603 415 0
clear
5 569 596 618 547 0
19 503 581 562 562 0
clear
20 187 130 246 111 0
a
19 456 123 515 104 0
a
20 202 170 261 151 0
b
20 203 196 262 177 0
c
20 201 221 260 202 0
d
19 575 247 634 228 0
b
19 574 410 633 391 0
c
19 502 556 561 537 0
d
22 137 34 731 14 0 \NUL
In this circuit, it has four registers. it stores the information from the keypad to the registers
22 128 56 719 36 0 \NUL
I used 4 muxes and 4 flip flop to connect sender and reciver to send information to register
22 12 105 131 85 0 \NUL
CSE 12, Fall 2020
1 521 143 510 143
1 69 242 81 229
1 70 207 123 203
1 126 229 123 215
1 68 155 123 197
1 61 561 175 561
1 62 489 117 489
1 63 397 118 397
1 64 308 118 308
1 65 373 118 373
1 63 465 117 465
1 61 537 175 537
1 66 284 118 284
1 47 320 118 320
1 46 409 118 409
1 46 501 117 501
1 46 573 175 573
1 584 77 569 77
1 673 201 688 201
1 626 366 658 366
1 604 505 630 505
1 566 143 584 143
1 675 219 163 367
1 662 523 706 523
1 690 384 730 384
1 720 219 735 221
1 616 95 656 95
1 642 269 625 269
1 687 269 688 267
1 600 439 600 424
1 570 571 559 571
1 615 571 630 571
1 162 459 645 384
1 617 523 220 531
1 658 432 645 439
1 168 161 188 120
1 512 113 571 113
1 163 278 571 95
1 168 167 203 160
1 168 173 204 186
1 168 179 202 211
1 631 237 675 237
1 630 400 645 402
1 558 546 617 541
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 107 10 0 \NUL
Zhong, Daniel
22 12 54 69 34 0 \NUL
rzhong6
20 723 283 782 264 0
reg3_2
20 710 387 769 368 0
reg2_2
20 725 487 784 468 0
reg1_2
20 721 574 780 555 0
reg0_2
19 32 130 91 111 0
wadr_1
19 34 159 93 140 0
wadr_0
19 21 195 80 176 0
update
24 570 134 619 62 1 1 1
31 179 166 228 81 0 4
24 552 335 601 263 1 1 1
24 620 568 669 496 1 1 1
24 556 461 605 389 1 1 1
31 245 562 294 477 0 2
31 192 378 241 293 0 2
31 202 477 251 392 0 2
31 192 260 241 175 0 2
5 96 209 145 160 0
15 536 89 585 40
15 591 528 640 479
15 501 408 550 359
15 516 290 565 241
5 522 160 571 111 0
19 453 146 512 127 0
clear
5 521 357 570 308 0
19 451 342 510 323 0
clear
5 571 590 620 541 0
19 499 576 558 557 0
clear
5 526 508 575 459 0
19 458 493 517 474 0
clear
14 141 281 190 232
14 140 398 189 349
14 155 502 204 453
14 198 591 247 542
19 16 224 75 205 0
alu_2
19 8 342 67 323 0
alu_2
19 6 441 65 422 0
alu_2
19 7 526 66 507 0
alu_2
19 16 246 75 227 0
kpad_2
19 8 364 67 345 0
kpad_2
19 6 462 65 443 0
kpad_2
19 6 549 65 530 0
kpad_2
19 15 271 74 252 0
sel
19 6 387 65 368 0
sel
19 13 486 72 467 0
sel
19 5 571 64 552 0
sel
20 242 99 301 80 0
e
20 242 123 301 104 0
f
20 263 145 322 126 0
g
20 247 179 306 160 0
h
19 462 110 521 91 0
e
19 454 311 513 292 0
f
19 483 437 542 418 0
g
19 512 545 571 526 0
h
22 202 23 498 3 0 \NUL
The circuit works the same as the last circuit.
22 132 41 723 21 0 \NUL
I used 4 muxes and 4 flip flop to connect sender and reciver to send information to register
22 13 103 132 83 0 \NUL
CSE 12, Fall 2020
1 180 150 90 149
1 180 144 88 120
1 621 516 291 516
1 557 409 248 431
1 553 283 238 332
1 571 82 238 214
1 724 273 616 82
1 711 377 598 283
1 726 477 602 409
1 722 564 666 516
1 97 184 77 185
1 180 162 142 184
1 582 64 584 64
1 562 265 566 265
1 547 383 570 391
1 637 503 634 498
1 523 135 509 136
1 522 332 507 332
1 572 565 555 566
1 527 483 514 483
1 634 564 617 565
1 567 332 566 331
1 570 457 572 483
1 568 135 584 130
1 244 566 246 558
1 201 477 203 473
1 186 373 193 374
1 187 256 193 256
1 72 214 193 214
1 64 332 193 332
1 62 431 203 431
1 63 516 246 516
1 72 236 193 220
1 64 354 193 338
1 62 452 203 437
1 62 539 246 522
1 71 261 193 244
1 193 362 62 377
1 69 476 203 461
1 61 561 246 546
1 225 108 243 89
1 225 114 243 113
1 225 120 264 135
1 225 126 248 169
1 518 100 571 100
1 510 301 553 301
1 539 427 557 427
1 568 535 621 534
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 54 52 34 0 \NUL
sslug
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 107 10 0 \NUL
Zhong, Daniel
22 12 54 69 34 0 \NUL
rzhong6
22 12 78 52 58 0 \NUL
Lab 2
20 717 107 776 88 0
reg3_1
20 728 224 787 205 0
reg2_1
20 740 360 799 341 0
reg1_1
20 729 510 788 491 0
reg0_1
19 24 151 83 132 0
wadr_1
19 18 201 77 182 0
wadr_0
19 9 231 68 212 0
update
24 544 110 593 38 1 1 1
31 163 158 212 73 0 4
24 564 263 613 191 1 1 1
24 612 547 661 475 1 1 1
24 574 386 623 314 1 1 1
31 182 588 231 503 0 2
31 182 393 231 308 0 2
31 179 488 228 403 0 2
31 179 296 228 211 0 2
5 72 245 121 196 0
15 507 62 556 13
15 528 219 577 170
15 549 490 598 441
15 541 342 590 293
19 431 117 490 98 0
clear
5 499 132 548 83 0
19 456 266 515 247 0
clear
5 524 281 573 232 0
19 521 427 580 408 0
clear
5 589 442 638 393 0
19 443 595 502 576 0
clear
5 509 596 558 547 0
19 17 260 76 241 0
alu_1
19 14 357 73 338 0
alu_1
19 11 453 70 434 0
alu_1
19 8 537 67 518 0
alu_1
19 18 281 77 262 0
kpad_1
19 12 378 71 359 0
kpad_1
19 11 474 70 455 0
kpad_1
19 10 558 69 539 0
kpad_1
19 17 303 76 284 0
sel
19 9 398 68 379 0
sel
19 9 494 68 475 0
sel
19 11 577 70 558 0
sel
14 126 319 175 270
14 125 418 174 369
14 124 517 173 468
14 102 599 151 550
20 225 101 284 82 0
i
20 269 118 328 99 0
j
20 257 146 316 127 0
k
20 235 187 294 168 0
l
19 453 87 512 68 0
i
19 466 238 525 219 0
j
19 504 364 563 345 0
k
19 537 565 596 546 0
l
22 181 28 510 8 0 \NUL
The circuit also works the same as the first circuit.
22 173 47 506 27 0 \NUL
 only changed between writing adress and upadate
22 12 103 131 83 0 \NUL
CSE 12, Fall 2020
1 164 142 74 191
1 164 136 80 141
1 613 495 228 542
1 575 334 225 442
1 565 211 228 347
1 545 58 225 250
1 718 97 590 58
1 729 214 610 211
1 741 350 620 334
1 730 500 658 495
1 164 154 118 220
1 65 221 73 220
1 553 37 558 40
1 574 194 578 193
1 587 317 588 316
1 595 465 626 477
1 487 107 500 107
1 545 107 558 106
1 512 256 525 256
1 570 256 578 259
1 577 417 590 417
1 635 417 588 382
1 499 585 510 571
1 555 571 626 543
1 73 250 180 250
1 70 347 183 347
1 67 443 180 442
1 64 527 183 542
1 74 271 180 256
1 68 368 183 353
1 67 464 180 448
1 66 548 183 548
1 73 293 180 280
1 65 388 183 377
1 65 484 180 472
1 67 567 183 572
1 172 294 180 292
1 171 393 183 389
1 170 492 180 484
1 148 574 183 584
1 209 100 226 91
1 209 106 270 108
1 209 112 258 136
1 209 118 236 177
1 509 77 545 76
1 522 228 565 229
1 560 354 575 352
1 593 555 613 513
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 54 52 34 0 \NUL
sslug
22 12 78 52 58 0 \NUL
Lab 2
22 12 54 52 34 0 \NUL
sslug
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 107 10 0 \NUL
Zhong, Daniel
22 12 54 69 34 0 \NUL
rzhong6
22 12 78 52 58 0 \NUL
Lab 2
20 726 149 785 130 0
reg3_0
20 726 265 785 246 0
reg2_0
20 725 397 784 378 0
reg1_0
20 719 516 778 497 0
reg0_0
19 41 126 100 107 0
wadr_1
19 38 151 97 132 0
wadr_0
19 39 183 98 164 0
update
24 585 191 634 119 1 1 1
31 193 156 242 71 0 4
24 569 307 618 235 1 1 1
24 603 558 652 486 1 1 1
24 588 439 637 367 1 1 1
31 224 534 273 449 0 2
31 251 335 300 250 0 2
31 224 432 273 347 0 2
31 227 241 276 156 0 2
5 111 197 160 148 0
15 513 126 562 77
15 529 264 578 215
15 545 394 594 345
15 545 513 594 464
5 520 212 569 163 0
19 457 197 516 178 0
clear
5 527 328 576 279 0
19 464 313 523 294 0
clear
5 545 462 594 413 0
19 483 447 542 428 0
clear
5 536 590 585 541 0
19 473 575 532 556 0
clear
14 162 453 211 404
14 165 555 214 506
14 166 354 215 305
14 171 261 220 212
19 35 212 94 193 0
alu_0
19 32 301 91 282 0
alu_0
19 25 395 84 376 0
alu_0
19 24 486 83 467 0
alu_0
19 33 234 92 215 0
kpad_0
19 31 322 90 303 0
kpad_0
19 23 417 82 398 0
kpad_0
19 23 509 82 490 0
kpad_0
19 33 256 92 237 0
sel
19 28 344 87 325 0
sel
19 24 439 83 420 0
sel
19 24 530 83 511 0
sel
20 272 90 331 71 0
m
20 271 113 330 94 0
n
20 293 136 352 117 0
o
20 272 158 331 139 0
p
19 500 166 559 147 0
m
19 491 283 550 264 0
n
19 489 415 548 396 0
o
19 499 534 558 515 0
p
22 239 31 568 11 0 \NUL
The circuit also works the same as the first circuit.
22 275 56 546 36 0 \NUL
only changed writing adress and upadate
22 11 103 130 83 0 \NUL
CSE 12, Fall 2020
1 194 140 94 141
1 194 134 97 116
1 604 506 270 488
1 589 387 270 386
1 570 255 297 289
1 586 139 273 195
1 727 139 631 139
1 727 255 615 255
1 726 387 634 387
1 720 506 649 506
1 194 152 157 172
1 95 173 112 172
1 559 101 599 121
1 575 239 583 237
1 591 369 602 369
1 591 488 617 488
1 521 187 513 187
1 528 303 520 303
1 546 437 539 437
1 537 565 529 565
1 566 187 599 187
1 573 303 583 303
1 591 437 602 435
1 582 565 617 554
1 217 236 228 237
1 212 329 252 331
1 208 428 225 428
1 211 530 225 530
1 91 202 228 195
1 88 291 252 289
1 81 385 225 386
1 80 476 225 488
1 89 224 228 201
1 87 312 252 295
1 79 407 225 392
1 79 499 225 494
1 89 246 228 225
1 84 334 252 319
1 80 429 225 416
1 80 520 225 518
1 239 98 273 80
1 239 110 294 126
1 239 104 272 103
1 239 116 273 148
1 556 156 586 157
1 547 273 570 273
1 545 405 589 405
1 555 524 604 524
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 54 52 34 0 \NUL
sslug
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
22 12 78 52 58 0 \NUL
Lab 2
22 12 54 52 34 0 \NUL
sslug
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 107 10 0 \NUL
Zhong, Daniel
22 12 54 69 34 0 \NUL
rzhong6
19 15 199 74 180 0
adr1_1
19 15 215 74 196 0
adr1_0
20 603 461 662 442 0
in1_3
20 596 344 655 325 0
in1_2
20 632 251 691 232 0
in1_1
20 531 128 590 109 0
in1_0
19 15 181 74 162 0
reg0_0
19 19 163 78 144 0
reg1_0
19 21 144 80 125 0
reg2_0
19 20 121 79 102 0
reg3_0
31 418 164 467 79 0 1
19 14 303 73 284 0
adr1_1
19 14 319 73 300 0
adr1_0
19 14 285 73 266 0
reg0_1
19 15 267 74 248 0
reg1_1
19 15 249 74 230 0
reg2_1
19 15 231 74 212 0
reg3_1
31 417 287 466 202 0 1
19 12 409 71 390 0
adr1_1
19 12 425 71 406 0
adr1_0
19 12 391 71 372 0
reg0_2
19 13 373 72 354 0
reg1_2
19 13 355 72 336 0
reg2_2
19 13 337 72 318 0
reg3_2
31 467 380 516 295 0 1
19 11 513 70 494 0
adr1_1
19 11 529 70 510 0
adr1_0
19 11 495 70 476 0
reg0_3
19 12 477 71 458 0
reg1_3
19 12 459 71 440 0
reg2_3
19 12 441 71 422 0
reg3_3
31 466 497 515 412 0 1
14 358 186 407 137
14 358 307 407 258
14 390 428 439 379
14 354 579 403 530
22 181 40 702 20 0 \NUL
In this circuit, every register need to connected to the alu input through 4 muxes
22 11 103 130 83 0 \NUL
CSE 12, Fall 2020
1 419 142 71 189
1 419 148 71 205
1 419 106 76 111
1 419 112 77 134
1 419 118 75 153
1 419 124 71 171
1 418 265 70 293
1 418 271 70 309
1 418 229 71 221
1 418 235 71 239
1 418 241 71 257
1 418 247 70 275
1 468 358 68 399
1 468 364 68 415
1 468 322 69 327
1 468 328 69 345
1 468 334 69 363
1 468 340 68 381
1 467 475 67 503
1 467 481 67 519
1 467 439 68 431
1 467 445 68 449
1 467 451 68 467
1 467 457 67 485
1 532 118 464 118
1 633 241 463 241
1 597 334 513 334
1 604 451 512 451
1 419 160 404 161
1 418 283 404 282
1 468 376 436 403
1 467 493 400 554
38 7
19 12 438 71 419 0
reg3_3
19 12 456 71 437 0
reg2_3
19 12 474 71 455 0
reg1_3
19 11 492 70 473 0
reg0_3
19 11 526 70 507 0
adr2_0
19 11 510 70 491 0
adr2_1
19 13 334 72 315 0
reg3_2
19 13 352 72 333 0
reg2_2
19 13 370 72 351 0
reg1_2
19 12 388 71 369 0
reg0_2
19 12 422 71 403 0
adr2_0
19 12 406 71 387 0
adr2_1
19 15 228 74 209 0
reg3_1
19 15 246 74 227 0
reg2_1
19 15 264 74 245 0
reg1_1
19 14 282 73 263 0
reg0_1
19 14 316 73 297 0
adr2_0
19 14 300 73 281 0
adr2_1
19 10 121 69 102 0
reg3_0
19 15 140 74 121 0
reg2_0
19 16 160 75 141 0
reg1_0
19 15 178 74 159 0
reg0_0
19 15 212 74 193 0
adr2_0
19 15 196 74 177 0
adr2_1
20 671 459 730 440 0
in2_3
20 654 361 713 342 0
in2_2
20 651 259 710 240 0
in2_1
20 646 131 705 112 0
in2_0
31 518 495 567 410 0 1
31 428 179 477 94 0 1
31 411 294 460 209 0 1
31 466 384 515 299 0 1
14 388 568 437 519
14 411 407 460 358
14 339 315 388 266
14 354 200 403 151
22 12 27 107 7 0 \NUL
Zhong, Daniel
22 12 51 69 31 0 \NUL
rzhong6
22 12 75 52 55 0 \NUL
Lab 2
22 12 75 52 55 0 \NUL
Lab 2
22 12 75 52 55 0 \NUL
Lab 2
22 122 38 767 18 0 \NUL
In this circuit, I connected the alu input to alu output. And used 4 muxes to replace MML library ALU
22 12 99 131 79 0 \NUL
CSE 12, Fall 2020
1 652 249 457 248
1 655 351 512 338
1 672 449 564 449
1 647 121 474 133
1 519 491 434 543
1 519 479 67 516
1 519 473 67 500
1 519 455 67 482
1 519 449 68 464
1 519 443 68 446
1 519 437 68 428
1 429 157 71 186
1 429 163 71 202
1 429 121 66 111
1 429 127 71 130
1 429 133 72 150
1 429 139 71 168
1 412 272 70 290
1 412 278 70 306
1 412 236 71 218
1 412 242 71 236
1 412 248 71 254
1 412 254 70 272
1 467 362 68 396
1 467 368 68 412
1 467 326 69 324
1 467 332 69 342
1 467 338 69 360
1 467 344 68 378
1 429 175 400 175
1 412 290 385 290
1 467 380 457 382
38 8
22 12 27 107 7 0 \NUL
Zhong, Daniel
22 12 51 69 31 0 \NUL
rzhong6
22 12 75 52 55 0 \NUL
Lab 2
22 12 75 52 55 0 \NUL
Lab 2
22 12 75 52 55 0 \NUL
Lab 2
19 99 546 158 527 0
in1_1
19 101 298 160 279 0
in1_1
19 188 159 247 140 0
in1_1
19 159 567 218 548 0
in1_0
19 174 455 233 436 0
in1_0
19 115 322 174 303 0
in1_0
19 191 181 250 162 0
in1_0
20 639 84 698 65 0
alu_3
20 667 241 726 222 0
alu_2
20 686 389 745 370 0
alu_1
20 685 513 744 494 0
alu_0
31 495 120 544 35 0 1
31 491 277 540 192 0 1
31 514 425 563 340 0 1
31 503 550 552 465 0 1
19 185 74 244 55 0
in2_1
19 133 140 192 121 0
in2_3
19 136 114 195 95 0
in2_2
22 12 99 131 79 0 \NUL
CSE 12, Fall 2020
19 175 433 234 414 0
in1_1
19 108 251 167 232 0
in2_1
19 102 275 161 256 0
in2_2
14 196 216 245 167
19 108 229 167 210 0
in2_0
19 198 47 257 28 0
in2_0
14 421 346 470 297
14 208 361 257 312
19 272 388 331 369 0
in2_0
19 172 408 231 389 0
in2_1
14 365 494 414 445
19 117 518 176 499 0
in2_0
14 326 194 375 145
14 451 297 500 248
14 299 478 348 429
14 436 591 485 542
22 137 26 782 6 0 \NUL
In this circuit, I connected the alu input to alu output. And used 4 muxes to replace MML library ALU
22 404 193 791 173 0 \NUL
4 muxes represent 4 different left arithmetic shift situations
1 504 528 155 536
1 492 255 157 288
1 496 98 244 149
1 215 557 504 534
1 230 445 515 409
1 171 312 492 261
1 247 171 496 104
1 541 74 640 74
1 537 231 668 231
1 560 379 687 379
1 549 504 686 503
1 496 68 241 64
1 496 74 192 104
1 496 80 189 130
1 515 403 231 423
1 242 191 492 219
1 164 219 492 225
1 164 241 492 231
1 158 265 492 237
1 254 37 496 62
1 467 321 515 367
1 254 336 515 373
1 328 378 515 379
1 228 398 515 385
1 411 469 504 492
1 411 469 504 498
1 411 469 504 504
1 173 508 504 510
1 372 169 496 116
1 497 272 492 273
1 345 453 515 421
1 504 546 482 566
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
