---
layout:     post                    # 使用的布局（不需要改）
title:      存储器               # 标题 
subtitle:      #副标题
date:       2021-03-04              # 时间
author:     ONLYUNIVERSE                      # 作者
header-img: Img/Img1.jpg    #这篇文章标题背景图片
catalog: true                       # 是否归档
mathjax: true
tags:                               #标签
    COM
---

## 存储器分类

1. 半导体存储器：系统主存、Cache
2. 磁表面存储器：软盘硬盘磁带
3. 光盘存储器：光盘
4. 随机存储器：存取时间与存储单元的物理位置无关（半导体存储器）
5. 顺序存储器：存取时间与存储单元的物理位置有关（磁带）
6. 半顺序存储器：存取时间部分依赖于存储单元的物理位置（磁盘存储器）
7. 只读存储器：只能读出不能写入
8. 随机读写存储器：既能读出又能写入
9. 易失性存储器：断电即失
10. 非易失性存储器：断电后仍能保存
11. 主存储器：CPU直接访问（内存）
12. 辅助存储器：CPU不能直接访问（磁盘）
13. 高速缓冲存储器：CPU直接访问，存放频繁使用的程序数据
14. 控制存储器：CPU内部的存储器，存储指令集

## SRAM

SRAM静态读写存储器由存储体、地址译码器、译码驱动器和IO控制电路组成

SRAM由MOS管电路构成的双稳触发器保存二进制信息，是Cache的组成部分

### SRAM的构成

#### 存储体

存储体由多个存储单元组成

#### 地址译码器

将CPU发出的地址信息转换为存储元选通信号的电路

#### 译码驱动器

由译码器对存储单元进行选定

#### IO控制电路

由读写电路与放大电路组成

### 读写周期

1. 地址信号与片选信号都起作用，并维持一定时间后 读写信号有效/施加读写信号
2. 读写信号有效期间不允许地址或片选信号发生改变
3. 在读写周期中，地址和片选信号都须维持有效

#### 读周期

1. CPU产生有效的地址信号
2. 译码电路延迟产生有效的片选信号
3. 读信号控制读出指定数据
4. 按顺序撤销控制信号

* 读出时间指从地址信号有效始至数据总线上的数据稳定的时间

#### 写周期

1. CPU产生有效的地址信号和写入的数据
2. 译码电路延迟产生有效的片选信号
3. 写信号控制写入指定数据
4. 按顺序撤销控制信号

* 写入时间指从地址信号有效始至数据写入存储器的时间
* 维持时间指读控制信号失效后数据维持的时间

## DRAM

DRAM由MOS电路中的栅极电容保存二进制信息，是系统主存的构成部分

由于DRAM采用电容存储数据，须定时刷新，以保证数据不变化

刷新时不能进行读写操作

### DRAM的构成

#### 地址多路开关

刷新时提供刷新地址，非刷新时提供读写地址

#### 刷新定时器

间隔固定的时间提供一次刷新请求

#### 刷新地址计数器

刷新按行进行，对所需要刷新的行进行计数

#### 仲裁电路

对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定

#### 定时发生器

提供行地址选通，列地址选通和写信号

![](https://github.com/ONLYUNIVERSE/ONLYUNIVERSE.github.io/blob/master/Image/DRAM.png?raw=true)

![](https://github.com/ONLYUNIVERSE/ONLYUNIVERSE.github.io/blob/master/Image/4116.png?raw=true)

### 刷新

#### 集中式刷新

在一个刷新周期内的一段固定时间（死区时间）内，依次对存储矩阵的所有行逐一刷新

#### 分散式刷新

在一个刷新周期内分散地刷新所有的行，于是不会产生明显的读写停顿

### 存储器字位扩展

![](https://github.com/ONLYUNIVERSE/ONLYUNIVERSE.github.io/blob/master/Image/38.png?raw=true)
译码器可以将二进制代码的输入转换为有意义的输出信号

若将存储器视为一个黑盒

则CPU向该黑盒输入若干位地址信号，若干位数据信号和读写命令；同时，CPU希望读写指定数据

则对于多个芯片组成的存储器而言，需要根据不同的地址，访问存放在该地址的指定数据；也就是说需要将不同地址和不同芯片一一对应

同时需要字扩展和位扩展时，先进行位扩展，然后进行字扩展

1. 芯片根据所处位置的不同，分别负责低若干位和高若干位的数据存储，首先与数据线的相应位数相连
2. 读写命令线同样连结在一起
3. 将低位地址相同但高位地址不同的数据分别放在不同芯片的同一地址内；这样就可以通过高位地址确定所需访问的芯片，而通过低位地址访问数据存储位置；将对应位的低位地址线与相应的芯片相连
4. 通过译码器将二进制的高位地址信号转换为芯片选择信号，连接在指定芯片的片选信号线上
5. 将访存控制信号作为译码器的使能信号，控制译码器的打开与关闭

## Cache

CPU的速度不断增加，主存储器的读写速度不能匹配，需要读写速度更快的Cache（SRAM）作为中继，将读写频繁的数据存储在Cache中，能使整体的运行速度加快

若CPU所需的数据在Cache中存在，就直接访问；若Cache中不存在指定数据，需要从内存中读取；然后将该数据所在的块交换置Cache中

[存储器浅述](https://onlyuniverse.github.io/2020/05/07/%E5%AD%98%E5%82%A8%E5%99%A8/)

### 块表

#### 直接映射块表

块表中的每一行存储Cache中现有数据对应的主存标记
