Partition Merge report for lab9_top
Thu Nov 08 01:46:50 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Nov 08 01:46:50 2018       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; lab9_top                                    ;
; Top-level Entity Name              ; lab9_top                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 7,443                                       ;
;     Total combinational functions  ; 6,093                                       ;
;     Dedicated logic registers      ; 3,173                                       ;
; Total registers                    ; 3173                                        ;
; Total pins                         ; 142                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 126,336                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                   ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                      ; Details ;
+--------------------------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------------+---------+
; CLOCK_50~inputclkctrl                                                                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                    ; N/A     ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|nextState.AESbegin~0   ; post-fitting ; connected ; Top                            ; post-synthesis    ; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|nextState.AESbegin~0   ; N/A     ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|nextState.AESbegin~0   ; post-fitting ; connected ; Top                            ; post-synthesis    ; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|nextState.AESbegin~0   ; N/A     ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|state.addRoundKeyState ; post-fitting ; connected ; Top                            ; post-synthesis    ; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|state.addRoundKeyState ; N/A     ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|state.addRoundKeyState ; post-fitting ; connected ; Top                            ; post-synthesis    ; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|state.addRoundKeyState ; N/A     ;
+--------------------------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 6839   ; 205              ; 399                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 5616   ; 187              ; 290                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 3900   ; 88               ; 117                            ; 0                              ;
;     -- 3 input functions                    ; 1078   ; 59               ; 84                             ; 0                              ;
;     -- <=2 input functions                  ; 638    ; 40               ; 89                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 5459   ; 178              ; 229                            ; 0                              ;
;     -- arithmetic mode                      ; 157    ; 9                ; 61                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 2768   ; 112              ; 293                            ; 0                              ;
;     -- Dedicated logic registers            ; 2768   ; 112              ; 293                            ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 142    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 126080 ; 0                ; 256                            ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1183   ; 169              ; 477                            ; 2                              ;
;     -- Registered Input Connections         ; 1013   ; 122              ; 321                            ; 0                              ;
;     -- Output Connections                   ; 592    ; 321              ; 35                             ; 883                            ;
;     -- Registered Output Connections        ; 9      ; 321              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 35577  ; 1306             ; 1950                           ; 886                            ;
;     -- Registered Connections               ; 15067  ; 953              ; 1002                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 256    ; 327              ; 307                            ; 885                            ;
;     -- sld_hub:auto_hub                     ; 327    ; 22               ; 141                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 307    ; 141              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 885    ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 40     ; 111              ; 75                             ; 2                              ;
;     -- Output Ports                         ; 113    ; 128              ; 19                             ; 3                              ;
;     -- Bidir Ports                          ; 32     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 10                             ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 68               ; 5                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 84               ; 6                              ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 89               ; 20                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 76               ; 7                              ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                                 ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50                                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX6[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX7[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDG[7]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[10]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[11]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[12]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[13]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[14]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[15]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[16]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[17]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_jtag_uart_0_lab7_soc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.lab9_qsystem_nios2_gen2_0_cpu_the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab7_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 7,443          ;
;                                             ;                ;
; Total combinational functions               ; 6093           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 4105           ;
;     -- 3 input functions                    ; 1221           ;
;     -- <=2 input functions                  ; 767            ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 5866           ;
;     -- arithmetic mode                      ; 227            ;
;                                             ;                ;
; Total registers                             ; 3173           ;
;     -- Dedicated logic registers            ; 3173           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 142            ;
; Total memory bits                           ; 126336         ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 0              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 2512           ;
; Total fan-out                               ; 37936          ;
; Average fan-out                             ; 3.72           ;
+---------------------------------------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+--------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+--------------------------------------------+
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_0|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_0|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_0|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_0|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_1|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_1|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_1|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_1|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_2|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_2|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_2|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_2|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_3|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_3|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_3|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_3|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_4|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_4|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_4|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_4|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_5|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_5|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_5|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_5|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_6|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_6|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_6|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_6|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_7|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_7|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_7|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_7|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_8|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_8|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_8|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_8|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_9|SubBytes:subbytes_0|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_9|SubBytes:subbytes_1|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_9|SubBytes:subbytes_2|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|KeyExpansion:keyExpander|KeyExpansionOne:key_9|SubBytes:subbytes_3|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[0].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[10].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[11].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[12].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[13].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[14].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[15].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[1].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[2].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[3].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[4].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[5].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[6].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[7].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[8].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|avalon_aes_interface:aes_decryption_core_0|AES:AES_module|SubBytes:subBytesGenerate[9].subBytes|altsyncram:Ram0_rtl_0|altsyncram_q571:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 8            ; --           ; --           ; 2048 ; db/lab9_top.rom0_SubBytes_30aef7a4.hdl.mif ;
; lab7_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                                       ;
; lab7_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                                       ;
; lab7_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192 ; None                                       ;
; lab7_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_a_module:lab7_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; None                                       ;
; lab7_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_b_module:lab7_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; None                                       ;
; lab7_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rqg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; 4            ; 32           ; --           ; --           ; 128  ; lab7_soc_onchip_memory2_0.hex              ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 128          ; 2            ; 128          ; 2            ; 256  ; None                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+--------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Thu Nov 08 01:46:46 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off lab9 -c lab9_top --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 37 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/finnn/Documents/385/385_FPGA/lab9/lab9_top.sv Line: 13
Info (21057): Implemented 8537 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 6 input pins
    Info (21059): Implemented 108 output pins
    Info (21060): Implemented 32 bidirectional pins
    Info (21061): Implemented 7795 logic cells
    Info (21064): Implemented 594 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4753 megabytes
    Info: Processing ended: Thu Nov 08 01:46:51 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


