# [Curso de Lógica Digital](slides/00_plano.pdf)

## OBJETIVOS GERAIS 

Fornecer uma visão geral do tópico extenso e amplo da computação paralela, abrangendo os seus princípios básicos, as diversas formas de paralelismo,  as tecnologias e os dispositivos disponíveis atualmente para sua implementação nos diversos ambientes. 

## EMENTA 

O que é computação paralela e como ela é usada; Conceitos e terminologia associados à computação paralela; Arquiteturas paralelas e modelos de programação; Projeto e execução de programas paralelos; Exemplos de como paralelizar programas seriais.

## CARGA HORÁRIA

90 horas

## INSCRIÇÕES

- [Apenas para alunos da UFSCar](https://sistemas.ufscar.br/siga/)

## DURAÇÃO DOS TÓPICOS

Horas | Tópico       | Semana | Slides
:---: | :----------- | :----: | :----:
 ... | **Primeira Parte: Circuitos Combinacionais**		|     |
3 | Introdução  						|  1a | [[01](slides/01_intro.pdf)]
3 | Representação Digital da Informação				|  1a | [[02](slides/02_digital.pdf)]
6 | Funções e Circuitos Lógicos 				|  2a | [[03](slides/03_funcirc.pdf)]
3 | Algebra Booleana						|  3a | [[04](slides/04_boolean.pdf)]
3 | Diagramas de Venn						|  3a | [[05](slides/05_venn.pdf)]
3 | Síntese Lógica						|  4a | [[06](slides/06_sint.pdf)]
3 | Exemplos de Projeto						|  4a | [[07](slides/07_exem.pdf)]
3 | Introdução às Ferramentas CAD				|  5a | [[08](slides/08_cad.pdf)]
3 | Introdução à Verilog					|  5a | [[09](slides/09_verilog.pdf)]
2 | Mapas de Karnaugh (i)					|  6a | [[10](slides/10_karn.pdf)]
2 | Mapas de Karnaugh (ii)					|  6a | [[11](slides/11_karn.pdf)]
2 | Mapas de Karnaugh (iii)					|  6a | [[12](slides/12_karn.pdf)]
3 | Representação Numérica e Circuitos Aritméticos		|  7a | [[13](slides/13_arit.pdf)]
3 | Projeto de Circuitos Aritméticos com Verilog		|  7a | [[14](slides/14_verilog.pdf)]
2 | Multiplexadores						|  8a | [[15](slides/15_mux.pdf)]
2 | Conversores de Códigos					|  8a | [[16](slides/16_conv.pdf)]
2 | Outros Circuitos Combinacionais				|  8a | [[17](slides/17_alu.pdf)]
 ... | **Segunda Parte: Circuitos Sequenciais**			|     |
2 | Latches e Flip-flops					|  9a | [[18](slides/18_latchff.pdf)]
2 | Registradores						|  9a | [[19](slides/19_regs.pdf)]
2 | Implementação em Verilog					|  9a | [[20](slides/20_verilog.pdf)]
6 | Análise de Tempo						| 10a | [[21](slides/21_temp.pdf)]
2 | Máquinas de Estados Finitos	(i)				| 11a | [[22](slides/22_fsm.pdf)]
2 | Máquinas de Estados Finitos	(ii)				| 11a | [[23](slides/23_fsm.pdf)]
1 | Máquinas de Estados Finitos	(iii)				| 11a | [[24](slides/24_fsm.pdf)]
1 | Máquinas de Estados Finitos	(iv)				| 11a | [[25](slides/25_fsm.pdf)]
3 | Minimização	de Máquinas de Estados Finitos			| 12a | [[26](slides/26_mini.pdf)]
3 | Análise de Circuitos Sequenciais				| 12a | [[27](slides/27_analise.pdf)]
6 | Estruturas de Barramentos					| 13a | [[28](slides/28_bar.pdf)]
3 | Exercício: Aquecedores					| 14a | [[29](slides/29_aquece.pdf)]
3 | Exercício: Semáforo						| 14a | [[30](slides/30_sinal.pdf)]
6 | Avaliações							| 15a | 

## OBJETIVOS ESPECÍFICOS:

Ao final do curso os participantes deverão ser capazes de:
- Reconhecer funções lógicas e suas aplicações;
- Aplicar métodos de síntese de funções lógicas realizando otimizações;
- Entender representações numéricas e circuitos aritméticos comparando suas vantagens e desvantagens;
- Analisar circuitos lógicos, diferenciando os combinacionais dos sequenciais e determinando seu comportamento;
- Avaliar circuitos lógicos, identificando possíveis problemas e oportunidades de melhoria;
- Criar e testar circuitos lógicos, garantindo seu correto funcionamento.

## ESTRATÉGIA DE ENSINO:

Em todos os tópicos de conteúdo as seguintes estratégias de ensino serão adotadas:
- Aulas expositivas assíncronas (videoaulas) versando sobre a temática do tópico;
- Elaboração de exercícios individuais (questionários) para consolidação da teoria;
- Práticas de laboratório (simulações) em grupos para consolidação da teoria e das habilidades técnicas.

## ATIVIDADES DOS ALUNOS:

- Assistir às videoaulas gravadas, com duração total média de 40 minutos;
- Ler o material recomendado (e complementar), o que poderá ser feito antes ou depois de assistir a videoaula, e para o que se estima uma duração total de 20 a 40 minutos;
- Responder a um questionário individual no AVA, o que será usado para contabilizar a frequência nesta semana, atividade para a qual se estima uma duração de 15 a 30 minutos;
- Resolver um exercício em grupo, indicado pelos professores, elaborar um relatório e entregar, atividade para a qual estima-se até 3 horas de dedicação dos alunos;
- Participar de dois momentos avaliativos por videoconferência, agendados previamente com os professores, conforme especificado na seção Procedimentos de avaliação do aluno.

## RECURSOS A SEREM UTILIZADOS:

- Ambiente virtual de aprendizagem (AVA) que, no caso desta disciplina, será o [Moodle UFSCar](https://ava2.ead.ufscar.br/);
- Videoaulas gravadas e disponibilizadas no YouTube e no AVA;
- Webconferências via Google Meet nas quais os alunos só poderão participar usando o email institucional;
- Questionários e fórum de discussão no AVA;
- Simuladores disponíveis na Internet para solução de
exercícios;
- Materiais em PDF disponibilizados no AVA.

## [Playlist das aulas no YouTube](https://www.youtube.com/playlist?list=PLhaFCmjMNuYZjAdJtC2WfDeHgR3daM9Tm)

## REFERÊNCIAS

- [Ricardo dos Santos Ferreira e Ricardo Menotti, Introdução à Lógica Digital com Verilog, 2023](https://a.co/d/538cw3X)
- [Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog Design (3<sup>rd</sup> Edition), 2014](https://www.mheducation.com/highered/product/fundamentals-digital-logic-verilog-design-brown-vranesic/M9780073380544.html)
- [Deepak Kumar Tala, World of ASIC, 2014](https://asic-world.com/)
- [HDLBits — Verilog Practice](https://hdlbits.01xz.net/wiki/Main_Page)
- [FPGA designs with Verilog](https://verilogguide.readthedocs.io/en/latest/index.html)
- Além do livro texto, cada aula/slides/tutorial pode ter referências complementares. 

