# Coprocessador de Imagens com Interface HPSâ€“FPGA

[![DE1-SoC](https://img.shields.io/badge/Platform-DE1--SoC-blue.svg)](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836)
[![Quartus](https://img.shields.io/badge/Quartus-Prime-orange.svg)](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html)
[![ARM](https://img.shields.io/badge/ARM-Cortex--A9-green.svg)](https://developer.arm.com/ip-products/processors/cortex-a/cortex-a9)
[![License](https://img.shields.io/badge/License-MIT-yellow.svg)](LICENSE)

**Problema 2 â€“ Sistemas Digitais (TEC499) 2025.2**  
**Universidade Estadual de Feira de Santana (UEFS)**

---

## ğŸ“‹ Ãndice

- [Sobre o Projeto](#-sobre-o-projeto)
- [DeclaraÃ§Ã£o do Problema](#-declaraÃ§Ã£o-do-problema)
- [Requisitos do Sistema](#-requisitos-do-sistema)
- [Arquitetura da SoluÃ§Ã£o](#-arquitetura-da-soluÃ§Ã£o)
- [Manual do Sistema](#-manual-do-sistema)
  - [ModificaÃ§Ãµes no Hardware (FPGA)](#modificaÃ§Ãµes-no-hardware-fpga)
  - [IntegraÃ§Ã£o HPSâ€“FPGA](#integraÃ§Ã£o-hpsfpga)
  - [Sistema HPS (Software)](#sistema-hps-software)
- [Manual do UsuÃ¡rio](#-manual-do-usuÃ¡rio)
- [Testes e ValidaÃ§Ã£o](#-testes-e-validaÃ§Ã£o)
- [Resultados AlcanÃ§ados](#-resultados-alcanÃ§ados)
- [Ambiente de Desenvolvimento](#-ambiente-de-desenvolvimento)
- [ReferÃªncias](#-referÃªncias)
- [Equipe](#-equipe)

---

## ğŸ¯ Sobre o Projeto

Este projeto foi desenvolvido como parte do **Problema 2** da disciplina **Sistemas Digitais (TEC499)** da **Universidade Estadual de Feira de Santana (UEFS)**. O objetivo central Ã© compreender e aplicar os conceitos de **programaÃ§Ã£o em Assembly e integraÃ§Ã£o softwareâ€“hardware**, por meio da **implementaÃ§Ã£o de uma biblioteca de controle (API)** e de uma **aplicaÃ§Ã£o em linguagem C** destinada ao gerenciamento de um **coprocessador grÃ¡fico** na plataforma **DE1-SoC**.

### ğŸ“ Objetivos de Aprendizagem

O projeto visa desenvolver as seguintes competÃªncias:

- âœ… Aplicar conhecimentos de circuitos digitais e arquiteturas de computadores
- âœ… Implementar drivers de software e APIs em Assembly
- âœ… Compreender a interface hardware-software
- âœ… Utilizar mapeamento de memÃ³ria em arquitetura ARM
- âœ… Programar em Assembly ARM e linguagem C
- âœ… Integrar HPS (Hard Processor System) com FPGA
- âœ… Realizar link-ediÃ§Ã£o entre mÃ³dulos Assembly e C
- âœ… Desenvolver sistemas embarcados para processamento de imagens

###  Entregas do Projeto

**Etapa 2 (ConcluÃ­da):**
- âœ… API em Assembly para controle do coprocessador
- âœ… ISA (Instruction Set Architecture) implementada
- âœ… ComunicaÃ§Ã£o HPSâ€“FPGA via PIOs
- âœ… Sistema de escrita de pixels na VRAM

**Etapa 3 (Em Desenvolvimento):**
- ğŸ”„ AplicaÃ§Ã£o em C para interface de usuÃ¡rio
- ğŸ”„ Carregamento de imagens BITMAP
- ğŸ”„ Controle de zoom in/out via teclado

---

##  DeclaraÃ§Ã£o do Problema

### Contexto

VocÃª faz parte de uma equipe contratada para projetar um **mÃ³dulo embarcado de redimensionamento de imagens** para sistemas de vigilÃ¢ncia e exibiÃ§Ã£o em tempo real. O hardware deverÃ¡ aplicar efeitos de **zoom (ampliaÃ§Ã£o)** ou **downscale (reduÃ§Ã£o)**, simulando interpolaÃ§Ã£o visual bÃ¡sica.

### Desafio Principal

Desenvolver um sistema hÃ­brido HPSâ€“FPGA capaz de:

1. **Receber imagens** em formato BITMAP (160Ã—120 pixels, 8 bits grayscale)
2. **Processar** atravÃ©s de algoritmos de redimensionamento em hardware
3. **Exibir** o resultado via VGA em tempo real
4. **Controlar** operaÃ§Ãµes atravÃ©s de software no processador ARM

### Abordagem

O projeto foi dividido em 3 etapas:

- **Problema 1:** Desenvolvimento do coprocessador em FPGA puro
- **Problema 2:** CriaÃ§Ã£o da API Assembly e integraÃ§Ã£o HPSâ€“FPGA *(foco deste documento)*
- **Problema 3:** AplicaÃ§Ã£o em C com interface de usuÃ¡rio

---

## Requisitos do Sistema

### Requisitos Funcionais

| ID | Requisito | Status |
|----|-----------|--------|
| RF01 | API desenvolvida em Assembly ARM | âœ… Completo |
| RF02 | Suporte a 4 algoritmos de redimensionamento | âœ… Completo |
| RF03 | Imagens em grayscale 8 bits | âœ… Completo |
| RF04 | Leitura de arquivos BITMAP | âœ… Completo |
| RF05 | TransferÃªncia HPS â†’ FPGA | âœ… Completo |
| RF06 | SaÃ­da VGA funcional | âœ… Completo |
| RF07 | AplicaÃ§Ã£o C com interface texto | ğŸ”„ Em andamento |
| RF08 | Controle via teclado (+/- para zoom) | ğŸ”„ Em andamento |


### RestriÃ§Ãµes TÃ©cnicas

- Uso exclusivo de componentes disponÃ­veis na placa DE1-SoC
- Compatibilidade ARM Cortex-A9 (HPS)
- MemÃ³ria VRAM limitada a 76.800 pixels
- ComunicaÃ§Ã£o via barramento Lightweight HPS-to-FPGA

---

## ğŸ—ï¸ Arquitetura da SoluÃ§Ã£o

### VisÃ£o Geral

O sistema Ã© dividido em trÃªs camadas principais:

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                APLICAÃ‡ÃƒO (C)                        â”‚
â”‚  - Interface usuÃ¡rio                                â”‚
â”‚  - Leitura BITMAP                                   â”‚
â”‚  - Controle de zoom                                 â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              API (Assembly ARM)                     â”‚
â”‚  - iniciarAPI() / encerrarAPI()                     â”‚
â”‚  - write_pixel()                                    â”‚
â”‚  - NHI() / replicacao() / decimacao() / media()     â”‚
â”‚  - Flag_Done()                                      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€ â”€â”€â”
        â”‚   PONTE HPS-FPGA  â”‚
        â”‚   (PIOs Avalon)   â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚          COPROCESSADOR (Verilog)                    â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  Unidade de Controle (FSM Principal)         â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚       â”‚                                 â”‚           â”‚
â”‚  â”Œâ”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚ Controlador      â”‚        â”‚   FSM Escrita    â”‚   â”‚
â”‚  â”‚ Redimensionamentoâ”‚        â”‚   (Pixels HPS)   â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚       â”‚                                 â”‚           â”‚
â”‚  â”Œâ”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚        RAM Dual-Port (76.800 pixels)          â”‚  â”‚
â”‚  â”‚  Porta A: Escrita HPS  |  Porta B: Leitura    â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                       â”‚                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚  Algoritmos de Redimensionamento              â”‚  â”‚
â”‚  â”‚  - ReplicaÃ§Ã£o  - DecimaÃ§Ã£o                    â”‚  â”‚
â”‚  â”‚  - NHI (Vizinho PrÃ³ximo)  - MÃ©dia de Blocos   â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                       â”‚                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚          Controlador VGA                      â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ â”€â”€â”˜
                        â”‚
                  â”Œâ”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€ â”€â”€â”
                  â”‚   Monitor   â”‚
                  â”‚     VGA     â”‚
                  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### Fluxo de Dados

1. **Entrada:** UsuÃ¡rio carrega BITMAP via aplicaÃ§Ã£o C
2. **Processamento SW:** AplicaÃ§Ã£o lÃª arquivo e extrai pixels
3. **TransferÃªncia:** API Assembly envia pixels para FPGA via `write_pixel()`
4. **Armazenamento:** FSM de Escrita grava na RAM dual-port
5. **Processamento HW:** Algoritmo selecionado processa imagem
6. **SaÃ­da:** Resultado exibido em monitor VGA

### Fluxo de Controle

```mermaid
sequenceDiagram
    participant User as UsuÃ¡rio
    participant App as AplicaÃ§Ã£o C
    participant API as API Assembly
    participant PIO as PIOs
    participant FSM as FSM Principal
    participant ALG as Algoritmo
    
    User->>App: Seleciona operaÃ§Ã£o
    App->>API: Chama funÃ§Ã£o (ex: NHI)
    API->>PIO: Escreve instruÃ§Ã£o
    API->>PIO: Pulso START
    PIO->>FSM: Sinal start=1
    FSM->>ALG: Ativa processamento
    ALG->>FSM: done_redim=1
    FSM->>PIO: DONE=1
    API->>PIO: LÃª DONE (polling)
    API->>App: Retorna sucesso
    App->>User: Exibe resultado
```

---

## ğŸ“š Manual do Sistema

Esta seÃ§Ã£o contÃ©m informaÃ§Ãµes tÃ©cnicas detalhadas para **engenheiros de computaÃ§Ã£o** que precisem entender, manter ou expandir o sistema.

---

<details>
<summary><h3>ğŸ“¦ ModificaÃ§Ãµes no Hardware (FPGA)</h3></summary>

### Contexto HistÃ³rico

---

O **coprocessador original (Problema 1)** apresentava uma estrutura **monolÃ­tica**, na qual cada algoritmo de redimensionamento realizava **todas as etapas do fluxo de processamento** â€” leitura da imagem, cÃ¡lculo e escrita â€” de forma **autÃ´noma**.  
Essa abordagem funcionava corretamente para um sistema totalmente em FPGA, mas dificultava a **anÃ¡lise modular** e inviabilizava a **integraÃ§Ã£o com o HPS**, jÃ¡ que as memÃ³rias eram fixas e nÃ£o havia controle externo sobre a escrita.

O **coprocessador revisado (Problema 2)** foi reestruturado com foco em **clareza, modularizaÃ§Ã£o e interoperabilidade**.  
As principais diferenÃ§as estÃ£o resumidas a seguir:

| Aspecto | Coprocessador do Problema 1 | Coprocessador do Problema 2 |
|----------|------------------------------|------------------------------|
| **OrganizaÃ§Ã£o dos algoritmos** | Cada algoritmo (ReplicaÃ§Ã£o, DecimaÃ§Ã£o, etc.) realizava leitura, processamento e escrita internamente. | Algoritmos transformados em mÃ³dulos puramente funcionais â€” apenas processam pixels â€” para facilitar anÃ¡lise e depuraÃ§Ã£o. |
| **Controle de fluxo** | A Unidade de Controle coordenava todo o processo, mas sem distinguir leitura, processamento e escrita. | IntroduÃ§Ã£o de um mÃ³dulo **`ControladorRedimensionamento`** para coordenar operaÃ§Ãµes e monitorar o progresso dos algoritmos. |
| **Controle de escrita** | Escrita direta e fixa em memÃ³ria, embutida na lÃ³gica dos algoritmos. | CriaÃ§Ã£o de uma **FSM exclusiva para controle de escrita**, isolada da FSM principal, permitindo gravaÃ§Ã£o controlada pelo HPS. |
| **MemÃ³ria de imagem** | ROM de 1 porta (somente leitura) com imagem sintetizada. | **RAM dual-port de 76 800 pixels**, permitindo leitura e escrita simultÃ¢neas e recebimento de imagens externas. |
| **IntegraÃ§Ã£o com HPS** | Inexistente â€” operaÃ§Ã£o autÃ´noma em FPGA. | Preparada para integraÃ§Ã£o HPSâ€“FPGA, com **comunicaÃ§Ã£o via PIOs** e utilizaÃ§Ã£o da ponte do projeto **`my_first_fpga-hps_base`**. |
| **Flexibilidade e expansÃ£o** | Estrutura fixa, sem interface de controle externo. | Arquitetura modular, escalÃ¡vel e apta a receber comandos e dados do processador ARM. |

Em sÃ­ntese, o novo coprocessador manteve o **nÃºcleo funcional original** (FSM principal e algoritmos), mas incorporou **mÃ³dulos auxiliares de controle e memÃ³ria** que possibilitam sua integraÃ§Ã£o ao sistema hÃ­brido **HPSâ€“FPGA**, tornando o projeto mais **organizado, flexÃ­vel e interoperÃ¡vel**.

As principais alteraÃ§Ãµes estruturais se concentraram em dois pontos: 
- **CriaÃ§Ã£o de um mÃ³dulo ControladorRedimensionamento**, responsÃ¡vel por coordenar a leitura, o processamento e a escrita, tarefa anteriormente atribuida aos prÃ³prios algoritmos de redimensionamento; 
- **ImplementaÃ§Ã£o de uma FSM de controle de escrita** e **substituiÃ§Ã£o da ROM por uma RAM dual-port**, etapas fundamentais para preparar o sistema para comunicaÃ§Ã£o com o HPS. 

Os prÃ³ximos tÃ³picos abordarÃ£o com mais detalhamento as principais mudanÃ§as feitas no circuito.

---

#### ğŸ”¹ 1. SeparaÃ§Ã£o dos Algoritmos

O coprocessador desenvolvido no **Problema 1** possuÃ­a uma estrutura na qual **cada algoritmo de redimensionamento** â€” *ReplicaÃ§Ã£o*, *DecimaÃ§Ã£o*, *Vizinho Mais PrÃ³ximo* e *MÃ©dia de Blocos* â€” era responsÃ¡vel por **todo o fluxo de execuÃ§Ã£o**, incluindo **leitura da imagem**, **processamento** e **escrita dos pixels de saÃ­da**. Essa abordagem funcionava corretamente, mas dificultava a depuraÃ§Ã£o e a anÃ¡lise visual do comportamento interno do sistema, jÃ¡ que a lÃ³gica de controle estava embutida em cada mÃ³dulo.

No **Problema 2**, essa arquitetura foi **reorganizada** com foco em **clareza e modularidade**, permitindo observar e testar separadamente cada parte do fluxo de processamento. Os algoritmos foram **separados em mÃ³dulos individuais**, nÃ£o para alterar seu funcionamento, mas para **facilitar o entendimento e o acompanhamento das operaÃ§Ãµes internas** no Verilog.

**Antes (Problema 1):**
```verilog
// Cada algoritmo fazia tudo internamente
module Replicacao (
    input start,
    output done,
    // Acessava memÃ³ria diretamente
    output [14:0] mem_addr,
    input [7:0] mem_data,
    output [7:0] pixel_out,
    output we
);
```

**Depois (Problema 2):**
```verilog
// Algoritmo apenas processa
module Replicacao (
    input [7:0] pixel_in,    // Recebe pixel
    input process,           // Sinal de controle
    output [7:0] pixel_out,  // Retorna processado
    output ready             // Indica conclusÃ£o
);
```

**Vantagem:** Facilita debugging e teste unitÃ¡rio de cada algoritmo.

---

#### ğŸ”¹ 2. Controlador de Redimensionamento

**Novo mÃ³dulo que centraliza coordenaÃ§Ã£o das operaÃ§Ãµes:** O mÃ³dulo **ControladorRedimensionamento** foi introduzido para centralizar o controle das operaÃ§Ãµes internas do coprocessador, coordenando a leitura de pixels, o processamento em cada algoritmo e a escrita dos resultados na memÃ³ria.


**Estrutura:**
```verilog
module ControladorRedimensionamento (
    input clk, reset, start,
    input [1:0] algorithm,      // Qual algoritmo usar
    input [1:0] zoom,           // Fator de zoom
    
    // Interface com RAM
    output [16:0] mem1_addr,    // Leitura (origem)
    input [7:0] mem1_data,
    output [16:0] mem2_addr,    // Escrita (destino)
    output [7:0] mem2_data,
    output we,                  // Write enable
    
    // Interface com algoritmos
    output [7:0] pixel_to_alg,
    input [7:0] pixel_from_alg,
    input alg_ready,
    
    output done_redim
);
```

**Funcionamento:**

1. **InicializaÃ§Ã£o:** O controlador Ã© ativado atravÃ©s do sinal start. Nesse instante, ele reinicia contadores internos de coordenadas (x_orig, y_orig, x_dest, y_dest) e seleciona o algoritmo ativo de acordo com o comando recebido.

2. **Leitura e Processamento** Em cada ciclo de clock, o controlador solicita um pixel da memÃ³ria de origem (mem1_addr) e o envia para o mÃ³dulo do algoritmo correspondente (pixel_in). Quando o algoritmo sinaliza que o processamento foi concluÃ­do (ready = 1), o controlador armazena o valor resultante (pixel_out).

3. **Escrita do Resultado** O controlador habilita o sinal we = 1 e grava o resultado no endereÃ§o de destino (mem2_addr), incrementando os contadores atÃ© o fim do processamento da imagem.

4. **FinalizaÃ§Ã£o** ApÃ³s o processamento completo, o sinal done_redim Ã© ativado, informando Ã  FSM principal que a operaÃ§Ã£o foi concluÃ­da e que os dados podem ser exibidos via VGA.

**Importante:** Este mÃ³dulo **nÃ£o substitui** a FSM principal, apenas gerencia o **fluxo de redimensionamento**.

---

#### ğŸ”¹ 3. FSM de Controle de Escrita

FSM **independente** para receber pixels do HPS:

A FSM de controle de escrita foi adicionada ao projeto, em UnidadeControle, para **gerenciar a transferÃªncia de dados do HPS para a RAM 1 (Dual-Port).**
Esse circuito atua como uma interface intermediÃ¡ria entre o HPS, que envia pixels via barramento de dados, e a memÃ³ria, garantindo que cada operaÃ§Ã£o de escrita ocorra de forma sincronizada e controlada.
Sem essa FSM, o HPS precisaria lidar diretamente com sinais de escrita e endereÃ§amento no hardware, o que tornaria o sistema mais suscetÃ­vel a erros de temporizaÃ§Ã£o.

**MotivaÃ§Ã£o da inclusÃ£o::**

- A antiga ROM nÃ£o permitia escrita, impossibilitando o carregamento de novas imagens.

- A RAM Dual-Port resolveu essa limitaÃ§Ã£o, mas ainda exigia um mecanismo de controle para escrita sequencial.

- A FSM foi criada justamente para esse papel: receber solicitaÃ§Ãµes do HPS, endereÃ§ar a RAM automaticamente e confirmar o tÃ©rmino da gravaÃ§Ã£o.

- Com isso, o HPS apenas envia os dados e ativa um sinal de escrita, enquanto todo o processo fÃ­sico de armazenamento Ã© tratado pela FSM no FPGA.

**Diagrama de Estados:**
```
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚ IDLE_WRITE   â”‚â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚ (Aguarda)    â”‚          â”‚
    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜          â”‚
           â”‚                  â”‚
   SolicitaEscrita=1          â”‚
           â”‚                  â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”          â”‚
    â”‚   WRITE      â”‚          â”‚
    â”‚ (Grava pixel)â”‚          â”‚
    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜          â”‚
           â”‚                  â”‚
   addr < MAX_ADDR            â”‚
           â”‚                  â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”          â”‚
    â”‚ WAIT_WRITE   â”‚â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    â”‚ (done_write) â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**DescriÃ§Ã£o dos estados:**

**IDLE_WRITE:** estado inicial; a FSM permanece aguardando o sinal SolicitaEscrita do HPS.

**WRITE:** grava o pixel recebido (dados_pixel_hps) na RAM e incrementa o contador de endereÃ§o.

**WAIT_WRITE:** finaliza a operaÃ§Ã£o apÃ³s atingir o endereÃ§o mÃ¡ximo (MAX_ADDR) e emite done_write, retornando ao estado inicial.

**Comportamento geral:**

- Durante cada ciclo de clock, a FSM avalia se hÃ¡ uma solicitaÃ§Ã£o ativa do HPS.
- Quando detectada, ela entra no estado WRITE, realizando a gravaÃ§Ã£o de um pixel por ciclo atÃ© completar toda a imagem.
- Ao finalizar, o estado WAIT_WRITE gera um pulso de conclusÃ£o e reinicializa o contador, permitindo uma nova transmissÃ£o.

---

#### ğŸ”¹ 4. SubstituiÃ§Ã£o ROM â†’ RAM Dual-Port

A substituiÃ§Ã£o da ROM por uma RAM Dual-Port foi necessÃ¡ria porque a ROM Ã© um componente de somente leitura, nÃ£o permitindo a escrita de novos dados. Essa limitaÃ§Ã£o impedia o carregamento dinÃ¢mico da imagem enviada do HPS para o FPGA, etapa essencial para o funcionamento do sistema.

Com a RAM Dual-Port, torna-se possÃ­vel realizar leitura e escrita de forma independente, utilizando duas portas dedicadas:

- Porta A: usada pelo HPS para escrever novos dados na memÃ³ria;
- Porta B: usada pelo hardware de processamento para ler os dados jÃ¡ armazenados.

Embora o controle de temporizaÃ§Ã£o continue definido pela FSM e pelo clock, **o uso de duas portas elimina a contenÃ§Ã£o de acesso tÃ­pica das memÃ³rias de porta Ãºnica.**
Em uma memÃ³ria simples, leitura e escrita compartilham o mesmo barramento, o que obriga o sistema a intercalar as operaÃ§Ãµes para evitar conflito.
Na RAM Dual-Port, cada porta possui seu prÃ³prio conjunto de sinais (endereÃ§os, dados e controle), permitindo que o HPS atualize regiÃµes da memÃ³ria enquanto o processamento lÃª outras, sem disputas fÃ­sicas entre os acessos.

Assim, o projeto passa a suportar atualizaÃ§Ã£o contÃ­nua de dados, mantendo a integridade das operaÃ§Ãµes e permitindo a integraÃ§Ã£o direta entre HPS e FPGA sem interrupÃ§Ãµes no fluxo de processamento.

| CaracterÃ­stica | ROM (Problema 1) | RAM Dual-Port (Problema 2) |
|----------------|------------------|----------------------------|
| **Tipo** | Somente leitura | Leitura + Escrita |
| **Portas** | 1 | 2 (independentes) |
| **Capacidade** | 19.200 pixels | 76.800 pixels |
| **Fonte** | Sintetizada (.mif) | Recebida do HPS |
| **Controle** | Interno aos algoritmos | FSM de Escrita + Controlador |

**ConfiguraÃ§Ã£o no Quartus:**
```
IP Catalog > RAM: 2-PORT
- Port A: Write-only (HPS)
  - Data width: 8 bits
  - Address: 17 bits (0-76799)
- Port B: Read-only (Processamento)
  - Data width: 8 bits
  - Address: 17 bits
- Clock: Shared (50 MHz)
```

</details>

---

<details>
<summary><h3>ğŸ”— IntegraÃ§Ã£o HPSâ€“FPGA</h3></summary>


### IntegraÃ§Ã£o HPS-FPGA

A integraÃ§Ã£o foi desenvolvida sobre o **`my_first_fpga-hps_base`**, projeto de referÃªncia oficial da Intel que fornece:

- âœ… Controlador DDR3 configurado
- âœ… Barramentos AXI e Avalon-MM
- âœ… Ponte Lightweight HPS-to-FPGA
- âœ… Clock e reset sincronizados
- âœ… Interfaces Ethernet, USB, UART, GPIO

**Por que usar o projeto base?**

Implementar manualmente a infraestrutura HPSâ€“FPGA exigiria:
- Configurar timings DDR3 (dezenas de parÃ¢metros)
- Sincronizar mÃºltiplos domÃ­nios de clock
- Implementar protocolos AXI/Avalon
- Configurar sequÃªncia de boot do ARM

O `my_first_fpga-hps_base` **resolve tudo isso automaticamente**.

---

### Arquitetura de ComunicaÃ§Ã£o

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚           ARM Cortex-A9 (HPS)               â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  AplicaÃ§Ã£o C + API Assembly          â”‚   â”‚
â”‚  â”‚  /dev/mem (0xFF200000)               â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚               â”‚                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  Lightweight HPS-to-FPGA Bridge      â”‚   â”‚
â”‚  â”‚  (Barramento Avalon-MM)              â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                â”‚ (32 bits de dados)
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚             PIOs (Platform Designer)        â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”‚
â”‚  â”‚ pio_instruction [31:0] - Offset 0x00â”‚    â”‚
â”‚  â”‚ pio_start       [0:0]  - Offset 0x30â”‚    â”‚
â”‚  â”‚ pio_done        [0:0]  - Offset 0x20â”‚    â”‚
â”‚  â”‚ pio_donewrite   [0:0]  - Offset 0x40â”‚    â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€-â”˜
              â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚       Unidade de Controle (Verilog)        â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚  FSM Principal                       â”‚  â”‚
â”‚  â”‚  - Decodifica instruÃ§Ã£o              â”‚  â”‚
â”‚  â”‚ - Ativa Controlador Redimensionamentoâ”‚  â”‚
â”‚  â”‚  - Gerencia FSM Escrita              â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### ConfiguraÃ§Ã£o dos PIOs no Platform Designer

A comunicaÃ§Ã£o entre o **HPS** e o **coprocessador** foi realizada utilizando **PIOs (Parallel Input/Output)** configurados no **Platform Designer** do Quartus.

Os PIOs foram usados para criar **registradores mapeados em memÃ³ria**, acessÃ­veis tanto pelo software (HPS) quanto pela lÃ³gica Verilog. 

Principais PIOs criados: 

- pio_instruction â€“ para envio de instruÃ§Ãµes e dados de controle do HPS; 
- pio_start â€“ sinal de ativaÃ§Ã£o do processamento; 
- pio_done e pio_donewrite â€“ sinais de status de conclusÃ£o de escrita e redimensionamento.

Esses sinais foram mapeados no barramento Lightweight do HPS e conectados Ã  nossa **Unidade de Controle** dentro do mÃ³dulo ghrd_top.v.


### AdaptaÃ§Ã£o do ghrd_top.v

O arquivo **`ghrd_top.v`** (Golden Hardware Reference Design) foi modificado para instanciar o coprocessador:

**Adicionado:**
```verilog
module ghrd_top (
    // ... portas padrÃ£o do HPS ...
    output [7:0] VGA_R, VGA_G, VGA_B,
    output VGA_HS, VGA_VS,
    output VGA_CLK, VGA_BLANK_N, VGA_SYNC_N
);

// InstÃ¢ncia do sistema HPS gerado
soc_system u0 (
    // ... conexÃµes padrÃ£o ...
    
    // Novos PIOs exportados
    .pio_instruction_export (instruction_wire),
    .pio_start_export       (start_wire),
    .pio_done_export        (done_wire),
    .pio_donewrite_export   (donewrite_wire)
);

// InstÃ¢ncia do coprocessador
UnidadeControle coprocessador (
    .clk            (fpga_clk_50),
    .reset          (hps_fpga_reset_n),
    
    // ConexÃ£o com PIOs
    .instruction    (instruction_wire),
    .start          (start_wire),
    .done           (done_wire),
    .done_write     (donewrite_wire),
    
    // SaÃ­da VGA
    .VGA_R          (VGA_R),
    .VGA_G          (VGA_G),
    .VGA_B          (VGA_B),
    .VGA_HS         (VGA_HS),
    .VGA_VS         (VGA_VS),
    .VGA_CLK        (VGA_CLK),
    .VGA_BLANK_N    (VGA_BLANK_N),
    .VGA_SYNC_N     (VGA_SYNC_N)
);

endmodule
```

**Resultado:** PIOs mapeados em `0xFF200000` acessÃ­veis via `/dev/mem`.

</details>

---

<details>
<summary><h3>ğŸ’¾ Sistema HPS (Software)</h3></summary>

### ğŸ’¾ Sistema HPS (Software)

#### Arquitetura do Conjunto de InstruÃ§Ãµes (ISA)

#### Registradores PIO Mapeados em MemÃ³ria

| Registrador | Offset | Tipo | DescriÃ§Ã£o |
|------------|--------|------|-----------|
| `PIO_INSTRUCT` | 0x00 | R/W | InstruÃ§Ã£o (opcode + zoom + flags) |
| `PIO_START` | 0x30 | W | Sinal de inÃ­cio (pulso) |
| `PIO_DONE` | 0x20 | R | Flag de conclusÃ£o |
| `PIO_DONE_WRITE` | 0x40 | R | Flag de escrita concluÃ­da |

**Mapeamento de MemÃ³ria:**
```
Base FÃ­sica:  0xFF200000 (LW_BASE)
Tamanho:      0x1000 (4 KB)
VRAM Virtual: 0 - 19199 (160Ã—120 pixels)
```

---

#### Formato de InstruÃ§Ã£o (32 bits)

#### InstruÃ§Ãµes de Processamento
```
 31              4   3   2   1   0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”
â”‚    Reservado    â”‚ Zoom  â”‚Opcode â”‚
â”‚    (28 bits)    â”‚(2 bits)â”‚(2 bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Zoom:**
- `00` = 1x (sem zoom)
- `01` = 2x
- `10` = 4x

**Opcodes:**
| CÃ³digo | Valor | OperaÃ§Ã£o |
|--------|-------|----------|
| `OPCODE_REPLICACAO` | `0b00` | ReplicaÃ§Ã£o de pixels |
| `OPCODE_DECIMACAO` | `0b01` | DecimaÃ§Ã£o |
| `OPCODE_NHI` | `0b10` | Nearest Neighbor Interpolation |
| `OPCODE_MEDIA` | `0b11` | MÃ©dia de blocos |

#### InstruÃ§Ã£o de Escrita de Pixel
```
 31      28 27      20 19           5  4   3      0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€ â”
â”‚   Res.   â”‚  Pixel   â”‚   EndereÃ§o   â”‚ WE â”‚ Res.  â”‚
â”‚ (4 bits) â”‚ (8 bits) â”‚  (15 bits)   â”‚(1b)â”‚(4bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€ â”˜
```

**Campos:**
- `Pixel [27:20]`: Valor grayscale (0-255)
- `EndereÃ§o [19:5]`: PosiÃ§Ã£o na VRAM (0-19199)
- `WE [4]`: Write Enable (1 para escrever)

---

### FunÃ§Ãµes da API Assembly

**Conceito Fundamental: Memory-Mapped I/O**

A FPGA nÃ£o Ã© acessada como um "dispositivo externo", mas sim como se fosse **memÃ³ria RAM**. Registradores da FPGA sÃ£o mapeados em endereÃ§os de memÃ³ria que o ARM pode ler/escrever diretamente.

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   EspaÃ§o de EndereÃ§os FÃ­sicos       â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  0x00000000 - RAM do sistema        â”‚
â”‚  0xC0000000 - PerifÃ©ricos           â”‚
â”‚  0xFF200000 - Lightweight Bridge â—„â”€â”€â”¼â”€â”€â”€ FPGA aqui!
â”‚  0xFFFFFFFF - Fim                   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### 1ï¸âƒ£ `iniciarAPI()` - InicializaÃ§Ã£o

Estabelece a conexÃ£o entre o processador ARM (HPS) e a FPGA atravÃ©s de memory mapping.

**PropÃ³sito:** Abrir `/dev/mem` e mapear regiÃ£o FPGA na memÃ³ria virtual.

---

##### **ETAPA 1: Abrir `/dev/mem`**

```assembly
LDR r0, =.LC0          ; r0 = "/dev/mem"
LDR r1, =4098          ; r1 = O_RDWR | O_SYNC
MOV r2, #0             ; r2 = mode (nÃ£o usado)
MOV r7, #5             ; syscall 5 = open()
SVC 0                  ; Chama kernel
MOV r4, r0             ; r4 = file descriptor retornado
```

**O que Ã© `/dev/mem`?**
- Arquivo especial do Linux que representa **toda a memÃ³ria fÃ­sica**
- Requer permissÃµes root
- Permite acesso direto ao hardware (perigoso mas necessÃ¡rio)

**Flags importantes:**
- `O_RDWR` (2) = leitura + escrita
- `O_SYNC` (4096) = sincronizaÃ§Ã£o imediata com hardware
- Total: 4098 = 2 + 4096

**VerificaÃ§Ã£o de erro:**
```assembly
CMP r4, #-1            ; open() retorna -1 em erro
BNE .L_MMAP_Setup      ; Se != -1, sucesso
LDR r0, =.LC1          ; SenÃ£o, imprime erro
BL puts
```

---

##### **ETAPA 2: Mapear MemÃ³ria com `mmap()`**

Esta Ã© a parte mais importante! O `mmap()` cria uma "janela" no espaÃ§o de endereÃ§os do processo ARM que aponta diretamente para a FPGA.

```assembly
MOV r0, #0             ; addr = NULL (kernel escolhe endereÃ§o)
LDR r1, =LW_SPAM       
LDR r1, [r1]           ; r1 = 0x1000 (4096 bytes = tamanho)
MOV r2, #3             ; r2 = PROT_READ | PROT_WRITE
MOV r3, #1             ; r3 = MAP_SHARED
LDR r4, =FILE_DESCRIPTOR
LDR r4, [r4]           ; r4 = fd do /dev/mem
LDR r5, =LW_BASE
LDR r5, [r5]           ; r5 = 0xFF200 (endereÃ§o fÃ­sico)
MOV r7, #192           ; syscall 192 = mmap()
SVC 0
```

**ParÃ¢metros do mmap() explicados:**

| Registrador | Valor | Significado |
|-------------|-------|-------------|
| **r0** | NULL | Kernel escolhe onde mapear |
| **r1** | 0x1000 | Mapeia 4KB (tamanho da regiÃ£o) |
| **r2** | 3 | `PROT_READ \| PROT_WRITE` (leitura + escrita) |
| **r3** | 1 | `MAP_SHARED` (mudanÃ§as afetam hardware) |
| **r4** | fd | File descriptor do `/dev/mem` |
| **r5** | 0xFF200 | **Offset fÃ­sico da FPGA** |

**O que acontece internamente:**

```
ANTES do mmap():
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Processo ARM (espaÃ§o virtual)   â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ CÃ³digo                          â”‚
â”‚ Dados                           â”‚
â”‚ Heap                            â”‚
â”‚ Stack                           â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         âŒ NÃ£o vÃª a FPGA


DEPOIS do mmap():
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Processo ARM (espaÃ§o virtual)   â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ CÃ³digo                          â”‚
â”‚ Dados                           â”‚
â”‚ Heap                            â”‚
â”‚ Stack                           â”‚
â”‚ â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚ â”‚ Janela mapeada (0xXXXXXXXX) â”‚ â”‚â—„â”€â”€ Retornado em r0
â”‚ â”‚  â†“ aponta para â†“            â”‚ â”‚
â”‚ â”‚  FPGA (0xFF200000)          â”‚ â”‚
â”‚ â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         âœ… Pode acessar FPGA!
```

**Por que 0xFF200 e nÃ£o 0xFF200000?**

```assembly
LW_BASE: .word 0xff200    ; Apenas offset, nÃ£o endereÃ§o completo!
```

O kernel do Linux **adiciona zeros automaticamente** porque:
- O offset do `mmap()` deve ser mÃºltiplo do tamanho da pÃ¡gina (4KB = 0x1000)
- 0xFF200 na verdade representa 0xFF200**000** (deslocado 12 bits)
- Isso Ã© uma convenÃ§Ã£o da syscall `mmap()`

---

##### **ETAPA 3: Salvar Ponteiro Virtual**

```assembly
MOV r4, r0             ; r4 = ponteiro virtual retornado
LDR r1, =FPGA_ADRS
STR r4, [r1]           ; Salva em variÃ¡vel global
```

**O que Ã© esse ponteiro?**
- EndereÃ§o virtual no espaÃ§o do processo (ex: 0xB6F00000)
- Quando vocÃª escreve nesse endereÃ§o, o kernel traduz para 0xFF200000 (fÃ­sico)
- Ã‰ isso que permite `STR r2, [r4, #0x00]` escrever direto na FPGA!

**Fluxo completo apÃ³s mapeamento:**

```
1. CPU ARM executa: STR r2, [r4, #0x00]
                          â†“
2. MMU traduz: endereÃ§o virtual â†’ 0xFF200000 (fÃ­sico)
                          â†“
3. Barramento AXI encaminha para Lightweight Bridge
                          â†“
4. Bridge conecta ao Avalon Bus da FPGA
                          â†“
5. PIO recebe escrita no offset 0x00
                          â†“
6. Hardware FPGA processa!
```

---

#### 2ï¸âƒ£ `encerrarAPI()` - FinalizaÃ§Ã£o

Libera recursos e fecha a conexÃ£o.

##### **ETAPA 1: Desmapear memÃ³ria**

```assembly
LDR r0, =FPGA_ADRS
LDR r0, [r0]           ; r0 = ponteiro virtual
LDR r1, =LW_SPAM
LDR r1, [r1]           ; r1 = 0x1000 (tamanho)
MOV r7, #91            ; syscall 91 = munmap()
SVC 0
```

**O que faz:**
- Remove a "janela" do espaÃ§o de endereÃ§os
- Libera recursos do kernel
- Tenta acessar `FPGA_ADRS` depois disso = **Segmentation Fault**!

##### **ETAPA 2: Fechar arquivo**

```assembly
LDR r0, =FILE_DESCRIPTOR
LDR r0, [r0]
MOV r7, #6             ; syscall 6 = close()
SVC 0
```

Fecha o `/dev/mem`, liberando o file descriptor.

**Retorno:** 0 (sucesso) ou -1 (erro)

---

### FunÃ§Ãµes de comando para FPGA

### 3ï¸âƒ£ `write_pixel(address, pixel_data)` - Escrita de Pixel

Escreve um pixel na VRAM da FPGA usando protocolo de handshake de 2 etapas.

**ParÃ¢metros:**
- `r0`: EndereÃ§o do pixel (0-19199)
- `r1`: Valor do pixel em grayscale (0-255)

**Retorno:**
- `0`: Sucesso
- `-1`: EndereÃ§o invÃ¡lido

---

##### **ETAPA 1: ValidaÃ§Ã£o e Carregamento do Ponteiro**

```assembly
push    {r4-r6, lr}        ; Salva contexto
ldr     r4, =FPGA_ADRS
ldr     r4, [r4]           ; r4 = ponteiro para FPGA

cmp     r0, #19200         ; Verifica se endereÃ§o < 19200
bhs     .L_INVALID_ADDR    ; Branch if Higher or Same (unsigned)
```

**Por que 19200?**
- Imagem: 160Ã—120 pixels = 19.200 pixels totais
- EndereÃ§os vÃ¡lidos: 0 atÃ© 19199
- Qualquer valor â‰¥ 19200 causa overflow na VRAM

---

##### **ETAPA 2: Empacotamento do EndereÃ§o (bits [19:5])**

```assembly
.L_PACK_DATA:
    lsl     r2, r0, #5           ; Desloca endereÃ§o 5 bits Ã  esquerda
    ldr     r6, =MASK_ADDR       ; Carrega mÃ¡scara
    ldr     r6, [r6]             ; r6 = 0x000FFFE0
    and     r2, r2, r6           ; Aplica mÃ¡scara
```

**O que acontece:**

```
Exemplo: endereÃ§o = 100 (0x64)

1. Shift left 5 bits:
   0x64 << 5 = 0xC80 = 0b110010000000

2. Aplicar mÃ¡scara 0x000FFFE0:
   0x00000C80 & 0x000FFFE0 = 0x00000C80
   
   Resultado: endereÃ§o nos bits [19:5]
```

**Por que shift de 5 bits?**
- O hardware espera endereÃ§o nos bits **[19:5]** do registrador PIO
- Bits [4:0] sÃ£o reservados para flags e opcode
- Isso permite endereÃ§ar atÃ© 2^15 = 32.768 pixels

---

##### **ETAPA 3: Empacotamento do Pixel (bits [27:20])**

```assembly
lsl     r3, r1, #20          ; Desloca pixel 20 bits Ã  esquerda
and     r3, r3, #0x0FF00000  ; Mascara 8 bits
orr     r2, r2, r3           ; Combina endereÃ§o + pixel
```

**Formato do pacote parcial:**

```
 31      28 27      20 19           5  4     0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€ â”€â”
â”‚   0000   â”‚  Pixel   â”‚   EndereÃ§o   â”‚ 00000 â”‚
â”‚ (4 bits) â”‚ (8 bits) â”‚  (15 bits)   â”‚(5bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€ â”€â”˜
```

**Exemplo completo:**
```
EndereÃ§o = 100, Pixel = 0xFF (branco)

ApÃ³s shift e mÃ¡scara:
  EndereÃ§o: 0x00000C80 (bits [19:5])
  Pixel:    0x0FF00000 (bits [27:20])
  
ORR (combinar):
  0x00000C80 | 0x0FF00000 = 0x0FF00C80
```

---

##### **ETAPA 4: Ativar Flag de Escrita (bit [4])**

```assembly
mov     r3, #1
lsl     r3, r3, #4           ; r3 = 0x10 (bit 4 ativado)
orr     r2, r2, r3           ; Adiciona flag SolicitaEscrita
```

**Pacote completo com SolicitaEscrita=1:**

```
 31      28 27      20 19           5  4    3    0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€ â”€â”
â”‚   0000   â”‚  Pixel   â”‚   EndereÃ§o   â”‚ 1  â”‚ 0000  â”‚
â”‚ (4 bits) â”‚ (8 bits) â”‚  (15 bits)   â”‚(WE)â”‚(4bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€ â”˜

Exemplo: 0x0FF00C90
         = 0000 1111 1111 0000 0000 1100 1001 0000
           ^^^^ ^^^^^^^^      ^^^^^^^^^^^^^ ^
           Res.  Pixel=0xFF   Addr=100     WE=1
```

---

##### **ETAPA 5: Enviar Primeiro Pacote (WE=1)**

```assembly
str     r2, [r4, #PIO_INSTRUCT]  ; Escreve no registrador da FPGA
dmb     sy                        ; Data Memory Barrier
```

**O que acontece na FPGA:**
1. PIO detecta escrita no registrador `PIO_INSTRUCT`
2. FSM de Escrita lÃª o bit `SolicitaEscrita` (bit 4) = **1**
3. Hardware **armazena** endereÃ§o e pixel, mas **ainda nÃ£o grava na RAM**
4. Aguarda pulso de confirmaÃ§Ã£o (transiÃ§Ã£o 1â†’0)

**Por que DMB SY?**
```assembly
dmb sy  @ Data Memory Barrier - System
```
- **Garante que a escrita STR seja completada** antes de prosseguir
- Previne reordenaÃ§Ã£o de instruÃ§Ãµes pelo pipeline ARM
- Essencial para sincronizaÃ§Ã£o CPU â†” Hardware

Sem DMB, o processador poderia:
```
STR r2, [r4, #PIO_INSTRUCT]  ; Enfileirado no store buffer
BIC r2, r2, r3                ; Executado imediatamente!
STR r2, [r4, #PIO_INSTRUCT]  ; FPGA vÃª ambos fora de ordem!
```

---

##### **ETAPA 6: Limpar Flag de Escrita (bit [4])**

```assembly
bic     r2, r2, r3           ; BIC = Bit Clear (limpa bit 4)
str     r2, [r4, #PIO_INSTRUCT]
dmb     sy
```

**Pacote com SolicitaEscrita=0:**

```
 31      28 27      20 19           5  4    3    0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€ â”€â”€â”€â”
â”‚   0000   â”‚  Pixel   â”‚   EndereÃ§o   â”‚ 0  â”‚ 0000  â”‚ â† Bit 4 = 0
â”‚ (4 bits) â”‚ (8 bits) â”‚  (15 bits)   â”‚(WE)â”‚(4bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€ â”€â”€â”˜
```

---

#### **Por Que 2 Envios? (Protocolo de Pulso)**

A FPGA detecta uma **transiÃ§Ã£o de borda** (1â†’0) para confirmar a escrita:

```
        â”Œâ”€â”€â”€â”€â”€â”
WE:  â”€â”€â”€â”˜     â””â”€â”€â”€â”€â”€  (Pulso de escrita)
        
        t1    t2
        â†‘     â†‘
     Prepara  Grava!
```

**SequÃªncia temporal:**
1. **t1**: CPU escreve com `WE=1` â†’ FPGA captura endereÃ§o e pixel
2. **DMB**: Garante que escrita chegou ao hardware
3. **t2**: CPU escreve com `WE=0` â†’ FPGA detecta borda 1â†’0
4. **Resultado**: FSM de Escrita grava pixel na RAM

**Sem o segundo envio:**
```
WE sempre = 1  â†’  FPGA nÃ£o sabe quando gravar!
```

---

#### **ETAPA 7: Tratamento de Erros e Retorno**

```assembly
b       .L_EXIT              ; Vai para retorno de sucesso

.L_INVALID_ADDR:
    mov     r0, #-1          ; Retorna -1 (erro)
    b       .L_EXIT

.L_EXIT:
    mov     r0, #0           ; Retorna 0 (sucesso)
    pop     {r4-r6, pc}      ; Restaura contexto e retorna
```

---

## ğŸ” Diagrama Completo do Fluxo

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   write_pixel(100, 0xFF)                    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   1. Validar endereÃ§o < 19200               â”‚
â”‚       OK                                    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   2. Empacotar dados:                       â”‚
â”‚      â€¢ Addr=100 â†’ bits[19:5] = 0x00000C80   â”‚
â”‚      â€¢ Pixel=0xFF â†’ bits[27:20] = 0x0FF00000â”‚
â”‚      â€¢ WE=1 â†’ bit[4] = 0x10                 â”‚
â”‚      Resultado: 0x0FF00C90                  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   3. STR 0x0FF00C90, [FPGA+0x00]            â”‚
â”‚      DMB SY â† Sincroniza                    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
        â”‚   FPGA PIO            â”‚
        â”‚   â€¢ LÃª WE=1           â”‚
        â”‚   â€¢ Captura dados     â”‚
        â”‚   â€¢ Aguarda pulso     â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   4. BIC r2, r2, #0x10 â†’ 0x0FF00C80         â”‚
â”‚      STR 0x0FF00C80, [FPGA+0x00]            â”‚
â”‚      DMB SY                                 â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
        â”‚   FPGA FSM Escrita    â”‚
        â”‚   â€¢ Detecta 1â†’0       â”‚
        â”‚   â€¢ Grava na RAM:     â”‚
        â”‚     RAM[100] = 0xFF   â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   5. Retorna 0 (sucesso)                    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## âš¡ OtimizaÃ§Ãµes Aplicadas

### âœ… **Fire-and-Forget (Sem Polling)**
```assembly
@ NÃƒO faz isso:
.WAIT_DONE:
    LDR r2, [r4, #PIO_DONE_WRITE]
    TST r2, #1
    BEQ .WAIT_DONE
```

**Por quÃª?**
- Escrita de pixel Ã© **muito rÃ¡pida** (~100ns na FPGA)
- Polling adicionaria **overhead desnecessÃ¡rio**
- CPU pode continuar preparando prÃ³ximo pixel

**Trade-off:**
- âœ… Throughput alto (atÃ© 10 milhÃµes pixels/s)
- âš ï¸ NÃ£o hÃ¡ confirmaÃ§Ã£o individual de erro
- âœ… Sistema confia na velocidade do hardware

---

## ğŸ“ Resumo da FunÃ§Ã£o

| Etapa | OperaÃ§Ã£o | Registrador | Resultado |
|-------|----------|-------------|-----------|
| 1 | Validar | `r0 < 19200` | Branch se invÃ¡lido |
| 2 | Shift endereÃ§o | `r0 << 5` | Bits [19:5] |
| 3 | Shift pixel | `r1 << 20` | Bits [27:20] |
| 4 | Combinar | `r2 = addr \| pixel` | Pacote parcial |
| 5 | Setar WE | `r2 \| 0x10` | Pacote com WE=1 |
| 6 | Enviar 1 | `STR + DMB` | FPGA captura |
| 7 | Limpar WE | `BIC bit 4` | WE=0 |
| 8 | Enviar 2 | `STR + DMB` | FPGA grava (1â†’0) |
| 9 | Retornar | `r0 = 0` | Sucesso |

---

#### 4ï¸âƒ£-7ï¸âƒ£ FunÃ§Ãµes de Processamento

##### Estrutura Comum dos Algoritmos

Todos os algoritmos (NHI, ReplicaÃ§Ã£o, DecimaÃ§Ã£o e MÃ©dia) seguem o mesmo padrÃ£o:

```
1. PreparaÃ§Ã£o â†’ 2. Empacotamento â†’ 3. Envio â†’ 4. Pulso START â†’ 5. Polling â†’ 6. Retorno
```

**Fluxo detalhado:**
1. **PreparaÃ§Ã£o**: Salvar contexto e carregar ponteiro FPGA
2. **Empacotamento**: Montar instruÃ§Ã£o (opcode + zoom)
3. **Envio**: Escrever em PIO_INSTRUCT com sincronizaÃ§Ã£o
4. **Pulso START**: TransiÃ§Ã£o 1â†’0 para iniciar FPGA
5. **Polling**: Aguardar flag DONE com timeout
6. **Retorno**: 0 (sucesso) ou -2 (timeout)

---

##### ğŸ¯ Exemplo: Algoritmo NHI

###### PARTE 1: InicializaÃ§Ã£o

```assembly
NHI:
    push    {r4-r6, lr}        ; Salva registradores na pilha
    ldr     r4, =FPGA_ADRS
    ldr     r4, [r4]           ; r4 = ponteiro virtual para FPGA
```

**O que acontece:**
- `push` salva o contexto (r4-r6) e endereÃ§o de retorno (lr) pela convenÃ§Ã£o AAPCS
- `r4` recebe o ponteiro mapeado por `iniciarAPI()` (ex: 0xB6F00000)
- Este ponteiro permite acesso aos registradores da FPGA

---

###### PARTE 2: Empacotamento da InstruÃ§Ã£o

```assembly
empacotamento_instrucao_NHI:
    mov     r2, #OPCODE_NHI    ; r2 = 0b10 (opcode do NHI)
    and     r0, r0, #0x03      ; MantÃ©m apenas 2 bits do zoom
    lsl     r3, r0, #2         ; Desloca zoom para bits [3:2]
    orr     r2, r2, r3         ; Combina: r2 = opcode | (zoom << 2)
```

**Formato da instruÃ§Ã£o:**
```
Bits:  [31..4] [3:2] [1:0]
       Reserv  Zoom  Opcode
```

**Exemplo (zoom = 2x):**
```
r0 = 1 (zoom 2x)
r2 = 0b10 (opcode NHI)
r3 = 1 << 2 = 0b0100
Resultado: r2 = 0b0110 = 0x06
```

| Zoom | Valor | Deslocado | Final |
|------|-------|-----------|-------|
| 1x   | 0     | 0b0000    | 0x02  |
| 2x   | 1     | 0b0100    | 0x06  |
| 4x   | 2     | 0b1000    | 0x0A  |

---

###### PARTE 3: Envio para FPGA

```assembly
enviar_instrucao_NHI:
    str     r2, [r4, #PIO_INSTRUCT]  ; Escreve no registrador
    dmb     sy                        ; Barreira de memÃ³ria
```

**Fluxo:**
```
CPU ARM â†’ MMU (traduz endereÃ§o) â†’ AXI Bus â†’ 
Lightweight Bridge â†’ Avalon Bus â†’ PIO_INSTRUCT
```

**Por que DMB?**

Sem `dmb`, o processador pode reordenar instruÃ§Ãµes por otimizaÃ§Ã£o. A barreira garante que a escrita seja concluÃ­da antes de prosseguir.

```
Sem DMB:  STR instruÃ§Ã£o â†’ STR start (podem executar fora de ordem!)
Com DMB:  STR instruÃ§Ã£o â†’ DMB â†’ STR start (ordem garantida)
```

---

###### PARTE 4: Pulso de START

```assembly
pulso_start_NHI:
    mov     r2, #1
    str     r2, [r4, #PIO_START]   ; START = 1
    dmb     sy
    
    mov     r2, #0
    str     r2, [r4, #PIO_START]   ; START = 0
    dmb     sy
```

**Por que dois envios?**

A FPGA detecta uma **transiÃ§Ã£o de borda** (1â†’0):

```
        |â€¾â€¾â€¾â€¾â€¾|
START:  |_____|_____  (borda descendente)
        
FPGA detecta a transiÃ§Ã£o e inicia processamento
```

---

###### PARTE 5: Polling com Timeout

```assembly
polling_done_NHI:
    ldr     r5, =TIMEOUT_VAL       ; r5 = 3.000.000
    ldr     r5, [r5]
    
.LOOP_LE_DONE_NHI:
    ldr     r2, [r4, #PIO_DONE]    ; LÃª flag DONE
    tst     r2, #1                  ; Testa bit 0
    bne     .L_SUCCESS_NHI          ; Se DONE=1 â†’ sucesso
    
    subs    r5, r5, #1              ; Decrementa contador
    bne     .LOOP_LE_DONE_NHI       ; Continua se r5 â‰  0
    
    mov     r0, #-2                 ; Timeout: retorna -2
    b       .EXIT_NHI
```

**LÃ³gica:**
1. Inicializa contador com 3 milhÃµes
2. Loop: lÃª PIO_DONE, verifica bit 0
3. Se DONE=1: sucesso, sai do loop
4. Se DONE=0: decrementa contador e continua
5. Se contador chega a 0: timeout (erro -2)

**Tempo aproximado:** 3M iteraÃ§Ãµes Ã— 5 ciclos / 800 MHz â‰ˆ 18,75 ms

---

###### PARTE 6: Retorno

```assembly
.L_SUCCESS_NHI:
    mov     r0, #0                  ; Retorna 0 (sucesso)
    
.EXIT_NHI:
    pop     {r4-r6, pc}             ; Restaura contexto e retorna
```

**O que faz `pop {r4-r6, pc}`:**
- Restaura r4, r5, r6 dos valores salvos
- Carrega endereÃ§o de retorno em PC (retorna automaticamente)
- Equivalente a: restaurar registradores + `bx lr`

---

##### ğŸ”€ DiferenÃ§as Entre os Algoritmos

Todos seguem a mesma estrutura, mudando apenas o **opcode**:

```assembly
# NHI
mov r2, #OPCODE_NHI          ; r2 = 0b10 = 2

# ReplicaÃ§Ã£o
mov r2, #OPCODE_REPLICACAO   ; r2 = 0b00 = 0

# DecimaÃ§Ã£o
mov r2, #OPCODE_DECIMACAO    ; r2 = 0b01 = 1

# MÃ©dia
mov r2, #OPCODE_MEDIA        ; r2 = 0b11 = 3
```

**Tabela de instruÃ§Ãµes (zoom = 2x):**

| Algoritmo    | Opcode | InstruÃ§Ã£o | Hex  |
|--------------|--------|-----------|------|
| ReplicaÃ§Ã£o   | 0b00   | 0b0100    | 0x04 |
| DecimaÃ§Ã£o    | 0b01   | 0b0101    | 0x05 |
| NHI          | 0b10   | 0b0110    | 0x06 |
| MÃ©dia Blocos | 0b11   | 0b0111    | 0x07 |

---

##### ğŸ“ Conceitos-Chave

###### ConvenÃ§Ã£o AAPCS (ARM ABI)

**Registradores:**
- `r0-r3`: Argumentos e retorno (nÃ£o precisam ser salvos)
- `r4-r11`: Devem ser preservados (por isso o push/pop)
- `lr`: Link Register (endereÃ§o de retorno)
- `pc`: Program Counter (endereÃ§o atual)

###### Memory Barriers

**DMB (Data Memory Barrier):** ForÃ§a a conclusÃ£o de operaÃ§Ãµes de memÃ³ria antes de prosseguir.

Essencial para garantir que:
1. InstruÃ§Ã£o seja escrita antes do pulso START
2. Hardware veja as operaÃ§Ãµes na ordem correta

###### DetecÃ§Ã£o de Borda

A FPGA usa detector de borda descendente:
```verilog
if (start_prev == 1 && start == 0)  // Detecta 1â†’0
    iniciar_processamento();
```

Por isso sÃ£o necessÃ¡rios dois envios (1, depois 0).

---

##### ğŸ“Š Fluxo Completo

```
C: result = NHI(1)
    â†“
Assembly: MOV r0, #1; BL NHI
    â†“
NHI(): Empacota 0x06 â†’ Envia â†’ START â†’ Polling
    â†“
FPGA: Detecta instruÃ§Ã£o â†’ Processa â†’ DONE=1
    â†“
Assembly: Retorna r0=0
    â†“
C: if (result == 0) printf("Sucesso!")
```

---

#### 8ï¸âƒ£ `Flag_Done()` - VerificaÃ§Ã£o de Status

**PropÃ³sito:** Ler estado do registrador `PIO_DONE`.

**Retorno:**
- `1`: Hardware pronto
- `0`: Hardware ocupado

**CÃ³digo:**
```assembly
Flag_Done:
    push    {r7, lr}
    
    ldr     r3, =FPGA_ADRS
    ldr     r3, [r3]
    ldr     r0, [r3, #PIO_DONE]  @ LÃª flag
    
    pop     {r7, pc}              @ Retorna em r0
```

**Uso TÃ­pico:**
```c
// Verificar antes de operaÃ§Ã£o
if (Flag_Done() == 0) {
    printf("Hardware ocupado!\n");
    return -1;
}

// Executar operaÃ§Ã£o
NHI(zoom);
```

---

## Ponte Assembly-C: ABI e ConvenÃ§Ãµes

### Application Binary Interface (AAPCS)

**Registradores:**
```
r0-r3:  Argumentos de funÃ§Ã£o (r0 = retorno)
r4-r11: Callee-saved (devem ser preservados)
r12:    Scratch register
r13:    Stack pointer (SP)
r14:    Link register (LR - endereÃ§o de retorno)
r15:    Program counter (PC)
```

**ConvenÃ§Ã£o de Chamada:**
```c
// Em C
int result = NHI(2);

// Traduz para Assembly
MOV r0, #2      @ Argumento em r0
BL  NHI         @ Branch with Link
                @ r0 contÃ©m resultado
```

**Stack Frame:**
```assembly
function:
    PUSH {r4-r7, lr}    @ Salva contexto
    @ ... cÃ³digo ...
    MOV  r0, #0         @ Prepara retorno
    POP  {r4-r7, pc}    @ Restaura e retorna
```

---

### Syscalls Linux ARM

**Mecanismo:**
```assembly
MOV r7, #<nÃºmero_syscall>
SVC 0                      @ Software interrupt
@ Retorno em r0 (0 = sucesso, -1 = erro)
```

**Tabela de Syscalls Utilizadas:**

| NÃºmero | Nome | DescriÃ§Ã£o | ParÃ¢metros |
|--------|------|-----------|------------|
| 5 | `open` | Abre arquivo | r0=path, r1=flags, r2=mode |
| 6 | `close` | Fecha arquivo | r0=fd |
| 91 | `munmap` | Desmapeia memÃ³ria | r0=addr, r1=length |
| 192 | `mmap2` | Mapeia memÃ³ria | r0=addr, r1=len, r2=prot, r3=flags, r4=fd, r5=offset |

**Flags Importantes:**
```c
O_RDWR   = 0x0002  // Leitura e escrita
O_SYNC   = 0x1000  // SincronizaÃ§Ã£o forÃ§ada
O_RDWR | O_SYNC = 0x1002 = 4098 (decimal)

PROT_READ  = 0x1
PROT_WRITE = 0x2
PROT_READ | PROT_WRITE = 0x3

MAP_SHARED = 0x1
```

---

### Memory Barriers

**Por que sÃ£o necessÃ¡rios?**

Sem barreiras, o hardware FPGA pode ver operaÃ§Ãµes **fora de ordem**.

**Tipos:**
```assembly
DMB SY   @ Data Memory Barrier - System
         @ Garante que todas as operaÃ§Ãµes de memÃ³ria
         @ antes desta instruÃ§Ã£o sejam concluÃ­das
         @ antes das operaÃ§Ãµes seguintes

DSB SY   @ Data Synchronization Barrier
         @ Mais forte: espera conclusÃ£o completa

ISB      @ Instruction Synchronization Barrier
         @ Para flush de pipeline
```

**Uso Correto:**
```assembly
@ ERRADO: Write sem sincronizaÃ§Ã£o
STR r2, [r4, #PIO_INSTRUCT]
STR r3, [r4, #PIO_START]
@ FPGA pode ver em ordem inversa!

@ CORRETO: Com memory barrier
STR r2, [r4, #PIO_INSTRUCT]
DMB SY                      @ ForÃ§a conclusÃ£o
STR r3, [r4, #PIO_START]
DMB SY
```

---

## IntegraÃ§Ã£o com C: main.c

### Estrutura do Programa

```c
#include <stdio.h>
#include <stdlib.h>
#include <stdint.h>
#include <unistd.h>
#include "header.h"

// ProtÃ³tipos das funÃ§Ãµes Assembly (extern)
extern int iniciarAPI();
extern int encerrarAPI();
extern int NHI(int zoom);
extern int replicacao(int zoom);
extern int decimacao(int zoom);
extern int media_blocos(int zoom);
extern int Flag_Done();
extern void write_pixel(int address, unsigned char pixel_data);

int main() {
    // 1. Inicializar API
    if (iniciarAPI() != 0) {
        printf("ERRO ao iniciar API!\n");
        return 1;
    }
    
    // 2. Menu interativo
    // ...
    
    // 3. Finalizar API
    encerrarAPI();
    return 0;
}
```

---

### FunÃ§Ã£o: `enviar_imagem_bmp(filename)`

**PropÃ³sito:** Ler arquivo BITMAP e transferir para VRAM da FPGA.

**CaracterÃ­sticas:**
- âœ… Suporta BMP 8 bits (grayscale) e 24 bits (RGB)
- âœ… Converte RGB â†’ grayscale: `(R+G+B)/3`
- âœ… Compensa inversÃ£o vertical do formato BMP
- âœ… Exibe progresso em tempo real

**Estruturas BMP:**
```c
#pragma pack(push, 1)  // Desabilita padding

typedef struct {
    uint16_t type;          // 'BM' = 0x4D42
    uint32_t size;          // Tamanho do arquivo
    uint16_t reserved1;
    uint16_t reserved2;
    uint32_t offset;        // Offset para dados de pixel
} BMPHeader;

typedef struct {
    uint32_t size;          // Tamanho deste header (40 bytes)
    int32_t width;          // Largura em pixels
    int32_t height;         // Altura em pixels (positivo = bottom-up)
    uint16_t planes;        // Sempre 1
    uint16_t bits_per_pixel; // 8, 24 ou 32
    uint32_t compression;   // 0 = sem compressÃ£o
    uint32_t image_size;
    int32_t x_pixels_per_meter;
    int32_t y_pixels_per_meter;
    uint32_t colors_used;
    uint32_t colors_important;
} BMPInfoHeader;

#pragma pack(pop)
```

---

### Menu Interativo

```c
int main() {
    int opcao, zoom_escolha, zoom_real, resultado;
    
    // Inicializar API
    if (iniciarAPI() != 0) {
        printf("ERRO ao iniciar API!\n");
        return 1;
    }
    
    do {
        printf("\n--- MENU DE TESTES ---\n");
        printf("1. Vizinho PrÃ³ximo (NHI)\n");
        printf("2. ReplicaÃ§Ã£o\n");
        printf("3. DecimaÃ§Ã£o\n");
        printf("4. MÃ©dia de Blocos\n");
        printf("5. Verificar Status\n");
        printf("6. Enviar imagem BMP\n");
        printf("7. Sair\n");
        printf("OpÃ§Ã£o: ");
        
        scanf("%d", &opcao);
        
        switch (opcao) {
            case 1: case 2: case 3: case 4:
                // Solicitar zoom
                printf("\nEscolha o zoom:\n");
                printf("(1) 1x  (2) 2x  (3) 4x  (4) 8x\n");
                printf("OpÃ§Ã£o: ");
                scanf("%d", &zoom_escolha);
                
                // Converter (1-4) â†’ (0-3)
                zoom_real = zoom_escolha - 1;
                
                if (zoom_real < 0 || zoom_real > 3) {
                    printf("ERRO: Zoom invÃ¡lido!\n");
                    break;
                }
                
                // Executar operaÃ§Ã£o
                switch (opcao) {
                    case 1: resultado = NHI(zoom_real); break;
                    case 2: resultado = replicacao(zoom_real); break;
                    case 3: resultado = decimacao(zoom_real); break;
                    case 4: resultado = media_blocos(zoom_real); break;
                }
                
                // Verificar resultado
                if (resultado == 0) {
                    printf("OperaÃ§Ã£o concluÃ­da com sucesso!\n");
                } else if (resultado == -2) {
                    printf("ERRO: Timeout!\n");
                } else {
                    printf("ERRO: CÃ³digo %d\n", resultado);
                }
                break;
                
            case 5:
                printf("\nStatus: %s\n",
                       Flag_Done() ? "PRONTO" : "OCUPADO");
                break;
                
            case 6:
                printf("Arquivo: ./ImgGalinha.bmp\n");
                if (enviar_imagem_bmp("./ImgGalinha.bmp") == 0) {
                    printf("Imagem carregada!\n");
                } else {
                    printf("ERRO ao carregar!\n");
                }
                break;
                
            case 7:
                printf("\nSaindo...\n");
                break;
                
            default:
                printf("\nOpÃ§Ã£o invÃ¡lida!\n");
        }
    } while (opcao != 7);
    
    // Finalizar API
    encerrarAPI();
    return 0;
}
```

</details>

---

<details>
<summary><h3>ğŸ› ï¸ CompilaÃ§Ã£o e ExecuÃ§Ã£o</h3></summary>

## ğŸ› ï¸ CompilaÃ§Ã£o e ExecuÃ§Ã£o

O projeto utiliza um **Makefile automatizado** para simplificar o processo de compilaÃ§Ã£o e execuÃ§Ã£o, eliminando a necessidade de executar comandos individuais manualmente.

---

### Makefile
```makefile
# VariÃ¡veis
CC = gcc
ASM = gcc
CFLAGS = -std=c99 -Wall
ASMFLAGS = 
TARGET = pixel_test
OBJS = main.o api.o

# Regra padrÃ£o
all: build

# CompilaÃ§Ã£o
build: $(OBJS)
	@echo "ğŸ”— Linkando objetos..."
	@$(CC) $(OBJS) -o $(TARGET)
	@echo "âœ… ExecutÃ¡vel '$(TARGET)' criado com sucesso!"

# Compilar main.c
main.o: main.c header.h
	@echo "ğŸ“¦ Compilando main.c..."
	@$(CC) -c main.c $(CFLAGS) -o main.o

# Compilar api.s (Assembly)
api.o: api.s
	@echo "âš™ï¸  Compilando api.s..."
	@$(ASM) -c api.s $(ASMFLAGS) -o api.o

# Executar programa
run: build
	@echo "ğŸš€ Executando programa..."
	@sudo ./$(TARGET)

# Limpar arquivos compilados
clean:
	@echo "ğŸ§¹ Limpando arquivos..."
	@rm -f $(OBJS) $(TARGET)
	@echo "âœ¨ Limpeza concluÃ­da!"

# Ajuda
help:
	@echo ""
	@echo "ğŸ“˜ Comandos disponÃ­veis:"
	@echo "  make build  - Compila o programa"
	@echo "  make run    - Compila e executa"
	@echo "  make clean  - Remove arquivos compilados"
	@echo "  make help   - Mostra esta mensagem"
	@echo ""

.PHONY: all build run clean help
```

---

### Como o Makefile Funciona

#### **Estrutura do Makefile**

O Makefile Ã© dividido em **variÃ¡veis** e **regras**:

**1. VariÃ¡veis de ConfiguraÃ§Ã£o**
```makefile
CC = gcc              # Compilador C
ASM = gcc             # Compilador Assembly (GCC detecta .s)
CFLAGS = -std=c99 -Wall  # Flags para compilaÃ§Ã£o C
TARGET = pixel_test   # Nome do executÃ¡vel final
OBJS = main.o api.o   # Lista de objetos necessÃ¡rios
```

**2. Regra `all` (padrÃ£o)**
```makefile
all: build
```
- Quando vocÃª executa apenas `make`, esta regra Ã© acionada
- Redireciona automaticamente para a regra `build`

**3. Regra `build` (compilaÃ§Ã£o principal)**
```makefile
build: $(OBJS)
	@$(CC) $(OBJS) -o $(TARGET)
```
- **DependÃªncias:** Requer que `main.o` e `api.o` existam
- Se algum objeto estiver desatualizado, o Make recompila automaticamente
- **Link-ediÃ§Ã£o:** Combina os objetos em um executÃ¡vel

**4. Regras de CompilaÃ§Ã£o Individual**
```makefile
main.o: main.c header.h
	@$(CC) -c main.c $(CFLAGS) -o main.o
```
- **DependÃªncias:** Se `main.c` ou `header.h` mudar, recompila
- **Flag `-c`:** Compila sem linkar (gera apenas objeto)
```makefile
api.o: api.s
	@$(ASM) -c api.s $(ASMFLAGS) -o api.o
```
- GCC detecta automaticamente que `.s` Ã© Assembly
- Invoca o GNU Assembler internamente

**5. Regra `run`**
```makefile
run: build
	@sudo ./$(TARGET)
```
- **DependÃªncia:** Garante que o programa estÃ¡ compilado
- Executa com `sudo` (necessÃ¡rio para `/dev/mem`)

**6. Regra `clean`**
```makefile
clean:
	@rm -f $(OBJS) $(TARGET)
```
- Remove todos os arquivos gerados (`.o` e executÃ¡vel)
- Ãštil para recompilar do zero

---

### Como Usar o Makefile

#### **Compilar o projeto:**
```bash
make build
```
ou simplesmente:
```bash
make
```

**O que acontece:**
```
ğŸ“¦ Compilando main.c...
âš™ï¸  Compilando api.s...
ğŸ”— Linkando objetos...
âœ… ExecutÃ¡vel 'pixel_test' criado com sucesso!
```

---

#### **Compilar e executar:**
```bash
make run
```

**O que acontece:**
1. Verifica se hÃ¡ mudanÃ§as nos arquivos fonte
2. Recompila apenas o necessÃ¡rio (compilaÃ§Ã£o incremental)
3. Executa o programa com `sudo`

---

#### **Limpar arquivos gerados:**
```bash
make clean
```

**Resultado:**
```
ğŸ§¹ Limpando arquivos...
âœ¨ Limpeza concluÃ­da!
```

---

#### **Ver comandos disponÃ­veis:**
```bash
make help
```

---

### Processo de CompilaÃ§Ã£o Automatizado Pelo Make

O Makefile executa automaticamente as seguintes etapas:

#### **Etapa 1: CompilaÃ§Ã£o do MÃ³dulo C (`main.c`)**

**Comando executado internamente:**
```bash
gcc -c main.c -std=c99 -Wall -o main.o
```

**O que acontece:**
- **`-c`**: Compila sem linkar (gera apenas object file)
- **`-std=c99`**: Usa padrÃ£o C99 (necessÃ¡rio para `uint32_t`, `stdint.h`)
- **`-Wall`**: Habilita todos os warnings de compilaÃ§Ã£o
- **`-o main.o`**: Define nome do arquivo de saÃ­da

**Resultado:** `main.o` (cÃ³digo objeto ARM)

**DependÃªncias verificadas automaticamente:**
- Se `main.c` for modificado â†’ recompila `main.o`
- Se `header.h` for modificado â†’ recompila `main.o`
- Se nenhum mudou â†’ **pula esta etapa** (otimizaÃ§Ã£o)

---

#### **Etapa 2: CompilaÃ§Ã£o do MÃ³dulo Assembly (`api.s`)**

**Comando executado internamente:**
```bash
gcc -c api.s -o api.o
```

**O que acontece:**
1. GCC detecta automaticamente a extensÃ£o `.s`
2. Invoca internamente o **GNU Assembler** (`as`)
3. Gera cÃ³digo objeto ARM compatÃ­vel com a ABI padrÃ£o

**Equivalente manual (sem Make):**
```bash
as api.s -o api.o
```

**Resultado:** `api.o` (cÃ³digo objeto ARM Assembly)

**CompilaÃ§Ã£o incremental:**
- Se `api.s` nÃ£o mudou â†’ **pula esta etapa**

---

#### **Etapa 3: Link-EdiÃ§Ã£o (Linking)**

**Comando executado internamente:**
```bash
gcc main.o api.o -o pixel_test
```

**O que o linker (ld) faz:**

**1. ResoluÃ§Ã£o de sÃ­mbolos externos:**
```c
// main.c declara funÃ§Ã£o externa
extern int NHI(int zoom);

// api.s implementa a funÃ§Ã£o
.global NHI
NHI:
    @ cÃ³digo assembly...
```
â†’ O linker conecta a **chamada** em `main.c` com a **implementaÃ§Ã£o** em `api.s`

**2. CombinaÃ§Ã£o de seÃ§Ãµes de memÃ³ria:**
- **`.text`**: CÃ³digo executÃ¡vel (instruÃ§Ãµes) de ambos mÃ³dulos
- **`.data`**: Dados inicializados (variÃ¡veis globais com valor inicial)
- **`.bss`**: Dados nÃ£o inicializados (variÃ¡veis globais sem valor inicial)
- **`.rodata`**: Constantes somente leitura (strings literais, etc.)

**3. GeraÃ§Ã£o do executÃ¡vel ELF:**
- **ELF Header**: Metadados do executÃ¡vel
- **Program Headers**: Como carregar o programa na memÃ³ria
- **Section Headers**: InformaÃ§Ãµes de debug e sÃ­mbolos
- **Tabela de sÃ­mbolos**: Mapeamento de funÃ§Ãµes e variÃ¡veis
- **CÃ³digo final**: InstruÃ§Ãµes ARM prontas para execuÃ§Ã£o

**Resultado:** `pixel_test` (executÃ¡vel ELF ARM de 32 bits)

---

### Estrutura de Arquivos Gerados
```
projeto/
â”œâ”€â”€ main.c          # CÃ³digo fonte C
â”œâ”€â”€ api.s           # CÃ³digo fonte Assembly
â”œâ”€â”€ header.h        # DeclaraÃ§Ãµes e protÃ³tipos
â”œâ”€â”€ Makefile        # Script de automaÃ§Ã£o
â”œâ”€â”€ main.o          # Objeto C (gerado pelo Make)
â”œâ”€â”€ api.o           # Objeto Assembly (gerado pelo Make)
â””â”€â”€ pixel_test      # ExecutÃ¡vel final (gerado pelo Make)
```
---

### CompilaÃ§Ã£o Manual (Sem Makefile)

Caso precise compilar manualmente sem o Makefile:
```bash
# 1. Compilar mÃ³dulo C
gcc -c main.c -std=c99 -Wall -o main.o

# 2. Compilar mÃ³dulo Assembly
gcc -c api.s -o api.o

# 3. Linkar objetos
gcc main.o api.o -o pixel_test

# 4. Executar
sudo ./pixel_test
```

> **âš ï¸ Nota:** O Makefile automatiza exatamente esses passos, verificando dependÃªncias e recompilando apenas o necessÃ¡rio, economizando tempo e evitando erros.

---

### DepuraÃ§Ã£o do Processo de CompilaÃ§Ã£o

**Para ver os comandos exatos executados pelo Make (modo verbose):**
```bash
make build --trace
```

**SaÃ­da:**
```
Makefile:18: target 'main.o' does not exist
gcc -c main.c -std=c99 -Wall -o main.o
Makefile:23: target 'api.o' does not exist
gcc -c api.s -o api.o
Makefile:13: update target 'build' due to: main.o api.o
gcc main.o api.o -o pixel_test
```

**Para verificar apenas o que seria executado (dry-run):**
```bash
make build -n
```

**SaÃ­da:**
```
gcc -c main.c -std=c99 -Wall -o main.o
gcc -c api.s -o api.o
gcc main.o api.o -o pixel_test
```

---

### Requisitos do Sistema

Para usar o Makefile, vocÃª precisa ter instalado:

- **GCC**: GNU Compiler Collection (ARM)
- **GNU Make**: Ferramenta de automaÃ§Ã£o
- **GNU Assembler (as)**: IncluÃ­do no GCC
- **Sudo**: NecessÃ¡rio para acesso a `/dev/mem`

**Verificar instalaÃ§Ã£o:**
```bash
gcc --version
make --version
as --version
```

---

### Exemplo Completo de Uso
```bash
# 1. Clonar repositÃ³rio
git clone https://github.com/seu-usuario/projeto.git
cd projeto/software

# 2. Compilar
make build

# 3. Executar
make run

# 4. Fazer modificaÃ§Ãµes no cÃ³digo
nano main.c  # Editar arquivo

# 5. Recompilar (apenas main.c serÃ¡ recompilado!)
make build

# 6. Limpar tudo e recompilar do zero
make clean
make build
```

---

## Comandos Essenciais

```bash
# Compilar tudo
make build

# Compilar e executar
make run

# Limpar arquivos intermediÃ¡rios
make clean

# Recompilar do zero
make clean && make build

# Ver opÃ§Ãµes
make help
```

---

## TransferÃªncia para DE1-SoC

### MÃ©todo 1: SCP (Recomendado)

**PrÃ©-requisito:** Linux rodando na placa com SSH ativo.

```bash
# Na mÃ¡quina host
scp pixel_test root@<IP_DA_PLACA>:/home/root/

# Conectar via SSH
ssh root@<IP_DA_PLACA>

# Na placa
cd /home/root
chmod +x pixel_test
sudo ./pixel_test
```

---

## ProgramaÃ§Ã£o da FPGA

### Via Quartus GUI

1. **Abrir projeto:**
   - `File` > `Open Project` > Selecionar `.qpf`

2. **Compilar:**
   - `Processing` > `Start Compilation`
   - Aguardar ~10-15 minutos

3. **Programar:**
   - `Tools` > `Programmer`
   - Hardware: USB-Blaster
   - Modo: JTAG
   - Adicionar arquivo `.sof`
   - Clicar `Start`

---

## ExecuÃ§Ã£o na Placa

```bash
# Console serial ou SSH
sudo ./pixel_test

# SaÃ­da esperada:
=== INICIANDO API ===
DEBUG: Tentando abrir /dev/mem...
DEBUG: iniciarAPI() retornou: 0
API OK!
DEBUG: Status inicial DONE = 1

--- MENU DE TESTES ---
1. Vizinho PrÃ³ximo (NHI)
2. ReplicaÃ§Ã£o
3. DecimaÃ§Ã£o
4. MÃ©dia de Blocos
5. Verificar Status
6. Enviar imagem BMP
7. Sair
OpÃ§Ã£o:
```

</details>

---

## ğŸ‘¤ Manual do UsuÃ¡rio

Esta seÃ§Ã£o ensina como **instalar, configurar e usar** o sistema.

<details>
<summary><h3>ğŸ“¦ InstalaÃ§Ã£o e ConfiguraÃ§Ã£o</h3></summary>

### Requisitos de Hardware

- âœ… Placa DE1-SoC (Cyclone V SoC)
- âœ… Cabo USB-Blaster (programaÃ§Ã£o FPGA)
- âœ… Cabo USB-Serial (console)
- âœ… Monitor VGA
- âœ… Cabo VGA
- âœ… Fonte de alimentaÃ§Ã£o 12V
- âœ… CartÃ£o microSD (opcional, para boot Linux)

### Requisitos de Software

**No computador host:**
- Quartus Prime 23.1 ou superior
- Intel SoC EDS (Embedded Design Suite)
- Terminal serial (PuTTY, minicom, screen)
- Cliente SSH (OpenSSH)

**Na placa DE1-SoC:**
- Linux embarcado (kernel 4.x ou superior)
- GCC ARM toolchain
- Bibliotecas padrÃ£o C

---

### Passo 1: Configurar Hardware

1. **Conectar cabos:**
   - USB-Blaster na porta USB da placa
   - USB-Serial na porta UART
   - Monitor ao conector VGA
   - Fonte de alimentaÃ§Ã£o

2. **Ligar a placa:**
   - LED POWER deve acender
   - LEDs vermelhos indicam atividade

---

### Passo 2: Programar a FPGA

**Via Quartus Programmer:**

ApÃ³s clonar o repositÃ³rio, abra um projeto no Quartus atravÃ©s da opÃ§Ã£o **Open Project** e selecione o arquivo `soc_system.qpf`, localizado dentro da pasta "coprocessador".
Compile o projeto e programe na placa DE1-SoC atravÃ©s da opÃ§Ã£o "Programmer".

---

<details>
<summary><h3>ğŸ® Usando o Sistema</h3></summary>


### Passo 3: ExecuÃ§Ã£o

Transfira a pasta "ArquivosHPS" para o HPS da placa DE1-SoC, feito isso, utilize o seguinte comando no terminal Linux para executar os programas: 

```bash
sudo make run
```

**Nota:** `sudo` Ã© necessÃ¡rio para acessar `/dev/mem`.

---

### Menu Principal

```
=== INICIANDO API ===
DEBUG: Tentando abrir /dev/mem...
DEBUG: iniciarAPI() retornou: 0
API OK!
DEBUG: Status inicial DONE = 1

--- MENU DE TESTES ---
1. Vizinho PrÃ³ximo (NHI)
2. ReplicaÃ§Ã£o
3. DecimaÃ§Ã£o
4. MÃ©dia de Blocos
5. Verificar Status (Flag Done)
6. Enviar imagem BMP
7. Sair
OpÃ§Ã£o:
```

---

### OpÃ§Ã£o 1-4: Executar Algoritmo

**Exemplo: Executar ReplicaÃ§Ã£o com zoom 2x**

```
OpÃ§Ã£o: 2

Escolha o zoom:
(1) 1x  - Sem zoom
(2) 2x  - Zoom 2x
(3) 4x  - Zoom 4x
OpÃ§Ã£o: 2

Executando ReplicaÃ§Ã£o (zoom=2x)...
OperaÃ§Ã£o concluÃ­da com sucesso!
```

**Resultado:** Imagem processada exibida no monitor VGA.

**Algoritmos disponÃ­veis:**

| OpÃ§Ã£o | Algoritmo | DescriÃ§Ã£o | Uso TÃ­pico |
|-------|-----------|-----------|------------|
| 1 | **NHI** (Nearest Neighbor) | InterpolaÃ§Ã£o por vizinho mais prÃ³ximo | Zoom in com preservaÃ§Ã£o de bordas |
| 2 | **ReplicaÃ§Ã£o** | Duplica pixels diretamente | Zoom in rÃ¡pido, efeito pixelado |
| 3 | **DecimaÃ§Ã£o** | Remove pixels alternados | Zoom out, reduÃ§Ã£o de resoluÃ§Ã£o |
| 4 | **MÃ©dia de Blocos** | Calcula mÃ©dia de regiÃµes | Zoom out suave, anti-aliasing |

---

### OpÃ§Ã£o 5: Verificar Status

```
OpÃ§Ã£o: 5

Status: Hardware PRONTO (Done=1)
```

**InterpretaÃ§Ã£o:**
- `PRONTO (Done=1)`: Hardware disponÃ­vel para nova operaÃ§Ã£o
- `OCUPADO (Done=0)`: Processamento em andamento

---

### OpÃ§Ã£o 6: Carregar Imagem BMP

```
OpÃ§Ã£o: 6

Digite o caminho da imagem BMP (160x120): ./ImgGalinha.bmp

DimensÃµes: 160x120 pixels
Bits por pixel: 24

Enviando imagem...
Progresso: 19200/19200 pixels (100.0%)
Imagem enviada com sucesso!
Imagem carregada na RAM1!
```

**Formatos suportados:**
- BMP 8 bits (grayscale direto)
- BMP 24 bits (RGB convertido automaticamente)

**Requisitos:**
- DimensÃµes: exatamente 160Ã—120 pixels
- Sem compressÃ£o (compression=0)

---

### OpÃ§Ã£o 7: Sair

```
OpÃ§Ã£o: 7

Saindo...
Encerrando API... OK!
```

Sistema desmapeia memÃ³ria e encerra corretamente.

---

### Fluxo de Uso TÃ­pico

```
1. Iniciar programa
   â””â”€> sudo ./pixel_test

2. Carregar imagem
   â””â”€> OpÃ§Ã£o 6 > ./ImgGalinha.bmp

3. Processar imagem
   â””â”€> OpÃ§Ã£o 1 > Zoom 2x (NHI)
   â””â”€> Ver resultado no monitor VGA

4. Experimentar outros algoritmos
   â””â”€> OpÃ§Ã£o 2 > Zoom 4x (ReplicaÃ§Ã£o)
   â””â”€> OpÃ§Ã£o 4 > Zoom 2x (MÃ©dia)

5. Sair
   â””â”€> OpÃ§Ã£o 7
```

</details>

---

## ğŸ§ª Testes e ValidaÃ§Ã£o

<details>
<summary><h3>ğŸ“Š Plano de Testes</h3></summary>

### Objetivos dos Testes

1. âœ… Validar comunicaÃ§Ã£o HPSâ€“FPGA
2. âœ… Verificar funcionamento dos algoritmos
3. âœ… Avaliar desempenho do sistema
4. âœ… Garantir estabilidade e confiabilidade

---

### Casos de Teste

#### Teste 1: InicializaÃ§Ã£o da API

**Objetivo:** Verificar mapeamento de memÃ³ria.

**Procedimento:**
```bash
sudo ./pixel_test
```

**Resultado Esperado:**
```
=== INICIANDO API ===
DEBUG: iniciarAPI() retornou: 0
API OK!
```

**CritÃ©rio de AceitaÃ§Ã£o:** Retorno 0 (sucesso).

---

#### Teste 2: VerificaÃ§Ã£o de Status

**Objetivo:** Validar leitura do registrador PIO_DONE.

**Procedimento:**
```
OpÃ§Ã£o: 5
```

**Resultado Esperado:**
```
Status: Hardware PRONTO (Done=1)
```

**CritÃ©rio de AceitaÃ§Ã£o:** Flag DONE lida corretamente.

---

#### Teste 3: TransferÃªncia de Imagem

**Objetivo:** Testar escrita de 19.200 pixels.

**Procedimento:**
```
OpÃ§Ã£o: 6 > ./ImgGalinha.bmp
```

**Resultado Esperado:**
```
Progresso: 19200/19200 pixels (100.0%)
Imagem enviada com sucesso!
```

**CritÃ©rio de AceitaÃ§Ã£o:** Todos os pixels transferidos sem erro.

**MÃ©trica de Desempenho:** < 500ms para transferÃªncia completa.

---

#### Testes de Algoritmos

**CritÃ©rio de AceitaÃ§Ã£o:** 
- Retorno 0 (sucesso)
- Imagem visÃ­vel no monitor
- Sem distorÃ§Ãµes ou artefatos

##### Teste 4: Algoritmo NHI (Zoom 2x)

**Objetivo:** Validar interpolaÃ§Ã£o por vizinho mais prÃ³ximo.

**Procedimento:**
```
OpÃ§Ã£o: 1 > Zoom 2x
```

**Resultado Esperado:**
```
Executando Vizinho PrÃ³ximo (zoom=2x)...
OperaÃ§Ã£o concluÃ­da com sucesso!
```

**VerificaÃ§Ã£o Visual:** Imagem ampliada 2x exibida no VGA.

---

##### Teste 5: Algoritmo ReplicaÃ§Ã£o (Zoom 4x)

**Objetivo:** Testar replicaÃ§Ã£o de pixels.

**Entrada:** Imagem 160Ã—120  
**SaÃ­da Esperada:** Imagem 640Ã—480 (4x ampliada)

---

##### Teste 6: Algoritmo DecimaÃ§Ã£o (Zoom 0.5x)

**Objetivo:** Testar DecimaÃ§Ã£o.

**Entrada:** Imagem 160Ã—120  
**SaÃ­da Esperada:** Imagem 80Ã—60

---

##### Teste 7: Algoritmo MÃ©dia de Blocos (Zoom 2x)

**Objetivo:** Testar MÃ©dia de Blocos.


---

### Matriz de Rastreabilidade

| Requisito | Teste | Status |
|-----------|-------|--------|
| RF01 - API em Assembly | Teste 1 | âœ… Passou |
| RF02 - 4 Algoritmos | Testes 4-7 | âœ… Passou |
| RF03 - Grayscale 8 bits | Teste 3 | âœ… Passou |
| RF04 - Leitura BMP | Teste 3 | âœ… Passou |
| RF05 - TransferÃªncia HPSâ†’FPGA | Teste 3 | âœ… Passou |
| RF06 - SaÃ­da VGA | Testes 4-7 | âœ… Passou |
| RNF01 - Timeout | Teste 8 | âœ… Passou |

</details>

---

<details>
<summary><h3>ğŸ“ˆ Resultados dos Testes</h3></summary>


**Ambiente de Teste:**
- Placa: DE1-SoC Rev. F
- Clock FPGA: 50 MHz
- Processador: ARM Cortex-A9 @ 800 MHz
- MemÃ³ria: 1 GB DDR3

---

### AnÃ¡lise de Resultados

#### âœ… Pontos Fortes

1. **ComunicaÃ§Ã£o HPSâ€“FPGA estÃ¡vel**
   - Nenhuma falha de comunicaÃ§Ã£o em todos os testes
   - Memory barriers garantem sincronizaÃ§Ã£o

2. **Algoritmos funcionais**
   - Todos os 4 algoritmos produzem resultados corretos
   - Qualidade visual conforme esperado

3. **Tratamento de erros**
   - Timeout funciona corretamente

4. **Modularidade**
   - CÃ³digo fÃ¡cil de manter e expandir
   - SeparaÃ§Ã£o clara entre camadas

---

#### âš ï¸ LimitaÃ§Ãµes Identificadas

1. **Timeout Fixo**
   - 3M iteraÃ§Ãµes insuficiente para zoom maior que 4x
   - **SoluÃ§Ã£o:** Timeout adaptativo baseado em zoom

2. **Formato de Imagem**
   - Apenas BMP suportado
   - **ExpansÃ£o:** Adicionar PNG, JPEG via libpng/libjpeg

3. **Sem Feedback Visual**
   - UsuÃ¡rio nÃ£o vÃª progresso do processamento
   - **Melhoria:** Adicionar barra de progresso

---

### Bugs Corrigidos Durante Desenvolvimento

1. **Bug:** DONE sempre retorna 0
   - **Causa:** Clock enable nÃ£o conectado
   - **SoluÃ§Ã£o:** Conectar `clk_en` na FSM principal

2. **Bug:** Imagem invertida verticalmente
   - **Causa:** BMP armazena bottom-up
   - **SoluÃ§Ã£o:** Inverter ordem de leitura no C

3. **Bug** Nova imagem carregada muito lentamente na memÃ³ria
   - **Causa:** Polling na funÃ§Ã£o write_pixel causando atraso desnecessÃ¡rio no carregamento dos pixels
   - **SoluÃ§Ã£o:** RemoÃ§Ã£o do polling


---

### EvidÃªncias Visuais

**Imagem Original (160Ã—120):**
```
[Galinha em escala de cinza]
```

**ApÃ³s NHI 2x (320Ã—240):**
```
[Galinha ampliada, bordas nÃ­tidas]
```

**ApÃ³s ReplicaÃ§Ã£o 4x (640Ã—480):**
```
[Galinha ampliada, efeito pixelado]
```

**ApÃ³s MÃ©dia 2x (320Ã—240):**
```
[Galinha ampliada, suavizada]
```

*(Capturas de tela via cÃ¢mera apontada para monitor VGA)*

</details>

---

##  Resultados AlcanÃ§ados

### Objetivos Cumpridos

| Objetivo | Status | ObservaÃ§Ãµes |
|----------|--------|-------------|
| API em Assembly ARM | âœ… 100% | Todas as funÃ§Ãµes implementadas |
| ISA do coprocessador | âœ… 100% | 4 opcodes + escrita de pixel |
| ComunicaÃ§Ã£o HPSâ€“FPGA | âœ… 100% | Via PIOs Avalon-MM |
| Carregamento BMP | âœ… 100% | Suporta 8 e 24 bits |
| 4 Algoritmos funcionais | âœ… 100% | NHI, ReplicaÃ§Ã£o, DecimaÃ§Ã£o, MÃ©dia |
| SaÃ­da VGA | âœ… 100% | 640Ã—480 @ 60Hz |
| AplicaÃ§Ã£o C (Etapa 3) | ğŸ”„ 80% | Menu funcional para testes da etapa 2, falta controle por teclado para etapa 3|
| DocumentaÃ§Ã£o completa | âœ… 100% | README + comentÃ¡rios no cÃ³digo |

---

### Conhecimentos Adquiridos

**Hardware:**
- âœ… IntegraÃ§Ã£o HPSâ€“FPGA na plataforma DE1-SoC
- âœ… Barramentos Avalon-MM e AXI
- âœ… Mapeamento de memÃ³ria em SoC
- âœ… SincronizaÃ§Ã£o entre domÃ­nios de clock

**Software:**
- âœ… ProgramaÃ§Ã£o Assembly ARM (AAPCS)
- âœ… Syscalls Linux (open, mmap2, munmap, close)
- âœ… Memory barriers e ordenaÃ§Ã£o de memÃ³ria
- âœ… Link-ediÃ§Ã£o entre C e Assembly
- âœ… ManipulaÃ§Ã£o de arquivos BMP

**Ferramentas:**
- âœ… Quartus Prime (sÃ­ntese e programaÃ§Ã£o)
- âœ… Platform Designer (geraÃ§Ã£o de sistema)
- âœ… GCC ARM toolchain
- âœ… Makefile para automaÃ§Ã£o

---

## ğŸ’» Ambiente de Desenvolvimento

<details>
<summary><h3>ğŸ”§ Ferramentas Utilizadas</h3></summary>

### Software

| Ferramenta | VersÃ£o | PropÃ³sito |
|------------|--------|-----------|
| **Quartus Prime Lite** | 23.1 | SÃ­ntese e programaÃ§Ã£o FPGA |
| **Platform Designer** | 23.1 | GeraÃ§Ã£o de sistema SoC |
| **GCC ARM** | 7.5.0 | Compilador C/Assembly |
| **GNU Binutils** | 2.30 | Assembler e linker |
| **Make** | 4.1 | AutomaÃ§Ã£o de build |
| **Git** | 2.25.1 | Controle de versÃ£o |
| **VS Code** | 1.85 | Editor de cÃ³digo |
| **PuTTY** | 0.76 | Terminal serial |

---

### Hardware

**Placa Principal:**
- **Modelo:** Terasic DE1-SoC
- **FPGA:** Intel Cyclone V SoC (5CSEMA5F31C6)
- **HPS:** ARM Cortex-A9 dual-core @ 925 MHz
- **MemÃ³ria:** 1 GB DDR3 SDRAM
- **Flash:** 64 MB QSPI
- **Interfaces:** VGA, Ethernet, USB, UART, ADC

**PerifÃ©ricos:**
- Monitor VGA (1024Ã—768 ou superior)
- Cabo USB-Blaster
- Cabo USB-Serial (FTDI)
- Fonte 12V/2A

---

### Estrutura de Arquivos do Projeto

```
projeto/
â”œâ”€â”€ hardware/
â”‚   â”œâ”€â”€ ghrd_top.v                  # Top-level com HPS
â”‚   â”œâ”€â”€ UnidadeControle.v           # FSM principal
â”‚   â”œâ”€â”€ ControladorRedimensionamento.v
â”‚   â”œâ”€â”€ FSM_Escrita.v               # FSM de escrita
â”‚   â”œâ”€â”€ Replicacao.v                # Algoritmos
â”‚   â”œâ”€â”€ Decimacao.v
â”‚   â”œâ”€â”€ NHI.v
â”‚   â”œâ”€â”€ MediaBlocos.v
â”‚   â”œâ”€â”€ RAM_DualPort.v              # MemÃ³ria 76.800 pixels
â”‚   â”œâ”€â”€ VGA_Controller.v
â”‚   â””â”€â”€ soc_system.qsys             # Platform Designer
â”‚
â”œâ”€â”€ software/
â”‚   â”œâ”€â”€ api.s                       # API Assembly
â”‚   â”œâ”€â”€ main.c                      # AplicaÃ§Ã£o C
â”‚   â”œâ”€â”€ header.h                    # ProtÃ³tipos
â”‚   â”œâ”€â”€ Makefile                    # Build script
â”‚   â””â”€â”€ ImgGalinha.bmp              # Imagem de teste
â”‚
â”œâ”€â”€ docs/
â”‚   â”œâ”€â”€ README.md                   # Este arquivo
â”‚   â”œâ”€â”€ Diagramas/
â”‚   â”‚   â”œâ”€â”€ Arquitetura.png
â”‚   â”‚   â”œâ”€â”€ FSM_Principal.png
â”‚   â”‚   â””â”€â”€ Fluxo_Dados.png
â”‚   â””â”€â”€ Resultados/
â”‚       â”œâ”€â”€ Screenshot_NHI.jpg
â”‚       â””â”€â”€ Screenshot_Replicacao.jpg
â”‚
â””â”€â”€ tests/
    â”œâ”€â”€ test_write_pixel.c
    â”œâ”€â”€ test_algorithms.c
    â””â”€â”€ test_bmp_loader.c
```

</details>

---

## ğŸ“š ReferÃªncias

1. **Intel/Altera**
   - *DE1-SoC User Manual* (Terasic, 2021)
   - *Cyclone V Hard Processor System Technical Reference Manual*
   - *Avalon Interface Specifications*

2. **ARM Holdings**
   - *ARM Cortex-A9 Technical Reference Manual*
   - *ARM Architecture Reference Manual ARMv7-A*
   - *Procedure Call Standard for ARM Architecture (AAPCS)*

3. **Livros**
   - *Digital Design and Computer Architecture: ARM Edition* (Harris & Harris, 2015)
   - *Linux Device Drivers, 3rd Edition* (Corbet, Rubini, Kroah-Hartman, 2005)
   - *ARM System Developer's Guide* (Sloss, Symes, Wright, 2004)

4. **DocumentaÃ§Ã£o TÃ©cnica**
   - *BMP File Format Specification* (Microsoft)
   - *VGA Signal Timing* (VESA Standard)

5. **Recursos Online**
   - FPGA Academy: https://fpgacademy.org
   - Intel FPGA Support: https://www.intel.com/fpga
   - ARM Developer: https://developer.arm.com

---

## ğŸ‘¥ Equipe

**Disciplina:** TEC499 - Sistemas Digitais  
**Semestre:** 2025.2  
**InstituiÃ§Ã£o:** Universidade Estadual de Feira de Santana (UEFS)

**Desenvolvedores:**
- Alana Cerqueira 
- Julia Oliveira
- Kamilly Matos

**OrientaÃ§Ã£o:**
- Prof. Angelo Duarte - Tutor da disciplina

---

## ğŸ“„ LicenÃ§a

Este projeto foi desenvolvido para fins acadÃªmicos como parte da disciplina Sistemas Digitais (TEC499) da UEFS.

**Uso Educacional:** Permitido com atribuiÃ§Ã£o adequada.

---

## ğŸ”— Links Ãšteis

- ğŸ“‚ **RepositÃ³rio GitHub:** https://github.com/kamillymatos/coprocessador-de-imagens-pbl-sd-2/tree/main
- ğŸ“¹ **VÃ­deo DemonstraÃ§Ã£o:** [Link YouTube]

---

## ğŸ“ Suporte

Para dÃºvidas ou problemas:

1. **Consultar documentaÃ§Ã£o:** Este README
2. **Verificar Issues:** GitHub Issues do projeto
3. **Contatar equipe:** cerqueiraalana20@gmail.com, juliaoliver.fsa@gmail.com, kamillymatos29@gmail.com

---

<div align="center">



</div>