## 8 阻塞赋值与非阻塞赋值

### 8.1 理论学习

* 阻塞赋值`"="`：

  * 对应的**电路结构**往往与`触发沿没有关系`，只与`输入电平的变化有关系`。

  * ``` verilog
    a = 1, b = 2, c = 3,
    begin
    	a = b + 1;
    	b = a + 2;
    	c = a - 1;
    end
    a = 3, b = 5, c = 2,
    ```

  * 执行操作时不允许有来自任何其他 Verilog 语句的干扰，直到现行的赋值完成时刻。

  * 即把当前赋值号右边的值赋值给左边的时刻完成后，它才允许下一条的赋值语句的执行。

  * 串行块（begin-end）中的各条阻塞型过程赋值语句将以它们在顺序块后的`排列次序依次执行`。

  * 阻塞的概念是指在同一个 always 块中，其后面的赋值语句从概念上是在前一句赋值语句结束后再开始下面的赋值。

* 非阻塞赋值`"<="`：

  * 对应的**电路结构**往往与`触发沿有关系`，只有`在触发沿的时刻才能进行非阻塞赋值`。

  * ``` verilog
    a = 1, b = 2, c = 3,
    begin
    	a <= b + 1;
    	b <= a + 2;
    	c <= a - 1;
    end
    a = 3, b = 3, c = 0,
    ```

  * 在计算非阻塞语句赋值号右边的语句和更新赋值号左边的**语句期间**，其他的 Verilog 语句包括其他的 Verilog 非阻塞赋值语句都能同时计算赋值号右边的语句和更新赋值号左边的语句，**允许**其他的 Verilog 语句**同时进行操作**。

  * 两个步骤的过程：在赋值开始时刻，计算赋值号右边的语句。在赋值结束时刻，更新赋值号左边的语句。

  * `注意：`非阻塞操作`只能`用于`对寄存器类型变量进行赋值`，因此只能用于`“initial”`和`“always”`块中，不允许用于连续赋值`“assign”`。

### 8.2 实战演练

#### 8.2.1 程序设计

* （1）代码编写

  * 打开“rtl”文件夹新建“.v”文件；

  * 阻塞赋值：

    * ``` verilog
      module  blocking
      (
          input   wire            sys_clk     ,
          input   wire            sys_rst_n   ,
          input   wire    [1:0]   in          ,
          
          output  reg     [1:0]   out           //因为使用always语句进行赋值，，所以变量是reg型
      );
      
      //定义中间变量，方便仿真波形的观察
      reg     in_reg  ;
      
      always@(posedge sys_clk or negedge sys_rst_n)
          if(sys_rst_n = 1'b0)
              begin
                  in_reg = 2'b0;
                  out    = 2'b0;
              end
          else
              begin
                  in_reg = in;
                  out    = in_reg;
              end
        
      endmodule
      ```

  * 非阻塞赋值：

    * ``` verilog
      module  blocking
      (
          input   wire            sys_clk     ,
          input   wire            sys_rst_n   ,
          input   wire    [1:0]   in          ,
          
          output  reg     [1:0]   out           //因为使用always语句进行赋值，，所以变量是reg型
      );
      
      //定义中间变量，方便仿真波形的观察
      reg     in_reg  ;
      
      always@(posedge sys_clk or negedge sys_rst_n)
          if(sys_rst_n = 1'b0)
              begin
                  in_reg <= 2'b0;
                  out    <= 2'b0;
              end
          else
              begin
                  in_reg <= in;
                  out    <= in_reg;
              end
        
      endmodule
      ```

  * 打开Quartus II软件新建工程文件在“quartus_prj”文件夹当中，并设置好芯片型号和仿真软件；

  * 导入“rtl”文件中编写完成的“.v”文件，进行编译.

    * 可以使用“RTL Viewer”查看代码综合出的视图。
      * 阻塞赋值：in-out延迟1个时钟周期![image](https://github.com/user-attachments/assets/67063b80-da82-4732-9e65-87cdd9e82840)

      * 非阻塞赋值：in-out延迟2个时钟周期![image](https://github.com/user-attachments/assets/1fad7498-f027-44fd-85bb-e3fde7df70cb)


#### 8.2.2 仿真验证

* (1)测试代码编写

  * 打开“sim”文件夹新建“.v”文件；

  * ``` verilog
    `timescale 1ns/1ns
    module  tb_blocking();
    
    //reg define
    reg             sys_clk     ;
    reg             sys_rst_n   ;
    reg     [1:0]   in          ;
    
    //wire define
    wire    [1:0]   out         ;
    
    //初始化系统时钟，全局复位和输入信号
    initial
        begin
            sys_clk = 1'b1;
            sys_rst_n <= 1'b0;
            in <= 2'b0;
            #20
            sys_rst_n <= 1'b1;
        end
    
    //时钟频率50MHz
    always  #10 sys_clk = ~sys_clk;
    
    //模拟输入信号两位宽包括：00，01，10，11。
    //所以对4求余，可以生成非负数0，1，2，3
    always  #20 in <= {$random} % 4;
    
    initial
        begin
            $timeformat(-9,0,"ns",6);
            $monitor("@time %t:sys_clk=%b,sys_rst_n=%b,in=%b,out=%b",$time,sys_clk,sys_rst_n,in,out);
        end
        
    blocking    blocking_inst
    (
        .sys_clk  (sys_clk),
        .sys_rst_n(sys_rst_n),
        .in       (in),
        .out      (out)
    );
    endmodule
    ```

  * 导入测试文件，进行Modelsim仿真设置；

  * 开始联仿，查看波形图和打印信息：

    * 阻塞赋值：in-out延迟1个时钟周期

      ![](https://pic.imgdb.cn/item/64edaf26661c6c8e541dcf46.jpg)

    * 非阻塞赋值：in-out延迟2个时钟周期

      ![](https://pic.imgdb.cn/item/64edb06e661c6c8e541e471f.jpg)

  * 与真值表对比即可。


#### 8.2.3 总结

* 在编写时序逻辑的代码时采用非阻塞赋值的方式；
* 使用 always 块来编写组合逻辑的代码时要用阻塞赋值的方式；
* 在同一个 always 块中不要既要用非阻塞赋值又用阻塞方式赋值；
* 虽然锁存器电路建模是我们不推荐的，但是如果使用到要采用非阻塞赋值的方式。
* 一个 always 块只一个变量进行赋值。
