TimeQuest Timing Analyzer report for TimeBinCount
Tue Nov 12 16:18:43 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst6|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'switch'
 13. Slow Model Hold: 'inst6|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'switch'
 15. Slow Model Recovery: 'switch'
 16. Slow Model Removal: 'switch'
 17. Slow Model Minimum Pulse Width: 'switch'
 18. Slow Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'inst6|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'switch'
 29. Fast Model Hold: 'inst6|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'switch'
 31. Fast Model Recovery: 'switch'
 32. Fast Model Removal: 'switch'
 33. Fast Model Minimum Pulse Width: 'switch'
 34. Fast Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'osc'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Recovery Transfers
 44. Removal Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBinCount                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; inst6|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst6|altpll_component|pll|inclk[0] ; { inst6|altpll_component|pll|clk[0] } ;
; osc                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { osc }                               ;
; switch                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { switch }                            ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 207.81 MHz ; 207.81 MHz      ; inst6|altpll_component|pll|clk[0] ;                                                               ;
; 785.55 MHz ; 405.02 MHz      ; switch                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst6|altpll_component|pll|clk[0] ; -4.239 ; -16.933       ;
; switch                            ; -0.273 ; -0.506        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst6|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; switch                            ; 0.445 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 2.705 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -1.953 ; -7.812        ;
+--------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; switch                            ; -1.469 ; -6.357        ;
; inst6|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                               ; 10.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst6|altpll_component|pll|clk[0]'                                                                                                                             ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -4.239 ; count:inst3|out[1]        ; trigger_clock:inst7|out1[1] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -3.850     ; 0.927      ;
; -4.236 ; count:inst3|out[0]        ; trigger_clock:inst7|out1[0] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -3.850     ; 0.924      ;
; -4.232 ; count:inst3|out[2]        ; trigger_clock:inst7|out1[2] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -3.850     ; 0.920      ;
; -4.226 ; count:inst3|out[3]        ; trigger_clock:inst7|out1[3] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -3.850     ; 0.914      ;
; 15.188 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.844      ;
; 15.188 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.844      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.200 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.831      ;
; 15.213 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.820      ;
; 15.213 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.820      ;
; 15.235 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.797      ;
; 15.235 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.797      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.247 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.784      ;
; 15.251 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.783      ;
; 15.251 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.783      ;
; 15.260 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.773      ;
; 15.260 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.773      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.263 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.770      ;
; 15.276 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.759      ;
; 15.276 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.759      ;
; 15.357 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.675      ;
; 15.357 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.675      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.369 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.662      ;
; 15.382 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.651      ;
; 15.382 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.651      ;
; 15.407 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 4.630      ;
; 15.433 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.599      ;
; 15.433 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.599      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.445 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.586      ;
; 15.455 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.580      ;
; 15.455 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.580      ;
; 15.458 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.575      ;
; 15.458 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.575      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.467 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.567      ;
; 15.469 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.564      ;
; 15.469 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.564      ;
; 15.478 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.556      ;
; 15.478 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.556      ;
; 15.480 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.552      ;
; 15.480 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.552      ;
; 15.480 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.556      ;
; 15.480 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.556      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.481 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.006     ; 4.551      ;
; 15.487 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 4.550      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.490 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 4.543      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.492 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 4.539      ;
; 15.494 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.540      ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'switch'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.273 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.311      ;
; -0.235 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.273      ;
; -0.233 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.271      ;
; 0.112  ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.926      ;
; 0.116  ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.922      ;
; 0.117  ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.921      ;
; 0.307  ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst6|altpll_component|pll|clk[0]'                                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock:inst7|LED     ; trigger_clock:inst7|LED     ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; trigger_clock:inst7|i[31]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.780 ; trigger_clock:inst7|out2[1] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.066      ;
; 0.780 ; trigger_clock:inst7|out3[1] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.066      ;
; 0.795 ; trigger_clock:inst7|out1[2] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.080      ;
; 0.819 ; trigger_clock:inst7|out2[2] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.104      ;
; 0.852 ; trigger_clock:inst7|out1[3] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.137      ;
; 0.869 ; trigger_clock:inst7|out2[3] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.154      ;
; 0.961 ; trigger_clock:inst7|out3[2] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.246      ;
; 0.968 ; trigger_clock:inst7|i[13]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[25]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[20]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.991 ; trigger_clock:inst7|out3[0] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.277      ;
; 1.004 ; trigger_clock:inst7|out1[0] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.011 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.013 ; trigger_clock:inst7|out3[3] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.298      ;
; 1.015 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[19]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[21]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.269 ; trigger_clock:inst7|out1[1] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.552      ;
; 1.271 ; trigger_clock:inst7|out2[0] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.554      ;
; 1.400 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[19]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.448 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[25]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[20]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[21]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[20]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.524 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.528 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst7|i[21]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.568 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[25]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.604 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.890      ;
; 1.604 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.890      ;
; 1.608 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.623 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.626 ; trigger_clock:inst7|i[12]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.913      ;
; 1.627 ; trigger_clock:inst7|i[17]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.914      ;
; 1.627 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.914      ;
; 1.640 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.644 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.930      ;
; 1.647 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.670 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.674 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.961      ;
; 1.688 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'switch'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.635 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.922      ;
; 0.640 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.926      ;
; 0.985 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.273      ;
; 1.025 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.311      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; 2.705 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.849      ; 1.682      ;
; 2.705 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.849      ; 1.682      ;
; 2.705 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.849      ; 1.682      ;
; 2.705 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.849      ; 1.682      ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.953 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.849      ; 1.682      ;
; -1.953 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.849      ; 1.682      ;
; -1.953 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.849      ; 1.682      ;
; -1.953 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.849      ; 1.682      ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'switch'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; switch ; Rise       ; switch             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                         ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 8.102 ; 8.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 8.573 ; 8.573 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 8.546 ; 8.546 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 8.538 ; 8.538 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 8.136 ; 8.136 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 8.573 ; 8.573 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 8.256 ; 8.256 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 8.249 ; 8.249 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 8.247 ; 8.247 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 7.848 ; 7.848 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 7.848 ; 7.848 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 7.763 ; 7.763 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 7.696 ; 7.696 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 7.798 ; 7.798 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 7.809 ; 7.809 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 7.806 ; 7.806 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 7.824 ; 7.824 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 7.629 ; 7.629 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 7.587 ; 7.587 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 7.519 ; 7.519 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 7.396 ; 7.396 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 7.629 ; 7.629 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 7.254 ; 7.254 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 7.249 ; 7.249 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 7.480 ; 7.480 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 8.191 ; 8.191 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 7.814 ; 7.814 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 7.660 ; 7.660 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 7.570 ; 7.570 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 8.191 ; 8.191 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 8.179 ; 8.179 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 7.832 ; 7.832 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 7.805 ; 7.805 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 8.102 ; 8.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 5.744 ; 5.744 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 6.142 ; 6.142 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 6.192 ; 6.192 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 5.744 ; 5.744 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 6.167 ; 6.167 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 5.850 ; 5.850 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 5.842 ; 5.842 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 5.847 ; 5.847 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 5.570 ; 5.570 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 5.655 ; 5.655 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 5.604 ; 5.604 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 5.595 ; 5.595 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 5.604 ; 5.604 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 5.570 ; 5.570 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 5.604 ; 5.604 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 5.625 ; 5.625 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 4.954 ; 4.954 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 5.290 ; 5.290 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 5.281 ; 5.281 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 5.111 ; 5.111 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 5.334 ; 5.334 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 4.962 ; 4.962 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 4.954 ; 4.954 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 5.180 ; 5.180 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 5.063 ; 5.063 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 5.233 ; 5.233 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 5.076 ; 5.076 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 5.063 ; 5.063 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 5.607 ; 5.607 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 5.597 ; 5.597 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 5.248 ; 5.248 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 5.222 ; 5.222 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst6|altpll_component|pll|clk[0] ; -1.979 ; -7.900        ;
; switch                            ; 0.501  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst6|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; switch                            ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 1.822 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -0.942 ; -3.768        ;
+--------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; switch                            ; -1.222 ; -5.222        ;
; inst6|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                               ; 10.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst6|altpll_component|pll|clk[0]'                                                                                                                             ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -1.979 ; count:inst3|out[1]        ; trigger_clock:inst7|out1[1] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.105     ; 0.406      ;
; -1.976 ; count:inst3|out[0]        ; trigger_clock:inst7|out1[0] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.105     ; 0.403      ;
; -1.974 ; count:inst3|out[2]        ; trigger_clock:inst7|out1[2] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.105     ; 0.401      ;
; -1.971 ; count:inst3|out[3]        ; trigger_clock:inst7|out1[3] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.105     ; 0.398      ;
; 18.058 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.969      ;
; 18.058 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.969      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.063 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.962      ;
; 18.067 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.964      ;
; 18.069 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.958      ;
; 18.069 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.958      ;
; 18.073 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.955      ;
; 18.073 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.955      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.951      ;
; 18.084 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.944      ;
; 18.084 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.944      ;
; 18.098 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.931      ;
; 18.098 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.931      ;
; 18.102 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.929      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.103 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.924      ;
; 18.113 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 1.917      ;
; 18.113 ; trigger_clock:inst7|i[21] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 1.917      ;
; 18.137 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.894      ;
; 18.137 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.890      ;
; 18.137 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.890      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.142 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.883      ;
; 18.152 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.876      ;
; 18.152 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.876      ;
; 18.171 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.856      ;
; 18.171 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.856      ;
; 18.172 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.859      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.176 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.849      ;
; 18.179 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.850      ;
; 18.179 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.850      ;
; 18.179 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.850      ;
; 18.179 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.850      ;
; 18.179 ; trigger_clock:inst7|i[11] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.850      ;
; 18.181 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.848      ;
; 18.181 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.848      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.841      ;
; 18.186 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.842      ;
; 18.186 ; trigger_clock:inst7|i[10] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.842      ;
; 18.190 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.839      ;
; 18.190 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.839      ;
; 18.190 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.839      ;
; 18.190 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.839      ;
; 18.190 ; trigger_clock:inst7|i[3]  ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.839      ;
; 18.196 ; trigger_clock:inst7|i[1]  ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 1.834      ;
; 18.196 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 1.834      ;
; 18.196 ; trigger_clock:inst7|i[19] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 1.834      ;
; 18.201 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.826      ;
; 18.201 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.826      ;
; 18.202 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.827      ;
; 18.202 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 1.827      ;
; 18.202 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.826      ;
; 18.202 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 1.826      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.206 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.007     ; 1.819      ;
; 18.207 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 1.824      ;
; 18.207 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 1.820      ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'switch'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.501 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.531      ;
; 0.509 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.520      ;
; 0.627 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.405      ;
; 0.631 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst6|altpll_component|pll|clk[0]'                                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock:inst7|LED     ; trigger_clock:inst7|LED     ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock:inst7|i[31]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.313 ; trigger_clock:inst7|out1[2] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.464      ;
; 0.321 ; trigger_clock:inst7|out1[3] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.472      ;
; 0.327 ; trigger_clock:inst7|out2[2] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.478      ;
; 0.332 ; trigger_clock:inst7|out2[1] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; trigger_clock:inst7|out2[3] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.483      ;
; 0.335 ; trigger_clock:inst7|out3[1] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.356 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; trigger_clock:inst7|i[13]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[25]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[20]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[19]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock:inst7|i[21]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.407 ; trigger_clock:inst7|out3[0] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.559      ;
; 0.413 ; trigger_clock:inst7|out3[2] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.563      ;
; 0.413 ; trigger_clock:inst7|out1[0] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.419 ; trigger_clock:inst7|out3[3] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.569      ;
; 0.494 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[19]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock:inst7|out1[1] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.659      ;
; 0.511 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[25]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[20]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; trigger_clock:inst7|out2[0] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.660      ;
; 0.512 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst7|i[21]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[20]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; trigger_clock:inst7|i[21]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.564 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[21]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; trigger_clock:inst7|i[20]   ; trigger_clock:inst7|i[23]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.574 ; trigger_clock:inst7|i[12]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.727      ;
; 0.575 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.728      ;
; 0.576 ; trigger_clock:inst7|i[17]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[25]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.744      ;
; 0.599 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[22]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; trigger_clock:inst7|i[16]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.763      ;
; 0.611 ; trigger_clock:inst7|i[17]   ; trigger_clock:inst7|i[19]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.616 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'switch'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.401      ;
; 0.253 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.405      ;
; 0.368 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.523      ;
; 0.379 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.531      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; 1.822 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.104      ; 0.814      ;
; 1.822 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.104      ; 0.814      ;
; 1.822 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.104      ; 0.814      ;
; 1.822 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.104      ; 0.814      ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.942 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.104      ; 0.814      ;
; -0.942 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.104      ; 0.814      ;
; -0.942 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.104      ; 0.814      ;
; -0.942 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.104      ; 0.814      ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'switch'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; switch ; Rise       ; switch             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                         ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 3.266 ; 3.266 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 3.264 ; 3.264 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 3.229 ; 3.229 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 3.264 ; 3.264 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 3.125 ; 3.125 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 3.249 ; 3.249 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 3.138 ; 3.138 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 3.133 ; 3.133 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 3.132 ; 3.132 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 3.013 ; 3.013 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 3.013 ; 3.013 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.962 ; 2.962 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.957 ; 2.957 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.968 ; 2.968 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.976 ; 2.976 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.980 ; 2.980 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.988 ; 2.988 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.934 ; 2.934 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.900 ; 2.900 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 2.886 ; 2.886 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.874 ; 2.874 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.934 ; 2.934 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 2.779 ; 2.779 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.770 ; 2.770 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.853 ; 2.853 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 3.119 ; 3.119 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 2.953 ; 2.953 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 2.971 ; 2.971 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 2.973 ; 2.973 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 3.119 ; 3.119 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 3.103 ; 3.103 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 2.970 ; 2.970 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 2.955 ; 2.955 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 3.266 ; 3.266 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 2.320 ; 2.320 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.419 ; 2.419 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.456 ; 2.456 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.320 ; 2.320 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 2.446 ; 2.446 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 2.327 ; 2.327 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 2.325 ; 2.325 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 2.329 ; 2.329 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.204 ; 2.204 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 2.256 ; 2.256 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.209 ; 2.209 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.204 ; 2.204 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.219 ; 2.219 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.225 ; 2.225 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.223 ; 2.223 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.232 ; 2.232 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 1.950 ; 1.950 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.073 ; 2.073 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 2.062 ; 2.062 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.054 ; 2.054 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.118 ; 2.118 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 1.956 ; 1.956 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 1.950 ; 1.950 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.028 ; 2.028 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 2.077 ; 2.077 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 2.088 ; 2.088 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 2.105 ; 2.105 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 2.102 ; 2.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 2.246 ; 2.246 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 2.231 ; 2.231 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 2.104 ; 2.104 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 2.077 ; 2.077 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -4.239  ; 0.215 ; 1.822    ; -1.953  ; -1.469              ;
;  inst6|altpll_component|pll|clk[0] ; -4.239  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                               ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  switch                            ; -0.273  ; 0.215 ; 1.822    ; -1.953  ; -1.469              ;
; Design-wide TNS                    ; -17.439 ; 0.0   ; 0.0      ; -7.812  ; -6.357              ;
;  inst6|altpll_component|pll|clk[0] ; -16.933 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                               ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  switch                            ; -0.506  ; 0.000 ; 0.000    ; -7.812  ; -6.357              ;
+------------------------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 8.102 ; 8.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 8.573 ; 8.573 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 8.546 ; 8.546 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 8.538 ; 8.538 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 8.136 ; 8.136 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 8.573 ; 8.573 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 8.256 ; 8.256 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 8.249 ; 8.249 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 8.247 ; 8.247 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 7.848 ; 7.848 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 7.848 ; 7.848 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 7.763 ; 7.763 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 7.696 ; 7.696 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 7.798 ; 7.798 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 7.809 ; 7.809 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 7.806 ; 7.806 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 7.824 ; 7.824 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 7.629 ; 7.629 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 7.587 ; 7.587 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 7.519 ; 7.519 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 7.396 ; 7.396 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 7.629 ; 7.629 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 7.254 ; 7.254 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 7.249 ; 7.249 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 7.480 ; 7.480 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 8.191 ; 8.191 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 7.814 ; 7.814 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 7.660 ; 7.660 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 7.570 ; 7.570 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 8.191 ; 8.191 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 8.179 ; 8.179 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 7.832 ; 7.832 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 7.805 ; 7.805 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 3.266 ; 3.266 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 2.320 ; 2.320 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.419 ; 2.419 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.456 ; 2.456 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.320 ; 2.320 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 2.446 ; 2.446 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 2.327 ; 2.327 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 2.325 ; 2.325 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 2.329 ; 2.329 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.204 ; 2.204 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 2.256 ; 2.256 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.209 ; 2.209 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.204 ; 2.204 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.219 ; 2.219 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.225 ; 2.225 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.223 ; 2.223 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.232 ; 2.232 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 1.950 ; 1.950 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.073 ; 2.073 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 2.062 ; 2.062 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.054 ; 2.054 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.118 ; 2.118 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 1.956 ; 1.956 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 1.950 ; 1.950 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.028 ; 2.028 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 2.077 ; 2.077 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 2.088 ; 2.088 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 2.105 ; 2.105 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 2.102 ; 2.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 2.246 ; 2.246 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 2.231 ; 2.231 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 2.104 ; 2.104 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 2.077 ; 2.077 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 1373     ; 0        ; 0        ; 0        ;
; switch                            ; inst6|altpll_component|pll|clk[0] ; 0        ; 4        ; 0        ; 0        ;
; switch                            ; switch                            ; 0        ; 0        ; 0        ; 10       ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 1373     ; 0        ; 0        ; 0        ;
; switch                            ; inst6|altpll_component|pll|clk[0] ; 0        ; 4        ; 0        ; 0        ;
; switch                            ; switch                            ; 0        ; 0        ; 0        ; 10       ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                       ;
+-----------------------------------+----------+----------+----------+----------+----------+
; From Clock                        ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+----------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 4        ; 0        ;
+-----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Removal Transfers                                                                        ;
+-----------------------------------+----------+----------+----------+----------+----------+
; From Clock                        ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+----------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 4        ; 0        ;
+-----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 113   ; 113  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 12 16:18:41 2013
Info: Command: quartus_sta TimeBinCount -c TimeBinCount
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBinCount.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst6|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst6|altpll_component|pll|clk[0]} {inst6|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch switch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.239       -16.933 inst6|altpll_component|pll|clk[0] 
    Info (332119):    -0.273        -0.506 switch 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 switch 
Info (332146): Worst-case recovery slack is 2.705
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.705         0.000 switch 
Info (332146): Worst-case removal slack is -1.953
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.953        -7.812 switch 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -6.357 switch 
    Info (332119):     8.889         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.979
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.979        -7.900 inst6|altpll_component|pll|clk[0] 
    Info (332119):     0.501         0.000 switch 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 switch 
Info (332146): Worst-case recovery slack is 1.822
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.822         0.000 switch 
Info (332146): Worst-case removal slack is -0.942
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.942        -3.768 switch 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -5.222 switch 
    Info (332119):     9.000         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Tue Nov 12 16:18:43 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


