# InvestigaciÃ³n TeÃ³rica  
## Taller de DiseÃ±o Digital â€“ EL3313  

**Estudiantes:**  
- Navarro AcuÃ±a Mauro  
- Arce Cruz JosuÃ©  
- Arguedas GuzmÃ¡n Gabriel  

**Profesor:**  
Luis G. LeÃ³n-Vega Ph.D  

Instituto TecnolÃ³gico de Costa Rica  
I Semestre 2026  

---

# Respuestas â€“ Preguntas de Seguimiento de Aprendizaje

---

## 1. Â¿Para quÃ© funcionan los bloques procedurales y asignaciones bloqueantes? Â¿CÃ³mo se diferencian de los `assign`?

En Verilog existen dos formas principales de describir lÃ³gica combinacional:

### ğŸ”¹ AsignaciÃ³n continua (`assign`)

Se utiliza para describir directamente una ecuaciÃ³n lÃ³gica.

Ejemplo utilizado en nuestro diseÃ±o:

```verilog
assign c = a + b;
assign c = a - b;
assign c = a * b;
