<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1681185574">
  <File Type="PA-TCL" Name="axi4litetest_v1_0.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="axi4litetest_v1_0_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="axi4litetest_v1_0_reports.tcl"/>
  <File Type="RDS-RDS" Name="axi4litetest_v1_0.vds"/>
  <File Type="RDS-UTIL" Name="axi4litetest_v1_0_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="axi4litetest_v1_0_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="axi4litetest_v1_0.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="axi4litetest_v1_0_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="axi4litetest_v1_0_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/hdl/axi4litetest_v1_0_S00_AXI.v">
      <FileInfo>
        <Attr Name="Library" Val=""/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/PKG_pwm.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/carrier_16bits_1carr.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/carrier_gen_16bits.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/comparator_16bits.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/compare_16bits.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/cpwm_16bits_8carr.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/deadtime_single.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/event_counter.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/interrupt_matrix.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/maskevent_carrier.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/register_mask_16bits.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/hdl/axi4litetest_v1_0.v">
      <FileInfo>
        <Attr Name="Library" Val=""/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/component.xml">
      <FileInfo SFType="IPXACT"/>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/mux_16bits_8x1.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/mux_1bit_8x1.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/dead_time.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/mux_variable.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/clk_sel.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/src/div_clock.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="axi4litetest_v1_0"/>
      <Option Name="TopRTLFile" Val="$PPRDIR/../../../../../../Repos/POWERLAB-UTFSM/SoC_ZYNQ/Vivado/ip_repo/AXI4lite/axi4litetest_1_0/hdl/axi4litetest_v1_0.v"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
