---
title: ARMv8体系结构
author: lonelywatch
date: 2025-6-5 1:28 +0800
categories: [ARCHITECTURE]
tags: [ARCHITECTURE]
usemath: latex
---

# ARMv8 体系结构

关于ARM的介绍可以看下ARM提供的[白皮书](https://developer.arm.com/documentation/102404/0201/?lang=en)。

以下的内容基于ARMv8-A 手册。

几点概念:

- PE: 具有单独的特权级，安全状态以及执行状态

- 执行状态: ARMv8首次推出aarch64(64位执行模式),同时保留了以往的aarch32(32位执行模式) 执行模式决定了PE的寄存器长度，指令集(A64或是A32,T32)以及特权级。

    - aarch64: 64位执行模式，寄存器长度为64位（通用寄存器X0~X30,X30常被用做PL寄存器），指令集为A64，特权级为EL0-EL3,使用特权级前缀来表示系统寄存器所能被访问的最低特权级。

    - aarch32: 32位执行模式，寄存器长度为32位（13个通用寄存器w0~w12，还提供pc,sp与lr寄存器,其中lr同时用作lr与elr），指令集为A32或T32，使用Armv7的特权模式（Supervisor,Abort,Undefined,FIQ,IRQ,System,Monitor,User）并将其映射到EL0到EL3中。

 - 系统寄存器: aarch64中使用`<register_name>_ELx`（x值为0，1，2，3表示访问的最低特权级）的方式来进行表达系统寄存器，需要了解的寄存器主要包括

    - 通用系统控制寄存器
    - 调试寄存器
    - RAS寄存器
    - 通用定时寄存器

 - 支持整数数据类型: 字节(8 bits)，板半字，字，双字，四字(128 bits)

 - 支持浮点数数据类型: 半精度，单精度，双精度，BF16

 - 所需了解的寄存器除了通用寄存器外还需要了解SIMD寄存器（ARM的优势）并且ARM通常提供了很多可选的feature以及寄存器组。

 - 内存模型:主要包括以下内容,TCR寄存器决定了所支持的VA（虚拟地址）范围，aarch64在EL0与EL1提供两种独立的VA范围，每种范围有自己的虚实地址转换控制；aarch32则在EL0与EL1将单独的VA范围分割成两个子范围，每个子范围同样有自己的虚实地址转换控制。 
    
    - 访问未对齐地址会引发异常
    
    - 对特定地址的访问可进行限制

    - 提供MMU以及地址转换

    - 控制内存访问的顺序

    - 控制cache以及地址访问结构

## 用户层级

### 寄存器

![](https://lonelywatch-1306651324.cos.ap-beijing.myqcloud.com/image-20250109020741554.png)

在aarch64执行状态下，31个通用寄存器X0~X30，其中X30常被用作PL寄存器；SP寄存器的低32位可通过`wsp`的名字访问。

大多数控制寄存器在EL0下不可访问，有些则可以经过配置后访问。

EL0能访问的有：

- Cache ID 寄存器(CTR_EL0,DCZID_EL0)这两寄存器提供了EL0的缓存管理

- Debug寄存器 (主要负责调试)

- 性能检测寄存器(可选，在EL1配置后可由EL0访问)

- Thread ID 寄存器(TPIDR_EL0,用于软件存储thread特定内容)

- Timer 寄存器 (CNTFRQ_EL0读系统计时时钟频率,CNTPCT_EL0,CNTCVT_EL0分别用于物理和虚拟时钟计数)



PSTATE，也即程序状态寄存器，用于控制程序状态，包括：N,Z,C,V等，其中的异常掩码位包括D,A,I,F等。类似于X86中的EFLAGS寄存器。(EL0对该寄存器的访问由SCTLR_EL1.UMA控制)，并且在EL0也可以通过一些特殊寄存器访问PSTATE中的位(NZCV,DAIF,SVCR,SSBS,DIT,TCO，这些可通过MRS与MSR指令访问，名字就是访问的位)。


### 异常处理

异常会打断程序控制流，并且进入更高特权级中与该异常相关的异常处理程序中，该处理程序地址被存储在异常向量表中。

异常主要包括:中断，内存系统中止，未定义指令执行，系统调用，Secure monitor 或是 hypervisor 陷入(SVC指令导致Supervisor Call异常，这通常被用作用户层级向OS申请系统调用的通道，BRK则导致断点异常，主要用于调试，并且BRK只被A64支持，在T32与A32中使用BKPT)，Debug 异常。

WFI指令与WFE指令用于等待中断或事件，这两个指令都会将处理器置于低功耗状态，在有中断或事件发生时唤醒处理器。

YIELD指令则表示当前thread可以转换，用于提高SMT或是SMP的整体性能，多用于锁的实现。

### 内存模型

ARM架构使用的是弱有序内存架构，允许内存的访问和完成与程序的执行顺序不同，这样的内存模型提供了更好的性能，但是也需要必要时更加小心地处理内存访问的顺序。

内存种类可分为Normal与Device两种类型。单拷贝原子性与多拷贝原子性这里暂且不讨论。

以下表达了ARM的内存层级结构：

![](https://lonelywatch-1306651324.cos.ap-beijing.myqcloud.com/image-20250109031751889.png)

通常Cache在多处理器系统中涉及到一致性与共享的问题，对于共享，需要共享的数据应该确保所有domain中的agent都可访问同一内容数据，对于会触发一致性的问题，使用写穿的Cache或是Uncacheable。

总之，如果涉及到一致性的问题，翻看手册B2.4的内容。



## 系统层级

下面的ELx (Exception Level)表示异常的目标特权级。

### 异常处理

和异常处理相关的寄存器：

- ELR_ELx(Exception Link Register): 保存异常发生时需要返回的地址

- FAR_ELx(Fault Address Register)： 保存异常发生时的虚拟地址

- SPSR_ELx(Saved Program state Register): 保存异常发生时的程序状态PSTATE寄存器的值

- SCTLR_ELx(System control register): 系统控制寄存器，用于控制对应特权级的行为，包括内存管理，缓存以及指令对齐等。

- PSTATE: 程序状态寄存器，用于控制程序状态，包括**异常掩码**，**程序状态标志**等。

和异常处理相关的几条指令：

- ERET: 用于从异常处理返回

- ERETAA: 用于带地址授权的异常返回，检查返回地址的合法性

- ERETAB: 用于带地址和分支历史授权的异常返回，检查合法性

需要注意的是，异常返回到更高或者是未实现的特权级是非法异常返回，

### Cache

和Cache相关的寄存器：

- CLIDR_ELx(Cache Level ID Register):定义Cache实现的类型，一致性层级Lo，以及LoUU

- CCSIDR_ELx(Cache Size ID Register):定义Cache支持的类型（写回，写穿，读分配还是写分配），定义Cache的大小，行数，以及行的大小


### 地址管理

aarch64支持VMSAv8-64和VMSAv9-128两种地址转换系统（具体参考手册D8.1）。

对于地址转换，考虑输入地址IA与输出地址OA。

对于一级地址转换，VA作为IA，PA作为OA;对于多级地址转换，VA作为IA，IPA(中间物理地址)作为OA，PA作为最后的OA；对于被禁用的地址转换,IA与OA相同。

地址转换同样使用页表。存储了IA到OA的映射，OA的权限位和内存属性（Non-Cacheable,write-through等）。

如果地址转换不能成功，就会产生MMU fault异常。 stage1(1级)和stage2(2级)分别产生1级MMU fault和2级MMU fault。

VMSA支持地址转换的最小页面带线啊哦分别为4KB,16KB,64KB。

和地址转换相关的寄存器:


- TTBRx_ELx(ranslation Table Base Register): 用于保存页表的基地址

- TCR_ELx(Translation Control Register): 用于控制虚拟地址
的转换，包括页表的级数，页表的大小，页表的对齐等


和虚拟化相关的寄存器:

- HCR_ELx(Hypervisor Configuration Register):用于配置hypervisor的行为,如果实现了EL2的话







