module ternary(p, n);
  inout p, n;
  electrical p, n;
  parameter real c =  1.;

  real a;

  analog begin : main
    real b;
    real N, i, WE, WSEG;
    a = (((((N * i) >  1.))? ( 1.):( 2.)) +  1.);
  end

endmodule



