# Group Meeting in Sep 19 2020
------------------------------

Chao Wang

## 上周情况汇总
--------------
### 上周计划

每位成员要：
1. 熟悉`RV32I ISA`；
1. 熟悉`RISC-V`核`cv32e40p`（原`RI5CY`）代码；

### 完成情况

每位成员都达到了解、熟悉的要求；另外，还能进一步思考许多问题。

## 组会情况汇总
--------------
### 组员汇报

成员都按时参加了组会，并依次汇报自己的工作。

### 问题讨论

关于上周工作内容，主要讨论的问题有：
1. `RISC-V`不需要延迟槽，为什么？
1. 和`MIPS`相比，`RISC-V`的`opcode`放在地位，为什么？
1. 和`MIPS`相比，`RISC-V`多了`S-type`，`B-type`，`U-type`，为什么？
1. 和`MIPS`相比，`RISC-V`的`imm`段如此不整齐，为什么？
1. `MIPS` `JUMP`左移两位，`RISC-V` `JAL`只左移一位，为什么？
`RISC-V` `JALR`不左移，为什么？

关于之后工作内容，主要讨论的问题有：
1. 我们要用`cv32e40p`干什么？要裁剪什么，保留什么？
1. 我们已有的实验平台是什么？足够目前工作的使用吗？
1. `cv32e40p`的测试要到什么程度？

林成渊同学的总结文档十分详细，我这里就不再一一说明，请参考林成渊同学的总结文档。

## 下周工作计划
--------------

- 高海涵、蒋滨泽一组
- 林成渊、杨志浩一组

1. 根据`cv32e40p`官方文档的描述，`cv32e40p`的验证支持平台没有`Xilinx Vivado`，
所以本周完成`cv32e40p`在`Xilinx Vivado`中的仿真。
1. 尽可能地按照目标裁剪`cv32e40p`。
1. 以后组会时间是每周六早上八点半。