{"hands_on_practices": [{"introduction": "数字逻辑设计的一项基本技能是在抽象的布尔表达式和其作为逻辑门的物理表示之间进行转换。这个练习 [@problem_id:1944596] 旨在巩固您为一个常见的多输入逻辑函数识别正确的“特征形状”符号的能力，这是对您数字电路视觉词汇的基本检验。", "problem": "一个数字安全系统被设计用于监控一台工业机械。一个由布尔变量 $F$ 表示的警报信号，被设计为高电平（逻辑 1），表示安全状态。当且仅当所有三个独立的、由布尔变量 $A$、$B$ 和 $C$ 表示的安全传感器同时检测到故障条件（即 $A=1$，$B=1$ 且 $C=1$）时，警报信号变为低电平（逻辑 0）。该行为由布尔表达式 $F = \\overline{A \\cdot B \\cdot C}$ 描述。\n\n您的任务是使用传统的“特征形状”符号（也称为美国国家标准协会 (ANSI) 符号），而不是由电气与电子工程师协会 (IEEE) 定义的矩形符号，来识别直接实现此功能的单个逻辑门。以下哪个描述准确地表示了这个逻辑门？\n\nA. 一个后端平直、前端弯曲的与门，其输出端带有一个小圆圈。\n\nB. 一个后端弯曲、前端尖形的或门，其输出端带有一个小圆圈。\n\nC. 一个三角形的缓冲器，其输出端带有一个小圆圈。\n\nD. 一个异或门，由一个或门形状加上输入侧的一条额外弧线组成。\n\nE. 一个后端平直、前端弯曲的与门，其输出端没有任何修饰。", "solution": "我们得到的布尔函数是 $F=\\overline{A \\cdot B \\cdot C}$。根据布尔逻辑的定义，$A \\cdot B \\cdot C$ 是一个三输入与运算。在一个与门的输出端进行逻辑非运算就定义了与非 (NAND) 功能。因此，直接实现 $F$ 的单个逻辑门是一个三输入与非门。\n\n在 ANSI（特征形状）符号中，与门被描绘成输入端平直、输出端弯曲的形状。放置在该形状输出端的一个小圆圈（气泡）表示输出端的逻辑反相。因此，一个与门后跟一个输出气泡恰好是一个与非门。\n\n现在将每个选项与其功能进行匹配：\n- 选项A：与门形状（后端平直，前端弯曲）带一个输出气泡代表与非门，它计算 $F=\\overline{A \\cdot B \\cdot C}$；这与给定的函数相匹配。\n- 选项B：或门形状带一个输出气泡代表或非门，它计算 $F=\\overline{A + B + C}$；这与 $\\overline{A \\cdot B \\cdot C}$ 不匹配。\n- 选项C：一个三角形缓冲器带一个输出气泡是一个反相器（非门），对单个输入计算 $F=\\overline{X}$；它不能直接实现一个三输入与非门。\n- 选项D：异或门形状（或门加上一条额外的弧形输入线）代表异或门；带一个输出气泡则为异或非门。两者都不等于 $\\overline{A \\cdot B \\cdot C}$。\n- 选项E：不带输出气泡的与门计算 $A \\cdot B \\cdot C$，而不是它的补。\n\n因此，对于 $F=\\overline{A \\cdot B \\cdot C}$，正确的 ANSI 逻辑门描述是选项A。", "answer": "$$\\boxed{A}$$", "id": "1944596"}, {"introduction": "真实的电路设计常常涉及实际的约束，例如使用可能与当前需求不完全匹配的现有元件。一个常见的场景是改造一个输入端比需求更多的逻辑门。这个问题 [@problem_id:1944570] 探讨了一项至关重要且实用的技能：如何正确地端接与非门（NAND）和或非门（NOR）上未使用的输入端。理解这一点可以确保电路行为的可预测性，并突显了这些通用门的基本代数特性。", "problem": "在数字电路设计中，集成电路 (ICs) 的输入端数量通常会多于特定应用所需。为确保可预测且可靠的操作，这些未使用的输入端必须被正确端接。考虑一个场景，设计师有四输入与非门和四输入或非门，但需要用它们来实现一个三输入与非功能和一个三输入或非功能。\n\n设三个有效输入为 $A$、$B$ 和 $C$。要将一个四输入门转换为一个三输入门，必须以一种不改变预期三输入逻辑功能的方式连接那个未使用的输入端。在本问题中，“逻辑高电平”指的是将输入端连接到正电源电压 ($V_{CC}$)，代表二进制的 '1'。“逻辑低电平”指的是将输入端连接到地 (GND)，代表二进制的 '0'。\n\n下面是处理四输入门上未使用的输入端以实现同类型三输入功能（例如，四输入与非门变为三输入与非门）的一系列建议步骤。\n\nA. 对于四输入与非门，将未使用的输入端连接到逻辑高电平。\n\nB. 对于四输入与非门，将未使用的输入端连接到逻辑低电平。\n\nC. 对于四输入或非门，将未使用的输入端连接到逻辑高电平。\n\nD. 对于四输入或非门，将未使用的输入端连接到逻辑低电平。\n\nE. 对于与非门或或非门，将未使用的输入端连接到一个有效输入端（例如，将其与输入 $A$ 相连）。\n\nF. 对于与非门或或非门，将未使用的输入端保持断开（悬空）。\n\n从列表中找出所有能够正确且可靠地实现所需三输入逻辑功能的步骤。你的答案应该是一个包含所有有效选项按字母顺序排列的大写字母的字符串。", "solution": "为了确定哪些步骤是有效的，我们必须分析每种情况下的布尔表达式，看这个四输入门是否能表现得像一个同类型的三输入门。设三个有效输入为 $A$、$B$ 和 $C$，未使用的输入为 $D$。\n\n首先，我们分析四输入与非门。一个四输入与非门的布尔表达式是 $Y = \\overline{A \\cdot B \\cdot C \\cdot D}$。所需的功能是三输入与非，其表达式为 $Y = \\overline{A \\cdot B \\cdot C}$。要使四输入门表现为三输入门，我们需要输入 $D$ 的影响是中性的。这意味着我们必须为 $D$ 找到一个值，使得 $\\overline{A \\cdot B \\cdot C \\cdot D}$ 可以简化为 $\\overline{A \\cdot B \\cdot C}$。这要求反相内的表达式 $A \\cdot B \\cdot C \\cdot D$ 等效于 $A \\cdot B \\cdot C$。与（$\\cdot$）运算的单位元是 1。如果我们将 $D=1$（逻辑高电平），表达式变为 $Y = \\overline{A \\cdot B \\cdot C \\cdot 1} = \\overline{A \\cdot B \\cdot C}$。这是正确的三输入与非功能。因此，步骤 **A** 是有效的。如果我们将 $D=0$（逻辑低电平），表达式变为 $Y = \\overline{A \\cdot B \\cdot C \\cdot 0} = \\overline{0} = 1$。输出永久固定在逻辑高电平，这不是所需的三输入与非功能。因此，步骤 **B** 是无效的。\n\n接下来，我们分析四输入或非门。一个四输入或非门的布尔表达式是 $Y = \\overline{A + B + C + D}$。所需的功能是三输入或非，其表达式为 $Y = \\overline{A + B + C}$。要使四输入门表现为三输入门，我们需要反相内的表达式 $A + B + C + D$ 等效于 $A + B + C$。或（$+$）运算的单位元是 0。如果我们将 $D=0$（逻辑低电平），表达式变为 $Y = \\overline{A + B + C + 0} = \\overline{A + B + C}$。这是正确的三输入或非功能。因此，步骤 **D** 是有效的。如果我们将 $D=1$（逻辑高电平），表达式变为 $Y = \\overline{A + B + C + 1} = \\overline{1} = 0$。输出永久固定在逻辑低电平，这不是所需的三输入或非功能。因此，步骤 **C** 是无效的。\n\n现在，我们来分析将未使用的输入端连接到一个有效输入端的步骤。我们将输入 $D$ 连接到输入 $A$，因此 $D = A$。\n对于与非门，表达式变为 $Y = \\overline{A \\cdot B \\cdot C \\cdot A}$。根据布尔代数的幂等律（$X \\cdot X = X$），我们有 $A \\cdot A = A$。因此，表达式简化为 $Y = \\overline{A \\cdot B \\cdot C}$。这正确地实现了三输入与非功能。\n对于或非门，表达式变为 $Y = \\overline{A + B + C + A}$。根据幂等律（$X + X = X$），我们有 $A + A = A$。因此，表达式简化为 $Y = \\overline{A + B + C}$。这正确地实现了三输入或非功能。\n由于这种方法对两种类型的门都有效，因此步骤 **E** 是有效的。\n\n最后，我们分析输入悬空的情况。在实际的数字电子技术中，特别是在互补金属氧化物半导体 (CMOS) 和晶体管-晶体管逻辑 (TTL) 系列中，悬空的输入端没有确定的逻辑电平。它容易受到噪声的干扰，可能导致门电路振荡或吸入过大电流，从而导致不可预测的行为和对IC的潜在损害。这是一种根本上不可靠的设计实践。因此，步骤 **F** 是无效的。\n\n总而言之，有效的步骤是 A（与非门输入端接逻辑高电平）、D（或非门输入端接逻辑低电平）和 E（将未使用的输入端连接到一个有效输入端，对两种门均适用）。", "answer": "$$\\boxed{ADE}$$", "id": "1944570"}, {"introduction": "除了从头开始设计电路，一项关键的工程技能是对现有系统进行逆向工程，以理解、修复或改进它们。这通常涉及到根据未知元件在更大电路中的作用来破译其功能。这个高级练习 [@problem_id:1944608] 将您置于逆向工程师的角色。通过分析一个未知逻辑门如何为一个已知的整体电路功能（在本例中是一个错误检测器）做出贡献，您将推断出其基本的逻辑运算，从而磨练您的分析和解决问题的能力。", "problem": "您是一名逆向工程师，任务是分析一台老旧工业设备中的一个关键安全子电路。该电路的原理图不完整，其中包含一个未记录的自定义三输入逻辑门，被称为“Zeta”门。您的目标是通过分析其在整个电路中的作用来确定这个Zeta门的功能。\n\n整个电路处理一个4位二进制输入，由信号$D_3, D_2, D_1, D_0$表示，其中$D_3$是最高有效位（MSB）。该电路有一个单一输出，标记为`ERROR`。根据系统诊断，当且仅当4位输入被解释为无符号二进制整数时，其表示的值大于9，`ERROR`输出才为逻辑“1”。否则，`ERROR`输出为逻辑“0”。该电路本质上是一个无效的二进制编码的十进制（BCD）码检测器。\n\n该电路包含以下相互连接的理想逻辑门：\n- **G1**：一个双输入与门。其输入连接到$D_3$和$D_2$。其输出标记为$P_1$。\n- **G2**：一个单输入非门。其输入连接到$D_2$。其输出标记为$P_2$。\n- **G3**：未知的三输入Zeta门。其输入通常标记为$A$、$B$和$C$。\n- **G4**：一个双输入或门。其输出是电路的最终`ERROR`信号。\n\n连接到Zeta门和最终或门的线路如下：\n- Zeta门（G3）的输入$A$连接到$D_3$。\n- Zeta门（G3）的输入$B$连接到$D_1$。\n- Zeta门（G3）的输入$C$连接到非门的输出$P_2$。\n- Zeta门（G3）的输出标记为$Z$。\n- 最终或门（G4）的两个输入连接到与门的输出$P_1$和Zeta门的输出$Z$。\n\n根据这些信息，确定Zeta门输出$Z$（作为其自身输入$A, B, C$的函数）的最小布尔逻辑表达式。", "solution": "设4位输入为$D_{3}D_{2}D_{1}D_{0}$，其中$D_{3}$为最高有效位（MSB）。系统对最终输出的要求是，当且仅当无符号值大于$9$时，即输入为$10$到$15$时，$\\text{ERROR}=1$。\n\n列举这些情况：$10=1010$，$11=1011$，$12=1100$，$13=1101$，$14=1110$，$15=1111$。在所有这些情况下，$D_{3}=1$。而在$D_{3}=1$的有效情况中，即$8=1000$和$9=1001$，我们有$D_{2}=0$和$D_{1}=0$。因此，所需函数的最小布尔表达式为\n$$\n\\text{ERROR}=D_{3}(D_{2}+D_{1})=D_{3}D_{2}+D_{3}D_{1}。\n$$\n\n根据给定的电路，各个逻辑门的输出为：\n- $P_{1}=D_{3}D_{2}$ (G1的输出)，\n- $P_{2}=\\overline{D_{2}}$ (G2的输出)，\n- $A=D_{3}$，$B=D_{1}$，$C=P_{2}=\\overline{D_{2}}$ (G3的输入)，\n- $\\text{ERROR}=P_{1}+Z=D_{3}D_{2}+Z$ (G4的输出)。\n\n为了匹配 $\\text{ERROR}=D_{3}D_{2}+D_{3}D_{1}$，只需选择\n$$\nZ=D_{3}D_{1}。\n$$\n代入Zeta门的输入$A=D_{3}$和$B=D_{1}$，可得到Zeta门的功能为\n$$\nZ(A,B,C)=AB,\n$$\n该功能与$C$无关。这是最小化的表达式，因为任何包含$C$（即$\\overline{D_{2}}$）的项都会产生冗余因子（例如，$ABC$与或门组合后会得到相同的最终$\\text{ERROR}$，但并不比$AB$更简单）或导致不正确的行为。因此，Zeta门输出关于其输入的最小布尔逻辑表达式是$Z=AB$。", "answer": "$$\\boxed{AB}$$", "id": "1944608"}]}