# 五级MIPS流水线设计

—— *by cfgjf*

## 这是什么

这是THU电子系大二暑期课程**数字逻辑与处理器基础实验**的大作业，目的是设计一个五级流水线MIPS处理器，并用其完成排序算法，用软件译码的形式显示在开发板自带的数码管上。

## Features

- 本项目采用**Verilog**语言完成
- 实现了部分MIPS指令，可以完成一些简单的程序
- 采用完全的Forwarding单元解决数据冒险。对Load-Use情况，采取阻塞一个周期后转发数据。
- 分支指令阻塞两个周期，并在EX阶段判断；J型指令阻塞一个周期，并在ID阶段判断。
- 寄存器堆支持先写后读，数据存储器新增数码管控制地址0x40000010。

## MISC

本项目为留档纪念，仅供参考。
