#summary Liberando digitales II UD
#labels verilog,latex,linux

= Objetivo General =
Generar documentación libre (licencia CC-BYSA) y descripciones de hardware libres (licencia GPL) que puedan ser usadas como Objetos Virtuales de Aprendizaje (OVA's) para facilitar el desarrollo de la asignatura digitales II en la Universidad Distrital que además puedan ser usados por cualquier institución educativa o persona interesada en el aprendizaje o enseñanza de sistemas digitales con el lenguaje de descripción de hardware Verilog y herramientas Software Libre (!OpenSource).

= Objetivos Especificos =
 * Incentivar el uso de Software Libre para Electrónica, !OpenSource Hardware y Free Hardware Desingn en la Universidad Distrital.
 * Desarrollar el contenido de la asignatura digitales II relacionado con lenguajes de descripción de hardware usando herramientas de Software Libre.
 * Desarrollar el contenido de la asignatura digitales II relacionado con lenguajes de descripción de hardware usando Verilog en vez de VHDL.
 * Desarrollar el contenido de la asignatura digitales II relacionado con microprocesadores describiendo el diseño del microprocesador CISC
 * Liberar con licencia CC-BYSA el material acadéico (OVA's) usado como apoyo para enseñar la asignatura:
  * Diapositivas profesor Miguel Melgarejo
  * Diseño microprocesador CISC y RISC profesor Muñoz
  * Laboratorios profesor Gaona
 * Escribir en Verilog y publicar las descripciones VHDL existentes en las diapositivas de las sesiones teóricas 3,4 y 6
 * Usar como base las diapositivas liberadas por el profesor Miguel Melgarejo que estén relacionadas con VHDL para generar material similar con Verilog.
 * Usar como base el diseño del procesador CISC liberado por el profesor Muñoz para describirlo y publicarlo en lenguaje Verilog.
 * Generar documentación de instalación y uso de herramientas de Software Libre relacionadas con Verilog y FPGA's para sistema operativo Linux
 * Publicar notas y ejercicios de clase
 * Publicar desarrollo laboratorios
 * Desarrollar este proyecto como alternativa de trabajo para la asignatura digitlaes II
 * Escribir un artículo relacionado con Verilog y Software Libre que sea publicado por IEEE
= Justificación General =
La misisón de la Universidad Distrital Francisco Jose de Caldas y el objetivo general del SIG altaimpedancia.org

== Misión Universidad Distrital Francisco José de Caldas ==
_"La democratización del conocimiento para garantizar, a nombre de la sociedad y con participación del Estado, el derecho social a una educación superior con criterios de excelencia, equidad y competitividad mediante la generación y difusión de saberes y conocimientos, con autonomía y vocación hacia el desarrollo sociocultural y contribuir al progreso de la ciudad región de Bogotá y el país. (Plan Estratégico de Desarrollo 2007 - 2016)"_

== Objetivo General SIG altaimpedancia.org ==
_Incentivar la creación y liberación de diseños de hardware que puedan convertirse o ser parte de dispositivos de hardware de fuente abierta._

= Justificaciones Específicas =
== Proyecto ==
 * Convergencia de intereses en asignatura digitales II, capítulo circuits and systems IEEE UD y altaimpedancia.org
 * No se conoce material libre en español con las características del que se espera generar y liberar.
== Uso del lenguaje Verilog ==
 * La asignatura digitales II se convertirá en Análisis y Diseño de Microprocesadores, SUN Microsistems ha liberado bajo licencia GPL (!OpenSource Hardware) la descripción de hardware escrita en lenguaje Verilog del microprocesador Ultra SPARC T2 ahora conocida con el nombre de OpenSPARC, el primer y único procesador RISC multihilo de 64bit con 8 nucleos que es totalmente !OpenSource Hardware y que está acompañado de documentación y herramientas que facilitan la investigación y desarrollo sobre el mismo, gracias a trabajo de voluntarios independientes y de acuerdos de colaboración como el existente entre SUN y Xilinix existen variables más sencillas de este procesador que son faciles de sintetizar en tecnología FPGA usando kits de desarrollo que ya son ofrecidos en el mercado y principalmente por las universidades parte de "OpenSPARC University Program"
 * Hay grandes posibilidades para desarrollar trabajos de grado relacionados con el microprocesador OpenSPARC.
 * Es el lenguaje de descripción de hardware que tiene mayor soporte y popularidad entre la comunidad Software Libre
 * Su sintaxis es menos compleja que la de VHDL y facilita un aprendizaje rápido de la misma
== Uso Software Libre ==
 * El estudio y modificación del software en ambientes académicos es algo deseable
 * Los estudiantes, profesores y grupos de investigación podrán modificar y mejorar el software o crear software nuevo a partir del existente
 * No impone restricciones de uso permitiendo el desarrollo de las actividades académicas y futuro desarrollo de actividades empresariales sin incurrir en elevados costos

= Plan de trabajo =
 * Propuesta de proyecto a profesor de teoría de la asignatura digitales II
 * Propuesta de proyecto a profesor de laboratorio de la asignatura digitales II
 * Propuesta de proyecto a capítulo CAS IEEE UD.
 * Investigación acerca de descripción de hardware con lenguaje Verilog.
 * Elección de herramientas de Software Libre para sistema operativo Linux relacionadas con lenguaje Verilog y FPGA's.
 * Inventario de OVA's digitales II 2009-1
 * Diseñar e implementar estructura del repositorio
 * Liberación lecciones profesor Miguel Melgarejo
 * Liberación diseños procesador CISC del profesor Muñoz
 * Estudio lecciones 3 y 4
 * Escritura en verilog de descripciones en VHDL de lecciones 3 y 4
 * Creación versión derivada de las diapositivas de lecciones 3 y 4 enfocada en Verilog
 * Estudio lección 6
 * Escritura en Verilog de descripciones en VHDL de lección 6
 * Creación versión derivada de las diapositivas de lección 6 enfocada en Verilog
 * Estudio Microprocesador CISC
 * Describir en Verilog procesador CISC
 * Tomar notas de clase y publicarlas (opcional)

= Entregalbes =
== Teoria ==
Todos los entregables serán publicados en el repositorio de altaimpedancia.org con licencias GPL y CC-BYSA.
 * Descripciones en Verilog de lecciones 3, 4 y 6.
 * Diapositivas lecciones 3 y 4 con enfasis en Verilog en vez de VHDL
 * Descripción en Verilog de microprocesador CISC del profesor Muños
 * Material liberado publicado organizadamente en el repositorio
 * Ejercicios de clase y tareas desarrollados usando Verilog (opcional)
== Laboratorio ==
 * Tutoriales de uso de Software Libre (pendiente complementar esta sección)
== IEEE ==
 * Artículo sobre verilog y Software Libre escrito en Latex

= Noticias =
 * 20090824: RC de la propuesta del proyecto
 * 20090819: En esta página inicialmente se hará el borrador del documento del proyecto.
 * 20090819: Creada esta página wiki y carpeta del proyecto en el repositorio siguiendo [PropuestaGeneralTrabajo].