[{"caption":"下面几种逻辑门中，可以用作双向开关的是","answer":"<spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">CMOS<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">传输门<\/span>","analysis":"<b>解析：<\/b>  D、传输门（TG）不仅可以作为基本单元电路构成各种逻辑电路，用于数字信号的传输，而且在取样-保持电路、斩波电路、模数和数模等转换电路中传输模拟信号，因此又称为模拟开关。"},{"caption":"在下图所示由74系列或非门组成的电路中，逻辑门GM输出的高、低电平符合VOH≥3.2V，VOL≤0.4V。或非门每个输入端的输入电流IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V时的输出电流的最大值IOL（max）=16mA，VOH≥3.2V时的输出电流的最大值为IOH（max）=-0.4mA。GM的输出电阻可忽略不计。计算GM可驱动的或非门的个数为","answer":"5<br\/>","analysis":"<b>解析：<\/b>  D、当V0 = VOL = 0.4V时，可以求得n1 ≤ IOL（max）\/ 2IIL = 16\/(2*1.6) = 5；<br\/>当V0 = VOH = 3.2V时，可以求得n2 ≤ IOH（max）\/ 2IIH = 0.4\/(2*0.04) = 5；<br\/>所以n ≤ 5"},{"caption":"74LS系列逻辑门电路的允许电源电压范围是","answer":"<spanstyle=\"font-size:18.018px;\">5V±0.25V<\/span>","analysis":""},{"caption":"下列各种门电路中哪些不可以将输出端并联使用（输入端的状态不一定相同）","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">具有推拉式输出级的<\/span><spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">TTL<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">电路<\/span>,<spanstyle=\"font-size:14px;font-family:宋体;\">普通的<\/span><spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">CMOS<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">门<\/span>,","analysis":"<b>解析：<\/b>  A、能够将输出端并联使用的有集电极开路门（OC门）和三态输出门（TSL）  C、能够将输出端并联使用的有集电极开路门（OC门）和三态输出门（TSL）"},{"caption":"普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。","answer":"correct","analysis":""},{"caption":"CMOS电路比TTL电路功耗大。","answer":"wrong","analysis":"<b>解析：<\/b>CMOS电路的特点之一就是功耗小。"},{"caption":"以下电路中常用于总线应用的有","answer":"<spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">TSL<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">门（三态门）<\/span>","analysis":""},{"caption":"在下图所示电路中，逻辑门GM输出的高、低电平符合VOH≥3.2V，VOL≤0.25V。所有的反相器均为74LS系列TTL电路，输入电流IIL≤-0.4mA，IIH≤20μA。VOL≤0.25V时的输出电流的最大值为IOL（max）=8mA，VOH≥3.2V时的输出电流的最大值为IOH（max）=-0.4mA，GM的输出电阻可忽略不计。计算GM可驱动的反相器的个数为","answer":"20","analysis":"<b>解析：<\/b>  A、根据  IOL（max） =  8mA时VOL ≤ 0.25V的要求，n1  ≤ 8 \/ IIL  ≤ 8 \/ 0.4 = 20 ；<br\/>根据 IOH（max） =  -0.4mA时VOH ≥ 3.2V的要求，n2  ≤ 0.4 \/ IIH  ≤ 0.4 \/ 0.02 = 20 ；<br\/>所以n ≤ 20"},{"caption":"4000系列CMOS器件的电源电压范围为","answer":"3V~15V","analysis":""},{"caption":"CMOS数字集成电路与TTL数字集成电路相比的优点是（）","answer":"<spanstyle=\"font-size:14px;\">高抗干扰能力<\/span>,<spanstyle=\"font-size:14px;\">低静态功耗<\/span>,<spanstyle=\"font-size:14px;\">电源电压范围宽<\/span>,","analysis":""},{"caption":"三态门的三种状态分别为：高电平、低电平、不高不低的电压。","answer":"wrong","analysis":"<b>解析：<\/b>三种状态应该是高电平、低电平、高电阻状态。"},{"caption":"在TTL电路中通常规定逻辑1电平额定值为5V。","answer":"wrong","analysis":""},{"caption":"下面几种逻辑门中，可以用作双向开关的是","answer":"<spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">CMOS<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">传输门<\/span>","analysis":"<b>解析：<\/b>  C、传输门（TG）不仅可以作为基本单元电路构成各种逻辑电路，用于数字信号的传输，而且在取样-保持电路、斩波电路、模数和数模等转换电路中传输模拟信号，因此又称为模拟开关。"},{"caption":"CMOS数字集成电路与TTL数字集成电路相比的优点是（）","answer":"<spanstyle=\"font-size:14px;\">电源电压范围宽<\/span>,<spanstyle=\"font-size:14px;\">高抗干扰能力<\/span>,","analysis":"<b>解析：<\/b>  B、CMOS电路的电流非常小，静态功耗很低，而动态功耗正比于转换频率和电源电压的平方，一般在设计CMOS电路时，会选用低电压电源器件，因此CMOS电路总的功耗较低。"},{"caption":"","answer":"correct","analysis":""},{"caption":"三态门输出高阻状态时，下列说法正确的是（）","answer":"<spanstyle=\"font-size:14px;\">对下级电路无任何影响<\/span>,<spanstyle=\"font-size:14px;\"><spanstyle=\"font-family:宋体;\">相当于悬空<\/span><spanstyle=\"font-family:'TimesNewRoman',serif;\"><\/span><\/span>,","analysis":""},{"caption":"CMOS电路和TTL电路在使用时，不用的输入管脚可悬空。","answer":"wrong","analysis":"<b>解析：<\/b>在使用集成逻辑门，多余输入端一般不能悬空，防止干扰信号引入，根据稳定可靠以及不改变电路工作状态的原则，一是将多余管脚与其他输入端并接，也可以根据逻辑要求，将与门、与非门的多余输入端接高电平，或门、或非门的多余输入端接地。"},{"caption":"在下图所示由74系列或非门组成的电路中，逻辑门GM输出的高、低电平符合VOH≥3.2V，VOL≤0.4V。或非门每个输入端的输入电流IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V时的输出电流的最大值IOL（max）=16mA，VOH≥3.2V时的输出电流的最大值为IOH（max）=-0.4mA。GM的输出电阻可忽略不计。计算GM可驱动的或非门的个数为","answer":"5<br\/>","analysis":"<b>解析：<\/b>  C、当V0 = VOL = 0.4V时，可以求得n1 ≤ IOL（max）\/ 2IIL = 16\/(2*1.6) = 5；<br\/>当V0 = VOH = 3.2V时，可以求得n2 ≤ IOH（max）\/ 2IIH = 0.4\/(2*0.04) = 5；<br\/>所以n ≤ 5"},{"caption":"下列各种门电路中哪些不可以将输出端并联使用（输入端的状态不一定相同）","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">具有推拉式输出级的<\/span><spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">TTL<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">电路<\/span>,<spanstyle=\"font-size:14px;font-family:宋体;\">普通的<\/span><spanstyle=\"font-size:14px;font-family:'TimesNewRoman','serif';\">CMOS<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">门<\/span>,","analysis":"<b>解析：<\/b>  A、能够将输出端并联使用的有集电极开路门（OC门）和三态输出门（TSL）  B、能够将输出端并联使用的有集电极开路门（OC门）和三态输出门（TSL）"},{"caption":"当TTL与非门的输入端悬空时相当于输入为逻辑1。","answer":"correct","analysis":""},{"caption":"在下图所示电路中，逻辑门GM输出的高、低电平符合VOH≥3.2V，VOL≤0.25V。所有的反相器均为74LS系列TTL电路，输入电流IIL≤-0.4mA，IIH≤20μA。VOL≤0.25V时的输出电流的最大值为IOL（max）=8mA，VOH≥3.2V时的输出电流的最大值为IOH（max）=-0.4mA，GM的输出电阻可忽略不计。计算GM可驱动的反相器的个数为","answer":"20","analysis":"<b>解析：<\/b>  C、根据  IOL（max） =  8mA时VOL ≤ 0.25V的要求，n1  ≤ 8 \/ IIL  ≤ 8 \/ 0.4 = 20 ；<br\/>根据 IOH（max） =  -0.4mA时VOH ≥ 3.2V的要求，n2  ≤ 0.4 \/ IIH  ≤ 0.4 \/ 0.02 = 20 ；<br\/>所以n ≤ 20"}]