# 궁금증
## Lab1-1
1. Aavlon Bus가 AXI Interface같은 것인가?
2. Altera 환경에서는 AXI Interface는 못 쓰는것인지?
3. NIOS2가 Xillinx의 microblaze 같은 것인가?
4. Altera의 HLS툴은 무엇인지?
5. D5M을 Xillinx zedboard의 인터페이싱하기 위해선 무엇이 필요한지?
6. 왜 Lab1-1에서 pin assginment를 import했는데 따로 clk_clk node를 잡아줘야하는지?
7. 애초에 pin assginment에서의 Node가 무엇을 의미하는지
8. clk_clk node는 뭐에 의해 생성되었는지

# 진행해야할 것
1. HW 가속 -> 이미지파일로 진행

# Zynq에서 수행 예정