以傳導式原子力顯微鏡研究高 k 值閘極絕緣層之電荷陷阱及崩潰特性
Study of Charge-Trapping and Breakdown Characteristics of High-k Gate Dielectrics by
Conductive Atomic Force Microscopy
計畫編號：NSC96-2221-E-260-024
執行期間：96 年 08 月 01 日 至 97 年 07 月 31 日
主持人：國立暨南國際大學電機工程系 吳幼麟教授
一、中文摘要
本計畫旨在結合傳導式原子力顯微鏡(C-AFM)
的 微觀量測能力與半導體參數分析儀
（HP4156C）的強大電性量測能力來研究高介
電氧化層在奈米尺度應力作用下的行為，並且
將所得的樣品之崩潰數據以 Cumulative
Failure Distribution 方式表示。傳導式原子力顯
微鏡的導電探針與裸露的氧化層直接接觸，取
代了傳統金氧半電容的金屬閘極，探針與氧化
層接觸面積極小，故其所量測到的將是氧化層
本質的退化與崩潰。經由結合半導體參數分析
儀，我們則可以對樣品施加定電壓應力
(CVS)、定電流應力 (CCS)與斜坡電壓應力
(RVS)，並量測應力施加當中樣品電流對時間
及電流電壓的特性曲線，由此可將所得的數據
統計之後繪製成累積失敗分佈 (Cumulative
Failure Distribution)，並且與傳統量測所得的金
氧半電容可靠度相互比較。我們分別比較經由
N2, D2, 及無沉積後退火處理(post-deposition
anneal, PDA)之原子層沉積的HfO2高介電常數
氧化層，我們發現 ALD HfO2 在經由 D2 沉積
後退火處理後比氮氣及未沉積後退火呈現明
顯累積失敗分佈的改善，這個結果指出氘氣沉
積後退火能大大地抑制在應用奈米尺度應力
期間缺陷的產生及增進高介電常數氧化層的
可靠度。
英文摘要
In this project, we used conductive atomic force
microscopy (C-AFM) in conjunction with
semiconductor parameter analyzer to study the
degradation and breakdown behavior of thin gate
oxide under nano-scaled stress with different
oxide thickness at various stress conditions.
Weibull distribution was used in this work to
analyze the oxide breakdown events statistically.
The C-AFM conductive tip acting as the metal
gate electrode in a traditional metal oxide
semiconductor (MOS) capacitor for electrical
measurements was placed in contact with the
bare oxide surface directly in this work. The
contact area between the tip and the sample
surface is small enough that the breakdown
events we measured can be considered as the
intrinsic degradation and breakdown behavior of
the oxide. By using the semiconductor parameter
analyzer we are able to apply CVS, CCS or RVS
to the samples. In this project, we applied
nano-scaled stresses to ALD HfO2 high-k
dielectrics prepared with N2, D2, and no
post-deposition anneal, respectively, and
compared their cumulative failure distributions.
We found that the ALD HfO2 prepared with D2
PDA had exhibited obvious improvement in
cumulative failure distribution when compared
with those prepared with N2 PDA and no PDA.
The result indicates that D2 PDA can
substantially suppress the defect generation
during the application of nano-scaled stress and
improve the reliability of high-k dielectric.
1. 梁正勳 –以氘氣沉積後退火改進原子層
沉積 HfO2 高介電常數材料對於奈米尺度
應力的可靠度。
2. 鄭佳揚 –不同沉積後退火氣體對濺鍍沉
積之 HfSiON 高 k 值介質可靠度之影響。
3. 郭聖宏 - 以不同後沉積退火處理之原子
層沉積HfO2閘極介質層C-V, I-V及應力作
用後之行為。
圖一、(a) 3 nm- and (b) 5 nm-thick ALD HfO2
high-k 介電層在不同氣體沉積後退火及試片
施加奈米等級 RVS 後的電流對電壓特性
圖二、(a) 3 nm-thick and (b) 5 nm-thick ALD
HfO2 high-k 介電層使用三種不同氣體沉積後
退火並且施加 nanoscaled RVS 的
time-to-breakdown and breakdown voltage
的累積失敗分佈圖。
圖三、(a)3 nm-thick and (b) 5 nm-thick ALD
HfO2 high-k dielectric 使用三種不同氣體沉積
後退火並且施加奈米等級的固定電壓應力的
time-to-breakdown 及韋伯分佈圖。
行政院國家科學委員會補助國內專家學者出席國際學術會議報告
96 年 12 月 18 日
報告人姓名 吳幼麟 服務機構
及職稱
國立暨南國際大學
電機工程學系
教授
時間
會議
地點
民國 96 年 12 月 12 日 ~ 民
國 96 年 12 月 14 日
美國華盛頓特區馬里蘭大學
本會核定
補助文號
NSC 96-2221-E-260-024
會議
名稱
(中文) 2007 國際半導體元件研討會
(英文) International Semiconductor Device Research Symposium 2007
發表
論文
題目
(中文) 高 k 值閘極介質在低溫及應力後遲滯之研究
(英文) Study of Low-Temperature and Post-Stress Hysteresis in High-k Gate Dielectrics
報告內容應包括下列各項：
一、參加會議經過
每兩年舉行一次的國際半導體元件研討會 (International Semiconductor Device Research
Symposium)，今年由美國馬里蘭大學 (University of Maryland)主辦，選在馬里蘭大學的
Stamp Student Union 舉行，議程從 12 月 12 日到 12 月 14 日共分三天。此次會議的贊助單位
除了馬里蘭大學的電機系及奈米中心外，尚有美國的 Air Force Office of Scientific Research,
National Institute of Standards and Technology, Army Research Laboratory, IEEE Electron Device
Society 及 IEEE Laser and Electro-Optics Society。此次大會共有來自世界各地約 340 餘位研
究學者與會，共有 145 篇論文口頭發表，130 篇論文以海報形式發表。
筆者於 12 月 11 日早上 08:30 搭承西北航空的飛機，經日本關西、美國底特律一路候機，轉
機，花了約 20 小時的時間，終於在美國時間的 12 月 11 日下午的 03:40 抵達了華盛頓特
區，等領了行李到了旅館已是 12 月 11 日下午的 05:10 了。幸好大會第一天(12 月 12 日)的
議程是下午 13:30 才開始，讓筆者有時間在 12 月 12 日上午休息了一下，舒解一下前一天長
途搭機的疲憊。
12 月 12 日中午 12:10 到達會場，報到後便先去將晚上的海報張貼好，然後開始選擇想聽的
場次聆聽。本次所發表的論文是由筆者及暨大研究生與交大荊鳳德教授所共同合作的，題
目是”Study of Low-Temperature and Post-Stress Hysteresis in High-k Gate Dielectrics”。由於同
一時段共有四的 sessions 在進行，必須跑場才能聽到想聽的場次，幸好各 session 的場地都
在附近，所以換場還不算太麻煩。在會場中也遇到了清大的張廖貴術教授及洪銘輝教授、
中興大學電機系的裴靜偉助教授及師大光電的李敏鴻助教授。大會第一天的議程是一直延
伸到晚上的，所以下午 18:00 大會的 reception 是以自助餐的方式進行的，而 18:30 就開始進
行 poster session，筆者此次的 poster presentation 是以“Study of low-temperature and post-stress
hysteresis in high-k gate dielectrics”為題目，當然也有不少有興趣的人前來詢問問題。第一天
的議程在晚間 20:30 結束。
第二天(12 月 13 日)筆者一早從旅館步行至會場(約 25 分鐘)，當天的議程是從早上 08:30 開
附
件
三

