Fitter report for mips_fpga_top
Mon Oct 27 11:23:39 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Oct 27 11:23:39 2025       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; mips_fpga_top                               ;
; Top-level Entity Name           ; mips_fpga_top                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 5,012 / 29,080 ( 17 % )                     ;
; Total registers                 ; 8825                                        ;
; Total pins                      ; 51 / 364 ( 14 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 4,567,040 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 446 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 12 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 22          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.5%      ;
;     Processor 5            ;   0.8%      ;
;     Processor 6            ;   0.8%      ;
;     Processor 7            ;   0.7%      ;
;     Processor 8            ;   0.7%      ;
;     Processor 9            ;   0.7%      ;
;     Processor 10           ;   0.7%      ;
;     Processor 11           ;   0.6%      ;
;     Processor 12           ;   0.6%      ;
;     Processor 13           ;   0.6%      ;
;     Processor 14           ;   0.6%      ;
;     Processor 15           ;   0.6%      ;
;     Processor 16           ;   0.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                  ;
+-----------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------+------------------+-----------------------+
; Node                                          ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                        ; Destination Port ; Destination Port Name ;
+-----------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------+------------------+-----------------------+
; clk_50~inputCLKENA0                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                         ;                  ;                       ;
; edge_pulse:step_edge|pulse~CLKENA0            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                         ;                  ;                       ;
; button_debouncer:reset_db|cnt[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[0]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[1]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[1]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[3]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[3]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[4]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[5]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[5]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[6]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[6]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[7]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[7]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[8]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[8]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[9]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[9]~DUPLICATE              ;                  ;                       ;
; button_debouncer:reset_db|cnt[11]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[11]~DUPLICATE             ;                  ;                       ;
; button_debouncer:reset_db|cnt[13]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[13]~DUPLICATE             ;                  ;                       ;
; button_debouncer:reset_db|cnt[15]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[15]~DUPLICATE             ;                  ;                       ;
; button_debouncer:reset_db|cnt[16]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:reset_db|cnt[16]~DUPLICATE             ;                  ;                       ;
; button_debouncer:step_db|cnt[0]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[0]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[1]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[1]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[3]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[3]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[4]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[4]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[5]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[5]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[6]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[6]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[7]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[7]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[8]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[8]~DUPLICATE               ;                  ;                       ;
; button_debouncer:step_db|cnt[9]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; button_debouncer:step_db|cnt[9]~DUPLICATE               ;                  ;                       ;
; mips:cpu_core|PC:pc_inst|PC_out[2]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|PC:pc_inst|PC_out[2]~DUPLICATE            ;                  ;                       ;
; mips:cpu_core|PC:pc_inst|PC_out[3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|PC:pc_inst|PC_out[3]~DUPLICATE            ;                  ;                       ;
; mips:cpu_core|PC:pc_inst|PC_out[4]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|PC:pc_inst|PC_out[4]~DUPLICATE            ;                  ;                       ;
; mips:cpu_core|PC:pc_inst|PC_out[5]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|PC:pc_inst|PC_out[5]~DUPLICATE            ;                  ;                       ;
; mips:cpu_core|PC:pc_inst|PC_out[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|PC:pc_inst|PC_out[6]~DUPLICATE            ;                  ;                       ;
; mips:cpu_core|PC:pc_inst|PC_out[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|PC:pc_inst|PC_out[7]~DUPLICATE            ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[0][1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[0][1]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[0][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[0][2]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[0][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[0][11]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[0][17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[0][17]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[2][4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[2][4]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[2][19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[2][19]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[2][20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[2][20]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[2][28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[2][28]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[2][30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[2][30]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][1]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][5]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][6]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][7]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][8]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][10]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][11]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][14]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[8][30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[8][30]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[9][1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[9][1]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[9][4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[9][4]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[9][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[9][5]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[9][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[9][7]~DUPLICATE   ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[9][15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[9][15]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[9][22]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[9][22]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[10][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[10][20]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[11][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[11][3]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[11][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[11][16]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[11][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[11][26]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[11][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[11][27]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[11][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[11][30]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][1]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][2]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][3]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][4]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][5]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][8]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][9]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][11]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][27]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[12][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[12][28]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][0]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][3]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][4]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][8]~DUPLICATE  ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][12]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][16]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][18]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][19]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][22]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[13][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[13][31]~DUPLICATE ;                  ;                       ;
; mips:cpu_core|regfile:regfile_inst|rf[14][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mips:cpu_core|regfile:regfile_inst|rf[14][7]~DUPLICATE  ;                  ;                       ;
+-----------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12929 ) ; 0.00 % ( 0 / 12929 )       ; 0.00 % ( 0 / 12929 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12929 ) ; 0.00 % ( 0 / 12929 )       ; 0.00 % ( 0 / 12929 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12929 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/kyeen/Documents/ELEC4720/quartus_projects/Assignment_2/output_files/mips_fpga_top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,012 / 29,080        ; 17 %  ;
; ALMs needed [=A-B+C]                                        ; 5,012                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,046 / 29,080        ; 21 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,084                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,172                 ;       ;
;         [c] ALMs used for registers                         ; 2,790                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,154 / 29,080        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 120 / 29,080          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 111                   ;       ;
;         [c] Due to LAB input limits                         ; 9                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 863 / 2,908           ; 30 %  ;
;     -- Logic LABs                                           ; 863                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,079                 ;       ;
;     -- 7 input functions                                    ; 36                    ;       ;
;     -- 6 input functions                                    ; 3,111                 ;       ;
;     -- 5 input functions                                    ; 220                   ;       ;
;     -- 4 input functions                                    ; 496                   ;       ;
;     -- <=3 input functions                                  ; 216                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,181                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,825                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 7,746 / 58,160        ; 13 %  ;
;         -- Secondary logic registers                        ; 1,079 / 58,160        ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,746                 ;       ;
;         -- Routing optimization registers                   ; 79                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 51 / 364              ; 14 %  ;
;     -- Clock pins                                           ; 2 / 14                ; 14 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 446               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,567,040         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,567,040         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 150               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 11.3% / 11.0% / 12.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 60.4% / 60.7% / 63.9% ;       ;
; Maximum fan-out                                             ; 8759                  ;       ;
; Highest non-global fan-out                                  ; 8204                  ;       ;
; Total fan-out                                               ; 60561                 ;       ;
; Average fan-out                                             ; 3.74                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5012 / 29080 ( 17 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5012                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6046 / 29080 ( 21 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1084                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2172                  ; 0                              ;
;         [c] ALMs used for registers                         ; 2790                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1154 / 29080 ( 4 % )  ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 120 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 111                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 9                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 863 / 2908 ( 30 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 863                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4079                  ; 0                              ;
;     -- 7 input functions                                    ; 36                    ; 0                              ;
;     -- 6 input functions                                    ; 3111                  ; 0                              ;
;     -- 5 input functions                                    ; 220                   ; 0                              ;
;     -- 4 input functions                                    ; 496                   ; 0                              ;
;     -- <=3 input functions                                  ; 216                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3181                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 7746 / 58160 ( 13 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1079 / 58160 ( 2 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 8746                  ; 0                              ;
;         -- Routing optimization registers                   ; 79                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 51                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 60561                 ; 0                              ;
;     -- Registered Connections                               ; 9792                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 13                    ; 0                              ;
;     -- Output Ports                                         ; 38                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk_50      ; R20   ; 5B       ; 68           ; 22           ; 43           ; 66                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_btn_n ; Y9    ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; step_btn_n  ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[0]       ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 117                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[1]       ; V10   ; 3B       ; 17           ; 0            ; 74           ; 117                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[2]       ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 163                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[3]       ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 163                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[4]       ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[5]       ; W11   ; 3B       ; 10           ; 0            ; 40           ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[6]       ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw[7]       ; B24   ; 7A       ; 65           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sw[8]       ; M25   ; 6A       ; 68           ; 37           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sw[9]       ; R24   ; 5B       ; 68           ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0] ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[1] ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[2] ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[3] ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[4] ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[5] ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[6] ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[0] ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[1] ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[2] ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[3] ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[4] ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[5] ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[6] ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[0] ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[1] ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[2] ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[3] ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[4] ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[5] ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[6] ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[0] ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[1] ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[2] ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[3] ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[4] ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[5] ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[6] ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]  ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]  ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]  ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]  ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]  ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]  ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]  ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]  ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[8]  ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[9]  ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 16 / 80 ( 20 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 80 ( 1 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; led[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; hex1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; hex3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; hex3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; sw[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; hex1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; sw[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; sw[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; hex1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; hex3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; hex3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; hex3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; hex2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; hex2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; hex1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; sw[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; hex1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; hex1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; hex1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; led[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; sw[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; led[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; led[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; led[9]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; led[8]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; led[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; led[7]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; led[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; led[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; sw[8]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; clk_50                          ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; sw[9]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; hex2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; sw[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; hex0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; hex0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; hex0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; hex2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; hex2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; sw[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; hex0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; hex2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; hex2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; reset_btn_n                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; sw[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; step_btn_n                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; hex0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; hex0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; hex0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; hex3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; hex3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; sw[7]       ; Incomplete set of assignments ;
; sw[8]       ; Incomplete set of assignments ;
; sw[9]       ; Incomplete set of assignments ;
; hex0[0]     ; Incomplete set of assignments ;
; hex0[1]     ; Incomplete set of assignments ;
; hex0[2]     ; Incomplete set of assignments ;
; hex0[3]     ; Incomplete set of assignments ;
; hex0[4]     ; Incomplete set of assignments ;
; hex0[5]     ; Incomplete set of assignments ;
; hex0[6]     ; Incomplete set of assignments ;
; hex1[0]     ; Incomplete set of assignments ;
; hex1[1]     ; Incomplete set of assignments ;
; hex1[2]     ; Incomplete set of assignments ;
; hex1[3]     ; Incomplete set of assignments ;
; hex1[4]     ; Incomplete set of assignments ;
; hex1[5]     ; Incomplete set of assignments ;
; hex1[6]     ; Incomplete set of assignments ;
; hex2[0]     ; Incomplete set of assignments ;
; hex2[1]     ; Incomplete set of assignments ;
; hex2[2]     ; Incomplete set of assignments ;
; hex2[3]     ; Incomplete set of assignments ;
; hex2[4]     ; Incomplete set of assignments ;
; hex2[5]     ; Incomplete set of assignments ;
; hex2[6]     ; Incomplete set of assignments ;
; hex3[0]     ; Incomplete set of assignments ;
; hex3[1]     ; Incomplete set of assignments ;
; hex3[2]     ; Incomplete set of assignments ;
; hex3[3]     ; Incomplete set of assignments ;
; hex3[4]     ; Incomplete set of assignments ;
; hex3[5]     ; Incomplete set of assignments ;
; hex3[6]     ; Incomplete set of assignments ;
; led[0]      ; Incomplete set of assignments ;
; led[1]      ; Incomplete set of assignments ;
; led[2]      ; Incomplete set of assignments ;
; led[3]      ; Incomplete set of assignments ;
; led[4]      ; Incomplete set of assignments ;
; led[5]      ; Incomplete set of assignments ;
; led[6]      ; Incomplete set of assignments ;
; led[7]      ; Incomplete set of assignments ;
; led[8]      ; Incomplete set of assignments ;
; led[9]      ; Incomplete set of assignments ;
; sw[2]       ; Incomplete set of assignments ;
; sw[3]       ; Incomplete set of assignments ;
; sw[0]       ; Incomplete set of assignments ;
; sw[1]       ; Incomplete set of assignments ;
; sw[6]       ; Incomplete set of assignments ;
; sw[4]       ; Incomplete set of assignments ;
; sw[5]       ; Incomplete set of assignments ;
; clk_50      ; Incomplete set of assignments ;
; reset_btn_n ; Incomplete set of assignments ;
; step_btn_n  ; Incomplete set of assignments ;
; sw[7]       ; Missing location assignment   ;
; sw[8]       ; Missing location assignment   ;
; sw[9]       ; Missing location assignment   ;
; reset_btn_n ; Missing location assignment   ;
+-------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                               ; Entity Name            ; Library Name ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------+------------------------+--------------+
; |mips_fpga_top                                   ; 5011.4 (150.7)       ; 6044.5 (173.7)                   ; 1152.6 (25.4)                                     ; 119.5 (2.3)                      ; 0.0 (0.0)            ; 4079 (312)          ; 8825 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 51   ; 0            ; |mips_fpga_top                                                                    ; mips_fpga_top          ; work         ;
;    |button_debouncer:reset_db|                   ; 14.0 (14.0)          ; 15.0 (15.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|button_debouncer:reset_db                                          ; button_debouncer       ; work         ;
;    |button_debouncer:step_db|                    ; 13.7 (13.7)          ; 14.5 (14.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|button_debouncer:step_db                                           ; button_debouncer       ; work         ;
;    |edge_pulse:step_edge|                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|edge_pulse:step_edge                                               ; edge_pulse             ; work         ;
;    |hex7seg:h0|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|hex7seg:h0                                                         ; hex7seg                ; work         ;
;    |hex7seg:h1|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|hex7seg:h1                                                         ; hex7seg                ; work         ;
;    |hex7seg:h2|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|hex7seg:h2                                                         ; hex7seg                ; work         ;
;    |hex7seg:h3|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|hex7seg:h3                                                         ; hex7seg                ; work         ;
;    |mips:cpu_core|                               ; 4818.3 (29.6)        ; 5826.3 (32.5)                    ; 1125.2 (3.2)                                      ; 117.2 (0.3)                      ; 0.0 (0.0)            ; 3690 (48)           ; 8759 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core                                                      ; mips                   ; work         ;
;       |ByteIM:rom_inst|                          ; 13.7 (0.0)           ; 14.4 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|ByteIM:rom_inst                                      ; ByteIM                 ; work         ;
;          |ROM:wordrom|                           ; 13.7 (13.7)          ; 14.4 (14.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|ByteIM:rom_inst|ROM:wordrom                          ; ROM                    ; work         ;
;       |ControlUnit:CU|                           ; 8.8 (7.3)            ; 8.8 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|ControlUnit:CU                                       ; ControlUnit            ; work         ;
;          |instruction_classifier:opcode_decoder| ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|ControlUnit:CU|instruction_classifier:opcode_decoder ; instruction_classifier ; work         ;
;       |PC:pc_inst|                               ; 8.8 (8.8)            ; 10.5 (10.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|PC:pc_inst                                           ; PC                     ; work         ;
;       |adder:PCBranch_adder|                     ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|adder:PCBranch_adder                                 ; adder                  ; work         ;
;       |adder:PCPlus4_adder|                      ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|adder:PCPlus4_adder                                  ; adder                  ; work         ;
;       |alu:ALU_inst|                             ; 79.7 (79.7)          ; 81.3 (81.3)                      ; 3.7 (3.7)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|alu:ALU_inst                                         ; alu                    ; work         ;
;       |dataMemory:data_mem|                      ; 4320.3 (4320.3)      ; 5251.5 (5251.5)                  ; 1037.6 (1037.6)                                   ; 106.4 (106.4)                    ; 0.0 (0.0)            ; 3038 (3038)         ; 8192 (8192)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|dataMemory:data_mem                                  ; dataMemory             ; work         ;
;       |multiplexer:ALU_srcB_multiplexer|         ; 26.5 (26.5)          ; 26.2 (26.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|multiplexer:ALU_srcB_multiplexer                     ; multiplexer            ; work         ;
;       |multiplexer:Writeback_multiplexer|        ; 11.0 (11.0)          ; 15.8 (15.8)                      ; 5.4 (5.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|multiplexer:Writeback_multiplexer                    ; multiplexer            ; work         ;
;       |regfile:regfile_inst|                     ; 287.4 (287.4)        ; 355.2 (355.2)                    ; 75.3 (75.3)                                       ; 7.4 (7.4)                        ; 0.0 (0.0)            ; 309 (309)           ; 531 (531)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_fpga_top|mips:cpu_core|regfile:regfile_inst                                 ; regfile                ; work         ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; sw[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hex0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sw[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[4]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[5]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_50      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_btn_n ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; step_btn_n  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; sw[7]                                              ;                   ;         ;
; sw[8]                                              ;                   ;         ;
; sw[9]                                              ;                   ;         ;
; sw[2]                                              ;                   ;         ;
;      - display_word[0]~0                           ; 1                 ; 0       ;
;      - display_word[0]~1                           ; 1                 ; 0       ;
;      - display_word[0]~2                           ; 1                 ; 0       ;
;      - display_word[0]~3                           ; 1                 ; 0       ;
;      - mips:cpu_core|regfile:regfile_inst|Equal2~0 ; 1                 ; 0       ;
;      - display_word[0]~10                          ; 1                 ; 0       ;
;      - display_word[0]~14                          ; 1                 ; 0       ;
;      - display_word[0]~15                          ; 1                 ; 0       ;
;      - display_word[0]~16                          ; 1                 ; 0       ;
;      - display_word[0]~17                          ; 1                 ; 0       ;
;      - display_word[0]~18                          ; 1                 ; 0       ;
;      - display_word[1]~22                          ; 1                 ; 0       ;
;      - display_word[1]~23                          ; 1                 ; 0       ;
;      - display_word[1]~24                          ; 1                 ; 0       ;
;      - display_word[1]~25                          ; 1                 ; 0       ;
;      - display_word[1]~30                          ; 1                 ; 0       ;
;      - display_word[1]~34                          ; 1                 ; 0       ;
;      - display_word[1]~35                          ; 1                 ; 0       ;
;      - display_word[1]~36                          ; 1                 ; 0       ;
;      - display_word[1]~37                          ; 1                 ; 0       ;
;      - display_word[1]~38                          ; 1                 ; 0       ;
;      - display_word[2]~45                          ; 1                 ; 0       ;
;      - display_word[2]~46                          ; 1                 ; 0       ;
;      - display_word[2]~47                          ; 1                 ; 0       ;
;      - display_word[2]~48                          ; 1                 ; 0       ;
;      - display_word[2]~49                          ; 1                 ; 0       ;
;      - display_word[8]~51                          ; 1                 ; 0       ;
;      - display_word[2]~52                          ; 1                 ; 0       ;
;      - display_word[2]~53                          ; 1                 ; 0       ;
;      - display_word[2]~54                          ; 1                 ; 0       ;
;      - display_word[2]~55                          ; 1                 ; 0       ;
;      - display_word[2]~59                          ; 1                 ; 0       ;
;      - display_word[3]~67                          ; 1                 ; 0       ;
;      - display_word[3]~68                          ; 1                 ; 0       ;
;      - display_word[3]~69                          ; 1                 ; 0       ;
;      - display_word[3]~70                          ; 1                 ; 0       ;
;      - display_word[3]~71                          ; 1                 ; 0       ;
;      - display_word[3]~73                          ; 1                 ; 0       ;
;      - display_word[3]~74                          ; 1                 ; 0       ;
;      - display_word[3]~75                          ; 1                 ; 0       ;
;      - display_word[3]~76                          ; 1                 ; 0       ;
;      - display_word[3]~80                          ; 1                 ; 0       ;
;      - display_word[4]~86                          ; 1                 ; 0       ;
;      - display_word[4]~87                          ; 1                 ; 0       ;
;      - display_word[4]~88                          ; 1                 ; 0       ;
;      - display_word[4]~89                          ; 1                 ; 0       ;
;      - display_word[4]~90                          ; 1                 ; 0       ;
;      - display_word[4]~92                          ; 1                 ; 0       ;
;      - display_word[4]~93                          ; 1                 ; 0       ;
;      - display_word[4]~94                          ; 1                 ; 0       ;
;      - display_word[4]~95                          ; 1                 ; 0       ;
;      - display_word[4]~99                          ; 1                 ; 0       ;
;      - display_word[5]~105                         ; 1                 ; 0       ;
;      - display_word[5]~106                         ; 1                 ; 0       ;
;      - display_word[5]~107                         ; 1                 ; 0       ;
;      - display_word[5]~108                         ; 1                 ; 0       ;
;      - display_word[5]~109                         ; 1                 ; 0       ;
;      - display_word[5]~111                         ; 1                 ; 0       ;
;      - display_word[5]~112                         ; 1                 ; 0       ;
;      - display_word[5]~113                         ; 1                 ; 0       ;
;      - display_word[5]~114                         ; 1                 ; 0       ;
;      - display_word[5]~118                         ; 1                 ; 0       ;
;      - display_word[6]~124                         ; 1                 ; 0       ;
;      - display_word[6]~125                         ; 1                 ; 0       ;
;      - display_word[6]~126                         ; 1                 ; 0       ;
;      - display_word[6]~127                         ; 1                 ; 0       ;
;      - display_word[6]~128                         ; 1                 ; 0       ;
;      - display_word[6]~130                         ; 1                 ; 0       ;
;      - display_word[6]~131                         ; 1                 ; 0       ;
;      - display_word[6]~132                         ; 1                 ; 0       ;
;      - display_word[6]~133                         ; 1                 ; 0       ;
;      - display_word[6]~137                         ; 1                 ; 0       ;
;      - display_word[7]~143                         ; 1                 ; 0       ;
;      - display_word[7]~144                         ; 1                 ; 0       ;
;      - display_word[7]~145                         ; 1                 ; 0       ;
;      - display_word[7]~146                         ; 1                 ; 0       ;
;      - display_word[7]~147                         ; 1                 ; 0       ;
;      - display_word[7]~149                         ; 1                 ; 0       ;
;      - display_word[7]~150                         ; 1                 ; 0       ;
;      - display_word[7]~151                         ; 1                 ; 0       ;
;      - display_word[7]~152                         ; 1                 ; 0       ;
;      - display_word[7]~156                         ; 1                 ; 0       ;
;      - display_word[8]~162                         ; 1                 ; 0       ;
;      - display_word[8]~163                         ; 1                 ; 0       ;
;      - display_word[8]~164                         ; 1                 ; 0       ;
;      - display_word[8]~165                         ; 1                 ; 0       ;
;      - display_word[8]~166                         ; 1                 ; 0       ;
;      - display_word[8]~168                         ; 1                 ; 0       ;
;      - display_word[8]~169                         ; 1                 ; 0       ;
;      - display_word[8]~170                         ; 1                 ; 0       ;
;      - display_word[8]~171                         ; 1                 ; 0       ;
;      - display_word[8]~175                         ; 1                 ; 0       ;
;      - display_word[9]~181                         ; 1                 ; 0       ;
;      - display_word[9]~182                         ; 1                 ; 0       ;
;      - display_word[9]~183                         ; 1                 ; 0       ;
;      - display_word[9]~184                         ; 1                 ; 0       ;
;      - display_word[9]~185                         ; 1                 ; 0       ;
;      - display_word[9]~187                         ; 1                 ; 0       ;
;      - display_word[9]~188                         ; 1                 ; 0       ;
;      - display_word[9]~189                         ; 1                 ; 0       ;
;      - display_word[9]~190                         ; 1                 ; 0       ;
;      - display_word[9]~194                         ; 1                 ; 0       ;
;      - display_word[10]~200                        ; 1                 ; 0       ;
;      - display_word[10]~201                        ; 1                 ; 0       ;
;      - display_word[10]~202                        ; 1                 ; 0       ;
;      - display_word[10]~203                        ; 1                 ; 0       ;
;      - display_word[10]~204                        ; 1                 ; 0       ;
;      - display_word[10]~206                        ; 1                 ; 0       ;
;      - display_word[10]~207                        ; 1                 ; 0       ;
;      - display_word[10]~208                        ; 1                 ; 0       ;
;      - display_word[10]~209                        ; 1                 ; 0       ;
;      - display_word[10]~213                        ; 1                 ; 0       ;
;      - display_word[11]~219                        ; 1                 ; 0       ;
;      - display_word[11]~220                        ; 1                 ; 0       ;
;      - display_word[11]~221                        ; 1                 ; 0       ;
;      - display_word[11]~222                        ; 1                 ; 0       ;
;      - display_word[11]~223                        ; 1                 ; 0       ;
;      - display_word[11]~225                        ; 1                 ; 0       ;
;      - display_word[11]~226                        ; 1                 ; 0       ;
;      - display_word[11]~227                        ; 1                 ; 0       ;
;      - display_word[11]~228                        ; 1                 ; 0       ;
;      - display_word[11]~232                        ; 1                 ; 0       ;
;      - display_word[12]~238                        ; 1                 ; 0       ;
;      - display_word[12]~239                        ; 1                 ; 0       ;
;      - display_word[12]~240                        ; 1                 ; 0       ;
;      - display_word[12]~241                        ; 1                 ; 0       ;
;      - display_word[12]~242                        ; 1                 ; 0       ;
;      - display_word[12]~244                        ; 1                 ; 0       ;
;      - display_word[12]~245                        ; 1                 ; 0       ;
;      - display_word[12]~246                        ; 1                 ; 0       ;
;      - display_word[12]~247                        ; 1                 ; 0       ;
;      - display_word[12]~251                        ; 1                 ; 0       ;
;      - display_word[13]~257                        ; 1                 ; 0       ;
;      - display_word[13]~258                        ; 1                 ; 0       ;
;      - display_word[13]~259                        ; 1                 ; 0       ;
;      - display_word[13]~260                        ; 1                 ; 0       ;
;      - display_word[13]~261                        ; 1                 ; 0       ;
;      - display_word[13]~263                        ; 1                 ; 0       ;
;      - display_word[13]~264                        ; 1                 ; 0       ;
;      - display_word[13]~265                        ; 1                 ; 0       ;
;      - display_word[13]~266                        ; 1                 ; 0       ;
;      - display_word[13]~270                        ; 1                 ; 0       ;
;      - display_word[14]~276                        ; 1                 ; 0       ;
;      - display_word[14]~277                        ; 1                 ; 0       ;
;      - display_word[14]~278                        ; 1                 ; 0       ;
;      - display_word[14]~279                        ; 1                 ; 0       ;
;      - display_word[14]~280                        ; 1                 ; 0       ;
;      - display_word[14]~282                        ; 1                 ; 0       ;
;      - display_word[14]~283                        ; 1                 ; 0       ;
;      - display_word[14]~284                        ; 1                 ; 0       ;
;      - display_word[14]~285                        ; 1                 ; 0       ;
;      - display_word[14]~289                        ; 1                 ; 0       ;
;      - display_word[15]~295                        ; 1                 ; 0       ;
;      - display_word[15]~296                        ; 1                 ; 0       ;
;      - display_word[15]~297                        ; 1                 ; 0       ;
;      - display_word[15]~298                        ; 1                 ; 0       ;
;      - display_word[15]~299                        ; 1                 ; 0       ;
;      - display_word[15]~301                        ; 1                 ; 0       ;
;      - display_word[15]~302                        ; 1                 ; 0       ;
;      - display_word[15]~303                        ; 1                 ; 0       ;
;      - display_word[15]~304                        ; 1                 ; 0       ;
;      - display_word[15]~308                        ; 1                 ; 0       ;
;      - led[2]~output                               ; 1                 ; 0       ;
; sw[3]                                              ;                   ;         ;
;      - display_word[0]~0                           ; 1                 ; 0       ;
;      - display_word[0]~1                           ; 1                 ; 0       ;
;      - display_word[0]~2                           ; 1                 ; 0       ;
;      - display_word[0]~3                           ; 1                 ; 0       ;
;      - mips:cpu_core|regfile:regfile_inst|Equal2~0 ; 1                 ; 0       ;
;      - display_word[0]~10                          ; 1                 ; 0       ;
;      - display_word[0]~14                          ; 1                 ; 0       ;
;      - display_word[0]~15                          ; 1                 ; 0       ;
;      - display_word[0]~16                          ; 1                 ; 0       ;
;      - display_word[0]~17                          ; 1                 ; 0       ;
;      - display_word[0]~18                          ; 1                 ; 0       ;
;      - display_word[1]~22                          ; 1                 ; 0       ;
;      - display_word[1]~23                          ; 1                 ; 0       ;
;      - display_word[1]~24                          ; 1                 ; 0       ;
;      - display_word[1]~25                          ; 1                 ; 0       ;
;      - display_word[1]~30                          ; 1                 ; 0       ;
;      - display_word[1]~34                          ; 1                 ; 0       ;
;      - display_word[1]~35                          ; 1                 ; 0       ;
;      - display_word[1]~36                          ; 1                 ; 0       ;
;      - display_word[1]~37                          ; 1                 ; 0       ;
;      - display_word[1]~38                          ; 1                 ; 0       ;
;      - display_word[2]~45                          ; 1                 ; 0       ;
;      - display_word[2]~46                          ; 1                 ; 0       ;
;      - display_word[2]~47                          ; 1                 ; 0       ;
;      - display_word[2]~48                          ; 1                 ; 0       ;
;      - display_word[2]~49                          ; 1                 ; 0       ;
;      - display_word[8]~51                          ; 1                 ; 0       ;
;      - display_word[2]~52                          ; 1                 ; 0       ;
;      - display_word[2]~53                          ; 1                 ; 0       ;
;      - display_word[2]~54                          ; 1                 ; 0       ;
;      - display_word[2]~55                          ; 1                 ; 0       ;
;      - display_word[2]~59                          ; 1                 ; 0       ;
;      - display_word[3]~67                          ; 1                 ; 0       ;
;      - display_word[3]~68                          ; 1                 ; 0       ;
;      - display_word[3]~69                          ; 1                 ; 0       ;
;      - display_word[3]~70                          ; 1                 ; 0       ;
;      - display_word[3]~71                          ; 1                 ; 0       ;
;      - display_word[3]~73                          ; 1                 ; 0       ;
;      - display_word[3]~74                          ; 1                 ; 0       ;
;      - display_word[3]~75                          ; 1                 ; 0       ;
;      - display_word[3]~76                          ; 1                 ; 0       ;
;      - display_word[3]~80                          ; 1                 ; 0       ;
;      - display_word[4]~86                          ; 1                 ; 0       ;
;      - display_word[4]~87                          ; 1                 ; 0       ;
;      - display_word[4]~88                          ; 1                 ; 0       ;
;      - display_word[4]~89                          ; 1                 ; 0       ;
;      - display_word[4]~90                          ; 1                 ; 0       ;
;      - display_word[4]~92                          ; 1                 ; 0       ;
;      - display_word[4]~93                          ; 1                 ; 0       ;
;      - display_word[4]~94                          ; 1                 ; 0       ;
;      - display_word[4]~95                          ; 1                 ; 0       ;
;      - display_word[4]~99                          ; 1                 ; 0       ;
;      - display_word[5]~105                         ; 1                 ; 0       ;
;      - display_word[5]~106                         ; 1                 ; 0       ;
;      - display_word[5]~107                         ; 1                 ; 0       ;
;      - display_word[5]~108                         ; 1                 ; 0       ;
;      - display_word[5]~109                         ; 1                 ; 0       ;
;      - display_word[5]~111                         ; 1                 ; 0       ;
;      - display_word[5]~112                         ; 1                 ; 0       ;
;      - display_word[5]~113                         ; 1                 ; 0       ;
;      - display_word[5]~114                         ; 1                 ; 0       ;
;      - display_word[5]~118                         ; 1                 ; 0       ;
;      - display_word[6]~124                         ; 1                 ; 0       ;
;      - display_word[6]~125                         ; 1                 ; 0       ;
;      - display_word[6]~126                         ; 1                 ; 0       ;
;      - display_word[6]~127                         ; 1                 ; 0       ;
;      - display_word[6]~128                         ; 1                 ; 0       ;
;      - display_word[6]~130                         ; 1                 ; 0       ;
;      - display_word[6]~131                         ; 1                 ; 0       ;
;      - display_word[6]~132                         ; 1                 ; 0       ;
;      - display_word[6]~133                         ; 1                 ; 0       ;
;      - display_word[6]~137                         ; 1                 ; 0       ;
;      - display_word[7]~143                         ; 1                 ; 0       ;
;      - display_word[7]~144                         ; 1                 ; 0       ;
;      - display_word[7]~145                         ; 1                 ; 0       ;
;      - display_word[7]~146                         ; 1                 ; 0       ;
;      - display_word[7]~147                         ; 1                 ; 0       ;
;      - display_word[7]~149                         ; 1                 ; 0       ;
;      - display_word[7]~150                         ; 1                 ; 0       ;
;      - display_word[7]~151                         ; 1                 ; 0       ;
;      - display_word[7]~152                         ; 1                 ; 0       ;
;      - display_word[7]~156                         ; 1                 ; 0       ;
;      - display_word[8]~162                         ; 1                 ; 0       ;
;      - display_word[8]~163                         ; 1                 ; 0       ;
;      - display_word[8]~164                         ; 1                 ; 0       ;
;      - display_word[8]~165                         ; 1                 ; 0       ;
;      - display_word[8]~166                         ; 1                 ; 0       ;
;      - display_word[8]~168                         ; 1                 ; 0       ;
;      - display_word[8]~169                         ; 1                 ; 0       ;
;      - display_word[8]~170                         ; 1                 ; 0       ;
;      - display_word[8]~171                         ; 1                 ; 0       ;
;      - display_word[8]~175                         ; 1                 ; 0       ;
;      - display_word[9]~181                         ; 1                 ; 0       ;
;      - display_word[9]~182                         ; 1                 ; 0       ;
;      - display_word[9]~183                         ; 1                 ; 0       ;
;      - display_word[9]~184                         ; 1                 ; 0       ;
;      - display_word[9]~185                         ; 1                 ; 0       ;
;      - display_word[9]~187                         ; 1                 ; 0       ;
;      - display_word[9]~188                         ; 1                 ; 0       ;
;      - display_word[9]~189                         ; 1                 ; 0       ;
;      - display_word[9]~190                         ; 1                 ; 0       ;
;      - display_word[9]~194                         ; 1                 ; 0       ;
;      - display_word[10]~200                        ; 1                 ; 0       ;
;      - display_word[10]~201                        ; 1                 ; 0       ;
;      - display_word[10]~202                        ; 1                 ; 0       ;
;      - display_word[10]~203                        ; 1                 ; 0       ;
;      - display_word[10]~204                        ; 1                 ; 0       ;
;      - display_word[10]~206                        ; 1                 ; 0       ;
;      - display_word[10]~207                        ; 1                 ; 0       ;
;      - display_word[10]~208                        ; 1                 ; 0       ;
;      - display_word[10]~209                        ; 1                 ; 0       ;
;      - display_word[10]~213                        ; 1                 ; 0       ;
;      - display_word[11]~219                        ; 1                 ; 0       ;
;      - display_word[11]~220                        ; 1                 ; 0       ;
;      - display_word[11]~221                        ; 1                 ; 0       ;
;      - display_word[11]~222                        ; 1                 ; 0       ;
;      - display_word[11]~223                        ; 1                 ; 0       ;
;      - display_word[11]~225                        ; 1                 ; 0       ;
;      - display_word[11]~226                        ; 1                 ; 0       ;
;      - display_word[11]~227                        ; 1                 ; 0       ;
;      - display_word[11]~228                        ; 1                 ; 0       ;
;      - display_word[11]~232                        ; 1                 ; 0       ;
;      - display_word[12]~238                        ; 1                 ; 0       ;
;      - display_word[12]~239                        ; 1                 ; 0       ;
;      - display_word[12]~240                        ; 1                 ; 0       ;
;      - display_word[12]~241                        ; 1                 ; 0       ;
;      - display_word[12]~242                        ; 1                 ; 0       ;
;      - display_word[12]~244                        ; 1                 ; 0       ;
;      - display_word[12]~245                        ; 1                 ; 0       ;
;      - display_word[12]~246                        ; 1                 ; 0       ;
;      - display_word[12]~247                        ; 1                 ; 0       ;
;      - display_word[12]~251                        ; 1                 ; 0       ;
;      - display_word[13]~257                        ; 1                 ; 0       ;
;      - display_word[13]~258                        ; 1                 ; 0       ;
;      - display_word[13]~259                        ; 1                 ; 0       ;
;      - display_word[13]~260                        ; 1                 ; 0       ;
;      - display_word[13]~261                        ; 1                 ; 0       ;
;      - display_word[13]~263                        ; 1                 ; 0       ;
;      - display_word[13]~264                        ; 1                 ; 0       ;
;      - display_word[13]~265                        ; 1                 ; 0       ;
;      - display_word[13]~266                        ; 1                 ; 0       ;
;      - display_word[13]~270                        ; 1                 ; 0       ;
;      - display_word[14]~276                        ; 1                 ; 0       ;
;      - display_word[14]~277                        ; 1                 ; 0       ;
;      - display_word[14]~278                        ; 1                 ; 0       ;
;      - display_word[14]~279                        ; 1                 ; 0       ;
;      - display_word[14]~280                        ; 1                 ; 0       ;
;      - display_word[14]~282                        ; 1                 ; 0       ;
;      - display_word[14]~283                        ; 1                 ; 0       ;
;      - display_word[14]~284                        ; 1                 ; 0       ;
;      - display_word[14]~285                        ; 1                 ; 0       ;
;      - display_word[14]~289                        ; 1                 ; 0       ;
;      - display_word[15]~295                        ; 1                 ; 0       ;
;      - display_word[15]~296                        ; 1                 ; 0       ;
;      - display_word[15]~297                        ; 1                 ; 0       ;
;      - display_word[15]~298                        ; 1                 ; 0       ;
;      - display_word[15]~299                        ; 1                 ; 0       ;
;      - display_word[15]~301                        ; 1                 ; 0       ;
;      - display_word[15]~302                        ; 1                 ; 0       ;
;      - display_word[15]~303                        ; 1                 ; 0       ;
;      - display_word[15]~304                        ; 1                 ; 0       ;
;      - display_word[15]~308                        ; 1                 ; 0       ;
;      - led[3]~output                               ; 1                 ; 0       ;
; sw[0]                                              ;                   ;         ;
;      - display_word[0]~4                           ; 0                 ; 0       ;
;      - mips:cpu_core|regfile:regfile_inst|Equal2~0 ; 0                 ; 0       ;
;      - display_word[0]~7                           ; 0                 ; 0       ;
;      - display_word[0]~8                           ; 0                 ; 0       ;
;      - display_word[0]~9                           ; 0                 ; 0       ;
;      - display_word[0]~11                          ; 0                 ; 0       ;
;      - display_word[0]~12                          ; 0                 ; 0       ;
;      - display_word[0]~13                          ; 0                 ; 0       ;
;      - display_word[0]~19                          ; 0                 ; 0       ;
;      - display_word[1]~26                          ; 0                 ; 0       ;
;      - display_word[1]~27                          ; 0                 ; 0       ;
;      - display_word[1]~28                          ; 0                 ; 0       ;
;      - display_word[1]~29                          ; 0                 ; 0       ;
;      - display_word[1]~31                          ; 0                 ; 0       ;
;      - display_word[1]~32                          ; 0                 ; 0       ;
;      - display_word[1]~33                          ; 0                 ; 0       ;
;      - display_word[1]~39                          ; 0                 ; 0       ;
;      - display_word[2]~42                          ; 0                 ; 0       ;
;      - display_word[2]~43                          ; 0                 ; 0       ;
;      - display_word[2]~44                          ; 0                 ; 0       ;
;      - display_word[2]~50                          ; 0                 ; 0       ;
;      - display_word[8]~51                          ; 0                 ; 0       ;
;      - display_word[2]~56                          ; 0                 ; 0       ;
;      - display_word[2]~57                          ; 0                 ; 0       ;
;      - display_word[2]~58                          ; 0                 ; 0       ;
;      - display_word[3]~64                          ; 0                 ; 0       ;
;      - display_word[3]~65                          ; 0                 ; 0       ;
;      - display_word[3]~66                          ; 0                 ; 0       ;
;      - display_word[3]~72                          ; 0                 ; 0       ;
;      - display_word[3]~77                          ; 0                 ; 0       ;
;      - display_word[3]~78                          ; 0                 ; 0       ;
;      - display_word[3]~79                          ; 0                 ; 0       ;
;      - display_word[4]~83                          ; 0                 ; 0       ;
;      - display_word[4]~84                          ; 0                 ; 0       ;
;      - display_word[4]~85                          ; 0                 ; 0       ;
;      - display_word[4]~91                          ; 0                 ; 0       ;
;      - display_word[4]~96                          ; 0                 ; 0       ;
;      - display_word[4]~97                          ; 0                 ; 0       ;
;      - display_word[4]~98                          ; 0                 ; 0       ;
;      - display_word[5]~102                         ; 0                 ; 0       ;
;      - display_word[5]~103                         ; 0                 ; 0       ;
;      - display_word[5]~104                         ; 0                 ; 0       ;
;      - display_word[5]~110                         ; 0                 ; 0       ;
;      - display_word[5]~115                         ; 0                 ; 0       ;
;      - display_word[5]~116                         ; 0                 ; 0       ;
;      - display_word[5]~117                         ; 0                 ; 0       ;
;      - display_word[6]~121                         ; 0                 ; 0       ;
;      - display_word[6]~122                         ; 0                 ; 0       ;
;      - display_word[6]~123                         ; 0                 ; 0       ;
;      - display_word[6]~129                         ; 0                 ; 0       ;
;      - display_word[6]~134                         ; 0                 ; 0       ;
;      - display_word[6]~135                         ; 0                 ; 0       ;
;      - display_word[6]~136                         ; 0                 ; 0       ;
;      - display_word[7]~140                         ; 0                 ; 0       ;
;      - display_word[7]~141                         ; 0                 ; 0       ;
;      - display_word[7]~142                         ; 0                 ; 0       ;
;      - display_word[7]~148                         ; 0                 ; 0       ;
;      - display_word[7]~153                         ; 0                 ; 0       ;
;      - display_word[7]~154                         ; 0                 ; 0       ;
;      - display_word[7]~155                         ; 0                 ; 0       ;
;      - display_word[8]~159                         ; 0                 ; 0       ;
;      - display_word[8]~160                         ; 0                 ; 0       ;
;      - display_word[8]~161                         ; 0                 ; 0       ;
;      - display_word[8]~167                         ; 0                 ; 0       ;
;      - display_word[8]~172                         ; 0                 ; 0       ;
;      - display_word[8]~173                         ; 0                 ; 0       ;
;      - display_word[8]~174                         ; 0                 ; 0       ;
;      - display_word[9]~178                         ; 0                 ; 0       ;
;      - display_word[9]~179                         ; 0                 ; 0       ;
;      - display_word[9]~180                         ; 0                 ; 0       ;
;      - display_word[9]~186                         ; 0                 ; 0       ;
;      - display_word[9]~191                         ; 0                 ; 0       ;
;      - display_word[9]~192                         ; 0                 ; 0       ;
;      - display_word[9]~193                         ; 0                 ; 0       ;
;      - display_word[10]~197                        ; 0                 ; 0       ;
;      - display_word[10]~198                        ; 0                 ; 0       ;
;      - display_word[10]~199                        ; 0                 ; 0       ;
;      - display_word[10]~205                        ; 0                 ; 0       ;
;      - display_word[10]~210                        ; 0                 ; 0       ;
;      - display_word[10]~211                        ; 0                 ; 0       ;
;      - display_word[10]~212                        ; 0                 ; 0       ;
;      - display_word[11]~216                        ; 0                 ; 0       ;
;      - display_word[11]~217                        ; 0                 ; 0       ;
;      - display_word[11]~218                        ; 0                 ; 0       ;
;      - display_word[11]~224                        ; 0                 ; 0       ;
;      - display_word[11]~229                        ; 0                 ; 0       ;
;      - display_word[11]~230                        ; 0                 ; 0       ;
;      - display_word[11]~231                        ; 0                 ; 0       ;
;      - display_word[12]~235                        ; 0                 ; 0       ;
;      - display_word[12]~236                        ; 0                 ; 0       ;
;      - display_word[12]~237                        ; 0                 ; 0       ;
;      - display_word[12]~243                        ; 0                 ; 0       ;
;      - display_word[12]~248                        ; 0                 ; 0       ;
;      - display_word[12]~249                        ; 0                 ; 0       ;
;      - display_word[12]~250                        ; 0                 ; 0       ;
;      - display_word[13]~254                        ; 0                 ; 0       ;
;      - display_word[13]~255                        ; 0                 ; 0       ;
;      - display_word[13]~256                        ; 0                 ; 0       ;
;      - display_word[13]~262                        ; 0                 ; 0       ;
;      - display_word[13]~267                        ; 0                 ; 0       ;
;      - display_word[13]~268                        ; 0                 ; 0       ;
;      - display_word[13]~269                        ; 0                 ; 0       ;
;      - display_word[14]~273                        ; 0                 ; 0       ;
;      - display_word[14]~274                        ; 0                 ; 0       ;
;      - display_word[14]~275                        ; 0                 ; 0       ;
;      - display_word[14]~281                        ; 0                 ; 0       ;
;      - display_word[14]~286                        ; 0                 ; 0       ;
;      - display_word[14]~287                        ; 0                 ; 0       ;
;      - display_word[14]~288                        ; 0                 ; 0       ;
;      - display_word[15]~292                        ; 0                 ; 0       ;
;      - display_word[15]~293                        ; 0                 ; 0       ;
;      - display_word[15]~294                        ; 0                 ; 0       ;
;      - display_word[15]~300                        ; 0                 ; 0       ;
;      - display_word[15]~305                        ; 0                 ; 0       ;
;      - display_word[15]~306                        ; 0                 ; 0       ;
;      - display_word[15]~307                        ; 0                 ; 0       ;
;      - led[0]~output                               ; 0                 ; 0       ;
; sw[1]                                              ;                   ;         ;
;      - display_word[0]~4                           ; 0                 ; 0       ;
;      - mips:cpu_core|regfile:regfile_inst|Equal2~0 ; 0                 ; 0       ;
;      - display_word[0]~7                           ; 0                 ; 0       ;
;      - display_word[0]~8                           ; 0                 ; 0       ;
;      - display_word[0]~9                           ; 0                 ; 0       ;
;      - display_word[0]~11                          ; 0                 ; 0       ;
;      - display_word[0]~12                          ; 0                 ; 0       ;
;      - display_word[0]~13                          ; 0                 ; 0       ;
;      - display_word[0]~19                          ; 0                 ; 0       ;
;      - display_word[1]~26                          ; 0                 ; 0       ;
;      - display_word[1]~27                          ; 0                 ; 0       ;
;      - display_word[1]~28                          ; 0                 ; 0       ;
;      - display_word[1]~29                          ; 0                 ; 0       ;
;      - display_word[1]~31                          ; 0                 ; 0       ;
;      - display_word[1]~32                          ; 0                 ; 0       ;
;      - display_word[1]~33                          ; 0                 ; 0       ;
;      - display_word[1]~39                          ; 0                 ; 0       ;
;      - display_word[2]~42                          ; 0                 ; 0       ;
;      - display_word[2]~43                          ; 0                 ; 0       ;
;      - display_word[2]~44                          ; 0                 ; 0       ;
;      - display_word[2]~50                          ; 0                 ; 0       ;
;      - display_word[8]~51                          ; 0                 ; 0       ;
;      - display_word[2]~56                          ; 0                 ; 0       ;
;      - display_word[2]~57                          ; 0                 ; 0       ;
;      - display_word[2]~58                          ; 0                 ; 0       ;
;      - display_word[3]~64                          ; 0                 ; 0       ;
;      - display_word[3]~65                          ; 0                 ; 0       ;
;      - display_word[3]~66                          ; 0                 ; 0       ;
;      - display_word[3]~72                          ; 0                 ; 0       ;
;      - display_word[3]~77                          ; 0                 ; 0       ;
;      - display_word[3]~78                          ; 0                 ; 0       ;
;      - display_word[3]~79                          ; 0                 ; 0       ;
;      - display_word[4]~83                          ; 0                 ; 0       ;
;      - display_word[4]~84                          ; 0                 ; 0       ;
;      - display_word[4]~85                          ; 0                 ; 0       ;
;      - display_word[4]~91                          ; 0                 ; 0       ;
;      - display_word[4]~96                          ; 0                 ; 0       ;
;      - display_word[4]~97                          ; 0                 ; 0       ;
;      - display_word[4]~98                          ; 0                 ; 0       ;
;      - display_word[5]~102                         ; 0                 ; 0       ;
;      - display_word[5]~103                         ; 0                 ; 0       ;
;      - display_word[5]~104                         ; 0                 ; 0       ;
;      - display_word[5]~110                         ; 0                 ; 0       ;
;      - display_word[5]~115                         ; 0                 ; 0       ;
;      - display_word[5]~116                         ; 0                 ; 0       ;
;      - display_word[5]~117                         ; 0                 ; 0       ;
;      - display_word[6]~121                         ; 0                 ; 0       ;
;      - display_word[6]~122                         ; 0                 ; 0       ;
;      - display_word[6]~123                         ; 0                 ; 0       ;
;      - display_word[6]~129                         ; 0                 ; 0       ;
;      - display_word[6]~134                         ; 0                 ; 0       ;
;      - display_word[6]~135                         ; 0                 ; 0       ;
;      - display_word[6]~136                         ; 0                 ; 0       ;
;      - display_word[7]~140                         ; 0                 ; 0       ;
;      - display_word[7]~141                         ; 0                 ; 0       ;
;      - display_word[7]~142                         ; 0                 ; 0       ;
;      - display_word[7]~148                         ; 0                 ; 0       ;
;      - display_word[7]~153                         ; 0                 ; 0       ;
;      - display_word[7]~154                         ; 0                 ; 0       ;
;      - display_word[7]~155                         ; 0                 ; 0       ;
;      - display_word[8]~159                         ; 0                 ; 0       ;
;      - display_word[8]~160                         ; 0                 ; 0       ;
;      - display_word[8]~161                         ; 0                 ; 0       ;
;      - display_word[8]~167                         ; 0                 ; 0       ;
;      - display_word[8]~172                         ; 0                 ; 0       ;
;      - display_word[8]~173                         ; 0                 ; 0       ;
;      - display_word[8]~174                         ; 0                 ; 0       ;
;      - display_word[9]~178                         ; 0                 ; 0       ;
;      - display_word[9]~179                         ; 0                 ; 0       ;
;      - display_word[9]~180                         ; 0                 ; 0       ;
;      - display_word[9]~186                         ; 0                 ; 0       ;
;      - display_word[9]~191                         ; 0                 ; 0       ;
;      - display_word[9]~192                         ; 0                 ; 0       ;
;      - display_word[9]~193                         ; 0                 ; 0       ;
;      - display_word[10]~197                        ; 0                 ; 0       ;
;      - display_word[10]~198                        ; 0                 ; 0       ;
;      - display_word[10]~199                        ; 0                 ; 0       ;
;      - display_word[10]~205                        ; 0                 ; 0       ;
;      - display_word[10]~210                        ; 0                 ; 0       ;
;      - display_word[10]~211                        ; 0                 ; 0       ;
;      - display_word[10]~212                        ; 0                 ; 0       ;
;      - display_word[11]~216                        ; 0                 ; 0       ;
;      - display_word[11]~217                        ; 0                 ; 0       ;
;      - display_word[11]~218                        ; 0                 ; 0       ;
;      - display_word[11]~224                        ; 0                 ; 0       ;
;      - display_word[11]~229                        ; 0                 ; 0       ;
;      - display_word[11]~230                        ; 0                 ; 0       ;
;      - display_word[11]~231                        ; 0                 ; 0       ;
;      - display_word[12]~235                        ; 0                 ; 0       ;
;      - display_word[12]~236                        ; 0                 ; 0       ;
;      - display_word[12]~237                        ; 0                 ; 0       ;
;      - display_word[12]~243                        ; 0                 ; 0       ;
;      - display_word[12]~248                        ; 0                 ; 0       ;
;      - display_word[12]~249                        ; 0                 ; 0       ;
;      - display_word[12]~250                        ; 0                 ; 0       ;
;      - display_word[13]~254                        ; 0                 ; 0       ;
;      - display_word[13]~255                        ; 0                 ; 0       ;
;      - display_word[13]~256                        ; 0                 ; 0       ;
;      - display_word[13]~262                        ; 0                 ; 0       ;
;      - display_word[13]~267                        ; 0                 ; 0       ;
;      - display_word[13]~268                        ; 0                 ; 0       ;
;      - display_word[13]~269                        ; 0                 ; 0       ;
;      - display_word[14]~273                        ; 0                 ; 0       ;
;      - display_word[14]~274                        ; 0                 ; 0       ;
;      - display_word[14]~275                        ; 0                 ; 0       ;
;      - display_word[14]~281                        ; 0                 ; 0       ;
;      - display_word[14]~286                        ; 0                 ; 0       ;
;      - display_word[14]~287                        ; 0                 ; 0       ;
;      - display_word[14]~288                        ; 0                 ; 0       ;
;      - display_word[15]~292                        ; 0                 ; 0       ;
;      - display_word[15]~293                        ; 0                 ; 0       ;
;      - display_word[15]~294                        ; 0                 ; 0       ;
;      - display_word[15]~300                        ; 0                 ; 0       ;
;      - display_word[15]~305                        ; 0                 ; 0       ;
;      - display_word[15]~306                        ; 0                 ; 0       ;
;      - display_word[15]~307                        ; 0                 ; 0       ;
;      - led[1]~output                               ; 0                 ; 0       ;
; sw[6]                                              ;                   ;         ;
;      - display_word[1]~5                           ; 1                 ; 0       ;
;      - display_word[1]~6                           ; 1                 ; 0       ;
;      - display_word[8]~61                          ; 1                 ; 0       ;
;      - display_word[8]~62                          ; 1                 ; 0       ;
;      - led[6]~output                               ; 1                 ; 0       ;
; sw[4]                                              ;                   ;         ;
;      - mips:cpu_core|regfile:regfile_inst|Equal2~0 ; 0                 ; 0       ;
;      - display_word[1]~5                           ; 0                 ; 0       ;
;      - display_word[1]~6                           ; 0                 ; 0       ;
;      - display_word[0]~20                          ; 0                 ; 0       ;
;      - display_word[1]~40                          ; 0                 ; 0       ;
;      - display_word[8]~51                          ; 0                 ; 0       ;
;      - display_word[2]~60                          ; 0                 ; 0       ;
;      - display_word[8]~61                          ; 0                 ; 0       ;
;      - display_word[3]~81                          ; 0                 ; 0       ;
;      - display_word[4]~100                         ; 0                 ; 0       ;
;      - display_word[5]~119                         ; 0                 ; 0       ;
;      - display_word[6]~138                         ; 0                 ; 0       ;
;      - display_word[7]~157                         ; 0                 ; 0       ;
;      - display_word[8]~176                         ; 0                 ; 0       ;
;      - display_word[9]~195                         ; 0                 ; 0       ;
;      - display_word[10]~214                        ; 0                 ; 0       ;
;      - display_word[11]~233                        ; 0                 ; 0       ;
;      - display_word[12]~252                        ; 0                 ; 0       ;
;      - display_word[13]~271                        ; 0                 ; 0       ;
;      - display_word[14]~290                        ; 0                 ; 0       ;
;      - display_word[15]~309                        ; 0                 ; 0       ;
;      - led[4]~output                               ; 0                 ; 0       ;
; sw[5]                                              ;                   ;         ;
;      - display_word[1]~5                           ; 0                 ; 0       ;
;      - display_word[1]~6                           ; 0                 ; 0       ;
;      - display_word[0]~20                          ; 0                 ; 0       ;
;      - display_word[1]~40                          ; 0                 ; 0       ;
;      - display_word[8]~51                          ; 0                 ; 0       ;
;      - display_word[2]~60                          ; 0                 ; 0       ;
;      - display_word[8]~61                          ; 0                 ; 0       ;
;      - display_word[8]~62                          ; 0                 ; 0       ;
;      - display_word[3]~81                          ; 0                 ; 0       ;
;      - display_word[4]~100                         ; 0                 ; 0       ;
;      - display_word[5]~119                         ; 0                 ; 0       ;
;      - display_word[6]~138                         ; 0                 ; 0       ;
;      - display_word[7]~157                         ; 0                 ; 0       ;
;      - display_word[8]~176                         ; 0                 ; 0       ;
;      - display_word[9]~195                         ; 0                 ; 0       ;
;      - display_word[10]~214                        ; 0                 ; 0       ;
;      - display_word[11]~233                        ; 0                 ; 0       ;
;      - display_word[12]~252                        ; 0                 ; 0       ;
;      - display_word[13]~271                        ; 0                 ; 0       ;
;      - display_word[14]~290                        ; 0                 ; 0       ;
;      - display_word[15]~309                        ; 0                 ; 0       ;
;      - led[5]~output                               ; 0                 ; 0       ;
; clk_50                                             ;                   ;         ;
;      - edge_pulse:step_edge|pulse                  ; 1                 ; 0       ;
; reset_btn_n                                        ;                   ;         ;
;      - button_debouncer:reset_db|sync0~0           ; 1                 ; 0       ;
; step_btn_n                                         ;                   ;         ;
;      - button_debouncer:step_db|sync0~0            ; 1                 ; 0       ;
+----------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                           ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; button_debouncer:reset_db|cnt[17]~0            ; LABCELL_X2_Y8_N57    ; 31      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; button_debouncer:reset_db|stable_state         ; FF_X9_Y8_N32         ; 38      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; button_debouncer:step_db|cnt[0]~0              ; LABCELL_X64_Y2_N57   ; 27      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk_50                                         ; PIN_R20              ; 65      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk_50                                         ; PIN_R20              ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; edge_pulse:step_edge|pulse                     ; FF_X67_Y9_N22        ; 8759    ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; mips:cpu_core|ControlUnit:CU|Jump~0            ; LABCELL_X13_Y18_N6   ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10911    ; LABCELL_X48_Y25_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10913    ; LABCELL_X30_Y17_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10915    ; LABCELL_X35_Y24_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10917    ; LABCELL_X21_Y13_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10919    ; LABCELL_X27_Y18_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10921    ; LABCELL_X35_Y18_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10923    ; MLABCELL_X42_Y22_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10925    ; MLABCELL_X47_Y15_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10927    ; LABCELL_X41_Y20_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10929    ; MLABCELL_X32_Y23_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10931    ; MLABCELL_X42_Y25_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10933    ; MLABCELL_X25_Y21_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10935    ; LABCELL_X21_Y22_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10937    ; LABCELL_X27_Y22_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10939    ; LABCELL_X13_Y19_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10941    ; LABCELL_X33_Y22_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10943    ; LABCELL_X33_Y17_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10945    ; LABCELL_X30_Y23_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10947    ; LABCELL_X53_Y20_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10949    ; LABCELL_X36_Y12_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10951    ; LABCELL_X36_Y21_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10953    ; LABCELL_X36_Y17_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10955    ; MLABCELL_X42_Y21_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10957    ; MLABCELL_X50_Y17_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10959    ; LABCELL_X27_Y20_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10961    ; MLABCELL_X32_Y20_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10963    ; MLABCELL_X32_Y19_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10965    ; LABCELL_X22_Y23_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10967    ; LABCELL_X27_Y22_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10969    ; LABCELL_X36_Y22_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10971    ; LABCELL_X23_Y20_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10973    ; LABCELL_X28_Y24_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10975    ; LABCELL_X35_Y19_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10977    ; LABCELL_X27_Y21_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10979    ; LABCELL_X46_Y23_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10981    ; LABCELL_X28_Y20_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10983    ; LABCELL_X35_Y21_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10985    ; LABCELL_X46_Y26_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10987    ; LABCELL_X31_Y24_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10989    ; MLABCELL_X25_Y26_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10991    ; LABCELL_X40_Y28_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10993    ; LABCELL_X38_Y20_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10995    ; LABCELL_X41_Y23_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10997    ; LABCELL_X27_Y20_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~10999    ; LABCELL_X30_Y20_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11001    ; LABCELL_X30_Y20_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11003    ; LABCELL_X35_Y29_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11005    ; MLABCELL_X25_Y22_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11007    ; LABCELL_X27_Y21_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11009    ; LABCELL_X38_Y24_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11011    ; MLABCELL_X37_Y16_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11013    ; LABCELL_X28_Y20_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11015    ; LABCELL_X33_Y19_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11017    ; MLABCELL_X42_Y18_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11019    ; LABCELL_X38_Y20_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11021    ; MLABCELL_X32_Y20_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11023    ; LABCELL_X33_Y16_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11025    ; LABCELL_X36_Y16_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11027    ; LABCELL_X38_Y17_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11029    ; LABCELL_X35_Y19_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11031    ; LABCELL_X40_Y18_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11033    ; LABCELL_X40_Y18_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11035    ; LABCELL_X41_Y19_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11037    ; LABCELL_X23_Y20_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11038    ; MLABCELL_X25_Y17_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11039    ; LABCELL_X33_Y25_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11040    ; LABCELL_X35_Y19_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11041    ; MLABCELL_X37_Y19_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11042    ; MLABCELL_X25_Y19_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11043    ; LABCELL_X46_Y19_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11044    ; LABCELL_X45_Y21_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11045    ; LABCELL_X35_Y19_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11046    ; LABCELL_X35_Y23_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11047    ; LABCELL_X45_Y21_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11048    ; LABCELL_X41_Y25_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11049    ; LABCELL_X33_Y16_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11050    ; LABCELL_X21_Y13_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11051    ; LABCELL_X35_Y12_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11052    ; LABCELL_X28_Y20_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11053    ; LABCELL_X40_Y18_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11054    ; MLABCELL_X32_Y16_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11055    ; LABCELL_X35_Y21_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11056    ; LABCELL_X35_Y21_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11057    ; LABCELL_X31_Y20_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11058    ; MLABCELL_X25_Y23_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11059    ; LABCELL_X30_Y15_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11060    ; MLABCELL_X32_Y19_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11061    ; MLABCELL_X42_Y18_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11062    ; MLABCELL_X37_Y26_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11063    ; MLABCELL_X37_Y20_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11064    ; LABCELL_X31_Y26_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11065    ; LABCELL_X36_Y16_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11066    ; MLABCELL_X47_Y15_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11067    ; LABCELL_X21_Y9_N39   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11068    ; LABCELL_X22_Y23_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11069    ; LABCELL_X40_Y20_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11070    ; LABCELL_X35_Y19_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11071    ; MLABCELL_X25_Y20_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11072    ; LABCELL_X30_Y18_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11073    ; MLABCELL_X37_Y16_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11074    ; LABCELL_X30_Y17_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11075    ; LABCELL_X10_Y18_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11076    ; MLABCELL_X32_Y18_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11077    ; LABCELL_X40_Y20_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11078    ; MLABCELL_X42_Y22_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11079    ; LABCELL_X35_Y23_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11080    ; MLABCELL_X37_Y27_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11081    ; MLABCELL_X37_Y25_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11082    ; LABCELL_X28_Y23_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11083    ; LABCELL_X11_Y16_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11084    ; LABCELL_X28_Y20_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11085    ; MLABCELL_X32_Y18_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11086    ; LABCELL_X27_Y26_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11087    ; LABCELL_X27_Y22_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11088    ; LABCELL_X27_Y26_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11089    ; LABCELL_X28_Y25_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11090    ; LABCELL_X13_Y22_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11091    ; MLABCELL_X32_Y24_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11092    ; LABCELL_X23_Y20_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11093    ; LABCELL_X27_Y22_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11094    ; MLABCELL_X32_Y18_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11095    ; LABCELL_X30_Y20_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11096    ; LABCELL_X35_Y29_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11097    ; LABCELL_X28_Y24_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11098    ; LABCELL_X28_Y20_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11099    ; MLABCELL_X32_Y12_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11100    ; LABCELL_X35_Y19_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11101    ; LABCELL_X23_Y20_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11102    ; MLABCELL_X25_Y17_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11103    ; LABCELL_X22_Y14_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11104    ; LABCELL_X33_Y17_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11105    ; LABCELL_X23_Y17_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11106    ; MLABCELL_X25_Y14_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11107    ; MLABCELL_X32_Y18_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11108    ; LABCELL_X30_Y19_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11109    ; LABCELL_X30_Y15_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11110    ; MLABCELL_X25_Y7_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11111    ; LABCELL_X30_Y18_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11112    ; LABCELL_X28_Y11_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11113    ; LABCELL_X30_Y20_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11114    ; LABCELL_X40_Y10_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11115    ; LABCELL_X31_Y15_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11116    ; MLABCELL_X37_Y16_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11117    ; LABCELL_X30_Y9_N27   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11118    ; MLABCELL_X25_Y19_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11119    ; LABCELL_X33_Y17_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11120    ; LABCELL_X18_Y13_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11121    ; LABCELL_X27_Y22_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11122    ; LABCELL_X45_Y21_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11123    ; LABCELL_X30_Y15_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11124    ; MLABCELL_X32_Y18_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11125    ; LABCELL_X27_Y12_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11126    ; LABCELL_X31_Y8_N54   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11127    ; LABCELL_X30_Y18_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11128    ; MLABCELL_X32_Y18_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11129    ; LABCELL_X30_Y20_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11130    ; LABCELL_X36_Y15_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11131    ; MLABCELL_X42_Y18_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11132    ; LABCELL_X38_Y20_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11133    ; MLABCELL_X32_Y12_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11134    ; LABCELL_X35_Y23_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11135    ; LABCELL_X45_Y21_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11136    ; LABCELL_X36_Y19_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11137    ; LABCELL_X33_Y16_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11138    ; MLABCELL_X42_Y22_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11139    ; MLABCELL_X37_Y20_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11140    ; LABCELL_X33_Y22_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11141    ; LABCELL_X31_Y15_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11142    ; MLABCELL_X42_Y22_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11143    ; LABCELL_X36_Y19_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11144    ; LABCELL_X33_Y21_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11145    ; MLABCELL_X37_Y16_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11146    ; LABCELL_X30_Y20_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11147    ; LABCELL_X23_Y20_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11148    ; LABCELL_X35_Y29_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11149    ; MLABCELL_X32_Y19_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11150    ; LABCELL_X27_Y12_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11151    ; LABCELL_X35_Y15_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11152    ; LABCELL_X28_Y20_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11153    ; LABCELL_X30_Y11_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11154    ; LABCELL_X36_Y12_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11155    ; LABCELL_X28_Y11_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11156    ; LABCELL_X35_Y12_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11157    ; LABCELL_X30_Y11_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11158    ; LABCELL_X28_Y20_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11159    ; LABCELL_X22_Y23_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11160    ; LABCELL_X27_Y20_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11161    ; LABCELL_X28_Y18_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11162    ; LABCELL_X41_Y18_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11163    ; LABCELL_X40_Y18_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11164    ; LABCELL_X27_Y18_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11165    ; LABCELL_X27_Y12_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11166    ; MLABCELL_X25_Y17_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11167    ; MLABCELL_X25_Y19_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11168    ; LABCELL_X38_Y20_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11169    ; LABCELL_X21_Y13_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11170    ; MLABCELL_X25_Y14_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11171    ; MLABCELL_X25_Y24_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11172    ; MLABCELL_X42_Y22_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11173    ; LABCELL_X33_Y15_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11174    ; LABCELL_X35_Y19_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11175    ; LABCELL_X18_Y13_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11176    ; MLABCELL_X42_Y22_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11177    ; LABCELL_X28_Y23_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11178    ; MLABCELL_X25_Y29_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11179    ; LABCELL_X27_Y22_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11180    ; LABCELL_X30_Y19_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11181    ; LABCELL_X28_Y24_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11182    ; LABCELL_X27_Y20_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11183    ; LABCELL_X45_Y21_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11184    ; LABCELL_X41_Y23_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11185    ; LABCELL_X35_Y12_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11186    ; LABCELL_X35_Y24_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11187    ; LABCELL_X30_Y17_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11188    ; LABCELL_X38_Y20_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11189    ; MLABCELL_X25_Y25_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11190    ; MLABCELL_X25_Y20_N42 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11191    ; MLABCELL_X32_Y20_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11192    ; LABCELL_X35_Y19_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11193    ; LABCELL_X35_Y12_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11194    ; LABCELL_X27_Y22_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11195    ; LABCELL_X22_Y20_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11196    ; LABCELL_X23_Y20_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11197    ; MLABCELL_X25_Y22_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11198    ; LABCELL_X35_Y19_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11199    ; LABCELL_X45_Y21_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11200    ; LABCELL_X36_Y19_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11201    ; LABCELL_X28_Y20_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11202    ; LABCELL_X35_Y21_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11203    ; LABCELL_X30_Y18_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11204    ; MLABCELL_X32_Y24_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11205    ; LABCELL_X22_Y23_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11206    ; LABCELL_X27_Y19_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11207    ; LABCELL_X33_Y17_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11208    ; LABCELL_X36_Y19_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11209    ; LABCELL_X28_Y20_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11210    ; LABCELL_X30_Y20_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11211    ; LABCELL_X30_Y20_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11212    ; LABCELL_X35_Y29_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11213    ; LABCELL_X28_Y18_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11214    ; LABCELL_X27_Y21_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11215    ; MLABCELL_X32_Y20_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11216    ; MLABCELL_X37_Y16_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11217    ; MLABCELL_X25_Y18_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11218    ; LABCELL_X40_Y28_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11219    ; MLABCELL_X42_Y18_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11220    ; LABCELL_X38_Y20_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11221    ; LABCELL_X21_Y17_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11222    ; LABCELL_X33_Y16_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11223    ; LABCELL_X36_Y16_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11224    ; LABCELL_X40_Y17_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11225    ; LABCELL_X35_Y19_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11226    ; LABCELL_X40_Y18_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11227    ; LABCELL_X40_Y18_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11228    ; LABCELL_X27_Y18_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|dataMemory:data_mem|mem~11229    ; LABCELL_X23_Y17_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~0  ; MLABCELL_X14_Y19_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~1  ; LABCELL_X15_Y19_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~10 ; LABCELL_X15_Y19_N3   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~11 ; MLABCELL_X19_Y18_N24 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~12 ; LABCELL_X15_Y19_N57  ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~13 ; LABCELL_X15_Y19_N24  ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~14 ; MLABCELL_X19_Y17_N15 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~2  ; LABCELL_X15_Y19_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~3  ; MLABCELL_X19_Y17_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~4  ; LABCELL_X15_Y19_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~5  ; MLABCELL_X14_Y19_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~6  ; MLABCELL_X19_Y17_N0  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~7  ; LABCELL_X15_Y19_N0   ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~8  ; MLABCELL_X19_Y17_N48 ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Decoder0~9  ; LABCELL_X15_Y19_N36  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mips:cpu_core|regfile:regfile_inst|Equal1~0    ; LABCELL_X18_Y17_N21  ; 8204    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                ;
+----------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                       ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+---------------+---------+----------------------+------------------+---------------------------+
; clk_50                     ; PIN_R20       ; 65      ; Global Clock         ; GCLK9            ; --                        ;
; edge_pulse:step_edge|pulse ; FF_X67_Y9_N22 ; 8759    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------+---------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; mips:cpu_core|regfile:regfile_inst|Equal1~0 ; 8204    ;
; mips:cpu_core|alu:ALU_inst|Mux25~1          ; 964     ;
; mips:cpu_core|alu:ALU_inst|Mux24~1          ; 964     ;
; mips:cpu_core|alu:ALU_inst|Mux27~1          ; 961     ;
; mips:cpu_core|alu:ALU_inst|Mux26~2          ; 961     ;
; mips:cpu_core|alu:ALU_inst|Mux29~1          ; 958     ;
; mips:cpu_core|alu:ALU_inst|Mux28~1          ; 958     ;
+---------------------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 21,009 / 217,884 ( 10 % ) ;
; C12 interconnects            ; 1,066 / 10,080 ( 11 % )   ;
; C2 interconnects             ; 8,579 / 87,208 ( 10 % )   ;
; C4 interconnects             ; 5,639 / 41,360 ( 14 % )   ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 733 / 217,884 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 2,935 / 58,160 ( 5 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 1,435 / 9,228 ( 16 % )    ;
; R14/C12 interconnect drivers ; 2,241 / 15,096 ( 15 % )   ;
; R3 interconnects             ; 10,346 / 94,896 ( 11 % )  ;
; R6 interconnects             ; 18,222 / 194,640 ( 9 % )  ;
; Spine clocks                 ; 7 / 180 ( 4 % )           ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 47           ; 0            ; 47           ; 0            ; 0            ; 51        ; 47           ; 0            ; 51        ; 51        ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 51           ; 4            ; 51           ; 51           ; 0         ; 4            ; 51           ; 0         ; 0         ; 51           ; 13           ; 51           ; 51           ; 51           ; 51           ; 13           ; 51           ; 51           ; 51           ; 51           ; 13           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; sw[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_btn_n        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; step_btn_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                               ;
+----------------------------+----------------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s)       ; Delay Added in ns ;
+----------------------------+----------------------------+-------------------+
; clk_50                     ; edge_pulse:step_edge|pulse ; 4.3               ;
; clk_50                     ; clk_50                     ; 2.6               ;
; edge_pulse:step_edge|pulse ; edge_pulse:step_edge|pulse ; 2.1               ;
+----------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                     ;
+-----------------------------------------------+-----------------------------------------------+-------------------+
; Source Register                               ; Destination Register                          ; Delay Added in ns ;
+-----------------------------------------------+-----------------------------------------------+-------------------+
; edge_pulse:step_edge|prev                     ; edge_pulse:step_edge|pulse                    ; 1.234             ;
; button_debouncer:reset_db|stable_state        ; mips:cpu_core|PC:pc_inst|PC_out[15]           ; 0.957             ;
; button_debouncer:step_db|stable_state         ; edge_pulse:step_edge|pulse                    ; 0.614             ;
; mips:cpu_core|PC:pc_inst|PC_out[4]            ; mips:cpu_core|PC:pc_inst|PC_out[3]            ; 0.558             ;
; mips:cpu_core|PC:pc_inst|PC_out[6]            ; mips:cpu_core|PC:pc_inst|PC_out[3]            ; 0.558             ;
; mips:cpu_core|PC:pc_inst|PC_out[3]            ; mips:cpu_core|PC:pc_inst|PC_out[3]            ; 0.558             ;
; mips:cpu_core|PC:pc_inst|PC_out[5]            ; mips:cpu_core|PC:pc_inst|PC_out[3]            ; 0.558             ;
; mips:cpu_core|PC:pc_inst|PC_out[2]            ; mips:cpu_core|PC:pc_inst|PC_out[3]            ; 0.558             ;
; mips:cpu_core|PC:pc_inst|PC_out[7]            ; mips:cpu_core|PC:pc_inst|PC_out[3]            ; 0.558             ;
; mips:cpu_core|dataMemory:data_mem|mem~7743    ; mips:cpu_core|regfile:regfile_inst|rf[21][31] ; 0.355             ;
; mips:cpu_core|dataMemory:data_mem|mem~8170    ; mips:cpu_core|regfile:regfile_inst|rf[19][10] ; 0.286             ;
; button_debouncer:step_db|cnt[11]              ; button_debouncer:step_db|stable_state         ; 0.264             ;
; button_debouncer:step_db|cnt[16]              ; button_debouncer:step_db|stable_state         ; 0.251             ;
; button_debouncer:step_db|cnt[15]              ; button_debouncer:step_db|stable_state         ; 0.251             ;
; button_debouncer:step_db|cnt[14]              ; button_debouncer:step_db|stable_state         ; 0.251             ;
; button_debouncer:step_db|cnt[13]              ; button_debouncer:step_db|stable_state         ; 0.251             ;
; button_debouncer:step_db|cnt[12]              ; button_debouncer:step_db|stable_state         ; 0.251             ;
; button_debouncer:step_db|cnt[17]              ; button_debouncer:step_db|stable_state         ; 0.251             ;
; button_debouncer:step_db|sync1                ; button_debouncer:step_db|stable_state         ; 0.245             ;
; mips:cpu_core|dataMemory:data_mem|mem~56      ; mips:cpu_core|regfile:regfile_inst|rf[21][24] ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[0][20]  ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[2][20]  ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[11][20] ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[10][20] ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[9][20]  ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[13][20] ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[12][20] ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[14][20] ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[8][20]  ; mips:cpu_core|dataMemory:data_mem|mem~8180    ; 0.194             ;
; mips:cpu_core|regfile:regfile_inst|rf[0][8]   ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[13][8]  ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[12][8]  ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[14][8]  ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[9][8]   ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[2][8]   ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[11][8]  ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[10][8]  ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|regfile:regfile_inst|rf[8][8]   ; mips:cpu_core|dataMemory:data_mem|mem~8168    ; 0.151             ;
; mips:cpu_core|dataMemory:data_mem|mem~6794    ; mips:cpu_core|regfile:regfile_inst|rf[19][10] ; 0.150             ;
; mips:cpu_core|regfile:regfile_inst|rf[0][23]  ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[9][23]  ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[2][23]  ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[11][23] ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[10][23] ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[12][23] ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[13][23] ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[14][23] ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|regfile:regfile_inst|rf[8][23]  ; mips:cpu_core|dataMemory:data_mem|mem~8183    ; 0.125             ;
; mips:cpu_core|dataMemory:data_mem|mem~3120    ; mips:cpu_core|regfile:regfile_inst|rf[19][16] ; 0.121             ;
+-----------------------------------------------+-----------------------------------------------+-------------------+
Note: This table only shows the top 49 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "mips_fpga_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 51 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): edge_pulse:step_edge|pulse~CLKENA0 with 8702 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk_50~inputCLKENA0 with 43 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_fpga_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:05:38
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 53% of the available device resources in the region that extends from location X34_Y12 to location X45_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:00
Info (11888): Total time spent on timing analysis during the Fitter is 30.87 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Info (144001): Generated suppressed messages file C:/Users/kyeen/Documents/ELEC4720/quartus_projects/Assignment_2/output_files/mips_fpga_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7802 megabytes
    Info: Processing ended: Mon Oct 27 11:23:42 2025
    Info: Elapsed time: 00:15:32
    Info: Total CPU time (on all processors): 01:22:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/kyeen/Documents/ELEC4720/quartus_projects/Assignment_2/output_files/mips_fpga_top.fit.smsg.


