[2017-03-20 13:00:32] Felipe "Juca" Sanches added Aylons Hazzud
[2017-03-20 13:17:37] Aylons Hazzud: Olar
[2017-03-20 13:18:33] Felipe "Juca" Sanches: Pessoal, o @aylons est√° planejando trabalhar com a gente numa r√©plica do Patinho Feio em FPGA
[2017-03-20 13:18:52] Felipe "Juca" Sanches: a ser iniciada durante o Garoa Hacker Camp #1, dia primeiro de Abril de 2017
[2017-03-20 13:19:55] Felipe "Juca" Sanches: Tiago @Belimawr , estamos pensando em usar o seu painel virtual para interfacear com a FPGA para visualizar o funcionamento dos circuitos sintetizados.
[2017-03-20 13:20:54] Felipe "Juca" Sanches: E acho que seria bacana tamb√©m fazer um segundo painel virtual mas com os LEDs daquela plaquinha de debugging que eu bolei (CDE3-DEBUG)
[2017-03-20 13:21:33] Felipe "Juca" Sanches: https://forum.fiozera.com.br/uploads/default/original/1X/ae0938e568c11dd05c4785c647fd89d6f3fcbd1e.png
[2017-03-20 13:24:24] Felipe "Juca" Sanches (in reply to Felipe "Juca" Sanches): @aylons N√£o sei se voc√™ tem acesso ao hist√≥rico de mensagens aqui do grupo, mas aqui est√° um screenshot do painel virtual
[2017-03-20 13:24:50] Aylons Hazzud: Legal
[2017-03-20 13:24:57] Aylons Hazzud: Vou ver como eu consigo interfacear com o codigo
[2017-03-20 13:25:11] Felipe "Juca" Sanches: maravilha!
[2017-03-20 13:25:42] Aylons Hazzud: Peguei uma placa de FPGA emprestada aqui no trabalho, coisa velha, mas deve servir bem
[2017-03-20 13:31:54] Felipe "Juca" Sanches changed group photo
[2017-03-20 13:35:30] Tiago Queiroz: Legal!

Acho uma boa id√©ia
[2017-03-20 13:36:05] Tiago Queiroz: Podemos.pegar um modelo dessa placa de debug tb e fazer virtual
[2017-03-20 13:36:14] Tiago Queiroz: S√≥ tem que ver como fica o.protocolo
[2017-03-20 13:36:31] Aylons Hazzud: Como voce le que leds ficam acessos ou apagados no painel virtual?
[2017-03-20 13:36:56] Tiago Queiroz: N√£o lembro de cabe√ßa se j√° tem toda essa informa√ß√£o detalhada no emulador do arduino
[2017-03-20 13:37:03] Tiago Queiroz: Pela porta serial
[2017-03-20 13:37:17] Tiago Queiroz: Uma string gigante com 0s e 1s
[2017-03-20 13:37:40] Aylons Hazzud: √ìtimo, eu posso fazer a mesma coisa saindo da FPGA
[2017-03-20 13:37:45] Tiago Queiroz: N√£o √© a forma.mais eficiente... entretanto √© r√°pido de fazer e funciona bem
[2017-03-20 13:38:23] Tiago Queiroz: O vetor dos Leds est√° com a mesma configura√ß√£o que Juca usou no emulador do arduino
[2017-03-20 13:41:01] Aylons Hazzud: √©, o mais eficiente seria transmitir binario, codificado em hexa, mas n√£o precisa ser eficiente
[2017-03-20 13:45:22] Tiago Queiroz: Exato
[2017-03-20 13:45:34] Tiago Queiroz: S√≥ precisa funcionar.
[2017-03-20 13:46:02] Aylons Hazzud: Bem, preciso voltar ao trabalho, amanh√£ √† noite devo ver isso.
[2017-03-20 13:46:10] Tiago Queiroz: Depois quando Juca quiser muito a performance igual a do.patinho feio original a gente refatora as partes lentas.
[2017-03-20 13:46:16] Tiago Queiroz: Blz
[2017-03-20 14:03:49] Felipe "Juca" Sanches (in reply to Tiago Queiroz): eu cheguei a editar essa parte do protocolo. Agora t√¥ mandando em 20 bytes de caracteres hexa (ou seja, 4 bits por caractere transmitido) em vez dos 80 bytes com 1 bit por caractere no esquema da string de zeros e uns
[2017-03-20 14:05:03] C√°ssia Sampaio (in reply to Felipe "Juca" Sanches): üëåüèª
[2017-03-20 14:05:54] Felipe "Juca" Sanches: A performance do painel virtual t√° meio ruim, eu acho. N√£o t√° claro se o gargalo √© no protocolo de envio do status dos LEDs ou se √© o processing que tem uma performance muito ruim pra renderizar. S√≥ sei que a sensa√ß√£o visual √© de que est√° perdendo "frames" da anima√ß√£o
[2017-03-20 14:06:16] C√°ssia Sampaio: eu to meio away pq tive que deixar um projeto do trabalho pronto pra hoje, sugest√µes de uma parte pra eu pegar?
[2017-03-20 14:07:06] Felipe "Juca" Sanches (in reply to C√°ssia Sampaio): ah, tem v√°rias coisas. √â um projeto que se abre em √°rvore, com in√∫meras ramifica√ß√µes. D√° uma olhadinha de novo l√° no wiki pra ver se algo te interessa
[2017-03-20 14:07:14] Felipe "Juca" Sanches: http://garoa.net.br/wiki/Patinho_Feio
[2017-03-20 14:07:48] C√°ssia Sampaio: demorou
[2017-03-20 14:48:38] Tiago Queiroz (in reply to Felipe "Juca" Sanches): Legal, vou ver como ficou ^^
[2017-03-20 14:49:26] Tiago Queiroz (in reply to Felipe "Juca" Sanches): O processing tamb√©m n√£o √© muito perform√°tico... como eu s√≥ rodei com um delay grande no.emulador do arduino, eu n√£o senti isso.
[2017-03-20 14:50:09] Tiago Queiroz: Hoje a noite vou ver como.ficou r fazer algo.para ler.os inputs
[2017-03-20 14:53:42] Felipe "Juca" Sanches (in reply to Tiago Queiroz): eu observei isso ao rodar no arduino a demo de piscar leds (e n√£o a emula√ß√£o passo-a-passo).
[2017-03-20 20:40:45] Vinicius Mesel: Ai galera, eu n√£o me comuniquei muito durante este tempo que eu estou no grupo pq estava ocupado, mas o Juca pediu para eu me apresentar. Para quem j√° me conhece, pode pular a msg... Eu sou Vinicius, estudo Engenharia da Computa√ß√£o
[2017-03-20 21:38:44] Felipe "Juca" Sanches: 10 minutos atr√°s recebi um email do Alexandre Tabajara com o t√≠tulo: "ROMs do sistema 600 (raro, incrivelmente raro)", com as ROMs em anexo e com a seguinte descri√ß√£o: "ROMs do sistema 600 da prologica. Teoricamente √© um Intertec Superbrain com uma modificacao na placa (subistituicao do banco de 36 memorias 4116 para 8 memorias 4164, eliminando o -5V e o -12V da placa). Por favor, adicione ao pool do MAME." Algu√©m aqui se interessa em estudar mais sobre esse sistema e emul√°-lo no MAME ?
[2017-03-20 22:39:53] Felipe "Juca" Sanches: E ele tamb√©m disse: "Eu to documentando o resto (semelhan√ßas com o intertec superbrain), tela de boot, foto da placa, etc...Depois se quiser te passo."
