BUF_SWAP_32BIT,VAR_0
CP_DEBUG,VAR_1
CP_RB_BASE,VAR_2
CP_RB_CNTL,VAR_3
CP_RB_RPTR,VAR_4
CP_RB_RPTR_ADDR,VAR_5
CP_RB_RPTR_ADDR_HI,VAR_6
CP_RB_RPTR_WR,VAR_7
CP_RB_WPTR,VAR_8
CP_RB_WPTR_DELAY,VAR_9
CP_SEM_WAIT_TIMER,VAR_10
GRBM_SOFT_RESET,VAR_11
RADEON_GPU_PAGE_SIZE,VAR_12
RADEON_RING_TYPE_GFX_INDEX,VAR_13
RADEON_WB_CP_RPTR_OFFSET,VAR_14
RADEON_WB_SCRATCH_OFFSET,VAR_15
RB_NO_UPDATE,VAR_16
RB_RPTR_WR_ENA,VAR_17
RREG32,FUNC_0
SCRATCH_ADDR,VAR_18
SCRATCH_UMSK,VAR_19
SOFT_RESET_CP,VAR_20
WREG32,FUNC_1
drm_order,FUNC_2
mdelay,FUNC_3
r600_cp_start,FUNC_4
radeon_ring_test,FUNC_5
upper_32_bits,FUNC_6
r600_cp_resume,FUNC_7
rdev,VAR_21
ring,VAR_22
tmp,VAR_23
rb_bufsz,VAR_24
r,VAR_25
