#ifndef _REG_IOMUX_H
#define _REG_IOMUX_H

/***************************************************
 *
 *             IOMUX
 *
 ***************************************************/


/*
 *  IOMUX instance offsets
 ****************************************************************************************
 */
#define IOMUX 0x40160000

/*
 *  IOMUX_GPIO_00 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_00_OFFSETADDRESS    0x00000000  /* RW */
#define IOMUX_GPIO_00_BITOFFSET        0
#define IOMUX_GPIO_00_BITFIELDSIZE     32
#define IOMUX_GPIO_00_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_00_INIT             0x00000000
/*
 *  IOMUX_GPIO_00_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_00_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_00_OFFSETADDRESS
#define IOMUX_GPIO_00_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_00_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_00_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_00_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_01 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_01_OFFSETADDRESS    0x00000004  /* RW */
#define IOMUX_GPIO_01_BITOFFSET        0
#define IOMUX_GPIO_01_BITFIELDSIZE     32
#define IOMUX_GPIO_01_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_01_INIT             0x00000000
/*
 *  IOMUX_GPIO_01_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_01_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_01_OFFSETADDRESS
#define IOMUX_GPIO_01_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_01_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_01_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_01_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_02 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_02_OFFSETADDRESS    0x00000008  /* RW */
#define IOMUX_GPIO_02_BITOFFSET        0
#define IOMUX_GPIO_02_BITFIELDSIZE     32
#define IOMUX_GPIO_02_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_02_INIT             0x00000000
/*
 *  IOMUX_GPIO_02_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_02_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_02_OFFSETADDRESS
#define IOMUX_GPIO_02_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_02_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_02_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_02_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_03 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_03_OFFSETADDRESS    0x0000000c  /* RW */
#define IOMUX_GPIO_03_BITOFFSET        0
#define IOMUX_GPIO_03_BITFIELDSIZE     32
#define IOMUX_GPIO_03_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_03_INIT             0x00000000
/*
 *  IOMUX_GPIO_03_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_03_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_03_OFFSETADDRESS
#define IOMUX_GPIO_03_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_03_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_03_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_03_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_04 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_04_OFFSETADDRESS    0x00000010  /* RW */
#define IOMUX_GPIO_04_BITOFFSET        0
#define IOMUX_GPIO_04_BITFIELDSIZE     32
#define IOMUX_GPIO_04_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_04_INIT             0x00000000
/*
 *  IOMUX_GPIO_04_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_04_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_04_OFFSETADDRESS
#define IOMUX_GPIO_04_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_04_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_04_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_04_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_05 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_05_OFFSETADDRESS    0x00000014  /* RW */
#define IOMUX_GPIO_05_BITOFFSET        0
#define IOMUX_GPIO_05_BITFIELDSIZE     32
#define IOMUX_GPIO_05_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_05_INIT             0x00000000
/*
 *  IOMUX_GPIO_05_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_05_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_05_OFFSETADDRESS
#define IOMUX_GPIO_05_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_05_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_05_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_05_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_06 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_06_OFFSETADDRESS    0x00000018  /* RW */
#define IOMUX_GPIO_06_BITOFFSET        0
#define IOMUX_GPIO_06_BITFIELDSIZE     32
#define IOMUX_GPIO_06_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_06_INIT             0x00000000
/*
 *  IOMUX_GPIO_06_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_06_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_06_OFFSETADDRESS
#define IOMUX_GPIO_06_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_06_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_06_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_06_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_07 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_07_OFFSETADDRESS    0x0000001c  /* RW */
#define IOMUX_GPIO_07_BITOFFSET        0
#define IOMUX_GPIO_07_BITFIELDSIZE     32
#define IOMUX_GPIO_07_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_07_INIT             0x00000000
/*
 *  IOMUX_GPIO_07_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_07_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_07_OFFSETADDRESS
#define IOMUX_GPIO_07_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_07_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_07_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_07_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_08 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_08_OFFSETADDRESS    0x00000020  /* RW */
#define IOMUX_GPIO_08_BITOFFSET        0
#define IOMUX_GPIO_08_BITFIELDSIZE     32
#define IOMUX_GPIO_08_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_08_INIT             0x00000000
/*
 *  IOMUX_GPIO_08_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_08_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_08_OFFSETADDRESS
#define IOMUX_GPIO_08_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_08_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_08_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_08_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_09 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_09_OFFSETADDRESS    0x00000024  /* RW */
#define IOMUX_GPIO_09_BITOFFSET        0
#define IOMUX_GPIO_09_BITFIELDSIZE     32
#define IOMUX_GPIO_09_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_09_INIT             0x00000000
/*
 *  IOMUX_GPIO_09_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_09_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_09_OFFSETADDRESS
#define IOMUX_GPIO_09_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_09_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_09_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_09_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_10 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_10_OFFSETADDRESS    0x00000028  /* RW */
#define IOMUX_GPIO_10_BITOFFSET        0
#define IOMUX_GPIO_10_BITFIELDSIZE     32
#define IOMUX_GPIO_10_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_10_INIT             0x00000000
/*
 *  IOMUX_GPIO_10_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_10_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_10_OFFSETADDRESS
#define IOMUX_GPIO_10_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_10_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_10_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_10_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_11 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_11_OFFSETADDRESS    0x0000002c  /* RW */
#define IOMUX_GPIO_11_BITOFFSET        0
#define IOMUX_GPIO_11_BITFIELDSIZE     32
#define IOMUX_GPIO_11_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_11_INIT             0x00000000
/*
 *  IOMUX_GPIO_11_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_11_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_11_OFFSETADDRESS
#define IOMUX_GPIO_11_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_11_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_11_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_11_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_12 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_12_OFFSETADDRESS    0x00000030  /* RW */
#define IOMUX_GPIO_12_BITOFFSET        0
#define IOMUX_GPIO_12_BITFIELDSIZE     32
#define IOMUX_GPIO_12_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_12_INIT             0x00000000
/*
 *  IOMUX_GPIO_12_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_12_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_12_OFFSETADDRESS
#define IOMUX_GPIO_12_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_12_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_12_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_12_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_13 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_13_OFFSETADDRESS    0x00000034  /* RW */
#define IOMUX_GPIO_13_BITOFFSET        0
#define IOMUX_GPIO_13_BITFIELDSIZE     32
#define IOMUX_GPIO_13_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_13_INIT             0x00000000
/*
 *  IOMUX_GPIO_13_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_13_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_13_OFFSETADDRESS
#define IOMUX_GPIO_13_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_13_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_13_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_13_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_14 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_14_OFFSETADDRESS    0x00000038  /* RW */
#define IOMUX_GPIO_14_BITOFFSET        0
#define IOMUX_GPIO_14_BITFIELDSIZE     32
#define IOMUX_GPIO_14_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_14_INIT             0x00000000
/*
 *  IOMUX_GPIO_14_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_14_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_14_OFFSETADDRESS
#define IOMUX_GPIO_14_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_14_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_14_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_14_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_15 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_15_OFFSETADDRESS    0x0000003c  /* RW */
#define IOMUX_GPIO_15_BITOFFSET        0
#define IOMUX_GPIO_15_BITFIELDSIZE     32
#define IOMUX_GPIO_15_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_15_INIT             0x00000000
/*
 *  IOMUX_GPIO_15_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_15_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_15_OFFSETADDRESS
#define IOMUX_GPIO_15_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_15_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_15_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_15_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_16 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_16_OFFSETADDRESS    0x00000040  /* RW */
#define IOMUX_GPIO_16_BITOFFSET        0
#define IOMUX_GPIO_16_BITFIELDSIZE     32
#define IOMUX_GPIO_16_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_16_INIT             0x00000000
/*
 *  IOMUX_GPIO_16_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_16_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_16_OFFSETADDRESS
#define IOMUX_GPIO_16_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_16_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_16_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_16_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_17 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_17_OFFSETADDRESS    0x00000044  /* RW */
#define IOMUX_GPIO_17_BITOFFSET        0
#define IOMUX_GPIO_17_BITFIELDSIZE     32
#define IOMUX_GPIO_17_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_17_INIT             0x00000000
/*
 *  IOMUX_GPIO_17_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_17_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_17_OFFSETADDRESS
#define IOMUX_GPIO_17_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_17_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_17_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_17_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_18 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_18_OFFSETADDRESS    0x00000048  /* RW */
#define IOMUX_GPIO_18_BITOFFSET        0
#define IOMUX_GPIO_18_BITFIELDSIZE     32
#define IOMUX_GPIO_18_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_18_INIT             0x00000000
/*
 *  IOMUX_GPIO_18_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_18_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_18_OFFSETADDRESS
#define IOMUX_GPIO_18_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_18_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_18_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_18_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_19 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_19_OFFSETADDRESS    0x0000004c  /* RW */
#define IOMUX_GPIO_19_BITOFFSET        0
#define IOMUX_GPIO_19_BITFIELDSIZE     32
#define IOMUX_GPIO_19_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_19_INIT             0x00000000
/*
 *  IOMUX_GPIO_19_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_19_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_19_OFFSETADDRESS
#define IOMUX_GPIO_19_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_19_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_19_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_19_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_20 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_20_OFFSETADDRESS    0x00000050  /* RW */
#define IOMUX_GPIO_20_BITOFFSET        0
#define IOMUX_GPIO_20_BITFIELDSIZE     32
#define IOMUX_GPIO_20_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_20_INIT             0x00000000
/*
 *  IOMUX_GPIO_20_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_20_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_20_OFFSETADDRESS
#define IOMUX_GPIO_20_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_20_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_20_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_20_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_21 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_21_OFFSETADDRESS    0x00000054  /* RW */
#define IOMUX_GPIO_21_BITOFFSET        0
#define IOMUX_GPIO_21_BITFIELDSIZE     32
#define IOMUX_GPIO_21_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_21_INIT             0x00000000
/*
 *  IOMUX_GPIO_21_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_21_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_21_OFFSETADDRESS
#define IOMUX_GPIO_21_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_21_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_21_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_21_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_22 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_22_OFFSETADDRESS    0x00000058  /* RW */
#define IOMUX_GPIO_22_BITOFFSET        0
#define IOMUX_GPIO_22_BITFIELDSIZE     32
#define IOMUX_GPIO_22_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_22_INIT             0x00000000
/*
 *  IOMUX_GPIO_22_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_22_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_22_OFFSETADDRESS
#define IOMUX_GPIO_22_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_22_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_22_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_22_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_23 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_23_OFFSETADDRESS    0x0000005c  /* RW */
#define IOMUX_GPIO_23_BITOFFSET        0
#define IOMUX_GPIO_23_BITFIELDSIZE     32
#define IOMUX_GPIO_23_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_23_INIT             0x00000000
/*
 *  IOMUX_GPIO_23_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_23_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_23_OFFSETADDRESS
#define IOMUX_GPIO_23_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_23_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_23_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_23_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_24 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_24_OFFSETADDRESS    0x00000060  /* RW */
#define IOMUX_GPIO_24_BITOFFSET        0
#define IOMUX_GPIO_24_BITFIELDSIZE     32
#define IOMUX_GPIO_24_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_24_INIT             0x00000000
/*
 *  IOMUX_GPIO_24_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_24_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_24_OFFSETADDRESS
#define IOMUX_GPIO_24_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_24_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_24_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_24_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_25 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_25_OFFSETADDRESS    0x00000064  /* RW */
#define IOMUX_GPIO_25_BITOFFSET        0
#define IOMUX_GPIO_25_BITFIELDSIZE     32
#define IOMUX_GPIO_25_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_25_INIT             0x00000000
/*
 *  IOMUX_GPIO_25_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_25_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_25_OFFSETADDRESS
#define IOMUX_GPIO_25_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_25_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_25_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_25_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_26 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_26_OFFSETADDRESS    0x00000068  /* RW */
#define IOMUX_GPIO_26_BITOFFSET        0
#define IOMUX_GPIO_26_BITFIELDSIZE     32
#define IOMUX_GPIO_26_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_26_INIT             0x00000000
/*
 *  IOMUX_GPIO_26_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_26_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_26_OFFSETADDRESS
#define IOMUX_GPIO_26_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_26_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_26_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_26_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_27 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_27_OFFSETADDRESS    0x0000006c  /* RW */
#define IOMUX_GPIO_27_BITOFFSET        0
#define IOMUX_GPIO_27_BITFIELDSIZE     32
#define IOMUX_GPIO_27_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_27_INIT             0x00000000
/*
 *  IOMUX_GPIO_27_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_27_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_27_OFFSETADDRESS
#define IOMUX_GPIO_27_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_27_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_27_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_27_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_28 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_28_OFFSETADDRESS    0x00000070  /* RW */
#define IOMUX_GPIO_28_BITOFFSET        0
#define IOMUX_GPIO_28_BITFIELDSIZE     32
#define IOMUX_GPIO_28_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_28_INIT             0x00000000
/*
 *  IOMUX_GPIO_28_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_28_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_28_OFFSETADDRESS
#define IOMUX_GPIO_28_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_28_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_28_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_28_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_29 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_29_OFFSETADDRESS    0x00000074  /* RW */
#define IOMUX_GPIO_29_BITOFFSET        0
#define IOMUX_GPIO_29_BITFIELDSIZE     32
#define IOMUX_GPIO_29_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_29_INIT             0x00000000
/*
 *  IOMUX_GPIO_29_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_29_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_29_OFFSETADDRESS
#define IOMUX_GPIO_29_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_29_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_29_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_29_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_30 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_30_OFFSETADDRESS    0x00000078  /* RW */
#define IOMUX_GPIO_30_BITOFFSET        0
#define IOMUX_GPIO_30_BITFIELDSIZE     32
#define IOMUX_GPIO_30_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_30_INIT             0x00000000
/*
 *  IOMUX_GPIO_30_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_30_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_30_OFFSETADDRESS
#define IOMUX_GPIO_30_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_30_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_30_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_30_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_31 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_31_OFFSETADDRESS    0x0000007c  /* RW */
#define IOMUX_GPIO_31_BITOFFSET        0
#define IOMUX_GPIO_31_BITFIELDSIZE     32
#define IOMUX_GPIO_31_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_31_INIT             0x00000000
/*
 *  IOMUX_GPIO_31_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_31_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_31_OFFSETADDRESS
#define IOMUX_GPIO_31_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_31_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_31_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_31_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_32 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_32_OFFSETADDRESS    0x00000080  /* RW */
#define IOMUX_GPIO_32_BITOFFSET        0
#define IOMUX_GPIO_32_BITFIELDSIZE     32
#define IOMUX_GPIO_32_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_32_INIT             0x00000000
/*
 *  IOMUX_GPIO_32_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_32_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_32_OFFSETADDRESS
#define IOMUX_GPIO_32_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_32_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_32_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_32_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_33 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_33_OFFSETADDRESS    0x00000084  /* RW */
#define IOMUX_GPIO_33_BITOFFSET        0
#define IOMUX_GPIO_33_BITFIELDSIZE     32
#define IOMUX_GPIO_33_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_33_INIT             0x00000000
/*
 *  IOMUX_GPIO_33_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_33_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_33_OFFSETADDRESS
#define IOMUX_GPIO_33_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_33_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_33_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_33_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_34 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_34_OFFSETADDRESS    0x00000088  /* RW */
#define IOMUX_GPIO_34_BITOFFSET        0
#define IOMUX_GPIO_34_BITFIELDSIZE     32
#define IOMUX_GPIO_34_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_34_INIT             0x00000000
/*
 *  IOMUX_GPIO_34_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_34_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_34_OFFSETADDRESS
#define IOMUX_GPIO_34_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_34_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_34_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_34_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_35 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_35_OFFSETADDRESS    0x0000008c  /* RW */
#define IOMUX_GPIO_35_BITOFFSET        0
#define IOMUX_GPIO_35_BITFIELDSIZE     32
#define IOMUX_GPIO_35_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_35_INIT             0x00000000
/*
 *  IOMUX_GPIO_35_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_35_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_35_OFFSETADDRESS
#define IOMUX_GPIO_35_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_35_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_35_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_35_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_36 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_36_OFFSETADDRESS    0x00000090  /* RW */
#define IOMUX_GPIO_36_BITOFFSET        0
#define IOMUX_GPIO_36_BITFIELDSIZE     32
#define IOMUX_GPIO_36_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_36_INIT             0x00000000
/*
 *  IOMUX_GPIO_36_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_36_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_36_OFFSETADDRESS
#define IOMUX_GPIO_36_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_36_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_36_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_36_PIN_SEL_INIT              0x0

/*
 *  IOMUX_GPIO_37 register defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_37_OFFSETADDRESS    0x00000094  /* RW */
#define IOMUX_GPIO_37_BITOFFSET        0
#define IOMUX_GPIO_37_BITFIELDSIZE     32
#define IOMUX_GPIO_37_BITMASK          0xFFFFFFFF
#define IOMUX_GPIO_37_INIT             0x00000000
/*
 *  IOMUX_GPIO_37_PIN_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_GPIO_37_PIN_SEL_OFFSETADDRESS     IOMUX_GPIO_37_OFFSETADDRESS
#define IOMUX_GPIO_37_PIN_SEL_BITOFFSET         0
#define IOMUX_GPIO_37_PIN_SEL_BITFIELDSIZE      3
#define IOMUX_GPIO_37_PIN_SEL_BITMASK           0x00000007
#define IOMUX_GPIO_37_PIN_SEL_INIT              0x0

/*
 *  IOMUX_EXT_RST_N register defines
 ****************************************************************************************
 */
#define IOMUX_EXT_RST_N_OFFSETADDRESS  0x00000098  /* RW */
#define IOMUX_EXT_RST_N_BITOFFSET      0
#define IOMUX_EXT_RST_N_BITFIELDSIZE   32
#define IOMUX_EXT_RST_N_BITMASK        0xFFFFFFFF
#define IOMUX_EXT_RST_N_INIT           0x00000000
/*
 *  IOMUX_EXT_RST_N_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_EXT_RST_N_SEL_OFFSETADDRESS       IOMUX_EXT_RST_N_OFFSETADDRESS
#define IOMUX_EXT_RST_N_SEL_BITOFFSET           0
#define IOMUX_EXT_RST_N_SEL_BITFIELDSIZE        2
#define IOMUX_EXT_RST_N_SEL_BITMASK             0x00000003
#define IOMUX_EXT_RST_N_SEL_INIT                0x0

/*
 *  IOMUX_FLASHSPI_CS register defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_CS_OFFSETADDRESS 0x0000009c  /* RW */
#define IOMUX_FLASHSPI_CS_BITOFFSET    0
#define IOMUX_FLASHSPI_CS_BITFIELDSIZE 32
#define IOMUX_FLASHSPI_CS_BITMASK      0xFFFFFFFF
#define IOMUX_FLASHSPI_CS_INIT         0x00000000
/*
 *  IOMUX_FLASHSPI_CS_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_CS_SEL_OFFSETADDRESS     IOMUX_FLASHSPI_CS_OFFSETADDRESS
#define IOMUX_FLASHSPI_CS_SEL_BITOFFSET         0
#define IOMUX_FLASHSPI_CS_SEL_BITFIELDSIZE      2
#define IOMUX_FLASHSPI_CS_SEL_BITMASK           0x00000003
#define IOMUX_FLASHSPI_CS_SEL_INIT              0x0

/*
 *  IOMUX_FLASHSPI_SCLK register defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SCLK_OFFSETADDRESS 0x000000a0  /* RW */
#define IOMUX_FLASHSPI_SCLK_BITOFFSET  0
#define IOMUX_FLASHSPI_SCLK_BITFIELDSIZE 32
#define IOMUX_FLASHSPI_SCLK_BITMASK    0xFFFFFFFF
#define IOMUX_FLASHSPI_SCLK_INIT       0x00000000
/*
 *  IOMUX_FLASHSPI_SCLK_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SCLK_SEL_OFFSETADDRESS   IOMUX_FLASHSPI_SCLK_OFFSETADDRESS
#define IOMUX_FLASHSPI_SCLK_SEL_BITOFFSET       0
#define IOMUX_FLASHSPI_SCLK_SEL_BITFIELDSIZE    2
#define IOMUX_FLASHSPI_SCLK_SEL_BITMASK         0x00000003
#define IOMUX_FLASHSPI_SCLK_SEL_INIT            0x0

/*
 *  IOMUX_FLASHSPI_SIO0 register defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO0_OFFSETADDRESS 0x000000a4  /* RW */
#define IOMUX_FLASHSPI_SIO0_BITOFFSET  0
#define IOMUX_FLASHSPI_SIO0_BITFIELDSIZE 32
#define IOMUX_FLASHSPI_SIO0_BITMASK    0xFFFFFFFF
#define IOMUX_FLASHSPI_SIO0_INIT       0x00000000
/*
 *  IOMUX_FLASHSPI_SIO0_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO0_SEL_OFFSETADDRESS   IOMUX_FLASHSPI_SIO0_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO0_SEL_BITOFFSET       0
#define IOMUX_FLASHSPI_SIO0_SEL_BITFIELDSIZE    2
#define IOMUX_FLASHSPI_SIO0_SEL_BITMASK         0x00000003
#define IOMUX_FLASHSPI_SIO0_SEL_INIT            0x0

/*
 *  IOMUX_FLASHSPI_SIO1 register defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO1_OFFSETADDRESS 0x000000a8  /* RW */
#define IOMUX_FLASHSPI_SIO1_BITOFFSET  0
#define IOMUX_FLASHSPI_SIO1_BITFIELDSIZE 32
#define IOMUX_FLASHSPI_SIO1_BITMASK    0xFFFFFFFF
#define IOMUX_FLASHSPI_SIO1_INIT       0x00000000
/*
 *  IOMUX_FLASHSPI_SIO1_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO1_SEL_OFFSETADDRESS   IOMUX_FLASHSPI_SIO1_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO1_SEL_BITOFFSET       0
#define IOMUX_FLASHSPI_SIO1_SEL_BITFIELDSIZE    2
#define IOMUX_FLASHSPI_SIO1_SEL_BITMASK         0x00000003
#define IOMUX_FLASHSPI_SIO1_SEL_INIT            0x0

/*
 *  IOMUX_FLASHSPI_SIO2 register defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO2_OFFSETADDRESS 0x000000ac  /* RW */
#define IOMUX_FLASHSPI_SIO2_BITOFFSET  0
#define IOMUX_FLASHSPI_SIO2_BITFIELDSIZE 32
#define IOMUX_FLASHSPI_SIO2_BITMASK    0xFFFFFFFF
#define IOMUX_FLASHSPI_SIO2_INIT       0x00000000
/*
 *  IOMUX_FLASHSPI_SIO2_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO2_SEL_OFFSETADDRESS   IOMUX_FLASHSPI_SIO2_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO2_SEL_BITOFFSET       0
#define IOMUX_FLASHSPI_SIO2_SEL_BITFIELDSIZE    2
#define IOMUX_FLASHSPI_SIO2_SEL_BITMASK         0x00000003
#define IOMUX_FLASHSPI_SIO2_SEL_INIT            0x0

/*
 *  IOMUX_FLASHSPI_SIO3 register defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO3_OFFSETADDRESS 0x000000b0  /* RW */
#define IOMUX_FLASHSPI_SIO3_BITOFFSET  0
#define IOMUX_FLASHSPI_SIO3_BITFIELDSIZE 32
#define IOMUX_FLASHSPI_SIO3_BITMASK    0xFFFFFFFF
#define IOMUX_FLASHSPI_SIO3_INIT       0x00000000
/*
 *  IOMUX_FLASHSPI_SIO3_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO3_SEL_OFFSETADDRESS   IOMUX_FLASHSPI_SIO3_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO3_SEL_BITOFFSET       0
#define IOMUX_FLASHSPI_SIO3_SEL_BITFIELDSIZE    2
#define IOMUX_FLASHSPI_SIO3_SEL_BITMASK         0x00000003
#define IOMUX_FLASHSPI_SIO3_SEL_INIT            0x0

/*
 *  IOMUX_PULL_DOWN_EN register defines
 ****************************************************************************************
 */
#define IOMUX_PULL_DOWN_EN_OFFSETADDRESS 0x00000204  /* RW */
#define IOMUX_PULL_DOWN_EN_BITOFFSET   0
#define IOMUX_PULL_DOWN_EN_BITFIELDSIZE 32
#define IOMUX_PULL_DOWN_EN_BITMASK     0xFFFFFFFF
#define IOMUX_PULL_DOWN_EN_INIT        0x00000000
/*
 *  IOMUX_BONDOPT_0_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_BONDOPT_0_PD_EN_OFFSETADDRESS     IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_BONDOPT_0_PD_EN_BITOFFSET         6
#define IOMUX_BONDOPT_0_PD_EN_BITFIELDSIZE      1
#define IOMUX_BONDOPT_0_PD_EN_BITMASK           0x00000040
#define IOMUX_BONDOPT_0_PD_EN_INIT              0x0
/*
 *  IOMUX_BONDOPT_1_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_BONDOPT_1_PD_EN_OFFSETADDRESS     IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_BONDOPT_1_PD_EN_BITOFFSET         7
#define IOMUX_BONDOPT_1_PD_EN_BITFIELDSIZE      1
#define IOMUX_BONDOPT_1_PD_EN_BITMASK           0x00000080
#define IOMUX_BONDOPT_1_PD_EN_INIT              0x0
/*
 *  IOMUX_BONDOPT_2_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_BONDOPT_2_PD_EN_OFFSETADDRESS     IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_BONDOPT_2_PD_EN_BITOFFSET         8
#define IOMUX_BONDOPT_2_PD_EN_BITFIELDSIZE      1
#define IOMUX_BONDOPT_2_PD_EN_BITMASK           0x00000100
#define IOMUX_BONDOPT_2_PD_EN_INIT              0x0
/*
 *  IOMUX_EXT_RST_N_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_EXT_RST_N_PD_EN_OFFSETADDRESS     IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_EXT_RST_N_PD_EN_BITOFFSET         9
#define IOMUX_EXT_RST_N_PD_EN_BITFIELDSIZE      1
#define IOMUX_EXT_RST_N_PD_EN_BITMASK           0x00000200
#define IOMUX_EXT_RST_N_PD_EN_INIT              0x0
/*
 *  IOMUX_FLASHSPI_CS_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_CS_PD_EN_OFFSETADDRESS   IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_FLASHSPI_CS_PD_EN_BITOFFSET      10
#define IOMUX_FLASHSPI_CS_PD_EN_BITFIELDSIZE    1
#define IOMUX_FLASHSPI_CS_PD_EN_BITMASK         0x00000400
#define IOMUX_FLASHSPI_CS_PD_EN_INIT            0x0
/*
 *  IOMUX_FLASHSPI_SCLK_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SCLK_PD_EN_OFFSETADDRESS IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_FLASHSPI_SCLK_PD_EN_BITOFFSET    11
#define IOMUX_FLASHSPI_SCLK_PD_EN_BITFIELDSIZE  1
#define IOMUX_FLASHSPI_SCLK_PD_EN_BITMASK       0x00000800
#define IOMUX_FLASHSPI_SCLK_PD_EN_INIT          0x0
/*
 *  IOMUX_FLASHSPI_SIO0_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO0_PD_EN_OFFSETADDRESS IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO0_PD_EN_BITOFFSET    12
#define IOMUX_FLASHSPI_SIO0_PD_EN_BITFIELDSIZE  1
#define IOMUX_FLASHSPI_SIO0_PD_EN_BITMASK       0x00001000
#define IOMUX_FLASHSPI_SIO0_PD_EN_INIT          0x0
/*
 *  IOMUX_FLASHSPI_SIO1_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO1_PD_EN_OFFSETADDRESS IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO1_PD_EN_BITOFFSET    13
#define IOMUX_FLASHSPI_SIO1_PD_EN_BITFIELDSIZE  1
#define IOMUX_FLASHSPI_SIO1_PD_EN_BITMASK       0x00002000
#define IOMUX_FLASHSPI_SIO1_PD_EN_INIT          0x0
/*
 *  IOMUX_FLASHSPI_SIO2_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO2_PD_EN_OFFSETADDRESS IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO2_PD_EN_BITOFFSET    14
#define IOMUX_FLASHSPI_SIO2_PD_EN_BITFIELDSIZE  1
#define IOMUX_FLASHSPI_SIO2_PD_EN_BITMASK       0x00004000
#define IOMUX_FLASHSPI_SIO2_PD_EN_INIT          0x0
/*
 *  IOMUX_FLASHSPI_SIO3_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_FLASHSPI_SIO3_PD_EN_OFFSETADDRESS IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_FLASHSPI_SIO3_PD_EN_BITOFFSET    15
#define IOMUX_FLASHSPI_SIO3_PD_EN_BITFIELDSIZE  1
#define IOMUX_FLASHSPI_SIO3_PD_EN_BITMASK       0x00008000
#define IOMUX_FLASHSPI_SIO3_PD_EN_INIT          0x0
/*
 *  IOMUX_JTAG_TCK_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_JTAG_TCK_PD_EN_OFFSETADDRESS      IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_JTAG_TCK_PD_EN_BITOFFSET         16
#define IOMUX_JTAG_TCK_PD_EN_BITFIELDSIZE       1
#define IOMUX_JTAG_TCK_PD_EN_BITMASK            0x00010000
#define IOMUX_JTAG_TCK_PD_EN_INIT               0x0
/*
 *  IOMUX_JTAG_TDI_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_JTAG_TDI_PD_EN_OFFSETADDRESS      IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_JTAG_TDI_PD_EN_BITOFFSET         17
#define IOMUX_JTAG_TDI_PD_EN_BITFIELDSIZE       1
#define IOMUX_JTAG_TDI_PD_EN_BITMASK            0x00020000
#define IOMUX_JTAG_TDI_PD_EN_INIT               0x0
/*
 *  IOMUX_JTAG_TDO_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_JTAG_TDO_PD_EN_OFFSETADDRESS      IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_JTAG_TDO_PD_EN_BITOFFSET         18
#define IOMUX_JTAG_TDO_PD_EN_BITFIELDSIZE       1
#define IOMUX_JTAG_TDO_PD_EN_BITMASK            0x00040000
#define IOMUX_JTAG_TDO_PD_EN_INIT               0x0
/*
 *  IOMUX_JTAG_TMS_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_JTAG_TMS_PD_EN_OFFSETADDRESS      IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_JTAG_TMS_PD_EN_BITOFFSET         19
#define IOMUX_JTAG_TMS_PD_EN_BITFIELDSIZE       1
#define IOMUX_JTAG_TMS_PD_EN_BITMASK            0x00080000
#define IOMUX_JTAG_TMS_PD_EN_INIT               0x0
/*
 *  IOMUX_JTAG_nTRST_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_JTAG_nTRST_PD_EN_OFFSETADDRESS    IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_JTAG_nTRST_PD_EN_BITOFFSET       20
#define IOMUX_JTAG_nTRST_PD_EN_BITFIELDSIZE     1
#define IOMUX_JTAG_nTRST_PD_EN_BITMASK          0x00100000
#define IOMUX_JTAG_nTRST_PD_EN_INIT             0x0
/*
 *  IOMUX_PROG_MODE120P_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_PROG_MODE120P_PD_EN_OFFSETADDRESS IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_PROG_MODE120P_PD_EN_BITOFFSET    21
#define IOMUX_PROG_MODE120P_PD_EN_BITFIELDSIZE  1
#define IOMUX_PROG_MODE120P_PD_EN_BITMASK       0x00200000
#define IOMUX_PROG_MODE120P_PD_EN_INIT          0x0
/*
 *  IOMUX_PROG_MODE68P_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_PROG_MODE68P_PD_EN_OFFSETADDRESS  IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_PROG_MODE68P_PD_EN_BITOFFSET     22
#define IOMUX_PROG_MODE68P_PD_EN_BITFIELDSIZE   1
#define IOMUX_PROG_MODE68P_PD_EN_BITMASK        0x00400000
#define IOMUX_PROG_MODE68P_PD_EN_INIT           0x0
/*
 *  IOMUX_TEST_EN_PD_EN bit field defines
 ****************************************************************************************
 */
#define IOMUX_TEST_EN_PD_EN_OFFSETADDRESS       IOMUX_PULL_DOWN_EN_OFFSETADDRESS
#define IOMUX_TEST_EN_PD_EN_BITOFFSET          23
#define IOMUX_TEST_EN_PD_EN_BITFIELDSIZE        1
#define IOMUX_TEST_EN_PD_EN_BITMASK             0x00800000
#define IOMUX_TEST_EN_PD_EN_INIT                0x0

/*
 *  IOMUX_DEBUG_CONTROL register defines
 ****************************************************************************************
 */
#define IOMUX_DEBUG_CONTROL_OFFSETADDRESS 0x00000300  /* RW */
#define IOMUX_DEBUG_CONTROL_BITOFFSET  0
#define IOMUX_DEBUG_CONTROL_BITFIELDSIZE 32
#define IOMUX_DEBUG_CONTROL_BITMASK    0xFFFFFFFF
#define IOMUX_DEBUG_CONTROL_INIT       0x00000000
/*
 *  IOMUX_DEBUG_CONTROL_SWAP bit field defines
 ****************************************************************************************
 */
#define IOMUX_DEBUG_CONTROL_SWAP_OFFSETADDRESS  IOMUX_DEBUG_CONTROL_OFFSETADDRESS
#define IOMUX_DEBUG_CONTROL_SWAP_BITOFFSET      0
#define IOMUX_DEBUG_CONTROL_SWAP_BITFIELDSIZE   8
#define IOMUX_DEBUG_CONTROL_SWAP_BITMASK        0x000000ff
#define IOMUX_DEBUG_CONTROL_SWAP_INIT           0x0
/*
 *  IOMUX_DEBUG_CONTROL_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_DEBUG_CONTROL_SEL_OFFSETADDRESS   IOMUX_DEBUG_CONTROL_OFFSETADDRESS
#define IOMUX_DEBUG_CONTROL_SEL_BITOFFSET       8
#define IOMUX_DEBUG_CONTROL_SEL_BITFIELDSIZE    5
#define IOMUX_DEBUG_CONTROL_SEL_BITMASK         0x00001f00
#define IOMUX_DEBUG_CONTROL_SEL_INIT            0x0
/*
 *  IOMUX_DEBUG_CONTROL_TRACE_MUX_SEL bit field defines
 ****************************************************************************************
 */
#define IOMUX_DEBUG_CONTROL_TRACE_MUX_SEL_OFFSETADDRESS IOMUX_DEBUG_CONTROL_OFFSETADDRESS
#define IOMUX_DEBUG_CONTROL_TRACE_MUX_SEL_BITOFFSET 13
#define IOMUX_DEBUG_CONTROL_TRACE_MUX_SEL_BITFIELDSIZE  1
#define IOMUX_DEBUG_CONTROL_TRACE_MUX_SEL_BITMASK 0x00002000
#define IOMUX_DEBUG_CONTROL_TRACE_MUX_SEL_INIT  0x0

/*
 *  IOMUX_STRAP_READ register defines
 ****************************************************************************************
 */
#define IOMUX_STRAP_READ_OFFSETADDRESS 0x00000304  /* R */
#define IOMUX_STRAP_READ_BITOFFSET     0
#define IOMUX_STRAP_READ_BITFIELDSIZE  32
#define IOMUX_STRAP_READ_BITMASK       0xFFFFFFFF
#define IOMUX_STRAP_READ_INIT          0x00000000
/*
 *  IOMUX_STRAP_READ_PROG_MODE68P bit field defines
 ****************************************************************************************
 */
#define IOMUX_STRAP_READ_PROG_MODE68P_OFFSETADDRESS IOMUX_STRAP_READ_OFFSETADDRESS
#define IOMUX_STRAP_READ_PROG_MODE68P_BITOFFSET  0
#define IOMUX_STRAP_READ_PROG_MODE68P_BITFIELDSIZE  1
#define IOMUX_STRAP_READ_PROG_MODE68P_BITMASK   0x00000001
#define IOMUX_STRAP_READ_PROG_MODE68P_INIT      0x0
/*
 *  IOMUX_STRAP_READ_PROG_MODE120P bit field defines
 ****************************************************************************************
 */
#define IOMUX_STRAP_READ_PROG_MODE120P_OFFSETADDRESS IOMUX_STRAP_READ_OFFSETADDRESS
#define IOMUX_STRAP_READ_PROG_MODE120P_BITOFFSET  1
#define IOMUX_STRAP_READ_PROG_MODE120P_BITFIELDSIZE  1
#define IOMUX_STRAP_READ_PROG_MODE120P_BITMASK  0x00000002
#define IOMUX_STRAP_READ_PROG_MODE120P_INIT     0x0
/*
 *  IOMUX_STRAP_READ_BONDOPT2 bit field defines
 ****************************************************************************************
 */
#define IOMUX_STRAP_READ_BONDOPT2_OFFSETADDRESS IOMUX_STRAP_READ_OFFSETADDRESS
#define IOMUX_STRAP_READ_BONDOPT2_BITOFFSET     2
#define IOMUX_STRAP_READ_BONDOPT2_BITFIELDSIZE  1
#define IOMUX_STRAP_READ_BONDOPT2_BITMASK       0x00000004
#define IOMUX_STRAP_READ_BONDOPT2_INIT          0x0
/*
 *  IOMUX_STRAP_READ_BONDOPT1 bit field defines
 ****************************************************************************************
 */
#define IOMUX_STRAP_READ_BONDOPT1_OFFSETADDRESS IOMUX_STRAP_READ_OFFSETADDRESS
#define IOMUX_STRAP_READ_BONDOPT1_BITOFFSET     3
#define IOMUX_STRAP_READ_BONDOPT1_BITFIELDSIZE  1
#define IOMUX_STRAP_READ_BONDOPT1_BITMASK       0x00000008
#define IOMUX_STRAP_READ_BONDOPT1_INIT          0x0
/*
 *  IOMUX_STRAP_READ_BONDOPT0 bit field defines
 ****************************************************************************************
 */
#define IOMUX_STRAP_READ_BONDOPT0_OFFSETADDRESS IOMUX_STRAP_READ_OFFSETADDRESS
#define IOMUX_STRAP_READ_BONDOPT0_BITOFFSET     4
#define IOMUX_STRAP_READ_BONDOPT0_BITFIELDSIZE  1
#define IOMUX_STRAP_READ_BONDOPT0_BITMASK       0x00000010
#define IOMUX_STRAP_READ_BONDOPT0_INIT          0x0
#endif
