Simulator report for Top
Sun Jan 20 20:07:22 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ALTSYNCRAM
  6. Coverage Summary
  7. Complete 1/0-Value Coverage
  8. Missing 1-Value Coverage
  9. Missing 0-Value Coverage
 10. Simulator INI Usage
 11. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 2.0 us       ;
; Simulation Netlist Size     ; 428 nodes    ;
; Simulation Coverage         ;      63.92 % ;
; Total Number of Transitions ; 4656         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C70F896C6 ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                             ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Timing                                                                              ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                                ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                                 ;               ;
; Vector input source                                                                        ; C:/Users/Pipi/Documents/Circuitos digitais/projetoNano/Projeto Nano/Processador.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                                  ; On            ;
; Check outputs                                                                              ; Off                                                                                 ; Off           ;
; Report simulation coverage                                                                 ; On                                                                                  ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                                  ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                                  ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                                  ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                                 ; Off           ;
; Detect glitches                                                                            ; Off                                                                                 ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                                 ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                                 ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                                 ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                                 ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                                  ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                          ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                                 ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                                 ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                                ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+------------------------------------------------------------------------------------------------+
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------+
Please refer to fitter text-based report (*.fit.rpt) to view logical memory report content in ASCII.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      63.92 % ;
; Total nodes checked                                 ; 428          ;
; Total output ports checked                          ; 449          ;
; Total output ports with complete 1/0-value coverage ; 287          ;
; Total output ports with no 1/0-value coverage       ; 144          ;
; Total output ports with no 1-value coverage         ; 145          ;
; Total output ports with no 0-value coverage         ; 161          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                        ; Output Port Name                                                                            ; Output Port Type ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[0]  ; portadataout0    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[1]  ; portadataout1    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[2]  ; portadataout2    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[3]  ; portadataout3    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[4]  ; portadataout4    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[5]  ; portadataout5    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[6]  ; portadataout6    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[7]  ; portadataout7    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[12] ; portadataout12   ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[13] ; portadataout13   ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[14] ; portadataout14   ;
; |processador|registrador:regPC|dadoOut[0]                                                        ; |processador|registrador:regPC|dadoOut[0]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[1]                                                        ; |processador|registrador:regPC|dadoOut[1]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[2]                                                        ; |processador|registrador:regPC|dadoOut[2]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[3]                                                        ; |processador|registrador:regPC|dadoOut[3]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[0]~9                                                      ; |processador|registrador:regPC|dadoOut[0]~9                                                 ; cout             ;
; |processador|registrador:regPC|dadoOut[0]~10                                                     ; |processador|registrador:regPC|dadoOut[0]~10                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[0]~10                                                     ; |processador|registrador:regPC|dadoOut[0]~11                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[1]~12                                                     ; |processador|registrador:regPC|dadoOut[1]~12                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[1]~12                                                     ; |processador|registrador:regPC|dadoOut[1]~13                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[2]~14                                                     ; |processador|registrador:regPC|dadoOut[2]~14                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[2]~14                                                     ; |processador|registrador:regPC|dadoOut[2]~15                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[3]~16                                                     ; |processador|registrador:regPC|dadoOut[3]~16                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[3]~16                                                     ; |processador|registrador:regPC|dadoOut[3]~17                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[4]~18                                                     ; |processador|registrador:regPC|dadoOut[4]~18                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[4]~18                                                     ; |processador|registrador:regPC|dadoOut[4]~19                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[5]~20                                                     ; |processador|registrador:regPC|dadoOut[5]~20                                                ; combout          ;
; |processador|ula:ula|Add0~4                                                                      ; |processador|ula:ula|Add0~4                                                                 ; combout          ;
; |processador|ula:ula|Add0~4                                                                      ; |processador|ula:ula|Add0~5                                                                 ; cout             ;
; |processador|ula:ula|Add0~10                                                                     ; |processador|ula:ula|Add0~10                                                                ; combout          ;
; |processador|ula:ula|Add0~10                                                                     ; |processador|ula:ula|Add0~11                                                                ; cout             ;
; |processador|ula:ula|Add0~16                                                                     ; |processador|ula:ula|Add0~16                                                                ; combout          ;
; |processador|ula:ula|Add0~16                                                                     ; |processador|ula:ula|Add0~17                                                                ; cout             ;
; |processador|ula:ula|Add0~22                                                                     ; |processador|ula:ula|Add0~22                                                                ; combout          ;
; |processador|ula:ula|Add0~22                                                                     ; |processador|ula:ula|Add0~23                                                                ; cout             ;
; |processador|ula:ula|Add0~28                                                                     ; |processador|ula:ula|Add0~28                                                                ; combout          ;
; |processador|ula:ula|Add0~28                                                                     ; |processador|ula:ula|Add0~29                                                                ; cout             ;
; |processador|ula:ula|Add0~34                                                                     ; |processador|ula:ula|Add0~34                                                                ; combout          ;
; |processador|ula:ula|Add0~34                                                                     ; |processador|ula:ula|Add0~35                                                                ; cout             ;
; |processador|ula:ula|Add0~40                                                                     ; |processador|ula:ula|Add0~40                                                                ; combout          ;
; |processador|ula:ula|Add0~40                                                                     ; |processador|ula:ula|Add0~41                                                                ; cout             ;
; |processador|ula:ula|Add0~46                                                                     ; |processador|ula:ula|Add0~46                                                                ; combout          ;
; |processador|ctrl:ctrl|SelJMP                                                                    ; |processador|ctrl:ctrl|SelJMP                                                               ; regout           ;
; |processador|ctrl:ctrl|SelDesv                                                                   ; |processador|ctrl:ctrl|SelDesv                                                              ; regout           ;
; |processador|ctrl:ctrl|Wr                                                                        ; |processador|ctrl:ctrl|Wr                                                                   ; regout           ;
; |processador|ctrl:ctrl|SelRegWr                                                                  ; |processador|ctrl:ctrl|SelRegWr                                                             ; regout           ;
; |processador|mux2x8:muxDtWr|out[0]~0                                                             ; |processador|mux2x8:muxDtWr|out[0]~0                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[1]~1                                                             ; |processador|mux2x8:muxDtWr|out[1]~1                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[2]~2                                                             ; |processador|mux2x8:muxDtWr|out[2]~2                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[3]~3                                                             ; |processador|mux2x8:muxDtWr|out[3]~3                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[4]~4                                                             ; |processador|mux2x8:muxDtWr|out[4]~4                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[5]~5                                                             ; |processador|mux2x8:muxDtWr|out[5]~5                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[6]~6                                                             ; |processador|mux2x8:muxDtWr|out[6]~6                                                        ; combout          ;
; |processador|mux2x8:muxDtWr|out[7]~7                                                             ; |processador|mux2x8:muxDtWr|out[7]~7                                                        ; combout          ;
; |processador|mux2x3:muxAddRegWr|out[0]~0                                                         ; |processador|mux2x3:muxAddRegWr|out[0]~0                                                    ; combout          ;
; |processador|mux2x3:muxAddRegWr|out[1]~1                                                         ; |processador|mux2x3:muxAddRegWr|out[1]~1                                                    ; combout          ;
; |processador|mux2x3:muxAddRegWr|out[2]~2                                                         ; |processador|mux2x3:muxAddRegWr|out[2]~2                                                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[1]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[1]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[2]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[2]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[3]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[3]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[4]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[4]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[5]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[5]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[6]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[6]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[7]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[7]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[0]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[0]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[1]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[1]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[2]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[2]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[3]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[3]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[4]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[4]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[5]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[5]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[6]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[6]                                ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR2[7]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR2[7]                                ; regout           ;
; |processador|ctrl:ctrl|estado[0]                                                                 ; |processador|ctrl:ctrl|estado[0]                                                            ; regout           ;
; |processador|ctrl:ctrl|estado[1]                                                                 ; |processador|ctrl:ctrl|estado[1]                                                            ; regout           ;
; |processador|ctrl:ctrl|LdPC                                                                      ; |processador|ctrl:ctrl|LdPC                                                                 ; regout           ;
; |processador|ctrl:ctrl|Mux8~2                                                                    ; |processador|ctrl:ctrl|Mux8~2                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~0                                                                    ; |processador|ctrl:ctrl|Mux9~0                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux8~3                                                                    ; |processador|ctrl:ctrl|Mux8~3                                                               ; combout          ;
; |processador|ctrl:ctrl|Equal0~1                                                                  ; |processador|ctrl:ctrl|Equal0~1                                                             ; combout          ;
; |processador|ctrl:ctrl|Mux9~1                                                                    ; |processador|ctrl:ctrl|Mux9~1                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~2                                                                    ; |processador|ctrl:ctrl|Mux9~2                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~3                                                                    ; |processador|ctrl:ctrl|Mux9~3                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~4                                                                    ; |processador|ctrl:ctrl|Mux9~4                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~5                                                                    ; |processador|ctrl:ctrl|Mux9~5                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~6                                                                    ; |processador|ctrl:ctrl|Mux9~6                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~7                                                                    ; |processador|ctrl:ctrl|Mux9~7                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~8                                                                    ; |processador|ctrl:ctrl|Mux9~8                                                               ; combout          ;
; |processador|ctrl:ctrl|Mux9~9                                                                    ; |processador|ctrl:ctrl|Mux9~9                                                               ; combout          ;
; |processador|ctrl:ctrl|WideOr0~0                                                                 ; |processador|ctrl:ctrl|WideOr0~0                                                            ; combout          ;
; |processador|ctrl:ctrl|Wr~0                                                                      ; |processador|ctrl:ctrl|Wr~0                                                                 ; combout          ;
; |processador|ctrl:ctrl|SelRegWr~0                                                                ; |processador|ctrl:ctrl|SelRegWr~0                                                           ; combout          ;
; |processador|ctrl:ctrl|SelRegWr~1                                                                ; |processador|ctrl:ctrl|SelRegWr~1                                                           ; combout          ;
; |processador|ula:ula|Add0~0                                                                      ; |processador|ula:ula|Add0~0                                                                 ; combout          ;
; |processador|ula:ula|Add0~8                                                                      ; |processador|ula:ula|Add0~8                                                                 ; combout          ;
; |processador|ula:ula|Add0~9                                                                      ; |processador|ula:ula|Add0~9                                                                 ; combout          ;
; |processador|ula:ula|Add0~12                                                                     ; |processador|ula:ula|Add0~12                                                                ; combout          ;
; |processador|ula:ula|Add0~13                                                                     ; |processador|ula:ula|Add0~13                                                                ; combout          ;
; |processador|ula:ula|Add0~14                                                                     ; |processador|ula:ula|Add0~14                                                                ; combout          ;
; |processador|ula:ula|Add0~15                                                                     ; |processador|ula:ula|Add0~15                                                                ; combout          ;
; |processador|ula:ula|Add0~18                                                                     ; |processador|ula:ula|Add0~18                                                                ; combout          ;
; |processador|ula:ula|Add0~19                                                                     ; |processador|ula:ula|Add0~19                                                                ; combout          ;
; |processador|ula:ula|Add0~20                                                                     ; |processador|ula:ula|Add0~20                                                                ; combout          ;
; |processador|ula:ula|Add0~21                                                                     ; |processador|ula:ula|Add0~21                                                                ; combout          ;
; |processador|ula:ula|Add0~24                                                                     ; |processador|ula:ula|Add0~24                                                                ; combout          ;
; |processador|ula:ula|Add0~25                                                                     ; |processador|ula:ula|Add0~25                                                                ; combout          ;
; |processador|ula:ula|Add0~26                                                                     ; |processador|ula:ula|Add0~26                                                                ; combout          ;
; |processador|ula:ula|Add0~27                                                                     ; |processador|ula:ula|Add0~27                                                                ; combout          ;
; |processador|ula:ula|Add0~30                                                                     ; |processador|ula:ula|Add0~30                                                                ; combout          ;
; |processador|ula:ula|Add0~31                                                                     ; |processador|ula:ula|Add0~31                                                                ; combout          ;
; |processador|ula:ula|Add0~32                                                                     ; |processador|ula:ula|Add0~32                                                                ; combout          ;
; |processador|ula:ula|Add0~33                                                                     ; |processador|ula:ula|Add0~33                                                                ; combout          ;
; |processador|ula:ula|Add0~36                                                                     ; |processador|ula:ula|Add0~36                                                                ; combout          ;
; |processador|ula:ula|Add0~37                                                                     ; |processador|ula:ula|Add0~37                                                                ; combout          ;
; |processador|ula:ula|Add0~38                                                                     ; |processador|ula:ula|Add0~38                                                                ; combout          ;
; |processador|ula:ula|Add0~39                                                                     ; |processador|ula:ula|Add0~39                                                                ; combout          ;
; |processador|ula:ula|Add0~42                                                                     ; |processador|ula:ula|Add0~42                                                                ; combout          ;
; |processador|ula:ula|Add0~43                                                                     ; |processador|ula:ula|Add0~43                                                                ; combout          ;
; |processador|ula:ula|Add0~44                                                                     ; |processador|ula:ula|Add0~44                                                                ; combout          ;
; |processador|ula:ula|Add0~45                                                                     ; |processador|ula:ula|Add0~45                                                                ; combout          ;
; |processador|ula:ula|Add0~48                                                                     ; |processador|ula:ula|Add0~48                                                                ; combout          ;
; |processador|ula:ula|Add0~49                                                                     ; |processador|ula:ula|Add0~49                                                                ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux15~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux15~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux15~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux15~1                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux15~2                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux15~2                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux15~3                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux15~3                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux15~4                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux15~4                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux14~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux14~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux14~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux14~1                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux14~2                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux14~2                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux14~3                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux14~3                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux14~4                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux14~4                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~2                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~2                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~3                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~3                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~4                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~4                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux12~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux12~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux12~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux12~1                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux12~2                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux12~2                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux12~3                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux12~3                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux12~4                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux12~4                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux11~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux11~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux11~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux11~1                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux11~2                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux11~2                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux11~3                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux11~3                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux11~4                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux11~4                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux10~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux10~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux10~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux10~1                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux10~2                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux10~2                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux10~3                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux10~3                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux10~4                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux10~4                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux9~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux9~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux9~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux9~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux9~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux9~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux9~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux9~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux9~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux9~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux8~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux8~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux8~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux8~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux8~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux8~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux8~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux8~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux8~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux8~4                                   ; combout          ;
; |processador|ctrl:ctrl|LdOUTPUT~0                                                                ; |processador|ctrl:ctrl|LdOUTPUT~0                                                           ; combout          ;
; |processador|ctrl:ctrl|CmdULA[0]~1                                                               ; |processador|ctrl:ctrl|CmdULA[0]~1                                                          ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~0                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~0                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~3                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~3                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~6                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~6                               ; combout          ;
; |processador|ctrl:ctrl|Mux8~4                                                                    ; |processador|ctrl:ctrl|Mux8~4                                                               ; combout          ;
; |processador|ctrl:ctrl|estado[0]~0                                                               ; |processador|ctrl:ctrl|estado[0]~0                                                          ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]~0                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]~0                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]~1                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]~1                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]~2                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]~2                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]~3                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]~3                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]~4                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]~4                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]~5                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]~5                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]~6                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]~6                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]~7                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]~7                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]~8                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]~8                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]~9                         ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]~9                    ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]~10                        ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]~10                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]~11                        ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]~11                   ; combout          ;
; |processador|ula:ula|resultado[1]                                                                ; |processador|ula:ula|resultado[1]                                                           ; combout          ;
; |processador|ula:ula|resultado[2]                                                                ; |processador|ula:ula|resultado[2]                                                           ; combout          ;
; |processador|ula:ula|resultado[3]                                                                ; |processador|ula:ula|resultado[3]                                                           ; combout          ;
; |processador|ula:ula|resultado[4]                                                                ; |processador|ula:ula|resultado[4]                                                           ; combout          ;
; |processador|ula:ula|resultado[5]                                                                ; |processador|ula:ula|resultado[5]                                                           ; combout          ;
; |processador|ula:ula|resultado[6]                                                                ; |processador|ula:ula|resultado[6]                                                           ; combout          ;
; |processador|ula:ula|resultado[7]                                                                ; |processador|ula:ula|resultado[7]                                                           ; combout          ;
; |processador|ctrl:ctrl|Mux8~3_wirecell                                                           ; |processador|ctrl:ctrl|Mux8~3_wirecell                                                      ; combout          ;
; |processador|dadoMemoria[0]                                                                      ; |processador|dadoMemoria[0]                                                                 ; padio            ;
; |processador|dadoMemoria[1]                                                                      ; |processador|dadoMemoria[1]                                                                 ; padio            ;
; |processador|dadoMemoria[2]                                                                      ; |processador|dadoMemoria[2]                                                                 ; padio            ;
; |processador|dadoMemoria[3]                                                                      ; |processador|dadoMemoria[3]                                                                 ; padio            ;
; |processador|dadoMemoria[4]                                                                      ; |processador|dadoMemoria[4]                                                                 ; padio            ;
; |processador|dadoMemoria[5]                                                                      ; |processador|dadoMemoria[5]                                                                 ; padio            ;
; |processador|dadoMemoria[6]                                                                      ; |processador|dadoMemoria[6]                                                                 ; padio            ;
; |processador|dadoMemoria[7]                                                                      ; |processador|dadoMemoria[7]                                                                 ; padio            ;
; |processador|dadoMemoria[12]                                                                     ; |processador|dadoMemoria[12]                                                                ; padio            ;
; |processador|dadoMemoria[13]                                                                     ; |processador|dadoMemoria[13]                                                                ; padio            ;
; |processador|dadoMemoria[14]                                                                     ; |processador|dadoMemoria[14]                                                                ; padio            ;
; |processador|enderecoMemoria[0]                                                                  ; |processador|enderecoMemoria[0]                                                             ; padio            ;
; |processador|enderecoMemoria[1]                                                                  ; |processador|enderecoMemoria[1]                                                             ; padio            ;
; |processador|enderecoMemoria[2]                                                                  ; |processador|enderecoMemoria[2]                                                             ; padio            ;
; |processador|enderecoMemoria[3]                                                                  ; |processador|enderecoMemoria[3]                                                             ; padio            ;
; |processador|SelJMP                                                                              ; |processador|SelJMP                                                                         ; padio            ;
; |processador|SelDesv                                                                             ; |processador|SelDesv                                                                        ; padio            ;
; |processador|Wr                                                                                  ; |processador|Wr                                                                             ; padio            ;
; |processador|selDtWr                                                                             ; |processador|selDtWr                                                                        ; padio            ;
; |processador|dadoWr[0]                                                                           ; |processador|dadoWr[0]                                                                      ; padio            ;
; |processador|dadoWr[1]                                                                           ; |processador|dadoWr[1]                                                                      ; padio            ;
; |processador|dadoWr[2]                                                                           ; |processador|dadoWr[2]                                                                      ; padio            ;
; |processador|dadoWr[3]                                                                           ; |processador|dadoWr[3]                                                                      ; padio            ;
; |processador|dadoWr[4]                                                                           ; |processador|dadoWr[4]                                                                      ; padio            ;
; |processador|dadoWr[5]                                                                           ; |processador|dadoWr[5]                                                                      ; padio            ;
; |processador|dadoWr[6]                                                                           ; |processador|dadoWr[6]                                                                      ; padio            ;
; |processador|dadoWr[7]                                                                           ; |processador|dadoWr[7]                                                                      ; padio            ;
; |processador|addRegWr[0]                                                                         ; |processador|addRegWr[0]                                                                    ; padio            ;
; |processador|addRegWr[1]                                                                         ; |processador|addRegWr[1]                                                                    ; padio            ;
; |processador|addRegWr[2]                                                                         ; |processador|addRegWr[2]                                                                    ; padio            ;
; |processador|addR2[0]                                                                            ; |processador|addR2[0]                                                                       ; padio            ;
; |processador|addR2[1]                                                                            ; |processador|addR2[1]                                                                       ; padio            ;
; |processador|R1[1]                                                                               ; |processador|R1[1]                                                                          ; padio            ;
; |processador|R1[2]                                                                               ; |processador|R1[2]                                                                          ; padio            ;
; |processador|R1[3]                                                                               ; |processador|R1[3]                                                                          ; padio            ;
; |processador|R1[4]                                                                               ; |processador|R1[4]                                                                          ; padio            ;
; |processador|R1[5]                                                                               ; |processador|R1[5]                                                                          ; padio            ;
; |processador|R1[6]                                                                               ; |processador|R1[6]                                                                          ; padio            ;
; |processador|R1[7]                                                                               ; |processador|R1[7]                                                                          ; padio            ;
; |processador|R2[0]                                                                               ; |processador|R2[0]                                                                          ; padio            ;
; |processador|R2[1]                                                                               ; |processador|R2[1]                                                                          ; padio            ;
; |processador|R2[2]                                                                               ; |processador|R2[2]                                                                          ; padio            ;
; |processador|R2[3]                                                                               ; |processador|R2[3]                                                                          ; padio            ;
; |processador|R2[4]                                                                               ; |processador|R2[4]                                                                          ; padio            ;
; |processador|R2[5]                                                                               ; |processador|R2[5]                                                                          ; padio            ;
; |processador|R2[6]                                                                               ; |processador|R2[6]                                                                          ; padio            ;
; |processador|R2[7]                                                                               ; |processador|R2[7]                                                                          ; padio            ;
; |processador|ResultULA[1]                                                                        ; |processador|ResultULA[1]                                                                   ; padio            ;
; |processador|ResultULA[2]                                                                        ; |processador|ResultULA[2]                                                                   ; padio            ;
; |processador|ResultULA[3]                                                                        ; |processador|ResultULA[3]                                                                   ; padio            ;
; |processador|ResultULA[4]                                                                        ; |processador|ResultULA[4]                                                                   ; padio            ;
; |processador|ResultULA[5]                                                                        ; |processador|ResultULA[5]                                                                   ; padio            ;
; |processador|ResultULA[6]                                                                        ; |processador|ResultULA[6]                                                                   ; padio            ;
; |processador|ResultULA[7]                                                                        ; |processador|ResultULA[7]                                                                   ; padio            ;
; |processador|estado[0]                                                                           ; |processador|estado[0]                                                                      ; padio            ;
; |processador|estado[1]                                                                           ; |processador|estado[1]                                                                      ; padio            ;
; |processador|clk                                                                                 ; |processador|clk~corein                                                                     ; combout          ;
; |processador|clk~clkctrl                                                                         ; |processador|clk~clkctrl                                                                    ; outclk           ;
; |processador|ctrl:ctrl|LdPC~clkctrl                                                              ; |processador|ctrl:ctrl|LdPC~clkctrl                                                         ; outclk           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][0]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][0]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][1]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][1]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][2]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][2]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][2]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][2]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][3]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][3]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][4]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][4]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][4]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][4]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][5]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][5]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][5]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][5]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][7]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][7]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][7]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][7]~feeder               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][7]~feeder                    ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][7]~feeder               ; combout          ;
; |processador|ctrl:ctrl|LdPC~feeder                                                               ; |processador|ctrl:ctrl|LdPC~feeder                                                          ; combout          ;
; |processador|registrador:regOUTPUT|dadoOut[1]~feeder                                             ; |processador|registrador:regOUTPUT|dadoOut[1]~feeder                                        ; combout          ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                        ; Output Port Name                                                                            ; Output Port Type ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[8]  ; portadataout8    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[9]  ; portadataout9    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[10] ; portadataout10   ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[11] ; portadataout11   ;
; |processador|registrador:regPC|dadoOut[5]                                                        ; |processador|registrador:regPC|dadoOut[5]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[6]                                                        ; |processador|registrador:regPC|dadoOut[6]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[7]                                                        ; |processador|registrador:regPC|dadoOut[7]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[5]~20                                                     ; |processador|registrador:regPC|dadoOut[5]~21                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[6]~22                                                     ; |processador|registrador:regPC|dadoOut[6]~22                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[6]~22                                                     ; |processador|registrador:regPC|dadoOut[6]~23                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[7]~24                                                     ; |processador|registrador:regPC|dadoOut[7]~24                                                ; combout          ;
; |processador|ula:ula|Add0~3                                                                      ; |processador|ula:ula|Add0~3                                                                 ; cout             ;
; |processador|registrador:regOUTPUT|dadoOut[0]                                                    ; |processador|registrador:regOUTPUT|dadoOut[0]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[1]                                                    ; |processador|registrador:regOUTPUT|dadoOut[1]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[2]                                                    ; |processador|registrador:regOUTPUT|dadoOut[2]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[3]                                                    ; |processador|registrador:regOUTPUT|dadoOut[3]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[4]                                                    ; |processador|registrador:regOUTPUT|dadoOut[4]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[5]                                                    ; |processador|registrador:regOUTPUT|dadoOut[5]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[6]                                                    ; |processador|registrador:regOUTPUT|dadoOut[6]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[7]                                                    ; |processador|registrador:regOUTPUT|dadoOut[7]                                               ; regout           ;
; |processador|ctrl:ctrl|LdOUTPUT                                                                  ; |processador|ctrl:ctrl|LdOUTPUT                                                             ; regout           ;
; |processador|Add0~0                                                                              ; |processador|Add0~0                                                                         ; combout          ;
; |processador|Add0~1                                                                              ; |processador|Add0~1                                                                         ; combout          ;
; |processador|Add0~2                                                                              ; |processador|Add0~2                                                                         ; combout          ;
; |processador|Add0~3                                                                              ; |processador|Add0~3                                                                         ; combout          ;
; |processador|Add0~4                                                                              ; |processador|Add0~4                                                                         ; combout          ;
; |processador|Add0~5                                                                              ; |processador|Add0~5                                                                         ; combout          ;
; |processador|Add0~6                                                                              ; |processador|Add0~6                                                                         ; combout          ;
; |processador|Add0~7                                                                              ; |processador|Add0~7                                                                         ; combout          ;
; |processador|ctrl:ctrl|Equal0~0                                                                  ; |processador|ctrl:ctrl|Equal0~0                                                             ; combout          ;
; |processador|ctrl:ctrl|CmdULA[0]                                                                 ; |processador|ctrl:ctrl|CmdULA[0]                                                            ; regout           ;
; |processador|ctrl:ctrl|CmdULA[2]                                                                 ; |processador|ctrl:ctrl|CmdULA[2]                                                            ; regout           ;
; |processador|ctrl:ctrl|CmdULA[1]                                                                 ; |processador|ctrl:ctrl|CmdULA[1]                                                            ; regout           ;
; |processador|ula:ula|Mux4~0                                                                      ; |processador|ula:ula|Mux4~0                                                                 ; combout          ;
; |processador|ula:ula|Mux4~1                                                                      ; |processador|ula:ula|Mux4~1                                                                 ; combout          ;
; |processador|ula:ula|Mux4~2                                                                      ; |processador|ula:ula|Mux4~2                                                                 ; combout          ;
; |processador|ula:ula|Mux8~0                                                                      ; |processador|ula:ula|Mux8~0                                                                 ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~1                                  ; combout          ;
; |processador|ctrl:ctrl|LdOUTPUT~1                                                                ; |processador|ctrl:ctrl|LdOUTPUT~1                                                           ; combout          ;
; |processador|ctrl:ctrl|Mux12~0                                                                   ; |processador|ctrl:ctrl|Mux12~0                                                              ; combout          ;
; |processador|ctrl:ctrl|Mux12~1                                                                   ; |processador|ctrl:ctrl|Mux12~1                                                              ; combout          ;
; |processador|ctrl:ctrl|CmdULA[0]~0                                                               ; |processador|ctrl:ctrl|CmdULA[0]~0                                                          ; combout          ;
; |processador|ctrl:ctrl|Mux10~0                                                                   ; |processador|ctrl:ctrl|Mux10~0                                                              ; combout          ;
; |processador|ctrl:ctrl|Mux11~0                                                                   ; |processador|ctrl:ctrl|Mux11~0                                                              ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~1                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~1                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~2                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~2                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~4                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~4                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~5                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~5                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~7                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~7                               ; combout          ;
; |processador|dadoMemoria[8]                                                                      ; |processador|dadoMemoria[8]                                                                 ; padio            ;
; |processador|dadoMemoria[9]                                                                      ; |processador|dadoMemoria[9]                                                                 ; padio            ;
; |processador|dadoMemoria[10]                                                                     ; |processador|dadoMemoria[10]                                                                ; padio            ;
; |processador|dadoMemoria[11]                                                                     ; |processador|dadoMemoria[11]                                                                ; padio            ;
; |processador|enderecoMemoria[5]                                                                  ; |processador|enderecoMemoria[5]                                                             ; padio            ;
; |processador|enderecoMemoria[6]                                                                  ; |processador|enderecoMemoria[6]                                                             ; padio            ;
; |processador|enderecoMemoria[7]                                                                  ; |processador|enderecoMemoria[7]                                                             ; padio            ;
; |processador|pOUTPUT[0]                                                                          ; |processador|pOUTPUT[0]                                                                     ; padio            ;
; |processador|pOUTPUT[1]                                                                          ; |processador|pOUTPUT[1]                                                                     ; padio            ;
; |processador|pOUTPUT[2]                                                                          ; |processador|pOUTPUT[2]                                                                     ; padio            ;
; |processador|pOUTPUT[3]                                                                          ; |processador|pOUTPUT[3]                                                                     ; padio            ;
; |processador|pOUTPUT[4]                                                                          ; |processador|pOUTPUT[4]                                                                     ; padio            ;
; |processador|pOUTPUT[5]                                                                          ; |processador|pOUTPUT[5]                                                                     ; padio            ;
; |processador|pOUTPUT[6]                                                                          ; |processador|pOUTPUT[6]                                                                     ; padio            ;
; |processador|pOUTPUT[7]                                                                          ; |processador|pOUTPUT[7]                                                                     ; padio            ;
; |processador|addR1[0]                                                                            ; |processador|addR1[0]                                                                       ; padio            ;
; |processador|addR1[1]                                                                            ; |processador|addR1[1]                                                                       ; padio            ;
; |processador|addR1[2]                                                                            ; |processador|addR1[2]                                                                       ; padio            ;
; |processador|addR2[2]                                                                            ; |processador|addR2[2]                                                                       ; padio            ;
; |processador|LdOUTPUT                                                                            ; |processador|LdOUTPUT                                                                       ; padio            ;
; |processador|estado[2]                                                                           ; |processador|estado[2]                                                                      ; padio            ;
; |processador|ctrl:ctrl|LdOUTPUT~clkctrl                                                          ; |processador|ctrl:ctrl|LdOUTPUT~clkctrl                                                     ; outclk           ;
; |processador|ula:ula|Mux8~0clkctrl                                                               ; |processador|ula:ula|Mux8~0clkctrl                                                          ; outclk           ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                        ; Output Port Name                                                                            ; Output Port Type ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[8]  ; portadataout8    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[9]  ; portadataout9    ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[10] ; portadataout10   ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[11] ; portadataout11   ;
; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|ram_block1a0 ; |processador|rom:rom|altsyncram:altsyncram_component|altsyncram_hi71:auto_generated|q_a[15] ; portadataout15   ;
; |processador|registrador:regPC|dadoOut[4]                                                        ; |processador|registrador:regPC|dadoOut[4]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[5]                                                        ; |processador|registrador:regPC|dadoOut[5]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[6]                                                        ; |processador|registrador:regPC|dadoOut[6]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[7]                                                        ; |processador|registrador:regPC|dadoOut[7]                                                   ; regout           ;
; |processador|registrador:regPC|dadoOut[5]~20                                                     ; |processador|registrador:regPC|dadoOut[5]~21                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[6]~22                                                     ; |processador|registrador:regPC|dadoOut[6]~22                                                ; combout          ;
; |processador|registrador:regPC|dadoOut[6]~22                                                     ; |processador|registrador:regPC|dadoOut[6]~23                                                ; cout             ;
; |processador|registrador:regPC|dadoOut[7]~24                                                     ; |processador|registrador:regPC|dadoOut[7]~24                                                ; combout          ;
; |processador|ula:ula|Add0~3                                                                      ; |processador|ula:ula|Add0~3                                                                 ; cout             ;
; |processador|registrador:regOUTPUT|dadoOut[0]                                                    ; |processador|registrador:regOUTPUT|dadoOut[0]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[1]                                                    ; |processador|registrador:regOUTPUT|dadoOut[1]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[2]                                                    ; |processador|registrador:regOUTPUT|dadoOut[2]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[3]                                                    ; |processador|registrador:regOUTPUT|dadoOut[3]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[4]                                                    ; |processador|registrador:regOUTPUT|dadoOut[4]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[5]                                                    ; |processador|registrador:regOUTPUT|dadoOut[5]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[6]                                                    ; |processador|registrador:regOUTPUT|dadoOut[6]                                               ; regout           ;
; |processador|registrador:regOUTPUT|dadoOut[7]                                                    ; |processador|registrador:regOUTPUT|dadoOut[7]                                               ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|dadoR1[0]                                     ; |processador|bancoRegistradores:bancoRegistradores|dadoR1[0]                                ; regout           ;
; |processador|ctrl:ctrl|LdOUTPUT                                                                  ; |processador|ctrl:ctrl|LdOUTPUT                                                             ; regout           ;
; |processador|Add0~0                                                                              ; |processador|Add0~0                                                                         ; combout          ;
; |processador|Add0~1                                                                              ; |processador|Add0~1                                                                         ; combout          ;
; |processador|Add0~2                                                                              ; |processador|Add0~2                                                                         ; combout          ;
; |processador|Add0~3                                                                              ; |processador|Add0~3                                                                         ; combout          ;
; |processador|Add0~4                                                                              ; |processador|Add0~4                                                                         ; combout          ;
; |processador|Add0~5                                                                              ; |processador|Add0~5                                                                         ; combout          ;
; |processador|Add0~6                                                                              ; |processador|Add0~6                                                                         ; combout          ;
; |processador|Add0~7                                                                              ; |processador|Add0~7                                                                         ; combout          ;
; |processador|ctrl:ctrl|CmdULA[0]                                                                 ; |processador|ctrl:ctrl|CmdULA[0]                                                            ; regout           ;
; |processador|ctrl:ctrl|CmdULA[2]                                                                 ; |processador|ctrl:ctrl|CmdULA[2]                                                            ; regout           ;
; |processador|ula:ula|Add0~1                                                                      ; |processador|ula:ula|Add0~1                                                                 ; combout          ;
; |processador|ctrl:ctrl|CmdULA[1]                                                                 ; |processador|ctrl:ctrl|CmdULA[1]                                                            ; regout           ;
; |processador|ula:ula|Mux4~0                                                                      ; |processador|ula:ula|Mux4~0                                                                 ; combout          ;
; |processador|ula:ula|Mux4~1                                                                      ; |processador|ula:ula|Mux4~1                                                                 ; combout          ;
; |processador|ula:ula|Add0~6                                                                      ; |processador|ula:ula|Add0~6                                                                 ; combout          ;
; |processador|ula:ula|Mux4~2                                                                      ; |processador|ula:ula|Mux4~2                                                                 ; combout          ;
; |processador|ula:ula|Add0~7                                                                      ; |processador|ula:ula|Add0~7                                                                 ; combout          ;
; |processador|ula:ula|Mux8~0                                                                      ; |processador|ula:ula|Mux8~0                                                                 ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[0][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[0][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~2                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~2                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~3                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~3                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux7~4                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux7~4                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux6~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux6~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux5~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux5~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][2]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][2]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux4~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux4~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][3]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][3]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux3~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux3~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][4]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][4]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux2~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux2~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][5]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][5]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux1~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux1~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][6]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][6]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[5][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[5][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[6][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[6][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[4][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[4][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~0                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~0                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[7][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[7][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux0~1                                        ; |processador|bancoRegistradores:bancoRegistradores|Mux0~1                                   ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[2][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[2][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[1][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[1][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|registradores[3][7]                           ; |processador|bancoRegistradores:bancoRegistradores|registradores[3][7]                      ; regout           ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~0                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~0                                  ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Mux13~1                                       ; |processador|bancoRegistradores:bancoRegistradores|Mux13~1                                  ; combout          ;
; |processador|ctrl:ctrl|LdOUTPUT~1                                                                ; |processador|ctrl:ctrl|LdOUTPUT~1                                                           ; combout          ;
; |processador|ctrl:ctrl|Mux12~0                                                                   ; |processador|ctrl:ctrl|Mux12~0                                                              ; combout          ;
; |processador|ctrl:ctrl|Mux12~1                                                                   ; |processador|ctrl:ctrl|Mux12~1                                                              ; combout          ;
; |processador|ctrl:ctrl|CmdULA[0]~0                                                               ; |processador|ctrl:ctrl|CmdULA[0]~0                                                          ; combout          ;
; |processador|ctrl:ctrl|Mux10~0                                                                   ; |processador|ctrl:ctrl|Mux10~0                                                              ; combout          ;
; |processador|ctrl:ctrl|Mux11~0                                                                   ; |processador|ctrl:ctrl|Mux11~0                                                              ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~1                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~1                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~2                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~2                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~4                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~4                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~5                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~5                               ; combout          ;
; |processador|bancoRegistradores:bancoRegistradores|Decoder0~7                                    ; |processador|bancoRegistradores:bancoRegistradores|Decoder0~7                               ; combout          ;
; |processador|ula:ula|resultado[0]                                                                ; |processador|ula:ula|resultado[0]                                                           ; combout          ;
; |processador|dadoMemoria[8]                                                                      ; |processador|dadoMemoria[8]                                                                 ; padio            ;
; |processador|dadoMemoria[9]                                                                      ; |processador|dadoMemoria[9]                                                                 ; padio            ;
; |processador|dadoMemoria[10]                                                                     ; |processador|dadoMemoria[10]                                                                ; padio            ;
; |processador|dadoMemoria[11]                                                                     ; |processador|dadoMemoria[11]                                                                ; padio            ;
; |processador|dadoMemoria[15]                                                                     ; |processador|dadoMemoria[15]                                                                ; padio            ;
; |processador|enderecoMemoria[4]                                                                  ; |processador|enderecoMemoria[4]                                                             ; padio            ;
; |processador|enderecoMemoria[5]                                                                  ; |processador|enderecoMemoria[5]                                                             ; padio            ;
; |processador|enderecoMemoria[6]                                                                  ; |processador|enderecoMemoria[6]                                                             ; padio            ;
; |processador|enderecoMemoria[7]                                                                  ; |processador|enderecoMemoria[7]                                                             ; padio            ;
; |processador|pOUTPUT[0]                                                                          ; |processador|pOUTPUT[0]                                                                     ; padio            ;
; |processador|pOUTPUT[1]                                                                          ; |processador|pOUTPUT[1]                                                                     ; padio            ;
; |processador|pOUTPUT[2]                                                                          ; |processador|pOUTPUT[2]                                                                     ; padio            ;
; |processador|pOUTPUT[3]                                                                          ; |processador|pOUTPUT[3]                                                                     ; padio            ;
; |processador|pOUTPUT[4]                                                                          ; |processador|pOUTPUT[4]                                                                     ; padio            ;
; |processador|pOUTPUT[5]                                                                          ; |processador|pOUTPUT[5]                                                                     ; padio            ;
; |processador|pOUTPUT[6]                                                                          ; |processador|pOUTPUT[6]                                                                     ; padio            ;
; |processador|pOUTPUT[7]                                                                          ; |processador|pOUTPUT[7]                                                                     ; padio            ;
; |processador|addR1[0]                                                                            ; |processador|addR1[0]                                                                       ; padio            ;
; |processador|addR1[1]                                                                            ; |processador|addR1[1]                                                                       ; padio            ;
; |processador|addR1[2]                                                                            ; |processador|addR1[2]                                                                       ; padio            ;
; |processador|addR2[2]                                                                            ; |processador|addR2[2]                                                                       ; padio            ;
; |processador|R1[0]                                                                               ; |processador|R1[0]                                                                          ; padio            ;
; |processador|LdOUTPUT                                                                            ; |processador|LdOUTPUT                                                                       ; padio            ;
; |processador|ResultULA[0]                                                                        ; |processador|ResultULA[0]                                                                   ; padio            ;
; |processador|estado[2]                                                                           ; |processador|estado[2]                                                                      ; padio            ;
; |processador|rst                                                                                 ; |processador|rst~corein                                                                     ; combout          ;
; |processador|ctrl:ctrl|LdOUTPUT~clkctrl                                                          ; |processador|ctrl:ctrl|LdOUTPUT~clkctrl                                                     ; outclk           ;
; |processador|ula:ula|Mux8~0clkctrl                                                               ; |processador|ula:ula|Mux8~0clkctrl                                                          ; outclk           ;
; |processador|rst~clkctrl                                                                         ; |processador|rst~clkctrl                                                                    ; outclk           ;
+--------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 20 20:07:21 2019
Info: Command: quartus_sim --simulation_results_format=VWF Nano -c Top
Info (324025): Using vector source file "C:/Users/Pipi/Documents/Circuitos digitais/projetoNano/Projeto Nano/Processador.vwf"
Info (328054): Inverted registers were found during simulation
    Info (328055): Register: |processador|ctrl:ctrl|estado[0]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[5][0]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[7][0]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[1][0]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[3][0]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[6][1]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[7][1]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[2][1]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[3][1]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[5][2]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[6][2]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[4][2]
    Info (328055): Register: |processador|bancoRegistradores:bancoRegistradores|registradores[7][2]
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      63.92 %
Info (328052): Number of transitions in simulation is 4656
Info (324045): Vector file Top.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 345 megabytes
    Info: Processing ended: Sun Jan 20 20:07:22 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


