# 寄存器



---

### 不同位宽赋值

位宽多的赋给少的：舍弃高位

位宽少的赋给多的：高位补0

---





```verilog
module register//verilog 2001,2005 syntax
    #(parameter N=8)
    (
        output reg [N-1:0]Q,
        ...
    )
    ...
endmodule

...
register U1 #(16)(...)
...
```

# 移位寄存器

可通过<<和>>操作符以及并位操作符实现

- 逻辑左移和算术左移等同
- 逻辑右移当作无符号数，最高位补0
- 算术右移最高位补符号位

