---
title: "SVA"
date: 2022-06-21T00:16:54+08:00
author: "糸色先生"
---


-   SVA（system verilog assertion）是system
    verilog硬件描述语言的断言语言的缩写。

-   在形式验证的model checking中，model是根据design
    specification写出来的，具体形式可以是用形如SVA表达的assertion断言集合，model
    checking的工具使用各种数学手段来试图证明你的design能完全match你写的assertion，如果不能，那么就是找到bug了。