 -- Copyright (C) 2019  Intel Corporation. All rights reserved.
 -- Your use of Intel Corporation's design tools, logic functions 
 -- and other software and tools, and any partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Intel Program License 
 -- Subscription Agreement, the Intel Quartus Prime License Agreement,
 -- the Intel FPGA IP License Agreement, or other applicable license
 -- agreement, including, without limitation, that your use is for
 -- the sole purpose of programming logic devices manufactured by
 -- Intel and sold by Intel or its authorized distributors.  Please
 -- refer to the applicable agreement for further details, at
 -- https://fpgasoftware.intel.com/eula.
 -- 
 -- This is a Quartus Prime output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus Prime input file. This file cannot be used
 -- to make Quartus Prime pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus Prime help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (1.8V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --                  Bank 1:       3.3V
 --                  Bank 2:       3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --                  It can also be used to report unused dedicated pins. The connection
 --                  on the board for unused dedicated pins depends on whether this will
 --                  be used in a future design. One example is device migration. When
 --                  using device migration, refer to the device pin-tables. If it is a
 --                  GND pin in the pin table or if it will not be used in a future design
 --                  for another purpose the it MUST be connected to GND. If it is an unused
 --                  dedicated pin, then it can be connected to a valid signal on the board
 --                  (low, high, or toggling) if that signal is required for a different
 --                  revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --                  This pin should be connected to GND. It may also be connected  to a
 --                  valid signal  on the board  (low, high, or toggling)  if that signal
 --                  is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin. Connect each pin marked GND* directly to GND
 --                  or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
CHIP  "ALU16"  ASSIGNED TO AN: 5M160ZM100C4

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
GND                          : A1        : gnd    :                   :         :           :                
GND*                         : A2        :        :                   :         : 2         :                
res[15]                      : A3        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : A4        :        :                   :         : 2         :                
b[0]                         : A5        : input  : 3.3-V LVTTL       :         : 2         : N              
res[8]                       : A6        : output : 3.3-V LVTTL       :         : 2         : N              
res[11]                      : A7        : output : 3.3-V LVTTL       :         : 2         : N              
a[14]                        : A8        : input  : 3.3-V LVTTL       :         : 2         : N              
res[5]                       : A9        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : A10       :        :                   :         : 2         :                
GND*                         : A11       :        :                   :         : 2         :                
GND*                         : B1        :        :                   :         : 1         :                
GND*                         : B2        :        :                   :         : 2         :                
a[1]                         : B3        : input  : 3.3-V LVTTL       :         : 2         : N              
b[6]                         : B4        : input  : 3.3-V LVTTL       :         : 2         : N              
a[6]                         : B5        : input  : 3.3-V LVTTL       :         : 2         : N              
a[0]                         : B6        : input  : 3.3-V LVTTL       :         : 2         : N              
overflow                     : B7        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : B8        :        :                   :         : 2         :                
GND*                         : B9        :        :                   :         : 2         :                
GND*                         : B10       :        :                   :         : 2         :                
GND*                         : B11       :        :                   :         : 2         :                
GND*                         : C1        :        :                   :         : 1         :                
GND*                         : C2        :        :                   :         : 1         :                
VCCIO2                       : C4        : power  :                   : 3.3V    : 2         :                
b[8]                         : C5        : input  : 3.3-V LVTTL       :         : 2         : N              
res[12]                      : C6        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : C7        :        :                   :         : 2         :                
VCCIO2                       : C8        : power  :                   : 3.3V    : 2         :                
GND*                         : C10       :        :                   :         : 2         :                
GND*                         : C11       :        :                   :         : 2         :                
res[1]                       : D1        : output : 3.3-V LVTTL       :         : 1         : N              
b[15]                        : D2        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : D3        :        :                   :         : 1         :                
GND                          : D5        : gnd    :                   :         :           :                
GND                          : D7        : gnd    :                   :         :           :                
GND*                         : D9        :        :                   :         : 2         :                
GND*                         : D10       :        :                   :         : 2         :                
a[7]                         : D11       : input  : 3.3-V LVTTL       :         : 2         : N              
res[2]                       : E1        : output : 3.3-V LVTTL       :         : 1         : N              
res[7]                       : E2        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : E3        : power  :                   : 3.3V    : 1         :                
GND                          : E4        : gnd    :                   :         :           :                
GND                          : E8        : gnd    :                   :         :           :                
VCCINT                       : E9        : power  :                   : 1.8V    :           :                
GND*                         : E10       :        :                   :         : 2         :                
GND*                         : E11       :        :                   :         : 2         :                
b[9]                         : F1        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : F2        :        :                   :         : 1         :                
control[0]                   : F3        : input  : 3.3-V LVTTL       :         : 1         : N              
res[4]                       : F9        : output : 3.3-V LVTTL       :         : 2         : N              
b[12]                        : F10       : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : F11       :        :                   :         : 2         :                
a[2]                         : G1        : input  : 3.3-V LVTTL       :         : 1         : N              
control[2]                   : G2        : input  : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : G3        : power  :                   : 1.8V    :           :                
GND                          : G4        : gnd    :                   :         :           :                
GND                          : G8        : gnd    :                   :         :           :                
VCCIO2                       : G9        : power  :                   : 3.3V    : 2         :                
a[5]                         : G10       : input  : 3.3-V LVTTL       :         : 2         : N              
a[15]                        : G11       : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : H1        :        :                   :         : 1         :                
b[1]                         : H2        : input  : 3.3-V LVTTL       :         : 1         : N              
b[10]                        : H3        : input  : 3.3-V LVTTL       :         : 1         : N              
GND                          : H5        : gnd    :                   :         :           :                
GND                          : H7        : gnd    :                   :         :           :                
res[13]                      : H9        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : H10       :        :                   :         : 2         :                
a[11]                        : H11       : input  : 3.3-V LVTTL       :         : 2         : N              
TMS                          : J1        : input  :                   :         : 1         :                
TDI                          : J2        : input  :                   :         : 1         :                
VCCIO1                       : J4        : power  :                   : 3.3V    : 1         :                
res[3]                       : J5        : output : 3.3-V LVTTL       :         : 1         : N              
res[0]                       : J6        : output : 3.3-V LVTTL       :         : 1         : N              
a[10]                        : J7        : input  : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : J8        : power  :                   : 3.3V    : 1         :                
a[4]                         : J10       : input  : 3.3-V LVTTL       :         : 2         : N              
b[3]                         : J11       : input  : 3.3-V LVTTL       :         : 2         : N              
TCK                          : K1        : input  :                   :         : 1         :                
TDO                          : K2        : output :                   :         : 1         :                
GND*                         : K3        :        :                   :         : 1         :                
res[6]                       : K4        : output : 3.3-V LVTTL       :         : 1         : N              
a[9]                         : K5        : input  : 3.3-V LVTTL       :         : 1         : N              
a[3]                         : K6        : input  : 3.3-V LVTTL       :         : 1         : N              
a[13]                        : K7        : input  : 3.3-V LVTTL       :         : 1         : N              
b[5]                         : K8        : input  : 3.3-V LVTTL       :         : 1         : N              
res[10]                      : K9        : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : K10       :        :                   :         : 1         :                
control[1]                   : K11       : input  : 3.3-V LVTTL       :         : 2         : N              
res[14]                      : L1        : output : 3.3-V LVTTL       :         : 1         : N              
res[9]                       : L2        : output : 3.3-V LVTTL       :         : 1         : N              
b[2]                         : L3        : input  : 3.3-V LVTTL       :         : 1         : N              
a[12]                        : L4        : input  : 3.3-V LVTTL       :         : 1         : N              
b[7]                         : L5        : input  : 3.3-V LVTTL       :         : 1         : N              
a[8]                         : L6        : input  : 3.3-V LVTTL       :         : 1         : N              
b[11]                        : L7        : input  : 3.3-V LVTTL       :         : 1         : N              
b[14]                        : L8        : input  : 3.3-V LVTTL       :         : 1         : N              
b[13]                        : L9        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : L10       :        :                   :         : 1         :                
b[4]                         : L11       : input  : 3.3-V LVTTL       :         : 1         : N              
