TimeQuest Timing Analyzer report for Security_System
Sun Aug 05 17:25:39 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'
 12. Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 13. Slow Model Setup: 'CLK'
 14. Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 15. Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'
 16. Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 17. Slow Model Hold: 'CLK'
 18. Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 21. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 22. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'
 33. Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 34. Fast Model Setup: 'CLK'
 35. Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 36. Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'
 37. Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 38. Fast Model Hold: 'CLK'
 39. Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 40. Fast Model Minimum Pulse Width: 'CLK'
 41. Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 42. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 43. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Security_System                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; Clock Name                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                             ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; CLK                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                             ;
; CLK_Divider:DUT1|T_CLK                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Divider:DUT1|T_CLK }                                          ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready } ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT5|I2CMaster:i2cm1|ready }                    ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                      ; Note                                                  ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; 16.48 MHz  ; 16.48 MHz       ; CLK_Divider:DUT1|T_CLK                                          ;                                                       ;
; 262.88 MHz ; 262.88 MHz      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ;                                                       ;
; 351.74 MHz ; 351.74 MHz      ; CLK                                                             ;                                                       ;
; 510.2 MHz  ; 450.05 MHz      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -59.683 ; -568.396      ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -2.804  ; -19.726       ;
; CLK                                                             ; -1.843  ; -23.770       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.960  ; -3.400        ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -5.339 ; -9.240        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.086 ; -3.086        ;
; CLK                                                             ; -2.686 ; -2.686        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 0.445  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.631 ; -17.517       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.611 ; -57.434       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -0.611 ; -18.330       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.611 ; -6.110        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -59.683 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.726     ;
; -59.416 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.459     ;
; -59.381 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.424     ;
; -59.351 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.394     ;
; -59.233 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.276     ;
; -59.223 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 60.263     ;
; -59.204 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.247     ;
; -59.198 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.241     ;
; -58.989 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.032     ;
; -58.958 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 60.001     ;
; -58.925 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.968     ;
; -58.918 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.958     ;
; -58.555 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.595     ;
; -58.442 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.482     ;
; -58.399 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.439     ;
; -58.398 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.438     ;
; -58.265 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.305     ;
; -58.163 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.203     ;
; -58.000 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 59.040     ;
; -57.895 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 58.935     ;
; -57.238 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 58.281     ;
; -57.149 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.743     ;
; -56.971 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 58.014     ;
; -56.936 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.979     ;
; -56.906 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.949     ;
; -56.882 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.476     ;
; -56.847 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.441     ;
; -56.817 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.411     ;
; -56.788 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.831     ;
; -56.778 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 57.818     ;
; -56.759 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.802     ;
; -56.753 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.796     ;
; -56.699 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.293     ;
; -56.689 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 55.280     ;
; -56.670 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.264     ;
; -56.664 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.258     ;
; -56.544 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.587     ;
; -56.513 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.556     ;
; -56.480 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.523     ;
; -56.473 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 57.513     ;
; -56.455 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.049     ;
; -56.424 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 55.018     ;
; -56.391 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 54.985     ;
; -56.384 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.975     ;
; -56.110 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 57.150     ;
; -56.021 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.612     ;
; -55.997 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 57.037     ;
; -55.954 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 56.994     ;
; -55.953 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 56.993     ;
; -55.908 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.499     ;
; -55.865 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.456     ;
; -55.864 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.455     ;
; -55.820 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 56.860     ;
; -55.731 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.322     ;
; -55.718 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 56.758     ;
; -55.629 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.220     ;
; -55.555 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 56.595     ;
; -55.466 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 54.057     ;
; -55.450 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 56.490     ;
; -55.361 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 53.952     ;
; -53.763 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 52.357     ;
; -53.496 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 52.090     ;
; -53.461 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 52.055     ;
; -53.431 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 52.025     ;
; -53.313 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 51.907     ;
; -53.303 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 51.894     ;
; -53.284 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 51.878     ;
; -53.278 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 51.872     ;
; -53.069 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 51.663     ;
; -53.038 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 51.632     ;
; -53.005 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 51.599     ;
; -52.998 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 51.589     ;
; -52.635 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 51.226     ;
; -52.522 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 51.113     ;
; -52.479 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 51.070     ;
; -52.478 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 51.069     ;
; -52.345 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 50.936     ;
; -52.243 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 50.834     ;
; -52.080 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 50.671     ;
; -51.975 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 50.566     ;
; -51.301 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.895     ;
; -51.034 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.628     ;
; -50.999 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.593     ;
; -50.969 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.563     ;
; -50.851 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.445     ;
; -50.841 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 49.432     ;
; -50.822 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.416     ;
; -50.816 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.410     ;
; -50.607 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.201     ;
; -50.576 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.170     ;
; -50.543 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.444     ; 49.137     ;
; -50.536 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 49.127     ;
; -50.173 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.764     ;
; -50.060 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.651     ;
; -50.017 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.608     ;
; -50.016 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.607     ;
; -49.883 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.474     ;
; -49.781 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.372     ;
; -49.618 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.209     ;
; -49.513 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.447     ; 48.104     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.804 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -2.311     ; 1.531      ;
; -2.772 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -2.311     ; 1.499      ;
; -2.417 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -2.311     ; 1.144      ;
; -1.874 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.911      ;
; -1.746 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.783      ;
; -1.746 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.783      ;
; -1.746 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.783      ;
; -1.746 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.783      ;
; -1.746 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.783      ;
; -1.622 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.659      ;
; -1.403 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.440      ;
; -1.403 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.440      ;
; -1.403 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.440      ;
; -1.403 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.440      ;
; -1.403 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.440      ;
; -1.403 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.440      ;
; -1.349 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.386      ;
; -1.232 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 2.270      ;
; -1.232 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 2.270      ;
; -1.232 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 2.270      ;
; -1.232 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 2.270      ;
; -1.151 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.188      ;
; -0.889 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.927      ;
; -0.889 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.927      ;
; -0.889 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.927      ;
; -0.889 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.927      ;
; -0.804 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.841      ;
; -0.799 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.836      ;
; -0.548 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.586      ;
; -0.546 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.584      ;
; -0.296 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.334      ;
; 0.029  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.009      ;
; 0.030  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.008      ;
; 0.032  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.006      ;
; 0.044  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.994      ;
; 0.045  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.993      ;
; 0.049  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.989      ;
; 0.049  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.989      ;
; 0.050  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.988      ;
; 0.307  ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.881      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.809 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.667 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.705      ;
; -1.654 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.691      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.608 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.645      ;
; -1.595 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.632      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.476 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.467 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.505      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.500      ;
; -1.398 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.436      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.960 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.998      ;
; -0.808 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.846      ;
; -0.731 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.769      ;
; -0.724 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.003      ; 1.765      ;
; -0.513 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.551      ;
; -0.512 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.550      ;
; -0.474 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.512      ;
; -0.473 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.511      ;
; -0.386 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.003      ; 1.427      ;
; -0.276 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.314      ;
; -0.062 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.100      ;
; -0.061 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.099      ;
; -0.060 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.098      ;
; 0.115  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.923      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 3.338  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 3.254      ; 0.731      ;
; 3.838  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 3.254      ; 0.731      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -5.339 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 5.507      ; 0.731      ;
; -4.839 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 5.507      ; 0.731      ;
; -1.042 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 1.500      ;
; -0.709 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 1.833      ;
; -0.651 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 1.891      ;
; -0.648 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 1.894      ;
; -0.490 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 2.053      ;
; -0.490 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 2.053      ;
; -0.487 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 2.056      ;
; -0.485 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 2.058      ;
; -0.482 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 2.060      ;
; -0.160 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 2.382      ;
; -0.096 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 2.446      ;
; -0.008 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 2.534      ;
; 0.055  ; Sensor_Controller:DUT2|Distance[7]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.443      ; 2.784      ;
; 0.283  ; Sensor_Controller:DUT2|Distance[5]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.443      ; 3.012      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; Sound_Generator:DUT6|Counter[7]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.906      ;
; 0.640  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 3.182      ;
; 0.780  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 3.322      ;
; 0.811  ; CodecConfigurator:DUT5|data[21]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.036      ; 3.133      ;
; 0.833  ; Sensor_Controller:DUT2|Distance[6]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.443      ; 3.562      ;
; 0.916  ; Sensor_Controller:DUT2|Distance[4]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.443      ; 3.645      ;
; 0.946  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 3.488      ;
; 0.946  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.256      ; 3.488      ;
; 0.960  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[1]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Sound_Generator:DUT6|Counter[5]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.250      ;
; 0.981  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.267      ;
; 0.994  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.280      ;
; 1.002  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[0]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.288      ;
; 1.007  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[2]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Sound_Generator:DUT6|Counter[6]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.294      ;
; 1.033  ; Sensor_Controller:DUT2|Distance[3]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.443      ; 3.762      ;
; 1.045  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.331      ;
; 1.046  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.332      ;
; 1.065  ; Sensor_Controller:DUT2|Distance[2]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.443      ; 3.794      ;
; 1.092  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 3.635      ;
; 1.092  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 3.635      ;
; 1.092  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 3.635      ;
; 1.092  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.257      ; 3.635      ;
; 1.155  ; CodecConfigurator:DUT5|data[9]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.036      ; 3.477      ;
; 1.253  ; CodecConfigurator:DUT5|data[12]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.036      ; 3.575      ;
; 1.278  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.564      ;
; 1.396  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Sound_Generator:DUT6|Counter[5]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.682      ;
; 1.432  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[1]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.718      ;
; 1.440  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; Sound_Generator:DUT6|Counter[6]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.727      ;
; 1.476  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Sound_Generator:DUT6|Counter[5]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.762      ;
; 1.479  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.765      ;
; 1.493  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[2]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.779      ;
; 1.501  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.787      ;
; 1.504  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.790      ;
; 1.520  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.807      ;
; 1.545  ; CodecConfigurator:DUT5|data[2]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.036      ; 3.867      ;
; 1.556  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.842      ;
; 1.573  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.859      ;
; 1.600  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.887      ;
; 1.606  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[2]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.892      ;
; 1.622  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.908      ;
; 1.622  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.908      ;
; 1.627  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.913      ;
; 1.636  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.922      ;
; 1.653  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.939      ;
; 1.680  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.966      ;
; 1.686  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.972      ;
; 1.692  ; CodecConfigurator:DUT5|data[11]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.036      ; 4.014      ;
; 1.700  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.986      ;
; 1.733  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.019      ;
; 1.743  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.028      ;
; 1.760  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.046      ;
; 1.766  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.052      ;
; 1.813  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.099      ;
; 1.829  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.114      ;
; 1.846  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.132      ;
; 1.893  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.179      ;
; 1.923  ; CodecConfigurator:DUT5|data[1]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.035      ; 4.244      ;
; 1.926  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.212      ;
; 2.003  ; CodecConfigurator:DUT5|data[3]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.035      ; 4.324      ;
; 2.006  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.292      ;
; 2.016  ; CodecConfigurator:DUT5|data[10]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.036      ; 4.338      ;
; 2.035  ; CodecConfigurator:DUT5|data[0]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.035      ; 4.356      ;
; 2.041  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.327      ;
; 2.046  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.332      ;
; 2.082  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.367      ;
; 2.086  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.372      ;
; 2.117  ; CodecConfigurator:DUT5|data[6]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.035      ; 4.438      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -3.086 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 3.254      ; 0.731      ;
; -2.586 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 3.254      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.637  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.923      ;
; 0.812  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.098      ;
; 0.813  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.099      ;
; 0.814  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.100      ;
; 1.028  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.314      ;
; 1.138  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.003      ; 1.427      ;
; 1.225  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.511      ;
; 1.226  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.512      ;
; 1.264  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.550      ;
; 1.265  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.551      ;
; 1.476  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.003      ; 1.765      ;
; 1.483  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.769      ;
; 1.560  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.846      ;
; 1.712  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.998      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.686 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 2.854      ; 0.731      ;
; -2.186 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 2.854      ; 0.731      ;
; 0.637  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.966  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.252      ;
; 0.982  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.984  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 1.015  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.301      ;
; 1.022  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.309      ;
; 1.203  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.313  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 1.598      ;
; 1.398  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.684      ;
; 1.414  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.700      ;
; 1.416  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.702      ;
; 1.416  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.702      ;
; 1.417  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.703      ;
; 1.448  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.734      ;
; 1.455  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.742      ;
; 1.465  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 1.750      ;
; 1.478  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.764      ;
; 1.494  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.780      ;
; 1.496  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.782      ;
; 1.496  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.782      ;
; 1.497  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.783      ;
; 1.518  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.804      ;
; 1.535  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.822      ;
; 1.558  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.844      ;
; 1.574  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.860      ;
; 1.576  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.862      ;
; 1.577  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.863      ;
; 1.598  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.884      ;
; 1.615  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.901      ;
; 1.630  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.916      ;
; 1.635  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.638  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.924      ;
; 1.654  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.656  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.942      ;
; 1.660  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 1.945      ;
; 1.678  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.964      ;
; 1.695  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.981      ;
; 1.701  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 1.986      ;
; 1.708  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 1.993      ;
; 1.710  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.996      ;
; 1.710  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.996      ;
; 1.715  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.001      ;
; 1.718  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.004      ;
; 1.734  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.020      ;
; 1.736  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.022      ;
; 1.751  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.037      ;
; 1.758  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.044      ;
; 1.790  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.076      ;
; 1.790  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.076      ;
; 1.795  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.081      ;
; 1.798  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.084      ;
; 1.814  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 1.831  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.117      ;
; 1.853  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.138      ;
; 1.869  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.155      ;
; 1.870  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.872  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.872  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.872  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.872  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.872  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.872  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.878  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.164      ;
; 1.910  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.196      ;
; 1.911  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.197      ;
; 1.949  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.235      ;
; 1.988  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.274      ;
; 1.990  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.276      ;
; 1.991  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.277      ;
; 2.019  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.304      ;
; 2.024  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.310      ;
; 2.024  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.310      ;
; 2.024  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.310      ;
; 2.024  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.310      ;
; 2.029  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.315      ;
; 2.032  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.318      ;
; 2.032  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.318      ;
; 2.032  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.318      ;
; 2.032  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.318      ;
; 2.052  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.338      ;
; 2.055  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.340      ;
; 2.070  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.356      ;
; 2.089  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.374      ;
; 2.109  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.395      ;
; 2.125  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.410      ;
; 2.132  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.418      ;
; 2.138  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.424      ;
; 2.138  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.424      ;
; 2.138  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.424      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.445 ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.702 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.988      ;
; 0.703 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.989      ;
; 0.703 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.989      ;
; 0.707 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.993      ;
; 0.708 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.994      ;
; 0.720 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.006      ;
; 0.722 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.008      ;
; 0.723 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.009      ;
; 0.959 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.245      ;
; 1.017 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.304      ;
; 1.025 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.311      ;
; 1.048 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.334      ;
; 1.066 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.352      ;
; 1.067 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.353      ;
; 1.068 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.354      ;
; 1.068 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.354      ;
; 1.298 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.584      ;
; 1.300 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.586      ;
; 1.551 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.836      ;
; 1.555 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.840      ;
; 1.556 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.841      ;
; 1.856 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.141      ;
; 1.864 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.149      ;
; 1.878 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.163      ;
; 1.879 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.164      ;
; 1.879 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.164      ;
; 1.901 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.186      ;
; 1.903 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.188      ;
; 2.101 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.386      ;
; 2.155 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.440      ;
; 2.155 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.440      ;
; 2.216 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.501      ;
; 2.374 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.659      ;
; 2.498 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.783      ;
; 2.498 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.783      ;
; 3.169 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -2.311     ; 1.144      ;
; 3.524 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -2.311     ; 1.499      ;
; 3.556 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -2.311     ; 1.531      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[0]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[0]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[1]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[1]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[2]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[2]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[3]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[3]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[4]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[4]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[5]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[5]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[6]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[6]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[7]                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[7]                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Trig~reg0                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Trig~reg0                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 5.967 ; 5.967 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 8.707 ; 8.707 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 9.784 ; 9.784 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -4.756 ; -4.756 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -5.389 ; -5.389 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -4.136 ; -4.136 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 44.982 ; 44.982 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 22.401 ; 22.401 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 22.351 ; 22.351 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 20.964 ; 20.964 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 22.298 ; 22.298 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 22.054 ; 22.054 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 21.136 ; 21.136 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 20.719 ; 20.719 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 44.599 ; 44.599 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 44.900 ; 44.900 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 44.895 ; 44.895 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 44.911 ; 44.911 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 44.921 ; 44.921 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 44.948 ; 44.948 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 44.982 ; 44.982 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 12.042 ; 12.042 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 12.494 ; 12.494 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Data    ; CLK_Divider:DUT1|T_CLK ; 9.013  ; 9.013  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Trig    ; CLK_Divider:DUT1|T_CLK ; 9.259  ; 9.259  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 7.080  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.755  ; 8.755  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 7.080  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 8.645  ; 8.645  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 9.849  ; 9.849  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 9.784  ; 9.784  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 9.808  ; 9.808  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 9.818  ; 9.818  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 9.533  ; 9.533  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 8.645  ; 8.645  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 8.786  ; 8.786  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 9.125  ; 9.125  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 9.426  ; 9.426  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 9.421  ; 9.421  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 9.437  ; 9.437  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 9.447  ; 9.447  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 9.474  ; 9.474  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 9.508  ; 9.508  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 12.042 ; 12.042 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 12.494 ; 12.494 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Data    ; CLK_Divider:DUT1|T_CLK ; 9.013  ; 9.013  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Trig    ; CLK_Divider:DUT1|T_CLK ; 9.259  ; 9.259  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 7.080  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.755  ; 8.755  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 7.080  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -21.383 ; -189.933      ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -0.984  ; -1.844        ;
; CLK                                                             ; -0.130  ; -1.560        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.128   ; 0.000         ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -2.636 ; -4.522        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -1.792 ; -1.792        ;
; CLK                                                             ; -1.717 ; -1.717        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.380 ; -14.380       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.500 ; -47.000       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -0.500 ; -15.000       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500 ; -5.000        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -21.383 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.418     ;
; -21.288 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.323     ;
; -21.260 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.295     ;
; -21.252 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.287     ;
; -21.176 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.211     ;
; -21.173 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.208     ;
; -21.155 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.190     ;
; -21.134 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.166     ;
; -21.078 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.113     ;
; -21.057 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.092     ;
; -21.050 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 22.085     ;
; -21.039 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.071     ;
; -21.016 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.606     ;
; -20.921 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.511     ;
; -20.893 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.483     ;
; -20.885 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.475     ;
; -20.857 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.889     ;
; -20.831 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.863     ;
; -20.809 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.399     ;
; -20.806 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.838     ;
; -20.806 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.396     ;
; -20.790 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.822     ;
; -20.788 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.378     ;
; -20.767 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 20.354     ;
; -20.746 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.778     ;
; -20.711 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.301     ;
; -20.690 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.280     ;
; -20.683 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.273     ;
; -20.678 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.710     ;
; -20.672 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 20.259     ;
; -20.633 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.665     ;
; -20.586 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.618     ;
; -20.499 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.534     ;
; -20.490 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 20.077     ;
; -20.464 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 20.051     ;
; -20.439 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 20.026     ;
; -20.423 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 20.010     ;
; -20.404 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.439     ;
; -20.379 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 19.966     ;
; -20.376 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.411     ;
; -20.368 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.403     ;
; -20.311 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 19.898     ;
; -20.292 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.327     ;
; -20.289 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.324     ;
; -20.271 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.306     ;
; -20.266 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 19.853     ;
; -20.250 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.282     ;
; -20.219 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 19.806     ;
; -20.194 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.229     ;
; -20.173 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.208     ;
; -20.166 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 21.201     ;
; -20.155 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.187     ;
; -19.973 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.005     ;
; -19.947 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.979     ;
; -19.922 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.954     ;
; -19.906 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.938     ;
; -19.862 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.894     ;
; -19.794 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.826     ;
; -19.752 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.342     ;
; -19.749 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.781     ;
; -19.702 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.734     ;
; -19.657 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.247     ;
; -19.629 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.219     ;
; -19.621 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.211     ;
; -19.545 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.135     ;
; -19.542 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.132     ;
; -19.524 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.114     ;
; -19.503 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 19.090     ;
; -19.447 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.037     ;
; -19.426 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.016     ;
; -19.419 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.009     ;
; -19.408 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.995     ;
; -19.226 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.813     ;
; -19.200 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.787     ;
; -19.175 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.762     ;
; -19.159 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.746     ;
; -19.115 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.702     ;
; -19.047 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.634     ;
; -19.002 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.589     ;
; -18.955 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.542     ;
; -18.868 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.458     ;
; -18.773 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.363     ;
; -18.745 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.335     ;
; -18.737 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.327     ;
; -18.661 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.251     ;
; -18.658 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.248     ;
; -18.640 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.230     ;
; -18.619 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.206     ;
; -18.563 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.153     ;
; -18.542 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.132     ;
; -18.535 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.125     ;
; -18.524 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 18.111     ;
; -18.342 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.929     ;
; -18.316 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.903     ;
; -18.291 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.878     ;
; -18.275 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.862     ;
; -18.231 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.818     ;
; -18.163 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.750     ;
; -18.118 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.705     ;
; -18.071 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.445     ; 17.658     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.984 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.414     ; 0.602      ;
; -0.979 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.414     ; 0.597      ;
; -0.858 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.414     ; 0.476      ;
; -0.150 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.142 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.173      ;
; -0.142 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.173      ;
; -0.142 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.173      ;
; -0.142 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.173      ;
; -0.142 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.173      ;
; -0.043 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.074      ;
; -0.043 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.074      ;
; -0.043 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.074      ;
; -0.043 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.074      ;
; -0.043 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.074      ;
; -0.043 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.074      ;
; -0.034 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.065      ;
; 0.025  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.006      ;
; 0.045  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.987      ;
; 0.135  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.896      ;
; 0.144  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.888      ;
; 0.259  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.772      ;
; 0.262  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.769      ;
; 0.393  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.639      ;
; 0.398  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.634      ;
; 0.481  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.551      ;
; 0.585  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.447      ;
; 0.585  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.447      ;
; 0.587  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.445      ;
; 0.593  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.439      ;
; 0.594  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.438      ;
; 0.597  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.435      ;
; 0.598  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.434      ;
; 0.599  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.433      ;
; 0.665  ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.162      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.083      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; 0.003  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.029      ;
; 0.007  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.025      ;
; 0.007  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.025      ;
; 0.007  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.025      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.128 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.904      ;
; 0.205 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.827      ;
; 0.333 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.003      ; 0.702      ;
; 0.335 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.697      ;
; 0.413 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.619      ;
; 0.419 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.613      ;
; 0.427 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.605      ;
; 0.428 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.604      ;
; 0.455 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.003      ; 0.580      ;
; 0.505 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.527      ;
; 0.559 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.473      ;
; 0.560 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.472      ;
; 0.561 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.471      ;
; 0.635 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 2.172 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 1.866      ; 0.367      ;
; 2.672 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 1.866      ; 0.367      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -2.636 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.710      ; 0.367      ;
; -2.136 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 2.710      ; 0.367      ;
; -0.441 ; Sensor_Controller:DUT2|Distance[7]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.441      ; 1.152      ;
; -0.403 ; Sensor_Controller:DUT2|Distance[5]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.441      ; 1.190      ;
; -0.374 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.625      ;
; -0.256 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.743      ;
; -0.244 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.755      ;
; -0.244 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.755      ;
; -0.197 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.802      ;
; -0.196 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.803      ;
; -0.193 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.806      ;
; -0.192 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.807      ;
; -0.176 ; Sensor_Controller:DUT2|Distance[6]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.441      ; 1.417      ;
; -0.172 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 0.827      ;
; -0.170 ; Sensor_Controller:DUT2|Distance[4]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.441      ; 1.423      ;
; -0.132 ; Sensor_Controller:DUT2|Distance[3]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.441      ; 1.461      ;
; -0.128 ; Sensor_Controller:DUT2|Distance[2]                                    ; Sound_Generator:DUT6|Trig~reg0                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.441      ; 1.465      ;
; -0.049 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.845      ; 0.948      ;
; 0.032  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.031      ;
; 0.109  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.108      ;
; 0.211  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.210      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; Sound_Generator:DUT6|Counter[7]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.292  ; CodecConfigurator:DUT5|data[21]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.743      ; 1.187      ;
; 0.306  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.845      ; 1.303      ;
; 0.313  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.845      ; 1.310      ;
; 0.329  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.845      ; 1.326      ;
; 0.354  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[1]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Sound_Generator:DUT6|Counter[5]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.508      ;
; 0.365  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[0]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[2]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; Sound_Generator:DUT6|Counter[6]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.373  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.382  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.404  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.556      ;
; 0.411  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.437  ; CodecConfigurator:DUT5|data[9]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.743      ; 1.332      ;
; 0.476  ; CodecConfigurator:DUT5|data[12]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.743      ; 1.371      ;
; 0.494  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Sound_Generator:DUT6|Counter[5]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.493      ;
; 0.494  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.493      ;
; 0.494  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.493      ;
; 0.494  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.847      ; 1.493      ;
; 0.500  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.505  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[1]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; Sound_Generator:DUT6|Counter[6]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.529  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Sound_Generator:DUT6|Counter[5]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.681      ;
; 0.544  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[2]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.699      ;
; 0.557  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.560  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.712      ;
; 0.564  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.716      ;
; 0.569  ; CodecConfigurator:DUT5|data[2]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.743      ; 1.464      ;
; 0.579  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; Sound_Generator:DUT6|Counter[4]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.732      ;
; 0.582  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.734      ;
; 0.599  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[2]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; Sound_Generator:DUT6|Counter[3]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.751      ;
; 0.614  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; CodecConfigurator:DUT5|data[11]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.743      ; 1.511      ;
; 0.617  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.769      ;
; 0.619  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.771      ;
; 0.620  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.772      ;
; 0.624  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.776      ;
; 0.634  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[3]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.786      ;
; 0.643  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 0.794      ;
; 0.649  ; Sound_Generator:DUT6|Counter[2]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.650  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.802      ;
; 0.652  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.804      ;
; 0.669  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[4]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.821      ;
; 0.670  ; CodecConfigurator:DUT5|data[1]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.742      ; 1.564      ;
; 0.682  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 0.833      ;
; 0.687  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.839      ;
; 0.704  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[5]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.856      ;
; 0.711  ; CodecConfigurator:DUT5|data[0]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.742      ; 1.605      ;
; 0.717  ; CodecConfigurator:DUT5|data[3]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.742      ; 1.611      ;
; 0.722  ; Sound_Generator:DUT6|Counter[1]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.874      ;
; 0.734  ; CodecConfigurator:DUT5|data[10]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.743      ; 1.629      ;
; 0.739  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[6]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.891      ;
; 0.744  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.896      ;
; 0.748  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.900      ;
; 0.751  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.903      ;
; 0.757  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 0.908      ;
; 0.761  ; CodecConfigurator:DUT5|data[6]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.742      ; 1.655      ;
; 0.774  ; Sound_Generator:DUT6|Counter[0]                                       ; Sound_Generator:DUT6|Counter[7]                                       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.926      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -1.792 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 1.866      ; 0.367      ;
; -1.292 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 1.866      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.397      ;
; 0.319  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.472      ;
; 0.321  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.473      ;
; 0.375  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.527      ;
; 0.425  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.003      ; 0.580      ;
; 0.452  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.604      ;
; 0.453  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.605      ;
; 0.461  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.613      ;
; 0.467  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.619      ;
; 0.545  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.697      ;
; 0.547  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.003      ; 0.702      ;
; 0.675  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.827      ;
; 0.752  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.904      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.717 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 1.791      ; 0.367      ;
; -1.217 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 1.791      ; 0.367      ;
; 0.250  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.357  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.365  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.373  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.377  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.441  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.593      ;
; 0.495  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.647      ;
; 0.503  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.658      ;
; 0.513  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.522  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.674      ;
; 0.530  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.682      ;
; 0.538  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.693      ;
; 0.552  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.561  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.573  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.728      ;
; 0.579  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.587  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.739      ;
; 0.596  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.748      ;
; 0.600  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.752      ;
; 0.608  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.760      ;
; 0.610  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.764      ;
; 0.614  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.619  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.622  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.774      ;
; 0.624  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.776      ;
; 0.630  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.782      ;
; 0.631  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.783      ;
; 0.635  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.643  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.645  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.647  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.649  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.666  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.818      ;
; 0.670  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.670  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.670  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.678  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.682  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.705  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.857      ;
; 0.705  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.857      ;
; 0.716  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.868      ;
; 0.717  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.717  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.739  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.891      ;
; 0.740  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.892      ;
; 0.741  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.893      ;
; 0.749  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.751  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.752  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.755  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.907      ;
; 0.772  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.774  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.926      ;
; 0.775  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.784  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.936      ;
; 0.786  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.938      ;
; 0.789  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.789  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.789  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.789  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.789  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.799  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.951      ;
; 0.807  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.959      ;
; 0.809  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.961      ;
; 0.819  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.821  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.973      ;
; 0.834  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.986      ;
; 0.842  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.994      ;
; 0.842  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.994      ;
; 0.844  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.996      ;
; 0.844  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.996      ;
; 0.844  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.996      ;
; 0.863  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.015      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.281 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.433      ;
; 0.282 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.434      ;
; 0.283 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.435      ;
; 0.286 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.438      ;
; 0.287 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.439      ;
; 0.293 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.447      ;
; 0.295 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.447      ;
; 0.399 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.551      ;
; 0.404 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.559      ;
; 0.411 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.566      ;
; 0.482 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.634      ;
; 0.487 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.639      ;
; 0.618 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.769      ;
; 0.620 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.771      ;
; 0.621 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.772      ;
; 0.723 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.874      ;
; 0.724 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.875      ;
; 0.725 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.876      ;
; 0.731 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.882      ;
; 0.734 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.885      ;
; 0.742 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.893      ;
; 0.745 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.896      ;
; 0.855 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.006      ;
; 0.860 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.011      ;
; 0.914 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.065      ;
; 0.923 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.074      ;
; 0.923 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.074      ;
; 1.022 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.173      ;
; 1.022 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.173      ;
; 1.738 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.414     ; 0.476      ;
; 1.859 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.414     ; 0.597      ;
; 1.864 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.414     ; 0.602      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[0]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[0]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[1]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[1]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[2]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[2]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[3]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[3]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[4]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[4]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[5]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[5]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[6]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[6]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[7]                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Counter[7]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Trig~reg0                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sound_Generator:DUT6|Trig~reg0                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 2.687 ; 2.687 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 4.242 ; 4.242 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 4.781 ; 4.781 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.215 ; -2.215 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.448 ; -2.448 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -2.043 ; -2.043 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 16.939 ; 16.939 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.679  ; 8.679  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 8.700  ; 8.700  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.149  ; 8.149  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.651  ; 8.651  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 8.562  ; 8.562  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 8.272  ; 8.272  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 8.115  ; 8.115  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 16.784 ; 16.784 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 16.869 ; 16.869 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 16.869 ; 16.869 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 16.885 ; 16.885 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 16.893 ; 16.893 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 16.924 ; 16.924 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 16.939 ; 16.939 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.684  ; 5.684  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.895  ; 5.895  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Data    ; CLK_Divider:DUT1|T_CLK ; 4.531  ; 4.531  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Trig    ; CLK_Divider:DUT1|T_CLK ; 4.625  ; 4.625  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 3.133  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.442  ; 4.442  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 3.133  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.814 ; 3.814 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 4.206 ; 4.206 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 4.215 ; 4.215 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 4.171 ; 4.171 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 4.196 ; 4.196 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 4.103 ; 4.103 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 3.814 ; 3.814 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 3.859 ; 3.859 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 4.025 ; 4.025 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 4.110 ; 4.110 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 4.110 ; 4.110 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 4.126 ; 4.126 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 4.134 ; 4.134 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 4.165 ; 4.165 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 4.180 ; 4.180 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.684 ; 5.684 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.895 ; 5.895 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Data    ; CLK_Divider:DUT1|T_CLK ; 4.531 ; 4.531 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Trig    ; CLK_Divider:DUT1|T_CLK ; 4.625 ; 4.625 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 3.133 ;       ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.442 ; 4.442 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;       ; 3.133 ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                 ; -59.683  ; -5.339  ; N/A      ; N/A     ; -1.631              ;
;  CLK                                                             ; -1.843   ; -2.686  ; N/A      ; N/A     ; -1.631              ;
;  CLK_Divider:DUT1|T_CLK                                          ; -59.683  ; -5.339  ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.960   ; -3.086  ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -2.804   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                  ; -615.292 ; -15.012 ; 0.0      ; 0.0     ; -99.391             ;
;  CLK                                                             ; -23.770  ; -2.686  ; N/A      ; N/A     ; -17.517             ;
;  CLK_Divider:DUT1|T_CLK                                          ; -568.396 ; -9.240  ; N/A      ; N/A     ; -57.434             ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.400   ; -3.086  ; N/A      ; N/A     ; -6.110              ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -19.726  ; 0.000   ; N/A      ; N/A     ; -18.330             ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 5.967 ; 5.967 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 8.707 ; 8.707 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 9.784 ; 9.784 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.215 ; -2.215 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.448 ; -2.448 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -2.043 ; -2.043 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 44.982 ; 44.982 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 22.401 ; 22.401 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 22.351 ; 22.351 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 20.964 ; 20.964 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 22.298 ; 22.298 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 22.054 ; 22.054 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 21.136 ; 21.136 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 20.719 ; 20.719 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 44.599 ; 44.599 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 44.900 ; 44.900 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 44.895 ; 44.895 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 44.911 ; 44.911 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 44.921 ; 44.921 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 44.948 ; 44.948 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 44.982 ; 44.982 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 12.042 ; 12.042 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 12.494 ; 12.494 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Data    ; CLK_Divider:DUT1|T_CLK ; 9.013  ; 9.013  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Trig    ; CLK_Divider:DUT1|T_CLK ; 9.259  ; 9.259  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 7.080  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.755  ; 8.755  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 7.080  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.814 ; 3.814 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 4.206 ; 4.206 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 4.215 ; 4.215 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 4.171 ; 4.171 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 4.196 ; 4.196 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 4.103 ; 4.103 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 3.814 ; 3.814 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 3.859 ; 3.859 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 4.025 ; 4.025 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 4.110 ; 4.110 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 4.110 ; 4.110 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 4.126 ; 4.126 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 4.134 ; 4.134 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 4.165 ; 4.165 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 4.180 ; 4.180 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.684 ; 5.684 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.895 ; 5.895 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Data    ; CLK_Divider:DUT1|T_CLK ; 4.531 ; 4.531 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Sound_Trig    ; CLK_Divider:DUT1|T_CLK ; 4.625 ; 4.625 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 3.133 ;       ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.442 ; 4.442 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;       ; 3.133 ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                   ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 234          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 14           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                    ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 234          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 14           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 05 17:25:38 2018
Info: Command: quartus_sta Security_System -c Security_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Security_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_Divider:DUT1|T_CLK CLK_Divider:DUT1|T_CLK
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT5|I2CMaster:i2cm1|ready CodecConfigurator:DUT5|I2CMaster:i2cm1|ready
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.683
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.683      -568.396 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -2.804       -19.726 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -1.843       -23.770 CLK 
    Info (332119):    -0.960        -3.400 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -5.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.339        -9.240 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -3.086        -3.086 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -2.686        -2.686 CLK 
    Info (332119):     0.445         0.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -17.517 CLK 
    Info (332119):    -0.611       -57.434 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.611       -18.330 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -0.611        -6.110 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.383      -189.933 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.984        -1.844 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -0.130        -1.560 CLK 
    Info (332119):     0.128         0.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -2.636
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.636        -4.522 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -1.792        -1.792 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -1.717        -1.717 CLK 
    Info (332119):     0.215         0.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -14.380 CLK 
    Info (332119):    -0.500       -47.000 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.500       -15.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -0.500        -5.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4579 megabytes
    Info: Processing ended: Sun Aug 05 17:25:39 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


