Timing Analyzer report for MicrocomputerPCB
Sat Feb 08 19:07:49 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.70        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  23.6%      ;
;     Processor 3            ;  23.2%      ;
;     Processor 4            ;  23.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Sat Feb 08 19:07:44 2020 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 43.31 MHz ; 43.31 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.087 ; -31.689            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.436 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.511 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.149 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.575 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.087 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.368     ;
; -3.075 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.356     ;
; -3.037 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.318     ;
; -3.025 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.306     ;
; -2.929 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.210     ;
; -2.917 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.198     ;
; -2.875 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.156     ;
; -2.843 ; cpu09p:cpu1|state.puls_accb_state      ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.719     ; 16.124     ;
; -2.831 ; cpu09p:cpu1|state.puls_dp_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.719     ; 16.112     ;
; -2.825 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.106     ;
; -2.755 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.719     ; 15.036     ;
; -2.717 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.998     ;
; -2.705 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.986     ;
; -2.705 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.986     ;
; -2.693 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.974     ;
; -2.690 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.971     ;
; -2.678 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.959     ;
; -2.631 ; cpu09p:cpu1|state.puls_cc_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.719     ; 15.912     ;
; -2.597 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.878     ;
; -2.517 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.798     ;
; -2.511 ; cpu09p:cpu1|state.puls_acca_state      ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.719     ; 15.792     ;
; -2.505 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.786     ;
; -2.493 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.774     ;
; -2.478 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.759     ;
; -2.437 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.604     ;
; -2.421 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.588     ;
; -2.387 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.554     ;
; -2.373 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.654     ;
; -2.371 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.538     ;
; -2.358 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.639     ;
; -2.305 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.586     ;
; -2.291 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.655     ;
; -2.282 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.646     ;
; -2.279 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.446     ;
; -2.271 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.205     ;
; -2.263 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.430     ;
; -2.259 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.217     ;
; -2.241 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.605     ;
; -2.232 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.596     ;
; -2.221 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.155     ;
; -2.219 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.386     ;
; -2.211 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.378     ;
; -2.209 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.167     ;
; -2.208 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.375     ;
; -2.198 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.206     ; 13.992     ;
; -2.193 ; cpu09p:cpu1|state.rti_iyl_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.833     ; 15.360     ;
; -2.185 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.719     ; 14.466     ;
; -2.177 ; cpu09p:cpu1|state.rti_iyh_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.833     ; 15.344     ;
; -2.175 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.133     ;
; -2.169 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.336     ;
; -2.167 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.125     ;
; -2.161 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.328     ;
; -2.158 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.325     ;
; -2.151 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.085     ;
; -2.135 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.069     ;
; -2.133 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.497     ;
; -2.125 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.083     ;
; -2.124 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.488     ;
; -2.117 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.075     ;
; -2.113 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.047     ;
; -2.101 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.042     ; 14.059     ;
; -2.101 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.035     ;
; -2.098 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.206     ; 13.892     ;
; -2.085 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.019     ;
; -2.084 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.448     ;
; -2.078 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.012     ;
; -2.078 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.245     ;
; -2.075 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.066     ; 14.009     ;
; -2.061 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.228     ;
; -2.055 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.222     ;
; -2.054 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.689     ; 14.365     ;
; -2.053 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.220     ;
; -2.050 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.217     ;
; -2.047 ; cpu09p:cpu1|state.puls_uph_state       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.636     ; 15.411     ;
; -2.041 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.066     ; 13.975     ;
; -2.040 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.207     ;
; -2.039 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.206     ;
; -2.038 ; cpu09p:cpu1|state.rti_uph_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.636     ; 15.402     ;
; -2.034 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.636     ; 14.398     ;
; -2.028 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.066     ; 13.962     ;
; -2.028 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.195     ;
; -2.027 ; cpu09p:cpu1|state.int_iyl_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.066     ; 14.961     ;
; -2.025 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.066     ; 13.959     ;
; -2.024 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.191     ;
; -2.017 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.042     ; 13.975     ;
; -2.015 ; cpu09p:cpu1|state.pull_return_lo_state ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.042     ; 14.973     ;
; -2.009 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.042     ; 13.967     ;
; -2.008 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.833     ; 14.175     ;
; -2.004 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.689     ; 14.315     ;
; -2.002 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.695     ; 14.307     ;
; -1.999 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.695     ; 14.304     ;
; -1.998 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.042     ; 13.956     ;
; -1.993 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.066     ; 13.927     ;
; -1.991 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.832     ; 14.159     ;
; -1.991 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.066     ; 13.925     ;
; -1.978 ; cpu09p:cpu1|state.int_nmimask_state    ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.206     ; 13.772     ;
; -1.977 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.066     ; 13.911     ;
; -1.975 ; cpu09p:cpu1|state.puls_ixh_state       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.833     ; 15.142     ;
; -1.967 ; cpu09p:cpu1|state.rti_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.042     ; 13.925     ;
; -1.967 ; cpu09p:cpu1|state.puls_iyh_state       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.833     ; 15.134     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; bufferedUART:io2|rxCurrentByteBuffer[6]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.168      ;
; 0.436 ; cpu09p:cpu1|pre_code[0]                       ; cpu09p:cpu1|pre_code[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.441 ; bufferedUART:io2|rxCurrentByteBuffer[2]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.173      ;
; 0.442 ; bufferedUART:io2|rxCurrentByteBuffer[1]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.174      ;
; 0.445 ; bufferedUART:io2|rxCurrentByteBuffer[3]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.177      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Ctrl                 ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|kbInPointer[2]          ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|kbInPointer[1]          ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|cursorVert[2]           ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|pixelCount[1]           ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|hActive                 ; SBCTextDisplayRGB:io1|hActive                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|n_kbWR                  ; SBCTextDisplayRGB:io1|n_kbWR                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Caps                 ; SBCTextDisplayRGB:io1|ps2Caps                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Scroll               ; SBCTextDisplayRGB:io1|ps2Scroll                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Num                  ; SBCTextDisplayRGB:io1|ps2Num                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Shift                ; SBCTextDisplayRGB:io1|ps2Shift                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]          ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2ClkFiltered          ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_nmimask_state     ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.jmp_state             ; cpu09p:cpu1|saved_state.jmp_state                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_swimask_state     ; cpu09p:cpu1|saved_state.int_swimask_state                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_cwai_state        ; cpu09p:cpu1|saved_state.int_cwai_state                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_irqmask_state     ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBuffer[7]                  ; bufferedUART:io2|txBuffer[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|frt_i                         ; mem_mapper2:mm1|frt_i                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|led_on_count[0]             ; sd_controller:sd1|led_on_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|romInhib_i                    ; mem_mapper2:mm1|romInhib_i                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|tenable                       ; mem_mapper2:mm1|tenable                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[3]                ; bufferedUART:io2|rxBitCount[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[2]                ; bufferedUART:io2|rxBitCount[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[1]                ; bufferedUART:io2|rxBitCount[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txByteSent                   ; bufferedUART:io2|txByteSent                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxdFiltered                  ; bufferedUART:io2|rxdFiltered                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2DataOut              ; SBCTextDisplayRGB:io1|ps2DataOut                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|kbWRParity              ; SBCTextDisplayRGB:io1|kbWRParity                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkOut               ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attBold                 ; SBCTextDisplayRGB:io1|attBold                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attInverse              ; SBCTextDisplayRGB:io1|attInverse                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispByteSent            ; SBCTextDisplayRGB:io1|dispByteSent                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[2]           ; SBCTextDisplayRGB:io1|paramCount[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[1]           ; SBCTextDisplayRGB:io1|paramCount[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[0]           ; SBCTextDisplayRGB:io1|paramCount[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param4[0]               ; SBCTextDisplayRGB:io1|param4[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param3[0]               ; SBCTextDisplayRGB:io1|param3[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[0]           ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[3]           ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[4]           ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispWR                  ; SBCTextDisplayRGB:io1|dispWR                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|nmi_ack                           ; cpu09p:cpu1|nmi_ack                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|nmi_req                           ; cpu09p:cpu1|nmi_req                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|nmi_enable                        ; cpu09p:cpu1|nmi_enable                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[0]                        ; cpu09p:cpu1|op_code[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.fetch_state           ; cpu09p:cpu1|saved_state.fetch_state                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.vect_hi_state         ; cpu09p:cpu1|saved_state.vect_hi_state                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.single_op_read_state  ; cpu09p:cpu1|saved_state.single_op_read_state                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.dual_op_write16_state ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.sbranch_state         ; cpu09p:cpu1|saved_state.sbranch_state                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.lea_state             ; cpu09p:cpu1|saved_state.lea_state                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.jsr_state             ; cpu09p:cpu1|saved_state.jsr_state                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.reset_state           ; cpu09p:cpu1|saved_state.reset_state                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.single_op_exec_state  ; cpu09p:cpu1|saved_state.single_op_exec_state                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[7]                        ; cpu09p:cpu1|op_code[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[3]                        ; cpu09p:cpu1|op_code[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[2]                        ; cpu09p:cpu1|op_code[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[5]                        ; cpu09p:cpu1|op_code[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param1[0]               ; SBCTextDisplayRGB:io1|param1[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param2[0]               ; SBCTextDisplayRGB:io1|param2[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[47]                 ; sd_controller:sd1|cmd_out[47]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[45]                 ; sd_controller:sd1|cmd_out[45]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[44]                 ; sd_controller:sd1|cmd_out[44]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[43]                 ; sd_controller:sd1|cmd_out[43]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[42]                 ; sd_controller:sd1|cmd_out[42]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[41]                 ; sd_controller:sd1|cmd_out[41]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdCS                        ; sd_controller:sd1|sdCS                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[4]                  ; sd_controller:sd1|cmd_out[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[3]                  ; sd_controller:sd1|cmd_out[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[2]                  ; sd_controller:sd1|cmd_out[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|data_sig[0]                 ; sd_controller:sd1|data_sig[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[6]                     ; sd_controller:sd1|dout[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[7]                     ; sd_controller:sd1|dout[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[4]                     ; sd_controller:sd1|dout[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|pre_code[2]                       ; cpu09p:cpu1|pre_code[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_cmd              ; sd_controller:sd1|state.send_cmd                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_ocr_wait      ; sd_controller:sd1|state.receive_ocr_wait                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_regreq           ; sd_controller:sd1|state.send_regreq                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; state[1]                                      ; state[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:io2|txBitCount[3]                ; bufferedUART:io2|txBitCount[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:io2|txBitCount[2]                ; bufferedUART:io2|txBitCount[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:io2|txBitCount[1]                ; bufferedUART:io2|txBitCount[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:io2|txBitCount[0]                ; bufferedUART:io2|txBitCount[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:io1|charScanLine[3]         ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:io1|charScanLine[0]         ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:io1|charScanLine[1]         ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:io1|charScanLine[2]         ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:io1|vActive                 ; SBCTextDisplayRGB:io1|vActive                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|cmd_mode                    ; sd_controller:sd1|cmd_mode                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
+-------+-----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                            ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.511 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state       ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.puls_state           ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state     ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.511 ; n_reset   ; cpu09p:cpu1|state.pulu_state           ; clk          ; clk         ; 20.000       ; 2.919      ; 6.429      ;
; 8.740 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state         ; clk          ; clk         ; 20.000       ; 2.507      ; 5.788      ;
; 8.809 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 20.000       ; 2.607      ; 5.819      ;
; 8.809 ; n_reset   ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 20.000       ; 2.607      ; 5.819      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state       ; clk          ; clk         ; 20.000       ; 2.619      ; 5.821      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 20.000       ; 2.619      ; 5.821      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 20.000       ; 2.619      ; 5.821      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state      ; clk          ; clk         ; 20.000       ; 2.619      ; 5.821      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state        ; clk          ; clk         ; 20.000       ; 2.619      ; 5.821      ;
; 8.874 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state        ; clk          ; clk         ; 20.000       ; 2.676      ; 5.823      ;
; 8.874 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state      ; clk          ; clk         ; 20.000       ; 2.676      ; 5.823      ;
; 8.874 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state      ; clk          ; clk         ; 20.000       ; 2.676      ; 5.823      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state        ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.907 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 2.728      ; 5.842      ;
; 8.924 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 20.000       ; 2.491      ; 5.588      ;
; 8.924 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 20.000       ; 2.491      ; 5.588      ;
; 8.924 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state       ; clk          ; clk         ; 20.000       ; 2.491      ; 5.588      ;
; 8.924 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state       ; clk          ; clk         ; 20.000       ; 2.491      ; 5.588      ;
; 9.013 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 2.591      ; 5.599      ;
; 9.013 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 2.591      ; 5.599      ;
; 9.013 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 2.591      ; 5.599      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state      ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.033 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 2.597      ; 5.585      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state        ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state      ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state        ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state        ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state       ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state       ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.extended_state       ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.101 ; n_reset   ; cpu09p:cpu1|state.fetch_state          ; clk          ; clk         ; 20.000       ; 2.539      ; 5.459      ;
; 9.119 ; n_reset   ; cpu09p:cpu1|state.lbranch_state        ; clk          ; clk         ; 20.000       ; 2.505      ; 5.407      ;
; 9.119 ; n_reset   ; cpu09p:cpu1|state.imm16_state          ; clk          ; clk         ; 20.000       ; 2.505      ; 5.407      ;
; 9.119 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state        ; clk          ; clk         ; 20.000       ; 2.505      ; 5.407      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state       ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state       ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.pshs_ixl_state       ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_pch_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_uph_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_iyh_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_ixl_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_ixh_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_dp_state         ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_accb_state       ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_acca_state       ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_upl_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.121 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state        ; clk          ; clk         ; 20.000       ; 2.952      ; 5.852      ;
; 9.128 ; n_reset   ; mem_mapper2:mm1|mmuEn                  ; clk          ; clk         ; 20.000       ; 2.744      ; 5.637      ;
; 9.128 ; n_reset   ; mem_mapper2:mm1|romInhib_i             ; clk          ; clk         ; 20.000       ; 2.744      ; 5.637      ;
; 9.128 ; n_reset   ; mem_mapper2:mm1|frt_i                  ; clk          ; clk         ; 20.000       ; 2.744      ; 5.637      ;
; 9.140 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state       ; clk          ; clk         ; 20.000       ; 2.637      ; 5.518      ;
; 9.140 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state       ; clk          ; clk         ; 20.000       ; 2.637      ; 5.518      ;
; 9.140 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state       ; clk          ; clk         ; 20.000       ; 2.637      ; 5.518      ;
; 9.140 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 2.637      ; 5.518      ;
; 9.167 ; n_reset   ; cpu09p:cpu1|state.int_cc_state         ; clk          ; clk         ; 20.000       ; 2.699      ; 5.553      ;
; 9.167 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state        ; clk          ; clk         ; 20.000       ; 2.699      ; 5.553      ;
; 9.167 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state ; clk          ; clk         ; 20.000       ; 2.699      ; 5.553      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.int_irq_state        ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state       ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state     ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.sync_state           ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.248 ; n_reset   ; cpu09p:cpu1|state.indirect3_state      ; clk          ; clk         ; 20.000       ; 2.684      ; 5.457      ;
; 9.252 ; n_reset   ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 20.000       ; 2.668      ; 5.437      ;
; 9.252 ; n_reset   ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 20.000       ; 2.668      ; 5.437      ;
; 9.252 ; n_reset   ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 20.000       ; 2.668      ; 5.437      ;
; 9.252 ; n_reset   ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 20.000       ; 2.668      ; 5.437      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state        ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state        ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state        ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state       ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state       ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state       ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state       ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
; 9.431 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state        ; clk          ; clk         ; 20.000       ; 2.729      ; 5.319      ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                  ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.755 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.086      ; 2.053      ;
; 1.755 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.086      ; 2.053      ;
; 1.755 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.086      ; 2.053      ;
; 1.755 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.086      ; 2.053      ;
; 1.755 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.086      ; 2.053      ;
; 1.755 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.086      ; 2.053      ;
; 1.974 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent              ; clk          ; clk         ; 0.000        ; 0.083      ; 2.269      ;
; 1.974 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle            ; clk          ; clk         ; 0.000        ; 0.083      ; 2.269      ;
; 1.974 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit         ; clk          ; clk         ; 0.000        ; 0.083      ; 2.269      ;
; 1.974 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit         ; clk          ; clk         ; 0.000        ; 0.083      ; 2.269      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.102 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.395      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 2.104 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.394      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.316 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.109      ; 3.637      ;
; 3.672 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.055      ; 3.853      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.100 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.119      ; 4.431      ;
; 4.456 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.065      ; 4.647      ;
; 8.636 ; n_reset                      ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 0.000        ; 3.206      ; 4.054      ;
; 8.636 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state      ; clk          ; clk         ; 0.000        ; 3.206      ; 4.054      ;
; 8.636 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 0.000        ; 3.206      ; 4.054      ;
; 8.636 ; n_reset                      ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 0.000        ; 3.206      ; 4.054      ;
; 8.636 ; n_reset                      ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 0.000        ; 3.206      ; 4.054      ;
; 8.636 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 0.000        ; 3.206      ; 4.054      ;
; 8.804 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                   ; clk          ; clk         ; 0.000        ; 3.363      ; 4.379      ;
; 8.846 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                   ; clk          ; clk         ; 0.000        ; 3.321      ; 4.379      ;
; 8.882 ; n_reset                      ; cpu09p:cpu1|fic                          ; clk          ; clk         ; 0.000        ; 2.862      ; 3.956      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.229 ; n_reset                      ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 0.000        ; 2.913      ; 4.354      ;
; 9.231 ; n_reset                      ; sd_controller:sd1|state.write_block_data ; clk          ; clk         ; 0.000        ; 2.841      ; 4.284      ;
; 9.231 ; n_reset                      ; sd_controller:sd1|state.init             ; clk          ; clk         ; 0.000        ; 2.841      ; 4.284      ;
; 9.250 ; n_reset                      ; sd_controller:sd1|state.cmd55            ; clk          ; clk         ; 0.000        ; 2.841      ; 4.303      ;
; 9.250 ; n_reset                      ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 0.000        ; 2.841      ; 4.303      ;
; 9.250 ; n_reset                      ; sd_controller:sd1|sdCS                   ; clk          ; clk         ; 0.000        ; 2.841      ; 4.303      ;
; 9.257 ; n_reset                      ; cpu09p:cpu1|nmi_req                      ; clk          ; clk         ; 0.000        ; 2.864      ; 4.333      ;
; 9.257 ; n_reset                      ; cpu09p:cpu1|nmi_ack                      ; clk          ; clk         ; 0.000        ; 2.864      ; 4.333      ;
; 9.264 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]   ; clk          ; clk         ; 0.000        ; 2.856      ; 4.332      ;
; 9.264 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]   ; clk          ; clk         ; 0.000        ; 2.856      ; 4.332      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.read_block_wait  ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.write_block_init ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.rst              ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.cmd0             ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.286 ; n_reset                      ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 0.000        ; 2.840      ; 4.338      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg[0]                        ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg[7]                        ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg[1]                        ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg_ddr2[1]                   ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg[2]                        ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg_ddr2[3]                   ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg[3]                        ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.303 ; n_reset                      ; gpio:gpio1|reg_ddr2[7]                   ; clk          ; clk         ; 0.000        ; 2.845      ; 4.360      ;
; 9.359 ; n_reset                      ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 0.000        ; 2.840      ; 4.411      ;
; 9.359 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd   ; clk          ; clk         ; 0.000        ; 2.840      ; 4.411      ;
; 9.359 ; n_reset                      ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 2.840      ; 4.411      ;
; 9.359 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd  ; clk          ; clk         ; 0.000        ; 2.840      ; 4.411      ;
; 9.359 ; n_reset                      ; sd_controller:sd1|HighSpeed              ; clk          ; clk         ; 0.000        ; 2.840      ; 4.411      ;
; 9.539 ; n_reset                      ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 0.000        ; 3.024      ; 4.775      ;
; 9.539 ; n_reset                      ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 0.000        ; 3.024      ; 4.775      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 45.56 MHz ; 45.56 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.950 ; -12.853           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.386 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.741 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.053 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.481 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.950 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.438     ;
; -1.943 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.431     ;
; -1.941 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.429     ;
; -1.934 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.422     ;
; -1.843 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.331     ;
; -1.834 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.322     ;
; -1.773 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.261     ;
; -1.766 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.254     ;
; -1.713 ; cpu09p:cpu1|state.puls_accb_state      ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.512     ; 15.201     ;
; -1.704 ; cpu09p:cpu1|state.puls_dp_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.512     ; 15.192     ;
; -1.666 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.154     ;
; -1.658 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.146     ;
; -1.651 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.139     ;
; -1.594 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.082     ;
; -1.585 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.073     ;
; -1.578 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.066     ;
; -1.569 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.057     ;
; -1.551 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.512     ; 14.039     ;
; -1.536 ; cpu09p:cpu1|state.puls_cc_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.512     ; 15.024     ;
; -1.448 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.936     ;
; -1.439 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.927     ;
; -1.421 ; cpu09p:cpu1|state.puls_acca_state      ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.512     ; 14.909     ;
; -1.417 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.905     ;
; -1.401 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.889     ;
; -1.326 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.707     ;
; -1.319 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.700     ;
; -1.308 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.689     ;
; -1.302 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.790     ;
; -1.301 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.682     ;
; -1.286 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.774     ;
; -1.271 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.759     ;
; -1.219 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.600     ;
; -1.201 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.582     ;
; -1.181 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.748     ;
; -1.175 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.742     ;
; -1.174 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.741     ;
; -1.168 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.735     ;
; -1.162 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.349     ;
; -1.156 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.512     ; 13.644     ;
; -1.155 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.342     ;
; -1.133 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.514     ;
; -1.126 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.507     ;
; -1.118 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.499     ;
; -1.111 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.492     ;
; -1.110 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.491     ;
; -1.107 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.270     ;
; -1.103 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.484     ;
; -1.100 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.263     ;
; -1.089 ; cpu09p:cpu1|state.rti_iyl_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.619     ; 14.470     ;
; -1.075 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.262     ;
; -1.074 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.641     ;
; -1.071 ; cpu09p:cpu1|state.rti_iyh_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.619     ; 14.452     ;
; -1.070 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.257     ;
; -1.068 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.635     ;
; -1.068 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.255     ;
; -1.063 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.250     ;
; -1.055 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.242     ;
; -1.050 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.213     ;
; -1.043 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.206     ;
; -1.033 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.196     ;
; -1.026 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.189     ;
; -1.026 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.407     ;
; -1.011 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.392     ;
; -1.008 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.575     ;
; -1.007 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.388     ;
; -1.003 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.384     ;
; -1.001 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.568     ;
; -1.000 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.163     ;
; -1.000 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.381     ;
; -0.993 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.955     ; 13.038     ;
; -0.972 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.135     ;
; -0.970 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.351     ;
; -0.968 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.155     ;
; -0.967 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.130     ;
; -0.965 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.128     ;
; -0.963 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.150     ;
; -0.960 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.123     ;
; -0.954 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.335     ;
; -0.952 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.333     ;
; -0.948 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.955     ; 12.993     ;
; -0.944 ; cpu09p:cpu1|state.puls_uph_state       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.433     ; 14.511     ;
; -0.943 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.106     ;
; -0.942 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.323     ;
; -0.940 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.127     ;
; -0.938 ; cpu09p:cpu1|state.rti_uph_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.433     ; 14.505     ;
; -0.936 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.484     ; 13.452     ;
; -0.936 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.317     ;
; -0.935 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.316     ;
; -0.933 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.120     ;
; -0.931 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.094     ;
; -0.929 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.484     ; 13.445     ;
; -0.926 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.089     ;
; -0.925 ; cpu09p:cpu1|state.pull_return_lo_state ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -2.813     ; 14.112     ;
; -0.924 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.837     ; 13.087     ;
; -0.907 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.488     ; 13.419     ;
; -0.902 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.488     ; 13.414     ;
; -0.901 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.433     ; 13.468     ;
; -0.901 ; cpu09p:cpu1|state.rti_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.813     ; 13.088     ;
; -0.900 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.488     ; 13.412     ;
; -0.900 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.619     ; 13.281     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; cpu09p:cpu1|pre_code[0]                       ; cpu09p:cpu1|pre_code[0]                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2DataOut              ; SBCTextDisplayRGB:io1|ps2DataOut              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|kbWRParity              ; SBCTextDisplayRGB:io1|kbWRParity              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2ClkOut               ; SBCTextDisplayRGB:io1|ps2ClkOut               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Ctrl                 ; SBCTextDisplayRGB:io1|ps2Ctrl                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|dispByteSent            ; SBCTextDisplayRGB:io1|dispByteSent            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|cursorVert[0]           ; SBCTextDisplayRGB:io1|cursorVert[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Caps                 ; SBCTextDisplayRGB:io1|ps2Caps                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Scroll               ; SBCTextDisplayRGB:io1|ps2Scroll               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Num                  ; SBCTextDisplayRGB:io1|ps2Num                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2Shift                ; SBCTextDisplayRGB:io1|ps2Shift                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]          ; SBCTextDisplayRGB:io1|ps2ClkCount[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2ClkFiltered          ; SBCTextDisplayRGB:io1|ps2ClkFiltered          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[0]                        ; cpu09p:cpu1|op_code[0]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[7]                        ; cpu09p:cpu1|op_code[7]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[3]                        ; cpu09p:cpu1|op_code[3]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[2]                        ; cpu09p:cpu1|op_code[2]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[5]                        ; cpu09p:cpu1|op_code[5]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|param1[0]               ; SBCTextDisplayRGB:io1|param1[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|param2[0]               ; SBCTextDisplayRGB:io1|param2[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBuffer[7]                  ; bufferedUART:io2|txBuffer[7]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|frt_i                         ; mem_mapper2:mm1|frt_i                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|led_on_count[0]             ; sd_controller:sd1|led_on_count[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|romInhib_i                    ; mem_mapper2:mm1|romInhib_i                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state[1]                                      ; state[1]                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|tenable                       ; mem_mapper2:mm1|tenable                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[3]                ; bufferedUART:io2|rxBitCount[3]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[2]                ; bufferedUART:io2|rxBitCount[2]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[1]                ; bufferedUART:io2|rxBitCount[1]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txByteSent                   ; bufferedUART:io2|txByteSent                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[3]         ; SBCTextDisplayRGB:io1|charScanLine[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[0]         ; SBCTextDisplayRGB:io1|charScanLine[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[1]         ; SBCTextDisplayRGB:io1|charScanLine[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[2]         ; SBCTextDisplayRGB:io1|charScanLine[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|vActive                 ; SBCTextDisplayRGB:io1|vActive                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxdFiltered                  ; bufferedUART:io2|rxdFiltered                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[47]                 ; sd_controller:sd1|cmd_out[47]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[40]                 ; sd_controller:sd1|cmd_out[40]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdCS                        ; sd_controller:sd1|sdCS                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[38]                 ; sd_controller:sd1|cmd_out[38]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[7]                  ; sd_controller:sd1|cmd_out[7]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[4]                  ; sd_controller:sd1|cmd_out[4]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[3]                  ; sd_controller:sd1|cmd_out[3]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[2]                  ; sd_controller:sd1|cmd_out[2]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdhc                        ; sd_controller:sd1|sdhc                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|data_sig[0]                 ; sd_controller:sd1|data_sig[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[6]                        ; cpu09p:cpu1|op_code[6]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[0]                     ; mem_mapper2:mm1|nmiDly[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[4]                     ; mem_mapper2:mm1|nmiDly[4]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[1]                     ; mem_mapper2:mm1|nmiDly[1]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[2]                     ; mem_mapper2:mm1|nmiDly[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[3]                     ; mem_mapper2:mm1|nmiDly[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[6]                     ; sd_controller:sd1|dout[6]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[7]                     ; sd_controller:sd1|dout[7]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|pre_code[2]                       ; cpu09p:cpu1|pre_code[2]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmi_i                         ; mem_mapper2:mm1|nmi_i                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[5]         ; sd_controller:sd1|\fsm:bit_counter[5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|block_start_ack             ; sd_controller:sd1|block_start_ack             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|init_busy                   ; sd_controller:sd1|init_busy                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.send_cmd              ; sd_controller:sd1|state.send_cmd              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.receive_ocr_wait      ; sd_controller:sd1|state.receive_ocr_wait      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.send_regreq           ; sd_controller:sd1|state.send_regreq           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.read_block_data       ; sd_controller:sd1|state.read_block_data       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.receive_byte          ; sd_controller:sd1|state.receive_byte          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attBold                 ; SBCTextDisplayRGB:io1|attBold                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attInverse              ; SBCTextDisplayRGB:io1|attInverse              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbInPointer[2]          ; SBCTextDisplayRGB:io1|kbInPointer[2]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbInPointer[1]          ; SBCTextDisplayRGB:io1|kbInPointer[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[2]           ; SBCTextDisplayRGB:io1|paramCount[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[1]           ; SBCTextDisplayRGB:io1|paramCount[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[0]           ; SBCTextDisplayRGB:io1|paramCount[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param4[0]               ; SBCTextDisplayRGB:io1|param4[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param3[0]               ; SBCTextDisplayRGB:io1|param3[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[2]           ; SBCTextDisplayRGB:io1|cursorVert[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[3]           ; SBCTextDisplayRGB:io1|cursorVert[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[4]           ; SBCTextDisplayRGB:io1|cursorVert[4]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispWR                  ; SBCTextDisplayRGB:io1|dispWR                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|pixelCount[1]           ; SBCTextDisplayRGB:io1|pixelCount[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|hActive                 ; SBCTextDisplayRGB:io1|hActive                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|n_kbWR                  ; SBCTextDisplayRGB:io1|n_kbWR                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|nmi_ack                           ; cpu09p:cpu1|nmi_ack                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|nmi_req                           ; cpu09p:cpu1|nmi_req                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_nmimask_state     ; cpu09p:cpu1|saved_state.int_nmimask_state     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|nmi_enable                        ; cpu09p:cpu1|nmi_enable                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.fetch_state           ; cpu09p:cpu1|saved_state.fetch_state           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.vect_hi_state         ; cpu09p:cpu1|saved_state.vect_hi_state         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.jmp_state             ; cpu09p:cpu1|saved_state.jmp_state             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.single_op_read_state  ; cpu09p:cpu1|saved_state.single_op_read_state  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_write16_state ; cpu09p:cpu1|saved_state.dual_op_write16_state ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.sbranch_state         ; cpu09p:cpu1|saved_state.sbranch_state         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_swimask_state     ; cpu09p:cpu1|saved_state.int_swimask_state     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.lea_state             ; cpu09p:cpu1|saved_state.lea_state             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.jsr_state             ; cpu09p:cpu1|saved_state.jsr_state             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.reset_state           ; cpu09p:cpu1|saved_state.reset_state           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_cwai_state        ; cpu09p:cpu1|saved_state.int_cwai_state        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_irqmask_state     ; cpu09p:cpu1|saved_state.int_irqmask_state     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                             ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.741 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state       ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.puls_state           ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state     ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pulu_state           ; clk          ; clk         ; 20.000       ; 2.687      ; 5.968      ;
; 9.035 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state         ; clk          ; clk         ; 20.000       ; 2.318      ; 5.305      ;
; 9.086 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 20.000       ; 2.412      ; 5.348      ;
; 9.086 ; n_reset   ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 20.000       ; 2.412      ; 5.348      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state       ; clk          ; clk         ; 20.000       ; 2.423      ; 5.300      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 20.000       ; 2.423      ; 5.300      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 20.000       ; 2.423      ; 5.300      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state      ; clk          ; clk         ; 20.000       ; 2.423      ; 5.300      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state        ; clk          ; clk         ; 20.000       ; 2.423      ; 5.300      ;
; 9.195 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state        ; clk          ; clk         ; 20.000       ; 2.481      ; 5.308      ;
; 9.195 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state      ; clk          ; clk         ; 20.000       ; 2.481      ; 5.308      ;
; 9.195 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state      ; clk          ; clk         ; 20.000       ; 2.481      ; 5.308      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state        ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.207 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 2.524      ; 5.339      ;
; 9.303 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 20.000       ; 2.302      ; 5.021      ;
; 9.303 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 20.000       ; 2.302      ; 5.021      ;
; 9.303 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state       ; clk          ; clk         ; 20.000       ; 2.302      ; 5.021      ;
; 9.303 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state       ; clk          ; clk         ; 20.000       ; 2.302      ; 5.021      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state        ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state      ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state        ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state        ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state       ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state       ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.extended_state       ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.380 ; n_reset   ; cpu09p:cpu1|state.fetch_state          ; clk          ; clk         ; 20.000       ; 2.347      ; 4.989      ;
; 9.388 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 2.396      ; 5.030      ;
; 9.388 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 2.396      ; 5.030      ;
; 9.388 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 2.396      ; 5.030      ;
; 9.391 ; n_reset   ; cpu09p:cpu1|state.lbranch_state        ; clk          ; clk         ; 20.000       ; 2.318      ; 4.949      ;
; 9.391 ; n_reset   ; cpu09p:cpu1|state.imm16_state          ; clk          ; clk         ; 20.000       ; 2.318      ; 4.949      ;
; 9.391 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state        ; clk          ; clk         ; 20.000       ; 2.318      ; 4.949      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state      ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.403 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 2.399      ; 5.018      ;
; 9.444 ; n_reset   ; mem_mapper2:mm1|mmuEn                  ; clk          ; clk         ; 20.000       ; 2.510      ; 5.088      ;
; 9.444 ; n_reset   ; mem_mapper2:mm1|romInhib_i             ; clk          ; clk         ; 20.000       ; 2.510      ; 5.088      ;
; 9.444 ; n_reset   ; mem_mapper2:mm1|frt_i                  ; clk          ; clk         ; 20.000       ; 2.510      ; 5.088      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state       ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state       ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.pshs_ixl_state       ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_pch_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_uph_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_iyh_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_ixl_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_ixh_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_dp_state         ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_accb_state       ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_acca_state       ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_upl_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.452 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state        ; clk          ; clk         ; 20.000       ; 2.734      ; 5.304      ;
; 9.483 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state       ; clk          ; clk         ; 20.000       ; 2.441      ; 4.980      ;
; 9.483 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state       ; clk          ; clk         ; 20.000       ; 2.441      ; 4.980      ;
; 9.483 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state       ; clk          ; clk         ; 20.000       ; 2.441      ; 4.980      ;
; 9.483 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 2.441      ; 4.980      ;
; 9.540 ; n_reset   ; cpu09p:cpu1|state.int_cc_state         ; clk          ; clk         ; 20.000       ; 2.496      ; 4.978      ;
; 9.540 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state        ; clk          ; clk         ; 20.000       ; 2.496      ; 4.978      ;
; 9.540 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state ; clk          ; clk         ; 20.000       ; 2.496      ; 4.978      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.int_irq_state        ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state       ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state     ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.sync_state           ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.548 ; n_reset   ; cpu09p:cpu1|state.indirect3_state      ; clk          ; clk         ; 20.000       ; 2.477      ; 4.951      ;
; 9.570 ; n_reset   ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 20.000       ; 2.464      ; 4.916      ;
; 9.570 ; n_reset   ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 20.000       ; 2.464      ; 4.916      ;
; 9.570 ; n_reset   ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 20.000       ; 2.464      ; 4.916      ;
; 9.570 ; n_reset   ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 20.000       ; 2.464      ; 4.916      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.mulea_state          ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.muld_state           ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.exg_state            ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.exg1_state           ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.tfr_state            ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.exg2_state           ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.696 ; n_reset   ; cpu09p:cpu1|state.int_entire_state     ; clk          ; clk         ; 20.000       ; 2.684      ; 5.010      ;
; 9.748 ; n_reset   ; cpu09p:cpu1|state.mul4_state           ; clk          ; clk         ; 20.000       ; 2.717      ; 4.991      ;
+-------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                   ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.769 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent              ; clk          ; clk         ; 0.000        ; 0.076      ; 2.040      ;
; 1.769 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle            ; clk          ; clk         ; 0.000        ; 0.076      ; 2.040      ;
; 1.769 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit         ; clk          ; clk         ; 0.000        ; 0.076      ; 2.040      ;
; 1.769 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit         ; clk          ; clk         ; 0.000        ; 0.076      ; 2.040      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle            ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit         ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit         ; clk          ; clk         ; 0.000        ; 0.075      ; 2.161      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 1.891 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.070      ; 2.156      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 2.998 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.099      ; 3.292      ;
; 3.332 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.051      ; 3.495      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.659 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.108      ; 3.962      ;
; 3.993 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.060      ; 4.165      ;
; 8.611 ; n_reset                      ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 0.000        ; 2.955      ; 3.761      ;
; 8.611 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state      ; clk          ; clk         ; 0.000        ; 2.955      ; 3.761      ;
; 8.611 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 0.000        ; 2.955      ; 3.761      ;
; 8.611 ; n_reset                      ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 0.000        ; 2.955      ; 3.761      ;
; 8.611 ; n_reset                      ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 0.000        ; 2.955      ; 3.761      ;
; 8.611 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 0.000        ; 2.955      ; 3.761      ;
; 8.791 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                   ; clk          ; clk         ; 0.000        ; 3.082      ; 4.068      ;
; 8.834 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                   ; clk          ; clk         ; 0.000        ; 3.039      ; 4.068      ;
; 8.838 ; n_reset                      ; cpu09p:cpu1|fic                          ; clk          ; clk         ; 0.000        ; 2.618      ; 3.651      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.182 ; n_reset                      ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 0.000        ; 2.680      ; 4.057      ;
; 9.187 ; n_reset                      ; sd_controller:sd1|state.write_block_data ; clk          ; clk         ; 0.000        ; 2.597      ; 3.979      ;
; 9.187 ; n_reset                      ; sd_controller:sd1|state.init             ; clk          ; clk         ; 0.000        ; 2.597      ; 3.979      ;
; 9.207 ; n_reset                      ; sd_controller:sd1|state.cmd55            ; clk          ; clk         ; 0.000        ; 2.597      ; 3.999      ;
; 9.207 ; n_reset                      ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 0.000        ; 2.597      ; 3.999      ;
; 9.207 ; n_reset                      ; sd_controller:sd1|sdCS                   ; clk          ; clk         ; 0.000        ; 2.597      ; 3.999      ;
; 9.208 ; n_reset                      ; cpu09p:cpu1|nmi_req                      ; clk          ; clk         ; 0.000        ; 2.620      ; 4.023      ;
; 9.208 ; n_reset                      ; cpu09p:cpu1|nmi_ack                      ; clk          ; clk         ; 0.000        ; 2.620      ; 4.023      ;
; 9.214 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]   ; clk          ; clk         ; 0.000        ; 2.609      ; 4.018      ;
; 9.214 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]   ; clk          ; clk         ; 0.000        ; 2.609      ; 4.018      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.read_block_wait  ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.write_block_init ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.rst              ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.cmd0             ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.230 ; n_reset                      ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 0.000        ; 2.596      ; 4.021      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg[0]                        ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg[7]                        ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg[1]                        ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg_ddr2[1]                   ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg[2]                        ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg_ddr2[3]                   ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg[3]                        ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.248 ; n_reset                      ; gpio:gpio1|reg_ddr2[7]                   ; clk          ; clk         ; 0.000        ; 2.601      ; 4.044      ;
; 9.309 ; n_reset                      ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 0.000        ; 2.596      ; 4.100      ;
; 9.309 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd   ; clk          ; clk         ; 0.000        ; 2.596      ; 4.100      ;
; 9.309 ; n_reset                      ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 2.596      ; 4.100      ;
; 9.309 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd  ; clk          ; clk         ; 0.000        ; 2.596      ; 4.100      ;
; 9.309 ; n_reset                      ; sd_controller:sd1|HighSpeed              ; clk          ; clk         ; 0.000        ; 2.596      ; 4.100      ;
; 9.450 ; n_reset                      ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 0.000        ; 2.782      ; 4.427      ;
; 9.450 ; n_reset                      ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 0.000        ; 2.782      ; 4.427      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.682 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.154 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.755 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.505 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.206 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.682 ; vduffd0                                ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 3.318      ;
; 5.686 ; mem_mapper2:mm1|frt_i                  ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.252     ; 3.062      ;
; 6.817 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.965      ;
; 6.820 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.962      ;
; 6.836 ; sd_controller:sd1|driveLED             ; driveLED        ; clk          ; clk         ; 20.000       ; -1.229     ; 1.935      ;
; 6.836 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.946      ;
; 6.839 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.943      ;
; 6.856 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.926      ;
; 6.859 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.923      ;
; 6.906 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.876      ;
; 6.925 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.857      ;
; 6.930 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.852      ;
; 6.933 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.849      ;
; 6.945 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.837      ;
; 6.959 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.823      ;
; 6.978 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.804      ;
; 6.997 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.785      ;
; 6.998 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.784      ;
; 7.000 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.782      ;
; 7.019 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.763      ;
; 7.053 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.729      ;
; 7.056 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.726      ;
; 7.072 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.710      ;
; 7.086 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.696      ;
; 7.099 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.612      ;
; 7.112 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.599      ;
; 7.118 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.593      ;
; 7.127 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.478     ; 6.395      ;
; 7.131 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.580      ;
; 7.133 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.430      ;
; 7.138 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.573      ;
; 7.139 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.643      ;
; 7.142 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.640      ;
; 7.151 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.560      ;
; 7.152 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.411      ;
; 7.156 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.478     ; 6.366      ;
; 7.165 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.415      ;
; 7.166 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.397      ;
; 7.172 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.391      ;
; 7.176 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.666      ;
; 7.176 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.666      ;
; 7.178 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.385      ;
; 7.184 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.396      ;
; 7.185 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.378      ;
; 7.189 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.374      ;
; 7.189 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.374      ;
; 7.195 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.647      ;
; 7.195 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.647      ;
; 7.195 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.218     ; 6.587      ;
; 7.197 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.366      ;
; 7.199 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.512      ;
; 7.203 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.508      ;
; 7.204 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.376      ;
; 7.205 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.375      ;
; 7.205 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.358      ;
; 7.205 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.506      ;
; 7.206 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.374      ;
; 7.208 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.355      ;
; 7.208 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.355      ;
; 7.212 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.499      ;
; 7.215 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.627      ;
; 7.215 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.627      ;
; 7.217 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.346      ;
; 7.218 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.493      ;
; 7.222 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.489      ;
; 7.224 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.356      ;
; 7.224 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.487      ;
; 7.225 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.355      ;
; 7.225 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.486      ;
; 7.228 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.335      ;
; 7.228 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.335      ;
; 7.229 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.334      ;
; 7.238 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.473      ;
; 7.239 ; cpu09p:cpu1|state.int_nmimask_state    ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.478     ; 6.283      ;
; 7.242 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.469      ;
; 7.244 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.336      ;
; 7.244 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.467      ;
; 7.245 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.335      ;
; 7.246 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.317      ;
; 7.248 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.315      ;
; 7.250 ; cpu09p:cpu1|state.int_swimask_state    ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.478     ; 6.272      ;
; 7.254 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.309      ;
; 7.256 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.455      ;
; 7.261 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.581      ;
; 7.268 ; cpu09p:cpu1|state.int_nmimask_state    ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.478     ; 6.254      ;
; 7.268 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.295      ;
; 7.273 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.290      ;
; 7.274 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.306      ;
; 7.275 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.436      ;
; 7.277 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.286      ;
; 7.278 ; cpu09p:cpu1|state.pull_return_lo_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.302      ;
; 7.279 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.284      ;
; 7.279 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.432      ;
; 7.280 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.562      ;
; 7.289 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.553      ;
; 7.289 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.158     ; 6.553      ;
; 7.291 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.437     ; 6.272      ;
; 7.291 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.420      ;
; 7.292 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.289     ; 6.419      ;
; 7.293 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.420     ; 6.287      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; bufferedUART:io2|rxCurrentByteBuffer[6]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.477      ;
; 0.156 ; bufferedUART:io2|rxCurrentByteBuffer[1]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.479      ;
; 0.156 ; bufferedUART:io2|rxCurrentByteBuffer[2]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.479      ;
; 0.157 ; bufferedUART:io2|rxCurrentByteBuffer[3]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.480      ;
; 0.164 ; bufferedUART:io2|rxCurrentByteBuffer[4]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.487      ;
; 0.168 ; bufferedUART:io2|rxCurrentByteBuffer[7]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.491      ;
; 0.171 ; bufferedUART:io2|rxCurrentByteBuffer[0]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.494      ;
; 0.175 ; SBCTextDisplayRGB:io1|dispCharWRData[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.221      ; 0.500      ;
; 0.178 ; SBCTextDisplayRGB:io1|cursorHoriz[2]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.502      ;
; 0.179 ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.507      ;
; 0.180 ; cpu09p:cpu1|pre_code[0]                   ; cpu09p:cpu1|pre_code[0]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.182 ; bufferedUART:io2|rxCurrentByteBuffer[5]   ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.505      ;
; 0.182 ; SBCTextDisplayRGB:io1|dispCharWRData[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.221      ; 0.507      ;
; 0.183 ; SBCTextDisplayRGB:io1|cursorHoriz[3]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.511      ;
; 0.187 ; sd_controller:sd1|led_on_count[0]         ; sd_controller:sd1|led_on_count[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state[1]                                  ; state[1]                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxBitCount[3]            ; bufferedUART:io2|rxBitCount[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxBitCount[2]            ; bufferedUART:io2|rxBitCount[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxBitCount[1]            ; bufferedUART:io2|rxBitCount[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txByteSent               ; bufferedUART:io2|txByteSent                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2DataOut          ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|kbWRParity          ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2ClkOut           ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Ctrl             ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispByteSent        ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param4[0]           ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param3[0]           ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispState.dispWrite ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[2]       ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[3]       ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[4]       ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|hActive                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|n_kbWR              ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Caps             ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Scroll           ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Num              ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Shift            ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2ClkFiltered      ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_ack                       ; cpu09p:cpu1|nmi_ack                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_req                       ; cpu09p:cpu1|nmi_req                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_nmimask_state ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_enable                    ; cpu09p:cpu1|nmi_enable                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[0]                    ; cpu09p:cpu1|op_code[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.jmp_state         ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.sbranch_state     ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_swimask_state ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_cwai_state    ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_irqmask_state ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[7]                    ; cpu09p:cpu1|op_code[7]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[3]                    ; cpu09p:cpu1|op_code[3]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[2]                    ; cpu09p:cpu1|op_code[2]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[5]                    ; cpu09p:cpu1|op_code[5]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param1[0]           ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param2[0]           ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[47]             ; sd_controller:sd1|cmd_out[47]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[45]             ; sd_controller:sd1|cmd_out[45]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[44]             ; sd_controller:sd1|cmd_out[44]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[43]             ; sd_controller:sd1|cmd_out[43]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[42]             ; sd_controller:sd1|cmd_out[42]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[41]             ; sd_controller:sd1|cmd_out[41]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[0]                 ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[4]                 ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[1]                 ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[2]                 ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[3]                 ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[6]                 ; sd_controller:sd1|dout[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[7]                 ; sd_controller:sd1|dout[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[5]                 ; sd_controller:sd1|dout[5]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[4]                 ; sd_controller:sd1|dout[4]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|pre_code[2]                   ; cpu09p:cpu1|pre_code[2]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[0]                 ; sd_controller:sd1|dout[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[3]                 ; sd_controller:sd1|dout[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[2]                 ; sd_controller:sd1|dout[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmi_i                     ; mem_mapper2:mm1|nmi_i                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[1]                 ; sd_controller:sd1|dout[1]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|HighSpeed               ; sd_controller:sd1|HighSpeed                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|block_start_ack         ; sd_controller:sd1|block_start_ack                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|init_busy               ; sd_controller:sd1|init_busy                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_cmd          ; sd_controller:sd1|state.send_cmd                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_ocr_wait  ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_regreq       ; sd_controller:sd1|state.send_regreq                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; bufferedUART:io2|txBuffer[7]              ; bufferedUART:io2|txBuffer[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mem_mapper2:mm1|frt_i                     ; mem_mapper2:mm1|frt_i                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mem_mapper2:mm1|romInhib_i                ; mem_mapper2:mm1|romInhib_i                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mem_mapper2:mm1|tenable                   ; mem_mapper2:mm1|tenable                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:io2|txBitCount[3]            ; bufferedUART:io2|txBitCount[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:io2|txBitCount[2]            ; bufferedUART:io2|txBitCount[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:io2|txBitCount[1]            ; bufferedUART:io2|txBitCount[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:io2|txBitCount[0]            ; bufferedUART:io2|txBitCount[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|charScanLine[3]     ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|charScanLine[0]     ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|charScanLine[1]     ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|charScanLine[2]     ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|vActive             ; SBCTextDisplayRGB:io1|vActive                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:io2|rxdFiltered              ; bufferedUART:io2|rxdFiltered                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|attBold             ; SBCTextDisplayRGB:io1|attBold                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|attInverse          ; SBCTextDisplayRGB:io1|attInverse                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:io1|kbInPointer[2]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                              ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.755  ; n_reset   ; cpu09p:cpu1|state.int_cwai_state       ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.puls_state           ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.rti_entire_state     ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.755  ; n_reset   ; cpu09p:cpu1|state.pulu_state           ; clk          ; clk         ; 20.000       ; 1.313      ; 3.565      ;
; 9.875  ; n_reset   ; cpu09p:cpu1|state.rti_cc_state         ; clk          ; clk         ; 20.000       ; 1.101      ; 3.233      ;
; 9.918  ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 20.000       ; 1.160      ; 3.249      ;
; 9.918  ; n_reset   ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 20.000       ; 1.160      ; 3.249      ;
; 9.921  ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state       ; clk          ; clk         ; 20.000       ; 1.170      ; 3.256      ;
; 9.921  ; n_reset   ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 20.000       ; 1.170      ; 3.256      ;
; 9.921  ; n_reset   ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 20.000       ; 1.170      ; 3.256      ;
; 9.921  ; n_reset   ; cpu09p:cpu1|state.puls_accb_state      ; clk          ; clk         ; 20.000       ; 1.170      ; 3.256      ;
; 9.921  ; n_reset   ; cpu09p:cpu1|state.puls_dp_state        ; clk          ; clk         ; 20.000       ; 1.170      ; 3.256      ;
; 9.957  ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state        ; clk          ; clk         ; 20.000       ; 1.208      ; 3.258      ;
; 9.957  ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state      ; clk          ; clk         ; 20.000       ; 1.208      ; 3.258      ;
; 9.957  ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state      ; clk          ; clk         ; 20.000       ; 1.208      ; 3.258      ;
; 9.967  ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 20.000       ; 1.080      ; 3.120      ;
; 9.967  ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 20.000       ; 1.080      ; 3.120      ;
; 9.967  ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state       ; clk          ; clk         ; 20.000       ; 1.080      ; 3.120      ;
; 9.967  ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state       ; clk          ; clk         ; 20.000       ; 1.080      ; 3.120      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state        ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 9.972  ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 1.237      ; 3.272      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state      ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.034 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 1.144      ; 3.117      ;
; 10.035 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 1.156      ; 3.128      ;
; 10.035 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 1.156      ; 3.128      ;
; 10.035 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 1.156      ; 3.128      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state        ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state      ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state        ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state        ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state       ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state       ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.extended_state       ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.fetch_state          ; clk          ; clk         ; 20.000       ; 1.112      ; 3.070      ;
; 10.061 ; n_reset   ; cpu09p:cpu1|state.lbranch_state        ; clk          ; clk         ; 20.000       ; 1.098      ; 3.044      ;
; 10.061 ; n_reset   ; cpu09p:cpu1|state.imm16_state          ; clk          ; clk         ; 20.000       ; 1.098      ; 3.044      ;
; 10.061 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state        ; clk          ; clk         ; 20.000       ; 1.098      ; 3.044      ;
; 10.080 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state       ; clk          ; clk         ; 20.000       ; 1.175      ; 3.102      ;
; 10.080 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state       ; clk          ; clk         ; 20.000       ; 1.175      ; 3.102      ;
; 10.080 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state       ; clk          ; clk         ; 20.000       ; 1.175      ; 3.102      ;
; 10.080 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 1.175      ; 3.102      ;
; 10.085 ; n_reset   ; mem_mapper2:mm1|mmuEn                  ; clk          ; clk         ; 20.000       ; 1.203      ; 3.125      ;
; 10.085 ; n_reset   ; mem_mapper2:mm1|romInhib_i             ; clk          ; clk         ; 20.000       ; 1.203      ; 3.125      ;
; 10.085 ; n_reset   ; mem_mapper2:mm1|frt_i                  ; clk          ; clk         ; 20.000       ; 1.203      ; 3.125      ;
; 10.112 ; n_reset   ; cpu09p:cpu1|state.int_cc_state         ; clk          ; clk         ; 20.000       ; 1.209      ; 3.104      ;
; 10.112 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state        ; clk          ; clk         ; 20.000       ; 1.209      ; 3.104      ;
; 10.112 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state ; clk          ; clk         ; 20.000       ; 1.209      ; 3.104      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.int_irq_state        ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state       ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state     ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.sync_state           ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.136 ; n_reset   ; cpu09p:cpu1|state.indirect3_state      ; clk          ; clk         ; 20.000       ; 1.196      ; 3.067      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state       ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state       ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.pshs_ixl_state       ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_pch_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_uph_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_iyh_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_ixl_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_ixh_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_dp_state         ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_accb_state       ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_acca_state       ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_upl_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state        ; clk          ; clk         ; 20.000       ; 1.380      ; 3.250      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 20.000       ; 1.193      ; 3.051      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 20.000       ; 1.193      ; 3.051      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 20.000       ; 1.193      ; 3.051      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 20.000       ; 1.193      ; 3.051      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[10]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[11]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[12]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[13]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[14]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[15]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[16]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
; 10.230 ; n_reset   ; mem_mapper2:mm1|tcount[17]             ; clk          ; clk         ; 20.000       ; 1.200      ; 2.977      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                   ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.505 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.505 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.505 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.505 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.505 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.505 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.950      ;
; 0.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.950      ;
; 0.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.950      ;
; 0.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.950      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle            ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit         ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.907 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit         ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.913 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.468 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.606      ;
; 1.636 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.022      ; 1.716      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.908      ;
; 1.930 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.030      ; 2.018      ;
; 8.153 ; n_reset                      ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 0.000        ; 1.478      ; 1.715      ;
; 8.153 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state      ; clk          ; clk         ; 0.000        ; 1.478      ; 1.715      ;
; 8.153 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 0.000        ; 1.478      ; 1.715      ;
; 8.153 ; n_reset                      ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 0.000        ; 1.478      ; 1.715      ;
; 8.153 ; n_reset                      ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 0.000        ; 1.478      ; 1.715      ;
; 8.153 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 0.000        ; 1.478      ; 1.715      ;
; 8.302 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                   ; clk          ; clk         ; 0.000        ; 1.458      ; 1.844      ;
; 8.317 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                   ; clk          ; clk         ; 0.000        ; 1.443      ; 1.844      ;
; 8.345 ; n_reset                      ; cpu09p:cpu1|fic                          ; clk          ; clk         ; 0.000        ; 1.261      ; 1.690      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.457 ; n_reset                      ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 0.000        ; 1.300      ; 1.841      ;
; 8.479 ; n_reset                      ; sd_controller:sd1|state.write_block_data ; clk          ; clk         ; 0.000        ; 1.246      ; 1.809      ;
; 8.479 ; n_reset                      ; sd_controller:sd1|state.init             ; clk          ; clk         ; 0.000        ; 1.246      ; 1.809      ;
; 8.486 ; n_reset                      ; sd_controller:sd1|state.cmd55            ; clk          ; clk         ; 0.000        ; 1.246      ; 1.816      ;
; 8.486 ; n_reset                      ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 0.000        ; 1.246      ; 1.816      ;
; 8.486 ; n_reset                      ; sd_controller:sd1|sdCS                   ; clk          ; clk         ; 0.000        ; 1.246      ; 1.816      ;
; 8.490 ; n_reset                      ; cpu09p:cpu1|nmi_req                      ; clk          ; clk         ; 0.000        ; 1.264      ; 1.838      ;
; 8.490 ; n_reset                      ; cpu09p:cpu1|nmi_ack                      ; clk          ; clk         ; 0.000        ; 1.264      ; 1.838      ;
; 8.498 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]   ; clk          ; clk         ; 0.000        ; 1.252      ; 1.834      ;
; 8.498 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]   ; clk          ; clk         ; 0.000        ; 1.252      ; 1.834      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg[0]                        ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg[7]                        ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg[1]                        ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg_ddr2[1]                   ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg[2]                        ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg_ddr2[3]                   ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg[3]                        ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.511 ; n_reset                      ; gpio:gpio1|reg_ddr2[7]                   ; clk          ; clk         ; 0.000        ; 1.250      ; 1.845      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.read_block_wait  ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.write_block_init ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.rst              ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.cmd0             ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.514 ; n_reset                      ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 0.000        ; 1.245      ; 1.843      ;
; 8.534 ; n_reset                      ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 0.000        ; 1.246      ; 1.864      ;
; 8.534 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd   ; clk          ; clk         ; 0.000        ; 1.246      ; 1.864      ;
; 8.534 ; n_reset                      ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 1.246      ; 1.864      ;
; 8.534 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd  ; clk          ; clk         ; 0.000        ; 1.246      ; 1.864      ;
; 8.534 ; n_reset                      ; sd_controller:sd1|HighSpeed              ; clk          ; clk         ; 0.000        ; 1.246      ; 1.864      ;
; 8.551 ; n_reset                      ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 0.000        ; 1.371      ; 2.006      ;
; 8.551 ; n_reset                      ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 0.000        ; 1.371      ; 2.006      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.087  ; 0.154 ; 8.511    ; 0.505   ; 9.206               ;
;  clk             ; -3.087  ; 0.154 ; 8.511    ; 0.505   ; 9.206               ;
; Design-wide TNS  ; -31.689 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -31.689 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_LED9          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; sdRamData[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[3]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[4]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[5]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[6]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[7]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36532658 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36532658 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
; vduffd0            ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Feb 08 19:07:41 2020
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(92): n_sRamCS2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(92): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  4.000 [get_ports {n_sRamCS2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[3] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_write is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.087             -31.689 clk 
Info (332146): Worst-case hold slack is 0.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.436               0.000 clk 
Info (332146): Worst-case recovery slack is 8.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.511               0.000 clk 
Info (332146): Worst-case removal slack is 1.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.149               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.575               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[3] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_write is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.950             -12.853 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
Info (332146): Worst-case recovery slack is 8.741
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.741               0.000 clk 
Info (332146): Worst-case removal slack is 1.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.053               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.481
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.481               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[3] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_write is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.682               0.000 clk 
Info (332146): Worst-case hold slack is 0.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.154               0.000 clk 
Info (332146): Worst-case recovery slack is 9.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.755               0.000 clk 
Info (332146): Worst-case removal slack is 0.505
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.505               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 4833 megabytes
    Info: Processing ended: Sat Feb 08 19:07:49 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


