{"content":"# 处理器体系架构\n\n## 中央处理器\n\n**组成**\n\n-  运算器 数据加工\n-  控制器 程序执行/指令执行\n\n**主要功能**\n\n![批注 2020-02-13 164218](/assets/批注%202020-02-13%20164218.png)\n\n**主要寄存器**\n\n![批注 2020-02-13 164355](/assets/批注%202020-02-13%20164355.png)\n\n**操作控制器**\n\n取指令，将机器指令译码并生成执行部件控制信号序列 ，建立正确的数据通路，从而完成指令的正确执行\n\n### 数据通路\n\n- 执行部件间传送信息的路径\n- 不同指令、同一指令在执行的不同阶段的数据通路不同\n\n**分类**\n\n- 共享通路（总线）\n  - 主要部件都连接在公共总线上，各部件间通过总线进行数据传输\n  - 结构简单，实现容易，但并发性较差，需分时使用总线，效率低\n- 专用通路\n  - 并发度高，性能佳，设计复杂，成本高\n  - 可以看做多总线结构\n\n#### 数据通路抽象模型（寄存器传输）\n\n![批注 2020-02-13 165456](/assets/批注%202020-02-13%20165456.png)\n\n- 单总线结构：2个锁存器，3个时钟周期\n\n![批注 2020-02-14 083653](/assets/批注%202020-02-14%20083653.png)\n\n- 双总线结构：1个锁存器，2个时钟周期\n\n![批注 2020-02-14 083755](/assets/批注%202020-02-14%20083755.png)\n\n- 三总线结构：0个锁存器，1个时钟周期\n\n![批注 2020-02-14 084048](/assets/批注%202020-02-14%20084048.png)\n\n总线越多，性能越好\n\n### 指令周期\n\n不同指令功能不同，数据通路不同，执行时间不同，如何安排时序\n\n#### 基本概念\n\n时钟周期 = 节拍脉冲 = 震荡周期 能完成一次微操作\n\n机器周期 = CPU周期 从主存读出一条指令的最短时间 可完成 复杂操作\n\n指令周期：从主存取一条指令并执行指令的时间\n\n![批注 2020-02-14 091240](/assets/批注%202020-02-14%20091240.png)\n\n#### 指令控制同步\n\n- 定长指令周期：早期三级时序系统\n- 变长指令周期：现代时序系统\n\n#### 现代时许系统\n\n![批注 2020-02-14 092312](/assets/批注%202020-02-14%20092312.png)\n\n### 总线结构与CPU指令周期\n\n- 取指令\n\n![批注 2020-02-16 162730](/assets/批注%202020-02-16%20162730.png)\n\n- LOAD指令\n\n![批注 2020-02-16 162913](/assets/批注%202020-02-16%20162913.png)\n\n- MOVE指令\n\n![批注 2020-02-16 163645](/assets/批注%202020-02-16%20163645.png)\n\n- ADD指令\n\n![批注 2020-02-16 163854](/assets/批注%202020-02-16%20163854.png)\n\n- STORE指令\n\n![批注 2020-02-16 164053](/assets/批注%202020-02-16%20164053.png)\n\n- JMP指令\n\n![批注 2020-02-16 164238](/assets/批注%202020-02-16%20164238.png)\n\n### 硬布线控制器设计\n\n- 将控制器看成产生固定时序控制信号的逻辑电路\n- 输入信号：指令译码，时钟信号，反馈信号\n- 输出信号：功能部件控制信号序列\n- 设计目标：最少元件，最快速度\n- 理论基础：布尔代数\n- 组成器件：门电路，触发器\n\n#### 定长指令周期时序产生器\n\n- 时序产生器状态机\n\n![批注 2020-02-16 165147](/assets/批注%202020-02-16%20165147.png)\n\n- 硬布线控制器基本架构\n\n![批注 2020-02-16 165445](/assets/批注%202020-02-16%20165445.png)\n\n- 现代时序系统指令执行状态转换图\n\n![批注 2020-02-16 170058](/assets/批注%202020-02-16%20170058.png)\n\n### 微程序控制器\n\n- 硬布线：同步逻辑、繁，快，贵，难改\n  - 适合RISC计算机，如MIPS，ARM\n- 微程序：存储逻辑、简、慢、廉，易改\n  - 适合CISC等功能较复杂的系列机 X86、IBM S/360、 DEC VAX\n  - 可写控存方便修复出厂故障 Intel Core 2 、Intel Xeon\n\n#### 工作原理\n\n- 微程序是利用软件方法来设计硬件的技术\n- 存储技术和程序设计相结合，回避复杂的同步时序逻辑设计\n\n![批注 2020-02-16 190914](/assets/批注%202020-02-16%20190914.png)\n\n### 微程序设计\n\n用规整的存储逻辑代替不规则的硬接线逻辑来实现计算机控制器功能的技术\n\n### 微指令格式\n\n#### 设计原则\n\n- 有利于缩短微指令字长度\n- 有利于减少控制存储器容量\n- 有利于提高微程序执行速度\n- 有利于对微指令进行修改\n- 有利于提高微程序设计的灵活性\n\n#### 水平型微指令\n\n- 并行操作能力强，效率高，灵活性强，\n- 微指令字较长，微程序短，控存容量大，性能佳\n\n#### 垂直型微指令\n\n- 字长短，微程序长，控存容量小，性能差\n- 垂直型与指令相似，易于掌握\n- 基本被淘汰\n\n### 单周期MIPS CPU\n\n#### 指令格式\n\n![批注 2020-02-17 151129](/assets/批注%202020-02-17%20151129.png)\n\n### 多周期MIPS CPU\n\n#### 数据通路\n\n- 不再区分指令存储器和数据存储器，分时使用部分功能部件\n- 主要功能单元输出端增加寄存器锁存数据\n- 传输通路延迟变小，时钟周期变短\n\n## Y86-64 指令集体系结构\n\n## 程序员可见的状态\n\n![enter image description here](http://www.pianshen.com/images/435/14753508889ce7dcecccce599df5835b.png)\n\n## Y86 指令\n\n![enter image description here](https://upload-images.jianshu.io/upload_images/5775602-22dde18ec1e21239.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/580/format/webp)\n\n# Y86-64 异常\n\n- 1 AOK\n- 2 HLT\n- 3 ADR\n- 4 INS\n\n# 逻辑设计和硬件控制语言HCL\n\n## 逻辑门\n\n![enter image description here](https://images2017.cnblogs.com/blog/1120165/201710/1120165-20171018192346584-1264073181.png)\n\n## 组合电路和HCL布尔表达式\n\n限制：\n\n- 输入必须连接到下列之一：\n\n  - 系统输入\n  - 某个存储单元的输出\n  - 某个逻辑门的输出\n\n- 逻辑门的输出不能连接到一起\n\n- 网必须无环\n\n多路复用器：\n\n![enter image description here](https://img-blog.csdn.net/20170316171027878)\n\n## 字级的组合电路和HCL整数表达式\n\n```hcl\n[\n    select1:expr1;\n    select2:expr2:\n    ...\n]\n```\n\n## 集合关系\n\n![enter image description here](https://images0.cnblogs.com/i/558323/201406/242309370174842.png)\n\n## 存储器和时钟\n\n# Y86-64的顺序实现\n\n## 将处理组织成阶段\n\n- 取指\n- 译码\n- 执行\n- 访存\n- 写回\n- 更新PC\n\n## SEQ硬件结构\n\n## SEQ时序\n\n# 流水线的通用原理\n\n## 未流水线化\n\n![](https://bobcn.github.io/image/2018/03/un_pipeline.png?120)\n\n## 流水线化\n\n![](https://bobcn.github.io/image/2018/03/pipeline.png?120)\n\n\n\n\n","commitList":[{"date":"2021-10-08T12:45:10+08:00","author":"cjiping","message":"doc开发期 构建期调整","hash":"704efe7455b7fb2fbd81ec60099191ff982e639a"},{"date":"2021-10-07T19:38:58+08:00","author":"My","message":"init","hash":"4e0456332231ba0523aa526415f9982377358870"}],"hasMoreCommit":false,"totalCommits":0}