
DA3_Ser.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000054c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000004f8  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  0000054c  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000057c  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000038  00000000  00000000  000005bc  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000756  00000000  00000000  000005f4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 0000068b  00000000  00000000  00000d4a  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   0000029a  00000000  00000000  000013d5  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000054  00000000  00000000  00001670  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000038f  00000000  00000000  000016c4  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000004e  00000000  00000000  00001a53  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000028  00000000  00000000  00001aa1  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 59 00 	call	0xb2	; 0xb2 <main>
  78:	0c 94 7a 02 	jmp	0x4f4	; 0x4f4 <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <initateTimer>:

void initateTimer(){

//TOP = ((Focnx*N)/F_cpu)-1
//Desire Focnx = 50 Hz
ICR1 = 4999;
  80:	87 e8       	ldi	r24, 0x87	; 135
  82:	93 e1       	ldi	r25, 0x13	; 19
  84:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7e0087>
  88:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7e0086>
//ICR1 = (int)((16e6/(50*64))-1);

//SET Timer 1 to have the top to be ICR1
//FAST PWM reading the OCRA in non-inverting mode
//A prescalar of 64 => 16MHz / 64
TCCR1A = (1<<COM1A1)|(1<<WGM11);
  8c:	82 e8       	ldi	r24, 0x82	; 130
  8e:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7e0080>
TCCR1B = (1<<WGM13)|(1<<WGM12)|(1<<CS11)|(1<<CS10);
  92:	8b e1       	ldi	r24, 0x1B	; 27
  94:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>
  98:	08 95       	ret

0000009a <ADC0init>:
}
void ADC0init(){

	//SET ADC0 as an input 
	DDRC |= (0<<PC0);
  9a:	87 b1       	in	r24, 0x07	; 7
  9c:	87 b9       	out	0x07, r24	; 7

	//PWM pin (OC1A)
	DDRB |= (1<<PB1);
  9e:	21 9a       	sbi	0x04, 1	; 4
	
	//SET AVcc with external capacitor at AREF
	//and ADC0 as an input MUX[3:0] = 0b0000
	ADMUX = 0x60;
  a0:	80 e6       	ldi	r24, 0x60	; 96
  a2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7e007c>
	
	//Turn on the ADC for conversion 	
	//CLKadc/128 = ADPS[2:0] = 0b111
	ADCSRA = 0x87;
  a6:	87 e8       	ldi	r24, 0x87	; 135
  a8:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x7e007a>
	//= (1<<ADEN)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0);
	//Run in Free mode
	ADCSRB = 0x0;	
  ac:	10 92 7b 00 	sts	0x007B, r1	; 0x80007b <__TEXT_REGION_LENGTH__+0x7e007b>
  b0:	08 95       	ret

000000b2 <main>:
	//temporarily hold the value from the analog channel
	unsigned short val;
	//get the value of Vin
	float servo;

	ADC0init();
  b2:	0e 94 4d 00 	call	0x9a	; 0x9a <ADC0init>
	initateTimer();
  b6:	0e 94 40 00 	call	0x80	; 0x80 <initateTimer>

    while (1) 
    {
		//Start conversion 
		ADCSRA |= (1 << ADSC);
  ba:	ca e7       	ldi	r28, 0x7A	; 122
  bc:	d0 e0       	ldi	r29, 0x00	; 0
		//wait conversion to finish
		while((ADCSRA & (1 << ADIF)) == 0);

		if(!(val == (ADCH<<1))){
  be:	0f 2e       	mov	r0, r31
  c0:	f9 e7       	ldi	r31, 0x79	; 121
  c2:	ef 2e       	mov	r14, r31
  c4:	f1 2c       	mov	r15, r1
  c6:	f0 2d       	mov	r31, r0
		//The OCR1A value is based on what value ADC0 is reading
		//then develop a PWM based on ADC0 reading 
		if(servo < SERV_MIN)
			OCR1A = SERV_MIN;
		else
			OCR1A = (int) servo;
  c8:	0f 2e       	mov	r0, r31
  ca:	f8 e8       	ldi	r31, 0x88	; 136
  cc:	cf 2e       	mov	r12, r31
  ce:	d1 2c       	mov	r13, r1
  d0:	f0 2d       	mov	r31, r0
		servo = (servo*438)+97;
		
		//The OCR1A value is based on what value ADC0 is reading
		//then develop a PWM based on ADC0 reading 
		if(servo < SERV_MIN)
			OCR1A = SERV_MIN;
  d2:	0f 2e       	mov	r0, r31
  d4:	f1 e6       	ldi	r31, 0x61	; 97
  d6:	af 2e       	mov	r10, r31
  d8:	b1 2c       	mov	r11, r1
  da:	f0 2d       	mov	r31, r0
	initateTimer();

    while (1) 
    {
		//Start conversion 
		ADCSRA |= (1 << ADSC);
  dc:	88 81       	ld	r24, Y
  de:	80 64       	ori	r24, 0x40	; 64
  e0:	88 83       	st	Y, r24
		//wait conversion to finish
		while((ADCSRA & (1 << ADIF)) == 0);
  e2:	88 81       	ld	r24, Y
  e4:	84 ff       	sbrs	r24, 4
  e6:	fd cf       	rjmp	.-6      	; 0xe2 <main+0x30>

		if(!(val == (ADCH<<1))){
  e8:	f7 01       	movw	r30, r14
  ea:	80 81       	ld	r24, Z
  ec:	90 e0       	ldi	r25, 0x00	; 0
  ee:	88 0f       	add	r24, r24
  f0:	99 1f       	adc	r25, r25
  f2:	80 17       	cp	r24, r16
  f4:	91 07       	cpc	r25, r17
  f6:	21 f0       	breq	.+8      	; 0x100 <main+0x4e>
				//take the value from the upper bits of the ADC
				val = ADCH<<1;
  f8:	00 81       	ld	r16, Z
  fa:	10 e0       	ldi	r17, 0x00	; 0
  fc:	00 0f       	add	r16, r16
  fe:	11 1f       	adc	r17, r17
	ADCSRB = 0x0;	
}
float position(unsigned short val){
	//ADC = Vin*1024.0/Vref
	//Vin = ADC * 5(Vref)/1024.0 
 return ((val*5)/1024.0);
 100:	b8 01       	movw	r22, r16
 102:	66 0f       	add	r22, r22
 104:	77 1f       	adc	r23, r23
 106:	66 0f       	add	r22, r22
 108:	77 1f       	adc	r23, r23
 10a:	60 0f       	add	r22, r16
 10c:	71 1f       	adc	r23, r17
 10e:	80 e0       	ldi	r24, 0x00	; 0
 110:	90 e0       	ldi	r25, 0x00	; 0
 112:	0e 94 5b 01 	call	0x2b6	; 0x2b6 <__floatunsisf>
 116:	20 e0       	ldi	r18, 0x00	; 0
 118:	30 e0       	ldi	r19, 0x00	; 0
 11a:	40 e8       	ldi	r20, 0x80	; 128
 11c:	5a e3       	ldi	r21, 0x3A	; 58
 11e:	0e 94 0d 02 	call	0x41a	; 0x41a <__mulsf3>
		}

		//Get the Vin being read 
		servo = position(val);
		//this will determine the position 
		servo = (servo*438)+97;
 122:	20 e0       	ldi	r18, 0x00	; 0
 124:	30 e0       	ldi	r19, 0x00	; 0
 126:	4b ed       	ldi	r20, 0xDB	; 219
 128:	53 e4       	ldi	r21, 0x43	; 67
 12a:	0e 94 0d 02 	call	0x41a	; 0x41a <__mulsf3>
 12e:	20 e0       	ldi	r18, 0x00	; 0
 130:	30 e0       	ldi	r19, 0x00	; 0
 132:	42 ec       	ldi	r20, 0xC2	; 194
 134:	52 e4       	ldi	r21, 0x42	; 66
 136:	0e 94 b4 00 	call	0x168	; 0x168 <__addsf3>
 13a:	2b 01       	movw	r4, r22
 13c:	3c 01       	movw	r6, r24
		
		//The OCR1A value is based on what value ADC0 is reading
		//then develop a PWM based on ADC0 reading 
		if(servo < SERV_MIN)
 13e:	20 e0       	ldi	r18, 0x00	; 0
 140:	30 e0       	ldi	r19, 0x00	; 0
 142:	42 ec       	ldi	r20, 0xC2	; 194
 144:	52 e4       	ldi	r21, 0x42	; 66
 146:	0e 94 20 01 	call	0x240	; 0x240 <__cmpsf2>
 14a:	88 23       	and	r24, r24
 14c:	24 f4       	brge	.+8      	; 0x156 <main+0xa4>
			OCR1A = SERV_MIN;
 14e:	f6 01       	movw	r30, r12
 150:	b1 82       	std	Z+1, r11	; 0x01
 152:	a0 82       	st	Z, r10
 154:	c3 cf       	rjmp	.-122    	; 0xdc <main+0x2a>
		else
			OCR1A = (int) servo;
 156:	c3 01       	movw	r24, r6
 158:	b2 01       	movw	r22, r4
 15a:	0e 94 25 01 	call	0x24a	; 0x24a <__fixsfsi>
 15e:	f6 01       	movw	r30, r12
 160:	71 83       	std	Z+1, r23	; 0x01
 162:	60 83       	st	Z, r22
 164:	bb cf       	rjmp	.-138    	; 0xdc <main+0x2a>

00000166 <__subsf3>:
 166:	50 58       	subi	r21, 0x80	; 128

00000168 <__addsf3>:
 168:	bb 27       	eor	r27, r27
 16a:	aa 27       	eor	r26, r26
 16c:	0e 94 cb 00 	call	0x196	; 0x196 <__addsf3x>
 170:	0c 94 d3 01 	jmp	0x3a6	; 0x3a6 <__fp_round>
 174:	0e 94 c5 01 	call	0x38a	; 0x38a <__fp_pscA>
 178:	38 f0       	brcs	.+14     	; 0x188 <__addsf3+0x20>
 17a:	0e 94 cc 01 	call	0x398	; 0x398 <__fp_pscB>
 17e:	20 f0       	brcs	.+8      	; 0x188 <__addsf3+0x20>
 180:	39 f4       	brne	.+14     	; 0x190 <__addsf3+0x28>
 182:	9f 3f       	cpi	r25, 0xFF	; 255
 184:	19 f4       	brne	.+6      	; 0x18c <__addsf3+0x24>
 186:	26 f4       	brtc	.+8      	; 0x190 <__addsf3+0x28>
 188:	0c 94 c2 01 	jmp	0x384	; 0x384 <__fp_nan>
 18c:	0e f4       	brtc	.+2      	; 0x190 <__addsf3+0x28>
 18e:	e0 95       	com	r30
 190:	e7 fb       	bst	r30, 7
 192:	0c 94 bc 01 	jmp	0x378	; 0x378 <__fp_inf>

00000196 <__addsf3x>:
 196:	e9 2f       	mov	r30, r25
 198:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <__fp_split3>
 19c:	58 f3       	brcs	.-42     	; 0x174 <__addsf3+0xc>
 19e:	ba 17       	cp	r27, r26
 1a0:	62 07       	cpc	r22, r18
 1a2:	73 07       	cpc	r23, r19
 1a4:	84 07       	cpc	r24, r20
 1a6:	95 07       	cpc	r25, r21
 1a8:	20 f0       	brcs	.+8      	; 0x1b2 <__addsf3x+0x1c>
 1aa:	79 f4       	brne	.+30     	; 0x1ca <__addsf3x+0x34>
 1ac:	a6 f5       	brtc	.+104    	; 0x216 <__addsf3x+0x80>
 1ae:	0c 94 06 02 	jmp	0x40c	; 0x40c <__fp_zero>
 1b2:	0e f4       	brtc	.+2      	; 0x1b6 <__addsf3x+0x20>
 1b4:	e0 95       	com	r30
 1b6:	0b 2e       	mov	r0, r27
 1b8:	ba 2f       	mov	r27, r26
 1ba:	a0 2d       	mov	r26, r0
 1bc:	0b 01       	movw	r0, r22
 1be:	b9 01       	movw	r22, r18
 1c0:	90 01       	movw	r18, r0
 1c2:	0c 01       	movw	r0, r24
 1c4:	ca 01       	movw	r24, r20
 1c6:	a0 01       	movw	r20, r0
 1c8:	11 24       	eor	r1, r1
 1ca:	ff 27       	eor	r31, r31
 1cc:	59 1b       	sub	r21, r25
 1ce:	99 f0       	breq	.+38     	; 0x1f6 <__addsf3x+0x60>
 1d0:	59 3f       	cpi	r21, 0xF9	; 249
 1d2:	50 f4       	brcc	.+20     	; 0x1e8 <__addsf3x+0x52>
 1d4:	50 3e       	cpi	r21, 0xE0	; 224
 1d6:	68 f1       	brcs	.+90     	; 0x232 <__addsf3x+0x9c>
 1d8:	1a 16       	cp	r1, r26
 1da:	f0 40       	sbci	r31, 0x00	; 0
 1dc:	a2 2f       	mov	r26, r18
 1de:	23 2f       	mov	r18, r19
 1e0:	34 2f       	mov	r19, r20
 1e2:	44 27       	eor	r20, r20
 1e4:	58 5f       	subi	r21, 0xF8	; 248
 1e6:	f3 cf       	rjmp	.-26     	; 0x1ce <__addsf3x+0x38>
 1e8:	46 95       	lsr	r20
 1ea:	37 95       	ror	r19
 1ec:	27 95       	ror	r18
 1ee:	a7 95       	ror	r26
 1f0:	f0 40       	sbci	r31, 0x00	; 0
 1f2:	53 95       	inc	r21
 1f4:	c9 f7       	brne	.-14     	; 0x1e8 <__addsf3x+0x52>
 1f6:	7e f4       	brtc	.+30     	; 0x216 <__addsf3x+0x80>
 1f8:	1f 16       	cp	r1, r31
 1fa:	ba 0b       	sbc	r27, r26
 1fc:	62 0b       	sbc	r22, r18
 1fe:	73 0b       	sbc	r23, r19
 200:	84 0b       	sbc	r24, r20
 202:	ba f0       	brmi	.+46     	; 0x232 <__addsf3x+0x9c>
 204:	91 50       	subi	r25, 0x01	; 1
 206:	a1 f0       	breq	.+40     	; 0x230 <__addsf3x+0x9a>
 208:	ff 0f       	add	r31, r31
 20a:	bb 1f       	adc	r27, r27
 20c:	66 1f       	adc	r22, r22
 20e:	77 1f       	adc	r23, r23
 210:	88 1f       	adc	r24, r24
 212:	c2 f7       	brpl	.-16     	; 0x204 <__addsf3x+0x6e>
 214:	0e c0       	rjmp	.+28     	; 0x232 <__addsf3x+0x9c>
 216:	ba 0f       	add	r27, r26
 218:	62 1f       	adc	r22, r18
 21a:	73 1f       	adc	r23, r19
 21c:	84 1f       	adc	r24, r20
 21e:	48 f4       	brcc	.+18     	; 0x232 <__addsf3x+0x9c>
 220:	87 95       	ror	r24
 222:	77 95       	ror	r23
 224:	67 95       	ror	r22
 226:	b7 95       	ror	r27
 228:	f7 95       	ror	r31
 22a:	9e 3f       	cpi	r25, 0xFE	; 254
 22c:	08 f0       	brcs	.+2      	; 0x230 <__addsf3x+0x9a>
 22e:	b0 cf       	rjmp	.-160    	; 0x190 <__addsf3+0x28>
 230:	93 95       	inc	r25
 232:	88 0f       	add	r24, r24
 234:	08 f0       	brcs	.+2      	; 0x238 <__addsf3x+0xa2>
 236:	99 27       	eor	r25, r25
 238:	ee 0f       	add	r30, r30
 23a:	97 95       	ror	r25
 23c:	87 95       	ror	r24
 23e:	08 95       	ret

00000240 <__cmpsf2>:
 240:	0e 94 98 01 	call	0x330	; 0x330 <__fp_cmp>
 244:	08 f4       	brcc	.+2      	; 0x248 <__cmpsf2+0x8>
 246:	81 e0       	ldi	r24, 0x01	; 1
 248:	08 95       	ret

0000024a <__fixsfsi>:
 24a:	0e 94 2c 01 	call	0x258	; 0x258 <__fixunssfsi>
 24e:	68 94       	set
 250:	b1 11       	cpse	r27, r1
 252:	0c 94 07 02 	jmp	0x40e	; 0x40e <__fp_szero>
 256:	08 95       	ret

00000258 <__fixunssfsi>:
 258:	0e 94 ec 01 	call	0x3d8	; 0x3d8 <__fp_splitA>
 25c:	88 f0       	brcs	.+34     	; 0x280 <__fixunssfsi+0x28>
 25e:	9f 57       	subi	r25, 0x7F	; 127
 260:	98 f0       	brcs	.+38     	; 0x288 <__fixunssfsi+0x30>
 262:	b9 2f       	mov	r27, r25
 264:	99 27       	eor	r25, r25
 266:	b7 51       	subi	r27, 0x17	; 23
 268:	b0 f0       	brcs	.+44     	; 0x296 <__fixunssfsi+0x3e>
 26a:	e1 f0       	breq	.+56     	; 0x2a4 <__fixunssfsi+0x4c>
 26c:	66 0f       	add	r22, r22
 26e:	77 1f       	adc	r23, r23
 270:	88 1f       	adc	r24, r24
 272:	99 1f       	adc	r25, r25
 274:	1a f0       	brmi	.+6      	; 0x27c <__fixunssfsi+0x24>
 276:	ba 95       	dec	r27
 278:	c9 f7       	brne	.-14     	; 0x26c <__fixunssfsi+0x14>
 27a:	14 c0       	rjmp	.+40     	; 0x2a4 <__fixunssfsi+0x4c>
 27c:	b1 30       	cpi	r27, 0x01	; 1
 27e:	91 f0       	breq	.+36     	; 0x2a4 <__fixunssfsi+0x4c>
 280:	0e 94 06 02 	call	0x40c	; 0x40c <__fp_zero>
 284:	b1 e0       	ldi	r27, 0x01	; 1
 286:	08 95       	ret
 288:	0c 94 06 02 	jmp	0x40c	; 0x40c <__fp_zero>
 28c:	67 2f       	mov	r22, r23
 28e:	78 2f       	mov	r23, r24
 290:	88 27       	eor	r24, r24
 292:	b8 5f       	subi	r27, 0xF8	; 248
 294:	39 f0       	breq	.+14     	; 0x2a4 <__fixunssfsi+0x4c>
 296:	b9 3f       	cpi	r27, 0xF9	; 249
 298:	cc f3       	brlt	.-14     	; 0x28c <__fixunssfsi+0x34>
 29a:	86 95       	lsr	r24
 29c:	77 95       	ror	r23
 29e:	67 95       	ror	r22
 2a0:	b3 95       	inc	r27
 2a2:	d9 f7       	brne	.-10     	; 0x29a <__fixunssfsi+0x42>
 2a4:	3e f4       	brtc	.+14     	; 0x2b4 <__fixunssfsi+0x5c>
 2a6:	90 95       	com	r25
 2a8:	80 95       	com	r24
 2aa:	70 95       	com	r23
 2ac:	61 95       	neg	r22
 2ae:	7f 4f       	sbci	r23, 0xFF	; 255
 2b0:	8f 4f       	sbci	r24, 0xFF	; 255
 2b2:	9f 4f       	sbci	r25, 0xFF	; 255
 2b4:	08 95       	ret

000002b6 <__floatunsisf>:
 2b6:	e8 94       	clt
 2b8:	09 c0       	rjmp	.+18     	; 0x2cc <__floatsisf+0x12>

000002ba <__floatsisf>:
 2ba:	97 fb       	bst	r25, 7
 2bc:	3e f4       	brtc	.+14     	; 0x2cc <__floatsisf+0x12>
 2be:	90 95       	com	r25
 2c0:	80 95       	com	r24
 2c2:	70 95       	com	r23
 2c4:	61 95       	neg	r22
 2c6:	7f 4f       	sbci	r23, 0xFF	; 255
 2c8:	8f 4f       	sbci	r24, 0xFF	; 255
 2ca:	9f 4f       	sbci	r25, 0xFF	; 255
 2cc:	99 23       	and	r25, r25
 2ce:	a9 f0       	breq	.+42     	; 0x2fa <__floatsisf+0x40>
 2d0:	f9 2f       	mov	r31, r25
 2d2:	96 e9       	ldi	r25, 0x96	; 150
 2d4:	bb 27       	eor	r27, r27
 2d6:	93 95       	inc	r25
 2d8:	f6 95       	lsr	r31
 2da:	87 95       	ror	r24
 2dc:	77 95       	ror	r23
 2de:	67 95       	ror	r22
 2e0:	b7 95       	ror	r27
 2e2:	f1 11       	cpse	r31, r1
 2e4:	f8 cf       	rjmp	.-16     	; 0x2d6 <__floatsisf+0x1c>
 2e6:	fa f4       	brpl	.+62     	; 0x326 <__floatsisf+0x6c>
 2e8:	bb 0f       	add	r27, r27
 2ea:	11 f4       	brne	.+4      	; 0x2f0 <__floatsisf+0x36>
 2ec:	60 ff       	sbrs	r22, 0
 2ee:	1b c0       	rjmp	.+54     	; 0x326 <__floatsisf+0x6c>
 2f0:	6f 5f       	subi	r22, 0xFF	; 255
 2f2:	7f 4f       	sbci	r23, 0xFF	; 255
 2f4:	8f 4f       	sbci	r24, 0xFF	; 255
 2f6:	9f 4f       	sbci	r25, 0xFF	; 255
 2f8:	16 c0       	rjmp	.+44     	; 0x326 <__floatsisf+0x6c>
 2fa:	88 23       	and	r24, r24
 2fc:	11 f0       	breq	.+4      	; 0x302 <__floatsisf+0x48>
 2fe:	96 e9       	ldi	r25, 0x96	; 150
 300:	11 c0       	rjmp	.+34     	; 0x324 <__floatsisf+0x6a>
 302:	77 23       	and	r23, r23
 304:	21 f0       	breq	.+8      	; 0x30e <__floatsisf+0x54>
 306:	9e e8       	ldi	r25, 0x8E	; 142
 308:	87 2f       	mov	r24, r23
 30a:	76 2f       	mov	r23, r22
 30c:	05 c0       	rjmp	.+10     	; 0x318 <__floatsisf+0x5e>
 30e:	66 23       	and	r22, r22
 310:	71 f0       	breq	.+28     	; 0x32e <__floatsisf+0x74>
 312:	96 e8       	ldi	r25, 0x86	; 134
 314:	86 2f       	mov	r24, r22
 316:	70 e0       	ldi	r23, 0x00	; 0
 318:	60 e0       	ldi	r22, 0x00	; 0
 31a:	2a f0       	brmi	.+10     	; 0x326 <__floatsisf+0x6c>
 31c:	9a 95       	dec	r25
 31e:	66 0f       	add	r22, r22
 320:	77 1f       	adc	r23, r23
 322:	88 1f       	adc	r24, r24
 324:	da f7       	brpl	.-10     	; 0x31c <__floatsisf+0x62>
 326:	88 0f       	add	r24, r24
 328:	96 95       	lsr	r25
 32a:	87 95       	ror	r24
 32c:	97 f9       	bld	r25, 7
 32e:	08 95       	ret

00000330 <__fp_cmp>:
 330:	99 0f       	add	r25, r25
 332:	00 08       	sbc	r0, r0
 334:	55 0f       	add	r21, r21
 336:	aa 0b       	sbc	r26, r26
 338:	e0 e8       	ldi	r30, 0x80	; 128
 33a:	fe ef       	ldi	r31, 0xFE	; 254
 33c:	16 16       	cp	r1, r22
 33e:	17 06       	cpc	r1, r23
 340:	e8 07       	cpc	r30, r24
 342:	f9 07       	cpc	r31, r25
 344:	c0 f0       	brcs	.+48     	; 0x376 <__fp_cmp+0x46>
 346:	12 16       	cp	r1, r18
 348:	13 06       	cpc	r1, r19
 34a:	e4 07       	cpc	r30, r20
 34c:	f5 07       	cpc	r31, r21
 34e:	98 f0       	brcs	.+38     	; 0x376 <__fp_cmp+0x46>
 350:	62 1b       	sub	r22, r18
 352:	73 0b       	sbc	r23, r19
 354:	84 0b       	sbc	r24, r20
 356:	95 0b       	sbc	r25, r21
 358:	39 f4       	brne	.+14     	; 0x368 <__fp_cmp+0x38>
 35a:	0a 26       	eor	r0, r26
 35c:	61 f0       	breq	.+24     	; 0x376 <__fp_cmp+0x46>
 35e:	23 2b       	or	r18, r19
 360:	24 2b       	or	r18, r20
 362:	25 2b       	or	r18, r21
 364:	21 f4       	brne	.+8      	; 0x36e <__fp_cmp+0x3e>
 366:	08 95       	ret
 368:	0a 26       	eor	r0, r26
 36a:	09 f4       	brne	.+2      	; 0x36e <__fp_cmp+0x3e>
 36c:	a1 40       	sbci	r26, 0x01	; 1
 36e:	a6 95       	lsr	r26
 370:	8f ef       	ldi	r24, 0xFF	; 255
 372:	81 1d       	adc	r24, r1
 374:	81 1d       	adc	r24, r1
 376:	08 95       	ret

00000378 <__fp_inf>:
 378:	97 f9       	bld	r25, 7
 37a:	9f 67       	ori	r25, 0x7F	; 127
 37c:	80 e8       	ldi	r24, 0x80	; 128
 37e:	70 e0       	ldi	r23, 0x00	; 0
 380:	60 e0       	ldi	r22, 0x00	; 0
 382:	08 95       	ret

00000384 <__fp_nan>:
 384:	9f ef       	ldi	r25, 0xFF	; 255
 386:	80 ec       	ldi	r24, 0xC0	; 192
 388:	08 95       	ret

0000038a <__fp_pscA>:
 38a:	00 24       	eor	r0, r0
 38c:	0a 94       	dec	r0
 38e:	16 16       	cp	r1, r22
 390:	17 06       	cpc	r1, r23
 392:	18 06       	cpc	r1, r24
 394:	09 06       	cpc	r0, r25
 396:	08 95       	ret

00000398 <__fp_pscB>:
 398:	00 24       	eor	r0, r0
 39a:	0a 94       	dec	r0
 39c:	12 16       	cp	r1, r18
 39e:	13 06       	cpc	r1, r19
 3a0:	14 06       	cpc	r1, r20
 3a2:	05 06       	cpc	r0, r21
 3a4:	08 95       	ret

000003a6 <__fp_round>:
 3a6:	09 2e       	mov	r0, r25
 3a8:	03 94       	inc	r0
 3aa:	00 0c       	add	r0, r0
 3ac:	11 f4       	brne	.+4      	; 0x3b2 <__fp_round+0xc>
 3ae:	88 23       	and	r24, r24
 3b0:	52 f0       	brmi	.+20     	; 0x3c6 <__fp_round+0x20>
 3b2:	bb 0f       	add	r27, r27
 3b4:	40 f4       	brcc	.+16     	; 0x3c6 <__fp_round+0x20>
 3b6:	bf 2b       	or	r27, r31
 3b8:	11 f4       	brne	.+4      	; 0x3be <__fp_round+0x18>
 3ba:	60 ff       	sbrs	r22, 0
 3bc:	04 c0       	rjmp	.+8      	; 0x3c6 <__fp_round+0x20>
 3be:	6f 5f       	subi	r22, 0xFF	; 255
 3c0:	7f 4f       	sbci	r23, 0xFF	; 255
 3c2:	8f 4f       	sbci	r24, 0xFF	; 255
 3c4:	9f 4f       	sbci	r25, 0xFF	; 255
 3c6:	08 95       	ret

000003c8 <__fp_split3>:
 3c8:	57 fd       	sbrc	r21, 7
 3ca:	90 58       	subi	r25, 0x80	; 128
 3cc:	44 0f       	add	r20, r20
 3ce:	55 1f       	adc	r21, r21
 3d0:	59 f0       	breq	.+22     	; 0x3e8 <__fp_splitA+0x10>
 3d2:	5f 3f       	cpi	r21, 0xFF	; 255
 3d4:	71 f0       	breq	.+28     	; 0x3f2 <__fp_splitA+0x1a>
 3d6:	47 95       	ror	r20

000003d8 <__fp_splitA>:
 3d8:	88 0f       	add	r24, r24
 3da:	97 fb       	bst	r25, 7
 3dc:	99 1f       	adc	r25, r25
 3de:	61 f0       	breq	.+24     	; 0x3f8 <__fp_splitA+0x20>
 3e0:	9f 3f       	cpi	r25, 0xFF	; 255
 3e2:	79 f0       	breq	.+30     	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
 3e4:	87 95       	ror	r24
 3e6:	08 95       	ret
 3e8:	12 16       	cp	r1, r18
 3ea:	13 06       	cpc	r1, r19
 3ec:	14 06       	cpc	r1, r20
 3ee:	55 1f       	adc	r21, r21
 3f0:	f2 cf       	rjmp	.-28     	; 0x3d6 <__fp_split3+0xe>
 3f2:	46 95       	lsr	r20
 3f4:	f1 df       	rcall	.-30     	; 0x3d8 <__fp_splitA>
 3f6:	08 c0       	rjmp	.+16     	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
 3f8:	16 16       	cp	r1, r22
 3fa:	17 06       	cpc	r1, r23
 3fc:	18 06       	cpc	r1, r24
 3fe:	99 1f       	adc	r25, r25
 400:	f1 cf       	rjmp	.-30     	; 0x3e4 <__fp_splitA+0xc>
 402:	86 95       	lsr	r24
 404:	71 05       	cpc	r23, r1
 406:	61 05       	cpc	r22, r1
 408:	08 94       	sec
 40a:	08 95       	ret

0000040c <__fp_zero>:
 40c:	e8 94       	clt

0000040e <__fp_szero>:
 40e:	bb 27       	eor	r27, r27
 410:	66 27       	eor	r22, r22
 412:	77 27       	eor	r23, r23
 414:	cb 01       	movw	r24, r22
 416:	97 f9       	bld	r25, 7
 418:	08 95       	ret

0000041a <__mulsf3>:
 41a:	0e 94 20 02 	call	0x440	; 0x440 <__mulsf3x>
 41e:	0c 94 d3 01 	jmp	0x3a6	; 0x3a6 <__fp_round>
 422:	0e 94 c5 01 	call	0x38a	; 0x38a <__fp_pscA>
 426:	38 f0       	brcs	.+14     	; 0x436 <__mulsf3+0x1c>
 428:	0e 94 cc 01 	call	0x398	; 0x398 <__fp_pscB>
 42c:	20 f0       	brcs	.+8      	; 0x436 <__mulsf3+0x1c>
 42e:	95 23       	and	r25, r21
 430:	11 f0       	breq	.+4      	; 0x436 <__mulsf3+0x1c>
 432:	0c 94 bc 01 	jmp	0x378	; 0x378 <__fp_inf>
 436:	0c 94 c2 01 	jmp	0x384	; 0x384 <__fp_nan>
 43a:	11 24       	eor	r1, r1
 43c:	0c 94 07 02 	jmp	0x40e	; 0x40e <__fp_szero>

00000440 <__mulsf3x>:
 440:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <__fp_split3>
 444:	70 f3       	brcs	.-36     	; 0x422 <__mulsf3+0x8>

00000446 <__mulsf3_pse>:
 446:	95 9f       	mul	r25, r21
 448:	c1 f3       	breq	.-16     	; 0x43a <__mulsf3+0x20>
 44a:	95 0f       	add	r25, r21
 44c:	50 e0       	ldi	r21, 0x00	; 0
 44e:	55 1f       	adc	r21, r21
 450:	62 9f       	mul	r22, r18
 452:	f0 01       	movw	r30, r0
 454:	72 9f       	mul	r23, r18
 456:	bb 27       	eor	r27, r27
 458:	f0 0d       	add	r31, r0
 45a:	b1 1d       	adc	r27, r1
 45c:	63 9f       	mul	r22, r19
 45e:	aa 27       	eor	r26, r26
 460:	f0 0d       	add	r31, r0
 462:	b1 1d       	adc	r27, r1
 464:	aa 1f       	adc	r26, r26
 466:	64 9f       	mul	r22, r20
 468:	66 27       	eor	r22, r22
 46a:	b0 0d       	add	r27, r0
 46c:	a1 1d       	adc	r26, r1
 46e:	66 1f       	adc	r22, r22
 470:	82 9f       	mul	r24, r18
 472:	22 27       	eor	r18, r18
 474:	b0 0d       	add	r27, r0
 476:	a1 1d       	adc	r26, r1
 478:	62 1f       	adc	r22, r18
 47a:	73 9f       	mul	r23, r19
 47c:	b0 0d       	add	r27, r0
 47e:	a1 1d       	adc	r26, r1
 480:	62 1f       	adc	r22, r18
 482:	83 9f       	mul	r24, r19
 484:	a0 0d       	add	r26, r0
 486:	61 1d       	adc	r22, r1
 488:	22 1f       	adc	r18, r18
 48a:	74 9f       	mul	r23, r20
 48c:	33 27       	eor	r19, r19
 48e:	a0 0d       	add	r26, r0
 490:	61 1d       	adc	r22, r1
 492:	23 1f       	adc	r18, r19
 494:	84 9f       	mul	r24, r20
 496:	60 0d       	add	r22, r0
 498:	21 1d       	adc	r18, r1
 49a:	82 2f       	mov	r24, r18
 49c:	76 2f       	mov	r23, r22
 49e:	6a 2f       	mov	r22, r26
 4a0:	11 24       	eor	r1, r1
 4a2:	9f 57       	subi	r25, 0x7F	; 127
 4a4:	50 40       	sbci	r21, 0x00	; 0
 4a6:	9a f0       	brmi	.+38     	; 0x4ce <__mulsf3_pse+0x88>
 4a8:	f1 f0       	breq	.+60     	; 0x4e6 <__mulsf3_pse+0xa0>
 4aa:	88 23       	and	r24, r24
 4ac:	4a f0       	brmi	.+18     	; 0x4c0 <__mulsf3_pse+0x7a>
 4ae:	ee 0f       	add	r30, r30
 4b0:	ff 1f       	adc	r31, r31
 4b2:	bb 1f       	adc	r27, r27
 4b4:	66 1f       	adc	r22, r22
 4b6:	77 1f       	adc	r23, r23
 4b8:	88 1f       	adc	r24, r24
 4ba:	91 50       	subi	r25, 0x01	; 1
 4bc:	50 40       	sbci	r21, 0x00	; 0
 4be:	a9 f7       	brne	.-22     	; 0x4aa <__mulsf3_pse+0x64>
 4c0:	9e 3f       	cpi	r25, 0xFE	; 254
 4c2:	51 05       	cpc	r21, r1
 4c4:	80 f0       	brcs	.+32     	; 0x4e6 <__mulsf3_pse+0xa0>
 4c6:	0c 94 bc 01 	jmp	0x378	; 0x378 <__fp_inf>
 4ca:	0c 94 07 02 	jmp	0x40e	; 0x40e <__fp_szero>
 4ce:	5f 3f       	cpi	r21, 0xFF	; 255
 4d0:	e4 f3       	brlt	.-8      	; 0x4ca <__mulsf3_pse+0x84>
 4d2:	98 3e       	cpi	r25, 0xE8	; 232
 4d4:	d4 f3       	brlt	.-12     	; 0x4ca <__mulsf3_pse+0x84>
 4d6:	86 95       	lsr	r24
 4d8:	77 95       	ror	r23
 4da:	67 95       	ror	r22
 4dc:	b7 95       	ror	r27
 4de:	f7 95       	ror	r31
 4e0:	e7 95       	ror	r30
 4e2:	9f 5f       	subi	r25, 0xFF	; 255
 4e4:	c1 f7       	brne	.-16     	; 0x4d6 <__mulsf3_pse+0x90>
 4e6:	fe 2b       	or	r31, r30
 4e8:	88 0f       	add	r24, r24
 4ea:	91 1d       	adc	r25, r1
 4ec:	96 95       	lsr	r25
 4ee:	87 95       	ror	r24
 4f0:	97 f9       	bld	r25, 7
 4f2:	08 95       	ret

000004f4 <_exit>:
 4f4:	f8 94       	cli

000004f6 <__stop_program>:
 4f6:	ff cf       	rjmp	.-2      	; 0x4f6 <__stop_program>
