Classic Timing Analyzer report for Port_io
Thu Jun 09 22:24:05 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                               ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From        ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.729 ns    ; abus_in[5]  ; port_reg[4] ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.828 ns    ; tris_reg[1] ; dbus_out[1] ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 14.939 ns   ; abus_in[1]  ; dbus_out[1] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.767 ns   ; abus_in[0]  ; port_reg[7] ; --         ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;             ;             ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; tsu                                                                     ;
+-------+--------------+------------+------------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To          ; To Clock ;
+-------+--------------+------------+------------+-------------+----------+
; N/A   ; None         ; 6.729 ns   ; abus_in[5] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.729 ns   ; abus_in[5] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.729 ns   ; abus_in[5] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.729 ns   ; abus_in[5] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.729 ns   ; abus_in[5] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.650 ns   ; abus_in[7] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.650 ns   ; abus_in[7] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.650 ns   ; abus_in[7] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.650 ns   ; abus_in[7] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.650 ns   ; abus_in[7] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.650 ns   ; abus_in[7] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.634 ns   ; abus_in[1] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.634 ns   ; abus_in[1] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.634 ns   ; abus_in[1] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.634 ns   ; abus_in[1] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.634 ns   ; abus_in[1] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.609 ns   ; abus_in[8] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.609 ns   ; abus_in[8] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.609 ns   ; abus_in[8] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.609 ns   ; abus_in[8] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.609 ns   ; abus_in[8] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.609 ns   ; abus_in[8] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.553 ns   ; abus_in[7] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.553 ns   ; abus_in[7] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.553 ns   ; abus_in[7] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.553 ns   ; abus_in[7] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.553 ns   ; abus_in[7] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.512 ns   ; abus_in[8] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.512 ns   ; abus_in[8] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.512 ns   ; abus_in[8] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.512 ns   ; abus_in[8] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.512 ns   ; abus_in[8] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.434 ns   ; abus_in[5] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.429 ns   ; abus_in[5] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.429 ns   ; abus_in[5] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.429 ns   ; abus_in[5] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.429 ns   ; abus_in[5] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.429 ns   ; abus_in[5] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.429 ns   ; abus_in[5] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.419 ns   ; abus_in[1] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.419 ns   ; abus_in[1] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.419 ns   ; abus_in[1] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.419 ns   ; abus_in[1] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.419 ns   ; abus_in[1] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.419 ns   ; abus_in[1] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.395 ns   ; abus_in[7] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.395 ns   ; abus_in[7] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.383 ns   ; wr_en      ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.383 ns   ; wr_en      ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.383 ns   ; wr_en      ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.383 ns   ; wr_en      ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.383 ns   ; wr_en      ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.383 ns   ; wr_en      ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.354 ns   ; abus_in[8] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.354 ns   ; abus_in[8] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.339 ns   ; abus_in[1] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.258 ns   ; abus_in[7] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.217 ns   ; abus_in[8] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 6.187 ns   ; wr_en      ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 6.187 ns   ; wr_en      ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 6.187 ns   ; wr_en      ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 6.187 ns   ; wr_en      ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 6.187 ns   ; wr_en      ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 6.174 ns   ; abus_in[5] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.174 ns   ; abus_in[5] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.164 ns   ; abus_in[1] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.164 ns   ; abus_in[1] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.128 ns   ; wr_en      ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.128 ns   ; wr_en      ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 6.017 ns   ; abus_in[5] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 6.017 ns   ; abus_in[5] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.922 ns   ; abus_in[1] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.922 ns   ; abus_in[1] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.892 ns   ; wr_en      ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.841 ns   ; abus_in[7] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.841 ns   ; abus_in[7] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.800 ns   ; abus_in[8] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.800 ns   ; abus_in[8] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.660 ns   ; abus_in[2] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.660 ns   ; abus_in[2] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.660 ns   ; abus_in[2] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.660 ns   ; abus_in[2] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.660 ns   ; abus_in[2] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.598 ns   ; abus_in[4] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.598 ns   ; abus_in[4] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.598 ns   ; abus_in[4] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.598 ns   ; abus_in[4] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.598 ns   ; abus_in[4] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.585 ns   ; abus_in[6] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.585 ns   ; abus_in[6] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.585 ns   ; abus_in[6] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.585 ns   ; abus_in[6] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.585 ns   ; abus_in[6] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.483 ns   ; abus_in[2] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.483 ns   ; abus_in[2] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.483 ns   ; abus_in[2] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.483 ns   ; abus_in[2] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.483 ns   ; abus_in[2] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.483 ns   ; abus_in[2] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.475 ns   ; wr_en      ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.475 ns   ; wr_en      ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.365 ns   ; abus_in[2] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.318 ns   ; abus_in[3] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.318 ns   ; abus_in[3] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.318 ns   ; abus_in[3] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.318 ns   ; abus_in[3] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.318 ns   ; abus_in[3] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.303 ns   ; abus_in[4] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.298 ns   ; abus_in[4] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.298 ns   ; abus_in[4] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.298 ns   ; abus_in[4] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.298 ns   ; abus_in[4] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.298 ns   ; abus_in[4] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.298 ns   ; abus_in[4] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.290 ns   ; abus_in[6] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.285 ns   ; abus_in[6] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.285 ns   ; abus_in[6] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.285 ns   ; abus_in[6] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.285 ns   ; abus_in[6] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.285 ns   ; abus_in[6] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.285 ns   ; abus_in[6] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.228 ns   ; abus_in[2] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.228 ns   ; abus_in[2] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.043 ns   ; abus_in[4] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.043 ns   ; abus_in[4] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.030 ns   ; abus_in[6] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.030 ns   ; abus_in[6] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.023 ns   ; abus_in[3] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; abus_in[3] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; abus_in[3] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; abus_in[3] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; abus_in[3] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; abus_in[3] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; abus_in[3] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus_in[2] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus_in[2] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.886 ns   ; abus_in[4] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.886 ns   ; abus_in[4] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.873 ns   ; abus_in[6] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.873 ns   ; abus_in[6] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.763 ns   ; abus_in[3] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.763 ns   ; abus_in[3] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.607 ns   ; dbus_in[0] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.606 ns   ; abus_in[3] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.606 ns   ; abus_in[3] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.602 ns   ; dbus_in[0] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.325 ns   ; dbus_in[7] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.317 ns   ; dbus_in[7] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.105 ns   ; dbus_in[2] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.098 ns   ; dbus_in[2] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.003 ns   ; dbus_in[5] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.726 ns   ; dbus_in[4] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.720 ns   ; dbus_in[4] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.600 ns   ; dbus_in[1] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.598 ns   ; dbus_in[1] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.533 ns   ; dbus_in[6] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.529 ns   ; dbus_in[6] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.381 ns   ; dbus_in[3] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.378 ns   ; dbus_in[3] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.261 ns   ; dbus_in[5] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 1.709 ns   ; abus_in[0] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.709 ns   ; abus_in[0] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.709 ns   ; abus_in[0] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.709 ns   ; abus_in[0] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 1.709 ns   ; abus_in[0] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 1.492 ns   ; abus_in[0] ; tris_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.492 ns   ; abus_in[0] ; tris_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.492 ns   ; abus_in[0] ; tris_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.492 ns   ; abus_in[0] ; tris_reg[3] ; clk_in   ;
; N/A   ; None         ; 1.492 ns   ; abus_in[0] ; tris_reg[4] ; clk_in   ;
; N/A   ; None         ; 1.492 ns   ; abus_in[0] ; tris_reg[5] ; clk_in   ;
; N/A   ; None         ; 1.414 ns   ; abus_in[0] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 1.237 ns   ; abus_in[0] ; tris_reg[6] ; clk_in   ;
; N/A   ; None         ; 1.237 ns   ; abus_in[0] ; tris_reg[7] ; clk_in   ;
; N/A   ; None         ; 0.997 ns   ; abus_in[0] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 0.997 ns   ; abus_in[0] ; port_reg[7] ; clk_in   ;
+-------+--------------+------------+------------+-------------+----------+


+----------------------------------------------------------------------------+
; tco                                                                        ;
+-------+--------------+------------+-------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From        ; To          ; From Clock ;
+-------+--------------+------------+-------------+-------------+------------+
; N/A   ; None         ; 9.828 ns   ; tris_reg[1] ; dbus_out[1] ; clk_in     ;
; N/A   ; None         ; 9.527 ns   ; tris_reg[7] ; dbus_out[7] ; clk_in     ;
; N/A   ; None         ; 7.582 ns   ; tris_reg[5] ; dbus_out[5] ; clk_in     ;
; N/A   ; None         ; 7.116 ns   ; tris_reg[0] ; dbus_out[0] ; clk_in     ;
; N/A   ; None         ; 7.111 ns   ; tris_reg[3] ; dbus_out[3] ; clk_in     ;
; N/A   ; None         ; 7.083 ns   ; tris_reg[4] ; dbus_out[4] ; clk_in     ;
; N/A   ; None         ; 7.030 ns   ; tris_reg[2] ; dbus_out[2] ; clk_in     ;
; N/A   ; None         ; 6.961 ns   ; tris_reg[6] ; dbus_out[6] ; clk_in     ;
; N/A   ; None         ; 6.854 ns   ; tris_reg[7] ; port_io[7]  ; clk_in     ;
; N/A   ; None         ; 6.809 ns   ; port_reg[6] ; port_io[6]  ; clk_in     ;
; N/A   ; None         ; 6.800 ns   ; tris_reg[5] ; port_io[5]  ; clk_in     ;
; N/A   ; None         ; 6.786 ns   ; tris_reg[6] ; port_io[6]  ; clk_in     ;
; N/A   ; None         ; 6.732 ns   ; port_reg[7] ; port_io[7]  ; clk_in     ;
; N/A   ; None         ; 6.599 ns   ; port_reg[5] ; port_io[5]  ; clk_in     ;
; N/A   ; None         ; 6.579 ns   ; port_reg[3] ; port_io[3]  ; clk_in     ;
; N/A   ; None         ; 6.560 ns   ; tris_reg[3] ; port_io[3]  ; clk_in     ;
; N/A   ; None         ; 6.366 ns   ; port_reg[4] ; port_io[4]  ; clk_in     ;
; N/A   ; None         ; 6.362 ns   ; port_reg[1] ; port_io[1]  ; clk_in     ;
; N/A   ; None         ; 6.354 ns   ; port_reg[0] ; port_io[0]  ; clk_in     ;
; N/A   ; None         ; 6.353 ns   ; port_reg[2] ; port_io[2]  ; clk_in     ;
; N/A   ; None         ; 6.339 ns   ; tris_reg[4] ; port_io[4]  ; clk_in     ;
; N/A   ; None         ; 6.339 ns   ; tris_reg[1] ; port_io[1]  ; clk_in     ;
; N/A   ; None         ; 6.327 ns   ; tris_reg[2] ; port_io[2]  ; clk_in     ;
; N/A   ; None         ; 6.319 ns   ; tris_reg[0] ; port_io[0]  ; clk_in     ;
+-------+--------------+------------+-------------+-------------+------------+


+------------------------------------------------------------------------+
; tpd                                                                    ;
+-------+-------------------+-----------------+------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To          ;
+-------+-------------------+-----------------+------------+-------------+
; N/A   ; None              ; 14.939 ns       ; abus_in[1] ; dbus_out[1] ;
; N/A   ; None              ; 14.901 ns       ; abus_in[7] ; dbus_out[1] ;
; N/A   ; None              ; 14.860 ns       ; abus_in[8] ; dbus_out[1] ;
; N/A   ; None              ; 14.829 ns       ; abus_in[5] ; dbus_out[1] ;
; N/A   ; None              ; 14.267 ns       ; abus_in[1] ; dbus_out[7] ;
; N/A   ; None              ; 14.210 ns       ; abus_in[7] ; dbus_out[7] ;
; N/A   ; None              ; 14.169 ns       ; abus_in[8] ; dbus_out[7] ;
; N/A   ; None              ; 14.138 ns       ; abus_in[5] ; dbus_out[7] ;
; N/A   ; None              ; 14.003 ns       ; abus_in[2] ; dbus_out[1] ;
; N/A   ; None              ; 13.698 ns       ; abus_in[4] ; dbus_out[1] ;
; N/A   ; None              ; 13.685 ns       ; abus_in[6] ; dbus_out[1] ;
; N/A   ; None              ; 13.418 ns       ; abus_in[3] ; dbus_out[1] ;
; N/A   ; None              ; 13.312 ns       ; abus_in[2] ; dbus_out[7] ;
; N/A   ; None              ; 13.007 ns       ; abus_in[4] ; dbus_out[7] ;
; N/A   ; None              ; 12.994 ns       ; abus_in[6] ; dbus_out[7] ;
; N/A   ; None              ; 12.727 ns       ; abus_in[3] ; dbus_out[7] ;
; N/A   ; None              ; 12.465 ns       ; abus_in[1] ; dbus_out[3] ;
; N/A   ; None              ; 12.404 ns       ; abus_in[1] ; dbus_out[0] ;
; N/A   ; None              ; 12.380 ns       ; abus_in[7] ; dbus_out[3] ;
; N/A   ; None              ; 12.366 ns       ; abus_in[7] ; dbus_out[0] ;
; N/A   ; None              ; 12.363 ns       ; abus_in[1] ; dbus_out[4] ;
; N/A   ; None              ; 12.339 ns       ; abus_in[8] ; dbus_out[3] ;
; N/A   ; None              ; 12.325 ns       ; abus_in[7] ; dbus_out[4] ;
; N/A   ; None              ; 12.325 ns       ; abus_in[8] ; dbus_out[0] ;
; N/A   ; None              ; 12.312 ns       ; abus_in[5] ; dbus_out[3] ;
; N/A   ; None              ; 12.294 ns       ; abus_in[5] ; dbus_out[0] ;
; N/A   ; None              ; 12.284 ns       ; abus_in[8] ; dbus_out[4] ;
; N/A   ; None              ; 12.253 ns       ; abus_in[5] ; dbus_out[4] ;
; N/A   ; None              ; 12.250 ns       ; abus_in[1] ; dbus_out[2] ;
; N/A   ; None              ; 12.202 ns       ; port_io[1] ; dbus_out[1] ;
; N/A   ; None              ; 12.165 ns       ; abus_in[7] ; dbus_out[2] ;
; N/A   ; None              ; 12.124 ns       ; abus_in[8] ; dbus_out[2] ;
; N/A   ; None              ; 12.097 ns       ; abus_in[5] ; dbus_out[2] ;
; N/A   ; None              ; 12.004 ns       ; port_io[7] ; dbus_out[7] ;
; N/A   ; None              ; 11.811 ns       ; abus_in[1] ; dbus_out[6] ;
; N/A   ; None              ; 11.800 ns       ; abus_in[1] ; dbus_out[5] ;
; N/A   ; None              ; 11.773 ns       ; abus_in[7] ; dbus_out[6] ;
; N/A   ; None              ; 11.762 ns       ; abus_in[7] ; dbus_out[5] ;
; N/A   ; None              ; 11.732 ns       ; abus_in[8] ; dbus_out[6] ;
; N/A   ; None              ; 11.721 ns       ; abus_in[8] ; dbus_out[5] ;
; N/A   ; None              ; 11.701 ns       ; abus_in[5] ; dbus_out[6] ;
; N/A   ; None              ; 11.690 ns       ; abus_in[5] ; dbus_out[5] ;
; N/A   ; None              ; 11.491 ns       ; abus_in[2] ; dbus_out[3] ;
; N/A   ; None              ; 11.468 ns       ; abus_in[2] ; dbus_out[0] ;
; N/A   ; None              ; 11.427 ns       ; abus_in[2] ; dbus_out[4] ;
; N/A   ; None              ; 11.276 ns       ; abus_in[2] ; dbus_out[2] ;
; N/A   ; None              ; 11.181 ns       ; abus_in[4] ; dbus_out[3] ;
; N/A   ; None              ; 11.168 ns       ; abus_in[6] ; dbus_out[3] ;
; N/A   ; None              ; 11.163 ns       ; abus_in[4] ; dbus_out[0] ;
; N/A   ; None              ; 11.150 ns       ; abus_in[6] ; dbus_out[0] ;
; N/A   ; None              ; 11.122 ns       ; abus_in[4] ; dbus_out[4] ;
; N/A   ; None              ; 11.109 ns       ; abus_in[6] ; dbus_out[4] ;
; N/A   ; None              ; 10.966 ns       ; abus_in[4] ; dbus_out[2] ;
; N/A   ; None              ; 10.953 ns       ; abus_in[6] ; dbus_out[2] ;
; N/A   ; None              ; 10.901 ns       ; abus_in[3] ; dbus_out[3] ;
; N/A   ; None              ; 10.883 ns       ; abus_in[3] ; dbus_out[0] ;
; N/A   ; None              ; 10.875 ns       ; abus_in[2] ; dbus_out[6] ;
; N/A   ; None              ; 10.864 ns       ; abus_in[2] ; dbus_out[5] ;
; N/A   ; None              ; 10.842 ns       ; abus_in[3] ; dbus_out[4] ;
; N/A   ; None              ; 10.686 ns       ; abus_in[3] ; dbus_out[2] ;
; N/A   ; None              ; 10.570 ns       ; abus_in[4] ; dbus_out[6] ;
; N/A   ; None              ; 10.559 ns       ; abus_in[4] ; dbus_out[5] ;
; N/A   ; None              ; 10.557 ns       ; abus_in[6] ; dbus_out[6] ;
; N/A   ; None              ; 10.546 ns       ; abus_in[6] ; dbus_out[5] ;
; N/A   ; None              ; 10.290 ns       ; abus_in[3] ; dbus_out[6] ;
; N/A   ; None              ; 10.279 ns       ; abus_in[3] ; dbus_out[5] ;
; N/A   ; None              ; 10.012 ns       ; abus_in[0] ; dbus_out[1] ;
; N/A   ; None              ; 9.663 ns        ; port_io[3] ; dbus_out[3] ;
; N/A   ; None              ; 9.647 ns        ; port_io[0] ; dbus_out[0] ;
; N/A   ; None              ; 9.632 ns        ; port_io[4] ; dbus_out[4] ;
; N/A   ; None              ; 9.535 ns        ; port_io[6] ; dbus_out[6] ;
; N/A   ; None              ; 9.515 ns        ; rd_en      ; dbus_out[1] ;
; N/A   ; None              ; 9.483 ns        ; port_io[5] ; dbus_out[5] ;
; N/A   ; None              ; 9.342 ns        ; abus_in[0] ; dbus_out[7] ;
; N/A   ; None              ; 9.285 ns        ; port_io[2] ; dbus_out[2] ;
; N/A   ; None              ; 8.824 ns        ; rd_en      ; dbus_out[7] ;
; N/A   ; None              ; 7.540 ns        ; abus_in[0] ; dbus_out[3] ;
; N/A   ; None              ; 7.477 ns        ; abus_in[0] ; dbus_out[0] ;
; N/A   ; None              ; 7.436 ns        ; abus_in[0] ; dbus_out[4] ;
; N/A   ; None              ; 7.325 ns        ; abus_in[0] ; dbus_out[2] ;
; N/A   ; None              ; 6.980 ns        ; rd_en      ; dbus_out[0] ;
; N/A   ; None              ; 6.970 ns        ; rd_en      ; dbus_out[3] ;
; N/A   ; None              ; 6.939 ns        ; rd_en      ; dbus_out[4] ;
; N/A   ; None              ; 6.884 ns        ; abus_in[0] ; dbus_out[6] ;
; N/A   ; None              ; 6.873 ns        ; abus_in[0] ; dbus_out[5] ;
; N/A   ; None              ; 6.750 ns        ; rd_en      ; dbus_out[2] ;
; N/A   ; None              ; 6.387 ns        ; rd_en      ; dbus_out[6] ;
; N/A   ; None              ; 6.376 ns        ; rd_en      ; dbus_out[5] ;
+-------+-------------------+-----------------+------------+-------------+


+-------------------------------------------------------------------------------+
; th                                                                            ;
+---------------+-------------+-----------+------------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To          ; To Clock ;
+---------------+-------------+-----------+------------+-------------+----------+
; N/A           ; None        ; -0.767 ns ; abus_in[0] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -0.767 ns ; abus_in[0] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -1.007 ns ; abus_in[0] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -1.007 ns ; abus_in[0] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -1.184 ns ; abus_in[0] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -1.262 ns ; abus_in[0] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -1.262 ns ; abus_in[0] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -1.262 ns ; abus_in[0] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -1.262 ns ; abus_in[0] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -1.262 ns ; abus_in[0] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -1.262 ns ; abus_in[0] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -1.479 ns ; abus_in[0] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -1.479 ns ; abus_in[0] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -1.479 ns ; abus_in[0] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -1.479 ns ; abus_in[0] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -1.479 ns ; abus_in[0] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.031 ns ; dbus_in[5] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.148 ns ; dbus_in[3] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.151 ns ; dbus_in[3] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.299 ns ; dbus_in[6] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.303 ns ; dbus_in[6] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.368 ns ; dbus_in[1] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.370 ns ; dbus_in[1] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.490 ns ; dbus_in[4] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.496 ns ; dbus_in[4] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.773 ns ; dbus_in[5] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.868 ns ; dbus_in[2] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.875 ns ; dbus_in[2] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.087 ns ; dbus_in[7] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.095 ns ; dbus_in[7] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.372 ns ; dbus_in[0] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.376 ns ; abus_in[3] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.376 ns ; abus_in[3] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.377 ns ; dbus_in[0] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.533 ns ; abus_in[3] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.533 ns ; abus_in[3] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.643 ns ; abus_in[6] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.643 ns ; abus_in[6] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.656 ns ; abus_in[4] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.656 ns ; abus_in[4] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus_in[2] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus_in[2] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; abus_in[3] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; abus_in[3] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; abus_in[3] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; abus_in[3] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; abus_in[3] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; abus_in[3] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.793 ns ; abus_in[3] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.800 ns ; abus_in[6] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.800 ns ; abus_in[6] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.813 ns ; abus_in[4] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.813 ns ; abus_in[4] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.998 ns ; abus_in[2] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.998 ns ; abus_in[2] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.055 ns ; abus_in[6] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.055 ns ; abus_in[6] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.055 ns ; abus_in[6] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.055 ns ; abus_in[6] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.055 ns ; abus_in[6] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.055 ns ; abus_in[6] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.060 ns ; abus_in[6] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.068 ns ; abus_in[4] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.068 ns ; abus_in[4] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.068 ns ; abus_in[4] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.068 ns ; abus_in[4] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.068 ns ; abus_in[4] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.068 ns ; abus_in[4] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.073 ns ; abus_in[4] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.088 ns ; abus_in[3] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.088 ns ; abus_in[3] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.088 ns ; abus_in[3] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.088 ns ; abus_in[3] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.088 ns ; abus_in[3] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.135 ns ; abus_in[2] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.245 ns ; wr_en      ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.245 ns ; wr_en      ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.253 ns ; abus_in[2] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.253 ns ; abus_in[2] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.253 ns ; abus_in[2] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.253 ns ; abus_in[2] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.253 ns ; abus_in[2] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.253 ns ; abus_in[2] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.355 ns ; abus_in[6] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.355 ns ; abus_in[6] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.355 ns ; abus_in[6] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.355 ns ; abus_in[6] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.355 ns ; abus_in[6] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.368 ns ; abus_in[4] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.368 ns ; abus_in[4] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.368 ns ; abus_in[4] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.368 ns ; abus_in[4] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.368 ns ; abus_in[4] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.430 ns ; abus_in[2] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.430 ns ; abus_in[2] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.430 ns ; abus_in[2] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.430 ns ; abus_in[2] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.430 ns ; abus_in[2] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.570 ns ; abus_in[8] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.570 ns ; abus_in[8] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.611 ns ; abus_in[7] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.611 ns ; abus_in[7] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.662 ns ; wr_en      ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.692 ns ; abus_in[1] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.692 ns ; abus_in[1] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.787 ns ; abus_in[5] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.787 ns ; abus_in[5] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.898 ns ; wr_en      ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.898 ns ; wr_en      ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.934 ns ; abus_in[1] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.934 ns ; abus_in[1] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.944 ns ; abus_in[5] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.944 ns ; abus_in[5] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.957 ns ; wr_en      ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.957 ns ; wr_en      ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.957 ns ; wr_en      ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.957 ns ; wr_en      ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.957 ns ; wr_en      ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.987 ns ; abus_in[8] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.028 ns ; abus_in[7] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.109 ns ; abus_in[1] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.124 ns ; abus_in[8] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -6.124 ns ; abus_in[8] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -6.153 ns ; wr_en      ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.153 ns ; wr_en      ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.153 ns ; wr_en      ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.153 ns ; wr_en      ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.153 ns ; wr_en      ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.153 ns ; wr_en      ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.165 ns ; abus_in[7] ; tris_reg[6] ; clk_in   ;
; N/A           ; None        ; -6.165 ns ; abus_in[7] ; tris_reg[7] ; clk_in   ;
; N/A           ; None        ; -6.189 ns ; abus_in[1] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.189 ns ; abus_in[1] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.189 ns ; abus_in[1] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.189 ns ; abus_in[1] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.189 ns ; abus_in[1] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.189 ns ; abus_in[1] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.199 ns ; abus_in[5] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.199 ns ; abus_in[5] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.199 ns ; abus_in[5] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.199 ns ; abus_in[5] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.199 ns ; abus_in[5] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.199 ns ; abus_in[5] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.204 ns ; abus_in[5] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.282 ns ; abus_in[8] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.282 ns ; abus_in[8] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.282 ns ; abus_in[8] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.282 ns ; abus_in[8] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.282 ns ; abus_in[8] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.323 ns ; abus_in[7] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.323 ns ; abus_in[7] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.323 ns ; abus_in[7] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.323 ns ; abus_in[7] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.323 ns ; abus_in[7] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.379 ns ; abus_in[8] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.379 ns ; abus_in[8] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.379 ns ; abus_in[8] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.379 ns ; abus_in[8] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.379 ns ; abus_in[8] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.379 ns ; abus_in[8] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.404 ns ; abus_in[1] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.404 ns ; abus_in[1] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.404 ns ; abus_in[1] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.404 ns ; abus_in[1] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.404 ns ; abus_in[1] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.420 ns ; abus_in[7] ; tris_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.420 ns ; abus_in[7] ; tris_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.420 ns ; abus_in[7] ; tris_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.420 ns ; abus_in[7] ; tris_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.420 ns ; abus_in[7] ; tris_reg[4] ; clk_in   ;
; N/A           ; None        ; -6.420 ns ; abus_in[7] ; tris_reg[5] ; clk_in   ;
; N/A           ; None        ; -6.499 ns ; abus_in[5] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -6.499 ns ; abus_in[5] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -6.499 ns ; abus_in[5] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -6.499 ns ; abus_in[5] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -6.499 ns ; abus_in[5] ; port_reg[4] ; clk_in   ;
+---------------+-------------+-----------+------------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Jun 09 22:24:05 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Port_io -c Port_io --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "port_reg[0]" (data pin = "abus_in[5]", clock pin = "clk_in") is 6.729 ns
    Info: + Longest pin to register delay is 9.455 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_Y12; Fanout = 1; PIN Node = 'abus_in[5]'
        Info: 2: + IC(6.090 ns) + CELL(0.275 ns) = 7.175 ns; Loc. = LCCOMB_X29_Y35_N26; Fanout = 4; COMB Node = 'process_0~1'
        Info: 3: + IC(0.280 ns) + CELL(0.393 ns) = 7.848 ns; Loc. = LCCOMB_X29_Y35_N14; Fanout = 8; COMB Node = 'process_0~6'
        Info: 4: + IC(0.947 ns) + CELL(0.660 ns) = 9.455 ns; Loc. = LCFF_X22_Y35_N15; Fanout = 1; REG Node = 'port_reg[0]'
        Info: Total cell delay = 2.138 ns ( 22.61 % )
        Info: Total interconnect delay = 7.317 ns ( 77.39 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.690 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.036 ns) + CELL(0.537 ns) = 2.690 ns; Loc. = LCFF_X22_Y35_N15; Fanout = 1; REG Node = 'port_reg[0]'
        Info: Total cell delay = 1.536 ns ( 57.10 % )
        Info: Total interconnect delay = 1.154 ns ( 42.90 % )
Info: tco from clock "clk_in" to destination pin "dbus_out[1]" through register "tris_reg[1]" is 9.828 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.690 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.036 ns) + CELL(0.537 ns) = 2.690 ns; Loc. = LCFF_X22_Y35_N13; Fanout = 2; REG Node = 'tris_reg[1]'
        Info: Total cell delay = 1.536 ns ( 57.10 % )
        Info: Total interconnect delay = 1.154 ns ( 42.90 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.888 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y35_N13; Fanout = 2; REG Node = 'tris_reg[1]'
        Info: 2: + IC(0.326 ns) + CELL(0.437 ns) = 0.763 ns; Loc. = LCCOMB_X22_Y35_N22; Fanout = 1; COMB Node = 'dbus_out[1]~11'
        Info: 3: + IC(3.357 ns) + CELL(2.768 ns) = 6.888 ns; Loc. = PIN_AB12; Fanout = 0; PIN Node = 'dbus_out[1]'
        Info: Total cell delay = 3.205 ns ( 46.53 % )
        Info: Total interconnect delay = 3.683 ns ( 53.47 % )
Info: Longest tpd from source pin "abus_in[1]" to destination pin "dbus_out[1]" is 14.939 ns
    Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_M20; Fanout = 2; PIN Node = 'abus_in[1]'
    Info: 2: + IC(6.039 ns) + CELL(0.150 ns) = 7.051 ns; Loc. = LCCOMB_X29_Y35_N8; Fanout = 3; COMB Node = 'process_0~0'
    Info: 3: + IC(0.264 ns) + CELL(0.393 ns) = 7.708 ns; Loc. = LCCOMB_X29_Y35_N30; Fanout = 8; COMB Node = 'process_0~3'
    Info: 4: + IC(0.956 ns) + CELL(0.150 ns) = 8.814 ns; Loc. = LCCOMB_X22_Y35_N22; Fanout = 1; COMB Node = 'dbus_out[1]~11'
    Info: 5: + IC(3.357 ns) + CELL(2.768 ns) = 14.939 ns; Loc. = PIN_AB12; Fanout = 0; PIN Node = 'dbus_out[1]'
    Info: Total cell delay = 4.323 ns ( 28.94 % )
    Info: Total interconnect delay = 10.616 ns ( 71.06 % )
Info: th for register "port_reg[6]" (data pin = "abus_in[0]", clock pin = "clk_in") is -0.767 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X29_Y35_N3; Fanout = 1; REG Node = 'port_reg[6]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.731 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 2; PIN Node = 'abus_in[0]'
        Info: 2: + IC(0.874 ns) + CELL(0.275 ns) = 2.128 ns; Loc. = LCCOMB_X29_Y35_N16; Fanout = 2; COMB Node = 'process_0~4'
        Info: 3: + IC(0.290 ns) + CELL(0.410 ns) = 2.828 ns; Loc. = LCCOMB_X29_Y35_N14; Fanout = 8; COMB Node = 'process_0~6'
        Info: 4: + IC(0.243 ns) + CELL(0.660 ns) = 3.731 ns; Loc. = LCFF_X29_Y35_N3; Fanout = 1; REG Node = 'port_reg[6]'
        Info: Total cell delay = 2.324 ns ( 62.29 % )
        Info: Total interconnect delay = 1.407 ns ( 37.71 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 174 megabytes
    Info: Processing ended: Thu Jun 09 22:24:05 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


