TimeQuest Timing Analyzer report for video_display
Wed Jun 10 17:44:55 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'td_clk27'
 13. Slow 1200mV 85C Model Setup: 'clk50'
 14. Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'
 15. Slow 1200mV 85C Model Setup: 'i2c_config_clk'
 16. Slow 1200mV 85C Model Hold: 'clk50'
 17. Slow 1200mV 85C Model Hold: 'td_clk27'
 18. Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'
 19. Slow 1200mV 85C Model Hold: 'i2c_config_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Summary
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'td_clk27'
 42. Slow 1200mV 0C Model Setup: 'clk50'
 43. Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 44. Slow 1200mV 0C Model Setup: 'i2c_config_clk'
 45. Slow 1200mV 0C Model Hold: 'clk50'
 46. Slow 1200mV 0C Model Hold: 'td_clk27'
 47. Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 48. Slow 1200mV 0C Model Hold: 'i2c_config_clk'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Slow 1200mV 0C Model Metastability Summary
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'td_clk27'
 70. Fast 1200mV 0C Model Setup: 'clk50'
 71. Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 72. Fast 1200mV 0C Model Setup: 'i2c_config_clk'
 73. Fast 1200mV 0C Model Hold: 'clk50'
 74. Fast 1200mV 0C Model Hold: 'i2c_config_clk'
 75. Fast 1200mV 0C Model Hold: 'td_clk27'
 76. Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Output Enable Times
 88. Minimum Output Enable Times
 89. Output Disable Times
 90. Minimum Output Disable Times
 91. Fast 1200mV 0C Model Metastability Summary
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Propagation Delay
 98. Minimum Propagation Delay
 99. Board Trace Model Assignments
100. Input Transition Times
101. Signal Integrity Metrics (Slow 1200mv 0c Model)
102. Signal Integrity Metrics (Slow 1200mv 85c Model)
103. Signal Integrity Metrics (Fast 1200mv 0c Model)
104. Setup Transfers
105. Hold Transfers
106. Report TCCS
107. Report RSKM
108. Unconstrained Paths
109. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; video_display                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                      ;
; i2c_config_clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_config_clk }             ;
; td_clk27                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { td_clk27 }                   ;
; vga:vga_output|pixel_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga:vga_output|pixel_clock } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 32.19 MHz  ; 32.19 MHz       ; td_clk27                   ;                                                               ;
; 139.9 MHz  ; 139.9 MHz       ; vga:vga_output|pixel_clock ;                                                               ;
; 148.59 MHz ; 148.59 MHz      ; clk50                      ;                                                               ;
; 587.54 MHz ; 250.0 MHz       ; i2c_config_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; td_clk27                   ; -15.031 ; -3248.400     ;
; clk50                      ; -5.730  ; -365.518      ;
; vga:vga_output|pixel_clock ; -3.458  ; -125.475      ;
; i2c_config_clk             ; -0.702  ; -2.454        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.327 ; 0.000         ;
; td_clk27                   ; 0.392 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.404 ; 0.000         ;
; i2c_config_clk             ; 0.440 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -2136.435     ;
; clk50                      ; -3.000 ; -98.090       ;
; i2c_config_clk             ; -3.000 ; -11.995       ;
; vga:vga_output|pixel_clock ; -1.285 ; -109.225      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -15.031 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 15.096     ;
; -15.031 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 15.096     ;
; -15.013 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.436     ; 15.075     ;
; -15.013 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.436     ; 15.075     ;
; -14.992 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.435     ; 15.055     ;
; -14.974 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.438     ; 15.034     ;
; -14.968 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.419     ; 15.047     ;
; -14.968 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.419     ; 15.047     ;
; -14.949 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 15.039     ;
; -14.949 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 15.039     ;
; -14.929 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.421     ; 15.006     ;
; -14.910 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.410     ; 14.998     ;
; -14.909 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.435     ; 14.972     ;
; -14.907 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.435     ; 14.970     ;
; -14.907 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.435     ; 14.970     ;
; -14.907 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.435     ; 14.970     ;
; -14.906 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.435     ; 14.969     ;
; -14.891 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.438     ; 14.951     ;
; -14.889 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.438     ; 14.949     ;
; -14.889 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.438     ; 14.949     ;
; -14.889 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.438     ; 14.949     ;
; -14.888 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.438     ; 14.948     ;
; -14.850 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.431     ; 14.917     ;
; -14.850 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.431     ; 14.917     ;
; -14.846 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.421     ; 14.923     ;
; -14.844 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.421     ; 14.921     ;
; -14.844 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.421     ; 14.921     ;
; -14.844 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.421     ; 14.921     ;
; -14.843 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.421     ; 14.920     ;
; -14.839 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 14.922     ;
; -14.839 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 14.922     ;
; -14.827 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.410     ; 14.915     ;
; -14.825 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.410     ; 14.913     ;
; -14.825 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.410     ; 14.913     ;
; -14.825 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.410     ; 14.913     ;
; -14.824 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.410     ; 14.912     ;
; -14.811 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 14.876     ;
; -14.800 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.417     ; 14.881     ;
; -14.758 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.382     ; 14.874     ;
; -14.758 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.382     ; 14.874     ;
; -14.742 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.402     ; 14.838     ;
; -14.742 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.402     ; 14.838     ;
; -14.737 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 14.802     ;
; -14.728 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 14.793     ;
; -14.726 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 14.791     ;
; -14.726 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 14.791     ;
; -14.726 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.433     ; 14.791     ;
; -14.724 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.418     ; 14.804     ;
; -14.724 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.418     ; 14.804     ;
; -14.719 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 14.833     ;
; -14.717 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.417     ; 14.798     ;
; -14.715 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.417     ; 14.796     ;
; -14.715 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.417     ; 14.796     ;
; -14.715 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.417     ; 14.796     ;
; -14.714 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.417     ; 14.795     ;
; -14.709 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.423     ; 14.784     ;
; -14.709 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.423     ; 14.784     ;
; -14.703 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 14.797     ;
; -14.695 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.396     ; 14.797     ;
; -14.695 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.396     ; 14.797     ;
; -14.685 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.420     ; 14.763     ;
; -14.681 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 14.773     ;
; -14.681 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 14.773     ;
; -14.670 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.743     ;
; -14.656 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.398     ; 14.756     ;
; -14.642 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 14.732     ;
; -14.636 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 14.750     ;
; -14.634 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 14.748     ;
; -14.634 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 14.748     ;
; -14.634 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 14.748     ;
; -14.633 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 14.747     ;
; -14.629 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 14.723     ;
; -14.623 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a6~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.430     ; 14.691     ;
; -14.623 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a6~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.430     ; 14.691     ;
; -14.620 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 14.714     ;
; -14.618 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 14.712     ;
; -14.618 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 14.712     ;
; -14.618 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 14.712     ;
; -14.602 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.420     ; 14.680     ;
; -14.601 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a86~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.674     ;
; -14.601 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a86~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.674     ;
; -14.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.420     ; 14.678     ;
; -14.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.420     ; 14.678     ;
; -14.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.420     ; 14.678     ;
; -14.599 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.420     ; 14.677     ;
; -14.591 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.424     ; 14.665     ;
; -14.591 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.424     ; 14.665     ;
; -14.587 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.660     ;
; -14.585 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.658     ;
; -14.585 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.658     ;
; -14.585 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.658     ;
; -14.584 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a6~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.432     ; 14.650     ;
; -14.584 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.425     ; 14.657     ;
; -14.584 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.390     ; 14.692     ;
; -14.584 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.390     ; 14.692     ;
; -14.575 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.383     ; 14.690     ;
; -14.575 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.383     ; 14.690     ;
; -14.573 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.398     ; 14.673     ;
; -14.571 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.398     ; 14.671     ;
; -14.571 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.398     ; 14.671     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50'                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.730 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 6.213      ;
; -5.730 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 6.213      ;
; -5.730 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 6.213      ;
; -5.703 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.516     ; 6.185      ;
; -5.612 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 6.095      ;
; -5.612 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 6.095      ;
; -5.612 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 6.095      ;
; -5.586 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.503      ;
; -5.586 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.503      ;
; -5.586 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.503      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.516     ; 6.067      ;
; -5.559 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.475      ;
; -5.495 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.412      ;
; -5.495 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.412      ;
; -5.495 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.412      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.494 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.977      ;
; -5.487 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.404      ;
; -5.487 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.404      ;
; -5.487 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.404      ;
; -5.468 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.384      ;
; -5.460 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.376      ;
; -5.445 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.544     ; 5.899      ;
; -5.445 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.544     ; 5.899      ;
; -5.445 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.544     ; 5.899      ;
; -5.418 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.545     ; 5.871      ;
; -5.387 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.304      ;
; -5.387 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.304      ;
; -5.387 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.304      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.376 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.859      ;
; -5.360 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.276      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.350 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.267      ;
; -5.348 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.265      ;
; -5.348 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.265      ;
; -5.348 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.265      ;
; -5.321 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.237      ;
; -5.304 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.221      ;
; -5.304 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.221      ;
; -5.304 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.221      ;
; -5.301 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.785      ;
; -5.285 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.544     ; 5.739      ;
; -5.285 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.544     ; 5.739      ;
; -5.285 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.544     ; 5.739      ;
; -5.277 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.193      ;
; -5.271 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.098     ; 6.171      ;
; -5.271 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.098     ; 6.171      ;
; -5.271 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.098     ; 6.171      ;
; -5.271 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.098     ; 6.171      ;
; -5.271 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.098     ; 6.171      ;
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.183      ;
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.183      ;
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.183      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.176      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.742      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.742      ;
; -5.259 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.515     ; 5.742      ;
; -5.258 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.545     ; 5.711      ;
; -5.258 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.175      ;
; -5.258 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.175      ;
; -5.258 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.175      ;
; -5.256 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.155      ;
; -5.256 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.155      ;
; -5.256 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.155      ;
; -5.256 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.155      ;
; -5.256 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.155      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.458 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.372      ;
; -3.457 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.371      ;
; -3.456 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.370      ;
; -3.448 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.362      ;
; -3.448 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.362      ;
; -3.447 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.361      ;
; -3.394 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.308      ;
; -3.393 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.307      ;
; -3.392 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.306      ;
; -3.386 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.298      ;
; -3.386 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.298      ;
; -3.384 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.298      ;
; -3.384 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.298      ;
; -3.383 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.297      ;
; -3.337 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.256      ;
; -3.336 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.255      ;
; -3.335 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.254      ;
; -3.327 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.246      ;
; -3.327 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.246      ;
; -3.326 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.245      ;
; -3.322 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.234      ;
; -3.322 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.234      ;
; -3.308 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.222      ;
; -3.307 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.221      ;
; -3.306 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.220      ;
; -3.298 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.212      ;
; -3.298 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.212      ;
; -3.297 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.211      ;
; -3.297 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.216      ;
; -3.297 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.211      ;
; -3.296 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.215      ;
; -3.296 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.215      ;
; -3.296 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.210      ;
; -3.295 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.209      ;
; -3.289 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.208      ;
; -3.288 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.207      ;
; -3.288 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.207      ;
; -3.287 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.201      ;
; -3.287 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.201      ;
; -3.286 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.200      ;
; -3.267 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.186      ;
; -3.266 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.185      ;
; -3.266 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.185      ;
; -3.265 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.182      ;
; -3.265 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.182      ;
; -3.259 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.178      ;
; -3.258 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.177      ;
; -3.258 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.177      ;
; -3.239 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.151      ;
; -3.236 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.148      ;
; -3.236 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.148      ;
; -3.236 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.148      ;
; -3.225 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.137      ;
; -3.225 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.137      ;
; -3.198 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.115      ;
; -3.198 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.115      ;
; -3.178 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.092      ;
; -3.177 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.091      ;
; -3.176 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.090      ;
; -3.175 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.087      ;
; -3.172 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.084      ;
; -3.168 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.082      ;
; -3.168 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.082      ;
; -3.168 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.085      ;
; -3.168 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.085      ;
; -3.167 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.081      ;
; -3.118 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.035      ;
; -3.115 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.032      ;
; -3.106 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.018      ;
; -3.106 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.018      ;
; -3.099 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.021      ;
; -3.098 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.020      ;
; -3.098 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.020      ;
; -3.097 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.019      ;
; -3.096 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.018      ;
; -3.096 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.018      ;
; -3.094 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.013      ;
; -3.093 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.012      ;
; -3.093 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.012      ;
; -3.091 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.013      ;
; -3.090 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.012      ;
; -3.090 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.012      ;
; -3.089 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 4.001      ;
; -3.089 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.011      ;
; -3.088 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.010      ;
; -3.088 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.076     ; 4.010      ;
; -3.086 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.005      ;
; -3.086 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 3.998      ;
; -3.085 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.004      ;
; -3.085 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.004      ;
; -3.078 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 3.990      ;
; -3.075 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.086     ; 3.987      ;
; -3.074 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.507      ;
; -3.070 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.987      ;
; -3.066 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.983      ;
; -3.055 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.488      ;
; -3.052 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.485      ;
; -3.047 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.480      ;
; -3.045 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.478      ;
; -3.040 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.957      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2c_config_clk'                                                                                                           ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; -0.702 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.606      ;
; -0.615 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.519      ;
; -0.584 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.488      ;
; -0.546 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.050     ; 1.514      ;
; -0.498 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; 0.500        ; 0.353      ; 1.339      ;
; -0.458 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.362      ;
; -0.382 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.348      ;
; -0.325 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.291      ;
; -0.274 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.178      ;
; -0.241 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.145      ;
; -0.230 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.196      ;
; -0.200 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.166      ;
; -0.188 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; 0.500        ; 0.353      ; 1.029      ;
; -0.173 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.139      ;
; -0.134 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.405      ; 1.027      ;
; -0.131 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; 0.500        ; 0.405      ; 1.024      ;
; -0.122 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.405      ; 1.015      ;
; -0.005 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 0.971      ;
; 0.241  ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50'                                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.327 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 3.081      ; 3.856      ;
; 0.385 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.669      ;
; 0.520 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.250      ;
; 0.526 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.256      ;
; 0.624 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.908      ;
; 0.625 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.909      ;
; 0.632 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.362      ;
; 0.637 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.921      ;
; 0.637 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 0.922      ;
; 0.637 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.367      ;
; 0.639 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.923      ;
; 0.641 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 0.926      ;
; 0.652 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.382      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.928      ;
; 0.664 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.948      ;
; 0.704 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.515      ; 1.405      ;
; 0.717 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.515      ; 1.418      ;
; 0.729 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.013      ;
; 0.757 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.487      ;
; 0.764 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.494      ;
; 0.775 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.505      ;
; 0.782 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.512      ;
; 0.819 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.086      ;
; 0.820 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.087      ;
; 0.841 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.125      ;
; 0.859 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 3.081      ; 3.888      ;
; 0.897 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.627      ;
; 0.907 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.637      ;
; 0.964 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.097      ; 1.247      ;
; 0.966 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.250      ;
; 0.974 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.242      ;
; 0.984 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.256      ;
; 0.992 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.260      ;
; 1.010 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 1.295      ;
; 1.015 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.715      ;
; 1.029 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.759      ;
; 1.068 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.352      ;
; 1.071 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.128      ; 1.385      ;
; 1.079 ; i2c:i2c_master|\i2c_manager:data_count[3]   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.510      ; 1.775      ;
; 1.094 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.361      ;
; 1.096 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.383      ;
; 1.100 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.368      ;
; 1.108 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.375      ;
; 1.112 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.813      ;
; 1.114 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; i2c_write_en                                ; i2c:i2c_master|\i2c_manager:writing         ; i2c_config_clk             ; clk50       ; -0.500       ; 0.076      ; 0.906      ;
; 1.117 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.386      ;
; 1.136 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 1.421      ;
; 1.141 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.871      ;
; 1.146 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.413      ;
; 1.199 ; i2c:i2c_master|\i2c_manager:data_count[0]   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.510      ; 1.895      ;
; 1.201 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.485      ;
; 1.202 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.486      ;
; 1.216 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.500      ;
; 1.218 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.502      ;
; 1.220 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.504      ;
; 1.225 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.492      ;
; 1.226 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.493      ;
; 1.234 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.501      ;
; 1.235 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.502      ;
; 1.239 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.506      ;
; 1.239 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 1.526      ;
; 1.243 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.510      ;
; 1.244 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.511      ;
; 1.264 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.531      ;
; 1.266 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.544      ; 1.996      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'td_clk27'                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.674      ;
; 0.404 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.687      ;
; 0.460 ; led_count[2]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.725      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[16]           ; adv7180:decoder|ram_din[16]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.818      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.820      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[0]            ; adv7180:decoder|ram_din[0]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.819      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.820      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[7]            ; adv7180:decoder|ram_din[7]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.819      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.821      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:data_buffer[8]            ; adv7180:decoder|ram_din[8]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.820      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:data_buffer[23]           ; adv7180:decoder|ram_din[23]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.820      ;
; 0.495 ; adv7180:decoder|\adv7180_decoder:data_buffer[31]           ; adv7180:decoder|ram_din[31]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.821      ;
; 0.495 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.822      ;
; 0.501 ; adv7180:decoder|\adv7180_decoder:data_buffer[29]           ; adv7180:decoder|ram_din[29]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.819      ;
; 0.501 ; adv7180:decoder|\adv7180_decoder:data_buffer[1]            ; adv7180:decoder|ram_din[1]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.819      ;
; 0.501 ; adv7180:decoder|\adv7180_decoder:data_buffer[5]            ; adv7180:decoder|ram_din[5]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.819      ;
; 0.502 ; adv7180:decoder|\adv7180_decoder:data_buffer[9]            ; adv7180:decoder|ram_din[9]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.820      ;
; 0.502 ; adv7180:decoder|\adv7180_decoder:data_buffer[21]           ; adv7180:decoder|ram_din[21]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.820      ;
; 0.503 ; adv7180:decoder|\adv7180_decoder:data_buffer[17]           ; adv7180:decoder|ram_din[17]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.821      ;
; 0.527 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.809      ;
; 0.528 ; adv7180:decoder|\adv7180_decoder:data_buffer[24]           ; adv7180:decoder|ram_din[24]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.854      ;
; 0.528 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.525      ; 1.239      ;
; 0.531 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.519      ; 1.236      ;
; 0.535 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.519      ; 1.240      ;
; 0.537 ; adv7180:decoder|\adv7180_decoder:data_buffer[25]           ; adv7180:decoder|ram_din[25]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.855      ;
; 0.546 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.508      ; 1.240      ;
; 0.548 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[3]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.507      ; 1.241      ;
; 0.548 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[11] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.507      ; 1.241      ;
; 0.549 ; adv7180:decoder|\adv7180_decoder:buffer_index[6]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.519      ; 1.254      ;
; 0.559 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.510      ; 1.255      ;
; 0.561 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.507      ; 1.254      ;
; 0.562 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.507      ; 1.255      ;
; 0.563 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.507      ; 1.256      ;
; 0.566 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.507      ; 1.259      ;
; 0.578 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.905      ;
; 0.579 ; adv7180:decoder|\adv7180_decoder:data_buffer[15]           ; adv7180:decoder|ram_din[15]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.140      ; 0.905      ;
; 0.580 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.907      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:data_buffer[13]           ; adv7180:decoder|ram_din[13]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.132      ; 0.905      ;
; 0.625 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.908      ;
; 0.627 ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.910      ;
; 0.627 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.095      ; 0.908      ;
; 0.634 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.899      ;
; 0.634 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.899      ;
; 0.635 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.635 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.636 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.637 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.902      ;
; 0.637 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.902      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.922      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.922      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.525      ; 1.351      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[19] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[19] ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[19]          ; adv7180:decoder|\adv7180_decoder:buffer_index[19]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.404 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 0.669      ;
; 0.450 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.029      ; 0.695      ;
; 0.450 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.029      ; 0.695      ;
; 0.451 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.695      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.696      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.696      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.696      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.696      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.696      ;
; 0.453 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.697      ;
; 0.453 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.029      ; 0.698      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.601 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.866      ;
; 0.621 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.029      ; 0.866      ;
; 0.625 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.028      ; 0.869      ;
; 0.637 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.866      ;
; 0.639 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.868      ;
; 0.639 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.868      ;
; 0.655 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 0.919      ;
; 0.657 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.922      ;
; 0.659 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.924      ;
; 0.662 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.927      ;
; 0.669 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.934      ;
; 0.670 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.935      ;
; 0.676 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 0.941      ;
; 0.784 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 1.048      ;
; 0.786 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.052      ;
; 0.792 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.057      ;
; 0.809 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 1.038      ;
; 0.822 ; vga:vga_output|v_count[4]      ; vga:vga_output|pixel_row[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 1.086      ;
; 0.845 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 1.109      ;
; 0.847 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.113      ;
; 0.929 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.194      ;
; 0.940 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.069      ; 1.195      ;
; 0.976 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.241      ;
; 0.980 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.245      ;
; 0.984 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.250      ;
; 0.993 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.258      ;
; 0.994 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.259      ;
; 0.996 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.261      ;
; 0.997 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.262      ;
; 1.002 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.267      ;
; 1.008 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.276      ;
; 1.011 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 1.275      ;
; 1.023 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.291      ;
; 1.025 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.293      ;
; 1.031 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.299      ;
; 1.033 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.299      ;
; 1.039 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.305      ;
; 1.043 ; vga:vga_output|v_count[7]      ; vga:vga_output|pixel_row[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 1.307      ;
; 1.049 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.315      ;
; 1.053 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.321      ;
; 1.073 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.341      ;
; 1.082 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.350      ;
; 1.102 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.367      ;
; 1.105 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.370      ;
; 1.106 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.371      ;
; 1.111 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.376      ;
; 1.114 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.379      ;
; 1.115 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.380      ;
; 1.119 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.384      ;
; 1.128 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.393      ;
; 1.138 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.403      ;
; 1.212 ; vga:vga_output|pixel_col[5]    ; ram_read_addr[4]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.098      ; 1.016      ;
; 1.223 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.488      ;
; 1.237 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.502      ;
; 1.245 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.510      ;
; 1.249 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.514      ;
; 1.260 ; vga:vga_output|h_count[3]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.528      ;
; 1.292 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.557      ;
; 1.292 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.098      ; 1.096      ;
; 1.349 ; vga:vga_output|pixel_row[0]    ; ram_read_addr[5]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.094      ; 1.149      ;
; 1.358 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.623      ;
; 1.366 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.631      ;
; 1.389 ; vga:vga_output|pixel_col[3]    ; ram_read_addr[2]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.079      ; 1.174      ;
; 1.397 ; vga:vga_output|h_count[4]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.665      ;
; 1.410 ; vga:vga_output|h_count[6]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.678      ;
; 1.433 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.701      ;
; 1.435 ; vga:vga_output|h_count[9]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.703      ;
; 1.447 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.712      ;
; 1.466 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.731      ;
; 1.505 ; vga:vga_output|pixel_row[1]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.094      ; 1.305      ;
; 1.548 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.813      ;
; 1.550 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.815      ;
; 1.574 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.079      ; 1.839      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2c_config_clk'                                                                                                           ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.440 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.540 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; -0.500       ; 0.656      ; 0.912      ;
; 0.543 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.656      ; 0.915      ;
; 0.548 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.656      ; 0.920      ;
; 0.598 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; -0.500       ; 0.602      ; 0.916      ;
; 0.650 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 0.888      ;
; 0.726 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 0.964      ;
; 0.760 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 0.998      ;
; 0.773 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.011      ;
; 0.787 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 0.981      ;
; 0.857 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.051      ;
; 0.879 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.073      ;
; 0.892 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; -0.500       ; 0.602      ; 1.210      ;
; 0.939 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.177      ;
; 0.941 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.179      ;
; 1.033 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.050      ; 1.269      ;
; 1.111 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.305      ;
; 1.144 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.338      ;
; 1.233 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.427      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_clk'                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.117  ; 0.337        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.117  ; 0.337        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.117  ; 0.337        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.117  ; 0.337        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.117  ; 0.337        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.462  ; 0.650        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.462  ; 0.650        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.473  ; 0.661        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.473  ; 0.661        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.473  ; 0.661        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.473  ; 0.661        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.473  ; 0.661        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 4.917 ; 5.450 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 2.476 ; 2.907 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; 2.423 ; 2.942 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.330 ; 2.823 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 5.114 ; 5.540 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.846 ; 3.390 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.697 ; 3.206 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.273 ; 2.773 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.577 ; 3.068 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.313 ; 2.742 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.846 ; 3.390 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.411 ; 2.877 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.783 ; 3.321 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.435 ; 2.905 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 4.233 ; 4.692 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.978 ; -2.380 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -2.083 ; -2.496 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; -1.618 ; -2.063 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.783 ; -2.268 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -3.244 ; -3.673 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.120 ; -1.544 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -1.499 ; -1.947 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.120 ; -1.544 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.582 ; -2.035 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.786 ; -2.188 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -2.127 ; -2.631 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.503 ; -1.953 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.549 ; -2.034 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -1.515 ; -1.967 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -3.233 ; -3.691 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 9.163  ; 9.309  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 12.093 ; 12.118 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 12.661 ; 12.909 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.992  ; 10.089 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 10.794 ; 10.725 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 9.502  ; 9.586  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 10.083 ; 10.186 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 12.416 ; 12.747 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 12.661 ; 12.909 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 9.084  ; 9.127  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 10.680 ; 10.698 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 9.250  ; 9.207  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 10.680 ; 10.698 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 9.253  ; 9.357  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 9.488  ; 9.360  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.956  ; 8.881  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 10.436 ; 10.467 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 9.112  ; 9.162  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 9.295  ; 9.249  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 4.007  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 8.799  ; 8.734  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.752  ; 8.656  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 8.917  ; 8.791  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 8.260  ; 8.190  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 8.513  ; 8.569  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 7.870  ; 7.839  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 8.620  ; 8.612  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 8.522  ; 8.571  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 8.144  ; 8.222  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 8.262  ; 8.183  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 8.917  ; 8.791  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.959  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 8.993  ; 8.917  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 7.958  ; 7.984  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 7.934  ; 7.936  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 8.993  ; 8.917  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 7.904  ; 7.882  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 8.447  ; 8.395  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 8.246  ; 8.243  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 8.449  ; 8.401  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 7.888  ; 7.858  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 9.377  ; 9.314  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 7.299  ; 7.289  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 8.258  ; 8.197  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 7.686  ; 7.667  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 7.890  ; 7.862  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 8.977  ; 8.954  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 8.667  ; 8.561  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 9.377  ; 9.314  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.961  ; 8.927  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 8.844  ; 8.983  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 11.658 ; 11.679 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 9.019  ; 9.056  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.486  ; 9.534  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 9.970  ; 10.005 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 9.019  ; 9.056  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 9.325  ; 9.421  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 11.617 ; 11.933 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 11.769 ; 12.113 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 8.763  ; 8.802  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 7.879  ; 7.803  ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 8.159  ; 8.108  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 9.624  ; 9.644  ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 8.274  ; 8.278  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 8.373  ; 8.283  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 7.879  ; 7.803  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 9.389  ; 9.377  ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 7.999  ; 8.109  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 8.922  ; 8.824  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 3.874  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 8.463  ; 8.399  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.420  ; 8.326  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 7.572  ; 7.540  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 7.947  ; 7.878  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 8.190  ; 8.243  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 7.572  ; 7.540  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 8.293  ; 8.284  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 8.199  ; 8.245  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 7.836  ; 7.908  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 7.947  ; 7.870  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 8.577  ; 8.455  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.826  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 7.589  ; 7.559  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 7.655  ; 7.679  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 7.632  ; 7.633  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 8.650  ; 8.575  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 7.603  ; 7.581  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 8.126  ; 8.075  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 7.934  ; 7.929  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 8.127  ; 8.079  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 7.589  ; 7.559  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 7.023  ; 7.011  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 7.023  ; 7.011  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 7.943  ; 7.883  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 7.395  ; 7.376  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 7.590  ; 7.561  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 8.633  ; 8.609  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 8.336  ; 8.232  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 9.018  ; 8.956  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.618  ; 8.584  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.425 ;    ;    ; 8.856 ;
; reset      ; td_reset    ; 9.350 ;    ;    ; 9.882 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.137 ;    ;    ; 8.550 ;
; reset      ; td_reset    ; 9.025 ;    ;    ; 9.535 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 11.394 ; 11.297 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 10.959 ; 10.862 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 11.335    ; 11.432    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 10.899    ; 10.996    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 35.02 MHz  ; 35.02 MHz       ; td_clk27                   ;                                                               ;
; 154.7 MHz  ; 154.7 MHz       ; vga:vga_output|pixel_clock ;                                                               ;
; 160.59 MHz ; 160.59 MHz      ; clk50                      ;                                                               ;
; 645.16 MHz ; 250.0 MHz       ; i2c_config_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; td_clk27                   ; -13.778 ; -2904.498     ;
; clk50                      ; -5.227  ; -332.928      ;
; vga:vga_output|pixel_clock ; -3.033  ; -109.329      ;
; i2c_config_clk             ; -0.550  ; -1.583        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.299 ; 0.000         ;
; td_clk27                   ; 0.352 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.355 ; 0.000         ;
; i2c_config_clk             ; 0.387 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -2108.275     ;
; clk50                      ; -3.000 ; -98.090       ;
; i2c_config_clk             ; -3.000 ; -11.995       ;
; vga:vga_output|pixel_clock ; -1.285 ; -109.225      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -13.778 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.413     ; 13.864     ;
; -13.778 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.413     ; 13.864     ;
; -13.703 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.414     ; 13.788     ;
; -13.703 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.414     ; 13.788     ;
; -13.666 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.750     ;
; -13.662 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.398     ; 13.763     ;
; -13.662 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.398     ; 13.763     ;
; -13.635 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.719     ;
; -13.634 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.718     ;
; -13.634 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.718     ;
; -13.633 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.390     ; 13.742     ;
; -13.633 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.390     ; 13.742     ;
; -13.633 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.717     ;
; -13.632 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.716     ;
; -13.591 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.416     ; 13.674     ;
; -13.570 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.413     ; 13.656     ;
; -13.570 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.413     ; 13.656     ;
; -13.560 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.416     ; 13.643     ;
; -13.559 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.416     ; 13.642     ;
; -13.559 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.416     ; 13.642     ;
; -13.558 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.416     ; 13.641     ;
; -13.557 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.416     ; 13.640     ;
; -13.550 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.400     ; 13.649     ;
; -13.521 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.392     ; 13.628     ;
; -13.519 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.400     ; 13.618     ;
; -13.518 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.400     ; 13.617     ;
; -13.518 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.400     ; 13.617     ;
; -13.517 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.400     ; 13.616     ;
; -13.516 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.400     ; 13.615     ;
; -13.490 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.392     ; 13.597     ;
; -13.489 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.392     ; 13.596     ;
; -13.489 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.392     ; 13.596     ;
; -13.488 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.392     ; 13.595     ;
; -13.487 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.392     ; 13.594     ;
; -13.478 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.393     ; 13.584     ;
; -13.478 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.393     ; 13.584     ;
; -13.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.363     ; 13.601     ;
; -13.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.363     ; 13.601     ;
; -13.460 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 13.573     ;
; -13.460 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 13.573     ;
; -13.458 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.542     ;
; -13.427 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.511     ;
; -13.426 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.510     ;
; -13.426 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.510     ;
; -13.425 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.509     ;
; -13.424 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.415     ; 13.508     ;
; -13.417 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 13.512     ;
; -13.417 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.404     ; 13.512     ;
; -13.366 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.395     ; 13.470     ;
; -13.353 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.365     ; 13.487     ;
; -13.348 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.388     ; 13.459     ;
; -13.346 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.439     ;
; -13.346 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.439     ;
; -13.341 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.432     ; 13.408     ;
; -13.341 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.432     ; 13.408     ;
; -13.335 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.395     ; 13.439     ;
; -13.334 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.395     ; 13.438     ;
; -13.334 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.395     ; 13.438     ;
; -13.333 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.395     ; 13.437     ;
; -13.332 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.395     ; 13.436     ;
; -13.322 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.365     ; 13.456     ;
; -13.321 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.365     ; 13.455     ;
; -13.321 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.365     ; 13.455     ;
; -13.320 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.365     ; 13.454     ;
; -13.319 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.365     ; 13.453     ;
; -13.319 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a86~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.407     ; 13.411     ;
; -13.319 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a86~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.407     ; 13.411     ;
; -13.317 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.388     ; 13.428     ;
; -13.316 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.388     ; 13.427     ;
; -13.316 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.388     ; 13.427     ;
; -13.315 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.388     ; 13.426     ;
; -13.314 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.388     ; 13.425     ;
; -13.312 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.375     ; 13.436     ;
; -13.312 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.375     ; 13.436     ;
; -13.305 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.398     ;
; -13.302 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.399     ; 13.402     ;
; -13.302 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.399     ; 13.402     ;
; -13.286 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 13.401     ;
; -13.286 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.384     ; 13.401     ;
; -13.276 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a6~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.412     ; 13.363     ;
; -13.276 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a6~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.412     ; 13.363     ;
; -13.274 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.367     ;
; -13.273 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.366     ;
; -13.273 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.366     ;
; -13.272 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.365     ;
; -13.271 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.364     ;
; -13.234 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 13.325     ;
; -13.229 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.434     ; 13.294     ;
; -13.226 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a3~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.319     ;
; -13.226 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a3~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.406     ; 13.319     ;
; -13.217 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.352     ;
; -13.217 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.352     ;
; -13.207 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a86~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.409     ; 13.297     ;
; -13.203 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 13.294     ;
; -13.202 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 13.293     ;
; -13.202 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 13.293     ;
; -13.201 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 13.292     ;
; -13.200 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.377     ; 13.322     ;
; -13.200 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.408     ; 13.291     ;
; -13.200 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.372     ; 13.327     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.227 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.756      ;
; -5.227 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.756      ;
; -5.227 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.756      ;
; -5.203 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.471     ; 5.731      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.643      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.643      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.643      ;
; -5.090 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.471     ; 5.618      ;
; -5.052 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.979      ;
; -5.052 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.979      ;
; -5.052 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.979      ;
; -5.028 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 5.954      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -5.008 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.537      ;
; -4.996 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.923      ;
; -4.996 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.923      ;
; -4.996 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.923      ;
; -4.991 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.918      ;
; -4.991 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.918      ;
; -4.991 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.918      ;
; -4.972 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 5.898      ;
; -4.967 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 5.893      ;
; -4.943 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.497     ; 5.445      ;
; -4.943 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.497     ; 5.445      ;
; -4.943 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.497     ; 5.445      ;
; -4.919 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.498     ; 5.420      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.895 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.470     ; 5.424      ;
; -4.876 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.803      ;
; -4.876 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.803      ;
; -4.876 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.803      ;
; -4.852 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 5.778      ;
; -4.843 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.770      ;
; -4.843 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.770      ;
; -4.843 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.770      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.833 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.760      ;
; -4.819 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 5.745      ;
; -4.817 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.469     ; 5.347      ;
; -4.803 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.088     ; 5.714      ;
; -4.803 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.088     ; 5.714      ;
; -4.803 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.088     ; 5.714      ;
; -4.803 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.088     ; 5.714      ;
; -4.803 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.088     ; 5.714      ;
; -4.802 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.729      ;
; -4.802 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.729      ;
; -4.802 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.729      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.790 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50        ; clk50       ; 1.000        ; -0.089     ; 5.700      ;
; -4.778 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.777 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.704      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 5.699      ;
; -4.772 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.469     ; 5.302      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                            ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.033 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.957      ;
; -3.032 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.956      ;
; -3.032 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.956      ;
; -3.030 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.951      ;
; -3.030 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.951      ;
; -3.023 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.947      ;
; -3.023 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.947      ;
; -3.022 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.946      ;
; -2.977 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.901      ;
; -2.976 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.900      ;
; -2.976 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.900      ;
; -2.974 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.895      ;
; -2.974 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.895      ;
; -2.967 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.891      ;
; -2.967 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.891      ;
; -2.966 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.890      ;
; -2.958 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.887      ;
; -2.957 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.886      ;
; -2.957 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.886      ;
; -2.950 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.879      ;
; -2.949 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.878      ;
; -2.949 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.878      ;
; -2.940 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.869      ;
; -2.939 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.868      ;
; -2.939 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.868      ;
; -2.932 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.861      ;
; -2.932 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.861      ;
; -2.931 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.860      ;
; -2.931 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.860      ;
; -2.931 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.860      ;
; -2.931 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.860      ;
; -2.928 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.854      ;
; -2.928 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.854      ;
; -2.924 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.853      ;
; -2.923 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.852      ;
; -2.923 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.852      ;
; -2.914 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.838      ;
; -2.913 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.837      ;
; -2.913 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.837      ;
; -2.906 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.830      ;
; -2.905 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.829      ;
; -2.905 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.829      ;
; -2.895 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.819      ;
; -2.894 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.818      ;
; -2.894 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.818      ;
; -2.892 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.813      ;
; -2.892 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.813      ;
; -2.887 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.811      ;
; -2.886 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.807      ;
; -2.886 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.810      ;
; -2.886 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.810      ;
; -2.882 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.803      ;
; -2.880 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.801      ;
; -2.880 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.801      ;
; -2.838 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.764      ;
; -2.838 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.764      ;
; -2.830 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.751      ;
; -2.826 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.747      ;
; -2.811 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.737      ;
; -2.811 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.737      ;
; -2.784 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.710      ;
; -2.781 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.710      ;
; -2.780 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.709      ;
; -2.780 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.709      ;
; -2.780 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.706      ;
; -2.779 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.710      ;
; -2.779 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.703      ;
; -2.778 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.709      ;
; -2.778 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.702      ;
; -2.778 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.709      ;
; -2.778 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.702      ;
; -2.777 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.708      ;
; -2.776 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.707      ;
; -2.776 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.707      ;
; -2.773 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.702      ;
; -2.772 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.693      ;
; -2.772 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.693      ;
; -2.772 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.701      ;
; -2.772 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.701      ;
; -2.771 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.702      ;
; -2.771 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.695      ;
; -2.770 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.701      ;
; -2.770 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.694      ;
; -2.770 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.701      ;
; -2.770 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.694      ;
; -2.769 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.700      ;
; -2.768 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.699      ;
; -2.768 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.068     ; 3.699      ;
; -2.748 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.669      ;
; -2.744 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.665      ;
; -2.736 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.657      ;
; -2.732 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.653      ;
; -2.732 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.086     ; 3.145      ;
; -2.721 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.086     ; 3.134      ;
; -2.720 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.086     ; 3.133      ;
; -2.703 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.629      ;
; -2.703 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.086     ; 3.116      ;
; -2.703 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.086     ; 3.116      ;
; -2.701 ; vga:vga_output|h_count[2]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.625      ;
; -2.700 ; vga:vga_output|h_count[2]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.075     ; 3.624      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2c_config_clk'                                                                                                            ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; -0.550 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.099     ; 1.470      ;
; -0.443 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.099     ; 1.363      ;
; -0.439 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.099     ; 1.359      ;
; -0.401 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; 0.500        ; 0.318      ; 1.208      ;
; -0.383 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.044     ; 1.358      ;
; -0.305 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.099     ; 1.225      ;
; -0.231 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.046     ; 1.204      ;
; -0.182 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.046     ; 1.155      ;
; -0.140 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.099     ; 1.060      ;
; -0.117 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; 0.500        ; 0.318      ; 0.924      ;
; -0.109 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.099     ; 1.029      ;
; -0.100 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.046     ; 1.073      ;
; -0.077 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.046     ; 1.050      ;
; -0.070 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.363      ; 0.922      ;
; -0.067 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; 0.500        ; 0.363      ; 0.919      ;
; -0.052 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.363      ; 0.904      ;
; -0.050 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.046     ; 1.023      ;
; 0.105  ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.046     ; 0.868      ;
; 0.321  ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50'                                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.299 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 2.797      ; 3.510      ;
; 0.338 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.073      ; 0.597      ;
; 0.463 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.131      ;
; 0.474 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.142      ;
; 0.563 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.231      ;
; 0.569 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.828      ;
; 0.572 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.831      ;
; 0.574 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.242      ;
; 0.582 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.841      ;
; 0.582 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.089      ; 0.842      ;
; 0.583 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.842      ;
; 0.584 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.089      ; 0.844      ;
; 0.584 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.252      ;
; 0.598 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.841      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.866      ;
; 0.649 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.470      ; 1.290      ;
; 0.659 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.470      ; 1.300      ;
; 0.664 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.923      ;
; 0.672 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.340      ;
; 0.685 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.353      ;
; 0.686 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.354      ;
; 0.699 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.367      ;
; 0.758 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.001      ;
; 0.761 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.004      ;
; 0.776 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.035      ;
; 0.791 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.459      ;
; 0.808 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.476      ;
; 0.852 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 2.797      ; 3.563      ;
; 0.871 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.130      ;
; 0.876 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.087      ; 1.134      ;
; 0.888 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.134      ;
; 0.893 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.136      ;
; 0.897 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.140      ;
; 0.899 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.142      ;
; 0.899 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.147      ;
; 0.914 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.582      ;
; 0.925 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.089      ; 1.185      ;
; 0.937 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.577      ;
; 0.969 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.228      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.627      ;
; 0.989 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.116      ; 1.276      ;
; 0.989 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.254      ;
; 0.996 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; i2c:i2c_master|\i2c_manager:data_count[3]   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.463      ; 1.633      ;
; 0.999 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.246      ;
; 1.009 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.252      ;
; 1.012 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.682      ;
; 1.014 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.257      ;
; 1.031 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.274      ;
; 1.055 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.089      ; 1.315      ;
; 1.066 ; i2c_write_en                                ; i2c:i2c_master|\i2c_manager:writing         ; i2c_config_clk             ; clk50       ; -0.500       ; 0.073      ; 0.840      ;
; 1.077 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.336      ;
; 1.091 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.350      ;
; 1.094 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.353      ;
; 1.101 ; i2c:i2c_master|\i2c_manager:data_count[0]   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.463      ; 1.735      ;
; 1.106 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.349      ;
; 1.108 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.351      ;
; 1.108 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.351      ;
; 1.109 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.352      ;
; 1.112 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.355      ;
; 1.116 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.375      ;
; 1.117 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.360      ;
; 1.119 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.362      ;
; 1.120 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.379      ;
; 1.122 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.365      ;
; 1.123 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.791      ;
; 1.123 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.366      ;
; 1.126 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.794      ;
; 1.137 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.497      ; 1.805      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.608      ;
; 0.355 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.597      ;
; 0.368 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.624      ;
; 0.417 ; led_count[2]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.658      ;
; 0.454 ; adv7180:decoder|\adv7180_decoder:data_buffer[16]           ; adv7180:decoder|ram_din[16]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.749      ;
; 0.455 ; adv7180:decoder|\adv7180_decoder:data_buffer[0]            ; adv7180:decoder|ram_din[0]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.750      ;
; 0.455 ; adv7180:decoder|\adv7180_decoder:data_buffer[7]            ; adv7180:decoder|ram_din[7]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[8]            ; adv7180:decoder|ram_din[8]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.751      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[23]           ; adv7180:decoder|ram_din[23]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.751      ;
; 0.457 ; adv7180:decoder|\adv7180_decoder:data_buffer[31]           ; adv7180:decoder|ram_din[31]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.752      ;
; 0.457 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.751      ;
; 0.458 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.752      ;
; 0.459 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.753      ;
; 0.462 ; adv7180:decoder|\adv7180_decoder:data_buffer[29]           ; adv7180:decoder|ram_din[29]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.750      ;
; 0.462 ; adv7180:decoder|\adv7180_decoder:data_buffer[1]            ; adv7180:decoder|ram_din[1]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.750      ;
; 0.462 ; adv7180:decoder|\adv7180_decoder:data_buffer[5]            ; adv7180:decoder|ram_din[5]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.750      ;
; 0.463 ; adv7180:decoder|\adv7180_decoder:data_buffer[9]            ; adv7180:decoder|ram_din[9]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.751      ;
; 0.463 ; adv7180:decoder|\adv7180_decoder:data_buffer[21]           ; adv7180:decoder|ram_din[21]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.751      ;
; 0.464 ; adv7180:decoder|\adv7180_decoder:data_buffer[17]           ; adv7180:decoder|ram_din[17]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.752      ;
; 0.479 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.735      ;
; 0.489 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.458      ; 1.118      ;
; 0.491 ; adv7180:decoder|\adv7180_decoder:data_buffer[24]           ; adv7180:decoder|ram_din[24]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.786      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.462      ; 1.127      ;
; 0.499 ; adv7180:decoder|\adv7180_decoder:data_buffer[25]           ; adv7180:decoder|ram_din[25]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.787      ;
; 0.502 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.458      ; 1.131      ;
; 0.506 ; adv7180:decoder|\adv7180_decoder:buffer_index[6]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.458      ; 1.135      ;
; 0.511 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.131      ;
; 0.512 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[3]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.132      ;
; 0.512 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[11] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.132      ;
; 0.515 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.135      ;
; 0.517 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.453      ; 1.141      ;
; 0.521 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.141      ;
; 0.522 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.142      ;
; 0.526 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.449      ; 1.146      ;
; 0.530 ; adv7180:decoder|\adv7180_decoder:data_buffer[15]           ; adv7180:decoder|ram_din[15]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.124      ; 0.825      ;
; 0.532 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.826      ;
; 0.536 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.830      ;
; 0.540 ; adv7180:decoder|\adv7180_decoder:data_buffer[13]           ; adv7180:decoder|ram_din[13]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.117      ; 0.828      ;
; 0.571 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.828      ;
; 0.572 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.828      ;
; 0.575 ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.832      ;
; 0.579 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.580 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.823      ;
; 0.581 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.822      ;
; 0.582 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.824      ;
; 0.584 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.825      ;
; 0.585 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.828      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[26] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[26] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[26]          ; adv7180:decoder|\adv7180_decoder:buffer_index[26]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.843      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.355 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.597      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.638      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.638      ;
; 0.452 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.638      ;
; 0.453 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.639      ;
; 0.453 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.639      ;
; 0.453 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.639      ;
; 0.454 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.640      ;
; 0.454 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.640      ;
; 0.454 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.640      ;
; 0.455 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.641      ;
; 0.463 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.025     ; 0.639      ;
; 0.463 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.025     ; 0.639      ;
; 0.464 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.639      ;
; 0.464 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.025     ; 0.640      ;
; 0.464 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.025     ; 0.640      ;
; 0.465 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.640      ;
; 0.465 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.640      ;
; 0.465 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.640      ;
; 0.548 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.790      ;
; 0.600 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.842      ;
; 0.604 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.791      ;
; 0.606 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.848      ;
; 0.608 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.015     ; 0.794      ;
; 0.611 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.853      ;
; 0.612 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.854      ;
; 0.615 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.790      ;
; 0.618 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.860      ;
; 0.618 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.793      ;
; 0.618 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.793      ;
; 0.731 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 0.972      ;
; 0.732 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.974      ;
; 0.734 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 0.976      ;
; 0.756 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.000      ;
; 0.763 ; vga:vga_output|v_count[4]      ; vga:vga_output|pixel_row[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.004      ;
; 0.784 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.959      ;
; 0.785 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.026      ;
; 0.854 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.096      ;
; 0.854 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.062      ; 1.087      ;
; 0.885 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.127      ;
; 0.891 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.133      ;
; 0.894 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.136      ;
; 0.896 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.138      ;
; 0.899 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.141      ;
; 0.900 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.142      ;
; 0.905 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.147      ;
; 0.905 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.147      ;
; 0.911 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.153      ;
; 0.936 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.180      ;
; 0.940 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.181      ;
; 0.951 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.195      ;
; 0.951 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.195      ;
; 0.954 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.198      ;
; 0.956 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.200      ;
; 0.956 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.200      ;
; 0.959 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.203      ;
; 0.960 ; vga:vga_output|v_count[7]      ; vga:vga_output|pixel_row[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.201      ;
; 0.984 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.228      ;
; 0.993 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.235      ;
; 0.995 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.237      ;
; 0.996 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.240      ;
; 1.001 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.243      ;
; 1.004 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.248      ;
; 1.004 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.246      ;
; 1.004 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.246      ;
; 1.006 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.248      ;
; 1.015 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.257      ;
; 1.021 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.263      ;
; 1.042 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.284      ;
; 1.100 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.342      ;
; 1.116 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.358      ;
; 1.120 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.362      ;
; 1.124 ; vga:vga_output|h_count[3]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.368      ;
; 1.125 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.367      ;
; 1.175 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.417      ;
; 1.192 ; vga:vga_output|pixel_col[5]    ; ram_read_addr[4]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.060      ; 0.943      ;
; 1.215 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.457      ;
; 1.224 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.466      ;
; 1.233 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.060      ; 0.984      ;
; 1.264 ; vga:vga_output|h_count[4]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.508      ;
; 1.295 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.539      ;
; 1.296 ; vga:vga_output|pixel_row[0]    ; ram_read_addr[5]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.056      ; 1.043      ;
; 1.308 ; vga:vga_output|h_count[6]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.552      ;
; 1.312 ; vga:vga_output|h_count[9]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.556      ;
; 1.337 ; vga:vga_output|pixel_col[3]    ; ram_read_addr[2]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.042      ; 1.070      ;
; 1.338 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.580      ;
; 1.339 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.581      ;
; 1.412 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.653      ;
; 1.412 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.653      ;
; 1.432 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.674      ;
; 1.435 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.677      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2c_config_clk'                                                                                                            ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.387 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.553 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; -0.500       ; 0.588      ; 0.842      ;
; 0.555 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.588      ; 0.844      ;
; 0.566 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.588      ; 0.855      ;
; 0.603 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.046      ; 0.820      ;
; 0.604 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; -0.500       ; 0.541      ; 0.846      ;
; 0.661 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.046      ; 0.878      ;
; 0.692 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.046      ; 0.909      ;
; 0.709 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.046      ; 0.926      ;
; 0.717 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.007      ; 0.895      ;
; 0.791 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.007      ; 0.969      ;
; 0.810 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.007      ; 0.988      ;
; 0.867 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.046      ; 1.084      ;
; 0.876 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.046      ; 1.093      ;
; 0.881 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; -0.500       ; 0.541      ; 1.123      ;
; 0.948 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.044      ; 1.163      ;
; 0.998 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.007      ; 1.176      ;
; 1.047 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.007      ; 1.225      ;
; 1.109 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.007      ; 1.287      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.252  ; 0.470        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.343  ; 0.529        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.343  ; 0.529        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 4.382 ; 4.839 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 2.214 ; 2.482 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; 2.163 ; 2.497 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.071 ; 2.404 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 4.678 ; 4.872 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.575 ; 2.927 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.442 ; 2.764 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.044 ; 2.374 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.329 ; 2.635 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.088 ; 2.341 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.575 ; 2.927 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.185 ; 2.467 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.521 ; 2.858 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.207 ; 2.493 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 3.897 ; 4.155 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.760 ; -2.005 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -1.863 ; -2.118 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; -1.442 ; -1.717 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.586 ; -1.900 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -2.956 ; -3.201 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.006 ; -1.278 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -1.360 ; -1.641 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.006 ; -1.278 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.428 ; -1.714 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.622 ; -1.853 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -1.934 ; -2.258 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.363 ; -1.643 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.403 ; -1.712 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -1.374 ; -1.657 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -2.984 ; -3.264 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 8.332  ; 8.362  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 11.084 ; 10.895 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 11.436 ; 11.556 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.087  ; 9.043  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 9.670  ; 9.752  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 8.643  ; 8.596  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 9.186  ; 9.131  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 11.264 ; 11.358 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 11.436 ; 11.556 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 8.238  ; 8.196  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 9.609  ; 9.551  ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 8.369  ; 8.300  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 9.609  ; 9.551  ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 8.399  ; 8.398  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 8.585  ; 8.417  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.089  ; 7.977  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 9.409  ; 9.323  ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 8.176  ; 8.295  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 8.435  ; 8.286  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 3.614  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 7.972  ; 7.815  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 7.925  ; 7.747  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 8.040  ; 7.835  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 7.427  ; 7.292  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 7.666  ; 7.641  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 7.081  ; 6.979  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 7.765  ; 7.677  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 7.672  ; 7.643  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 7.317  ; 7.326  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 7.463  ; 7.279  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 8.040  ; 7.835  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.522  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 8.144  ; 7.940  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 7.146  ; 7.102  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 7.115  ; 7.055  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 8.144  ; 7.940  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 7.107  ; 7.008  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 7.629  ; 7.472  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 7.424  ; 7.332  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 7.620  ; 7.475  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 7.096  ; 6.988  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 8.489  ; 8.305  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 6.531  ; 6.477  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 7.428  ; 7.309  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 6.886  ; 6.824  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 7.080  ; 6.995  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 8.091  ; 7.986  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 7.804  ; 7.624  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 8.489  ; 8.305  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.079  ; 7.964  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 8.025  ; 8.053  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 10.668 ; 10.485 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 8.195  ; 8.109  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 8.617  ; 8.535  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 8.936  ; 9.099  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 8.195  ; 8.109  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 8.471  ; 8.434  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 10.512 ; 10.618 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 10.649 ; 10.785 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 7.927  ; 7.887  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 7.130  ; 7.012  ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 7.391  ; 7.268  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 8.670  ; 8.586  ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 7.491  ; 7.415  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 7.594  ; 7.431  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 7.130  ; 7.012  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 8.463  ; 8.353  ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 7.187  ; 7.346  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 8.069  ; 7.881  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 3.476  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 7.648  ; 7.497  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 7.606  ; 7.434  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 6.794  ; 6.694  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 7.127  ; 6.997  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 7.357  ; 7.333  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 6.794  ; 6.694  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 7.451  ; 7.365  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 7.361  ; 7.333  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 7.020  ; 7.028  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 7.161  ; 6.983  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 7.715  ; 7.518  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.387  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 6.808  ; 6.704  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 6.855  ; 6.812  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 6.825  ; 6.767  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 7.814  ; 7.617  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 6.817  ; 6.722  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 7.320  ; 7.169  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 7.124  ; 7.035  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 7.310  ; 7.170  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 6.808  ; 6.704  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 6.264  ; 6.212  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 6.264  ; 6.212  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 7.126  ; 7.011  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 6.607  ; 6.546  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 6.792  ; 6.709  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 7.762  ; 7.660  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 7.487  ; 7.314  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 8.145  ; 7.967  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 7.751  ; 7.640  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 7.543 ;    ;    ; 7.820 ;
; reset      ; td_reset    ; 8.423 ;    ;    ; 8.752 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 7.271 ;    ;    ; 7.534 ;
; reset      ; td_reset    ; 8.115 ;    ;    ; 8.428 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 10.397 ; 10.328 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 9.991 ; 9.922 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 10.190    ; 10.259    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 9.790     ; 9.859     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -6.734 ; -1537.301     ;
; clk50                      ; -2.225 ; -138.951      ;
; vga:vga_output|pixel_clock ; -1.193 ; -34.039       ;
; i2c_config_clk             ; 0.193  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.029 ; 0.000         ;
; i2c_config_clk             ; 0.143 ; 0.000         ;
; td_clk27                   ; 0.178 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.182 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -1072.294     ;
; clk50                      ; -3.000 ; -82.164       ;
; i2c_config_clk             ; -3.000 ; -12.021       ;
; vga:vga_output|pixel_clock ; -1.000 ; -85.000       ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.734 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 7.299      ;
; -6.734 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 7.299      ;
; -6.708 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.295      ;
; -6.708 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.295      ;
; -6.702 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 7.265      ;
; -6.684 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.089      ; 7.260      ;
; -6.684 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.089      ; 7.260      ;
; -6.676 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.098      ; 7.261      ;
; -6.672 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 7.235      ;
; -6.671 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 7.234      ;
; -6.670 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 7.233      ;
; -6.670 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 7.233      ;
; -6.669 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 7.232      ;
; -6.652 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.226      ;
; -6.652 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.105      ; 7.244      ;
; -6.652 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.105      ; 7.244      ;
; -6.646 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.098      ; 7.231      ;
; -6.645 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.098      ; 7.230      ;
; -6.644 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.098      ; 7.229      ;
; -6.644 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.098      ; 7.229      ;
; -6.643 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.098      ; 7.228      ;
; -6.622 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.196      ;
; -6.621 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.195      ;
; -6.620 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.194      ;
; -6.620 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.194      ;
; -6.620 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.103      ; 7.210      ;
; -6.619 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a84~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.193      ;
; -6.616 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.079      ; 7.182      ;
; -6.616 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.079      ; 7.182      ;
; -6.601 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.101      ; 7.189      ;
; -6.601 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.101      ; 7.189      ;
; -6.590 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.103      ; 7.180      ;
; -6.589 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.103      ; 7.179      ;
; -6.588 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.103      ; 7.178      ;
; -6.588 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.103      ; 7.178      ;
; -6.587 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.103      ; 7.177      ;
; -6.584 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.077      ; 7.148      ;
; -6.570 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.092      ; 7.149      ;
; -6.570 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.092      ; 7.149      ;
; -6.569 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.099      ; 7.155      ;
; -6.559 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.102      ; 7.148      ;
; -6.559 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.102      ; 7.148      ;
; -6.554 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.077      ; 7.118      ;
; -6.553 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.077      ; 7.117      ;
; -6.552 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.077      ; 7.116      ;
; -6.552 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.077      ; 7.116      ;
; -6.551 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.077      ; 7.115      ;
; -6.539 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.099      ; 7.125      ;
; -6.538 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.099      ; 7.124      ;
; -6.538 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.090      ; 7.115      ;
; -6.537 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.099      ; 7.123      ;
; -6.537 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.099      ; 7.123      ;
; -6.536 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.099      ; 7.122      ;
; -6.527 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.114      ;
; -6.512 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.111      ; 7.110      ;
; -6.512 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.111      ; 7.110      ;
; -6.512 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.071      ; 7.070      ;
; -6.512 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.071      ; 7.070      ;
; -6.508 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.090      ; 7.085      ;
; -6.507 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.090      ; 7.084      ;
; -6.506 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.090      ; 7.083      ;
; -6.506 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.090      ; 7.083      ;
; -6.505 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.090      ; 7.082      ;
; -6.497 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.084      ;
; -6.497 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.080      ; 7.064      ;
; -6.497 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.080      ; 7.064      ;
; -6.496 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.083      ;
; -6.495 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.082      ;
; -6.495 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.082      ;
; -6.494 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.100      ; 7.081      ;
; -6.480 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.109      ; 7.076      ;
; -6.480 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.069      ; 7.036      ;
; -6.470 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.124      ; 7.081      ;
; -6.470 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.124      ; 7.081      ;
; -6.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 7.030      ;
; -6.461 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.120      ; 7.068      ;
; -6.461 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.120      ; 7.068      ;
; -6.450 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.127      ; 7.064      ;
; -6.450 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.127      ; 7.064      ;
; -6.450 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.109      ; 7.046      ;
; -6.450 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.069      ; 7.006      ;
; -6.449 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.109      ; 7.045      ;
; -6.449 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.069      ; 7.005      ;
; -6.448 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.109      ; 7.044      ;
; -6.448 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.109      ; 7.044      ;
; -6.448 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.069      ; 7.004      ;
; -6.448 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.069      ; 7.004      ;
; -6.447 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.109      ; 7.043      ;
; -6.447 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.069      ; 7.003      ;
; -6.444 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a3~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.018      ;
; -6.444 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a3~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.087      ; 7.018      ;
; -6.438 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a23~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.122      ; 7.047      ;
; -6.435 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 7.000      ;
; -6.434 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 6.999      ;
; -6.433 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 6.998      ;
; -6.433 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 6.998      ;
; -6.432 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a122~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.078      ; 6.997      ;
; -6.429 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.118      ; 7.034      ;
; -6.418 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a71~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.125      ; 7.030      ;
; -6.417 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.076      ; 6.980      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.965      ;
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.965      ;
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.965      ;
; -2.208 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.948      ;
; -2.175 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.120      ;
; -2.175 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.120      ;
; -2.175 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.120      ;
; -2.166 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.906      ;
; -2.166 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.906      ;
; -2.166 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.906      ;
; -2.158 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.103      ;
; -2.149 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.889      ;
; -2.113 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.058      ;
; -2.113 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.058      ;
; -2.113 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.058      ;
; -2.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.057      ;
; -2.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.057      ;
; -2.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.057      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.108 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.848      ;
; -2.096 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.041      ;
; -2.095 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.040      ;
; -2.073 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.018      ;
; -2.073 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.257     ; 2.803      ;
; -2.073 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.018      ;
; -2.073 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.257     ; 2.803      ;
; -2.073 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.018      ;
; -2.073 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.257     ; 2.803      ;
; -2.059 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.800      ;
; -2.059 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.800      ;
; -2.059 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.800      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.799      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.799      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.799      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.058 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.003      ;
; -2.056 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.001      ;
; -2.056 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.257     ; 2.786      ;
; -2.055 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.000      ;
; -2.055 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.000      ;
; -2.055 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.000      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.049 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.247     ; 2.789      ;
; -2.042 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.783      ;
; -2.041 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.782      ;
; -2.038 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.983      ;
; -2.035 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.980      ;
; -2.035 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.980      ;
; -2.035 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.980      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[14]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[2]   ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[6]   ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[7]   ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[8]   ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[9]   ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[10]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[11]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[12]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[13]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.023 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:data_count[17]  ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.759      ;
; -2.018 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.963      ;
; -2.017 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.246     ; 2.758      ;
; -1.999 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.050     ; 2.936      ;
; -1.999 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.050     ; 2.936      ;
; -1.999 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.050     ; 2.936      ;
; -1.999 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.050     ; 2.936      ;
; -1.999 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.050     ; 2.936      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
; -1.996 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 2.941      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                            ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.193 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.696      ;
; -1.189 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.133      ;
; -1.189 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.692      ;
; -1.188 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.132      ;
; -1.187 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.131      ;
; -1.181 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.684      ;
; -1.179 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.123      ;
; -1.179 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.123      ;
; -1.178 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.122      ;
; -1.175 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.678      ;
; -1.156 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.100      ;
; -1.155 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.099      ;
; -1.154 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.098      ;
; -1.148 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.094      ;
; -1.147 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.093      ;
; -1.146 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.092      ;
; -1.146 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.090      ;
; -1.146 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.090      ;
; -1.145 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.089      ;
; -1.138 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.084      ;
; -1.137 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.083      ;
; -1.137 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.640      ;
; -1.133 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.079      ;
; -1.132 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.078      ;
; -1.131 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.077      ;
; -1.129 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.075      ;
; -1.129 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.632      ;
; -1.128 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.074      ;
; -1.127 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.073      ;
; -1.125 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.628      ;
; -1.123 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.069      ;
; -1.122 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.068      ;
; -1.121 ; vga:vga_output|pixel_row[3] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.624      ;
; -1.119 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.065      ;
; -1.119 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.065      ;
; -1.118 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 2.064      ;
; -1.117 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.620      ;
; -1.114 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.058      ;
; -1.113 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.057      ;
; -1.113 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.057      ;
; -1.113 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.616      ;
; -1.113 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.616      ;
; -1.112 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.056      ;
; -1.112 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.056      ;
; -1.111 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.055      ;
; -1.111 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.614      ;
; -1.110 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 2.051      ;
; -1.110 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 2.051      ;
; -1.107 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.610      ;
; -1.104 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.048      ;
; -1.104 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.048      ;
; -1.104 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.607      ;
; -1.103 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.047      ;
; -1.103 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.047      ;
; -1.103 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.047      ;
; -1.102 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.046      ;
; -1.086 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 2.029      ;
; -1.069 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.572      ;
; -1.068 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 2.009      ;
; -1.068 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 2.009      ;
; -1.061 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.564      ;
; -1.059 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 2.000      ;
; -1.059 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 2.000      ;
; -1.058 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 1.999      ;
; -1.057 ; vga:vga_output|pixel_row[1] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.560      ;
; -1.056 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.999      ;
; -1.056 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.999      ;
; -1.055 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.046     ; 1.996      ;
; -1.055 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.558      ;
; -1.053 ; vga:vga_output|pixel_row[3] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.556      ;
; -1.051 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.995      ;
; -1.050 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.994      ;
; -1.049 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.993      ;
; -1.049 ; vga:vga_output|pixel_row[4] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.552      ;
; -1.049 ; vga:vga_output|pixel_row[0] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.552      ;
; -1.045 ; vga:vga_output|pixel_row[4] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.548      ;
; -1.045 ; vga:vga_output|pixel_row[0] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.548      ;
; -1.043 ; vga:vga_output|pixel_row[2] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.546      ;
; -1.041 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.985      ;
; -1.041 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.985      ;
; -1.040 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.984      ;
; -1.039 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.985      ;
; -1.039 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; vga:vga_output|pixel_row[2] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.542      ;
; -1.038 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.984      ;
; -1.037 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.983      ;
; -1.036 ; vga:vga_output|pixel_row[5] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.539      ;
; -1.035 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.037     ; 1.985      ;
; -1.034 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.037     ; 1.984      ;
; -1.034 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.977      ;
; -1.033 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.037     ; 1.983      ;
; -1.032 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.016      ; 1.535      ;
; -1.031 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.974      ;
; -1.030 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.037     ; 1.980      ;
; -1.029 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.975      ;
; -1.029 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.975      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2c_config_clk'                                                                                                           ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.193 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.060     ; 0.754      ;
; 0.217 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.060     ; 0.730      ;
; 0.250 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.060     ; 0.697      ;
; 0.258 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.025     ; 0.724      ;
; 0.300 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.060     ; 0.647      ;
; 0.309 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; 0.500        ; 0.486      ; 0.654      ;
; 0.325 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.027     ; 0.655      ;
; 0.351 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.027     ; 0.629      ;
; 0.383 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.060     ; 0.564      ;
; 0.396 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.060     ; 0.551      ;
; 0.403 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.027     ; 0.577      ;
; 0.422 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.027     ; 0.558      ;
; 0.433 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.027     ; 0.547      ;
; 0.465 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; 0.500        ; 0.486      ; 0.498      ;
; 0.490 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.513      ; 0.500      ;
; 0.494 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.513      ; 0.496      ;
; 0.497 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; 0.500        ; 0.513      ; 0.493      ;
; 0.510 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.027     ; 0.470      ;
; 0.633 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50'                                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.029 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 1.649      ; 1.897      ;
; 0.174 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.307      ;
; 0.242 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.583      ;
; 0.246 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.587      ;
; 0.283 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.417      ;
; 0.284 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.418      ;
; 0.289 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.051      ; 0.424      ;
; 0.290 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.051      ; 0.425      ;
; 0.291 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.425      ;
; 0.297 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.638      ;
; 0.298 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.641      ;
; 0.301 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.436      ;
; 0.310 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.247      ; 0.641      ;
; 0.312 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.653      ;
; 0.323 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.247      ; 0.654      ;
; 0.341 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.474      ;
; 0.362 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.703      ;
; 0.366 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.492      ;
; 0.366 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.707      ;
; 0.367 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.493      ;
; 0.375 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.716      ;
; 0.376 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.509      ;
; 0.379 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.720      ;
; 0.422 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.554      ;
; 0.439 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.780      ;
; 0.444 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.785      ;
; 0.449 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.583      ;
; 0.449 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.575      ;
; 0.457 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.591      ;
; 0.458 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.246      ; 0.793      ;
; 0.478 ; i2c:i2c_master|\i2c_manager:data_count[3]   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.806      ;
; 0.488 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.061      ; 0.633      ;
; 0.499 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.633      ;
; 0.506 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.640      ;
; 0.509 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.850      ;
; 0.511 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.638      ;
; 0.514 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.641      ;
; 0.518 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.652      ;
; 0.522 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.648      ;
; 0.524 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.246      ; 0.856      ;
; 0.526 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.654      ;
; 0.543 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 1.649      ; 1.911      ;
; 0.550 ; i2c:i2c_master|\i2c_manager:data_count[0]   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.878      ;
; 0.553 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.687      ;
; 0.556 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.690      ;
; 0.564 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.257      ; 0.905      ;
; 0.568 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.702      ;
; 0.572 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.051      ; 0.707      ;
; 0.580 ; i2c:i2c_master|\i2c_manager:clock_count[17] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.715      ;
; 0.581 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.715      ;
; 0.588 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.720      ;
; 0.622 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.062      ; 0.768      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2c_config_clk'                                                                                                            ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.143 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.652      ; 0.409      ;
; 0.147 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.652      ; 0.413      ;
; 0.148 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; -0.500       ; 0.652      ; 0.414      ;
; 0.181 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; -0.500       ; 0.623      ; 0.418      ;
; 0.199 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.286 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.027      ; 0.397      ;
; 0.313 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; -0.500       ; 0.623      ; 0.550      ;
; 0.332 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.027      ; 0.443      ;
; 0.354 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.027      ; 0.465      ;
; 0.359 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.027      ; 0.470      ;
; 0.369 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.004      ; 0.457      ;
; 0.388 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.004      ; 0.476      ;
; 0.395 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.004      ; 0.483      ;
; 0.429 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.027      ; 0.540      ;
; 0.430 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.027      ; 0.541      ;
; 0.468 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.025      ; 0.577      ;
; 0.524 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.004      ; 0.612      ;
; 0.532 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.004      ; 0.620      ;
; 0.586 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.004      ; 0.674      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.052      ; 0.314      ;
; 0.180 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.307      ;
; 0.183 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.307      ;
; 0.185 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.318      ;
; 0.211 ; led_count[2]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.335      ;
; 0.211 ; adv7180:decoder|\adv7180_decoder:data_buffer[16]           ; adv7180:decoder|ram_din[16]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.372      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.373      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.373      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[0]            ; adv7180:decoder|ram_din[0]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.373      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.374      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.374      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[7]            ; adv7180:decoder|ram_din[7]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.374      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[23]           ; adv7180:decoder|ram_din[23]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.374      ;
; 0.214 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.375      ;
; 0.214 ; adv7180:decoder|\adv7180_decoder:data_buffer[8]            ; adv7180:decoder|ram_din[8]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.375      ;
; 0.215 ; adv7180:decoder|\adv7180_decoder:data_buffer[31]           ; adv7180:decoder|ram_din[31]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.376      ;
; 0.215 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.376      ;
; 0.215 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.574      ;
; 0.215 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.279      ; 0.578      ;
; 0.216 ; adv7180:decoder|\adv7180_decoder:data_buffer[29]           ; adv7180:decoder|ram_din[29]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.373      ;
; 0.216 ; adv7180:decoder|\adv7180_decoder:data_buffer[1]            ; adv7180:decoder|ram_din[1]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.373      ;
; 0.217 ; adv7180:decoder|\adv7180_decoder:data_buffer[5]            ; adv7180:decoder|ram_din[5]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.374      ;
; 0.218 ; adv7180:decoder|\adv7180_decoder:data_buffer[9]            ; adv7180:decoder|ram_din[9]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.375      ;
; 0.218 ; adv7180:decoder|\adv7180_decoder:data_buffer[21]           ; adv7180:decoder|ram_din[21]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.375      ;
; 0.218 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.577      ;
; 0.219 ; adv7180:decoder|\adv7180_decoder:data_buffer[24]           ; adv7180:decoder|ram_din[24]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.380      ;
; 0.219 ; adv7180:decoder|\adv7180_decoder:data_buffer[17]           ; adv7180:decoder|ram_din[17]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.376      ;
; 0.221 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.574      ;
; 0.222 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[3]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.575      ;
; 0.222 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[11] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.575      ;
; 0.224 ; adv7180:decoder|\adv7180_decoder:data_buffer[25]           ; adv7180:decoder|ram_din[25]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.381      ;
; 0.225 ; adv7180:decoder|\adv7180_decoder:buffer_index[6]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.584      ;
; 0.227 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.274      ; 0.585      ;
; 0.231 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.584      ;
; 0.233 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.586      ;
; 0.234 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.587      ;
; 0.234 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.587      ;
; 0.239 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.372      ;
; 0.254 ; adv7180:decoder|\adv7180_decoder:data_buffer[15]           ; adv7180:decoder|ram_din[15]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.415      ;
; 0.255 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.416      ;
; 0.257 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.077      ; 0.418      ;
; 0.259 ; adv7180:decoder|\adv7180_decoder:data_buffer[13]           ; adv7180:decoder|ram_din[13]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.416      ;
; 0.270 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.279      ; 0.633      ;
; 0.277 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.636      ;
; 0.278 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.637      ;
; 0.278 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.279      ; 0.641      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.418      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.640      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.418      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.279      ; 0.644      ;
; 0.282 ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.419      ;
; 0.282 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.274      ; 0.640      ;
; 0.283 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.636      ;
; 0.284 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.637      ;
; 0.286 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.639      ;
; 0.287 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.412      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.424      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.424      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.640      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[1]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.640      ;
; 0.288 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.269      ; 0.641      ;
; 0.289 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.182 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.307      ;
; 0.262 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.386      ;
; 0.290 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.414      ;
; 0.301 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.427      ;
; 0.307 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.431      ;
; 0.311 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.435      ;
; 0.336 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.462      ;
; 0.345 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.469      ;
; 0.348 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.472      ;
; 0.354 ; vga:vga_output|v_count[4]      ; vga:vga_output|pixel_row[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.478      ;
; 0.367 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.491      ;
; 0.373 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.500      ;
; 0.418 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.542      ;
; 0.432 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.031      ; 0.547      ;
; 0.445 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.572      ;
; 0.448 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.572      ;
; 0.451 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.575      ;
; 0.452 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.579      ;
; 0.453 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.580      ;
; 0.454 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.581      ;
; 0.454 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.581      ;
; 0.456 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.580      ;
; 0.457 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.584      ;
; 0.457 ; vga:vga_output|v_count[7]      ; vga:vga_output|pixel_row[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.581      ;
; 0.457 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.584      ;
; 0.459 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.584      ;
; 0.462 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.586      ;
; 0.464 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.589      ;
; 0.465 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.589      ;
; 0.468 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.592      ;
; 0.472 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.599      ;
; 0.473 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.600      ;
; 0.484 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.611      ;
; 0.488 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.313      ;
; 0.488 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.313      ;
; 0.489 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.314      ;
; 0.489 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.314      ;
; 0.489 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.314      ;
; 0.489 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.314      ;
; 0.489 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.314      ;
; 0.489 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.314      ;
; 0.490 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.315      ;
; 0.491 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.316      ;
; 0.497 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.314      ;
; 0.497 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.314      ;
; 0.497 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.314      ;
; 0.497 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.314      ;
; 0.497 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.314      ;
; 0.497 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.314      ;
; 0.498 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.315      ;
; 0.498 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.315      ;
; 0.517 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.641      ;
; 0.519 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.643      ;
; 0.520 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.644      ;
; 0.523 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.647      ;
; 0.525 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.651      ;
; 0.528 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.652      ;
; 0.534 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.658      ;
; 0.557 ; vga:vga_output|h_count[3]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.684      ;
; 0.563 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.388      ;
; 0.565 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.289     ; 0.390      ;
; 0.569 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.386      ;
; 0.572 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.389      ;
; 0.572 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.389      ;
; 0.580 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.704      ;
; 0.592 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.716      ;
; 0.594 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.718      ;
; 0.596 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.720      ;
; 0.597 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.721      ;
; 0.636 ; vga:vga_output|h_count[6]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.763      ;
; 0.637 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.764      ;
; 0.640 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.297     ; 0.457      ;
; 0.645 ; vga:vga_output|h_count[4]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.772      ;
; 0.647 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.771      ;
; 0.655 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.779      ;
; 0.657 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.781      ;
; 0.666 ; vga:vga_output|h_count[9]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.793      ;
; 0.674 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.798      ;
; 0.715 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.840      ;
; 0.719 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.844      ;
; 0.727 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.851      ;
; 0.727 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.851      ;
; 0.734 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.858      ;
; 0.735 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.040      ; 0.859      ;
; 0.740 ; vga:vga_output|v_count[2]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.867      ;
; 0.740 ; vga:vga_output|h_count[0]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.867      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[16]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[17]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[18]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[19]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[20]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[21]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[22]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[23]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[24]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[25]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[26]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[27]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[28]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[29]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[30]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[14]  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; -0.258 ; -0.042       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -0.258 ; -0.042       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -0.258 ; -0.042       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -0.258 ; -0.042       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -0.258 ; -0.042       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -0.247 ; -0.031       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -0.247 ; -0.031       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.844  ; 1.028        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.844  ; 1.028        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.854  ; 1.038        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.854  ; 1.038        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.854  ; 1.038        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.854  ; 1.038        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.854  ; 1.038        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 1.032  ; 1.032        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 1.032  ; 1.032        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 1.032  ; 1.032        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 1.032  ; 1.032        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 1.032  ; 1.032        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 2.396 ; 3.025 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 0.839 ; 1.540 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; 1.223 ; 1.960 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 1.169 ; 1.893 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 2.137 ; 2.964 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 1.081 ; 1.841 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 0.969 ; 1.723 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 0.765 ; 1.488 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 0.903 ; 1.641 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 0.804 ; 1.497 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 1.081 ; 1.841 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 0.836 ; 1.568 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 1.006 ; 1.775 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 0.849 ; 1.577 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 2.084 ; 2.870 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -0.925 ; -1.601 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -0.634 ; -1.322 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; -0.831 ; -1.521 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -0.906 ; -1.617 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -1.246 ; -1.979 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -0.213 ; -0.875 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -0.396 ; -1.093 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -0.213 ; -0.875 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -0.431 ; -1.123 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -0.512 ; -1.199 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -0.696 ; -1.438 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -0.401 ; -1.100 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -0.418 ; -1.133 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -0.406 ; -1.100 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -1.590 ; -2.323 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 4.868 ; 5.124 ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 6.274 ; 6.665 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 7.178 ; 7.444 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 5.507 ; 5.753 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 6.179 ; 5.911 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 5.273 ; 5.500 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 5.554 ; 5.825 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 6.962 ; 7.382 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 7.178 ; 7.444 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 5.086 ; 5.278 ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 5.754 ; 5.922 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 4.814 ; 4.934 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 5.754 ; 5.922 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 4.773 ; 4.986 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 4.871 ; 4.969 ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 4.640 ; 4.725 ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 5.595 ; 5.754 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 4.849 ; 4.736 ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 4.785 ; 5.001 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 2.130 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 4.525 ; 4.719 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 4.531 ; 4.695 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 4.625 ; 4.794 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 4.312 ; 4.451 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 4.488 ; 4.691 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 4.124 ; 4.257 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 4.511 ; 4.697 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 4.479 ; 4.676 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 4.293 ; 4.477 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 4.283 ; 4.427 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 4.625 ; 4.794 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;       ; 2.203 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 4.658 ; 4.861 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 4.164 ; 4.327 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 4.131 ; 4.284 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 4.658 ; 4.861 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 4.115 ; 4.260 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 4.396 ; 4.566 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 4.302 ; 4.469 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 4.393 ; 4.563 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 4.122 ; 4.260 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 4.871 ; 5.102 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 3.834 ; 3.928 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 4.327 ; 4.469 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 4.045 ; 4.168 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 4.125 ; 4.260 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 4.671 ; 4.888 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 4.491 ; 4.647 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 4.871 ; 5.102 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 4.672 ; 4.880 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 4.702 ; 4.948 ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 6.052 ; 6.428 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 5.027 ; 5.229 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 5.250 ; 5.469 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 5.734 ; 5.530 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 5.027 ; 5.229 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 5.195 ; 5.399 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 6.581 ; 6.959 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 6.690 ; 7.061 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 4.917 ; 5.101 ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 4.076 ; 4.170 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 4.244 ; 4.377 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 5.198 ; 5.401 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 4.296 ; 4.451 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 4.289 ; 4.415 ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 4.076 ; 4.170 ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 5.045 ; 5.193 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 4.275 ; 4.184 ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 4.595 ; 4.780 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 2.065 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 4.356 ; 4.542 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 4.363 ; 4.521 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 3.971 ; 4.098 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 4.152 ; 4.286 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 4.322 ; 4.517 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 3.971 ; 4.098 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 4.343 ; 4.522 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 4.312 ; 4.501 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 4.133 ; 4.310 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 4.122 ; 4.261 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 4.452 ; 4.615 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;       ; 2.134 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 3.960 ; 4.099 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 4.008 ; 4.164 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 3.976 ; 4.123 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 4.482 ; 4.677 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 3.960 ; 4.099 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 4.232 ; 4.395 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 4.142 ; 4.303 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 4.228 ; 4.391 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 3.969 ; 4.102 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 3.692 ; 3.782 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 3.692 ; 3.782 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 4.165 ; 4.301 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 3.895 ; 4.014 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 3.971 ; 4.101 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 4.495 ; 4.703 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 4.323 ; 4.473 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 4.688 ; 4.910 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 4.496 ; 4.696 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.457 ;    ;    ; 5.177 ;
; reset      ; td_reset    ; 4.964 ;    ;    ; 5.779 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.305 ;    ;    ; 5.014 ;
; reset      ; td_reset    ; 4.791 ;    ;    ; 5.590 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 5.943 ; 5.929 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 5.733 ; 5.719 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 6.250     ; 6.264     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 6.027     ; 6.041     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -15.031   ; 0.029 ; N/A      ; N/A     ; -3.000              ;
;  clk50                      ; -5.730    ; 0.029 ; N/A      ; N/A     ; -3.000              ;
;  i2c_config_clk             ; -0.702    ; 0.143 ; N/A      ; N/A     ; -3.000              ;
;  td_clk27                   ; -15.031   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  vga:vga_output|pixel_clock ; -3.458    ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -3741.847 ; 0.0   ; 0.0      ; 0.0     ; -2355.745           ;
;  clk50                      ; -365.518  ; 0.000 ; N/A      ; N/A     ; -98.090             ;
;  i2c_config_clk             ; -2.454    ; 0.000 ; N/A      ; N/A     ; -12.021             ;
;  td_clk27                   ; -3248.400 ; 0.000 ; N/A      ; N/A     ; -2136.435           ;
;  vga:vga_output|pixel_clock ; -125.475  ; 0.000 ; N/A      ; N/A     ; -109.225            ;
+-----------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 4.917 ; 5.450 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 2.476 ; 2.907 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; 2.423 ; 2.942 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.330 ; 2.823 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 5.114 ; 5.540 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.846 ; 3.390 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.697 ; 3.206 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.273 ; 2.773 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.577 ; 3.068 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.313 ; 2.742 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.846 ; 3.390 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.411 ; 2.877 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.783 ; 3.321 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.435 ; 2.905 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 4.233 ; 4.692 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -0.925 ; -1.601 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -0.634 ; -1.322 ; Fall       ; i2c_config_clk             ;
; td_hs       ; td_clk27                   ; -0.831 ; -1.521 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -0.906 ; -1.617 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -1.246 ; -1.979 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -0.213 ; -0.875 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -0.396 ; -1.093 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -0.213 ; -0.875 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -0.431 ; -1.123 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -0.512 ; -1.199 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -0.696 ; -1.438 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -0.401 ; -1.100 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -0.418 ; -1.133 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -0.406 ; -1.100 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -1.590 ; -2.323 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 9.163  ; 9.309  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 12.093 ; 12.118 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 12.661 ; 12.909 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.992  ; 10.089 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 10.794 ; 10.725 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 9.502  ; 9.586  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 10.083 ; 10.186 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 12.416 ; 12.747 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 12.661 ; 12.909 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 9.084  ; 9.127  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 10.680 ; 10.698 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 9.250  ; 9.207  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 10.680 ; 10.698 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 9.253  ; 9.357  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 9.488  ; 9.360  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.956  ; 8.881  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 10.436 ; 10.467 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 9.112  ; 9.162  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 9.295  ; 9.249  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 4.007  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 8.799  ; 8.734  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.752  ; 8.656  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 8.917  ; 8.791  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 8.260  ; 8.190  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 8.513  ; 8.569  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 7.870  ; 7.839  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 8.620  ; 8.612  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 8.522  ; 8.571  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 8.144  ; 8.222  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 8.262  ; 8.183  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 8.917  ; 8.791  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.959  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 8.993  ; 8.917  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 7.958  ; 7.984  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 7.934  ; 7.936  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 8.993  ; 8.917  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 7.904  ; 7.882  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 8.447  ; 8.395  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 8.246  ; 8.243  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 8.449  ; 8.401  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 7.888  ; 7.858  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 9.377  ; 9.314  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 7.299  ; 7.289  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 8.258  ; 8.197  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 7.686  ; 7.667  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 7.890  ; 7.862  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 8.977  ; 8.954  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 8.667  ; 8.561  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 9.377  ; 9.314  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.961  ; 8.927  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 4.702 ; 4.948 ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 6.052 ; 6.428 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 5.027 ; 5.229 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 5.250 ; 5.469 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 5.734 ; 5.530 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 5.027 ; 5.229 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 5.195 ; 5.399 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 6.581 ; 6.959 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 6.690 ; 7.061 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 4.917 ; 5.101 ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 4.076 ; 4.170 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 4.244 ; 4.377 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 5.198 ; 5.401 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 4.296 ; 4.451 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 4.289 ; 4.415 ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 4.076 ; 4.170 ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 5.045 ; 5.193 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 4.275 ; 4.184 ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 4.595 ; 4.780 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 2.065 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 4.356 ; 4.542 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 4.363 ; 4.521 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 3.971 ; 4.098 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 4.152 ; 4.286 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 4.322 ; 4.517 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 3.971 ; 4.098 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 4.343 ; 4.522 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 4.312 ; 4.501 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 4.133 ; 4.310 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 4.122 ; 4.261 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 4.452 ; 4.615 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;       ; 2.134 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 3.960 ; 4.099 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 4.008 ; 4.164 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 3.976 ; 4.123 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 4.482 ; 4.677 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 3.960 ; 4.099 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 4.232 ; 4.395 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 4.142 ; 4.303 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 4.228 ; 4.391 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 3.969 ; 4.102 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 3.692 ; 3.782 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 3.692 ; 3.782 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 4.165 ; 4.301 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 3.895 ; 4.014 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 3.971 ; 4.101 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 4.495 ; 4.703 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 4.323 ; 4.473 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 4.688 ; 4.910 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 4.496 ; 4.696 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.425 ;    ;    ; 8.856 ;
; reset      ; td_reset    ; 9.350 ;    ;    ; 9.882 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.305 ;    ;    ; 5.014 ;
; reset      ; td_reset    ; 4.791 ;    ;    ; 5.590 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                   ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_red[0]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[1]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[2]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[3]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[4]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[5]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[6]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[7]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hs                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; td_reset              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_error             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_status_led        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_led             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_clk               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_data              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i2c_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_config_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_clk27                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_vs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_hs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_hs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_vs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blank             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; td_reset              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; reset_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_data              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; td_reset              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; reset_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; td_reset              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_status_led        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segments_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segments_out[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; i2c_state_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; reset_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk50                      ; clk50                      ; 30994    ; 0        ; 0        ; 0        ;
; i2c_config_clk             ; clk50                      ; 0        ; 10       ; 0        ; 0        ;
; vga:vga_output|pixel_clock ; clk50                      ; 1        ; 1        ; 0        ; 0        ;
; clk50                      ; i2c_config_clk             ; 0        ; 0        ; 5        ; 0        ;
; i2c_config_clk             ; i2c_config_clk             ; 0        ; 0        ; 0        ; 19       ;
; td_clk27                   ; td_clk27                   ; 9436     ; 2880     ; 3026578  ; 29162    ;
; vga:vga_output|pixel_clock ; td_clk27                   ; 0        ; 2083     ; 0        ; 255918   ;
; td_clk27                   ; vga:vga_output|pixel_clock ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 852      ; 0        ; 390      ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk50                      ; clk50                      ; 30994    ; 0        ; 0        ; 0        ;
; i2c_config_clk             ; clk50                      ; 0        ; 10       ; 0        ; 0        ;
; vga:vga_output|pixel_clock ; clk50                      ; 1        ; 1        ; 0        ; 0        ;
; clk50                      ; i2c_config_clk             ; 0        ; 0        ; 5        ; 0        ;
; i2c_config_clk             ; i2c_config_clk             ; 0        ; 0        ; 0        ; 19       ;
; td_clk27                   ; td_clk27                   ; 9436     ; 2880     ; 3026578  ; 29162    ;
; vga:vga_output|pixel_clock ; td_clk27                   ; 0        ; 2083     ; 0        ; 255918   ;
; td_clk27                   ; vga:vga_output|pixel_clock ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 852      ; 0        ; 390      ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 507   ; 507  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 82    ; 82   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Wed Jun 10 17:44:50 2015
Info: Command: quartus_sta video_display -c video_display
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'video_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name td_clk27 td_clk27
    Info (332105): create_clock -period 1.000 -name vga:vga_output|pixel_clock vga:vga_output|pixel_clock
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name i2c_config_clk i2c_config_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.031
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.031           -3248.400 td_clk27 
    Info (332119):    -5.730            -365.518 clk50 
    Info (332119):    -3.458            -125.475 vga:vga_output|pixel_clock 
    Info (332119):    -0.702              -2.454 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.327               0.000 clk50 
    Info (332119):     0.392               0.000 td_clk27 
    Info (332119):     0.404               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.440               0.000 i2c_config_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2136.435 td_clk27 
    Info (332119):    -3.000             -98.090 clk50 
    Info (332119):    -3.000             -11.995 i2c_config_clk 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.778           -2904.498 td_clk27 
    Info (332119):    -5.227            -332.928 clk50 
    Info (332119):    -3.033            -109.329 vga:vga_output|pixel_clock 
    Info (332119):    -0.550              -1.583 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk50 
    Info (332119):     0.352               0.000 td_clk27 
    Info (332119):     0.355               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.387               0.000 i2c_config_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2108.275 td_clk27 
    Info (332119):    -3.000             -98.090 clk50 
    Info (332119):    -3.000             -11.995 i2c_config_clk 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.734           -1537.301 td_clk27 
    Info (332119):    -2.225            -138.951 clk50 
    Info (332119):    -1.193             -34.039 vga:vga_output|pixel_clock 
    Info (332119):     0.193               0.000 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.029               0.000 clk50 
    Info (332119):     0.143               0.000 i2c_config_clk 
    Info (332119):     0.178               0.000 td_clk27 
    Info (332119):     0.182               0.000 vga:vga_output|pixel_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1072.294 td_clk27 
    Info (332119):    -3.000             -82.164 clk50 
    Info (332119):    -3.000             -12.021 i2c_config_clk 
    Info (332119):    -1.000             -85.000 vga:vga_output|pixel_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 976 megabytes
    Info: Processing ended: Wed Jun 10 17:44:55 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


