Timing Analyzer report for Top_Module
Sat Oct 02 19:06:06 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'virt_sys_clk'
 14. Slow 1200mV 85C Model Setup: 'sys_clk'
 15. Slow 1200mV 85C Model Hold: 'sys_clk'
 16. Slow 1200mV 85C Model Hold: 'virt_sys_clk'
 17. Slow 1200mV 85C Model Recovery: 'sys_clk'
 18. Slow 1200mV 85C Model Removal: 'sys_clk'
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'virt_sys_clk'
 27. Slow 1200mV 0C Model Setup: 'sys_clk'
 28. Slow 1200mV 0C Model Hold: 'sys_clk'
 29. Slow 1200mV 0C Model Hold: 'virt_sys_clk'
 30. Slow 1200mV 0C Model Recovery: 'sys_clk'
 31. Slow 1200mV 0C Model Removal: 'sys_clk'
 32. Slow 1200mV 0C Model Metastability Summary
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'virt_sys_clk'
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Hold: 'virt_sys_clk'
 42. Fast 1200mV 0C Model Recovery: 'sys_clk'
 43. Fast 1200mV 0C Model Removal: 'sys_clk'
 44. Fast 1200mV 0C Model Metastability Summary
 45. Multicorner Timing Analysis Summary
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths Summary
 58. Clock Status Summary
 59. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Top_Module                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; ../../Top_Module.sdc ; OK     ; Sat Oct 02 19:06:04 2021 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+--------------+---------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name   ; Type    ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+--------------+---------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; sys_clk      ; Base    ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
; virt_sys_clk ; Virtual ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { }     ;
+--------------+---------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 160.0 MHz ; 160.0 MHz       ; sys_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; virt_sys_clk ; 6.815  ; 0.000         ;
; sys_clk      ; 13.750 ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; sys_clk      ; 0.308 ; 0.000         ;
; virt_sys_clk ; 6.942 ; 0.000         ;
+--------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sys_clk ; 15.794 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; sys_clk ; 2.478 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; sys_clk ; 9.578 ; 0.000                           ;
+---------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'virt_sys_clk'                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; 6.815  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 10.253     ;
; 6.990  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 10.078     ;
; 8.107  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 8.961      ;
; 8.567  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 8.501      ;
; 8.790  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 8.278      ;
; 8.866  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 8.202      ;
; 9.099  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 7.969      ;
; 9.272  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 8.103      ;
; 9.289  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 8.086      ;
; 9.444  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 7.931      ;
; 9.464  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 7.911      ;
; 9.493  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.507     ; 7.575      ;
; 10.561 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 6.814      ;
; 10.575 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 6.800      ;
; 11.372 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 6.003      ;
; 11.541 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.834      ;
; 11.659 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.716      ;
; 11.691 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.684      ;
; 11.830 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.545      ;
; 11.900 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.475      ;
; 11.963 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.412      ;
; 11.996 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.379      ;
; 12.018 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.357      ;
; 12.186 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.200     ; 5.189      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.750 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.183      ;
; 13.797 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.136      ;
; 13.820 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.113      ;
; 13.837 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.096      ;
; 13.866 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.067      ;
; 13.884 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.049      ;
; 13.907 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.026      ;
; 13.913 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.020      ;
; 13.934 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.999      ;
; 13.936 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.997      ;
; 13.958 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.975      ;
; 14.021 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.912      ;
; 14.045 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.888      ;
; 14.050 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.883      ;
; 14.074 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.859      ;
; 14.127 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.806      ;
; 14.245 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.688      ;
; 14.253 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.680      ;
; 14.370 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.563      ;
; 14.504 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.429      ;
; 14.620 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.313      ;
; 14.738 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.195      ;
; 14.746 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.187      ;
; 14.863 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 5.070      ;
; 15.024 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.909      ;
; 15.064 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.869      ;
; 15.182 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.751      ;
; 15.190 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.743      ;
; 15.307 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.626      ;
; 15.345 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.588      ;
; 15.351 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.582      ;
; 15.461 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.472      ;
; 15.467 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.466      ;
; 15.734 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.199      ;
; 15.889 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 4.044      ;
; 16.317 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 3.616      ;
; 16.427 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 3.506      ;
; 16.559 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 3.374      ;
; 16.574 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 3.359      ;
; 16.718 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 3.215      ;
; 16.951 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.252      ; 3.329      ;
; 16.987 ; Show_DATA                                             ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 4.319      ;
; 17.058 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.260      ; 3.230      ;
; 17.063 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.252      ; 3.217      ;
; 17.247 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.260      ; 3.041      ;
; 17.350 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 3.956      ;
; 17.350 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 3.956      ;
; 17.350 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 3.956      ;
; 17.350 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 3.956      ;
; 17.350 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 3.956      ;
; 17.466 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.067     ; 2.462      ;
; 17.466 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.067     ; 2.462      ;
; 17.473 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 2.460      ;
; 17.474 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 2.459      ;
; 17.532 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 2.387      ;
; 17.532 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 2.387      ;
; 17.701 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 2.232      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.737 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.186      ;
; 17.848 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 2.079      ;
; 17.848 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.068     ; 2.079      ;
; 17.866 ; FSM_Controller:U1_FSM|Current_State.S_9               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 2.053      ;
; 17.866 ; FSM_Controller:U1_FSM|Current_State.S_9               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.076     ; 2.053      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.895 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 2.028      ;
; 17.917 ; Show_DATA                                             ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 3.389      ;
; 17.950 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.064     ; 1.981      ;
; 17.950 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.064     ; 1.981      ;
; 18.041 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.892      ;
; 18.047 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.886      ;
; 18.093 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.840      ;
; 18.104 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 1.819      ;
; 18.105 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 1.818      ;
; 18.139 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.794      ;
; 18.139 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.794      ;
; 18.139 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.794      ;
; 18.139 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.794      ;
; 18.139 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.794      ;
; 18.142 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 1.781      ;
; 18.157 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.776      ;
; 18.163 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.770      ;
; 18.186 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.747      ;
; 18.199 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.246      ; 2.075      ;
; 18.215 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.246      ; 2.059      ;
; 18.217 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.716      ;
; 18.235 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.698      ;
; 18.240 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.693      ;
; 18.263 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.072     ; 1.660      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.308 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.882      ;
; 0.312 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.886      ;
; 0.315 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.889      ;
; 0.318 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.892      ;
; 0.327 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.901      ;
; 0.330 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.904      ;
; 0.337 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.911      ;
; 0.357 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.580      ;
; 0.361 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.387      ; 0.935      ;
; 0.361 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.580      ;
; 0.390 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.609      ;
; 0.391 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_7                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.611      ;
; 0.394 ; FSM_Controller:U1_FSM|Current_State.S_7              ; FSM_Controller:U1_FSM|Current_State.S_8                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.614      ;
; 0.394 ; FSM_Controller:U1_FSM|Current_State.S_5              ; FSM_Controller:U1_FSM|Current_State.S_6                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.614      ;
; 0.396 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.616      ;
; 0.398 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_5                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.618      ;
; 0.399 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.619      ;
; 0.400 ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.619      ;
; 0.401 ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.620      ;
; 0.402 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.621      ;
; 0.407 ; FSM_Controller:U1_FSM|Current_State.S_6              ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.627      ;
; 0.434 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.653      ;
; 0.436 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.655      ;
; 0.436 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.655      ;
; 0.438 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.657      ;
; 0.438 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.657      ;
; 0.487 ; FSM_Controller:U1_FSM|Current_State.S_2              ; FSM_Controller:U1_FSM|Current_State.S_3                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.706      ;
; 0.488 ; FSM_Controller:U1_FSM|Current_State.S_2              ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.707      ;
; 0.502 ; FSM_Controller:U1_FSM|Current_State.S_3              ; FSM_Controller:U1_FSM|Current_State.S_9                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.721      ;
; 0.506 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.725      ;
; 0.510 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.729      ;
; 0.511 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.730      ;
; 0.511 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; FSM_Controller:U1_FSM|Current_State.S_1                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.730      ;
; 0.517 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.736      ;
; 0.570 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.793      ;
; 0.576 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.796      ;
; 0.579 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.799      ;
; 0.581 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.800      ;
; 0.581 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.800      ;
; 0.582 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.801      ;
; 0.585 ; FSM_Controller:U1_FSM|Current_State.S_6              ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.805      ;
; 0.609 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.828      ;
; 0.610 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.829      ;
; 0.620 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.839      ;
; 0.633 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.852      ;
; 0.636 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.856      ;
; 0.642 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; FSM_Controller:U1_FSM|Current_State.S_1                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.861      ;
; 0.648 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.867      ;
; 0.730 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.949      ;
; 0.730 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.949      ;
; 0.736 ; FSM_Controller:U1_FSM|Current_State.S_6              ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.954      ;
; 0.748 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.369      ; 1.304      ;
; 0.748 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.967      ;
; 0.751 ; FSM_Controller:U1_FSM|Current_State.S_8              ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.969      ;
; 0.753 ; FSM_Controller:U1_FSM|Current_State.S_8              ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.971      ;
; 0.760 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_9                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.068      ; 0.985      ;
; 0.844 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.064      ;
; 0.850 ; FSM_Controller:U1_FSM|Current_State.S_9              ; FSM_Controller:U1_FSM|Current_State.S_2                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.069      ;
; 0.853 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.072      ;
; 0.859 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.082      ;
; 0.879 ; FSM_Controller:U1_FSM|Current_State.S_4              ; FSM_Controller:U1_FSM|Current_State.S_5                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.100      ;
; 0.884 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.103      ;
; 0.884 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.103      ;
; 0.893 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.369      ; 1.449      ;
; 0.912 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.131      ;
; 0.914 ; FSM_Controller:U1_FSM|Current_State.S_4              ; FSM_Controller:U1_FSM|Current_State.S_7                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.135      ;
; 0.929 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.148      ;
; 0.937 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.369      ; 1.493      ;
; 0.954 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.176      ;
; 0.960 ; FSM_Controller:U1_FSM|Current_State.S_3              ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.173      ;
; 0.964 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.369      ; 1.520      ;
; 0.971 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; FSM_Controller:U1_FSM|Current_State.S_8              ; FSM_Controller:U1_FSM|Current_State.S_3                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.067      ; 1.197      ;
; 0.973 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.193      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'virt_sys_clk'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; 6.942  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 4.926      ;
; 7.157  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.141      ;
; 7.171  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.155      ;
; 7.177  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.161      ;
; 7.235  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.219      ;
; 7.333  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.317      ;
; 7.479  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.463      ;
; 7.484  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.468      ;
; 7.568  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.552      ;
; 7.713  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 5.697      ;
; 8.475  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 6.459      ;
; 8.487  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 6.471      ;
; 9.339  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 7.323      ;
; 9.351  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 7.335      ;
; 9.565  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 7.241      ;
; 9.703  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 7.687      ;
; 9.711  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.116     ; 7.695      ;
; 9.955  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 7.631      ;
; 10.163 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 7.839      ;
; 10.280 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 7.956      ;
; 10.506 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 8.182      ;
; 10.940 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 8.616      ;
; 11.812 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 9.488      ;
; 12.169 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.424     ; 9.845      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sys_clk'                                                                                                       ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.794 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_5              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.794 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_6              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.794 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.794 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.794 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.794 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_7              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.794 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_8              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.111      ; 5.507      ;
; 15.970 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.322      ;
; 15.970 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.322      ;
; 15.970 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.322      ;
; 15.981 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.110      ; 5.319      ;
; 15.981 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.110      ; 5.319      ;
; 15.981 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.110      ; 5.319      ;
; 15.981 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_4              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.110      ; 5.319      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.190 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.102      ; 5.102      ;
; 16.219 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_2              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_3              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_9              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
; 16.219 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_1              ; virt_sys_clk ; sys_clk     ; 20.000       ; 2.116      ; 5.087      ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sys_clk'                                                                                                       ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.478 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_2              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_3              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_9              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.478 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_1              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.200      ; 4.420      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.528 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.456      ;
; 2.733 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.661      ;
; 2.733 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.661      ;
; 2.733 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.186      ; 4.661      ;
; 2.736 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.194      ; 4.672      ;
; 2.736 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.194      ; 4.672      ;
; 2.736 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.194      ; 4.672      ;
; 2.736 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_4              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.194      ; 4.672      ;
; 2.921 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_5              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
; 2.921 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_6              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
; 2.921 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
; 2.921 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
; 2.921 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
; 2.921 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_7              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
; 2.921 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_8              ; virt_sys_clk ; sys_clk     ; 0.000        ; 2.196      ; 4.859      ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 178.48 MHz ; 178.48 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; virt_sys_clk ; 8.082  ; 0.000         ;
; sys_clk      ; 14.397 ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; sys_clk      ; 0.306 ; 0.000         ;
; virt_sys_clk ; 6.231 ; 0.000         ;
+--------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sys_clk ; 16.292 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; sys_clk ; 2.208 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.596 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'virt_sys_clk'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; 8.082  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 9.228      ;
; 8.371  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 8.939      ;
; 9.183  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 8.127      ;
; 9.605  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 7.705      ;
; 9.841  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 7.469      ;
; 9.906  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 7.404      ;
; 10.178 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 7.132      ;
; 10.366 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 7.221      ;
; 10.371 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 7.216      ;
; 10.493 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -2.265     ; 6.817      ;
; 10.582 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 7.005      ;
; 10.617 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 6.970      ;
; 11.456 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 6.131      ;
; 11.470 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 6.117      ;
; 12.219 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 5.368      ;
; 12.396 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 5.191      ;
; 12.451 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 5.136      ;
; 12.471 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 5.116      ;
; 12.628 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 4.959      ;
; 12.702 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 4.885      ;
; 12.739 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 4.848      ;
; 12.764 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 4.823      ;
; 12.775 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 4.812      ;
; 12.984 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.988     ; 4.603      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.397 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.544      ;
; 14.453 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.488      ;
; 14.466 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.475      ;
; 14.497 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.444      ;
; 14.515 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.426      ;
; 14.553 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.388      ;
; 14.553 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.388      ;
; 14.566 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.375      ;
; 14.571 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.370      ;
; 14.584 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.357      ;
; 14.593 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.348      ;
; 14.664 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.277      ;
; 14.671 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.270      ;
; 14.693 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.248      ;
; 14.711 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.230      ;
; 14.749 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.192      ;
; 14.853 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.088      ;
; 14.863 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 5.078      ;
; 14.966 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.975      ;
; 15.081 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.860      ;
; 15.121 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.820      ;
; 15.225 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.716      ;
; 15.235 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.706      ;
; 15.338 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.603      ;
; 15.538 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.403      ;
; 15.560 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.381      ;
; 15.664 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.277      ;
; 15.674 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.267      ;
; 15.777 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.164      ;
; 15.842 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.099      ;
; 15.846 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 4.095      ;
; 15.942 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.999      ;
; 15.946 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.995      ;
; 16.131 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.810      ;
; 16.313 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.628      ;
; 16.732 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.209      ;
; 16.789 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.152      ;
; 16.914 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.027      ;
; 16.920 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 3.021      ;
; 17.053 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 2.888      ;
; 17.146 ; Show_DATA                                             ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.957      ;
; 17.234 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.222      ; 3.008      ;
; 17.355 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.222      ; 2.887      ;
; 17.358 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.228      ; 2.890      ;
; 17.452 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.651      ;
; 17.452 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.651      ;
; 17.452 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.651      ;
; 17.452 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.651      ;
; 17.452 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.651      ;
; 17.523 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.228      ; 2.725      ;
; 17.706 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.060     ; 2.229      ;
; 17.706 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.060     ; 2.229      ;
; 17.748 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 2.191      ;
; 17.762 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.067     ; 2.166      ;
; 17.762 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.067     ; 2.166      ;
; 17.767 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 2.172      ;
; 17.923 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 2.016      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.958 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.975      ;
; 17.976 ; Show_DATA                                             ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 3.127      ;
; 18.052 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 1.882      ;
; 18.052 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 1.882      ;
; 18.072 ; FSM_Controller:U1_FSM|Current_State.S_9               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.067     ; 1.856      ;
; 18.072 ; FSM_Controller:U1_FSM|Current_State.S_9               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.067     ; 1.856      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.103 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 1.830      ;
; 18.155 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 1.783      ;
; 18.155 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.057     ; 1.783      ;
; 18.271 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.055     ; 1.669      ;
; 18.289 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.055     ; 1.651      ;
; 18.301 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 1.631      ;
; 18.310 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 1.622      ;
; 18.313 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.626      ;
; 18.323 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.616      ;
; 18.323 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.616      ;
; 18.323 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.616      ;
; 18.323 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.616      ;
; 18.323 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.616      ;
; 18.344 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 1.588      ;
; 18.369 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.216      ; 1.867      ;
; 18.371 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.055     ; 1.569      ;
; 18.389 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.055     ; 1.551      ;
; 18.393 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.055     ; 1.547      ;
; 18.400 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.216      ; 1.836      ;
; 18.422 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.517      ;
; 18.437 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 1.502      ;
; 18.443 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.054     ; 1.498      ;
; 18.446 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 1.486      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.822      ;
; 0.309 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.825      ;
; 0.311 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.828      ;
; 0.312 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.315 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.831      ;
; 0.319 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.836      ;
; 0.320 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.837      ;
; 0.330 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.846      ;
; 0.346 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_7                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.546      ;
; 0.347 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.546      ;
; 0.353 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.553      ;
; 0.354 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.347      ; 0.870      ;
; 0.357 ; FSM_Controller:U1_FSM|Current_State.S_5              ; FSM_Controller:U1_FSM|Current_State.S_6                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.557      ;
; 0.357 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.557      ;
; 0.358 ; FSM_Controller:U1_FSM|Current_State.S_7              ; FSM_Controller:U1_FSM|Current_State.S_8                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.558      ;
; 0.358 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_5                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.558      ;
; 0.362 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.562      ;
; 0.363 ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.562      ;
; 0.364 ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.563      ;
; 0.370 ; FSM_Controller:U1_FSM|Current_State.S_6              ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.570      ;
; 0.386 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.586      ;
; 0.392 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.592      ;
; 0.393 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.593      ;
; 0.393 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.593      ;
; 0.394 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.594      ;
; 0.437 ; FSM_Controller:U1_FSM|Current_State.S_2              ; FSM_Controller:U1_FSM|Current_State.S_3                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.637      ;
; 0.438 ; FSM_Controller:U1_FSM|Current_State.S_2              ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.638      ;
; 0.447 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.647      ;
; 0.450 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.649      ;
; 0.450 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.649      ;
; 0.452 ; FSM_Controller:U1_FSM|Current_State.S_3              ; FSM_Controller:U1_FSM|Current_State.S_9                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.652      ;
; 0.454 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; FSM_Controller:U1_FSM|Current_State.S_1                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.654      ;
; 0.455 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.654      ;
; 0.512 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.716      ;
; 0.519 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.719      ;
; 0.521 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.723      ;
; 0.525 ; FSM_Controller:U1_FSM|Current_State.S_6              ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.725      ;
; 0.539 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.738      ;
; 0.539 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.738      ;
; 0.554 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.754      ;
; 0.558 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.757      ;
; 0.565 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.764      ;
; 0.570 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.770      ;
; 0.572 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; FSM_Controller:U1_FSM|Current_State.S_1                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.772      ;
; 0.663 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.862      ;
; 0.664 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.864      ;
; 0.672 ; FSM_Controller:U1_FSM|Current_State.S_6              ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.054      ; 0.870      ;
; 0.682 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.882      ;
; 0.692 ; FSM_Controller:U1_FSM|Current_State.S_8              ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.054      ; 0.890      ;
; 0.695 ; FSM_Controller:U1_FSM|Current_State.S_8              ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.054      ; 0.893      ;
; 0.698 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_9                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.903      ;
; 0.705 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.333      ; 1.207      ;
; 0.755 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.955      ;
; 0.762 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; FSM_Controller:U1_FSM|Current_State.S_9              ; FSM_Controller:U1_FSM|Current_State.S_2                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.969      ;
; 0.770 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.972      ;
; 0.788 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 0.987      ;
; 0.789 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.989      ;
; 0.799 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.999      ;
; 0.803 ; FSM_Controller:U1_FSM|Current_State.S_4              ; FSM_Controller:U1_FSM|Current_State.S_5                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.004      ;
; 0.814 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.013      ;
; 0.829 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.333      ; 1.331      ;
; 0.833 ; FSM_Controller:U1_FSM|Current_State.S_4              ; FSM_Controller:U1_FSM|Current_State.S_7                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.034      ;
; 0.844 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.044      ;
; 0.851 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.050      ;
; 0.854 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.053      ;
; 0.856 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.056      ;
; 0.859 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.333      ; 1.361      ;
; 0.859 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.061      ;
; 0.866 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; FSM_Controller:U1_FSM|Current_State.S_7              ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg       ; sys_clk      ; sys_clk     ; 0.000        ; 0.337      ; 1.374      ;
; 0.868 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.055      ; 1.067      ;
; 0.876 ; FSM_Controller:U1_FSM|Current_State.S_3              ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 1.070      ;
; 0.887 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.087      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'virt_sys_clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; 6.231  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.418      ;
; 6.344  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.531      ;
; 6.383  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.570      ;
; 6.432  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.619      ;
; 6.442  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.629      ;
; 6.550  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.737      ;
; 6.648  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.835      ;
; 6.710  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.897      ;
; 6.767  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 4.954      ;
; 6.928  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 5.115      ;
; 7.555  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 5.742      ;
; 7.581  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 5.768      ;
; 8.408  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 6.595      ;
; 8.422  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 6.609      ;
; 8.523  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 6.438      ;
; 8.696  ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 6.883      ;
; 8.725  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.913     ; 6.912      ;
; 8.923  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 6.838      ;
; 9.066  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 6.981      ;
; 9.170  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 7.085      ;
; 9.396  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 7.311      ;
; 9.736  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 7.651      ;
; 10.631 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 8.546      ;
; 10.879 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -2.185     ; 8.794      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sys_clk'                                                                                                        ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.292 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_5              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.292 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_6              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.292 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.292 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.292 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.292 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_7              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.292 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_8              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.909      ; 4.807      ;
; 16.432 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.902      ; 4.660      ;
; 16.432 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.902      ; 4.660      ;
; 16.432 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.902      ; 4.660      ;
; 16.460 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.908      ; 4.638      ;
; 16.460 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.908      ; 4.638      ;
; 16.460 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.908      ; 4.638      ;
; 16.460 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_4              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.908      ; 4.638      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.624 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.903      ; 4.469      ;
; 16.666 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_2              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_3              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_9              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
; 16.666 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_1              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.913      ; 4.437      ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sys_clk'                                                                                                        ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.208 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_2              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_3              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_9              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.208 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_1              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.988      ; 3.925      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.249 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.977      ; 3.955      ;
; 2.440 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.982      ; 4.151      ;
; 2.440 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.982      ; 4.151      ;
; 2.440 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.982      ; 4.151      ;
; 2.440 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_4              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.982      ; 4.151      ;
; 2.446 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.976      ; 4.151      ;
; 2.446 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.976      ; 4.151      ;
; 2.446 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.976      ; 4.151      ;
; 2.613 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_5              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
; 2.613 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_6              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
; 2.613 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
; 2.613 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
; 2.613 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
; 2.613 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_7              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
; 2.613 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_8              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.984      ; 4.326      ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; virt_sys_clk ; 12.071 ; 0.000         ;
; sys_clk      ; 16.420 ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; sys_clk      ; 0.145 ; 0.000         ;
; virt_sys_clk ; 4.002 ; 0.000         ;
+--------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sys_clk ; 16.853 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; sys_clk ; 1.590 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.382 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'virt_sys_clk'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; 12.071 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 6.081      ;
; 12.176 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 5.976      ;
; 13.015 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 5.137      ;
; 13.225 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 5.108      ;
; 13.234 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 5.099      ;
; 13.261 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 4.891      ;
; 13.321 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 5.012      ;
; 13.338 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 4.995      ;
; 13.433 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 4.719      ;
; 13.533 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 4.619      ;
; 13.594 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 4.558      ;
; 13.920 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.423     ; 4.232      ;
; 14.164 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 4.169      ;
; 14.175 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 4.158      ;
; 14.652 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.681      ;
; 14.779 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.554      ;
; 14.811 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.522      ;
; 14.891 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.442      ;
; 14.938 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.395      ;
; 14.975 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.358      ;
; 15.049 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.284      ;
; 15.063 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.270      ;
; 15.078 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.255      ;
; 15.133 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 20.000       ; -1.242     ; 3.200      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.420 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.531      ;
; 16.424 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.527      ;
; 16.450 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.501      ;
; 16.454 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.497      ;
; 16.463 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.488      ;
; 16.467 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.484      ;
; 16.510 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.441      ;
; 16.519 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.432      ;
; 16.523 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.428      ;
; 16.538 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.413      ;
; 16.540 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.411      ;
; 16.542 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.409      ;
; 16.553 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.398      ;
; 16.609 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.342      ;
; 16.628 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.323      ;
; 16.710 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.241      ;
; 16.745 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.206      ;
; 16.758 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.193      ;
; 16.814 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.137      ;
; 16.833 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 3.118      ;
; 16.962 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.989      ;
; 17.042 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.909      ;
; 17.049 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.902      ;
; 17.123 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.828      ;
; 17.126 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.825      ;
; 17.144 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.807      ;
; 17.224 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.727      ;
; 17.231 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.720      ;
; 17.308 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.643      ;
; 17.342 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.609      ;
; 17.346 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.605      ;
; 17.410 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.541      ;
; 17.414 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.537      ;
; 17.496 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.455      ;
; 17.659 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.292      ;
; 17.695 ; Show_DATA                                             ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.679      ;
; 17.841 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.110      ;
; 17.894 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 2.057      ;
; 17.936 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.438      ;
; 17.936 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.438      ;
; 17.936 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.438      ;
; 17.936 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.438      ;
; 17.936 ; Show_DATA                                             ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.438      ;
; 17.975 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.976      ;
; 17.981 ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.970      ;
; 18.059 ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1] ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.892      ;
; 18.231 ; Show_DATA                                             ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 2.143      ;
; 18.232 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.141      ; 1.918      ;
; 18.255 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.141      ; 1.895      ;
; 18.310 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.144      ; 1.843      ;
; 18.422 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.144      ; 1.731      ;
; 18.513 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.438      ;
; 18.519 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.432      ;
; 18.565 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 1.383      ;
; 18.565 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 1.383      ;
; 18.641 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 1.301      ;
; 18.641 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 1.301      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.697 ; FSM_Controller:U1_FSM|Current_State.S_5               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.248      ;
; 18.699 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag  ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.252      ;
; 18.774 ; FSM_Controller:U1_FSM|Current_State.S_9               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 1.168      ;
; 18.774 ; FSM_Controller:U1_FSM|Current_State.S_9               ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 1.168      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.784 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 1.161      ;
; 18.798 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.041     ; 1.148      ;
; 18.798 ; FSM_Controller:U1_FSM|Current_State.S_1               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.041     ; 1.148      ;
; 18.827 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 1.121      ;
; 18.827 ; FSM_Controller:U1_FSM|Current_State.S_8               ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 1.121      ;
; 18.856 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.043     ; 1.088      ;
; 18.861 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.043     ; 1.083      ;
; 18.886 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.043     ; 1.058      ;
; 18.891 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.059      ;
; 18.895 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 1.055      ;
; 18.918 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]   ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.033      ;
; 18.920 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.136      ; 1.225      ;
; 18.929 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 20.000       ; 0.136      ; 1.216      ;
; 18.957 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.043     ; 0.987      ;
; 18.959 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.991      ;
; 18.963 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]    ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.987      ;
; 18.967 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.984      ;
; 18.967 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.984      ;
; 18.967 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.984      ;
; 18.967 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.984      ;
; 18.967 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.984      ;
; 18.972 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.043     ; 0.972      ;
; 18.975 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.043     ; 0.969      ;
; 18.981 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.040     ; 0.966      ;
; 18.982 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]      ; Datapath:U2_DATAPATH|ROM_3X9_b_Matrix:U6_B|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 20.000       ; -0.040     ; 0.965      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.476      ;
; 0.148 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.479      ;
; 0.148 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.479      ;
; 0.152 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.483      ;
; 0.155 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.486      ;
; 0.156 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.487      ;
; 0.159 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.490      ;
; 0.171 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.502      ;
; 0.186 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_7                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; FSM_Controller:U1_FSM|Current_State.S_5              ; FSM_Controller:U1_FSM|Current_State.S_6                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; FSM_Controller:U1_FSM|Current_State.S_7              ; FSM_Controller:U1_FSM|Current_State.S_8                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.328      ;
; 0.208 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_5                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.330      ;
; 0.212 ; FSM_Controller:U1_FSM|Current_State.S_6              ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.335      ;
; 0.228 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.348      ;
; 0.229 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.349      ;
; 0.230 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.350      ;
; 0.231 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.351      ;
; 0.233 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.353      ;
; 0.256 ; FSM_Controller:U1_FSM|Current_State.S_2              ; FSM_Controller:U1_FSM|Current_State.S_3                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.376      ;
; 0.258 ; FSM_Controller:U1_FSM|Current_State.S_2              ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.378      ;
; 0.266 ; FSM_Controller:U1_FSM|Current_State.S_3              ; FSM_Controller:U1_FSM|Current_State.S_9                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.386      ;
; 0.272 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; FSM_Controller:U1_FSM|Current_State.S_1                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.394      ;
; 0.276 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.397      ;
; 0.278 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.399      ;
; 0.305 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; FSM_Controller:U1_FSM|Current_State.S_6              ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.435      ;
; 0.328 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.449      ;
; 0.329 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[1]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.450      ;
; 0.334 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.454      ;
; 0.339 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[0]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.460      ;
; 0.340 ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.461      ;
; 0.347 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; FSM_Controller:U1_FSM|Current_State.S_1                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.467      ;
; 0.349 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; Datapath:U2_DATAPATH|ROM_3X9_a_Matrix:U6_A|RAM_OUT[2]                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.470      ;
; 0.375 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.217      ; 0.696      ;
; 0.382 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.503      ;
; 0.382 ; FSM_Controller:U1_FSM|Current_State.S_6              ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.500      ;
; 0.386 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.506      ;
; 0.395 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.515      ;
; 0.397 ; FSM_Controller:U1_FSM|Current_State.S_8              ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.515      ;
; 0.398 ; FSM_Controller:U1_FSM|Current_State.S_8              ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.516      ;
; 0.405 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_9                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.041      ; 0.530      ;
; 0.442 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; FSM_Controller:U1_FSM|Current_State.S_9              ; FSM_Controller:U1_FSM|Current_State.S_2                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.563      ;
; 0.452 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.217      ; 0.773      ;
; 0.453 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.463 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; FSM_Controller:U1_FSM|Current_State.S_4              ; FSM_Controller:U1_FSM|Current_State.S_5                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.591      ;
; 0.479 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.599      ;
; 0.483 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.217      ; 0.804      ;
; 0.484 ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]                                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.604      ;
; 0.484 ; FSM_Controller:U1_FSM|Current_State.S_4              ; FSM_Controller:U1_FSM|Current_State.S_7                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.039      ; 0.607      ;
; 0.487 ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3                                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.608      ;
; 0.494 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.217      ; 0.815      ;
; 0.513 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag                                                                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.633      ;
; 0.516 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; FSM_Controller:U1_FSM|Current_State.S_8              ; FSM_Controller:U1_FSM|Current_State.S_3                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.039      ; 0.640      ;
; 0.517 ; FSM_Controller:U1_FSM|Current_State.S_3              ; FSM_Controller:U1_FSM|Current_State.S_4                                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.031      ; 0.632      ;
; 0.519 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.529 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]                                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.652      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'virt_sys_clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+
; 4.002 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 2.910      ;
; 4.052 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 2.960      ;
; 4.058 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 2.966      ;
; 4.102 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.010      ;
; 4.137 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.045      ;
; 4.192 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.100      ;
; 4.237 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.145      ;
; 4.271 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.179      ;
; 4.328 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.236      ;
; 4.407 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.315      ;
; 4.805 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.713      ;
; 4.809 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 3.717      ;
; 5.179 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[3]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 3.915      ;
; 5.439 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[0]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 4.175      ;
; 5.521 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[1]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 4.257      ;
; 5.574 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 4.482      ;
; 5.581 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 4.489      ;
; 5.606 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[2]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 4.342      ;
; 5.702 ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input                                                                     ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 4.610      ;
; 5.704 ; FSM_Controller:U1_FSM|Current_State.S_Show_Data                                                                          ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.192     ; 4.612      ;
; 5.714 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[4]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 4.450      ;
; 5.933 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[6]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 4.669      ;
; 6.705 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[7]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 5.441      ;
; 6.834 ; Datapath:U2_DATAPATH|ROM_3X9_c_Matrix:U6_C|altsyncram:Mem_rtl_0|altsyncram_c5e1:auto_generated|ram_block1a0~porta_we_reg ; OUT[5]  ; sys_clk      ; virt_sys_clk ; 0.000        ; -1.364     ; 5.570      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sys_clk'                                                                                                        ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.853 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_5              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.853 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_6              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.853 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.853 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.853 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.853 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_7              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.853 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_8              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.189      ; 3.518      ;
; 16.963 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.183      ; 3.402      ;
; 16.963 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.183      ; 3.402      ;
; 16.963 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.183      ; 3.402      ;
; 16.967 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.187      ; 3.402      ;
; 16.967 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.187      ; 3.402      ;
; 16.967 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.187      ; 3.402      ;
; 16.967 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_4              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.187      ; 3.402      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.092 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.184      ; 3.274      ;
; 17.116 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_2              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_3              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_9              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
; 17.116 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_1              ; virt_sys_clk ; sys_clk     ; 20.000       ; 1.192      ; 3.258      ;
+--------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sys_clk'                                                                                                        ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.590 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_2              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_3              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_9              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_Data      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_Show_One_Input ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[0]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[1]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[2]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Count[3]  ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; Datapath:U2_DATAPATH|Count_Data:U7_Counter|Done_Flag ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.590 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_1              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.242      ; 2.501      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[0]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[1]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[2]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[3]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[4]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[5]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[6]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.619 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_SUM|REG_OUT[7]   ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.235      ; 2.523      ;
; 1.725 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.234      ; 2.628      ;
; 1.725 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_I|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.234      ; 2.628      ;
; 1.725 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_I|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.234      ; 2.628      ;
; 1.729 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.237      ; 2.635      ;
; 1.729 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_J|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.237      ; 2.635      ;
; 1.729 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_J|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.237      ; 2.635      ;
; 1.729 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_4              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.237      ; 2.635      ;
; 1.827 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_5              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
; 1.827 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_6              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
; 1.827 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[0]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
; 1.827 ; RST       ; Datapath:U2_DATAPATH|RegFile:U2_REG_K|REG_OUT[1]     ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
; 1.827 ; RST       ; Datapath:U2_DATAPATH|Increment:U4_K|Not_Equal_3      ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
; 1.827 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_7              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
; 1.827 ; RST       ; FSM_Controller:U1_FSM|Current_State.S_8              ; virt_sys_clk ; sys_clk     ; 0.000        ; 1.240      ; 2.736      ;
+-------+-----------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 6.815  ; 0.145 ; 15.794   ; 1.590   ; 9.382               ;
;  sys_clk         ; 13.750 ; 0.145 ; 15.794   ; 1.590   ; 9.382               ;
;  virt_sys_clk    ; 6.815  ; 4.002 ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  virt_sys_clk    ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUT[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Show_DATA               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; sys_clk      ; sys_clk      ; 674      ; 0        ; 0        ; 0        ;
; virt_sys_clk ; sys_clk      ; 12       ; 0        ; 0        ; 0        ;
; sys_clk      ; virt_sys_clk ; 24       ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; sys_clk      ; sys_clk      ; 674      ; 0        ; 0        ; 0        ;
; virt_sys_clk ; sys_clk      ; 12       ; 0        ; 0        ; 0        ;
; sys_clk      ; virt_sys_clk ; 24       ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; virt_sys_clk ; sys_clk  ; 33       ; 0        ; 0        ; 0        ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; virt_sys_clk ; sys_clk  ; 33       ; 0        ; 0        ; 0        ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-----------------------------------------------+
; Clock Status Summary                          ;
+--------+--------------+---------+-------------+
; Target ; Clock        ; Type    ; Status      ;
+--------+--------------+---------+-------------+
;        ; virt_sys_clk ; Virtual ; Constrained ;
; CLK    ; sys_clk      ; Base    ; Constrained ;
+--------+--------------+---------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Oct 02 19:06:00 2021
Info: Command: quartus_sta Top_Module -c Top_Module
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../../Top_Module.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 6.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.815               0.000 virt_sys_clk 
    Info (332119):    13.750               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.308               0.000 sys_clk 
    Info (332119):     6.942               0.000 virt_sys_clk 
Info (332146): Worst-case recovery slack is 15.794
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.794               0.000 sys_clk 
Info (332146): Worst-case removal slack is 2.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.478               0.000 sys_clk 
Info (332146): Worst-case minimum pulse width slack is 9.578
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.578               0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 8.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.082               0.000 virt_sys_clk 
    Info (332119):    14.397               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 sys_clk 
    Info (332119):     6.231               0.000 virt_sys_clk 
Info (332146): Worst-case recovery slack is 16.292
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.292               0.000 sys_clk 
Info (332146): Worst-case removal slack is 2.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.208               0.000 sys_clk 
Info (332146): Worst-case minimum pulse width slack is 9.596
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.596               0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.071               0.000 virt_sys_clk 
    Info (332119):    16.420               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.145               0.000 sys_clk 
    Info (332119):     4.002               0.000 virt_sys_clk 
Info (332146): Worst-case recovery slack is 16.853
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.853               0.000 sys_clk 
Info (332146): Worst-case removal slack is 1.590
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.590               0.000 sys_clk 
Info (332146): Worst-case minimum pulse width slack is 9.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.382               0.000 sys_clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4775 megabytes
    Info: Processing ended: Sat Oct 02 19:06:06 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


