Fitter report for TestDrive
Sun Jun 04 20:26:22 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Non-Global High Fan-Out Signals
 16. I/O Rules Details
 17. Fitter Device Options
 18. Operating Settings and Conditions
 19. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Failed - Sun Jun 04 20:26:22 2017          ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; TestDrive                                  ;
; Top-level Entity Name           ; topo                                       ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC7C7F23C8                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 509 / 56,480 ( < 1 % )                     ;
; Total registers                 ; 566                                        ;
; Total pins                      ; 67 / 268 ( 25 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                      ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 0 / 13 ( 0 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; ADC_CS_N      ; PIN_AJ4       ; QSF Assignment ;
; Location ;                ;              ; ADC_DIN       ; PIN_AK4       ; QSF Assignment ;
; Location ;                ;              ; ADC_DOUT      ; PIN_AK3       ; QSF Assignment ;
; Location ;                ;              ; ADC_SCLK      ; PIN_AK2       ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCDAT    ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_H7        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_G7        ; QSF Assignment ;
; Location ;                ;              ; CLOCK2_50     ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50     ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; CLOCK4_50     ; PIN_K14       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12] ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_AG13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]    ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]    ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AK13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AG11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_AK6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AH9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AJ6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AJ5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AJ7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_AG10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FAN_CTRL      ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SCLK ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SDAT ; PIN_K12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_AK16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_AK18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_AG26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_AK29      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_AK27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_AH25      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_AA21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_AJ24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_AK24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_AH23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_AJ22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_AF25      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_AF26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK2      ; PIN_AD9       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT2      ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; TD_CLK27      ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET_N    ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK_N   ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC_N    ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D11       ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-------------------------------------------------------------+---------------+-------+
; Resource                                                    ; Usage         ; %     ;
+-------------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 509 / 56,480  ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 509           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 510 / 56,480  ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 206           ;       ;
;         [b] ALMs used for LUT logic                         ; 226           ;       ;
;         [c] ALMs used for registers                         ; 78            ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 56,480    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480    ; 0 %   ;
;         [a] Due to location constrained logic               ; 0             ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0             ;       ;
;         [c] Due to LAB input limits                         ; 0             ;       ;
;         [d] Due to virtual I/Os                             ; 0             ;       ;
;                                                             ;               ;       ;
; Difficulty packing design                                   ; No fit        ;       ;
;                                                             ;               ;       ;
; Total LABs:  partially or completely used                   ; 57 / 5,648    ; 1 %   ;
;     -- Logic LABs                                           ; 57            ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0             ;       ;
;                                                             ;               ;       ;
; Combinational ALUT usage for logic                          ; 863           ;       ;
;     -- 7 input functions                                    ; 9             ;       ;
;     -- 6 input functions                                    ; 69            ;       ;
;     -- 5 input functions                                    ; 324           ;       ;
;     -- 4 input functions                                    ; 36            ;       ;
;     -- <=3 input functions                                  ; 425           ;       ;
; Combinational ALUT usage for route-throughs                 ; 1             ;       ;
; Dedicated logic registers                                   ; 566           ;       ;
;     -- By type:                                             ;               ;       ;
;         -- Primary logic registers                          ; 566 / 112,960 ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960   ; 0 %   ;
;     -- By function:                                         ;               ;       ;
;         -- Design implementation registers                  ; 566           ;       ;
;         -- Routing optimization registers                   ; 0             ;       ;
;                                                             ;               ;       ;
; Virtual pins                                                ; 0             ;       ;
; I/O pins                                                    ; 67 / 268      ; 25 %  ;
;     -- Clock pins                                           ; 0 / 11        ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 23        ; 0 %   ;
;                                                             ;               ;       ;
; Global signals                                              ; 0             ;       ;
; M10K blocks                                                 ; 0 / 686       ; 0 %   ;
; Total MLAB memory bits                                      ; 0             ;       ;
; Total block memory bits                                     ; 0 / 7,024,640 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640 ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 156       ; 0 %   ;
; Fractional PLLs                                             ; 0 / 7         ; 0 %   ;
; Global clocks                                               ; 0 / 16        ; 0 %   ;
; Quadrant clocks                                             ; 0 / 88        ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18        ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120       ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120       ; 0 %   ;
; JTAGs                                                       ; 0 / 1         ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1         ; 0 %   ;
; CRC blocks                                                  ; 0 / 1         ; 0 %   ;
; Remote update blocks                                        ; 0 / 1         ; 0 %   ;
; Hard IPs                                                    ; 0 / 1         ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6         ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6         ; 0 %   ;
; Channel PLLs                                                ; 0 / 6         ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2         ; 0 %   ;
; Maximum fan-out                                             ; 538           ;       ;
; Highest non-global fan-out                                  ; 538           ;       ;
; Total fan-out                                               ; 5511          ;       ;
; Average fan-out                                             ; 3.53          ;       ;
+-------------------------------------------------------------+---------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                         ;
+----------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; KEY[0]   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[1]   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[2]   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[3]   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[0]    ; Unassigned ; --       ; 16                    ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[1]    ; Unassigned ; --       ; 16                    ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[2]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[3]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[4]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[5]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[6]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[7]    ; Unassigned ; --       ; 31                    ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[8]    ; Unassigned ; --       ; 47                    ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[9]    ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; clock_50 ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
+----------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------+------------+----------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Unassigned ; --       ; no              ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+------------+----------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 3B       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; 4A       ; 0 / 48 ( 0 % ) ; --            ; --           ; 0V            ;
; 5A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 5B       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 7A       ; 0 / 80 ( 0 % ) ; --            ; --           ; 0V            ;
; 8A       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; Unknown  ; 67             ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;         ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                      ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------+--------------+
; |topo                      ; 480.5 (0.0)          ; 509.0 (0.0)                      ; 28.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 863 (0)             ; 566 (0)                   ; 0 (0)         ; 0                 ; 0          ; 67   ; 0            ; |topo                                    ; work         ;
;    |ButtonSync:L6|         ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|ButtonSync:L6                      ; work         ;
;    |FSM_Control:L4|        ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|FSM_Control:L4                     ; work         ;
;    |topo_COMPARATORS:L2|   ; 6.3 (0.0)            ; 7.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COMPARATORS:L2                ; work         ;
;       |Adder:L3|           ; 3.7 (3.7)            ; 4.5 (4.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COMPARATORS:L2|Adder:L3       ; work         ;
;       |Comparator1:L0|     ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COMPARATORS:L2|Comparator1:L0 ; work         ;
;       |Comparator2:L1|     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COMPARATORS:L2|Comparator2:L1 ; work         ;
;    |topo_COUNTERS:L1|      ; 50.2 (0.0)           ; 58.2 (0.0)                       ; 7.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 20 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COUNTERS:L1                   ; work         ;
;       |CONTA_ASC:L2|       ; 8.4 (8.4)            ; 9.1 (9.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COUNTERS:L1|CONTA_ASC:L2      ; work         ;
;       |CONTA_DES:L1|       ; 8.3 (8.3)            ; 9.3 (9.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COUNTERS:L1|CONTA_DES:L1      ; work         ;
;       |FSM_Clock:L0|       ; 33.5 (33.5)          ; 39.8 (39.8)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_COUNTERS:L1|FSM_Clock:L0      ; work         ;
;    |topo_REGISTERS:L0|     ; 367.0 (0.0)          ; 384.5 (0.0)                      ; 17.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 616 (0)             ; 534 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0                  ; work         ;
;       |FSM_Position:L0|    ; 12.5 (12.5)          ; 13.5 (13.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|FSM_Position:L0  ; work         ;
;       |FSM_Speed:L1|       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|FSM_Speed:L1     ; work         ;
;       |REG_IN:L10|         ; 18.0 (18.0)          ; 19.3 (19.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L10       ; work         ;
;       |REG_IN:L11|         ; 21.2 (21.2)          ; 21.9 (21.9)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L11       ; work         ;
;       |REG_IN:L12|         ; 18.7 (18.7)          ; 20.0 (20.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L12       ; work         ;
;       |REG_IN:L13|         ; 20.4 (20.4)          ; 21.3 (21.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L13       ; work         ;
;       |REG_IN:L14|         ; 17.9 (17.9)          ; 19.3 (19.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L14       ; work         ;
;       |REG_IN:L15|         ; 24.0 (24.0)          ; 24.8 (24.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L15       ; work         ;
;       |REG_IN:L16|         ; 16.2 (16.2)          ; 17.7 (17.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L16       ; work         ;
;       |REG_IN:L17|         ; 29.0 (29.0)          ; 29.6 (29.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L17       ; work         ;
;       |REG_IN:L2|          ; 27.5 (27.5)          ; 27.9 (27.9)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L2        ; work         ;
;       |REG_IN:L3|          ; 21.4 (21.4)          ; 22.4 (22.4)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L3        ; work         ;
;       |REG_IN:L4|          ; 22.5 (22.5)          ; 23.7 (23.7)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L4        ; work         ;
;       |REG_IN:L5|          ; 21.8 (21.8)          ; 23.3 (23.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L5        ; work         ;
;       |REG_IN:L6|          ; 20.5 (20.5)          ; 21.8 (21.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L6        ; work         ;
;       |REG_IN:L7|          ; 26.6 (26.6)          ; 27.2 (27.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L7        ; work         ;
;       |REG_IN:L8|          ; 24.3 (24.3)          ; 25.4 (25.4)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L8        ; work         ;
;       |REG_IN:L9|          ; 20.8 (20.8)          ; 21.8 (21.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_REGISTERS:L0|REG_IN:L9        ; work         ;
;    |topo_SELECTORS:L5|     ; 49.7 (0.0)           ; 51.3 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5                  ; work         ;
;       |Decod7seg:L22|      ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|Decod7seg:L22    ; work         ;
;       |Decod7seg:L23|      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|Decod7seg:L23    ; work         ;
;       |Decod7seg:L24|      ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|Decod7seg:L24    ; work         ;
;       |Decod7seg:L25|      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|Decod7seg:L25    ; work         ;
;       |Decod7seg:L26|      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|Decod7seg:L26    ; work         ;
;       |mux2x1_10:L1|       ; 24.9 (24.9)          ; 25.0 (25.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|mux2x1_10:L1     ; work         ;
;       |mux4x1_30:L18|      ; 8.9 (8.9)            ; 9.5 (9.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|mux4x1_30:L18    ; work         ;
;       |mux4x1_32:L8|       ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|mux4x1_32:L8     ; work         ;
;       |mux4x1_32:L9|       ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|mux4x1_32:L9     ; work         ;
;       |mux8x1:L19|         ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |topo|topo_SELECTORS:L5|mux8x1:L19       ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+----------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; SW[2]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; clock_50 ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; clock_50            ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                    ;
+-----------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ButtonSync:L6|btn0state.SaidaAtiva            ; Unassigned ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ButtonSync:L6|btn1state.SaidaAtiva            ; Unassigned ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FSM_Control:L4|CS.E0                          ; Unassigned ; 354     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; FSM_Control:L4|CS.E1                          ; Unassigned ; 303     ; Latch enable ; no     ; --                   ; --               ; --                        ;
; FSM_Control:L4|CS.E2                          ; Unassigned ; 48      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FSM_Control:L4|STATES~1                       ; Unassigned ; 230     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; clock_50                                      ; Unassigned ; 18      ; Clock        ; no     ; --                   ; --               ; --                        ;
; topo_COUNTERS:L1|FSM_Clock:L0|Equal0~7        ; Unassigned ; 44      ; Clock        ; no     ; --                   ; --               ; --                        ;
; topo_REGISTERS:L0|FSM_Position:L0|enter       ; Unassigned ; 528     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[22]~0 ; Unassigned ; 284     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; topo_SELECTORS:L5|mux8x1:L19|m                ; Unassigned ; 538     ; Clock        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                  ;
+--------------------------------------------------------+---------+
; Name                                                   ; Fan-Out ;
+--------------------------------------------------------+---------+
; topo_SELECTORS:L5|mux8x1:L19|m                         ; 538     ;
; topo_REGISTERS:L0|FSM_Position:L0|enter                ; 528     ;
; FSM_Control:L4|CS.E0                                   ; 354     ;
; FSM_Control:L4|CS.E1                                   ; 303     ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[22]~0          ; 284     ;
; FSM_Control:L4|STATES~1                                ; 230     ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[22]~1          ; 147     ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[22]~1         ; 85      ;
; topo_SELECTORS:L5|mux4x1_32:L8|m[22]~0                 ; 74      ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[22]~1          ; 69      ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[22]~1          ; 59      ;
; topo_SELECTORS:L5|mux4x1_32:L9|Equal2~1                ; 57      ;
; FSM_Control:L4|CS.E2                                   ; 48      ;
; SW[8]~input                                            ; 47      ;
; topo_COUNTERS:L1|FSM_Clock:L0|Equal0~7                 ; 44      ;
; topo_SELECTORS:L5|mux4x1_32:L9|Equal2~0                ; 40      ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[22]~1         ; 37      ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr18             ; 36      ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr19             ; 36      ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[17]~21         ; 35      ;
; topo_COUNTERS:L1|FSM_Clock:L0|Equal4~6                 ; 34      ;
; SW[7]~input                                            ; 31      ;
; topo_SELECTORS:L5|mux4x1_32:L8|m~1                     ; 31      ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[20]~17        ; 27      ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[23]~5          ; 25      ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[25]~3         ; 25      ;
; topo_SELECTORS:L5|mux4x1_32:L9|Equal2~2                ; 25      ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[25]~5          ; 23      ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[22]~1          ; 19      ;
; clock_50~input                                         ; 18      ;
; SW[9]~input                                            ; 18      ;
; SW[1]~input                                            ; 16      ;
; SW[0]~input                                            ; 16      ;
; FSM_Control:L4|STATES~0                                ; 13      ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[25]~3         ; 11      ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[22]~1         ; 11      ;
; topo_COMPARATORS:L2|Comparator1:L0|Equal0~0            ; 10      ;
; FSM_Control:L4|SEL_DISP[1]~0                           ; 10      ;
; FSM_Control:L4|CS.E3                                   ; 10      ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[19]~21        ; 9       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr16             ; 9       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr17             ; 9       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[13]~14               ; 8       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[11]~11               ; 8       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[5]               ; 8       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[5]               ; 8       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[11]~17               ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|Equal1~0               ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[14]~13               ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[10]~12               ; 7       ;
; topo_SELECTORS:L5|Decod7seg:L24|F[6]~0                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[7]~10                ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[9]~9                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[8]~8                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[5]~7                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[6]~6                 ; 7       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[6]               ; 7       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[6]               ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[4]~5                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[0]~4                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[1]~3                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[1]~2                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[2]~1                 ; 7       ;
; topo_SELECTORS:L5|mux4x1_30:L18|m[3]~0                 ; 7       ;
; ButtonSync:L6|btn2state.SaidaAtiva                     ; 6       ;
; ButtonSync:L6|btn3state.SaidaAtiva                     ; 6       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|Equal0~0                 ; 6       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[7]               ; 6       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[7]               ; 6       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[8]               ; 6       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E6                ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E10               ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr17~0           ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E2                ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E9                ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E5                ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E1                ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr19~0           ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E8                ; 5       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E4                ; 5       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[9]               ; 5       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[8]               ; 5       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[4]               ; 5       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[1]               ; 5       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[2]               ; 5       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[3]               ; 5       ;
; ButtonSync:L6|btn1state.SaidaAtiva                     ; 4       ;
; ButtonSync:L6|btn0state.SaidaAtiva                     ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E7                ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E14               ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E11               ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E3                ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E13               ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E12               ; 4       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E0                ; 4       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[9]               ; 4       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|counter[0]               ; 4       ;
; topo_REGISTERS:L0|FSM_Speed:L1|CS.E4                   ; 3       ;
; topo_REGISTERS:L0|FSM_Speed:L1|CS.E3                   ; 3       ;
; topo_REGISTERS:L0|FSM_Speed:L1|CS.E2                   ; 3       ;
; topo_COUNTERS:L1|FSM_Clock:L0|cont1[0]~32              ; 3       ;
; topo_COUNTERS:L1|FSM_Clock:L0|cont5[0]~31              ; 3       ;
; topo_REGISTERS:L0|FSM_Speed:L1|CS.E1                   ; 3       ;
; topo_REGISTERS:L0|FSM_Speed:L1|CS.E0                   ; 3       ;
; topo_SELECTORS:L5|Decod7seg:L24|F[1]~1                 ; 3       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr19~1           ; 3       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr17~1           ; 3       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[4]               ; 3       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[0]               ; 3       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[1]               ; 3       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[2]               ; 3       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[3]               ; 3       ;
; KEY[2]~input                                           ; 2       ;
; KEY[3]~input                                           ; 2       ;
; KEY[1]~input                                           ; 2       ;
; KEY[0]~input                                           ; 2       ;
; topo_REGISTERS:L0|FSM_Speed:L1|CS.E5                   ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|cont1[31]~31             ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[30]~10        ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[30]~8         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[30]~18         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[30]~14         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[30]~12         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[29]~8         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[29]~16         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[29]~12         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[29]~14         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[29]~10         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[28]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[28]~12        ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[28]~14         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[28]~12         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[28]~8          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[27]~8         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[27]~10        ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[27]~10        ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[27]~12         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[27]~10         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[26]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[26]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[26]~8         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[26]~8         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[26]~10         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[26]~8          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[26]~4          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[26]~10         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[25]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[25]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[25]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[25]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[25]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[25]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[25]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[25]~4          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[25]~8          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[25]~10         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[25]~6          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[25]~4          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[25]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[25]~8          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[24]~0         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[24]~2         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[24]~0         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[24]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[24]~6         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[24]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[24]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[24]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[24]~6          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[24]~8          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[24]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[24]~6          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[24]~0          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[24]~6          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[23]~2         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[23]~4         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[23]~2         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[23]~0          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[23]~4          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[23]~6          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[23]~0          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[23]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[23]~4          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[23]~4          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[22]~2         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[22]~0         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[22]~0         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[22]~2         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[22]~0         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[22]~2         ; 2       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[22]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[22]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[22]~0          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[22]~2          ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[22]~2          ; 2       ;
; topo_REGISTERS:L0|FSM_Position:L0|CS.E15               ; 2       ;
; topo_COUNTERS:L1|CONTA_ASC:L2|Add1~0                   ; 2       ;
; topo_COMPARATORS:L2|Comparator1:L0|Equal0~1            ; 2       ;
; topo_COMPARATORS:L2|Comparator2:L1|Equal0~2            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[30]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[30]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[30]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[30]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[30]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[30]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[30]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[30]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[30]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[30]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[30]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[29]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[29]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[29]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[29]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[29]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[28]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[28]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[28]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[28]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[28]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[28]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[28]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[28]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[28]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[28]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[28]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[27]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[27]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[27]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[27]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[27]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[27]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[27]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[27]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[27]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[27]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[27]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[26]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[26]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[26]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[26]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[26]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[26]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[26]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[26]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[25]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[25]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[24]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[24]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[23]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[23]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[23]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[23]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[23]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[23]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[22]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[22]           ; 2       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[22]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[22]            ; 2       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[22]            ; 2       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr16~0           ; 2       ;
; topo_REGISTERS:L0|FSM_Position:L0|WideOr18~0           ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~122                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~118                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~114                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~110                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~106                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~102                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~98                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~94                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~90                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~86                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~82                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~78                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~70                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~66                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~62                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~58                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~54                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~50                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~46                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~42                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~38                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~34                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~30                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~26                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~22                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~18                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~14                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~10                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~6                   ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add0~2                   ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~122                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~118                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~114                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~110                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~106                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~102                 ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~98                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~94                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~90                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~86                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~82                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~78                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~74                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~70                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~66                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~62                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~58                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~54                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~50                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~46                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~42                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~38                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~34                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~30                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~26                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~22                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~18                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~14                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~10                  ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~6                   ; 2       ;
; topo_COUNTERS:L1|FSM_Clock:L0|Add4~2                   ; 2       ;
; ButtonSync:L6|btn2state.EsperaApertar~0                ; 1       ;
; ButtonSync:L6|btn3state.EsperaApertar~0                ; 1       ;
; ButtonSync:L6|btn1state.EsperaApertar~0                ; 1       ;
; ButtonSync:L6|btn0state.EsperaApertar~0                ; 1       ;
; FSM_Control:L4|CS.E1~0                                 ; 1       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[0]~9             ; 1       ;
; topo_COUNTERS:L1|CONTA_DES:L1|counter[3]~8             ; 1       ;
; FSM_Control:L4|CS.E0~0                                 ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[0]~45          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[31]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[31]~55        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[0]~44          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[0]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[31]~54        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[31]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[1]~43          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[0]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[1]~42          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[1]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[2]~53         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[1]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[31]~53         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[2]~41          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[2]~52         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[2]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[31]~52         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[31]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[2]~40          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[2]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[3]~51         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[1]~51          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[0]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[3]~39          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[0]~41         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[31]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[3]~50         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[3]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[1]~50          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[1]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[3]~38          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[3]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[31]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[0]~40         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[0]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[4]~49         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[2]~49          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[4]~37          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[1]~39          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[0]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[1]~39         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[4]~48         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[4]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[2]~48          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[2]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[4]~36          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[4]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[1]~38          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[1]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[0]~37         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[31]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[1]~38         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[1]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[5]~47         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[31]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[3]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[31]~35         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[5]~35          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[2]~37          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[0]~36         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[0]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[2]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[5]~46         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[5]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[0]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[4]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[31]~34         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[31]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[5]~34          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[5]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[31]~33         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[31]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[2]~36          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[2]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[1]~35         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[31]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[3]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[31]~29        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[6]~45         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[1]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[6]~47          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[5]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[0]~33          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[31]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[6]~33          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[31]~32         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[31]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[1]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[0]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[3]~35          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[1]~34         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[1]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[0]~29         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[31]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[0]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[4]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[31]~28        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[31]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[6]~44         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[3]~33          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[2]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[6]~46          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[0]~32          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[0]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[0]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[6]~32          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[0]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[1]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[1]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[3]~34          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[3]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[2]~33         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[0]~28         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[0]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[31]~29        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[2]~29         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[1]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[6]~37         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[5]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[0]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[7]~43         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[31]~23        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[3]~32          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[3]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[7]~45          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[1]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[2]~39          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[1]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[7]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[0]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[0]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[2]~29          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[4]~33          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[2]~32         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[2]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[1]~27         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[31]~28        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[31]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[2]~28         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[2]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[6]~36         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[1]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[7]~42         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[31]~22        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[31]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[4]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[7]~44          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[2]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[2]~38          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[2]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[7]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[1]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[2]~28          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[2]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[4]~32          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[4]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[3]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[1]~26         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[1]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[0]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[4]~27         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[3]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[7]~35         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[2]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[8]~41         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[0]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[4]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[4]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[8]~43          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[3]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[3]~37          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[8]~29          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[2]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[3]~27          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[5]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[4]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[2]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[2]~27         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[1]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[4]~26         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[4]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[7]~34         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[3]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[8]~40         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[8]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[1]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[6]~29          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[5]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[8]~42          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[8]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[4]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[3]~36          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[3]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[8]~28          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[8]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[3]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[3]~26          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[3]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[5]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[5]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[6]~31         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[5]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[2]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[2]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[2]~26         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[2]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[5]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[8]~33         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[4]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[9]~39         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[3]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[2]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[6]~28          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[9]~41          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[6]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[5]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[4]~35          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[9]~27          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[4]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[4]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[6]~29          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[6]~30         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[3]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[4]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[3]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[5]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[5]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[8]~32         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[8]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[6]~27         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[5]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[9]~38         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[9]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[3]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[3]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[7]~27          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[9]~40          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[9]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[6]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[4]~34          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[4]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[9]~26          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[9]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[6]~29          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[5]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[6]~25          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[5]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[6]~28          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[7]~29         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[4]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[4]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[4]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[6]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[10]~31        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[6]~26         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[10]~37        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[4]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[7]~26          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[10]~39         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[7]~29          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[6]~33          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[5]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[10]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[6]~28          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[6]~24          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[7]~27          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[7]~28         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[6]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[5]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[5]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[6]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[10]~30        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[10]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[7]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[10]~36        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[10]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[4]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[4]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[9]~25          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[8]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[10]~38         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[10]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[7]~28          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[6]~32          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[6]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[10]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[10]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[7]~27          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[7]~23          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[7]~26          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[8]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[6]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[5]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[5]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[7]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[11]~29        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[7]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[11]~35        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[6]~17         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[5]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[9]~24          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[9]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[11]~37         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[8]~27          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[7]~31          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[11]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[7]~26          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[7]~22          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[8]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[10]~27        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[7]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[6]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[7]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[11]~28        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[11]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[8]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[11]~34        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[11]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[6]~16         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[10]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[11]~36         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[11]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[8]~26          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[8]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[7]~30          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[7]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[11]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[11]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[8]~25          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[8]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[9]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[10]~26        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[10]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[7]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[6]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[6]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[8]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[12]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[10]~23        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[12]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[7]~15         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[10]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[10]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[9]~25          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[8]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[12]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[8]~24          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[8]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[9]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[10]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[11]~25        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[8]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[7]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[14]~27        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[10]~22        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[10]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[14]~33        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[7]~14         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[11]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[14]~35         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[13]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[9]~24          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[9]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[9]             ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[12]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[12]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[9]~23          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[10]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[11]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[11]~24        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[11]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[10]~19        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[7]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[7]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[10]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[14]~26        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[14]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[11]~21        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[14]~32        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[14]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[8]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[11]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[11]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[14]~34         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[10]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[10]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[13]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[9]~22          ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[9]~_emulated   ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[11]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[12]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[10]~18        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[10]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[8]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[12]~19        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[11]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[15]~25        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[11]~20        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[11]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[15]~31        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[15]~33         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[10]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[10]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[11]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[13]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[13]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[10]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[13]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[14]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[13]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[14]~23        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[11]~17        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[10]~17        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[9]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[12]~18        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[12]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[15]~24        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[12]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[15]~30        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[10]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[14]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[13]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[15]~32         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[11]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[14]~17         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[11]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[13]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[13]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[14]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[14]~22        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[14]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[11]~16        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[11]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[10]~16        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[10]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[14]~17        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[16]~23        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[16]~29        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[11]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[14]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[16]~31         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[11]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[11]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[14]~29         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[13]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[14]~16         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[14]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[15]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[15]~21        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[12]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[12]~15        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[11]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[14]~16        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[14]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[16]~22        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[15]~19        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[14]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[16]~28        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[12]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[15]~17         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[16]~30         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[12]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[14]~28         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[15]~15         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[14]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[13]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[14]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[15]~22         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[15]~20        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[14]~15        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[12]~14        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[12]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[15]~15        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[17]~21        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[15]~18        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[17]~27        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[14]~13        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[15]~16         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[17]~29         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[13]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[15]~27         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[15]~14         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[14]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[14]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[15]~17         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[16]~21         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[16]~19        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[14]~14        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[14]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[13]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[15]~14        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[17]~20        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[17]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[16]~17        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[17]~26        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[17]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[14]~12        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[14]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[16]~15         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[17]~28         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[17]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[14]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[15]~26         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[16]~13         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[15]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[15]~16         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[16]~20         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[16]~18        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[15]~13        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[15]~13        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[14]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[16]~13        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[18]~19        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[16]~16        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[18]~25        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[15]~11        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[16]~14         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[18]~27         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[15]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[16]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[16]~12         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[15]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[15]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[16]~15         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[17]~19         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[17]~17        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[15]~12        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[15]~12        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[16]~12        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[18]~18        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[18]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[17]~15        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[18]~24        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[18]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[15]~10        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[15]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[17]~13         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[18]~26         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[18]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[16]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[16]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[17]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[16]~17         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[16]~14         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[17]~18         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[17]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[17]~16        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[17]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[16]~11        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[16]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[17]~11        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[19]~17        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[17]~14        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[17]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[19]~23        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[16]~9         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[17]~12         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[17]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[19]~25         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[17]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L4|signalshift[17]~23         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[19]~11         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L7|signalshift[18]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[16]~16         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L6|signalshift[16]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L9|signalshift[17]~13         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[19]~17         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L8|signalshift[18]            ; 1       ;
; topo_REGISTERS:L0|REG_IN:L11|signalshift[18]~15        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[16]~10        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L10|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L13|signalshift[17]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[17]~10        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L12|signalshift[17]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[19]~16        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L15|signalshift[19]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L14|signalshift[18]           ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[19]~22        ; 1       ;
; topo_REGISTERS:L0|REG_IN:L17|signalshift[19]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[16]~8         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L16|signalshift[16]~_emulated ; 1       ;
; topo_REGISTERS:L0|REG_IN:L3|signalshift[18]~11         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[19]~24         ; 1       ;
; topo_REGISTERS:L0|REG_IN:L2|signalshift[19]~_emulated  ; 1       ;
; topo_REGISTERS:L0|REG_IN:L5|signalshift[18]            ; 1       ;
+--------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                             ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; Status ; ID   ; Category   ; Rule Description                             ; Severity ; Information ; Area ; Extra Information ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; ----   ; ---- ; Disclaimer ; Errors were found before rules were checked. ; None     ; ----        ;      ;                   ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC7C7F23C8 for design "TestDrive"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "SW[2]" -- illegal location assignment PIN_AF9 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "SW[3]" -- illegal location assignment PIN_AF10 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "SW[4]" -- illegal location assignment PIN_AD11 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "SW[5]" -- illegal location assignment PIN_AD12 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "SW[6]" -- illegal location assignment PIN_AE11 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "HEX0[0]" -- illegal location assignment PIN_AE26 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX0[1]" -- illegal location assignment PIN_AE27 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX0[2]" -- illegal location assignment PIN_AE28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX0[3]" -- illegal location assignment PIN_AG27 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX0[4]" -- illegal location assignment PIN_AF28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX0[5]" -- illegal location assignment PIN_AG28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX0[6]" -- illegal location assignment PIN_AH28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[0]" -- illegal location assignment PIN_AJ29 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[1]" -- illegal location assignment PIN_AH29 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[2]" -- illegal location assignment PIN_AH30 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[3]" -- illegal location assignment PIN_AG30 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[4]" -- illegal location assignment PIN_AF29 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[5]" -- illegal location assignment PIN_AF30 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX1[6]" -- illegal location assignment PIN_AD27 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[0]" -- illegal location assignment PIN_AB23 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[1]" -- illegal location assignment PIN_AE29 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[2]" -- illegal location assignment PIN_AD29 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[3]" -- illegal location assignment PIN_AC28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[4]" -- illegal location assignment PIN_AD30 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[5]" -- illegal location assignment PIN_AC29 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX2[6]" -- illegal location assignment PIN_AC30 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX3[0]" -- illegal location assignment PIN_AD26 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX3[1]" -- illegal location assignment PIN_AC27 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX3[2]" -- illegal location assignment PIN_AD25 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX3[3]" -- illegal location assignment PIN_AC25 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX3[4]" -- illegal location assignment PIN_AB28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX3[5]" -- illegal location assignment PIN_AB25 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX4[0]" -- illegal location assignment PIN_AA24 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX4[1]" -- illegal location assignment PIN_Y23 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX4[2]" -- illegal location assignment PIN_Y24 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX4[4]" -- illegal location assignment PIN_W24 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX4[5]" -- illegal location assignment PIN_V23 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX4[6]" -- illegal location assignment PIN_W25 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[0]" -- illegal location assignment PIN_V25 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[1]" -- illegal location assignment PIN_AA28 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[2]" -- illegal location assignment PIN_Y27 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[3]" -- illegal location assignment PIN_AB27 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[4]" -- illegal location assignment PIN_AB26 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[5]" -- illegal location assignment PIN_AA26 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "HEX5[6]" -- illegal location assignment PIN_AA25 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 10
Error (171016): Can't place node "LEDR[2]" -- illegal location assignment PIN_V17 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 11
Error (171016): Can't place node "LEDR[4]" -- illegal location assignment PIN_W17 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 11
Error (171016): Can't place node "LEDR[7]" -- illegal location assignment PIN_W20 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 11
Error (171016): Can't place node "SW[9]" -- illegal location assignment PIN_AE12 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "SW[8]" -- illegal location assignment PIN_AD10 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "SW[7]" -- illegal location assignment PIN_AC9 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "clock_50" -- illegal location assignment PIN_AF14 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 7
Error (171016): Can't place node "SW[1]" -- illegal location assignment PIN_AC12 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 8
Error (171016): Can't place node "KEY[2]" -- illegal location assignment PIN_W15 File: C:/Users/artur/Documents/GitHub/TestDrive/Files/topo.vhd Line: 9
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (11802): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 55 errors, 3 warnings
    Error: Peak virtual memory: 820 megabytes
    Error: Processing ended: Sun Jun 04 20:26:22 2017
    Error: Elapsed time: 00:00:05
    Error: Total CPU time (on all processors): 00:00:06


