\section*{結論}
0.18\,\si{\micro\meter} CMOS 向けに，最小限の追加マスクで実現可能な FeFET モジュールを実証した。今後は，アレイレベルでの歩留まり改善とセンス回路との協調最適化に取り組む。
