 2
行政院國家科學委員會補助專題研究計畫 
適用於多媒體系統之可重組化前端電路設計(3/3) 
計畫編號：NSC98-2220-E-002-028 
執行期間： 98 年 8 月 1 日至 99 年 7 月 31 日 
計畫主持人：呂良鴻   
計畫參與人員：魏軍浩 游建威 
執行單位：國立臺灣大學電子工程學研究所 
 
 
中文摘要 
近年來，多媒體相關技術被廣泛使用在我們
的日常生活，其主要應用涵蓋了娛樂、教育及
通訊等不同的層面。傳統上，多媒體影音內容
藉由訊號線傳遞到周邊設備，由於受限於有線
網路的架設，在使用上造成了很大的不便。有
鑑於此，我們將提出一無線多媒體傳輸系統，
以解決目前所存在的限制，而本子計畫執行的
重點，則是開發適用於多媒體系統之混合訊號
前端電路模組。在現有的應用中，多媒體影音
訊號的特性有很大的差異，可為數位或類比的
形式，而其頻寬、解析度及傳輸速率等也都各
不相同。因此，各種傳輸介面規格陸續被採用
在不同的應用中，造成硬體相容的困擾。本計
畫的構想，是希望能藉由可重組化電路技術的
開發，依據所接收之訊號的性質及格式，自動
調整電路的參數及架構，實現一可操作在多重
模式及多重規格的混合訊號前端電路，以達到
降低製作成本及系統複雜度的目的。最後將所
開發出之電路模組與其他子計畫之區塊進行整
合，完成無線多媒體傳輸介面晶片系統之設計
及製作。 
關鍵字：多媒體、無線通訊、可重組化 
 
Abstract 
Recently, multimedia technologies have been 
widely used in our daily lives for entertainment, 
education and communication purposes. Typically, 
the multimedia contents are transmitted from the 
signal sources to the periphery devices through 
cables. In order to alleviate the inconvenience due 
to the wireline signal transmission, a wireless 
multimedia transceiver SOC is proposed. The 
target for this subproject is the development of 
the mixed-signal frontend circuits. In the existing 
systems, the multimedia signals can be in either 
analog or digital form with very different 
bandwidth, data rate and resolution. Various 
interface standards such as VGA, Component, 
Composite, DVI and HDMI have been adopted to 
support the signal transmission. With the diversity 
in the interface standards, it is desirable to have a 
fully integrated frontend module which can 
support various operation modes. In the circuit 
implementation, a reconfigurable mixed-signal 
technique is proposed for the design of the 
multimedia wireless transceiver. As the circuit 
architecture and parameters of the frontend 
module being adjusted according to the format of 
the input signals, multi-stand and multi-mode 
operations can be achieved with minimum hard- 
ware cost and system complexity. Therefore, a 
single-chip solution suitable for general-purpose 
multimedia applications can be realized by acco- 
mmodating various interface standards mono- 
lithically. 
 
Keywords: multi-media, wireless, reconfigurable 
 
一、計畫緣由及目的 
本子計畫的研究重點在於多媒體無線傳輸系
統中之訊號前端處理，在系統的建構上，可區
分為傳送端及接收端的電路模組。其中傳送端
的功能為接收多媒體電子產品的輸出訊號，包
括電腦、音響、光碟機、有線及無線電視等，
此一訊號視輸出產品的種類，可為數位或類比
的形式，也可為各種不同的規格。在經過前端
電路進行訊號的分類及讀取之後，以數位方式
 4
與數位類比轉換器無疑是最重要的模組，其中
類比數位轉換器已於前一年計劃中階段中設計
並下線完成，目前正進行參數的量測，而本年
度主要進行數位類比轉換器的設計與模擬。在
一般高速 DAC 中，最常採用的是電流式架構，
這類透過電流切換的方式進行轉換的架構透過
消耗大量的功耗，換取相當高的操作速度，然
而在電流式 DAC 中，最大能夠操作的速度除了
電流切換的效率外，電流單元的輸出阻抗也是
相當重要的因素，隨著頻率升高，電流單元的
輸出阻抗會漸漸下降，過低的阻抗會造成等效
的輸出阻抗會隨著輸入的數位值變化(也就是
與切換後的電流單元並聯，造成等效阻抗下
降)，這類跟輸入有關的阻抗變化，會對輸出訊
號的品質造成非常嚴重的扭曲，這代表電流式
DAC 中，通常速度的上限受限於電流單元的輸
出阻抗特性，  而由於本子計畫將會處理視訊
的信號，需要高速中解析度的數位類比轉換
器，固針對在高速運作下數位類比轉換器的瓶
頸，設計了一個前置編碼電路，以提高輸出訊
號品質，這是由於輸入為數位訊號，這代表可
以毫無失真的延遲輸出並進行處裡，利用這樣
的特性，我們可以先將輸入訊號延遲一定的時
間，透過額外的信號處裡電路來校正輸出阻抗
隨著輸入訊號變化的偏移，透過這樣的機制，
將可大大提昇電路的性能。 
數位類比轉換器電路 
整體電路架構如圖二所示，包含了遍怖整顆
晶片的偏壓電路、為了提高匹配而分為熱編碼
與二進位碼的電流切換單元、驅動與消彈跳電
路、熱編碼編解碼器與提高操作速度採用的極
點校正器。 
偏壓電路 
由於 DAC 內元件分布面積相當大，電晶體
的特性變異會隨著擺放距離而增大，故必須放
棄透過電壓直接偏壓電流源的方式，對於遠距
離的電流單元，採用電流傳遞的方式偏壓，偏
壓架構如偏壓電路架構圖三所示。在本設計中
所有的偏壓電流都是根據根偏壓電路產生的偏
壓電流來決定，根偏壓電路採用常見的偏壓產
生電路，電流主要由電晶體的大小與偏壓電阻
決定，額外拉出的控制節點可以在晶片外面透
過電壓調整的方式微調偏壓電流的大小，如圖
四所示。 
電流單元 
電流單元主要由切換開關與直流電流源與
其近端偏壓構成，為了簡潔表現，圖五與圖六
分別包含了這些電路，圖中標示了寄生電容的
位置，在佈局時必須非常小心的避免可能造成
匹配惡化的情形，與盡量降低寄生電容的大小。 
而由於 DAC 電路所佔面積相當的大，這些
電流單元隨著位置不同產生的變異也必須先估
定，變異的程度主要跟電流單元的面積成相反
的關係，透過如圖七的蒙地卡羅模擬，我們可
以估計出最糟狀態下電流單元的變異，此法可
以找出最佳的電流元大小，最後並進行如圖八
輸出阻抗的模擬，以確保其可以正常工作在
10-bit 500-MHz 的條件下。 
 
圖四 根偏壓電路             圖五 電流單元            圖六 電流單元偏壓 
 6
frequency detector, PD) 、一個相位偵測器
(Phase detector, PD)、兩個電荷幫浦 (Charge 
pump, CP)、一個延遲鎖定迴路(Delay lock loop, 
DLL)、兩個倍頻器(Frequency Multiplier)、迴圈
濾波器(Loop filter)部分電容以外接的方式實
現，另外為了量測上頻率的同步內建一個除十
電路，其頻率等同於輸入資料速率。 
以下為本次設計的架構圖，如圖一所示，動
作原理如下: 
首先，輸入頻率(頻率等同於輸入資料速率) 
以除十電路產生參考時脈(以模擬接收到的時
脈)，並由外部輸入測試資料。將參考時脈輸入
DLL 進行鎖定，在多相位的 DLL 鎖定後，利
用其正負緣變化的結合產生五倍頻的輸出，共
產生兩組為參考時脈 5 倍相位差 90°的時脈以
提供各個通道使用。以此時脈輸入待測的通道
經由相位內插器輸入半速率的相位偵測器進行
資料與時脈的相位誤差偵測，並將得到的資訊
傳回相位內插器對相位做調整，使得取樣點能
落在最佳的位置，以達到資料回復的效果。 
Delay line: 
圖二(a)為本次設計所使用的 Delay Cell，以
Differential Pair 為基本架構其中 M3M4 是用來
調整 Delay，M7M8 是為了提供在 Vctrl 較低時
的負載，M5M6 是為了增加輸出的電壓振幅並
提供在 Vctrl 較高時的負載，而使用電晶體
M7M8 作為負載的好處是其相較於以電阻作負
載在面對控制電壓變化時在延遲上的變化較為
緩和(如圖二(b)中，居上方的線為以電阻作負
載，居下方的線為以電晶體作負載)，這將對輸
出訊號所產生的抖動有較佳的結果，並在經過
M3M4 偏壓的變化使此電路的延遲具有隨控制
電壓升高而延遲單調上昇的特性。 
本次設計所使用的 Delay Line 為串接二十
個 Delay Cell 組成，在輸入前經由一組 Delay 
Line Buffer 將輸入信號做一個飽和的動作，讓
後面的電壓振幅皆能一致讓不匹配的情形降到
最低，並以每四個為一單位(代表五分之一個周
期)，挑選五個 Delay Cell 為一組以產生五倍頻
的時脈，並以同樣方式挑選其相鄰的 Delay Cell
為一組以產生五倍頻的時脈，以取得一組半速
 
圖十 消彈跳與驅動緩衝電路             圖十一 輸出阻抗變化示意圖 
 
圖十二 ADC電路佈局             圖十三 230-MHz sinusoid wave 模擬結果 
 8 
圖十五 組成電路模組 
 
圖十六 晶片量測結果 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/03
國科會補助計畫
計畫名稱: 子計畫二：適用於多媒體系統之可重組化前端電路設計(3/3)
計畫主持人: 呂良鴻
計畫編號: 98-2220-E-002-003- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
