Compilation report for RESDMAC
Sun Aug 20 18:31:05 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Analysis & Synthesis Summary
  9. Analysis & Synthesis Settings
 10. Parallel Compilation
 11. Analysis & Synthesis Source Files Read
 12. Analysis & Synthesis Resource Usage Summary
 13. Analysis & Synthesis Resource Utilization by Entity
 14. Analysis & Synthesis IP Cores Summary
 15. State Machine - |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg
 16. Registers Removed During Synthesis
 17. General Register Statistics
 18. Inverted Register Statistics
 19. Multiplexer Restructuring Statistics (No Restructuring Performed)
 20. Parameter Settings for User Entity Instance: PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component
 21. altpll Parameter Settings by Entity Instance
 22. Port Connectivity Checks: "registers:u_registers"
 23. Elapsed Time Per Partition
 24. Analysis & Synthesis Equations
 25. Analysis & Synthesis Messages
 26. Fitter Summary
 27. Fitter Settings
 28. Parallel Compilation
 29. Ignored Assignments
 30. Incremental Compilation Preservation Summary
 31. Incremental Compilation Partition Settings
 32. Incremental Compilation Placement Preservation
 33. Fitter Equations
 34. Pin-Out File
 35. Fitter Resource Usage Summary
 36. Fitter Partition Statistics
 37. Input Pins
 38. Output Pins
 39. Bidir Pins
 40. I/O Bank Usage
 41. All Package Pins
 42. PLL Summary
 43. PLL Usage
 44. Output Pin Default Load For Reported TCO
 45. Fitter Resource Utilization by Entity
 46. Delay Chain Summary
 47. Pad To Core Delay Chain Fanout
 48. Control Signals
 49. Global & Other Fast Signals
 50. Non-Global High Fan-Out Signals
 51. Other Routing Usage Summary
 52. LAB Logic Elements
 53. LAB-wide Signals
 54. LAB Signals Sourced
 55. LAB Signals Sourced Out
 56. LAB Distinct Inputs
 57. Fitter Device Options
 58. Operating Settings and Conditions
 59. Estimated Delay Added for Hold Timing Summary
 60. Estimated Delay Added for Hold Timing Details
 61. Fitter Messages
 62. Fitter Suppressed Messages
 63. Assembler Summary
 64. Assembler Settings
 65. Assembler Generated Files
 66. Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.sof
 67. Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pof
 68. Assembler Messages
 69. Legal Notice
 70. TimeQuest Timing Analyzer Summary
 71. Parallel Compilation
 72. SDC File List
 73. Clocks
 74. Slow Model Fmax Summary
 75. Slow Model Setup Summary
 76. Slow Model Hold Summary
 77. Slow Model Recovery Summary
 78. Slow Model Removal Summary
 79. Slow Model Minimum Pulse Width Summary
 80. Slow Model Setup: 'n/a'
 81. Slow Model Setup: 'sclk'
 82. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 83. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 84. Slow Model Hold: 'n/a'
 85. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 86. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 87. Slow Model Hold: 'sclk'
 88. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 89. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 90. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 91. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 92. Slow Model Minimum Pulse Width: 'sclk'
 93. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 94. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 95. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Propagation Delay
101. Minimum Propagation Delay
102. Output Enable Times
103. Minimum Output Enable Times
104. Output Disable Times
105. Minimum Output Disable Times
106. Fast Model Setup Summary
107. Fast Model Hold Summary
108. Fast Model Recovery Summary
109. Fast Model Removal Summary
110. Fast Model Minimum Pulse Width Summary
111. Fast Model Setup: 'n/a'
112. Fast Model Setup: 'sclk'
113. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
114. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
115. Fast Model Hold: 'n/a'
116. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
117. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
118. Fast Model Hold: 'sclk'
119. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
120. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
121. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
122. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
123. Fast Model Minimum Pulse Width: 'sclk'
124. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
125. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
126. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
127. Setup Times
128. Hold Times
129. Clock to Output Times
130. Minimum Clock to Output Times
131. Propagation Delay
132. Minimum Propagation Delay
133. Output Enable Times
134. Minimum Output Enable Times
135. Output Disable Times
136. Minimum Output Disable Times
137. Multicorner Timing Analysis Summary
138. Setup Times
139. Hold Times
140. Clock to Output Times
141. Minimum Clock to Output Times
142. Progagation Delay
143. Minimum Progagation Delay
144. Setup Transfers
145. Hold Transfers
146. Recovery Transfers
147. Removal Transfers
148. Report TCCS
149. Report RSKM
150. Unconstrained Paths
151. TimeQuest Timing Analyzer Messages
152. Design Assistant Summary
153. Design Assistant Settings
154. Critical Violations
155. High Violations
156. Medium Violations
157. Information only Violations
158. Design Assistant Messages
159. Design Assistant Suppressed Messages
160. EDA Netlist Writer Summary
161. Simulation Settings
162. Simulation Generated Files
163. EDA Netlist Writer Messages
164. Flow Messages
165. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Sun Aug 20 18:31:05 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 774 / 4,608 ( 17 % )                            ;
;     Total combinational functions  ; 627 / 4,608 ( 14 % )                            ;
;     Dedicated logic registers      ; 427 / 4,608 ( 9 % )                             ;
; Total registers                    ; 427                                             ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 08/20/2023 18:30:51 ;
; Main task         ; Compilation         ;
; Revision Name     ; RESDMAC             ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                               ;
+-------------------------------------------------+------------------------------------------------------------------------------+--------------------------------+-------------+----------------+
; Assignment Name                                 ; Value                                                                        ; Default Value                  ; Entity Name ; Section Id     ;
+-------------------------------------------------+------------------------------------------------------------------------------+--------------------------------+-------------+----------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP             ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_ANY_RAM_SIZE_FOR_RECOGNITION              ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_ANY_ROM_SIZE_FOR_RECOGNITION              ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION   ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_SHIFT_REGISTER_MERGING_ACROSS_HIERARCHIES ; Always                                                                       ; Auto                           ; --          ; --             ;
; AUTO_PACKED_REGISTERS_STRATIXII                 ; Normal                                                                       ; Auto                           ; --          ; --             ;
; AUTO_SHIFT_REGISTER_RECOGNITION                 ; Always                                                                       ; Auto                           ; --          ; --             ;
; COMPILER_SIGNATURE_ID                           ; 4681953352956.169255265121048                                                ; --                             ; --          ; --             ;
; CYCLONEII_OPTIMIZATION_TECHNIQUE                ; Speed                                                                        ; Balanced                       ; --          ; --             ;
; EDA_OUTPUT_DATA_FORMAT                          ; Verilog Hdl                                                                  ; --                             ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                             ; ModelSim-Altera (Verilog)                                                    ; <None>                         ; --          ; --             ;
; ENABLE_DRC_SETTINGS                             ; On                                                                           ; Off                            ; --          ; --             ;
; ENABLE_SIGNALTAP                                ; On                                                                           ; --                             ; --          ; --             ;
; FITTER_EFFORT                                   ; Standard Fit                                                                 ; Auto Fit                       ; --          ; --             ;
; IP_TOOL_NAME                                    ; ALTPLL                                                                       ; --                             ; --          ; --             ;
; IP_TOOL_VERSION                                 ; 13.0                                                                         ; --                             ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP                          ; 85                                                                           ; --                             ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP                          ; 0                                                                            ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.bsf                                                                    ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll_inst.v                                                                 ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll_bb.v                                                                   ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.inc                                                                    ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.cmp                                                                    ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.ppf                                                                    ; --                             ; --          ; --             ;
; MUX_RESTRUCTURE                                 ; Off                                                                          ; Auto                           ; --          ; --             ;
; OPTIMIZE_HOLD_TIMING                            ; All Paths                                                                    ; IO Paths and Minimum TPD Paths ; --          ; --             ;
; PARTITION_COLOR                                 ; 16764057                                                                     ; --                             ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL             ; PLACEMENT_AND_ROUTING                                                        ; --                             ; --          ; Top            ;
; PARTITION_NETLIST_TYPE                          ; SOURCE                                                                       ; --                             ; --          ; Top            ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                  ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA         ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_MAP_LOGIC_TO_MEMORY_FOR_AREA ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION         ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING            ; On                                                                           ; Off                            ; --          ; --             ;
; PLACEMENT_EFFORT_MULTIPLIER                     ; 2.0                                                                          ; 1.0                            ; --          ; --             ;
; POWER_BOARD_THERMAL_MODEL                       ; None (CONSERVATIVE)                                                          ; --                             ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION                   ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                        ; --                             ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY                        ; output_files                                                                 ; --                             ; --          ; --             ;
; REMOVE_REDUNDANT_LOGIC_CELLS                    ; On                                                                           ; Off                            ; --          ; --             ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL                ; MAXIMUM                                                                      ; Normal                         ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\cpu_sm                                  ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\datapath                                ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\fifo                                    ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\registers                               ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\scsi_sm                                 ; --                             ; --          ; --             ;
; SLD_FILE                                        ; C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/stp1_auto_stripped.stp ; --                             ; --          ; --             ;
; SMART_RECOMPILE                                 ; On                                                                           ; Off                            ; --          ; --             ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS                   ; On                                                                           ; Off                            ; --          ; --             ;
; USE_SIGNALTAP_FILE                              ; output_files/stp1.stp                                                        ; --                             ; --          ; --             ;
+-------------------------------------------------+------------------------------------------------------------------------------+--------------------------------+-------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:02     ; 1.0                     ; 4658 MB             ; 00:00:02                           ;
; Fitter                    ; 00:00:05     ; 2.3                     ; 5365 MB             ; 00:00:03                           ;
; Assembler                 ; 00:00:00     ; 1.0                     ; 4574 MB             ; 00:00:00                           ;
; TimeQuest Timing Analyzer ; 00:00:01     ; 1.0                     ; 4624 MB             ; 00:00:01                           ;
; Design Assistant          ; 00:00:00     ; 1.0                     ; 4561 MB             ; 00:00:00                           ;
; EDA Netlist Writer        ; 00:00:01     ; 1.0                     ; 4568 MB             ; 00:00:00                           ;
; Total                     ; 00:00:09     ; --                      ; --                  ; 00:00:06                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; Design Assistant          ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; EDA Netlist Writer        ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off RESDMAC -c RESDMAC
quartus_fit --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
quartus_asm --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
quartus_sta RESDMAC -c RESDMAC
quartus_drc --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
quartus_eda --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sun Aug 20 18:30:53 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 901                                             ;
;     Total combinational functions  ; 621                                             ;
;     Dedicated logic registers      ; 427                                             ;
; Total registers                    ; 427                                             ;
; Total pins                         ; 81                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C5T144C8        ;                    ;
; Top-level entity name                                                      ; RESDMAC            ; RESDMAC            ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Restructure Multiplexers                                                   ; Off                ; Auto               ;
; Remove Redundant Logic Cells                                               ; On                 ; Off                ;
; Optimization Technique                                                     ; Speed              ; Balanced           ;
; Perform WYSIWYG Primitive Resynthesis                                      ; On                 ; Off                ;
; Auto Shift Register Replacement                                            ; Always             ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Always             ; Auto               ;
; Allow Any RAM Size For Recognition                                         ; On                 ; Off                ;
; Allow Any ROM Size For Recognition                                         ; On                 ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; On                 ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                             ;
+------------------------------------+-----------------+-----------------------------+---------------------------------------------------------------------+---------+
; File Name with User-Entered Path   ; Used in Netlist ; File Type                   ; File Name with Absolute Path                                        ; Library ;
+------------------------------------+-----------------+-----------------------------+---------------------------------------------------------------------+---------+
; ../RTL/SCSI_SM/SCSI_SM_INTERNALS.v ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/SCSI_SM/SCSI_SM_INTERNALS.v    ;         ;
; ../RTL/PLL.v                       ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/PLL.v                          ;         ;
; ../RTL/SCSI_SM/SCSI_SM.v           ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/SCSI_SM/SCSI_SM.v              ;         ;
; ../RTL/Registers/registers_term.v  ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers_term.v     ;         ;
; ../RTL/Registers/registers_istr.v  ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers_istr.v     ;         ;
; ../RTL/Registers/registers_cntr.v  ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers_cntr.v     ;         ;
; ../RTL/Registers/registers.v       ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers.v          ;         ;
; ../RTL/Registers/addr_decoder.v    ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/addr_decoder.v       ;         ;
; ../RTL/FIFO/fifo_write_strobes.v   ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_write_strobes.v      ;         ;
; ../RTL/FIFO/fifo_full_empty_ctr.v  ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_full_empty_ctr.v     ;         ;
; ../RTL/FIFO/fifo_byte_ptr.v        ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_byte_ptr.v           ;         ;
; ../RTL/FIFO/fifo_3bit_cntr.v       ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_3bit_cntr.v          ;         ;
; ../RTL/FIFO/fifo.v                 ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo.v                    ;         ;
; ../RTL/datapath/datapath_scsi.v    ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_scsi.v       ;         ;
; ../RTL/datapath/datapath_output.v  ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_output.v     ;         ;
; ../RTL/datapath/datapath_input.v   ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_input.v      ;         ;
; ../RTL/datapath/datapath_24dec.v   ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_24dec.v      ;         ;
; ../RTL/datapath/datapath_8b_MUX.v  ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_8b_MUX.v     ;         ;
; ../RTL/datapath/datapath.v         ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath.v            ;         ;
; ../RTL/CPU_SM/cpudff5.v            ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff5.v               ;         ;
; ../RTL/CPU_SM/cpudff4.v            ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff4.v               ;         ;
; ../RTL/CPU_SM/cpudff3.v            ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff3.v               ;         ;
; ../RTL/CPU_SM/cpudff2.v            ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff2.v               ;         ;
; ../RTL/CPU_SM/cpudff1.v            ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff1.v               ;         ;
; ../RTL/CPU_SM/CPU_SM_output.v      ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/CPU_SM_output.v         ;         ;
; ../RTL/CPU_SM/CPU_SM_inputs.v      ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/CPU_SM_inputs.v         ;         ;
; ../RTL/CPU_SM/CPU_SM.v             ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/CPU_SM.v                ;         ;
; ../RTL/RESDMAC.v                   ; yes             ; User Verilog HDL File       ; C:/Users/mbtay/SDMAC-Replacement/RTL/RESDMAC.v                      ;         ;
; atpll.v                            ; yes             ; User Wizard-Generated File  ; C:/Users/mbtay/SDMAC-Replacement/Quartus/atpll.v                    ;         ;
; altpll.tdf                         ; yes             ; Megafunction                ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf        ;         ;
; aglobal130.inc                     ; yes             ; Megafunction                ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc    ;         ;
; stratix_pll.inc                    ; yes             ; Megafunction                ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc   ;         ;
; stratixii_pll.inc                  ; yes             ; Megafunction                ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc ;         ;
; cycloneii_pll.inc                  ; yes             ; Megafunction                ; c:/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc ;         ;
+------------------------------------+-----------------+-----------------------------+---------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                           ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Estimated Total logic elements              ; 901                                                     ;
;                                             ;                                                         ;
; Total combinational functions               ; 621                                                     ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 442                                                     ;
;     -- 3 input functions                    ; 116                                                     ;
;     -- <=2 input functions                  ; 63                                                      ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 621                                                     ;
;     -- arithmetic mode                      ; 0                                                       ;
;                                             ;                                                         ;
; Total registers                             ; 427                                                     ;
;     -- Dedicated logic registers            ; 427                                                     ;
;     -- I/O registers                        ; 0                                                       ;
;                                             ;                                                         ;
; I/O pins                                    ; 81                                                      ;
; Embedded Multiplier 9-bit elements          ; 0                                                       ;
; Total PLLs                                  ; 1                                                       ;
;     -- PLLs                                 ; 1                                                       ;
;                                             ;                                                         ;
; Maximum fan-out node                        ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 105                                                     ;
; Total fan-out                               ; 3549                                                    ;
; Average fan-out                             ; 3.14                                                    ;
+---------------------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                     ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                          ; Library Name ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 621 (15)          ; 427 (4)      ; 0           ; 0            ; 0       ; 0         ; 81   ; 0            ; |RESDMAC                                                                                     ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 170 (6)           ; 30 (30)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM                                                                     ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 29 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                       ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 76 (76)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                     ; work         ;
;       |cpudff1:u_cpudff1|                     ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                   ; work         ;
;       |cpudff2:u_cpudff2|                     ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                   ; work         ;
;       |cpudff3:u_cpudff3|                     ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                   ; work         ;
;       |cpudff4:u_cpudff4|                     ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                   ; work         ;
;       |cpudff5:u_cpudff5|                     ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                   ; work         ;
;    |PLL:u_PLL|                                ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|PLL:u_PLL                                                                           ; work         ;
;       |atpll:APLL_inst|                       ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst                                                           ; work         ;
;          |altpll:altpll_component|            ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component                                   ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 34 (2)            ; 42 (20)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                   ; work         ;
;       |SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS| ; 32 (32)           ; 22 (22)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS                             ; work         ;
;    |datapath:u_datapath|                      ; 177 (2)           ; 56 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath                                                                 ; work         ;
;       |datapath_input:u_datapath_input|       ; 57 (57)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                                 ; work         ;
;       |datapath_output:u_datapath_output|     ; 56 (56)           ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                               ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 62 (24)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                   ; work         ;
;          |datapath_24dec:u_datapath_24dec|    ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec   ; work         ;
;          |datapath_8b_MUX:u_datapath_8b_MUX|  ; 36 (36)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX ; work         ;
;    |fifo:int_fifo|                            ; 200 (168)         ; 281 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo                                                                       ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 3 (3)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                         ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 3 (3)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                        ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 18 (18)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                                 ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                              ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                    ; work         ;
;    |registers:u_registers|                    ; 25 (1)            ; 14 (2)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers                                                               ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                   ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 1 (1)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                               ; work         ;
;       |registers_istr:u_registers_istr|       ; 2 (2)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                               ; work         ;
;       |registers_term:u_registers_term|       ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                               ; work         ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                 ;
+--------+--------------+---------+--------------+--------------+------------------------------------+--------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                    ; IP Include File                                  ;
+--------+--------------+---------+--------------+--------------+------------------------------------+--------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst ; C:/Users/mbtay/SDMAC-Replacement/Quartus/atpll.v ;
+--------+--------------+---------+--------------+--------------+------------------------------------+--------------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg                                                                                                                                                                                                                                                                            ;
+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Name          ; state_reg.s30 ; state_reg.s28 ; state_reg.s26 ; state_reg.s25 ; state_reg.s24 ; state_reg.s22 ; state_reg.s20 ; state_reg.s19 ; state_reg.s18 ; state_reg.s17 ; state_reg.s16 ; state_reg.s14 ; state_reg.s12 ; state_reg.s10 ; state_reg.s9 ; state_reg.s8 ; state_reg.s6 ; state_reg.s4 ; state_reg.s3 ; state_reg.s2 ; state_reg.s1 ; state_reg.s0 ;
+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; state_reg.s0  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; state_reg.s1  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 1            ;
; state_reg.s2  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 1            ;
; state_reg.s3  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 1            ;
; state_reg.s4  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s6  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s8  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s9  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s10 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s12 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s14 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s16 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s17 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s18 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s19 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s20 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s22 ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s24 ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s25 ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s26 ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s28 ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s30 ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                            ;
+---------------------------------------------------------------------+-------------------------------------------------------------------------+
; Register name                                                       ; Reason for Removal                                                      ;
+---------------------------------------------------------------------+-------------------------------------------------------------------------+
; CPU_SM:u_CPU_SM|CCRESET_                                            ; Merged with SCSI_SM:u_SCSI_SM|CRESET_                                   ;
; registers:u_registers|registers_istr:u_registers_istr|E_INT         ; Merged with registers:u_registers|registers_istr:u_registers_istr|INT_F ;
; registers:u_registers|registers_istr:u_registers_istr|INTS          ; Merged with registers:u_registers|registers_istr:u_registers_istr|INT_F ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~4 ; Lost fanout                                                             ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~5 ; Lost fanout                                                             ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~6 ; Lost fanout                                                             ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~7 ; Lost fanout                                                             ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~8 ; Lost fanout                                                             ;
; Total Number of Removed Registers = 8                               ;                                                                         ;
+---------------------------------------------------------------------+-------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 427   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 105   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 256   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------+
; Inverted Register Statistics                                             ;
+----------------------------------------------------------------+---------+
; Inverted Register                                              ; Fan out ;
+----------------------------------------------------------------+---------+
; CPU_SM:u_CPU_SM|BGRANT_                                        ; 4       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                     ; 4       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                              ; 9       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                              ; 9       ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                       ; 2       ;
; CPU_SM:u_CPU_SM|DREQ_                                          ; 2       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                      ; 3       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|FE       ; 1       ;
; Total number of inverted registers = 9                         ;         ;
+----------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (No Restructuring Performed)                                                                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]                                ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]                                ;
; 8:1                ; 32 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |RESDMAC|fifo:int_fifo|Mux17                                                                           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]                                ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]                                 ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector9                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component ;
+-------------------------------+-------------------------+--------------------------------------+
; Parameter Name                ; Value                   ; Type                                 ;
+-------------------------------+-------------------------+--------------------------------------+
; OPERATION_MODE                ; NORMAL                  ; Untyped                              ;
; PLL_TYPE                      ; AUTO                    ; Untyped                              ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=atpll ; Untyped                              ;
; QUALIFY_CONF_DONE             ; OFF                     ; Untyped                              ;
; COMPENSATE_CLOCK              ; CLK0                    ; Untyped                              ;
; SCAN_CHAIN                    ; LONG                    ; Untyped                              ;
; PRIMARY_CLOCK                 ; INCLK0                  ; Untyped                              ;
; INCLK0_INPUT_FREQUENCY        ; 40000                   ; Signed Integer                       ;
; INCLK1_INPUT_FREQUENCY        ; 0                       ; Untyped                              ;
; GATE_LOCK_SIGNAL              ; NO                      ; Untyped                              ;
; GATE_LOCK_COUNTER             ; 0                       ; Untyped                              ;
; LOCK_HIGH                     ; 1                       ; Untyped                              ;
; LOCK_LOW                      ; 1                       ; Untyped                              ;
; VALID_LOCK_MULTIPLIER         ; 1                       ; Signed Integer                       ;
; INVALID_LOCK_MULTIPLIER       ; 5                       ; Signed Integer                       ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                     ; Untyped                              ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                     ; Untyped                              ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                     ; Untyped                              ;
; SKIP_VCO                      ; OFF                     ; Untyped                              ;
; SWITCH_OVER_COUNTER           ; 0                       ; Untyped                              ;
; SWITCH_OVER_TYPE              ; AUTO                    ; Untyped                              ;
; FEEDBACK_SOURCE               ; EXTCLK0                 ; Untyped                              ;
; BANDWIDTH                     ; 0                       ; Untyped                              ;
; BANDWIDTH_TYPE                ; AUTO                    ; Untyped                              ;
; SPREAD_FREQUENCY              ; 0                       ; Untyped                              ;
; DOWN_SPREAD                   ; 0                       ; Untyped                              ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                     ; Untyped                              ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                     ; Untyped                              ;
; CLK9_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK8_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK7_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK6_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK5_MULTIPLY_BY              ; 1                       ; Untyped                              ;
; CLK4_MULTIPLY_BY              ; 1                       ; Untyped                              ;
; CLK3_MULTIPLY_BY              ; 1                       ; Untyped                              ;
; CLK2_MULTIPLY_BY              ; 1                       ; Signed Integer                       ;
; CLK1_MULTIPLY_BY              ; 1                       ; Signed Integer                       ;
; CLK0_MULTIPLY_BY              ; 1                       ; Signed Integer                       ;
; CLK9_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK8_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK7_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK6_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK5_DIVIDE_BY                ; 1                       ; Untyped                              ;
; CLK4_DIVIDE_BY                ; 1                       ; Untyped                              ;
; CLK3_DIVIDE_BY                ; 1                       ; Untyped                              ;
; CLK2_DIVIDE_BY                ; 1                       ; Signed Integer                       ;
; CLK1_DIVIDE_BY                ; 1                       ; Signed Integer                       ;
; CLK0_DIVIDE_BY                ; 1                       ; Signed Integer                       ;
; CLK9_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK8_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK7_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK6_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK5_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK4_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK3_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK2_PHASE_SHIFT              ; 15000                   ; Untyped                              ;
; CLK1_PHASE_SHIFT              ; 10000                   ; Untyped                              ;
; CLK0_PHASE_SHIFT              ; 2500                    ; Untyped                              ;
; CLK5_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK4_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK3_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK2_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK1_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK0_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK9_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK8_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK7_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK6_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK5_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK4_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK3_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK2_DUTY_CYCLE               ; 50                      ; Signed Integer                       ;
; CLK1_DUTY_CYCLE               ; 50                      ; Signed Integer                       ;
; CLK0_DUTY_CYCLE               ; 50                      ; Signed Integer                       ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; LOCK_WINDOW_UI                ;  0.05                   ; Untyped                              ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                  ; Untyped                              ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                  ; Untyped                              ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                  ; Untyped                              ;
; DPA_MULTIPLY_BY               ; 0                       ; Untyped                              ;
; DPA_DIVIDE_BY                 ; 1                       ; Untyped                              ;
; DPA_DIVIDER                   ; 0                       ; Untyped                              ;
; EXTCLK3_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK2_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK1_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK0_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK3_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK2_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK1_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK0_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK3_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK2_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK1_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK0_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK3_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK2_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK1_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK0_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK3_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; EXTCLK2_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; EXTCLK1_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; EXTCLK0_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; VCO_MULTIPLY_BY               ; 0                       ; Untyped                              ;
; VCO_DIVIDE_BY                 ; 0                       ; Untyped                              ;
; SCLKOUT0_PHASE_SHIFT          ; 0                       ; Untyped                              ;
; SCLKOUT1_PHASE_SHIFT          ; 0                       ; Untyped                              ;
; VCO_MIN                       ; 0                       ; Untyped                              ;
; VCO_MAX                       ; 0                       ; Untyped                              ;
; VCO_CENTER                    ; 0                       ; Untyped                              ;
; PFD_MIN                       ; 0                       ; Untyped                              ;
; PFD_MAX                       ; 0                       ; Untyped                              ;
; M_INITIAL                     ; 0                       ; Untyped                              ;
; M                             ; 0                       ; Untyped                              ;
; N                             ; 1                       ; Untyped                              ;
; M2                            ; 1                       ; Untyped                              ;
; N2                            ; 1                       ; Untyped                              ;
; SS                            ; 1                       ; Untyped                              ;
; C0_HIGH                       ; 0                       ; Untyped                              ;
; C1_HIGH                       ; 0                       ; Untyped                              ;
; C2_HIGH                       ; 0                       ; Untyped                              ;
; C3_HIGH                       ; 0                       ; Untyped                              ;
; C4_HIGH                       ; 0                       ; Untyped                              ;
; C5_HIGH                       ; 0                       ; Untyped                              ;
; C6_HIGH                       ; 0                       ; Untyped                              ;
; C7_HIGH                       ; 0                       ; Untyped                              ;
; C8_HIGH                       ; 0                       ; Untyped                              ;
; C9_HIGH                       ; 0                       ; Untyped                              ;
; C0_LOW                        ; 0                       ; Untyped                              ;
; C1_LOW                        ; 0                       ; Untyped                              ;
; C2_LOW                        ; 0                       ; Untyped                              ;
; C3_LOW                        ; 0                       ; Untyped                              ;
; C4_LOW                        ; 0                       ; Untyped                              ;
; C5_LOW                        ; 0                       ; Untyped                              ;
; C6_LOW                        ; 0                       ; Untyped                              ;
; C7_LOW                        ; 0                       ; Untyped                              ;
; C8_LOW                        ; 0                       ; Untyped                              ;
; C9_LOW                        ; 0                       ; Untyped                              ;
; C0_INITIAL                    ; 0                       ; Untyped                              ;
; C1_INITIAL                    ; 0                       ; Untyped                              ;
; C2_INITIAL                    ; 0                       ; Untyped                              ;
; C3_INITIAL                    ; 0                       ; Untyped                              ;
; C4_INITIAL                    ; 0                       ; Untyped                              ;
; C5_INITIAL                    ; 0                       ; Untyped                              ;
; C6_INITIAL                    ; 0                       ; Untyped                              ;
; C7_INITIAL                    ; 0                       ; Untyped                              ;
; C8_INITIAL                    ; 0                       ; Untyped                              ;
; C9_INITIAL                    ; 0                       ; Untyped                              ;
; C0_MODE                       ; BYPASS                  ; Untyped                              ;
; C1_MODE                       ; BYPASS                  ; Untyped                              ;
; C2_MODE                       ; BYPASS                  ; Untyped                              ;
; C3_MODE                       ; BYPASS                  ; Untyped                              ;
; C4_MODE                       ; BYPASS                  ; Untyped                              ;
; C5_MODE                       ; BYPASS                  ; Untyped                              ;
; C6_MODE                       ; BYPASS                  ; Untyped                              ;
; C7_MODE                       ; BYPASS                  ; Untyped                              ;
; C8_MODE                       ; BYPASS                  ; Untyped                              ;
; C9_MODE                       ; BYPASS                  ; Untyped                              ;
; C0_PH                         ; 0                       ; Untyped                              ;
; C1_PH                         ; 0                       ; Untyped                              ;
; C2_PH                         ; 0                       ; Untyped                              ;
; C3_PH                         ; 0                       ; Untyped                              ;
; C4_PH                         ; 0                       ; Untyped                              ;
; C5_PH                         ; 0                       ; Untyped                              ;
; C6_PH                         ; 0                       ; Untyped                              ;
; C7_PH                         ; 0                       ; Untyped                              ;
; C8_PH                         ; 0                       ; Untyped                              ;
; C9_PH                         ; 0                       ; Untyped                              ;
; L0_HIGH                       ; 1                       ; Untyped                              ;
; L1_HIGH                       ; 1                       ; Untyped                              ;
; G0_HIGH                       ; 1                       ; Untyped                              ;
; G1_HIGH                       ; 1                       ; Untyped                              ;
; G2_HIGH                       ; 1                       ; Untyped                              ;
; G3_HIGH                       ; 1                       ; Untyped                              ;
; E0_HIGH                       ; 1                       ; Untyped                              ;
; E1_HIGH                       ; 1                       ; Untyped                              ;
; E2_HIGH                       ; 1                       ; Untyped                              ;
; E3_HIGH                       ; 1                       ; Untyped                              ;
; L0_LOW                        ; 1                       ; Untyped                              ;
; L1_LOW                        ; 1                       ; Untyped                              ;
; G0_LOW                        ; 1                       ; Untyped                              ;
; G1_LOW                        ; 1                       ; Untyped                              ;
; G2_LOW                        ; 1                       ; Untyped                              ;
; G3_LOW                        ; 1                       ; Untyped                              ;
; E0_LOW                        ; 1                       ; Untyped                              ;
; E1_LOW                        ; 1                       ; Untyped                              ;
; E2_LOW                        ; 1                       ; Untyped                              ;
; E3_LOW                        ; 1                       ; Untyped                              ;
; L0_INITIAL                    ; 1                       ; Untyped                              ;
; L1_INITIAL                    ; 1                       ; Untyped                              ;
; G0_INITIAL                    ; 1                       ; Untyped                              ;
; G1_INITIAL                    ; 1                       ; Untyped                              ;
; G2_INITIAL                    ; 1                       ; Untyped                              ;
; G3_INITIAL                    ; 1                       ; Untyped                              ;
; E0_INITIAL                    ; 1                       ; Untyped                              ;
; E1_INITIAL                    ; 1                       ; Untyped                              ;
; E2_INITIAL                    ; 1                       ; Untyped                              ;
; E3_INITIAL                    ; 1                       ; Untyped                              ;
; L0_MODE                       ; BYPASS                  ; Untyped                              ;
; L1_MODE                       ; BYPASS                  ; Untyped                              ;
; G0_MODE                       ; BYPASS                  ; Untyped                              ;
; G1_MODE                       ; BYPASS                  ; Untyped                              ;
; G2_MODE                       ; BYPASS                  ; Untyped                              ;
; G3_MODE                       ; BYPASS                  ; Untyped                              ;
; E0_MODE                       ; BYPASS                  ; Untyped                              ;
; E1_MODE                       ; BYPASS                  ; Untyped                              ;
; E2_MODE                       ; BYPASS                  ; Untyped                              ;
; E3_MODE                       ; BYPASS                  ; Untyped                              ;
; L0_PH                         ; 0                       ; Untyped                              ;
; L1_PH                         ; 0                       ; Untyped                              ;
; G0_PH                         ; 0                       ; Untyped                              ;
; G1_PH                         ; 0                       ; Untyped                              ;
; G2_PH                         ; 0                       ; Untyped                              ;
; G3_PH                         ; 0                       ; Untyped                              ;
; E0_PH                         ; 0                       ; Untyped                              ;
; E1_PH                         ; 0                       ; Untyped                              ;
; E2_PH                         ; 0                       ; Untyped                              ;
; E3_PH                         ; 0                       ; Untyped                              ;
; M_PH                          ; 0                       ; Untyped                              ;
; C1_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C2_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C3_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C4_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C5_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C6_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C7_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C8_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C9_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; CLK0_COUNTER                  ; G0                      ; Untyped                              ;
; CLK1_COUNTER                  ; G0                      ; Untyped                              ;
; CLK2_COUNTER                  ; G0                      ; Untyped                              ;
; CLK3_COUNTER                  ; G0                      ; Untyped                              ;
; CLK4_COUNTER                  ; G0                      ; Untyped                              ;
; CLK5_COUNTER                  ; G0                      ; Untyped                              ;
; CLK6_COUNTER                  ; E0                      ; Untyped                              ;
; CLK7_COUNTER                  ; E1                      ; Untyped                              ;
; CLK8_COUNTER                  ; E2                      ; Untyped                              ;
; CLK9_COUNTER                  ; E3                      ; Untyped                              ;
; L0_TIME_DELAY                 ; 0                       ; Untyped                              ;
; L1_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G0_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G1_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G2_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G3_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E0_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E1_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E2_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E3_TIME_DELAY                 ; 0                       ; Untyped                              ;
; M_TIME_DELAY                  ; 0                       ; Untyped                              ;
; N_TIME_DELAY                  ; 0                       ; Untyped                              ;
; EXTCLK3_COUNTER               ; E3                      ; Untyped                              ;
; EXTCLK2_COUNTER               ; E2                      ; Untyped                              ;
; EXTCLK1_COUNTER               ; E1                      ; Untyped                              ;
; EXTCLK0_COUNTER               ; E0                      ; Untyped                              ;
; ENABLE0_COUNTER               ; L0                      ; Untyped                              ;
; ENABLE1_COUNTER               ; L0                      ; Untyped                              ;
; CHARGE_PUMP_CURRENT           ; 2                       ; Untyped                              ;
; LOOP_FILTER_R                 ;  1.000000               ; Untyped                              ;
; LOOP_FILTER_C                 ; 5                       ; Untyped                              ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                    ; Untyped                              ;
; LOOP_FILTER_R_BITS            ; 9999                    ; Untyped                              ;
; LOOP_FILTER_C_BITS            ; 9999                    ; Untyped                              ;
; VCO_POST_SCALE                ; 0                       ; Untyped                              ;
; CLK2_OUTPUT_FREQUENCY         ; 0                       ; Untyped                              ;
; CLK1_OUTPUT_FREQUENCY         ; 0                       ; Untyped                              ;
; CLK0_OUTPUT_FREQUENCY         ; 0                       ; Untyped                              ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II              ; Untyped                              ;
; PORT_CLKENA0                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA1                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA2                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA3                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA4                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA5                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLK0                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLK1                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLK2                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLK3                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKBAD0                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKBAD1                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK0                     ; PORT_USED               ; Untyped                              ;
; PORT_CLK1                     ; PORT_USED               ; Untyped                              ;
; PORT_CLK2                     ; PORT_USED               ; Untyped                              ;
; PORT_CLK3                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK4                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK5                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK6                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK7                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK8                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK9                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANDATA                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANDATAOUT              ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANDONE                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKLOSS                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_INCLK1                   ; PORT_UNUSED             ; Untyped                              ;
; PORT_INCLK0                   ; PORT_USED               ; Untyped                              ;
; PORT_FBIN                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_PLLENA                   ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKSWITCH                ; PORT_UNUSED             ; Untyped                              ;
; PORT_ARESET                   ; PORT_USED               ; Untyped                              ;
; PORT_PFDENA                   ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANCLK                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANACLR                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANREAD                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANWRITE                ; PORT_UNUSED             ; Untyped                              ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_LOCKED                   ; PORT_USED               ; Untyped                              ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED             ; Untyped                              ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_PHASEDONE                ; PORT_UNUSED             ; Untyped                              ;
; PORT_PHASESTEP                ; PORT_UNUSED             ; Untyped                              ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANCLKENA               ; PORT_UNUSED             ; Untyped                              ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED             ; Untyped                              ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY       ; Untyped                              ;
; M_TEST_SOURCE                 ; 5                       ; Untyped                              ;
; C0_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C1_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C2_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C3_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C4_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C5_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C6_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C7_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C8_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C9_TEST_SOURCE                ; 5                       ; Untyped                              ;
; CBXI_PARAMETER                ; NOTHING                 ; Untyped                              ;
; VCO_FREQUENCY_CONTROL         ; AUTO                    ; Untyped                              ;
; VCO_PHASE_SHIFT_STEP          ; 0                       ; Untyped                              ;
; WIDTH_CLOCK                   ; 6                       ; Untyped                              ;
; WIDTH_PHASECOUNTERSELECT      ; 4                       ; Untyped                              ;
; USING_FBMIMICBIDIR_PORT       ; OFF                     ; Untyped                              ;
; DEVICE_FAMILY                 ; Cyclone II              ; Untyped                              ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                  ; Untyped                              ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                     ; Untyped                              ;
; AUTO_CARRY_CHAINS             ; ON                      ; AUTO_CARRY                           ;
; IGNORE_CARRY_BUFFERS          ; OFF                     ; IGNORE_CARRY                         ;
; AUTO_CASCADE_CHAINS           ; ON                      ; AUTO_CASCADE                         ;
; IGNORE_CASCADE_BUFFERS        ; OFF                     ; IGNORE_CASCADE                       ;
+-------------------------------+-------------------------+--------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                      ;
+-------------------------------+---------------------------------------------------+
; Name                          ; Value                                             ;
+-------------------------------+---------------------------------------------------+
; Number of entity instances    ; 1                                                 ;
; Entity Instance               ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                            ;
;     -- PLL_TYPE               ; AUTO                                              ;
;     -- PRIMARY_CLOCK          ; INCLK0                                            ;
;     -- INCLK0_INPUT_FREQUENCY ; 40000                                             ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                 ;
;     -- VCO_MULTIPLY_BY        ; 0                                                 ;
;     -- VCO_DIVIDE_BY          ; 0                                                 ;
+-------------------------------+---------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "registers:u_registers" ;
+------------+-------+----------+-------------------+
; Port       ; Type  ; Severity ; Details           ;
+------------+-------+----------+-------------------+
; ADDR[1..0] ; Input ; Info     ; Stuck at GND      ;
; ADDR[7]    ; Input ; Info     ; Stuck at GND      ;
+------------+-------+----------+-------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.map.eqn.


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 20 18:30:51 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off RESDMAC -c RESDMAC
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_internals1.v
    Info (12023): Found entity 1: SCSI_SM_INTERNALS1
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_internals.v
    Info (12023): Found entity 1: SCSI_SM_INTERNALS
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/pll.v
    Info (12023): Found entity 1: PLL
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_outputs.v
    Info (12023): Found entity 1: scsi_sm_outputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_inputs.v
    Info (12023): Found entity 1: scsi_sm_inputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm.v
    Info (12023): Found entity 1: SCSI_SM
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers_term.v
    Info (12023): Found entity 1: registers_term
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers_istr.v
    Info (12023): Found entity 1: registers_istr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers_cntr.v
    Info (12023): Found entity 1: registers_cntr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers.v
    Info (12023): Found entity 1: registers
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/addr_decoder.v
    Info (12023): Found entity 1: addr_decoder
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_write_strobes.v
    Info (12023): Found entity 1: fifo_write_strobes
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_full_empty_ctr.v
    Info (12023): Found entity 1: fifo__full_empty_ctr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_byte_ptr.v
    Info (12023): Found entity 1: fifo_byte_ptr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_3bit_cntr.v
    Info (12023): Found entity 1: fifo_3bit_cntr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo.v
    Info (12023): Found entity 1: fifo
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_scsi.v
    Info (12023): Found entity 1: datapath_scsi
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_output.v
    Info (12023): Found entity 1: datapath_output
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_input.v
    Info (12023): Found entity 1: datapath_input
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_24dec.v
    Info (12023): Found entity 1: datapath_24dec
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_8b_mux.v
    Info (12023): Found entity 1: datapath_8b_MUX
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath.v
    Info (12023): Found entity 1: datapath
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff5.v
    Info (12023): Found entity 1: cpudff5
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff4.v
    Info (12023): Found entity 1: cpudff4
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff3.v
    Info (12023): Found entity 1: cpudff3
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff2.v
    Info (12023): Found entity 1: cpudff2
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff1.v
    Info (12023): Found entity 1: cpudff1
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpu_sm_output.v
    Info (12023): Found entity 1: CPU_SM_outputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpu_sm_inputs.v
    Info (12023): Found entity 1: CPU_SM_inputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpu_sm.v
    Info (12023): Found entity 1: CPU_SM
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/resdmac.v
    Info (12023): Found entity 1: RESDMAC
Info (12021): Found 1 design units, including 1 entities, in source file atpll.v
    Info (12023): Found entity 1: atpll
Warning (10236): Verilog HDL Implicit Net warning at SCSI_SM.v(111): created implicit net for "RDFIFO"
Warning (10236): Verilog HDL Implicit Net warning at SCSI_SM.v(113): created implicit net for "RIFIFO"
Info (12127): Elaborating entity "RESDMAC" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at RESDMAC.v(90): object "_DS" assigned a value but never read
Info (12128): Elaborating entity "registers" for hierarchy "registers:u_registers"
Info (12128): Elaborating entity "addr_decoder" for hierarchy "registers:u_registers|addr_decoder:u_addr_decoder"
Info (12128): Elaborating entity "registers_istr" for hierarchy "registers:u_registers|registers_istr:u_registers_istr"
Info (12128): Elaborating entity "registers_cntr" for hierarchy "registers:u_registers|registers_cntr:u_registers_cntr"
Info (12128): Elaborating entity "registers_term" for hierarchy "registers:u_registers|registers_term:u_registers_term"
Info (12128): Elaborating entity "CPU_SM" for hierarchy "CPU_SM:u_CPU_SM"
Info (12128): Elaborating entity "CPU_SM_inputs" for hierarchy "CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs"
Warning (10034): Output port "E[59]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[54]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[52]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[49]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[47]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[44]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[41]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "E[38]" at CPU_SM_inputs.v(35) has no driver
Warning (10034): Output port "nE[59]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[54]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[52]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[49]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[47]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[44]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[41]" at CPU_SM_inputs.v(37) has no driver
Warning (10034): Output port "nE[38]" at CPU_SM_inputs.v(37) has no driver
Info (12128): Elaborating entity "cpudff1" for hierarchy "CPU_SM:u_CPU_SM|cpudff1:u_cpudff1"
Info (12128): Elaborating entity "cpudff2" for hierarchy "CPU_SM:u_CPU_SM|cpudff2:u_cpudff2"
Info (12128): Elaborating entity "cpudff3" for hierarchy "CPU_SM:u_CPU_SM|cpudff3:u_cpudff3"
Info (12128): Elaborating entity "cpudff4" for hierarchy "CPU_SM:u_CPU_SM|cpudff4:u_cpudff4"
Info (12128): Elaborating entity "cpudff5" for hierarchy "CPU_SM:u_CPU_SM|cpudff5:u_cpudff5"
Info (12128): Elaborating entity "CPU_SM_outputs" for hierarchy "CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs"
Info (12128): Elaborating entity "SCSI_SM" for hierarchy "SCSI_SM:u_SCSI_SM"
Info (12128): Elaborating entity "SCSI_SM_INTERNALS" for hierarchy "SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS"
Info (12128): Elaborating entity "fifo" for hierarchy "fifo:int_fifo"
Info (12128): Elaborating entity "fifo_write_strobes" for hierarchy "fifo:int_fifo|fifo_write_strobes:u_write_strobes"
Info (12128): Elaborating entity "fifo__full_empty_ctr" for hierarchy "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr"
Info (12128): Elaborating entity "fifo_3bit_cntr" for hierarchy "fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr"
Info (12128): Elaborating entity "fifo_byte_ptr" for hierarchy "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr"
Info (12128): Elaborating entity "datapath" for hierarchy "datapath:u_datapath"
Info (12128): Elaborating entity "datapath_input" for hierarchy "datapath:u_datapath|datapath_input:u_datapath_input"
Info (12128): Elaborating entity "datapath_output" for hierarchy "datapath:u_datapath|datapath_output:u_datapath_output"
Info (12128): Elaborating entity "datapath_scsi" for hierarchy "datapath:u_datapath|datapath_scsi:u_datapath_scsi"
Info (12128): Elaborating entity "datapath_24dec" for hierarchy "datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec"
Info (12128): Elaborating entity "datapath_8b_MUX" for hierarchy "datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX"
Info (10264): Verilog HDL Case Statement information at datapath_8b_MUX.v(35): all case item expressions in this case statement are onehot
Info (12128): Elaborating entity "PLL" for hierarchy "PLL:u_PLL"
Info (12128): Elaborating entity "atpll" for hierarchy "PLL:u_PLL|atpll:APLL_inst"
Info (12128): Elaborating entity "altpll" for hierarchy "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component"
Info (12133): Instantiated megafunction "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "2500"
    Info (12134): Parameter "clk1_divide_by" = "1"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "10000"
    Info (12134): Parameter "clk2_divide_by" = "1"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "15000"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "gate_lock_signal" = "NO"
    Info (12134): Parameter "inclk0_input_frequency" = "40000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "invalid_lock_multiplier" = "5"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=atpll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "valid_lock_multiplier" = "1"
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[0]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[1]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[2]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[3]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[4]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[5]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[6]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[7]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[8]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[9]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[10]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[11]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[12]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[13]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[14]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[15]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[16]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[17]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[18]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[19]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[20]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[21]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[22]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[23]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[24]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[25]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[26]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[27]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[28]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[29]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[30]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|MOD[31]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[0]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[1]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[2]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[3]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[4]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[5]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[6]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[7]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[8]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[9]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[10]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[11]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[12]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[13]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[14]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "datapath:u_datapath|datapath_output:u_datapath_output|UPPER_OUTPUT_DATA[15]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[0]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[1]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[2]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[3]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[4]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[5]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[6]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[7]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[8]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[9]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[10]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[11]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[12]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[13]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[14]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[15]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[16]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[17]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[18]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[19]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[20]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[21]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[22]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[23]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[24]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[25]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[26]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[27]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[28]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[29]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[30]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "registers:u_registers|WTC[31]" feeding internal logic into a wire
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "speed" technology mapper which leaves 0 WYSIWYG logic cells and I/Os untouched
Warning (13039): The following bidir pins have no drivers
    Warning (13040): Bidir "PD_PORT[8]" has no driver
    Warning (13040): Bidir "PD_PORT[9]" has no driver
    Warning (13040): Bidir "PD_PORT[10]" has no driver
    Warning (13040): Bidir "PD_PORT[11]" has no driver
    Warning (13040): Bidir "PD_PORT[12]" has no driver
    Warning (13040): Bidir "PD_PORT[13]" has no driver
    Warning (13040): Bidir "PD_PORT[14]" has no driver
    Warning (13040): Bidir "PD_PORT[15]" has no driver
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]" to the node "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]" into an OR gate
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[16]" to the node "fifo:int_fifo|BUFFER[7][16]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[0]" to the node "fifo:int_fifo|BUFFER[7][0]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[17]" to the node "fifo:int_fifo|BUFFER[7][17]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[1]" to the node "fifo:int_fifo|BUFFER[7][1]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[18]" to the node "fifo:int_fifo|BUFFER[7][18]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[2]" to the node "fifo:int_fifo|BUFFER[7][2]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[19]" to the node "fifo:int_fifo|BUFFER[7][19]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[3]" to the node "fifo:int_fifo|BUFFER[7][3]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[20]" to the node "fifo:int_fifo|BUFFER[7][20]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[4]" to the node "fifo:int_fifo|BUFFER[7][4]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[21]" to the node "fifo:int_fifo|BUFFER[7][21]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[5]" to the node "fifo:int_fifo|BUFFER[7][5]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[22]" to the node "fifo:int_fifo|BUFFER[7][22]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[6]" to the node "fifo:int_fifo|BUFFER[7][6]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[23]" to the node "fifo:int_fifo|BUFFER[7][23]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[7]" to the node "fifo:int_fifo|BUFFER[7][7]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[8]" to the node "fifo:int_fifo|BUFFER[7][8]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[9]" to the node "fifo:int_fifo|BUFFER[7][9]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[10]" to the node "fifo:int_fifo|BUFFER[7][10]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[11]" to the node "fifo:int_fifo|BUFFER[7][11]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[12]" to the node "fifo:int_fifo|BUFFER[7][12]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[13]" to the node "fifo:int_fifo|BUFFER[7][13]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[14]" to the node "fifo:int_fifo|BUFFER[7][14]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[15]" to the node "fifo:int_fifo|BUFFER[7][15]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[24]" to the node "fifo:int_fifo|BUFFER[7][24]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[25]" to the node "fifo:int_fifo|BUFFER[7][25]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[26]" to the node "fifo:int_fifo|BUFFER[7][26]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[27]" to the node "fifo:int_fifo|BUFFER[7][27]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[28]" to the node "fifo:int_fifo|BUFFER[7][28]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[29]" to the node "fifo:int_fifo|BUFFER[7][29]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[30]" to the node "fifo:int_fifo|BUFFER[7][30]" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "datapath:u_datapath|datapath_input:u_datapath_input|ID[31]" to the node "fifo:int_fifo|BUFFER[7][31]" into an OR gate
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state.
    Warning (13310): Register "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY" is converted into an equivalent circuit using register "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~_emulated" and latch "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~1"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~5"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~9"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~13"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~17"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~21"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~25"
    Warning (13310): Register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]" is converted into an equivalent circuit using register "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~_emulated" and latch "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~29"
Info (286030): Timing-Driven Synthesis is running
Info (17049): 5 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1072 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 13 input pins
    Info (21059): Implemented 14 output pins
    Info (21060): Implemented 54 bidirectional pins
    Info (21061): Implemented 990 logic cells
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 161 warnings
    Info: Peak virtual memory: 4658 megabytes
    Info: Processing ended: Sun Aug 20 18:30:53 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 20 18:30:59 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 774 / 4,608 ( 17 % )                            ;
;     Total combinational functions  ; 627 / 4,608 ( 14 % )                            ;
;     Dedicated logic registers      ; 427 / 4,608 ( 9 % )                             ;
; Total registers                    ; 427                                             ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Placement Effort Multiplier                                                ; 2.0                ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  25.0%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; OWN_       ; PIN_70        ; QSF Assignment ;
; Location ;                ;              ; SIZ1       ; PIN_59        ; QSF Assignment ;
; Location ;                ;              ; _BR        ; PIN_87        ; QSF Assignment ;
; Location ;                ;              ; _INT       ; PIN_64        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1142 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1142 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1135    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 774 / 4,608 ( 17 % ) ;
;     -- Combinational with no register       ; 347                  ;
;     -- Register only                        ; 147                  ;
;     -- Combinational with a register        ; 280                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 442                  ;
;     -- 3 input functions                    ; 116                  ;
;     -- <=2 input functions                  ; 69                   ;
;     -- Register only                        ; 147                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 627                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 427 / 4,851 ( 9 % )  ;
;     -- Dedicated logic registers            ; 427 / 4,608 ( 9 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 59 / 288 ( 20 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 81 / 89 ( 91 % )     ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )       ;
;                                             ;                      ;
; Global signals                              ; 8                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 1 / 2 ( 50 % )       ;
; Global clocks                               ; 8 / 8 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%         ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 8%         ;
; Maximum fan-out                             ; 99                   ;
; Highest non-global fan-out                  ; 99                   ;
; Total fan-out                               ; 3633                 ;
; Average fan-out                             ; 2.99                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 774 / 4608 ( 17 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 347                 ; 0                              ;
;     -- Register only                        ; 147                 ; 0                              ;
;     -- Combinational with a register        ; 280                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 442                 ; 0                              ;
;     -- 3 input functions                    ; 116                 ; 0                              ;
;     -- <=2 input functions                  ; 69                  ; 0                              ;
;     -- Register only                        ; 147                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 627                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 427                 ; 0                              ;
;     -- Dedicated logic registers            ; 427 / 4608 ( 9 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 59 / 288 ( 20 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 81                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 5 / 10 ( 50 % )     ; 3 / 10 ( 30 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 106                 ; 2                              ;
;     -- Registered Input Connections         ; 94                  ; 0                              ;
;     -- Output Connections                   ; 2                   ; 106                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3630                ; 111                            ;
;     -- Registered Connections               ; 1453                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 108                            ;
;     -- hard_block:auto_generated_inst       ; 108                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 13                  ; 2                              ;
;     -- Output Ports                         ; 14                  ; 4                              ;
;     -- Bidir Ports                          ; 54                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADDR[2] ; 97    ; 3        ; 28           ; 9            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[3] ; 100   ; 3        ; 28           ; 11           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[4] ; 93    ; 3        ; 28           ; 8            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[5] ; 99    ; 3        ; 28           ; 11           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[6] ; 96    ; 3        ; 28           ; 9            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INTA    ; 94    ; 3        ; 28           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK    ; 17    ; 1        ; 0            ; 6            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BERR   ; 53    ; 4        ; 9            ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BG     ; 101   ; 3        ; 28           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _CS     ; 92    ; 3        ; 28           ; 8            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _DREQ   ; 88    ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _RST    ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _STERM  ; 91    ; 3        ; 28           ; 7            ; 0           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BR        ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DATA_OE_  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; INT       ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OWN       ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PDATA_OE_ ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _CSS      ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _DACK     ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _DMAEN    ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _IOR      ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _IOW      ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_DMA  ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_RD   ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_WR   ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _SIZ1     ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                       ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+
; DATA_IO[0]   ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[10]  ; 126   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[11]  ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[12]  ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[13]  ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[14]  ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[15]  ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[16]  ; 118   ; 2        ; 21           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[17]  ; 119   ; 2        ; 21           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[18]  ; 114   ; 2        ; 26           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[19]  ; 115   ; 2        ; 24           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[1]   ; 139   ; 2        ; 3            ; 14           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[20]  ; 112   ; 2        ; 26           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[21]  ; 113   ; 2        ; 26           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[22]  ; 104   ; 3        ; 28           ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[23]  ; 103   ; 3        ; 28           ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[24]  ; 4     ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[25]  ; 8     ; 1        ; 0            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[26]  ; 57    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[27]  ; 52    ; 4        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[28]  ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[29]  ; 25    ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[2]   ; 141   ; 2        ; 1            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[30]  ; 24    ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[31]  ; 27    ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[3]   ; 142   ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[4]   ; 143   ; 2        ; 1            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[5]   ; 136   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[6]   ; 134   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[7]   ; 135   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[8]   ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; DATA_IO[9]   ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; -                   ;
; PD_PORT[0]   ; 51    ; 4        ; 7            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[10]  ; 32    ; 1        ; 0            ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[11]  ; 28    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[12]  ; 30    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[13]  ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[14]  ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[15]  ; 26    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[1]   ; 48    ; 4        ; 5            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[2]   ; 47    ; 4        ; 5            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[3]   ; 45    ; 4        ; 3            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[4]   ; 44    ; 4        ; 3            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[5]   ; 43    ; 4        ; 3            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[6]   ; 40    ; 4        ; 1            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[7]   ; 42    ; 4        ; 1            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[8]   ; 41    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[9]   ; 31    ; 1        ; 0            ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; R_W_IO       ; 69    ; 4        ; 26           ; 0            ; 3           ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _AS_IO       ; 72    ; 4        ; 26           ; 0            ; 0           ; 15                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _BGACK_IO    ; 75    ; 3        ; 28           ; 2            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _DSACK_IO[0] ; 144   ; 2        ; 1            ; 14           ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; _DSACK_IO~4 (inverted)                                                                     ; -                   ;
; _DSACK_IO[1] ; 74    ; 3        ; 28           ; 1            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; _DSACK_IO~4 (inverted)                                                                     ; -                   ;
; _DS_IO       ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 23 ( 91 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; _LED_DMA                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DATA_IO[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; _LED_RD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; DATA_IO[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; _LED_WR                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; DATA_IO[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; DATA_IO[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; PD_PORT[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; DATA_IO[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; PD_PORT[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; PD_PORT[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; PD_PORT[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; PD_PORT[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; PD_PORT[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; PD_PORT[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; PD_PORT[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; PD_PORT[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; PD_PORT[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; PD_PORT[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; PD_PORT[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; PD_PORT[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; PD_PORT[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; DATA_IO[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; _BERR                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; DATA_OE_                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; DATA_IO[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; DATA_IO[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; OWN                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 64         ; 4        ; _DMAEN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; PDATA_OE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; BR                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 76         ; 4        ; PD_PORT[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; PD_PORT[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; R_W_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; _SIZ1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 82         ; 4        ; _DS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; _AS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; _RST                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; _DSACK_IO[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; _BGACK_IO                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; _DACK                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; _CSS                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; _IOW                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; _IOR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; INT                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 105        ; 3        ; _DREQ                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; _STERM                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; _CS                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; ADDR[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; INTA                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; ADDR[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; ADDR[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; ADDR[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ADDR[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; _BG                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; DATA_IO[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; DATA_IO[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; DATA_IO[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; DATA_IO[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; DATA_IO[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; DATA_IO[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; DATA_IO[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; DATA_IO[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; DATA_IO[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; DATA_IO[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; DATA_IO[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; DATA_IO[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; DATA_IO[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; DATA_IO[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; DATA_IO[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; DATA_IO[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; DATA_IO[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; DATA_IO[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; DATA_IO[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; DATA_IO[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; DATA_IO[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; DATA_IO[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; DATA_IO[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; DATA_IO[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; _DSACK_IO[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------+
; PLL Summary                                                                              ;
+----------------------------------+-------------------------------------------------------+
; Name                             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------------+
; SDC pin name                     ; u_PLL|APLL_inst|altpll_component|pll                  ;
; PLL mode                         ; Normal                                                ;
; Compensate clock                 ; clock0                                                ;
; Compensated input/output pins    ; --                                                    ;
; Self reset on gated loss of lock ; Off                                                   ;
; Gate lock counter                ; --                                                    ;
; Input frequency 0                ; 25.0 MHz                                              ;
; Input frequency 1                ; --                                                    ;
; Nominal PFD frequency            ; 25.0 MHz                                              ;
; Nominal VCO frequency            ; 750.2 MHz                                             ;
; VCO post scale K counter         ; --                                                    ;
; VCO multiply                     ; --                                                    ;
; VCO divide                       ; --                                                    ;
; Freq min lock                    ; 16.67 MHz                                             ;
; Freq max lock                    ; 33.33 MHz                                             ;
; M VCO Tap                        ; 0                                                     ;
; M Initial                        ; 1                                                     ;
; M value                          ; 30                                                    ;
; N value                          ; 1                                                     ;
; Preserve PLL counter order       ; Off                                                   ;
; PLL location                     ; PLL_1                                                 ;
; Inclk0 signal                    ; SCLK                                                  ;
; Inclk1 signal                    ; --                                                    ;
; Inclk0 signal type               ; Dedicated Pin                                         ;
; Inclk1 signal type               ; --                                                    ;
+----------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; Name                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 25.0 MHz         ; 23 (2500 ps)   ; 50/50      ; C0      ; 30            ; 15/15 Even ; 2       ; 7       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 25.0 MHz         ; 90 (10000 ps)  ; 50/50      ; C1      ; 30            ; 15/15 Even ; 8       ; 4       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 25.0 MHz         ; 135 (15000 ps) ; 50/50      ; C2      ; 30            ; 15/15 Even ; 12      ; 2       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                          ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 774 (12)    ; 427 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 81   ; 0            ; 347 (6)      ; 147 (1)           ; 280 (9)          ; |RESDMAC                                                                                     ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 180 (35)    ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (4)      ; 5 (5)             ; 26 (7)           ; |RESDMAC|CPU_SM:u_CPU_SM                                                                     ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                       ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 14 (14)          ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                     ; work         ;
;       |cpudff1:u_cpudff1|                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                   ; work         ;
;       |cpudff2:u_cpudff2|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                   ; work         ;
;       |cpudff3:u_cpudff3|                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                   ; work         ;
;       |cpudff4:u_cpudff4|                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                   ; work         ;
;       |cpudff5:u_cpudff5|                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                   ; work         ;
;    |PLL:u_PLL|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL                                                                           ; work         ;
;       |atpll:APLL_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst                                                           ; work         ;
;          |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component                                   ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 53 (22)     ; 42 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 8 (2)             ; 34 (6)           ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                   ; work         ;
;       |SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS| ; 43 (43)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 28 (28)          ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS                             ; work         ;
;    |datapath:u_datapath|                      ; 196 (2)     ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (2)      ; 18 (0)            ; 50 (0)           ; |RESDMAC|datapath:u_datapath                                                                 ; work         ;
;       |datapath_input:u_datapath_input|       ; 57 (57)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 21 (21)          ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                                 ; work         ;
;       |datapath_output:u_datapath_output|     ; 72 (72)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 15 (15)           ; 21 (21)          ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                               ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 66 (28)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (16)      ; 3 (3)             ; 9 (9)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                   ; work         ;
;          |datapath_24dec:u_datapath_24dec|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec   ; work         ;
;          |datapath_8b_MUX:u_datapath_8b_MUX|  ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX ; work         ;
;    |fifo:int_fifo|                            ; 321 (278)   ; 281 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (21)      ; 115 (105)         ; 168 (152)        ; |RESDMAC|fifo:int_fifo                                                                       ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                         ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                        ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 29 (29)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 10 (10)           ; 7 (7)            ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                                 ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                              ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                    ; work         ;
;    |registers:u_registers|                    ; 31 (3)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 0 (0)             ; 16 (2)           ; |RESDMAC|registers:u_registers                                                               ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                   ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                               ; work         ;
;       |registers_istr:u_registers_istr|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                               ; work         ;
;       |registers_term:u_registers_term|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                               ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; PD_PORT[8]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[13]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[14]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; R_W_IO       ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; _AS_IO       ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; _DS_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[0] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[1] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[8]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[9]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[10]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[11]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[12]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[13]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[14]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[15]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[16]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[17]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[18]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[19]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[20]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[21]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[22]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[23]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[24]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[25]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[26]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[27]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[28]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[29]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[30]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[31]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _BGACK_IO    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PD_PORT[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; INT          ; Output   ; --            ; --            ; --                    ; --  ;
; _SIZ1        ; Output   ; --            ; --            ; --                    ; --  ;
; BR           ; Output   ; --            ; --            ; --                    ; --  ;
; _DMAEN       ; Output   ; --            ; --            ; --                    ; --  ;
; _DACK        ; Output   ; --            ; --            ; --                    ; --  ;
; _CSS         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOR         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOW         ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_RD      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_WR      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_DMA     ; Output   ; --            ; --            ; --                    ; --  ;
; OWN          ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OE_     ; Output   ; --            ; --            ; --                    ; --  ;
; PDATA_OE_    ; Output   ; --            ; --            ; --                    ; --  ;
; INTA         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _CS          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[4]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[5]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[3]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[6]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _STERM       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _BERR        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _RST         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SCLK         ; Input    ; --            ; --            ; --                    ; --  ;
; _BG          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _DREQ        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; PD_PORT[8]                                                                                             ;                   ;         ;
; PD_PORT[9]                                                                                             ;                   ;         ;
; PD_PORT[10]                                                                                            ;                   ;         ;
; PD_PORT[11]                                                                                            ;                   ;         ;
; PD_PORT[12]                                                                                            ;                   ;         ;
; PD_PORT[13]                                                                                            ;                   ;         ;
; PD_PORT[14]                                                                                            ;                   ;         ;
; PD_PORT[15]                                                                                            ;                   ;         ;
; R_W_IO                                                                                                 ;                   ;         ;
;      - _LED_RD~0                                                                                       ; 0                 ; 6       ;
;      - _LED_WR~0                                                                                       ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~1                            ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector13~0                            ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 1                 ; 0       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~2                            ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~1                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|DOEL_~0                                                                     ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~4                                 ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 1                 ; 0       ;
; _AS_IO                                                                                                 ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 0                 ; 6       ;
;      - DATA_OE_~0                                                                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                               ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                               ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 0       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                                   ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|REG_DSK_                                  ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|nLS2CPU                                                                       ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 0       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0                            ; 0                 ; 6       ;
; _DS_IO                                                                                                 ;                   ;         ;
;      - datapath:u_datapath|DOEL_~0                                                                     ; 1                 ; 6       ;
; _DSACK_IO[0]                                                                                           ;                   ;         ;
;      - DSK0_IN_~0                                                                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~5                                       ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                            ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~11                                      ; 1                 ; 6       ;
; _DSACK_IO[1]                                                                                           ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 0                 ; 6       ;
;      - DSK1_IN_                                                                                        ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                                   ; 0                 ; 6       ;
; DATA_IO[0]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~3                                     ; 1                 ; 6       ;
; DATA_IO[1]                                                                                             ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~7                                     ; 0                 ; 6       ;
; DATA_IO[2]                                                                                             ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~11                                    ; 1                 ; 6       ;
; DATA_IO[3]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~15                                    ; 1                 ; 6       ;
; DATA_IO[4]                                                                                             ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~19                                    ; 0                 ; 6       ;
; DATA_IO[5]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~23                                    ; 0                 ; 6       ;
; DATA_IO[6]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~27                                    ; 1                 ; 6       ;
; DATA_IO[7]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~31                                    ; 0                 ; 6       ;
; DATA_IO[8]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~33                                    ; 1                 ; 6       ;
; DATA_IO[9]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~36                                    ; 0                 ; 6       ;
; DATA_IO[10]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~39                                   ; 1                 ; 6       ;
; DATA_IO[11]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~42                                   ; 1                 ; 6       ;
; DATA_IO[12]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~45                                   ; 1                 ; 6       ;
; DATA_IO[13]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~48                                   ; 1                 ; 6       ;
; DATA_IO[14]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~51                                   ; 1                 ; 6       ;
; DATA_IO[15]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~54                                   ; 1                 ; 6       ;
; DATA_IO[16]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[16]~0                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                 ; 1                 ; 6       ;
; DATA_IO[17]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[17]~5                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                 ; 1                 ; 6       ;
; DATA_IO[18]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[18]~9                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                 ; 0                 ; 6       ;
; DATA_IO[19]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[19]~13                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                 ; 0                 ; 6       ;
; DATA_IO[20]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[20]~17                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                 ; 0                 ; 6       ;
; DATA_IO[21]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[21]~21                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                 ; 0                 ; 6       ;
; DATA_IO[22]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[22]~25                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                 ; 0                 ; 6       ;
; DATA_IO[23]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[23]~29                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                 ; 1                 ; 6       ;
; DATA_IO[24]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[24]~35                                   ; 0                 ; 6       ;
; DATA_IO[25]                                                                                            ;                   ;         ;
;      - registers:u_registers|A1                                                                        ; 1                 ; 6       ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|MUXZ~0                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[25]~38                                   ; 1                 ; 6       ;
; DATA_IO[26]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[26]~41                                   ; 0                 ; 6       ;
; DATA_IO[27]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[27]~44                                   ; 0                 ; 6       ;
; DATA_IO[28]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[28]~47                                   ; 0                 ; 6       ;
; DATA_IO[29]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[29]~50                                   ; 0                 ; 6       ;
; DATA_IO[30]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[30]~53                                   ; 0                 ; 6       ;
; DATA_IO[31]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[31]~56                                   ; 1                 ; 6       ;
; _BGACK_IO                                                                                              ;                   ;         ;
;      - DATA_OE_~0                                                                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                                   ; 1                 ; 6       ;
; PD_PORT[0]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[16]~0                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~4                                     ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~34                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[24]~35                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]~0                             ; 0                 ; 6       ;
; PD_PORT[1]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[17]~5                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~8                                     ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~37                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[25]~38                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1                             ; 1                 ; 6       ;
; PD_PORT[2]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[18]~9                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~12                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~40                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[26]~41                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]~2                             ; 1                 ; 6       ;
; PD_PORT[3]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[19]~13                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~16                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~43                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[27]~44                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]~3                             ; 0                 ; 6       ;
; PD_PORT[4]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[20]~17                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~20                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~46                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[28]~47                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]~4                             ; 1                 ; 6       ;
; PD_PORT[5]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[21]~21                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~24                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~49                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[29]~50                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]~5                             ; 0                 ; 6       ;
; PD_PORT[6]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[22]~25                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~28                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~52                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[30]~53                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]~6                             ; 0                 ; 6       ;
; PD_PORT[7]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[23]~29                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~32                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~55                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[31]~56                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]~7                             ; 0                 ; 6       ;
; INTA                                                                                                   ;                   ;         ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT                                       ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F                                     ; 0                 ; 6       ;
; _CS                                                                                                    ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 0                 ; 6       ;
;      - DATA_OE_~0                                                                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 1                 ; 6       ;
;      - datapath:u_datapath|DOEL_~0                                                                     ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0                            ; 1                 ; 6       ;
; ADDR[2]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1                 ; 6       ;
; ADDR[4]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~1                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1                 ; 6       ;
; ADDR[5]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CLR_INT~0                                     ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~1                                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1                 ; 6       ;
; ADDR[3]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~5 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~2 ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
; ADDR[6]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0                            ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 1                 ; 6       ;
; _STERM                                                                                                 ;                   ;         ;
; _BERR                                                                                                  ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 1                 ; 6       ;
;      - DSK0_IN_~0                                                                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~5                                       ; 1                 ; 6       ;
;      - DSK1_IN_                                                                                        ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                            ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~11                                      ; 1                 ; 6       ;
; _RST                                                                                                   ;                   ;         ;
;      - PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll                                           ; 0                 ; 6       ;
; SCLK                                                                                                   ;                   ;         ;
; _BG                                                                                                    ;                   ;         ;
;      - CPU_SM:u_CPU_SM|BGRANT_~0                                                                       ; 1                 ; 6       ;
; _DREQ                                                                                                  ;                   ;         ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|BGACK                                                                      ; LCFF_X26_Y3_N5    ; 11      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                    ; LCFF_X21_Y3_N15   ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                    ; LCFF_X21_Y3_N31   ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|PAS                                                                        ; LCFF_X27_Y7_N7    ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DS_O_                                                                                      ; LCFF_X9_Y6_N13    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INCNI                                                                                      ; LCCOMB_X18_Y4_N26 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INCNO                                                                                      ; LCCOMB_X21_Y3_N22 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0                                    ; PLL_1             ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1                                    ; PLL_1             ; 61      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2                                    ; PLL_1             ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                                  ; PLL_1             ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCLK                                                                                       ; PIN_17            ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|CRESET_                                                                  ; LCFF_X26_Y2_N3    ; 53      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                                  ; LCFF_X22_Y4_N31   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                 ; LCFF_X21_Y4_N21   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RDRST_~0                                                                 ; LCCOMB_X21_Y3_N26 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                 ; LCFF_X21_Y4_N15   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RIRST_~0                                                                 ; LCCOMB_X20_Y3_N0  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                                  ; LCFF_X20_Y5_N9    ; 46      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|SET_DSACK                          ; LCCOMB_X21_Y5_N30 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                  ; LCFF_X22_Y5_N31   ; 26      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; _AS_IO~0                                                                                   ; PIN_72            ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; _RST                                                                                       ; PIN_73            ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                           ; LCCOMB_X26_Y2_N4  ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; LCCOMB_X17_Y4_N2  ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~0                                                                   ; LCCOMB_X18_Y4_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~1                                                                   ; LCCOMB_X18_Y4_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~2                                                                   ; LCCOMB_X18_Y4_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~3                                                                   ; LCCOMB_X18_Y4_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~4                                                                   ; LCCOMB_X18_Y4_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~5                                                                   ; LCCOMB_X18_Y4_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~6                                                                   ; LCCOMB_X18_Y4_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~7                                                                   ; LCCOMB_X18_Y4_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                            ; LCCOMB_X22_Y3_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL_RST~0                         ; LCCOMB_X20_Y3_N12 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST                                 ; LCCOMB_X22_Y3_N28 ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                             ; LCCOMB_X26_Y4_N30 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS                                      ; LCCOMB_X24_Y4_N30 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS                                      ; LCCOMB_X25_Y4_N24 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS                                      ; LCCOMB_X25_Y4_N0  ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS                                      ; LCCOMB_X25_Y4_N18 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; registers:u_registers|CLR_FLUSHFIFO~0                                                      ; LCCOMB_X27_Y3_N6  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                   ; LCCOMB_X27_Y4_N28 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                 ; LCCOMB_X26_Y4_N28 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                   ; LCCOMB_X26_Y4_N16 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                 ; LCCOMB_X27_Y4_N24 ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                   ; LCCOMB_X27_Y4_N0  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                         ; LCCOMB_X27_Y4_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                           ; LCCOMB_X27_Y4_N26 ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                 ;
+---------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                    ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|PAS                                     ; LCFF_X27_Y7_N7    ; 32      ; Global Clock         ; GCLK7            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; PLL_1             ; 7       ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; PLL_1             ; 61      ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; PLL_1             ; 5       ; Global Clock         ; GCLK1            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS   ; LCCOMB_X24_Y4_N30 ; 64      ; Global Clock         ; GCLK0            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS   ; LCCOMB_X25_Y4_N24 ; 64      ; Global Clock         ; GCLK5            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS   ; LCCOMB_X25_Y4_N0  ; 64      ; Global Clock         ; GCLK4            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS   ; LCCOMB_X25_Y4_N18 ; 64      ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                           ; 99      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                           ; 98      ;
; SCSI_SM:u_SCSI_SM|CRESET_                                                                       ; 53      ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                                       ; 46      ;
; SCSI_SM:u_SCSI_SM|S2F_o                                                                         ; 41      ;
; CPU_SM:u_CPU_SM|STATE[3]                                                                        ; 39      ;
; CPU_SM:u_CPU_SM|STATE[1]                                                                        ; 39      ;
; CPU_SM:u_CPU_SM|STATE[4]                                                                        ; 35      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                           ; 33      ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                                       ; 33      ;
; fifo:int_fifo|Decoder0~7                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~6                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~5                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~4                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~3                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~2                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~1                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~0                                                                        ; 32      ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                                ; 32      ;
; CPU_SM:u_CPU_SM|STATE[0]                                                                        ; 30      ;
; CPU_SM:u_CPU_SM|STATE[2]                                                                        ; 29      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                       ; 26      ;
; _STERM                                                                                          ; 23      ;
; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                       ; 22      ;
; CPU_SM:u_CPU_SM|BRIDGEIN                                                                        ; 17      ;
; DS_O_                                                                                           ; 17      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2                                 ; 17      ;
; datapath:u_datapath|bDIEL                                                                       ; 16      ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~1                                     ; 16      ;
; CPU_SM:u_CPU_SM|DIEH                                                                            ; 16      ;
; CPU_SM:u_CPU_SM|F2CPUH                                                                          ; 16      ;
; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                       ; 16      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                                      ; 16      ;
; _AS_IO~0                                                                                        ; 15      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                                      ; 14      ;
; SCSI_SM:u_SCSI_SM|F2S_o                                                                         ; 13      ;
; CPU_SM:u_CPU_SM|F2CPUL                                                                          ; 13      ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 13      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                    ; 12      ;
; ADDR[3]                                                                                         ; 11      ;
; R_W_IO~0                                                                                        ; 11      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                            ; 11      ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                         ; 11      ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                         ; 11      ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 11      ;
; CPU_SM:u_CPU_SM|BGACK                                                                           ; 11      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                            ; 10      ;
; CPU_SM:u_CPU_SM|DIEL                                                                            ; 10      ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~8                                           ; 10      ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~0                                        ; 10      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                            ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~32                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[23]~29                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~28                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[22]~25                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~24                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[21]~21                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~20                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[20]~17                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~16                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[19]~13                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~12                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[18]~9                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~8                                     ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[17]~5                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~4                                     ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[16]~0                                    ; 9       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~12                                          ; 9       ;
; CPU_SM:u_CPU_SM|nDSACK                                                                          ; 9       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                               ; 9       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                               ; 9       ;
; _BERR                                                                                           ; 8       ;
; ADDR[4]                                                                                         ; 8       ;
; ADDR[2]                                                                                         ; 8       ;
; _CS                                                                                             ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[31]~56                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~55                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[30]~53                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~52                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[29]~50                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~49                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[28]~47                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~46                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[27]~44                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~43                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[26]~41                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~40                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[25]~38                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~37                                    ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[24]~35                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~34                                    ; 8       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST                                      ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0      ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~3 ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~2 ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec|Z2~1          ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~0 ; 8       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~20                                          ; 8       ;
; ADDR[5]                                                                                         ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~8                                        ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~16                                          ; 7       ;
; ADDR[6]                                                                                         ; 6       ;
; _DSACK_IO[0]~0                                                                                  ; 6       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 6       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~1                                 ; 6       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~0                                 ; 6       ;
; CPU_SM:u_CPU_SM|LASTWORD~0                                                                      ; 6       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec|Z2~0          ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~14                                          ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~11                                          ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~9                                           ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~4                                        ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~2                                        ; 6       ;
; SCLK                                                                                            ; 5       ;
; PD_PORT[7]~15                                                                                   ; 5       ;
; PD_PORT[6]~14                                                                                   ; 5       ;
; PD_PORT[5]~13                                                                                   ; 5       ;
; PD_PORT[4]~12                                                                                   ; 5       ;
; PD_PORT[3]~11                                                                                   ; 5       ;
; PD_PORT[2]~10                                                                                   ; 5       ;
; PD_PORT[1]~9                                                                                    ; 5       ;
; PD_PORT[0]~8                                                                                    ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12                           ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1                            ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[57]~26                                          ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~0                                        ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                            ; 5       ;
; SCSI_SM:u_SCSI_SM|CCPUREQ                                                                       ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~5                                        ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~6                                       ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[56]~13                                          ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[62]~10                                          ; 5       ;
; DSK0_IN_~0                                                                                      ; 5       ;
; DATA_IO[25]~25                                                                                  ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[55]~32                                          ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~1                                        ; 4       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                           ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~6                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~1                                              ; 4       ;
; DSK1_IN_                                                                                        ; 4       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~0                                                         ; 4       ;
; CPU_SM:u_CPU_SM|LASTWORD                                                                        ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~0                                              ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[12]~18                                          ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~0                                     ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26                           ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17                           ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8                            ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                            ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                           ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~6                                        ; 4       ;
; registers:u_registers|FLUSHFIFO                                                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~3                                        ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~1                                        ; 4       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                                                      ; 4       ;
; CPU_SM:u_CPU_SM|BGRANT_                                                                         ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 4       ;
; SCSI_SM:u_SCSI_SM|DACK_o                                                                        ; 4       ;
; _DSACK_IO[1]~1                                                                                  ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~29                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~25                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~21                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~17                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~13                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~9                        ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~5                        ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~1                        ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1                                 ; 3       ;
; INCNI                                                                                           ; 3       ;
; INCNO                                                                                           ; 3       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~0                                         ; 3       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~1                                            ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY_RST~0                             ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~11                                ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~10                                ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~9                                 ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~8                                 ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                                       ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~7                                 ; 3       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F                                     ; 3       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~4                                 ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~1                                   ; 3       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                                                       ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25                           ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                                 ; 3       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3a~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~2                                              ; 3       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~1                                                   ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~1                                        ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~1                                     ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[35]~28                                          ; 3       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[37]~25                                          ; 3       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~0                                                   ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~22                                          ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CLR_INT~0                                     ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector13~0                            ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3                            ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2                            ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~2                             ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~17                                           ; 3       ;
; CPU_SM:u_CPU_SM|DMAENA                                                                          ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~7                                        ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~0                                       ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Z~0                                       ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~7                                           ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 3       ;
; SCSI_SM:u_SCSI_SM|RE_o                                                                          ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                                 ; 3       ;
; INTA                                                                                            ; 2       ;
; _BGACK_IO~0                                                                                     ; 2       ;
; DATA_IO[31]~31                                                                                  ; 2       ;
; DATA_IO[30]~30                                                                                  ; 2       ;
; DATA_IO[29]~29                                                                                  ; 2       ;
; DATA_IO[28]~28                                                                                  ; 2       ;
; DATA_IO[27]~27                                                                                  ; 2       ;
; DATA_IO[26]~26                                                                                  ; 2       ;
; DATA_IO[24]~24                                                                                  ; 2       ;
; DATA_IO[23]~23                                                                                  ; 2       ;
; DATA_IO[22]~22                                                                                  ; 2       ;
; DATA_IO[21]~21                                                                                  ; 2       ;
; DATA_IO[20]~20                                                                                  ; 2       ;
; DATA_IO[19]~19                                                                                  ; 2       ;
; DATA_IO[18]~18                                                                                  ; 2       ;
; DATA_IO[17]~17                                                                                  ; 2       ;
; DATA_IO[16]~16                                                                                  ; 2       ;
; DATA_IO[4]~4                                                                                    ; 2       ;
; DATA_IO[2]~2                                                                                    ; 2       ;
; DATA_IO[1]~1                                                                                    ; 2       ;
; LHW                                                                                             ; 2       ;
; LLW                                                                                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]~7                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]~6                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]~5                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]~4                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]~3                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]~2                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]~0                             ; 2       ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0                            ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~3                                         ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~0                                        ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~30                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~26                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~22                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~18                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~14                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~10                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~6                        ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~2                        ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~3                                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~2                                         ; 2       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                           ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9                            ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                                       ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                                    ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                                       ; 2       ;
; fifo:int_fifo|Mux8~4                                                                            ; 2       ;
; fifo:int_fifo|Mux0~4                                                                            ; 2       ;
; fifo:int_fifo|Mux24~4                                                                           ; 2       ;
; fifo:int_fifo|Mux16~4                                                                           ; 2       ;
; fifo:int_fifo|Mux9~4                                                                            ; 2       ;
; fifo:int_fifo|Mux1~4                                                                            ; 2       ;
; fifo:int_fifo|Mux25~4                                                                           ; 2       ;
; fifo:int_fifo|Mux17~4                                                                           ; 2       ;
; fifo:int_fifo|Mux10~4                                                                           ; 2       ;
; fifo:int_fifo|Mux2~4                                                                            ; 2       ;
; fifo:int_fifo|Mux26~4                                                                           ; 2       ;
; fifo:int_fifo|Mux18~4                                                                           ; 2       ;
; fifo:int_fifo|Mux11~4                                                                           ; 2       ;
; fifo:int_fifo|Mux3~4                                                                            ; 2       ;
; fifo:int_fifo|Mux27~4                                                                           ; 2       ;
; fifo:int_fifo|Mux19~4                                                                           ; 2       ;
; fifo:int_fifo|Mux12~4                                                                           ; 2       ;
; fifo:int_fifo|Mux4~4                                                                            ; 2       ;
; fifo:int_fifo|Mux28~4                                                                           ; 2       ;
; fifo:int_fifo|Mux20~4                                                                           ; 2       ;
; fifo:int_fifo|Mux13~4                                                                           ; 2       ;
; fifo:int_fifo|Mux5~4                                                                            ; 2       ;
; fifo:int_fifo|Mux29~4                                                                           ; 2       ;
; fifo:int_fifo|Mux21~4                                                                           ; 2       ;
; fifo:int_fifo|Mux14~4                                                                           ; 2       ;
; fifo:int_fifo|Mux6~4                                                                            ; 2       ;
; fifo:int_fifo|Mux30~4                                                                           ; 2       ;
; fifo:int_fifo|Mux22~4                                                                           ; 2       ;
; fifo:int_fifo|Mux7~4                                                                            ; 2       ;
; fifo:int_fifo|Mux15~4                                                                           ; 2       ;
; fifo:int_fifo|Mux31~4                                                                           ; 2       ;
; fifo:int_fifo|Mux23~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]                               ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]                               ; 2       ;
; _DSACK_IO~4                                                                                     ; 2       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_                                  ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~2                            ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14                           ; 2       ;
; DREQ_                                                                                           ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~0                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                                   ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~0                                        ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~10                                       ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~1                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[8]~29                                           ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~4                                                   ; 2       ;
; CPU_SM:u_CPU_SM|DREQ_                                                                           ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4b~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~0                                        ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~3                                                   ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~23                                          ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2b~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[27]~19                                          ; 2       ;
; registers:u_registers|A1                                                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~0                            ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr22~0                              ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20                           ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4                            ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~1                             ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~1                               ; 2       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~0                             ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~0                               ; 2       ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~4                                       ; 2       ;
; CPU_SM:u_CPU_SM|FLUSHFIFO                                                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~8                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[58]~15                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~5                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                                                     ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|INT                                       ; 2       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                                 ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]~feeder                                ; 1       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU~feeder                                                                ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~feeder                          ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~feeder                                                               ; 1       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o~feeder                                                               ; 1       ;
; registers:u_registers|FLUSHFIFO~feeder                                                          ; 1       ;
; _DREQ                                                                                           ; 1       ;
; _BG                                                                                             ; 1       ;
; _RST                                                                                            ; 1       ;
; DATA_IO[15]~15                                                                                  ; 1       ;
; DATA_IO[14]~14                                                                                  ; 1       ;
; DATA_IO[13]~13                                                                                  ; 1       ;
; DATA_IO[12]~12                                                                                  ; 1       ;
; DATA_IO[11]~11                                                                                  ; 1       ;
; DATA_IO[10]~10                                                                                  ; 1       ;
; DATA_IO[9]~9                                                                                    ; 1       ;
; DATA_IO[8]~8                                                                                    ; 1       ;
; DATA_IO[7]~7                                                                                    ; 1       ;
; DATA_IO[6]~6                                                                                    ; 1       ;
; DATA_IO[5]~5                                                                                    ; 1       ;
; DATA_IO[3]~3                                                                                    ; 1       ;
; DATA_IO[0]~0                                                                                    ; 1       ;
; _DS_IO~0                                                                                        ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]~2                                          ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]~2                                         ; 1       ;
; DS_O_~0                                                                                         ; 1       ;
; AS_O_~0                                                                                         ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0~0                                                    ; 1       ;
; CPU_SM:u_CPU_SM|BGRANT_~0                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~9                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~5                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[32]~31                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~6                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~11                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~10                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~1                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector29~0                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~4                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~3                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~2                                        ; 1       ;
; CPU_SM:u_CPU_SM|PLHW                                                                            ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector23~0                            ; 1       ;
; SCSI_SM:u_SCSI_SM|INCNI_o                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|INCNI                                                                           ; 1       ;
; CPU_SM:u_CPU_SM|PLLW                                                                            ; 1       ;
; SCSI_SM:u_SCSI_SM|INCNO_o                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|INCNO                                                                           ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~1                                          ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]~0                                          ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|SET_DSACK                               ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]~1                         ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]~0                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~4                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~3                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~2                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~1                                         ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~0                                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~54                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~51                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~48                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~45                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~42                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~39                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~36                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                 ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~0                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d                                     ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~6                                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~1                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_Z~0                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector27~0                            ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~1                                         ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]~0                                         ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~33                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                 ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector28~0                            ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr22                                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~2                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~1                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~0                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~0                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~2                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~1                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_Y~0                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~0                                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~_emulated                ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector26~0                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~4                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~2                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~1                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~0                                      ; 1       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_~0                                ; 1       ;
; CPU_SM:u_CPU_SM|PDS                                                                             ; 1       ;
; CPU_SM:u_CPU_SM|PAS                                                                             ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector19~0                            ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector11~0                            ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22                           ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|RIFIFO~0                                ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|RDFIFO~0                                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DECFIFO_d~0                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~2                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                            ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST~1                                    ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST~0                                    ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~1                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~30                                           ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~0                                  ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~1                                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|INCBO                                   ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                                  ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                                 ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~3                                 ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~13                                ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~12                                ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~31                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~30                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~1 ; 1       ;
; fifo:int_fifo|Mux8~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][31]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~0 ; 1       ;
; fifo:int_fifo|Mux24~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux16~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][15]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~27                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~26                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~1 ; 1       ;
; fifo:int_fifo|Mux9~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][30]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~0 ; 1       ;
; fifo:int_fifo|Mux25~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux17~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][14]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~23                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~22                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~1 ; 1       ;
; fifo:int_fifo|Mux10~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][29]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~0 ; 1       ;
; fifo:int_fifo|Mux26~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux18~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][13]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~19                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~18                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~1 ; 1       ;
; fifo:int_fifo|Mux11~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][28]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~0 ; 1       ;
; fifo:int_fifo|Mux27~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux19~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][12]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~15                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~14                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~1 ; 1       ;
; fifo:int_fifo|Mux12~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][27]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~0 ; 1       ;
; fifo:int_fifo|Mux28~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux20~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][11]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~11                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~10                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~1 ; 1       ;
; fifo:int_fifo|Mux13~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][26]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~0 ; 1       ;
; fifo:int_fifo|Mux29~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux21~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][10]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~7                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~6                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~1 ; 1       ;
; fifo:int_fifo|Mux14~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][25]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~0 ; 1       ;
; fifo:int_fifo|Mux30~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][9]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~6 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~5 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~3                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~2                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~4 ; 1       ;
; fifo:int_fifo|Mux7~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][16]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~1 ; 1       ;
; fifo:int_fifo|Mux31~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][8]                                                                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[31]~55                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[31]~54                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]~53                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]~52                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]~51                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]~50                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[28]~49                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[28]~48                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[27]~47                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[27]~46                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~45                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~44                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~43                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~42                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[24]~41                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[24]~40                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[23]~39                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[23]~38                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[22]~37                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[22]~36                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[21]~35                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[21]~34                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[20]~33                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[20]~32                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[19]~31                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[19]~30                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]~29                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]~28                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~27                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~26                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[16]~25                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[16]~24                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~23                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[14]~22                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[13]~21                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[12]~20                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[11]~19                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[10]~18                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[9]~17                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~16                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~15                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[7]~14                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[6]~13                                ; 1       ;
+-------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,214 / 15,666 ( 8 % ) ;
; C16 interconnects           ; 40 / 812 ( 5 % )       ;
; C4 interconnects            ; 606 / 11,424 ( 5 % )   ;
; Direct links                ; 236 / 15,666 ( 2 % )   ;
; Global clocks               ; 8 / 8 ( 100 % )        ;
; Local interconnects         ; 365 / 4,608 ( 8 % )    ;
; R24 interconnects           ; 48 / 652 ( 7 % )       ;
; R4 interconnects            ; 706 / 13,328 ( 5 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.12) ; Number of LABs  (Total = 59) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 5                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.47) ; Number of LABs  (Total = 59) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 37                           ;
; 1 Clock enable                     ; 4                            ;
; 2 Async. clears                    ; 3                            ;
; 2 Clock enables                    ; 16                           ;
; 2 Clocks                           ; 11                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.03) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 4                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 5                            ;
; 27                                           ; 1                            ;
; 28                                           ; 7                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.49) ; Number of LABs  (Total = 59) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 13                           ;
; 9                                               ; 8                            ;
; 10                                              ; 2                            ;
; 11                                              ; 4                            ;
; 12                                              ; 7                            ;
; 13                                              ; 5                            ;
; 14                                              ; 3                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
; 17                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.05) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 8                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 7                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; _CS             ; DATA_OE_             ; 0.569             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C5T144C8 for design "RESDMAC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 23 degrees (2500 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (10000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 135 degrees (15000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 81 total pins
    Info (169086): Pin INT not assigned to an exact location on the device
    Info (169086): Pin _SIZ1 not assigned to an exact location on the device
    Info (169086): Pin BR not assigned to an exact location on the device
    Info (169086): Pin OWN not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datab"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|datad"
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000         sclk
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[0]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[1]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CPU_SM:u_CPU_SM|PAS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AS_O_~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  3 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "OWN_" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SIZ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "_BR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "_INT" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.56 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 68 output pins without output pin load capacitance assignment
    Info (306007): Pin "PD_PORT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_W_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_AS_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DS_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DSACK_IO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DSACK_IO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_BGACK_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "INT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_SIZ1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DMAEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DACK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_CSS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_IOR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_IOW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_RD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_WR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_DMA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_OE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PDATA_OE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PD_PORT[8] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[9] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[10] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[11] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[12] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[13] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[14] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[15] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 5365 megabytes
    Info: Processing ended: Sun Aug 20 18:30:59 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg.


+---------------------------------------------------------------+
; Assembler Summary                                             ;
+-----------------------+---------------------------------------+
; Assembler Status      ; Successful - Sun Aug 20 18:31:00 2023 ;
; Revision Name         ; RESDMAC                               ;
; Top-level Entity Name ; RESDMAC                               ;
; Family                ; Cyclone II                            ;
; Device                ; EP2C5T144C8                           ;
+-----------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Assembler Settings                                                                                     ;
+-----------------------------------------------------------------------------+----------+---------------+
; Option                                                                      ; Setting  ; Default Value ;
+-----------------------------------------------------------------------------+----------+---------------+
; Use smart compilation                                                       ; On       ; Off           ;
; Configuration device                                                        ; Epcs4    ; Auto          ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation  ; On       ; On            ;
; Enable compact report table                                                 ; Off      ; Off           ;
; Generate compressed bitstreams                                              ; On       ; On            ;
; Compression mode                                                            ; Off      ; Off           ;
; Clock source for configuration device                                       ; Internal ; Internal      ;
; Clock frequency of the configuration device                                 ; 10 MHZ   ; 10 MHz        ;
; Divide clock frequency by                                                   ; 1        ; 1             ;
; Auto user code                                                              ; On       ; On            ;
; Use configuration device                                                    ; On       ; On            ;
; Configuration device auto user code                                         ; Off      ; Off           ;
; Generate Tabular Text File (.ttf) For Target Device                         ; Off      ; Off           ;
; Generate Raw Binary File (.rbf) For Target Device                           ; Off      ; Off           ;
; Generate Hexadecimal (Intel-Format) Output File (.hexout) for Target Device ; Off      ; Off           ;
; Hexadecimal Output File start address                                       ; 0        ; 0             ;
; Hexadecimal Output File count direction                                     ; Up       ; Up            ;
; Release clears before tri-states                                            ; Off      ; Off           ;
; Auto-restart configuration after error                                      ; On       ; On            ;
; Maintain Compatibility with All Cyclone II M4K Versions                     ; On       ; On            ;
; Generate Serial Vector Format File (.svf) for Target Device                 ; Off      ; Off           ;
; Generate a JEDEC STAPL Format File (.jam) for Target Device                 ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; On       ; On            ;
+-----------------------------------------------------------------------------+----------+---------------+


+-------------------------------------------------------------------+
; Assembler Generated Files                                         ;
+-------------------------------------------------------------------+
; File Name                                                         ;
+-------------------------------------------------------------------+
; C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.sof ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pof ;
+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.sof ;
+----------------+----------------------------------------------------------------------------+
; Option         ; Setting                                                                    ;
+----------------+----------------------------------------------------------------------------+
; Device         ; EP2C5T144C8                                                                ;
; JTAG usercode  ; 0x000FD595                                                                 ;
; Checksum       ; 0x000FD595                                                                 ;
+----------------+----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pof ;
+--------------------+------------------------------------------------------------------------+
; Option             ; Setting                                                                ;
+--------------------+------------------------------------------------------------------------+
; Device             ; EPCS4                                                                  ;
; JTAG usercode      ; 0x00000000                                                             ;
; Checksum           ; 0x074311D4                                                             ;
; Compression Ratio  ; 2                                                                      ;
+--------------------+------------------------------------------------------------------------+


+--------------------+
; Assembler Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Assembler
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 20 18:31:00 2023
Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
Info (115031): Writing out detailed assembly data for power analysis
Info (115030): Assembler is generating device programming files
Info: Quartus II 64-Bit Assembler was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4582 megabytes
    Info: Processing ended: Sun Aug 20 18:31:00 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Sun Aug 20 18:31:01 2023 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; sclk                                        ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                               ; { SCLK }                                        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 2.500  ; 22.500 ; 50.00      ; 1         ; 1           ; 22.5  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[0] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[1] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 15.000 ; 35.000 ; 50.00      ; 1         ; 1           ; 135.0 ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[2] } ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 98.0 MHz   ; 98.0 MHz        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;      ;
; 335.35 MHz ; 335.35 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -7.777 ; -7.777        ;
; sclk                                        ; 9.735  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.509 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.629 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -27.245 ; -27.245       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.499   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.499   ; 0.000         ;
; sclk                                        ; 27.114  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Slow Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 24.343 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 29.764 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 9.920  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 14.566 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 18.758 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -7.777 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 12.777     ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 9.735  ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.948      ; 3.253      ;
; 11.229 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.737      ; 2.548      ;
; 12.462 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.631      ; 1.209      ;
; 12.620 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.631      ; 1.051      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 18.509 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.531      ;
; 18.545 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.495      ;
; 18.993 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.047      ;
; 38.510 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.530      ;
; 38.546 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.494      ;
; 38.547 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                             ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 19.629 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 7.915      ;
; 19.729 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 7.818      ;
; 19.795 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 7.750      ;
; 19.886 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 7.648      ;
; 20.149 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 7.396      ;
; 20.230 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 7.317      ;
; 20.240 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 7.294      ;
; 20.372 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 7.172      ;
; 20.595 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.952      ;
; 20.938 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.609      ;
; 21.012 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.539      ;
; 21.137 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.414      ;
; 21.167 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.380      ;
; 21.215 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.332      ;
; 21.237 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.314      ;
; 21.480 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.071      ;
; 21.555 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.993      ;
; 21.556 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.992      ;
; 21.872 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.672      ;
; 21.890 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 5.661      ;
; 21.909 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.639      ;
; 21.910 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.638      ;
; 21.938 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 5.613      ;
; 22.175 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.369      ;
; 22.223 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.321      ;
; 22.226 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.318      ;
; 22.307 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 5.240      ;
; 22.419 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.129      ;
; 22.467 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.081      ;
; 22.661 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 4.886      ;
; 22.700 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 4.844      ;
; 22.748 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 4.796      ;
; 23.541 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 4.003      ;
; 23.589 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 3.955      ;
; 23.977 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.570      ;
; 24.333 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.214      ;
; 28.238 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 6.795      ;
; 28.552 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 6.484      ;
; 28.584 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 6.450      ;
; 28.668 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 6.365      ;
; 28.878 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.002      ; 6.164      ;
; 28.982 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 6.054      ;
; 29.023 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 6.011      ;
; 29.198 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.006      ; 5.848      ;
; 29.796 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 10.244     ;
; 29.845 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.002      ; 5.197      ;
; 29.885 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 10.151     ;
; 29.927 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 10.113     ;
; 29.975 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.006      ; 5.071      ;
; 29.996 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 5.044      ;
; 30.183 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.011     ; 9.846      ;
; 30.193 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.843      ;
; 30.272 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.013     ; 9.755      ;
; 30.272 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.768      ;
; 30.277 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.762      ;
; 30.279 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 9.767      ;
; 30.287 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 9.753      ;
; 30.381 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.658      ;
; 30.463 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 9.577      ;
; 30.466 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.570      ;
; 30.469 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 9.568      ;
; 30.495 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 9.549      ;
; 30.531 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 9.499      ;
; 30.552 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.484      ;
; 30.620 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 9.406      ;
; 30.705 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.017     ; 9.318      ;
; 30.818 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 9.224      ;
; 30.831 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.205      ;
; 30.927 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 9.106      ;
; 30.944 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.095      ;
; 30.960 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.076      ;
; 30.965 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 9.069      ;
; 30.980 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 9.067      ;
; 31.059 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.981      ;
; 31.074 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 8.965      ;
; 31.124 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 8.913      ;
; 31.136 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 8.901      ;
; 31.178 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 8.860      ;
; 31.183 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.859      ;
; 31.230 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.803      ;
; 31.238 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 8.799      ;
; 31.264 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.776      ;
; 31.312 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.730      ;
; 31.373 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.667      ;
; 31.378 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.017     ; 8.645      ;
; 31.396 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.647      ;
; 31.422 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.006      ; 3.624      ;
; 31.424 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.616      ;
; 31.434 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.606      ;
; 31.469 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.571      ;
; 31.473 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.570      ;
; 31.491 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.549      ;
; 31.503 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.537      ;
; 31.508 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.525      ;
; 31.516 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.524      ;
; 31.558 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 8.478      ;
; 31.567 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.466      ;
; 31.579 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 8.455      ;
; 31.585 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 8.456      ;
; 31.594 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.439      ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -27.245 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 12.755     ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 1.187  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.188  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.224  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 20.741 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.047      ;
; 21.189 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.495      ;
; 21.225 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.531      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.748 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.054      ;
; 0.766 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.912 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.219      ;
; 0.919 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.225      ;
; 0.952 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.952 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 1.064 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.370      ;
; 1.088 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.395      ;
; 1.104 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.411      ;
; 1.108 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.415      ;
; 1.110 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.417      ;
; 1.113 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.419      ;
; 1.151 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.457      ;
; 1.198 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.211 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.517      ;
; 1.231 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.537      ;
; 1.231 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.539      ;
; 1.324 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.631      ;
; 1.474 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 1.774      ;
; 1.506 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.813      ;
; 1.526 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.833      ;
; 1.527 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.833      ;
; 1.543 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.845      ;
; 1.544 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.850      ;
; 1.546 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.848      ;
; 1.557 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.863      ;
; 1.558 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.864      ;
; 1.558 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.864      ;
; 1.560 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.560 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.867      ;
; 1.566 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.873      ;
; 1.569 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.875      ;
; 1.593 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.899      ;
; 1.725 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.031      ;
; 1.758 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.064      ;
; 1.776 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.086      ;
; 1.790 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.100      ;
; 1.826 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.124      ;
; 1.827 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.125      ;
; 1.829 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.127      ;
; 1.833 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.139      ;
; 1.902 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.209      ;
; 1.902 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.209      ;
; 1.973 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.279      ;
; 1.987 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.293      ;
; 2.060 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.368      ;
; 2.083 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.389      ;
; 2.107 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.413      ;
; 2.123 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.425      ;
; 2.160 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.470      ;
; 2.167 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.473      ;
; 2.236 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.540      ;
; 2.290 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.603      ;
; 2.291 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.595      ;
; 2.311 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.618      ;
; 2.331 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.637      ;
; 2.354 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.664      ;
; 2.404 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.717      ;
; 2.420 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.726      ;
; 2.428 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.734      ;
; 2.455 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.761      ;
; 2.466 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.772      ;
; 2.470 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.780      ;
; 2.472 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.782      ;
; 2.492 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.798      ;
; 2.516 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.824      ;
; 2.556 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.859      ;
; 2.600 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.903      ;
; 2.601 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.903      ;
; 2.653 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.959      ;
; 2.659 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.965      ;
; 2.659 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 2.958      ;
; 2.661 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.967      ;
; 2.699 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.004      ;
; 2.727 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.031      ;
; 2.742 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.048      ;
; 2.753 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.059      ;
; 2.763 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.073      ;
; 2.767 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.077      ;
; 2.768 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.067      ;
; 2.769 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.068      ;
; 2.770 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.080      ;
; 2.829 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.135      ;
; 2.831 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.137      ;
; 2.859 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.165      ;
; 2.889 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.193      ;
; 2.889 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.188      ;
; 2.894 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.194      ;
; 2.902 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.201      ;
; 2.903 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.202      ;
; 2.916 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.226      ;
; 2.953 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.255      ;
; 2.970 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.282      ;
; 3.009 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.313      ;
; 3.023 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.325      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 27.114 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.631      ; 1.051      ;
; 27.272 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.631      ; 1.209      ;
; 28.505 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.737      ; 2.548      ;
; 29.999 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.948      ; 3.253      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 3.130      ;
; 24.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.020     ; 3.118      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.755 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.775      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.009     ; 2.767      ;
; 24.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.009     ; 2.767      ;
; 24.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.723      ;
; 24.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.723      ;
; 24.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.723      ;
; 25.168 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.369      ;
; 25.168 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.369      ;
; 25.168 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.369      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 29.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.009     ; 2.767      ;
; 29.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.009     ; 2.767      ;
; 29.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.009     ; 2.767      ;
; 29.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 2.723      ;
; 29.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 2.723      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 9.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 2.723      ;
; 9.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 2.723      ;
; 9.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.009     ; 2.767      ;
; 9.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.009     ; 2.767      ;
; 9.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.009     ; 2.767      ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 14.566 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.369      ;
; 14.566 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.369      ;
; 14.566 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.369      ;
; 14.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.723      ;
; 14.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.723      ;
; 14.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.723      ;
; 14.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.009     ; 2.767      ;
; 14.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.009     ; 2.767      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.979 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.775      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.020     ; 3.118      ;
; 15.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 3.130      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 7.799   ; 7.799   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 8.912   ; 8.912   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 7.688   ; 7.688   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 8.598   ; 8.598   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 8.414   ; 8.414   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 5.987   ; 5.987   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 7.165   ; 7.165   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 4.932   ; 4.932   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -0.429  ; -0.429  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.970  ; -1.970  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 4.389   ; 4.389   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.043  ; -2.043  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.852  ; -5.852  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.115   ; 3.115   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.898  ; -2.898  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -5.269  ; -5.269  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -4.778  ; -4.778  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -6.919  ; -6.919  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.859  ; -7.859  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -11.661 ; -11.661 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -6.770  ; -6.770  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -9.463  ; -9.463  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; -4.817 ; -4.817 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -6.948 ; -6.948 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -8.061 ; -8.061 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -6.837 ; -6.837 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -7.747 ; -7.747 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -4.817 ; -4.817 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -4.813 ; -4.813 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -5.416 ; -5.416 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -5.892 ; -5.892 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -4.666 ; -4.666 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -5.458 ; -5.458 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -4.666 ; -4.666 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 2.518  ; 2.518  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 2.518  ; 2.518  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 2.288  ; 2.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 2.236  ; 2.236  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -0.397 ; -0.397 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 2.309  ; 2.309  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 6.118  ; 6.118  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 0.368  ; 0.368  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -0.243 ; -0.243 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 0.368  ; 0.368  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 7.654  ; 7.654  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 5.535  ; 5.535  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 5.044  ; 5.044  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 7.185  ; 7.185  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 8.125  ; 8.125  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 11.927 ; 11.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 7.036  ; 7.036  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 4.581  ; 4.581  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 7.036  ; 7.036  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 9.729  ; 9.729  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 8.386  ; 8.386  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 9.865  ; 9.865  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 14.639 ; 14.639 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 21.605 ; 21.605 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 20.737 ; 20.737 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 18.742 ; 18.742 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 21.107 ; 21.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 21.441 ; 21.441 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 21.216 ; 21.216 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 21.392 ; 21.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 19.818 ; 19.818 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.816 ; 20.816 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.438 ; 19.438 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 19.680 ; 19.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 19.996 ; 19.996 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 19.875 ; 19.875 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.717 ; 19.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 19.319 ; 19.319 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 18.708 ; 18.708 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 17.780 ; 17.780 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 18.327 ; 18.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 18.849 ; 18.849 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 19.550 ; 19.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 19.194 ; 19.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 18.557 ; 18.557 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 18.162 ; 18.162 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 20.029 ; 20.029 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 19.672 ; 19.672 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.789 ; 20.789 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.071 ; 20.071 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.131 ; 20.131 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.338 ; 20.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 19.852 ; 19.852 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.247 ; 17.247 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 25.480 ; 25.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 24.768 ; 24.768 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 24.956 ; 24.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 24.142 ; 24.142 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 25.076 ; 25.076 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 25.568 ; 25.568 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 25.278 ; 25.278 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 14.838 ; 14.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 14.475 ; 14.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.293 ; 16.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 15.813 ; 15.813 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 18.173 ; 18.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 19.718 ; 19.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 19.769 ; 19.769 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 16.065 ; 16.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 8.386  ; 8.386  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 9.865  ; 9.865  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 14.639 ; 14.639 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 16.966 ; 16.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 20.302 ; 20.302 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 20.527 ; 20.527 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 19.766 ; 19.766 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 18.628 ; 18.628 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 19.541 ; 19.541 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 20.127 ; 20.127 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 20.090 ; 20.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 17.624 ; 17.624 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 18.324 ; 18.324 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 17.565 ; 17.565 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 17.180 ; 17.180 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 18.024 ; 18.024 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 17.276 ; 17.276 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 17.136 ; 17.136 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 17.465 ; 17.465 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 17.841 ; 17.841 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 17.275 ; 17.275 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 17.822 ; 17.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 18.202 ; 18.202 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 18.385 ; 18.385 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 18.282 ; 18.282 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 18.051 ; 18.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 17.656 ; 17.656 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 17.524 ; 17.524 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 17.723 ; 17.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 17.905 ; 17.905 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 18.283 ; 18.283 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 18.398 ; 18.398 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 16.966 ; 16.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 17.539 ; 17.539 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 17.438 ; 17.438 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 16.134 ; 16.134 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 17.306 ; 17.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 17.900 ; 17.900 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 17.321 ; 17.321 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 17.316 ; 17.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 17.306 ; 17.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 17.961 ; 17.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 18.355 ; 18.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 17.673 ; 17.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 18.351 ; 18.351 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 14.838 ; 14.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 14.475 ; 14.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.293 ; 16.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 15.813 ; 15.813 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 18.173 ; 18.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 19.718 ; 19.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 19.769 ; 19.769 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 15.879 ; 15.879 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.518 ;        ;        ; 17.518 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.743 ; 17.298 ; 17.298 ; 17.743 ;
; ADDR[2]     ; DATA_IO[2]  ; 17.424 ; 17.359 ; 17.359 ; 17.424 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.757 ; 15.883 ; 15.883 ; 16.757 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.343 ;        ;        ; 17.343 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.455 ;        ;        ; 17.455 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.306 ;        ;        ; 17.306 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.322 ; 17.322 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.411 ;        ;        ; 13.411 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.029 ; 18.382 ; 18.382 ; 17.029 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.233 ; 18.607 ; 18.607 ; 18.233 ;
; ADDR[3]     ; DATA_IO[2]  ; 16.976 ; 18.359 ; 18.359 ; 16.976 ;
; ADDR[3]     ; DATA_IO[4]  ; 16.818 ; 17.621 ; 17.621 ; 16.818 ;
; ADDR[3]     ; DATA_IO[5]  ; 16.854 ; 18.207 ; 18.207 ; 16.854 ;
; ADDR[3]     ; DATA_IO[6]  ; 16.966 ; 18.319 ; 18.319 ; 16.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 16.817 ; 18.170 ; 18.170 ; 16.817 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.257 ;        ;        ; 18.257 ;
; ADDR[3]     ; DATA_OE_    ; 14.524 ;        ;        ; 14.524 ;
; ADDR[3]     ; PD_PORT[0]  ; 14.219 ; 14.219 ; 14.219 ; 14.219 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; ADDR[3]     ; PD_PORT[7]  ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.491 ;        ;        ; 17.491 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.716 ; 17.051 ; 17.051 ; 17.716 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.177 ; 17.332 ; 17.332 ; 17.177 ;
; ADDR[4]     ; DATA_IO[4]  ; 16.730 ; 15.636 ; 15.636 ; 16.730 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.316 ;        ;        ; 17.316 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.428 ;        ;        ; 17.428 ;
; ADDR[4]     ; DATA_IO[7]  ; 17.279 ;        ;        ; 17.279 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.075 ; 17.075 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.300 ; 13.300 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.413 ; 16.990 ; 16.990 ; 17.413 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.638 ; 17.264 ; 17.264 ; 17.638 ;
; ADDR[5]     ; DATA_IO[2]  ; 17.390 ; 16.007 ; 16.007 ; 17.390 ;
; ADDR[5]     ; DATA_IO[4]  ; 16.652 ; 16.229 ; 16.229 ; 16.652 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.238 ; 16.815 ; 16.815 ; 17.238 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.350 ; 16.927 ; 16.927 ; 17.350 ;
; ADDR[5]     ; DATA_IO[7]  ; 17.201 ; 16.778 ; 16.778 ; 17.201 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 17.288 ; 17.288 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.210 ; 14.210 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 19.155 ; 17.802 ; 17.802 ; 19.155 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.380 ; 19.006 ; 19.006 ; 19.380 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.132 ; 17.749 ; 17.749 ; 19.132 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.394 ; 17.591 ; 17.591 ; 18.394 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.980 ; 17.627 ; 17.627 ; 18.980 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.092 ; 17.739 ; 17.739 ; 19.092 ;
; ADDR[6]     ; DATA_IO[7]  ; 18.943 ; 17.590 ; 17.590 ; 18.943 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.030 ; 19.030 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.715 ; 14.715 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.896 ;        ;        ; 18.896 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.473 ;        ;        ; 18.473 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.994 ;        ;        ; 18.994 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.576 ;        ;        ; 17.576 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.502 ;        ;        ; 18.502 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.110 ;        ;        ; 19.110 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.367 ;        ;        ; 19.367 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 18.693 ;        ;        ; 18.693 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.023 ;        ;        ; 17.023 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.160 ;        ;        ; 16.160 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.607 ;        ;        ; 17.607 ;
; DATA_IO[19] ; PD_PORT[3]  ; 15.644 ;        ;        ; 15.644 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.143 ;        ;        ; 17.143 ;
; DATA_IO[21] ; PD_PORT[5]  ; 16.567 ;        ;        ; 16.567 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.964 ;        ;        ; 16.964 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.153 ;        ;        ; 16.153 ;
; INTA        ; INT         ; 11.874 ;        ;        ; 11.874 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.612 ;        ;        ; 16.612 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.510 ;        ;        ; 16.510 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 17.308 ;        ;        ; 17.308 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 17.795 ;        ;        ; 17.795 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.180 ;        ;        ; 17.180 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 17.450 ;        ;        ; 17.450 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.193 ;        ;        ; 16.193 ;
; PD_PORT[2]  ; DATA_IO[26] ; 16.289 ;        ;        ; 16.289 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.925 ;        ;        ; 16.925 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.002 ;        ;        ; 16.002 ;
; PD_PORT[3]  ; DATA_IO[27] ; 17.111 ;        ;        ; 17.111 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.999 ;        ;        ; 16.999 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.298 ;        ;        ; 16.298 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.373 ;        ;        ; 16.373 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 17.711 ;        ;        ; 17.711 ;
; PD_PORT[5]  ; DATA_IO[13] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[5]  ; DATA_IO[29] ; 16.463 ;        ;        ; 16.463 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.233 ;        ;        ; 18.233 ;
; PD_PORT[6]  ; DATA_IO[14] ; 15.451 ;        ;        ; 15.451 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.072 ;        ;        ; 16.072 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 19.173 ;        ;        ; 19.173 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.582 ;        ;        ; 15.582 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.776 ;        ;        ; 15.776 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 17.385 ;        ;        ; 17.385 ;
; R_W_IO      ; DATA_IO[0]  ; 14.910 ; 16.205 ; 16.205 ; 14.910 ;
; R_W_IO      ; DATA_IO[1]  ; 16.036 ; 16.430 ; 16.430 ; 16.036 ;
; R_W_IO      ; DATA_IO[2]  ; 14.922 ; 16.182 ; 16.182 ; 14.922 ;
; R_W_IO      ; DATA_IO[3]  ; 14.932 ; 14.932 ; 14.932 ; 14.932 ;
; R_W_IO      ; DATA_IO[4]  ; 14.942 ; 15.444 ; 15.444 ; 14.942 ;
; R_W_IO      ; DATA_IO[5]  ; 14.906 ; 16.030 ; 16.030 ; 14.906 ;
; R_W_IO      ; DATA_IO[6]  ; 13.866 ; 16.142 ; 16.142 ; 13.866 ;
; R_W_IO      ; DATA_IO[7]  ; 14.906 ; 15.993 ; 15.993 ; 14.906 ;
; R_W_IO      ; DATA_IO[8]  ; 16.080 ; 13.866 ; 13.866 ; 16.080 ;
; R_W_IO      ; DATA_IO[9]  ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; R_W_IO      ; DATA_IO[10] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[11] ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; R_W_IO      ; DATA_IO[12] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; R_W_IO      ; DATA_IO[13] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[14] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[15] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[16] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; R_W_IO      ; DATA_IO[17] ; 13.638 ; 13.638 ; 13.638 ; 13.638 ;
; R_W_IO      ; DATA_IO[18] ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; R_W_IO      ; DATA_IO[19] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; R_W_IO      ; DATA_IO[20] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[21] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[22] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[23] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[24] ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; R_W_IO      ; DATA_IO[25] ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; R_W_IO      ; DATA_IO[26] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[27] ; 14.813 ; 14.813 ; 14.813 ; 14.813 ;
; R_W_IO      ; DATA_IO[28] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[29] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[30] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[31] ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; R_W_IO      ; _LED_RD     ;        ; 14.818 ; 14.818 ;        ;
; R_W_IO      ; _LED_WR     ; 14.896 ;        ;        ; 14.896 ;
; _AS_IO      ; DATA_IO[0]  ; 13.408 ; 12.055 ; 12.055 ; 13.408 ;
; _AS_IO      ; DATA_IO[1]  ; 13.633 ; 13.259 ; 13.259 ; 13.633 ;
; _AS_IO      ; DATA_IO[2]  ; 13.385 ; 12.002 ; 12.002 ; 13.385 ;
; _AS_IO      ; DATA_IO[4]  ; 12.647 ; 11.844 ; 11.844 ; 12.647 ;
; _AS_IO      ; DATA_IO[5]  ; 13.233 ; 11.880 ; 11.880 ; 13.233 ;
; _AS_IO      ; DATA_IO[6]  ; 13.345 ; 11.992 ; 11.992 ; 13.345 ;
; _AS_IO      ; DATA_IO[7]  ; 13.196 ; 11.843 ; 11.843 ; 13.196 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.283 ; 13.283 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.279 ; 14.026 ; 14.026 ; 12.279 ;
; _AS_IO      ; _LED_RD     ; 15.612 ;        ;        ; 15.612 ;
; _AS_IO      ; _LED_WR     ; 15.698 ;        ;        ; 15.698 ;
; _BGACK_IO   ; DATA_OE_    ; 12.785 ;        ;        ; 12.785 ;
; _CS         ; DATA_IO[0]  ; 18.411 ; 17.058 ; 17.058 ; 18.411 ;
; _CS         ; DATA_IO[1]  ; 18.636 ; 18.262 ; 18.262 ; 18.636 ;
; _CS         ; DATA_IO[2]  ; 18.388 ; 17.005 ; 17.005 ; 18.388 ;
; _CS         ; DATA_IO[3]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _CS         ; DATA_IO[4]  ; 17.650 ; 16.847 ; 16.847 ; 17.650 ;
; _CS         ; DATA_IO[5]  ; 18.236 ; 16.883 ; 16.883 ; 18.236 ;
; _CS         ; DATA_IO[6]  ; 18.348 ; 16.995 ; 16.995 ; 18.348 ;
; _CS         ; DATA_IO[7]  ; 18.199 ; 16.846 ; 16.846 ; 18.199 ;
; _CS         ; DATA_IO[8]  ; 14.772 ; 18.286 ; 18.286 ; 14.772 ;
; _CS         ; DATA_IO[9]  ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; _CS         ; DATA_IO[10] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[11] ; 13.785 ; 13.785 ; 13.785 ; 13.785 ;
; _CS         ; DATA_IO[12] ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; _CS         ; DATA_IO[13] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[14] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[15] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[16] ; 14.534 ; 14.534 ; 14.534 ; 14.534 ;
; _CS         ; DATA_IO[17] ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; _CS         ; DATA_IO[18] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; _CS         ; DATA_IO[19] ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; _CS         ; DATA_IO[20] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[21] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[22] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[23] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[24] ; 15.732 ; 15.732 ; 15.732 ; 15.732 ;
; _CS         ; DATA_IO[25] ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; _CS         ; DATA_IO[26] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[27] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; _CS         ; DATA_IO[28] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[29] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[30] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[31] ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; _CS         ; DATA_OE_    ; 12.755 ; 12.777 ; 12.777 ; 12.755 ;
; _CS         ; _LED_RD     ; 16.525 ;        ;        ; 16.525 ;
; _CS         ; _LED_WR     ; 16.611 ;        ;        ; 16.611 ;
; _DS_IO      ; DATA_IO[0]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[1]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[2]  ; 14.721 ; 14.721 ; 14.721 ; 14.721 ;
; _DS_IO      ; DATA_IO[3]  ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; _DS_IO      ; DATA_IO[4]  ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; _DS_IO      ; DATA_IO[5]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[6]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[7]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[8]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[9]  ; 13.670 ; 13.670 ; 13.670 ; 13.670 ;
; _DS_IO      ; DATA_IO[10] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[11] ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; _DS_IO      ; DATA_IO[12] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; _DS_IO      ; DATA_IO[13] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[14] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[15] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[16] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; _DS_IO      ; DATA_IO[17] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; _DS_IO      ; DATA_IO[18] ; 14.073 ; 14.073 ; 14.073 ; 14.073 ;
; _DS_IO      ; DATA_IO[19] ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; _DS_IO      ; DATA_IO[20] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[21] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[22] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[23] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[24] ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; _DS_IO      ; DATA_IO[25] ; 15.023 ; 15.023 ; 15.023 ; 15.023 ;
; _DS_IO      ; DATA_IO[26] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[27] ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; _DS_IO      ; DATA_IO[28] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[29] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[30] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[31] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.447 ;        ;        ; 17.447 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.672 ; 17.298 ; 17.298 ; 17.672 ;
; ADDR[2]     ; DATA_IO[2]  ; 17.424 ; 16.041 ; 16.041 ; 17.424 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.686 ; 15.883 ; 15.883 ; 16.686 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.272 ;        ;        ; 17.272 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.384 ;        ;        ; 17.384 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.235 ;        ;        ; 17.235 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.322 ; 17.322 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.411 ;        ;        ; 13.411 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.029 ; 18.382 ; 18.382 ; 17.029 ;
; ADDR[3]     ; DATA_IO[1]  ; 17.254 ; 18.607 ; 18.607 ; 17.254 ;
; ADDR[3]     ; DATA_IO[2]  ; 16.976 ; 16.870 ; 16.870 ; 16.976 ;
; ADDR[3]     ; DATA_IO[4]  ; 16.268 ; 17.621 ; 17.621 ; 16.268 ;
; ADDR[3]     ; DATA_IO[5]  ; 16.854 ; 18.207 ; 18.207 ; 16.854 ;
; ADDR[3]     ; DATA_IO[6]  ; 16.966 ; 18.319 ; 18.319 ; 16.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 16.817 ; 18.170 ; 18.170 ; 16.817 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.257 ;        ;        ; 18.257 ;
; ADDR[3]     ; DATA_OE_    ; 14.524 ;        ;        ; 14.524 ;
; ADDR[3]     ; PD_PORT[0]  ; 14.219 ; 14.219 ; 14.219 ; 14.219 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; ADDR[3]     ; PD_PORT[7]  ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.200 ;        ;        ; 17.200 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.425 ; 17.051 ; 17.051 ; 17.425 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.177 ; 15.794 ; 15.794 ; 17.177 ;
; ADDR[4]     ; DATA_IO[4]  ; 16.439 ; 15.636 ; 15.636 ; 16.439 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.025 ;        ;        ; 17.025 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.137 ;        ;        ; 17.137 ;
; ADDR[4]     ; DATA_IO[7]  ; 16.988 ;        ;        ; 16.988 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.075 ; 17.075 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.300 ; 13.300 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.413 ; 16.990 ; 16.990 ; 17.413 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.638 ; 17.215 ; 17.215 ; 17.638 ;
; ADDR[5]     ; DATA_IO[2]  ; 16.831 ; 16.007 ; 16.007 ; 16.831 ;
; ADDR[5]     ; DATA_IO[4]  ; 16.652 ; 15.849 ; 15.849 ; 16.652 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.238 ; 16.815 ; 16.815 ; 17.238 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.350 ; 16.927 ; 16.927 ; 17.350 ;
; ADDR[5]     ; DATA_IO[7]  ; 17.201 ; 16.778 ; 16.778 ; 17.201 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 17.288 ; 17.288 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.210 ; 14.210 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 19.155 ; 17.802 ; 17.802 ; 19.155 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.380 ; 18.027 ; 18.027 ; 19.380 ;
; ADDR[6]     ; DATA_IO[2]  ; 17.643 ; 17.749 ; 17.749 ; 17.643 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.394 ; 17.041 ; 17.041 ; 18.394 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.980 ; 17.627 ; 17.627 ; 18.980 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.092 ; 17.739 ; 17.739 ; 19.092 ;
; ADDR[6]     ; DATA_IO[7]  ; 18.943 ; 17.590 ; 17.590 ; 18.943 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.030 ; 19.030 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.715 ; 14.715 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.896 ;        ;        ; 18.896 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.473 ;        ;        ; 18.473 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.994 ;        ;        ; 18.994 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.576 ;        ;        ; 17.576 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.502 ;        ;        ; 18.502 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.110 ;        ;        ; 19.110 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.367 ;        ;        ; 19.367 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 18.693 ;        ;        ; 18.693 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.023 ;        ;        ; 17.023 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.160 ;        ;        ; 16.160 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.607 ;        ;        ; 17.607 ;
; DATA_IO[19] ; PD_PORT[3]  ; 15.644 ;        ;        ; 15.644 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.143 ;        ;        ; 17.143 ;
; DATA_IO[21] ; PD_PORT[5]  ; 16.567 ;        ;        ; 16.567 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.964 ;        ;        ; 16.964 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.153 ;        ;        ; 16.153 ;
; INTA        ; INT         ; 11.874 ;        ;        ; 11.874 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.612 ;        ;        ; 16.612 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.510 ;        ;        ; 16.510 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 17.031 ;        ;        ; 17.031 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 17.795 ;        ;        ; 17.795 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.180 ;        ;        ; 17.180 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 16.455 ;        ;        ; 16.455 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.193 ;        ;        ; 16.193 ;
; PD_PORT[2]  ; DATA_IO[26] ; 16.289 ;        ;        ; 16.289 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.459 ;        ;        ; 16.459 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.002 ;        ;        ; 16.002 ;
; PD_PORT[3]  ; DATA_IO[27] ; 17.111 ;        ;        ; 17.111 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.473 ;        ;        ; 16.473 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.298 ;        ;        ; 16.298 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.373 ;        ;        ; 16.373 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 16.172 ;        ;        ; 16.172 ;
; PD_PORT[5]  ; DATA_IO[13] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[5]  ; DATA_IO[29] ; 16.463 ;        ;        ; 16.463 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 16.284 ;        ;        ; 16.284 ;
; PD_PORT[6]  ; DATA_IO[14] ; 15.451 ;        ;        ; 15.451 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.072 ;        ;        ; 16.072 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 16.896 ;        ;        ; 16.896 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.582 ;        ;        ; 15.582 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.776 ;        ;        ; 15.776 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 16.127 ;        ;        ; 16.127 ;
; R_W_IO      ; DATA_IO[0]  ; 11.619 ; 14.910 ; 14.910 ; 11.619 ;
; R_W_IO      ; DATA_IO[1]  ; 11.844 ; 14.910 ; 14.910 ; 11.844 ;
; R_W_IO      ; DATA_IO[2]  ; 14.779 ; 11.460 ; 11.460 ; 14.779 ;
; R_W_IO      ; DATA_IO[3]  ; 14.932 ; 14.932 ; 14.932 ; 14.932 ;
; R_W_IO      ; DATA_IO[4]  ; 10.858 ; 14.942 ; 14.942 ; 10.858 ;
; R_W_IO      ; DATA_IO[5]  ; 11.444 ; 14.906 ; 14.906 ; 11.444 ;
; R_W_IO      ; DATA_IO[6]  ; 11.556 ; 13.866 ; 13.866 ; 11.556 ;
; R_W_IO      ; DATA_IO[7]  ; 11.407 ; 14.906 ; 14.906 ; 11.407 ;
; R_W_IO      ; DATA_IO[8]  ; 13.866 ; 13.866 ; 13.866 ; 13.866 ;
; R_W_IO      ; DATA_IO[9]  ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; R_W_IO      ; DATA_IO[10] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[11] ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; R_W_IO      ; DATA_IO[12] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; R_W_IO      ; DATA_IO[13] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[14] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[15] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[16] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; R_W_IO      ; DATA_IO[17] ; 13.638 ; 13.638 ; 13.638 ; 13.638 ;
; R_W_IO      ; DATA_IO[18] ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; R_W_IO      ; DATA_IO[19] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; R_W_IO      ; DATA_IO[20] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[21] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[22] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[23] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[24] ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; R_W_IO      ; DATA_IO[25] ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; R_W_IO      ; DATA_IO[26] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[27] ; 14.813 ; 14.813 ; 14.813 ; 14.813 ;
; R_W_IO      ; DATA_IO[28] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[29] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[30] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[31] ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; R_W_IO      ; _LED_RD     ;        ; 14.818 ; 14.818 ;        ;
; R_W_IO      ; _LED_WR     ; 14.896 ;        ;        ; 14.896 ;
; _AS_IO      ; DATA_IO[0]  ; 13.408 ; 12.055 ; 12.055 ; 13.408 ;
; _AS_IO      ; DATA_IO[1]  ; 13.633 ; 12.280 ; 12.280 ; 13.633 ;
; _AS_IO      ; DATA_IO[2]  ; 11.896 ; 12.002 ; 12.002 ; 11.896 ;
; _AS_IO      ; DATA_IO[4]  ; 12.647 ; 11.294 ; 11.294 ; 12.647 ;
; _AS_IO      ; DATA_IO[5]  ; 13.233 ; 11.880 ; 11.880 ; 13.233 ;
; _AS_IO      ; DATA_IO[6]  ; 13.345 ; 11.992 ; 11.992 ; 13.345 ;
; _AS_IO      ; DATA_IO[7]  ; 13.196 ; 11.843 ; 11.843 ; 13.196 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.283 ; 13.283 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.279 ; 14.026 ; 14.026 ; 12.279 ;
; _AS_IO      ; _LED_RD     ; 15.612 ;        ;        ; 15.612 ;
; _AS_IO      ; _LED_WR     ; 15.698 ;        ;        ; 15.698 ;
; _BGACK_IO   ; DATA_OE_    ; 12.785 ;        ;        ; 12.785 ;
; _CS         ; DATA_IO[0]  ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; _CS         ; DATA_IO[1]  ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; _CS         ; DATA_IO[2]  ; 15.828 ; 15.828 ; 15.828 ; 15.828 ;
; _CS         ; DATA_IO[3]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _CS         ; DATA_IO[4]  ; 15.848 ; 15.848 ; 15.848 ; 15.848 ;
; _CS         ; DATA_IO[5]  ; 15.812 ; 15.812 ; 15.812 ; 15.812 ;
; _CS         ; DATA_IO[6]  ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; _CS         ; DATA_IO[7]  ; 15.812 ; 15.812 ; 15.812 ; 15.812 ;
; _CS         ; DATA_IO[8]  ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; _CS         ; DATA_IO[9]  ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; _CS         ; DATA_IO[10] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[11] ; 13.785 ; 13.785 ; 13.785 ; 13.785 ;
; _CS         ; DATA_IO[12] ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; _CS         ; DATA_IO[13] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[14] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[15] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[16] ; 14.534 ; 14.534 ; 14.534 ; 14.534 ;
; _CS         ; DATA_IO[17] ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; _CS         ; DATA_IO[18] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; _CS         ; DATA_IO[19] ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; _CS         ; DATA_IO[20] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[21] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[22] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[23] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[24] ; 15.732 ; 15.732 ; 15.732 ; 15.732 ;
; _CS         ; DATA_IO[25] ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; _CS         ; DATA_IO[26] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[27] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; _CS         ; DATA_IO[28] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[29] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[30] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[31] ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; _CS         ; DATA_OE_    ; 12.755 ; 12.777 ; 12.777 ; 12.755 ;
; _CS         ; _LED_RD     ; 16.525 ;        ;        ; 16.525 ;
; _CS         ; _LED_WR     ; 16.611 ;        ;        ; 16.611 ;
; _DS_IO      ; DATA_IO[0]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[1]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[2]  ; 14.721 ; 14.721 ; 14.721 ; 14.721 ;
; _DS_IO      ; DATA_IO[3]  ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; _DS_IO      ; DATA_IO[4]  ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; _DS_IO      ; DATA_IO[5]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[6]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[7]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[8]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[9]  ; 13.670 ; 13.670 ; 13.670 ; 13.670 ;
; _DS_IO      ; DATA_IO[10] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[11] ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; _DS_IO      ; DATA_IO[12] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; _DS_IO      ; DATA_IO[13] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[14] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[15] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[16] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; _DS_IO      ; DATA_IO[17] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; _DS_IO      ; DATA_IO[18] ; 14.073 ; 14.073 ; 14.073 ; 14.073 ;
; _DS_IO      ; DATA_IO[19] ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; _DS_IO      ; DATA_IO[20] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[21] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[22] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[23] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[24] ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; _DS_IO      ; DATA_IO[25] ; 15.023 ; 15.023 ; 15.023 ; 15.023 ;
; _DS_IO      ; DATA_IO[26] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[27] ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; _DS_IO      ; DATA_IO[28] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[29] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[30] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[31] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.617 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.648 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.648 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.660 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.670 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.680 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.609 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.962 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.617 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.952 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.291 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.962 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.291 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.366 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.376 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.012 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.676 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.011 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 19.011 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.950 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.950 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.564 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.962 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.894 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.551 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.894 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.278 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.278 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.288 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.801 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.801 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.805 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.815 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.176 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.176 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.176 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.171 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.181 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.352 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.383 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.383 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.395 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.405 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.415 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.379 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.339 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.379 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.339 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.344 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.697 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.352 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.687 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.026 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.697 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.026 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.101 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.111 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.411 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.746 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.746 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.685 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.685 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.697 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.629 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.286 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.629 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.013 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.013 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.023 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.248 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.248 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.262 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.623 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.623 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.623 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.618 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.628 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.617    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.648    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.648    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.660    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.670    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.680    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.609    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.962    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.617    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.952    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.291    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.962    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.291    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.366    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.376    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.012    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.676    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.011    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 19.011    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.950    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.950    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.564    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.962    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.894    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.551    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.894    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.278    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.278    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.288    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.801    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.801    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.805    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.815    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.176    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.176    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.176    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.171    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.181    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.352    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.383    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.383    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.395    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.405    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.415    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.379    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.339    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.379    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.339    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.344    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.697    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.352    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.687    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.026    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.697    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.026    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.101    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.111    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.411    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.746    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.746    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.685    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.685    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.697    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.629    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.286    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.629    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.013    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.013    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.023    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.248    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.248    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.262    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.623    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.623    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.623    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.618    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.628    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -0.834 ; -0.834        ;
; sclk                                        ; 10.348 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.507 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.073 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -34.180 ; -34.180       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.215   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.215   ; 0.000         ;
; sclk                                        ; 28.562  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 26.291 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 31.427 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 8.411  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 13.308 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.834 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 5.834      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 10.348 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.410      ; 1.094      ;
; 10.831 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.719      ; 0.920      ;
; 11.232 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.680      ; 0.480      ;
; 11.318 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.680      ; 0.394      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 19.507 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.525      ;
; 19.511 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.521      ;
; 19.641 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.391      ;
; 39.508 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.524      ;
; 39.511 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.521      ;
; 39.512 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.520      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                             ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 25.073 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.463      ;
; 25.099 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.442      ;
; 25.118 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.419      ;
; 25.173 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.352      ;
; 25.205 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.336      ;
; 25.247 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.290      ;
; 25.302 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.223      ;
; 25.305 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.231      ;
; 25.339 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.202      ;
; 25.455 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.086      ;
; 25.463 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 2.081      ;
; 25.474 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 2.070      ;
; 25.554 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.987      ;
; 25.560 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.981      ;
; 25.574 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.970      ;
; 25.590 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.954      ;
; 25.620 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.919      ;
; 25.621 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.918      ;
; 25.728 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.808      ;
; 25.749 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.790      ;
; 25.750 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.789      ;
; 25.805 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.739      ;
; 25.811 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.733      ;
; 25.857 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.679      ;
; 25.886 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.655      ;
; 25.901 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.638      ;
; 25.904 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.632      ;
; 25.907 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.632      ;
; 25.910 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.626      ;
; 25.955 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.581      ;
; 26.015 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.526      ;
; 26.030 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.506      ;
; 26.286 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.250      ;
; 26.292 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.244      ;
; 26.361 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.180      ;
; 26.492 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.049      ;
; 32.915 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 2.109      ;
; 32.986 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 2.043      ;
; 33.052 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 1.972      ;
; 33.060 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 1.965      ;
; 33.123 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 1.906      ;
; 33.138 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.004      ; 1.898      ;
; 33.197 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 1.828      ;
; 33.210 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.829      ;
; 33.411 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.004      ; 1.625      ;
; 33.425 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.607      ;
; 33.447 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.592      ;
; 33.553 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.479      ;
; 33.866 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.173      ;
; 33.884 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.148      ;
; 33.905 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.127      ;
; 33.934 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.098      ;
; 34.010 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.029      ;
; 34.011 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.021      ;
; 34.021 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.011      ;
; 34.023 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|BGACK     ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.009      ;
; 34.035 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|BGACK     ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.997      ;
; 34.133 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|BREQ      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.899      ;
; 34.148 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.884      ;
; 34.467 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|BREQ      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.565      ;
; 36.884 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 3.145      ;
; 36.898 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.134      ;
; 36.949 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.083      ;
; 36.953 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 3.076      ;
; 36.958 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 3.062      ;
; 36.986 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 3.030      ;
; 37.001 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 3.033      ;
; 37.017 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.015      ;
; 37.033 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.998      ;
; 37.036 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 3.003      ;
; 37.063 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.964      ;
; 37.065 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.964      ;
; 37.069 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.960      ;
; 37.077 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 2.958      ;
; 37.083 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.949      ;
; 37.090 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 2.928      ;
; 37.104 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.011     ; 2.917      ;
; 37.152 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.884      ;
; 37.159 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.019     ; 2.854      ;
; 37.177 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.854      ;
; 37.199 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.830      ;
; 37.206 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.826      ;
; 37.218 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.813      ;
; 37.226 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.804      ;
; 37.228 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.812      ;
; 37.228 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.801      ;
; 37.230 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.794      ;
; 37.246 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 2.779      ;
; 37.248 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.779      ;
; 37.266 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.761      ;
; 37.286 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.750      ;
; 37.289 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.743      ;
; 37.297 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.727      ;
; 37.298 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.734      ;
; 37.311 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 2.717      ;
; 37.315 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.721      ;
; 37.319 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.705      ;
; 37.324 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.713      ;
; 37.324 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.713      ;
; 37.334 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.698      ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -34.180 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 5.820      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.368  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 20.239 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.391      ;
; 20.369 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.521      ;
; 20.373 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.525      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.249 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.307 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.459      ;
; 0.307 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.459      ;
; 0.331 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.488      ;
; 0.342 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.494      ;
; 0.351 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.503      ;
; 0.353 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.371 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.412 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.564      ;
; 0.418 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.570      ;
; 0.424 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.576      ;
; 0.457 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 0.609      ;
; 0.468 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.625      ;
; 0.476 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.628      ;
; 0.492 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.646      ;
; 0.499 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.647      ;
; 0.503 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.532 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.685      ;
; 0.543 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.699      ;
; 0.558 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.567 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.571 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.715      ;
; 0.572 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.716      ;
; 0.576 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.720      ;
; 0.592 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.744      ;
; 0.612 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.769      ;
; 0.620 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.772      ;
; 0.627 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.779      ;
; 0.637 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.804      ;
; 0.661 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.813      ;
; 0.670 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.818      ;
; 0.678 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.831      ;
; 0.682 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.832      ;
; 0.699 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.851      ;
; 0.709 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.860      ;
; 0.715 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.875      ;
; 0.733 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.895      ;
; 0.742 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.894      ;
; 0.754 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.906      ;
; 0.755 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.907      ;
; 0.757 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.914      ;
; 0.784 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 0.931      ;
; 0.792 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 0.939      ;
; 0.795 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.948      ;
; 0.798 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.946      ;
; 0.798 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.955      ;
; 0.805 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.962      ;
; 0.808 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.958      ;
; 0.815 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.967      ;
; 0.820 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.972      ;
; 0.825 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.977      ;
; 0.826 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.978      ;
; 0.827 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.979      ;
; 0.831 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.983      ;
; 0.833 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.985      ;
; 0.835 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.979      ;
; 0.842 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.999      ;
; 0.845 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.997      ;
; 0.848 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.000      ;
; 0.852 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.996      ;
; 0.853 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.997      ;
; 0.853 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.010      ;
; 0.864 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.015      ;
; 0.897 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 1.044      ;
; 0.901 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.053      ;
; 0.904 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.055      ;
; 0.907 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.055      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.070      ;
; 0.916 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.068      ;
; 0.919 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.063      ;
; 0.920 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.064      ;
; 0.920 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.064      ;
; 0.922 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 1.069      ;
; 0.931 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
; 0.931 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 28.562 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.680      ; 0.394      ;
; 28.648 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.680      ; 0.480      ;
; 29.049 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.719      ; 0.920      ;
; 29.532 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.410      ; 1.094      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.022     ; 1.198      ;
; 26.315 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 1.203      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 1.095      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 1.095      ;
; 26.428 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.093      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.060      ;
; 26.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.060      ;
; 26.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.060      ;
; 26.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 0.957      ;
; 26.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 0.957      ;
; 26.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 0.957      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 31.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.010     ; 1.095      ;
; 31.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.010     ; 1.095      ;
; 31.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.010     ; 1.095      ;
; 31.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 1.060      ;
; 31.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 1.060      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 8.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 1.060      ;
; 8.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 1.060      ;
; 8.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.010     ; 1.095      ;
; 8.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.010     ; 1.095      ;
; 8.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.010     ; 1.095      ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 13.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 0.957      ;
; 13.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 0.957      ;
; 13.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 0.957      ;
; 13.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.060      ;
; 13.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.060      ;
; 13.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.060      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.452 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.093      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 1.095      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 1.095      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.565 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 1.203      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.022     ; 1.198      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; 2.445   ; 2.445   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 2.065   ; 2.065   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 2.435   ; 2.435   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 2.070   ; 2.070   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 2.357   ; 2.357   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 2.445   ; 2.445   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 2.258   ; 2.258   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 1.577   ; 1.577   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 1.868   ; 1.868   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.597   ; 1.597   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 1.597   ; 1.597   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.295   ; 1.295   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -6.168  ; -6.168  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -6.168  ; -6.168  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -5.632  ; -5.632  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -6.114  ; -6.114  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -4.215  ; -4.215  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -6.100  ; -6.100  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -8.328  ; -8.328  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; -4.195  ; -4.195  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -4.195  ; -4.195  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; -4.520  ; -4.520  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -7.479  ; -7.479  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -10.590 ; -10.590 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.361 ; -10.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -11.074 ; -11.074 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -11.388 ; -11.388 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -13.597 ; -13.597 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -10.186 ; -10.186 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -10.186 ; -10.186 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -10.993 ; -10.993 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -12.919 ; -12.919 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -1.771 ; -1.771 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -2.141 ; -2.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -1.776 ; -1.776 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -2.063 ; -2.063 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -1.126 ; -1.126 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.377 ; -1.377 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.450 ; -1.450 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.477 ; -1.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 6.215  ; 6.215  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 6.234  ; 6.234  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.389  ; 5.389  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.220  ; 6.220  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.448  ; 8.448  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.359  ; 5.359  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.925  ; 8.925  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 10.710 ; 10.710 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.481 ; 10.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.194 ; 11.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.508 ; 11.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.717 ; 13.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.306 ; 10.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.039 ; 13.039 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 3.638  ; 3.638  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 4.045  ; 4.045  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 11.915 ; 11.915 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 14.325 ; 14.325 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 14.073 ; 14.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 14.325 ; 14.325 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 13.990 ; 13.990 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 13.206 ; 13.206 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 14.008 ; 14.008 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 14.052 ; 14.052 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 13.984 ; 13.984 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 14.023 ; 14.023 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 13.507 ; 13.507 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 13.799 ; 13.799 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 13.377 ; 13.377 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 13.427 ; 13.427 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 13.518 ; 13.518 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 13.459 ; 13.459 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 13.430 ; 13.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 13.327 ; 13.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 13.172 ; 13.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 12.862 ; 12.862 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 13.055 ; 13.055 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 13.229 ; 13.229 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 13.395 ; 13.395 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 13.322 ; 13.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 12.964 ; 12.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 13.551 ; 13.551 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 13.577 ; 13.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 13.427 ; 13.427 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 13.776 ; 13.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 13.563 ; 13.563 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 13.494 ; 13.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 13.543 ; 13.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 13.415 ; 13.415 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.714 ; 12.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 15.457 ; 15.457 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.298 ; 15.298 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 14.990 ; 14.990 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 15.096 ; 15.096 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 14.806 ; 14.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.087 ; 15.087 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.251 ; 15.251 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.457 ; 15.457 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.143 ; 15.143 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 11.911 ; 11.911 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 11.886 ; 11.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 11.775 ; 11.775 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.331 ; 12.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.170 ; 12.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 13.123 ; 13.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.401 ; 13.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.442 ; 13.442 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.329 ; 12.329 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 3.638  ; 3.638  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 4.045  ; 4.045  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 11.915 ; 11.915 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 13.652 ; 13.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 13.689 ; 13.689 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 13.637 ; 13.637 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 13.158 ; 13.158 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 13.505 ; 13.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 13.620 ; 13.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 13.592 ; 13.592 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 13.604 ; 13.604 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 12.829 ; 12.829 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 13.073 ; 13.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 12.831 ; 12.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 12.714 ; 12.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 12.953 ; 12.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 12.723 ; 12.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 12.687 ; 12.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 12.785 ; 12.785 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 12.910 ; 12.910 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 12.747 ; 12.747 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 12.940 ; 12.940 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 13.045 ; 13.045 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 13.063 ; 13.063 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 13.090 ; 13.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 12.971 ; 12.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 12.850 ; 12.850 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 12.783 ; 12.783 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 12.860 ; 12.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 12.926 ; 12.926 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 13.053 ; 13.053 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 13.106 ; 13.106 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 12.727 ; 12.727 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 12.681 ; 12.681 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.391 ; 12.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 12.980 ; 12.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 12.759 ; 12.759 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 12.760 ; 12.760 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 12.961 ; 12.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 13.084 ; 13.084 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 11.911 ; 11.911 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 11.886 ; 11.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 11.775 ; 11.775 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.331 ; 12.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.170 ; 12.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 13.123 ; 13.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.401 ; 13.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.442 ; 13.442 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.296 ; 12.296 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.262 ;       ;       ; 7.262 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.299 ; 7.156 ; 7.156 ; 7.299 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.357 ; 7.348 ; 7.348 ; 7.357 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.115 ; 6.846 ; 6.846 ; 7.115 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.230 ;       ;       ; 7.230 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.234 ;       ;       ; 7.234 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.214 ;       ;       ; 7.214 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.147 ; 7.147 ;       ;
; ADDR[2]     ; DATA_OE_    ; 6.031 ;       ;       ; 6.031 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.160 ; 7.591 ; 7.591 ; 7.160 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.485 ; 7.628 ; 7.628 ; 7.485 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.286 ; 7.686 ; 7.686 ; 7.286 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.175 ; 7.444 ; 7.444 ; 7.175 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.128 ; 7.559 ; 7.559 ; 7.128 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.132 ; 7.563 ; 7.563 ; 7.132 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.112 ; 7.543 ; 7.543 ; 7.112 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.476 ;       ;       ; 7.476 ;
; ADDR[3]     ; DATA_OE_    ; 6.401 ;       ;       ; 6.401 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.251 ;       ;       ; 7.251 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.288 ; 7.075 ; 7.075 ; 7.288 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.276 ; 7.346 ; 7.346 ; 7.276 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.104 ; 6.765 ; 6.765 ; 7.104 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.219 ;       ;       ; 7.219 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.223 ;       ;       ; 7.223 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.203 ;       ;       ; 7.203 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.066 ; 7.066 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.036 ; 6.036 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.316 ; 7.151 ; 7.151 ; 7.316 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.353 ; 7.210 ; 7.210 ; 7.353 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.411 ; 7.011 ; 7.011 ; 7.411 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.169 ; 7.004 ; 7.004 ; 7.169 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.284 ; 7.119 ; 7.119 ; 7.284 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.288 ; 7.123 ; 7.123 ; 7.288 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.268 ; 7.103 ; 7.103 ; 7.268 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.201 ; 7.201 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.323 ; 6.323 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.774 ; 7.343 ; 7.343 ; 7.774 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.811 ; 7.668 ; 7.668 ; 7.811 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.869 ; 7.469 ; 7.469 ; 7.869 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.627 ; 7.358 ; 7.358 ; 7.627 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.742 ; 7.311 ; 7.311 ; 7.742 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.746 ; 7.315 ; 7.315 ; 7.746 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.726 ; 7.295 ; 7.295 ; 7.726 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.659 ; 7.659 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.411 ; 6.411 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.719 ;       ;       ; 7.719 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.554 ;       ;       ; 7.554 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.240 ;       ;       ; 7.240 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.600 ;       ;       ; 7.600 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.697 ;       ;       ; 7.697 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.808 ;       ;       ; 7.808 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.558 ;       ;       ; 7.558 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.139 ;       ;       ; 7.139 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.793 ;       ;       ; 6.793 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.245 ;       ;       ; 7.245 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.671 ;       ;       ; 6.671 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.183 ;       ;       ; 7.183 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.978 ;       ;       ; 6.978 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.141 ;       ;       ; 7.141 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.858 ;       ;       ; 6.858 ;
; INTA        ; INT         ; 5.452 ;       ;       ; 5.452 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.955 ;       ;       ; 6.955 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.905 ;       ;       ; 6.905 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.228 ;       ;       ; 7.228 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.357 ;       ;       ; 7.357 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.135 ;       ;       ; 7.135 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 7.256 ;       ;       ; 7.256 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.880 ;       ;       ; 6.880 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.913 ;       ;       ; 6.913 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 7.101 ;       ;       ; 7.101 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.798 ;       ;       ; 6.798 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.147 ;       ;       ; 7.147 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 7.120 ;       ;       ; 7.120 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.885 ;       ;       ; 6.885 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.930 ;       ;       ; 6.930 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 7.419 ;       ;       ; 7.419 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.025 ;       ;       ; 7.025 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.867 ;       ;       ; 6.867 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 7.527 ;       ;       ; 7.527 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.630 ;       ;       ; 6.630 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.743 ;       ;       ; 6.743 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.775 ;       ;       ; 7.775 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.681 ;       ;       ; 6.681 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.651 ;       ;       ; 6.651 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.272 ;       ;       ; 7.272 ;
; R_W_IO      ; DATA_IO[0]  ; 6.507 ; 6.879 ; 6.879 ; 6.507 ;
; R_W_IO      ; DATA_IO[1]  ; 6.770 ; 6.916 ; 6.916 ; 6.770 ;
; R_W_IO      ; DATA_IO[2]  ; 6.571 ; 6.974 ; 6.974 ; 6.571 ;
; R_W_IO      ; DATA_IO[3]  ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; R_W_IO      ; DATA_IO[4]  ; 6.536 ; 6.732 ; 6.732 ; 6.536 ;
; R_W_IO      ; DATA_IO[5]  ; 6.504 ; 6.847 ; 6.847 ; 6.504 ;
; R_W_IO      ; DATA_IO[6]  ; 6.209 ; 6.851 ; 6.851 ; 6.209 ;
; R_W_IO      ; DATA_IO[7]  ; 6.504 ; 6.831 ; 6.831 ; 6.504 ;
; R_W_IO      ; DATA_IO[8]  ; 6.764 ; 6.209 ; 6.209 ; 6.764 ;
; R_W_IO      ; DATA_IO[9]  ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; R_W_IO      ; DATA_IO[10] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[11] ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; R_W_IO      ; DATA_IO[12] ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; R_W_IO      ; DATA_IO[13] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[14] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[15] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[16] ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; R_W_IO      ; DATA_IO[17] ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; R_W_IO      ; DATA_IO[18] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[19] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; R_W_IO      ; DATA_IO[20] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[21] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[22] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[23] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[24] ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; R_W_IO      ; DATA_IO[25] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; R_W_IO      ; DATA_IO[26] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[27] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; R_W_IO      ; DATA_IO[28] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[29] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[30] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[31] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; R_W_IO      ; _LED_RD     ;       ; 6.336 ; 6.336 ;       ;
; R_W_IO      ; _LED_WR     ; 6.378 ;       ;       ; 6.378 ;
; _AS_IO      ; DATA_IO[0]  ; 4.979 ; 4.548 ; 4.548 ; 4.979 ;
; _AS_IO      ; DATA_IO[1]  ; 5.016 ; 4.873 ; 4.873 ; 5.016 ;
; _AS_IO      ; DATA_IO[2]  ; 5.074 ; 4.674 ; 4.674 ; 5.074 ;
; _AS_IO      ; DATA_IO[4]  ; 4.832 ; 4.563 ; 4.563 ; 4.832 ;
; _AS_IO      ; DATA_IO[5]  ; 4.947 ; 4.516 ; 4.516 ; 4.947 ;
; _AS_IO      ; DATA_IO[6]  ; 4.951 ; 4.520 ; 4.520 ; 4.951 ;
; _AS_IO      ; DATA_IO[7]  ; 4.931 ; 4.500 ; 4.500 ; 4.931 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.864 ; 4.864 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.676 ; 6.224 ; 6.224 ; 5.676 ;
; _AS_IO      ; _LED_RD     ; 6.567 ;       ;       ; 6.567 ;
; _AS_IO      ; _LED_WR     ; 6.609 ;       ;       ; 6.609 ;
; _BGACK_IO   ; DATA_OE_    ; 5.848 ;       ;       ; 5.848 ;
; _CS         ; DATA_IO[0]  ; 7.552 ; 7.121 ; 7.121 ; 7.552 ;
; _CS         ; DATA_IO[1]  ; 7.589 ; 7.446 ; 7.446 ; 7.589 ;
; _CS         ; DATA_IO[2]  ; 7.647 ; 7.247 ; 7.247 ; 7.647 ;
; _CS         ; DATA_IO[3]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; _CS         ; DATA_IO[4]  ; 7.405 ; 7.136 ; 7.136 ; 7.405 ;
; _CS         ; DATA_IO[5]  ; 7.520 ; 7.089 ; 7.089 ; 7.520 ;
; _CS         ; DATA_IO[6]  ; 7.524 ; 7.093 ; 7.093 ; 7.524 ;
; _CS         ; DATA_IO[7]  ; 7.504 ; 7.073 ; 7.073 ; 7.504 ;
; _CS         ; DATA_IO[8]  ; 6.516 ; 7.437 ; 7.437 ; 6.516 ;
; _CS         ; DATA_IO[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; _CS         ; DATA_IO[10] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[11] ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; _CS         ; DATA_IO[12] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; _CS         ; DATA_IO[13] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[14] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[15] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[16] ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; _CS         ; DATA_IO[17] ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; _CS         ; DATA_IO[18] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[19] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; _CS         ; DATA_IO[20] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[21] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[22] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[23] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[24] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; _CS         ; DATA_IO[25] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; _CS         ; DATA_IO[26] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[27] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; _CS         ; DATA_IO[28] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[29] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[30] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[31] ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; _CS         ; DATA_OE_    ; 5.820 ; 5.834 ; 5.834 ; 5.820 ;
; _CS         ; _LED_RD     ; 6.896 ;       ;       ; 6.896 ;
; _CS         ; _LED_WR     ; 6.938 ;       ;       ; 6.938 ;
; _DS_IO      ; DATA_IO[0]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[1]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[2]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; _DS_IO      ; DATA_IO[3]  ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; _DS_IO      ; DATA_IO[4]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; _DS_IO      ; DATA_IO[5]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[7]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[8]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[9]  ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; _DS_IO      ; DATA_IO[10] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[11] ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; _DS_IO      ; DATA_IO[12] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; _DS_IO      ; DATA_IO[13] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[14] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[15] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[16] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; _DS_IO      ; DATA_IO[17] ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; _DS_IO      ; DATA_IO[18] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[19] ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; _DS_IO      ; DATA_IO[20] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[21] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[22] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[23] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[24] ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; _DS_IO      ; DATA_IO[25] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; _DS_IO      ; DATA_IO[26] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[27] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; _DS_IO      ; DATA_IO[28] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[29] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[30] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[31] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.253 ;       ;       ; 7.253 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.290 ; 7.156 ; 7.156 ; 7.290 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.357 ; 6.957 ; 6.957 ; 7.357 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.106 ; 6.846 ; 6.846 ; 7.106 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.221 ;       ;       ; 7.221 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.225 ;       ;       ; 7.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.205 ;       ;       ; 7.205 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.147 ; 7.147 ;       ;
; ADDR[2]     ; DATA_OE_    ; 6.031 ;       ;       ; 6.031 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.160 ; 7.591 ; 7.591 ; 7.160 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.197 ; 7.628 ; 7.628 ; 7.197 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.286 ; 7.255 ; 7.255 ; 7.286 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.013 ; 7.444 ; 7.444 ; 7.013 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.128 ; 7.559 ; 7.559 ; 7.128 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.132 ; 7.563 ; 7.563 ; 7.132 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.112 ; 7.543 ; 7.543 ; 7.112 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.476 ;       ;       ; 7.476 ;
; ADDR[3]     ; DATA_OE_    ; 6.401 ;       ;       ; 6.401 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.181 ;       ;       ; 7.181 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.218 ; 7.075 ; 7.075 ; 7.218 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.276 ; 6.876 ; 6.876 ; 7.276 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.034 ; 6.765 ; 6.765 ; 7.034 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.149 ;       ;       ; 7.149 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.153 ;       ;       ; 7.153 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.133 ;       ;       ; 7.133 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.066 ; 7.066 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.036 ; 6.036 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.316 ; 7.151 ; 7.151 ; 7.316 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.353 ; 7.188 ; 7.188 ; 7.353 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.246 ; 7.011 ; 7.011 ; 7.246 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.169 ; 6.900 ; 6.900 ; 7.169 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.284 ; 7.119 ; 7.119 ; 7.284 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.288 ; 7.123 ; 7.123 ; 7.288 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.268 ; 7.103 ; 7.103 ; 7.268 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.201 ; 7.201 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.323 ; 6.323 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.774 ; 7.343 ; 7.343 ; 7.774 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.811 ; 7.380 ; 7.380 ; 7.811 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.438 ; 7.469 ; 7.469 ; 7.438 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.627 ; 7.196 ; 7.196 ; 7.627 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.742 ; 7.311 ; 7.311 ; 7.742 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.746 ; 7.315 ; 7.315 ; 7.746 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.726 ; 7.295 ; 7.295 ; 7.726 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.659 ; 7.659 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.411 ; 6.411 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.719 ;       ;       ; 7.719 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.554 ;       ;       ; 7.554 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.240 ;       ;       ; 7.240 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.600 ;       ;       ; 7.600 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.697 ;       ;       ; 7.697 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.808 ;       ;       ; 7.808 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.558 ;       ;       ; 7.558 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.139 ;       ;       ; 7.139 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.793 ;       ;       ; 6.793 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.245 ;       ;       ; 7.245 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.671 ;       ;       ; 6.671 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.183 ;       ;       ; 7.183 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.978 ;       ;       ; 6.978 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.141 ;       ;       ; 7.141 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.858 ;       ;       ; 6.858 ;
; INTA        ; INT         ; 5.452 ;       ;       ; 5.452 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.955 ;       ;       ; 6.955 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.905 ;       ;       ; 6.905 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.086 ;       ;       ; 7.086 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.357 ;       ;       ; 7.357 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.135 ;       ;       ; 7.135 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.939 ;       ;       ; 6.939 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.880 ;       ;       ; 6.880 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.913 ;       ;       ; 6.913 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 6.977 ;       ;       ; 6.977 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.798 ;       ;       ; 6.798 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.147 ;       ;       ; 7.147 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.966 ;       ;       ; 6.966 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.885 ;       ;       ; 6.885 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.930 ;       ;       ; 6.930 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.872 ;       ;       ; 6.872 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.025 ;       ;       ; 7.025 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.867 ;       ;       ; 6.867 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 6.907 ;       ;       ; 6.907 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.630 ;       ;       ; 6.630 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.743 ;       ;       ; 6.743 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.053 ;       ;       ; 7.053 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.681 ;       ;       ; 6.681 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.651 ;       ;       ; 6.651 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 6.845 ;       ;       ; 6.845 ;
; R_W_IO      ; DATA_IO[0]  ; 4.469 ; 6.507 ; 6.507 ; 4.469 ;
; R_W_IO      ; DATA_IO[1]  ; 4.506 ; 6.507 ; 6.507 ; 4.506 ;
; R_W_IO      ; DATA_IO[2]  ; 6.516 ; 4.564 ; 4.564 ; 6.516 ;
; R_W_IO      ; DATA_IO[3]  ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; R_W_IO      ; DATA_IO[4]  ; 4.322 ; 6.536 ; 6.536 ; 4.322 ;
; R_W_IO      ; DATA_IO[5]  ; 4.437 ; 6.504 ; 6.504 ; 4.437 ;
; R_W_IO      ; DATA_IO[6]  ; 4.441 ; 6.209 ; 6.209 ; 4.441 ;
; R_W_IO      ; DATA_IO[7]  ; 4.421 ; 6.504 ; 6.504 ; 4.421 ;
; R_W_IO      ; DATA_IO[8]  ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; R_W_IO      ; DATA_IO[9]  ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; R_W_IO      ; DATA_IO[10] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[11] ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; R_W_IO      ; DATA_IO[12] ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; R_W_IO      ; DATA_IO[13] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[14] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[15] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[16] ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; R_W_IO      ; DATA_IO[17] ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; R_W_IO      ; DATA_IO[18] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[19] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; R_W_IO      ; DATA_IO[20] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[21] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[22] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[23] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[24] ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; R_W_IO      ; DATA_IO[25] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; R_W_IO      ; DATA_IO[26] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[27] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; R_W_IO      ; DATA_IO[28] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[29] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[30] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[31] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; R_W_IO      ; _LED_RD     ;       ; 6.336 ; 6.336 ;       ;
; R_W_IO      ; _LED_WR     ; 6.378 ;       ;       ; 6.378 ;
; _AS_IO      ; DATA_IO[0]  ; 4.979 ; 4.548 ; 4.548 ; 4.979 ;
; _AS_IO      ; DATA_IO[1]  ; 5.016 ; 4.585 ; 4.585 ; 5.016 ;
; _AS_IO      ; DATA_IO[2]  ; 4.643 ; 4.674 ; 4.674 ; 4.643 ;
; _AS_IO      ; DATA_IO[4]  ; 4.832 ; 4.401 ; 4.401 ; 4.832 ;
; _AS_IO      ; DATA_IO[5]  ; 4.947 ; 4.516 ; 4.516 ; 4.947 ;
; _AS_IO      ; DATA_IO[6]  ; 4.951 ; 4.520 ; 4.520 ; 4.951 ;
; _AS_IO      ; DATA_IO[7]  ; 4.931 ; 4.500 ; 4.500 ; 4.931 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.864 ; 4.864 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.676 ; 6.224 ; 6.224 ; 5.676 ;
; _AS_IO      ; _LED_RD     ; 6.567 ;       ;       ; 6.567 ;
; _AS_IO      ; _LED_WR     ; 6.609 ;       ;       ; 6.609 ;
; _BGACK_IO   ; DATA_OE_    ; 5.848 ;       ;       ; 5.848 ;
; _CS         ; DATA_IO[0]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[1]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[2]  ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; _CS         ; DATA_IO[3]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; _CS         ; DATA_IO[4]  ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; _CS         ; DATA_IO[5]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[6]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[7]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[8]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; _CS         ; DATA_IO[10] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[11] ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; _CS         ; DATA_IO[12] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; _CS         ; DATA_IO[13] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[14] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[15] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[16] ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; _CS         ; DATA_IO[17] ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; _CS         ; DATA_IO[18] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[19] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; _CS         ; DATA_IO[20] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[21] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[22] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[23] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[24] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; _CS         ; DATA_IO[25] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; _CS         ; DATA_IO[26] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[27] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; _CS         ; DATA_IO[28] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[29] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[30] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[31] ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; _CS         ; DATA_OE_    ; 5.820 ; 5.834 ; 5.834 ; 5.820 ;
; _CS         ; _LED_RD     ; 6.896 ;       ;       ; 6.896 ;
; _CS         ; _LED_WR     ; 6.938 ;       ;       ; 6.938 ;
; _DS_IO      ; DATA_IO[0]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[1]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[2]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; _DS_IO      ; DATA_IO[3]  ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; _DS_IO      ; DATA_IO[4]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; _DS_IO      ; DATA_IO[5]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[7]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[8]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[9]  ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; _DS_IO      ; DATA_IO[10] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[11] ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; _DS_IO      ; DATA_IO[12] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; _DS_IO      ; DATA_IO[13] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[14] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[15] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[16] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; _DS_IO      ; DATA_IO[17] ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; _DS_IO      ; DATA_IO[18] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[19] ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; _DS_IO      ; DATA_IO[20] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[21] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[22] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[23] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[24] ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; _DS_IO      ; DATA_IO[25] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; _DS_IO      ; DATA_IO[26] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[27] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; _DS_IO      ; DATA_IO[28] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[29] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[30] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[31] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.500 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.500 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.509 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.519 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.529 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.497 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.202 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.497 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.202 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.204 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.290 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.044 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.044 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.085 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.095 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.263 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.168 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.263 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.263 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.169 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.169 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.412 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.535 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.936 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.517 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.936 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.709 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.709 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.719 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.875 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.875 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.880 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.890 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.993 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.003 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.761 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.407 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.407 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.416 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.426 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.436 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.404 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.109 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.404 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.109 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.111 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.206 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.761 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.197 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.951 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.206 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.951 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.992 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.002 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.170 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.075 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.170 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.170 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.076 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.076 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.319 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.442 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.843 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.424 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.843 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.616 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.616 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.626 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.721 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.721 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.726 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.736 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.844 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.844 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.844 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.839 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.849 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.500    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.500    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.509    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.519    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.529    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.497    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.202    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.497    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.202    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.204    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.290    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.044    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.044    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.085    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.095    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.263    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.168    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.263    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.263    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.169    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.169    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.412    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.535    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.936    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.517    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.936    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.709    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.709    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.719    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.875    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.875    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.880    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.890    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.993    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.003    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.761    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.407    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.407    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.416    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.426    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.436    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.404    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.109    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.404    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.109    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.111    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.206    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.761    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.197    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.951    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.206    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.951    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.992    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.002    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.170    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.075    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.170    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.170    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.076    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.076    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.319    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.442    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.843    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.424    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.843    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.616    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.616    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.626    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.721    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.721    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.726    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.736    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.844    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.844    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.844    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.839    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.849    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                        ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                             ; -7.777 ; -34.180 ; 24.343   ; 8.411   ; 18.758              ;
;  n/a                                         ; -7.777 ; -34.180 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 9.735  ; 27.114  ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.509 ; 0.215   ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.629 ; 0.215   ; 24.343   ; 13.308  ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 29.764   ; 8.411   ; 18.758              ;
; Design-wide TNS                              ; -7.777 ; -34.18  ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a                                         ; -7.777 ; -34.180 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 7.799   ; 7.799   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 8.912   ; 8.912   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 7.688   ; 7.688   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 8.598   ; 8.598   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 8.414   ; 8.414   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 5.987   ; 5.987   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 7.165   ; 7.165   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 4.932   ; 4.932   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -0.429  ; -0.429  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.970  ; -1.970  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 4.389   ; 4.389   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.043  ; -2.043  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.852  ; -5.852  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.115   ; 3.115   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.898  ; -2.898  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -5.269  ; -5.269  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -4.778  ; -4.778  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -6.919  ; -6.919  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.859  ; -7.859  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -11.661 ; -11.661 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -6.770  ; -6.770  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -9.463  ; -9.463  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -1.771 ; -1.771 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -2.141 ; -2.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -1.776 ; -1.776 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -2.063 ; -2.063 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -1.126 ; -1.126 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.377 ; -1.377 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.450 ; -1.450 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.477 ; -1.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 6.215  ; 6.215  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 6.234  ; 6.234  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.389  ; 5.389  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.220  ; 6.220  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.448  ; 8.448  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.359  ; 5.359  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.925  ; 8.925  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 10.710 ; 10.710 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.481 ; 10.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.194 ; 11.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.508 ; 11.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.717 ; 13.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.306 ; 10.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.039 ; 13.039 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 8.386  ; 8.386  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 9.865  ; 9.865  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 14.639 ; 14.639 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 21.605 ; 21.605 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 20.737 ; 20.737 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 18.742 ; 18.742 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 21.107 ; 21.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 21.441 ; 21.441 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 21.216 ; 21.216 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 21.392 ; 21.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 19.818 ; 19.818 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.816 ; 20.816 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.438 ; 19.438 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 19.680 ; 19.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 19.996 ; 19.996 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 19.875 ; 19.875 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.717 ; 19.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 19.319 ; 19.319 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 18.708 ; 18.708 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 17.780 ; 17.780 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 18.327 ; 18.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 18.849 ; 18.849 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 19.550 ; 19.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 19.194 ; 19.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 18.557 ; 18.557 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 18.162 ; 18.162 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 20.029 ; 20.029 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 19.672 ; 19.672 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.789 ; 20.789 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.071 ; 20.071 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.131 ; 20.131 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.338 ; 20.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 19.852 ; 19.852 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.247 ; 17.247 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 25.480 ; 25.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 24.768 ; 24.768 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 24.956 ; 24.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 24.142 ; 24.142 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 25.076 ; 25.076 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 25.568 ; 25.568 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 25.278 ; 25.278 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 14.838 ; 14.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 14.475 ; 14.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.293 ; 16.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 15.813 ; 15.813 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 18.173 ; 18.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 19.718 ; 19.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 19.769 ; 19.769 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 16.065 ; 16.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 3.638  ; 3.638  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 4.045  ; 4.045  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 11.915 ; 11.915 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 13.652 ; 13.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 13.689 ; 13.689 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 13.637 ; 13.637 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 13.158 ; 13.158 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 13.505 ; 13.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 13.620 ; 13.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 13.592 ; 13.592 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 13.604 ; 13.604 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 12.829 ; 12.829 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 13.073 ; 13.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 12.831 ; 12.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 12.714 ; 12.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 12.953 ; 12.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 12.723 ; 12.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 12.687 ; 12.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 12.785 ; 12.785 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 12.910 ; 12.910 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 12.747 ; 12.747 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 12.940 ; 12.940 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 13.045 ; 13.045 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 13.063 ; 13.063 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 13.090 ; 13.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 12.971 ; 12.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 12.850 ; 12.850 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 12.783 ; 12.783 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 12.860 ; 12.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 12.926 ; 12.926 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 13.053 ; 13.053 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 13.106 ; 13.106 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 12.727 ; 12.727 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 12.681 ; 12.681 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.391 ; 12.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 12.980 ; 12.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 12.759 ; 12.759 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 12.760 ; 12.760 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 12.961 ; 12.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 13.084 ; 13.084 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 11.911 ; 11.911 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 11.886 ; 11.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 11.775 ; 11.775 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.331 ; 12.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.170 ; 12.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 13.123 ; 13.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.401 ; 13.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.442 ; 13.442 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.296 ; 12.296 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.518 ;        ;        ; 17.518 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.743 ; 17.298 ; 17.298 ; 17.743 ;
; ADDR[2]     ; DATA_IO[2]  ; 17.424 ; 17.359 ; 17.359 ; 17.424 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.757 ; 15.883 ; 15.883 ; 16.757 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.343 ;        ;        ; 17.343 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.455 ;        ;        ; 17.455 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.306 ;        ;        ; 17.306 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.322 ; 17.322 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.411 ;        ;        ; 13.411 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.029 ; 18.382 ; 18.382 ; 17.029 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.233 ; 18.607 ; 18.607 ; 18.233 ;
; ADDR[3]     ; DATA_IO[2]  ; 16.976 ; 18.359 ; 18.359 ; 16.976 ;
; ADDR[3]     ; DATA_IO[4]  ; 16.818 ; 17.621 ; 17.621 ; 16.818 ;
; ADDR[3]     ; DATA_IO[5]  ; 16.854 ; 18.207 ; 18.207 ; 16.854 ;
; ADDR[3]     ; DATA_IO[6]  ; 16.966 ; 18.319 ; 18.319 ; 16.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 16.817 ; 18.170 ; 18.170 ; 16.817 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.257 ;        ;        ; 18.257 ;
; ADDR[3]     ; DATA_OE_    ; 14.524 ;        ;        ; 14.524 ;
; ADDR[3]     ; PD_PORT[0]  ; 14.219 ; 14.219 ; 14.219 ; 14.219 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; ADDR[3]     ; PD_PORT[7]  ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.491 ;        ;        ; 17.491 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.716 ; 17.051 ; 17.051 ; 17.716 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.177 ; 17.332 ; 17.332 ; 17.177 ;
; ADDR[4]     ; DATA_IO[4]  ; 16.730 ; 15.636 ; 15.636 ; 16.730 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.316 ;        ;        ; 17.316 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.428 ;        ;        ; 17.428 ;
; ADDR[4]     ; DATA_IO[7]  ; 17.279 ;        ;        ; 17.279 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.075 ; 17.075 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.300 ; 13.300 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.413 ; 16.990 ; 16.990 ; 17.413 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.638 ; 17.264 ; 17.264 ; 17.638 ;
; ADDR[5]     ; DATA_IO[2]  ; 17.390 ; 16.007 ; 16.007 ; 17.390 ;
; ADDR[5]     ; DATA_IO[4]  ; 16.652 ; 16.229 ; 16.229 ; 16.652 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.238 ; 16.815 ; 16.815 ; 17.238 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.350 ; 16.927 ; 16.927 ; 17.350 ;
; ADDR[5]     ; DATA_IO[7]  ; 17.201 ; 16.778 ; 16.778 ; 17.201 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 17.288 ; 17.288 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.210 ; 14.210 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 19.155 ; 17.802 ; 17.802 ; 19.155 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.380 ; 19.006 ; 19.006 ; 19.380 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.132 ; 17.749 ; 17.749 ; 19.132 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.394 ; 17.591 ; 17.591 ; 18.394 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.980 ; 17.627 ; 17.627 ; 18.980 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.092 ; 17.739 ; 17.739 ; 19.092 ;
; ADDR[6]     ; DATA_IO[7]  ; 18.943 ; 17.590 ; 17.590 ; 18.943 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.030 ; 19.030 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.715 ; 14.715 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.896 ;        ;        ; 18.896 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.473 ;        ;        ; 18.473 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.994 ;        ;        ; 18.994 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.576 ;        ;        ; 17.576 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.502 ;        ;        ; 18.502 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.110 ;        ;        ; 19.110 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.367 ;        ;        ; 19.367 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 18.693 ;        ;        ; 18.693 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.023 ;        ;        ; 17.023 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.160 ;        ;        ; 16.160 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.607 ;        ;        ; 17.607 ;
; DATA_IO[19] ; PD_PORT[3]  ; 15.644 ;        ;        ; 15.644 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.143 ;        ;        ; 17.143 ;
; DATA_IO[21] ; PD_PORT[5]  ; 16.567 ;        ;        ; 16.567 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.964 ;        ;        ; 16.964 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.153 ;        ;        ; 16.153 ;
; INTA        ; INT         ; 11.874 ;        ;        ; 11.874 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.612 ;        ;        ; 16.612 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.510 ;        ;        ; 16.510 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 17.308 ;        ;        ; 17.308 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 17.795 ;        ;        ; 17.795 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.180 ;        ;        ; 17.180 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 17.450 ;        ;        ; 17.450 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.193 ;        ;        ; 16.193 ;
; PD_PORT[2]  ; DATA_IO[26] ; 16.289 ;        ;        ; 16.289 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.925 ;        ;        ; 16.925 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.002 ;        ;        ; 16.002 ;
; PD_PORT[3]  ; DATA_IO[27] ; 17.111 ;        ;        ; 17.111 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.999 ;        ;        ; 16.999 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.298 ;        ;        ; 16.298 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.373 ;        ;        ; 16.373 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 17.711 ;        ;        ; 17.711 ;
; PD_PORT[5]  ; DATA_IO[13] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[5]  ; DATA_IO[29] ; 16.463 ;        ;        ; 16.463 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.233 ;        ;        ; 18.233 ;
; PD_PORT[6]  ; DATA_IO[14] ; 15.451 ;        ;        ; 15.451 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.072 ;        ;        ; 16.072 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 19.173 ;        ;        ; 19.173 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.582 ;        ;        ; 15.582 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.776 ;        ;        ; 15.776 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 17.385 ;        ;        ; 17.385 ;
; R_W_IO      ; DATA_IO[0]  ; 14.910 ; 16.205 ; 16.205 ; 14.910 ;
; R_W_IO      ; DATA_IO[1]  ; 16.036 ; 16.430 ; 16.430 ; 16.036 ;
; R_W_IO      ; DATA_IO[2]  ; 14.922 ; 16.182 ; 16.182 ; 14.922 ;
; R_W_IO      ; DATA_IO[3]  ; 14.932 ; 14.932 ; 14.932 ; 14.932 ;
; R_W_IO      ; DATA_IO[4]  ; 14.942 ; 15.444 ; 15.444 ; 14.942 ;
; R_W_IO      ; DATA_IO[5]  ; 14.906 ; 16.030 ; 16.030 ; 14.906 ;
; R_W_IO      ; DATA_IO[6]  ; 13.866 ; 16.142 ; 16.142 ; 13.866 ;
; R_W_IO      ; DATA_IO[7]  ; 14.906 ; 15.993 ; 15.993 ; 14.906 ;
; R_W_IO      ; DATA_IO[8]  ; 16.080 ; 13.866 ; 13.866 ; 16.080 ;
; R_W_IO      ; DATA_IO[9]  ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; R_W_IO      ; DATA_IO[10] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[11] ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; R_W_IO      ; DATA_IO[12] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; R_W_IO      ; DATA_IO[13] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[14] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[15] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[16] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; R_W_IO      ; DATA_IO[17] ; 13.638 ; 13.638 ; 13.638 ; 13.638 ;
; R_W_IO      ; DATA_IO[18] ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; R_W_IO      ; DATA_IO[19] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; R_W_IO      ; DATA_IO[20] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[21] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[22] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[23] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[24] ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; R_W_IO      ; DATA_IO[25] ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; R_W_IO      ; DATA_IO[26] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[27] ; 14.813 ; 14.813 ; 14.813 ; 14.813 ;
; R_W_IO      ; DATA_IO[28] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[29] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[30] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[31] ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; R_W_IO      ; _LED_RD     ;        ; 14.818 ; 14.818 ;        ;
; R_W_IO      ; _LED_WR     ; 14.896 ;        ;        ; 14.896 ;
; _AS_IO      ; DATA_IO[0]  ; 13.408 ; 12.055 ; 12.055 ; 13.408 ;
; _AS_IO      ; DATA_IO[1]  ; 13.633 ; 13.259 ; 13.259 ; 13.633 ;
; _AS_IO      ; DATA_IO[2]  ; 13.385 ; 12.002 ; 12.002 ; 13.385 ;
; _AS_IO      ; DATA_IO[4]  ; 12.647 ; 11.844 ; 11.844 ; 12.647 ;
; _AS_IO      ; DATA_IO[5]  ; 13.233 ; 11.880 ; 11.880 ; 13.233 ;
; _AS_IO      ; DATA_IO[6]  ; 13.345 ; 11.992 ; 11.992 ; 13.345 ;
; _AS_IO      ; DATA_IO[7]  ; 13.196 ; 11.843 ; 11.843 ; 13.196 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.283 ; 13.283 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.279 ; 14.026 ; 14.026 ; 12.279 ;
; _AS_IO      ; _LED_RD     ; 15.612 ;        ;        ; 15.612 ;
; _AS_IO      ; _LED_WR     ; 15.698 ;        ;        ; 15.698 ;
; _BGACK_IO   ; DATA_OE_    ; 12.785 ;        ;        ; 12.785 ;
; _CS         ; DATA_IO[0]  ; 18.411 ; 17.058 ; 17.058 ; 18.411 ;
; _CS         ; DATA_IO[1]  ; 18.636 ; 18.262 ; 18.262 ; 18.636 ;
; _CS         ; DATA_IO[2]  ; 18.388 ; 17.005 ; 17.005 ; 18.388 ;
; _CS         ; DATA_IO[3]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _CS         ; DATA_IO[4]  ; 17.650 ; 16.847 ; 16.847 ; 17.650 ;
; _CS         ; DATA_IO[5]  ; 18.236 ; 16.883 ; 16.883 ; 18.236 ;
; _CS         ; DATA_IO[6]  ; 18.348 ; 16.995 ; 16.995 ; 18.348 ;
; _CS         ; DATA_IO[7]  ; 18.199 ; 16.846 ; 16.846 ; 18.199 ;
; _CS         ; DATA_IO[8]  ; 14.772 ; 18.286 ; 18.286 ; 14.772 ;
; _CS         ; DATA_IO[9]  ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; _CS         ; DATA_IO[10] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[11] ; 13.785 ; 13.785 ; 13.785 ; 13.785 ;
; _CS         ; DATA_IO[12] ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; _CS         ; DATA_IO[13] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[14] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[15] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[16] ; 14.534 ; 14.534 ; 14.534 ; 14.534 ;
; _CS         ; DATA_IO[17] ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; _CS         ; DATA_IO[18] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; _CS         ; DATA_IO[19] ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; _CS         ; DATA_IO[20] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[21] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[22] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[23] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[24] ; 15.732 ; 15.732 ; 15.732 ; 15.732 ;
; _CS         ; DATA_IO[25] ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; _CS         ; DATA_IO[26] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[27] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; _CS         ; DATA_IO[28] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[29] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[30] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[31] ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; _CS         ; DATA_OE_    ; 12.755 ; 12.777 ; 12.777 ; 12.755 ;
; _CS         ; _LED_RD     ; 16.525 ;        ;        ; 16.525 ;
; _CS         ; _LED_WR     ; 16.611 ;        ;        ; 16.611 ;
; _DS_IO      ; DATA_IO[0]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[1]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[2]  ; 14.721 ; 14.721 ; 14.721 ; 14.721 ;
; _DS_IO      ; DATA_IO[3]  ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; _DS_IO      ; DATA_IO[4]  ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; _DS_IO      ; DATA_IO[5]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[6]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[7]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[8]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[9]  ; 13.670 ; 13.670 ; 13.670 ; 13.670 ;
; _DS_IO      ; DATA_IO[10] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[11] ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; _DS_IO      ; DATA_IO[12] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; _DS_IO      ; DATA_IO[13] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[14] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[15] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[16] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; _DS_IO      ; DATA_IO[17] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; _DS_IO      ; DATA_IO[18] ; 14.073 ; 14.073 ; 14.073 ; 14.073 ;
; _DS_IO      ; DATA_IO[19] ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; _DS_IO      ; DATA_IO[20] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[21] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[22] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[23] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[24] ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; _DS_IO      ; DATA_IO[25] ; 15.023 ; 15.023 ; 15.023 ; 15.023 ;
; _DS_IO      ; DATA_IO[26] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[27] ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; _DS_IO      ; DATA_IO[28] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[29] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[30] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[31] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.253 ;       ;       ; 7.253 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.290 ; 7.156 ; 7.156 ; 7.290 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.357 ; 6.957 ; 6.957 ; 7.357 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.106 ; 6.846 ; 6.846 ; 7.106 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.221 ;       ;       ; 7.221 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.225 ;       ;       ; 7.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.205 ;       ;       ; 7.205 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.147 ; 7.147 ;       ;
; ADDR[2]     ; DATA_OE_    ; 6.031 ;       ;       ; 6.031 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.160 ; 7.591 ; 7.591 ; 7.160 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.197 ; 7.628 ; 7.628 ; 7.197 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.286 ; 7.255 ; 7.255 ; 7.286 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.013 ; 7.444 ; 7.444 ; 7.013 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.128 ; 7.559 ; 7.559 ; 7.128 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.132 ; 7.563 ; 7.563 ; 7.132 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.112 ; 7.543 ; 7.543 ; 7.112 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.476 ;       ;       ; 7.476 ;
; ADDR[3]     ; DATA_OE_    ; 6.401 ;       ;       ; 6.401 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.181 ;       ;       ; 7.181 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.218 ; 7.075 ; 7.075 ; 7.218 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.276 ; 6.876 ; 6.876 ; 7.276 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.034 ; 6.765 ; 6.765 ; 7.034 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.149 ;       ;       ; 7.149 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.153 ;       ;       ; 7.153 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.133 ;       ;       ; 7.133 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.066 ; 7.066 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.036 ; 6.036 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.316 ; 7.151 ; 7.151 ; 7.316 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.353 ; 7.188 ; 7.188 ; 7.353 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.246 ; 7.011 ; 7.011 ; 7.246 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.169 ; 6.900 ; 6.900 ; 7.169 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.284 ; 7.119 ; 7.119 ; 7.284 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.288 ; 7.123 ; 7.123 ; 7.288 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.268 ; 7.103 ; 7.103 ; 7.268 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.201 ; 7.201 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.323 ; 6.323 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.774 ; 7.343 ; 7.343 ; 7.774 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.811 ; 7.380 ; 7.380 ; 7.811 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.438 ; 7.469 ; 7.469 ; 7.438 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.627 ; 7.196 ; 7.196 ; 7.627 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.742 ; 7.311 ; 7.311 ; 7.742 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.746 ; 7.315 ; 7.315 ; 7.746 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.726 ; 7.295 ; 7.295 ; 7.726 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.659 ; 7.659 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.411 ; 6.411 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.719 ;       ;       ; 7.719 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.554 ;       ;       ; 7.554 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.240 ;       ;       ; 7.240 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.600 ;       ;       ; 7.600 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.697 ;       ;       ; 7.697 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.808 ;       ;       ; 7.808 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.558 ;       ;       ; 7.558 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.139 ;       ;       ; 7.139 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.793 ;       ;       ; 6.793 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.245 ;       ;       ; 7.245 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.671 ;       ;       ; 6.671 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.183 ;       ;       ; 7.183 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.978 ;       ;       ; 6.978 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.141 ;       ;       ; 7.141 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.858 ;       ;       ; 6.858 ;
; INTA        ; INT         ; 5.452 ;       ;       ; 5.452 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.955 ;       ;       ; 6.955 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.905 ;       ;       ; 6.905 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.086 ;       ;       ; 7.086 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.357 ;       ;       ; 7.357 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.135 ;       ;       ; 7.135 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.939 ;       ;       ; 6.939 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.880 ;       ;       ; 6.880 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.913 ;       ;       ; 6.913 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 6.977 ;       ;       ; 6.977 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.798 ;       ;       ; 6.798 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.147 ;       ;       ; 7.147 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.966 ;       ;       ; 6.966 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.885 ;       ;       ; 6.885 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.930 ;       ;       ; 6.930 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.872 ;       ;       ; 6.872 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.025 ;       ;       ; 7.025 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.867 ;       ;       ; 6.867 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 6.907 ;       ;       ; 6.907 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.630 ;       ;       ; 6.630 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.743 ;       ;       ; 6.743 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.053 ;       ;       ; 7.053 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.681 ;       ;       ; 6.681 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.651 ;       ;       ; 6.651 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 6.845 ;       ;       ; 6.845 ;
; R_W_IO      ; DATA_IO[0]  ; 4.469 ; 6.507 ; 6.507 ; 4.469 ;
; R_W_IO      ; DATA_IO[1]  ; 4.506 ; 6.507 ; 6.507 ; 4.506 ;
; R_W_IO      ; DATA_IO[2]  ; 6.516 ; 4.564 ; 4.564 ; 6.516 ;
; R_W_IO      ; DATA_IO[3]  ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; R_W_IO      ; DATA_IO[4]  ; 4.322 ; 6.536 ; 6.536 ; 4.322 ;
; R_W_IO      ; DATA_IO[5]  ; 4.437 ; 6.504 ; 6.504 ; 4.437 ;
; R_W_IO      ; DATA_IO[6]  ; 4.441 ; 6.209 ; 6.209 ; 4.441 ;
; R_W_IO      ; DATA_IO[7]  ; 4.421 ; 6.504 ; 6.504 ; 4.421 ;
; R_W_IO      ; DATA_IO[8]  ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; R_W_IO      ; DATA_IO[9]  ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; R_W_IO      ; DATA_IO[10] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[11] ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; R_W_IO      ; DATA_IO[12] ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; R_W_IO      ; DATA_IO[13] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[14] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[15] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[16] ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; R_W_IO      ; DATA_IO[17] ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; R_W_IO      ; DATA_IO[18] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[19] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; R_W_IO      ; DATA_IO[20] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[21] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[22] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[23] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[24] ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; R_W_IO      ; DATA_IO[25] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; R_W_IO      ; DATA_IO[26] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[27] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; R_W_IO      ; DATA_IO[28] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[29] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[30] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[31] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; R_W_IO      ; _LED_RD     ;       ; 6.336 ; 6.336 ;       ;
; R_W_IO      ; _LED_WR     ; 6.378 ;       ;       ; 6.378 ;
; _AS_IO      ; DATA_IO[0]  ; 4.979 ; 4.548 ; 4.548 ; 4.979 ;
; _AS_IO      ; DATA_IO[1]  ; 5.016 ; 4.585 ; 4.585 ; 5.016 ;
; _AS_IO      ; DATA_IO[2]  ; 4.643 ; 4.674 ; 4.674 ; 4.643 ;
; _AS_IO      ; DATA_IO[4]  ; 4.832 ; 4.401 ; 4.401 ; 4.832 ;
; _AS_IO      ; DATA_IO[5]  ; 4.947 ; 4.516 ; 4.516 ; 4.947 ;
; _AS_IO      ; DATA_IO[6]  ; 4.951 ; 4.520 ; 4.520 ; 4.951 ;
; _AS_IO      ; DATA_IO[7]  ; 4.931 ; 4.500 ; 4.500 ; 4.931 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.864 ; 4.864 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.676 ; 6.224 ; 6.224 ; 5.676 ;
; _AS_IO      ; _LED_RD     ; 6.567 ;       ;       ; 6.567 ;
; _AS_IO      ; _LED_WR     ; 6.609 ;       ;       ; 6.609 ;
; _BGACK_IO   ; DATA_OE_    ; 5.848 ;       ;       ; 5.848 ;
; _CS         ; DATA_IO[0]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[1]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[2]  ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; _CS         ; DATA_IO[3]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; _CS         ; DATA_IO[4]  ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; _CS         ; DATA_IO[5]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[6]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[7]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[8]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; _CS         ; DATA_IO[10] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[11] ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; _CS         ; DATA_IO[12] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; _CS         ; DATA_IO[13] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[14] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[15] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[16] ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; _CS         ; DATA_IO[17] ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; _CS         ; DATA_IO[18] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[19] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; _CS         ; DATA_IO[20] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[21] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[22] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[23] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[24] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; _CS         ; DATA_IO[25] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; _CS         ; DATA_IO[26] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[27] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; _CS         ; DATA_IO[28] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[29] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[30] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[31] ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; _CS         ; DATA_OE_    ; 5.820 ; 5.834 ; 5.834 ; 5.820 ;
; _CS         ; _LED_RD     ; 6.896 ;       ;       ; 6.896 ;
; _CS         ; _LED_WR     ; 6.938 ;       ;       ; 6.938 ;
; _DS_IO      ; DATA_IO[0]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[1]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[2]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; _DS_IO      ; DATA_IO[3]  ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; _DS_IO      ; DATA_IO[4]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; _DS_IO      ; DATA_IO[5]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[7]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[8]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[9]  ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; _DS_IO      ; DATA_IO[10] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[11] ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; _DS_IO      ; DATA_IO[12] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; _DS_IO      ; DATA_IO[13] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[14] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[15] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[16] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; _DS_IO      ; DATA_IO[17] ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; _DS_IO      ; DATA_IO[18] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[19] ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; _DS_IO      ; DATA_IO[20] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[21] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[22] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[23] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[24] ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; _DS_IO      ; DATA_IO[25] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; _DS_IO      ; DATA_IO[26] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[27] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; _DS_IO      ; DATA_IO[28] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[29] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[30] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[31] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1365     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1365     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 15    ; 15   ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 884   ; 884  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 853   ; 853  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 20 18:31:01 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datad"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|datab"
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.777        -7.777 n/a 
    Info (332119):     9.735         0.000 sclk 
    Info (332119):    18.509         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.629         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -27.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.245       -27.245 n/a 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    27.114         0.000 sclk 
Info (332146): Worst-case recovery slack is 24.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    24.343         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.764         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 9.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.920         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    14.566         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.834
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.834        -0.834 n/a 
    Info (332119):    10.348         0.000 sclk 
    Info (332119):    19.507         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    25.073         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -34.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -34.180       -34.180 n/a 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.562         0.000 sclk 
Info (332146): Worst-case recovery slack is 26.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    26.291         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    31.427         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 8.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.411         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    13.308         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 4624 megabytes
    Info: Processing ended: Sun Aug 20 18:31:02 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-------------------------------------------------------------------------+
; Design Assistant Summary                                                ;
+-----------------------------------+-------------------------------------+
; Design Assistant Status           ; Analyzed - Sun Aug 20 18:31:03 2023 ;
; Revision Name                     ; RESDMAC                             ;
; Top-level Entity Name             ; RESDMAC                             ;
; Family                            ; Cyclone II                          ;
; Total Critical Violations         ; 16                                  ;
; - Rule A102                       ; 3                                   ;
; - Rule C101                       ; 13                                  ;
; Total High Violations             ; 76                                  ;
; - Rule A108                       ; 9                                   ;
; - Rule C105                       ; 1                                   ;
; - Rule R101                       ; 8                                   ;
; - Rule S102                       ; 19                                  ;
; - Rule S104                       ; 4                                   ;
; - Rule D101                       ; 34                                  ;
; - Rule D103                       ; 1                                   ;
; Total Medium Violations           ; 18                                  ;
; - Rule C103                       ; 9                                   ;
; - Rule C104                       ; 7                                   ;
; - Rule C106                       ; 1                                   ;
; - Rule R105                       ; 1                                   ;
; Total Information only Violations ; 75                                  ;
; - Rule T101                       ; 25                                  ;
; - Rule T102                       ; 50                                  ;
+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant Settings                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+----+
; Option                                                                                                                                                                                                                                                                               ; Setting      ; To ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+----+
; Design Assistant mode                                                                                                                                                                                                                                                                ; Post-Fitting ;    ;
; Threshold value for clock net not mapped to clock spines rule                                                                                                                                                                                                                        ; 25           ;    ;
; Minimum number of clock port feed by gated clocks                                                                                                                                                                                                                                    ; 30           ;    ;
; Minimum number of node fan-out                                                                                                                                                                                                                                                       ; 30           ;    ;
; Maximum number of nodes to report                                                                                                                                                                                                                                                    ; 50           ;    ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                                                                                                                                                                                 ; On           ;    ;
; Rule C102: Logic cell should not be used to generate an inverted clock signal                                                                                                                                                                                                        ; On           ;    ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power                                                                                                                                                                          ; On           ;    ;
; Rule C104: Clock signal source should drive only clock input ports                                                                                                                                                                                                                   ; On           ;    ;
; Rule C105: Clock signal should be a global signal (Rule applies during post-fitting analysis. This rule applies during both post-fitting analysis and post-synthesis analysis if the design targets a MAX 3000 or MAX 7000 device. For more information, see the Help for the rule.) ; On           ;    ;
; Rule C106: Clock signal source should not drive registers triggered by different clock edges                                                                                                                                                                                         ; On           ;    ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                                                                                                                                                                                         ; On           ;    ;
; Rule R102: External reset signals should be synchronized using two cascaded registers                                                                                                                                                                                                ; On           ;    ;
; Rule R103: External reset signal should be correctly synchronized                                                                                                                                                                                                                    ; On           ;    ;
; Rule R104: The reset signal that is generated in one clock domain and used in another clock domain should be correctly synchronized                                                                                                                                                  ; On           ;    ;
; Rule R105: The reset signal that is generated in one clock domain and used in another clock domain should be synchronized                                                                                                                                                            ; On           ;    ;
; Rule T101: Nodes with more than the specified number of fan-outs                                                                                                                                                                                                                     ; On           ;    ;
; Rule T102: Top nodes with the highest number of fan-outs                                                                                                                                                                                                                             ; On           ;    ;
; Rule A101: Design should not contain combinational loops                                                                                                                                                                                                                             ; On           ;    ;
; Rule A102: Register output should not drive its own control signal directly or through combinational logic                                                                                                                                                                           ; On           ;    ;
; Rule A103: Design should not contain delay chains                                                                                                                                                                                                                                    ; On           ;    ;
; Rule A104: Design should not contain ripple clock structures                                                                                                                                                                                                                         ; On           ;    ;
; Rule A105: Pulses should not be implemented asynchronously                                                                                                                                                                                                                           ; On           ;    ;
; Rule A106: Multiple pulses should not be generated in design                                                                                                                                                                                                                         ; On           ;    ;
; Rule A107: Design should not contain SR latches                                                                                                                                                                                                                                      ; On           ;    ;
; Rule A108: Design should not contain latches                                                                                                                                                                                                                                         ; On           ;    ;
; Rule S101: Output enable and input of the same tri-state node should not be driven by same signal source                                                                                                                                                                             ; On           ;    ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source                                                                                                                                                                ; On           ;    ;
; Rule S103: More than one asynchronous port of a register should not be driven by the same signal source                                                                                                                                                                              ; On           ;    ;
; Rule S104: Clock port and any other port of a register should not be driven by the same signal source                                                                                                                                                                                ; On           ;    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains                                                                                                                                                                                        ; On           ;    ;
; Rule D102: Multiple data bits that are transferred across asynchronous clock domains are synchronized, but not all bits may be aligned in the receiving clock domain                                                                                                                 ; On           ;    ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains                                                                                                                                                                              ; On           ;    ;
; Rule M101: Data bits are not synchronized when transferred to the state machine of asynchronous clock domains                                                                                                                                                                        ; Off          ;    ;
; Rule M102: No reset signal defined to initialize the state machine                                                                                                                                                                                                                   ; Off          ;    ;
; Rule M103: State machine should not contain an unreachable state                                                                                                                                                                                                                     ; Off          ;    ;
; Rule M104: State machine should not contain a deadlock state                                                                                                                                                                                                                         ; Off          ;    ;
; Rule M105: State machine should not contain a dead transition                                                                                                                                                                                                                        ; Off          ;    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Violations                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+
; Rule name                                                                                                                ; Name                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+
; Rule A102: Register output should not drive its own control signal directly or through combinational logic - Structure 1 ;                                                                         ;
;  Structure 1                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL            ;
;  Structure 1                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL_RST~0      ;
; Rule A102: Register output should not drive its own control signal directly or through combinational logic - Structure 2 ;                                                                         ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST              ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST~0            ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]               ;
;  Structure 2                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST~1            ;
; Rule A102: Register output should not drive its own control signal directly or through combinational logic - Structure 3 ;                                                                         ;
;  Structure 3                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2         ;
;  Structure 3                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY_RST~0     ;
;  Structure 3                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~_emulated ;
;  Structure 3                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0         ;
;  Structure 3                                                                                                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1         ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|SET_DSACK       ;
;  Gated clock destination node(s) list                                                                                    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                               ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]         ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; INCNO                                                                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                   ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; INCNI                                                                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                    ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                    ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                    ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[7][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[6][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[5][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[4][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[2][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[1][17]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][18]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][18]                                             ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|A1                                                ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|FLUSHFIFO                                         ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[4][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[5][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[6][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[7][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[1][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[2][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][1]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][2]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[1][2]                                              ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[2][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[1][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[7][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[5][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[4][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[6][9]                                              ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][10]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][10]                                             ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS                   ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[1][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[2][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[6][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[7][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[4][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[5][25]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[3][26]                                             ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|BUFFER[0][26]                                             ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                          ;
;  Gated clock destination node(s) list                                                                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                              ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_              ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_istr:u_registers_istr|FF                ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_istr:u_registers_istr|INT_P             ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_istr:u_registers_istr|FE                ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_istr:u_registers_istr|INT_F             ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                     ; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR              ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]         ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]         ;
;  Gated clock destination node(s) list                                                                                    ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; High Violations                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+
; Rule name                                                                                                             ; Name                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+
; Rule A108: Design should not contain latches - Latch 1                                                                ;                                                                                  ;
;  Latch 1                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~5         ;
; Rule A108: Design should not contain latches - Latch 2                                                                ;                                                                                  ;
;  Latch 2                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~9         ;
; Rule A108: Design should not contain latches - Latch 3                                                                ;                                                                                  ;
;  Latch 3                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~17        ;
; Rule A108: Design should not contain latches - Latch 4                                                                ;                                                                                  ;
;  Latch 4                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~1         ;
; Rule A108: Design should not contain latches - Latch 5                                                                ;                                                                                  ;
;  Latch 5                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~13        ;
; Rule A108: Design should not contain latches - Latch 6                                                                ;                                                                                  ;
;  Latch 6                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~21        ;
; Rule A108: Design should not contain latches - Latch 7                                                                ;                                                                                  ;
;  Latch 7                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~25        ;
; Rule A108: Design should not contain latches - Latch 8                                                                ;                                                                                  ;
;  Latch 8                                                                                                              ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~29        ;
; Rule A108: Design should not contain latches - Latch 9                                                                ;                                                                                  ;
;  Latch 9                                                                                                              ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1                  ;
; Rule C105: Clock signal should be a global signal                                                                     ; SCSI_SM:u_SCSI_SM|S2CPU_o                                                        ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; SCSI_SM:u_SCSI_SM|RIRST_~0                                                       ;
;  Reset signal destination node(s) list                                                                                ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                       ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0               ;
;  Reset signal destination node(s) list                                                                                ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                  ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; SCSI_SM:u_SCSI_SM|RDRST_~0                                                       ;
;  Reset signal destination node(s) list                                                                                ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                       ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; registers:u_registers|CLR_FLUSHFIFO~0                                            ;
;  Reset signal destination node(s) list                                                                                ; registers:u_registers|FLUSHFIFO                                                  ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST                       ;
;  Reset signal destination node(s) list                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                        ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                  ;
;  Reset signal destination node(s) list                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~_emulated          ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL_RST~0               ;
;  Reset signal destination node(s) list                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                     ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                          ; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                 ;
;  Reset signal destination node(s) list                                                                                ; registers:u_registers|registers_istr:u_registers_istr|INT_F                      ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]            ;
;  Synchronous and reset port source node(s) list (tri-state)                                                           ; _AS_IO~0                                                                         ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]            ;
;  Synchronous and reset port source node(s) list (tri-state)                                                           ; _AS_IO~0                                                                         ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]            ;
;  Synchronous and reset port source node(s) list (tri-state)                                                           ; _AS_IO~0                                                                         ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                        ;
;  Synchronous and reset port source node(s) list                                                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; registers:u_registers|registers_istr:u_registers_istr|FE                         ;
;  Synchronous and reset port source node(s) list                                                                       ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~_emulated ;
;  Synchronous and reset port source node(s) list                                                                       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule S104: Clock port and any other port of a register should not be driven by the same signal source                 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                  ;
;  Violated clock and other port source node(s) list                                                                    ; ADDR[2]                                                                          ;
; Rule S104: Clock port and any other port of a register should not be driven by the same signal source                 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                       ;
;  Violated clock and other port source node(s) list                                                                    ; ADDR[2]                                                                          ;
; Rule S104: Clock port and any other port of a register should not be driven by the same signal source                 ; registers:u_registers|registers_istr:u_registers_istr|INT_P                      ;
;  Violated clock and other port source node(s) list                                                                    ; ADDR[2]                                                                          ;
; Rule S104: Clock port and any other port of a register should not be driven by the same signal source                 ; registers:u_registers|registers_istr:u_registers_istr|INT_F                      ;
;  Violated clock and other port source node(s) list                                                                    ; ADDR[2]                                                                          ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 1           ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|PAS                                                              ;
;  Destination node(s) from clock "SCLK"                                                                                ; AS_O_                                                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 2           ;                                                                                  ;
;  Source node(s) from clock "ADDR[2]"                                                                                  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|DACK_o                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0             ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 3           ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                     ;
;  Destination node(s) from clock "ADDR[2]"                                                                             ; registers:u_registers|registers_istr:u_registers_istr|FF                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 4           ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PAS                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|DIEL                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLHW                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|DIEH                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PDS                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUL                                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 5           ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PAS                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|DIEL                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLHW                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|DIEH                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PDS                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUL                                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 6           ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|INCFIFO                                                          ;
;  Destination node(s) from clock "ADDR[2]"                                                                             ; registers:u_registers|registers_istr:u_registers_istr|FE                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 7           ;                                                                                  ;
;  Source node(s) from clock "ADDR[2]"                                                                                  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|CDREQ_                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; CPU_SM:u_CPU_SM|DREQ_                                                            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; CPU_SM:u_CPU_SM|DMAENA                                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 8           ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][1]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][1]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 9           ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|PLHW                                                             ;
;  Destination node(s) from clock "SCLK"                                                                                ; LHW                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 10          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; CPU_SM:u_CPU_SM|nCYCLEDONE                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BGACK                                                            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 11          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; CPU_SM:u_CPU_SM|BGRANT_                                                          ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BGACK                                                            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 12          ;                                                                                  ;
;  Source node(s) from clock "ADDR[2]"                                                                                  ; registers:u_registers|FLUSHFIFO                                                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PAS                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUL                                                           ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUH                                                           ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; CPU_SM:u_CPU_SM|FLUSHFIFO                                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 13          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; CPU_SM:u_CPU_SM|DMAENA                                                           ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                             ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 14          ;                                                                                  ;
;  Source node(s) from clock "ADDR[2]"                                                                                  ; registers:u_registers|A1                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 15          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; CPU_SM:u_CPU_SM|FLUSHFIFO                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                        ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                             ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 16          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|PDS                                                              ;
;  Destination node(s) from clock "SCLK"                                                                                ; DS_O_                                                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 17          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|PLLW                                                             ;
;  Destination node(s) from clock "SCLK"                                                                                ; LLW                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 18          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][9]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][9]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 19          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~_emulated          ;
;  Destination node(s) from clock "ADDR[2]"                                                                             ; registers:u_registers|registers_istr:u_registers_istr|FE                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 20          ;                                                                                  ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; CPU_SM:u_CPU_SM|DREQ_                                                            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 21          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][10]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][10]                                                      ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 22          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][2]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][2]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 23          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][12]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][12]                                                      ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 24          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][4]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][4]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 25          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][0]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][0]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 26          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][8]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][8]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 27          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][3]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][3]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 28          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][11]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][11]                                                      ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 29          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][13]                                                      ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][13]                                                      ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 30          ;                                                                                  ;
;  Source node(s) from clock "SCLK"                                                                                     ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[6][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[5][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[4][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[7][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[3][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[0][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[2][5]                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; fifo:int_fifo|BUFFER[1][5]                                                       ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 31          ;                                                                                  ;
;  Structure 31                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                 ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 32          ;                                                                                  ;
;  Structure 32                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                  ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 33          ;                                                                                  ;
;  Structure 33                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                  ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 34          ;                                                                                  ;
;  Structure 34                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                 ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains - Structure 1 ;                                                                                  ;
;  Source node(s) from clock "ADDR[2]"                                                                                  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                  ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28            ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2             ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24            ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4             ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Medium Violations                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+
; Rule name                                                                                                                 ; Name                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|SET_DSACK                ;
;  Gated clock destination node(s) list                                                                                     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                        ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                         ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                  ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; INCNO                                                                            ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                            ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                            ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                            ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; INCNI                                                                            ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                             ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                             ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                             ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                         ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|A1                                                         ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                         ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|FLUSHFIFO                                                  ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                   ;
;  Gated clock destination node(s) list                                                                                     ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                       ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                       ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|FF                         ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|INT_P                      ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|FE                         ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|INT_F                      ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power               ; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                       ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                  ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                  ;
;  Gated clock destination node(s) list                                                                                     ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                  ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; CPU_SM:u_CPU_SM|PAS                                                              ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10]               ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10]               ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]                ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12]               ;
;  Non-clock ports destination node(s) list                                                                                 ; AS_O_                                                                            ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; CPU_SM:u_CPU_SM|DECFIFO                                                          ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                      ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~_emulated          ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                      ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                      ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                      ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                      ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                      ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]                      ;
;  Non-clock ports destination node(s) list                                                                                 ; SCSI_SM:u_SCSI_SM|RDRST_~0                                                       ;
;  Non-clock ports destination node(s) list                                                                                 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST                       ;
;  Non-clock ports destination node(s) list                                                                                 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL_RST~0               ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; CPU_SM:u_CPU_SM|INCFIFO                                                          ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                     ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                        ;
;  Non-clock ports destination node(s) list                                                                                 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY_RST~0              ;
;  Non-clock ports destination node(s) list                                                                                 ; SCSI_SM:u_SCSI_SM|RIRST_~0                                                       ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; SCSI_SM:u_SCSI_SM|INCBO_o                                                        ;
;  Clock ports destination node(s) list                                                                                     ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                       ;
;  Non-clock ports destination node(s) list                                                                                 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                   ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; SCSI_SM:u_SCSI_SM|S2CPU_o                                                        ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~_emulated ;
;  Clock ports destination node(s) list                                                                                     ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~_emulated ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~8                  ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~4                  ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~43                ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1              ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~27                ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3                 ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[9]~17                 ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~0                  ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~1                  ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~45                ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                         ;
;  Clock ports destination node(s) list                                                                                     ; registers:u_registers|A1                                                         ;
;  Non-clock ports destination node(s) list                                                                                 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                   ;
; Rule C104: Clock signal source should drive only clock input ports                                                        ; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                       ;
;  Clock ports destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|FF                         ;
;  Clock ports destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|INT_P                      ;
;  Clock ports destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|FE                         ;
;  Clock ports destination node(s) list                                                                                     ; registers:u_registers|registers_istr:u_registers_istr|INT_F                      ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~1                  ;
;  Non-clock ports destination node(s) list                                                                                 ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7                  ;
; Rule C106: Clock signal source should not drive registers triggered by different clock edges                              ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0                          ;
;  Positive edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_                   ;
;  Negative edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]            ;
;  Negative edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]            ;
;  Negative edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]            ;
; Rule R105: The reset signal that is generated in one clock domain and used in another clock domain should be synchronized ; SCSI_SM:u_SCSI_SM|CRESET_                                                        ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|PAS                                                              ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|STATE[4]                                                         ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|STATE[0]                                                         ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|STATE[1]                                                         ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|STATE[2]                                                         ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19            ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3             ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30            ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10            ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8             ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|nCYCLEDONE                                                       ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|BGRANT_                                                          ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|DMAENA                                                           ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|FLUSHFIFO                                                        ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|DREQ_                                                            ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Information only Violations                                                                                                                       ;
+----------------------------------------------------------------------+------------------------------------------------------------------+---------+
; Rule name                                                            ; Name                                                             ; Fan-Out ;
+----------------------------------------------------------------------+------------------------------------------------------------------+---------+
; Rule T101: Nodes with more than the specified number of fan-outs     ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked        ; 33      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|STATE[4]                                         ; 35      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|STATE[1]                                         ; 39      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; SCSI_SM:u_SCSI_SM|CRESET_                                        ; 53      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl  ; 61      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|STATE[3]                                         ; 39      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; SCSI_SM:u_SCSI_SM|S2CPU_o                                        ; 46      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; 41      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; 99      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; 98      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~2                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; 33      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~3                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS~clkctrl    ; 64      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~0                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~1                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~7                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~6                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~5                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|Decoder0~4                                         ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|PAS~clkctrl                                      ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3 ; 32      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~clkctrl    ; 64      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS~clkctrl    ; 64      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS~clkctrl    ; 64      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; 99      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; 98      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS~clkctrl    ; 64      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS~clkctrl    ; 64      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS~clkctrl    ; 64      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~clkctrl    ; 64      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl  ; 61      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|CRESET_                                        ; 53      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|S2CPU_o                                        ; 46      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; 41      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[3]                                         ; 39      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[1]                                         ; 39      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[4]                                         ; 35      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked        ; 33      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; 33      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~7                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~2                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~5                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~6                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3 ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~1                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~0                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~3                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|PAS~clkctrl                                      ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|Decoder0~4                                         ; 32      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[0]                                         ; 30      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[2]                                         ; 29      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; 26      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; _STERM                                                           ; 23      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; 22      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2  ; 17      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; DS_O_                                                            ; 17      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|BRIDGEIN                                         ; 17      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|F2CPUH                                           ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|DIEH                                             ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~1      ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|BRIDGEOUT                                        ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; datapath:u_datapath|bDIEL                                        ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs (tri-state) ; _AS_IO~0                                                         ; 15      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; 14      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|F2S_o                                          ; 13      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|F2CPUL                                           ; 13      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]  ; 13      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL     ; 12      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|BGACK                                            ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs (tri-state) ; R_W_IO~0                                                         ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|INCFIFO                                          ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|DECFIFO                                          ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; ADDR[3]                                                          ; 11      ;
+----------------------------------------------------------------------+------------------------------------------------------------------+---------+


+---------------------------+
; Design Assistant Messages ;
+---------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Design Assistant
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 20 18:31:03 2023
Info: Command: quartus_drc --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datad"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|datab"
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Critical Warning (308033): (Critical) Rule A102: Register output should not drive its own control signal directly or through combinational logic. Found 3 combinational loops related to this rule.
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2"
Critical Warning (308019): (Critical) Rule C101: Gated clock should be implemented according to the Altera standard scheme. Found 13 node(s) related to this rule.
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|SET_DSACK"
    Critical Warning (308012): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA"
    Critical Warning (308012): Node  "INCNO"
    Critical Warning (308012): Node  "INCNI"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS"
    Critical Warning (308012): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR"
    Critical Warning (308012): Node  "registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK"
    Critical Warning (308012): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_"
    Critical Warning (308012): Node  "registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR"
Critical Warning (308055): (High) Rule A108: Design should not contain latches. Found 9 latch(es) related to this rule.
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~5"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~9"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~17"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~1"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~13"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~21"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~25"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~29"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1"
Critical Warning (308042): (High) Rule C105: Clock signal should be a global signal. (Value defined:25). Found 1 node(s) related to this rule.
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
Critical Warning (308024): (High) Rule R101: Combinational logic used as a reset signal should be synchronized. Found 8 node(s) related to this rule.
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|RIRST_~0"
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|RDRST_~0"
    Critical Warning (308012): Node  "registers:u_registers|CLR_FLUSHFIFO~0"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL_RST~0"
    Critical Warning (308012): Node  "registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0"
Critical Warning (308074): (High) Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source. Found 19 node(s) related to this rule.
    Critical Warning (308012): Node  "registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]"
    Critical Warning (308012): Node  "registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]"
    Critical Warning (308012): Node  "registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~_emulated"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~_emulated"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~_emulated"
    Critical Warning (308012): Node  "registers:u_registers|registers_istr:u_registers_istr|FE"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~_emulated"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~_emulated"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~_emulated"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~_emulated"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~_emulated"
Critical Warning (308018): (High) Rule S104: Clock port and any other port of a register should not be driven by the same signal source. Found 4 node(s) related to this rule.
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1"
    Critical Warning (308012): Node  "registers:u_registers|registers_istr:u_registers_istr|INT_P"
    Critical Warning (308012): Node  "registers:u_registers|registers_istr:u_registers_istr|INT_F"
Critical Warning (308060): (High) Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains. (Value defined:2). Found 34 asynchronous clock domain interface structure(s) related to this rule.
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|PAS"
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|INCFIFO"
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|PLHW"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|nCYCLEDONE"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|BGRANT_"
    Critical Warning (308012): Node  "registers:u_registers|FLUSHFIFO"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DMAENA"
    Critical Warning (308012): Node  "registers:u_registers|A1"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|FLUSHFIFO"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|PDS"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|PLLW"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~_emulated"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DREQ_"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]"
    Critical Warning (308012): Node  "datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]"
    Info (308002): Truncated list of Design Assistant messages to 30 messages. Go to sections under Design Assistant section of Compilation Report for complete lists of Design Assistant messages generated.
Critical Warning (308067): (High) Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains. (Value defined:2). Found 1 asynchronous clock domain interface structure(s) related to this rule.
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]"
Warning (308017): (Medium) Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power. (Value defined:30). Found 9 node(s) related to this rule.
    Warning (308010): Node  "SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|SET_DSACK"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA"
    Warning (308010): Node  "INCNO"
    Warning (308010): Node  "INCNI"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_"
    Warning (308010): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR"
Warning (308040): (Medium) Rule C104: Clock signal source should drive only clock input ports. Found 7 nodes related to this rule.
    Warning (308010): Node  "CPU_SM:u_CPU_SM|PAS"
    Warning (308010): Node  "CPU_SM:u_CPU_SM|DECFIFO"
    Warning (308010): Node  "CPU_SM:u_CPU_SM|INCFIFO"
    Warning (308010): Node  "SCSI_SM:u_SCSI_SM|INCBO_o"
    Warning (308010): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR"
    Warning (308010): Node  "registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_"
Info (308046): (Information) Rule T101: Nodes with more than the specified number of fan-outs. (Value defined:30). Found 25 node(s) with highest fan-out.
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[4]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[1]"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|CRESET_"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[3]"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2F_o"
    Info (308011): Node  "fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]"
    Info (308011): Node  "fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]"
    Info (308011): Node  "fifo:int_fifo|Decoder0~2"
    Info (308011): Node  "fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]"
    Info (308011): Node  "fifo:int_fifo|Decoder0~3"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|Decoder0~0"
    Info (308011): Node  "fifo:int_fifo|Decoder0~1"
    Info (308011): Node  "fifo:int_fifo|Decoder0~7"
    Info (308011): Node  "fifo:int_fifo|Decoder0~6"
    Info (308011): Node  "fifo:int_fifo|Decoder0~5"
    Info (308011): Node  "fifo:int_fifo|Decoder0~4"
    Info (308011): Node  "CPU_SM:u_CPU_SM|PAS~clkctrl"
    Info (308011): Node  "datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS~clkctrl"
Info (308044): (Information) Rule T102: Top nodes with the highest number of fan-outs. (Value defined:50). Found 50 node(s) with highest fan-out.
    Info (308011): Node  "fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]"
    Info (308011): Node  "fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~clkctrl"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|CRESET_"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2F_o"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[3]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[1]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[4]"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked"
    Info (308011): Node  "fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]"
    Info (308011): Node  "fifo:int_fifo|Decoder0~7"
    Info (308011): Node  "fifo:int_fifo|Decoder0~2"
    Info (308011): Node  "fifo:int_fifo|Decoder0~5"
    Info (308011): Node  "fifo:int_fifo|Decoder0~6"
    Info (308011): Node  "datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~3"
    Info (308011): Node  "fifo:int_fifo|Decoder0~1"
    Info (308011): Node  "fifo:int_fifo|Decoder0~0"
    Info (308011): Node  "fifo:int_fifo|Decoder0~3"
    Info (308011): Node  "CPU_SM:u_CPU_SM|PAS~clkctrl"
    Info (308011): Node  "fifo:int_fifo|Decoder0~4"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[0]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[2]"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|nLS2CPU"
    Info (308011): Node  "_STERM"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|CPU2S_o"
    Info (308002): Truncated list of Design Assistant messages to 30 messages. Go to sections under Design Assistant section of Compilation Report for complete lists of Design Assistant messages generated.
Info (308007): Design Assistant information: finished post-fitting analysis of current design -- generated 75 information messages and 110 warning messages
Info (144001): Generated suppressed messages file C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.drc.smsg
Info: Quartus II 64-Bit Design Assistant was successful. 0 errors, 136 warnings
    Info: Peak virtual memory: 4561 megabytes
    Info: Processing ended: Sun Aug 20 18:31:03 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


+--------------------------------------+
; Design Assistant Suppressed Messages ;
+--------------------------------------+
The suppressed messages can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.drc.smsg.


+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Sun Aug 20 18:31:05 2023 ;
; Revision Name             ; RESDMAC                               ;
; Top-level Entity Name     ; RESDMAC                               ;
; Family                    ; Cyclone II                            ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                           ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Option                                                                                            ; Setting                   ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Tool Name                                                                                         ; ModelSim-Altera (Verilog) ;
; Generate netlist for functional simulation only                                                   ; Off                       ;
; Time scale                                                                                        ; 1 ps                      ;
; Truncate long hierarchy paths                                                                     ; Off                       ;
; Map illegal HDL characters                                                                        ; Off                       ;
; Flatten buses into individual nodes                                                               ; Off                       ;
; Maintain hierarchy                                                                                ; Off                       ;
; Bring out device-wide set/reset signals as ports                                                  ; Off                       ;
; Enable glitch filtering                                                                           ; Off                       ;
; Do not write top level VHDL entity                                                                ; Off                       ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off                       ;
; Architecture name in VHDL output netlist                                                          ; structure                 ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; Off                       ;
; Generate third-party EDA tool command script for gate-level simulation                            ; Off                       ;
+---------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Simulation Generated Files                                                      ;
+---------------------------------------------------------------------------------+
; Generated Files                                                                 ;
+---------------------------------------------------------------------------------+
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC.vo         ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC_fast.vo    ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC_v.sdo      ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC_v_fast.sdo ;
+---------------------------------------------------------------------------------+


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit EDA Netlist Writer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 20 18:31:04 2023
Info: Command: quartus_eda --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
Info (204026): Generated files "RESDMAC.vo", "RESDMAC_fast.vo", "RESDMAC_v.sdo" and "RESDMAC_v_fast.sdo" in directory "C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/" for EDA simulation tool
Info: Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4568 megabytes
    Info: Processing ended: Sun Aug 20 18:31:05 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


