TimeQuest Timing Analyzer report for u8
Sun Oct 04 21:28:53 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1.dp6 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Recovery: 'CLK'
 16. Slow 1200mV 85C Model Removal: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLK'
 34. Slow 1200mV 0C Model Hold: 'CLK'
 35. Slow 1200mV 0C Model Recovery: 'CLK'
 36. Slow 1200mV 0C Model Removal: 'CLK'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLK'
 53. Fast 1200mV 0C Model Hold: 'CLK'
 54. Fast 1200mV 0C Model Recovery: 'CLK'
 55. Fast 1200mV 0C Model Removal: 'CLK'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Slow Corner Signal Integrity Metrics
 74. Fast Corner Signal Integrity Metrics
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                           ;
+--------------------+------------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1.dp6 SJ Full Version ;
; Revision Name      ; u8                                                                     ;
; Device Family      ; Cyclone III                                                            ;
; Device Name        ; EP3C10E144C8                                                           ;
; Timing Models      ; Final                                                                  ;
; Delay Model        ; Combined                                                               ;
; Rise/Fall Delays   ; Enabled                                                                ;
+--------------------+------------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; u8.sdc        ; OK     ; Sun Oct 04 21:28:49 2015 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 40.67 MHz ; 40.67 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.294 ; -27.873            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 4.795 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 1.943 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 9.381 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.294 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 12.223     ;
; -2.087 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 12.016     ;
; -2.050 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.979     ;
; -2.005 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.948     ;
; -1.988 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.931     ;
; -1.843 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.772     ;
; -1.789 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.718     ;
; -1.761 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.704     ;
; -1.749 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.692     ;
; -1.744 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.687     ;
; -1.674 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.619     ;
; -1.673 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.602     ;
; -1.598 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.527     ;
; -1.582 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.525     ;
; -1.564 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.493     ;
; -1.552 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.495     ;
; -1.534 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.479     ;
; -1.528 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.457     ;
; -1.516 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.459     ;
; -1.507 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.452     ;
; -1.505 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.448     ;
; -1.500 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.443     ;
; -1.469 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.400     ;
; -1.466 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.411     ;
; -1.466 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.411     ;
; -1.460 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.403     ;
; -1.447 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.378     ;
; -1.439 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.384     ;
; -1.418 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[7]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.349     ;
; -1.408 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.353     ;
; -1.386 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.331     ;
; -1.354 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[8]       ; CLK          ; CLK         ; 10.000       ; -0.372     ; 10.983     ;
; -1.354 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.297     ;
; -1.338 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.281     ;
; -1.321 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.250     ;
; -1.309 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.252     ;
; -1.308 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.251     ;
; -1.282 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.211     ;
; -1.265 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.208     ;
; -1.258 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.189     ;
; -1.254 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.185     ;
; -1.250 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.195     ;
; -1.248 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[6]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.177     ;
; -1.245 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.190     ;
; -1.244 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.187     ;
; -1.239 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.182     ;
; -1.229 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.160     ;
; -1.222 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.165     ;
; -1.216 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.159     ;
; -1.168 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 11.113     ;
; -1.162 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.093     ;
; -1.158 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.089     ;
; -1.154 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.097     ;
; -1.150 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[7]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.079     ;
; -1.134 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.065     ;
; -1.130 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.061     ;
; -1.094 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.025     ;
; -1.088 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 11.017     ;
; -1.086 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.017     ;
; -1.085 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 11.016     ;
; -1.082 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 11.025     ;
; -1.066 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.997     ;
; -1.048 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 10.993     ;
; -1.046 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.989     ;
; -1.036 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.967     ;
; -1.032 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.963     ;
; -1.025 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 10.970     ;
; -1.024 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 10.969     ;
; -1.014 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.945     ;
; -0.998 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.941     ;
; -0.986 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.917     ;
; -0.984 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[0]       ; CLK          ; CLK         ; 10.000       ; -0.358     ; 10.627     ;
; -0.983 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.926     ;
; -0.983 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.926     ;
; -0.981 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[2]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 10.910     ;
; -0.973 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 10.902     ;
; -0.963 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[6]       ; CLK          ; CLK         ; 10.000       ; -0.354     ; 10.610     ;
; -0.937 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[4]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.880     ;
; -0.937 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.880     ;
; -0.918 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.849     ;
; -0.918 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.849     ;
; -0.916 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.847     ;
; -0.897 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.840     ;
; -0.893 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[18] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.824     ;
; -0.891 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[4]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.822     ;
; -0.888 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.819     ;
; -0.881 ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[0]       ; CLK          ; CLK         ; 10.000       ; -0.357     ; 10.525     ;
; -0.878 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[9]       ; CLK          ; CLK         ; 10.000       ; -0.354     ; 10.525     ;
; -0.871 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.802     ;
; -0.870 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.801     ;
; -0.867 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.810     ;
; -0.853 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.072     ; 10.782     ;
; -0.850 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[17] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.781     ;
; -0.849 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.780     ;
; -0.832 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[18] ; CLK          ; CLK         ; 10.000       ; -0.056     ; 10.777     ;
; -0.831 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[6]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.774     ;
; -0.825 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[7]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.058     ; 10.768     ;
; -0.823 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[4]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.754     ;
; -0.822 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.753     ;
; -0.820 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[5]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.070     ; 10.751     ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; zmem:TS06|cpu_hi_addr2[9]                                                               ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.484      ; 1.141      ;
; 0.413 ; zmem:TS06|cpu_hi_addr2[2]                                                               ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.484      ; 1.151      ;
; 0.414 ; zmem:TS06|cpu_hi_addr2[8]                                                               ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.484      ; 1.152      ;
; 0.428 ; uart:SE7|rx_shift_reg[4]                                                                ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.162      ;
; 0.430 ; uart:SE7|rx_shift_reg[6]                                                                ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.164      ;
; 0.433 ; uart:SE7|rx_shift_reg[0]                                                                ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.167      ;
; 0.439 ; uart:SE7|rx_shift_reg[1]                                                                ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.173      ;
; 0.449 ; uart:SE7|RX_head_cnt[2]                                                                 ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0      ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.179      ;
; 0.452 ; gs:U15|int_n                                                                            ; gs:U15|int_n                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|extended                                                                   ; keyboard:SE5|extended                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|release                                                                    ; keyboard:SE5|release                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[3]                                              ; turbosound:SE12|ym2149:ssg1|tone_gen_op[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:SE7|rx_shift_reg[2]                                                                ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.186      ;
; 0.452 ; keyboard:SE5|keys[2][4]                                                                 ; keyboard:SE5|keys[2][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|key_joy[4]                                                                 ; keyboard:SE5|key_joy[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateResetAck                                ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateResetAck                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnock                                 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnock                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnockAck                              ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnockAck                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReporting                        ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReporting                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReportingAck                     ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReportingAck                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[2][3]                                                                 ; keyboard:SE5|keys[2][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[3][3]                                                                 ; keyboard:SE5|keys[3][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[2][0]                                                                 ; keyboard:SE5|keys[2][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[4][2]                                                                 ; keyboard:SE5|keys[4][2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[2][2]                                                                 ; keyboard:SE5|keys[2][2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[2][1]                                                                 ; keyboard:SE5|keys[2][1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[7][1]                                                                 ; keyboard:SE5|keys[7][1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; keyboard:SE5|keys[6][1]                                                                 ; keyboard:SE5|keys[6][1]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[1]                                              ; turbosound:SE12|ym2149:ssg1|tone_gen_op[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c:U12|rw_flag                                                                         ; i2c:U12|rw_flag                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c:U12|rw_bit                                                                          ; i2c:U12|rw_bit                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|sendByte[7]                                              ; mouse:U5|io_ps2_mouse:Ps2Mouse|sendByte[7]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|sendByte[2]                                              ; mouse:U5|io_ps2_mouse:Ps2Mouse|sendByte[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mouse:U5|io_ps2_mouse:Ps2Mouse|sendByte[1]                                              ; mouse:U5|io_ps2_mouse:Ps2Mouse|sendByte[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|cnt_div[1]                                                  ; turbosound:SE12|ym2149:ssg0|cnt_div[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|cnt_div[2]                                                  ; turbosound:SE12|ym2149:ssg0|cnt_div[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|cnt_div[3]                                                  ; turbosound:SE12|ym2149:ssg0|cnt_div[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[2]                                              ; turbosound:SE12|ym2149:ssg1|tone_gen_op[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|noise_div                                                   ; turbosound:SE12|ym2149:ssg0|noise_div                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg1|poly17[16]                                                  ; turbosound:SE12|ym2149:ssg1|poly17[16]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg1|env_hold                                                    ; turbosound:SE12|ym2149:ssg1|env_hold                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|poly17[16]                                                  ; turbosound:SE12|ym2149:ssg0|poly17[16]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[3]                                              ; turbosound:SE12|ym2149:ssg0|tone_gen_op[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|env_hold                                                    ; turbosound:SE12|ym2149:ssg0|env_hold                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[2]                                              ; turbosound:SE12|ym2149:ssg0|tone_gen_op[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; zint:TS13|intctr[0]                                                                     ; zint:TS13|intctr[0]                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[1]                                              ; turbosound:SE12|ym2149:ssg0|tone_gen_op[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[1]            ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[2]            ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[2]                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[3]            ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[3]                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitAckED1                    ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitAckED1                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateResetAck                      ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateResetAck                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateInit                          ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateInit                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|caps_lock_state                                ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|caps_lock_state                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[0]                ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[0]                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[1]                ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[1]                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[2]                ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[2]                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[3]                ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[3]                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitAckED2                    ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitAckED2                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateInitAA                        ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateInitAA                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitScanCode                  ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitScanCode                                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset2                        ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset2                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset                         ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|comState.stateWaitHighRecv ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|comState.stateWaitHighRecv                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|key_f[0]                                                                   ; keyboard:SE5|key_f[0]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; zports:TS05|lock48                                                                      ; zports:TS05|lock48                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; zmem:TS06|dos_r                                                                         ; zmem:TS06|dos_r                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; zports:TS05|peff7[7]                                                                    ; zports:TS05|peff7[7]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MC146818A:SE9|month_reg[5]                                                              ; MC146818A:SE9|month_reg[5]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MC146818A:SE9|month_reg[6]                                                              ; MC146818A:SE9|month_reg[6]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MC146818A:SE9|month_reg[7]                                                              ; MC146818A:SE9|month_reg[7]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MC146818A:SE9|c_reg[4]                                                                  ; MC146818A:SE9|c_reg[4]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:SE7|rx_bit_count[0]                                                                ; uart:SE7|rx_bit_count[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:SE7|rx_bit_count[2]                                                                ; uart:SE7|rx_bit_count[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:SE7|rx_bit_count[3]                                                                ; uart:SE7|rx_bit_count[3]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:SE7|rx_bit_count[1]                                                                ; uart:SE7|rx_bit_count[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[1][4]                                                                 ; keyboard:SE5|keys[1][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[0][4]                                                                 ; keyboard:SE5|keys[0][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[7][4]                                                                 ; keyboard:SE5|keys[7][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[6][4]                                                                 ; keyboard:SE5|keys[6][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[5][4]                                                                 ; keyboard:SE5|keys[5][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[4][4]                                                                 ; keyboard:SE5|keys[4][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; keyboard:SE5|keys[3][4]                                                                 ; keyboard:SE5|keys[3][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dma:TS09|n_ctr[8]                                                                       ; dma:TS09|n_ctr[8]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[1]                      ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[2]                      ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[3]                      ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[3]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[0]                          ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[1]                          ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[2]                          ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[3]                          ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWait100                ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWait100                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateClockAndDataLow        ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateClockAndDataLow                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitAck                ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitAck                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitHighRecv           ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitHighRecv                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitAA                                  ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitAA                                                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitID                                  ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitID                                                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateWaitByte2                               ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateWaitByte2                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateWaitByte3                               ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateWaitByte3                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mouse:U5|io_ps2_mouse:Ps2Mouse|intelliCnt[0]                                            ; mouse:U5|io_ps2_mouse:Ps2Mouse|intelliCnt[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
+-------+-----------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                                                          ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.795  ; vs1053:U10|bit_cnt[0]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.298     ; 4.908      ;
; 4.976  ; keyboard:SE5|key_f[0]                          ; uart:SE7|rx_bit                ; CLK          ; CLK         ; 10.000       ; 0.028      ; 5.053      ;
; 5.148  ; gs:U15|T80s:z80_unit|T80:u0|A[2]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.224     ; 4.629      ;
; 5.251  ; gs:U15|T80s:z80_unit|T80:u0|A[3]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.225     ; 4.525      ;
; 5.380  ; gs:U15|T80s:z80_unit|T80:u0|A[1]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.224     ; 4.397      ;
; 5.384  ; gs:U15|T80s:z80_unit|T80:u0|A[1]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.225     ; 4.392      ;
; 5.429  ; gs:U15|T80s:z80_unit|T80:u0|A[0]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.225     ; 4.347      ;
; 5.532  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|int_n                   ; CLK          ; CLK         ; 10.000       ; -0.211     ; 4.258      ;
; 5.549  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.222     ; 4.230      ;
; 5.598  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.232     ; 4.171      ;
; 5.653  ; gs:U15|T80s:z80_unit|T80:u0|A[2]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.225     ; 4.123      ;
; 5.714  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.231     ; 4.056      ;
; 5.736  ; vs1053:U10|bit_cnt[4]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.297     ; 3.968      ;
; 5.760  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|int_n                   ; CLK          ; CLK         ; 10.000       ; -0.202     ; 4.039      ;
; 5.891  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.223     ; 3.887      ;
; 5.907  ; gs:U15|T80s:z80_unit|T80:u0|A[3]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.224     ; 3.870      ;
; 5.988  ; vs1053:U10|bit_cnt[3]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.297     ; 3.716      ;
; 6.084  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|IORQ_n    ; CLK          ; CLK         ; 10.000       ; -0.050     ; 3.867      ;
; 6.084  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|MREQ_n    ; CLK          ; CLK         ; 10.000       ; -0.050     ; 3.867      ;
; 6.084  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|RD_n      ; CLK          ; CLK         ; 10.000       ; -0.050     ; 3.867      ;
; 6.084  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|WR_n      ; CLK          ; CLK         ; 10.000       ; -0.050     ; 3.867      ;
; 6.085  ; gs:U15|T80s:z80_unit|T80:u0|A[0]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.224     ; 3.692      ;
; 6.233  ; vs1053:U10|bit_cnt[2]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.298     ; 3.470      ;
; 6.264  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[0] ; CLK          ; CLK         ; 10.000       ; -0.054     ; 3.683      ;
; 6.408  ; vs1053:U10|bit_cnt[1]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.297     ; 3.296      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[7] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[6] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[5] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[1] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[2] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[4] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 6.570  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[3] ; CLK          ; CLK         ; 10.000       ; -0.021     ; 3.410      ;
; 12.666 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.279      ;
; 12.666 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.279      ;
; 12.666 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.279      ;
; 12.666 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.279      ;
; 12.666 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.279      ;
; 12.666 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.279      ;
; 12.744 ; keyboard:SE5|key_f[0]                          ; port_xxfe_reg[4]               ; CLK          ; CLK         ; 20.000       ; -0.084     ; 7.173      ;
; 12.936 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.009      ;
; 12.936 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.009      ;
; 12.936 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.009      ;
; 12.936 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.009      ;
; 12.936 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.009      ;
; 12.936 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 7.009      ;
; 12.962 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.983      ;
; 12.962 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.983      ;
; 12.962 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.983      ;
; 12.962 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.983      ;
; 12.962 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.983      ;
; 12.962 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.983      ;
; 12.979 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.967      ;
; 12.979 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.967      ;
; 12.979 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.967      ;
; 12.979 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.967      ;
; 12.979 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.967      ;
; 12.979 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.967      ;
; 13.007 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.938      ;
; 13.007 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.938      ;
; 13.007 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.938      ;
; 13.007 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.938      ;
; 13.007 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.938      ;
; 13.007 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.938      ;
; 13.103 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.843      ;
; 13.103 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.843      ;
; 13.103 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.843      ;
; 13.103 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.843      ;
; 13.103 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.843      ;
; 13.103 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.843      ;
; 13.177 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.769      ;
; 13.177 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.769      ;
; 13.177 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.769      ;
; 13.177 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.769      ;
; 13.177 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.769      ;
; 13.177 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.769      ;
; 13.210 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.736      ;
; 13.210 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.736      ;
; 13.210 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.736      ;
; 13.210 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.736      ;
; 13.210 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.736      ;
; 13.210 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.736      ;
; 13.251 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.695      ;
; 13.251 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.695      ;
; 13.251 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.695      ;
; 13.251 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.695      ;
; 13.251 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.695      ;
; 13.251 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.695      ;
; 13.286 ; video_top:TS08|video_sync:video_sync|vcount[6] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.659      ;
; 13.286 ; video_top:TS08|video_sync:video_sync|vcount[6] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.659      ;
; 13.286 ; video_top:TS08|video_sync:video_sync|vcount[6] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.659      ;
; 13.286 ; video_top:TS08|video_sync:video_sync|vcount[6] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.659      ;
; 13.286 ; video_top:TS08|video_sync:video_sync|vcount[6] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.659      ;
; 13.286 ; video_top:TS08|video_sync:video_sync|vcount[6] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.659      ;
; 13.292 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.653      ;
; 13.292 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.653      ;
; 13.292 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.653      ;
; 13.292 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.653      ;
; 13.292 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.653      ;
; 13.292 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.653      ;
; 13.380 ; video_top:TS08|video_sync:video_sync|hcount[1] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.055     ; 6.566      ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                             ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.943 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.161      ; 2.316      ;
; 1.943 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.161      ; 2.316      ;
; 1.943 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.161      ; 2.316      ;
; 1.943 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.161      ; 2.316      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.075 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.454      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.077 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.166      ; 2.455      ;
; 2.249 ; i2c:U12|state.s_data  ; i2c:U12|go                 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.538      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.460 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 2.277      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.736 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 2.554      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.788 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.184      ; 3.184      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 2.811 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.024      ; 2.614      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.041 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.023      ; 2.843      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.119 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.405      ;
; 3.350 ; keyboard:SE5|key_f[0] ; spi_flash:U8|cs            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.636      ;
; 3.396 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.075      ; 3.683      ;
; 3.415 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[0]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 3.684      ;
; 3.415 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[1]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 3.684      ;
; 3.415 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[2]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 3.684      ;
; 3.415 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[4]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 3.684      ;
; 3.415 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[5]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 3.684      ;
; 3.415 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[6]       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 3.684      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[4] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[1] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[0] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[2] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[7] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[5] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
; 3.440 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[6] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 3.726      ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[0]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[1]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[2]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[3]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[4]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[5]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[6]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[7]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[0]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[1]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[2]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[3]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[4]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[5]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[6]                                                                                                                                      ;
; 9.381 ; 9.782        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[7]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[0]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[1]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[2]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[3]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[4]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[5]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[6]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[7]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[0]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[1]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[2]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[3]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[4]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[5]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[6]                                                                                                                                      ;
; 9.386 ; 9.787        ; 0.401          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[7]                                                                                                                                      ;
; 9.575 ; 9.810        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 9.575 ; 9.810        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_we_reg       ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a1~porta_address_reg0                                                  ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a4~porta_address_reg0                                                  ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_we_reg                     ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_we_reg                           ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 9.576 ; 9.811        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_we_reg                                ;
; 9.577 ; 9.812        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 9.577 ; 9.812        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 9.577 ; 9.812        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 9.577 ; 9.812        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~portb_address_reg0                          ;
; 9.578 ; 9.813        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a6~porta_address_reg0                                                  ;
; 9.578 ; 9.813        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 9.578 ; 9.813        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; 9.578 ; 9.813        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 9.578 ; 9.813        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_we_reg                                ;
; 9.578 ; 9.813        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_datain_reg0                           ;
; 9.579 ; 9.814        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a0~porta_address_reg0                                                  ;
; 9.579 ; 9.814        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a2~porta_address_reg0                                                  ;
; 9.579 ; 9.814        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a3~porta_address_reg0                                                  ;
; 9.579 ; 9.814        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a7~porta_address_reg0                                                  ;
; 9.579 ; 9.814        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 9.580 ; 9.815        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a5~porta_address_reg0                                                  ;
; 9.580 ; 9.815        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.580 ; 9.815        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.580 ; 9.815        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.580 ; 9.815        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.580 ; 9.815        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0                           ;
; 9.582 ; 9.817        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.582 ; 9.817        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.582 ; 9.817        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 9.582 ; 9.817        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_we_reg                     ;
; 9.583 ; 9.818        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; 9.583 ; 9.818        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_we_reg                                        ;
; 9.583 ; 9.818        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 9.583 ; 9.818        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 9.584 ; 9.819        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 9.585 ; 9.820        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; 9.585 ; 9.820        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[0]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[1]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[2]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[3]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[4]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[5]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[6]                                              ;
; 9.593 ; 9.828        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[7]                                              ;
; 9.594 ; 9.829        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~portb_address_reg0               ;
; 9.594 ; 9.829        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~portb_address_reg0                     ;
; 9.594 ; 9.829        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0                          ;
; 9.595 ; 9.830        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~portb_address_reg0                                ;
; 9.598 ; 9.833        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.598 ; 9.833        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.600 ; 9.835        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~portb_address_reg0               ;
; 9.601 ; 9.836        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; 9.601 ; 9.836        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~portb_address_reg0                                ;
; 9.655 ; 9.875        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[4]                                                                                                                                    ;
; 9.655 ; 9.875        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[5]                                                                                                                                    ;
; 9.656 ; 9.876        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[0]                                                                                                                          ;
; 9.656 ; 9.876        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[0]                                                                                                                       ;
; 9.656 ; 9.876        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[1]                                                                                                                       ;
; 9.656 ; 9.876        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[2]                                                                                                                       ;
; 9.656 ; 9.876        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[3]                                                                                                                       ;
; 9.656 ; 9.876        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[4]                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA0        ; CLK        ; 5.080  ; 5.406  ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 4.928  ; 5.261  ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 4.294  ; 4.643  ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 6.569  ; 6.813  ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 5.306  ; 5.606  ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 10.081 ; 10.190 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 5.591  ; 5.939  ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 5.827  ; 6.060  ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.956  ; 5.283  ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 5.352  ; 5.650  ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 5.024  ; 5.353  ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.819  ; 6.060  ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 5.675  ; 5.990  ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 5.496  ; 5.796  ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 5.827  ; 5.980  ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 5.748  ; 6.022  ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; 5.468  ; 5.722  ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 6.600  ; 6.843  ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 6.114  ; 6.489  ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 6.600  ; 6.843  ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.958  ; 6.229  ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.239  ; 6.511  ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.236  ; 6.505  ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.220  ; 6.578  ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.148  ; 6.505  ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.381  ; 6.609  ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 7.693  ; 7.933  ; Fall       ; CLK             ;
; RXD          ; CLK        ; 2.373  ; 2.658  ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 10.091 ; 10.459 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.275  ; 7.581  ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.031  ; 7.217  ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.745  ; 6.936  ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.472  ; 6.689  ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 8.177  ; 8.416  ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 8.075  ; 8.390  ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.363  ; 7.632  ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 10.091 ; 10.459 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA0        ; CLK        ; -4.269 ; -4.572 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; -3.363 ; -3.705 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; -3.534 ; -3.869 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; -4.532 ; -4.812 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; -4.487 ; -4.763 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -1.901 ; -2.107 ; Rise       ; CLK             ;
; SDA          ; CLK        ; -4.688 ; -4.973 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; -3.717 ; -4.004 ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; -4.114 ; -4.440 ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; -3.898 ; -4.214 ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; -3.717 ; -4.004 ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; -4.222 ; -4.541 ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; -4.585 ; -4.919 ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; -4.625 ; -4.916 ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; -4.416 ; -4.664 ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; -4.131 ; -4.470 ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; -4.189 ; -4.422 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -4.880 ; -5.188 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -5.376 ; -5.741 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -4.890 ; -5.235 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -4.880 ; -5.188 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -4.941 ; -5.268 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -5.225 ; -5.498 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -5.089 ; -5.468 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -5.081 ; -5.458 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -5.219 ; -5.505 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -2.243 ; -2.444 ; Fall       ; CLK             ;
; RXD          ; CLK        ; -1.664 ; -1.954 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -4.051 ; -4.341 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -6.255 ; -6.544 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -5.122 ; -5.373 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -4.743 ; -4.991 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -4.051 ; -4.341 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -4.571 ; -4.909 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -6.024 ; -6.371 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -4.596 ; -4.982 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -7.953 ; -8.260 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ASDO         ; CLK        ; 7.483  ; 7.134  ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 8.932  ; 8.572  ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 8.932  ; 8.572  ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 8.679  ; 8.307  ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 8.881  ; 8.530  ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 9.058  ; 8.630  ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 9.674  ; 9.283  ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 9.460  ; 9.091  ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 9.622  ; 9.233  ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 9.674  ; 9.283  ; Rise       ; CLK             ;
; HS           ; CLK        ; 4.096  ; 3.946  ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 4.260  ; 4.082  ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 6.298  ; 5.751  ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 5.730  ; 5.436  ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 5.078  ; 4.946  ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 7.148  ; 6.846  ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 10.222 ; 9.747  ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 10.121 ; 9.683  ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 10.222 ; 9.747  ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 9.655  ; 9.275  ; Rise       ; CLK             ;
; SCL          ; CLK        ; 5.360  ; 5.697  ; Rise       ; CLK             ;
; SDA          ; CLK        ; 5.090  ; 5.355  ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.991  ; 1.052  ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 4.358  ; 4.246  ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 7.986  ; 7.253  ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 4.623  ; 4.483  ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 9.225  ; 8.543  ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 7.587  ; 7.293  ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 7.411  ; 7.210  ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 7.807  ; 7.561  ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 7.980  ; 7.638  ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 7.595  ; 7.438  ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 7.606  ; 7.477  ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.743  ; 7.536  ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 7.711  ; 7.379  ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 7.011  ; 6.736  ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 6.658  ; 6.390  ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 7.295  ; 7.097  ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 7.584  ; 7.300  ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 7.745  ; 7.428  ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 7.657  ; 7.232  ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 7.407  ; 7.179  ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 9.225  ; 8.543  ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 7.065  ; 6.727  ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 6.823  ; 6.531  ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 6.664  ; 6.373  ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 8.009  ; 7.708  ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 8.009  ; 7.708  ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.798  ; 7.173  ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.056  ; 5.815  ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.603  ; 5.337  ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.629  ; 7.306  ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.197  ; 6.862  ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.514  ; 7.123  ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 7.348  ; 7.137  ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 8.053  ; 7.842  ; Rise       ; CLK             ;
; TXD          ; CLK        ; 4.439  ; 4.581  ; Rise       ; CLK             ;
; VS           ; CLK        ; 4.257  ; 4.032  ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 6.766  ; 7.386  ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 4.616  ; 4.904  ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 8.429  ; 7.953  ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 8.967  ; 8.591  ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 7.218  ; 6.617  ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 4.905  ; 4.603  ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 4.479  ; 4.255  ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 4.539  ; 4.297  ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 4.149  ; 3.968  ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 4.904  ; 4.610  ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 4.620  ; 4.401  ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 5.044  ; 4.782  ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 4.823  ; 4.673  ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 5.067  ; 4.865  ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 4.832  ; 4.695  ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 4.900  ; 4.606  ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 7.218  ; 6.617  ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 4.718  ; 4.547  ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 3.939  ; 3.780  ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 3.939  ; 3.780  ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 3.906  ; 3.745  ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 4.546  ; 4.275  ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.991  ; 1.052  ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 5.596  ; 5.099  ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.357  ; 3.215  ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.357  ; 3.215  ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.358  ; 3.216  ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.596  ; 5.099  ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.368  ; 3.226  ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 3.380  ; 3.238  ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.346  ; 3.204  ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.357  ; 3.215  ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 4.648  ; 4.401  ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 4.610  ; 4.381  ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 8.758  ; 8.025  ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 7.165  ; 6.707  ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 6.137  ; 5.842  ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 6.872  ; 6.588  ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 6.979  ; 6.619  ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 6.382  ; 6.012  ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 6.189  ; 5.909  ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.828  ; 7.370  ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 6.437  ; 6.005  ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 6.395  ; 6.068  ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.673  ; 5.435  ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.565  ; 6.132  ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 5.959  ; 5.633  ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 6.478  ; 6.133  ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.877  ; 6.450  ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 6.494  ; 6.048  ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 8.758  ; 8.025  ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 5.592  ; 5.301  ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 5.347  ; 5.101  ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 5.593  ; 5.364  ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 11.512 ; 10.647 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.707  ; 7.318  ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 11.512 ; 10.647 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 7.501  ; 7.187  ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.711  ; 6.399  ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.407  ; 6.008  ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.111  ; 5.699  ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.015  ; 6.511  ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.674  ; 6.252  ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 8.811  ; 8.684  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; ASDO         ; CLK        ; 6.854  ; 6.509 ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 4.251  ; 3.933 ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 4.830  ; 4.771 ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 4.251  ; 3.933 ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 4.392  ; 4.078 ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 5.071  ; 4.826 ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 4.867  ; 4.689 ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 4.867  ; 4.689 ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 5.052  ; 4.846 ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 5.079  ; 4.877 ; Rise       ; CLK             ;
; HS           ; CLK        ; 3.623  ; 3.475 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 3.789  ; 3.614 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 5.828  ; 5.284 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 5.199  ; 4.912 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 4.567  ; 4.436 ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 6.339  ; 5.902 ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 5.082  ; 4.825 ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 5.082  ; 4.825 ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 5.368  ; 5.103 ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 5.528  ; 5.343 ; Rise       ; CLK             ;
; SCL          ; CLK        ; 4.839  ; 5.167 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 4.579  ; 4.838 ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.657  ; 0.717 ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 3.875  ; 3.763 ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 7.446  ; 6.725 ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 4.130  ; 3.991 ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 4.145  ; 3.923 ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 6.894  ; 6.499 ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 6.767  ; 6.426 ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 7.036  ; 6.786 ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 7.202  ; 6.861 ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 6.863  ; 6.569 ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 6.964  ; 6.691 ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.107  ; 6.716 ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 6.934  ; 6.652 ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 6.336  ; 6.109 ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.947  ; 5.767 ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.632  ; 6.299 ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 6.811  ; 6.576 ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 6.961  ; 6.693 ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.922  ; 6.592 ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 6.727  ; 6.432 ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 6.962  ; 6.422 ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 4.375  ; 4.106 ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 4.145  ; 3.923 ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 4.344  ; 4.105 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.018  ; 4.750 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.260  ; 7.014 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.212  ; 6.585 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.422  ; 5.161 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.018  ; 4.750 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.852  ; 6.579 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.466  ; 6.181 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.793  ; 6.461 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.713  ; 6.362 ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 5.111  ; 4.920 ; Rise       ; CLK             ;
; TXD          ; CLK        ; 3.949  ; 4.090 ; Rise       ; CLK             ;
; VS           ; CLK        ; 3.784  ; 3.564 ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 6.257  ; 6.871 ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 4.124  ; 4.406 ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 7.791  ; 7.323 ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 6.335  ; 6.147 ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 3.683  ; 3.504 ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 4.409  ; 4.115 ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 3.999  ; 3.780 ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 4.057  ; 3.820 ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 3.683  ; 3.504 ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 4.407  ; 4.120 ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 4.134  ; 3.919 ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 4.542  ; 4.285 ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 4.330  ; 4.181 ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 4.564  ; 4.366 ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 4.339  ; 4.203 ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 4.404  ; 4.118 ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 6.718  ; 6.123 ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 4.229  ; 4.061 ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 3.451  ; 3.292 ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 3.482  ; 3.325 ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 3.451  ; 3.292 ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 4.065  ; 3.800 ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.657  ; 0.717 ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 2.936  ; 2.795 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 2.948  ; 2.807 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 2.948  ; 2.807 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 2.949  ; 2.808 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.186  ; 4.690 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 2.958  ; 2.817 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 2.970  ; 2.829 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 2.936  ; 2.795 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 2.947  ; 2.806 ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 4.162  ; 3.921 ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 4.126  ; 3.901 ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 4.833  ; 4.593 ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 6.576  ; 6.133 ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 5.593  ; 5.304 ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 6.276  ; 5.988 ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 6.401  ; 6.050 ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 5.827  ; 5.467 ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 5.642  ; 5.368 ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.215  ; 6.770 ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 5.880  ; 5.460 ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 5.775  ; 5.452 ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.083  ; 4.837 ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.001  ; 5.581 ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 5.420  ; 5.103 ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 5.854  ; 5.512 ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.239  ; 5.813 ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 5.639  ; 5.354 ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 7.346  ; 6.711 ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 5.069  ; 4.784 ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 4.833  ; 4.593 ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 5.050  ; 4.815 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.503  ; 5.097 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.097  ; 6.720 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 10.839 ; 9.989 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.899  ; 6.595 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.119  ; 5.807 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.851  ; 5.463 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.503  ; 5.097 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.432  ; 5.945 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.107  ; 5.697 ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 7.072  ; 6.981 ; Fall       ; CLK             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 8.797  ; 8.797  ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 8.797  ; 8.797  ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 9.445  ; 9.445  ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 9.445  ; 9.445  ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 9.445  ; 9.445  ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 9.327  ; 9.327  ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 9.335  ; 9.335  ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 9.353  ; 9.353  ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 9.353  ; 9.353  ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 4.110  ; 4.110  ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.908  ; 4.908  ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 4.127  ; 4.127  ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 4.823  ; 4.823  ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.362  ; 5.362  ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 4.917  ; 4.917  ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 5.598  ; 5.598  ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 4.110  ; 4.110  ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 4.177  ; 4.177  ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 9.639  ; 9.639  ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 9.639  ; 9.639  ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 10.287 ; 10.287 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 10.287 ; 10.287 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 10.287 ; 10.287 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 10.169 ; 10.169 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 10.177 ; 10.177 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 10.195 ; 10.195 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 10.195 ; 10.195 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 4.908 ; 4.954 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.908 ; 4.954 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.530 ; 5.576 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.530 ; 5.576 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.530 ; 5.576 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.418 ; 5.464 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.425 ; 5.471 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.442 ; 5.488 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.442 ; 5.488 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.122 ; 3.168 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.890 ; 3.936 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.140 ; 3.186 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.807 ; 3.853 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 4.326 ; 4.372 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.898 ; 3.944 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 4.552 ; 4.598 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.122 ; 3.168 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.187 ; 3.233 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 7.380 ; 7.426 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.380 ; 7.426 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 8.002 ; 8.048 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 8.002 ; 8.048 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 8.002 ; 8.048 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.890 ; 7.936 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.897 ; 7.943 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.914 ; 7.960 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 7.914 ; 7.960 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 8.257     ; 8.517     ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 8.257     ; 8.517     ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 8.806     ; 9.066     ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 8.806     ; 9.066     ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 8.806     ; 9.066     ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 8.722     ; 8.982     ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 8.728     ; 8.988     ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 8.729     ; 8.989     ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 8.729     ; 8.989     ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.815     ; 4.075     ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.503     ; 4.763     ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.828     ; 4.088     ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 4.403     ; 4.663     ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 4.957     ; 5.217     ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 4.566     ; 4.826     ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 5.186     ; 5.446     ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.815     ; 4.075     ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.889     ; 4.149     ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 9.015     ; 9.275     ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 9.015     ; 9.275     ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 9.564     ; 9.824     ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 9.564     ; 9.824     ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 9.564     ; 9.824     ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 9.480     ; 9.740     ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 9.486     ; 9.746     ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 9.487     ; 9.747     ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 9.487     ; 9.747     ; Fall       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 4.689     ; 4.689     ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.689     ; 4.689     ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.216     ; 5.216     ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.216     ; 5.216     ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.216     ; 5.216     ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.136     ; 5.136     ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.142     ; 5.142     ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.143     ; 5.143     ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.143     ; 5.143     ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.089     ; 3.089     ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.751     ; 3.751     ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.102     ; 3.102     ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.653     ; 3.653     ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 4.187     ; 4.187     ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.812     ; 3.812     ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 4.406     ; 4.406     ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.089     ; 3.089     ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.161     ; 3.161     ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 6.994     ; 6.994     ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 6.994     ; 6.994     ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.521     ; 7.521     ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 7.521     ; 7.521     ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 7.521     ; 7.521     ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.441     ; 7.441     ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.447     ; 7.447     ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.448     ; 7.448     ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 7.448     ; 7.448     ; Fall       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.73 MHz ; 44.73 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.177 ; -7.429            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.379 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 5.030 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 1.760 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 9.388 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.177 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 11.133     ;
; -1.087 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 11.043     ;
; -1.068 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 11.024     ;
; -0.978 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.934     ;
; -0.968 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.937     ;
; -0.921 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.890     ;
; -0.878 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.847     ;
; -0.847 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.803     ;
; -0.831 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.800     ;
; -0.811 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.782     ;
; -0.738 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.694     ;
; -0.694 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.663     ;
; -0.638 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.607     ;
; -0.632 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.588     ;
; -0.617 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.573     ;
; -0.604 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.573     ;
; -0.591 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.560     ;
; -0.589 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.560     ;
; -0.588 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[8]       ; CLK          ; CLK         ; 10.000       ; -0.307     ; 10.283     ;
; -0.567 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.538     ;
; -0.522 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.493     ;
; -0.519 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.477     ;
; -0.513 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.482     ;
; -0.503 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[7]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.461     ;
; -0.500 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.471     ;
; -0.487 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.456     ;
; -0.483 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.441     ;
; -0.458 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.429     ;
; -0.452 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.421     ;
; -0.423 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.392     ;
; -0.423 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.392     ;
; -0.422 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.393     ;
; -0.408 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.364     ;
; -0.397 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.366     ;
; -0.388 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.357     ;
; -0.376 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.345     ;
; -0.374 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.345     ;
; -0.364 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.333     ;
; -0.362 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.331     ;
; -0.362 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.318     ;
; -0.338 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[6]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.294     ;
; -0.326 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.284     ;
; -0.310 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.268     ;
; -0.299 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.255     ;
; -0.296 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.254     ;
; -0.287 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[0]       ; CLK          ; CLK         ; 10.000       ; -0.297     ; 9.992      ;
; -0.277 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.248     ;
; -0.275 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[7]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.231     ;
; -0.264 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.235     ;
; -0.251 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.209     ;
; -0.245 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.214     ;
; -0.235 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.206     ;
; -0.227 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.185     ;
; -0.223 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.181     ;
; -0.218 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[6]       ; CLK          ; CLK         ; 10.000       ; -0.293     ; 9.927      ;
; -0.200 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 10.156     ;
; -0.199 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.168     ;
; -0.199 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.157     ;
; -0.180 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.151     ;
; -0.168 ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[0]       ; CLK          ; CLK         ; 10.000       ; -0.296     ; 9.874      ;
; -0.158 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.116     ;
; -0.152 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.121     ;
; -0.149 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.118     ;
; -0.140 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[9]       ; CLK          ; CLK         ; 10.000       ; -0.293     ; 9.849      ;
; -0.123 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.081     ;
; -0.122 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[3]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.091     ;
; -0.103 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.061     ;
; -0.102 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.060     ;
; -0.097 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.068     ;
; -0.086 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.044     ;
; -0.076 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.045     ;
; -0.070 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.028     ;
; -0.065 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 10.034     ;
; -0.062 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.031     ; 10.033     ;
; -0.049 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 10.007     ;
; -0.028 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.986      ;
; -0.025 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.983      ;
; -0.022 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[4]                                                                                                                ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.991      ;
; -0.014 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.983      ;
; -0.001 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.970      ;
; 0.011  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[7]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.958      ;
; 0.012  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.957      ;
; 0.019  ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[1]       ; CLK          ; CLK         ; 10.000       ; -0.307     ; 9.676      ;
; 0.028  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.930      ;
; 0.031  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[4]  ; CLK          ; CLK         ; 10.000       ; -0.046     ; 9.925      ;
; 0.035  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.923      ;
; 0.039  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[4]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.919      ;
; 0.044  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[7]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.914      ;
; 0.053  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[17] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.905      ;
; 0.054  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[5]                                                                                                                ; vs1053:U10|shift_reg[23] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.904      ;
; 0.059  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[6]                                                                                                                ; vs1053:U10|shift_reg[7]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.910      ;
; 0.061  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[15] ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.908      ;
; 0.070  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.888      ;
; 0.073  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[18] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.885      ;
; 0.075  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[6]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.894      ;
; 0.076  ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[5]  ; CLK          ; CLK         ; 10.000       ; -0.033     ; 9.893      ;
; 0.104  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[22] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.854      ;
; 0.106  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[4]                                                                                                                ; vs1053:U10|shift_reg[21] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.852      ;
; 0.110  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[19] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.848      ;
; 0.113  ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[20] ; CLK          ; CLK         ; 10.000       ; -0.044     ; 9.845      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; zmem:TS06|cpu_hi_addr2[9]                                                        ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.036      ;
; 0.386 ; zmem:TS06|cpu_hi_addr2[2]                                                        ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.043      ;
; 0.388 ; zmem:TS06|cpu_hi_addr2[8]                                                        ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.045      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|cnt_div[1]                                           ; turbosound:SE12|ym2149:ssg0|cnt_div[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|cnt_div[2]                                           ; turbosound:SE12|ym2149:ssg0|cnt_div[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|cnt_div[3]                                           ; turbosound:SE12|ym2149:ssg0|cnt_div[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[2]                                       ; turbosound:SE12|ym2149:ssg1|tone_gen_op[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|noise_div                                            ; turbosound:SE12|ym2149:ssg0|noise_div                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg1|env_hold                                             ; turbosound:SE12|ym2149:ssg1|env_hold                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|poly17[16]                                           ; turbosound:SE12|ym2149:ssg0|poly17[16]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[3]                                       ; turbosound:SE12|ym2149:ssg0|tone_gen_op[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|env_hold                                             ; turbosound:SE12|ym2149:ssg0|env_hold                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[2]                                       ; turbosound:SE12|ym2149:ssg0|tone_gen_op[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[1]                                       ; turbosound:SE12|ym2149:ssg0|tone_gen_op[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[3]                                       ; turbosound:SE12|ym2149:ssg1|tone_gen_op[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[1]                                       ; turbosound:SE12|ym2149:ssg1|tone_gen_op[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; gs:U15|int_n                                                                     ; gs:U15|int_n                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; turbosound:SE12|ym2149:ssg1|poly17[16]                                           ; turbosound:SE12|ym2149:ssg1|poly17[16]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dma:TS09|bsel                                                                    ; dma:TS09|bsel                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; zint:TS13|intctr[0]                                                              ; zint:TS13|intctr[0]                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_sync:video_sync|lcount[0]                                   ; video_top:TS08|video_sync:video_sync|lcount[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ts:video_ts|layer[0]                                        ; video_top:TS08|video_ts:video_ts|layer[0]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; zports:TS05|fmaddr[4]                                                            ; zports:TS05|fmaddr[4]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dma:TS09|d_addr_r[7]                                                             ; dma:TS09|d_addr_r[7]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ts:video_ts|s_layer[0]                                      ; video_top:TS08|video_ts:video_ts|s_layer[0]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ports:video_ports|t0x_offs_r[8]                             ; video_top:TS08|video_ports:video_ports|t0x_offs_r[8]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ports:video_ports|t1x_offs_r[8]                             ; video_top:TS08|video_ports:video_ports|t1x_offs_r[8]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram:SE4|RD_in                                                                  ; sdram:SE4|RD_in                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram:SE4|RFSH_in                                                                ; sdram:SE4|RFSH_in                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram:SE4|WR_in                                                                  ; sdram:SE4|WR_in                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ports:video_ports|t0y_offs[8]                               ; video_top:TS08|video_ports:video_ports|t0y_offs[8]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dma:TS09|s_addr_r[7]                                                             ; dma:TS09|s_addr_r[7]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_sync:video_sync|cptr                                        ; video_top:TS08|video_sync:video_sync|cptr                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_sync:video_sync|cnt_col[7]                                  ; video_top:TS08|video_sync:video_sync|cnt_col[7]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[7]                       ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[7]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[8]                       ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[8]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[1]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[1]                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[2]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[2]                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[3]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[3]                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitAckED1             ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateWaitAckED1                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateResetAck               ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateResetAck                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateInit                   ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateInit                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|caps_lock_state                         ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|caps_lock_state                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[0]         ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[0]                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[1]         ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[1]                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[2]         ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[2]                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[3]         ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[3]                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|extended                                                            ; keyboard:SE5|extended                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|release                                                             ; keyboard:SE5|release                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|key_f[0]                                                            ; keyboard:SE5|key_f[0]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; zports:TS05|lock48                                                               ; zports:TS05|lock48                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; zports:TS05|peff7[7]                                                             ; zports:TS05|peff7[7]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[1][4]                                                          ; keyboard:SE5|keys[1][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[0][4]                                                          ; keyboard:SE5|keys[0][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[7][4]                                                          ; keyboard:SE5|keys[7][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[6][4]                                                          ; keyboard:SE5|keys[6][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[5][4]                                                          ; keyboard:SE5|keys[5][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[4][4]                                                          ; keyboard:SE5|keys[4][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[2][4]                                                          ; keyboard:SE5|keys[2][4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dma:TS09|n_ctr[8]                                                                ; dma:TS09|n_ctr[8]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|key_joy[4]                                                          ; keyboard:SE5|key_joy[4]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[1]               ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[2]               ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[3]               ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[3]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[0]                   ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[1]                   ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[2]                   ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[3]                   ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWait100         ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWait100                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateClockAndDataLow ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateClockAndDataLow                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitAck         ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitAck                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitHighRecv    ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|comState.stateWaitHighRecv                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateResetAck                         ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateResetAck                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitAA                           ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitAA                                                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitID                           ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateInitID                                                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnock                          ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnock                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnockAck                       ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliKnockAck                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliCheckId                        ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.intelliCheckId                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateReset2                           ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateReset2                                                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReporting                 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReporting                                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReportingAck              ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateSetDataReportingAck                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c:U12|phase[1]                                                                 ; i2c:U12|phase[1]                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c:U12|nbit[1]                                                                  ; i2c:U12|nbit[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c:U12|nbit[2]                                                                  ; i2c:U12|nbit[2]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[7][3]                                                          ; keyboard:SE5|keys[7][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[6][3]                                                          ; keyboard:SE5|keys[6][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[5][3]                                                          ; keyboard:SE5|keys[5][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[0][3]                                                          ; keyboard:SE5|keys[0][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[1][3]                                                          ; keyboard:SE5|keys[1][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[2][3]                                                          ; keyboard:SE5|keys[2][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[3][3]                                                          ; keyboard:SE5|keys[3][3]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|key_f[1]                                                            ; keyboard:SE5|key_f[1]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; port_eff7_reg[7]                                                                 ; port_eff7_reg[7]                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MC146818A:SE9|a_reg[7]                                                           ; MC146818A:SE9|a_reg[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[1][0]                                                          ; keyboard:SE5|keys[1][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[0][0]                                                          ; keyboard:SE5|keys[0][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[4][0]                                                          ; keyboard:SE5|keys[4][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[5][0]                                                          ; keyboard:SE5|keys[5][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[6][0]                                                          ; keyboard:SE5|keys[6][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; keyboard:SE5|keys[7][0]                                                          ; keyboard:SE5|keys[7][0]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                                                           ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 5.030  ; vs1053:U10|bit_cnt[0]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.279     ; 4.693      ;
; 5.217  ; keyboard:SE5|key_f[0]                          ; uart:SE7|rx_bit                ; CLK          ; CLK         ; 10.000       ; 0.038      ; 4.823      ;
; 5.479  ; gs:U15|T80s:z80_unit|T80:u0|A[2]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.215     ; 4.308      ;
; 5.631  ; gs:U15|T80s:z80_unit|T80:u0|A[3]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.216     ; 4.155      ;
; 5.634  ; gs:U15|T80s:z80_unit|T80:u0|A[1]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.216     ; 4.152      ;
; 5.695  ; gs:U15|T80s:z80_unit|T80:u0|A[0]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.216     ; 4.091      ;
; 5.735  ; gs:U15|T80s:z80_unit|T80:u0|A[1]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.215     ; 4.052      ;
; 5.842  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|int_n                   ; CLK          ; CLK         ; 10.000       ; -0.201     ; 3.959      ;
; 5.846  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.223     ; 3.933      ;
; 5.900  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.212     ; 3.890      ;
; 5.968  ; vs1053:U10|bit_cnt[4]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.277     ; 3.757      ;
; 5.979  ; gs:U15|T80s:z80_unit|T80:u0|A[2]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.216     ; 3.807      ;
; 5.991  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|int_n                   ; CLK          ; CLK         ; 10.000       ; -0.191     ; 3.820      ;
; 6.017  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.222     ; 3.763      ;
; 6.131  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.213     ; 3.658      ;
; 6.200  ; vs1053:U10|bit_cnt[3]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.277     ; 3.525      ;
; 6.211  ; gs:U15|T80s:z80_unit|T80:u0|A[3]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.215     ; 3.576      ;
; 6.313  ; gs:U15|T80s:z80_unit|T80:u0|A[0]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.215     ; 3.474      ;
; 6.371  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|IORQ_n    ; CLK          ; CLK         ; 10.000       ; -0.025     ; 3.606      ;
; 6.371  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|MREQ_n    ; CLK          ; CLK         ; 10.000       ; -0.025     ; 3.606      ;
; 6.371  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|RD_n      ; CLK          ; CLK         ; 10.000       ; -0.025     ; 3.606      ;
; 6.371  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|WR_n      ; CLK          ; CLK         ; 10.000       ; -0.025     ; 3.606      ;
; 6.473  ; vs1053:U10|bit_cnt[2]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.279     ; 3.250      ;
; 6.551  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[0] ; CLK          ; CLK         ; 10.000       ; -0.032     ; 3.419      ;
; 6.636  ; vs1053:U10|bit_cnt[1]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.277     ; 3.089      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[7] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[6] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[5] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[1] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[2] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[4] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 6.830  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[3] ; CLK          ; CLK         ; 10.000       ; -0.001     ; 3.171      ;
; 13.009 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.943      ;
; 13.009 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.943      ;
; 13.009 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.943      ;
; 13.009 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.943      ;
; 13.009 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.943      ;
; 13.009 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.943      ;
; 13.037 ; keyboard:SE5|key_f[0]                          ; port_xxfe_reg[4]               ; CLK          ; CLK         ; 20.000       ; -0.076     ; 6.889      ;
; 13.278 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.674      ;
; 13.278 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.674      ;
; 13.278 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.674      ;
; 13.278 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.674      ;
; 13.278 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.674      ;
; 13.278 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.674      ;
; 13.307 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.646      ;
; 13.307 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.646      ;
; 13.307 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.646      ;
; 13.307 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.646      ;
; 13.307 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.646      ;
; 13.307 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.646      ;
; 13.326 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.626      ;
; 13.326 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.626      ;
; 13.326 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.626      ;
; 13.326 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.626      ;
; 13.326 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.626      ;
; 13.326 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.626      ;
; 13.339 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.613      ;
; 13.339 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.613      ;
; 13.339 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.613      ;
; 13.339 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.613      ;
; 13.339 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.613      ;
; 13.339 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.613      ;
; 13.427 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.526      ;
; 13.427 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.526      ;
; 13.427 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.526      ;
; 13.427 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.526      ;
; 13.427 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.526      ;
; 13.427 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.526      ;
; 13.509 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.444      ;
; 13.509 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.444      ;
; 13.509 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.444      ;
; 13.509 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.444      ;
; 13.509 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.444      ;
; 13.509 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.444      ;
; 13.537 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.416      ;
; 13.537 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.416      ;
; 13.537 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.416      ;
; 13.537 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.416      ;
; 13.537 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.416      ;
; 13.537 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.416      ;
; 13.583 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.370      ;
; 13.583 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.370      ;
; 13.583 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.370      ;
; 13.583 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.370      ;
; 13.583 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.370      ;
; 13.583 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.049     ; 6.370      ;
; 13.644 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.308      ;
; 13.644 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.308      ;
; 13.644 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.308      ;
; 13.644 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.308      ;
; 13.644 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.308      ;
; 13.644 ; video_top:TS08|video_sync:video_sync|vcount[7] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.050     ; 6.308      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[0]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[0]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[1]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[1]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[2]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[2]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
; 13.672 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[3]         ; CLK          ; CLK         ; 20.000       ; -0.066     ; 6.264      ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                              ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.760 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.142      ; 2.097      ;
; 1.760 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.142      ; 2.097      ;
; 1.760 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.142      ; 2.097      ;
; 1.760 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.142      ; 2.097      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.892 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.149      ; 2.236      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 1.894 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.148      ; 2.237      ;
; 2.008 ; i2c:U12|state.s_data  ; i2c:U12|go                 ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.271      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.261 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.014      ; 2.074      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.507 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.015      ; 2.321      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.527 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.167      ; 2.889      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.563 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.363      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.786 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.585      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 2.837 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.100      ;
; 3.011 ; keyboard:SE5|key_f[0] ; spi_flash:U8|cs            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.270      ;
; 3.065 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[0]       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 3.309      ;
; 3.065 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[1]       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 3.309      ;
; 3.065 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[2]       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 3.309      ;
; 3.065 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[4]       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 3.309      ;
; 3.065 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[5]       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 3.309      ;
; 3.065 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[6]       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 3.309      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[4] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[7] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.070 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[6] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 3.329      ;
; 3.102 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.068      ; 3.365      ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[0]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[1]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[2]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[3]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[4]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[5]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[6]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_a_reg[7]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[0]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[1]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[2]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[3]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[4]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[5]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[6]                                                                                                                                      ;
; 9.388 ; 9.770        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_c_reg[7]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[0]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[1]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[2]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[3]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[4]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[5]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[6]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_b_reg[7]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[0]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[1]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[2]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[3]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[4]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[5]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[6]                                                                                                                                      ;
; 9.389 ; 9.771        ; 0.382          ; Low Pulse Width  ; CLK   ; Rise       ; gs:U15|ch_d_reg[7]                                                                                                                                      ;
; 9.559 ; 9.789        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 9.559 ; 9.789        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_we_reg       ;
; 9.559 ; 9.789        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~portb_address_reg0                          ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a1~porta_address_reg0                                                  ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a4~porta_address_reg0                                                  ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_we_reg                     ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_we_reg                           ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 9.560 ; 9.790        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_we_reg                                ;
; 9.561 ; 9.791        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 9.561 ; 9.791        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 9.561 ; 9.791        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 9.561 ; 9.791        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 9.561 ; 9.791        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_we_reg                                ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_we_reg                     ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; 9.562 ; 9.792        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_datain_reg0                           ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a0~porta_address_reg0                                                  ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a2~porta_address_reg0                                                  ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a3~porta_address_reg0                                                  ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a5~porta_address_reg0                                                  ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a6~porta_address_reg0                                                  ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a7~porta_address_reg0                                                  ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 9.563 ; 9.793        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0                           ;
; 9.564 ; 9.794        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; 9.564 ; 9.794        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_we_reg                                        ;
; 9.564 ; 9.794        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 9.564 ; 9.794        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 9.564 ; 9.794        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.564 ; 9.794        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 9.566 ; 9.796        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; 9.566 ; 9.796        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 9.577 ; 9.807        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~portb_address_reg0               ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[0]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[1]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[2]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[3]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[4]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[5]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[6]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[7]                                              ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~portb_address_reg0                     ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0                          ;
; 9.579 ; 9.809        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~portb_address_reg0                                ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~portb_address_reg0               ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~portb_address_reg0                                ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|address[2]                                                                                                                                    ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|address[4]                                                                                                                                    ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|address[5]                                                                                                                                    ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[4]                                                                                                                                    ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[5]                                                                                                                                    ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|sdr_a[0]                                                                                                                                      ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|sdr_a[10]                                                                                                                                     ;
; 9.666 ; 9.882        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|sdr_a[11]                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DATA0        ; CLK        ; 4.457 ; 4.661 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 4.305 ; 4.554 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 3.704 ; 3.983 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 5.825 ; 5.957 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 4.699 ; 4.824 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 9.343 ; 9.469 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 4.952 ; 5.131 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 5.196 ; 5.252 ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.336 ; 4.557 ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 4.716 ; 4.875 ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 4.399 ; 4.620 ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.171 ; 5.252 ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 5.032 ; 5.192 ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 4.876 ; 5.021 ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 5.196 ; 5.158 ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 5.089 ; 5.211 ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; 4.833 ; 4.935 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.935 ; 5.981 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 5.451 ; 5.644 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.935 ; 5.981 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.323 ; 5.426 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.578 ; 5.673 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.566 ; 5.679 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.548 ; 5.742 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.485 ; 5.683 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.697 ; 5.764 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 6.937 ; 7.384 ; Fall       ; CLK             ;
; RXD          ; CLK        ; 2.037 ; 2.413 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 9.183 ; 9.347 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 6.580 ; 6.627 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 6.329 ; 6.280 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.060 ; 6.022 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.810 ; 5.787 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.409 ; 7.365 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.323 ; 7.341 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.666 ; 6.646 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 9.183 ; 9.347 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA0        ; CLK        ; -3.735 ; -3.925 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; -2.874 ; -3.136 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; -3.032 ; -3.301 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; -3.988 ; -4.142 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; -3.970 ; -4.082 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -1.654 ; -1.927 ; Rise       ; CLK             ;
; SDA          ; CLK        ; -4.141 ; -4.273 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; -3.217 ; -3.396 ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; -3.584 ; -3.805 ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; -3.372 ; -3.606 ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; -3.217 ; -3.396 ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; -3.696 ; -3.903 ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; -4.036 ; -4.236 ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; -4.086 ; -4.225 ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; -3.890 ; -4.006 ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; -3.605 ; -3.836 ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; -3.674 ; -3.764 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -4.326 ; -4.491 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -4.788 ; -4.979 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -4.332 ; -4.535 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -4.326 ; -4.491 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -4.389 ; -4.559 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -4.635 ; -4.779 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -4.514 ; -4.750 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -4.499 ; -4.756 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -4.625 ; -4.782 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -1.926 ; -2.231 ; Fall       ; CLK             ;
; RXD          ; CLK        ; -1.407 ; -1.782 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -3.538 ; -3.685 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -5.596 ; -5.640 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -4.543 ; -4.619 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -4.197 ; -4.273 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -3.538 ; -3.685 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -4.031 ; -4.189 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -5.407 ; -5.527 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -4.047 ; -4.265 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -7.167 ; -7.253 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ASDO         ; CLK        ; 7.418  ; 6.943  ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 8.607  ; 8.111  ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 8.607  ; 8.111  ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 8.375  ; 7.866  ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 8.563  ; 8.068  ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 8.898  ; 8.135  ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 9.306  ; 8.769  ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 9.100  ; 8.577  ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 9.252  ; 8.705  ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 9.306  ; 8.769  ; Rise       ; CLK             ;
; HS           ; CLK        ; 4.135  ; 3.929  ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 4.308  ; 4.065  ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 6.355  ; 5.737  ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 5.742  ; 5.264  ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 5.076  ; 4.822  ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 7.094  ; 6.583  ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 9.845  ; 9.194  ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 9.741  ; 9.108  ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 9.845  ; 9.194  ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 9.275  ; 8.760  ; Rise       ; CLK             ;
; SCL          ; CLK        ; 5.203  ; 5.710  ; Rise       ; CLK             ;
; SDA          ; CLK        ; 4.964  ; 5.371  ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 1.282  ; 1.353  ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 4.384  ; 4.201  ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 8.004  ; 7.076  ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 4.647  ; 4.401  ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 9.126  ; 8.252  ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 7.500  ; 7.039  ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 7.294  ; 6.990  ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 7.672  ; 7.335  ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 7.860  ; 7.395  ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 7.480  ; 7.209  ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 7.454  ; 7.255  ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.631  ; 7.271  ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 7.572  ; 7.172  ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 6.901  ; 6.572  ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 6.581  ; 6.263  ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 7.197  ; 6.891  ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 7.459  ; 7.081  ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 7.649  ; 7.188  ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 7.563  ; 6.991  ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 7.276  ; 6.961  ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 9.126  ; 8.252  ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 6.971  ; 6.425  ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 6.718  ; 6.253  ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 6.564  ; 6.106  ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 7.865  ; 7.445  ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.865  ; 7.445  ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.792  ; 7.082  ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.971  ; 5.655  ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.593  ; 5.243  ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.510  ; 7.079  ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.109  ; 6.671  ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.409  ; 6.904  ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 7.245  ; 6.920  ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 7.775  ; 7.628  ; Rise       ; CLK             ;
; TXD          ; CLK        ; 4.363  ; 4.603  ; Rise       ; CLK             ;
; VS           ; CLK        ; 4.318  ; 4.011  ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 6.656  ; 7.419  ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 4.537  ; 4.957  ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 8.337  ; 7.602  ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 8.820  ; 8.100  ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 7.256  ; 6.511  ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 4.931  ; 4.517  ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 4.524  ; 4.220  ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 4.590  ; 4.257  ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 4.218  ; 3.949  ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 4.934  ; 4.522  ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 4.658  ; 4.350  ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 5.067  ; 4.696  ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 4.834  ; 4.590  ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 5.084  ; 4.765  ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 4.841  ; 4.616  ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 4.932  ; 4.543  ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 7.256  ; 6.511  ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 4.748  ; 4.481  ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 3.994  ; 3.787  ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 3.994  ; 3.787  ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 3.963  ; 3.759  ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 4.597  ; 4.228  ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 1.282  ; 1.353  ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 5.677  ; 5.187  ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.439  ; 3.304  ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.439  ; 3.304  ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.440  ; 3.305  ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.677  ; 5.187  ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.449  ; 3.314  ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 3.461  ; 3.326  ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.426  ; 3.291  ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.438  ; 3.303  ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 4.678  ; 4.356  ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 4.638  ; 4.341  ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 8.731  ; 7.789  ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 7.123  ; 6.398  ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 6.132  ; 5.649  ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 6.807  ; 6.318  ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 6.921  ; 6.347  ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 6.368  ; 5.790  ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 6.137  ; 5.726  ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.723  ; 7.009  ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 6.397  ; 5.817  ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 6.350  ; 5.861  ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.656  ; 5.277  ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.542  ; 5.903  ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 5.940  ; 5.454  ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 6.459  ; 5.892  ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.856  ; 6.171  ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 6.488  ; 5.809  ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 8.731  ; 7.789  ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 5.606  ; 5.165  ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 5.353  ; 4.988  ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 5.583  ; 5.211  ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 11.338 ; 10.169 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.620  ; 6.996  ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 11.338 ; 10.169 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 7.412  ; 6.864  ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.658  ; 6.134  ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.386  ; 5.788  ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.117  ; 5.489  ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.983  ; 6.247  ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.642  ; 6.017  ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 8.450  ; 8.448  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; ASDO         ; CLK        ; 6.763  ; 6.298 ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 4.321  ; 3.947 ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 4.764  ; 4.811 ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 4.321  ; 3.947 ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 4.439  ; 4.085 ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 5.077  ; 4.722 ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 4.845  ; 4.679 ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 4.845  ; 4.679 ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 5.028  ; 4.827 ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 5.056  ; 4.863 ; Rise       ; CLK             ;
; HS           ; CLK        ; 3.717  ; 3.515 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 3.890  ; 3.652 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 5.938  ; 5.326 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 5.266  ; 4.803 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 4.621  ; 4.372 ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 6.342  ; 5.761 ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 5.075  ; 4.780 ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 5.075  ; 4.780 ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 5.343  ; 5.067 ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 5.476  ; 5.298 ; Rise       ; CLK             ;
; SCL          ; CLK        ; 4.744  ; 5.236 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 4.514  ; 4.910 ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.990  ; 1.059 ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 3.957  ; 3.777 ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 7.521  ; 6.612 ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 4.209  ; 3.968 ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 4.196  ; 3.928 ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 6.761  ; 6.224 ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 6.609  ; 6.181 ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 6.837  ; 6.502 ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 7.018  ; 6.561 ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 6.669  ; 6.276 ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 6.746  ; 6.418 ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 6.948  ; 6.429 ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 6.741  ; 6.389 ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 6.178  ; 5.893 ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.812  ; 5.576 ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.472  ; 6.047 ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 6.632  ; 6.301 ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 6.808  ; 6.398 ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.770  ; 6.291 ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 6.556  ; 6.156 ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 7.004  ; 6.359 ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 4.436  ; 4.089 ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 4.196  ; 3.928 ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 4.419  ; 4.082 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.007  ; 4.660 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.056  ; 6.705 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.205  ; 6.499 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.398  ; 5.013 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.007  ; 4.660 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.679  ; 6.296 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.343  ; 5.953 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.632  ; 6.199 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.567  ; 6.118 ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 5.127  ; 4.831 ; Rise       ; CLK             ;
; TXD          ; CLK        ; 3.931  ; 4.166 ; Rise       ; CLK             ;
; VS           ; CLK        ; 3.898  ; 3.599 ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 6.207  ; 6.958 ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 4.104  ; 4.512 ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 7.753  ; 7.043 ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 6.354  ; 5.903 ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 3.803  ; 3.542 ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 4.490  ; 4.088 ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 4.098  ; 3.802 ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 4.162  ; 3.838 ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 3.803  ; 3.542 ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 4.492  ; 4.091 ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 4.227  ; 3.926 ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 4.619  ; 4.259 ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 4.395  ; 4.157 ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 4.636  ; 4.325 ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 4.403  ; 4.182 ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 4.492  ; 4.114 ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 6.811  ; 6.077 ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 4.313  ; 4.052 ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 3.562  ; 3.361 ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 3.591  ; 3.387 ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 3.562  ; 3.361 ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 4.169  ; 3.810 ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.990  ; 1.059 ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.064  ; 2.930 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.077  ; 2.943 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.077  ; 2.943 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.078  ; 2.944 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.315  ; 4.826 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.087  ; 2.953 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 3.099  ; 2.965 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.064  ; 2.930 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.076  ; 2.942 ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 4.247  ; 3.933 ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 4.208  ; 3.918 ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 4.895  ; 4.539 ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 6.592  ; 5.892 ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 5.644  ; 5.175 ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 6.267  ; 5.791 ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 6.402  ; 5.845 ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 5.871  ; 5.310 ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 5.647  ; 5.247 ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.171  ; 6.479 ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 5.898  ; 5.336 ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 5.789  ; 5.312 ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.129  ; 4.745 ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.037  ; 5.419 ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 5.458  ; 4.987 ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 5.892  ; 5.342 ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.281  ; 5.604 ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 5.673  ; 5.207 ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 7.335  ; 6.628 ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 5.138  ; 4.709 ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 4.895  ; 4.539 ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 5.090  ; 4.727 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.565  ; 4.955 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.068  ; 6.466 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 10.730 ; 9.589 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.869  ; 6.340 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.123  ; 5.613 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.888  ; 5.309 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.565  ; 4.955 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.457  ; 5.747 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.133  ; 5.527 ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 6.897  ; 6.813 ; Fall       ; CLK             ;
+--------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 8.252 ; 8.252 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 8.252 ; 8.252 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 8.890 ; 8.890 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 8.890 ; 8.890 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 8.890 ; 8.890 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 8.816 ; 8.816 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 8.822 ; 8.822 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 8.834 ; 8.834 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 8.834 ; 8.834 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.792 ; 3.792 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.566 ; 4.566 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.809 ; 3.809 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 4.484 ; 4.484 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.011 ; 5.011 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 4.577 ; 4.577 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 5.244 ; 5.244 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.792 ; 3.792 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.855 ; 3.855 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 9.072 ; 9.072 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 9.072 ; 9.072 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 9.710 ; 9.710 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 9.710 ; 9.710 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 9.710 ; 9.710 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 9.636 ; 9.636 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 9.642 ; 9.642 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 9.654 ; 9.654 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 9.654 ; 9.654 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 4.760 ; 4.760 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.760 ; 4.760 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.373 ; 5.373 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.373 ; 5.373 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.373 ; 5.373 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.302 ; 5.302 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.308 ; 5.308 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.319 ; 5.319 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.319 ; 5.319 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.071 ; 3.071 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.814 ; 3.814 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.087 ; 3.087 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.736 ; 3.736 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 4.242 ; 4.242 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.825 ; 3.825 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 4.466 ; 4.466 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.071 ; 3.071 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.130 ; 3.130 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 7.092 ; 7.092 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.092 ; 7.092 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.705 ; 7.705 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 7.705 ; 7.705 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 7.705 ; 7.705 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.634 ; 7.634 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.640 ; 7.640 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.651 ; 7.651 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 7.651 ; 7.651 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 7.654     ; 7.753     ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.654     ; 7.753     ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 8.140     ; 8.239     ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 8.140     ; 8.239     ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 8.140     ; 8.239     ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 8.044     ; 8.143     ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 8.053     ; 8.152     ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 8.050     ; 8.149     ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 8.050     ; 8.149     ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.611     ; 3.710     ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.233     ; 4.332     ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.624     ; 3.723     ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 4.135     ; 4.234     ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 4.658     ; 4.757     ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 4.294     ; 4.393     ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 4.858     ; 4.957     ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.611     ; 3.710     ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.686     ; 3.785     ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 8.329     ; 8.428     ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 8.329     ; 8.428     ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 8.815     ; 8.914     ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 8.815     ; 8.914     ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 8.815     ; 8.914     ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 8.719     ; 8.818     ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 8.728     ; 8.827     ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 8.725     ; 8.824     ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 8.725     ; 8.824     ; Fall       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 4.467     ; 4.598     ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.467     ; 4.598     ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 4.934     ; 5.065     ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 4.934     ; 5.065     ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 4.934     ; 5.065     ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 4.843     ; 4.974     ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 4.851     ; 4.982     ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 4.848     ; 4.979     ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 4.848     ; 4.979     ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 2.992     ; 3.123     ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.589     ; 3.720     ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.005     ; 3.136     ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.495     ; 3.626     ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 3.997     ; 4.128     ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.648     ; 3.779     ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 4.190     ; 4.321     ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 2.992     ; 3.123     ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.063     ; 3.194     ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 6.551     ; 6.682     ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 6.551     ; 6.682     ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.018     ; 7.149     ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 7.018     ; 7.149     ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 7.018     ; 7.149     ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.927     ; 7.058     ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.935     ; 7.066     ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.932     ; 7.063     ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.932     ; 7.063     ; Fall       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 5.309 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.143 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 7.151 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.866 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 9.155 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 5.309 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 5.193      ;
; 5.410 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 5.092      ;
; 5.441 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 5.068      ;
; 5.442 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 5.060      ;
; 5.443 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 5.066      ;
; 5.533 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.976      ;
; 5.542 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.967      ;
; 5.543 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.959      ;
; 5.544 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.965      ;
; 5.589 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[3]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.913      ;
; 5.604 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.898      ;
; 5.608 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.894      ;
; 5.634 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.875      ;
; 5.652 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.857      ;
; 5.669 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.840      ;
; 5.686 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.823      ;
; 5.687 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.823      ;
; 5.696 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.814      ;
; 5.697 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.813      ;
; 5.721 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[3]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.788      ;
; 5.723 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[3]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.786      ;
; 5.736 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.773      ;
; 5.737 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.765      ;
; 5.738 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.771      ;
; 5.740 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.769      ;
; 5.741 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.761      ;
; 5.742 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.767      ;
; 5.753 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.756      ;
; 5.767 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.743      ;
; 5.769 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[3]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.733      ;
; 5.770 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|days_reg[2] ; CLK          ; CLK         ; 10.000       ; -0.670     ; 3.547      ;
; 5.770 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|days_reg[3] ; CLK          ; CLK         ; 10.000       ; -0.670     ; 3.547      ;
; 5.770 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|days_reg[0] ; CLK          ; CLK         ; 10.000       ; -0.670     ; 3.547      ;
; 5.770 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|days_reg[1] ; CLK          ; CLK         ; 10.000       ; -0.670     ; 3.547      ;
; 5.770 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.739      ;
; 5.775 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[20]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.735      ;
; 5.787 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|days_reg[4] ; CLK          ; CLK         ; 10.000       ; -0.671     ; 3.529      ;
; 5.787 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|days_reg[5] ; CLK          ; CLK         ; 10.000       ; -0.671     ; 3.529      ;
; 5.787 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.722      ;
; 5.807 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.696      ;
; 5.813 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[3]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.696      ;
; 5.818 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.692      ;
; 5.819 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.684      ;
; 5.823 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.687      ;
; 5.828 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.682      ;
; 5.828 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.681      ;
; 5.829 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.674      ;
; 5.832 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[0]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.677      ;
; 5.835 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.675      ;
; 5.844 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.658      ;
; 5.845 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.665      ;
; 5.854 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.656      ;
; 5.859 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[2]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.643      ;
; 5.859 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.643      ;
; 5.873 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.630      ;
; 5.875 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[7]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.628      ;
; 5.880 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.623      ;
; 5.886 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.623      ;
; 5.886 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[20]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.617      ;
; 5.886 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.617      ;
; 5.890 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.613      ;
; 5.893 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.610      ;
; 5.896 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|year_reg[0] ; CLK          ; CLK         ; 10.000       ; -0.669     ; 3.422      ;
; 5.901 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.602      ;
; 5.902 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[20]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.608      ;
; 5.903 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.600      ;
; 5.905 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.598      ;
; 5.906 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.596      ;
; 5.908 ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:SE4|sdr_a[8]        ; CLK          ; CLK         ; 10.000       ; 0.379      ; 4.458      ;
; 5.915 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.588      ;
; 5.921 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.589      ;
; 5.932 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[5]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.570      ;
; 5.933 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|year_reg[6] ; CLK          ; CLK         ; 10.000       ; -0.671     ; 3.383      ;
; 5.933 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|year_reg[7] ; CLK          ; CLK         ; 10.000       ; -0.671     ; 3.383      ;
; 5.933 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|year_reg[5] ; CLK          ; CLK         ; 10.000       ; -0.671     ; 3.383      ;
; 5.933 ; ena_0_4375mhz                                                                                                                                           ; MC146818A:SE9|year_reg[4] ; CLK          ; CLK         ; 10.000       ; -0.671     ; 3.383      ;
; 5.936 ; port_xxfe_reg[4]                                                                                                                                        ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.573      ;
; 5.941 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[7]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.561      ;
; 5.947 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.562      ;
; 5.951 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[3]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.558      ;
; 5.952 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[1]                                                                                                                ; vs1053:U10|shift_reg[20]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.551      ;
; 5.958 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[6]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.515      ; 4.544      ;
; 5.960 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[18]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.543      ;
; 5.964 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.545      ;
; 5.965 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.538      ;
; 5.965 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[1]                                                                                                                ; vs1053:U10|shift_reg[20]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.538      ;
; 5.968 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[3]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.541      ;
; 5.969 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[0]                                                                                                                ; vs1053:U10|shift_reg[19]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.534      ;
; 5.974 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.529      ;
; 5.975 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[4]                                                                                                                ; vs1053:U10|shift_reg[4]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.534      ;
; 5.975 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[3]                                                                                                                ; vs1053:U10|shift_reg[23]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.528      ;
; 5.976 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[18]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.534      ;
; 5.979 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[21]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.524      ;
; 5.980 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[2]                                                                                                                ; vs1053:U10|shift_reg[20]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.523      ;
; 5.981 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[7]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.528      ;
; 5.981 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[4]                                                                                                                ; vs1053:U10|shift_reg[5]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.528      ;
; 5.983 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_A[2]                                                                                                                ; vs1053:U10|shift_reg[22]  ; CLK          ; CLK         ; 10.000       ; 0.516      ; 4.520      ;
; 5.985 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[2]                                                                                                                ; vs1053:U10|shift_reg[6]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.524      ;
; 5.985 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_B[0]                                                                                                                ; vs1053:U10|shift_reg[19]  ; CLK          ; CLK         ; 10.000       ; 0.523      ; 4.525      ;
; 5.991 ; turbosound:SE12|ym2149:ssg0|O_AUDIO_C[1]                                                                                                                ; vs1053:U10|shift_reg[2]   ; CLK          ; CLK         ; 10.000       ; 0.522      ; 4.518      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; zmem:TS06|cpu_hi_addr2[9]                                                    ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0            ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.470      ;
; 0.144 ; zmem:TS06|cpu_hi_addr2[2]                                                    ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0            ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.471      ;
; 0.145 ; zmem:TS06|cpu_hi_addr2[8]                                                    ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0            ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.472      ;
; 0.151 ; uart:SE7|rx_shift_reg[0]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.476      ;
; 0.153 ; uart:SE7|RX_head_cnt[2]                                                      ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.479      ;
; 0.156 ; uart:SE7|rx_shift_reg[4]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.481      ;
; 0.156 ; uart:SE7|rx_shift_reg[6]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.481      ;
; 0.157 ; uart:SE7|TX_head_cnt[3]                                                      ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.488      ;
; 0.158 ; video_top:TS08|video_ts_render:video_ts_render|pal_r[0]                      ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.485      ;
; 0.158 ; zports:TS05|gluclock_addr[2]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.483      ;
; 0.159 ; uart:SE7|rx_shift_reg[1]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.484      ;
; 0.159 ; uart:SE7|rx_shift_reg[2]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.484      ;
; 0.159 ; uart:SE7|rx_shift_reg[5]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.484      ;
; 0.160 ; uart:SE7|rx_shift_reg[3]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.485      ;
; 0.161 ; zports:TS05|gluclock_addr[3]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.486      ;
; 0.161 ; uart:SE7|TX_head_cnt[2]                                                      ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.492      ;
; 0.163 ; zports:TS05|gluclock_addr[7]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.488      ;
; 0.164 ; uart:SE7|rx_shift_reg[7]                                                     ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.489      ;
; 0.166 ; uart:SE7|TX_head_cnt[5]                                                      ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.497      ;
; 0.168 ; uart:SE7|RX_head_cnt[5]                                                      ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.494      ;
; 0.169 ; zports:TS05|gluclock_addr[4]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.494      ;
; 0.172 ; zports:TS05|gluclock_addr[5]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.497      ;
; 0.175 ; uart:SE7|TX_head_cnt[7]                                                      ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.506      ;
; 0.177 ; uart:SE7|RX_head_cnt[4]                                                      ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.503      ;
; 0.178 ; uart:SE7|TX_head_cnt[4]                                                      ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.509      ;
; 0.179 ; uart:SE7|RX_head_cnt[0]                                                      ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.505      ;
; 0.182 ; zports:TS05|gluclock_addr[6]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.507      ;
; 0.183 ; zports:TS05|gluclock_addr[0]                                                 ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.508      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|TState[1]                                        ; gs:U15|T80s:z80_unit|T80:u0|TState[1]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|TState[2]                                        ; gs:U15|T80s:z80_unit|T80:u0|TState[2]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|IntE_FF2                                         ; gs:U15|T80s:z80_unit|T80:u0|IntE_FF2                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|IntE_FF1                                         ; gs:U15|T80s:z80_unit|T80:u0|IntE_FF1                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|IntCycle                                         ; gs:U15|T80s:z80_unit|T80:u0|IntCycle                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|TState[0]                                        ; gs:U15|T80s:z80_unit|T80:u0|TState[0]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|XY_Ind                                           ; gs:U15|T80s:z80_unit|T80:u0|XY_Ind                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|Alternate                                        ; gs:U15|T80s:z80_unit|T80:u0|Alternate                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|R[7]                                             ; gs:U15|T80s:z80_unit|T80:u0|R[7]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; gs:U15|T80s:z80_unit|T80:u0|BTR_r                                            ; gs:U15|T80s:z80_unit|T80:u0|BTR_r                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; zclock:TS02|zclk_o                                                           ; zclock:TS02|zclk_o                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sdram:SE4|state[4]                                                           ; sdram:SE4|state[4]                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sdram:SE4|rd_op                                                              ; sdram:SE4|rd_op                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sdram:SE4|sdr_a[0]                                                           ; sdram:SE4|sdr_a[0]                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sdram:SE4|sdr_a[12]                                                          ; sdram:SE4|sdr_a[12]                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gs:U15|T80s:z80_unit|T80:u0|Halt_FF                                          ; gs:U15|T80s:z80_unit|T80:u0|Halt_FF                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; gs:U15|int_n                                                                 ; gs:U15|int_n                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clock:TS01|cnt[1]                                                            ; clock:TS01|cnt[1]                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zports:TS05|memconf[0]                                                       ; zports:TS05|memconf[0]                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zmem:TS06|pre_vdos                                                           ; zmem:TS06|pre_vdos                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|cnt_div[1]                                       ; turbosound:SE12|ym2149:ssg0|cnt_div[1]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|cnt_div[2]                                       ; turbosound:SE12|ym2149:ssg0|cnt_div[2]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|cnt_div[3]                                       ; turbosound:SE12|ym2149:ssg0|cnt_div[3]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg1|tone_gen_op[2]                                   ; turbosound:SE12|ym2149:ssg1|tone_gen_op[2]                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|noise_div                                        ; turbosound:SE12|ym2149:ssg0|noise_div                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg1|poly17[16]                                       ; turbosound:SE12|ym2149:ssg1|poly17[16]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg1|env_hold                                         ; turbosound:SE12|ym2149:ssg1|env_hold                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|poly17[16]                                       ; turbosound:SE12|ym2149:ssg0|poly17[16]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[3]                                   ; turbosound:SE12|ym2149:ssg0|tone_gen_op[3]                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|env_hold                                         ; turbosound:SE12|ym2149:ssg0|env_hold                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[2]                                   ; turbosound:SE12|ym2149:ssg0|tone_gen_op[2]                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zports:TS05|m1_lock128                                                       ; zports:TS05|m1_lock128                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dma:TS09|bsel                                                                ; dma:TS09|bsel                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ports:video_ports|vint_beg[8]                           ; video_top:TS08|video_ports:video_ports|vint_beg[8]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zint:TS13|intctr[0]                                                          ; zint:TS13|intctr[0]                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts:video_ts|layer[0]                                    ; video_top:TS08|video_ts:video_ts|layer[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts:video_ts|s_layer[0]                                  ; video_top:TS08|video_ts:video_ts|s_layer[0]                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts:video_ts|tm_x[3]                                     ; video_top:TS08|video_ts:video_ts|tm_x[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts:video_ts|tm_valid_r[0]                               ; video_top:TS08|video_ts:video_ts|tm_valid_r[0]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts:video_ts|tm_valid_r[1]                               ; video_top:TS08|video_ts:video_ts|tm_valid_r[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_sync:video_sync|cptr                                    ; video_top:TS08|video_sync:video_sync|cptr                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_sync:video_sync|cnt_col[7]                              ; video_top:TS08|video_sync:video_sync|cnt_col[7]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[18]                  ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[18]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[20]                  ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[20]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; turbosound:SE12|ym2149:ssg0|tone_gen_op[1]                                   ; turbosound:SE12|ym2149:ssg0|tone_gen_op[1]                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[16]                  ; video_top:TS08|video_ts_render:video_ts_render|addr_reg[16]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[1] ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[1]                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[2] ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[2]                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[3] ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|clkFilterCnt[3]                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[0]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[0]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[1]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[2]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[3]     ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|io_ps2_com:myPs2Com|bitCount[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset2             ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset2                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset              ; keyboard:SE5|io_ps2_keyboard:Ps2Keyboard|masterState.stateReset                                                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|extended                                                        ; keyboard:SE5|extended                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|release                                                         ; keyboard:SE5|release                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|key_f[0]                                                        ; keyboard:SE5|key_f[0]                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zports:TS05|lock48                                                           ; zports:TS05|lock48                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zports:TS05|peff7[7]                                                         ; zports:TS05|peff7[7]                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|keys[1][4]                                                      ; keyboard:SE5|keys[1][4]                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|keys[0][4]                                                      ; keyboard:SE5|keys[0][4]                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|keys[7][4]                                                      ; keyboard:SE5|keys[7][4]                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|keys[6][4]                                                      ; keyboard:SE5|keys[6][4]                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|keys[5][4]                                                      ; keyboard:SE5|keys[5][4]                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; keyboard:SE5|keys[4][4]                                                      ; keyboard:SE5|keys[4][4]                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[1]           ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[2]           ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[3]           ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|clkFilterCnt[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[3]               ; mouse:U5|io_ps2_mouse:Ps2Mouse|io_ps2_com:myPs2Com|bitCount[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateResetAck                     ; mouse:U5|io_ps2_mouse:Ps2Mouse|masterState.stateResetAck                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mouse:U5|io_ps2_mouse:Ps2Mouse|intelliCnt[0]                                 ; mouse:U5|io_ps2_mouse:Ps2Mouse|intelliCnt[0]                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                                                           ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 7.151  ; vs1053:U10|bit_cnt[0]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.695     ; 2.141      ;
; 7.235  ; gs:U15|T80s:z80_unit|T80:u0|A[2]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.657     ; 2.095      ;
; 7.366  ; gs:U15|T80s:z80_unit|T80:u0|A[0]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.658     ; 1.963      ;
; 7.367  ; gs:U15|T80s:z80_unit|T80:u0|A[1]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.658     ; 1.962      ;
; 7.371  ; gs:U15|T80s:z80_unit|T80:u0|A[3]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.658     ; 1.958      ;
; 7.421  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|int_n                   ; CLK          ; CLK         ; 10.000       ; -0.649     ; 1.917      ;
; 7.438  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.651     ; 1.898      ;
; 7.450  ; gs:U15|T80s:z80_unit|T80:u0|A[1]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.657     ; 1.880      ;
; 7.462  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.663     ; 1.862      ;
; 7.463  ; gs:U15|T80s:z80_unit|T80:u0|M1_n               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.662     ; 1.862      ;
; 7.483  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|int_n                   ; CLK          ; CLK         ; 10.000       ; -0.638     ; 1.866      ;
; 7.526  ; vs1053:U10|bit_cnt[4]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.694     ; 1.767      ;
; 7.563  ; gs:U15|T80s:z80_unit|T80:u0|A[2]               ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.658     ; 1.766      ;
; 7.605  ; gs:U15|T80s:z80_unit|IORQ_n                    ; gs:U15|bit7_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.652     ; 1.730      ;
; 7.647  ; gs:U15|T80s:z80_unit|T80:u0|A[0]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.657     ; 1.683      ;
; 7.656  ; gs:U15|T80s:z80_unit|T80:u0|A[3]               ; gs:U15|bit0_flag~_emulated     ; CLK          ; CLK         ; 10.000       ; -0.657     ; 1.674      ;
; 7.665  ; vs1053:U10|bit_cnt[3]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.694     ; 1.628      ;
; 7.752  ; vs1053:U10|bit_cnt[2]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.695     ; 1.540      ;
; 7.859  ; vs1053:U10|bit_cnt[1]                          ; vs1053:U10|start               ; CLK          ; CLK         ; 10.000       ; -0.694     ; 1.434      ;
; 8.218  ; keyboard:SE5|key_f[0]                          ; uart:SE7|rx_bit                ; CLK          ; CLK         ; 10.000       ; 0.559      ; 2.328      ;
; 8.755  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|IORQ_n    ; CLK          ; CLK         ; 10.000       ; 0.521      ; 1.753      ;
; 8.755  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|MREQ_n    ; CLK          ; CLK         ; 10.000       ; 0.521      ; 1.753      ;
; 8.755  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|RD_n      ; CLK          ; CLK         ; 10.000       ; 0.521      ; 1.753      ;
; 8.755  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|WR_n      ; CLK          ; CLK         ; 10.000       ; 0.521      ; 1.753      ;
; 8.781  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[0] ; CLK          ; CLK         ; 10.000       ; 0.520      ; 1.726      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[7] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[6] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[5] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[1] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[2] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[4] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 9.007  ; port_xx01_reg[1]                               ; gs:U15|T80s:z80_unit|DI_Reg[3] ; CLK          ; CLK         ; 10.000       ; 0.542      ; 1.522      ;
; 16.621 ; keyboard:SE5|key_f[0]                          ; port_xxfe_reg[4]               ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.327      ;
; 16.667 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.296      ;
; 16.667 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.296      ;
; 16.667 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.296      ;
; 16.667 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.296      ;
; 16.667 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.296      ;
; 16.667 ; video_top:TS08|video_sync:video_sync|vcount[5] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.296      ;
; 16.778 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.185      ;
; 16.778 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.185      ;
; 16.778 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.185      ;
; 16.778 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.185      ;
; 16.778 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.185      ;
; 16.778 ; video_top:TS08|video_sync:video_sync|vcount[2] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.185      ;
; 16.792 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.171      ;
; 16.792 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.171      ;
; 16.792 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.171      ;
; 16.792 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.171      ;
; 16.792 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.171      ;
; 16.792 ; video_top:TS08|video_sync:video_sync|hcount[8] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.171      ;
; 16.796 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.167      ;
; 16.796 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.167      ;
; 16.796 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.167      ;
; 16.796 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.167      ;
; 16.796 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.167      ;
; 16.796 ; video_top:TS08|video_sync:video_sync|vcount[3] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.167      ;
; 16.823 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.140      ;
; 16.823 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.140      ;
; 16.823 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.140      ;
; 16.823 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.140      ;
; 16.823 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.140      ;
; 16.823 ; video_top:TS08|video_sync:video_sync|vcount[4] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.140      ;
; 16.847 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.116      ;
; 16.847 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.116      ;
; 16.847 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.116      ;
; 16.847 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.116      ;
; 16.847 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.116      ;
; 16.847 ; video_top:TS08|video_sync:video_sync|hcount[7] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.116      ;
; 16.887 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.076      ;
; 16.887 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.076      ;
; 16.887 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.076      ;
; 16.887 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.076      ;
; 16.887 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.076      ;
; 16.887 ; video_top:TS08|video_sync:video_sync|hcount[5] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.076      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[0]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[0]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[1]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[1]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[2]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[2]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[3]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[3]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[4]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[4]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[5]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[5]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[6]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[6]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTC[7]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.891 ; keyboard:SE5|key_f[0]                          ; soundrive:SE10|OUTD[7]         ; CLK          ; CLK         ; 20.000       ; -0.035     ; 3.061      ;
; 16.912 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.051      ;
; 16.912 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.051      ;
; 16.912 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.051      ;
; 16.912 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[3]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.051      ;
; 16.912 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[4]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.051      ;
; 16.912 ; video_top:TS08|video_sync:video_sync|hcount[6] ; zint:TS13|intctr[5]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.051      ;
; 16.917 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[0]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.046      ;
; 16.917 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[1]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.046      ;
; 16.917 ; video_top:TS08|video_sync:video_sync|hcount[4] ; zint:TS13|intctr[2]            ; CLK          ; CLK         ; 20.000       ; -0.024     ; 3.046      ;
+--------+------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                              ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.866 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.023      ;
; 0.866 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.023      ;
; 0.866 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.023      ;
; 0.866 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.023      ;
; 0.926 ; i2c:U12|state.s_data  ; i2c:U12|go                 ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.044      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx09_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.933 ; port_xx01_reg[1]      ; gs:U15|port_xx08_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.097      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx06_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 0.935 ; port_xx01_reg[1]      ; gs:U15|port_xx07_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.098      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.121 ; port_xx01_reg[1]      ; gs:U15|ch_a_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.036      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx03_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.244 ; port_xx01_reg[1]      ; gs:U15|port_xx00_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.417      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.252 ; port_xx01_reg[1]      ; gs:U15|ch_c_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.168      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.304 ; port_xx01_reg[1]      ; gs:U15|ch_b_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.212      ;
; 1.421 ; keyboard:SE5|key_f[0] ; spi_flash:U8|cs            ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.535      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[2]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[3]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[4]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[5]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[6]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.422 ; port_xx01_reg[1]      ; gs:U15|ch_d_reg[7]         ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.329      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[7]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[6]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[3]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[1]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[2]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[4]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[5]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxb3_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.430 ; port_xx01_reg[1]      ; gs:U15|port_xxbb_reg[0]    ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.544      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[4] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[1] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[0] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[2] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[3] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[7] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[5] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.437 ; keyboard:SE5|key_f[0] ; spi_flash:U8|buffer_reg[6] ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.551      ;
; 1.448 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[0]       ; CLK          ; CLK         ; 0.000        ; 0.020      ; 1.552      ;
; 1.448 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[1]       ; CLK          ; CLK         ; 0.000        ; 0.020      ; 1.552      ;
; 1.448 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[2]       ; CLK          ; CLK         ; 0.000        ; 0.020      ; 1.552      ;
; 1.448 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[4]       ; CLK          ; CLK         ; 0.000        ; 0.020      ; 1.552      ;
; 1.448 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[5]       ; CLK          ; CLK         ; 0.000        ; 0.020      ; 1.552      ;
; 1.448 ; keyboard:SE5|key_f[0] ; uart:SE7|rx_count[6]       ; CLK          ; CLK         ; 0.000        ; 0.020      ; 1.552      ;
; 1.529 ; keyboard:SE5|key_f[0] ; uart_LCR[7]                ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.642      ;
+-------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a0~porta_address_reg0                                                  ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a2~porta_address_reg0                                                  ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a5~porta_address_reg0                                                  ;
; 9.155 ; 9.371        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|bsel_xor                                                                                                                                      ;
; 9.155 ; 9.371        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[10]                                                                                                                                   ;
; 9.155 ; 9.371        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[12]                                                                                                                                   ;
; 9.155 ; 9.371        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[13]                                                                                                                                   ;
; 9.155 ; 9.371        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; sdram:SE4|data_in[2]                                                                                                                                    ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_we_reg       ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_we_reg                     ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_we_reg                           ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 9.155 ; 9.385        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_we_reg                                ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a1~porta_address_reg0                                                  ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a3~porta_address_reg0                                                  ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a4~porta_address_reg0                                                  ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a6~porta_address_reg0                                                  ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; rom:SE1|altsyncram:altsyncram_component|altsyncram_0qa1:auto_generated|ram_block1a7~porta_address_reg0                                                  ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_we_reg                     ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 9.156 ; 9.386        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_we_reg                                ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~portb_address_reg0                          ;
; 9.157 ; 9.387        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_datain_reg0                           ;
; 9.158 ; 9.388        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; 9.158 ; 9.388        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_we_reg                                        ;
; 9.158 ; 9.388        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 9.158 ; 9.388        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 9.158 ; 9.388        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline1:video_tsline1|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~portb_address_reg0               ;
; 9.158 ; 9.388        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_addr:cache_addr|altsyncram:altsyncram_component|altsyncram_94o1:auto_generated|ram_block1a0~porta_datain_reg0                           ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:TX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~portb_address_reg0                                ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_out:video_out|video_cram:video_cram|altsyncram:altsyncram_component|altsyncram_jds1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_tsline0:video_tsline0|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ram_block1a0~portb_address_reg0               ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[0]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[1]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[2]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[3]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[4]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[5]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[6]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|q_b[7]                                              ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_vmem:video_vmem|altsyncram:altsyncram_component|altsyncram_rjn1:auto_generated|ram_block1a0~portb_address_reg0                     ;
; 9.159 ; 9.389        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; zmem:TS06|cache_data:cache_data|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0                          ;
; 9.160 ; 9.390        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; 9.160 ; 9.390        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; uart:SE7|RAM_256B:RX_FIFO|altsyncram:altsyncram_component|altsyncram_a5o1:auto_generated|ram_block1a0~portb_address_reg0                                ;
; 9.160 ; 9.390        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_sfile:video_sfile|altsyncram:altsyncram_component|altsyncram_88o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.160 ; 9.390        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; video_top:TS08|video_ts:video_ts|video_tmbuf:video_tmbuf|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.161 ; 9.391        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; MC146818A:SE9|CMOS:SE11|altsyncram:altsyncram_component|altsyncram_7tq1:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_0_4375mhz                                                                                                                                           ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_1_75mhz                                                                                                                                             ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_cnt[0]                                                                                                                                              ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_cnt[1]                                                                                                                                              ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_cnt[2]                                                                                                                                              ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_cnt[3]                                                                                                                                              ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_cnt[4]                                                                                                                                              ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; ena_cnt[5]                                                                                                                                              ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[0]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[1]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[2]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[3]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[4]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[5]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[6]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|DI_Reg[7]                                                                                                                          ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[0]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[1]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[2]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[3]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[4]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[5]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[6]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|IR[7]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|ISet[0]                                                                                                                     ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|ISet[1]                                                                                                                     ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[10]                                                                                                                      ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[11]                                                                                                                      ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[12]                                                                                                                      ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[13]                                                                                                                      ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[14]                                                                                                                      ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[15]                                                                                                                      ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[1]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[2]                                                                                                                       ;
; 9.177 ; 9.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; gs:U15|T80s:z80_unit|T80:u0|PC[3]                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DATA0        ; CLK        ; 2.483 ; 3.259 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 2.423 ; 3.138 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 2.128 ; 2.843 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 3.152 ; 3.939 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 2.580 ; 3.391 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 4.712 ; 5.075 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 2.697 ; 3.524 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 2.769 ; 3.606 ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 2.426 ; 3.198 ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 2.582 ; 3.398 ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 2.450 ; 3.235 ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 2.769 ; 3.606 ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 2.740 ; 3.549 ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 2.669 ; 3.492 ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 2.750 ; 3.599 ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 2.750 ; 3.579 ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; 2.653 ; 3.472 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 3.111 ; 3.975 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 2.947 ; 3.793 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 3.111 ; 3.975 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.852 ; 3.671 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.990 ; 3.804 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.036 ; 3.825 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 3.024 ; 3.875 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 2.986 ; 3.833 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 3.069 ; 3.879 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 3.169 ; 3.491 ; Fall       ; CLK             ;
; RXD          ; CLK        ; 0.709 ; 1.175 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 4.324 ; 5.299 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 2.853 ; 3.724 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 2.716 ; 3.601 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.575 ; 3.453 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.448 ; 3.312 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.261 ; 4.273 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 3.282 ; 4.327 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 2.862 ; 3.814 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 4.324 ; 5.299 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA0        ; CLK        ; -2.111 ; -2.873 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; -1.719 ; -2.432 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; -1.775 ; -2.485 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; -2.248 ; -3.036 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; -2.204 ; -3.000 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -1.017 ; -1.499 ; Rise       ; CLK             ;
; SDA          ; CLK        ; -2.284 ; -3.075 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; -1.874 ; -2.614 ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; -2.019 ; -2.782 ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; -1.949 ; -2.677 ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; -1.874 ; -2.614 ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; -2.080 ; -2.858 ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; -2.251 ; -3.048 ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; -2.279 ; -3.079 ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; -2.128 ; -2.905 ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; -2.042 ; -2.816 ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; -2.088 ; -2.891 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -2.386 ; -3.169 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -2.630 ; -3.457 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -2.400 ; -3.203 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -2.386 ; -3.169 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -2.415 ; -3.204 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -2.585 ; -3.356 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -2.524 ; -3.344 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -2.532 ; -3.352 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -2.583 ; -3.363 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -0.683 ; -1.097 ; Fall       ; CLK             ;
; RXD          ; CLK        ; -0.381 ; -0.857 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -1.438 ; -2.218 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -2.390 ; -3.256 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -1.899 ; -2.712 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -1.714 ; -2.522 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -1.438 ; -2.218 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -1.680 ; -2.518 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -2.389 ; -3.349 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -1.720 ; -2.559 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -3.232 ; -4.250 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASDO         ; CLK        ; 3.426 ; 3.532 ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 3.650 ; 3.672 ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 3.650 ; 3.672 ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 3.554 ; 3.564 ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 3.635 ; 3.659 ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 3.857 ; 4.191 ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 4.000 ; 4.051 ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 3.901 ; 3.980 ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 3.997 ; 4.042 ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 4.000 ; 4.051 ; Rise       ; CLK             ;
; HS           ; CLK        ; 1.879 ; 1.894 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 1.950 ; 1.951 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 3.375 ; 3.170 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 2.561 ; 2.614 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 2.329 ; 2.422 ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 3.183 ; 3.383 ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 4.187 ; 4.284 ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 4.167 ; 4.276 ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 4.187 ; 4.284 ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 4.010 ; 4.077 ; Rise       ; CLK             ;
; SCL          ; CLK        ; 2.620 ; 2.525 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 2.478 ; 2.422 ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.530 ; 1.056 ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 2.016 ; 2.075 ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 4.056 ; 3.941 ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 2.120 ; 2.187 ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 4.631 ; 4.553 ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 3.541 ; 3.523 ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 3.513 ; 3.509 ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 3.640 ; 3.686 ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 3.686 ; 3.726 ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 3.536 ; 3.512 ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 3.621 ; 3.660 ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 3.571 ; 3.623 ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 3.529 ; 3.577 ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 3.244 ; 3.274 ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 3.073 ; 3.111 ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 3.355 ; 3.360 ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 3.474 ; 3.523 ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 3.519 ; 3.564 ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 3.481 ; 3.562 ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 3.461 ; 3.450 ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 4.631 ; 4.553 ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 3.115 ; 3.292 ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 3.028 ; 3.189 ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 2.951 ; 3.118 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 4.076 ; 3.815 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.735 ; 3.815 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 4.076 ; 3.814 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.757 ; 2.749 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.560 ; 2.535 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.486 ; 3.538 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 3.327 ; 3.345 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 3.455 ; 3.491 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 3.466 ; 3.481 ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 3.702 ; 3.555 ; Rise       ; CLK             ;
; TXD          ; CLK        ; 2.149 ; 2.090 ; Rise       ; CLK             ;
; VS           ; CLK        ; 1.930 ; 1.924 ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 3.668 ; 3.812 ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 2.225 ; 2.195 ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 4.268 ; 4.508 ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 4.367 ; 4.682 ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 4.318 ; 4.124 ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 2.758 ; 2.792 ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 2.573 ; 2.603 ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 2.590 ; 2.623 ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 2.442 ; 2.452 ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 2.752 ; 2.799 ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 2.658 ; 2.686 ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 2.821 ; 2.896 ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 2.749 ; 2.807 ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 2.865 ; 2.930 ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 2.785 ; 2.853 ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 2.762 ; 2.794 ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 4.318 ; 4.124 ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 2.715 ; 2.768 ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 2.377 ; 2.380 ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 2.377 ; 2.380 ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 2.362 ; 2.363 ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 2.599 ; 2.608 ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.530 ; 1.056 ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.686 ; 3.382 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 2.144 ; 2.079 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 2.144 ; 2.079 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 2.145 ; 2.080 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 3.686 ; 3.382 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 2.154 ; 2.089 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 2.164 ; 2.099 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 2.131 ; 2.066 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 2.143 ; 2.078 ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 2.668 ; 2.692 ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 2.651 ; 2.674 ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 4.951 ; 4.819 ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 3.668 ; 3.797 ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 3.295 ; 3.398 ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 3.626 ; 3.788 ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 3.655 ; 3.806 ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 3.372 ; 3.469 ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 3.357 ; 3.494 ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 3.992 ; 4.227 ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 3.384 ; 3.490 ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 3.374 ; 3.486 ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 3.058 ; 3.148 ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 3.413 ; 3.531 ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 3.193 ; 3.288 ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 3.401 ; 3.503 ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 3.544 ; 3.695 ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 3.394 ; 3.499 ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 4.951 ; 4.819 ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 3.036 ; 3.111 ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 2.945 ; 3.004 ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 3.037 ; 3.134 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 6.156 ; 6.220 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.963 ; 4.162 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 6.156 ; 6.220 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 3.872 ; 4.059 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 3.503 ; 3.638 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.365 ; 3.485 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 3.212 ; 3.302 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 3.586 ; 3.717 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 3.495 ; 3.628 ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 4.635 ; 4.435 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASDO         ; CLK        ; 3.065 ; 3.175 ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 1.887 ; 1.818 ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 2.250 ; 2.098 ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 1.887 ; 1.818 ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 1.957 ; 1.877 ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 2.201 ; 2.285 ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 2.243 ; 2.148 ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 2.243 ; 2.148 ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 2.332 ; 2.223 ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 2.338 ; 2.226 ; Rise       ; CLK             ;
; HS           ; CLK        ; 1.655 ; 1.668 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 1.727 ; 1.726 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 3.153 ; 2.946 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 2.314 ; 2.362 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 2.088 ; 2.176 ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 2.835 ; 2.931 ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 2.305 ; 2.247 ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 2.305 ; 2.247 ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 2.441 ; 2.343 ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 2.528 ; 2.470 ; Rise       ; CLK             ;
; SCL          ; CLK        ; 2.367 ; 2.278 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 2.231 ; 2.179 ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.368 ; 0.894 ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 1.788 ; 1.843 ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 3.807 ; 3.685 ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 1.887 ; 1.949 ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 1.884 ; 1.881 ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 3.042 ; 3.073 ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 3.018 ; 3.072 ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 3.177 ; 3.227 ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 3.222 ; 3.266 ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 3.031 ; 3.061 ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 3.127 ; 3.223 ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 3.098 ; 3.240 ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 3.087 ; 3.113 ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 2.830 ; 2.838 ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 2.659 ; 2.644 ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 2.889 ; 2.948 ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 3.036 ; 3.063 ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 3.085 ; 3.107 ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 3.055 ; 3.080 ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 2.975 ; 3.003 ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 3.653 ; 3.468 ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 1.964 ; 1.975 ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 1.884 ; 1.881 ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 1.933 ; 1.978 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 2.215 ; 2.196 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.276 ; 3.335 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 3.730 ; 3.475 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.386 ; 2.417 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.215 ; 2.196 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.048 ; 3.077 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 2.886 ; 2.883 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 2.989 ; 3.005 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 2.971 ; 3.044 ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 2.277 ; 2.355 ; Rise       ; CLK             ;
; TXD          ; CLK        ; 1.913 ; 1.859 ; Rise       ; CLK             ;
; VS           ; CLK        ; 1.708 ; 1.699 ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 3.423 ; 3.572 ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 1.988 ; 1.962 ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 3.975 ; 4.199 ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 2.693 ; 3.524 ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 2.219 ; 2.227 ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 2.523 ; 2.554 ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 2.344 ; 2.371 ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 2.361 ; 2.391 ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 2.219 ; 2.227 ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 2.516 ; 2.560 ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 2.426 ; 2.451 ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 2.583 ; 2.653 ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 2.513 ; 2.567 ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 2.625 ; 2.686 ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 2.548 ; 2.612 ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 2.528 ; 2.556 ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 4.081 ; 3.883 ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 2.482 ; 2.530 ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 2.144 ; 2.142 ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 2.157 ; 2.158 ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 2.144 ; 2.142 ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 2.370 ; 2.377 ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.368 ; 0.894 ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 1.933 ; 1.868 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 1.946 ; 1.881 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 1.946 ; 1.881 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 1.947 ; 1.882 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 3.488 ; 3.184 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 1.956 ; 1.891 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 1.966 ; 1.901 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 1.933 ; 1.868 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 1.945 ; 1.880 ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 2.437 ; 2.458 ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 2.420 ; 2.440 ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 2.702 ; 2.758 ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 3.396 ; 3.519 ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 3.038 ; 3.135 ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 3.349 ; 3.490 ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 3.385 ; 3.527 ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 3.113 ; 3.204 ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 3.096 ; 3.227 ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 3.707 ; 3.930 ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 3.122 ; 3.223 ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 3.089 ; 3.184 ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 2.782 ; 2.866 ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 3.151 ; 3.263 ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 2.941 ; 3.031 ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 3.115 ; 3.200 ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 3.249 ; 3.390 ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 3.026 ; 3.138 ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 4.356 ; 4.119 ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 2.790 ; 2.860 ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 2.702 ; 2.758 ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 2.785 ; 2.867 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 2.934 ; 3.009 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.680 ; 3.868 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.846 ; 5.897 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 3.592 ; 3.770 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 3.232 ; 3.347 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.106 ; 3.220 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 2.934 ; 3.009 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 3.319 ; 3.440 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 3.231 ; 3.357 ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 3.789 ; 3.720 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 4.510 ; 4.491 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.510 ; 4.491 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 4.772 ; 4.753 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 4.772 ; 4.753 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 4.772 ; 4.753 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 4.708 ; 4.689 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 4.718 ; 4.699 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 4.701 ; 4.682 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 4.701 ; 4.682 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.129 ; 3.110 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.459 ; 3.440 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.143 ; 3.124 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.413 ; 3.394 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 3.659 ; 3.640 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.479 ; 3.460 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 3.783 ; 3.764 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.129 ; 3.110 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.179 ; 3.160 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.390 ; 5.371 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 5.390 ; 5.371 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.652 ; 5.633 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.652 ; 5.633 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.652 ; 5.633 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.588 ; 5.569 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.598 ; 5.579 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.581 ; 5.562 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.581 ; 5.562 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 2.250 ; 2.250 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 2.250 ; 2.250 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 2.502 ; 2.502 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.502 ; 2.502 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.502 ; 2.502 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 2.441 ; 2.441 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 2.451 ; 2.451 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 2.434 ; 2.434 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 2.434 ; 2.434 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 2.041 ; 2.041 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 2.359 ; 2.359 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 2.056 ; 2.056 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 2.315 ; 2.315 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 2.552 ; 2.552 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 2.378 ; 2.378 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 2.670 ; 2.670 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 2.041 ; 2.041 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 2.089 ; 2.089 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 3.803 ; 3.803 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.803 ; 3.803 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 4.055 ; 4.055 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 4.055 ; 4.055 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 4.055 ; 4.055 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.994 ; 3.994 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 4.004 ; 4.004 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 3.987 ; 3.987 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 3.987 ; 3.987 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 4.795     ; 4.795     ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.795     ; 4.795     ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.087     ; 5.087     ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.087     ; 5.087     ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.087     ; 5.087     ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.035     ; 5.035     ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.033     ; 5.033     ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.022     ; 5.022     ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.022     ; 5.022     ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 3.185     ; 3.185     ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.555     ; 3.555     ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.199     ; 3.199     ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.500     ; 3.500     ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 3.783     ; 3.783     ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.570     ; 3.570     ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 3.914     ; 3.914     ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.185     ; 3.185     ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.235     ; 3.235     ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 5.728     ; 5.728     ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 5.728     ; 5.728     ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 6.020     ; 6.020     ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.020     ; 6.020     ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.020     ; 6.020     ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 5.968     ; 5.968     ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 5.966     ; 5.966     ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 5.955     ; 5.955     ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 5.955     ; 5.955     ; Fall       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_D[*]    ; CLK        ; 2.348     ; 2.480     ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 2.348     ; 2.480     ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 2.628     ; 2.760     ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.628     ; 2.760     ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.628     ; 2.760     ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 2.580     ; 2.712     ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 2.577     ; 2.709     ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 2.566     ; 2.698     ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 2.566     ; 2.698     ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 2.095     ; 2.227     ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 2.451     ; 2.583     ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 2.110     ; 2.242     ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 2.398     ; 2.530     ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 2.671     ; 2.803     ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 2.466     ; 2.598     ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 2.796     ; 2.928     ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 2.095     ; 2.227     ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 2.143     ; 2.275     ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 4.002     ; 4.134     ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 4.002     ; 4.134     ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 4.282     ; 4.414     ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 4.282     ; 4.414     ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 4.282     ; 4.414     ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 4.234     ; 4.366     ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 4.231     ; 4.363     ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 4.220     ; 4.352     ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 4.220     ; 4.352     ; Fall       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.294  ; 0.143 ; 4.795    ; 0.866   ; 9.155               ;
;  CLK             ; -2.294  ; 0.143 ; 4.795    ; 0.866   ; 9.155               ;
; Design-wide TNS  ; -27.873 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; -27.873 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA0        ; CLK        ; 5.080  ; 5.406  ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 4.928  ; 5.261  ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 4.294  ; 4.643  ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 6.569  ; 6.813  ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 5.306  ; 5.606  ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 10.081 ; 10.190 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 5.591  ; 5.939  ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 5.827  ; 6.060  ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 4.956  ; 5.283  ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 5.352  ; 5.650  ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 5.024  ; 5.353  ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.819  ; 6.060  ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 5.675  ; 5.990  ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 5.496  ; 5.796  ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 5.827  ; 5.980  ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 5.748  ; 6.022  ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; 5.468  ; 5.722  ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 6.600  ; 6.843  ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 6.114  ; 6.489  ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 6.600  ; 6.843  ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 5.958  ; 6.229  ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.239  ; 6.511  ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.236  ; 6.505  ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.220  ; 6.578  ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 6.148  ; 6.505  ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.381  ; 6.609  ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; 7.693  ; 7.933  ; Fall       ; CLK             ;
; RXD          ; CLK        ; 2.373  ; 2.658  ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 10.091 ; 10.459 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.275  ; 7.581  ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.031  ; 7.217  ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.745  ; 6.936  ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.472  ; 6.689  ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 8.177  ; 8.416  ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 8.075  ; 8.390  ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.363  ; 7.632  ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 10.091 ; 10.459 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA0        ; CLK        ; -2.111 ; -2.873 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; -1.719 ; -2.432 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; -1.775 ; -2.485 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; -2.248 ; -3.036 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; -2.204 ; -3.000 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -1.017 ; -1.499 ; Rise       ; CLK             ;
; SDA          ; CLK        ; -2.284 ; -3.075 ; Rise       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; -1.874 ; -2.614 ; Rise       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; -2.019 ; -2.782 ; Rise       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; -1.949 ; -2.677 ; Rise       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; -1.874 ; -2.614 ; Rise       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; -2.080 ; -2.858 ; Rise       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; -2.251 ; -3.048 ; Rise       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; -2.279 ; -3.079 ; Rise       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; -2.128 ; -2.905 ; Rise       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; -2.042 ; -2.816 ; Rise       ; CLK             ;
; SD_SO        ; CLK        ; -2.088 ; -2.891 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -2.386 ; -3.169 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -2.630 ; -3.457 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -2.400 ; -3.203 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -2.386 ; -3.169 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -2.415 ; -3.204 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -2.585 ; -3.356 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -2.524 ; -3.344 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -2.532 ; -3.352 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -2.583 ; -3.363 ; Rise       ; CLK             ;
; RESET_N      ; CLK        ; -0.683 ; -1.097 ; Fall       ; CLK             ;
; RXD          ; CLK        ; -0.381 ; -0.857 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; -1.438 ; -2.218 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; -2.390 ; -3.256 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; -1.899 ; -2.712 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; -1.714 ; -2.522 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; -1.438 ; -2.218 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; -1.680 ; -2.518 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; -2.389 ; -3.349 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; -1.720 ; -2.559 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; -3.232 ; -4.250 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ASDO         ; CLK        ; 7.483  ; 7.134  ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 8.932  ; 8.572  ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 8.932  ; 8.572  ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 8.679  ; 8.307  ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 8.881  ; 8.530  ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 9.058  ; 8.630  ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 9.674  ; 9.283  ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 9.460  ; 9.091  ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 9.622  ; 9.233  ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 9.674  ; 9.283  ; Rise       ; CLK             ;
; HS           ; CLK        ; 4.135  ; 3.946  ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 4.308  ; 4.082  ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 6.355  ; 5.751  ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 5.742  ; 5.436  ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 5.078  ; 4.946  ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 7.148  ; 6.846  ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 10.222 ; 9.747  ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 10.121 ; 9.683  ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 10.222 ; 9.747  ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 9.655  ; 9.275  ; Rise       ; CLK             ;
; SCL          ; CLK        ; 5.360  ; 5.710  ; Rise       ; CLK             ;
; SDA          ; CLK        ; 5.090  ; 5.371  ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 1.282  ; 1.353  ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 4.384  ; 4.246  ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 8.004  ; 7.253  ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 4.647  ; 4.483  ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 9.225  ; 8.543  ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 7.587  ; 7.293  ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 7.411  ; 7.210  ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 7.807  ; 7.561  ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 7.980  ; 7.638  ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 7.595  ; 7.438  ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 7.606  ; 7.477  ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.743  ; 7.536  ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 7.711  ; 7.379  ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 7.011  ; 6.736  ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 6.658  ; 6.390  ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 7.295  ; 7.097  ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 7.584  ; 7.300  ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 7.745  ; 7.428  ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 7.657  ; 7.232  ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 7.407  ; 7.179  ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 9.225  ; 8.543  ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 7.065  ; 6.727  ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 6.823  ; 6.531  ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 6.664  ; 6.373  ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 8.009  ; 7.708  ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 8.009  ; 7.708  ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 7.798  ; 7.173  ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 6.056  ; 5.815  ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 5.603  ; 5.337  ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 7.629  ; 7.306  ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 7.197  ; 6.862  ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.514  ; 7.123  ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 7.348  ; 7.137  ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 8.053  ; 7.842  ; Rise       ; CLK             ;
; TXD          ; CLK        ; 4.439  ; 4.603  ; Rise       ; CLK             ;
; VS           ; CLK        ; 4.318  ; 4.032  ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 6.766  ; 7.419  ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 4.616  ; 4.957  ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 8.429  ; 7.953  ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 8.967  ; 8.591  ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 7.256  ; 6.617  ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 4.931  ; 4.603  ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 4.524  ; 4.255  ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 4.590  ; 4.297  ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 4.218  ; 3.968  ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 4.934  ; 4.610  ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 4.658  ; 4.401  ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 5.067  ; 4.782  ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 4.834  ; 4.673  ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 5.084  ; 4.865  ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 4.841  ; 4.695  ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 4.932  ; 4.606  ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 7.256  ; 6.617  ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 4.748  ; 4.547  ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 3.994  ; 3.787  ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 3.994  ; 3.787  ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 3.963  ; 3.759  ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 4.597  ; 4.275  ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 1.282  ; 1.353  ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 5.677  ; 5.187  ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 3.439  ; 3.304  ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 3.439  ; 3.304  ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 3.440  ; 3.305  ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 5.677  ; 5.187  ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 3.449  ; 3.314  ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 3.461  ; 3.326  ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 3.426  ; 3.291  ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 3.438  ; 3.303  ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 4.678  ; 4.401  ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 4.638  ; 4.381  ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 8.758  ; 8.025  ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 7.165  ; 6.707  ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 6.137  ; 5.842  ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 6.872  ; 6.588  ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 6.979  ; 6.619  ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 6.382  ; 6.012  ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 6.189  ; 5.909  ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 7.828  ; 7.370  ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 6.437  ; 6.005  ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 6.395  ; 6.068  ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 5.673  ; 5.435  ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 6.565  ; 6.132  ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 5.959  ; 5.633  ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 6.478  ; 6.133  ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 6.877  ; 6.450  ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 6.494  ; 6.048  ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 8.758  ; 8.025  ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 5.606  ; 5.301  ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 5.353  ; 5.101  ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 5.593  ; 5.364  ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 11.512 ; 10.647 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 7.707  ; 7.318  ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 11.512 ; 10.647 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 7.501  ; 7.187  ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 6.711  ; 6.399  ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 6.407  ; 6.008  ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 6.117  ; 5.699  ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 7.015  ; 6.511  ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 6.674  ; 6.252  ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 8.811  ; 8.684  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASDO         ; CLK        ; 3.065 ; 3.175 ; Rise       ; CLK             ;
; B[*]         ; CLK        ; 1.887 ; 1.818 ; Rise       ; CLK             ;
;  B[0]        ; CLK        ; 2.250 ; 2.098 ; Rise       ; CLK             ;
;  B[1]        ; CLK        ; 1.887 ; 1.818 ; Rise       ; CLK             ;
;  B[2]        ; CLK        ; 1.957 ; 1.877 ; Rise       ; CLK             ;
; DCLK         ; CLK        ; 2.201 ; 2.285 ; Rise       ; CLK             ;
; G[*]         ; CLK        ; 2.243 ; 2.148 ; Rise       ; CLK             ;
;  G[0]        ; CLK        ; 2.243 ; 2.148 ; Rise       ; CLK             ;
;  G[1]        ; CLK        ; 2.332 ; 2.223 ; Rise       ; CLK             ;
;  G[2]        ; CLK        ; 2.338 ; 2.226 ; Rise       ; CLK             ;
; HS           ; CLK        ; 1.655 ; 1.668 ; Rise       ; CLK             ;
; KB_CLK       ; CLK        ; 1.727 ; 1.726 ; Rise       ; CLK             ;
; KB_DAT       ; CLK        ; 3.153 ; 2.946 ; Rise       ; CLK             ;
; MS_CLK       ; CLK        ; 2.314 ; 2.362 ; Rise       ; CLK             ;
; MS_DAT       ; CLK        ; 2.088 ; 2.176 ; Rise       ; CLK             ;
; NCSO         ; CLK        ; 2.835 ; 2.931 ; Rise       ; CLK             ;
; R[*]         ; CLK        ; 2.305 ; 2.247 ; Rise       ; CLK             ;
;  R[0]        ; CLK        ; 2.305 ; 2.247 ; Rise       ; CLK             ;
;  R[1]        ; CLK        ; 2.441 ; 2.343 ; Rise       ; CLK             ;
;  R[2]        ; CLK        ; 2.528 ; 2.470 ; Rise       ; CLK             ;
; SCL          ; CLK        ; 2.367 ; 2.278 ; Rise       ; CLK             ;
; SDA          ; CLK        ; 2.231 ; 2.179 ; Rise       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.368 ; 0.717 ; Rise       ; CLK             ;
; SD_CLK       ; CLK        ; 1.788 ; 1.843 ; Rise       ; CLK             ;
; SD_CS_N      ; CLK        ; 3.807 ; 3.685 ; Rise       ; CLK             ;
; SD_SI        ; CLK        ; 1.887 ; 1.949 ; Rise       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 1.884 ; 1.881 ; Rise       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 3.042 ; 3.073 ; Rise       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 3.018 ; 3.072 ; Rise       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 3.177 ; 3.227 ; Rise       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 3.222 ; 3.266 ; Rise       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 3.031 ; 3.061 ; Rise       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 3.127 ; 3.223 ; Rise       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 3.098 ; 3.240 ; Rise       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 3.087 ; 3.113 ; Rise       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 2.830 ; 2.838 ; Rise       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 2.659 ; 2.644 ; Rise       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 2.889 ; 2.948 ; Rise       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 3.036 ; 3.063 ; Rise       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 3.085 ; 3.107 ; Rise       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 3.055 ; 3.080 ; Rise       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 2.975 ; 3.003 ; Rise       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 3.653 ; 3.468 ; Rise       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 1.964 ; 1.975 ; Rise       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 1.884 ; 1.881 ; Rise       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 1.933 ; 1.978 ; Rise       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 2.215 ; 2.196 ; Rise       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.276 ; 3.335 ; Rise       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 3.730 ; 3.475 ; Rise       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 2.386 ; 2.417 ; Rise       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 2.215 ; 2.196 ; Rise       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.048 ; 3.077 ; Rise       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 2.886 ; 2.883 ; Rise       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 2.989 ; 3.005 ; Rise       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 2.971 ; 3.044 ; Rise       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 2.277 ; 2.355 ; Rise       ; CLK             ;
; TXD          ; CLK        ; 1.913 ; 1.859 ; Rise       ; CLK             ;
; VS           ; CLK        ; 1.708 ; 1.699 ; Rise       ; CLK             ;
; VS_XCS       ; CLK        ; 3.423 ; 3.572 ; Rise       ; CLK             ;
; VS_XDCS      ; CLK        ; 1.988 ; 1.962 ; Rise       ; CLK             ;
; ASDO         ; CLK        ; 3.975 ; 4.199 ; Fall       ; CLK             ;
; DCLK         ; CLK        ; 2.693 ; 3.524 ; Fall       ; CLK             ;
; SDRAM_A[*]   ; CLK        ; 2.219 ; 2.227 ; Fall       ; CLK             ;
;  SDRAM_A[0]  ; CLK        ; 2.523 ; 2.554 ; Fall       ; CLK             ;
;  SDRAM_A[1]  ; CLK        ; 2.344 ; 2.371 ; Fall       ; CLK             ;
;  SDRAM_A[2]  ; CLK        ; 2.361 ; 2.391 ; Fall       ; CLK             ;
;  SDRAM_A[3]  ; CLK        ; 2.219 ; 2.227 ; Fall       ; CLK             ;
;  SDRAM_A[4]  ; CLK        ; 2.516 ; 2.560 ; Fall       ; CLK             ;
;  SDRAM_A[5]  ; CLK        ; 2.426 ; 2.451 ; Fall       ; CLK             ;
;  SDRAM_A[6]  ; CLK        ; 2.583 ; 2.653 ; Fall       ; CLK             ;
;  SDRAM_A[7]  ; CLK        ; 2.513 ; 2.567 ; Fall       ; CLK             ;
;  SDRAM_A[8]  ; CLK        ; 2.625 ; 2.686 ; Fall       ; CLK             ;
;  SDRAM_A[9]  ; CLK        ; 2.548 ; 2.612 ; Fall       ; CLK             ;
;  SDRAM_A[10] ; CLK        ; 2.528 ; 2.556 ; Fall       ; CLK             ;
;  SDRAM_A[11] ; CLK        ; 4.081 ; 3.883 ; Fall       ; CLK             ;
;  SDRAM_A[12] ; CLK        ; 2.482 ; 2.530 ; Fall       ; CLK             ;
; SDRAM_BA[*]  ; CLK        ; 2.144 ; 2.142 ; Fall       ; CLK             ;
;  SDRAM_BA[0] ; CLK        ; 2.157 ; 2.158 ; Fall       ; CLK             ;
;  SDRAM_BA[1] ; CLK        ; 2.144 ; 2.142 ; Fall       ; CLK             ;
; SDRAM_CAS_N  ; CLK        ; 2.370 ; 2.377 ; Fall       ; CLK             ;
; SDRAM_CLK    ; CLK        ; 0.368 ; 0.717 ; Fall       ; CLK             ;
; SDRAM_DQ[*]  ; CLK        ; 1.933 ; 1.868 ; Fall       ; CLK             ;
;  SDRAM_DQ[0] ; CLK        ; 1.946 ; 1.881 ; Fall       ; CLK             ;
;  SDRAM_DQ[1] ; CLK        ; 1.946 ; 1.881 ; Fall       ; CLK             ;
;  SDRAM_DQ[2] ; CLK        ; 1.947 ; 1.882 ; Fall       ; CLK             ;
;  SDRAM_DQ[3] ; CLK        ; 3.488 ; 3.184 ; Fall       ; CLK             ;
;  SDRAM_DQ[4] ; CLK        ; 1.956 ; 1.891 ; Fall       ; CLK             ;
;  SDRAM_DQ[5] ; CLK        ; 1.966 ; 1.901 ; Fall       ; CLK             ;
;  SDRAM_DQ[6] ; CLK        ; 1.933 ; 1.868 ; Fall       ; CLK             ;
;  SDRAM_DQ[7] ; CLK        ; 1.945 ; 1.880 ; Fall       ; CLK             ;
; SDRAM_RAS_N  ; CLK        ; 2.437 ; 2.458 ; Fall       ; CLK             ;
; SDRAM_WE_N   ; CLK        ; 2.420 ; 2.440 ; Fall       ; CLK             ;
; SRAM_A[*]    ; CLK        ; 2.702 ; 2.758 ; Fall       ; CLK             ;
;  SRAM_A[0]   ; CLK        ; 3.396 ; 3.519 ; Fall       ; CLK             ;
;  SRAM_A[1]   ; CLK        ; 3.038 ; 3.135 ; Fall       ; CLK             ;
;  SRAM_A[2]   ; CLK        ; 3.349 ; 3.490 ; Fall       ; CLK             ;
;  SRAM_A[3]   ; CLK        ; 3.385 ; 3.527 ; Fall       ; CLK             ;
;  SRAM_A[4]   ; CLK        ; 3.113 ; 3.204 ; Fall       ; CLK             ;
;  SRAM_A[5]   ; CLK        ; 3.096 ; 3.227 ; Fall       ; CLK             ;
;  SRAM_A[6]   ; CLK        ; 3.707 ; 3.930 ; Fall       ; CLK             ;
;  SRAM_A[7]   ; CLK        ; 3.122 ; 3.223 ; Fall       ; CLK             ;
;  SRAM_A[8]   ; CLK        ; 3.089 ; 3.184 ; Fall       ; CLK             ;
;  SRAM_A[9]   ; CLK        ; 2.782 ; 2.866 ; Fall       ; CLK             ;
;  SRAM_A[10]  ; CLK        ; 3.151 ; 3.263 ; Fall       ; CLK             ;
;  SRAM_A[11]  ; CLK        ; 2.941 ; 3.031 ; Fall       ; CLK             ;
;  SRAM_A[12]  ; CLK        ; 3.115 ; 3.200 ; Fall       ; CLK             ;
;  SRAM_A[13]  ; CLK        ; 3.249 ; 3.390 ; Fall       ; CLK             ;
;  SRAM_A[14]  ; CLK        ; 3.026 ; 3.138 ; Fall       ; CLK             ;
;  SRAM_A[15]  ; CLK        ; 4.356 ; 4.119 ; Fall       ; CLK             ;
;  SRAM_A[16]  ; CLK        ; 2.790 ; 2.860 ; Fall       ; CLK             ;
;  SRAM_A[17]  ; CLK        ; 2.702 ; 2.758 ; Fall       ; CLK             ;
;  SRAM_A[18]  ; CLK        ; 2.785 ; 2.867 ; Fall       ; CLK             ;
; SRAM_D[*]    ; CLK        ; 2.934 ; 3.009 ; Fall       ; CLK             ;
;  SRAM_D[0]   ; CLK        ; 3.680 ; 3.868 ; Fall       ; CLK             ;
;  SRAM_D[1]   ; CLK        ; 5.846 ; 5.897 ; Fall       ; CLK             ;
;  SRAM_D[2]   ; CLK        ; 3.592 ; 3.770 ; Fall       ; CLK             ;
;  SRAM_D[3]   ; CLK        ; 3.232 ; 3.347 ; Fall       ; CLK             ;
;  SRAM_D[4]   ; CLK        ; 3.106 ; 3.220 ; Fall       ; CLK             ;
;  SRAM_D[5]   ; CLK        ; 2.934 ; 3.009 ; Fall       ; CLK             ;
;  SRAM_D[6]   ; CLK        ; 3.319 ; 3.440 ; Fall       ; CLK             ;
;  SRAM_D[7]   ; CLK        ; 3.231 ; 3.357 ; Fall       ; CLK             ;
; SRAM_WE_n    ; CLK        ; 3.789 ; 3.720 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_WE_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CAS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_RAS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[18]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_n   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NCSO        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DCLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASDO        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VS_XCS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VS_XDCS     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_SI       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CS_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KB_DAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KB_CLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MS_DAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MS_CLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; RTC_INT_n   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KB_DAT      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KB_CLK      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MS_DAT      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MS_CLK      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RESET_N     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; VS_DREQ     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DATA0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_SO       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.08 V              ; -0.00526 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-09 s                   ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-07 V                  ; 3.08 V             ; -0.00526 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-09 s                  ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_CLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_WE_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_CAS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_RAS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.08 V              ; -0.00526 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-09 s                   ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-07 V                  ; 3.08 V             ; -0.00526 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-09 s                  ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_n   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TXD         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; NCSO        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-06 V                   ; 3.09 V              ; -0.0112 V           ; 0.056 V                              ; 0.204 V                              ; 1.96e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-06 V                  ; 3.09 V             ; -0.0112 V          ; 0.056 V                             ; 0.204 V                             ; 1.96e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; DCLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0964 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0964 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
; ASDO        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-06 V                   ; 3.09 V              ; -0.0112 V           ; 0.056 V                              ; 0.204 V                              ; 1.96e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-06 V                  ; 3.09 V             ; -0.0112 V          ; 0.056 V                             ; 0.204 V                             ; 1.96e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; VS_XCS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; VS_XDCS     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; G[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; G[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; HS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; SD_SI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CS_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.08 V              ; -0.00526 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-09 s                   ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-07 V                  ; 3.08 V             ; -0.00526 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-09 s                  ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.08 V              ; -0.00526 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-09 s                   ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-07 V                  ; 3.08 V             ; -0.00526 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-09 s                  ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_D[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; SCL         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; SDA         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; KB_DAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; KB_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; MS_DAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; MS_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.48 V              ; -0.0176 V           ; 0.357 V                              ; 0.323 V                              ; 3.9e-09 s                   ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.48 V             ; -0.0176 V          ; 0.357 V                             ; 0.323 V                             ; 3.9e-09 s                  ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_A[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_WE_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CAS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_RAS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SRAM_A[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.48 V              ; -0.0176 V           ; 0.357 V                              ; 0.323 V                              ; 3.9e-09 s                   ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.48 V             ; -0.0176 V          ; 0.357 V                             ; 0.323 V                             ; 3.9e-09 s                  ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_A[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_A[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_WE_n   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TXD         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; NCSO        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.81e-07 V                   ; 3.5 V               ; -0.0375 V           ; 0.269 V                              ; 0.237 V                              ; 1.3e-09 s                   ; 1.28e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.81e-07 V                  ; 3.5 V              ; -0.0375 V          ; 0.269 V                             ; 0.237 V                             ; 1.3e-09 s                  ; 1.28e-09 s                 ; No                        ; No                        ;
; DCLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-08 V                   ; 3.65 V              ; -0.246 V            ; 0.406 V                              ; 0.305 V                              ; 1.57e-10 s                  ; 2.13e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-08 V                  ; 3.65 V             ; -0.246 V           ; 0.406 V                             ; 0.305 V                             ; 1.57e-10 s                 ; 2.13e-10 s                 ; No                        ; Yes                       ;
; ASDO        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.81e-07 V                   ; 3.5 V               ; -0.0375 V           ; 0.269 V                              ; 0.237 V                              ; 1.3e-09 s                   ; 1.28e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.81e-07 V                  ; 3.5 V              ; -0.0375 V          ; 0.269 V                             ; 0.237 V                             ; 1.3e-09 s                  ; 1.28e-09 s                 ; No                        ; No                        ;
; VS_XCS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VS_XDCS     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; R[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; G[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; HS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SD_SI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SD_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SD_CS_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.48 V              ; -0.0176 V           ; 0.357 V                              ; 0.323 V                              ; 3.9e-09 s                   ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.48 V             ; -0.0176 V          ; 0.357 V                             ; 0.323 V                             ; 3.9e-09 s                  ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.48 V              ; -0.0176 V           ; 0.357 V                              ; 0.323 V                              ; 3.9e-09 s                   ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.48 V             ; -0.0176 V          ; 0.357 V                             ; 0.323 V                             ; 3.9e-09 s                  ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_D[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_D[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDA         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; KB_DAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; KB_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; MS_DAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; MS_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 68417    ; 1132     ; 248787   ; 4164147  ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 68417    ; 1132     ; 248787   ; 4164147  ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 437      ; 25       ; 13       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 437      ; 25       ; 13       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 5     ; 5    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 1505  ; 1505 ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 252   ; 252  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1.dp6 SJ Full Version
    Info: Processing started: Sun Oct 04 21:28:47 2015
Info: Command: quartus_sta u8 -c u8
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Info (332104): Reading SDC File: 'u8.sdc'
Warning (332060): Node: zclock:TS02|zclk_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: T80s:TS03|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: T80s:TS03|T80:u0|A[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clock:TS01|f0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mouse:U5|io_ps2_mouse:Ps2Mouse|leftButton was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.294
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.294       -27.873 CLK 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 CLK 
Info (332146): Worst-case recovery slack is 4.795
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.795         0.000 CLK 
Info (332146): Worst-case removal slack is 1.943
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.943         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is 9.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.381         0.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: zclock:TS02|zclk_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: T80s:TS03|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: T80s:TS03|T80:u0|A[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clock:TS01|f0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mouse:U5|io_ps2_mouse:Ps2Mouse|leftButton was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.177        -7.429 CLK 
Info (332146): Worst-case hold slack is 0.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.379         0.000 CLK 
Info (332146): Worst-case recovery slack is 5.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.030         0.000 CLK 
Info (332146): Worst-case removal slack is 1.760
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.760         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is 9.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.388         0.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: zclock:TS02|zclk_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: T80s:TS03|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: T80s:TS03|T80:u0|A[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clock:TS01|f0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mouse:U5|io_ps2_mouse:Ps2Mouse|leftButton was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SE0|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 5.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.309         0.000 CLK 
Info (332146): Worst-case hold slack is 0.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.143         0.000 CLK 
Info (332146): Worst-case recovery slack is 7.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.151         0.000 CLK 
Info (332146): Worst-case removal slack is 0.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.866         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is 9.155
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.155         0.000 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 636 megabytes
    Info: Processing ended: Sun Oct 04 21:28:53 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


