TimeQuest Timing Analyzer report for Minitel
Tue Dec 27 13:01:38 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'KB_CLK'
 12. Setup: 'CLK'
 13. Setup: 'div_clock:inst5|inst9'
 14. Setup: 'KB_LATCH'
 15. Setup: 'div_clock:inst5|inst8'
 16. Setup: 'CLK_BAUD'
 17. Hold: 'CLK_BAUD'
 18. Hold: 'div_clock:inst5|inst8'
 19. Hold: 'KB_LATCH'
 20. Hold: 'CLK'
 21. Hold: 'KB_CLK'
 22. Hold: 'div_clock:inst5|inst9'
 23. Minimum Pulse Width: 'KB_CLK'
 24. Minimum Pulse Width: 'KB_LATCH'
 25. Minimum Pulse Width: 'CLK'
 26. Minimum Pulse Width: 'A0'
 27. Minimum Pulse Width: 'A1'
 28. Minimum Pulse Width: 'A10'
 29. Minimum Pulse Width: 'A11'
 30. Minimum Pulse Width: 'A12'
 31. Minimum Pulse Width: 'A13'
 32. Minimum Pulse Width: 'A14'
 33. Minimum Pulse Width: 'A15'
 34. Minimum Pulse Width: 'A2'
 35. Minimum Pulse Width: 'A3'
 36. Minimum Pulse Width: 'A4'
 37. Minimum Pulse Width: 'A5'
 38. Minimum Pulse Width: 'A6'
 39. Minimum Pulse Width: 'A7'
 40. Minimum Pulse Width: 'A8'
 41. Minimum Pulse Width: 'A9'
 42. Minimum Pulse Width: 'nMREQ'
 43. Minimum Pulse Width: 'nWR'
 44. Minimum Pulse Width: 'CLK_BAUD'
 45. Minimum Pulse Width: 'div_clock:inst5|inst8'
 46. Minimum Pulse Width: 'div_clock:inst5|inst9'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Minitel                                                           ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128SLC84-10                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; A0                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A0 }                    ;
; A1                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A1 }                    ;
; A2                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A2 }                    ;
; A3                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A3 }                    ;
; A4                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A4 }                    ;
; A5                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A5 }                    ;
; A6                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A6 }                    ;
; A7                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A7 }                    ;
; A8                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A8 }                    ;
; A9                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A9 }                    ;
; A10                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A10 }                   ;
; A11                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A11 }                   ;
; A12                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A12 }                   ;
; A13                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A13 }                   ;
; A14                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A14 }                   ;
; A15                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A15 }                   ;
; CLK                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                   ;
; CLK_BAUD              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_BAUD }              ;
; div_clock:inst5|inst8 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_clock:inst5|inst8 } ;
; div_clock:inst5|inst9 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_clock:inst5|inst9 } ;
; KB_CLK                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KB_CLK }                ;
; KB_LATCH              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KB_LATCH }              ;
; nMREQ                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nMREQ }                 ;
; nWR                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nWR }                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+------------------------------------------------------------+
; Fmax Summary                                               ;
+-----------+-----------------+-----------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name            ; Note ;
+-----------+-----------------+-----------------------+------+
; 100.0 MHz ; 100.0 MHz       ; CLK                   ;      ;
; 100.0 MHz ; 100.0 MHz       ; KB_CLK                ;      ;
; 100.0 MHz ; 100.0 MHz       ; div_clock:inst5|inst9 ;      ;
+-----------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Setup Summary                                  ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; KB_CLK                ; -9.000 ; -351.000      ;
; CLK                   ; -9.000 ; -9.000        ;
; div_clock:inst5|inst9 ; -9.000 ; -9.000        ;
; KB_LATCH              ; -4.000 ; -160.000      ;
; div_clock:inst5|inst8 ; -1.500 ; -1.500        ;
; CLK_BAUD              ; -1.000 ; -1.000        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Hold Summary                                   ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; CLK_BAUD              ; -3.500 ; -3.500        ;
; div_clock:inst5|inst8 ; -3.000 ; -3.000        ;
; KB_LATCH              ; 0.000  ; 0.000         ;
; CLK                   ; 5.000  ; 0.000         ;
; KB_CLK                ; 5.000  ; 0.000         ;
; div_clock:inst5|inst9 ; 5.000  ; 0.000         ;
+-----------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------+
; Minimum Pulse Width Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; KB_CLK                ; -3.500 ; -280.000      ;
; KB_LATCH              ; -3.500 ; -280.000      ;
; CLK                   ; -3.500 ; -49.000       ;
; A0                    ; -3.500 ; -42.000       ;
; A1                    ; -3.500 ; -42.000       ;
; A10                   ; -3.500 ; -42.000       ;
; A11                   ; -3.500 ; -42.000       ;
; A12                   ; -3.500 ; -42.000       ;
; A13                   ; -3.500 ; -42.000       ;
; A14                   ; -3.500 ; -42.000       ;
; A15                   ; -3.500 ; -42.000       ;
; A2                    ; -3.500 ; -42.000       ;
; A3                    ; -3.500 ; -42.000       ;
; A4                    ; -3.500 ; -42.000       ;
; A5                    ; -3.500 ; -42.000       ;
; A6                    ; -3.500 ; -42.000       ;
; A7                    ; -3.500 ; -42.000       ;
; A8                    ; -3.500 ; -42.000       ;
; A9                    ; -3.500 ; -42.000       ;
; nMREQ                 ; -3.500 ; -42.000       ;
; nWR                   ; -3.500 ; -42.000       ;
; CLK_BAUD              ; -3.500 ; -7.000        ;
; div_clock:inst5|inst8 ; -3.500 ; -7.000        ;
; div_clock:inst5|inst9 ; -3.500 ; -7.000        ;
+-----------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'KB_CLK'                                                                                                                                  ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -9.000 ; Clavier:inst|KB_Reg:inst|inst   ; Clavier:inst|KB_Reg:inst|inst1  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst|inst1  ; Clavier:inst|KB_Reg:inst|inst2  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst|inst2  ; Clavier:inst|KB_Reg:inst|inst3  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst|inst3  ; Clavier:inst|KB_Reg:inst|inst4  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst|inst4  ; Clavier:inst|KB_Reg:inst1|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst1|inst  ; Clavier:inst|KB_Reg:inst1|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst1|inst1 ; Clavier:inst|KB_Reg:inst1|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst1|inst2 ; Clavier:inst|KB_Reg:inst1|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst1|inst3 ; Clavier:inst|KB_Reg:inst1|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst1|inst4 ; Clavier:inst|KB_Reg:inst2|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst2|inst  ; Clavier:inst|KB_Reg:inst2|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst2|inst1 ; Clavier:inst|KB_Reg:inst2|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst2|inst2 ; Clavier:inst|KB_Reg:inst2|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst2|inst3 ; Clavier:inst|KB_Reg:inst2|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst2|inst4 ; Clavier:inst|KB_Reg:inst3|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst3|inst  ; Clavier:inst|KB_Reg:inst3|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst3|inst1 ; Clavier:inst|KB_Reg:inst3|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst3|inst2 ; Clavier:inst|KB_Reg:inst3|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst3|inst3 ; Clavier:inst|KB_Reg:inst3|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst3|inst4 ; Clavier:inst|KB_Reg:inst4|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst4|inst  ; Clavier:inst|KB_Reg:inst4|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst4|inst1 ; Clavier:inst|KB_Reg:inst4|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst4|inst2 ; Clavier:inst|KB_Reg:inst4|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst4|inst3 ; Clavier:inst|KB_Reg:inst4|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst4|inst4 ; Clavier:inst|KB_Reg:inst5|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst5|inst  ; Clavier:inst|KB_Reg:inst5|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst5|inst1 ; Clavier:inst|KB_Reg:inst5|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst5|inst2 ; Clavier:inst|KB_Reg:inst5|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst5|inst3 ; Clavier:inst|KB_Reg:inst5|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst5|inst4 ; Clavier:inst|KB_Reg:inst6|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst6|inst  ; Clavier:inst|KB_Reg:inst6|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst6|inst1 ; Clavier:inst|KB_Reg:inst6|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst6|inst2 ; Clavier:inst|KB_Reg:inst6|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst6|inst3 ; Clavier:inst|KB_Reg:inst6|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst6|inst4 ; Clavier:inst|KB_Reg:inst7|inst  ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst7|inst  ; Clavier:inst|KB_Reg:inst7|inst1 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst7|inst1 ; Clavier:inst|KB_Reg:inst7|inst2 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst7|inst2 ; Clavier:inst|KB_Reg:inst7|inst3 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; Clavier:inst|KB_Reg:inst7|inst3 ; Clavier:inst|KB_Reg:inst7|inst4 ; KB_CLK       ; KB_CLK      ; 1.000        ; 0.000      ; 8.000      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                 ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -9.000 ; div_clock:inst4|inst8 ; div_clock:inst4|inst8 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.000      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'div_clock:inst5|inst9'                                                                                                                    ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -9.000 ; div_clock:inst5|inst10 ; div_clock:inst5|inst10 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; 1.000        ; 0.000      ; 8.000      ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'KB_LATCH'                                                                                                                                          ;
+--------+---------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.000 ; Clavier:inst|KB_Reg:inst|inst   ; Clavier:inst|KB_Reg:inst|74374:inst18|13  ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst|inst1  ; Clavier:inst|KB_Reg:inst|74374:inst18|14  ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst|inst2  ; Clavier:inst|KB_Reg:inst|74374:inst18|15  ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst|inst3  ; Clavier:inst|KB_Reg:inst|74374:inst18|16  ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst|inst4  ; Clavier:inst|KB_Reg:inst|74374:inst18|17  ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst1|inst  ; Clavier:inst|KB_Reg:inst1|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst1|inst1 ; Clavier:inst|KB_Reg:inst1|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst1|inst2 ; Clavier:inst|KB_Reg:inst1|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst1|inst3 ; Clavier:inst|KB_Reg:inst1|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst1|inst4 ; Clavier:inst|KB_Reg:inst1|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst2|inst  ; Clavier:inst|KB_Reg:inst2|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst2|inst1 ; Clavier:inst|KB_Reg:inst2|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst2|inst2 ; Clavier:inst|KB_Reg:inst2|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst2|inst3 ; Clavier:inst|KB_Reg:inst2|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst2|inst4 ; Clavier:inst|KB_Reg:inst2|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst3|inst  ; Clavier:inst|KB_Reg:inst3|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst3|inst1 ; Clavier:inst|KB_Reg:inst3|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst3|inst2 ; Clavier:inst|KB_Reg:inst3|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst3|inst3 ; Clavier:inst|KB_Reg:inst3|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst3|inst4 ; Clavier:inst|KB_Reg:inst3|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst4|inst  ; Clavier:inst|KB_Reg:inst4|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst4|inst1 ; Clavier:inst|KB_Reg:inst4|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst4|inst2 ; Clavier:inst|KB_Reg:inst4|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst4|inst3 ; Clavier:inst|KB_Reg:inst4|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst4|inst4 ; Clavier:inst|KB_Reg:inst4|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst5|inst  ; Clavier:inst|KB_Reg:inst5|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst5|inst1 ; Clavier:inst|KB_Reg:inst5|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst5|inst2 ; Clavier:inst|KB_Reg:inst5|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst5|inst3 ; Clavier:inst|KB_Reg:inst5|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst5|inst4 ; Clavier:inst|KB_Reg:inst5|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst6|inst  ; Clavier:inst|KB_Reg:inst6|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst6|inst1 ; Clavier:inst|KB_Reg:inst6|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst6|inst2 ; Clavier:inst|KB_Reg:inst6|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst6|inst3 ; Clavier:inst|KB_Reg:inst6|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst6|inst4 ; Clavier:inst|KB_Reg:inst6|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst7|inst  ; Clavier:inst|KB_Reg:inst7|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst7|inst1 ; Clavier:inst|KB_Reg:inst7|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst7|inst2 ; Clavier:inst|KB_Reg:inst7|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst7|inst3 ; Clavier:inst|KB_Reg:inst7|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
; -4.000 ; Clavier:inst|KB_Reg:inst7|inst4 ; Clavier:inst|KB_Reg:inst7|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 1.000        ; 5.000      ; 8.000      ;
+--------+---------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'div_clock:inst5|inst8'                                                                                                                  ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.500 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst8 ; 0.500        ; 6.000      ; 8.000      ;
; -1.000 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst8 ; 1.000        ; 6.000      ; 8.000      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_BAUD'                                                                                                                     ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -1.000 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; CLK_BAUD    ; 0.500        ; 6.500      ; 8.000      ;
; -0.500 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; CLK_BAUD    ; 1.000        ; 6.500      ; 8.000      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_BAUD'                                                                                                                      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -3.500 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; CLK_BAUD    ; 0.000        ; 6.500      ; 8.000      ;
; -3.000 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; CLK_BAUD    ; -0.500       ; 6.500      ; 8.000      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'div_clock:inst5|inst8'                                                                                                                   ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.000 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst8 ; 0.000        ; 6.000      ; 8.000      ;
; -2.500 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; div_clock:inst5|inst8 ; -0.500       ; 6.000      ; 8.000      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'KB_LATCH'                                                                                                                                          ;
+-------+---------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.000 ; Clavier:inst|KB_Reg:inst|inst   ; Clavier:inst|KB_Reg:inst|74374:inst18|13  ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst|inst1  ; Clavier:inst|KB_Reg:inst|74374:inst18|14  ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst|inst2  ; Clavier:inst|KB_Reg:inst|74374:inst18|15  ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst|inst3  ; Clavier:inst|KB_Reg:inst|74374:inst18|16  ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst|inst4  ; Clavier:inst|KB_Reg:inst|74374:inst18|17  ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst1|inst  ; Clavier:inst|KB_Reg:inst1|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst1|inst1 ; Clavier:inst|KB_Reg:inst1|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst1|inst2 ; Clavier:inst|KB_Reg:inst1|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst1|inst3 ; Clavier:inst|KB_Reg:inst1|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst1|inst4 ; Clavier:inst|KB_Reg:inst1|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst2|inst  ; Clavier:inst|KB_Reg:inst2|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst2|inst1 ; Clavier:inst|KB_Reg:inst2|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst2|inst2 ; Clavier:inst|KB_Reg:inst2|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst2|inst3 ; Clavier:inst|KB_Reg:inst2|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst2|inst4 ; Clavier:inst|KB_Reg:inst2|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst3|inst  ; Clavier:inst|KB_Reg:inst3|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst3|inst1 ; Clavier:inst|KB_Reg:inst3|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst3|inst2 ; Clavier:inst|KB_Reg:inst3|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst3|inst3 ; Clavier:inst|KB_Reg:inst3|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst3|inst4 ; Clavier:inst|KB_Reg:inst3|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst4|inst  ; Clavier:inst|KB_Reg:inst4|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst4|inst1 ; Clavier:inst|KB_Reg:inst4|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst4|inst2 ; Clavier:inst|KB_Reg:inst4|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst4|inst3 ; Clavier:inst|KB_Reg:inst4|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst4|inst4 ; Clavier:inst|KB_Reg:inst4|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst5|inst  ; Clavier:inst|KB_Reg:inst5|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst5|inst1 ; Clavier:inst|KB_Reg:inst5|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst5|inst2 ; Clavier:inst|KB_Reg:inst5|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst5|inst3 ; Clavier:inst|KB_Reg:inst5|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst5|inst4 ; Clavier:inst|KB_Reg:inst5|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst6|inst  ; Clavier:inst|KB_Reg:inst6|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst6|inst1 ; Clavier:inst|KB_Reg:inst6|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst6|inst2 ; Clavier:inst|KB_Reg:inst6|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst6|inst3 ; Clavier:inst|KB_Reg:inst6|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst6|inst4 ; Clavier:inst|KB_Reg:inst6|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst7|inst  ; Clavier:inst|KB_Reg:inst7|74374:inst18|13 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst7|inst1 ; Clavier:inst|KB_Reg:inst7|74374:inst18|14 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst7|inst2 ; Clavier:inst|KB_Reg:inst7|74374:inst18|15 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst7|inst3 ; Clavier:inst|KB_Reg:inst7|74374:inst18|16 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
; 0.000 ; Clavier:inst|KB_Reg:inst7|inst4 ; Clavier:inst|KB_Reg:inst7|74374:inst18|17 ; KB_CLK       ; KB_LATCH    ; 0.000        ; 5.000      ; 8.000      ;
+-------+---------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                 ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; div_clock:inst4|inst8 ; div_clock:inst4|inst8 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 8.000      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'KB_CLK'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; Clavier:inst|KB_Reg:inst|inst   ; Clavier:inst|KB_Reg:inst|inst1  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst|inst1  ; Clavier:inst|KB_Reg:inst|inst2  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst|inst2  ; Clavier:inst|KB_Reg:inst|inst3  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst|inst3  ; Clavier:inst|KB_Reg:inst|inst4  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst|inst4  ; Clavier:inst|KB_Reg:inst1|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst1|inst  ; Clavier:inst|KB_Reg:inst1|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst1|inst1 ; Clavier:inst|KB_Reg:inst1|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst1|inst2 ; Clavier:inst|KB_Reg:inst1|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst1|inst3 ; Clavier:inst|KB_Reg:inst1|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst1|inst4 ; Clavier:inst|KB_Reg:inst2|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst2|inst  ; Clavier:inst|KB_Reg:inst2|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst2|inst1 ; Clavier:inst|KB_Reg:inst2|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst2|inst2 ; Clavier:inst|KB_Reg:inst2|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst2|inst3 ; Clavier:inst|KB_Reg:inst2|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst2|inst4 ; Clavier:inst|KB_Reg:inst3|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst3|inst  ; Clavier:inst|KB_Reg:inst3|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst3|inst1 ; Clavier:inst|KB_Reg:inst3|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst3|inst2 ; Clavier:inst|KB_Reg:inst3|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst3|inst3 ; Clavier:inst|KB_Reg:inst3|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst3|inst4 ; Clavier:inst|KB_Reg:inst4|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst4|inst  ; Clavier:inst|KB_Reg:inst4|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst4|inst1 ; Clavier:inst|KB_Reg:inst4|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst4|inst2 ; Clavier:inst|KB_Reg:inst4|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst4|inst3 ; Clavier:inst|KB_Reg:inst4|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst4|inst4 ; Clavier:inst|KB_Reg:inst5|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst5|inst  ; Clavier:inst|KB_Reg:inst5|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst5|inst1 ; Clavier:inst|KB_Reg:inst5|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst5|inst2 ; Clavier:inst|KB_Reg:inst5|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst5|inst3 ; Clavier:inst|KB_Reg:inst5|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst5|inst4 ; Clavier:inst|KB_Reg:inst6|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst6|inst  ; Clavier:inst|KB_Reg:inst6|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst6|inst1 ; Clavier:inst|KB_Reg:inst6|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst6|inst2 ; Clavier:inst|KB_Reg:inst6|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst6|inst3 ; Clavier:inst|KB_Reg:inst6|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst6|inst4 ; Clavier:inst|KB_Reg:inst7|inst  ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst7|inst  ; Clavier:inst|KB_Reg:inst7|inst1 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst7|inst1 ; Clavier:inst|KB_Reg:inst7|inst2 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst7|inst2 ; Clavier:inst|KB_Reg:inst7|inst3 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; Clavier:inst|KB_Reg:inst7|inst3 ; Clavier:inst|KB_Reg:inst7|inst4 ; KB_CLK       ; KB_CLK      ; 0.000        ; 0.000      ; 8.000      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'div_clock:inst5|inst9'                                                                                                                    ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 5.000 ; div_clock:inst5|inst10 ; div_clock:inst5|inst10 ; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; 0.000        ; 0.000      ; 8.000      ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'KB_CLK'                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst1|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst2|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst3|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst4|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst5|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst6|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst1 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst2 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst3 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst7|inst4 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst   ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst   ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst1  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst1  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst2  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst2  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst3  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst3  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst4  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; Clavier:inst|KB_Reg:inst|inst4  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; KB_CLK|dataout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; KB_CLK|dataout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst1|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst1|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst1|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst1|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst1|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst1|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst1|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst1|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst1|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst1|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst2|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst2|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst2|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst2|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst2|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst2|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_CLK ; Rise       ; inst|inst2|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_CLK ; Rise       ; inst|inst2|inst4|clk            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'KB_LATCH'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst1|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst2|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst3|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst4|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst5|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst6|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|13 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst7|74374:inst18|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|13  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|13  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|14  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|14  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|15  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|15  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|16  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|16  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|17  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; Clavier:inst|KB_Reg:inst|74374:inst18|17  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; KB_LATCH|dataout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; KB_LATCH|dataout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst1|inst18|13|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst1|inst18|13|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst1|inst18|14|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst1|inst18|14|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst1|inst18|15|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst1|inst18|15|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst1|inst18|16|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst1|inst18|16|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst1|inst18|17|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst1|inst18|17|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst2|inst18|13|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst2|inst18|13|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst2|inst18|14|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst2|inst18|14|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst2|inst18|15|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst2|inst18|15|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KB_LATCH ; Rise       ; inst|inst2|inst18|16|[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KB_LATCH ; Rise       ; inst|inst2|inst18|16|[1]                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; 74273:inst12|14       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; 74273:inst12|14       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; 74273:inst12|15       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; 74273:inst12|15       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; 74273:inst12|16       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; 74273:inst12|16       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; 74273:inst12|17       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; 74273:inst12|17       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; 74273:inst12|18       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; 74273:inst12|18       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; 74273:inst12|19       ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; 74273:inst12|19       ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; div_clock:inst4|inst8 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; div_clock:inst4|inst8 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|dataout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|dataout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst12|14|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst12|14|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst12|15|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst12|15|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst12|16|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst12|16|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst12|17|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst12|17|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst12|18|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst12|18|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst12|19|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst12|19|[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|inst8|[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|inst8|[0]       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A0'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A0    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A0    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A0    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A0    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A0    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A0    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A0    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A0    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A0    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A0    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A0    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A0    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; A0|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; A0|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; inst12|14|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; inst12|14|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; inst12|15|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; inst12|15|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; inst12|16|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; inst12|16|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; inst12|17|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; inst12|17|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; inst12|18|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; inst12|18|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A0    ; Rise       ; inst12|19|[19]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A0    ; Rise       ; inst12|19|[19]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A1'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A1    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A1    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A1    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A1    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A1    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A1    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A1    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A1    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A1    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A1    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A1    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A1    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; A1|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; A1|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; inst12|14|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; inst12|14|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; inst12|15|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; inst12|15|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; inst12|16|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; inst12|16|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; inst12|17|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; inst12|17|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; inst12|18|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; inst12|18|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A1    ; Rise       ; inst12|19|[18]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A1    ; Rise       ; inst12|19|[18]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A10'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A10   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A10   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A10   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A10   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A10   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A10   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A10   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A10   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A10   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A10   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A10   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A10   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; A10|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; A10|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; inst12|14|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; inst12|14|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; inst12|15|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; inst12|15|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; inst12|16|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; inst12|16|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; inst12|17|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; inst12|17|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; inst12|18|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; inst12|18|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A10   ; Rise       ; inst12|19|[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A10   ; Rise       ; inst12|19|[5]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A11'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A11   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A11   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A11   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A11   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A11   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A11   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A11   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A11   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A11   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A11   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A11   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A11   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; A11|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; A11|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; inst12|14|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; inst12|14|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; inst12|15|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; inst12|15|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; inst12|16|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; inst12|16|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; inst12|17|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; inst12|17|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; inst12|18|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; inst12|18|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A11   ; Rise       ; inst12|19|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A11   ; Rise       ; inst12|19|[6]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A12'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A12   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A12   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A12   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A12   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A12   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A12   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A12   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A12   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A12   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A12   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A12   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A12   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; A12|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; A12|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; inst12|14|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; inst12|14|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; inst12|15|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; inst12|15|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; inst12|16|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; inst12|16|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; inst12|17|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; inst12|17|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; inst12|18|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; inst12|18|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A12   ; Rise       ; inst12|19|[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A12   ; Rise       ; inst12|19|[7]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A13'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A13   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A13   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A13   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A13   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A13   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A13   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A13   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A13   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A13   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A13   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A13   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A13   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; A13|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; A13|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; inst12|14|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; inst12|14|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; inst12|15|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; inst12|15|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; inst12|16|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; inst12|16|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; inst12|17|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; inst12|17|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; inst12|18|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; inst12|18|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A13   ; Rise       ; inst12|19|[8]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A13   ; Rise       ; inst12|19|[8]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A14'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A14   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A14   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A14   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A14   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A14   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A14   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A14   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A14   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A14   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A14   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A14   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A14   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; A14|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; A14|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; inst12|14|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; inst12|14|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; inst12|15|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; inst12|15|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; inst12|16|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; inst12|16|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; inst12|17|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; inst12|17|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; inst12|18|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; inst12|18|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A14   ; Rise       ; inst12|19|[9]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A14   ; Rise       ; inst12|19|[9]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A15'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A15   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A15   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A15   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A15   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A15   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A15   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A15   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A15   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A15   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A15   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A15   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A15   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; A15|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; A15|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; inst12|14|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; inst12|14|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; inst12|15|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; inst12|15|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; inst12|16|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; inst12|16|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; inst12|17|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; inst12|17|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; inst12|18|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; inst12|18|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A15   ; Rise       ; inst12|19|[10]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A15   ; Rise       ; inst12|19|[10]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A2'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A2    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A2    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A2    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A2    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A2    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A2    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A2    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A2    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A2    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A2    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A2    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A2    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; A2|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; A2|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; inst12|14|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; inst12|14|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; inst12|15|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; inst12|15|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; inst12|16|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; inst12|16|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; inst12|17|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; inst12|17|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; inst12|18|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; inst12|18|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A2    ; Rise       ; inst12|19|[17]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A2    ; Rise       ; inst12|19|[17]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A3'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A3    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A3    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A3    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A3    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A3    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A3    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A3    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A3    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A3    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A3    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A3    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A3    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; A3|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; A3|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; inst12|14|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; inst12|14|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; inst12|15|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; inst12|15|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; inst12|16|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; inst12|16|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; inst12|17|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; inst12|17|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; inst12|18|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; inst12|18|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A3    ; Rise       ; inst12|19|[16]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A3    ; Rise       ; inst12|19|[16]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A4'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A4    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A4    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A4    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A4    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A4    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A4    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A4    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A4    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A4    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A4    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A4    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A4    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; A4|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; A4|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; inst12|14|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; inst12|14|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; inst12|15|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; inst12|15|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; inst12|16|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; inst12|16|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; inst12|17|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; inst12|17|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; inst12|18|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; inst12|18|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A4    ; Rise       ; inst12|19|[12]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A4    ; Rise       ; inst12|19|[12]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A5'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A5    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A5    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A5    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A5    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A5    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A5    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A5    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A5    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A5    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A5    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A5    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A5    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; A5|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; A5|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; inst12|14|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; inst12|14|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; inst12|15|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; inst12|15|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; inst12|16|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; inst12|16|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; inst12|17|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; inst12|17|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; inst12|18|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; inst12|18|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A5    ; Rise       ; inst12|19|[11]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A5    ; Rise       ; inst12|19|[11]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A6'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A6    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A6    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A6    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A6    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A6    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A6    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A6    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A6    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A6    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A6    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A6    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A6    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; A6|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; A6|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; inst12|14|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; inst12|14|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; inst12|15|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; inst12|15|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; inst12|16|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; inst12|16|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; inst12|17|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; inst12|17|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; inst12|18|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; inst12|18|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A6    ; Rise       ; inst12|19|[15]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A6    ; Rise       ; inst12|19|[15]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A7'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A7    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A7    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A7    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A7    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A7    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A7    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A7    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A7    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A7    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A7    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A7    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A7    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; A7|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; A7|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; inst12|14|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; inst12|14|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; inst12|15|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; inst12|15|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; inst12|16|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; inst12|16|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; inst12|17|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; inst12|17|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; inst12|18|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; inst12|18|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A7    ; Rise       ; inst12|19|[14]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A7    ; Rise       ; inst12|19|[14]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A8'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A8    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A8    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A8    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A8    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A8    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A8    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A8    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A8    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A8    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A8    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A8    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A8    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; A8|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; A8|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; inst12|14|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; inst12|14|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; inst12|15|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; inst12|15|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; inst12|16|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; inst12|16|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; inst12|17|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; inst12|17|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; inst12|18|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; inst12|18|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A8    ; Rise       ; inst12|19|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A8    ; Rise       ; inst12|19|[3]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A9'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A9    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A9    ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A9    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A9    ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A9    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A9    ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A9    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A9    ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A9    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A9    ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A9    ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A9    ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; A9|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; A9|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; inst12|14|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; inst12|14|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; inst12|15|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; inst12|15|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; inst12|16|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; inst12|16|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; inst12|17|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; inst12|17|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; inst12|18|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; inst12|18|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A9    ; Rise       ; inst12|19|[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A9    ; Rise       ; inst12|19|[4]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'nMREQ'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nMREQ ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nMREQ ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nMREQ ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nMREQ ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nMREQ ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nMREQ ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nMREQ ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nMREQ ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nMREQ ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nMREQ ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nMREQ ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nMREQ ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; inst12|14|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; inst12|14|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; inst12|15|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; inst12|15|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; inst12|16|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; inst12|16|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; inst12|17|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; inst12|17|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; inst12|18|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; inst12|18|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; inst12|19|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; inst12|19|[13]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nMREQ ; Rise       ; nMREQ|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nMREQ ; Rise       ; nMREQ|dataout   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'nWR'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nWR   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nWR   ; Rise       ; 74273:inst12|14 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nWR   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nWR   ; Rise       ; 74273:inst12|15 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nWR   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nWR   ; Rise       ; 74273:inst12|16 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nWR   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nWR   ; Rise       ; 74273:inst12|17 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nWR   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nWR   ; Rise       ; 74273:inst12|18 ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; nWR   ; Rise       ; 74273:inst12|19 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; nWR   ; Rise       ; 74273:inst12|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; inst12|14|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; inst12|14|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; inst12|15|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; inst12|15|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; inst12|16|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; inst12|16|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; inst12|17|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; inst12|17|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; inst12|18|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; inst12|18|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; inst12|19|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; inst12|19|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nWR   ; Rise       ; nWR|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nWR   ; Rise       ; nWR|dataout     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_BAUD'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_BAUD ; Rise       ; div_clock:inst5|inst8 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_BAUD ; Rise       ; div_clock:inst5|inst8 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_BAUD ; Rise       ; CLK_BAUD|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_BAUD ; Rise       ; CLK_BAUD|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_BAUD ; Rise       ; inst5|inst8|[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_BAUD ; Rise       ; inst5|inst8|[0]       ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'div_clock:inst5|inst8'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; div_clock:inst5|inst8 ; Rise       ; div_clock:inst5|inst9 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; div_clock:inst5|inst8 ; Rise       ; div_clock:inst5|inst9 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_clock:inst5|inst8 ; Rise       ; inst5|inst8|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clock:inst5|inst8 ; Rise       ; inst5|inst8|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_clock:inst5|inst8 ; Rise       ; inst5|inst9|[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clock:inst5|inst8 ; Rise       ; inst5|inst9|[0]       ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'div_clock:inst5|inst9'                                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; div_clock:inst5|inst9 ; Rise       ; div_clock:inst5|inst10 ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; div_clock:inst5|inst9 ; Rise       ; div_clock:inst5|inst10 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_clock:inst5|inst9 ; Rise       ; inst5|inst10|[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clock:inst5|inst9 ; Rise       ; inst5|inst10|[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_clock:inst5|inst9 ; Rise       ; inst5|inst9|dataout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clock:inst5|inst9 ; Rise       ; inst5|inst9|dataout    ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0        ; A0         ; 2.000 ; 2.000 ; Rise       ; A0              ;
; D1        ; A0         ; 2.000 ; 2.000 ; Rise       ; A0              ;
; D2        ; A0         ; 2.000 ; 2.000 ; Rise       ; A0              ;
; D3        ; A0         ; 2.000 ; 2.000 ; Rise       ; A0              ;
; D4        ; A0         ; 2.000 ; 2.000 ; Rise       ; A0              ;
; D5        ; A0         ; 2.000 ; 2.000 ; Rise       ; A0              ;
; D0        ; A1         ; 2.000 ; 2.000 ; Rise       ; A1              ;
; D1        ; A1         ; 2.000 ; 2.000 ; Rise       ; A1              ;
; D2        ; A1         ; 2.000 ; 2.000 ; Rise       ; A1              ;
; D3        ; A1         ; 2.000 ; 2.000 ; Rise       ; A1              ;
; D4        ; A1         ; 2.000 ; 2.000 ; Rise       ; A1              ;
; D5        ; A1         ; 2.000 ; 2.000 ; Rise       ; A1              ;
; D0        ; A10        ; 2.000 ; 2.000 ; Rise       ; A10             ;
; D1        ; A10        ; 2.000 ; 2.000 ; Rise       ; A10             ;
; D2        ; A10        ; 2.000 ; 2.000 ; Rise       ; A10             ;
; D3        ; A10        ; 2.000 ; 2.000 ; Rise       ; A10             ;
; D4        ; A10        ; 2.000 ; 2.000 ; Rise       ; A10             ;
; D5        ; A10        ; 2.000 ; 2.000 ; Rise       ; A10             ;
; D0        ; A11        ; 2.000 ; 2.000 ; Rise       ; A11             ;
; D1        ; A11        ; 2.000 ; 2.000 ; Rise       ; A11             ;
; D2        ; A11        ; 2.000 ; 2.000 ; Rise       ; A11             ;
; D3        ; A11        ; 2.000 ; 2.000 ; Rise       ; A11             ;
; D4        ; A11        ; 2.000 ; 2.000 ; Rise       ; A11             ;
; D5        ; A11        ; 2.000 ; 2.000 ; Rise       ; A11             ;
; D0        ; A12        ; 2.000 ; 2.000 ; Rise       ; A12             ;
; D1        ; A12        ; 2.000 ; 2.000 ; Rise       ; A12             ;
; D2        ; A12        ; 2.000 ; 2.000 ; Rise       ; A12             ;
; D3        ; A12        ; 2.000 ; 2.000 ; Rise       ; A12             ;
; D4        ; A12        ; 2.000 ; 2.000 ; Rise       ; A12             ;
; D5        ; A12        ; 2.000 ; 2.000 ; Rise       ; A12             ;
; D0        ; A13        ; 2.000 ; 2.000 ; Rise       ; A13             ;
; D1        ; A13        ; 2.000 ; 2.000 ; Rise       ; A13             ;
; D2        ; A13        ; 2.000 ; 2.000 ; Rise       ; A13             ;
; D3        ; A13        ; 2.000 ; 2.000 ; Rise       ; A13             ;
; D4        ; A13        ; 2.000 ; 2.000 ; Rise       ; A13             ;
; D5        ; A13        ; 2.000 ; 2.000 ; Rise       ; A13             ;
; D0        ; A14        ; 2.000 ; 2.000 ; Rise       ; A14             ;
; D1        ; A14        ; 2.000 ; 2.000 ; Rise       ; A14             ;
; D2        ; A14        ; 2.000 ; 2.000 ; Rise       ; A14             ;
; D3        ; A14        ; 2.000 ; 2.000 ; Rise       ; A14             ;
; D4        ; A14        ; 2.000 ; 2.000 ; Rise       ; A14             ;
; D5        ; A14        ; 2.000 ; 2.000 ; Rise       ; A14             ;
; D0        ; A15        ; 2.000 ; 2.000 ; Rise       ; A15             ;
; D1        ; A15        ; 2.000 ; 2.000 ; Rise       ; A15             ;
; D2        ; A15        ; 2.000 ; 2.000 ; Rise       ; A15             ;
; D3        ; A15        ; 2.000 ; 2.000 ; Rise       ; A15             ;
; D4        ; A15        ; 2.000 ; 2.000 ; Rise       ; A15             ;
; D5        ; A15        ; 2.000 ; 2.000 ; Rise       ; A15             ;
; D0        ; A2         ; 2.000 ; 2.000 ; Rise       ; A2              ;
; D1        ; A2         ; 2.000 ; 2.000 ; Rise       ; A2              ;
; D2        ; A2         ; 2.000 ; 2.000 ; Rise       ; A2              ;
; D3        ; A2         ; 2.000 ; 2.000 ; Rise       ; A2              ;
; D4        ; A2         ; 2.000 ; 2.000 ; Rise       ; A2              ;
; D5        ; A2         ; 2.000 ; 2.000 ; Rise       ; A2              ;
; D0        ; A3         ; 2.000 ; 2.000 ; Rise       ; A3              ;
; D1        ; A3         ; 2.000 ; 2.000 ; Rise       ; A3              ;
; D2        ; A3         ; 2.000 ; 2.000 ; Rise       ; A3              ;
; D3        ; A3         ; 2.000 ; 2.000 ; Rise       ; A3              ;
; D4        ; A3         ; 2.000 ; 2.000 ; Rise       ; A3              ;
; D5        ; A3         ; 2.000 ; 2.000 ; Rise       ; A3              ;
; D0        ; A4         ; 2.000 ; 2.000 ; Rise       ; A4              ;
; D1        ; A4         ; 2.000 ; 2.000 ; Rise       ; A4              ;
; D2        ; A4         ; 2.000 ; 2.000 ; Rise       ; A4              ;
; D3        ; A4         ; 2.000 ; 2.000 ; Rise       ; A4              ;
; D4        ; A4         ; 2.000 ; 2.000 ; Rise       ; A4              ;
; D5        ; A4         ; 2.000 ; 2.000 ; Rise       ; A4              ;
; D0        ; A5         ; 2.000 ; 2.000 ; Rise       ; A5              ;
; D1        ; A5         ; 2.000 ; 2.000 ; Rise       ; A5              ;
; D2        ; A5         ; 2.000 ; 2.000 ; Rise       ; A5              ;
; D3        ; A5         ; 2.000 ; 2.000 ; Rise       ; A5              ;
; D4        ; A5         ; 2.000 ; 2.000 ; Rise       ; A5              ;
; D5        ; A5         ; 2.000 ; 2.000 ; Rise       ; A5              ;
; D0        ; A6         ; 2.000 ; 2.000 ; Rise       ; A6              ;
; D1        ; A6         ; 2.000 ; 2.000 ; Rise       ; A6              ;
; D2        ; A6         ; 2.000 ; 2.000 ; Rise       ; A6              ;
; D3        ; A6         ; 2.000 ; 2.000 ; Rise       ; A6              ;
; D4        ; A6         ; 2.000 ; 2.000 ; Rise       ; A6              ;
; D5        ; A6         ; 2.000 ; 2.000 ; Rise       ; A6              ;
; D0        ; A7         ; 2.000 ; 2.000 ; Rise       ; A7              ;
; D1        ; A7         ; 2.000 ; 2.000 ; Rise       ; A7              ;
; D2        ; A7         ; 2.000 ; 2.000 ; Rise       ; A7              ;
; D3        ; A7         ; 2.000 ; 2.000 ; Rise       ; A7              ;
; D4        ; A7         ; 2.000 ; 2.000 ; Rise       ; A7              ;
; D5        ; A7         ; 2.000 ; 2.000 ; Rise       ; A7              ;
; D0        ; A8         ; 2.000 ; 2.000 ; Rise       ; A8              ;
; D1        ; A8         ; 2.000 ; 2.000 ; Rise       ; A8              ;
; D2        ; A8         ; 2.000 ; 2.000 ; Rise       ; A8              ;
; D3        ; A8         ; 2.000 ; 2.000 ; Rise       ; A8              ;
; D4        ; A8         ; 2.000 ; 2.000 ; Rise       ; A8              ;
; D5        ; A8         ; 2.000 ; 2.000 ; Rise       ; A8              ;
; D0        ; A9         ; 2.000 ; 2.000 ; Rise       ; A9              ;
; D1        ; A9         ; 2.000 ; 2.000 ; Rise       ; A9              ;
; D2        ; A9         ; 2.000 ; 2.000 ; Rise       ; A9              ;
; D3        ; A9         ; 2.000 ; 2.000 ; Rise       ; A9              ;
; D4        ; A9         ; 2.000 ; 2.000 ; Rise       ; A9              ;
; D5        ; A9         ; 2.000 ; 2.000 ; Rise       ; A9              ;
; D0        ; CLK        ; 2.000 ; 2.000 ; Rise       ; CLK             ;
; D1        ; CLK        ; 2.000 ; 2.000 ; Rise       ; CLK             ;
; D2        ; CLK        ; 2.000 ; 2.000 ; Rise       ; CLK             ;
; D3        ; CLK        ; 2.000 ; 2.000 ; Rise       ; CLK             ;
; D4        ; CLK        ; 2.000 ; 2.000 ; Rise       ; CLK             ;
; D5        ; CLK        ; 2.000 ; 2.000 ; Rise       ; CLK             ;
; KB_DATA   ; KB_CLK     ; 7.000 ; 7.000 ; Rise       ; KB_CLK          ;
; D0        ; nMREQ      ; 2.000 ; 2.000 ; Rise       ; nMREQ           ;
; D1        ; nMREQ      ; 2.000 ; 2.000 ; Rise       ; nMREQ           ;
; D2        ; nMREQ      ; 2.000 ; 2.000 ; Rise       ; nMREQ           ;
; D3        ; nMREQ      ; 2.000 ; 2.000 ; Rise       ; nMREQ           ;
; D4        ; nMREQ      ; 2.000 ; 2.000 ; Rise       ; nMREQ           ;
; D5        ; nMREQ      ; 2.000 ; 2.000 ; Rise       ; nMREQ           ;
; D0        ; nWR        ; 2.000 ; 2.000 ; Rise       ; nWR             ;
; D1        ; nWR        ; 2.000 ; 2.000 ; Rise       ; nWR             ;
; D2        ; nWR        ; 2.000 ; 2.000 ; Rise       ; nWR             ;
; D3        ; nWR        ; 2.000 ; 2.000 ; Rise       ; nWR             ;
; D4        ; nWR        ; 2.000 ; 2.000 ; Rise       ; nWR             ;
; D5        ; nWR        ; 2.000 ; 2.000 ; Rise       ; nWR             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D0        ; A0         ; 3.000  ; 3.000  ; Rise       ; A0              ;
; D1        ; A0         ; 3.000  ; 3.000  ; Rise       ; A0              ;
; D2        ; A0         ; 3.000  ; 3.000  ; Rise       ; A0              ;
; D3        ; A0         ; 3.000  ; 3.000  ; Rise       ; A0              ;
; D4        ; A0         ; 3.000  ; 3.000  ; Rise       ; A0              ;
; D5        ; A0         ; 3.000  ; 3.000  ; Rise       ; A0              ;
; D0        ; A1         ; 3.000  ; 3.000  ; Rise       ; A1              ;
; D1        ; A1         ; 3.000  ; 3.000  ; Rise       ; A1              ;
; D2        ; A1         ; 3.000  ; 3.000  ; Rise       ; A1              ;
; D3        ; A1         ; 3.000  ; 3.000  ; Rise       ; A1              ;
; D4        ; A1         ; 3.000  ; 3.000  ; Rise       ; A1              ;
; D5        ; A1         ; 3.000  ; 3.000  ; Rise       ; A1              ;
; D0        ; A10        ; 3.000  ; 3.000  ; Rise       ; A10             ;
; D1        ; A10        ; 3.000  ; 3.000  ; Rise       ; A10             ;
; D2        ; A10        ; 3.000  ; 3.000  ; Rise       ; A10             ;
; D3        ; A10        ; 3.000  ; 3.000  ; Rise       ; A10             ;
; D4        ; A10        ; 3.000  ; 3.000  ; Rise       ; A10             ;
; D5        ; A10        ; 3.000  ; 3.000  ; Rise       ; A10             ;
; D0        ; A11        ; 3.000  ; 3.000  ; Rise       ; A11             ;
; D1        ; A11        ; 3.000  ; 3.000  ; Rise       ; A11             ;
; D2        ; A11        ; 3.000  ; 3.000  ; Rise       ; A11             ;
; D3        ; A11        ; 3.000  ; 3.000  ; Rise       ; A11             ;
; D4        ; A11        ; 3.000  ; 3.000  ; Rise       ; A11             ;
; D5        ; A11        ; 3.000  ; 3.000  ; Rise       ; A11             ;
; D0        ; A12        ; 3.000  ; 3.000  ; Rise       ; A12             ;
; D1        ; A12        ; 3.000  ; 3.000  ; Rise       ; A12             ;
; D2        ; A12        ; 3.000  ; 3.000  ; Rise       ; A12             ;
; D3        ; A12        ; 3.000  ; 3.000  ; Rise       ; A12             ;
; D4        ; A12        ; 3.000  ; 3.000  ; Rise       ; A12             ;
; D5        ; A12        ; 3.000  ; 3.000  ; Rise       ; A12             ;
; D0        ; A13        ; 3.000  ; 3.000  ; Rise       ; A13             ;
; D1        ; A13        ; 3.000  ; 3.000  ; Rise       ; A13             ;
; D2        ; A13        ; 3.000  ; 3.000  ; Rise       ; A13             ;
; D3        ; A13        ; 3.000  ; 3.000  ; Rise       ; A13             ;
; D4        ; A13        ; 3.000  ; 3.000  ; Rise       ; A13             ;
; D5        ; A13        ; 3.000  ; 3.000  ; Rise       ; A13             ;
; D0        ; A14        ; 3.000  ; 3.000  ; Rise       ; A14             ;
; D1        ; A14        ; 3.000  ; 3.000  ; Rise       ; A14             ;
; D2        ; A14        ; 3.000  ; 3.000  ; Rise       ; A14             ;
; D3        ; A14        ; 3.000  ; 3.000  ; Rise       ; A14             ;
; D4        ; A14        ; 3.000  ; 3.000  ; Rise       ; A14             ;
; D5        ; A14        ; 3.000  ; 3.000  ; Rise       ; A14             ;
; D0        ; A15        ; 3.000  ; 3.000  ; Rise       ; A15             ;
; D1        ; A15        ; 3.000  ; 3.000  ; Rise       ; A15             ;
; D2        ; A15        ; 3.000  ; 3.000  ; Rise       ; A15             ;
; D3        ; A15        ; 3.000  ; 3.000  ; Rise       ; A15             ;
; D4        ; A15        ; 3.000  ; 3.000  ; Rise       ; A15             ;
; D5        ; A15        ; 3.000  ; 3.000  ; Rise       ; A15             ;
; D0        ; A2         ; 3.000  ; 3.000  ; Rise       ; A2              ;
; D1        ; A2         ; 3.000  ; 3.000  ; Rise       ; A2              ;
; D2        ; A2         ; 3.000  ; 3.000  ; Rise       ; A2              ;
; D3        ; A2         ; 3.000  ; 3.000  ; Rise       ; A2              ;
; D4        ; A2         ; 3.000  ; 3.000  ; Rise       ; A2              ;
; D5        ; A2         ; 3.000  ; 3.000  ; Rise       ; A2              ;
; D0        ; A3         ; 3.000  ; 3.000  ; Rise       ; A3              ;
; D1        ; A3         ; 3.000  ; 3.000  ; Rise       ; A3              ;
; D2        ; A3         ; 3.000  ; 3.000  ; Rise       ; A3              ;
; D3        ; A3         ; 3.000  ; 3.000  ; Rise       ; A3              ;
; D4        ; A3         ; 3.000  ; 3.000  ; Rise       ; A3              ;
; D5        ; A3         ; 3.000  ; 3.000  ; Rise       ; A3              ;
; D0        ; A4         ; 3.000  ; 3.000  ; Rise       ; A4              ;
; D1        ; A4         ; 3.000  ; 3.000  ; Rise       ; A4              ;
; D2        ; A4         ; 3.000  ; 3.000  ; Rise       ; A4              ;
; D3        ; A4         ; 3.000  ; 3.000  ; Rise       ; A4              ;
; D4        ; A4         ; 3.000  ; 3.000  ; Rise       ; A4              ;
; D5        ; A4         ; 3.000  ; 3.000  ; Rise       ; A4              ;
; D0        ; A5         ; 3.000  ; 3.000  ; Rise       ; A5              ;
; D1        ; A5         ; 3.000  ; 3.000  ; Rise       ; A5              ;
; D2        ; A5         ; 3.000  ; 3.000  ; Rise       ; A5              ;
; D3        ; A5         ; 3.000  ; 3.000  ; Rise       ; A5              ;
; D4        ; A5         ; 3.000  ; 3.000  ; Rise       ; A5              ;
; D5        ; A5         ; 3.000  ; 3.000  ; Rise       ; A5              ;
; D0        ; A6         ; 3.000  ; 3.000  ; Rise       ; A6              ;
; D1        ; A6         ; 3.000  ; 3.000  ; Rise       ; A6              ;
; D2        ; A6         ; 3.000  ; 3.000  ; Rise       ; A6              ;
; D3        ; A6         ; 3.000  ; 3.000  ; Rise       ; A6              ;
; D4        ; A6         ; 3.000  ; 3.000  ; Rise       ; A6              ;
; D5        ; A6         ; 3.000  ; 3.000  ; Rise       ; A6              ;
; D0        ; A7         ; 3.000  ; 3.000  ; Rise       ; A7              ;
; D1        ; A7         ; 3.000  ; 3.000  ; Rise       ; A7              ;
; D2        ; A7         ; 3.000  ; 3.000  ; Rise       ; A7              ;
; D3        ; A7         ; 3.000  ; 3.000  ; Rise       ; A7              ;
; D4        ; A7         ; 3.000  ; 3.000  ; Rise       ; A7              ;
; D5        ; A7         ; 3.000  ; 3.000  ; Rise       ; A7              ;
; D0        ; A8         ; 3.000  ; 3.000  ; Rise       ; A8              ;
; D1        ; A8         ; 3.000  ; 3.000  ; Rise       ; A8              ;
; D2        ; A8         ; 3.000  ; 3.000  ; Rise       ; A8              ;
; D3        ; A8         ; 3.000  ; 3.000  ; Rise       ; A8              ;
; D4        ; A8         ; 3.000  ; 3.000  ; Rise       ; A8              ;
; D5        ; A8         ; 3.000  ; 3.000  ; Rise       ; A8              ;
; D0        ; A9         ; 3.000  ; 3.000  ; Rise       ; A9              ;
; D1        ; A9         ; 3.000  ; 3.000  ; Rise       ; A9              ;
; D2        ; A9         ; 3.000  ; 3.000  ; Rise       ; A9              ;
; D3        ; A9         ; 3.000  ; 3.000  ; Rise       ; A9              ;
; D4        ; A9         ; 3.000  ; 3.000  ; Rise       ; A9              ;
; D5        ; A9         ; 3.000  ; 3.000  ; Rise       ; A9              ;
; D0        ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
; D1        ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
; D2        ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
; D3        ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
; D4        ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
; D5        ; CLK        ; 3.000  ; 3.000  ; Rise       ; CLK             ;
; KB_DATA   ; KB_CLK     ; -2.000 ; -2.000 ; Rise       ; KB_CLK          ;
; D0        ; nMREQ      ; 3.000  ; 3.000  ; Rise       ; nMREQ           ;
; D1        ; nMREQ      ; 3.000  ; 3.000  ; Rise       ; nMREQ           ;
; D2        ; nMREQ      ; 3.000  ; 3.000  ; Rise       ; nMREQ           ;
; D3        ; nMREQ      ; 3.000  ; 3.000  ; Rise       ; nMREQ           ;
; D4        ; nMREQ      ; 3.000  ; 3.000  ; Rise       ; nMREQ           ;
; D5        ; nMREQ      ; 3.000  ; 3.000  ; Rise       ; nMREQ           ;
; D0        ; nWR        ; 3.000  ; 3.000  ; Rise       ; nWR             ;
; D1        ; nWR        ; 3.000  ; 3.000  ; Rise       ; nWR             ;
; D2        ; nWR        ; 3.000  ; 3.000  ; Rise       ; nWR             ;
; D3        ; nWR        ; 3.000  ; 3.000  ; Rise       ; nWR             ;
; D4        ; nWR        ; 3.000  ; 3.000  ; Rise       ; nWR             ;
; D5        ; nWR        ; 3.000  ; 3.000  ; Rise       ; nWR             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; NV_A13    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A14    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A15    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A16    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A17    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; RAMCS     ; A0                    ; 18.800 ; 18.800 ; Rise       ; A0                    ;
; nCS_ROM   ; A0                    ; 18.000 ; 18.000 ; Rise       ; A0                    ;
; nYMZ      ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; RAMCS     ; A0                    ; 10.000 ; 10.000 ; Fall       ; A0                    ;
; nYMZ      ; A0                    ; 10.000 ; 10.000 ; Fall       ; A0                    ;
; NV_A13    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A14    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A15    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A16    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A17    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; RAMCS     ; A1                    ; 18.800 ; 18.800 ; Rise       ; A1                    ;
; nCS_ROM   ; A1                    ; 18.000 ; 18.000 ; Rise       ; A1                    ;
; nYMZ      ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; RAMCS     ; A1                    ; 10.000 ; 10.000 ; Fall       ; A1                    ;
; nYMZ      ; A1                    ; 10.000 ; 10.000 ; Fall       ; A1                    ;
; KBD0      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD1      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD2      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD3      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD4      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; NV_A13    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A14    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A15    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A16    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A17    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; RAMCS     ; A10                   ; 18.800 ; 18.800 ; Rise       ; A10                   ;
; nACIA0    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; nACIA1    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; nCS_ROM   ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD0      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD1      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD2      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD3      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD4      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; RAMCS     ; A10                   ; 10.800 ; 10.800 ; Fall       ; A10                   ;
; nACIA0    ; A10                   ; 10.000 ; 10.000 ; Fall       ; A10                   ;
; nACIA1    ; A10                   ; 10.000 ; 10.000 ; Fall       ; A10                   ;
; KBD0      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD1      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD2      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD3      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD4      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; NV_A13    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A14    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A15    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A16    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A17    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; RAMCS     ; A11                   ; 18.800 ; 18.800 ; Rise       ; A11                   ;
; nACIA0    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; nACIA1    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; nCS_ROM   ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD0      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD1      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD2      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD3      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD4      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; RAMCS     ; A11                   ; 10.800 ; 10.800 ; Fall       ; A11                   ;
; nACIA0    ; A11                   ; 10.000 ; 10.000 ; Fall       ; A11                   ;
; nACIA1    ; A11                   ; 10.000 ; 10.000 ; Fall       ; A11                   ;
; KBD0      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD1      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD2      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD3      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD4      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; NV_A13    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A14    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A15    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A16    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A17    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; RAMCS     ; A12                   ; 18.800 ; 18.800 ; Rise       ; A12                   ;
; nACIA0    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; nACIA1    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; nCS_ROM   ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD0      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD1      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD2      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD3      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD4      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; RAMCS     ; A12                   ; 10.800 ; 10.800 ; Fall       ; A12                   ;
; nACIA0    ; A12                   ; 10.000 ; 10.000 ; Fall       ; A12                   ;
; nACIA1    ; A12                   ; 10.000 ; 10.000 ; Fall       ; A12                   ;
; KBD0      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD1      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD2      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD3      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD4      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; NV_A13    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A14    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A15    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A16    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A17    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; RAMCS     ; A13                   ; 18.800 ; 18.800 ; Rise       ; A13                   ;
; nACIA0    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; nACIA1    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; nCS_ROM   ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD0      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD1      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD2      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD3      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD4      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; RAMCS     ; A13                   ; 10.800 ; 10.800 ; Fall       ; A13                   ;
; nACIA0    ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; nACIA1    ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; nCS_ROM   ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; KBD0      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD1      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD2      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD3      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD4      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; NV_A13    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A14    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A15    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A16    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A17    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; RAMCS     ; A14                   ; 18.800 ; 18.800 ; Rise       ; A14                   ;
; nACIA0    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; nACIA1    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; nCS_ROM   ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD0      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD1      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD2      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD3      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD4      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; RAMCS     ; A14                   ; 10.800 ; 10.800 ; Fall       ; A14                   ;
; nACIA0    ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; nACIA1    ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; nCS_ROM   ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; KBD0      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD1      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD2      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD3      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD4      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; NV_A13    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A14    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A15    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A16    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A17    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; RAMCS     ; A15                   ; 18.800 ; 18.800 ; Rise       ; A15                   ;
; nACIA0    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; nACIA1    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; nCS_ROM   ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD0      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD1      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD2      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD3      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD4      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; RAMCS     ; A15                   ; 10.800 ; 10.800 ; Fall       ; A15                   ;
; nACIA0    ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; nACIA1    ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; nCS_ROM   ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; NV_A13    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A14    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A15    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A16    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A17    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; RAMCS     ; A2                    ; 18.800 ; 18.800 ; Rise       ; A2                    ;
; nACIA0    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; nACIA1    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; nCS_ROM   ; A2                    ; 18.000 ; 18.000 ; Rise       ; A2                    ;
; nYMZ      ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; RAMCS     ; A2                    ; 10.800 ; 10.800 ; Fall       ; A2                    ;
; nACIA0    ; A2                    ; 10.000 ; 10.000 ; Fall       ; A2                    ;
; nACIA1    ; A2                    ; 10.000 ; 10.000 ; Fall       ; A2                    ;
; nYMZ      ; A2                    ; 10.000 ; 10.000 ; Fall       ; A2                    ;
; NV_A13    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A14    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A15    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A16    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A17    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; RAMCS     ; A3                    ; 18.800 ; 18.800 ; Rise       ; A3                    ;
; nACIA0    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; nACIA1    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; nCS_ROM   ; A3                    ; 18.000 ; 18.000 ; Rise       ; A3                    ;
; nYMZ      ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; RAMCS     ; A3                    ; 10.800 ; 10.800 ; Fall       ; A3                    ;
; nACIA0    ; A3                    ; 10.000 ; 10.000 ; Fall       ; A3                    ;
; nACIA1    ; A3                    ; 10.000 ; 10.000 ; Fall       ; A3                    ;
; nYMZ      ; A3                    ; 10.000 ; 10.000 ; Fall       ; A3                    ;
; NV_A13    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A14    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A15    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A16    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A17    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; RAMCS     ; A4                    ; 18.800 ; 18.800 ; Rise       ; A4                    ;
; nACIA0    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; nACIA1    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; nCS_ROM   ; A4                    ; 18.000 ; 18.000 ; Rise       ; A4                    ;
; RAMCS     ; A4                    ; 10.800 ; 10.800 ; Fall       ; A4                    ;
; nACIA0    ; A4                    ; 10.000 ; 10.000 ; Fall       ; A4                    ;
; nACIA1    ; A4                    ; 10.000 ; 10.000 ; Fall       ; A4                    ;
; NV_A13    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A14    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A15    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A16    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A17    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; RAMCS     ; A5                    ; 18.800 ; 18.800 ; Rise       ; A5                    ;
; nACIA0    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; nACIA1    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; nCS_ROM   ; A5                    ; 18.000 ; 18.000 ; Rise       ; A5                    ;
; nYMZ      ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; RAMCS     ; A5                    ; 10.800 ; 10.800 ; Fall       ; A5                    ;
; nACIA0    ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; nACIA1    ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; nYMZ      ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; NV_A13    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A14    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A15    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A16    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A17    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; RAMCS     ; A6                    ; 18.800 ; 18.800 ; Rise       ; A6                    ;
; nACIA0    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; nACIA1    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; nCS_ROM   ; A6                    ; 18.000 ; 18.000 ; Rise       ; A6                    ;
; nYMZ      ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; RAMCS     ; A6                    ; 10.800 ; 10.800 ; Fall       ; A6                    ;
; nACIA0    ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; nACIA1    ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; nYMZ      ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; NV_A13    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A14    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A15    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A16    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A17    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; RAMCS     ; A7                    ; 18.800 ; 18.800 ; Rise       ; A7                    ;
; nA7       ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nACIA0    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nACIA1    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nCS_ROM   ; A7                    ; 18.000 ; 18.000 ; Rise       ; A7                    ;
; nYMZ      ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; RAMCS     ; A7                    ; 10.800 ; 10.800 ; Fall       ; A7                    ;
; nA7       ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nACIA0    ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nACIA1    ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nYMZ      ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; KBD0      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD1      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD2      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD3      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD4      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; NV_A13    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A14    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A15    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A16    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A17    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; RAMCS     ; A8                    ; 18.800 ; 18.800 ; Rise       ; A8                    ;
; nACIA0    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; nACIA1    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; nCS_ROM   ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD0      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD1      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD2      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD3      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD4      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; RAMCS     ; A8                    ; 10.800 ; 10.800 ; Fall       ; A8                    ;
; nACIA0    ; A8                    ; 10.000 ; 10.000 ; Fall       ; A8                    ;
; nACIA1    ; A8                    ; 10.000 ; 10.000 ; Fall       ; A8                    ;
; KBD0      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD1      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD2      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD3      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD4      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; NV_A13    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A14    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A15    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A16    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A17    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; RAMCS     ; A9                    ; 18.800 ; 18.800 ; Rise       ; A9                    ;
; nACIA0    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; nACIA1    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; nCS_ROM   ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD0      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD1      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD2      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD3      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD4      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; RAMCS     ; A9                    ; 10.800 ; 10.800 ; Fall       ; A9                    ;
; nACIA0    ; A9                    ; 10.000 ; 10.000 ; Fall       ; A9                    ;
; nACIA1    ; A9                    ; 10.000 ; 10.000 ; Fall       ; A9                    ;
; CLK_YMZ   ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A13    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A14    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A15    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A16    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A17    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; RAMCS     ; CLK                   ; 18.800 ; 18.800 ; Rise       ; CLK                   ;
; nCS_ROM   ; CLK                   ; 18.000 ; 18.000 ; Rise       ; CLK                   ;
; KBD0      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD1      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD2      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD3      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD4      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; CLK_ACIA0 ; div_clock:inst5|inst8 ; 1.500  ;        ; Rise       ; div_clock:inst5|inst8 ;
; CLK_ACIA0 ; div_clock:inst5|inst8 ;        ; 1.500  ; Fall       ; div_clock:inst5|inst8 ;
; CLK_ACIA1 ; div_clock:inst5|inst9 ; 9.500  ; 9.500  ; Rise       ; div_clock:inst5|inst9 ;
; NV_A13    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A14    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A15    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A16    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A17    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; RAMCS     ; nMREQ                 ; 18.800 ; 18.800 ; Rise       ; nMREQ                 ;
; nACIA0    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; nACIA1    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; nCS_ROM   ; nMREQ                 ; 18.000 ; 18.000 ; Rise       ; nMREQ                 ;
; RAMCS     ; nMREQ                 ; 10.800 ; 10.800 ; Fall       ; nMREQ                 ;
; nACIA0    ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; nACIA1    ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; nCS_ROM   ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; NV_A13    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A14    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A15    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A16    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A17    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; RAMCS     ; nWR                   ; 18.800 ; 18.800 ; Rise       ; nWR                   ;
; nCS_ROM   ; nWR                   ; 18.000 ; 18.000 ; Rise       ; nWR                   ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; NV_A13    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A14    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A15    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A16    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; NV_A17    ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; RAMCS     ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; nCS_ROM   ; A0                    ; 18.000 ; 18.000 ; Rise       ; A0                    ;
; nYMZ      ; A0                    ; 10.000 ; 10.000 ; Rise       ; A0                    ;
; RAMCS     ; A0                    ; 10.000 ; 10.000 ; Fall       ; A0                    ;
; nYMZ      ; A0                    ; 10.000 ; 10.000 ; Fall       ; A0                    ;
; NV_A13    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A14    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A15    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A16    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; NV_A17    ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; RAMCS     ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; nCS_ROM   ; A1                    ; 18.000 ; 18.000 ; Rise       ; A1                    ;
; nYMZ      ; A1                    ; 10.000 ; 10.000 ; Rise       ; A1                    ;
; RAMCS     ; A1                    ; 10.000 ; 10.000 ; Fall       ; A1                    ;
; nYMZ      ; A1                    ; 10.000 ; 10.000 ; Fall       ; A1                    ;
; KBD0      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD1      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD2      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD3      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD4      ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; NV_A13    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A14    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A15    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A16    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; NV_A17    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; RAMCS     ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; nACIA0    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; nACIA1    ; A10                   ; 10.000 ; 10.000 ; Rise       ; A10                   ;
; nCS_ROM   ; A10                   ; 18.000 ; 18.000 ; Rise       ; A10                   ;
; KBD0      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD1      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD2      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD3      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; KBD4      ; A10                   ; 18.000 ; 18.000 ; Fall       ; A10                   ;
; RAMCS     ; A10                   ; 10.000 ; 10.000 ; Fall       ; A10                   ;
; nACIA0    ; A10                   ; 10.000 ; 10.000 ; Fall       ; A10                   ;
; nACIA1    ; A10                   ; 10.000 ; 10.000 ; Fall       ; A10                   ;
; KBD0      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD1      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD2      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD3      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD4      ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; NV_A13    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A14    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A15    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A16    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; NV_A17    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; RAMCS     ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; nACIA0    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; nACIA1    ; A11                   ; 10.000 ; 10.000 ; Rise       ; A11                   ;
; nCS_ROM   ; A11                   ; 18.000 ; 18.000 ; Rise       ; A11                   ;
; KBD0      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD1      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD2      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD3      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; KBD4      ; A11                   ; 18.000 ; 18.000 ; Fall       ; A11                   ;
; RAMCS     ; A11                   ; 10.000 ; 10.000 ; Fall       ; A11                   ;
; nACIA0    ; A11                   ; 10.000 ; 10.000 ; Fall       ; A11                   ;
; nACIA1    ; A11                   ; 10.000 ; 10.000 ; Fall       ; A11                   ;
; KBD0      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD1      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD2      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD3      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD4      ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; NV_A13    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A14    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A15    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A16    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; NV_A17    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; RAMCS     ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; nACIA0    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; nACIA1    ; A12                   ; 10.000 ; 10.000 ; Rise       ; A12                   ;
; nCS_ROM   ; A12                   ; 18.000 ; 18.000 ; Rise       ; A12                   ;
; KBD0      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD1      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD2      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD3      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; KBD4      ; A12                   ; 18.000 ; 18.000 ; Fall       ; A12                   ;
; RAMCS     ; A12                   ; 10.000 ; 10.000 ; Fall       ; A12                   ;
; nACIA0    ; A12                   ; 10.000 ; 10.000 ; Fall       ; A12                   ;
; nACIA1    ; A12                   ; 10.000 ; 10.000 ; Fall       ; A12                   ;
; KBD0      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD1      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD2      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD3      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; KBD4      ; A13                   ; 18.000 ; 18.000 ; Rise       ; A13                   ;
; NV_A13    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A14    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A15    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A16    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; NV_A17    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; RAMCS     ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; nACIA0    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; nACIA1    ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; nCS_ROM   ; A13                   ; 10.000 ; 10.000 ; Rise       ; A13                   ;
; KBD0      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD1      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD2      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD3      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; KBD4      ; A13                   ; 18.000 ; 18.000 ; Fall       ; A13                   ;
; RAMCS     ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; nACIA0    ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; nACIA1    ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; nCS_ROM   ; A13                   ; 10.000 ; 10.000 ; Fall       ; A13                   ;
; KBD0      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD1      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD2      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD3      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; KBD4      ; A14                   ; 18.000 ; 18.000 ; Rise       ; A14                   ;
; NV_A13    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A14    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A15    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A16    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; NV_A17    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; RAMCS     ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; nACIA0    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; nACIA1    ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; nCS_ROM   ; A14                   ; 10.000 ; 10.000 ; Rise       ; A14                   ;
; KBD0      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD1      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD2      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD3      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; KBD4      ; A14                   ; 18.000 ; 18.000 ; Fall       ; A14                   ;
; RAMCS     ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; nACIA0    ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; nACIA1    ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; nCS_ROM   ; A14                   ; 10.000 ; 10.000 ; Fall       ; A14                   ;
; KBD0      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD1      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD2      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD3      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; KBD4      ; A15                   ; 18.000 ; 18.000 ; Rise       ; A15                   ;
; NV_A13    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A14    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A15    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A16    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; NV_A17    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; RAMCS     ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; nACIA0    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; nACIA1    ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; nCS_ROM   ; A15                   ; 10.000 ; 10.000 ; Rise       ; A15                   ;
; KBD0      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD1      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD2      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD3      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; KBD4      ; A15                   ; 18.000 ; 18.000 ; Fall       ; A15                   ;
; RAMCS     ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; nACIA0    ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; nACIA1    ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; nCS_ROM   ; A15                   ; 10.000 ; 10.000 ; Fall       ; A15                   ;
; NV_A13    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A14    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A15    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A16    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; NV_A17    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; RAMCS     ; A2                    ; 10.800 ; 10.800 ; Rise       ; A2                    ;
; nACIA0    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; nACIA1    ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; nCS_ROM   ; A2                    ; 18.000 ; 18.000 ; Rise       ; A2                    ;
; nYMZ      ; A2                    ; 10.000 ; 10.000 ; Rise       ; A2                    ;
; RAMCS     ; A2                    ; 10.800 ; 10.800 ; Fall       ; A2                    ;
; nACIA0    ; A2                    ; 10.000 ; 10.000 ; Fall       ; A2                    ;
; nACIA1    ; A2                    ; 10.000 ; 10.000 ; Fall       ; A2                    ;
; nYMZ      ; A2                    ; 10.000 ; 10.000 ; Fall       ; A2                    ;
; NV_A13    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A14    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A15    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A16    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; NV_A17    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; RAMCS     ; A3                    ; 10.800 ; 10.800 ; Rise       ; A3                    ;
; nACIA0    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; nACIA1    ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; nCS_ROM   ; A3                    ; 18.000 ; 18.000 ; Rise       ; A3                    ;
; nYMZ      ; A3                    ; 10.000 ; 10.000 ; Rise       ; A3                    ;
; RAMCS     ; A3                    ; 10.800 ; 10.800 ; Fall       ; A3                    ;
; nACIA0    ; A3                    ; 10.000 ; 10.000 ; Fall       ; A3                    ;
; nACIA1    ; A3                    ; 10.000 ; 10.000 ; Fall       ; A3                    ;
; nYMZ      ; A3                    ; 10.000 ; 10.000 ; Fall       ; A3                    ;
; NV_A13    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A14    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A15    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A16    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; NV_A17    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; RAMCS     ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; nACIA0    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; nACIA1    ; A4                    ; 10.000 ; 10.000 ; Rise       ; A4                    ;
; nCS_ROM   ; A4                    ; 18.000 ; 18.000 ; Rise       ; A4                    ;
; RAMCS     ; A4                    ; 10.000 ; 10.000 ; Fall       ; A4                    ;
; nACIA0    ; A4                    ; 10.000 ; 10.000 ; Fall       ; A4                    ;
; nACIA1    ; A4                    ; 10.000 ; 10.000 ; Fall       ; A4                    ;
; NV_A13    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A14    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A15    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A16    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; NV_A17    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; RAMCS     ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; nACIA0    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; nACIA1    ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; nCS_ROM   ; A5                    ; 18.000 ; 18.000 ; Rise       ; A5                    ;
; nYMZ      ; A5                    ; 10.000 ; 10.000 ; Rise       ; A5                    ;
; RAMCS     ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; nACIA0    ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; nACIA1    ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; nYMZ      ; A5                    ; 10.000 ; 10.000 ; Fall       ; A5                    ;
; NV_A13    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A14    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A15    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A16    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; NV_A17    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; RAMCS     ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; nACIA0    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; nACIA1    ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; nCS_ROM   ; A6                    ; 18.000 ; 18.000 ; Rise       ; A6                    ;
; nYMZ      ; A6                    ; 10.000 ; 10.000 ; Rise       ; A6                    ;
; RAMCS     ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; nACIA0    ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; nACIA1    ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; nYMZ      ; A6                    ; 10.000 ; 10.000 ; Fall       ; A6                    ;
; NV_A13    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A14    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A15    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A16    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; NV_A17    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; RAMCS     ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nA7       ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nACIA0    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nACIA1    ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; nCS_ROM   ; A7                    ; 18.000 ; 18.000 ; Rise       ; A7                    ;
; nYMZ      ; A7                    ; 10.000 ; 10.000 ; Rise       ; A7                    ;
; RAMCS     ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nA7       ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nACIA0    ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nACIA1    ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; nYMZ      ; A7                    ; 10.000 ; 10.000 ; Fall       ; A7                    ;
; KBD0      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD1      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD2      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD3      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD4      ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; NV_A13    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A14    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A15    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A16    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; NV_A17    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; RAMCS     ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; nACIA0    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; nACIA1    ; A8                    ; 10.000 ; 10.000 ; Rise       ; A8                    ;
; nCS_ROM   ; A8                    ; 18.000 ; 18.000 ; Rise       ; A8                    ;
; KBD0      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD1      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD2      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD3      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; KBD4      ; A8                    ; 18.000 ; 18.000 ; Fall       ; A8                    ;
; RAMCS     ; A8                    ; 10.000 ; 10.000 ; Fall       ; A8                    ;
; nACIA0    ; A8                    ; 10.000 ; 10.000 ; Fall       ; A8                    ;
; nACIA1    ; A8                    ; 10.000 ; 10.000 ; Fall       ; A8                    ;
; KBD0      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD1      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD2      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD3      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD4      ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; NV_A13    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A14    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A15    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A16    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; NV_A17    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; RAMCS     ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; nACIA0    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; nACIA1    ; A9                    ; 10.000 ; 10.000 ; Rise       ; A9                    ;
; nCS_ROM   ; A9                    ; 18.000 ; 18.000 ; Rise       ; A9                    ;
; KBD0      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD1      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD2      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD3      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; KBD4      ; A9                    ; 18.000 ; 18.000 ; Fall       ; A9                    ;
; RAMCS     ; A9                    ; 10.000 ; 10.000 ; Fall       ; A9                    ;
; nACIA0    ; A9                    ; 10.000 ; 10.000 ; Fall       ; A9                    ;
; nACIA1    ; A9                    ; 10.000 ; 10.000 ; Fall       ; A9                    ;
; CLK_YMZ   ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A13    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A14    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A15    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A16    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; NV_A17    ; CLK                   ; 10.000 ; 10.000 ; Rise       ; CLK                   ;
; RAMCS     ; CLK                   ; 18.800 ; 18.800 ; Rise       ; CLK                   ;
; nCS_ROM   ; CLK                   ; 18.000 ; 18.000 ; Rise       ; CLK                   ;
; KBD0      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD1      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD2      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD3      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; KBD4      ; KB_LATCH              ; 26.000 ; 26.000 ; Rise       ; KB_LATCH              ;
; CLK_ACIA0 ; div_clock:inst5|inst8 ; 1.500  ;        ; Rise       ; div_clock:inst5|inst8 ;
; CLK_ACIA0 ; div_clock:inst5|inst8 ;        ; 1.500  ; Fall       ; div_clock:inst5|inst8 ;
; CLK_ACIA1 ; div_clock:inst5|inst9 ; 9.500  ; 9.500  ; Rise       ; div_clock:inst5|inst9 ;
; NV_A13    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A14    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A15    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A16    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; NV_A17    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; RAMCS     ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; nACIA0    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; nACIA1    ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; nCS_ROM   ; nMREQ                 ; 10.000 ; 10.000 ; Rise       ; nMREQ                 ;
; RAMCS     ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; nACIA0    ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; nACIA1    ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; nCS_ROM   ; nMREQ                 ; 10.000 ; 10.000 ; Fall       ; nMREQ                 ;
; NV_A13    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A14    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A15    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A16    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; NV_A17    ; nWR                   ; 10.000 ; 10.000 ; Rise       ; nWR                   ;
; RAMCS     ; nWR                   ; 18.800 ; 18.800 ; Rise       ; nWR                   ;
; nCS_ROM   ; nWR                   ; 18.000 ; 18.000 ; Rise       ; nWR                   ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; nIORQ      ; nYMZ        ;        ; 10.000 ; 10.000 ;        ;
; nM1        ; RAMCS       ;        ; 10.800 ; 10.800 ;        ;
; nM1        ; nCS_ROM     ; 10.000 ;        ;        ; 10.000 ;
; nRFSH      ; RAMCS       ; 10.000 ;        ;        ; 10.000 ;
; nRFSH      ; nCS_ROM     ; 10.000 ;        ;        ; 10.000 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; nIORQ      ; nYMZ        ;        ; 10.000 ; 10.000 ;        ;
; nM1        ; RAMCS       ;        ; 10.000 ; 10.000 ;        ;
; nM1        ; nCS_ROM     ; 10.000 ;        ;        ; 10.000 ;
; nRFSH      ; RAMCS       ; 10.000 ;        ;        ; 10.000 ;
; nRFSH      ; nCS_ROM     ; 10.000 ;        ;        ; 10.000 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; CLK                   ; CLK                   ; 1        ; 0        ; 0        ; 0        ;
; CLK_BAUD              ; CLK_BAUD              ; 1        ; 0        ; 0        ; 0        ;
; div_clock:inst5|inst8 ; CLK_BAUD              ; 1        ; 1        ; 0        ; 0        ;
; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; 1        ; 0        ; 0        ; 0        ;
; div_clock:inst5|inst9 ; div_clock:inst5|inst8 ; 1        ; 1        ; 0        ; 0        ;
; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; 1        ; 0        ; 0        ; 0        ;
; KB_CLK                ; KB_CLK                ; 39       ; 0        ; 0        ; 0        ;
; KB_CLK                ; KB_LATCH              ; 40       ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; CLK                   ; CLK                   ; 1        ; 0        ; 0        ; 0        ;
; CLK_BAUD              ; CLK_BAUD              ; 1        ; 0        ; 0        ; 0        ;
; div_clock:inst5|inst8 ; CLK_BAUD              ; 1        ; 1        ; 0        ; 0        ;
; div_clock:inst5|inst8 ; div_clock:inst5|inst8 ; 1        ; 0        ; 0        ; 0        ;
; div_clock:inst5|inst9 ; div_clock:inst5|inst8 ; 1        ; 1        ; 0        ; 0        ;
; div_clock:inst5|inst9 ; div_clock:inst5|inst9 ; 1        ; 0        ; 0        ; 0        ;
; KB_CLK                ; KB_CLK                ; 39       ; 0        ; 0        ; 0        ;
; KB_CLK                ; KB_LATCH              ; 40       ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 157   ; 157  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 154   ; 154  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 27 13:01:37 2022
Info: Command: quartus_sta Minitel -c Minitel
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Minitel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KB_CLK KB_CLK
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_BAUD CLK_BAUD
    Info (332105): create_clock -period 1.000 -name KB_LATCH KB_LATCH
    Info (332105): create_clock -period 1.000 -name div_clock:inst5|inst8 div_clock:inst5|inst8
    Info (332105): create_clock -period 1.000 -name A0 A0
    Info (332105): create_clock -period 1.000 -name A1 A1
    Info (332105): create_clock -period 1.000 -name A2 A2
    Info (332105): create_clock -period 1.000 -name A3 A3
    Info (332105): create_clock -period 1.000 -name A6 A6
    Info (332105): create_clock -period 1.000 -name A7 A7
    Info (332105): create_clock -period 1.000 -name nMREQ nMREQ
    Info (332105): create_clock -period 1.000 -name A4 A4
    Info (332105): create_clock -period 1.000 -name A5 A5
    Info (332105): create_clock -period 1.000 -name A15 A15
    Info (332105): create_clock -period 1.000 -name A14 A14
    Info (332105): create_clock -period 1.000 -name A13 A13
    Info (332105): create_clock -period 1.000 -name A12 A12
    Info (332105): create_clock -period 1.000 -name A11 A11
    Info (332105): create_clock -period 1.000 -name A10 A10
    Info (332105): create_clock -period 1.000 -name A9 A9
    Info (332105): create_clock -period 1.000 -name A8 A8
    Info (332105): create_clock -period 1.000 -name nWR nWR
    Info (332105): create_clock -period 1.000 -name div_clock:inst5|inst9 div_clock:inst5|inst9
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.000      -351.000 KB_CLK 
    Info (332119):    -9.000        -9.000 CLK 
    Info (332119):    -9.000        -9.000 div_clock:inst5|inst9 
    Info (332119):    -4.000      -160.000 KB_LATCH 
    Info (332119):    -1.500        -1.500 div_clock:inst5|inst8 
    Info (332119):    -1.000        -1.000 CLK_BAUD 
Info (332146): Worst-case hold slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500        -3.500 CLK_BAUD 
    Info (332119):    -3.000        -3.000 div_clock:inst5|inst8 
    Info (332119):     0.000         0.000 KB_LATCH 
    Info (332119):     5.000         0.000 CLK 
    Info (332119):     5.000         0.000 KB_CLK 
    Info (332119):     5.000         0.000 div_clock:inst5|inst9 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500      -280.000 KB_CLK 
    Info (332119):    -3.500      -280.000 KB_LATCH 
    Info (332119):    -3.500       -49.000 CLK 
    Info (332119):    -3.500       -42.000 A0 
    Info (332119):    -3.500       -42.000 A1 
    Info (332119):    -3.500       -42.000 A10 
    Info (332119):    -3.500       -42.000 A11 
    Info (332119):    -3.500       -42.000 A12 
    Info (332119):    -3.500       -42.000 A13 
    Info (332119):    -3.500       -42.000 A14 
    Info (332119):    -3.500       -42.000 A15 
    Info (332119):    -3.500       -42.000 A2 
    Info (332119):    -3.500       -42.000 A3 
    Info (332119):    -3.500       -42.000 A4 
    Info (332119):    -3.500       -42.000 A5 
    Info (332119):    -3.500       -42.000 A6 
    Info (332119):    -3.500       -42.000 A7 
    Info (332119):    -3.500       -42.000 A8 
    Info (332119):    -3.500       -42.000 A9 
    Info (332119):    -3.500       -42.000 nMREQ 
    Info (332119):    -3.500       -42.000 nWR 
    Info (332119):    -3.500        -7.000 CLK_BAUD 
    Info (332119):    -3.500        -7.000 div_clock:inst5|inst8 
    Info (332119):    -3.500        -7.000 div_clock:inst5|inst9 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 379 megabytes
    Info: Processing ended: Tue Dec 27 13:01:38 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


