Transceiver Bank,Associated Net Name,Connections,,,
MGT_BANK_115,GTXE2_CHANNEL_X0Y0,PCIe7,,,
MGT_BANK_115,GTXE2_CHANNEL_X0Y1,PCIe6,,,
MGT_BANK_115,GTXE2_CHANNEL_X0Y2,PCIe5,,,
MGT_BANK_115,GTXE2_CHANNEL_X0Y3,PCIe4,,,
MGT_BANK_115,MGTREFCLK0,N/C,,,
MGT_BANK_115,MGTREFCLK1,PCIe_CLK,,,
MGT_BANK_116,GTXE2_CHANNEL_X0Y4,PCIe3,,,
MGT_BANK_116,GTXE2_CHANNEL_X0Y5,PCIe2,,,
MGT_BANK_116,GTXE2_CHANNEL_X0Y6,PCIe1,,,
MGT_BANK_116,GTXE2_CHANNEL_X0Y7,PCIe0,,,
MGT_BANK_116,MGTREFCLK0,Si5326,,,
MGT_BANK_116,MGTREFCLK1,FMC LPC GBT_CLK0,,,
MGT_BANK_117,GTXE2_CHANNEL_X0Y8,SMA,,,
MGT_BANK_117,GTXE2_CHANNEL_X0Y9,SGMII,,,
MGT_BANK_117,GTXE2_CHANNEL_X0Y10,SFP+,,,
MGT_BANK_117,GTXE2_CHANNEL_X0Y11,FMC LPC DP0,,,
MGT_BANK_117,MGTREFCLK0,SGMII_CLK,,,
MGT_BANK_117,MGTREFCLK1,SMA_CLK,,,
MGT_BANK_118,GTXE2_CHANNEL_X0Y12,FMC HPC DP0,,,
MGT_BANK_118,GTXE2_CHANNEL_X0Y13,FMC HPC DP1,,,
MGT_BANK_118,GTXE2_CHANNEL_X0Y14,FMC HPC DP2,,,
MGT_BANK_118,GTXE2_CHANNEL_X0Y15,FMC HPC DP3,,,
MGT_BANK_118,MGTREFCLK0,FMC HPC GBT_CLK0,,,
MGT_BANK_118,MGTREFCLK1,FMC HPC GBT_CLK1,,,
,,,,,
,,,,,
PCIe Edge Connector Connections,,,,,
Schematic Net Name,FPGA Pin (U1),PCIe Edge Connector Pin,PCIe Edge Pin Name,Function,FFG900 Placement
PCIE_RX0_P,M6,B14,PETp0,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y7
PCIE_RX0_N,M5,B15,PETn0,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y7
PCIE_RX1_P,P6,B19,PETp1,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y6
PCIE_RX1_N,P5,B20,PETn1,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y6
PCIE_RX2_P,R4,B23,PETp2,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y5
PCIE_RX2_N,R3,B24,PETn2,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y5
PCIE_RX3_P,T6,B27,PETp3,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y4
PCIE_RX3_N,T5,B28,PETn3,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y4
PCIE_RX4_P,V6,B33,PETp4,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y3
PCIE_RX4_N,V5,B34,PETn4,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y3
PCIE_RX5_P,W4,B37,PETp5,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y2
PCIE_RX5_N,W3,B38,PETn5,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y2
PCIE_RX6_P,Y6,B41,PETp6,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y1
PCIE_RX6_N,Y5,B42,PETn6,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y1
PCIE_RX7_P,AA4,B45,PETp7,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y0
PCIE_RX7_N,AA3,B46,PETn7,Integrated Endpoint block receive pair,GTXE2_CHANNEL_X0Y0
PCIE_TX0_P,L4,A16,PERp0,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y7
PCIE_TX0_N,L3,A17,PERn0,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y7
PCIE_TX1_P,M2,A21,PERp1,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y6
PCIE_TX1_N,M1,A22,PERn1,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y6
PCIE_TX2_P,N4,A25,PERp2,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y5
PCIE_TX2_N,N3,A26,PERn2,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y5
PCIE_TX3_P,P2,A29,PERp3,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y4
PCIE_TX3_N,P1,A30,PERn3,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y4
PCIE_TX4_P,T2,A35,PERp4,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y3
PCIE_TX4_N,T1,A36,PERn4,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y3
PCIE_TX5_P,U4,A39,PERp5,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y2
PCIE_TX5_N,U3,A40,PERn5,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y2
PCIE_TX6_P,V2,A43,PERp6,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y1
PCIE_TX6_N,V1,A44,PERn6,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y1
PCIE_TX7_P,Y2,A47,PERp7,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y0
PCIE_TX7_N,Y1,A48,PERn7,Integrated Endpoint block transmit pair,GTXE2_CHANNEL_X0Y0
PCIE_CLK_QO_P,U8,A13,REFCLK+,Integrated Endpoint block differential clock pair from PCIe MGT_BANK_115,MGT_BANK_115
PCIE_CLK_QO_N,U7,A14,REFCLK-,Integrated Endpoint block differential clock pair from PCIe MGT_BANK_115,MGT_BANK_115
PCIE_PRSNT_B,J32 2/4/6,A1,PRSNT#1,J42 Lane Size Select jumper,N/A
PCIE_WAKE_B,F23,B11,WAKE#,"Integrated Endpoint block wake signal,not connected on KC705 board",N/A
PCIE_PERST_B,G25,A11,PERST,Integrated Endpoint block reset signal,N/A
,,,,,
GTX Quad 115 PCIe Edge Connector Connections,,,,,
Quad 115 Pin Name,FPGA Pin (U1), Schematic Net Name, PCIe Edge Connector Pin,PCIe Edge Pin Name,FFG900 Placement
MGTXTXP0_115_Y2,Y2,PCIE_TX7_P,A47,PERp7,GTXE2_CHANNEL_X0Y0
MGTXTXN0_115_Y1,Y1,PCIE_TX7_N,A48,PERn7,GTXE2_CHANNEL_X0Y0
MGTXRXP0_115_AA4,AA4,PCIE_RX7_P,B45,PETp7,GTXE2_CHANNEL_X0Y0
MGTXRXN0_115_AA3,AA3,PCIE_RX7_N,B46,PETn7,GTXE2_CHANNEL_X0Y0
MGTXTXP1_115_V2,V2,PCIE_TX6_P,A43,PERp6,GTXE2_CHANNEL_X0Y1
MGTXTXN1_115_V1,V1,PCIE_TX6_N,A44,PERn6,GTXE2_CHANNEL_X0Y1
MGTXRXP1_115_Y6,Y6,PCIE_RX6_P,B41,PETp6,GTXE2_CHANNEL_X0Y1
MGTXRXN1_115_Y5,Y5,PCIE_RX6_N,B42,PETn6,GTXE2_CHANNEL_X0Y1
MGTXTXP2_115_U4,U4,PCIE_TX5_P,A39,PERp5,GTXE2_CHANNEL_X0Y2
MGTXTXN2_115_U3,U3,PCIE_TX5_N,A40,PERn5,GTXE2_CHANNEL_X0Y2
MGTXRXP2_115_W4,W4,PCIE_RX5_P,B37,PETp5,GTXE2_CHANNEL_X0Y2
MGTXRXN2_115_W3,W3,PCIE_RX5_N,B38,PETn5,GTXE2_CHANNEL_X0Y2
MGTXTXP3_115_T2,T2,PCIE_TX4_P,A35,PERp4,GTXE2_CHANNEL_X0Y3
MGTXTXN3_115_T1,T1,PCIE_TX4_N,A36,PERn4,GTXE2_CHANNEL_X0Y3
MGTXRXP3_115_V6,V6,PCIE_RX4_P,B33,PETp4,GTXE2_CHANNEL_X0Y3
MGTXRXN3_115_V5,V5,PCIE_RX4_N,B34,PETn4,GTXE2_CHANNEL_X0Y3
MGTREFCLK0P_115_R8,R8,NC,NC,,MGT_BANK_115
MGTREFCLK0N_115_R7,R7,NC,NC,,MGT_BANK_115
MGTREFCLK1P_115_U8,U8,PCIE_CLK_QO_P,A13,REFCLK+,MGT_BANK_115
MGTREFCLK1N_115_U7,U7,PCIE_CLK_QO_N,A14,REFCLK-,MGT_BANK_115
MGTAVTTRCAL_115_W7,W7,NC,NC,MGTAVTT,MGT_BANK_115
MGTRREF_115_W8,W8,NC,NC,100 ohm P/U to MGTAVTT,MGT_BANK_115
MGTXTXP0_116_P2,P2,PCIE_TX3_P,A29,PERp3,GTXE2_CHANNEL_X0Y4
MGTXTXN0_116_P1,P1,PCIE_TX3_N,A30,PERn3,GTXE2_CHANNEL_X0Y4
MGTXRXP0_116_T6,T6,PCIE_RX3_P,B27,PETp3,GTXE2_CHANNEL_X0Y4
MGTXRXN0_116_T5,T5,PCIE_RX3_N,B28,PETn3,GTXE2_CHANNEL_X0Y4
MGTXTXP1_116_N4,N4,PCIE_TX2_P,A25,PERp2,GTXE2_CHANNEL_X0Y5
MGTXTXN1_116_N3,N3,PCIE_TX2_N,A26,PERn2,GTXE2_CHANNEL_X0Y5
MGTXRXP1_116_R4,R4,PCIE_RX2_P,B23,PETp2,GTXE2_CHANNEL_X0Y5
MGTXRXN1_116_R3,R3,PCIE_RX2_N,B24,PETn2,GTXE2_CHANNEL_X0Y5
MGTXTXP2_116_M2,M2,PCIE_TX1_P,A21,PERp1,GTXE2_CHANNEL_X0Y6
MGTXTXN2_116_M1,M1,PCIE_TX1_N,A22,PERn1,GTXE2_CHANNEL_X0Y6
MGTXRXP2_116_P6,P6,PCIE_RX1_P,B19,PETp1,GTXE2_CHANNEL_X0Y6
MGTXRXN2_116_P5,P5,PCIE_RX1_N,B20,PETn1,GTXE2_CHANNEL_X0Y6
MGTXTXP3_116_L4,L4,PCIE_TX0_P,A16,PERp0,GTXE2_CHANNEL_X0Y7
MGTXTXN3_116_L3,L3,PCIE_TX0_N,A17,PERn0,GTXE2_CHANNEL_X0Y7
MGTXRXP3_116_M6,M6,PCIE_RX0_P,B14,PETp0,GTXE2_CHANNEL_X0Y7
MGTXRXN3_116_M5,M5,PCIE_RX0_N,B15,PETn0,GTXE2_CHANNEL_X0Y7
MGTREFCLK0P_116_L8,L8,NC,NC,SI5326_OUT_C_P,MGT_BANK_116
MGTREFCLK0N_116_L7,L7,NC,NC,SI5326_OUT_C_N,MGT_BANK_116
MGTREFCLK1P_116_N8,N8,NC,NC,FMC_LPC_GBTCLK0_M2C_C_P,MGT_BANK_116
MGTREFCLK1N_116_N7,N7,NC,NC,FMC_LPC_GBTCLK0_M2C_C_N,MGT_BANK_116
