<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(420,210)" to="(420,280)"/>
    <wire from="(450,870)" to="(640,870)"/>
    <wire from="(620,680)" to="(670,680)"/>
    <wire from="(500,360)" to="(550,360)"/>
    <wire from="(260,300)" to="(310,300)"/>
    <wire from="(430,370)" to="(430,380)"/>
    <wire from="(200,600)" to="(250,600)"/>
    <wire from="(670,680)" to="(670,760)"/>
    <wire from="(220,730)" to="(310,730)"/>
    <wire from="(420,210)" to="(440,210)"/>
    <wire from="(300,600)" to="(300,640)"/>
    <wire from="(310,730)" to="(310,770)"/>
    <wire from="(480,620)" to="(480,660)"/>
    <wire from="(480,700)" to="(480,740)"/>
    <wire from="(200,730)" to="(220,730)"/>
    <wire from="(550,190)" to="(550,250)"/>
    <wire from="(300,640)" to="(380,640)"/>
    <wire from="(300,600)" to="(380,600)"/>
    <wire from="(310,770)" to="(390,770)"/>
    <wire from="(310,730)" to="(390,730)"/>
    <wire from="(480,660)" to="(560,660)"/>
    <wire from="(480,700)" to="(560,700)"/>
    <wire from="(160,170)" to="(230,170)"/>
    <wire from="(420,280)" to="(420,340)"/>
    <wire from="(250,600)" to="(250,850)"/>
    <wire from="(260,300)" to="(260,370)"/>
    <wire from="(830,780)" to="(830,790)"/>
    <wire from="(500,190)" to="(550,190)"/>
    <wire from="(250,600)" to="(300,600)"/>
    <wire from="(370,280)" to="(420,280)"/>
    <wire from="(640,800)" to="(640,870)"/>
    <wire from="(470,740)" to="(470,750)"/>
    <wire from="(550,290)" to="(550,360)"/>
    <wire from="(640,800)" to="(700,800)"/>
    <wire from="(260,370)" to="(430,370)"/>
    <wire from="(220,890)" to="(390,890)"/>
    <wire from="(230,170)" to="(230,260)"/>
    <wire from="(160,370)" to="(260,370)"/>
    <wire from="(440,620)" to="(480,620)"/>
    <wire from="(220,730)" to="(220,890)"/>
    <wire from="(550,250)" to="(570,250)"/>
    <wire from="(550,290)" to="(570,290)"/>
    <wire from="(670,760)" to="(700,760)"/>
    <wire from="(420,340)" to="(440,340)"/>
    <wire from="(450,750)" to="(470,750)"/>
    <wire from="(230,170)" to="(440,170)"/>
    <wire from="(430,380)" to="(440,380)"/>
    <wire from="(250,850)" to="(390,850)"/>
    <wire from="(470,740)" to="(480,740)"/>
    <wire from="(760,780)" to="(830,780)"/>
    <wire from="(230,260)" to="(310,260)"/>
    <wire from="(630,270)" to="(770,270)"/>
    <comp lib="1" loc="(500,190)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(630,270)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(450,750)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(620,680)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(534,793)" name="Text">
      <a name="text" val="XOR Using NOR"/>
    </comp>
    <comp lib="0" loc="(770,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(500,360)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(160,170)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(200,600)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(336,210)" name="Text">
      <a name="text" val="XOR Using NAND"/>
    </comp>
    <comp lib="0" loc="(160,370)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(760,780)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(830,780)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(450,870)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(370,280)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(200,730)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(440,620)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
