# 5. 代码复用



## Verilog中有关代码复用的语法

### 连接符“{}”

```verilog
{4{1'b1}}
{5'd6, 5'd8}
```

### 参数型常量定义

​	`parameter 参数名 = 表达式`或者`localparam 参数名 = 表达式`，例子如下：

```verilog
parameter DATA_WIDTH = 20;
```

### function函数定义

​	函数内部语句只能写组合逻辑

```verilog
function [7:0] adder;
    input [6:0] a;
    input [6:0] b;
    begin
        adder = a + b;
    end
endfunction
```

### for语句

​	语法格式如下：

```verilog
for(表达式1; 表达式2; 表达式3) begin
	循环执行语句
end
```

​	例子如下：

```verilog
module for_test_top(
    input                   sys_clk     ,
    input                   sys_rst_n   ,
    input           [7:0]   indata_a    ,
    output  reg     [7:0]   outdata_b   
    );
    integer i;
    always@(posedge sys_clk or negedge sys_rst_n)begin
        if(!sys_rst_n)
            outdata_b <= indata_a;
        else begin
            for(i=0;i<7;i=i+1)begin
                outdata_b[i] <= outdata_b[i+1];
            end
            outdata_b[7] <= outdata_b[0];
        end    
    end
endmodule
```

### generate-for语句

​	1、必须使用genvar定义一个正整数变量

​	2、for里面的内嵌语句，必须写在begin-end里面

​	3、begin-end需要定义名字

​	语法如下：

```verilog
genvar i;
generate
    for(i = 0; i < 10; i=i+1) begin
        语句;
    end
endgenerate
```

​	示例如下：

```verilog
module half_addr(
    input   a   ,
    input   b   ,
    output  bin ,
    output  sum
);
    assign sum = a^b;
    assign bin = a&b; 
endmodule

module generate_test_top(
    input   [3:0]   add_a,
    input   [3:0]   add_b,
    output  [3:0]   bin,
    output  [3:0]   sum
    );
    genvar i;
    generate
        for(i=0;i<4;i=i+1)begin:half_addr_f
             half_addr u_half_addr(
                    .a      (add_a[i]   ),
                    .b      (add_b[i]   ),
                    .bin    (bin[i]     ),
                    .sum    (sum[i]     )             
                    );
        end
    endgenerate  
endmodule
```

