// Generated by CIRCT firtool-1.62.1
module Im2ColStreamerNCHW(
  input        clock,
               reset,
  input  [7:0] io_in_0,
               io_in_1,
               io_in_2,
               io_in_3,
               io_in_4,
               io_in_5,
               io_in_6,
               io_in_7,
               io_in_8,
               io_in_9,
               io_in_10,
               io_in_11,
               io_in_12,
               io_in_13,
               io_in_14,
               io_in_15,
               io_in_16,
               io_in_17,
               io_in_18,
               io_in_19,
               io_in_20,
               io_in_21,
               io_in_22,
               io_in_23,
               io_in_24,
               io_in_25,
               io_in_26,
               io_in_27,
               io_in_28,
               io_in_29,
               io_in_30,
               io_in_31,
               io_in_32,
               io_in_33,
               io_in_34,
               io_in_35,
               io_in_36,
               io_in_37,
               io_in_38,
               io_in_39,
               io_in_40,
               io_in_41,
               io_in_42,
               io_in_43,
               io_in_44,
               io_in_45,
               io_in_46,
               io_in_47,
               io_in_48,
               io_in_49,
               io_in_50,
               io_in_51,
               io_in_52,
               io_in_53,
               io_in_54,
               io_in_55,
               io_in_56,
               io_in_57,
               io_in_58,
               io_in_59,
               io_in_60,
               io_in_61,
               io_in_62,
               io_in_63,
               io_in_64,
               io_in_65,
               io_in_66,
               io_in_67,
               io_in_68,
               io_in_69,
               io_in_70,
               io_in_71,
               io_in_72,
               io_in_73,
               io_in_74,
               io_in_75,
               io_in_76,
               io_in_77,
               io_in_78,
               io_in_79,
               io_in_80,
               io_in_81,
               io_in_82,
               io_in_83,
               io_in_84,
               io_in_85,
               io_in_86,
               io_in_87,
               io_in_88,
               io_in_89,
               io_in_90,
               io_in_91,
               io_in_92,
               io_in_93,
               io_in_94,
               io_in_95,
               io_in_96,
               io_in_97,
               io_in_98,
               io_in_99,
               io_in_100,
               io_in_101,
               io_in_102,
               io_in_103,
               io_in_104,
               io_in_105,
               io_in_106,
               io_in_107,
               io_in_108,
               io_in_109,
               io_in_110,
               io_in_111,
               io_in_112,
               io_in_113,
               io_in_114,
               io_in_115,
               io_in_116,
               io_in_117,
               io_in_118,
               io_in_119,
               io_in_120,
               io_in_121,
               io_in_122,
               io_in_123,
               io_in_124,
               io_in_125,
               io_in_126,
               io_in_127,
               io_in_128,
               io_in_129,
               io_in_130,
               io_in_131,
               io_in_132,
               io_in_133,
               io_in_134,
               io_in_135,
               io_in_136,
               io_in_137,
               io_in_138,
               io_in_139,
               io_in_140,
               io_in_141,
               io_in_142,
               io_in_143,
               io_in_144,
               io_in_145,
               io_in_146,
               io_in_147,
               io_in_148,
               io_in_149,
               io_in_150,
               io_in_151,
               io_in_152,
               io_in_153,
               io_in_154,
               io_in_155,
               io_in_156,
               io_in_157,
               io_in_158,
               io_in_159,
               io_in_160,
               io_in_161,
               io_in_162,
               io_in_163,
               io_in_164,
               io_in_165,
               io_in_166,
               io_in_167,
               io_in_168,
               io_in_169,
               io_in_170,
               io_in_171,
               io_in_172,
               io_in_173,
               io_in_174,
               io_in_175,
               io_in_176,
               io_in_177,
               io_in_178,
               io_in_179,
               io_in_180,
               io_in_181,
               io_in_182,
               io_in_183,
               io_in_184,
               io_in_185,
               io_in_186,
               io_in_187,
               io_in_188,
               io_in_189,
               io_in_190,
               io_in_191,
               io_in_192,
               io_in_193,
               io_in_194,
               io_in_195,
               io_in_196,
               io_in_197,
               io_in_198,
               io_in_199,
  input  [2:0] io_oh,
               io_ow,
  input        io_start,
  output [7:0] io_a_out,
  output       io_valid
);

  reg               running;
  reg  [6:0]        kIdx;
  wire [6:0]        rem = kIdx % 7'h9;
  wire [3:0]        kwIdx = rem[3:0] % 4'h3;
  wire [255:0][7:0] _GEN =
    {{io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_199},
     {io_in_198},
     {io_in_197},
     {io_in_196},
     {io_in_195},
     {io_in_194},
     {io_in_193},
     {io_in_192},
     {io_in_191},
     {io_in_190},
     {io_in_189},
     {io_in_188},
     {io_in_187},
     {io_in_186},
     {io_in_185},
     {io_in_184},
     {io_in_183},
     {io_in_182},
     {io_in_181},
     {io_in_180},
     {io_in_179},
     {io_in_178},
     {io_in_177},
     {io_in_176},
     {io_in_175},
     {io_in_174},
     {io_in_173},
     {io_in_172},
     {io_in_171},
     {io_in_170},
     {io_in_169},
     {io_in_168},
     {io_in_167},
     {io_in_166},
     {io_in_165},
     {io_in_164},
     {io_in_163},
     {io_in_162},
     {io_in_161},
     {io_in_160},
     {io_in_159},
     {io_in_158},
     {io_in_157},
     {io_in_156},
     {io_in_155},
     {io_in_154},
     {io_in_153},
     {io_in_152},
     {io_in_151},
     {io_in_150},
     {io_in_149},
     {io_in_148},
     {io_in_147},
     {io_in_146},
     {io_in_145},
     {io_in_144},
     {io_in_143},
     {io_in_142},
     {io_in_141},
     {io_in_140},
     {io_in_139},
     {io_in_138},
     {io_in_137},
     {io_in_136},
     {io_in_135},
     {io_in_134},
     {io_in_133},
     {io_in_132},
     {io_in_131},
     {io_in_130},
     {io_in_129},
     {io_in_128},
     {io_in_127},
     {io_in_126},
     {io_in_125},
     {io_in_124},
     {io_in_123},
     {io_in_122},
     {io_in_121},
     {io_in_120},
     {io_in_119},
     {io_in_118},
     {io_in_117},
     {io_in_116},
     {io_in_115},
     {io_in_114},
     {io_in_113},
     {io_in_112},
     {io_in_111},
     {io_in_110},
     {io_in_109},
     {io_in_108},
     {io_in_107},
     {io_in_106},
     {io_in_105},
     {io_in_104},
     {io_in_103},
     {io_in_102},
     {io_in_101},
     {io_in_100},
     {io_in_99},
     {io_in_98},
     {io_in_97},
     {io_in_96},
     {io_in_95},
     {io_in_94},
     {io_in_93},
     {io_in_92},
     {io_in_91},
     {io_in_90},
     {io_in_89},
     {io_in_88},
     {io_in_87},
     {io_in_86},
     {io_in_85},
     {io_in_84},
     {io_in_83},
     {io_in_82},
     {io_in_81},
     {io_in_80},
     {io_in_79},
     {io_in_78},
     {io_in_77},
     {io_in_76},
     {io_in_75},
     {io_in_74},
     {io_in_73},
     {io_in_72},
     {io_in_71},
     {io_in_70},
     {io_in_69},
     {io_in_68},
     {io_in_67},
     {io_in_66},
     {io_in_65},
     {io_in_64},
     {io_in_63},
     {io_in_62},
     {io_in_61},
     {io_in_60},
     {io_in_59},
     {io_in_58},
     {io_in_57},
     {io_in_56},
     {io_in_55},
     {io_in_54},
     {io_in_53},
     {io_in_52},
     {io_in_51},
     {io_in_50},
     {io_in_49},
     {io_in_48},
     {io_in_47},
     {io_in_46},
     {io_in_45},
     {io_in_44},
     {io_in_43},
     {io_in_42},
     {io_in_41},
     {io_in_40},
     {io_in_39},
     {io_in_38},
     {io_in_37},
     {io_in_36},
     {io_in_35},
     {io_in_34},
     {io_in_33},
     {io_in_32},
     {io_in_31},
     {io_in_30},
     {io_in_29},
     {io_in_28},
     {io_in_27},
     {io_in_26},
     {io_in_25},
     {io_in_24},
     {io_in_23},
     {io_in_22},
     {io_in_21},
     {io_in_20},
     {io_in_19},
     {io_in_18},
     {io_in_17},
     {io_in_16},
     {io_in_15},
     {io_in_14},
     {io_in_13},
     {io_in_12},
     {io_in_11},
     {io_in_10},
     {io_in_9},
     {io_in_8},
     {io_in_7},
     {io_in_6},
     {io_in_5},
     {io_in_4},
     {io_in_3},
     {io_in_2},
     {io_in_1},
     {io_in_0}};
  always @(posedge clock) begin
    if (reset) begin
      running <= 1'h0;
      kIdx <= 7'h0;
    end
    else begin
      automatic logic _GEN_0;
      _GEN_0 = kIdx == 7'h47;
      running <= io_start | ~(running & _GEN_0) & running;
      if (io_start)
        kIdx <= 7'h0;
      else if (~running | _GEN_0) begin
      end
      else
        kIdx <= kIdx + 7'h1;
    end
  end // always @(posedge)
  assign io_a_out =
    running
      ? _GEN[({1'h0, kIdx / 7'h9} * 8'h5 + {4'h0, {1'h0, io_oh} + rem[3:0] / 4'h3}) * 8'h5
        + {5'h0, io_ow + {1'h0, kwIdx[1:0]}}]
      : 8'h0;
  assign io_valid = running;
endmodule

module PEFixed(
  input  [7:0]  io_a_in,
                io_b_in,
  input  [31:0] io_psum_in,
  output [31:0] io_psum_out
);

  wire [15:0] prod = {{8{io_a_in[7]}}, io_a_in} * {{8{io_b_in[7]}}, io_b_in};
  assign io_psum_out = io_psum_in + {{16{prod[15]}}, prod};
endmodule

module SystolicArrayMatVecFixed(
  input  [7:0]  io_a_in_0_0,
                io_a_in_0_1,
                io_a_in_0_2,
                io_a_in_0_3,
                io_a_in_0_4,
                io_a_in_0_5,
                io_a_in_0_6,
                io_a_in_0_7,
                io_a_in_0_8,
                io_a_in_0_9,
                io_a_in_0_10,
                io_a_in_0_11,
                io_a_in_0_12,
                io_a_in_0_13,
                io_a_in_0_14,
                io_a_in_0_15,
                io_b_in_0,
                io_b_in_1,
                io_b_in_2,
                io_b_in_3,
                io_b_in_4,
                io_b_in_5,
                io_b_in_6,
                io_b_in_7,
                io_b_in_8,
                io_b_in_9,
                io_b_in_10,
                io_b_in_11,
                io_b_in_12,
                io_b_in_13,
                io_b_in_14,
                io_b_in_15,
  input  [31:0] io_psum_in_0,
  output [31:0] io_psum_out_0
);

  wire [31:0] _pe_14_io_psum_out;
  wire [31:0] _pe_13_io_psum_out;
  wire [31:0] _pe_12_io_psum_out;
  wire [31:0] _pe_11_io_psum_out;
  wire [31:0] _pe_10_io_psum_out;
  wire [31:0] _pe_9_io_psum_out;
  wire [31:0] _pe_8_io_psum_out;
  wire [31:0] _pe_7_io_psum_out;
  wire [31:0] _pe_6_io_psum_out;
  wire [31:0] _pe_5_io_psum_out;
  wire [31:0] _pe_4_io_psum_out;
  wire [31:0] _pe_3_io_psum_out;
  wire [31:0] _pe_2_io_psum_out;
  wire [31:0] _pe_1_io_psum_out;
  wire [31:0] _pe_io_psum_out;
  PEFixed pe (
    .io_a_in     (io_a_in_0_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_0),
    .io_psum_out (_pe_io_psum_out)
  );
  PEFixed pe_1 (
    .io_a_in     (io_a_in_0_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_io_psum_out),
    .io_psum_out (_pe_1_io_psum_out)
  );
  PEFixed pe_2 (
    .io_a_in     (io_a_in_0_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_1_io_psum_out),
    .io_psum_out (_pe_2_io_psum_out)
  );
  PEFixed pe_3 (
    .io_a_in     (io_a_in_0_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_2_io_psum_out),
    .io_psum_out (_pe_3_io_psum_out)
  );
  PEFixed pe_4 (
    .io_a_in     (io_a_in_0_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_3_io_psum_out),
    .io_psum_out (_pe_4_io_psum_out)
  );
  PEFixed pe_5 (
    .io_a_in     (io_a_in_0_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_4_io_psum_out),
    .io_psum_out (_pe_5_io_psum_out)
  );
  PEFixed pe_6 (
    .io_a_in     (io_a_in_0_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_5_io_psum_out),
    .io_psum_out (_pe_6_io_psum_out)
  );
  PEFixed pe_7 (
    .io_a_in     (io_a_in_0_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_6_io_psum_out),
    .io_psum_out (_pe_7_io_psum_out)
  );
  PEFixed pe_8 (
    .io_a_in     (io_a_in_0_8),
    .io_b_in     (io_b_in_8),
    .io_psum_in  (_pe_7_io_psum_out),
    .io_psum_out (_pe_8_io_psum_out)
  );
  PEFixed pe_9 (
    .io_a_in     (io_a_in_0_9),
    .io_b_in     (io_b_in_9),
    .io_psum_in  (_pe_8_io_psum_out),
    .io_psum_out (_pe_9_io_psum_out)
  );
  PEFixed pe_10 (
    .io_a_in     (io_a_in_0_10),
    .io_b_in     (io_b_in_10),
    .io_psum_in  (_pe_9_io_psum_out),
    .io_psum_out (_pe_10_io_psum_out)
  );
  PEFixed pe_11 (
    .io_a_in     (io_a_in_0_11),
    .io_b_in     (io_b_in_11),
    .io_psum_in  (_pe_10_io_psum_out),
    .io_psum_out (_pe_11_io_psum_out)
  );
  PEFixed pe_12 (
    .io_a_in     (io_a_in_0_12),
    .io_b_in     (io_b_in_12),
    .io_psum_in  (_pe_11_io_psum_out),
    .io_psum_out (_pe_12_io_psum_out)
  );
  PEFixed pe_13 (
    .io_a_in     (io_a_in_0_13),
    .io_b_in     (io_b_in_13),
    .io_psum_in  (_pe_12_io_psum_out),
    .io_psum_out (_pe_13_io_psum_out)
  );
  PEFixed pe_14 (
    .io_a_in     (io_a_in_0_14),
    .io_b_in     (io_b_in_14),
    .io_psum_in  (_pe_13_io_psum_out),
    .io_psum_out (_pe_14_io_psum_out)
  );
  PEFixed pe_15 (
    .io_a_in     (io_a_in_0_15),
    .io_b_in     (io_b_in_15),
    .io_psum_in  (_pe_14_io_psum_out),
    .io_psum_out (io_psum_out_0)
  );
endmodule

module RegularConvFull_SA_KTile(
  input  [7:0]  io_x_tile_0,
                io_x_tile_1,
                io_x_tile_2,
                io_x_tile_3,
                io_x_tile_4,
                io_x_tile_5,
                io_x_tile_6,
                io_x_tile_7,
                io_x_tile_8,
                io_x_tile_9,
                io_x_tile_10,
                io_x_tile_11,
                io_x_tile_12,
                io_x_tile_13,
                io_x_tile_14,
                io_x_tile_15,
                io_w_tile_0_0,
                io_w_tile_0_1,
                io_w_tile_0_2,
                io_w_tile_0_3,
                io_w_tile_0_4,
                io_w_tile_0_5,
                io_w_tile_0_6,
                io_w_tile_0_7,
                io_w_tile_0_8,
                io_w_tile_0_9,
                io_w_tile_0_10,
                io_w_tile_0_11,
                io_w_tile_0_12,
                io_w_tile_0_13,
                io_w_tile_0_14,
                io_w_tile_0_15,
  input  [31:0] io_psum_in_0,
  output [31:0] io_psum_out_0
);

  SystolicArrayMatVecFixed sa (
    .io_a_in_0_0   (io_w_tile_0_0),
    .io_a_in_0_1   (io_w_tile_0_1),
    .io_a_in_0_2   (io_w_tile_0_2),
    .io_a_in_0_3   (io_w_tile_0_3),
    .io_a_in_0_4   (io_w_tile_0_4),
    .io_a_in_0_5   (io_w_tile_0_5),
    .io_a_in_0_6   (io_w_tile_0_6),
    .io_a_in_0_7   (io_w_tile_0_7),
    .io_a_in_0_8   (io_w_tile_0_8),
    .io_a_in_0_9   (io_w_tile_0_9),
    .io_a_in_0_10  (io_w_tile_0_10),
    .io_a_in_0_11  (io_w_tile_0_11),
    .io_a_in_0_12  (io_w_tile_0_12),
    .io_a_in_0_13  (io_w_tile_0_13),
    .io_a_in_0_14  (io_w_tile_0_14),
    .io_a_in_0_15  (io_w_tile_0_15),
    .io_b_in_0     (io_x_tile_0),
    .io_b_in_1     (io_x_tile_1),
    .io_b_in_2     (io_x_tile_2),
    .io_b_in_3     (io_x_tile_3),
    .io_b_in_4     (io_x_tile_4),
    .io_b_in_5     (io_x_tile_5),
    .io_b_in_6     (io_x_tile_6),
    .io_b_in_7     (io_x_tile_7),
    .io_b_in_8     (io_x_tile_8),
    .io_b_in_9     (io_x_tile_9),
    .io_b_in_10    (io_x_tile_10),
    .io_b_in_11    (io_x_tile_11),
    .io_b_in_12    (io_x_tile_12),
    .io_b_in_13    (io_x_tile_13),
    .io_b_in_14    (io_x_tile_14),
    .io_b_in_15    (io_x_tile_15),
    .io_psum_in_0  (io_psum_in_0),
    .io_psum_out_0 (io_psum_out_0)
  );
endmodule

module RegularConvFull_SA_Tiled(
  input         clock,
                reset,
                io_start,
  input  [7:0]  io_x_in_0_0,
                io_x_in_0_1,
                io_x_in_0_2,
                io_x_in_0_3,
                io_x_in_0_4,
                io_x_in_0_5,
                io_x_in_0_6,
                io_x_in_0_7,
                io_x_in_0_8,
                io_x_in_0_9,
                io_x_in_0_10,
                io_x_in_0_11,
                io_x_in_0_12,
                io_x_in_0_13,
                io_x_in_0_14,
                io_x_in_0_15,
                io_x_in_0_16,
                io_x_in_0_17,
                io_x_in_0_18,
                io_x_in_0_19,
                io_x_in_0_20,
                io_x_in_0_21,
                io_x_in_0_22,
                io_x_in_0_23,
                io_x_in_0_24,
                io_x_in_1_0,
                io_x_in_1_1,
                io_x_in_1_2,
                io_x_in_1_3,
                io_x_in_1_4,
                io_x_in_1_5,
                io_x_in_1_6,
                io_x_in_1_7,
                io_x_in_1_8,
                io_x_in_1_9,
                io_x_in_1_10,
                io_x_in_1_11,
                io_x_in_1_12,
                io_x_in_1_13,
                io_x_in_1_14,
                io_x_in_1_15,
                io_x_in_1_16,
                io_x_in_1_17,
                io_x_in_1_18,
                io_x_in_1_19,
                io_x_in_1_20,
                io_x_in_1_21,
                io_x_in_1_22,
                io_x_in_1_23,
                io_x_in_1_24,
                io_x_in_2_0,
                io_x_in_2_1,
                io_x_in_2_2,
                io_x_in_2_3,
                io_x_in_2_4,
                io_x_in_2_5,
                io_x_in_2_6,
                io_x_in_2_7,
                io_x_in_2_8,
                io_x_in_2_9,
                io_x_in_2_10,
                io_x_in_2_11,
                io_x_in_2_12,
                io_x_in_2_13,
                io_x_in_2_14,
                io_x_in_2_15,
                io_x_in_2_16,
                io_x_in_2_17,
                io_x_in_2_18,
                io_x_in_2_19,
                io_x_in_2_20,
                io_x_in_2_21,
                io_x_in_2_22,
                io_x_in_2_23,
                io_x_in_2_24,
                io_x_in_3_0,
                io_x_in_3_1,
                io_x_in_3_2,
                io_x_in_3_3,
                io_x_in_3_4,
                io_x_in_3_5,
                io_x_in_3_6,
                io_x_in_3_7,
                io_x_in_3_8,
                io_x_in_3_9,
                io_x_in_3_10,
                io_x_in_3_11,
                io_x_in_3_12,
                io_x_in_3_13,
                io_x_in_3_14,
                io_x_in_3_15,
                io_x_in_3_16,
                io_x_in_3_17,
                io_x_in_3_18,
                io_x_in_3_19,
                io_x_in_3_20,
                io_x_in_3_21,
                io_x_in_3_22,
                io_x_in_3_23,
                io_x_in_3_24,
                io_x_in_4_0,
                io_x_in_4_1,
                io_x_in_4_2,
                io_x_in_4_3,
                io_x_in_4_4,
                io_x_in_4_5,
                io_x_in_4_6,
                io_x_in_4_7,
                io_x_in_4_8,
                io_x_in_4_9,
                io_x_in_4_10,
                io_x_in_4_11,
                io_x_in_4_12,
                io_x_in_4_13,
                io_x_in_4_14,
                io_x_in_4_15,
                io_x_in_4_16,
                io_x_in_4_17,
                io_x_in_4_18,
                io_x_in_4_19,
                io_x_in_4_20,
                io_x_in_4_21,
                io_x_in_4_22,
                io_x_in_4_23,
                io_x_in_4_24,
                io_x_in_5_0,
                io_x_in_5_1,
                io_x_in_5_2,
                io_x_in_5_3,
                io_x_in_5_4,
                io_x_in_5_5,
                io_x_in_5_6,
                io_x_in_5_7,
                io_x_in_5_8,
                io_x_in_5_9,
                io_x_in_5_10,
                io_x_in_5_11,
                io_x_in_5_12,
                io_x_in_5_13,
                io_x_in_5_14,
                io_x_in_5_15,
                io_x_in_5_16,
                io_x_in_5_17,
                io_x_in_5_18,
                io_x_in_5_19,
                io_x_in_5_20,
                io_x_in_5_21,
                io_x_in_5_22,
                io_x_in_5_23,
                io_x_in_5_24,
                io_x_in_6_0,
                io_x_in_6_1,
                io_x_in_6_2,
                io_x_in_6_3,
                io_x_in_6_4,
                io_x_in_6_5,
                io_x_in_6_6,
                io_x_in_6_7,
                io_x_in_6_8,
                io_x_in_6_9,
                io_x_in_6_10,
                io_x_in_6_11,
                io_x_in_6_12,
                io_x_in_6_13,
                io_x_in_6_14,
                io_x_in_6_15,
                io_x_in_6_16,
                io_x_in_6_17,
                io_x_in_6_18,
                io_x_in_6_19,
                io_x_in_6_20,
                io_x_in_6_21,
                io_x_in_6_22,
                io_x_in_6_23,
                io_x_in_6_24,
                io_x_in_7_0,
                io_x_in_7_1,
                io_x_in_7_2,
                io_x_in_7_3,
                io_x_in_7_4,
                io_x_in_7_5,
                io_x_in_7_6,
                io_x_in_7_7,
                io_x_in_7_8,
                io_x_in_7_9,
                io_x_in_7_10,
                io_x_in_7_11,
                io_x_in_7_12,
                io_x_in_7_13,
                io_x_in_7_14,
                io_x_in_7_15,
                io_x_in_7_16,
                io_x_in_7_17,
                io_x_in_7_18,
                io_x_in_7_19,
                io_x_in_7_20,
                io_x_in_7_21,
                io_x_in_7_22,
                io_x_in_7_23,
                io_x_in_7_24,
                io_w_in_0_0,
                io_w_in_0_1,
                io_w_in_0_2,
                io_w_in_0_3,
                io_w_in_0_4,
                io_w_in_0_5,
                io_w_in_0_6,
                io_w_in_0_7,
                io_w_in_0_8,
                io_w_in_0_9,
                io_w_in_0_10,
                io_w_in_0_11,
                io_w_in_0_12,
                io_w_in_0_13,
                io_w_in_0_14,
                io_w_in_0_15,
                io_w_in_0_16,
                io_w_in_0_17,
                io_w_in_0_18,
                io_w_in_0_19,
                io_w_in_0_20,
                io_w_in_0_21,
                io_w_in_0_22,
                io_w_in_0_23,
                io_w_in_0_24,
                io_w_in_0_25,
                io_w_in_0_26,
                io_w_in_0_27,
                io_w_in_0_28,
                io_w_in_0_29,
                io_w_in_0_30,
                io_w_in_0_31,
                io_w_in_0_32,
                io_w_in_0_33,
                io_w_in_0_34,
                io_w_in_0_35,
                io_w_in_0_36,
                io_w_in_0_37,
                io_w_in_0_38,
                io_w_in_0_39,
                io_w_in_0_40,
                io_w_in_0_41,
                io_w_in_0_42,
                io_w_in_0_43,
                io_w_in_0_44,
                io_w_in_0_45,
                io_w_in_0_46,
                io_w_in_0_47,
                io_w_in_0_48,
                io_w_in_0_49,
                io_w_in_0_50,
                io_w_in_0_51,
                io_w_in_0_52,
                io_w_in_0_53,
                io_w_in_0_54,
                io_w_in_0_55,
                io_w_in_0_56,
                io_w_in_0_57,
                io_w_in_0_58,
                io_w_in_0_59,
                io_w_in_0_60,
                io_w_in_0_61,
                io_w_in_0_62,
                io_w_in_0_63,
                io_w_in_0_64,
                io_w_in_0_65,
                io_w_in_0_66,
                io_w_in_0_67,
                io_w_in_0_68,
                io_w_in_0_69,
                io_w_in_0_70,
                io_w_in_0_71,
  output [31:0] io_y_out_0_0,
                io_y_out_0_1,
                io_y_out_0_2,
                io_y_out_0_3,
                io_y_out_0_4,
                io_y_out_0_5,
                io_y_out_0_6,
                io_y_out_0_7,
                io_y_out_0_8,
  output        io_done
);

  wire [31:0]       _core_io_psum_out_0;
  wire [7:0]        _im2col_io_a_out;
  wire              _im2col_io_valid;
  reg  [31:0]       yReg_0_0;
  reg  [31:0]       yReg_0_1;
  reg  [31:0]       yReg_0_2;
  reg  [31:0]       yReg_0_3;
  reg  [31:0]       yReg_0_4;
  reg  [31:0]       yReg_0_5;
  reg  [31:0]       yReg_0_6;
  reg  [31:0]       yReg_0_7;
  reg  [31:0]       yReg_0_8;
  reg               doneReg;
  reg  [3:0]        posReg;
  wire [3:0]        _im2col_io_oh_T = posReg / 4'h3;
  wire [3:0]        _im2col_io_ow_T = posReg % 4'h3;
  reg  [31:0]       psumReg_0;
  reg  [7:0]        buf0_0;
  reg  [7:0]        buf0_1;
  reg  [7:0]        buf0_2;
  reg  [7:0]        buf0_3;
  reg  [7:0]        buf0_4;
  reg  [7:0]        buf0_5;
  reg  [7:0]        buf0_6;
  reg  [7:0]        buf0_7;
  reg  [7:0]        buf0_8;
  reg  [7:0]        buf0_9;
  reg  [7:0]        buf0_10;
  reg  [7:0]        buf0_11;
  reg  [7:0]        buf0_12;
  reg  [7:0]        buf0_13;
  reg  [7:0]        buf0_14;
  reg  [7:0]        buf0_15;
  reg  [7:0]        buf1_0;
  reg  [7:0]        buf1_1;
  reg  [7:0]        buf1_2;
  reg  [7:0]        buf1_3;
  reg  [7:0]        buf1_4;
  reg  [7:0]        buf1_5;
  reg  [7:0]        buf1_6;
  reg  [7:0]        buf1_7;
  reg  [7:0]        buf1_8;
  reg  [7:0]        buf1_9;
  reg  [7:0]        buf1_10;
  reg  [7:0]        buf1_11;
  reg  [7:0]        buf1_12;
  reg  [7:0]        buf1_13;
  reg  [7:0]        buf1_14;
  reg  [7:0]        buf1_15;
  reg               bufSel;
  reg  [6:0]        gkIdx;
  reg  [3:0]        capIdx;
  reg  [2:0]        tileIdx;
  reg               compValid;
  reg               compBufSel;
  reg  [2:0]        compTileIdx;
  reg               compLastTile;
  wire [7:0]        _GEN = {1'h0, compTileIdx, 4'h0};
  wire [127:0][7:0] _GEN_0 =
    {{io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_71},
     {io_w_in_0_70},
     {io_w_in_0_69},
     {io_w_in_0_68},
     {io_w_in_0_67},
     {io_w_in_0_66},
     {io_w_in_0_65},
     {io_w_in_0_64},
     {io_w_in_0_63},
     {io_w_in_0_62},
     {io_w_in_0_61},
     {io_w_in_0_60},
     {io_w_in_0_59},
     {io_w_in_0_58},
     {io_w_in_0_57},
     {io_w_in_0_56},
     {io_w_in_0_55},
     {io_w_in_0_54},
     {io_w_in_0_53},
     {io_w_in_0_52},
     {io_w_in_0_51},
     {io_w_in_0_50},
     {io_w_in_0_49},
     {io_w_in_0_48},
     {io_w_in_0_47},
     {io_w_in_0_46},
     {io_w_in_0_45},
     {io_w_in_0_44},
     {io_w_in_0_43},
     {io_w_in_0_42},
     {io_w_in_0_41},
     {io_w_in_0_40},
     {io_w_in_0_39},
     {io_w_in_0_38},
     {io_w_in_0_37},
     {io_w_in_0_36},
     {io_w_in_0_35},
     {io_w_in_0_34},
     {io_w_in_0_33},
     {io_w_in_0_32},
     {io_w_in_0_31},
     {io_w_in_0_30},
     {io_w_in_0_29},
     {io_w_in_0_28},
     {io_w_in_0_27},
     {io_w_in_0_26},
     {io_w_in_0_25},
     {io_w_in_0_24},
     {io_w_in_0_23},
     {io_w_in_0_22},
     {io_w_in_0_21},
     {io_w_in_0_20},
     {io_w_in_0_19},
     {io_w_in_0_18},
     {io_w_in_0_17},
     {io_w_in_0_16},
     {io_w_in_0_15},
     {io_w_in_0_14},
     {io_w_in_0_13},
     {io_w_in_0_12},
     {io_w_in_0_11},
     {io_w_in_0_10},
     {io_w_in_0_9},
     {io_w_in_0_8},
     {io_w_in_0_7},
     {io_w_in_0_6},
     {io_w_in_0_5},
     {io_w_in_0_4},
     {io_w_in_0_3},
     {io_w_in_0_2},
     {io_w_in_0_1},
     {io_w_in_0_0}};
  wire [7:0]        _idx_T_1 = _GEN + 8'h1;
  wire [7:0]        _idx_T_2 = _GEN + 8'h2;
  wire [7:0]        _idx_T_3 = _GEN + 8'h3;
  wire [7:0]        _idx_T_4 = _GEN + 8'h4;
  wire [7:0]        _idx_T_5 = _GEN + 8'h5;
  wire [7:0]        _idx_T_6 = _GEN + 8'h6;
  wire [7:0]        _idx_T_7 = _GEN + 8'h7;
  wire [7:0]        _idx_T_8 = _GEN + 8'h8;
  wire [7:0]        _idx_T_9 = _GEN + 8'h9;
  wire [7:0]        _idx_T_10 = _GEN + 8'hA;
  wire [7:0]        _idx_T_11 = _GEN + 8'hB;
  wire [7:0]        _idx_T_12 = _GEN + 8'hC;
  wire [7:0]        _idx_T_13 = _GEN + 8'hD;
  wire [7:0]        _idx_T_14 = _GEN + 8'hE;
  wire [7:0]        _idx_T_15 = _GEN + 8'hF;
  reg  [2:0]        state;
  wire              _GEN_1 = state == 3'h0;
  wire              _GEN_2 = state == 3'h1;
  always @(posedge clock) begin
    if (reset) begin
      yReg_0_0 <= 32'h0;
      yReg_0_1 <= 32'h0;
      yReg_0_2 <= 32'h0;
      yReg_0_3 <= 32'h0;
      yReg_0_4 <= 32'h0;
      yReg_0_5 <= 32'h0;
      yReg_0_6 <= 32'h0;
      yReg_0_7 <= 32'h0;
      yReg_0_8 <= 32'h0;
      doneReg <= 1'h0;
      posReg <= 4'h0;
      psumReg_0 <= 32'h0;
      buf0_0 <= 8'h0;
      buf0_1 <= 8'h0;
      buf0_2 <= 8'h0;
      buf0_3 <= 8'h0;
      buf0_4 <= 8'h0;
      buf0_5 <= 8'h0;
      buf0_6 <= 8'h0;
      buf0_7 <= 8'h0;
      buf0_8 <= 8'h0;
      buf0_9 <= 8'h0;
      buf0_10 <= 8'h0;
      buf0_11 <= 8'h0;
      buf0_12 <= 8'h0;
      buf0_13 <= 8'h0;
      buf0_14 <= 8'h0;
      buf0_15 <= 8'h0;
      buf1_0 <= 8'h0;
      buf1_1 <= 8'h0;
      buf1_2 <= 8'h0;
      buf1_3 <= 8'h0;
      buf1_4 <= 8'h0;
      buf1_5 <= 8'h0;
      buf1_6 <= 8'h0;
      buf1_7 <= 8'h0;
      buf1_8 <= 8'h0;
      buf1_9 <= 8'h0;
      buf1_10 <= 8'h0;
      buf1_11 <= 8'h0;
      buf1_12 <= 8'h0;
      buf1_13 <= 8'h0;
      buf1_14 <= 8'h0;
      buf1_15 <= 8'h0;
      bufSel <= 1'h0;
      gkIdx <= 7'h0;
      capIdx <= 4'h0;
      tileIdx <= 3'h0;
      compValid <= 1'h0;
      compBufSel <= 1'h0;
      compTileIdx <= 3'h0;
      compLastTile <= 1'h0;
      state <= 3'h0;
    end
    else begin
      automatic logic _GEN_3;
      automatic logic _GEN_4 = _GEN_1 | _GEN_2;
      automatic logic _GEN_5;
      automatic logic _GEN_6 = capIdx == 4'h0;
      automatic logic _GEN_7 = capIdx == 4'h1;
      automatic logic _GEN_8 = capIdx == 4'h2;
      automatic logic _GEN_9 = capIdx == 4'h3;
      automatic logic _GEN_10 = capIdx == 4'h4;
      automatic logic _GEN_11 = capIdx == 4'h5;
      automatic logic _GEN_12 = capIdx == 4'h6;
      automatic logic _GEN_13 = capIdx == 4'h7;
      automatic logic _GEN_14 = capIdx == 4'h8;
      automatic logic _GEN_15 = capIdx == 4'h9;
      automatic logic _GEN_16 = capIdx == 4'hA;
      automatic logic _GEN_17 = capIdx == 4'hB;
      automatic logic _GEN_18 = capIdx == 4'hC;
      automatic logic _GEN_19 = capIdx == 4'hD;
      automatic logic _GEN_20 = capIdx == 4'hE;
      automatic logic _GEN_21;
      automatic logic isLastGlobal;
      automatic logic isTileEnd;
      automatic logic _GEN_22;
      automatic logic _GEN_23;
      automatic logic _GEN_24;
      automatic logic _GEN_25;
      _GEN_3 = state == 3'h2;
      _GEN_5 = posReg == 4'h8;
      _GEN_21 = _GEN_3 & _im2col_io_valid;
      isLastGlobal = gkIdx == 7'h47;
      isTileEnd = (&capIdx) | isLastGlobal;
      _GEN_22 = _im2col_io_valid & isTileEnd;
      _GEN_23 = _GEN_3 & _GEN_22;
      _GEN_24 = state == 3'h3;
      _GEN_25 = state == 3'h4;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h0)) begin
      end
      else
        yReg_0_0 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h1)) begin
      end
      else
        yReg_0_1 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h2)) begin
      end
      else
        yReg_0_2 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h3)) begin
      end
      else
        yReg_0_3 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h4)) begin
      end
      else
        yReg_0_4 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h5)) begin
      end
      else
        yReg_0_5 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h6)) begin
      end
      else
        yReg_0_6 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & posReg == 4'h7)) begin
      end
      else
        yReg_0_7 <= _core_io_psum_out_0;
      if (_GEN_4 | ~(_GEN_3 & compValid & compLastTile & _GEN_5)) begin
      end
      else
        yReg_0_8 <= _core_io_psum_out_0;
      doneReg <= ~_GEN_1 & (~(_GEN_2 | _GEN_3 | _GEN_24) & _GEN_25 | doneReg);
      if (_GEN_1) begin
        posReg <= 4'h0;
        if (io_start)
          state <= 3'h1;
      end
      else begin
        automatic logic _GEN_26;
        _GEN_26 = compValid & compLastTile;
        if (_GEN_2 | ~(_GEN_3 & _GEN_26) | _GEN_5) begin
        end
        else
          posReg <= posReg + 4'h1;
        if (_GEN_2) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h2;
        end
        else if (_GEN_3) begin
          if (_GEN_26)
            state <= _GEN_5 ? 3'h4 : 3'h3;
        end
        else if (_GEN_24) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h1;
        end
        else if (_GEN_25 & ~io_start)
          state <= 3'h0;
      end
      if (_GEN_4) begin
        psumReg_0 <= 32'h0;
        gkIdx <= 7'h0;
        capIdx <= 4'h0;
        tileIdx <= 3'h0;
      end
      else begin
        if (_GEN_3 & compValid)
          psumReg_0 <= _core_io_psum_out_0;
        if (_GEN_21) begin
          gkIdx <= gkIdx + 7'h1;
          if (isTileEnd)
            capIdx <= 4'h0;
          else
            capIdx <= capIdx + 4'h1;
        end
        if (_GEN_23)
          tileIdx <= tileIdx + 3'h1;
      end
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_6)) begin
      end
      else
        buf0_0 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_7)) begin
      end
      else
        buf0_1 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_8)) begin
      end
      else
        buf0_2 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_9)) begin
      end
      else
        buf0_3 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_10)) begin
      end
      else
        buf0_4 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_11)) begin
      end
      else
        buf0_5 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_12)) begin
      end
      else
        buf0_6 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_13)) begin
      end
      else
        buf0_7 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_14)) begin
      end
      else
        buf0_8 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_15)) begin
      end
      else
        buf0_9 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_16)) begin
      end
      else
        buf0_10 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_17)) begin
      end
      else
        buf0_11 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_18)) begin
      end
      else
        buf0_12 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_19)) begin
      end
      else
        buf0_13 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & _GEN_20)) begin
      end
      else
        buf0_14 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_3 & _im2col_io_valid & ~bufSel & (&capIdx))) begin
      end
      else
        buf0_15 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_6)) begin
      end
      else
        buf1_0 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_7)) begin
      end
      else
        buf1_1 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_8)) begin
      end
      else
        buf1_2 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_9)) begin
      end
      else
        buf1_3 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_10)) begin
      end
      else
        buf1_4 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_11)) begin
      end
      else
        buf1_5 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_12)) begin
      end
      else
        buf1_6 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_13)) begin
      end
      else
        buf1_7 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_14)) begin
      end
      else
        buf1_8 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_15)) begin
      end
      else
        buf1_9 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_16)) begin
      end
      else
        buf1_10 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_17)) begin
      end
      else
        buf1_11 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_18)) begin
      end
      else
        buf1_12 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_19)) begin
      end
      else
        buf1_13 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & _GEN_20)) begin
      end
      else
        buf1_14 <= _im2col_io_a_out;
      if (_GEN_4 | ~(_GEN_21 & bufSel & (&capIdx))) begin
      end
      else
        buf1_15 <= _im2col_io_a_out;
      bufSel <= ~_GEN_4 & (_GEN_23 ^ bufSel);
      compValid <= ~_GEN_4 & (_GEN_3 ? _GEN_22 : compValid);
      if (_GEN_4 | ~_GEN_23) begin
      end
      else begin
        compBufSel <= bufSel;
        compTileIdx <= tileIdx;
        compLastTile <= isLastGlobal;
      end
    end
  end // always @(posedge)
  Im2ColStreamerNCHW im2col (
    .clock     (clock),
    .reset     (reset),
    .io_in_0   (io_x_in_0_0),
    .io_in_1   (io_x_in_0_1),
    .io_in_2   (io_x_in_0_2),
    .io_in_3   (io_x_in_0_3),
    .io_in_4   (io_x_in_0_4),
    .io_in_5   (io_x_in_0_5),
    .io_in_6   (io_x_in_0_6),
    .io_in_7   (io_x_in_0_7),
    .io_in_8   (io_x_in_0_8),
    .io_in_9   (io_x_in_0_9),
    .io_in_10  (io_x_in_0_10),
    .io_in_11  (io_x_in_0_11),
    .io_in_12  (io_x_in_0_12),
    .io_in_13  (io_x_in_0_13),
    .io_in_14  (io_x_in_0_14),
    .io_in_15  (io_x_in_0_15),
    .io_in_16  (io_x_in_0_16),
    .io_in_17  (io_x_in_0_17),
    .io_in_18  (io_x_in_0_18),
    .io_in_19  (io_x_in_0_19),
    .io_in_20  (io_x_in_0_20),
    .io_in_21  (io_x_in_0_21),
    .io_in_22  (io_x_in_0_22),
    .io_in_23  (io_x_in_0_23),
    .io_in_24  (io_x_in_0_24),
    .io_in_25  (io_x_in_1_0),
    .io_in_26  (io_x_in_1_1),
    .io_in_27  (io_x_in_1_2),
    .io_in_28  (io_x_in_1_3),
    .io_in_29  (io_x_in_1_4),
    .io_in_30  (io_x_in_1_5),
    .io_in_31  (io_x_in_1_6),
    .io_in_32  (io_x_in_1_7),
    .io_in_33  (io_x_in_1_8),
    .io_in_34  (io_x_in_1_9),
    .io_in_35  (io_x_in_1_10),
    .io_in_36  (io_x_in_1_11),
    .io_in_37  (io_x_in_1_12),
    .io_in_38  (io_x_in_1_13),
    .io_in_39  (io_x_in_1_14),
    .io_in_40  (io_x_in_1_15),
    .io_in_41  (io_x_in_1_16),
    .io_in_42  (io_x_in_1_17),
    .io_in_43  (io_x_in_1_18),
    .io_in_44  (io_x_in_1_19),
    .io_in_45  (io_x_in_1_20),
    .io_in_46  (io_x_in_1_21),
    .io_in_47  (io_x_in_1_22),
    .io_in_48  (io_x_in_1_23),
    .io_in_49  (io_x_in_1_24),
    .io_in_50  (io_x_in_2_0),
    .io_in_51  (io_x_in_2_1),
    .io_in_52  (io_x_in_2_2),
    .io_in_53  (io_x_in_2_3),
    .io_in_54  (io_x_in_2_4),
    .io_in_55  (io_x_in_2_5),
    .io_in_56  (io_x_in_2_6),
    .io_in_57  (io_x_in_2_7),
    .io_in_58  (io_x_in_2_8),
    .io_in_59  (io_x_in_2_9),
    .io_in_60  (io_x_in_2_10),
    .io_in_61  (io_x_in_2_11),
    .io_in_62  (io_x_in_2_12),
    .io_in_63  (io_x_in_2_13),
    .io_in_64  (io_x_in_2_14),
    .io_in_65  (io_x_in_2_15),
    .io_in_66  (io_x_in_2_16),
    .io_in_67  (io_x_in_2_17),
    .io_in_68  (io_x_in_2_18),
    .io_in_69  (io_x_in_2_19),
    .io_in_70  (io_x_in_2_20),
    .io_in_71  (io_x_in_2_21),
    .io_in_72  (io_x_in_2_22),
    .io_in_73  (io_x_in_2_23),
    .io_in_74  (io_x_in_2_24),
    .io_in_75  (io_x_in_3_0),
    .io_in_76  (io_x_in_3_1),
    .io_in_77  (io_x_in_3_2),
    .io_in_78  (io_x_in_3_3),
    .io_in_79  (io_x_in_3_4),
    .io_in_80  (io_x_in_3_5),
    .io_in_81  (io_x_in_3_6),
    .io_in_82  (io_x_in_3_7),
    .io_in_83  (io_x_in_3_8),
    .io_in_84  (io_x_in_3_9),
    .io_in_85  (io_x_in_3_10),
    .io_in_86  (io_x_in_3_11),
    .io_in_87  (io_x_in_3_12),
    .io_in_88  (io_x_in_3_13),
    .io_in_89  (io_x_in_3_14),
    .io_in_90  (io_x_in_3_15),
    .io_in_91  (io_x_in_3_16),
    .io_in_92  (io_x_in_3_17),
    .io_in_93  (io_x_in_3_18),
    .io_in_94  (io_x_in_3_19),
    .io_in_95  (io_x_in_3_20),
    .io_in_96  (io_x_in_3_21),
    .io_in_97  (io_x_in_3_22),
    .io_in_98  (io_x_in_3_23),
    .io_in_99  (io_x_in_3_24),
    .io_in_100 (io_x_in_4_0),
    .io_in_101 (io_x_in_4_1),
    .io_in_102 (io_x_in_4_2),
    .io_in_103 (io_x_in_4_3),
    .io_in_104 (io_x_in_4_4),
    .io_in_105 (io_x_in_4_5),
    .io_in_106 (io_x_in_4_6),
    .io_in_107 (io_x_in_4_7),
    .io_in_108 (io_x_in_4_8),
    .io_in_109 (io_x_in_4_9),
    .io_in_110 (io_x_in_4_10),
    .io_in_111 (io_x_in_4_11),
    .io_in_112 (io_x_in_4_12),
    .io_in_113 (io_x_in_4_13),
    .io_in_114 (io_x_in_4_14),
    .io_in_115 (io_x_in_4_15),
    .io_in_116 (io_x_in_4_16),
    .io_in_117 (io_x_in_4_17),
    .io_in_118 (io_x_in_4_18),
    .io_in_119 (io_x_in_4_19),
    .io_in_120 (io_x_in_4_20),
    .io_in_121 (io_x_in_4_21),
    .io_in_122 (io_x_in_4_22),
    .io_in_123 (io_x_in_4_23),
    .io_in_124 (io_x_in_4_24),
    .io_in_125 (io_x_in_5_0),
    .io_in_126 (io_x_in_5_1),
    .io_in_127 (io_x_in_5_2),
    .io_in_128 (io_x_in_5_3),
    .io_in_129 (io_x_in_5_4),
    .io_in_130 (io_x_in_5_5),
    .io_in_131 (io_x_in_5_6),
    .io_in_132 (io_x_in_5_7),
    .io_in_133 (io_x_in_5_8),
    .io_in_134 (io_x_in_5_9),
    .io_in_135 (io_x_in_5_10),
    .io_in_136 (io_x_in_5_11),
    .io_in_137 (io_x_in_5_12),
    .io_in_138 (io_x_in_5_13),
    .io_in_139 (io_x_in_5_14),
    .io_in_140 (io_x_in_5_15),
    .io_in_141 (io_x_in_5_16),
    .io_in_142 (io_x_in_5_17),
    .io_in_143 (io_x_in_5_18),
    .io_in_144 (io_x_in_5_19),
    .io_in_145 (io_x_in_5_20),
    .io_in_146 (io_x_in_5_21),
    .io_in_147 (io_x_in_5_22),
    .io_in_148 (io_x_in_5_23),
    .io_in_149 (io_x_in_5_24),
    .io_in_150 (io_x_in_6_0),
    .io_in_151 (io_x_in_6_1),
    .io_in_152 (io_x_in_6_2),
    .io_in_153 (io_x_in_6_3),
    .io_in_154 (io_x_in_6_4),
    .io_in_155 (io_x_in_6_5),
    .io_in_156 (io_x_in_6_6),
    .io_in_157 (io_x_in_6_7),
    .io_in_158 (io_x_in_6_8),
    .io_in_159 (io_x_in_6_9),
    .io_in_160 (io_x_in_6_10),
    .io_in_161 (io_x_in_6_11),
    .io_in_162 (io_x_in_6_12),
    .io_in_163 (io_x_in_6_13),
    .io_in_164 (io_x_in_6_14),
    .io_in_165 (io_x_in_6_15),
    .io_in_166 (io_x_in_6_16),
    .io_in_167 (io_x_in_6_17),
    .io_in_168 (io_x_in_6_18),
    .io_in_169 (io_x_in_6_19),
    .io_in_170 (io_x_in_6_20),
    .io_in_171 (io_x_in_6_21),
    .io_in_172 (io_x_in_6_22),
    .io_in_173 (io_x_in_6_23),
    .io_in_174 (io_x_in_6_24),
    .io_in_175 (io_x_in_7_0),
    .io_in_176 (io_x_in_7_1),
    .io_in_177 (io_x_in_7_2),
    .io_in_178 (io_x_in_7_3),
    .io_in_179 (io_x_in_7_4),
    .io_in_180 (io_x_in_7_5),
    .io_in_181 (io_x_in_7_6),
    .io_in_182 (io_x_in_7_7),
    .io_in_183 (io_x_in_7_8),
    .io_in_184 (io_x_in_7_9),
    .io_in_185 (io_x_in_7_10),
    .io_in_186 (io_x_in_7_11),
    .io_in_187 (io_x_in_7_12),
    .io_in_188 (io_x_in_7_13),
    .io_in_189 (io_x_in_7_14),
    .io_in_190 (io_x_in_7_15),
    .io_in_191 (io_x_in_7_16),
    .io_in_192 (io_x_in_7_17),
    .io_in_193 (io_x_in_7_18),
    .io_in_194 (io_x_in_7_19),
    .io_in_195 (io_x_in_7_20),
    .io_in_196 (io_x_in_7_21),
    .io_in_197 (io_x_in_7_22),
    .io_in_198 (io_x_in_7_23),
    .io_in_199 (io_x_in_7_24),
    .io_oh     (_im2col_io_oh_T[2:0]),
    .io_ow     ({1'h0, _im2col_io_ow_T[1:0]}),
    .io_start  (~_GEN_1 & _GEN_2 & ~_im2col_io_valid),
    .io_a_out  (_im2col_io_a_out),
    .io_valid  (_im2col_io_valid)
  );
  RegularConvFull_SA_KTile core (
    .io_x_tile_0    (compBufSel ? buf1_0 : buf0_0),
    .io_x_tile_1    (compBufSel ? buf1_1 : buf0_1),
    .io_x_tile_2    (compBufSel ? buf1_2 : buf0_2),
    .io_x_tile_3    (compBufSel ? buf1_3 : buf0_3),
    .io_x_tile_4    (compBufSel ? buf1_4 : buf0_4),
    .io_x_tile_5    (compBufSel ? buf1_5 : buf0_5),
    .io_x_tile_6    (compBufSel ? buf1_6 : buf0_6),
    .io_x_tile_7    (compBufSel ? buf1_7 : buf0_7),
    .io_x_tile_8    (compBufSel ? buf1_8 : buf0_8),
    .io_x_tile_9    (compBufSel ? buf1_9 : buf0_9),
    .io_x_tile_10   (compBufSel ? buf1_10 : buf0_10),
    .io_x_tile_11   (compBufSel ? buf1_11 : buf0_11),
    .io_x_tile_12   (compBufSel ? buf1_12 : buf0_12),
    .io_x_tile_13   (compBufSel ? buf1_13 : buf0_13),
    .io_x_tile_14   (compBufSel ? buf1_14 : buf0_14),
    .io_x_tile_15   (compBufSel ? buf1_15 : buf0_15),
    .io_w_tile_0_0  (_GEN < 8'h48 ? _GEN_0[{compTileIdx, 4'h0}] : 8'h0),
    .io_w_tile_0_1  (_idx_T_1 < 8'h48 ? _GEN_0[_idx_T_1[6:0]] : 8'h0),
    .io_w_tile_0_2  (_idx_T_2 < 8'h48 ? _GEN_0[_idx_T_2[6:0]] : 8'h0),
    .io_w_tile_0_3  (_idx_T_3 < 8'h48 ? _GEN_0[_idx_T_3[6:0]] : 8'h0),
    .io_w_tile_0_4  (_idx_T_4 < 8'h48 ? _GEN_0[_idx_T_4[6:0]] : 8'h0),
    .io_w_tile_0_5  (_idx_T_5 < 8'h48 ? _GEN_0[_idx_T_5[6:0]] : 8'h0),
    .io_w_tile_0_6  (_idx_T_6 < 8'h48 ? _GEN_0[_idx_T_6[6:0]] : 8'h0),
    .io_w_tile_0_7  (_idx_T_7 < 8'h48 ? _GEN_0[_idx_T_7[6:0]] : 8'h0),
    .io_w_tile_0_8  (_idx_T_8 < 8'h48 ? _GEN_0[_idx_T_8[6:0]] : 8'h0),
    .io_w_tile_0_9  (_idx_T_9 < 8'h48 ? _GEN_0[_idx_T_9[6:0]] : 8'h0),
    .io_w_tile_0_10 (_idx_T_10 < 8'h48 ? _GEN_0[_idx_T_10[6:0]] : 8'h0),
    .io_w_tile_0_11 (_idx_T_11 < 8'h48 ? _GEN_0[_idx_T_11[6:0]] : 8'h0),
    .io_w_tile_0_12 (_idx_T_12 < 8'h48 ? _GEN_0[_idx_T_12[6:0]] : 8'h0),
    .io_w_tile_0_13 (_idx_T_13 < 8'h48 ? _GEN_0[_idx_T_13[6:0]] : 8'h0),
    .io_w_tile_0_14 (_idx_T_14 < 8'h48 ? _GEN_0[_idx_T_14[6:0]] : 8'h0),
    .io_w_tile_0_15 (_idx_T_15 < 8'h48 ? _GEN_0[_idx_T_15[6:0]] : 8'h0),
    .io_psum_in_0   (psumReg_0),
    .io_psum_out_0  (_core_io_psum_out_0)
  );
  assign io_y_out_0_0 = yReg_0_0;
  assign io_y_out_0_1 = yReg_0_1;
  assign io_y_out_0_2 = yReg_0_2;
  assign io_y_out_0_3 = yReg_0_3;
  assign io_y_out_0_4 = yReg_0_4;
  assign io_y_out_0_5 = yReg_0_5;
  assign io_y_out_0_6 = yReg_0_6;
  assign io_y_out_0_7 = yReg_0_7;
  assign io_y_out_0_8 = yReg_0_8;
  assign io_done = doneReg;
endmodule

