RISC – _(reduced instruction set compute)_ процессор с сокращенным набором команд

CISC – (_Complex_ _instruction_ _set_ _computing__)_ процессор с расширенным набором команд.

Первоначально камнем преткновения стала ограниченная площадь кристалла и допустимая плотность размещения элементов. Как известно, в структурном плане микропроцессор состоит из 3-х частей: блок обработки кодов (арифметическое устройство), блока регистров и блока управления. Сложный набор команд требует сложных блоков управления, которые будут занимать значительную площадь кристалла, отнимая ее у арифметических устройств и блоков регистров, ограничивая потенциальные возможности по обработке кодов. Для выхода из этого положении было предложено разработать процессор с минимальными временными издержками и как следствие с сокращенным набором команд (**RISC****)** (

На основании этих  положений были сформулированы **требования к** **RISC****:**

1.      Любая операция, независимо от ее типа выполняется за 1 такт.

2.      Система команд содержит минимальный  набор наиболее часто используемых простых команд одинаковой длины.

3.      Операции обработки данных реализуются только в формате «регистр- регистр». Пересылка данных между регистрами и оперативной памятью осуществляется с помощью специальных команд загрузки/записи.

4.      Состав система команд должен быть удобен для написания трансляторов с языков высокого уровня.

Микропроцессоры спроектированы с учетом перечисленных требований получили название RISC.

Проблема выбора оптимальной системы команд процессора не так однозначна. Дело в том, что сложные команды требуют большего времени выполнения, но получается более короткая программа, простые команды выполняются значительно быстрее, но программы оказываются длиннее.

Конвейерная организация арифметики т.е. разбиение операций на последовательность элементарных действий выполняемых в различные моменты времени позволяет поднять тактовую частоту и включать в состав команд процессора сложные команды, такие как операции с плавающей запятой и др. Использование арифметических конвейеров привело к изменению требований к RISC.

Требование выполнения команды за 1 такт трансформировалось в требование формирования одного 64 разрядного результата за 1 такт. Система команд значительно расширилась и если в первых RISC процессорах  число команд едва достигало 50, то в современных может быть более 150. По функциональному набору команд современные CISC и RISC процессоры едва различимы.

Основными внешними признаками RISC процессоров стали:

-          фиксированная длина команд

-          отсутствие команд работы с оперативной памятью, кроме команд обмена данными память-регистр.

-          Темп выдачи результатов (в установившемся режиме) один 64 разрядный результат за каждый такт.

Основные достоинства RISC- процессоров:

1. Повышение производительности обработки программ вычислительных задач.
2. Благодаря использованию простых команд и минимума их форматов сокращается время разработки RISC-процессора.
3. Улучшение технологичности RISC-процессоров благодаря большей свободе в размещении их элементов на кристалле интегральной схемы и повышение вероятности выхода годных схем.

Недостатки RISC- процессоров:

1. Нарушение основных принципов программирования:

2. Минимум длины исполняемого кода программы.
3. Снижение семантического разрыва между исходным описание и машинным кодом.

4. Сложность построения компилятора, поскольку программа с языка высокого уровня должна транслироваться в микрокод с оптимизацией использования регистров.
5. Высокие требования к быстродействию памяти

**CISC** ([англ.](http://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA "Английский язык") _Complex instruction set computing_, или [англ.](http://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA "Английский язык") _complex instruction set computer_ — компьютер с комплексным набором команд) — концепция проектирования [процессоров](http://ru.wikipedia.org/wiki/%D0%9F%D1%80%D0%BE%D1%86%D0%B5%D1%81%D1%81%D0%BE%D1%80 "Процессор"), которая характеризуется следующим набором свойств:

- нефиксированное значение длины команды;
- арифметические действия кодируются в одной команде;
- небольшое число регистров, каждый из которых выполняет строго определённую функцию.

 Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначения; большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов; большое количество методов адресации; большое количество форматов команд различной разрядности; преобладание двухадресного формата команд; наличие команд обработки типа регистр-память  
Типичными представителями являются процессоры на основе команд x86

CISC — концепция проектирования процессоров, которая характеризуется следующим набором свойств:

Нефиксированным значением длины команды. Арифметические действия кодируются в одной инструкции. Небольшим числом регистров, каждый из которых выполняет строго определённую функцию. Типичными представителями являются процессоры на основе x86 команд (исключая современные Intel Pentium 4, Pentium D, Core, AMD Athlon, Phenom, которые являются гибридными) и процессоры Motorola MC680x0.

Наиболее распространённая архитектура современных настольных, серверных и мобильных процессоров построена по архитектуре Intel x86 (или х86-64 в случае 64-разрядных процессоров). Формально, все х86-процессоры являлись CISC-процессорами, однако новые процессоры, начиная с Intel486DX, являются CISC-процессорами с RISC-ядром. Они непосредственно перед исполнением преобразуют CISC-инструкции процессоров x86 в более простой набор внутренних инструкций RISC. В микропроцессор встраивается аппаратный транслятор, превращающий команды x86 в команды внутреннего RISC-процессора. При этом одна команда x86 может порождать несколько RISC-команд (в случае процессоров типа P6 — до 4-х RISC команд в большинстве случаев). Исполнение команд происходит на суперскалярном конвейере одновременно по несколько штук. Это потребовалось для увеличения скорости обработки CISC-команд, так как известно, что любой CISC-процессор уступает RISC-процессорам по количеству выполняемых операций в секунду. В итоге, такой подход и позволил поднять производительность