LEVEL0_MPLL_POST_DIV,FUNC_0
LEVEL0_MPLL_POST_DIV_MASK,VAR_0
MPLL_FREQ_LEVEL_0,VAR_1
WREG32_P,FUNC_1
rv6xx_memory_clock_entry_set_post_divider,FUNC_2
rdev,VAR_2
index,VAR_3
divider,VAR_4
