\glossaryentry{CRC?\glossentry{CRC}|setentrycounter[]{page}\glsnumberformat}{iv}
\glossaryentry{CRC?\glossentry{CRC}|setentrycounter[]{page}\glsnumberformat}{iv}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{iv}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{iv}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{v}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{v}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{v}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{1}
\glossaryentry{ERAI?\glossentry{ERAI}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{ERAI?\glossentry{ERAI}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{IC?\glossentry{ICs}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{IC?\glossentry{ICs}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{IC?\glossentry{ICs}|setentrycounter[]{page}\glsnumberformat}{3}
\glossaryentry{IC?\glossentry{ICs}|setentrycounter[]{page}\glsnumberformat}{3}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{3}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{CRC?\glossentry{CRC}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{CRC?\glossentry{CRC}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{7}
\glossaryentry{IP?\glossentry{IP}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{IP?\glossentry{IP}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{IP?\glossentry{IP}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{IP?\glossentry{IP}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{CRC?\glossentry{CRC}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{CRC?\glossentry{CRC}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{ROs}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{ROs}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{RO?\glossentry{RO}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{8}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{ASIC?\glossentry{ASIC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{ASIC?\glossentry{ASIC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{ASIC?\glossentry{ASIC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{PLD?\glossentry{PLDs}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{PLD?\glossentry{PLDs}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{PLD?\glossentry{PLD}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{PLD?\glossentry{PLD}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{PLD?\glossentry{PLD}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{PLD?\glossentry{PLD}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{ASIC?\glossentry{ASIC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{ASIC?\glossentry{ASIC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{10}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{11}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{13}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{13}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{13}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{13}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{13}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CL?\glossentry{CL}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{CL?\glossentry{CL}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{14}
\glossaryentry{SRAM?\glossentry{SRAM}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{SRAM?\glossentry{SRAM}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{SRAM?\glossentry{SRAM}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{PC?\glossentry{PC}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{PC?\glossentry{PC}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{SRAM?\glossentry{SRAM}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{SRAM?\glossentry{SRAM}|setentrycounter[]{page}\glsnumberformat}{15}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BA?\glossentry{BA}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BA?\glossentry{BA}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{CLBs?\glossentry{CLBs}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{IOBs?\glossentry{IOBs}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{SM?\glossentry{SM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{SM?\glossentry{SM}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{16}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{17}
\glossaryentry{BA?\glossentry{BA}|setentrycounter[]{page}\glsnumberformat}{18}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{18}
\glossaryentry{BA?\glossentry{BA}|setentrycounter[]{page}\glsnumberformat}{18}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{18}
\glossaryentry{IOB?\glossentry{IOB}|setentrycounter[]{page}\glsnumberformat}{18}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{18}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{20}
\glossaryentry{CLB?\glossentry{CLB}|setentrycounter[]{page}\glsnumberformat}{20}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{20}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{20}
\glossaryentry{IOB?\glossentry{IOB}|setentrycounter[]{page}\glsnumberformat}{20}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{21}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{22}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{22}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{23}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{23}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{23}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{23}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{24}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{24}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{24}
\glossaryentry{HDL?\glossentry{HDL}|setentrycounter[]{page}\glsnumberformat}{24}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{PIP?\glossentry{PIP}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{PIP?\glossentry{PIP}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{PIP?\glossentry{PIP}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{25}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{26}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{26}
\glossaryentry{PIP?\glossentry{PIP}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{API?\glossentry{API}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{GUI?\glossentry{GUI}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{GUI?\glossentry{GUI}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{API?\glossentry{API}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{UI?\glossentry{UIs}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{API?\glossentry{APIs}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{API?\glossentry{APIs}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{CAD?\glossentry{CAD}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{CAD?\glossentry{CAD}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{27}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{28}
\glossaryentry{API?\glossentry{API}|setentrycounter[]{page}\glsnumberformat}{28}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{28}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{28}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{28}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{28}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{29}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{29}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{29}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{29}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{29}
\glossaryentry{API?\glossentry{API}|setentrycounter[]{page}\glsnumberformat}{31}
\glossaryentry{API?\glossentry{API}|setentrycounter[]{page}\glsnumberformat}{31}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{31}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{31}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{32}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{32}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{32}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{33}
\glossaryentry{FPGA?\glossentry{FPGAs}|setentrycounter[]{page}\glsnumberformat}{33}
\glossaryentry{ISCAS?\glossentry{ISCAS}|setentrycounter[]{page}\glsnumberformat}{33}
\glossaryentry{ISCAS?\glossentry{ISCAS}|setentrycounter[]{page}\glsnumberformat}{33}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{33}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{33}
\glossaryentry{XDL?\glossentry{XDL}|setentrycounter[]{page}\glsnumberformat}{36}
\glossaryentry{RTL?\glossentry{RTL}|setentrycounter[]{page}\glsnumberformat}{37}
\glossaryentry{RTL?\glossentry{RTL}|setentrycounter[]{page}\glsnumberformat}{37}
\glossaryentry{RTL?\glossentry{RTL}|setentrycounter[]{page}\glsnumberformat}{37}
\glossaryentry{IOB?\glossentry{IOB}|setentrycounter[]{page}\glsnumberformat}{38}
\glossaryentry{BRAM?\glossentry{BRAM}|setentrycounter[]{page}\glsnumberformat}{38}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{38}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{39}
\glossaryentry{IO?\glossentry{IO}|setentrycounter[]{page}\glsnumberformat}{41}
\glossaryentry{RTL?\glossentry{RTL}|setentrycounter[]{page}\glsnumberformat}{41}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{42}
\glossaryentry{IC?\glossentry{IC}|setentrycounter[]{page}\glsnumberformat}{42}
\glossaryentry{FPGA?\glossentry{FPGA}|setentrycounter[]{page}\glsnumberformat}{42}
\glossaryentry{UI?\glossentry{UI}|setentrycounter[]{page}\glsnumberformat}{42}
