`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 11/26/2024 03:05:01 PM
// Design Name: 
// Module Name: mini1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


//module D_flip_2 #(parameter n=7) (
//    input [n-1:0]D,       // Data input
//    input clk,     // Clock input
//    input en,      // Enable input
//    input reset,   // Active-low reset input
//    output reg [n-1:0] Q   // Output
//);





module mini1(

    );
    
    
    
endmodule
