---
{"dg-publish":true,"permalink":"/02-Area/CS-CA-SW/(CS-CA-SW) Command cycles and Interrupts/","tags":["Area/CS-CA-SW"],"noteIcon":"","created":"2025-01-05T15:55:09.000+09:00","updated":"2025-04-07T22:55:07.008+09:00"}
---

# Command cycles and Interrupts

## λ…λ Ήμ–΄ μ‚¬μ΄ν΄κ³Ό μΈν„°λ½νΈ

### λ…λ Ήμ–΄ μ‚¬μ΄ν΄

λ…λ Ήμ–΄ μ‚¬μ΄ν΄ (`command cycle`)μ΄λ€ λ…λ Ήμ–΄κ°€ μ‹¤ν–‰λλ” νλ¦„, μ‹¤ν–‰λλ” μ£ΌκΈ°λ¥Ό λ§ν•©λ‹λ‹¤.

λ…λ Ήμ–΄ μ‚¬μ΄ν΄μ€ λ…λ Ήμ–΄λ¥Ό CPU λ΅λ¶€ν„° κ°€μ Έμ¤λ” μΈμ¶ μ‚¬μ΄ν΄(`fetch cycle`), λ…λ Ήμ–΄λ¥Ό μ‹¤ν–‰ν•λ” λ‹¨κ³„μΈ μ‹¤ν–‰ μ‚¬μ΄ν΄(`execution cycle`)λ΅ μ΄λ£¨μ–΄μ§‘λ‹λ‹¤.
λ‘ λ‹¨κ³„κ°€ κ³„μ†ν•΄μ„ λ°λ³µλλ” λ°©μ‹μ…λ‹λ‹¤.

κ·Έ μ‚¬μ΄μ— λ…λ Ήμ–΄ μ‹¤ν–‰μ— ν•„μ”ν• κ°’μ„ λ©”λ¨λ¦¬μ—μ„ κ°€μ Έμ™€μ•Ό ν•  μ μμµλ‹λ‹¤. μ΄ λ• μΌμ–΄λ‚λ” λ©”λ¨λ¦¬ μ ‘κ·Όμ„ κ°„μ ‘ μ‚¬μ΄ν΄(`indirect cycle`)μ΄λΌκ³  ν•©λ‹λ‹¤.

### μΈν„°λ½νΈ

CPUμ μ‘μ—…μ„ λ°©ν•΄ν•λ” μ‹ νΈλ¥Ό μΈν„°λ½νΈ(`interrupt`)λΌκ³  ν•©λ‹λ‹¤.

μΈν„°λ½νΈλ” ν¬κ² λ‘ κ°€μ§€μ μΆ…λ¥, λ™κΈ° μΈν„°λ½νΈμ™€ λΉ„λ™κΈ° μΈν„°λ½νΈλ΅ λ‚λ‰©λ‹λ‹¤.

- λ™κΈ° μΈν„°λ½νΈ (`synchronous interrupt`)
 CPUμ— μν•΄ λ°μƒν•λ” μΈν„°λ½νΈμ…λ‹λ‹¤. ν”„λ΅κ·Έλ¨μ„ μ‹¤ν–‰ν•λ©° λ§λ‹¥λ¨λ¦° μ¤λ¥λ” λ¨λ‘ μ—¬κΈ°μ— μ†ν•©λ‹λ‹¤. λ™κΈ° μΈν„°λ½νΈλ” μμ™Έ(`exception`)μΌλ΅ λ” μμ£Ό λ¶λ¦½λ‹λ‹¤.
- λΉ„λ™κΈ° μΈν„°λ½νΈ (`asynchronous interrupt`)
    
    μ£Όλ΅ μ…μ¶λ ¥μ¥μΉμ— μν•΄ λ°μƒν•λ” μΈν„°λ½νΈμ…λ‹λ‹¤. μ£Όλ΅ ν•λ“μ›¨μ–΄ μΈν„°λ½νΈ(`hardware interrupt`)λΌκ³  λ¶λ¦½λ‹λ‹¤. 
    

### ν•λ“μ›¨μ–΄ μΈν„°λ½νΈ

ν•λ“μ›¨μ–΄ μΈν„°λ½νΈλ” μ…μ¶λ ¥ μ‘μ—… λ„μ¤‘μ—λ„ ν¨μ¨μ μΌλ΅ λ…λ Ήμ–΄λ¥Ό μ²λ¦¬ν•κΈ° μ„ν•΄ ν•λ“μ›¨μ–΄ μΈν„°λ½νΈλ¥Ό μ‚¬μ©ν•©λ‹λ‹¤. CPUλ” ν•λ“μ›¨μ–΄ μΈν„°λ½νΈλ¥Ό μ‚¬μ©ν•¨μΌλ΅μ¨ μ…μ¶λ ¥μ¥μΉμ μ™„λ£ μ—¬λ¶€λ¥Ό κΈ°λ‹¤λ¦΄ ν•„μ” μ—†μ΄ λ‹¤λ¥Έ μ‘μ—…μ„ μ²λ¦¬ν•  μ μκ² λ©λ‹λ‹¤. 

ν•λ“μ›¨μ–΄ μΈν„°λ½νΈμ μ²λ¦¬ μμ„λ” λ‹¤μκ³Ό κ°™μµλ‹λ‹¤. CPUμ μΆ…λ¥μ— λ”°λΌ λ‹¤λ¥Ό μ μμ§€λ§, λ€λ™μ†μ΄ν•©λ‹λ‹¤.

1. μ…μ¶λ ¥ μ¥μΉλ” CPUμ—κ² μΈν„°λ½νΈ μ”μ²­ μ‹ νΈλ¥Ό λ³΄λƒ…λ‹λ‹¤. 
    
    μΈν„°λ½νΈ μ”μ²­ μ‹ νΈλ€ μ…μ¶λ ¥μ¥μΉκ°€ CPUμ—κ² μΈν„°λ½νΈ κ°€λ¥ μ—¬λ¶€λ¥Ό λ¬Όμ–΄λ³΄λ” μ‹ νΈμ…λ‹λ‹¤.
    
2.  CPUλ” μ‹¤ν–‰ μ‚¬μ΄ν΄μ΄ λλ‚κ³  λ…λ Ήμ–΄λ¥Ό μΈμ¶ν•κΈ° μ „ ν•­μƒ μΈν„°λ½νΈ μ—¬λ¶€λ¥Ό ν™•μΈν•©λ‹λ‹¤. 
3. CPUλ” μΈν„°λ½νΈ μ”μ²­μ„ ν™•μΈν•κ³  μΈν„°λ½νΈ ν”λκ·Έλ¥Ό ν†µν•΄ ν„μ¬ μΈν„°λ½νΈ κ°€λ¥ μ—¬λ¶€λ¥Ό νλ‹¨ν•©λ‹λ‹¤.
    
    μΈν„°λ½νΈ ν”λκ·Έ(`interrupt flag`)λ€ ν”λκ·Έ λ μ§€μ¤ν„°μ— κΈ°λ΅λμ–΄ μλ” μΈν„°λ½νΈ κ°€λ¥ μ—¬λ¶€λ¥Ό μ•λ¦¬λ” ν”λκ·Έλ΅, μ΄κ²ƒμ΄ ν™μ„±ν™” λμ–΄μ•Ό μΈν„°λ½νΈλ¥Ό μ²λ¦¬ν•  μ μμµλ‹λ‹¤.
    
4. κ°€λ¥ν•λ‹¤λ©΄ CPUκ°€ ν„μ¬κΉμ§€μ μ‘μ—…μ„ λ°±μ—…ν•©λ‹λ‹¤.
5. CPUλ” μΈν„°λ½νΈ λ²΅ν„°λ¥Ό μ°Έμ΅°ν•μ—¬ μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄μ„ μ‹¤ν–‰ν•©λ‹λ‹¤.
    
    μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄(`interrupt service routine`)μ΄λ€ μΈν„°λ½νΈλ¥Ό μ²λ¦¬ν•κΈ° μ„ν• ν”„λ΅κ·Έλ¨μ…λ‹λ‹¤. λ‹¤λ¥Έ λ§λ΅ μΈν„°λ½νΈ ν•Έλ“¤λ¬(`interrupt handler`)λΌκ³ λ„ ν•©λ‹λ‹¤.
    
    μΈν„°λ½νΈμ— λ€ν•΄μ„ μ–΄λ–¤ λ°©μ‹μΌλ΅ μ²λ¦¬ν•  κ²ƒμΈμ§€μ— λ€ν• μ •λ³΄κ°€ λ‹΄κ²¨ μμµλ‹λ‹¤.
    
    μΈν„°λ½νΈ λ²΅ν„°(`interrupt vector`)λ€ κ°κΈ° λ‹¤λ¥Έ μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄μ„ κµ¬λ³„ν•κΈ° μ„ν• μ •λ³΄μ…λ‹λ‹¤. 
    
    μΈν„°λ½νΈ λ²΅ν„°μ κ°’μ€ ν”„λ΅κ·Έλ¨ μΉ΄μ΄ν„°μ κ°’μ΄ λ°±μ—…λ ν›„ ν”„λ΅κ·Έλ¨ μΉ΄μ΄ν„°λ΅ μ΄λ™ν•©λ‹λ‹¤. 
    
6. μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄μ΄ λλ‚λ©΄ λ°±μ—…ν•΄λ‘” μ‘μ—…μ„ λ³µκµ¬ν•΄ λ‹¤μ‹ μ§„ν–‰ν•©λ‹λ‹¤.

<aside>
π’΅ μμ™Έμ μΆ…λ¥λ” λ‹¤μκ³Ό κ°™μµλ‹λ‹¤. μμ™Έμ μΆ…λ¥λ” λ‹¤μμΌλ΅ μ‹¤ν–‰λλ” λ…λ Ήμ–΄μ μ„μΉμ— λ”°λΌ λ‚λ‰©λ‹λ‹¤.

ν΄νΈ(`fault`)λ” μμ™Έλ¥Ό μ²λ¦¬ν• ν›„ μμ™Έκ°€ λ°μƒν• λ…λ Ήμ–΄λ¶€ν„° λ‹¤μ‹ μ‹¤ν–‰ν•λ” μμ™Έμ…λ‹λ‹¤.

νΈλ©(`trap`)μ€ μμ™Έλ¥Ό μ²λ¦¬ν• ν›„ μμ™Έ λ‹¤μ λ…λ Ήμ–΄λ¶€ν„° μ‹¤ν–‰ν•λ” μμ™Έμ…λ‹λ‹¤.

μ¤‘λ‹¨(`abort`)μ€ CPUκ°€ ν”„λ΅κ·Έλ¨μ„ κ°•μ λ΅ μ¤‘λ‹¨ν•  μ λ°–μ— μ—†λ” μ¤λ¥λ¥Ό λ°κ²¬ν–μ„ λ• λ°μƒν•λ” μμ™Έμ…λ‹λ‹¤.

μ†ν”„νΈμ›¨μ–΄ μΈν„°λ½νΈ(`software interrupt`)λ” μ‹μ¤ν… νΈμ¶μ΄ λ°μƒν• κ²½μ°μ μμ™Έμ…λ‹λ‹¤.

</aside>