Fitter report for fpga-user
Thu Aug 22 11:49:39 2024
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Aug 22 11:49:39 2024       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; fpga-user                                   ;
; Top-level Entity Name              ; user                                        ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL025YE144C8G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,173 / 24,624 ( 17 % )                     ;
;     Total combinational functions  ; 4,104 / 24,624 ( 17 % )                     ;
;     Dedicated logic registers      ; 1,279 / 24,624 ( 5 % )                      ;
; Total registers                    ; 1279                                        ;
; Total pins                         ; 51 / 77 ( 66 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 56 / 132 ( 42 % )                           ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                      ;
+----------------------------------------------------------------------------+-----------------------------------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                                                         ; Default Value                         ;
+----------------------------------------------------------------------------+-----------------------------------------------------------------+---------------------------------------+
; Device                                                                     ; 10CL025YE144C8G                                                 ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                                               ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                                              ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                                               ; 0.0                                   ;
; Device Migration List                                                      ; 10CL025YE144C8G,10CL006YE144C8G,10CL010YE144C8G,10CL016YE144C8G ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                                                    ;                                       ;
; Use smart compilation                                                      ; Off                                                             ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                                             ; All                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                              ; On                                    ;
; Enable compact report table                                                ; Off                                                             ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                                              ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                                          ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                                             ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                                             ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                                             ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                                                       ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                                              ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                                              ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                                             ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                                              ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                                             ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                                             ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                                          ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                                             ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                                                   ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                                   ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                                               ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                                             ; Off                                   ;
; PCI I/O                                                                    ; Off                                                             ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                                             ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                             ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                                            ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                                              ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                                             ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                                             ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                                             ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                                             ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                                             ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                                             ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                                             ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                                             ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                                             ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                                                        ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                                          ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                            ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                                            ; Auto                                  ;
; Auto Global Clock                                                          ; On                                                              ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                                              ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up                           ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                                            ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                                              ; On                                    ;
; Optimize Design for Metastability                                          ; On                                                              ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                             ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                                             ; Off                                   ;
+----------------------------------------------------------------------------+-----------------------------------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.7%      ;
;     Processor 4            ;   5.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5589 ) ; 0.00 % ( 0 / 5589 )        ; 0.00 % ( 0 / 5589 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5589 ) ; 0.00 % ( 0 / 5589 )        ; 0.00 % ( 0 / 5589 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5583 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 4,173 / 24,624 ( 17 % ) ;
;     -- Combinational with no register       ; 2894                    ;
;     -- Register only                        ; 69                      ;
;     -- Combinational with a register        ; 1210                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2378                    ;
;     -- 3 input functions                    ; 1206                    ;
;     -- <=2 input functions                  ; 520                     ;
;     -- Register only                        ; 69                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3648                    ;
;     -- arithmetic mode                      ; 456                     ;
;                                             ;                         ;
; Total registers*                            ; 1,279 / 24,934 ( 5 % )  ;
;     -- Dedicated logic registers            ; 1,279 / 24,624 ( 5 % )  ;
;     -- I/O registers                        ; 0 / 310 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 335 / 1,539 ( 22 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 51 / 77 ( 66 % )        ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )          ;
;     -- Dedicated input pins                 ; 0 / 17 ( 0 % )          ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 66 ( 0 % )          ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 56 / 132 ( 42 % )       ;
; PLLs                                        ; 1 / 2 ( 50 % )          ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 12.0% / 11.8% / 12.4%   ;
; Peak interconnect usage (total/H/V)         ; 47.9% / 45.2% / 51.6%   ;
; Maximum fan-out                             ; 1279                    ;
; Highest non-global fan-out                  ; 660                     ;
; Total fan-out                               ; 19855                   ;
; Average fan-out                             ; 3.54                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4173 / 24624 ( 17 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 2894                  ; 0                              ;
;     -- Register only                        ; 69                    ; 0                              ;
;     -- Combinational with a register        ; 1210                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2378                  ; 0                              ;
;     -- 3 input functions                    ; 1206                  ; 0                              ;
;     -- <=2 input functions                  ; 520                   ; 0                              ;
;     -- Register only                        ; 69                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3648                  ; 0                              ;
;     -- arithmetic mode                      ; 456                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1279                  ; 0                              ;
;     -- Dedicated logic registers            ; 1279 / 24624 ( 5 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 335 / 1539 ( 22 % )   ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 51                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 56 / 132 ( 42 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1312                  ; 2                              ;
;     -- Registered Input Connections         ; 1279                  ; 0                              ;
;     -- Output Connections                   ; 35                    ; 1279                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 20827                 ; 1285                           ;
;     -- Registered Connections               ; 5589                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 66                    ; 1281                           ;
;     -- hard_block:auto_generated_inst       ; 1281                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 2                              ;
;     -- Output Ports                         ; 5                     ; 1                              ;
;     -- Bidir Ports                          ; 33                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; mainClk     ; 22    ; 1        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; mcuI2cScl   ; 6     ; 1        ; 0            ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; mcuUartTx   ; 10    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; reset       ; 24    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; slowClk     ; 23    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[0] ; 46    ; 3        ; 11           ; 0            ; 21           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[1] ; 49    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[2] ; 50    ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[3] ; 51    ; 3        ; 20           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[4] ; 59    ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[5] ; 60    ; 4        ; 36           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[6] ; 65    ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; switches[7] ; 66    ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; leds[0]   ; 72    ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[1]   ; 71    ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[2]   ; 69    ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[3]   ; 68    ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mcuUartRx ; 8     ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; lsasBus[0]  ; 76    ; 5        ; 53           ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[10] ; 101   ; 6        ; 53           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[11] ; 103   ; 6        ; 53           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[12] ; 105   ; 6        ; 53           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[13] ; 106   ; 6        ; 53           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[14] ; 111   ; 7        ; 49           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[15] ; 112   ; 7        ; 47           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[16] ; 113   ; 7        ; 45           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[17] ; 114   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[18] ; 115   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[19] ; 119   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[1]  ; 77    ; 5        ; 53           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[20] ; 120   ; 7        ; 38           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[21] ; 121   ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[22] ; 125   ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[23] ; 132   ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[24] ; 133   ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[25] ; 135   ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[26] ; 136   ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[27] ; 137   ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[28] ; 141   ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[29] ; 142   ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[2]  ; 80    ; 5        ; 53           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[30] ; 143   ; 8        ; 1            ; 34           ; 0            ; 23                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[31] ; 144   ; 8        ; 1            ; 34           ; 7            ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[3]  ; 83    ; 5        ; 53           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[4]  ; 85    ; 5        ; 53           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[5]  ; 86    ; 5        ; 53           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[6]  ; 87    ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[7]  ; 98    ; 6        ; 53           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; lsasBus[8]  ; 99    ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
; lsasBus[9]  ; 100   ; 6        ; 53           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18 (inverted) ;
; mcuI2cSda   ; 7     ; 1        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                ;
+----------+-----------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+-----------------------------+------------------------+------------------+---------------------------+
; 6        ; DIFFIO_L3n, DATA1, ASDO     ; Use as regular IO      ; mcuI2cScl        ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L4p, FLASH_nCE, nCSO ; Use as regular IO      ; mcuUartRx        ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                      ; -                ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As input tri-stated    ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated    ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                      ; -                ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                      ; -                ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R9n, DEV_OE          ; Use as regular IO      ; lsasBus[5]       ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO      ; lsasBus[6]       ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                      ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                      ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                      ; -                ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R5n, INIT_DONE       ; Use as regular IO      ; lsasBus[7]       ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R5p, CRC_ERROR       ; Use as regular IO      ; lsasBus[8]       ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R4n, nCEO            ; Use as programming pin ; lsasBus[10]      ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R4p, CLKUSR          ; Use as regular IO      ; lsasBus[11]      ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO      ; lsasBus[23]      ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO      ; lsasBus[24]      ; Dual Purpose Pin          ;
; 135      ; DIFFIO_T9p, DATA4           ; Use as regular IO      ; lsasBus[25]      ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO      ; lsasBus[27]      ; Dual Purpose Pin          ;
+----------+-----------------------------+------------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 9 ( 89 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 6 ( 17 % )  ; 3.3V          ; --           ;
; 3        ; 4 / 10 ( 40 % ) ; 3.3V          ; --           ;
; 4        ; 8 / 12 ( 67 % ) ; 3.3V          ; --           ;
; 5        ; 7 / 9 ( 78 % )  ; 3.3V          ; --           ;
; 6        ; 7 / 9 ( 78 % )  ; 3.3V          ; --           ;
; 7        ; 9 / 11 ( 82 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 11 ( 82 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 7          ; 1        ; mcuI2cScl                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 8          ; 1        ; mcuI2cSda                       ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 9          ; 1        ; mcuUartRx                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 15         ; 1        ; mcuUartTx                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 25         ; 1        ; mainClk                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 26         ; 1        ; slowClk                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 27         ; 2        ; reset                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 67         ; 3        ; switches[0]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 79         ; 3        ; switches[1]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 81         ; 3        ; switches[2]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 82         ; 3        ; switches[3]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 55       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 98         ; 4        ; switches[4]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 99         ; 4        ; switches[5]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 65       ; 106        ; 4        ; switches[6]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 111        ; 4        ; switches[7]                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 116        ; 4        ; leds[3]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 117        ; 4        ; leds[2]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 119        ; 4        ; leds[1]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 120        ; 4        ; leds[0]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 126        ; 5        ; lsasBus[0]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 127        ; 5        ; lsasBus[1]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 134        ; 5        ; lsasBus[2]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 138        ; 5        ; lsasBus[3]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 141        ; 5        ; lsasBus[4]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 142        ; 5        ; lsasBus[5]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 143        ; 5        ; lsasBus[6]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 159        ; 6        ; lsasBus[7]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 160        ; 6        ; lsasBus[8]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 161        ; 6        ; lsasBus[9]                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 162        ; 6        ; lsasBus[10]                     ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 163        ; 6        ; lsasBus[11]                     ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 105      ; 167        ; 6        ; lsasBus[12]                     ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 173        ; 6        ; lsasBus[13]                     ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ; 180        ; 7        ; lsasBus[14]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 181        ; 7        ; lsasBus[15]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 182        ; 7        ; lsasBus[16]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 183        ; 7        ; lsasBus[17]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 184        ; 7        ; lsasBus[18]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 190        ; 7        ; lsasBus[19]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 191        ; 7        ; lsasBus[20]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 197        ; 7        ; lsasBus[21]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 205        ; 7        ; lsasBus[22]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 127      ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 128      ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 129      ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 218        ; 8        ; lsasBus[23]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 219        ; 8        ; lsasBus[24]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 221        ; 8        ; lsasBus[25]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 224        ; 8        ; lsasBus[26]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 227        ; 8        ; lsasBus[27]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 239        ; 8        ; lsasBus[28]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 242        ; 8        ; lsasBus[29]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 245        ; 8        ; lsasBus[30]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 246        ; 8        ; lsasBus[31]                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                        ;
+-------------------------------+------------------------------------------------------------------------------------+
; Name                          ; myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------+
; SDC pin name                  ; myAltPll_inst|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                             ;
; Compensate clock              ; clock0                                                                             ;
; Compensated input/output pins ; --                                                                                 ;
; Switchover type               ; --                                                                                 ;
; Input frequency 0             ; 10.0 MHz                                                                           ;
; Input frequency 1             ; --                                                                                 ;
; Nominal PFD frequency         ; 10.0 MHz                                                                           ;
; Nominal VCO frequency         ; 400.0 MHz                                                                          ;
; VCO post scale K counter      ; 2                                                                                  ;
; VCO frequency control         ; Auto                                                                               ;
; VCO phase shift step          ; 312 ps                                                                             ;
; VCO multiply                  ; --                                                                                 ;
; VCO divide                    ; --                                                                                 ;
; Freq min lock                 ; 7.5 MHz                                                                            ;
; Freq max lock                 ; 16.25 MHz                                                                          ;
; M VCO Tap                     ; 0                                                                                  ;
; M Initial                     ; 1                                                                                  ;
; M value                       ; 40                                                                                 ;
; N value                       ; 1                                                                                  ;
; Charge pump current           ; setting 1                                                                          ;
; Loop filter resistance        ; setting 20                                                                         ;
; Loop filter capacitance       ; setting 0                                                                          ;
; Bandwidth                     ; 450 kHz to 590 kHz                                                                 ;
; Bandwidth type                ; Medium                                                                             ;
; Real time reconfigurable      ; Off                                                                                ;
; Scan chain MIF file           ; --                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                ;
; PLL location                  ; PLL_1                                                                              ;
; Inclk0 signal                 ; mainClk                                                                            ;
; Inclk1 signal                 ; --                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                      ;
; Inclk1 signal type            ; --                                                                                 ;
+-------------------------------+------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 10.0 MHz         ; 0 (0 ps)    ; 1.13 (312 ps)    ; 50/50      ; C0      ; 40            ; 20/20 Even ; --            ; 1       ; 0       ; myAltPll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; mcuUartRx   ; Missing drive strength ;
; leds[0]     ; Missing drive strength ;
; leds[1]     ; Missing drive strength ;
; leds[2]     ; Missing drive strength ;
; leds[3]     ; Missing drive strength ;
; mcuI2cSda   ; Missing drive strength ;
; lsasBus[8]  ; Missing drive strength ;
; lsasBus[21] ; Missing drive strength ;
; lsasBus[22] ; Missing drive strength ;
; lsasBus[23] ; Missing drive strength ;
; lsasBus[24] ; Missing drive strength ;
; lsasBus[25] ; Missing drive strength ;
; lsasBus[26] ; Missing drive strength ;
; lsasBus[27] ; Missing drive strength ;
; lsasBus[0]  ; Missing drive strength ;
; lsasBus[1]  ; Missing drive strength ;
; lsasBus[2]  ; Missing drive strength ;
; lsasBus[3]  ; Missing drive strength ;
; lsasBus[4]  ; Missing drive strength ;
; lsasBus[5]  ; Missing drive strength ;
; lsasBus[6]  ; Missing drive strength ;
; lsasBus[7]  ; Missing drive strength ;
; lsasBus[9]  ; Missing drive strength ;
; lsasBus[10] ; Missing drive strength ;
; lsasBus[11] ; Missing drive strength ;
; lsasBus[12] ; Missing drive strength ;
; lsasBus[13] ; Missing drive strength ;
; lsasBus[14] ; Missing drive strength ;
; lsasBus[15] ; Missing drive strength ;
; lsasBus[16] ; Missing drive strength ;
; lsasBus[17] ; Missing drive strength ;
; lsasBus[18] ; Missing drive strength ;
; lsasBus[19] ; Missing drive strength ;
; lsasBus[20] ; Missing drive strength ;
; lsasBus[28] ; Missing drive strength ;
; lsasBus[29] ; Missing drive strength ;
; lsasBus[30] ; Missing drive strength ;
; lsasBus[31] ; Missing drive strength ;
+-------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                           ; Entity Name              ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |user                                              ; 4173 (0)    ; 1279 (0)                  ; 0 (0)         ; 0           ; 0    ; 56           ; 8       ; 24        ; 51   ; 0            ; 2894 (0)     ; 69 (0)            ; 1210 (0)         ; |user                                                                                                                                         ; user                     ; work         ;
;    |EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|             ; 4173 (4)    ; 1279 (0)                  ; 0 (0)         ; 0           ; 0    ; 56           ; 8       ; 24        ; 0    ; 0            ; 2894 (4)     ; 69 (0)            ; 1210 (0)         ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR                                                                                                       ; EMULATOR_N_3_W_0_S_0_Q_2 ; work         ;
;       |QEP_N_3_W_0_S_0:QEP_UNIT|                   ; 3924 (281)  ; 1057 (0)                  ; 0 (0)         ; 0           ; 0    ; 56           ; 8       ; 24        ; 0    ; 0            ; 2859 (280)   ; 1 (0)             ; 1064 (1)         ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT                                                                              ; QEP_N_3_W_0_S_0          ; work         ;
;          |control_unit:CONTROL_UNIT_0|             ; 99 (2)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (2)       ; 0 (0)             ; 13 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0                                                  ; control_unit             ; work         ;
;             |multiplexer_2_1:MUX_NXT_ADD_NON_ROT|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|multiplexer_2_1:MUX_NXT_ADD_NON_ROT              ; multiplexer_2_1          ; work         ;
;             |multiplexer_2_1:MUX_NXT_ADD_ROT|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|multiplexer_2_1:MUX_NXT_ADD_ROT                  ; multiplexer_2_1          ; work         ;
;             |multiplexer_2_1:MUX_OUT_CTRL|         ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|multiplexer_2_1:MUX_OUT_CTRL                     ; multiplexer_2_1          ; work         ;
;             |n_bit_register:REG_NEXT_ADD_NON_ROT|  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|n_bit_register:REG_NEXT_ADD_NON_ROT              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_NEXT_ADD_ROT|      ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|n_bit_register:REG_NEXT_ADD_ROT                  ; n_bit_register           ; work         ;
;             |non_rot_rom:ROM_NON_ROT|              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 3 (3)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|non_rot_rom:ROM_NON_ROT                          ; non_rot_rom              ; work         ;
;             |rot_rom:ROM_ROT|                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 5 (5)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|rot_rom:ROM_ROT                                  ; rot_rom                  ; work         ;
;          |control_unit:CONTROL_UNIT_2|             ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 1 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_2                                                  ; control_unit             ; work         ;
;             |multiplexer_2_1:MUX_OUT_CTRL|         ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_2|multiplexer_2_1:MUX_OUT_CTRL                     ; multiplexer_2_1          ; work         ;
;             |non_rot_rom:ROM_NON_ROT|              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_2|non_rot_rom:ROM_NON_ROT                          ; non_rot_rom              ; work         ;
;             |rot_rom:ROM_ROT|                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_2|rot_rom:ROM_ROT                                  ; rot_rom                  ; work         ;
;          |datapath:DATAPATH_0|                     ; 706 (0)     ; 182 (0)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 2       ; 6         ; 0    ; 0            ; 524 (0)      ; 1 (0)             ; 181 (0)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0                                                          ; datapath                 ; work         ;
;             |adder_subtractor:ADD_SUB_1|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|adder_subtractor:ADD_SUB_1                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|adder_subtractor:ADD_SUB_1|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |adder_subtractor:ADD_SUB_2|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|adder_subtractor:ADD_SUB_2                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|adder_subtractor:ADD_SUB_2|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |multiplexer_2_1:MUX_MULT_1_A|         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_2_1:MUX_MULT_1_A                             ; multiplexer_2_1          ; work         ;
;             |multiplexer_2_1:MUX_MULT_2_A|         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_2_1:MUX_MULT_2_A                             ; multiplexer_2_1          ; work         ;
;             |multiplexer_2_1:MUX_OUT_B_R|          ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_2_1:MUX_OUT_B_R                              ; multiplexer_2_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_1_B|      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_3_1:MUX_ADD_SUB_1_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_2_B|      ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_3_1:MUX_ADD_SUB_2_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_I|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_3_1:MUX_SEL_RES_A_I                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_R|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_3_1:MUX_SEL_RES_A_R                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_4_1:MUX_ADD_SUB_2_A|      ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_4_1:MUX_ADD_SUB_2_A                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_4_1:MUX_SEL_RES_B_R|      ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_4_1:MUX_SEL_RES_B_R                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_5_1:MUX_ADD_SUB_1_A|      ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_5_1:MUX_ADD_SUB_1_A                          ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_1_B|         ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_5_1:MUX_MULT_1_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_2_B|         ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_5_1:MUX_MULT_2_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_SEL_RES_B_I|      ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplexer_5_1:MUX_SEL_RES_B_I                          ; multiplexer_5_1          ; work         ;
;             |multiplier:MULT_1|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |multiplier:MULT_2|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |n_bit_register:REG_PIPE_DET_RND_1|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_DET_RND_1                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_1|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_FEEDBACK_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_FEEDBACK_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_1|      ; 41 (41)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 39 (39)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_INTER_1                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_2|      ; 40 (40)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_INTER_2                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_DET_2|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_RND_DET_2                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_1|   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_RND_MULT_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_RND_MULT_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_I|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_SAVE_A_I                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_R|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_SAVE_A_R                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_B_R|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_SAVE_B_R                              ; n_bit_register           ; work         ;
;          |datapath:DATAPATH_1|                     ; 653 (0)     ; 182 (0)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 2       ; 6         ; 0    ; 0            ; 471 (0)      ; 0 (0)             ; 182 (0)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1                                                          ; datapath                 ; work         ;
;             |adder_subtractor:ADD_SUB_1|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|adder_subtractor:ADD_SUB_1                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|adder_subtractor:ADD_SUB_1|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |adder_subtractor:ADD_SUB_2|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|adder_subtractor:ADD_SUB_2                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|adder_subtractor:ADD_SUB_2|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_1_B|      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_3_1:MUX_ADD_SUB_1_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_2_B|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_3_1:MUX_ADD_SUB_2_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_I|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_3_1:MUX_SEL_RES_A_I                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_R|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_3_1:MUX_SEL_RES_A_R                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_4_1:MUX_ADD_SUB_2_A|      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_4_1:MUX_ADD_SUB_2_A                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_4_1:MUX_SEL_RES_B_R|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_4_1:MUX_SEL_RES_B_R                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_5_1:MUX_ADD_SUB_1_A|      ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 21 (21)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_5_1:MUX_ADD_SUB_1_A                          ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_1_B|         ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_5_1:MUX_MULT_1_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_2_B|         ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_5_1:MUX_MULT_2_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_SEL_RES_B_I|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplexer_5_1:MUX_SEL_RES_B_I                          ; multiplexer_5_1          ; work         ;
;             |multiplier:MULT_1|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |multiplier:MULT_2|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |n_bit_register:REG_PIPE_DET_RND_1|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_DET_RND_1                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_1|   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_FEEDBACK_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_FEEDBACK_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_1|      ; 40 (40)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_INTER_1                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_2|      ; 41 (41)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_INTER_2                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_DET_2|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_RND_DET_2                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_1|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_RND_MULT_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_RND_MULT_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_I|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_SAVE_A_I                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_R|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_SAVE_A_R                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_B_R|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_SAVE_B_R                              ; n_bit_register           ; work         ;
;          |datapath:DATAPATH_2|                     ; 690 (0)     ; 182 (0)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 2       ; 6         ; 0    ; 0            ; 507 (0)      ; 0 (0)             ; 183 (0)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2                                                          ; datapath                 ; work         ;
;             |adder_subtractor:ADD_SUB_1|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|adder_subtractor:ADD_SUB_1                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|adder_subtractor:ADD_SUB_1|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |adder_subtractor:ADD_SUB_2|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|adder_subtractor:ADD_SUB_2                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|adder_subtractor:ADD_SUB_2|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |multiplexer_2_1:MUX_MULT_1_A|         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_2_1:MUX_MULT_1_A                             ; multiplexer_2_1          ; work         ;
;             |multiplexer_2_1:MUX_MULT_2_A|         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_2_1:MUX_MULT_2_A                             ; multiplexer_2_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_1_B|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_3_1:MUX_ADD_SUB_1_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_2_B|      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_3_1:MUX_ADD_SUB_2_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_I|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_3_1:MUX_SEL_RES_A_I                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_R|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_3_1:MUX_SEL_RES_A_R                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_4_1:MUX_ADD_SUB_2_A|      ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_4_1:MUX_ADD_SUB_2_A                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_4_1:MUX_SEL_RES_B_R|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_4_1:MUX_SEL_RES_B_R                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_5_1:MUX_ADD_SUB_1_A|      ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 21 (21)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_5_1:MUX_ADD_SUB_1_A                          ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_1_B|         ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_5_1:MUX_MULT_1_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_2_B|         ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_5_1:MUX_MULT_2_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_SEL_RES_B_I|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplexer_5_1:MUX_SEL_RES_B_I                          ; multiplexer_5_1          ; work         ;
;             |multiplier:MULT_1|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |multiplier:MULT_2|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |n_bit_register:REG_PIPE_DET_RND_1|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_DET_RND_1                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_1|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_FEEDBACK_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_FEEDBACK_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_1|      ; 40 (40)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_INTER_1                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_2|      ; 40 (40)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_INTER_2                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_DET_2|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_RND_DET_2                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_1|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_RND_MULT_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_PIPE_RND_MULT_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_I|          ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_SAVE_A_I                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_R|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_SAVE_A_R                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_B_R|          ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_SAVE_B_R                              ; n_bit_register           ; work         ;
;          |datapath:DATAPATH_3|                     ; 658 (0)     ; 182 (0)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 2       ; 6         ; 0    ; 0            ; 475 (0)      ; 0 (0)             ; 183 (0)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3                                                          ; datapath                 ; work         ;
;             |adder_subtractor:ADD_SUB_1|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|adder_subtractor:ADD_SUB_1                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|adder_subtractor:ADD_SUB_1|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |adder_subtractor:ADD_SUB_2|           ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|adder_subtractor:ADD_SUB_2                               ; adder_subtractor         ; work         ;
;                |comb_adder:ADDER|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|adder_subtractor:ADD_SUB_2|comb_adder:ADDER              ; comb_adder               ; work         ;
;             |multiplexer_2_1:MUX_OUT_A_I|          ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_2_1:MUX_OUT_A_I                              ; multiplexer_2_1          ; work         ;
;             |multiplexer_2_1:MUX_OUT_A_R|          ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_2_1:MUX_OUT_A_R                              ; multiplexer_2_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_1_B|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_3_1:MUX_ADD_SUB_1_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_ADD_SUB_2_B|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_3_1:MUX_ADD_SUB_2_B                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_I|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_3_1:MUX_SEL_RES_A_I                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_3_1:MUX_SEL_RES_A_R|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_3_1:MUX_SEL_RES_A_R                          ; multiplexer_3_1          ; work         ;
;             |multiplexer_4_1:MUX_ADD_SUB_2_A|      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_4_1:MUX_ADD_SUB_2_A                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_4_1:MUX_SEL_RES_B_R|      ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_4_1:MUX_SEL_RES_B_R                          ; multiplexer_4_1          ; work         ;
;             |multiplexer_5_1:MUX_ADD_SUB_1_A|      ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 21 (21)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_5_1:MUX_ADD_SUB_1_A                          ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_1_B|         ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_5_1:MUX_MULT_1_B                             ; multiplexer_5_1          ; work         ;
;             |multiplexer_5_1:MUX_MULT_2_B|         ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplexer_5_1:MUX_MULT_2_B                             ; multiplexer_5_1          ; work         ;
;             |multiplier:MULT_1|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |multiplier:MULT_2|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2                                        ; multiplier               ; work         ;
;                |lpm_mult:Mult0|                    ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0                         ; lpm_mult                 ; work         ;
;                   |mult_h5t:auto_generated|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated ; mult_h5t                 ; work         ;
;             |n_bit_register:REG_PIPE_DET_RND_1|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_DET_RND_1                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_1|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_FEEDBACK_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_FEEDBACK_2|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_FEEDBACK_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_1|      ; 40 (40)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_INTER_1                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_INTER_2|      ; 40 (40)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_INTER_2                          ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_DET_2|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_RND_DET_2                        ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_1|   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_RND_MULT_1                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_PIPE_RND_MULT_2|   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_RND_MULT_2                       ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_I|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_SAVE_A_I                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_A_R|          ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_SAVE_A_R                              ; n_bit_register           ; work         ;
;             |n_bit_register:REG_SAVE_B_R|          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_SAVE_B_R                              ; n_bit_register           ; work         ;
;          |multiplexer_2_1:MUX_REAL_IMAG_SELECTION| ; 203 (203)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (203)    ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_2_1:MUX_REAL_IMAG_SELECTION                                      ; multiplexer_2_1          ; work         ;
;          |multiplexer_3_1:MUX_REORD_UNIT_2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_REORD_UNIT_2                                             ; multiplexer_3_1          ; work         ;
;          |multiplexer_3_1:MUX_SEL_UNIT_0|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_SEL_UNIT_0                                               ; multiplexer_3_1          ; work         ;
;          |multiplexer_3_1:MUX_SEL_UNIT_1|          ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_SEL_UNIT_1                                               ; multiplexer_3_1          ; work         ;
;          |multiplexer_3_1:MUX_SEL_UNIT_3|          ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_SEL_UNIT_3                                               ; multiplexer_3_1          ; work         ;
;          |multiplexer_3_1:MUX_SEL_UNIT_5|          ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_SEL_UNIT_5                                               ; multiplexer_3_1          ; work         ;
;          |multiplexer_3_1:MUX_SEL_UNIT_7|          ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_SEL_UNIT_7                                               ; multiplexer_3_1          ; work         ;
;          |multiplexer_8_1:MUX_OUTPUT_SELECTION|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_8_1:MUX_OUTPUT_SELECTION                                         ; multiplexer_8_1          ; work         ;
;          |n_bit_register:STATE_REG_1|              ; 42 (42)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_1                                                   ; n_bit_register           ; work         ;
;          |n_bit_register:STATE_REG_2|              ; 42 (42)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_2                                                   ; n_bit_register           ; work         ;
;          |n_bit_register:STATE_REG_3|              ; 42 (42)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_3                                                   ; n_bit_register           ; work         ;
;          |n_bit_register:STATE_REG_4|              ; 43 (43)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_4                                                   ; n_bit_register           ; work         ;
;          |n_bit_register:STATE_REG_5|              ; 41 (41)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_5                                                   ; n_bit_register           ; work         ;
;          |n_bit_register:STATE_REG_6|              ; 43 (43)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_6                                                   ; n_bit_register           ; work         ;
;          |n_bit_register:STATE_REG_7|              ; 84 (84)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_7                                                   ; n_bit_register           ; work         ;
;          |n_bit_register_clear_1:STATE_REG_0|      ; 43 (43)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register_clear_1:STATE_REG_0                                           ; n_bit_register_clear_1   ; work         ;
;       |QPE_control:QPE_CTRL|                       ; 33 (33)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL                                                                                  ; QPE_control              ; work         ;
;       |counter:CNT_RES_SEL|                        ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|counter:CNT_RES_SEL                                                                                   ; counter                  ; work         ;
;       |counter:CNT_TRIG_ADD|                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|counter:CNT_TRIG_ADD                                                                                  ; counter                  ; work         ;
;       |multiplexer_4_1:COS_SELECTION|              ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|multiplexer_4_1:COS_SELECTION                                                                         ; multiplexer_4_1          ; work         ;
;       |multiplexer_4_1:SIN_SELECTION|              ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 39 (39)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|multiplexer_4_1:SIN_SELECTION                                                                         ; multiplexer_4_1          ; work         ;
;       |n_bit_register:COS_REG_0|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_0                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:COS_REG_1|                   ; 41 (41)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 34 (34)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_1                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:COS_REG_2|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_2                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:COS_REG_3|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_3                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:REG_FETCH_INSTR|             ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 17 (17)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR                                                                        ; n_bit_register           ; work         ;
;       |n_bit_register:REG_FETCH_SIN_COS|           ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS                                                                      ; n_bit_register           ; work         ;
;       |n_bit_register:REG_START_PIPE|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_START_PIPE                                                                         ; n_bit_register           ; work         ;
;       |n_bit_register:SIN_REG_0|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 14 (14)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_0                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:SIN_REG_1|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_1                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:SIN_REG_2|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_2                                                                              ; n_bit_register           ; work         ;
;       |n_bit_register:SIN_REG_3|                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 0 (0)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_3                                                                              ; n_bit_register           ; work         ;
;       |state_decoder_N_3:DEC_STAGE|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |user|EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|state_decoder_N_3:DEC_STAGE                                                                           ; state_decoder_N_3        ; work         ;
;    |myAltPll:myAltPll_inst|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |user|myAltPll:myAltPll_inst                                                                                                                  ; myAltPll                 ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |user|myAltPll:myAltPll_inst|altpll:altpll_component                                                                                          ; altpll                   ; work         ;
;          |myAltPll_altpll:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |user|myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated                                                           ; myAltPll_altpll          ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; slowClk     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reset       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; mcuUartTx   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; mcuUartRx   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mcuI2cScl   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switches[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switches[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switches[4] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switches[5] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switches[6] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switches[7] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; leds[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mcuI2cSda   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[21] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[22] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[23] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[24] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[25] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[26] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[27] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[7]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[9]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[12] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[13] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lsasBus[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[15] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[16] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[17] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[18] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[19] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[20] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[28] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[29] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lsasBus[30] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lsasBus[31] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; switches[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; switches[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mainClk     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; slowClk                                                                                   ;                   ;         ;
; reset                                                                                     ;                   ;         ;
; mcuUartTx                                                                                 ;                   ;         ;
; mcuI2cScl                                                                                 ;                   ;         ;
; switches[2]                                                                               ;                   ;         ;
; switches[3]                                                                               ;                   ;         ;
; switches[4]                                                                               ;                   ;         ;
; switches[5]                                                                               ;                   ;         ;
; switches[6]                                                                               ;                   ;         ;
; switches[7]                                                                               ;                   ;         ;
; mcuI2cSda                                                                                 ;                   ;         ;
; lsasBus[8]                                                                                ;                   ;         ;
; lsasBus[21]                                                                               ;                   ;         ;
; lsasBus[22]                                                                               ;                   ;         ;
; lsasBus[23]                                                                               ;                   ;         ;
; lsasBus[24]                                                                               ;                   ;         ;
; lsasBus[25]                                                                               ;                   ;         ;
; lsasBus[26]                                                                               ;                   ;         ;
; lsasBus[27]                                                                               ;                   ;         ;
; lsasBus[0]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~9    ; 0                 ; 6       ;
; lsasBus[1]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~10   ; 0                 ; 6       ;
; lsasBus[2]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~8    ; 1                 ; 6       ;
; lsasBus[3]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~7    ; 0                 ; 6       ;
; lsasBus[4]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~6    ; 1                 ; 6       ;
; lsasBus[5]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~5    ; 1                 ; 6       ;
; lsasBus[6]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~3    ; 0                 ; 6       ;
; lsasBus[7]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~2    ; 1                 ; 6       ;
; lsasBus[9]                                                                                ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~0    ; 0                 ; 6       ;
; lsasBus[10]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~1  ; 0                 ; 6       ;
; lsasBus[11]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~2  ; 1                 ; 6       ;
; lsasBus[12]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~3  ; 1                 ; 6       ;
; lsasBus[13]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~4  ; 1                 ; 6       ;
; lsasBus[14]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~5  ; 0                 ; 6       ;
; lsasBus[15]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~6  ; 0                 ; 6       ;
; lsasBus[16]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~7  ; 0                 ; 6       ;
; lsasBus[17]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~8  ; 0                 ; 6       ;
; lsasBus[18]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~9  ; 0                 ; 6       ;
; lsasBus[19]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA~10 ; 0                 ; 6       ;
; lsasBus[20]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA~4    ; 0                 ; 6       ;
; lsasBus[28]                                                                               ;                   ;         ;
; lsasBus[29]                                                                               ;                   ;         ;
; lsasBus[30]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_I_IDLE   ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.SEND_END      ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector5~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector7~1                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector1~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector9~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector13~1                ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector15~0                ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector4~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector6~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector8~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector0~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector10~0                ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector12~0                ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector2~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~31            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~32            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~33            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~34            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~35            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~36            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~37            ; 0                 ; 6       ;
;      - leds[2]~output                                                                     ; 0                 ; 6       ;
; lsasBus[31]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector5~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector7~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector1~0                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector9~1                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector13~0                ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector15~0                ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|Selector0~1                 ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~32            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~33            ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE~36            ; 0                 ; 6       ;
;      - leds[3]~output                                                                     ; 0                 ; 6       ;
; switches[0]                                                                               ;                   ;         ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_0_IDLE   ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_I_END    ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_II_IDLE  ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_III_IDLE ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_I_IDLE  ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_II_IDLE ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.SEND_IDLE     ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_I_IDLE   ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.SEND_END      ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_II_END   ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_III_END  ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.RESET         ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_I_END   ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_II_END  ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_0_END    ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.SEND          ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_I        ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_II       ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_III      ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_I_EXE   ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_II_EXE  ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.INIT_0        ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_I       ; 0                 ; 6       ;
;      - EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.START_II      ; 0                 ; 6       ;
; switches[1]                                                                               ;                   ;         ;
;      - myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|pll1 ; 0                 ; 6       ;
; mainClk                                                                                   ;                   ;         ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|n_bit_register:REG_NEXT_ADD_NON_ROT|REG_OUT_DATA~0 ; LCCOMB_X21_Y22_N0  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_0|n_bit_register:REG_NEXT_ADD_ROT|REG_OUT_DATA~0     ; LCCOMB_X20_Y18_N8  ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|control_unit:CONTROL_UNIT_2|multiplexer_2_1:MUX_OUT_CTRL|MUX_2_1_OUT_RES[0]~21 ; LCCOMB_X24_Y22_N16 ; 161     ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_INTER_1|REG_OUT_DATA[1]~1          ; LCCOMB_X15_Y19_N4  ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|n_bit_register:REG_PIPE_RND_MULT_1|REG_OUT_DATA[9]~2       ; LCCOMB_X19_Y24_N24 ; 42      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_FEEDBACK_1|REG_OUT_DATA[13]~0      ; LCCOMB_X28_Y8_N22  ; 160     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|n_bit_register:REG_PIPE_INTER_2|REG_OUT_DATA[17]~0         ; LCCOMB_X25_Y11_N26 ; 120     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_SAVE_A_I|REG_OUT_DATA[10]~0             ; LCCOMB_X30_Y20_N20 ; 80      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|n_bit_register:REG_SAVE_B_R|REG_OUT_DATA[10]~0             ; LCCOMB_X28_Y14_N6  ; 80      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_PIPE_RND_MULT_2|REG_OUT_DATA[15]~0      ; LCCOMB_X28_Y23_N30 ; 126     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|n_bit_register:REG_SAVE_A_R|REG_OUT_DATA[10]~0             ; LCCOMB_X24_Y22_N30 ; 80      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|multiplexer_3_1:MUX_REORD_UNIT_2|Equal2~0                                      ; LCCOMB_X35_Y14_N30 ; 80      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_1|REG_OUT_DATA[24]~41                                 ; LCCOMB_X32_Y18_N24 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_2|REG_OUT_DATA[38]~42                                 ; LCCOMB_X35_Y18_N18 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_3|REG_OUT_DATA[9]~41                                  ; LCCOMB_X32_Y18_N14 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_4|REG_OUT_DATA[27]~42                                 ; LCCOMB_X32_Y18_N4  ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_5|REG_OUT_DATA[16]~40                                 ; LCCOMB_X35_Y20_N22 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_6|REG_OUT_DATA[13]~40                                 ; LCCOMB_X28_Y13_N20 ; 160     ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_6|REG_OUT_DATA[13]~42                                 ; LCCOMB_X32_Y18_N10 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_7|REG_OUT_DATA[26]~0                                  ; LCCOMB_X29_Y18_N14 ; 141     ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register:STATE_REG_7|REG_OUT_DATA[26]~6                                  ; LCCOMB_X35_Y20_N26 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|n_bit_register_clear_1:STATE_REG_0|REG_OUT_DATA[17]~39                         ; LCCOMB_X32_Y18_N16 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.RESET                                                                ; FF_X36_Y27_N23     ; 660     ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|WideOr18                                                                           ; LCCOMB_X36_Y27_N30 ; 20      ; Output enable ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|counter:CNT_RES_SEL|COUNTER_OUT_DATA[0]~0                                                               ; LCCOMB_X36_Y27_N24 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|counter:CNT_TRIG_ADD|COUNTER_OUT_DATA[2]~1                                                              ; LCCOMB_X37_Y28_N28 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_0|REG_OUT_DATA[19]~0                                                             ; LCCOMB_X35_Y28_N4  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_1|REG_OUT_DATA[19]~1                                                             ; LCCOMB_X35_Y28_N16 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_2|REG_OUT_DATA[12]~0                                                             ; LCCOMB_X35_Y28_N30 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:COS_REG_3|REG_OUT_DATA[19]~0                                                             ; LCCOMB_X35_Y28_N26 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA[5]                                                          ; FF_X30_Y25_N17     ; 538     ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA[6]~1                                                        ; LCCOMB_X36_Y28_N16 ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_SIN_COS|REG_OUT_DATA[8]~0                                                      ; LCCOMB_X36_Y28_N30 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_0|REG_OUT_DATA[9]~0                                                              ; LCCOMB_X35_Y28_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_1|REG_OUT_DATA[19]~0                                                             ; LCCOMB_X35_Y28_N8  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_2|REG_OUT_DATA[7]~0                                                              ; LCCOMB_X35_Y28_N6  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:SIN_REG_3|REG_OUT_DATA[11]~0                                                             ; LCCOMB_X35_Y28_N18 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; lsasBus[30]                                                                                                                               ; PIN_143            ; 23      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; mainClk                                                                                                                                   ; PIN_22             ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|wire_pll1_clk[0]                                            ; PLL_1              ; 1279    ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; switches[0]                                                                                                                               ; PIN_46             ; 24      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; switches[1]                                                                                                                               ; PIN_49             ; 1       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 1279    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                            ;
+----------------------------------------------------------------------------------+---------+
; Name                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------+---------+
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QPE_control:QPE_CTRL|CURRENT_STATE.RESET       ; 660     ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|n_bit_register:REG_FETCH_INSTR|REG_OUT_DATA[5] ; 538     ;
+----------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 8           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 24          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 28          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 56          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 8           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 16          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y24_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y25_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y27_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y26_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y22_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y24_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|w329w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y19_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y19_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y14_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_1|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y14_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_0|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y12_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y12_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_2|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_2|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y25_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EMULATOR_N_3_W_0_S_0_Q_2:EMULATOR|QEP_N_3_W_0_S_0:QEP_UNIT|datapath:DATAPATH_3|multiplier:MULT_1|lpm_mult:Mult0|mult_h5t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y25_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,500 / 71,559 ( 12 % ) ;
; C16 interconnects     ; 151 / 2,597 ( 6 % )     ;
; C4 interconnects      ; 5,683 / 46,848 ( 12 % ) ;
; Direct links          ; 405 / 71,559 ( < 1 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 1,749 / 24,624 ( 7 % )  ;
; R24 interconnects     ; 209 / 2,496 ( 8 % )     ;
; R4 interconnects      ; 7,074 / 62,424 ( 11 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.46) ; Number of LABs  (Total = 335) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 31                            ;
; 2                                           ; 9                             ;
; 3                                           ; 5                             ;
; 4                                           ; 7                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 21                            ;
; 11                                          ; 7                             ;
; 12                                          ; 10                            ;
; 13                                          ; 10                            ;
; 14                                          ; 17                            ;
; 15                                          ; 54                            ;
; 16                                          ; 150                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.91) ; Number of LABs  (Total = 335) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 3                             ;
; 1 Clock                            ; 247                           ;
; 1 Clock enable                     ; 77                            ;
; 1 Sync. clear                      ; 102                           ;
; 1 Sync. load                       ; 45                            ;
; 2 Clock enables                    ; 165                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.13) ; Number of LABs  (Total = 335) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 26                            ;
; 2                                            ; 9                             ;
; 3                                            ; 7                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 17                            ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 14                            ;
; 16                                           ; 33                            ;
; 17                                           ; 24                            ;
; 18                                           ; 32                            ;
; 19                                           ; 28                            ;
; 20                                           ; 38                            ;
; 21                                           ; 10                            ;
; 22                                           ; 9                             ;
; 23                                           ; 7                             ;
; 24                                           ; 7                             ;
; 25                                           ; 13                            ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 7                             ;
; 31                                           ; 1                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.58) ; Number of LABs  (Total = 335) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 33                            ;
; 2                                               ; 10                            ;
; 3                                               ; 4                             ;
; 4                                               ; 3                             ;
; 5                                               ; 11                            ;
; 6                                               ; 7                             ;
; 7                                               ; 20                            ;
; 8                                               ; 47                            ;
; 9                                               ; 50                            ;
; 10                                              ; 67                            ;
; 11                                              ; 30                            ;
; 12                                              ; 24                            ;
; 13                                              ; 7                             ;
; 14                                              ; 4                             ;
; 15                                              ; 5                             ;
; 16                                              ; 5                             ;
; 17                                              ; 3                             ;
; 18                                              ; 4                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.76) ; Number of LABs  (Total = 335) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 9                             ;
; 4                                            ; 17                            ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 10                            ;
; 16                                           ; 3                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 9                             ;
; 21                                           ; 12                            ;
; 22                                           ; 3                             ;
; 23                                           ; 10                            ;
; 24                                           ; 10                            ;
; 25                                           ; 11                            ;
; 26                                           ; 11                            ;
; 27                                           ; 18                            ;
; 28                                           ; 23                            ;
; 29                                           ; 24                            ;
; 30                                           ; 35                            ;
; 31                                           ; 26                            ;
; 32                                           ; 23                            ;
; 33                                           ; 10                            ;
; 34                                           ; 5                             ;
; 35                                           ; 4                             ;
; 36                                           ; 0                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+--------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Device ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+--------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; ALL    ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; ALL    ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; ALL    ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+--------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 51        ; 0            ; 51        ; 0            ; 0            ; 51        ; 51        ; 0            ; 51        ; 51        ; 0            ; 0            ; 0            ; 0            ; 46           ; 0            ; 0            ; 46           ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 51        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 51           ; 0         ; 51           ; 51           ; 0         ; 0         ; 51           ; 0         ; 0         ; 51           ; 51           ; 51           ; 51           ; 5            ; 51           ; 51           ; 5            ; 51           ; 51           ; 40           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 0         ; 51           ; 51           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; slowClk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mcuUartTx          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mcuUartRx          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mcuI2cScl          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mcuI2cSda          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lsasBus[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mainClk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; On                  ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; 3.3V                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL025YE144C8G for design "fpga-user"
Info (119018): Selected Migration Device List
    Info (119019): Selected 10CL006YE144C8G for migration
    Info (119019): Selected 10CL010YE144C8G for migration
    Info (119019): Selected 10CL016YE144C8G for migration
Info (119021): Selected migration device list is legal with 77 total of migratable pins
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/db/myaltpll_altpll.v Line: 51
    Info (15552): PLL constraints from migration devices are also being used File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/db/myaltpll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/db/myaltpll_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (165059): Selected device migration path cannot use 6 pins as differential receiver I/Os
    Info (165060): Pin 10
    Info (165060): Pin 39
    Info (165060): Pin 51
    Info (165060): Pin 85
    Info (165060): Pin 121
    Info (165060): Pin 135
Info (165059): Selected device migration path cannot use 7 pins as differential transmitter I/Os
    Info (165060): Pin 10
    Info (165060): Pin 39
    Info (165060): Pin 51
    Info (165060): Pin 71
    Info (165060): Pin 85
    Info (165060): Pin 121
    Info (165060): Pin 135
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (332104): Reading SDC File: 'fpga-user.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000      mainClk
    Info (332111):  100.000 myAltPll_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node myAltPll:myAltPll_inst|altpll:altpll_component|myAltPll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/db/myaltpll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 42% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (169177): 46 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone 10 LP Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin slowClk uses I/O standard 3.3-V LVCMOS at 23 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 14
    Info (169178): Pin reset uses I/O standard 3.3-V LVCMOS at 24 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 16
    Info (169178): Pin mcuUartTx uses I/O standard 3.3-V LVCMOS at 10 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 18
    Info (169178): Pin mcuI2cScl uses I/O standard 3.3-V LVCMOS at 6 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 20
    Info (169178): Pin switches[2] uses I/O standard 3.3-V LVCMOS at 50 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin switches[3] uses I/O standard 3.3-V LVCMOS at 51 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin switches[4] uses I/O standard 3.3-V LVCMOS at 59 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin switches[5] uses I/O standard 3.3-V LVCMOS at 60 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin switches[6] uses I/O standard 3.3-V LVCMOS at 65 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin switches[7] uses I/O standard 3.3-V LVCMOS at 66 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin mcuI2cSda uses I/O standard 3.3-V LVCMOS at 7 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 21
    Info (169178): Pin lsasBus[8] uses I/O standard 3.3-V LVCMOS at 99 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[21] uses I/O standard 3.3-V LVCMOS at 121 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[22] uses I/O standard 3.3-V LVCMOS at 125 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[23] uses I/O standard 3.3-V LVCMOS at 132 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[24] uses I/O standard 3.3-V LVCMOS at 133 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[25] uses I/O standard 3.3-V LVCMOS at 135 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[26] uses I/O standard 3.3-V LVCMOS at 136 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[27] uses I/O standard 3.3-V LVCMOS at 137 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[0] uses I/O standard 3.3-V LVCMOS at 76 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[1] uses I/O standard 3.3-V LVCMOS at 77 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[2] uses I/O standard 3.3-V LVCMOS at 80 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[3] uses I/O standard 3.3-V LVCMOS at 83 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[4] uses I/O standard 3.3-V LVCMOS at 85 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[5] uses I/O standard 3.3-V LVCMOS at 86 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[6] uses I/O standard 3.3-V LVCMOS at 87 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[7] uses I/O standard 3.3-V LVCMOS at 98 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[9] uses I/O standard 3.3-V LVCMOS at 100 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[10] uses I/O standard 3.3-V LVCMOS at 101 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[11] uses I/O standard 3.3-V LVCMOS at 103 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[12] uses I/O standard 3.3-V LVCMOS at 105 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[13] uses I/O standard 3.3-V LVCMOS at 106 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[14] uses I/O standard 3.3-V LVCMOS at 111 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[15] uses I/O standard 3.3-V LVCMOS at 112 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[16] uses I/O standard 3.3-V LVCMOS at 113 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[17] uses I/O standard 3.3-V LVCMOS at 114 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[18] uses I/O standard 3.3-V LVCMOS at 115 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[19] uses I/O standard 3.3-V LVCMOS at 119 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[20] uses I/O standard 3.3-V LVCMOS at 120 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[28] uses I/O standard 3.3-V LVCMOS at 141 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[29] uses I/O standard 3.3-V LVCMOS at 142 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[30] uses I/O standard 3.3-V LVCMOS at 143 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin lsasBus[31] uses I/O standard 3.3-V LVCMOS at 144 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169178): Pin switches[0] uses I/O standard 3.3-V LVCMOS at 46 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin switches[1] uses I/O standard 3.3-V LVCMOS at 49 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 25
    Info (169178): Pin mainClk uses I/O standard 3.3-V LVCMOS at 22 File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 13
Warning (169064): Following 13 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin mcuI2cSda has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 21
    Info (169065): Pin lsasBus[8] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[21] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[22] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[23] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[24] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[25] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[26] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[27] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[28] has a permanently enabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[29] has a permanently enabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[30] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
    Info (169065): Pin lsasBus[31] has a permanently disabled output enable File: C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.vhd Line: 23
Info (144001): Generated suppressed messages file C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5515 megabytes
    Info: Processing ended: Thu Aug 22 11:49:41 2024
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/39333/Desktop/quantum-circuit-emulator/design/fpga-user/fpga-user.fit.smsg.


