TimeQuest Timing Analyzer report for small8
Thu Apr 16 02:48:01 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width Summary
 10. Slow 1200mV 85C Model Setup: 'clk'
 11. Slow 1200mV 85C Model Hold: 'clk'
 12. Slow 1200mV 85C Model Recovery: 'clk'
 13. Slow 1200mV 85C Model Removal: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Recovery: 'clk'
 48. Fast 1200mV 0C Model Removal: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Fast 1200mV 0C Model Metastability Report
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Progagation Delay
 63. Minimum Progagation Delay
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name      ; small8                                          ;
; Device Family      ; Cyclone III                                     ;
; Device Name        ; EP3C16F484C6                                    ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Enabled                                         ;
+--------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.88 MHz ; 122.88 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.138 ; -893.239           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.338 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.103 ; -113.209              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.866 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -269.522                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                       ;
+--------+---------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.138 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 8.076      ;
; -7.134 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 8.072      ;
; -7.054 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.998      ;
; -7.031 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.975      ;
; -7.002 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.940      ;
; -6.912 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.847      ;
; -6.908 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.843      ;
; -6.897 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.835      ;
; -6.895 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.839      ;
; -6.893 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.831      ;
; -6.870 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.808      ;
; -6.828 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.769      ;
; -6.813 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.757      ;
; -6.805 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.746      ;
; -6.804 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.742      ;
; -6.800 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.738      ;
; -6.790 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.734      ;
; -6.776 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.711      ;
; -6.761 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.699      ;
; -6.748 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.692      ;
; -6.742 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.680      ;
; -6.740 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.678      ;
; -6.738 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.676      ;
; -6.736 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.674      ;
; -6.720 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.664      ;
; -6.697 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.641      ;
; -6.677 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.615      ;
; -6.673 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.611      ;
; -6.669 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.610      ;
; -6.668 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.606      ;
; -6.658 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.602      ;
; -6.656 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.600      ;
; -6.654 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.598      ;
; -6.645 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.583      ;
; -6.644 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.579      ;
; -6.641 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.579      ;
; -6.635 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.579      ;
; -6.633 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.577      ;
; -6.629 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.567      ;
; -6.622 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.560      ;
; -6.618 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.556      ;
; -6.606 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.544      ;
; -6.604 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.542      ;
; -6.593 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.537      ;
; -6.570 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.514      ;
; -6.561 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.505      ;
; -6.561 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.505      ;
; -6.544 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.482      ;
; -6.541 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.264      ; 7.833      ;
; -6.541 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.479      ;
; -6.540 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.478      ;
; -6.538 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.482      ;
; -6.538 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.482      ;
; -6.537 ; ctrl_s8:U_CTRL|state.LDAA7      ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.264      ; 7.829      ;
; -6.536 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.474      ;
; -6.522 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.463      ;
; -6.515 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.459      ;
; -6.509 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.447      ;
; -6.507 ; ctrl_s8:U_CTRL|state.LDAA9      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.451      ;
; -6.499 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.443      ;
; -6.497 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.441      ;
; -6.493 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 7.428      ;
; -6.489 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 7.424      ;
; -6.486 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.424      ;
; -6.480 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.415      ;
; -6.478 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.413      ;
; -6.476 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.411      ;
; -6.474 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.412      ;
; -6.474 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.409      ;
; -6.472 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.410      ;
; -6.468 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.403      ;
; -6.464 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.399      ;
; -6.460 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.404      ;
; -6.457 ; ctrl_s8:U_CTRL|state.STAA7      ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.270      ; 7.755      ;
; -6.437 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.381      ;
; -6.434 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.378      ;
; -6.434 ; ctrl_s8:U_CTRL|state.LDAA8      ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.270      ; 7.732      ;
; -6.418 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 7.353      ;
; -6.414 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.358      ;
; -6.414 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 7.349      ;
; -6.412 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[6]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.347      ;
; -6.409 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.347      ;
; -6.409 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.054     ; 7.350      ;
; -6.408 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.346      ;
; -6.408 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[6]                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 7.343      ;
; -6.405 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.264      ; 7.697      ;
; -6.402 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.346      ;
; -6.396 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.337      ;
; -6.394 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.335      ;
; -6.386 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.054     ; 7.327      ;
; -6.384 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.325      ;
; -6.379 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.323      ;
; -6.377 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.057     ; 7.315      ;
; -6.373 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.314      ;
; -6.371 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.312      ;
; -6.361 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.302      ;
; -6.357 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 7.292      ;
; -6.354 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 7.292      ;
; -6.353 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.294      ;
; -6.352 ; ctrl_s8:U_CTRL|state.LDAA9      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.296      ;
+--------+---------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                  ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.LDSI3                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA6                        ; ctrl_s8:U_CTRL|state.STAA6                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDXI3                        ; ctrl_s8:U_CTRL|state.LDXI3                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.RET4                         ; ctrl_s8:U_CTRL|state.RET4                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA3                        ; ctrl_s8:U_CTRL|state.STAA3                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.DECA1                        ; ctrl_s8:U_CTRL|state.DECA1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.RORC2                        ; ctrl_s8:U_CTRL|state.RORC2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.AND1                         ; ctrl_s8:U_CTRL|state.AND1                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.ADCR1                        ; ctrl_s8:U_CTRL|state.ADCR1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch7                  ; ctrl_s8:U_CTRL|state.takeBranch7                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDSI2                        ; ctrl_s8:U_CTRL|state.LDSI2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA5                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.RORC1                        ; ctrl_s8:U_CTRL|state.RORC1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDXI2                        ; ctrl_s8:U_CTRL|state.LDXI2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.op_fetch_write               ; ctrl_s8:U_CTRL|state.op_fetch_write              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA2                        ; ctrl_s8:U_CTRL|state.STAA2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch6                  ; ctrl_s8:U_CTRL|state.takeBranch6                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch3                  ; ctrl_s8:U_CTRL|state.takeBranch3                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDAA1                        ; ctrl_s8:U_CTRL|state.LDAA1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDXI4                        ; ctrl_s8:U_CTRL|state.LDXI4                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDSI1                        ; ctrl_s8:U_CTRL|state.LDSI1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA4                        ; ctrl_s8:U_CTRL|state.STAA4                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch1                  ; ctrl_s8:U_CTRL|state.takeBranch1                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch4                  ; ctrl_s8:U_CTRL|state.takeBranch4                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch5                  ; ctrl_s8:U_CTRL|state.takeBranch5                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch2                  ; ctrl_s8:U_CTRL|state.takeBranch2                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.op_fetch_latch               ; ctrl_s8:U_CTRL|state.op_fetch_latch              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDXI1                        ; ctrl_s8:U_CTRL|state.LDXI1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA1                        ; ctrl_s8:U_CTRL|state.STAA1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDAAwait1                    ; ctrl_s8:U_CTRL|state.LDAAwait1                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; internalArch_s8:U_inArch|reg_s8:C_FLG|output      ; internalArch_s8:U_inArch|reg_s8:C_FLG|output     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.CLRC1                        ; ctrl_s8:U_CTRL|state.CLRC1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; ctrl_s8:U_CTRL|state.SETC1                        ; ctrl_s8:U_CTRL|state.SETC1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.op_decode                    ; ctrl_s8:U_CTRL|state.op_decode                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.STAA8                        ; ctrl_s8:U_CTRL|state.STAA8                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.STAA7                        ; ctrl_s8:U_CTRL|state.STAA7                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.initialize                   ; ctrl_s8:U_CTRL|state.initialize                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA1_X                      ; ctrl_s8:U_CTRL|state.LDAA1_X                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA2_X                      ; ctrl_s8:U_CTRL|state.LDAA2_X                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.RET1                         ; ctrl_s8:U_CTRL|state.RET1                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA7                        ; ctrl_s8:U_CTRL|state.LDAA7                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA8                        ; ctrl_s8:U_CTRL|state.LDAA8                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAAwait3                    ; ctrl_s8:U_CTRL|state.LDAAwait3                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA9                        ; ctrl_s8:U_CTRL|state.LDAA9                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA3                        ; ctrl_s8:U_CTRL|state.LDAA3                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAI3                        ; ctrl_s8:U_CTRL|state.LDAI3                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.RET6                         ; ctrl_s8:U_CTRL|state.RET6                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.RET3                         ; ctrl_s8:U_CTRL|state.RET3                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.RET5                         ; ctrl_s8:U_CTRL|state.RET5                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA6                        ; ctrl_s8:U_CTRL|state.LDAA6                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA2                        ; ctrl_s8:U_CTRL|state.LDAA2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDXI6                        ; ctrl_s8:U_CTRL|state.LDXI6                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAI2                        ; ctrl_s8:U_CTRL|state.LDAI2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA4                        ; ctrl_s8:U_CTRL|state.LDAA4                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.RET7                         ; ctrl_s8:U_CTRL|state.RET7                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDXI5                        ; ctrl_s8:U_CTRL|state.LDXI5                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.RET2                         ; ctrl_s8:U_CTRL|state.RET2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA5                        ; ctrl_s8:U_CTRL|state.LDAA5                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAI1                        ; ctrl_s8:U_CTRL|state.LDAI1                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAAwait2                    ; ctrl_s8:U_CTRL|state.LDAAwait2                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAA3_X                      ; ctrl_s8:U_CTRL|state.LDAA3_X                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAI4                        ; ctrl_s8:U_CTRL|state.LDAI4                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDXI7                        ; ctrl_s8:U_CTRL|state.LDXI7                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.empty                        ; ctrl_s8:U_CTRL|state.empty                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; ctrl_s8:U_CTRL|state.LDAAA                        ; ctrl_s8:U_CTRL|state.LDAAA                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.354 ; ctrl_s8:U_CTRL|state.LDAAwait2                    ; ctrl_s8:U_CTRL|state.LDAA5                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.355 ; ctrl_s8:U_CTRL|state.LDSI1                        ; ctrl_s8:U_CTRL|state.LDSI2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.355 ; ctrl_s8:U_CTRL|state.STAA1                        ; ctrl_s8:U_CTRL|state.STAA2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.357 ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]  ; internalArch_s8:U_inArch|regWidth_s8:A|output[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.359 ; ctrl_s8:U_CTRL|state.LDXI3                        ; ctrl_s8:U_CTRL|state.LDXI4                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.360 ; ctrl_s8:U_CTRL|state.LDAA3                        ; ctrl_s8:U_CTRL|state.LDAA4                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.598      ;
; 0.361 ; ctrl_s8:U_CTRL|state.RET1                         ; ctrl_s8:U_CTRL|state.RET2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.362 ; ctrl_s8:U_CTRL|state.RET5                         ; ctrl_s8:U_CTRL|state.RET6                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.362 ; ctrl_s8:U_CTRL|state.LDXI6                        ; ctrl_s8:U_CTRL|state.LDXI7                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.363 ; ctrl_s8:U_CTRL|state.RET2                         ; ctrl_s8:U_CTRL|state.RET3                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.373 ; ctrl_s8:U_CTRL|state.LDSI2                        ; ctrl_s8:U_CTRL|state.LDSI3                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.373 ; ctrl_s8:U_CTRL|state.LDXI2                        ; ctrl_s8:U_CTRL|state.LDXI3                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.373 ; ctrl_s8:U_CTRL|state.takeBranch6                  ; ctrl_s8:U_CTRL|state.takeBranch7                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.373 ; ctrl_s8:U_CTRL|state.CLRC0                        ; ctrl_s8:U_CTRL|state.CLRC1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.374 ; ctrl_s8:U_CTRL|state.STAA5                        ; ctrl_s8:U_CTRL|state.STAA6                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.374 ; ctrl_s8:U_CTRL|state.STAA2                        ; ctrl_s8:U_CTRL|state.STAA3                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.374 ; ctrl_s8:U_CTRL|state.takeBranch4                  ; ctrl_s8:U_CTRL|state.takeBranch5                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.375 ; ctrl_s8:U_CTRL|state.LDAI3                        ; ctrl_s8:U_CTRL|state.LDAI4                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.376 ; ctrl_s8:U_CTRL|state.takeBranch1                  ; ctrl_s8:U_CTRL|state.takeBranch2                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.615      ;
; 0.392 ; ctrl_s8:U_CTRL|state.op_decode                    ; ctrl_s8:U_CTRL|state.Branch                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.630      ;
; 0.397 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1] ; ctrl_s8:U_CTRL|state.LDXI0                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.635      ;
; 0.400 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2] ; ctrl_s8:U_CTRL|state.Inc2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.638      ;
; 0.402 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2] ; ctrl_s8:U_CTRL|state.INCX                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.640      ;
; 0.462 ; ctrl_s8:U_CTRL|state.Branch                       ; ctrl_s8:U_CTRL|state.Inc3                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.466 ; internalArch_s8:U_inArch|regWidth_s8:D|output[6]  ; internalArch_s8:U_inArch|regWidth_s8:A|output[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.704      ;
; 0.469 ; ctrl_s8:U_CTRL|state.Branch                       ; ctrl_s8:U_CTRL|state.takeBranch0                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.707      ;
; 0.481 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.720      ;
; 0.483 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.takeBranch3                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.722      ;
; 0.484 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.LDSI1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.723      ;
; 0.484 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.STAA4                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.723      ;
; 0.484 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.SETC1                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.723      ;
; 0.485 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.takeBranch4                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.724      ;
; 0.531 ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]  ; internalArch_s8:U_inArch|regWidth_s8:D|output[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.769      ;
; 0.533 ; ctrl_s8:U_CTRL|state.STAA4                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.533 ; ctrl_s8:U_CTRL|state.LDAI1                        ; ctrl_s8:U_CTRL|state.LDAI2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                  ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.103 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[1]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.037      ;
; -1.103 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.037      ;
; -1.103 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[2]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.037      ;
; -1.103 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[3]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.037      ;
; -1.103 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.037      ;
; -1.103 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.037      ;
; -1.085 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.079 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 2.015      ;
; -1.079 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.015      ;
; -1.079 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.015      ;
; -1.079 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.015      ;
; -1.079 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.015      ;
; -1.064 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[5]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.005      ;
; -1.064 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.005      ;
; -1.064 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.005      ;
; -1.055 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.999      ;
; -1.055 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.999      ;
; -1.055 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.999      ;
; -1.055 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[3]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.999      ;
; -1.055 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.999      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.048 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.989      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[0]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[4]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.032 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[2]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.969      ;
; -1.018 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]      ; clk          ; clk         ; 1.000        ; -0.061     ; 1.952      ;
; -1.018 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[4]      ; clk          ; clk         ; 1.000        ; -0.061     ; 1.952      ;
; -1.016 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 1.933      ;
; -1.013 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[5]      ; clk          ; clk         ; 1.000        ; -0.056     ; 1.952      ;
; -1.013 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[5]      ; clk          ; clk         ; 1.000        ; -0.056     ; 1.952      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[5]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[6]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[7]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.946      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[4]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[6]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[0]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[2]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[7]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[5]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[3]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[1]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.007 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.944      ;
; -1.006 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.947      ;
; -1.006 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.947      ;
; -1.006 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.947      ;
; -1.003 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.918      ;
; -1.003 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.918      ;
; -1.003 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.918      ;
; -1.003 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.918      ;
; -1.003 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[7]     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.918      ;
; -0.986 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.920      ;
; -0.986 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 1.920      ;
; -0.984 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[4]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.923      ;
; -0.984 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.923      ;
; -0.984 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.923      ;
; -0.984 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.923      ;
; -0.974 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.065     ; 1.904      ;
; -0.974 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.911      ;
; -0.830 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[2]      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.771      ;
; -0.830 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[3]      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.771      ;
; -0.830 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.771      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.740      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.740      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.740      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.740      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.740      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:C_FLG|output          ; clk          ; clk         ; 1.000        ; -0.054     ; 1.724      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:Z_FLG|output          ; clk          ; clk         ; 1.000        ; -0.054     ; 1.724      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output          ; clk          ; clk         ; 1.000        ; -0.054     ; 1.724      ;
; -0.761 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[7]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[5]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[6]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.698      ;
; -0.759 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[1]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.696      ;
; -0.759 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[2]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.696      ;
; -0.759 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[3]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.696      ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                  ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.866 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.104      ;
; 0.866 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[7]          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.104      ;
; 1.040 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[6]      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.277      ;
; 1.040 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[7]      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.277      ;
; 1.040 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[6]      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.277      ;
; 1.040 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[7]      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.277      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[3]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[0]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[1]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[7] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[5] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[3] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[4] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[6] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.285 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[1] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.522      ;
; 1.312 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[7]    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.554      ;
; 1.312 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.554      ;
; 1.312 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[5]    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.554      ;
; 1.312 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.554      ;
; 1.312 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[6]    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.554      ;
; 1.312 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.554      ;
; 1.317 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[1]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.317 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[2]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.317 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[3]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.317 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[4]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.317 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[5]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.317 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[6]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.324 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:C_FLG|output          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.570      ;
; 1.324 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:Z_FLG|output          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.570      ;
; 1.324 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.570      ;
; 1.346 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[2]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.592      ;
; 1.346 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[3]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.592      ;
; 1.346 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.592      ;
; 1.348 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.589      ;
; 1.348 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.589      ;
; 1.348 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.589      ;
; 1.348 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.589      ;
; 1.348 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.589      ;
; 1.510 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.759      ;
; 1.510 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.759      ;
; 1.510 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.759      ;
; 1.510 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.759      ;
; 1.510 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.759      ;
; 1.519 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[0]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.753      ;
; 1.520 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[0]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.531 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.769      ;
; 1.531 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.769      ;
; 1.532 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.773      ;
; 1.538 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.783      ;
; 1.538 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[0] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.783      ;
; 1.538 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[1] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.783      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[5]    ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[6]    ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[7]    ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.539 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[7]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[0]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.541 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.782      ;
; 1.551 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[4]    ; clk          ; clk         ; 0.000        ; 0.066      ; 1.794      ;
; 1.551 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.794      ;
; 1.551 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.794      ;
; 1.551 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.794      ;
; 1.560 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.798      ;
; 1.560 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[5]      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.803      ;
; 1.560 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[4]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.798      ;
; 1.560 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[5]      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.803      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[1]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[2]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[3]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[7]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[5] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[6] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.563 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[7] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.809      ;
; 1.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[5]    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.812      ;
; 1.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.812      ;
; 1.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.812      ;
; 1.579 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.820      ;
; 1.579 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[4]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.820      ;
; 1.579 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.820      ;
; 1.579 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.820      ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.ADCR0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.ADCR1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.AND0                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.AND1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Branch                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.CLRC0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.CLRC1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Call0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECA0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECA1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECX                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.INCX                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc3                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA0_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA1_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA2_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA3_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA9                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAA                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait1                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait2                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait3                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.MOVAD0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.MOVDA0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET0                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET3                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET4                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET5                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET6                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET7                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Reset                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.SETC0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.SETC1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.empty                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.initialize                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_Fetch_Init                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_decode                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_fetch_latch                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_fetch_write                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch0                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch1                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch2                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch3                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch4                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch5                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch6                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch7                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[6]                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 3.795 ; 4.255 ; Rise       ; clk             ;
;  button[1] ; clk        ; 3.795 ; 4.255 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 2.311 ; 2.697 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.721 ; 2.148 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 1.847 ; 2.280 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 1.636 ; 2.054 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 1.835 ; 2.271 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 1.854 ; 2.294 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 1.724 ; 2.179 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 1.679 ; 2.114 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 1.866 ; 2.303 ; Rise       ; clk             ;
;  switch[8] ; clk        ; 2.311 ; 2.697 ; Rise       ; clk             ;
;  switch[9] ; clk        ; 2.168 ; 2.575 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -2.100 ; -2.518 ; Rise       ; clk             ;
;  button[1] ; clk        ; -2.100 ; -2.518 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -1.262 ; -1.658 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -1.340 ; -1.744 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -1.475 ; -1.896 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -1.262 ; -1.658 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -1.464 ; -1.887 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -1.481 ; -1.907 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -1.343 ; -1.776 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -1.303 ; -1.714 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -1.495 ; -1.920 ; Rise       ; clk             ;
;  switch[8] ; clk        ; -2.031 ; -2.406 ; Rise       ; clk             ;
;  switch[9] ; clk        ; -1.896 ; -2.290 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 7.484 ; 7.683 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 6.779 ; 6.890 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 6.486 ; 6.567 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 7.484 ; 7.683 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 6.479 ; 6.563 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 6.752 ; 6.775 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 6.645 ; 6.669 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 6.857 ; 6.928 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 6.704 ; 6.757 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 7.371 ; 7.383 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 7.314 ; 7.383 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 7.371 ; 7.229 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 7.109 ; 7.132 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 7.365 ; 7.314 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 7.184 ; 7.117 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 7.011 ; 7.084 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 7.097 ; 7.056 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 7.734 ; 7.701 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 7.061 ; 7.072 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 7.229 ; 7.252 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 7.297 ; 7.339 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 7.375 ; 7.344 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 7.326 ; 7.222 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 7.585 ; 7.525 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 7.734 ; 7.701 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 6.677 ; 6.682 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 6.677 ; 6.682 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 6.551 ; 6.504 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 6.547 ; 6.408 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 6.500 ; 6.474 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 6.586 ; 6.502 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 6.657 ; 6.654 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 6.531 ; 6.480 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 6.689 ; 6.662 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 6.572 ; 6.662 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 6.609 ; 6.560 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 6.689 ; 6.583 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 6.435 ; 6.374 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 6.499 ; 6.396 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 6.566 ; 6.566 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 6.451 ; 6.369 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 6.331 ; 6.410 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 6.618 ; 6.724 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 6.336 ; 6.414 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 7.343 ; 7.538 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 6.331 ; 6.410 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 6.593 ; 6.614 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 6.490 ; 6.512 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 6.694 ; 6.761 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 6.548 ; 6.598 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 5.697 ; 5.635 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 5.883 ; 5.926 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 5.960 ; 5.949 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 5.786 ; 5.817 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 5.969 ; 5.924 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 5.860 ; 5.743 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 5.717 ; 5.683 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 5.697 ; 5.635 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 5.481 ; 5.523 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 5.481 ; 5.523 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 5.732 ; 5.670 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 5.868 ; 5.747 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 5.816 ; 5.755 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 5.766 ; 5.788 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 5.911 ; 5.835 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 5.966 ; 5.914 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 5.959 ; 5.924 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 6.155 ; 6.219 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 5.979 ; 5.947 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 6.036 ; 5.973 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 5.988 ; 5.947 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 6.059 ; 5.997 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 6.040 ; 6.008 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 5.959 ; 5.924 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 5.922 ; 5.864 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 6.010 ; 6.074 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 6.067 ; 6.007 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 6.117 ; 6.047 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 5.922 ; 5.869 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 6.047 ; 5.892 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 6.092 ; 6.032 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 5.936 ; 5.864 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 5.698 ;    ;    ; 6.078 ;
; switch[9]  ; green_leds[9] ; 5.799 ;    ;    ; 6.179 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 5.585 ;    ;    ; 5.954 ;
; switch[9]  ; green_leds[9] ; 5.683 ;    ;    ; 6.052 ;
+------------+---------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 136.84 MHz ; 136.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.308 ; -777.894          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.292 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.878 ; -88.490              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.769 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -269.522                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                        ;
+--------+---------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.308 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.252      ;
; -6.303 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.247      ;
; -6.241 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 7.189      ;
; -6.220 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 7.168      ;
; -6.194 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.138      ;
; -6.105 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 7.053      ;
; -6.086 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.027      ;
; -6.082 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.026      ;
; -6.081 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 7.022      ;
; -6.077 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 7.021      ;
; -6.070 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 7.014      ;
; -6.019 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.964      ;
; -6.015 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.963      ;
; -5.998 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.943      ;
; -5.994 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.942      ;
; -5.987 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.931      ;
; -5.982 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.926      ;
; -5.972 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.913      ;
; -5.969 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.917      ;
; -5.968 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.912      ;
; -5.925 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.869      ;
; -5.923 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.867      ;
; -5.920 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.868      ;
; -5.920 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.864      ;
; -5.918 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.862      ;
; -5.899 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.847      ;
; -5.883 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.828      ;
; -5.879 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.827      ;
; -5.873 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.817      ;
; -5.871 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.815      ;
; -5.866 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.810      ;
; -5.858 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.806      ;
; -5.856 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.804      ;
; -5.848 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.789      ;
; -5.844 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.788      ;
; -5.838 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.782      ;
; -5.837 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.785      ;
; -5.835 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.783      ;
; -5.833 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.777      ;
; -5.821 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.765      ;
; -5.816 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.760      ;
; -5.811 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.755      ;
; -5.809 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.753      ;
; -5.804 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.752      ;
; -5.795 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.229      ; 7.044      ;
; -5.790 ; ctrl_s8:U_CTRL|state.LDAA7      ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.229      ; 7.039      ;
; -5.784 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.732      ;
; -5.783 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.731      ;
; -5.771 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.719      ;
; -5.757 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.701      ;
; -5.754 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.702      ;
; -5.750 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.698      ;
; -5.749 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.693      ;
; -5.747 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.692      ;
; -5.743 ; ctrl_s8:U_CTRL|state.LDAA9      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.691      ;
; -5.741 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.685      ;
; -5.736 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.680      ;
; -5.733 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.681      ;
; -5.728 ; ctrl_s8:U_CTRL|state.STAA7      ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 6.981      ;
; -5.724 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.668      ;
; -5.722 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.670      ;
; -5.720 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.668      ;
; -5.710 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.651      ;
; -5.708 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.649      ;
; -5.707 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.651      ;
; -5.707 ; ctrl_s8:U_CTRL|state.LDAA8      ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 6.960      ;
; -5.705 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.646      ;
; -5.703 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.644      ;
; -5.687 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.054     ; 6.628      ;
; -5.687 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.631      ;
; -5.685 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.629      ;
; -5.682 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.054     ; 6.623      ;
; -5.681 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.229      ; 6.930      ;
; -5.674 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.622      ;
; -5.668 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.616      ;
; -5.667 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output                                                            ; clk          ; clk         ; 1.000        ; -0.048     ; 6.614      ;
; -5.662 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.603      ;
; -5.657 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.598      ;
; -5.653 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.601      ;
; -5.648 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.596      ;
; -5.643 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.588      ;
; -5.641 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.586      ;
; -5.636 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]                                                      ; clk          ; clk         ; 1.000        ; -0.054     ; 6.577      ;
; -5.636 ; ctrl_s8:U_CTRL|state.LDAA0_X    ; regWidth_s8:U_OUT0|output[6]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.577      ;
; -5.635 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.583      ;
; -5.633 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.577      ;
; -5.631 ; ctrl_s8:U_CTRL|state.LDAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]                                                      ; clk          ; clk         ; 1.000        ; -0.054     ; 6.572      ;
; -5.631 ; ctrl_s8:U_CTRL|state.LDAA7      ; regWidth_s8:U_OUT0|output[6]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.572      ;
; -5.627 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 6.571      ;
; -5.622 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.567      ;
; -5.620 ; ctrl_s8:U_CTRL|state.STAA7      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.050     ; 6.565      ;
; -5.620 ; ctrl_s8:U_CTRL|state.LDAA8      ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.565      ;
; -5.618 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 6.566      ;
; -5.600 ; ctrl_s8:U_CTRL|state.LDAA2_X    ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.051     ; 6.544      ;
; -5.599 ; ctrl_s8:U_CTRL|state.LDAA8      ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.050     ; 6.544      ;
; -5.596 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.537      ;
; -5.595 ; ctrl_s8:U_CTRL|state.STAA7      ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.050     ; 6.540      ;
; -5.594 ; ctrl_s8:U_CTRL|state.LDAA1_X    ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 6.535      ;
; -5.592 ; ctrl_s8:U_CTRL|state.LDAAwait3  ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 6.845      ;
; -5.586 ; ctrl_s8:U_CTRL|state.LDAA9      ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.047     ; 6.534      ;
+--------+---------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                   ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.292 ; ctrl_s8:U_CTRL|state.STAA8                        ; ctrl_s8:U_CTRL|state.STAA8                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.STAA7                        ; ctrl_s8:U_CTRL|state.STAA7                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.initialize                   ; ctrl_s8:U_CTRL|state.initialize                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDXI3                        ; ctrl_s8:U_CTRL|state.LDXI3                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA8                        ; ctrl_s8:U_CTRL|state.LDAA8                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAAwait3                    ; ctrl_s8:U_CTRL|state.LDAAwait3                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA9                        ; ctrl_s8:U_CTRL|state.LDAA9                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA3                        ; ctrl_s8:U_CTRL|state.LDAA3                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAI3                        ; ctrl_s8:U_CTRL|state.LDAI3                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.RORC1                        ; ctrl_s8:U_CTRL|state.RORC1                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.RET6                         ; ctrl_s8:U_CTRL|state.RET6                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.RET5                         ; ctrl_s8:U_CTRL|state.RET5                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDXI2                        ; ctrl_s8:U_CTRL|state.LDXI2                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA2                        ; ctrl_s8:U_CTRL|state.LDAA2                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDXI6                        ; ctrl_s8:U_CTRL|state.LDXI6                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAI2                        ; ctrl_s8:U_CTRL|state.LDAI2                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA4                        ; ctrl_s8:U_CTRL|state.LDAA4                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDXI4                        ; ctrl_s8:U_CTRL|state.LDXI4                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.RET7                         ; ctrl_s8:U_CTRL|state.RET7                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDXI5                        ; ctrl_s8:U_CTRL|state.LDXI5                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA5                        ; ctrl_s8:U_CTRL|state.LDAA5                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAI1                        ; ctrl_s8:U_CTRL|state.LDAI1                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAAwait2                    ; ctrl_s8:U_CTRL|state.LDAAwait2                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.CLRC1                        ; ctrl_s8:U_CTRL|state.CLRC1                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAA3_X                      ; ctrl_s8:U_CTRL|state.LDAA3_X                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAI4                        ; ctrl_s8:U_CTRL|state.LDAI4                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDXI7                        ; ctrl_s8:U_CTRL|state.LDXI7                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.empty                        ; ctrl_s8:U_CTRL|state.empty                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; ctrl_s8:U_CTRL|state.LDAAA                        ; ctrl_s8:U_CTRL|state.LDAAA                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.op_decode                    ; ctrl_s8:U_CTRL|state.op_decode                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDAA1_X                      ; ctrl_s8:U_CTRL|state.LDAA1_X                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDAA2_X                      ; ctrl_s8:U_CTRL|state.LDAA2_X                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.RET1                         ; ctrl_s8:U_CTRL|state.RET1                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.LDSI3                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.STAA6                        ; ctrl_s8:U_CTRL|state.STAA6                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.RET4                         ; ctrl_s8:U_CTRL|state.RET4                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDAA7                        ; ctrl_s8:U_CTRL|state.LDAA7                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.STAA3                        ; ctrl_s8:U_CTRL|state.STAA3                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.DECA1                        ; ctrl_s8:U_CTRL|state.DECA1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.RORC2                        ; ctrl_s8:U_CTRL|state.RORC2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.AND1                         ; ctrl_s8:U_CTRL|state.AND1                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.ADCR1                        ; ctrl_s8:U_CTRL|state.ADCR1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch7                  ; ctrl_s8:U_CTRL|state.takeBranch7                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDSI2                        ; ctrl_s8:U_CTRL|state.LDSI2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.STAA5                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.RET3                         ; ctrl_s8:U_CTRL|state.RET3                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.op_fetch_write               ; ctrl_s8:U_CTRL|state.op_fetch_write              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDAA6                        ; ctrl_s8:U_CTRL|state.LDAA6                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.STAA2                        ; ctrl_s8:U_CTRL|state.STAA2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch6                  ; ctrl_s8:U_CTRL|state.takeBranch6                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch3                  ; ctrl_s8:U_CTRL|state.takeBranch3                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDAA1                        ; ctrl_s8:U_CTRL|state.LDAA1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDSI1                        ; ctrl_s8:U_CTRL|state.LDSI1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.STAA4                        ; ctrl_s8:U_CTRL|state.STAA4                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch1                  ; ctrl_s8:U_CTRL|state.takeBranch1                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch4                  ; ctrl_s8:U_CTRL|state.takeBranch4                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.RET2                         ; ctrl_s8:U_CTRL|state.RET2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch5                  ; ctrl_s8:U_CTRL|state.takeBranch5                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.takeBranch2                  ; ctrl_s8:U_CTRL|state.takeBranch2                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.op_fetch_latch               ; ctrl_s8:U_CTRL|state.op_fetch_latch              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDXI1                        ; ctrl_s8:U_CTRL|state.LDXI1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.STAA1                        ; ctrl_s8:U_CTRL|state.STAA1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.LDAAwait1                    ; ctrl_s8:U_CTRL|state.LDAAwait1                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; internalArch_s8:U_inArch|reg_s8:C_FLG|output      ; internalArch_s8:U_inArch|reg_s8:C_FLG|output     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; ctrl_s8:U_CTRL|state.SETC1                        ; ctrl_s8:U_CTRL|state.SETC1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.319 ; ctrl_s8:U_CTRL|state.LDAAwait2                    ; ctrl_s8:U_CTRL|state.LDAA5                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.321 ; ctrl_s8:U_CTRL|state.LDSI1                        ; ctrl_s8:U_CTRL|state.LDSI2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.321 ; ctrl_s8:U_CTRL|state.STAA1                        ; ctrl_s8:U_CTRL|state.STAA2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.322 ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]  ; internalArch_s8:U_inArch|regWidth_s8:A|output[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.324 ; ctrl_s8:U_CTRL|state.LDAA3                        ; ctrl_s8:U_CTRL|state.LDAA4                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.324 ; ctrl_s8:U_CTRL|state.LDXI3                        ; ctrl_s8:U_CTRL|state.LDXI4                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.326 ; ctrl_s8:U_CTRL|state.RET5                         ; ctrl_s8:U_CTRL|state.RET6                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.326 ; ctrl_s8:U_CTRL|state.LDXI6                        ; ctrl_s8:U_CTRL|state.LDXI7                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.326 ; ctrl_s8:U_CTRL|state.RET1                         ; ctrl_s8:U_CTRL|state.RET2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.544      ;
; 0.327 ; ctrl_s8:U_CTRL|state.RET2                         ; ctrl_s8:U_CTRL|state.RET3                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.545      ;
; 0.336 ; ctrl_s8:U_CTRL|state.LDXI2                        ; ctrl_s8:U_CTRL|state.LDXI3                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.337 ; ctrl_s8:U_CTRL|state.CLRC0                        ; ctrl_s8:U_CTRL|state.CLRC1                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.337 ; ctrl_s8:U_CTRL|state.LDAI3                        ; ctrl_s8:U_CTRL|state.LDAI4                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.338 ; ctrl_s8:U_CTRL|state.LDSI2                        ; ctrl_s8:U_CTRL|state.LDSI3                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.338 ; ctrl_s8:U_CTRL|state.STAA2                        ; ctrl_s8:U_CTRL|state.STAA3                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch6                  ; ctrl_s8:U_CTRL|state.takeBranch7                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.338 ; ctrl_s8:U_CTRL|state.takeBranch4                  ; ctrl_s8:U_CTRL|state.takeBranch5                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.339 ; ctrl_s8:U_CTRL|state.STAA5                        ; ctrl_s8:U_CTRL|state.STAA6                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.340 ; ctrl_s8:U_CTRL|state.takeBranch1                  ; ctrl_s8:U_CTRL|state.takeBranch2                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.558      ;
; 0.351 ; ctrl_s8:U_CTRL|state.op_decode                    ; ctrl_s8:U_CTRL|state.Branch                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.569      ;
; 0.358 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1] ; ctrl_s8:U_CTRL|state.LDXI0                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.577      ;
; 0.360 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2] ; ctrl_s8:U_CTRL|state.Inc2                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.579      ;
; 0.362 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2] ; ctrl_s8:U_CTRL|state.INCX                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.581      ;
; 0.408 ; ctrl_s8:U_CTRL|state.Branch                       ; ctrl_s8:U_CTRL|state.Inc3                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.626      ;
; 0.417 ; internalArch_s8:U_inArch|regWidth_s8:D|output[6]  ; internalArch_s8:U_inArch|regWidth_s8:A|output[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.421 ; ctrl_s8:U_CTRL|state.Branch                       ; ctrl_s8:U_CTRL|state.takeBranch0                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.639      ;
; 0.437 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.655      ;
; 0.440 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.takeBranch3                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.658      ;
; 0.440 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.SETC1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.658      ;
; 0.441 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.LDSI1                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.659      ;
; 0.441 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.STAA4                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.659      ;
; 0.442 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.takeBranch4                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.660      ;
; 0.475 ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]  ; internalArch_s8:U_inArch|regWidth_s8:D|output[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.475 ; ctrl_s8:U_CTRL|state.LDAI1                        ; ctrl_s8:U_CTRL|state.LDAI2                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.478 ; ctrl_s8:U_CTRL|state.STAA4                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                   ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.878 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.878 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.878 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.878 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.878 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.878 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.865 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.805      ;
; -0.853 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[0]    ; clk          ; clk         ; 1.000        ; -0.053     ; 1.795      ;
; -0.853 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.053     ; 1.795      ;
; -0.853 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.053     ; 1.795      ;
; -0.853 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.053     ; 1.795      ;
; -0.853 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.053     ; 1.795      ;
; -0.843 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.791      ;
; -0.843 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.791      ;
; -0.843 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.791      ;
; -0.843 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[3]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.791      ;
; -0.843 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.791      ;
; -0.836 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[5]    ; clk          ; clk         ; 1.000        ; -0.050     ; 1.781      ;
; -0.836 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]    ; clk          ; clk         ; 1.000        ; -0.050     ; 1.781      ;
; -0.836 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]    ; clk          ; clk         ; 1.000        ; -0.050     ; 1.781      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[3] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[4] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[5] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[6] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.829 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[7] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.775      ;
; -0.827 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[0]     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.751      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[4]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[1]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[2]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[4]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.824 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[2]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.767      ;
; -0.815 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[5]      ; clk          ; clk         ; 1.000        ; -0.051     ; 1.759      ;
; -0.815 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[5]      ; clk          ; clk         ; 1.000        ; -0.051     ; 1.759      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.743      ;
; -0.803 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.743      ;
; -0.802 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.725      ;
; -0.802 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.725      ;
; -0.802 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.725      ;
; -0.802 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.725      ;
; -0.802 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.725      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[5]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[6]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[7]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.741      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[4]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[2]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[7]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[5]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[3]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.797 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[0] ; clk          ; clk         ; 1.000        ; -0.052     ; 1.740      ;
; -0.794 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.049     ; 1.740      ;
; -0.794 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[0] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.740      ;
; -0.794 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.740      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[4]    ; clk          ; clk         ; 1.000        ; -0.051     ; 1.727      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.727      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.727      ;
; -0.783 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.051     ; 1.727      ;
; -0.779 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.719      ;
; -0.779 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.719      ;
; -0.772 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[3]      ; clk          ; clk         ; 1.000        ; -0.052     ; 1.715      ;
; -0.759 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.696      ;
; -0.641 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[2]      ; clk          ; clk         ; 1.000        ; -0.049     ; 1.587      ;
; -0.641 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[3]      ; clk          ; clk         ; 1.000        ; -0.049     ; 1.587      ;
; -0.641 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.587      ;
; -0.616 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[0]      ; clk          ; clk         ; 1.000        ; -0.052     ; 1.559      ;
; -0.616 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[1]      ; clk          ; clk         ; 1.000        ; -0.052     ; 1.559      ;
; -0.616 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[0]      ; clk          ; clk         ; 1.000        ; -0.052     ; 1.559      ;
; -0.616 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]      ; clk          ; clk         ; 1.000        ; -0.052     ; 1.559      ;
; -0.616 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[2]      ; clk          ; clk         ; 1.000        ; -0.052     ; 1.559      ;
; -0.594 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:C_FLG|output          ; clk          ; clk         ; 1.000        ; -0.048     ; 1.541      ;
; -0.594 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:Z_FLG|output          ; clk          ; clk         ; 1.000        ; -0.048     ; 1.541      ;
; -0.594 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output          ; clk          ; clk         ; 1.000        ; -0.048     ; 1.541      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[1]          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[2]          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[3]          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[4]          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[5]          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[6]          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[7]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[7]   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
; -0.576 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[5]    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.519      ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                   ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.769 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.769 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[7]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.932 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.151      ;
; 0.932 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.151      ;
; 0.932 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.151      ;
; 0.932 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.151      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[7] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[5] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[4] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[6] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.159 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.377      ;
; 1.178 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[7]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.400      ;
; 1.178 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.400      ;
; 1.178 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[5]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.400      ;
; 1.178 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.400      ;
; 1.178 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[6]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.400      ;
; 1.178 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.400      ;
; 1.184 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[1]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.184 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[2]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.184 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[3]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.184 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[4]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.184 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[5]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.184 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[6]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.195 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:C_FLG|output          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.420      ;
; 1.195 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:Z_FLG|output          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.420      ;
; 1.195 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.420      ;
; 1.214 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.435      ;
; 1.214 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.435      ;
; 1.214 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.435      ;
; 1.214 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.435      ;
; 1.214 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.435      ;
; 1.215 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.440      ;
; 1.215 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.440      ;
; 1.215 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.440      ;
; 1.378 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.605      ;
; 1.378 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.605      ;
; 1.378 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.605      ;
; 1.378 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.605      ;
; 1.378 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.605      ;
; 1.382 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[0]   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.597      ;
; 1.382 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.601      ;
; 1.382 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.601      ;
; 1.386 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.607      ;
; 1.386 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[0]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.615      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[0]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[1]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.391 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[5]    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[6]    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[7]    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.395 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[7]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.618      ;
; 1.396 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.621      ;
; 1.396 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.621      ;
; 1.396 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.621      ;
; 1.399 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[4]    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.622      ;
; 1.399 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.622      ;
; 1.399 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.622      ;
; 1.399 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.622      ;
; 1.404 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[5]      ; clk          ; clk         ; 0.000        ; 0.059      ; 1.627      ;
; 1.404 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[5]      ; clk          ; clk         ; 0.000        ; 0.059      ; 1.627      ;
; 1.417 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.636      ;
; 1.417 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.636      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[4]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[5] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.424 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.ADCR0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.ADCR1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.AND0                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.AND1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Branch                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.CLRC0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.CLRC1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Call0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECA0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECA1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECX                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.INCX                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc3                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA0_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA1_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA2_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA3_X                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA9                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAA                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait1                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait2                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait3                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.MOVAD0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.MOVDA0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET0                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET3                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET4                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET5                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET6                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET7                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Reset                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.SETC0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.SETC1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.empty                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.initialize                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_Fetch_Init                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_decode                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_fetch_latch                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_fetch_write                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch0                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch1                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch2                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch3                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch4                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch5                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch6                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch7                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[6]                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 3.343 ; 3.737 ; Rise       ; clk             ;
;  button[1] ; clk        ; 3.343 ; 3.737 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 2.010 ; 2.330 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.464 ; 1.811 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 1.579 ; 1.949 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 1.391 ; 1.734 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 1.568 ; 1.942 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 1.588 ; 1.962 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 1.476 ; 1.832 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 1.432 ; 1.778 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 1.603 ; 1.957 ; Rise       ; clk             ;
;  switch[8] ; clk        ; 2.010 ; 2.330 ; Rise       ; clk             ;
;  switch[9] ; clk        ; 1.878 ; 2.224 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -1.832 ; -2.147 ; Rise       ; clk             ;
;  button[1] ; clk        ; -1.832 ; -2.147 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -1.060 ; -1.389 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -1.128 ; -1.459 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -1.252 ; -1.610 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -1.060 ; -1.389 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -1.240 ; -1.604 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -1.258 ; -1.621 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -1.139 ; -1.480 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -1.099 ; -1.429 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -1.275 ; -1.619 ; Rise       ; clk             ;
;  switch[8] ; clk        ; -1.762 ; -2.074 ; Rise       ; clk             ;
;  switch[9] ; clk        ; -1.638 ; -1.974 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 7.170 ; 7.303 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 6.422 ; 6.441 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 6.157 ; 6.148 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 7.170 ; 7.303 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 6.152 ; 6.158 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 6.405 ; 6.357 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 6.316 ; 6.267 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 6.506 ; 6.486 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 6.377 ; 6.344 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 6.876 ; 6.879 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 6.790 ; 6.879 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 6.872 ; 6.755 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 6.683 ; 6.613 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 6.876 ; 6.787 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 6.704 ; 6.631 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 6.609 ; 6.572 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 6.644 ; 6.573 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 7.220 ; 7.146 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 6.571 ; 6.608 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 6.808 ; 6.762 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 6.873 ; 6.828 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 6.906 ; 6.853 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 6.844 ; 6.773 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 7.089 ; 7.008 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 7.220 ; 7.146 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 6.273 ; 6.304 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 6.263 ; 6.304 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 6.186 ; 6.088 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 6.175 ; 6.019 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 6.128 ; 6.060 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 6.208 ; 6.088 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 6.273 ; 6.239 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 6.158 ; 6.079 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 6.308 ; 6.277 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 6.152 ; 6.277 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 6.236 ; 6.140 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 6.308 ; 6.172 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 6.070 ; 5.968 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 6.128 ; 6.020 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 6.195 ; 6.142 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 6.092 ; 5.994 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 6.018 ; 6.013 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 6.277 ; 6.295 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 6.022 ; 6.013 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 7.043 ; 7.175 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 6.018 ; 6.023 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 6.261 ; 6.214 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 6.176 ; 6.128 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 6.359 ; 6.338 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 6.235 ; 6.203 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 5.406 ; 5.330 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 5.516 ; 5.609 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 5.649 ; 5.584 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 5.494 ; 5.469 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 5.663 ; 5.567 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 5.551 ; 5.411 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 5.432 ; 5.356 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 5.406 ; 5.330 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 5.178 ; 5.244 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 5.178 ; 5.244 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 5.442 ; 5.366 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 5.559 ; 5.424 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 5.529 ; 5.449 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 5.468 ; 5.458 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 5.606 ; 5.510 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 5.655 ; 5.565 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 5.644 ; 5.577 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 5.801 ; 5.895 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 5.671 ; 5.585 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 5.726 ; 5.635 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 5.679 ; 5.596 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 5.739 ; 5.644 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 5.726 ; 5.663 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 5.644 ; 5.577 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 5.620 ; 5.527 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 5.650 ; 5.755 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 5.753 ; 5.648 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 5.793 ; 5.696 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 5.620 ; 5.527 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 5.729 ; 5.575 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 5.779 ; 5.675 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 5.637 ; 5.551 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 5.313 ;    ;    ; 5.638 ;
; switch[9]  ; green_leds[9] ; 5.407 ;    ;    ; 5.738 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 5.218 ;    ;    ; 5.534 ;
; switch[9]  ; green_leds[9] ; 5.310 ;    ;    ; 5.632 ;
+------------+---------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.620 ; -416.365          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.168 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.236 ; -15.987              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.477 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -280.844                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                       ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.620 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.576      ;
; -3.618 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.574      ;
; -3.590 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.551      ;
; -3.577 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.538      ;
; -3.543 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.499      ;
; -3.516 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.469      ;
; -3.514 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.467      ;
; -3.501 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.462      ;
; -3.493 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.449      ;
; -3.491 ; ctrl_s8:U_CTRL|state.LDAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.447      ;
; -3.486 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.444      ;
; -3.473 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.429      ;
; -3.473 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.431      ;
; -3.463 ; ctrl_s8:U_CTRL|state.STAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.424      ;
; -3.450 ; ctrl_s8:U_CTRL|state.LDAA8     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.411      ;
; -3.439 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.392      ;
; -3.434 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.390      ;
; -3.432 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.388      ;
; -3.421 ; ctrl_s8:U_CTRL|state.LDAA9     ; regWidth_s8:U_OUT1|output[1]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.382      ;
; -3.416 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.372      ;
; -3.404 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.365      ;
; -3.402 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.358      ;
; -3.400 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.356      ;
; -3.400 ; ctrl_s8:U_CTRL|state.LDAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.356      ;
; -3.398 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.354      ;
; -3.397 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.355      ;
; -3.391 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.352      ;
; -3.374 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.335      ;
; -3.372 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.328      ;
; -3.372 ; ctrl_s8:U_CTRL|state.STAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.333      ;
; -3.370 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.331      ;
; -3.370 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.326      ;
; -3.369 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.322      ;
; -3.359 ; ctrl_s8:U_CTRL|state.LDAA8     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.320      ;
; -3.357 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.313      ;
; -3.357 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.318      ;
; -3.346 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.302      ;
; -3.342 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.303      ;
; -3.337 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.293      ;
; -3.337 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.293      ;
; -3.335 ; ctrl_s8:U_CTRL|state.LDAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.291      ;
; -3.335 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.291      ;
; -3.329 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.146      ; 4.484      ;
; -3.329 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.290      ;
; -3.327 ; ctrl_s8:U_CTRL|state.LDAA7     ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.146      ; 4.482      ;
; -3.325 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.281      ;
; -3.323 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.279      ;
; -3.317 ; ctrl_s8:U_CTRL|state.LDAA9     ; regWidth_s8:U_OUT1|output[4]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.275      ;
; -3.315 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.276      ;
; -3.307 ; ctrl_s8:U_CTRL|state.STAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.268      ;
; -3.307 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.268      ;
; -3.299 ; ctrl_s8:U_CTRL|state.STAA7     ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.151      ; 4.459      ;
; -3.295 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.251      ;
; -3.294 ; ctrl_s8:U_CTRL|state.LDAA9     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.255      ;
; -3.294 ; ctrl_s8:U_CTRL|state.LDAA8     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.255      ;
; -3.294 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.255      ;
; -3.290 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.246      ;
; -3.288 ; ctrl_s8:U_CTRL|state.LDAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.244      ;
; -3.287 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.243      ;
; -3.286 ; ctrl_s8:U_CTRL|state.LDAA8     ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.151      ; 4.446      ;
; -3.283 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.244      ;
; -3.281 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.242      ;
; -3.271 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.224      ;
; -3.269 ; ctrl_s8:U_CTRL|state.LDAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.222      ;
; -3.260 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.216      ;
; -3.260 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.216      ;
; -3.260 ; ctrl_s8:U_CTRL|state.STAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.221      ;
; -3.257 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.210      ;
; -3.255 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.211      ;
; -3.255 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.208      ;
; -3.253 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.209      ;
; -3.253 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.214      ;
; -3.252 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.146      ; 4.407      ;
; -3.247 ; ctrl_s8:U_CTRL|state.LDAA8     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.208      ;
; -3.241 ; ctrl_s8:U_CTRL|state.STAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.029     ; 4.199      ;
; -3.235 ; ctrl_s8:U_CTRL|state.LDAA9     ; regWidth_s8:U_OUT1|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.196      ;
; -3.232 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.185      ;
; -3.230 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.183      ;
; -3.230 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.183      ;
; -3.228 ; ctrl_s8:U_CTRL|state.LDAA8     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.029     ; 4.186      ;
; -3.228 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.181      ;
; -3.227 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.185      ;
; -3.225 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; regWidth_s8:U_OUT1|output[2]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.181      ;
; -3.218 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.179      ;
; -3.218 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.179      ;
; -3.214 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT1|output[7]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.172      ;
; -3.213 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.169      ;
; -3.210 ; ctrl_s8:U_CTRL|state.LDAAwait3 ; ram:U_RAM|altsyncram:altsyncram_component|altsyncram_p6o1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.151      ; 4.370      ;
; -3.203 ; ctrl_s8:U_CTRL|state.LDAA9     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]                                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 4.164      ;
; -3.202 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.160      ;
; -3.201 ; ctrl_s8:U_CTRL|state.LDAA9     ; regWidth_s8:U_OUT0|output[0]                                                                            ; clk          ; clk         ; 1.000        ; -0.026     ; 4.162      ;
; -3.200 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]                                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.153      ;
; -3.200 ; ctrl_s8:U_CTRL|state.STAA7     ; regWidth_s8:U_OUT0|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.158      ;
; -3.198 ; ctrl_s8:U_CTRL|state.LDAA7     ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]                                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.151      ;
; -3.195 ; ctrl_s8:U_CTRL|state.LDAA0_X   ; regWidth_s8:U_OUT0|output[6]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.148      ;
; -3.194 ; ctrl_s8:U_CTRL|state.LDAA1_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]                                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.147      ;
; -3.193 ; ctrl_s8:U_CTRL|state.LDAA7     ; regWidth_s8:U_OUT0|output[6]                                                                            ; clk          ; clk         ; 1.000        ; -0.034     ; 4.146      ;
; -3.190 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 4.146      ;
; -3.190 ; ctrl_s8:U_CTRL|state.LDAA2_X   ; regWidth_s8:U_OUT0|output[3]                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 4.146      ;
; -3.189 ; ctrl_s8:U_CTRL|state.LDAA8     ; regWidth_s8:U_OUT1|output[5]                                                                            ; clk          ; clk         ; 1.000        ; -0.029     ; 4.147      ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                   ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; ctrl_s8:U_CTRL|state.op_decode                    ; ctrl_s8:U_CTRL|state.op_decode                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA8                        ; ctrl_s8:U_CTRL|state.STAA8                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA7                        ; ctrl_s8:U_CTRL|state.STAA7                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.initialize                   ; ctrl_s8:U_CTRL|state.initialize                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA1_X                      ; ctrl_s8:U_CTRL|state.LDAA1_X                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA2_X                      ; ctrl_s8:U_CTRL|state.LDAA2_X                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET1                         ; ctrl_s8:U_CTRL|state.RET1                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.LDSI3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA6                        ; ctrl_s8:U_CTRL|state.STAA6                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI3                        ; ctrl_s8:U_CTRL|state.LDXI3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET4                         ; ctrl_s8:U_CTRL|state.RET4                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA7                        ; ctrl_s8:U_CTRL|state.LDAA7                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA8                        ; ctrl_s8:U_CTRL|state.LDAA8                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAAwait3                    ; ctrl_s8:U_CTRL|state.LDAAwait3                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA9                        ; ctrl_s8:U_CTRL|state.LDAA9                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA3                        ; ctrl_s8:U_CTRL|state.STAA3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA3                        ; ctrl_s8:U_CTRL|state.LDAA3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAI3                        ; ctrl_s8:U_CTRL|state.LDAI3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.DECA1                        ; ctrl_s8:U_CTRL|state.DECA1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RORC2                        ; ctrl_s8:U_CTRL|state.RORC2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.AND1                         ; ctrl_s8:U_CTRL|state.AND1                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.ADCR1                        ; ctrl_s8:U_CTRL|state.ADCR1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch7                  ; ctrl_s8:U_CTRL|state.takeBranch7                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDSI2                        ; ctrl_s8:U_CTRL|state.LDSI2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA5                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RORC1                        ; ctrl_s8:U_CTRL|state.RORC1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET6                         ; ctrl_s8:U_CTRL|state.RET6                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET3                         ; ctrl_s8:U_CTRL|state.RET3                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET5                         ; ctrl_s8:U_CTRL|state.RET5                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI2                        ; ctrl_s8:U_CTRL|state.LDXI2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.op_fetch_write               ; ctrl_s8:U_CTRL|state.op_fetch_write              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA6                        ; ctrl_s8:U_CTRL|state.LDAA6                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA2                        ; ctrl_s8:U_CTRL|state.STAA2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA2                        ; ctrl_s8:U_CTRL|state.LDAA2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI6                        ; ctrl_s8:U_CTRL|state.LDXI6                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAI2                        ; ctrl_s8:U_CTRL|state.LDAI2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch6                  ; ctrl_s8:U_CTRL|state.takeBranch6                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch3                  ; ctrl_s8:U_CTRL|state.takeBranch3                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA1                        ; ctrl_s8:U_CTRL|state.LDAA1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA4                        ; ctrl_s8:U_CTRL|state.LDAA4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI4                        ; ctrl_s8:U_CTRL|state.LDXI4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDSI1                        ; ctrl_s8:U_CTRL|state.LDSI1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA4                        ; ctrl_s8:U_CTRL|state.STAA4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET7                         ; ctrl_s8:U_CTRL|state.RET7                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI5                        ; ctrl_s8:U_CTRL|state.LDXI5                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch1                  ; ctrl_s8:U_CTRL|state.takeBranch1                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch4                  ; ctrl_s8:U_CTRL|state.takeBranch4                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.RET2                         ; ctrl_s8:U_CTRL|state.RET2                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch5                  ; ctrl_s8:U_CTRL|state.takeBranch5                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.takeBranch2                  ; ctrl_s8:U_CTRL|state.takeBranch2                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.op_fetch_latch               ; ctrl_s8:U_CTRL|state.op_fetch_latch              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA5                        ; ctrl_s8:U_CTRL|state.LDAA5                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI1                        ; ctrl_s8:U_CTRL|state.LDXI1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.STAA1                        ; ctrl_s8:U_CTRL|state.STAA1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAAwait1                    ; ctrl_s8:U_CTRL|state.LDAAwait1                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; internalArch_s8:U_inArch|reg_s8:C_FLG|output      ; internalArch_s8:U_inArch|reg_s8:C_FLG|output     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAI1                        ; ctrl_s8:U_CTRL|state.LDAI1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAAwait2                    ; ctrl_s8:U_CTRL|state.LDAAwait2                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.CLRC1                        ; ctrl_s8:U_CTRL|state.CLRC1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.SETC1                        ; ctrl_s8:U_CTRL|state.SETC1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAA3_X                      ; ctrl_s8:U_CTRL|state.LDAA3_X                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAI4                        ; ctrl_s8:U_CTRL|state.LDAI4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDXI7                        ; ctrl_s8:U_CTRL|state.LDXI7                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.empty                        ; ctrl_s8:U_CTRL|state.empty                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; ctrl_s8:U_CTRL|state.LDAAA                        ; ctrl_s8:U_CTRL|state.LDAAA                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.174 ; ctrl_s8:U_CTRL|state.LDAAwait2                    ; ctrl_s8:U_CTRL|state.LDAA5                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.175 ; ctrl_s8:U_CTRL|state.STAA1                        ; ctrl_s8:U_CTRL|state.STAA2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.176 ; ctrl_s8:U_CTRL|state.LDSI1                        ; ctrl_s8:U_CTRL|state.LDSI2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.177 ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]  ; internalArch_s8:U_inArch|regWidth_s8:A|output[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.178 ; ctrl_s8:U_CTRL|state.LDAA3                        ; ctrl_s8:U_CTRL|state.LDAA4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.178 ; ctrl_s8:U_CTRL|state.LDXI3                        ; ctrl_s8:U_CTRL|state.LDXI4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.178 ; ctrl_s8:U_CTRL|state.RET1                         ; ctrl_s8:U_CTRL|state.RET2                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.178 ; ctrl_s8:U_CTRL|state.LDXI6                        ; ctrl_s8:U_CTRL|state.LDXI7                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.179 ; ctrl_s8:U_CTRL|state.RET5                         ; ctrl_s8:U_CTRL|state.RET6                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.181 ; ctrl_s8:U_CTRL|state.RET2                         ; ctrl_s8:U_CTRL|state.RET3                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.186 ; ctrl_s8:U_CTRL|state.LDSI2                        ; ctrl_s8:U_CTRL|state.LDSI3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.186 ; ctrl_s8:U_CTRL|state.LDXI2                        ; ctrl_s8:U_CTRL|state.LDXI3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.186 ; ctrl_s8:U_CTRL|state.takeBranch4                  ; ctrl_s8:U_CTRL|state.takeBranch5                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.186 ; ctrl_s8:U_CTRL|state.CLRC0                        ; ctrl_s8:U_CTRL|state.CLRC1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.186 ; ctrl_s8:U_CTRL|state.LDAI3                        ; ctrl_s8:U_CTRL|state.LDAI4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.188 ; ctrl_s8:U_CTRL|state.STAA5                        ; ctrl_s8:U_CTRL|state.STAA6                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.188 ; ctrl_s8:U_CTRL|state.takeBranch6                  ; ctrl_s8:U_CTRL|state.takeBranch7                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.189 ; ctrl_s8:U_CTRL|state.STAA2                        ; ctrl_s8:U_CTRL|state.STAA3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.328      ;
; 0.189 ; ctrl_s8:U_CTRL|state.takeBranch1                  ; ctrl_s8:U_CTRL|state.takeBranch2                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.328      ;
; 0.196 ; ctrl_s8:U_CTRL|state.op_decode                    ; ctrl_s8:U_CTRL|state.Branch                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.335      ;
; 0.199 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1] ; ctrl_s8:U_CTRL|state.LDXI0                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.201 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2] ; ctrl_s8:U_CTRL|state.INCX                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.340      ;
; 0.201 ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2] ; ctrl_s8:U_CTRL|state.Inc2                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.340      ;
; 0.238 ; ctrl_s8:U_CTRL|state.Branch                       ; ctrl_s8:U_CTRL|state.Inc3                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.238 ; internalArch_s8:U_inArch|regWidth_s8:D|output[6]  ; internalArch_s8:U_inArch|regWidth_s8:A|output[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.239 ; ctrl_s8:U_CTRL|state.Branch                       ; ctrl_s8:U_CTRL|state.takeBranch0                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.378      ;
; 0.251 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.takeBranch3                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.252 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.STAA5                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.256 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.SETC1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.395      ;
; 0.257 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.LDSI1                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.258 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.takeBranch4                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.262 ; ctrl_s8:U_CTRL|state.LDSI3                        ; ctrl_s8:U_CTRL|state.STAA4                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.401      ;
; 0.267 ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]  ; internalArch_s8:U_inArch|regWidth_s8:D|output[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.274 ; ctrl_s8:U_CTRL|state.LDAA2                        ; ctrl_s8:U_CTRL|state.LDAA3                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.275 ; ctrl_s8:U_CTRL|state.LDAI1                        ; ctrl_s8:U_CTRL|state.LDAI2                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
+-------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                   ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.236 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.187      ;
; -0.236 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.187      ;
; -0.236 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.187      ;
; -0.236 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.187      ;
; -0.236 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.187      ;
; -0.236 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.187      ;
; -0.223 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.175      ;
; -0.223 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.175      ;
; -0.223 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.175      ;
; -0.223 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.175      ;
; -0.218 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[0]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.172      ;
; -0.218 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.172      ;
; -0.218 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.172      ;
; -0.218 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.172      ;
; -0.218 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.172      ;
; -0.212 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[5]    ; clk          ; clk         ; 1.000        ; -0.029     ; 1.170      ;
; -0.212 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[6]    ; clk          ; clk         ; 1.000        ; -0.029     ; 1.170      ;
; -0.212 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[7]    ; clk          ; clk         ; 1.000        ; -0.029     ; 1.170      ;
; -0.201 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[0]    ; clk          ; clk         ; 1.000        ; -0.026     ; 1.162      ;
; -0.201 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[1]    ; clk          ; clk         ; 1.000        ; -0.026     ; 1.162      ;
; -0.201 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[2]    ; clk          ; clk         ; 1.000        ; -0.026     ; 1.162      ;
; -0.201 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[3]    ; clk          ; clk         ; 1.000        ; -0.026     ; 1.162      ;
; -0.201 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:EXT|output[4]    ; clk          ; clk         ; 1.000        ; -0.026     ; 1.162      ;
; -0.197 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[0]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.139      ;
; -0.194 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[5]      ; clk          ; clk         ; 1.000        ; -0.031     ; 1.150      ;
; -0.194 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[5]      ; clk          ; clk         ; 1.000        ; -0.031     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[1]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[2]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[3]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[4] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[5] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[6] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.191 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[7] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.150      ;
; -0.185 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[6]     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.125      ;
; -0.185 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[3]     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.125      ;
; -0.185 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[4]     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.125      ;
; -0.185 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[5]     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.125      ;
; -0.185 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[7]     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.125      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[3]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[4]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[0]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[1]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[2]    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[4]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[4]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.183 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.137      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[5]    ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[6]    ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[7]    ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.171 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[7]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.127      ;
; -0.169 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.128      ;
; -0.169 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[0] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.128      ;
; -0.169 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[1] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.128      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[4]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[6]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[0]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[5]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[1]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.167 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[0] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.158 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[4]    ; clk          ; clk         ; 1.000        ; -0.030     ; 1.115      ;
; -0.158 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[5]   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.115      ;
; -0.158 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[4]   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.115      ;
; -0.158 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[6]   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.115      ;
; -0.147 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[3]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.101      ;
; -0.146 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.098      ;
; -0.146 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.098      ;
; -0.144 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[0]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.092      ;
; -0.063 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[2]      ; clk          ; clk         ; 1.000        ; -0.028     ; 1.022      ;
; -0.063 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[3]      ; clk          ; clk         ; 1.000        ; -0.028     ; 1.022      ;
; -0.063 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.022      ;
; -0.053 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[0]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.007      ;
; -0.053 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[1]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.007      ;
; -0.053 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[0]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.007      ;
; -0.053 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.007      ;
; -0.053 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[2]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.007      ;
; -0.034 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:C_FLG|output          ; clk          ; clk         ; 1.000        ; -0.027     ; 0.994      ;
; -0.034 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:Z_FLG|output          ; clk          ; clk         ; 1.000        ; -0.027     ; 0.994      ;
; -0.034 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output          ; clk          ; clk         ; 1.000        ; -0.027     ; 0.994      ;
; -0.028 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[1]          ; clk          ; clk         ; 1.000        ; -0.032     ; 0.983      ;
; -0.028 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[2]          ; clk          ; clk         ; 1.000        ; -0.032     ; 0.983      ;
; -0.028 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[3]          ; clk          ; clk         ; 1.000        ; -0.032     ; 0.983      ;
; -0.028 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[4]          ; clk          ; clk         ; 1.000        ; -0.032     ; 0.983      ;
; -0.028 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[5]          ; clk          ; clk         ; 1.000        ; -0.032     ; 0.983      ;
; -0.028 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[6]          ; clk          ; clk         ; 1.000        ; -0.032     ; 0.983      ;
; -0.027 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[7]    ; clk          ; clk         ; 1.000        ; -0.032     ; 0.982      ;
; -0.027 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[7]   ; clk          ; clk         ; 1.000        ; -0.032     ; 0.982      ;
; -0.027 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[5]    ; clk          ; clk         ; 1.000        ; -0.032     ; 0.982      ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                   ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.477 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.616      ;
; 0.477 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[7]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.616      ;
; 0.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[6]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[7]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[6]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.566 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[7]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[3]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[0]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[1]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[7] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[5] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[3] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[4] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[6] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.701 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[1] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.839      ;
; 0.714 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[7]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.856      ;
; 0.714 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.856      ;
; 0.714 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[5]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.856      ;
; 0.714 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.856      ;
; 0.714 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[6]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.856      ;
; 0.714 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.856      ;
; 0.717 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[1]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.859      ;
; 0.717 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[2]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.859      ;
; 0.717 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[3]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.859      ;
; 0.717 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[4]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.859      ;
; 0.717 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[5]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.859      ;
; 0.717 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|REG:ALU_r|output[6]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.859      ;
; 0.730 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:C_FLG|output          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.877      ;
; 0.730 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:Z_FLG|output          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.877      ;
; 0.730 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|reg_s8:S_FLG|output          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.877      ;
; 0.733 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[0]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.875      ;
; 0.733 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[1]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.875      ;
; 0.733 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[0]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.875      ;
; 0.733 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[1]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.875      ;
; 0.733 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[2]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.875      ;
; 0.743 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[2]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.890      ;
; 0.743 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[3]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.890      ;
; 0.743 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.890      ;
; 0.820 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.959      ;
; 0.820 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.959      ;
; 0.831 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[6]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.978      ;
; 0.831 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[3]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.978      ;
; 0.831 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[4]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.978      ;
; 0.831 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[5]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.978      ;
; 0.831 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[7]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.978      ;
; 0.833 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[0]   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.968      ;
; 0.833 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:IR|output[0]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.982      ;
; 0.835 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.976      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[0]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_h|output[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.838 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_H|output[0] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.980      ;
; 0.844 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[4]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.988      ;
; 0.844 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.988      ;
; 0.844 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.988      ;
; 0.844 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.988      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[5]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[6]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_l|output[7]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.847 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:SP_l|output[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.991      ;
; 0.852 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.999      ;
; 0.852 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.999      ;
; 0.852 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.999      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:X_h|output[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.859 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:PC_l|output[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[4] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[6] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.861 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:JUMP_L|output[7] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.008      ;
; 0.863 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.002      ;
; 0.863 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.002      ;
; 0.865 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:A|output[5]      ; clk          ; clk         ; 0.000        ; 0.040      ; 1.009      ;
; 0.865 ; ctrl_s8:U_CTRL|state.initialize ; internalArch_s8:U_inArch|regWidth_s8:D|output[5]      ; clk          ; clk         ; 0.000        ; 0.040      ; 1.009      ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.ADCR0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.ADCR1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.AND0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.AND1                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Branch                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.CLRC0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.CLRC1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Call0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECA0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECA1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.DECX                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.INCX                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc1                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc2                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Inc3                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA0_X                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA1_X                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA2_X                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA3                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA3_X                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA5                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA6                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA7                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA8                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAA9                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAA                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAAwait3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI3                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDAI4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDSI3                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI3                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI5                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI6                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.LDXI7                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.MOVAD0                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.MOVDA0                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET1                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET2                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET3                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET4                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET5                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET6                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RET7                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.RORC2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.Reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.SETC0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.SETC1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA3                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA5                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA6                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA7                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.STAA8                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.empty                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.initialize                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_Fetch_Init                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_decode                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_fetch_latch                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.op_fetch_write                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ctrl_s8:U_CTRL|state.takeBranch7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|REG:ALU_r|output[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; internalArch_s8:U_inArch|regWidth_s8:AR_h|output[1] ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 2.180 ; 2.743 ; Rise       ; clk             ;
;  button[1] ; clk        ; 2.180 ; 2.743 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 1.292 ; 1.876 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 0.950 ; 1.560 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 1.026 ; 1.627 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 0.896 ; 1.495 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 1.027 ; 1.624 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 1.038 ; 1.634 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 0.966 ; 1.576 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 0.926 ; 1.533 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 1.035 ; 1.641 ; Rise       ; clk             ;
;  switch[8] ; clk        ; 1.292 ; 1.876 ; Rise       ; clk             ;
;  switch[9] ; clk        ; 1.208 ; 1.809 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -1.155 ; -1.778 ; Rise       ; clk             ;
;  button[1] ; clk        ; -1.155 ; -1.778 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -0.685 ; -1.270 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -0.733 ; -1.328 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -0.813 ; -1.407 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -0.685 ; -1.270 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -0.814 ; -1.403 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -0.823 ; -1.412 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -0.749 ; -1.345 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -0.714 ; -1.306 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -0.824 ; -1.422 ; Rise       ; clk             ;
;  switch[8] ; clk        ; -1.130 ; -1.706 ; Rise       ; clk             ;
;  switch[9] ; clk        ; -1.050 ; -1.642 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 4.607 ; 4.852 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 4.059 ; 4.197 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 3.904 ; 4.013 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 4.607 ; 4.852 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 3.896 ; 4.016 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 4.020 ; 4.169 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 3.979 ; 4.096 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 4.113 ; 4.256 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 4.020 ; 4.162 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 4.387 ; 4.390 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 4.387 ; 4.361 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 4.346 ; 4.338 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 4.223 ; 4.288 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 4.364 ; 4.390 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 4.267 ; 4.281 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 4.086 ; 4.251 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 4.200 ; 4.245 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 4.609 ; 4.671 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 4.272 ; 4.230 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 4.202 ; 4.384 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 4.266 ; 4.452 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 4.406 ; 4.466 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 4.375 ; 4.278 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 4.510 ; 4.574 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 4.609 ; 4.671 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 4.043 ; 4.025 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 4.043 ; 3.938 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 3.885 ; 3.921 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 3.857 ; 3.859 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 3.835 ; 3.883 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 3.881 ; 3.910 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 3.947 ; 4.025 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 3.855 ; 3.898 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 3.960 ; 3.964 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 3.960 ; 3.921 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 3.897 ; 3.951 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 3.930 ; 3.964 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 3.809 ; 3.832 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 3.832 ; 3.860 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 3.856 ; 3.939 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 3.810 ; 3.831 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 3.811 ; 3.922 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 3.967 ; 4.098 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 3.818 ; 3.922 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 4.526 ; 4.766 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 3.811 ; 3.925 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 3.930 ; 4.073 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 3.891 ; 4.002 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 4.019 ; 4.157 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 3.931 ; 4.066 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 3.361 ; 3.406 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 3.543 ; 3.490 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 3.499 ; 3.590 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 3.428 ; 3.508 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 3.524 ; 3.566 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 3.472 ; 3.462 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 3.379 ; 3.418 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 3.361 ; 3.406 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 3.301 ; 3.275 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 3.301 ; 3.275 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 3.375 ; 3.412 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 3.478 ; 3.472 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 3.443 ; 3.487 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 3.412 ; 3.489 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 3.481 ; 3.546 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 3.521 ; 3.581 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 3.519 ; 3.581 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 3.740 ; 3.663 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 3.547 ; 3.602 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 3.555 ; 3.615 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 3.538 ; 3.586 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 3.565 ; 3.620 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 3.585 ; 3.657 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 3.519 ; 3.581 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 3.640 ; 3.577 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 3.585 ; 3.637 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 3.599 ; 3.660 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 3.567 ; 3.570 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 3.578 ; 3.630 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 3.505 ; 3.547 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 3.461 ;    ;    ; 3.996 ;
; switch[9]  ; green_leds[9] ; 3.546 ;    ;    ; 4.082 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 3.394 ;    ;    ; 3.923 ;
; switch[9]  ; green_leds[9] ; 3.477 ;    ;    ; 4.008 ;
+------------+---------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.138   ; 0.168 ; -1.103   ; 0.477   ; -3.000              ;
;  clk             ; -7.138   ; 0.168 ; -1.103   ; 0.477   ; -3.000              ;
; Design-wide TNS  ; -893.239 ; 0.0   ; -113.209 ; 0.0     ; -280.844            ;
;  clk             ; -893.239 ; 0.000 ; -113.209 ; 0.000   ; -280.844            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 3.795 ; 4.255 ; Rise       ; clk             ;
;  button[1] ; clk        ; 3.795 ; 4.255 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 2.311 ; 2.697 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.721 ; 2.148 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 1.847 ; 2.280 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 1.636 ; 2.054 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 1.835 ; 2.271 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 1.854 ; 2.294 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 1.724 ; 2.179 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 1.679 ; 2.114 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 1.866 ; 2.303 ; Rise       ; clk             ;
;  switch[8] ; clk        ; 2.311 ; 2.697 ; Rise       ; clk             ;
;  switch[9] ; clk        ; 2.168 ; 2.575 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -1.155 ; -1.778 ; Rise       ; clk             ;
;  button[1] ; clk        ; -1.155 ; -1.778 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -0.685 ; -1.270 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -0.733 ; -1.328 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -0.813 ; -1.407 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -0.685 ; -1.270 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -0.814 ; -1.403 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -0.823 ; -1.412 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -0.749 ; -1.345 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -0.714 ; -1.306 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -0.824 ; -1.422 ; Rise       ; clk             ;
;  switch[8] ; clk        ; -1.130 ; -1.706 ; Rise       ; clk             ;
;  switch[9] ; clk        ; -1.050 ; -1.642 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 7.484 ; 7.683 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 6.779 ; 6.890 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 6.486 ; 6.567 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 7.484 ; 7.683 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 6.479 ; 6.563 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 6.752 ; 6.775 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 6.645 ; 6.669 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 6.857 ; 6.928 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 6.704 ; 6.757 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 7.371 ; 7.383 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 7.314 ; 7.383 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 7.371 ; 7.229 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 7.109 ; 7.132 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 7.365 ; 7.314 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 7.184 ; 7.117 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 7.011 ; 7.084 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 7.097 ; 7.056 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 7.734 ; 7.701 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 7.061 ; 7.072 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 7.229 ; 7.252 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 7.297 ; 7.339 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 7.375 ; 7.344 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 7.326 ; 7.222 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 7.585 ; 7.525 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 7.734 ; 7.701 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 6.677 ; 6.682 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 6.677 ; 6.682 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 6.551 ; 6.504 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 6.547 ; 6.408 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 6.500 ; 6.474 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 6.586 ; 6.502 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 6.657 ; 6.654 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 6.531 ; 6.480 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 6.689 ; 6.662 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 6.572 ; 6.662 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 6.609 ; 6.560 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 6.689 ; 6.583 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 6.435 ; 6.374 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 6.499 ; 6.396 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 6.566 ; 6.566 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 6.451 ; 6.369 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; green_leds[*]  ; clk        ; 3.811 ; 3.922 ; Rise       ; clk             ;
;  green_leds[0] ; clk        ; 3.967 ; 4.098 ; Rise       ; clk             ;
;  green_leds[1] ; clk        ; 3.818 ; 3.922 ; Rise       ; clk             ;
;  green_leds[2] ; clk        ; 4.526 ; 4.766 ; Rise       ; clk             ;
;  green_leds[3] ; clk        ; 3.811 ; 3.925 ; Rise       ; clk             ;
;  green_leds[4] ; clk        ; 3.930 ; 4.073 ; Rise       ; clk             ;
;  green_leds[5] ; clk        ; 3.891 ; 4.002 ; Rise       ; clk             ;
;  green_leds[6] ; clk        ; 4.019 ; 4.157 ; Rise       ; clk             ;
;  green_leds[7] ; clk        ; 3.931 ; 4.066 ; Rise       ; clk             ;
; led0[*]        ; clk        ; 3.361 ; 3.406 ; Rise       ; clk             ;
;  led0[0]       ; clk        ; 3.543 ; 3.490 ; Rise       ; clk             ;
;  led0[1]       ; clk        ; 3.499 ; 3.590 ; Rise       ; clk             ;
;  led0[2]       ; clk        ; 3.428 ; 3.508 ; Rise       ; clk             ;
;  led0[3]       ; clk        ; 3.524 ; 3.566 ; Rise       ; clk             ;
;  led0[4]       ; clk        ; 3.472 ; 3.462 ; Rise       ; clk             ;
;  led0[5]       ; clk        ; 3.379 ; 3.418 ; Rise       ; clk             ;
;  led0[6]       ; clk        ; 3.361 ; 3.406 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 3.301 ; 3.275 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 3.301 ; 3.275 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 3.375 ; 3.412 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 3.478 ; 3.472 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 3.443 ; 3.487 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 3.412 ; 3.489 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 3.481 ; 3.546 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 3.521 ; 3.581 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 3.519 ; 3.581 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 3.740 ; 3.663 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 3.547 ; 3.602 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 3.555 ; 3.615 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 3.538 ; 3.586 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 3.565 ; 3.620 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 3.585 ; 3.657 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 3.519 ; 3.581 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 3.640 ; 3.577 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 3.585 ; 3.637 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 3.599 ; 3.660 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 3.567 ; 3.570 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 3.578 ; 3.630 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 3.505 ; 3.547 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 5.698 ;    ;    ; 6.078 ;
; switch[9]  ; green_leds[9] ; 5.799 ;    ;    ; 6.179 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; switch[8]  ; green_leds[8] ; 3.394 ;    ;    ; 3.923 ;
; switch[9]  ; green_leds[9] ; 3.477 ;    ;    ; 4.008 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[8] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green_leds[9] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; green_leds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-009 s                 ; 3.41e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-009 s                ; 3.41e-009 s                ; Yes                       ; Yes                       ;
; green_leds[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; green_leds[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00447 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00447 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; green_leds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; green_leds[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; green_leds[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 66249    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 66249    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 123      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 123      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 194   ; 194  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 122   ; 122  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Apr 16 02:47:47 2015
Info: Command: quartus_sta small8 -c small8
Info: qsta_default_script.tcl version: #2
Warning: Ignored assignments for entity "Lab3" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity Lab3 -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity Lab3 -section_id "Root Region" was ignored
Warning: Ignored assignments for entity "adder_top" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity adder_top -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity adder_top -section_id "Root Region" was ignored
    Warning: Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity adder_top -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity adder_top -section_id Top was ignored
Warning: Ignored assignments for entity "alu_ns" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity alu_ns -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity alu_ns -section_id "Root Region" was ignored
    Warning: Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity alu_ns -section_id Top was ignored
    Warning: Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity alu_ns -section_id Top was ignored
Warning: Ignored assignments for entity "small8" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity small8 -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity small8 -section_id "Root Region" was ignored
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'small8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.138
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.138      -893.239 clk 
Info: Worst-case hold slack is 0.338
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.338         0.000 clk 
Info: Worst-case recovery slack is -1.103
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.103      -113.209 clk 
Info: Worst-case removal slack is 0.866
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.866         0.000 clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -269.522 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -6.308
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.308      -777.894 clk 
Info: Worst-case hold slack is 0.292
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.292         0.000 clk 
Info: Worst-case recovery slack is -0.878
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.878       -88.490 clk 
Info: Worst-case removal slack is 0.769
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.769         0.000 clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -269.522 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.620
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.620      -416.365 clk 
Info: Worst-case hold slack is 0.168
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.168         0.000 clk 
Info: Worst-case recovery slack is -0.236
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.236       -15.987 clk 
Info: Worst-case removal slack is 0.477
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.477         0.000 clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -280.844 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 34 warnings
    Info: Peak virtual memory: 219 megabytes
    Info: Processing ended: Thu Apr 16 02:48:01 2015
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:08


