{"patent_id": "10-2017-0023568", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2018-0045769", "출원번호": "10-2017-0023568", "발명의 명칭": "반도체 메모리 소자 및 그 제조 방법", "출원인": "허훈", "발명자": "허훈"}}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 도전형의 도펀트로 도핑된 제1 고농도 도핑 영역, 제2 도전형의 도펀트로 도핑된 제2 베이스 영역, 상기 제1 도전형의 도펀트로 도핑된 제1 베이스 영역 및 상기 제2 도전형의 도펀트로 도핑된 제2 고농도 도핑 영역이순차적으로 접합되는 2단자 메모리 셀에 있어서,상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이 또는 도핑 농도가 조절되어 상기 메모리 셀의 쓰기 전압이 조절되는 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이를 증가시키거나, 도핑 농도를 증가시키는 경우, 상기 메모리 셀의 쓰기 전압이 증가되는 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이를 감소시키거나, 도핑 농도를 감소시키는 경우, 상기 메모리 셀의 쓰기 전압이 감소되는 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,복수의 상기 메모리 셀이 적층된 어레이(array)를 포함하되, 상기 어레이는 상기 메모리 셀과 절연층이 교대로그리고 반복적으로 적층된 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 어레이에 포함된 상기 메모리 셀은, 제1 메모리 셀 및 상기 제1 메모리 셀 상의 제2 메모리 셀을포함하되,상기 제1 및 제2 메모리 셀들의 상기 제1 베이스 영역들의 길이는 서로 상이하고,상기 제1 및 제2 메모리 셀들의 상기 제2 베이스 영역들의 길이는 서로 상이한 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서,상기 어레이에 포함된 상기 메모리 셀은, 제1 메모리 셀 및 상기 제1 메모리 셀 상의 제2 메모리 셀을포함하되,공개특허 10-2018-0045769-3-상기 제1 및 제2 메모리 셀들의 상기 제1 베이스 영역들의 도핑 농도는 서로 상이하고,상기 제1 및 제2 메모리 셀들의 상기 제2 베이스 영역들의 도핑 농도는 서로 상이한 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서,상기 어레이는 복수로 제공되고,복수의 상기 어레이가 옆으로(laterally) 이격되어 배열되고, 복수의 상기 어레이 사이에 트렌치(trench)가 제공되는 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,복수의 상기 어레이는, 서로 인접한 제1 어레이 및 제2 어레이를 포함하고, 상기 제1 어레이에 포함된 상기 메모리 셀의 상기 제1 베이스 영역의 길이와 상기 제2 어레이에 포함된 상기 메모리 셀의 상기 제1 베이스 영역의 길이는 서로 다르고,상기 제1 어레이에 포함된 상기 메모리 셀의 상기 제2 베이스 영역의 길이와 상기 제2 어레이에 포함된 상기 메모리 셀의 상기 제2 베이스 영역의 길이는 서로 다른 것을 포함하는 반도체 메모리 소자."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "기판이 준비되는 단계;상기 기판 상에 반도체층 및 절연막을 교대로 그리고 반복적으로 적층하여 적층 구조체(stacked structure)를제조하는 단계;상기 적층 구조체를 식각하여, 트렌치에 의해 서로 이격된 복수의 어레이를 정의하는 단계를 포함하되,상기 반도체층은,제1 방향으로 연장하고 제1 도전형의 도펀트로 도핑된 제1 고농도 도핑 영역, 상기 제1 방향으로 연장하고 제2도전형의 도펀트로 도핑된 제2 베이스 영역, 상기 제1 방향으로 연장하고 상기 제1 도전형의 도펀트로 도핑된제1 베이스 영역, 및 상기 제1 방향으로 연장하고, 상기 제2 도전형의 도펀트로 도핑된 제2 고농도 도핑 영역을포함하고,상기 제1 고농도 도핑 영역, 상기 제2 베이스 영역, 상기 제1 베이스 영역, 및 상기 제2 고농도 도핑 영역은 순차적으로 배열되고,상기 트렌치는 상기 제1 방향과 교차하는 제2 방향으로 연장하는 것을 포함하는 반도체 메모리 소자의 제조 방법."}
{"patent_id": "10-2017-0023568", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 적층 구조체가 식각되어 정의된 상기 어레이는, 서로 이격되어 적층된 복수의 메모리 셀을 포함하고, 상기 메모리 셀은, 순차적으로 접합된 상기 제1 고농도 도핑 영역, 상기 제2 베이스 영역, 상기 제1 베이스 영역, 및 상기 제2 고농도 도핑 영역을 포함하고, 공개특허 10-2018-0045769-4-상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이 또는 도핑 농도가 조절되어 상기 메모리 셀의 쓰기 전압이 조절되는 것을 포함하는 반도체 메모리 소자의 제조 방법."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 메모리 소자 및 그 제조 방법이 제공된다. 상기 반도체 메모리 소자는 제1 도전형의 도펀트로 도핑된 제1 고농도 도핑 영역, 제2 도전형의 도펀트로 도핑된 제2 베이스 영역, 상기 제1 도전형의 도펀트로 도핑된 제1 베 이스 영역 및 상기 제2 도전형의 도펀트로 도핑된 제2 고농도 도핑 영역이 순차적으로 접합되는 2단자 메모리 셀 에 있어서, 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이 또는 도핑 농도가 조절되어 상기 메모리 셀의 쓰기 전압이 조절되는 것을 포함한다."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 베이스 영역의 길이 및 도핑 농도의 조절을 통해 쓰기 전압이 조절되는 메모리 셀을 포함하는 반도체 메모리 소자 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 메모리 소자는 정보를 저장하기 위해 사용되는 소자로, 인간의 기억 및 기록 능력을 전자적 수단에 의해 실현할 수 있도록 하는 장치이다. 반도체 메모리 소자는 낮은 전력으로도 쉽게 전기를 통하고 차단할 수 있는 동작이 가능하여, 회로를 구성하는 데 유용하다. 현재 컴퓨터, 스마트폰 등 대부분의 전자 소자들은 반도체 메 모리를 사용하고 있다. 그러나, 최근 인공지능(AI), 자율주행 자동차 등 4차 산업혁명이 시작되면서 초고성능 메모리에 대한 수요가 폭 발하고 있는 것에 반해, 미세 공정 기술의 한계로, 반도체 메모리 소자의 발전도 한계에 달하고 있다. 이로 인 해, 반도체 메모리 소자의 성능에 의해 결정되는 전자 소자의 전체 성능을 저하시키고 있다. 따라서, 현재 반도체 메모리 소자의 성능을 향상시키기 위한 기술들이 요구되고 있다."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 일 기술적 과제는, 쓰기 전압이 조절된 반도체 메모리 소자를 제공하는 데 있다. 본 발명이 해결하고자 하는 다른 기술적 과제는, 집적도가 향상된 반도체 메모리 소자를 제공하는 데 있다. 본 발명이 해결하고자 하는 또 다른 기술적 과제는, 크기가 감소된 반도체 메모리 소자를 제공하는 데 있다. 본 발명이 해결하고자 하는 또 다른 기술적 과제는, 제조 공정이 간소화된 반도체 메모리 소자의 제조 방법을 제공하는 데 있다. 본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정 수율이 향상된 반도체 메모리 소자의 제조 방법을 제 공하는 데 있다. 본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 메모리 소자를 제공한다. 일 실시 예에 따르면, 반도체 메모리 소자는 제1 도전형의 도펀트로 도핑된 제1 고농도 도핑 영역, 제2 도전형 의 도펀트로 도핑된 제2 베이스 영역, 상기 제1 도전형의 도펀트로 도핑된 제1 베이스 영역 및 상기 제2 도전형 의 도펀트로 도핑된 제2 고농도 도핑 영역이 순차적으로 접합되는 2단자 메모리 셀을 포함하고, 상기 제1 베이 스 영역 및 상기 제2 베이스 영역의 길이 또는 도핑 농도를 조절하여 상기 메모리 셀의 쓰기 전압이 조절되는 것을 포함한다. 일 실시 예에 따르면, 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이를 증가시키거나, 도핑 농도를 증 가시켜, 상기 메모리 셀의 쓰기 전압을 증가시킬 수 있다. 일 실시 예에 따르면, 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이를 감소시키거나, 도핑 농도를 감 소시켜, 상기 메모리 셀의 쓰기 전압을 감소시킬 수 있다. 일 실시 예에 따르면, 반도체 메모리 소자는 복수의 상기 메모리 셀이 적층된 어레이(array)를 포함하되, 상기 어레이는 상기 메모리 셀과 절연층이 교대로 그리고 반복적으로 적층된 것을 포함할 수 있다.일 실시 예에 따르면, 상기 어레이에 포함된 상기 메모리 셀은, 제1 메모리 셀 및 상기 제1 메모리 셀 상의 제2 메모리 셀을 포함하되, 상기 제1 및 제2 메모리 셀들의 상기 제1 베이스 영역들의 길이는 서로 상이하고, 상기 제1 및 제2 메모리 셀들의 상기 제2 베이스 영역들의 길이는 서로 상이한 것을 포함할 수 있다. 일 실시 예에 따르면, 상기 어레이에 포함된 상기 메모리 셀은, 제1 메모리 셀 및 상기 제1 메모리 셀 상의 제2 메모리 셀을 포함하되, 상기 제1 및 제2 메모리 셀들의 상기 제1 베이스 영역들의 도핑 농도는 서로 상이하고, 상기 제1 및 제2 메모리 셀들의 상기 제2 베이스 영역들의 도핑 농도는 서로 상이한 것을 포함할 수 있다. 일 실시 예에 따르면, 반도체 메모리 소자는, 상기 어레이가 복수로 제공되며, 복수의 상기 어레이가 옆으로 (laterally) 이격되어 배열되고, 복수의 상기 어레이 사이에 트렌치(trench)가 제공되는 것을 포함할 수 있다. 일 실시 예에 따르면, 복수의 상기 어레이는, 서로 인접한 제1 어레이 및 제2 어레이를 포함하고, 상기 제1 어 레이에 포함된 상기 메모리 셀의 상기 제1 베이스 영역의 길이와 상기 제2 어레이에 포함된 상기 메모리 셀의 상기 제1 베이스 영역의 길이는 서로 다르고, 상기 제1 어레이에 포함된 상기 메모리 셀의 상기 제2 베이스 영 역의 길이와 상기 제2 어레이에 포함된 상기 메모리 셀의 상기 제2 베이스 영역의 길이는 서로 다른 것을 포함 할 수 있다. 상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 메모리 소자의 제조 방법을 제공한다. 일 실시 예에 따르면, 반도체 메모리 소자의 제조 방법은 기판이 준비되는 단계, 상기 기판 상에 반도체층 및 절연막을 교대로 그리고 반복적으로 적층하여 적층 구조체(stacked structure)를 제조하는 단계, 상기 적층 구 조체를 식각하여, 트렌치에 의해 서로 이격된 복수의 어레이를 정의하는 단계를 포함하되, 상기 반도체층은, 제 1 방향으로 연장하고 제1 도전형의 도펀트로 도핑된 제1 고농도 도핑 영역, 상기 제1 방향으로 연장하고 제2 도 전형의 도펀트로 도핑된 제2 베이스 영역, 상기 제1 방향으로 연장하고 상기 제1 도전형의 도펀트로 도핑된 제1 베이스 영역, 및 상기 제1 방향으로 연장하고, 상기 제2 도전형의 도펀트로 도핑된 제2 고농도 도핑 영역을 포 함하고, 상기 제1 고농도 도핑 영역, 상기 제2 베이스 영역, 상기 제1 베이스 영역, 및 상기 제2 고농도 도핑 영역은 순차적으로 배열되고, 상기 트렌치는 상기 제1 방향과 교차하는 제2 방향으로 연장하는 것을 포함한다. 일 실시 예에 따르면, 반도체 메모리 소자의 제조 방법은 상기 적층 구조체가 식각되어 정의된 상기 어레이가 서로 이격되어 적층된 복수의 메모리 셀을 포함하고, 상기 메모리 셀이 순차적으로 접합된 상기 제1 고농도 도 핑 영역, 상기 제2 베이스 영역, 상기 제1 베이스 영역, 및 상기 제2 고농도 도핑 영역을 포함하고, 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이 또는 도핑 농도가 조절되어 상기 메모리 셀의 쓰기 전압이 조절되 는 것을 포함할 수 있다."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 반도체 메모리 소자는, 제1 고농도 도핑 영역, 제2 베이스 영역, 제1 베이스 영역 및 제2 고농도 도핑 영역이 순차적으로 접합하는 메모리 셀을 포함하고, 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이 또는 도핑 농도를 조절하여 쓰기 전압을 조절할 수 있다. 이에 따라, 2단자 동작이 가능하며, 어플 리케이션에 따라 쓰기 전압이 조절된 메모리 셀을 포함하는 반도체 메모리 소자가 제공될 수 있다. 또한, 본 발명의 실시 예에 따른 반도체 메모리 소자는, 상기 메모리 셀이 복수의 절연막과 교대로 그리고 반복 적으로 적층된 적층 구조체를 포함한다. 상기 메모리 셀이 서로 이격되어 적층되어, 집적도가 향상된 반도체 메 모리 소자가 제공될 수 있다."}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술 적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되 는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있 어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사 용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성 요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언 급된 것이다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그 것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하 나를 포함하는 의미로 사용되었다. 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, \"포함하다\" 또는 \"가지다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지 를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 도 1은 본 발명의 실시 예에 따른 메모리 셀을 설명하기 위한 도면이다. 도 1을 참조하면, 메모리 셀은 제1 고농도 도핑 영역, 제2 베이스 영역, 제1 베이스 영역 및 제 2 고농도 도핑 영역이 순차적으로 접합된 구조를 포함할 수 있다. 상기 제1 고농도 도핑 영역은 제1 도전형의 도펀트가 고농도로 도핑된다. 일 실시 예에 따르면, 상기 제1 도전형의 도펀트는 P형 도펀트이고, 상기 제1 고농도 도핑 영역은 P+ 영역일 수 있다. 상기 제2 베이스 영역은 제2 도전형의 도펀트가 도핑된다. 일 실시 예에 따르면, 상기 제2 도전형의 도펀 트는 N형 도펀트이고, 상기 제2 베이스 영역은 N 베이스 영역일 수 있다. 상기 제1 베이스 영역은 상기 제1 도전형의 도펀트가 도핑되며, 상기 제1 고농도 도핑 영역보다 낮은 농도로 도핑된다. 일 실시 예에 따르면, 상기 제1 도전형의 도펀트는 상기 P형 도펀트이고, 상기 제1 베이스 영 역은 P 베이스 영역일 수 있다. 상기 제2 고농도 도핑 영역은 상기 제2 도전형의 도펀트가 고농도로 도핑되며, 상기 제2 베이스 영역(13 0)보다 높은 농도로 도핑된다. 일 실시 예에 따르면, 상기 제2 도전형의 도펀트는 상기 N형 도펀트이고, 상기 제2 고농도 도핑 영역은 N+ 영역일 수 있다. 일 실시 예에 따르면, 상기 메모리 셀은 상기 제1 고농도 도핑 영역, 상기 제2 상기 베이스 영역, 상 기 제1 베이스 영역 및 상기 제2 고농도 도핑 영역이 Si으로 형성된 것을 포함할 수 있다.다른 실시 예에 따르면, 상기 메모리 셀은 상기 제1 고농도 도핑 영역, 상기 제1 베이스 영역 및 상 기 제2 고농도 도핑 영역이 Si으로 형성되고, 상기 제2 상기 베이스 영역이 SiGe 또는 Ge로 형성된 것을 포함할 수 있다. 또 다른 실시 예에 따르면, 상기 메모리 셀은 상기 제1 고농도 도핑 영역, 상기 제2 상기 베이스 영역 및 상기 제2 고농도 도핑 영역이 실리콘으로 형성되고, 상기 제1 베이스 영역이 SiGe 또는 Ge 로 형성된 것을 포함할 수 있다. 상기 메모리 셀의 양단에 순방향 전압을 인가하면 상기 제1 고농도 도핑 영역 및 상기 제2 베이스 영역 사이의 접합(J1)과 상기 제1 베이스 영역 및 상기 제2 고농도 도핑 영역 사이의 접합(J3)에는 순방향 전압이 걸리고, 상기 제2 베이스 영역 및 상기 제1 베이스 영역 사이의 접합(J2)에는 역방향 전압이 걸린다. 상기 메모리 셀에 전압이 인가되어, 상기 제2 베이스 영역 또는 상기 제1 베이스 영역 내부에 punch- through가 발생하면, 상기 메모리 셀 내부에 주입된 정공 및 전자가 급격히 증가하게 된다. 상기 메모리 셀에 충분한 수의 정공 및 전자가 축적되면, 상기 제2 베이스 영역 및 상기 제1 베이스 영역 사이의 접합 (J2)은 역방향 바이어스(bias) 상태에서 순방향 바이어스 상태로 즉시 전환(flip)되어, 상기 메모리 셀에 전류 가 흐를 수 있다. 일 실시 예에 따르면, 상기 제2 베이스 영역의 길이(A) 및 상기 제1 베이스 영역의 길이(B)가 조절되 어 상기 메모리 셀의 쓰기 전압이 조절될 수 있다. 예를 들어, 상기 제2 베이스 영역의 길이(A) 및 상기 제1 베이스 영역의 길이(B)가 증가하는 경우, 상기 메모리 셀의 쓰기 전압이 증가할 수 있다. 다른 예를 들어, 상기 제2 베이스 영역의 길이(A) 및 상기 제1 베이스 영역의 길이(B)가 감소하는 경우, 상기 메모리 셀의 쓰기 전압이 감소할 수 있다. 일 실시 예에 따르면, 상기 제2 베이스 영역 및 상기 제1 베이스 영역의 도핑 농도가 조절되어 상기 메모리 셀의 쓰기 전압이 조절될 수 있다. 예를 들어, 상기 제2 베이스 영역 및 상기 제1 베이스 영역의 도핑 농도가 증가하는 경우, 상기 메모 리 셀의 쓰기 전압이 증가할 수 있다. 구체적으로, 상기 제2 베이스 영역 및 상기 제1 베이스 영역의 도핑 농도가 증가하는 경우, 상기 제2 베이스 영역 및 상기 제1 베이스 영역의 공핍 영역의 너비(xp1, xp2, xn1, xn2)가 감소한다. 역방향 전압이 걸리는 상기 제2 베이스 영역 및 상기 제1 베이스 영역 사 이의 접합(J2)에 punch-through가 발생하는 것이 용이하지 않을 수 있다. 이에 따라, 상기 메모리 셀의 쓰기 전 압이 증가할 수 있다. 다른 예를 들어, 상기 제2 베이스 영역 및 상기 제1 베이스 영역의 도핑 농도가 감소하는 경우, 상기 메모리 셀의 쓰기 전압이 감소할 수 있다. 구체적으로, 상기 제2 베이스 영역 및 상기 제1 베이스 영역 의 도핑 농도가 감소하는 경우, 상기 제2 베이스 영역 및 상기 제1 베이스 영역의 공핍 영역의 너비(xp1, xp2, xn1, xn2)가 증가한다. 역방향 전압이 걸리는 상기 제2 베이스 영역 및 상기 제1 베이스 영역 사이의 접합(J2)에 punch-through가 발생하는 것이 용이해질 수 있다. 이에 따라, 상기 메모리 셀의 쓰기 전압이 감소할 수 있다. 본 발명의 실시 예에 따른 메모리 셀은 상기 제1 베이스 영역 및 상기 제2 베이스 영역을 포함하고, 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 길이(A, B)와 도핑 농도를 조절하여 상기 메모리 셀의 쓰기 전압을 조절할 수 있다. 도 2는 본 발명의 실시 예에 따른 메모리 셀을 포함하는 어레이를 설명하기 위한 단면도이다. 도 2를 참조하면, 어레이는 기판, 복수의 메모리 셀 및 복수의 절연막을 포함하고, 상기 기판 상에 상기 메모리 셀 및 상기 절연막이 교대로 그리고 반복적으로 적층된 적층 구조체(stacked structur e)일 수 있다. 상기 기판은 상기 메모리 셀 및 상기 절연막이 적층되는 지지체로서 제공된다. 일 실시 예에 따르면, 상기 기판은 실리콘 반도체 기판일 수 있다. 상기 메모리 셀은 제1 고농도 도핑 영역, 제2 베이스 영역, 제1 베이스 영역 및 제2 고농도 도 핑 영역이 순차적으로 접합된 구조로, 도 1에서 상술된 바와 동일하게 제공될 수 있다. 상기 메모리 셀은 상기 기판 상에 복수 개 적층되며, 일 실시 예에 따르면, 복수의 상기 메모리 셀이 포함하는 상기 제1 베 이스 영역들 및 상기 제2 베이스 영역들은 길이와 도핑 농도가 동일하게 제공될 수 있다. 상기 절연막은 상기 기판 상에 복수 개 적층되며, 상기 기판 상에서 상기 메모리 셀과 교대로 적층될 수 있다. 일 실시 예에 따르면, 상기 절연막은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화 물일 수 있다. 도 3는 본 발명의 실시 예에 따른 메모리 셀을 포함하는 어레이의 변형 예를 설명하기 위한 단면도이다. 도 3을 참조하면, 어레이는 기판, 복수의 메모리 셀 및 복수의 절연막을 포함하고, 상기 기판 상에 상기 메모리 셀 및 상기 절연막이 교대로 그리고 반복적으로 적층된 적층 구조체일 수 있다. 상기 기판은 상기 메모리 셀 및 상기 절연막이 적층되는 지지체로서, 도 2에서 상술된 바와 동일하게 제공될 수 있다. 상기 메모리 셀은 제1 고농도 도핑 영역, 제2 베이스 영역, 제1 베이스 영역 및 제2 고농도 도 핑 영역이 순차적으로 접합된 구조로, 도 1에서 상술된 바와 동일하게 제공될 수 있다. 상기 메모리 셀은 상기 기판 상에 복수 개 적층되며, 일 실시 예에 따르면, 복수의 상기 메모리 셀이 포함하는 상기 제1 베 이스 영역들 및 상기 제2 베이스 영역들은 길이와 도핑 농도가 상이하게 제공될 수 있다. 예를 들어, 상기 어레이는 제1 메모리 셀 및 제2 메모리 셀을 포함하고, 상기 제1 메모리 셀의 상기 제1 베이스 영역은 상기 제2 메모리 셀의 상기 제1 베이스 영역보다 길이가 길거나 또는 짧을 수 있다. 또한, 상 기 제1 메모리 셀의 상기 제2 베이스 영역은 상기 제2 메모리 셀의 상기 제2 베이스 영역보다 길이가 길거나 또는 짧을 수 있다. 이에 따라, 상기 제1 메모리 셀 및 상기 제2 메모리 셀은 쓰기 전압이 상이할 수 있 다. 다시 말하면, 하나의 어레이 내에 포함된 상기 메모리 셀들의 상기 제1 및 제2 베이스 영역(140, 130)의 길 이를 조절하여, 하나의 어레이 내에 포함된 상기 메모리 셀들이 서로 다른 쓰기 전압을 갖도록 조절될 수 있고, 이에 따라, 다양한 어플리케이션에 적용 가능한 반도체 메모리 소자가 제공될 수 있다. 다른 예를 들어, 상기 어레이는 제1 메모리 셀 및 제2 메모리 셀을 포함하고, 상기 제1 메모리 셀의 상기 제1 베이스 영역은 상기 제2 메모리 셀의 상기 제1 베이스 영역보다 도핑 농도가 높거나 또는 낮을 수 있 다. 또한, 상기 제1 메모리 셀의 상기 제2 베이스 영역은 상기 제2 메모리 셀의 상기 제2 베이스 영역 보다 도핑 농도가 높거나 또는 낮을 수 있다. 다시 말하면, 하나의 어레이 내에 포함된 상기 메모리 셀들 의 상기 제1 및 제2 베이스 영역(140, 130)의 길이를 조절하여, 하나의 어레이 내에 포함된 상기 메모리 셀들이 서로 다른 쓰기 전압을 갖도록 조절될 수 있고, 이에 따라, 다양한 어플리케이션에 적용 가능한 반도체 메모리 소자가 제공될 수 있다. 상기 절연막은 상기 기판 상에 복수 개 적층되며, 상기 기판 상에서 상기 메모리 셀과 교대로 적층될 수 있다. 일 실시 예에 따르면, 상기 절연막은 도 2에서 상술된 바와 동일하게 제공될 수 있다. 도 4a 내지 도 4g는 본 발명의 실시 예에 따른 메모리 셀을 포함하는 어레이의 제조 방법을 설명하기 위한 도면 이고, 도 5는 본 발명의 실시 예에 따라 제조된 어레이를 설명하기 위한 도면이다. 도 4a를 참조하면, 기판이 준비된다. 상기 기판 상에 복수의 메모리 셀 및 복수의 절연막이 교대로 그리고 반복적으로 적층된 적층 구조체가 제공될 수 있다. 일 실시 예에 따르면, 상기 기판은 도 2에서 상 술된 바와 동일하게 제공될 수 있다. 도 4b를 참조하면, 상기 기판 상에 제1 반도체층이 배치된다. 상기 제1 반도체층은 제1 방향으로 연장된 제1 고농도 도핑 영역(120a), 제2 베이스 영역(130a), 제1 베이스 영역(140a) 및 제2 고농도 도핑 영역(150a)이 순차적으로 접합된 구조로, 도 1 내지 도 3에서 상술된 바와 동일하게 제공될 수 있다. 도 4b에 도시된 바와 같이, 상기 제1 고농도 도핑 영역(120a), 상기 제2 베이스 영역(130a), 상기 제1 베이스 영역(140a) 및 상기 제2 고농도 도핑 영역(150a)은 상기 제1 방향으로 나란히 연장할 수 있고, 일정한 폭을 가 질 수 있다. 도 5를 참조하여, 후술되는 바와 같이, 트렌치가 생성되는 경우, 상기 제1 고농도 도핑 영역 (120a), 상기 제2 베이스 영역(130a), 상기 제1 베이스 영역(140a), 및 상기 제2 고농도 도핑 영역(150a)의 폭 이, 하나의 메모리 셀에서, 상기 제1 고농도 도핑 영역(120a), 상기 제2 베이스 영역(130a), 상기 제1 베이스 영역(140a), 및 상기 제2 고농도 도핑 영역(150a)의 길이로 정의될 수 있다. 다시 말하면, 상기 제1 반도체층의 상기 제2 베이스 영역(130a) 및 상기 제1 베이스 영역(140a)의 폭을 조절하여, 상기 메모리 셀의 반도체층의 상 기 제2 베이스 영역(130a) 및 상기 제1 베이스 영역(140a)의 길이가 조절될 수 있고, 결론적으로, 상기 메모리 셀의 쓰기 전압이 조절될 수 있다. 도 4c를 참조하면, 상기 제1 반도체층 상에 제1 절연막(160a)이 배치된다. 상기 제1 절연막(160a)은 도 2에서 상술된 바와 동일하게 제공될 수 있다. 도 4d를 참조하면, 상기 제1 절연막(160a) 상에 제2 반도체층이 배치된다. 상기 제2 반도체층은 제1 방향으로 연장된 제1 고농도 도핑 영역(120b), 제2 베이스 영역(130b), 제1 베이스 영역(140b) 및 제2 고농도 도핑 영역 (150b)이 순차적으로 접합된 구조로, 도 1 내지 도 3에서 상술된 바와 동일하게 제공될 수 있다. 일 실시 예에 따르면, 상기 제2 반도체층이 포함하는 상기 제1 베이스 영역(140b) 및 제2 베이스 영역(130b)은, 상기 제1 반도체층이 포함하는 상기 제1 베이스 영역(140a) 및 제2 베이스 영역(130a)과 길이 또는 도핑 농도가 동일할 수 있다. 다른 실시 예에 따르면, 상기 제2 반도체층이 포함하는 상기 제1 베이스 영역(140b) 및 제2 베이스 영역(130b) 은, 상기 제1 반도체층이 포함하는 상기 제1 베이스 영역(140a) 및 제2 베이스 영역(130a)과 길이 또는 도핑 농 도가 상이할 수 있다. 도 4e를 참조하면, 상기 제2 반도체층 상에 제2 절연막(160b)이 배치된다. 상기 제2 절연막(160b)은 도 2에서 상술된 바와 동일하게 제공될 수 있다. 도 4f를 참조하면, 상기 제2 절연막(160b) 상에 제3 반도체층이 배치된다. 상기 제3 반도체층은 제1 방향으로 연장된 제1 고농도 도핑 영역(120c), 제2 베이스 영역(130c), 제1 베이스 영역(140c) 및 제2 고농도 도핑 영역 (150c)이 순차적으로 접합된 구조로, 도 1 내지 도 3에서 상술된 바와 동일하게 제공될 수 있다. 일 실시 예에 따르면, 상기 제3 반도체층이 포함하는 상기 제1 베이스 영역(140c) 및 상기 제2 베이스 영역 (130c)은, 상기 제1 반도체층이 포함하는 상기 제1 베이스 영역(140a) 및 제2 베이스 영역(130a) 또는 상기 제2 반도체층이 포함하는 상기 제1 베이스 영역(140b) 및 제2 베이스 영역(130b)과 길이 또는 도핑 농도가 동일할 수 있다. 다른 실시 예에 따르면, 상기 제3 반도체층이 포함하는 상기 제1 베이스 영역(140c) 및 상기 제2 베이스 영역 (130c)은, 상기 제1 반도체층이 포함하는 상기 제1 베이스 영역(140a) 및 제2 베이스 영역(130a) 또는 상기 제2 반도체층이 포함하는 상기 제1 베이스 영역(140b) 및 제2 베이스 영역(130b)과 길이 또는 도핑 농도가 상이할 수 있다. 도 4g를 참조하면, 상기 제3 반도체층 상에 제3 절연막(160c)이 배치된다. 상기 제3 절연막(160c)은 도 2에서 상술된 바와 동일하게 제공될 수 있다. 도 5를 참조하면, 상기 기판 상에 상기 제1 내지 제3 반도체층 및 상기 제1 내지 제3 절연막(160a, 160b, 160c)이 교대로 적층된 상기 적층 구조체를 식각하여, 복수의 어레이 사이에 트렌치(trench)를 형성할 수 있다. 구체적으로, 상기 제1 내지 제3 반도체층이 포함하는 상기 제1 고농도 도핑 영역(120a, 120b, 120c), 상기 제2 베이스 영역(130a, 130b, 130c), 상기 제1 베이스 영역(140a, 140b, 140c) 및 상기 제2 고농도 도핑 영역 (150a, 150b, 150c)은 상기 제 1방향으로 연장하고, 상기 트렌치는 상기 제1 방향과 교차하는 제2 방향으로 연 장하여 형성될 수 있다. 상기 트렌치를 절연 물질로 갭필(gap-fill)하여, 복수의 상기 어레이가 옆으로(laterally) 이격되어 배열되고, 복수의 상기 어레이 사이에 트렌치가 제공된 반도체 메모리 소자가 제조될 수 있다. 도 4b에서 상기 제1 고농도 도핑 영역(120a), 상기 제2 베이스 영역(130a), 상기 제1 베이스 영역(140a), 및 상 기 제2 고농도 도핑 영역(150a)이 상기 제1 방향으로 일정한 폭을 가지고 연장되는 것으로 도시되었으나, 일 변 형 예에 따르면, 상기 반도체층에서, 상기 제1 고농도 도핑 영역(120a) 및 상기 제2 고농도 도핑 영역(150a)의폭이 점차적으로 넓어지도록 연장되거나, 또는 점차적으로 좁아지도록 연장될 수 있다. 이 경우, 상기 반도체층 에서, 상기 제2 베이스 영역(130a) 및 상기 제1 베이스 영역(140a)의 폭이 각각 점차적으로 좁아지거나, 또는 점차적으로 넓어질 수 있다. 이에 따라, 도 4c 내지 도 4g, 및 도 5를 참조하여 설명된 방법으로 어레이를 제조 하는 경우, 서로 인접한 어레이들에서, 동일한 레벨에 위치한 메모리 셀들의 상기 제1 베이스 영역 및 상기 제2 베이스 영역의 폭이 서로 상이할 수 있고, 이에 따라, 어레이 별로 상이한 쓰기 전압을 갖는 반도체 메모리 소 자가 제조될 수 있다. 도 6은 본 발명의 실시 예에 따른 메모리 셀의 제1 및 제2 베이스 영역 길이에 따른 쓰기 전압 측정 그래프이다. 도 6을 참조하면, 제1 베이스 영역 및 제2 베이스 영역의 길이가 상이한 메모리 셀들의 쓰기 전압 변화를 측정 하였다. 제1 베이스 영역 및 제2 베이스 영역의 길이가 200nm인 메모리 셀에 전압을 인가한 경우, 메모리 셀의 쓰기 전 압은 0.77V로 측정되었다. 제1 베이스 영역 및 제2 베이스 영역의 길이가 250nm인 메모리 셀에 전압을 인가한 경우, 메모리 셀의 쓰기 전압은 1.85V로 측정되었다. 제1 베이스 영역 및 제2 베이스 영역의 길이가 300nm인 메 모리 셀에 전압을 인가한 경우, 메모리 셀의 쓰기 전압은 3.40V로 측정되었다. 이와 같이, 제1 베이스 영역 및 제2 베이스 영역의 길이를 조절하여, 메모리 셀의 쓰기 전압을 조절할 수 있다. 도 7은 본 발명의 실시 예에 따른 메모리 셀이 상이한 길이의 제1 및 제2 베이스 영역을 갖는 경우, 쓰기 전압 측정 그래프이다. 도 7을 참조하면, 제1 베이스 영역 및 제2 베이스 영역의 길이가 200nm인 메모리 셀에 전압을 인가한 경우, 메 모리 셀의 쓰기 전압은 0.66V로 측정되었다. 제1 베이스 영역의 길이가 150nm로 감소되고, 제2 베이스 영역의 길이는 상기 메모리 셀과 동일한 200nm인 메모리 셀에 전압을 인가한 경우, 메모리 셀의 쓰기 전압은 0.36V로 측정되어, 베이스 영역의 길이 감소에 따른 메모리 셀의 쓰기 전압을 감소를 확인할 수 있다. 이와 같이, 제1 베이스 영역 및 제2 베이스 영역의 길이를 조절하여, 메모리 셀의 쓰기 전압을 조절할 수 있다. 상술된 본 발명의 실시 예들에 따른 반도체 메모리 소자는 다양한 형태들의 반도체 패키지(semiconductor package)에 구현될 수 있다. 예를 들면, 본 발명의 실시 예들에 따른 반도체 메모리 소자는, PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다. 본 발명의 실시 예들에 따른 반도체 메모리 소 자가 실장된 패키지는 이를 제어하는 컨트롤러 및/또는 논리 소자 등을 더 포함할 수도 있다. 도 8은 본 발명의 기술적 사상에 기초한 반도체 메모리 소자를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다. 도 8을 참조하면, 본 발명의 실시 예에 따른 전자 시스템은 컨트롤러, 입출력 장치(1120, I/O), 기 억 장치(1130, memory device), 인터페이스 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러 , 입출력 장치, 기억 장치 및/또는 인터페이스는 상기 버스를 통하여 서로 결합 될 수 있다. 상기 버스는 데이터들이 이동되는 통로(path)에 해당한다. 상기 컨트롤러는 마이크로프로세서, 디지털 신호 프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 상기 기억 장치는 데이터 및/또는 명령어 등을 저장할수 있다. 상기 기억 장치는 상술된 본 발명의 실시 예들에 개시된 반도체 메모리 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 기억 장치는 다른 형태의 반도체 메모리 장치(ex, 디램 장치 및/또는 에스램 장치 등)를 더 포함할 수 있다. 상기 인터페이스는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템은 상기 컨트롤 러의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 상기 전자 시스템은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터 (portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지 털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다. 도 9는 본 발명의 기술적 사상에 기초한 반도체 메모리 소자를 포함하는 메모리 카드의 일 예를 간략히 도시한 블록도이다. 도 9를 참조하면, 본 발명의 일 실시 예에 따른 메모리 카드는 기억 장치를 포함한다. 상기 기억장 치는 상술된 본 발명의 실시 예들에 개시된 반도체 메모리 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 기억 장치는 다른 형태의 반도체 메모리 장치(ex, 디램 장치 및/또는 에스램 장치 등)를 더 포함할 수 있다. 상기 메모리 카드는 호스트(Host)와 상기 기억 장치 간의 데이터 교환을 제어하는 메모리 컨트롤러를 포함할 수 있다. 상기 메모리 컨트롤러는 메모리 카드의 전반적인 동작을 제어하는 프로세싱 유닛을 포함할 수 있다. 또한, 상기 메모리 컨트롤러는 상기 프로세싱 유닛의 동작 메모리로써 사용되는 에스램 (1221, SRAM)을 포함할 수 있다. 이에 더하여, 상기 메모리 컨트롤러는 호스트 인터페이스, 메모리 인터페이스를 더 포함할 수 있다. 상기 호스트 인터페이스는 메모리 카드와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있 다. 상기 메모리 인터페이스는 상기 메모리 컨트롤러와 상기 기억 장치를 접속시킬 수 있다. 더 나아가서, 상기 메모리 컨트롤러는 에러 정정 블록(1224, Ecc)를 더 포함할 수 있다. 상기 에러 정정 블록은 상기 기억 장치로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도 시하지 않았지만, 상기 메모리 카드는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 상기 메모리 카드는 휴대용 데이터 저장 카드로 사용될 수 있 다. 이와는 달리, 상기 메모리 카드는 컴퓨터시스템의 하드디스크를 대체할 수 있는 고상 디스트(SSD, Solid State Disk)로도 구현될 수 있다. 이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되"}
{"patent_id": "10-2017-0023568", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다."}
{"patent_id": "10-2017-0023568", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시 예에 따른 메모리 셀을 설명하기 위한 도면이다. 도 2는 본 발명의 실시 예에 따른 메모리 셀을 포함하는 어레이를 설명하기 위한 단면도이다. 도 3는 본 발명의 실시 예에 따른 메모리 셀을 포함하는 어레이의 변형 예를 설명하기 위한 단면도이다. 도 4a 내지 도 4g는 본 발명의 실시 예에 따른 메모리 셀을 포함하는 어레이의 제조 방법을 설명하기 위한 도면 이다. 도 5는 본 발명의 실시 예에 따라 제조된 어레이를 설명하기 위한 도면이다. 도 6은 본 발명의 실시 예에 따른 메모리 셀의 제1 및 제2 베이스 영역 길이에 따른 쓰기 전압 측정그래프이다. 도 7은 본 발명의 실시 예에 따른 메모리 셀이 상이한 길이의 제1 및 제2 베이스 영역을 갖는 경우, 쓰기 전압 측정 그래프이다. 도 8은 본 발명의 기술적 사상에 기초한 반도체 메모리 소자를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다. 도 9는 본 발명의 기술적 사상에 기초한 반도체 메모리 소자를 포함하는 메모리 카드의 일 예를 간략히 도시한 블록도이다."}
